(57)【要約】【課題】回路規模を増大させることなく、間引き読み出し動作の際に、間引き行の光電変換素子のリセットを実現できる固体撮像装置を提供する。【解決手段】固体撮像装置は、光電変換部、転送スイッチ、信号検出部、増幅出力部、及び信号初期化部からなる単位セルが行列状に複数配置されてなる撮像領域と、光電変換部からの信号電荷を行単位で読み出す行選択読み出し部、及び、光電変換部からの信号電荷を行単位でリセットする行選択リセット部からなる走査部とを備える。走査部は、複数の単位セルの各々を構成する光電変換部のうち行状に配置されてなる第一の光電変換部群からの第一の信号電荷群を読み出す一方で、複数の単位セルの各々を構成する光電変換部のうち行状に配置された第二の光電変換部群からの第二の信号電荷群を読み出さない間引き動作において、第二の信号電荷群をリセットする第一の走査と、第一の信号電荷群をリセットする第二の走査とを行う。【選択図】図１
2009021889.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の単位セルを含む撮像領域と、
読み出し行アドレスとリセット行アドレスとを含む複数の行アドレスを発生するアドレス発生手段と、
前記複数の行アドレスをそれぞれデコードするデコード手段と、
デコード結果に従って行読み出し信号および行リセット信号とを走査する垂直走査手段と、
を備えることを特徴とする固体撮像装置。
【請求項２】
前記垂直走査手段は、前記リセット行アドレスのデコード結果に従って間引き読み出しで間引かれる行をリセットする第１の走査と、前記読み出し行アドレスのデコード結果に従って前記間引き読み出しで間引かれない行をリセットする第２の走査とを行う
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記アドレス発生手段は、
間引き読み出しにおいて間引かれない行に対応する読み出し行アドレスを発生する第１アドレス発生部と、
前記間引き読み出しにおいて間引かれる行に対応する第１リセット行アドレスを発生する第２アドレス発生部と
を備えることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記アドレス発生部は、さらに、
間引き読み出しにおいて間引かれない行に対応する電子シャッタ用の第２リセット行アドレスを発生する第３のアドレス発生手段を備え、
前記第２のアドレス発生手段は、前記第２リセット行アドレスに所定の演算を施すことによって前記第１リセット行アドレスを発生する
ことを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記垂直走査手段は、
前記デコード手段からのデコード結果のうち、前記読み出し行アドレスのデコード結果を行読み出し信号としてラッチする第１のラッチ部と、
前記デコード手段からのデコード結果のうち、前記第１および第２リセット行アドレスのデコード結果を行リセット信号としてラッチする第２のラッチ部と、
読出しタイミングおよびリセットタイミングを示すタイミング信号に従って、前記第１のラッチ部から行読み出し信号を出力し、前記第２のラッチ部から行リセット信号を出力するマルチプレクス部と
を備えることを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記第２のアドレス発生手段は、前記第２リセット行アドレスに所定の演算をすることによって複数の第１リセット行アドレスを発生し、
前記第２のラッチ部は、複数の第１リセット行アドレスのデコード結果を保持する
ことを特徴とする請求項５記載の固体撮像装置。
【請求項７】
前記デコード手段は、前記第２リセット行アドレスのデコード結果および第１リセットアドレスを順に前記第２ラッチ部に出力し、
前記第２のラッチ部は、
現在保持しているデコード結果と前記デコード手段からのデコード結果との論理和をとる論理和回路と、
当該論理和を保持する保持部と
を備えることを特徴とする請求項５記載の固体撮像装置。
【請求項８】
前記第２のラッチ部は、さらに、前記保持部を初期化する初期化回路を備える
ことを特徴とする請求項７記載の固体撮像装置。
【請求項９】
行列状に配置された複数の単位セルを含む固体撮像装置の駆動方法であって、
複数の行アドレスを発生するアドレス発生ステップと、
前記複数の行アドレスをそれぞれデコードするデコードステップと、
デコード結果に従って、行単位の読み出しのための走査と行単位のリセットのための走査と行う走査ステップと
を有することを特徴とする固体撮像装置の駆動方法。
【請求項１０】
請求項１記載の固体撮像装置を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光を光電変換する単位セルが、半導体基板上に１次元又は２次元に配置してなる撮像装置に関し、特に、光電変換された電荷が隣接画素に漏れ込むことを防止する技術に関する。
【背景技術】
【０００２】
デジタルスチルカメラ又は携帯電話用カメラは、静止画を取得する前の画像確認に使用される動画モード（プレビューモードとも呼ぶ）があり、この動画モードでは、移動する被写体を撮像した際に発生する画像の歪みをおさえるために高速動作（駆動）が必要となる。
【０００３】
そこで、ＭＯＳ型固体撮像装置では、全行を読み出す動作（以下、「全画素読み出し」という）を行わずに、電荷の読み出しラインを任意に選択して特定の行のみを読み出す動作（以下、「間引き読み出し」という）が行われる。
【０００４】
しかし、間引き読み出しの場合は、画像として読み出される行（読み出し行）と読み出さない行（間引き行）が存在するため、間引き行を単に読み出さない動作の場合に、間引き行の光電変換素子に蓄えられた電荷が排出されないため、ある許容量を超えると、隣接している画素に漏れ込み、読み出し行に偽信号が発生するという問題がある。
【０００５】
そこで、図面を参照しながら、特許文献１に示された固体撮像装置であり、間引き読み出しの場合であっても、間引き行の光電変換素子から電荷が隣接画素に漏れ混むことを防止し、偽信号を発生させない固体撮像装置を説明する。
【０００６】
図１４より、光電変換素子（フォトダイオードなど）１は入射光量に応じた電荷を蓄積するものであり、２次元状に４個×４個の例にて配置されている。光電変換素子１の一端は増幅トランジスタＭＯＳ２のゲートに接続されており、増幅トランジスタＭＯＳ２のドレインは垂直選択スイッチＭＯＳ３のソースに接続されており、増幅トランジスタＭＯＳ２のソースは垂直出力線６を介して負荷電流源７に接続されており、垂直選択スイッチＭＯＳ３のドレインは電源線４を介して電源端子５に接続されており、これらは全体でソースフォロワ回路を構成している。また、リセットスイッチ１４は、そのソースがソースフォロワ入力ＭＯＳ２のゲートに接続されており、ドレインが電源線４を介して電源端子５に接続されている。
【０００７】
また、各画素の光電変換素子１に蓄積された電荷に応じて増幅トランジスタＭＯＳ２のゲートに信号電圧を発生し、該信号電圧をソースフォロワ回路で電流増幅して読み出される。
【０００８】
また、垂直選択スイッチＭＯＳ３のゲートは垂直ゲート線８を介して垂直走査回路９に接続されている。リセットスイッチ１４のゲートはリセットゲート線１５を介して垂直走査回路９に接続されている。ソースフォロワ回路の出力信号は、垂直出力線６、水平転送ＭＯＳスイッチ１０、水平出力線１１、及び出力アンプ１２を通して外部に出力される。水平転送ＭＯＳスイッチ１０のゲートは水平走査回路１３にそれぞれ接続されている。
【０００９】
次に、従来のＭＯＳ型固体撮像装置の動作について説明する。
【００１０】
まず、図１５は、従来のＭＯＳ型固体撮像装置における全画素読み出し動作のタイミング図を示す。
【００１１】
ここで、各画素行の垂直ゲート線８に印加されるパルスを選択スイッチパルスＳＥＬ１〜ＳＥＬ４、リセットゲート線１５に印加されるパルスをリセットスイッチパルスＲＥＳ１〜ＲＥＳ４とする。選択スイッチパルスＳＥＬ１〜ＳＥＬ４、リセットスイッチパルスＲＥＳ１〜ＲＥＳ４は垂直走査回路９で発生されるものである。また、Ｈ１〜Ｈ４は水平走査回路１３で発生された水平走査パルスであり、水平転送ＭＯＳスイッチ１０のゲートに印加される。ＰＤ１、ＰＤ２はそれぞれ第一行第一列目、第二行第一列目の光電変換素子の電位の変化を示したものである。
【００１２】
図１５より、全画素読み出し動作では、選択スイッチパルスＳＥＬ１〜ＳＥＬ４、リセットスイッチパルスＲＥＳ１〜ＲＥＳ４に対応する信号を順次発生させることで、全行の信号を読み出している。
【００１３】
これに対して、間引き読出し動作では、例えば上記図１５における垂直走査回路９からの選択スイッチパルスＳＥＬ２、ＳＥＬ４、リセットスイッチパルスＲＥＳ２、ＲＥＳ４に対応する信号を発生させずに、選択スイッチパルスＳＥＬ１、リセットスイッチパルスＲＥＳ１に続いて選択スイッチパルスＳＥＬ３、リセットスイッチパルスＲＥＳ３を発生させることで、第２行目、第４行目の信号を読み飛ばす一方で、第１行目、第３行目の信号を読み出すものである。
【００１４】
図１６は、従来のＭＯＳ型固体撮像装置の動作のタイミング図であって、間引き動作において、間引き行の光電変換素子から隣接画素に電荷が漏れ混んで偽信号が発生することを防止する動作を示す。
【００１５】
図１６に示すように、動画の撮像の際の間引き動作のために、選択スイッチパルスＳＥＬ２、ＳＥＬ４は常にローレベルである。選択スイッチパルスＳＥＬ１をハイレベルとした後、時刻ｔ０でリセットスイッチパルスＲＥＳ１をハイレベルとしてＰＤ１をリセットする。次に、選択スイッチパルスＳＥＬ１をハイレベルとした後、時刻ｔ９で水平走査パルスＨ１をハイレベルとして蓄積されたＰＤ１の光電荷を垂直出力線６を介して読み出す。ここで、リセットスイッチパルスＲＥＳ２、ＲＥＳ４を常にハイレベルにしているので、光電変換素子ＰＤ２の電荷はリセットスイッチ１４を介して、電源線４を経て電源端子５に排出される。このため、隣接画素への電荷の流入が抑制されて偽信号の発生を防止する。また、時刻ｔ９の後、水平走査パルスＨ１をハイレベルとしても、ＰＤ２に光電荷は蓄積されていないので、光電荷は出力されない。
【特許文献１】特開２０００−３５０１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１に示された従来技術の固体撮像装置は、行選択回路（垂直走査回路）に間引き読み出し行の光電変換素子に蓄えられた電荷をリセットする回路を読み出し回路とは別に設ける必要がある（第１の課題）。
【００１７】
また、間引き読み出し方式として、ＡＦ（Ａｕｔｏ  Ｆｏｕｃｕｓ）や動画認識のため、種々の高フレームレートの駆動方法がＭＯＳ型固体撮像装置に要求されており、間引き読み出し方式の相違に応じたリセット用の回路が必要になるため、回路規模が大きくなるという課題がある（第２の課題）。
【００１８】
前記に鑑み、本発明の目的は、垂直走査回路の回路規模を増大させることなく、間引き読み出し動作の際に、間引き行の光電変換素子のリセットを実現できる固体撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【００１９】
上記課題を解決するため本発明の固体撮像装置は、行列状に配置された複数の単位セルを含む撮像領域と、読み出し行アドレスとリセット行アドレスとを含む複数の行アドレスを発生するアドレス発生手段と、前記複数の行アドレスをそれぞれデコードするデコード手段と、デコード結果に従って行読み出し信号および行リセット信号とを走査する垂直走査手段とを備える。
【００２０】
この構成によれば、行リセット信号は、行読み出し信号の走査と同様にデコード手段を介して生成されるので、行リセット信号を生成するための独立した回路を別途設ける必要がなく、回路規模を低減できるという効果がある。加えて、行アドレス発生手段を備えることによって、リセット行アドレスも読み出し行アドレスも任意に発生することが容易になり、複数の異なる間引き読み出し方式に対応するために個別のリセット回路を設ける必要がなく、回路規模を低減できるという効果がある。
【００２１】
ここで、前記垂直走査手段は、前記リセット行アドレスのデコード結果に従って間引き読み出しで間引かれる行をリセットする第１の走査と、前記読み出し行アドレスのデコード結果に従って前記間引き読み出しで間引かれない行をリセットする第２の走査とを行うようにしてもよい。
【００２２】
この構成によれば、第１の走査における行リセットは、電子シャッタとして利用される第２の走査における行リセットの構成を利用して簡単に実現することができる。
【００２３】
ここで、前記アドレス発生手段は、間引き読み出しにおいて間引かれない行に対応する読み出し行アドレスを発生する第１アドレス発生部と、前記間引き読み出しにおいて間引かれる行に対応する第１リセット行アドレスを発生する第２アドレス発生部とを備える構成としてもよい。
【００２４】
この構成によれば、リセット行アドレスも読み出し行アドレスも任意に発生することが容易になり、複数の異なる間引き読み出し方式に対応することを容易にする。
【００２５】
ここで、前記アドレス発生部は、さらに、間引き読み出しにおいて間引かれない行に対応する電子シャッタ用の第２リセット行アドレスを発生する第３のアドレス発生手段を備え、前記第２のアドレス発生手段は、前記第２リセット行アドレスに所定の演算を施すことによって前記第１リセット行アドレスを発生するようにしてもよい。
【００２６】
この構成によれば、間引き行をリセットするための第１リセット行アドレスを、電子シャッタ用の第２リセットアドレスから簡単に発生することができる。
【００２７】
ここで、  前記垂直走査手段は、前記デコード手段からのデコード結果のうち、前記読み出し行アドレスのデコード結果を行読み出し信号としてラッチする第１のラッチ部と、前記デコード手段からのデコード結果のうち、前記第１および第２リセット行アドレスのデコード結果を行リセット信号としてラッチする第２のラッチ部と、読出しタイミングおよびリセットタイミングを示すタイミング信号に従って、前記第１のラッチ部から行読み出し信号を出力し、前記第２のラッチ部から行リセット信号を出力するマルチプレクス部とを備えるようにしてもよい。
【００２８】
この構成によれば、第２リセット行アドレスによる電子シャッタ用のリセット動作と、第１リセット行アドレスによる間引き行のリセット動作とで、マルチプレクサ部を兼用することができ、回路規模を低減できるという効果がある。
【００２９】
ここで、前記アドレス発生部は、さらに、間引き読み出しにおいて間引かれない行に対応する電子シャッタ用の第２リセット行アドレスを発生する第３のアドレス発生手段を備え、前記第２のアドレス発生手段は、前記第２リセット行アドレスに所定の演算を施すことによって前記第１リセット行アドレスを発生するようにとしてもよい。
【００３０】
この構成によれば、連続する複数行の間引き行を容易にリセットすることができる。
【００３１】
ここで、前記デコード手段は、前記第２リセット行アドレスのデコード結果および第１リセットアドレスを順に前記第２ラッチ部に出力し、前記第２のラッチ部は、現在保持しているデコード結果と前記デコード手段からのデコード結果との論理和をとる論理和回路と、当該論理和を保持する保持部とを備える構成としてもよい。
【００３２】
ここで、前記第２のラッチ部は、さらに、前記保持部を初期化する初期化回路を備えるようにしてもよい。
【００３３】
この構成によれば、第２のラッチ部は、間引き行に対応する複数の第１リセットアドレスのデコード結果を順次保持していくことができる。
【００３４】
また、本発明における固体撮像装置の駆動方法およびカメラは、上記と同様の構成および効果を奏する。
【００３５】
また、前記の目的を達成するために、本発明の固体撮像装置は、撮像領域と垂直走査部とアドレスデコーダ部と垂直アドレス発生部とを備える。撮像領域は、入射光を信号電荷に変換する光電変換部、光電変換部に一方の端子が接続され、光電変換部で生成された信号電荷を読み出して転送する転送スイッチ、転送スイッチの他方の端子に接続され、転送スイッチから転送される信号電荷を検出保持する信号検出部、信号検出部に接続され、信号検出部で検出保持された信号電荷を増幅して出力する増幅出力部、及び、信号検出部に接続され、信号検出部で検出保持された信号電荷をリセットする信号初期化部からなる単位セルが行列状に複数配置されてなる。垂直走査部は、複数の単位セルの各々を構成する光電変換部からの信号電荷を行単位で読み出す行選択読み出し部、及び、複数の単位セルの各々を構成する光電変換部からの信号電荷を行単位でリセットする行選択リセット部として機能する。また、垂直走査部は、垂直走査アドレスをデコードするアドレスデコーダ部、及び、アドレスデコード部に接続され、アドレスデコード値を保持、又は、保持したデータをリセット、及び、ホールドする機能を有するラッチ部、ラッチ部に接続され、読出し動作（ＲＳＣＥＬＬ／ＴＲＡＮＳ）又は電子シャッタ動作（ＥＲＳＣＥＬＬ／ＥＴＲＡＮＳ）のタイミング信号を生成するマルチプレクサ部で構成され、アドレスデコーダ部に接続される。垂直アドレス発生部は、読み出しアドレス、及び、電子シャッタアドレスを発生する。垂直走査部は、複数の単位セルの各々を構成する光電変換部のうち行状に配置されてなる第一の光電変換部群からの第一の信号電荷群を読み出す一方で、複数の単位セルの各々を構成する光電変換部のうち行状に配置された第二の光電変換部群からの第二の信号電荷群を読み出さない間引き動作において、第二の信号電荷群をリセットする第一の走査と、第一の信号電荷群をリセットする第二の走査とを行う。
【発明の効果】
【００３６】
本発明によると、行単位で繰り返される垂直走査部の回路規模を増大させることなく、間引き読み出し動作の際に、間引かれる画素群の光電変換部から電荷を排出できる固体撮像装置が実現される。これらの固体撮像装置によると、スミア、ブルーミング、混色のない高品質の画像を得ることができる。
【発明を実施するための最良の形態】
【００３７】
以下に、本発明の実施形態に係る固体撮像装置及びその駆動方法について説明する。
【００３８】
図１は、本発明の実施形態に係る固体撮像装置の構造平面図を示す。
【００３９】
図１より、行列状に配置された各画素からなる撮像領域１０１、負荷回路１０２、ＣＤＳ、ＡＤＣ回路１０３、アドレスデコード回路１０４、電子シャッタ用ラッチ回路１０５、画像信号読み出し用ラッチ回路１０６、マルチプレクサ回路１０７、垂直走査アドレス発生回路１０８、タイミングジェネレータ１０９、信号処理回路１１０を有している。
【００４０】
また、タイミングジェネレータ１０９から垂直走査アドレス発生回路１０８に対し、画像撮像を制御する信号が供給すると、垂直走査アドレス発生回路１０８は電子シャッタ用垂直アドレス、及び、画像信号読み出し垂直アドレスを垂直走査部１１１のアドレスデコード回路１０４に供給する。
【００４１】
さらに、アドレスデコード回路１０４は、垂直走査アドレス発生回路１０８から供給される、電子シャッタ用垂直アドレス、及び、画像信号読み出し垂直アドレスをデコードし、垂直走査部１１１の電子シャッタ用ラッチ回路１０５、及び、画像信号読み出し用ラッチ回路１０６にデコード信号を供給する。
【００４２】
さらに、電子シャッタ用ラッチ回路１０５、及び、画像信号読み出し用ラッチ回路１０６は、タイミングジェネレータ１０９からクロックが供給されると、アドレスデコード回路１０４から供給されるデコード信号をラッチする。
【００４３】
さらに、電子シャッタ用ラッチ回路１０５、及び、画像信号読み出し用ラッチ回路１０６は、マルチプレクサ回路１０７に対して、電子シャッタ行と、画像読み出し行の選択信号を供給する。
【００４４】
また、タイミングジェネレータ１０９から、マルチプレクサ回路１０７に対して、読出し動作（ＲＳＣＥＬＬ／ＴＲＡＮＳ）又は電子シャッタ動作（ＥＲＳＣＥＬＬ／ＥＴＲＡＮＳ）を制御する信号が供給されると、電子シャッタ用ラッチ回路１０５、画像信号読み出し用ラッチ回路１０６が選択している行に対して、マルチプレクサ回路１０７から撮像領域１０１を構成する各画素に対して読出しパルス又は電子シャッタパルス等が入力される。
【００４５】
また、読出しパルスによって各画素の光電変換部から読み出された信号電荷はＣＤＳ、ＡＤＣ回路においてノイズ除去、及び、アナログ信号からデジタル信号への変換処理がなされた後、信号処理回路１１０に送られて画素信号として出力される。なお、負荷回路１０２は、後述する画素内の増幅トランジスタ２０４と共にソースフォロワ回路を構成する。
【００４６】
図２は、本発明の実施形態における固体撮像装置における撮像領域１０１及び負荷回路１０２の概略回路構成図を示す。
【００４７】
図２より、撮像領域１０１は、行列状に配置された複数の画素部を備える。各画素内には、光電変換部であるフォトダイオード２０１、フォトダイオード２０１に蓄積された信号電荷を読み出す読み出しトランジスタ２０２、読み出された信号電荷を保持するフローティングディフュージョン（以下、「ＦＤ」という）２０３、ＦＤ２０３の電位を初期状態にリセットするリセットトランジスタ２０５、及びＦＤ２０３の電位変化を受けて信号電荷を増幅する増幅トランジスタ２０４が配置されている。また、増幅トランジスタ２０４は、列毎に配置された負荷トランジスタ２０６と共にソースフォロワ回路を構成し、画素からの信号を垂直出力信号線２０７に出力する。
【００４８】
図３（ａ）は、本発明の実施形態における固体撮像装置におけるアドレスデコード回路１０４の概略回路構成図、図３（ｂ）はその動作タイミング図を示す。具体的には、アドレスデコード回路１０４は、垂直走査アドレス発生回路１０８の出力を、単位セルに対して行単位で選択的に供給する論理回路の構成を示している。
【００４９】
図３（ａ）より、アドレスデコード回路１０４は、各行に単位デコード回路４０が設けられ、各単位デコード回路４０には垂直走査アドレス信号ＶＡＤＲ［ＶＷ−１：０］が供給される。図３（ａ）において、各行の単位デコード回路４０は、垂直走査アドレス（ＶＡＤＲ［ＶＷ−１：０］）と一致した場合にＨＩＧＨ信号を出力し、垂直走査アドレス（ＶＡＤＲ［ＶＷ−１：０］）と不一致の場合にＬＯＷ信号を垂直アドレスデコード値ＡＤＲＤＥＣ［ｍ］として出力する。
【００５０】
図４は、本発明の実施形態における固体撮像装置における電子シャッタ用ラッチ回路１０５および画像信号読み出し用ラッチ回路１０６を含むラッチ回路５６０の概略回路構成図及び動作タイミング図を示す。具体的には、ラッチ回路５６０は、電子シャッタ用ラッチ回路１０５、画像信号読み出し用ラッチ回路１０６を構成する論理回路であって、アドレスデコード回路１０４の出力を、単位セルに対して行単位で選択的に供給する複数の単位ラッチ回路５６を備える。
【００５１】
図４（ｂ）より、単位ラッチ回路５６は、対応する行に画素信号読み出し用単位ラッチ回路５０及び電子シャッタ用単位ラッチ回路６０で構成される。各ラッチ回路にはアドレスデコード回路１０４から垂直アドレスデコード信号（ＡＤＲＤＥＣ［ｍ］）、タイミングジェネレータ１０９からラッチリセット信号（ＬＴ＿ＣＲ）、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）、及び画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）が供給される。
【００５２】
また、画素信号読み出し用単位ラッチ回路５０は、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＬＯＷからＨＩＧＨに変化したときに、ラッチリセット信号（ＬＴ＿ＣＲ）がＨＩＧＨであれば、画像信号読み出し用ラッチをＬＯＷに初期化し、ラッチリセット信号（ＬＴ＿ＣＲ）がＬＯＷであれば、垂直走査アドレスデコード信号（ＡＤＲＤＥＣ［ｍ］）のレベルを画像信号読み出し用ラッチに保持する。
【００５３】
また、電子シャッタ用単位ラッチ回路６０は、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）がＬＯＷからＨＩＧＨに変化したときに、ラッチリセット信号（ＬＴ＿ＣＲ）がＨＩＧＨであれば、電子シャッタ用ラッチをＬＯＷに初期化し、ラッチリセット信号（ＬＴ＿ＣＲ）がＬＯＷであれば、垂直走査アドレスデコード信号（ＡＤＲＤＥＣ［ｍ］）のレベルを電子シャッタ用ラッチに保持する。また、電子シャッタ用単位ラッチ回路６０は、ラッチした値とアドレスデコード回路１０４からのデコード結果との論理和を保持する機能を持つ。
【００５４】
以上、図４（ｂ）、（ｃ）で示された本発明の実施形態に係る固体撮像装置は、ラッチ回路を初期化するという構造と、ラッチ回路はラッチした値を保持するという構造と、および、ラッチ回路で保持したデータを１水平期間の先頭で初期化するという駆動を備えており、これによって、１水平期間中に、読み出し動作と電子シャッタ動作を行うことが出来る。
【００５５】
図５（ａ）は、本発明の実施形態における固体撮像装置におけるマルチプレクサ回路１０７の概略回路構成図、図５（ｂ）はその動作タイミング図を示す。具体的には、マルチプレクサ回路１０７は、電子シャッタ用ラッチ回路１０５、画像信号読み出し用ラッチ回路１０６の出力を、単位セルに対して行単位で選択的に供給する複数の単位マルチプレクサ回路７０を備えている。
【００５６】
図中の、電子シャッタ用画素リセットパルス（ＥＲＳＣＥＬＬ）は、電子シャッタ動作時にＦＤ２０３のリセットの動作を行うパルスである。また、画像信号読み出し用ラッチ出力は、画像信号読み出し用ラッチ回路１０６から出力される信号（ＲＤＬＡＴ［ｍ］）である。画素信号読み出し用画素リセットパルス（ＲＳＣＥＬＬ）は、画像信号動作時にＦＤ２０３のリセットの動作を行うパルスである。電子シャッタ用ラッチ出力は、電子シャッタ用ラッチ回路１０５から出力される信号（ＳＨＬＡＴ［ｍ］）である。電子シャッタ用画素読み出しパルス（ＥＴＲＡＮＳ）は、電子シャッタ動作時にフォトダイオード２０１の信号電荷をＦＤ２０３に読み出す動作を行うパルスである。画素信号読み出し用画素読み出しパルス（ＴＲＡＮＳ）は、画素信号読み出し動作時にフォトダイオード２０１の信号電荷をＦＤ２０３に読み出す動作を行うパルスである。また、（ＲＳＯＵＴ［ｍ］）は、リセットトランジスタ２０５のゲート部に接続されている単位マルチプレクサ回路７０の出力である。（ＴＲＯＵＴ［ｍ］）は、読み出しトランジスタ２０２のゲート部に接続されている単位マルチプレクサ回路７０の出力である。なお、ＡＮＤ回路は、２入力がＨＩＧＨの状態の時に、ＨＩＧＨ信号を出力する論理回路であり、ＯＲ回路は、２入力のいずれか一方又は両方ＨＩＧＨの状態の時に、ＨＩＧＨ信号を出力する論理回路である。
【００５７】
図５（ｂ）より、単位マルチプレクサ回路７０は、画像信号読み出し用ラッチ出力と画像信号読み出し用画素リセットパルス（ＲＳＣＥＬＬ）とが同時に出力された時、電子シャッタ用ラッチ出力と電子シャッタ用画素リセットパルス（ＥＲＳＣＥＬＬ）とが同時に出力された時に、（ＲＳＯＵＴ［ｍ］）を出力する。
【００５８】
また、単位マルチプレクサ回路７０は、読み出し用ラッチ出力と画像信号読み出し用画素読み出しパルス（ＴＲＡＮＳ）とが同時に出力された時、電子シャッタ用ラッチ出力と電子シャッタ用画素読み出しパルス（ＥＴＲＡＮＳ）とが同時に出力された時に、ＴＲＯＵＴ［ｍ］を出力する。
【００５９】
図６（ａ）は、本発明の実施形態における固体撮像装置における垂直走査アドレス発生回路１０８の概略回路構成図である。図６（ｂ）は全画素読み出し動作における垂直走査アドレス発生回路１０８における露光時間を調整するための電子シャッタ動作（電荷排出動作）のタイミング図を示す。垂直走査アドレス発生回路１０８は、タイミングジェネレータ１０９の出力を、単位セルに対して行単位で選択的に供給するために、画素読み出し用アドレス発生回路８１と、電子シャッタ用アドレス発生回路８２と、間引き駆動電子シャッタ用アドレス発生回路８３と、アドレス選択回路８４とを備えている。
【００６０】
図中の、水平同期信号（ＨＤＩ）は、水平期間の基準パルスである。画像信号読み出し用垂直同期信号（ＶＤＩ＿ＲＤ）は、画像信号読み出し用垂直期間の基準パルスである。電子シャッタ用垂直同期信号（ＶＤＩ＿ＳＨ）は、電子シャッタ用垂直期間の基準パルスである。
【００６１】
図６（ａ）より、画素読み出し用アドレス発生回路８１は、画像信号読み出し用垂直同期信号（ＶＤＩ＿ＲＤ）により初期化され、水平同期信号（ＨＤＩ）がＬＯＷからＨＩＧＨに変化する場合に、前行の画像信号読み出し用垂直走査アドレスと、アドレス変更幅設定から、次行の画像信号読み出し用垂直走査アドレスを演算し、出力する。
【００６２】
また、電子シャッタ用アドレス発生回路８２は、電子シャッタ用垂直同期信号（ＶＤＩ＿ＳＨ）により初期化され、水平同期信号（ＨＤＩ）がＬＯＷからＨＩＧＨに変化する場合に、前行の電子シャッタ用垂直走査アドレスと、アドレス変更幅設定から、次行の電子シャッタ用垂直走査アドレスを演算し、出力する。
【００６３】
間引き駆動電子シャッタ用アドレス発生回路８３は、全画素読み出し動作では使用されず、間引き読み出し動作では間引き行をリセットするために、電子シャッタ用アドレス発生回路８２からの電子シャッタ用アドレスに予め設定された値を加算し、加算後のアドレスを出力する。図６（ｃ）は全画素読み出し動作を示すので、間引き駆動電子シャッタ用アドレス発生回路８３は使用されない。間引き読み出し動作については図１２（ａ）、（ｂ）で説明する。
【００６４】
また、ラッチリセット信号（ＬＴ＿ＣＲ）は、水平同期信号ＨＤＩの数サイクル後に、ＬＯＷからＨＩＧＨに変化し、１サイクル後に、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）と、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）は、ＬＯＷからＨＩＧＨに変化し、１サイクル後に、ラッチリセット信号（ＬＴ＿ＣＲ）と画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）と、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）は、ＨＩＧＨからＬＯＷに変化する。
【００６５】
また、アドレスラッチ回路がリセットされた後、すなわち、ラッチリセット信号（ＬＴ＿ＣＲ）がＨＩＧＨからＬＯＷに変化した後、垂直走査アドレス出力（ＶＡＤＲ［ＶＷ−１：０］）へは、画像信号読み出し用アドレスが出力され、１サイクル後に、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＬＯＷからＨＩＧＨに変化し、１サイクル後に、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＨＩＧＨからＬＯＷに変化する。
【００６６】
また、画像読み出し用垂直走査アドレス出力後、すなわち、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＨＩＧＨからＬＯＷへの２回目の変化の後、垂直走査アドレス出力（ＶＡＤＲ［ＶＷ−１：０］）へは、電子シャッタ用アドレスが出力され、１サイクル後に、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）がＬＯＷからＨＩＧＨに変化し、１サイクル後に、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＨＩＧＨからＬＯＷに変化する。
【００６７】
図７は、本発明の実施形態に係る固体撮像装置の駆動方法における画素セルの画像信号読み出し動作を説明するためのタイミング図を示す。
【００６８】
図７において、ＲＡＬＡＴ［０］は、０行目の画素選択の動作を行うパルスである。ＲＤＬＡＴ［０］は、０行目の画素選択の動作を行うパルスである。ＶＤＤＣＥＬＬは、ＦＤ２０３にＨＩＧＨとＬＯＷを供給するパルスである。ＬＯＡＤＣＥＬＬは、負荷トランジスタ２０６の動作を制御するパルスである。ＲＳＣＥＬＬは、画像信号動作時にＦＤ２０３のリセットを行うパルスである。ＴＲＡＮＳは、画素信号読み出し動作時にフォトダイオード２０１の信号電荷をＦＤ２０３に読み出す動作を行うパルスである。ＲＳＯＵＴ［０］は、リセットトランジスタ２０５のゲート部に供給され、ＶＤＤＣＥＬＬの信号レベルの供給を制御する動作を行うリセットパルスである。ＴＲＯＵＴ［０］は、読み出しトランジスタ２０２のゲート部に供給され、フォトダイオード２０１の信号電荷をＦＤ２０３に読み出す動作を制御する動作を行うリードパルスである。ＲＳＯＵＴ［１］は、１行目の画素部に対してＲＳＯＵＴ［０］と同じ動作を行うパルスである。ＴＲＯＵＴ［１］は、１行目の画素部に対してＴＲＯＵＴ［０］と同じ動作を行うパルスである。
【００６９】
さらに、０行ＦＤ部電位：ＦＤ［０］は、読み出し動作時のＦＤ［０］の電位状態を示しており、１行ＦＤ部電位：ＦＤ［１］は、読み出し動作時のＦＤ［１］の電位状態を示しており、出力信号線は、読み出し動作時の電位状態を示している。
【００７０】
図７より、まず、０行目の画素を選択する際には、ＦＤ［０］の電位をリセットトランジスタ２０５及び増幅トランジスタ２０４の電源であるＶＤＤＣＥＬＬのＨＩＧＨ電位にするべく、リセットパルスＲＳＯＵＴ［０］がＨＩＧＨ電位となり、リセットトランジスタ２０５がオン状態となる。これにより、ＦＤ［０］の電位がＨＩＧＨ電位にリセットされ、それに応じた電位が増幅トランジスタ２０４の出力部から出力されて垂直出力信号線２０７の電位が上昇する（ａ点）。
【００７１】
次に、リセットパルスＲＳＯＵＴ［０］がＬＯＷ電位となり、リセットトランジスタ２０５がオフ状態となる。このとき、ＦＤ［０］の電位は、ＨＩＧＨ電位を保つ（ｂ点）。
【００７２】
次に、リードパルスＴＲＯＵＴ［０］がＨＩＧＨ電位となり、読出しトランジスタ２０２がオン状態となる。これにより、フォトダイオード２０１に光情報に応じて蓄積されていた電荷がＦＤ［０］に読み出され、その結果、ＦＤ［０］の電位が降下する。この電位降下に応じて、増幅トランジスタ２０４の出力部の電位が降下し、出力信号線の電位が降下する（ｃ点）。
【００７３】
次に、リードパルスＴＲＯＵＴ［０］がＨＩＧＨ電位となり読出しトランジスタ２０２がオフ状態となる（ｄ点）。
【００７４】
ＣＤＳ回路１０３は、ｂ点での出力信号線の電位とｄ点での出力信号線の電位とを検出し、その電位差を画素信号として測定する。ＦＤ［０］の電位をＶＤＤＣＥＬＬのＨＩＧＨ電位にするべく、リセットパルスＲＳＯＵＴ［０］がＨＩＧＨ電位となり、リセットトランジスタがオン状態となる。これにより、ＦＤ［０］の電位がＬＯＷ電位になり、増幅トランジスタ２０６がオフ状態となる。以上のようにして、画素セルの画素信号の読み出し動作が終了する（ｅ点）。
【００７５】
最後に、画素部の０行目の画素が非選択行の画素となり、次に、同様にして、画素部の１行目の画素を選択し、画素セルの画像信号の読み出し動作が開始される（ｆ点）。
【００７６】
図８は、本発明の実施形態に係る固体撮像装置の駆動方法における露光時間を調整するための電子シャッタ動作（電荷排出動作）を説明するためのタイミング図である。なお、図面上、ＥＲＳＣＥＬは、電子シャッタ用画素リセットパルスであり、ＥＴＲＡＮＳは、電子シャッタ用画素読み出しパルスであり、その他は図６と同様である。
【００７７】
図８より、電子シャッタ動作はフォトダイオード２０１の電荷を排出し、初期化することが目的であるため、上記図７を用いて説明した選択動作と読み出し動作とを同時に行う（ｇ点）。これにより、ＶＤＤＣＥＬＬへ電荷が排出される。
【００７８】
次に、上記読み出し動作の場合と同様に非選択状態にするため、ＦＤ［０］の電位をＶＤＤＣＥＬＬのＬＯＷ電位にするべく、リセットパルスＲＳＯＵＴ［０］がＨＩＧＨ電位となり、ＦＤ［０］の電位がＬＯＷ電位になり、増幅トランジスタ２０６がオフ状態となる（ｈ点）。但し、電子シャッタ動作中は信号検出の必要がないため、ＣＤＳ回路１０３は動作させない状態にしておく。
【００７９】
以上説明してきたように、ここまで、本発明の実施形態に係る固体撮像装置の構成を説明すると共に、該固体撮像装置が全画素読み出し動作を行う場合の駆動方法について具体的に説明してきたが、以下に、該固体撮像装置が間引き読み出し動作を行う場合の駆動方法について具体的に説明する。
【００８０】
図９は、本発明の実施形態に係る固体撮像装置における間引き読み出し動作の際のアドレスデコード回路１０４のタイミング図を示す。
【００８１】
図９より、本発明の実施形態に係る固体撮像装置は、間引き動作では、垂直走査アドレスを１ずつインクリメントするのではなく、前行の垂直走査アドレスが偶数の場合、３アドレス加算する（図９では、１行目、２行目、５行目及び６行目を間引く場合のタイミングを示している）。
【００８２】
なお、その他の基本的な動作は、上述した全行読み出しの場合と同様である。
【００８３】
なお、本発明の実施形態に係る固体撮像装置は、垂直走査アドレスを計算するときに、前行の垂直走査アドレスに対し、任意の値を加算する駆動方法を用いると、様々な方式の間引き読み出しに対応できる。
【００８４】
図１０は、本発明の実施形態に係る固体撮像装置における間引き読み出し動作の際のタイミング図を示す。なお、図１０では、図９と同様に、１行目及び２行目を間引く場合のタイミングを示している。
【００８５】
図１０中の、ＲＤＬＡＴ［０］は、０行目の画素部の選択の動作を行うパルスである。ＲＤＬＡＴ［１］は、１行目の画素部の選択の動作を行うパルスである。ＲＤＬＡＴ［２］は、２行目の画素部の選択の動作を行うパルスである。ＲＤＬＡＴ［３］は、３行目の画素部の選択の動作を行うパルスである。ＶＤＤＣＥＬＬは、ＦＤ２０３にＨＩＧＨとＬＯＷを供給するパルスである。ＬＯＡＤＣＥＬＬは、負荷トランジスタ２０６の動作を制御するパルスである。ＲＳＣＥＬＬは、画像信号動作時にＦＤ２０３のリセットを行うパルスである。ＴＲＡＮＳは、画素信号読み出し動作時にフォトダイオード２０１の信号電荷をＦＤ２０３に読み出す動作を行うパルスである。ＲＳＯＵＴ［０］は、リセットトランジスタ２０５のゲート部に供給され、ＶＤＤＣＥＬＬの信号レベルの供給を制御する動作を行うリセットパルスである。ＴＲＯＵＴ［０］は、読み出しトランジスタ２０２のゲート部に供給され、フォトダイオード２０１の信号電荷をＦＤ２０３に読み出す動作を制御する動作を行うリードパルスである。ＲＳＯＵＴ［１］は、１行目の画素部に対してＲＳＯＵＴ１と同じ動作を行うパルスである。ＴＲＯＵＴ［１］は、１行目の画素部に対してＴＲＯＵＴ［０］と同じ動作を行うパルスである。
【００８６】
さらに、０行ＦＤ部電位：ＦＤ［０］は、読み出し動作時のＦＤ［０］の電位状態を示しており、３行ＦＤ部電位：ＦＤ［３］は、読み出し動作時のＦＤ［３］の電位状態を示しており、出力信号線は、読み出し動作時の電位状態を示している。
【００８７】
図１０より、垂直走査アドレスが供給されている行（ＲＤＬＡＴ［０］、ＲＤＬＡＴ［３］）に対して画素信号の読み出しを行い、垂直走査アドレスが供給されていない行（ＲＤＬＡＴ［１］、ＲＤＬＡＴ［２］）に対しては読み出しを行わない。このようにして間引き読み出しが行われる。
【００８８】
次に、本発明の実施形態に係る固体撮像装置における間引き行の画素群の光電変換部から電荷を排出する動作について説明する。
【００８９】
図１１は、本発明の実施形態に係る固体撮像装置の間引き行の画素群の光電変換部から電荷を排出する動作を説明するための概略タイミング図を示す。
【００９０】
図中の、フレームとは、１画面（全画素）を走査する時間のことである。画像信号読み出し用垂直同期信号（ＶＤＩ＿ＲＤ）は、垂直走査アドレス発生回路１０８の画像信号読み出し用アドレス発生回路の動作を開始させるパルスである。電子シャッタ用垂直同期信号（ＶＤＩ＿ＳＨ）は、垂直走査アドレス発生回路１０８の電子シャッタ用アドレス発生回路の動作を開始させるパルスである。画素読み出し動作と電子シャッタ動作とは、０行目から最終行目までの電子シャッタ動作と画素読み出し動作とを示している。露光期間とは、画素が光を受光する期間を指し、電子シャッタ動作と画素読み出し動作との時間差がそれに相当する。
【００９１】
図１１より、通常１フレーム走査ごとに電子シャッタ用垂直同期信号が供給されるが、垂直走査アドレス発生回路１０８の電子シャッタ用アドレス発生回路に対して、第一の電子シャッタ用垂直同期信号と第二の電子シャッタ用垂直同期信号を供給し、第一の電子シャッタ用垂直同期信号で間引き行の光電変換部から電荷を排出し、第二の電子シャッタ用垂直同期信号で読み出し行の光電変換部から電荷を排出する通常の電子シャッタ動作を行う。この際、第二の電子シャッタ用垂直同期信号から画像信号読み出し用垂直同期信号が供給されるまでの時間が、読み出し行の光電変換部の露光時間となる。
【００９２】
図１２（ａ）は、本発明の実施形態における固体撮像装置における垂直走査アドレス発生回路１０８の概略回路構成図を、図１２（ｂ）は間引き読み出し動作における動作タイミング図を示す。図１２（ａ）は、図６（ａ）と同じ構成であるが、特に間引き読み出し動作におけるアドレスを示す信号線を明記している。
【００９３】
図中の、水平同期信号（ＨＤＩ）は、水平期間の基準パルスである。画像信号読み出し用垂直同期信号（ＶＤＩ＿ＲＤ）は、画像信号読み出し用垂直期間の基準パルスである。電子シャッタ用垂直同期信号（ＶＤＩ＿ＳＨ）は、電子シャッタ用垂直期間の基準パルスである。
【００９４】
図１２（ｂ）より、画素読み出し用アドレス発生回路８１は、画像信号読み出し用垂直同期信号（ＶＤＩ＿ＲＤ）により初期化され、水平同期信号（ＨＤＩ）がＬＯＷからＨＩＧＨに変化する場合に、前行の画像信号読み出し用垂直走査アドレスと、アドレス変更幅設定から、次行の画像信号読み出し用垂直走査アドレスを演算し、出力する。
【００９５】
第二の電子シャッタ用アドレス発生回路（電子シャッタ用アドレス発生回路８２）は、電子シャッタ用垂直同期信号（ＶＤＩ＿ＳＨ）により初期化され、水平同期信号（ＨＤＩ）がＬＯＷからＨＩＧＨに変化する場合に、前行の第二の電子シャッタ用垂直走査アドレスと、アドレス変更幅設定から、次行の第二の電子シャッタ用垂直走査アドレスを演算し、出力する。
【００９６】
また、第一の電子シャッタ用アドレス発生回路（間引き駆動電子シャッタ用アドレス発生回路８３）は、電子シャッタ用垂直同期信号（ＶＤＩ＿ＳＨ）により初期化され、水平同期信号（ＨＤＩ）がＬＯＷからＨＩＧＨに変化する場合に、同行の第二の電子シャッタ用垂直走査アドレスと、アドレス差分設定から、次行の第一の電子シャッタ用垂直走査アドレスを演算し、出力する。
【００９７】
また、ラッチリセット信号（ＬＴ＿ＣＲ）は、水平同期信号ＨＤＩの数サイクル後に、ＬＯＷからＨＩＧＨに変化し、１サイクル後に、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）と、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）は、ＬＯＷからＨＩＧＨに変化し、１サイクル後に、ラッチリセット信号（ＬＴ＿ＣＲ）と画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）と、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）は、ＨＩＧＨからＬＯＷに変化する。
【００９８】
また、アドレスラッチ回路がリセットされた後、すなわち、ラッチリセット信号（ＬＴ＿ＣＲ）がＨＩＧＨからＬＯＷに変化した後、垂直走査アドレス出力（ＶＡＤＲ［ＶＷ−１：０］）へは、画像信号読み出し用アドレスが出力され、１サイクル後に、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＬＯＷからＨＩＧＨに変化し、１サイクル後に、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＨＩＧＨからＬＯＷに変化する。
【００９９】
また、画像読み出し用垂直走査アドレス出力後、すなわち、画像信号読み出し用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＨＩＧＨからＬＯＷへの２回目の変化の後、垂直走査アドレス出力（ＶＡＤＲ［ＶＷ−１：０］）へは、第二の電子シャッタ用アドレスが出力され、１サイクル後に、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）がＬＯＷからＨＩＧＨに変化し、１サイクル後に、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＨＩＧＨからＬＯＷに変化する。
【０１００】
また、第二の電子シャッタ用垂直走査アドレス出力後、すなわち、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）がＨＩＧＨからＬＯＷへの２回目の変化の後、垂直走査アドレス出力（ＶＡＤＲ［ＶＷ−１：０］）へは、第一の電子シャッタ用アドレスが出力され、１サイクル後に、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＳＨ）がＬＯＷからＨＩＧＨに変化し、１サイクル後に、電子シャッタ用ラッチクロック信号（ＬＴＣＫ＿ＲＤ）がＨＩＧＨからＬＯＷに変化する。
【０１０１】
ここで、電子シャッタ用ラッチ回路１０５は、第一の電子シャッタ用アドレスデコード値をラッチする際に、第二の電子シャッタ用アドレスデコード値で上書きされないようラッチした値をホールドする。
【０１０２】
図１３は、本発明の実施形態に係る固体撮像装置の間引き行の画素群の光電変換部から電荷を排出する動作であって、上記図１１の動作の一例を説明するタイミング図を示す。なお、図１３では、読み出し−間引き−間引き−読み出しを１ユニットとした１／２の行を間引く動作（１／２間引き動作）を例としている。
【０１０３】
図中の、ＬＴＣＫ＿ＲＤは垂直走査アドレスを画像信号読み出し用ラッチ回路１０６にラッチする信号である。ＬＴＣＫ＿ＳＨは垂直走査アドレスを電子シャッタ用ラッチ回路１０５にラッチする信号である。ＶＡＤＲ［ＶＷ−１：０］は垂直走査アドレスである。ＡＤＲＤＥＣ［ｍ］は垂直走査アドレスのアドレスデコード信号である。ＳＨＬＡＴ［ｍ］は電子シャッタ用アドレスデコード信号を保持した信号である。ＲＤＬＡＴ［ｍ］は画像信号読み出し用アドレスデコード信号を保持した信号である。さらに、ＲＳＯＵＴ［ｍ］は、ｍ行目のリセットトランジスタ２０５のゲート部に供給され、ＶＤＤＣＥＬＬの信号レベルの供給を制御する動作を行うパルスであり、ＴＲＯＵＴ［ｍ］は、ｍ行目の読み出しトランジスタ２０２のゲート部に供給され、フォトダイオード２０１の信号電荷をＦＤ２０３に読み出す動作を制御する動作を行うパルスである。また、露光時間は、画素部が光を受光する期間を指し、電子シャッタ動作と画素読み出し動作の時間差がそれに相当している。
【０１０４】
図１３より、本発明の実施形態に係る固体撮像装置の間引き行の画素群の光電変換部から電荷を排出する動作では、電子シャッタ用垂直同期信号が供給されると、垂直走査アドレス発生回路１０８の電子シャッタ用アドレス発生回路の動作が開始されるので、読み出し行の光電変換部から電荷を排出するための第二の電子シャッタ用垂直同期信号の１行前に、間引き行の光電変換部からの電荷を排出するための電子シャッタ用垂直同期信号を供給する。
【０１０５】
これにより、本発明の実施形態に係る固体撮像装置は、間引き行のＲＳＯＵＴ［ｍ］、ＴＲＯＵＴ［ｍ］で電子シャッタの電荷排出パルスが供給され、間引き行の電荷を排出することができる。
【０１０６】
さらに、本実施形態において一例とした１／２間引き動作では、間引き動作のための電子シャッタ用垂直同期信号を１アドレスとするが、３／４の行を間引く動作（３／４間引き動作）では、間引き動作のための電子シャッタ用垂直同期信号を３アドレスとすることにより、１／２間引き動作と同様に、間引き行の電荷排出を行うことができる。
【０１０７】
以上、図１〜１３を用いて説明したように、本発明の実施形態に係る固体撮像装置によると、電子シャッタに対して、例えば１／２間引き動作では間引き動作のための電子シャッタ用垂直同期信号を１アドレスとし、例えば３／４間引き動作では間引き動作のための電子シャッタ用垂直同期信号を３アドレスとするように、間引き動作のための電子シャッタ用垂直同期信号のアドレスを間引き動作方式に応じた複数アドレスとすることにより、特別な回路を用いることなく、間引き読み出し駆動において、偽信号の発生しない高品質の画像を得ることができる。
【０１０８】
以上、図１〜１３で示された本発明の実施形態に係る固体撮像装置において、垂直走査アドレス発生回路は、画像信号読み出し用垂直走査アドレス発生回路と電子シャッタ用垂直走査アドレス発生回路と間引き駆動用電子シャッタ垂直走査アドレス発生回路で構成される。垂直走査回路のラッチ回路は、画像信号読み出し用ラッチ回路と電子シャッタ用ラッチ回路で構成される。画像信号読み出し用ラッチ回路と電子シャッタ用ラッチ回路は、ラッチした値を初期化する機能をもつ。電子シャッタ用ラッチ回路は、ラッチした値と入力されるデコード結果との論理和を保持する機能を有する。間引き駆動電子シャッタ用垂直アドレス発生回路は、電子シャッタ用垂直走査アドレス発生回路にて生成された第二の電子シャッタアドレスから、間引き駆動電子シャッタ用垂直走査アドレス発生回路にて第一の電子シャッタアドレスを生成する。アドレスデコード回路は、前記垂直走査アドレス発生回路にて生成された垂直走査アドレス値をデコードする。画像信号読み出し用ラッチ回路と電子シャッタ用ラッチ回路は、１水平期間の先頭で初期化し、ラッチ信号によって前記デコード結果を保持する。この駆動上の特徴により、１水平期間中に、垂直走査アドレスがそれぞれ異なる複数行の電子シャッタ動作を行うことが出来る。
【０１０９】
これにより１水平期間中に第二の電子シャッタ動作と第一の電子シャッタ動作とを異なる垂直走査アドレスに対して実施させることが出来、これにより、行選択回路（垂直走査回路）に間引き読み出し行の光電変換素子に蓄えられた電荷をリセットする回路を読み出し回路とは別に設けることがなく、すなわち、第１の課題を解決することが出来る。
【０１１０】
さらに、本発明の実施形態に係る固体撮像装置およびその駆動方法は、垂直走査アドレス発生回路は、間引き駆動用電子シャッタ垂直走査アドレスを複数発生させることができる回路構成を備えており、この特徴から１水平期間中に第一の電子シャッタ動作を複数行に対して動作させることができるという作用効果を得ることが出来、これにより、間引き読み出し方式として、ＡＦ（Ａｕｔｏ  Ｆｏｕｃｕｓ）や動画認識のため、種々の高フレームレートの駆動方法の要求に答えることができ、間引き読み出し方式の相違に応じたリセット用の回路を必要とせず、回路規模が大きくならず、すなわち、第２の課題を解決することが出来る。
【産業上の利用可能性】
【０１１１】
本発明は、間引き読み出し動作の際に、間引き行の光電変換素子のリセットを行う固体撮像装置及びその駆動方法にとって有用である。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施形態に係る固体撮像装置の構造平面図である。
【図２】本発明の実施形態における固体撮像装置における撮像領域の概略回路構成図である。
【図３】（ａ）本発明の実施形態における固体撮像装置におけるアドレスデコード回路の概略回路構成図、（ｂ）その動作タイミング図である。
【図４】（ａ）本発明の実施形態における固体撮像装置における電子シャッタ用ラッチ回路と画像信号読み出し用ラッチ回路の概略回路構成図、（ｂ）電子シャッタ用単位ラッチ回路と画素信号読み出し用単位ラッチ回路図、（ｃ）その動作タイミング図である。
【図５】（ａ）本発明の実施形態における固体撮像装置における垂直走査アドレス発生回路の概略回路構成図、（ｂ）その動作タイミング図である。
【図６】（ａ）本発明の実施形態に係る固体撮像装置における垂直走査アドレス発生回路の概略回路構成図、（ｂ）その動作タイミング図である。
【図７】本発明の実施形態における固体撮像装置の駆動方法における画素セルの画像信号読み出し動作を説明するための動作タイミング図である。
【図８】本発明の実施形態に係る固体撮像装置の駆動方法における露光時間を調整するための電子シャッタ動作（電荷排出動作）を説明するための動作タイミング図である。
【図９】本発明の実施形態に係る固体撮像装置における間引き読み出し動作の際の電子シャッタ用ラッチ回路及び読み出し用ラッチ回路の動作タイミング図である。
【図１０】本発明の実施形態における固体撮像装置の駆動方法における間引き読み出し動作の際の画素セルの画像信号読み出し動作を説明するための動作タイミング図である。
【図１１】本発明の実施形態に係る固体撮像装置の駆動方法における間引き読み出し動作の際の露光時間を調整するための電子シャッタ動作（電荷排出動作）を説明するための動作タイミング図である。
【図１２】（ａ）本発明の実施形態における固体撮像装置における間引き読み出し動作の際の垂直走査アドレス発生回路の概略回路構成図、（ｂ）その動作タイミング図である。
【図１３】本発明の実施形態に係る固体撮像装置の間引き行の画素群の光電変換部から電荷を排出する動作を説明するための動作タイミング図である。
【図１４】従来のＭＯＳ固体撮像装置の回路構成図である。
【図１５】従来のＭＯＳ型固体撮像装置における全画素読み出し動作のタイミング図である。
【図１６】従来のＭＯＳ型固体撮像装置の動作のタイミング図であって、間引き動作において、間引き行の光電変換素子から隣接画素に電荷が漏れ混んで偽信号が発生することを防止する動作を示す図である。
【符号の説明】
【０１１３】
１  光電変換素子
２  増幅トランジスタＭＯＳ
３  垂直選択スイッチＭＯＳ
４  電源線
５  電源端子
６  垂直出力線
７  負荷電流源
８  垂直ゲート線
９  垂直走査回路
１０  水平転送ＭＯＳスイッチ
１１  水平出力線
１２  出力アンプ
１３  水平走査回路
１４  リセットスイッチ
１５  リセットゲート線
４０  単位デコード回路
５０  画素信号読み出し用単位ラッチ回路
５１  アンド回路
５２  フリップフロップ
５６  単位ラッチ回路
６０  電子シャッタ用単位ラッチ回路
６１  オア回路
６２  アンド回路
６３  フリップフロップ
７０  単位マルチプレクサ回路
７１、７２、７４、７５  アンド回路
７３、７６  オア回路
８１  画素読み出し用アドレス発生回路
８２  電子シャッタ用アドレス発生回路
８３  間引き駆動電子シャッタ用アドレス発生回路
８４  アドレス選択回路
１０１  撮像領域
１０２  負荷回路
１０３  ＣＤＳ、ＡＤＣ回路
１０４  アドレスデコード回路
１０５  電子シャッタ用ラッチ回路
１０６  画像信号読み出し用ラッチ回路
１０７  マルチプレクサ回路
１０８  垂直走査アドレス発生回路
１０９  タイミングジェネレータ
１１０  信号処理回路
１１１  垂直走査部
２０１  フォトダイオード（光電変換素子）
２０２  読み出しトランジスタ
２０３  電荷検出部（フローティングディフュージョン：ＦＤ）
２０４  増幅トランジスタ
２０５  リセットトランジスタ
２０６  負荷トランジスタ
２０７  出力信号線
５６０  ラッチ回路
【図１】
2009021889.tif 000003
【図２】
2009021889.tif 000004
【図３】
2009021889.tif 000005
【図４】
2009021889.tif 000006
【図５】
2009021889.tif 000007
【図６】
2009021889.tif 000008
【図７】
2009021889.tif 000009
【図８】
2009021889.tif 000010
【図９】
2009021889.tif 000011
【図１０】
2009021889.tif 000012
【図１１】
2009021889.tif 000013
【図１２】
2009021889.tif 000014
【図１３】
2009021889.tif 000015
【図１４】
2009021889.tif 000016
【図１５】
2009021889.tif 000017
【図１６】
2009021889.tif 000018