(57)【要約】【目的】占有スペースを低減することができるソレノイド制御装置を提供する。【解決手段】従来は外付けであったフリーホイールダイオード（縦型ダイオード１０５）と、横型パワーＭＯＳ１０６と制御回路部１０７で構成される従来のリニアソレノイド駆動用ＩＣ１５０とを同一のｐ基板に形成して複合リニアソレノイド駆動用ＩＣ１０２にすることで、ソレノイド制御装置１００の占有スペースを低減することができる。【選択図】        図１
2009021289.tif 000002
【特許請求の範囲】
【請求項１】
ソレノイドを制御するソレノイド制御装置であって、
電源と、該電源から前記ソレドイドに流れる電流を制御するＭＯＳトランジスタと、該ＭＯＳトランジスタをオン・オフ制御する制御回路部と、前記ソレノイドに流れる電流を検出する電流検出器と、前記ソレノイドに流れる電流を還流させるフリーホイールダイオードとを具備し、
前記電源の高電位側と前記ＭＯＳトランジスタのドレインが接続し、前記ＭＯＳトランジスタのゲートと前記制御回路部が接続し、前記ＭＯＳトランジスタのソースと前記ソレノイドの一端が接続し、前記ソレノイドの他端と前記電源のグランドが接続し、前記ソレノイドと前記電源のグランドの間に挿入される前記電流検出器と、前記ソレノイドの他端が前記フリーホイールダイオードのアノードと接続し、前記フリーホイールダイオードのカソードが前記ソレノイドの一端と接続し、前記電流検出器と前記制御回路部が接続されるソレノイド制御装置において、
前記ＭＯＳトランジスタと前記制御回路部からなるソレノイド駆動用ＩＣと、前記フリーホイールダイオードとが導電型がｐ型であるシリコン基板上に形成されることを特徴とするソレノイド制御装置。
【請求項２】
前記電流検出器が電流検出抵抗であることを特徴とする請求項１に記載のソレノイド制御装置。
【請求項３】
前記ソレノイドがリニアソレノイドであることを特徴とする請求項１に記載のソレノイド制御装置。
【請求項４】
前記ＭＯＳトランジスタが横型ＭＯＳＦＥＴであり、前記フリーホイールダイオードが縦型ダイオードであることを特徴とする請求項１に記載のソレノイド制御装置。
【請求項５】
ｐ基板の表面層に形成されるｎウエル領域と、該ｎウエル領域の表面層に選択的に形成されるｐウエル領域およびｎ+ドレイン領域と、前記ｐウエル領域の表面上に形成されるｎ+ソース領域と、前記ｎ+ドレイン領域と前記ｎ+ソース領域に挟まれた前記ｐウエル領域の表面上にゲート酸化膜を介して形成されるゲート電極と、前記ｎ+ドレイン領域上に形成されるドレイン電極と、前記ｎ+ソース領域上に形成されるソース電極とを有する前記横型ＭＯＳＦＥＴと、
前記ｐ基板の表面層に前記ｎウエル領域と離して形成されるｎ領域と、該ｎ領域の表面層に形成されるｎ+カソード領域と、該ｎ+カソード領域上に形成されるカソード電極とを有する前記縦型ダイオードと、
前記横型ＭＯＳＦＥＴおよび前記縦型ダイオードと離して前記ｐ基板の表面層に形成される前記制御回路部とを具備し、
前記ｐ基板の裏面が前記電源のグランドと接続し、前記ｐ基板の裏面層が前記縦型ダイオードのアノード領域となることを特徴とする請求項４に記載のソレノイド制御装置。
【請求項６】
前記カソード電極上に絶縁膜を介して前記制御回路部のパッドが配置されることを特徴とする請求項５に記載のソレノイド制御装置。
【請求項７】
前記ｎ領域に隣接して前記ｐ基板の裏面に向かって形成されるｐ+領域と、該ｐ+領域上に形成されるグランド電極とを有することを特徴とする請求項５または６に記載のソレノイド制御装置。
【請求項８】
前記ｐ+領域が前記ｐ基板の表面から裏面に達するように形成されることを特徴とする請求項７に記載のソレノイド制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ソレノイドを制御するソレノイド制御装置に関する。
【背景技術】
【０００２】
従来、油圧や空気流量を制御するバルブを駆動するため、リニアソレノイドが使用されている。このリニアソレノイドとは、電流に比例してソレノイド内に収納された可動鉄心が直進移動するソレノイドのことである。
図１０は、リニアソレノイドとそれを制御する従来のソレノイド制御装置の要部構成図である。尚、本明細書において、ソレノイド制御装置２００は、電源１０１、横型パワーＭＯＳＦＥＴ（横型パワーＭＯＳ１０６）とそれを制御する制御回路部１０７を有するリニアソレノイド駆動用ＩＣ１５０、電流検出抵抗１０４およびフリーホイールダイオード（縦型ダイオード１０５）で構成される。
このソレノイド制御装置の動作を説明する。電流検出抵抗１０４でリニアソレノイド１０３に流れる電流を電圧に変換し、リニアソレノイド駆動用ＩＣ１５０に取り込む。リニアソレノイド駆動用ＩＣ１５０内の制御回路部１０７では、電流指令値（実際は電圧値）と前記の取り込まれた電圧値を比較して、パルス幅変調（ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ））を行い、パワースイッチとして動作する横型パワーＭＯＳ１０６を駆動する（オン・オフする）。
横型パワーＭＯＳ１０６がオン状態になると、電源１０１から横型パワーＭＯＳ１０６を介して、リニアソレノイド１０３、電流検出抵抗１０４を経由してグランド１０８に電流が流れ込む。
【０００３】
次に、横型パワーＭＯＳ１０６がオフ状態になると、リニアソレノイド１０３に流れていた電流が、急に変化することが出来ないため、リニアソレノイド１０３、電流検出抵抗１０４、グランド１０８、フリーホイールダイオード（縦型ダイオード１０５）を経由してリニアソレノイド１０３に戻るという循環電流が流れる。この循環電流を流すための働きをするのがフリーホイールダイオード（縦型ダイオード１０５）である。
上記のソレノイド制御装置２００の動作により、制御回路部１０７の電流指令値と同じ電流がリニアソレノイド１０３に流れることになる。
図１１は、横型パワーＭＯＳをｐ基板に集積したリニアソレノイド駆動用ＩＣの要部断面図である。尚、ｐ基板２０とは、下記のｐ+領域１（通常はｐ+基板）上にｐ領域２をエピタキシャル成長などで形成したシリコン基板のことである。また、以下の説明では導電型がｐ型の場合にｐ、ｎ型の場合にｎと記した。
ｐ+領域１上に形成されたｐ領域２の表面層にｎウエル領域３を形成し、そのｎウエル領域３の表面層に選択的にｐウエル領域４とｎ+ドレイン領域５を形成し、ｐウエル領域４の表面上にｎ+ソース領域６を形成する。
ｎ+ドレイン領域５とｎ+ソース領域６に挟まれたｐウエル領域４の表面上に、ゲート酸化膜７を介して、多結晶シリコンからなるゲート電極８を形成し、ｎ+ドレイン領域５の上にドレイン電極９を形成し、ｎ+ソース領域６の上にソース電極１０を形成する。
【０００４】
全てのドレイン電極９をドレイン端子（端子ａ）に接続し、全てのソース電極１０をソース端子（端子ｂ）に接続し、ｐ+領域１下（ｐ基板２０の裏面）にはグランド電極１２を形成し、グランド１０８と接続する。
また、特許文献１には、ある回路が熱的破損しても車両などの制御に悪影響を与えることが無いようにＳＯＩプロセス技術により複数の半導体素子の機能を同一チップ上に搭載することが開示されている。
また、特許文献２には、異なる耐圧を有する複数の半導体ドライバを同一チップに集積することで少ない品種で様々な耐圧に対応できることが開示されている。
【特許文献１】特開平１１−２５１５６４号公報
【特許文献２】特開２００２−２４６５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のソレノイド制御装置２００において、ｐ領域２に形成されるリニアソレノイド駆動用ＩＣ１５０は横型パワーＭＯＳ１０６と制御回路部１０７で構成され同一のｐ基板２０に形成されている。その他の部品であるリニアソレノイド１０３、電流検出抵抗１０４およびフリーホイールダイオード（縦型ダイオード１０５）は個別部品として外付けされる。
このフリーホイールダイオード（縦型ダイオード１０５）や電流検出抵抗１０４を外付けしたソレノイド制御装置２００は、例えば、自動車の電装製品のように一台に多数個使われる場合には、ソレノイド制御装置２００自体の占有スペースを低減することが強く望まれている。
また、特許文献１においては、複数の半導体素子を横型素子で形成しており、縦型素子を複合することは記載されていない。
また、特許文献２においては、埋め込み絶縁層で囲まれた半導体領域に横型素子を形成しており、前記と同様に縦型素子を複合することは記載されていない。
この発明の目的は、前記の課題を解決して、占有スペースを低減することができるソレノイド制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
前記の目的を達成するために、ソレノイドを制御するソレノイド制御装置であって、
電源と、該電源から前記ソレドイドに流れる電流を制御するＭＯＳトランジスタと、該ＭＯＳトランジスタをオン・オフ制御する制御回路部と、前記ソレノイドに流れる電流を検出する電流検出器と、前記ソレノイドに流れる電流を還流させるフリーホイールダイオードとを具備し、
前記電源の高電位側と前記ＭＯＳトランジスタのドレインが接続し、前記ＭＯＳトランジスタのゲートと前記制御回路部が接続し、前記ＭＯＳトランジスタのソースと前記ソレノイドの一端が接続し、前記ソレノイドの他端と前記電源のグランドが接続し、前記ソレノイドと前記電源のグランドの間に挿入される前記電流検出器と、前記ソレノイドの他端が前記フリーホイールダイオードのアノードと接続し、前記フリーホイールダイオードのカソードが前記ソレノイドの一端と接続し、前記電流検出器と前記制御回路部が接続されるソレノイド制御装置において、
前記ＭＯＳトランジスタと前記制御回路部からなるソレノイド駆動用ＩＣと、前記フリーホイールダイオードとが導電型がｐ型であるシリコン基板上に形成される構成とする。
また、前記電流検出器が電流検出抵抗であるとよい。
【０００７】
また、前記ソレノイドがリニアソレノイドであるとよい。
また、前記ＭＯＳトランジスタが横型ＭＯＳＦＥＴであり、前記フリーホイールダイオードが縦型ダイオードであるとよい。
また、ｐ基板の表面層に形成されるｎウエル領域と、該ｎウエル領域の表面層に選択的に形成されるｐウエル領域およびｎ+ドレイン領域と、前記ｐウエル領域の表面上に形成されるｎ+ソース領域と、前記ｎ+ドレイン領域と前記ｎ+ソース領域に挟まれた前記ｐウエル領域の表面上にゲート酸化膜を介して形成されるゲート電極と、前記ｎ+ドレイン領域上に形成されるドレイン電極と、前記ｎ+ソース領域上に形成されるソース電極とを有する前記横型ＭＯＳＦＥＴと、
前記ｐ基板の表面層に前記ｎウエル領域と離して形成されるｎ領域と、該ｎ領域の表面層に形成されるｎ+カソード領域と、該ｎ+カソード領域上に形成されるカソード電極とを有する前記縦型ダイオードと、
前記横型ＭＯＳＦＥＴおよび前記縦型ダイオードと離して前記ｐ基板の表面層に形成される前記制御回路部とを具備し、
前記ｐ基板の裏面が前記電源のグランドと接続し、前記ｐ基板の裏面層が前記縦型ダイオードのアノード領域となる構成とする。
【０００８】
また、前記カソード電極上に絶縁膜を介して前記制御回路部のパッドが配置されるとよい。
また、前記ｎ領域に隣接して前記ｐ基板の裏面に向かって形成されるｐ+領域と、該ｐ+領域上に形成されるグランド電極とを有する構成とするとよい。
また、前記ｐ+領域が前記ｐ基板の表面から裏面に達するように形成されるとよい。
【発明の効果】
【０００９】
この発明によれば、外付けのフリーホイールダイオードとリニアソレノイド駆動用ＩＣを同一のｐ基板に形成した複合リニアソレノイド駆動用ＩＣを用いることで、ソレノイド制御装置の占有スペースを低減することができる。
また、縦型ダイオードのレイアウトの一部を制御回路部のパットに割り与えることで、ｐ基板を小型化できて、ソレノイド制御装置の占有スペースを低減することができる。
また、外部回路と接続する全端子を、ｐ基板の一方の表面に集中して形成することで、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）でｐ基板を樹脂封止できるようになり、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）を用いた場合に比べて、さらにパッケージの小型化を図ることができる。その結果、ソレノイド制御装置の占有スペースを低減することができる。
【発明を実施するための最良の形態】
【００１０】
発明の実施の形態を以下の実施例で説明する。従来の構成と同一部位には同一の符号を付した。
【実施例１】
【００１１】
図１〜図４は、この発明の第１実施例のソレノイド制御装置の要部構成図である。図１はソレノイド制御装置の回路構成図、図２は図１の複合リニアソレノイド駆動用ＩＣのレイアウト図、図３は、図１のソレノイド制御装置の構成要素であるフリーホイールダイオードとリニアソレノイド駆動用ＩＣをシリコン基板上に形成した複合リニアソレノイド駆動用ＩＣの要部断面図、図４は図３の複合リニアソレノイド駆動用をパッケージに収納した模式図である。ここでフリーホイールダイオードは主電流を縦方向に流す縦型ダイオード１０５である。
尚、基板としてｎ基板でなくｐ基板２０を用いるのは、基板の裏面側をグランド電位とし、なおかつ縦型ダイオード１０５のアノードを基板の裏面側に形成できるようにするためである。
図１において、本発明のソレノイド制御装置１００は、電源１０１、横型パワーＭＯＳＦＥＴ（横型パワーＭＯＳ１０６）とそれを制御する制御回路部１０７とフリーホイールダイオード（縦型ダイオード１０５）を有する複合リニアソレノイド駆動用ＩＣ１０２および電流検出抵抗１０４で構成される。この複合リニアソレノイド駆動用ＩＣ１０２は、リニアソレノイド駆動用ＩＣ１５０と縦型ダイオード１０５を同一のｐ基板２０に形成したものである。
【００１２】
図２において、ドレインパッド１０９、ソースパッド１１０、ゲートパッド１１１、カソードパッド１１２および制御回路部１０７のパッド１１３は各端子ａ〜ｅにそれぞれ接続し，それぞれの端子ａ〜ｅは電源１０１、リニアソレノイド１０３、グランド１０８や電流検出抵抗１０４に接続している。
図３において、まず、横型パワーＭＯＳ１０６の形成方法を説明する。但し、制御回路部１０７は示されていない。
ｐ+領域１上に形成されたｐ領域２の表面層にｎウエル領域３を形成し、そのｎウエル領域３の表面層に選択的にｐウエル領域４とｎ+ドレイン領域５を形成する。
ｐウエル領域４の表面上にｎ+ソース領域６を形成し、ｎ+ドレイン領域５とｎ+ソース領域６に挟まれたｐウエル領域４の表面上に、ゲート酸化膜７を介して、多結晶シリコンからなるゲート電極８を形成し、ｎ+ドレイン領域５の上にドレイン電極９を形成し、ｎ+ソース領域６の上にソース電極１０を形成する。
全てのドレイン電極９をドレインパッド１０９に接続し、全てのソース電極１０をソースパッド１１０に接続し、ドレインパッド１０９はドレイン端子（端子ａ）に接続し、ソースパッド１１０はソース端子（端子ｂ）に接続している。
【００１３】
ｐ+領域１下にはグランド電極１２を形成し、グランド端子（端子ｃ）と接続している。ここでは横型パワーＭＯＳ１０６を構成するセルが２個の場合を示した。
つぎに、縦型ダイオード１０５の形成方法について説明する。ｐ領域２の表面層にｎウエル領域３と離してｎ領域１３を形成し、ｎ領域１３の表面層にｎ+カソード領域１４を形成し、ｎ+カソード領域１４の上にカソード電極１５を形成し、ｎ+カソード領域１４とｎ領域１３の表面上に絶縁膜１６を形成し、最後に、カソード電極１５を図示しないカソードパッド１１２およびソースパッド１１０を介してソース端子（端子ｂ）に接続する。
これにより、横型パワーＭＯＳ１０６と縦型ダイオード１０５が同一のｐ基板２０（ｐ領域２）に集積された複合リニアソレノイド駆動用ＩＣ１０２となる。その結果、縦型ダイオード１０５が外付けされた従来のソレノイド制御装置２００に比べて、ソレノイド制御装置１００の占有スペースを低減することができる。
図４において、ｐ基板２０はＳＯＰ２１のパッケージに収納された例を挙げた。パッケージの端子２２（ピン）がモールド樹脂から外にはみ出しているので後述するＣＳＰに比べてパッケージの占有面積は大きい。また、図示しないが、パッケージとしてＳＯＰ以外にＤＩＰ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）などもあるが、やはりピンがモールド樹脂から外にはみ出しているのでＣＳＰに比べてパッケージの占有面積は大きい。
【００１４】
尚、ドレイン領域５とカソード領域１４の間には寄生ｎｐｎトランジスタが形成されるので、ｎウエル領域３とｎ領域１３の間を電気的に分離を図る必要がある。この分離の方法には、ｎウエル領域３とｎ領域１３の間隔を広げたり、ｎウエル領域３とｎ領域１３の間に絶縁分離領域を形成することなどがある。
また、前記第１実施例の説明では、ソレノイドとしてリニアソレノイド１０３を例に挙げて説明したが、必ずしも、リニアソレノイド１０３である必要はなく、ソレノイドに流す電流と可動鉄心の移動の関係が把握できていれば通常のソレノイドを用いても構わない。その場合は、ソレノイド駆動用ＩＣとしては、当然、リニアソレノイド駆動用ＩＣではなく、通常のソレノイド駆動用ＩＣを用いる。
また、前記第１実施例では横型パワーＭＯＳ１０６を例に挙げて説明したが、横型ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いてもよい。横型ＩＧＢＴを用いた場合にはｎ+ソース領域６はｎ+エミッタ領域となり、ｎ+ドレイン領域５はｐ+コレクタ領域とする。
また、素子耐圧が１０Ｖ程度と低い場合には、横型パワーＭＯＳ１０６のｎウエル領域３やｐウエル領域４を形成しないで、ｐ領域２の表面層にｎ+ソース領域６やｎ+ドレイン領域５を直接形成してもよい。
【００１５】
また、電流検出器として前記電流検出抵抗１０４の代わりに電流プローブ（ＣＴ：Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｆｏｒｍｅｒ）を用いても構わない。
【実施例２】
【００１６】
図５および図６は、この発明の第２実施例のソレノイド制御装置の要部構成図であり、図５は複合リニアソレノイド駆動用ＩＣのレイアウト図、図６は図５の複合リニアソレノイド駆動用ＩＣの要部断面図である。
図５において、複合リニアソレノイド駆動用ＩＣ１２０のレイアウトは、横型パワーＭＯＳ１０６、縦型ダイオード１０５および制御回路部１０７の大きく３つのレイアウトで構成される。第１実施例との違いは、縦型ダイオード１０５のカソードパッド１１２（カソード電極１５）を、縦型ダイオード１０５の片側に寄せて形成し、空いたスペースに制御回路部１０７のパッド１１３を形成した点である。
図６において、縦型ダイオード１０６のカソード電極１５をｎ+カソード領域１４の表面層の片側に形成し、空いたスペースのｎ+カソード領域１４上の絶縁膜７上に制御回路部１０７のパッド１１３を形成する。この複合リニアソレノイド駆動用ＩＣ１２０を用いることで、ソレノイド制御装置１００の占有スペースを第１実施例の場合よりさらに低減することができる。
【実施例３】
【００１７】
図７〜図９は、この発明の第３実施例のソレノイド制御装置の要部構成図であり、図７は複合リニアソレノイド駆動用ＩＣのレイアウト図、図８は図７の複合リニアソレノイド駆動用ＩＣの要部断面図、図９は図８のｐ基板をパッケージに収納した模式図である。
複合リニアソレノイド駆動用ＩＣ１３０は、ｐ基板２０がＣＳＰ２３で樹脂封止されるために、全ての端子ａ〜ｅはｐ基板２０の表面に形成される。
図７において、各パッド１０９〜１１３上にパッドと接続する各端子ａ〜ｅが形成される。
図８において、ｐ+領域１上に形成されたｐ領域２の表面層にｎウエル領域３を形成し、そのｎウエル領域３の表面層に選択的にｐウエル領域４とｎ+ドレイン領域５を形成し、ｐウエル領域４の表面上にｎ+ソース領域６を形成し、ｎ+ドレイン領域５とｎ+ソース領域６に挟まれたｐウエル領域４の表面上に、ゲート酸化膜７を介して、多結晶シリコンからなるゲート電極８を形成し、ｎ+ドレイン領域の上にドレイン電極９を形成し、ｎ+ソース領域６の上にソース電極１０を形成する。
全てのドレイン電極９をドレインパッド１０９に接続し、全てのソース電極１０をソースパッド１１０に接続する。ドレインパッド１０９はドレイン端子（端子ａ）と接続し、ソースパッド１１０はソース端子（端子ｂ）と接続する。
【００１８】
ｐ+領域１からｐ基板２０の表面までｐ+領域１７を形成し、ｐ+領域１７の表面上にグランド電極１８を形成し、グランド電極１８をグランド端子（端子ｃ）と接続する。尚、ｐ基板２０（ｐ領域２）の表面層にｐ+領域１７を形成する場合もある。この場合は前記のように、ｐ+領域１７がｐ+領域１に達していないため前記の場合よい縦型ダイオードの順電圧降下は多少大きくなる。また、ｐ基板２０が低い不純物層で形成されている場合にはｐ+領域１７はｐ基板２０の表面から裏面に達するように形成するとよい。
前記の構成とすることで、全ての端子ａ〜ｅはｐ基板２０の一方の表面に形成されるので、図９に示すＣＳＰ２３で樹脂封止することが可能となる。ＣＳＰ２３にｐ基板２０を収納することで、ソレノイド制御装置１００の占有スペースを低減することができる。
また、第１実施例に適用した場合には、第１実施例の場合より、さらに複合リニアソレノイド駆動用ＩＣを小型化できて、ソレノイド制御装置１００の占有スペースをさらに低減することができる。
尚、図８で示す縦型ダイオード１０５においては、水平方向にも微小な電流は流れるが、垂直方向に流れる電流の方が圧倒的に大きいのでここでは縦型ダイオードの扱いとした。
【図面の簡単な説明】
【００１９】
【図１】この発明の第１実施例のソレノイド制御装置の回路構成図
【図２】図１の複合リニアソレノイド駆動用ＩＣ１０２のレイアウト図
【図３】図１の複合リニアソレノイド駆動用ＩＣ１０２の要部断面図
【図４】図３のｐ基板をパッケージに収納した図
【図５】この発明の第２実施例のソレノイド制御装置を構成する複合リニアソレノイド駆動用ＩＣ１２０のレイアウト図
【図６】図５の複合リニアソレノイド駆動用ＩＣ１２０の要部断面図
【図７】この発明の第２実施例のソレノイド制御装置を構成する複合リニアソレノイド駆動用ＩＣ１３０のレイアウト図
【図８】図７の複合リニアソレノイド駆動用ＩＣ１３０の要部断面図
【図９】図８のｐ基板をパッケージに収納した図
【図１０】リニアソレノイドとそれを制御する従来のソレノイド制御装置の要部構成図
【図１１】横型パワーＭＯＳをｐ基板に集積した従来のリニアソレノイド駆動用ＩＣの要部断面図
【符号の説明】
【００２０】
１    ｐ+領域
２    ｐ領域
３    ｎウエル領域
４    ｐウエル領域
５    ｎ+ドレイン領域
６    ｎ+ソース領域
７    ゲート酸化膜
８    ゲート電極
９    ドレイン電極
１０    ソース電極
１２    グランド電極
１３    ｎ領域
１４    ｎ+カソード領域
１５    カソード電極
１６    絶縁膜
１７    ｐ+領域
１８    グランド電極
２０    ｐ基板
２１    ＳＯＰ
２２    ピン
２３    ＣＳＰ
１００    ソレノイド制御装置
１０１    電源
１０２    複合リニアソレノイド駆動用ＩＣ
１０３    リニアソレノイド
１０４    電流検出抵抗
１０５    縦型ダイオード（フリーホイールダイオード）
１０６    横型パワーＭＯＳ
１０７    制御回路部
１０８    グランド
１０９    ドレインパッド
１１０    ソースパッド
１１１    ゲートパッド
１１２    カソードパッド
１１３    パッド（制御回路部）
１２０    複合リニアソレノイド駆動用ＩＣ
１３０    複合リニアソレノイド駆動用ＩＣ
１５０    リニアソレノイド駆動用ＩＣ（従来）
２００    ソレノイド制御装置（従来）
ａ〜ｅ    端子
【図１】
2009021289.tif 000003
【図２】
2009021289.tif 000004
【図３】
2009021289.tif 000005
【図４】
2009021289.tif 000006
【図５】
2009021289.tif 000007
【図６】
2009021289.tif 000008
【図７】
2009021289.tif 000009
【図８】
2009021289.tif 000010
【図９】
2009021289.tif 000011
【図１０】
2009021289.tif 000012
【図１１】
2009021289.tif 000013