(57)【要約】【課題】電力増幅回路と検波回路との集積化を容易とすると伴に検波回路の検波感度を向上すること。【解決手段】半導体集積回路は、ＲＦ入力信号が供給される電力増幅回路３０、検波回路４０を半導体チップ内部に具備する。検波回路４０の入力に、ＲＦ出力信号に関係した信号が供給される。検波回路４０は、検波素子８、エミッタフォロワもしくはソースフォロワのバイアストランジスタ１０３、バイアス抵抗１０７、第１バイアス素子１０４、第２バイアス素子１０５、平滑容量１５を含む。素子１０４と素子１０５との直列接続と、トランジスタ１０３と検波素子８と滑容量１５との直列接続とが、並列に接続される。トランジスタ１０３と第１バイアス素子１０４は同一の製造プロセスで形成される第１の同種のデバイスで、検波素子８と第２バイアス素子１０５は同一の製造プロセスで形成される第２の同種のデバイスである。【選択図】図１
2009141589.tif 000002
【特許請求の範囲】
【請求項１】
電力増幅回路と検波回路とを半導体チップ内部に具備して、
前記電力増幅回路の入力端子にＲＦ入力信号が供給されることにより、前記電力増幅回路の出力端子からＲＦ出力信号が生成され、
前記検波回路の入力端子に前記電力増幅回路の前記出力端子から生成される前記ＲＦ出力信号に関係した信号が供給されることにより、前記検波回路の出力端子から検波出力信号が生成され、
前記検波回路は、検波素子、エミッタフォロワもしくはソースフォロワとして動作するバイアストランジスタ、バイアス抵抗、第１バイアス素子、第２バイアス素子、平滑容量を含み、
動作電位と前記バイアストランジスタのベースまたはゲートとの間には、前記バイアス抵抗が接続され、
前記バイアストランジスタのコレクタまたはドレインは、前記動作電位に接続され、
前記バイアストランジスタの前記ベースまたは前記ゲートと接地電位との間には、前記第１バイアス素子と前記第２バイアス素子とが直列に接続され、
前記バイアストランジスタのエミッタまたはソースには前記検波素子の一端に接続され、前記検波素子の他端と前記接地電位との間に前記平滑容量が接続され、前記平滑容量の両端から前記検波出力信号が生成され、
前記バイアストランジスタと前記第１バイアス素子とは前記半導体チップ内部で同一の製造プロセスで形成される第１の同種のデバイスであり、
前記検波素子と前記第２バイアス素子とは前記半導体チップ内部で同一の製造プロセスで形成される第２の同種のデバイスである半導体集積回路。
【請求項２】
前記バイアストランジスタと前記第１バイアス素子とを構成する前記第１の同種のデバイスは、バイポーラトランジスタである請求項１に記載の半導体集積回路。
【請求項３】
前記検波素子と前記第２バイアス素子とを構成する前記第２の同種のデバイスは、ショットキーバリアダイオードである請求項１に記載の半導体集積回路。
【請求項４】
前記検波素子と前記第２バイアス素子とを構成する前記第２の同種のデバイスは、ショットキーバリアダイオードである請求項２に記載の半導体集積回路。
【請求項５】
前記バイアストランジスタと前記第１バイアス素子とを構成する前記第１の同種のデバイスと前記検波素子と前記第２バイアス素子とを構成する前記第２の同種のデバイスとは、バイポーラトランジスタである請求項１に記載の半導体集積回路。
【請求項６】
前記バイアストランジスタと前記第１バイアス素子とを構成する前記第１の同種のデバイスと前記検波素子と前記第２バイアス素子とを構成する前記第２の同種のデバイスとは、ＭＯＳトランジスタである請求項１に記載の半導体集積回路。
【請求項７】
前記検波回路の前記入力端子に供給される前記電力増幅回路の前記ＲＦ出力信号に関係した前記信号は、前記電力増幅回路の出力電力増幅トランジスタのコレクタとドレインとのいずれか一方から得られる信号である請求項１から請求項６までのいずれかに記載の半導体集積回路。
【請求項８】
前記検波回路の前記入力端子に供給される前記電力増幅回路の前記ＲＦ出力信号に関係した前記信号は、前記電力増幅回路の出力電力増幅トランジスタのエミッタとソースとのいずれか一方と接地電位との間の寄生インダクタンス成分から得られる信号である請求項１から請求項６までのいずれかに記載の半導体集積回路。
【請求項９】
前記検波回路の前記平滑容量の両端の間には接地抵抗とカレントミラー回路の電流源とのいずれか一方が接続されている請求項１から請求項６までのいずれかに記載の半導体集積回路。
【請求項１０】
前記バイポーラトランジスタはシリコン・ゲルマニュウム・ヘテロ・バイポーラのＮＰＮトランジスタである請求項２と請求項５とのいずれかに記載の半導体集積回路。
【請求項１１】
低雑音増幅回路、受信ミクサ、復調部、ベースバンド信号処理ユニット、変調部、局部発振回路、ＰＬＬ、電力増幅回路、検波回路を具備してなり、
前記電力増幅回路と前記検波回路とは半導体チップ内部に集積化され、
前記電力増幅回路の入力端子にＲＦ入力信号が供給されることにより、前記電力増幅回路の出力端子(からＲＦ出力信号が生成され、
前記検波回路の入力端子に前記電力増幅回路の前記出力端子から生成される前記ＲＦ出力信号に関係した信号が供給されることにより、前記検波回路の出力端子から検波出力信号が生成され、
前記検波回路は、検波素子、エミッタフォロワもしくはソースフォロワとして動作するバイアストランジスタ、バイアス抵抗、第１バイアス素子、第２バイアス素子、平滑容量を含み、
動作電位と前記バイアストランジスタのベースまたはゲートとの間には、前記バイアス抵抗が接続され、
前記バイアストランジスタのコレクタまたはドレインは、前記動作電位に接続され、
前記バイアストランジスタの前記ベースまたは前記ゲートと接地電位との間には、前記第１バイアス素子と前記第２バイアス素子とが直列に接続され、
前記バイアストランジスタのエミッタまたはソースには前記検波素子の一端に接続され、前記検波素子の他端と前記接地電位との間に前記平滑容量が接続され、前記平滑容量の両端から前記検波出力信号が生成され、
前記バイアストランジスタと前記第１バイアス素子とは前記半導体チップ内部で同一の製造プロセスで形成される第１の同種のデバイスであり、
前記検波素子と前記第２バイアス素子とは前記半導体チップ内部で同一の製造プロセスで形成される第２の同種のデバイスである送受信機。
【請求項１２】
前記バイアストランジスタと前記第１バイアス素子とを構成する前記第１の同種のデバイスは、バイポーラトランジスタである請求項１１に記載の送受信機。
【請求項１３】
前記検波素子と前記第２バイアス素子とを構成する前記第２の同種のデバイスは、ショットキーバリアダイオードである請求項１１に記載の送受信機。
【請求項１４】
前記検波素子と前記第２バイアス素子とを構成する前記第２の同種のデバイスは、ショットキーバリアダイオードである請求項１２に記載の送受信機。
【請求項１５】
前記バイアストランジスタと前記第１バイアス素子とを構成する前記第１の同種のデバイスと前記検波素子と前記第２バイアス素子とを構成する前記第２の同種のデバイスとは、バイポーラトランジスタである請求項１１に記載の送受信機。
【請求項１６】
前記バイアストランジスタと前記第１バイアス素子とを構成する前記第１の同種のデバイスと前記検波素子と前記第２バイアス素子とを構成する前記第２の同種のデバイスとは、ＭＯＳトランジスタである請求項１１に記載の送受信機。
【請求項１７】
前記検波回路の前記入力端子に供給される前記電力増幅回路の前記ＲＦ出力信号に関係した前記信号は、前記電力増幅回路の出力電力増幅トランジスタのコレクタとドレインとのいずれか一方から得られる信号である請求項１１から請求項１６までのいずれかに記載の送受信機。
【請求項１８】
前記検波回路の前記入力端子に供給される前記電力増幅回路の前記ＲＦ出力信号に関係した前記信号は、前記電力増幅回路の出力電力増幅トランジスタのエミッタとソースとのいずれか一方と接地電位との間の寄生インダクタンス成分から得られる信号である請求項１１から請求項１６までのいずれかに記載の送受信機。
【請求項１９】
前記検波回路の前記平滑容量の両端の間には接地抵抗とカレントミラー回路の電流源とのいずれか一方が接続されている請求項１１から請求項１６までのいずれかに記載の送受信機。
【請求項２０】
前記バイポーラトランジスタはシリコン・ゲルマニュウム・ヘテロ・バイポーラのＮＰＮトランジスタである請求項１２と請求項１５とのいずれかに記載の送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力増幅回路と検波回路とを具備した半導体集積回路およびそれを用いた送受信機に関し、特に電力増幅回路の出力レベルを検出する検波回路で大きな検波感度を得ると伴にモノリシック集積回路の半導体チップに集積化するのに有効な技術に関する。
【背景技術】
【０００２】
セルラ電話等の無線周波数(ＲＦ)の送信信号を生成する電力増幅回路の送信電力を調整するために、検波回路が使用される。
【０００３】
下記非特許文献１には、４種類の検波回路が記載されている。１種類目のポジティブ・ピーク・ディテクタは検波出力としてキャリアの振幅に比例した正極性の直流電圧が得られるものであり、２種類目のネガティブ・ピーク・ディテクタは検波出力としてキャリアの振幅に比例した負極性の直流電圧が得られるものである。３種類目のボルテージ・マルチプライヤは２個のダイオードを使用することにより、ネガティブ・ピーク・ディテクタの倍の検波出力を得るものである。４種類目のバイアスド・ネガティブ・ピーク・ディテクタはダイオードにわずかな直流電圧を流すことにより、電圧・電流特性の直線性の良い部分で動作させるようにした検波回路で、入力高周波信号レベルが小さい場合に、歪を小さくできるものである。
【０００４】
また、下記非特許文献１には、これらの検波回路の入力に接続される回路とのインピーダンス整合が必要で、チョーク・コイルの代わりに５０Ωの抵抗を使用すると整合によって広帯域検波回路が得られることが記載されている。更に、下記非特許文献１には、検波のためのダイオードとして、ＰＮ接合ダイオードと比較して高速動作が可能で順方向電圧が低いショットキー・バリア・ダイオードを使用することも記載されている。
【０００５】
一方、下記特許文献１には、無線周波数電力増幅回路の最終段の出力に接続された半波整流器の検波ダイオードのアノードにバイアスダイオードの電圧を供給することにより、温度変化による検波ダイオードの順方向電圧の変動を補償することが記載されている。
【０００６】
【特許文献１】米国特許  第４，５２３，１５５号  明細書
【非特許文献１】ＧＨｚ時代の高周波回路設計、  市川裕一／青木勝  共著  ＰＰ．２５５〜２６４、  ２００５年９月１日  第４版  発行  ＣＱ出版社、
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明者等は本発明に先立って、無線ＬＡＮシステムにおいて使用されるＲＦ電力増幅回路の研究・開発に従事した。
【０００８】
図１１は、本発明に先立って本発明者等によって検討された無線ＬＡＮシステムにおいて使用されるＲＦ電力増幅器を示す図である。尚、ＬＡＮは、Local Area Networkの略である。
【０００９】
図１１に示す電力増幅器は、無線ＬＡＮシステムにおいて変調ＲＦ信号をアクセスポイントに送信したりあるいは無線ＬＡＮシステムを搭載している他のパーソナルコンピュータ等に送信するための送信器(トランスミッター)の最終段に用いられている電力増幅回路の例を示したものである。この電力増幅回路に入力される信号は周波数が２．４ＧＨｚ帯のＲＦ信号であり、電源電圧は３．３Ｖである。
【００１０】
図１１の電力増幅器は、ＲＦ信号入力端子１、ＲＦ信号出力端子２、電力増幅回路３０、検波回路４０、電力増幅回路用の電源端子３、検波回路用の電源端子４、基準電圧端子５、検波出力端子６により構成される。電力増幅回路３０は、電力増幅用トランジスタ７、入力整合回路９、出力整合回路１０、バイアス回路１１、バイアス用抵抗１６、バイアス用インダクタ１７、電流調整用抵抗２０、接地容量１２、１３により構成されている。電力増幅用トランジスタ７のエミッタは接地され、ベースは入力整合回路９を介してＲＦ信号入力端子１に接続されるとともに、バイアス用インダクタ１７とバイアス用抵抗１６とを介しバイアス回路１１に接続され、コレクタは出力整合回路１０を介してＲＦ信号出力端子２と電源端子３とに接続されている。
【００１１】
また、検波回路４０は、検波用ダイオード８、ピックアップ抵抗１８、ピックアップ容量１９、接地容量１４、１５、接地抵抗２１、チョークコイル２２より構成されている。検波用ダイオード８のカソードは接地容量１５と接地抵抗２１とにより接地されるとともに、検波出力端子６に接続されている。この検波用ダイオード８のアノードは、チョーク・コイル２２を介して検波回路用の電源端子４に接続されているとともに、ピックアップ容量１９とピックアップ用抵抗１８とを介して電力増幅用トランジスタ７のコレクタに接続されている。尚、検波用ダイオード８には、ショットキーバリアダイオードを用いられている。これは、ショットキーバリアダイオードはＰＮ接合型ダイオードよりも順方向電圧が０．３Ｖ程度と低いことから、検波感度に優れるためである。
【００１２】
図１１の電力増幅器は、ＲＦ信号入力端子１に入力された２．４ＧＨｚ帯のＲＦ信号を増幅用トランジスタ７により増幅して、ＲＦ信号出力端子２に出力する。ＲＦ信号出力端子２の出力信号の一部が検波回路４０に供給されることにより、その供給された信号レベルに対応した検波電圧が検波回路４０の検波出力端子６より出力される。
【００１３】
ここで、この検波回路４０の検波動作について更に、詳細に説明する。検波回路４０では、ピックアップ抵抗１８とピックアップ容量１９とを介して電力増幅用トランジスタ７の出力信号の一部が、検波用ダイオード８のアノードに供給される。検波用ダイオード８のアノードに供給される出力信号の正振幅が、ショットキーバリアダイオードの順方向電圧である約０．３Ｖを超えると、検波用ダイオード８に高周波電流が流れて、アノード・カソード間電圧が約０．３Ｖでクランプされる。これに対して、出力信号が負振幅の時は、逆方向の負振幅電圧がアノード・カソード間でクランプされることなくそのままその間に印加される。
【００１４】
従って、約０．３Ｖのアノード・カソード間クランプ電圧を越える検波用ダイオード８のアノードの出力信号の正振幅によりカソードの電位が上昇するので、検波用ダイオード８のカソードからキャリアの振幅に比例した正極性の直流電圧が得られるものとなる。
【００１５】
ところで図１１に示した電力増幅器の検波回路４０では、電力増幅回路３０の出力が小信号レベルの時と大信号レベルの時とで検波出力端子６から出力される検波電圧の差が約１Ｖ程度しか得られなかった。そのため、図１１に示した検波回路４０を用いて電力増幅回路３０の出力パワーの制御を行なう場合に、検波回路４０の検波電圧感度が不足して、十分なパワー制御ができないという問題を有することが本発明者等による検討により明らかとされた。
【００１６】
更に、検波回路４０を含めて、電力増幅回路３０をモノリシック集積回路の半導体チップに集積化しようとした場合、検波回路４０のチョーク・コイル２２のインダクタンス値としては数１０ｎＨ以上必要であるため、チョーク・コイル２２を集積化することが困難であった。従って、チョーク・コイル２２を半導体チップ外部の外付部品とせざるを得なくなり、外付部品が増加してしまうという問題も本発明者等による検討により明らかとされた。
【００１７】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。従って、本発明の目的とするところは、電力増幅回路と伴にモノリシック集積回路の半導体チップに検波回路を集積化することを容易とすると伴に検波回路の検波感度を向上することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２０】
すなわち、本発明の代表的な半導体集積回路は、電力増幅回路(３０)と検波回路(４０)とを半導体チップ内部に具備する。前記電力増幅回路の入力端子(１)にＲＦ入力信号が供給され、前記電力増幅回路の出力端子(２)からＲＦ出力信号が生成される。前記検波回路の入力端子に前記電力増幅回路の前記出力端子から生成される前記ＲＦ出力信号に関係した信号が供給され、前記検波回路の出力端子から検波出力信号(６)が生成される。
【００２１】
前記検波回路は、検波素子(８、３０１)、エミッタフォロワもしくはソースフォロワとして動作するバイアストランジスタ(１０３)、バイアス抵抗(１０７)、第１バイアス素子(１０４)、第２バイアス素子(１０５、３０３)、平滑容量(１５)を含む。
【００２２】
前記バイアストランジスタ(１０３)の入力電極と出力電極とに前記バイアス抵抗(１０７)と動作電位(４)とがそれぞれ接続される。前記第１バイアス素子(１０４)と前記第２バイアス素子(１０５、３０３)との直列接続と、前記バイアストランジスタ(１０３)と前記検波素子(８、３０１)と前記平滑容量(１５)との直列接続とが並列に接続される。
【００２３】
前記バイアストランジスタ(１０３)と前記第１バイアス素子(１０４)とは前記半導体チップ内部で同一の製造プロセスで形成される第１の同種のデバイスである。前記検波素子(８、３０１)と前記第２バイアス素子(１０５、３０３)とは前記半導体チップ内部で同一の製造プロセスで形成される第２の同種のデバイスである(図１参照)。
【発明の効果】
【００２４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、電力増幅回路と伴にモノリシック集積回路の半導体チップに検波回路を集積化することを容易とすると伴に検波回路の検波感度を向上することができる。
【発明を実施するための最良の形態】
【００２５】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２６】
〔１〕本発明の代表的な実施の形態による半導体集積回路は、電力増幅回路(３０)と検波回路(４０)とを半導体チップ内部に具備する。
【００２７】
前記電力増幅回路の入力端子(１)にＲＦ入力信号が供給されることにより、前記電力増幅回路の出力端子(２)からＲＦ出力信号が生成される。
【００２８】
前記検波回路の入力端子に前記電力増幅回路の前記出力端子から生成される前記ＲＦ出力信号に関係した信号が供給されることにより、前記検波回路の出力端子から検波出力信号(６)が生成される。
【００２９】
前記検波回路は、検波素子(８、３０１)、エミッタフォロワもしくはソースフォロワとして動作するバイアストランジスタ(１０３)、バイアス抵抗(１０７)、第１バイアス素子(１０４)、第２バイアス素子(１０５、３０３)、平滑容量(１５)を含む。
【００３０】
動作電位(４)と前記バイアストランジスタ(１０３)のベースまたはゲートとの間には、前記バイアス抵抗(１０７)が接続されている。
【００３１】
前記バイアストランジスタ(１０３)のコレクタまたはドレインは、前記動作電位(４)に接続されている。
【００３２】
前記バイアストランジスタの前記ベースまたは前記ゲートと接地電位(１０２)との間には、前記第１バイアス素子(１０４)と前記第２バイアス素子(１０５、３０３)とが直列に接続されている。
【００３３】
前記バイアストランジスタのエミッタまたはソースには前記検波素子(８、３０１)の一端に接続され、前記検波素子の他端と前記接地電位との間に前記平滑容量(１５)が接続され、前記平滑容量の両端から前記検波出力信号(６)が生成される。
【００３４】
前記バイアストランジスタ(１０３)と前記第１バイアス素子(１０４)とは前記半導体チップ内部で同一の製造プロセスで形成される第１の同種のデバイスである。
【００３５】
前記検波素子(８、３０１)と前記第２バイアス素子(１０５、３０３)とは前記半導体チップ内部で同一の製造プロセスで形成される第２の同種のデバイスである(図１参照)。
【００３６】
前記実施の形態によれば、前記ＲＦ出力信号に関係した前記信号に応答して前記検波回路の前記バイアストランジスタ(１０３)と前記検波素子(８、３０１)とは上記非特許文献１に記載されたボルテージ・マルチプライヤ型検波回路と同様に動作するので、通常の２倍の検波出力を得ることができる。
【００３７】
また、前記ＲＦ出力信号に関係した前記信号に応答して前記検波回路の前記バイアストランジスタ(１０３)は、オン状態となってクランプ動作を行う。その際のオン電流は、前記バイアス抵抗(１０７)をバイパスして、前記バイアストランジスタ(１０３)を介して前記動作電位(４)から前記バイアストランジスタの前記エミッタまたは前記ソースに流れる。その結果、前記バイアス抵抗(１０７)の電圧降下が低減され、クランプ基準電圧の変動による検波出力電圧の低下が軽減されることができる。
【００３８】
また、前記バイアストランジスタ(１０３)と前記第１バイアス素子(１０４)とは前記半導体チップ内部で同一の製造プロセスで形成される第１の同種のデバイスであるので、前記バイアストランジスタの特性の製造バラツキと温度変動は前記第１バイアス素子によって補償されることができる。
【００３９】
更に、前記検波素子(８、３０１)と前記第２バイアス素子(１０５、３０３)とは前記半導体チップ内部で同一の製造プロセスで形成される第２の同種のデバイスであるので、前記検波素子の特性の製造バラツキと温度変動は前記第２バイアス素子の特性によって補償されることができる。
【００４０】
このようにして前記実施の形態によれば、電力増幅回路と伴にモノリシック集積回路の半導体チップに検波回路を集積化することを容易とすると伴に検波回路の検波感度を向上することができる。
【００４１】
好適な実施の形態による半導体集積回路では、前記バイアストランジスタ(１０３)と前記第１バイアス素子(１０４)とを構成する前記第１の同種のデバイスは、バイポーラトランジスタである(図１参照)。
【００４２】
他の好適な実施の形態による半導体集積回路では、前記検波素子(８、３０１)と前記第２バイアス素子(１０５、３０３)とを構成する前記第２の同種のデバイスは、ショットキーバリアダイオードである(図１参照)。
【００４３】
更に他の好適な実施の形態による半導体集積回路では、前記バイアストランジスタ(１０３)と前記第１バイアス素子(１０４)とを構成する前記第１の同種のデバイスと前記検波素子(３０１)と前記第２バイアス素子(３０３)とを構成する前記第２の同種のデバイスとは、バイポーラトランジスタである(図４参照)。
【００４４】
更に異なる好適な実施の形態による半導体集積回路では、前記バイアストランジスタ(１０３)と前記第１バイアス素子(１０４)とを構成する前記第１の同種のデバイスと前記検波素子(３０１)と前記第２バイアス素子(３０３)とを構成する前記第２の同種のデバイスとは、ＭＯＳトランジスタである(図９参照)。
【００４５】
より好適な実施の形態による半導体集積回路では、前記検波回路の前記入力端子に供給される前記電力増幅回路の前記ＲＦ出力信号に関係した前記信号は、前記電力増幅回路の出力電力増幅トランジスタのコレクタとドレインとのいずれか一方から得られる信号である(図１、図３参照)。
【００４６】
他のより好適な実施の形態による半導体集積回路では、前記検波回路の前記入力端子に供給される前記電力増幅回路の前記ＲＦ出力信号に関係した前記信号は、前記電力増幅回路の出力電力増幅トランジスタのエミッタとソースとのいずれか一方と接地電位との間の寄生インダクタンス成分から得られる信号である(図２、図４、図５、図９参照)。
【００４７】
具体的な一つの実施の形態による半導体集積回路では、前記検波回路の前記平滑容量(１５)の両端の間には接地抵抗(２１)とカレントミラー回路の電流源(２０１、２０１)とのいずれか一方が接続されている(図１、図２、図３、図４、図９参照)。
【００４８】
最も具体的な一つの実施の形態による半導体集積回路では、前記バイポーラトランジスタはシリコン・ゲルマニュウム・ヘテロ・バイポーラのＮＰＮトランジスタである(図１、図２、図３、図４参照)。
【００４９】
〔２〕本発明の別の観点の代表的な実施の形態による送受信機は、低雑音増幅回路(８０３)、受信ミクサ(８０５)、復調部(８０７)、ベースバンド信号処理ユニット(８０８)、変調部(８１２)、局部発振回路(８１０)、ＰＬＬ(８１１)、電力増幅回路(８１５)、検波回路(８１６)を具備する(図１０参照)。
【００５０】
前記電力増幅回路(３０)と前記検波回路(４０)とは半導体チップ内部に集積化されている。
【００５１】
前記電力増幅回路の入力端子(１)にＲＦ入力信号が供給されることにより、前記電力増幅回路の出力端子(２)からＲＦ出力信号が生成される。
【００５２】
前記検波回路の入力端子に前記電力増幅回路の前記出力端子から生成される前記ＲＦ出力信号に関係した信号が供給されることにより、前記検波回路の出力端子から検波出力信号(６)が生成される。
【００５３】
前記検波回路は、検波素子(８、３０１)、エミッタフォロワもしくはソースフォロワとして動作するバイアストランジスタ(１０３)、バイアス抵抗(１０７)、第１バイアス素子(１０４)、第２バイアス素子(１０５、３０３)、平滑容量(１５)を含む。
【００５４】
動作電位(４)と前記バイアストランジスタ(１０３)のベースまたはゲートとの間には、前記バイアス抵抗(１０７)が接続されている。
【００５５】
前記バイアストランジスタ(１０３)のコレクタまたはドレインは、前記動作電位(４)に接続されている。
【００５６】
前記バイアストランジスタの前記ベースまたは前記ゲートと接地電位(１０２)との間には、前記第１バイアス素子(１０４)と前記第２バイアス素子(１０５、３０３)とが直列に接続されている。
【００５７】
前記バイアストランジスタのエミッタまたはソースには前記検波素子(８、３０１)の一端に接続され、前記検波素子の他端と前記接地電位との間に前記平滑容量(１５)が接続され、前記平滑容量の両端から前記検波出力信号(６)が生成される。
【００５８】
前記バイアストランジスタ(１０３)と前記第１バイアス素子(１０４)とは前記半導体チップ内部で同一の製造プロセスで形成される第１の同種のデバイスである。
【００５９】
前記検波素子(８、３０１)と前記第２バイアス素子(１０５、３０３)とは前記半導体チップ内部で同一の製造プロセスで形成される第２の同種のデバイスである(図１参照)。
【００６０】
《実施の形態の説明》
次に、実施の形態について更に詳述する。
【００６１】
《半導体チップに集積化された電力増幅回路と検波回路》
図１は、本発明の１つの実施の形態による無線ＬＡＮシステムに使用されるモノリシック集積回路の半導体チップに集積化された電力増幅回路と検波回路とを示す図である。
【００６２】
図１に示すように、モノリシック集積回路の１個の半導体チップに電力増幅回路３０と検波回路４０とが集積化されている。
【００６３】
図１のモノリシック集積回路の電力増幅回路３０は、図１１の電力増幅器と同様に、ＲＦ信号入力端子１、ＲＦ信号出力端子２、電力増幅回路用の電源端子３、基準電圧端子５、電力増幅用トランジスタ７、入力整合回路９、出力整合回路１０、バイアス回路１１、バイアス用抵抗１６、バイアス用インダクタ１７、電流調整用抵抗２０、接地容量１２、１３により構成されている。電力増幅用トランジスタ７のエミッタは接地され、ベースは入力整合回路９を介してＲＦ信号入力端子１に接続されるとともに、バイアス用インダクタ１７とバイアス用抵抗１６とを介しバイアス回路１１に接続され、コレクタは出力整合回路１０を介してＲＦ信号出力端子２と電源端子３とに接続されている。
【００６４】
図１のモノリシック集積回路の検波回路４０は、検波回路用の電源端子４、接地容量１４、電流調整用抵抗１０７、バイアス用トランジスタ１０４、バイアス用ダイオード１０５、接地容量１０６、バイアス用トランジスタ１０３、ピックアップ容量１９、ピックアップ用抵抗１８、検波用ダイオード８、検波出力端子６、平滑容量としての接地容量１５、接地抵抗２１により接続されている。尚、検波用ダイオード８とバイアス用ダイオード１０５とは、ＰＮ接合ダイオードと比較して高速動作が可能で順方向電圧が低いショットキーバリアダイオードにより構成されている。
【００６５】
また、図１のモノリシック集積回路で、バイアス用トランジスタ１０４とバイアス用エミッタフォロワトランジスタ１０３とはモノリシック集積回路のシリコン半導体チップに形成された例えばシリコン・ゲルマニュウム・ヘテロ・バイポーラ(ＳｉＧｅ・ＨＢＴ)のＮＰＮトランジスタである。ＳｉＧｅ・ＨＢＴは、エミッタ・コレクタにワイドバンドギャップのシリコンを使用する一方、ベースにナローバンドギャップのシリコン・ゲルマニュウムを使用することで、エミッタ・ベース接合をヘテロ接合として高周波特性を改善したバイポーラトランジスタである。従って、ＳｉＧｅ・ＨＢＴのＮＰＮトランジスタを使用することで、無線ＬＡＮシステムに使用されるモノリシック集積回路を高価な化合物半導体プロセスを使用することなく安価なシリコン半導体プロセスで製造することが可能となる。
【００６６】
更に、図１のモノリシック集積回路で、検波用ダイオード８とバイアス用ダイオード１０５とを構成するショットキーバリアダイオードはＳｉＧｅ・ＨＢＴのワイドバンドギャップＮ型コレクタ層表面にモリブデン、タングステン、白金等の高融点金属バリアメタルを蒸着することにより形成される。この高融点金属バリアメタルは所定の仕事関数を持つことで、Ｎ型コレクタ層のシリコンの電子親和力と仕事関数との差の電位差を有するショットキー障壁が形成される。このショットキー障壁により、検波用ダイオード８とバイアス用ダイオード１０５の整流接合が形成される。
【００６７】
図１のモノリシック集積回路の検波回路４０では、特に検波用ダイオード８のアノードにバイアス用エミッタフォロワトランジスタ１０３のエミッタが接続され、コレクタは検波回路用の電源電圧に接続されている。バイアス用エミッタフォロワトランジスタ１０３のベースにバイアス用トランジスタ１０４とバイアス用ダイオード１０５とで生成されたバイアス入力電圧を印加することにより、エミッタから検波用ダイオード８のアノードにバイアス出力電圧を供給する。尚、バイアス用トランジスタ１０４のベースとコレクタとは共通接続されるとともに、バイアス用抵抗１０７を介し検波回路４０の電源電圧４に接続される。バイアス用トランジスタ１０４のベース・コレクタとバイアス用抵抗１０７との接続点は、エミッタフォロワトランジスタ１０３のベースに接続されている。
【００６８】
図１のモノリシック集積回路の検波回路４０では、ピックアップ容量１９とピックアップ用抵抗１８とを介して供給される電力増幅回路３０の出力信号に比例する入力信号が検波用ダイオード８のアノードとバイアス用エミッタフォロワトランジスタ１０３のエミッタとに印加される。
【００６９】
トランジスタ１０３のエミッタに印加される入力信号が負振幅の時に、トランジスタ１０３のエミッタ電圧の低下はエミッタフォロワトランジスタ１０３のベース・エミッタ間ＰＮ接合ダイオードの略０．７Ｖのクランプ電圧でクランプされる。これに対して、入力信号が正振幅の時は、逆方向の正振幅電圧がトランジスタ１０３のベース・エミッタ間でクランプされることなくそのままその間に印加される。その結果、エミッタフォロワトランジスタ１０３のエミッタの平均電圧は、ベース電圧に対して正の電圧となる。
【００７０】
《エミッタフォロワによる入力信号の負振幅時のクランプ》
本発明と異なる方式として、エミッタフォロワトランジスタ１０３を使用せずにその代わりに他のダイオードのアノードとカソードとをバイアス用抵抗１０７とバイアス用トランジスタ１０４との接続ノードとピックアップ容量１９と検波用ダイオード８のアノードとの接続ノードとに接続する方法もある。
【００７１】
しかし、この方法では、他のダイオードのカソードに印加される入力信号が負振幅の時に、他のダイオードがオン状態となって他のダイオードにオン電流が流れる。他のダイオードのオン電流によって、バイアス用抵抗１０７の両端間に電圧降下が生じる。この電圧降下によって、他のダイオードのアノードのクランプ基準電圧が低下する。理想的には他のダイオードのアノードのクランプ基準電圧は略一定とされ、略一定のクランプ基準電圧よりも他のダイオードのカソード電位が他のダイオードのターンオン電圧分低下すると、他のダイオードによるクランプ動作が行われる。しかし、実際には上述のようにバイアス用抵抗１０７の両端間の電圧降下によって、他のダイオードのアノードのクランプ基準電圧が低下する。その結果、他のダイオードのクランプ動作特性が劣化して、他のダイオードのカソードから得られる正の平均検波電圧レベルが低下するものとなる。
【００７２】
それに対して、本発明の１つの実施の形態によれば、上述の他のダイオードではなく、エミッタフォロワトランジスタ１０３が使用されている。従って、エミッタフォロワトランジスタ１０３のエミッタに印加される入力信号が負振幅の時に、クランプ動作時のトランジスタ１０３のコレクタ・エミッタ電流経路に流れるオン電流はバイアス用抵抗１０７を流れることなく、検波回路４０の電源電圧から流れることになる。
【００７３】
トランジスタ１０３のクランプ動作によってバイアス用抵抗１０７に流れる電流の増加分は、トランジスタ１０３のコレクタ・エミッタ電流経路に流れるオン電流をエミッタ接地電流増幅率βで割算したベース電流のみとなる。従って、エミッタフォロワトランジスタ１０３のベースのクランプ基準電圧の低下は無視できる程度となり、トランジスタ１０３のクランプ動作特性が劣化することはなく、トランジスタ１０３のエミッタから得られる正の平均検波電圧レベルが著しく低下することはない。
【００７４】
《検波用ダイオードによる入力信号の正振幅時のクランプ》
検波用ダイオード８のアノードに印加される入力信号が正振幅の時に、検波用ダイオード８のアノード電圧の上昇は検波用ダイオード８のアノード・カソード間電圧のクランプ電圧でクランプされる。これに対して、入力信号が負振幅の時は、逆方向の負振幅電圧が検波用ダイオード８のアノード・カソード間でクランプされることなくそのままその間に印加される。その結果、検波用ダイオード８のカソード電圧はアノードの平均電圧に対して正の電圧となる。
【００７５】
尚、検波用ダイオード８のアノードに印加される正振幅の入力信号に応答するクランプ動作の初期時の検波用ダイオード８のオン電流の大部分は、平滑容量としての接地容量１５に流れる。しかし、クランプ動作の初期時の接地容量１５の両端間の初期電圧はゼロボルトであるので、検波用ダイオード８のクランプ基準電圧も略一定の接地電圧レベルに維持されている。
【００７６】
《ダイオードとトランジスタとによる検波感度の向上》
上述した動作の結果、検波出力端子６には、検波用ダイオード８のカソード電位の上昇とバイアス用エミッタフォロワトランジスタ１０３のエミッタ電位の上昇とが加わるため、検波電圧感度を向上することができる。更には、図１では図１１のチョーク・コイルが不要となるため、集積化に適した構成を得ることができる。
【００７７】
《モノリシック集積化による製造バラツキと温度変動の補償》
図１のモノリシック集積回路の検波回路４０では、モノリシック集積回路の半導体チップの内部で集積化されたエミッタフォロワトランジスタ１０３とバイアス用トランジスタ１０４とが同一の製造プロセスで形成されると伴に熱的に結合されている。また、半導体チップの内部で、集積化された検波用ダイオード８とバイアス用ダイオード１０５とが同一の製造プロセスで形成されると伴に熱的に結合されている。
【００７８】
更に、バイアス用トランジスタ１０４とバイアス用ダイオード１０５との直列接続が、バイアス用エミッタフォロワトランジスタ１０３と検波用ダイオード８との直列接続と並列に接続されている。それにより、バイアス用エミッタフォロワトランジスタ１０３と検波用ダイオード８との直流バイアス電圧の半導体チップの製造バラツキや温度変動を補償することができる。その結果、半導体チップの製造バラツキや温度変動に対する検波出力電圧の依存性の小さな検波回路４０を得ることができる。
【００７９】
また、バイアス用エミッタフォロワトランジスタ１０３のベースは、バイアス用トランジスタ１０４とバイアス用ダイオード１０５との直列接続によって交流的に低インピーダンスで接地されている。しかし、トランジスタ１０３のベースは、更に接地容量１０６によって交流的に接地されている。従って、ピックアップ容量１９とピックアップ用抵抗１８とを介して供給される電力増幅回路３０の出力信号に比例する入力信号が負振幅の時に、接地容量１０６を介してトランジスタ１０３のベースに高周波電流が流れ、トランジスタ１０３のベース・エミッタ間電圧が増大して、検波感度を向上することができる。
【００８０】
《電力増幅用トランジスタのエミッタからの検出信号のピックアップ》
図２は、本発明の他の１つの実施の形態による無線ＬＡＮシステムに使用されるモノリシック集積回路の半導体チップに集積化された電力増幅回路と検波回路とを示す図である。
【００８１】
図２において、２０１、２０２はＮチャネル型のＭＯＳ電界効果トランジスタ、２０３は電流調整用抵抗であり、その他、図１に対応する部分については同一符号を付けて重複した説明を省略する。
【００８２】
図１に示したモノリシック集積回路では、電力増幅用トランジスタのコレクタにピックアップ容量１９とピックアップ用抵抗１８とを接続することによって、コレクタの出力電力の一部を検出信号としてピックアップしている。しかし、それによって電力増幅用トランジスタのコレクタの寄生抵抗と寄生容量との寄生回路素子成分が増大して、コレクタでの電力損失が発生して、電力増幅回路の出力電力と電力利得とが不足する可能性を有している。
【００８３】
この問題を解決するために、図２に示したモノリシック集積回路の半導体チップでは電力増幅用トランジスタ７のエミッタは専用の接地端子Ｇｎｄ２に接続され、検波回路４０を含めモノリシック集積回路の他の共用の接地端子Ｇｎｄ１と分離・独立とされている。また、検波回路４０に電力検出信号を供給するピックアップ容量１９とピックアップ用抵抗１８とは、電力増幅用トランジスタ７のエミッタの専用接地端子ＧＮＤ２に接続されている。また、半導体チップの共用接地端子Ｇｎｄ１と専用接地端子Ｇｎｄ２とは、例えばボンディングワイヤ等のそれぞれ異なる電気的接続部材を介して集積回路のリード端子または無線ＬＡＮシステムの回路基板の接地配線ＧＮＤに共通に接続される。
【００８４】
電力増幅用トランジスタ７のエミッタの専用接地端子Ｇｎｄ２と回路基板の接地配線との間に微小の寄生インダクタンス成分を含み、この寄生インダクタンス成分の両端間に電力増幅用トランジスタ７のエミッタ電流による電圧降下が発生する。寄生インダクタンス成分の両端間の電圧降下が電力増幅用トランジスタの電力検出信号として、ピックアップ容量１９とピックアップ用抵抗１８とを介して検波回路４０に供給されている。従って、図２に示したモノリシック集積回路によれば、図１に示したモノリシック集積回路でコレクタの電力損失が発生して電力増幅回路の出力電力と電力利得とが不足すると言う問題を解決することができる。
【００８５】
さらに、図１に示したモノリシック集積回路で検波用ダイオード８のカソードに接続された接地抵抗２１は、図２に示したモノリシック集積回路では電界効果トランジスタ対２０１、２０２で構成されたカレントミラー回路の電流源に置換されている。従って、図２に示したモノリシック集積回路では検波用ダイオード８のカソードと接地電位との間の交流的なインピーダンスを高くすることができるので、検波ダイオード８に流れる検波電流の増加に対する検波電圧の上昇をより大きくすることができ検波電圧感度が改善することができる。
【００８６】
尚、図２でＮチャネル型のＭＯＳ電界効果トランジスタ２０１、２０２は、図１のモノリシック集積回路のＳｉＧｅ・ＨＢＴのバイポーラトランジスタを形成するシリコン・ゲルマニュウム・ヘテロ・バイポーラ製造プロセスにＣＭＯＳを形成するプロセスを追加したＳｉＧｅ・ＢｉＣＭＯＳで形成することができる。
【００８７】
《ショットキー半導体プロセスを使用しない半導体チップ》
図１のモノリシック集積回路で、検波用ダイオード８とバイアス用ダイオード１０５とを構成するショットキーバリアダイオードを形成するためにはＮ型コレクタ層表面にモリブデン、タングステン、白金等の特殊な高融点金属バリアメタルを蒸着するショットキー半導体プロセスが必要であった。しかし、その他の一般的なＣＭＯＳモノリシック集積回路やバイポーラモノリシック集積回路の半導体プロセスは、特殊なショットキー半導体プロセスを含んでいないものも多い。
【００８８】
図３は、本発明の他の１つの実施の形態による無線ＬＡＮシステムに使用されるショットキー半導体プロセスを使用しないモノリシック集積回路の半導体チップに集積化された電力増幅回路と検波回路とを示す図である。
【００８９】
すなわち、図１と図２でのショットキーバリアダイオードによるバイアス用ダイオード１０５と検波用ダイオード８とは、図３ではＳｉＧｅ・ＨＢＴのＮＰＮトランジスタによるバイアス用トランジスタ３０３と検波用トランジスタ３０１とに置換されている。
【００９０】
図３では、３０４は安定化抵抗であり、その他、図１と図２とに対応する部分については同一符号を付けて説明を省略する。
【００９１】
図３の検波回路４０は、検波用トランジスタ３０１のコレクタは安定化抵抗３０４を介し検波回路の電源端子４に接続され、エミッタは接地容量１５と接地抵抗２１とを介して接地され、ベースはバイアス用トランジスタ１０３のエミッタに接続されている。また、バイアス用トランジスタ３０３のコレクタとベースとは共通接続されると伴にバイアス用トランジスタ１０４のエミッタに接続され、バイアス用トランジスタ３０３のエミッタは接地されている。
【００９２】
図３のモノリシック集積回路の検波回路４０では、ピックアップ容量１９とピックアップ用抵抗１８とを介して供給される電力増幅回路３０の出力信号に比例する入力信号が検波用トランジスタ３０１のベースとバイアス用エミッタフォロワトランジスタ１０３のエミッタとに印加される。検波用トランジスタ３０１のエミッタ接地電流増幅率をβとすると、検波用トランジスタ３０１のベースに検波入力電流Ｉが流れると、検波用トランジスタ３０１のエミッタから(β＋１)・Ｉの大きさの検波出力電流が得られる。
【００９３】
また、検波用トランジスタ３０１のコレクタに安定化抵抗３０４を挿入することによって、検波用トランジスタ３０１に入力された出力信号がコレクタを介して他の回路に漏れ込むことを抑圧している。
【００９４】
《エミッタからの信号ピックアップおよびショットキーを使用しない半導体チップ》
図４は、本発明の他の１つの実施の形態による無線ＬＡＮシステムに使用されるモノリシック集積回路の半導体チップに集積化された電力増幅回路と検波回路とを示す図である。
【００９５】
図４に示したモノリシック集積回路は、図２に示したモノリシック集積回路と同様に電力増幅用トランジスタ７のエミッタの専用接地端子Ｇｎｄ２と回路基板の接地配線との間の寄生インダクタンス成分の両端間の電圧降下が電力増幅用トランジスタの電力検出信号として、ピックアップ容量１９とピックアップ用抵抗１８とを介して検波回路４０に供給されている。
【００９６】
また、図４に示したモノリシック集積回路では、図３に示したモノリシック集積回路と同様に図１と図２でのショットキーバリアダイオードによるバイアス用ダイオード１０５と検波用ダイオード８とは、バイアス用トランジスタ３０３と検波用トランジスタ３０１とに置換されている。
【００９７】
更に、図４に示したモノリシック集積回路は、図２に示したモノリシック集積回路と同様に図１に示したモノリシック集積回路で検波用ダイオード８のカソードに接続された接地抵抗２１は、電界効果トランジスタ対２０１、２０２で構成されたカレントミラー回路の電流源に置換されている。
【００９８】
《半導体チップが封止樹脂に封止された集積回路》
図５は、図１から図４までに示した本発明の種々の実施の形態による半導体チップがサポート基板や複数の接続リード端子と伴に封止樹脂内部に封止された無線ＬＡＮシステム用半導体集積回路装置の構造を示す図である。
【００９９】
図５に示す無線ＬＡＮシステム用半導体集積回路装置は、半導体チップ５０１、サポート基板５０２、封止樹脂５０３を含んでいる。半導体チップ５０１は、電力増幅用トランジスタ７、バイアス回路１１、検波回路４０、バイアス用抵抗１６、バイアス用インダクタ１７、ピックアップ抵抗１８、ピックアップ容量１９、入力整合回路９、出力整合回路１０、複数のボンディングパッド５０４を含んでいる。複数のボンディングパッド５０４と複数の接続リード端子との間には、複数のボンディングワイヤ５０５が接続されている。接続リード端子１０１は電力増幅用トランジスタ７のエミッタの接地端子であり、接続リード端子１０２は検波回路４０の接地端子である。図５では、図２、図４と同様に、電力増幅用トランジスタ７のエミッタの接続リード端子１０１と接地電位との間の寄生インダクタンス成分で生成された検出信号が、ピックアップ抵抗１８とピックアップ容量１９とを介して検波回路４０に供給されている。
【０１００】
《シミュレーション結果》
次に、本発明の種々の実施の形態における効果を図６、図７、図８を用いて説明する。
【０１０１】
図６の特性Ｌ２、特性Ｌ３、特性Ｌ１は、それぞれ図１に示した本発明の実施の形態による電力増幅回路、図３に示した本発明の実施の形態による電力増幅回路、図１１で示した本発明に先立って検討された電力増幅回路のシミュレーション結果を示す図である。
【０１０２】
図６の横軸は電力増幅回路のＲＦ信号端子より出力される出力パワーであり、図６の縦軸は各検波回路４０の出力端子６から得られる検波出力電圧である。まず図６の特性Ｌ１は、図１１で示した本発明に先立って検討された電力増幅回路の検波回路の検波感度が一番低いことを示している。次に図６の特性Ｌ２は、図１に示した本発明の実施の形態による電力増幅回路において検波用ダイオード８とバイアス用ダイオード１０５とに順方向電圧が低いショットキーバリアダイオードを使用した検波回路の検波感度が一番高いことを示している。また図６の特性Ｌ３は、図３に示した本発明の実施の形態による電力増幅回路の検波回路の検波感度が特性Ｌ１と特性Ｌ２との間の中間的な値であることを示している。
【０１０３】
図７は、図１に示した本発明の実施の形態による電力増幅回路の検波回路の検波特性の温度依存性のシミュレーション結果を示す図である。図７でも、横軸は電力増幅回路のＲＦ信号端子より出力される出力パワーであり、縦軸は各検波回路４０の出力端子６から得られる検波出力電圧である。図７は温度が−２５℃、２５℃および８５℃に変化した時のシミュレーション結果であるが、極めて小さな温度依存性を示していることが理解される。これは、図１のモノリシック集積回路の検波回路４０で、トランジスタ１０４、バイアス用ダイオード１０５の直列接続が、ミッタフォロワトランジスタ１０３、検波用ダイオード８の直列接続と並列に接続されていることによる温度補償の効果に起因するものである。
【０１０４】
図８は、図１１で示した本発明に先立って検討された電力増幅回路の検波回路の検波特性の温度依存性のシミュレーション結果を示す図である。図８も温度が−２５℃、２５℃および８５℃に変化した時のシミュレーション結果であるが、出力パワーＰｏｕｔが大きい時に比較的大きな温度依存性を示していることが理解される。これは、図１１のモノリシック集積回路の検波回路４０で、特別な温度補償が行われていないことに起因するものである。
【０１０５】
《無線ＬＡＮシステムの送受信機》
図１０は、上述した図１から図５までの本発明のいずれかの実施の形態による電力増幅器と検波回路とを集積化した半導体集積回路を使用した２．４ＧＨｚ帯の無線ＬＡＮシステムの送受信機(トランスミッター)の構成を示すブロック図である。
【０１０６】
この送受信機は、送受信兼用アンテナ８０１、切換回路８０２、低雑音増幅回路８０３、バンドパスフィルタ８０４、８０６、８１４、８１７、ミクサ回路８０５、８１３、直交信号復調部８０７、ベースバンド信号処理ユニット８０８(制御部８０９を内蔵)、局部発振回路８１０、ＰＬＬ回路８１１、直交信号変調部８１２、電力増幅回路８１５、検波回路８１６により構成されるものある。また、図１０では、電力増幅回路８１５と検波回路８１６には、上述した図１から図５までの本発明のいずれかの実施の形態による電力増幅器と検波回路とを集積化した半導体集積回路を使用している。
【０１０７】
図１０の無線ＬＡＮ端末における送受信について、まず無線ＬＡＮのアクセスポイントあるいは他の無線端末を搭載したパーソナルコンピュータより送信された２．４ＧＨｚ帯のＲＦ信号を受信する場合について説明する。
【０１０８】
図１０において、ベースバンド信号処理ユニット８０８の制御部８０９は切換回路８０２を受信側に切り替えるとともに、送信部をオフ状態とし、受信部をオン状態とする。
【０１０９】
そして、アクセスポイントあるいは他のパーソナルコンピュータから送信されたＲＦ信号は送受信兼用アンテナ８０１より受信され、切換回路８０２を介して、低雑音増幅回路８０３に入力される。入力されたＲＦ信号は低雑音増幅回路８０３で増幅され、バンドパスフィルタ８０４を介して、受信ミクサ回路８０５に入力される。受信ミクサ回路８０５では、ＰＬＬ回路８１１により発振周波数を制御された送受信兼用局部発振回路８１０からの局部発振信号により、入力されたＲＦ信号は１ＧＨｚ帯の中間周波信号に周波数変換される。中間周波信号は、バンドパスフィルタ８０６を介して、直交信号復調部８０７に入力される。直交信号復調部８０７では入力された中間周波信号が、Ｉ／Ｑの直交信号に復調された後、ベースバンド信号処理ユニット８０８により、ベースバンドの受信データ信号に復調される。そして、この復調された受信データ信号は、ホストインターフェイスを介して、この送受信機を搭載しているホスト機器としてのパーソナルコンピュータ等のメモリに格納される。
【０１１０】
次に、無線ＬＡＮの送受信部から、アクセスポイントあるいは無線ＬＡＮを搭載している他のパーソナルコンピュータに、データ信号を送信する場合について説明する。
【０１１１】
図１０において、ベースバンド信号処理ユニット８０８の制御部８０９は切換回路８０２を送信側に切り替えるとともに、受信部をオフ状態とし、送信部をオン状態とする。
【０１１２】
ベースバンド信号処理ユニット８０８ではホスト機器としてのパーソナルコンピュータからの送信データ信号をＩ／Ｑの直交信号に変調して、直交信号変調部８１２に入力する。入力されたＩ／Ｑの直交信号は直交信号変調部８１２において１ＧＨｚ帯の中間周波信号として変調出力され、ミクサ回路８１３に入力される。入力された中間周波信号は送信ミクサ回路８１３において、ＰＬＬ回路８１１により発振周波数を制御された送受信兼用局部発振回路８１０からの局部発振信号により、２．４ＧＨｚ帯のＲＦ送信信号に周波数変換される。２．４ＧＨｚ帯のＲＦ送信信号は、バンドパスフィルタ８１４を介して電力増幅回路８１５に入力される。電力増幅回路８１５では、入力されたＲＦ信号を電力増幅して、バンドパスフィルタ８１７と切換回路８０２を介し送受信用アンテナ８０１により送信すると伴に、検波回路８１６において出力電力レベルに対応した検波電圧をベースバンド信号処理ユニット８０８の制御部８０９に出力する。制御部８０９では、検波回路８１６からの検波電圧により最適な送信信号レベルで出力されるようＩ／Ｑの直交信号の出力レベル制御を行なう。
【０１１３】
この図１０の無線ＬＡＮシステムにおける送受信機において、電力増幅回路８１５と検波回路８１６には、上述した図１から図５までの本発明のいずれかの実施の形態による電力増幅器と検波回路とを集積化した半導体集積回路を使用することにより、半導体チップの製造バラツキや温度変動に対する送信性能の依存性の小さな送信性能に優れた送受信機を得ることができる。
【０１１４】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１１５】
例えば、図１から図５のモノリシック集積回路の検波回路４０で、エミッタフォロワトランジスタ１０３とバイアストランジスタ１０４とは、ベースとエミッタとコレクタとを有するＳｉＧｅ・ＨＢＴのＮＰＮ型トランジスタからゲートとソースとドレインとを有するＳｉＧｅのＮチャンネルＭＯＳトランジスタに置換することができる。
【０１１６】
この場合には、バイアストランジスタ１０４としてのＮチャンネルＭＯＳトランジスタのゲートとドレインとを共通接続すると伴に、電流調整用抵抗１０７とＮチャンネルＭＯＳトランジスタ１０３のゲートとに接続する。ＮチャンネルＭＯＳトランジスタ１０４のソースは、バイアス用ダイオード１０５のアノードに接続する。
【０１１７】
ソースフォロワトランジスタ１０３としてのＮチャンネルＭＯＳトランジスタのゲートは電流調整用抵抗１０７に接続して、ドレインは検波回路用の電源端子４に接続する。ソースフォロワＮチャンネルＭＯＳトランジスタ１０３のソースは、ピックアップ容量１０９と検波用ダイオード８のアノードに接続する。
【０１１８】
この場合の検波回路４０の動作は、下記のようになる。
【０１１９】
ソースフォロワＮチャンネルＭＯＳトランジスタ１０３のソースに印加される入力信号が負振幅の時に、トランジスタ１０３のソース電圧の低下はソースフォロワＮチャンネルＭＯＳトランジスタ１０３のゲート・ソース間しきい値電圧の略０．７Ｖのクランプ電圧でクランプされる。これに対して、入力信号が正振幅の時は、逆方向の正振幅電圧がＭＯＳトランジスタ１０３のゲート・ソース間でクランプされることなくそのままその間に印加される。その結果、ソースフォロワＮチャンネルＭＯＳトランジスタ１０３のソースの平均電圧は、ゲート電圧に対して正の電圧となる。
【０１２０】
検波用ダイオード８のアノードに印加される入力信号が正振幅の時に、検波用ダイオード８のアノード電圧の上昇は検波用ダイオード８のアノード・カソード間電圧のクランプ電圧でクランプされる。これに対して、入力信号が負振幅の時は、逆方向の負振幅電圧が検波用ダイオード８のアノード・カソード間でクランプされることなくそのままその間に印加される。その結果、検波用ダイオード８のカソード電圧はアノードの平均電圧に対して正の電圧となる。このため、検波出力端子６には、検波用ダイオード８のカソード電位の上昇とソースフォロワＮチャンネルＭＯＳトランジスタ１０３のソース電位の上昇が加わるため、検波電圧感度を高くすることができる。
【０１２１】
更に、この場合に、バイアス用ダイオード１０５と検波用ダイオード８とを、ショットキーバリアダイオードからゲートとドレインとが接続されたダイオード接続のＮチャンネルＭＯＳトランジスタに置換することができる。この場合に、モノリシック集積回路の電力増幅回路３０の電力増幅用トランジスタ７は、エミッタ接地のＳｉＧｅ・ＨＢＴのＮＰＮ型トランジスタからソース接地のＮチャンネルＭＯＳパワートランジスタに置換するものである。そうすることで、ショットキー半導体プロセスもバイポーラ半導体プロセスも必要とせず、ＣＭＯＳ半導体プロセスのみでモノリシック集積回路の電力増幅回路３０と検波回路４０とを安価に製造することができる。
【０１２２】
図９は、図４のモノリシック集積回路の電力増幅回路３０と検波回路４０との全てのＳｉＧｅ・ＨＢＴのＮＰＮ型トランジスタを、ソース接地のＮチャンネルＭＯＳトランジスタに置換したものである。その結果、図９のモノリシック集積回路の電力増幅回路３０と検波回路４０とは、ＣＭＯＳ半導体プロセスのみで安価に製造することができる。
【０１２３】
また、図３ではバイアス用トランジスタ３０３と検波用トランジスタ３０１とを、ＳｉＧｅ・ＨＢＴのＮＰＮトランジスタからＮチャンネルＭＯＳトランジスタに置換することができる。
【０１２４】
更に、図３で全てのＳｉＧｅ・ＨＢＴのＮＰＮ型トランジスタを例えばＧａＡｓ等の化合物半導体によるヘテロ接合バイポーラトランジスタとした化合物半導体プロセスによるモノリシック集積回路とすることもできる。
【０１２５】
更に本発明は２．４ＧＨｚ帯の無線ＬＡＮシステムの送受信機だけではなく、略５ＧＨｚ帯の無線ＬＡＮシステムの送受信機やＧＳＭ・ＷＣＤＭＡマルチバンドの携帯電話端末の送受信機に適用することもできる。
【図面の簡単な説明】
【０１２６】
【図１】図１は、本発明の１つの実施の形態による無線ＬＡＮシステムに使用されるモノリシック集積回路の半導体チップに集積化された電力増幅回路と検波回路とを示す図である。
【図２】図２は、本発明の他の１つの実施の形態による無線ＬＡＮシステムに使用されるモノリシック集積回路の半導体チップに集積化された電力増幅回路と検波回路とを示す図である。
【図３】図３は、本発明の他の１つの実施の形態による無線ＬＡＮシステムに使用されるショットキー半導体プロセスを使用しないモノリシック集積回路の半導体チップに集積化された電力増幅回路と検波回路とを示す図である。
【図４】図４は、本発明の他の１つの実施の形態による無線ＬＡＮシステムに使用されるモノリシック集積回路の半導体チップに集積化された電力増幅回路と検波回路とを示す図である。
【図５】図５は、図１から図４までに示した本発明の種々の実施の形態による半導体チップがサポート基板や複数の接続リード端子と伴に封止樹脂内部に封止された無線ＬＡＮシステム用半導体集積回路装置の構造を示す図である。
【図６】図６の特性Ｌ２、特性Ｌ３、特性Ｌ１は、それぞれ図１に示した本発明の実施の形態による電力増幅回路、図３に示した本発明の実施の形態による電力増幅回路、図１１で示した本発明に先立って検討された電力増幅回路のシミュレーション結果を示す図である。
【図７】図７は、図１に示した本発明の実施の形態による電力増幅回路の検波回路の検波特性の温度依存性のシミュレーション結果を示す図である。
【図８】図８は、図１１で示した本発明に先立って検討された電力増幅回路の検波回路の検波特性の温度依存性のシミュレーション結果を示す図である。
【図９】図９は、図４のモノリシック集積回路の電力増幅回路と検波回路との全てのＳｉＧｅ・ＨＢＴのＮＰＮ型トランジスタを、ソース接地のＮチャンネルＭＯＳパワートランジスタに置換したものである。
【図１０】図１０は、上述した図１から図５までの本発明のいずれかの実施の形態による電力増幅器と検波回路とを集積化した半導体集積回路を使用した２．４ＧＨｚ帯の無線ＬＡＮシステムの送受信機の構成を示すブロック図である。
【図１１】図１１は、本発明に先立って本発明者等によって検討された無線ＬＡＮシステムにおいて使用されるＲＦ電力増幅器を示す図である。
【符号の説明】
【０１２７】
３０  電力増幅回路
４０  検波回路
１  ＲＦ信号入力端子
９  入力整合回路
７  電力増幅用トランジスタ
１６  バイアス用抵抗
１７  バイアス用インダクタ
１１  バイアス回路
２０  電流調整用抵抗
１２、１３  接地容量
５  基準電圧端子
３  電力増幅回路用の電源端子
１０  出力整合回路
２  ＲＦ信号出力端子
４  検波回路用の電源端子
１４  接地容量
１０７  電流調整用抵抗
１０４  バイアス用トランジスタ
１０５  バイアス用ダイオード
１０３  バイアス用トランジスタ
８  検波用ダイオード
１８  ピックアップ用抵抗
１９  ピックアップ容量
１５  接地容量
２１  接地抵抗
６  検波出力端子
１０６  接地容量
【図１】
2009141589.tif 000003
【図２】
2009141589.tif 000004
【図３】
2009141589.tif 000005
【図４】
2009141589.tif 000006
【図５】
2009141589.tif 000007
【図６】
2009141589.tif 000008
【図７】
2009141589.tif 000009
【図８】
2009141589.tif 000010
【図９】
2009141589.tif 000011
【図１０】
2009141589.tif 000012
【図１１】
2009141589.tif 000013