(57)【要約】      （修正有）【課題】多くの導電性バンプを微細ピッチで配置できる半導体パッケージ、その製造方法、スタックモジュール、カード及びシステムを提供する。【解決手段】互いに逆の第１面１１２及び第２面１１４を持ち、折り曲げ部１０５を備えるパッケージ基板１１０と、パッケージ基板の第１面上に積層され、折り曲げ部の上または下に配された一つ以上の半導体チップ１２５と、パッケージ基板の第２面上に取り付けられた複数の導電性バンプ１４０と、を備える半導体パッケージ１００。【選択図】図１
2009038376.tif 000002
【特許請求の範囲】
【請求項１】
互いに逆の第１面及び第２面を持ち、折り曲げ部を備えるパッケージ基板と、
前記パッケージ基板の前記第１面上に積層され、前記折り曲げ部の上または下に配された一つ以上の半導体チップと、
前記パッケージ基板の前記第２面上に取り付けられた複数の導電性バンプと、を備えることを特徴とする半導体パッケージ。
【請求項２】
前記折り曲げ部は前記第１面方向に突出し、前記第２面下にキャビティを限定することを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記一つ以上の半導体チップは、前記折り曲げ部上に積層されたことを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
前記パッケージ基板はベース部をさらに備え、前記折り曲げ部は前記ベース部から前記第１面方向に突出したことを特徴とする請求項２に記載の半導体パッケージ。
【請求項５】
前記複数の導電性バンプは、前記ベース部上に取り付けられたことを特徴とする請求項４に記載の半導体パッケージ。
【請求項６】
前記折り曲げ部の前記キャビティに配され、前記第２面上に積層された一つ以上の第２半導体チップをさらに備えることを特徴とする請求項２に記載の半導体パッケージ。
【請求項７】
前記一つ以上の第２半導体チップは、複数の第２導電性バンプを利用して前記パッケージ基板に電気的に連結されたことを特徴とする請求項６に記載の半導体パッケージ。
【請求項８】
前記折り曲げ部は、前記第２面方向に陥没され、前記第１面上にキャビティを限定することを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記一つ以上の半導体チップは、前記折り曲げ部のキャビティ中に積層されたことを特徴とする請求項８に記載の半導体パッケージ。
【請求項１０】
前記パッケージ基板はベース部をさらに備え、前記折り曲げ部は前記ベース部から前記第２面方向に陥没されたことを特徴とする請求項８に記載の半導体パッケージ。
【請求項１１】
前記導電性バンプは、前記折り曲げ部上に取り付けられた第１群及び前記ベース部に取り付けられた第２群に分類され、前記第２群の大きさは前記第１群より大きいことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１２】
前記パッケージ基板は、フレキシブル基板を備えることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１３】
前記一つ以上の半導体チップを覆うように、前記パッケージ基板の前記第１面上に形成されたモールディング部材をさらに備えることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１４】
前記一つ以上の半導体チップは、二つ以上の半導体チップを備えることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１５】
互いに逆の第１面及び第２面を持つパッケージ基板に折り曲げ部を形成する工程と、
前記パッケージ基板の前記第１面上に前記折り曲げ部の上または下に配されるように一つ以上の半導体チップを積層する工程と、
前記パッケージ基板の前記第２面上に複数の導電性バンプを取り付ける工程と、を含むことを特徴とする半導体パッケージの製造方法。
【請求項１６】
前記折り曲げ部は、前記パッケージ基板の一部分を成形させて形成することを特徴とする請求項１５に記載の半導体パッケージの製造方法。
【請求項１７】
前記パッケージ基板の成形は、前記折り曲げ部の対応する形状を持つモールド金型を利用したことを特徴とする請求項１６に記載の半導体パッケージの製造方法。
【請求項１８】
前記モールド金型は、前記パッケージ基板を吸着できるように複数の真空ホールを備えることを特徴とする請求項１７に記載の半導体パッケージの製造方法。
【請求項１９】
前記一つ以上の半導体チップを積層する工程は、前記折り曲げ部を形成する工程前または後に行うことを特徴とする請求項１５に記載の半導体パッケージの製造方法。
【請求項２０】
下部半導体パッケージと、
前記下部半導体パッケージ上に積層された上部半導体パッケージを備え、前記上部半導体パッケージは、
互いに逆の第１面及び第２面を持ち、前記第１面方向に突出し、前記第２面下にキャビティを限定する折り曲げ部を備える第１パッケージ基板と、
前記第１パッケージ基板の前記第１面上に積層され、前記折り曲げ部上に配された一つ以上の第１半導体チップと、
前記パッケージ基板の前記第２面上に取り付けられた複数の第１導電性バンプと、を備えることを特徴とするスタックモジュール。
【請求項２１】
前記下部半導体パッケージは、
互いに逆の第３面及び第４面を持つ第２パッケージ基板と、
前記第２パッケージ基板の前記３面上に積層された一つ以上の第２半導体チップと、
前記第２パッケージ基板の前記第４面上に取り付けられた複数の第２導電性バンプと、を備えることを特徴とする請求項２０に記載のスタックモジュール。
【請求項２２】
前記複数の第１導電性バンプは、前記第１パッケージ基板の前記第２面及び前記第２パッケージ基板の前記第３面を連結するように配されたことを特徴とする請求項２１に記載のスタックモジュール。
【請求項２３】
前記第１パッケージ基板は前記折り曲げ部を取り囲むベース部をさらに備え、前記複数の第１導電性バンプの一端は前記ベース部に取り付けられたことを特徴とする請求項２２に記載のスタックモジュール。
【請求項２４】
前記複数の第１導電性バンプのピッチは、前記折り曲げ部が前記ベース部より高くなるほど小さくなることを特徴とする請求項２３に記載のスタックモジュール。
【請求項２５】
前記一つ以上の第２半導体チップの上部は前記折り曲げ部のキャビティに配されたことを特徴とする請求項２１に記載のスタックモジュール。
【請求項２６】
下部半導体パッケージと、
前記下部半導体パッケージ上に積層された上部半導体パッケージを備え、前記下部半導体パッケージは、
互いに逆の第１面及び第２面を持ち、前記第２面方向に陥没され、前記第１面上にキャビティを限定する折り曲げ部を備える第１パッケージ基板と、
前記第１パッケージ基板の前記第１面上に積層され、前記折り曲げ部のキャビティに配された一つ以上の第１半導体チップと、
前記第１パッケージ基板の前記第２面上に取り付けられた複数の第１導電性バンプと、を備えることを特徴とするスタックモジュール。
【請求項２７】
前記上部半導体パッケージは、
互いに逆の第３面及び第４面を持つ第２パッケージ基板と、
前記第２パッケージ基板の前記３面上に積層された一つ以上の第２半導体チップと、
前記第２パッケージ基板の前記第４面上に取り付けられた複数の第２導電性バンプと、を備えることを特徴とする請求項２６に記載のスタックモジュール。
【請求項２８】
前記複数の第２導電性バンプは、前記第１パッケージ基板の前記第１面及び前記第２パッケージ基板の前記第４面を連結するように配されたことを特徴とする請求項２７に記載のスタックモジュール。
【請求項２９】
前記第１パッケージ基板は、前記折り曲げ部を取り囲むベース部をさらに備え、前記複数の第２導電性バンプの一端は前記ベース部に取り付けられたことを特徴とする請求項２７に記載のスタックモジュール。
【請求項３０】
前記複数の第２導電性バンプのピッチは、前記折り曲げ部が前記ベース部より低くなるほど小さくなることを特徴とする請求項２８に記載のスタックモジュール。
【請求項３１】
データを保存するためのメモリと、
前記メモリを制御して前記メモリとデータとを送受信する制御器と、を備え、
前記メモリ及び前記制御器は、請求項２０ないし３０のうちいずれか１項に記載のスタックモジュールとして提供されたことを特徴とするカード。
【請求項３２】
データを保存するためのメモリと、
前記メモリとバスを通じて通信するプロセッサーと、
前記バスと通信する入出力装置と、を備え、
前記メモリ及び前記プロセッサーは、請求項２０ないし３０のうちいずれか１項に記載のスタックモジュールとして提供されたことを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特に半導体チップを搭載している半導体パッケージ及びそのスタックモジュールに関する。このような半導体パッケージ及びスタックモジュールはカード及びシステムに利用できる。
【背景技術】
【０００２】
電子製品の小型化、軽量化、高速化及び高容量化の趨勢につれて、これらの電子製品に使われる半導体チップまたは半導体パッケージが多層化されている。例えば、マルチ・チップパッケージ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ；ＭＣＰ）は基板上に複数の半導体チップを積層できる。これにより、これらのマルチ−チップパッケージは小さな占有面積を持ちつつも高容量の素子として利用できる。例えば、マルチ−チップパッケージは高容量のメモリ素子として利用されるか、またはメモリ素子とロジック素子とが併合されたシステムインパッケージ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ；ＳＩＰ）として利用されうる。
【０００３】
さらに、これらの半導体パッケージを積層したスタックモジュールは、小型及び高容量電子製品にさらに適している。スタックモジュールで上部半導体パッケージと下部半導体パッケージとは、導電性バンプを利用して電気的に連結されうる。しかし、これらの導電性バンプは、下部半導体パッケージの半導体チップ周囲にのみ配されうる。したがって、狭い空間に多くの導電性バンプを近接に配せねばならない。
【０００４】
しかし、これらのスタックモジュールで下部半導体パッケージの高さが高い場合、上部半導体パッケージと下部半導体パッケージとを連結するために導電性バンプのサイズが大きくなければならない。これにより、導電性バンプのサイズが大きくなるにつれて、これら間の電気的な接触危険性が高くなって導電性バンプを微細なピッチで配し難くなる。例えば、下部半導体パッケージがマルチ−チップ半導体パッケージとして提供される場合、半導体チップの数が増加するにつれて下部半導体パッケージの高さも高くなりうる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、多くの導電性バンプを微細ピッチで配置できる半導体パッケージ及びその提供方法を提供するところにある。
【０００６】
本発明が解決しようとする他の技術的課題は、微細ピッチで配された導電性バンプを利用した半導体パッケージのスタックモジュールを提供するところにある。
【０００７】
本発明が解決しようとするさらに他の技術的課題は、前記半導体パッケージまたは前記スタックモジュールを利用したカード及びシステムを提供するところにある。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明の一形態による半導体パッケージが提供される。パッケージ基板は互いに逆の第１面及び第２面を持ち、折り曲げ部を備える。一つ以上の半導体チップは、前記パッケージ基板の前記第１面上に積層され前記折り曲げ部の上または下に配される。そして、複数の導電性バンプは、前記パッケージ基板の前記第２面上に取り付けられる。
前記半導体パッケージの一例において、前記折り曲げ部は前記第１面方向に突出し、前記第２面下にキャビティを限定できる。さらに、前記パッケージ基板はベース部をさらに備え、前記折り曲げ部は前記ベース部から前記第１面方向に突出する。さらに、前記複数の導電性バンプは、前記ベース部上に取り付けられうる。
【０００９】
前記半導体パッケージの他の例において、一つ以上の第２半導体チップが前記折り曲げ部の前記キャビティに配され、前記第２面上に積層されうる。さらに、前記一つ以上の第２半導体チップは、複数の第２導電性バンプを利用して前記パッケージ基板に電気的に連結されうる。
【００１０】
前記半導体パッケージのさらに他の例において、前記折り曲げ部は、前記第２面方向に陥没され、前記第１面上にキャビティを限定する。さらに、前記一つ以上の半導体チップは、前記折り曲げ部のキャビティ中に積層されうる。
【００１１】
前記技術的課題を達成するための本発明の一形態による半導体パッケージの製造方法が提供される。互いに逆の第１面及び第２面を持つパッケージ基板に折り曲げ部を形成する。前記パッケージ基板の前記第１面上に前記折り曲げ部の上または下に配されるように一つ以上の半導体チップを積層する。そして、前記パッケージ基板の前記第２面上に複数の導電性バンプを取り付ける。
【００１２】
前記他の技術的課題を達成するための本発明の一形態によるスタックモジュールは、下部半導体パッケージと、前記下部半導体パッケージ上に積層された上部半導体パッケージを備え、前記上部半導体パッケージは、互いに逆の第１面及び第２面を持ち、前記第１面方向に突出し、前記第２面下にキャビティを限定する折り曲げ部を備える第１パッケージ基板と、前記第１パッケージ基板の前記第１面上に積層され、前記折り曲げ部上に配された一つ以上の第１半導体チップと、前記パッケージ基板の前記第２面上に取り付けられた複数の第１導電性バンプと、を備える。
前記さらに他の技術的課題を達成するための本発明の一形態によるカードは、データを保存するためのメモリと、前記メモリを制御して前記メモリとデータとを送受信する制御器と、を備える。前記メモリ及び前記制御器は、前記スタックモジュールとして提供される。
【００１３】
前記さらに他の技術的課題を達成するための本発明の一形態によるシステムは、データを保存するためのメモリと、前記メモリとバスを通じて通信するプロセッサーと、前記バスと通信する入出力装置と、を備える。前記メモリ及び前記プロセッサーは、前記スタックモジュールとして提供される。
【発明の効果】
【００１４】
本発明による半導体パッケージにおいて、パッケージ基板に折り曲げ部を配して折り曲げ部内にキャビティを確保できる。したがって、これらの半導体パッケージのスタックモジュールで、折り曲げ部内のキャビティに半導体パッケージを配することによって半導体パッケージ間の間隔を狭めることができる。
【００１５】
これにより、スタックモジュールで上部半導体パッケージと下部半導体パッケージとを連結する第１または第２導電性バンプの高さがさらに小さくなりうる。その結果、第１または第２導電性バンプのピッチを減らすことができ、その数も増加できる。第１導電性バンプまたは第２導電性バンプの数が増加すれば、上部半導体パッケージの容量が大きくなりうる。したがって、半導体パッケージ及びスタックモジュールは高容量の小型電子製品に利用できる。
【発明を実施するための最良の形態】
【００１６】
以下、添付した図面を参照して本発明による望ましい実施形態を説明することによって本発明を詳細に説明する。しかし、本発明は以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現され、単に本実施形態は、本発明の開示を完全にし、当業者に本発明の範ちゅうを完全に知らせるために提供されるものである。図面で構成要素は、説明の便宜のためにその大きさが誇張されていることもある。
【００１７】
図１は、本発明の一実施形態による半導体パッケージ１００を示す概略的な断面図である。
【００１８】
図１を参照すれば、パッケージ基板１１０は互いに逆の第１面１１２及び第２面１１４を備えることができる。例えば、パッケージ基板１１０は板状構造を持ち、第１面１１２は上面を称し、第２面１１４は底面を称する。パッケージ基板１１０は少なくとも一部分にフレキシブル基板を備えることができ、例えば、印刷回路基板（ＰＣＢ）、液晶ポリマー（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ；ＬＣＰ）フィルムまたはポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）フィルムを備えることができる。
【００１９】
パッケージ基板１１０はベース部１０３及び折り曲げ部１０５を備えることができる。例えば、折り曲げ部１０５はベース部１０３から第１面１１２方向に突出して、第２面１１４下に内部空間またはキャビティ１０７を限定できる。折り曲げ部１０５はパッケージ基板１１０の中央付近に配され、ベース部１０３は折り曲げ部１０５を取り囲むように配されうる。これにより、折り曲げ部１０５の第１面１１２及び第２面１１４は、ベース部１０３の第１面１１２及び第２面１１４より第１高さｈ１ほど高く配されうる。したがって、第１高さｈ１が高いほどキャビティ１０７が大きくなりうる。
【００２０】
例えば、折り曲げ部１０５は、パッケージ基板１１０の一部を折り曲げて膨らんで上がった部分を限定できる。この場合、ベース部１０３と折り曲げ部１０５とは物理的に連続でき、パッケージ基板１１０全体がフレキシブル基板として提供されうる。このような実施形態の変形例で、折り曲げ部１０５とベース部１０３とは分離及び結合が可能である。この場合、パッケージ基板１１０で折り曲げ部１０５のみフレキシブル基板として提供され、ベース部１０３はハード基板として提供されることもある。
【００２１】
半導体チップ１２５は第１面１１２上に積層されうる。例えば、半導体チップ１２５は折り曲げ部１０５上に配されうる。したがって、折り曲げ部１０５の第１面１１２は、半導体チップ１２５が載置されるように平らな形態を持つことができる。半導体チップ１２５は、接着部材１２０を利用してパッケージ基板１１０に取り付けられうる。
【００２２】
半導体パッケージ１００は、ＭＣＰ構造を表すことができる。しかし、半導体チップ１２５の数は本発明の範囲を制限せず、半導体チップ１２５の容量によって一つ以上で適当に選択されうる。したがって、半導体パッケージ１００は単一チップパッケージ構造を持つこともある。
【００２３】
半導体チップ１２５は、ボンディングワイヤー１３０を利用してパッケージ基板１１０に電気的に連結されうる。モールディング部材１３５は、半導体チップ１２５を覆うようにパッケージ基板１１０の第１面１１２上に提供されうる。モールディング部材１３５は絶縁樹脂、例えば、エポキシモールディングコンパウンド（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ；ＥＭＣ）を含むことができる。
【００２４】
複数の導電性バンプ１４０は、パッケージ基板１１０の第２面１１４に取り付けられうる。例えば、キャビティ１０７を空けておくために、導電性バンプ１４０はベース部１０３の第２面１１４のみに取り付けられうる。後述するように、導電性バンプ１４０のピッチｐ１は第１高さｈ１が高いほど小さくなりうる。したがって、第１高さｈ１を調節することによって、微細なピッチｐ１を持つ導電性バンプ１４０を形成できる。例えば、導電性バンプ１４０はソルダーボールを備えることができる。
【００２５】
図２は、本発明の一実施形態によるスタックモジュール３００を示す概略的な断面図である。
【００２６】
図２を参照すれば、第１下部半導体パッケージ２００上に第１上部半導体パッケージ１００が積層されうる。第１上部半導体パッケージ１００は、図１の半導体パッケージ１００と同一であり、参照番号も同一に称することができる。ただし、第１下部半導体パッケージ２００と区分するために、図１でパッケージ基板１１０、半導体チップ１２５、ボンディングワイヤー１３０、モールディング部材１３５及び導電性バンプ１４０は、図２で第１パッケージ基板１１０、第１半導体チップ１２５、第１ボンディングワイヤー１３０、第１モールディング部材１３５及び第１導電性バンプ１４０とそれぞれ称されうる。
【００２７】
第１下部半導体パッケージ２００は、第２パッケージ基板２１０上に積層された第２半導体チップ２２５を備えることができる。例えば、第２半導体チップ２２５は、接着部材２２０を利用して第２パッケージ基板２１０上に取り付けられうる。第２パッケージ基板２１０は板状形態を持つことができ、互いに逆に配された第３面２１２及び第４面２１４を持つことができる。
【００２８】
第２半導体チップ２２５は、第１下部半導体パッケージ２００の容量によって一つ以上で適切に選択されうる。したがって、第１下部半導体パッケージ２００は、単一チップパッケージ構造を持つか、またはＭＣＰ構造を持つことができる。第２半導体チップ２２５は、第１半導体チップ１２５と同じまたは異なる製品でありうる。
【００２９】
例えば、第１半導体チップ１２５及び第２半導体チップ２２５はいずれもメモリ製品であり、スタックモジュール３００はメモリモジュールとして提供されうる。他の例として、第１半導体チップ１２５はロジック製品であり、第２半導体チップ２２５はメモリ製品であり、スタックモジュール３００はＳＩＰとして提供されることもある。
【００３０】
第２ボンディングワイヤー２３０は、第２半導体チップ２２５を第２パッケージ基板２１０に電気的に連結するように提供されうる。第２モールディング部材２３５は、第２半導体チップ２２５を覆うように第２パッケージ基板２１０の第３面２１２上に提供されうる。ただし、第２モールディング部材２３５は、第１導電性バンプ１４０が第２パッケージ基板２１０に連結されるように、第１モールディング部材１３５とは異なって第２パッケージ基板２１０のエッジ部分を露出させることができる。
【００３１】
複数の第２導電性バンプ２４０は、第２パッケージ基板２１０の第４面２１４に取り付けられうる。第２導電性バンプ２４０は、第２パッケージ基板２１０の第４面２１４全体にわたって配されうる。第１導電性バンプ１４０は、第１パッケージ基板１１０と第２パッケージ基板２１０とを電気的に連結するように配されうる。例えば、第１導電性バンプ１４０の一端は第１パッケージ基板１１０のベース部１０３の第２面１１４に取り付けられ、他端は第２パッケージ基板２１０の第３面２１２に取り付けられうる。
【００３２】
第２半導体チップ２２５及び第２モールディング部材２３５の上部は、第１パッケージ基板１１０のキャビティ１０７に配されうる。したがって、第１パッケージ基板１１０のベース部１０３と第２パッケージ基板２１０との間隔または第１導電性バンプ１４０の高さｈ２は、第２モールディング部材２３５の高さｈ４より小さい。ベース部１０３と折り曲げ部１０５とが同じ高さである場合、第１導電性バンプ１４０の高さｈ２は、折り曲げ部１０５と第２パッケージ基板２１０とのの間隔ｈ３より大きいという点に留意せねばならない。
【００３３】
この実施形態で、第１高さｈ１を高くすることで、第２モールディング部材２３５のより多くの部分がキャビティ１０７に配され、その結果、第１導電性バンプ１４０の高さｈ２がさらに低くなりうる。これにより、第１導電性バンプ１４０のピッチｐ１を減らすことができ、第１導電性バンプ１４０の数が増加できる。第１導電性バンプ１４０の数が増加すれば、第１半導体チップ１２５の容量が大きくなるか、または数が増加できる。したがって、スタックモジュール３００は高容量の小型電子製品に利用されうる。
【００３４】
図３は、本発明の他の実施形態によるスタックモジュール３００’を示す断面図である。スタックモジュール３００’は、図２のスタックモジュール３００を変形したものであり、したがって、重なる説明は省略される。
【００３５】
図３を参照すれば、第１下部半導体パッケージ２００’は、１対の第２半導体チップ２２５ａ１のスタック構造以外に、他の１対の第２半導体チップ２２５ａ２のスタック構造をさらに備えることができる。第２半導体チップ２２５ａ１は、第２モールディング部材２３５ａ１によってモールディングされ、第２半導体チップ２２５ａ２は、第２モールディング部材２３５ａ２によってモールディングされうる。第２半導体チップ２２５ａ１、２２５ａ２及び第２モールディング部材２３５ａ１、２３５ａ２の上部は、第１パッケージ基板１１０のキャビティ１０７に配されうる。
【００３６】
図４は、本発明の他の実施形態による半導体パッケージ１００ａを示す概略的な断面図である。半導体パッケージ１００ａは、図１の半導体パッケージ１００を参照でき、したがって重なる説明は省略される。
【００３７】
図４を参照すれば、半導体チップ１２５ａは、図１の半導体チップ１２５と異なって、第３導電性バンプ１２３を利用してパッケージ基板１１０の第１面１１２に電気的に連結されうる。したがって、半導体パッケージ１００ａはフリップチップ構造を持つことができる。半導体チップ１２５ａ上に他の半導体チップ（図示せず）がさらに積層されてもよい。
【００３８】
図５は、本発明の他の実施形態によるスタックモジュール３００ａを示す概略的な断面図である。スタックモジュール３００ａは図２のスタックモジュール３００を参照でき、したがって、重なる説明は省略される。
【００３９】
図５を参照すれば、第２下部半導体パッケージ２００上に第２上部半導体パッケージ１００ａが積層されうる。第２下部半導体パッケージ２００は、図２の第１下部半導体パッケージ２００を参照でき、参照符号も同一に使用できる。
【００４０】
第２上部半導体パッケージ１００ａは図４の半導体パッケージ１００ａと同一であり、参照番号も同一に付けることができる。ただし、図１及び図４でパッケージ基板１１０、半導体チップ１２５ａ、ボンディングワイヤー１３０、モールディング部材１３５及び導電性バンプ１４０は、図５で第１パッケージ基板１１０、第１半導体チップ１２５ａ、第１ボンディングワイヤー１３０、第１モールディング部材１３５及び第１導電性バンプ１４０とそれぞれ称することができる。
【００４１】
第１導電性バンプ１４０は、第１パッケージ基板１１０及び第２パッケージ基板２１０を電気的に連結するように配されうる。例えば、第１導電性バンプ１４０の一端は、第１パッケージ基板１１０のベース部１０３の第２面１１４に取り付けられ、他端は第２パッケージ基板２１０の第３面２１２に取り付けられうる。第２半導体チップ２２５及び第２モールディング部材２３５の上部は第１パッケージ基板１１０のキャビティ１０７に配されうる。
【００４２】
したがって、第１導電性バンプ１４０のピッチｐ１を減らすことができ、第１導電性バンプ１４０の数が増加できる。第１導電性バンプ１４０の数が増加すれば、第１半導体チップ１２５の容量が大きくなるか、または数が増加できる。したがって、スタックモジュール３００ａは高容量の小型電子製品に利用できる。
【００４３】
図６は、本発明の他の実施形態による半導体パッケージ１００ｂを示す概略的な断面図である。半導体パッケージ１００ｂは図１の半導体パッケージ１００を参照できて、したがって重なる説明は省略される。
【００４４】
図６を参照すれば、パッケージ基板１１０ｂは互いに逆の第１面１１２及び第２面１１４を備えることができる。さらに、パッケージ基板１１０ｂは、ベース部１０３及び折り曲げ部１０５ｂを備えることができる。例えば、折り曲げ部１０５ｂは、ベース部１０３から第２面１１４方向に陥没して第１面１１２上でキャビティ１０７ｂを限定できる。折り曲げ部１０５ｂは、パッケージ基板１１０ｂの中央付近に配され、ベース部１０３は、折り曲げ部１０５ｂを取り囲むように配されうる。
【００４５】
これにより、折り曲げ部１０５ｂの第１面１１２及び第２面１１４は、ベース部１０３の第１面１１２及び第２面１１４より第１高さｈ１ｂほど低く配されうる。したがって、第１高さｈ１ｂが高くなるほどキャビティ１０７ｂが深くなりうる。
【００４６】
半導体チップ１２５は第１面１１２上に積層されうる。例えば、半導体チップ１２５は、折り曲げ部１０５ｂの第１面１１２上でキャビティ１０７ｂに載置されるように配されうる。前述したように、第１高さｈ１ｂを高くすることで、キャビティ１０７ｂに積層される半導体チップ１２５の数を増やすことができる。
【００４７】
モールディング部材１３５ｂは、半導体チップ１２５を覆うようにパッケージ基板１１０ｂの第１面１１２上に提供される。例えば、モールディング部材１３５ｂは半導体チップ１２５を覆い、ベース部１０３を露出させるように提供されうる。これにより、後述するように、ベース部１０３の第１面１１２上に第２半導体パッケージ（図７の２００ｂ）が連結されうる。
【００４８】
導電性バンプ１４０ｂは、パッケージ基板１１０ｂの第２面１１４に取り付けられうる。例えば、導電性バンプ１４０ｂは、折り曲げ部１０５ｂに取り付けられた１群１４０ｂ１とベース部１０３に取り付けられた２群１４０ｂ２とに分類されうる。導電性バンプ１４０ｂは、半導体パッケージ１００ｂを外部装置と連結させるためには底部の高さがいずれも類似していることが望ましい。したがって、２群１４０ｂ２の直径は１群１４０ｂ１の直径より大きい。
【００４９】
この実施形態で、導電性バンプ１４０ｂは、ベース部１０３及び折り曲げ部１０５ｂにいずれも取り付けられるため、その大きさ及びピッチにあまり制限されない。しかし、この実施形態の変形例で、導電性バンプ１４０ｂはベース部１０３または折り曲げ部１０５ｂの片側にのみ取り付けられることもある。
【００５０】
図７は、本発明の他の実施形態によるスタックモジュール３００ｂを示す概略的な断面図である。スタックモジュール３００ｂは図２のスタックモジュール３００を参照でき、したがって重なる説明は省略される。
【００５１】
図７を参照すれば、第３下部半導体パッケージ１００ｂ上に第３上部半導体パッケージ２００ｂが積層されうる。第３下部半導体パッケージ１００ｂは図６の半導体パッケージ１００ｂと同一であり、参照番号も同一に付けることができる。但し、図６でパッケージ基板１１０ｂ、半導体チップ１２５ａ、ボンディングワイヤー１３０、モールディング部材１３５ｂ及び導電性バンプ１４０ｂは、図７で第１パッケージ基板１１０ｂ、第１半導体チップ１２５、第１ボンディングワイヤー１３０、第１モールディング部材１３５ｂ及び第１導電性バンプ１４０ｂとそれぞれ称されうる。
【００５２】
第３上部半導体パッケージ２００ｂは、図２の第１下部半導体パッケージ２００を参照できる。ただし、図２の第２モールディング部材２３５とは異なって、第２モールディング部材２３５ｂは第２パッケージ基板２１０のエッジ部分まで覆うように配されうる。また、第２導電性バンプ２４０ｂは図２の第２導電性バンプ２４０とは異なって、第２パッケージ基板２１０の第２面２１４の一部分にのみ取り付けられうる。例えば、第２導電性バンプ２４０ｂは、第１半導体チップ１２５及びモールディング部材１３５ｂを取り囲むように第２パッケージ基板２１０のエッジ部分に配されうる。
【００５３】
第２導電性バンプ２４０ｂは、第１パッケージ基板１１０ｂ及び第２パッケージ基板２１０を電気的に連結するように配されうる。例えば、第２導電性バンプ２４０ｂの一端は、第１パッケージ基板１１０ｂのベース部１０３の第１面１１２に取り付けられ、他端は第２パッケージ基板２１０の第４面２１４に取り付けられうる。
【００５４】
第１半導体チップ１２５及び第１モールディング部材１３５ｂの下部は、第１パッケージ基板１１０ｂのキャビティ１０７ｂに陥没されるように配されうる。したがって、第１パッケージ基板１１０のベース部１０３と第２パッケージ基板２１０との間隔または第２導電性バンプ２４０ｂの高さｈ２ｂは、第１モールディング部材１３５ｂの高さｈ４ｂより小さい。
【００５５】
したがって、折り曲げ部１０５ｂをベース部１０３からさらに低く配して第１高さｈ１ｂを大きくすることで、第１モールディング部材１３５ｂのさらに多くの部分がキャビティ１０７ｂに配され、その結果、第２導電性バンプ２４０ｂの高さｈ２ｂがさらに小さくなりうる。これにより、第２導電性バンプ２４０ｂのピッチｐ２を低減でき、第２導電性バンプ２４０ｂの数が増加できる。第２導電性バンプ２４０ｂの数が増加すれば、第２半導体チップ２２５の容量が大きくなるか、または数が増加できる。したがって、スタックモジュール３００ｂは高容量の小型電子製品に利用できる。
【００５６】
図８は、本発明の他の実施形態による半導体パッケージ１００ｃを示す概略的な断面図である。半導体パッケージ１００ｃは、図１の半導体パッケージ１００を参照でき、重なる説明は省略される。
【００５７】
図８を参照すれば、パッケージ基板１１０の第１面１１２上に第１半導体チップ１２５が積層され、パッケージ基板１１０の第２面１１４上に第２半導体チップ２２５ｃが積層されうる。例えば、第２半導体チップ２２５ｃは折り曲げ部１０５のキャビティ１０７に載置されうる。
【００５８】
第２半導体チップ２２５ｃは、第２導電性バンプ２２３を利用してパッケージ基板１１０の第２面１１４に取り付けられうる。したがって、第２半導体チップ２２５ｃは、フリップチップ構造でパッケージ基板１１０の第２面１１４に取り付けられうる。第２半導体チップ２２５ｃの底面は、キャビティ１０７の高さを調節して導電性バンプ１４０の底面より高くなければならない。これにより、導電性バンプ１４０は第２半導体チップ２２５ｃに妨害されずに外部製品と連結されうる。
【００５９】
半導体パッケージ１００ｃは、パッケージ基板１１０の第１面１１２上に半導体チップ１２５を積層するだけではなく、第２面１１４上に第２半導体チップ２２５ｃを積層できる。したがって、半導体パッケージ１００ｃは高容量小型製品に適している。
【００６０】
図９は、本発明の他の実施形態によるスタックモジュール３００ｃを示す概略的な断面図である。
【００６１】
図９を参照すれば、半導体パッケージ１００ｃはメインボード５０上に搭載されうる。例えば、メインボード５０は、メモリシステムまたはロジックシステムとして利用されうる。特に、半導体パッケージ１００ｃは、キャビティ１０７を活用してメインボード５０上の他の素子６０上に配されることもある。したがって、半導体パッケージ１００ｃは、メインボード５０の平面サイズを縮少するのに寄与でき、スタックモジュール３００ｃは高容量の小型製品に好適である。
【００６２】
図１０は、本発明の他の実施形態によるスタックモジュール３００ｄを示す概略的な断面図である。
【００６３】
図１０を参照すれば、図６の半導体パッケージ１００ｂ上に図８の半導体パッケージ１００ｃが積層されうる。半導体パッケージ１００ｂの第１半導体チップ１２５は半導体パッケージ１００ｃのキャビティ１０７に配されうる。
【００６４】
図１１ないし図１３は、本発明の一実施形態による半導体パッケージの製造方法を示す概略的な断面図である。
【００６５】
図１１を参照すれば、パッケージ基板１１０’上に半導体チップ１２５を積層できる。半導体チップ１２５は接着部材１２０を利用して互いに取り付けられ、パッケージ基板１１０’上に取り付けられうる。パッケージ基板１１０’はフレキシブル基板を備えることができる。ワイヤーボンディング方法を利用して半導体チップ１２５及びパッケージ基板１１０’をボンディングワイヤー１３０に連結できる。
【００６６】
次いでパッケージ基板１１０’をモールド金型７０上に配置できる。モールド金型７０はパッケージ基板１１０’を成形するための突出部７５を備えることができる。さらに、モールド金型７０は、パッケージ基板１１０’とモールド金型７０との吸着を助けるために真空ホール７７をさらに備えることができる。
【００６７】
図１２を参照すれば、パッケージ基板１１０’を成形させてベース部１０３及び折り曲げ部１０５を備えるパッケージ基板１１０を製造できる。例えば、パッケージ基板１１０’をモールド金型７０に吸着させた後、パッケージ基板１１０’をモールド金型７０の突出部７５の形状に沿って成形させることができる。したがって、突出部７５の形態は折り曲げ部１０５の形態を決定できる。
【００６８】
パッケージ基板１１０’及びモールド金型７０の吸着は、真空ホール７７を通じる真空吸着を利用できる。さらに、パッケージ基板１１０’上に上部金型（図示せず）を配して上部金型に圧力を加えることによって、突出部７５の形状に沿って折り曲げ部１０５を形成できる。
【００６９】
このような実施形態の変形例で、真空ホール７７なしにモールド金型７０及び上部金型を利用して直接金型方法で折り曲げ部１０５を形成することもできる。この実施形態の他の変形された例で、折り曲げ部１０５とベース部１０３とは別個に提供されてパッケージ基板１１０に組み立てられることもある。
【００７０】
図１３を参照すれば、パッケージ基板１１０上に半導体チップ１２５を覆うようにモールディング部材１３５を形成できる。例えば、パッケージ基板１１０上に液状樹脂を充填した後、固化させてモールディング部材１３５を形成できる。次いで、モールド金型７０をパッケージ基板１１０から分離させることができる。
【００７１】
図１４を参照すれば、パッケージ基板１１０の第２面１１４上に導電性バンプ１４０を取り付けることができる。例えば、ソルダーボールベース部１０３の第２面１１４上に載置させた後、リフローさせて導電性バンプ１４０をパッケージ基板１１０上に取り付けることができる。
【００７２】
前述した図１１ないし図１４の製造方法の主要工程は、半導体パッケージ１００だけでなく半導体パッケージ１００ａ、１００ｂ、１００ｃにも容易に変形されて適用できる。特に、半導体パッケージ１００ａ、１００ｂ、１００ｃの内部構造の変形は当業界で周知である。
【００７３】
図１５は、本発明の一実施形態によるスタックモジュール３００の製造方法を示す概略的な断面図である。
【００７４】
図１５を参照すれば、第２半導体パッケージ２００上に第１半導体パッケージ１００を積層できる。例えば、図１１ないし図１４で説明したように、第１半導体パッケージ１００を製造できる。また、図１１及び図１２で折り曲げ部１０５の形成工程を省略し、図１１ないし図１４で説明したところを参照して、第２半導体パッケージ２００を製造できる。
【００７５】
次いで、第２半導体パッケージ１００上に第１半導体パッケージ１００を載置し、第１導電性バンプ１４０をリフローさせて第１パッケージ基板１１０と第２パッケージ基板２１０とを固定させることができる。
【００７６】
前述した図１５のスタックモジュール３００の製造方法はスタックモジュール３００’、３００ａ、３００ｂ、３００ｃ、３００ｄにも適用できる。
【００７７】
図１６及び図１７は、本発明の他の実施形態による半導体パッケージの製造方法を示す概略的な断面図である。
【００７８】
図１６を参照すれば、パッケージ基板１１０は、半導体チップ１２５を積層する前に成形できる。半導体チップ１２５を積層していない状態で、パッケージ基板１１０を成形させて折り曲げ部１０５を形成できる。
【００７９】
図１７を参照すれば、パッケージ基板１１０上に半導体チップ１２５を積層し、ボンディングワイヤー１３０を形成してモールディング部材１３５を形成できる。
【００８０】
次いで、図１４で説明したところを参照して、パッケージ基板１１０の第２面１１４上に導電性バンプ１４０を形成できる。
【００８１】
図１８は、本発明の一実施形態によるカード４００を示す概略図である。
【００８２】
図１８を参照すれば、制御器４１０とメモリ４２０とは電気的な信号を交換するように配されうる。例えば、制御器４１０から命令を下せば、メモリ４２０はデータを伝送できる。例えば、メモリ４２０及び制御器４１０は、前述したスタックモジュール３００、３００’、３００ｂ、３００ｃ、３００ｄのように互いに積層されうる。他の例として、メモリ４２０及び制御器４１０のいずれか一つが前述したスタックモジュール３００、３００’、３００ｂ、３００ｃとして提供されることもある。
【００８３】
かかるカード４００は、マルチメディアカード（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ；ＭＭＣ）または保安デジタル（Ｓｅｃｕｒｅ ＤｉｇｉｔａｌＳＤ）カードのようなメモリ装置に利用できる。
【００８４】
図１９は、本発明の一実施形態による電子システム５００を示すブロック図である。
【００８５】
図１９を参照すれば、プロセッサー５１０、入／出力装置５３０及びメモリ５２０は、バス５４０を利用して互いにデータ通信を行える。プロセッサー５１０はプログラムを実行してシステム５００を制御する役割を行える。入／出力装置５３０は、システム５００のデータを入力または出力するのに利用できる。システム５００は入／出力装置５３０を利用して外部装置、例えば、パソコンまたはネットワークに連結されて、外部装置と互いにデータを交換できる。
【００８６】
例えば、メモリ５２０及びプロセッサー５１０は、前述したスタックモジュール３００、３００’、３００ｂ、３００ｃ、３００ｄのように互いに積層されうる。他の例として、メモリ５２０及びプロセッサー５１０のいずれか一つが前述したスタックモジュール３００、３００’、３００ｂ、３００ｃに提供されることもある。
【００８７】
例えば、これらのシステム５００は携帯電話、ＭＰ３プレーヤー、ナビゲーション、固状ディスク（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ；ＳＳＤ）または家電製品に利用できる。
【００８８】
発明の特定実施形態についての以上の説明は例示及び説明を目的で提供された。したがって、本発明は前記実施形態に限定されず、当業者により前記実施形態を組み合わせて実施するなど色々な多くの修正及び変更が可能であるということは明らかである。
【産業上の利用可能性】
【００８９】
本発明のシステムは、携帯電話、ＭＰ３プレーヤー、ナビゲーション、ＳＳＤまたは家電製品に利用できる。
【図面の簡単な説明】
【００９０】
【図１】本発明の一実施形態による半導体パッケージを示す概略的な断面図である。
【図２】本発明の一実施形態によるスタックモジュールを示す概略的な断面図である。
【図３】本発明の他の実施形態によるスタックモジュールを示す概略的な断面図である。
【図４】本発明の他の実施形態による半導体パッケージを示す概略的な断面図である。
【図５】本発明の他の実施形態によるスタックモジュールを示す概略的な断面図である。
【図６】本発明の他の実施形態による半導体パッケージを示す概略的な断面図である。
【図７】本発明の他の実施形態によるスタックモジュールを示す概略的な断面図である。
【図８】本発明の他の実施形態による半導体パッケージを示す概略的な断面図である。
【図９】本発明の他の実施形態によるスタックモジュールを示す概略的な断面図である。
【図１０】本発明の他の実施形態によるスタックモジュールを示す概略的な断面図である。
【図１１】本発明の一実施形態による半導体パッケージの製造方法を示す概略的な断面図である。
【図１２】本発明の一実施形態による半導体パッケージの製造方法を示す概略的な断面図である。
【図１３】本発明の一実施形態による半導体パッケージの製造方法を示す概略的な断面図である。
【図１４】本発明の一実施形態による半導体パッケージの製造方法を示す概略的な断面図である。
【図１５】本発明の一実施形態によるスタックモジュールの製造方法を示す概略的な断面図である。
【図１６】本発明の他の実施形態による半導体パッケージの製造方法を示す概略的な断面図である。
【図１７】本発明の他の実施形態による半導体パッケージの製造方法を示す概略的な断面図である。
【図１８】本発明の一実施形態によるカードを示す概略的なブロック図である。
【図１９】本発明の一実施形態によるシステムを示す概略的なブロック図である。
【符号の説明】
【００９１】
１００  半導体パッケージ
１０３  ベース部
１０５  折り曲げ部
１０７  キャビティ
１１０  パッケージ基板
１１２  第１面
１１４  第２面
１２０  接着部材
１２５  半導体チップ
１３０  ボンディングワイヤー
１３５  モールディング部材
１４０  導電性バンプ
ｈ１  第１高さ
ｈ２  第１導電性バンプの高さ
ｐ１  ピッチ
【図１】
2009038376.tif 000003
【図２】
2009038376.tif 000004
【図３】
2009038376.tif 000005
【図４】
2009038376.tif 000006
【図５】
2009038376.tif 000007
【図６】
2009038376.tif 000008
【図７】
2009038376.tif 000009
【図８】
2009038376.tif 000010
【図９】
2009038376.tif 000011
【図１０】
2009038376.tif 000012
【図１１】
2009038376.tif 000013
【図１２】
2009038376.tif 000014
【図１３】
2009038376.tif 000015
【図１４】
2009038376.tif 000016
【図１５】
2009038376.tif 000017
【図１６】
2009038376.tif 000018
【図１７】
2009038376.tif 000019
【図１８】
2009038376.tif 000020
【図１９】
2009038376.tif 000021