(57)【要約】      （修正有）【課題】基板又は絶縁層の無機材料と電極層及び導電層との密着性に優れ、高速応答で、安価に作製できる電子素子とその製造方法、及び表示装置の提供。【解決手段】基板上に表面が絶縁層で覆われた第一の電極層が形成され、第一の電極層を含む領域に、電極パターンＢを形成すると共に、電極パターンＢは第一の電極層の厚さに起因する段差部分により、第一の電極層頂部に形成された領域（導電層）とその左右に形成された領域（第二の電極層、第三の電極層）に３分割されると共に、段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、段差部分により分離された第二の電極層と導電層、第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をゲート、ソース、ドレイン電極とし、無機材料と第二の電極層、及び第三の電極層との界面に接着層を設ける。【選択図】図５
2009021309.tif 000002
【特許請求の範囲】
【請求項１】
基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、及び該無機材料と第三の電極層との界面に接着層を設けていることを特徴とする電子素子。
【請求項２】
基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする電子素子。
【請求項３】
基板上の溝内外部に、電極パターンを形成してなるとともに、該電極パターンは溝深さに起因する段差部分によって溝底部に形成された領域（以下、導電層）と溝外部に形成された領域（以下、第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても、第二の電極層、第三の電極層、導電層は互いに分離形成された独立領域を構成する電極層であり、さらに溝内部に半導体層、絶縁層、第一の電極層が順次積層され、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする電子素子。
【請求項４】
前記基板が可撓性を有することを特徴とする請求項１乃至３のいずれか一項に記載の電子素子。
【請求項５】
基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、及び該無機材料と第三の電極層との界面に接着層を設けることを特徴とする電子素子の製造方法。
【請求項６】
基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けることを特徴とする電子素子の製造方法。
【請求項７】
基板上の溝内外部に、電極パターンを形成してなるとともに、該電極パターンは溝深さに起因する段差部分によって溝底部に形成された領域（以下、導電層）と溝外部に形成された領域（以下、第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても、第二の電極層、第三の電極層、導電層は互いに分離形成された独立領域を構成する電極層であり、さらに溝内部に半導体層、絶縁層、第一の電極層が順次積層され、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けることを特徴とする電子素子の製造方法。
【請求項８】
請求項１乃至３のいずれか一項に記載の電子素子を備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子に関し、より詳細には、基板又は絶縁層の無機材料と電極層及び導電層との密着性に優れ、且つ、高速応答で、低コストのスイッチング素子などの電子素子及びその製造方法、並びに該電子素子を備えた表示装置に関する。
【背景技術】
【０００２】
現在、情報表示等の目的に用いられる代表的な表示装置は、陰極線管（ＣＲＴ）、液晶表示装置及び有機ＥＬ（Electro-luminescence）表示装置等がある。
【０００３】
ＣＲＴは比較的低い装置コスト、高い表示品質の点で従来から今日に至るまで表示装置として広く用いられてきたが、ブラウン管の小型化、低消費電力化が困難である。こういった背景から液晶表示装置、さらに最近は有機ＥＬ表示装置の需要が急速に高まってきている。
【０００４】
また、非接触でデータを読み出しや書込みが可能なＩＣタグは、物流・個人情報管理用途に今後大きな市場が期待されており、この中には多数の演算素子が組み込まれている。
【０００５】
一方、表示素子・演算素子に用いられる一般的な能動素子は、半導体材料、第一の電極（ゲート電極）、第二の電極（ソース電極）、第三の電極（ドレイン電極）を有したトランジスタ構造である。このトランジスタの一般的な構造を図１（プレナー型）、図２（逆スタガー型）に示す。
【０００６】
トランジスタの動作速度の指標となる遮断周波数の向上のためには、半導体材料の移動度向上以外に、トランジスタのチャネル長の短チャネル化が挙げられる。しかし、１μm前後からそれ以下のチャネル長にソース・ドレイン間距離をパターニングするためには、一般に煩雑な工程や高額の製造装置が必要であるため、これは製造コストの増加といった問題点を有していた。
【０００７】
さらに遮断周波数向上のためには、素子内部の寄生容量の低減が必要である。これは、例えば、図１の場合は、ゲート電極とソース電極、及びゲート電極とドレイン電極間が、ゲート絶縁膜を狭持することで寄生容量が形成されている。
【０００８】
この寄生容量が大きい場合、ゲート電圧の印加によって回路動作に無関係な部位に充電を行うこととなるため、高速応答が困難なものとなる。またゲート電源が高周波の場合は、ゲート電流がソース、ドレインに流れ、素子の消費電力が非常に大きなものとなり、特にモバイル用途の様にバッテリー駆動するアプリケーションには適用が困難なものとなる。
【特許文献１】特開２００５−１９４４６号公報
【特許文献２】特開２００４−３４９２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したトランジスタにおいて、寄生容量が大きい場合、ゲート電圧の印加によって回路動作に無関係な部位に充電を行うこととなるため、高速応答が困難なものとなる。またゲート電源が高周波の場合は、ゲート電流がソース、ドレインに流れ、素子の消費電力が非常に大きなものとなり、特にモバイル用途の様にバッテリー駆動するアプリケーションには適用が困難なものとなる。
【００１０】
したがって、ゲート電極とソース／ドレイン電極は殆ど重ならない様にアライメントする必要が生じるが、特に基板材料が樹脂フィルムの様に収縮し易い材質であった場合、このアライメントは大面積になればなるほど非常に困難なものとなる。
【００１１】
このような問題を解決するため、図３、４の構造の薄膜トランジスタ（ＴＦＴ）が想定される手段として考えられる。この構造の場合、第一の電極層の膜厚によってチャネル長が規定されるため短チャネル化が容易であるだけでなく、ゲート電極とソース／ドレイン電極とがセルフアライメント可能であり、寄生容量を非常に小さくすることが可能であるため、遮断周波数の向上が可能となる。
【００１２】
一方、基板材料について、様々なプロセスを経て作製される薄膜トランジスタ（TFT）は、高温のプロセスが必要な場合が生じる。よって、その場合、基板材料は高耐熱の材料が好ましく、また表示素子を駆動するTFT用基板は可視光に対する透明性が必要であるため、一般にSiO2等の無機材料が用いられる。仮に高温のプロセスが必要なく、樹脂のフレキシブルな基板材料を適用する場合においても、一般に樹脂フィルムはガス透過性が大きく、大気中の水分や酸素によってTFTの特性が変化してしまう場合が多く、ガス透過性を極力小さくするため、電子デバイス用途の樹脂フィルム基板の場合はSiN、SiO2等の無機材料を表面コートしている場合が多い。
【００１３】
また、図１の様な構造の電界効果型トランジスタ（ＦＥＴ）におけるゲート絶縁膜、及び図３、４の構造における絶縁層は、MHｚ以上の非常に高い周波数における使用を前提とした場合、その周波数特性から無機材料が好ましく、一般にMOS型FETのゲート絶縁膜としてSiO2、SiN、SiON等が用いられている。よって、図３、４の構造においても、無機材料を絶縁層とすることが好ましい。
【００１４】
しかしながら、例えば、図３で基板表面にSiO2等の無機材料を用いた場合、第二の電極層と絶縁層との界面、第三の電極層と絶縁層との界面の接着性に問題を有する場合が考えられ、電子素子の作製が困難となる。また図４の場合も同様に、絶縁層が無機材料から成っている場合、第二の電極層と絶縁層との界面、第三の電極層と絶縁層との界面、導電層と絶縁層との界面の密着性に問題を有する場合があり、この場合も同様に、素子作製が困難となるといった問題を有することが考えられる。
【００１５】
また、図３において絶縁層と基板材料が共に無機材料の場合も同様に、第二の電極層と絶縁層との界面、第三の電極層と絶縁層との界面、導電層と絶縁層との界面の密着性に問題を有する場合が十分考えられる。
【００１６】
このような密着性の問題は、特に基板が可撓性を有する樹脂フィルムの様な場合に顕著になり、基板が湾曲することにより、電子素子が基板から剥がれる場合がある。また、基板の可撓性の有無に関わらず、電子素子の作製工程の途中で導電性材料の薄膜が基板から剥がれ落ちる場合もある。
【００１７】
したがって、本発明は上述に鑑みてなされたものであり、基板又は絶縁層の無機材料と電極層及び導電層との界面の密着性を改善し、かつ、高速応答を実現して安価に作製できる電子素子及びその製造方法、並びに当該電子素子を有する表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
本発明者らは、上述の課題を解決するために鋭意検討した結果、本発明を完成するにいたった。
【００１９】
即ち、本発明の電子素子は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、及び該無機材料と第三の電極層との界面に接着層を設けていることを特徴とする。
【００２０】
また、本発明の電子素子は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする。
【００２１】
また、本発明の電子素子は、基板上の溝内外部に、電極パターンを形成してなるとともに、該電極パターンは溝深さに起因する段差部分によって溝底部に形成された領域（以下、導電層）と溝外部に形成された領域（以下、第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても、第二の電極層、第三の電極層、導電層は互いに分離形成された独立領域を構成する電極層であり、さらに溝内部に半導体層、絶縁層、第一の電極層が順次積層され、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする。
【００２２】
ここで、上記のいずれか一つに記載の電子素子において、好ましくは、基板が可撓性を有する。
【００２３】
また、本発明の電子素子の製造方法は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、及び該無機材料と第三の電極層との界面に接着層を設けることを特徴とする。
【００２４】
また、本発明の電子素子の製造方法は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けることを特徴とする。
【００２５】
また、本発明の電子素子の製造方法は、基板上の溝内外部に、電極パターンを形成してなるとともに、該電極パターンは溝深さに起因する段差部分によって溝底部に形成された領域（以下、導電層）と溝外部に形成された領域（以下、第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても、第二の電極層、第三の電極層、導電層は互いに分離形成された独立領域を構成する電極層であり、さらに溝内部に半導体層、絶縁層、第一の電極層が順次積層され、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けることを特徴とする。
【００２６】
さらに、本発明の表示装置は、上記のいずれか一つに記載の電子素子を備えた表示装置であることを特徴とする。
【発明の効果】
【００２７】
本発明によると、基板又は絶縁層の無機材料と電極層及び導電層との界面の密着性を高め、且つ、高速応答をも実現して安価に作製できる電界効果型の薄膜トランジスタ等の電子素子及びそれの製造方法、並びにその電子素子を用いた表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２８】
次に、本発明を実施するための最良の形態を図面と共に説明する。
【００２９】
本発明において、「電子素子」としては、例えば、トランジスタ、ダイオード等の半導体素子、導線、抵抗器、コンデンサ、コイル等の電気回路構成素子、光電変換素子、熱電変換素子等のエネルギー変換素子、ＥＬ、液晶、ＦＥＤ等の表示素子を指す。
【００３０】
本発明の第一の実施形態によると、本発明の電子素子は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用いる電子素子であって、第二の電極層と第三の電極層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、及び該無機材料と第三の電極層との界面に接着層を設けていることを特徴とする。これによって、低コスト、且つ、高速応答のトランジスタなどの電子素子が作製可能となる。
【００３１】
上述した本実施形態の電子素子の構成例を図５に示す。
【００３２】
本実施形態において、接着層は、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を用いることができる。また、ヘキサメチルジシラザン（HMDS）、フェニルトリクロロシラン、オクタデシルトリメトキシシラン（OTS）、１０−ウンデセニルジメチルクロロシラン、１１−ブロモウンデシルジメチルクロロシラン、１１−ブロモウンデシルトリメトキシシラン、１−クロロエチルトリクロロシラン、２−（３、４−エポキシシクロヘキシルエチル）トリメトキシシラン、３−（２、４−ジニトロフェニルアミノ）プロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アリルアミノプロピルトリメトキシシラン、３−イソシアネートプロピルジメチルクロロシラン、３−イソシアネートプロピルトリエトキシシラン、３−イソシアネートプロピルトリメトキシシラン、トリメトキシビニルシラン、ビニルトリクロロシラン、メルカプトメチルトリメトキシシラン、Ｏ−アリロキシ（ポリエチレンオキシ）トリイソプロポキシチタン等のシランカップリング剤、チタンカップリング剤も適用可能である。
【００３３】
また本実施形態において、第一の電極層、第二の電極層、第三の電極層及び導電層には、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、スズ（Ｓｎ）等の金属、ＩＴＯ、ＩＺＯ等の合金が適用可能である。
【００３４】
また本実施形態において、半導体層には、フルオレン及びその誘導体、フルオレノン及びその誘導体、ポリ（Ｎ−ビニルカルバゾール）誘導体、ポリグルタミン酸γ−カルバゾリルエチル誘導体、ポリビニルフェナントレン誘導体、ポリシラン誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体；モノアリールアミン、トリアリールアミン誘導体等のアリールアミン誘導体；ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体；ピレン−ホルムアルデヒド、ポリビニルピレン等のピレン誘導体；α−フェニルスチルベン誘導体、ビススチルベン誘導体等のスチルベン誘導体；エナミン誘導体；ポリアルキルチオフェン等のチオフェン誘導体；ペンタセン、テトラセン、ビスアゾ、トリスアゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素；銅フタロシアニン、チタニルフタロシアニン等のフタロシアニン系色素等の有機半導体材料、ＣｄＳ、ＺｎＯ、ＰｂＴｅ、ＰｂＳｎＴｅ、ＩｎＧａＺｎＯ、ＧａＰ、ＧａＡｌＡｓ、ＧａＮ等の無機半導体材料、多結晶シリコン、アモルファスシリコン等のシリコン半導体材料等を用いることができる。
【００３５】
また本実施形態において、絶縁層としては、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を用いることができる。
【００３６】
また本実施形態において、絶縁層の体積固有抵抗は、１×１０１３Ω・ｃｍ以上であることが好ましく、１×１０１４Ω・ｃｍ以上がさらに好ましい。
【００３７】
本実施形態において基板材料は、ＳｉＯ２等の無機材料の他、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料、及びこれらに対してＳｉＮ、ＳｉＯ２等の無機材料をコーティングしたものが用いられる。
【００３８】
また、本実施形態の電子素子は、例えば、以下に記載のように製造される。
【００３９】
まず、基板上に第一の電極層（ゲート電極）を形成する。次に、上述で形成した第一の電極層を覆うようにして、絶縁層（ゲート絶縁膜）を形成する。次いで、基板上に上記第一の電極層を除いた領域に、接着層を形成する。さらに、上述で形成した接着層上に絶縁層で覆われた第一の電極層の領域も含み、基板上に電極層を成膜する。次いで、上述までの工程で形成した積層体をエッチング液に浸漬して、チャネルを形成する。これによって、ゲート電極層である第一の電極層の上部に形成された電極は導電層となり、ゲート電極の左右に導電層と段差を有した、第二の電極及び第三の電極を形成する。第二の電極及び第三の電極は、それぞれ、ソース電極及びドレイン電極となる。最後に、上述で形成した上に、導電層と第二の電極との間、導電層と第三の電極との間の段差部を被覆して、且つ、第二の電極及び第三の電極の一部を覆い、さらに導電層を全体に被覆するように半導体層を形成して、本実施形態の電子素子が製造される。
【００４０】
また、本発明の第二の実施形態によると、本発明の電子素子は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする。これによって、低コスト、且つ、高速応答のトランジスタなどの電子素子が作製可能となる。
【００４１】
上述した本実施形態の構成例を図６、７に示す。
【００４２】
本実施形態において接着層は、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を用いることができる。また、ヘキサメチルジシラザン（HMDS）、フェニルトリクロロシラン、オクタデシルトリメトキシシラン（OTS）、１０−ウンデセニルジメチルクロロシラン、１１−ブロモウンデシルジメチルクロロシラン、１１−ブロモウンデシルトリメトキシシラン、１−クロロエチルトリクロロシラン、２−（３、４−エポキシシクロヘキシルエチル）トリメトキシシラン、３−（２、４−ジニトロフェニルアミノ）プロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アリルアミノプロピルトリメトキシシラン、３−イソシアネートプロピルジメチルクロロシラン、３−イソシアネートプロピルトリエトキシシラン、３−イソシアネートプロピルトリメトキシシラン、トリメトキシビニルシラン、ビニルトリクロロシラン、メルカプトメチルトリメトキシシラン、Ｏ−アリロキシ（ポリエチレンオキシ）トリイソプロポキシチタン等のシランカップリング剤、チタンカップリング剤も適用可能である。
【００４３】
また本実施形態において、第一の電極層、第二の電極層、第三の電極層及び導電層には、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、スズ（Ｓｎ）等の金属、ＩＴＯ、ＩＺＯ等の合金が適用可能である。
【００４４】
また本実施形態において、半導体層には、フルオレン及びその誘導体、フルオレノン及びその誘導体、ポリ（Ｎ−ビニルカルバゾール）誘導体、ポリグルタミン酸γ−カルバゾリルエチル誘導体、ポリビニルフェナントレン誘導体、ポリシラン誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体；モノアリールアミン、トリアリールアミン誘導体等のアリールアミン誘導体；ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体；ピレン−ホルムアルデヒド、ポリビニルピレン等のピレン誘導体；α−フェニルスチルベン誘導体、ビススチルベン誘導体等のスチルベン誘導体；エナミン誘導体；ポリアルキルチオフェン等のチオフェン誘導体；ペンタセン、テトラセン、ビスアゾ、トリスアゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素；銅フタロシアニン、チタニルフタロシアニン等のフタロシアニン系色素等の有機半導体材料、ＣｄＳ、ＺｎＯ、ＰｂＴｅ、ＰｂＳｎＴｅ、ＩｎＧａＺｎＯ、ＧａＰ、ＧａＡｌＡｓ、ＧａＮ等の無機半導体材料、多結晶シリコン、アモルファスシリコン等のシリコン半導体材料等を用いることができる。
【００４５】
また本実施形態において、絶縁層としては、SiO2、SiN、SiON、TaO5、Al2O5、Al2O3等の無機材料の他、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を用いることができる。
【００４６】
本実施形態において、絶縁層の体積固有抵抗は、１×１０１３Ω・ｃｍ以上であることが好ましく、１×１０１４Ω・ｃｍ以上がさらに好ましい。
【００４７】
また本実施形態において基板材料は、SiO2等の無機材料の他、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料、及びこれらに対してSiN、SiO2等の無機材料をコーティングしたものが用いられる。
【００４８】
また、本実施形態の電子素子は、例えば、以下に記載のように製造される。
【００４９】
第一の実施態様と同様に、まず、基板上に第一の電極層（ゲート電極）を形成する。次に、上述で形成した第一の電極を覆い、さらに、第一の電極以外のすべての領域も覆うようにして、絶縁層（ゲート絶縁膜）を基板上に形成する。次いで、上述で形成した絶縁層上に、接着層を形成する。この場合、接着層は、第一の電極層の側面上の絶縁層に設けない場合（図６）と、絶縁層上に均一な層として設ける場合（図７）がある。さらに、上述で形成した接着層上に電極層を成膜する。次いで、上述までの工程で形成した積層体をエッチング液に浸漬して、チャネルを形成する。これによって、ゲート電極である第一の電極層の上部に形成された電極は導電層となり、ゲート電極の左右に導電層と段差を有した、第二の電極及び第三の電極を形成する。第二の電極及び第三の電極は、それぞれ、ソース電極及びドレイン電極となる。最後に、上述で形成した上に、導電層と第二の電極との間、導電層と第三の電極との間の段差部を被覆して、且つ、第二の電極及び第三の電極の一部を覆い、さらに導電層を全体に被覆するように半導体層を形成して、本実施形態の電子素子が製造される。
【００５０】
また、本発明のさらなる第三の実施形態によると、本発明の電子素子は、基板上の溝内外部に、電極パターンを形成してなるとともに、該電極パターンは溝深さに起因する段差部分によって溝底部に形成された領域（以下、導電層）と溝外部に形成された領域（以下、第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても、第二の電極層、第三の電極層、導電層は互いに分離形成された独立領域を構成する電極層であり、さらに溝内部に半導体層、絶縁層層、第一の電極層が順次積層され、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする。これによって、低コスト、且つ、高速応答のトランジスタなどの電子素子が作製可能となる。上述した本発明の構成例を図８、９に示す。上述した本実施形態の構成に適用可能な半導体層、第一の電極層、第二の電極層、第三の電極層、導電層、絶縁層、接着層、基板の各々の材料は、上述の第二の実施形態の電子素子で用いた材料が適用可能である。
【００５１】
また、本実施形態の電子素子は、例えば、以下に記載のように製造される。
【００５２】
まず、溝が形成された基板上に接着層を形成する。この場合、接着層は、溝の側面上に設けない場合（図８）と、溝の側面上も含めて均一な層として設ける場合（図９）がある。次に、上述で形成した接着層上に電極層を成膜する。次いで、上述までの工程で形成した、基板と接着層と電極層の積層体をエッチング液に浸漬して、チャネルを形成する。これによって、基板の溝の底部の電極層（ゲート電極である第一の電極層の下部に形成される電極層）は導電層となり、ゲート電極の左右に導電層と段差を有した、第二の電極及び第三の電極を形成する。第二の電極及び第三の電極は、それぞれ、ソース電極及びドレイン電極となる。次に、上述のエッチング処理が施された積層体の溝内に、均一の膜厚で半導体層を形成する。さらに、絶縁層（ゲート絶縁膜）を均一の膜厚で、上述で形成した半導体層上に形成する。最後に、溝を埋めるように、第一の電極層（ゲート電極）を形成して、本実施形態の電子素子が製造される。
【００５３】
また、本発明の第一、第二及び第三の実施形態の電子素子における製造方法をさらに詳述する。
【００５４】
本発明において、接着層及び絶縁層は、蒸着、スパッタ、ＣＶＤ等の真空成膜プロセス、凸版を用いる印刷法、フレキソ印刷、孔版を用いる印刷法、スクリーン印刷、平版を用いる印刷法、オフセット印刷、凹版を用いる印刷法、グラビア印刷、スピンコート法、ディッピング法、スプレーコート法、インクジェット法等の印刷法を用いて形成することができる。
【００５５】
また、本発明においては、第一の電極層が形成された部位に対して、一義的に、第二の電極層、第三の電極層及び導電層の位置を決定することができるため、アライメントが容易となり、製造コストを低減することが可能となる。なお、第二の電極層、第三の電極層及び導電層は、別々のプロセスで形成してもよいし、同時に形成してもよい。
【００５６】
本発明において、絶縁層は、基板の表面に対して、６０°以上の角度で立ち上がっている部位を有することが好ましく、８０°以上がさらに好ましく、９０°以上が特に好ましい。これにより、第二の電極層及び第三の電極層と、導電層の距離（チャネル長）を規定しやすくなる。例えば、図６に示す、本発明の第二の実施形態の電子素子の状態を参照すると、図１０（ａ）は、絶縁層が基板の表面に対して、９０°で立ち上がっている状態であるが、図１０（ｂ）のように、絶縁層の一部が基板の表面に対して、９０°で立ち上がっている状態でもよい。また、図１０（ｃ）は、基板の表面に対して、９０°より大きい角度で立ち上がっている状態である。なお、第三の実施形態の電子素子の場合は、基板の溝に設けられる絶縁層が基板の表面に対して、この逆の構造が好ましい。
【００５７】
本発明の電子素子は、第二の電極層、第三の電極層及び導電層が同一の材料からなることが好ましい。これにより、第二の電極層、第三の電極層及び導電層を同時に形成することができるため、電子素子を容易に製造することが可能となる。
【００５８】
本発明において、第二の電極層、第三の電極層及び導電層は、蒸着、スパッタ、ＣＶＤ等の真空成膜プロセス、凸版を用いる印刷法、フレキソ印刷、孔版を用いる印刷法、スクリーン印刷、平版を用いる印刷法、オフセット印刷、凹版を用いる印刷法、グラビア印刷等の印刷プロセスを用いることができる。中でも、大面積化、プロセスタクトの向上が容易であることから、フレキソ印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の有版印刷法が好ましい。
【００５９】
本発明の電子素子は、半導体層、絶縁層、第一の電極層、第二の電極層、第三の電極層及び導電層の少なくとも一つが、塗布可能な材料からなることが好ましい。これにより、印刷プロセスを用いて、電子素子を製造することが可能となり、スパッタ等の真空成膜プロセスを用いる場合と比較して、製造コストを低減させることが可能となる。
【００６０】
本発明において、印刷プロセスとしては、凸版を用いる印刷法、フレキソ印刷、孔版を用いる印刷法、スクリーン印刷、平版を用いる印刷法、オフセット印刷、凹版を用いる印刷法、グラビア印刷、スピンコート法、ディッピング法、スプレーコート法、インクジェット法等を用いることができる。中でも、大面積化、プロセスタクトの向上が容易であることから、フレキソ印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の有版印刷法が好ましい。
【００６１】
本発明において、第一の電極層、第二の電極層、第三の電極層及び導電層の塗工液としては、Ａｇ、Ａｕ等のナノ粒子を溶媒中に分散させた金属ナノ粒子分散液、ポリアセチレン系導電性高分子、ポリ（ｐ−フェニレン）及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、ポリアニリン及びその誘導体等のイオン性導電性高分子等の少なくとも１種を溶媒中に溶解又は分散させた溶液又は分散液を用いることができる。また、導電性高分子は、ドーパントをドーピングすることにより導電率を高くして用いてもよい。ドーパントとしては、ポリスルホン酸、ポリスチレンスルホン酸、ナフタレンスルホン酸、アルキルナフタレンスルホン酸等の蒸気圧の低い化合物を用いることが好ましい。
【００６２】
本発明において、半導体層の塗工液としては、フルオレン、ポリフルオレン誘導体、ポリフルオレノン、フルオレノン誘導体、ポリ（Ｎ−ビニルカルバゾール）誘導体、ポリ（γ−カルバゾリルエチルグルタメート）誘導体、ポリビニルフェナントレン誘導体、ポリシラン誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、モノアリールアミン、トリアリールアミン誘導体等のアリールアミン誘導体、ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体、ピレン−ホルムアルデヒド、ポリビニルピレン等のピレン誘導体、α−フェニルスチルベン誘導体、ビススチルベン誘導体等のスチルベン誘導体、エナミン誘導体、ポリアルキルチオフェン等のチオフェン誘導体等の有機半導体材料、ペンタセン、テトラセン、ビスアゾ、トリスアゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素、銅フタロシアニン、チタニルフタロシアニン等のフタロシアニン系色素等の有機半導体材料の少なくとも一種を溶媒に溶解させた溶液又は有機半導体材料、有機絶縁材料を溶解させた溶液中に有機半導体材料を分散させた分散液を用いることができる。
【００６３】
本発明において、接着層及び絶縁層の塗工液としては、ポリイミド樹脂、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂、プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を溶媒に溶解させた溶液又は絶縁材料を溶解させた溶液中に絶縁材料を分散させた分散液を用いることができる。
【００６４】
また、本発明においては、塗布により、金属酸化物ゲル膜を形成し、これを熱処理することにより、無機絶縁材料からなる絶縁膜を形成することができる。金属酸化物ゲル膜は、一般式
Ｍ（ＯＲ）ｎ  又は  ＭＲ（ＯＲ'）ｎ−１
で表される金属アルコキシドを加水分解することにより形成することができる。金属アルコキシドは、加水分解性アルコキシドを有する限り、特に限定されず、２価以上の金属Ｍを含有する。Ｒ及びＲ'は、それぞれ独立に、アルキル基、フェニル基等であり、金属アルコキシドは、単独又は二種以上混合して使用することができる。金属Ｍは、周期表ＩＩＩｂ族又はＩＶ族に属する金属であることが好ましい。周期表ＩＩＩｂ族に属する金属としては、Ａｌ等が挙げられ、周期表ＩＶ族に属する金属としては、ＩＶａ族に属するＴｉ、Ｚｒ、ＩＶｂ族に属するＳｉ等が挙げられる。
【００６５】
また、本発明において、上述した実施形態の電子素子を設けた基板が可撓性を有していることを特徴とする。本発明では、基板又は絶縁層の無機材料と電極層及び導電層との界面に接着層を設けることで、密着性の問題が改善されることによって、フレキシブルな基板が湾曲した場合においても、その上に形成されている電子素子が破損することがない。
【００６６】
また、本発明における可撓性基板は、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート、プルラン、セルロース等の多糖類及びその誘導体等の樹脂材料の他、ステンレス基板の様な金属の薄板材であっても、その表面が絶縁材料でコーティングされていれば本発明で適用可能である。
【００６７】
本発明はまた、上述のいずれか一つの電子素子を用いて、例えば、画像表示装置などの表示装置とすることもできる。
【００６８】
本発明の表示装置の第一の実施形態は、対向して設けられている二つの基板の対向する面の一つに形成されている電極間の電圧の変化によって表示を行い、本発明の電子素子又は電流制御装置が画素スイッチングに用いられている。したがって、低コストで高速応答が可能な表示装置を作製することが可能となる。このような表示装置としては、液晶表示装置、電気泳動表示装置、プラズマ表示装置等が挙げられる。
【００６９】
図１０に、液晶表示装置の構成例を示す。階調信号線からは、各々の画素の階調にしたがって、電圧が印加されている。走査線からは、１ライン毎に順次ＯＮ／ＯＦＦの信号電圧が印加され、一画面の走査が終了した後、次画面の走査が開始される。動画対応の場合、この間隔は、５０Ｈｚ以上（１／５０秒以下）であることが望ましい。コンデンサは、一画面から次画面の走査に移るまでの時間、階調信号の電圧を充電し、液晶セルに電圧を印加する機能を有する。
【００７０】
本発明の表示装置の第二の実施形態は、対向して設けられている二つの基板の対向する面の一つに形成されている電極間に流れる電流によって表示を行い、本発明の電子素子又は電流制御装置が画素スイッチング又は画素駆動に用いられている。したがって、低コストで高速応答が可能な表示装置を作製することが可能となる。このような表示素子としては、ＥＬ表示装置、エレクトロクロミック表示装置、エレクトロデポジション表示装置等が挙げられる。
【００７１】
図１１に、ＥＬ表示装置の１画素を取り出した構成例を示す。走査線から画素スイッチング用ＴＦＴに電圧が印加されると、コンデンサに電荷が充電され、画素駆動用ＴＦＴの第一の電極Ｇに電圧が印加され、電流供給線から電流がＥＬ素子に供給され、発光する。コンデンサは、一画面から次画面の走査に移るまでの時間、電荷が充電されるため、画素駆動用ＴＦＴは、ＯＮ状態となり、ＥＬ素子の発光が継続する。
【実施例】
【００７２】
以下の実施例は本発明を具体的に説明するものであるが、本発明はこの実施例により限定されるものではない。
【００７３】
（実施例１）
本実施例において、図７の構成の電子素子を上述した製造方法にしたがって作製した。本実施例の電子素子の各構成要素は、以下の材料を用いた。
・基板：SiO2
・絶縁層：SiO2
・接着層：パリレンC
・第一の電極層：Al
・第二の電極層Au
・第三の電極層：Au
・導電層：Au
・半導体層：ペンタセン
本実施例の電子素子の製造方法を、図１３を参照しながら説明する。
【００７４】
まず、SiO2の基板上に、Ａｌからなるゲート電極としての第一の電極層をフォトリソにより形成した（図１３（ａ）参照）。
【００７５】
次に、上述で形成した、ゲート電極を有する基板上に、均一な膜厚で、SiO2からなるゲート絶縁膜としての絶縁層をＣＶＤにより形成した（図１３（ｂ）参照）。
【００７６】
次いで、上述で形成したゲート絶縁膜上に、均一な膜厚で、パリレンCからなる接着層を同様にＣＶＤで形成した（図１３（ｃ）参照）。
【００７７】
さらに、上述で形成した接着層上にＡｕからなる電極層を蒸着により成膜した（図１３（ｄ）参照）。
【００７８】
次いで、上述の工程まで形成した、基板、ゲート電極、ゲート絶縁膜、接着層及び電極層からなる積層体をヨウ素系Ａｕエッチング液に浸漬し、ゲート電極の側面部の接着層上の電極を除去して、チャネルを形成した。これによって、ゲート電極層の上部に形成された電極を導電層とし、ゲート電極の左右に導電層と段差を有した、第二の電極及び第三の電極を形成した。第二の電極及び第三の電極は、それぞれ、ソース電極及びドレイン電極となる。（図１３（ｅ）参照）。
【００７９】
最後に、上述で形成した電極層の上に、導電層と第二の電極との間、導電層と第三の電極との間の段差部を被覆して、且つ、第二の電極及び第三の電極の一部を覆い、さらに導電層を全体に被覆するように半導体層を形成した（図１３（ｆ）参照）。
【００８０】
次に、上述の方法で製造した電子素子の高速応答性を評価するために、図１４の評価装置を用いて、得られた図１５のグラフから動作速度の指標となる遮断周波数を測定した。
【００８１】
図１４の評価装置において、第一の電源を-9〜-10Ｖ（サイン波）、第二の電源を-15V、負荷抵抗を１KΩとして評価した。
【００８２】
この条件において、出力（output）の電圧振幅を負荷抵抗で割った値を電流振幅とし、低周波領域（5KHz）における振幅が3dB減衰した時の周波数を遮断周波数とした。この評価により、遮断周波数の値として1.4MHｚが得られた（図１５参照）。
【００８３】
（比較例）
上述した実施例で接着層を成膜せずに、上述の実施例の電子素子の製造方法にしたがって電子素子の作製を行ったところ、図１３（ｄ）までの工程で得られた基板、ゲート電極、ゲート絶縁膜及び電極層の積層体をエッチング液に浸漬した際に、Ａｕ電極が剥がれてしまい、最終的な電子素子の作製に至らなかった。
【００８４】
したがって、本発明では、基板又は絶縁層の無機材料と電極層及び導電層との界面に接着層を備えることによって、電子素子の基板が可撓性を有する場合でも基板上に設けた、薄膜トランジスタなどの電子素子が基板から剥がれ落ちることなく、且つ、高速応答を実現して安価に作製できる、電子素子を提供することができる。さらに本発明は、上述した電子素子を備える表示装置を提供できる。
【００８５】
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の趣旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００８６】
【図１】プレナー型半導体の一般的な構造を示す図である。
【図２】逆スタガー型半導体の一般的な構造を示す図である。
【図３】薄膜トランジスタの構造の一例を示す図である。
【図４】薄膜トランジスタの構造の一例を示す図である。
【図５】本発明の電子素子の構造の一例を示す図である。
【図６】本発明の電子素子の構造の一例を示す図である。
【図７】本発明の電子素子の構造の一例を示す図である。
【図８】本発明の電子素子の構造の一例を示す図である。
【図９】本発明の電子素子の構造の一例を示す図である。
【図１０】本発明で用いられる絶縁層の構成例を示す断面図である。
【図１１】液晶表示装置の構成例を示す模式図である。
【図１２】ＥＬ表示装置の１画素を取り出した構成例を示す模式図である。
【図１３】本発明の電子素子の作製工程を示す図である。
【図１４】実施例１で用いた評価装置の構成を示す図である。
【図１５】実施例１で作製した電子素子の遮断周波数を求めるグラフを示す図である。
【図１】
2009021309.tif 000003
【図２】
2009021309.tif 000004
【図３】
2009021309.tif 000005
【図４】
2009021309.tif 000006
【図５】
2009021309.tif 000007
【図６】
2009021309.tif 000008
【図７】
2009021309.tif 000009
【図８】
2009021309.tif 000010
【図９】
2009021309.tif 000011
【図１０】
2009021309.tif 000012
【図１１】
2009021309.tif 000013
【図１２】
2009021309.tif 000014
【図１３】
2009021309.tif 000015
【図１４】
2009021309.tif 000016
【図１５】
2009021309.tif 000017