(57)【要約】【課題】電気光学装置において、外部回路から供給されるイネーブル信号の系列数を少なくする。【解決手段】電気光学光学装置は、転送信号Ｐｉを順次出力するシフトレジスタ５１０と、２系列の第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２を各系列毎に分割して、転送信号Ｐｉのパルス幅より狭いパルス幅を有する４系列の第２イネーブル信号ＥＮＢｓ１〜ＥＮＢｓ４を生成するイネーブル信号分割回路６０ａ及び６０ｂと、転送信号Ｐｉの各パルスを各系列毎の第２イネーブル信号ＥＮＢｓ１〜ＥＮＢｓ４を基に整形する論理回路５２０とを備える。【選択図】図４
2009180969.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
互いに交差して延びる複数のデータ線及び複数の走査線と、
前記データ線及び前記走査線の交差に対応して設けられた複数の画素部と、
所定周期のクロック信号に基づいて複数の段の各々から転送信号を順次出力するシフトレジスタと、
１以上の系列の第１イネーブル信号を各系列毎に分割して、前記第１イネーブル信号の系列数より多い系列数で且つ前記転送信号のパルス幅より狭いパルス幅を有する複数系列の第２イネーブル信号を生成するイネーブル信号分割回路と、
前記転送信号及び前記第２イネーブル信号が入力され、該入力された転送信号の各パルスを各系列毎の前記第２イネーブル信号を基に整形することによって前記転送信号のパルス幅を前記第２イネーブル信号の各系列のパルス幅に制限する論理回路と
を備えており、
前記走査線及び前記データ線の少なくとも一方は、前記パルス幅が制限された転送信号に基づいて選択される
ことを特徴とする電気光学装置。
【請求項２】
前記イネーブル信号分割回路は、前記第１イネーブル信号を前記クロック信号に基づいて分割することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記イネーブル信号分割回路は、前記第１イネーブル信号と前記クロック信号との論理演算を行うことにより、前記第１イネーブル信号を分割することを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記イネーブル信号分割回路は、前記第１イネーブル信号の各系列につき２系列ずつ前記第２イネーブル信号に分割することを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記シフトレジスタは、前記クロック信号として互いに位相が反転された第１及び第２クロック信号に基づいて前記転送信号を出力し、
前記イネーブル信号分割回路は、前記第１イネーブル信号の各系列について、前記第１及び第２クロック信号の各々と論理積をとることにより前記２系列の第２イネーブル信号に分割する
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、例えばＴＦＴ（Thin Film Transistor）等の半導体素子が形成されたＴＦＴアレイ基板と、この基板上に形成された複数の画素部と、各画素部を駆動するための複数の走査線及びデータ線とを備えている。
【０００３】
ＴＦＴアレイ基板上には、データ線及び走査線を駆動するためのデータ線駆動回路及び走査線駆動回路等の各種回路が内蔵される。特許文献１に開示されているように、データ線駆動回路又は走査線駆動回路は、シフトレジスタから順次出力される転送信号に基づいて、データ線又は走査線を選択する。特許文献１によれば、データ線駆動回路又は走査線駆動回路の駆動周波数が高周波数化するのに追従して、高精細な画像表示を実現するために、データ線又は走査線の選択タイミングを、複数系列のイネーブル信号により夫々規定する。より具体的には、例えば走査線駆動回路において、論理回路では、シフトレジスタから出力される各転送信号のパルスを、複数系列のイネーブル信号を順次に選択し整形する。ここに、シフトレジスタの段数を削減し、駆動周波数を低周波数化するために、特許文献１によれば、転送信号の一出力につき、複数系列のイネーブル信号のうち少なくとも２以上の系列のイネーブル信号との論理演算を行うことで、これらイネーブル信号の系列数に対応するデータ線又は走査線を選択可能とする。
【０００４】
【特許文献１】特開２０００−２２７７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したような電気光学装置によれば、複数系列のイネーブル信号は、ＴＦＴアレイ基板に実装される外部回路において生成されてデータ線駆動回路又は走査線駆動回路に供給される。従って、ＴＦＴアレイ基板上には、外部回路における各種信号を入出力するための外部回路接続端子が設けられるが、これらの端子数は入出力されるイネーブル信号の系列数に伴い多くなる。その結果、外部回路接続端子の一端子当りの実装面積が小さくなり、基板の小型化が困難となる等の問題点が生じる。また、外部回路からの供給経路においてイネーブル信号の系列間でばらつきが大きくなると、データ線又は走査線の選択タイミングにもばらつきが生じて、表示不良を生じるおそれがある。
【０００６】
よって、本発明は、例えば上記問題点に鑑み成されたものであり、外部回路から供給されるイネーブル信号の系列数を少なくすることにより、例えば小型化しつつ高品質な表示を行うことが可能な電気光学装置及びこのような電気光学装置を備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る電気光学装置は上記課題を解決するために、基板上に、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられた複数の画素部と、所定周期のクロック信号に基づいて複数の段の各々から転送信号を順次出力するシフトレジスタと、１以上の系列の第１イネーブル信号を各系列毎に分割して、前記第１イネーブル信号の系列数より多い系列数で且つ前記転送信号のパルス幅より狭いパルス幅を有する複数系列の第２イネーブル信号を生成するイネーブル信号分割回路と、前記転送信号及び前記第２イネーブル信号が入力され、該入力された転送信号の各パルスを各系列毎の前記第２イネーブル信号を基に整形することによって前記転送信号のパルス幅を前記第２イネーブル信号の各系列のパルス幅に制限する論理回路とを備えており、前記走査線及び前記データ線の少なくとも一方は、前記パルス幅が制限された転送信号に基づいて選択される。
【０００８】
本発明に係る電気光学装置によれば、動作時において複数のデータ線及び走査線が順次に選択されることにより、データ線及び走査線の交差に対応して設けられた画素部が駆動され、複数の画素部が配列された画素領域（或いは「画像表示領域」とも呼ぶ。）において画像表示を行うことが可能となる。
【０００９】
本発明に係る電気光学装置では、データ線及び走査線の少なくとも一方を選択するための駆動回路の一部としてシフトレジスタ、イネーブル信号分割回路及び論理回路が同一基板上に設けられる。即ち、シフトレジスタ、イネーブル信号分割回路及び論理回路は、基板上で、複数のデータ線に所定の順番で画像信号を供給するデータ線駆動回路の一部或いは複数の走査線に所定の順番で走査信号を供給する走査線駆動回路の一部を構成する。
【００１０】
シフトレジスタは、クロック信号に基づいて複数の段の各々から転送信号を順次に出力する。
【００１１】
イネーブル信号分割回路には、基板上に設けられた外部回路接続端子を介して基板に実装される外部回路から１以上の系列の第１イネーブル信号が供給される。イネーブル信号分割回路は、第１イネーブル信号の各系列毎に、２以上の系列ずつ第２イネーブル信号に分割して、併せて複数系列の第２イネーブル信号を生成する。即ち、イネーブル信号分割回路では、第１イネーブル信号の系列数より多い系列数の第２イネーブル信号が生成される。
【００１２】
論理回路は、複数系列の第２イネーブル信号を順次選択し、シフトレジスタから入力される転送信号のパルスを整形する。これにより、論理回路において、各転送信号のパルス幅は、第２イネーブル信号の各系列毎のパルス幅に制限される。即ち、転送信号のパルス幅は、より狭い第２イネーブル信号の各系列毎のパルス幅に制限される。データ線又は走査線は、このようにパルス幅が制限されて論理回路から出力される転送信号に基づくタイミングで選択される。即ち、データ線又は走査線の選択タイミングは複数系列の第２イネーブル信号によって夫々規定される。
【００１３】
従って、シフトレジスタが高周波数化されたとしても、パルス幅が制限された各転送信号について、時間的に相前後するパルスが互いに重なり合うのを防止し、データ線又は走査線の選択を的確なタイミングで行うことが可能となる。尚、論理回路において、シフトレジスタからの転送信号の一出力につき第２イネーブル信号の全ての系列或いは少なくとも２以上の系列と論理演算を行うことで、転送信号を時分割して出力することにより、シフトレジスタを低周波数化することが可能である。
【００１４】
よって、本発明の電気光学装置によれば、例えば外部回路から供給されるイネーブル信号の系列数を、第１イネーブル信号の系列数として、基板上の論理回路に入力される第２イネーブル信号の系列数より少なくすることができる。従って、イネーブル信号を入力するための外部回路接続端子の数を、第１イネーブル信号の系列数に応じて少なくすることが可能となる。よって、外部回路接続端子の一端子当りの実装面積を大きくしつつ、基板を小型化することが可能となる。また、外部回路から供給されるイネーブル信号の系列数を少なくすることで、この供給経路における系列間で信号のばらつきが大きくなるのを防止することができる。その結果、データ線又は走査線の選択タイミングのばらつきを抑制し、表示品位が劣化するのを防止することが可能となる。
【００１５】
以上により、本発明の電気光学装置によれば、例えば小型化しつつ高品位な表示を行うことが可能となる。
【００１６】
本発明に係る電気光学装置の一態様では、前記イネーブル信号分割回路は、前記第１イネーブル信号を前記クロック信号に基づいて分割する。
【００１７】
この態様によれば、イネーブル信号分割回路において、各系列毎に第１イネーブル信号を、クロック信号に基づくタイミングで２以上の系列の第２イネーブル信号に分割する。従って、この態様によれば、シフトレジスタと共通のクロック信号に基づいて第１イネーブル信号を分割することにより、このクロック信号とは別途の信号を利用する場合と比較して、外部回路からの信号の入出力数を低減することが可能となる。従って、外部回路接続端子の数をより低減することができる。
【００１８】
この、第１イネーブル信号をクロック信号に基づいて分割する態様では、前記イネーブル信号分割回路は、前記第１イネーブル信号と前記クロック信号との論理演算を行うことにより、前記第１イネーブル信号を分割するように構成してもよい。
【００１９】
この場合には、イネーブル信号分割回路は、第１イネーブル信号をクロック信号に基づいてより容易に分割することが可能となり、論理演算として論理積等を行うことが可能なようにＡＮＤ回路等を配置することで、より簡易な構成とすることができる。
【００２０】
本発明に係る電気光学装置の他の態様では、前記イネーブル信号分割回路は、前記第１イネーブル信号の各系列につき２系列ずつ前記第２イネーブル信号に分割する。
【００２１】
この態様によれば、イネーブル信号分割回路において、複数系列として偶数系列の第２イネーブル信号が生成される。尚、論理回路においては、このように生成された第２イネーブル信号の偶数系列の各々に基づいて、転送信号を整形するようにしてもよいし、例えば論理演算において奇数系列の第２イネーブル信号として、これら奇数系列の第２イネーブル信号により転送信号を整形するようにしてもよい。
【００２２】
この態様では、イネーブル信号分割回路において、１系列の第１イネーブル信号につき２系列の第２イネーブル信号が生成されるため、第２イネーブル信号の系列数に応じて第１イネーブル信号が高周波数化するのを防止すると共に、比較的簡易な構成により、より容易に偶数系列の第２イネーブル信号を生成することが可能となる。
【００２３】
この、第１イネーブル信号の各系列につき２系列ずつ第２イネーブル信号に分割する態様では、前記シフトレジスタは、前記クロック信号として互いに位相が反転された第１及び第２クロック信号に基づいて前記転送信号を出力すると共に、前記イネーブル信号分割回路は、前記第１イネーブル信号の各系列について、前記第１及び第２クロック信号の各々と論理積をとることにより前記２系列の第２イネーブル信号に分割するように構成してもよい。
【００２４】
この場合には、イネーブル信号分割回路において、シフトレジスタと共通の第１及び第２クロック信号に基づいて、より容易に偶数系列の第２イネーブル信号を生成することができると共に、安定した信号出力の実現や消費電力の軽減等の利点を得ることが可能となる。
【００２５】
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００２６】
本発明の電子機器は上述した本発明の電気光学装置を具備しているため、例えば小型化しつつ高品位の画像を表示可能な、例えば、投射型表示装置、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種の電子機器に本発明に係る電子機器を適用可能である。
【００２７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００２８】
以下図面を参照しながら、本発明に係る電気光学装置並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例に挙げる。
【００２９】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００３０】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板等の透明基板、或いはシリコン基板である。対向基板２０は例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３１】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００３２】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００３３】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、サンプリング回路７、走査線駆動回路１０４及び外部回路接続端子１０２がそれぞれ形成される。
【００３４】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００３５】
走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００３６】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して設けられており、該端子１０６に電気的に接続されている。
【００３７】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング素子としての画素スイッチング用ＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。
【００３８】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００３９】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、各々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００４０】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００４１】
次に、本実施形態における液晶装置の特徴的な構成について、図３から図５を参照して説明する。ここに、図３は、ＴＦＴアレイ基板上の画像表示領域及び周辺領域の各々における各種構成要素の配置関係や電気的な接続関係等の構成を概略的に示すブロック図であり、図４は、図３に示す構成のうち転送信号の整形に関する回路系を示す回路図であり、図５は図４に示すイネーブル信号分割回路の回路構成の一例を示す回路図である。
【００４２】
図３において、本実施形態に係る液晶装置は、ＴＦＴアレイ基板１０と対向基板２０（図１及び図２参照）とが液晶層を介して対向配置され、画像表示領域１０ａにおいて区画配列された画素電極９ａに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。本実施形態に係る液晶装置はＴＦＴアクティブマトリクス駆動方式を採り、ＴＦＴアレイ基板１０における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線１１ａ及びデータ線６ａとが形成され、走査線１１ａ及びデータ線６ａの交差に対応して画素に対応する画素部が構築されている。尚、画素部の詳細な構成については図示を省略してあるが、各画素電極９ａとデータ線６ａとの間の電気的な経路において、走査線１１ａを介して夫々供給される走査信号に応じて導通、非導通が制御されるトランジスタまたは薄膜トランジスタ（ＴＦＴ）などの画素スイッチング素子や、画素電極９ａに印加した電圧を維持するための蓄積容量が設けられている。
【００４３】
また、本実施形態に係る液晶装置は、画像表示領域１０ａの周辺領域に形成されたデータ線駆動回路１０１、サンプリング回路７及び走査線駆動回路１０４等の駆動回路を備えている。
【００４４】
図３又は図４に示すように、データ線駆動回路１０１は、シフトレジスタ５１０、及び論理回路５２０を備えている。
【００４５】
シフトレジスタ５１０は、データ線駆動回路１０１内に入力される所定周期のＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸＢ（図４参照））、シフトレジスタスタート信号ＤＸに基づいて、各段から転送信号Ｐｉ（ｉ＝１、・・・、ｎ／２）を順次出力するように構成されている。尚、Ｘ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢは本発明に係る「第１及び第２クロック信号」の一例である。
【００４６】
論理回路５２０は、転送信号Ｐｉをイネーブル信号分割回路６０（即ち、図４におけるイネーブル信号分割回路６０ａ及び６０ｂ）から出力される第２イネーブル信号に基づいて整形し、それを基にして最終的にサンプリング回路駆動信号Ｓｊ（ｊ＝１、・・・、ｎ）を出力する。尚、本実施形態では、論理回路５２０が４系列の第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４に基づいて転送信号Ｐｉの整形を行う場合について説明する。
【００４７】
図４に示すように、論理回路５２０の各段には、ＡＮＤ回路５２０ａ及びＯＲ回路５２０ｂが含まれている。論理回路５２０の各段において、ＡＮＤ回路５２０ａによって、シフトレジスタ５１０から入力される転送信号Ｐｉは、順次に選択される４系列の第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４のいずれかとの論理積が演算され、ＯＲ回路５２０ｂに出力信号Ｑｊが生成されて出力される。このように論理積を求めることにより、シフトレジスタ５１０から順次出力された転送信号Ｐｉの各々の波形は、よりパルス幅の狭い第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４の波形に基づいてトリミングされ、パルス幅が第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４の各系列のパルス幅に制限され、出力信号Ｑｊとして出力される。
【００４８】
論理回路５２０の各段におけるＯＲ回路５２０ｂは、出力信号Ｑｊ及び外部回路からの入力信号ＮＲＧの論理和を演算し、サンプリング回路駆動信号Ｓｊとしてサンプリング回路７に出力する。従って、論理回路５２０では、サンプリング回路駆動信号Ｓｊのパルス周期や、立ち上がり時及び立ち下がり時の歪み具合を含めたパルス形状を所定値或いは所定形状に規定できる。
【００４９】
ここに、論理回路５２０の各段について相隣接する段のＡＮＤ回路５２０ａは対をなし、一対の組毎にシフトレジスタ５１０から転送信号Ｐｉが入力されるように構成されている。対をなすＡＮＤ回路５２０ａは、転送信号Ｐｉが同時に入力されるので、夫々が相異なるタイミングでサンプリング回路駆動信号Ｓｊを出力するように、第２イネーブル信号ＥＮＢ１〜ＥＮＢ４のうち異なる系列の信号が入力されるように構成されている。よって、論理回路５２０においては、一つの転送信号Ｐｉを実質的に時分割し、相異なるタイミングで二つのサンプリング回路駆動信号Ｓｊを出力することが可能となる。これにより、シフトレジスタ５１０の駆動周波数をより低周波数化することができる。
【００５０】
サンプリング回路７は、画像信号線６に供給される画像信号ＶＩＤ１〜ＶＩＤ１２を、サンプリング回路駆動信号Ｓｊに応じてサンプリングし、画像信号の各々をデータ信号としてデータ線６ａに印加する。サンプリング回路７は、例えばＰチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７１からなる。
【００５１】
ここに、画像信号ＶＩＤ１〜ＶＩＤ１２は、例えば外部回路において１２相にシリアル−パラレル展開（即ち、相展開）され、１２本の画像信号線６を介してサンプリング回路７に入力される。このように１２本の画像信号線６に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、データ線６ａへの画像信号入力をグループ毎に行うことができ、駆動周波数が抑えられる。
【００５２】
図３又は図４において、データ線駆動回路１０１では、第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４に基づいて整形された転送信号Ｐｉに基づくタイミングで、サンプリング回路駆動信号Ｓｊが出力され、１２本を一群とするデータ線６ａ毎に画像信号ＶＩＤ１〜ＶＩＤ１２が供給される。即ち、各一群のデータ線６ａは、第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４に基づくタイミングで選択されて駆動される。尚、画像信号は１２相に相展開される場合に限られず、６相、９相、２４相、４８相、９６相、・・・等に相展開するようにしてもよい。
【００５３】
図３において、本実施形態では特に、データ線駆動回路１０１と同一のＴＦＴアレイ基板１０上の周辺領域には、イネーブル信号分割回路６０が設けられている。イネーブル信号分割回路６０は、例えば外部回路から供給される１以上の系列の第１イネーブル信号を、各系列毎に２以上の系列ずつ第２イネーブル信号に分割して、併せて複数系列の第２イネーブル信号を生成することが可能なように構成されている。
【００５４】
より具体的には、図４において、イネーブル信号分割回路６０ａ及び６０ｂは夫々、例えば外部回路から供給される２系列の第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２の各系列毎に設けられる。２つのイネーブル信号分割回路６０ａ及び６０ｂは夫々、２系列の第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２の各系列につき、２系列の第２イネーブル信号ＥＮＢｘ１及びＥＮＢｘ３、若しくはＥＮＢｘ２及びＥＮＢｘ４に分割する。即ち、２つのうち一方のイネーブル信号分割回路６０ａでは、１系列の第１イネーブル信号ＥＮＢｓ１を２系列の第２イネーブル信号ＥＮＢｘ１及びＥＮＢｘ３に分割し、他方のイネーブル信号分割回路６０ｂでは、１系列の第１イネーブル信号ＥＮＢｓ２を２系列の第２イネーブル信号ＥＮＢｘ２及びＥＮＢｘ４に分割する。
【００５５】
よって、本実施形態では、イネーブル信号分割回路６０ａ及び６０ｂに供給される第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２が夫々分割されて、偶数系列即ち４系列の第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４が生成される。尚、本実施形態では、第１イネーブル信号は２系列の場合に限定されず、更に第２イネーブル信号は４系列且つ偶数系列の場合に限定されない。上述したように、データ線駆動回路１０１の論理回路５２０では、イネーブル信号分割回路６０ａ及び６０ｂにおいて生成された第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４の全てに基づく場合に限られず、例えば論理演算において奇数系列の第２イネーブル信号とし、これらに基づいて転送信号を整形するようにしてもよい。
【００５６】
また、イネーブル信号分割回路６０ａ及び６０ｂの各々は、第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２のうち対応する一方を、シフトレジスタ５１０と共通のＸ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢに基づいて分割するように構成されている。
【００５７】
図５に示すように、イネーブル信号分割回路６０ａは、ＮＡＮＤ回路６１及びＮＯＴ回路６２を含んで構成されている。ＮＡＮＤ回路６１は、Ｘ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢの各々に対応して設けられており、各ＮＡＮＤ回路６１は、Ｘ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢのうち対応する一方と、第１イネーブル信号ＥＮＢｓ１との論理積をとり、ＮＯＴ回路６２を介して第２イネーブル信号ＥＮＢｘ１或いはＥＮＢｘ３として出力する。即ち、Ｘ側クロック信号ＣＬＸに対応して設けられたＮＡＮＤ回路６１は、Ｘ側クロック信号ＣＬＸと第１イネーブル信号ＥＮＢｓ１との論理積をとり、その出力側に電気的に接続されたＮＯＴ回路６２を介して第２イネーブル信号ＥＮＢｘ１として出力し、一方、Ｘ側クロック信号ＣＬＸの反転信号ＣＬＸＢに対応して設けられたＮＡＮＤ回路６１は、Ｘ側クロック信号ＣＬＸの反転信号ＣＬＸＢと第１イネーブル信号ＥＮＢｓ１との論理積をとり、その出力側に電気的に接続されたＮＯＴ回路６２を介して第２イネーブル信号ＥＮＢｘ３として出力する。
【００５８】
イネーブル信号分割回路６０ｂは、イネーブル信号分割回路６０ａと概ね同様に構成されている。即ち、イネーブル信号分割回路６０ｂは、ＮＡＮＤ回路及びＮＯＴ回路を含んで構成されている。このＮＡＮＤ回路は、Ｘ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢの各々に対応して設けられており、各ＮＡＮＤ回路は、Ｘ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢのうち対応する一方と、第１イネーブル信号ＥＮＢｓ２との論理積をとり、ＮＯＴ回路を介して第２イネーブル信号ＥＮＢｘ２或いはＥＮＢｘ４として出力する。
【００５９】
従って、本実施形態では、イネーブル信号分割回路６０ａ及び６０ｂはより簡易な構成とすることができ、第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２をより容易にＸ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢの各々に基づいて分割することが可能となる。また、図５に示すようなイネーブル信号分割回路６０ａ及び６０ｂの構成によれば、第２イネーブル信号を安定して出力することができる。
【００６０】
走査線駆動回路１０４は、マトリクス状に配置された複数の画素電極９ａをデータ信号及び走査信号により走査線１１ａの配列方向に走査するために、走査信号印加の基準クロックであるＹ側クロック信号ＣＬＹ（及びその反転信号ＣＬＹＢ（図示せず））、シフトレジスタスタート信号ＤＹに基づいて生成される走査信号を、複数の走査線１１ａに順次印加するように構成されている。その際には、各走査線１１ａには、両端から同時に電圧が印加される。
【００６１】
尚、クロック信号等の各種タイミング信号は、図示しない外部回路のタイミングジェネレータにて生成され、ＴＦＴアレイ基板１０上の各回路に供給される。また、各駆動回路の駆動に必要な電源電圧等もまた外部回路から供給される。外部回路は、図１又は図２に示す外部回路接続端子１０２に実装される。従って、外部回路からの各種信号等は外部回路接続端子１０２を介して供給される。
【００６２】
更に、上下導通端子１０６から引き出された信号線には、外部回路から対向電極電位ＬＣＣが供給される。対向電極電位ＬＣＣは、上下導通端子１０６を介して対向電極２１に供給される。対向電極電位ＬＣＣは、画素電極９ａとの電位差を適正に保持して液晶保持容量を形成するための対向電極２１の基準電位となる。
【００６３】
次に、図３から図５に加えて図６を参照して、本実施形態に係る液晶装置の動作について、特に転送信号Ｐｉの整形に係る過程を説明する。ここに図６は、図４に示す回路系における各種信号のタイミングチャートである。
【００６４】
図６において、シフトレジスタ５１０において、スタート信号ＤＸがＸ側クロック信号及びその反転信号ＣＬＸＢに基づくタイミングで各段に転送され、転送信号Ｐ１、Ｐ２、・・・、Ｐｎ／２が順次に出力される。
【００６５】
図４に示すイネーブル信号分割回路６０ａ及び６０ｂでは夫々、Ｘ側クロック信号及びその反転信号ＣＬＸＢに基づくタイミングで、第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２の各々を分割し、各系列毎に２系列の第２イネーブル信号ＥＮＢｘ１及びＥＮＢｘ３、若しくはＥＮＢｘ２及びＥＮＢｘ４を生成する。
【００６６】
ここに、２系列の第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２は夫々互いに、Ｘ側クロック信号ＣＬＸ又はその反転信号ＣＬＸＢがローレベルからハイレベルに立ち上がるタイミングに合わせて、Ｘ側クロック信号ＣＬＸ又はその反転信号ＣＬＸＢの４分の１周期分だけずれてハイレベルとなる信号である。図５に示すイネーブル信号分割回路６０ａにおいては、ＮＡＮＤ回路６１にＸ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢの一方、及び第１イネーブル信号ＥＮＢｓ１が夫々ローレベルからハイレベルに立ち上がり入力されると、ＮＯＴ回路６２を介して２系列の第２イネーブル信号ＥＮＢｘ１及びＥＮＢｘ３が生成されて出力される。また、これら第２イネーブル信号ＥＮＢｘ１及びＥＮＢｘ３と同様に、他の２系列の第２イネーブル信号ＥＮＢｘ２及びＥＮＢｘ４も夫々イネーブル信号分割回路６０ｂにおいて生成されて出力される。その結果、イネーブル信号分割回路６０ａ及び６０ｂからは、互いに異なるタイミングで４系列の第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４が出力される。
【００６７】
本実施形態では特に、Ｘ側クロック信号ＣＬＸ又はその反転信号ＣＬＸＢの半分の周期の第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２の各々は、１系列につき、各々がＸ側クロック信号ＣＬＸ又はその反転信号ＣＬＸＢと同周期の２系列の第２イネーブル信号ＥＮＢｘ１及びＥＮＢｘ３若しくはＥＮＢｘ２及びＥＮＢｘ４に分割される。従って、第２イネーブル信号の系列数に応じて第１イネーブル信号が高周波数化するのを防止すると共に、図４及び図５に示すようにイネーブル信号分割回路６０ａ及び６０ｂを比較的簡易な構成として、より容易に偶数系列の第２イネーブル信号を生成することが可能となる。
【００６８】
よって、図４に示す論理回路５２０の各段では、ＡＮＤ回路５２０ａによって第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４が順次に選択され、転送信号Ｐｉとの論理積が演算され、転送信号Ｐｉのパルス幅はそれよりも狭い第２イネーブル信号ＥＮＢｘ１〜ＥＮＢｘ４の各系列毎のパルス幅に制限され、出力信号Ｑ１、Ｑ２、・・・、Ｑｎが生成されて出力される。ここに、図４に示す構成において、論理回路５２０の相隣接する段で対をなすＡＮＤ回路５２０ａに入力された転送信号Ｐｉは、相異なる系列の第２イネーブル信号に基づいて実質的に時分割されて、相異なるタイミングの出力信号Ｑｊが出力される。
【００６９】
出力信号ＱｊはＯＲ回路５２０ｂによって入力信号ＮＲＧとの論理和がとられ、サンプリング回路駆動信号Ｓｊが生成されて出力される。
【００７０】
サンプリング回路駆動信号Ｓｊは、サンプリング回路７のサンプリングスイッチ７１を駆動し、画像信号ＶＩＤ１〜ＶＩＤ１２がサンプリングされるが、ここでサンプリング回路駆動信号Ｓｊのパルス幅が出力信号Ｑｊに基づくパルス幅に揃っているために、生成されるデータ信号のパルス幅も出力信号Ｑｊに基づくパルス幅に規定されており、また一様に揃えられている。サンプリング回路駆動信号Ｓｊのパルス周波数若しくはパルス間隔が所定値をとることから、生成されるデータ信号のパルス周波数若しくはパルス間隔も所定値に規定される。更に、ここではサンプリング回路駆動信号Ｓｊのパルス形状が所定形状に規定されているため、生成されるデータ信号のパルス形状も所定形状に規定される。よって、パルス幅やパルス形状等が適正に制御されたデータ信号を得ることができる。
【００７１】
データ信号は、各データ線６ａから選択画素列の画素電極９ａに印加され、また図示しない蓄積容量を充電又は放電して、データの書き込みを行う。その際、データ信号は、上述したようにパルス幅やパルス形状等が揃っているために輝度を相対的な適正値として表すことができ、表示像におけるパルス幅の差に基づく輝度斑の発生を低減或いは防止することができる。表示上の輝度は、画素電極９ａに供給されるデータ信号の高さ、幅、そして立ち上がり時及び立ち下がり時の歪み具合等によって左右されるからである。
【００７２】
このように本実施形態によれば、イネーブル信号によって転送信号Ｐｉを整形して得られるサンプリング回路駆動信号Ｓｊによってデータ信号のパルス幅が規定されるようにしたので、高周波化によるサンプリング回路駆動信号Ｓｊの重なりによる輝度斑を殆ど又は実践上全く生じさせないで済む。また、サンプリング回路駆動信号Ｓｊによりデータ信号のパルス周波数若しくはパルス間隔、及びパルス形状が夫々所定値及び所定形状に規定されるようにしたので、適正な駆動が可能である。
【００７３】
以上説明したような本実施形態によれば、例えば外部回路から供給されるイネーブル信号の系列数を、イネーブル信号分割回路６０（即ち、イネーブル信号分割回路６０ａ及び６０ｂ）に供給する第１イネーブル信号の系列数として、基板上の論理回路５２０に入力される第２イネーブル信号の系列数より少なくすることができる。従って、外部回路接続端子１０２の数を、第１イネーブル信号の系列数に応じて少なくすることが可能となる。よって、外部回路接続端子１０２の一端子当りの実装面積を大きくしつつ、ＴＦＴアレイ基板１０を小型化することが可能となる。また、外部回路から供給されるイネーブル信号の系列数を少なくすることで、この供給経路における系列間で信号のばらつきが大きくなるのを防止することができる。その結果、データ線６ａ又は走査線１１ａの選択タイミングのばらつきを抑制し、表示品位が劣化するのを防止することが可能となる。
【００７４】
また、図４を参照して説明したように、イネーブル信号分割回路６０ａ及び６０ｂでは夫々、シフトレジスタ５１０と共通のＸ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢに基づいて第１イネーブル信号ＥＮＢｓ１及びＥＮＢｓ２の各々を分割する。よって、これらのクロック信号ＣＬＸ及びＣＬＸＢとは別途の信号を利用する場合と比較して、外部回路からの信号の入出力数を低減することが可能となる。従って、外部回路接続端子１０２の数をより低減することができる。
【００７５】
よって、本実施形態に係る液晶装置によれば、小型化しつつ高品位な表示を行うことが可能となる。
【００７６】
上述した本実施形態では、図３及び図４を参照して説明したデータ線駆動回路１０１の構成と同様に、データ線駆動回路１０１に加えて若しくは代えて、走査線駆動回路１０４が構成され、走査線駆動回路１０４においてもイネーブル信号分割回路から出力される第２イネーブル信号に基づいて転送信号が整形されるようにしてもよい。この場合、各走査線１１ａは第２イネーブル信号に基づくタイミングで選択される。
【００７７】
また、図４に示すイネーブル信号分割回路６０ａ及び６０ｂは夫々、図５に示す構成に限られない。以下に、本実施形態の変形例に係るイネーブル信号分割回路の構成について、図７を参照して説明する。図７は、図４に示すイネーブル信号分割回路の回路構成の他の例を示す回路図である。
【００７８】
図４に示す２つのイネーブル信号分割回路６０ａ及び６０ｂのうち一方のイネーブル信号分割回路６０ａに着目すれば、図７において、Ｘ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢの各々に対応して設けられたＮチャネル型及びＰチャネル型のＴＦＴ６３及び６４を有する。Ｎチャネル型及びＰチャネル型のＴＦＴ６３及び６４のゲートにはＸ側クロック信号ＣＬＸ及びその反転信号ＣＬＸＢのうち対応する一方が入力され、Ｐチャネル型のＴＦＴ６３のソースには第１イネーブル信号ＥＮＢｓ１が入力されると共にＮチャネル型のＴＦＴ６４のソースはグランド（接地電位）に電気的に接続される。この場合、Ｘ側クロック信号ＣＬＸ又はその反転信号ＣＬＸＢがローレベルになると、第１イネーブル信号ＥＮＢｓ１がＰチャネル型のＴＦＴ６３により切り取られ、第２イネーブル信号ＥＮＢｘ１又はＥＮＢｘ３が生成されて出力される。従って、このようなイネーブル信号分割回路６０ａの構成によれば、消費電力を軽減することが可能となる。
【００７９】
尚、イネーブル信号分割回路６０ｂは、図７に示すイネーブル信号分割回路６０ａと同様の構成を有するようにしてもよい。
【００８０】
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図８は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００８１】
図８に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００８２】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００８３】
尚、図８を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００８４】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）等にも適用可能である。
【００８５】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００８６】
【図１】液晶装置の概略的な平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】ＴＦＴアレイ基板上の画素領域及び周辺領域の各々における各種構成要素の配置関係や電気的な接続関係等の構成を概略的に示すブロック図である。
【図４】図３に示す構成のうち転送信号の整形に関する回路系を示す回路図である。
【図５】図４に示すイネーブル信号分割回路の回路構成の一例を示す回路図である。
【図６】図４に示す回路系における各種信号のタイミングチャートである。
【図７】図４に示すイネーブル信号分割回路の回路構成の他の例を示す回路図である。
【図８】液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【００８７】
６ａ…データ線、１１ａ…走査線、６０、６０ａ、６０ｂ…イネーブル信号分割回路、５１０…シフトレジスタ、５２０…論理回路
【図１】
2009180969.tif 000003
【図２】
2009180969.tif 000004
【図３】
2009180969.tif 000005
【図４】
2009180969.tif 000006
【図５】
2009180969.tif 000007
【図６】
2009180969.tif 000008
【図７】
2009180969.tif 000009
【図８】
2009180969.tif 000010