(57)【要約】      （修正有）【課題】電流信号の形態におけるデータ信号を受取る複数の信号受信器に対して一定の信号検知スレッシュホールドを維持するためのキャリブレーション回路及び方法。【解決手段】複数個の電流信号受信器に対する複数個の信号スレッシュホールドを制御するための制御回路は、所定の信号パターンを具備する入力して来る電流信号のうちの１つの値が検知され且つ使用されてデータ信号検知スレッシュホールドを制御するための信号受信器の各々に対するスレッシュホールド制御信号を発生する。【選択図】図１
2009021986.tif 000002
【特許請求の範囲】
【請求項１】
複数個の電流信号受信器に対する複数個の信号スレッシュホールドを制御する制御回路を含む装置において、
各々が複数個のスレッシュホールド制御信号のうちの夫々の１つ及び複数個の電流信号のうちの夫々の１つの受領に対して各々が前記複数個の電流信号のうちの夫々の１つに対応して複数個のデータ信号のうちの夫々の１つを供給することによって応答する複数個の電流信号受信器回路、
前記複数個の電流信号受信器回路に結合されており且つ前記複数個の電流信号のうちの１つの少なくとも一部の受領に対して前記複数個のスレッシュホールド制御信号を供給することにより応答する制御回路であって、前記複数個のスレッシュホールド制御信号の各１つが前記複数個の電流信号のうちの前記１つに関連している夫々の値を有している制御回路、
を有している装置。
【請求項２】
請求項１において、前記制御回路が、
前記複数個の電流信号受信器回路のうちの１つへ結合されており且つ前記複数個の電流信号のうちの１つの少なくとも一部の前記受領に対して前記複数個の電流信号のうちの１つの前記少なくとも一部の平均値に関連している処理された電流信号を供給することにより応答する処理回路、
前記処理回路及び前記複数個の電流信号受信器回路へ結合されており且つ前記処理された電流信号の受領に対して前記複数個のスレッシュホールド制御信号を供給することにより応答する分布回路、
を有している装置。
【請求項３】
請求項２において、前記処理回路が、
前記複数個の電流信号のうちの１つの少なくとも一部の前記受領に対して少なくとも対応するサンプル電流信号を供給することにより応答するサンプリング回路、
前記サンプリング回路に結合されており且つ前記サンプル電流信号に対して前記処理された電流信号を供給することにより応答する平均化回路、
を有している装置。
【請求項４】
請求項３において、前記サンプリング回路が、
前記複数個の電流信号のうちの１つの少なくとも一部の前記受領に対して前記複数個の電流信号のうちの１つの前記少なくとも一部に関連する第一ミラー電流を供給することにより応答する第一カレントミラー回路、
前記第一ミラー電流の前記受領に対して、前記サンプル電流信号のように、前記第一ミラー電流に関連する第二ミラー電流を供給することにより応答する第二カレントミラー回路、
を有している装置。
【請求項５】
請求項４において、前記平均化回路がフィルタ型カレントミラー回路を有している装置。
【請求項６】
請求項４において、前記平均化回路が、
前記サンプル電流信号の受領に対して中間信号を供給することにより応答する入力回路、
前記入力回路に結合されており且つ前記中間信号の受領に対してフィルタされた信号を供給することにより応答するフィルタ回路、
前記フィルタ回路に結合されており且つ前記フィルタされた信号の受領に応答して前記処理された電流信号を供給することにより応答する出力回路、
を有している装置。
【請求項７】
請求項３において、前記平均化回路がフィルタ型カレントミラー回路を有している装置。
【請求項８】
請求項３において、前記平均化回路が、
前記サンプル電流信号の受領に対して中間信号を供給することにより応答する入力回路、
前記入力回路に結合されており且つ前記中間信号の受領に対してフィルタされた信号を供給することにより応答するフィルタ回路、
前記フィルタ回路に結合されており且つ前記フィルタされた信号の受領に応答して前記処理された電流信号を供給することにより応答する出力回路、
を有している装置。
【請求項９】
請求項２において、前記分布回路が、前記処理された電流信号の受領に対して前記複数個のスレッシュホールド制御信号として複数個のミラー電流信号を供給することにより応答するカレントミラー回路を有している装置。
【請求項１０】
請求項１において、前記制御回路が、
前記複数個の電流信号のうちの１つの少なくとも一部の前記受領に対して前記複数個の電流信号のうちの１つの前記少なくとも一部に関連する入力ミラー電流を供給することにより応答する入力カレントミラー回路、
前記入力カレントミラー回路に結合されており且つ前記入力ミラー電流の受領に対して前記入力ミラー電流の平均値に関連するフィルタ型ミラー電流を供給することにより応答するフィルタ型カレントミラー回路、
前記フィルタ型カレントミラー回路に結合されており且つ前記フィルタ型ミラー電流の受領に対して前記複数個のスレッシュホールド制御信号として複数個の出力ミラー電流信号を供給することにより応答する出力カレントミラー回路、
を有している装置。
【請求項１１】
複数個の電流信号受信器に対する複数個の信号スレッシュホールドを制御する制御回路を含む装置において、
各々が複数個のスレッシュホールド制御信号のうちの夫々の１つ及び複数個の電流信号のうちの夫々の１つを受取り且つ複数個のデータ信号であってその各１つが前記複数個の電流信号のうちの夫々の１つに対応している複数個のデータ信号のうちの夫々の１つを供給する複数個の電流信号受信器手段、
前記複数個の電流信号のうちの１つの少なくとも一部を受取り且つ前記複数個のスレッシュホールド制御信号であってその各々が前記複数個の電流信号のうちの前記１つに関連する夫々の値を有している前記複数個のスレッシュホールド制御信号を供給する制御器手段、
を有している装置。
【請求項１２】
複数個の電流信号受信器に対する複数個の信号スレッシュホールドを制御する方法において、
選択された電流信号を含む複数個の電流信号を受取り、
前記選択された電流信号の少なくとも一部を処理して複数個のスレッシュホールド制御信号を供給し、前記複数個のスレッシュホールド制御信号の各１つは前記選択された電流信号に関連する夫々の値を有しており、
前記複数個のスレッシュホールド制御信号に従って前記複数個の電流信号を検知して複数個のデータ信号を供給し、前記複数個のデータ信号のうちの各１つは前記複数個の電流信号のうちの夫々の１つに対応している、
ことを包含している方法。
【請求項１３】
請求項１２において、前記選択された電流信号の少なくとも一部を処理して複数個のスレッシュホールド制御信号を供給することが、
前記複数個の電流信号のうちの１つの前記少なくとも一部を処理して前記複数個の電流信号のうちの１つの前記少なくとも一部の平均値に関連する処理された電流信号を供給し、
前記処理された電流信号に従って前記複数個のスレッシュホールド制御信号を発生する、
ことを包含している方法。
【請求項１４】
請求項１３において、前記複数個の電流信号のうちの１つの前記少なくとも一部を処理して前記複数個の電流信号のうちの１つの前記少なくとも一部の平均値に関連する処理された電流信号を供給することが、
前記選択された電流信号をサンプリングして少なくとも対応するサンプル電流信号を供給し、
前記サンプル電流信号を平均して前記処理された電流信号を供給する、
ことを包含している方法。
【請求項１５】
請求項１４において、前記選択された電流信号をサンプリングして少なくとも対応するサンプル電流信号を供給することが、前記選択された電流信号の少なくとも一部をミラー動作させることを包含している方法。
【請求項１６】
請求項１５において、前記サンプル電流信号を平均化して前記処理された電流信号を供給することが、前記選択された電流信号の少なくとも一部をフィルタすることを包含している方法。
【請求項１７】
請求項１４において、前記サンプル電流信号を平均化して前記処理された電流信号を供給することが、前記選択された電流信号の少なくとも一部をフィルタすることを包含している方法。
【請求項１８】
請求項１３において、前記処理された電流信号に従って前記複数個のスレッシュホールド制御信号を発生することが、前記処理された電流信号をミラー動作させることを包含している方法。
【請求項１９】
請求項１２において、前記複数個のスレッシュホールド制御信号に従って前記複数個の電流信号を検知して複数個のデータ信号を供給することが、前記複数個の電流信号の各々を前記複数個のスレッシュホールド制御信号の夫々の１つと比較することを包含している方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ信号受信器用の検知スレッシュホールドを確立し且つ維持する制御回路に関するものであって、更に詳細には、電流信号受信器に対する信号スレッシュホールドを確立し且つ維持するそのような回路に関するものである。
【背景技術】
【０００２】
インターフェース回路がより低い電源電圧及びより低い大きさの信号で動作するに従い、受信した信号の状態を適切に検知するための信号スレッシュホールドを維持することが益々問題となっている。信号の大きさが継続して減少するに従い、より小さなダイナミックレンジが信号リンク条件とは実質的に無関係に適切な信号検知スレッシュホールドを一貫性を持って確立し且つ維持することが可能であることが益々重要となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本特許請求の範囲に記載される発明によれば、電流信号の形態でデータ信号を受取る複数の信号受信器に対し一定の信号検知スレッシュホールドを維持するためのキャリブレーション回路及び方法が提供される。所定の信号パターンを有する入力して来る電流信号のうちの１つの値が検知され且つデータ信号検知スレッシュホールドを制御するために信号受信器の各々に対するスレッシュホールド制御信号を発生するために使用される。
【課題を解決するための手段】
【０００４】
本特許請求の範囲に記載される発明の１実施例によれば、複数個の電流信号受信器に対する複数個の信号スレッシュホールドを制御するための制御回路は、
各々が複数個のスレッシュホールド制御信号のうちの夫々の１つ及び複数個の電流信号のうちの夫々の１つの受領に対して複数個のデータ信号のうちの夫々の１つを供給することにより応答する複数個の電流信号受信器回路であって、前記複数個のデータ信号のうちの各１つが該複数個の電流信号のうちの夫々の１つに対応している複数個の電流信号受信器回路、
該複数個の電流信号受信器に結合されており且つ該複数個の電流信号のうちの１つの少なくとも一部の受信に対して該複数個のスレッシュホールド制御信号を供給することにより応答する制御回路であって、該複数個のスレッシュホールド制御信号のうちの各１つが該複数個の電流信号のうちの該１つに関連する夫々の値を有している制御回路、
を包含している。
【０００５】
本特許請求の範囲に記載される発明の別の実施例によれば、複数個の制御信号受信器に対する複数個の信号スレッシュホールドを制御する制御回路が、
各々が複数個のスレッシュホールド制御信号のうちの夫々の１つ及び複数個の電流信号のうちの夫々の１つを受取り且つ複数個のデータ信号のうちの夫々の１つを供給する複数個の電流信号受信器手段であって、該複数個のデータ信号のうちの各１つが該複数個の電流信号のうちの夫々の１つに対応している複数個の電流信号受信器手段、
該複数個の電流信号のうちの１つの少なくとも一部を受取り且つ該複数個のスレッシュホールド制御信号を供給する制御器手段であって、該複数個のスレッシュホールド制御信号のうちの各１つが該複数個の電流信号のうちの該１つに関連する夫々の値を有している制御器手段、
を包含している。
【０００６】
本特許請求の範囲に記載される発明の更に別の実施例によれば、複数個の電流信号受信器に対する複数個の信号スレッシュホールドを制御する方法が、
選択された電流信号を含む複数個の電流信号を受取り、
該選択された電流信号の少なくとも一部を処理して複数個のスレッシュホールド制御信号を供給し、該複数個のスレッシュホールド制御信号のうちの各１つは該選択された電流信号に関連する夫々の値を有しており、
該複数個のスレッシュホールド制御信号に従って該複数個の電流信号を検知して複数個のデータ信号を供給し、該複数個のデータ信号の各１つが該複数個の電流信号のうちの夫々の１つに対応している、
ことを包含している。
【発明を実施するための最良の形態】
【０００７】
以下の詳細な説明は添付の図面を参照する本特許請求の範囲に記載されている発明の例示的な実施例のものである。このような説明は例示的なものであり且つ本発明の範囲に関して制限するものではないことが意図されている。このような実施例は本発明を当業者が実施することを可能とするのに充分詳細に記載されるものであり且つ本発明の精神又は範囲から逸脱することなしに何等かの変形を伴ってその他の実施例を実施することが可能であることが理解される。
【０００８】
本開示全体にわたり、文脈からそうでないことの明確な示唆がない場合には、記載される回路要素は単数又は複数とすることが可能であることが理解される。例えば、「回路（ｃｉｒｃｕｉｔ）」及び「回路（ｃｉｒｃｕｉｔｒｙ）」という用語は、単一のコンポーネント又は複数個のコンポーネントのいずれかを包含することが可能であり、それらは能動的及び／又は受動的なものであり且つここに記載される機能を提供するために接続されているか又はその他の態様で一体的に結合されている（例えば、１個又はそれ以上の集積回路チップとして）。更に、「信号」という用語は１つ又はそれ以上の電流、１つ又はそれ以上の電圧、又はデータ信号を意味する場合がある。図面中において、同様の又は関連する要素は同様の又は関連するアルファ、数字又は英数字指標を有している。更に、本発明をディスクリートな電子回路（好適には、１個又はそれ以上の集積回路チップの形態において）を使用する実現例の文脈において説明されているが、このような回路のいずれかの部分の機能は、代替的に、処理されるべき信号周波数又はデータレートに依存して、１個又はそれ以上の適宜プログラムされたプロセッサを使用して実現することが可能である。
【０００９】
図１を参照すると、本特許請求の範囲に記載される発明に基づくスレッシュホールド制御回路が有益的なものである小さな大きさの電流信号を使用する低パワーインターフェース回路が、マスター回路１０及びスレーブ回路２０を包含しており、それらは共通の基準、即ち接地接続１１ｇを共用しており且つ半二重データ信号１１ｄ及びクロック信号１１ｃを介して通信を行う。クロック信号１１ｃはマスター１０におけるラインドライバ、又は送信器、１０ｃによって送信され且つスレーブ２０における受信器２０ｃによって受信される。マスター１０内の送信器１０ｔ及び受信器１０ｒ及びスレーブ２０における同様の受信器２０ｒ及び送信器２０ｔは、データ信号１１ｄの半二重通信を提供する。大きさの小さな電流信号が低パワー動作及び低電磁干渉（ＥＭＩ）のために使用され、２つの二進論理状態は受信器から送信器へ供給される電流の大きさによって決定される。（これら２つの論理状態と関連する２つの電流は、ＤＣバイアス電流上にのっているＡＣ電流として可視化することが可能である。）好適実施例によれば、これら２つの論理レベル電流は１５０マイクロアンペア及び７５０マイクロアンペアであり、且つ４５０マイクロアンペアのＤＣバイアス電流上にのっている±３００マイクロアンペアの信号と考えられる。より高い電流（例えば、７５０マイクロアンペア）は論理低レベルと考えられ、一方より低い電流（例えば、１５０マイクロアンペア）は論理高レベルとして考えられる。
【００１０】
図２を参照すると、ラインドライバ１０ｔ／２０ｔは２状態電流シンクを使用しており、該電流の大きさは入力状態によって決定される。ラインドライバ１０ｔ／２０ｔはライン上の電圧を確立することはなく、それは受信器１０ｒ／２０ｒによって確立される。このことはラインドライバが複数の受信器電圧を収容することを可能とし、且つラインドライバ及び受信器が異なる電源で動作することを可能とする。
【００１１】
内部イネーブル信号が論理低である場合には、スイッチＳ１は電流源Ｉ１を信号線１１ｃ／１１ｄへ接続させ、それにより電流ＩＤＡＴＡをドライバ１０ｔ／２０ｔによって吸い込まさせる。該内部データが低である場合には、スイッチＳ２も信号線１１ｃ／１１ｄへ接続され、それによりＩＤＡＴＡ及び４ＩＤＡＴＡの電流の和をドライバ１０ｔ／２０ｔによって吸い込まさせる。内部データ信号が論理高である場合には、スイッチＳ２が開き、それにより電流ＩＤＡＴＡのみを信号線１１ｃ／１１ｄから吸い込まさせる。両方のスイッチＳ１，Ｓ２が開いているが、ドライバ１０ｔ／２０ｔはそのオフ状態にあり、且つゼロ電流が信号線１１ｃ／１１ｄから吸い込まれる。従って、論理低はより高い電流の大きさ、即ち電流Ｉ１とＩ２との和であり、且つ論理高はより低い電流の大きさ、即ち電流Ｉ１のみである。
【００１２】
図３を参照すると、受信器回路１０ｒ／２０ｒは信号線１１ｃ／１１ｄ上の電流状態を検知し、その電流を電圧へ変換し、且つその電圧を、信号電流が存在するか否かに拘わらずに、標準論理レベルへ増幅する。受信器回路１０ｒ／２０ｒは、又、線終端を与える。
【００１３】
図４を参照すると、本特許請求の範囲に記載する発明の１実施例に基づいて制御される電流信号受信器１２０ｃ，１２０ｒ０，１２０ｒ１を具備するスレーブ回路１２０が、上述したように該信号即ちリンクである該送信器によって吸い込まれる電流１１１ｃ，１１１ｄ０，１１１ｄ１を受取り、これらの信号電流を検知し且つ対応するクロック１２１ｃ及びデータ１２１ｄ０，１２１ｄ１信号を供給する。以下により詳細に説明するように、クロック信号電流１１１ｃ（それは通常周期的であり、従って予測可能な平均化により影響され易い）が電流平均化回路２００によりサンプルされる。平均化された電流信号２０１がスレッシュホールド複製回路３００（例えば、カレントミラー回路）へ供給され、それは複製された、即ちミラー動作された信号電流を供給し、それは受信器回路１２０ｃ，１２０ｒ０，１２０ｒ１に対するスレッシュホールド制御信号３０１ｃ、３０１ｄ０，３０１ｄ１として作用する。
【００１４】
受信器１２０ｃ，１２０ｒ０，１２０ｒ１に対する電流スレッシュホールドが該リンクを介して伝達されている電流１１１ｃ，１１１ｄ０，１１１ｄ１の中間値に接地される。このスレッシュホールドはどの信号電流が該リンク上の論理高又は論理低に対応するかを決定する。例えば、論理高電流が１ｉとして定義され且つ論理低が５ｉとして定義される場合には、そのスレッシュホールドは、理想的に、３ｉの電流に設定される。
【００１５】
図５を参照すると、電流平均化回路２００の好適実施例は約１マイクロ秒の安定化時間を有する有限の応答を有している。このことは、キャリブレーション点を追跡する能力を維持しながら安定なスレッシュホールドでより低い信号周波数を受信することを可能とする。
【００１６】
図６を参照すると、電流平均化回路２００の入力ステージの好適実施例２００ａは、実質的に図示したようなサンプリング回路を包含している。金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）Ｍ６ａ，Ｍ６ｂ，Ｍ６ｃ，Ｍ６ｄ，Ｍ６ｅ，Ｍ６ｆが正電源レールＶＤＤおよび基準電流ＩＲＥＦによってバイアスされ、カレントミラー回路（以下により詳細に説明する）用のバイアス電流ＩＤＩＡＳ及び別のバイアス電流Ｉ６を供給する。クロック信号電流１１１ｃが、低インピーダンス終端を提供するトランジスタＭ６ｈによって伝達される。このことはサンプル電流ＩＣＩＮを発生し、それはカレントミラー２００ｂへ供給される。トランジスタＭ６ｈはトランジスタＭ６ｉ，Ｍ６ｊ，Ｍ６ｋによって形成される増幅器及びカレントミラー回路によってバイアスされる。トランジスタＭ６ｌはディスエーブル制御信号ＤＩＳＡＢＬＥに従ってこのバイアス回路をディスエーブルさせる。（このディスエーブル制御信号は、又、ここに記載する回路のその他の区域において使用され、且つ、活性化される場合には、この平均化回路２００の動作をディスエーブルさせる。）
トランジスタＭ６ｇは、ディスエーブル制御信号ＤＩＳＡＢＬＥに従ってカレントミラー回路により供給されるキャリブレーション電流ＩＣＡＬをゲート動作させるために使用される。
【００１７】
図７を参照すると、図６のカレントミラー回路２００ｄの好適実施例が実質的に図示した如くに実現されている。ディスエーブル制御トランジスタＭ７ａ，Ｍ７ｂが正電源レールＶＤＤによってバイアスされ且つ電流スケーリング４：１を供給し、従って出力信号Ｉ７の大きさは入力電流ＩＣＩＮの大きさの約４分の１である。バイアス電流ＩＤＩＡＳはダイオード接続されたトランジスタＭ７ｅによって使用されてトランジスタＭ７ｃ，Ｍ７ｄ，Ｍ７ｇ，Ｍ７ｈをバイアスし、それらは入力電流スケーリングトランジスタＭ７ａ，Ｍ７ｂに対するバイアス及び出力カレントミラー及びスケーリングトランジスタＭ７ｉ及びＭ７ｊに対するバイアス電圧Ｖ７を供給する。これらの出力トランジスタＭ７ｉ，Ｍ７ｊは良好にマッチングされるべきであり且つ出力電流ＩＯＵＴに対するキャリブレーション電流ＩＣＡＬの非が１：１２であるように相対的な装置特性（例えば、チャンネル幅）を有するべきである。この結果、キャリブレーション電流ＩＣＡＬは、入力電流ＩＣＩＮの大きさと相対的に１：４８の比でスケーリングされた大きさを有している。
【００１８】
図８を参照すると、電流平均化回路２００（図４）の出力ステージ２００ｃの好適実施例が実質的に図示した如くフィルタ型カレントミラー回路として実現されている。キャリブレーション電流ＩＣＡＬがダイオード接続されている入力トランジスタＭ８ａによって受取られ、それにより、そのソース抵抗Ｒ８ａを横断する電圧降下に起因して、そのゲート電極において対応する電圧Ｖ８ａを発生させる。この電圧Ｖ８ａは直列抵抗Ｒ８ｂ及びシャントキャパシタＣ８によって形成されるローパスフィルタによってフィルタされる。その結果得られるフィルタされた電圧Ｖ８ｂは出力トランジスタＭ８ｃのゲート電極を駆動して対応する出力電流ＩＡＶＧを発生し、それはオリジナルのクロック信号電流１１１ｃ（図４）のスケーリングされた平均に実質的に等しい。ソース抵抗Ｒ８ａ，Ｒ８ｃは応答が実質的に線形のままであることを助けるためのデジェネレーションを与える。
【００１９】
本発明の構成及び動作方法における種々のその他の修正及び変形は、本発明の範囲及び精神から逸脱することなしに当業者に自明なものである。本発明を特定の好適実施例に関連して説明したが、特許請求の範囲に記載される本発明はこのような特定の実施例に不当に制限されるべきものでないことを理解すべきである。特許請求の範囲は本発明の範囲を定義するものであり且つこれらの特許請求の範囲内の構成及び方法及びそれらの均等物はそれによってカバーされることが意図されている。
【図面の簡単な説明】
【００２０】
【図１】本特許請求の範囲に記載される発明に基づくスレッシュホールド制御回路に有益的である電流信号リンクの機能的ブロック図。
【図２】図１の信号送信器の機能的ブロック図。
【図３】図１の信号受信器の機能的ブロック図。
【図４】本特許請求の範囲に記載する発明に基づくスレッシュホールド制御回路を使用する電流信号受信器システムの機能的ブロック図。
【図５】本特許請求の範囲に記載する発明に基づくスレッシュホールド制御回路の信号平均化を示した信号図。
【図６】図４の平均化回路に対する入力ステージの好適実施例の回路図。
【図７】図６のカレントミラー回路の好適実施例の概略回路図。
【図８】図４の平均化回路に対する出力ステージの好適実施例の概略回路図。
【図１】
2009021986.tif 000003
【図２】
2009021986.tif 000004
【図３】
2009021986.tif 000005
【図４】
2009021986.tif 000006
【図５】
2009021986.tif 000007
【図６】
2009021986.tif 000008
【図７】
2009021986.tif 000009
【図８】
2009021986.tif 000010
【外国語明細書】
2009021986000001.pdf