(57)【要約】【課題】一部の機能端子に対してワイヤボンディングを用いる必要がなく、配線接続本数を縮小することができ、サイズを縮小可能な半導体装置を提供する。【解決手段】半導体チップ２０の表面には、半導体集積回路が形成され、ボンディング用の第１の表面電極２１と、裏面電極２４と接続する第２の表面電極２２が設けられている。半導体チップ２０の第２の表面電極２２と裏面電極２４は、ビアホールに金属を充填した貫通ビア部２３により電気的に接続されている。リードフレーム３０のダイパッド部は、半導体チップ２０を電気的に接続して固定する。半導体チップ２０の第１の表面電極２１とインナーリード部３２をワイヤボンディングする。実装基板６０とはアウターリード部３３，３４により接続する。【選択図】図１
2009141139.tif 000002
【特許請求の範囲】
【請求項１】
基板に半導体素子を搭載し、該半導体素子の電極と該基板の端子を接続して形成された半導体装置において、
前記半導体素子は、
表面に設けた集積回路部、第１の表面電極及び第２の表面電極と、
裏面に設けた裏面電極と、
前記裏面電極とそれに対応する前記第２の表面電極を電気的に接続する貫通ビア部と、
を備え、
前記基板は、
前記半導体素子を搭載して前記裏面電極と電気的に接続する搭載端子と、
前記第１の表面電極とワイヤボンディングする接続端子と、
を備え、
前記半導体素子の第１の表面電極と、前記基板の接続端子とをワイヤボンディングし、し、前記搭載端子と前記裏面電極を電気的に接続したことを特徴とする半導体装置。
【請求項２】
前記基板の搭載端子と接続端子とに略半導体チップ厚さの段差を設けたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記裏面電極は、接地用電極であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記裏面電極は、電源系の電極であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記裏面電極は、前記半導体素子のほぼ裏面全域に形成されることを特徴とする請求項３又は４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の接続電極と基板側の接続電極をワイヤボンディングで接続する半導体装置に関し、特に、一部の機能端子に対してワイヤボンディング手法を用いる必要がない半導体装置に関する。
【背景技術】
【０００２】
従来からの半導体製造工程では、完成した半導体ウェハから個々のチップを切り出した後に外部要因による該チップ損傷からの保護、水分混入等による腐食防止を目的とし、さらには取り扱いを考慮した電気的な接続端子を形成する為にさまざまなパッケージ形状による半導体組立工程を実施している。
【０００３】
また、薄層、分割化された該チップに対しての半導体組立工程においてもその手法はさまざまであり、とりわけ半導体チップと基板との電極端子接続手法では、ワイヤボンディング、フリップチップボンディングと大きく二つの従来手法が存在する。
【０００４】
ワイヤボンディングによる電極端子接続手法では、例えば、後述する特許文献１に記載されているように、半導体チップの電極取出端子とリードフレームのリード間に直径数十μｍ程度の細いＡｕまたはＡｌ線を使用し接続する手法である。
【０００５】
図４に、従来のワイヤボンディングにより形成された半導体装置を示す断面図である。この半導体装置１００は、半導体素子である半導体チップ１１０、半導体チップ１１０を搭載するリードフレーム１２０、半導体チップ１１０とリードフレーム１２０を電気的に接続するワイヤ１３０、半導体チップ１１０とリードフレーム１２０の接続部分を含むエリアを封止する封止樹脂からなる封止部１４０から構成される。
【０００６】
半導体チップ１１０の表面には、半導体集積回路（図示省略）が形成され、ボンディング用の電極１１１が設けられている。リードフレーム１２０は、半導体チップ１１０を搭載固定するダイパッド部１２１、半導体チップ１１０とワイヤボンディングするためのインナーリード部１２２、実装基板１６０と接続するためのアウターリード部１２３を有する。リードフレーム１２０は、銅により構成された板状の金属基板であり、例えば、ニッケル／パラジウム／金の順にメッキが施されている。半導体チップ１１０は、銀ペースト等の接着剤により、ダイパッド部１２１に接合される。
【０００７】
Ａｕのワイヤ１３０を用いて電極１１１とリードフレーム１２０のインナーリード部１２２を接続する。次に、ダイパッド部１２１、インナーリード部１２２、半導体チップ１１０、ワイヤ１３０を包含する領域を封止部１４０にて封止する。これは、半導体チップ１１０を搭載したリードフレーム１２０を金型に設置してトランスファーモールドにより行なわれる。
【０００８】
アウターリード部１２３は、実装基板１６０に接続しやすいように、段状に折り曲げて成形されており、実装基板１６０の端子パッド１６１に半田付けなどで接続される。
【０００９】
フリップチップボンディングによる電極端子接続手法では、例えば、後述する特許文献２に記載されているように、半導体チップの表面電極にバンプと呼ばれる柱状や球状の電極を形成し、一括して実装基板とこれを直接的に接続する手法である。半導体電極部とこれを実装する基板とを最短距離で実装接続を行うことができる手法である。
【００１０】
図５は、従来のフリップチップボンディングにより形成された半導体装置を示す断面図である。この半導体装置２００は、半導体素子である半導体チップ２１０、半導体チップ２１０を搭載する実装基板２２０、半導体チップ２１０と実装基板２２０の接続部分を含むエリアを封止する封止樹脂からなる封止部２３０から構成される。
【００１１】
半導体チップ２１０の表面には、半導体集積回路（図示省略）が形成され、ボンディング用の電極２１１が設けられている。その電極２１１に半田等からなるバンプ２１２が形成されている。実装基板２２０は、半導体チップ２１０をバンプ２１２により接続固定する電極部２２１、配線パターン２２２が形成されている。電極部２２１や配線パターン２２２は、銅箔をエッチングによりパターニングし、ニッケル／金の順にメッキが施されている。半導体チップ２１０は、フェイスダウンで、電極部２２１にバンプ２１１が当接するように位置合わせされて載置され、熱を加えてバンプ２１２を溶かし、電極２２１に接続する。
【００１２】
次に、半導体チップ１１０、電極部２２１、バンプ２１２、を包含する領域を封止部１４０にて封止する。
【特許文献１】特開２００１−１４４１３２号公報
【特許文献２】特開２００４−２９６９１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の技術では以下のような問題点がある。
従来のワイヤボンディングによる電極端子形成手法では、各ワイヤボンディング用電極端子とリードフレーム側での対応する端子間でそれぞれ個別にワイヤボンディングを行う為に高機能、多機能化によるＬＳＩの高集積化が上がる場合、これに伴って電極端子の多数化が進む為、一つのチップに対するワイヤボンディングの本数が増加してしまう。
【００１４】
このためワイヤボンディング用電極端子の寸法及びワイヤボンディング用電極端子の数、ワイヤボンディング用電極端子とワイヤボンディング用電極端子同士の間隔が考慮される結果、これら要因が半導体チップの外周寸法を決定してしまうという課題が存在する。
【００１５】
またフリップチップボンディングによる電極端子形成手法では、バンプ用メタル高さ等の形状を均一に制御し形成する事が困難である。そのため、接続対象物との熱膨張などによる接続部の応力的問題が生じる。それを解消する為には、特殊材料を使用したバンプや接着材の開発を行わなければならない事などの課題が挙げられる。
【００１６】
本発明は、一部の機能端子に対してワイヤボンディングを用いる必要がなく、配線接続本数を縮小することができ、サイズを縮小可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、基板に半導体素子を搭載し、該半導体素子の電極と該基板の端子を接続して形成された半導体装置において、
前記半導体素子は、表面に設けた集積回路部、第１の表面電極及び第２の表面電極と、
裏面に設けた裏面電極と、前記裏面電極とそれに対応する前記第２の表面電極を電気的に接続する貫通ビア部と、を備え、
前記基板は、前記半導体素子を搭載して前記裏面電極と電気的に接続する搭載端子と、
前記第１の表面電極とワイヤボンディングする接続端子と、を備え、
前記半導体素子の第１の表面電極と、前記基板の接続端子とをワイヤボンディングし、前記搭載端子と前記裏面電極を電気的に接続したことを特徴とする。
【００１８】
ここで、前記基板の搭載端子と接続端子とに略半導体チップ厚さの段差を設けるとよい。また、前記裏面電極は、接地用電極や電源系の電極であってもよいし、更に、この接地用電極が前記半導体素子のほぼ裏面全域に形成されてもよい。
【発明の効果】
【００１９】
本発明によれば、半導体素子の裏面電極とそれに対応する第２の表面電極を貫通ビア部で電気的に接続し、該裏面電極と基板の搭載端子を電気的に接続しているので、ワイヤボンディングによる配線接続本数を縮小することができ、半導体素子のサイズも縮小可能となる。また、フリップチップボンディングも用いないので、接続部の応力問題なども生じない。
【００２０】
また、本発明によれば、前記基板の搭載端子と接続端子とに略半導体チップ厚さの段差を設けることにより、実装基板の接続端子へのワイヤボンディングによる配線距離を短縮することができ、抵抗を低減し、応答速度の高速化が可能となる。
【００２１】
また、本発明によれば、裏面電極が接地用電極や電源系の電極で、半導体素子のほぼ裏面全域に形成され、貫通ビア部や裏面電極が半導体等に比べて熱伝導率が高いため、放熱効果が大きく、半導体集積回路を構成するトランジスタ等の半導体素子の冷却効果が向上し、半導体集積回路の動作の安定性を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る該半導体装置の製造方法の一実施形態について図１を参照して説明する。
【００２３】
図１は、本発明に係る半導体装置を示す断面図である。この半導体装置１０は、半導体素子である半導体チップ２０、半導体チップ２０を搭載する基板であるリードフレーム３０、半導体チップ２０とリードフレーム３０を電気的に接続するワイヤ４０、半導体チップ２０とリードフレーム３０の接続部分を含むエリアを封止する封止樹脂からなる封止部５０から構成される。
【００２４】
半導体チップ２０の表面には、半導体集積回路（図示省略）が形成され、ボンディング用の第１の表面電極２１と、後述する裏面電極２４と接続する第２の表面電極２２が設けられている。ここで、第２の表面電極及び裏面電極は、接地電位用の電極である。フレーム３０は、半導体チップ２０を搭載固定するダイパッド部３１、半導体チップ２０の第１の表面電極２１とワイヤボンディングするためのインナーリード部３２、実装基板６０に接続するためのアウターリード部３３，３４を有する。アウターリード部３３は、インナーリード部３２と繋がっており、アウターリード部３４は、ダイパッド部３１に繋がっている。そして、ダイパッド部３１とインナーリード部３２には、ほぼ半導体チップ２０の厚さだけの段差が設けられている。
【００２５】
リードフレーム３０は、銅により構成された板状の金属基板であり、例えば、ニッケル／パラジウム／金の順にメッキが施されている。なお、リードフレームは、上述のような構成としたが、これに限定されるわけではなく、図４に示すように、ダイパッド部３１とインナーリード部３２に段差を設けない形状でもよく、また、構成材料も銅に限るものではなく、メッキ仕様もニッケル／パラジウム／金に限るものでもない。さらに、金属基板に限るものではなく、樹脂基板でも構わない。
【００２６】
半導体チップ２０は、銀ペースト等の導電性接着剤４１より、ダイパッド部３１に接合される。こうして、裏面電極２４がダイパッド部３１と電気的に接続される。また、半導体チップ２０の第１の表面電極２１は複数設けられており、Ａｕのワイヤ４０を用いてリードフレーム３０のインナーリード部３２と接続されている。このとき、ダイパッド部３１とインナーリード部３２とは、ほぼ半導体チップ２０の厚さだけ段差が設けられているため、ワイヤの配線長が短くて済む。こうして、配線長を短縮することにより、抵抗を低減し、応答速度の高速化が可能となる。
【００２７】
半導体チップ２０の第２の表面電極２２と裏面電極２４は、ビアホールに金属を充填した貫通ビア部２３により電気的に接続されている。従って、第２の表面電極は、貫通ビア部２３、裏面電極２４、ダイパッド部３１を介してアウターリード部３４と電気的に接続するため、ワイヤボンディングにより半導体チップ２０とリードフレーム３０を接続する必要がない。そのため、第２の表面電極２２は、半導体チップ２０の周辺部に配置しなくともよい。半導体チップ２０の周辺部にはボンディング用の第１の表面電極２１を配して、それ以外の部分に第２の表面電極を配することも可能となる。近年の半導体の高機能化につれて、ワイヤボンディング数も増加して半導体チップのサイズが増加傾向にあるが、本実施例ではワイヤボンディング数を減らすことができ、チップサイズの縮小化ができる。
【００２８】
また、ビア部２３による配線長も、従来のワイヤボンディングによる配線長と比較して短くて済む。こうして、配線長を短縮することにより、抵抗を低減し、応答速度の高速化が可能となる。
【００２９】
ダイパッド部３１、インナーリード部３２、半導体チップ２０、ワイヤ４０を包含する領域を封止部５０にて封止する。これは、半導体チップ２０を搭載したリードフレーム３０を金型に設置してトランスファーモールドにより行なわれる。
【００３０】
図２（ａ）〜（ｅ）は、本発明の実施の形態の半導体チップの製造方法を示す工程断面図である。
まず、例えばＩｎＰまたはＧａＡｓ等の半導体からなるウェハ２５の表面に、半導体集積回路（図示省略）を製作する。このとき、（ａ）に示すように、第１の表面電極２１と第２の表面電極２２も形成される。
【００３１】
次に、図２（ｂ）に示すように、ウェハ２５の表面に設けられた第２の表面電極２２、およびその下のウェハ２５に、開口が正方形状、または円形状のビアホール２６を形成する。このビアホール２６の形成には、レジスト、ＳｉＯ２、ＳｉＮ、Ｎｉ、またはＴｉ等をマスクとし、微細加工技術の一つである反応性イオンエッチング法を用いる。
【００３２】
次に、図２（ｃ）に示すように、ビアホール２６にウェハ２５の表面側から金等の金属を埋め込む。こうして、表面電極と裏面電極を接続するための貫通ビア部２３を形成する。なお、メッキは、無電界メッキでも、電界メッキでも両方可能である。また、メッキにより金を埋め込んで埋め込み金属層４を形成する代わりに、銀ペースト等の流動性のある金属材料を流し込んでもよい。また、蒸着やスパッタ等により金属を埋め込んでも良い。
【００３３】
次に、図２（ｄ）に示すように、埋め込んだ埋め込み金属が露出するまでウェハ２５の裏面を研磨し、ウェハ２５の厚さを薄くする。最後に、図２（ｅ）に示すように、ウェハ２５の裏面の全体に、例えばスパッタ法やＣＶＤ法等により金や銀を堆積し、接地層である裏面電極２４を形成する。これにより、裏面電極２４は、ビア部２３に埋め込まれた埋め込み金属層を介して、該接地用の裏面電極２４と第２の表面電極２２とが接続される。
【００３４】
ビアホール２６に埋め込まれた埋め込み金属層は、半導体等に比べて熱伝導率が高いため、放熱効果が大きく、半導体集積回路を構成するトランジスタ等の半導体素子の冷却効果が向上し、半導体集積回路の動作の安定性を向上させることができる。
【００３５】
また、裏面電極２４は、ほぼ裏面全面に形成されているので、ビア部２３を介して裏面電極２４からの放熱効果は更に高まり、半導体集積回路の動作の安定性を向上させることができる。従来方式のワイヤボンディングにおいては、放熱効果を高めるため表面電極を大きくすることは、半導体チップ２０のサイズを大きくすることになり、現実的ではない。
【００３６】
こうして形成された半導体装置１０を、実装基板６０の装着貫通孔６１に封止部５０を落とし込み、アウターリード部３３，３４を実装基板６０の配線端子６２に位置合わせしてから半田付けする。また、図３に示すように、半導体装置１０を逆さまにして実装基板６０に取り付けても構わない。
【００３７】
本実施例においては、電極を接地電位用としたが、これに限るわけではなく、電源系の電極としてもよく、他の信号系の電極として用いてもよい。また、裏面電極は、接地用電極のみとしたが、互いにショートしない程度に離間させて複数の電極を形成してもよい。その場合には、ダイパッド部分も、その裏面電極に対応するように、複数の接続端子を設ける必要がある。こうすることによって、ワイヤボンディング数を減らし、チップサイズを縮小することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る半導体装置を示す断面図である。
【図２】本発明の実施の形態の半導体チップの製造方法を示す工程断面図である。
【図３】本発明に係る半導体装置を実装基板に取り付ける他の例を示す断面図である。
【図４】従来のワイヤボンディングにより形成された半導体装置を示す断面図である。
【図５】従来のフリップチップボンディングにより形成された半導体装置を示す断面図である。
【符号の説明】
【００３９】
１０  半導体装置
２０  半導体チップ
２１  第１の表面電極
２２  第２の表面電極
２３  貫通ビア部
２４  裏面電極
２５  ウェハ
２６  ビアホール
３０  リードフレーム
３１  ダイパッド部
３２  インナーリード部
３３，３４  アウターリード部
４０  ワイヤ
４１  導電性接着剤
５０  封止部
６０  実装基板
６１  装着貫通孔
６２  配線端子
【図１】
2009141139.tif 000003
【図２】
2009141139.tif 000004
【図３】
2009141139.tif 000005
【図４】
2009141139.tif 000006
【図５】
2009141139.tif 000007