(57)【要約】【課題】システムＬＳＩ１と外部メモリ２とのデータの伝送に対して、敢えて高調波成分を抑えることにより、データ伝送において発生する高調波成分の位相回りによる波形歪を改善する伝送装置を提供することを目的とする。【解決手段】システムＬＳＩ１及び外部メモリ２には、いずれにおいても伝送路６への送信側にローパスフィルター４、１０を有し、ローパスフィルター４、１０により伝送路６の周波数帯域を制限することにより、伝送データの高調波成分の位相の乱れにより発生する波形歪みの影響を除去することで上記課題を解決する。【選択図】図１
2009021693.tif 000002
【特許請求の範囲】
【請求項１】
システムＬＳＩと、外部メモリと、前記システムＬＳＩと前記外部メモリとのデータ通信を可能とする伝送路とを有する伝送装置において、
前記システムＬＳＩ及び前記外部メモリには、いずれにおいても前記伝送路への送信側にローパスフィルターを有し、当該ローパスフィルターにより前記伝送路の周波数帯域を制限することにより、伝送データの高調波成分の位相の乱れにより発生する波形歪みの影響を除去することを特徴とする伝送装置。
【請求項２】
請求項１に記載の伝送装置おいて、前記システムＬＳＩの前記伝送路からの受信側に波形検出回路を有し、前記ローパスフィルターは、前記波形検出回路からの調整電圧によりカットオフ周波数が変化する可変ローパスフィルターであり、
前記波形検出回路は、高調波成分の位相の乱れを伝送クロックの奇数倍のクロックを用いてサンプリングして伝送データのパターン化することにより検出し、当該検出された信号により前記調整電圧が調整されることを特徴とする伝送装置。
【請求項３】
請求項１に記載の伝送装置おいて、前記システムＬＳＩの前記伝送路からの受信側に波形検出回路を有し、前記ローパスフィルターは、前記波形検出回路からの調整電圧によりカットオフ周波数が変化する可変ローパスフィルターであり、
前記波形検出回路は、複数のしきい値レベルの異なるコンパレータを用いてデータ検出を行い、これら複数のコンパレータ出力波形の位相差により、前記伝送路の周波数帯域が必要以上に落ちていないか検出し、当該検出された信号により前記調整電圧が調整されることを特徴とする伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送装置に関し、特に、システムＬＳＩなど、信号処理を行うために外部メモリにデータを読み書きを行うシステムにおいて、プリント基板上でシステムＬＳＩと外部メモリ間にデジタル信号を高速に伝送を行う際に発生する波形歪を伝送路の周波数帯域を自動的に調整することにより改善するのに好適な伝送装置に関する。
【背景技術】
【０００２】
システムＬＳＩでは、内部にプロセッサ持ち、外部のメモリにデータを書き込んだり、読み出したりすることにより、信号処理を行っている。そのため、映像信号などの高速で大容量なデータを処理する場合、外部メモリへのデータ伝送も高速で大容量となってきた。そのため、図９に示すように、外部メモリ２との伝送も高速に通信したり（図９（ｂ））、データバス幅を広げたり（図９（ｃ））、または、その両方を行う必要が生じてきた。
【０００３】
このため、伝送データの高速化では、デジタル信号波形が鈍る問題が生じた。また、データバス幅を広げた場合には、複数のメモリを使用するため、図１０に示すような、メモリによって波形劣化の差、位相のずれが発生する問題が発生した。
【０００４】
この対策として、波形が鈍る現象に対しては、図１１に示すように、あらかじめ内部の高速クロックで反転したパルスを作り、その信号を元の信号に付加することにより、プリエンファシスをかけてからデータを送り、伝送系で劣化する分を補正することでその影響を抑えた。
【０００５】
また、メモリにより波形のタイミングや劣化の状態がずれる問題に対しては、出来る限り各メモリまでの配線長を合わせる（等長配線）ことで対処してきた。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、データの波形歪への対策としてのプリエンファシスでは、それぞれのデータラインに合わせてあらかじめ設定する必要があり、アドレスライン、データライン、クロック、制御ラインなどを合わせると数十本のラインについて遅延時間やパルスレベルを調整する必要があった。
【０００７】
また、複数のメモリに対しては、それぞれの平均的な値に設定して、必ずしも最適な値に合わせることが出来なかった。
【０００８】
さらに、タイミングずれについても、この数十本のデータラインについて、プリント基板上で等長配線を行う必要があり、限られた基板面積の中でパターン設計を行う必要があるため、基板の層数を増やしたり、基板の形状が制限されてしまったりしていた。
【０００９】
加えて、等長配線は複数のデータのタイミングを合わせることは出来るが、デジタル信号を伝送することにより、高調波成分の位相が回ることにより生じる波形歪みを取り除くことは出来なかった。
【００１０】
すなわち、システムＬＳＩと外部メモリとは、通常、プリント基板上に配置されている。このデータのクロック周波数を２００ＭＨｚ、プリント基板の比誘電率を４とすると、プリント基板上のデータの伝送速度は１．６×１０８［ｍ］となり、システムＬＳＩと外部メモリとの距離を５［ｃｍ］とした場合、元の２００ＭＨｚのデジタルデータは、全体のエネルギの内、６３．７％が２００ＭＨｚの正弦波成分であり、２１．２％が６００ＭＨｚの３次高調波成分、１２．７％が１ＧＨｚの５次高調波成分、９．１％が１．４ＧＨｚの７次高調波成分、７．１％が１．８ＧＨｚの９次高調波成分より成り立っており、図１２のような波形となる。完全なパルスにするためには、より高次の高調波成分がさらに必要となる。これが、５［ｃｍ］離れると、２００ＭＨｚの正弦波成分は図１３に示すように、波長が８０［ｃｍ］であるから
振幅200ＭＨｚ＝cos（5[cm]×200×106×360／1.6×108[m]）＝0.9238
となり、ほとんど減衰しない。しかし、６００ＭＨｚの３次高調波成分では、波長が２６．７［ｃｍ］となり、５［ｃｍ］はその約１／５にもなるため
振幅600ＭＨｚ＝cos（5[cm]×600×106×360／1.6×108[m]）＝0.3827
となり、振幅は３８％に減衰する。さらに、１ＧＨｚの５次高調波成分では、波長が１６［ｃｍ］であるから
振幅1GHＭＨｚ＝cos（5[cm]×1000×106×360／1.6×108[m]）＝−0.3827
となり、位相が逆となり、パルスを歪ませる方向に働く。１．４ＧＨｚの７次高調波成分では
振幅1.4GHＭＨｚ＝cos（5[cm]×1400×106×360／1.6×108[m]）＝−0.9237
となり、１．８ＧＨｚの９次高調波成分では
振幅1.8GHＭＨｚ＝cos（5[cm]×1800×106×360／1.6×108[m]）＝−0.9237
である。このように、高次の高調波成分では、位相が回り、そのため、図１４に示すように波形を歪ませることになる。
【００１１】
本発明は、このような状況を鑑みてなされたものであり、システムＬＳＩと外部メモリとのデータの伝送に対して、敢えて高調波成分を抑えることにより、データ伝送において発生する高調波成分の位相回りによる波形歪を改善する伝送装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明の伝送装置は、システムＬＳＩと、外部メモリと、前記システムＬＳＩと前記外部メモリとのデータ通信を可能とする伝送路とを有する伝送装置において、前記システムＬＳＩ及び前記外部メモリには、いずれにおいても前記伝送路への送信側にローパスフィルターを有し、当該ローパスフィルターにより前記伝送路の周波数帯域を制限することにより、伝送データの高調波成分の位相の乱れにより発生する波形歪みの影響を除去することを特徴とする。
【００１３】
さらに本発明の伝送装置は、前記システムＬＳＩの前記伝送路からの受信側に波形検出回路を有し、前記ローパスフィルターは、前記波形検出回路からの調整電圧によりカットオフ周波数が変化する可変ローパスフィルターであり、前記波形検出回路は、高調波成分の位相の乱れを伝送クロックの奇数倍のクロックを用いてサンプリングして伝送データのパターン化することにより検出し、当該検出された信号により前記調整電圧が調整されることを特徴とする。さらに本発明の伝送装置は、前記システムＬＳＩの前記伝送路からの受信側に波形検出回路を有し、前記ローパスフィルターは、前記波形検出回路からの調整電圧によりカットオフ周波数が変化する可変ローパスフィルターであり、前記波形検出回路は、複数のしきい値レベルの異なるコンパレータを用いてデータ検出を行い、これら複数のコンパレータ出力波形の位相差により、前記伝送路の周波数帯域が必要以上に落ちていないか検出し、当該検出された信号により前記調整電圧が調整されることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、伝送装置において、システムＬＳＩと外部メモリ間におけるデータの高調波成分の位相回りにより発生する波形劣化を改善して、最適な波形に整形し、高速で大容量のデータ通信を可能にすることが出来る。
【発明を実施するための最良の形態】
【００１５】
本発明を実施するための最良の形態を説明する。
【００１６】
図１は、本発明の伝送装置の一実施形態を示すブロック図である。
【００１７】
システムＬＳＩ１では外部メモリ２にデータの書き込みを行ったり、読み出しを行って信号処理を行う。そのため書き込むデータをバッファ回路３から、可変ＬＰＦ（ローパスフィルター）回路４にて伝送データの高調波成分を制限し、送信／受信切替スイッチ５に送る。送信／受信切替スイッチ５は外部メモリ２にデータを書き込むため送信側に切替られ、プリント基板などの伝送路６にデジタルデータを出力する。外部メモリ２側では送信／受信切替スイッチ７で受信側に切替られ、バッファ回路８を通りメモリ２にデータが書き込まれる。
【００１８】
外部メモリ２からデータを読み出す場合にはバッファ回路９を通り可変ＬＰＦ回路１０で伝送データの高調波成分が制限され、送信／受信切替スイッチ７で送信側に切り替えられて、伝送路６に出力される。
【００１９】
伝送路６を通してシステムＬＳＩ１に送られた信号は送信／受信切替スイッチ５で受信側に切替られ、波形検出回路１１において伝送路６で発生した高調波成分における位相回りにより発生した歪みを検出する。そしてシステムＬＳＩ１内の可変ＬＰＦ回路４と外部メモリ２の可変ＬＰＦ回路１０の周波数帯域を調整する調整電圧３０を生成する。
【００２０】
ここで、可変ＬＰＦ回路４，１０は例えば図２に示すような回路構成となっている。すなわち、システムＬＳＩ１のチップ内に構成された抵抗とコンデンサより成る４次のＬＰＦであり、抵抗値は一定であるが、コンデンサは波形検出回路１１から出力される調整電圧３０により容量が変化する。これにより可変ＬＰＦ４、１０のカットオフ周波数が変化する。すなわち、半導体の接合部においては図３に示すようにｐ基板３１をＧＮＤとし、ｎ側３２に正極性の電圧を加えると逆バイアスとなり、空乏層３３が発生する。この空乏層３３が生じることにより容量を持つ。そして、空乏層３３の厚さはｎ側３２に加える電圧の値により変化する。印加電圧が低い場合には空乏層３３が狭くなり、それにより容量は大きくなる。それに対し、印加電圧が高い場合には空乏層３３が拡がり容量が小さくなる。したがって、この印加電圧（調整電圧３０）により容量が制御でき、可変ＬＰＦ回路４，１０のカットオフ周波数を変えることが出来る。
【００２１】
また、図４は波形検出回路１１の回路構成例であり、伝送路の９倍のクロック（９ｆｃ）と送受信切替スイッチ５からのデータが入力される。入力された信号は、ラッチ回路１３で９倍のクロック１つ分遅延され、次のラッチ回路１４に入力される。ラッチ回路１４でも同様に９倍のクロック１つ分遅延される。
【００２２】
一方、送受信切替スイッチ５からのデータは、ＥＸＯＲ（イクシブＯＲ：排他的論理和）回路２４とＥＸＯＲ回路２５にも入力される。また、ラッチ回路１３の出力データはＥＸＯＲ回路２４とＥＸＯＲ回路２６にも入力される。そして、ラッチ回路１４の出力データはＥＸＯＲ回路２５とＥＸＯＲ回路２６にも入力される。これらのＥＸＯＲ回路２４、２５、２６の出力はＥＸＯＲ回路２５の出力データのみインバータ回路２７で反転されてＡＮＤ回路２８に入力される。これらの信号に対してＡＮＤ回路２８の出力は表１に示すような論理となる。表中“Ｈ”は“Ｈｉｇｈ”を、“Ｌ”は“Ｌｏｗ”を示す。
【表１】
2009021693.tif 000003
【００２３】
これは、図５（ａ）に示すように送受信切替スイッチ５出力に高調波成分の位相乱れがある場合に、ＬｏｗからＨｉｇｈに切り換わる立ち上がりのポイントにおいて、図５（ｂ）の９倍のクロック（９ｆｃ）でサンプリングすると図５（ｃ）のように判別する。この場合、送受信切替スイッチ５の出力データは“Ｌｏｗ”となり、ラッチ回路１３の出力データは“Ｈｉｇｈ”、ラッチ回路１４の出力データは“Ｌｏｗ”となる。また、図５（ｄ）のようなＨｉｇｈからＬｏｗに切り換わる立下りのポイントにおいて、図５（ｅ）の９倍のクロック（９ｆｃ）でサンプリングすると、図５（ｆ）のように判別する。この場合、送受信切替スイッチ５の出力データは“Ｈｉｇｈ”となり、ラッチ回路１３の出力データは“Ｌｏｗ”、ラッチ回路１４の出力データは“Ｈｉｇｈ”となる。
【００２４】
上記の２つの場合、データの立上りと立下りにおいて、表１のようにＡＮＤ回路２８出力が“Ｈｉｇｈ”となる。この２つのポイントで位相乱れにより発生する歪を検出し、歪がある場合にはＡＮＤ回路２８出力を加減算回路２２のマイナス端子にパルスが入力され、積分回路２３出力レベルが下がるように作用する。これにより、調整電圧３０は下がり、可変ＬＰＦ４、１０では、コンデンサに印加される電圧が下がるので、容量が大きくなり、周波数帯域を落とすように作用する。
【００２５】
また、図４において、送受信切替スイッチ５出力はコンパレータ１５、１６，１７にも入力される。コンパレータ１５は、しきい値電圧Ｖｈと比較され、コンパレータ１６は、しきい値電圧Ｖｍと比較されて、コンパレータ１７は、しきい値電圧Ｖｌと比較されて“Ｈｉｇｈ”、“Ｌｏｗ”の判別が行われる。ここで各しきい値電圧はＶｈ＞Ｖｍ＞Ｖｌの関係である。
【００２６】
この３つのコンパレータに、図６（ａ）に示すように、データの立上り、立下りが鈍った波形が入力されるとコンパレータ１６からは図６（ｂ）のように検出され、コンパレータ１７からは図６（ｃ）のように検出され、コンパレータ１５からは図６（ｄ）のように検出される。この３つの出力信号のうちコンパレータ１５出力はインバータ１８で反転し、コンパレータ１６出力はインバータ１９で反転したものと反転していないものを、ＡＮＤ回路２０、２１に入力すると、ＡＮＤ回路２０出力はコンパレータ１６出力が“Ｈｉｇｈ”、コンパレータ１７出力も“Ｈｉｇｈ”、コンパレータ１５出力が“Ｌｏｗ”の時に“Ｈｉｇｈ”となる。この状態は送受信切替スイッチ５出力のデータの立上り状態であり、立上り時間が長くなるとこの“Ｈｉｇｈ”の期間が長くなる。
【００２７】
同様にＡＮＤ回路２１出力はコンパレータ１６出力が“Ｌｏｗ”、コンパレータ１７出力は“Ｈｉｇｈ”、コンパレータ１５出力が“Ｌｏｗ”の時に“Ｈｉｇｈ”となる。この状態は送受信切替スイッチ５出力のデータの立下り状態であり、立下りが鈍るとこの“Ｈｉｇｈ”の期間が長くなる。したがって、加減算回路２２のプラス端子では図６（ｅ）に示す信号が得られる。立ち上がり／立ち下がりに時間がかかるほど図６（ｅ）のパルス幅が広くなるので、積分回路２３の出力レベルが上がるように作用する。これにより調整電圧３０は上がり、可変ＬＰＦ回路４、１０では、コンデンサに印加される電圧が上がるので、容量が小さくなり、周波数帯域を伸ばすように作用する。
【００２８】
例えば可変ＬＰＦ回路４、１０のカットオフ周波数を１ＧＨｚに設定すると図７（ａ）のようになり、送受信切替スイッチ５出力のデータ波形の立上り／立下りが滑らかになり、ＡＮＤ回路２８出力が”Ｈｉｇｈ”となることがなくなるが、立上り／立下り時間が長くなるためコンパレタ１６出力（図７（ｂ））に対するコンパレータ１７出力（図７（ｃ））、コンパレータ１５出力（図７（ｄ））の位相差が大きくなり、加減算回路２２のプラス端子に入力されるパルス幅が広くなる。
【００２９】
同様に可変ＬＰＦ回路４、１０のカットオフ周波数を４ＧＨｚに設定すると図８（ａ）のようになり、送受信切替スイッチ５出力のデータ波形における立上り／立下りで波打つようになり、ＡＮＤ回路２８出力が”Ｈｉｇｈ”となる。それに対して、立上り／立下り時間が短くなるためコンパレータ１６出力（図８（ｂ））に対するコンパレータ１７出力（図８（ｃ））、コンパレータ１５出力（図８（ｄ））の位相差が小さくなり、加減算回路２２のプラス端子に入力されるパルス幅が狭くなる。
【００３０】
このように、送受信切替スイッチ５出力のデータ波形により、調整電圧３０がフィードバックされるので、常に最適な波形と保つことが出来る。
【００３１】
このように本発明は、外部メモリが、伝送路にデジタルデータを伝送する場合に、データ伝送波形にローパスフィルター（ＬＰＦ）を通すことにより高周波成分を抑えて送信し、受信側のシステムＬＳＩでは、伝送クロックの奇数倍のクロック周波数でサンプリングを行い、波形歪を検出し、その検出信号により、送信側のＬＰＦのカットオフ周波数を下げることにより、高調波成分の位相が回ることにより発生する歪みの影響を取り除く。また、異なるしきい値を持つ複数のコンパレータを持ち、複数のコンパレータ出力データの位相差を検出することにより、ＬＰＦの帯域制限のかけ過ぎにより発生する劣化を検出してカットオフ周波数を伸ばすことにより、自動的に最適な周波数帯域を調整するものである。尚、この設定値はシステムＬＳＩが外部メモリにデータ伝送する場合にも共通に使用する。
【００３２】
ここで、上記、伝送クロックの奇数倍のクロック周波数でサンプリングする理由について説明する。デジタル信号の波形をフーリエ変換すると基本周波数の正弦波とその奇数倍の高調波成分とから成り立ち、デジタル信号は基本的に偶数倍の高調波成分を含まない。含んでしまうと、時間軸上で見たに場合に左右対称性が無くなった歪んだ波形となる。したがって、無い偶数倍の成分の周波数でサンプリングしても位相歪を検出できない。位相歪は、奇数倍の周波数成分の信号の位相がずれることにより発生するので、奇数倍のクロックでサンプリングすることとなる。
【図面の簡単な説明】
【００３３】
【図１】本発明の伝送装置の一実施形態を示すブロック図である。
【図２】本発明における可変ＬＰＦの一例を示す回路図である。
【図３】図２における可変ＬＰＦのコンデンサの原理の説明をするための図である。
【図４】本発明における波形検出回路の一例を示す回路図である。
【図５】本発明のおける送受信切替スイッチ５出力をサンプリングした場合に対する判別の波形例を示す。（ａ）送受信切替スイッチ５出力に高調波成分の位相乱れがある場合のＬｏｗからＨｉｇｈに切り換わる立ち上がりのポイントにおける波形例である。（ｂ）サンプリングする９倍のクロック（９ｆｃ）の波形例である。（ｃ）（ａ）に対する判別結果である。（ｄ）送受信切替スイッチ５出力に高調波成分の位相乱れがある場合のＨｉｇｈからＬｏｗに切り換わる立下りのポイントにおける波形例である。（ｅ）サンプリングする９倍のクロック（９ｆｃ）の波形例である。（ｆ）（ｄ）に対する判別結果である。
【図６】本発明のおける送受信切替スイッチ５出力に対するコンパレータ等による波形例を示す。（ａ）送受信切替スイッチ５からデータの立上り、立下りが鈍った波形が出力される場合の波形例を示す。（ｂ）（ａ）に対するコンパレータ１６の出力を示す。（ｃ）（ａ）に対するコンパレータ１７の出力を示す。（ｄ）（ａ）に対するコンパレータ１５の出力を示す。（ｅ）（ａ）に対する加減算回路２２のプラス端子への入力を示す。
【図７】本発明における可変ＬＰＦ回路のカットオフ周波数を１ＧＨｚに設定した場合の波形による各コンパレータの出力の例を示す。（ａ）波形例である。（ｂ）コンパレタ１６の出力である。（ｃ）コンパレータ１７の出力である。（ｄ）コンパレータ１５の出力である。
【図８】本発明における可変ＬＰＦ回路のカットオフ周波数を４ＧＨｚに設定した場合の波形による各コンパレータの出力の例を示す。（ａ）波形例である。（ｂ）コンパレタ１６の出力である。（ｃ）コンパレータ１７の出力である。（ｄ）コンパレータ１５の出力である。
【図９】従来技術であるデータ伝送の高速化の構成例を示す。（ａ）構成の一例である。（ｂ）（ａ）に対してデータバスの高速化した場合の例を示す。（ｂ）（ａ）に対してバス幅を広げた場合の例を示す。
【図１０】従来技術であるメモリが複数ある場合のデータバスの位相ずれ、波形劣化の差の例を示す。
【図１１】従来技術であるプリエンファシスをかけることによる波形整形の一例を示す。
【図１２】従来技術である２００ＭＨｚにおけるデジタルデータの波形の一例を示す。
【図１３】従来技術である各周波数における波長を示す。
【図１４】従来技術である図１２の波形が５ｃｍ離れた場合の波形の一例を示す。
【符号の説明】
【００３４】
１    システムＬＳＩ
２    外部メモリ
３、８、９、１２    バッファ回路
４、１０    可変ＬＰＦ回路
５、７    送信／受信切替スイッチ
６    伝送路
１１  波形検出回路
１３、１４  ラッチ
１５〜１７  コンパレータ
１８、１９、２７  インバータ
２０、２１、２８  ＡＮＤ回路
２２  加減算回路
２３  積分回路
２４〜２６  ＥＸＯＲ回路
３０  調整電圧
３１  ｐ基板
３２  ｎ側
３３  空乏層
【図１】
2009021693.tif 000004
【図２】
2009021693.tif 000005
【図３】
2009021693.tif 000006
【図４】
2009021693.tif 000007
【図５】
2009021693.tif 000008
【図６】
2009021693.tif 000009
【図７】
2009021693.tif 000010
【図８】
2009021693.tif 000011
【図９】
2009021693.tif 000012
【図１０】
2009021693.tif 000013
【図１１】
2009021693.tif 000014
【図１２】
2009021693.tif 000015
【図１３】
2009021693.tif 000016
【図１４】
2009021693.tif 000017