(57)【要約】【課題】  差動信号を伝送するためには差動信号の倍の信号線が必要なので、信号の数が多くなると信号線の数が膨大になり、配線面積が増加するために機器の小型化が難しくなるという課題を解決する。【解決手段】  差動出力バッファの差動入力部に流れる電流の経路に抵抗を配置し、差動入力信号に基づいてこの抵抗に流れる電流値を変えてコモンモード電圧を変化させ、このコモンモード電圧の変化をコモンモード検出バッファで検出して、差動信号を再構成して出力するようにした。信号線の数を２／３に削減することができる。【選択図】                    図１
2009021755.tif 000002
【特許請求の範囲】
【請求項１】
第１の差動信号が入力され、
この第１の差動信号によって２つの経路のどちらかに電流を流し、この２つの電流経路から差動出力信号を取り出す差動入力部と、
この差動入力部に流す電流を出力する定電流源と、
前記定電流源の出力電流が流れる経路の途中に配置された抵抗と、
を具備した第１の差動出力バッファと、
第２の差動信号が入力され、前記第１の差動出力バッファと同様の構成を有する第２の差動出力バッファと、
第３の差動信号が入力され、この第３の差動信号によって前記第１の差動出力バッファ内の前記抵抗、または前記第２の差動出力バッファ内の前記抵抗に流れる電流のいずれかを一定値だけ変化させるコモンモード電圧制御部と、
前記第１の差動出力バッファの出力が入力される第１の差動入力バッファと、
前記第２の差動出力バッファの出力が入力される第２の差動入力バッファと、
前記第１および第２の差動出力バッファの出力が入力され、これら入力された信号のコモンモード電圧から差動信号を生成して出力するコモンモード検出バッファと、
を具備したことを特徴とする差動信号伝送回路。
【請求項２】
前記第１および第２の差動出力バッファ内の前記抵抗は、正電源と差動入力部の間に配置されていることを特徴とする請求項１記載の差動信号伝送回路。
【請求項３】
前記コモンモード電圧制御部は、
前記第３の差動信号がそのベースに入力され、エミッタが共通接続された２つのトランジスタと、
これらトランジスタのエミッタにその一端が接続される定電流源と、
で構成されることを特徴とする請求項１若しくは請求項２記載の差動伝送回路。
【請求項４】
前記コモンモード検出バッファは、
差動信号が入力される差動バッファと、
一端が共通接続されて前記差動バッファの一方の入力端子に接続され、他端に前記第１の差動出力バッファの出力が印加される第１、第２の抵抗と、
一端が共通接続されて前記差動バッファの他方の入力端子に接続され、他端に前記第２の差動出力バッファの出力が印加される第３、第４の抵抗と、
で構成されることを特徴とする請求項１乃至請求項３いずれかに記載の差動信号伝送回路。
【請求項５】
前記コモンモード検出バッファは、
コレクタが第１の抵抗の一端に接続され、ベースに前記第１の差動出力バッファの出力が入力される第１、第２のトランジスタと、
コレクタが第２の抵抗の一端に接続され、ベースに前記第２の差動出力バッファの出力が入力される第３、第４のトランジスタと、
これら第１乃至第４の全トランジスタのエミッタにその一端が接続された定電流源と、
を具備したことを特徴とする請求項１乃至請求項３いずれかに記載の差動信号伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動デジタル信号を伝送する回路に関し、信号線の本数を少なくすることができる差動信号伝送回路に関するものである。
【背景技術】
【０００２】
図３に差動信号伝送回路を示す。この伝送回路は半導体チップ間の差動信号伝送等に用いられる。図３において、１０は半導体チップであり、その内部に差動出力バッファ１１〜１３が形成されている。差動信号は、この差動出力バッファ１１〜１３を介して半導体チップ１０の外部に出力される。２０は半導体チップであり、その内部に差動入力バッファ２１〜２３が形成されている。差動信号は、この差動入力バッファ２１〜２３を介して半導体チップ２０に取り込まれる。
【０００３】
差動出力バッファ１１〜１３の出力端子はそれぞれ差動入力バッファ２１〜２３の入力端子に接続されている。差動出力バッファ１１〜１３にはそれぞれ差動入力信号１〜３が入力される。この差動入力信号１〜３は差動出力バッファ１１〜１３でバッファリングされ、信号線を介して差動入力バッファ２１〜２３に入力される。この差動入力バッファ２１〜２３から、差動出力信号１〜３が半導体チップ２０に出力される。このようにして、差動信号が半導体チップ１０から半導体チップ２０内に伝送される。
【０００４】
差動出力バッファ１１〜１３と差動入力バッファ２１〜２３は同じ構成を有している。抵抗Ｒ１、Ｒ２の一端は正電源ＶＣＣに接続され、他端はそれぞれトランジスタＴｒ１、Ｔｒ２のコレクタに接続されている。トランジスタＴｒ１、Ｔｒ２のエミッタは共通接続され、定電流源Ｉｓ１の一端に接続されている。この定電流源Ｉｓ１の他端は負電源ＶＥＥに接続されている。差動信号はトランジスタＴｒ１、Ｔｒ２のベースに入力される。
【０００５】
トランジスタＴｒ３、Ｔｒ４のコレクタは正電源ＶＣＣに接続され、それらのエミッタはそれぞれ定電流源Ｉｓ２、Ｉｓ３の一端に接続されている。定電流源Ｉｓ２、Ｉｓ３の他端は負電源ＶＥＥに接続されている。また、トランジスタＴｒ３のベースは抵抗Ｒ２とトランジスタＴｒ２の接続点に、トランジスタＴｒ４のベースは抵抗Ｒ１とトランジスタＴｒ１の接続点に接続されている。差動信号はトランジスタＴｒ３、Ｔｒ４のエミッタから出力される。
【０００６】
このような構成において、トランジスタＴｒ１のベース電位がトランジスタＴｒ２のそれより高いとトランジスタＴｒ１がオン、Ｔｒ２がオフになり、トランジスタＴｒ３がオン、Ｔｒ４がオフになる。トランジスタＴｒ１のベース電位がトランジスタＴｒ２のそれより低いとトランジスタＴｒ３がオフ、Ｔｒ４がオンになる。このようにして差動信号がバッファリングされる。
【０００７】
このような差動信号伝送回路は差動信号で信号を伝送するので、ノイズなどによってコモンモード電圧が変化しても、この変化は差動入力バッファで除去される。従って、ノイズなどの外部条件に影響されず、確実に信号を伝送することができる。
【特許文献１】特開２００３−０１８２２４号公報
【特許文献２】特開２００２００４−３５６７１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような差動信号伝送回路は１つの信号を伝送するためには２本の信号線が必要になる。通常半導体チップからは数十以上の信号が入出力されるので、半導体チップ間の信号線も数十本以上必要になる。そのため、信号線の設置面積が大きくなり、機器の小型化ができなくなるという課題があった。
【０００９】
従って本発明の目的は、信号線の本数を削減することができる差動信号伝送回路を提供することにある。
【課題を解決するための手段】
【００１０】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
第１の差動信号が入力され、
この第１の差動信号によって２つの経路のどちらかに電流を流し、この２つの電流経路から差動出力信号を取り出す差動入力部と、
この差動入力部に流す電流を出力する定電流源と、
前記定電流源の出力電流が流れる経路の途中に配置された抵抗と、
を具備した第１の差動出力バッファと、
第２の差動信号が入力され、前記第１の差動出力バッファと同様の構成を有する第２の差動出力バッファと、
第３の差動信号が入力され、この第３の差動信号によって前記第１の差動出力バッファ内の前記抵抗、または前記第２の差動出力バッファ内の前記抵抗に流れる電流のいずれかを一定値だけ変化させるコモンモード電圧制御部と、
前記第１の差動出力バッファの出力が入力される第１の差動入力バッファと、
前記第２の差動出力バッファの出力が入力される第２の差動入力バッファと、
前記第１および第２の差動出力バッファの出力が入力され、これら入力された信号のコモンモード電圧から差動信号を生成して出力するコモンモード検出バッファと、
を具備したものである。差動信号を伝送する信号線の数を削減することができる。
【００１１】
請求項２記載の発明は、請求項１記載の発明においてｌ、
前記第１および第２の差動出力バッファ内の前記抵抗を、正電源と差動入力部の間に配置するようにしたものである。回路構成が簡単になる。
【００１２】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記コモンモード電圧制御部は、
前記第３の差動信号がそのベースに入力され、エミッタが共通接続された２つのトランジスタと、
これらトランジスタのエミッタにその一端が接続される定電流源と、
で構成するようにしたものである。回路構成を簡単にすることができる。
【００１３】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
前記コモンモード検出バッファは、
差動信号が入力される差動バッファと、
一端が共通接続されて前記差動バッファの一方の入力端子に接続され、他端に前記第１の差動出力バッファの出力が印加される第１、第２の抵抗と、
一端が共通接続されて前記差動バッファの他方の入力端子に接続され、他端に前記第２の差動出力バッファの出力が印加される第３、第４の抵抗と、
で構成するようにしたものである。回路構成が簡単になり、かつ終端抵抗が不要になる。
【００１４】
請求項５記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
前記コモンモード検出バッファは、
コレクタが第１の抵抗の一端に接続され、ベースに前記第１の差動出力バッファの出力が入力される第１、第２のトランジスタと、
コレクタが第２の抵抗の一端に接続され、ベースに前記第２の差動出力バッファの出力が入力される第３、第４のトランジスタと、
これら第１乃至第４の全トランジスタのエミッタにその一端が接続された定電流源と、
を具備したものである。回路構成が簡単になる。
【発明の効果】
【００１５】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、および５の発明によれば、差動出力バッファの差動入力部に流れる電流の経路に抵抗を配置し、差動入力信号に基づいてこの抵抗に流れる電流値を変えてコモンモード電圧を変化させ、このコモンモード電圧の変化をコモンモード検出バッファで検出して、差動信号を再構成して出力するようにした。
【００１６】
３つの差動信号のうち、１つをコモンモード電圧の変化で伝送するようにしたので、差動信号を伝送する信号線の数を２／３に削減することができるという効果がある。この発明を複数の半導体チップを具備した半導体装置に適用すると、信号線を配置する面積を削減することができるので、半導体装置を小型化することができる。
【発明を実施するための最良の形態】
【００１７】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る差動信号伝送回路の一実施例を示す構成図である。なお、図３と同じ要素には同一符号を付し、説明を省略する。図１において、差動信号伝送回路は差動出力バッファ３０ａと３０ｂ、コモンモード電圧制御部４０、差動入力バッファ２１、２３、およびコモンモード検出バッファ５０で構成されている。図３と同様に差動出力バッファ３０ａと３０ｂ、コモンモード電圧制御部４０は１つの半導体チップに配置され、差動入力バッファ２１と２３、コモンモード検出バッファ５０は他の半導体チップに配置されているが、図１では記載を省略している。差動出力バッファ３０ａ、３０ｂはそれぞれ第１、第２の差動出力バッファに、差動入力バッファ２１、２３はそれぞれ第１、第２の差動入力バッファに相当する。
【００１８】
差動出力バッファ３０ａは抵抗３１ａ、差動入力部３２ａ、定電流源３３ａ、および差動出力部３４ａで構成されている。差動入力部３２ａは図３の差動出力バッファ１１の入力部分と同様の構成を有している。すなわち、抵抗Ｒ１とＲ２の一端が共通接続され、他端はそれぞれトランジスタＴｒ１、Ｔｒ２のコレクタに接続されている。トランジスタＴｒ１、Ｔｒ２のエミッタは共通接続される。定電流源３３ａの一端はこのエミッタの共通接続点に接続され、他端は負電源ＶＥＥに接続されている。差動入力信号はトランジスタＴｒ１とＴｒ２のベースに印加される。
【００１９】
抵抗３１ａは正電源ＶＣＣと抵抗Ｒ１、Ｒ２の共通接続点間に接続されている。このため、差動入力部３２ａには抵抗３１ａを介して電流が供給される。この差動入力部３２ａに流れる電流値は定電流源３３ａの出力電流値に等しい。
【００２０】
差動出力部３４ａは図３差動出力バッファ１１の出力部と同じ構成を有している。すなわち、トランジスタＴｒ３とＴｒ４のコレクタは正電源ＶＣＣに接続され、エミッタはそれぞれ定電流源Ｉｓ２、Ｉｓ３の一端に接続されている。この定電流源Ｉｓ２、Ｉｓ３の他端は負電源ＶＥＥに接続されている。また、トランジスタＴｒ３、Ｔｒ４のベースには差動入力部３２の出力が入力される。すなわち、トランジスタＴｒ３のベースには抵抗Ｒ２とトランジスタＴｒ２のコレクタとの接続点の電圧、トランジスタＴｒ４のベースには抵抗Ｒ１とトランジスタＴｒ１のコレクタとの接続点の電圧が入力される。
【００２１】
差動出力バッファ３０ｂは差動出力バッファ３０ａと同じ構成を有している。差動出力バッファ３０ａには差動入力信号１が、差動出力バッファ３０ｂには差動入力信号２が入力される。なお、差動出力バッファ３０ｂ内の差動入力部を３２ｂ、定電流源を３３ｂ、出力部を３４ｂ、抵抗３１ａに相当する抵抗を３１ｂとする。
【００２２】
コモンモード電圧制御部４０はトランジスタ４１と４２、および定電流源４３で構成されている。トランジスタ４１のコレクタは抵抗３１ａと差動入力部３２ａの接続点に、トランジスタ４２のコレクタは抵抗３１ｂと差動入力部３２ｂの接続点に接続されている。また、これらトランジスタ４１、４２のエミッタは共通接続され、定電流源４３の一端に接続されている。この定電流源４３の他端は負電源ＶＥＥに接続されている。トランジスタ４１、４２のベースには差動入力信号３が入力される。
【００２３】
図３従来例と同様に、差動出力バッファ３０ａの出力は差動入力バッファ２１に入力され、差動出力バッファ３０ｂの出力は差動入力バッファ２３に入力される。差動入力バッファ２１、２３からはそれぞれ差動出力信号１、２が出力される。
【００２４】
コモンモード検出バッファは、４本の抵抗５１〜５４、および差動入力バッファ２１と同じ構成の差動バッファ５５で構成されている。抵抗５１と５２の一端は差動バッファ５５の一方の入力端子に接続され、抵抗５３と５４の一端は差動バッファ５５の他方の入力端子に接続されている。抵抗５１と５２の他端には差動出力バッファ３０ａの出力が、抵抗５３と５４の他端には差動出力バッファ３０ｂの出力が印加される。このコモンモード検出バッファ５０からは差動入力信号３に対応する差動出力信号３が出力される。
【００２５】
次に、この実施例の動作を説明する。差動出力バッファ３０ａ、３０ｂの構成は、抵抗３１ａ、３１ｂが挿入されていることを除いて差動出力バッファ１１、１３と同じである。差動入力信号１、２は差動出力バッファ３０ａ、３０ｂに入力され、その出力は差動入力バッファ２１、２３に入力される。この動作は図３従来例と同じである。抵抗３１ａ、３１ｂのために差動出力バッファ３０ａ、３０ｂ出力のコモンモード電圧は変化するが、差動信号で伝送しているので、伝送すべき信号はコモンモード電圧の変化には影響されない。
【００２６】
抵抗３１ａの抵抗値をＲ、定電流源４３の出力電流をＩとすると、トランジスタ４１がオンになると抵抗３１ａに流れる電流はＩ増加し、差動出力バッファ３０ａ出力のコモンモード電圧が変化する。トランジスタ４１がオフのときの差動出力バッファ３０ａ出力のコモンモード電圧をＶｃｏｍ、オンになったときのそれをＶｃとすると、Ｖｃは下記（１）式になる。
Ｖｃ＝Ｖｃｏｍ−Ｒ・Ｉ  ・・・・・・・・  （１）
【００２７】
差動出力バッファ３０ａの差動出力は抵抗５１、５２で加算され、差動バッファ５５の一方の入力端子に印加される。この差動出力の２つの信号は互いに逆になっているので、差動バッファ５５に入力される信号の差動分は表れず、前記（１）式のコモンモード電圧Ｖｃのみになる。トランジスタ４１のオンオフは差動入力信号３によって制御されるので、このＶｃは差動入力信号３によって変化する。
【００２８】
差動出力バッファ３０ｂについても同じことが成立する。抵抗３１ｂの抵抗値をＲ、トランジスタ４２がオフのときの、差動出力バッファ３０ｂ出力のコモンモード電圧をＶｃｏｍ、トランジスタ４２がオンのときの差動出力バッファ３０ｂ出力のコモンモード電圧をＶｃとすると、このＶｃは前記（１）式になる。
【００２９】
差動出力バッファ３０ｂの差動出力は抵抗５３、５４で加算され、差動バッファ５５の他方の入力端子に印加される。この差動出力の２つの信号は互いに逆になっているので、差動バッファ５５に入力される信号の差動分は表れず、前記（１）式のコモンモード電圧Ｖｃのみになる。トランジスタ４２のオンオフは差動入力信号３によって制御されるので、このＶｃは差動入力信号３によって変化する。
【００３０】
すなわち、差動出力バッファ３０ａ、３０ｂのコモンモード電圧を用いて差動入力信号３を伝送することができる。図３従来例からわかるように、従来３つの差動信号を伝送するために６本の信号線が必要であったが、この実施例では４本の信号線で３つの差動信号を伝送することができ、信号線の数を２／３に削減することができる。伝送すべき差動信号が４つ以上のときは、３つの差動信号を１組として組み分けし、各組に本発明を適用すればよい。
【００３１】
図２に本発明の他の実施例の構成を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図２において、６０はコモンモード検出バッファであり、差動出力バッファ３０ａ、３０ｂの出力が入力され、差動出力信号３を出力する。
【００３２】
抵抗６１の一端は正電源ＶＣＣに接続され、他端はトランジスタ６３、６５のコレクタに接続されている。同様に、抵抗６２の一端は正電源ＶＣＣに接続され、他端はトランジスタ６４、６６のコレクタに接続されている。トランジスタ６３、６５のベースには差動出力バッファ３０ａの出力が入力され、トランジスタ６４、６６のベースには差動出力バッファ３０ｂの出力が入力される。
【００３３】
トランジスタ６３〜６６のエミッタは定電流源６７の一端に接続されている。この定電流源６７の他端は負電源ＶＥＥに接続されている。この構成は、差動入力バッファ２１にトランジスタ６５と６６を追加したものと考えることができる。
【００３４】
差動入力部３２ａ、３２ｂ内の抵抗の抵抗値をＲｓ、定電流源３３ａ、３３ｂの出力電流をＩｓ、抵抗３１ａ、３１ｂの抵抗値をそれぞれＲａ、Ｒｂ、定電流源４３の出力電流をＩ、Ｖｃｍ＝（ＶＣＣ−トランジスタのベースエミッタ間電圧）とし、下記（２）式が成立するように各定数を選択する。
Ｒａ・Ｉ＝Ｒｂ・Ｉ＝Ｒｓ・Ｉｓ  ・・・・・・・  （２）
【００３５】
このようにすると、差動出力バッファ３０ａの２つの出力Ｖａ、Ｖａｘ、差動出力バッファ３０ｂの２つの出力Ｖｂ、Ｖｂｘは
トランジスタ４１がオンのとき
Ｖａ  ＝Ｖｃｍ−Ｒｓ・Ｉｓ      ／  Ｖｃｍ−２・Ｒｓ・Ｉｓ
Ｖａｘ＝Ｖｃｍ−２・Ｒｓ・Ｉｓ  ／  Ｖｃｍ−Ｒｓ・Ｉｓ
Ｖｂ  ＝Ｖｃｍ                  ／  Ｖｃｍ−Ｒｓ・Ｉｓ
Ｖｂｘ＝Ｖｃｍ−Ｒｓ・Ｉｓ      ／  Ｖｃｍ
トランジスタ４１がオフのとき
Ｖａ  ＝Ｖｃｍ                  ／  Ｖｃｍ−Ｒｓ・Ｉｓ
Ｖａｘ＝Ｖｃｍ−Ｒｓ・Ｉｓ      ／  Ｖｃｍ
Ｖｂ  ＝Ｖｃｍ−Ｒｓ・Ｉｓ      ／  Ｖｃｍ−２・Ｒｓ・Ｉｓ
Ｖｂｘ＝Ｖｃｍ−２・Ｒｓ・Ｉｓ  ／  Ｖｃｍ−Ｒｓ・Ｉｓ
になる。値が２つあるのは、差動入力信号１、２によって変化するためである。
【００３６】
これらの電圧はトランジスタ６３〜６６によって比較される。前述のＶａ、Ｖａｘ、Ｖｂ、ＶｂｘはＲｓ・Ｉｓの倍数だけの差があるが、このＲｓ・Ｉｓが充分大きな値になるように選択すると、トランジスタ６３〜６６のうち、ベース電位が最も高いトランジスタのみオンになる。
【００３７】
従って、トランジスタ４１がオンのときはトランジスタ６４、６６のいずれかがオンになり、トランジスタ４１がオフのときはトランジスタ６３、６５のいずれかがオンになる。トランジスタ４１のオンオフは差動入力信号３によって制御されるので、コモンモード検出バッファ６０の出力は差動入力信号３に対応する差動出力信号３になる。このため、４本の信号線で３つの差動信号を伝送することができる。
【００３８】
なお、差動入力部３２ａ、３２ｂ、差動出力部３４ａ、３４ｂ、差動入力バッファ２１、２３はこの構成に限られることはない。入力された差動信号に対応する差動出力信号が得られる構成であればよい。
【００３９】
また、抵抗３１ａ、３１ｂの位置は図１、図２実施例に限られることはなく、差動入力部３２ａ、３２ｂと定電流源３３ａ、３３ｂとの間、あるいは定電流源３３ａ、３３ｂと負電源ＶＥＥの間であってもよい。要は、差動出力信号のコモンモード電圧が変化すればよい。ただ、図１、図２の位置に配置すると回路構成を簡単にすることができる。
【００４０】
また、コモンモード電圧制御部４０もこの実施例の構成に限られることはなく、差動入力信号３によって差動出力バッファ３０ａ、３０ｂに電流を振り分ける構成であればよい。また、コモンモード検出バッファの構成も図１、図２に限られることはない。コモンモード電圧の変化を検出して、差動信号を出力する構成であればよい。
【００４１】
さらに、これらの実施例では半導体チップ間の差動信号の伝送について説明したが、これに限られることはなく、その他の差動信号伝送にも応用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】従来の差動信号伝送回路の構成図である。
【符号の説明】
【００４３】
２１、２３  差動入力バッファ
３０ａ、３０ｂ  差動出力バッファ
３１ａ、３１ｂ、Ｒ１、Ｒ２、５１〜５４、６１、６２  抵抗
３２ａ、３２ｂ  差動入力部
３３ａ、３３ｂ、４３、６７  定電流源
３４ａ、３４ｂ  差動出力部
４０  コモンモード電圧制御部
４１、４２、６３〜６６、Ｔｒ１、Ｔｒ２  トランジスタ
５０、６０  コモンモード検出バッファ
５５  差動バッファ
【図１】
2009021755.tif 000003
【図２】
2009021755.tif 000004
【図３】
2009021755.tif 000005