(57)【要約】【課題】本発明は、ＡＳＩＣ等の集積回路の複数の条件が重なり合って発生するような状態を安価にかつ効率的に抽出して検証するテストベンチに関する。【解決手段】テストベンチ１は、ＡＳＩＣ１００を個別の関数によって回路機能グループ分けしたときの該グループ単位でＩ／Ｆバスモデル６ａ、６ｂにテスト動作させる種々のテストａ１〜ａＮ、テストｂ１〜ｂＮを有するテストシナリオ２ａ、２ｂが、Ｉ／Ｆバスモデル６ａ、６ｂに単独でテスト動作させたときのＡＳＩＣ１００の内部状態情報を取得して状態ログファイル４に記録し、ランダム指定部３が、状態ログファイル４を参照してテストシナリオ２ａ、２ｂを複数並列動作させるテスト動作の組み合わせを設定して、テストシナリオ２ａ、２ｂが、該指定された組み合わせのテスト動作をＩ／Ｆバスモデル６ａ、６ｂに実行させてＡＳＩＣ１００を検証する。【選択図】          図１
2009043024.tif 000002
【特許請求の範囲】
【請求項１】
検証対象の集積回路にバス接続されるバスモデルと、該集積回路を個別の関数によって回路機能グループ分けしたときの該グループ単位で該バスモデルにテスト動作させる種々のテストを有して該バスモデルに実行させる該テストのテスト動作指示を発行するテストシナリオと、該テストシナリオのテスト動作を該バスモデルに単独で実行させたときの該集積回路の内部状態情報を取得して記録する状態ログファイルと、該状態ログファイルを参照して該テストシナリオを複数並列動作させるテスト動作の組み合わせを設定して該テストシナリオに通知するテスト指定手段と、を備え、該テストシナリオが該指定された組み合わせのテスト動作を該バスモデルに実行させて該集積回路を検証することを特徴とするテストベンチ。
【請求項２】
前記テストベンチは、前記検証内容を確認する機能カバレッジに、前記集積回路の内部状態の組み合わせを追加することを特徴とする請求項１記載のテストベンチ。
【請求項３】
前記テストベンチは、前記状態ログファイルに、前記各テスト動作によって発生する前記内部状態がスタートした時間及び終了した時間を追加して記録することを特徴とする請求項１または請求項２記載のテストベンチ。
【請求項４】
前記テスト指定手段は、前記テストシナリオの複数並列動作させる前記テスト動作の起動タイミングの設定を前記スタート時間と前記終了時間に基づいて設定することを特徴とする請求項３記載のテストベンチ。
【請求項５】
前記テストベンチは、前記テスト動作による前記各内部状態の発生頻度を情報として提供することを特徴とする請求項１から請求項４のいずれかに記載のテストベンチ。
【請求項６】
前記テスト指定手段は、前記テストシナリオの複数並列動作の組み合わせのうち外部指定された組み合わせから前記テストシナリオに実行させる前記テスト動作の組み合わせを指定することを特徴とする請求項１から請求項５のいずれかに記載のテストベンチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストベンチに関し、詳細には、ＡＳＩＣ等の集積回路の複数の条件が重なり合って発生するような状態を安価にかつ効率的に抽出して検証するテストベンチに関する。
【背景技術】
【０００２】
近年、ＬＳＩ（大規模集積回路）は、その動作速度が高速化するとともに、微細加工技術の向上によって、多くの機能が、１つのＬＳＩに集積される方向にある。
【０００３】
そのため、ＡＳＩＣ（Application Specific Integrated Circuit）等のＬＳＩを検証するテストベンチの技術向上、精度向上、生産性向上等が重要な課題となっている。
【０００４】
そこで、従来、ＬＳＩにバス接続されるバスモデルと各種設定を行うテストシナリオを独立させて取り扱うことで、テストベンチの生産性や再利用性の向上を図るとともに、複数のデータパスの存在する検証対象回路における同時動作の検証を行うテストベンチが提案されている（特許文献１参照）。
【０００５】
また、従来、回路モジュールの入出力インターフェイスから自動でテストストベンチを作成する技術が提案されている（特許文献２参照）。
【０００６】
【特許文献１】特開２００６−２０２００２号公報
【特許文献２】特開２００６−３２３８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術にあっては、検証対象回路の搭載する複数のモジュール回路が同時並列動作する場合の検証を適切に行う上で、改良の必要があった。
【０００８】
すなわち、集積回路が、共通の記憶媒体インターフェイス（メモリインターフェイス等）を有する場合、該集積回路は、アービタ回路を搭載していて、各モジュール回路からのメモリアクセス要求を該アービタ回路が調停して順次処理する。したがって、集積回路の搭載する各モジュール回路は、単独動作時には完全に独立して動作しているが、複数のモジュール回路が同時並列動作する場合には、各モジュール回路は、お互いに影響を受けあうことになる。このとき、アービタインターフェイス信号の状態は、各モジュール回路の多くのステータスで同じアービタインターフェイス信号の状態を示し、ステータスを区別できない状態となる。その結果、同時並列動作する場合等の複数の条件の重なりによって始めて発生するような状態の検証を適切に行うことができないという問題があった。
【０００９】
そこで、本発明は、複数の条件の重なりによって始めて発生するような状態を効率よく抽出して検証することのできるテストベンチを提供することを目的としている。
【課題を解決するための手段】
【００１０】
請求項１記載の発明のテストベンチは、検証対象の集積回路にバス接続されるバスモデルと、該集積回路を個別の関数によって回路機能グループ分けしたときの該グループ単位で該バスモデルにテスト動作させる種々のテストを有して該バスモデルに実行させる該テストのテスト動作指示を発行するテストシナリオと、該テストシナリオのテスト動作を該バスモデルに単独で実行させたときの該集積回路の内部状態情報を取得して記録する状態ログファイルと、該状態ログファイルを参照して該テストシナリオを複数並列動作させるテスト動作の組み合わせを設定して該テストシナリオに通知するテスト指定手段と、を備え、該バスモデルが該指定された組み合わせのテスト動作を該バスモデルに実行させて該集積回路を検証することにより、上記目的を達成している。
【００１１】
この場合、例えば、請求項２に記載するように、前記テストベンチは、前記検証内容を確認する機能カバレッジに、前記集積回路の内部状態の組み合わせを追加してもよい。
【００１２】
また、請求項１または請求項２の場合、例えば、請求項３に記載するように、前記テストベンチは、前記状態ログファイルに、前記各テスト動作によって発生する前記内部状態がスタートした時間及び終了した時間を追加して記録してもよい。
【００１３】
さらに、請求項３の場合、例えば、請求項４に記載するように、前記テスト指定手段は、前記テストシナリオの複数並列動作させる前記テスト動作の起動タイミングの設定を前記スタート時間と前記終了時間に基づいて設定してもよい。
【００１４】
また、請求項１から請求項４の場合、例えば、請求項５に記載するように、前記テストベンチは、前記テスト動作による前記各内部状態の発生頻度を情報として提供してもよい。
【００１５】
また、請求項１から請求項５の場合、例えば、請求項６の場合、前記テスト指定手段は、前記テストシナリオの複数並列動作の組み合わせのうち外部指定された組み合わせから前記テストシナリオに実行させる前記テスト動作の組み合わせを指定してもよい。
【発明の効果】
【００１６】
本発明のテストベンチによれば、検証対象の集積回路を個別の関数によって回路機能グループ分けしたときの該グループ単位でバスモデルにテスト動作させる種々のテストを有して該バスモデルに実行させる該テストのテスト動作指示を発行するテストシナリオに、該テストシナリオのテスト動作を該バスモデルに単独で実行させたときの該集積回路の内部状態情報を取得して状態ログファイルに記録し、該状態ログファイルを参照して該テストシナリオを複数並列動作させるテスト動作の組み合わせを設定して、該テストシナリオが該指定された組み合わせのテスト動作を該バスモデルに実行させて該集積回路を検証するので、複数の条件の重なりによって始めて発生するような状態を効率よく抽出して検証することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【実施例１】
【００１８】
図１〜図６は、本発明のテストベンチの一実施例を示す図であり、図１は、本発明のテストベンチの一実施例を適用したテストベンチ１の機能構成図及びテストベンチ１による検証対象の集積回路であるＡＳＩＣ１００の要部ブロック構成図である。
【００１９】
図１において、テストベンチ１は、２つのテストシナリオ２ａ、２ｂ、ランダム指定部３、状態情報ログファイル４、ＣＰＵバスモデル５、２つのＩ／Ｆバスモデル６ａ、６ｂ、記憶媒体Ｉ／Ｆバスモデル７及びエラー制御部８等を備えている。
【００２０】
一方、検証対象であるＡＳＩＣ１００は、アービタ回路１０１、２つのＩ／Ｆ回路１０２ａ、１０２ｂ及び記憶媒体Ｉ／Ｆ１０３等を備えているとともに、図示しないが、一般的に、ＤＭＡＣ（Direct Memory Access Controller ：ＤＭＡコントローラ）や画像処理用のモジュール回路等を備えている。
【００２１】
なお、上記ＡＳＩＣ１００の構成、すなわち、アービタ回路１０１、Ｉ／Ｆ回路１０２ａ、１０２ｂ、記憶媒体Ｉ／Ｆ１０３及びモジュール回路等の数は、限定されるものではなく、また、テストベンチ１のテストシナリオ２ａ、２ｂ、Ｉ／Ｆバスモデル６ａ、６ｂ、記憶媒体Ｉ／Ｆバスモデル７等の数は、限定されるものではない。
【００２２】
テストベンチ１のテストシナリオ２ａ、２ｂは、それぞれＩ／Ｆバスモデル６ａ、６ｂに対応したテストシナリオであり、ＣＰＵバスモデル５にそれぞれ起動をかけて、ＡＳＩＣ１００の設定、動作起動を行う。ＣＰＵバスモデル５は、テストシナリオ２ａ、２ｂに基づいて、ＡＳＩＣ１００のＣＰＵのバスを模擬する。
【００２３】
また、テストシナリオ２ａ、２ｂは、それぞれ対応するＩ／Ｆバスモデル６ａ、６ｂに該Ｉ／Ｆバスモデル６ａ、６ｂの対応するＩ／Ｆ回路１０２ａ、１０２ｂの動作設定、動作起動の設定を行う。
【００２４】
各テストシナリオ２ａ、２ｂは、図２に示すように、テスト１〜テストＮのＮ個のシナリオ（テストシナリオ２ａでは、テストａ１〜ａＮ、テストシナリオ２ｂでは、テストｂ１〜ｂＮ）、起動順選択部１１及びテスト進行確認部１２を有しており、ランダム指定部３からの指定に応じたテストシナリオの起動順序を起動順選択部１１で選択して、該起動選択されたテストａ１〜ａＮ、テストｂ１〜ｂＮを、テスト進行確認部１２から順次起動して、Ｉ／Ｆバスモデル６ａ、６ｂに渡して、シミュレーションを実行する。
【００２５】
Ｉ／Ｆバスモデル６ａ、６ｂは、各Ｉ／Ｆ回路１０２ａ、１０２ｂの動作起動が設定されると、それぞれＡＳＩＣ１００に対して動作を開始する。
【００２６】
ＡＳＩＣ１００は、アービタ回路１０１によりそのときの優先度に応じて、共通バスである記憶媒体Ｉ／Ｆ１０３のバスアクセスの要求を選択し、選択したＩ／Ｆ回路１０２ａ、１０２ｂの要求に応じてバス動作を行う。
【００２７】
ＡＳＩＣ１００は、図１では、Ｉ／Ｆ回路１０２ａの内部状態（以下、内部状態を、必要に応じて、ステータスという。）を内部状態信号Ｓａ１、Ｓａ２としてテストベンチ１に出力し、Ｉ／Ｆ回路１０２ｂの内部状態を内部状態信号Ｓｂ１、Ｓｂ２、Ｓｂ３として、テストベンチ１に出力する。
【００２８】
テストベンチ１は、テストシナリオ２ａ、２ｂの各テストａ１〜ａＮ、テストｂ１〜ｂＮをそれぞれ単独でシミュレーションした場合に、各テストａ１〜ａＮ、テストｂ１〜ｂＮのシナリオ実行時の内部状態信号Ｓａ１、Ｓａ２、Ｓｂ１、Ｓｂ２、Ｓｂ３が発生したかどうかをモニタし、状態情報ログファイル４は、ＡＳＩＣ１００のＩ／Ｆ回路１０２ａ、１０２ｂから入力される内部状態信号Ｓａ１、Ｓａ２、Ｓｂ１、Ｓｂ２、Ｓｂ３及び各内部状態Ｓａ１〜Ｓｂ３のスタート時間ｔｓ１〜ｔｓ５と終了時間ｔｅ１〜ｔｅ５をログファイルとして記録する。
【００２９】
ランダム指定部３は、状態情報ログファイル４を参照して、ＡＳＩＣ１００の各回路内部のステータスの組み合わせを実現するように、起動するテストシナリオ２ａ、２ｂを選択、すなわち、テストシナリオ２ａ、２ｂの各テストａ１〜ａＮ、テストｂ１〜ｂＮを複数並列動作させるテスト動作の組み合わせを設定してテストシナリオ２ａ、２ｂに通知する。そして、ランダム指定部３は、テスト動作の複数並列動作の組み合わせの指定が、外部装置、例えば、テストベンチ１の導入されているコンピュータ等のオペレーション部からの指示がエラー制御部８を介してフラグ等であるときには、該指定の範囲内で組み合わせを決定する。
【００３０】
エラー制御部８は、テストシナリオ２ａ、２ｂ及びＩ／Ｆバスモデル６ａ、６ｂからの情報に基づいてテストの制御やテスト結果の出力等を行う。
【００３１】
次に、本実施例の作用を説明する。本実施例のテストベンチ１は、ＡＳＩＣ１００で複数の条件の重なりによって始めて発生するような状態を効率的に検証する。
【００３２】
まず、テストベンチ１は、テストシナリオ２ａ、２ｂの各テストａ１〜ａＮ、テストｂ１〜ｂＮを単独動作させて、各テストａ１〜ａＮ、テストｂ１〜ｂＮを単独動作させたときの内部状態信号Ｓａ１、Ｓａ２、Ｓｂ１、Ｓｂ２、Ｓｂ３を、図３に示すように、状態ログファイル４に記録する。
【００３３】
なお、図３は、テストシナリオ２ａのテストａ１を実行したときに、内部状態信号Ｓａ１が発生し、テストａ２を実行したときに、内部状態信号Ｓａ２が発生したことが記録されていることを示している。また、図３は、テストシナリオ２ｂのテストｂ１を実行したときに、内部状態信号Ｓｂ１が発生し、テストｂ２を実行したときに、内部状態信号Ｓｂ２が発生し、テストｂ３を実行したときに、内部状態信号Ｓｂ３が発生したことが記録されていることを示している。
【００３４】
さらに、図３の状態情報ログファイルには、内部状態信号（ステータス情報）の次の引数に、各テストのスタート時間と終了時間が記録されている。すなわち、図３において、ｔｓ１は、テストａ１において内部状態信号Ｓａ１のステータス（内部状態）が発生したスタート時間、ｔｅ１は、該ステータスが終了した時間、ｔｓ２は、テストａ２において内部状態信号Ｓａ１のステータスが発生したスタート時間、ｔｅ２は、該ステータスが終了した時間、ｔｓ３は、テストｂ１において内部状態信号Ｓａ１のステータスが発生したスタート時間、ｔｅ３は、該ステータスが終了した時間、ｔｓ４は、テストｂ２において内部状態信号Ｓａ１のステータスが発生したスタート時間、ｔｅ４は、該ステータスが終了した時間、ｔｓ５は、テストｂ３において内部状態信号Ｓａ１のステータスが発生したスタート時間、ｔｅ５は、該ステータスが終了した時間である。
【００３５】
テストベンチ１は、上述のようにして、テストシナリオ２ａ、２ｂの各テストａ１〜ａＮ、テストｂ１〜ｂＮを単独でシミュレーションして、上述のように、状態情報ログファイル４にシミュレーション結果を記録すると、ランダム指定部３が、状態情報ログファイル４を参照して、並列動作時にＡＳＩＣ１００の各モジュール回路のステータスの組み合わせを実現するように、各テストシナリオ２ａ、２ｂの各テストａ１〜ａＮ、テストｂ１〜ｂＮの動作とそのタイミングを自動選択し、選択結果をフラグとしてテストシナリオ２ａ、２ｂに出力する。
【００３６】
テストシナリオ２ａ、２ｂは、ランダム指定部３からテストシナリオ２ａ、２ｂのテストａ１〜ａＮ、テストｂ１〜ｂＮの選択結果が入力されると、テストａ１〜ａＮ、テストｂ１〜ｂＮの起動順序の選択を起動順選択部１１で行って、選択したテストａ１〜ａＮ、テストｂ１〜ｂＮをテスト進行確認部１２からＩ／Ｆパルスモデル６ａ、６ｂに設定して、シミュレーションを行わせる。
【００３７】
そして、図３の場合、テストａ１〜ａＮ、テストｂ１〜ｂＮの組み合わせとしては、６通りであり、内部状態信号Ｓａ１で内部状態信号Ｓｂ１を実現するためには、テストａ１とテストｂ１を起動し、内部状態信号Ｓａ２で内部状態信号Ｓｂ１を実現するためには、テストａ２とテストｂ１を起動し、内部状態信号Ｓａ１で内部状態信号Ｓｂ２を実現するためには、テストａ１とテストｂ２を起動し、内部状態信号Ｓａ２で内部状態信号Ｓｂ２を実現するためには、テストａ２とテストｂ２を起動し、内部状態信号ａ１で内部状態信号ｂ３を実現するためには、テストａ１とテストｂ３を起動し、内部状態信号ａ２で内部状態信号Ｓｂ３を実現するためには、テストａ２とテストｂ３を起動することにより実現する。
【００３８】
すなわち、テストベンチ１は、図４に示すように、上述のようにして、テストシナリオ２ａ、２ｂの各テストａ１〜ａＮ、テストｂ１〜ｂＮを単独でシミュレーションして、状態情報ログファイル４にシミュレーション結果を記録すると、ランダム指定部３が、状態情報ログファイル４を参照して、各ステータス数の確認、ステータス組み合わせ総数の確認を行い（ステップＳ１０１）、各ステータスの期間、時間を確認する（ステップＳ１０１）。ランダム指定部３は、全組み合わせとして、シナリオ本数の一番少ない組み合わせを決定する（ステップＳ１０３）。このとき、ランダム指定部３は、シナリオの組み合わせの指定が、外部装置、例えば、テストベンチ１の導入されているコンピュータ等のオペレーション部からの指示がエラー制御部８を介してあるときには、該指定の範囲内で組み合わせを決定する。
【００３９】
ランダム指定部３は、組み合わせを決定すると、各テストシナリオ２ａ、２ｂに決定した組み合わせを、例えば、フラグの状態で渡し、各テストシナリオ２ａ、２ｂは、ランダム指定部３からの決定された組み合わせに基づいて、各テストシナリオ２ａ、２ｂの起動テストａ１〜ａＮ、テストｂ１〜ｂＮ及び該起動テストａ１〜ａＮ、テストｂ１〜ｂＮの起動順を決定して（ステップＳ１０４）、テストシナリオ２ａ、２ｂが、検証をスタートする（ステップＳ１０５）。
【００４０】
例えば、図５は、テストシナリオ２ａとテストシナリオ２ｂのシナリオ進行が、並列動作時のそれぞれのシナリオの求めているステータス状態を示しており、縦軸が並列動作実行時間である。図５において、Ｔ１は、テストａ１のスタート時間ｔｓ１とテストｂ１のスタート時間ｔｓ３からタイミング調整された時間であり、最初に、内部状態信号Ｓａ１と内部状態信号Ｓｂ１のステータスの組み合わせを実現するためのテストシナリオ起動時間である。また、図５において、Ｔ２は、テストａ１の発生期間とテストｂ１の発生期間の差分及びテストａ２のスタート時間ｔｓ２からタイミング調整された時間であり、内部状態信号Ｓａ２と内部状態信号Ｓｂ１のステータスの組み合わせを実現するためのシナリオ起動時間である。
【００４１】
また、図６は、テストシナリオ２ａとテストシナリオ２ｂのシナリオ進行が、並列動作時のそれぞれのシナリオの求めているステータス状態を示しており、縦軸が並列動作実行時間である。図６において、Ｔ３は、テストａ１のスタート時間ｔｓ１とテストｂ２のスタート時間ｔｓ４からタイミング調整された時間であり、最初に内部状態信号Ｓａ１と内部状態信号Ｓｂ２のステータスの組み合わせを実現するためのテストシナリオ起動時間である。また、図６において、Ｔ４は、テストａ１の発生期間とテストｂ２の発生期間の差分及びテストａ２のスタート時間ｔｓ２からタイミング調整された時間であり、内部状態信号Ｓａ２と内部状態信号Ｓｂ２のステータスの組み合わせを実現するシナリオ起動時間である。さらに、図６において、Ｔ５は、シナリオ起動時間Ｔ４からテストｂ２の終了時間ｔｅ４の期間とテストａ２の発生期間の差分及びテストｂ３のスタート時間ｔｓ５からタイミング調整された時間であり、内部状態信号Ｓａ２と内部状態信号Ｓｂ３のステータスの組み合わせを実現するシナリオ起動時間である。また、図６において、Ｔ６は、シナリオ起動時間Ｔ５からテストａ２の終了時間ｔｅ２の期間とテストｂ３の発生期間の差分及びテストａ１のスタート時間ｔｓ１からタイミング調整された時間であり、内部状態信号Ｓａ１と内部状態信号Ｓｂ３のステータスの組み合わせを実現するシナリオ起動時間である。
【００４２】
テストベンチ１は、このようにして組み合わせたシミュレーションを実行した結果をエラー制御部８で外部モニタや印刷部で出力する。
【００４３】
このように、本実施例のテストベンチ１は、検証対象のＡＳＩＣ１００を個別の関数によって回路機能グループ分けしたときの該グループ単位でＩ／Ｆバスモデル６ａ、６ｂにテスト動作させる種々のテストａ１〜ａＮ、テストｂ１〜ｂＮを有してＩ／Ｆバスモデル６ａ、６ｂに実行させる該テストａ１〜ａＮ、テストｂ１〜ｂＮのテスト動作指示を発行するテストシナリオ２ａ、２ｂに、該テストシナリオ２ａ、２ｂのテスト動作を該Ｉ／Ｆバスモデル６ａ、６ｂに単独で実行させたときのＡＳＩＣ１００の内部状態情報を取得して状態ログファイル４に記録し、ランダム指定部３が、状態ログファイル４を参照してテストシナリオ２ａ、２ｂを複数並列動作させるテスト動作の組み合わせを設定して、テストシナリオ２ａ、２ｂが該指定された組み合わせのテスト動作をＩ／Ｆバスモデル６ａ、６ｂに実行させてＡＳＩＣ１００を検証している。
【００４４】
したがって、複数の条件の重なりによって始めて発生するような不具合等の状態を効率よく抽出して検証することができる。
【００４５】
また、テストベンチ１は、このようにして検証された内容を確認する機能カバレッジの機能、すなわち、検証対象回路であるＡＳＩＣ１００が正常に動作する範囲を確認する機能である機能カバレッジの機能を追加する際に、各ステータスの組み合わせを条件に追加するようにすると、本当に検証実施されたことを明確にすることができ、検証精度を向上させることができる。
【００４６】
さらに、本実施例のテストベンチ１は、状態ログファイル４に、各テストａ１〜ａＮ、テストｂ１〜ｂＮにおいてステータス（内部状態）の発生、すなわち、内部状態信号Ｓａ１、Ｓａ２、Ｓｂ１、Ｓｂ２、Ｓｂ３が発生したスタート時間と終了時間を記録している。
【００４７】
したがって、スタート時間と終了時間の差分で、そのステータスの発生頻度が分かり、コーナーケースかどうかの判断や解析する場合に、該ステータスの発生位置を明確にすることができ、作業の効率を向上させることができる。
【００４８】
また、本実施例のテストベンチ１は、ステータスのなかには、発生期間の短いものも存在するため、ランダム指定部３が、テストシナリオの複数並列動作させるテスト動作の起動タイミングの設定を状態情報ログファイル４のスタート時間と終了時間に基づいて設定している。
【００４９】
したがって、レアケースを適切に再現して、レアケースの情報を提供することができ、ＡＳＩＣ１００のより詳細な回路特性を把握できるようにすることができるとともに、見直しをする際にも貴重な情報として活用することができ、ＡＳＩＣ１００の品質を向上させることができる。
【００５０】
さらに、本実施例のテストベンチ１は、ランダム指定部３が、外部装置からシナリオの組み合わせの指示があるときには、該指定の範囲内で組み合わせを決定する。
【００５１】
したがって、ユーザが確認したい組み合わせに特化した検証をおこなうことができ、検証効率を向上させて、品質向上の時間を短縮化することができる。
【００５２】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００５３】
本発明は、ＡＳＩＣ等の集積回路の複数の条件が重なり合って始めて発生するような状態をも安価にかつ効率的に抽出して、検証するテストベンチに利用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施例を適用したテストベンチの機能構成図及びテストベンチによる検証対象のＡＳＩＣの要部ブロック構成図。
【図２】図１のテストシナリオの要部ブロック構成図。
【図３】図１の状態情報ログファイルの一例を示す図。
【図４】図１のテストベンチによるテストシナリオの設定処理を示すフローチャート。
【図５】図１のテストベンチによるテストシナリオの設定処理の一例を示す図。
【図６】図１のテストベンチによるテストシナリオの設定処理の他の例を示す図。
【符号の説明】
【００５５】
１  テストベンチ
２ａ、２ｂ  テストシナリオ
３  ランダム指定部
４  状態情報ログファイル
５  ＣＰＵバスモデル
６ａ、６ｂ  Ｉ／Ｆバスモデル
７  記憶媒体Ｉ／Ｆバスモデル
８  エラー制御部
ａ１〜ａＮ  テスト
ｂ１〜ｂＮ  テスト
Ｓａ１、Ｓａ２、Ｓｂ１、Ｓｂ２、Ｓｂ３  内部状態信号
ｔｓ１〜ｔｓ５  スタート時間
ｔｅ１〜ｔｅ５  終了時間
１００  ＡＳＩＣ
１０１  アービタ回路
１０２ａ、１０２ｂ  Ｉ／Ｆ回路
１０３  記憶媒体Ｉ／Ｆ
【図１】
2009043024.tif 000003
【図２】
2009043024.tif 000004
【図３】
2009043024.tif 000005
【図４】
2009043024.tif 000006
【図５】
2009043024.tif 000007
【図６】
2009043024.tif 000008