(57)【要約】【課題】ＤＭＡ転送の転送モードやインターフェース信号が異なるシステム間でのＤＭＡ転送を可能とするデータ転送装置を提供する。【解決手段】第１のシステムと第２のシステムとの間で転送されるデータを一旦保持するバッファメモリを備えているので、第１のシステムがサイクルスチールモード、第２のシステムがバーストモードでＤＭＡ転送を行う場合であっても、データの転送を行うことができる。また、信号変換部によりシステムのインターフェース信号の変換が行われるので、インターフェース信号が異なるシステム間でのＤＭＡ転送も可能とすることができる。【選択図】図１
2009169501.tif 000002
【特許請求の範囲】
【請求項１】
異なるモードでＤＭＡ転送を行う第１のシステムと第２のシステムとの間でＤＭＡ転送されるデータを転送するデータ転送装置であって、
第１のシステムと第２のシステムとの間で転送されるデータを一旦保持するバッファメモリと、システムのインターフェース信号の変換を行う信号変換部とを備えたことを特徴とするデータ転送装置。
【請求項２】
請求項１に記載されたデータ転送装置において、
上記バッファメモリが、第１のシステムから第２のシステムへ転送されるデータが書き込まれる第１のバッファメモリと、第２のシステムから第１のシステムへ転送されるデータが書き込まれる第２のバッファメモリとよりなることを特徴とするデータ転送装置。
【請求項３】
請求項２に記載されたデータ転送装置において、
上記第１のシステムがサイクルスチールモードでＤＭＡ転送を行うとともに、第２のシステムがバーストモードでＤＭＡ転送を行い、
第１のシステムから第２のシステムへデータを転送する場合、上記第１バッファメモリに予め複数ワードのデータがサイクルスチールモードにより書き込まれ、上記信号変換部が第２のシステムに割込み信号を出力することにより、第１バッファメモリから複数ワードのデータが１回のＤＭＡ転送により第２のシステムに転送されることを特徴とするデータ転送装置。
【請求項４】
請求項３に記載されたデータ転送装置において、
第２のシステムから第１のシステムへデータを転送する場合、上記信号変換部が第２のシステムに割込み信号を出力することにより、上記第２バッファメモリに予め複数ワードのデータが書き込まれ、第1のシステムがサイクルスチールモードにより１ワード毎にデータをＤＭＡ転送することを特徴とするデータ転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なるモードでＤＭＡ（Direct  Memory  Access）転送を行う２つのシステム間でデータの転送を行うデータ転送装置に関する。
【背景技術】
【０００２】
ＤＭＡ転送は、送信元のデータの転送開始アドレス、転送終了アドレス及び送信先の転送開始アドレス、転送終了アドレスを指定することにより、デバイス間で直接データを転送する方式である。このＤＭＡ転送によりデバイス間の転送を行うシステムでは接続デバイスに同一のハンドシェイクインターフェースを持たせる必要がある。
【０００３】
このハンドシェイク方法としては、一方のデバイスがＤＭＡ要求信号（ＲＥＱ）を出力し、これに対して他方のデバイスがアクノリッジ信号（ＡＣＫ）を返すことにより、ＤＭＡ転送を開始するものがある。また、ＤＭＡコントローラの起動には、Ｉ／Ｏからの割り込みによるものとＩ／ＯからのＤＭＡ要求信号によるものがある。
【０００４】
さらに、ＤＭＡ転送には、デバイス間の１回の転送で１ワードのデータを転送するサイクルスチールモード（シングル転送モード）と、デバイス間の１回の転送で複数ワードのデータを転送するバーストモードがある（例えば、特許文献１参照）。
【特許文献１】特開昭６４−７８３５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のように、ＤＭＡ転送には、異なるモードがあり、２つのシステム間でＤＭＡ転送を行う場合、一方がシングル転送モードに対応しており、他方がバースト転送モードに対応していると、そのままではＤＭＡ転送を行うことができない。
【０００６】
また、上記のように、ＤＭＡ転送を行うシステムでは接続デバイスに同一のハンドシェイクインターフェースを持たせる必要があり、異なるハンドシェイクインターフェースを持つデバイス同士は接続することができない。例えば、ＤＭＡコントローラの起動を割り込みにより行うシステムとＤＭＡ要求信号により行うシステムとの間でＤＭＡ転送を実行しようとした場合、ＤＭＡコントローラが起動せず、データのＤＭＡ転送を実行することはできない。
【０００７】
このため、外部リクエストにより１ワード毎のＤＭＡ転送を要求するモジュールを持つデバイスと、１回の外部割込みにより複数ワードの転送をバーストで行うＤＭＡコントローラを持つデバイスとの間ではデータ転送ができない、という問題が生じる。
【０００８】
本発明は、上記の問題に鑑みてなされたもので、ＤＭＡ転送の転送モードやインターフェース信号が異なるシステム間でのＤＭＡ転送を可能とするデータ転送装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述の目的を達成するため、本発明のデータ転送装置は、異なるモードでＤＭＡ転送を行う第１のシステムと第２のシステムとの間でＤＭＡ転送されるデータを転送するデータ転送装置であって、第１のシステムと第２のシステムとの間で転送されるデータを一旦保持するバッファメモリと、システムのインターフェース信号の変換を行う信号変換部とを備えたことを特徴とする。
【００１０】
また、本発明に係る他のデータ転送装置は、上記のデータ転送装置において、上記バッファメモリが、第１のシステムから第２のシステムへ転送されるデータが書き込まれる第１のバッファメモリと、第２のシステムから第１のシステムへ転送されるデータが書き込まれる第２のバッファメモリとよりなることを特徴とする。
【００１１】
さらに、本発明の他のデータ転送装置は、上記のデータ転送装置において、上記第１のシステムがサイクルスチールモードでＤＭＡ転送を行うとともに、第２のシステムがバーストモードでＤＭＡ転送を行い、第１のシステムから第２のシステムへデータを転送する場合、上記第１バッファメモリに予め複数ワードのデータがサイクルスチールモードにより書き込まれ、上記信号変換部が第２のシステムに割込み信号を出力することにより、第１バッファメモリから複数ワードのデータが１回のＤＭＡ転送により第２のシステムに転送されることを特徴とする。
【００１２】
また、本発明に係る他のデータ転送装置は、上記のデータ転送装置において、第２のシステムから第１のシステムへデータを転送する場合、上記信号変換部が第２のシステムに割込み信号を出力することにより、上記第２バッファメモリに予め複数ワードのデータが書き込まれ、第1のシステムがサイクルスチールモードにより１ワード毎にデータをＤＭＡ転送することを特徴とする。
【発明の効果】
【００１３】
本発明のデータ転送装置は、第１のシステムと第２のシステムとの間で転送されるデータを一旦保持するバッファメモリと、システムのインターフェース信号の変換を行う信号変換部とを備えている。したがって、本発明のデータ転送装置によれば、第１のシステムがサイクルスチールモード、第２のシステムがバーストモードである場合等、異なるモードでＤＭＡ転送を行う場合であっても、データの転送を行うことができる。
また、信号変換部によりシステムのインターフェース信号の変換が行われるので、本発明のデータ転送装置によれば、インターフェース信号が異なるシステム間でのＤＭＡ転送も可能とすることができる。
【実施例】
【００１４】
以下、本発明のデータ転送装置の実施例について図１により説明する。図１において、１は本発明のデータ転送装置を実施した中継デバイスであり、２、３はそれぞれの間でデータのＤＭＡ転送を行うデバイスである。
中継デバイス１は、バッファメモリ１１、バッファメモリ１２及び信号変換部１３により構成されている。バッファメモリ１１は、デバイス２からデバイス３に転送されるデータが書き込まれる２ワードのメモリであり、バッファメモリ１２は、デバイス３からデバイス２へ転送されるデータが書き込まれる２ワードのメモリである。また、信号変換部１３は、デバイス２、３からのインターフェース信号の変換及びデバイス２、３へ送出するインターフェース信号の生成を行う。
【００１５】
一方、デバイス２は、デュアルポートＲＡＭ（Random  Access  Memory）２１、出力のみのＦＩＦＯ（First  In  First  Out）メモリ２２及び入力のみのＦＩＦＯメモリ２３より構成されている。デュアルポートＲＡＭ２１は、メモリセルアレイにランダムにアクセスするとともに、シリアルにアクセスすることが可能なデュアルポートのメモリである。
【００１６】
ＦＩＦＯメモリ２２及び２３は、互いに非同期のクロックで動作する二つのデバイス間でデータ転送を行う際のインターフェース等として利用されるものである。このＦＩＦＯメモリは、データを記憶するためのＲＡＭと、ライトポインタ及びリードポインタを管理するためのアドレス演算回路とから構成されている。このため、ＦＩＦＯメモリは、ライト用のクロックとリード用のクロックとがそれぞれ入力可能なデュアルポートＲＡＭを用いて実現されることが多い。
【００１７】
このＦＩＦＯメモリ２２、２３のＤＭＡインターフェースは１ワード転送毎に、ＤＭＡ要求信号（ＲＥＱ）とアクノリッジ信号（ＡＣＫ）によるハンドシェイクを行う。なお、中継デバイス１内の信号変換部１３は、２本のＤＭＡに対するコントロールを行い、ＦＩＦＯメモリ２２とバッファメモリ１１間、ＦＩＦＯメモリ２３とバッファメモリ１２間の転送がデータバス４１上で衝突しないようにする。
【００１８】
また、デバイス３は、ＤＭＡコントローラ（ＤＭＡＣ）３１を備えている。このデバイス３では、最初のＤＭＡの為の転送情報及び次のＤＭＡの転送情報が格納されているメモリアドレスのみを、あらかじめプログラムからＤＭＡＣ３１内のレジスタに格納しておく。そして、次のＤＭＡ転送からは、ＤＭＡＣ３１が自動的にメモリ（図示せず）より次のＤＭＡ転送のための情報を読み出すことによりＤＭＡ転送を行っていく。
【００１９】
このＤＭＡＣ３１はバースト転送モードに対応しており、１回の割り込みを受けると、２ワードの転送を行う。すなわち、制御バス４３を介して割り込み信号intAを受けるとデータバス４２を介してバッファメモリ１１から２ワードのリード（読み出し）を行う。また、制御バス４３を介して割り込み信号intBを受けるとデータバス４２を介してバッファメモリ１２に２ワードのライト（書込み）を行う。
【００２０】
次に、ＦＩＦＯメモリ２２からデバイス３にデータを転送する場合の中継デバイス１の作用を図２により説明する。
図２（ａ）に示すように、ＦＩＦＯメモリ２２から制御バス４３を介してＤＭＡ要求信号（req22）が入力された場合、信号変換部１３は、アクノリッジ信号（ack22）を発生してＦＩＦＯメモリ２２に出力する。このアクノリッジ信号（ack22）は、バッファメモリ１１からデバイス３へのデータ転送中でなく、かつ、バッファメモリ１１にデータが記憶されておらず、データ受け入れ可能な場合に発生される。また、１ワードのデータのバッファメモリ１１への書き込みが終了した場合に、信号変換部１３はこのアクノリッジ信号（ack22）を終了させる。
【００２１】
これにより、図２（ｃ）に示すように、データバス４１上に１ワードのデータdata0が出力され、このデータがバッファメモリ１１に記憶される。そして、アクノリッジ信号（ack22）が終了した後、ＦＩＦＯメモリ２２から再びＤＭＡ要求信号（req22）が出力されるので、同様にして、次の１ワードのデータdata1がバッファメモリ１１に記憶される。
【００２２】
一方、信号変換部１３は、常時、バッファメモリ１１に２ワードのデータが保持されたか否かを監視している。そして、バッファメモリ１１に２ワードのデータが保持された場合、信号変換部１３は、図２（ｄ）に示すように、制御バス４３を介してデバイス３のＤＭＡＣ３１に割込み信号（intA）を出力する。これに応じて、図２（ｅ）に示すように、ＤＭＡＣ３１がチップセレクト信号（cs）を出力した場合、図２（ｆ）に示すように、信号変換部１３がリードイネーブル信号（rd）を出力する。これにより、バッファメモリ１１から２ワード分のデータdata0、data1がデータバス４２上に出力され、このデータをＤＭＡＣ３１がメモリ（図示せず）に記憶する。
【００２３】
バッファメモリ１１からデバイス３へのデータ転送中に、図２（ａ）に示すように、ＦＩＦＯメモリ２２がＤＭＡ要求信号（req22）を出力した場合、信号変換部１３はアクノリッジ信号（ack22）を発生しない。しかし、バッファメモリ１１からデバイス３へのデータ転送が完了した後、信号変換部１３がアクノリッジ信号（ack22）を発生するので、再び、データバス４１を介して１ワード分のデータdata2がバッファメモリ１１に書き込まれる。
以上のようにして、ＦＩＦＯメモリ２２からデバイス３へのデータ転送が行われる。
【００２４】
次に、デバイス３からＦＩＦＯメモリ２３にデータを転送する場合の中継デバイス１の作用を図３により説明する。
信号変換部１３は、常時、バッファメモリ１２にデータが保持されているか否かを監視している。そして、バッファメモリ１２にデータが保持されていない場合、図３（ａ）に示すように、定期的にデバイス３のＤＭＡＣ３１に割込み信号（intB）を出力する。これにより、ＤＭＡＣ３１は、データの転送指示を受けている場合、図３（ｂ）に示すように、チップセレクト信号（cs）を出力し、これに応じて信号変換部１３が、図３（ｃ）に示すように、ライトイネーブル信号（wr）を出力する。これにより、デバイス３から２ワード分のデータdata0、data1がデータバス４２上に出力され、このデータがバッファメモリ１２に書き込まれる。
【００２５】
一方、デバイス２のＦＩＦＯメモリ２３から制御バス４３を介してデータ読み込みのＤＭＡ要求信号（req23）を受信した場合、信号変換部１３は、バッファメモリ１２に２ワード分のデータが保持されているか否かを判定する。そして、バッファメモリ１２に２ワード分のデータが保持されていると判定した場合、信号変換部１３は、図３（ｆ）に示すように、制御バス４３を介してアクノリッジ信号（ack23）をＦＩＦＯメモリ２３に出力する。
【００２６】
これにより、図３（ｇ）に示すように、データバス４１上にデータdata0が出力され、ＦＩＦＯメモリ２３が１ワード分のデータdata0を記憶する。そして、データdata0を記憶した場合、ＦＩＦＯメモリ２３が再び、ＤＭＡ要求信号（req23）を出力するので、同様にしてＦＩＦＯメモリ２３に１ワード分のデータdata1が記憶される。
以上のようにして、デバイス３からＦＩＦＯメモリ２３へのデータ転送が実行される。
【００２７】
以上のように、中継デバイス１がデータを一旦保持するバッファメモリ１１、１２を備えているので、デバイス２がサイクルスチールモード、デバイス３がバーストモードのＤＭＡ転送を行う場合であっても、データの転送を行うことができる。
また、信号変換部１３によりシステムのインターフェース信号の変換が行われるので、インターフェース信号が異なるデバイス２、３間でのＤＭＡ転送が可能となる。
【００２８】
なお、上記の実施例では、デバイス２が外部リクエストにより１ワード毎のＤＭＡ転送を要求するモジュールを持ち、デバイス３が１回の外部割込みにより複数ワードの転送をバーストで行うＤＭＡコントローラを持つものを例として説明した。しかしながら、本発明のデータ転送装置は、転送モード、インターフェースの異なる種々の組み合わせのＤＭＡ転送デバイスに使用することが可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明のデータ転送装置の実施例の構成を示すブロック図である。
【図２】ＦＩＦＯメモリ２２からデバイス３にデータを転送する場合の作用を示す波形図である。
【図３】デバイス３からＦＩＦＯメモリ２３にデータを転送する場合の作用を示す図である。
【符号の説明】
【００３０】
１  中継デバイス
２、３  デバイス
１１、１２  バッファメモリ
１３  信号変換部
２１  デュアルポートＲＡＭ
２２、２３  ＦＩＦＯメモリ
３１  ＤＭＡＣ
４１、４２  データバス
４３  制御バス
【図１】
2009169501.tif 000003
【図２】
2009169501.tif 000004
【図３】
2009169501.tif 000005