(57)【要約】【課題】低消費電力モードに移行した場合の消費電流の検査を、より簡単にできるマイクロコンピュータを提供する。【解決手段】ＣＰＵ２は、スリープモードに移行する直前に、レジスタ４のデータをメモリ５に退避させ、スリープ／ウェイクアップ制御部６は、スリープモードに移行するとレジスタ４をリセットして初期化する。そして、ＣＰＵ２は、スリープモードから通常動作モードに移行した直後に、メモリ５に退避させたデータをレジスタ４に復帰させる。【選択図】図１
2009265880.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵが制御プログラムを実行している途中における外部レジスタのデータ値を保持した状態で、システムクロックの供給を停止させる低消費電力モードへの移行が可能に構成されているマイクロコンピュータにおいて、
前記外部レジスタのデータを、退避用記憶手段に書き込むデータ退避手段と、
前記低消費電力モードに移行すると、前記外部レジスタを初期化するレジスタ初期化手段と、
前記低消費電力モードから通常動作モードに移行した直後に、前記データ退避手段により退避させたデータを前記外部レジスタに復帰させるデータ復帰手段とを備えたことを特徴とするマイクロコンピュータ。
【請求項２】
前記データ退避手段は、前記外部レジスタの１つ以上のデータが更新される毎に、当該データを前記退避用記憶手段に書き込むことを特徴とする請求項１記載のマイクロコンピュータ。
【請求項３】
前記データ退避手段は、前記外部レジスタのうち、データが更新されたものだけを、前記退避用記憶手段に書き込むことを特徴とする請求項２記載のマイクロコンピュータ。
【請求項４】
前記データ退避手段は、前記低消費電力モードに移行する直前に、前記外部レジスタのデータを前記退避用記憶手段に書き込むことを特徴とする請求項１記載のマイクロコンピュータ。
【請求項５】
前記データ退避手段は、前記外部レジスタのデータを、周期的に前記退避用記憶手段に書き込むことを特徴とする請求項１記載のマイクロコンピュータ。
【請求項６】
前記データ退避手段は、前記外部レジスタに直列に接続される前記退避用記憶手段としてのレジスタで構成されることを特徴とする請求項１乃至５の何れかに記載のマイクロコンピュータ。
【請求項７】
前記データ退避手段及び前記データ復帰手段は、前記外部レジスタと前記退避用記憶手段との間でデータ転送を行うＤＭＡコントローラを備え、前記ＤＭＡコントローラにデータ転送を実行させることで実現されることを特徴とする請求項４又は５記載のマイクロコンピュータ。
【請求項８】
前記データ退避手段及び前記データ復帰手段は、前記ＣＰＵが前記外部レジスタと前記退避用記憶手段との間のデータ転送を行うことで実現されることを特徴とする請求項１乃至５の何れかに記載のマイクロコンピュータ。
【請求項９】
前記データ退避手段は、予め指定されたレジスタのデータのみ、前記退避用記憶手段にデータを書き込むことを特徴とする請求項１乃至８の何れかに記載のマイクロコンピュータ。
【請求項１０】
ＣＰＵが制御プログラムを実行している途中における外部レジスタのデータ値を保持した状態で、システムクロックの供給を停止させる低消費電力モードへの移行が可能に構成されているマイクロコンピュータの外部レジスタデータ処理方法において、
前記外部レジスタのデータを、退避用記憶手段に書き込み、
前記低消費電力モードに移行すると、前記外部レジスタを初期化し、
前記低消費電力モードから通常動作モードに移行した直後に、前記退避用記憶手段に退避させたデータを前記外部レジスタに復帰させることを特徴とするマイクロコンピュータの外部レジスタデータ処理方法。
【請求項１１】
前記外部レジスタの１つ以上のデータが更新される毎に、当該データを前記退避用記憶手段に書き込むことを特徴とする請求項１０記載のマイクロコンピュータの外部レジスタデータ処理方法。
【請求項１２】
前記外部レジスタのうち、データが更新されたものだけを、前記退避用記憶手段に書き込むことを特徴とする請求項１１記載のマイクロコンピュータの外部レジスタデータ処理方法。
【請求項１３】
前記低消費電力モードに移行する直前に、前記外部レジスタのデータを前記退避用記憶手段に書き込むことを特徴とする請求項１０記載のマイクロコンピュータの外部レジスタデータ処理方法。
【請求項１４】
前記外部レジスタのデータを、周期的に前記退避用記憶手段に書き込むことを特徴とする請求項１０記載のマイクロコンピュータの外部レジスタデータ処理方法。
【請求項１５】
前記退避用記憶手段に、前記外部レジスタに直列に接続されるレジスタを使用することを特徴とする請求項１０乃至１４の何れかに記載のマイクロコンピュータの外部レジスタデータ処理方法。
【請求項１６】
ＤＭＡコントローラを用い、前記外部レジスタと前記退避用記憶手段との間のデータ転送を実行させてデータの退避と復帰とを行うことを特徴とする請求項１３又は１４記載のマイクロコンピュータの外部レジスタデータ処理方法。
【請求項１７】
前記ＣＰＵが、前記外部レジスタと前記退避用記憶手段との間のデータ転送を行うことでデータの退避と復帰とを行なうことを特徴とする請求項１０乃至１４の何れかに記載のマイクロコンピュータの外部レジスタデータ処理方法。
【請求項１８】
予め指定されたレジスタのデータのみ、前記退避用記憶手段にデータを書き込むことを特徴とする請求項１０乃至１７の何れかに記載のマイクロコンピュータの外部レジスタデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御プログラムの実行中における外部レジスタのデータ値を保持した状態で、システムクロックの供給を停止させる低消費電力モードへの移行が可能に構成されているマイクロコンピュータ，及びそのマイクロコンピュータによる外部レジスタデータ処理方法に関する。
【背景技術】
【０００２】
近年、マイクロコンピュータに対する高品質化の要求はますます高くなっている。特に車載用マイクロコンピュータや航空宇宙用マイクロコンピュータでは高信頼性を有するものが要求されており、製造者側においてはたとえ１台でも不良品が生じると多大な信用の失墜となる。また、製造プロセスの微細化とマイクロコンピュータの高性能化に伴い不具合が多様化しており、従来より行われている検査手法を用いて所定の検査を組み合わせただけでは十分に検出できなくなってきている。
マイクロコンピュータの高機能化に伴いユーザの使用方法も多様化するため、製造者側では、ユーザの使用方法の組合せ全てを事前に想定しマイクロコンピュータを検査することが要求されつつある。しかしながら、このようなことは実際上困難となってきている。
【０００３】
マイクロコンピュータには、消費電流を低減するため、機能を使用しない場合に、当該機能に対応する回路部分に対する動作クロックの供給を停止させるスリープモード（低消費電力モード）に移行するものがある。例えば車両制御に使用されるマイクロコンピュータでは、車両のエンジンが起動されている時以外はスリープモードで待機する状態になることが多く、スリープモード時の消費電流が規格値を超えているものを車両に搭載してしまうと、バッテリ上がりがより短い期間で生じるといった不具合が発生するおそれがある。例えば、スリープモード時の消費電流は、通常動作時の消費電流に対して２桁程度小さい値になる。
【０００４】
上記のようなスリープ電流不良をチェックするには、マイクロコンピュータの消費電流を微細なレベルで検査する必要がある。尚、スリープモードに移行可能なマイクロコンピュータは周知であり、また、スリープモード時の消費電流を詳細に検査することに関する問題に対処する従来技術を開示した文献は、特段見当たらなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したように、高機能化に伴い不具合が潜在的に存在する可能性もより高くなり、特定のトランジスタがＯＮした場合や、特定の隣接する配線間に電位差が発生した場合、特定のレジスタに特定の値が設定された場合など、不具合が発生する可能性がある組合せをすべて網羅して検査することは、現実的に困難になりつつある。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、低消費電力モードに移行した場合の消費電流の検査を、より簡単にできるマイクロコンピュータ，及びマイクロコンピュータの外部レジスタデータ処理方法を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載のマイクロコンピュータによれば、データ退避手段は、外部レジスタのデータを退避用記憶手段に書き込むことで退避させてバックアップする。そして、レジスタ初期化手段は、低消費電力モードに移行すると外部レジスタを初期化し、データ復帰手段は、低消費電力モードから通常動作モードに移行した直後に、退避用記憶手段に退避させたデータを外部レジスタに復帰させる。
すなわち、低消費電力モードに移行している間は、レジスタのデータ値は初期化されていることになるから、前記外部レジスタについて低消費電力モードにおける消費電流の検査は、初期化されている状態についてのみ行えば良いことになる。したがって、従来のように様々なデータパターンをセットして検査を行う必要がなくなり、検査に要する時間を大幅に短縮できる。
【０００８】
請求項２記載のマイクロコンピュータによれば、データ退避手段は、外部レジスタの１つ以上のデータが更新される毎に、当該データを退避用記憶手段に書き込むので、書き込みを行う回数を低減することができる。
【０００９】
請求項３記載のマイクロコンピュータによれば、データ退避手段は、外部レジスタのうち、データが更新されたものだけを退避用記憶手段に書き込むので、書き込みを行う回数を更に低減することができる。
【００１０】
請求項４記載のマイクロコンピュータによれば、データ退避手段は、低消費電力モードに移行する直前に、外部レジスタのデータを退避用記憶手段に書き込むので、書き込みを行う回数を最小限にできる。
【００１１】
請求項５記載のマイクロコンピュータによれば、データ退避手段は、外部レジスタのデータを周期的に退避用記憶手段に書き込むので、外部レジスタのデータが更新されたか否かを判定する必要がなくなる。
【００１２】
請求項６記載のマイクロコンピュータによれば、データ退避手段を、外部レジスタに直列に接続される、退避用記憶手段としてのレジスタで構成するので、簡単なハードウエアにより構成できる。
【００１３】
請求項７記載のマイクロコンピュータによれば、データ退避手段及びデータ復帰手段を、ＤＭＡコントローラにデータ転送を実行させることで実現するので、ＣＰＵを用いる場合に、そのプログラムの負担を低減することができる。
【００１４】
請求項８記載のマイクロコンピュータによれば、データ退避手段及びデータ復帰手段を、ＣＰＵが外部レジスタと退避用記憶手段との間のデータ転送を行なうことで実現するので、バックアップ機能を実現するためのハードウエアを付加する必要がなくなる。
【００１５】
請求項９記載のマイクロコンピュータによれば、データ退避手段は、予め指定された外部レジスタのデータのみ、退避用記憶手段にデータを書き込むので、低消費電力モードから復帰した場合に、ＣＰＵが処理を継続するために必要なデータだけをバックアップすることができる。
【発明を実施するための最良の形態】
【００１６】
（第１実施例）
以下、本発明の第１実施例について図１乃至図６を参照して説明する。図１は、マイクロコンピュータの構成を、本発明の要旨に係る部分について示す機能ブロック図である。マイクロコンピュータ（マイコン）１は、ＣＰＵ２（データ退避手段，データ復帰手段），クロック発生器３，レジスタ４，メモリ５（退避用記憶手段）等で構成されている。
クロック発生器３は、マイコン１の各部にクロック信号を供給する回路部であり、スリープ／ウェイクアップ制御回路６（レジスタ初期化手段），メイン発振器７，ＣＲ発振器８を備えている。メイン発振器７は、例えば周波数数ＭＨｚ〜数１０ＭＨｚ程度のクロック信号（システムクロック）を発振出力し、ＣＲ発振器８は、例えば周波数数１０ｋＨｚ程度のクロック信号を発振出力する。
【００１７】
スリープ／ウェイクアップ制御回路６は、ＣＰＵ２によってスリープモード（低消費電力モード）への移行指令が与えられると、メイン発振器７の発振動作を停止させてマイコン１をスリープモードに移行させる。そして、内部の図示しないスリープカウンタにより計時された時間が所定のスリープ時間を経過すると、メイン発振器７の発振動作を再開させてマイコン１を通常モードに復帰させる。尚、ＣＲ発振器８は、スリープモードにおいても発振動作を継続し、例えば上記スリープカウンタにカウント用のクロックを供給するようになっている。
また、スリープ／ウェイクアップ制御回路６は、上記の動作に伴いマイコン１のその他の回路部に対してスリープ信号，ウェイクアップ信号を出力する。
【００１８】
レジスタ４は、例えばゲートアレイにより構成されるＣＰＵ２の外部レジスタである。メモリ５は、例えばＲＡＭ９，フラッシュＲＯＭ１０等を備えており、ＣＰＵ２の制御プログラムやデータが記憶されたり、ＣＰＵ２が処理中にワークエリアとして使用する。
図２は、レジスタ４の具体構成例を示すものである。レジスタ４は、格納されるデータビット数に応じた個数のＤフリップフロップ１１と、ＯＲゲート１２とで構成されている。Ｄフリップフロップ１１（１，２，３，…）のＤ入力端子には、書き込みデータＤ（１，２，３，…）がそれぞれ与えられ、ネガティブエッジトリガのクロック端子ＣＬＫには、レジスタ４の書き込み信号ＷＲ（ロウアクティブ）が共通に与えられている。そして、各Ｑ出力端子より、データＱ（１，２，３，…）が出力される。尚、これらのデータＱ（１，２，３，…）は、図示しないイネーブル制御部やバスバッファを介してマイコン１のデータバスに出力される。
Ｄフリップフロップ１１のリセット端子Ｒには、ＯＲゲート１２の出力端子が接続されており、そのＯＲゲート１２の入力には端子には、リセット信号，スリープ信号（何れもハイアクティブ）が与えられている。
【００１９】
次に、本実施例の作用について図３乃至図６も参照して説明する。図３は、ＣＰＵ２によって行われるスリープ移行前処理の内容を示すフローチャートであり、図４は、前記処理に対応したタイミングチャートである。図３において、ＣＰＵ２は、レジスタ４のデータを読み出し、メモリ５に転送して退避させる（ステップＳ１）。この場合、フラッシュＲＯＭ１０に退避させても良いし、ＲＡＭ９がスリープモードにおいてもバックアップされるＳＲＡＭである場合は、ＲＡＭ９に退避させても良い。
【００２０】
また、レジスタ４が、例えば８ビットを単位とする複数個のレジスタで構成されている場合には、それらのうち、スリープモードに移行した後ウェイクアップした場合に、処理を継続するのに必要なレジスタのデータだけを退避させても良い。また、レジスタ４を１ビット毎に独立とみなす場合は、それらのうち、上記のように退避が必要なビットデータだけを、例えばリード・モディファイ・ライトサイクルによって退避させても良い。
【００２１】
それから、ＣＰＵ２は、スリープ／ウェイクアップ制御回路６にスリープモードへの移行指令を与える（ステップＳ２）。すると、スリープ／ウェイクアップ制御回路６は、メイン発振回路７の発振動作を停止させて、スリープ信号を出力し、ＣＰＵ２は内部レジスタ等の状態を保持したまま動作を停止してスリープモードに移行する。また、レジスタ４は、スリープ信号によりリセットされて初期化される。
【００２２】
その後、所定時間が経過すると、スリープ／ウェイクアップ制御回路６は、メイン発振回路７の発振動作を再開させると共にウェイクアップ信号を出力する。すると、ＣＰＵ２はウェイクアップして、メモリ５に退避させたデータをレジスタ４に書き込んで復帰させると（ステップＳ３）、通常モードに移行する。したがって、図４に示すように、スリープモードに移行している間、レジスタ４は初期化された状態を維持する。
【００２３】
次に、上記の作用により得られる効果について図５及び図６も参照して説明する。図５は、例えばレジスタ４が８ビット構成である場合、従来のように、スリープモード中に移行する以前の状態を保持する場合は、その８ビットデータ値がスリープモード毎に異なり、理論的には２５６通りの状態があり得る。これらのうち、例えば第４ビットに対応するフリップフロップの出力段インバータを構成するトランジスタＴｒ１（ＰＭＯＳ）に、図６に示すような欠陥があるとする。尚、図６は、フリップフロップの原理的構成を示している。
【００２４】
この場合、第４ビットの値が「１」でトランジスタＴｒ１がＯＮした場合に、スリープモードにおいて観測される程度の異常電流が流れるが、第４ビットの値が「０」でトランジスタＴｒ１がＯＦＦの場合に異常電流は流れない。したがって、スリープモードにおける消費電流の異常を検出するには、図５に示す「状態３」をレジスタ４にセットしなければ、検出できない。
【００２５】
本実施例では、スリープモードに移行する場合には、レジスタ４のデータを退避させてからレジスタ４をリセット・初期化するので、スリープモード中に、レジスタ４は図５に示す「状態０」しかとらない。したがって、上記のような欠陥があるとしても、スリープモードにおいて異常電流は流れなくなるから、消費電流検査は、レジスタ４が「状態０」にある場合に異常電流が検出されるか否かを確認するだけで良くなる。
一方、マイコン１が通常モードで動作している間は、レジスタ４が一時的に図５に示す「状態３」となる場合があり、上記トランジスタＴｒ１がＯＮすることで異常電流が流れるとしても、通常モードで動作している状態での消費電流レベルでは大きく影響しないため問題がない。
【００２６】
以上のように本実施例によれば、ＣＰＵ２は、スリープモードに移行する直前に、レジスタ４のデータをメモリ５に退避させ、スリープ／ウェイクアップ制御部６は、スリープモードに移行するとレジスタ４をリセットして初期化する。そして、ＣＰＵ２は、スリープモードから通常動作モードに移行した直後に、メモリ５に退避させたデータをレジスタ４に復帰させるようにした。したがって、スリープモードにおける消費電流検査は、レジスタ４が初期化されている状態についてのみ行えば良いことになり、従来のように様々なデータパターンをセットして検査を行う必要がなくなり、検査に要する時間を大幅に短縮できる。
【００２７】
そして、スリープモードに移行する直前にデータをバックアップするので、メモリ５に
書き込みを行う回数を最小限にでき、ＣＰＵ２がメモリ５にデータを書き込むので、バックアップ機能を実現するためにハードウエアを付加する必要がなくなる。メモリ５は一般的にはマイコンに搭載されているので、レジスタ４のデータを退避させる領域が確保できれば良い。また、ＣＰＵ２は、必要に応じて、予め指定されたレジスタ４のデータのみ退避させるので、スリープモードから復帰した場合に、ＣＰＵ２が処理を継続するために必要なデータだけをバックアップすることができる。
【００２８】
（第２実施例）
図７は本発明の第２実施例を示すものであり、第１実施例と同一部部には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例は、レジスタデータの退避及び復帰をハードウエアによって行う構成を示す。図７は、レジスタ４を構成するＤフリップフロップ１１（１）に対して、データバックアップ用の記憶手段としてＤフリップフロップ１３（１）（レジスタ，データ待避手段）をシリアルに接続している。そして、Ｄフリップフロップ１３（１）のクロック端子ＣＬＫ（ポジティブエッジトリガ）には、スリープ信号が与えられている。
【００２９】
Ｄフリップフロップ１３（１）のＱ出力端子は、セレクタ１４（データ復帰手段）のＡ入力端子に接続されており、セレクタ１４のＱ出力端子は、Ｄフリップフロップ１１（１）のＤ入力端子に接続されている。Ｂ入力端子には書込みデータＤ１が与えられ、セレクタ１４の入力切替え端子Ｇには、遅延回路１５を介してウェイクアップ信号（ハイアクティブ）が与えられている。そして、Ｄフリップフロップ１１（１）のクロック端子には、ＯＲゲート１６を介して、書込み信号ＷＲとウェイクアップ信号とのＯＲ信号が与えられる。
【００３０】
次に、第２実施例の作用について説明する。通常動作モードでは、ウェイクアップ信号がインアクティブであるため、セレクタ１４は書込みデータＤ１側を選択しており、Ｄフリップフロップ１１（１）の書込みは、書込み信号ＷＲによって制御される。そして、スリープモードに移行する際に、スリープ信号の立上りエッジによってＤフリップフロップ１１（１）のデータがＤフリップフロップ１３（１）に格納される。その後、Ｄフリップフロップ１１（１）は、ＯＲゲート１２の伝搬遅延時間の経過後にリセットされる。
【００３１】
そして、スリープモードから通常モードに復帰する場合には、ウェイクアップ信号がワンショットでアクティブとなる。その際に、セレクタ１４はＤフリップフロップ１３（１）側を選択し、ウェイクアップ信号の立下りエッジによって、Ｄフリップフロップ１３（１）に待避されていたデータがＤフリップフロップ１１（１）に書き込まれ、遅延回路１５によって付与される遅延時間の経過後に、セレクタ１４は、書込みデータＤ１側を選択するように切替える。
以上のように第２実施例によれば、データ退避手段を、Ｄフリップフロップ１１に直列に接続される、退避用記憶手段としてのＤフリップフロップ１３を用いて簡単なハードウエアにより構成できる。また、レジスタ４のデータが更新される毎に、当該データがＤフリップフロップ１３に書き込まれるので、書き込みを行う回数を低減することができる。
【００３２】
（第３実施例）
図８は、本願発明の第３実施例を示すものであり、第１実施例と異なる部分のみ説明する。第３実施例のマイコン２１は、ＤＭＡコントローラ２２（データ退避手段，データ復帰手段）を備えている。そして、ＣＰＵ２３は、スリープモードへの移行時，通常モードへの移行時にＤＭＡコントローラ２２をそれぞれ起動することで、レジスタ２４のデータをメモリ５に退避させ、メモリ５に退避させたデータをレジスタ２４に復帰させる。
【００３３】
この場合、レジスタ２４は例えば８ビット単位のレジスタを複数備えているものとする。また、データ転送時のソースアドレス，デスティネーションアドレス，データ転送サイズは固定であり、スリープモードへの移行時と通常モードへの移行時とで、ソースアドレス，デスティネーションアドレスが入れ替わることになる。従って、各移行時に与える起動信号を区別することで、ＤＭＡコントローラ２２にそれらが自動的にセットされるようにしておけば良い。動作タイミングチャートは、第１実施例の図４と同様になる。
以上のように第３実施例によれば、ＣＰＵ２３がＤＭＡコントローラ２２にレジスタ２４との間のデータ転送を指示することでデータの退避と復帰とを行なうので、ＣＰＵ２３を用いる場合に、そのプログラムの負担を低減することができる。
【００３４】
（第４実施例）
図９は、本願発明の第４実施例を示すものであり、第１実施例と異なる部分について説明する。第４実施例では、第１実施例の図４相当図である図９に示すように、ＣＰＵ２が、レジスタ４のデータを周期的にメモリ５に退避させるようにする。例えば、ＣＰＵ２がタイマ割込みをカウントすることで一定周期に達する毎に、レジスタ４のデータを読み出してメモリ５に転送する。そして、データの復帰処理は、第１実施例と同様に行なう。
以上のように第４実施例によれば、ＣＰＵ２は、レジスタ４のデータを周期的にメモリ５に書き込むので、レジスタ４のデータが更新されたか否かを判定する必要がなくなる。
【００３５】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
第１実施例において、レジスタ４のうち、ＣＰＵ２がデータを更新したものだけをメモリ５に転送すれば、メモリ５に書き込みを行う回数を更に低減することができる。
レジスタの１つ以上のデータが更新される毎に、当該データを退避用記憶手段に書き込むので、書き込みを行う回数を低減することができる。
第２実施例において、Ｄフリップフロップ１３のクロック端子に書込み信号ＷＲの反転信号を与えることで、レジスタ４に書き込みが行なわれる毎にそのデータをバックアップしても良い。
【００３６】
第３実施例において、レジスタ２４をリセットするタイミングとの調整を図ることで、スリープ／ウェイクアップ制御回路６がＤＭＡコントローラ２２を起動しても良い。
フラッシュＲＯＭ１０にデータを退避する場合、その退避処理に時間を要するため、第１実施例におけるレジスタ４のデータ退避と、第４実施例におけるデータ退避とを、マイコン１の動作状況に応じて使い分けても良い。
レジスタの初期化は、スリープ信号のエッジで行ったり、クロック同期で行うなど、必要に応じて様々な論理処理を実施しても良い。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１実施例であり、マイクロコンピュータの構成を要旨に係る部分について示す機能ブロック図
【図２】外部レジスタの具体構成例を示す図
【図３】スリープ移行前処理の内容を示すフローチャート
【図４】図３の処理に対応したタイミングチャート
【図５】本発明の効果を説明する図（その１）
【図６】本発明の効果を説明する図（その２）
【図７】本発明の第２実施例であり、外部レジスタとそのバックアップ用のレジスタとを示す図
【図８】本発明の第３実施例を示す図１相当図
【図９】本発明の第４実施例を示す図４相当図
【符号の説明】
【００３８】
図面中、１はマイクロコンピュータ、２はＣＰＵ（データ退避手段，データ復帰手段）、４は外部レジスタ、５はメモリ（退避用記憶手段）、６はスリープ／ウェイクアップ制御回路（レジスタ初期化手段）、１３はＤフリップフロップ（レジスタ，退避用記憶手段，データ待避手段）、１５はセレクタ（データ復帰手段）、２１はマイクロコンピュータ、２２はＤＭＡコントローラ（データ退避手段，データ復帰手段）、２３はＣＰＵ、２４は外部レジスタを示す。
【図１】
2009265880.tif 000003
【図２】
2009265880.tif 000004
【図３】
2009265880.tif 000005
【図４】
2009265880.tif 000006
【図５】
2009265880.tif 000007
【図６】
2009265880.tif 000008
【図７】
2009265880.tif 000009
【図８】
2009265880.tif 000010
【図９】
2009265880.tif 000011