(57)【要約】【課題】製品の耐用性を高め、裂け目の悪化を抑えることが可能な、積み上げ可能な半導体パッケージを提供する。【解決手段】チップキャリア２１０、チップ２２０および複数の下バンプセット２３０を備える。チップキャリア２１０は複数の転送パッド２１３を設置する上面２１１と複数の外接パッド２１４を設置する下面２１２とを有する。チップ２２０はチップキャリア２１０に設置または電気接続される。下バンプセット２３０は外接パッド群２１４に対応または設置される。各外接パッド２１４と連結する下バンプセット２３０は複数の導体柱２３１、２３２により構成され、同一下バンプセット２３０の隣接する導体柱２３１、２３２間に半田材充填隙間が形成される。【選択図】図２
2009099750.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１パッドを設置する上面と複数の第２パッドを設置する下面を有するチップキャリアと、
チップキャリアに設置され電気的に接続されているチップと、
複数の下バンプセットであって、第２パッド群に対応して設置され、各第２パッド上の下バンプセットは複数の導体柱より構成され、同一下バンプセットの隣接する導体柱間に半田材充填隙間が形成される複数の下バンプセットと、
を備えることを特徴とする半導体パッケージ。
【請求項２】
前記半田材充填隙間は、隣接する導体柱の頂部から底部に収束していることを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
同一下バンプセットの導体柱はマトリックス配列していることを特徴とする請求項１記載の半導体パッケージ。
【請求項４】
各下バンプセットは中央導体柱と複数の周辺導体柱とを有することを特徴とする請求項１記載の半導体パッケージ。
【請求項５】
複数の上バンプセットを有し、前記上バンプセットは第一パッド群と対応し、かつ第一パッド群に設置され、各第一パッド上に設置される上バンプセットは複数の導体柱により構成され、同一上バンプセットの隣接導体柱の間に半田材充填隙間が形成されることを特徴とする請求項１記載の半導体パッケージ。
【請求項６】
各上バンプセットの導体柱は、縦方向に対応する下バンプセットの導体柱と交錯配置されていることを特徴とする請求項５記載の半導体パッケージ。
【請求項７】
前記上バンプセットの隣接導体柱間に位置する半田材充填隙間は、対応する下バンプセットの隣接導体柱間に位置する半田材充填隙間と同一距離または直交していることを特徴とする請求項５記載の半導体パッケージ。
【請求項８】
前記チップキャリアは、多層プリント回路基板であることを特徴とする請求項１記載の半導体パッケージ。
【請求項９】
前記チップキャリアはワイヤボンディング孔を有し、複数のボンディングワイヤがワイヤボンディング孔を通りチップとチップキャリアとを電気的に接続していることを特徴とする請求項８記載の半導体パッケージ。
【請求項１０】
封止体を有し、前記封止体はワイヤボンディング孔に形成され、チップキャリアの下面に突出し、ボンディングワイヤ群を密封することを特徴とする請求項９記載の半導体パッケージ。
【請求項１１】
前記チップはチップキャリアの下面に設置され、前記下バンプセットはチップの側辺に配列されることを特徴とする請求項１記載の半導体パッケージ。
【請求項１２】
前記チップの背面は、チップキャリアの下面に露出していることを特徴とする請求項１１記載の半導体パッケージ。
【請求項１３】
熱電対素子を有し、前記熱電対素子はチップの露出する背面に形成されることを特徴とする請求項１２記載の半導体パッケージ。
【請求項１４】
密封フィルムを有し、前記密封フィルムはチップキャリアの下面に形成されることを特徴とする請求項１１記載の半導体パッケージ。
【請求項１５】
前記導体柱は、狭い頂部と広い底部のような台形断面を有することを特徴とする請求項１記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージを立体的に積み上げる技術に関し、特に多柱体を有する積み上げ可能な半導体パッケージに関する。このような半導体パッケージは高密度ＰＯＰ（Ｐａｃｋａｇｅ−Ｏｎ−Ｐａｃｋａｇｅ）モジュールに適用することができる。
【背景技術】
【０００２】
電子機器の小型、軽量、および薄型化の発展に伴い、半導体パッケージの搭載に使用されるプリント回路基板の面積の小型化が求められている。ゆえに、半導体パッケージの立体積み上げ技術を用い、複数の積み上げ可能な半導体パッケージを縦方向に積み上げてＰＯＰモジュールを形成することにより、表面接合面積の小型化と素子配置の高密度化との要求を実現することが可能となる。しかし半導体パッケージの積み上げ過程において、半田付け欠陥が大きな課題として存在している。半導体パッケージ間の微小間隔、例えば端子と端子との間の半田接合界面は、応力に起因する断裂現象が生じることにより、電気ショートするという問題がある。
Ｆｕｊｉｔｓｕ（登録商標）社は特許文献１において、またＴｅｓｓｅｒａ（登録商標）社は特許文献２において、それぞれパッケージ積み上げに応用可能な微接触構造を開示しており、これらの微接触構造は柱状や針状のバンプを介して半田材内に半田接合される。
【０００３】
図１に示すように、周知の積み上げ可能な半導体パッケージ１００は主に、チップキャリア１１０、チップ１２０および複数の単柱バンプ１３０を有する。前記チップキャリア１１０は、複数の転送パッド１１３を設置する上面１１１と複数の外接パッド１１４を設置する下面１１２とを有する。前記チップ１２０はチップキャリア１１０上に設置され、かつチップキャリア１１０のワイヤボンディング孔１１５を通る複数のボンディングワイヤ１２１を介してチップキャリア１１０に電気的に接続され、さらに封止体１４０を用い前記ボンディングワイヤ１２１を密封している。前記単柱バンプ１３０は、それぞれ外接パッド１１４群に対応または設置され、さらに半田材１５０を介して下方の積み上げ可能な半導体パッケージ１００の転送パッド１１３群と半田接合される。このように、微接触の形態が生み出されることにより信号ピン数と配線面積との増加を可能にし、さらにＰＯＰパッケージ積み上げの隙間を縮小することもできる。
【０００４】
しかし、応力に対する抵抗力が影響され易く、単柱バンプ群１３０の半田付け界面は応力を受ける際、裂け目は単柱バンプ群１３０の表面に沿い拡散して、電気ショートの問題が生じる。なお、パッケージ積み上げを行う際、前記半田材１５０のリフローにより半田材１５０は流動的になり、チップキャリア１１０の反りや押圧力が不均等になる場合、半田材１５０が溢れて拡散することにより、単柱バンプ群１３０間の微接点が電気ショートしてしまう。
【０００５】
【特許文献１】米国特許第６４７６５０３号明細書
【特許文献２】米国特許出願公開第２００６／０１３８６４７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の主な目的は，多柱体を有する積み上げ可能な半導体パッケージを提供することである。このような半導体パッケージにおいて、各外接パッド上に設置されるバンプセットは複数の導体柱により構成され、半田付け面積を増大することが可能であり、製品の耐用性を大幅に向上させることができる。なお、バンプセットの半田付け界面形状を複雑化し、裂け目の悪化を防ぐことも可能となる。
【０００７】
本発明のもう一つの目的は、多柱体を有する積み上げ可能な半導体パッケージを提供することである。このような半導体パッケージにおいて、各外接パッド上に設置されるバンプセットは半田材充填隙間を有し、それにより、バンプセットは半田材が注入および収蔵される役割を果たし、たとえ基板に傾きあるいは反りが生じても半田材を圧縮し、電気ショート現象が発生するおそれはない。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明は後記の技術的手段を採用している。本発明による積み上げ可能な半導体パッケージは主に、チップキャリア、チップおよび複数の下バンプセットを有する。チップキャリアは複数の転送パッドを設置する上面と複数の外接パッドを設置する下面とを有する。チップはチップキャリアに設置され電気的に接続される。下バンプセットは外接パッド群に対応または設置される。各外接パッドと連結する下バンプセットは複数の導体柱により構成され、同一下バンプセットの隣接する導体柱間に半田材充填隙間が形成される。
【０００９】
前記目的を達成するため、本発明による積み上げ可能な半導体パッケージは、さらに後記の技術を採用している。
前記積み上げ可能な半導体パッケージにおいて、半田材充填隙間は隣接する導体柱の頂部から底部に収束してもよい。
前記積み上げ可能な半導体パッケージにおいて、同一下バンプセットの導体柱はマトリックス配列にしてもよい。
【００１０】
前記積み上げ可能な半導体パッケージにおいて、各下バンプセットは中央導体柱と複数の周辺導体柱を有してもよい。
前記積み上げ可能な半導体パッケージにおいて、さらに複数の上バンプセットを備えてもよく、上バンプセットは転送パッド群に対応または設置され、各転送パッド上に設置される上バンプセットは複数の導体柱により構成され、同一上バンプセットの隣接する導体柱間に半田材充填隙間が形成される。
【００１１】
前記積み上げ可能な半導体パッケージにおいて、各上バンプセットの導体柱は、縦方向に対応する下バンプセットの導体柱と交錯配置される。
前記積み上げ可能な半導体パッケージにおいて、上バンプセットの隣接する導体柱間に位置する半田材充填隙間は、対応する下バンプセットの隣接する導体柱間に位置する半田材充填隙間と同一距離、または直交している。
【００１２】
前記積み上げ可能な半導体パッケージにおいて、チップキャリアは多層プリント回路基板にしてもよい。
前記積み上げ可能な半導体パッケージにおいて、チップキャリアはワイヤボンディング孔を有してもよく、複数のボンディングワイヤはワイヤボンディング孔を通りチップとチップキャリアとを電気的に接続させる。
【００１３】
前記積み上げ可能な半導体パッケージにおいて、さらに封止体を備えてもよく、封止体はワイヤボンディング孔に形成され、かつチップキャリアの下面に突出してボンディングワイヤ群を密封する。
前記積み上げ可能な半導体パッケージにおいて、チップの能動面をチップキャリアの上面に貼り付けてもよい。
【００１４】
前記積み上げ可能な半導体パッケージにおいて、チップの背面はチップキャリアの上面に露出されてもよい。
前記積み上げ可能な半導体パッケージにおいて、チップはチップキャリアの下面に設置されてもよく、下バンプセットはチップの側辺に配列される。
前記積み上げ可能な半導体パッケージにおいて、チップの背面はチップキャリアの下面に露出されてもよい。
【００１５】
前記積み上げ可能な半導体パッケージにおいて、さらに熱電対素子を備えてもよく、熱電対素子はチップの露出背面に形成される。
前記積み上げ可能な半導体パッケージにおいて、さらに密封フィルムを有してもよく、密封フィルムはチップキャリアの下面に形成される。
前記積み上げ可能な半導体パッケージにおいて、導体柱は狭い頂部と広い底部を備えた台形断面を有してもよい。
【発明を実施するための最良の形態】
【００１６】
（第１実施例）
本発明の第１実施例による積み上げ可能な半導体パッケージについて説明する。
図２には二個の積み上げ可能な半導体パッケージ２００が積み上げされた形状を示しているが、これに限らず上方により多くの積み上げ可能な半導体パッケージ２００を積み上げることができ、例えば、三個、四個あるいはより多くの積み上げ可能な半導体パッケージ２００を積み上げることが可能となる。各積み上げ可能な半導体パッケージ２００は主に、チップキャリア２１０、チップ２２０および複数の下バンプセット２３０を備える。チップキャリア２１０は多層プリント回路基板とすることが可能で、両面電気導通構造となる。またチップキャリア２１０は、チップキャリア２１０の第１パッドとしての複数の転送パッド２１３を設置する上面２１１と、第２パッドとしての複数の外接パッド２１４を設置する下面２１２とを有する。
【００１７】
前記チップ２２０はチップキャリア２１０に設置され電気的に接続されている。例えば、ダイアタッチ材を用いチップ２２０の能動面をチップキャリア２１０の上面２１１に貼り付け、さらにワイヤボンディング方式により形成されるボンディングワイヤ２２１を介してチップ２２０のボンディングパッドをチップキャリア２１０のインナーフィンガー（ｉｎｎｅｒ  ｆｉｎｇｅｒ、図中未表示）に電気的に接続する。第１実施例では、チップキャリア２１０はワイヤボンディング孔２１５を有し、前記ボンディングワイヤ２２１はワイヤボンディング孔２１５を通り、チップ２２０とチップキャリア２１０とを電気的に接続する。チップ２２０の背面はチップキャリア２１０の上面２１１に露出させてもよい。また、チップ２２０の設置と電気接続を実現すべく、バンプ（図中未表示）を利用してチップ２２０をチップキャリア２１０にフリップチップ接合してもよい。
【００１８】
さらに、積み上げ可能な半導体パッケージ２００は封止体２４０を有し、封止体２４０はモールディング（ｍｏｌｄｉｎｇ）やディスペンス（ｄｉｓｐｅｎｓｅ）の方式によりワイヤボンディング孔２１５に形成され、かつチップキャリア２１０の下面２１２より突出し、ボンディングワイヤ群２２１を密封する。
【００１９】
前記下バンプセット２３０は外接パッド群２１４に対応かつ設置され、前記各外接パッド２１４の上に下バンプセット２３０が連接している。図３に示すように、各外接パッド２１４上の下バンプセット２３０は複数の導体柱２３１、２３２より構成されている。各下バンプセット２３０は中央導体柱２３１と複数の周辺導体柱２３２とを有し、中央導体柱２３１により周辺導体柱２３２間の隙間が大き過ぎないように確保することが可能で、かつ中央導体柱２３１と周辺導体柱群２３２との間は等距離な微間隔となる。中央導体柱２３１および複数の周辺導体柱２３２は、電解メッキで形成される銅柱、ワイヤボンディングで形成される金柱、厚い銅層をエッチングした銅柱もしくは他の金属柱体としてもよい。さらに、同一下バンプセット２３０の中央導体柱２３１および複数の周辺導体柱２３２は、マトリックス配列にするのが望ましい。図４Ａと図４Ｂに示すように、同一下バンプセット２３０の隣接する中央導体柱２３１と周辺導体柱２３２との間に半田材充填隙間Ｓ１もしくはＳ２が形成される。半田材充填隙間Ｓ１は隣接する中央導体柱２３１と周辺導体柱２３２との間の頂部における距離であり、半田材充填隙間Ｓ２は隣接する中央導体柱２３１と周辺導体柱２３２との間の底部における距離である。また、半田材充填隙間は隣接する中央導体柱２３１と周辺導体柱２３２との頂部から底部に向かって収束すれば望ましく、すなわち半田材充填隙間Ｓ１は半田材充填隙間Ｓ２よりも大きくなり、リフロー温度となった半田材２５０は液状となり、毛細現象により中央導体柱２３１と周辺導体柱２３２との間の半田材充填隙間Ｓ１、およびＳ２内に注入、充満し、押圧により外へ溢れるという問題が発生しない。半田材２５０は、上方に位置する積み上げ可能な半導体パッケージ２００の外接パッド群２１４上の下バンプセット２３０と、下方に位置する積み上げ可能な半導体パッケージ２００の転送パッド群２１３とを半田付けし、ＰＯＰ形態にすることが可能となる。すなわち、前記中央導体柱２３１および周辺導体柱２３２は、半円錐体や半方錐体など、狭い頂部と広い底部を有する台形断面を有し、また、正負フォトレジストの選択とエッチング液の配分により露光過度、露光不足やエッチング不足の技術を用いることにより、中央導体柱２３１および周辺導体柱２３２の形状を作り出すことが可能である。
【００２０】
半田材２５０は鉛フリー半田材にしてもよく、例えば錫９６．５%−銀３%−銅０．５%の半田材を使用した場合、リフロー温度は約２１７℃以上、最高約２４５℃から２６０℃にまで達し、半田接合の濡れ性が生じる。よって中央導体柱２３１および周辺導体柱２３２は銅柱、金柱もしくは前記リフロー温度よりも高い融点を有する金属から製造されてもよい。
【００２１】
したがって、下バンプセット２３０を使用した場合、半田付け面積の増大と半田付け形状の複雑化とにより、半田付けの信頼性を向上させ、半田付け裂け目の悪化を低下することが可能となる。たとえ応力の影響を受けて一つの周辺導体柱２３２が半田材２５０から断裂しても、中央導体柱２３１やほかの導体柱２３２は依然、半田材２５０と半田接合の状態を維持すれば断裂による電気ショート現象が生じることなく、ＰＯＰ製品耐用性をより向上させることができる。
【００２２】
（第２実施例）
本発明の第２実施例による積み上げ可能な半導体パッケージについて説明する。
図５に示すように、積み上げ可能な半導体パッケージ３００は、主にチップキャリア３１０、チップ３２０および複数の下バンプセット３３０を備え、第１実施例とおおよそ同様であるが、さらに複数の上バンプセット３４０を備える。
【００２３】
チップキャリア３１０は、複数の転送パッド３１３を設置する上面３１１と複数の外接パッド３１４を設置する下面３１２とを有する。チップ３２０は、チップキャリア３１０に設置され電気的に接続される。下バンプセット３３０は、外接パッド群３１４に対応かつ設置され、各外接パッド３１４と連結する下バンプセット３３０は複数の導体柱３３１から構成される。また、半田材３６０の充填と収蔵のために同一下バンプセット３３０の隣接する導体柱３３１間に、半田材充填隙間Ｓ３が形成される。
【００２４】
図５と図６に示すように、上バンプセット３４０は転送パッド群３１３に対応かつ設置され、各転送パッド３１３と連結する上バンプセット３４０は複数の導体柱３４１から構成される。また、同一の上バンプセット３４０の隣接する導体柱３４１間にも半田材充填隙間Ｓ４が形成される。好ましくは、各上バンプセット３４０の導体柱３４１は縦方向に対応する下バンプセット３３０の導体柱３３１と交錯配置すると、噛合いの効果が生ずる。なお、上バンプセット３４０の隣接する導体柱３４１の半田材充填隙間Ｓ４は、下バンプセット３３０の隣接する導体柱３３１の半田材充填隙間Ｓ３と、同一距離かつ直交している。よって、前記積み上げ可能な半導体パッケージ３００を積み上げする際、半田材３６０を用い、対応する下バンプセット３３０と上バンプセット３４０とを互いに連結するため、より大きな半田付け面積とより複雑な半田付け形状を得ることができ、ＰＯＰ装置の半田接合点の信頼性を高め、かつ半田材３６０の溢れ性も防止することが可能となる。
【００２５】
（第３実施例）
図７は、本発明の第３実施例による複数の積み上げ可能な半導体パッケージ４００が、プリント回路基板１０の上に積み上げられた状態を示している。積み上げ可能な半導体パッケージ４００は主にチップキャリア４１０、チップ４２０および複数の下バンプセット４３０を備える。チップキャリア４１０は、複数の第１パッド４１３、例えば転送パッドを設置する上面４１１、複数の第２パッド４１４、例えば外接パッドを設置する下面４１２を有する。第３実施例では、前記チップ４２０は、複数のバンプ４２１を有し、かつフリップチップ接合技術により前記バンプ４２１を介してチップキャリア４１０に設置かつ電気的に接続され、さらに前記バンプ４２１を底部充填剤を例とする封止体４４０により密封している。
【００２６】
積み上げ可能な半導体パッケージ４００は、チップ４２０がチップキャリア４１０の下面４１２に設置されており、下バンプセット４３０はチップ４２０の側辺に配列されているため、チップキャリア４１０の上面４１１は平坦状になっているものの、チップ４２０の下バンプセット群４３０がぶつかり、損傷する可能性が低下する。一方放熱を有利にするため、チップ４２０の背面は、チップキャリア４１０の下面４１２に露出されてもよい。
下バンプセット４３０を第２パッド群４１４に対応かつ設置し、前記各第２パッド４１４と連結する下バンプセット４３０は複数の導体柱４３１から構成される。また、同一下バンプセット４３０と隣接する導体柱４３１間にも、半田材４５０が流入する半田材充填隙間が形成される。
【００２７】
図７に示すように、複数の積み上げ可能な半導体パッケージ４００はプリント回路基板１０の上に積み上げされる際、各積み上げ可能な半導体パッケージ４００はさらに、熱電対素子４６０、例えばＴＩＭ（Ｔｈｅｒｍａｌ  Ｉｎｔｅｒｆａｃｅ  Ｍａｔｅｒｉａｌ）もしくは放熱ソルタ（ｓｏｌｄｅｒ）を有すれば好ましい。前記熱電対素子４６０はチップ４２０の露出背面に形成され、均等放熱のためプリント回路基板１０や下方の積み上げ可能な半導体パッケージ４００のチップキャリア４１０に結合することができる。また各積み上げ可能な半導体パッケージ４００は、さらに底部充填剤を例とする密封フィルム４７０を有し、前記密封フィルム４７０はチップキャリア４１０の下面４１２に形成され、ＰＯＰ積み上げ隙間へのゴミの落下や沈積を避け、汚染や電気ショートを防ぐべく、半田材４５０とチップ４２０とを密封している。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は別添の特許請求の範囲で限定されていて、この保護範囲を基準として、本発明の精神と範囲内に触れるいかなる変更や修正も、本発明の保護範囲に属する。
【図面の簡単な説明】
【００２８】
【図１】周知の複数の積み上げ可能な半導体パッケージの断面図である。
【図２】本発明の第１実施例による積み上げ可能な半導体パッケージが積み上げられた状態を示す断面図である。
【図３】本発明の第１実施例による積み上げ可能な半導体パッケージの下バンプセットを示す斜視図である。
【図４Ａ】本発明の第１実施例による積み上げ可能な半導体パッケージにおいて、下バンプセットの複数の導体柱の頂部の位置関係を示す模式図である。
【図４Ｂ】本発明の第１実施例による積み上げ可能な半導体パッケージにおいて、下バンプセットの複数の導体柱の底部の位置関係を示す模式図である。
【図５】本発明の第２実施例による積み上げ可能な半導体パッケージが積み上げられた状態を示す断面図である。
【図６】本発明の第２実施例による積み上げ可能な半導体パッケージにおいて、上バンプセットおよび対応する下バンプセットの導体柱の位置関係を示す模式図である。
【図７】本発明の第３実施例による積み上げ可能な半導体パッケージがプリント回路基板上に積み上げされた状態を示す断面図である。
【符号の説明】
【００２９】
１０：プリント回路基板、２００：積み上げ可能な半導体パッケージ、２１０：チップキャリア、２１１：上面、２１２：下面、２１３：転送パッド、２１４：外接パッド、２１５：ワイヤボンディング孔、２２０：チップ、２２１：ボンディングワイヤ、２３０：下バンプセット、２３１：中央導体柱、２３２：周辺導体柱、２４０：封止体、２５０：半田材、３００：積み上げ可能な半導体パッケージ、３１０：チップキャリア、３１１：上面、３１２：下面、３１３：転送パッド、３１４：外接パッド、３２０：チップ、３２１：ボンディングワイヤ、３３０：下バンプセット、３３１：導体柱、３４０：上バンプセット、３４１：導体柱、３５０：封止体、３６０：半田材、４００：積み上げ可能な半導体パッケージ、４１０：チップキャリア、４１１：上面、４１２：下面、４１３：第１パッド、４１４：第２パッド、４２０：チップ、４２１：バンプ、４３０：下バンプセット、４３１：導体柱、４４０：封止体、４５０：半田材、４６０：熱電対素子、４７０：密封フィルム、Ｓ１：半田材充填隙間、Ｓ２：半田材充填隙間、Ｓ３：半田材充填隙間、Ｓ４：半田材充填隙間
【図１】
2009099750.tif 000003
【図２】
2009099750.tif 000004
【図３】
2009099750.tif 000005
【図４Ａ】
2009099750.tif 000006
【図４Ｂ】
2009099750.tif 000007
【図５】
2009099750.tif 000008
【図６】
2009099750.tif 000009
【図７】
2009099750.tif 000010