(57)【要約】【課題】３本の信号線を有する伝送ケーブルであって、不要輻射ノイズの少ない伝送ケーブルを提供する。【解決手段】差動伝送ケーブル２の長手方向に垂直な断面において、信号線２ａ，２ｂ，２ｃのうちの任意の一対の信号線間の距離は所定値に等しい。差動伝送ケーブル２Ａは、当該差動伝送ケーブル２Ａの長手方向にわたってツイストされている。差動伝送ケーブル２Ｂは、誘電体芯線２ｄをさらに備え、信号線２ａ，２ｂ，２ｃは誘電体芯線２ｄの表面上に形成される。差動伝送ケーブル２Ｃにおいて、信号線２ａ，２ｂ，２ｃは、誘電体芯線２ｄの長手方向に沿って螺線状に形成される。【選択図】図７
2009021978.tif 000002
【特許請求の範囲】
【請求項１】
信号送信機と、信号受信機と、を備え、
前記信号送信機は、
第１、第２及び第３の信号線を有する前記差動伝送路に接続され、
第１のビット情報信号に応答して、第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを送信する第１の差動ドライバと、
第２のビット情報信号に応答して、第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを送信する第２の差動ドライバと、
第３のビット情報信号に応答して、第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを送信する第３の差動ドライバと、
を備え、
上記第１出力信号と上記反転第３出力信号とを合成して第１の信号線に送信し、上記第２出力信号と上記反転第１出力信号とを合成して第２の信号線に送信し、上記第３出力信号と上記反転第２出力信号とを合成して第３の信号線に送信し、
上記第１出力信号の２値信号電圧の絶対値と上記第２出力信号の２値信号電圧の絶対値とは同一であり、上記第３出力信号の２値信号電圧の絶対値と上記第１出力信号の２値信号電圧の絶対値は異なるものであり、
前記信号受信機は、
前記第１、第２及び第３の信号線を有する前記差動伝送路に接続され、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する第１の差動レシーバと、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する第２の差動レシーバと、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する第３の差動レシーバと、
上記第３の終端抵抗に発生する第３の終端電圧の絶対値が所定のしきい値電圧を超えるか否かを判断する比較手段と、
上記第３の終端電圧の絶対値が所定のしきい値電圧を超えるとき、上記第１、第２及び第３の差動レシーバからそれぞれ出力される第１、第２及び第３のビット情報信号を出力する一方、上記第３の終端電圧の絶対値が所定のしきい値電圧を超えないとき、上記第３の差動レシーバから出力される第３のビット情報信号に基づいて第１、第２及び第３のすべてのビット情報信号を０または１として出力する制御手段と、
を備え、
上記しきい値電圧は、上記第１出力信号の２値信号電圧の絶対値と上記第３出力信号の２値信号電圧の絶対値との差の絶対値よりも大きくなるように設定される、
多重差動伝送システムに用いられ、３組の差動信号を多重伝送する伝送ケーブルであって、
３本の信号線を備え、
前記伝送ケーブルの長手方向に垂直な断面において、前記３本の信号線のうちの任意の一対の信号線間の距離は、所定値に等しい、
伝送ケーブル。
【請求項２】
前記３本の信号線は、前記３本の信号線の長手方向に互いにツイストされている、
請求項１記載の伝送ケーブル。
【請求項３】
誘電体にてなる芯線と、
前記芯線の表面上に形成された３本の信号線と、
を備えた伝送ケーブルであって、
前記伝送ケーブルの長手方向に垂直な断面において、前記３本の信号線のうちの任意の一対の信号線間の距離は、所定値に等しい、
伝送ケーブル。
【請求項４】
信号送信機と、信号受信機と、を備え、
前記信号送信機は、
第１、第２及び第３の信号線を有する前記差動伝送路に接続され、
第１のビット情報信号に応答して、第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを送信する第１の差動ドライバと、
第２のビット情報信号に応答して、第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを送信する第２の差動ドライバと、
第３のビット情報信号に応答して、第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを送信する第３の差動ドライバと、
を備え、
上記第１出力信号と上記反転第３出力信号とを合成して第１の信号線に送信し、上記第２出力信号と上記反転第１出力信号とを合成して第２の信号線に送信し、上記第３出力信号と上記反転第２出力信号とを合成して第３の信号線に送信し、
上記第１出力信号の２値信号電圧の絶対値と上記第２出力信号の２値信号電圧の絶対値とは同一であり、上記第３出力信号の２値信号電圧の絶対値と上記第１出力信号の２値信号電圧の絶対値は異なるものであり、
前記信号受信機は、
前記第１、第２及び第３の信号線を有する前記差動伝送路に接続され、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する第１の差動レシーバと、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する第２の差動レシーバと、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する第３の差動レシーバと、
上記第３の終端抵抗に発生する第３の終端電圧の絶対値が所定のしきい値電圧を超えるか否かを判断する比較手段と、
上記第３の終端電圧の絶対値が所定のしきい値電圧を超えるとき、上記第１、第２及び第３の差動レシーバからそれぞれ出力される第１、第２及び第３のビット情報信号を出力する一方、上記第３の終端電圧の絶対値が所定のしきい値電圧を超えないとき、上記第３の差動レシーバから出力される第３のビット情報信号に基づいて第１、第２及び第３のすべてのビット情報信号を０または１として出力する制御手段と、
を備え、
上記しきい値電圧は、上記第１出力信号の２値信号電圧の絶対値と上記第３出力信号の２値信号電圧の絶対値との差の絶対値よりも大きくなるように設定される、
多重差動伝送システムに用いられ、３組の差動信号を多重伝送する、
請求項３に記載の伝送ケーブル。
【請求項５】
前記３本の信号線は、前記芯線の表面上に印刷された導体パターンとして形成されている、
請求項３又は４記載の伝送ケーブル。
【請求項６】
上記３本の信号線は、上記芯線の表面上に形成された導体層をエッチングすることにより形成されたことを特徴とする、
請求項３又は４記載の伝送ケーブル。
【請求項７】
上記３本の信号線は、上記芯線の長手方向に沿って螺線状に形成されている、
請求項３乃至６のうちのいずれか１つに記載の伝送ケーブル。
【請求項８】
上記３本の信号線は、上記伝送ケーブルの長手方向に垂直な断面において、上記伝送ケーブルの中心に関して１２０度の回転対称性を有する、
請求項１乃至７のうちのいずれか１つに記載の伝送ケーブル。
【請求項９】
上記伝送ケーブルは、当該伝送ケーブルの長手方向に垂直な断面において、当該伝送ケーブルの中心に関して１２０度の回転対称性を有する、
請求項１乃至７のうちのいずれか１つに記載の伝送ケーブル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号を伝送するための伝送ケーブルに関し、特に、高速信号伝送方式の１つである差動伝送において、複数のデータビットの伝送を少ない本数の信号線を備えた差動伝送線路で実現する多重差動伝送を行うための伝送ケーブルに関するものである。
【背景技術】
【０００２】
従来、高速信号の伝送には、電源電圧で論理振幅するシングルエンド信号が用いられてきたが、近年の高速データ転送の要求に伴う駆動周波数の高周波数化、バス幅の増大に対して、不要輻射ノイズ抑制と外来ノイズに対する耐性の観点から、低電圧差動信号伝送（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：ＬＶＤＳ）技術が利用されるケースが増えている。一般に、ＬＶＤＳでは、差動信号が流れる２本の伝送線路間には逆相のディファレンシャルモード電流だけが流れるように差動ドライバＩＣは設計されている。
【０００３】
図２５は、第１の従来技術に係る差動伝送回路の回路図であり、図２６は、図２５の差動伝送回路の概略構成を示す斜視図である。図２５の差動伝送回路は、従来のＬＶＤＳインターフェースの構成の一例を示す。図２６に示すように、差動ドライバＩＣ９１１はプリント配線基板９１４ａ上に設けられ、差動レシーバＩＣ９１３は、プリント配線基板９１４ａから遠隔した他のプリント配線基板９１４ｂ上に設けられ、差動ドライバＩＣ９１１と差動レシーバＩＣ９１３とは、＋側の信号線９１２ａ及び−側の信号線９１２ｂを備えた差動伝送線路として構成された差動伝送ケーブル９１２により接続される（プリント配線基板９１４ａ，９１４ｂ上の他の回路要素については、図示を省略する。）。これにより、差動ドライバＩＣ９１１に入力されたビット情報信号は、差動伝送ケーブル９１２を介して差動レシーバＩＣ９１３に伝送されて出力される。
【０００４】
図２５において、差動ドライバＩＣ９１１の＋側の出力端子（図２５では、点ｐ１により表す。）は、信号線９１２ａを介して、差動レシーバＩＣ９１３の＋側の入力端子に接続され、同様に、差動ドライバＩＣ９１１の−側の出力端子（図２５では、点ｐ２により表す。）は、信号線９１２ｂを介して、差動レシーバＩＣ９１３の−側の入力端子に接続される。差動伝送ケーブル９１２を終端するために、信号線９１２ａ上において差動レシーバＩＣ９１３に近接した点ｐ３と、信号線９１２ｂ上において差動レシーバＩＣ９１３に近接した点ｐ４とは、１００Ωの終端抵抗Ｒにより接続される。差動伝送ケーブル９１２は５０Ωの奇モードインピーダンスを有する。差動伝送ケーブル９１２の＋側信号線９１２ａと−側信号線９１２ｂの電気的特性は等しく、これらは平衡な伝送線路を形成しており、ＬＶＤＳではこの２本の信号線９１２ａ，９１２ｂにより１つのビット情報信号の伝送を行う。差動ドライバＩＣ９１１は、その入力端子から入力されたビット情報信号に基づいて、差動伝送ケーブル９１２の＋側と−側の間に電位差を生じるような差動信号を生成する。詳しくは、差動ドライバＩＣ９１１は約３．５ｍＡの電流を駆動し、１００Ωの終端抵抗Ｒの両端点ｐ３，ｐ４間に約３５０ｍＶの電圧を発生させる。差動レシーバＩＣ９１３は、終端抵抗Ｒの両端点ｐ３，ｐ４間に生じる約３５０ｍＶの差動信号を検出してＣＭＯＳレベル(電源電圧の２０〜４０％程度の電圧レベル。以下同様。)に変換し、変換後のビット情報信号を出力端子から出力する。
【０００５】
ＬＶＤＳでは、差動伝送ケーブル９１２の＋側の信号線９１２ａと−側の信号線９１２ｂとをそれぞれ流れる信号電流Ｉｓが同じ大きさを有し、かつ互いに逆の向きを有するので、それぞれに流れる電流によって発生する磁界は互いに打ち消しあうことに加えて、その信号レベルが小さいことから、不要輻射ノイズや、クロストークノイズの発生を抑制する。また、外来のノイズに対しても、影響の受け方が差動伝送ケーブル９１２の＋側と−側とで相対的に同じであれば信号の論理値に影響しないので、ＬＶＤＳはノイズ耐性にも優れている。しかしながら、ＬＶＤＳに限らず、プリント配線基板、伝送ケーブル等の差動伝送線路や終端回路等の差動インピーダンスのミスマッチや、差動伝送ケーブル９１２の信号線９１２ａ，９１２ｂ間のスキューなどによっても、差動伝送ケーブル９１２にはわずかな同相のコモンモード電流が流れてしまう。図２５の差動伝送ケーブル９１２において、ディファレンシャルモード電流成分は、終端抵抗Ｒによって整合して終端されるものの、コモンモード電流成分については回路上流れる経路がなく、プリント配線基板９１４ａ，９１４ｂの持つ浮遊容量等を介してリターンする。そのため、差動伝送ケーブル９１２に発生するコモンモード電流成分が、ＬＶＤＳ伝送系から放射される不要輻射ノイズの主な原因となっていた。この点を解決するために、図２６に示すように、２本の信号線９１２ａ，９１２ｂを平行にかつ直近の位置関係にレイアウトし、差動インピーダンスのミスマッチを防いでいる（例えば、特許文献１を参照）。上述の方法では、２本の信号線９１２ａ，９１２ｂから構成された差動伝送ケーブル９１２に流れるコモンモード電流が抑制され、伝送ノイズ及び不要輻射ノイズを抑制できる。
【０００６】
しかしながら、図２５及び図２６の差動伝送回路では、通常のシングルエンド伝送方式に比べて、上述したような高速伝送における多くのメリットを有するが、１つのデータビットを伝送するために２本の信号線９１２ａ，９１２ｂを必要とするので、多ビット伝送を実現するには信号線の数が多くなり、差動伝送ケーブル９１２が太くなること、また、プリント配線基板９１４ａ，９１４ｂ上の配線領域が大きくなることなどの問題点があった。この問題を解決する１つの方法として、３本の信号線を用いてその中の１つの信号線を相補データ線として利用することで、従来の差動伝送では４本の信号線が必要であった２つのデータビットの伝送を、３本の信号線で実現する方法が考えられている（例えば、特許文献２を参照）。
【０００７】
図２７は、第２の従来技術に係る差動伝送回路の概略構成を示す斜視図であり、図２８は、図２７の差動伝送ケーブル９１２Ａの横断面図である。差動ドライバＩＣ９１１Ａと差動レシーバＩＣ９１３Ａとは、３本の信号線９１２ａ，９１２ｂ，９１２ｃから構成された差動伝送ケーブル９１２Ａにより接続される。差動ドライバＩＣ９１１Ａに入力された第１のビット情報信号は、信号線９１２ａ，９１２ｂを介して差動レシーバＩＣ９１３Ａに伝送され、同様に、差動ドライバＩＣ９１１Ａに入力された第２のビット情報信号は、信号線９１２ｂ，９１２ｃを介して差動レシーバＩＣ９１３Ａに伝送される。信号線９１２ａ，９１２ｂを終端するための終端抵抗と、信号線９１２ｂ，９１２ｃを終端するための終端抵抗とが、差動レシーバＩＣ９１３Ａ内に設けられる。差動伝送ケーブル９１２Ａの３本の信号線９１２ａ，９１２ｂ，９１２ｃを図２８に示すように配置した場合、互いに近接する２本の信号線９１２ａ，９１２ｂ間及び９１２ｂ，９１２ｃ間と、両サイドの信号線９１２ａ，９１２ｃ間とでは、距離が異なり（Ｌ１≠Ｌ３、Ｌ２≠Ｌ３）、差動インピーダンスを一定に保つことができないので互いの電磁界を打ち消すことができず、不要輻射ノイズを削減することができないという新しい課題が生じた。
【特許文献１】特開２００１−２６７７０１号。
【特許文献２】特許第３５０７６８７号。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は以上の課題を解決し、３本の信号線を備えて複数の信号を伝送するための伝送ケーブルであって、不要輻射ノイズの少ない伝送ケーブルを提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明は、多重差動伝送システムに用いられ、３組の差動信号を多重伝送する伝送ケーブルであって、３本の信号線を備える伝送ケーブルである。伝送ケーブルの長手方向に垂直な断面において、３本の信号線のうちの任意の一対の信号線間の距離は、所定値に等しい。
そして、多重差動伝送システムは、信号送信機と、信号受信機と、を備える。信号送信機は、第１、第２及び第３の信号線を有する差動伝送路に接続され、第１の差動ドライバと、第２の差動ドライバと、第３の差動ドライバと、を備える。第１の差動ドライバは、第１のビット情報信号に応答して、第１出力信号と、第１出力信号の位相反転信号である反転第１出力信号とを送信する。第２の差動ドライバは、第２のビット情報信号に応答して、第２出力信号と、第２出力信号の位相反転信号である反転第２出力信号とを送信する。第３の差動ドライバは、第３のビット情報信号に応答して、第３出力信号と、第３出力信号の位相反転信号である反転第３出力信号とを送信する。
【００１０】
そして、信号送信機は、第１出力信号と反転第３出力信号とを合成して第１の信号線に送信し、第２出力信号と反転第１出力信号とを合成して第２の信号線に送信し、第３出力信号と反転第２出力信号とを合成して第３の信号線に送信する。第１出力信号の２値信号電圧の絶対値と第２出力信号の２値信号電圧の絶対値とは同一であり、第３出力信号の２値信号電圧の絶対値と第１出力信号の２値信号電圧の絶対値は異なるものである。
【００１１】
信号受信機は、第１、第２及び第３の信号線を有する差動伝送路に接続され、第１の差動レシーバと、第２の差動レシーバと、第３の差動レシーバと、比較手段と、制御手段と、を備える。
第１の差動レシーバは、第１の信号線と第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する。第２の差動レシーバは、第２の信号線と第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する。第３の差動レシーバは、第３の信号線と第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する。比較手段は、第３の終端抵抗に発生する第３の終端電圧の絶対値が所定のしきい値電圧を超えるか否かを判断する。制御手段は、第３の終端電圧の絶対値が所定のしきい値電圧を超えるとき、第１、第２及び第３の差動レシーバからそれぞれ出力される第１、第２及び第３のビット情報信号を出力する一方、第３の終端電圧の絶対値が所定のしきい値電圧を超えないとき、第３の差動レシーバから出力される第３のビット情報信号に基づいて第１、第２及び第３のすべてのビット情報信号を０または１として出力する。
【００１２】
そして、信号受信機において、しきい値電圧は、第１出力信号の２値信号電圧の絶対値と第３出力信号の２値信号電圧の絶対値との差の絶対値よりも大きくなるように設定される。
第２の発明は、第１の発明であって、３本の信号線は、３本の信号線の長手方向に互いにツイストされている。
【００１３】
第３の発明は、誘電体にてなる芯線と、芯線の表面上に形成された３本の信号線と、を備えた伝送ケーブルであって、伝送ケーブルの長手方向に垂直な断面において、３本の信号線のうちの任意の一対の信号線間の距離は、所定値に等しい。
第４の発明は、第３の発明であって、多重差動伝送システムに用いられ、３組の差動信号を多重伝送する、伝送ケーブルである。多重差動伝送システムは、信号送信機と、信号受信機と、を備える。
【００１４】
信号送信機は、第１、第２及び第３の信号線を有する差動伝送路に接続され、第１の差動ドライバと、第２の差動ドライバと、第３の差動ドライバと、を備える。第１の差動ドライバは、第１のビット情報信号に応答して、第１出力信号と、第１出力信号の位相反転信号である反転第１出力信号とを送信する。第２の差動ドライバは、第２のビット情報信号に応答して、第２出力信号と、第２出力信号の位相反転信号である反転第２出力信号とを送信する。第３の差動ドライバは、第３のビット情報信号に応答して、第３出力信号と、第３出力信号の位相反転信号である反転第３出力信号とを送信する。
【００１５】
そして、信号送信機は、第１出力信号と反転第３出力信号とを合成して第１の信号線に送信し、第２出力信号と反転第１出力信号とを合成して第２の信号線に送信し、第３出力信号と反転第２出力信号とを合成して第３の信号線に送信する。第１出力信号の２値信号電圧の絶対値と第２出力信号の２値信号電圧の絶対値とは同一であり、第３出力信号の２値信号電圧の絶対値と第１出力信号の２値信号電圧の絶対値は異なるものである。
【００１６】
信号受信機は、第１、第２及び第３の信号線を有する差動伝送路に接続され、第１の差動レシーバと、第２の差動レシーバと、第３の差動レシーバと、比較手段と、制御手段と、を備える。第１の差動レシーバは、第１の信号線と第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する。第２の差動レシーバは、第２の信号線と第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する。第３の差動レシーバは、第３の信号線と第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する。比較手段は、第３の終端抵抗に発生する第３の終端電圧の絶対値が所定のしきい値電圧を超えるか否かを判断する。制御手段は、第３の終端電圧の絶対値が所定のしきい値電圧を超えるとき、第１、第２及び第３の差動レシーバからそれぞれ出力される第１、第２及び第３のビット情報信号を出力する一方、第３の終端電圧の絶対値が所定のしきい値電圧を超えないとき、第３の差動レシーバから出力される第３のビット情報信号に基づいて第１、第２及び第３のすべてのビット情報信号を０または１として出力する。そして、しきい値電圧は、第１出力信号の２値信号電圧の絶対値と第３出力信号の２値信号電圧の絶対値との差の絶対値よりも大きくなるように設定される。
【００１７】
第５の発明は、第３または第４の発明であって、３本の信号線は、芯線の表面上に印刷された導体パターンとして形成されている。
第６の発明は、第３または第４の発明であって、３本の信号線は、芯線の表面上に形成された導体層をエッチングすることにより形成されたことを特徴とする。
第７の発明は、第３から第６のいずれかの発明であって、３本の信号線は、芯線の長手方向に沿って螺線状に形成されている。
【００１８】
第８の発明は、第１から第７のいずれかの発明であって、３本の信号線は、伝送ケーブルの長手方向に垂直な断面において、伝送ケーブルの中心に関して１２０度の回転対称性を有する。
第９の発明は、第１から第７のいずれかの発明であって、伝送ケーブルは、当該伝送ケーブルの長手方向に垂直な断面において、当該伝送ケーブルの中心に関して１２０度の回転対称性を有する。
【発明の効果】
【００１９】
本発明によれば、３本の信号線を有する伝送ケーブルにおいて、各信号線間の距離と差動インピーダンスを一定に保つことができるので、伝送される信号間の互いの電磁界を打ち消し、不要輻射ノイズの少ない多重差動伝送ケーブルを提供することができる。
特に、多重差動伝送システムにおいて、本発明の多重差動伝送ケーブルを用いることで、その効果は顕著となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
［第１の実施形態］
＜１．１：差動伝送ケーブル＞
図１は、本発明の第１の実施形態に係る差動伝送回路の回路図であり、図２は、図１の差動伝送ケーブル２の構成を一部破断により示した斜視図であり、図３は、図１の差動伝送ケーブル２の横断面図である。本実施形態の差動伝送回路では、３本の信号線２ａ，２ｂ，２ｃから構成された差動伝送ケーブル２を介して、３つのビット情報信号をＬＶＤＳにより差動伝送する。
【００２１】
図１において、差動ドライバＩＣ１と差動レシーバＩＣ３とは、３本の信号線２ａ，２ｂ，２ｃを備えて差動伝送線路として構成された差動伝送ケーブル２により接続され、差動ドライバＩＣ１に入力された３つのビット情報信号は、差動伝送ケーブル２を介して差動レシーバＩＣ３に伝送されて出力される。差動ドライバＩＣ１及び差動レシーバＩＣ３の内部の詳細構成と、信号伝送の詳細とについては後述する。図２及び図３を参照すると、信号線２ａ，２ｂ，２ｃは、ゴム又はビニル等の絶縁被覆２ａａ，２ｂａ，２ｃａをそれぞれ備えた導線として構成され、また、互いに同じ断面形状を有するように構成される。信号線２ａ，２ｂ，２ｃはさらに、その横断面を見たときに、信号線２ａ，２ｂの中心Ｏ１，Ｏ２間の距離Ｌ１と、信号線２ｂ，２ｃの中心Ｏ２，Ｏ３間の距離Ｌ２と、信号線２ｃ，２ａの中心Ｏ３，Ｏ１間の距離Ｌ３とが互いに等しくなるように配置される。従って、信号線２ａ，２ｂ，２ｃのうちの任意の一対の信号線間の距離は所定値に等しく、さらに、図３に示すように、信号線２ａ，２ｂ，２ｃから構成される差動伝送ケーブル２は、横断面において１２０度の回転対称性を有する。本実施形態の差動伝送ケーブル２は、上記の形状を備えたことにより、その効果として、３本の信号線２ａ，２ｂ，２ｃを容易に等間隔に維持できるので、差動インピーダンスを一定に保つことができるとともに、信号電流で発生する電磁界を互いに打ち消すことができ、従って、不要輻射ノイズの少ない多重差動伝送ケーブル実現することができる。
【００２２】
以下、差動伝送ケーブル２を用いて３つのビット情報信号を伝送する方法について詳述する。図１の差動伝送回路において、差動ドライバＩＣ１は差動ドライバ回路１ａ，１ｂ，１ｃを備えて構成され、差動レシーバＩＣ３は、差動増幅器である差動レシーバ回路３ａ，３ｂ，３ｃと終端抵抗Ｒ１，Ｒｂ，Ｒｃとを備えて構成される。差動ドライバＩＣ１及び差動レシーバＩＣ３は、図２６及び図２７の差動伝送回路と同様に、別個のプリント配線基板（図示せず。）上にそれぞれ設けられる。
【００２３】
差動ドライバＩＣ１において、差動ドライバ回路１ａの＋側の出力端子ａ１は信号線２ａに接続され、その−側の出力端子ａ２は信号線２ｂに接続され、差動ドライバ回路１ｂの＋側の出力端子ｂ１は信号線２ｂに接続され、その−側の出力端子ｂ２は信号線２ｃに接続され、差動ドライバ回路１ｃの＋側の出力端子ｃ１は信号線２ｃに接続され、その−側の出力端子ｃ２は信号線２ａに接続される。差動ドライバ回路１ａ，１ｂ，１ｃはそれぞれ約３．５ｍＡの電流を駆動し、差動ドライバＩＣ１に到来するビット情報信号に応答して差動信号を発生させる。詳しくは、差動ドライバ回路１ａは、差動ドライバＩＣ１に到来する第１ビット情報信号に応答して、信号線２ａ，２ｂ間に電位差を生じるような差動信号（すなわち、所定振幅の信号と、その反転信号）を発生させる。例えば、ビット情報信号が「０」であるときには、差動ドライバ回路１ａは、＋側の出力端子ａ１から負の電位の信号を出力し、−側の出力端子ａ２から正の電位の信号を出力する一方、ビット情報信号が「１」であるときには、差動ドライバ回路１ａは、＋側の出力端子ａ１から正の電位の信号を出力し、−側の出力端子ａ２から負の電位の信号を出力する。同様に、差動ドライバ回路１ｂは、差動ドライバＩＣ１に到来する第２ビット情報信号に応答して、信号線２ｂ，２ｃ間に電位差を生じるような差動信号を発生させ、差動ドライバ回路１ｃは、差動ドライバＩＣ１に到来する第３ビット情報信号に応答して、信号線２ｃ，２ａ間に電位差を生じるような差動信号を発生させる。差動伝送ケーブル２は、各信号線２ａ，２ｂ，２ｃ間において、例えば５０Ωの奇モードインピーダンスを有する。信号線２ａ，２ｂ，２ｃの電気的特性は互いに等しく平衡な伝送線路を形成し、この３本の信号線２ａ，２ｂ，２ｃにより３つのビット情報信号の伝送を行う。また、差動レシーバＩＣ３において、信号線２ａ，２ｂの対を終端するように終端抵抗Ｒａが設けられ、信号線２ｂ，２ｃの対を終端するように終端抵抗Ｒｂが設けられ、信号線２ｃ，２ａの対を終端するように終端抵抗Ｒｃが設けられる。終端抵抗Ｒａ，Ｒｂ，Ｒｃは、例えば差動インピーダンスと等しい１００Ωの抵抗値をそれぞれ有し、各終端抵抗Ｒａ，Ｒｂ，Ｒｃの両端には、差動ドライバ回路１ａ，１ｂ，１ｃが駆動した約３．５ｍＡの電流の電流方向に従って、約＋３５０ｍＶ又は約−３５０ｍＶの電圧が発生する。差動レシーバ回路３ａは、終端抵抗Ｒａの両端点間に生じる正又は負の電位を検出することにより、伝送された第１ビット情報信号を復元し、復元された第１ビット情報信号をＣＭＯＳレベルに変換して出力する。同様に、差動レシーバ回路３ｂは、終端抵抗Ｒｂの両端点間に生じる正又は負の電位を検出することにより、伝送された第２ビット情報信号を復元し、復元された第２ビット情報信号をＣＭＯＳレベルに変換して出力し、差動レシーバ回路３ｃは、終端抵抗Ｒｃの両端点間に生じる正又は負の電位を検出することにより、伝送された第２ビット情報信号を復元し、復元された第２ビット情報信号をＣＭＯＳレベルに変換して出力する。
【００２４】
差動伝送ケーブル２を介してビット情報信号が伝送されたとき、差動レシーバＩＣ３は以下のように、伝送される前のビット情報信号を復元する。
表１は、伝送されるビット情報信号と、信号線２ａ，２ｂ，２ｃのそれぞれにおける差動レシーバ回路３ａ，３ｂ，３ｃ側の端部における電位（終端電位）との関係を示したビット割り当て表である。終端電位の値は、説明の簡単化のために正規化してある。
【００２５】
【表１】
2009021978.tif 000003
【００２６】
ここで、各信号線２ａ，２ｂ，２ｃの終端電位について説明する。１本の信号線には、ドライバ側において、２つの差動ドライバ回路によって発生された２つの電圧信号Ｖ１，Ｖ２が重畳されて印加され、レシーバ側において、レシーバ全体のインピーダンスＺが装荷される。信号線の内部抵抗をｒとすると、信号線の終端電位Ｖは次式で表される。
【００２７】
【数１】
2009021978.tif 000004
【００２８】
ここで、ｒ≪Ｚとおくことができるので、近似的に次式で表される。
【００２９】
【数２】
2009021978.tif 000005
【００３０】
表２は、各終端抵抗Ｒａ，Ｒｂ，Ｒｃにおける電流方向を示した表である。
【００３１】
【表２】
2009021978.tif 000006
【００３２】
このように、差動伝送ケーブル２の各信号線２ａ，２ｂ，２ｃに加わる電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線２ａ，２ｂ，２ｃから輻射されるノイズが互いに打ち消しあうため、ノイズの少ない伝送が可能である。
＜１．２：差動伝送線路(差動伝送ケーブル)を含む多重差動伝送システム＞
ここで、より具体的に、本発明の実施形態に係る差動伝送線路(差動伝送ケーブル)を含む多重差動伝送システムについて説明する。
【００３３】
（１．２．１：第１の多重差動伝送システム）
図８は、本発明の実施形態に係る差動伝送線路(差動伝送ケーブル)を含む第１の多重差動伝送システムの構成を示すブロック図である。図８において、第１の多重差動伝送システムは、信号送信機（差動ドライバＩＣ）１と信号受信機（差動レシーバＩＣ）３とが信号伝送路（差動伝送線路(差動伝送ケーブル)）２を介して接続されて構成される。信号送信機１は、（ａ）ハイレベル又はローレベルを有するビット情報信号Ｂ１に応答して、第１出力信号Ｓ１１ａとその位相反転信号である反転第１出力信号Ｓ１１ｂを出力する差動ドライバ１ａと、
（ｂ）ハイレベル又はローレベルを有するビット情報信号Ｂ２に応答して、第２出力信号Ｓ１２ａとその位相反転信号である反転第２出力信号Ｓ１２ｂを出力する差動ドライバ１ｂと、
（ｃ）ハイレベル又はローレベルを有するビット情報信号Ｂ３に応答して、第３出力信号Ｓ１３ａとその位相反転信号である反転第３出力信号Ｓ１３ｂを出力する差動ドライバ１ｃとを備える。それぞれ出力信号の２値電圧レベルは±１［Ｖ］で互いに等しく、差動ドライバ１ａ，１ｂ，１ｃはクロックＣＬＫの立ち上がりタイミングで各出力信号を送信するように動作する。
【００３４】
信号伝送路（差動伝送線路(差動伝送ケーブル)）２は信号線２ａ，２ｂ，２ｃにより構成される。ここで、差動ドライバ１ａからの第１出力信号Ｓ１１ａと、差動ドライバ１ｃからの反転第３出力信号Ｓ１３ｂとが合成された後、信号線２ａに送出される。また、差動ドライバ１ｂからの第２出力信号Ｓ１２ａと、差動ドライバ１ａからの反転第１出力信号Ｓ１１ｂとが合成された後、信号線２ｂに送出される。さらに、差動ドライバ１ｃからの第３出力信号Ｓ１３ａと、差動ドライバ１ｂからの反転第２出力信号Ｓ１２ｂとが合成された後、信号線２ｃに送出される。
【００３５】
信号受信機３は、それぞれビット情報判定器（図１４を参照して後述するように、終端電圧Ｖ１，Ｖ２，Ｖ３が負であるか否かを判断するコンパレータで構成される。）である３個の差動レシーバ３ａ，３ｂ，３ｃと、クロック再生回路２４と、３個の終端抵抗４１，４２，４３とを備えて構成される。信号線２ａと信号線２ｂの間に終端抵抗４１が接続され、当該終端抵抗４１に流れる電流の方向又は終端抵抗４１に発生する終端電圧Ｖ１の極性は差動レシーバ３ａにより検出される。また、信号線２ｂと信号線２ｃの間に終端抵抗４２が接続され、当該終端抵抗４２に流れる電流の方向又は終端抵抗４２に発生する終端電圧Ｖ２の極性は差動レシーバ３ｂにより検出される。さらに、信号線２ｃと信号線２ａの間に終端抵抗４３が接続され、当該終端抵抗４３に流れる電流の方向又は終端抵抗４３に発生する終端電圧Ｖ３の極性は差動レシーバ３ｃにより検出される。クロック再生回路２４は、立ち上がり検出回路及びＰＬＬ回路を含み構成され、３本の信号線２ａ，２ｂ，２ｃに伝送される伝送信号の立ち上がりエッジを検出することにより所定の周期を有するクロックＣＬＫを再生して各差動レシーバ３ａ，３ｂ，３ｃに出力する。各差動レシーバ３ａ，３ｂ，３ｃは、入力されるクロックＣＬＫの立ち上がりで後述するようにビット情報の判定を実行して、それぞれビット情報信号Ｂ１，Ｂ２，Ｂ３を出力する。
【００３６】
図９は、図８の各差動ドライバ１ａ，１ｂ，１ｃの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図であり、図１０は図８の信号伝送路（差動伝送線路(差動伝送ケーブル)）２の信号線２ａ，２ｂ，２ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。各差動レシーバ３ａ，３ｂ，３ｃは、入力されるビット情報信号に応じて、図９に示される出力信号を出力し、このとき、入力される３ビットのビット情報信号に応じて、信号伝送路（差動伝送線路(差動伝送ケーブル)）２の信号線２ａ，２ｂ，２ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３は図１１に示すようになる。
【００３７】
図１１は図８の多重差動伝送システムにおいて伝送されるビット情報と、信号伝送路（差動伝送線路(差動伝送ケーブル)）２の各信号線２ａ，２ｂ，２ｃを伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３との関係を示す図であり、図１２は図８の信号線２ａ，２ｂ，２ｃの信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３を説明するための信号送信機１と各信号線２ａ，２ｂ，２ｃとの等価回路を示す回路図である。ここで、各信号線２ａ，２ｂ，２ｃの信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３について、図１１及び図１２を参照して説明する。
【００３８】
各信号線２ａ，２ｂ，２ｃには２つの差動ドライバ（１ａ，１ｂ；１ｂ，１ｃ；１ｃ，１ａ）からの信号電圧Ｖｉ１，Ｖｉ２が重畳される。各差動ドライバ１ａ，１ｂ，１ｃの内部抵抗をｒとし、信号受信機３の終端抵抗４１，４２，４３のインピーダンスをＺとする（差動レシーバ３ａ，３ｂ，３ｃの入力インピーダンスは無限大（理想値）とする。）と、各信号線２ａ，２ｂ，２ｃに発生する信号電圧Ｖｓは、次式で表される。
【００３９】
【数３】
2009021978.tif 000007
【００４０】
ここで、ｒ≪Ｚとおくことができるので、近似的に次式で表される。
【００４１】
【数４】
2009021978.tif 000008
【００４２】
図１３は図８の多重差動伝送システムにおいて伝送されるビット情報と、信号受信機３の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３の極性との関係を示す図である。
図１３から明らかなように、３つの信号線２ａ，２ｂ，２ｃに重畳したときに隣接する１対の信号線間に生じる電位差（終端抵抗４１，４２，４３の終端電圧）により、その電流の方向又はその終端電圧の極性を判定することで、全ビットが０及び全ビットが１の場合以外の６状態において各差動ドライバ１ａ，１ｂ，１ｃが出力したビット情報信号を復号することが可能である。また、信号伝送路（差動伝送線路(差動伝送ケーブル)）２の各信号線２ａ，２ｂ，２ｃに印加される信号電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線２ａ，２ｂ，２ｃから輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００４３】
図１４は、図８の信号受信機３の各差動レシーバ３ａ，３ｂ，３ｃによって実行されるビット情報判定処理を示すフローチャートである。
図１４において、まず、ステップＳ１において各差動レシーバ３ａ，３ｂ，３ｃによって、各終端抵抗４１，４２，４３に流れる電流方向が負であるか否か、又は各終端抵抗４１，４２，４３の終端電圧Ｖｉ（ｉ＝１，２，３）が負であるか否かを判定する。ＹＥＳのときはステップＳ２に進み、ビット情報Ｂｉに０を設定する一方、ＮＯのときはステップＳ３に進みビット情報Ｂｉに１を設定する。そして、当該ビット情報判定処理を終了する。
【００４４】
（１．２．２：第２の多重差動伝送システム）
図１５は、本発明の実施形態に係る差動伝送線路(差動伝送ケーブル)を含む第２の多重差動伝送システムの構成を示すブロック図である。図１５において、第２の多重差動伝送システムは、信号送信機（差動ドライバＩＣ）１Ａと信号受信機（差動レシーバＩＣ）３Ａとが信号伝送路（差動伝送線路(差動伝送ケーブル)）２を介して接続されて構成される。信号送信機１Ａは、第１の多重差動伝送システムと同様に、３個の差動ドライバ１ａ，１ｂ，１３Ａを備え、差動ドライバ１ａ，１ｂ，１３Ａと信号線２ａ，２ｂ，２ｃとの接続方法は第１の多重差動伝送システムと同様であり、差動ドライバ１ａと差動ドライバ１ｂの出力信号の２値電圧レベルは±１［Ｖ］で等しいが、差動ドライバ１３Ａの出力信号の２値電圧レベルは±１．５［Ｖ］であって、その絶対値は差動ドライバ１ａ，１ｂに比較して高く設定されている。
【００４５】
信号受信機３Ａは、第１の多重伝送システムの信号受信機３に比較して、しきい値電圧源４４を有する比較器２５と、比較器２５からの出力信号により連動して切り替え制御される切替スイッチ２６，２７と、絶対値演算器２８とをさらに備えたことを特徴としている。第２の多重伝送システムにおいて、絶対値演算器２８は終端抵抗４３の終端電圧Ｖ３を検出した後、その絶対値｜Ｖ３｜を演算して、それを示す電圧信号を比較器２５の非反転入力端子に出力する。比較器２５は終端電圧Ｖ３の絶対値｜Ｖ３｜をしきい値電圧源４４からのしきい値電圧Ｖｔｈと比較して、｜Ｖ３｜＞｜Ｖｔｈ｜のときハイレベルの制御信号を切替スイッチ２６，２７に出力することにより、切替スイッチ２６，２７を接点ａ側に切り替える一方、｜Ｖ３｜≦｜Ｖｔｈ｜のときローレベルの制御信号を切替スイッチ２６，２７に出力することにより、切替スイッチ２６，２７を接点ｂ側に切り替える。各差動レシーバ３ａ，３ｂ，３ｃは、入力されるクロックＣＬＫの立ち上がりで後述するようにビット情報の判定を実行して、それぞれビット情報信号Ｂ１，Ｂ２，Ｂ３を出力する。ここで、切替スイッチ２６，２７が接点ａ側に切り替えられているとき（図１９のステップＳ１１でＹＥＳのときでステップＳ２１−Ｓ２３の処理が実行される。）差動レシーバ３ａからのビット情報信号Ｂ１は切替スイッチ２６の接点ａ側を介して出力され、差動レシーバ３ｂからのビット情報信号Ｂ２は切替スイッチ２７の接点ａ側を介して出力され、差動レシーバ３ｃからのビット情報信号Ｂ３はそのまま出力される。一方、切替スイッチ２６，２７が接点ｂ側に切り替えられているとき（図１９のステップＳ１１でＮＯのときでステップＳ１２−Ｓ１４の処理が実行される。）差動レシーバ３ｃからのビット情報信号Ｂ３の判定結果（０００又は１１１）を有するビット情報信号がビット情報信号Ｂ１，Ｂ２，Ｂ３として出力される。
【００４６】
差動ドライバ１ａ，１ｂ，１３Ａの各出力信号の２値信号電圧の絶対値をＶｄ１，Ｖｄ２，Ｖｄ３とすると、第２の多重差動伝送システムにおける設定条件（Ｖｄ３＞Ｖｄ１（例えば、Ｖｄ１＝Ｖｄ２＝１．０［Ｖ］；Ｖｄ３＝１．５［Ｖ］のとき））においては、ビット情報信号０００、１１１とその他全部のビット情報信号を区別する方法であって、以下の条件のもとで実行できる。
（１）｜Ｖｄ１｜＝｜Ｖｄ２｜
（２）｜Ｖｄ３｜≠｜Ｖｄ１｜：Ｖｄ３＝Ｖｄ１のとき、ビット情報信号０００，１１１を送ると各信号線間電位差が０になり判定不可となるため。
（３）｜Ｖｄ３｜≠｜３Ｖｄ１｜：Ｖｄ３＝３Ｖｄ１のとき、ビット情報信号０１０〜１０１を送ると各信号線間電位差に０が発生し判定不可となるため。
（４）｜Ｖｄ３｜＞｜Ｖｄ１｜／２：しきい値｜Ｖｔｈ｜が０以下になり判定不可となるため。
（５）｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜：しきい値条件である。これにより、比較器２５及び絶対値演算器２８でのみ判断可能となる。
【００４７】
当該第１の設定例において、しきい値Ｖｔｈは０．５［Ｖ］＜Ｖｔｈ＜１．０［Ｖ］となるように設定され、例えば、Ｖｔｈ＝０．８［Ｖ］である。
図１６は、図１５の各差動ドライバ１ａ，１ｂ，１３Ａの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形を示す信号波形図である。また、図１７は、図１５の信号伝送路（差動伝送線路(差動伝送ケーブル)）２の信号線２ａ，２ｂ，２ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。さらに、図１８は図１５の多重差動伝送システムにおいて伝送されるビット情報と、各信号線２ａ，２ｂ，２ｃを伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機３Ａの各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【００４８】
以上説明したように、１つの差動ドライバ１３Ａのみの信号電圧レベルを他の差動ドライバ１ａ，１ｂの信号電圧レベルと異なる値とし、全ビット補償回路を形成する回路素子２５−２８を具備することで、全ビットが０及び全ビットが１の場合も含めた全８状態のビット情報信号を復号することが可能である。また、信号伝送路（差動伝送線路(差動伝送ケーブル)）２の各信号線２ａ，２ｂ，２ｃに印加される信号電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線２ａ，２ｂ，２ｃから輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００４９】
図１９は、図１５の多重差動伝送システムにおいて信号受信機３Ａの各差動レシーバ３ａ，３ｂ，３ｃ及び比較器２５によって実行されるビット情報判定処理の第１の実施例を示すフローチャートである。
図１９において、まず、ステップＳ１１において比較器２５により終端抵抗４３の終端電圧Ｖ３の絶対値｜Ｖ３｜がしきい値Ｖｔｈを超えるか否かを判断する。なお、本多重伝送システムでは、｜Ｖ１−Ｖ３｜＜｜Ｖｔｈ｜は上述のしきい値条件（｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜）で予め設定されている。ステップＳ１１でＮＯのときはステップＳ１２に進み一方、ＹＥＳのときはステップＳ２１に進み、各差動レシーバ３ａ，３ｂ，３ｃによって各終端抵抗４１，４２，４３の終端電圧Ｖｉ（ｉ＝１，２，３）の極性が負であるか否かが判断され、ＹＥＳのときはステップＳ２２に進みビット情報信号Ｂｉに０を設定する一方、ＮＯのときはステップＳ２３に進みビット情報信号Ｂｉに１を設定する。そして、当該ビット情報判定処理を終了する。ステップＳ１２において終端抵抗４３の終端電圧Ｖ３が負であるか否かが判断され、ＹＥＳのときはステップＳ１３に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に０を設定する一方、ＮＯのときはステップＳ１４に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に１を設定する。そして、当該ビット情報判定処理を終了する。
【００５０】
≪変形例≫
図２０は、第２の多重差動伝送システムの変形例に係る多重差動伝送システムの構成を示すブロック図である。本変形例の多重差動伝送システムは、図１５の第２の多重差動伝送システムに比較して、図２０に示すように、信号受信機３Ａに代えて、信号受信機３Ｂを備え、信号受信機３Ｂにおいて、切替スイッチ２６，２７に代えて、プログラムメモリ５０ａを有して図２１のビット情報判定処理（プログラムメモリ５０ａに予め格納される。）を実行する復号処理器５０を備えたことを特徴としている。なお、絶対値演算器２８は、終端抵抗４２の終端電圧Ｖ２を検出してその絶対値｜Ｖ２｜＝｜Ｖ１＋Ｖ３｜を演算してその演算結果を示す信号を比較器２５の非反転入力端子に出力する。
【００５１】
本変形例に係る多重差動伝送システムにおいては、ビット情報信号０００及び１１０と、１１１及び０００とを区別する方法であって、以下の条件のもとで実行できる。
（１）｜Ｖｄ１｜＝｜Ｖｄ２｜
（２）｜Ｖｄ３｜≠｜Ｖｄ１｜：Ｖｄ３＝Ｖｄ１のとき、ビット情報０００，１１１を送ると各信号線間電位差が０になり判定不可となるため。
（３）｜Ｖｄ３｜≠｜３Ｖｄ１｜：Ｖｄ３＝３Ｖｄ１のとき、ビット情報０１０〜１０１を送ると各信号線間電位差に０が発生し判定不可となるため。
（４）｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜：しきい値条件である。これにより、比較器２５及び絶対値演算器２８でのみ判断可能となる。なお、図２０において、絶対値演算器２８は終端電圧Ｖ２の絶対値｜Ｖ２｜を演算して比較器２５に出力する。
【００５２】
図２０において、復号処理器５０は例えばＣＰＵ又はＤＳＰで構成され、クロック再生回路２４からのクロックに同期して、差動レシーバ３ａ，３ｂ，３ｃ及び比較器２５からの各信号に基づいて、プログラムメモリ５０ａに格納された図２１のビット情報判定処理を実行することにより、復号処理を実行してビット情報信号Ｂ１，Ｂ２，Ｂ３を発生して出力する。
【００５３】
図２１は、図２０の多重差動伝送システムにおいて信号受信機３Ｂの復号処理器５０によって実行されるビット情報判定処理の第２の実施例を示すフローチャートである。図２１において、ステップＳ２１−Ｓ２３は差動レシーバ３ａ，３ｂ，３ｃにより実行される処理であり、ステップＳ２４は復号処理器５０単独で実行される処理であり、ステップＳ１１−Ｓ１４は差動レシーバ３ｃ及び比較器２５により実行される処理である。
【００５４】
図２１において、まず、各差動レシーバ３ａ，３ｂ，３ｃによって各終端抵抗４１，４２，４３の終端電圧Ｖｉ（ｉ＝１，２，３）の極性が負であるか否かが判断され、ＹＥＳのときはステップＳ２２に進みビット情報信号Ｂｉに０を設定する一方、ＮＯのときはステップＳ２３に進みビット情報信号Ｂｉに１を設定した後、ステップＳ２４に進む。ステップＳ２４では、ビット情報信号Ｂ１，Ｂ２，Ｂ３が０００、００１、１１０又は１１１であるか否かが判断され、ＹＥＳのときはステップＳ１１に進む一方、ＮＯのときは当該ビット情報判定処理を終了する。ステップＳ１１において比較器２５により終端抵抗４３の終端電圧Ｖ２の絶対値｜Ｖ２｜＝｜Ｖ１＋Ｖ３｜がしきい値Ｖｔｈを超えるか否かを判断する。なお、本変形例では、｜Ｖ１−Ｖ３｜＜｜Ｖｔｈ｜は上述のしきい値条件（｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜）で予め設定されている。ステップＳ１１でＮＯのときはステップＳ１２に進み一方、ＹＥＳのときは当該ビット情報判定処理を終了する。ステップＳ１２において終端抵抗４３の終端電圧Ｖ３が負であるか否かが判断され、ＹＥＳのときはステップＳ１３に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に０を設定する一方、ＮＯのときはステップＳ１４に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に１を設定する。
【００５５】
（１．２．３：第３の多重差動伝送システム）
図２２は、本発明の実施形態に係る差動伝送線路(差動伝送ケーブル)を含む第３の多重差動伝送システム（図１５の構成を用いて設定条件のみ異なる。）において伝送されるビット情報と、各信号線２ａ，２ｂ，２ｃを伝送する伝送信号の各信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機３（または３Ａ）の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。第３の多重差動伝送システムは、第２の多重差動伝送システムに比較して設定条件のみが異なり、Ｖｄ３＜Ｖｄ１（例えば、Ｖｄ１＝Ｖｄ２＝１．０［Ｖ］；Ｖｄ３＝０．８［Ｖ］のとき）と設定されることを特徴としている。なお、装置構成は図１５の多重差動伝送システムを用いる。
【００５６】
図２３は、第３の多重差動伝送システムにおいて、信号受信機３Ａの各差動レシーバ３ａ，３ｂ，３ｃ及び比較器２５によって実行されるビット情報判定処理の第３の実施例を示すフローチャートである。図２３のビット情報判定処理は、図１９のビット情報判定処理に比較して、ステップＳ１３の処理と、ステップＳ１４の処理が入れ替わるのみである。以上のように構成された第３の多重差動伝送システムは、第２の多重差動伝送システムと同様の作用効果を有する。
【００５７】
≪変形例≫
図２４は、第３の多重差動伝送システムの変形例に係る多重差動伝送システム（図２０の構成を用いて設定条件のみ異なる。）において信号受信機３Ｂの復号処理器５０によって実行されるビット情報判定処理の本変形例を示すフローチャートである。ここで、装置構成は図２０の多重差動伝送システムを用いる。図２４のビット情報判定処理は、図２１のビット情報判定処理に比較して、ステップＳ１３の処理と、ステップＳ１４の処理が入れ替わるのみである。以上のように構成された第３の多重差動伝送システムの変形例の多重差動伝送システムは、第２の多重差動伝送システムの変形例の多重差動伝送システムと同様の作用効果を有する。
【００５８】
以上説明したように、本実施形態の差動伝送ケーブル２は、３本の信号線２ａ，２ｂ，２ｃを容易に等間隔に維持できるので、差動インピーダンスを一定に保つことができるとともに、信号電流で発生する電磁界を互いに打ち消すことができ、従って、不要輻射ノイズの少ない多重差動伝送ケーブル実現することができる。
≪第１の実施形態の変形例≫
図４は、本発明の第１の実施形態の変形例に係る差動伝送ケーブル２Ａの構成を一部破断により示した斜視図である。図４の差動伝送ケーブル２Ａは、図２及び図３に示す差動伝送ケーブル２を、当該ケーブルの長手方向にわたって、長さＬ４を周期（又はピッチ）として１回転するようにツイストさせた構成を有する。差動伝送ケーブル２Ａを構成する信号線２ａ，２ｂ，２ｃのうちで、対になる信号線２ａ，２ｂの各位置は、１つのピッチの半分の区間毎に互いに反転し、この反転の前後で電磁界が互いに打ち消し合う。信号線２ｂ，２ｃの対及び信号線２ｃ，２ａの対においても同様に、電磁界の打ち消しが生じる。また、図２及び図３に示す差動伝送ケーブル２と同様に、信号線２ａ，２ｂ，２ｃは、その横断面を見たときに、信号線２ａ，２ｂ，２ｃのうちの任意の一対の信号線間の距離が所定値に等しくなるように配置され、従って、信号線２ａ，２ｂ，２ｃから構成される差動伝送ケーブル２Ａは、横断面において１２０度の回転対称性を有する。本変形例の差動伝送ケーブル２Ａは、上記の形状を備えたことにより、図２及び図３の差動伝送ケーブル２の効果に加えて、３本の信号線２ａ，２ｂ，２ｃを容易に等長に維持するとともにツイストさせた構成を維持できるので、信号電流で発生する電磁界はピッチの半分の区間毎に反転して互いに打ち消しあい、従って、不要輻射ノイズの少ない多重差動伝送ケーブルを実現することができる。
【００５９】
［第２の実施形態］
図５は、本発明の第２の実施形態に係る差動伝送ケーブル２Ｂの構成を一部破断により示した斜視図であり、図６は、図５の差動伝送ケーブル２Ｂの横断面図である。図５及び図６を参照すると、ガラスエポキシ等の誘電体によって形成された誘電体芯線２ｄの表面上において、所定幅を有する導体にてなる信号線２ａ，２ｂ，２ｃが、誘電体芯線２ｄの長手方向に沿って形成される。信号線２ａ，２ｂ，２ｃは、第１の実施形態の場合と同様に、その横断面を見たときに、信号線２ａ，２ｂの中心Ｏ１，Ｏ２間の距離Ｌ１と、信号線２ｂ，２ｃの中心Ｏ２，Ｏ３間の距離Ｌ２と、信号線２ｃ，２ａの中心Ｏ３，Ｏ１間の距離Ｌ３とが互いに等しくなるように形成される。従って、信号線２ａ，２ｂ，２ｃのうちの任意の一対の信号線間の距離は所定値に等しくなるように形成され、さらに、図６に示すように、信号線２ａ，２ｂ，２ｃから構成される差動伝送ケーブル２Ｂは、横断面において１２０度の回転対称性を有する。信号線２ａ，２ｂ，２ｃは、例えば、誘電体芯線２ｄの表面全体に形成された導体層（例えば銅箔）をエッチングすることにより導体パターンとして形成することができる。また、それに代わって、信号線２ａ，２ｂ，２ｃは、誘電体芯線２ｄに対して導体パターンを印刷することによって形成してもよく、又は、導線である信号線２ａ，２ｂ，２ｃを誘電体芯線２ｄに接着してもよい。
【００６０】
図５及び図６では、誘電体芯線２ｄは円形の横断面形状を有するものとして示したが、多角形などの他の横断面形状を有してもよい。また、誘電体芯線２ｄは、ガラスエポキシに代えて、可撓性の誘電歪材料にて構成されてもよい。なお、好ましくは、差動伝送ケーブル２Ｂの周囲に、ゴム又はビニル等の絶縁被覆をさらに形成することができるが、図示の簡単化のために省略した。
【００６１】
本実施形態に係る差動伝送ケーブル２Ｂによれば、第１の実施形態に係る差動伝送ケーブル２，２Ａと同様に、その効果として、３本の信号線２ａ，２ｂ，２ｃを容易に等間隔に維持できるので、差動インピーダンスを一定に保つことができるとともに、信号電流で発生する電磁界を互いに打ち消すことができ、従って、不要輻射ノイズの少ない多重差動伝送ケーブル実現することができる。
【００６２】
≪第２の実施形態の変形例≫
図７は、本発明の第２の実施形態の変形例に係る差動伝送ケーブル２Ｃの構成を一部破断により示した斜視図である。図４を参照して説明した差動伝送ケーブル２Ａの場合、被覆付きの導線である信号線２ａ，２ｂ，２ｃをツイストさせるので、ピッチ間にばらつきが生じる可能性があるという問題点がある。本変形例は、この問題点を解決するものである。
【００６３】
図７を参照すると、信号線２ａ，２ｂ，２ｃは、誘電体芯線２ｄの表面上において、信号線２ａ，２ｂ，２ｃのうちの任意の一対の信号線間の距離が所定値に等しくなるように形成されるとともに、誘電体芯線２ｄの長手方向に沿って螺旋状に形成される。従って、図７の差動伝送ケーブル２Ｃは、図５及び図６に示す差動伝送ケーブル２Ｂの信号線２ａ，２ｂ，２ｃを、誘電体芯線２ｄの表面上において長さＬ４を周期（又はピッチ）として１回転するようにツイストさせた構成を有し、これにより、図４の差動伝送ケーブル２Ａと同様に、信号電流で発生する電磁界の打ち消しを達成することができる。また、図５及び図６に示す差動伝送ケーブル２Ｂと同様に、信号線２ａ，２ｂ，２ｃは、その横断面を見たときに、信号線２ａ，２ｂ，２ｃのうちの任意の一対の信号線間の距離が所定値に等しくなるように配置され、従って、信号線２ａ，２ｂ，２ｃから構成される差動伝送ケーブル２Ｃは、横断面において１２０度の回転対称性を有する。
【００６４】
信号線２ａ，２ｂ，２ｃは、図５及び図６の差動伝送ケーブル２Ｂの場合と同様に、導体パターンとして形成してもよく、それに代わって、導線である信号線２ａ，２ｂ，２ｃを誘電体芯線２ｄに接着してもよい。例えば、誘電体芯線２ｄに対して導体パターンの信号線２ａ，２ｂ，２ｃを印刷して形成する場合には、誘電体芯線２ｄを回転させながら信号線２ａ，２ｂ，２ｃを印刷してもよく、又は、固定された誘電体芯線２ｄに対して、導体パターン用の印刷ヘッドを回転させながら信号線２ａ，２ｂ，２ｃを印刷してもよい。
【００６５】
本変形例の差動伝送ケーブル２Ｃは、上記の形状を備えたことにより、図５及び図６の差動伝送ケーブル２Ｂの効果に加えて、３本の信号線２ａ，２ｂ，２ｃを容易に等長かつ等間隔に維持するとともにツイストさせた構成を維持できるので、信号電流で発生する電磁界はピッチの半分の区間毎に反転して互いに打ち消しあい、また、信号線２ａ，２ｂ，２ｃを導体パターンとして形成するので、ピッチ間のばらつきも発生しない。従って、本変形例の差動伝送ケーブル２Ｃによれば、不要輻射ノイズの少ない多重差動伝送ケーブルを実現することができる。
【００６６】
≪変形例≫
図１を参照して説明した実施形態では、差動伝送ケーブル２の奇モードインピーダンスを５０Ωとし、その差動インピーダンスを１００Ωとして説明したが、インピーダンスはその他の値をとってもよい。また、説明した実施形態では、差動ドライバＩＣ１の中に３つの差動ドライバ回路１ａ，１ｂ，１ｃが形成され、差動レシーバＩＣ３の中に３つの終端抵抗Ｒａ，Ｒｂ，Ｒｃと３つの差動レシーバ回路３ａ，３ｂ，３ｃが形成された場合を例として説明したが、１つのＩＣに１つの回路が形成されたＩＣを複数個プリント配線基板上に実装することによっても、同様の効果を有する。また、説明した実施形態では、差動レシーバＩＣ３の中に終端抵抗Ｒａ，Ｒｂ，Ｒｃが形成された場合を例として説明したが、終端抵抗Ｒａ，Ｒｂ，Ｒｃを外付け部品としてプリント配線基板上に実装することによっても、同様の効果を有する。
【００６７】
また、説明した実施形態では、ＬＶＤＳを例として説明したが、その他の差動伝送方式であっても、同様の効果を有する。また、説明した実施形態では多重差動伝送方式の例を示したが、３本の信号線を用いた他の差動伝送方式又は他の信号伝送方式にも関しても、同様の効果を有する。
第１又は第２の実施形態に係る差動伝送ケーブル２，２Ａ，２Ｂ，２Ｃを導電性材料によりシールドすることにより、さらに不要輻射ノイズを低減することができる。
【００６８】
［付記］
本発明は、次のように表現することも可能である。
（付記８）
３本の信号線を備え、３組の差動信号を多重伝送する伝送ケーブルにおいて、
当該伝送ケーブルの長手方向に垂直な断面において、上記３本の信号線のうちの任意の一対の信号線間の距離は所定値に等しいことを特徴とする、
伝送ケーブル。
【００６９】
（付記９）
上記伝送ケーブルは、当該伝送ケーブルの長手方向にわたってツイストされていることを特徴とする、
付記１記載の伝送ケーブル。
（付記１０）
上記伝送ケーブルは、誘電体にてなる芯線をさらに備え、
上記３本の信号線は上記芯線の表面上に形成されたことを特徴とする、
付記１記載の伝送ケーブル。
【００７０】
（付記１１）
誘電体にてなる芯線と、
上記芯線の表面上に形成された３本の信号線と、を備えた伝送ケーブルであって、
当該伝送ケーブルの長手方向に垂直な断面において、上記３本の信号線のうちの任意の一対の信号線間の距離は所定値に等しいことを特徴とする、
伝送ケーブル。
【００７１】
（付記１２）
上記３本の信号線は、上記芯線の表面上に印刷された導体パターンとして形成されたことを特徴とする、
付記３又は４記載の伝送ケーブル。
（付記１３）
上記３本の信号線は、上記芯線の表面上に形成された導体層をエッチングすることにより形成されたことを特徴とする、
付記３又は４記載の伝送ケーブル。
【００７２】
（付記１４）
上記３本の信号線は、上記芯線の長手方向に沿って螺線状に形成されたことを特徴とする、
付記３乃至６のうちのいずれか１つに記載の伝送ケーブル。
（付記１５）
上記３本の信号線は、上記伝送ケーブルの長手方向に垂直な断面において、上記伝送ケーブルの中心に関して１２０度の回転対称性を有することを特徴とする、
付記１乃至７のうちのいずれか１つに記載の伝送ケーブル。
【００７３】
（付記１６）
上記伝送ケーブルは、当該伝送ケーブルの長手方向に垂直な断面において、当該伝送ケーブルの中心に関して１２０度の回転対称性を有することを特徴とする、
付記１乃至７のうちのいずれか１つに記載の伝送ケーブル。
【産業上の利用可能性】
【００７４】
本発明の伝送ケーブルは、３本の信号線を有する伝送ケーブルの長手方向の全体にわたって、各信号線間の距離及び横断面形状を一定に保つことができ、さらに３本の信号線をツイストさせた構成を維持することができるので、不要輻射ノイズの少ない多重差動伝送ケーブルとして有用である。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施形態に係る差動伝送回路の回路図である。
【図２】図１の差動伝送ケーブル２の構成を一部破断により示した斜視図である。
【図３】図１の差動伝送ケーブル２の横断面図である。
【図４】本発明の第１の実施形態の変形例に係る差動伝送ケーブル２Ａの構成を一部破断により示した斜視図である。
【図５】本発明の第２の実施形態に係る差動伝送ケーブル２Ｂの構成を一部破断により示した斜視図である。
【図６】図５の差動伝送ケーブル２Ｂの横断面図である。
【図７】本発明の第２の実施形態の変形例に係る差動伝送ケーブル２Ｃの構成を一部破断により示した斜視図である。
【図８】本発明の第１の実施形態に係る差動伝送線路（差動伝送ケーブル）を含む第１の多重差動伝送システムの構成を示すブロック図である。
【図９】図８の各差動ドライバ１ａ，１ｂ，１ｃの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。
【図１０】図８の信号伝送路（差動伝送線路（差動伝送ケーブル））２の信号線２ａ，２ｂ，２ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。
【図１１】図８の多重差動伝送システムにおいて伝送されるビット情報と、信号伝送路（差動伝送線路）２の各信号線２ａ，２ｂ，２ｃの各信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３との関係を示す図である。
【図１２】図８の信号線２ａ，２ｂ，２ｃの各信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３を説明するための信号送信機１と各信号線２ａ，２ｂ，２ｃとの等価回路を示す回路図である。
【図１３】図８の多重差動伝送システムにおいて伝送されるビット情報と、信号受信機３の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３の極性との関係を示す図である。
【図１４】図８の信号受信機３の各差動レシーバ３ａ，３ｂ，３ｃによって実行されるビット情報判定処理を示すフローチャートである。
【図１５】本発明の第１の実施形態に係る差動伝送線路（差動伝送ケーブル）を含む第２の多重差動伝送システムの構成を示すブロック図である。
【図１６】図１５の各差動ドライバ１ａ，１ｂ，１３Ａの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形を示す信号波形図である。
【図１７】図１５の信号伝送路（差動伝送線路（差動伝送ケーブル））２の信号線２ａ，２ｂ，２ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。
【図１８】図１５の多重差動伝送システムにおいて伝送されるビット情報と、各信号線２ａ，２ｂ，２ｃを伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機３Ａの各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【図１９】図１５の多重差動伝送システムにおいて信号受信機３Ａの各差動レシーバ３ａ，３ｂ，３ｃ及び比較器２５によって実行されるビット情報判定処理の第１の実施例を示すフローチャートである。
【図２０】第２の多重差動伝送システムの変形例に係る多重差動伝送システムの構成を示すブロック図である。
【図２１】図２０の多重差動伝送システムにおいて信号受信機３Ｂの復号処理器５０によって実行されるビット情報判定処理の第２の実施例を示すフローチャートである。
【図２２】本発明の第１の実施形態に係る差動伝送線路（差動伝送ケーブル）を含む第３の多重差動伝送システム（図１５の構成を用いて設定条件のみ異なる。）において伝送されるビット情報と、各信号線２ａ，２ｂ，２ｃを伝送する伝送信号の各信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機３Ｂの各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【図２３】第３の多重差動伝送システムにおいて信号受信機３Ｂの各差動レシーバ３ａ，３ｂ，３ｃ及び比較器２５によって実行されるビット情報判定処理の第３の実施例を示すフローチャートである。
【図２４】第３の多重差動伝送システムの変形例に係る多重差動伝送システム（図２０の構成を用いて設定条件のみ異なる。）において信号受信機３Ｂの復号処理器５０によって実行されるビット情報判定処理の第４の実施例を示すフローチャートである。
【図２５】第１の従来技術に係る差動伝送回路の回路図である。
【図２６】図２５の差動伝送回路の概略構成を示す斜視図である。
【図２７】第２の従来技術に係る差動伝送回路の概略構成を示す斜視図である。
【図２８】図２７の差動伝送ケーブル９１２Ａの横断面図である。
【符号の説明】
【００７６】
１，１Ａ…差動ドライバＩＣ、
１ａ，１ｂ，１ｃ…差動ドライバ回路、
２，２Ａ，２Ｂ，２Ｃ…差動伝送ケーブル、
２ａ，２ｂ，２ｃ…信号線、
２ａａ，２ｂａ，２ｃａ…絶縁被覆、
２ｄ…誘電体芯線、
３，３Ａ，３Ｂ…差動レシーバＩＣ、
３ａ，３ｂ，３ｃ…差動レシーバ回路、
Ｒａ，Ｒｂ，Ｒｃ…終端抵抗。
【図１】
2009021978.tif 000009
【図２】
2009021978.tif 000010
【図３】
2009021978.tif 000011
【図４】
2009021978.tif 000012
【図５】
2009021978.tif 000013
【図６】
2009021978.tif 000014
【図７】
2009021978.tif 000015
【図８】
2009021978.tif 000016
【図９】
2009021978.tif 000017
【図１０】
2009021978.tif 000018
【図１１】
2009021978.tif 000019
【図１２】
2009021978.tif 000020
【図１３】
2009021978.tif 000021
【図１４】
2009021978.tif 000022
【図１５】
2009021978.tif 000023
【図１６】
2009021978.tif 000024
【図１７】
2009021978.tif 000025
【図１８】
2009021978.tif 000026
【図１９】
2009021978.tif 000027
【図２０】
2009021978.tif 000028
【図２１】
2009021978.tif 000029
【図２２】
2009021978.tif 000030
【図２３】
2009021978.tif 000031
【図２４】
2009021978.tif 000032
【図２５】
2009021978.tif 000033
【図２６】
2009021978.tif 000034
【図２７】
2009021978.tif 000035
【図２８】
2009021978.tif 000036