(57)【要約】【課題】電源電圧の変動によるオフセット電位の変動を抑制することが可能な増幅回路を提供する。【解決手段】定電流回路を有し、入力した信号を所定のゲインで増幅して出力する第１の差動増幅回路（ドライバ回路２１）と、前記第１の差動増幅回路の前記定電流回路を流れる電流の変動とほぼ同様の電流変動を示す定電流回路を有する第２の差動増幅回路（ダミー回路２２）と、第２の差動増幅回路が有する定電流回路に流れる電流に基づいて、第１および第２の差動増幅回路のそれぞれの定電流回路に流れる電流を制御する制御回路（基準電圧源２５、比較回路２６）と、を備えている。【選択図】図１
2009038674.tif 000002
【特許請求の範囲】
【請求項１】
定電流回路を有し、入力した信号を所定のゲインで増幅して出力する第１の差動増幅回路と、
前記第１の差動増幅回路の前記定電流回路を流れる電流の変動とほぼ同様の電流変動を示す定電流回路を有する第２の差動増幅回路と、
前記第２の差動増幅回路が有する前記定電流回路に流れる電流に基づいて、前記第１および第２の差動増幅回路のそれぞれの前記定電流回路に流れる電流を制御する制御回路と、
を備えていることを特徴とする増幅回路。
【請求項２】
請求項１に記載の増幅回路において、
前記第２の差動増幅回路は、前記第１の差動増幅回路を構成する増幅素子のそれぞれを１／Ｎ（Ｎ≧１）に素子値スケールリングし、抵抗素子をＮ倍に素子値スケーリングして得られる構成素子を有していることを特徴とする増幅回路。
【請求項３】
請求項２に記載の増幅回路において、
前記第１および第２の差動増幅回路は、半導体基板上に互いに熱的環境が同じ状態になるように隣接して形成されていることを特徴とする増幅回路。
【請求項４】
請求項１乃至３のいずれかに記載の増幅回路において、
前記第１および第２の差動増幅回路の前記定電流回路は電界効果トランジスタによって構成され、
前記第２の差動増幅回路を構成する前記電界効果トランジスタのドレイン端子の電圧を検出することにより、前記前記定電流回路に流れる電流の電流値を検出する検出回路を有し、
前記制御回路は、前記第１および第２の差動増幅回路を構成する前記電界効果トランジスタのゲート端子の電圧をそれぞれ制御することにより、前記第１および第２の差動増幅回路のそれぞれの前記定電流回路に流れる電流を制御する、
ことを特徴とする増幅回路。
【請求項５】
請求項１乃至４のいずれかに記載の増幅回路において、
前記第１の差動増幅回路の後段には、１または複数の差動増幅回路がカスケードに接続されており、
前記制御回路は、前記１または複数の差動増幅回路のそれぞれの定電流回路に流れる電流を制御する、
ことを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅回路を有する増幅回路に関し、特に高速通信に使用する増幅回路に関する。
【背景技術】
【０００２】
近年、高速なブロードバンド通信の普及、放送やＤＶＤ等の映像コンテンツのデジタル化、ハイビジョン化が急速に進められている。これに伴い、ネットワーク通信機器や映像コンテンツを扱うデジタル家電においては、処理すべきデータ量が飛躍的に増加し、装置内におけるデータ伝送速度の益々の高速化が要求されている。このようにデータを装置の内外で高速に伝送する場合、信号の減衰またはＳ／Ｎ比の悪化を防ぐために、増幅回路を用いて信号のレベルを増幅する必要があるが、このような増幅回路としては、高域特性が優れている増幅回路が用いられる。
【０００３】
一例として、Ｇｂｐｓ（Gigabit Per Second）クラスの高速伝送回路では、たとえば、図６に示すような差動増幅回路が用いられる。この図に示す差動増幅回路は差動対からなるＮ型の電界効果トランジスタＭ１００，Ｍ１０１と、定電流回路としてのＮ型の電界効果トランジスタＭ１０２と、電界効果トランジスタＭ１００，Ｍ１０１の負荷となる負荷抵抗Ｒ１００，Ｒ１０１と、電圧源Ｖ１００とからなる。そして、電界効果トランジスタＭ１００，Ｍ１０１には、その各ゲート端子に所定の非反転入力信号ＩＮ＋および反転入力信号ＩＮ−が入力される。また、電界効果トランジスタＭ１０１，Ｍ１０２の各ドレイン端子からは、反転出力信号ＯＵＴ−および非反転出力信号ＯＵＴ＋が出力される。
【０００４】
このような従来の差動増幅回路において、電界効果トランジスタＭ１００，Ｍ１０１の動作点がずれを生じ、出力信号のオフセット電位が変動することを防止するためには、可変電流源としてのＮ型の電界効果トランジスタＭ１０２に流れる電流Ｉａを安定化させる必要がある。従来において、差動増幅回路の定電流源に流れる電流を安定化する方法としては、たとえば、特許文献１および特許文献２に開示される技術が存在する。
【０００５】
【特許文献１】特開２００６−２６２３４８号公報（図１、要約書等）
【０００６】
【特許文献２】特開２００６−１８６６３号公報（図２、要約書等）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、図７に示すように、電界効果トランジスタＭ１０２のドレイン−ソース間の電圧Ｖｄｓ（横軸）と、電流Ｉｄｓ（縦軸）との関係を示す特性は、その飽和領域において傾きを有している場合がある。すなわち、飽和領域においては、ドレイン−ソース間に印加される電圧がΔＶｄｓ増加すると、ドレイン−ソース間に流れる電流はΔＩｄｓだけ増加する。したがって、電源電圧が変動し、電界効果トランジスタＭ１０２のドレイン−ソース間の電圧が変化すると、それに応じて定電流回路に流れる電流Ｉａが変化してしまう。その結果、電源電圧の変動によって、電界効果トランジスタＭ１００，Ｍ１０１の動作点が変化し、差動増幅回路の出力信号のオフセット電位が変動するという問題がある。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、電源電圧の変動によるオフセット電位の変動を抑制することが可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、定電流回路を有し、入力した信号を所定のゲインで増幅して出力する第１の差動増幅回路と、前記第１の差動増幅回路の前記定電流回路を流れる電流の変動とほぼ同様の電流変動を示す定電流回路を有する第２の差動増幅回路と、前記第２の差動増幅回路が有する前記定電流回路に流れる電流に基づいて、前記第１および第２の差動増幅回路のそれぞれの前記定電流回路に流れる電流を制御する制御回路と、を備えていることを特徴とする増幅回路を提供する。
【００１０】
この構成によれば、第１の差動増幅回路を構成する定電流回路を流れる電流が、第１の差動増幅回路の定電流回路とほぼ同様の電流変動を示す第２の差動増幅回路を構成する定電流回路を流れる電流に基づいて制御される。この結果、信号増幅を行う第１の差動増幅回路に対してフィードバックをかける必要がないので、第１の差動増幅回路が発振することを防止しつつ、電源電圧の変動によるオフセット電位の変動を抑制することができる。
【００１１】
また本発明は、上記発明において、前記第２の差動増幅回路は、前記第１の差動増幅回路を構成する増幅素子のそれぞれを１／Ｎ（Ｎ≧１）に素子値スケールリングし、抵抗素子をＮ倍に素子値スケーリングして得られる構成素子を有していることを特徴とする。
【００１２】
この構成によれば、第１の差動増幅回路に流れる電流を一定に制御しつつ、第２の差動増幅回路に流れる電流を減少させることができる。この結果、増幅回路全体の消費電力を増加させることなく、第１の差動増幅回路の動作を安定化させることができる。
【００１３】
また本発明は、上記発明において、前記第１および第２の差動増幅回路は、半導体基板上に互いに熱的環境が同じ状態になるように隣接して形成されていることを特徴とする。
【００１４】
この構成によれば、第１および第２の差動増幅回路の温度をほぼ同じにすることができる。この結果、第１の差動増幅回路の温度が変化した場合には、第２の差動増幅回路の温度も追随して変化し、これに基づいて第１の差動増幅回路の定電流回路が制御されるので、第１の差動増幅回路の温度による特性の変化を抑制することができる。
【００１５】
また本発明は、上記発明において、前記第１および第２の差動増幅回路の前記定電流回路は電界効果トランジスタによって構成され、前記第２の差動増幅回路を構成する前記電界効果トランジスタのドレイン端子の電圧を検出することにより、前記前記定電流回路に流れる電流の電流値を検出する検出回路を有し、前記制御回路は、前記第１および第２の差動増幅回路を構成する前記電界効果トランジスタのゲート端子の電圧をそれぞれ制御することにより、前記第１および第２の差動増幅回路のそれぞれの前記定電流回路に流れる電流を制御することを特徴とする。
【００１６】
この構成によれば、第２の差動増幅回路の定電流回路を構成する電界効果トランジスタのドレイン電圧に基づいて、第１の差動増幅回路の定電流回路を構成する電界効果トランジスタのゲート電圧を制御する。この結果、検出用の抵抗素子を追加することなく、第１の差動増幅回路の定電流回路に流れる電流を正確に一定に保つことができる。
【００１７】
また本発明は、上記発明において、前記第１の差動増幅回路の後段には、１または複数の差動増幅回路がカスケードに接続されており、前記制御回路は、前記１または複数の差動増幅回路のそれぞれの定電流回路に流れる電流を制御する、ことを特徴とする。
【００１８】
この構成によれば、第１の差動増幅回路の出力が１または複数の他の差動増幅回路に順次入力されて増幅される。この結果、入力信号をより大きいゲインで増幅することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施形態について説明する。
【００２０】
図１は、本発明の実施の形態に係る増幅回路を含む実施形態の構成を示すブロック図であり、図２は、図１に示すブロックをＭＯＳ（Metal Oxide Semiconductor）トランジスタ等の電界効果トランジスタを用いて具体化した回路図である。また、図３は、図１，２に示す基準電圧源２５の構成例を示す回路図である。なお、本実施の形態に係る増幅回路２０は、たとえば、携帯型の電子機器（たとえば、携帯電話機）として実施される。
【００２１】
図１に示すように、本発明の実施の形態に係る増幅回路２０には送信信号生成回路１０から出力された非反転信号ＩＮ＋および反転信号ＩＮ−が供給され、これを所定のゲインで増幅して、受信回路３０に供給する。なお、増幅回路２０から出力される信号は、大きさがほぼ同じで、極性が逆であるため、信号線を流れる電流の総和は“０”になる。このことは、電流に起因する信号線からのノイズの発生が少ないことを意味し、また、信号線に重畳される同相ノイズの影響を少なくすることができる。このため、増幅回路２０と受信回路３０の間での高速の信号伝送が可能になる。
【００２２】
ここで、送信信号生成回路１０は、図示せぬ上位の回路からの指令に基づいて、たとえば、ベースバンド信号を生成し、振幅が同じで極性が相互に異なる非反転信号ＩＮ＋および反転信号ＩＮ−として出力する。
【００２３】
増幅回路２０は、送信信号生成回路１０から出力されたベースバンド信号を所定のゲインで増幅し、受信回路３０に対して送信する。
【００２４】
増幅回路２０は、図１に示すように、ドライバ回路２１と、ダミー回路２２と、電流検出回路２３と、電流−電圧変換回路２４と、基準電圧源２５と、比較回路２６とを備えている。
【００２５】
ドライバ回路２１（請求項中「第１の差動増幅回路」に対応）は、図２に示すように、差動対からなるＮ型の電界効果トランジスタＭ１８，Ｍ１９と、定電流回路としてのＮ型の電界効果トランジスタＭ２０（請求項中「定電流回路」に対応）と、電界効果トランジスタＭ１８，Ｍ１９の負荷となる負荷抵抗Ｒ１３，Ｒ１４とからなり、これらが差動増幅回路２１０を形成している。
【００２６】
さらに詳述すると、電界効果トランジスタＭ１８，Ｍ１９は、その各ゲートに前段の送信信号生成回路１０からの非反転信号ＩＮ＋および反転信号ＩＮ−がそれぞれ入力される。電界効果トランジスタＭ１８，Ｍ１９の各ソースは共通接続され、その共通接続部が電界効果トランジスタＭ２０を介して接地されている。また、電界効果トランジスタＭ１８，Ｍ１９の各ドレインは、対応する負荷抵抗Ｒ１３，Ｒ１４を介して正の電源に接続されている。さらに、電界効果トランジスタＭ２０のゲートは、比較回路２６から出力される電圧Ｖｄが供給されるように比較回路２６の出力端子に接続されている。電界効果トランジスタＭ１８，Ｍ１９のドレインに現れる電圧が反転出力信号ＯＵＴ−および非反転出力信号ＯＵＴ＋として受信回路３０に供給される。
【００２７】
なお、この例では、ドライバ回路２１の出力信号が受信回路３０に対して直接送信される形態となっているが、たとえば、ドライバ回路２１の出力信号によって半導体レーザを駆動し、半導体レーザから放射されるレーザ光を受信回路３０に対して、たとえば、光ファイバを介して伝送し、受信回路３０側でフォトダイオード等によって光電変換して電気信号に変換するようにしてもよい。
【００２８】
ダミー回路２２（請求項中「第２の差動増幅回路」に対応）は、図２に示すように、ドライバ回路２１と対応する回路構成を有する差動増幅回路２２０として構成され、電界効果トランジスタＭ１７（請求項中「定電流回路」に対応）を流れる電流Ｉｂを検出して、これに基づいて電流Ｉｂ自体を制御するとともに、電界効果トランジスタＭ２０を流れる電流を制御する。これにより、ドライバ回路２１を構成する電界効果トランジスタＭ２０を流れる電流Ｉａが、電源電圧の変動または温度の変化によらず一定になる。
【００２９】
より詳細には、ダミー回路２２は、差動対からなるＮ型の電界効果トランジスタＭ１５，Ｍ１６と、定電流源としてのＮ型の電界効果トランジスタＭ１７と、電界効果トランジスタＭ１５，Ｍ１６の負荷となる負荷抵抗Ｒ１１，Ｒ１２とからなり、これらが差動増幅回路を形成している。
【００３０】
電界効果トランジスタＭ１５のゲートは正の電源に接続されており、また、電界効果トランジスタＭ１６のゲートは接地されている。また、電界効果トランジスタＭ１５，Ｍ１６の各ドレインは、対応する負荷抵抗Ｒ１１，Ｒ１２を介して正の電源に接続されている。さらに、電界効果トランジスタＭ１７のゲートは、比較回路２６から出力される電圧Ｖｄが供給されるように比較回路２６の出力端子に接続されている。
【００３１】
また、ダミー回路２２は、ドライバ回路２１を構成する各素子を１／Ｎ倍（たとえば、Ｎ＝１０）またはＮ倍に素子値スケーリングして得られる素子によって構成されている。ここで、素子値スケーリングとは、回路を構成する各素子の素子値を所定の値で除算または乗算することにより、所望の素子値となるように調整することをいう。この例では、たとえば、電界効果トランジスタＭ１７のドレイン電圧が、電界効果トランジスタＭ２０のドレイン電圧と同じになるようにようにした状態で、電界効果トランジスタＭ１７に流れる電流Ｉｂの値が、電流Ｉａの値の１／１０程度になるように素子値スケーリングを行う。より詳細には、電界効果トランジスタＭ１５〜Ｍ１７（請求項中「増幅素子」に対応）のそれぞれのゲートサイズが、電界効果トランジスタＭ１８〜Ｍ２０のゲートサイズの１／１０程度になるように設定するとともに、負荷抵抗Ｒ１１，Ｒ１２（請求項中「抵抗素子」に対応）の素子値が、負荷抵抗Ｒ１３，Ｒ１４の素子値の１０倍程度になるように設定する。このように設定することにより、ダミー回路２２の消費電力を削減することができる。また、ダミー回路２２を構成する電界効果トランジスタＭ１５〜Ｍ１７のゲートサイズを小さく設定することにより、これらの電界効果トランジスタの立ち上がりを迅速にし、ドライバ回路２１が立ち上がる前にダミー回路２２の動作を安定させ、電界効果トランジスタＭ２０に流れる電流を早期に安定させることができる。なお、この例では、電界効果トランジスタＭ１７，Ｍ２０のドレイン電圧が同じになるようにした状態で、素子値スケーリングを行うようにしたが、これらが異なる状態で素子値スケーリングを行ってもよい。その場合、抵抗Ｒ１０の素子値または基準電圧源２５から出力される基準電圧Ｖｒｅｆを調整することにより、電流Ｉａを所望の値に設定できる。
【００３２】
なお、ドライバ回路２１とダミー回路２２とは半導体基板上において隣接して形成することが望ましい。これにより、これらの回路を熱的にほぼ同じ環境下におくことができるため、温度変化によって電界効果トランジスタＭ２０を流れる電流Ｉａが変化した場合には、電界効果トランジスタＭ１７を流れる電流Ｉｂも同様に変化することから、これに基づいて電界効果トランジスタＭ２０を流れる電流Ｉａを確実に調整することができる。また、半導体基板上の隣接した領域に素子を形成すれば、半導体形成プロセスにおいて、プロセス条件（たとえば、不純物のスパッタリング等の条件）がほぼ同じになるので、素子の特性がほぼ同じになる。これにより、ダミー回路２２とドライバ回路２１の特性がほぼ同じになることから、ダミー回路２２のＩｂに基づいて、ドライバ回路２１のＩａを正確に制御することができる。
【００３３】
また、ドライバ回路２１とダミー回路２２には、同一の電源電圧が供給されている。このため、電源電圧が変動し、電界効果トランジスタＭ２０を流れる電流Ｉａが変化した場合には、電界効果トランジスタＭ１７を流れる電流Ｉｂも同様に変化することから、電流Ｉｂに基づいて電界効果トランジスタＭ２０を流れる電流Ｉａが一定の値になるように制御を行うことができる。
【００３４】
電流検出回路２３（請求項中「検出回路」に対応）は、ダミー回路２２の電界効果トランジスタＭ１７に流れる電流Ｉｂの値を検出し、電流−電圧変換回路２４に供給する。より詳細には、電流検出回路２３は、図２に示すように、演算増幅回路Ｐ２０と、Ｎ型の電界効果トランジスタＭ１２〜Ｍ１４とによって構成される。演算増幅回路Ｐ２０は、非反転入力端子がダミー回路２２の電界効果トランジスタＭ１７のドレインに接続され、反転入力端子が電界効果トランジスタＭ１４のドレインに接続され、出力端子が電界効果トランジスタＭ１４のゲートに接続されている。
【００３５】
電界効果トランジスタＭ１２は、ソースが正の電源に接続され、また、ゲートおよびドレインが相互に接続されて電界効果トランジスタＭ１０のゲートと、電界効果トランジスタＭ１３のソースに接続されている。電界効果トランジスタＭ１３は、ソースが電界効果トランジスタＭ１２のソースおよびドレインと、電界効果トランジスタＭ１０のゲートに接続され、また、ゲートおよびドレインが相互に接続されて電界効果トランジスタＭ１１のゲートと、演算増幅回路Ｐ２０の反転入力端子と、電界効果トランジスタＭ１４のドレインに接続されている。電界効果トランジスタＭ１４は、ドレインが電界効果トランジスタＭ１１のゲートと、電界効果トランジスタＭ１３のゲートおよびドレインと、演算増幅回路Ｐ２０の反転入力端子に接続され、ゲート端子が演算増幅回路Ｐ２０の出力端子に接続され、また、ソース端子が接地されている。なお、演算増幅回路Ｐ２０および電界効果トランジスタＭ１４は電圧制御電流源を構成しており、電界効果トランジスタＭ１７のドレインの電圧Ｖｂに対応する電流Ｉｃが電界効果トランジスタＭ１４に流れる。また、電界効果トランジスタＭ１２，Ｍ１３は、電界効果トランジスタＭ１０，Ｍ１１のバイアス回路を構成している。
【００３６】
電流−電圧変換回路２４（請求項中「検出回路」に対応）は、電流検出回路２３によって検出された電流値を対応する電圧Ｖｃに変換し、比較回路２６に出力する。より詳細には、電流−電圧変換回路２４は、図２に示すように、Ｎ型の電界効果トランジスタＭ１０，Ｍ１１と、抵抗Ｒ１０によって構成される。電界効果トランジスタＭ１０は、そのソースが正の電源に接続され、ゲートが電界効果トランジスタＭ１２のゲートおよびドレインと、電界効果トランジスタＭ１３のソースに接続され、ドレインが電界効果トランジスタＭ１１のソースに接続されている。電界効果トランジスタＭ１１は、そのソースが電界効果トランジスタＭ１０のドレインに接続され、ゲートが電界効果トランジスタＭ１３のゲートおよびドレインと、演算増幅回路Ｐ２０の反転入力端子と、電界効果トランジスタＭ１４のドレインに接続され、ドレインが比較回路２６の非反転入力端子と抵抗Ｒ１０の一端に接続されている。抵抗Ｒ１０は、その一端が電界効果トランジスタＭ１１のドレインと、比較回路２６の非反転入力端子に接続され、また、その他端が接地されている。
【００３７】
前述したように、電界効果トランジスタＭ１２，Ｍ１３は、電界効果トランジスタＭ１０，Ｍ１１のバイアス回路を構成しており、これらは電界効果トランジスタＭ１４を流れる電流Ｉｃに応じたバイアス電圧を電界効果トランジスタＭ１０，Ｍ１１のゲートに印加することから、電界効果トランジスタＭ１０，Ｍ１１には電流Ｉｃに対応した所定の電流が流れ、抵抗Ｒ１０には当該電流に対応する所定の電圧Ｖｃが現れる。すなわち、電流−電圧変換回路２４は、電流Ｉｃに対応した所定の電圧Ｖｃを出力する。
【００３８】
基準電圧源２５（請求項中「制御回路」に対応）は、所定の基準電圧Ｖｒｅｆを生成して出力する。より詳細には、基準電圧源２５は、図３に示すようなバンドギャップレファレンス回路によって構成されている。すなわち、基準電圧源２５は、演算増幅回路Ｐ５０と、抵抗Ｒ５０〜Ｒ５２と、バイポーラトランジスタＭ５０，Ｍ５１によって構成される。ここで、演算増幅回路Ｐ５０の反転入力端子は、抵抗Ｒ５１の一端と、抵抗Ｒ５２の一端に接続されている。また、演算増幅回路Ｐ５０の非反転入力端子は、抵抗Ｒ５０の一端と、バイポーラトランジスタＭ５０のエミッタ端子に接続されている。さらに、演算増幅回路Ｐ５０の出力端子は、比較回路２６の反転入力端子に接続され、基準電圧Ｖｒｅｆを供給する。また、演算増幅回路Ｐ５０の出力端子は、抵抗Ｒ５０，Ｒ５１の他端に接続されている。
【００３９】
抵抗Ｒ５０の一端は、演算増幅回路Ｐ５０の非反転入力端子と、バイポーラトランジスタＭ５０のエミッタに接続されている。また、抵抗Ｒ５０の他端は、抵抗Ｒ５１の他端に接続されるとともに、演算増幅回路Ｐ５０の出力端子に接続されている。抵抗Ｒ５１の一端は、演算増幅回路Ｐ５０の反転入力端子と、抵抗Ｒ５２の一端に接続されている。また、抵抗Ｒ５１の他端は、抵抗Ｒ５０の他端に接続されるとともに、演算増幅回路Ｐ５０の出力端子に接続されている。抵抗Ｒ５２の一端は、演算増幅回路Ｐ５０の反転入力端子と抵抗Ｒ５１の一端に接続されている。また、抵抗Ｒ５２の他端は、バイポーラトランジスタＭ５１のエミッタに接続されている。
【００４０】
バイポーラトランジスタＭ５０は、そのエミッタが抵抗Ｒ５０の一端と演算増幅回路Ｐ５０の非反転入力端子に接続され、ベースとコレクタが相互に接続されて接地されている。バイポーラトランジスタＭ５１は、そのエミッタが抵抗Ｒ５２の他端に接続され、ベースとコレクタが相互に接続されて接地されている。
【００４１】
なお、図３に示すバンドギャップレファレンス回路から出力される基準電圧ＶｒｅｆはＶｒｅｆ＝Ｖｂｅ１＋（Ｖｂｅ１−Ｖｂｅ２）・（Ｒ５１＋Ｒ５２）／Ｒ５２によって表される。ここで、Ｖｂｅ１はバイポーラトランジスタＭ５１のベースとエミッタ間の電圧を示し、Ｖｂｅ２はバイポーラトランジスタＭ５０のベースとエミッタ間の電圧を示す。また、演算増幅回路Ｐ５０のゲインは、ほぼ無限大であると想定している。バイポーラトランジスタＭ５０とバイポーラトランジスタＭ５１とは、反対の温度係数を有するように形成されており、また、抵抗Ｒ５０〜Ｒ５２の素子値は、温度による変動を抑えるように設定されているので、Ｖｒｅｆは温度による変動が、たとえば、２５〜５０ｐｐｍ／度と非常に低い値となる。これにより、比較回路２６には、温度によらずほぼ一定の基準電圧Ｖｒｅｆが供給される。
【００４２】
比較回路２６（請求項中「制御回路」に対応）は、電流−電圧変換回路２４から出力される電圧Ｖｃと、基準電圧源２５から出力される基準電圧Ｖｒｅｆとを比較し、これらの差分に応じた電圧Ｖｄを出力し、ダミー回路２２の電界効果トランジスタＭ１７のゲートと、ドライバ回路２１の電界効果トランジスタＭ２０のゲートに供給する。これにより、ダミー回路２２の電界効果トランジスタＭ１７を流れる電流Ｉｂを一定に保つフィードバックループが形成されることから、電流Ｉｂは温度または電源電圧の変動によらず一定になる。一方、ダミー回路２２はドライバ回路２１を構成する素子を素子値スケーリングして構成されており、また、比較回路２６から出力される電圧Ｖｄが電界効果トランジスタＭ２０のゲート端子に供給されていることから、電界効果トランジスタＭ２０に流れる電流Ｉａについても温度または電源電圧の変動によらず一定になるように制御される。これにより、ドライバ回路２１の出力のオフセット電位が常に一定になるように制御される。なお、以上の動作の詳細については、後述する。
【００４３】
つぎに、このような構成からなる実施形態の動作について説明する。
【００４４】
図示せぬ上位の回路からベースバンド信号の供給が指示されると、それに先だって、増幅回路２０に対して電源電圧の供給が開始される。これにより、図２に示す、ドライバ回路２１と、ダミー回路２２と、電流検出回路２３と、電流−電圧変換回路２４と、基準電圧源２５と、比較回路２６とに対して電源電圧の供給が開始される。
【００４５】
電源電圧の供給が開始されると、ダミー回路２２の電界効果トランジスタＭ１５のゲートには電源電圧が供給され、電界効果トランジスタＭ１６のゲートはグランドの電位（０Ｖ）が供給される。これにより、電界効果トランジスタＭ１５は導通状態となり、電界効果トランジスタＭ１６は遮断状態となる。また、この時点においては、電界効果トランジスタＭ１７のゲートには電圧が印加されていないため、電界効果トランジスタＭ１７に流れる電流Ｉｂは“０”の状態であるためＶｂは正の電源電圧に近い電圧となる。演算増幅回路Ｐ２０は、非反転入力端子に入力されるＶｂに対応した電圧を出力するので、電界効果トランジスタＭ１４には所定の電流Ｉｃが流れる。その結果、電界効果トランジスタＭ１２，Ｍ１３のそれぞれのソースとゲート間には電流Ｉｃに応じた所定の電圧がそれぞれ発生する。これにより、電界効果トランジスタＭ１０，Ｍ１１のゲートとソース間には所定の電圧が供給されることから、電流Ｉｃ応じた電流が電界効果トランジスタＭ１０，Ｍ１１を介して抵抗Ｒ１０に流れる。これにより抵抗Ｒ１０には所定の電圧Ｖｃが生じる。
【００４６】
比較回路２６は、基準電圧源２５から供給される基準電圧Ｖｒｅｆと、電圧Ｖｃとを比較し、これらの差分に対応する電圧Ｖｄを出力する。電源投入時には、Ｖｃは電源電圧に近い電圧となることから、Ｖｃ＞Ｖｒｅｆとなり、これにより比較回路２６からは所定の正の電圧Ｖｄが出力される。このような電圧Ｖｄは、電界効果トランジスタＭ１７のゲートに供給されることから、電界効果トランジスタＭ１７には所定の電流Ｉｂが流れ始める。
【００４７】
なお、電流Ｉｂが増加すると、電圧Ｖｂは減少する関係を有している。このため、電流Ｉｂが増加すると、電圧Ｖｂが減少し、これによって電流Ｉｃが減少するため、電圧Ｖｃも減少する。電圧Ｖｃが減少すると、比較回路２６から出力される電圧Ｖｄが減少することから、電界効果トランジスタＭ１７のゲート電圧が減少し、これにより電流Ｉｂが減少する。逆に、電流Ｉｂが減少すると、電圧Ｖｂが増加し、これによって電流Ｉｃが増加するため、電圧Ｖｃも増加する。電圧Ｖｃが増加すると、比較回路２６から出力される電圧Ｖｄが増加することから、電界効果トランジスタＭ１７のゲート電圧が増加し、これにより電流Ｉｃが増加する。なお、このような制御は、基準電圧源２５から出力される基準電圧Ｖｒｅｆと、電流−電圧変換回路２４から出力される電圧Ｖｃが同じになることを目標として行われる。基準電圧源２５から出力される基準電圧Ｖｒｅｆは、温度または電源電圧によらずに一定であるので、このようなフィードバック制御によって、電界効果トランジスタＭ１７を流れる電流Ｉｂが一定になるように制御される。
【００４８】
ところで、前述したように、ダミー回路２２はドライバ回路２１よりもゲートサイズが小さい電界効果トランジスタＭ１５〜Ｍ１７によって構成されていることから、それぞれの電界効果トランジスタの入力容量も小さい。したがって、これらをチャージする時間も短いことから、以上のようなフィードバック制御系の安定に要する時間は、ドライバ回路２１が起動するのに要する時間よりも短い。したがって、ダミー回路２２を構成する電界効果トランジスタＭ１７を流れる電流Ｉｂおよび電圧Ｖｄは、ドライバ回路２１が起動する前に一定値となる。
【００４９】
比較回路２６から出力される電圧Ｖｄは、ドライバ回路２１の電界効果トランジスタＭ２０のゲートにも供給されているので、電界効果トランジスタＭ２０には電流Ｉａが流れる。電圧Ｖｄは、フィードバック制御によって一定の値となっているので、電流Ｉａも一定の値となる。なお、電界効果トランジスタＭ２０は、電界効果トランジスタＭ１７の１０倍のゲートサイズを有することから、電界効果トランジスタＭ２０に流れる電流Ｉａの値は電流Ｉｂを約１０倍した値となる。
【００５０】
そして、ドライバ回路２１に流れる電流Ｉａが定常状態になると、送信信号生成回路１０からはベースバンド信号が供給される。ドライバ回路２１は、ベースバンド信号を増幅して、受信回路３０に対して出力する。より詳細には、電界効果トランジスタＭ１８のゲートに正の電圧が印加されると、電界効果トランジスタＭ１９のゲートにはこれを反転した電圧、すなわち、負の電圧が印加される。これにより、電界効果トランジスタＭ１８に流れる電流が増加し、電界効果トランジスタＭ１９に流れる電流が減少する。これらの電界効果トランジスタＭ１８，Ｍ１９を流れる電流は合成されて電界効果トランジスタＭ２０に供給される。電流Ｉａは常に一定になるように制御されているので、電界効果トランジスタＭ１８を流れる電流が増加すると、電界効果トランジスタＭ１９を流れる電流がそれに応じた分だけ減少する。また、電界効果トランジスタＭ１８を流れる電流が減少すると、電界効果トランジスタＭ１９を流れる電流がそれに応じた分だけ増加する。その結果、負荷抵抗Ｒ１３，Ｒ１４には、相互に反転した出力が生じる。また、その出力電圧の振幅は、負荷抵抗Ｒ１３，Ｒ１４と、電界効果トランジスタＭ１８，Ｍ１９の相互コンダクタンスとの積に応じた分だけ増幅される。
【００５１】
このような状態において、たとえば、電源電圧が変動したとする。この場合、図６に示す従来の回路であれば、ドライバ回路２１の電界効果トランジスタＭ２０を流れる電流Ｉａは、図７に示すように、電圧依存性を有することから、電源電圧の変動に応じて電流Ｉａが変化する。しかしながら、本実施の形態の回路では、ダミー回路２２の定電流回路を流れる電流Ｉｂは、ドライバ回路２１と同様の電流挙動（電流の変動）を示すことから、ダミー回路２２に流れる電流Ｉｂの変化が検出され、この検出された変化分を相殺するように制御がなされる。この結果、電流Ｉｂは電源電圧の変動によらず常に一定となるように制御される。また、比較回路２６から出力される電圧Ｖｄは、電界効果トランジスタＭ２０のゲート端子にも供給されているので、電界効果トランジスタＭ２０に流れる電流Ｉａも一定となるように制御される。このため、電源電圧が変動した場合であっても、電界効果トランジスタＭ２０に流れる電流Ｉａが一定に保たれ、出力のオフセット電位が変動することを防止できる。
【００５２】
図４は、図６に示す差動増幅回路と、図２に示すドライバ回路２１の電源電圧の値と、電流Ｉａの関係を示す図である。より詳細には、図４（Ａ）は、図６に示す従来の差動増幅回路に供給される電源電圧と電流Ｉａの関係を示し、図４（Ｂ）は、図２に示すドライバ回路２１に供給される電源電圧と電流Ｉａの関係を示している。この図４（Ａ）では、電源電圧が変動すると、電流Ｉａはそれに比例して変化している。一方、図４（Ｂ）では、電源電圧が変動しても、電流Ｉａは一定の状態となっている。これにより、ドライバ回路２１では、電源電圧が変動しても、電界効果トランジスタＭ１８，Ｍ１９の動作点が変化し、これに起因してオフセット電位が変動することを防止できる。
【００５３】
また、ドライバ回路２１とダミー回路２２とは、半導体基板上の近接した領域に形成されている。ドライバ回路２１が形成された領域の温度が変化した場合には、従来であれば、その温度特性に応じてドライバ回路２１を構成する電界効果トランジスタＭ２０の特性が変化し、Ｉａが変化することから出力電圧が変化する。しかしながら、本実施の形態では、電界効果トランジスタＭ２０の温度が変化して特性が変化した場合には、隣接する電界効果トランジスタＭ１７の特性も同様に変化することから、フィードバック制御によって、これを一定に保つように動作する。これにより、ドライバ回路２１に流れる電流Ｉａも一定になるように動作する。つまり、温度が変化した場合であっても、電界効果トランジスタＭ１７を流れる電流Ｉａは一定となる。
【００５４】
そして、ベースバンド信号の出力が完了すると、増幅回路２０に対する電源電圧の供給が停止される。これにより、図２に示す、ドライバ回路２１と、ダミー回路２２と、電流検出回路２３と、電流−電圧変換回路２４と、基準電圧源２５と、比較回路２６とに対する電源電圧の供給が停止される。なお、各回路に対する電源電圧の供給は、同時に停止されることから、電源の供給停止によって、ノイズ成分が出力信号に重畳されることはない。
【００５５】
以上に説明したように、本発明の実施の形態では、ダミー回路２２を設け、電界効果トランジスタＭ１７を流れる電流Ｉｂを検出して、これに基づいてフィードバック制御を行うとともに、ドライバ回路２１を構成する電界効果トランジスタＭ２０を流れる電流Ｉａについても同様に制御するようにした。これにより、電源電圧の変動が生じた場合であっても、電流Ｉａが変化して、出力のオフセット電位が変動することを防止できる。
【００５６】
また、本実施の形態では、ドライバ回路２１とダミー回路２２とは半導体基板上の隣接した領域に形成するようにした。これにより、温度の変化によって電界効果トランジスタＭ２０を流れる電流Ｉａが変化した場合には、略同一の温度下にある電界効果トランジスタＭ１７に流れる電流Ｉｂも同様に変化することから、電流Ｉｂおよび電流Ｉａの変化を抑制する方向に制御を行うことができる。したがって、温度の変化によって、電流Ｉａが変化して、出力のオフセット電位が変動することを防止できる。
【００５７】
また、本実施の形態では、ダミー回路２２を構成する電界効果トランジスタＭ１５〜Ｍ１７は、素子値スケーリングによって、ドライバ回路２１を構成する電界効果トランジスタＭ１８〜Ｍ２０よりもゲートサイズが小さい素子を用いている。これにより、ダミー回路２２の消費電力を削減することができるため、増幅回路２０の動作を安定しつつ、しかも、回路全体の消費電力の増加を抑えることができる。
【００５８】
また、本実施の形態では、ドライバ回路２１とは別にダミー回路２２を設け、このドライバ回路２１に流れる電流Ｉｂに基づいて、ダミー回路２２にフィードバック制御を行うとともに、ドライバ回路２１に流れる電流Ｉａを併せて制御するようにした。これにより、ドライバ回路２１をフィードバックループの外に置くことにより、ドライバ回路２１が発振し、出力に発振信号が出力されることを防止できる。また、ドライバ回路２１の電流Ｉａに基づいてフィードバック制御を行う場合、発振を防止するためには、発振防止用のコンデンサを、回路の一部に挿入する必要があるが、このようなコンデンサを挿入すると、回路の高域特性が劣化してしまう。しかしながら、ダミー回路２２を設けた場合、ダミー回路２２に発振防止用のコンデンサを追加しても、ドライバ回路２１の高域特性には影響を与えない。したがって、ダミー回路２２を追加し、これに基づいて制御を行うことで、前述したような発振が生じることを確実に防止できる。
【００５９】
なお、上述した実施の形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能であることは勿論である。
【００６０】
たとえば、以上の実施の形態では、ドライバ回路２１を構成する差動増幅回路が１段の場合を例に挙げて説明したが、図５に示すように差動増幅回路が複数段カスケード接続されるようにしてもよい。図５の例では、ドライバ回路２１Ａは、３段の差動増幅回路２１１〜２１３がカスケードに接続されて構成されている。また、それぞれの差動増幅回路を構成する図示せぬ定電流源としての電界効果トランジスタのゲートには、比較回路２６から出力される電圧Ｖｄがそれぞれ供給されている。このような構成によれば、ドライバ回路２１Ａの駆動能力を高めるとともに、電源電圧または温度の変化によってドライバ回路２１Ａの出力のオフセット電位が変動することを防止できる。なお、図５の例は、３段の例であるが、２段または４段以上であってもよい。
【００６１】
また、以上の実施の形態では、ダミー回路２２を構成する電界効果トランジスタＭ１７のドレイン電圧を検出し、電流Ｉｂが一定になるように制御を行ったが、たとえば、電界効果トランジスタＭ１７のソースとグランド間に負荷抵抗を設け、この負荷抵抗に生じる起電力を検出して制御を行うようにしてもよい。
【００６２】
また、以上の実施の形態では、電流検出回路２３によってダミー回路２２を流れるＩｂを検出し、これを電流−電圧変換回路２４によって対応する電圧に変換するようにしたが、検出した電圧Ｖｂの値に基づいて直接制御を行うようにしてもよい。
【００６３】
また、以上の実施の形態では、基準電圧源２５としては、図３に示すバンドギャップレファレンス回路を用いたが、これ以外の回路によって基準電圧を生成するようにしてもよい。
【００６４】
また、以上の実施の形態では、抵抗Ｒ１０は、抵抗値が一定の固定抵抗としたが、これを可変抵抗とし、電流Ｉａの値を任意に設定または調整できるようにしてもよい。
【００６５】
また、以上の実施の形態では、ドライバ回路２１およびダミー回路２２は、抵抗を負荷とする差動増幅回路とした。しかしながら、抵抗Ｒ１１〜Ｒ１４の代わりに、たとえば、Ｐ型の電界効果トランジスタを接続し、これらＰ型の電界効果トランジスタのゲートを、それに直列に接続されるＮ型の電界効果トランジスタのゲートにそれぞれに接続し、能動負荷としてもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態に係る増幅回路を含むブロック図である。
【図２】図１に示す増幅回路の具体的な構成例を示す回路図である。
【図３】図１に示す定電流源の具体的な構成例を示す回路図である。
【図４】差動増幅回路の電源電圧と電流の関係を示す図である。
【図５】ドライバ回路が複数の差動増幅器を含む実施の形態である。
【図６】従来の差動増幅回路の構成例を示す回路図である。
【図７】図６の回路の電圧と電流の関係を示す図である。
【符号の説明】
【００６７】
２０…増幅回路、２１…ドライバ回路（第１の増幅回路）、２２…ダミー回路（第２の増幅回路）、２３…電流検出回路（検出回路）、２４…電流−電圧変換回路（検出回路）、２５…基準電圧源（制御回路）、２６…比較回路（制御回路）、Ｍ１７…電界効果トランジスタ（定電流回路、増幅素子）、Ｍ１８，Ｍ１９…電界効果トランジスタ（増幅素子）、Ｍ２０…電界効果トランジスタ（定電流回路、増幅素子）、Ｒ１３，Ｒ１４…抵抗（抵抗素子）。
【図１】
2009038674.tif 000003
【図２】
2009038674.tif 000004
【図３】
2009038674.tif 000005
【図４】
2009038674.tif 000006
【図５】
2009038674.tif 000007
【図６】
2009038674.tif 000008
【図７】
2009038674.tif 000009