(57)【要約】【課題】プリント基板に電気接続用バンプを介して半導体パッケージを実装してなるものであって、小型化に反することなく断線を検出することができる半導体装置を提供すること。【解決手段】プリント基板２０にバンプを介して半導体パッケージ１０が実装されてなる半導体装置であって、半導体パッケージ１０は、電源１１と、プリント基板２０のグランドに接続される検査用バンプ１５と、電源１１と検査用バンプ１５とに接続される変圧器１２と、検査用バンプ１５と変圧器１２との間に接続される電圧検出回路１３とを備えるものである。【選択図】図３
2009141082.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板にバンプを介して半導体パッケージが実装されてなる半導体装置であって、
前記半導体パッケージは、
電源と、
前記プリント基板のグランドに接続される検査用バンプと、
前記電源と前記検査用バンプとに接続される電位引上げ回路と、
前記検査用バンプと前記電位引上げ回路との間に接続される電圧検出回路と、
を備えることを特徴とする半導体装置。
【請求項２】
前記検査用バンプは、前記半導体パッケージのコーナー付近に設けられることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電圧検出回路の検出結果に基づいて、前記検査用バンプが断線しているか否かを示すダイアグ信号を出力するダイアグ回路を備えることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記電源と前記電圧検出回路との接続状態を切り替えるスイッチを備えることを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記電位引上げ回路は、定電流を流す回路を含むことを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記電位引上げ回路は、プルアップ抵抗を含むことを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置。
【請求項７】
プリント基板にバンプを介して複数の半導体パッケージが実装されてなる半導体装置であって、
前記複数の半導体パッケージは、電圧検出回路を備える２つの検出回路付き半導体パッケージと、電圧検出回路を備えない１つの半導体パッケージを含むものであり、
前記電圧検出回路を備えない半導体パッケージは、
各コーナー付近に設けられる四つの検査用バンプと、
前記四つの検査用バンプにおける二つの検査用バンプを接続する第１配線と、
前記四つの検査用バンプにおける残りの二つの検査用バンプを接続する第２配線とを備え、
前記２つの検出回路付き半導体パッケージは、
電源と、
前記プリント基板と接続される二つの検査用バンプと、
前記電源と一方の前記検査用バンプに接続される電位引上げ回路と、
他方の前記検査用バンプに接続される電圧検出回路とを備え、
前記プリント基板は、
一方の前記検出回路付き半導体パッケージにおける前記電位引上げ回路と接続される検査用バンプと前記電圧検出回路を備えない半導体パッケージにおける前記第１配線で接続された一方の検査用バンプとを接続する第３配線と、
一方の前記検出回路付き半導体パッケージにおける前記電圧検出回路と接続される検査用バンプと前記電圧検出回路を備えない半導体パッケージにおける前記第１配線で接続された他方の検査用バンプとを接続する第４配線と、
他方の前記検出回路付き半導体パッケージにおける前記電位引上げ回路と接続される検査用バンプと前記電圧検出回路を備えない半導体パッケージにおける前記第２配線で接続された一方の検査用バンプとを接続する第５配線と、
他方の前記検出回路付き半導体パッケージにおける前記電圧検出回路と接続される検査用バンプと前記電圧検出回路を備えない半導体パッケージにおける前記第２配線で接続された他方の検査用バンプとを接続する第６配線と、
を備えることを特徴とする半導体装置。
【請求項８】
前記電圧検出回路を備えない半導体パッケージは、前記電圧検出回路の検出結果に基づいて、前記検査用バンプが断線しているか否かを示すダイアグ信号を出力するダイアグ回路を備えることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記電源と前記電圧検出回路との接続状態を切り替えるスイッチを備えることを特徴とする請求項７又は請求項８に記載の半導体装置。
【請求項１０】
前記電位引上げ回路は、定電流を流す回路を含むことを特徴とする請求項７乃至求項９のいずれか一項に記載の半導体装置。
【請求項１１】
前記電位引上げ回路は、プルアップ抵抗を含むことを特徴とする請求項７乃至請求項９のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板にバンプを介して半導体パッケージが実装されてなる半導体装置に関するものである。
【背景技術】
【０００２】
従来、プリント基板にバンプを介して半導体パッケージが実装されてなる半導体装置においては、プリント基板と半導体パッケージとの熱膨張率の差によって、電気接続用バンプに熱応力がかかり、クラックによる断線が起こる可能性があった。
【０００３】
そこで、このような熱応力によるバンプのクラック（断線）を予知する機能を備えるとともに、熱応力そのものを低減して実装後の信頼性確保および向上を図れる半導体装置として特許文献１に示されるものがあった。
【０００４】
特許文献１に示される半導体装置は、半導体チップを搭載した半導体パッケージと、この半導体パッケージが電気接続用バンプを介して直接実装されるプリント基板と、電気接続用のバンプとは別に、半導体パッケージ側とプリント基板側とを電気的に接続し、その接続経路の電気抵抗値の検出を可能に設けられたセンサ用のバンプと、半導体チップに組込まれて外部電極〜バンプ〜配線〜バンプ〜外部電極からなる直列回路の電気抵抗値を自動検出し、この電気抵抗値が所定レベルを越えたときに出力する抵抗値検出回路とを備えるものである。
【特許文献１】特開平１０−９３２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示される半導体装置では、プリント基板における半導体パッケージと対向する領域（配線が密集した領域）に電気抵抗を計るための配線を通すことになるため、半導体装置の小型化に反してしまう。
【０００６】
本発明は、上記問題点に鑑みなされたものであり、プリント基板に電気接続用バンプを介して半導体パッケージを実装してなるものであって、小型化に反することなく断線を検出することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために請求項１に記載の半導体装置は、プリント基板にバンプを介して半導体パッケージが実装されてなる半導体装置であって、半導体パッケージは、電源と、プリント基板のグランドに接続される検査用バンプと、電源と検査用バンプとに接続される電位引上げ回路と、検査用バンプと電位引上げ回路との間に接続される電圧検出回路とを備えることを特徴とするものである。
【０００８】
このようにすることによって、プリント基板における半導体パッケージと対向する領域（配線が密集した領域）に新たに配線を設ける必要がないので、小型化に反することなく検査用バンプの断線を検出することができる。
【０００９】
また、半導体パッケージは、コーナー付近のバンプに熱応力がかかりやすい。そこで、請求項２に示すように、検査用バンプは、前記半導体パッケージのコーナー付近に設けるようにすると好ましい。
【００１０】
また、請求項３に示すように、電圧検出回路の検出結果に基づいて、検査用バンプが断線しているか否かを示すダイアグ信号を出力するダイアグ回路を備えるようにしてもよい。
【００１１】
このようにすることによって、コーナー付近に設けられた検査用バンプが断線した時点でダイアグ信号を出力できるので、信号用バンプが断線する前に修理や交換などの対応をとることができるので好ましい。
【００１２】
また、請求項４に示すように、電源と前記電圧検出回路との接続状態を切り替えるスイッチを備えるようにしてもよい。
【００１３】
このようにすることによって、必要なタイミングで断線を検出することができ、消費電流を低減することができるので好ましい。
【００１４】
また、電位引上げ回路は、請求項５又は請求項６に示すように、定電流を流す回路、プルアップ抵抗を含むようにすることができる。
【００１５】
また、上記目的を達成するために請求項７に記載の半導体装置は、プリント基板にバンプを介して複数の半導体パッケージが実装されてなる半導体装置であって、複数の半導体パッケージは、電圧検出回路を備える２つの検出回路付き半導体パッケージと、電圧検出回路を備えない１つの半導体パッケージを含むものであり、電圧検出回路を備えない半導体パッケージは、各コーナー付近に設けられる四つの検査用バンプと、四つの検査用バンプにおける二つの検査用バンプを接続する第１配線と、四つの検査用バンプにおける残りの二つの検査用バンプを接続する第２配線とを備え、２つの検出回路付き半導体パッケージは、電源と、プリント基板と接続される二つの検査用バンプと、電源と一方の検査用バンプに接続される電位引上げ回路と、他方の検査用バンプに接続される電圧検出回路とを備え、プリント基板は、一方の検出回路付き半導体パッケージにおける電位引上げ回路と接続される検査用バンプと電圧検出回路を備えない半導体パッケージにおける第１配線で接続された一方の検査用バンプとを接続する第３配線と、一方の検出回路付き半導体パッケージにおける電圧検出回路と接続される検査用バンプと電圧検出回路を備えない半導体パッケージにおける第１配線で接続された他方の検査用バンプとを接続する第４配線と、他方の検出回路付き半導体パッケージにおける電位引上げ回路と接続される検査用バンプと電圧検出回路を備えない半導体パッケージにおける第２配線で接続された一方の検査用バンプとを接続する第５配線と、他方の検出回路付き半導体パッケージにおける電圧検出回路と接続される検査用バンプと電圧検出回路を備えない半導体パッケージにおける第２配線で接続された他方の検査用バンプとを接続する第６配線とを備えることを特徴とするものである。
【００１６】
このようにすることによって、プリント基板における半導体パッケージと対向する領域（配線が密集した領域）に新たに配線を設ける必要がないので、小型化に反することなく検査用バンプの断線を検出することができる。さらに、検出回路を備えていない半導体パッケージの断線検出もできるので好ましい。
【００１７】
なお、請求項８乃至請求項１１に記載の半導体装置に関する作用・効果は、上述の請求項３乃至請求項６に関する作用・効果と同様であるため説明を省略する。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図に基づいて説明する。
【００１９】
（第１の実施の形態）
まず、第１の実施の形態について説明する。図１は、本発明の第１の実施の形態における半導体装置の概略構成を示す斜視図である。図２は、本発明の第１の実施の形態における半導体パッケージの裏面側の概略構成を示す平面図である。図３は、本発明の第１の実施の形態における半導体装置の概略構成を示す回路図である。
【００２０】
図１に示すように、本実施の形態における半導体装置は、プリント基板２０にバンプ１５、１６を介して半導体パッケージ１０が実装されてなるものである。
【００２１】
半導体パッケージ１０は、プリント基板２０と対向する面側（裏面側）に複数の検査用バンプ１５、複数の信号用バンプ１６などを備えるＣＳＰ（Chip Size Package）、ＦＣ(Flip Chip)などからなるものである。この検査用バンプ１５及び信号用バンプ１６は、プリント基板２０の基板側接続部２２に接続されるものである。特に、検査用バンプ１５は、基板側接続部２２を介してプリント基板２０のグランドに接続される。
【００２２】
また、半導体パッケージ１０には、図３に示すように、電源１１、電源１１と検査用バンプ１５とに接続される電位を引上げるための変圧器１２と、検査用バンプ１５と変圧器１２との間に接続される電圧検出回路１３(図面では、単に検出回路と記載)とを備える。
【００２３】
プリント基板２０は、ガラスエポキシ樹脂等から形成されるものであり、検査用バンプ１５及び信号用バンプ１６との接続部である基板側接続部２２を有している。また、プリント基板２０は、コア層をその中心とし、絶縁層と導体配線層（ベタグランド層など）を交互に積み上げるように繰り返し形成して多層化したビルドアッププリント配線基板などが用いられる。
【００２４】
なお、プリント基板２０への半導体パッケージ１０の実装は、プリント基板２０の基板側接続部２２と半導体パッケージ１０のバンプ（検査用バンプ１５及び信号用バンプ１６）が重なり合うように、半導体パッケージ１０をプリント基板２０に搭載し、その状態でリフローはんだ付けを行うことによってなされる。そして、プリント基板２０と半導体パッケージ１０との間は、エポキシ樹脂等からなる充填樹脂（アンダーフィル１４）により封止されている。
【００２５】
通常、プリント基板２０に実装されたＣＳＰなどの半導体パッケージ１０は、温度サイクルによる熱膨張率の差で、コーナーの接続部付近にストレス（熱応力）がかかり、最悪の場合クラックによる断線が発生する可能性がある。このため、通常の半導体パッケージ１０のコーナー部は、ＮＣ(No Connection)あるいはグランド接続（多数のグランド接続の中の１端子）としており、断線をしてもシステムに影響のない使い方をしている。
【００２６】
そこで、本実施の形態における半導体パッケージ１０は、図２に示すように、コーナーのバンプ（端子）を検査用バンプ１５とする。このように、ストレスがかかりやすいコーナー付近のバンプを検査用バンプ１５とすることによって、断線した場合であってもいち早く断線を検出することができる。また、従来より、ＮＣあるいはグランド接続したバンプを用いるので、新たに検査用バンプを設ける必要がないので好ましい。
【００２７】
検査用バンプ１５は、基板側接続部２２を介してプリント基板２０のグランドに（ベタグランド層）に接続されると共に、変圧器１２を介して電源１１に接続されている。そして、検査用バンプ１５と変圧器１２との間には、電圧検出回路１３が接続される。本実施の形態における半導体装置は、このような回路を用いて半導体パッケージ１０のコーナー付近（検査用バンプ１５）の断線を検出するものである。
【００２８】
つまり、半導体パッケージ１０は、検査用バンプ１５に電流を流して、電圧検出回路１３にて電圧を検出すことで、コーナー付近（検査用バンプ１５）の断線を検出するものである。検査用バンプ１５と基板側接続部２２との接続が確保できている場合はグランドレベルであり、検査用バンプ１５と基板側接続部２２との接続が確保できていない場合（断線している場合）は電圧が上がる。これによって、コーナー付近（検査用バンプ１５）の断線を検出することが可能となる。
【００２９】
このようにすることによって、プリント基板２０における半導体パッケージ１０と対向する領域（配線が密集した領域）に新たに配線を設ける必要がないので、小型化に反することなく検査用バンプ１５の断線を検出することができる。
【００３０】
また、電圧検出回路１３の検出結果に基づいて、検査用バンプ１５が断線しているか否かを示すダイアグ信号を出力するようにしてもよい（ダイアグ回路）。このようにすることによって、コーナー付近に設けられた検査用バンプが断線した時点でダイアグ信号を出力できるので、信号用バンプ１６が断線する前に修理や交換などの対応をとることができるので好ましい。
【００３１】
また、上述の実施の形態においては、電位を引き上げる回路として変圧器１２を採用したが、本発明はこれに限定されるものではない。図４に示す第１変形例においては、半導体パッケージ１０１は、電位を引き上げる回路としてプルアップ抵抗１２１を用いてもよい。図４は、本発明の第１変形例における半導体装置の概略構成を示す回路図である。
【００３２】
また、図５に示す第２変形例においては、半導体パッケージ１０２は、電源１１と電圧検出回路１３２との接続状態を切り替えるスイッチ１７を備えるようにしてもよい。このスイッチ１７は、電圧検出回路１３２によって開閉が制御されるものである。このようにすることによって、必要なタイミングで断線を検出することができ、消費電流を低減することができるので好ましい。図５は、本発明の第２変形例における半導体装置の概略構成を示す回路図である。
【００３３】
また、上述の実施の形態においては、半導体パッケージ１０のコーナーのバンプを検査用バンプ１５として採用したが、本発明はこれに限定されるものではない。図６に示す第３変形例においては、半導体パッケージ１０３は、コーナー付近のバンプ、すなわち温度サイクルによる熱膨張率の差でストレスがかかりやすい位置に検査用バンプ１５を設けるようにしてもよい。図６は、本発明の第３変形例における半導体パッケージの裏面側の概略構成を示す平面図である。
【００３４】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。図７は、本発明の第２の実施の形態における半導体装置の概略構成を示す説明図である。
【００３５】
第２の実施の形態における半導体装置は、上述の第１の実施の形態によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。第２の実施の形態において、上述の第１の実施の形態と異なる点は、電圧検出回路を備えていない半導体パッケージの断線を検出する点である。
【００３６】
図７に示すように、本実施の形態における半導体装置は、プリント基板２０に３つの半導体パッケージ１０４、１０５、１１０が実装されるものである。そして、半導体パッケージ１０４及び１０５は電圧検出回路１３を備えるものであり、半導体パッケージ１１０は電圧検出回路１３を備えないものである。
【００３７】
まず、電圧検出回路１３を備える半導体パッケージ１０４、１０５に関して説明する。なお、半導体パッケージ１０５は、半導体パッケージ１０４と同一の構成であるため説明を省略する。半導体パッケージ１０４は、基板側接続部２２に接続される二つの検査用バンプ１５ａ、１５ｂ（半導体パッケージ１０では１５ｇ、１５ｈ）と、電源１１と、電源１１と検査用バンプ１５ａ（１５ｇ）との間に接続される電位を引上げるための変圧器１２と、検査用バンプ１５ｂ（１５ｈ）に接続される電圧検出回路１３(図面では、単に検出回路と記載)とを備える。
【００３８】
一方、電圧検出回路を備えていない半導体パッケージ１１０は、各コーナー付近に設けられる四つの検査用バンプ１５ｃ、１５ｄ、１５ｅ、１５ｆと、四つの検査用バンプにおける二つの検査用バンプ１５ｃと１５ｄとを接続する配線１８(第１配線)と、四つの検査用バンプにおける残りの二つの検査用バンプ１５ｅと１５ｆとを接続する配線１８（第２配線）とを備える。
【００３９】
そして、プリント基板２０は、半導体パッケージ１０４における変圧器１２と接続される検査用バンプ１５ａと半導体パッケージ１１０における配線１８で接続された一方の検査用バンプ１５ｃとを接続する配線２３（第３配線）と、半導体パッケージ１０４における電圧検出回路１３と接続される検査用バンプ１５ｄと半導体パッケージ１１０における配線１８で接続された他方の検査用バンプ１５ｄとを接続する配線２３（第４配線）と、半導体パッケージ１０５における変圧器１２と接続される検査用バンプ１５ｇと半導体パッケージ１１０における配線１８で接続された一方の検査用バンプ１５ｅとを接続する配線２３（第５配線）と、半導体パッケージ１０４における電圧検出回路１３と接続される検査用バンプ１５ｈと半導体パッケージ１１０における配線１８で接続された他方の検査用バンプ１５ｆとを接続する配線２３（第６配線）とを備える。
【００４０】
したがって、正常な状態（断線のない状態）においては、検査用バンプ１５ａ〜基板側接続部２２ａ〜配線２３〜基板側接続部２２ｃ〜検査用バンプ１５ｃ〜配線１８〜検査用バンプ１５ｄ〜基板側接続部２２ｄ〜配線２３〜基板側接続部２２ｂ〜検査用バンプ１５ｂは電気的に接続されている。
【００４１】
そこで、半導体パッケージ１０４は、検査用バンプ１５ａ〜１５ｄに電流を流して、電圧検出回路１３にて電圧を検出すことで、検査用バンプ１５ａ〜１５ｄの断線を検出するものである。検査用バンプ１５ａ〜１５ｄと基板側接続部２２ａ〜２２ｄとの接続が確保できている場合はグランドレベルであり、検査用バンプ１５ａ〜１５ｄと基板側接続部２２ａ〜２２ｄとの接続が確保できていない場合（断線している場合）は電圧が上がる。これによって、検査用バンプ１５ａ〜１５ｄの断線を検出することが可能となる。
【００４２】
一方、検査用バンプ１５ｇ〜基板側接続部２２ｇ〜配線２３〜基板側接続部２２ｅ〜検査用バンプ１５ｅ〜配線１８〜検査用バンプ１５ｆ〜基板側接続部２２ｆ〜配線２３〜基板側接続部２２ｈ〜検査用バンプ１５ｈに関しても、正常な状態においては電気的に接続されている。
【００４３】
そこで、半導体パッケージ１０５は、検査用バンプ１５ｅ〜１５ｈに電流を流して、電圧検出回路１３にて電圧を検出すことで、検査用バンプ１５ｅ〜１５ｈの断線を検出するものである。検査用バンプ１５ｅ〜１５ｈと基板側接続部２２ｅ〜２２ｈとの接続が確保できている場合はグランドレベルであり、検査用バンプ１５ｅ〜１５ｈと基板側接続部２２ｅ〜２２ｈとの接続が確保できていない場合（断線している場合）は電圧が上がる。これによって、検査用バンプ１５ｅ〜１５ｈの断線を検出することが可能となる。
【００４４】
このようにすることによって、プリント基板２０における半導体パッケージと対向する領域（配線が密集した領域）に新たに配線を設ける必要がないので、小型化に反することなく検査用バンプ１５ａ〜１５ｈの断線を検出することができる。さらに、電圧検出回路１３を備えていない半導体パッケージ１１０の断線検出もできるので好ましい。
【００４５】
なお、上述の第１の実施の形態にて説明した変形例は、適宜第２の実施の形態に適用してもよい。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施の形態における半導体装置の概略構成を示す斜視図である。
【図２】本発明の第１の実施の形態における半導体パッケージの裏面側の概略構成を示す平面図である。
【図３】本発明の第１の実施の形態における半導体装置の概略構成を示す回路図である。
【図４】本発明の第１変形例における半導体装置の概略構成を示す回路図である。
【図５】本発明の第２変形例における半導体装置の概略構成を示す回路図である。
【図６】本発明の第３変形例における半導体パッケージの裏面側の概略構成を示す平面図である。
【図７】本発明の第２の実施の形態における半導体装置の概略構成を示す説明図である。
【符号の説明】
【００４７】
１０，１０１〜１０５，１１０  半導体パッケージ、１１  電源、１２  変圧器（電位引上げ回路）、１２１  プルアップ抵抗（電位引上げ回路）、１３，１３２  検出回路（電圧検出回路）、１４  アンダーフィル、１５  検査用バンプ、１６  信号用バンプ、１７  スイッチ、１８  配線、２０  プリント基板、２１  グランド、２２  基板側接続部、２３  配線
【図１】
2009141082.tif 000003
【図２】
2009141082.tif 000004
【図３】
2009141082.tif 000005
【図４】
2009141082.tif 000006
【図５】
2009141082.tif 000007
【図６】
2009141082.tif 000008
【図７】
2009141082.tif 000009