(57)【要約】【課題】電気的ストレスに対し、より安定なａ−ＩＧＺＯ系薄膜トランジスタと、それを使用した表示装置を得る。【解決手段】活性層がＩｎ、Ｚｎを含み構成されたアモルファス酸化物である薄膜トランジスタであって、活性層の形成後に活性層に電気特性を安定化させるためのエネルギーを付与し、エネルギーを付与した活性層が、エネルギーを付与しない活性層に対して、昇温脱離分析により、温度範囲200℃から700℃において１．０５倍よりも多いＺｎを脱離する薄膜トランジスタ。活性層がＩｎ，Ｚｎを含むアモルファス酸化物で構成された薄膜トランジスタの製造方法であって、活性層を形成する工程の後に活性層に電気特性を安定化させるためのエネルギーを付与する工程を含む薄膜トランジスタの製造方法。【選択図】図８
2009099847.tif 000002
【特許請求の範囲】
【請求項１】
活性層がＩｎ、Ｚｎを含み構成されたアモルファス酸化物である薄膜トランジスタであって、
前記活性層の形成後に前記活性層に電気特性を安定化させるためのエネルギーを付与し、
前記エネルギーを付与した活性層が、前記エネルギーを付与しない活性層に対して、昇温脱離分析により、温度範囲２００℃から７００℃において１．０５倍よりも多いＺｎを脱離することを特徴とする薄膜トランジスタ。
【請求項２】
前記エネルギーは加熱処理により付与されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記加熱処理は大気中で行われ、加熱温度は１５０℃より高く、２８１℃未満の温度であることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記加熱処理は真空中で行われ、加熱温度は１５０℃より高く、３００℃未満の温度であることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項５】
前記活性層が、Ｉｎと、Ｚｎ及びＧａを含むアモルファス酸化物であることを特徴とする請求項１から４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記活性層が、カチオン比でＩｎ：Ｚｎ：Ｇａ＝１：１：１のターゲットを使用して、スパッタ装置により成膜されたアモルファス酸化物であることを特徴とする請求項１から５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
表示素子の電極に、請求項１から６のいずれか１項に記載の薄膜トランジスタのソース電極又はドレイン電極が接続されていることを特徴とする表示装置。
【請求項８】
請求項７に記載の表示装置の表示素子が有機発光ダイオードであることを特徴とする表示装置。
【請求項９】
活性層がＩｎと、Ｚｎと、を含むアモルファス酸化物で構成された薄膜トランジスタの製造方法であって、前記活性層を形成する工程の後に前記活性層に電気特性を安定化させるためのエネルギーを付与する工程を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
前記エネルギーを付与する工程を、活性層の上に接する絶縁層を形成する工程よりも後に行うことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記エネルギーは加熱処理により付与され、該加熱処理における加熱温度は前記エネルギーを付与する工程以外の工程での熱処理温度よりも高いことを特徴とする請求項９又は１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記加熱処理は大気中で行われ、加熱温度は１５０℃より高く、２８１℃未満の温度であることを特徴とする請求項９から１１のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記加熱処理は真空中で行われ、加熱温度は１５０℃より高く、３００℃未満の温度であることを特徴とする請求項９から１１のいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタとその製造方法及び表示装置に係わり、特に、活性層がＩｎ、Ｚｎを含み構成されたアモルファス酸化物である薄膜トランジスタとその製造方法及び表示装置に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、以下ＯＬＥＤという）を発光素子とするディスプレイの研究・開発が盛んに行われている。
【０００３】
ＯＬＥＤの駆動に用いられている薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴという）として、アモルファスＳｉ（Ａｍｏｒｐｈｏｕｓ  Ｓｉ、以下ａ−Ｓｉという）ＴＦＴを用いることができる。ａ−ＳｉＴＦＴは、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、以下ＬＣＤという）で一般的に用いられている素子であるため、その技術を流用できる利点がある。また、ａ−ＳｉＴＦＴは、多結晶Ｓｉ（Ｐｏｌｙ−ｃｒｙｓｔａｌ  Ｓｉ、以下ｐ−Ｓｉという）ＴＦＴに比べ、安価で作成可能、かつ、大型化も容易であり、アモルファスであるため均一性が高い。
【０００４】
また、近年、透明酸化物半導体（Ｔｒａｎｓｐａｒｅｎｔ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下ＴＯＳという）を活性層として用いたＴＦＴの開発も盛んになってきている。
【０００５】
例えば、Ｚｎ−Ｓｎ−Ｏを活性層に用いたＴＦＴでは、活性層の成膜後に、４００〜６００℃にてポストアニールすることで、電界効果移動度が２０ｃｍ２／Ｖｓ以上のＴＦＴが得られることが報告されている（非特許文献１）。この特性変化は、Ｚｎ−Ｓｎ−Ｏがアモルファスから多結晶に変化することで起きる、と考えられている。
【０００６】
ここで、４００〜６００℃という温度は、ガラス基板の耐熱温度付近で、ディスプレイ向けのＴＦＴとしては扱いにくい。また、プラスチック基板を用いたフレキシブルディスプレイへの適用は困難である。
【０００７】
また、ＴＦＴの活性層向けの別のＴＯＳとして、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ（Ａｍｏｒｐｈｏｕｓ  Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下ａ−ＩＧＺＯという）が提案されている。ａ−ＩＧＺＯは、結晶化温度が５００℃以上のＴＯＳである。さらに、ａ−ＩＧＺＯを活性層として用いたＴＦＴは、室温で成膜したアモルファス状態でも、１０ｃｍ２／Ｖｓ程度の高い電界効果移動度と、充分なオン・オフ比が得られている（特許文献１、非特許文献２）。そして、ａ−ＩＧＺＯを活性層として用いたＴＦＴは、アモルファス状態であることから、曲げにも強く、フレキシブルディスプレイ用のTFTとしても好適である。
【特許文献１】特開２００６−１６５５２７号公報
【非特許文献１】R.L. Hoffman, Solid-State Electronics, 2006, Vol. 50, pp. 500-503
【非特許文献２】Donghun Kang, Chang Jung Kim, Hyuck Lim, Sunil Kim, Jaechul Park, Ihun Song, Eunha Lee, Jaecheol Lee, and Youngsoo Park, TAOS2006, 2006, P2
【発明の開示】
【発明が解決しようとする課題】
【０００８】
薄膜トランジスタの課題として、電気的ストレスに対する大きなしきい値電圧シフトがある。
アクティブマトリックス（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ、以下ＡＭという）型ＯＬＥＤディスプレイ向けのＴＦＴは、ＡＭ型ＬＣＤに比べ、電気的ストレスに対する安定性がより要求される。
これに対し、ａ−Ｓｉ  ＴＦＴは、長時間の電気的ストレスにより、特性、特にしきい値電圧が大きく変化することがよく知られている。従って、ＡＭ型ＬＣＤならば問題がなくても、ＡＭ型ＯＬＥＤディスプレイでａ−Ｓｉ  ＴＦＴを用いるには、この問題を解決することが求められる。
【０００９】
一方、ａ−ＩＧＺＯ系ＴＦＴについては、最近研究開発が始まったばかりである。これまでの報告例としては、ＴＦＴに室温で３μＡの一定電流を１００時間かけ続けた場合、しきい値電圧のシフト量が１．６Ｖ以下であることが報告されている（非特許文献２）。
【課題を解決するための手段】
【００１０】
本発明の薄膜トランジスタは、活性層がＩｎ、Ｚｎを含み構成されたアモルファス酸化物である薄膜トランジスタであって、
前記活性層の形成後に前記活性層に電気特性を安定化させるためのエネルギーを付与し、
前記エネルギーを付与した活性層が、前記エネルギーを付与しない活性層に対して、昇温脱離分析により、温度範囲２００℃から７００℃において１．０５倍よりも多いＺｎを脱離することを特徴とする薄膜トランジスタである。
【００１１】
エネルギーは加熱処理により付与されることが望ましい。そして、この加熱処理は大気中で行われ、加熱温度は１５０℃より高く、２８１℃未満の温度とすることができる。また、加熱処理は真空中で行われ、加熱温度は１５０℃より高く、３００℃未満の温度とすることができる。
【００１２】
また活性層は、Ｉｎ、Ｚｎ及びＧａを含むアモルファス酸化物であることが望ましい。
【００１３】
本発明の薄膜トランジスタの製造方法は、活性層がＩｎ，Ｚｎを含むアモルファス酸化物で構成された薄膜トランジスタの製造方法であって、前記活性層を形成する工程の後に前記活性層に電気特性を安定化させるためのエネルギーを付与する工程を含むことを特徴とする薄膜トランジスタの製造方法である。
【００１４】
エネルギーを付与する工程は、活性層の上に接する絶縁層を形成する工程よりも後に行うことが望ましい。また、エネルギーは加熱処理により付与され、加熱温度は前記エネルギーを付与する工程以外の工程での熱処理温度よりも高いことが望ましい。
【００１５】
加熱処理は大気中で行われ、加熱温度は１５０℃より高く、２８１℃未満の温度とすることができる。また、加熱処理は真空中で行われ、加熱温度は１５０℃より高く、３００℃未満の温度とすることができる。
【発明の効果】
【００１６】
本発明によれば、電気的ストレス耐性が良好な薄膜トランジスタを実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下に本発明の実施の形態について説明するが、本発明はこれらによって何ら限定されるものではない。
【００１８】
本発明者らが、ａ−ＩＧＺＯ系の半導体を活性層に用いたＴＦＴの電気的ストレス耐性の向上を目的として各種安定化処理を検討した結果、Ｚｎがこの特性に深く関与していることを示す実験事実を見出した。
【００１９】
実施例１にて、より具体的に説明するが、ａ−ＩＧＺＯ膜を活性層に用いたＴＦＴにおいて、活性層を大気中で温度範囲２００℃から２５０℃で加熱処理（安定化処理）した場合、２００℃未満または２５０℃より高い温度で安定化処理した場合に対して電気的ストレス耐性が向上する。また、大気中あるいは真空中で２００℃から２５０℃において加熱処理（安定化処理）したａ−ＩＧＺＯ単膜は、昇温脱離分析の結果から、２００℃未満および２５０℃より高い温度で加熱処理した場合に対してＺｎの脱離量が多い。すなわち、電気的ストレス耐性とＺｎの脱離量とが同じ２００℃から２５０℃で極値をとり、これらの間に相関が認められる。
【００２０】
しかし以下に説明するように、大気中では、１５０℃より高く、２８１℃未満の温度であれば、電気的ストレスに対する改善が見られ、真空中では１５０℃より高く、３００℃未満の温度であれば電気的ストレスに対する改善が見られる。
【００２１】
Ｚｎの脱離量が増加するということは、不安定なＺｎが多いことを示しており、ａ−ＩＧＺＯ膜の構造変化に由来しているものと考えられる。
【００２２】
図５にａ−ＩＧＺＯ単膜からの、Ｈ２Ｏ分子の昇温脱離分析の結果を示す。膜表面に吸着したＨ２Ｏ分子の脱離が２００℃程度までに起こり、それ以上、５００℃程度までの温度域において、膜中あるいは基板との界面からのＨ２Ｏ分子の脱離が起きている。後者の膜中あるいは基板との界面からのＨ２Ｏ分子の脱離は、３１０℃程度に脱離の極大を持っている。
【００２３】
脱離するＨ２Ｏ分子の大部分は、膜中あるいは基板との界面ではＯＨ基の形態で存在し、金属イオンに結合していると考えられる。加熱処理を行うと、ＯＨ基と金属イオンの結合が切断され、ＯＨ基のうちの一部は他のＯＨ基等との反応を経てＨ２Ｏ分子として脱離するとともに、残された金属イオンはダングリングボンドを持ち有効電荷の小さな不安定な状態になる。Ｉｎ、ＧａおよびＺｎの中ではＺｎが最も蒸気圧が高いため、昇温脱離分析中において脱離すると推測される。
ＴＦＴの電気的ストレスによる特性変化は、本実施形態のＴＦＴを含め、主に、しきい値電圧の変化として現れる。一般的に、ＴＦＴのしきい値電圧の変化は、活性層、あるいは、活性層と絶縁膜の界面における電荷状態が変化することに起因する。
【００２４】
従って、ａ−ＩＧＺＯ膜を活性層とするＴＦＴにおいても、しきい値電圧の変化は、活性層や界面に元々あるトラップ準位や、電気的ストレスにより形成されるトラップ準位にキャリア電子が捕獲されることで生じる、と考えられる。つまり、安定化処理は、トラップ準位を低減する、あるいは、トラップ準位の形成を抑えることで、しきい値電圧の変化を抑制する効果を得ていることになる。さらに、昇温脱離分析の結果から、ａ−ＩＧＺＯ膜の構造変化がトラップ準位を低減する、あるいは、トラップ準位の形成を抑えることを実現している、と考えられる。
【００２５】
本実施形態において、エネルギー付与（安定化処理）には必ずしも加熱を必要としない。本実施形態においては、加熱処理の結果としてａ−ＩＧＺＯ膜に構造変化を起こさせているが、電気的ストレス耐性が向上するのであれば、その他の処理を用いることができる。活性層にエネルギーを付与する（安定化処理）方法としては、例えば、ホットプレート、炉、レーザー照射および赤外線照射のような加熱を用いる場合や、紫外線照射やＸ線照射のような加熱を用いない場合が考えられる。
【００２６】
どのような処理であっても、安定化処理を施した活性層が、安定化処理を施さない活性層に対して、昇温脱離分析により、温度範囲２００℃から７００℃において、１．０５倍よりも多くのＺｎを脱離するような処理であれば良い。
【００２７】
実施例１に示すように、安定化処理の手段として温度を用いる場合、安定化処理を施さない場合の１．０５倍よりも多くのＺｎを脱離するのは、１５０℃よりも高い温度において加熱処理を行う時である。安定化処理を１５０℃において行ったＴＦＴの電気的ストレス耐性の向上の効果は２００℃、２５０℃における効果に対して１桁程度小さくなっている。また、ａ−ＩＧＺＯ膜からのＺｎの脱離量は、安定化処理を施さない膜に比較して、大気中において１５０℃で加熱処理した場合、脱離量の増加は１．０５倍である。さらに、真空中において、１５０℃で加熱処理した場合、脱離量の増加は１．０４倍である（図２および図３）。昇温脱離分析におけるＺｎの脱離量の精度は多くて５％程度の誤差を含む。従って、１５０℃において加熱処理したａ−ＩＧＺＯ膜からのＺｎの脱離量よりも脱離量が多い場合に本実施形態の効果を得ることができると考えられる。
【００２８】
電気特性の安定化処理として温度を用いる場合、このＺｎの脱離量が得られる温度範囲で効果が得られるということになる。前記のことから、温度範囲の下限が「１５０℃よりも高い温度」であることが分かるが、上限を決める必要がある。後の実施例１において詳細を記すが、大気中３００℃において加熱処理を行ったａ−ＩＧＺＯ膜からのＺｎの脱離量は、安定化処理を施さない膜に比較して０．６４倍であり、２５０℃における脱離量１．６２倍の１／２以下に激減している。また、安定化処理を大気中３００℃において行ったＴＦＴの電気的ストレス耐性の向上の効果は２５０℃における効果に対して低下している。従って、２５０℃と３００℃の間を直線近似し、Ｚｎの脱離量が安定化処理を施さない膜と同じになる温度を、電気特性の安定化処理の温度範囲の上とする。計算すると、この温度は２８１℃になる。すなわち、電気特性の安定化処理として大気中での熱処理を用いる場合、１５０℃より高く、２８１℃未満の温度で効果を得ることができる。また、２００℃から２５０℃の温度がより好ましい。
【００２９】
一方、真空中３００℃において加熱処理を行ったａ−ＩＧＺＯ膜からのＺｎの脱離量は、安定化処理を施さない膜に比較して１．１２倍であり、２７０℃における脱離量１．１６倍に比較して減少しているが、安定化処理を施さない膜よりは増加している。従って、安定化処理を施さない膜と同じ脱離量に減少する温度が３００℃よりも高いことが分かる。また、３００℃よりも高い温度で熱処理する場合、活性層から酸素が脱離し、キャリア濃度が増加することから、ＴＦＴが常時オンの状態になる問題が生じる。したがって、真空中で安定化処理を施す場合、３００℃を電気特性の安定化処理の温度範囲の上とする。すなわち、電気特性の安定化処理として真空中での熱処理を用いる場合、１５０℃より高く、３００℃未満の温度で効果を得ることができる。また、２００℃から２５０℃の温度がより好ましい。
【００３０】
電気特性の安定化処理工程は、活性層を成膜した直後に真空中で行われるか、あるいは活性層を成膜した後から表示装置作製中に行われる。
【００３１】
素子構成はトップゲートおよびボトムゲートのいずれでも良く、また、それぞれについてトップコンタクトおよびボトムコンタクトのいずれでも良い。したがって、前記電気特性の安定化処理工程を行うタイミングは、前記活性層を成膜した後であれば良く、ソース電極、ドレイン電極、ゲート絶縁膜、ゲート電極、保護膜等の形成後にも行うことができる。
【００３２】
ただし、発明者等の知見に拠れば、薄膜トランジスタの製造工程で電気特性の安定化処理を行う場合、活性層の上に接する絶縁層を形成する工程よりも後に行うことが望ましい。活性層上に絶縁層を形成する際、形成条件によっては活性層に大きなダメージを与えることがある。スパッタ法による保護層の形成の例では中性、並びにイオン化したスパッタ粒子、スパッタガスなどによる衝撃が活性層に与えられるため、形成条件によっては電気特性を含む活性層の特性が大きく変化することが分かっている。安定化処理後に活性層の大きな特性変化が発生し、この変化に伴い電気的ストレスに対する不安定性が発生する場合があるからである。
【００３３】
また本発明者らの知見によれば、安定化処理を加熱処理により行う場合、該加熱処理における加熱温度は当該安定化処理を行う工程以外の工程での熱処理温度よりも高いことが好ましい。即ち、半導体素子（例えばＴＦＴ）を形成する全工程の中で安定化処理工程における加熱温度が最も高いことが好ましい。これは、安定化処理工程時の温度よりも高い温度で熱処理される他の工程が存在すると、安定化処理の効果が低下する場合があるからである。但し、安定化処理時の加熱温度よりも高い温度で処理される工程が他に存在したとしても、当該処理時間が短く、実質的に本発明の活性層に影響を与えない場合には許容される。
【００３４】
特許文献１では、ａ−ＩＧＺＯ膜を、酸素を含む雰囲気中において、０℃から３００℃、より好ましくは１００℃から２００℃の熱処理により、酸素欠損量、つまり、キャリア密度を１０１８（／ｃｍ３）以下に制御することが開示されている。
【００３５】
ａ−ＩＧＺＯ膜に、大気中で１２０℃から３５０℃の熱処理を行った時の導電率の変化を図４に示す。
【００３６】
ここで、図４の横軸は加熱温度、縦軸は導電率である。また、非熱処理膜の導電率を、加熱温度が５０℃の点に示す。
【００３７】
測定に用いた試料の作製法を以下に示す。基板として熱Ｓｉ酸化膜が表面に形成された単結晶Ｓｉを用いた。単結晶Ｓｉは、リンが高濃度でドープされ、ｎ型に低抵抗化してある。また、熱Ｓｉ酸化膜は、膜厚約１００ｎｍである。次に、ａ−ＩＧＺＯの酸化物半導体膜をRFスパッタ装置にて成膜した。成膜時の基板温度は室温であり、ターゲットにはIn:Ga:Zn:Oの組成比が1：1：1：4のものを用いた。成膜時のＲＦパワーを２００Wとし、O2分圧５％のＡｒ雰囲気中で、圧力0.5Paでスパッタを行った。成膜時間を調整することで、膜厚を２０ｎｍとした。別に、同じ条件で成膜した薄膜の薄膜Ｘ線回折測定（入射角 0.5度）を行ったところ、明瞭な回折ピークは認められなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。
【００３８】
上記成膜法の成膜時間を変えることで、膜厚２０ｎｍと４０ｎｍのａ−ＩＧＺＯ膜が得られた。
【００３９】
続いて、メタルマスクを用いて、電極をパターニングした。電極材料としてはAuを用い、電子ビーム真空蒸着法によりTiを約5nm成膜後、Auを約40nm成膜した。
作成した膜の電気導電率の測定には、電極のコンタクト性の影響を受けず、ａ−ＩＧＺＯ膜自体の特性を得るため、４つの電極を用いた４端子測定を用いた。電極の幅は０．４ｍｍ、長さは６ｍｍ、電極間の間隔は、０．４ｍｍである。
【００４０】
導電率の測定は、すべて、室温、大気中、暗所で行った。
【００４１】
導電率を測定後、加熱処理する。加熱温度は１２０℃、加熱時間は２０分である。加熱後、４端子測定により、導電率測定を行った。さらに、加熱温度を、１５０℃、２００℃、２５０℃、３００℃、３５０℃とし、同様に導電率測定を行った。
【００４２】
非熱処理膜の膜厚２０ｎｍの導電率が９．４×１０−７（Ｓ／ｃｍ）、４０ｎｍの導電率が４．５×１０−７（Ｓ／ｃｍ）であった。
【００４３】
加熱温度が１２０℃、１５０℃の場合、導電率の変化は１桁程度であった。
加熱温度が２００℃になると、膜厚２０ｎｍ、４０ｎｍ共に、３桁以上の急激な導電率の増加が見られた。導電率は、どちらの膜厚でも、４×１０−２（Ｓ／ｃｍ）となった。
【００４４】
２５０℃加熱処理を行うと、膜厚２０ｎｍでは導電率が２桁程度低下する。膜厚４０ｎｍの場合、さらに１桁増加し、４×１０−１（Ｓ／ｃｍ）という最大値をとった。
３００℃以上の加熱処理を行うと、膜厚２０ｎｍ、４０ｎｍのどちらにおいても、導電率が低下し、非処理膜の導電率の違いは、２桁以下と小さくなった。
以上のように、加熱処理による導電率変化に膜厚依存性があることから、上記導電率変化は、半導体と大気との界面付近の変化ではなく、膜全体での酸素欠損量の変化に起因していると考えられる。
一方、本実施形態のＴＦＴにおいて２００℃から２５０℃の安定化処理を行うと、電気的ストレスによるＴＦＴの特性変化が減少し、電気的ストレスに対する耐性が向上する。これは、前述の考察より、活性層、あるいは界面のトラップ準位が減少する、あるいはトラップ準位の形成が抑制されるため、と考えられる。ＴＦＴの作製方法および測定手段については後述の実施例に示すものである。
【００４５】
また、活性層であるａ−ＩＧＺＯ単膜の導電率が同程度の、安定化処理を施さないＴＦＴと、大気中において３００℃の安定化処理を施したＴＦＴとにおいて、単膜の導電率が同程度あることから、２つのＴＦＴのａ−ＩＧＺＯ膜のキャリア密度、つまり酸素欠損量が同程度であると考えられる。しかし、３００℃の安定化処理を施したＴＦＴでは、電気的ストレス前後のしきい値変化が、安定化処理を行わないＴＦＴの１／１０程度となる。これは、酸素欠損量が同程度でも、安定化処理の有無により、電気的ストレスに対する耐性が異なることを示している。
従って、キャリアの起源の酸素欠損と、電気的ストレスによる特性変化の起源のトラップ準位は、同一のものでない、と結論づけられる。
【００４６】
また、本実施形態において、大気中２００℃、真空中２００℃のいずれの安定化処理においても、ＴＦＴの電気的ストレスに対する耐性の向上に有効である。この場合、温度が有効なのであって、酸素を含む雰囲気は必ずしも必要としない。よって、大気中、真空中、減圧下の雰囲気中、Ａｒ雰囲気等の非酸化雰囲気中で安定化処理をおこなってもよい。大気中、Ａｒ雰囲気等の非酸化雰囲気中又は減圧下の雰囲気で安定化処理を行う場合には、１５０℃より高く、２８１℃未満の温度とすることが好ましい。
また、今回の結果を含め、一般に、酸素欠損の存在はトラップ準位の原因となる可能性はあるが、ＴＦＴの導電率と電気的ストレス耐性の傾向が一致しないことから、本実施形態の安定化処理は、酸素欠損をコントロールしているものではない。さらに、最も好ましい温度範囲が特許文献１に示されている温度範囲と異なることも、酸素欠損と電気的ストレス耐性の向上の起源が異なることを傍証するものである。
以上より、本実施形態の安定化処理は、特許文献１で行われている酸素欠損量の制御とは直接の因果関係がないと考えられる。
【００４７】
活性層の材料としてはＩｎとＺｎを含む酸化物であれば良いが、Ｉｎ、Ｚｎ及びＧａを含み構成される酸化物が好ましい。また、室温成膜が可能であり、素子間のバラつきが少なく、フレキシブルディスプレイへの適用が期待できることから、アモルファスであることが好ましい。
【００４８】
また、活性層は透明であることが好ましい。この場合、トランジスタの各構成部材に同じく透明な材料を用いることで、透明トランジスタとすることができ、ディスプレイに適用する際の開口率を向上させることができる。
また、前記活性層をアモルファスとするとともに、高分子基板等のフレキシブル基板を用い、さらにトランジスタの各構成部材に同じくアモルファス材料を用いることで、フレキシブルトランジスタを構成することができる。
【００４９】
トランジスタの各構成部材の成膜手法としては、スパッタ法、真空蒸着法、イオンプレーティング法、ディップ法、ＣＶＤ法、ＭＯＣＶＤ法、ＰＣＶＤ法等がある。この内、本実施形態が特に効果的であるのは、３００℃以下の低温において成膜を行う場合であり、均一大面積成膜に適しているスパッタ法が好ましい。
【００５０】
絶縁層として好ましいのは、Al2O3、SiO2、SiON、SiN、Si3N4の内の少なくとも１つ、または少なくとも１つを含む複合酸化物または複合酸窒化物である。また、比誘電率が高い、Sc2O3、TiO2、ZnO、Ga2O3、SrO、Y2O3、ZrO2、In2O3、SnO、BaO、La2O3、Pr2O3、Gd2O3、Yb2O3、HfO2、Ta2O3、PbO、Bi2O3の内の少なくとも１つを絶縁層として用いることも好ましい形態である。
【００５１】
基板としては、例えば、石英ガラスやSi基板、セラミックス等があるが、例えば、ポリイミド、ポリエステル、その他の高分子材料、ガラス類、布類、紙類等をフレキシブル基板として使用することもできる。本実施形態が特に効果的であるのは、基板の材質の変質や、成膜中の活性層や絶縁層との熱膨張差等が問題となり、３００℃以下の低温で成膜する場合である。
【００５２】
電極としては、Au、Ti、Ni、In、Sn、Zn、Cu、Ag等やこれらの内少なくとも１つを含む合金や酸化物がある。
素子構成はトップゲートおよびボトムゲートのいずれでも良く、また、それぞれについてトップコンタクトおよびボトムコンタクトのいずれでも良い。
【００５３】
以上のように電気特性の安定化処理を施した薄膜トランジスタは、電気的ストレスに対する安定性が向上し、そのソース電極またはドレイン電極を表示素子の電極に接続することで経時安定性に優れた表示装置とすることができる。
【００５４】
また、前記のとおり、最もその効果が期待できるのは、表示装置がＯＬＥＤ素子を用いたディスプレイの場合である。
【００５５】
以下に本発明の実施例について図面を用いて説明するが、本発明はこれらによって何ら限定されるものではない。
【実施例１】
【００５６】
本発明の第１の実施例について、以下に説明する。
【００５７】
本実施例において、図１に示すように、ＴＦＴの作成には、基板１として熱Ｓｉ酸化膜２が表面に形成された単結晶Ｓｉを用いた。単結晶Ｓｉは、リンが高濃度でドープされ、ｎ型に低抵抗化してある。ＴＦＴにおいて、前記低抵抗化された単結晶Ｓｉがゲート電極となる。また、熱Ｓｉ酸化膜は、膜厚約１００ｎｍであり、ＴＦＴのゲート絶縁膜となる。
【００５８】
次に、活性層３としてａ−ＩＧＺＯの酸化物半導体膜をRFスパッタ装置にて成膜した。成膜時の基板温度は室温であり、ターゲットにはIn:Ga:Zn:Oの組成比が1：1：1：4のものを用いた。これは、カチオン比でＩｎ：Ｚｎ：Ｇａ＝１：１：１のターゲットとなる。基板は、パワーを２００Wとし、O2分圧５％のＡｒ雰囲気中で、圧力0.5Paでスパッタを行った。成膜時間を調整することで、膜厚を２０ｎｍとした。ここで、本例とは別に、同じ条件で成膜した薄膜の薄膜Ｘ線回折測定（入射角 0.5度）を行ったところ、明瞭な回折ピークは認められなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。
【００５９】
その後、ウェットエッチングにより、ａ−ＩＧＺＯ膜をパターニングした。
【００６０】
まず、レジスト成膜・乾燥後、フォトリソグラフィーによりパターンを開口した。本工程で開口するのは、ａ−ＩＧＺＯ膜を取り去る領域である。その後、希塩酸によりウェットエッチングして、必要とする領域以外のａ−ＩＧＺＯ膜を取り去った。これにより、活性層となるａ−ＩＧＺＯ膜がパターニングできた。
【００６１】
本工程までの最高温度は、乾燥温度１２０℃であった。
ここで、ａ−ＩＧＺＯ膜の安定化処理として、大気中での加熱処理を実施した。加熱処理時間は２０分とした。ただし、安定化の効果の違いを得るために、温度を１５０℃、２００℃、２５０℃、３００℃の４点条件振りを行った。
【００６２】
次に、ソース、ドレイン電極１０、１１をリフトオフ法により形成した。
【００６３】
まず、レジスト成膜・乾燥後、フォトリソグラフィーにより、ソース、ドレイン電極に相当するパターンを開口した。その後、Ｔｉ層４、Ａｕ層５をこの順番で電子ビーム真空蒸着法により成膜した。Ｔｉの膜厚は約５ｎｍ、Ａｕの膜厚は約４０ｎｍであった。この後、レジストを剥離し、不必要なＴｉ、Ａｕ膜を取り去ることで、ソース、ドレイン電極が形成できた。
【００６４】
安定化処理を除く、すべての工程における最高温度は、成膜中の基板温度、並びに乾燥温度であり、約１２０℃であった。
【００６５】
以上のプロセスにより、図１に示すような、ａ−ＩＧＺＯ膜を活性層とするボトムゲート−トップコンタクト型のＴＦＴが形成できた。
【００６６】
以下での電気的測定は、すべて、室温、大気雰囲気中、暗所で行った。
【００６７】
本実施例におけるＴＦＴ（Ｗ／Ｌ＝１８０μｍ／３０μｍ）の初期特性は、Ｖｄｓ＝１２Ｖにおいて、電界効果移動度が７．１ｃｍ２／Ｖｓ、しきい値電圧が６．４Ｖであった。
【００６８】
上記のＴＦＴに電気的ストレスを印加して、そのストレスに対する耐性を調べた。電気的ストレスの条件は、２つある。条件１は、ゲート電極に１２Ｖ、ドレイン電極に６Ｖを８００秒間印加する条件とし、条件２は、ゲート電極に２０Ｖ、ドレイン電極に２０Ｖを８００秒間印加する条件とした。
【００６９】
これら２つのストレス印加を行う前後での、ＴＦＴのしきい値電圧変化より、ストレス耐性を調べた。その結果を図６に示す。ここで、（しきい値電圧変化）＝（ストレス後のしきい値電圧）−（ストレス前のしきい値電圧）とする。
【００７０】
この結果、条件１、２によらず、後述する比較例の１２０℃から、２００℃までの加熱処理では、徐々に電気的ストレスに対する耐性が増加し、２００℃から２５０℃の加熱処理により、最も耐性が高い状態になった。一方、３００℃の加熱処理を行うと耐性が下がった。
従って、２００℃から２５０℃の加熱処理（安定化処理）を加えることで、電気的ストレスに対する耐性が高いＴＦＴを獲得することができた。
【００７１】
上記温度範囲は、ガラス基板の耐熱温度に比べ十分低いため、ガラス基板上のＴＦＴの安定化処理として適用することが可能である。また、プラスチック基板でも、ポリイミドなどを用いた基板では、耐熱温度以下となり、適用できる。さらに、ステンレス製基板を用い、トップエミッション型のＯＬＥＤディスプレイを構成する場合にも、本処理は適用することが可能である。
【００７２】
ＴＦＴの作製とは別に、ａ−ＩＧＺＯ系の酸化物半導体をRFスパッタ装置にて熱Ｓｉ酸化膜が表面に形成された単結晶Ｓｉ基板上に成膜した。成膜条件はＴＦＴの活性層と同じ条件を用いた。成膜時間を調整することで、膜厚を２０ｎｍとした。
【００７３】
成膜後に大気中において加熱処理を行い、その後に昇温脱離測定を行った。加熱温度としては、１５０℃、２００℃、２５０℃、３００℃とし、それぞれ別の基板を２０分間加熱した。
【００７４】
昇温脱離測定は基板表面に接触させた熱電対の温度で約５０℃から７００℃まで、毎分６０℃の昇温測定を行った。
【００７５】
脱離したガス種の内、Ｚｎに関する図を、図７に示す。比較のために非熱処理膜、１２０℃および３５０℃で２０分間熱処理した膜の結果も加えた。ここで、横軸は前記の基板表面に接触させた熱電対の温度であり、縦軸は四重極質量分析計によって測定した質量数６４のイオン強度である。
【００７６】
脱離したガス種がＺｎであるか否かは、質量数６４、６６および６８のＺｎ＋のイオン強度が同位対比に応じ、同期して変化していることから確認できた。
【００７７】
図７から、Ｚｎは２６０℃程度で脱離を開始し、６００℃付近で脱離が終了していることが分かった。６００℃以上の温度においては、脱離が認められなかった。また、２６０℃以下にもわずかな脱離が認められた。
【００７８】
Ｚｎの脱離量の積分イオン強度を、安定化処理を施さない膜を１とし、加熱処理温度に対してプロットした図を図８に示す。また、安定化処理を施さない膜からのＺｎの脱離量を、加熱温度が２０℃の点に示す。
【００７９】
加熱温度が１５０℃の場合、Ｚｎの脱離の積分イオン強度は、安定化処理を施さない膜に対して１．０５倍であった。
【００８０】
加熱温度が２００℃に上昇すると、Ｚｎの脱離量は急増し、１．４８倍となった。
【００８１】
加熱温度が２５０℃に上昇すると、さらにＺｎの脱離量が増加し、１．６２倍となった。
【００８２】
しかしながら、加熱温度が３００℃に上昇すると、Ｚｎの脱離量は急減し、０．６４倍となった。
【００８３】
加熱温度が３５０℃に上昇すると、さらにＺｎの脱離量が減少し、０．４２倍となった。
【００８４】
すなわち、このＺｎの脱離量の加熱温度依存性は、前記の導電率の加熱温度依存性と同様に、１５０℃から２００℃で急増し、２５０℃から３００℃で急減していることが分かった。
［比較例１］
本発明の比較例１を以下に説明する。
【００８５】
本比較例において、安定化処理を行っていない以外は、実施例１と同様の方法により作製したＴＦＴを使用した。
【００８６】
すべての工程における最高温度は、成膜中の基板温度、並びに乾燥温度であり、共に約１２０℃であった。
【００８７】
以下での電気的測定は、すべて、室温、大気雰囲気中、暗所で行った。
【００８８】
本比較例におけるＴＦＴ（Ｗ／Ｌ＝１８０μｍ／３０μｍ）の初期特性は、Ｖｄｓ＝１２Ｖにおいて、電界効果移動度が７．１ｃｍ２／Ｖｓ、しきい値電圧が６．４Ｖであった。
【００８９】
実施例１と同様に、上記のＴＦＴに電気的ストレスを印加して、そのストレスに対する耐性を調べた。電気的ストレスの条件は、実施例１と同様である。
これら２つのストレス印加を行う前後での、ＴＦＴのしきい値電圧変化より、ストレス耐性を調べた。その結果を図６に示す。ただし、本比較例は、ＴＦＴ形成プロセスの最高温度が１２０℃であるため、１２０℃の点にデータをプロットした。条件１および条件２の内容は実施例１と同じである。また、しきい値電圧変化の定義は、実施例１と同じである。
［比較例２］
本比較例において、比較例１と同様の方法により作製したＴＦＴを使用した。ただし、本比較例におけるａ−ＩＧＺＯ膜の膜厚は４０ｎｍとした。
【００９０】
以下での電気的測定は、すべて、室温、暗所で行った。
【００９１】
本比較例の大気雰囲気中でのＴＦＴ（Ｗ／Ｌ＝３００μｍ／５０μｍ）の初期特性は、Ｖｄｓ＝１２Ｖにおいて、電界効果移動度が８．５ｃｍ２／Ｖｓ、しきい値電圧が７．１Ｖであった。
【００９２】
本比較例において、ＴＦＴ作成後、比較例１と同様な手法にて、電気的ストレス耐性を測定した。本比較例で与えた電気的ストレスは、ゲート電極に６Ｖ、ドレイン電極に６Ｖを８００秒間印加、とした。さらに、雰囲気による効果を見るため、大気雰囲気と真空雰囲気にて測定を行った。大気雰囲気での電気的ストレス耐性の測定を測定１、真空雰囲気での測定を測定２とした。
【００９３】
電気的ストレス耐性を評価した結果を図９に示す。しきい値電圧変化の定義は、実施例１と同じである。
【００９４】
この結果、雰囲気によらず、ストレスによるしきい値電圧変化が１Ｖ弱有ることが分かった。
【実施例２】
【００９５】
本実施例は、比較例２のＴＦＴに対し、真空雰囲気で２００℃の安定化処理を１時間加えたものである。
【００９６】
以下での電気的測定は、すべて、室温、暗所で行った。
【００９７】
安定化処理の効果は、比較例２と同様に、ＴＦＴに電気的ストレスを与える前後での、ＴＦＴの特性変化を調べることで評価した。本実施例で与えた電気的ストレスは、比較例２と同様、ゲート電極に６Ｖ、ドレイン電極に６Ｖを８００秒間印加、とした。
【００９８】
さらに、雰囲気による効果を見るため、真空雰囲気と大気雰囲気にて測定を行った。安定化処理後の真空雰囲気での測定を測定３とし、安定化処理後の大気雰囲気での測定を測定４とする。
【００９９】
図９に、前記２つの測定におけるしきい値電圧の変化を示す。しきい値電圧変化の定義は、実施例１と同じである。
【０１００】
この結果、安定化処理後には、雰囲気によらず、しきい値電圧変化を０．２Ｖ以下に抑えることができることがわかった。
【０１０１】
従って、真空雰囲気中で２００℃の安定化処理を加えることで、しきい値電圧変化を１Ｖ弱から０．２Ｖ以下に抑えることができ、電気的ストレスに対する耐性を向上させることできた。
【０１０２】
上記温度は、ガラス基板の耐熱温度に比べ十分低いため、ガラス基板上のＴＦＴの安定化処理として適用することが可能である。また、プラスチック基板でも、ポリイミドなどの耐熱性の高い基板の場合には耐熱温度以下となり、適用できる。さらに、ステンレス製基板を用い、トップエミッション型のＯＬＥＤディスプレイを構成する場合にも、本処理は適用することが可能である。
【実施例３】
【０１０３】
本実施例のＡＭ型ＯＬＥＤディスプレイについて以下に説明する。
【０１０４】
図１０は、本実施例に用いるガラス基板上の逆スタガー（ボトムゲート）型ＴＦＴ素子である。本ＴＦＴ素子の作成方法を以下に示す。
【０１０５】
まず、ガラス基板１１にスパッタ法を用い透明伝導膜ＩＺＯを１５０ｎｍ成膜後、フォトリゾグラフィー法と塩酸を用いたウェットエッチング法により、ゲート電極１２を形成する。
【０１０６】
続いて、スパッタ法によりａ−ＳｉＯｘによる第１の絶縁膜１３を２００ｎｍ成膜する。その際、スパッタターゲットにはＳｉＯ２ターゲットを用い、スパッタガスにＡｒガスを用いる。
【０１０７】
次に、室温においてスパッタ法で活性層１４として用いるａ−ＩＧＺＯの酸化物半導体膜を２０ｎｍ成膜する。ここで、ａ−ＩＧＺＯ膜の安定化処理として、大気中で２５０℃において２０分の安定化処理を行う。その後、活性層のパターニングを、フォトリゾグラフィー法と塩酸を用いたウェットエッチングにて行う。
【０１０８】
次に、活性層の保護とエッチングストップ機能のため、第２の絶縁膜１５として、スパッタ法によりａ−ＳｉＯｘによる絶縁層を１００ｎｍ成膜する。その際、スパッタガスとしてＯ２／Ａｒ混合ガス比５０％の酸化性雰囲気を用いる。その後、第２の絶縁膜のパターニングを、フォトリソグラフィー法とＣＦ４ガスによるドライエッチングを用いて行う。
【０１０９】
次に、透明伝導膜ＩＴＯを１５０ｎｍスパッタ法により成膜後、フォトリソグラフィー法と市販のＩＴＯエッチング液を用いたウェットエッチング法によりソース電極１６、ドレイン電極１７を形成する。
【０１１０】
こうして、図１０に示す逆スタガー（ボトムゲート）型透明ＴＦＴ素子を形成することができる。
【０１１１】
前記ゲート電極、ソース電極及びドレイン電極としてＩＺＯ、ＩＴＯなどの透明導電性酸化膜はもちろん、Ｎｉ、Ｃｒ、Ｒｈ、Ｍｏ、Ｎｄ、Ｔｉ、Ｗ、Ｔａ、Ｐｂ、Ａｌなどの金属や、これらを含む合金又はシリサイドも用いることができる。また、ゲート電極、ソース電極及びドレイン電極をそれぞれ別の材料で形成する、あるいは各電極の１部を別の材料で形成することも可能である。
【０１１２】
図１０に示したＴＦＴを用いて、ＡＭ型ＯＬＥＤディスプレイの基本構成要素である画素を形成することができる。図１１に、図１０に示したＴＦＴとＯＬＥＤ素子を含む構成例を示す。図１０の構成部材と同一構成部材については同一符号を付して説明を省略する。
【０１１３】
図１１において、アノード電極１８はソース電極と接続され、貫通電極及び透明電極を構成する。アノード電極１８の透明電極部分とカソード電極２１との間に有機発光層２０が設けられる。カソード電極２１は例えば炭酸セシウムとアルミニウムとで構成される。１９は平坦化膜を示す。
【０１１４】
本実施例のＡＭ型ＯＬＥＤディスプレイは、ＴＦＴに対し、２５０℃の安定化処理行っているため、電気的ストレス耐性が高い。従って、長時間でも駆動可能なＡＭ型ＯＬＥＤディスプレイが実現できる。
【０１１５】
又、本実施例では、ガラス基板上に作成するが、耐熱が２５０℃程度あるプラスチック基板でも同様に作成可能である。その場合、フレキシブルディスプレイも可能となる。
【０１１６】
さらに、本実施例の図１０に示したＴＦＴは、ＡＭ型ＯＬＥＤディスプレイと同様に、ＡＭ型ＬＣＤや、他のＡＭ型ディスプレイ、例えばＡＭ型電気泳動素子反射ディスプレイにも用いることができる。
【産業上の利用可能性】
【０１１７】
本発明は、電気的ストレス耐性が良好な薄膜トランジスタに適用可能で、ＡＭ型ＯＬＥＤディスプレイ、ＡＭ型ＬＣＤや、他のＡＭ型ディスプレイ、例えばＡＭ型電気泳動素子反射ディスプレイに用いることができる。
【図面の簡単な説明】
【０１１８】
【図１】本発明の第１実施例、並びに第１の比較例に係わる、薄膜トランジスタの構成を示す図である。
【図２】真空中で熱処理したａ−ＩＧＺＯ膜の質量数６４（Ｚｎ＋）の昇温脱離測定結果を示す図である。
【図３】昇温脱離分析における、真空中での加熱処理温度に対する質量数６４（Ｚｎ＋）の積分イオン強度を示す図である。
【図４】ａ−ＩＧＺＯ膜の導電率の熱処理温度依存性を示す図である。
【図５】ａ−ＩＧＺＯ膜からの、質量数１８（Ｈ２Ｏ＋）の昇温脱離測定結果を示す図である。
【図６】本発明の第１の実施例と第１の比較例に係わる、電気的ストレスによるしきい値電圧変化の安定化処理温度依存性を示す図である。
【図７】本発明の第1の実施例に係わる、大気中で熱処理したａ−ＩＧＺＯ膜の質量数６４（Ｚｎ＋）の昇温脱離測定結果を示す図である。
【図８】本発明の第１の実施例に係わる、昇温脱離分析における、大気中での加熱処理温度に対する質量数６４（Ｚｎ＋）の積分イオン強度を示す図である。
【図９】本発明の第２の比較例と第２の実施例に係わる、安定化処理前後の電気的ストレスによるしきい値電圧変化を示す図である。
【図１０】本発明の第３の実施例に係わる、薄膜トランジスタの構成を示す図である。
【図１１】本発明の第３の実施例に係わる、薄膜トランジスタと有機ＥＬ素子の構成を示す図である。
【符号の説明】
【０１１９】
12  ゲート電極
13  第１の絶縁層
14  ａ−ＩＧＺＯ活性層
15  第２の絶縁層
16  ソース電極
17  ドレイン電極
18  アノード電極（透明電極かつ貫通電極）
19  平坦化膜
20  有機発光層
21  カソード電極（炭酸セシウム＋アルミ）
【図１】
2009099847.tif 000003
【図２】
2009099847.tif 000004
【図３】
2009099847.tif 000005
【図４】
2009099847.tif 000006
【図５】
2009099847.tif 000007
【図６】
2009099847.tif 000008
【図７】
2009099847.tif 000009
【図８】
2009099847.tif 000010
【図９】
2009099847.tif 000011
【図１０】
2009099847.tif 000012
【図１１】
2009099847.tif 000013