(57)【要約】【課題】サイリスタ素子がターンオフ時に故障しないようにする。【解決手段】サイリスタ素子２の制御電極３のゲート電圧を正電位にする順バイアス電圧手段５と、負電位にする逆バイアス電圧手段６とを具備したサイリスタ用ゲート駆動装置において、サイリスタ素子の主電極に流れる陽極電流又は陰極電流の電流値を監視する電流監視手段１０と、この電流監視手段で検出された電流値が入力され、この入力された電流のサイリスタ素子がターンオフ開始直前の電流値が、サイリスタ素子のオン電流最大定格値に対してどのくらいの割合であるかを演算する電流演算手段１１と、この電流演算手段の出力値に対応して、サイリスタ素子の制御電極に印加するゲート電圧の逆バイアス定常値を制御する逆バイアス定常値制御手段１２とを備えている。【選択図】図１
2009077575.tif 000002
【特許請求の範囲】
【請求項１】
制御電極に印加される電圧によって主電極間の導通状態が制御されるサイリスタ素子の前記制御電極に電圧を印加し、該制御電極のゲート電圧を正電位にする順バイアス電圧手段と、該制御電極のゲート電圧を負電位にする逆バイアス電圧手段とを具備したサイリスタ用ゲート駆動装置において、前記サイリスタ素子の主電極に流れる電流の電流値を検出する電流監視手段と、この電流監視手段で検出された電流値が入力され、前記サイリスタ素子のターンオフ開始直前の入力電流の電流値が、当該サイリスタ素子のオン電流最大定格値に対してどのくらいの割合であるかを演算する電流演算手段と、この電流演算手段の出力値に対応して、当該サイリスタ素子の制御電極に印加するゲート電圧の逆バイアス定常値を制御する逆バイアス定常値制御手段とを備えたことを特徴とするサイリスタ用ゲート駆動装置。
【請求項２】
前記電流演算手段は、前記電流監視手段で検出された電流値を電圧値に変換する電流／電圧変換回路と、サイリスタ素子のオン電流最大定格値に対し所定割合の第一の電圧設定値を出力する第一の電圧設定回路と、サイリスタ素子のオン電流最大定格値に対し前記第一の電圧設定値より小さい割合の第二の電圧設定値を出力する第二の電圧設定回路と、前記電流／電圧変換回路の出力と前記第一の電圧設定回路の出力を比較し、前記電流／電圧変換回路の出力が大きいときに信号を出力する第一の比較器と、前記電流／電圧変換回路の出力と前記第二の電圧設定回路の出力を比較し、前記電流／電圧変換回路の出力が大きいときに信号を出力する第二の比較器と、前記第一の比較器の出力と前記第二の比較器の出力を加算して前記逆バイアス定常値制御手段に出力する加算器を備えたことを特徴とする請求項１に記載のサイリスタ用ゲート駆動装置。
【請求項３】
前記逆バイアス定常値制御手段は、前記電流演算手段の出力値の示す割合が、当該サイリスタ素子のオン電流最大定格値の２０％以下では、ゲート電圧の逆バイアス定常値を低
下させることを特徴とする請求項１または請求項２に記載のサイリスタ用ゲート駆動装置。
【請求項４】
前記逆バイアス定常値制御手段は、前記電流演算手段の出力値の示す割合が、当該サイリスタ素子のオン電流最大定格値の９０％以上では、ゲート電圧の逆バイアス定常値を上昇させることを特徴とする請求項１〜請求項３のいずれか１項に記載のサイリスタ用ゲート駆動装置。
【請求項５】
前記サイリスタ素子の主電極は陽極電極と陰極電極であって、前記電流監視手段によって検出され前記電流演算手段に入力される電流は、前記陽極電極に流れる電流（陽極電流）であることを特徴とする請求項１〜請求項４のいずれか１項に記載のサイリスタ用ゲート駆動装置。
【請求項６】
前記サイリスタ素子の主電極は陽極電極と陰極電極であって、前記電流監視手段によって検出され前記電流演算手段に入力される電流は、前記陰極電極に流れる電流（陰極電流）であることを特徴とする請求項１〜請求項４のいずれか１項に記載のサイリスタ用ゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、大容量インバータ装置等の電力変換装置のスイッチング素子として使用されるサイリスタ素子、特にＧＴＯサイリスタ、ＧＣＴサイリスタ等を駆動するサイリスタ用のゲート駆動装置に関するものである。
【背景技術】
【０００２】
半導体スイッチング素子の一種であるサイリスタは、他の半導体スイッチング素子と比較して大きい電力をスイッチング出来るため、主に大容量の電力変換装置に使用されている。サイリスタには陽極電極（Ａ）、陰極電極（Ｋ）、及び制御電極（Ｇ）の３端子が有り、その中でもＧＴＯサイリスタ、ＧＣＴサイリスタ等の自己消弧タイプと言われる種類のものでは、制御電極から陰極電極の向きに電流を流すと、陽極電極・陰極電極間がオフ状態からオン状態に変化（ターンオンという）して主回路電流の通流が可能になり、又、陰極電極から制御電極の向きに電流を流すと、陽極電極・陰極電極間がオン状態からオフ状態に変化（ターンオフという）して主回路電流を遮断する。さらに、オン状態を維持するためには制御電極（以下、ゲートともいう。）から陰極電極の向きに電流を流し続け、オフ状態を維持するには制御電極・陰極電極間に負電圧（逆バイアス電圧）を印加し続ける必要があるが、制御回路からの指令でサイリスタをターンオン／ターンオフさせる装置をゲート駆動装置と呼び、例えばブリッジ回路構成された複数のサイリスタでは、サイリスタの数に対応して複数のゲート駆動装置が設けられる。
【０００３】
例えば、特許文献１に示される従来のサイリスタのゲート駆動装置においては、図６で示すように、ＧＴＯサイリスタ５２の制御電極５３と陰極電極Ｋの間に接続され、外部制御電源５４からの供給電源を順バイアス電圧に変換する順バイアス電源部５５、および逆バイアス電圧に変換する逆バイアス電源部５６と、これ等電源部５５、５６の出力側に配設されて、外部の制御回路５８からの制御信号により所定のタイミングのゲート信号を発生するＯＮ／ＯＦＦ信号合成部５７を備え、ＧＴＯサイリスタ５２にゲート信号を供給する。外部の制御回路５８からのパルス信号と、制御電極５３に印加される順／逆バイアス電圧との関係は、図７に示すように、パルス信号がオンの時には順バイアス電圧が印加され、パルス信号がオフの時には逆バイアス電圧が印加される。
【０００４】
次にサイリスタ素子（ＧＴＯサイリスタ、ＧＣＴサイリスタ）が順／逆バイアス電圧によってどのような動作を起こすか説明する。
図８に示すサイリスタ素子の単位素子構造では、オフ状態で素子の陽極電極−陰極電極間に順バイアス電圧を印加した場合、Ｊ２接合が逆バイアス状態となり、印加電圧に対応してキャリアを排除した空間電荷層（空乏層）が、Ｊ２接合からｐベース層（PB）及びｎベース層（NB）領域へ広がる。このときゲート電流を供給すると、ｎエミッタ層（NE）より電子がｐベース層（PB）に注入される。この注入された電子がｎｐｎトランジスタ部分のベース電流源となって動作すると共に、２トランジスタの正帰還作用によりサイリスタはオン状態となる。オン状態では各エミッタ層からベース層に少数キャリアが注入され、導通電流に対応して各ベース層に少数キャリア、つまり過剰キャリアが蓄積する。
この時のターンオン電流値をＩＴＱと呼ぶ。この場合、素子に流れる電流は、陽極電極側から陰極電極側に向かって流れる。陽極電極の電流を陽極電流、陰極電極の電流を陰極電流と言う。
次に逆バイアス電圧を印加した場合、サイリスタ素子内部では、オン状態でｐベース層（PB）に蓄積していた過剰キャリア、つまり少数キャリアをオフゲート電流ＩＧＱとして、ゲートから外部に強制排除する。ｐベース層（PB）の過剰キャリアを引き出し終えると、Ｊ２接合とＪ３接合が逆回復して素子はオフ状態となる。
制御電極に接続しないｎベース層（NB）の過剰キャリアは、Ｊ２接合回復のテール電流としてゲートから排出されながら消滅する。オン中は陽極電極側から陰極電極側に向かって流れていた電流は、制御電極から外部へ排除されるため、最初に陰極電流が減少し、陰極電流が０まで減少したら、陽極電流が減少し始める。（例えば非特許文献１参照）
【０００５】
次に使用サイリスタ素子のオン電流最大定格値に対して、ターンオフ直前の陽極電流または陰極電流つまりターンオン電流ＩＴＱが非常に少ない場合に、ターンオフ動作を実施した場合について説明する。
ターンオンでの小数キャリアの注入量が非常に少ない場合、ターンオフ動作を実施するとｐベース層（PB）の過剰キャリア、つまり少数キャリアの排出がすぐに完了するため、空乏層が急激に広がる。そうなると、空乏層内で電圧の異常な振動が発生し、最悪の場合、使用素子の最大電圧定格を超えるピーク値のサージ電圧が発生して過電圧で使用素子が破損してしまうケースがある。
非特許文献２では、ＩＧＢＴモジュールの内蔵ダイオード（ＦＷＤ）について述べているが、少数キャリアの注入／排出で動作するバイポーラ半導体という点では、サイリスタも同じである。特にサイリスタは、２トランジスタの正帰還作用で小数キャリアの注入量が増幅するため、ターンオン電流ＩＴＱが或るレベルより小さいと小数キャリアの注入量が非常に少ない。
【０００６】
図９で示すように、サイリスタ素子のターンオン電流ＩＴＱ、ここでは陽極電流が小さいほど、サイリスタ素子の両端電圧が振動的になっている。これは上記のように、ターンオン電流ＩＴＱが小さいと小数キャリアの注入量が非常に少ないことを示している。
図９ではオン電流最大定格値６ｋＡのＧＣＴサイリスタの波形を示しており、図９（ａ）の素子は、オン電流８００Ａ時では両端電圧の振動が無くなっているが、図９（ｂ）の素子は、オン電流１０００Ａ時でも両端電圧の振動が見られる。
従って、素子特性のばらつきを考慮すると、オン電流最大定格値の２０％程度まではターンオンでの小数キャリアの注入量が非常に少ない素子が存在すると考えることが出来る。
【０００７】
次に使用サイリスタ素子のオン電流最大定格値に対して、ターンオフ直前の陽極電流または陰極電流、つまりターンオン電流ＩＴＱが非常に近い値以上の場合に、ターンオフ動作を実施した場合について説明する。
ウェハに存在する抵抗成分によってターンオフに無効なゲートアバランシェ電流Ｉｇ（ＡＶＬ）が存在し、オフゲート電流ＩＧＱは、以下の式（１）に示すように、ターンオフに有効な正味のオフゲート電流ＩＧＱ＊と、ゲートアバランシェ電流ＩＧＱ（ＡＶＬ）からなる。
ＩＧＱ＝ＩＧＱ＊＋ＩＧＱ（ＡＶＬ）  ・・・・・・（１）
【０００８】
ウェハのｐベース抵抗分によるｐベース横方向電位降下は、ｐベース抵抗ＲＰＢとオフゲート電流ＩＧＱ＊の積であるが、これがゲートアバランシェ降服電圧ＶＧＲ（ＡＶＬ）まで達すると、陰極側エミッタ接合にゲートアバランシェ電流ＩＧＱ（ＡＶＬ）が流れ始める。従って正味のオフゲート電流ＩＧＱ＊は、次式（２）で制限される。
なお、Ｋはターンオフゲインであり、通常ＧＴＯサイリスタでは３〜５、ＧＣＴサイリスタでは１と言われている。少数キャリアの排出速度が速いほどＫの値は小さくなる。
ＩＧＱ＊＝（１／Ｋ）＊（ＶＧＲ（ＡＶＬ）／ＲＰＢ）  ・・・・・・（２）
【０００９】
従って、ターンオン電流ＩＴＱを正味のオフゲート電流ＩＧＱ＊の制限値より大きい値にすると、ｐベースの過剰キャリアを完全に引き出すことが出来ないため電流集中が発生し、耐量を超えた電流を分担した単位サイリスタはターンオフ失敗し、電流集中による温度上昇で破壊する。従って、使用サイリスタ素子のオン電流最大定格値は、通常正味のオフゲート電流ＩＧＱ＊の制限値より小さな値であることが必要である。
しかしながら、ｐベース抵抗ＲＰＢが予想よりも大きいウェハを組み込んだ使用サイリスタ素子においては、正味のオフゲート電流ＩＧＱ＊の制限値がオン電流最大定格値より低くなることがあり、従ってターンオン電流ＩＴＱがオン電流最大定格値に非常に近い値以上の場合には、単位サイリスタはターンオフ失敗し破壊する恐れがある。
これを防ぐには、ターンオフゲインＫを小さくする、つまり少数キャリアの排出速度を速くする必要がある。そのためにはオフゲート電流ＩＧＱの立ち上がり時間傾きを速くする必要がある。オフゲート電流ＩＧＱの立ち上がり時間傾きを速くするには、逆バイアス電圧保持値ＶＧＲを大きくすれば良い。
【００１０】
図１０は逆バイアス電圧保持値ＶＧＲ毎のオフゲート電流ＩＧＱの波形を示したもので、逆バイアス電圧保持値ＶＧＲが大きいほど、オフゲート電流ＩＧＱの立ち上がり時間傾きが速くなっている。
図１１は逆バイアス電圧保持値ＶＧＲ毎のオフゲート電流ＩＧＱ、陽極電流Ｉａ、両端電圧Ｖａｋを示したもので、逆バイアス電圧保持値ＶＧＲが最も小さい１８Ｖのケースにおいては、ターンオフ開始直後にターンオフが失敗した波形になっている。
また、陰極電極に流れる陰極電流Ｉｋは、ゲート電流ＩＧとは以下の式（３）の関係になるため、図１２の様に、オフゲート電流ＩＧＱが流れるまでは陽極電流Ｉａと同じで、オフゲート電流ＩＧＱが流れ始めるとゲート電流ＩＧと同じ傾向の波形状態となる。
Ｉａ＝Ｉｋ＋ＩＧ  ・・・・・（３）
以上から、サイリスタ素子のターンオフでの少数キャリアの排出速度を制御することで、ＧＴＯサイリスタ、ＧＣＴサイリスタ等のサイリスタ素子のターンオフでの破壊を未然に防ぐことが可能である。
【００１１】
【特許文献１】特開平８−２２３９０５号公報（２頁２段１８行〜３頁１段４行、図                    ４）
【非特許文献１】コロナ社発行パワーデバイス・パワーＩＣハンドブック、電気学会                    、１９９６年（３０４〜３０６、３１２頁）
【非特許文献２】富士技報Ｖｏｌ．７４、Ｎｏ．２、２００１年の論文「過渡オン状                    態からのダイオード逆回復現象の解析」（１４９〜１５２頁）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このような従来のサイリスタ素子のゲート駆動装置にあっては、ゲート電圧の逆バイアス定常値を切り替える機能がなかったため、使用するサイリスタ素子のオン電流最大定格値に対して、ターンオフ開始直前の陽極電流または陰極電流の電流値が非常に小さい場合には、ターンオフ速度が必要よりも速い場合があり、サイリスタ素子の陽極と陰極との間に急激なサージ電圧が発生し、過電圧で特定の単位素子に電界が集中して素子を故障させてしまう可能性があるという問題点があった。
また、使用するサイリスタ素子のオン電流最大定格値に対して、ターンオフ開始する際の陽極電流または陰極電流の電流値が非常に近い値以上の場合には、ターンオフ速度が必要よりも遅い場合があり、ゲート転流が完全に出来ず、特定の単位素子に電流が集中して加熱し、素子を故障させてしまう可能性があるという問題点があった。
【００１３】
この発明は、上記のような問題点を解決するためになされたものであって、サイリスタ素子の主電極に流れる電流のターンオフ開始直前の電流値が、オン電流最大定格値に対してどのような割合であっても、常に安定した状態でターンオフ動作を行わせることができ、
サイリスタ素子のターンオフでの故障を予防できるようにしたサイリスタ用ゲート駆動装置を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係るサイリスタ用ゲート駆動装置は、制御電極に印加される電圧によって主電極間の導通状態が制御されるサイリスタ素子の制御電極に電圧を印加し、制御電極のゲート電圧を正電位にする順バイアス電圧手段と、制御電極のゲート電圧を負電位にする逆バイアス電圧手段とを具備したサイリスタ用ゲート駆動装置において、前記サイリスタ素子の主電極に流れる陽極電流または陰極電流の電流値を検出する電流監視手段と、この電流監視手段で検出された電流値が入力され、サイリスタ素子のターンオフ開始直前の入力電流の電流値が、サイリスタ素子のオン電流最大定格値に対してどのくらいの割合であるかを演算する電流演算手段と、この電流演算手段の出力値に対応して、サイリスタ素子の制御電極に印加するゲート電圧の逆バイアス定常値を制御する逆バイアス定常値制御手段とを備えたものである。
【発明の効果】
【００１５】
この発明のサイリスタ用ゲート駆動装置によれば、サイリスタ素子のオン電流最大定格値に対してターンオフ開始する際の主電極に流れる電流（陽極電流または陰極電流）の電流値の割合がどのような割合であっても、常に安定した状態でターンオフ動作を行わせることができ、サイリスタ素子のターンオフでの故障を予防できるという、従来にない顕著な効果を奏するものである。
【００１６】
上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。
【発明を実施するための最良の形態】
【００１７】
実施の形態１．
以下、この発明の実施の形態１のサイリスタ用ゲート駆動装置について、図１〜図４を参照して説明する。
図１は、実施の形態１のサイリスタ用ゲート駆動装置の構成を示すブロック図である。
図１において、主回路電源の出力側にブリッジ回路構成された例えばＧＣＴサイリスタであるサイリスタ素子２によってインバータ回路９が構成されている。
ゲート駆動装置１は、ブリッジ回路構成されたサイリスタ素子２それぞれに対応して設けられ、その出力側がサイリスタ素子２の制御電極（以下ゲート端子ともいう。）３とカソード端子Ｋ間に接続されている。このゲート駆動装置１は、外部制御電源４からの供給電圧を順バイアス電圧に変換する順バイアス電源部５、および逆バイアス電圧に変換する逆バイアス電源部６と、これ等バイアス電源部５、６の出力側に配されて、制御回路８からの制御信号により所定のタイミングのゲート信号を発生するＯＮ／ＯＦＦ信号合成部７を具備し、このＯＮ／ＯＦＦ信号合成部７の出力側と順逆一対の電源部５、６の中間接続点との間にゲートおよびカソードが接続されたサイリスタ素子２に、ゲート信号を供給する。
【００１８】
インバータ回路９には、サイリスタ素子２の陽極電極に流れる陽極電流Ｉａをモニタする電流監視手段である陽極電流モニタ手段１０が設けられ、この陽極電流モニタ手段１０は、例えば、ロゴスキーコイル、抵抗シャント、ホール素子等の一般的な電流センサによって構成される。
また、ゲート駆動装置１には更に、この陽極電流モニタ手段１０で検出された電流を取り込み、サイリスタ素子２がターンオフを開始する直前の取り込んだ電流の大きさが、サイリスタ素子２のオン電流最大定格値に対してどのくらいの割合であるかを演算する電流演算手段１１（詳細は後述する。）と、この電流演算手段１１の出力値に対応して、サイリスタ素子の制御電極３に印加するゲート電圧の逆バイアス定常値を制御する逆バイアス定常値制御手段１２（詳細は後述する。）とが設けられている。
【００１９】
次に、電流演算手段１１の内部構成および機能について、図２を参照して詳述する。
図２において、電流演算手段１１においては、まず、取り込んだ陽極電流モニタ手段１０の出力信号を、Ｉ／Ｖ変換回路３１で電圧値に変換する。変換後の電圧をＶＩａとする。
Ｉ／Ｖ変換回路３１のＩ／Ｖ変換係数は、例えば１ｋＡ／Ｖ＝１ｍＶ／Ａとする。
この電圧値ＶＩａが使用サイリスタ素子２のオン電流最大定格値に対してどのくらいの割合かをチェックするために、オン電流最大定格値の９０％時の電圧設定値を出力する９０％時電圧設定回路（以下、第一の電圧設定回路ともいう。）３２と、オン電流最大定格値の２０％時の電圧設定値を出力する２０％時電圧設定回路（以下、第二の電圧設定回路ともいう。）３３を設ける。
これらの電圧設定回路３２、３３のＩ／Ｖ変換係数を、例えば１ｋＡ／Ｖ＝１ｍＶ／Ａとすると、使用サイリスタ素子２のオン電流最大定格値が６ｋＡの場合には、オン電流最大定格値の９０％時（５４００Ａ）の電圧設定値Ｉｍａｘ９０Ｒｅｆは５．４Ｖ、オン電流最大定格値の２０％時（１２００Ａ）の電圧設定値Ｉｍａｘ２０Ｒｅｆは１．２Ｖが出力される。
【００２０】
次に、第一の比較器であるコンパレータＡ３４でＩｍａｘ９０Ｒｅｆと電圧ＶＩａを、第二の比較器であるコンパレータＢ３５でＩｍａｘ２０Ｒｅｆと電圧ＶＩａを各々比較する。
コンパレータＡ３４において、ＶＩａがＩｍａｘ９０Ｒｅｆより大きい場合には、コンパレータＡ３４は１を出力する。
コンパレータＢ３５において、ＶＩａがＩｍａｘ２０Ｒｅｆより大きい場合には、コンパレータＢ３５は１を出力する。
次に、コンパレータＡ３４とコンパレータＢ３５の出力を加算器３６に入力する。
この加算器３６において、コンパレータＡ３４の出力とコンパレータＢ３５の出力とを加算し、その結果を逆バイアス定常値制御手段１２へ出力する。
モニタしたサイリスタ素子２の陽極電流が、使用サイリスタ素子のオン電流最大定格値の９０％以上の場合には、コンパレータＡ３４の出力とコンパレータＢ３５の出力は各々１であるため２が出力される。モニタしたサイリスタ素子の陽極電流が、使用サイリスタ素子のオン電流最大定格値の２１％から８９％の場合には、コンパレータＡ３４の出力は０、コンパレータＢ３５の出力は１であるため１が出力される。モニタしたサイリスタ素子の陽極電流が、使用サイリスタ素子のオン電流最大定格値の２０％以下の場合には、コンパレータＡ３４の出力とコンパレータＢ３５の出力は各々０であるため０が出力される。
【００２１】
次に、逆バイアス定常値制御手段１２の内部構成および機能について、図３を参照して詳述する。
図３において、逆バイアス定常値制御手段１２においては、取り込んだ電流演算手段１１内の加算器３６の出力をオン指令切換器４１に入力する。
一方、外部制御電源４の出力を昇圧チョッパ回路４２、電圧スルー回路４３、降圧チョッパ回路４４へ入力する。
オン指令切換器４１に入力された電流演算手段１１内の加算器３６の出力が２の場合、オン指令切換器４１は、昇圧チョッパ回路４２へオン指令信号を出力する。オン指令切換器４１に入力された電流演算手段１１内の加算器３６の出力が１の場合、オン指令切換器４１は、電圧スルー回路４３へオン指令信号を出力する。オン指令切換器４１に入力された電流演算手段１１内の加算器３６の出力が０の場合、オン指令切換器４１は、降圧チョッパ回路４４へオン指令信号を出力する。
【００２２】
昇圧チョッパ回路４２がオンの場合は、入力している外部制御電源４の出力電圧つまり逆バイアス電圧初期値を増加して、逆バイアス電源部６へ出力する。
電圧スルー回路４３がオンの場合は、入力している外部制御電源４の出力電圧つまり逆バイアス電圧初期値をそのまま、逆バイアス電源部６へ出力する。
降圧チョッパ回路４４がオンの場合は、入力している外部制御電源４の出力電圧つまり逆バイアス電圧初期値を減少して、逆バイアス電源部６へ出力する。
【００２３】
以上のようにして、逆バイアス定常値制御手段１２の陽極電流の大きさによる逆バイアス電圧の出力パターンは、図４（ａ）に示す様になる。
尚、逆バイアス定常値制御手段１２において、オン電流最大定格値の数％時の電圧設定値を出力する数％時電圧設定回路とコンパレータの数を増やして、昇圧チョッパ回路４２と降圧チョッパ回路４４へのオン指令信号条件を細かくすれば、図４（ｂ）に示す様に、逆バイアス電圧の出力パターンを細かくすることが可能となることはいうまでもない。
【００２４】
この後、順バイアス電源部５は正方向の順バイアス電圧を出力し、逆バイアス電源部６は負方向の逆バイアス電圧を出力して、ＯＮ／ＯＦＦ信号合成部７に入力され、ＯＮ／ＯＦＦ信号合成部７は、外部の制御回路８例えばインバータ回路９の制御回路やパルスジェネレータ等のパルス信号発生手段からのパルス信号のオン／オフ状態に応じて、所定のタイミングのゲート信号をＧＣＴサイリスタ２の制御電極３に印加する。
【００２５】
以上のように、この発明の実施の形態１のサイリスタ用ゲート駆動装置によれば、サイリスタ素子のゲート駆動装置の内部に、電流演算手段１１と、逆バイアス定常値制御手段１２を設けたことにより、サイリスタ素子の陽極電流の電流値に応じて逆バイアス電圧初期値を変更することが可能になる。従って、オン電流最大定格値に対して、ターンオフ開始直前の陽極電流の電流値の割合が例えば２０％以下では、逆バイアス電圧を小さくすることで、ターンオフでの少数キャリアの排出速度を緩くして空乏層の急激な拡がりを抑えることができ、空乏層内での電圧の異常な振動発生を防ぐことができる。また、オン電流最大定格値に対して、ターンオフ開始直前の陽極電流の電流値の割合が例えば９０％以上では、逆バイアス電圧を大きくすることで、ターンオフでの少数キャリアの排出速度を速くしてターンオフゲインを低くし、正味のオフゲート電流ＩＧＱ＊の制限値をアップさせることができる。
このように、実施の形態１のサイリスタ用ゲート駆動装置によれば、サイリスタ素子のオン電流最大定格値に対してターンオフ開始する際の陽極電流の電流値の割合がどのような割合であっても、常に安定した状態でターンオフ動作を行わせることができ、サイリスタ素子のターンオフ時の破損を防止することが出来る。
【００２６】
実施の形態２．
図５は、この発明の実施の形態２のサイリスタ用ゲート駆動装置の構成を示すブロック図であり、実施の形態１で説明したサイリスタ素子の電流監視手段の他の一例を示すものである。なお、図中、図１との同一符号は、同一または相当部分を示す。
すなわち、実施の形態２のサイリスタ用ゲート駆動装置においては、図５に示すように、電流監視手段として、電力変換装置例えばインバータ回路９のサイリスタ素子（ここではＧＴＯサイリスタ）２の陰極電極に流れる陰極電流Ｉｋを、陰極電流モニタ手段２０でモニタするよう構成したものである。この陰極電流モニタ手段２０は、ロゴスキーコイル、抵抗シャント、ホール素子等の一般的な電流センサを用いることができる。
実施の形態２のサイリスタ用ゲート駆動装置は、この陰極電流モニタ手段２０の出力信号をゲート駆動装置１の電流演算手段１１に取り込むものであり、その他の構成並びに動作等については実施の形態１と同じである。
【００２７】
この実施の形態２においても、サイリスタ素子のゲート駆動装置１の内部に電流演算手段１１と逆バイアス定常値制御手段１２を設けたことにより、サイリスタ素子の陰極電流の電流値に応じて逆バイアス電圧初期値を変更することが可能となり、上述した実施の形態１と同様の作用効果を奏することができるものである。
【図面の簡単な説明】
【００２８】
【図１】この発明の実施の形態１によるサイリスタ素子用ゲート駆動装置の構成を示すブロック図である。
【図２】この発明の実施の形態１における電流演算手段の内部構成を示すブロック図である。
【図３】この発明の実施の形態１における逆バイアス定常値制御手段の内部構成を示すブロック図である。
【図４】この発明の実施の形態１における逆バイアス定常値制御パターンのグラフである。
【図５】この発明の実施の形態２によるサイリスタ素子用ゲート駆動装置の構成を示すブロック図である。
【図６】従来のサイリスタ素子のゲート駆動装置を示すブロック図である。
【図７】一般的なサイリスタ素子のゲート駆動装置における入力パルス信号と出力ゲート駆動信号の関係を示す図である。
【図８】サイリスタ素子の単位素子の一般的な断面構造を示す図である。
【図９】一般的なＧＣＴサイリスタ素子の小さなターンオン電流毎の陽極電流波形、両端電圧波形を示すグラフである。
【図１０】一般的なＧＣＴサイリスタ素子の逆バイアス定常値毎のオフゲート電流波形、ゲート電圧波形を示すグラフである。
【図１１】一般的なＧＣＴサイリスタ素子の逆バイアス定常値毎の陽極電流波形、オフゲート電流波形、両端電圧波形、ゲート電圧波形を示すグラフである。
【図１２】一般的なＧＣＴサイリスタ素子の陽極電流波形、陰極電流波形、オフゲート電流波形、両端電圧波形、ゲート電圧波形を示すグラフである。
【符号の説明】
【００２９】
１  ゲート駆動装置、２  サイリスタ素子、３  制御電極、４  外部制御電源、
５  順バイアス電源部、６  逆バイアス電源部、７  ＯＮ／ＯＦＦ信号合成部、
８  制御回路、９  インバータ回路、１０  陽極電流モニタ手段、１１  電流演算手段、１２  逆バイアス定常値制御手段、２０  陰極電流モニタ手段。
【図１】
2009077575.tif 000003
【図２】
2009077575.tif 000004
【図３】
2009077575.tif 000005
【図４】
2009077575.tif 000006
【図５】
2009077575.tif 000007
【図６】
2009077575.tif 000008
【図７】
2009077575.tif 000009
【図８】
2009077575.tif 000010
【図９】
2009077575.tif 000011
【図１０】
2009077575.tif 000012
【図１１】
2009077575.tif 000013
【図１２】
2009077575.tif 000014