(57)【要約】      （修正有）【課題】半導体デバイスのチップスケールパッケージにおいて、高周波で動作させるパッケージの小型化と改善された高速動作を提供する。【解決手段】ダイ２４とパッケージ基板４２との間にフリップチップ相互接続を用い、プリント回路基板に第２レベルの相互接続をするための半田ボール２８と同じ側のパッケージ基板４２にチップを取り付けることにより、チップパッケージ４０が小型化及び優れた高速動作を達成する。また、２つのダイパッケージは、第２レベルの相互接続構造と同じ平面に取り付けられ、フリップチップ相互接続を用いて接続された第１のダイと、前記基板の反対側の表面に接続され、ワイヤボンディング又はフリップチップ相互接続の何れかによって接続された第２のダイ４４とを備える。【選択図】図４
2009038391.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の表面上に導電線を有する基板と、
基板の第１の表面の中央の領域に取り付けられ、複数個の第１の相互接続バンプを備える基板の第１の表面上の導電線に電気的に接続され、対向面を何れも溶解させることなく導電線上のパッドに対して第１の相互接続バンプを変形させるべく熱及び機械的な力を付加することによって第１の相互接続バンプが基板の第１の表面上の導電線に機械的及び電気的に接続され、基板の第１の表面の上に全高を有する、第１の半導体ダイと、
第１の半導体ダイの周辺近傍で基板の第１の表面上に形成され、基板の第１の表面上の導電線を介して第１の半導体ダイに電気的に接続され、第１の半導体ダイの全高よりも大きな全高を有する、複数個の第２の半田バンプと、
基板の第２の表面の中央の領域に取り付けられ、複数個の第３の相互接続バンプを備える基板の第２の表面上の導電線に電気的に接続され、対向面を何れも溶解させることなく導電線上のパッドに対して第３の相互接続バンプを変形させるべく熱及び機械的な力を付加することによって第３の相互接続バンプが基板の第２の表面上の導電線に機械的及び電気的に接続される、第２の半導体ダイと
を含む半導体パッケージ。
【請求項２】
第１の半導体ダイと基板との間に配置されるダイ取付用材料をさらに含む請求項１に記載の半導体パッケージ。
【請求項３】
導電線は、基板の中央の領域における第１の相互接続バンプから第１の半導体ダイの周辺近傍での第２の半田バンプまで延びる請求項１に記載の半導体パッケージ。
【請求項４】
導電線は、同一平面上の導波路として構成される請求項１に記載の半導体パッケージ。
【請求項５】
第２の半導体ダイを基板の第２の表面上の導電線に電気的に接続するワイヤボンドをさらに含む請求項１に記載の半導体パッケージ。
【請求項６】
第１及び第２の表面上に導電線を有する基板を提供し、
第１の半導体ダイを基板の第１の表面の中央の領域に取り付け且つ複数個の第１の相互接続バンプを備える基板の第１の表面上の導電線に電気的に接続し、対向面を何れも溶解させることなく導電線上のパッドに対して第１の相互接続バンプを変形させるべく熱及び機械的な力を付加することによって第１の相互接続バンプを基板の第１の表面上の導電線に機械的及び電気的に接続し、そして、第１の半導体ダイが基板の第１の表面の上に全高を有するようにし、
複数個の第２の半田バンプを第１の半導体ダイの周辺近傍で基板の第１の表面上に形成し且つ基板の第１の表面上の導電線を介して第１の半導体ダイに電気的に接続し、そして、第２の半田バンプが第１の半導体ダイの全高よりも大きな全高を有するようにし、
第２の半導体ダイを基板の第２の表面の中央の領域に取り付け且つ複数個の第３の相互接続バンプを備える基板の第２の表面上の導電線に電気的に接続する
ことを含む半導体パッケージの製造方法。
【請求項７】
対向面を何れも溶解させることなく導電線上のパッドに対して第３の相互接続バンプを変形させるべく熱及び機械的な力を付加することによって第３の相互接続バンプを基板の第２の表面上の導電線に機械的及び電気的に接続する請求項６に記載の半導体パッケージの製造方法。
【請求項８】
第１の半導体ダイと基板との間にダイ取付用材料を配置することをさらに含む請求項６に記載の半導体パッケージの製造方法。
【請求項９】
導電線が基板の中央の領域における第１の相互接続バンプから第１の半導体ダイの周辺近傍での第２の半田バンプまで延びる請求項６に記載の半導体パッケージの製造方法。
【請求項１０】
第１及び第２の表面上に導電線を有する基板を提供し、
第１の半導体ダイを基板の第１の表面の中央の領域に取り付け且つ複数個の第１の相互接続バンプを備える基板の第１の表面上の導電線に電気的に接続し、対向面を何れも溶解させることなく導電線上のパッドに対して第１の相互接続バンプを変形させるべく熱及び機械的な力を付加することによって第１の相互接続バンプを基板の第１の表面上の導電線に機械的及び電気的に接続し、そして、第１の半導体ダイが基板の第１の表面の上に全高を有するようにし、
複数個の第２の半田バンプを第１の半導体ダイの周辺近傍で基板の第１の表面上に形成し且つ基板の第１の表面上の導電線を介して第１の半導体ダイに電気的に接続し、そして、第２の半田バンプが第１の半導体ダイの全高よりも大きな全高を有するようにする
ことを含む半導体パッケージの製造方法。
【請求項１１】
第２の半導体ダイを基板の第２の表面の中央の領域に取り付け且つ複数個の第３の相互接続バンプを備える基板の第２の表面上の導電線に電気的に接続し、対向面を何れも溶解させることなく導電線上のパッドに対して第３の相互接続バンプを変形させるべく熱及び機械的な力を付加することによって第３の相互接続バンプを基板の第２の表面上の導電線に機械的及び電気的に接続することをさらに含む請求項１０に記載の半導体パッケージの製造方法。
【請求項１２】
グラウンド層を基板の第２の表面に取り付けることをさらに含む請求項１０に記載の半導体パッケージの製造方法。
【請求項１３】
第１の半導体ダイと基板との間にダイ取付用材料を配置することをさらに含む請求項１０に記載の半導体パッケージの製造方法。
【請求項１４】
導電線が基板の中央の領域における第１の相互接続バンプから第１の半導体ダイの周辺近傍での第２の半田バンプまで延びる請求項１０に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスのチップスケールパッケージングに関する。
【背景技術】
【０００２】
集積回路ダイをハウジングするためのチップパッケージは、手のひらサイズの又は持ち運び可能な電子機器のようなアプリケーションや、ディスクドライブのような小型化された記憶デバイスにおいて需要が増している。このような多くの用途においては、アナログ又はＲＦデバイスや、携帯電話で用いられる高速メモリのニーズを充足するように、パッケージを極めて高周波数で、典型的には１ＧＨｚを超える高周波数で動作させる必要がある。
【０００３】
いわゆる「チップスケールパッケージ」は、上記のような用途において、よく用いられている。従来、チップスケールパッケージは、集積回路ダイと基板との間を相互接続する手段としてワイヤボンディングを用いている。チップスケールパッケージの厚みは、実用化できる限度で最小化することが望ましい。ワイヤボンドによる相互接続を具備し、パッケージの全高が０．６〜０．８ｍｍの範囲にあるチップスケールパッケージが生産されてきた。
上記障害を回避し、更なるパッケージの小型化と改善された高速動作とを提供するパッケージ構造が所望されている。
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明によれば、ダイとパッケージ基板との間にフリップチップ相互接続を用い、プリント回路基板に第２レベルの相互接続をするための半田ボールと同じ側のパッケージ基板にチップを取り付けることにより、チップパッケージが小型化及び優れた高速動作を達成する。
【０００５】
従って、一つの一般的側面において、本発明は、フリップチップ相互接続によって、パッケージ基板の第１の表面に取り付けられたダイと、前記パッケージ基板の第１の表面上に形成された第２レベルの相互接続を備えることを特徴とするチップスケール集積回路チップパッケージを特徴とする。前記ダイは、前記ダイの第１の表面内に配置された接続用サイトに貼り付けられた相互接続用バンプを備え、前記フリップチップ相互接続は、前記ダイの第１の表面と前記パッケージ基板の第１の表面とを並べ、前記相互接続用バンプを、前記基板の第１の表面上の補完的に配置された相互接続用パッド上での前記バンプのボンディングを助長する条件下で、前記パッドに接触させることによってなされる。
【０００６】
本発明によれば、前記相互接続用バンプは、前記ダイと前記基板との間に、薄いギャップを提供する。このギャップは、少なくとも部分的にダイ取付用材料（ダイ取付用エポキシ樹脂など）で充填することができる。前記ダイと前記ギャップとを組み合わせた厚みは、前記基板と前記プリント回路との間の半田ボールによる相互接続によって与えられるギャップよりも小さい。従って、実効的なダイの厚みは、前記第２レベルの相互接続のギャップ内に収まり、パッケージの厚み全体には何ら影響しない（「Ｚ」方向の最小化）。
【０００７】
さらに、本発明によれば、前記第１のダイを前記基板に接続するワイヤボンドが存在しないため、ワイヤボンドのスパンを収容する必要性が解消され、「Ｘ」方向及び「Ｙ」方向も同様に最小化されることが可能となる。
【０００８】
所定の実施形態において、前記相互接続用バンプと前記パッドとの接続は、固体状態での接続であり、対向面を何れも溶解させることなく前記パッドに対して前記バンプを変形させるべく、熱及び機械的な力を付加することによってなされる。このような固体状態でのボンドは、溶解ボンド接続（melt-bond connection）を用いて得ることのできるものよりも質の良い相互接続ジオメトリ（geometries）を提供することができる。
【０００９】
所定の実施形態において、前記ダイは、前記基板の略中央に取り付けられ、前記第２レベルの相互接続ための半田ボールは、前記基板の周辺部近傍に位置する。
【００１０】
斯かる実施形態においては、前記ダイの影に第２レベルの接続用半田ボールが存在しないため、第２レベルの相互接続の信頼性は、ダイの影の下に半田ボールが位置する従来のチップスケールパッケージの信頼性よりも優れたものとすることができる。
【００１１】
所定の実施形態において、電気線は、前記パッケージ基板の第１の表面内の相互接続層内に形成され、前記電気線は、前記相互接続用パッドから前記半田ボール取付サイトに向けて外方に広がる。
【００１２】
斯かる実施形態においては、ワイヤボンドの削除及び電気線のラップアラウンド（wrap-around）経路削除の双方に起因した全線長（total trace lengths）の著しい低減によって、信号経路は最小化される。
【００１３】
所定の実施形態において、グラウンド層が、前記基板の第２の表面上に選択的に備えられ、基板内の一つ又はそれより多くのビアを介して、前記第２レベルの相互接続用ボール及び／又は相互接続用電気線に接続される。このようなグラウンド層は、いかなる「遮断（keep out）」領域を備えることも必要とせず、前記第２の表面全体に亘って連続したグラウンド層構造とすることが可能である。このようなグラウンド層の構造は、優れた電気的性能を提供し、極小の裸伝送線（micro strip transmission lines）の性能にほぼ等しくなる。
【００１４】
所定の実施形態において、少なくとも所定の電気線が同一平面上の導波路として構成され、同一平面上の誘電体上の信号線と平行に延びるようにアース線（ground lines）が形成される。
【００１５】
他の実施形態において、第２のダイが、前記基板の第１の表面と反対側の表面に取り付けられ、ビアを介して、第２レベルの相互接続及び／又は第１ダイの電気線に接続される。前記第２のダイは、従来のワイヤボンディングによって取り付けることができる。これは、従来のように構成されたワイヤボンドチップスケールパッケージと略同じ厚みを有するパッケージを形成する。しかし、本発明に係るパッケージは、ワイヤボンドされたダイに付加した第２レベルの半田ボールと同じ基板表面上にある第１のダイを備えている。すなわち、本発明のこの側面によれば、２つのチップを具備するパッケージは、従来の単一のダイを具備するワイヤボンドされたチップパッケージと略同じ全高のパッケージ内に納めることが可能である。或いは、前記第２のダイは、フリップチップ相互接続によって取り付けられても良い。フリップチップ構造は、ワイヤボンド構造よりも小さい高さで形成可能であるため、本実施形態はさらに薄い２つのダイを具備するパッケージを提供するものである。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の選択的実施形態を図示した添付図面を参照しつつ、本発明についてより詳細に説明する。図面は、本発明の特徴、他の特徴との関係及び構造を示す概略図であり、拡大縮小していない。説明をより明瞭にするため、本発明の実施形態を示す図において、他の図に示された要素に対応する要素には、図において全て容易に識別可能であるにも関わらず、特に改めて符号を付け直ししているとは限らない。また、説明をより明瞭にするため、本発明を理解するために必要でない所定の細部については、特に図示していない。
【００１７】
先ず、図１においては、パッケージ基板１２の表面１１に取り付けられたダイ１４を備え、広く符号１０で示す従来のチップスケールパッケージを概略断面図で示している。ダイ１４は、ダイ１４上のワイヤボンドパッド１５と基板１２の表面１１内の相互接続用サイト（sites）とに接続されたワイヤボンド１６によって、パッケージ基板１２に電気的に接続されている。ダイ、ワイヤボンド及び基板１２の上面１１は、モールドされたプラスチックの封止材料１７によって囲繞され保護されている。一連の第２レベルの相互接続用ボール１８は、基板１２のダイが取り付けられている表面１１と反対側の表面１９上のサイトに取り付けられている。理解されるように、図１において符号１２で示す基板は、図示せぬ多くの特徴を含んでいる。例えば、ダイからのワイヤボンドとの接続や半田ボールとの接続のために、電気的な接続構造（電気線）が、表面１１及び表面１９に或いはその近傍に従来どおり備えられている。また、基板の厚み方向に貫通するビアが、基板の頂部及び底部の特徴部分を電気的に相互接続する機能を果たしている。
【００１８】
次に、図２においては、本発明に係るチップスケールパッケージの実施形態が、広く符号２０で示されている。ここで、パッケージ基板２２は、第１の（下部の）表面２１上に一連の第２レベルの相互接続用半田ボール２８を備えている。本実施形態において、これら第２レベルの半田ボールは、基板周辺部の近傍に配置されている。本発明によれば、ダイ２４は、ダイ取付用材料２７（典型的にはダイ取付用エポキシ樹脂）を用いて、パッケージ基板の第１の（下部の）表面２１上のダイ取付領域２９に貼り付けられる。ダイと基板との相互接続は、相互接続用バンプ２５によってなされる。フリップチップの相互接続は公知である。通常、ダイの表面２３又はその近傍にある導電線（図示せず）上に配置された相互接続用サイトに相互接続用バンプ２５が取り付けられ、これら相互接続用バンプが、基板内又は基板上にある導電線上に補完的に配置された接続用サイト（図示せず）に接着される。好ましくは、相互接続用バンプ２５は、固体の状態で各パッドに接着される。すなわち、バンプは、パッドに対してボンドを押し付けると同時に、ボンド材料又はパッド材料の何れも溶解させることなくパッドに対してボンドを変形させるのに十分な熱を加えることにより、パッドに熱機械的（thermo-mechanically）に接続される。このような固体状態での相互接続は、約０．１ｍｍピッチより小さい範囲での相互接続ジオメトリ（geometories）を提供することができる。
【００１９】
種々の特徴部の寸法は、パッケージ全体の厚みを最小化するように選択することができる。例えば、バンプ構造及び相互接続手段は、ダイ表面２３と基板のダイ取付表面２９とのギャップが約０．０２５ｍｍよりも小さくなるように設計することができる。本実施形態におけるダイは、基板の下部表面上に配置されている。また、ダイの厚みは、第２レベルの相互接続用ボール２８の寸法によって制限され、基板の下部表面とその下にある集積回路とのギャップ内に収まっている。従って、本実施形態におけるパッケージ全体の厚みは、例えば、図１に示すようなワイヤボンディングされたダイ及びその封止の厚みに略相当する量だけ薄くなる。さらに、第２レベルの相互接続構造が基板周辺の近傍に位置するため、第２レベルの信頼性は、ダイの影に半田ボールが位置する場合に得られる信頼性よりも優れたものとなる。
【００２０】
必ずしも必要ではないが、選択的に、基板２２の上部平面を実質的に覆い、おおよそ連続した電気的に導電性のシート（例えば、銅のような金属）として、グラウンド層（ground plane）２６を備えても良い。基板の表面２１においてグラウンド層を適切な第２レベルの半田ボール（「グラウンドボール」）に接続するべく、基板を貫通する一つ又はそれより多くのビア（図示せず）を形成することも可能である。
【００２１】
本発明によれば、基板の表面２１における接続用サイトから延びる導電線が、位置合わせされた半田ボール接続用サイトに直接到達することができる点で有利である。所定の実施形態において、これらの導電線は同一平面上の導波路として形成され、その構造は公知である。
【００２２】
典型的な実施形態において、パッケージ基板の厚みは約０．１ｍｍであり、基板表面から測定される半田ボールの高さは約０．３ｍｍであり、ダイの高さは約０．１８ｍｍである。これは、パッケージ全体の高さとして約０．４ｍｍを与えることになる。これらの寸法はさらに低減することが可能であり、本発明によれば、０．４ｍｍ未満のパッケージ全高を得ることが可能である。
【００２３】
さらに、最も長い導電線の長さは、０．５ｍｍピッチで半田ボールを周辺部に配列した実施形態において１ｍｍ未満とすることが可能である。これにより、高い電気的能力が提供されることを期待できる。
【００２４】
図３及び図４は、本発明の他の実施形態を示すものであり、図２を参照して概説したように、第２レベルの相互接続構造として基板の同じ表面（下部表面）にフリップチップの相互接続によって取り付けられた第１のダイと、パッケージ基板の第２の表面（上部表面）に貼り付けられた第２のダイとを備えたパッケージが符号３０及び４０で示されている。図３において、第２のダイは、従来のワイヤボンドを用いて基板に相互接続されており、図４において、第２のダイは、フリップチップ相互接続によって基板に相互接続されている。
【００２５】
図３において、第１のダイ２４は、ダイ取付用材料２７を用いて、基板３２の第１の表面（下部表面）２１の中央のダイ取付領域上に貼り付けられている。相互接続は、相互接続用バンプ２５によってなされている。第２レベルの相互接続用ボール２８は、図２を参照して説明したように、基板の周辺部近傍において第１の表面２１に取り付けられている。第２のダイ３４は、基板３２の反対側の表面（上部表面）３１上に取り付けられ、ダイ３４上のワイヤボンドパッド３５と、基板３２の表面３１内の相互接続用サイトとに接続されたワイヤボンド３６によって、パッケージ基板に電気的に接続されている。ダイ及び関連するワイヤボンドは、封止材料３７に囲繞され保護されている。上部表面上又は上部表面内の特徴部は、基板を貫通するビア（図示せず）を介して、下部表面上又は下部表面内の特徴部に電気的に接続されている。
【００２６】
図３の実施形態における第２のダイ及び関連する構造の寸法は、図１に示すような従来のパッケージにおけるダイ１４及び関連する構造の寸法と同様にすることが可能である。従って、図３に示すような本発明に係るパッケージの全高は、従来のパッケージの全高と同様にすることが可能である。しかし、図３の実施形態においては、パッケージが２つのダイを具備するパッケージであり、図２を参照して上述したように、第１のダイ２４が電気的に優れた特性を有することを特徴とする２つのダイを具備するパッケージである。
【００２７】
第２のダイも優れた電気的性能を有し、さらに薄い全高である２つのダイを具備するパッケージは、図４において符号４０で示すように構成することができる。この場合も、図３の実施形態と同様に、第１のダイ２４は、ダイ取付用材料２７を用いて、基板３２の第１の表面（下部表面）２１の中央のダイ取付領域上に貼り付けられ、相互接続は、相互接続用バンプ２５によってなされ、第２レベルの相互接続用ボール２８は、図２を参照して説明したように、基板の周辺部近傍において第１の表面２１に取り付けられている。しかしながら、本実施形態では、第２のダイが、フリップチップ相互接続を用いて基板に電気的に接続されている。すなわち、ダイ４４は、ダイ取付用材料４７を用いて、基板４２の第２の表面（上部表面）４１上の第２のダイ取付領域に貼り付けられ、相互接続用バンプ４５によって基板に相互接続されている。図３の実施形態と同様に、上部表面上又は上部表面内の特徴部は、基板を貫通するビア（図示せず）を介して、下部表面上又は下部表面内の特徴部に電気的に接続されている。このパッケージは、ダイ及びフリップチップ相互接続自体が、ダイ及びワイヤボンド相互接続よりも薄いため、図３に示すように構成されたパッケージよりもさらに薄くすることが可能である。
【図面の簡単な説明】
【００２８】
【図１】図１は、ワイヤボンド相互接続を具備する従来のチップスケールパッケージの概略断面図である。
【図２】図２は、本発明に係る薄い高速チップスケールパッケージの一実施形態を示す概略断面図である。
【図３】図３は、本発明に係る薄い高速チップスケールパッケージの他の実施形態を示す概略断面図である。
【図４】図４は、本発明に係る薄い高速チップスケールパッケージのさらに他の実施形態を示す概略断面図である。
【図１】
2009038391.tif 000003
【図２】
2009038391.tif 000004
【図３】
2009038391.tif 000005
【図４】
2009038391.tif 000006