(57)【要約】【課題】駆動部の出力バッファの能力を確保しつつ、パネルの狭額縁化を図る。【解決手段】  表示装置は、一枚の基板０の中央領域に配された画素アレイ部１と、同じ基板０の周辺領域に配された駆動部とからなる。駆動部はスキャナ４，５等を含み走査線ＷＳ及び信号線ＳＬを通じて各画素２の薄膜トランジスタを動作させ、発光素子ＥＬを駆動して画素アレイ部１に画像を表示する。駆動部は薄膜トランジスタで構成された出力バッファ４Ｂ，５Ｂを介して画素アレイ部１に接続している。出力バッファ４Ｂ，５Ｂの薄膜トランジスタは、チャネル領域となる半導体薄膜と、絶縁膜を介してチャネル領域の表側に重なる表ゲート電極と、別の絶縁膜を介してチャネル領域の裏側に重なる裏ゲート電極とからなるサンドイッチ構造を有し、デバイス面積を縮小しつつバッファ能力を確保する。【選択図】図４
2009099777.tif 000002
【特許請求の範囲】
【請求項１】
一枚の基板の中央領域に配された画素アレイ部と、同じ基板の周辺領域に配された駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、発光素子とこれを駆動する薄膜トランジスタとを含み、
前記駆動部は、該走査線及び該信号線を通じて各画素の薄膜トランジスタを動作させ、以って発光素子を駆動して画素アレイ部に画像を表示する表示装置において、
前記駆動部は薄膜トランジスタで構成された出力バッファを介して該画素アレイ部に接続しており、
前記出力バッファの薄膜トランジスタは、チャネル領域となる半導体薄膜と、絶縁膜を介して該チャネル領域の表側に重なる表ゲート電極と、別の絶縁膜を介して該チャネル領域の裏側に重なる裏ゲート電極とからなるサンドイッチ構造を有することを特徴とする表示装置。
【請求項２】
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源ラインに接続し、
前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、
前記駆動部は、各走査線に順次制御信号を供給するライトスキャナと、映像信号を各信号線に供給する信号セレクタとを有し、所定のシーケンスに従って制御信号及び映像信号を供給して映像信号の信号電位を保持容量に書き込む書込動作及び書き込まれた信号電位に応じて該発光素子を発光させる点灯動作を含む一連の動作を行い、
前記ライトスキャナが各走査線に制御信号を供給するための出力バッファが、サンドイッチ構造の薄膜トランジスタで構成されていることを特徴とする請求項１記載の表示装置。
【請求項３】
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が該走査線と平行に配された給電線に接続し、
前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、
前記駆動部は、各走査線に順次制御信号を供給するライトスキャナと、各給電線を高電位と低電位とで切り換えるドライブスキャナと、信号電位と基準電位とが交互に切り換る映像信号を各信号線に供給する信号セレクタとを有し、所定のシーケンスに従って制御信号及び映像信号を供給し且つ給電線を高電位と低電位とで切り換えて各画素を駆動し、以って該信号電位を保持容量に書き込む書込動作及び書き込まれた信号電位に応じて該発光素子を発光させる点灯動作を含む一連の動作を行い、
前記ドライブスキャナが各給電線に高電位及び低電位を切り換えて供給するための出力バッファが、サンドイッチ構造の薄膜トランジスタで構成されていることを特徴とする請求項１記載の表示装置。
【請求項４】
前記駆動部は、該基板の外部から供給された信号のレベルをシフトして、基板内のライトスキャナ若しくはドライブスキャナに供給するレベルシフタを有しており、
前記レベルシフタがライトスキャナ若しくはドライブスキャナにレベルシフトした信号を供給するための出力バッファが、サンドイッチ構造の薄膜トランジスタで構成されていることを特徴とする請求項２又は３記載の表示装置。
【請求項５】
該信号電位を該保持容量に書き込む時、該ドライブトランジスタの一対の電流端の間を流れる電流を該保持容量に負帰還することで、該ドライブドランジスタの移動度に対する補正を該保持された信号電位にかけることを特徴とする請求項２又は３記載の表示装置。
【請求項６】
該信号電位の書込動作に先立って、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタの制御端と片方の電流端との間の電圧を該保持容量に書き込み、以って該ドライブトランジスタの閾電圧補正動作を行うことを特徴とする請求項２又は３記載の表示装置。
【請求項７】
前記出力バッファの薄膜トランジスタは、表ゲート電極と裏ゲート電極とが互いに電気的に接続されていることを特徴とする請求項１記載の表示装置。
【請求項８】
請求項１に記載の表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。またこの様な表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
アクティブマトリクス型の平面自発光表示装置は、１枚の基板の中央領域に配された画素アレイ部と、同じ基板の周辺領域に配された駆動部とからなるフラットパネル構造となっている。画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備えている。各画素は、有機ＥＬデバイスなどによって代表される発光素子と、これを駆動する薄膜トランジスタ（ＴＦＴ）とを含む。駆動部は走査線や信号線を通じて各画素の薄膜トランジスタを動作させ、以って発光素子を駆動して画素アレイ部に画像を表示する。
【０００５】
駆動部は薄膜トランジスタで構成された出力バッファを介して画素アレイ部に接続している。駆動部の出力バッファは画素アレイ部を高速でマトリクス駆動するため、大きな付加駆動能力を要求される。特に近年表示装置の高精細化及び高速化に伴い、より大きな負荷駆動能力が要求されている。さらには各画素に種々の補正機能を組み込んだ高機能型の表示装置も盛んに開発されている。高機能化された表示装置では、画素アレイ部の各画素に駆動部からパルス化された電源（電源パルス）を供給する必要があり、駆動部の出力バッファは、大きな負荷駆動能力に加え、大きな電流駆動能力も要求されている。
【０００６】
負荷駆動能力や電流供給能力の増大化に伴い、出力バッファを構成する薄膜トランジスタのデバイスサイズが拡大する傾向にある。出力バッファのサイズ拡大に伴い、基板に占める駆動部の占有面積が大きくなってきており、中央領域に配された画素アレイ部の面積を圧迫している。１枚の基板の周辺領域に配された駆動部は、中央領域に配された画素アレイ部からなる画面を額縁状に囲んでいる。額縁部の占有面積の増大は画面の面積の圧迫を招き、解決すべき課題となっている。
【課題を解決するための手段】
【０００７】
上述した従来の技術の課題に鑑み、本発明は駆動部の出力バッファの能力を確保しつつ、パネルの狭額縁化を図ることを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、一枚の基板の中央領域に配された画素アレイ部と、同じ基板の周辺領域に配された駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、発光素子とこれを駆動する薄膜トランジスタとを含み、前記駆動部は、該走査線及び該信号線を通じて各画素の薄膜トランジスタを動作させ、以って発光素子を駆動して画素アレイ部に画像を表示する表示装置において、前記駆動部は薄膜トランジスタで構成された出力バッファを介して該画素アレイ部に接続しており、前記出力バッファの薄膜トランジスタは、チャネル領域となる半導体薄膜と、絶縁膜を介して該チャネル領域の表側に重なる表ゲート電極と、別の絶縁膜を介して該チャネル領域の裏側に重なる裏ゲート電極とからなるサンドイッチ構造を有することを特徴とする。
【０００８】
実施態様では、前記出力バッファの薄膜トランジスタは、表ゲート電極と裏ゲート電極とが互いに電気的に接続されている。一態様では、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを備え、前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源ラインに接続し、前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、前記駆動部は、各走査線に順次制御信号を供給するライトスキャナと、映像信号を各信号線に供給する信号セレクタとを有し、所定のシーケンスに従って制御信号及び映像信号を供給して映像信号の信号電位を保持容量に書き込む書込動作及び書き込まれた信号電位に応じて該発光素子を発光させる点灯動作を含む一連の動作を行い、前記ライトスキャナが各走査線に制御信号を供給するための出力バッファが、サンドイッチ構造の薄膜トランジスタで構成されている。
他の態様では、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを備え、前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が該走査線と平行に配された給電線に接続し、前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、前記駆動部は、各走査線に順次制御信号を供給するライトスキャナと、各給電線を高電位と低電位とで切り換えるドライブスキャナと、信号電位と基準電位とが交互に切り換る映像信号を各信号線に供給する信号セレクタとを有し、所定のシーケンスに従って制御信号及び映像信号を供給し且つ給電線を高電位と低電位とで切り換えて各画素を駆動し、以って該信号電位を保持容量に書き込む書込動作及び書き込まれた信号電位に応じて該発光素子を発光させる点灯動作を含む一連の動作を行い、前記ドライブスキャナが各給電線に高電位及び低電位を切り換えて供給するための出力バッファが、サンドイッチ構造の薄膜トランジスタで構成されている。
別の態様では、前記駆動部は、該基板の外部から供給された信号のレベルをシフトして、基板内のライトスキャナ若しくはドライブスキャナに供給するレベルシフタを有しており、前記レベルシフタがライトスキャナ若しくはドライブスキャナにレベルシフトした信号を供給するための出力バッファが、サンドイッチ構造の薄膜トランジスタで構成されている。
好ましくは、該信号電位を該保持容量に書き込む時、該ドライブトランジスタの一対の電流端の間を流れる電流を該保持容量に負帰還することで、該ドライブドランジスタの移動度に対する補正を該保持された信号電位にかける。又該信号電位の書込動作に先立って、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタの制御端と片方の電流端との間の電圧を該保持容量に書き込み、以って該ドライブトランジスタの閾電圧補正動作を行う。
【発明の効果】
【０００９】
本発明によれば、駆動部の最終出力段を構成する出力バッファは、いわゆるサンドイッチ構造の薄膜トランジスタで構成している。サンドイッチ構造の薄膜トランジスタは、チャネル領域となる半導体薄膜を表裏から一対のゲート電極で狭持したものである。通常の片側のみにゲート電極を配した構造と異なり、サンドイッチ構造の薄膜トランジスタは負荷駆動能力及び電流供給能力が優れており、その分薄膜トランジスタのサイズを大きくとる必要がなくなる。よってサンドイッチ構造の薄膜トランジスタで出力バッファを組むことにより、全体として周辺駆動部の面積を縮小でき、パネルの狭額縁化を達成できる。周辺駆動部出力バッファのサイズを制限しても、サンドイッチ構造の薄膜トランジスタを用いているため、高精細化及び高機能化された画素アレイ部に対して十分な負荷駆動能力及び電流供給能力を確保することができる。
【発明を実施するための最良の形態】
【００１０】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１８は発光素子の電流／輝度特性を示すグラフである。有機ＥＬデバイスなどの二端子型発光素子は、駆動電流Ｉと発光輝度Ｌが比例関係にある。即ち駆動電流が大きくなるほど発光輝度が高くなる。
【００１１】
図１９は、発光素子の電流／電圧特性を示すグラフである。二端子型発光素子のアノード／カソード間に印加する電圧Ｖに応じて、発光電流Ｉが増加していく。
【００１２】
発光素子を画素に用いた表示装置は、一般的に各画素ごと映像信号に基づいて発光電流を制御することによって、映像信号に応じた発光輝度Ｌを出している。図２０は、この様な表示装置の制御方式を示す模式図である。各画素は基本的に薄膜タイプのドライブトランジスタＴｒｄと有機ＥＬデバイスなどで代表される発光素子ＥＬとで構成されている。ドライブトランジスタＴｒｄのドレインは電源Ｖｃｃに接続し、ソースＳは発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。ドライブトランジスタＴｒｄは飽和領域で動作し、そのゲートＧとソースＳとの間の電圧Ｖｇｓを映像信号に応じて制御することで、発光素子ＥＬにＶｇｓに応じたドレイン電流Ｉｄｓを流している。
【００１３】
図２０のグラフはドライブトランジスタＴｒｄの動作特性を示すグラフであり、縦軸にドレイン電流Ｉｄｓをとり、横軸にドレイン電圧Ｖｄｓをとり、パラメータとしてＶｇｓをとってある。グラフから明らかなように、ドライブトランジスタＴｒｄは飽和領域で動作するとき、Ｖｄｓに依存することなくＶｇｓで決まるドレイン電流Ｉｄｓを発光素子ＥＬに供給している。従って映像信号レベルに応じてＶｇｓを制御することにより、映像信号レベルに対応したドレイン電流Ｉｄｓを発光素子ＥＬに供給することができる。
【００１４】
ここでドライブトランジスタの動作特性は以下の式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
このトランジスタ特性式において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【００１５】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されている。
【００１６】
発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。ドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路も開発されている。
【００１７】
図１は、上述した閾電圧補正機能や移動度補正機能を画素に組み込んだ表示装置の全体構成を示すブロック図である。図示する様に本表示装置は、画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＤＳに高電位と低電位で切換わる電源電圧を供給するドライブスキャナ５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する水平セレクタ３とを備えている。ここでライトスキャナ４とドライブスキャナ５がスキャナ部を構成し、水平セレクタ３が信号ドライバを構成している。
【００１８】
個々の画素２は、サンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと保持容量Ｃｓと発光素子ＥＬとで構成されている。個々の発光素子ＥＬはＲＧＢ三原色のいずれかの色で発光するようになっている。赤色発光素子を備えた画素（ＲＥＤ）と緑色発光素子を備えた画素（ＧＲＥＥＮ）と青色発光素子を備えた画素（ＢＬＵＥ）とで画素トリオを構成している。この画素トリオを画素アレイ部１上でマトリクス状に配列することによりカラー表示ができる。
【００１９】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素２は、有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１はそのゲートが対応する走査線ＷＳに接続し、そのソース及びドレインの一方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄのゲートＧに接続する。ドライブトランジスタＴｒｄは、そのソースＳが発光素子ＥＬに接続し、ドレインが対応する給電線ＤＳに接続している。発光素子ＥＬのカソードは接地電位Ｖｃａｔｈに接続している。なおこの接地配線は全ての画素２に対して共通に配線されている。保持容量（画素容量）Ｃｓは、ドライブトランジスタＴｒｄのソースＳとゲートＧとの間に接続している。
【００２０】
図２に示した画素構成は一例であって、本発明はこの回路構成に限られるものではない。基本的に各画素２は、少なくともサンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと発光素子ＥＬと保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が走査線ＷＳに接続し、その一対の電流端（ソース及びドレイン）が信号線ＳＬとドライブトランジスタＴｒｄの制御端との間に接続している。ドライブトランジスタＴｒｄは一対の電流端（ソース及びドレイン）の一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。保持容量Ｃｓは、ドライブトランジスタＴｒｄの制御端（ゲートＧ）とドライブトランジスタＴｒｄの一対の電流端（ソース及びドレイン）の片方（ソースＳ）との間に接続している。
【００２１】
図３は、図２に示した画素２の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化及び信号線ＳＬの電位変化を表してある。またこれらの電位変化と並行に、ドライブトランジスタＴｒｄのゲートＧ及びソースＳの変化も表してある。
【００２２】
このタイミングチャートは、画素２の動作の遷移に合わせて期間を（０）〜（７）まで便宜的に区切ってある。まず発光期間（０）では、給電線ＤＳが高電位Ｖｃｃｐにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｃｃｐにある給電線ＤＳからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、共通接地配線Ｖｃａｔｈに流れ込んでいる。
【００２３】
続いて期間（１）に入ると、給電線ＤＳを高電位Ｖｃｃｐから低電位Ｖｉｎｉに切換える。これにより給電線ＤＳはＶｉｎｉまで放電され、さらにドライブトランジスタＴｒｄのソース電位はＶｉｎｉに近い電位まで遷移する。給電線ＤＳの配線容量が大きい場合は比較的早いタイミングで給電線ＤＳを高電位Ｖｃｃｐから低電位Ｖｉｎｉに切換えると良い。
【００２４】
次に期間（２）に進むと、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。このとき信号線ＳＬは基準電位Ｖｏｆｓにある。よってドライブトランジスタＴｒｄのゲート電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｏｆｓとなる。これと同時にドライブトランジスタＴｒｄのソース電位は即座に低電位Ｖｉｎｉに固定される。以上によりドライブトランジスタＴｒｄのソース電位が映像信号線ＳＬの基準電位Ｖｏｆｓより十分低い電位Ｖｉｎｉに初期化（リセット）される。具体的にはドライブトランジスタＴｒｄのゲート‐ソース間電圧Ｖｇｓ（ゲート電位とソース電位の差）がドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、給電線ＤＳの低電位Ｖｉｎｉを設定する。
【００２５】
以上の説明から明らかなように、期間（１）と期間（２）が閾電圧補正動作の準備過程となっている。即ちこの準備過程では、ドライブトランジスタＴｒｄのゲートＧである制御端を基準電位Ｖｏｆｓに保持する一方、ドライブトランジスタＴｒｄのソースＳとなる電流端の間のゲート／ソース間電圧Ｖｇｓを閾電圧Ｖｔｈより大きく設定して、ドライブトランジスタＴｒｄをオン状態にする。
【００２６】
次にＶｔｈキャンセル期間（３）に進むと、給電線ＤＳが低電位ｉｎｉから高電位Ｖｃｃｐに遷移し、ドライブトランジスタＴｒｄのソース電位が上昇を開始する。やがてドライブトランジスタＴｒｄのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が保持容量（画素容量）Ｃｓに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量Ｃｓ側に流れ、発光素子ＥＬ側には流れないようにするため、発光素子ＥＬがカットオフとなるように共通接地配線Ｖｃａｔｈの電位を設定しておく。
【００２７】
以上の説明から明らかなように、このＶｔｈキャンセル期間（３）が閾電圧補正動作の通電過程となっている。この通電過程では、ゲートＧを基準電位Ｖｏｆｓに維持したままドライブトランジスタＴｒｄに通電しドライブトランジスタＴｒｄがカットオフしたときそのゲート／ソース間に現れる閾電圧相当の電圧を保持容量Ｃｓに保持する。
【００２８】
期間（４）に進むと、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１が一端オフ状態になる。このときドライブトランジスタＴｒｄのゲートＧはフローティングになるが、ゲート‐ソース間電圧ＶｇｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。
【００２９】
続いて期間（５）に進むと、信号線ＳＬの電位が基準電位Ｖｏｆｓからサンプリング電位（信号電位）Ｖｓｉｇに遷移する。これにより次のサンプリング動作及び移動度補正動作（信号書込み及び移動度μキャンセル）の準備が完了する。
【００３０】
信号書込み／移動度μキャンセル期間（６）に入ると、走査線ＷＳが高電位側に遷移してサンプリングトランジスタＴｒ１がオン状態となる。従ってドライブトランジスタＴｒｄのゲート電位は信号電位Ｖｓｉｇとなる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるため、ドライブトランジスタＴｒｄのドレイン‐ソース間電流Ｉｄｓは発光素子容量に流れ込み、充電を開始する。したがってドライブトランジスタＴｒｄのソース電位は上昇を開始し、やがてドライブトランジスタＴｒｄのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｓｉｇのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことができる。
【００３１】
最後に発光期間（７）になると、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソース電位の上昇に他ならない。ドライブトランジスタＴｒｄのソース電位が上昇すると、保持容量Ｃｓのブートストラップ動作により、ドライブトランジスタＴｒｄのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間（７）中ドライブトランジスタＴｒｄのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶで一定に保持される。なお以上の説明では、Ｖｏｆｓ＝Ｖｃａｔｈ＝０ＶとしてＶｇｓを計算している。
【００３２】
以上の説明から明らかなように、各画素回路２は閾電圧補正機能や移動度補正機能を組み込んでおり、ライトスキャナ４は各画素を駆動するため制御信号を走査線ＷＳに供給し、ドライブスキャナ５は高電位と低電位で切換る電源パルスを給電線ＤＳに供給している。ライトスキャナ４の最終段を構成する出力バッファは、走査線ＷＳに接続した多数の画素２からなる負荷を高速で駆動するため、十分な負荷駆動能力が要求される。ドライブスキャナ５の出力バッファは同様の負荷駆動能力に加え、多数の画素２に電源を供給するため大きな電流供給能力も要求される。給電線ＤＳに沿って並ぶすべての画素２に電流を供給するため、十分な電流供給能力を有する出力バッファを、ドライブスキャナ５の最終段に配置する必要がある。この最終段バッファサイズは画素数や必要な電流量が増加するに連れ拡大化する。最終段バッファが広い面積を占めることが、表示装置の画素アレイ部１で構成される画面のサイズを圧迫する原因となってきており、改善する必要がある。
【００３３】
図４は、本発明にかかる表示装置の回路レイアウトを示す模式的な平面図である。理解を容易にするため、図１に示した本発明にかかる表示装置の全体構成を示すブロック図と対応する部分には対応する表記を採用している。図示するように、本発明にかかる表示装置は、１枚の基板０の中央領域に配された画素アレイ部１と、同じ基板０の周辺領域に配された駆動部とからなる。周辺の駆動部は中央の画素アレイ部１を枠状に囲っており、画素アレイ部１からなる画面の額縁のようになっている。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、各走査線ＷＳと各信号線ＳＬとが交差する部分に配された行列状の画素２とを備えている。図では理解を容易にするため、１個の画素２のみを表示し、他は省略してある。各画素は発光素子ＥＬとこれを駆動する薄膜トランジスタとを含む。本実施例では、この薄膜トランジスタはサンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄを含んでいる。
【００３４】
駆動部は、走査線ＷＳ及び信号線ＳＬを通じて各画素２の薄膜トランジスタを動作させ、以って発光素子ＥＬを駆動して画素アレイ部１に画像を表示する。駆動部は薄膜トランジスタで構成された出力バッファを介して画素アレイ部１に接続している。本発明の特徴事項として、出力バッファの薄膜トランジスタは、チャネル領域となる半導体薄膜と、絶縁膜を介してチャネル領域の表側に重なる表ゲート電極と、別の絶縁膜を介してチャネル領域の裏側に重なる裏ゲート電極とからなるサンドイッチ構造を有している。この様に薄膜トランジスタの半導体薄膜を表裏から一対のゲート電極で狭持したサンドイッチ構造とすることで、出力バッファの負荷駆動能力及び電流供給能力を高めることができる。これにより出力バッファひいては駆動部のサイズを大きくとる必要がなくなり、パネルの狭額縁化を達成できる。
【００３５】
各画素２は、少なくともサンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと保持容量Ｃｓとを備えている。サンプリングトランジスタＴｒ１は、その制御端が走査線ＷＳに接続し、その一対の電流端が信号線ＳＬとドライブトランジスタＴｒｄの制御端との間に接続している。ドライブトランジスタＴｒｄは、一対の電流端の一方が発光素子ＥＬに接続し他方が走査線ＷＳと平行に配された給電線ＤＳに接続している。この給電線ＤＳは電源ラインとして機能する。保持容量ＣｓはドライブトランジスタＴｒｄの制御端とドライブトランジスタＴｒｄの一対の電流端の片方との間に接続している。駆動部は、各走査線ＷＳに順次制御信号を供給するライトスキャナ４と、各給電線ＤＳを高電位と低電位とで切換えるドライブスキャナ５と、信号電位と基準電位とが交互に切換る映像信号を各信号線ＳＬに供給する信号セレクタ（水平セレクタ）３とを有する。かかる構成を有する駆動部は、所定のシーケンスに従って制御信号及び映像信号を供給し且給電線ＤＳを高電位と低電位とで切換えて各画素２を駆動し、以って映像信号の信号電位を保持容量Ｃｓに書き込む書込動作及び書き込まれた信号電位に応じて発光素子ＥＬを発光させる点灯動作を含む一連の動作を行う。特徴事項として、ドライブスキャナ５が各給電線ＤＳに高電位及び低電位を切換えて供給するための出力バッファ５Ｂが、サンドイッチ構造の薄膜トランジスタで構成されている。出力バッファ５Ｂの薄膜トランジスタをサンドイッチ構造とすることで、ドライブスキャナ５はその占有面積を拡大することなく、十分な負荷駆動能力及び電流供給能力を備えることができる。またライトスキャナ４も各走査線ＷＳに制御信号を供給するための出力バッファ４Ｂが、サンドイッチ構造の薄膜トランジスタで構成されている。出力バッファ４Ｂの薄膜トランジスタをサンドイッチ構造とすることで、ライトスキャナ４は占有面積を拡大することなく、必要な負荷駆動能力を確保することができる。加えて駆動部は、基板０の外部から接続端子９を介して供給された信号のレベルをシフトして、基板０内のライトスキャナ４もしくはドライブスキャナ５に供給するレベルシフタ８を備えている。レベルシフタ８もライトスキャナ４もしくはドライブスキャナ５にレベルシフトした信号を供給するための出力バッファが、サンドイッチ構造の薄膜トランジスタで構成されている。これによりレベルシフタ８も回路サイズを拡大することなく、必要な信号を駆動部内でライトスキャナ４やドライブスキャナ５に供給することができる。以上のように駆動部の様々な部分に配された出力バッファをサンドイッチ構造の薄膜トランジスタで構成することにより、パネルの狭額縁化を達成することができる。
【００３６】
図５は、図４に示した表示装置に含まれるドライブスキャナ５の構成を示すブロック図である。図示するように、ドライブスキャナ５はシフトレジスタ５Ｓと出力バッファ５Ｂとで構成されている。シフトレジスタ５Ｓはレベルシフタから供給された信号に応じて順次入力信号を各段ごとに出力する。出力バッファ５Ｂはシフトレジスタ５Ｓの各段と、これに対応する給電線ＤＳとの間に接続しており、シフトレジスタ５Ｓ側からの入力信号に応じて電源パルスを対応する給電線ＤＳに出力している。各給電線ＤＳには多数の画素２（ｓｕｂｐｉｘ）が接続しており、大きな負荷となっている。本発明に従って出力バッファ５Ｂはサンドイッチ構造の薄膜トランジスタで構成されており、十分な負荷駆動能力及び電流供給能力を有している。
【００３７】
図６は、出力バッファ５Ｂの回路構成並びに出力バッファ５Ｂを構成する薄膜トランジスタのゲート構造を表す模式図である。図示するように出力バッファ５ＢはＰチャネルトランジスタＴｒＰとＮチャネルトランジスタＴｒＮを電源ラインＶｄｄと接地ラインＶｓｓとの間に直列接続したインバータ構造となっている。ＰチャネルトランジスタＴｒＰのソースＳはＶｄｄに接続し、ドレインＤは出力端子ＯＵＴに接続している。この接続端子ＯＵＴは対応する給電線ＤＳに接続している。Ｎチャネル型トランジスタＴｒＮのドレインＤは出力端子ＯＵＴに接続し、ソースは接地ラインＶｓｓに接続している。一対のトランジスタＴｒＰ及びＴｒＮのゲートＧは共通接続されて入力端子ＩＮになっている。この入力端子ＩＮにはシフトレジスタ（図示せず）の対応する段が接続している。ここでトランジスタＴｒＰ，ＴｒＮは薄膜トランジスタ（ＴＦＴ）である。
【００３８】
ＴＦＴのゲート構造は大別して片側ゲートと両側ゲートに分けられる。さらに片側ゲートはボトムゲート構造とトップゲート構造に分けられる。ボトムゲート構造は基板の上にゲート電極Ｇがパタニング形成され、その上にゲート絶縁膜を介して半導体薄膜が形成されている。一方トップゲート構造は基板の上に下地膜を介して半導体薄膜が形成され、その上にゲート絶縁膜を介してゲート電極Ｇが配されている。
【００３９】
一方両側ゲートはサンドイッチ構造を有しており、チャネル領域となる半導体薄膜と、絶縁膜を介してチャネル領域の表側に重なる表ゲート電極Ｇと、別の絶縁膜を介してチャネル領域の裏側に重なる裏ゲート電極Ｇとからなり、表裏ゲート電極Ｇは共通接続されている。即ち、出力バッファの薄膜トランジスタは、表ゲート電極と裏ゲート電極とが互いに電気的に接続されている。
【００４０】
図７は薄膜トランジスタのゲート電圧／ドレイン電流特性を示すグラフである。図７の上側のグラフは、Ｎチャネル型トランジスタの特性を示し、下側のグラフはＰチャネル型トランジスタの特性を示している。いずれのグラフも、実線のカーブがボトムゲート構造の特性を表し、点線のカーブがサンドイッチ構造の特性を示している。グラフから明らかなように、Ｎチャネル型及びＰチャネル型共に、ボトムゲート構造に比べサンドイッチ構造の方が電流供給能力が高くなっている。この様に電流供給能力の高いサンドイッチ構造の薄膜トランジスタで出力バッファを構成することにより、バッファサイズを拡大することなく負荷に対して必要な電流供給能力を確保することが可能である。グラフから明らかなように、サンドイッチ構造のＴＦＴはボトムゲート構造のＴＦＴに比べ、高い電流供給量が得られる。この試作では約１．２倍の電流供給量が得られている。ボトムゲート構造とサンドイッチゲート構造の電流供給量差は主に実効的なＷ長（表面側＋裏面側）とゲート絶縁膜容量で決まっている。簡易的なモデルとしてはサンドイッチゲート構造は図８にあるようにＴＦＴの並列構成として考えてよい。
【００４１】
図８は、ＴＦＴの動作を模式的に表したダイヤグラムである。図８の上側はトップゲート構造やボトムゲート構造など片側ゲート構造の動作を模式的に表している。一方図８の下側はサンドイッチ構造のＴＦＴの動作を模式的に表している。片側ゲート構造の場合、ゲート電極Ｇと半導体薄膜ＰＳのソース領域Ｓとの間にゲート電圧Ｖｇｓが印加されると、チャネル領域に負のキャリアが集まり、ソースＳとドレインＤとの間に電流が流れる。片側ゲートの場合、ゲート電極Ｇと対面した側にキャリアが集中することになる。
【００４２】
一方サンドイッチ構造の場合、下側ゲート電極Ｇ１と対面するチャネル領域に負のキャリアが集まる。また上側のゲート電極Ｇ２と対面したチャネル領域の部分にも負のキャリアが集まる。この様にチャネル領域を構成する半導体薄膜を上下両側からゲート電極Ｇ１，Ｇ２で狭持することにより、半導体薄膜の上下両面に分かれてキャリアが集まる。片側ゲート構造と両側ゲート構造を比較すれば明らかなように、キャリア密度は明らかに両側ゲート構造のほうが高く、よって片側ゲート構造に比べ大きな電流供給能力を得ることができる。
【００４３】
図９は、出力バッファの別の実施例を示す模式的な回路図である。この出力バッファ５Ｂは入力側ＩＮから出力側ＯＵＴに向かって、４個のインバータをカスケード接続した構成となっている。この実施例の場合、少なくとも最終段のインバータのトランジスタＴｒｐ１，Ｔｒｎ１をサンドイッチ構造とすることで、所要の効果が得られる。この実施例はインバータを直列に複数段接続し、各インバータを構成する薄膜トランジスタのサイズ（Ｗ／Ｌ）を徐々に大きくしていることで出力バッファ５Ｂを構成している。なおＷは薄膜トランジスタのチャネル幅を示し、Ｌはチャネル長を示している。
【００４４】
図１０は、図９に示した出力バッファの等価回路である。特に入力信号ＩＮがハイレベルＨｉで出力信号ＯＵＴがハイレベルＨｉになる場合を表している。トランジスタサイズＷ／Ｌを大きくすればオン抵抗Ｒは下がるが、ゲート容量Ｃは大きくなる。従ってＲＣ時定数で決まるパルスの遅延を考慮すると、十分な負荷駆動能力を確保するためトランジスタサイズを大きくする必要がある。このようなインバータ列によるパルス遅延を最小限に抑えるためにはＴＦＴサイズをｅ倍（ｅ≒２．７２）で大きくしていけばよいという「Ｃ．Ｍｅａｄのｅ倍の定理」がある。最終段のインバータを構成するＰＭＯＳ，ＮＭＯＳをサンドイッチ構造にすることで、ｏｕｔの負荷を十分に駆動できる省レイアウトＴＦＴにすることができる。また、インバータ列のバッファ構成を用いる場合、省レイアウトを実現するために、すべてのＴＦＴでサンドイッチ構造を用いるとよい。
【００４５】
本発明にかかる表示装置は、図１１に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００４６】
本発明にかかる表示装置は、図１２に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００４７】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００４８】
図１３は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００４９】
図１４は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００５０】
図１５は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００５１】
図１６は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００５２】
図１７は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５３】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素の構成例を示す回路図である。
【図３】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図４】本発明にかかる表示装置の基板レイアウトを示す平面図である。
【図５】図４に示した表示装置に含まれるドライブスキャナの構成を示すブロック図である。
【図６】図５に示したドライブスキャナの出力バッファを示す模式図である。
【図７】薄膜トランジスタのゲート電圧／ドレイン電流特性を示すグラフである。
【図８】薄膜トランジスタのゲート構造を示す模式図である。
【図９】ドライブスキャナの出力バッファの他の実施例を示す回路図である。
【図１０】図９に示した出力バッファの等価回路図である。
【図１１】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１２】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１３】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１４】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１５】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１６】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図１７】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図１８】発光素子の電流／輝度特性を示すグラフである。
【図１９】発光素子の電流／電圧特性を示すグラフである。
【図２０】発光素子の駆動方式を示す模式図である。
【符号の説明】
【００５４】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、５Ｂ・・・出力バッファ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・保持容量
【図１】
2009099777.tif 000003
【図２】
2009099777.tif 000004
【図３】
2009099777.tif 000005
【図４】
2009099777.tif 000006
【図５】
2009099777.tif 000007
【図６】
2009099777.tif 000008
【図７】
2009099777.tif 000009
【図８】
2009099777.tif 000010
【図９】
2009099777.tif 000011
【図１０】
2009099777.tif 000012
【図１１】
2009099777.tif 000013
【図１２】
2009099777.tif 000014
【図１３】
2009099777.tif 000015
【図１４】
2009099777.tif 000016
【図１５】
2009099777.tif 000017
【図１６】
2009099777.tif 000018
【図１７】
2009099777.tif 000019
【図１８】
2009099777.tif 000020
【図１９】
2009099777.tif 000021
【図２０】
2009099777.tif 000022