(57)【要約】【課題】立ち上がり特性が制御可能な電源回路および電源システムを提供する。【解決手段】電圧出力部１１と、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとを比較し、電圧出力部１１に帰還制御する電圧制御部１２と、帰還電圧Ｖｆｂとして、出力電圧Ｖｏｕｔに等しい第１帰還電圧Ｖｒｅｆ１または出力電圧Ｖｏｕｔを分圧して得た第２帰還電圧Ｖｒｅｆを選択する第１選択回路１３と、基準電圧Ｖｆｒｅとして、第１基準電圧Ｖｒｅｆ１または第２基準電圧Ｖｒｅｆ２を選択する第２選択回路１４と、第２帰還電圧Ｖｆｂ２と第２基準電圧Ｖｒｅｆ２とを比較する比較回路１５とを有し、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２以下のときに、第１帰還電圧Ｖｆｂ１および第１基準電圧Ｖｒｅｆ１を選択し、以上のときに、第２帰還電圧Ｖｆｂ２および第２基準電圧Ｖｒｅｆ２を選択する電圧選択手段１６と、を具備する。【選択図】図１
2009171670.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧と基準電位間に接続され、前記電源電圧を変圧した出力電圧を出力する電圧出力部と、
前記出力電圧に応じた帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧に等しくなるように前記電圧出力部に帰還制御する電圧制御部と、
前記帰還電圧として、前記出力電圧に等しい第１帰還電圧または前記出力電圧を分圧して得た第２帰還電圧を選択する第１選択回路と、
前記基準電圧として、前記第１帰還電圧の基準となる第１基準電圧または前記第２帰還電圧の基準となる第２基準電圧を選択する第２選択回路と、
前記第２帰還電圧と前記第２基準電圧とを比較する比較回路とを有し、
前記第２帰還電圧が前記第２基準電圧以下のときに、前記第１帰還電圧および前記第１基準電圧を選択し、
前記第２帰還電圧が前記第２基準電圧以上のときに、前記第２帰還電圧および前記第２基準電圧を選択する電圧選択手段と、
を具備することを特徴とする電源回路。
【請求項２】
前記出力電圧が前記第１基準電圧をトラッキングし、前記第２帰還電圧が前記第２基準電圧に等しくなる設定電圧まで立ち上がる第１制御モードと、前記出力電圧が前記設定電圧に維持される第２制御モードとを具備することを特徴とする請求項１に記載の電源回路。
【請求項３】
電源電圧と基準電位間に接続され、前記電源電圧を変圧した出力電圧を出力する電圧出力部と、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧に等しくなるように前記電圧出力部に帰還制御する電圧制御部と、前記帰還電圧として、前記出力電圧に等しい第１帰還電圧または前記出力電圧を分圧して得た第２帰還電圧を選択する第１選択回路と、前記基準電圧として、前記第１帰還電圧の基準となる第１基準電圧または前記第２帰還電圧の基準となる第２基準電圧を選択する第２選択回路と、前記第２帰還電圧と前記第２基準電圧とを比較する比較回路とを有し、前記第２帰還電圧が前記第２基準電圧以下のときに、前記第１帰還電圧および前記第１基準電圧を選択し、前記第２帰還電圧が前記第２基準電圧以上のときに、前記第２帰還電圧および前記第２基準電圧を選択する電圧選択手段とを備えた複数の電源回路を具備し、
前記第２帰還電圧が前記第２基準電圧に等しくなる設定電圧が一番高い前記電源回路をマスターとし、前記マスターを除く前記電源回路をスレーブとし、前記マスターは、予め前記第２帰還電圧と前記第２基準電圧とを選択し、前記スレーブは、前記第１基準電圧を前記マスターの前記出力電圧に等しく設定することにより、
前記スレーブの前記出力電圧が前記マスターの前記出力電圧をトラッキングし、前記設定電圧まで立ち上がる第１制御モードと、前記スレーブの前記出力電圧が前記設定電圧に維持される第２制御モードとを具備することを特徴とする電源システム。
【請求項４】
前記複数の電源回路の前記第１基準電圧が、前記マスターとは別の外部電源から供給され、前記複数の電源回路の前記出力電圧が前記外部電源から供給される前記第１基準電圧をトラッキングし、前記設定電圧まで立ち上がる第１制御モードと、前記複数の電源回路の前記出力電圧が前記設定電圧に維持される第２制御モードとを具備することを特徴とする請求項３に記載の電源システム。
【請求項５】
前記外部電源は、前記複数の電源回路の前記設定電圧より高い出力電圧と、前記複数の電源回路の前記出力電圧の立ち上がりより遅い立ち上がりとを具備することを特徴とする請求項４に記載の電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路および電源システムに関する。
【背景技術】
【０００２】
集積回路を用いた電子機器では、商用電源からリニアレギュレータ、スイッチングレギュレータ等を用いて複数の電源電圧を生成して使用している。
【０００３】
従来、複数の電源電圧で動作する集積回路に、動作開始信号を用いて複数の電源電圧を同時に印加する場合、電源回路素子の製造ばらつきや経時変化により、各電源電圧の立ち上がり特性にずれが生じる問題があった。そのため、集積回路の動作に支障をきたす恐れがあった。
【０００４】
これに対して、複数の基準電源の立ち上がり・立下がり特性を一致させる複数出力電源回路が知られている（例えば、特許文献１参照）。
【０００５】
特許文献１に開示された電源回路は、原基準電圧から複数の基準電圧を生成する複数出力電源回路であって、原基準電圧の立ち上がり・立下がり特性をもとに、該複数の基準電圧の各々の立ち上がり・立下がり特性を一致させる制御回路を、該複数の基準電圧に各々直列に具備している。  
制御回路は、該複数の基準電圧に直列に接続されたスイッチング手段で構成され、スイッチング手段の制御端子はバイアス回路に接続されている。バイアス回路は、原基準電圧からツェナーダイオード、抵抗素子、容量素子、制御端子、および可変抵抗素子を介して該複数の基準電圧の一端に接続されている。
【０００６】
然しながら、特許文献１に開示された電源回路は、第１出力電圧に遅延させて第２および第３出力電圧の立ち上がり・立下がり特性を一致させるものなので、全ての出力電圧の立ち上がり・立下がり特性を一致させることができないという問題がある。  
また、立ち上がり・立下がり特性を一致させる制御回路が直列に接続されているので、制御回路の電圧損失が発生し、無駄な電力が消費されるという問題がある。
【特許文献１】特開平８−３１７５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、立ち上がり特性が制御可能な電源回路および電源システムを提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様の電源回路は、電源電圧と基準電位間に接続され、前記電源電圧を変圧した出力電圧を出力する電圧出力部と、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧に等しくなるように前記電圧出力部に帰還制御する電圧制御部と、前記帰還電圧として、前記出力電圧に等しい第１帰還電圧または前記出力電圧を分圧して得た第２帰還電圧を選択する第１選択回路と、前記基準電圧として、前記第１帰還電圧の基準となる第１基準電圧または前記第２帰還電圧の基準となる第２基準電圧を選択する第２選択回路と、前記第２帰還電圧と前記第２基準電圧とを比較する比較回路とを有し、前記第２帰還電圧が前記第２基準電圧以下のときに、前記第１帰還電圧および前記第１基準電圧を選択し、前記第２帰還電圧が前記第２基準電圧以上のときに、前記第２帰還電圧および前記第２基準電圧を選択する電圧選択手段と、を具備することを特徴としている。
【０００９】
本発明の一態様の電源システムは、電源電圧と基準電位間に接続され、前記電源電圧を変圧した出力電圧を出力する電圧出力部と、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧に等しくなるように前記電圧出力部に帰還制御する電圧制御部と、前記帰還電圧として、前記出力電圧に等しい第１帰還電圧または前記出力電圧を分圧して得た第２帰還電圧を選択する第１選択回路と、前記基準電圧として、前記第１帰還電圧の基準となる第１基準電圧または前記第２帰還電圧の基準となる第２基準電圧を選択する第２選択回路と、前記第２帰還電圧と前記第２基準電圧とを比較する比較回路とを有し、前記第２帰還電圧が前記第２基準電圧以下のときに、前記第１帰還電圧および前記第１基準電圧を選択し、前記第２帰還電圧が前記第２基準電圧以上のときに、前記第２帰還電圧および前記第２基準電圧を選択する電圧選択手段とを備えた複数の電源回路を具備し、前記第２帰還電圧が前記第２基準電圧に等しくなる設定電圧が一番高い前記電源回路をマスターとし、前記マスターを除く前記電源回路をスレーブとし、前記マスターは、予め前記第２帰還電圧と前記第２基準電圧とを選択し、前記スレーブは、前記第１基準電圧を前記マスターの前記出力電圧に等しく設定することにより、前記スレーブの前記出力電圧が前記マスターの前記出力電圧をトラッキングし、前記設定電圧まで立ち上がる第１制御モードと、前記スレーブの前記出力電圧が前記設定電圧に維持される第２制御モードとを具備することを特徴としている。
【発明の効果】
【００１０】
本発明によれば、立ち上がり特性が制御可能な電源回路および電源システムが得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
本発明の実施例１に係る電源回路について図１乃至図３を用いて説明する。図１は実施例１に係る電源回路を示す回路図、図２は電源回路の選択回路を示す回路図、図３は電源回路の動作を示すタイミングチャートである。
【００１３】
図１に示すように、本実施例の電源回路１０は、電源電圧Ｖｉｎと基準電位ＧＮＤ間に接続され、電源電圧Ｖｉｎを変圧した出力電圧Ｖｏｕｔを出力する電圧出力部１１と、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆとを比較し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに等しくなるように電源部１１に帰還制御する電圧制御部１２とを具備している。
【００１４】
更に、電源回路１０は、帰還電圧Ｖｆｂとして、出力電圧Ｖｏｕｔに等しい第１帰還電圧Ｖｆｂ１または出力電圧Ｖｏｕｔを分圧して得た第２帰還電圧Ｖｆｂ２を選択する第１選択回路１３と、基準電圧Ｖｒｅｆとして、第１帰還電圧Ｖｆｂ１の基準となる第１基準電圧Ｖｒｅｆ１または第２帰還電圧Ｖｆｂ２の基準となる第２基準電圧Ｖｒｅｆ２を選択する第２選択回路１４と、第２帰還電圧Ｖｆｂ２と第２基準電圧Ｖｒｅｆｆ２とを比較する比較回路１５とを有し、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２以下のときに、第１帰還電圧Ｖｆｂ１および第１基準電圧Ｖｒｅｆ１を選択し、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２以上のときに、第２帰還電圧Ｖｆｂ２および第２基準電圧Ｖｒｅｆ２を選択する電圧選択手段１６と、を具備している。
【００１５】
電圧出力部１１は、直列接続された第１トランジスタＭ１と第２トランジスタＭ２とを有する出力回路１７と、例えば三角波の繰り返し信号Ｖｏｓｃと制御信号Ｖｅｒとを比較するコンパレータ１８と、コンパレータ１８の比較結果に応じて出力回路１７を駆動する駆動回路１９と、を具備している。
【００１６】
出力回路１７は、第１トランジスタＭ１が、例えばｐチャネル絶縁ゲート電界効果トランジスタ（以下、ｐ−ＭＯＳトランジスタと言う）であり、第２トランジスタＭ２が、例えばｎチャネル絶縁ゲート電界効果トランジスタ（以下、ｎ−ＭＯＳトランジスタと言う）であり、所謂トーテンポール型に接続されている。
【００１７】
第１トランジスタＭ１のソースが電源電圧Ｖｉｎに接続され、第１トランジスタＭ１のドレインが第２トランジスタＭ２のドレインに接続され、第２トランジスタＭ２のソースが基準電位ＧＮＤに接続されている。第１および第２トランジスタＭ１、Ｍ２のゲートが制御回路１９にそれぞれ接続されている。
【００１８】
第１トランジスタＭ１のドレインと第２トランジスタＭ２のドレインの接続ノードＮ１には、出力回路１７のＰＷＭ制御された直流電圧を平滑化するインダクタＬとキャパシタＣとの平滑回路が接続され、例えば電源電圧Ｖｉｎが３〜５Ｖに対して１．２〜３．３Ｖ程度の平滑化された出力電圧Ｖｏｕｔが負荷（図示せず）に供給される。
【００１９】
電圧制御部１２は、負入力端子が第１選択回路１３の共通端子ｚに接続され、正入力端子が第２選択回路１４の共通端子ｚに接続され、出力端子がコンパレータ１８の正入力端子に接続された差動増幅器２０を具備している。
【００２０】
第１選択回路１３および第２選択回路１４は、例えばＭＯＳトランジスタを有する双投スイッチである（以後、選択回路を双投スイッチともいう）。  
双投スイッチは、第１端子ｘと、第２端子ｙと、共通端子ｚとを有し、第１端子ｘはノーマリーオン接点であり、第２端子ｙはノーマリーオフ接点である。
【００２１】
第１選択回路１３は、第１端子ｘが出力電圧Ｖｏｕｔに等しい第１帰還電圧Ｖｆｂ１に接続され、第２端子ｙが出力電圧Ｖｏｕｔを分圧して第２帰還電圧Ｖｆｂ２を生成する抵抗Ｒ１、Ｒ２の接続ノードＮ２に接続されている。  
ここで、差動増幅器２０が安定に動作するように、第１端子ｘは抵抗Ｒ３を介して基準電位ＧＮＤに接続しておくことが望ましい。
【００２２】
双投スイッチ１４は、第１端子ｘが外部から供給される第１基準電圧Ｖｒｅｆ１に接続され、第２端子ｙが内部の第２基準電圧Ｖｒｅｆ２に接続されている。
【００２３】
比較回路１５は、例えばコンパレータで、正入力端子がノードＮ２に接続され、負入力端子が第２基準電圧Ｖｒｅｆ２に接続され、出力端子が第１選択回路１３および第２選択回路１４の制御端子に接続されている。
【００２４】
比較回路１５は、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２以下のときに、“Ｌ”レベルの選択信号Ｖｓｌｔを出力し、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２以上のときに、Ｈ”レベルの選択信号Ｖｓｌｔを出力する。
【００２５】
図２は、ＭＯＳトランジスタを２個用い、互いに相補的に作動するように構成した双投スイッチ１３を示す回路図である。  
図２に示すように、ソースが共通接続されたｎ−ＭＯＳトランジスタ３０、３１と、ｎ−ＭＯＳトランジスタ３０のゲートとｎ−ＭＯＳトランジスタ３１のゲートとを接続するインバータ３２とを具備している。
【００２６】
双投スイッチ１３は、選択信号Ｖｓｌｔが“Ｌ”レベルの時に、ｎ−ＭＯＳトランジスタ３０がオン、ｎ−ＭＯＳトランジスタ３１がオフになり、選択信号Ｖｓｌｔが“Ｈ”レベルの時に、ｎ−ＭＯＳトランジスタ３０がオフ、ｎ−ＭＯＳトランジスタ３１がオンになる。
【００２７】
従って、ｎ−ＭＯＳトランジスタ３０、３１の共通接続されたソースが、双投スイッチ１３の共通端子ｚとなり、インバータ３２を介したｎ−ＭＯＳトランジスタ３０のドレインが双投スイッチ１３の第１端子ｘとなり、ｎ−ＭＯＳトランジスタ３１のドレインが双投スイッチ13の第２端子ｙとなる。双投スイッチ１４についても、同様であり、その説明は省略する。
【００２８】
電源回路１０は、外部から動作開始信号ＥＮが入力されると、電源回路１０に電源が供給され、電圧出力部１１、電圧制御部１２、電圧選択手段１６が動作を開始するように設定されている。
【００２９】
電圧出力部１１は、出力回路１７に時定数の大きなインダクタＬとキャパシタＣの平滑回路が接続されているので、電圧制御部１２、電圧選択手段１６に比べて、立ち上がりが遅くなる。即ち、出力電圧Ｖｏｕｔの立ち上がり時間に比べて、電圧制御部１２、電圧選択手段１６の立ち上がり時間はほぼ無視できるレベルにある。
【００３０】
図３は電源回路１０の動作を示すタイミングチャートで、外部から動作開始信号ＥＮが入力されると同時に、外部からランプ状に立ち上がる第１基準信号Ｖｒｅｆ１が入力される場合を示している。
【００３１】
図３に示すように、時間ｔがｔ０のときに、電源回路１０に動作開始信号ＥＮが入力されると、電圧制御部１２、電圧選択手段１６が瞬時に動作を開始し、第２帰還電圧Ｖｒｅｆ２が第２基準電圧Ｖｒｅｆ２以下なので、選択信号Ｖｓｌｔは“Ｌ”レベルになる。
【００３２】
これにより、帰還電圧Ｖｆｂとして第１帰還電圧Ｖｆｂ１が選択され、基準信号として第１基準信号Ｖｒｅｆ１が選択される。  
出力電圧Ｖｏｕｔは、第１帰還電圧Ｖｆｂ１がランプ状に立ち上がる第１基準信号Ｖｒｅｆ１に等しくなるように帰還制御されるので、第１基準信号Ｖｒｅｆ１をトラッキングして立ち上がる。
【００３３】
次に、時間ｔがｔ１のときに、出力電圧Ｖｏｕｔが、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２に等しくなる設定電圧Ｖｓｅｔに達すると、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２以上なので、選択信号Ｖｓｌｔは“Ｈ”レベルになる。
【００３４】
これにより、帰還電圧Ｖｆｂとして第２帰還電圧Ｖｆｂ２が選択され、基準信号として第２基準信号Ｖｒｅｆ２が選択される。  
出力電圧Ｖｏｕｔは、第２帰還電圧Ｖｆｂ２が一定の第２基準信号Ｖｒｅｆ２に等しくなるように帰還制御されるので、設定電圧Ｖｓｅｔに維持される。
【００３５】
ここで、出力電圧Ｖｏｕｔが設定電圧Ｖｓｅｔに達し、選択信号Ｖｓｌｔが“Ｈ”レベルになった後は、選択信号Ｖｓｌｔは“Ｈ”レベルに保持されるようにしておく必要がある。  
具体的には、比較回路１５の出力端に、動作開始信号ＥＮが入力される度にリセットされるＲＳフリップフロップを接続し、比較回路１５が“Ｈ”レベルを出力すると、ＲＳフリップフロップが比較回路１５の出力をラッチし、“Ｈ”レベルを保持し続けるようにすれば良い。
【００３６】
時間ｔがｔ０〜ｔ１のときが、出力電圧Ｖｏｕｔが第１基準電圧Ｖｒｅｆ１をトラッキングして立ち上がる第１制御モードであり、時間ｔがｔ１以降のときが、出力電圧Ｖｏｕｔが設定電圧Ｖｓｅｔに維持される第２制御モードである。
【００３７】
従って、第１基準電圧Ｖｒｅｆ１をトラッキングして、出力電圧Ｖｏｕｔを設定電圧Ｖｓｅｔまで立ち上げることが可能である。
【００３８】
以上説明したように、本実施例の電源回路１０は、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２以下のときに、第１帰還電圧Ｖｆｂ１および第１基準電圧Ｖｒｅｆ１を選択し、第２帰還電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２以上のときに、第２帰還電圧Ｖｆｂ２および第２基準電圧Ｖｒｅｆ２を選択する電圧選択手段１６を具備している。
【００３９】
その結果、第１基準電圧Ｖｒｅｆ１をトラッキングして、出力電圧Ｖｏｕｔを設定電圧Ｖｓｅｔまで立ち上げることができる。従って、立ち上がり特性が制御可能な電源回路１０が得られる。
【００４０】
ここでは、第１基準電圧Ｖｒｅｆ１がランプ状に立ち上がる場合について説明したが、階段状、指数関数状、Ｓ字状に立ち上がる電圧であっても構わない。第１基準電圧Ｖｒｅｆ１の立ち上がり特性に応じて、電源回路１０の起動特性をフレキシブルに設定することができる。
【００４１】
第１および第２選択回路１３、１４が、ｎ−ＭＯＳトランジスタを２個用いた双投スイッチである場合について説明したが、ｐ―ＭＯＳトランジスタとｎ−ＭＯＳトランジスタを有するトランスミッションゲートを用いた双投スイッチとしても構わない。
【００４２】
出力回路１７の第１および第２トランジスタＭ１、Ｍ２がＭＯＳトランジスタである場合について説明したが、バイポーラトランジスタや絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成することもできる。  
バイポーラトランジスタやＩＧＢＴを用いる場合には、ＭＯＳトランジスタと異なり寄生ダイオードを有していないので、回生電流を逃がすためのダイオードを外付けする必要がある。
【００４３】
電圧出力部１０が、降圧型のＤＣ―ＤＣコンバータである場合について説明したが、別の電圧出力部であっても構わない。  
例えば図４（ａ）に示す昇圧型のＤＣ―ＤＣコンバータでも構わない。また、図４（ｂ）に示す、リニアレギュレータであっても構わない。
【００４４】
繰り返し信号Ｖｏｓｃが三角波の場合について説明したが、他の繰り返し信号、例えば台形波であっても構わない。
【実施例２】
【００４５】
本発明の実施例２に係る電源システムについて、図５および図６を用いて説明する。図５は電源システムの構成を示すブロック図、図６は電源システムの動作を、比較例と対比して示すタイミングチャートで、図６（ａ）が本実施例を示すタイミングチャート、図６（ｂ）が比較例を示すタイミングチャートである。
【００４６】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。  
本実施例が実施例１と異なる点は、マスター電源とスレーブ電源を設け、スレーブ電源がマスター電源をトラッキングして立ち上がるようにしたことにある。
【００４７】
即ち、図５に示すように、本実施例の電源システム５０は、電源回路１０と同じ３つの電源回路５１、５２、５３と、電源回路５１、５２、５３に動作開始信号ＥＮを供給するシステムコントラ５４とを具備している。  
電源システム５０は、動作開始信号ＥＮにより立ち上がり、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３を負荷であるシステムＬＳＩ５５に供給する。
【００４８】
電源回路５１の設定電圧Ｖｓｅｔ１は、電源回路５２、５３の設定電圧Ｖｓｅｔ２、Ｖｓｅｔ３より高く設定されている。電源回路５３の設定電圧Ｖｓｅｔ３は、電源回路５２の設定電圧Ｖｓｅｔ２より高く設定されている。即ち、Ｖｓｅｔ２＜Ｖｓｅｔ３＜Ｖｓｅｔ１なる関係にある。
【００４９】
電源回路５１は、予め第２帰還電圧Ｖｆｂ２、第２基準電圧Ｖｒｅｆ２が選択されるように、第１および第２選択回路１３、１４が固定されている。  
電源回路５２、５３の第１基準電圧Ｖｒｅｆ１として、電源回路５１の出力電圧Ｖｏｕｔ１が供給されている。  
これにより、電源システム５０は、設定電圧Ｖｓｅｔが一番高い電源回路５１がマスターとなり、電源回路５２、５３がスレーブとして動作する。スレーブ５２、５３の出力電圧Ｖｏｕｔ２、Ｖｏｕｔ３がマスター５１の出力電圧Ｖｏｕｔ１をトラッキングし、設定電圧Ｖｅｓｔ２、Ｖｓｅｔ３まで立ち上がる。
【００５０】
図６は電源システム５０の動作を比較例と対比して示すタイミングチャートで、図６（ａ）が本実施例を示すタイミングチャート、図６（ｂ）が比較例を示すタイミングチャートである。  
ここで比較例とは、電源回路５１、５２、５３において、予め第２帰還電圧Ｖｆｂ２、第２基準電圧Ｖｒｅｆ２が選択されるように、第１および第２選択回路１３、１４が固定されている電源システムを意味している。始めに、比較例について説明する。
【００５１】
図６（ｂ）に示すように、比較例では、電源回路５１、５２、５３の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３は、動作開始信号ＥＮによりそれぞれ独立に立ち上がるので、電源回路５１、５２、５３に用いられる素子の製造ばらつきや経時変化により、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３の立ち上がり特性にずれが生じる。例えば立ち上がりの傾きが一定とならず、立ち上がり特性にばらつきが生じる。
【００５２】
一方、本実施例では、動作開始信号ＥＮにより、電源回路５１の出力電圧Ｖｏｕｔ１は独立して設定電圧Ｖｓｅｔ１まで立ち上がり、電源回路５２、５３の出力電圧Ｖｏｕｔ２、Ｖｏｕｔ３は、電源回路５１の出力電圧Ｖｏｕｔ１をトラッキングして、設定電圧Ｖｓｅｔ２、Ｖｓｅｔ３まで立ち上がる。
【００５３】
その後、電源回路５１、５２、５３の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３は、独立して設定電圧Ｖｓｅｔ１、Ｖｓｅｔ２、Ｖｓｅｔ３に維持される。
【００５４】
具体的には、時間ｔ１で、電源回路５２の出力電圧Ｖｏｕｔ２は設定電圧Ｖｓｅｔ２に達し、出力電圧Ｖｏｕｔ２は設定電圧Ｖｓｅｔ２に維持される。  
時間ｔ２で、電源回路５３の出力電圧Ｖｏｕｔ３は設定電圧Ｖｓｅｔ３に達し、出力電圧Ｖｏｕｔ３は設定電圧Ｖｓｅｔ３に維持される。  
時間ｔ３で、電源回路５１の出力電圧Ｖｏｕｔ１は設定電圧Ｖｓｅｔ１に達し、出力電圧Ｖｏｕｔ１は設定電圧Ｖｓｅｔ１に維持される。  
従って、電源回路５１は、時間ｔ３までが第１制御モードであり、それ以降が第２制御モードである。電源回路５２は、時間ｔ１までが第１制御モードであり、それ以降が第２制御モードである。電源回路５３は、時間ｔ２までが第１制御モードであり、それ以降が第２制御モードである。
【００５５】
これにより、電源システム５０の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３を、素子の製造ばらつきや経時変化に影響されることなく、揃って立ち上げることが可能である。
【００５６】
以上説明したように、本実施例の電源システム５０は、設定電圧Ｖｓｅｔが一番高い電源回路５１をマスターとし、電源回路５２、５３をスレーブとして動作させている。  
その結果、電源回路５２、５３の出力電圧Ｖｏｕｔ２、Ｖｏｕｔ３が、電源回路５１の出力電圧Ｖｏｕｔ１をトラッキングして、設定電圧Ｖｓｅｔ２、Ｖｓｅｔ３まで立ち上げることができる。従って、立ち上がり特性が制御可能な電源システム５０が得られる。
【００５７】
ここでは、スレーブとなる電源回路が２つの場合について説明したが、スレーブとなる電源回路の数には特に制限はない。
【００５８】
電源回路５１、５２、５３の出力電圧が、Ｖｓｅｔ２＜Ｖｓｅｔ３＜Ｖｓｅｔ１なる関係にある場合について説明したが、Ｖｓｅｔ２＝Ｖｓｅｔ３＜Ｖｓｅｔ１なる関係であっても構わない。  
更には、Ｖｓｅｔ２＝Ｖｓｅｔ３＝Ｖｓｅｔ１なる関係とすることも可能である。その場合いずれの電源回路をマスターとしても構わない。
【実施例３】
【００５９】
本発明の実施例３に係る電源システムについて、図７を用いて説明する。図７は電源システムの構成を示すブロック図である。本実施例において、上記実施例２と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。  
本実施例が実施例２と異なる点は、第１基準電圧を外部電源から供給するようにしたことにある。
【００６０】
即ち、図７に示すように、電源回路６０は、電源回路５１、５２、５３の第１基準電圧Ｖｒｅｆ１が外部電源６１から供給されている。
【００６１】
これにより、電源回路５１、５２、５３の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３は、外部電源６１から供給される電圧にトラッキングして、設定電圧Ｖｓｅｔ１、Ｖｓｅｔ２、Ｖｓｅｔ３まで立ち上がる。  
その後、電源回路５１、５２、５３の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３は、独立して設定電圧Ｖｓｅｔ１、Ｖｓｅｔ２、Ｖｓｅｔ３に維持される。
【００６２】
外部電源６１は、電源回路５１、５２、５３の設定電圧Ｖｓｅｔ１、Ｖｓｅｔ２、Ｖｓｅｔ３より高い出力電圧を有していること、および電源回路５１、５２、５３の出力電圧の立ち上がり特性より遅い立ち上がり特性を有していることが必要である。
【００６３】
以上説明したように、本実施例の電源システム６１は、電源回路５１、５２、５３の第１基準電圧を外部電源１６から供給している。  
その結果、外部電源１６から供給される電圧の立ち上がり特性に応じて、電源システム６１の起動特性をフレキシブルに設定することができる利点がある。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１に係る電源回路の構成を示す回路図。
【図２】本発明の実施例１に係る電源回路の選択回路を示す回路図。
【図３】本発明の実施例１に係る電源回路の動作を示すタイミングチャート。
【図４】本発明の実施例１に係る電源回路の別の電圧出力部を示す回路図。
【図５】本発明の実施例２に係る電源システムの構成を示すブロック図。
【図６】本発明の実施例２に係る電源システムの動作を比較例と対比して示すタイミングチャートで、図６（ａ）が本実施例を示すタイミングチャート、図６（ｂ）が比較例を示すタイミングチャート。
【図７】本発明の実施例３に係る電源システムの構成を示すブロック図。
【符号の説明】
【００６５】
１０、５１、５２、５３  電源回路
１１  電圧出力部
１２  電圧制御部
１３  第１選択回路
１４  第２選択回路
１５  比較回路
１６  電圧選択手段
１７  出力回路
１８  コンパレータ
１９  駆動回路
２０  差動増幅器
Ｍ１  第１トランジスタ
Ｍ２  第２トランジスタ
Ｌ  インダクタ
Ｃ  キャパシタ
Ｒ１、Ｒ２、Ｒ３  抵抗
Ｖｉｎ  電源電圧
Ｖｏｕｔ  出力電圧
Ｖｆｂ  帰還電圧
Ｖｆｂ１  第１帰還電圧
Ｖｆｂ２  第２帰還電圧
Ｖｒｅｆ  基準電圧
Ｖｒｅｆ１  第１基準電圧
Ｖｒｅｆ２  第２基準電圧
３０、３１  ｎ−ＭＯＳトランジスタ
３２  インバータ
５０、６０  電源システム
５４  システムコントローラ
５５  システムＬＳＩ
６１  外部電源
【図１】
2009171670.tif 000003
【図２】
2009171670.tif 000004
【図３】
2009171670.tif 000005
【図４】
2009171670.tif 000006
【図５】
2009171670.tif 000007
【図６】
2009171670.tif 000008
【図７】
2009171670.tif 000009