(57)【要約】【課題】フィルタ部品に減衰極を追加して、減衰性能を向上させたものであるとともに、その際に回路全体のサイズを最小化しつつ、減衰極の位置の調整も可能であるフィルタ装置を提供する。【解決手段】入力端子、出力端子、およびグランド端子の各端子を有した３端子フィルタ等であるフィルタ部品と、前記グランド端子に接続されているグランドと、を備えたフィルタ装置であって、前記グランド端子と前記グランドは、所定のインダクタンスを有するインダクタンス要素と；所定のキャパシタンスを有するキャパシタンス要素と；が互いに並列に接続された回路を介して、互いに接続されている構成のフィルタ装置とする。【選択図】図１
2009021725.tif 000002
【特許請求の範囲】
【請求項１】
入力端子、出力端子、およびグランド端子の各端子を有し、前記入力端子と出力端子は、所定のインダクタンスを有する第１インダクタと第２インダクタを直列に介して互いに接続されている一方、前記グランド端子は、前記第１インダクタと第２インダクタの間に所定のキャパシタンスを有するキャパシタを介して接続されている、フィルタ部品と、
前記グランド端子に接続されているグランドと、を備えたフィルタ装置であって、
前記グランド端子と前記グランドは、所定のインダクタンスを有するインダクタンス要素を介して接続されており、
更に前記グランド端子と前記グランドとの間において、所定のキャパシタンスを有するキャパシタンス要素が、前記インダクタンス要素と並列に接続されていることを特徴とするフィルタ装置。
【請求項２】
入力端子、出力端子、およびグランド端子の各端子を有した３端子フィルタである、フィルタ部品と、
前記グランド端子に接続されているグランドと、を備えたフィルタ装置であって、
前記グランド端子と前記グランドは、所定のインダクタンスを有するインダクタンス要素を介して接続されており、
更に前記グランド端子と前記グランドとの間において、所定のキャパシタンスを有するキャパシタンス要素が、前記インダクタンス要素と並列に接続されていることを特徴とするフィルタ装置。
【請求項３】
積層基板を有しており、
前記フィルタ部品は、該積層基板上に設けられており、
前記キャパシタンス要素は、該積層基板上に設けられたチップコンデンサにより実現されていることを特徴とする請求項１または請求項２に記載のフィルタ装置。
【請求項４】
前記フィルタ部品は、
ローパスフィルタとして用いられることを特徴とする請求項１から請求項３の何れかに記載のフィルタ装置。
【請求項５】
前記フィルタ部品は、
バンドパスフィルタとして用いられることを特徴とする請求項１から請求項３の何れかに記載のフィルタ装置。
【請求項６】
前記インダクタンス要素は、
前記積層基板に設けられた２個以上のビアホールによって生じる、寄生インダクタンスにより実現されていることを特徴とする請求項３に記載のフィルタ装置。
【請求項７】
前記フィルタ部品と前記チップコンデンサは、前記積層基板における同一の層に配置されており、
前記ビアホールは、前記フィルタ部品または前記チップコンデンサと、層方向に重なる位置に配置されていることを特徴とする請求項６に記載のフィルタ装置。
【請求項８】
入力端子、出力端子、およびグランド端子の各端子を有し、前記入力端子と出力端子は、所定のインダクタンスを有する第１インダクタと第２インダクタを直列に介して互いに接続されている一方、前記グランド端子は、前記第１インダクタと第２インダクタの間に所定のキャパシタンスを有するキャパシタを介して接続されている、フィルタ部品と、
前記グランド端子に、所定のインダクタンスを有するインダクタンス要素を介して接続されているグランドと、
を備えたフィルタ装置であって、
前記グランド端子と前記グランドとの間に、前記インダクタンス要素と並列にチップコンデンサを接続させるための、接続用インターフェースを更に備えたことを特徴とするフィルタ装置。
【請求項９】
請求項１から請求項８の何れかに記載のフィルタ装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された信号にフィルタ処理を施して出力する、フィルタ装置に関する。
【背景技術】
【０００２】
従来ローパスフィルタ等のフィルタ装置は、通信分野を始めとした様々な分野で活用されている。また近年、日本における携帯電話向けのＴＶ放送（いわゆる、ワンセグ放送）のサービスが実用化され、より高性能なフィルタ装置の需要が高まっている。ここでワンセグ放送に関わる信号と、ワンセグ放送にとっての主要な妨害波の発生状況を、図６に示す。なお本図において、横軸は周波数を、縦軸は妨害波等の大きさを表している。
【０００３】
本図のように、ワンセグ放送の信号（６０１）はＵＨＦ帯に存在する一方、これと近接した８２５MHz〜１GHz付近には、携帯電話による妨害波（６０２）が存在する。そして１．５〜２GHz付近にも携帯電話による妨害波（６０３）が幾つか存在する。ワンセグ放送に影響する妨害波は、このように飛び飛びの周波数に比較的狭い帯域で存在している。そこでワンセグ放送受信機においては、これらの妨害波を減衰させるために、理想的には図６における破線（６０４）で示したＬＰＦ特性のフィルタ装置が備えられることになる。
【０００４】
ここでワンセグ放送等を扱う高周波回路の分野では、使用される部品の小型化の傾向が著しく、これはフィルタ部品についても同様である。例えば、ＬＴＣＣ［Low Temperature Co-fired Ceramics：低温同時焼成］多層セラミック基板による表面実装チップ型部品が普及し、上述したＬＰＦ特性のローパスフィルタ部品も僅か２ｍｍ角以下の低コスト部品として市販され、容易に入手できるようになった。このような市販のフィルタ部品は、例えば引用文献（特開２００３−８７０７４号公報）などで開示されている公知技術である。
【０００５】
ところで、このような市販フィルタ部品を利用する際の問題点の一つは、内部の回路が固定されていて外部から変更することができず、従ってフィルタ特性が固定されていて調整できないことである。もし市販フィルタ部品の特性が完璧であればもはや調整する必要自体がないわけだが、実際には帯域外減衰量が不足して性能不十分である場合が多い。
【０００６】
一般的にフィルタ回路は、通過帯域の近傍ほど、減衰量を大きく設計することが難しい。そのためワンセグ放送の場合は、ＵＨＦ帯近傍の妨害波を減衰させることが優先され、その結果、高い周波数帯（１．５〜２GHz）の妨害波に対する減衰特性が十分でない場合が多かった。
【０００７】
しかし、この高い周波数帯の妨害波も、決して放置して良いわけではない。ワンセグ放送も含め、近年の無線通信受信回路では半導体チップ上の差動回路で実現される場合が多いが、一般的に差動回路は、２倍波不要信号に対しては強くても３倍波不要信号に対しては弱い。高い周波数帯（１．５〜２GHz）の妨害波は、ＵＨＦ帯の正規の信号に対して約３倍の周波数帯に属するため、原理的にも放送受信に妨害を与え易いといえる。
【０００８】
このような事情から、既に完成されたフィルタ部品の帯域外減衰特性を調整したいという要求が存在するところ、これに対応したものとしては、例えば特許文献１に開示されているフィルタ装置が挙げられる。かかるフィルタ装置の構成内容（等価回路例）を図７に示す。なお図７における破線部分１００は、入力端子１０１、出力端子１０２、およびグランド端子１０３を備えた、市販のフィルタ部品（３端子フィルタ）を表している。ここでは一例として、引用文献２の第３図に開示されたものをそのまま用いている。
【０００９】
ここで図７に示すフィルタ装置について、各パラメータを図３の表に示す値として算出した場合のフィルタ特性を、図８のＳ１に示す。なお当該グラフの横軸は周波数を、縦軸は減衰の度合（下になる程、減衰量が大きい）を示している。なお参考のため、市販のフィルタ部品単独の場合、すなわち図７においてインダクタＬ１３が挿入されていない場合のフィルタ特性を、図８の破線で示す。
【００１０】
当該グラフで示されているように、上述のフィルタ装置によれば、ＵＨＦ帯域の近傍で生じる妨害波を減衰させるように、減衰極（図８の「減衰極Ａ」）が存在している。そして更に、新たに挿入されたインダクタＬ１３とフィルタ部品内部のキャパシタ（Ｃ２３、Ｃ２４、Ｃ２５）との直列共振によって、新たな減衰極（図８の「減衰極Ｂ」）が生じている。これにより、インダクタＬ１３が挿入されていないものに比べると、１．５〜２ＧＨｚの帯域（図８の着色部）に生じる妨害波を減衰させることが可能となっている。
【特許文献１】特開２０００−１１４９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述のフィルタ装置では、フィルタ部品のグランド端子とグランドとの間にインダクタＬ１３を設けることで新たな減衰極を生じさせ、フィルタ特性を調整可能としている。しかしながら、フィルタ装置の小型化の要請等により、インダクタＬ１３を所望のインダクタンスに設定することが、難しい場合がある。
【００１２】
例えば、上述したフィルタ装置において１．５〜２GHzの帯域の減衰度合をより大きくするべく、減衰極を１．５〜２GHzの帯域にできるだけ近づけたい場合がある。このとき、インダクタＬ１３としては、数百ｐＨのオーダーのインダクタンスのものが必要になることがある。そして一般的に、高周波帯域で使用されるインダクタを作る方法としては、小型・安価なチップ型の高周波インダクタを使う方法（第１の方法）や、ビアや導体パターンが持つ寄生インダクタンスを利用する方法（第２の方法）が挙げられる。
【００１３】
このうち第１の方法では、数ｎＨ以上の比較的大きいオーダーでしかインダクタンスを設定することができず、数百ｐＨのインダクタンスを実現するには不向きである。また第２の方法としては、より具体的には特許文献１にも提案されているように、４個分のビアを直列に繋ぐことや、導体パターンによるスパイラルインダクタンスを併設すること等が挙げられる。しかし、例えばフィルタ装置をワンセグ放送受信用の小型モジュールに適用する場合、モジュール自体のサイズが１cm×１cm×1.5mmの大きさを下回るような超小型となっていることから、ビアや導体パターンの設置スペースを十分確保することが難しく、上記第２の方法も実現困難である。
【００１４】
以上に説明したような事情から、所望のフィルタ特性を実現するために、インダクタＬ１３に要求されるインダクタンスを、小さくすることが望まれる。そこで本発明はかかる問題点に鑑み、フィルタ部品を備えたフィルタ装置であって、所望のフィルタ特性を実現するために必要となるインダクタ（上記のインダクタＬ１３に相当するもの）のインダクタンスを、小さくすることが可能なフィルタ装置の提供を目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明に係るフィルタ装置は、入力端子、出力端子、およびグランド端子の各端子を有し、前記入力端子と出力端子は、所定のインダクタンスを有する第１インダクタと第２インダクタを直列に介して互いに接続されている一方、前記グランド端子は、前記第１インダクタと第２インダクタの間に所定のキャパシタンスを有するキャパシタを介して接続されている、フィルタ部品と、前記グランド端子に接続されているグランドと、を備えたフィルタ装置であって、前記グランド端子と前記グランドは、所定のインダクタンスを有するインダクタンス要素を介して接続されており、更に前記グランド端子と前記グランドとの間において、所定のキャパシタンスを有するキャパシタンス要素が、前記インダクタンス要素と並列に接続されている構成（第１の構成）とする。
【００１６】
本構成によれば、インダクタンス要素と並列にキャパシタンス要素が設けられているため、所望のフィルタ特性を得るために必要なインダクタンス要素のインダクタンスを、小さくすることができる。そのため、例えばインダクタンス要素を多層基板上のVIAの寄生インダクタンスで実現する場合、必要なVIA数を著しく削減することが可能になり、回路全体の小型化が容易になる。また、インダクタンス要素だけでなく、キャパシタンス要素の特性を適切に調整することで、フィルタ特性を調整することも可能となる。
【００１７】
また本発明に係るフィルタ装置は、入力端子、出力端子、およびグランド端子の各端子を有した３端子フィルタである、フィルタ部品と、前記グランド端子に接続されているグランドと、を備えたフィルタ装置であって、前記グランド端子と前記グランドは、所定のインダクタンスを有するインダクタンス要素を介して接続されており、更に前記グランド端子と前記グランドとの間において、所定のキャパシタンスを有するキャパシタンス要素が、前記インダクタンス要素と並列に接続されている構成（第２の構成）とする。
【００１８】
本構成によれば、３端子フィルタであるフィルタ部品を用いて構成されたフィルタ装置において、グランド端子とグランドの間に設けられたインダクタンス要素だけでなく、キャパシタンス要素の特性を適切に調整することで、フィルタ特性を調整することが可能となる。そのため、あるフィルタ特性を実現するにあたり、インダクタンス要素の特性を調整しようとすると製品が大型化してしまう場合であっても、代わりにキャパシタンス要素の特性を調整することにより対応可能となる。その結果、製品の大型化を極力回避しつつも、フィルタ特性の設定における自由度をより向上させることができる。
【００１９】
なお「３端子フィルタ」は、入力端子、出力端子、およびグランド端子を備えた、インダクタやキャパシタが組合わされて成るＬＣフィルタのことである。３端子フィルタ自体は公知であるため、その詳細な説明は省略する。
【００２０】
また上記第１または第２の構成において、積層基板を有しており、前記フィルタ部品は、該積層基板上に設けられているとともに、前記キャパシタンス要素は、該積層基板上に設けられたチップコンデンサにより実現されている構成（第３の構成）としても良い。
【００２１】
本構成によれば、前記キャパシタンス要素の効果によって、減衰極を所望の周波数で発生させるために必要な前記インダクタンス要素の値を、従来よりも小さくすることができる。その結果、例えば前記インダクタンス要素を多層基板上のVIAの寄生インダクタンスで実現する場合、必要なVIA数を著しく削減することが可能になり、回路全体の小型化が容易になる。
【００２２】
また上記第１から第３の構成におけるフィルタ部品としては、ローパスフィルタとして用いられるもの（第４の構成）や、バンドパスフィルタとして用いられるもの（第５の構成）としてもよい。また上記第３の構成におけるインダクタンス要素としては、前記積層基板に設けられた２個以上のビアホールによって生じる、寄生インダクタンスにより実現されているもの（第６の構成）としても良い。また当該第６の構成において、前記フィルタ部品と前記チップコンデンサは、前記積層基板における同一の層に配置されており、前記ビアホールは、前記フィルタ部品または前記チップコンデンサと、層方向に重なる位置に配置されている構成（第７の構成）としても良い。
【００２３】
また本発明に係るフィルタ装置は、入力端子、出力端子、およびグランド端子の各端子を有し、前記入力端子と出力端子は、所定のインダクタンスを有する第１インダクタと第２インダクタを直列に介して互いに接続されている一方、前記グランド端子は、前記第１インダクタと第２インダクタの間に所定のキャパシタンスを有するキャパシタを介して接続されている、フィルタ部品と、前記グランド端子に、所定のインダクタンスを有するインダクタンス要素を介して接続されているグランドと、を備えたフィルタ装置であって、前記グランド端子と前記グランドとの間に、前記インダクタンス要素と並列にチップコンデンサを接続させるための、接続用インターフェースを更に備えた構成（第８の構成）とする。
【００２４】
本構成によれば、接続用インターフェースにチップコンデンサを接続することで、上記第１の構成に係るフィルタ装置を得ることが可能である。そのため、種々の状況（例えば、目標とするフィルタ特性等）を考慮してキャパシタンスのチップコンデンサを選定し、これを接続用インターフェースに接続させることで、極力状況に適合したフィルタ特性を有するフィルタ装置を得ることが可能となる。
【００２５】
また上記第１から第８の何れかの構成に係るフィルタ装置を備えた電子機器であれば、上記構成により得られる利点を享受することができる。
【発明の効果】
【００２６】
上述した通り、本発明に係るフィルタ装置によれば、インダクタンス要素と並列にキャパシタンス要素が設けられているため、所望のフィルタ特性を得るために必要なインダクタンス要素のインダクタンスを、小さくすることができる。そのため、例えばインダクタンス要素を多層基板上のVIAの寄生インダクタンスで実現する場合、必要なVIA数を著しく削減することが可能になり、回路全体の小型化が容易になる。また、インダクタンス要素だけでなく、キャパシタンス要素の特性を適切に調整することで、フィルタ特性を調整することも可能となる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施形態について、３端子フィルタ部品を用いて構成されたフィルタ装置を挙げて、以下に説明する。まず当該フィルタ装置の構成概略（等価回路）について、図１を参照しながら説明する。
【００２８】
図に示すように当該フィルタ装置１は、３端子フィルタ部品（以下、適宜「フィルタ部品」と称する）１００、入力端子１１、出力端子１２、インダクタＬ１３、キャパシタＣなどを備えている。
【００２９】
フィルタ部品１００は、フィルタ入力端子１０１、フィルタ出力端子１０２、グランド端子１０３の３端子を備えた、一般的に流通している３端子フィルタ部品である。なおフィルタ部品１００の回路構成は、ここでは図７に示されているものと同様の３端子フィルタを採用している。
【００３０】
より具体的には、フィルタ入力端子１０１とフィルタ出力端子１０２の間には、インダクタＬ１１とキャパシタＣ１１との並列回路、およびインダクタＬ１２とキャパシタＣ１２との並列回路が、直列に接続されている。また、入力端子１０１とインダクタＬ１１との中間点、インダクタＬ１１とインダクタＬ１２との中間点、およびインダクタＬ１２と出力端子１０２との中間点は、それぞれキャパシタＣ１３、キャパシタＣ１４、およびキャパシタＣ１５を介して、グランド端子１０３に接続されている。
【００３１】
入力端子１１は、フィルタ装置１と外部装置とを接続するための端子であり、外部から入力される信号は、フィルタ入力端子１０１に伝送されるようになっている。また出力端子１２は、フィルタ装置１と外部装置とを接続するための端子であり、フィルタ出力端子１０２から出力される信号は、当該外部装置に伝送されるようになっている。つまりフィルタ処理されるべき信号は、入力端子１１に入力され、フィルタ処理がなされた後、出力端子１２から出力されることになる。
【００３２】
インダクタＬ１３およびキャパシタＣは、グランド端子１０３とグランドとの間に、互いに並列に接続されて挿入されているものであり、それぞれ所定のインダクタンス、所定のキャパシタンスを有している。インダクタＬ１３やキャパシタＣは、種々の態様によって実現され得るが、その具体例については改めて説明する。
【００３３】
以上に説明したように、本実施形態のフィルタ装置１は、図７で示した構成のフィルタ装置（以下、適宜「従来品」と称する）に対して、新たにキャパシタＣがインダクタＬ１３と並列に挿入されたものと同等の構成となっている。かかる構成を採用することにより、従来品に比べて、所望のフィルタ特性を得るために必要なインダクタＬ１３のインダクタンスを、小さくすることが可能となっている。そのため、後述するように、インダクタＬ１３を多層基板上のVIAの寄生インダクタンスで実現するにあたり、必要なVIA数を著しく削減することが可能になり、回路全体の小型化が容易になる。
【００３４】
また、インダクタＬ１３だけでなく、キャパシタＣの特性を適切に調整することで、フィルタ特性を調整することも可能となっており、ひいては、インダクタＬ１３を変えることなく、フィルタ特性の設定における自由度が向上したものとなっている。
【００３５】
つまり特許文献１によると、フィルタとグランドの間にインダクタＬ１３を設けることにより、新たな共振点として減衰極ｆｄを発生させてフィルタ特性を調整することが示されているところ、本実施形態のフィルタ装置では、キャパシタＣのキャパシタンスの選定を通じて、この減衰極ｆｄを調整することが可能となっている。その結果、製品の大型化を招き易いインダクタタンスの調整を行うことなく、フィルタ特性を調整することが可能となるから、製品の小型化の要請に応えつつも、フィルタ特性の設定における自由度が向上している。
【００３６】
ここで本実施形態の効果を明らかにするため、従来品によるフィルタ特性を図２のＳ１に、また、本実施形態のフィルタ装置１（キャパシタＣが挿入されている場合）によるフィルタ特性を、同じく図２のＳ２に示す。なお、Ｃ１１〜Ｃ１５、およびＬ１１〜Ｌ１３の各値は、図３に示す表の通りとし、キャパシタＣのキャパシタンスは、３０ｐＦとする。
【００３７】
図２のグラフに示す通り、キャパシタＣが挿入されているフィルタ装置１のフィルタ特性では約２ＧＨｚに減衰極が存在しており、１．５〜２ＧＨｚの帯域（図中の着色部）における減衰度合は、従来品に比べて格段に大きくなっている。つまり、キャパシタＣが挿入されたことにより、当該帯域で発生する妨害波を、より十分にカットすることが可能となっている。
【００３８】
なお従来品のように、キャパシタＣが設けられていない構成であれば、図２のＳ２に示す程度のフィルタ特性を実現するためには、インダクタＬ１３により大きなインダクタンスが要求されていたと考えられる。この観点から見ると、本実施形態のフィルタ装置１では、キャパシタＣを設けたことにより、所望のフィルタ特性を得るために必要なインダクタＬ１３のインダクタンスを小さくすることができたと言える。
【００３９】
次に、フィルタ装置１の実際の構成態様について、図４および図５を参照しながら以下に説明する。なおフィルタ装置１は、ＬＴＣＣによる多層基板が用いられた多層基板モジュールとして構成されており、図４はフィルタ装置１を層方向に切ったときの断面図を示している。
【００４０】
図４に示すようにフィルタ装置１は、表面側から、表層３０１、内層３０２、およびグランド層３０３を有する多層基板３００に、表面実装部品３０４が設けられた構成となっている。なお後述するが、表面実装部品３０４としては先述したフィルタ部品１００の他、所定のキャパシタンスを有するチップコンデンサが設けられている。これらの表面実装部品３０４は、表層３０１における半田付け用のランド（以下、単に「ランド」と称する）ＬＤに、半田付けによって固着されている。
【００４１】
また多層基板３００には、表層３０１のランドＬＤの他、内層３０２には配線パターンＰＴが、グランド層３０３にはグランドパターンＧＮＤが設けられており、これらはビアホールを通じて、図１に示した回路が実現されるように互いに接続されている。なお半田の不要な流れを防ぐとともに表面実装部品の密度が高められることから、本構成のように、表層３０１には表面実装部品用の半田付け用ランドだけ設けておき、実際の配線は内層に隠すような設計が一般的に好まれている（例えば特開２０００−３４９５５８号公報を参照）。また表装３０１とグランド層３０３の間に、少なくとも１層が介在していることは、後述するように寄生インダクタンスを活用する本実施形態において、好ましいといえる。
【００４２】
また図５の（ａ）〜（ｃ）は、上述した表層３０１、内層３０２、およびグランド層の各層を、層に垂直な方向から見たときの構成概略図を示している。本図を参照しながら、フィルタ装置１の構成についてより詳細に説明する。
【００４３】
図５の（ａ）に示すように、表層３０１には、４個のランド（ＬＤ１〜ＬＤ４）が備えられている。そして表面実装部品３０４の一つであるフィルタ部品１００は、フィルタ入力端子１０１がランドＬＤ１に接続されるように、またフィルタ出力端子１０２がランドＬＤ２に接続されるように、またグランド端子１０３がランドＬＤ３に接続されるように、図中の破線１１０で示される位置に半田接続によって固着されている。更に表面実装部品３０４の一つであるチップコンデンサが、一方の電極がランドＬＤ３に接続されるように、また他方の電極がランドＬＤ４に接続されるように、図中の破線１１１で示される位置に半田接続によって固着されている。
【００４４】
また図５の（ｂ）に示すように、内層３０２には、３個の配線パターン（ＰＴ１〜ＰＴ３）が備えられている。特に配線パターンＰＴ１とＰＴ２は、多層基板の外部にまで導出されており、それぞれ入力端子１１および出力端子１２としての役割をも果たしている。
【００４５】
また図５の（ｃ）に示すように、グランド層３０３には、フィルタ回路のグランドとしての機能を果たすグランドパターンＧＮＤが備えられている。なお上述したランドＬＤ１と配線パターンＰＴ１は、表層３０１から内層３０２までを貫くビアホールＨ１を通じて、互いに接続されている。またランドＬＤ２と配線パターンＰＴ２は、表層３０１から内層３０２までを貫くビアホールＨ２を通じて、互いに接続されている。またランドＬＤ３と配線パターンＰＴ３は、表層３０１から内層３０２までを貫くビアホールＨ３を通じて、互いに接続されている。そして更に、ランドＬＤ４、配線パターンＰＴ３、及びグランドパターンＧＮＤの各々は、表層３０１からグランド層３０３までを貫くビアホールＨ４を通じて、互いに接続されている。
【００４６】
以上に説明した構成により、フィルタ装置１は、図１にて示した回路を具現するものとなっている。特にフィルタ部品１００のグランド端子１０３は、ランドＬＤ３、ビアホールＨ３、配線パターンＰＴ３、およびビアホールＨ４の各々を経る経路と、ランドＬＤ３、チップコンデンサ、ランドＬＤ４、およびビアホールＨ４の各々を経る経路を通じて、グランドパターンＧＮＤに接続されている。
【００４７】
そして図１にて示したキャパシタＣは、チップコンデンサにより実現されており、インダクタＬ１３は、ビアホールＨ３において発生する寄生インダクタンスによって実現されている。なお寄生インダクタンスは、本来は意図せずして発生するものであるが、ここでは、例えば寄生インダクタンスが所望の値となるようにビアホールＨ３を設定することで、インダクタンス要素として積極的に利用することとしている。
【００４８】
ここでビアホールＨ３は、図５の（ａ）に示す通り、チップコンデンサやフィルタ部品１００と層方向に重ならない位置（空きスペース）に設けられている。しかし、ビアホールＨ３を、チップコンデンサまたはフィルタ部品１００と、層方向に重なる位置に設けるようにしても良い。このようにすれば、多層基板３００の小型化を図ることができる。
【００４９】
なおビアホールＨ３の近傍に、ランドＬＤ３と配線パターンＰＴ３の間を貫く、別のビアホールを１個または複数個設けるようにしても構わない。このようにすれば、複数個のビアホールによる寄生インダクタンスを、図１に示したＬＤ１３として利用することが可能となる。
【００５０】
またフィルタ装置１の製造においては、例えば先ず、チップコンデンサを半田接続する前の状態であって、チップコンデンサの両電極をランドＬＤ３とＬＤ４に接続させるためのインターフェースを備えたものを製造するようにしても良い。この状態ではフィルタ装置１としては未完成であるが、事後的に目標とするフィルタ特性が変動するような場合であっても、これに応じた特性のチップコンデンサを採用することが可能となる。またその他、キャパシタンスが任意に変更可能なチップコンデンサを採用しておけば、フィルタ特性を状況に応じて更新することも可能である。
【００５１】
なおインダクタＬ１３については、上述のように寄生インダクタンスを利用するものの他、特許文献１に開示されているものと同様に、ビアホールＨ３における各層間の配線を渦巻き状にすることで実現しても良い。またその他にも、特許文献１（特に段落００１１）に開示されている各種態様を採用することで、インダクタＬ１３を実現しても良い。また本実施形態でのキャパシタＣとしては、必要な容量値が比較的大きいためにチップコンデンサを採用したが、他の態様により実現することも可能である。
【００５２】
またフィルタ部品１００としては、ＬＣフィルタとしてローパスフィルタであるものを例に挙げて説明したが、その他にバンドパスフィルタ（一般に、ローパスフィルタとハイパスフィルタの直列接合により実現される）等であっても良い。例えば、フィルタ部品１００内において、インダクタＬ１２とフィルタ出力端子１０２の間にＬＣハイパスフィルタが挿入されることにより、バンドパスフィルタが実現され得る。
【００５３】
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではなく、本発明の主旨を逸脱しない限り、種々の改変を加えることが可能である。また上述したフィルタ装置は、例えばワンセグ放送受信用の携帯端末など、フィルタ処理が実行される種々の電子機器に適用することが可能である。
【産業上の利用可能性】
【００５４】
本発明は、例えばワンセグ放送の受信装置の分野において、利用可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施形態に係るフィルタ装置の構成図（回路図）である。
【図２】本発明の実施形態に係るフィルタ装置の、フィルタ特性を示す図である。
【図３】フィルタ特性の算出における計算条件を示す表である。
【図４】本発明の実施形態に係るフィルタ装置の構成図（断面図）である。
【図５】本発明の実施形態に係るフィルタ装置の各層における構成図である。
【図６】ワンセグ放送に関する放送信号と妨害波に関する説明図である。
【図７】従来のフィルタ装置の一例に係る構成図（回路図）である。
【図８】図７に示すフィルタ装置の、フィルタ特性などを示す図である。
【符号の説明】
【００５６】
１    フィルタ装置
１１    入力端子
１２    出力端子
１００    ３端子フィルタ部品
１０１    フィルタ入力端子
１０２    フィルタ出力端子
１０３    グランド端子
１１１    チップコンデンサ
３００    多層基板
３０１    表層
３０２    内層
３０３    グランド層
３０４    表面実装部品
ＬＤ、ＬＤ１〜ＬＤ４    半田付け用ランド
ＰＴ、ＰＴ１〜ＰＴ３    配線パターン
Ｈ、Ｈ１〜Ｈ４          ビア（ＶＩＡ）ホール
ＧＮＤ                  グランドパターン
Ｌ１１〜Ｌ１２          インダクタ（第２、第３インダクタ）
Ｌ１３                  インダクタ（インダクタタンス要素）
Ｃ                      キャパシタ（キャパシタンス要素）
Ｃ１１〜Ｃ１５          キャパシタ
【図１】
2009021725.tif 000003
【図２】
2009021725.tif 000004
【図３】
2009021725.tif 000005
【図４】
2009021725.tif 000006
【図５】
2009021725.tif 000007
【図６】
2009021725.tif 000008
【図７】
2009021725.tif 000009
【図８】
2009021725.tif 000010