(57)【要約】      （修正有）【課題】結合損失が低減され、製造効率に優れた３つの異機能領域を有するモノリシック半導体光集積素子、およびその製造方法を提供する。【解決手段】同一基板上の、異機能領域である第一領域、第二領域、および第三領域に、光導波路層および光導波路上部クラッド層が積層された半導体光集積素子であって、前記第一領域に第一の光導波路層が設けられるとともに、前記第二領域および第三領域にわたって、第二の光導波路層が設けられ、前記第一の光導波路層と前記第二の光導波路層は、前記第一領域と前記第二領域との界面において接合され、前記第一領域および前記第二領域にわたって、第一の光導波路上部クラッド層が設けられるとともに、前記第三領域に、第二の光導波路上部クラッド層が設けられ、前記第一の光導波路上部クラッド層と前記第二の光導波路上部クラッド層は、前記第二領域と前記第三領域との界面において接合半導体光集積素子。【選択図】図３
2009038120.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上の、異機能領域である第一領域、第二領域、および第三領域に、光導波路層および光導波路上部クラッド層が積層された半導体光集積素子であって、
前記第一領域、前記第二領域、および前記第三領域はこの順で一方向に配列され、
前記第一領域に第一の光導波路層が設けられるとともに、前記第二領域および第三領域にわたって、第二の光導波路層が設けられ、
前記第一の光導波路層と前記第二の光導波路層は、前記第一領域と前記第二領域との界面において接合され、
前記第一領域および前記第二領域にわたって、第一の光導波路上部クラッド層が設けられるとともに、前記第三領域に、第二の光導波路上部クラッド層が設けられ、
前記第一の光導波路上部クラッド層と前記第二の光導波路上部クラッド層は、前記第二領域と前記第三領域との界面において接合されていることを特徴とする半導体光集積素子。
【請求項２】
前記第二の光導波路上部クラッド層は、１μｍ以上の層厚を有することを特徴とする、請求項１に記載の半導体光集積素子。
【請求項３】
前記第二の光導波路上部クラッド層は多層構造を有することを特徴とする、請求項２に記載の半導体光集積素子。
【請求項４】
前記第一領域が光増幅器領域であり、前記第二領域が位相変調器領域であり、前記第三領域が光変調器領域であることを特徴とする、請求項３に記載の半導体光集積素子。
【請求項５】
前記第一の光導波路上部クラッド層と、前記第二の光導波路上部クラッド層とは、ドーパントが異なることを特徴とする、請求項１〜３のいずれか１項に記載の半導体光集積素子。
【請求項６】
異機能領域である第一領域、第二領域、および第三領域がこの順で一方向に配列された同一基板上の全面に、光導波路層を形成する工程と、
前記第二領域および前記第三領域に形成された光導波路層を選択的に除去するとともに、前記第一領域に前記光導波路層を残して、前記第一領域に第一の光導波路層を形成する工程と、
前記第二領域および第三領域に、光導波路層を再成長させて、前記第一の光導波路層に接合された第二の光導波路層を形成する工程と、
前記第一および第二の光導波路層の上に、光導波路上部クラッド層を形成する工程と、
前記第一領域および前記第二領域に形成された光導波路上部クラッド層を選択的に除去するとともに、前記第三領域に前記光導波路上部クラッド層を残して、前記第三領域に第一の光導波路上部クラッド層を形成する工程と、
前記第一領域および前記第二領域に、光導波路上部クラッド層を再成長させて、前記第一の光導波路上部クラッド層に接合された第二の光導波路上部クラッド層を形成する工程と、を含み、
前記第一の光導波路層と前記第二の光導波路層は、前記第一領域と前記第二領域との界面において接合し、前記第一の光導波路上部クラッド層と前記第二の光導波路上部クラッド層は、前記第二領域と前記第三領域との界面において接合されていることを特徴とする半導体光集積素子の製造方法。
【請求項７】
前記第一の光導波路上部クラッド層は、１μｍ以上の層厚を有することを特徴とする、請求項６に記載の半導体光集積素子の製造方法。
【請求項８】
前記第一の光導波路上部クラッド層は多層構造を有することを特徴とする、請求項７に記載の半導体光集積素子の製造方法。
【請求項９】
前記第一領域が光増幅器領域であり、前記第二領域が位相変調器領域であり、前記第三領域が光変調器領域であることを特徴とする、請求項８に記載の半導体光集積素子の製造方法。
【請求項１０】
前記第一の光導波路上部クラッド層と、前記第二の光導波路上部クラッド層とは、ドーパントが異なることを特徴とする、請求項６〜８のいずれか１項に記載の半導体光集積素子の製造方法。
【請求項１１】
異機能領域である第一領域、第二領域、および第三領域がこの順で一方向に配列された同一基板上の全面に、光導波路層を形成する工程と、
前記第二領域および前記第三領域に形成された光導波路層を選択的に除去するとともに、前記第一領域に前記光導波路層を残して、前記第一領域に第一の光導波路層を形成する工程と、
前記第二領域および第三領域に、光導波路層を再成長させて、前記第一の光導波路層に接合された第二の光導波路層を形成する工程と、
前記第一および第二の光導波路層の上に、光導波路上部クラッド層を形成する工程と、
前記第三領域に形成された光導波路上部クラッド層を選択的に除去するとともに、前記第一領域および第二領域に前記光導波路上部クラッド層を残して、前記第一領域および第二領域に第一の光導波路上部クラッド層を形成する工程と、
前記第三領域に、光導波路上部クラッド層を再成長させて、前記第一の光導波路上部クラッド層に接合された第二の光導波路上部クラッド層を形成する工程と、を含み、
前記第一の光導波路層と前記第二の光導波路層は、前記第一領域と前記第二領域との界面において接合し、前記第一の光導波路上部クラッド層と前記第二の光導波路上部クラッド層は、前記第二領域と前記第三領域との界面において接合されていることを特徴とする半導体光集積素子の製造方法。
【請求項１２】
前記第一の光導波路上部クラッド層は、１μｍ以上の層厚を有することを特徴とする、請求項１１に記載の半導体光集積素子の製造方法。
【請求項１３】
前記第二の光導波路上部クラッド層は多層構造を有することを特徴とする、請求項１２に記載の半導体光集積素子の製造方法。
【請求項１４】
前記第一領域が光増幅器領域であり、前記第二領域が位相変調器領域であり、前記第三領域が光変調器領域であることを特徴とする、請求項１３に記載の半導体光集積素子の製造方法。
【請求項１５】
前記第一の光導波路上部クラッド層と、前記第二の光導波路上部クラッド層とは、ドーパントが異なることを特徴とする、請求項１１〜１３のいずれか１項に記載の半導体光集積素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光集積素子およびその製造方法に関する。より詳細には、光伝送装置などにおいて、半導体レーザ、光変調器、光増幅器、ビームスポット拡大器、光導波路などとして用いられる、半導体光集積素子、およびその製造方法に関する。
【背景技術】
【０００２】
半導体レーザ、光増幅器、位相変調器、光検出器、光導波路等の異機能領域をモノリシック集積することにより、得られる半導体光集積素子の小型化、低価格化が期待されている。
特許文献１には、バットジョイント接合技術を用いたモノリシック集積デバイスが記載されている。特許文献１に記載のモノリシック集積デバイスの製造方法を図１に示す。図１（ａ）〜（ｃ）に示されるように、同文献の製造方法では、ＩｎＰ基板１０１上に光導波路層であるＩｎＧａＡｓＰ活性層１０２および１０５のみを接合させた後に、二領域共有の上部クラッド層１０６を形成している。より詳細には、同文献に記載の方法は、ＩｎＰ基板１０１上に、半導体積層構造であるＩｎＧａＡｓＰ活性層１０２、その上部にＩｎＰ上部クラッド層１０３を形成する。次いで、第一領域となる部分にＳｉＯ２マスク１０４を形成する。次いで、このＳｉＯ２マスク１０４で覆われていない第二領域となる部分をエッチングして、ＩｎＰ基板１０１を露出し（図１（ａ））、その後、ＩｎＧａＡｓＰ活性層１０５を形成し、その上部にＩｎＰ上部クラッド層１０６を形成する（図１（ｂ））。このような製造方法においては、光導波路上部クラッド層がサブマイクロメートル程度と十分薄い膜厚において光導波路層の接合を行わなければ、第二領域の光導波路層が、接合面において、第一領域の上部クラッド層側にせり上がり、接合面での異常成長や結合損失が大きくなるという問題が発生する。そのため、同文献に記載の技術を用いた場合、上部クラッド層が厚い場合の接合が困難なため、上部クラッド層を共通（同一のドーパント）とする必要が生じる。このため、光導波路層の接合後に、第一領域および第二領域に共有のクラッド層の追加成長が必須である（図１（ｃ）の追加ＩｎＰクラッド層１０７）。しかし、複数の異機能領域を有する半導体光集積素子において、それぞれの領域の構造を最適化する場合、必ずしも同一の上部クラッド層が必要なわけではない。
【０００３】
上部クラッド層の層厚が１μｍ程度の厚い場合でも接合可能なＯＳＣＡＲ−ＢＪ（ｏｎｅ−ｓｔｅｐ  ｃｌａｄｄｉｎｇ  ｌａｙｅｒ  ｂｕｔｔ  ｊｏｉｎｔ）技術を用いて製造された半導体光結合回路の例は、特許文献２で報告されている。同文献に記載の半導体光結合回路の断面図を図２に示す。同文献の半導体光結合回路の製造方法では、ＩｎＰ基板２０１上に、ＩｎＧａＡｓＰ活性層２０２を形成し、その上部にＩｎＰ上部クラッド層２０３を形成する。その後、第一領域となる部分にＳｉＯ２マスク２０４を形成する。次いで、このＳｉＯ２マスク２０４で覆われていない第二領域となる部分をエッチングして、ＩｎＰ基板を露出し（図２（ａ））、その後、ＩｎＧａＡｓＰ活性層２０５を形成し、その上部にＩｎＰ上部クラッド層２０６を形成する（図２（ｂ））。ここで、活性層２０２と２０５、および上部クラッド層２０３と２０６は、それぞれ異なる材料とすることが可能であり、異なる光導波路層と異なるドーパントを有する上部クラッド層を、同時に、平面視で同一の接合点で集積する構造が可能となる。これにより、異なる領域の上部クラッド層を共通にしなければならないという制約は解消されるとともに、特許文献１の技術で必要であった、第一領域と第二領域に共通のクラッド層を追加成長させる必要がなくなり、結晶成長回数の削減が可能となった。
【特許文献１】特開平９−１０２６４９号公報
【特許文献２】特開平１１−８７８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の半導体光素子の製造方法では、異なる領域の上部クラッド層を共通にする必要がある。一方、特許文献２に記載のＯＳＣＡＲ−ＢＪ技術を用いた半導体光結合回路の製造方法では、異なる領域の上部クラッド層を共通にする必要はないが、第一領域が１マイクロメートル程度の厚い上部クラッド層を有する状態で、第二領域に光導波路層および上部クラッド層を形成している。第一領域の上部クラッド層の層厚が１μｍ以上になると、ＯＳＣＡＲ−ＢＪ技術を用いても、第二領域の光導波路層を第一領域の上部クラッド層側にせり上げずに形成するには、形成条件の制約が伴う。また、近年、光源に光変調器を集積した３つ以上の異機能領域をモノリシック集積することが求められている。３つ以上の異機能領域をモノリシック集積する場合、所定の領域に光導波路や上部クラッド層のバットジョイント接合を繰り返し行う困難さも加味される。
【０００５】
そこで、本発明は、かかる事情に鑑みてなされたものであり、光導波路層の接合面と光導波路上部クラッド層の接合面とを上面視で異なる位置に設けることにより、結合損失が低減された、製造効率に優れた３つの異機能領域を有するモノリシック半導体光集積素子、およびその製造方法を提供するものである。
【課題を解決するための手段】
【０００６】
上記課題を解決する本発明によれば、同一基板上の、異機能領域である第一領域、第二領域、および第三領域に、光導波路層および光導波路上部クラッド層が積層された半導体光集積素子であって、前記第一領域、前記第二領域、および前記第三領域はこの順で一方向に配列され、前記第一領域に第一の光導波路層が設けられるとともに、前記第二領域および第三領域にわたって、第二の光導波路層が設けられ、前記第一の光導波路層と前記第二の光導波路層は、前記第一領域と前記第二領域との界面において接合され、前記第一領域および前記第二領域にわたって、第一の光導波路上部クラッド層が設けられるとともに、前記第三領域に、第二の光導波路上部クラッド層が設けられ、前記第一の光導波路上部クラッド層と前記第二の光導波路上部クラッド層は、前記第二領域と前記第三領域との界面において接合されていることを特徴とする半導体光集積素子が提供される。
【０００７】
この半導体光集積素子において、第一の光導波路層と第二の光導波路層との接合面は、第一の光導波路上部クラッド層と第二の光導波路上部クラッド層の接合面と、上面視で異なる位置に存在し、第二領域と第三領域の光導波路層が共通であり、第一領域と第二領域の光導波路上部クラッド層が共通である。これにより、光導波路層と光導波路上部クラッド層の各々が１つの接合面を有する構成で、３つの異機能領域を得ることができる。より詳細には、本発明では、光導波路層と光導波路上部クラッド層は、各々２種の領域を含む。これらを上記のように、接合面が上面視で異なる位置になるように組み合わせることにより、３領域を少ない接合点で得ることができる。これにより、結合損失が低減された半導体光集積素子が実現される。
【０００８】
また本発明によれば、異機能領域である第一領域、第二領域、および第三領域がこの順で一方向に配列された同一基板上の全面に、光導波路層を形成する工程と、前記第二領域および前記第三領域に形成された光導波路層を選択的に除去するとともに、前記第一領域に前記光導波路層を残して、前記第一領域に第一の光導波路層を形成する工程と、前記第二領域および第三領域に、光導波路層を再成長させて、前記第一の光導波路層に接合された第二の光導波路層を形成する工程と、前記第一および第二の光導波路層の上に、光導波路上部クラッド層を形成する工程と、前記第一領域および前記第二領域に形成された光導波路上部クラッド層を選択的に除去するとともに、前記第三領域に前記光導波路上部クラッド層を残して、前記第三領域に第一の光導波路上部クラッド層を形成する工程と、前記第一領域および前記第二領域に、光導波路上部クラッド層を再成長させて、前記第一の光導波路上部クラッド層に接合された第二の光導波路上部クラッド層を形成する工程と、を含み、前記第一の光導波路層と前記第二の光導波路層は、前記第一領域と前記第二領域との界面において接合し、前記第一の光導波路上部クラッド層と前記第二の光導波路上部クラッド層は、前記第二領域と前記第三領域との界面において接合されていることを特徴とする半導体光集積素子の製造方法が提供される。
【０００９】
この半導体光集積素子の製造方法において、第二の光導波路上部クラッド層は、第一の光導波路層と第二の光導波路層の上部に形成され、第一の光導波路層と第二の光導波路層との接合面は、第一の光導波路上部クラッド層と第二の光導波路上部クラッド層の接合面と、上面視で異なる位置に存在するように形成される。これにより、３領域を備える半導体光集積素子を少ない工程数で作製できるため、製造効率が優れた製造方法が実現される。
【発明の効果】
【００１０】
本発明によれば、接合面の異常成長が抑制された、製造効率に優れたモノリシック半導体光集積素子、およびその製造方法が提供される。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について、図面を用いて詳細に説明する。尚、全ての図面において、同様な構成要素には同様の符号を記し、適宜説明を省略する。
【００１２】
（第一の実施形態）
図３は、本発明による半導体光集積素子の一実施形態を示す工程断面図である。図３（ｅ）で示される半導体光集積素子は、同一基板３０１上の、少なくとも３つの異機能領域である第一領域、第二領域、および第三領域に、光導波路層３０３、３０６および光導波路上部クラッド層３０８、３１３を備え、光導波路層３０３、３０６および光導波路上部クラッド層３０８、３１３が同一基板３０１上にバットジョイント接合により集積されている。ここでは、第二領域と第三領域の光導波路層３０６が共通であり、第一領域と第二領域の光導波路上部クラッド層３１３が共通であり、第一領域の光導波路層３０３と第二領域の光導波路層３０６との接合面は、第二領域の光導波路上部クラッド層３１３と第三領域の光導波路上部クラッド層３０８との接合面と、上面視で異なる位置に存在する。
【００１３】
本実施形態では、一例として、３つの異機能領域として光増幅器領域（第一領域）、位相変調器領域（第二領域）、光変調器領域（第三領域）からなるモノリシック半導体光集積素子について説明する。なお、位相変調器領域と光変調器領域の光導波路は共通であり、光増幅器領域と位相変調器領域の光導波路上部クラッド層も共通（同一のドーパント）とする。
【００１４】
以下に、本実施形態のモノリシック半導体光集積素子の製造方法を説明する。
本実施形態のモノリシック半導体光集積素子の製造方法は、異機能領域である第一領域、第二領域、および第三領域がこの順で一方向に配列された同一基板上の全面に、光導波路層を形成する工程と、第二領域および第三領域に形成された光導波路層を選択的に除去するとともに、第一領域に光導波路層を残して、第一領域に第一の光導波路層３０３を形成する工程と、第二領域および第三領域に、光導波路層を再成長させて、第一の光導波路層に接合された第二の光導波路層３０６を形成する工程と、第一および第二の光導波路層の上に、光導波路上部クラッド層を形成する工程と、第一領域および第二領域に形成された光導波路上部クラッド層を選択的に除去するとともに、第三領域に光導波路上部クラッド層を残して、第三領域に第一の光導波路上部クラッド層３０８を形成する工程と、第一領域および第二領域に、光導波路上部クラッド層を再成長させて、第一の光導波路上部クラッド層に接合された第二の光導波路上部クラッド層３１３を形成する工程と、を含み、第一の光導波路層３０３と第二の光導波路層３０６は、第一領域と第二領域との界面において接合し、第一の光導波路上部クラッド層３０８と第二の光導波路上部クラッド層３１３は、第二領域と第三領域との界面において接合されていることを特徴とする。
【００１５】
本実施形態におけるモノリシック半導体光集積素子の製造方法を、以下により具体的に説明する。
まず、図３（ａ）に示すように、Ｆｅドープ高抵抗型ＩｎＰ基板３０１の（１００）面上に、ｎ−ＩｎＰバッファー層３０２（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）、ＩｎＧａＡｓＰの量子井戸構造を有する活性層３０３（厚さ０．３μｍ、発光波長１．５５μｍ）、ノンドープＩｎＰクラッド層３０４（厚さ２０ｎｍ）をＭＯＶＰＥ法により、光増幅器領域、位相変調器領域、ＭＺ光変調器領域となる領域全てに順次積層する。この活性層は、後に、光増幅器領域の光導波路層となる。次いで、ＳｉＯ２マスク３０５を、ＣＶＤ法とフォトリソグラフィにより光増幅器領域にのみ形成する。その後、メタン系ドライエッチングにより、位相変調器領域および光変調器領域のＩｎＧａＡｓＰ活性層３０３の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りのＩｎＧａＡｓＰ活性層３０３を選択的に除去する。
【００１６】
次に、図３（ｂ）に示すように、活性層３０３とは組成が異なるＩｎＧａＡｓＰ層３０６（厚さ０．３μｍ、発光波長１．４０μｍ）、ノンドープＩｎＰクラッド層３０７（厚さ２０ｎｍ）を位相変調器領域、光変調器領域に再成長させる。ここで形成されるＩｎＧａＡｓＰ層３０６は、位相変調器領域と光変調器領域に共通の光導波路層となる。先の工程でウェットエッチングにより、位相変調器領域および光変調器領域のＩｎＧａＡｓＰ活性層３０３を選択的に除去したことにより、光増幅器領域のノンドープＩｎＰクラッド層３０４およびＳｉＯ２マスク３０５はサイドエッチされて、庇部が形成されている。この庇部がバットジョイントにより接合するＩｎＧａＡｓＰ層３０６とノンドープＩｎＰクラッド層３０４との接合面でのせり上がり成長を抑制する。また、光増幅器領域の光導波路層３０３と、位相変調器領域と光変調器領域に共通の光導波路層３０６の高さが一致するため、光導波路層３０３と光導波路層３０６との接合面での結合損失の小さいバットジョイント接合が実現できる。
【００１７】
さらに、光増幅器領域、位相変調器領域、およびＭＺ光変調器領域に初めに形成されるノンドープＩｎＰクラッド層３０４は、上部保護層としての役割を果たす厚さを有していればよいため十分に薄い。従って、位相変調器領域、およびＭＺ光変調器領域におけるＩｎＧａＡｓＰ層３０６のバットジョイント接合においては、ＩｎＧａＡｓＰ層３０６の大幅なせり上がり形成を懸念する必要はない。
【００１８】
次いで、図３（ｃ）に示すように、ＳｉＯ２マスク３０５を除去後、これら３領域全体に、Ｆｅドープ高抵抗ＩｎＰ上部クラッド層３０８（厚さ１μｍ）、ｎ−ＩｎＰ上部クラッド層３０９（厚さ０．５μｍ、キャリア濃度１×１０１８ｃｍ−３）、ｎ−ＩｎＧａＡｓコンタクト層３１０（厚さ０．２μｍ、キャリア濃度１×１０１９ｃｍ−３）、ｎ−ＩｎＰキャップ層３１１（厚さ０．０５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次積層する。このＦｅドープ高抵抗ＩｎＰ上部クラッド層３０８は後に、光変調器領域の上部クラッド層となる。
【００１９】
次に、図３（ｄ）に示すように、ｎ−ＩｎＰキャップ層３１１を除去後、ＣＶＤ法とフォトリソグラフィにより、ＳｉＯ２マスク３１２をＭＺ光変調器領域にのみ形成する。次いで、塩素系ドライエッチングによりＦｅドープ高抵抗ＩｎＰ上部クラッド層３０８を１００〜２００ｎｍ程度残した深さまでエッチングし、その後、塩酸と燐酸の混合液を用いたウェットエッチングにより残りのＦｅドープ高抵抗ＩｎＰ上部クラッド３０８層を選択的に除去する。これにより、ドライエッチングとウェットエッチングにより光増幅器領域と位相変調器領域のｎ−ＩｎＧａＡｓコンタクト層３１０、ｎ−ＩｎＰ上部クラッド層３０９およびＦｅドープ高抵抗ＩｎＰ上部クラッド層３０８が選択的に除去される。このようにウェットエッチングで残りのＦｅドープ高抵抗ＩｎＰ上部クラッド層３０８を除去することにより、光導波路層であるＩｎＧａＡｓＰ活性層３０３およびＩｎＧａＡｓＰ層３０６をエッチングすることなく、Ｆｅドープ高抵抗ＩｎＰ上部クラッド層３０８を選択的に除去することができる。また、ドライエッチングのダメージをこの光導波路層に与えない。
【００２０】
次に、図３（ｅ）示すように、ＳｉＯ２マスク３１２を用いて、ｐ−ＩｎＰ上部クラッド層３１３（厚さ１．５μｍ、キャリア濃度１×１０１８ｃｍ−３）を再成長させることにより、光増幅器と位相変調器領域に共通の上部クラッド層を形成する。ｐ−ＩｎＰ上部クラッド層３１３の形成に関しては、ＩｎＰ単層で一括埋め込みされるため、その接合面の形状に依らず、クラッド層としての役割を果たすことが可能である。また、先の工程で、その上にｐ−ＩｎＰ上部クラッド層３１３が形成されるＩｎＧａＡｓＰ活性層３０３とＩｎＧａＡｓＰ層３０６とは、エッチングにより平坦化されているため、このｐ−ＩｎＰ上部クラッド層３１３のせり上がりが抑制される。
【００２１】
本実施形態では、光変調器領域のＦｅドープ高抵抗ＩｎＰ上部クラッド層３０８、ｎ−ＩｎＰ上部クラッド層３０９およびｎ−ＩｎＧａＡｓコンタクト層３１０を形成した後に、光増幅器領域および位相変調器領域のｐ−ＩｎＰ上部クラッド層３１３を形成したが、この順番は逆であっても構わない。
このような製造方法を用いれば、異なった３領域を有するモノリシック光集積素子を少ない工程数で作製できる。従来の技術では、３つの異機能領域を作製する場合、各領域毎に異なる３つの光導波路層と３つの光導波路上部クラッド層を形成するため、各層に少なくとも２つの接合面が必要であった。言い換えると、３種の光導波路層と３種の光導波路上部クラッド層が必要であった。一方、本発明では、これら各層は、２種の光導波路層と２種の光導波路上部クラッド層を含み、各層の接合面は１つである。しかしながら、これらの接合面を上面視で異なる位置になるよう組み合わせることにより、３つの領域を形成している。このように、接合面が少ないことにより、作製工程数を少なくすることができる。また、各層の接合面が重なることによる接合面での異常成長が抑制できるとともに、結合損失などの悪影響を低減することができる。
（第二の実施形態）
【００２２】
本実施形態では、第一の実施形態で作製された半導体光集積素子の使用について説明する。図４（ａ）は、３領域を有する光集積素子の上面図であり、図４（ｂ）および図４（ｃ）は、その工程断面図である。図４（ａ）に示される光集積素子は、３つの異機能領域として光増幅器領域（第一領域）、位相変調器領域（第二領域）、ＭＺ光変調器領域（第三領域）を備える。
【００２３】
まず、図４（ａ）に示すように、各領域の導波路形成用のＳｉＯ２マスク４０１をＣＶＤ法とフォトリソグラフィにより形成する。
【００２４】
次に、図４（ｂ）に示すように、メタン系ドライエッチングにより光導波路層３１３、３０８を突き抜ける深さ３μｍの導波路メサを、全領域一括で形成する。なお、ＭＺ光変調器領域に関しては、２本のアームの位相変調器領域を電気的分離することが望ましい。その際、２本のアーム間にＦｅドープ高抵抗型ＩｎＰ基板３０１まで到達する素子分離溝、および各アームに導波路ギャップを形成する手法が取られるが、その場合、光導波路メサの形成前に素子分離溝部、導波路ギャップ部にメサ形成後のｎ−ＩｎＰバッファー層３０２の残り厚以上の段差をドライエッチングにより形成しておく。導波路メサ形成時に、この段差分の深さは維持され、基板３０１まで到達する溝が形成される。
【００２５】
次に、図４（ｃ）に示すように、ＳｉＯ２マスク４０１を用いて導波路メサ側面に高抵抗ＩｎＰ層４０２（厚さ３μｍ）を全領域一括で埋め込み成長を行う。高抵抗ＩｎＰ層４０２を一括で形成することで半導体レーザ、光増幅器等の光源側の電流狭窄層を容易に形成できるとともに、光変調器側としても、高抵抗ＩｎＰ層４０２が横モード制御層や、光導波路層の側面保護層として信頼性向上への寄与などの役割も併せて果たす効果がある。また、図４（ｂ）でＭＺ光変調器領域において素子分離溝や２本のアームの導波路ギャップに高抵抗層が形成されることにより電気分離層も同時に形成される。
【００２６】
このように、ＭＺ光変調器領域、光増幅器領域、位相変調器領域等を含む３領域の接合後、３領域の光導波路メサをドライエッチングにより一括形成し、導波路側面を高抵抗層で一括埋め込み成長を行うことで、半導体レーザ、光増幅器等の光源側の電流狭窄層を容易に形成でき、モノリシック光集積素子を容易に、かつ結合損失を低減させて作製できる。また、変調器においても、高抵抗層が横モード制御層や、光導波路層の側面保護層として働き、信頼性の向上を図ることができる。
【００２７】
尚、前記実施例において寸法例、濃度例も示したが、結晶成長条件、レーザ構造などで大幅に変化するので、それと共に適切な寸法、濃度を採用すべきことは言うまでもない。誘電体膜の種類に関して制限はない。基板は高抵抗基板に制限されるものではない。活性層に関しては、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ等が挙げられるが適用可能な活性層であれば制限はなく、バルク構造でも量子井戸構造でも良い。高抵抗層のドーパントとしてＦｅを挙げたが、Ｒｕ（ルテニウム）のように高抵抗層ドーパントとして機能するならば制限はない。また、本実施例では３領域を備える半導体光集積素子の例を挙げて説明したが、３以上の異機能領域を備える半導体光集積素子においても本発明は適用可能であり、領域数に制限はないことは言うまでもない。
【００２８】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００２９】
【図１】従来の薄い上部クラッド層を有する構造の集積工程を示す工程図である。
【図２】従来の厚い上部クラッド層を有する構造の集積工程を示す工程図である。
【図３】本発明の第一の実施形態における光集積素子の製造工程を示す工程断面図である。
【図４】本発明の光集積素子の上面図（ａ）およびその製造方法を示す工程断面図（ｂ、ｃ）である。
【符号の説明】
【００３０】
１０１  ＩｎＰ基板
１０２  ＩｎＧａＡｓＰ活性層
１０３  ＩｎＰ上部クラッド層
１０４  ＳｉＯ２マスク
１０５  ＩｎＧａＡｓＰ活性層
１０６  ＩｎＰ上部クラッド層
１０７  追加ＩｎＰクラッド層
２０１  ＩｎＰ基板
２０２  ＩｎＧａＡｓＰ活性層
２０３  ＩｎＰ上部クラッド層
２０４  ＳｉＯ２マスク
２０５  ＩｎＧａＡｓＰ活性層
２０６  ＩｎＰ上部クラッド層
３０１  Ｆｅドープ高抵抗型ＩｎＰ基板
３０２  ｎ−ＩｎＰバッファー層
３０３  ＩｎＧａＡｓＰ活性層・光導波路層
３０４  ノンドープＩｎＰクラッド層
３０５  ＳｉＯ２マスク
３０６  位相領域、ＭＺ光変調器共有ＩｎＧａＡｓＰ層
３０７  ノンドープＩｎＰクラッド層
３０８  高抵抗ＩｎＰ上部クラッド層
３０９  ｎ−ＩｎＰ上部クラッド層
３１０  ｎ−ＩｎＧａＡｓコンタクト層
３１１  ｎ−ＩｎＰキャップ層
３１２  ＳｉＯ２マスク
３１３  ｐ−ＩｎＰ上部クラッド層
４０１  ＳｉＯ２マスク
４０２  高抵抗ＩｎＰ層
【図１】
2009038120.tif 000003
【図２】
2009038120.tif 000004
【図３】
2009038120.tif 000005
【図４】
2009038120.tif 000006