(57)【要約】【課題】内部信号を逐次信号に変換して出力するＬＳＩにおいて、ＬＳＩ外部信号と同期をとって観測することを可能にすること。【解決手段】内部信号線群から１以上の内部信号線を選択する内部信号選択部１００４と、内部信号線群から所定の方法により基準信号線を選択する基準信号選択部１００５と、内部信号と基準信号をサンプリングするクロックを選択する基準クロック選択部１００６と、出力クロックを選択する出力クロック選択部１００８と、内部信号と基準信号とを基準クロックによりサンプリングするサンプリング部１００７と、サンプリングした各信号値を前記出力クロックの各サイクルで逐次出力する逐次信号出力部１００９とを備え、外部基準信号と内部基準信号の位相差を比較することで、逐次変換処理による遅延時間を考慮することが可能となるので、内部信号と外部信号の同期をとる事ができる。【選択図】図１
2009099769.tif 000002
【特許請求の範囲】
【請求項１】
内部信号線群から１以上の内部信号線を選択する内部信号線選択部と、
内部信号線群から所定の方法により基準信号線を選択する基準信号線選択部と、
前記内部信号線と前記基準信号線とを記憶する出力信号記憶部と、
前記内部信号線および前記基準信号線を流れる信号をサンプリングするクロックを選択する基準クロック選択部と、
前記内部信号線と前記基準信号線とを前記基準クロックでサンプリングするサンプリング部と、
出力クロックを選択する出力クロック選択部と、
前記サンプリング部にてサンプリングした各信号値を前記出力クロックの各サイクルで逐次出力する信号出力制御部とを
備えることを特徴とする第一半導体集積回路。
【請求項２】
前記基準信号線選択部は、前記内部信号線のクロックに同期し、かつ所定のパターンで遷移する信号を基準信号として選択することを特徴とする請求項１記載の第一半導体集積回路。
【請求項３】
前記基準信号線選択部は、前記第一半導体集積回路の外部信号出力部にて出力される直前の信号を基準信号として選択することを特徴とする請求項１記載の第一半導体集積回路。
【請求項４】
前記基準信号線選択部は、前記内部信号線の出力端子のある内部回路から出力される信号を基準信号として選択することを特徴とする請求項１記載の第一半導体集積回路。
【請求項５】
前記第一半導体集積回路は、前記出力信号記憶部に記憶された前記内部信号線と前記基準信号線の情報を所定の方法により外部に出力する信号情報出力部を備えることを特徴とする請求項１記載の第一半導体集積回路。
【請求項６】
前記第一半導体集積回路より出力される前記逐次信号が入力される逐次信号入力部と、
前記第一半導体集積回路より出力される前記外部基準信号が入力される外部基準信号入力部と、
前記第一半導体集積回路より出力される前記観測信号が入力される観測信号入力部と、
前記逐次信号に含まれる前記内部信号線と前記基準信号線の情報を記憶する逐次信号情報記憶部と、
前記逐次信号のサンプリングクロックを選択するサンプリングクロック選択部と、
前記サンプリングクロックと前記内部信号情報により前記逐次信号を復元信号に変換する逐次信号復元部と、
前記復元信号に含まれる前記基準信号の位相と対象回路より受信される前記外部基準信号の位相を比較し、前記観測信号の位相を調整し、同期観測信号とする位相調整部と、
前記位相調整された前記同期観測信号を出力する同期観測信号出力部と、
前記復元信号を出力する復元信号出力部とを備えることを特徴とする第二半導体集積回路。
【請求項７】
請求項１記載の第一半導体集積回路を搭載したことを特徴とする電子機器。
【請求項８】
請求項１記載の第一半導体集積回路および請求項６記載の第二半導体集積回路を搭載し、
前記第一半導体集積回路の前記内部信号選択回路により選択された内部信号と、
前記第一半導体集積回路の前記逐次信号および前記観測信号を入力し、前記同期観測信号と同期復元信号を出力する前記第二半導体集積回路とを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路および電子機器に関し、特にシステムＬＳＩ等の半導体集積回路の開発やデバッグ、ならびに性能評価に有効な信号出力技術に関する。
【背景技術】
【０００２】
近年、ＬＳＩ（Large Scale Integration）の高機能化・高集積化が進んでいる。高集積化されたＬＳＩとして、例えば、多数の機能を１個のチップ上に集積したシステムＬＳＩがある。
【０００３】
このようなＬＳＩ内部には、各機能ブロック間を接続するバス等、多数の信号線が含まれており、ＬＳＩの性能評価として、信号線を流れる信号の値を出力端子に出力して観測することが行われる。近年では、多機能化やプロセスの微細化に伴って信号線の本数が増大してきているため、基準クロックの１サイクルで得られる多ビットの信号値を限られた出力端子で観測する必要性が高まっている。
【０００４】
ＬＳＩ内部の信号線を流れる信号を観測する従来の手法としては、観測対象となる信号線の本数と、これら信号線を流れる信号の基準クロックとに基づいて、最適な逐次変換を行い、出力する技術があった（例えば、特許文献１参照）。
【特許文献１】特開２００６−７２９８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図７に示す前記従来の構成では、図８に示すようにワークメモリアクセスなど、通常のＬＳＩ外部信号４００１、４００２、４００３に対し、ＬＳＩの内部信号４００４、４００５を一旦逐次変換してから４００６、４００７としてＬＳＩ外部に出力し、ＬＳＩ外部にて元の信号に復元し４００８、４００９とする処理が必要な為、ロジックアナライザなどの測定器にて観測する場合、ＬＳＩ外部信号４００１、４００２、４００３と復元されたＬＳＩ内部信号４００８、４００９は異なる時間に観測され、同一時刻の事象として評価できないという課題を有していた。
【０００６】
本発明は、前記従来の課題を解決するもので、ＬＳＩ内部信号を逐次変換して外部出力した信号と通常の外部出力端子信号を外部の測定器にて同一時刻の事象として評価可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記従来の課題を解決するために、本発明の半導体集積回路および電子機器は、内部信号線群から１以上の内部信号線を選択し、内部信号線群から所定の方法により基準信号線を選択し、選択された前記内部信号線と前記基準信号線を流れる信号をサンプリングするクロックを選択し、前記内部信号線と前記基準信号線とを記憶し、出力クロックを選択し、前記内部信号線と、前記基準信号線とを前記基準クロックによりサンプリングし、サンプリングした各信号値を前記出力クロックの各サイクルで逐次出力する。
【０００８】
本構成によって、半導体集積回路内にて逐次変換により発生した遅延時間を前記半導体集積回路の外部にて把握することができる。
【発明の効果】
【０００９】
本発明の半導体集積回路によれば、半導体集積回路内にて逐次変換により発生した遅延時間を前記半導体集積回路の外部にて把握する可能で、当該逐次信号を複合する際、前記遅延時間を考慮して前記半導体集積回路の外部信号と同期をとることが可能となり、内部信号と外部信号の可観測性を飛躍的に向上させることができる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１１】
（実施の形態１）
図１は、本発明の実施の形態１における第一半導体集積回路１０００のブロック図である。図１において、
内部回路A１００１、内部回路B１００２は第一半導体集積回路１０００の機能を実現するための回路である。
【００１２】
外部出力回路１００３は、内部回路B１００２の出力を外部に出力する回路である。
【００１３】
内部信号選択部１００４は、内部回路A１００１、内部回路B１００２など、第一半導体集積回路１０００の内部回路間の内部信号線を選択し、当該選択された信号線に流れる信号をサンプリング部１００７に出力する。
【００１４】
基準信号選択部１００５は、内部回路A１００１、内部回路B１００２や基準信号発生部１０１２から出力された信号を基準信号として選択し、当該基準信号をサンプリング部１００７に出力する。
【００１５】
基準クロック選択部１００６は、内部信号選択部１００４によって選択された内部信号の動作周波数と基準信号選択部１００５によって選択された基準信号の動作周波数とを勘案して基準クロックを選択する。
【００１６】
サンプリング部１００７は、前記基準クロックにより当該内部信号および基準信号をサンプリングする。
【００１７】
出力クロック選択部１００８は、前記内部信号の動作周波数と前記基準信号の動作周波数、内部信号線の選択本数、基準信号線の選択本数および逐次信号の出力本数を勘案して出力クロックを選択する。
【００１８】
逐次信号出力部１００９は、サンプリング部１００７にてサンプリングされた前記内部信号および前記基準信号を逐次信号の出力本数分に前記出力クロックにて逐次変換を行い逐次出力する。
【００１９】
基準信号発生部１０１０は、例えば前記内部信号の動作周波数に同期し、”１０００００”など特徴のある信号を繰り返し発生する。
【００２０】
基準信号出力部１０１１は、前記基準信号を第一半導体集積回路１０００の外部に出力する。
【００２１】
信号情報記憶部１０１２は、図６に示す内部信号選択部１００４が選択した内部信号本数７００１と、内部信号ＩＤ７００２と、基準信号選択部１００５が選択した内部基準信号本数７００３、内部基準信号線ＩＤ７００４と、逐次信号出力部より出力される逐次信号本数７００５と、前記逐次信号の出力ピンＩＤ７００６と、前記逐次信号の動作周波数７００７と基準信号出力部１０１１、または、外部出力回路１００３が外部に出力する外部基準信号本数７００８と、前記外部基準信号のＩＤ７００９と、外部出力回路１００３が出力する信号のうち、観測対象となる信号の本数７０１０と、前記観測対象となる観測信号ピンＩＤ７０１１とを記憶する。
【００２２】
信号情報出力部１０１３は、前記信号情報記憶部１００６に保存された信号情報を外部回路に出力するよう構成している。
【００２３】
図２は、本発明の実施の形態１における第二半導体集積回路２０００のブロック図である。図２において、
逐次信号入力部２００１は、第一半導体集積回路１０００より前記逐次信号が入力される。
【００２４】
外部基準信号入力部２００２は、第一半導体集積回路１０００より前記外部基準信号が入力される。
【００２５】
観測信号入力部２００３は、第一半導体集積回路１０００より前記観測信号が入力される。
【００２６】
サンプリングクロック選択部２００４は、前記逐次信号周波数７００７により設定されたサンプリングクロックを選択する。
【００２７】
逐次信号復元部２００５は、前記サンプリングクロックを用い前記逐次信号を復元する。
【００２８】
復元信号出力部２００６は、前記逐次信号復元部２００５により復元された信号を第二半導体集積回路２０００の外部に出力する。
【００２９】
位相調整部２００７は、逐次信号情報記憶部２０１０の内部基準信号本数７００３、内部基準信号線ＩＤ７００４、外部基準信号本数７００８と、前記外部基準信号のＩＤ７００９を参照し、逐次信号復元部２００５により復元された信号から前記内部基準信号と、外部基準信号入力部２００２より入力された前記外部基準信号との位相差を検出し、観測信号入力部２００３より入力された観測信号を前記位相差分遅延させ、同期観測信号とする。
【００３０】
同期観測信号出力部２００８は、前記同期観測信号を第二半導体集積回路２０００の外部に出力する。
【００３１】
信号情報入力部２００９は、例えば、第一半導体集積回路１０００の信号情報出力部１０１３より出力された前記信号情報を入力される。
【００３２】
逐次信号情報記憶部２０１０は、前記信号情報を記憶するよう構成している。
【００３３】
図３は、本発明の実施の形態１における電子機器３０００のブロック図である。図３において、
第一半導体集積回路１０００は、例えば図１に示したものである。
【００３４】
第二半導体集積回路２０００は、例えば図２に示したものである。
【００３５】
デバイスＡ３００１およびデバイスＢ３００２は、メモリなどの周辺デバイスである。
【００３６】
観測回路３００３は、ロジックアナライザへのコネクタや周辺デバイスである。
【００３７】
信号線３０１１は、第一半導体集積回路１０００とデバイスＡ３００１間を流れる前記観測信号線である。
【００３８】
信号線３０１２は、第一半導体集積回路１０００とデバイスＢ３００２間を流れる前記外部基準信号線である。
【００３９】
信号線３０１３は、第一半導体集積回路１０００と第二半導体集積回路２０００間を流れる前記逐次信号線である。
【００４０】
信号線３０１４は、第二半導体集積回路２０００と観測回路３０００間を流れる前記同期観測信号線である。
【００４１】
信号線３０１５は、第二半導体集積回路２０００と観測回路３０００間を流れる前記復元信号線であるよう構成している（実施の形態１の構成）。
【００４２】
かかる構成の結果、電子機器３０００にて発生する信号状態を、図４に示す。図４において、
例えば、ユーザやデバッガからの指示に基づき、第一半導体集積回路１０００の内部回路Ｂ１００２の内部信号４００４、４００５と観測信号、４００１、４００２、４００３を同時に観測する場合、観測信号、４００１、４００２、４００３は、第一半導体集積回路１０００の外部出力回路１００３により出力され、外部基準信号５００１は、第一半導体集積回路１０００の基準信号出力部１０１１により出力され、内部信号４００４、４００５は、第一半導体集積回路１０００の内部回路Ｂ１００２にて出力され、基準信号５００２は、第一半導体集積回路１０００の基準信号選択部１００５にて選択され、逐次信号４００６、４００７、４００８は、第一半導体集積回路１０００の逐次信号出力部１００９にて出力され、同期観測信号５００４，５００５，５００６，５００７は、第二半導体集積回路２０００の同期観測信号出力部２００８により出力され、復元信号４００８，４００９、５００８は、第二半導体集積回路２０００の復元信号出力部２００６により出力される。
【００４３】
ここで、基準信号選択部１００５は、内部回路B１００２が外部デバイスにアクセスするような回路であれば、内部回路B１００２から外部出力部１００３への信号のうち、チップセレクトなど制御線を選択しても良いし、基準信号発生部にて基準信号を発生させ、当該基準信号を選択しても良い。
【００４４】
かかる構成によれば、第一半導体集積回路１０００の内部信号を逐次変換する際、外部に出力される基準信号を同梱することで、外部基準信号と逐次信号内の基準信号の位相差を検出し、当該位相差分、観測信号を遅延させることで、逐次信号を復元して得られた復元信号と観測信号の同期がとれることとなり、第一半導体集積回路１０００の内部信号の可観測性が高まり、電子機器３０００のデバッグ効率を飛躍的に向上することができる。
【００４５】
なお、ユーザやデバッガ、ソフトウェア等の指示により観測対象の内部信号線を変更した場合には、第一半導体集積回路１０００にて、内部信号選択部１００４が新たに内部信号を選択しなおし、基準信号選択部１００５が、基準信号を選択しなおし、基準クロック選択部１００６、出力クロック選択部１００８がクロックを選択しなおし、新たに逐次信号を生成し、出力すると共に新たな信号情報を信号情報出力部１０１３が第二半導体集積回路２０００に伝えることで、第一半導体集積回路１０００の一連の動作は完了し、第二半導体集積回路２０００では、新たな信号情報に基づいて、観測信号と逐次信号の復元信号の同期をとればよい。
【００４６】
なお、内部信号を出力する内部回路が、内部回路Ｂ１００２のように内部回路の信号が外部出力回路１００３付近に存在し、内部基準信号４００５と外部基準信号５００１の遅延が少ない場合は、基準信号選択部１００５は、内部回路Ｂ１００２より第一半導体集積回路１０００外部に出力される信号を基準信号としても良いし、基準信号発生部１０１０より発生される基準信号を選択しても良いが、内部回路Ａ１００１のように内部回路の信号が別の内部回路を経由して外部出力回路１００３に到達する場合、図５に示すように内部回路Ａ１００１より同時に出力される内部信号６００８と、６００９とに対して、基準信号選択部１００５は、基準信号を内部回路Ａの出力から選択し、逐次信号に同梱する。
この時、前記基準信号は、内部回路Ｂを経由する一定時間だけ、第一半導体集積回路１０００内で遅延して外部基準信号６００７として出力されるが、外部基準信号６００７と内部基準信号６０１０との位相差を反映させることで、内部回路Ｂの遅延量を加味して同期観測信号６０１３，６０１４，６０１５と復元信号６０１７、６０１８の同期をとることができる。
【００４７】
なお、第一半導体集積回路１０００とその周辺デバイス、デバイスＡ３００１やデバイスＢ３００２を搭載した電子機器においても、その設計段階において、第二半導体集積回路２０００を搭載した電子機器を開発環境とすれば、開発効率の向上が望めるのは、言うまでもない。
【産業上の利用可能性】
【００４８】
本発明にかかる半導体集積回路および電子機器は、内部信号を逐次変換して出力しても外部信号と同期させる機能を有し、デバッグ時の信号可観測性を上げる技術として有用である。またＬＳＩ間のＩＦ等の用途にも応用できる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１における第一半導体集積回路のブロック図
【図２】本発明の実施の形態１における第二半導体集積回路のブロック図
【図３】本発明の実施の形態１における電子機器のブロック図
【図４】本発明の実施の形態１における信号の状態図
【図５】本発明の実施の形態１における信号の状態図
【図６】本発明の実施の形態１における信号情報の説明図
【図７】従来の信号出力制御装置のブロック図
【図８】従来の信号出力制御装置における信号の状態図
【符号の説明】
【００５０】
１０００    第一半導体集積回路
１００１    内部回路Ａ
１００２    内部回路Ｂ
１００３    外部出力部
１００４    内部信号選択部
１００５    基準信号選択部
１００６    基準クロック選択部
１００７    サンプリング部
１００８    出力クロック選択部
１００９    逐次信号出力部
１０１０    基準信号発生部
１０１１    基準信号出力部
１０１２    信号情報記憶部
１０１３    信号情報出力部
２０００    第二半導体集積回路
２００１    逐次信号入力部
２００２    外部基準信号入力部
２００３    観測信号入力部
２００４    サンプリングクロック選択部
２００５    逐次信号復元部
２００６    復元信号出力部
２００７    位相調整部
２００８    同期観測信号出力部
２００９    信号情報入力部
２０１０    逐次信号情報記憶部
３０００    電子機器
３００１    デバイスＡ
３００２    デバイスＢ
３００３    観測回路
４００１    観測信号
４００４    内部信号
４００６    逐次信号
４００８    復元信号
５００１    外部基準信号
５００２    外部基準信号
５００４    同期観測信号
【図１】
2009099769.tif 000003
【図２】
2009099769.tif 000004
【図３】
2009099769.tif 000005
【図４】
2009099769.tif 000006
【図５】
2009099769.tif 000007
【図６】
2009099769.tif 000008
【図７】
2009099769.tif 000009
【図８】
2009099769.tif 000010