(57)【要約】【課題】従来の構成において発生していた電力ロスを低減し、低電力なアクティブマトリクス型表示装置を提供する。【解決手段】基板上２にマトリクス状に配置された複数の画素部ＰＸと、列毎に設けられ各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線Ｘと、行毎に設けられ各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択して前記映像信号に対応する信号を当該画素部に書込み、保持させると共に当該画素部の表示素子の発光期間を制御する制御信号を供給する複数の制御信号線Ｇとを有し、前記表示素子を駆動する高電位側の電源が発光色毎に任意に分離されているアクティブマトリクス型表示装置である。【選択図】      図１
2009265410.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された複数の画素部と、
列毎に設けられ、各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線と、
行毎に設けられ、各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択して前記映像信号に対応する信号を当該画素部に書込み、保持させると共に当該画素部の表示素子の発光期間を制御する制御信号を供給する複数の制御信号線とを有し、
前記表示素子を駆動する高電位側の電源が発光色毎に任意に分離されていることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記高電位側の電源が１つの発光色と他の発光色とに分離されていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記高電位側の電源がそれぞれの発光色毎に分離されていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
分離された前記高電位側の電源の電位がそれぞれ異なることを特徴とする請求項１乃至３の内いずれか１項に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に係り、特には、低電力なアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ素子を用いたアクティブマトリクス型表示装置が開発されている。  
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、この電流信号に対応した大きさの駆動電流を有機ＥＬ素子に流して有機ＥＬ素子を発光させる。この技術によると、駆動トランジスタの特性のバラツキが駆動電流の大きさに与える影響を低減することができる。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、特許文献１に記載のアクティブマトリクス型表示装置では、有機ＥＬ素子を駆動する高電位側の電源はＲＧＢ共通で構成されている。そして、最大輝度発光時のＲＧＢそれぞれの有機ＥＬ素子での電圧降下が異なる場合に対応するため、最大電圧降下となる色の有機ＥＬ素子での電圧降下量に基づいて高電位側の電源電位を定めている。  
そして、他の色の有機ＥＬ素子については、その差分の電圧を駆動薄膜トランジスタを飽和領域で動作させることで吸収している。しかしながら、この構成では差分の電圧に対応する電力がロスすることとなる。
【０００４】
本発明はこのような事情に鑑みてなされたものであり、従来の構成において発生していた電力ロスを低減し、低電力なアクティブマトリクス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するための本発明に係るアクティブマトリクス型表示装置は、基板上にマトリクス状に配置された複数の画素部と、列毎に設けられ各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線と、行毎に設けられ各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択して前記映像信号に対応する信号を当該画素部に書込み、保持させると共に当該画素部の表示素子の発光期間を制御する制御信号を供給する複数の制御信号線とを有し、前記表示素子を駆動する高電位側の電源が発光色毎に任意に分離されている。
【発明の効果】
【０００６】
本発明によれば、電力ロスを低減した低電力なアクティブマトリクス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。  
なお以下の実施の形態では、アクティブマトリクス型表示装置の内、有機ＥＬ表示装置について説明するが、本発明は有機ＥＬに限定されない。
【０００８】
図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１および有機ＥＬパネル１を制御するコントローラ３を備えている。
【０００９】
有機ＥＬパネル１は、ガラス板等の光透過性絶縁基板２上にマトリクス状に配列され表示領域７を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１制御信号線Ｇ１（１〜ｍ）、第２制御信号線Ｇ２（１〜ｍ）、第３制御信号線Ｇ３（１〜ｍ）、第４制御信号線Ｇ４（１〜ｍ）、及び第５制御信号線Ｇ５（１〜ｍ）を備えている。
【００１０】
更に有機ＥＬパネル１は、表示画素の列毎にそれぞれ接続されたｎ本の信号線Ｘ１〜Ｘｎ、表示画素の列毎にそれぞれ接続されたｎ本のリセット線Ｒ、制御信号線Ｇ１〜Ｇ５の駆動を制御する制御信号出力回路５、複数の信号線Ｘ１〜Ｘｎとリセット線Ｒを駆動する信号線駆動回路６、および表示画素ＰＸに高電位ＰＶＤＤ、ＰＶＤＤ＿ＲＧを供給する電源線を備えている。
【００１１】
なお、高電位ＰＶＤＤは青色の表示画素ＰＸに供給され、高電位ＰＶＤＤ＿ＲＧは赤及び緑色の表示画素ＰＸに供給される。また、リセット線Ｒに供給されるリセット電圧Ｖｒｅｆは、共通の電圧源（不図示）から供給される。
【００１２】
信号線駆動回路６には、画素の列毎に設けられた信号線Ｘ１，Ｘ２，Ｘ３，…が接続されている。信号線Ｘ１、Ｘ２、・・・は、図１に示すように、各々が表示画素ＰＸの列方向（Ｙ方向）に伸びている。これら信号線Ｘ１、Ｘ２、・・・は、信号線駆動回路６と各列の表示画素ＰＸとに接続されている。
【００１３】
また、制御信号出力回路５には、画素の行毎に設けられた制御信号線Ｇ１〜Ｇ５が接続されている。制御信号線Ｇ１〜Ｇ５は、図１に示すように、各々が表示画素ＰＸの行方向（Ｘ方向）に伸びている。これら制御信号線Ｇ１〜Ｇ５は、制御信号出力回路５と各行の表示画素ＰＸとに接続されている。
【００１４】
制御信号出力回路５と信号線駆動回路６とは、コントローラ３からのタイミングパルスにより駆動される。コントローラ３には、不図示の入力端子を介して、映像信号に同期したタイミング信号及びクロック信号が供給される。従って、コントローラ３は、制御信号出力回路５と信号線駆動回路６とに対して、映像信号に同期した各種のタイミングパルスを与えることができる。
【００１５】
各表示画素ＰＸには、電源を供給するための電源ラインが接続されている。そして、図示していないが、制御信号出力回路５、信号線駆動回路６、及びコントローラ３にも、電源を供給するための電源ラインが導かれている。  
なお、制御信号出力回路５、信号線駆動回路６、及びコントローラ３は、基板２上に形成されても良く、基板２の外に外部ＩＣとして設けられても良い。
【００１６】
次に、有機ＥＬ表示装置の概略の動作について説明する。  
なお、第１〜第５制御信号線は、説明の都合上、制御信号線Ｇと略記する。第１〜第５制御信号線の詳細の動作については後述する。
【００１７】
制御信号出力回路５は、映像信号を記憶させるために、行方向（Ｘ方向）に配列した複数の表示画素ＰＸを選択する。制御信号出力回路５が、制御信号線Ｇ（１），Ｇ（２）、・・・、Ｇ（ｍ）のいずれかを選択してアクティブ状態にすると、アクティブ状態となった制御信号線Ｇに接続する複数の表示画素ＰＸが映像信号を記憶可能な状態となる。
【００１８】
信号線駆動回路６は、不図示の入力端子を介して映像信号を取り込む。取込んだ映像信号は、行方向（Ｘ方向）の各表示画素ＰＸの映像信号に変換され、対応する信号線Ｘ１、Ｘ２、・・・に出力される。アクティブ状態となっている表示画素ＰＸが、対応する信号線Ｘ１、Ｘ２、・・・を介して映像信号を取込み記憶する。  
ｎ番目のラインに必要な映像信号が、対応する信号線Ｘ１、Ｘ２、・・・を介してｎ番目のラインの各表示画素ＰＸに供給されると、次のｎ＋１番目のラインに必要な映像信号が、対応する信号線Ｘ１、Ｘ２、・・・を介してｎ＋１番目のラインの各表示画素ＰＸに供給される。制御信号線Ｇ（１），Ｇ（２）、・・・、Ｇ（ｍ）の選択は、制御信号出力回路５により行われる。
【００１９】
更に、制御信号出力回路５は、制御信号線Ｇをアクティブ状態にして、各表示画素ＰＸに記憶された映像信号に対応した発光電流を有機ＥＬ素子に供給する動作を制御する。
【００２０】
図２は、表示画素ＰＸの概略の回路を示す図である。図２には、それぞれ赤色、緑色、青色に対応する表示画素ＰＸ（１，１）、表示画素ＰＸ（１，２）、表示画素ＰＸ（１，３）が所定の順序で配置して記載されている。本画素回路は電圧信号からなる映像信号に応じて有機ＥＬ素子ＯＬＥＤの発光を制御する電圧信号方式の画素回路である。  
以下では、信号線Ｘ１に接続されている表示画素ＰＸ（１，１）を代表して説明する。
【００２１】
本画素回路は、有機ＥＬ素子ＯＬＥＤ、駆動薄膜トランジスタＤＴｒ、コンデンサリセット用スイッチＳＷ１、駆動薄膜トランジスタＤＴｒゲートリセット用スイッチＳＷ２、画素選択用スイッチＳＷ３、補正用スイッチＳＷ４、出力スイッチＳＷ５、キャパシタＣｓ、及びキャパシタＣｋを備えている。駆動薄膜トランジスタＤＴｒ、コンデンサリセット用スイッチＳＷ１、駆動薄膜トランジスタＤＴｒゲートリセット用スイッチＳＷ２、画素選択用スイッチＳＷ３、補正用スイッチＳＷ４、出力スイッチＳＷ５は、同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００２２】
有機ＥＬ素子ＯＬＥＤは、対向した一対の電極間に光活性層を備えた表示素子である。この有機ＥＬ素子ＯＬＥＤのカソードは低電位ＰＶＳＳをもつ低電位電源線（ＰＶＳＳ）に接続され、アノードはこの素子を駆動するための回路を介して高電位ＰＶＤＤをもつ高電位電源線（ＰＶＤＤ）に接続されている。  
なお以下では、電源線を区別するため電源線の後に電位を括弧内に付して記載する。
【００２３】
駆動薄膜トランジスタＤＴｒ、出力スイッチＳＷ５、および有機ＥＬ素子ＯＬＥＤは、高電位電源線ＰＶＤＤと低電位電源線ＰＶＳＳとの間で直列に接続されている。駆動薄膜トランジスタＤＴｒのソースは高電位電源線ＰＶＤＤに接続されている。出力スイッチＳＷ５は、ソースが駆動薄膜トランジスタＤＴｒのドレインに、ドレインが有機ＥＬ素子ＯＬＥＤの陽極にそれぞれ接続され、更に、ゲートが信号制御線Ｇ５に接続されている。
【００２４】
駆動薄膜トランジスタＤＴｒは、映像信号に応じた信号電流を有機ＥＬ素子ＯＬＥＤに出力する。出力スイッチＳＷ５は、信号制御線Ｇ５からの制御信号によりオン（導通状態）、オフ（非導通状態）制御され、駆動薄膜トランジスタＤＴｒと有機ＥＬ素子ＯＬＥＤとの接続、非接続を制御する。
【００２５】
キャパシタＣｓは、駆動薄膜トランジスタＤＴｒのソース、ゲート間に接続され、映像信号により決定される駆動薄膜トランジスタＤＴｒのゲート制御電位を保持する。保持容量Ｃｓは互いに平行に対向した一対の平板状の電極を有し、ここでは、駆動薄膜トランジスタＤＴｒのゲート電極膜と、ポリシリコン層とにより平行平板容量として形成されている。
【００２６】
画素選択用スイッチＳＷ３は、対応する信号線Ｘ１と駆動薄膜トランジスタＤＴｒのゲートとの間にキャパシタＣｋを介して接続され、そのゲートは信号制御線Ｇ３に接続されている。画素選択用スイッチＳＷ３は、信号制御線Ｇ３から供給される制御信号に応答してオン（導通状態）、オフ（非導通状態）制御され、対応信号線Ｘ１から映像信号を取り込む。即ち、キャパシタＣｋは、映像信号を駆動薄膜トランジスタＤＴｒのゲートに交流結合する。
【００２７】
補正用スイッチＳＷ４は、駆動薄膜トランジスタＤＴｒのドレイン、ゲート間に接続され、そのゲートが信号制御線Ｇ４に接続されている。補正用スイッチＳＷ４は、信号制御線Ｇ４からの制御信号に応じてオン（導通状態）、オフ（非導通状態）制御され、駆動薄膜トランジスタＤＴｒのゲート、ドレイン間の接続、非接続を制御する。
【００２８】
コンデンサリセット用スイッチＳＷ１は、リセット線ＲとキャパシタＣｋの一端との間に接続され、そのゲートが信号制御線Ｇ１に接続されている。コンデンサリセット用スイッチＳＷ１は、信号制御線Ｇ１からの制御信号に応じてオン（導通状態）、オフ（非導通状態）制御され、リセット線ＲとキャパシタＣｋの一端との間の接続、非接続を制御する。
【００２９】
駆動薄膜トランジスタＤＴｒゲートリセット用スイッチＳＷ２は、リセット線ＲとキャパシタＣｋの他の一端との間に接続され、そのゲートが信号制御線Ｇ２に接続されている。駆動薄膜トランジスタＤＴｒゲートリセット用スイッチＳＷ２は、信号制御線Ｇ２からの制御信号に応じてオン（導通状態）、オフ（非導通状態）制御され、リセット線ＲとキャパシタＣｋの他の一端との間の接続、非接続を制御する。
【００３０】
本実施形態において、画素回路を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。全て同一の導電型の薄膜トランジスタで構成することにより、製造工数の増大を抑制することができる。
【００３１】
図３は、本アクティブマトリクス型表示装置の一連の動作における各スイッチの状態を示すタイムチャートである。図２及び図３を参照しつつ、画素回路の動作について説明する。  
図３に示すように、本アクティブマトリクス型表示装置の動作は、「リセット期間」、「オフセットキャンセル期間」、「映像書込み期間」、「発光期間」の４つの期間に大きく分類される。
【００３２】
「リセット期間」においては、コンデンサリセット用スイッチＳＷ１と駆動薄膜トランジスタＤＴｒゲートリセット用スイッチＳＷ２とが共にオンとなる。これによってキャパシタＣｋの両端にリセット線Ｒからの電位Ｖｒｅｆが付加されてキャパシタＣｋがリセットされる。  
このとき駆動薄膜トランジスタＤＴｒゲートリセット用スイッチＳＷ２がオンとなることによって、駆動薄膜トランジスタＤＴｒのゲート電位、およびキャパシタＣｓについてもリセットが行われることになる。
【００３３】
「オフセットキャンセル期間」においては、駆動薄膜トランジスタＤＴｒゲートリセット用スイッチＳＷ２がオフされると共に、補正用スイッチＳＷ４がオンとなる。補正用スイッチＳＷ４がオンとなることによって、駆動薄膜トランジスタＤＴｒはゲートとドレインが接続されたダイオード接続となる。
【００３４】
この結果、電源ラインＰＶＤＤから駆動薄膜トランジスタＤＴｒのソース、ドレイン、ゲートのパスに従って電流が流れ、駆動薄膜トランジスタＤＴｒの閾値電圧Ｖｔｈに対応した電圧がキャパシタＣｓ、Ｃｋに保持される。  
なお、ここで電流を流すために、リセット電圧Ｖｒｅｆは電源ラインＰＶＤＤから駆動薄膜トランジスタＤＴｒの閾値電圧Ｖｔｈを引いた電圧よりも低い電圧としている。
【００３５】
「映像書込み期間」においては、コンデンサリセット用スイッチＳＷ１と補正用スイッチＳＷ４が共にオフとなり、画素選択用スイッチＳＷ３がオンとなる。そうすると、信号線Ｘ１を介して映像信号電圧ＶｓｉｇＲがキャパシタＣｋの一端に印加される。この結果、映像信号電圧ＶｓｉｇＲとキャパシタＣｋに保持されていたリセット電圧との差電圧のキャパシタＣｋとＣｓの比に応じた電圧だけ駆動薄膜トランジスタＤＴｒのゲート電位が変化する。従って、駆動薄膜トランジスタＤＴｒのゲート電位は、オフセットキャンセル期間において保持されていた電位に映像信号電圧ＶｓｉｇＲに対応する電位が加わった値に保持される。  
このように、オフセットキャンセルを行った後、映像書き込みを行うことによって、駆動薄膜トランジスタＤＴｒの閾値バラツキによるオフセットをキャンセルすることができる。
【００３６】
「発光期間」においては、画素選択用スイッチＳＷ３をオフし、出力スイッチＳＷ５をオンする。そうすると、駆動薄膜トランジスタＤＴｒのゲートソース間電圧に対応した発光電流が有機ＥＬ素子ＯＬＥＤに流れ、有機ＥＬ素子ＯＬＥＤは、発光電流に対応した輝度で発光する。
【００３７】
図４は、駆動薄膜トランジスタＤＴｒおよび有機ＥＬ素子ＯＬＥＤの構造を示す断面図である。
【００３８】
駆動薄膜トランジスタＤＴｒを構成したＰチャネル型の薄膜トランジスタは、絶縁基板２上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。  
ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。
【００３９】
層間絶縁膜５４上には映像信号配線Ｘを含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００４０】
有機ＥＬ素子ＯＬＥＤは、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対応した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねてバリウム・アルミ合金から成る陰極６６が積層されている。
【００４１】
このような構造の有機ＥＬ素子ＯＬＥＤでは、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板２を介して外部へ放出される。
【００４２】
図２に示す画素回路では、有機ＥＬ素子ＯＬＥＤの陽極６２をＰチャネル型の駆動薄膜トランジスタＤＴｒを介して高電位電源線（ＰＶＤＤ）に接続し、陰極６６を低電位電源線（ＰＶＳＳ）に接続する場合について説明したが、陰極６６を駆動薄膜トランジスタＤＴｒのドレインを介して高電位電源線（ＰＶＤＤ）に接続し、陽極６２を低電位電源線（ＰＶＳＳ）に接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００４３】
図５は、ＲＧＢそれぞれの有機ＥＬ素子での電圧降下量が異なる場合を説明する概念図である。  
図５には、ＲＧＢそれぞれの有機ＥＬ素子の構成が示されている。上述のように、有機ＥＬ素子ＯＬＥＤは、陽極６２を構成するＩＴＯ、有機発光層６４、半透明の陰極６６、及び反射層を備えている。そして有機発光層６４には、電子輸送層（ＥＴＬ）、ＲＧＢ各色の発光層（ＥＭＬ）、及び正孔輸送層（ＨＴＬ）が設けられている。
【００４４】
図５の縦方向には赤（Ｒ）、緑（Ｇ）、Ｂ（青）に必要な発光輝度を生じさせるために、それぞれの有機ＥＬ素子ＯＬＥＤの両端に印加される電圧を表している。赤（Ｒ）及び緑（Ｇ）の有機ＥＬ素子ＯＬＥＤに印加される電圧ＶＥＬ＿Ｒ，ＶＥＬ＿Ｇに比べて、青（Ｂ）の有機ＥＬ素子ＯＬＥＤに印加される電圧ＶＥＬ＿Ｂが大きいことがわかる。この電圧差がΔＶＥＬである。
【００４５】
図５にも示されているように、電圧差ΔＶＥＬには発光層（ＥＭＬ）の材料特性が大きく影響している。従って、本来はＲＧＢそれぞれの有機ＥＬ素子について上述の電圧が異なるが、本実施の形態では青（Ｂ）の有機ＥＬ素子ＯＬＥＤに印加される電圧ＶＥＬ＿Ｂだけが他の色の有機ＥＬ素子ＯＬＥＤに印加される電圧と異なっている場合について説明する。
【００４６】
図６は、ＲＧＢそれぞれの画素回路に共通に高電位電源線（ＰＶＤＤ）を接続したときの発光特性を示す概念図である。図７は、ＲＧＢそれぞれの画素回路に共通に高電位電源線（ＰＶＤＤ）を接続する従来の画素回路の構成を示す図である。
【００４７】
図６の縦軸は発光電流を示し横軸は電圧を表している。そして横軸には、低電位ＰＶＳＳと高電位ＰＶＤＤとが示されている。また横軸に記載された電位から、駆動薄膜トランジスタＤＴｒ及び有機ＥＬ素子ＯＬＥＤに電圧がどのように配分されているかを把握することができる。なお、ここでは配線抵抗については考慮していない。  
曲線７０、７１はそれぞれ赤（Ｒ）、緑（Ｇ）の有機ＥＬ素子の電流／電圧（Ｉ／Ｖ）カーブを示し、曲線７２は青（Ｂ）の有機ＥＬ素子の電流／電圧（Ｉ／Ｖ）カーブを示している。上述のように、赤（Ｒ）、緑（Ｇ）の有機ＥＬ素子については同じ特性のカーブであるに対して、青（Ｂ）の有機ＥＬ素子についてのカーブは、図中の右の方向にシフトしている。ここで曲線７０、７１、７２の横軸は、有機ＥＬ素子ＯＬＥＤのアノード側の電圧を表している。
【００４８】
曲線７３は、駆動薄膜トランジスタＤＴｒの電流／電圧（Ｉ／Ｖ）カーブを示している。本画素回路では駆動薄膜トランジスタＤＴｒの飽和領域を利用しているため、曲線７０、７１、７２と曲線７３とは飽和領域で交わっている。そして、この曲線７０、７１、７２と曲線７３との交点が有機ＥＬ素子ＯＬＥＤに流れる発光電流とその時の電圧を表している。
【００４９】
なお、この曲線７３の飽和領域は、駆動薄膜トランジスタＤＴｒのゲート電圧が変化することによって上下にシフトする。具体的には、本駆動薄膜トランジスタＤＴｒはＰチャネルのトランジスタであるため、ゲート電圧が大きくなるに従って、飽和領域は下方向にシフトする。
【００５０】
ところで、図６では青（Ｂ）用駆動薄膜トランジスタＤＴｒのソースドレイン間電圧Ｖｄｓ＿ＤＴｒ＿Ｂに比較して、赤（Ｒ）、緑（Ｇ）用駆動薄膜トランジスタＤＴｒのソースドレイン間電圧Ｖｄｓ＿ＤＴｒ＿Ｒ、Ｖｄｓ＿ＤＴｒ＿Ｇが大きくなっている。これは上述のように電圧差ΔＶＥＬが存在していることが原因であるが、このことから電圧差ΔＶＥＬに対応した電力のロスが存在していると解釈することができる。
【００５１】
発明者はこの図６に潜む電力ロスを発見すると共に、その解決策について検討を重ねて本願発明に想到したのである。その基本的な技術思想は、高電圧電源線（ＰＶＤＤ）の電圧をそれぞれの色の有機ＥＬ素子毎に任意に設定することにある。
【００５２】
図８は、図２に示す本実施の形態の画素回路における有機ＥＬ素子の発光特性を示す概念図である。  
青の画素回路には高電位電源線（ＰＶＤＤ）が接続されているのに対して、赤及び緑の画素回路にはΔＶＥＬだけ電位が低い高電位電源線（ＰＶＤＤ＿ＲＧ）が接続されている。そして、図８の曲線７４は、高電位電源線（ＰＶＤＤ＿ＲＧ）と接続する駆動薄膜トランジスタＤＴｒの電流／電圧（Ｉ／Ｖ）カーブを示している。この曲線７４は、電位ＰＶＤＤよりもΔＶＥＬだけ低い電位ＰＶＳＳ＿ＲＧが上限値となっているが、曲線７３と同様に飽和領域で曲線７０，７１，７２と交わっている。なお、この図８についての説明は図６と同様であるため省略する。
【００５３】
ここで、図６及び図８において使用される電力を求める。  
図６において使用される電力Ｗ１は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の有機ＥＬ素子ＯＬＥＤに流れる発光電流をそれぞれＩ＿Ｒ、Ｉ＿Ｇ、Ｉ＿Ｂとすると、式（１）で表される。  
Ｗ１＝（ＰＶＤＤ−ＰＶＳＳ）×（Ｉ＿Ｒ＋Ｉ＿Ｇ＋Ｉ＿Ｂ）    ・・・式（１）
図８において使用される電力Ｗ２は式（２）で表される。  
Ｗ２＝（ＰＶＤＤ−ＰＶＳＳ）×（Ｉ＿Ｂ）    
＋（ＰＶＤＤ＿ＲＧ−ＰＶＳＳ）×（Ｉ＿Ｒ＋Ｉ＿Ｇ）  ・・・式（２）
ここで、ＰＶＤＤ−ＰＶＤＤ＿ＲＧ＝ΔＶＥＬの関係を用いると、低減できる電力ΔＷは式（３）で表される。  
ΔＷ＝Ｗ１−Ｗ２＝ΔＶＥＬ×（Ｉ＿Ｒ＋Ｉ＿Ｇ）  ・・・式（３）
以上説明したように、本実施の形態の画素回路によれば従来潜在していた電力ロスを低減することができるが、本願発明はこの実施の形態に限定されるものではない。図９に示すように高電圧電源線の電位をそれぞれの色の有機ＥＬ素子毎に電位ＰＶＤＤ＿Ｒ、ＰＶＤＤ＿Ｇ、ＰＶＤＤ＿Ｂに設定しても良い。
【００５４】
さらに、有機ＥＬ素子ＯＬＥＤの特性によってはＲＧＢのいずれか１色の画素回路についての高電圧電源線の電位と他の色の高電圧電源線の電位とを異なるように構成しても良い。
【００５５】
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００５６】
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な発光素子を適用可能である。
【００５７】
さらに本実施の形態では電圧信号を映像信号として構成したが、この形態に限定されず電流信号を映像信号としても良い。
【００５８】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態に係るアクティブマトリクス型表示装置を概略的に示すブロック図。
【図２】本発明の実施の形態に係る画素回路の構成を示す図。
【図３】本アクティブマトリクス型表示装置の一連の動作における各スイッチの状態を示すタイムチャート。
【図４】駆動薄膜トランジスタＤＴｒおよび有機ＥＬ素子ＯＬＥＤの構造を示す断面図。
【図５】ＲＧＢそれぞれの有機ＥＬ素子での電圧降下量が異なる場合を説明する概念図。
【図６】ＲＧＢそれぞれの画素回路に共通に高電位電源線を接続したときの発光特性を示す概念図。
【図７】ＲＧＢそれぞれの画素回路に共通に高電位電源線を接続する従来の画素回路の構成を示す図。
【図８】本実施の形態の画素回路における有機ＥＬ素子の発光特性を示す概念図。
【図９】ＲＧＢそれぞれの画素回路に発光色毎に高電位電源線を接続する画素回路の構成を示す図。
【符号の説明】
【００６０】
ＰＸ…表示画素、Ｇ１〜Ｇ５…制御信号線、Ｘ１〜Ｘｎ…信号線、Ｒ…リセット線、Ｇ１〜Ｇ５…制御信号線、ＰＶＤＤ…高電位電源線、ＰＶＳＳ…低電位電源線、ＯＬＥＤ…有機ＥＬ素子、Ｃｓ…キャパシタ、Ｃｋ…キャパシタ、ΔＶＥＬ…電圧差、ＤＴｒ…駆動薄膜トランジスタ、ＳＷ１…コンデンサリセット用スイッチ、ＳＷ２…ゲートリセット用スイッチ、ＳＷ３…画素選択用スイッチ、ＳＷ４…補正用スイッチ、ＳＷ５…出力スイッチ、１…有機ＥＬパネル、２…基板、３…コントローラ、５…制御信号出力回路、６…信号線駆動回路、７…表示領域。
【図１】
2009265410.tif 000003
【図２】
2009265410.tif 000004
【図３】
2009265410.tif 000005
【図４】
2009265410.tif 000006
【図５】
2009265410.tif 000007
【図６】
2009265410.tif 000008
【図７】
2009265410.tif 000009
【図８】
2009265410.tif 000010
【図９】
2009265410.tif 000011