(57)【要約】【課題】入力がシングルエンドの構成にあっても反転回路を設けずに反転ＰＷＭ信号を生成することができ、チップ面積の縮小化に有利なＰＷＭ信号生成回路を提供する。【解決手段】入力信号Ｐと基準信号ＲＥＦとを比較し、大小関係に基づいて第１ＰＷＭ信号を生成する比較器２０２、入力信号Ｐを反転させた反転信号と基準信号ＲＥＦとを比較して得られるＰＷＭ信号とデューティ比が同一の第２ＰＷＭ信号を、入力信号Ｐを反転回路によって反転させることなく生成する比較器２０３とを備え、比較器２０３は、コモン電圧信号ＶＣＯＭと基準信号ＲＥＦとを比較し、大小関係に基づいて第２ＰＷＭ信号ＮＯＵＴを生成する。【選択図】  図２
2009171449.tif 000002
【特許請求の範囲】
【請求項１】
機器を駆動する駆動信号を生成するためのＰＷＭ信号を生成するＰＷＭ信号生成回路であって、
シングルエンドの入力信号と基準信号とを比較し、前記入力信号と前記基準信号との大小関係に基づいて第１ＰＷＭ信号を生成する第１ＰＷＭ信号生成手段と、
前記入力信号を反転させた反転信号と前記基準信号とを比較して得られるＰＷＭ信号とデューティ比が同一の第２ＰＷＭ信号を、前記入力信号を反転回路によって反転させることなく生成する第２ＰＷＭ信号生成手段と、を備え、
前記第１ＰＷＭ信号及び前記第２ＰＷＭ信号に基づいて前記駆動信号を生成することを特徴とするＰＷＭ信号生成回路。
【請求項２】
前記第２ＰＷＭ信号生成手段は、前記入力信号及び前記基準信号の基準となるコモン電圧信号と、前記基準信号との大小関係に基づいて前記第２ＰＷＭ信号を生成することを特徴とする請求項１に記載のＰＷＭ信号生成回路。
【請求項３】
前記第２ＰＷＭ信号生成手段は、前記基準信号に同期してパルス信号を生成することによって前記第２ＰＷＭ信号を生成するパルス信号発生手段を備えることを特徴とする請求項１に記載のＰＷＭ信号生成回路。
【請求項４】
前記第２ＰＷＭ信号生成手段は、
前記入力信号及び前記基準信号の基準となるコモン電圧信号を入力し、当該コモン電圧信号同士を足し合わせて第１和信号を生成する第１加算手段と、
前記第１和信号と前記入力信号とを入力し、前記第１和信号から前記入力信号を減算して差信号を生成する差信号生成手段と、
を備え、
前記差信号と前記基準信号との大小関係に基づいて前記第２ＰＷＭ信号を生成することを特徴とする請求項１に記載のＰＷＭ信号生成回路。
【請求項５】
前記第２ＰＷＭ信号生成手段は、
前記入力信号と前記基準信号を入力し、前記入力信号及び前記基準信号を足し合わせて第２和信号を生成する第２加算手段と、
前記入力信号及び前記基準信号の基準となるコモン電圧信号を入力し、当該コモン電圧信号同士を足し合わせて第３和信号を生成する第３加算手段と、
を備え、
前記第２和信号と前記第３和信号との大小関係に基づいて前記第２ＰＷＭ信号を生成することを特徴とする請求項１に記載のＰＷＭ信号生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ（パルス幅変調）信号生成回路に関し、特に、シングルエンド信号に基づいてパルス幅変調信号を生成するＰＷＭ信号生成回路に関する。
【背景技術】
【０００２】
スイッチングアンプには、ＰＷＭ（Pulse Width Modulation）回路を備えたものがある。スイッチングアンプに用いられるＰＷＭ信号生成回路の従来技術としては、例えば、特許文献１に記載されたものがある。
図１４は、特許文献１に記載されたＰＷＭ信号生成回路を説明するための図である。図１４に示した構成は、差動アンプ１１を使ったスイッチングアンプを示している。差動アンプ１１によれば、アナログの差動信号によって同相ノイズをキャンセルすることができる。差動アンプ１１が出力した信号Ｐ（入力信号Ｐ）、入力信号Ｐを反転させた反転信号Ｎは、比較器１２、比較器１３においてそれぞれ三角波の基準信号ＲＥＦと比較される。比較結果を示す比較器１２、比較器１３の出力信号は、論理回路１４に入力される。論理回路１４は、スイッチングアンプの出力段を駆動するための論理回路である。
【０００３】
図１４に示した回路構成は、シングルエンドの入力の回路に適用される場合、図１５に示すようになる。図１５の回路では、２つの反転アンプ２１、２２を設ける。反転アンプ２１が出力した信号は、反転アンプ２２に入力される。そして、反転アンプ２１からの出力された入力信号Ｐと基準信号ＲＥＦである三角波とを比較器２３において比較する。また、反転アンプ２２から出力された反転信号Ｎと基準信号ＲＥＦとを比較器２４において比較する。比較結果を表す比較器２３、２４の出力信号が、それぞれパルス幅変調信号（以下、ＰＷＭ信号）となる。ＰＷＭ信号のうち、ＰＯＵＴを非反転ＰＷＭ信号、ＮＯＵＴを反転ＰＷＭ信号という。
【０００４】
なお、図１５に示した回路を、本発明のＰＷＭ信号生成回路との比較に使用するための回路とし、後述する実施形態において従来のＰＷＭ信号生成回路とも記す。
図１６は、反転アンプ２１から出力される入力信号Ｐ、反転アンプ２２から出力される反転信号Ｎ、基準信号ＲＥＦと、入力信号Ｐ、反転信号Ｎ、基準信号ＲＥＦの動作点となるコモン電圧信号（ＶＣＯＭ）の関係を示している。図１７は、図１６の部分的な拡大図である。以下に、図１５に示したＰＷＭ信号生成回路の動作を、図１７を参照して説明する。
【０００５】
図１５に示した比較器２３は、入力信号Ｐと基準信号ＲＥＦを比較し、比較の結果に応じて非反転ＰＷＭ信号ＰＯＵＴを出力する。すなわち、ＰＷＭ信号ＰＯＵＴは、入力信号Ｐが基準信号ＲＥＦよりも大きいときはＨレベルとなり、入力信号Ｐが基準信号ＲＥＦよりも小さいときはＬレベルとなる。
一方、比較器２４は、反転アンプ２２から出力された反転信号Ｎと基準信号ＲＥＦとを比較し、比較の結果に応じて反転ＰＷＭ信号ＮＯＵＴを出力する。すなわち、反転ＰＷＭ信号ＮＯＵＴは、反転信号Ｎが基準信号ＲＥＦよりも大きいときＨレベルとなり、反転信号Ｎが基準信号ＲＥＦよりも小さいときはＬレベルとなる。
【０００６】
非反転ＰＷＭ信号ＰＯＵＴ、反転ＰＷＭ信号ＮＯＵＴは、論理回路２５に入力される。論理回路２５は、スイッチングアンプの出力段を駆動するための論理回路であって、非反転ＰＷＭ信号ＰＯＵＴ、反転ＰＷＭ信号ＮＯＵＴを入力し、駆動信号ＰＤＲＩＶＥ、ＮＤＲＩＶＥを出力する。駆動信号ＰＤＲＩＶＥは、非反転ＰＷＭ信号ＰＯＵＴがＨレベルであり、かつ反転ＰＷＭ信号ＮＯＵＴがＬレベルのときにＨレベルとなり、他の場合はＬレベルである。また、駆動信号ＮＤＲＩＶＥは、非反転ＰＷＭ信号ＰＯＵＴがＬレベルであり、かつ反転ＰＷＭ信号ＮＯＵＴがＨレベルのときにＨレベルとなる。他の場合は、Ｌレベルとなる。図１７中に示した２ｔａは、ＰＷＭ信号のうちＰＤＲＩＶＥがＨレベルとなる時間間隔を示している。
【特許文献１】米国特許ＵＳ６６１４２９７Ｂ２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般的に、回路には、さらなる小型化が望まれている。しかしながら、図１５に示した構成は、入力信号の反転信号を生成するため、反転アンプ２１の他に、さらに反転アンプ２２を設けることが必要になる。このため、チップ面積が増大するという欠点を有する。
本発明は、このような点に鑑みてなされたものであって、入力がシングルエンドの構成にあっても、入力信号を反転させるための反転回路を設けずに反転ＰＷＭ信号を生成することができ、チップ面積の縮小化に有利なＰＷＭ信号生成回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
以上述べた課題を解決するため、本発明の請求項１に記載のＰＷＭ信号生成回路は、機器を駆動する駆動信号を生成するためのＰＷＭ信号を生成するＰＷＭ信号生成回路であって、シングルエンドの入力信号と基準信号とを比較し、前記入力信号と前記基準信号との大小関係に基づいて第１ＰＷＭ信号を生成する第１ＰＷＭ信号生成手段と、前記入力信号を反転させた反転信号と前記基準信号とを比較して得られるＰＷＭ信号とデューティ比が同一の第２ＰＷＭ信号を、前記入力信号を反転回路によって反転させることなく生成する第２ＰＷＭ信号生成手段と、を備え、前記第１ＰＷＭ信号及び前記第２ＰＷＭ信号に基づいて前記駆動信号を生成することを特徴とする。
【０００９】
また、請求項２に記載のＰＷＭ信号生成回路は、請求項１に記載の発明において、前記第２ＰＷＭ信号生成手段が、前記入力信号及び前記基準信号の基準となるコモン電圧信号と、前記基準信号との大小関係に基づいて前記第２ＰＷＭ信号を生成することを特徴とする。
また、請求項３に記載のＰＷＭ信号生成回路は、請求項１に記載の発明において、前記第２ＰＷＭ信号生成手段が、前記基準信号に同期してパルス信号を生成することによって前記第２ＰＷＭ信号を生成するパルス信号発生手段を備えることを特徴とする。
【００１０】
また、請求項４に記載のＰＷＭ信号生成回路は、請求項１に記載の発明において、前記第２ＰＷＭ信号生成手段が、前記入力信号及び前記基準信号の基準となるコモン電圧信号を入力し、当該コモン電圧信号同士を足し合わせて第１和信号を生成する第１加算手段と、前記第１和信号と前記入力信号とを入力し、前記第１和信号から前記入力信号を減算して差信号を生成する差信号生成手段と、を有し、前記差信号と前記基準信号との大小関係に基づいて前記第２ＰＷＭ信号を生成することを特徴とする。
【００１１】
また、請求項５に記載のＰＷＭ信号生成回路は、請求項１に記載の発明において、前記第２ＰＷＭ信号生成手段が、前記入力信号と前記基準信号を入力し、前記入力信号及び前記基準信号を足し合わせて第２和信号を生成する第２加算手段と、前記入力信号及び前記基準信号の基準となるコモン電圧信号を入力し、当該コモン電圧信号同士を足し合わせて第３和信号を生成する第３加算手段と、を備え、前記第２和信号と前記第３和信号との大小関係に基づいて前記第２ＰＷＭ信号を生成することを特徴とする。
【発明の効果】
【００１２】
請求項１に記載の発明は、シングルエンドの入力信号と基準信号との大小関係に基づいて第１ＰＷＭ信号を生成することができる。また、入力信号の反転信号と基準信号とを比較して得られるＰＷＭ信号とデューティ比が同一の第２ＰＷＭ信号を、反転回路を用いることなく生成することができる。このため、ＰＷＭ信号生成回路が形成されるチップ上に反転回路を増設することが必要なくなり、反転回路によってチップの面積が増大することがなく、チップ面積の縮小化に有利なＰＷＭ信号生成回路を提供することができる。
請求項２に記載の発明は、コモン電圧信号と基準信号とを比較して第２ＰＷＭ信号を生成することができる。このため、入力信号の反転回路に代えて比較器等により第２ＰＷＭ信号を生成することができる。
【００１３】
請求項３に記載の発明は、入力信号の反転回路に代えてパルス信号発生器を使い、第２ＰＷＭ信号を生成することができる。
請求項４に記載の発明は、コモン電圧信号同士を足し合わせた第１和信号を生成し、第１和信号から入力信号減算して差信号を生成し、差信号と基準信号とを比較することによって第２ＰＷＭ信号を生成することができる。このため、入力信号の反転回路に代え、加算器、減算器、比較器等により第２ＰＷＭ信号を生成することができる。
請求項５に記載の発明は、入力信号と基準信号を足し合わせて第２和信号を生成し、コモン電圧信号同士を足し合わせて第３和信号を生成し、第２和信号と前記第３和信号とを比較して第２ＰＷＭ信号を生成することができる。入力信号の反転回路に代え、加算器、比較器等により第２ＰＷＭ信号を生成することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図を参照して本発明に係るＰＷＭ信号生成回路の実施形態１〜実施形態４を説明する。
本発明の実施形態１〜４のＰＷＭ信号生成回路は、いずれもスイッチングアンプ等の機器を駆動する駆動信号生成するためのＰＷＭ信号を生成するＰＷＭ信号生成回路である。そして、シングルエンドの入力信号と基準信号とを比較し、入力信号と基準信号との大小関係に基づいて第１ＰＷＭ信号を生成する第１比較器を備えている。
また、入力信号を反転させた反転信号と基準信号とを比較して得られるＰＷＭ信号とデューティ比が同一の第２ＰＷＭ信号を、入力信号Ｐを反転させる回路である反転回路（反転アンプ２２）によって反転させることなく生成する第２ＰＷＭ信号生成手段を備えている。さらに、第１ＰＷＭ信号及び第２ＰＷＭ信号を入力し、駆動信号を出力する論理回路を備えている。
【００１５】
（実施形態１）
・構成
図１は、本発明の実施形態１のＰＷＭ信号生成回路を説明するための図であって、ＰＷＭ信号生成回路の概略構成を示している。実施形態１のＰＷＭ信号生成回路は、第１比較器１０１と第２比較器１０２を備えている。第１比較器１０１は、シングルエンドの入力信号Ｐと基準信号ＲＥＦとを比較する。そして、比較の結果に応じた非反転のＰＷＭ信号（非反転ＰＷＭ信号）ＰＯＵＴを出力する。第２比較器１０２は、基準信号ＲＥＦとコモン電圧信号ＶＣＯＭとを比較する。そして、比較の結果に応じ、反転したＰＷＭ信号ＮＯＵＴ（反転ＰＷＭ信号）ＮＯＵＴを出力する。
なお、基準信号ＲＥＦは、従来技術と同様に三角波の信号である。また、コモン電圧信号ＶＣＯＭは、入力信号及び基準信号ＲＥＦの基準となる信号であって、入力信号Ｐと基準信号ＲＥＦの動作点電圧となっている。
【００１６】
第１比較器１０１は、実施形態１〜実施形態４において第１ＰＷＭ信号生成手段に相当する。第２比較器１０２は、実施形態１において第２ＰＷＭ信号生成手段に相当する。非反転ＰＷＭ信号ＰＯＵＴは第１ＰＷＭ信号に相当し、反転ＰＷＭ信号ＮＯＵＴは第２ＰＷＭ信号に相当する。第２比較器１０２は、コモン電圧信号ＶＣＯＭと基準信号ＲＥＦとを比較し、コモン電圧信号ＶＣＯＭと基準信号ＲＥＦとの大小関係に基づいて反転ＰＷＭ信号ＮＯＵＴを生成する。
【００１７】
図２は、図１に示した構成を、より具体的に示した回路図である。図２に示した回路は、反転アンプ２０１、２つの比較器２０２及び２０３、基準信号生成回路２０７、論理回路２０４を備えている。論理回路２０４は、アンド回路２０５及び２０６と、インバータ２０８及び２０９を備えている。論理回路２０４は、スイッチングアンプの駆動信号ＰＤＲＩＶＥ及びＮＤＲＩＶＥを出力する。
図２に示した回路の反転アンプ２０１は、シングルエンドの信号とコモン電圧信号ＶＣＯＭとを入力し、入力信号Ｐを出力する。反転アンプ２０１が備える帰還抵抗２１０は、反転アンプ２０１の増幅度を変更することによって出力される信号の振幅値を調整するものである。
【００１８】
比較器２０２は、入力信号Ｐと基準信号ＲＥＦとを入力して比較し、非反転ＰＷＭ信号ＰＯＵＴを出力する。また、比較器２０３は、基準信号ＲＥＦとコモン電圧信号ＶＣＯＭを入力し、比較して反転ＰＷＭ信号ＮＯＵＴを出力する。このような構成において、比較器２０２が図１中の第１比較器１０１、比較器２０３が図１中の第２比較器１０２に相当する。
【００１９】
・動作
次に、以上述べた実施形態１のＰＷＭ信号生成回路の動作について説明する。
比較器２０２に入力信号Ｐが入力された場合、比較器２０２は、入力信号Ｐと基準信号ＲＥＦとを比較する。そして、比較結果に応じて非反転ＰＷＭ信号ＰＯＵＴを生成し、出力する。
図３は、比較器２０２における比較の結果と非反転ＰＷＭ信号ＰＯＵＴとの関係を具体的に説明するための図である。図示したように、非反転ＰＷＭ信号ＰＯＵＴは、入力信号Ｐのレベルが基準信号ＲＥＦのレベルを上回る場合にＨレベルとなる。また、入力信号Ｐのレベルが基準信号ＲＥＦのレベルを下回る場合、非反転ＰＷＭ信号ＰＯＵＴはＬレベルとなる。
【００２０】
一方、比較器２０３には、基準信号ＲＥＦとコモン電圧信号ＶＣＯＭとが入力される。比較器２０３は、基準信号ＲＥＦとコモン電圧信号ＶＣＯＭとを比較し、比較結果に応じて反転ＰＷＭ信号ＮＯＵＴを生成し、出力する。比較の結果と反転ＰＷＭ信号ＮＯＵＴとの関係を図３中に示す。図示したように、反転ＰＷＭ信号ＮＯＵＴは、コモン電圧信号ＶＣＯＭのレベルが基準信号ＲＥＦのレベルを上回る場合にＨレベルとなる。また、コモン電圧信号ＶＣＯＭのレベルが基準信号ＲＥＦのレベルを下回る場合にＬレベルとなる。
【００２１】
非反転ＰＷＭ信号ＰＯＵＴ、反転ＰＷＭ信号ＮＯＵＴは、それぞれ論理回路２０４に入力される。論理回路２０４において、非反転ＰＷＭ信号ＰＯＵＴは、アンド回路２０５にそのまま入力されると共に、インバータ２０９によって反転された後、アンド回路２０６に入力される。反転ＰＷＭ信号ＮＯＵＴは、アンド回路２０６にそのまま入力されると共に、インバータ２０８によって反転された後、アンド回路２０５に入力される。
【００２２】
アンド回路２０５は、駆動信号ＰＤＲＩＶＥを出力し、アンド回路２０６は、駆動信号ＮＤＲＩＶＥを出力する。駆動信号ＰＤＲＩＶＥは、非反転ＰＷＭ信号ＰＯＵＴがＨレベル、かつ反転ＰＷＭ信号ＮＯＵＴがＬレベルの場合にだけＨレベルとなり、他の場合にはＬレベルとなる。また、駆動信号ＮＤＲＩＶＥは、非反転ＰＷＭ信号ＰＯＵＴがＬレベル、かつ反転ＰＷＭ信号ＮＯＵＴがＨレベルの場合にだけＨレベルとなり、他の場合にはＬレベルとなる。
【００２３】
すなわち、実施形態１のＰＷＭ信号生成回路は、基準信号ＲＥＦ、かつコモン電圧信号ＶＣＯＭを上回る入力信号Ｐが入力されている間にＨレベルの駆動信号ＰＤＲＩＶＥを出力する。
この結果を図１７に示した従来のＰＷＭ信号生成回路の各信号と比較すると、実施形態１のＰＷＭ信号生成回路では、図１７における駆動信号ＰＤＲＩＶＥがＨレベルとなる時間（２ｔａ）の半分ｔａとなっている。
【００２４】
しかし、実施形態１は、入力信号Ｐの振幅を大きくして入力信号Ｐが基準信号ＲＥＦを下回る期間を短縮し、駆動信号ＰＤＲＩＶＥがＨレベルとなるデューティ比を高めることができる。入力信号Ｐの振幅を２倍にすることにより、駆動信号ＰＤＲＩＶＥがＨレベルとなる時間を２ｔａにすることができる。入力信号Ｐの振幅は、反転アンプ２０１の帰還抵抗２１０の抵抗値を、従来のＰＷＭ生成回路の反転アンプ２１の抵抗値の２倍にすることによっても２倍にすることができる。
【００２５】
以上述べた実施形態１は、図２に示したように、比較器２０３の入力信号を、基準信号ＲＥＦ及びコモン電圧信号ＶＣＯＭにすることにより、図１５に示した従来の構成の反転アンプ２２を設けずに反転ＰＷＭ信号ＮＯＵＴを生成する構成を実現することができた。このため、入力がシングルエンドの回路であっても反転アンプを増設する必要がなく、素子の小型化に有利なＰＷＭ信号生成回路を構成することができる。
【００２６】
（実施形態２）
次に、本発明の実施形態２について説明する。なお、実施形態２を説明するための図中において、実施形態１で説明した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
図４は、実施形態２のＰＷＭ信号生成回路の概略構成を示す図である。実施形態２のＰＷＭ信号生成回路は、第１比較器１０１と、パルス生成器４０２とを備えている。第１比較器１０１は、入力信号Ｐと基準信号ＲＥＦとを比較する。そして、比較の結果に応じて非反転ＰＷＭ信号ＰＯＵＴを出力する。なお、入力信号Ｐと基準信号ＲＥＦとの比較の結果と非反転ＰＷＭ信号のＨレベル、Ｌレベルの関係は、図３で説明したものと同様である。
【００２７】
パルス生成器４０２は、実施形態２の第２ＰＷＭ信号生成手段であって、入力信号Ｐを反転させる回路である反転アンプ２２を用いることなく、独自に実施形態１の比較器２０３と同様の反転ＰＷＭ信号ＮＯＵＴを出力する。
図５は、図４に示した構成を、より具体的に示した回路図である。図５に示した回路は、実施形態１と同様に、帰還抵抗２１０を備えた反転アンプ２０１、比較器２０２、基準信号生成回路２０７、論理回路２０４を備えている。比較器２０２は、図４に示した第１比較器１０１に相当する。
【００２８】
・パルス生成器
実施形態２のＰＷＭ信号生成回路は、実施形態１の比較器２０３に代えて、パルス生成器４０２を備えている。ここで、パルス生成器４０２が、比較器２０３と同様の反転ＰＷＭ信号ＮＯＵＴを生成することについて、図６を使って説明する。
図６に示すように、基準信号ＲＥＦの１周期を４つの等しい時間間隔ｔｂに分割し、各時間間隔をそれぞれｔ１〜ｔ４とする。前記した実施形態１の比較器２０３は、時間間隔ｔ１、時間間隔ｔ４においてはＨレベルを、時間間隔ｔ２、時間間隔ｔ３においてはＬレベルの反転ＰＷＭ信号ＮＯＵＴを出力している。このようなＰＷＭ信号は、周期が４ｔｂでデューティ比が５０％のＰＷＭ信号といえる。実施形態２では、このように考えに基づいて、パルス生成器４０２により実施形態１の反転ＰＷＭ信号ＮＯＵＴとデューティ比が実質的に同一のＰＷＭ信号を出力するものとする。
【００２９】
図７は、図５に示した基準信号生成回路２０７をより具体的に説明するための図であって、図２に示した基準信号生成回路２０７である。図示した構成は、ＰＬＬ（Phase-locked loop）回路として機能する。すなわち、周波数ｆの基準クロックを入力し、加工して三角波の基準信号を出力する回路であって、周波数位相比較器７０１、ループフィルタ７０２、電圧制御発振器７０３、比較器７０４を備えている。比較器７０４は、基準クロックと三角波の基準信号とに負帰還をかけ、基準クロックと基準信号との周波数（ｆ）及び位相を一致させている。
【００３０】
例えば、基準信号の周波数ｆに対して外部から周波数２ｆの基準クロックが与えられる場合、図７に示した回路に分周器８０１、８０２を設け、図２に示した基準信号生成回路２０７及びパルス生成器４０２を一体化した構成とする。図８は、基準信号生成回路２０７に分周器８０１、８０２を設けた回路構成を示した図である。図８に示した回路において、周波数２ｆの基準クロックは、分周器８０１によって２分周され、周波数ｆの基準クロックとして基準信号生成回路２０７に入力される。分周器８０２は、インバータ８０３によって反転された周波数２ｆの基準クロックを２分周して反転ＰＷＭ信号ＮＯＵＴを生成し、出力する。
分周器８０２は、インバータとフリップフロップを各１つずつという、簡単な論理素子で実現可能である。このため、回路面積の大幅な削減を実現できる。
【００３１】
図９は、図８に示した回路の基準クロック、２分周された基準クロック、三角波、反転ＰＷＭ信号ＮＯＵＴの関係を説明するための図である。図９によれば、分周器８０２によって出力される反転ＰＷＭ信号ＮＯＵＴは、実施形態１の反転ＰＷＭ信号ＮＯＵＴと同じ波形になることがわかる。したがって、実施形態２は、第２比較器を用いることなく、反転ＰＷＭ信号ＮＯＵＴを出力する構成を実現することができる。
さらに、実施形態２においても、反転アンプ２０１の帰還抵抗２１０の抵抗値を２倍に変更することにより、入力信号Ｐの振幅を変更前の振幅の２倍にすることができる。入力信号Ｐの振幅を２倍にすれば、実施形態２においても、従来のＰＷＭ信号生成回路と同様に、駆動信号ＰＤＲＩＶＥがＨレベルとなる時間を２ｔａにすることができる。
【００３２】
（実施形態３）
次に、本発明の実施形態３について説明する。なお、実施形態３を説明するための図中において、実施形態１、実施形態２で説明した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
実施形態３は、実施形態１、実施形態２のＰＷＭ生成回路で生成されるＰＷＭ信号のＨレベルのデューティ比が、図２に示した従来のＰＷＭ信号生成回路の１／２になることに鑑みてなされたものである。そして、実施形態１、実施形態２のように帰還抵抗２１０の値を２倍にすることなく、従来と同様のデューティ比の駆動信号ＰＤＲＩＶＥを得ることを目的にしている。
【００３３】
図１０は、実施形態３のＰＷＭ生成回路の概略構成を説明するための回路図である。実施形態３のＰＷＭ生成回路は、第１比較器１０１と、第１加算回路１００２と、差信号生成回路１００３と、第３比較器１００４と、を備えている。第１比較器１０１は、前記した実施形態１、実施形態２と同様に、シングルエンドの入力信号Ｐと、三角波の基準信号ＲＥＦとを比較する。そして、比較の結果に応じて非反転ＰＷＭ信号ＰＯＵＴを生成し、出力する。
【００３４】
第１加算回路１００２は、コモン電圧信号ＶＣＯＭを入力し、コモン電圧信号ＶＣＯＭ同士を足し合わせて和信号Ｓ１を生成する。差信号生成回路１００３は、和信号Ｓ１と入力信号Ｐとを入力し、和信号Ｓ１から入力信号Ｐを減算して差信号Ｄ１を生成する。
第３比較器１００４は、入力された差信号Ｄ１と、基準信号ＲＥＦとを比較する。そして、差信号が基準信号ＲＥＦを上回った場合にＨレベルの反転ＰＷＭ信号ＮＯＵＴを生成し、出力する。また、差信号が基準信号ＲＥＦを下回った場合には、Ｌレベルの反転ＰＷＭ信号ＮＯＵＴを生成し、出力する。
【００３５】
このような構成のうち、実施形態３において、第１加算回路１００２が加算手段、差信号生成回路１００３が差信号生成手段として機能する。また、第３比較器１００４によって差信号Ｄ１と基準信号ＲＥＦとを比較し、差信号Ｄ１と基準信号ＲＥＦとの大小関係に基づいて第２ＰＷＭ信号である反転ＰＷＭ信号ＮＯＵＴを生成する。和信号Ｓ１は、第１和信号に相当する。
【００３６】
次に、以上述べた実施形態３の構成が、実施形態１、実施形態２と同様に反転ＰＷＭ信号ＮＯＵＴを生成できる理由について、図１１（ａ）、（ｂ）を用いて説明する。図１１（ａ）は従来のＰＷＭ信号生成回路において、入力信号Ｐのレベルがコモン電圧信号ＶＣＯＭのレベルよりも高い状態を示したものである。また、図１１（ｂ）は入力信号Ｐのレベルがコモン電圧信号ＶＣＯＭのレベルよりも低い状態を示したものである。
【００３７】
図１１（ａ）に示したように、入力信号Ｐと、入力信号Ｐの反転信号Ｎはコモン電圧信号ＶＣＯＭについて対称である。図１１において、入力信号Ｐとコモン電圧信号ＶＣＯＭとのレベル差及び反転信号Ｎとコモン電圧信号ＶＣＯＭとのレベル差を、それぞれＶａと表す。また、入力信号Ｐの電圧レベルをＶP、反転信号Ｎの電圧レベルをＶNとすると、ＶP、ＶN、Ｖａ、ＶＣＯＭの関係は以下の式（１）のように表される。
ＶP＝ＶＣＯＭ＋Ｖａ          …式（１）
式（１）より、Ｖａ＝ＶP−ＶＣＯＭ          …式（２）
【００３８】
また、図１１（ａ）、（ｂ）に示したＶNは、いずれの場合も、以下の式（３）のように表される。
ＶN＝２×ＶＣＯＭ−ＶP                    …式（３）
一方、図１０に示した差信号生成回路１００３が出力する差信号Ｄ１は、コモン電圧信号ＶＣＯＭを２系統から入力して足し合わせた値から、さらに入力信号Pを減じているのであるから、以下の式（４）によって表される。
Ｄ１＝２×ＶＣＯＭ−ＶP                  …式（４）
【００３９】
つまり、従来のＰＷＭ信号生成回路の反転ＰＷＭ信号ＮＯＵＴの電圧値と実施形態３の差信号Ｄ１の値は等しくなる。図１０に示した第３比較器１００４は、差信号Ｄ１と基準信号ＲＥＦとを比較して出力しているのであるから、従来のＰＷＭ信号生成回路と同様に、反転信号Ｎと基準信号ＲＥＦとを比較して得られる信号を出力していることになる。このことから、第３比較器１００４が出力する信号は、従来のＰＷＭ信号生成回路の反転ＰＷＭ信号ＮＯＵＴと同一の信号であることがわかる。
【００４０】
（実施形態４）
次に、本発明の実施形態４について説明する。なお、実施形態４を説明するための図中において、実施形態１〜実施形態３で説明した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
実施形態３の構成では、反転ＰＷＭ信号ＮＯＵＴを生成するために第１加算回路１００２及び差信号生成回路１００３が必要になり、それぞれを実現するためには、アンプが必須となるため、従来のＰＷＭ生成回路と比較し、チップ面積は小さくならない。これに対し、実施形態４は、加算回路だけで反転ＰＷＭ信号ＮＯＵＴを生成し、チップ上において素子が占める領域をより低減するものである。
【００４１】
図１２は、実施形態４の概略を説明するための図である。実施形態４は、実施形態１〜実施形態３と同様の第１比較器１０１を備え、非反転ＰＷＭ信号ＰＯＵＴを出力する。また、実施形態４のＰＷＭ信号生成回路は、第２加算回路１２０１、第３加算回路１２０２、第４比較器１２０３を備えている。第２加算回路１２０１は、入力信号Ｐと基準信号ＲＥＦとを加算して加算信号Ｓ１１を出力する。第３加算回路１２０２は、コモン電圧信号ＶＣＯＭを２系統から入力し、コモン電圧信号ＶＣＯＭ同士を加算して加算信号Ｓ１２を出力する。
【００４２】
第４比較器１２０３は、加算信号Ｓ１１と加算信号Ｓ１２とを入力し、両者を比較する。そして、比較の結果に応じて信号を出力する。出力された信号は、実施形態１〜実施形態３と同様の反転ＰＷＭ信号ＮＯＵＴと同一の信号になる。出力された信号が反転ＰＷＭ信号ＮＯＵＴと同一の信号になる理由は、以下のとおりである。
すなわち、加算信号Ｓ１１、Ｓ１２は、以下のように表される。なお、式中において、ＶREFは基準信号ＲＥＦの値を示す。
Ｓ１１＝ＶP＋ＶREF          …式（５）
Ｓ１２＝２×ＶＣＯＭ          …式（６）
両者比較の結果（差分）は、２×ＶＣＯＭ−ＶP−ＶREF      …式（７）
となる。
式（７）は、実施形態３で説明した式（４）と、基準信号ＲＥＦとの比較の結果（差分）と同一のものとなる。この点から、実施形態４の第４比較器１２０３から出力される信号は、実施形態３で述べた差分信号Ｄ１と基準信号ＲＥＦとを比較した反転信号ＮＯＵＴになることが分かる。
【００４３】
実施形態４では、以上述べた構成のうち、第２加算回路１２０１が第２加算手段、第３加算回路１２０２が第３加算手段として機能する。また、第４比較器１２０３が、加算信号Ｓ１１と加算信号Ｓ１２とを比較し、加算信号Ｓ１１と加算信号Ｓ１２との大小関係に基づいて第２ＰＷＭ信号となる反転ＰＷＭ信号ＮＯＵＴを生成する。加算信号Ｓ１１は第２和信号、加算信号Ｓ１２は第３和信号に相当する。
【００４４】
図１３は、実施形態４の第２加算回路１２０１、第３加算回路１２０２、第４比較器１２０３の回路構成を、より具体的に説明するための図である。第２加算回路１２０１は、図１３に示したように、Ｎ型のＭＯＳトランジスタ１２１１、１２１２から構成され、電流源１２１３に接続されている。ＭＯＳトランジスタ１２１１のゲートに入力信号Ｐが入力され、ＭＯＳトランジスタ１２１２のゲートに基準信号ＲＥＦが入力される。
【００４５】
第３加算回路１２０２は、Ｎ型のＭＯＳトランジスタ１２１４、１２１５から構成され、電流源１２１３に接続されている。ＭＯＳトランジスタ１２１４、１２１５のゲートには、コモン電圧信号ＶＣＯＭが入力される。
第４比較器１２０３は、Ｐ型のＭＯＳトランジスタからなるカレントミラー回路１２１６と、２つの電流源１２１７、１２１８と、Ｐ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタからなるインバータ回路１２１９とを備えている。インバータ回路１２１９の出力端子からは、反転ＰＷＭ信号ＮＯＵＴが取り出される。
【００４６】
次に、図１３に示した回路の動作について説明する。
第２加算回路１２０１では、ＭＯＳトランジスタ１２１１のゲートに入力信号Ｐが入力され、ＭＯＳトランジスタ１２１２のゲートに基準信号ＲＥＦが入力される。ＭＯＳトランジスタ１２１１には入力信号Ｐの電圧に応じた電流が流れ、ＭＯＳトランジスタ１２１２には基準信号ＲＥＦの電圧に応じた電流が流れ、第２加算回路１２０１には両方の電流が加算された加算電流が流れる。加算電流の値は、入力信号Ｐと基準信号ＲＥＦとを加算した電圧値に相当する。
【００４７】
また、第３加算回路１２０２では、ＭＯＳトランジスタ１２１４、１２１５のゲートにコモン電圧信号ＶＣＯＭが入力される。ＭＯＳトランジスタ１２１４、１２１５にはコモン電圧信号ＶＣＯＭの電圧に応じた電流が流れ、第３加算回路１２０２には両方の電流が加算された加算電流が流れる。加算電流の値は、コモン電圧信号ＶＣＯＭ同士の加算電圧値に相当する。
【００４８】
ここで、第４比較器１２０３のカレントミラー回路１２１６を構成する２つのＭＯＳトランジスタには、電流源１２１７、１２１８により同じ電流が流れようとする。しかし、電流源１２１７、１２１８からは、それぞれ異なる第２加算回路１２０１、第３加算回路１２０２に電流が流れることにより、２つのＭＯＳトランジスタに流れる電流が相違することになる。インバータ回路１２１９の入力電圧Ｖｘは、このために変化する。
【００４９】
例えば、第３加算回路１２０２に流れる電流が第２加算回路１２０１に流れる電流よりも大きい場合、入力電圧Ｖｘが低下し、インバータ回路１２１９が出力する反転ＰＷＭ信号ＮＯＵＴはＨレベルとなる。また、第３加算回路１２０２に流れる電流が第２加算回路１２０１に流れる電流よりも小さい場合、入力電圧Ｖｘが高まって、インバータ回路１２１９が出力する反転ＰＷＭ信号ＮＯＵＴはＬレベルとなる。
【００５０】
以上述べた実施形態４では、実施形態３のように差信号生成回路を設けることがなく、加算回路だけを使ってＰＷＭ信号を生成するＰＷＭ信号生成回路を実現することができる。また、第１比較器１０１の構成は、図１２における実施形態４の第２加算回路１２０１、第３加算回路１２０２、第４比較器１２０３の回路構成を、より具体的に説明した図１３の回路図からＮ型のＭＯＳトランジスタ１２１１、及び１２１５を削除した構成である。逆に言えば、図１２における実施形態４の第２加算回路１２０１、第３加算回路１２０２、第４比較器１２０３の回路構成は、第１比較器１０１の構成にＮ型のＭＯＳトランジスタを２つ追加するだけでよい。すなわち、従来の構成と比較し、反転アンプ、及びこの反転アンプに接続される入力抵抗、フィードバック抵抗が、Ｎ型のＭＯＳトランジスタ２つに置き換わるのみである。このため、ＰＷＭ信号生成回路の回路構成を単純にし、いっそうの素子領域の削減に貢献することができる。
【産業上の利用可能性】
【００５１】
以上説明した本発明のＰＷＭ信号生成回路は、スイッチングアンプ（Ｄ級アンプ）等の前段に用いることに適している。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態１のＰＷＭ信号生成回路の概略構成を示した図である。
【図２】図１に示した構成を、より具体的に示した回路図である。
【図３】図２に示した比較器における比較の結果と非反転ＰＷＭ信号との関係を具体的に説明するための図である。
【図４】本発明の実施形態２のＰＷＭ信号生成回路の概略構成を示す図である。
【図５】図４に示した構成を、より具体的に示した回路図である。
【図６】本発明の実施形態２のパルス生成器が反転ＰＷＭ信号ＮＯＵＴを生成することを説明するための図である。
【図７】図５に示した基準信号生成回路をより具体的に説明するための図である。
【図８】図７に示した基準信号生成回路に分周器を設けた回路構成を示した図である。
【図９】図８に示した回路の基準クロック、２分周された基準クロック、三角波、反転ＰＷＭ信号ＮＯＵＴの関係を説明するための図である。
【図１０】本発明の実施形態３のＰＷＭ生成回路の概略構成を説明するための回路図である。
【図１１】本発明の実施形態３の構成が反転ＰＷＭ信号ＮＯＵＴを生成できる理由を説明するための図である。
【図１２】本発明の実施形態４の概略を説明するための回路図である。
【図１３】本発明の実施形態４の回路構成をより具体的に説明するための図である。
【図１４】特許文献１に記載されたＰＷＭ信号生成回路を説明するための図である。
【図１５】図１４に示した構成を入力がシングルエンドの構成に適用する場合の構成を示した図である。
【図１６】図１５に示した回路において入出力される信号の関係を説明するための図である。
【図１７】図１６に示した信号の部分的な拡大図である。
【符号の説明】
【００５３】
１０１  第１比較器
１０２  第２比較器
２０１      反転アンプ
２０２、２０３  比較器
２０４  論理回路
２０５、２０６  アンド回路
２０７  基準信号生成回路
２０８、２０９  インバータ
２１０  抵抗
４０２  パルス生成器
８０１、８０２  分周器
１００２  第１加算回路
１００３  差信号生成回路
１００４  第３比較器
１２０１  第２加算回路
１２０２  第３加算回路
１２０３  第４比較器
【図１】
2009171449.tif 000003
【図２】
2009171449.tif 000004
【図３】
2009171449.tif 000005
【図４】
2009171449.tif 000006
【図５】
2009171449.tif 000007
【図６】
2009171449.tif 000008
【図７】
2009171449.tif 000009
【図８】
2009171449.tif 000010
【図９】
2009171449.tif 000011
【図１０】
2009171449.tif 000012
【図１１】
2009171449.tif 000013
【図１２】
2009171449.tif 000014
【図１３】
2009171449.tif 000015
【図１４】
2009171449.tif 000016
【図１５】
2009171449.tif 000017
【図１６】
2009171449.tif 000018
【図１７】
2009171449.tif 000019