(57)【要約】【課題】  メモリの読み出し側において垂直同期信号を基に読み出しタイミングを決定する構成を追加することなく、簡単な構成で、メモリへのビデオデータの書き込みと読み出しとの周波数の相違を調整して高品質な画像表示を可能にする画像表示装置を提供する。【解決手段】  制御部２９は、バッファメモリＢＵＦ１〜４に対する読み出し動作が書き込み動作に追いついてしまう追いつきが発生したか否かを判定する。そして、制御部２９は、追いつきが発生したと判定した場合に、次のバッファメモリＢＵＦ１〜４の読み出しタイミングを制御して、有効画像ライン分のビデオデータを読み出した後に、その次のバッファメモリＢＵＦ１〜４の読み出しを開始するまでのタイミングを遅らせるように制御する。【選択図】  図１
2009038723.tif 000002
【特許請求の範囲】
【請求項１】
ビデオデータをメモリに蓄えた後に読み出して表示処理する画像表示装置において、
前記メモリへの前記ビデオデータの書き込み動作と、前記メモリから前記ビデオデータを読み出して表示する動作とを監視し、前記ビデオデータを前記メモリに書き込んだ後に読み出す関係を保持できるか否かを判定する判定手段と、
前記メモリから読み出した前記ビデオデータに応じた画像を表示する表示周波数が低くなるに従って前記メモリから前記ビデオデータを読み出す読み出し周波数を低くし、前記判定手段が前記関係を保持できないと判定した場合に、前記関係が保持されるように、前記表示周波数を制御する制御手段と
を有することを特徴とする画像表示装置。
【請求項２】
前記読み出し周波数は、前記メモリに前記ビデオデータを書き込む書き込み周波数より高く、
前記メモリ内の予め決められた複数の記憶領域に予め決められた順序で前記ビデオデータを書き込む場合に、
前記判定手段は、前記メモリ内の前記ビデオデータの読み出しを行っている前記記憶領域と前記書き込みを行っている前記記憶領域とを基に、前記関係を保持できるか否かを判定し、
前記制御手段は、前記関係を保持できないと判定した場合に、前記メモリから読み出したビデオデータに応じた１画像の表示に用いるライン数を増やして前記表示周波数を低くするように制御する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
ビデオデータをメモリに蓄えた後に読み出して表示処理する表示制御方法において、
前記メモリへの前記ビデオデータの書き込み動作と、前記メモリから前記ビデオデータを読み出して表示する動作とを監視する監視工程と、
前記監視工程での監視結果に基づいて、前記ビデオデータを前記メモリに書き込んだ後に読み出す関係を保持できるか否かを判定する判定工程と、
前記メモリから読み出したビデオデータに応じた画像を表示する表示周波数が低くなるに従って前記メモリから前記ビデオデータを読み出す読み出し周波数を低くし、前記判定工程で前記関係を保持できないと判定した場合に、前記関係が保持されるように、前記表示周波数を制御する制御工程と
を有することを特徴とする画像表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオデータをメモリに蓄えてから読み出して表示する画像表示装置および画像表示制御方法に関するものである。
【背景技術】
【０００２】
図６に示すように、画像表示装置１０１では、アンテナ１１１が受信した受信電波からフロントエンド処理部１１３およびビデオデコーダ１１５を経てデジタルビデオデータを生成する。そして、ビデオキャプチャ１１７によってビデオメモリ１１９に書き込んでから、表示データ合成部１２３が読み出し、表示制御部１２５を経て液晶ディスプレイ１２７に表示する。このような画像表示装置１０１は、ビデオデータと、別に描画エンジン１２１の描画処理により生成した画像データとを合成して表示をするなどの画像合成処理を行う。
このような画像表示装置１０１において、ビデオメモリ１１９内のバッファメモリＢＵＦへのデータ書き込みは、バッファメモリＢＵＦ１，ＢＵＦ２，ＢＵＦ３，ＢＵＦ４，ＢＵＦ１，．．．の順でリング方式で行う。また、バッファメモリＢＵＦからの読み出し動作は、書き込み動作より遅れてスタートし、バッファメモリＢＵＦ１，ＢＵＦ２，ＢＵＦ３，ＢＵＦ４，ＢＵＦ１，．．．．の順で行う。
【０００３】
図６に示す例では、入力側がバッファメモリＢＵＦ１に対してデータ書き込みを行い、表示側が、それ以前に書き込まれたバッファメモリＢＵＦ３のデータを読み出して表示していることを示す。
従来の画像表示装置では、入力ビデオ信号のフィールド周波数と、表示出力側の周波数が異なる場合に、同じ画像（コマ）を２回表示したり、１つ画像（コマ）を飛ばして表示（もしくは入力するコマを１つ飛ばす）するなどして、ビデオ信号を途切れずに連続的に入力して順次表示している。
【０００４】
例えば、図７（Ａ）に示すように、入力側のフィールド周波数が表示側よりも高く、書き込みが読み出しに追いつく場合には、図７（Ｂ）に示すように、バッファメモリＢＵＦ３に書き込むところを再びバッファメモリＢＵＦ２に書き込みを行うことで、追いつきを防止している。
また図８（Ａ）に示すように、表示側のフィールド周波数が入力側よりも高く、読み出しが書き込みに追いつく場合には、図８（Ｂ）に示すように、バッファメモリＢＵＦ２から読み出すところを再びバッファメモリＢＵＦ１から読み出しを行うことで、追いつきを防止している。
【０００５】
【特許文献１】特開平７−２９５５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の画像表示装置では、連続したビデオ映像を表示する場合に、同じ画像（コマ）が２回表示されたり、コマ落としが時々発生する。この際に連続した動きのある映像では、画像の動きが一瞬止まったり、速くなったりするなどの画像の不具合が発生してしまう。
フィールド周波数が十分に高ければ人間の目では上記画像の不具合は感知できないが、既存のテレビジョン方式であるフィールド周波数５９．９４ＨｚのＮＴＳＣ(National Television Standards Committee)方式やフィールド周波数５０ＨｚのＰＡＬ(Phase
Alternating Line)方式では、画像の内容によっては上記不具合が感知されてしまい、高い表示品質が要求される場合には問題となる。
このような画質劣化は、インタレース信号の場合には、奇数フィールドと偶数フィールドとの組み合わせがくずれるなどで、特に顕著に現れる。また、カメラをパンした場合などにも顕著に現れる。
【０００７】
このような問題を解決するには、入力側のフィールド周波数に出力側のフィールド周波数を一致させて書き込み側と読み出し側の間で追いつきが発生しないようにすればよい。
従来では、図６に示すように、入力側のフィールド周波数に同期した信号、具体的には垂直同期信号を、表示データ合成部１２３（表示タイミング生成回路）に入力し、表示側の読み出しフィールド周波数を入力側に同期させることが行われてきた。
しかしながら、近年、価格コスト削減の要請から、ハードウェア回路、特にＬＳＩ(Large Scale Integration)の入力ｐｉｎ数の増加を抑えるなどのために、外部同期用の垂直同期信号入力ｐｉｎを省いたり、タイミングを同期生成する回路を省いてしまうことが行われている。このような垂直同期信号入力ｐｉｎを備えていないハードウェア回路を用いる必要がある場合には、上述した従来の手法では、表示側の読み出しフィールド周波数を入力側に同期させることができず、表示品質が低下してしまうという問題がある。
【０００８】
本発明はかかる事情に鑑みてなされたものであり、その目的は、メモリの読み出し側において垂直同期信号を基に読み出しタイミングを決定する構成を追加することなく、簡単な構成で、メモリへのビデオデータの書き込みと読み出しとの周波数の相違を調整して高品質な画像表示を可能にする画像表示装置および画像表示制御方法を提供することにある。
【課題を解決するための手段】
【０００９】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の画像表示装置は、  ビデオデータをメモリに蓄えた後に読み出して表示処理する画像表示装置であって、前記メモリへの前記ビデオデータの書き込み動作と、前記メモリから前記ビデオデータを読み出して表示する動作とを監視し、前記ビデオデータを前記メモリに書き込んだ後に読み出す関係を保持できるか否かを判定する判定手段と、前記メモリから読み出した前記ビデオデータに応じた画像を表示する表示周波数が低くなるに従って前記メモリから前記ビデオデータを読み出す読み出し周波数を低くし、前記判定手段が前記関係を保持できないと判定した場合に、前記関係が保持されるように、前記表示周波数を制御する制御手段とを有する。
【００１０】
本発明の画像表示装置では、判定手段が、前記メモリへの前記ビデオデータの書き込み動作と、前記メモリから前記ビデオデータを読み出して表示する動作とを監視し、前記ビデオデータを前記メモリに書き込んだ後に読み出す関係を保持できるか否かを判定する。
そして、制御手段が、前記判定手段が前記関係を保持できないと判定した場合に、前記関係が保持されるように、前記メモリから読み出した前記ビデオデータに応じた画像を表示する周波数を制御する。このとき、制御手段は、前記メモリから読み出した前記ビデオデータに応じた画像を表示する表示周波数が低くなるに従って前記メモリから前記ビデオデータを読み出す読み出し周波数を低くする。
このように本発明の画像表示装置は、外部同期のためのハードウェア無しでも、入力したビデオデータの周波数に表示側の周波数を同期させて、コマ２重写しやコマ落とし無しに、ビデオデータに応じた画像を表示できる。そのため、高品質な動画像を提供できる。
【００１１】
また、好適には、本発明の画像表示装置は、前記読み出し周波数は、前記メモリに前記ビデオデータを書き込む書き込み周波数より高く、前記メモリ内の予め決められた複数の記憶領域に予め決められた順序で前記ビデオデータを書き込む場合に、前記判定手段は、前記メモリ内の前記ビデオデータの読み出しを行っている前記記憶領域と前記書き込みを行っている前記記憶領域とを基に、前記関係を保持できるか否かを判定し、前記制御手段は、前記関係を保持できないと判定した場合に、前記メモリから読み出したビデオデータに応じた１画像の表示に用いるライン数を増やして前記表示周波数を低くするように制御する。
【００１２】
また、本発明の画像表示制御方法は、ビデオデータをメモリに蓄えた後に読み出して表示処理する表示制御方法であって、前記メモリへの前記ビデオデータの書き込み動作と、前記メモリから前記ビデオデータを読み出して表示する動作とを監視する監視工程と、前記監視工程での監視結果に基づいて、前記ビデオデータを前記メモリに書き込んだ後に読み出す関係を保持できるか否かを判定する判定工程と、前記メモリから読み出したビデオデータに応じた画像を表示する表示周波数が低くなるに従って前記メモリから前記ビデオデータを読み出す読み出し周波数を低くし、前記判定工程で前記関係を保持できないと判定した場合に、前記関係が保持されるように、前記表示周波数を制御する制御工程とを有する。
【発明の効果】
【００１３】
本発明によれば、メモリの読み出し側において垂直同期信号を基に読み出しタイミングを決定する構成を追加することなく、簡単な構成で、メモリへのビデオデータの書き込みと読み出しとの周波数の相違を調整して高品質な画像表示を可能にする画像表示装置および画像表示制御方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態に係る画像表示装置について説明する。
図１は、本発明の実施形態に係る画像表示装置１の機能ブロック図である。
図１に示すように、画像表示装置１は、例えば、フロントエンド処理部１３、ビデオデコーダ１５、ビデオキャプチャ１７、ビデオメモリ１９、描画エンジン２１、表示データ合成部２３、表示制御部２５、ディスプレイ２７および制御部２９を有する。
【００１５】
ここで、制御部２９の追い越し判定機能が本発明の判定手段の一例である。また、制御部２９による表示制御用レジスタＲＥＧ設定機能、並びに表示制御部２５が、本発明の制御手段の一例である。また、ビデオメモリ１９が本発明のメモリの一例である。
【００１６】
なお、図１において、ビデオデコーダ１５、ビデオキャプチャ１７、描画エンジン２１、表示データ合成部２３および表示制御部２５の機能は、ハードウェアとして実現してもよいし、これらの機能の一部をソフトウェアで実現してもよい。
【００１７】
先ず、画像表示装置１の特徴の概要を説明する。
図１に示す画像表示装置１の制御部２９は、ビデオキャプチャ１７から入力した書き込み終了通知に基づいて、ビデオデータの書き込み動作が行われているバッファメモリＢＵＦ１〜４を特定する。
また、制御部２９は、表示データ合成部２３から入力した読み出し終了通知に基づいて、ビデオデータの読み出しが行われているバッファメモリＢＵＦ１〜４を特定する。
制御部２９は、書き込みが行われているバッファメモリＢＵＦ１〜４と、読み出しが行われているバッファメモリＢＵＦ１〜４とに基づいて、読み出しが書き込みに追いついてしまう追いつき（書き込んだ後に読み出すという関係が保持できない事態）が発生するか否かを判定する。
制御部２９は、上記追いつきが発生したと判定した場合に、次のバッファメモリＢＵＦ１〜４の読み出しタイミングを制御して、有効画像ライン分のビデオデータを読み出した（液晶ディスプレイ２７への画像表示を上から下まで表示した）後に、その次のバッファメモリＢＵＦ１〜４の読み出しを開始するまでのタイミングを遅らせるように制御する。
具体的には、制御部２９は、表示制御部２５の表示制御用レジスタＲＥＧに記憶されている表示タイミング値を書き換える。
【００１８】
このように画像表示装置１では、外部同期機能のハードウェアを有さない回路構成で、入力側（書き込み側）と表示側（読み出し側）のフィールド周波数の同期をとるように、表示側のフィールド周波数を変化させる。ここで、液晶ディスプレイ２７等のように表示残像時間が長いものでは、フィールド周波数がわずかに変化しても、明暗の時間的ムラ等は知覚されず、画像品質の劣化の影響は殆どない。
【００１９】
以下、図１に示す各構成要素について詳細に説明する。
［フロントエンド処理部１３］
フロントエンド処理部１３は、アンテナ１１が受信した受信電波から、指定チャンネルを選択して、それを中間周波数信号に変換する。
そして、フロントエンド処理部１３は、上記中間周波数信号を増幅した後、ＡＦＴ(Audio Frequency Transformer)検波により映像検波を行ってアナログビデオ信号を取り出す。
そして、フロントエンド処理部１３は、上記アナログビデオ信号をＡ／Ｄ変換してデジタルビデオ信号を生成する。
また、フロントエンド処理部１３は、中間周波数信号から音声検波を行ってオーディオ信号を生成する。本実施形態では、オーディオ信号の処理の説明は省略する。
【００２０】
また、フロントエンド処理部１３は、選択した指定チャネルの受信電波から得られたアナログビデオ信号から水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを抽出して、ビデオデコーダ１５に出力する。なお、フロントエンド処理部１３は、アナログビデオ信号から、ブランク信号ＢＬＡＮＣ及び基本クロックＣＬＫを生成するが、本実施形態ではこれらの処理の説明は省略する。
【００２１】
［ビデオデコーダ１５］
ビデオデコーダ１５は、フロントエンド処理部１３から入力したデジタルビデオ信号をデコード処理してビデオデータＳ１５を生成し、これをビデオキャプチャ１７に出力する。
本実施形態では、入力がＮＴＳＣ方式の信号であり、出力画像が水平４００画素、垂直２４０ラインの場合を例にとって説明する。
ビデオデコーダ１５は、入力したデジタルビデオ信号を、１フィールドが２４０ラインで、１ラインの有効水平画素７２０に変換してビデオキャプチャ１７に出力する。
【００２２】
［ビデオキャプチャ１７］
ビデオキャプチャ１７は、ビデオデコーダ１５から入力したビデオデータＳ１５に間引き処理を施してビデオメモリ１９に書き込む。
具体的には、ビデオキャプチャ１７は、ビデオデコーダ１５から入力した水平画素数７２０の１フレーム分のビデオデータＳ１５を、表示水平画素数４００に間引き処理を行った後にビデオメモリ１９のバッファメモリＢＵＦ１〜４に書き込む。間引き処理でなく、フィルタ処理を含めた縮小処理（スケーリング）を行って水平画素数４００にしてもよい。
ビデオキャプチャ１７は、バッファメモリＢＵＦ１〜４への１フレーム分のビデオデータの書き込み動作が終了すると、書き込み終了通知を制御部２９に出力する。
【００２３】
［ビデオメモリ１９］
ビデオメモリ１９は、例えば、ＳＤＲＡＭ(Synchronous DRAM)である。
ビデオメモリ１９は、複数のバッファメモリを有し、異なるバッファメモリに対して、ビデオキャプチャ１７による書き込み動作と、表示データ合成部２３による読み出し動作とを並行して行うことができる。
図１に示す例では、ビデオメモリ１９は、バッファメモリＢＵＦ１〜４，ｘを有している。バッファメモリＢＵＦ１〜４，ｘは、各々１フレーム分のビデオデータを記憶する。
バッファメモリＢＵＦ１〜４にはビデオキャプチャ１７からのビデオデータが書き込まれ、バッファメモリＢＵＦｘには描画エンジン２１によって生成された画像データが書き込まれる。
【００２４】
ビデオキャプチャ１７によるバッファメモリＢＵＦ１〜４へのビデオデータの書き込みは、例えば、バッファメモリＢＵＦ１，ＢＵＦ２，ＢＵＦ３，ＢＵＦ４，ＢＵＦ１，．．の順でリング形式で行われる。
また、表示データ合成部２３によるバッファメモリＢＵＦ１〜４からのビデオデータの読み出しは、ビデオキャプチャ１７による書き込み動作に遅れて、バッファメモリＢＵＦ１，ＢＵＦ２，ＢＵＦ３，ＢＵＦ４，ＢＵＦ１，．．の順でリング形式で行われる。
【００２５】
［表示データ合成部２３］
表示データ合成回路は、表示制御部２５から入力したタイミング信号に基づいて、バッファメモリＢＵＦ１〜４から読み出したデジタルビデオデータと、描画バッファメモリＢＵＦｘから読み出した画像データとを合成して合成画像データを生成し、これを表示制御部２５に出力する。
表示データ合成部２３は、上記合成画像データを生成したタイミングを示す読み出し終了通知を制御部２９に出力する。
【００２６】
［表示制御部２５］
表示制御部２５は、表示制御用レジスタＲＥＧを備え、表示制御用レジスタＲＥＧに記憶されている表示タイミング値に基づいて、表示データ合成部２３が生成した合成画像データに応じた画像の表示タイミングを制御する。なお、表示制御用レジスタＲＥＧは、表示制御部２５内以外の場所に設けてもよい。
表示制御部２５は、水平ライン開始（水平同期信号の前縁）のタイミングで、表示制御用レジスタＲＥＧから表示タイミング値を読み出して制御に利用する。
【００２７】
本実施形態では、表示制御部２５による表示側の読み出しフィールド周波数を、ビデオキャプチャ１７による書き込み側のフィールド周波数より高く設定している。そのため、ビデオメモリ１９に対しての書き込み動作に読み出し動作が追いつくことになる。
表示制御部２５は、このような追いつきが生じた場合に、制御部２９から表示制御用レジスタＲＥＧに設定された表示タイミング値に基づいて、例えば、図２および図３に示すように、垂直同期信号Ｖ−ＳＹＮＣのタイミングを遅らせる。
【００２８】
［液晶ディスプレイ２７］
液晶ディスプレイ２７は、例えば、図２および図３に示すように、ＮＴＳＣ（入力側フィールド周波数５９．９４Ｈｚ）の場合で、表示側の１ラインの時間を６１．６μｓとする。
液晶ディスプレイ２７は、後述するように、制御部２９による表示制御部２５の制御に基づいて、バッファメモリＢＵＦ１〜４における読み出し動作が書き込み動作に追いつくと判定されていない場合には、１フィールドのライン数を２６２本（６２．０Ｈｚ）とする。なお、当該判定については後述する。
一方、液晶ディスプレイ２７は、上記追いつくと判定された場合には、表示制御部２５の制御に基づいて、１フィールドのライン数を２８２本（５７．６Ｈｚ）とする。
このように１フィールドのライン数を変更する手法として、垂直同期信号幅の水平ライン数を変更する方法、垂直同期信号の前縁から有効画像ライン開始までのライン数を変更する手法、有効画像ライン数を変更する手法等がある。
図３に示す例では、有効画像最終ラインから垂直同期信号の前縁までのライン数を変更している。
【００２９】
［制御部２９］
制御部２９は、例えば、垂直同期信号の入力ｐｉｎを備えていないＬＳＩである。
制御部２９は、ビデオキャプチャ１７から入力した書き込み終了通知に基づいて、デジタルビデオデータを次に書き込むバッファメモリＢＵＦ１〜４をビデオキャプチャ１７に指示する。
例えば、制御部２９は、ビデオキャプチャ１７からバッファメモリＢＵＦ１への書き込み終了通知を入力した場合に、次にバッファメモリＢＵＦ２に書き込むことをビデオキャプチャ１７に指示する。
【００３０】
制御部２９は、表示データ合成部２３から入力した読み出し終了通知に基づいて、デジタルビデオデータを次に読み出すバッファメモリＢＵＦ１〜４を表示データ合成部２３に指示する。
例えば、制御部２９は、バッファメモリＢＵＦ１からの読み出し終了通知を表示データ合成部２３から入力した場合に、次にバッファメモリＢＵＦ２から読み出すことを表示データ合成部２３に指示する。
【００３１】
すなわち、制御部２９は、ビデオメモリ１９内の現在書き込みが行われているバッファメモリＢＵＦ１〜４と、現在読み出しが行われているバッファメモリＢＵＦ１〜４とを把握しており、次に何れのバッファメモリＢＵＦ１〜４に対して書き込みおよび読み出しを行うかを制御する。
【００３２】
読み出し動作は、書き込み動作を追いかけるようにようになっていて、それぞれバッファメモリＢＵＦ１，ＢＵＦ２，ＢＵＦ３，ＢＵＦ４，ＢＵＦ１，．．．の順序でリング動作を行う。
本実施形態では、上述したように、表示制御部２５による表示側の読み出しフィールド周波数を、ビデオキャプチャ１７による書き込み側のフィールド周波数より高く設定しているので、書き込み動作に読み出し動作が追いつくことになる。
【００３３】
制御部２９は、追いつきを検出した時点で、次のバッファメモリＢＵＦ１〜４の読み出しタイミングを制御する。すなわち、制御部２９は、図２および図３に示すように、有効画像ラインのデータを読み出した（液晶ディスプレイ２７への画像表示を上から下まで表示した）後に、その次のバッファメモリＢＵＦ１〜４の読み出しを開始するまでのタイミングを遅らせるように制御する。
【００３４】
図４は、図１に示す制御部２９の動作例を説明するためのフローチャートである。
制御部２９は、表示データ合成部２３から読み出し終了通知を入力すると（ステップＳＴ１）、２つ先に読み出しを指示する予定のバッファメモリＢＵＦへの書き込みが終了しているという条件を満たしたか否かを判断する（ステップＳＴ２）。なお、制御部２９は、次あるいは３つ以上先に読み出しを指示する予定のバッファメモリＢＵＦ１〜４への書き込みが終了したという条件を満たしたか否かを判断してもよい。
そして、制御部２９は、上記条件を満たしていないと判断すると、追いつきが発生したと判定して（ステップＳＴ３）、表示タイミングを遅らせる処理を行う（ステップＳＴ４）。
【００３５】
具体的には、制御部２９は、追いつきが生じたと判定した時点で、次のバッファメモリＢＵＦ１〜４の読み出しタイミングを制御して、図２および図３に示すように、有効画像ラインのデータを読み出した（液晶ディスプレイ２７への画像表示を上から下まで表示した）後に、その次のバッファメモリＢＵＦ１〜４の読み出しを開始するまでのタイミングを遅らせるように制御する。
表示制御部２５は、次にバッファメモリＢＵＦからデジタルビデオデータを読み出す場合に、表示制御用レジスタＲＥＧから読み出した表示タイミング値に基づいて表示タイミングを決定する。
【００３６】
表示制御部２５は、表示制御用レジスタＲＥＧに記憶された上記表示タイミング値によってビデオデータに応じた画像を表示する表示周波数が低く設定されるに従って、制御部２９がバッファメモリＢＵＦ１〜４からビデオデータを読み出す読み出し周波数を低くするように制御する。これにより、１画面分のビデオデータをバッファメモリＢＵＦから読み出した後の、次の読み出しを開始するまでのタイミングを遅らせる。
ここで、遅らせたタイミングでの表示側フィールド周波数（表示周波数）が、入力側のフィールド周波数より低ければ、書き込み側に対して表示側の読み出しタイミングは遅れて行き、追いつき現象が解消される。
遅らせた場合の表示側フィールド周波数と入力周波数の差と、遅らせない場合の表示側フィールド周波数と入力周波数の差の関係によっては、１回のタイミング遅延処理で追いつきが解消される場合もあれば、連続して複数回のタイミング遅延処理が発生（連続して追いつきと判定）して解消される場合もある。
【００３７】
一方、制御部２９は、追いついていないと判定した場合には、表示制御用レジスタＲＥＧの表示タイミング値を書き変えずに、次のバッファメモリＢＵＦ１〜４を読み出すように指示する。
【００３８】
図５に示す例では、制御部２９は、表示データ合成部２３がバッファメモリＢＵＦ４の読み出しを完了したときに、書き込みがバッファメモリＢＵＦ２に対して行われているので、追いついたと判断する。そして、制御部２９は、バッファメモリＢＵＦ２から読みだしたビデオデータに応じた画像の表示タイミングを遅らせるように、表示制御部２５の表示制御用レジスタＲＥＧに記憶された表示タイミング値を設定する。
【００３９】
次に、制御部２９は、表示データ合成部２３がバッファメモリＢＵＦ１の読み出しを完了したときに、書き込みがバッファメモリＢＵＦ３に対して行われているので、追いついたと判断する。そして、制御部２９は、バッファメモリＢＵＦ３から読みだしたビデオデータに応じた画像の表示タイミングを遅らせるように、表示制御部２５の表示制御用レジスタＲＥＧに記憶された表示タイミング値を設定する。
【００４０】
次に、制御部２９は、表示データ合成部２３がバッファメモリＢＵＦ２の読み出しを完了したときに、書き込みがバッファメモリＢＵＦ４に対して行われているので、追いついたと判断する。そして、制御部２９は、バッファメモリＢＵＦ４から読み出したビデオデータに応じた画像の表示タイミングを遅らせるように、表示制御部２５の表示制御用レジスタＲＥＧに記憶された表示タイミング値を設定する。
次に、制御部２９は、表示データ合成部２３がバッファメモリＢＵＦ３の読み出しを完了したときに、書き込みがバッファメモリＢＵＦ１に対して完了しているで、追いついていないと判断する。そのため、制御部２９は、表示制御部２５の表示制御用レジスタＲＥＧに記憶された表示タイミング値の設定は行わない。
【００４１】
以下、図１に示す画像表示装置１の全体動作例を説明する。
フロントエンド処理部１３が、アンテナ１１が受信した受信電波にフロントエンド処理を施して、デジタルビデオ信号を生成する。
次に、ビデオデコーダ１５が、フロントエンド処理部１３から入力したデジタルビデオ信号をデコード処理してビデオデータＳ１５を生成し、これをビデオキャプチャ１７に出力する。
【００４２】
ビデオキャプチャ１７が、ビデオデコーダ１５から入力したビデオデータＳ１５に間引き処理を施してビデオメモリ１９に書き込む。
ビデオキャプチャ１７は、バッファメモリＢＵＦ１〜４への１フレーム分のビデオデータの書き込み動作が終了すると、書き込み終了通知を制御部２９に出力する。
【００４３】
上述したビデオキャプチャ１７の動作と並行して、表示データ合成回路２３が、表示制御部２５から入力したタイミング信号に基づいて、バッファメモリＢＵＦ１〜４から読み出しタデジタルビデオデータと、描画バッファメモリＢＵＦｘから読み出した画像データとを合成して合成画像データを生成し、これを表示制御部２５に出力する。
また、表示データ合成部２３は、上記合成画像データを生成したタイミングを示す読み出し終了通知を制御部２９に出力する。
【００４４】
そして、表示制御部２５は、表示制御用レジスタＲＥＧに記憶されている表示タイミング値に基づいて、表示データ合成部２３が生成した合成画像データに応じた画像の表示タイミングを制御する。表示制御部２５の制御により、合成画像データに応じた画像がディスプレイ２７に表示される。
このとき、バッファメモリＢＵＦ１〜４に対しての読み出しが書き込みに追いついていない場合には図３（Ａ）に示すように、垂直同期信号の時間間隔は２６２Ｈとなっている。ここで、Ｈは１水平同期期間の時間であり、例えば、６１．６μｓｅｃである。
【００４５】
また、制御部２９は、図４を用いて説明したように、表示データ合成部２３から読み出し終了通知を入力すると（ステップＳＴ１）、２つ先に読み出しを指示する予定のバッファメモリＢＵＦへの書き込みが終了しているという条件を満たしたか否かを判断する（ステップＳＴ２）。
そして、制御部２９は、上記条件を満たしていないと判断すると、追いつきが発生したと判定して（ステップＳＴ３）、表示タイミングを遅らせる処理を行う（ステップＳＴ４）。
具体的には、制御部２９は、追いつきを検出した時点で、図３に示すように、有効画像ラインのデータを読み出した（液晶ディスプレイ２７への画像表示を上から下まで表示した）後に、その次のバッファメモリＢＵＦ１〜４の読み出しを開始するまでのタイミングを遅らせるように制御する。本実施形態では、垂直同期信号の時間間隔を２８２Ｈと長くする。これにより、読み出し動作の書き込み動作への追いつきを回避する。
【００４６】
以上説明したように、画像表示装置１では、制御部２９がビデオメモリ１９に対する書き込み動作および読み出し動作を監視し、追いつきをが発生したか否かを判定する。そして、制御部２９は、追いつきが発生したと判定すると、表示制御部２５を制御して表示タイミングを遅らせる。
このように、画像表示装置１は、外部同期機能のハードウェアを有さない制御部２９を用いて、入力側（書き込み側）と表示側（読み出し側）のフィールド周波数の同期をとるように表示側のフィールド周波数を変化させる。ここで、液晶ディスプレイ２７などのように表示残像時間が長いものでは、フィールド周波数がわずかに変化しても、明暗の時間的ムラなどは知覚されないため、画像品質の劣化は発生しない。
画像表示装置１によれば、外部同期のためのハードウェア無しでも、入力ビデオ信号のフィールド周波数に表示側のフィールド周波数を同期させて、コマ２重写しやコマ落とし無しに、入力ビデオ信号を表示することができる。
【００４７】
換言すると、画像表示装置１では、表示（読み出し）側のフィールド周波数を入力側のフィールド周波数よりも、常に高いフィールド周波数に設定しておく。そして、書き込みに読み出しが追いついた場合に、表示（読み出し）側は、画像を表示し終わったあと、ある時間待ち、その次の面の読み出しを開始する。すなわち、同じコマを2回表示せずに、代わりに表示を待つようにする。一方、追いつき状態でない場合は、待たずに読みだし（表示）を開始する。
画像表示装置１では、上記動作を繰り返すことにより、表示側のフィールド周波数を入力側のフィールド周波数に滑らかに追従させることができる。
【００４８】
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
【００４９】
例えば、制御部２９は、バッファメモリＢＵＦ１〜４への書き込み周波数と読み出し周波数を監視して、書き込みアドレスと読み出しアドレスとの間に１バッファメモリ分のアドレス長より短いアドレス分の違いしかない場合でも、そのときの読み出し周波数が書き込み周波数より高い場合には、追いつきと判定しないようにしてもよい。
【００５０】
また、上述した実施形態では、バッファメモリＢＵＦ１〜４に対しての書き込みが読み出しに追いついた場合には、制御部２９が表示制御部２５を制御して画像表示の周波数を高めてもよい。この場合に必要に応じて有効画素ラインの間引きを行ってもよい。
【００５１】
また、上述した実施形態では、図１に示すように、ビデオキャプチャ１７が４個のバッファメモリＢＵＦ１〜４にリング方式で書き込む場合を例示したが、バッファメモリの個数は３以上であれば特に限定されない。
また、描画エンジン２１およびバッファメモリＢＵＦｘを用いない構成においても、本発明は適用可能である。
【産業上の利用可能性】
【００５２】
本発明は、ビデオデータをメモリに蓄えてから読み出して表示するシステムに適用可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態の画像表示装置の機能ブロック図である。
【図２】図１に示す制御部および表示制御部による表示タイミングの制御を説明するための図である。
【図３】図１に示す制御部および表示制御部による表示タイミングの制御を説明するための図である。
【図４】図１に示す制御部による処理を説明するためのフローチャートである。
【図５】図１に示す制御部による表示制御の一例を説明するための図である。
【図６】従来の画像表示装置の機能ブロック図である。
【図７】バッファメモリにおいて書き込み動作が読み出し動作に追いついた場合を説明するための図である。
【図８】バッファメモリにおいて読み出し動作が書き込み動作に追いついた場合を説明するための図である。
【符号の説明】
【００５４】
１…画像表示装置、
１１…アンテナ、
１３…フロントエンド処理部、
１５…ビデオデコーダ、
１７…ビデオキャプチャ、
１９…ビデオメモリ、
ＢＵＦ１〜４，ｘ…バッファメモリ
２１…描画エンジン、
２３…表示データ合成部
２５…表示制御部
２７…液晶ディスプレイ
【図１】
2009038723.tif 000003
【図２】
2009038723.tif 000004
【図３】
2009038723.tif 000005
【図４】
2009038723.tif 000006
【図５】
2009038723.tif 000007
【図６】
2009038723.tif 000008
【図７】
2009038723.tif 000009
【図８】
2009038723.tif 000010