(57)【要約】      （修正有）【課題】入力振幅の大小にかからわず波形の歪みを抑制すると共に、消費電流の低減が可能な増幅装置を提供する。【解決手段】入力端子ＮＤ１から入力信号ＩＮ１が与えられて増幅し第１の信号を出力する増幅器ＡＭＰ１１、入力信号の波長において中心から負の領域において第１の所定値以下である第１の領域が存在する場合、あるいは中心から正の領域において第２の所定値以上である第２の領域が存在する場合に動作し、第１の領域あるいは第２の領域を増幅して第２の信号を出力する増幅器ＡＭＰ１２、第１の信号と第２の信号とを加算して出力する出力端子／ＯＵＴ、出力端子／ＯＵＴと入力端子ＮＤ１との間に抵抗素子及び容量の少なくともいずれか一方が接続されたフィードバックループとを備える。【選択図】図９
2009021949.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力信号が与えられて増幅し、第１の信号を出力する第１の増幅器と、
前記入力信号が与えられ、波長の中心から負の領域において第１の所定値以下であるか、あるいは中心から正の領域において第２の所定値以上であるかを示す制御信号を出力する制御器と、
前記制御信号が与えられ、前記入力信号の波長において中心から負の領域において第１の所定値以下である第１の領域が存在する場合、あるいは中心から正の領域において第２の所定値以上である第２の領域が存在する場合に動作し、前記第１の領域あるいは前記第２の領域を増幅して第２の信号を出力する第２の増幅器と、
前記第１の信号と前記第２の信号とを加算して出力する出力端子と、
前記出力端子と前記入力端子との間に、抵抗素子及び容量の少なくともいずれか一方が接続されたフィードバックループと、
を備えることを特徴とする増幅装置。
【請求項２】
前記第１の増幅器は、電源端子にソースが接続され、前記入力端子にゲートが接続され、前記出力端子にドレインが接続された第１のＰチャネル型ＭＯＳトランジスタと、前記第１のＰチャネル型ＭＯＳトランジスタのドレインと接地端子との間に接続された電流源とを有し、
前記制御器は、前記入力信号が与えられ、波長の中心から負の領域において第１の所定値以下の第１の領域が存在する場合、この第１の領域を前記制御信号に含まれる第１の制御信号として出力する第１のハイパスフィルタと、前記入力信号が与えられ、前記中心から正の領域において第２の所定値以上の第２の領域が存在する場合、この第２の領域を前記制御信号に含まれる第２の制御信号として出力する第２のハイパスフィルタと、
前記第２の増幅器は、前記電源端子にソースが接続され、前記第１の制御信号がゲートに入力され、前記出力端子にドレインが接続された第２のＰチャネル型ＭＯＳトランジスタと、前記出力端子にドレインが接続され、前記第２の制御信号がゲートに入力され、前記接地端子にソースが接続された第１のＮチャネル型ＭＯＳトランジスタと、
を有することを特徴とする請求項１記載の増幅装置。
【請求項３】
前記第２のＰチャネル型ＭＯＳトランジスタＰＴ２の閾値電圧がＶthp、前記第１のＮチャネル型ＭＯＳトランジスタＮＴ１の閾値電圧がＶthn、前記第１のハイパスフィルタに供給される第１のバイアス電圧がＶbp、前記第２のハイパスフィルタに供給される第２のバイアス電圧がＶbn、前記電源電圧端子から供給される電源電圧がＶDDであるとすると、
前記第１の所定値は、｜Ｖthp｜−（ＶDD−Ｖbp）であり、前記第２の所定値は、Ｖthn−Ｖbnであり、
前記第１の領域と前記第２の領域とが対称性を有するように、
Ｖthn−Ｖbn  ＝  ｜Ｖthp｜−（ＶDD−Ｖbp）
という関係が成立することを特徴とする請求項２記載の増幅装置。
【請求項４】
前記第１の増幅器はＡ級増幅器であり、前記第２の増幅器はＣ級増幅器であることを特徴とする請求項１乃至３のいずれかに記載の増幅装置。
【請求項５】
第１の入力端子から第１の入力信号が与えられて増幅し、第１の信号を出力する第１の増幅器と、
第２の入力端子から前記第１の入力信号と相補的な第２の入力信号が与えられて増幅し、第２の信号を出力する第２の増幅器と、
前記第１の入力信号が与えられ、波長の中心から負の領域において第１の所定値以下であるかを示す第１の制御信号を出力する第１の制御器と、
前記第１の入力信号が与えられ、波長の中心から正の領域において第２の所定値以上であるかを示す第２の制御信号を出力する第２の制御器と、
前記第１の制御信号が与えられ、前記第１の入力信号の波長において中心から負の領域において前記第１の所定値以下である第１の領域が存在する場合に動作し、前記第１の領域を増幅して第３の信号を出力する第３の増幅器と、
前記第２の制御信号が与えられ、前記第２の入力信号の波長において中心から正の領域において前記第２の所定値以上である第２の領域が存在する場合に動作し、前記第２の領域を増幅して第４の信号を出力する第４の増幅器と、
前記第１の信号と前記第３の信号とを加算して出力する第１の出力端子と、
前記第２の信号と前記第４の信号とを加算して出力する第２の出力端子と、
前記第１の出力端子と前記第１の入力端子との間に、抵抗素子及び容量の少なくともいずれか一方が用いられた第１のフィードバックループと、
前記第２の出力端子と前記第２の入力端子との間に、抵抗素子及び容量の少なくともいずれか一方が用いられた第２のフィードバックループと、
を備えることを特徴とする増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置に関する。
【背景技術】
【０００２】
通常、電流増幅率に比して電圧増幅率が高いオペアンプ、あるいはオペアンプと異なり電流増幅率がより高いＧｍアンプ等の増幅器にフィードバックループをかけて反転増幅器として用いた場合、高周波帯域において線形性が劣化する。これは、同一の大きさの電流で高周波帯域と低周波帯域とにおいて容量の充放電を歪まずに行うことのできる振幅が、周波数に反比例することに起因する。
【０００３】
ところで、無線ローカルエリアネットワーク（Wireless Local Area Network、以下、ＷＬＡＮという）等の無線通信システムにおいて採用されている直交波周波数分割多重（Orthogonal Frequency Division Multiplexing、以下、ＯＦＤＭという）、あるいは直交振幅変調（Quadrature Amplitude Modulation、以下、ＱＡＭという）では高い線形性が要求されるが、通常より大きい振幅を有する信号がまれに入力されることがある。
【０００４】
従来は、このような入力信号に対し、振幅が大きい場合にも歪みを生ずることなく増幅しようとすると常時大電流を消費することとなり、コスト増加を招くという問題があった。
【０００５】
あるいは、消費電流を低減しようとすると、通常より大きい振幅を有する信号が入力された場合には出力波形の歪みは避けられなかった。
【０００６】
従来の増幅装置を開示した文献名を記載する。
【特許文献１】特開２０００−２５２７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記事情に鑑み、入力振幅の大小にかからわず出力波形の歪みを抑制すると共に、消費電流の低減が可能な増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様による増幅装置は、入力端子から入力信号が与えられて増幅し、第１の信号を出力する第１の増幅器と、前記入力信号が与えられ、波長の中心から負の領域において第１の所定値以下であるか、あるいは中心から正の領域において第２の所定値以上であるかを示す制御信号を出力する制御器と、前記制御信号が与えられ、前記入力信号の波長において中心から負の領域において第１の所定値以下である第１の領域が存在する場合、あるいは中心から正の領域において第２の所定値以上である第２の領域が存在する場合に動作し、前記第１の領域あるいは前記第２の領域を増幅して第２の信号を出力する第２の増幅器と、前記第１の信号と前記第２の信号とを加算して出力する出力端子と、前記出力端子と前記入力端子との間に、抵抗素子及び容量の少なくともいずれか一方が接続されたフィードバックループとを備えることを特徴とする。
【０００９】
また、本発明の一態様による増幅装置は、第１の入力端子から第１の入力信号が与えられて増幅し、第１の信号を出力する第１の増幅器と、第２の入力端子から前記第１の入力信号と相補的な第２の入力信号が与えられて増幅し、第２の信号を出力する第２の増幅器と、前記第１の入力信号が与えられ、波長の中心から負の領域において第１の所定値以下であるかを示す第１の制御信号を出力する第１の制御器と、前記第１の入力信号が与えられ、波長の中心から正の領域において第２の所定値以上であるかを示す第２の制御信号を出力する第２の制御器と、前記第１の制御信号が与えられ、前記第１の入力信号の波長において中心から負の領域において前記第１の所定値以下である第１の領域が存在する場合に動作し、前記第１の領域を増幅して第３の信号を出力する第３の増幅器と、前記第２の制御信号が与えられ、前記第２の入力信号の波長において中心から正の領域において前記第２の所定値以上である第２の領域が存在する場合に動作し、前記第２の領域を増幅して第４の信号を出力する第４の増幅器と、前記第１の信号と前記第３の信号とを加算して出力する第１の出力端子と、前記第２の信号と前記第４の信号とを加算して出力する第２の出力端子と、前記第１の出力端子と前記第１の入力端子との間に、抵抗素子及び容量の少なくともいずれか一方が用いられた第１のフィードバックループと、前記第２の出力端子と前記第２の入力端子との間に、抵抗素子及び容量の少なくともいずれか一方が用いられた第２のフィードバックループとを備えることを特徴とする。
【発明の効果】
【００１０】
本発明の増幅装置によれば、出力波形の歪みを抑制すると共に、消費電流の低減が可能である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
先ず、本発明の実施の形態による増幅装置を用いた装置の構成例について説明する。図１に、本発明の実施の形態による増幅装置として、二入力信号ＩＮ＋、ＩＮ−を与えられて一出力信号ＯＵＴ＋を生成する場合の増幅装置ＡＭＰ１を示す。そして、この演算装置ＡＭＰ１を５個と、さらに抵抗Ｒ１を１１個、容量Ｃ１を２個、Ｃ２を２個、Ｃ３を１個、図２（ｂ）に示されたインバータＩＮ１０００を４個を備えるフィルタを図２（ａ）に示す。また、図３に本発明の実施の形態による増幅装置として、二入力信号ＩＮ＋、ＩＮ−を与えられて二出力信号ＯＵＴ＋、ＯＵＴ−を生成する増幅装置ＡＭＰ２０００を示す。図４に、この増幅装置ＡＭＰ２０００を５個、さらに抵抗Ｒ１を１８個、容量Ｃ１を４個、容量Ｃ２を４個、容量Ｃ３を２個用いて構成したフィルタを示す。尚、増幅装置ＡＭＰ１０００は、このようなフィルタに限らず、利得可変増幅器等にも用いることができる。
【００１３】
（Ａ）実施の形態１
本発明の実施の形態１による増幅装置について、その構成を示した図５を用いて説明する。
【００１４】
この増幅装置ＡＭＰ１は、差動増幅器ＡＭＰ１０、Ａ級増幅器ＡＭＰ１１、フィルタＦＬ１０、及びＣ級増幅器ＡＭＰ１２を有する。差動増幅器ＡＭＰ１０は、相補信号ＩＮ−、ＩＮ＋が入力され、差動増幅を行い、出力端子ＮＤより信号ＩＮ１を出力する。差動増幅器ＡＭＰ１１は、出力端子ＮＤ１から信号ＩＮ１を与えられ、増幅した出力信号を出力端子ＯＵＴ＋から出力する。また、フィルタＦＬ１０は出力端子ＮＤから信号ＩＮ１を与えられ、その出力がＣ級増幅器ＡＭＰ１２に入力される。Ｃ級増幅器ＡＭＰ１２は、フィルタＦＬ１０から出力された信号を増幅し、増幅した出力信号を出力端子ＯＵＴ＋から出力する。
【００１５】
Ａ級増幅器ＡＭＰ１１は、入力信号ＩＮ１を与えられて全振幅に対して増幅を行い、ノードＮＤ２から出力する。Ａ級増幅器ＡＭＰ１１はＣ級増幅器ＡＭＰ１２と異なり、入力信号ＩＮ１に対して相似形の出力が得られるものである。但し、常時電流源からバイアス電流が流れるため、Ｃ級増幅器ＡＭＰ１２より消費電流が大きい。一方、Ｃ級増幅器ＡＭＰ１２にはバイアス電流は与えられず、入力信号ＩＮ１の振幅において中心から負の領域において第１の所定値以下の領域が存在する場合、あるいは中心から正の領域において第２の所定値以上の領域が存在する場合にのみ動作し出力が得られるものである。この場合の出力は、入力信号ＩＮ１に対し非相似形の波形を有する。
【００１６】
制御器ＣＬ１は、ノードＮＤ１から入力された入力信号ＩＮ１を与えられて制御信号を生成し、振幅において中心から負の領域において第１の所定値以下の領域が存在する場合、あるいは中心から正の領域において第２の所定値以上の領域が存在する場合に後段のＣ級増幅器ＡＭＰ１２を動作させ、それ以外の場合は非動作状態になるように制御する。
【００１７】
増幅器ＡＭＰ１１からノードＮＤ２に出力された出力信号と、増幅器ＡＭＰ１２からノードＮＤ１２に出力された出力信号とは加算されて、出力端子ＯＵＴ＋から出力される。このように、入力信号ＩＮ１の振幅が所定の範囲内にある間は増幅器ＡＭＰ１１のみが動作し、その範囲以上である場合にのみ増幅器ＡＭＰ１１及びＡＭＰ１２が共に動作する。
【００１８】
この結果、入力信号ＩＮ１の振幅の如何を問わず常に２段の増幅器ＡＭＰ１１、ＡＭＰ１２を常時動作させる場合と比較し、消費電流が削減される。一方で、入力信号ＩＮ１の振幅が所定の範囲以上である場合には、後段のＣ級増幅器ＡＭＰ１２が動作することで、出力波形の歪みを防止することができる。
【００１９】
ここで、Ａ級増幅器とＣ級増幅器とが並列に接続された例えば高周波ドハティアンプでは、発振を防止するために高度な調整作業を必要とする。
【００２０】
図６に、比較例としての高周波ドハティアンプを示す。Ａ級増幅器ＡＭＰ１００１とＣ級増幅器ＡＭＰ１００２のそれぞれの入力端子と出力端子とが並列に接続されている。この場合の増幅器ＡＭＰ１００１の入力信号振幅に対する出力信号振幅の波形を図７（ａ）に、増幅器ＡＭＰ１００２の入力信号振幅に対する出力信号振幅の波形を図７（ｂ）に示す。この二つの出力に含まれる歪みを加算したものが図７（ｃ）に示されるように線形になるように設計、調整する必要がある。特に、各素子の特性のばらつきや温度、電源電圧の特性ドリフト等を考慮するとなると、非常に困難な作業となる。
【００２１】
これに対し本実施の形態１による増幅装置ＡＭＰ１は、図２、図４において実例として示されたように、フィードバックループとともに用いられる。図２に示されるように、入力側のノードＮＤ１と出力端子／ＯＵＴとの間に、抵抗素子Ｒ及び容量Ｃの少なくともいずれか一方が用いられたフィードバックループＦＬが設けられた状態で用いられる。即ち、図示された増幅器ＡＭＰ１において、増幅器ＡＭＰ１の入力端子（ＮＤ１）と、出力端子（ＮＤ２）との間に、抵抗素子Ｒ及び容量Ｃの少なくともいずれか一方が用いられたフィードバックループＦＬが接続された状態で、用いられる。これにより、Ａ級増幅器ＡＭＰ１１とＣ級増幅器ＡＭＰ１２とのマッチングをとる必要性が排除され、作業性が簡易化されコストが低減されると共に、高い線形性が得られる。
【００２２】
（Ｂ）実施の形態２
本発明の実施の形態２による増幅装置について、その構成を示した図９を用いて説明する。本実施の形態２は、上記実施の形態１における増幅装置ＡＭＰ１の具体的な構成を示したものに相当する。
【００２３】
Ａ級増幅器ＡＭＰ１１は、電源電圧ＶDD端子と接地電圧ＶSS端子との間に、Ｐチャネル型ＭＯＳトランジスタＰＴ１のソース、ドレイン、電流源ＩＳが直列に接続され、Ｐチャネル型ＭＯＳトランジスタＰＴ１のゲートに差動増幅器ＡＭＰ１０から出力された信号ＩＮ１がノードＮＤ１を介して入力される。尚、図中端子ＶSSとして示されたものは、ここでは接地電圧が供給されるものとする。しかし接地電圧に限らず、電源電圧ＶDDと絶対値が同一である負の電圧（−ＶDD）が供給されるものであってもよい。
【００２４】
Ｃ級増幅器ＡＭＰ１２は、電源電圧ＶDD端子と接地電圧ＶSS端子との間に、Ｐチャネル型ＭＯＳトランジスタＰＴ２のソース、ドレイン、Ｎチャネル型ＭＯＳトランジスタＮＴ１のドレイン、ソースが直列に接続されている。Ｐチャネル型ＭＯＳトランジスタＰＴ２のドレインとＮチャネル型ＭＯＳトランジスタＮＴ１のドレインが接続されたノードＮＤ１２が、Ａ級増幅器ＡＭＰ１１の出力端子に相当するＰチャネル型ＭＯＳトランジスタＰＴ１のドレインに接続されたノードＮＤ２に接続され、さらに出力端子ＯＵＴ＋に接続されている。
【００２５】
上記実施の形態１における制御器ＣＬ１は、本実施の形態２におけるハイパスフィルタＨＰＦ１及びＨＰＦ２に対応する。差動増幅器ＡＭＰ１０の出力ノードＮＤ１と、Ｃ級増幅器ＡＭＰ１２におけるＰチャネル型ＭＯＳトランジスタＰＴ２のゲートに接続されたノードＮＤ１１ａとの間に、容量Ｃ１と抵抗Ｒ１を含むハイパスフィルタＨＰＦ１が形成され、同様に、ノードＮＤ１と、Ｃ級増幅器ＡＭＰ１２におけるＮチャネル型ＭＯＳトランジスタＮＴ１のゲートに接続されたノードＮＤ１１ｂとの間に、容量Ｃ２と抵抗Ｒ２を含むハイパスフィルタＨＰＦ２が形成される。
【００２６】
差動増幅器ＡＭＰ１０に差動入力信号ＩＮ−、ＩＮ＋が入力され、差動増幅された信号ＩＮ１がノードＮＤ１から出力されて、Ａ級増幅器ＡＭＰ１１に入力され、全波長に渡って増幅された信号がノードＮＤ２から出力される。
【００２７】
一方、差動増幅器ＡＭＰ１０から出力された信号ＩＮ１はハイパスフィルタＨＰＦ１、ＨＰＦ２にそれぞれ与えられる。ハイパスフィルタＨＰＦ１は、負の電圧範囲において所定値降下させた電圧をＣ級増幅器ＡＭＰ１２のＰチャネル型ＭＯＳトランジスタＰＴ２のゲートに与え、ハイパスフィルタＨＰＦ２は、正の電圧範囲において所定値上昇させた電圧をＣ級増幅器ＡＭＰ１２のＮチャネル型ＭＯＳトランジスタＮＴ１のゲートに与える。
【００２８】
ここで、Ｐチャネル型ＭＯＳトランジスタＰＴ２の閾値電圧をＶthp、Ｎチャネル型ＭＯＳトランジスタＮＴ１の閾値電圧をＶthnとする。またハイパスフィルタＨＰＦ１、ＨＰＦ２にそれぞれ供給されるバイアス電圧をＶbp、Ｖbnとする。
ここで、図１０に示された回路の構成例を参照して、Ｐチャネル型ＭＯＳトランジスタＰＴ２のバイアス電圧Ｖbp、及びＮチャネル型ＭＯＳトランジスタＮＴ１のバイアス電圧Ｖbnの決定の手法の一例について説明する。
図１０に示されるように、バイアス回路ＢＣはバイアス電圧Ｖbpとバイアス電圧Ｖbnを出力し、バイアス電圧Ｖbpとバイアス電圧Ｖbnは、各々抵抗Ｒ１と抵抗Ｒ２とを介して、増幅器ＡＭＰ１２の内部のＰチャネル型ＭＯＳトランジスタＰＴ２とＮチャネル型ＭＯＳトランジスタＮＴ１とに供給される。抵抗Ｒ１とＲ２は、図９に示されたハイパスフィルタＨＰＦ１内部の抵抗Ｒ１及びハイパスフィルタＨＰＦ２内部の抵抗Ｒ２と同一である。
このバイアス回路ＢＣは、電流源ＩＳ１、Ｐチャネル型ＭＯＳトランジスタＰＴ１０１、Ｎチャネル型ＭＯＳトランジスタＮＴ１０１及びＮＴ１０２を有する。
例えば、バイアス回路ＢＣにおけるＰチャネル型ＭＯＳトランジスタＰＴ１０１と増幅器ＡＭＰ１２におけるＰチャネル型ＭＯＳトランジスタＰＴ２との間でサイズ比が１：Ｍ（Ｍは任意の数）であるとすると、同様にバイアス回路ＢＣにおけるＮチャネル型ＭＯＳトランジスタＮＴ１０１及びＮＴ１０２と増幅器ＡＭＰ１２におけるＮチャネル型ＭＯＳトランジスタＮＴ１との間でサイズ比が１：Ｍとなる。各トランジスタＰＴ１０１、ＮＴ１０１、及びＮＴ１０２がサブスレッショルド領域で動作して抑制されるように、電流源ＩＳ１が設定される。
以上の通りに、例えば、図１０に示されるバイアス回路を用いて、Ｐチャネル型ＭＯＳトランジスタＰＴ２のバイアス電圧Ｖbp、Ｎチャネル型ＭＯＳトランジスタＮＴ１のバイアス電圧Ｖbnが設定される。
【００２９】
ハイパスフィルタＨＰＦ１は、差動増幅器ＡＭＰ１０からの信号ＩＮ１のうち、図１１においてハッチングが施された領域Ａ１、Ａ２として示されたように、中心値（０Ｖ）から負の領域において所定値｜Ｖthp｜−（ＶDD−Ｖbp）低い部分が存在する場合にのみ、Ｃ級増幅器ＡＭＰ１２のＰチャネル型ＭＯＳトランジスタＰＴ２を駆動して、この部分のみの増幅を行わせる。
【００３０】
ハイパスフィルタＨＰＦ２は、差動増幅器ＡＭＰ１０からの信号ＩＮ１のうち、ハッチングが施された領域Ｂ１、Ｂ２として示されたように、中心値から正の領域において所定値（Ｖthn−Ｖbn）高い部分が存在する場合にのみ、Ｃ級増幅器ＡＭＰ１２のＮチャネル型ＭＯＳトランジスタＮＴ１を駆動して、この部分のみの増幅を行わせる。
【００３１】
ここで、Ｃ級増幅器ＡＭＰ１２のＰチャネル型ＭＯＳトランジスタＰＴ２が動作する振幅と、Ｎチャネル型ＭＯＳトランジスタＮＴ１が動作するときの振幅とで対称性を持たせる場合には、以下の（１）式が成立する必要がある。
Ｖthn−Ｖbn  ＝  ｜Ｖthp｜−（ＶDD−Ｖbp）    （１）
【００３２】
（Ｃ）比較例
図１２に、比較例による増幅装置ＡＭＰ２００の構成を示す。この増幅装置ＡＭＰ２００はＡ級増幅器１段を備えたものに相当し、電源電圧ＶDD端子と接地電圧ＶSS端子との間にＰチャネル型ＭＯＳトランジスタＰＴ１００が接続されている。
【００３３】
差動増幅器ＡＭＰ１００から出力された信号ＩＮ１がＰチャネル型ＭＯＳトランジスタＰＴ１００のゲートに入力され、増幅されてドレインに接続された出力端子ＯＵＴ＋から出力される。
【００３４】
上記実施の形態２における電流源ＩＳは、上記比較例におけるＡ級増幅器における電流源ＩＳ１００よりも電流駆動能力が低く設定される。例えば、比較例における電流源ＩＳ１００の電流値が１．９５ｍＡであるとすると、実施の形態２における電流源ＩＳにおける電流値は１．２ｍＡ、さらにＣ級増幅器ＡＭＰ１２における電流値は、Ａ級増幅器ＡＭＰ１１への入力信号の振幅に応じて、０から０．７５ｍＡの範囲で変化する。
【００３５】
比較例による増幅装置では、振幅の大きい信号ＩＮ１が入力された場合にも波形の歪みを防止するため、入力信号ＩＮ１の振幅の大小の如何にかかわらず常時Ａ級増幅器ＡＭＰ２００を高い電流駆動能力を与えた状態で駆動する必要がある。このため、この電流源ＩＳ１００の駆動能力を十分に高くする必要がある。さらに、入力信号ＩＮ１の振幅にかかわらず常に一定の電流が流れるため、装置全体の消費電流が増加する。
【００３６】
これに対し本実施の形態２では、入力信号ＩＮ１の振幅が所定値よりも大きい場合にのみＣ級増幅器ＡＭＰ１２を駆動するため、Ａ級増幅器ＡＭＰ１１の電流源ＩＳの駆動能力を小さく設定することができると共に、Ｃ級増幅器ＡＭＰ１２は入力振幅が大きい場合にのみ動作すればよい。これにより、装置全体の消費電流が低減される。
【００３７】
上記実施の形態により得られる効果についてシミュレーションを行った結果を説明する。
【００３８】
図１３において、上記実施の形態２による増幅装置における入力信号の振幅と消費電流との関係を線Ｌ２１に示し、上記比較例による増幅装置における入力信号の振幅と消費電流との関係を線Ｌ２２に示す。
【００３９】
比較例による増幅装置では、入力信号の振幅にかかわらず消費電流は２．４５ｍＡで一定である。これに対し、上記実施の形態２による増幅装置によれば、消費電流が最小値１．７０ｍＡから最大値２．４５ｍＡまで、入力振幅が大きくなるに従って増加する。
【００４０】
従って、上記実施の形態２によれば、入力信号の振幅が大きく電流をより必要とする場合にのみ消費電流が増加するので、比較例よりも消費電流を大幅に低減させることが可能である。
【００４１】
ここで、このシミュレーションを行う際に前提となった入力振幅に対する頻度分布を図１４に示す。振幅が０．００（Ｖ）から０．２５（Ｖ）までの範囲は頻度０．０００から０．１３５まで直線的に増加し、０．２５（Ｖ）から０．７５（Ｖ）まで０．１３５で一定とする。振幅が０．７５（Ｖ）から１．００（Ｖ）までの範囲は、頻度が０．１３５から０．０００まで直線的に減少するものとする。
【００４２】
入力信号の振幅をｘ、図１３に示された消費電流をｆ（ｘ）、図１４に示された頻度をｇ（ｘ）とすると、上記実施の形態２による増幅装置の消費電流の平均値は、以下の（２）式で表される。
【数１】
2009021949.tif 000003
【００４３】
この場合の消費電流は約１．８ｍＡとなる。比較例による増幅器における一定の消費電流値２．４５ｍＡと比較し、約２５％の電流を削減することが可能となる。
【００４４】
次に、上記実施の形態２による増幅装置と、比較例による増幅装置とにおいて、周波数２ＭＨｚ、１７ＭＨｚの入力信号がそれぞれ入力された場合の出力波形についてシミュレーションを行った結果を説明する。
【００４５】
図１５に、２ＭＨｚの入力信号が入力されたときの実施の形態２による増幅装置の出力電圧波形を線Ｌ１、比較例による増幅装置の出力電圧波形を線Ｌ２に示す。２ＭＨｚ程度の低い周波数では、０．６Ｖ程度の出力電圧までは両者の特性に殆ど差異は見られず、比較例であっても線形性が維持されていた。
【００４６】
図１６に、１７ＭＨｚの入力信号が入力されたときの実施の形態２による増幅装置の出力電圧波形を線Ｌ１１、比較例による増幅装置の出力電圧波形を線Ｌ１２に示す。周波数が高くなると、比較例では出力波形に歪みが生じるが、実施の形態２による増幅装置では殆ど歪みが発生しなかった。このように、実施の形態２によれば、消費電流を低減することができると共に、周波数特性が向上することがわかる。
【００４７】
上記実施の形態はいずれも一例であって、本発明を限定するものではない。例えば、上記実施の形態１、２では増幅装置に一入力信号が与えられる。これに対し、以下に述べる回路構成例では、相補的な入力信号が与えられる。この場合の構成を図１７に示す。
【００４８】
この増幅装置ＡＭＰ１１の回路構成は、図９に示された上記実施の形態２による増幅装置ＡＭＰ１の変形例に相当し、相補的な入力信号ＩＮ＋、ＩＮ−が与えられることに応じて、Ａ級増幅器ＡＭＰ１１、ハイバスフィルタＨＰＦ１及びＨＰＦ２を含むフィルタＦＬ２０、及びＣ級増幅器ＡＭＰ１２がそれぞれ相補的な入力、出力を行う構成を備えている。
この場合のより具体的な回路構成を図１８に示す。Ａ級増幅器ＡＭＰ１１、ハイバスフィルタＨＰＦ１及びＨＰＦ２、及びＣ級増幅器ＡＭＰ１２がそれぞれ相補的な入出力に対応して２組ずつの構成を備えている。
【００４９】
差動増幅器ＡＭＰ２０から相補的な信号ＩＮ１＋、ＩＮ１−が出力される。一方の信号ＩＮ１＋はＡ級増幅器ＡＭＰ１１ａ、ハイパスフィルタ１ａ及び２ａ、Ｃ級増幅器ＡＭＰ１２ａを含む回路に与えられ、増幅された信号が出力端子ＯＵＴ＋から出力される。他方の信号ＩＮ１−はＡ級増幅器ＡＭＰ１１ｂ、ハイパスフィルタ１ｂ及び２ｂ、Ｃ級増幅器ＡＭＰ１２ｂを含む回路に与えられ、増幅された信号が出力端子ＯＵＴ−から出力される。それぞれのＡ級増幅器ＡＭＰ１１、ハイパスフィルタＨＰＦ１及びＨＰＦ２、Ｃ級増幅器ＡＭＰ１２における動作は上記実施の形態２と同様であり、説明を省略する。
【００５０】
このように、相補的な入力信号が与えられる増幅装置に対しても本発明の適用が可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態による増幅器のうち二入力、一出力を有する場合における入出力信号を示した説明図。
【図２】同増幅器を用いて構成したフィルタの一例を示した回路図。
【図３】本発明の実施の形態による増幅器のうち二入力、二出力を有する場合における入出力信号を示した説明図。
【図４】同増幅器を用いて構成したフィルタの一例を示した回路図。
【図５】本発明の実施の形態１による増幅装置の構成を示した回路図。
【図６】比較例による高周波ドハティ増幅器の構成を示した回路図。
【図７】同高周波ドハティ増幅器における入力信号振幅と出力信号振幅との関係を示したグラフ。
【図８】同増幅装置を用いる際のフィードバックループを示した回路図。
【図９】本発明の実施の形態２による増幅装置の構成を示した回路図。
【図１０】Ｐチャネル型ＭＯＳトランジスタ、Ｎチャネル型ＭＯＳトランジスタの閾値の決定手法を説明するための回路の一例を示した回路図。
【図１１】同実施の形態２による増幅装置において、入力信号の振幅とＣ級増幅器の動作範囲との関係を示した波形図。
【図１２】比較例による増幅装置の構成を示した回路図。
【図１３】上記実施の形態２による増幅装置及び比較例による増幅装置の回路特性についてシミュレーションを行った結果を示すグラフ。
【図１４】図１３に示された回路特性のシミュレーションにおいて前提とした振幅に対する頻度を示したグラフ。
【図１５】上記実施の形態２による増幅装置と、比較例による増幅装置における、周波数２ＭＨｚにおける出力電圧波形を示した波形図。
【図１６】上記実施の形態２による増幅装置と、比較例による増幅装置における、周波数１７ＭＨｚにおける出力電圧波形を示した波形図。
【図１７】本発明の実施の形態３による増幅装置の構成を示した回路図。
【図１８】同増幅装置の具体的な構成例を示した回路図。
【符号の説明】
【００５２】
ＡＭＰ１、ＡＭＰ１１  増幅装置
ＡＭＰ１０、ＡＭＰ２０  差動増幅器
ＡＭＰ１１、ＡＭＰ１１ａ、ＡＭＰ１１ｂ  Ａ級増幅器
ＡＭＰ１２、ＡＭＰ１２ａ、ＡＭＰ１２ｂ  Ｃ級増幅器
ＣＬ１  制御器
ＨＰＦ１、ＨＰＦ１ａ、ＨＰＦ１ｂ、ＨＰＦ２、ＨＰＦ２ａ、ＨＰＦ２ｂ  ハイパスフィルタ
【図１】
2009021949.tif 000004
【図２】
2009021949.tif 000005
【図３】
2009021949.tif 000006
【図４】
2009021949.tif 000007
【図５】
2009021949.tif 000008
【図６】
2009021949.tif 000009
【図７】
2009021949.tif 000010
【図８】
2009021949.tif 000011
【図９】
2009021949.tif 000012
【図１０】
2009021949.tif 000013
【図１１】
2009021949.tif 000014
【図１２】
2009021949.tif 000015
【図１３】
2009021949.tif 000016
【図１４】
2009021949.tif 000017
【図１５】
2009021949.tif 000018
【図１６】
2009021949.tif 000019
【図１７】
2009021949.tif 000020
【図１８】
2009021949.tif 000021