(57)【要約】【課題】アンチヒューズ構造体及びアレイを提供する。【解決手段】基板内に第１拡散領域で形成されたビットラインと、ビットライン上に形成された絶縁層と、絶縁層上に形成されたワードラインと、を備えるアンチヒューズ構造体である。ビットラインの周辺部に形成された第２拡散領域をさらに備える。ビットラインは、第１ドーピング物質でドーピングされた領域であり、第２拡散領域は、第２ドーピング物質でドーピングされた領域である。ビットラインの両側部に形成された素子分離膜をさらに備える。【選択図】図２Ａ
2009099961.tif 000002
【特許請求の範囲】
【請求項１】
アンチヒューズ構造体において、
基板内に第１拡散領域で形成されたビットラインと、
前記ビットライン上に形成された絶縁層と、
前記絶縁層上に形成されたワードラインと、を備えるアンチヒューズ構造体。
【請求項２】
前記ビットラインの周辺部に形成された第２拡散領域をさらに備えることを特徴とする請求項１に記載のアンチヒューズ構造体。
【請求項３】
前記ビットラインは、第１ドーピング物質でドーピングされた領域であり、前記第２拡散領域は、第２ドーピング物質でドーピングされた領域であることを特徴とする請求項２に記載のアンチヒューズ構造体。
【請求項４】
前記ビットラインの両側部に形成された素子分離膜をさらに備えることを特徴とする請求項１に記載のアンチヒューズ構造体。
【請求項５】
前記ビットラインは、第１ドーピング物質でドーピングされた領域であり、前記ワードラインは、第２ドーピング物質でドーピングされた領域であることを特徴とする請求項１に記載のアンチヒューズ構造体。
【請求項６】
アンチヒューズアレイにおいて、
基板内に第１方向に形成された第１拡散領域で形成された多数のビットラインと、
前記ビットライン上に形成された絶縁層と、
前記絶縁層上に形成されたものであって、前記ビットラインと交差する方向に形成された多数のワードラインと、を備えるアンチヒューズアレイ。
【請求項７】
前記ビットラインの周辺部に形成された第２拡散領域をさらに備えることを特徴とする請求項６に記載のアンチヒューズアレイ。
【請求項８】
前記ビットラインは、第１ドーピング物質でドーピングされた領域であり、前記第２拡散領域は、第２ドーピング物質でドーピングされた領域であることを特徴とする請求項７に記載のアンチヒューズアレイ。
【請求項９】
前記ビットラインの両側部に形成された素子分離膜をさらに備えることを特徴とする請求項６に記載のアンチヒューズアレイ。
【請求項１０】
前記ビットラインは、第１ドーピング物質でドーピングされた領域であり、前記ワードラインは、第２ドーピング物質でドーピングされた領域であることを特徴とする請求項６に記載のアンチヒューズアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンチヒューズ構造体及びアレイに係り、さらに詳細には、一つのコンタクトを利用してビットラインに連結された全てのアンチヒューズセルが連結されて、ビットラインに連結された全てのセルを選択でき、ビットラインと垂直に形成されたワードラインを使用して、それぞれのアンチヒューズセルを選択できるアンチヒューズ及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置、特に、メモリ装置は、多数のセルを含んでいる。もし、一つのセルに欠陥が発生すれば、メモリとしての機能を行い難く、したがって、メモリ装置全体が不良品になる。すなわち、一部のセルにのみ発生する欠陥によって、全体メモリ装置が不良になって製品収率を大きく悪化させうる。
【０００３】
したがって、現在の半導体装置では、予め形成した予備セルが不良セルを代替せしめている。予備セルを利用したリペア作業について説明すれば、一定のセルアレイごとにスペアロー及びスペアカラムを予め形成して欠陥が発生した不良メモリセルをロー、カラム単位でスペアメモリセルに置換する方式である。
【０００４】
図１には、従来の技術によるアンチヒューズ１００の構成を示した。図１を参照すれば、ｐ型基板１１２にｎ型ウェル領域１１０が形成されている。ｎ型ウェル領域１１０には、ｎ型ソース拡散領域１１４及びｎ型ドレイン拡散領域１１６が形成されている。ソース拡散領域１１４及びドレイン拡散領域１１６は、ｎ型ウェル領域１１０とオーミックコンタクトを形成している。ｎ型ウェル領域１１０上には、ゲート誘電体層１２２及びゲート電極１２０が順次に形成されている。そして、ゲート誘電体層１２２及びゲート電極１２０の両側部には、スペーサ１２３が形成されている。ゲート電極１２０は、アンチヒューズ１００の第１ターミナル１２４と連結されており、ソース拡散領域１１４及びドレイン拡散領域１１６は、アンチヒューズ１００の第２ターミナル１２６と連結されている。ｐ型拡散領域１３０は、基板１１２内に形成されており、基板１１２とＶｂｂとにオーミックコンタクトカップリングを提供する。
【０００５】
図１に示した従来の技術によるアンチヒューズの構成は、通常的なトランジスタ構造を利用して、ｎ−ウェル構造を使用してソース及びドレインが連結されている。しかし、図１に示した構造をアレイ状に構成する場合、構造的に多くの領域を確保せねばならず、比較的高い駆動電圧を必要とするため、高集積半導体素子を構成し難いという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、ビットライン及びワードラインによって全てのアンチヒューズセルが連結されることによって、全てのセルを選択してプログラミング及びセンシングが可能であり、また、構造的に非常に簡単なアンチヒューズ構造体を提供することを目的とする。
【課題を解決するための手段】
【０００７】
アンチヒューズ構造体において、基板内に第１拡散領域で形成されたビットラインと、前記ビットライン上に形成された絶縁層と、前記絶縁層上に形成されたワードラインと、を備えるアンチヒューズ構造体を提供する。
【０００８】
本発明において、前記ビットラインの周辺部に形成された第２拡散領域をさらに備えうる。
【０００９】
本発明において、前記ビットラインは、第１ドーピング物質でドーピングされた領域であり、前記第２拡散領域は、第２ドーピング物質でドーピングされた領域でありうる。
【００１０】
本発明において、前記ビットラインの両側部に形成された素子分離膜をさらに備えうる。
【００１１】
本発明において、前記ビットラインは、第１ドーピング物質でドーピングされた領域であり、前記ワードラインは、第２ドーピング物質でドーピングされた領域でありうる。
【００１２】
また、本発明では、アンチヒューズアレイにおいて、基板内に第１方向に形成された第１拡散領域で形成された多数のビットラインと、前記ビットライン上に形成された絶縁層と、前記絶縁層上に形成されたものであって、前記ビットラインと交差する方向に形成された多数のワードラインと、を備えるアンチヒューズアレイを提供する。
【発明の効果】
【００１３】
本発明のアンチヒューズ構造体によれば、本発明は、ビットライン及びワードラインによって全てのアンチヒューズセルが連結されることによって、全てのセルを選択してプログラミング及びセンシングが可能であり、また、構造的に非常に簡単なアンチヒューズ構造体を提供しうる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して、本発明の実施形態によるアンチヒューズ構造体及びアレイについて詳細に説明する。参考として、図面に示した各層の厚さ及び幅は、説明のために多少誇張して示した。
【００１５】
図２Ａは、本発明の実施形態によるアンチヒューズの構成を示す図面である。図２Ａを参照すれば、本発明の実施形態によるアンチヒューズ２０は、第１拡散領域で形成されたビットライン２３を備える基板２１及び基板２１上に順次に形成された絶縁層２４及びワードライン２５を備える構成を有している。ビットライン２３が第１ドーピング物質で形成された領域である場合、ワードライン２５は、第２ドーピング物質でドーピングされた領域でありうる。例えば、ビットライン２３がｎ型ドーパントでドーピングされた場合、ワードライン２５は、ｐ型にドーピングされたポリシリコンで形成されたものでありうる。このとき、基板２１は、ｐ型基板でありうる。ビットライン２３の両側部には、素子分離膜が形成されている。図２Ｂは、本発明の実施形態によるアンチヒューズアレイ構造を示す図面である。図２Ｂを参照すれば、ビットライン２３及びワードライン２５は、相互交差する方向に形成されているということが分かる。
【００１６】
図３Ａは、本発明の他の実施形態によるアンチヒューズ構成を示す図面である。図３Ａを参照すれば、本発明の実施形態によるアンチヒューズ３０は、基板３１内に第１拡散領域で形成されたビットライン３４及びビットライン３４の周辺部の基板３１内に形成された第２拡散領域３３を備える。そして、基板３１上には、順次に形成された絶縁層３５及びワードライン３６を備える構成を有している。ビットライン３４が第１ドーピング物質でドーピングされた領域の場合、第２拡散領域３３は、第２ドーピング物質で形成された領域でありうる。例えば、ビットライン３４がｐ型ドーパントでドーピングされた領域である場合、第２拡散領域は、ｎ型ドーパントでドーピングされた領域でありうる。第２拡散領域３３及びビットライン３４は、相互ｐ−ｎダイオード構造体で形成されたということが分かる。第２拡散領域３３の両側部には、素子分離膜が形成される。図３Ｂは、本発明の図３Ａに示したアンチヒューズ構成のアレイ構造を示す図面である。図３Ｂを参照すれば、ビットライン３４及びワードライン３６は、相互交差する方向に形成されているということが分かる。
【００１７】
以下、図面を参照して、本発明の実施形態によるアンチヒューズの製造方法について説明する。
【００１８】
図４Ａないし図４Ｄは、図２Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【００１９】
図４Ａ及び図４Ｂを参照すれば、基板２１に素子分離膜２２を形成する。次いで、素子分離膜２２上にマスクを形成した後、素子分離膜２２の間の基板２１領域にｎ型またはｐ型ドーパントをドーピングして第１拡散領域を形成してビットライン２３を形成する。そして、図４Ｃに示したように、マスクを除去した後、基板２１上に絶縁層２４及びワードライン２４を形成させる。絶縁層２４は、ＳｉＯ２、Ｓｉ３Ｎ４で形成し、ビットライン２３がｎ型ドーパントでドーピングされた領域である場合、ワードライン２４は、ｐ型ドーパントがドーピングされたポリシリコンで形成しうる。
【００２０】
図５Ａないし図５Ｆは、図３Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【００２１】
図５Ａを参照すれば、基板３１に素子分離膜３２を形成する。そして、図５Ｂに示したように、素子分離膜３２上にマスクを形成した後、素子分離膜３２の間の基板３１領域に、例えば、ｎ型ドーパントをドーピングして先に第２拡散領域３３を形成する。そして、第２拡散領域３３の両側上の基板３１の表面にマスクを形成した後、例えば、ｐ型ドーパントをドーピングして第１拡散領域を形成することによってビットライン３４を形成する。このとき、ドーパントのドーピングエネルギーを制御して第２拡散領域３３の上方に第１拡散領域を形成させる。
【００２２】
図５Ｃないし図５Ｅを参照すれば、基板３１の表面に酸化物を塗布するか、または熱酸化工程を利用して基板３１の表面にＳｉＯ２、Ｓｉ３Ｎ４で第１絶縁層４１を形成する。そして、ビットライン３４の上面の第１絶縁層４１を除去してビットライン３４の表面を露出させ、第１絶縁層４１より薄く第２絶縁層４２を形成する。選択的にビットライン３４の上部の第１絶縁層４１を完全に除去せず、一部のみ除去してビットライン３４の表面の第１絶縁層４１を薄く形成しうる。結果的に、基板３１上に絶縁層３５が形成された構造となる。そして、図５Ｆに示したように、絶縁層３５上に伝導性物質を塗布することによってワードライン３６を形成する。第１絶縁層４１及び第２絶縁層４２は、基板３１の表面の熱酸化工程によって形成された酸化層であり、別途にＳｉＯ２、Ｓｉ３Ｎ４を塗布して絶縁層を形成しうる。
【００２３】
ビットライン３４がｐ型ドーパントでドーピングされた場合、ワードライン３６は、ｎ型でドーピングして形成しうる。ビットライン３４の表面の第２絶縁層４２が第１絶縁層４１に比べて薄いため、ワードライン３６及びビットライン３４を通じて印加された電圧は、第２絶縁層４２に集中する。
【００２４】
以下、図面を参照して、本発明の実施形態によるアンチヒューズの駆動方法について詳細に説明する。
【００２５】
図６Ａ及び図６Ｂは、図２Ａに示した本発明の実施形態によるアンチヒューズのプログラミング及びセンシング方法を示す図面である。
【００２６】
図６Ａ及び図６Ｂを参照すれば、多数のビットラインｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６及びワードラインｗ１，ｗ２，ｗ３，ｗ４，ｗ５，ｗ６が相互交差されるように形成されており、ビットラインｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６及びワードラインｗ１，ｗ２，ｗ３，ｗ４，ｗ５，ｗ６の交差領域には、アンチヒューズセル構造が形成されている。例えば、Ａセル領域には、ビットライン２３、絶縁層２４及びワードライン２５が順次に形成されている。Ａセル領域のアンチヒューズをプログラミングする場合を例として説明すれば、次の通りである。ｂ２ないしｂ６のビットラインをフローティングさせ、ビットラインｂ１をグラウンディングさせる。そして、ｗ２ないしｗ６のワードラインをフローティングさせ、ワードラインｗ１にＶｐ（Ｐｒｏｇｒａｍ  Ｖｏｌｔａｇｅ）を印加する。プログラミング過程を経れば、各セルは、ダイオードで形成される。図６Ｂを参照して、Ａセル領域のアンチヒューズ構造体のセンシング方法を説明すれば、次の通りである。ｂ２ないしｂ６のビットラインをフローティングさせ、ビットラインｂ１をグラウンディングさせる。そして、ｗ２ないしｗ６のワードラインをフローティングさせ、ワードラインｗ１にＶｓ（Ｓｅｎｓｉｎｇ  Ｖｏｌｔａｇｅ）を印加する。したがって、ビットラインまたはワードラインに連結された一つのコンタクトを利用して全てのアンチヒューズセルが連結され、プログラミング及びセンシングが可能である。
【００２７】
図７Ａ及び図７Ｂは、図３Ａに示した本発明の実施形態によるアンチヒューズのプログラミング及びセンシング方法を示す図面である。
【００２８】
図７Ａ及び図７Ｂを参照すれば、多数のビットラインｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６及びワードラインｗ１，ｗ２，ｗ３，ｗ４，ｗ５，ｗ６が交互に形成されており、ビットラインｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６及びワードラインｗ１，ｗ２，ｗ３，ｗ４，ｗ５，ｗ６の交差領域には、アンチヒューズセル構造が形成されている。例えば、Ｂセル領域には、図３Ａに示したアンチヒューズ構造体が形成されており、ダイオード及びキャパシタが連続形成された構造であるということが分かる。Ｂセル領域のアンチヒューズをライティングする場合を例として説明すれば、次の通りである。ｂ２ないしｂ６のビットラインをフローティングさせ、ビットラインｂ１をグラウンディングさせる。そして、ｗ２ないしｗ６のワードラインをフローティングさせ、ワードラインｗ１にＶｐを印加してプログラミングする。Ｂセル領域のアンチヒューズ構造体をセンシングする場合、図７Ｂを参照すれば、ｂ２ないしｂ６のビットラインをフローティングさせ、ビットラインｂ１をグラウンディングさせる。そして、ｗ２ないしｗ６のワードラインをフローティングさせ、ワードラインｗ１にＶｓを印加する。
【００２９】
本発明は、図示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００３０】
本発明は、メモリ関連の技術分野に適用可能である。
【図面の簡単な説明】
【００３１】
【図１】従来の技術によるアンチヒューズを示す図面である。
【図２Ａ】本発明の実施形態によるアンチヒューズの構造を示す図面である。
【図２Ｂ】図２Ａに示したアンチヒューズのアレイ構造を示す図面である。
【図３Ａ】本発明の他の実施形態によるアンチヒューズの構造を示す図面である。
【図３Ｂ】図３Ａに示したアンチヒューズのアレイ構造を示す図面である。
【図４Ａ】図２Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図４Ｂ】図２Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図４Ｃ】図２Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図５Ａ】図３Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図５Ｂ】図３Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図５Ｃ】図３Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図５Ｄ】図３Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図５Ｅ】図３Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図５Ｆ】図３Ａに示した本発明の実施形態によるアンチヒューズの製造方法を示す図面である。
【図６Ａ】図２Ａに示した本発明の実施形態によるアンチヒューズのプログラミング及びセンシング方法を示す図面である。
【図６Ｂ】図２Ａに示した本発明の実施形態によるアンチヒューズのプログラミング及びセンシング方法を示す図面である。
【図７Ａ】図３Ａに示した本発明の他の実施形態によるアンチヒューズのプログラミング及びセンシング方法を示す図面である。
【図７Ｂ】図３Ａに示した本発明の他の実施形態によるアンチヒューズのプログラミング及びセンシング方法を示す図面である。
【符号の説明】
【００３２】
２０，３０  アンチヒューズ
２１，３１  基板
２２，３２  素子分離膜
２３，３４  ビットライン
２４，３５  絶縁層
２５，３６  ワードライン
３３  第２拡散領域
４１  第１絶縁層
４２  第２絶縁層
【図１】
2009099961.tif 000003
【図２Ａ】
2009099961.tif 000004
【図２Ｂ】
2009099961.tif 000005
【図３Ａ】
2009099961.tif 000006
【図３Ｂ】
2009099961.tif 000007
【図４Ａ】
2009099961.tif 000008
【図４Ｂ】
2009099961.tif 000009
【図４Ｃ】
2009099961.tif 000010
【図５Ａ】
2009099961.tif 000011
【図５Ｂ】
2009099961.tif 000012
【図５Ｃ】
2009099961.tif 000013
【図５Ｄ】
2009099961.tif 000014
【図５Ｅ】
2009099961.tif 000015
【図５Ｆ】
2009099961.tif 000016
【図６Ａ】
2009099961.tif 000017
【図６Ｂ】
2009099961.tif 000018
【図７Ａ】
2009099961.tif 000019
【図７Ｂ】
2009099961.tif 000020