(57)【要約】【課題】コストの増加、オン抵抗Ｒｏｎの増減及び工程数の増加なく利得を変えることができる電界効果型トランジスタ等を提供すること。【解決手段】積層半導体層２０上に、ゲート電極２６と、このゲート電極２６を挟んで互いに対向するドレイン電極２７及びソース電極２８とが形成された電界効果型トランジスタ１において、ゲート電極２６とドレイン電極２７の間における積層半導体層２０上に、絶縁膜１８を介してソース電極２８に接続したフィールドプレート電極２９を設けた。【選択図】図１
2009032724.tif 000002
【特許請求の範囲】
【請求項１】
積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタにおいて、
前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、絶縁膜を介して前記ソース電極に接続したフィールドプレート電極を設けたことを特徴とする電界効果型トランジスタ。
【請求項２】
積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタを有して構成されるパワーアンプを複数段設けて形成したパワーアンプモジュールにおいて、
前記電界効果型トランジスタは、前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、絶縁膜を介して前記ソース電極に接続したフィールドプレート電極を設けたことを特徴とするパワーアンプモジュール。
【請求項３】
前記フィールドプレート電極の位置は、前記パワーアンプ毎に異なることを特徴とする請求項２に記載のパワーアンプモジュール。
【請求項４】
積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタを有して構成されるパワーアンプを複数段設けて形成したパワーアンプモジュールにおいて、
前記複数段のパワーアンプのうちの少なくとも１段のパワーアンプを構成する電界効果型トランジスタは、前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、絶縁膜を介して前記ソース電極に接続したフィールドプレート電極を設けたことを特徴とするパワーアンプモジュール。
【請求項５】
高周波信号をパワーアンプで増幅して送信する送信回路を備えた移動体通信装置において、
前記パワーアンプは、積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタを有し、
前記電界効果型トランジスタは、前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、絶縁膜を介して前記ソース電極に接続したフィールドプレート電極を設けたことを特徴とする移動体通信装置。
【請求項６】
積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタの製造方法において、
前記積層半導体層上に絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去し、この絶縁膜をマスクとして、前記積層半導体層の最上層に形成される障壁層にゲート領域を形成する工程と、
前記ゲート領域上に前記ゲート電極を形成する工程と、
前記絶縁膜を選択的に除去し、前記積層半導体層上に前記ドレイン電極と前記ソース電極を形成する工程と、
前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、前記絶縁膜を介してフィールドプレート電極を形成する工程と、
前記フィールドプレート電極と前記ソース電極とを接続する工程と、を有することを特徴とする電界効果型トランジスタの製造方法。
【請求項７】
前記ゲート電極を形成する工程と、前記フィールドプレート電極を形成する工程とを同一工程としたことを特徴とする請求項６に記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ、及びそれを備えたパワーアンプモジュール及び移動体通信装置、並びに電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの移動体通信装置においては、高周波信号を利用しているため、そのＲＦ送受信回路には、高周波集積回路であるＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を使用して高周波信号の送受信を行っている。
【０００３】
このようなＲＦ送受信回路においては、消費電力が大きい送信用パワーアンプモジュールが用いられているが、移動体通信装置における低消費電力化の流れから、高利得化や高電力付加効率化などの性能の向上の要請が強い。
【０００４】
例えば、Ｗ−ＣＤＭＡ（第３世代携帯電話）の仕様では、高い利得特性を持った送信用パワーアンプモジュールが望まれている。そのため、従来の送信用パワーアンプモジュールにおいては、高性能増幅素子を有するパワーアンプを複数段に接続して、回路的な手法で各段における利得の制御を行い、仕様に沿ったデバイス性能を提供している。
【０００５】
図１０に従来のパワーアンプモジュールに用いられる増幅素子である電界効果型トランジスタの概略構成断面を示す。この図に示す電界効果型トランジスタは、接合型高電子移動度トランジスタ（ＪＰＨＥＭＴ：Ｊｕｎｃｔｉｏｎ  Ｐｓｅｕｄｏｍｏｒｐｈｉｃ  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）であり、電界効果型トランジスタの中でも特に高利得化や高電力付加効率（Ｐｏｗｅｒ  Ａｄｄｅｄ  Ｅｆｆｉｃｉｅｎｃｙ）化に適していると考えられている電界効果型トランジスタである（例えば、特許文献１の図１１参照）。
【０００６】
図１０において、従来の接合型高電子移動度トランジスタ１００は、半絶縁性ＧａＡｓ基板１０１上に、アンドープＧａＡｓバッファ層１０２、アンドープＩｎＧａＡｓチャネル層１０３、アンドープＡｌＧａＡｓスペーサー層１０４、ｎ型ＡｌＧａＡｓドーピング層１０５、ｎ型ＡｌＧａＡｓ障壁層１０６が順次エピタキシャル成長により形成される積層半導体層を有している。ここで、ｎ型ＡｌＧａＡｓドーピング層１０５とｎ型ＡｌＧａＡｓ障壁層１０６には、ｎ不純物、例えばシリコン（Ｓｉ）がドーピングされており、その濃度はｎ型ＡｌＧａＡｓドーピング層１０５に２×１０18／ｃｍ３〜５×１０１８／ｃｍ３程度とし、ｎ型ＡｌＧａＡｓ障壁層１０６は５×１０16／ｃｍ３程度としている。
【０００７】
ｎ型ＡｌＧａＡｓ障壁層１０６のゲート電極形成領域直下には、亜鉛（Ｚｎ）などのｐ型不純物がドーピングされたｐ型ＡｌＧａＡｓ領域からなるゲート領域１０７が形成される。
【０００８】
また、ｎ型ＡｌＧａＡｓ障壁層１０６上には、例えば窒化シリコン（ＳｉＮ）が堆積されて絶縁膜１０８が形成される。そして、この絶縁膜１０８には、ソース電極形成領域、ドレイン電極形成領域及びゲート電極形成領域にそれぞれ開口部が設けられ、それらの開口部を通してｎ型ＡｌＧａＡｓ障壁層１０６と接続するようにドレイン電極１２７及びソース電極１２８が形成され、ゲート領域１０７と接続するようにゲート電極１２６が形成される。
【特許文献１】特開２００３−１００７７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、Ｗ−ＣＤＭＡの仕様においては、図１１に示すように、前段のパワーアンプ１５２の利得が１５．０ｄＢ、後段のパワーアンプ１５４の利得が１４．０ｄＢである２段パワーアンプを有するパワーアンプモジュールが要求される。これらの利得は一般的に、図１１に示すように、マッチング回路１５１，１５３，１５５を導入することで制御されており、パワーアンプそのものが持つ性能は、どちらの段においても同一である。
【００１０】
上記特性を有するパワーアンプモジュール１５０を作製するにあたり、利得特性を調整するマッチング回路１５１，１５３，１５５の構成は、パワーアンプ１５２，１５４を構成する接合型高電子移動度トランジスタの性能を考慮しなければならならず、その設計が複雑である。
【００１１】
そこで、これらマッチング回路の設計工程の簡略化を図る方法として、パワーアンプを構成する接合型高電子移動度トランジスタの利得を、各段のパワーアンプで異なるようにデバイス設計することが考えられる。
【００１２】
接合型高電子移動度トランジスタの利得向上の為には、接合型高電子移動度トランジスタのゲート長を短縮することが簡単な手法である。しかし、フォトリソグラフィーやエッチング工程の増加や設備投資を余儀なくされ、スループットやコストの観点においてデメリットが大きい。
【００１３】
また、接合型高電子移動度トランジスタの利得向上の為の別の手法として、ゲート・ドレイン間距離（Ｌｇｄ）などのデバイスサイズを変更することが考えられる。しかし、その副作用としてオン抵抗Ｒｏｎの変化を伴い、その結果、効率の増減が発生し、マッチングの複雑化を増してしまう恐れがある。
【００１４】
また、特開２００６−２３７２８６号公報に示されるように、ゲート電極のサイドウォールに沿ってフローティング状態でフィールドプレート電極を形成することにより、接合型高電子移動度トランジスタのデバイス特性を向上する案も考えられるが、この場合には、フィールドプレート電極のみを形成する工程が従来のプロセスフローに追加され、工程数の増加によるＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）やコストの増加を招いてしまう。
【００１５】
本発明は、かかる課題を解決するためになされたものであり、コストの増加、オン抵抗Ｒｏｎの増減及び工程数の増加なく利得を変えることができる電界効果型トランジスタ、及びそれを備えたパワーアンプ及び移動体通信装置並びに電界効果型トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
かかる課題を解決するために、請求項１に記載の発明は、積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタにおいて、前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、絶縁膜を介して前記ソース電極に接続したフィールドプレート電極を設けたことを特徴とする。
【００１７】
また、請求項２に記載の発明は、積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタを有して構成されるパワーアンプを複数段設けて形成したパワーアンプモジュールにおいて、前記電界効果型トランジスタは、前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、絶縁膜を介して前記ソース電極に接続したフィールドプレート電極を設けたことを特徴とする。
【００１８】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記フィールドプレート電極の位置は、前記パワーアンプ毎に異なることを特徴とする。
【００１９】
また、請求項４に記載の発明は、積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタを有して構成されるパワーアンプを複数段設けて形成したパワーアンプモジュールにおいて、前記複数段のパワーアンプのうちの少なくとも１段のパワーアンプを構成する電界効果型トランジスタは、前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、絶縁膜を介して前記ソース電極に接続したフィールドプレート電極を設けたことを特徴とする。
【００２０】
また、請求項５に記載の発明は、高周波信号をパワーアンプで増幅して送信する送信回路を備えた移動体通信装置において、前記パワーアンプは、積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタを有し、前記電界効果型トランジスタは、前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、絶縁膜を介して前記ソース電極に接続したフィールドプレート電極を設けたことを特徴とする。
【００２１】
また、請求項６に記載の発明は、積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成された電界効果型トランジスタの製造方法において、前記積層半導体層上に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去し、この絶縁膜をマスクとして、前記積層半導体層の最上層に形成される障壁層にゲート領域を形成する工程と、前記ゲート領域上に前記ゲート電極を形成する工程と、前記絶縁膜を選択的に除去し、前記積層半導体層上に前記ドレイン電極と前記ソース電極を形成する工程と、前記ゲート電極と前記ドレイン電極の間における前記積層半導体層上に、前記絶縁膜を介してフィールドプレート電極を形成する工程と、前記フィールドプレート電極と前記ソース電極とを接続する工程とを有する。
【００２２】
また、請求項７に記載の発明は、前記ゲート電極を形成する工程と、前記フィールドプレート電極を形成する工程とを同一工程としたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、コストの増加、オン抵抗Ｒｏｎの増減及び工程数の増加なく利得を変えることができる電界効果型トランジスタ、及びそれを備えたパワーアンプ及び移動体通信装置並びに電界効果型トランジスタの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２４】
本発明に係る実施形態の電界効果型トランジスタは、例えば、ヘテロ界面を利用したヘテロ接合型の接合型高電子移動度トランジスタであり、パワーアンプを多段に複数段接続したパワーアンプモジュールに適用することができる。このパワーアンプモジュールは、例えば、携帯電話やＰＤＡ等の移動体通信装置の電力増幅器として使用することができる。以下の説明では、ヘテロ接合型の接合型高電子移動度トランジスタを一例に挙げ説明する。
【００２５】
本実施形態における電界効果型トランジスは、積層半導体層上に、ゲート電極と、このゲート電極を挟んで互いに対向するソース電極及びドレイン電極とが形成され、ゲート電極とドレイン電極の間における積層半導体層上に、絶縁膜を介してソース電極に接続したフィールドプレート電極を設けている。
【００２６】
そして、このフィールドプレート電極の配置によって、電子移動度トランジスタの利得特性を変更することができる。例えば、フィールドプレート電極をゲート電極に近づけるほど、利得向上させることができ、逆にドレイン電極に近づけると利得向上の効果が少なくなる。よって、コストの増加やオン抵抗Ｒｏｎの増減なく、電子移動度トランジスタの利得特性を変更することが可能となる。
【００２７】
従って、少なくとも１段のパワーアンプに、上記フィールドプレート電極を備えた電子移動度トランジスタを適用することにより、利得特性が異なる複数段のパワーアンプを備えたパワーアンプモジュールを提供することが容易となる。
【００２８】
また、本実施形態における電子移動度トランジスタは、例えば、積層半導体層上に絶縁膜を形成する工程と、選択的に除去した上記絶縁膜をマスクとして積層半導体層の最上層に形成される障壁層にゲート領域を形成する工程と、ゲート領域上にゲート電極を形成する工程と、上記絶縁膜を選択的に除去し、積層半導体層上にドレイン電極とソース電極を形成する工程と、ゲート電極とドレイン電極の間における積層半導体層上に、絶縁膜を介してフィールドプレート電極を形成する工程と、フィールドプレート電極とソース電極とを接続する工程とにより製造することができる。
【００２９】
しかも、ゲート電極を形成する工程と、フィールドプレート電極を形成する工程とを同一工程とすることにより、工程数を増加させずに、電子移動度トランジスタの利得特性を向上することができるのである。
【００３０】
以下、本発明の電界効果型トランジスタを備えた半導体装置に係る一実施の形態を、図１の概略構成断面図によって具体的に説明する。図１では、一例として、ＩｎＧａＡｓとＡｌＧａＡｓのヘテロ界面を利用したシングルへテロ接合型の接合型高電子移動度トランジスタ（ＪＰＨＥＭＴ）に応用した構成を示す。
【００３１】
図１に示すように、基板１１上には、バッファ層１２、チャネル層１３、スペーサー層１４、ドーピング層１５、障壁層１６が下層より順に、例えば、エピタキシャル成長し、エピタキシャル構造の積層半導体層２０を形成する。上記基板１１には、一例として半絶縁性ＧａＡｓ基板を用いる。上記バッファ層１２には、一例として膜厚５００ｎｍのアンドープＧａＡｓバッファ層を用いる。上記チャネル層１３には、一例として膜厚２０ｎｍのアンドープＩｎＧａＡｓチャネル層を用いる。上記スペーサー層１４には、一例として膜厚１０ｎｍのアンドープＡｌＧａＡｓスペーサー層を用いる。上記ドーピング層１５には、一例として膜厚５ｎｍのｎ型ＡｌＧａＡｓドーピング層を用いる。上記障壁層１６には、一例として膜厚２００ｎｍのｎ型ＡｌＧａＡｓ障壁層を用いる。
【００３２】
ドーピング層１５と障壁層１６には、ｎ型不純物として、例えばシリコン（Ｓｉ）がドーピングされており、その濃度は、ドーピング層１５においては２×１０18／ｃｍ3〜５×１０18／ｃｍ3程度、障壁層１６おいては５×１０16／ｃｍ3程度である。
【００３３】
障壁層１６のゲート電極形成領域直下には、ゲート領域２１が形成される。このゲート領域２１は、ｐ型不純物、例えば亜鉛（Ｚｎ）がドーピングされたｐ型ＡｌＧａＡｓ領域により形成されている。
【００３４】
また、障壁層１６上には、絶縁膜１８が、例えば窒化シリコン（ＳｉＮ）で形成されている。この絶縁膜１８には、電極形成用の開口部２３，２４，２５が形成されている。この開口部２３には、ゲート領域２１に接続するゲート電極２６が形成されている。このゲート電極２６は、例えばチタン（Ｔｉ）、プラチナ（Ｐｔ）、金（Ａｕ）の積層構造となっている。また、開口部２４，２５には、障壁層１６に接続するドレイン電極２７、ソース電極２８が形成されている。これらドレイン電極２７とソース電極２８は、例えば金（Ａｕ）とゲルマニウムの合金（ＡｕＧｅ）とニッケル（Ｎｉ）を合金化したものが用いられる。
【００３５】
そして、ゲート電極２６とドレイン電極２７の間の絶縁膜１８上に、ソース電極２８に配線部４０で接続されたフィールドプレート電極２９が配置されている。このフィールドプレート電極２９は、ゲート電極２６と同一工程で同時に形成されたものであり、例えばチタン（Ｔｉ）、プラチナ（Ｐｔ）、金（Ａｕ）の積層構造となっている。
【００３６】
このように、ゲート電極２６とドレイン電極２７の間の絶縁膜１８上に、ソース電極２８に接続されたフィールドプレート電極２９を配置することにより、ゲート電極２６近傍の電界集中の緩和、また、ゲート・ドレイン間寄生容量Ｃｇｄの外因性部分を低減することができる。
【００３７】
従って、ソース、ゲート、ドレイン直下のキャリア濃度は減少せず、ソース・ゲート間寄生抵抗Ｒｓ、ゲート・ドレイン間寄生抵抗Ｒｄを増加させることなく、効率よく利得特性を向上させることができる。
【００３８】
しかも、Ｌｇなどのデバイスサイズが従来と同じである為、ＤＣ特性をまったく変えずに、ＲＦ特性のひとつである利得を変えることが可能となる。
【００３９】
本実施の形態の製造方法を用いて上述した接合型高電子移動度トランジスタ１の試作を行い、ＭＳＧ（Maximum Stable Gain；最大安定利得）を評価した結果を図２に示す。図２は、本実施形態における接合型高電子移動度トランジスタ１において、最大安定利得ＭＳＧと、ゲート電極２６とフィールドプレート電極２９との間の距離Ｌｆｐ（図２（ｂ）参照）との関係を示す図（図２（ｂ）参照）である。この図２に示すように、フィールドプレート電極２９をゲート電極２６に近づけるほど、利得向上させることができ、逆にドレイン電極２７に近づけると利得向上の効果が少なくなる。例えば、距離Ｌｆｐ＝１．０μｍのとき、最大安定利得ＭＳＧ＝２０．５〜２０．８ｄＢであるのに対し、距離Ｌｆｐ＝３．０μｍのとき、最大安定利得ＭＳＧ＝１９．５〜１９．８ｄＢである。従って、フィールドプレート電極２９の配置によって、利得の調整が可能となり、後述のように、利得の異なるパワーアンプを多段にしたパワーアンプモジュールの作成が容易となる。
【００４０】
（製造方法について）
次に、本発明の高電子移動度トランジスタ１の製造方法に係る一実施の形態を、図３〜図５の製造工程断面図によって説明する。この製造方法では、図１を参照して説明した接合型高電子移動度トランジスタ１の製造方法を説明する。
【００４１】
図３（ａ）に示すように、基板１１上には、バッファ層１２、チャネル層１３、スペーサー層１４、ドーピング層１５、障壁層１６が下層より順に、例えば、エピタキシャル成長し、エピタキシャル構造の積層半導体層を形成する。上記基板１１には、一例として半絶縁性ＧａＡｓ基板を用いる。上記バッファ層１２には、一例として膜厚５００ｎｍのアンドープＧａＡｓバッファ層を用いる。上記チャネル層１３には、一例として膜厚２０ｎｍのアンドープＩｎＧａＡｓチャネル層を用いる。上記スペーサー層１４には、一例として膜厚１０ｎｍのアンドープＡｌＧａＡｓスペーサー層を用いる。上記ドーピング層１５には、一例として膜厚５ｎｍのｎ型ＡｌＧａＡｓドーピング層を用いる。上記障壁層１６には、一例として膜厚２００ｎｍのｎ型ＡｌＧａＡｓ障壁層を用いる。ドーピング層１５と障壁層１６には、ｎ型不純物として、例えばＳｉがドーピングされており、その濃度は、ドーピング層１５においては２×１０18／ｃｍ3〜５×１０18／ｃｍ3程度、障壁層１６においては５×１０16／ｃｍ3程度に設定する。
【００４２】
次に、図３（ｂ）に示すように、障壁層１６上に絶縁膜１８を形成する。この絶縁膜１８は、例えばＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Dｅｐｏｓｉｔｉｏｎ）によって、ＳｉＮを堆積して形成する。
【００４３】
次に、図３（ｃ）に示すように、上記絶縁膜１８上に塗布技術によってレジストを塗布してレジスト膜３０を形成する。次いで、フォトリソグラフィー（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）技術によりゲート形成領域上のレジスト膜３０に開口部３１を形成する。次に、このレジスト膜３０をエッチングマスクに用いて、絶縁膜１８の一部をエッチングして、開口部３２を形成する。このエッチングは、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により行う。その後、レジスト膜３０を除去する。
【００４４】
次に、図４（ａ）に示すように、ｐ型不純物、例えばＺｎの有機金属化合物であるジエチルジンク（ＤＥＺ）を用いて気相拡散により、開口部３２より障壁層１６中に亜鉛（Ｚｎ）を導入することで、ｐ型ＡｌＧａＡｓ領域からなるゲート領域２１を形成する。
【００４５】
次に、絶縁膜１８上に開口部３２内を含めて導電膜である電極形成膜を成膜する。この電極形成膜は、例えば、チタン（Ｔｉ）、プラチナ（Ｐｔ）、金（Ａｕ）を順次蒸着して形成する。続いて、フォトリソグラフィー技術によるマスクの形成とそのマスクを用いたミリング技術により、図４（ｂ）に示すように、上記電極形成膜からなるゲート電極２６を形成するのと同時に、ゲート・ドレイン間にこのゲート電極２６から、例えば1．５μｍ離れた位置に上記電極形成膜からなるフィールドプレート電極２９を形成する。ゲート電極２６は、開口部３２を通してゲート領域２１に接続される。
【００４６】
次に、ゲート電極２６及びフィールドプレート電極２９を被覆するように絶縁膜１８上に、塗布技術によってレジストを塗布してレジスト膜を形成する。次いで、フォトリソグラフィー技術によりドレイン電極２７を形成するドレイン電極形成領域上及びソース電極２８を形成するソース形成電極領域上が開口されるように、レジスト膜に開口部を形成する。次に、図４（ｃ）に示すように、レジスト膜をエッチングマスクに用いて、絶縁膜１８をエッチングして、ドレイン電極形成領域上及びソース電極形成領域上に開口部３３，３４を形成する。このエッチングは例えばＲＩＥにより行う。
【００４７】
次に、全面にオーミック電極材料、例えば金・ゲルマニウム合金（ＡｕＧｅ）、ニッケル（Ｎｉ）、Ａｕを順次蒸着した後、リフトオフ法とその後の合金化プロセスにより、図５（ａ）に示すように、開口部３３にドレイン電極２７を、開口部３４にソース電極２８をそれぞれ形成する。
【００４８】
その後、図５（ｂ）に示すように、配線部４０においてフィールドプレート電極２９とソース電極２８とを接続する。
【００４９】
このような製造方法によって、ソース、ゲート、ドレイン直下のキャリア濃度は減少せず、ソース・ゲート間寄生抵抗Ｒｓ、ゲート・ドレイン間寄生抵抗Ｒｄを増加させることなく、効率よく利得特性を向上させることができ、しかも、ＤＣ特性を変えずに利得を変えることができる接合型高電子移動度トランジスタ構造を実現することができる。
【００５０】
上述においては、ＩｎＧａＡｓとＡｌＧａＡｓのヘテロ界面を利用したシングルへテロ接合型の接合型高電子移動度トランジスタを例に挙げて説明したが、ダブルへテロ接合型の構造のものについても適応可能である。ダブルヘテロ接合型の接合型高電子移動度トランジスタの積層半導体層として、例えば、半絶縁性ＧａＡｓ基板上に、アンドープＧａＡｓバッファ層、第一のアンドープＡｌＧａＡｓ層、第一のn型ＡｌＧａＡｓドーピング層、第一のアンドープＡｌＧａＡｓスペーサー層、アンドープＩｎＧａＡｓチャネル層、第二のアンドープＡｌＧａＡｓスペーサー層、第二のｎ型ＡｌＧａＡｓドーピング層、ｎ型ＡｌＧａＡｓ障壁層を順次積層した積層半導体層を用いる。その他の構成は、シングルへテロ接合型の接合型高電子移動度トランジスタと同様である。
【００５１】
（パワーアンプモジュールについて）
次に、上述した接合型高電子移動度トランジスタ１を有して構成されるパワーアンプを同一基板１１上で多段に接続したパワーアンプモジュールについて図面を参照して説明する。図６はＷ−ＣＤＭＡの仕様要求に適合したパワーアンプモジュールの回路構成を示す図である。
【００５２】
図６に示すように、このパワーアンプモジュール５０は、入力マッチング回路５１と、前段パワーアンプ５２と、中間マッチング回路５３と、後段パワーアンプ５４と、出力マッチング回路５５とを有している。そして、前段パワーアンプ５２の利得は１５．０ｄＢであり、後段パワーアンプ５４の利得は１４．０ｄＢとなるように設定される。
【００５３】
そして、前段パワーアンプ５２と後段パワーアンプ５４とは、増幅素子として上述した接合型高電子移動度トランジスタ１を含んで構成されている。それぞれのパワーアンプ５２，５４は、ゲート電極とフィールドプレート電極との距離Ｌｆｐを異ならせることによって、上述した異なる利得を実現している。
【００５４】
上述した図２（ｂ）に示すように、接合型高電子移動度トランジスタ１において、そのゲート電極２６とフィールドプレート電極２９との距離Ｌｆｐと利得ＭＳＧとは関数の関係にあり、例えば、距離Ｌｆｐが１．０μｍのときにパワーアンプの利得が１５．０ｄＢとなり、距離Ｌｆｐが２．０μｍのときにパワーアンプの利得が１４．０ｄＢとなる場合、図７（ａ）に示すように、前段パワーアンプ５２を構成する接合型高電子移動度トランジスタ１の前記距離Ｌｆｐを１．０μｍとし、図７（ｂ）に示すように、後段パワーアンプ５４を構成する接合型高電子移動度トランジスタ１の前記距離Ｌｆｐを２．０μｍとすることで、上述したＷ−ＣＤＭＡの仕様要求に適合することができる。
【００５５】
このように、ゲート電極とフィールドプレート電極との距離Ｌｆｐを異ならせるだけで異なる利得を有するパワーアンプを作製することができるから、コストの増加、オン抵抗Ｒｏｎの増減或いは工程数の増加なく利得を変えることができ、回路設計の簡単化を図ることができる。
【００５６】
また、前段パワーアンプ５２のみに上述した接合型高電子移動度トランジスタ１を適用し、後段パワーアンプ５４にはフィールドプレート電極２９を設けない従来の接合型高電子移動度トランジスタを適用したパワーアンプモジュールとしてもよい。
【００５７】
例えば、接合型高電子移動度トランジスタ１の前記距離Ｌｆｐが２．０μｍのときにパワーアンプの利得が１５．０ｄＢとなり、フィールドプレート電極２９を設けないときのパワーアンプの利得が１４．０ｄＢとなる場合、図８（ａ）に示すように、前段パワーアンプ５２を構成する接合型高電子移動度トランジスタ１の前記距離Ｌｆｐを２．０μｍとし、図８（ｂ）に示すように、後段パワーアンプ５４を構成する接合型高電子移動度トランジスタを、フィールドプレート電極２９を設けない接合型高電子移動度トランジスタとすることで、上述したＷ−ＣＤＭＡの仕様要求に適合することができる。
【００５８】
このように、前段パワーアンプ５２のみにソース電極２８に接続するフィールドプレート電極２９を設けることで、各段のパワーアンプの利得を実現するようにしてもよい。この場合、例えば、後段パワーアンプ５４を構成する接合型高電子移動度トランジスタにおいて、従来通りの構造を実現する為に、マスク上でフィールドプレート電極２９を作製しないような描画パターンを準備しておけばよい。なお、各段の利得に応じて、前段から終段までのどの部分を、フィールドプレート電極２９を有しない接合型高電子移動度トランジスタとするかを適宜決定することができる。
【００５９】
上述においては、同一基板上で多段にパワーアンプを接続したパワーアンプモジュールであって、Ｗ−ＣＤＭＡの仕様要求に適合したパワーアンプモジュールの例について説明したが、Ｗ−ＣＤＭＡの仕様に限らず、様々な仕様に合わせた多段パワーアンプを有するパワーアンプモジュールに上述したエピタキシャル構造を有する接合型高電子移動度トランジスタ１を適用することが可能である。
【００６０】
例えば、ＨＳＤＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｄｏｗｎｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）変調の通信方式の装置において、２段パワーアンプを備えたパワーアンプモジュールに上述したエピタキシャル構造を有する接合型高電子移動度トランジスタ１を適用することができる。この場合、例えば、前段パワーアンプで１５．５ｄＢ、後段パワーアンプで１３．０ｄＢの利得特性が要求される。そこで、各段パワーアンプにおける接合型高電子移動度トランジスタ１のフィールドプレート構造で実現するために、例えば、前段パワーアンプの接合型高電子移動度トランジスタ１で距離Ｌｆｐを０．５μｍ、後段パワーアンプの接合型高電子移動度トランジスタ１で距離Ｌｆｐを３．２μｍ、若しくはフィールドプレート電極２９のない構造を有するものとする。
【００６１】
また、ＨＳＤＰＡ変調の通信方式の装置において、３段パワーアンプを備えたパワーアンプモジュールに上述したエピタキシャル構造を有する接合型高電子移動度トランジスタ１を適用することができる。この場合、例えば、初段パワーアンプで４．５ｄＢ、中段パワーアンプで１４．０ｄＢ、終段パワーアンプで１０．５ｄＢの利得特性が要求される。これを、各段における接合型高電子移動度トランジスタ１のフィールドプレート構造で実現するために、例えば、中段パワーアンプの接合型高電子移動度トランジスタ１で距離Ｌｆｐを０．５μｍ、終段パワーアンプの接合型高電子移動度トランジスタ１で距離Ｌｆｐを３．２μｍ、若しくはフィールドプレート電極２９のない構造を有するものとする。なお、初段パワーアンプの接合型高電子移動度トランジスタ１については、出力電力が小さく、大きな利得を要しない為、フィールドプレート構造は必要としない。
【００６２】
（移動体通信装置について）
次に、上記実施の形態のパワーアンプモジュール５０などを搭載した移動体通信装置の構成について説明する。図９は、移動体通信装置の概略構成を示す図である。
【００６３】
図９に示した移動体通信装置６０は、ＣＰＵ６１と、ＲＯＭ６２と、ＲＡＭ６３と、入力部６４と、表示部６５と、音声入出力部６６と、無線送受信回路６７とを備えており、例えば、携帯電話器、情報携帯端末（ＰＤＡ）などである。
【００６４】
そして、無線送受信回路６７（送信回路の一例に相当）には、上記実施の形態において説明した接合型高電子移動度トランジスタ１を備えたパワーアンプモジュール５０を電力増幅器として搭載しており、変調された高周波信号をこのパワーアンプモジュール５０で増幅し、デュプレクサ７１及びアンテナ７２を介して無線信号として出力する。なお、他の無線装置からの無線信号は、アンテナ７２及びデュプレクサ７１を介して電力増幅器７３で増幅され、その後復調されて処理される。
【００６５】
このように上述したパワーアンプモジュール５０を移動体通信装置などに適用することができる。
【００６６】
以上、本発明の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【図面の簡単な説明】
【００６７】
【図１】本発明に係る一実施の形態における高電子移動度トランジスタの概略構成断面図である。
【図２】図１の高電子移動度トランジスタにおけるフィールドプレート電極の配置と利得との関係を説明するための図である。
【図３】本発明に係る一実施の形態における高電子移動度トランジスタの製造工程断面図である。
【図４】本発明に係る一実施の形態における高電子移動度トランジスタの製造工程断面図である。
【図５】本発明に係る一実施の形態における高電子移動度トランジスタの製造工程断面図である。
【図６】本発明に係る一実施の形態におけるパワーアンプモジュールの概略構成を示す図である。
【図７】本発明に係る一実施の形態におけるパワーアンプモジュールの概略構成断面図を示す図である。
【図８】本発明に係る一実施の形態における他のパワーアンプモジュールの概略構成断面図を示す図である。
【図９】本発明に係る一実施の形態における移動体通信装置の概略構成を示す図である。
【図１０】従来の高電子移動度トランジスタの概略構成断面図である。
【図１１】パワーアンプモジュールの概略構成を示す図である。
【符号の説明】
【００６８】
１  高電子移動度トランジスタ
１１  基板
１２  バッファ層
１３  チャネル層
１４  スペーサー層
１５  ドーピング層
１６  障壁層
１８  絶縁膜
２０  積層半導体層
２１  ゲート領域
２６  ゲート電極
２７  ドレイン電極
２８  ソース電極
２９  フィールドプレート電極
５０  パワーアンプモジュール
５２  前段パワーアンプ
５４  後段パワーアンプ
【図１】
2009032724.tif 000003
【図２】
2009032724.tif 000004
【図３】
2009032724.tif 000005
【図４】
2009032724.tif 000006
【図５】
2009032724.tif 000007
【図６】
2009032724.tif 000008
【図７】
2009032724.tif 000009
【図８】
2009032724.tif 000010
【図９】
2009032724.tif 000011
【図１０】
2009032724.tif 000012
【図１１】
2009032724.tif 000013