(57)【要約】【課題】スイッチング電源において、スナバ回路での電力消費を減少させることにより、電源回路内での消費電力を削減し、待機時および軽負荷時の電源効率が向上するスイッチング電源用半導体装置を提供することを目的とする。【解決手段】入力端子１０に印加された直流電圧を、トランス１１の１次側に印加しながら、スイッチング素子１２によるスイッチング動作によって、トランス１１の２次側に設けられた出力電圧生成回路１４により第２の直流電圧である出力電圧Ｖｏにまで降下して出力端子１５に出力するスイッチング電源装置において、無負荷あるいは軽負荷時の間欠動作時に、スイッチング制御回路１８を、間欠発振のスイッチングオン期間の発振数を増加させることで、トランス１１の１次巻線１１ａと並列に接続したスナバ回路１６で消費される電力を減少させ、無負荷時あるいは軽負荷時の電源効率を向上させる。【選択図】図１
2009077565.tif 000002
【特許請求の範囲】
【請求項１】
変圧器と、
第１の直流電圧を発生する電圧源に接続された前記変圧器の１次巻線をスイッチング駆動するスイッチング素子と、
並列に接続された抵抗器と容量とがツェナーダイオードに接続された回路構成で、前記変圧器の１次巻線の高圧側に並列接続した容量と抵抗の一端を接続し、その並列な容量と抵抗の逆端にツェナーダイオードのカソードを接続し、ツェナーダイオードのアノードを変圧器の１次巻線の低圧側に接続したスナバ回路と、
前記変圧器の２次側出力電圧を整流し且つ平滑化することにより第２の直流電圧を生成して出力する出力電圧生成回路とを備えたスイッチング電源装置を制御するスイッチング電源用半導体装置であって、
無負荷時あるいは軽負荷時に間欠発振動作を行い、間欠発振動作の１回のスイッチングオン期間での発振数を増加させるスイッチング制御回路を有する、前記スイッチング電源用半導体装置。
【請求項２】
前記スイッチング制御回路は、無負荷時あるいは軽負荷時の間欠発振動作のスイッチングオン期間を延長する遅延回路を含むことを特徴とする請求項１記載のスイッチング電源用半導体装置。
【請求項３】
前記スイッチング素子のスイッチング制御回路は、無負荷時あるいは軽負荷時の間欠発振動作のスイッチングオン期間の発振数をカウントするスイッチングカウンタを有し、１回のスイッチングオン期間での最低発振数を設定することを特徴とする請求項１記載のスイッチング電源用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源用半導体装置に関し、特に、無負荷あるいは軽負荷時における消費電力を削減できるスイッチング電源用半導体装置に関するものである。  
【背景技術】
【０００２】
従来のスイッチング電源用半導体装置の一例を図７に示す。従来、電子機器用電源装置の一種として、商用電源であるＤＣ入力端子１０を１次側とし、電子機器の駆動部になる出力端子１５を２次側とし、１次側と２次側をつなぐトランス（変圧器）１１を持ち、１次側にパワーＭＯＳＦＥＴ等とそのスイッチング制御回路１８からなるスイッチング素子を有するスイッチング電源が一般的に用いられている。このスイッチング電源は、無負荷時あるいは軽負荷時は、入力電力に対する、スイッチング損失など電源回路内での消費電力の割合が増加するため、効率が悪くなる。そこでスイッチング損失を低減し、電源回路内部での消費電力を削減するために、間欠動作をさせることがある。負荷に応じて発振数を減少させることにより、スイッチング損失を低減し、効率を改善させる。以下に、従来の間欠動作の制御方法を示す。
【０００３】
例えば、負荷電流が小さくなるに従い、スイッチング素子がオンとなる時間を遅らせる遅延回路を、スイッチング素子を駆動させる巻線に接続させることにより、最小負荷時のスイッチング素子の時間あたりのスイッチング損失を下げて、最小負荷時の効率を大幅に改善する制御方法がある（特許文献１参照）。
【０００４】
また、例えば、スイッチング電源が無負荷あるいは軽負荷時であるときに、スイッチング動作において動作状態と停止状態を繰り返す間欠動作モードの制御方法がある（特許文献２参照）。
【０００５】
また、一般的なスイッチング電源では、高入力時にスイッチング素子であるパワーＭＯＳＦＥＴがスイッチングオフした際に、パワーＭＯＳＦＥＴのトランスの１次巻線側の電位が跳ね上がり（スパイク電圧）、パワーＭＯＳＦＥＴが破壊することを防ぐためにスパイク電圧をクランプする回路（スナバ回路）１６を設けている。
【特許文献１】特開２０００−１９７３６０号公報
【特許文献２】特許第３５９８８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記従来のスイッチング電源用半導体装置では、待機時あるいは軽負荷時の間欠発振動作中のスイッチング損失は低減されるものの、スナバ回路での電力消費は考慮されていない。
【０００７】
本発明は、スナバ回路での電力消費を減少させることにより、前記の従来例よりさらに消費電力を削減し、待機時および軽負荷時の電源効率を向上するスイッチング電源用半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、スイッチング制御回路を設け、軽負荷時には所定の周期で軽負荷スイッチング信号を発生させ、間欠発振を行い、１回の間欠発振のオン期間における発振数を増加させ、オフ期間が長くなるように制御することで、スナバ回路で消費される電力を減少させる。
【発明の効果】
【０００９】
本発明のスイッチング電源用半導体装置は、変圧器と、第一の直流電圧を発生する電圧源に接続された変圧器の１次巻線をスイッチング駆動するスイッチング素子と、変圧器の１次巻線の高圧側に並列接続した容量と抵抗の一端を接続し、その並列な容量と抵抗の逆端にツェナーダイオードのカソードを接続し、ツェナーダイオードのアノードを変圧器の１次巻線の低圧側に接続したスナバ回路と、変圧器の２次巻線と接続され、変圧器の２次側出力電圧を整流し、且つ平滑化することにより第２の直流電圧を生成して出力する出力電圧生成回路と、スイッチング素子の動作を制御するスイッチング制御回路と、出力電圧の誤差を前記スイッチング制御回路にフィードバックする出力電圧の誤差検出回路を備えたスイッチング電源装置を制御するスイッチング電源用半導体装置を対象とする。
【００１０】
本発明では、無負荷時あるいは軽負荷時の間欠発振動作において、１回のスイッチングオン期間での発振数を増加させ、スイッチングオフ期間を延長させることにより、単位時間当たりにスナバ回路で消費される電力を減少させ、無負荷時あるいは軽負荷時のスイッチング電源回路の電源効率を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照しながら説明する。
【００１２】
図１は本発明の１実施の形態に係るスイッチング電源装置の概略的な回路構成を示している。図１に示すように、第１の実施形態に係るスイッチング電源装置は、入力端子１０に印加された直流電圧を、トランス（変圧器）１１の１次側に印加しながら、スイッチング素子１２によるスイッチング動作によって、トランス１１の２次側に設けられた出力電圧生成回路１４により第２の直流電圧である出力電圧Ｖｏにまで降下して出力端子１５に出力するスイッチング電源装置である。また、スイッチング素子１２のターンオフに伴い、トランス１１の１次巻線１１ａにおけるスイッチング素子１２側の電圧の跳ね上がりによりスイッチング素子１２の破壊を防ぐために、トランス１１の１次巻線１１ａと並列にスナバ回路１６が設けられている。次に、フィードバック方法について以下に記述する。出力電圧生成回路１４の高電位側の端子と低電位側の端子の間に出力電圧の誤差検出回路１７とフィードバック回路１３が接続されている。図１ではフィードバック回路にフォトカプラを用いている。出力電圧の誤差検出回路１７を流れる電流値は出力電圧に比例する。出力電圧の誤差検出回路１７と直列に挿入したフォトカプラ１３の発光ダイオード１３ａに出力電圧に比例した電流が流れ、フォトカプラ１３の発光ダイオード１３ａが光り、一次側のフォトカプラ１３の出力トランジスタ１３ｂに電流が流れ、スイッチング素子のスイッチング調整回路１９のフィードバック端子から流出する。スイッチング調整回路１９はフィードバック端子から流出した電流値を検知し、スイッチング動作による２次側への電力供給の増減を制御する。２次側への供給電力が過剰となり、出力電圧生成回路１４の出力電圧が上昇した場合は、フィードバック端子から流出する電流の増加を検知し、供給電力を減少させるように制御し、逆に供給電力が不足し、出力電圧生成回路１４の出力電圧が低下するとフィードバック端子から流出する電流が減少することを検知し、供給電力を増加させるように働く。供給電力の増減を制御する方法としては、トランス１１の１次巻線１１ａを流れる電流のピーク値を制御する方法や、周波数を変化させて単位時間当たりの発振数を制御する方法などが考えられる。以上の制御方法を繰り返し、フィードバック電流が安定する方向に収束する。
【００１３】
以上は、通常の負荷条件でのフィードバック方法であるが、無負荷あるいは軽負荷時では、スイッチング調整回路１９内で軽負荷検出回路によりスイッチング方式が間欠動作に切り替わり、スイッチング制御回路１８内でスイッチングオン期間信号を生成し、スイッチングオン期間信号がオンのときのみ、スイッチング動作を行う。無負荷時あるいは軽負荷時は、スイッチング制御回路１８は供給電力を低下させる方向に働き、供給電力がある一定値に達するとスイッチングオン期間信号がオフし、スイッチング動作を停止され、オフ期間に入る。供給電力がゼロになるため、出力電圧が低下し始め、フィードバック端子から流出する電流が減少し、ある値に達すると再びスイッチングオン期間信号がオンに切り替わり、スイッチング制御回路１８がパワーＭＯＳＦＥＴにスイッチング信号を送りスイッチング動作を開始し、オン期間に移行する。オン期間に入り電力供給が始まると、出力電力が過剰になるため、スイッチング制御回路は供給電力を減少させる方向に働き、再びオフ期間に移行する。以上を繰り返し、間欠発振動作を行う。この間欠発振動作時のスイッチング信号とトランス１１の１次巻線１１ａを流れる電流波形を図８に示す。またこの時の間欠発振の波形を図９に示す。図９は、スイッチング電源においてトランスの１次巻線からスイッチング素子に流れる電流ＩDSと１次巻線のスイッチング素子側の電圧ＶDSの波形（ａ）と、スナバ回路の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBの波形（ｂ）と、スナバ回路の抵抗ＲSBに流れる電流ＩRSBの波形（ｃ）と、スナバ回路の抵抗ＲSBで消費される電力ＰRSBの波形（ｄ）である。
【００１４】
本発明では、このスイッチング制御回路１８内でパワーＭＯＳＦＥＴ１２とスイッチング調整回路１９の間に、間欠発振スイッチング信号のオン期間を延長させる遅延回路２０を挿入する。
【００１５】
この場合、１回のオン期間の発振数が増加し、２次側へ供給されるエネルギーが増加するため、スイッチング素子がオフした後、次の発振までのオフ期間が長くなる。
【００１６】
まず、図２は、遅延回路によりオン期間が長くなり、１回のオン期間あたりの発振数が増加した場合（図２は発振数が３の場合）のトランス１１の１次巻線１１ａを流れる電流波形（ａ）とスイッチング信号（ｂ）と遅延回路２０を通したスイッチングオン期間信号（ｃ）である。またこの時の間欠発振の波形を図３に示す。図３は、スイッチング電源においてトランスの１次巻線からスイッチング素子に流れる電流ＩDSと１次巻線のスイッチング素子側の電圧ＶDSの波形（ａ）と、スナバ回路の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBの波形（ｂ）と、スナバ回路の抵抗ＲSBに流れる電流ＩRSBの波形（ｃ）と、スナバ回路の抵抗ＲSBで消費される電力ＰRSBの波形（ｄ）である。スイッチング素子がターンオフした際に、１次巻線のスイッチング素子側の電圧ＶDSが、２次側の反射電圧ＶOR分だけ跳ね上がる。２次側に電流が流れている期間(1)では、反射電圧ＶORがスナバ回路にかかる。この期間(1)にスナバ回路の抵抗ＲSBで消費されるエネルギーは、
【００１７】
【数１】
2009077565.tif 000003
【００１８】
となる。また、フライバック電源は非連続モードで発振するため、２次側電流がゼロまで減衰した後、スナバ回路にかかる電圧はゼロとなり、スナバ回路の容量ＣSBに蓄積されていた電力が放出され、スナバ回路の抵抗で消費される電力は、
【００１９】
【数２】
2009077565.tif 000004
【００２０】
となる。
【００２１】
本発明では、スイッチング電源の間欠発振時に、オン期間が長くなる遅延回路を挿入し、１回のオン期間あたりの発振数を増加させ、オン期間中は発振でスナバ回路の容量ＣSBに蓄積された電力がすべて放出される前に次発振が起こり、オン期間後の次の発振までのオフ期間を長くする構成にすることにより、このスナバ回路における電力損失のうち、ii）のスナバ回路の容量に蓄積された電力消費を減少させる。
【００２２】
以下に、消費電力の計算式を示す。
【００２３】
まず、スナバ回路の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBを計算する。二次側に電流が流れ、電力が消費されている期間(1)では、ＶSBは反射電圧ＶORとなる。この期間(1)で消費されるエネルギーは上式ｉ）と同様である。間欠発振時は、フライバック電源は非連続モードで発振するため、２次側電流がゼロまで減衰すると、スナバ回路にかかっていた反射電圧もゼロに減衰するが、スナバ回路の容量に蓄積された電力が放出される期間(2)はスナバ回路の抵抗に電流が流れるため、スナバ回路の抵抗にかかる電圧ＶSBは以下の式iii）になる。
【００２４】
【数３】
2009077565.tif 000005
【００２５】
ここで、一回あたりのオン期間の発振数をｎ回とすると、そのオン期間にスナバ回路で消費される電力は以下のiv）式になる。
【００２６】
【数４】
2009077565.tif 000006
【００２７】
上記iv）式において、ｔ＞０の場合、
【００２８】
【数５】
2009077565.tif 000007
【００２９】
となるため、ｎが大きいほど、スナバ回路で消費される電力ＰRBSは小さくなる。
【００３０】
なお、無負荷時あるいは軽負荷時の間欠発振制御については、フィードバック端子への電流のヒステリシスにより、オン期間とオフ期間を繰り返す制御方式で説明したが、周波数を変動させることにより、単位時間当たりの発振回数を変動させて、供給電力を制御する方式でも可能である。
【００３１】
なお、その他の間欠発振制御方式でも可能である。
【００３２】
なお、図中の回路はフライバック方式のスイッチング電源回路であるが、フォワード方式のスイッチング電源回路でも可能である。
【００３３】
なお、フィードバック回路１３に関しては、図中ではフォトカプラを用いているが、他のフィードバック方式でも可能である。
【００３４】
（実施の形態２）
以下、本発明の実施の形態２について、図面を参照しながら説明する。
【００３５】
図４は本発明の１実施の形態に係るスイッチング電源装置の概略的な回路構成を示している。図４に示すように、第２の実施形態に係るスイッチング電源装置は、入力端子１０に印加された直流電圧を、トランス（変圧器）１１の１次側に印加しながら、スイッチング素子１２によるスイッチング動作によって、トランス１１の２次側に設けられた出力電圧生成回路１４により第２の直流電圧である出力電圧Ｖｏにまで降下して出力端子１５に出力するスイッチング電源装置である。また、スイッチング素子１２のターンオフに伴い、トランス１１の１次巻線１１ａにおけるスイッチング素子１２側の電圧の跳ね上がりによりスイッチング素子１２の破壊を防ぐために、トランス１１の１次巻線１１ａと並列にスナバ回路１６が設けられている。次に、フィードバック方法について以下に記述する。出力電圧生成回路１４の高電位側の端子と低電位側の端子の間に出力電圧の誤差検出回路１７とフィードバック回路１３が接続されている。図４ではフィードバック回路にフォトカプラを用いている。出力電圧の誤差検出回路１７を流れる電流値は出力電圧に比例する。出力電圧の誤差検出回路１７と直列に挿入したフォトカプラ１３の発光ダイオード１３ａに出力電圧に比例した電流が流れ、フォトカプラ１３の発光ダイオード１３ａが光り、一次側のフォトカプラ１３の出力トランジスタ１３ｂに電流が流れ、スイッチング素子のスイッチング調整回路１９のフィードバック端子から流出する。スイッチング調整回路１９はフィードバック端子から流出した電流値を検知し、スイッチング動作による２次側への電力供給の増減を制御する。２次側への供給電力が過剰となり、出力電圧生成回路１４の出力電圧が上昇した場合は、フィードバック端子から流出する電流の増加を検知し、供給電力を減少させるように制御し、逆に供給電力が不足し、出力電圧生成回路１４の出力電圧が低下するとフィードバック端子から流出する電流が減少することを検知し、供給電力を増加させるように働く。供給電力の増減を制御する方法としては、トランス１１の１次巻線１１ａを流れる電流のピーク値を制御する方法や、周波数を変化させて単位時間当たりの発振数を制御する方法などが考えられる。以上の制御方法を繰り返し、フィードバック電流が安定する方向に収束する。
【００３６】
以上は、通常の負荷条件でのフィードバック方法であるが、無負荷あるいは軽負荷時では、スイッチング調整回路１９内で軽負荷検出回路によりスイッチング方式が間欠動作に切り替わり、スイッチング制御回路１８内でスイッチングオン期間信号を生成し、スイッチングオン期間信号がオンのときのみ、スイッチング動作を行う。無負荷時あるいは軽負荷時は、スイッチング制御回路１８は供給電力を低下させる方向に働き、供給電力がある一定値に達するとスイッチングオン期間信号がオフし、スイッチング動作を停止され、オフ期間に入る。供給電力がゼロになるため、出力電圧が低下し始め、フィードバック端子から流出する電流が減少し、ある値に達すると再びスイッチングオン期間信号がオンに切り替わり、スイッチング制御回路１８がパワーＭＯＳＦＥＴにスイッチング信号を送りスイッチング動作を開始し、オン期間に移行する。オン期間に入り電力供給が始まると、出力電力が過剰になるため、スイッチング制御回路は供給電力を減少させる方向に働き、再びオフ期間に移行する。以上を繰り返し、間欠発振動作を行う。この間欠発振動作時のスイッチング信号とトランス１１の１次巻線１１ａを流れる電流波形を図８に示す。またこの時の間欠発振の波形を図９に示す。図９は、スイッチング電源においてトランスの１次巻線からスイッチング素子に流れる電流ＩDSと１次巻線のスイッチング素子側の電圧ＶDSの波形（ａ）と、スナバ回路の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBの波形（ｂ）と、スナバ回路の抵抗ＲSBに流れる電流ＩRSBの波形（ｃ）と、スナバ回路の抵抗ＲSBで消費される電力ＰRSBの波形（ｄ）である。
【００３７】
本発明では、このスイッチング制御回路１８の中に、間欠時にスイッチング回数をカウントするスイッチングカウンタ２１を含み、間欠発振時にスイッチングオン期間に切り替わるとスイッチング回数のカウントをスタートし、設定された最低スイッチング回数に達するまで、オフ期間に移行しないように制御する。
【００３８】
この場合、上記のフィードバック電流のヒステリシスによる間欠発振を行った場合の１回のオン時間の発振数より、設定された最低発振数が大きい場合は、１回のオン期間に２次側へ供給されるエネルギーが増加するため、オフ期間に切り替わった後、次の発振までのオフ期間が長くなる。
【００３９】
また、上記のフィードバック電流のヒステリシスによる間欠発振を行った場合の１回のオン時間の発振数より、設定された最低発振数が小さい場合もしくは同数の場合は、１回のオン期間に２次側へ供給されるエネルギーや、オフ期間に変化はない。
【００４０】
まず、図５は、上記のフィードバック電流のヒステリシスによる間欠発振を行った場合の１回のオン時間の発振数が３回以下であり、かつ設定された最低発振数が３回であった場合、もしくは上記のフィードバック電流のヒステリシスによる間欠発振を行った場合の１回のオン時間の発振数が３回であり、かつ設定された最低発振数が３回以下であった場合に、１回のオン時間の発振数が３回となる間欠発振を行ったときのトランス１次巻線１１ａの電流波形（ａ）と、スイッチング信号（ｂ）と、スイッチングカウンタ２１でのカウント数（ｃ）を示した図である。またこの時の間欠発振の波形を図３に示す。図３は、この時のスイッチング電源においてトランスの１次巻線からスイッチング素子に流れる電流ＩDSと１次巻線のスイッチング素子側の電圧ＶDSの波形（ａ）と、スナバ回路の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBの波形（ｂ）と、スナバ回路の抵抗ＲSBに流れる電流ＩRSBの波形（ｃ）と、スナバ回路の抵抗ＲSBで消費される電力ＰRSBの波形（ｄ）である。スイッチング素子がターンオフした際に、１次巻線のスイッチング素子側の電圧ＶDSが、２次側の反射電圧ＶOR分だけ跳ね上がる。２次側に電流が流れている期間(1)では、反射電圧ＶORがスナバ回路にかかる。この期間(1)にスナバ回路の抵抗ＲSBで消費されるエネルギーは、
【００４１】
【数６】
2009077565.tif 000008
【００４２】
となる。また、フライバック電源は非連続モードで発振するため、２次側電流がゼロまで減衰した後、スナバ回路にかかる電圧はゼロとなり、スナバ回路の容量ＣSBに蓄積されていた電力が放出され、スナバ回路の抵抗で消費される電力は、
【００４３】
【数７】
2009077565.tif 000009
【００４４】
となる。
【００４５】
本発明では、スイッチング電源の間欠発振時に、１回のオン期間中の発振回数を固定する構成とし、オン期間中は発振でスナバ回路の容量ＣSBに蓄積された電力がすべて放出される前に次発振が起こり、オン期間後の次の発振までのオフ期間を長くする構成にすることにより、このスナバ回路における電力損失のうち、ii）のスナバ回路の容量に蓄積され
た電力消費を減少させる。
【００４６】
以下に、消費電力の計算式を示す。
【００４７】
まず、スナバ回路の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBを計算する。二次側に電流が流れ、電力が消費されている期間(1)では、ＶSBは反射電圧ＶORとなる。この期間(1)で消費されるエネルギーは上式ｉ）と同様である。間欠発振時は、フライバック電源は非連続モードで発振するため、２次側電流がゼロまで減衰すると、スナバ回路にかかっていた反射電圧もゼロに減衰するが、スナバ回路の容量に蓄積された電力が放出される期間はスナバ回路の抵抗に電流が流れるため、スナバ回路の抵抗にかかる電圧ＶSBは以下の式iii）になる。
【００４８】
【数８】
2009077565.tif 000010
【００４９】
ここで、一回あたりのオン期間の発振数をｎ回とすると、そのオン期間にスナバ回路で消費される電力は以下のiv）式になる。
【００５０】
【数９】
2009077565.tif 000011
【００５１】
上記iv）式において、ｔ＞０の場合、
【００５２】
【数１０】
2009077565.tif 000012
【００５３】
となるため、オン期間の発振数ｎが大きいほど、スナバ回路で消費される電力ＰRBSは小さくなる。最低発振数の設定値をｎ'とすると、必ずｎはｎ'以上となるため、スナバ回路で消費される電力ＰRBSは、ＰRBS（ｎ＝ｎ'）以下となる。
【００５４】
なお、無負荷時あるいは軽負荷時の間欠発振制御については、フィードバック端子からの電流のヒステリシスにより、オン期間とオフ期間を繰り返す制御方式で説明したが、周波数を変動させることにより、単位時間当たりの発振回数を変動させて、供給電力を制御する方式でも可能である。
【００５５】
なお、その他の間欠発振制御方式でも可能である。
【００５６】
なお、図中の回路はフライバック方式のスイッチング電源回路であるが、フォワード方式のスイッチング電源回路でも可能である。
【００５７】
なお、フィードバック回路１３に関しては、図中ではフォトカプラを用いているが、他のフィードバック方式でも可能である。
【産業上の利用可能性】
【００５８】
本発明のスイッチング電源用半導体装置は、スイッチング電源においてスイッチング駆動を制御するスイッチング素子であり、とくに待機時の消費電力の削減を図るスイッチング電源用半導体装置として有用である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１におけるスイッチング電源回路の図
【図２】本発明の実施の形態１におけるスイッチング電源回路において、（ａ）トランス１次巻線１１ａの電流波形図、（ｂ）スイッチング信号の波形図、（ｃ）オン期間遅延回路２０を通したスイッチングオン期間信号の波形図
【図３】本発明の実施の形態１におけるスイッチング電源回路において、（ａ）オン期間遅延回路２０を通した場合の、トランス１次巻線１１ａの電流波形ＩDSとトランス１次巻線１１ａのスイッチング素子１２側の電圧ＶDSの波形図、（ｂ）スナバ回路１６の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBの波形図、（ｃ）スナバ回路１６の抵抗ＲSBに流れる電流波形図、（ｄ）スナバ回路１６の抵抗ＲSBで消費される電力波形図
【図４】本発明の実施の形態２におけるスイッチング電源回路の図
【図５】本発明の実施の形態２におけるスイッチング電源回路において、間欠発振時の（ａ）トランス１次巻線１１ａの電流波形図、（ｂ）スイッチング信号の波形図、（ｃ）スイッチングカウンタ２１でのカウント数を示す図
【図６】本発明の実施の形態２におけるスイッチング電源回路において、間欠発振時の（ａ）トランス１次巻線１１ａの電流波形ＩDSとトランス１次巻線１１ａのスイッチング素子１２側の電圧ＶDSの波形図、（ｂ）スナバ回路１６の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBの波形図、（ｃ）スナバ回路１６の抵抗ＲSBに流れる電流波形図、（ｄ）スナバ回路１６の抵抗ＲSBで消費される電力波形図
【図７】従来例におけるスイッチング電源回路の図
【図８】従来の実施の形態におけるスイッチング電源回路において、（ａ）トランス１次巻線１１ａの電流波形図、（ｂ）スイッチング信号の波形図、（ｃ）スイッチングオン期間信号の波形図
【図９】従来の実施の形態におけるスイッチング電源回路において、（ａ）トランス１次巻線１１ａの電流波形ＩDSとトランス１次巻線１１ａのスイッチング素子１２側の電圧ＶDSの波形図、（ｂ）スナバ回路１６の容量ＣSBと抵抗ＲSBにかかる電圧ＶSBの波形図、（ｃ）スナバ回路１６の抵抗ＲSBに流れる電流波形図、（ｄ）スナバ回路１６の抵抗ＲSBで消費される電力波形図
【符号の説明】
【００６０】
１０  ＤＣ入力端子
１１  変圧器（トランス）
１１ａ  変圧器の１次巻線
１１ｂ  変圧器の２次巻線
１２  パワーＭＯＳＦＥＴ（スイッチング素子）
１３  フォトカプラ（フィードバック回路）
１３ａ  フォトカプラの発光ダイオード
１３ｂ  フォトカプラの出力トランジスタ
１４  出力電圧生成回路
１５  出力端子
１６  スナバ回路
１７  出力電圧の誤差検出回路
１８  スイッチング制御回路
１９  スイッチング調整回路
２０  オン期間遅延回路
２１  スイッチングカウンタ
【図１】
2009077565.tif 000013
【図２】
2009077565.tif 000014
【図３】
2009077565.tif 000015
【図４】
2009077565.tif 000016
【図５】
2009077565.tif 000017
【図６】
2009077565.tif 000018
【図７】
2009077565.tif 000019
【図８】
2009077565.tif 000020
【図９】
2009077565.tif 000021