(57)【要約】【課題】従来のエゾアクチュエータ駆動回路では、ピエゾアクチュエータを安定して動作させることが困難である。【解決手段】ピエゾアクチュエータ駆動回路は、連続的なパルスよりなる駆動信号に応じて振動波を発生するピエゾ素子と、前記振動波を実動運動に変換する可動子とを有するピエゾアクチュエータを駆動するピエゾアクチュエータ駆動回路であって、第１の基準パルスと基準電位とを比較し、当該比較結果に応じて第１のパルス幅変調信号を出力する第１のパルス幅変調信号生成回路と、前記第１のパルス幅変調信号を増幅して第１の駆動信号を生成し、前記ピエゾ素子に印加する第１のＤ級アンプとを有する。【選択図】図２
2009038886.tif 000002
【特許請求の範囲】
【請求項１】
連続的なパルスよりなる駆動信号に応じて振動波を発生するピエゾ素子と、前記振動波を実動運動に変換する可動子とを有するピエゾアクチュエータを駆動するピエゾアクチュエータ駆動回路であって、
第１の基準パルスと基準電位とを比較し、当該比較結果に応じて第１のパルス幅変調信号を出力する第１のパルス幅変調信号生成回路と、
前記第１のパルス幅変調信号を増幅して第１の駆動信号を生成し、当該第１の駆動信号を前記ピエゾ素子に印加する第１のＤ級アンプとを有するピエゾアクチュエータ駆動回路。
【請求項２】
前記第１のＤ級アンプは、
第１の電源電圧に相当する前記第１の駆動信号を前記ピエゾ素子に印加する第１導電型の第１のトランジスタと、
第２の電源電圧に相当する前記第１の駆動信号を前記ピエゾ素子に印加する第２導電型の第２のトランジスタとを有し、
前記第１及び第２のトランジスタは、前記第１のパルス幅変調信号の入力に基づいて、オン・オフ動作がそれぞれ交互に制御されることを特徴とする請求項１に記載のピエゾアクチュエータ駆動回路。
【請求項３】
前記ピエゾアクチュエータ駆動回路はさらに、前記第１のＤ級アンプに入力される前記第１のパルス幅変調信号に対して反転した第１のパルス幅変調信号を増幅して、前記第１の駆動信号に対して反転した第２の駆動信号を生成し、当該第２の駆動信号を前記ピエゾ素子に印加する第２のＤ級アンプを有することを特徴とする請求項１又は２に記載のピエゾアクチュエータ駆動回路。
【請求項４】
前記ピエゾアクチュエータ駆動回路はさらに、
前記第１の基準パルスに対して９０度位相の異なる第２の基準パルスと前記基準電位とを比較し、当該比較結果に応じて第２のパルス幅変調信号を出力する第２のパルス幅変調信号生成回路と、
前記第２のパルス幅変調信号を増幅して第３の駆動信号を生成し、当該第３の駆動信号を前記ピエゾ素子に印加する第３のＤ級アンプと、
前記第３のＤ級アンプに入力される前記第２のパルス幅変調信号に対して反転した第２のパルス幅変調信号を増幅して、前記第３の駆動信号に対して反転した第４の駆動信号を生成し、当該第４の駆動信号を前記ピエゾ素子に印加する第４のＤ級アンプとを有することを特徴とする請求項１乃至３のいずれか１項に記載のピエゾアクチュエータ駆動回路。
【請求項５】
前記ピエゾ素子は、隣り合わせで円形に配置された第１の電極、第２の電極、第３の電極及び、第４の電極から構成され、
前記第１乃至第４の電極にはそれぞれ、順に互いに位相が９０度異なる、前記第１の駆動信号、前記第３の駆動信号、前記第２の駆動信号、及び前記第４の駆動信号が印加されることを特徴とする請求項１乃至４のいずれか１項に記載のピエゾアクチュエータ駆動回路。
【請求項６】
前記第１乃至第４のＤ級アンプの出力段は、音声出力回路に接続されていることを特徴とする請求項１乃至５のいずれか１項に記載のピエゾアクチュエータ駆動回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のピエゾアクチュエータ駆動回路を搭載したオートフォーカス用アクチュエータ。
【請求項８】
基準パルスと基準電位とを比較し、当該比較結果に応じてパルス幅変調信号を出力するパルス幅変調信号生成回路と、
前記パルス幅変調信号を増幅して、連続的なパルスよりなる駆動信号を生成し、出力するＤ級アンプと、
前記駆動信号に応じて振動波を発生するピエゾ素子と、前記振動波を実動運動に変換する可動子によって構成されるピエゾアクチュエータとを有するピエゾアクチュエータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾアクチュエータ駆動回路及びピエゾアクチュエータ装置に関し、特にＤ級アンプを有するピエゾアクチュエータ駆動回路及びピエゾアクチュエータ装置に関する。
【背景技術】
【０００２】
近年、ピエゾ素子から構成された電歪公転子が用いられたピエゾアクチュエータが開発されている。図４（ａ）は、電歪公転子の基本的な構成を示す図である。電歪公転子４０は、ピエゾ素子４１及び、ロータ４２によって構成されている。ピエゾ素子４１は、略円筒状の形状を有し、その外周に沿って４分割された電極Ａ、電極Ｂ、電極Ｃ及び電極Ｄが形成されている。また、ロータ４２は、ピエゾ素子４１の端面上に圧接されている。
【０００３】
４分割された電極には、４相の駆動信号が印加される（図４（ｂ）参照）。図４（ｃ）は、４相の駆動信号の波形を示す図である。電極Ａ、電極Ｂ、電極Ｃ及び電極Ｄには、この順にそれぞれ互いに位相が９０度異なった駆動信号Ａ、Ｂ、Ｃ、Ｄが印加される。４相の駆動信号が４分極された電極に順次供給されると、ピエゾ素子４１の端面には、振動波が発生する。この振動波に応じて、ピエゾ素子４１の端面上に圧接されたロータ４２は、回転運動を行う。このように、電歪公転子４０は、４相の駆動信号に基づいて振動波を発生させることで、回転運動を行なっている。このような電歪公転子４０を応用した超音波方式のピエゾアクチュエータが特許文献１に開示されている。
【０００４】
特許文献１に記載の超音波方式のピエゾアクチュエータを駆動する駆動回路は、例えば汎用ＬＳＩであるＢｕｓ  Ｂｕｆｆｅｒ（代表形式は、例えば７４ＡＣ２４４）によって構成される。
【特許文献１】特開２００７−１６６７７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の超音波方式のピエゾアクチュエータを安定して回転させるためには、ピエゾ素子４１に発生する振動波を高くする必要がある。この振動波を充分に発生させるためには、高い電圧レベルの駆動信号をピエゾ素子４１に印加する必要がある。また、一般的に、ピエゾアクチュエータを安定して回転させるためには、周波数がピエゾ素子４１の共振周波数となる駆動信号を入力する必要がある。この場合、ピエゾ素子４１の共振周波数における共振インピーダンスは、最小となる。このため、ピエゾ素子４１には、充分な電流量を持った駆動信号を印加する必要がある。
【０００６】
しかしながら、従来の、汎用ＬＳＩによって構成されたピエゾアクチュエータの駆動回路は、一般的に５Ｖ程度の電源電圧に基づいて駆動信号を生成している。この駆動信号の電圧レベルは、駆動回路の電源電圧に依存している。このため、ピエゾアクチュエータ駆動回路は、充分な電圧レベルの駆動信号を出力することができず、ピエゾ素子４１に生じる振動波を高く設定することが困難である。従って、従来のピエゾアクチュエータ駆動回路では、ピエゾアクチュエータを安定して動作させることが困難である。
【０００７】
本発明は、かかる問題を解決するためになされたものであり、ピエゾアクチュエータを安定して動作させることができるピエゾアクチュエータ駆動回路及びピエゾアクチュエータ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明にかかるピエゾアクチュエータ駆動回路は、連続的なパルスよりなる駆動信号に応じて振動波を発生するピエゾ素子と、前記振動波を実動運動に変換する可動子とを有するピエゾアクチュエータを駆動するピエゾアクチュエータ駆動回路であって、第１の基準パルスと基準電位とを比較し、当該比較結果に応じて第１のパルス幅変調信号を出力する第１のパルス幅変調信号生成回路と、前記第１のパルス幅変調信号を増幅して第１の駆動信号を生成し、当該第１の駆動信号を前記ピエゾ素子に印加する第１のＤ級アンプとを有する。
【０００９】
本発明にかかるピエゾアクチュエータ駆動回路によれは、第１のパルス幅変調信号を増幅して連続的なパルスよりなる第１の駆動信号を生成し、ピエゾ素子に印加することで、ピエゾアクチュエータを駆動することができる。
【００１０】
本発明にかかる前記第１のＤ級アンプは、第１の電源電圧に相当する前記第１の駆動信号を前記ピエゾ素子に印加する第１導電型の第１のトランジスタと、第２の電源電圧に相当する前記第１の駆動信号を前記ピエゾ素子に印加する第２導電型の第２のトランジスタとを有し、前記第１及び第２のトランジスタは、前記第１のパルス幅変調信号の入力に基づいて、オン・オフ動作がそれぞれ交互に制御される。このような構成によれば、第１のＤ級アンプのスイッチング動作に基づいて、第１の電源電圧及び第２の電源電圧に応じた連続的なパルスよりなる第１の駆動信号をピエゾ素子に印加することができる。
【００１１】
本発明にかかる前記ピエゾアクチュエータ駆動回路はさらに、前記第１のＤ級アンプに入力される前記第１のパルス幅変調信号に対して反転した第１のパルス幅変調信号を増幅して、前記第１の駆動信号に対して反転した第２の駆動信号を生成し、当該第２の駆動信号を前記ピエゾ素子に印加する第２のＤ級アンプを有する。このような構成によれば、第１の駆動信号とは１８０度位相の異なる第２の駆動信号を生成し、ピエゾ素子に印加することができる。
【００１２】
本発明にかかる前記ピエゾアクチュエータ駆動回路はさらに、前記第１の基準パルスに対して９０度位相の異なる第２の基準パルスと前記基準電位とを比較し、当該比較結果に応じて第２のパルス幅変調信号を出力する第２のパルス幅変調信号生成回路と、前記第２のパルス幅変調信号を増幅して第３の駆動信号を生成し、当該第３の駆動信号を前記ピエゾ素子に印加する第３のＤ級アンプと、前記第３のＤ級アンプに入力される前記第２のパルス幅変調信号に対して反転した第２のパルス幅変調信号を増幅して、前記第３の駆動信号に対して反転した第４の駆動信号を生成し、当該第４の駆動信号を前記ピエゾ素子に印加する第４のＤ級アンプとを有する。このような構成によれば、第１の駆動信号に対して９０度位相が異なる第３の駆動信号及び第２の駆動信号に対して９０度位相が異なる第４の駆動信号をピエゾ素子に印加することができる。また、ピエゾアクチュエータ駆動回路は、それぞれ位相が１８０度異なる第３の駆動信号及び第４の駆動信号をピエゾ素子に印加することができる。
【００１３】
本発明にかかる前記ピエゾ素子は、隣り合わせで円形に配置された第１の電極、第２の電極、第３の電極及び、第４の電極から構成され、前記第１乃至第４の電極にはそれぞれ、順に互いに位相が９０度異なる、前記第１の駆動信号、前記第３の駆動信号、前記第２の駆動信号、及び前記第４の駆動信号が印加されるとよい。
【００１４】
本発明にかかる前記第１乃至第４のＤ級アンプの出力段は、音声出力回路に接続されているとよい。このような構成によれば、音声信号を出力するための回路と、ピエゾ素子を駆動するための回路を１つの回路として構成することができる。
【００１５】
上記のピエゾアクチュエータ駆動回路を用いることで、オートフォーカス機構を構成することが可能である。
【００１６】
本発明にかかるピエゾアクチュエータ装置は、基準パルスと基準電位とを比較し、当該比較結果に応じてパルス幅変調信号を出力するパルス幅変調信号生成回路と、前記パルス幅変調信号を増幅して、連続的なパルスよりなる駆動信号を生成し、出力するＤ級アンプと、前記駆動信号に応じて振動波を発生するピエゾ素子と、前記振動波を実動運動に変換する可動子によって構成されるピエゾアクチュエータとを有する。このような構成によれば、パルス幅変調信号を増幅して連続的なパルスよりなる駆動信号を生成し、ピエゾ素子に印加することで、ピエゾアクチュエータを駆動することができる。
【発明の効果】
【００１７】
本発明によれば、ピエゾアクチュエータを安定して動作させることが可能なピエゾアクチュエータ駆動回路及びピエゾアクチュエータ装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に関わるピエゾアクチュエータ駆動回路１０を有するピエゾアクチュエータ装置１００を示す図である。図１に示すように、ピエゾアクチュエータ装置１００は、ピエゾアクチュエータ駆動回路１０、基準パルス生成回路１１、ピエゾアクチュエータに相当する電歪公転子４０を有している。
【００１９】
基準パルス生成回路１１は、第１の基準パルスに相当する基準パルスＲＰ１を生成し、出力する。ピエゾアクチュエータ駆動回路１０は、第１のピエゾアクチュエータ駆動回路１０ａ、第２のピエゾアクチュエータ駆動回路１０ｂ、遅延回路１２によって構成されている。ピエゾアクチュエータ駆動回路１０ａは、第１の基準パルス及び基準電圧に基づいて、第１の駆動信号（以下、駆動信号Ａと称す）及び第２の駆動信号（以下、駆動信号Ｃと称す）を生成する。遅延回路１２は、基準パルス生成回路１１から出力される基準パルスＲＰ１に対して、９０度位相の異なる第２の基準パルスを生成する。ピエゾアクチュエータ駆動回路１０ｂは、第２の基準パルス及び基準電圧に基づいて、第３の駆動信号（以下、駆動信号Ｂと称す）及び第４の駆動信号（以下、駆動信号Ｄと称す）を生成する。電歪公転子４０は、ピエゾ素子４１及び可動子に相当するロータ４２を有している。ピエゾ素子４１は、第１の電極〜第４の電極にそれぞれ相当する電極Ａ〜電極Ｄによって構成されている。ピエゾ素子４１の電極Ａ〜電極Ｄには、それぞれ駆動信号Ａ〜駆動信号Ｄが印加される。なお、図１に示す電歪公転子４０は、上記した図４に示す電歪公転子と同一であるため、詳細な説明については省略する。
【００２０】
以下、ピエゾアクチュエータ駆動回路１０ａの構成について、図２を参照して詳細に説明する。ピエゾアクチュエータ駆動回路１０ａは、第１のパルス幅変調信号生成回路１、第１のＤ級アンプに相当するＤ級アンプＤＡＭＰ１、第２のＤ級アンプに相当するＤ級アンプＤＡＭＰ２、音声出力回路３、インバータＩＮＶ１、ＩＮＶ２を有している。なお、本実施の形態では、パルス幅変調信号生成回路として比較回路を用いるものとする。
【００２１】
比較回路１の反転入力端子は基準パルス生成回路１１が接続され、非反転入力端子は基準電圧源ＶＲＥＦ１が接続されている。なお、基準電圧源ＶＲＥＦ１の電圧レベルは、基準パルス生成回路１１によって生成される基準パルスの最大振幅値と最小振幅値との間に設定されるものとする。また、比較回路１の出力はインバータＩＮＶ１の入力に接続されている。
【００２２】
Ｄ級アンプＤＡＭＰ１は、第１導電型の第１のトランジスタに相当するＰＭＯＳトランジスタＰ１、第２導電型の第２のトランジスタに相当するＮＭＯＳトランジスタＮ１、ダイオードＤｉ１、Ｄｉ２によって構成されている。また、Ｄ級アンプＤＡＭＰ２は、ＰＭＯＳトランジスタＰ２、ＮＭＯＳトランジスタＮ２、ダイオードＤｉ３、Ｄｉ４によって構成されている。
【００２３】
ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１のゲートは、インバータＩＮＶ１の出力に接続され、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２のゲートは、インバータＩＮＶ２を介してインバータＩＮＶ１の出力に接続されている。ＰＭＯＳトランジスタＰ１のソースはＰＭＯＳトランジスタＰ２のソースに接続され、ドレインはＮＭＯＳトランジスタＮ１のドレインに接続されている。また、ＰＭＯＳトランジスタＰ１のソースにはダイオードＤｉ１のカソード極が接続され、ドレインにはダイオードＤｉ１のアノード極が接続されている。ＮＭＯＳトランジスタＮ１のソースは、ＮＭＯＳトランジスタＮ２のソースに接続されている。また、ＮＭＯＳトランジスタＮ１のソースにはダイオードＤｉ２のアノード極が接続され、ドレインにはダイオードＤｉ２のカソード極が接続されている。ＰＭＯＳトランジスタＰ２のドレインはＮＭＯＳトランジスタＮ２のドレインに接続されている。また、ＰＭＯＳトランジスタＰ２のソースにはダイオードＤｉ３のカソード極が接続され、ドレインにはダイオードＤｉ３のアノード極が接続されている。ＮＭＯＳトランジスタＮ２のソースにはダイオードＤｉ４のアノード極が接続され、ドレインにはダイオードＤｉ４のカソード極が接続されている。
【００２４】
ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１との間のノードには、駆動信号Ａを出力するための信号線ＳＬ１が接続されている。また、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２との間のノードには、駆動信号Ｃを出力するための信号線ＳＬ２が接続されている。
【００２５】
ＰＭＯＳトランジスタＰ１のソースとＰＭＯＳトランジスタＰ２のソースとの間のノードは第１の電源電圧ＶＤＤ１に接続されている。また、ＮＭＯＳトランジスタＮ１のソースとＮＭＯＳトランジスタＮ２との間のノードは第２の電源電圧ＶＤＤ２（接地電位）に接続されている。
【００２６】
音声出力回路３は、フィルターＦＬ１、フィルターＦＬ２、スピーカＳＰを有している。フィルターＦＬ１は、インダクタＬ１とキャパシタＣ１によって構成されている。また、フィルターＦＬ２は、インダクタＬ２とキャパシタＣ２によって構成されている。インダクタＬ１の一端はＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１との間のノードに接続され、他端はキャパシタＣ１の一端に接続されている。キャパシタＣ１の他端は、ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２との間のノードに接続されている。インダクタＬ２の一端はＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２との間のノードに接続され、他端はキャパシタＣ２の一端に接続されている。キャパシタＣ２の他端は、ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２との間のノードに接続されている。また、インダクタＬ１及びインダクタＬ２は共通に接続されている。スピーカＳＰは、インダクタＬ１とインダクタＬ２との間のノードに接続されている。
【００２７】
ピエゾアクチュエータ駆動回路１０ｂは、第２のパルス幅信号変調回路、第３のＤ級アンプ、第４のＤ級アンプ、音声出力回路を有している。第２のパルス幅信号変調回路は、第２のパルス幅変調信号を生成する。第３のＤ級アンプは、第２のパルス幅変調信号を増幅して第３の駆動信号を生成し、前記ピエゾ素子に印加する。第４のＤ級アンプは、反転した第２のパルス幅変調信号を増幅して、前記第３の駆動信号に対して反転した第４の駆動信号を生成し、前記ピエゾ素子に印加する。なお、ピエゾアクチュエータ駆動回路１０ｂの構成については、ピエゾアクチュエータ駆動回路１０ａの構成と同一であるため、詳細な説明を省略する。
【００２８】
図３は、図２に示されたピエゾアクチュエータ駆動回路１０ａにおける各部の波形を示すタイミングチャートである。以下、図２及び図３を参照してピエゾアクチュエータ駆動回路１０ａの動作についてより詳細に説明する。
【００２９】
まず、比較回路１には、基準パルスＲＰ１及び基準電圧ＲＥＦ１が入力される。この入力に基づいて、比較回路１は、パルス幅変調信号ＰＷＭを出力する。このパルス幅変調信号ＰＷＭは、一定の周期を持った矩形波である（図３、パルス幅変調信号ＰＷＭ参照）。
【００３０】
ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１のゲートには、インバータＩＮＶ１を介してパルス幅変調信号ＰＷＭが入力される。パルス幅変調信号ＰＷＭが"Ｈ"レベルである場合（図３、ｔ１参照）、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタには"Ｌ"レベルの信号が入力される。このため、ＰＭＯＳトランジスタＰ１はオン状態となり、ＮＭＯＳトランジスタＮ１はオフ状態となる。この場合、信号線ＳＬ１からは、電源電圧ＶＤＤ１レベルに相当する"Ｈ"レベルの駆動信号Ａが出力される（図３、駆動信号Ａ参照）。
【００３１】
次に、パルス幅変調信号ＰＷＭが"Ｌ"レベルになると（図３、ｔ２参照）、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ２には"Ｈ"レベルの信号が入力される。このため、ＰＭＯＳトランジスタＰ１はオフ状態となり、ＮＭＯＳトランジスタＮ１はオン状態となる。この場合、信号線ＳＬ１からは、電源電圧ＶＤＤ２レベル（接地電位）に相当する"Ｌ"レベルの駆動信号Ａが出力される（図３、駆動信号Ａ参照）。
【００３２】
このように、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１にパルス幅変調信号ＰＷＭを入力することで、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１のオン・オフ状態は交互に切り替わる。このため、信号線ＳＬ１からは、電源電圧ＶＤＤ１を最大振幅値として電源電圧ＶＤＤ２を最小振幅値とした連続的なパルスよりなる駆動信号Ａが出力される。また、インバータＩＮＶ１を設けることで、駆動信号Ａは、パルス幅変調信号ＰＷＭと同位相の信号となる。
【００３３】
一方、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２のゲートには、インバータＩＮＶ１及びインバータＩＮＶ２を介して、パルス幅変調信号ＰＷＭが入力される。すなわち、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２には、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１に入力されるパルス幅変調信号ＰＷＭとは逆位相のパルス幅変調信号ＰＷＭが入力される。
【００３４】
パルス幅変調信号ＰＷＭが"Ｈ"レベルである場合（図３、ｔ１参照）、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２には"Ｈ"レベルの信号が入力される。このため、ＰＭＯＳトランジスタＰ２はオフ状態となり、ＮＭＯＳトランジスタＮ２はオン状態となる。この場合、信号線ＳＬ２からは、電源電圧ＶＤＤ２レベル（接地電位）に相当する"Ｌ"レベルの駆動信号Ｃが出力される（図３、駆動信号Ｃ参照）。次に、パルス幅変調信号ＰＷＭが"Ｌ"レベルになると（図３、ｔ２参照）、ＰＭＯＳトランジスタＰ２はオン状態となり、ＮＭＯＳトランジスタＮ２はオフ状態となる。この場合、信号線ＳＬ２からは、電源電圧ＶＤＤ１レベルに相当する"Ｈ"レベルの駆動信号Ｃが出力される（図３、駆動信号Ｃ参照）。
【００３５】
このように、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２にパルス幅変調信号ＰＷＭを入力することで、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２のオン・オフ状態は交互に切り替わる。このため、信号線ＳＬ２からは、電源電圧ＶＤＤ１を最大振幅値として電源電圧ＶＤＤ２を最小振幅値とした連続的なパルスよりなる駆動信号Ｃが出力される。また、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２には、インバータＩＮＶ２を介して、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ２に入力されるパルス幅変調信号ＰＷＭとは逆位相のパルス幅変調信号が入力される。このため、駆動信号Ｃは、駆動信号Ａに対して１８０度位相が異なっている。
【００３６】
また、第２のピエゾアクチュエータ駆動回路１０ｂは、第１のピエゾアクチュエータ駆動回路１０ａと同一の動作によって、駆動信号Ｂ及び駆動信号Ｄを生成する。駆動信号Ｄは、駆動信号Ｂに対して１８０度位相が異なっている。また、第２のピエゾアクチュエータ駆動回路１０ｂは、第１のピエゾアクチュエータ駆動回路１０ａに入力される基準パルスＲＰ１に対して９０度位相が異なる基準パルスに基づいて駆動信号Ｂ及び駆動信号Ｄを生成する。このため、駆動信号Ｂは駆動信号Ａに対して９０度位相が異なり、駆動信号Ｄは駆動信号Ｃに対して９０度位相が異なっている。すなわち、ピエゾ素子４１の電極Ａ、電極Ｂ、電極Ｃ及び電極Ｄには、この順にそれぞれ互いに位相が９０度異なった駆動信号Ａ、Ｂ、Ｃ、Ｄが印加される（図４（ｂ）（ｃ）参照）。
【００３７】
すると、４分割されたピエゾ素子４１の各部分で異なった振動波が発生する。詳細には、隣接した一組の部分同士が同じ振動波を発生させ、これら一組の部分が回転するように振動波が発生する。ロータ４２がピエゾ素子４１に圧接しているため、ロータ４２の重心がピエゾ素子４１端面の中心周りを回転するように共振する。これによって、ロータ４２には、回転トルクが発生する。そして、ロータ４２は、偏心しながら回転運動を行なう。
【００３８】
以上に示したように、本実施の形態におけるピエゾアクチュエータ駆動回路１０では、パルス幅変調信号ＰＷＭに基づいて、オン・オフ動作を切り替えるＤ級アンプを設ける。このＤ級アンプは、供給電源電圧（ＶＤＤ１、ＶＤＤ２）を高レベルに設定することで、ピエゾ素子に連続的なパルスからなる高レベルの駆動信号を出力することが可能である。すなわち、ピエゾアクチュエータ駆動回路１０は、ピエゾ素子に生じる振動波を高く設定することができる高効率な駆動信号を出力することが可能である。従って、ピエゾアクチュエータ駆動回路では、ピエゾアクチュエータを安定して動作させることが可能である。
【００３９】
また、本実施の形態におけるピエゾアクチュエータ駆動回路１０ａは、パルス幅変調信号ＰＷＭに基づいて駆動信号Ａを出力するＤ級アンプＤＡＭＰ１及び、Ｄ級アンプＤＡＭＰ１に入力されるパルス幅変調信号ＰＷＭとは反転したパルス幅変調信号ＰＷＭに基づいて駆動信号Ｃを出力するＤ級アンプＤＡＭＰ２を設ける。従って、ピエゾアクチュエータ駆動回路１０ａは、駆動信号Ａ及び、駆動信号Ａとは１８０度位相が異なる駆動信号Ｃをピエゾ素子４１に印加することが可能である。
【００４０】
また、ピエゾアクチュエータ駆動回路１０ｂは、駆動信号Ｂ及び駆動信号Ｂとは１８０度位相が異なる駆動信号Ｄをピエゾ素子４１に印加することが可能である。また、ピエゾアクチュエータ駆動回路１０ｂは、ピエゾアクチュエータ駆動回路１０ａに入力される基準パルスＲＰ１に対して９０度位相が異なる基準パルスに基づいて駆動信号Ｂ及び駆動信号Ｄを生成する。このため、ピエゾアクチュエータ駆動回路１０ｂは、駆動信号Ａに対して９０度位相が異なる駆動信号Ｂ及び、駆動信号Ｃに対して９０度位相が異なる駆動信号Ｄをピエゾ素子４１に印加することが可能である。従って、ピエゾアクチュエータ駆動回路１０は、ピエゾ素子４１の電極Ａ、電極Ｂ、電極Ｃ及び電極Ｄに、この順にそれぞれ互いに位相が９０度異なった駆動信号Ａ、Ｂ、Ｃ、Ｄを印加することが可能である。
【００４１】
また、本実施の形態では、比較回路１に、基準パルスＲＰ１及び基準電圧ＶＲＥＦ１を入力することで、パルス幅変調信号ＰＷＭ信号を生成している。ここで、例えば、比較回路１にアナログ音声信号及び鋸波を入力する場合について説明する。この場合、比較回路１は、パルス幅変調信号ＰＷＭを出力する。Ｄ級アンプＤＡＭＰ１及びＤ級アンプＤＡＭＰ２は、パルス幅変調信号ＰＷＭを増幅した信号を出力する。フィルターＦＬ１及びフィルターＦＬ２は、Ｄ級アンプＤＡＭＰ１及びＤ級アンプＤＡＭＰ２からそれぞれ出力される信号をアナログ音声信号に復元する。そして、このアナログ音声信号はスピーカＳＰに供給される。このように、比較回路１にアナログ音声信号及び鋸波が入力されると、音声出力回路３は、スピーカＳＰから音声信号を出力することができる。
【００４２】
換言すると、本実施の形態では、音声出力回路用のＬＳＩ内部に一般的に組み込まれているＤ級アンプを、ピエゾ素子４１を駆動するための駆動信号を生成するために用いている。この音声出力回路用のＬＳＩは、例えば携帯電話などの小型製品に多く搭載されている。このため、本実施の形態では、音声信号を出力するための回路と、ピエゾ素子４１を駆動するための回路を１つの回路として構成することが可能である。この場合、専用のピエゾアクチュエータ駆動回路を新規に開発する必要はないため、専用のピエゾアクチュエータ駆動回路を新規に開発するためのコストを抑制することが可能となる。また、本実施の形態におけるピエゾアクチュエータ駆動回路をＡＦ（Ａｕｔｏ  Ｆｏｃｕｓ）機能に用いる場合には、ＡＦ機構の低コスト化を実現することが可能である。
【００４３】
また、本実施の形態では、ピエゾ素子４１に印加するための駆動信号Ａ〜駆動信号Ｄを生成するために、２つのピエゾアクチュエータ駆動回路１０ａ、１０ｂを設けている。一方、音声信号を駆動するための回路もまた、ステレオ駆動のために２つの回路を設ける必要がある。従って、例えば、ピエゾアクチュエータを携帯電話に搭載する場合、１つの回路として設けられた音声信号を駆動するための回路とピエゾ素子４１を駆動するための回路を、２つ設ける構成を簡単に実現することが可能である。
【００４４】
以上、本発明の実施の形態について詳細に説明したが、本発明の趣旨を逸脱しない限り種々の変形が可能である。
【図面の簡単な説明】
【００４５】
【図１】本実施の形態１に関わるピエゾアクチュエータ駆動回路１０を有するピエゾアクチュエータ装置１００を示す図である。
【図２】本実施の形態１に関わるピエゾアクチュエータ駆動回路１０内部のピエゾアクチュエータ駆動回路１０ａを示す図である。
【図３】本実施の形態１に関わるピエゾアクチュエータ駆動回路１０ａの各部の波形を示すタイミングチャートである。
【図４】電歪公転子４０の構成の一例を示す図である。
【符号の説明】
【００４６】
１００              ピエゾアクチュエータ装置
１０                    ピエゾアクチュエータ駆動回路
１０ａ、１０ｂ          ピエゾアクチュエータ駆動回路
１１                    基準パルス生成回路
１２                    遅延回路
１                      比較回路
３                      音声出力回路
４０                    電歪公転子
４１                    ピエゾ素子
４２                    ロータ
ＤＡＭＰ１、ＤＡＭＰ２  Ｄ級アンプ
ＩＮＶ１、ＩＮＶ２      インバータ
ＳＬ１、ＳＬ２          信号線
Ｐ１、Ｐ２              ＰＭＯＳトランジスタ
Ｎ１、Ｎ２              ＮＭＯＳトランジスタ
Ｄｉ１〜Ｄｉ４          ダイオード
ＦＬ１、ＦＬ２          フィルター
Ｌ１、Ｌ２              コイル
Ｃ１、Ｃ２              コンデンサ
ＳＰ                    スピーカ
ＶＤＤ１                第１の電源電位
ＶＤＤ２                第２の電源電位（接地電位）
【図１】
2009038886.tif 000003
【図２】
2009038886.tif 000004
【図３】
2009038886.tif 000005
【図４】
2009038886.tif 000006