(57)【要約】【課題】高精度で低電圧までの動作が可能な基準電圧発生回路を提供する。【解決手段】デプレッション型第１ＭＯＳ及びエンハンスメント型第２ＭＯＳにより差動回路部が構成され、上記第１と第２ＭＯＳの共通化されたソースと回路の接地電位との間に定電流源が設けられ、それぞれのドレインと動作電圧との間に負荷回路が設けられる。上記差動回路部の出力信号がゲートに供給され、出力電圧を上記第２ＭＯＳのゲートに負帰還させるソースフォロワ形態の第３ＭＯＳのソースと上記接地電位との間に第１抵抗、第２抵抗及びダイオード形態の第４ＭＯＳからなる直列回路が設けられる。上記第１ＭＯＳのゲートは、上記接地電位が供給され、上記直列回路は、上記出力電圧の持つ温度依存性を補償するよう上記第１抵抗と第２抵抗の抵抗比及び上記第４ＭＯＳとの接続構成と、温度補償された定電圧を得る出力点が選ばれる。【選択図】図１
2009265955.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧発生回路を有し、
上記基準電圧発生回路は、
デプレッション型の第１ＭＯＳＦＥＴ及びエンハンスメント型の第２ＭＯＳＦＥＴと、
上記第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴの共通化されたソースと回路の接地電位との間に設けられた定電流源と、
上記第１ＭＯＳＦＥＴのドレイン及び第２ＭＯＳＦＥＴのドレインと動作電圧との間に設けられた負荷回路と、
上記第１又は第２ＭＯＳＦＥＴの出力信号がゲートに供給され、ソースから得られる出力電圧を上記第２ＭＯＳＦＥＴのゲートに負帰還させる第３ＭＯＳＦＥＴと、
上記第３ＭＯＳＦＥＴと上記接地電位との間に設けられ、第１抵抗、第２抵抗及びダイオード形態の第４ＭＯＳＦＥＴからなる直列回路とを有し、
上記第１ＭＯＳＦＥＴのゲートは、上記接地電位が供給され、
上記直列回路は、上記第３ＭＯＳＦＥＴから得られる上記出力電圧の持つ温度依存性を補償するように上記第１抵抗と第２抵抗の抵抗比、上記第４ＭＯＳＦＥＴと第１抵抗及び第２抵抗との相互接位置及び温度補償された定電圧を得る出力点がそれぞれ選ばれる半導体集積回路装置。
【請求項２】
請求項１において、
上記出力電圧の持つ温度依存性が正特性であるときには、上記第４ＭＯＳＦＥＴの接続位置は、出力点に対して接地電位側に挿入され、
上記出力電圧の持つ温度依存性が負特性であるときには、上記第４ＭＯＳＦＥＴの接続位置は、出力点に対して定電圧側に挿入される半導体集積回路装置。
【請求項３】
請求項２において、
上記第１ないし第４ＭＯＳＦＥＴは、Ｎチャネル型とされ、
上記第３及び第４ＭＯＳＦＥＴは、エンハンスメント型ＭＯＳＦＥＴで構成され、
上記負荷回路は、電流ミラー形態にされたＰチャネルＭＯＳＦＥＴで構成され、
上記定電流源は、ゲートとソースが接続されたデプレッション型ＭＯＳＦＥＴで構成される半導体集積回路装置。
【請求項４】
請求項１ないし３のいずれかにおいて、
上記基準電圧発生回路は、上記定電圧を受けて所望の基準電圧を形成する電圧調整回路を更に有し、
上記電圧調整回路は、
上記定電圧を受ける差動増幅回路と、
上記差動増幅回路の出力電圧がゲートに供給され、ソースから基準電圧を出力する出力ＭＯＳＦＥＴと、
上記出力ＭＯＳＦＥＴと上記接地電位との間に設けられ、上記基準電圧が所望の電圧となるよう負帰還信号を形成して上記差動増幅回路に入力する抵抗分圧回路を有する半導体集積回路装置。
【請求項５】
請求項３において、
上記抵抗分圧回路は、所望の基準電圧に対応してトリミングが可能にされる半導体集積回路装置。
【請求項６】
請求項１ないし５のいずれかにおいて、
上記半導体集積回路装置は、リチウムイオン電池監視用のための上限電圧、下限電圧、充電器電圧のいずれかの電圧検出回路又は放電電流、充電電流のいずれかの電流検出回路を更に有し、
上記基準電圧は、上記電圧検出回路又は上記電流検出回路の検出動作の基準として用いられる半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路装置に関し、例えばリチウムイオン電池監視用の基準電圧発生回路を有するものに利用して有効な技術に関するものである。
【背景技術】
【０００２】
デプレッション型ＭＯＳＦＥＴのしきい値電圧とエンハンスメント型ＭＯＳＦＥＴとのしきい値電圧との差電圧を利用して基準電圧を形成する例として、特開昭５６−１０８２５８号公報がある。特開２００５−１０９３６４号公報では、上記基準電圧をオフセット電圧を持つ差動増幅回路に入力し、上記基準電圧の持つ温度依存性を上記オフセット電圧の持つ温度依存性により相殺させるよう改良したものが提案されている。
【特許文献１】特開昭５６−１０８２５８号公報
【特許文献２】特開２００５−１０９３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
リチウム（Ｌｉ）イオン電池等に使用される監視用ＩＣでは、充電電圧等の検出のため高精度で温度変動の少ない基準電圧発生回路が必要である。このような監視用ＩＣに搭載される基準電圧発生回路においては、上記高精度で温度変動が少ないことに加えて、微細化された素子を用いて、プロセスバラツキの影響を受けないで安定した動作が可能であること、電池寿命を長くするために低消費電流であること、様々な用途に向けた電池仕様に対応した複数通りの電圧設定が可能であることが有益である。前記特許文献２の基準電圧発生回路では、素子サイズを微細化した場合等にはそれぞれのプロセスに対応して、その都度回路設計を行うことが必要である。
【０００４】
本願発明者等においては、監視用ＩＣに向けた基準電圧発生回路として図６に示すような基準電圧発生回路を検討した。この回路は、デプレッション型ＭＯＳＦＥＴ（Ｔ１）と、エンハンスメント型ＭＯＳＦＥＴ（Ｔ２）を差動形態にして差動増幅器を構成し、両ＭＯＳＦＥＴ（Ｔ１，Ｔ２）のＶgs（ゲート・ソース間電圧）の温度変化がキャンセルして出力電圧Ｖｏの温度特性を平坦とするためにデプレッション型ＭＯＳＦＥＴ（Ｔ１）とエンハンスメント型ＭＯＳＦＥＴ（Ｔ２）の双方の動作電流を温度特性が最も平坦となる所に設定する設計を行う。そして、基準電圧Ｖｏを所定の電圧にするために、基準電圧回路の負帰還抵抗（Ｒ１，Ｒ２）の比を調整するというものである。
【０００５】
図６の基準電圧発生回路においては、デプレッション型ＭＯＳＦＥＴ（Ｔ１）とエンハンスメント型ＭＯＳＦＥＴ（Ｔ２）に流れる電流を変え、双方のＭＯＳＦＥＴ（Ｔ１，Ｔ２）のＶgs（ゲート・ソース間電圧）に対するドレイン電流の温度変化がちょうど打ち消すように双方のＭＯＳＦＥＴ（Ｔ１，Ｔ２）の大きさや動作電流を設定していた。しかし、微細化プロセスを用いた場合など、半導体の製造プロセスによってはデプレッション型ＭＯＳＦＥＴ（Ｔ１）とエンハンスメント型ＭＯＳＦＥＴ（Ｔ２）のＶgsの温度特性の差が大きく、温度特性を平坦にするためにはその都度、最適な素子定数の設計を行う必要がある。上記温度特性を平坦にするようデプレッション型ＭＯＳＦＥＴ（Ｔ１）とエンハンスメント型ＭＯＳＦＥＴ（Ｔ２）のいずれかの動作電流を極端に小さくするような設計になると、回路の動作が不安定となったり、製造バラツキの影響が増加したりするという問題が生じる。
【０００６】
また、上記温度特性を平坦にするようデプレッション型ＭＯＳＦＥＴ（Ｔ１）とエンハンスメント型ＭＯＳＦＥＴ（Ｔ２）の素子特性をスレシュホールド電圧の制御等で合わせ込むことも可能であるが、同一チップ上に構成される論理回路等に用いるＭＯＳＦＥＴとは異なった素子特性としなければならず、マスク枚数や製造工程が増加し、製造コストが増加する。
【０００７】
この発明の１つの目的は、使い勝手が良く、高精度で低電圧までの動作が可能な基準電圧発生回路を有する半導体集積回路装置を提供することにある。この発明の他の目的は、高精度で温度変動が少なく、低電圧まで安定した動作が可能で、複数通りの電圧設定が容易にできる基準電圧発生回路を有する半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される１つの実施例は、以下の通りである。デプレッション型第１ＭＯＳＦＥＴ（以下、単にＭＯＳという場合がある。）及びエンハンスメント型の第２ＭＯＳＦＥＴにより差動回路部が構成され、上記第１と第２ＭＯＳＦＥＴの共通化されたソースと回路の接地電位との間に定電流源が設けられ、それぞれのドレインと動作電圧との間に負荷回路が設けられて差動増幅回路が構成される。上記差動回路部の出力信号がゲートに供給され、出力電圧を上記第２ＭＯＳＦＥＴのゲートに負帰還させるソースフォロワ形態の第３ＭＯＳＦＥＴのソースと上記接地電位との間に、第１抵抗、第２抵抗及びダイオード形態の第４ＭＯＳＦＥＴからなる直列回路が設けられる。上記第１ＭＯＳＦＥＴのゲートは、上記接地電位が供給され、上記直列回路は、上記出力電圧の持つ温度依存性を補償するよう上記第１抵抗と第２抵抗の抵抗比及び上記第４ＭＯＳＦＥＴとの相互の接続位置と、温度補償された定電圧を得る出力点が選ばれる。
【発明の効果】
【０００９】
上記プロセスバラツキの影響が小さな抵抗Ｒ１、Ｒ２の抵抗比により温度補償を行うことができる。出力点に対する第４ＭＯＳＦＥＴの接続位置を変えることで、使用するＭＯＳＦＥＴに対応して上記出力電圧が正あるいは負の温度依存性のいずれでも温度補償を行うことができる。
【発明を実施するための最良の形態】
【００１０】
図１には、この発明に係る基準電圧発生回路の一実施例の回路図が示されている。同図の各回路素子は、公知のＣＭＯＳ集積回路の製造技術により、単結晶シリコンのような半導体基板上に形成される。この実施例の基準電圧発生回路は、特に制限されないが、温度補償された定電圧発生部と、所望の電圧にされた基準電圧Ｖref を形成する電圧調整部とから構成される。
【００１１】
定電圧発生部は、以下の各素子により構成される。デプレッション型のＭＯＳＦＥＴ（Ｔ１１）とエンハンスメント型のＭＯＳＦＥＴ（Ｔ１２）とで差動増幅部が構成される。上記の２つのＭＯＳＦＥＴ（Ｔ１１，Ｔ１２）のドレインと電源電圧ＶＤＤとの間には、ＰチャネルＭＯＳＦＥＴ（Ｔ１３，Ｔ１４）を用いたカレントミラ―回路が負荷回路として接続される。上記差動増幅部のデプレッション型ＭＯＳＦＥＴ（Ｔ１１）のゲートは接地され、エンハンスメントＭＯＳＦＥＴ（Ｔ１２）のゲートは負帰還の入力端子とされる。上記差動増幅部の出力であるエンハンスメント型ＭＯＳＦＥＴ（Ｔ１２）のドレイン出力は、エンハンスメント型のソースフオロワＭＯＳＦＥＴ（Ｔ１５）のゲート，ソースを介し、負帰還の入力端子である上記エンハンスメント型ＭＯＳＦＥＴ（Ｔ１２）のゲートに入力される。
【００１２】
温度補償を行うために上記ソースフォロワＭＯＳＦＥＴ（Ｔ１５）のソースと回路の接地電位ＶＳＳ（ＧＮＤ）との間に、抵抗（Ｒ１１，Ｒ１２）及びゲートとドレインが接続され、ソースが接地されたエンハンスメント型ＭＯＳＦＥＴ（Ｔ１６）が直列形態に接続される。この実施例では、上記抵抗（Ｒ１１，Ｒ１２）の接続点から温度補償された定電圧Ｖｏを得る。
【００１３】
微細化プロセスなどで回路を構成する場合、マスク枚数の増加や製造工程の増加による製造コストの増加を避けるため、エンハンスメント型ＭＯＳＦＥＴ（Ｔ１２）及びデプレッション型ＭＯＳＦＥＴ（Ｔ１１）は、同一チップ上に構成される論理回路や当該回路以外のアナログ回路などに用いるＭＯＳＦＥＴと同じ特性の素子を用いるが、これらの回路動作の制約からエンハスメント型ＭＯＳＦＥＴ（Ｔ１２）のスレシュホールド電圧は０．３Ｖ〜０．５Ｖ程度であるのに対し、デプレッション型ＭＯＳＦＥＴ（Ｔ１１）のスレシュホールド電圧は−１．０Ｖ程度に素子特性を設定する場合が多い。この場合、エンハンスメント型ＭＯＳＦＥＴ（Ｔ１２）のゲート，ソース間電圧Ｖgsの負の温度変化よりデプレッション型ＭＯＳＦＥＴ（Ｔ１１）の正の温度変化が大きく、差動増幅部の負帰還入力であるＭＯＳＦＥＴ（Ｔ１２）のゲート電圧Ｖg1は、正の温度係数を持つものとなる。
【００１４】
上記電圧Ｖg1は、上記ＭＯＳＦＥＴ（Ｔ１１）のゲート，ソース間電圧（Ｖgs11）と、ＭＯＳＦＥＴ（Ｔ１２）のゲート，ソース間電圧Ｖgs12との和電圧（Ｖgs11＋Ｖgs12) であり、上記両ＭＯＳＦＥＴ（Ｔ１１，Ｔ１２）の温度変化の差分に対応した正の温度係数が残ってしまう。上記直列回路（Ｒ１１，Ｒ１２及びＴ１６）における上記ＭＯＳＦＥＴ（Ｔ１６）持つ負の温度係数を利用し、抵抗（Ｒ１１）と抵抗（Ｒ１２）の抵抗比（Ｒ１１／Ｒ１２）をちょうどよいところに設定すると、上記抵抗（Ｒ１１）と抵抗（Ｒ１２）の接続点から得られる電圧Ｖｏが温度変動をなくすことができる。
【００１５】
上記電圧Ｖｏは、次式（１）のように表すことができる。
Ｖｏ＝Ｖgs16＋（Ｖg1−Ｖgs16）×（Ｒ２／（Ｒ１＋Ｒ２））
＝（Ｒ１／（Ｒ１＋Ｒ２))×Ｖgs16＋（Ｒ２／（Ｒ１＋Ｒ２))×Ｖg1  ……（１）  ここで、Ｖgs16は、ＭＯＳＦＥＴ（Ｔ１６）のゲート，ソース間電圧であり、Ｒ１とＲ２は、抵抗（Ｒ１１，Ｒ１２）の抵抗値である。上記式（１）から電圧Ｖg1が正（＋）の温度係数を持つ場合には、電圧Ｖｏの温度係数をゼロにできるような抵抗Ｒ１とＲ２の比が存在する。
【００１６】
例えば、常温（Ｔ＝２５℃）のときに、Ｖg1＝０．９Ｖで＋０．４ｍＶ／℃の温度係数を持ち、Ｖgs16＝０．５Ｖで、−１ｍＶ／℃の温度係数を持つ場合、温度が常温（２５℃）から１００℃上がったと仮定すると、  Ｖｏ（Ｔ＝１２５℃）＝（Ｒ１／（Ｒ１＋Ｒ２))×０．４＋（Ｒ２／（Ｒ１＋Ｒ２))×０．９４となる。
これが常温から変動しないとすると、
Ｖｏ（Ｔ＝２５℃）＝（Ｒ１／（Ｒ１＋Ｒ２))×０．５＋（Ｒ２／（Ｒ１＋Ｒ２))×０．９＝Ｖｏ（Ｔ＝１２５℃）となる。
これを整理すると、Ｒ１＝０．４Ｒ２となり、温度変動がゼロにするためにはＲ１／Ｒ２＝０．４／１の解が得られるものとなる。
【００１７】
差動増幅部を構成するエンハンスメント型ＭＯＳＦＥＴ（Ｔ１２）とデプレッション型ＭＯＳＦＥＴ（Ｔ１１）のそれぞれの動作電流を、良好な温度特性を得るために極端にバランスを崩す必要がないので、差動増幅部は安定した動作とすることができる。温度特性のバラツキはそれぞれのＭＯＳＦＥＴの温度特性の変動バラツキと抵抗比のバラツキで変動するが、抵抗比のバラツキは小さくすることができるため、前記図６や特許文献１や２の回路に比較して製造バラツキが悪化することがない。
【００１８】
電圧調整部は、差動増幅回路（Ａｍｐ１１）と、特に制限されないが、デプレッション型の出力ＭＯＳＦＥＴ（Ｔ１７）、帰還抵抗（Ｒ１３，Ｒ１４）とで構成される。上記定電圧Ｖｏは、差動増幅回路（Ａｍｐ１１）の正相入力（＋）に供給される。上記出力ＭＯＳＦＥＴ（Ｔ１７）のゲートには、上記差動増幅回路（Ａｍｐ１１）の出力信号が供給される。上記出力ＭＯＳＦＥＴ（Ｔ１７）のソースと回路の接地電位ＶＳＳとの間には、帰還抵抗（Ｒ１３，Ｒ１４）が設けられる。上記抵抗（Ｒ１３）と抵抗Ｒ（１４）の接続点は、上記差動増幅回路（Ａｍｐ１１）の負相入力（＋）に供給される。上記出力ＭＯＳＦＥＴ（Ｔ１７）のソースから基準電圧Ｖref が出力される。
【００１９】
差動増幅回路（Ａｍｐ１１）は、正相入力（＋）に供給される定電圧Ｖｏと、上記抵抗Ｒ１３）と抵抗（Ｒ１４）の接続点からの負帰還電圧とが同じになるような電流を形成しして上記抵抗（Ｒ１３，Ｒ１４）に流すので、次式（１）のような基準電圧Ｖref を形成する。基準電圧Ｖref も抵抗比により決定されるので、プロセスバラツキの影響が小さくて上記定電圧Ｖｏに対応して温度補償されたものとなる。
Ｖref ＝Ｖｏ×（Ｒ１３＋Ｒ１４）／Ｒ１４  ……（１）
【００２０】
上記抵抗（Ｒ１３，Ｒ１４）は、トリミング（調整）可能にされることにより、かかる基準電圧発生回路が搭載された半導体集積回路装置における用途（製品）に応じた基準電圧を得ることができる。つまり、図１の基準電圧発生回路は、同じ回路構成により、上記トリミングにより複数通りの製品に適用することができる。ここで、抵抗素子のトリミングは、例えば、抵抗（Ｒ１３，Ｒ１４）を複数個の単位抵抗素子の直列回路で構成し、各接続ノードを選択するＣＭＯＳスイッチＭＯＳＦＥＴにより上記帰還電圧を選択する。上記ＣＭＯＳスイッチＭＯＳＦＥＴを、例えばヒューズ手段の切断により形成された選択信号で形成する。あるいは、抵抗（Ｒ１３，Ｒ１４）の接続点は固定的に上記差動増幅回路（Ａｍｐ１１）の負相入力（−）に接続させ、抵抗（Ｒ１３，Ｒ１４）のそれぞれが複数のタップを持っており、タップ間をスイッチＭＯＳＦＥＴにより選択的に短絡させることにより、個々の抵抗（Ｒ１３，Ｒ１４）の抵抗値を変化させることによっても実現できる。上記選択信号は、前記同様にヒューズ手段の切断により形成することができる。
【００２１】
この実施例の基準電圧発生回路は、上記のように定電流源Ｉ１１や出力ＭＯＳＦＥＴとしてデプレッション型ＭＯＳＦＥＴを用いることにより、低電圧まで安定して動作させることができる。
【００２２】
上記ヒューズ手段は、電気的に書き込みが可能な不揮発性メモリ素子に置き換えることができる。ヒューズ手段を含んだ不揮発性記憶素子に代えて、半導体集積回路装置の外部端子に直接に複数ビットからなる選択信号を供給し、デコーダ回路で解読して１つの選択信号を形成するものであってもよい。
【００２３】
図２には、この発明が適用された半導体集積回路装置の応用例の一実施例のブロック図示されている。この実施例は、リチウムイオン等の電池パックに適用される。この実施例の半導体集積回路装置は、上記電池パックに搭載される監視ＩＣとされる。監視ＩＣは、付加回路（外付素子）としてパワーＭＯＳＦＥＴＭ１，Ｍ２、抵抗Ｒvcc 、Ｒidt 、コンデンサＣ１，Ｃ２、ヒューズＦＳなどと、電池（リチウムイオン）セルＣＥＬＬとともに電池パックを構成している。上記パワーＭＯＳＦＥＴは、単体の半導体素子からなりスイッチ素子として機能する。電池セルＣＥＬＬの正（＋）極は、ヒューズＦＳを介して電池パックの正極端子（＋）に接続される。電池セルＣＥＬＬの負（−）極は、パワーＭＯＳＦＥＴＭ１のソースと、電池の監視ＩＣの接地端子ＧＮＤに接続される。パワーＭＯＳＦＥＴＭ１のドレインは、パワーＭＯＳＦＥＴのドレインと接続される。パワーＭＯＳＦＥＴＭ２のソースは、電池パックの負極端子（−）に接続される。
【００２４】
上記ＭＯＳＦＥＴＭ１は、ディスチャージ（放電）電流の遮断に用いられ、ゲートには監視ＩＣのディスチャージ制御端子ＤＣＨに接続される。上記ＭＯＳＦＥＴＭ２は、チャージ（充電）電流の遮断に用いられ、ゲートには上記監視ＩＣのチャージ制御端子ＣＨＧに接続される。上記ＭＯＳＦＥＴＭ２のソースは、抵抗Ｒidt を介して上記監視ＩＣの第２接地端子ＩＤＴに接続される。上記電池パックの正極端子（＋）は、抵抗Ｒvcc を介して上記監視ＩＣの電源端子ＶＣＣに接続される。上記監視ＩＣの電源端子ＶＣＣと接地端子ＧＮＤとの間には、電源安定化のためのコンデンサＣ１が接続される。また、監視ＩＣの接地端子ＧＮＤと、電池パックの負極端子（−）との間には、コンデンサＣ２が接続される。
【００２５】
上記電池パックの正極端子（＋）と負極端子（−）は、充電器又は負荷回路が接続される。例えば負荷回路は、ラップトップ型マイクロコンピュータのような電子機器とされる。充電動作においては、充電器が接続されて、電池パックの正極端子（＋）から電池セルＣＥＬＬの正極（＋）に向けて電流が流れ、電池セルＣＥＬＬの負極（−）から負極端子（−）に向けて電流が流れる。この場合、ＭＯＳＦＥＴＭ１は、ボディーダイオードを介して常時電流が流れるので、ＭＯＳＦＥＴＭ２をオフ状態にすることにより充電動作の停止が行われる。放電動作においては、負荷回路が接続されて、電池セルＣＥＬＬの正極（＋）から電池パックの正極端子（＋）に向けて電流が流れ、電池パックの負極端子（−）から電池セルＣＥＬＬの負極（−）に向けて電流が流れる。この場合、ＭＯＳＦＥＴＭ２は、ボディーダイオードを介して常時電流が流れるので、ＭＯＳＦＥＴＭ１をオフ状態にすることにより放電動作の停止が行われる。ＭＯＳＦＥＴＭ１，Ｍ２のゲートとソース間には、保護用ダイオードが設けられる。
【００２６】
ＩＤＴ端子（検出端子）は、過電流電圧検出入力、充電過電流検出入力及びＣＨＧ出力の負極（接地電位）側電源端子であり、放電電流が増加してＩＤＴ端子の入力電圧が過電流検出電圧、又は短絡電流検知電圧を超えると、ＤＣＨ出力がロウレベル（接地側電圧）になり、ＭＯＳＦＥＴＭ１をオフ状態にする。その後、入力電圧が上記過電流検出電圧以下になるとＤＣＨ出力がハイレベル（電源電圧）になり、上記ＭＯＳＦＥＴＭ１がオン状態になって過電流状態から復帰する。
【００２７】
ＤＣＨ端子は、上記のように放電経路遮断用のゲートに供給されるＭＯＳＦＥＴＭ１の制御信号を出力し、電池セルＣＥＬＬの電圧が正常のときにはハイレベル（ＶＣＣ）となり、上記ＭＯＳＦＥＴＭ１をオン状態にし、過放電状態または過電流状態が検出されるとロウレベル（接地電位）になり、上記ＭＯＳＦＥＴＭ１をオフ状態にする。
【００２８】
ＣＨＧ端子は、上記のように充電経路遮断用のゲートに供給されるＭＯＳＦＥＴＭ２の制御信号を出力し、電池セルＣＥＬＬの電圧が正常のときにはハイレベル（ＶＣＣ）となり、上記ＭＯＳＦＥＴＭ２をオン状態にし、過充電状態または過大な充電電圧が検出されるとロウレベル（ＩＤＴ）になり、上記ＭＯＳＦＥＴＭ２をオフ状態にする。
【００２９】
図３は、図２の監視ＩＣの一実施例のブロック図が示されている。この実施例の監視ＩＣは、特に制限されないが、基準電圧発生回路、制御回路、前記ＤＣＨ端子、ＣＨＧ端子に対応した駆動回路、上限電圧検山回路、下限電圧検出回路、発振器、発振器の発振パルスで動作する過充電タイマ、過放電タイマ、過電流タイマ、充電器電圧検出回路、放電電流，充電電流検出回路などから構成される。前記図１に示した基準電圧Ｖref は、上記上限電圧検出回路、下限電圧検出回路、充電器電圧、放電電流、充電電流の各電圧検出回路の検出動作の基準電圧とされる。
【００３０】
図４には、この発明に係る基準電圧発生回路の他の一実施例の回路図が示されている。この実施例は、前記図１の実施例の変形例であり、定電圧Ｖｏの温度補償回路としての直列回路は、ＭＯＳＦＥＴ（Ｍ１６）と抵抗（Ｒ１２）の接続位置が入れ代わってもよい。つまり、抵抗（Ｒ１１）とＭＯＳＦＥＴ（Ｍ１６）のドレインが接続され、そこから定電圧Ｖｏが取り出される。そして、ＭＯＳＦＥＴ（Ｍ１６）のソースと接地電位ＶＳＳとの間に抵抗（Ｒ１２）が設けられる。他の構成は、前記図１と同様であり、温度補償動作や出力電圧の調整についても前記図１と同様である。
【００３１】
図５には、この発明に係る基準電圧発生回路の更に他の一実施例の回路図が示されている。この実施例は、前記図４の実施例の変形例であり、温度補償された定電圧ＶｏがＭＯＳＦＥＴ（Ｍ１６）と抵抗（Ｒ１２）の接続点から得られる。この実施例では、前記説明した場合とは逆に、エンハンスメント型ＭＯＳＦＥＴ（Ｔ１２）のゲート，ソース間電圧Ｖgsの負の温度変化よりデプレッション型ＭＯＳＦＥＴ（Ｔ１１）の正の温度変化が小さく、差動増幅部の負帰還入力であるＭＯＳＦＥＴ（Ｔ１２）のゲート電圧Ｖg1は、負の温度係数を持つものとなる場合に適用される。
【００３２】
この場合、上記電圧Ｖg1は、上記ＭＯＳＦＥＴ（Ｔ１１）のゲート，ソース間電圧（Ｖgs11）と、ＭＯＳＦＥＴ（Ｔ１２）のゲート，ソース間電圧Ｖgs12との和電圧（Ｖgs11＋Ｖgs12) であり、上記両ＭＯＳＦＥＴ（Ｔ１１，Ｔ１２）の温度変化の差分に対応した負の温度係数が残ってしまう。上記直列回路（Ｒ１１，Ｒ１２及びＴ１６）における上記ＭＯＳＦＥＴ（Ｔ１６）持つ負の温度係数を利用し、抵抗（Ｒ１１）と抵抗（Ｒ１２）の抵抗比（Ｒ１１／Ｒ１２）をちょうどよいところに設定すると、上記抵抗（Ｒ１１）と抵抗（Ｒ１２）の接続点から得られる電圧Ｖｏが温度変動を相殺させることができる。他の構成は、前記図１と同様であり、温度補償動作や出力電圧の調整についても前記図１と同様である。
【００３３】
このように本願発明においては、プロセスにより定電圧発生部に設けられる差動増幅部において、図１や図２のように正の温度係数、あるいはそれとは逆の負の温度係数を持つ電圧Ｖg1が形成された場合のいずれにおいても、上記直列回路の素子の接続位置の設定により、温度補償された定電圧Ｖｏを得ることができる。
【００３４】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、電圧調整部を省略して、定電圧Ｖｏを基準電圧Ｖref として出力するものであってもよい。定電圧発生部は、差動増幅部のＭＯＳＦＥＴ（Ｍ１１，Ｍ１２）の負荷回路としてカレントミラ―回路の他に抵抗手段を用いるものであってもよい。抵抗手段としては抵抗素子の他にＭＯＳＦＥＴを抵抗素子して利用するものであってもよい。電圧調整部の差動増幅回路（Ａｍｐ１１）の具体的回路は、上記定電圧発生部における差動ＭＯＳＦＥＴ（Ｍ１１，Ｍ１２）をエンハンスメント型差動ＭＯＳＦＥＴに置き換えたものを用いることができる。
【産業上の利用可能性】
【００３５】
この発明は、前記監視ＩＣのような半導体集積回路装置の他に、温度補償された定電圧や基準電圧を必要とする各種半導体集積回路装置に広く利用でき、これらの半導体集積回路装置としてはプロセスやプロセスバラツキの影響が小さいことからハードウェアＩＰコアとして構成されるものにも有効なものとなる。
【図面の簡単な説明】
【００３６】
【図１】この発明に係る基準電圧発生回路の一実施例の回路図である。
【図２】この発明が適用された半導体集積回路装置の応用例の一実施例のブロック図である。
【図３】図２の監視ＩＣの一実施例のブロック図である。
【図４】この発明に係る基準電圧発生回路の他の一実施例の回路図である。
【図５】この発明に係る基準電圧発生回路の更に他の一実施例の回路図である。
【図６】本願発明者等において検討された基準電圧発生回路の回路図である。
【符号の説明】
【００３７】
Ｔ１，Ｔ２，Ｔ１１〜Ｔ１７…ＭＯＳＦＥＴ、Ｒ１，Ｒ２，Ｒ１１〜Ｒ１４…抵抗、Ａｍｐ１１…差動増幅回路、Ｉ１，Ｉ１１…定電流源、
ＣＥＬＬ…電池セル、ＦＳ…ヒューズ、Ｃ１，Ｃ２…コンデンサ、Ｍ１，Ｍ２…パワーＭＯＳＦＥＴ、
【図１】
2009265955.tif 000003
【図２】
2009265955.tif 000004
【図３】
2009265955.tif 000005
【図４】
2009265955.tif 000006
【図５】
2009265955.tif 000007
【図６】
2009265955.tif 000008