(57)【要約】【課題】ヒゲを除去する。【解決手段】第１入力バッファ１０は、第１端子Ｐ１の電位Ｖ１を第１しきい値電圧Ｖｔｈ１と比較する。第１出力バッファ１８は、第１信号Ｓ１’が、ハイレベルのとき、第２端子Ｐ２の電位Ｖ２を所定の第１電圧ＶＬ１に固定し、ローレベルのとき、出力がハイインピーダンスとなる。第２入力バッファ２６は、第２端子Ｐ２の電位Ｖ２を、第１電圧ＶＬ１より低い第２しきい値電圧Ｖｔｈ２と比較する。第２出力バッファ３４は、第２信号Ｓ２’がローレベルのとき、第１端子Ｐ１の電位Ｖ１を第１しきい値電圧Ｖｔｈ１より低い第２電圧ＶＬ２に設定し、ハイレベルのとき出力がハイインピーダンスとなる。マスク回路４０は、第２信号Ｓ２’がハイレベルの状態を所定の第１期間τ１以上持続すると、第１フィルタ１２の電圧をローレベルに固定し、第１出力バッファ１８の出力をハイインピーダンスに設定する。【選択図】図１
2009171404.tif 000002
【特許請求の範囲】
【請求項１】
Ｉ２Ｃ（Inter IC）バスを介してシリアルデータを伝送する第１、第２回路間に設けられ、前記第１回路から出力される送信信号を受信して前記第２回路に送信し、前記第２回路から出力される送信信号を受信して前記第１回路に送信する双方向バッファであって、
前記第１回路に接続される第１端子と、
前記第２回路に接続される第２端子と、
前記第１端子の電位を第１しきい値電圧と比較し、レベルを判定する第１入力バッファと、
前記第１入力バッファの出力をフィルタリングする第１フィルタと、
前記第１フィルタによりフィルタリングされた第１信号を受け、前記第１信号が、前記第１端子の電位がローレベルであることを示すとき、前記第２端子の電位をローレベルに対応する所定の第１電圧に固定し、ハイレベルであることを示すとき、出力がハイインピーダンスとなる第１出力バッファと、
前記第２端子の電位を、前記第１電圧より低い第２しきい値電圧と比較し、レベルを判定する第２入力バッファと、
前記第２入力バッファの出力をフィルタリングする第２フィルタと、
前記第２フィルタによりフィルタリングされた第２信号を受け、前記第２信号が前記第２端子の電位が前記第２しきい値電圧より高いことを示すレベルであるとき、前記第１端子の電位を、前記第１しきい値電圧より低い第２電圧に設定し、前記第２しきい値電圧より低いレベルであることを示すとき、出力がハイインピーダンスとなる第２出力バッファと、
前記第２フィルタによりフィルタリングされた前記第２信号を受け、当該第２信号が前記第２端子の電位が前記第２しきい値電圧より低いことを示すレベルを所定の第１期間以上持続すると、第１フィルタの電圧を所定レベルに固定して前記第１出力バッファの出力をハイインピーダンスに設定するマスク回路と、
を備えることを特徴とする双方向バッファ。
【請求項２】
前記マスク回路は、
前記第２信号が前記第２端子の電位が前記第２しきい値電圧より低いことを示すレベルを所定の第１期間以上持続すると、ローレベルとなるマスク信号を生成するワンショット回路と、
前記マスク信号と前記第１入力バッファの出力信号の論理積を前記第１フィルタへと出力するＡＮＤゲートと、
を含むことを特徴とする請求項１に記載の双方向バッファ。
【請求項３】
前記第１出力バッファは、
非反転入力端子に前記第２端子の電位が帰還入力され、反転入力端子に前記第１電圧が入力された演算増幅器と、
制御端子に前記演算増幅器の出力電圧が入力され、一端が前記第２端子側に、他端が固定電位側に接続された第２出力トランジスタと、
を含むことを特徴とする請求項１に記載の双方向バッファ。
【請求項４】
ＨＤＭＩ規格に準拠した少なくとも２つの機器を接続するセレクタであって、
ディスプレイデータチャンネルを構成するデータおよびクロックを伝送するＩ２Ｃ（Inter IC）バスの経路に設けられた請求項１から３のいずれかに記載の双方向バッファを備えることを特徴とするセレクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号を双方向に伝搬させる双方向バッファに関する。
【背景技術】
【０００２】
異なる電子回路、あるいは電子機器間で双方向通信を行うために、Ｉ２Ｃ（Inter IC）バスが利用されている。Ｉ２Ｃバスはシリアルデータ線とクロック線を介して、所定のフォーマットのデジタル信号をシリアルデータとして送受信するための規格である。
【０００３】
こうしたＩ２Ｃバスは、テレビ受像器、ＤＶＤ（Digital Versatile Disc）プレイヤ、ＡＶアンプをはじめとするデジタル家電の間で、映像信号や音声信号を高速に伝送するためのＨＤＭＩ（High-Definition Multimedia Interface）にも利用されている。
【特許文献１】特開２００５−０５１５５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
Ｉ２Ｃバスを介してシリアルデータ通信を行う２つの電子回路（第１回路および第２回路という）間に、セレクタなどの別の回路ブロックを挿入する場合、第１回路からのシリアルデータを受け、これを第２回路へと出力するとともに、第２回路からのシリアルデータを受け、これを第１回路へと出力する双方向バッファが必要となる。
【０００５】
いま、双方向バッファの一方の端子（第１端子という）にマスター回路が接続され、他方の端子（第２端子という）にスレーブ回路が入力される場合について考察する。Ｉ２Ｃバスでは、８クロックを単位としてシリアルデータ転送が行われる。スレーブ回路が、マスター回路から８クロック分のシリアルデータを受信すると、スレーブ回路からマスター回路に対してアクノリッジが返される。アクノリッジは、９クロック目のタイミングにおいて、スレーブ信号から出力されるシリアルデータ信号をローレベルに固定することにより実行される。つまりアクノリッジのタイミングにおいて、第２端子の電位はローレベルに固定される。
【０００６】
アクノリッジによって第２端子の電位がローレベルに固定され、その後ハイレベルに遷移するような状況において、第２端子の電位がマスター回路から出力されるシリアルデータ信号のレベルに影響を受けると、ハイレベルに遷移した第２端子の電位が、一旦ローレベルに遷移し、再びハイレベルに戻るという状況が発生する。
【０００７】
通常、こうした急速なレベル遷移は、クロックの周期より短時間で発生するため、データ通信に影響するものではないが、このようなヒゲは除去することが望ましい。
【０００８】
本発明は、係る状況に鑑みてなされたものであり、その目的は、ヒゲを除去可能な双方向バッファの提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、Ｉ２Ｃ（Inter IC）バスを介してシリアルデータを伝送する第１、第２回路間に設けられ、第１回路から出力される送信信号を受信して第２回路に送信し、第２回路から出力される送信信号を受信して第１回路に送信する双方向バッファに関する。双方向バッファは、第１回路に接続される第１端子と、第２回路に接続される第２端子と、第１端子の電位を第１しきい値電圧と比較し、レベルを判定する第１入力バッファと、第１入力バッファの出力をフィルタリングする第１フィルタと、第１フィルタによりフィルタリングされた第１信号を受け、第１信号が、第１端子の電位がローレベルであることを示すとき、第２端子の電位をローレベルに対応する所定の第１電圧に固定し、ハイレベルであることを示すとき、出力がハイインピーダンスとなる第１出力バッファと、第２端子の電位を、第１電圧より低い第２しきい値電圧と比較し、レベルを判定する第２入力バッファと、第２入力バッファの出力をフィルタリングする第２フィルタと、第２フィルタによりフィルタリングされた第２信号を受け、第２信号が第２端子の電位が第２しきい値電圧より高いことを示すレベルであるとき、第１端子の電位を、第１しきい値電圧より低い第２電圧に設定し、第２しきい値電圧より低いレベルであることを示すとき、出力がハイインピーダンスとなる第２出力バッファと、第２フィルタによりフィルタリングされた第２信号を受け、当該第２信号が第２端子の電位が第２しきい値電圧より低いことを示すレベルを所定の第１期間以上持続すると、第１フィルタの電圧を所定レベルに固定して第１出力バッファの出力をハイインピーダンスに設定するマスク回路と、を備える。
【００１０】
アクノリッジが返されると、第２端子の電位が、第１期間より長い間、第２しきい値電圧より低いレベルに固定される。したがって、第２端子の電位を監視することによりアクノリッジを検出することができ、検出したときに第１フィルタの電位を固定することにより、第１回路側の影響が第２端子の電位に及ぶのを防止することができ、ヒゲの発生を抑制できる。
【００１１】
マスク回路は、第２信号が第２端子の電位が第２しきい値電圧より低いことを示すレベルを所定の第１期間以上持続すると、ローレベルとなるマスク信号を生成するワンショット回路と、マスク信号と第１入力バッファの出力信号の論理積を前記第１フィルタへと出力するＡＮＤゲートと、を含む。
【００１２】
第１出力バッファは、非反転入力端子に第２端子の電位が帰還入力され、反転入力端子に第１電圧が入力された演算増幅器と、制御端子に演算増幅器の出力電圧が入力され、一端が第２端子側に、他端が固定電位側に接続された第２出力トランジスタと、を含んでもよい。
【００１３】
本発明の別の形態は、ＨＤＭＩ規格に準拠した少なくとも２つの機器を接続するセレクタに関する。セレクタは、ＨＤＭＩのディスプレイデータチャンネルを構成するデータおよびクロックを伝送するＩ２Ｃ（Inter IC）バスの経路に設けられた上述のいずれかの双方向バッファを備える。
【００１４】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明に係る双方向バッファによれば、第２端子にヒゲが生ずるのを抑制できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１８】
図１は、実施の形態に係る双方向バッファ１００の構成を示す回路図である。双方向バッファ１００は、第１端子Ｐ１および第２端子Ｐ２を備える。第１端子Ｐ１には第１バスＢＵＳ１を介して第１回路２００（終端抵抗ＲＴ１および出力トランジスタＭ１のみが示される）が接続され、第２端子Ｐ２には第２バスＢＵＳ２を介して第２回路２０２（終端抵抗ＲＴ２および出力トランジスタＭ２のみが示される）が接続される。第１回路２００および第２回路２０２は、それぞれ、オープンドレイン形式の出力を有しており、第１バスＢＵＳ１、第２バスＢＵＳ２の電位を変化させて、双方向バッファ１００に対して信号を送信する。あるいは、第１回路２００、第２回路２０２は、双方向バッファ１００から出力された信号を受信する。
【００１９】
Ｉ２Ｃバスの場合、図１の双方向バッファ１００は、データ信号ＳＤＡを送受信する回路と、クロック信号ＳＣＬを送受信する回路がペアで使用される。
【００２０】
双方向バッファ１００は、第１入力バッファ１０、第１フィルタ１２、第１シュミットインバータ１４、第１インバータ１６、第１出力バッファ１８、第２入力バッファ２６、第２フィルタ２８、第２シュミットインバータ３０、第２インバータ３２、第２出力バッファ３４、マスク回路４０および第１保護トランジスタ５０〜第４保護トランジスタ５６を備える。
【００２１】
第１保護トランジスタ５０〜第４保護トランジスタ５６はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であって、ゲートがハイレベル（電源電圧Ｖｄｄ）に固定され、フルオンした状態となっている。第１保護トランジスタ５０、第２保護トランジスタ５２は第１端子Ｐ１側に、第３保護トランジスタ５４、第４保護トランジスタ５６は第２端子Ｐ２側に設けられ、双方向バッファ１００の内部の電源電圧Ｖｄｄ（たとえば３．３Ｖ）よりも、第１回路２００および第２回路２０２の電源電圧Ｖｄｄ（たとえば５Ｖ）の方が高い場合に、双方向バッファ１００内部の素子を保護する機能を有する。第１保護トランジスタ５０〜第４保護トランジスタ５６はいずれもフルオンしているため、以下で説明する双方向バッファ１００の動作に直接的に影響するものではない。
【００２２】
第１入力バッファ１０はシュミットインバータであり、第１端子Ｐ１の電位Ｖ１を第１しきい値電圧Ｖｔｈ１と比較し、レベルを判定する。第１しきい値電圧Ｖｔｈ１は、第１入力バッファ１０の出力レベルに応じて大小２つの値をとる。
【００２３】
第１入力バッファ１０は後述するマスク回路４０を経て、第１フィルタ１２へと出力される。第１フィルタ１２は、第１入力バッファ１０の出力Ｓ１０をフィルタリングする。
【００２４】
第１シュミットインバータ１４は第１フィルタ１２の出力信号（以下、第１信号Ｓ１という）を反転し、第１インバータ１６は第１シュミットインバータ１４の出力Ｓ１１を反転する。
【００２５】
第１出力バッファ１８は、第１シュミットインバータ１４、第１インバータ１６を経て、第１フィルタ１２によりフィルタリングされた第１信号Ｓ１を受ける。第１フィルタ１２の出力Ｓ１と第１インバータ１６の出力Ｓ１’は、同じ論理値を有しているため、以下、第１インバータ１６の出力と第１フィルタ１２の出力を特に区別せずに、単に第１信号（Ｓ１、Ｓ１’）と呼ぶ。
【００２６】
第１信号Ｓ１は、第１端子Ｐ１の電位Ｖ１がローレベルであることを示すとき、ハイレベルとなり、第１端子Ｐ１の電位Ｖ１がハイレベルであることを示すとき、ローレベルとなる。
【００２７】
第１出力バッファ１８は、第３保護トランジスタ５４を介して接続される第２回路２０２側の終端抵抗ＲＴ２を負荷として動作するオープンドレイン形式のバッファである。第１出力バッファ１８は、第１信号Ｓ１’（Ｓ１）がハイレベルとなって、第１端子Ｐ１の電位Ｖ１がローレベルであることを示すとき、第２端子Ｐ２の電位をローレベルに対応する所定の第１電圧ＶＬ１に固定する。反対に、第１出力バッファ１８は、第１信号Ｓ１’（Ｓ１）がローレベルとなって、第１端子Ｐ１の電位Ｖ１がハイレベルであることを示すとき、出力がハイインピーダンスとなる。つまり、第１出力バッファ１８の出力は第２回路２０２側の終端抵抗ＲＴ２によってプルアップされる。
【００２８】
第１出力バッファ１８は、演算増幅器２２、第２出力トランジスタ２４を含む。演算増幅器２２は、非反転入力端子に第２端子Ｐ２の電位Ｖ２が帰還入力され、反転入力端子に第１電圧ＶＬ１が入力される。第２出力トランジスタ２４は、制御端子（ゲート）に演算増幅器２２の出力電圧Ｖ３が入力され、一端（ドレイン）が第３保護トランジスタ５４を介して第２端子Ｐ２側に、他端（ソース）が固定電位（接地端子）側に接続される。演算増幅器２２は、スイッチ２０によってオン、オフが切りかえ可能に構成されている。スイッチ２０は、第１信号Ｓ１がハイレベルのときオンとなり、演算増幅器２２をアクティブ状態にとする。スイッチ２０は第１信号Ｓ１がローレベルのときオフとなり、演算増幅器２２の動作を停止させる。
【００２９】
第１信号Ｓ１がハイレベルとなり、スイッチ２０がオンとなると、帰還がかかるため、第２端子Ｐ２の電位Ｖ２が目標値である第１電圧ＶＬ１に安定化される。
【００３０】
第２入力バッファ２６は、第２端子Ｐ２の電位Ｖ２を、第１電圧ＶＬ１より低い第２しきい値電圧Ｖｔｈ２と比較し、レベルを判定する。第２入力バッファ２６は、その反転入力端子が第４保護トランジスタ５６を介して第２端子Ｐ２に接続され、その非反転入力端子に第２しきい値電圧Ｖｔｈ２が入力されたコンパレータであってもよい。たとえば第１電圧ＶＬ１は０．５Ｖ、第２しきい値電圧Ｖｔｈ２は０．４Ｖである。これらの電圧値は、Ｉ２Ｃバスの規格に基づいて設定される。
【００３１】
第２フィルタ２８は、第２入力バッファ２６の出力Ｓ２０をフィルタリングする。
第２シュミットインバータ３０は、第２フィルタ２８の出力信号（第２信号Ｓ２という）を反転し、第２インバータ３２は第２シュミットインバータ３０の出力Ｓ１１を反転する。
【００３２】
第２出力バッファ３４は、第２シュミットインバータ３０、第２インバータ３２を経て、第２フィルタ２８によりフィルタリングされた第２信号Ｓ２を受ける。第２フィルタ２８の出力Ｓ２と第２インバータ３２の出力Ｓ２’は、同じ論理値を有しているため、以下、第２インバータ３２の出力と第２フィルタ２８の出力を特に区別せずに、単に第２信号（Ｓ２、Ｓ２’）と呼ぶ。
【００３３】
第２出力バッファ３４は、第２信号Ｓ２がローレベルとなって、第２端子Ｐ２の電位Ｖ２がハイレベルであることを示すとき、第１端子Ｐ１の電位Ｖ１を、第１しきい値電圧Ｖｔｈ１より低い第２電圧ＶＬ２に設定する。反対に、第２出力バッファ３４は、第２信号Ｓ２がローレベルとなって、第２端子Ｐ２の電位Ｖ２がハイレベルであることを示すとき、出力がハイインピーダンスとなる。つまり、第２出力バッファ３４の出力は第１回路２００側の終端抵抗ＲＴ１によってプルアップされる。
【００３４】
マスク回路４０は、第２フィルタ２８によりフィルタリングされた第２信号Ｓ２’を受ける。マスク回路４０は、第２信号Ｓ２’が第２端子Ｐ２の電位Ｖ２が第２しきい値電圧Ｖｔｈ２より低いことを示すレベル（つまりハイレベル）を所定の第１期間τ１以上持続すると、第１フィルタ１２の電圧を所定レベル（ローレベル）に固定する。固定する第１フィルタ１２の電圧は、その入力電圧（Ｓ１５）または出力電圧（第１信号Ｓ１）のいずれかでもよいし、両方であってもよい。図１では、第１フィルタ１２の入力電圧（Ｓ１５）が固定される。
【００３５】
マスク回路４０は、ワンショット回路４２、ＡＮＤゲート４４を含む。ワンショット回路４２は、第２信号Ｓ２’が第２端子Ｐ２の電位Ｖ２が第２しきい値電圧Ｖｔｈ２より低いことを示すハイレベルを所定の第１期間τ１以上持続すると、ローレベルとなるマスク信号Ｓｍｓｋを生成する。ワンショット回路４２は、フィルタ４６、ＮＡＮＤゲート４８を含む。フィルタ４６は、第２信号Ｓ２’を遅延させる。第１期間τ１は、フィルタ４６の帯域もしくは遅延時間に応じて調節可能である。ＮＡＮＤゲート４８は、遅延された第２信号Ｓ２’と遅延前の第２信号Ｓ２’の否定論理積を出力する。ＮＡＮＤゲート４８の出力はマスク信号Ｓｍｓｋとして出力される。ＡＮＤゲート４４は、マスク信号Ｓｍｓｋと第１入力バッファ１０の出力信号Ｓ１０の論理積を出力する。ＡＮＤゲート４４の出力は、第１フィルタ１２へと出力される。
【００３６】
図２は、図１の双方向バッファ１００の動作を示すタイムチャートである。上から４つの波形は順に、マスター側からの受信信号Ｒ＿ＳＤＡおよびそれに付随するクロック信号Ｒ＿ＳＣＬ（図１に不図示）、スレーブ側への送信信号Ｔ＿ＳＤＡおよびそれに付随するクロック信号Ｔ＿ＳＣＬ（図１に不図示）を示す。
【００３７】
時刻ｔ０〜ｔ１までの、８つのクロックＲ＿ＳＣＬの期間、送信信号Ｔ＿ＳＤＡは受信信号Ｒ＿ＳＤＡと同一論理値をとり、わずかに遅延された信号となる。つまり、受信信号Ｒ＿ＳＤＡがハイレベルのとき、送信信号Ｔ＿ＳＤＡはハイレベル（５Ｖ）となり、受信信号Ｒ＿ＳＤＡがローレベルのとき、送信信号Ｔ＿ＳＤＡは第１電圧ＶＬ１（＝０．５Ｖ）となる。
【００３８】
時刻ｔ１に８クロック分の送信信号Ｔ＿ＳＤＡが第２回路２０２へと伝送されると、９クロック目のタイミングで第２回路２０２の出力トランジスタＭ２がオンとなり、第２バスＢＵＳ２および第２端子Ｐ２の電位Ｖ２（Ｔ＿ＳＤＡ）が第１電圧ＶＬ１より低いローレベルに固定され、第２回路２０２から第１回路２００に対してアクノリッジが返される。
【００３９】
時刻ｔ２に第２信号Ｓ２’がローレベルからハイレベルに遷移し、第１期間τ１が経過するとマスク信号Ｓｍｓｋがローレベルとなる。マスク信号Ｓｍｓｋがローレベルとなると、第１フィルタ１２の入力レベルＳ１５がローレベルに固定され、続いて第１フィルタ１２の出力である第１信号Ｓ１がローレベルに固定される。第１信号Ｓ１がローレベルとなると、第１出力バッファ１８の出力はハイインピーダンスとなる。
【００４０】
この状態で、時刻ｔ４にアクノリッジが完了すると、第２回路２０２側の出力トランジスタＭ２がオフとなる。つまり、第２バスＢＵＳ２および第２端子Ｐ２は第２回路２０２側の終端抵抗ＲＴ２によってプルアップされるから、電位Ｖ２はハイレベルとなる。時刻ｔ５に受信信号Ｒ＿ＳＤＡがハイレベルに遷移するが、このレベル遷移はマスク信号Ｓｍｓｋによってマスクされる。
【００４１】
その結果、アクノリッジのタイミングの直前、あるいは直後に、受信信号Ｒ＿ＳＤＡが遷移しても、送信信号Ｔ＿ＳＤＡ（第２端子Ｐ２の電位Ｖ２）のレベルは変動せず、ヒゲの発生を防止することができる。その後、マスク期間Ｔｍｓｋが終了すると、次のデータの送受信が開始される。
【００４２】
図３は、図１の双方向バッファ１００を利用したＨＤＭＩセレクタ３００の構成を示すブロック図である。ＨＤＭＩセレクタ３００は、ＨＤＭＩ規格に準拠した電子機器（あるいは電子回路）に接続され、入出力のパスを切りかえる。ＨＤＭＩセレクタ３００は、３対１のマルチプレクサとして機能し、入力側に接続された３つの機器のいずれかと、出力側に接続されたひとつの機器の間でＨＤＭＩ規格に準拠した映像・音声信号を伝送する。
【００４３】
ＨＤＭＩ規格では、映像信号Ｓ、ホットプラグディテクションＨＰＤ、ディスプレイデータチャネルＤＤＣが一組となって一つのチャンネル（ケーブル）を構成する。したがって、入力側に３つのチャンネル（Ｓｉｎ１〜Ｓｉｎ３）、出力側に１つのチャンネル（Ｓｏｕｔ）設けられる。映像信号Ｓは差動信号であり、色ごとの輝度信号Ｒ、Ｇ、ＢおよびクロックＣＫを含む。入力側には各信号Ｓｉｎ１〜Ｓｉｎ３ごとに設けられたイコライザＥＱ１〜ＥＱ３が設けられる。イコライザＥＱ１〜ＥＱ３は、差動信号の周波数成分のうち特定の周波数成分、たとえば高周波成分を強調して、なまった波形を整形する。
【００４４】
３：１マルチプレクサＭＵＸは、イコライザＥＱ１〜ＥＱ３のうち、いずれかひとつを選択してＴＭＤＳドライバへと出力する。ＴＭＤＳドライバは、マルチプレクサＭＵＸによって選択されたチャンネルを信号Ｓｏｕｔとして出力する。図３において、イコライザＥＱ１〜ＥＱ３およびＴＭＤＳドライバはそれぞれ、輝度信号Ｒ、Ｇ、ＢおよびクロックＣＫごとに設けられる。
【００４５】
ロジックコントローラ３０２は、外部からの選択信号ＳＥＬに応じて、マルチプレクサＭＵＸの接続先を切りかえる。また、ロジックコントローラ３０２には、入力側の機器のホットプラグディテクションＨＰＤ１〜ＨＰＤ３および出力側の機器のホットプラグディテクションＨＰＤ＿ＳＩＮＫが入力される。
【００４６】
ディスプレイデータチャンネルＤＤＣ１〜ＤＤＣ３にはそれぞれ、入力側の機器に関する情報が含まれ、ディスプレイデータチャンネルＤＤＣ＿ＳＩＮＫには、出力側の機器に関する情報が含まれる。入力側の選択された機器と、出力側の機器のディスプレイデータチャンネルがロジックコントローラ３０２によって接続される。入力側の機器と出力側の機器は、ディスプレイデータチャンネルを介して双方向通信を行う。ディスプレイデータチャンネルにはＩ２Ｃバスが利用される。図３では、ディスプレイデータチャンネルＤＤＣ１がディスプレイデータチャンネルＤＤＣ＿ＳＩＮＫと接続された状態を示す。
【００４７】
各ディスプレイデータチャンネルＤＤＣ１〜ＤＤＣ３およびＤＤＣ＿ＳＩＮＫは、クロックＳＣＬおよびデータＳＤＡを含む。各ディスプレイデータチャンネル上には、ラインバッファが設けられる。たとえば、クロック信号ＳＣＬに着目すれば、入力側の機器のバッファＢＵＦ１と出力側の機器のバッファＢＵＦ３がペアとなり、図１の双方向バッファ１００を形成する。あるいは、データ信号ＳＤＡに着目すれば、入力側の機器のバッファＢＵＦ２と出力側の機器のバッファＢＵＦ４がペアとなり、図１の双方向バッファ１００を形成する。ディスプレイデータチャンネルＤＤＣ２、ＤＤＣ３がＤＤＣ＿ＳＩＮＫと接続される場合も同様である。
【００４８】
このように、図１の双方向バッファ１００は、図３に示すＨＤＭＩセレクタに好適に使用することができる。ただし実施の形態に係る双方向バッファ１００の用途はこれに限定されるものではなく、Ｉ２Ｃバスを介してデータ伝送を行う任意の回路や機器の間に設けることができる
【００４９】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００５０】
【図１】実施の形態に係る双方向バッファの構成を示す回路図である。
【図２】図１の双方向バッファの動作を示すタイムチャートである。
【図３】図１の双方向バッファを利用したＨＤＭＩセレクタの構成を示すブロック図である。
【符号の説明】
【００５１】
１００…双方向バッファ、Ｐ１…第１端子、Ｐ２…第２端子、１０…第１入力バッファ、１２…第１フィルタ、１４…第１シュミットインバータ、１６…第１インバータ、１８…第１出力バッファ、２０…スイッチ、２２…演算増幅器、２４…第２出力トランジスタ、２６…第２入力バッファ、２８…第２フィルタ、３０…第２シュミットインバータ、３２…第２インバータ、３４…第２出力バッファ、４０…マスク回路、４２…ワンショット回路、４４…ＡＮＤゲート、４６…フィルタ、４８…ＮＡＮＤゲート、５０…第１保護トランジスタ、５２…第２保護トランジスタ、５４…第３保護トランジスタ、５６…第４保護トランジスタ、２００…第１回路、２０２…第２回路、Ｖｔｈ１…第１しきい値電圧、Ｖｔｈ２…第２しきい値電圧、Ｓ１…第１信号、Ｓ２…第２信号。  
【図１】
2009171404.tif 000003
【図２】
2009171404.tif 000004
【図３】
2009171404.tif 000005