(57)【要約】【課題】  無電解めっきを利用してゲート電極構造を形成する場合において、ゲート電極幅の変動が小さく、且つ、駆動能力の高い薄膜トランジスタを形成可能とする。【解決手段】  パターニングされた金属拡散防止層２１及び金属シード層２２をマスクとして、半導体層４に不純物を高濃度に注入する工程と、金属シード層２２の上面の一部が露出するような開口部３３をレジスト３２に形成する工程と、レジスト３２の開口部３３の底面に露出した金属シード層２２上に無電解めっきにより金属（Ｃｕ）めっき層２３を形成する工程と、レジスト３２を除去した後、金属めっき層２３をマスクとして金属拡散防止層２１及び金属シード層２２をパターニングし、金属拡散防止層２１、金属シード層２２及び金属めっき層２３の３層からなるゲート電極６を形成する工程と、ゲート電極６をマスクとして、半導体層４に不純物を低濃度に注入する工程とを有する。【選択図】  図１
2009021278.tif 000002
【特許請求の範囲】
【請求項１】
半導体層を覆うゲート絶縁層上に金属拡散防止層を形成する工程と、
前記金属拡散防止層上に金属シード層を形成する工程と、
前記金属拡散防止層及び前記金属シード層をパターニングする工程と、
パターニングされた前記金属拡散防止層及び前記金属シード層をマスクとして、前記半導体層に不純物を高濃度に注入する工程と、
前記ゲート絶縁層、前記金属拡散防止層及び前記金属シード層を覆ってレジストを成膜した後、前記レジストを露光することにより、前記金属シード層の上面の一部が露出するような開口部を前記レジストに形成する工程と、
前記レジストの開口部の底面に露出した前記金属シード層上に無電解めっきにより金属めっき層を形成する工程と、
前記レジストを除去した後、前記金属めっき層をマスクとして前記金属拡散防止層及び前記金属シード層をパターニングし、前記金属拡散防止層、前記金属シード層及び前記金属めっき層の３層からなるゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体層に不純物を低濃度に注入する工程とを有することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記金属シード層の上面の一部が露出するような開口部を前記レジストに形成する工程において、前記レジストとしてネガ型のレジストを用いるとともに、前記金属拡散防止層及び前記金属シード層をマスクとして裏面側から露光を行うことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
半導体層を覆うゲート絶縁層上に金属拡散防止層を形成する工程と、
前記金属拡散防止層上に金属シード層を形成する工程と、
前記金属シード層上にレジストを成膜した後、前記レジストを露光することにより、前記金属シード層の上面の一部が露出するような開口部を前記レジストに形成する工程と、
前記レジストの開口部の底面に露出した前記金属シード層上に無電解めっきにより金属めっき層を形成する工程と、
前記レジストを除去した後、前記金属めっき層をマスクとして前記半導体層に不純物を高濃度に注入する工程と、
ウェットエッチングにより、前記金属シード層の前記金属めっき層に覆われない部分を除去するとともに、前記金属めっき層の一部を除去する工程と、
ウェットエッチングされた前記金属めっき層及び前記金属シード層をマスクとして、前記金属拡散防止層をドライエッチングにより除去し、前記金属拡散防止層、前記金属シード層及び前記金属めっき層の３層からなるゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体層に不純物を低濃度に注入する工程とを有することを特徴とする薄膜トランジスタの製造方法。
【請求項４】
半導体層を覆うゲート絶縁層上に金属拡散防止層を形成する工程と、
前記金属拡散防止層上に金属シード層を形成する工程と、
前記金属拡散防止層及び前記金属シード層をパターニングする工程と、
前記ゲート絶縁層、前記金属拡散防止層及び前記金属シード層を覆ってレジストを成膜した後、前記レジストをハーフトーンマスクを用いて露光することにより、前記金属シード層の上面の一部が露出し、且つ、開口端側より底面側の開口幅が狭い開口部を前記レジストに形成する工程と、
前記レジストの開口部の底面に露出した前記金属シード層上に無電解めっきにより金属めっき層を形成し、前記金属拡散防止層、前記金属シード層及び前記金属めっき層の３層からなるゲート電極を形成する工程と、
前記レジストを除去した後、前記ゲート電極をマスクとして、前記半導体層に不純物を注入する工程とを有することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無電解めっきによりゲート電極を形成する薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置、特にモバイル製品用途の液晶表示装置において額縁部の縮小が求められている。液晶表示装置の額縁部の縮小には額縁部に形成する周辺回路の配線微細化が有効であることから、従来のプロセス技術ではウェットエッチングからドライエッチングに移行し、エッチング変換差を小さくすることで微細化を実現している。しかしながら、配線微細化が進むにつれて配線抵抗が増大することから、配線材料として一般的なＡｌよりも低抵抗な配線材料の使用が望まれる。また、配線幅は微細になる一方で配線膜厚の増大が進むことから、膜厚が厚くなる分ドライエッチングでもエッチング変換差は次第に大きくなり狭額縁化に歯止めが掛かっていた。そこで、変換差の生じないめっき法及び低抵抗材料であるＣｕの配線及びゲート電極への採用が提案されている。
【０００３】
ところで、Ｃｕのエッチングによる微細加工は困難であるため、ＬＳＩ、ＵＬＳＩに代表される半導体の分野においては、いわゆるダマシン法によりＣｕを加工している。ダマシン法においては、先ず、単結晶シリコン基板上の絶縁層に配線溝を形成し、スパッタ法等により配線溝を埋め込むようにして溝内部及び絶縁層上に全面にわたってＣｕ層を形成する。その後、ＣＭＰ(Chemical Mechanical Polishing)等の研磨法により、Ｃｕ層を埋め込まれた溝部分の上部端面まで除去することにより、絶縁層に埋め込まれたＣｕ配線を形成する。
【０００４】
しかしながら、液晶表示装置等の表示装置用ＴＦＴの基板として用いられるガラス基板においては単結晶シリコン基板とは異なり厚みムラやうねり等が存在しているため、ＣＭＰ法等の研磨には適さない。また、近年、液晶パネル用ガラス基板の大型化が著しいが、これに伴い基板表面のうねりも大きくなる傾向にある。したがって、表示装置の分野においてＣｕ加工にＣＭＰを利用したダマシン法を適用することは難しい。
【０００５】
そこで、ダマシン法によらない配線加工技術が提案されている（例えば特許文献１等参照）。以下、ダマシン法を用いることなくゲート電極を形成し、ＬＤＤ（lightly doped drain）構造のＴＦＴを製造する方法について、図７を参照しながら説明する。
【０００６】
先ず、図７（ａ）に示すように、ガラス基板等の絶縁基板１０１上に多結晶シリコンからなる半導体層１０２、半導体層１０２を覆うゲート絶縁層１０３を形成し、ゲート絶縁層１０３上にＣｕ拡散防止層１０４及びＣｕシード層１０５を選択的に形成する。次に、無電解めっきを行うことにより、Ｃｕシード層１０５からＣｕを析出させ、Ｃｕ拡散防止層１０４の端部より張り出している構造のＣｕめっき層１０６を形成する。ゲート電極１０７は、Ｃｕ拡散防止層１０４、Ｃｕシード層１０５及びＣｕめっき層１０６の３層からなる（図７（ｂ））。次に、ゲート電極１０７をマスクとして、イオンドーピング法により不純物を半導体層１０４に注入する。半導体層１０４のＣｕめっき層１０６の端部より外側に位置する部分には不純物が高濃度に注入されてソース領域１０８及びドレイン領域１０９が形成される。一方、半導体層１０４のＣｕめっき層１０６の端部がＣｕ拡散防止層１０４の端部より張り出している箇所の真下に位置する部分においては不純物が低濃度で注入され、チャネル領域１１０とソース領域１０８及びドレイン領域１０９との間にＬＤＤ領域１１１が形成される（図７（ｃ））。
【０００７】
また、めっきを利用する方法として、下記に示す方法も可能である。すなわち、先ず、絶縁基板１０１上に多結晶シリコンからなる半導体層１０２、半導体層１０２を覆うゲート絶縁層１０３、ゲート絶縁層１０３を覆うＣｕ拡散防止層１０４を形成し、Ｃｕ拡散防止層１０４上にＣｕシード層１０５を選択的に形成する。次に、Ｃｕシード層１０５をマスクとして、イオンドーピング法により不純物を半導体層１０２に低濃度で注入する（図８（ａ））。次に、Ｃｕシード層１０５の端部の外側にＣｕ拡散防止層１０４が露出するようにＣｕ拡散防止層１０４をパターニングし、ゲート電極１０７に対応する形状の開口部１１３を有するレジスト１１２を形成した後、無電解めっきを行う。これにより、レジスト１１２の開口部１１３内部を埋め込むようにＣｕが析出し、レジスト１１２の開口部１１３の底面に露出したＣｕシード層１０５上にＣｕめっき層１０６が形成される（図８（ｂ））。レジスト１１２を除去した後、イオンドーピング法により不純物を半導体層１０２に高濃度に注入する。この結果、Ｃｕめっき層１０６の外側にソース領域１０８及びドレイン領域１０９が形成され、ソース領域１０８及びドレイン領域１０９とチャネル領域１１０との間にＬＤＤ領域１１１が形成される（図８（ｃ））。
【特許文献１】特開２００４−１３４７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図７を参照して説明したような、パターニングされたＣｕシード層１０５からＣｕめっき層１０６を等方的に成長させる方法では、薬液濃度分布等の変動によってＣｕめっき層１０６の幅（ゲート電極１０７の幅）が変動しやすく、その結果、ＴＦＴ特性のばらつきが大きくなるという問題がある。また、図８を参照して説明した方法によると、レジスト１１２の開口部１１３の内側にＣｕめっき層１０６を形成することから、図７で説明した方法に比較してＣｕめっき層１０６の幅（ゲート電極１０７の幅）の変動は抑えられる。しかしながら、ゲート電極１０７の端部の直下にＬＤＤ領域１１１が位置するため、交流信号が入力されるとこの重なり部分が容量成分となり、駆動能力を低下させる。
【０００９】
本発明はこのような従来の実情に鑑みて提案されたものであり、無電解めっきを利用してゲート電極構造を形成する場合において、ゲート電極幅の変動が小さく、且つ、駆動能力の高い薄膜トランジスタを形成することが可能な薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前述の目的を達成するために、本発明に係る薄膜トランジスタの製造方法は、半導体層を覆うゲート絶縁層上に金属拡散防止層を形成する工程と、前記金属拡散防止層上に金属シード層を形成する工程と、前記金属拡散防止層及び前記金属シード層をパターニングする工程と、パターニングされた前記金属拡散防止層及び前記金属シード層をマスクとして、前記半導体層に不純物を高濃度に注入する工程と、前記ゲート絶縁層、前記金属拡散防止層及び前記金属シード層を覆ってレジストを成膜した後、前記レジストを露光することにより、前記金属シード層の上面の一部が露出するような開口部を前記レジストに形成する工程と、前記レジストの開口部の底面に露出した前記金属シード層上に無電解めっきにより金属めっき層を形成する工程と、前記レジストを除去した後、前記金属めっき層をマスクとして前記金属シード層をウェットエッチングにより除去し、次に前記金属拡散防止層をドライエッチングにより除去して、前記金属拡散防止層、前記金属シード層及び前記金属めっき層の３層からなるゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体層に不純物を低濃度に注入する工程とを有することを特徴とする。
【００１１】
以上のような製造方法によれば、レジストの開口部の内側に金属めっき層を形成するので、金属めっき層の端部の横方向への成長が開口部の側壁により制限される。その結果、ゲート電極幅の変動が抑えられ、特性のばらつきの小さい薄膜トランジスタが得られる。また、以上の製造方法によれば、ゲート電極と重ならない位置にＬＤＤ領域が形成されるため、ＬＤＤ構造に起因する駆動能力の低下がない。さらに、レジストの開口部の開口幅と金属シード層の幅との差を利用してＬＤＤ領域を形成するため、ＬＤＤ領域の長さを任意に制御できる。
【００１２】
本発明に係る薄膜トランジスタの製造方法は、半導体層を覆うゲート絶縁層上に金属拡散防止層を形成する工程と、前記金属拡散防止層上に金属シード層を形成する工程と、前記金属シード層上にレジストを成膜した後、前記レジストを露光することにより、前記金属シード層の上面の一部が露出するような開口部を前記レジストに形成する工程と、前記レジストの開口部の底面に露出した前記金属シード層上に無電解めっきにより金属めっき層を形成する工程と、前記レジストを除去した後、前記金属めっき層をマスクとして前記半導体層に不純物を高濃度に注入する工程と、ウェットエッチングにより、前記金属めっき層をマスクとして前記金属シード層を除去するとともに、前記金属めっき層の表面の一部を除去する工程と、ウェットエッチングされた前記金属めっき層及び前記金属シード層をマスクとして、前記金属拡散防止層をドライエッチングにより除去し、前記金属拡散防止層、前記金属シード層及び前記金属めっき層の３層からなるゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体層に不純物を低濃度に注入する工程とを有することを特徴とする。
【００１３】
以上のような製造方法によれば、レジストの開口部の内側に金属めっき層を形成するので、金属めっき層の端部の横方向への成長が開口部の側壁により制限される。その結果、ゲート電極幅の変動が抑えられ、特性のばらつきの小さい薄膜トランジスタが得られる。また、以上の製造方法によれば、ゲート電極と重ならない位置にＬＤＤ領域が形成されるため、ＬＤＤ構造に起因する駆動能力の低下がない。さらに、１回のフォトリソグラフィ工程でＬＤＤ構造を自己整合的に形成することができる。
【００１４】
本発明に係る薄膜トランジスタの製造方法は、半導体層を覆うゲート絶縁層上に金属拡散防止層を形成する工程と、前記金属拡散防止層上に金属シード層を形成する工程と、前記金属拡散防止層及び前記金属シード層をパターニングする工程と、前記ゲート絶縁層、前記金属拡散防止層及び前記金属シード層を覆ってレジストを成膜した後、前記レジストをハーフトーンマスクを用いて露光することにより、前記金属シード層の上面の一部が露出し、且つ、開口幅が表面側より底面側で狭くされた開口部を前記レジストに形成する工程と、前記レジストの開口部の底面に露出した前記金属シード層上に無電解めっきにより金属めっき層を形成し、前記金属拡散防止層、前記金属シード層及び前記金属めっき層の３層からなるゲート電極を形成する工程と、前記レジストを除去した後、前記ゲート電極をマスクとして、前記半導体層に不純物を注入する工程とを有することを特徴とする。
【００１５】
以上のような製造方法によれば、レジストの開口部の内側に金属めっき層を形成するので、金属めっき層の端部の横方向への成長が開口部の側壁により制限される。その結果、ゲート電極幅の変動が抑えられ、特性のばらつきの小さい薄膜トランジスタが得られる。また、ゲート電極の電界の影響の弱い位置にＬＤＤ領域が形成されるため、ＬＤＤ構造に起因する駆動能力の低下は小さいものとなる。さらに、ハーフトーンマスクを用いて形成した、上面側の端部が金属シード層の端部よりも外側に張り出した形状を有する金属めっき層をマスクとして不純物を注入すると、半導体層の金属めっき層の張り出した部分の直下に位置する部分における不純物濃度は低くなり、ＬＤＤ領域が形成される。すなわち、ＬＤＤ構造が１回の不純物注入処理で形成される。
【発明の効果】
【００１６】
本発明に係る薄膜トランジスタの製造方法によれば、金属拡散防止層、金属シード層及び金属めっき層の３層からなるゲート電極の幅を制御良く形成することができ、薄膜トランジスタの特性のばらつきを抑えることができる。また、ゲート電極と重ならない或いはゲート電極の電界の影響の弱い位置にＬＤＤ領域を形成するので、電流駆動能力の高い薄膜トランジスタを製造することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を適用した薄膜トランジスタの製造方法について、図面を参照しながら説明する。
【００１８】
＜第１の実施形態＞
図１に、第１の実施形態の製造方法により形成される薄膜トランジスタ（ＴＦＴ）を有する薄膜トランジスタ基板１を示す。この薄膜トランジスタ基板１は、例えば液晶表示装置等の表示装置に用いられるものであり、絶縁基板２の一主面上に複数のＴＦＴ３が形成されている。
【００１９】
ＴＦＴ３は、多結晶シリコンからなる島状の半導体層４と、半導体層４を覆うゲート絶縁層５とを備える。ゲート絶縁層５上の半導体層４と重なる位置には、ゲート電極６が形成される。半導体層４のゲート電極６の両側は、ｎ＋領域である高濃度不純物領域としてのソース領域７及びドレイン領域８とされる。半導体層４のゲート電極６の直下に位置するチャネル領域９と、ソース領域７及びドレイン領域８との間には、ｎ−領域である低濃度不純物領域としてのＬＤＤ領域１０が形成される。ゲート絶縁層５及びゲート電極６上には層間絶縁層１１が重ねられ、層間絶縁層１１に設けられたコンタクトホール１２を介して半導体層４のソース領域７とソース電極１３とが電気的に接続される。また、層間絶縁層１１に設けられたコンタクトホール１２を介して、半導体層４のドレイン領域８と電気的に接続されるドレイン電極１４が形成される。
【００２０】
ゲート電極６は、Ｃｕ拡散防止層２１と、Ｃｕ拡散防止層２１上に設けられたＣｕシード層２２と、Ｃｕシード層２２上に設けられたＣｕめっき層２３とからなる３層構造を有している。
【００２１】
以下、前述の構造の薄膜トランジスタの製造方法の一例について、図２を参照しながら説明する。
【００２２】
先ず、透明なガラス基板等の絶縁基板２上に、多結晶シリコンからなる島状の半導体層４を形成する。半導体層４は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。次に、半導体層４を覆うように、ゲート絶縁層５としてのＳｉＯ２層をＰＥ−ＣＶＤ法により成膜する。ゲート絶縁層５上に、Ｃｕ拡散防止層２１としてＴａＮ層をスパッタ法により成膜する。Ｃｕ拡散防止層２１としては、ＴａＮ層の他、Ｔａ層、ＴｉＮ層、ＴａＳｉＮ層、ＷＳｉＮ層等が使用可能である。Ｃｕ拡散防止層２１上に、例えば無電解めっきによりＣｕシード層２２を成膜する。本実施形態では、Ｃｕ拡散防止層２１の膜厚を５０ｎｍ程度、Ｃｕシード層２２の膜厚を５０ｎｍ程度に形成する。Ｃｕシード層２２の成膜後、Ｃｕ拡散防止層２１及びＣｕシード層２２のパターニング用のレジスト３１をフォトリソグラフィにより形成する（図２（ａ））。
【００２３】
次に、レジスト３１をマスクとしてＣｕ拡散防止層２１及びＣｕシード層２２をパターニングする。具体的には、先ず、レジスト３１をマスクとしたウェットエッチングによりＣｕシード層２２を除去し、次に、レジスト３１及びＣｕシード層２２をマスクとしたドライエッチングによりＣｕ拡散防止層２１を除去する。パターニングされたＣｕ拡散防止層２１及びＣｕシード層２２をマスクとして、不純物を半導体層４に高濃度に注入する。本実施形態では、ＰＨ３をドーピングガスに用いてイオンドーピング法によりリンを半導体層４に注入する（ドーズ量１．５Ｅ１５／ｃｍ２、加速電圧５０ＫｅＶ）。半導体層４の不純物が注入された領域は、高濃度不純物領域としてのソース領域７及びドレイン領域８となる（図２（ｂ））。
【００２４】
ソース領域７及びドレイン領域８の形成後、Ｃｕ拡散防止層２１及びＣｕシード層２２のパターニング用のレジスト３１を除去し、次に、Ｃｕめっき層２３を形成するためのレジスト３２として、ネガ型レジストをゲート絶縁層５、Ｃｕ拡散防止層２１及びＣｕシード層２２を覆って全面に成膜する。成膜されたレジスト３２に対しＣｕ拡散防止層２１及びＣｕシード層２２をマスクとして絶縁基板２のレジスト３２の形成面とは反対側の面から露光し、未露光部分のレジスト３２を除去する。前記露光はオーバー露光とする。この裏面露光の結果、底面にＣｕシード層２２の上面が露出するような開口部３３が自己整合的に形成される。その後、無電解めっきによりＣｕシード層２２上にＣｕを析出させる。この結果、レジスト３２の開口部３３を埋め込むように、Ｃｕシード層２２上にＣｕめっき層２３が形成される（図２（ｃ））。
【００２５】
前述のようにレジスト３２としてネガ型レジストを用い、裏面露光によって自己整合的に開口部３３を形成する場合、オーバー露光を行うことによって生じるＣｕシード層２２の表面側への露光光の回り込みを利用して、レジスト３２の開口部３３の端部をＣｕシード層２２の端部より内側へ入り込ませる。Ｃｕシード層２２の端部からのレジスト３２の開口部３３までの距離Ａ、すなわちＬＤＤ領域１０の長さは、オーバー露光の設定により制御できる。なお、レジスト３２の開口部３３は、ネガ型レジストと裏面露光とを組み合わせることにより自己整合的に形成する場合に限らず、レジスト３２としてポジ型レジストを用いるとともに、開口部３３に対応する領域に開口を有するマスクを用いて露光を行い、露光部分のレジスト３２を除去することにより形成することも可能である。ただし、ネガ型レジストと裏面露光とを組み合わせて自己整合的に開口部３３を形成する場合、露光光の回り込みを利用してＬＤＤ領域１０の長さが決定されるので、マスク位置合わせによりＬＤＤ領域の長さを調節する場合に比較して、ＬＤＤ領域１０の長さをより短くすることができる。
【００２６】
レジスト３２の開口部３３をＣｕめっき層２３で埋め込んだ後、レジスト３２を除去する（図２（ｄ））。次に、Ｃｕめっき層２３をマスクとして、Ｃｕ拡散防止層２１及びＣｕシード層２２をパターニングする。これにより、Ｃｕ拡散防止層２１、Ｃｕシード層２２、及びＣｕめっき層２３の３層からなるゲート電極６が得られる。具体的には、先ず、Ｃｕめっき層２３をマスクとしたウェットエッチングによりＣｕシード層２２を除去し、さらに、Ｃｕめっき層２３及びＣｕシード層２２をマスクとしたドライエッチングによってＣｕ拡散防止層２１を除去する。
【００２７】
Ｃｕ拡散防止層２１及びＣｕシード層２２のパターニング後、ゲート電極６をマスクとして、不純物を半導体層４に低濃度に注入する。本実施形態では、ＰＨ３をドーピングガスに用いてイオンドーピング法によりリンを半導体層４に注入する（ドーズ量３Ｅ１３／ｃｍ２、加速電圧５０ＫｅＶ）。ゲート電極６の直下の不純物が注入されない領域であるチャネル領域９とソース領域７及びドレイン領域８との間に、低濃度不純物領域としてのＬＤＤ領域１０が形成される（図２（ｅ））。
【００２８】
その後、通常の方法によって層間絶縁層１１、コンタクトホール１２、ソース電極１３及びドレイン電極１４を形成することにより、図１に示す構造のＴＦＴ３が形成される。
【００２９】
以上説明した第１の実施形態の製造方法によれば、レジスト３２の開口部３３の内側を埋め込むようにＣｕめっき層２３を形成することによってＣｕめっき層２３の横方向の成長が開口部３３の側壁によって制限されるので、Ｃｕめっき層２３を含むゲート電極６の幅の制御性が向上し、ＴＦＴ３の特性のばらつきを抑えることができる。また、ゲート電極６と重ならない位置にＬＤＤ領域１０が形成されるため、駆動能力の低下を抑えることもできる。さらに、レジスト３２の開口部３３の寸法とＣｕシード層２２の寸法との差を利用することにより、ＬＤＤ領域１０の長さを高精度に制御できる。
【００３０】
＜第２の実施形態＞
以下、第２の実施形態について図３及び図４を参照しながら説明する。これ以降、第１の実施形態において説明した部材と同じ機能を有する部材には同じ符号を付し、詳細な説明を省略する。
【００３１】
図３に、第２の実施形態の製造方法により形成される薄膜トランジスタ（ＴＦＴ）３を有する薄膜トランジスタ基板１を示す。このＴＦＴ３は、多結晶シリコンからなる島状の半導体層４と、半導体層４を覆うゲート絶縁層５とを備える。ゲート絶縁層５上の半導体層４と重なる位置には、ゲート電極６が形成される。半導体層４のゲート電極６の両側は、ｎ＋領域である高濃度不純物領域としてのソース領域７及びドレイン領域８とされる。半導体層４のゲート電極６の直下に位置するチャネル領域９と、ソース領域７及びドレイン領域８との間には、ｎ−領域である低濃度不純物領域としてのＬＤＤ領域１０が形成される。ゲート絶縁層５及びゲート電極６上には層間絶縁層１１が重ねられ、層間絶縁層１１に設けられたコンタクトホール１２を介して半導体層４のソース領域７とソース電極１３とが電気的に接続される。また、層間絶縁層１１に設けられたコンタクトホール１２を介して、半導体層４のドレイン領域８と電気的に接続されるドレイン電極１４が形成される。
【００３２】
ゲート電極６は、Ｃｕ拡散防止層２１と、Ｃｕ拡散防止層２１上に設けられたＣｕシード層２２と、Ｃｕシード層２２上に設けられたＣｕめっき層２３とからなる３層構造を有している。
【００３３】
また、本実施形態において、ゲート電極６を構成するＣｕ拡散防止層２１及びＣｕシード層２２の膜厚は薄く形成されている。例えばＣｕ拡散防止層２１の膜厚は２０ｎｍ、Ｃｕシード層２２の膜厚は１５ｎｍとされる。
【００３４】
以下、前述の構造の薄膜トランジスタの製造方法の一例について、図４を参照しながら説明する。
【００３５】
先ず、透明なガラス基板等の絶縁基板２上に、半導体層４、ゲート絶縁層５としてのＳｉＯ２層、Ｃｕ拡散防止層２１及びＣｕシード層２２を成膜する。ここまでの方法は第１の実施形態とほぼ同様であるが、本実施形態では次の不純物注入工程を考慮して、Ｃｕ拡散防止層２１及びＣｕシード層２２の膜厚を薄く形成する（例えば２０ｎｍ／１５ｎｍ）。Ｃｕ拡散防止層２１の膜厚は１０ｎｍ〜２５ｎｍ、Ｃｕシード層２２の膜厚は５ｎｍ〜２０ｎｍに設定することが好ましい。Ｃｕシード層２２の成膜後、Ｃｕシード層２２の全面にレジスト３２を成膜し、マスクを用いて露光し、レジスト３２に開口部３３を形成する。その後、無電解めっきによりＣｕシード層２２上にＣｕを析出させる。この結果、レジスト３２の開口部３３を埋め込むように、Ｃｕシード層２２上にＣｕめっき層２３が形成される（図４（ａ））。
【００３６】
次に、Ｃｕめっき層２３形成用のレジスト３２を除去し、Ｃｕめっき層２３をマスクとして、不純物を半導体層４に高濃度に注入する（図４（ｂ））。このとき、ゲート絶縁層５の他、Ｃｕ拡散防止層２１及びＣｕシード層２２を介しての半導体層４への不純物注入を達成するため、イオン注入の加速電圧を高い条件に設定する。本実施形態では、ＰＨ３をドーピングガスに用いてイオンドーピング法によりリンを半導体層４に注入する際、加速電圧を８０ｋｅＶ〜１５０ｋｅＶに設定する。
【００３７】
不純物注入後、ウェットエッチングを行う。ウェットエッチングにより、Ｃｕシード層２２のＣｕめっき層２３に覆われない部分が除去される。ここで、Ｃｕシード層２２及びＣｕめっき層２３は同じ金属材料であるＣｕからなるため、前記ウェットエッチングによってＣｕめっき層２３のエッチングも同時に進行し、図２（ｃ）に示すようにＣｕめっき層２３の一部が除去される。Ｃｕめっき層２３の端部におけるエッチング量Ｂを制御することにより、ＬＤＤ領域１０の長さを制御できる。
【００３８】
ウェットエッチング後、Ｃｕシード層２２及びＣｕめっき層２３をマスクとしてＣｕ拡散防止層２１をドライエッチングにより除去する。これにより、Ｃｕ拡散防止層２１、Ｃｕシード層２２、及びＣｕめっき層２３の３層からなるゲート電極６が得られる。次に、ゲート電極６をマスクとして、不純物を半導体層４に低濃度に注入する。本実施形態では、ＰＨ３をドーピングガスに用いてイオンドーピング法によりリンを半導体層４に注入する（ドーズ量３Ｅ１３／ｃｍ２、加速電圧５０ＫｅＶ）。ゲート電極６の直下の不純物が注入されない領域であるチャネル領域９とソース領域７及びドレイン領域８との間に、低濃度不純物領域としてのＬＤＤ領域１０が形成される（図４（ｄ））。
【００３９】
その後、通常の方法によって層間絶縁層１１、コンタクトホール１２、ソース電極１３及びドレイン電極１４を形成することにより、図３に示す構造のＴＦＴ３が形成される。
【００４０】
以上説明した第２の実施形態の製造方法によれば、レジスト３２の開口部３３の内側を埋め込むようにＣｕめっき層２３を形成することによってＣｕめっき層２３の横方向の成長が開口部３３の側壁によって制限されるので、Ｃｕめっき層２３を含むゲート電極６の幅の制御性が向上し、ＴＦＴ３の特性のばらつきを抑えることができる。また、ゲート電極６と重ならない位置にＬＤＤ領域１０が形成されるため、駆動能力の低下を抑えることもできる。さらに、ＬＤＤ領域１０の長さをＣｕめっき層２３のウェットエッチング条件によって任意に制御することができる。
【００４１】
＜第３の実施形態＞
以下、第３の実施形態について図５及び図６を参照しながら説明する。
図５に、第３の実施形態の製造方法により形成される薄膜トランジスタ（ＴＦＴ）３を有する薄膜トランジスタ基板１を示す。このＴＦＴ３は、多結晶シリコンからなる島状の半導体層４と、半導体層４を覆うゲート絶縁層５とを備える。ゲート絶縁層５上の半導体層４と重なる位置には、ゲート電極６が形成される。半導体層４のゲート電極６の両側は、ｎ＋領域である高濃度不純物領域としてのソース領域７及びドレイン領域８とされる。半導体層４のゲート電極６の直下に位置するチャネル領域９と、ソース領域７及びドレイン領域８との間には、ｎ−領域である低濃度不純物領域としてのＬＤＤ領域１０が形成される。ゲート絶縁層５及びゲート電極６上には層間絶縁層１１が重ねられ、層間絶縁層１１に設けられたコンタクトホール１２を介して半導体層４のソース領域７とソース電極１３とが電気的に接続される。また、層間絶縁層１１に設けられたコンタクトホール１２を介して、半導体層４のドレイン領域８と電気的に接続されるドレイン電極１４が形成される。
【００４２】
ゲート電極６は、Ｃｕ拡散防止層２１と、Ｃｕ拡散防止層２１上に設けられたＣｕシード層２２と、Ｃｕシード層２２上に設けられたＣｕめっき層２３とからなる３層構造を有している。本実施形態において、ゲート電極６を構成するＣｕめっき層２３の幅は厚み方向で異なっており、上面側の幅が絶縁基板２側の幅より広くされる。すなわち、Ｃｕめっき層２３は、その上面側の端部が絶縁基板２側の端部よりも外側に張り出したようなオーバーハング形状を呈している。
【００４３】
以下、前述の構造の薄膜トランジスタの製造方法の一例について、図６を参照しながら説明する。
【００４４】
先ず、透明なガラス基板等の絶縁基板２上に、半導体層４、ゲート絶縁層５としてのＳｉＯ２層、Ｃｕ拡散防止層２１及びＣｕシード層２２を成膜する。Ｃｕシード層２２の成膜後、Ｃｕ拡散防止層２１及びＣｕシード層２２のパターニング用のレジスト３１をフォトリソグラフィにより形成する（図６（ａ））。
【００４５】
次に、レジスト３１をマスクとしてＣｕ拡散防止層２１及びＣｕシード層２２をパターニングする。具体的には、先ず、レジスト３１をマスクとしたウェットエッチングによりＣｕシード層２２を除去し、次に、レジスト３１及びＣｕシード層２２をマスクとしたドライエッチングによりＣｕ拡散防止層２１を除去する（図６（ｂ））。この工程まで第１の実施形態と同様である。
【００４６】
Ｃｕ拡散防止層２１及びＣｕシード層２２のパターニング後、Ｃｕ拡散防止層２１及びＣｕシード層２２のパターニング用のレジスト３１を除去し、次に、Ｃｕめっき層２３を形成するためのレジスト３２として、ポジ型レジストをゲート絶縁層５、Ｃｕ拡散防止層２１及びＣｕシード層２２を覆って全面に成膜する。成膜されたレジスト３２に対し、ハーフトーンマスク３４を用いて露光を行い、未露光部分のレジスト３２と低露光部分のレジスト３２の一部とを除去する。この結果、Ｃｕシード層２２の上面の一部が露出するように開口部３３が形成される。得られる開口部３３の開口幅は、深さ方向で異なっており、具体的には底面側で狭く且つ開口端側で広くされている。すなわち、レジスト３２の膜厚は、低露光部分とされたゲート電極６の端部に重なる部分がその外側の未露光部分に比較して薄くされる。
【００４７】
レジスト３２に開口部３３を形成した後、無電解めっきによりＣｕシード層２２上にＣｕを析出させる。この結果、Ｃｕシード層２２上にオーバーハング形状を呈するＣｕめっき層２３が形成される（図６（ｃ））。
【００４８】
レジスト３２の開口部３３をＣｕめっき層２３で埋め込んだ後、Ｃｕめっき層２３形成用のレジスト３２を除去する。これにより、Ｃｕ拡散防止層２１、Ｃｕシード層２２及びＣｕめっき層２３の３層からなるゲート電極６が得られる（図６（ｄ））。
【００４９】
次に、ゲート電極６をマスクとして、不純物を半導体層４に高濃度に注入する（ドーズ量１．５Ｅ１５／ｃｍ２、加速電圧５０ＫｅＶ）。このとき、Ｃｕめっき層２３がオーバーハング形状を呈するため、半導体層４のＣｕめっき層２３が張り出している箇所の真下に位置する部分においては、その外側に比較して不純物が低濃度で注入される。その結果、高濃度不純物領域としてのソース領域７及びドレイン領域８と、低濃度不純物領域としてのＬＤＤ領域１０とが同時に形成される（図６（ｅ））。
【００５０】
その後、通常の方法によって層間絶縁層１１、コンタクトホール１２、ソース電極１３及びドレイン電極１４を形成することにより、図５に示す構造のＴＦＴ３が形成される。
【００５１】
以上説明した第３の実施形態の製造方法によれば、レジスト３２の開口部３３の内側を埋め込むようにＣｕめっき層２３を形成することによってＣｕめっき層２３の横方向の成長が開口部３３の側壁により制限されるので、Ｃｕめっき層２３を含むゲート電極６の幅の制御性が向上し、ＴＦＴ３の特性のばらつきを抑えることができる。また、ゲート電極６の電界の影響の弱い位置にＬＤＤ領域１０が形成されるため、駆動能力の低下を抑えることもできる。さらに、本実施形態によれば、１回の不純物注入処理でＬＤＤ構造を形成することができる。
【００５２】
なお、前述の第１の実施形態〜第３の実施形態においては、金属シード層及び金属めっき層の材料としてＣｕを用いる場合を例に挙げて説明したが、本発明はこれに限定されることなく、例えばＣｕ合金等の他の金属を用いることも可能である。
【図面の簡単な説明】
【００５３】
【図１】第１の実施形態を適用して製造されるＴＦＴの概略断面図である。
【図２】（ａ）〜（ｅ）は、第１の実施形態の製造方法の一例を説明するための断面図である。
【図３】第２の実施形態を適用して製造されるＴＦＴの概略断面図である。
【図４】（ａ）〜（ｄ）は、第２の実施形態の製造方法の一例を説明するための断面図である。
【図５】第３の実施形態を適用して製造されるＴＦＴの概略断面図である。
【図６】（ａ）〜（ｅ）は、第３の実施形態の製造方法の一例を説明するための断面図である。
【図７】（ａ）〜（ｃ）は、従来の製造方法の一例を説明するための断面図である。
【図８】（ａ）〜（ｃ）は、従来の製造方法の他の例を説明するための断面図である。
【符号の説明】
【００５４】
１  ＴＦＴ基板、２  絶縁基板、３  ＴＦＴ、４  半導体層、５  ゲート絶縁層、６  ゲート電極、７  ソース領域、８  ドレイン領域、９  チャネル領域、１０  ＬＤＤ領域、１１  層間絶縁層、１２  コンタクトホール、１３  ソース電極、１４  ドレイン電極
２１  Ｃｕ拡散防止層、２２  Ｃｕシード層、２３  Ｃｕめっき層、３１  Ｃｕ拡散防止層及びＣｕシード層パターニング用レジスト、３２  Ｃｕめっき層形成用レジスト、３３  開口部、３４  ハーフトーンマスク
【図１】
2009021278.tif 000003
【図２】
2009021278.tif 000004
【図３】
2009021278.tif 000005
【図４】
2009021278.tif 000006
【図５】
2009021278.tif 000007
【図６】
2009021278.tif 000008
【図７】
2009021278.tif 000009
【図８】
2009021278.tif 000010