(57)【要約】【課題】ＣＰＵの負荷を軽減しつつ記憶手段の使用効率の悪化を改善することが可能な信号記憶装置を提供することを目的とする。【解決手段】外部から入力されたアナログ信号をＡ／Ｄ変換器がデジタル信号に変換し、ＣＰＵ（Central Processing Unit）が前記デジタル信号あるいは当該デジタル信号に所定の処理を施したデジタル信号を記憶手段に記憶させる信号記憶装置が、アナログ信号の周波数に応じたサンプリング周波数のサンプリングパルスを生成して前記Ａ／Ｄ変換器に供給するサンプリングパルス生成手段を具備する。【選択図】図３
2009077076.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力されたアナログ信号をＡ／Ｄ変換器がデジタル信号に変換し、ＣＰＵ（Central Processing Unit）が前記デジタル信号あるいは当該デジタル信号に所定の処理を施したデジタル信号を記憶手段に記憶させる信号記憶装置であって、
アナログ信号の周波数に応じたサンプリング周波数のサンプリングパルスを生成して前記Ａ／Ｄ変換器に供給するサンプリングパルス生成手段を具備することを特徴とする信号記憶装置。
【請求項２】
前記サンプリングパルス生成手段は、
アナログ信号を微分する微分回路と、
該微分回路の出力信号を整流する整流回路と、
該整流回路の出力電圧が高い程、高い周波数のサンプリングパルスを生成するパルス発生回路とからなることを特徴とする請求項１記載の信号記憶装置。
【請求項３】
外部から入力されたアナログ信号をＡ／Ｄ変換器がデジタル信号に変換し、ＣＰＵ（Central Processing Unit）が前記デジタル信号あるいは当該デジタル信号に所定の処理を施したデジタル信号を記憶手段に記憶させる信号記憶装置であって、
前記アナログ信号の周波数の高／低を検出する周波数検出手段を備え、
前記ＣＰＵは、前記周波数検出手段の検出結果に応じてデジタル信号を間引いて前記記憶手段に記憶させることを特徴とする信号記憶装置。
【請求項４】
前記周波数検出手段は、
アナログ信号から高周波成分を取り出すハイパスフィルタと、
該ハイパスフィルタの出力信号を整流する整流回路と、
該整流回路の出力信号が所定のしきい値よりも大きい場合にハイ電圧を出力するコンパレータとからなることを特徴とする請求項３記載の信号記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換して記憶する信号記憶装置に関する。
【背景技術】
【０００２】
外部から入力されたアナログ信号をＡ／Ｄ変換器でデジタル信号に変換し、このデジタル信号あるいは当該デジタル信号に所定の処理を施したデジタル信号をメモリに記憶させるメモリユニットがある。このようなメモリユニットは、例えば計測信号（アナログ信号）をデジタル信号（計測データ）として記憶するデータレコーダとして利用される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記従来技術は、アナログ信号の周波数の高低にかかわらずサンプリングレートが一定である、すなわち、周波数の低いアナログ信号も周波数の高いアナログ信号と同じサンプリングレートでデジタル信号に変換するため、このようなデジタル信号に基づいて生成されたデジタルデータは、アナログ信号の低周波数成分に相当する変化率の低いデータ、つまり変化率が低いためにあまり重要でないデータを多く含むこととなる。したがって、上記重要でないデータを記憶する従来のメモリユニットは、デジタルデータを記憶するメモリの使用効率が悪い。
【０００４】
このようなメモリの使用効率の悪化を改善する技術として、アナログ信号の周波数の高／低に応じてサンプリングレート（サンプリング周波数）を可変する技術が存在するが、この技術は、プログラムに基づいて動作するＣＰＵがアナログ信号の周波数の変化を常時監視し、かつ、周波数の変化に応じてサンプリングレートを可変設定するので、ＣＰＵの負荷が大きいという問題点がある。
【０００５】
本発明は、上述した事情を鑑みたものであり、ＣＰＵの負荷を軽減しつつ記憶手段の使用効率の悪化を改善することが可能な信号記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明では、第１の解決手段として、外部から入力されたアナログ信号をＡ／Ｄ変換器がデジタル信号に変換し、ＣＰＵ（Central Processing Unit）が前記デジタル信号あるいは当該デジタル信号に所定の処理を施したデジタル信号を記憶手段に記憶させる信号記憶装置であって、アナログ信号の周波数に応じたサンプリング周波数のサンプリングパルスを生成してＡ／Ｄ変換器に供給するサンプリングパルス生成手段を具備する、という手段を採用する。
また、第２の解決手段として、上記第１の解決手段において、サンプリングパルス生成手段は、アナログ信号を微分する微分回路と、該微分回路の出力信号を整流する整流回路と、該整流回路の出力電圧が高い程、高い周波数のサンプリングパルスを生成するパルス発生回路とからなる、という手段を採用する。
また、第３の解決手段として、外部から入力されたアナログ信号をＡ／Ｄ変換器がデジタル信号に変換し、ＣＰＵ（Central Processing Unit）がデジタル信号あるいは当該デジタル信号に所定の処理を施したデジタル信号を記憶手段に記憶させる信号記憶装置であって、アナログ信号の周波数の高／低を検出する周波数検出手段を備え、ＣＰＵは、周波数検出手段の検出結果に応じてデジタル信号を間引いて記憶手段に記憶させる、という手段を採用する。
また、第４の解決手段として、周波数検出手段は、アナログ信号から高周波成分を取り出すハイパスフィルタと、該ハイパスフィルタの出力信号を整流する整流回路と、該整流回路の出力信号が所定のしきい値よりも大きい場合にハイ電圧を出力するコンパレータとからなる、という手段を採用する。
【発明の効果】
【０００７】
本発明によれば、サンプリングパルス生成手段を具備するので、あるいは周波数検出手段を備えるので、ＣＰＵの負荷を軽減しつつ記憶手段の使用効率の悪化を改善することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明の実施形態について説明する。
〔第１実施形態〕
図１は、本発明の第１実施形態に係るメモリユニットＡの構成を示すブロック図である。メモリユニットＡは、外部の信号源から供給されるアナログ信号ｎ１を記憶するものであり、ハイパスフィルタ１、全波整流回路２、コンパレータ３、Ａ／Ｄ変換器４、ＣＰＵ（Central Processing Unit）５及びメモリ６（記憶手段）から構成されている。
なお、ハイパスフィルタ１、全波整流回路２及びコンパレータ３は、本実施形態における周波数検出手段を構成する。
【０００９】
ハイパスフィルタ１は、信号源から供給されるアナログ信号ｎ１の低周波数成分を除去し、高周波数成分ｎ２を取り出すフィルタ回路であり、この高周波数成分ｎ２を全波整流回路２に出力する。全波整流回路２は、上記高周波数成分ｎ２（交流信号）を全波整流することにより直流信号ｎ３に変換してコンパレータ３に出力する。コンパレータ３は、上記アナログ信号ｎ１の高周波数成分ｎ２を全波整流して得られた直流信号ｎ３を所定のしきい値と比較し、その比較結果をハイ電圧あるいはロー電圧として示す周波数検出信号ｄ１をＣＰＵ５に出力する。
【００１０】
一方、Ａ／Ｄ変換器４は、内部で発生する所定周波数（サンプリング周波数）のサンプリングパルスに基づいてアナログ信号ｎ１をデジタル信号ｄ２に変換してＣＰＵ５に出力する。ＣＰＵ５は、コンパレータ３から入力される周波数検出信号ｄ１に応じてデジタル信号ｄ２を間引いてメモリ６に記憶させる。すなわち、ＣＰＵ５は、周波数検出信号ｄ１がロー電圧の場合は、デジタル信号ｄ２に間引き処理を施してメモリ６に記憶させる一方、周波数検出信号ｄ１がハイ電圧の場合には、デジタル信号ｄ２に間引き処理を施すことなくメモリ６に記憶させる。
【００１１】
なお、ＣＰＵ５は、アナログ信号ｎ１の内容によっては、上記デジタル信号ｄ２に所定の処理を施し、処理後のデジタル信号をメモリ６に記憶させる。メモリ６は、例えばフラッシュメモリ等の書き換え可能メモリであり、ＣＰＵ５による制御の下に上記デジタル信号ｄ２を記憶する。
【００１２】
次に、このように構成されたメモリユニットＡの動作について、図２を参照して詳しく説明する。図２は、メモリユニットＡの動作における信号の波形を示す模式図である。
【００１３】
まず、信号源がアナログ信号ｎ１を出力すると、メモリユニットＡのＡ／Ｄ変換器４は、入力されたアナログ信号ｎ１を一定のサンプリングレートに基づいて、デジタル信号ｄ２に変換し、このデジタル信号ｄ２をＣＰＵ５に出力する。
【００１４】
そして一方、ハイパスフィルタ１は、信号源から入力されたアナログ信号ｎ１から低周波数成分を除去し、高周波数成分のみを取り出した高周波数成分ｎ２を生成し、この高周波数成分ｎ２を全波整流回路２に出力する。
図２の（ａ）は、信号源が出力するアナログ信号ｎ１の波形を示し、図２の（ｂ）は、ハイパスフィルタ１が出力する高周波数成分ｎ２の波形を示す。
【００１５】
全波整流回路２は、ハイパスフィルタ１から入力された高周波数成分ｎ２（交流信号）を全波整流することにより、直流信号ｎ３に変換し、この直流信号ｎ３をコンパレータ３に出力する。
図２の（ｃ）は、全波整流回路２が出力する直流信号ｎ３の波形を示す。
【００１６】
コンパレータ３は、全波整流回路２から入力された直流信号ｎ３と所定のしきい値とを比較し、比較結果に基づいて周波数検出信号ｄ１を生成し、この周波数検出信号ｄ１をＣＰＵ５に出力する。
なお、この周波数検出信号ｄ１は、直流信号ｎ３の電圧が所定のしきい値より大きい場合には、ハイ電圧となり、直流信号ｎ３の電圧が所定のしきい値より小さい場合には、ロー電圧となるデジタル信号である。
図２の（ｄ）が、コンパレータ３がＣＰＵ５に出力する周波数検出信号ｄ１を示す。
【００１７】
ＣＰＵ５は、コンパレータ３から入力される周波数検出信号ｄ１に基づいて、デジタル信号ｄ２をメモリ６に記憶させる。その際、ＣＰＵ５は、周波数検出信号ｄ１がロー電圧に対応するデジタル信号ｄ２から一定間隔で一部データが間引く。
【００１８】
すなわち、周波数検出信号ｄ１のロー電圧の部分はアナログ信号ｎ１の低周波数成分に対応する為、周波数検出信号ｄ１のロー電圧部分に対応するデジタル信号ｄ２の一部データを間引くことにより、アナログ信号ｎ１の低周波数成分を低いサンプリングレートによってサンプリングすることと同様の効果を得ることが出来る。
【００１９】
しかし、図２の点線で示すように、アナログ信号ｎ１の周波数が高くなるタイミングに対して、コンパレータ３が出力する周波数検出信号ｄ１がハイ電圧になるタイミングには遅れがある、すなわち、周波数検出信号ｄ１とデジタル信号ｄ２には時間軸上に位相のずれがある為、ＣＰＵ５は以下処理によってデジタル信号ｄ２から一部データを間引く。
【００２０】
ＣＰＵ５は、Ａ／Ｄ変換器４によってアナログ信号ｎ１から生成されたデジタル信号ｄ２を内部に保有するバッファメモリに記憶する。
そして、ＣＰＵ５は、適当なタイミングでバッファメモリに記憶したデジタル信号ｄ２をメモリに出力するが、この際に、周波数検出信号ｄ１に基づいて、周波数検出信号ｄ１のロー電圧に対応するデジタル信号ｄ２から一定間隔で一部データを間引く処理を施し、また電圧がハイ電圧に対応する部分はそのままメモリに出力する。
【００２１】
ＣＰＵ５は、周波数検出信号ｄ１に基づいて、ハイ電圧とロー電圧の切り替えが発生する毎に切り替え情報（デジタル信号ｄ２に元々含まれない情報）をデジタル信号ｄ２に挿入する。そして、メモリ６は、ＣＰＵ５から入力されたデジタル信号ｄ２を記憶する。
【００２２】
〔第２実施形態〕
図３は。本発明の第２実施形態に係るメモリユニットＢの構成を示すブロック図である。メモリユニットＢは、外部の信号源から供給されるアナログ信号ｎ１を記憶するものであり、微分回路１１、全波整流回路１２、ＶＯＣ（Voltage Controlled Oscillator）１３、Ａ／Ｄ変換器１４、ＣＰＵ（Central Processing Unit）１５及びメモリ１６（記憶手段）から構成されている。
なお、微分回路１１、全波整流回路１２及びＶＣＯ１３は、本実施形態におけるサンプリングパルス生成手段を構成する。
【００２３】
微分回路１１は、アナログ信号ｎ１１を微分処理することによりアナログ信号ｎ１１において変化率の大きな部位を示す微分信号ｎ１２を全波整流回路１２に出力する。全波整流回路１２は、上記微分信号ｎ１２（交流信号）を全波整流することにより直流電圧ｎ１３に変換してＶＣＯ１３に出力する。ＶＣＯ１３は、サンプリングパルスｄ１１として出力する出力パルス信号の周波数が上記直流電圧ｎ１３によって制御されるパルス発生回路であり、直流電圧ｎ１３が高い程、高い周波数のサンプリングパルスｄ１１を生成してＡ／Ｄ変換器１４に出力する。
【００２４】
Ａ／Ｄ変換器１４は、ＶＣＯ１３から入力されるサンプリングパルスｄ１１に基づいて、アナログ信号ｎ１１を量子化してデジタル信号ｄ１２に変換し、このデジタル信号ｄ１２をＣＰＵ１５に出力する。ＣＰＵ１５は、上記Ａ／Ｄ変換器１４から入力されるデジタル信号ｄ１２をメモリ１６に記憶させる。なお、ＣＰＵ１５は、アナログ信号ｎ１１の内容によっては、上記デジタル信号ｄ１２に所定の処理を施し、処理後のデジタル信号ｄ１２をメモリ１６に記憶させる。
メモリ１６は、例えばフラッシュメモリ等の書き換え可能メモリであり、ＣＰＵ１５による制御の下に上記デジタル信号ｄ１２を記憶する。
【００２５】
次に、このように構成されたメモリユニットＢの動作について、図３を参照して詳しく説明する。図４は、メモリユニットＢの動作における信号の波形を示す模式図である。
【００２６】
まず、信号源がアナログ信号ｎ１１を出力すると、メモリユニットＢの微分回路１１は、入力されたアナログ信号ｎ１１を微分処理することにより、アナログ信号ｎ１１において変化率の大きな部位を示す微分信号ｎ１２を生成し、このアナログ信号ｎ１２を全波整流回路２に出力する。
図４の（ａ）は、信号源が出力するアナログ信号ｎ１１の波形を示し、図４の（ｂ）は、微分回路１１が出力する微分信号ｎ１２の波形を示す。
【００２７】
全波整流回路１２は、微分回路１１から入力された微分信号ｎ１２（交流信号）を全波整流することにより、直流電圧ｎ１３に変換し、直流電圧ｎ１３をＶＣＯ１３に出力する。
図２の（ｃ）は、全波整流回路１２が出力する直流電圧ｎ１３の波形を示す。
【００２８】
ＶＣＯ１３は、全波整流回路１２から入力される直流電圧ｎ１３の電圧に比例する周波数を持つサンプリングパルスｄ１１をＡ／Ｄ変換器１４に出力する。すなわち、このサンプリングパルスｄ１１は、直流電圧ｎ１３の電圧が高い程、周波数が高くなる。
図４の（ｄ）が、ＶＣＯ１３がＡ／Ｄ変換器１４に出力するサンプリングパルスｄ１１を示す。
【００２９】
Ａ／Ｄ変換器１４は、ＶＣＯ１３から入力されたるサンプリングパルスｄ１１に基づいて、サンプリングパルスｄ１１の周波数の低い部分に対応するアナログ信号ｎ１１の該当部分は低いサンプリングレートでサンプリングし、また周波数の高い部分に対応するアナログ信号ｎ１１の該当部分は高いサンプリングレートでサンプリングすることによりデジタル信号ｄ１２を生成し、このデジタル信号ｄ１２をＣＰＵ１５に出力する。
【００３０】
ＣＰＵ１５は、Ａ／Ｄ変換器１４から入力されるデジタル信号ｄ１２をメモリ６に記憶させる。
【００３１】
以上のように、第１実施形態に係るメモリユニットＡにおいては、ハイパスフィルタ１、全波整流回路２及びコンパレータ３によって生成される周波数検出信号に基づいてＣＰＵが、信号源が出力するアナログ信号の低周波数成分に対応するデジタル信号から一部データを間引き、また、第２実施形態に係るメモリユニットＢにおいては、微分回路１１、全波整流回路１２及びＶＣＯ１３によって生成されるサンプリングクロックに基づいてＡ／Ｄ変換器が、信号源が出力する低い周波数のアナログ信号は低いサンプリングレートによってサンプリングすることによりデジタル信号を生成する為、ＣＰＵの負荷を軽減しつつメモリの使用効率の悪化を改善することができる。
【００３２】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されることなく、例えば以下のような変形が考えられる。
（１）上記第１実施形態において、ハイパスフィルタ、全波整流回路及びコンパレータを各一つずつを直列接続したが本発明はこれに限定されない。
例えば、ハイパスフィルタ、全波整流回路及びコンパレータを多段化することにより、さらに細かくＣＰＵがデジタル信号を制御することが出来る。また、ハイパスフィルタ、全波整流回路及びコンパレータをＦ−Ｖコンバータに置き換えることによっても、さらに細かくＣＰＵがデジタル信号を制御することが出来る。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態に係るメモリユニットＡの構成を示すブロック図である。
【図２】本発明の一実施形態に係るメモリユニットＡの動作における信号の波形を示す模式図である。
【図３】本発明の一実施形態に係るメモリユニットＢの構成を示すブロック図である。
【図４】本発明の一実施形態に係るメモリユニットＢの動作における信号の波形を示す模式図である。
【符号の説明】
【００３４】
Ａ，Ｂ…メモリユニット、１…ハイパスフィルタ、２，１２…全波整流回路、３…コンパレータ、４，１４…Ａ／Ｄ変換器、５，１５…ＣＰＵ、６，１６…メモリ
【図１】
2009077076.tif 000003
【図２】
2009077076.tif 000004
【図３】
2009077076.tif 000005
【図４】
2009077076.tif 000006