(57)【要約】【課題】外部負荷との間でインピーダンス整合を行うことが可能なインピーダンス整合回路を兼ねたバンドパス・フィルタを提供する。【解決手段】基本波が入力される入力端１６ａ及び外部負荷２８に接続される出力端１６ｂを有するコプレーナ線路１６と、コプレーナ線路を挟んで互い違いに設けられた複数のオープンスタブ２０と、入力端側に設けられた薄膜キャパシタ２６とを備える。薄膜キャパシタの最も近くに配置されている主オープンスタブ２２の長さは、基本波の波長の１／４〜３／４までの間にあり、残りの副オープンスタブ２４ａ，２４ｂは、主オープンスタブより長さが短く、かつ、それぞれが相俟って外部負荷に対するインピーダンス整合回路として機能する。【選択図】図１
2009021747.tif 000002
【特許請求の範囲】
【請求項１】
基本波が入力される入力端及び外部負荷に接続される出力端を有するグランデッド・コプレーナ線路と、
該グランデッド・コプレーナ線路を挟んで互い違いに設けられた複数のオープンスタブと、
前記グランデッド・コプレーナ線路の前記入力端側に設けられた薄膜キャパシタとを備えており、
前記複数のオープンスタブの内、前記薄膜キャパシタの最も近くに配置されている１本のオープンスタブを主オープンスタブとするとき、該主オープンスタブの長さは、前記基本波の波長の１／４〜３／４までの間にあり、
前記複数のオープンスタブの内、残りのオープンスタブをそれぞれ副オープンスタブとするとき、これら副オープンスタブは、前記主オープンスタブより長さが短く、かつ、それぞれが相俟って前記外部負荷に対するインピーダンス整合回路として機能することを特徴とするバンドパス・フィルタ。
【請求項２】
前記副オープンスタブの本数を２本とすることを特徴とする請求項１に記載のバンドパス・フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、外部負荷に対するインピーダンス整合回路を備えたバンドパス・フィルタに関する。
【背景技術】
【０００２】
高周波用のモノリシックマイクロ波集積回路は、基本波の周波数が高くなるにつれて、集中定数素子を用いた回路構成をとることが難しくなってくる。そこで、基本波が準ミリ波帯よりも高い周波数となった場合には、分布定数素子を用いた回路構成とすることが一般的に行われる。
【０００３】
分布定数回路を用いたモノリシックマイクロ波集積回路の構成要素として、ローパス・フィルタや、バンドパス・フィルタなどの各種のフィルタ素子がしばしば用いられる。これらのフィルタ素子に関しては、従来から数多くの技術が開示されている（例えば、特許文献１参照）。
【０００４】
特許文献１に開示されている技術は、マイクロストリップ線路を用いたローパス・フィルタに関するものである。このローパス・フィルタは、マイクロストリップ線路の延在方向に関して、互い違いにオープンスタブを配置することを特徴としている。
【０００５】
特許文献１のローパス・フィルタでは、このようにオープンスタブを配置することにより、オープンスタブをマイクロストリップ線路の片側にだけ配置した場合に比較して、オープンスタブ間の距離を大きくすることができる。その結果として、オープンスタブ間で生じる結合が抑制される。これにより、特許文献１のローパス・フィルタは、従来よりも幅広い周波数範囲で、より良好なフィルタ特性を発揮することができる。
【特許文献１】特開２００２−１８５２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されたローパス・フィルタは、所定の周波数帯域を選択して通過させるためのフィルタとしての機能しか有していなかった。そのため、例えば、モノリシックマイクロ波集積回路に設けられた外部負荷、例えば電界効果トランジスタ（以下、ＦＥＴ（Ｆｉｅｌｄ−ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）と称する。）とフィルタとを接続するに当たっては、マイクロストリップ線路の特性インピーダンスとＦＥＴとの入力インピーダンスとを整合させるためのインピーダンス整合回路を、別体として設けねばならなかった。
【０００７】
この発明は、上述のような技術的背景の下でなされたものである。従って、この発明の目的は、外部負荷との間でインピーダンス整合を行うことが可能なインピーダンス整合回路を兼ねたバンドパス・フィルタを提供することにある。
【課題を解決するための手段】
【０００８】
この発明は、上述した目的の達成を図るために、以下のように構成している。
【０００９】
この発明のバンドパス・フィルタは、基本波が入力される入力端及び外部負荷に接続される出力端を有するグランデッド・コプレーナ線路と、グランデッド・コプレーナ線路を挟んで互い違いに設けられた複数のオープンスタブと、グランデッド・コプレーナ線路の入力端側に設けられた薄膜キャパシタとを備えている。これら複数のオープンスタブの内、薄膜キャパシタの最も近くに配置されている１本のオープンスタブを主オープンスタブとするとき、主オープンスタブの長さは、基本波の波長の１／４〜３／４までの間にある。さらに、これら複数のオープンスタブの内、残りのオープンスタブをそれぞれ副オープンスタブとするとき、これら副オープンスタブは、主オープンスタブより長さが短く、かつ、それぞれが相俟って外部負荷に対するインピーダンス整合回路として機能する。
【００１０】
また、この発明のバンドパス・フィルタにおいて、副オープンスタブの本数を２本とすることが好ましい。
【００１１】
この発明のバンドパス・フィルタは、主オープンスタブと複数の副オープンスタブとを備えており、これらによって、連立チェビシェフ型のバンドパス・フィルタが構成される。さらに、入力端側に設けた薄膜キャパシタにより、基本波に含まれる不用な低周波数成分を除去することができる。これらの結果、オープンスタブを１本のみ設けたフィルタに比較して、通過周波数帯域の幅が狭い良好なフィルタ特性を有するバンドパス・フィルタが得られる。
【００１２】
さらに、接続されるべき外部負荷のインピーダンスと整合するインピーダンスを有するように、予め、それぞれが所定の寸法に設定された複数の副オープンスタブを、主オープンスタブと外部負荷との間に配置することにより、これらの副オープンスタブを外部負荷に対するインピーダンス整合回路として機能させることができる。
【発明の効果】
【００１３】
この発明は、上述のように構成している。従って、この発明においては、外部負荷との間でインピーダンス整合を行うことが可能なインピーダンス整合回路を兼ねたバンドパス・フィルタを提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して、この発明の実施の形態について説明する。なお、各図は、各構成要素の形状、大きさ及び配置関係について、この発明が理解できる程度に概略的に示したものにすぎない。また、以下、この発明の好適な構成例について説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は、以下の実施の形態に何ら限定されない。また、各図において、共通する構成要素には同符号を付し、その説明を省略することもある。
【００１５】
図１は、この実施の形態のバンドパス・フィルタの平面図である。図２は、薄膜キャパシタの断面図である。
【００１６】
（構造）
この実施の形態のバンドパス・フィルタ１０は、基板１２の第１主面１２ａ側に設けられた高周波回路１４に形成されている。高周波回路１４は、グランデッド・コプレーナ線路１６と、グランドパターン１８とを含んでいる。
【００１７】
ここで、グランドパターン１８は、好ましくはグランデッド・コプレーナ線路１６が形成されている領域を除いた第１主面１２ａの全面に形成されているのがよい。このグランドパターン１８は、所定の箇所（図示せず）において、電気的に接地されている。
【００１８】
一方、グランデッド・コプレーナ線路１６は、第１主面１２ａのグランドパターン１８が設けられていない帯状の領域、つまり第１主面１２ａが露出した領域に、ライン状に形成されているのが好ましい。
【００１９】
この実施の形態のバンドパス・フィルタ１０は、好ましくは、オープンスタブ２０と、薄膜キャパシタ２６とを含んでおり、かつ外部負荷としてのＦＥＴ２８に接続されている。
【００２０】
薄膜キャパシタ２６は、グランデッド・コプレーナ線路１６における基本波の入力端１６ａ側に設けられている。薄膜キャパシタ２６は、（１）グランデッド・コプレーナ線路１６に入力される基本波の中から低周波数成分を除去する機能、及び、（２）ＦＥＴ２８のゲート（図示せず）に印加される直流成分が入力端１６ａから外部に流れることを防ぐ機能を有している。薄膜キャパシタ２６は、誘電体層を導電層で挟んだ構成となっており、例えば、図２に示す断面図のように、第１金属層２６ａと第２金属層２６ｂとを層間絶縁膜２６ｃを介して対向配置させることにより構成されるキャパシタを備えた構造を有している。
【００２１】
ＦＥＴ２８は、グランデッド・コプレーナ線路１６における基本波の出力端１６ｂに接続されている。ＦＥＴ２８は、グランデッド・コプレーナ線路１６における外部負荷として機能する。グランデッド・コプレーナ線路１６の出力端１６ｂは、ＦＥＴ２８のドレイン（図示せず）に接続される。
【００２２】
オープンスタブ２０は、薄膜キャパシタ２６とＦＥＴ２８との間のグランデッド・コプレーナ線路１６に設けられている。
【００２３】
オープンスタブ２０は、１本の主オープンスタブ２２と、２本の副オープンスタブ２４ａ及び２４ｂとを備えている。以下、主オープンスタブ２２を「主スタブ２２」と、また、２本の副オープンスタブ２４ａ及び２４ｂを「第１副スタブ２４ａ」及び「第２副スタブ２４ｂ」と略称する。また、以降、主スタブ２２及び第１及び第２副スタブ２４ａ及び２４ｂを総称する場合には、単にオープンスタブ２０と称する。
これらのオープンスタブ２０の主スタブ２２と第１及び第２副スタブ２４ａ及び２４ｂは、グランデッド・コプレーナ線路１６を挟んで互い違いに配置されている。
【００２４】
つまり、主スタブ２２と第２副スタブ２４ｂとは、グランデッド・コプレーナ線路１６に接続されていて、当該線路１６の一方側、すなわち、基本波の伝播方向（入力端１６ａ→出力端１６ｂに向かう方向）の左側に配置されている。第１副スタブ２４ａは、主オープンスタブ２０と第２副スタブ２４ｂとの間のグランデッド・コプレーナ線路１６に接続されていて、当該線路１６の他方側、すなわち、基本波の伝播方向の右側に配置されている。
【００２５】
これらの３本のオープンスタブ２０は、いずれも、グランデッド・コプレーナ線路１６に対して直角をなして延在している。
【００２６】
このグランデッド・コプレーナ線路１６に沿った方向の各スタブ間の配置間隔を、次の通りとする。すなわち、主スタブ２２と第１副スタブ２４ａとの間の間隔をＤ１、第１副スタブ２４ａと第２副スタブ２４ｂとの間の間隔をＤ２、主スタブ２２と第２副スタブ２４ｂとの間の間隔をＤ３、及び薄膜キャパシタ２６と主スタブ２２との間の距離をＤ４とする。
【００２７】
主スタブ２２は、基本波の遮断周波数の中心値を決める機能を有しており、その長さＬ１は、基本波の波長をλとしたとき、λの１／４〜３／４の範囲の長さとされている。主スタブ２２は、グランデッド・コプレーナ線路１６において、薄膜キャパシタ２６の最も近くに配置されている。つまり、主スタブ２２は、薄膜キャパシタ２６と出力端１６ｂとの間のグランデッド・コプレーナ線路１６に接続されていて、３本のオープンスタブ２０の中で最も薄膜キャパシタ２６側に配置されている。
【００２８】
主スタブ２２は、接続部３２を介してグランデッド・コプレーナ線路１６に接続されている。この接続部３２はグランデッド・コプレーナ線路１６の形成材料と同じ導電性材料で形成されていて、グランデッド・コプレーナ線路１６の幅Ｗ（図１）を狭くしたものである。接続部３２は、グランデッド・コプレーナ線路１６を伝播する基本波に対する外乱を抑えるために、グランデッド・コプレーナ線路１６の特性インピーダンスの２倍以上のインピーダンスとされている。
【００２９】
第１及び第２副スタブ２４ａ及び２４ｂは、主スタブ２２と協働して連立チェビシェフフィルタの構成要素として機能する。さらに、第１及び第２副スタブ２４ａ及び２４ｂは、グランデッド・コプレーナ線路１６とＦＥＴ２８との間のインピーダンス整合回路３０としても機能する。
【００３０】
第１及び第２副スタブ２４ａ及び２４ｂは、グランデッド・コプレーナ線路１６において、主スタブ２２よりも薄膜キャパシタ２６から離間した位置に配置されている。
【００３１】
第１及び第２副スタブ２４ａ及び２４ｂのそれぞれの長さＬ２及びＬ３は、後述するように、連立チェビシェフフィルタを構成するために必要な条件と、インピーダンス整合回路として必要な条件の双方を満たすように設定されている。この例では、第１及び第２副スタブ２４ａ及び２４ｂのそれぞれの長さＬ２及びＬ３は、基本波の波長λを用いて、Ｌ２（２４ａ）：λ／４〜３λ／４λ、及びＬ３（２４ｂ）：０〜λ／４と設定されている。
【００３２】
主スタブ２２の場合と同様に、第１及び第２副スタブ２４ａ及び２４ｂも、接続部３４ａ及び３４ｂを介してグランデッド・コプレーナ線路１６に接続されている。この接続部３４ａ及び３４ｂは、主スタブ２２の場合と同様に、グランデッド・コプレーナ線路１６の形成材料と同じ導電性材料で形成されていて、グランデッド・コプレーナ線路１６の幅Ｗを狭くしたものである。接続部３４ａ及び３４ｂは、グランデッド・コプレーナ線路１６を伝播する基本波に対する外乱を抑えるために、グランデッド・コプレーナ導波路１６の特性インピーダンスよりも十分に高いインピーダンスとされている。
【００３３】
ここで、バンドパス・フィルタ１０の具体的な数値の一例を示す。
【００３４】
今、高周波回路１４が以下に列記する特性を示すものとする。
（１）基本波の周波数が６０ＧＨｚである。
（２）グランデッド・コプレーナ導波路１６の特性インピーダンスが５０Ωである。
（３）ＦＥＴ２８の入力インピーダンスが（９．５−ｊ１５．４）Ωである。
（４）薄膜キャパシタ２６の容量が４３ｆＦである。
【００３５】
高周波回路１４が上述のような特性を有するとき、主スタブ２２の長さＬ１は１１１５μｍ、及び第１及び第２副スタブ２４ａ及び２４ｂの長さＬ２及びＬ３はそれぞれ９６５μｍ（Ｌ２）及び２４０μｍ（Ｌ３）とする。ここで、薄膜キャパシタ２６と主スタブ２２との間の距離Ｄ４は１５μｍとする。また、主スタブ２２と第１副スタブ２４ａとの間の距離Ｄ１は２５５μｍとする。また、第１副スタブ２４ａと第２副スタブ２４ｂとの間の距離Ｄ２は、１５μｍとする。従って、主スタブ２２と第２副スタブ２４ｂとの間の距離Ｄ３は、２７０μｍとなる。
【００３６】
バンドパス・フィルタ１０をこのような寸法に設計することにより、このバンドパス・フィルタ１０は、通過周波数帯域の中心周波数が６０ＧＨｚであり、利得帯域幅が７ＧＨｚとなる。ここで、「利得帯域幅」とは、利得が最大値から１ｄＢ減少する周波数範囲であり、利得帯域幅が狭いほど、バンドパス・フィルタとしてのフィルタ特性が良好であることを意味する。なお、バンドパス・フィルタ１０のフィルタ特性が優れていることについては後述する。
【００３７】
また、第１及び第２副スタブ２４ａ及び２４ｂがインピーダンス整合回路３０として機能することにより、出力端１６ｂからの出力インピーダンスをＦＥＴ２８の入力インピーダンスと等しくすることができる。
【００３８】
（オープンスタブの寸法）
この実施の形態のバンドパス・フィルタ１０は、連立チェビシェフ型フィルタとして機能するとともに、第１及び第２副スタブ２４ａ及び２４ｂがインピーダンス整合回路として機能する。
【００３９】
従って、オープンスタブ２２，２４ａ及び２４ｂは、連立チェビシェフフィルタとしての条件及びインピーダンス整合回路としての条件の両条件を満たすように設計される必要がある。
【００４０】
バンドパス・フィルタ１０を連立チェビシェフフィルタとして機能させるために満たす必要があるオープンスタブ２０の寸法条件は、下記式（１）及び式（２）で与えられる。
λ／４＜Ｌ１＜３λ／４・・・（１）
λ／４＜Ｌ２＜３λ／４、かつ、Ｌ２＜Ｌ１・・・（２）
【００４１】
ここで、Ｌ１は、主スタブ２２の長さを表す。また、Ｌ２は、第１副スタブ２４ａの長さを表す。主スタブ２２及び第１副スタブ２４ａの長さを、この範囲の値とすることにより、通過周波数帯域を中心に、低域側及び高域側に遮断周波数帯域が生じる。例えば、通過周波数帯域の中心周波数を６０ＧＨｚとした場合、主オープンスタブの長さを約１１１５μｍとし、及び第１副スタブ２４ａの長さを９５０μｍとすると、３０ＧＨｚおよび３５ＧＨｚ付近に遮断周波数のピークが生じる。なお、第２副スタブ２４ｂの長さＬ３は、外部負荷との間のインピーダンス整合を勘案して、設計に応じて適当な値を選択できる。
【００４２】
また、バンドパス・フィルタ１０に接続されるＦＥＴ２８のインピーダンスは予めわかっているので、経験によれば、第１及び第２副スタブ２４ａ及び２４ｂをインピーダンス整合回路３０として機能させるために満たす必要がある寸法条件は、下記式（２）及び式（３）で与えられる。
λ／４＜Ｌ２＜３λ／４、かつ、Ｌ２＜Ｌ１・・・（２）
０＜Ｌ３＜λ／４・・・（３）
【００４３】
Ｌ２及びＬ３をこれらの値とすることにより、第１及び第２副スタブ２４ａ及び２４ｂはインピーダンス整合回路３０として機能し、グランデッド・コプレーナ線路１６の特性インピーダンスを、ＦＥＴ２８の入力インピーダンスと整合させることができる。
【００４４】
第１及び第２副スタブ２４ａ及び２４ｂの長さは、上述の式（１）〜式（３）を勘案して決定する必要がある。
【００４５】
ここで、主スタブ２２の長さＬ１を１０００μｍ（通過周波数帯域の中心波長が２０００μｍ）とし、及び、整合すべき特性インピーダンスを５０Ωとした場合について考える。詳細な計算は省略するが、この場合、上述の式（１）〜式（３）より、第１副スタブ２４ａが取り得る長さの範囲は、２５０〜７５０μｍであることがわかる。また、第２副スタブ２４ｂが取り得る長さの範囲は、０〜２５０μｍであることがわかる。
【００４６】
（動作）
以下、図３及び図４を参照してこの発明のバンドパス・フィルタの動作について説明する。
【００４７】
図３は、バンドパス・フィルタ１０のフィルタ特性を説明するためのフィルタ特性図である。図３の縦軸は、利得（単位：ｄＢ）を表し、横軸は、基本波の周波数（単位：ＧＨｚ）を表す。また、図３中の実線は、この発明のバンドパス・フィルタ１０の特性を示すグラフであり、及び破線は、比較例として用いたインピーダンス整合回路の特性を示すグラフである。
【００４８】
図３において、用いたバンドパス・フィルタ１０は、（構造）の項で説明した寸法を有するものを用いている。
【００４９】
また、比較例としては、図４に示したような、バンドパス・フィルタ無しのインピーダンス整合回路５０を用いている。つまり、インピーダンス整合回路５０は、言わば、主スタブ２２に対応するオープンスタブを有しておらず、バンドパス・フィルタ機能を有していない。
【００５０】
すなわち、インピーダンス整合回路５０は、グランデッド・コプレーナ線路１６に、長さが１５μｍのオープンスタブ５２と長さが５５μｍのオープンスタブ５４とが、４５μｍの間隔を隔てて互い違いに接続されている。なお、薄膜キャパシタ２６とオープンスタブ５２との距離は２４０μｍとする。
【００５１】
図３から明らかなように、バンドパス・フィルタ１０（実線）では、６０ＧＨｚを中心として、利得帯域幅が約７ＧＨｚである。一方、バンドパス・フィルタ無しのインピーダンス整合回路５０では、利得帯域幅が約２０ＧＨｚに達する。
【００５２】
このことから、この発明のバンドパス・フィルタ１０は、比較例のインピーダンス整合回路５０よりも良好なフィルタ特性を有していることがわかる。
【００５３】
また、バンドパス・フィルタ１０は、第１及び第２副スタブ２４ａ及び２４ｂからなるインピーダンス整合回路３０の機能により、グランデッド・コプレーナ線路１６の特性インピーダンスがＦＥＴ２８の入力インピーダンスに整合されている。それに対し、比較例のインピーダンス整合回路５０は、インピーダンス整合を行うことはできるものの、バンドパス・フィルタ機能を備えていないので、別回路として、バンドパス・フィルタを設ける必要がある。
【００５４】
ここで、バンドパス・フィルタ１０とインピーダンス整合回路５０のグランデッド・コプレーナ線路１６に沿った寸法は、ほぼ同等である。つまり、比較例のインピーダンス整合回路５０は、バンドパス・フィルタを別途設ける必要がある点において、実施例のバンドパス・フィルタ１０よりもサイズが大きくなってしまう。
【００５５】
このように、この実施の形態のバンドパス・フィルタ１０は、フィルタ特性に優れているとともに、外部負荷との間でインピーダンス整合を行うことができる。
【００５６】
また、この実施の形態のバンドパス・フィルタ１０は、オープンスタブ２０をグランデッド・コプレーナ線路１６に互い違いに接続している。その結果、オープンスタブ２０をグランデッド・コプレーナ線路１６の片側にのみ接続した場合に比較して、バンドパス・フィルタ１０の寸法を小さくすることができる。
【００５７】
（変形例等）
この実施の形態においては、第１及び第２副スタブ２４ａ及び２４ｂが２本の場合について説明した。このように、バンドパス・フィルタを構成するオープンスタブ２０の総本数を３本とすることにより、実用上十分なフィルタ特性を得ることができる。
【００５８】
ただし、オープンスタブ２０の総本数は３本には限定されない。（１）オープンスタブ２０をグランデッド・コプレーナ線路１６に互い違いに接続すること、及び、（２）副オープンスタブの長さが上述のインピーダンス整合条件を満たしていること、の２条件を満足すれば、オープンスタブ２０の本数を４本以上とすることも可能である。このようにすることにより、連立チェビシェフフィルタとしてのバンドパス・フィルタの次数を増加させることができ、より利得帯域幅の狭いフィルタを得ることができる。例えば、全長が約１３５０μｍの副オープンスタブを追加した場合、２５ＧＨｚ付近にピークが追加されて、より急峻なフィルタ特性を有するバンドパス・フィルタが得られる。
【００５９】
また、この実施の形態においては、グランデッド・コプレーナ線路１６に薄膜キャパシタ２６を設けた場合について説明した。しかし、バンドパス・フィルタ１０をローパス・フィルタとして用いる場合には、この薄膜キャパシタ２６を省略してもよい。
【００６０】
また、この実施の形態においては、外部負荷としてＦＥＴ２８を用いた場合について説明した。しかし外部負荷は、ＦＥＴには限定されない。例えば、外部負荷としては、バイポーラジャンクショントランジスタや縦型ＭＯＳ等を用いることができる。
【図面の簡単な説明】
【００６１】
【図１】バンドパス・フィルタの平面図である。
【図２】バンドパス・フィルタに用いられる薄膜キャパシタの断面図である。
【図３】バンドパス・フィルタのフィルタ特性を示す図である。
【図４】比較例のインピーダンス整合回路の平面図である。
【符号の説明】
【００６２】
１０  バンドパス・フィルタ
１２  基板
１２ａ  第１主面
１４  高周波回路
１６  グランデッド・コプレーナ線路
１６ａ  入力端
１６ｂ  出力端
１８  グランドパターン
２０，５２，５４  オープンスタブ
２２  主オープンスタブ
２４ａ  第１副オープンスタブ
２４ｂ  第２副オープンスタブ
２６  薄膜キャパシタ
２６ａ  第１金属層
２６ｂ  第２金属層
２６ｃ  層間絶縁膜
２８  ＦＥＴ
３０，５０  インピーダンス整合回路
３２，３４ａ，３４ｂ  接続部
【図１】
2009021747.tif 000003
【図２】
2009021747.tif 000004
【図３】
2009021747.tif 000005
【図４】
2009021747.tif 000006