(57)【要約】【課題】絶縁樹脂層を介して第一配線と第二配線とが重ねて配され、局所的にそれらの重なり方向から見て交差部が存在する構造とした半導体パッケージにおいて、交差部の前後でビアやパッドを必要とせず、ひいては省スペース化が図れる構造とした半導体パッケージを提供することを第一の目的とする。【解決手段】基板１の一面に配した絶縁樹脂層３内にあり、絶縁樹脂層３を介して下から順に配される第一配線２ｂと第二配線２ａは、その重なり方向から見て交差部を形成する半導体パッケージであって、前記交差部を除いた第一配線２ｂの上面と、第二配線２ａの上面とは、絶縁樹脂層３から露呈し、かつ、第一配線２ｂは、その厚み方向にシード層を２つ以上有することを特徴とする。【選択図】図１
2009043898.tif 000002
【特許請求の範囲】
【請求項１】
基板の一面に配した絶縁樹脂層内にあり、前記絶縁樹脂層を介して下から順に配される第一配線と第二配線は、その重なり方向から見て交差部を形成する半導体パッケージであって、
前記交差部を除いた前記第一配線の上面と、前記第二配線の上面とは、前記絶縁樹脂層から露呈し、かつ、前記第一配線は、その厚み方向にシード層を２つ以上有することを特徴とする半導体パッケージ。
【請求項２】
前記第一配線が有するシード層のうち１つは前記交差部における前記絶縁樹脂層の下面近傍に配されることを特徴とする請求項１に記載の半導体パッケージ。  
【請求項３】
基板の一面に配した絶縁樹脂層内にあり、前記絶縁樹脂層を介して下から順に配される第一配線と第二配線は、その重なり方向から見て交差部を形成し、前記交差部を除いた前記第一配線の上面と、前記第二配線の上面とは、前記絶縁樹脂層から露呈し、かつ、前記第一配線は、その厚み方向にシード層を２つ以上有する半導体パッケージの製造方法であって、
前記第一配線は、シード層を形成する工程と導電部を形成する工程とを繰り返して形成されることを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージとその製造方法に係り、より詳しくは、配線の交差にビアやパッドを必要としない半導体パッケージとその製造方法に関する。
【背景技術】
【０００２】
近年の情報通信市場の急速な発展により、無線通信機に搭載される高周波回路は、小型化、低コスト化が強く求められている。そのため、高周波回路の分野において、トランジスタ等の能動素子と、誘導素子等の受動素子を同一の半導体基板上に作りこみ、ワンチップに集積したＩＣの開発が進んでいる。
このように同一の半導体基板上に複数の半導体デバイスを高密度に実装する場合、配線が交差する必要性が生じる。その一例として誘導素子が挙げられる。
【０００３】
半導体プロセスにより形成した誘導素子は、配線厚の薄いＡｌ配線を用いるため抵抗が大きく、また、誘導素子とシリコン基板との距離が近いため、シリコン基板に誘起される渦電流によって基板損失が大きくなる。以上の理由により、従来の半導体プロセスでは、トランジスタと同一の半導体基板上に集積可能である高性能な誘導素子は実現できていない。
【０００４】
一方、半導体基板上のＩＣに集積可能な誘導素子として、ウエハレベルパッケージ（Wafer Level Package,ＷＬＰ）の再配線を用いて誘導素子を形成する技術が提案されている（特許文献１）。ＷＬＰの再配線により形成する誘導素子は、厚い配線厚のＣｕ配線を用いるために抵抗が小さく、また、絶縁樹脂層の上に形成することから、誘導素子とシリコン基板との距離が遠くなるため、基板損失が小さくなる。以上の理由により、半導体プロセスにより形成する場合と比べ、高性能な誘導素子を得ることができる。
【０００５】
無線送受信機器の高周波回路で使用される電圧制御発振器では、雑音特性が向上する理由から、図９に示すような対称型誘導素子が用いられる。対称型誘導素子は、構造上、多数の配線の交差部を有する。
図１１に、この従来のＷＬＰにおける配線の交差部２０の構造を示す。
図１１（ａ）は、第一配線１２ｂと第二配線１２ａとの重なり方向で、紙面上において上方から見た平面図、図１１（ｂ）は、図１１（ａ）におけるＬ−Ｌ断面図、図１１（ｃ）は、図１１（ａ）におけるＭ−Ｍ断面図である。図１１において、第一配線１２ｂを接続するためのビア１５と、ビア１５と第一配線１２ｂとを接続するパッド１４が、絶縁樹脂層１３中に配している。
【０００６】
しかしながら、上記のようにビア１５やパッド１４を用いた配線の交差構造であると、第一配線１２ｂとの導通が確実にとれるようにするため、ビア１５のサイズを第一配線１２ｂよりも大きくする必要がある。そのため、ビア１５と第一配線１２ｂとを接続するパッド１４のサイズも大きくなってしまい、配線の交差部に要する領域が広くなってしまう。そのため、対称型誘導素子を基板上に形成する場合、配線の交差部に要する基板上の領域が大きくなることから、図１０に示すように、スパイラル配線１２の間隔が広がり、基板上において誘導素子５０が占有する面積が大きくなってしまう虞があった。また、スパイラル配線１２を緻密に巻くことができないため、誘導素子の単位面積あたりの磁束密度を大きくできない問題があった。
【特許文献１】特開２００３−３４７４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであって、絶縁樹脂層を介して第一配線と第二配線とが重ねて配され、局所的にそれらの重なり方向から見て交差部が存在する構造とした半導体パッケージにおいて、交差部の前後でビアやパッドを必要とせず、ひいては省スペース化が図れる構造とした半導体パッケージを提供することを第一の目的とする。
【０００８】
本発明は、絶縁樹脂層を介して第一配線と第二配線とを重ねて配し、局所的にそれらの重なり方向からみて交差部を形成する半導体パッケージの製造方法において、交差部の前後でビアやパッドを用いず、製造方法を簡便とした交差部を備えた半導体パッケージの製造方法を提供することを第二の目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１に係る半導体パッケージは、基板の一面に配した絶縁樹脂層内にあり、前記絶縁樹脂層を介して下から順に配される第一配線と第二配線は、その重なり方向から見て交差部を形成する半導体パッケージであって、前記交差部を除いた前記第一配線の上面と、前記第二配線の上面とは、前記絶縁樹脂層から露呈し、かつ、前記第一配線は、その厚み方向にシード層を２つ以上有することを特徴とする。
【００１０】
本発明の請求項２に係る半導体パッケージは、請求項１において、前記第一配線が有するシード層のうち１つは前記交差部における前記絶縁樹脂層の下面近傍に配されることを特徴とする。
【００１１】
本発明の請求項３に係る半導体パッケージの製造方法は、基板の一面に配した絶縁樹脂層内にあり、前記絶縁樹脂層を介して下から順に配される第一配線と第二配線は、その重なり方向から見て交差部を形成し、前記交差部を除いた前記第一配線の上面と、前記第二配線の上面とは、前記絶縁樹脂層から露呈し、かつ、前記第一配線は、その厚み方向にシード層を２つ以上有する半導体パッケージの製造方法であって、前記第一配線は、シード層を形成する工程と導電部を形成する工程とを繰り返して形成されることを特徴とする。
【発明の効果】
【００１２】
本発明において、基板の一面に配した絶縁樹脂層内にあって、下から順に配した第一配線と第二配線の交差部は、交差部を除いた第一配線の上面と、第二配線の上面とが絶縁樹脂層から露呈している。また、第一配線はその厚み方向にシード層を２つ以上有する。このように、第一配線と第二配線との交差部は、第一配線、第二配線、絶縁樹脂層、及びシード層から構成され、従来用いられたビアやパッドを必要としない。
かかる構成によれば、ビアやパッドが不要なため、配線の線幅程度の領域で配線を交差することができ、配線の交差部に必要な基板上の領域を著しく低減できる。ゆえに、半導体基板上において、交差部以外の用途に活用できる有効面積の増大が図れる。
また、従来では配線の交差部に存在した配線とパッド、及びパッドとビア間に要した界面の削減により、接続信頼性の向上が図れる。更に、界面に起因する電気的な損失を取り除けることから、配線の低抵抗化が図れ、配線を通じて流れる電流、電圧の安定した半導体パッケージを得ることができる。
【００１３】
本発明において、絶縁樹脂層を介して第一配線と第二配線とを重ねて配し、局所的にそれらの重なり方向からみて交差部を形成する半導体パッケージの製造方法は、シード層を形成する工程と導電部を形成する工程とを繰り返すことにより第一配線を形成し、配線の交差部を形成する。一度目のシード層と導電部とを形成する工程により、配線の交差部において、下層の第一配線の一部が形成される。その後、パターニングした絶縁樹脂層を介して２度目のシード層と導電部とを形成する工程により、絶縁樹脂層上に露呈する第一配線の残りの一部と、上層の第二配線が形成される。
この構成により、従来のようにビアやパッドを必要とせずに第一配線と第二配線とを絶縁樹脂層を介して交差させることができる。そのため、配線の交差部の製造工程を簡素とし、かつ、製造コストを低減した半導体パッケージの製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を、図面を参照して詳細に説明するが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更が可能である。
図１は、本発明の実施形態の一例を示すもので、これは、第一配線２ｂと第二配線２ａとの交差部を有する半導体パッケージの模式図である。図１（ａ）は、第二配線２ａと第一配線２ｂとの重なり方向で、紙面上において上方から見た平面図、図１（ｂ）は、図１（ａ）におけるＬ−Ｌ断面図、図１（ｃ）は、図１（ａ）におけるＭ−Ｍ断面図である。
基板１の一面を覆うように配した絶縁樹脂層３内において、第一配線２ｂと第二配線２ａとが交差しており、交差部を除いた第一配線２ｂの上面と、第二配線２ａの上面とが絶縁樹脂層３から露呈している。また、第一配線２ｂは第一シード層９ａを介して配し、かつその間に第二シード層９ｂを有している。第二配線２ａは第一シード層９ａを介して配している。
【００１５】
基板１としては、例えば厚みが数百μｍ程度をしたシリコンやガリウム砒素、ガラス、セラミック、ゲルマニウム等が挙げられる。基板１の一面には、ＩＣが形成されている（図示略）。また、基板１表面は、ＳｉＮまたはＳｉＯ２等のパッシベーション膜（図示略）を形成したものが好ましい。このパッシベーション膜は、膜厚が例えば０．１〜０．５μｍである。形成方法としては、例えば、ＬＰ−ＣＶＤ法等が挙げられる。
また、基板１は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。基板１が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することにより、複数の半導体チップを得ることができる。
【００１６】
配線２としては、導電性に優れる材料が好ましい。このような材料としては、例えば、ＣｕやＡｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が挙げられる。その厚さは、例えば１〜２０μｍで、これにより十分な導電性が得られる。
また、配線２は、誘導素子を有していてもよい。誘導素子としては、例えば、対称型誘導素子、メアンダ型誘導素子、スパイラル型誘導素子等が挙げられる。
配線２の交差部において、配線２は下から順に第一配線２ｂと第二配線２ａとからなる。
第一配線２ｂは、第一シード層９ａを介して配し、その間に第二シード層９ｂを配している。
配線２が誘導素子を形成している場合、第一配線２ｂは、スパイラル配線の交差部のアンダーパスを形成し、第二配線２ａは、該誘導素子のスパイラル配線を形成している。
図示例では、第二配線２ａは、第一配線２ｂに対して直角に交差しているが、第一配線２ｂと第二配線２ａが交差する角度は、特に限定されるわけではない。
【００１７】
絶縁樹脂層３としては、例えばポリイミド樹脂、エポキシ樹脂、シリコン樹脂等が挙げられ、その厚さは、所要の絶縁性を具備可能な厚さに設定でき、例えば５〜５０μｍである。
【００１８】
シード層９（第一シード層９ａ及び第二シード層９ｂ）としては、例えばＣｕ（銅）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ｓｉ（シリコン）、Ａｕ（金）やこれらの合金などを適宜選択して用いることができ、その厚さは、例えば、１０〜１００ｎｍである。
【００１９】
以上のような構造を有する第一配線２ｂと第二配線２ａとの交差部において、従来用いられたビアやパッドを必要としない。そのため、基板１上においてより狭い範囲で第一配線２ｂと第二配線２ａとを交差することが可能となる。従って、より自由度を高く基板１上に配線２を設計することが可能となる。特に、配線２が複数の交差部を有する対称型誘導素子を形成する場合、より緻密にスパイラル配線形成することが可能となる。従って、誘導素子の小型化、及び該誘導素子の磁束密度の向上を図ることができる。
また、従来のように配線とパッド、パッドとビア間に界面が存在しないので、配線抵抗を小さくすることが可能である。従って、配線を通じて流れる電流、電圧の安定化が図れ、消費電力を低減することができる。また、配線遅延も低減することから、クロックスキューを低減することが可能である。
【００２０】
また、基板１との積層方向において、交差部を除いた第一配線の上面と、第二配線２ａの上面とは絶縁樹脂層３から露呈し、第一配線２ｂの上面、第二配線２ａの上面、及び絶縁樹脂層３の上面を略一面とすることができる。ここで、略一面とは、第一配線２ｂの上面と絶縁樹脂層３の上面との境界で生じる段差が０．１μｍ以下で、かつ第二配線２ａの上面と絶縁樹脂層３の上面との境界で生じる段差が０．１μｍ以下であることを意味する。また、一面とは、例えば平面であってもよく、曲面等であってもよい。
このように、基板１との積層方向において第一配線２ｂの上面、第二配線２ａの上面、及び絶縁樹脂層３の上面が略一面をなすことにより、基板１を多層としたとき、各基板同士の間隔が接合面内で一定となり、均一な接合を得ることができる。これにより、各基板同士の電気的な接続不良や位置ずれ等が抑制され、接続信頼性の向上が図れる。
【００２１】
次に、本発明の製造方法について、図面を参照して説明する。
図２〜図８は、本発明の製造方法を模式的に示した断面工程図である。図２〜図８中、（ａ）は、第一配線２ｂの長手方向における縦断面図、（ｂ）は、第二配線２ａの長手方向における縦断面図を示している。
【００２２】
まず、基板１の一面に、第一シード層９ａを例えば蒸着やスパッタ等により形成し、図２（ａ）、（ｂ）に示すように、基板１の一面に配した第一シード層９ａ上に第一配線２ｂを例えば電解銅めっき法等により形成する。
なお、不要な領域のシード層９ａを除去するためには、エッチング液を用いるエッチング法以外に、プラズマを用いるドライエッチング法も利用できる。
【００２３】
次に、図３（ａ）、（ｂ）に示すように、基板１または第一配線２ｂを覆うように、絶縁性の液状樹脂を例えばスピンコート法、キャスティング法、ディスペンス法等により塗布し、その後、塗布樹液層を加熱して硬化させ、絶縁樹脂層３を形成する。
【００２４】
次に、２種類のフォトマスクを用いて、第一配線２ｂ及び第二配線２ａのパターンを形成する。
まず、１枚目のフォトマスクを用いて、図４（ａ）、（ｂ）に示すような凹部３ａ、３ｂをフォトリソグラフィにより絶縁樹脂層３に形成する。
【００２５】
次に、２枚目のフォトマスクを用いて、図５（ａ）、（ｂ）に示すような凹部３ｃをフォトリソグラフィにより絶縁樹脂層３に形成する。
【００２６】
次に、図６（ａ）、（ｂ）に示すように、第一配線２ｂまたは絶縁樹脂層３に第二シード層９ｂを、例えばスパッタや蒸着により形成する。
第二シード層９ｂを形成することによって、図４でパターン形成した絶縁樹脂層３上の凹部３ａに、めっき層を形成することが可能となり、また、交差部の第一配線２ｂにおいて、第二シード層９ｂが絶縁樹脂層３の下面近傍に配することとなる。
【００２７】
次に、図７（ａ）、（ｂ）に示すように、図４及び図５で形成した凹部３ａ，３ｂ，３ｃを埋めるように、第二シード層９ｂ上に例えば電解銅めっき法等によりめっき層８を形成する。
【００２８】
最後に、図８（ａ）、（ｂ）に示すように、Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）等により、メッキ層８を研磨し、余分なめっき層８や第二シード層９ｂを除去することで、第二配線２ａと第一配線２ｂとで交差部を形成した半導体パッケージが完成する。
ＣＭＰ等により研磨する際、研磨剤及び研磨液は、通常用いられるものであれば特に限定されるものではなく、使用するめっき層８及び第二シード層９ｂの材料等を考慮して、適宜選択して用いることができる。
【００２９】
以上のように、シード層と導電部とを繰り返して形成する製造工程を有する半導体パッケージの製造方法において、従来のようなビアやパッドを第一配線２ｂと第二配線２ａとの交差部に必要としない。そのため、第一配線２ｂと第二配線２ａとの交差部に要する基板１上の領域を低減して作製することができる。従って、基板１上に自由度を高く配線２を設計・作製することができ、特に、配線２により誘導素子を形成する場合、該誘導素子のスパイラル配線をより近接して作製することが可能である。故に、小型で、かつ、単位面積当たりの磁束密度の向上した誘導素子を形成することが可能となる。
また、第一配線２ｂ第二配線２ａとの交差部にビアやパッドを必要としないため、製造工程を簡便にすることができる。
更に、ビアやパッドを必要としないことから、第一配線２ｂとパッド、パッドとビア間に界面が存在しないため、配線の交差部を低抵抗で形成することができる。よって、配線での消費電力、配線遅延が低減した半導体パッケージを形成することが可能となる。
また、絶縁樹脂層３の厚さ及び第二配線２ａのめっき法により成長させる量を調節することにより、第一配線２ｂと第二配線２ａとの交差部の間の距離を簡便に調節することができる。そのため、第一配線２ｂと第二配線２ａとのクロストークノイズの発生等を低減することができる。
【産業上の利用可能性】
【００３０】
本発明は、配線の交差部を有した半導体パッケージに適用でき、特に、ＷＬＰで形成する対称型誘導素子の配線の交差部に適用することによって、磁束密度の向上した誘導素子を得ることが可能である。また、配線の交差部が低抵抗であるため、微弱電流を流す半導体パッケージや、高周波を用いる半導体パッケージにも適用できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第一実施形態に係る模式図である。
【図２】本発明の第一実施形態に係る第一断面工程図である。
【図３】本発明の第一実施形態に係る第二断面工程図である。
【図４】本発明の第一実施形態に係る第三断面工程図である。
【図５】本発明の第一実施形態に係る第四断面工程図である。
【図６】本発明の第一実施形態に係る第五断面工程図である。
【図７】本発明の第一実施形態に係る第六断面工程図である。
【図８】本発明の第一実施形態に係る第七断面工程図である。
【図９】対称型インダクタの上面図である。
【図１０】ＷＬＰにより形成した従来の対称型インダクタの上面図である。
【図１１】従来のＷＬＰにおける配線の交差部の構造を示す模式図である。
【符号の説明】
【００３２】
１、１１  基板、２、１２  配線、２ｂ、１２ｂ  第一配線、２ａ、１２ａ  第二配線、３、１３  絶縁樹脂層、３ａ、３ｂ、３ｃ  凹部、８  めっき層、９ａ  第一シード層、９ｂ  第二シード層、１４  パッド、１５  ビア。
【図１】
2009043898.tif 000003
【図２】
2009043898.tif 000004
【図３】
2009043898.tif 000005
【図４】
2009043898.tif 000006
【図５】
2009043898.tif 000007
【図６】
2009043898.tif 000008
【図７】
2009043898.tif 000009
【図８】
2009043898.tif 000010
【図９】
2009043898.tif 000011
【図１０】
2009043898.tif 000012
【図１１】
2009043898.tif 000013