(57)【要約】【課題】  特に、従来に比べてピエゾ素子に対する遮光効果を高め、正確な出力を得ることが可能なピエゾ抵抗型物理量センサ及びその製造方法を提供することを目的としている。【解決手段】  圧力を受けて変位するダイアフラム８の表面に不純物を注入して形成された不純物半導体層で構成され、ダイアフラムの変位に応じて抵抗値が変化する複数のピエゾ素子Ｃ〜Ｆが形成される。各ピエゾ素子Ｃ〜Ｆの上方には絶縁層を介して個別に金属膜１９が対向配置されており、平面視にて、各金属膜１９は、対向するピエゾ素子Ｃ〜Ｆよりも外方向にはみ出す大きさで形成されている。【選択図】図１
2009180622.tif 000002
【特許請求の範囲】
【請求項１】
物理量の変化に応じて変位するシリコンで形成された変位領域と、前記変位領域の表面に前記変位領域の変位に応じて抵抗値が変化する複数のピエゾ素子とを有し、
各ピエゾ素子の上方には絶縁層を介して個別に金属膜が対向配置されており、平面視にて、各金属膜は、対向する前記ピエゾ素子よりも外方向にはみ出す大きさで形成されていることを特徴とするピエゾ抵抗型物理量センサ。
【請求項２】
前記ピエゾ素子は、前記変位領域の表面に不純物を注入して形成された不純物半導体層で構成される請求項１記載のピエゾ抵抗型物理量センサ。
【請求項３】
前記変位領域は圧力を受けて変位するダイアフラムであり、前記ダイアフラムの変位に応じて抵抗値が変化する前記ピエゾ素子が前記ダイアフラムの表面に配置され、各ピエゾ素子がブリッジ接続されている請求項１又は２に記載のピエゾ抵抗型物理量センサ。
【請求項４】
前記ダイアフラムの周囲にはシリコンで形成された圧力が作用しても変位しない固定領域が設けられており、前記固定領域の表面には、不純物を注入して形成された不純物半導体層を備えてブリッジ回路に組み込まれる、ブリッジ抵抗調整用の第１調整抵抗、あるいは、温度特性調整用の第２調整抵抗、又は、前記第１調整抵抗及び前記第２調整抵抗が形成されており、各調整抵抗の上方にも前記絶縁層を介して個別に前記金属膜が対向配置されており、平面視にて、各金属膜は、対向する前記調整抵抗に対して少なくとも前記固定領域表面に露出する前記不純物半導体層よりも外方向にはみ出す大きさで形成されている請求項３記載のピエゾ抵抗型物理量センサ。
【請求項５】
以下の工程を備えることを特徴とするピエゾ抵抗型物理量センサの製造方法。
物理量の変化に応じて変位するシリコンで形成された変位領域を複数形成可能なウエハ状の基板を用意し、前記基板の表面に、前記変位領域の変位に応じて抵抗値が変化する複数組のピエゾ素子を形成する工程、
各ピエゾ素子の上方に絶縁層を介して個別に金属膜を対向配置し、このとき、平面視にて、各金属膜を、対向する前記ピエゾ素子よりも外方向にはみ出す大きさで形成する工程、
ウエハ状態で出力特性検査を行う工程、
前記基板をカットしてチップ化する工程。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、ＭＥＭＳ技術を用いて形成されたピエゾ抵抗型物理量センサ及びその製造方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ（微小電気機械システム：Micro ElectroMechanical System）技術を用いて形成された圧力センサには、ダイアフラムの歪みに応じて抵抗値が変化するピエゾ素子を用いたピエゾ抵抗型圧力センサが知られている。
【０００３】
ピエゾ抵抗型圧力センサはパッケージ内に収納され、パッケージ内には特許文献１にもあるようにゲル状のシリコーンよりなるポッティング材が充填される。
【０００４】
下記特許文献１では、ゲル状のシリコーン内にカーボン粉末が添加さて光遮蔽体を構成している。これによりピエゾ素子に光電効果が生じないとしている。
【０００５】
特許文献２に記載された発明でも圧力センサにおいて、遮光性を呈するフィラーが混入されたゲル状のシリコーンを用いている。
【０００６】
しかしながら特許文献１及び特許文献２のようにパッケージ内に充填するポッティング材に遮光性を持たせる方法では、十分な遮光効果が得られず、正確な出力を出力を得ることができなかった。
【０００７】
また遮光効果を高めるにはポッティング材をより多く充填しなければならなくなり、小型化が困難となった。また、ポッティング材の充填量が多くなり、さらにゲル状のシリコーン内にフィラーを混入したポッティング材を使用しなければならず製造費用が高価になる問題があった。
【０００８】
また、ポッティング材にカーボン粉末等を添加して着色してしまうと、圧力センサのダイアフラム等の表面状態をポッティング材の充填後は確認できない問題があった。
【０００９】
さらに、圧力センサの出力状態（中点電位の測定等）を製造過程中の例えばウエハ状態の段階で測定しても、その後、チップ化し、さらに各圧力センサをパッケージ内に収納し、遮光性のあるポッティング材を充填するまでの間にピエゾ素子の光電効果により出力特性を正しく評価できなかった。
【特許文献１】実開昭６２−５１７６５号公報
【特許文献２】特開平４−３２６０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで本発明は上記従来の課題を解決するためのものであり、特に、従来に比べてピエゾ素子に対する遮光効果を高め、出力を正確に得ることができ、また製造過程で出力特性を正しく評価することが可能なピエゾ抵抗型物理量センサ及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
本発明におけるピエゾ抵抗型物理量センサは、
物理量の変化に応じて変位するシリコンで形成された変位領域と、前記変位領域の表面に前記変位領域の変位に応じて抵抗値が変化する複数のピエゾ素子とを有し、
各ピエゾ素子の上方には絶縁層を介して個別に金属膜が対向配置されており、平面視にて、各金属膜は、対向する前記ピエゾ素子よりも外方向にはみ出す大きさで形成されていることを特徴とするものである。
【００１２】
本発明では、遮光率が高い金属膜を各ピエゾ素子の上方に絶縁層を介して個別に対向配置している。また、各金属膜は、平面視にて、対向するピエゾ素子よりも外方向にはみ出す大きさで形成されている。よって従来に比べて効果的にピエゾ素子に対する遮光効果を高めることができ、したがって、ピエゾ素子の光電効果を効果的に抑制できる。また金属膜は各ピエゾ素子の上方に個別に対向配置される。すなわち金属膜は、ピエゾ素子が形成されていない変位領域上の全面を覆っていない。これにより物理量の変化に対する変位領域の変位を阻害せず、また変位領域に対し金属膜との熱膨張差に起因する歪みを与えないように出来る。また、パッケージ化する前のチップ（ピエゾ抵抗型物理量センサ）の状態でピエゾ素子に対する遮光性を十分に備えており、またパッケージ内にポッティング材を充填しない構成のものに対しても効果的に遮光効果を発揮できる。以上により、従来に比べて正確な出力を得ることが可能となる。
【００１３】
本発明は、前記ピエゾ素子が、前記変位領域の表面に不純物を注入して形成された不純物半導体層で構成されるものに好適に適用される。
【００１４】
本発明では、前記変位領域は圧力を受けて変位するダイアフラムであり、前記ダイアフラムの変位に応じて抵抗値が変化する前記ピエゾ素子が前記ダイアフラムの表面に配置され、各ピエゾ素子がブリッジ接続されているピエゾ抵抗型圧力センサに適切に適用できる。
【００１５】
また本発明では、前記ダイアフラムの周囲にはシリコンで形成された圧力が作用しても変位しない固定領域が設けられており、前記固定領域の表面には、不純物を注入して形成された不純物半導体層を備えてブリッジ回路に組み込まれる、ブリッジ抵抗調整用の第１調整抵抗、あるいは、温度特性調整用の第２調整抵抗、又は、前記第１調整抵抗及び前記第２調整抵抗が形成されており、各調整抵抗の上方にも前記絶縁層を介して個別に前記金属膜が対向配置されており、平面視にて、各金属膜は、対向する前記調整抵抗に対して少なくとも前記固定領域表面に露出する前記不純物半導体層よりも外方向にはみ出す大きさで形成されていることが好ましい。これにより、各調整抵抗の光電効果を抑制でき、より正確な出力を得ることができる。
【００１６】
本発明におけるピエゾ抵抗型物理量センサの製造方法は、以下の工程を備えることを特徴とするものである。
【００１７】
物理量の変化に応じて変位するシリコンで形成された変位領域を複数形成可能なウエハ状の基板を用意し、前記基板の表面に、前記変位領域の変位に応じて抵抗値が変化する複数組のピエゾ素子を形成する工程、
各ピエゾ素子の上方に絶縁層を介して個別に金属膜を対向配置し、このとき、平面視にて、各金属膜を、対向する前記ピエゾ素子よりも外方向にはみ出す大きさで形成する工程、
ウエハ状態で出力特性検査を行う工程、
前記基板をカットしてチップ化する工程。
【００１８】
本発明では、各ピエゾ素子上に絶縁層を介して個別に金属膜を対向配置し、このとき、各金属膜を、対向するピエゾ素子よりも外方向にはみ出す大きさで形成する。このため本発明の製造方法によれば、従来に比べて効果的にピエゾ素子に対する遮光効果を高めることができ、したがって、ピエゾ素子の光電効果を効果的に抑制できる。
【００１９】
また本発明では、金属膜を各ピエゾ素子の上方に個別に対向配置しているので、金属膜に覆われていないセンサ表面の状態を金属膜の形成後に確認することが可能である。
【００２０】
また従来のようにパッケージ内に充填するポッティング材に遮光性を持たせた構成では、チップ化する前のウエハ状態でセンサの出力特性を測定しても、その後、ポッティング材を充填するまでの間にピエゾ素子の光電効果により出力特性が変化する可能性があった。これに対して本発明では、ウエハ状態で金属膜によりピエゾ素子に対する遮光性を備えているため、ウエハ状態で出力特性検査を正しく評価できる。よって、製造工程の簡略化、及び歩留まりの向上を図ることが可能になる。
【発明の効果】
【００２１】
本発明のピエゾ抵抗型物理量センサによれば、従来に比べてピエゾ素子に対する遮光効果を高め、正確な出力を得ることが可能である。また製造過程で出力特性を正しく評価できる。
【発明を実施するための最良の形態】
【００２２】
図１は、第１実施形態におけるピエゾ抵抗型圧力センサの平面図、図２は、図１に示すＡ−Ａ線に沿って切断し矢印方向から見たときのピエゾ抵抗型圧力センサの断面図、図３は、図１に示すＢ−Ｂ線に沿って切断し矢印方向から見たときのピエゾ抵抗型圧力センサの部分拡大断面図、図４は、第２実施形態におけるピエゾ抵抗型圧力センサの平面図、図５は、第１調整抵抗の部分をＩ−Ｉ線に沿って切断し矢印方向から見た部分拡大断面図、図６は第２実施形態の圧力センサの回路図、である。
【００２３】
図１，図４に示すピエゾ抵抗型圧力センサ１，４０は、例えば、絶対圧検知用（すなわちキャビティ内が真空である）である。
【００２４】
図１，図２に示すピエゾ抵抗型圧力センサ１は、ベース基板２と、ベース基板２の上に接合されたＳＯＩ基板３とを備えて構成される。ＳＯＩ（Silicon on Insulator）基板３は、下側シリコン基板４と上側シリコン基板６と、下側シリコン基板４と上側シリコン基板６との間に位置するＳｉＯ2膜５との積層構造である。
【００２５】
図２に示すように下側シリコン基板４にはキャビティ（凹部）７が形成される。キャビティ７の上側に位置するＳｉＯ2膜５及び上側シリコン基板６によりダイアフラム８が形成されている。キャビティ７及びダイアフラム８は平面視にてピエゾ抵抗型圧力センサ１の略中央位置に形成され、キャビティ７及びダイアフラム８の平面視形状は略矩形状である（図１参照）。
【００２６】
ダイアフラム８の周囲は上側シリコン基板６に圧力が作用しても歪みが生じない固定領域９である（図１参照）。
【００２７】
ダイアフラム８の４辺の各縁部の略中央には、ピエゾ素子Ｃ〜Ｆが形成される。各ピエゾ素子Ｃ〜Ｆはブリッジ接続される。図１に示すように、第１ピエゾ素子Ｃと第２ピエゾ素子Ｄとが第１の出力パッド１１を介して直列接続される。また、第３ピエゾ素子Ｅと第４ピエゾ素子Ｆとが第２の出力パッド１２を介して直列接続される。
【００２８】
第１ピエゾ素子Ｃと第３ピエゾ素子Ｅは入力パッド１３を介して、及び、第２ピエゾ素子Ｄと第４ピエゾ素子Ｆはグランドパッド１４を介して、夫々接続される。各ピエゾ素子Ｃ〜Ｆに接続される配線層１０は固定領域９上に延出形成され、各パッド１１〜１４は固定領域９の四隅に設けられている。配線層１０や各パッド１１〜１４はスパッタやメッキによりＡｕやＡｌ等の良導体で形成される。
【００２９】
各ピエゾ素子Ｃ〜Ｆは、ダイアフラム８が圧力を受けて歪んだときに、第２ピエゾ素子Ｃ及び第３ピエゾ素子Ｅは抵抗値が大きくなるように、また第１ピエゾ素子Ｃ及び第４ピエゾ素子Ｆは抵抗値が小さくなるように、配置されている。
【００３０】
図２に示すように、上側シリコン基板６上には、絶縁層１８が形成され、図１〜図３に示すように、各ピエゾ素子Ｃ〜Ｆの上方には絶縁層１８を介して個別に金属膜１９が対向配置されている。
【００３１】
各ピエゾ素子Ｃ〜Ｆは上側シリコン基板６の表面に不純物（例えばホウ素）が注入されたＰ型の不純物半導体層で構成される。
【００３２】
絶縁層１８の材質や層構成については特に限定しない。後で図３を用いてこの実施形態における絶縁層１８の構成を説明する。
【００３３】
金属膜１９は、図１では斜線で示されている。図１に示すように平面視にて、金属膜１９は、対向するピエゾ素子Ｃ〜Ｆに対して外方向にはみ出す大きさで形成される。ピエゾ素子Ｃ〜Ｆの幅寸法をＴ１、金属膜１９の幅寸法をＴ２、ピエゾ素子Ｃ〜Ｆの長さ寸法をＬ１、金属膜１９の長さ寸法をＬ２としたとき、Ｔ２／Ｔ１、及びＬ２／Ｌ１は、１．２〜２の範囲内であることが好適である。具体的には、ピエゾ素子Ｃ〜Ｆの幅寸法Ｔ１は１０〜１００μｍ、金属膜１９の幅寸法Ｔ２は、１２〜２００μｍ、ピエゾ素子Ｃ〜Ｆの長さ寸法Ｌ１は、２０〜１００μｍ、金属膜１９の長さ寸法Ｌ２は、２４〜２００μｍである。金属膜１９の膜厚Ｈ１（図３参照）は０．０５〜０．５μｍ程度である。金属膜１９は、Ａｌ、Ｃｒ、Ｒｕ、Ｔｉ、Ｗ等でスパッタ成膜あるいはメッキにて形成される。金属膜１９は膜応力が小さいＡｌで形成されることがより好適である。
【００３４】
図３では代表して第３ピエゾ素子Ｅ部分の断面図形状が示されている。他のピエゾ素子も同じ断面形状である。図３に示すように、第３ピエゾ素子Ｅは、シリコンで形成されたダイアフラム８の表面に不純物（例えばホウ素）が注入されたＰ型の不純物半導体層１５で構成される。図３に示すように不純物半導体層１５上には、例えばＳｉＯ2で形成された第１の絶縁層１６、及び例えばＡｌ2Ｏ3で形成された第２の絶縁層１７が重ねて形成される。第１の絶縁層１６の膜厚は例えば０．２μｍ、第２の絶縁層１７の膜厚は例えば０．２μｍである。なお、第１の絶縁層１６及び第２の絶縁層１７は上側シリコン基板６上の全面に形成される。第１の絶縁層１６及び第２の絶縁層１７には連通するコンタクトホールＧが形成される。そして不純物半導体層１５と電気的に接続される例えばＡｌで形成された配線層１０が第２の絶縁層１７上からコンタクトホールＧ内にまで延出して形成される。配線層１０の第２の絶縁層１７上での膜厚は例えば０．８μｍである。配線層１０との接触抵抗を下げるために不純物半導体層１５と配線層１０との間の上側シリコン基板６の表面には部分的に、不純物半導体層１５よりも不純物濃度（ドープ量）が高いＰ+型の不純物半導体層による接続層５０が形成されている。接続層５０は、不純物半導体層１５よりも抵抗率が小さい。
【００３５】
例えば、不純物半導体層１５の不純物濃度（ドープ量）は、８ｅ17ｃｍ-3程度であり、接続層５０の不純物濃度（ドープ量）は、４ｅ20ｃｍ-3程度である。
【００３６】
図３に示すように、配線層１０上及び第２の絶縁層１７上にはＳｉ−Ｎで形成された保護層５１が形成される。保護層５１の膜厚は例えば１．１μｍである。第１の絶縁層１６、第２の絶縁層１７及び保護層５１にて絶縁層１８が構成される。そして各ピエゾ素子Ｃ〜Ｆと高さ方向にて対向する保護層５１上に上記した金属膜１９が形成されている。
図４に示す第２実施形態のピエゾ抵抗型圧力センサ４０では、各ピエゾ素子Ｃ〜Ｆはダイアフラム８の表面にＰ+型の不純物半導体層を備えて形成される。図４に示す実施形態では、各ピエゾ素子Ｃ〜Ｆは、３本のＰ+型の不純物半導体層２０が間隔を空けて並設され、各不純物半導体層２０が、Ｐ++型の不純物半導体層２１にて連結されたミアンダ形状で形成される。各不純物半導体層２０は、細長形状で形成される。不純物半導体層２１の不純物濃度（ドープ量）は、不純物半導体層２０の不純物濃度（ドープ量）よりも大きい。例えば、Ｐ+型の不純物半導体層２０の不純物濃度（ドープ量）は、１０18ｃｍ-3程度であり、Ｐ++型の不純物半導体層２１の不純物濃度（ドープ量）は、１０20ｃｍ-3程度である。不純物半導体層２１のほうが不純物半導体層２０よりも抵抗率が小さい。
【００３７】
各ピエゾ素子Ｃ〜Ｆを構成する不純物半導体層２０の長手方向の向きは、ダイアフラム８が圧力を受けて歪んだときに、第２ピエゾ素子Ｄ及び第３ピエゾ素子Ｅは抵抗値が大きくなるように、また第１ピエゾ素子Ｃ及び第４ピエゾ素子Ｆは抵抗値が小さくなるように、規制されている。
【００３８】
図４に示すように、ミアンダ形状で形成された各ピエゾ素子Ｃ〜Ｆの両端には、Ｐ++型の不純物半導体層からなる一対の配線層２５，２６が接続されている。各配線層２５，２６は、ブリッジ抵抗調整のためにアスペクト比が規制されている。一対の配線層２５，２６のうち一方の配線層２５は他方の配線層２６よりもダイアフラム８の端からダイアフラム８の中心方向へ離れた側のピエゾ素子Ｃ〜Ｆの端部に接続されるため引き出し長さが長くなる。また図１のように配線層２５の幅寸法は配線層２６の幅寸法よりも大きく形成されている。
【００３９】
図４に示すように少なくとも一方の配線層２５の一部は、ダイアフラム８の表面に延出して形成されている。
【００４０】
図４，図６に示すように、圧力を受けても歪まない固定領域９の表面には、第１ピエゾ素子Ｃと第２ピエゾ素子Ｄとの接続配線間、及び第３ピエゾ素子Ｅと第４ピエゾ素子Ｆとの接続配線間に夫々２個ずつ、Ｐ+型の不純物半導体層を備えて構成され、各ピエゾ素子Ｃ〜Ｆと直列接続されるブリッジ抵抗調整用としての第１調整抵抗２８が形成されている。各第１調整抵抗２８の抵抗値は、２０〜３５Ω程度である。
【００４１】
図４，図６に示すように、第１の出力パッド１１は、第１ピエゾ素子Ｃと一方の第１調整抵抗２８との接続配線間、第２ピエゾ素子Ｄと他方の第１調整抵抗２８との接続配線間、及び各第１調整抵抗２８の接続配線間の夫々に設けられる。すなわち第１の出力パッド１１は合計で３個設けられる。
【００４２】
また、図４，図６に示すように、第２の出力パッド１２は、第３ピエゾ素子Ｅと一方の第１調整抵抗２８との接続配線間、第４ピエゾ素子Ｆと他方の第１調整抵抗２８との接続配線間、及び各第１調整抵抗２８の接続配線間の夫々に設けられる。すなわち第２の出力パッド１２は合計で３個設けられる。
【００４３】
外部回路（図示しない）と、どの第１の出力パッド１１及び第２の出力パッド１２とを接続するかを、ブリッジ抵抗調整の観点から適宜選択できる。この実施形態では、第１の出力パッド１１及び第２の出力パッド１２の接続選択に基づくブリッジ抵抗調整では調整しきれない微調整を上記したＰ++型の不純物半導体層より成る配線層２５，２６のアスペクト比の調整にて行っている。
【００４４】
第１調整抵抗２８は、図５に示す断面構造で形成される。図５に示すように、上側シリコン基板６の表面６ａ下には、不純物（例えばホウ素）がドープされて、Ｐ++型の不純物半導体層より成る接続層３５，３５と、接続層３５の間に介在するＰ+型の不純物半導体層３６とが形成される。例えば、接続層３５は平面視にて略矩形状であり、不純物半導体層３６は平面視にて接続層３５間の隙間に細長形状にて形成される。
【００４５】
不純物半導体層３６上及び接続層３５上には図３で説明した第１の絶縁層１６及び第２の絶縁層１７が積層されている。絶縁層１７には接続層３５と対向する位置にコンタクトホールＧが形成され、コンタクトホールＧに例えばＡｌより成る一対のパッド４３が形成される。例えばパッド４３は平面視にて略矩形状で形成される。パッド４３上には図３で説明した保護層５１が形成される。
【００４６】
第１調整抵抗２８のパッド４３，４３間の抵抗値は、第１調整抵抗２８で最も抵抗値が大きい不純物半導体層３６の抵抗値が支配的となっている。
【００４７】
さらに図４に示す実施形態では、固定領域９の表面には、第２ピエゾ素子Ｄとグランドパッド１４との接続配線間、及び第３ピエゾ素子Ｅと入力パッド１３との接続配線間に、夫々、１個ずつ、Ｐ+型の不純物半導体層を備えて構成され、第２ピエゾ素子Ｄ及び第３ピエゾ素子Ｅと直列接続される温度特性調整用の第２調整抵抗３０が形成されている（図６も参照）。
【００４８】
第２調整抵抗３０の抵抗値は、４０〜５０Ω程度である。第２調整抵抗３０の抵抗値は第１調整抵抗２８の抵抗値より大きいことが好ましい。第２調整抵抗３０の構造も図５に示す第１調整抵抗２８の構造と同じだが、例えば、図５に示す不純物半導体層３６のアスペクト比を調整して、第２調整抵抗３０の抵抗値を、第１調整抵抗２８の抵抗値より大きくなるよう調整する。
【００４９】
第２調整抵抗３０を、ダイアグラム３が圧力を受けて歪んだときに抵抗値が増大する第２ピエゾ素子Ｄとグランドパッド１４の接続配線間、及び第３ピエゾ素子Ｅと入力パッド１３の接続配線間に挿入することで温度特性が従来よりも改善することがわかっている。
【００５０】
図４，図５に示す実施形態では、各ピエゾ素子Ｃ〜Ｆの上方のみならず、第１調整抵抗２８及び第２調整抵抗３０の上方にも絶縁層１８を介して金属膜１９が形成されている。図４では金属膜１９を斜線で示している。
【００５１】
図４に示すように平面視にて金属膜１９は、対向する第１調整抵抗２８及び第２調整抵抗３０に対して外方向にはみ出す大きさで形成される。ただし図５の構成では、金属から成るパッド４３にて、その下の接続層３５に対する遮光性は高いため、金属膜１９は、パッド４３から露出している不純物半導体層３６に対して外方向にはみ出す程度の大きさであってもよい。
【００５２】
また図４に示す実施形態では、各ピエゾ素子Ｃ〜Ｆの両端に接続されるＰ++型の不純物半導体層より成る配線層２５，２６の上方の一部にのみ金属膜１９が対向配置されている構成であるが、金属膜１９は配線層２５，２６の上方全体に対向配置されることがより好適である。
【００５３】
上記した本実施形態のピエゾ抵抗型圧力センサ１，４０では、遮光率が高い金属膜１９を各ピエゾ素子Ｃ〜Ｆの上方に絶縁層１８を介して個別に対向配置している。また、各金属膜１９は、平面視にて、対向するピエゾ素子Ｃ〜Ｆよりも外方向にはみ出す大きさで形成されている。よって従来に比べて効果的にピエゾ素子Ｃ〜Ｆに対する遮光効果を高めることができ、したがって、ピエゾ素子Ｃ〜Ｆの光電効果を効果的に抑制できる。また金属膜１９は各ピエゾ素子Ｃ〜Ｆの上方に個別に対向配置される。すなわち金属膜１９は、ピエゾ素子Ｃ〜Ｆが形成されていないダイアフラム（変位領域）８の上方の全面を覆っていない。これにより圧力が作用したときのダイアフラム変位を阻害せず、また、ダイアフラム８に対し金属膜１９との熱膨張差に起因する歪みを与えないように出来る。また、パッケージ化する前のチップ（ピエゾ抵抗型圧力センサ１，４０）の状態でピエゾ素子Ｃ〜Ｆに対する遮光性を十分に備えており、またパッケージ内にポッティング材を充填しない構成のものに対しても効果的に遮光効果を発揮できる。以上により、従来に比べて正確な出力を得ることが可能となる。
【００５４】
ピエゾ素子Ｃ〜Ｆは、ダイアフラム８の表面に不純物を注入して形成された不純物半導体層で構成される以外のものでもよいが、ピエゾ素子Ｃ〜Ｆを不純物半導体層で形成した構成に対して金属膜１９による光電効果の抑制を効果的に発揮できる。
【００５５】
図７は、本実施形態におけるピエゾ抵抗型圧力センサの製造方法の工程フロー図である。
【００５６】
まずウエハ状のＳＯＩ基板を用意する。図７の（１）の工程では、ＳＯＩ基板の上側シリコン基板の表面に複数のダイアフラムに対応した複数組のピエゾ素子Ｃ〜Ｆを形成する。ピエゾ素子Ｃ〜Ｆを上側シリコン基板の表面に不純物（例えばホウ素）を注入してＰ型の不純物半導体層にて形成する。
【００５７】
次に図７の（２）の工程では、ＳＯＩ基板の下側シリコン基板に複数のキャビティ７をボッシュプロセスにて形成する。これによりＳＯＩ基板を構成するＳｉＯ２膜及び上側シリコン基板に複数のダイアフラム（変位領域）を形成する。またＳＯＩ基板に図２に示すベース基板２を例えば常温接合する。このときキャビティ７内を真空状態にする。
【００５８】
続いて図７の（３）の工程では、ＳＯＩ基板の上側シリコン基板の表面に絶縁層１８を形成し、各ピエゾ素子Ｃ〜Ｆの上方に金属膜１９を個別に対向配置させる。例えば絶縁層１８上にレジスト層を形成し、レジスト層に金属膜１９の形状の抜きパターンを形成し、抜きパターン内に金属膜１９を成膜し、最後にレジスト層を除去する。これにより所定形状の金属膜１９を形成できる。また平面視にて、各金属膜１９を、対向するピエゾ素子Ｃ〜Ｆよりも外方向にはみ出す大きさで形成する。また図４に示すピエゾ抵抗型圧力センサ４０を形成するには、この工程と同じ工程時に、第１調整抵抗２８及び第２調整抵抗３０の上方にも絶縁層１８を介して個別に金属膜１９を形成する。
【００５９】
続いて図７の（４）の工程では、ウエハ状態でセンサの出力特性を検査を行う。具体的には、ブリッジ回路の中点電位や差動出力を測定する。
【００６０】
続いて図７の（５）の工程では、ＳＯＩ基板をダイシングカットしチップ化する。
【００６１】
続いて図７の（６）の工程で、上記した出力特性等を含むチップ検査を行い、各圧力センサをパッケージ内に設置し、圧力センサの各パッドとパッケージ側の外部回路間をワイヤボンディングにて電気的に接続し、さらに図７の（７）の工程では、パッケージ内に必要があればゲル状のシリコーンからなるポッティング材を充填する。最後に図７の（８）の工程では、上記した出力特性等を含む出荷検査を行う。なお、図７の（６）及び図７の（８）の工程については、双方の検査を行ってもよいし、どちらか一方の検査を行うだけでもよい。
【００６２】
本実施形態では、各ピエゾ素子Ｃ〜Ｆ上に絶縁層１８を介して個別に金属膜１９を対向配置し、このとき、各金属膜１９を、対向するピエゾ素子Ｃ〜Ｆよりも外方向にはみ出す大きさで形成する。このため本実施形態の製造方法によれば、従来に比べて効果的にピエゾ素子Ｃ〜Ｆに対する遮光効果を高めることができ、したがって、ピエゾ素子Ｃ〜Ｆの光電効果を効果的に抑制できる。
【００６３】
また本実施形態では、金属膜１９を各ピエゾ素子Ｃ〜Ｆの上方に個別に対向配置し、ダイアフラム８の上方全面を覆っていない。よって金属膜１９を設けても圧力が作用したときにダイアフラム変位を阻害しない構成に出来る。また、金属膜１９に覆われていないセンサ表面の状態を金属膜１９の形成後に確認することが可能である。
【００６４】
また従来のようにパッケージ内に充填するポッティング材に遮光性を持たせた構成では、チップ化する前のウエハ状態でセンサの出力特性を測定しても、その後、ポッティング材を充填するまでの間にピエゾ素子の光電効果により出力特性が変化する可能性があった。これに対して本実施形態では、図７の（４）のウエハ状態で金属膜１９によりピエゾ素子に対する遮光性を備えているため、ウエハ状態で出力特性検査を正しく評価できる。すなわち、その後の図７の（６）や図７の（８）の工程の検査での出力特性と、図７の（４）の工程での出力特性との誤差を小さくできる。よって、製造工程の簡略化、及び歩留まりの向上を図ることが可能になる。
【００６５】
本実施形態のピエゾ抵抗型圧力センサは絶対圧検知用の構成（すなわちキャビティ内が真空である）であるが、大気圧を基準として空気圧を検知するゲージ圧検知用であってもよい。
【００６６】
また本実施形態では、ＭＥＭＳ技術により形成されたピエゾ抵抗型の加速度センサであってもよい。
【実施例】
【００６７】
実験では、図１に示す金属膜１９を備えたピエゾ抵抗型圧力センサ（実施例）、ピエゾ型圧力センサ（金属膜１９なし）を収納するパッケージ内に充填するポッティング材に遮光性を持たせた構成（比較例１）、ピエゾ型圧力センサに金属膜１９を形成せず、またパッケージにポッティング材としてゲル状のシリコーン（遮光性なし）を充填した構成（比較例２）を夫々製造した。
【００６８】
実施例の金属膜１９にはＡｌを用いた。図１で説明したＴ２／Ｔ１は１．１５、及びＬ２／Ｌ１は、１．１であった。
【００６９】
また比較例１では、ポッティング材として、東レ・ダウコーニング（株）のＳＥ１８８０カラーマスター（混合比  樹脂：顔料＝１００：５）を使用した。ポッティング材の厚さを０．０５ｍｍとした。
【００７０】
実験では、０〜１０００００（ｌｘ）の光量をセンサに照射し、ブリッジ接続されたピエゾ素子間の出力端子からの出力値（中点電位）、及び２つの出力端子からの出力差（差動電位）、及び出力変化率を測定した。出力変化率は光量が０（ｌｘ）のときの出力値を基準としている。なお以下の表１には一方の出力端子からの出力値のみが示されている。
【００７１】
【表１】
2009180622.tif 000003
【００７２】
図８は、各試料における光量と出力値との関係、図９は、各試料における光量と出力変化との関係を示すグラフである。図８及び図９に示すように、遮光膜が設けられていない比較例２は光量が大きくなるにつれて出力変化が大きくなった。太陽光が１０００００（ｌｘ）程度であるため、遮光膜が設けられていない比較例２では、太陽光により大きな出力変化が生じることがわかった。
【００７３】
一方、ポッティング材に遮光性を持たせた比較例１では、比較例２よりも出力変化を小さく抑えることができるが、実施例ほどではなく、太陽光により１％弱の出力変化があることがわかった。
【００７４】
これに対して金属膜を設けた本実施例では、出力変化を比較例１及び比較例２に比べて非常に小さく抑えることができ、遮光性に一番優れていることがわかった。
【図面の簡単な説明】
【００７５】
【図１】第１実施形態におけるピエゾ抵抗型圧力センサの平面図、
【図２】図１に示すＡ−Ａ線に沿って切断し矢印方向から見たときのピエゾ抵抗型圧力センサの断面図、
【図３】図１に示すＢ−Ｂ線に沿って切断し矢印方向から見たときのピエゾ抵抗型圧力センサの部分拡大断面図、
【図４】第２実施形態におけるピエゾ抵抗型圧力センサの平面図、
【図５】第１調整抵抗の部分をＩ−Ｉ線に沿って切断し矢印方向から見た部分拡大断面図、
【図６】第２実施形態の圧力センサの回路図、
【図７】本実施形態におけるピエゾ抵抗型圧力センサの製造方法の工程フロー図、
【図８】実施例（ピエゾ抵抗型圧力センサに金属膜を設けた構成）、比較例１（ポッティング材に遮光性を持たせた構成）、比較例２（遮光なし）の各試料における光量と出力値との関係を示すグラフ、
【図９】実施例（ピエゾ抵抗型圧力センサに金属膜を設けた構成）、比較例１（ポッティング材に遮光性を持たせた構成）、比較例２（遮光なし）の各試料における光量と出力変化率との関係を示すグラフ、
【符号の説明】
【００７６】
１、４０  ピエゾ抵抗型圧力センサ
２  ベース基板
３  ＳＯＩ基板
４  下側シリコン基板
５  ＳｉＯ2膜
６  上側シリコン基板
７  キャビティ
８  ダイアフラム
９  固定領域
１１〜１４  パッド
１５、２０、２１、３６  不純物半導体層
１６  第１の絶縁層
１７  第２の絶縁層
１８  絶縁層
１９  金属膜
３５、５０  接続層
５１  保護層
２５、２６  配線層
２８  第１調整抵抗
３０  第２調整抵抗
Ｃ〜Ｆ  ピエゾ素子
【図１】
2009180622.tif 000004
【図２】
2009180622.tif 000005
【図３】
2009180622.tif 000006
【図４】
2009180622.tif 000007
【図５】
2009180622.tif 000008
【図６】
2009180622.tif 000009
【図７】
2009180622.tif 000010
【図８】
2009180622.tif 000011
【図９】
2009180622.tif 000012