(57)【要約】      （修正有）【課題】グランドバウンスの検出が可能な集積回路を提供する。【解決手段】回路基板に実装される集積回路において、回路基板のグランド電圧と前記集積回路内部のグランド電圧とが入力される差動アンプ回路を集積回路内部に設けグランドバウンスを検出するとともに、このグランドバウンス検出部の出力を前記集積回路外部へ出力する端子を設ける。【選択図】図１
2009180502.tif 000002
【特許請求の範囲】
【請求項１】
回路基板に実装される集積回路において、
前記集積回路内部のグランドバウンスを検出するグランドバウンス検出部と、
このグランドバウンス検出部の出力を前記集積回路外部へ出力する端子と、
が設けられたことを特徴とする集積回路。
【請求項２】
前記グランドバウンス検出部は、
前記回路基板のグランド電圧と前記集積回路内部のグランド電圧とが入力される差動アンプであることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記グランドバウンス検出部は、
前記回路基板のグランド電圧と前記集積回路内部のグランド電圧とが入力される差動アンプと、
この差動アンプの出力に応じて前記グランドバウンスのノイズレベルを示す信号を出力する判定回路と、
を有することを特徴とする請求項１に記載の集積回路。
【請求項４】
前記端子は、前記集積回路の上面部に設けられたことを特徴とする請求項１乃至３のいずれかに記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に実装される集積回路に関し、さらに詳しくは、集積回路内部のグランドバウンスの検出に関するものである。
【背景技術】
【０００２】
図４は従来の集積回路の一例を示す図である。集積回路１０は、回路基板に実装されて各種の信号処理を行う、ＦＰＧＡなどの集積回路である。集積回路１０の電源端子には、回路基板上に形成される電源ラインによって電源電圧Ｖｃｃが供給される。集積回路１０のグランド端子は、回路基板上のグランド電圧ＧＮＤ１に接続され、接地状態が保たれる。集積回路１０の信号端子は、回路基板上の信号ラインに接続され、信号の入出力に利用される。
【０００３】
ＧＮＤ２は集積回路１０内部のグランド電圧である。本来、このグランド電圧ＧＮＤ２は、回路基板上のグランド電圧ＧＮＤ１と同じであり、０Ｖと考えられている。しかし、集積回路１０のチップから電源端子あるいはグランド端子までの配線には抵抗成分やインダクタンス成分が存在する。そのため、集積回路１０内部のグランド電圧ＧＮＤ２は、回路基板上のグランド電圧ＧＮＤ１に対し、グランド端子へ流れる電流の大きさに応じて変動する。この変動は、集積回路１０のチップから見ると、電源電圧Ｖｃｃやグランド電圧ＧＮＤ１が変化することに相当し、グランドバウンス（電源電圧変動）と呼ばれる。
【０００４】
特に、同じタイミングで出力される、すなわち同時スイッチング動作（ＳＳＯ）する信号の数が多いほど、瞬時に消費される電流が増大する。その結果、グランドバウンスが顕著に現れ、内部回路の誤動作あるいは外部信号レベルと内部信号レベルとの不整合が生じ、集積回路１０の誤動作を引き起こす場合がある。
【０００５】
このような、同時スイッチングによるグランドバウンスの影響を避けるため、集積回路メーカの多くが、同時スイッチングに関する使用ピン数制限や出力スルーレート制限等の設計ガイドラインを提示している。下記非特許文献１はグランドバウンスに関する設計ガイドラインの一例である。
【０００６】
【特許文献１】特開平５−１２２０４７号公報
【非特許文献１】Actel社、「（Application Notes）ProASICPLUS SSO and Pin Placement Guidelines」、[online]、２００６年６月、[２００８年１月９日検索]、インターネット< ＵＲＬ：http://www.actel.com/techdocs/an.aspx>
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来では、集積回路の動作やバイパスコンデンサの数量・配置などを含めた回路基板設計において、グランドバウンスに対する総合的な設計妥当性の評価手法がなかった。また、集積回路の動作確認を行い、動作不良が発見された場合に、動作不良の原因がグランドバウンスによるものであるかどうかの切り分けが容易でなかった。
【０００８】
本発明は、集積回路内部のグランドバウンスを示す信号を出力することで、グランドバウンスの検出が可能な集積回路を実現することを目的としたものである。
【課題を解決するための手段】
【０００９】
上記のような目的を達成するために、本発明の請求項１では、回路基板に実装される集積回路において、
前記集積回路内部のグランドバウンスを検出するグランドバウンス検出部と、
このグランドバウンス検出部の出力を前記集積回路外部へ出力する端子と、
が設けられたことを特徴とする。
【００１０】
請求項２では、請求項１に記載の集積回路において、前記グランドバウンス検出部は、
前記回路基板のグランド電圧と前記集積回路内部のグランド電圧とが入力される差動アンプであることを特徴とする。
【００１１】
請求項３では、請求項１に記載の集積回路において、前記グランドバウンス検出部は、
前記回路基板のグランド電圧と前記集積回路内部のグランド電圧とが入力される差動アンプと、
この差動アンプの出力に応じて前記グランドバウンスのノイズレベルを示す信号を出力する判定回路と、
を有することを特徴とする。
【００１２】
請求項４では、請求項１乃至３のいずれかに記載の集積回路において、前記端子は、前記集積回路の上面部に設けられたことを特徴とする。
【発明の効果】
【００１３】
このように、集積回路内部のグランドバウンスを示す信号を出力する端子が設けられたことにより、グランドバウンスの検出が可能な集積回路を実現することができる。また、グランドバウンスの検出により、同時スイッチングによる影響の評価が可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を用いて本発明の集積回路を説明する。
【実施例１】
【００１５】
図１は本発明による集積回路の一実施例を示す図である。集積回路１０は、回路基板に実装されて各種の信号処理を行う、ＦＰＧＡなどの集積回路である。集積回路１０の電源端子には、回路基板上に形成される電源ラインによって電源電圧Ｖｃｃが供給される。ＧＮＤ１は回路基板上のグランド電圧、ＧＮＤ２は集積回路１０内部のグランド電圧である。集積回路１０の信号端子は、回路基板上の信号ラインに接続され、信号の入出力に利用される。
【００１６】
集積回路１０内部にグランドバウンス検出部１０が設けられる。グランドバウンス検出部１０は差動アンプ１０ａから構成される。差動アンプ１０ａには、回路基板上のグランド電圧ＧＮＤ１と、集積回路１０内部のグランド電圧ＧＮＤ２が入力される。差動アンプ１０ａは、グランド電圧ＧＮＤ１とグランド電圧ＧＮＤ２の電圧差を増幅した信号を出力する。差動アンプ１０ａの出力は、集積回路１０内部のグランドバウンスの状態を示している。差動アンプ１０ａの出力は、グランドバウンスの大きさに応じて変化する。差動アンプ１０ａの出力が大きい場合にはグランドバウンスが大きいことを意味する。差動アンプ１０ａの出力が小さい場合にはグランドバウンスが小さいことを意味する。
【００１７】
差動アンプに入力される回路基板上のＧＮＤ１は、集積回路の動作の影響が少ない、十分に安定した地点から取得するのが望ましい。例えば、集積回路１０の直下からＧＮＤ１から取得するのではなく、集積回路１０の直下の面積よりも外側の地点から引いてくるのが良いと考えられる。
【００１８】
端子２０は差動アンプ１０ａの出力が接続された端子である。差動アンプ１０ａの出力は、グランドバウンス信号（Ｓ１）として、集積回路１０の外部から検出可能となる。
【００１９】
このように、グランドバウンス信号Ｓ１を集積回路外部に出力することにより、集積回路１０のグランドバウンスを外部から検出することができる。これにより、集積回路１０の動作やバイパスコンデンサの数量・配置などを含めた回路基板設計において、グランドバウンスに対する総合的な設計妥当性の評価が可能となる。また、集積回路１０の動作不良が発見された場合に、動作不良の原因がグランドバウンスによるものであるかどうかの切り分けが容易となる。
【００２０】
グランドバウンスの検出や同時スイッチングの評価が必要となる場面としては、回路基板の設計時やデバッグ時、メンテナンス時などが考えられる。特にデバッグ時には、エンジニアは動作不良の原因の切り分けに多くの時間が割かれてしまうのが実情である。本発明の集積回路は、このような作業に必要となる時間の短縮化に貢献するものであり、エンジニアにとって大変なメリットとなる。
【００２１】
なお、端子２０は、集積回路の他の端子と同じ形態のものとしてもよいし、他の端子とは異なる特別な形態としてもよい。端子２０を集積回路１０のパッケージ上面に設ければ、エンジニアがテスタ等を当てやすいという利点がある。
【実施例２】
【００２２】
図２は本発明による集積回路の他の実施例を示す図である。本実施例の集積回路は、実質的に、前記実施例１の構成に判定回路１１ｂを追加したものである。
【００２３】
１１は集積回路１０内部に設けられたグランドバウンス検出部である。グランドバウンス検出部１１は、差動アンプ１１ａおよび判定回路１１ｂから構成される。差動アンプ１１ａは前記実施例の差動アンプ１０ａと同じであるため、説明を省略する。
【００２４】
差動アンプ１１ａの出力は判定回路１１ｂに入力される。判定回路１１ｂは差動アンプ１１ａの出力をモニタし、グランドバウンスのノイズレベルのＧＯ／ＮＯ−ＧＯ判定を行う。すなわち、判定回路１１ｂは、差動アンプ１１ａからの出力が所定の電圧値以下である場合にはＧＯを示す信号を、所定の電圧値以上である場合にはＮＯ−ＧＯを示す信号を出力する。これらの信号出力はデジタル信号であってもよい。また、複数ビットの信号であってもよい。判定回路１１ｂの出力は、グランドバウンスのノイズレベルを示す信号（Ｓ２）として、端子２０を介して集積回路１０の外部へ出力される。
【００２５】
端子２０は判定回路１１ｂの出力が接続された端子である。ノイズレベル信号Ｓ２は、端子２０を介して集積回路１０の外部から検出可能となる。ノイズレベル信号Ｓ２が複数ビットの信号である場合には、端子２０の数もビット幅に応じて複数としてもよい。
【００２６】
ノイズレベル信号Ｓ２は、回路基板のＢＩＴ（Built-in Test：故障診断機能）等への利用が可能である。ノイズレベル信号Ｓ２をＢＩＴ等に利用すれば、グランドバウンスに起因した故障の検出に役立てることができる。
【実施例３】
【００２７】
図３は本発明による集積回路の他の実施例を示す図である。本実施例の集積回路は、実質的に、前記実施例２の判定回路１１ｂをＡＤ変換器１２ｂに変更したものである。
【００２８】
１２は集積回路１０内部に設けられたグランドバウンス検出部である。グランドバウンス検出部１２は、差動アンプ１２ａおよびＡＤ変換器１２ｂから構成される。差動アンプ１２ａは前記実施例１および前記実施例２の差動アンプ１０ａ、１１ａと同じであるため、説明を省略する。
【００２９】
差動アンプ１２ａの出力はＡＤ変換器１２ｂに入力される。ＡＤ変換器１２ｂは、差動アンプ１２ａからの出力電圧をＡＤ変換し、グランドバウンスのノイズレベルに応じたデジタルデータを出力する。ＡＤ変換器１２ｂの出力は、グランドバウンスのノイズレベルを示す信号（Ｓ３）として、端子２０を介して集積回路１０の外部へ出力される。
【００３０】
端子２０はＡＤ変換器１２ｂの出力が接続された端子である。ノイズレベル信号Ｓ３は、端子２０を介して集積回路１０の外部から検出可能となる。端子２０の数は、ノイズレベル信号Ｓ３のビット幅に応じて複数としてもよい。
【００３１】
差動アンプ１２ａの出力をＡＤ変換器１２ｂでＡＤ変換することによって、グランドバウンスのノイズレベルを詳細に把握することができる。
【００３２】
なお、本実施例ではＡＤ変換器１２ｂの出力をそのまま集積回路１０外部に出力しているが、ＡＤ変換器１２ｂの後段にさらに判定回路を設けてもよい。判定回路はＡＤ変換器１２ｂから出力されるデジタルデータをモニタし、ノイズレベルが所定の値以下である場合にはＧＯ、所定の値以上であるときにはＮＯ−ＧＯを示す信号を集積回路１０外部に出力する。ＡＤ変換器１２ｂと判定回路を組み合わせて使用すれば、ＧＯ／ＮＯ−ＧＯの基準値を細かく設定することができる利点がある。
【００３３】
本発明は、ＦＰＧＡをはじめ、様々な種類の集積回路に適用することが可能である。
なお、端子２０は、本発明の端子に相当する。
【図面の簡単な説明】
【００３４】
【図１】図１は本発明による集積回路の一実施例を示す図。
【図２】図２は本発明による集積回路の他の実施例を示す図。
【図３】図３は本発明による集積回路の他の実施例を示す図。
【図４】図４は従来の集積回路の一例を示す図。
【符号の説明】
【００３５】
１０        集積回路
１０        グランドバウンス検出部
１０ａ      差動アンプ
１１        グランドバウンス検出部
１１ａ      差動アンプ
１１ｂ      判定回路
１２        グランドバウンス検出部
１２ａ      差動アンプ
１２ｂ      ＡＤ変換器
２０        端子
ＧＮＤ１    回路基板上のグランド電圧
ＧＮＤ２    集積回路内部のグランド電圧
Ｆ／Ｆ      フリップフロップ
【図１】
2009180502.tif 000003
【図２】
2009180502.tif 000004
【図３】
2009180502.tif 000005
【図４】
2009180502.tif 000006