(57)【要約】      （修正有）【課題】ＬＣＤドライバ等の半導体製品において、約１５から２０μｍの金バンプ(Bump)電極形成のためのバンプ・メッキ工程に関し、ウエハのオリエンテーション・フラット側とその反対側のトップ側でバンプ高さが高くなることを防止し、前記バンプの高さをウエハ上で均一に形成する方法を提供する。【解決手段】半導体ウエハ１上に金バンプを電気メッキで形成するに当たり、アノード電極４とウエハ１の間に、楕円型の中央開口部９を有する絶縁性環状遮蔽板５を配置するものである。【選択図】図１
2009141089.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）ほぼ円形のウエハの第１の主面上に、複数の開口部を有するレジスト膜を形成する工程；
（ｂ）前記レジスト膜を有する前記ウエハをメッキカップに装着する工程；
（ｃ）前記ウエハを前記メッキカップに装着した状態において、前記ウエハの前記第１の主面の前記複数の開口部に、電気メッキにより金バンプ電極を形成する工程、
ここで、前記メッキカップのメッキ槽はその内部に以下を有する：
（ｉ）前記ウエハの前記第１の主面に対向するように設けられたほぼ円形のアノード電極、
（ｉｉ）前記アノード電極と前記ウエハの間に設けられ、前記アノード電極の周辺部を覆う絶縁性環状遮蔽板、
更に、ここで、前記絶縁性環状遮蔽板の中央開口部は、ほぼ楕円形である。
【請求項２】
前記１項の半導体装置の製造方法において、前記中央開口部の短軸・長軸比は８０％以上、９５％未満である。
【請求項３】
前記１項の半導体装置の製造方法において、前記中央開口部の短軸および長軸は、それぞれ前記ウエハの前記第１の主面上の一対のダイシング・ラインとほぼ平行である。
【請求項４】
前記１項の半導体装置の製造方法において、前記ウエハはオリエンテーション・フラットを有しており、前記中央開口部の短軸は、前記ウエハの前記第１の主面内において前記オリエンテーション・フラットと直行する直線とほぼ平行である。
【請求項５】
前記１項の半導体装置の製造方法において、前記アノード電極は、イリジュウム・プレート電極である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるメッキ技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開平６−１７２９７号公報（特許文献１）には、メッキ膜厚の均一性を確保するために、メッキ槽のアノード電極とカソード電極の間に迷走電流を阻止するための遮蔽体を配置する技術が開示されている。
【０００３】
日本特開２００６−２２３７９号公報（特許文献２）には、ウエハ等のバンプ電極形成のための金の電気メッキにおいて、メッキ膜厚の均一性向上および装置のメンテナンス・フリー化のため、チタニウム基材に白金メッキを施した上に、更に酸化イリジウムをコートしたアノード電極を用いた電気メッキ技術が開示されている。
【０００４】
【特許文献１】特開平６−１７２９７号公報
【特許文献２】特開２００６−２２３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＬＣＤドライバ等の半導体製品では約１５から２０μｍの金バンプ(Bump)電極形成のためのバンプ・メッキ工程がある。このバンプ電極に関しては、実装上の理由から高度の厚さ均一性が要求されている。これに関して、本願発明者等が２００φウエハについて検討したところによると、ウエハ外周でバンプ高さが高くなる傾向にあり、特に、ウエハのオリエンテーション・フラット側とその反対側のトップ側でバンプ高さが高くなることがわかった。これは、チップの配列に起因する電流分布の偏りが原因と考えられる。また、チップ・シュリンクによりメッキ面積が大幅に増大したことが背景にあると考えられる。
【０００６】
本発明の目的は、メッキ膜厚が均一な半導体装置の製造プロセスを提供することにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
すなわち、本願発明は半導体ウエハ上に金バンプを電気メッキで形成するに当たり、アノード電極とウエハの間に、楕円型の中央開口部を有する絶縁性環状遮蔽板を配置するものである。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、半導体ウエハ上に金バンプを電気メッキで形成するに当たり、アノード電極とウエハの間に、楕円型の中央開口部を有する絶縁性環状遮蔽板を配置することにより、ウエハ上のショット配置（単位露光領域のウエハ上での配置）の偏りに起因するウエハ周辺部での方位依存性のあるメッキ厚ばらつきの低減を図ることができる。
【発明を実施するための最良の形態】
【００１２】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１３】
１．以下の工程を含む半導体装置の製造方法：
（ａ）ほぼ円形のウエハの第１の主面上に、複数の開口部を有するレジスト膜を形成する工程；
（ｂ）前記レジスト膜を有する前記ウエハをメッキカップに装着する工程；
（ｃ）前記ウエハを前記メッキカップに装着した状態において、前記ウエハの前記第１の主面の前記複数の開口部に、電気メッキにより金バンプ電極を形成する工程、
ここで、前記メッキカップのメッキ槽はその内部に以下を有する：
（ｉ）前記ウエハの前記第１の主面に対向するように設けられたほぼ円形のアノード電極、
（ｉｉ）前記アノード電極と前記ウエハの間に設けられ、前記アノード電極の周辺部を覆う絶縁性環状遮蔽板、
更に、ここで、前記絶縁性環状遮蔽板の中央開口部は、ほぼ楕円形である。
【００１４】
２．前記１項の半導体装置の製造方法において、前記中央開口部の短軸・長軸比は８０％以上、９５％未満である。
【００１５】
３．前記１または２項の半導体装置の製造方法において、前記中央開口部の短軸および長軸は、それぞれ前記ウエハの前記第１の主面上の一対のダイシング・ラインとほぼ平行である。
【００１６】
４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記ウエハはオリエンテーション・フラットを有しており、前記中央開口部の短軸は、前記ウエハの前記第１の主面内において前記オリエンテーション・フラットと直行する直線とほぼ平行である。
【００１７】
５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記アノード電極は、イリジュウム・プレート電極である。
【００１８】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１９】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「金バンプ」といっても、比較的純粋な金からなるものばかりでなく、金を主要な成分とする金合金も含むものとする。
【００２０】
また、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００２１】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００２２】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００２３】
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００２４】
６．絶縁性環状遮蔽板の中央開口部について「短軸・長軸比」とは、同開口部の短径/長径の値、すなわち、短径を長径で割ったものを百分率で表したものである。ここで、短径、長径は円の直径に対応する楕円のパラメータである。
【００２５】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００２６】
１．本実施形態の半導体装置の製造方法の金バンプ・メッキ・プロセスおよびそれに使用するメッキ装置の説明（主に図１から５）
図１は本願発明の一実施の形態の半導体装置の製造方法に使用するメッキ・カップの模式側断面図である。図２は本願発明の一実施の形態の半導体装置の製造方法に使用するメッキ・カップのメッキ槽を上から覗いた様子を示す上面図である。ここで使用したメッキ装置は日本エレクトロ・プレイティング・エンジニヤーズ株式会社製の２００φウエハ用メッキ装置「Ｐｏｓｆｅｒ−Ｃ１４」である。図３は本願発明の一実施の形態の半導体装置の製造方法に使用するメッキ・カップを含むメッキ装置のメッキ液循環系を説明する模式側断面図である。図４は本願発明の一実施の形態の半導体装置の製造方法のメッキプロセスのタイムシーケンス図である。図５は本願発明の一実施の形態の半導体装置の製造方法の原理を説明するための説明図であって、メッキ時のウエハをメッキ槽の底から見上げた模式下面図である。これらに基づいて、本実施形態の半導体装置の製造方法の金バンプ・メッキ・プロセスおよびそれに使用するメッキ装置の説明を行う。
【００２７】
図１に示すように、メッキ処理時、被処理ウエハ１はそのデバイス面、すなわち第１の主面１ａを下向きにしてメッキ・カップ２に装着されている。ウエハ１はウエハ押さえ７によって、リング状のカソード電極６に押し付けられている。メッキ液はメッキ槽３（メッキ槽内径約１９５ミリメートル）の底部にあるメッキ液ノズル１０からアノード電極の多数の開口および絶縁性環状遮蔽板５の楕円形の中央開口部９を通してウエハ１のデバイス面１ａに供給される。あまったメッキ液はメッキ液リターン通路８を通して循環系に戻される。ここでは、メッキ液として環境への問題の少ない非シアン系メッキ液の一例である亜硫酸金ナトリウムを主成分とするものを使用した。もちろん十分な環境対策を採れば思案形メッキ液も使用可能である。また、ここではアノード電極としてたとえば２５％(比較的好ましい範囲としては１５％以上、５０％未満）程度の開口率（開口面積/全面積）のパンチ・ボード型イリジュウム・プレート電極（たとえば穴の直径約５ミリメートル、孔個数２００個程度）を用いた。イリジュウム電極は白金電極等に比べて伝導率が高くメッキ槽内の電流分布を均一化する効果がある。メッシュ電極ではなくパンチボード型電極を用いたのは、メッシュ電極に比較して、一般に開口率が低くできるので、電気伝導性が高いからである。メッシュ電極は一般に６０％以上の開効率のものが多い。なお、十分にメッキ電流が均一になるように対策を講じれば、メッシュ電極を使用することも可能である。
【００２８】
ここで図２に示すように、絶縁性環状遮蔽板５（たとえばポリプロピレン等の絶縁性ポリマー材料製である）の中央開口部９は横主軸（長径）よりも縦主軸（短径）が短くされている。これは、ウエハ１の周辺部でメッキ電流経路を全般的に狭めるとともに、メッキ厚が特に厚くなりやすいウエハ１のオリエンテーション・フラットの中点とウエハ１のトップ部を結ぶ方位のメッキ電流経路を更に狭めることを目的としている。
【００２９】
図３に示すように、メッキ液１３はメッキ液循環系によって供給されている。余剰のメッキ液はリターン通路８からメッキ液タンク１１に戻されて、異物が取り除かれ、温調システム１４によって所定の温度範囲（摂氏５０度から６０度）に制御される。所定の温度にされたメッキ液１３はポンプ１６により再びメッキ槽３に供給される。
【００３０】
図４に示すように、メッキプロセスは、２段階で行われる。Ｔ１からＴ２までは低電流メッキステップであり、Ｔ２からＴ３までは高電流メッキステップである。このようにすることによって、気泡の混入を低減することができる。
【００３１】
図５を用いて、メッキ厚均一化のメカニズムを説明する。図５に示すように、オリエンテーション・フラット２２に平行に、横方向のダイシング・ライン(スクライブ・ライン)２６が来て、それと垂直方向に縦方向のダイシング・ライン２５が来るように、チップまたはチップの集合体としてのショット（露光の単位）を配列するのが普通である。従って、ＬＣＤドライバー・チップ等のチップ領域５１を例にとると、全露光領域（チップ形成領域）２７は、図示のような形状になる。ここで、絶縁性環状遮蔽板５がないとして、ウエハ１のデバイス面１ａの領域３１ａと領域３１ｄを比較すると、非露光領域（チップ非形成領域）がある分、領域３１ｄの方が利用できるメッキ電流束が多いことがわかる。更に、同様に領域３１ｄと領域３１ｂ（または領域３１ｃ）を比較すると、非露光領域（チップ非形成領域）が広い分、領域３１ｂ（または領域３１ｃ）の方が利用できるメッキ電流束が更に多いことがわかる。このため、絶縁性環状遮蔽板５がないとすると、メッキ厚は、領域３１ａがもっとも薄く、領域３１ｄが中間的厚さ、領域３１ｂ（または領域３１ｃ）が最も厚いということになる。
【００３２】
これに対して、絶縁性環状遮蔽板５の中央開口部９の形状がたとえば１７０ミリメートル程度の真円９ｂ（オリエンテーション・フラットに対応する部分を有するものも含む）であるものを挿入すると、ウエハ１の周辺でのメッキ厚の厚膜化傾向を緩和する効果がある。しかし、Ｘ軸方向すなわちウエハ１の主面の一対の主軸の内、オリエンテーション・フラット２２に平行な主軸方向に比べて更に著しい、Ｙ軸方向すなわちウエハ１の主面の一対の主軸の内、オリエンテーション・フラットに直行する主軸方向でのメッキ厚の厚膜化傾向を十分に緩和することはできない。この対策としては、中央開口部９ａの形状を楕円形とすることが有効である。すなわち、長径２３（たとえば１８０ミリメートル）よりも短径２４（たとえば１６０ミリメートル）を短くすることにより、オリエンテーション・フラット２２とウエハ１のトップ部２１近傍のメッキ電流経路をより狭くすることにより、当該部分でのメッキ膜厚の厚膜化を防止することができる。ここで、短軸・長軸比は８９％程度のものを用いたが、一般に８０％以上、９５％未満のものが好適である。
【００３３】
このような構成により、目標バンプ・メッキ厚さが１５マイクロ・メートルのとき、ウエハ内のメッキ厚のばらつきを±１．７０マイクロ・メートル（真円遮蔽板の場合は±１．９５マイクロ・メートルであった）とすることができた。
【００３４】
２．本実施形態の半導体装置の製造方法における金バンプ・メッキ・プロセスの対象デバイスの概要説明（主に図６から７）
図６は本願発明の一実施の形態の半導体装置の製造方法による半導体装置（半導体集積回路装置）の一例を示すチップ上面図である。これは液晶表示装置すなわちLCD(Liquid Crystal Display)ドライバー用チップの例であり、チップ５１上には回路領域５２とその周辺の多数のバンプ電極１５が配置されている。
【００３５】
図７は本願発明の一実施の形態の半導体装置の製造方法による半導体装置（半導体集積回路装置）を液晶表示装置に実装した構造を示す断面図である。図７に示すように、液晶表示装置の液晶基板５５上には複数のＩＴＯ(Indium Tin Oxide)電極５３等の導電体外部電極が設けられており、LCDドライバー用チップ５１上の複数の金バンプ電極１５と異方性導電膜５４すなわちＡＣＦ(Anisotropic Conductive Film)を介して電気的に接続されている。このとき、金バンプ電極１５に厚さばらつきがあると、一部の電極間で接続抵抗が高くなる等の不具合を生ずる可能性が高い。
【００３６】
３．本実施形態の半導体装置の製造方法の全体プロセスおよび対象デバイスの説明（主に図８から１５）
次に、図８から図１５に基づいて、本願発明の一実施の形態の半導体装置の製造方法におけるバンプ形成プロセスを説明する。図８に示すように多数のデバイスや配線（酸化シリコン膜や種々のメタル層で形成されている）が形成されたウエハ１の主面上にたとえばシリコンナイトライド等（無機系のみでなく有機系の膜でもよい）のファイナルパッシベーション膜６１が形成されており、そのアルミニウムパッド６２に対応する部分には、パッド開口６３が設けられている。次に図９に示すようにスパッタリングによりUBM(Under Bump Metal)膜、たとえば厚さ１７５マイクロメータ程度のチタン膜６４（下層）、たとえば厚さ１７５マイクロメータ程度のパラジウム膜６５（上層）が順次形成される（これらのUBM材料はあくまでも例示であって、他の同様の材料を排除するものではない。たとえば、パラジウム膜は金膜でもよいが、パラジウム膜を用いると、より信頼度が高くなる。また、金より、材料価格が若干安いメリットがある。）。図１０に示すように、その上に、前記の塗布システムおよび方法を用いて、たとえば１９から２５ミクロン程度（たとえば２０ミクロン）の厚さのポジ型レジスト膜１２が形成される。ここで用いるレジスト液は、たとえば東京応化工業株式会社(Tokyo Ohka Kogyo Co., LTD.)製のジアゾ・ナフトキノン・ノボラック系厚膜用ポジ型レジスト、製品名称「PMER P-LA900PM」等がある。塗布系レジストの変わりにフィルムレジストを用いてもよい。図１１に示すように、レジストを露光、現像することで開口６６を形成する。図１２に示すように、開口６６に電気メッキでたとえば１５マイクロメータ程度の厚さのバンプ電極１５となる金層を埋め込む。次に図１３に示すように、レジスト膜１２を除去する。最後に図１４に示すように、金バンプ１５をマスクにしてウエットエッチングで不要なUBM膜を選択除去する。これでバンプ電極が一応完成したことになる。
【００３７】
図１５は本願発明の一実施の形態の半導体装置の製造方法に使用するレジスト塗布装置の塗布部を示す斜視図である。ノズル６７から滴下されたレジスト液は、ウエハ１上でスピンチャック４１が高速回転することによって、所定の厚さのレジスト膜１２に伸ばされる。
【００３８】
３．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００３９】
例えば、前記実施の形態では、主にＬＣＤドライバー等のシリコン基板を用いた半導体装置に適用した具体例について説明したが、本願発明はそれに限定されることなく、シリコン基板やその他の化合物半導体基板を用いた半導体装置、単体トランジスタおよびダイオード等にも適用できることは、言うまでもない。
【００４０】
また、前記実施の形態では、主にオリエンテーション・フラットを有する２００φウエハを例にとり具体的に説明したが、本願発明はそれに限定されることなく、ノッチを有する２００φウエハ、真円の２００φウエハ、および、３００φウエハ等のその他のサイズのウエハにも適用できることは言うまでもない。
【図面の簡単な説明】
【００４１】
【図１】本願発明の一実施の形態の半導体装置の製造方法に使用するメッキ・カップの模式側断面図である。
【図２】本願発明の一実施の形態の半導体装置の製造方法に使用するメッキ・カップのメッキ槽を上から覗いた様子を示す上面図である。
【図３】本願発明の一実施の形態の半導体装置の製造方法に使用するメッキ・カップを含むメッキ装置のメッキ液循環系を説明する模式側断面図である。
【図４】本願発明の一実施の形態の半導体装置の製造方法のメッキプロセスのタイムシーケンス図である。
【図５】本願発明の一実施の形態の半導体装置の製造方法の原理を説明するための説明図であって、メッキ時のウエハをメッキ槽の底から見上げた模式下面図である。
【図６】本願発明の一実施の形態の半導体装置の製造方法による半導体装置（半導体集積回路装置）の一例を示すチップ上面図である。
【図７】本願発明の一実施の形態の半導体装置の製造方法による半導体装置（半導体集積回路装置）を液晶表示装置に実装した構造を示す断面図である。
【図８】本願発明の一実施の形態の半導体装置の製造方法におけるバンプ形成処理前のデバイス構造を示す模式断面図である。
【図９】本願発明の一実施の形態の半導体装置の製造方法におけるUBM(Under Bump Metal)形成工程のデバイス構造を示す模式断面図である。
【図１０】本願発明の一実施の形態の半導体装置の製造方法におけるフォトレジスト塗布工程が完了したデバイス構造を示す模式断面図である。
【図１１】本願発明の一実施の形態の半導体装置の製造方法におけるフォトレジスト現像工程が完了したデバイス構造を示す模式断面図である。
【図１２】本願発明の一実施の形態の半導体装置の製造方法におけるメッキ工程が完了したデバイス構造を示す模式断面図である。
【図１３】本願発明の一実施の形態の半導体装置の製造方法におけるレジスト除去工程が完了したデバイス構造を示す模式断面図である。
【図１４】本願発明の一実施の形態の半導体装置の製造方法におけるUBMエッチ工程が完了したデバイス構造を示す模式断面図である。
【図１５】本願発明の一実施の形態の半導体装置の製造方法に使用するレジスト塗布装置の塗布部を示す斜視図である。
【符号の説明】
【００４２】
１  ウエハ
１ａ  （ウエハの）第１の主面
２  メッキカップ
３  メッキ槽
４  アノード電極
５  絶縁性環状遮蔽板
９  中央開口部
１２  レジスト膜
１５  金バンプ電極
６６  （レジスト膜の）開口部
【図１】
2009141089.tif 000003
【図２】
2009141089.tif 000004
【図３】
2009141089.tif 000005
【図４】
2009141089.tif 000006
【図５】
2009141089.tif 000007
【図６】
2009141089.tif 000008
【図７】
2009141089.tif 000009
【図８】
2009141089.tif 000010
【図９】
2009141089.tif 000011
【図１０】
2009141089.tif 000012
【図１１】
2009141089.tif 000013
【図１２】
2009141089.tif 000014
【図１３】
2009141089.tif 000015
【図１４】
2009141089.tif 000016
【図１５】
2009141089.tif 000017