(57)【要約】      （修正有）【課題】広帯域の変調波に対しても高精度のバイアス電圧制御を行うことで、増幅器の線形性を向上させる。【解決手段】入力信号と出力信号に係わる振幅情報を比較し、比較結果に基づいて増幅素子のバイアス電圧を制御する線形増幅器において、バイアス制御回路を制御する制御電圧出力回路１０の出力を第３の信号分岐手段７からの入力信号の振幅情報に応じて決定しておき、比較回路から制御電圧出力回路までは群遅延なく入力される比較回路からの入力に基づいて更新してバイアス制御回路へ出力する。【選択図】図１
2009038571.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と出力信号に係わる振幅情報を比較し、比較結果に基づいて増幅素子のバイアス電圧を制御する線形増幅器であって、前記線形増幅器の入力端に設けられ、前記入力信号を２分岐する第１の信号分岐手段と、前記線形増幅器の出力端に設けられ、前記出力信号を２分岐する第２の信号分岐手段と、入力された前記第１の信号分岐手段の一方の出力の振幅情報を検出する第１の振幅検出回路と、入力された前記第２の信号分岐手段の一方の出力の振幅情報を検出する第２の振幅検出回路と、入力された前記第１の振幅検出回路の出力を２分岐する第３の信号分岐手段と、前記第３の信号分岐手段の一方の出力が遅延回路を介して入力されると共に、前記第２の振幅検出回路の出力が入力される比較回路と、前記増幅素子のバイアスを制御するバイアス制御回路と、入力された前記比較回路の出力と前記第３の信号分岐手段の他方の出力に基づいて前記バイアス制御回路を制御する制御電圧を出力する制御電圧出力回路と、を備え、前記制御電圧出力回路が出力すべき前記制御電圧を前記入力信号の振幅情報に応じて決定すると共に前記比較回路からの入力に基づいて更新することを特徴とする線形増幅器。
【請求項２】
前記比較回路と前記制御電圧出力回路の間に制御電圧レベル制約回路を設け、前記第３の信号分岐手段と前記遅延回路の間に第４の信号分岐手段を設け、前記第４の信号分岐手段で２分岐された前記第３の信号分岐手段の一方の出力を前記遅延回路を介して前記比較回路に入力し、他方の出力を前記制御電圧レベル制約回路に入力し、前記制御電圧出力回路から出力される前記制御電圧の閾値を設定することを特徴とする請求項１記載の線形増幅器。
【請求項３】
前記制御電圧出力回路は、出力すべき前記制御電圧を前記入力信号の振幅情報に応じて算出する変換関数で決定すると共に前記比較回路からの入力に基づいて前記変換関数を変更する関数回路により設定することを特徴とする請求項２記載の線形増幅器。
【請求項４】
関数回路は，分岐された入力信号の振幅に対応して出力すべき制御電圧が予め記載されたテーブルであることを特徴とする請求項３記載の線形増幅器。
【請求項５】
前記制御電圧出力回路は、出力すべき前記制御電圧を前記入力信号の振幅情報に応じて決定すると共に前記比較回路からの入力に基づいて前記決定を変更したデータテーブルにより設定することを特徴とする請求項２記載の線形増幅器。
【請求項６】
入力信号と出力信号に係わる振幅情報を比較し、比較結果に基づいて増幅素子のバイアス電圧を制御する線形増幅器であって、前記線形増幅器の入力端に設けられ、前記入力信号を２分岐する第１の信号分岐手段と、前記線形増幅器の出力端に設けられ、前記出力信号を２分岐する第２の信号分岐手段と、入力された前記第１の信号分岐手段の一方の出力の振幅情報を検出する第１の振幅検出回路と、入力された前記第２の信号分岐手段の一方の出力の振幅情報を検出する第２の振幅検出回路と、前記第２の振幅検出回路の出力が入力される比較回路と、入力された前記比較回路の出力に基づいて前記増幅素子のバイアスを制御するバイアス制御回路と、を備え、前記第２の信号分岐手段から前記第２の振幅検出回路への経路に、位相速度と群速度の向きが異なる波を伝搬する負の群遅延回路または素子を設けたことを特徴とする線形増幅器。
【請求項７】
入力信号と出力信号に係わる振幅情報を比較し、比較結果に基づいて増幅素子のバイアス電圧を制御する線形増幅器であって、前記線形増幅器の入力端に設けられ、前記入力信号を２分岐する第１の信号分岐手段と、前記線形増幅器の出力端に設けられ、前記出力信号を２分岐する第２の信号分岐手段と、入力された前記第１の信号分岐手段の一方の出力の振幅情報を検出する第１の振幅検出回路と、入力された前記第２の信号分岐手段の一方の出力の振幅情報を検出する第２の振幅検出回路と、前記第２の振幅検出回路の出力が入力される比較回路と、入力された前記比較回路の出力に基づいて前記増幅素子のバイアスを制御するバイアス制御回路と、を備え、前記第２の振幅検出回路から前記比較回路への経路に、位相速度と群速度の向きが異なる波を伝搬する負の群遅延回路または素子を設けたことを特徴とする線形増幅器。
【請求項８】
入力信号と出力信号に係わる振幅情報を比較し、比較結果に基づいて増幅素子のバイアス電圧を制御する線形増幅器であって、前記線形増幅器の入力端に設けられ、前記入力信号を２分岐する第１の信号分岐手段と、前記線形増幅器の出力端に設けられ、前記出力信号を２分岐する第２の信号分岐手段と、入力された前記第１の信号分岐手段の一方の出力の振幅情報を検出する第１の振幅検出回路と、入力された前記第２の信号分岐手段の一方の出力の振幅情報を検出する第２の振幅検出回路と、入力された前記第１の振幅検出回路の出力を２分岐する第４の信号分岐手段と、前記第４の信号分岐手段の一方の出力が入力されると共に、前記第２の振幅検出回路の出力が入力される比較回路と、前記増幅素子のバイアスを制御するバイアス制御回路と、入力された前記比較回路の出力と前記第４の信号分岐手段の他方の出力に基づいて前記バイアス制御回路を制御する制御電圧を出力する制御電圧レベル制約回路と、を備え、前記制御電圧レベル制約回路が前記制御電圧の閾値を設定することを特徴とする線形増幅器。
【請求項９】
前記比較回路から前記バイアス制御回路への経路に、制御電圧レベル制約回路を設けたことを特徴とする請求項６記載の線形増幅器。
【請求項１０】
前記第２の振幅検出回路の前後の前記第２の信号分岐手段から前記第２の振幅検出回路への経路、または、前記第２の振幅検出回路から前記比較回路への経路のいずれかに、位相速度と群速度の向きが異なる波を伝搬する負の群遅延回路または素子を設けたことを特徴とする請求項８記載の線形増幅器。
【請求項１１】
前記入力信号がデジタル信号の場合に、前記第１の信号分岐手段と前記増幅素子の間にD/A変換器と周波数変換器を設け、前記第２の振幅検出回路と前記比較回路の間にA/D変換器を設け、前記制御電圧出力回路と前記バイアス制御回路の間にD/A変換器を設け、前記第１の信号分岐手段の他方の出力をD/A変換すると共にRF帯に周波数変換して前記増幅素子へ入力し、前記第２の振幅検出回路の出力をA/D変換して前記比較回路に入力し、前記制御電圧出力回路の出力をD/A変換して前記バイアス制御回路に入力することを特徴とする請求項２〜５のいずれか１項に記載の線形増幅器。
【請求項１２】
前記入力信号がデジタル信号の場合に、前記第１の信号分岐手段と前記増幅素子の間にD/A変換器と周波数変換器を設け、前記第２の振幅検出回路と前記比較回路の間にA/D変換器を設け、前記制御電圧レベル制約回路と前記バイアス制御回路の間にD/A変換器を設け、前記第１の信号分岐手段の他方の出力をD/A変換すると共にRF帯に周波数変換して前記増幅素子へ入力し、前記第２の振幅検出回路の出力をA/D変換して前記比較回路に入力し、前記制御電圧レベル制約回路の出力をD/A変換して前記バイアス制御回路に入力することを特徴とする請求項１０記載の線形増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は増幅器に関し、より詳細には、増幅器の線形性を向上させる技術に関する。
【背景技術】
【０００２】
図１６は、特開平６−２４４６４５号公報で開示されている従来の線形増幅器の構成を示すブロック図であり、図において４は入力端子１からの入力信号を増幅する増幅器、２は出力端子、３は増幅器４の電源を供給する電源入力端子、６は信号分岐手段５によって分岐された増幅器４の入力信号の振幅Ｓを検出する振幅検出回路、１６は信号分岐手段１５によって分岐された増幅器４の出力信号を減衰させる減衰器、１７は減衰器１６によって減衰された出力信号Ｓ’の振幅を検出する振幅検出回路、１３は振幅検出回路６および１７から検出された入力信号振幅Ｓと出力信号振幅Ｓ’とを比較しその差を求める比較回路、１１は比較回路１３の検出結果に応じて増幅器４への供給電圧を変化させるバイアス制御回路である。
【０００３】
次に動作について説明する。入力端子１に入力される入力信号は、時間変化に伴い振幅が変化する変調波である。この入力信号は、増幅器４に入力され、増幅器４はこの入力信号を増幅して出力端子２へ出力する。
ここで、増幅器は一般に出力電力が大きくなると、利得が低下し、線形性が劣化する。このような増幅器の非線形性を補正するには、増幅器４に供給されるゲート電圧またはドレイン電圧を制御する。このために、入力信号と出力信号とを、それぞれ信号分岐手段５、１５により分岐して振幅検出回路６、１７に供給する。このとき分岐された出力信号は、減衰器１６を介して振幅検出回路１７に供給される。
比較回路１３には、振幅検出回路６により検出された入力信号の振幅と、入力信号に対して１８０度位相が反転した出力信号の振幅とが入力され、比較回路１３の出力によって、バイアス制御回路１１を介して、増幅器４に供給するゲート電圧またはドレイン電圧を制御する。これにより、増幅器４の非線形性を補正し、利得歪みのない信号を出力端子２に出力することができる。
この線形増幅器は、増幅器４の入力と出力双方の振幅を検出し、位相を反転した出力信号を負帰還しているため、温度などによる増幅器の特性変化の影響が少ない。
【０００４】
【特許文献１】特開平６−２４４６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし従来の線形増幅器は、図１７のように比較回路に入力される入力信号と出力信号とでは、出力信号の方が増幅器を通過する時間τａだけ遅れるために、入力信号の信号分岐後にはタイミングを合わせるためにτａの群遅延が挿入されなければならない。さらに、比較回路からバイアス制御回路を介して、バイアス電圧が増幅器に供給されるまでに群遅延τｂが発生し、全体としてτａ+τｂの群遅延が生じる。この群遅延は、入力信号が狭帯域の場合には、さほど問題にはならないが、広帯域になると遅延が大きくなってしまうため、広帯域の入力信号の振幅変化に追従してバイアス電圧を制御することができないという問題があった。
また、増幅器の利得が低下し、線形性が崩れてしまう飽和近傍では、利得を一定に保とうとして過度の電流が流れるため、飽和近傍で効率が低下してしまうという問題があった。
【０００６】
本発明は上記のような問題点を解決するためになされたもので、広帯域の変調波に対しても高精度のバイアス電圧制御を行うことで、増幅器の線形性を向上させることを目的としている。
【課題を解決するための手段】
【０００７】
この発明に係わる線形増幅器では、バイアス制御回路を制御する制御電圧出力回路の出力を第３の信号分岐手段からの入力信号の振幅情報に応じて決定しておき、比較回路から制御電圧出力回路までは群遅延なく入力される比較回路からの入力に基づいて更新してバイアス制御回路へ出力するので、広帯域の入力信号に追従して増幅素子のバイアス電圧を制御することができ、さらに、温度などによる増幅素子の特性変化に応じてバイアス電圧を制御することができ、線形性を向上することができる。
すなわち、この発明に係わる線形増幅器は、入力信号と出力信号に係わる振幅情報を比較し、比較結果に基づいて増幅素子のバイアス電圧を制御する線形増幅器であって、前記線形増幅器の入力端に設けられ、前記入力信号を２分岐する第１の信号分岐手段と、前記線形増幅器の出力端に設けられ、前記出力信号を２分岐する第２の信号分岐手段と、入力された前記第１の信号分岐手段の一方の出力の振幅情報を検出する第１の振幅検出回路と、入力された前記第２の信号分岐手段の一方の出力の振幅情報を検出する第２の振幅検出回路と、入力された前記第１の振幅検出回路の出力を２分岐する第３の信号分岐手段と、前記第３の信号分岐手段の一方の出力が遅延回路を介して入力されると共に、前記第２の振幅検出回路の出力が入力される比較回路と、前記増幅素子のバイアスを制御するバイアス制御回路と、入力された前記比較回路の出力と前記第３の信号分岐手段の他方の出力に基づいて前記バイアス制御回路を制御する制御電圧を出力する制御電圧出力回路と、を備え、前記制御電圧出力回路が出力すべき前記制御電圧を前記入力信号の振幅情報に応じて決定すると共に前記比較回路からの入力に基づいて更新することを特徴とするものである。
【発明の効果】
【０００８】
この発明は、制御電圧出力回路が出力すべき制御電圧を入力信号の振幅情報に応じて決定すると共に比較回路からの入力に基づいて更新するので、広帯域の入力信号に追従して増幅素子のバイアス電圧を制御することができ、さらに、温度などによる増幅素子の特性変化に応じてバイアス電圧を制御することができ、線形性が向上された線形増幅器を得られる効果がある。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１に係わる線形増幅器の構成を説明するための構成説明図である。ここで、図１６と同等部分は同一符号により示されている。図１において、１は入力端子、４は入力端子からの信号を増幅する増幅器、２は出力端子、３は増幅器の電源を供給する電源入力端子、５は入力信号を分岐する信号分岐手段、６は前記信号分岐手段５から取り出された入力信号の振幅を検知する振幅検出回路、７は入力信号振幅検出後に信号を分岐する信号分岐手段、１２は比較回路１３に入力される入力信号と出力信号のタイミングを合わせるための遅延回路、１５は出力信号を分岐する信号分岐手段、１６は前記信号分岐手段１５から取り出された出力信号を減衰させる減衰器、１７は前記減衰器１６により減衰された出力信号の振幅を検知する振幅検出回路、１８は入力信号振幅と出力信号振幅を比較し、比較した結果に基づき、関数回路１０の制御電圧を随時更新し、前記増幅器４に供給するゲート電圧またはドレイン電圧を制御するように指示する制御電圧判定回路、１１は制御電圧判定回路１８の指示に基づき、増幅器４に供給するゲート電圧またはドレイン電圧を制御するバイアス制御回路である。
なお、ここで例示する関数回路１０が、この発明の制御電圧出力回路に相当する。
【００１０】
また、図１の制御電圧判定回路１８において、１３は振幅検出回路６および１７から検出された入力信号振幅Ｓと出力信号振幅Ｓ’が入力され、入出力振幅の比較結果に基づき、増幅器４のゲート電圧またはドレイン電圧に供給する制御電圧を決定する比較回路、１０は入力信号振幅Ｓに対応してＶ＝ｆ（Ｓ）なる関係から予め設定された制御電圧Vに対して、比較回路１３の出力を反映して変換関数ｆを随時更新させ、この更新された変換関数ｆを用いて得られた制御電圧Ｖを、１１のバイアス制御回路へ出力する関数回路である。
ここで本実施の形態の特徴とするところは、入力信号振幅に対応して予め制御電圧が設定された関数回路１０を備え、この関数回路１０の変換関数ｆが、比較回路１３の出力により随時更新されることにある。このため、入力信号の振幅に応じて、群遅延なくバイアス制御を行うことができ、広帯域の変調波も取り扱うことができる。さらに、関数回路が増幅器の特性に応じて更新されるために、高精度のバイアス制御を行うことができる。
【００１１】
次に動作について説明する。入力端子１から入力された変調波は、信号分岐手段５を介して増幅器４に入力され、増幅された信号は出力端子２から出力される。信号分岐手段５から分岐された入力信号は振幅検出回路６により振幅Ｓが検出され、さらに信号分岐手段を介して分岐された入力信号振幅Ｓは関数回路１０に入力され、この入力信号振幅Ｓに対応して関数回路１０（V＝ｆ（Ｓ））から出力すべき制御電圧Ｖが得られ、この制御電圧Ｖはバイアス制御回路１１により増幅器４のゲート電圧またはドレイン電圧に供給される。
一方で、入力信号振幅Ｓは信号分岐手段７を介して遅延回路１２に入力され、制御電圧判定回路１８に入力される。制御電圧判定回路１８には、この入力信号振幅Ｓと、出力側からは、入力信号に対して位相が１８０度反転された出力信号振幅Ｓ’が入力される。制御電圧判定回路１８では、比較回路１３が入力信号振幅Ｓと出力信号振幅Ｓ’ とを比較し、比較した結果に基づき、増幅器４のゲート電圧またはドレイン電圧に供給する制御電圧が得られる。得られた制御電圧Ｖは、関数回路１０に入力され、予め設定されたＶ＝ｆ（Ｓ）の変換関数ｆを随時更新させ、この更新された変換関数ｆを用いて算出された制御電圧Ｖを供給するようにバイアス制御回路１１へ指示する。バイアス制御回路１１は、制御電圧判定回路１８の指示に基づき、増幅器４にゲート電圧またはドレイン電圧を供給する。
【００１２】
以上のように、この実施の形態１によれば、予め入力信号振幅に対応した制御電圧を求める関数回路を備えており、図２のように増幅器に入力される入力信号経路にバイアス電圧制御経路の群遅延τａを設けることで、広帯域の入力信号に追従して増幅器４のバイアス電圧を制御することができる。さらに、入出力双方の振幅の比較結果に応じてこの関数回路を更新することで、温度などにより増幅器の特性変化に応じてバイアス電圧を制御することができ、増幅器４の線形性を向上することができるという効果が得られる。
【００１３】
実施の形態２．
図３はこの発明の実施の形態２に係わる線形増幅器の構成を説明するための構成説明図である。実施の形態１では、増幅器の利得が低下し、線形性が崩れてしまう飽和近傍では、利得を一定に保とうとして過度の電流が流れるため、飽和近傍で効率が低下してしまう。
その対策として、実施の形態２では、前述の実施の形態１における制御電圧判定回路１８に、制御電圧レベル制約回路１４を備えることで、入力信号振幅が所定の閾値Ｓｍよりも大きい場合には、制御電圧をある一定以下に保持するようにしている。これにより、飽和近傍において効率低下を防ぐことができる。
【００１４】
次に動作について説明する。入力端子１から入力された変調波は、信号分岐手段５を介して増幅器４に入力され、増幅された信号は出力端子２から出力される。信号分岐手段５から分岐された入力信号は振幅検出回路６により振幅Ｓが検出され、さらに信号分岐手段７を介して分岐された入力信号振幅Ｓは関数回路１０に入力され、この入力信号振幅Ｓに対応して関数回路１０（V＝ｆ（Ｓ））から出力すべき制御電圧Ｖが得られ、この制御電圧Ｖはバイアス制御回路１１により増幅器４のゲート電圧またはドレイン電圧に供給される。
【００１５】
一方で、入力信号振幅Ｓは信号分岐手段８を介して遅延回路１２に入力され、制御電圧判定回路１８に入力される。制御電圧判定回路１８には、この入力信号振幅Ｓと、出力側からは、入力信号に対して位相が１８０度反転された出力信号振幅Ｓ’が入力される。制御電圧判定回路１８では、比較回路１３が入力信号振幅Ｓと出力信号振幅Ｓ’ とを比較し、比較した結果に基づき、増幅器４のゲート電圧またはドレイン電圧に供給する制御電圧が得られる。制御電圧レベル制約回路１４は、利得が低下する飽和近傍において過度の電流を流さないように、この比較回路１３から得られた制御電圧Ｖをある一定以下の電圧に保持する。例えば、比較回路１３に入力された入力信号振幅が所定の閾値Ｓｍよりも大きい場合には、増幅器４のゲート電圧またはドレイン電圧に供給する制御電圧はＶｍに抑えられる。この制御電圧レベル制約回路１４によって得られた制御電圧Ｖは、関数回路１０に入力され、予め設定されたＶ＝ｆ（Ｓ）の変換関数ｆを随時更新させ、この更新された変換関数ｆを用いて算出された制御電圧Ｖを供給するようにバイアス制御回路１１へ指示する。バイアス制御回路１１は、制御電圧判定回路１８の指示に基づき、増幅器４にゲート電圧またはドレイン電圧を供給する。
【００１６】
以上のように、この実施の形態２によれば、制御電圧判定回路１８に制御電圧レベル制約回路１４を備えることで、飽和近傍での効率低下を防ぐことができる。また実施の形態１と同等の優位点も併せ持ち、広帯域の入力信号に追従して増幅器４のバイアス電圧を制御することができ、かつ、温度などにより増幅器の特性変化に応じてバイアス電圧を制御することができ、増幅器４の線形性を向上することができるという効果が得られる。
【００１７】
実施の形態３．
図４はこの発明の実施の形態３に係わる線形増幅器の構成を説明するための構成説明図である。実施の形態１及び２では、入力信号振幅に対応する制御電圧を関数回路 Ｖ＝ｆ（Ｓ）で設定していた。このため、関数が複雑ではない場合は、回路を小型にできる優位点はあるが、逆に関数が複雑であった場合には、演算回路が複雑になり、回路規模が大きくなるため、消費電力が大きくなり、効率が低下してしまう。
その対策として、実施の形態３では、前述の実施の形態２において、関数回路を制御電圧記載テーブルに置き換えている。これにより、複雑な演算を避けることができ、回路を小型化できるため、消費電力が低下し、効率が向上する。
この実施の形態３における動作は、関数回路１０を制御電圧記載テーブル１９に置き換えると、前述の実施の形態２と同様である。
【００１８】
実施の形態４．
図５はこの発明の実施の形態４に係わる線形増幅器の構成を説明するための構成説明図である。実施の形態２及び３では、入力端子から入力され信号はアナログ信号であった。しかし、関数回路や制御電圧レベル制約回路などの演算回路をアナログで実装するのは困難である。この対策として、実施の形態４では、入力端子から入力される信号をデジタル信号としている。これにより、演算回路をデジタル化でき、アナログと比較して実装を簡単化することができる。
【００１９】
次に動作について説明する。入力端子１から入力されたデジタル信号は、信号分岐手段５を介して、ＤＡＣ１００に入力され、アナログ信号に変換される。さらに、周波数変換器１０３によりＲＦ帯へと周波数変換が行われ、増幅器４に入力された信号は出力端子２から出力される。信号分岐手段５から分岐された入力信号は振幅検出回路６により振幅Ｓが検出され、さらに信号分岐手段７を介して分岐された入力信号振幅Ｓは関数回路１０に入力され、この入力信号振幅Ｓに対応して関数回路１０（Ｖ＝ｆ（Ｓ））から出力すべき制御電圧Ｖが得られる。その後、制御電圧ＶはＤＡＣ１０４ を通って、アナログ信号へ変化され、バイアス制御回路１１により増幅器４のゲート電圧またはドレイン電圧に供給される。
【００２０】
一方で、入力信号振幅Ｓは信号分岐手段８を介して遅延回路１２に入力され、制御電圧判定回路１８に入力される。制御電圧判定回路１８には、この入力信号振幅Ｓと、出力側からは、入力信号に対して位相が１８０度反転された出力信号振幅Ｓ’がＡＤＣ１０１によってデジタル信号に変化され、入力される。制御電圧判定回路１８では、比較回路１３が入力信号振幅Ｓと出力信号振幅Ｓ’ とを比較し、比較した結果に基づき、増幅器４のゲート電圧またはドレイン電圧に供給する制御電圧が得られる。制御電圧レベル制約回路１４は、入力信号振幅が所定の閾値Ｓｍよりも大きい場合には、この比較回路１３から得られた制御電圧Ｖをある一定以下の電圧に保持する。この制御電圧レベル制約回路１４から得られた制御電圧Ｖは、関数回路１０に入力され、予め設定されたＶ＝ｆ（Ｓ）の変換関数ｆを随時更新させ、この更新された変換関数ｆを用いて算出された制御電圧ＶをＤＡＣ１０４ を介してバイアス制御回路１１へ出力する。バイアス制御回路１１は、制御電圧判定回路１８の指示に基づき、増幅器４にゲート電圧またはドレイン電圧を供給する。
【００２１】
以上のように、この実施の形態４によれば、入力をデジタル信号に対応させることで、演算回路などの複雑な回路をデジタル化することができるために、実装を簡単化することができる。また実施の形態２および３と同等の優位点も併せ持ち、広帯域の入力信号に追従して増幅器４のバイアス電圧を制御することができ、かつ、温度などにより増幅器の特性変化に応じてバイアス電圧を制御することができ、増幅器４の線形性を向上することができるという効果が得られる。
なお、上記説明の関数回路１０は制御電圧記載テーブル１９でもよい。また、上記図５では、関数回路の場合を例示する。
【００２２】
実施の形態５．
図６はこの発明の実施の形態５に係わる線形増幅器の構成を説明するための構成説明図である。図１と同等部分は同一符号により示されている。
図６において、１は入力端子、２は出力端子、３は増幅器の電源を供給する電源入力端子、５は入力信号を分岐する信号分岐手段、６は前記信号分岐手段から取り出された入力信号の振幅を検出する振幅検出回路、１５は出力信号を分岐する信号分岐手段、１６は前記信号分岐手段１５から取り出された出力信号を減衰させる減衰器、２０は振幅検出回路６に入力される入力信号と前記信号分岐手段１５により減衰された出力信号が逆位相となるように操作する負の群遅延回路、１７は前記負の群遅延回路２０通過後の出力信号の振幅を検知する振幅検出回路、１３は振幅検出回路６および１７から検出された入力信号振幅Ｓと出力信号振幅Ｓ’ を比較する比較回路、１１は比較回路の出力を得て、増幅器４のゲート電圧またはドレイン電圧に制御電圧を供給するバイアス制御回路である。
【００２３】
負の群遅延回路２０は、図８のようにLCR並列共振器の直列接続または、LCR直列共振器の並列接続で構成することができる。これは、LC並列共振回路の共振現象を利用したもので、共振周波数の近傍で局所的に負の群遅延が生じることが、IEEE Transactions on, Vol.51, Issue 10, Part 1, Oct.2003, pp.2619 -2625Siddiqui, O.;Mojahedi, M.; Erickson, S.; Eleftheriades, G.V,"Periodically loaded transmission line with effective refractive index and negative group velocity"にて報告されている。例えば図９は、図８に示した負の群遅延回路の位相特性であり、横軸は角周波数 ω、縦軸は通過特性 S21の位相 θである。通常は、角周波数の増加に伴い、位相が減少するため、傾きｄθ/ｄωは負となる。このため、群遅延τ=-ｄθ/ｄωは、負符号が打消し合って、正の群遅延が生じる。これに対して、図８に示した負の群遅延回路では、図９のように、共振角周波数ω0 の近傍で、角周波数が ω1 からω2 に増加するに従って、位相も増加するため、傾きｄθ/ｄωは正となる。このため、τ=-ｄθ/ｄωにより、負の群遅延が生じることになる。ただし、この負の群遅延回路は共振現象を利用しているため、負の群遅延をもつ帯域幅は、共振周波数の近傍に限られる。
【００２４】
ここで本実施の形態の特徴とするところは、図７のように入力信号と出力信号のタイミングを合わせるための群遅延τａ、バイアス電圧供給経路の群遅延 τｂ をキャンセルするために、出力信号の振幅検出回路の前に負の群遅延回路を備えている。このため、原理的には広帯域の入力信号に追従して、増幅器にバイアス電圧を供給することができる。
【００２５】
次に動作について説明する。入力端子１から入力された変調波は、信号分岐手段５を介して増幅器４に入力され、増幅された信号は出力端子２から出力される。信号分岐手段５から分岐された入力信号は振幅検出回路６により振幅Ｓが検出され、比較回路１３へ入力される。出力信号側からは、信号分岐手段１５から分岐された出力信号が、減衰器１６によって減衰された後、負の群遅延回路２０により位相を調整させ、その後振幅検出回路１７により振幅Ｓ’が検出され、比較回路１３へ入力される。比較回路１３では、入力信号振幅Ｓと出力信号振幅Ｓとを比較し、その比較結果がバイアス制御回路１１へ出力され、増幅器４にゲート電圧またはドレイン電圧を供給する。
【００２６】
以上のように、この実施の形態５によれば、出力信号の振幅検出回路１７の前に負の群遅延回路２０を備えることで、増幅器に入力される入力信号と、増幅器に供給されるバイアス電圧との群遅延をなくすことができ、広帯域の変調波に追従してバイアス制御を行うことができる。
【００２７】
実施の形態６．
図１０はこの発明の実施の形態６に係わる線形増幅器の構成を説明するための構成説明図である。図６と同等部分は同一符号により示されている。実施の形態５では、負の群遅延回路は振幅検出回路１７の前に前置した。この実施の形態６では、負の群遅延回路２０をより周波数が低い出力信号の振幅検出回路１７の後に後置することを特徴としている。
【００２８】
次に動作について説明する。入力端子１から入力された変調波は、信号分岐手段５を介して増幅器４に入力され、増幅された信号は出力端子２から出力される。信号分岐手段５から分岐された入力信号は振幅検出回路６により振幅Ｓが検出され、比較回路１３へ入力される。出力信号側からは、信号分岐手段１５から分岐された出力信号は、減衰器１６によって減衰された後、振幅検出回路１７により振幅Ｓ’が検出され、負の群遅延回路２０により位相を調整された後、比較回路１３へ入力される。比較回路１３では、入力信号振幅Ｓと出力信号振幅Ｓとを比較し、その比較結果がバイアス制御回路１１へ出力され、増幅器４にゲート電圧またはドレイン電圧を供給する。
【００２９】
以上のように、この実施の形態６によれば、出力信号の振幅検出回路後に負の群遅延回路を備えることで、群遅延をなくすことができ、広帯域の変調波に追従してバイアス制御を行うことができる。
【００３０】
実施の形態７．
図１１はこの発明の実施の形態７に係わる線形増幅器の構成を説明するための構成説明図である。図１６と同等部分は同一符号により示されている。図１６記載の従来の線形増幅器では、利得が低下する飽和近傍において、利得を一定に保とうとすると過度の電流が流れるために、効率が低下してしまうという問題があった。
その対策として、この実施の形態７では、比較回路１３とバイアス制御回路１１との間に制御電圧レベル制約回路１４を備えることで、バイアス制御回路１１から増幅器４に供給される制御電圧に上限を定めている。これにより、飽和近傍において効率低下を防ぐことができる。
【００３１】
次に動作について説明する。入力端子１から入力された変調波は、信号分岐手段５を介して増幅器４に入力され、増幅された信号は出力端子２から出力される。信号分岐手段５から分岐された入力信号は振幅検出回路６により振幅Ｓが検出され、制御電圧判定回路２１へ入力される。制御電圧判定回路２１では、比較回路１３が入力信号振幅Ｓと出力信号振幅Ｓ’ とを比較し、比較した結果に基づき、増幅器４のゲート電圧またはドレイン電圧に供給する制御電圧が得られる。この制御電圧は、入力信号振幅が所定の閾値Ｓｍよりも大きい場合には、制御電圧レベル制約回路１４によって、ある一定以下の電圧に保持される。バイアス制御回路１１は、制御電圧判定回路２１の指示に基づき、増幅器４にゲート電圧またはドレイン電圧を供給する。
【００３２】
以上のように、この実施の形態７によれば、制御電圧判定回路に制御電圧レベル制約回路を備えることで、飽和近傍での効率低下を防ぐことができる。
【００３３】
実施の形態８．
図１２はこの発明の実施の形態８に係わる線形増幅器の構成を説明するための構成説明図である。図６と同等部分は同一符号により示されている。実施の形態５では、利得が低下する飽和近傍において、過度の電流が流れ、その結果として効率が低下してしまう。一方で、実施の形態７では、群遅延が生じ、入力信号の振幅に追従してバイアス電圧を制御することができないため、信号は狭帯域に限られてしまう。
その対策として、実施の形態８は、実施の形態５と７を組み合わせたものであり、出力信号の振幅検出回路の前に負の群遅延回路を備え、さらに入力信号の振幅が予め定められた値よりも大きいときには、制御電圧をある一定以下に保持するような制御電圧レベル制約手段を備えることを特徴としている。
【００３４】
次に動作について説明する。入力端子１から入力された変調波は、信号分岐手段５を介して増幅器４に入力され、増幅された信号は出力端子２から出力される。信号分岐手段５から分岐された入力信号は振幅検出回路６により振幅Ｓが検出され、制御電圧判定回路２１へ入力される。出力信号側からは、信号分岐手段１５から分岐された出力信号が、減衰器１６によって減衰された後、負の群遅延回路２０により位相を補正し、その後、振幅検出回路１７により振幅Ｓ’が検出され、制御電圧判定回路２１へ入力される。制御電圧判定回路２１では、比較回路１３が入力信号振幅Ｓと出力信号振幅Ｓ’ とを比較し、比較した結果に基づき、増幅器４のゲート電圧またはドレイン電圧に供給する制御電圧が得られる。この制御電圧は、入力信号振幅が所定の閾値Ｓｍよりも大きい場合には、制御電圧レベル制約回路１４によって、ある一定以下の電圧に保持される。バイアス制御回路１１は、制御電圧判定回路２１の指示に基づき、増幅器４にゲート電圧またはドレイン電圧を供給する。
【００３５】
以上のように、この実施の形態８によれば、出力信号の振幅検出回路の前に負の群遅延回路を備えることで、群遅延をなくすことができ、広帯域の変調波に追従してバイアス制御を行うことができる。さらに、制御電圧レベル制約手段を備えることで飽和近傍での効率低下を防ぐことができる。
【００３６】
実施の形態９．
図１３はこの発明の実施の形態９に係わる線形増幅器の構成を説明するための構成説明図である。図１０と同等部分は同一符号により示されている。この実施の形態は、実施の形態６と７を組み合わせたものであり、出力信号の振幅検出回路の後に負の群遅延回路を備え、さらに入力信号の振幅が予め定められた値よりも大きいときには、制御電圧をある一定以下に保持するような制御電圧レベル制約手段を備えることを特徴としている。
【００３７】
なお、この実施の形態９における動作は、負の群遅延回路を備える位置を、出力信号の振幅検出回路の後と読み変えると、前述の実施の形態８と同様である。
【００３８】
以上のように、この実施の形態９によれば、出力信号の振幅検出回路の後に負の群遅延回路を備えることで、群遅延をなくすことができ、広帯域の変調波に追従してバイアス制御を行うことができる。さらに、制御電圧レベル制約手段を備えることで飽和近傍での効率低下を防ぐことができる。
【００３９】
実施の形態１０．
図１４はこの発明の実施の形態１０に係わる線形増幅器の構成を説明するための構成説明図である。実施の形態８では、入力端子から入力され信号はアナログ信号であった。しかし、制御電圧レベル制約回路１４などの演算回路をアナログで実装するのは困難である。
この対策として、実施の形態１０では、入力端子から入力される信号をデジタル信号としている。これにより、演算回路をデジタル化でき、アナログと比較して実装を簡単化することができる。
【００４０】
次に動作について説明する。入力端子１から入力された変調波は、信号分岐手段５を介して、ＤＡＣ１００に入力され、アナログ信号に変換される。さらに、周波数変換器１０３によりＲＦ帯へと周波数変換が行われ、増幅器４に入力された信号は出力端子２から出力される。信号分岐手段５から分岐された入力信号は振幅検出回路６により振幅Ｓが検出され、制御電圧判定回路２１へ入力される。出力信号側からは、信号分岐手段１５から分岐された出力信号が、減衰器１６によって減衰された後、負の群遅延回路２０により入力信号に対して位相が１８０度反転され、振幅検出回路１７によって振幅Ｓ’ が検出される。振幅検出後、出力信号はＡＤＣ１０１により、デジタル信号に変化され、制御電圧判定回路２１へ入力される。制御電圧判定回路２１では、比較回路１３が入力信号振幅Ｓと出力信号振幅Ｓ’ とを比較し、比較した結果に基づき、増幅器４のゲート電圧またはドレイン電圧に供給する制御電圧が得られる。この制御電圧は、入力信号振幅が所定の閾値Ｓｍよりも大きい場合には、制御電圧レベル制約回路１４によって、ある一定以下の電圧に保持される。制御電圧判定回路２１から得られた制御電圧は、ＤＡＣ１０４ を介して、バイアス制御回路１１へ入力され、バイアス制御回路１１は増幅器４にゲート電圧またはドレイン電圧を供給する。
【００４１】
以上のように、この実施の形態１０によれば、入力をデジタル信号に対応させることで、回路をデジタル化させることができるために、実装を簡単化することができる。また、実施の形態８で説明した優位点も併せ持ち、広帯域の変調波に追従してバイアス制御を行うことができ、かつ、飽和近傍での効率低下を防ぐことができる。
【００４２】
実施の形態１１．
図１５はこの発明の実施の形態１１に係わる線形増幅器の構成を説明するための構成説明図である。この実施の形態１１は、前述の実施の形態９に対して、入力端子から入力される信号をデジタル信号としている。これにより、演算回路をデジタル化でき、アナログと比較して実装を簡単化することができる。
この実施の形態１１における構成は、前述の図１４において負の群遅延回路２０を備える位置を、出力信号の振幅検出回路１７の後に配置したものであり、動作は前述の実施の形態１０と同様である。
【００４３】
以上のように、この実施の形態１１によれば、入力をデジタル信号に対応させることで、回路をデジタル化させることができるために、実装を簡単化することができる。また、実施の形態９で説明した優位点も併せ持ち、広帯域の変調波に追従してバイアス制御を行うことができ、かつ、飽和近傍での効率低下を防ぐことができる。
【図面の簡単な説明】
【００４４】
【図１】この発明の実施の形態１に係わる線形増幅器の構成を説明するための構成説明図である。
【図２】この発明の実施の形態１に係わる線形増幅器の動作を説明するための説明図である。
【図３】この発明の実施の形態２に係わる線形増幅器の構成を説明するための構成説明図である。
【図４】この発明の実施の形態３に係わる線形増幅器の構成を説明するための構成説明図である。
【図５】この発明の実施の形態４に係わる線形増幅器の構成を説明するための構成説明図である。
【図６】この発明の実施の形態５に係わる線形増幅器の構成を説明するための構成説明図である。
【図７】この発明の実施の形態５に係わる線形増幅器の動作を説明するための説明図である。
【図８】この発明の実施の形態５に係わる線形増幅器の構成を説明するための構成説明図である。
【図９】この発明の実施の形態５に係わる線形増幅器の構成を説明するための構成説明図である。
【図１０】この発明の実施の形態６に係わる線形増幅器の構成を説明するための構成説明図である。
【図１１】この発明の実施の形態７に係わる線形増幅器の構成を説明するための構成説明図である。
【図１２】この発明の実施の形態８に係わる線形増幅器の構成を説明するための構成説明図である。
【図１３】この発明の実施の形態９に係わる線形増幅器の構成を説明するための構成説明図である。
【図１４】この発明の実施の形態１０に係わる線形増幅器の構成を説明するための構成説明図である。
【図１５】この発明の実施の形態１１に係わる線形増幅器の構成を説明するための構成説明図である。
【図１６】従来の線形増幅器の構成を説明するための構成説明図である。
【図１７】従来の線形増幅器の動作を説明するための説明図である。
【符号の説明】
【００４５】
１  入力端子、２  出力端子、３  電源入力端子、４  増幅、５  信号分岐手段、６  振幅検出回路、７  信号分岐手段、８  信号分岐手段、１０  関数回路、１１  バイアス制御回路、１２  遅延回路、１３  比較回路、１４  制御電圧レベル制約回路、１５  信号分岐手段、１６  減衰器、１７  振幅検出回路、１８  制御電圧判定回路、１９  制御電圧記載テーブル、２０  負の群遅延回路、２１  制御電圧判定回路、１００  ＤＡＣ、１０１  ＡＤＣ、１０２  ローカル発振器、１０３  周波数変換器、１０４  ＤＡＣ。
【図１】
2009038571.tif 000003
【図２】
2009038571.tif 000004
【図３】
2009038571.tif 000005
【図４】
2009038571.tif 000006
【図５】
2009038571.tif 000007
【図６】
2009038571.tif 000008
【図７】
2009038571.tif 000009
【図８】
2009038571.tif 000010
【図９】
2009038571.tif 000011
【図１０】
2009038571.tif 000012
【図１１】
2009038571.tif 000013
【図１２】
2009038571.tif 000014
【図１３】
2009038571.tif 000015
【図１４】
2009038571.tif 000016
【図１５】
2009038571.tif 000017
【図１６】
2009038571.tif 000018
【図１７】
2009038571.tif 000019