(57)【要約】【課題】基板本体上に形成される部材の接着性が高く、信頼性の高いスイッチング素子を備える制御基板、およびこの制御基板を低コストで製造する制御基板の製造方法を提供することである。【解決手段】基板本体２５の一表面上に、下地層２６を設け、この下地層２６の厚み方向Ｚの一表面上に、第１および第２ゲート電極３４，４１を塗布法によって形成する。下地層２６は、第１および第２ゲート電極３４，４１などの電極との接着性が、基板本体２５の一表面上に塗布法で電極を形成した場合の電極と基板本体との接着性よりも高い部材によって形成される。【選択図】  図１
2009141175.tif 000002
【特許請求の範囲】
【請求項１】
基板本体と、
基板本体の厚み方向の一表面上に設けられる下地層と、
前記下地層の前記基板本体とは反対側の表面に設けられて、電気的な導通と非導通とを切替えるスイッチング素子とを含み、
前記スイッチング素子は、前記下地層の前記基板本体とは反対側の表面上に塗布法によって形成される電極を有し、
前記下地層は、電極との接着性が、基板本体の下地層側の表面上に塗布法で電極を形成した場合の電極と、基板本体との接着性よりも高い部材によって形成されることを特徴とする制御基板。
【請求項２】
前記スイッチング素子は、
前記基板本体とは反対側から少なくとも前記電極を覆って形成される中間層と、
中間層の厚み方向の一表面上に、塗布法によって形成される上部電極とをさらに有することを特徴とする請求項１記載の制御基板。
【請求項３】
前記下地層および前記中間層は、感光性材料を用いて形成されることを特徴とする請求項２記載の制御基板。
【請求項４】
前記下地層および前記中間層の光透過率は、それぞれ８０％以上であることを特徴とする請求項２または３に記載の制御基板。
【請求項５】
前記電極および上部電極は、粒子径が２ｎｍ以上５００ｎｍ以下の範囲の金属微粒子を分散させた懸濁液から塗布法によって形成されることを特徴とする請求項２〜４のいずれか１つに記載の制御基板。
【請求項６】
前記下地層の電極と接する表面は、凹凸状であることを特徴とする請求項１〜５のいずれか１つに記載の制御基板。
【請求項７】
請求項１〜６のいずれか１つに記載の制御基板と、
制御基板の基板本体側とは反対側の表面上に形成される層間絶縁層と、
層間絶縁層の厚み方向の一表面上に設けられる発光素子とを含むことを特徴とする表示装置。
【請求項８】
前記層間絶縁層は、感光性材料を用いて形成されることを特徴とする請求項７記載の表示装置。
【請求項９】
基板本体と、基板本体の厚み方向の一表面上に設けられる下地層と、下地層に設けられ、電気的な導通と非導通とを切替えるスイッチング素子とを含む制御基板の製造方法であって、
下地層を塗布法によって形成する工程と、
前記下地層の前記基板本体とは反対側の表面上に、塗布法によって前記スイッチング素子の電極を形成する工程とを含み、
前記下地層は、電極との接着性が、基板本体の下地層側の表面上に塗布法で電極を形成した場合の電極と基板本体との接着性よりも高い部材によって形成されることを特徴とする制御基板の製造方法。
【請求項１０】
前記下地層は、感光性材料によって形成され、
前記下地層を塗布法によって形成する工程では、基板本体の厚み方向の一表面上に感光性材料を塗布した後に、現像処理を行って、下地層の電極と接する表面を凹凸状に形成することを特徴とする請求項９記載の制御基板の製造方法。
【請求項１１】
前記電極を形成する工程の後に、前記基板本体とは反対側から少なくとも前記電極を覆う中間層を塗布法によって形成する工程と、
中間層の厚み方向の一表面上に、塗布法によって上部電極を形成することを特徴とする請求項９または１０記載の制御基板の製造方法。
【請求項１２】
請求項９〜１１のいずれか１つに記載の制御基板の製造方法によって制御基板を形成する工程と、
制御基板の基板本体側とは反対側の表面上に層間絶縁層を形成する工程と、
層間絶縁層の厚み方向の一表面上に発光素子を形成する工程とを含むことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的な導通と非導通とを切り換える制御基板およびこの制御基板の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置および有機ＥＬ表示装置などの表示装置は、複数の発光素子を備え、各発光素子を選択的に発光させることによって所定の画像情報を表示している。発光素子を発光させる駆動方式には、たとえばパッシブ駆動およびアクティブ駆動などがある。アクティブ駆動の表示装置では、各発光素子と電源との間に例えば電界効果型トランジスタ（ＦＥＴ）が配置され、各ＦＥＴの導通状態と非導通状態とを選択的に切り換えることによって、各発光素子を選択的に発光させて、所定の画像情報を表示している。アクティブ駆動の表示装置では、基板本体上に複数のＦＥＴが設けられたＴＦＴ（Thin Film Transistor）基板などの制御基板が用いられている。
【０００３】
図１２は、従来の技術の表示装置１を模式的に示す断面図である。表示装置１は、ＴＦＴ基板２と、このＴＦＴ基板２に設けられる発光素子３とを含んで構成される。ＴＦＴ基板２は、基板本体４と、この基板本体４に設けられるＦＥＴ（電界効果型トランジスタ）５とを含んで構成される。ＦＥＴ５は、基板本体４の厚み方向の一表面上に形成されるゲート電極６と、このゲート電極６を覆って形成されるゲート絶縁膜７と、ゲート絶縁膜７の厚み方向の一表面上に形成されるソース電極８およびドレイン電極９と、ソース電極８およびドレイン電極９の間に形成される半導体層１０とを含んで構成される。
【０００４】
従来の技術では、スパッタ法、蒸着法およびＣＶＤ法などによって基板本体４にＦＥＴ５を形成してＴＦＴ基板２を作製し、このＴＦＴ基板２にさらに発光素子３を形成することによって、表示装置１を作製している。
【０００５】
スパッタ法、蒸着法およびＣＶＤ法などでは、真空装置を用いて真空雰囲気でＦＥＴ５を形成する必要があり、製造コストが高くなるという問題がある。そこで真空装置を使用することなく低コストでＦＥＴ５を形成する方法として、たとえば塗布法でＦＥＴ５を形成することが考えられる。従来の技術では、金属ペーストおよび金属ナノ粒子などを含む配線形成用インクを塗布し、さらに焼成することによって、基板に導電性を有する配線を形成している（たとえば特許文献１参照）。
【０００６】
【特許文献１】特開２００７−１６９６０４公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
例えば塗布法でＦＥＴ等の素子を形成した場合、スパッタ法で成膜した場合と比較すると、信頼性の高い素子を形成することが困難であった。
【０００８】
したがって本発明の目的は、基板本体上に形成される信頼性の高いスイッチング素子を備える制御基板、およびこの制御基板を塗布法で製造する製造方法を提供することである。
【０００９】
またゲート電極６および配線を基板本体４に形成した後の工程で、滞留が発生したり、パターニングの失敗などが発生したりすると、いわゆるリプロセスとして、洗浄プロセス、および所定のプロセスが再度施される。塗布法によって形成された接着性の低いゲート電極６および配線などは、このようなリプロセスにおいて剥離するおそれがあり、歩留まりが低下してしまうとともに、信頼性の高いＦＥＴ５等の素子を形成することが困難であった。
【課題を解決するための手段】
【００１０】
そこで本発明者らは、塗布法によって形成された素子について鋭意検討した結果、素子の電極の接着性と、素子の信頼性とに関係があることに想到し、基板本体表面に下地層を設け、下地層に素子の電極を設けることにより、塗布法で形成しても高い信頼性を示す素子が得られることを見出し、本発明を完成させるに至った。
【００１１】
本発明は、基板本体と、
基板本体の厚み方向の一表面上に設けられる下地層と、
前記下地層の前記基板本体とは反対側の表面に設けられて、電気的な導通と非導通とを切り換えるスイッチング素子とを含み、
前記スイッチング素子は、前記下地層の厚み方向の一表面上に塗布法によって形成される電極を有し、
前記下地層は、電極との接着性が、基板本体の前記基板本体とは反対側の表面上に塗布法で電極を形成した場合の電極と、基板本体との接着性よりも高い部材によって形成されることを特徴とする制御基板である。
【発明の効果】
【００１２】
本発明によれば、電極の接着性が高く、信頼性の高いスイッチング素子を備える制御基板を得ることができる。
【００１３】
また、接着性の高い電極を形成することができるので、リプロセスにおいて、電極の剥離を抑制することができ、歩留まりを向上することができるとともに、リプロセスを施したとしても信頼性の高いスイッチング素子を備える制御基板を得ることができる。
【００１４】
また、塗布法で電極を形成することができるので、真空装置を用いて電極を形成する場合に比べて低コストで制御基板を製造することができる。
【発明を実施するための最良の形態】
【００１５】
本実施の形態の制御基板に相当するＴＦＴ基板２２は、基板本体２５と、基板本体２５の厚み方向Ｚの一表面上に設けられる下地層２６と、前記下地層２６の前記基板本体とは反対側の表面に設けられて、電気的な導通と非導通とを切替えるスイッチング素子（後述する切替用トランジスタ３１および駆動用トランジスタ３２）とを含み、前記スイッチング素子は、前記下地層２６の厚み方向の一表面上に塗布法によって形成される電極（後述する第１ゲート電極３４および第２ゲート電極４１）を有し、前記下地層２６は、電極との接着性が、基板本体２５の一表面上に塗布法で電極を形成した場合の電極と、基板本体２５との接着性よりも高い部材によって形成されることを特徴とする。基板本体２５の一表面は、鏡面のように平坦性が高い場合が多く、塗布法で基板本体２５の表面上に導電性を有する膜を形成した場合には、接着効果（アンカーリング）が低く、基板本体２５に形成した電極および配線などが容易に剥離してしまうが、前述したような下地層２６を設けることによって、下地層２６を設けずに電極を基板本体２５に直接的に形成する場合に比べて、電極の接着性が向上する。これによって、電極の接着性が高く、信頼性の高いスイッチング素子を備える制御基板を得ることができる。
【００１６】
図１は、本発明の実施の一形態の表示装置２１を模式的に示す断面図であり、図２は、表示装置２１に備えられる本発明の実施の一形態のＴＦＴ基板２２を模式的に示す平面図であり、図３は、表示装置２１の等価回路図である。本発明の表示装置２１は、複数の画素を含んで構成されるが、図１〜図３では、理解の容易のために、複数の画素のうちの１つの画素を構成する要素のみを示している。以下において、特に断らない場合には、１つの画素を構成する要素について説明する。
【００１７】
表示装置２１は、制御基板に相当するＴＦＴ基板２２と、ＴＦＴ基板２２の厚み方向（以下、厚み方向Ｚという）の一表面上に設けられる層間絶縁層２３と、この層間絶縁層２３の厚み方向Ｚの一表面上に設けられる発光素子２４とを含んで構成される。
【００１８】
ＴＦＴ基板２２は、主に基板本体２５、下地層２６、および中間層２７がこの順に厚み方向Ｚに積層されて構成され、１または複数の素子をさらに備える。本実施の形態のＴＦＴ基板２２は、前記素子として、下地層２６に設けられて、電気的な導通と非導通とを切り換えるスイッチング素子に相当する切替用トランジスタ３１および駆動用トランジスタ３２と、コンデンサ３３とを備える。
【００１９】
切替用トランジスタ３１および駆動用トランジスタ３２は、それぞれ電界効果型トランジスタ（ＦＥＴ）によって実現される。
【００２０】
本実施の形態における切替用トランジスタ３１は、いわゆるボトムゲート型のＦＥＴによって実現され、第１ゲート電極３４と、第１ドレイン電極３５と、第１ソース電極３６と、第１半導体層３７と、第１ゲート絶縁膜３８とを含んで構成される。
【００２１】
第１ゲート電極３４は、導電性を有し、下地層２６の厚み方向Ｚの一表面上に形成される。第１ゲート電極３４は、本実施の形態では板状の略直方体形状に形成される。また下地層２６の厚み方向Ｚの一表面上には、たとえば第１ゲート電極３４に接続される配線が形成される。
【００２２】
第１ドレイン電極３５および第１ソース電極３６は、導電性を有し、それぞれ中間層２７の厚み方向Ｚの一表面上において互いに第１方向Ｘに間隔をあけて配置され、それぞれ板状の略直方体形状に形成される。第１ドレイン電極３５と第１ソース電極３６との間隙は、厚み方向Ｚの一方から見て第１ゲート電極３４に重なる位置に設定され、本実施の形態では第１ゲート電極３４の第１方向Ｘの中央部に設けられる。第１ドレイン電極３５と第１ソース電極３６との間の間隔は、チャンネル長に相当し、所望するＦＥＴの電気特性に応じて設定され、たとえば５μｍ〜６μｍに設定される。また第１ドレイン電極３５および第１ソース電極３６の第１方向Ｘおよび厚み方向Ｚにそれぞれ垂直な第２方向Ｙの幅は、チャンネル幅に相当し、所望するＦＥＴの電気特性に応じて設定される。チャンネル幅は、第１半導体層３７が有機材料によって形成される場合には、たとえば１００μｍ〜３００μｍに設定される。
【００２３】
第１半導体層３７は、第１ドレイン電極３５と第１ソース電極３６との間の間隙に充填され、されに前記間隙に臨む第１ドレイン電極３５と第１ソース電極３６との端部を覆って形成される。第１半導体層３７は、ｎ型またはｐ型の有機または無機の半導体によって実現される。
【００２４】
第１ゲート絶縁膜３８は、中間層２７の一部分であって、少なくとも第１ゲート電極３４を覆って形成される。第１ゲート絶縁膜３８は、中間層２７のうちの第１ドレイン電極３５、第１ソース電極３６および第１半導体層３７と、第１ゲート電極３４とに挟まれる部分が、ＦＥＴのゲート絶縁膜として機能することによって実現される。
【００２５】
駆動用トランジスタ３２は、いわゆるボトムゲート型のＦＥＴによって実現され、第２ゲート電極４１と、第２ドレイン電極４２と、第２ソース電極４３と、第２半導体層４４と、第２ゲート絶縁膜４５とを含んで構成される。駆動用トランジスタ３２は、切替用トランジスタ３１に対して第１方向Ｘの一方に所定の間隔をあけて設けられる。
【００２６】
第２ゲート電極４１は、下地層２６の厚み方向Ｚの一表面上において、第１ゲート電極３４とは第１方向Ｘの一方に間隔をあけて配置される。本実施の形態では、下地層２６の厚み方向Ｚの一表面上において、第１ゲート電極３４とは第１方向Ｘの一方に間隔をあけて配置される板状の下方導体板４６の一部が第２ゲート電極４１として機能する。具体的には、下方導体板４６の第１方向Ｘの一方の端部、かつ第２方向Ｙの中央部が、第２ゲート電極４１として機能する。
【００２７】
第２ドレイン電極４２および第２ソース電極４３は、導電性を有し、それぞれ中間層２７の厚み方向Ｚの一表面上において互いに第１方向Ｘに間隔をあけて配置され、それぞれ板状の略直方体形状に形成される。第２ドレイン電極４２は、第２ソース電極４３に対して第１方向Ｘの他方側に配置される。第２ドレイン電極４２と第２ソース電極４３との間隙は、厚み方向Ｚの一方から見て第２ゲート電極４１に重なる位置に設定され、本実施の形態では第２ゲート電極４１の第１方向Ｘの中央部に設けられる。本実施の形態では、中間層２７の厚み方向Ｚの一表面上において、切替用トランジスタ３１の第１ソース電極３６とは第１方向Ｘの一方に間隔をあけて配置される板状の上方導体板４７の一部が、第２ドレイン電極４２として機能する。具体的には、上方導体板４７の第１方向Ｘの一方の端部、かつ第２方向Ｙの中央部が、第２ドレイン電極４２として機能する。
【００２８】
第２ドレイン電極４２と第２ソース電極４３との間の間隔は、チャンネル長に相当し、また第２ドレイン電極４２と第２ソース電極４３とが第１方向Ｘに対向する部分の第２方向Ｙの幅は、チャンネル幅に相当する。チャンネル長およびチャンネル幅は、それぞれ所望するＦＥＴの電気特性に応じて設定され、たとえば前述の切替用トランジスタ３１のチャンネル長およびチャンネル幅とそれぞれ同様に設定される。
【００２９】
第２半導体層４４は、第２ドレイン電極４２と第２ソース電極４３との間の間隙に充填され、されに前記間隙に臨む第２ドレイン電極４２と第２ソース電極４３との端部を覆って形成される。第１半導体層３７は、ｎ型またはｐ型の有機または無機の半導体によって実現される。
【００３０】
第２ゲート絶縁膜４５は、中間層２７の一部分であって、少なくとも第２ゲート電極４１を覆って形成される。第２ゲート絶縁膜４５は、中間層２７のうちの、第２ドレイン電極４２、第２ソース電極４３および第２半導体層４４と、第２ゲート電極４１とに挟まれる部分が、ＦＥＴのゲート絶縁膜として機能することによって実現される。
【００３１】
本実施の形態の第１および第２ゲート電極３４，４１は、下地層２６の厚み方向Ｚの一表面上に塗布法によって形成される電極に相当し、第１および第２ドレイン電極３５，４２と、第１および第２ソース電極３６，４３は、それぞれ中間層２６の厚み方向Ｚの一表面上に、塗布法によって形成される上部電極に相当する。
【００３２】
コンデンサ３３は、一方の導体板５１と、他方の導体板５２と、誘電体部５３とを含んで構成され、切替用トランジスタ３１と駆動用トランジスタ３２との間に設けられる。一方の導体板５１は、下地層２６の厚み方向Ｚの一表面上に設けられ、前述した下方導体板４６の一部分によって構成される。具体的には、下方導体板４６うちの、第２ゲート電極４１として機能する部分の第１方向Ｘの他方側の領域が、一方の導体板５１として機能する。他方の導体板５２は、中間層２７の厚み方向Ｚの一表面上に設けられ、前述した上方導体板４７の一部分によって構成される。具体的には、上方導体板４７のうちの、第２ドレイン電極４２として機能する部分の第１方向Ｘの他方側の領域が、他方の導体板５１として機能する。上方導体板４７と、下方導体板４６とは、少なくとも一部が厚み方向Ｚに対向して設けられ、下方導体板４６のうちの、上方導体板４７と対向する部分が一方の導体板５１として機能し、上方導体板４７のうちの、下方導体板４６と対向する部分が他方の導体板５２として機能する。
【００３３】
誘電体部５３は、中間層２７の一部分によって構成され、中間層２７のうちの下方導体板４６と上方導体板４７とに挟まれる部分によって構成される。
【００３４】
中間層２７の厚み方向Ｚの一表面上には、切替用トランジスタ３１の第１ソース電極３６から上方導体板４７に向けて延びる配線５４がさらに形成される。この配線５４は、上方導体板４７側の端部が、厚み方向Ｚの一方から見て下方導体板４６の端部に重なる位置まで延びる。中間層２７には、厚み方向Ｚに貫通する貫通配線５５が設けれ、この貫通配線５５によって前記配線５４の端部と、下方導体板４６とが電気的に接続される。
【００３５】
発光素子２４は、ＴＦＴ基板２２の厚み方向Ｚの一表面上を覆って形成される層間絶縁層２３の厚み方向Ｚの一表面上に形成される。発光素子２４は、液晶素子または有機ＥＬ素子などを含んで実現され、本実施の形態では、有機ＥＬ素子を含んで構成される。本実施の形態における発光素子２４は、第１電極５６と、第２電極５７と、有機層５８とを含んで構成される。発光素子２４は、いわゆるボトムエミッション型の有機ＥＬ素子でも、いわゆるトップエミッション型の有機ＥＬ素子でもよく、本実施の形態ではボトムエミッション型の有機ＥＬ素子によって実現される。第１電極５６は、陽極に相当し、層間絶縁層２３の厚み方向Ｚの一表面上に形成される。有機層５８は、第１電極５６の厚み方向Ｚの一表面上に形成される。有機層５８は、単層の発光層によって実現されてもよく、また発光層を含む複数の層が積層されて構成されてもよい。本実施の形態の有機層５８は、第１電極５６の厚み方向Ｚの一表面上に形成される正孔注入層と、この正孔注入層の厚み方向Ｚの一表面上に形成される発光層によって実現される。第２電極５７は、陰極に相当し、有機層５８の厚み方向Ｚの一表面上に形成される。
【００３６】
表示装置２１には、発光素子２４を厚み方向Ｚの一方から覆う保護膜５９がさらに形成される。
【００３７】
発光素子２４は、厚み方向Ｚの一方から見て、切替用トランジスタ３１、駆動用トランジスタ３２およびコンデンサ３３とは可能な限り重ならない位置に配置される。本実施の形態における発光素子２４は、厚み方向Ｚの一方から見て、駆動用トランジスタ３２の第２ソース電極４３から第１方向Ｘの一方に延びる配線６１の端部に一部が重なって配置される。この第２ソース電極４３から延びる配線６１と、発光素子２４の第１電極５６とは、層間絶縁層２３を貫通して形成される貫通配線６２によって電気的に接続される。このように発光素子２４と、ＴＦＴ基板２２に形成される素子とが厚み方向Ｚに極力重ならないように配置されるので、発光素子２１からＴＦＴ基板２２に入射される光が、ＴＦＴ基板２２で減衰することを抑制できる。
【００３８】
以下、図３を参照して表示装置２１の動作について説明する。ＴＦＴ基板２２には、表示装置２１に備えられる信号生成部から走査信号（図３では、記号「Ｖｓｃａｎ」で示す）と、データ信号（図３では、記号「Ｖｓｉｇ」で示す）とが入力される。切替用トランジスタ３１の第１ソース電極３６と、駆動用トランジスタ３２の第２ゲート電極４１とは、電気的に接続される。また駆動用トランジスタ３２の第２ゲート電極４１と、第２ドレイン電極４２との間には、コンデンサ３３が挿入される。また駆動用トランジスタ３２の第２ソース電極４３と、発光素子２４の第１電極５６とは、電気的に接続される。信号生成部からの走査信号は、切替用トランジスタ３１の第１ゲート電極３４に入力され、信号生成部からのデータ信号は、切替用トランジスタ３１の第１ドレイン電極３５に入力される。また、駆動用トランジスタ３２の第２ドレイン電極４２には、駆動電源からの駆動電圧（図３では、記号「Ｖｃｃ」で示す）が印加されている。
【００３９】
走査信号として高電圧が切替用トランジスタ３１の第１ゲート電極３４に印加されると、第１ドレイン電極３５と第１ソース電極３６とが導通状態（以下、オン状態という場合がある）になる。切替用トランジスタ３１がオン状態のときに、切替用トランジスタ３１の第１ドレイン電極３５にデータ信号として高電圧が印加されると、高電圧のデータ信号が駆動用トランジスタ３２の第２ゲート電極４１に与えられ、第２ドレイン電極４２と第２ソース電極４３とが導通状態（オン状態）になる。駆動用トランジスタ３２がオン状態になると、駆動電圧（Ｖｃｃ）が発光素子２４の第１電極５６（陽極）に印加されて、発光素子２４が発光する。すなわち走査信号とデータ信号との両方の信号が入力されていると、駆動用トランジスタ３２がオン状態になり、発光素子２４が発光する。
【００４０】
走査信号が入力されていない場合、すなわち切替用トランジスタ３１の第１ゲート電極３４に低電圧が印加されている場合、切替用トランジスタ３１の第１ドレイン電極３５と第１ソース電極３６とは非導通状態（以下、オフ状態という場合がある）となる。切替用トランジスタ３１がオフ状態のときに、データ信号として高電圧が切替用トランジスタ３１の第１ドレイン電極３５に印加されたとしても、高電圧のデータ信号が、駆動用トランジスタ３２の第２ゲート電極４１に与えられないので、第２ドレイン電極４２と第２ソース電極４３とが非導通状態（オフ状態）になる。また、走査信号として高電圧が入力され、切替用トランジスタ３１がオン状態であったとしても、データ信号が入力されていない場合、駆動用トランジスタ４１の第２ゲート電極４１には、切替用トランジスタ３１の第１ドレイン電極３５と同様に低電圧が印加され、駆動用トランジスタ４１は、オフ状態となる。したがって、走査信号およびデータ信号のうちの少なくともいずれか一方が入力されていない場合には、駆動用トランジスタ４１がオフ状態となり、発光素子２４は、発光しない。以上の説明したように、走査信号とデータ信号との両方の信号が入力されているときにのみ発光素子２４が発光するので、走査信号とデータ信号とを選択的に入力することによって、発光素子を選択的に発光させることができる。
【００４１】
前述したように、本実施の形態の表示装置２１は、複数の画素を備える。本実施の形態における各画素は、厚み方向Ｚに垂直な仮想一平面上において、それぞれ行方向、および行方向に垂直な列方向に、マトリクス状に配置される。すなわち図１および図２に示す各画素を構成する要素が、マトリクス状に配置される。各行に配置される各要素の切替用トランジスタ３１の第１ゲート電極３４は、各行毎に互いに走査信号用の配線によって電気的に接続される。また各列に配置される切替用トランジスタ３１の第１ドレイン電極３５は、各列毎に互いにデータ信号用の配線によって電気的に接続される。したがって、同じ行に配置される切替用トランジスタ３１の第１ゲート電極３４には、共通の走査信号が入力される。また同じ列に配置される切替用トランジスタ３１の第１ドレイン電極３５には、共通のデータ信号が入力される。このようなアクティブマトリクス型の表示装置２１では、走査信号を入力することによって特定の行に配置された複数の発光素子２４を選択し、さらにデータ信号を入力することによって選択された特定の行のうちの、特定の列に配置された発光素子２４を選択的に発光させることができる。
【００４２】
図４〜図１１は、表示装置２１の製造工程を模式的に示す断面図である。以下、図面を参照して本実施の形態の表示装置２１の製造方法について説明する。まず図４に示すように、基板本体２５を用意する。この基板本体２５は、リジッド基板に限らずに、フレキシブル基板でもよく、電極を形成し、有機物の層を形成する工程において変化しないものが好適に用いられ、例えばガラス基板、プラスチック基板、高分子フィルム、シリコン基板、およびこれらを積層したものなどが用いられる。また、本実施の形態の表示装置２１は、ボトムエミッション型の発光素子２４を備えるので、発光素子２４からの光を基板本体２５側から取り出せるように、基板本体２５には、透明のものが用いられる。なおトップエミッション型の発光素子２４を備える表示装置２１の場合には、基板本体２５には不透光性のものを用いてもよく、たとえばステンレス基板または単結晶性半導体基板等を用いてもよい。
【００４３】
次に、この基板本体２５の厚み方向Ｚの一表面上に、下地層２６を構成する材料を含む塗布液を塗布法によって形成する。下地層２６は、第１および第２ゲート電極３４，４１などの電極との接着性が、基板本体２５の一表面上に塗布法で電極を形成した場合の電極と基板本体との接着性よりも高い部材によって形成され、基板本体２５が、例えばガラス基板からなり、電極が、例えば後述する銀（Ａｇ）および銅（Ｃｕ）などの金属によって形成される場合、たとえば感光性材料を用いて形成される。感光性材料としては、ネガ型フォトレジスト、ポジ型フォトレジストなどに用いられる材料、および感光性ポリイミドなどの感光性樹脂を用いることができる。ネガ型またはポジ型フォトレジストとしては、組成物の主体となる樹脂として、例えばノボラック樹脂、ポリビニルフェノール樹脂、ポリイソプロペニルフェノール樹脂、アクリル樹脂、アルキド樹脂、ポリエステル樹脂、変性エポキシ樹脂、変性フェノール樹脂、ポリエーテル樹脂、アミノ樹脂、メラミンーホルムアルデヒド樹脂等を用いたものが用いられ、好ましくは、ノボラック樹脂、ポリビニルフェノール樹脂、アクリル樹脂を用いたものが用いられる。また、ネガ型またはポジ型フォトレジストとしては、現像工程およびリワークなどの後工程においてアルカリ現像液およびアルカリ剥離液などのアリカリ溶液を用いる場合には、アルカリ可溶性のものが好ましい。本実施の形態では、まずスピン塗布装置を用いてネガ型の感光性材料を基板本体２５の厚み方向Ｚの一表面上に塗布する。次に、プリベーク処理を行う。具体的には、たとえば８０℃〜９０℃の雰囲気で、２０分〜３０分間の熱処理を行う。次に塗布した感光性材料の全面を露光する。次に、現像液を用いて現像処理を行う。現像液としては、たとえば水酸化テトラメチルアンモニウム（ＴＭＡＨ）および水酸化カリウム（ＫＯＨ）などのアリカリ性溶液が挙げられる。このように現像処理を行うことによって、下地層２６の厚み方向Ｚの一表面を凹凸状に形成することができる。次に、ポストベーク処理を行う。具体的には、たとえば１５０℃〜２００℃の雰囲気で、６０分〜７０分間の熱処理を行う。ポストベーク処理の条件によっては、凹凸状に形成された下地層２６の厚み方向Ｚの一表面が平坦化してしまう場合もあるが、本実施の形態の条件で熱処理を行うことによって、下地層２６の厚み方向Ｚの一表面を凹凸状に保ったまま、ポストベーク処理を行うことができる。
【００４４】
下地層２６の光透過率は、８０％以上に設定され、好ましくは、９０％以上に設定される。またこの下地層２６の厚み方向Ｚの厚みは、光透過率などを考慮して設定される。
【００４５】
次に、図５に示すように、電極および配線などとなる導電体層７１を塗布法によって形成する。具体的には、金属の微粒子を分散媒に分散させた懸濁液を、スピン塗布装置で下地層２６の厚み方向Ｚの一表面上に塗布し、さらにクリーンオーブン内において１８０℃〜３００℃で焼成する。金属としては、たとえば銀（Ａｇ）および銅（Ｃｕ）などを挙げることができ、抵抗率の低い銀を用いることが好ましい。また微粒子の粒子径は、たとえば２ｎｍ〜５００ｎｍに選ばれ、好ましくは個々の粒子の径が２ｎｍ〜７ｎｍに選ばれる。また分散媒としては、トルエンおよびキシレンなどが挙げられ、トルエンが好適に用いられる。
【００４６】
次に、図６に示すように、フォトリソグラフィによって導電体層７１に所定のパターニングを施すことによって、第１ゲート電極３４、下方導体板４６および所定の配線を形成し、第１ゲート電極３４、第２ゲート電極４１、一方の導体板５１および所定の配線を得る。具体的には、まず感光性材料を厚み方向Ｚの一方から塗布し、プリベーク処理を行い、マスクを介して塗布した感光性材料の所定の領域を露光して現像処理を行い、さらにポストベーク処理を行うことによって、所定の形状にパターニングされたレジストを形成する。次に、たとえば硝酸および酢酸などのエッチャントによって導電体層７１を所定の形状にパターニングし、レジストを除去することによって、第１ゲート電極３４などが形成される。
【００４７】
次に、図７に示すように、中間層２７を塗布法によって形成する。中間層２７は、前述の下地層２６と同様に、たとえば感光性材料を用いて形成される。本実施の形態では、まずスピン塗布装置を用いてネガ型の感光性材料を厚み方向Ｚの一方から全面に塗布する。次に、プリベーク処理を行う。具体的には、たとえばたとえば８０℃〜９０℃の雰囲気で、２０分〜３０分間の熱処理を行う。次に所定のパターンが形成されたマスクを、塗布した感光性材料の厚み方向Ｚの一方に配置する。次に、配置したマスクを介して塗布した感光性材料に光を照射することによって、たとえば貫通配線５５などが形成される領域を除いた所定の領域に光が照射される。次に、現像液を用いて現像処理を行う。現像液としては、たとえば水酸化テトラメチルアンモニウム（ＴＭＡＨ）および水酸化カリウム（ＫＯＨ）などのアリカリ性溶液が挙げられる。この現像処理によって、中間層２７の所定の位置に貫通孔７２が形成される。次に、ポストベーク処理を行う。具体的には、たとえば１５０℃〜２００℃の雰囲気で、６０分〜７０分間の熱処理を行う。
【００４８】
中間層２７の光透過率は、８０％以上に設定され、好ましくは、９０％以上に設定される。またこの中間層２７の厚み方向Ｚの厚みは、光透過率および誘電率などを考慮して設定され、たとえば１μｍ〜３μｍに選ばれる。
【００４９】
次に図８に示すように、電極および配線などとなる導電体層７３、ならびに貫通配線５５を塗布法によって形成する。これらは、たとえば前述した下地層２６の厚み方向Ｚの一表面上に形成した導電体層７１と同様に形成することができる。中間層２７に形成された貫通孔７２には、スピンコートによって銀および銅などが分散した懸濁液が充填されるので、導電体層７３と同じ工程で貫通配線５５も形成される。
【００５０】
次に図９に示すように、中間層２７の厚み方向Ｚの一表面上に形成された導電体層７３を所定の形状にパターニングすることによって、第１ドレイン電極３５、第１ソース電極３６、第２ドレイン電極４２、第２ソース電極４３、他方の導体板５２、および所定の配線などが形成される。導電体層７３のパターニングは、下地層２６の厚み方向Ｚの一表面上に形成された導電体層７１のパターニングと同様に行うことができる。
【００５１】
次に図１０に示すように、第１及び第２半導体層３７，４４を形成する。第１及び第２半導体層３７，４４は、たとえばインクジェット法および印刷法などの塗布法、ならびに蒸着法などによって形成することができる。第１及び第２半導体層３７，４４を構成する材料としては、フタロシアニン系、ペンタセン、ポリチオフェン誘導体、ポリアニリンなどが挙げられる。塗布法では、たとえば第１及び第２半導体層３７，４４を構成する材料を溶液に溶かした塗布液を所定の位置に塗布することによって、第１及び第２半導体層３７，４４を形成することができる。また、蒸着法では、たとえばまずペンタセンなどの第１及び第２半導体層３７，４４を構成する材料を坩堝に供給し、第１及び第２半導体層３７，４４が形成される側の表面を坩堝に対向させて基板を配置し、さらに所定の形状にパターニングされたマスクを坩堝と基板との間に配置する。次に坩堝に収容された材料を過熱して基板に蒸着させることによって、第１及び第２半導体層３７，４４を形成することができる。これによって、ＴＦＴ基板２２を得ることができる。
【００５２】
次に図１１に示すように、層間絶縁層２３および貫通配線６２を形成する。層間絶縁層２３および貫通配線６２は、それぞれ前述した中間層２７およびこの中間層２７に形成される貫通配線５５と同様の方法で形成することができる。層間絶縁層２３の光透過率は、８０％以上に設定され、好ましくは、９０％以上に設定される。またこの層間絶縁層２３の厚み方向Ｚの厚みは、絶縁性および光透過率などを考慮して設定される。
【００５３】
次に、第１電極５６を、たとえばスパッタ法および蒸着法などによって所定の位置に形成する。たとえばＩＴＯ（インジウム・スズ・オキサイド）およびＩＺＯ（インジウム・ジンク・オキサイド）などの透明導電膜をＣＶＤ、スパッタ法および蒸着法などを用いて堆積し、堆積した導電膜に対してフォトリソグラフィおよびエッチングを施してパターニングし、所定の形状の第１電極５６が形成される。
【００５４】
次に有機層５８を、塗布法または蒸着法などによって形成する。たとえば前述した正孔注入層を形成する場合には、まず正孔注入層を構成する材料が溶媒に溶け込んだ塗布液を、たとえばインクジェットおよび印刷法などによって塗布し、さらに加熱処理によって溶媒を蒸発させることで正孔注入層を形成することができる。また前述した発光層を形成する場合、発光層を構成する材料が溶媒に溶け込んだ塗布液を、たとえばインクジェットおよび印刷法などによって正孔注入層上に塗布し、さらに加熱処理によって溶媒を蒸発させることで発光層を形成することができる。
【００５５】
次に第２電極５７を、たとえばスパッタリング法、蒸着法および金属薄膜を熱圧着するラミネート法などによって形成する。第２電極５７を形成するときに、有機層５８に損傷を与えるおそれがあるので、スパッタリング法で第２電極５７を形成する場合には、ダメージを抑制したスパッタリング法を用いることが好ましい。第２電極５７として、たとえば金属では、アルカリ金属やアルカリ土類金属、遷移金属やＩＩＩ−Ｂ族金属を用いることができる。例えば、リチウム、ナトリウム、カリウム、ルビジウム、セシウム、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、アルミニウム、スカンジウム、バナジウム、亜鉛、イットリウム、インジウム、セリウム、サマリウム、ユーロピウム、テルビウム、イッテルビウムなどの金属、又は上記金属のうち２つ以上の合金、又はそれらのうち１つ以上と、金、銀、白金、銅、マンガン、チタン、コバルト、ニッケル、タングステン、錫のうち１つ以上との合金、又はグラファイト若しくはグラファイト層間化合物等が用いられる。合金の例としては、マグネシウム−銀合金、マグネシウム−インジウム合金、マグネシウム−アルミニウム合金、インジウム−銀合金、リチウム−アルミニウム合金、リチウム−マグネシウム合金、リチウム−インジウム合金、カルシウム−アルミニウム合金などが挙げられる。
【００５６】
保護膜５９は、たとえば蒸着法およびＣＶＤによって形成することができる。たとえばＣＶＤによって窒化シリコン膜を発光素子２４の厚み方向Ｚの一方側から堆積させることによって、発光素子２４を覆う保護膜５９を形成することができる。本実施の形態では保護膜５９を形成するとしたけれども、板状の封止基板をＴＦＴ基板２２に貼り付けて、発光素子２４を封止してもよい。
【００５７】
以上説明した本実施の形態の表示装置２１によれば、第１および第２ゲート電極３４，４１などの電極と基板本体２５との間に下地層２６が形成される。この下地層２６は、電極との接着性が高く、基板本体２６の一表面上に塗布法によって電極を形成した場合の電極と基板本体２６との接着性よりも高い部材によって形成される。このような下地層２６を設けることによって、下地層２６を設けずに電極を基板本体２６に直接的に形成する場合に比べて、電極の接着性が向上する。これによって、電極の接着性が高く、信頼性の高い切替用および駆動用トランジスタ３１，３２を備えるＴＦＴ基板２２を得ることができる。
【００５８】
また、接着性の高い電極を形成することができるので、リプロセスにおいて、電極の剥離を抑制することができ、歩留まりを向上することができる。
【００５９】
また、塗布法で電極を形成することができるので、真空装置を用いて電極を形成する場合に比べて低コストでＴＦＴ基板２２を製造することができる。
【００６０】
また、本実施の形態では、第１および第２ゲート絶縁膜３８，４５、および誘電体部５３として機能する中間層２７と、この中間層２７の厚み方向Ｚの一表面上に設けられる導電性を有する部材とを、塗布法によって形成するので、真空装置を用いて形成する場合に比べて低コストでＴＦＴ基板２２を製造することができる。
【００６１】
さらに、第１および第２半導体層３７，４４を塗布法で形成した場合には、下地層２６に設けられる素子を、全て塗布法で形成することができ、真空装置を用いて形成する場合に比べて低コストでＴＦＴ基板２２を製造することができる。
【００６２】
また本実施の形態の下地層２６、中間層２７および層間絶縁層２３は、感光性材料を用いて形成されるので、フォトリソグラフィを用いることができ、簡易な工程で表示装置２１を製造することができる。
【００６３】
また本実施の形態の下地層２６、中間層２７および層間絶縁層２３の光透過率は、８０％以上に設定されるので、ボトムエミッション型の発光素子２４からの光が減衰することを抑制して、効率的に基板本体２５側から光を取り出すことができる。
【００６４】
また本実施の形態の第１および第２ゲート電極３４，３１、第１および第２ドレイン電極３５，４２、第１および第２ソース電極３６，４３、一方および他方の導体板５１，５２並びに配線は、粒子径が２ｎｍ以上５００ｎｍ以下の範囲の金属微粒子を分散させた懸濁液から塗布法によって形成されるので、低抵抗の部材を形成することができる。
【００６５】
また本実施の形態の下地層２６の厚み方向Ｚの一表面が凹凸状に形成されるのが好ましく、第１および第２ゲート電極３４，３１、一方の導体板５１並びに配線などの下地層２６の一表面上に形成される導電性の部材と、下地層２６との接触面積が増大し、接着性を向上させることができる。また本実施の形態の中間層２７の厚み方向Ｚの一表面が凹凸状に形成されるので、第１および第２ドレイン電極３５，４２、第１および第２ソース電極３６，４３、他方の導体板５２並びに配線などの中間層２７の一表面上に形成される導電性の部材と、中間層２７との接触面積が増大し、接着性を向上させることができる。
【００６６】
また下地層２６および中間層２７は、感光性材料を塗布した後に、現像処理を行うことによって、一表面が凹凸状に形成されるので、簡易な工程で下地層２６および中間層２７の厚み方向Ｚの一表面を凹凸状に形成することができる。
【００６７】
本実施の形態における切替用および駆動用トランジスタ３１，３２は、ボトムゲート型のＦＥＴによって実現されるとしたけれども、これに限らずにトップゲート型のＦＥＴなどによって実現されてもよい。また各発光素子２４毎に、それぞれ１つの切替用トランジスタ３１と、１つの駆動用トランジスタ３２とが設けられるとしたけれども、１つの発光素子２４に対して、並列に接続された複数の切替用トランジスタ３１と、並列に接続された複数の駆動用トランジスタ３２とを設けてもよい。
【００６８】
また本実施の形態の第１および第２半導体層３７，４４は、有機半導体によって形成されるとしたけれども、たとえばアモルファスシリコンおよびポリシリコンなどの無機半導体をＣＶＤなどで堆積させて形成してもよい。
【００６９】
また本実施の形態では発光素子２４は、ボトムエミッション型の有機ＥＬ素子によって実現されるとしたけれども、トップエミッション型の有機ＥＬ素子によって実現されてもよく、また液晶素子によって実現されてもよい。発光素子２４が液晶素子によって実現される場合には、液晶素子が電圧駆動型なので大電流を流す必要がなく、たとえば各発光素子２４に対して１つのＦＥＴを設けるだけで発光素子２４を発光させることができる。
【実施例】
【００７０】
実施例として、基板本体、下地層および導電体層がこの順に積層された試験用の基板を作製した。
【００７１】
まず、基板本体として２００ｍｍ×２００ｍｍのガラス基板を用意し、次に基板本体の一表面上の全面に、アクリル系の樹脂を組成物の主体とするネガ型の感光性材料を塗布し、９５℃で１０分間加熱するプリベーク処理をし、さらに塗布した感光性材料を露光し、ＫＯＨで現像処理をし、さらに１７０℃で３０分間加熱するポストベーク処理を行って、下地層を形成した。
【００７２】
次に、トルエンに粒子径が３ｎｍ〜５ｎｍのＡｇを分散させた懸濁液を、下地層の厚み方向Ｚの一表面上に塗布して、１７０℃で３０分間加熱する熱処理を施して、導電体層を形成した。
【００７３】
実施例の基板本体の厚みは、０．７ｍｍであり、下地層の厚みは、１μｍであり、導電体層の厚みは、０．５μｍであった。
【００７４】
また比較例として、下地層を形成せずに、基板本体の厚み方向の一表面上に導電体層を形成した試験用の基板を作製した。基板本体には、実施例の基板本体と同じものを用い、さらに、導電体層は、実施例の導電体層と同じ条件で作製した。
【００７５】
比較例の基板本体の厚みは、０．７ｍｍであり、導電体層の厚みは、０．５μｍであった。
【００７６】
実施例と比較例との試験用の基板に対して、４隅にクロスカットとよばれる切込みを形成し、導電体層の表面においてクロスカットが形成された領域に粘着テープを貼付けて、さらに粘着テープを剥がす剥離試験を行った。クロスカットとして、導電体層側から基板本体側に向けてカッターで切込みを入れ、碁盤目状の切込みを形成した。具体的には、行方向に互いに平行に延びる５本の切込みと、行方向に延びる切込みとは垂直に交わり、列方向に互いに平行に延びる５本の切込みを形成した。各行の切込みの間隔と、各列の切込みの間隔とは、それぞれ２ｍｍ〜３ｍｍであった。これらの切込みは、基板本体の厚み方向の一表面上まで達しているものと推測される。下地層を設けた実施例の試験用の基板では、粘着テープを剥がすときに、導電体層が下地層から剥離しなかった。しかしながら、下地層を設けない比較例の試験用の基板では、粘着テープを剥がすときに、導電体層が基板本体から剥離した。このように塗布法を用いたとしても、下地層を設けることによって剥離しにくい導電体層が形成されたことを確認した。本発明のＴＦＴ基板およびこのＴＦＴ基板を備える表示装置は、このような剥離し難い導電体層から電極および配線が形成されるので、接着性の高い電極および配線が形成される。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の一形態の表示装置２１を模式的に示す断面図である。
【図２】表示装置２１を模式的に示す平面図である。
【図３】表示装置２１の等価回路図である。
【図４】表示装置２１の製造工程を模式的に示す断面図である。
【図５】表示装置２１の製造工程を模式的に示す断面図である。
【図６】表示装置２１の製造工程を模式的に示す断面図である。
【図７】表示装置２１の製造工程を模式的に示す断面図である。
【図８】表示装置２１の製造工程を模式的に示す断面図である。
【図９】表示装置２１の製造工程を模式的に示す断面図である。
【図１０】表示装置２１の製造工程を模式的に示す断面図である。
【図１１】表示装置２１の製造工程を模式的に示す断面図である。
【図１２】従来の技術の表示装置１を模式的に示す断面図である。
【符号の説明】
【００７８】
２１  表示装置
２２  ＴＦＴ基板
２３  層間絶縁層
２４  発光素子
２５  基板本体
２６  下地層
２７  中間層
３１  切替用トランジスタ
３２  駆動用トランジスタ
３３  コンデンサ
３４  第１ゲート電極
３５  第１ドレイン電極
３６  第１ソース電極
３７  第１半導体層
３８  第１ゲート絶縁膜
４１  第２ゲート電極
４２  第２ドレイン電極
４３  第２ソース電極
４４  第２半導体層
４５  第２ゲート絶縁膜
５３  誘電体部
５６  第１電極
５７  第２電極
５８  有機層
５９  保護膜
【図１】
2009141175.tif 000003
【図２】
2009141175.tif 000004
【図３】
2009141175.tif 000005
【図４】
2009141175.tif 000006
【図５】
2009141175.tif 000007
【図６】
2009141175.tif 000008
【図７】
2009141175.tif 000009
【図８】
2009141175.tif 000010
【図９】
2009141175.tif 000011
【図１０】
2009141175.tif 000012
【図１１】
2009141175.tif 000013
【図１２】
2009141175.tif 000014