(57)【要約】【課題】薄膜抵抗層を損傷することなく形成して、抵抗値の制御性を向上するとともに、微細化にも有利な薄膜抵抗体の製造方法を提供する。【課題の解決手段】半導体基板１上に設けた絶縁層２上に薄膜抵抗層３のパターンを形成する工程と、レジストのパターンを用いて薄膜抵抗層３の配線接続領域に金属層６を形成する工程と、レジストを除去した後に金属層６を含む薄膜抵抗層３全体を覆うように層間絶縁膜７を形成する工程と、層間絶縁膜７に金属層６に達する開口部（コンタクトホール）１０を形成する工程と、少なくとも開口部（コンタクトホール）１０を含む領域に金属層６と接続される配線層１２を形成する工程とを、順次施す。【選択図】図９
2009099755.tif 000002
【特許請求の範囲】
【請求項１】
薄膜抵抗層のパターンと、前記薄膜抵抗層上に設定した配線接続領域に積層された金属層と、前記薄膜抵抗層全体を覆うように形成された層間絶縁膜と、この層間絶縁膜に形成された開口部を介して前記金属層と接続する配線層とを有する
ことを特徴とする薄膜抵抗体。
【請求項２】
開口部は、層間絶縁膜にレジストのパターンを用いて前記開口部に対応する開口を形成した後、ドライエッチングにより形成したものであることを特徴とする請求項１記載の薄膜抵抗体。
【請求項３】
半導体基板上に設けた絶縁層上に薄膜抵抗層のパターンを形成する工程と、レジストのパターンを用いて前記薄膜抵抗層の配線接続領域に金属層を形成する工程と、前記レジストを除去した後に前記金属層を含む薄膜抵抗層全体を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜に前記金属層に達する開口部を形成する工程と、少なくとも前記開口部を含む領域に前記金属層と接続される配線層を形成する工程とを、順次施す
ことを特徴とする薄膜抵抗体の製造方法。
【請求項４】
開口部を形成する工程は、層間絶縁膜にレジストのパターンを用いて開口部に対応する開口を形成した後、ドライエッチングで開口に対応する開口部を形成し、次いで、レジストを除去することを特徴とする請求項１記載の薄膜抵抗体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置などに用いる薄膜抵抗体及びその製造方法に関する。
【背景技術】
【０００２】
従来の薄膜抵抗体の製造においては、薄膜抵抗層上の層間絶縁膜に前記薄膜抵抗層に達する開口部（コンタクトホール）をドライエッチングで形成する際に、前記薄膜抵抗層は通常１０〜２０ｎｍ程度と薄いため、開口部の下部に対応する薄膜抵抗層もエッチングされてしまい、製造された薄膜抵抗体に、抵抗精度の悪化や、コンタクト不良による信頼性の悪化が生じるという不都合があった。この不都合を回避するために、ドライエッチングに換えてウェットエッチングで形成することも行われているが、これによると、開口部の穴径の精度を出すことが困難で、穴径が大きくなりがちであり、近年のタングステンプラグに対応できないほか、穴径のバラツキが大きいので、抵抗値を規定する２つの開口部間の距離が不均一になるため、抵抗値の個々の精度バラツキが大きいという新たな不都合を生じていた。
【０００３】
従来、上記各不都合を解消するものとして、半導体基板の主面側に形成された下層絶縁層上に、高融点金属層をパターニングして第１導電層を形成し、この第１導電層上に薄膜抵抗層の端部が重なるよう形成し、前記第１導電層と前記薄膜抵抗層との上に形成した層間絶縁層に、前記第１導電層に達する開口部（コンタクトホール）を形成し、この開口部に対応して前記第１導電層と接続する第２導電層を形成してなる薄膜抵抗体及びその製造方法が知られている（特許文献１）。
【０００４】
【特許文献１】特開平５−１７５４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この特許文献１に記載の薄膜抵抗体及びその製造方法は、開口部を薄膜抵抗層ではなく、第１導電層に達するよう形成することにより、ドライエッチングで開口部を形成する際の薄膜抵抗層に対する悪影響を回避している。しかし、この製造方法による薄膜抵抗体は、第１導電層上に薄膜抵抗層の端部が重なるよう形成するので、前記第１導電層は、開口部に対応するのみならず薄膜抵抗層の端部を接続しうる大きさを有する必要があり、薄膜抵抗体の微細化、ひいてはこの薄膜抵抗体を組み込む装置の小型化には十分に対応できないという不都合がある。本発明は、この不都合を解消した薄膜抵抗体及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る薄膜抵抗体は、薄膜抵抗層のパターンと、前記薄膜抵抗層上に設定した配線接続領域に積層された金属層と、前記薄膜抵抗層全体を覆うように形成された層間絶縁膜と、この層間絶縁膜に形成された開口部を介して前記金属層と接続する配線層とを有するものである。
【０００７】
上記開口部は、層間絶縁膜にレジストのパターンを用いて前記開口部に対応する開口を形成した後、ドライエッチングにより形成したものである。
【０００８】
本発明に係る薄膜抵抗体の製造方法は、半導体基板上に設けた絶縁層上に薄膜抵抗層のパターンを形成する工程と、レジストのパターンを用いて前記薄膜抵抗層の配線接続領域に金属層を形成する工程と、前記レジストを除去した後に前記金属層を含む薄膜抵抗層全体を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜に前記金属層に達する開口部（コンタクトホール）を形成する工程と、少なくとも前記開口部を含む領域に前記金属層と接続される配線層を形成する工程とを、順次施すものである。
【０００９】
上記金属層を形成する工程は、レジストのパターニングにより開口を形成した後、例えば、全面にモリブデン、タングステン、チタンなどの高融点金属をスパッタリングしたうえ、レジストを除去して、前記開口に対応して金属層を形成したり、また、例えば、前記開口内に銅などの金属をメッキして金属層を形成するものである。
【００１０】
また、上記開口部（コンタクトホール）を形成する工程は、層間絶縁膜にレジストのパターンを用いて開口部に対応する開口を形成した後、ドライエッチングで開口に対応する開口部を形成し、次いで、レジストを除去すると好適である。
【発明の効果】
【００１１】
本発明の薄膜抵抗体によれば、薄膜抵抗層上に金属層を設けるので微細に形成できるという効果を奏する。また、本発明の薄膜抵抗体の製造方法によれば、次のような効果を奏する。抵抗の実効部分となる配線接続領域の金属層間の距離の精度は、レジストのパターニング精度で決まるので、極めて高精度に金属層間の距離を設定でき、抵抗値の制御性が向上する。また、層間絶縁膜に形成する開口部を、ドライエッチングで形成しても、金属層により薄膜抵抗層が保護されるので、薄膜抵抗層が損傷する虞がない。さらに、薄膜抵抗体の周辺に形成されたトランジスタにおけるコンタクト形成工程と同様に、前記開口部の形成にはドライエッチングを利用でき、前記金属層の形成にはタングステンプラグが利用できるので、薄膜抵抗体の微細化に有利である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好適な実施形態を添付図面の図１〜図１９に基づいて説明する。ここにおいて、図１〜図９は第１実施形態の製造方法における各製造工程を示す概略的な断面図であり、図１０〜図１９は第２実施形態の製造方法における各製造工程を示す概略的な断面図である。
【００１３】
まず、本発明に係る薄膜抵抗体の構成を説明するが、図９及び図１９に示す各実施形態で製造された薄膜抵抗体の構成は同一であるから、図９に示す薄膜抵抗体についてのみ説明する。図９に示すように、薄膜抵抗体は、半導体基板１に形成された絶縁層２上に、薄膜抵抗材料をパターニングして薄膜抵抗層３を形成し、前記薄膜抵抗層３上に設定した配線接続領域に金属層６を積層し、この金属層６及び前記薄膜抵抗層３全体を覆うように層間絶縁膜７を形成し、この層間絶縁膜７にレジストのパターンを用いて開口を形成した後（図５参照）、ドライエッチングにより形成された開口部（コンタクトホール）１０内に金属層１１を堆積し、この金属層１１を介して前記金属層６と接続する金属配線層１２を形成してなる。
【００１４】
ここで、図１〜図９に基づいて上述した薄膜抵抗体の製造方法に関する第１実施形態を説明する。はじめに、図１に示すように、半導体基板１の表面全面に公知のＣＶＤ法などで絶縁層２を形成し、この絶縁層２上にシリコンクロム（ＳｉＣｒ）系やニッケルクロム（ＮｉＣｒ）系の薄膜抵抗材料を所定形状にパターニングして、層厚が１０〜２０ｎｍ程度の薄膜抵抗層３を形成する。
【００１５】
次に、図２に示すように、レジスト４を塗布してパターニングし、薄膜抵抗層３の配線接続領域に形成する金属層に対応する部分に開口５を形成する。
【００１６】
続いて、図３に示すように、公知のスパッタ法などで、モリブデン、タングステン、チタンなどの高融点金属を１００〜２００ｎｍの層厚に堆積して、レジスト４上と開口５に対応する薄膜抵抗層３上とに、金属層６，６ａを形成する。
【００１７】
次いで、図４に示すように、レジスト４を剥離して、このレジスト４上の金属層６ａを除去し、薄膜抵抗層３上の配線接続領域である所定位置に金属層６を形成する。
【００１８】
続いて、図５に示すように、金属層６及び薄膜抵抗層３を全面的に覆うように、ホウ素−リンケイ酸ガラス（ＢＰＳＧ）系や酸化シリコン（ＳｉＯ２）系の層間絶縁膜７を形成した後、レジスト８を塗布してパターニングし、層間絶縁膜７に形成する開口部（コンタクトホール）に対応する開口９を形成する。
【００１９】
次に、図６に示すように、ドライエッチングで層間絶縁膜７に、開口９に対応する開口部（コンタクトホール）１０を形成した後、レジスト８を除去する。この開口部１０を形成する際のドライエッチングにおいては、金属層６で保護されるので、薄膜抵抗層３が損傷する虞はない。
【００２０】
次いで、図７に示すように、公知のＣＶＤ法により全面にタングステンなどの金属を堆積し、金属層１１を形成する。なお、場合によっては、この金属層１１の形成に先立って、密着性をよくするための密着層としてチタンや窒化チタンの薄い層を形成することもある。
【００２１】
次に、図８に示すように、通常のドライエッチングまたはＣＭＰなどの公知の方法で、開口部（コンタクトホール）１０内にだけ残るように、層間絶縁膜７上の金属層１１を除去するとともに、層間絶縁膜７及び開口部１０部分に残った金属層１１の各表面を平坦化する。
【００２２】
続いて、図９に示すように、アルミニウムなどで金属配線層１２を金属層１１と接続するよう形成して薄膜抵抗体とする。これによって、前記金属配線層１２は、前記金属層１１を介して金属層６に接続される。
【００２３】
このようにして製造した薄膜抵抗体は、抵抗の実効部分となる各金属層６，６間に対応する薄膜抵抗層３の長さが、上記図２に示す工程におけるレジスト４のパターニング精度で決まるので、前記長さを高精度に設定可能である。したがって、抵抗値の制御性が向上し、所望抵抗値の薄膜抵抗体を得ることができる。
【００２４】
次に、本発明の製造方法に関する第２実施形態を図１０〜図１９に基づいて説明する。はじめに、図１０に示すように、半導体基板２１の表面全面に公知のＣＶＤ法などで絶縁層２２を形成し、この絶縁層２２上にシリコンクロム（ＳｉＣｒ）系やニッケルクロム（ＮｉＣｒ）系の薄膜抵抗材料を所定形状にパターニングして、層厚が１０〜２０ｎｍ程度の薄膜抵抗層２３を形成する。
【００２５】
次に、図１１に示すように、レジスト２４を塗布してパターニングし、薄膜抵抗層２３の配線接続領域に形成する金属層に対応する部分に開口２５を形成する。
【００２６】
続いて、図１２に示すように、薄膜抵抗層２３を陰極として、開口２５内に、銅などの金属を１００〜２００ｎｍの層厚に無電解メッキで堆積して、金属層２６を形成する。
【００２７】
次いで、図１３に示すように、レジスト２４を除去して、薄膜抵抗層２３上の配線接続領域である所定位置に金属層２６を残存させる。
【００２８】
続いて、図１４に示すように、薄膜抵抗層２３上にこの薄膜抵抗層２３の長さを決定するレジスト３４を塗布してパターニングし、前記薄膜抵抗層２３を所定の長さに形成する。
【００２９】
次いで、図１５に示すように、レジスト３４を除去し、ホウ素−リンケイ酸ガラス（ＢＰＳＧ）系や酸化シリコン（ＳｉＯ２）系の層間絶縁膜２７を形成した後、レジスト２８を塗布してパターニングし、層間絶縁膜２７に形成する開口部（コンタクトホール）に対応する開口２９を形成する。
【００３０】
次に、図１６に示すように、ドライエッチングで層間絶縁膜２７に、開口２９に対応する開口部（コンタクトホール）３０を形成した後、レジスト２８を除去する。この開口部３０を形成する際のドライエッチングにおいては、金属層２６で保護されるので、薄膜抵抗層２３が損傷する虞はない。
【００３１】
次いで、図１７に示すように、公知のＣＶＤ法により全面にタングステンなどの金属を堆積し、金属層３１を形成する。なお、場合によっては、この金属層３１の形成に先立って、密着性をよくするための密着層としてチタンや窒化チタンの薄い層を形成することもある。
【００３２】
次に、図１８に示すように、通常のドライエッチングまたはＣＭＰなどの公知の方法で、開口部（コンタクトホール）３０内にだけ残るように、層間絶縁膜２７上の金属層３１を除去するとともに、層間絶縁膜２７及び開口部３０内に残った金属層３１の各表面を平坦化する。
【００３３】
続いて、図１９に示すように、アルミニウムなどで金属配線層３２を金属層３１と接続するよう形成して薄膜抵抗体とする。これによって、前記金属配線層３２は、前記金属層３１を介して金属層２６に接続される。
【００３４】
本実施形態においても、薄膜抵抗体における抵抗の実効部分となる各金属層２６，２６間に対応する薄膜抵抗層２３の長さが、上記図１１に示す工程におけるレジスト２４のパターニング精度で決まるので、前記長さを高精度に設定可能である。したがって、抵抗値の制御性が向上し、所望抵抗値の薄膜抵抗体を得ることができる。
【００３５】
なお、本発明は、上述した各実施形態に限定されるものではなく、例えば、薄膜抵抗層３，２３は、その上面、あるいは上下面にシリコン層を有する、２層あるいは３層構造に形成してもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態の製造方法の一工程を示す概略的な断面図。
【図２】同じく一工程を示す概略的な断面図。
【図３】同じく一工程を示す概略的な断面図。
【図４】同じく一工程を示す概略的な断面図。
【図５】同じく一工程を示す概略的な断面図。
【図６】同じく一工程を示す概略的な断面図。
【図７】同じく一工程を示す概略的な断面図。
【図８】同じく一工程を示す概略的な断面図。
【図９】同じく一工程を示す概略的な断面図。
【図１０】本発明の第２実施形態の製造方法の一工程を示す概略的な断面図。
【図１１】同じく一工程を示す概略的な断面図。
【図１２】同じく一工程を示す概略的な断面図。
【図１３】同じく一工程を示す概略的な断面図。
【図１４】同じく一工程を示す概略的な断面図。
【図１５】同じく一工程を示す概略的な断面図。
【図１６】同じく一工程を示す概略的な断面図。
【図１７】同じく一工程を示す概略的な断面図。
【図１８】同じく一工程を示す概略的な断面図。
【図１９】同じく一工程を示す概略的な断面図。
【符号の説明】
【００３７】
１，２１      半導体基板
２，２２      絶縁層
３，２３      薄膜抵抗層
４，８，２４，２８      レジスト
５，２５      開口
６，６ａ，２６      金属層
７，２７      層間絶縁膜
９，２９      開口
１０，３０      開口部（コンタクトホール）
１１，３１      金属層
１２，３２      金属配線層
【図１】
2009099755.tif 000003
【図２】
2009099755.tif 000004
【図３】
2009099755.tif 000005
【図４】
2009099755.tif 000006
【図５】
2009099755.tif 000007
【図６】
2009099755.tif 000008
【図７】
2009099755.tif 000009
【図８】
2009099755.tif 000010
【図９】
2009099755.tif 000011
【図１０】
2009099755.tif 000012
【図１１】
2009099755.tif 000013
【図１２】
2009099755.tif 000014
【図１３】
2009099755.tif 000015
【図１４】
2009099755.tif 000016
【図１５】
2009099755.tif 000017
【図１６】
2009099755.tif 000018
【図１７】
2009099755.tif 000019
【図１８】
2009099755.tif 000020
【図１９】
2009099755.tif 000021