(57)【要約】【課題】汎用安定化電源回路の異常時に、負荷装置に過大電圧が印加されることを防止しながら電力供給を継続する。【解決手段】汎用安定化電源回路４に直列にスイッチング素子５を接続する。スイッチング素子５の下流から取り出したフィードバック電圧を汎用安定化電源回路４の制御入力４ｃへ接続する。電圧検知基準電圧発生回路８は、負荷装置１０に供給する電圧の上限値となる電圧検知基準電圧を発生する。ヒステリシス付き電圧比較回路９は、電圧検知基準電圧と出力電圧とを比較し、出力電圧が電圧検知基準電圧を超えるとスイッチング素子５をオフし、出力電圧が電圧検知基準電圧を下回るとスイッチング素子５をオンする。【選択図】図１
2009265740.tif 000002
【特許請求の範囲】
【請求項１】
汎用安定化電源回路に外付けしたスイッチング素子により負荷装置を保護する負荷保護機能付き安定化電源装置であって、
負荷装置に供給する電圧の上限値となる電圧検知基準電圧を発生する電圧検知基準電圧発生回路と、ヒステリシス付き電圧比較回路とを備え、
前記汎用安定化電源回路は、非安定化電圧が入力される電源入力端子と、安定化電圧を出力する安定化出力端子と、フィードバック電圧を入力する制御入力端子とを備え、内蔵した基準電圧と制御入力端子に入力されるフィードバック電圧とが一定の関係となるようにフィードバック制御を行う汎用安定化電源回路であり、
前記安定化出力端子に前記スイッチング素子の入力端子を接続し、前記スイッチング素子の出力端子を安定化電源装置の電源出力端子に接続し、該電源出力端子に前記汎用安定化電源回路の制御入力端子及び平滑コンデンサ及び負荷装置を接続し、
前記電圧検知基準電圧及び前記電源出力端子の電圧を前記電圧比較器へ入力し、該電圧比較器の出力で前記スイッチング素子の制御端子を駆動して前記スイッチング素子をオン／オフすることを特徴とする負荷保護機能付き安定化電源装置。
【請求項２】
前記スイッチング素子の出力端子と前記安定化電源装置の電源出力端子との間に電流検出抵抗を設け、
前記スイッチング素子の出力端子と前記電流検出抵抗との接続点に第２平滑コンデンサを設け、
前記電圧検知基準電圧及び前記スイッチング素子の出力端子の電圧を前記電圧比較器へ入力し、該電圧比較器の出力で前記スイッチング素子の制御端子を駆動して前記スイッチング素子をオン／オフすることを特徴とする請求項１に記載の負荷保護機能付き安定化電源装置。
【請求項３】
前記電圧比較器の出力に基づいて異常を検出する異常検出回路を設けたことを特徴とする請求項１または請求項２に記載の負荷保護機能付き安定化電源装置。
【請求項４】
汎用安定化電源回路に外付けしたスイッチング素子により負荷装置を保護する負荷保護機能付き安定化電源装置であって、
負荷装置に供給する電圧の上限値となる電圧検知基準電圧を発生する電圧検知基準電圧発生回路と、ヒステリシス付き電圧比較回路とを備え、
前記汎用安定化電源回路は、内蔵した基準電圧と制御入力端子に入力されるフィードバック電圧とが一定の関係となるようにフィードバック制御を行うことにより、電源入力端子に入力された非安定化電圧を安定化して安定化出力端子へ出力する回路であり、
前記安定化出力端子と安定化電源装置の電源出力端子との間に前記スイッチング素子を接続し、前記電源出力端子に前記汎用安定化電源回路の制御入力端子及び平滑コンデンサ及び負荷装置を接続し、
前記電圧比較器は、前記電源出力端子の電圧が前記電圧検知基準電圧を超えた場合に、前記スイッチング素子をオフし、前記電源出力端子の電圧が前記電圧検知基準電圧を下回った場合に、前記スイッチング素子をオンすることを特徴とする負荷保護機能付き安定化電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定化電源装置の異常出力電圧から負荷装置を保護する安定化電源装置の負荷保護回路に関する。
【背景技術】
【０００２】
電源装置の異常出力電圧から負荷装置を保護する技術として、例えば、特許文献１に記載のプロテクション回路が知られている。このプロテクション回路によれば、電源回路と負荷であるパワーアンプ部との間に、負荷を遮断するスイッチング素子を設けている。そして、電圧検出回路で検出した電源電圧が規定内の電源電圧である場合のみ、スイッチング素子をオンさせてパワーアンプ部に電源電圧を供給する。電源電圧が規定外の高電圧である場合は、スイッチング素子をオフさせて、パワーアンプ部を保護する回路構成となっている。
【特許文献１】実開平４−１２１３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら上記従来のプロテクション回路においては、電源回路の出力が電圧検知回路の検知電圧上限を超えるような高電圧の時はスイッチング素子はオフとなる構成のために、負荷に電源電圧を供給できないという問題点があった。
【課題を解決するための手段】
【０００４】
本発明は、上記問題点を解決するために、汎用安定化電源回路にスイッチング素子を外付けして負荷保護機能を実現した安定化電源装置であって、負荷装置に供給する電圧の上限値となる電圧検知基準電圧を発生する電圧検知基準電圧発生回路と、ヒステリシス付き電圧比較回路とを備え、汎用安定化電源回路の安定化出力と安定化電源装置の電源出力端子との間にスイッチング素子を接続し、電源出力端子に汎用安定化電源回路の制御入力端子及び平滑コンデンサ及び負荷装置を接続し、電圧検知基準電圧及び電源出力端子の電圧を電圧比較器で比較し、この電圧比較器の出力でスイッチング素子をオン／オフすることを要旨とする。
【発明の効果】
【０００５】
上記構成の本発明によれば、負荷装置へ供給する出力電圧が電圧検知基準電圧を超えたときに、電圧比較器の出力によりスイッチング素子をオフさせるので、異常な高電圧が負荷装置へ印加されることを防止することができると共に、スイッチング素子のオフにより出力電圧が低下して電圧検知基準電圧を下回ったときに、再びスイッチング素子をオンして負荷装置へ出力電圧を供給することができるので、汎用安定化電源装置に支障が生じてその出力電圧が過大となっても、電圧検知基準電圧付近の適切な電圧を負荷装置へ供給継続することができるという効果がある。
【発明を実施するための最良の形態】
【０００６】
次に、図面を参照して本発明の実施の形態を詳細に説明する。尚、以下に説明する実施例は、特に限定されないがバッテリや発電機等の安定化されてない電源から車両内に安定化した電源を供給する車両用電源に好適な負荷保護機能付き安定化電源装置（以下、単に安定化電源装置と略す）である。
【実施例１】
【０００７】
図１は、本発明に係る安定化電源装置１の実施例１の構成を説明するブロック回路図である。図１において、安定化電源装置１は、安定化されない外部電源２から電力の供給を受ける入力端子３と、汎用安定化電源回路４と、汎用安定化電源回路４に外付けされたスイッチング素子５と、安定化した直流電圧を外部へ出力する出力端子６と、出力端子６に接続された平滑コンデンサ７と、負荷装置に供給する電圧の上限値となる電圧検知基準電圧を発生する電圧検知基準電圧発生回路８と、ヒステリシス付きの電圧比較回路である電圧比較回路９とを備えている。尚、出力端子６には、負荷装置１０が接続される。
【０００８】
汎用安定化電源回路４は、非安定化電圧が入力される電源入力端子４ａと、安定化電圧を出力する安定化出力端子４ｂと、フィードバック電圧を入力する制御入力端子４ｃとを備えている。そして、汎用安定化電源回路４は、内蔵した基準電圧と制御入力端子４ｃに入力される電圧とが一定の関係になるようにフィードバック制御を行う汎用安定化電源回路であり、市販品として一般的な構成のものである。
【０００９】
ここで、基準電圧と制御入力端子４ｃに入力される電圧とが一定の関係とは、基準電圧と制御入力端子４ｃに入力される電圧とが一致する関係であってもよいし、基準電圧と制御入力端子４ｃに入力される電圧とが一定の比率となる関係でもよい。また、制御入力端子４ｃに入力される電圧を一定の分圧比で分圧した電圧と基準電圧とが一致する関係でもよい。
【００１０】
汎用安定化電源回路４の電源入力端子４ａは、安定化電源装置１の入力端子３を介して非安定化電源２に接続される。汎用安定化電源回路４の安定化出力端子４ｂは、スイッチング素子５の入力側の端子５ａに接続されている。スイッチング素子５の出力側の端子５ｂは、安定化電源装置１の出力端子６に接続されている。
【００１１】
スイッチング素子５は、半導体素子を用いたスイッチング素子であり、金属酸化物半導体電界効果トランジスタ（ＭＯＳ−ＦＥＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等を用いることができる。スイッチング素子５の制御端子（ＭＯＳ−ＦＥＴやＩＧＢＴではゲート）５ｃは、後述する電圧比較器９の出力に接続されている。
【００１２】
また、汎用安定化電源回路４の制御入力端子４ｃは、安定化電源装置１の出力端子６に接続されている。このように、スイッチング素子５の下流側に制御入力端子５ｃを接続してフィードバックループを構成しているので、スイッチング素子５による電圧降下が補償された出力電圧が出力端子６から得られる。
【００１３】
電圧検知基準電圧発生回路８は、電圧検知基準電圧Ｖref を発生する回路である。この電圧検知基準電圧Ｖref の値は、負荷装置１０へ供給する定格電圧Ｖn より高い電圧、且つ、負荷装置１０が許容する最大供給電圧Ｖmax より低い電圧の値として設定される。言い換えれば、電圧検知基準電圧Ｖref は、Ｖn ＜Ｖref ＜Ｖmax の範囲で設定される。
【００１４】
電圧比較回路９は、安定化電源装置１の出力端子６の電圧（Ｖo ）であるａ点の電圧（汎用安定化電源回路４からみればフィードバック電圧（Ｆ／Ｂ電圧））と、電圧検知基準電圧Ｖref とを比較する回路である。電圧比較回路９は、所謂、ヒステリシス付きの電圧比較回路であり、シュミット回路或いはヒステリシス回路とも呼ばれるものである。
【００１５】
そして、電圧比較器９は、電圧検知基準電圧Ｖref よりａ点の電圧が高くなった場合に、スイッチング素子５の制御端子５ｃへスイッチング素子５をオフさせる電圧を出力し、電圧検知基準電圧Ｖref よりａ点の電圧が低くなった場合に、制御端子５ｃへスイッチング素子５をオンさせる電圧を出力するように、電圧比較器９の出力極性と制御端子５ｃとが整合されているものとする。
【００１６】
次に、上記構成の実施例１の動作を説明する。安定化電源装置１の通常時には、出力端子６の電圧は、汎用安定化電源回路４により定格電圧Ｖn に維持されている。このとき、電圧比較回路９においては、ａ点の電圧がＶn であり、Ｖn ＜Ｖref であるので、電圧比較回路９の出力は、スイッチング素子５をオンさせている。
【００１７】
次いで、汎用安定化電源回路４に何らかの支障が生じて、出力端子６の電圧が電圧検知基準電圧Ｖref を超える高電圧になったとする。このとき、電圧比較回路９においては、ａ点の電圧がＶref を超えたので、電圧比較回路９の出力は、スイッチング素子５をオフさせる。スイッチング素子５がオフとなると、負荷装置１０で電流を供給するものは、平滑コンデンサ７のみとなる。従って、平滑コンデンサ７が負荷装置１０により放電し、出力端子６の電圧は、平滑コンデンサ７の容量と負荷装置１０に流れる電流の大きさにより定まる特性で低下する。出力端子６の出力電圧がＶref より低下すると、電圧比較回路９の出力が反転し、再びスイッチング素子５をオンさせる。ここで、スイッチング素子５の入力端子５ｓの電圧が高電圧の状態を継続していれば、出力端子６の電圧が上昇し、再びＶref を超えることになるので、スイッチング素子５は、オン／オフを繰り返すことになる。結果として、スイッチング素子５のオン／オフに対応して、電圧比較器９のヒステリシスの上限と下限との間で出力電圧が上昇／下降を繰り返し、電圧検知基準電圧Ｖref 付近の出力電圧が負荷装置１０に継続して供給されることになる。
【００１８】
図４は、本実施例における安定化電源装置の詳細回路図の例である。図１に示したブロック回路図と同じ構成要素には、同じ符号を付与している。図１において、安定化電源装置１は、安定化されない外部電源（Ｖｂ）２から電力の供給を受ける入力端子３と、汎用安定化電源回路４と、汎用安定化電源回路４に外付けされたＰｃｈ−ＭＯＳ−ＦＥＴ（以下、単にＦＥＴと略す）Ｑ３を用いたスイッチング回路５と、安定化した直流電圧を外部へ出力する出力端子６と、出力端子６に接続された平滑コンデンサ７と、負荷装置１０に供給する電圧の上限値となる電圧検知基準電圧を発生する電圧検知基準電圧発生回路８と、ヒステリシス付きの電圧比較回路である電圧比較回路９とを備えている。
【００１９】
汎用安定化電源回路４は、誤差増幅器としての演算増幅器Ｑ１と、ＰＮＰ型のトランジスタＱ２と、ベース抵抗Ｒ６と、分圧抵抗Ｒ７，Ｒ８とを備えている。この汎用安定化電源回路４は、所謂コレクタ出力直列ドロップ型の汎用安定化電源回路であるが、他の形式、例えば、エミッタフォロア出力直列ドロップ型や各種のスイッチング型でもよい。
【００２０】
トランジスタＱ２のエミッタは、図１の汎用安定化電源の入力端子４ａに相当し、入力端子３に接続されている。トランジスタＱ２のコレクタは、図１の汎用安定化電源の出力端子４ｂに相当し、ＦＥＴＱ３のソースＳに接続されている。ＦＥＴＱ３のドレインＤは、出力端子６に接続されている。
【００２１】
演算増幅器Ｑ１の−入力端子には、汎用安定化電源回路４の内部で生成される基準電圧Ｅｓが接続されている。分圧抵抗Ｒ７，Ｒ８は、出力端子６の出力電圧Ｖo を分圧した電圧Ｖo ×Ｒ８／（Ｒ７＋Ｒ８）を生成して演算増幅器Ｑ１の＋入力端子へ入力する。演算増幅器Ｑ１は、基準電圧Ｅｓと、分圧された出力電圧とが一致するように、ベース抵抗Ｒ６を介してトランジスタＱ２へベース電流を流す。これにより、出力端子６の出力電圧Ｖo は、次に示す式（１）の値に安定化される。
【００２２】
Ｖo ＝Ｅｓ×（Ｒ７＋Ｒ８）／Ｒ８                      …（１）
また、入力端子３には、外部電源（Ｖｂ）２と、電圧検知基準電圧発生回路８が接続されている。電圧検知基準電圧発生回路８は、電流制限用の抵抗Ｒ５とツェナーダイオードＺＤ１との直列回路であり、抵抗Ｒ５とツェナーダイオードＺＤ１のカソードとの接続点に電圧検知基準電圧Ｖref が得られる。この電圧検知基準電圧Ｖref は、電圧比較回路９へ入力されている。
【００２３】
電圧比較回路９は、演算増幅器Ｑ４と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４から構成されている。抵抗Ｒ１は、演算増幅器Ｑ４の＋入力と出力との間に接続された正帰還用の抵抗である。このＲ１により、演算増幅器Ｑ４は、入力特性にヒステリシスを有する電圧比較回路となる。演算増幅器Ｑ４の＋入力と、出力端子６との間に抵抗Ｒ２が接続されている。演算増幅器Ｑ４の−入力には、抵抗Ｒ４を介して電圧検知基準電圧Ｖref が供給されている。演算増幅器Ｑ４の出力と、入力端子３との間には、抵抗Ｒ３が接続されている。さらに演算増幅器Ｑ４の出力と、ＦＥＴＱ３のゲートＧとの間には、抵抗Ｒ１０が接続されている。またＦＥＴＱ３のゲートＧとソースＳの間には、抵抗Ｒ９が接続されている。
【００２４】
次に、図４における電圧比較回路９の動作を詳細に説明する。まず最初に、通常時に電圧比較回路９の出力がロウレベル（Ｌ）で、スイッチング回路５のＦＥＴＱ３はオン状態とする。汎用安定化電源回路４の出力はＦＥＴＱ３のソースＳ，ドレインＤを経て出力端子６へ出力される。そして、この出力端子６の電圧が汎用安定化電源回路４にフィードバックされて、上記式（１）の安定化された出力電圧Ｖo が出力端子６に出力される。ここでフィードバック電圧は、ＦＥＴＱ３のドレインＤ側から取り出されているために、負荷電流が変動してもＦＥＴＱ３のＳ−Ｄ間電圧降下を補正した出力電圧Ｖo が得られている。
【００２５】
次いで、通常時の電圧比較器９のａ点（＋入力）の電圧を計算する。ここで、電圧比較器４を構成する演算増幅器Ｑ４の出力は、ロウレベル（Ｌ）が約０Ｖ、同ハイレベル（Ｈ）が高インピーダンスとなるようなオープンコレクタ型とする。また、抵抗Ｒ１〜Ｒ３の大小関係は、Ｒ３＜＜Ｒ１，Ｒ２とする。
【００２６】
演算増幅器Ｑ４の出力がＬの場合のａ点電圧をＶh-とすれば、
Ｖh-＝Ｖo ×Ｒ１／（Ｒ１＋Ｒ２）                        …（２）
式（２）となる。
【００２７】
このとき、電圧検知基準電圧Ｖref との関係は、
Ｖh-＝Ｖo ×Ｒ１／（Ｒ１＋Ｒ２）＜Ｖref                 …（３）
式（３）の関係となっている。従って、演算増幅器Ｑ４の出力（電圧比較回路９の出力）はＬとなり、ＦＥＴＱ３（スイッチング素子５）は、オンとなっている。
【００２８】
次いで、何らかの原因で出力電圧が上昇し、
Ｖh-＝Ｖo ×Ｒ１／（Ｒ１＋Ｒ２）＞Ｖref                 …（４）
式（４）の関係となると、演算増幅器Ｑ４の出力はＨとなり、ＦＥＴＱ３はオフとなる。
【００２９】
このときのａ点の電圧は、
Ｖh+＝(Ｖb−Ｖo)×Ｒ２／(Ｒ１＋Ｒ２)＋Ｖo               …（５）
式（５）となるが、ＦＥＴＱ３がオフであるため、出力電圧Ｖo は、徐々に低下する。
【００３０】
そして、
Ｖh+＝(Ｖb−Ｖo)×Ｒ２／(Ｒ１＋Ｒ２)＋Ｖo ＜Ｖref       …（６）
式（６）の関係となるまでＶo が低下すると、再び演算増幅器Ｑ４の出力はＬとなり、ＦＥＴＱ３は、オンとなる。ここで、汎用安定化電源回路４からＦＥＴＱ３のソースＳに供給されている電圧が高電圧状態を継続していれば、演算増幅器Ｑ４の出力はＬ／Ｈを交互に繰り返し、これに伴ってＦＥＴＱ３はオン／オフを交互繰り返す。
【００３１】
従って、汎用安定化電源回路４の出力が規定外の高電圧状態を継続しても、電圧検知基準電圧発生回路８と、電圧比較回路９と、ＦＥＴＱ３（スイッチング回路５）により、ヒステリシスを設けたａ点の電圧が電圧検知基準電圧Ｖref と等しくなる出力電圧Ｖo の値に制御される。この結果、汎用安定化電源装置に支障が生じてその出力電圧が過大となっても、電圧検知基準電圧付近の適切な電圧を負荷装置へ供給継続することができるという効果がある。
【実施例２】
【００３２】
次に、本発明に係る安定化電源装置の実施例２を説明する。本実施例は、出力電圧の異常な上昇を検出すると共に、出力電流の過大も検出して負荷電流を制限する点に特徴がある。
【００３３】
図２は、本発明に係る安定化電源装置１の実施例２の構成を説明するブロック回路図である。図２において、実施例２の安定化電源装置１には、実施例１に対して、電流検出抵抗Ｒi １１と、第２平滑コンデンサ１２が追加されている。その他の構成は、図１に示した実施例１と同様であるので、同じ構成要素には、同じ符号を付与して重複する説明を省略する。
【００３４】
図２において、電流検出抵抗Ｒi １１の一端は、スイッチング素子５の出力端子５ｂに接続され、電流検出抵抗Ｒi １１の他端は、安定化電源装置１の出力端子６に接続される。そして、電流検出抵抗Ｒi １１の一端と出力端子５ｂとの接続点に、第２平滑コンデンサ１２の正極側が接続され、第２平滑コンデンサ１２の負極側が接地される。
【００３５】
また、電圧比較回路９の＋入力端子は、電流検出抵抗Ｒi １１の一端と出力端子５ｂとの接続点、即ち、第２平滑コンデンサ１２の正極側に接続されている。
【００３６】
さらに、汎用安定化電源回路４の制御入力端子４は、実施例１と同様に出力端子６に接続されている。このため、電流検出抵抗Ｒi １１は、汎用安定化電源回路４のフィードバックループ内に含まれることになり、負荷電流ｉの変動による電流検出抵抗Ｒi １１の電圧降下変動は、出力電圧に影響を与えることがなくなるという効果がある。
【００３７】
次に、本実施例の動作を説明する。安定化電源装置１の定格出力電圧をＶo 、出力電流をｉとすれば、電圧比較回路９のａ点の電圧は、Ｖo ＋（Ｒi ×ｉ）となる。
【００３８】
従って、安定化電源装置１の定格出力電圧Ｖn ，定格出力電流ｉn 、電圧換算の許容範囲をαとすれば、
Ｖref ＝Ｖn ＋（Ｒi ×ｉn ）＋α                        …（７）
式（７）となるように、電圧検知基準電圧Ｖref を設定する。
【００３９】
電圧比較回路９は、電圧検知基準電圧Ｖref よりａ点の電圧が高くなった場合に、スイッチング素子５の制御端子５ｃへスイッチング素子５をオフさせる電圧を出力し、電圧検知基準電圧Ｖref よりａ点の電圧が低くなった場合に、制御端子５ｃへスイッチング素子５をオンさせる電圧を出力するのは実施例１と同様である。ここで、電圧検知基準電圧Ｖref が式（７）のように設定されている。このため、出力電圧がＶn ＋αを超えて高電圧となるか、或いは、出力電流がｉn ＋α／Ｒi を超えて高電流となる場合に、電圧比較回路９は、スイッチング素子５をオフさせる。そして、出力電圧がＶn ＋αを下回るか、或いは出力電流がｉn ＋α／Ｒi を下回るまで低下すれば、電圧比較回路９は、再びスイッチング素子５をオンさせる。
【００４０】
これにより、安定化電源装置１の出力電圧を定格出力電圧Ｖn に制限することができると共に、安定化電源装置１の出力電流を定格出力電流ｉn に制限することができるという効果がある。
【００４１】
図５は、本実施例における安定化電源装置の詳細回路図の例である。図５において、実施例２の安定化電源装置１には、図４に示した実施例１に対して、電流検出抵抗Ｒi １１と、第２平滑コンデンサ１２が追加されている。その他の構成は、図４に示した実施例１と同様であるので、同じ構成要素には、同じ符号を付与して重複する説明を省略する。
【００４２】
図５において、電流検出抵抗Ｒi １１の一端は、ＦＥＴＱ３のドレインＤに接続され、電流検出抵抗Ｒi １１の他端は、安定化電源装置１の出力端子６に接続される。そして、電流検出抵抗Ｒi １１の一端と出力端子５ｂとの接続点に、第２平滑コンデンサ１２の正極側が接続され、第２平滑コンデンサ１２の負極側が接地される。
【００４３】
また、電圧比較回路９を構成する演算増幅器Ｑ４の＋入力端子は、抵抗Ｒ２を介して電流検出抵抗Ｒi １１の一端とＦＥＴＱ３のドレインＤの接続点であるｃ点に接続されている。
【００４４】
次に、図５における電圧比較回路９の動作を詳細に説明する。まず最初に、通常時に電圧比較回路９の出力がロウレベル（Ｌ）で、スイッチング回路５のＦＥＴＱ３はオン状態とする。汎用安定化電源回路４の出力はＦＥＴＱ３のソースＳ，ドレインＤを経て出力端子６へ出力される。そして、この出力端子６の電圧が汎用安定化電源回路４にフィードバックされて、上記式（１）の安定化された出力電圧Ｖo が出力端子６に出力される。ここでフィードバック電圧は、ＦＥＴＱ３のドレインＤ側から取り出されているために、負荷電流が変動してもＦＥＴＱ３のＳ−Ｄ間電圧降下を補正した出力電圧Ｖo が得られている。
【００４５】
次いで、通常時の電流検出抵抗Ｒi １１とＦＥＴＱ３のドレインＤとの接続点であるｃ点の電圧Ｖｃは、安定化電源装置１の出力電圧をＶo 、出力電流をｉとすれば、
Ｖｃ＝Ｖo ＋Ｒｉ×ｉ                                    …（８）
式（８）となる。
【００４６】
演算増幅器Ｑ４の出力がＬの場合のａ点電圧をＶh-とすれば、
Ｖh-＝(Ｖo ＋Ｒｉ×ｉ)×Ｒ１／（Ｒ１＋Ｒ２）            …（９）
式（９）となる。
【００４７】
このとき、電圧検知基準電圧Ｖref との関係は、
Ｖh-＝(Ｖo ＋Ｒｉ×ｉ)×Ｒ１／（Ｒ１＋Ｒ２）＜Ｖref     …（１０）
式（１０）の関係となっている。従って、演算増幅器Ｑ４の出力（電圧比較回路９の出力）はＬとなり、ＦＥＴＱ３（スイッチング素子５）は、オンとなっている。
【００４８】
この時、汎用安定化電源回路４のフィードバック電圧が安定化電源装置１の出力端子６（電流検出抵抗Ｒｉの下流）から取り出されているために、ＦＥＴＱ３のソースＳ−ドレインＤ間及び電流検出抵抗Ｒｉにおける電圧降下が生じても負荷装置１０へ供給される出力電圧Ｖo は、変動することが無く安定した電圧が得られる。
【００４９】
次いで、何らかの原因で出力電圧が上昇し、
Ｖh-＝(Ｖo＋Ｒｉ×ｉ)×Ｒ１／（Ｒ１＋Ｒ２）＞Ｖref         …（１１）
式（１１）の関係となると、演算増幅器Ｑ４の出力はＨとなり、ＦＥＴＱ３はオフとなる。
【００５０】
このときのａ点の電圧は、
Ｖh+＝(Ｖb−(Ｖo＋Ｒｉ×ｉ))×Ｒ２／(Ｒ１＋Ｒ２)＋(Ｖo＋Ｒｉ×ｉ)                                                                         …（１２）
式（１２）となるが、ＦＥＴＱ３がオフであるため、ｃ点に接続された平滑コンデンサ１２及び出力端子６に接続された平滑コンデンサ７が徐々に放電し、出力電圧Ｖo は、徐々に低下する。
【００５１】
そして、
Ｖh+＝(Ｖb−(Ｖo＋Ｒｉ×ｉ))×Ｒ２／(Ｒ１＋Ｒ２)＋(Ｖo＋Ｒｉ×ｉ) ＜Ｖref                                                                   …（１３）
式（１３）の関係となるまでＶo が低下すると、再び演算増幅器Ｑ４の出力はＬとなり、ＦＥＴＱ３は、オンとなる。ここで、汎用安定化電源回路４からＦＥＴＱ３のソースＳに供給されている電圧が高電圧状態を継続していれば、演算増幅器Ｑ４の出力はＬ／Ｈを交互に繰り返し、これに伴ってＦＥＴＱ３はオン／オフを交互繰り返す。
【００５２】
従って、汎用安定化電源回路４の出力が規定外の高電圧状態を継続しても、或いは出力電流ｉが規定外に増加しても、電圧検知基準電圧発生回路８と、電圧比較回路９と、ＦＥＴＱ３（スイッチング回路５）により、ヒステリシスを設けたａ点の電圧が電圧検知基準電圧Ｖref と等しくなる出力電圧Ｖo の値に制御される。この結果、汎用安定化電源装置に支障が生じてその出力電圧が過大となっても、或いは或いは出力電流ｉが規定外に増加しても、電圧検知基準電圧付近の適切な電圧を負荷装置へ供給継続することができるという効果がある。
【実施例３】
【００５３】
次に、本発明に係る安定化電源装置の実施例３を説明する。本実施例は、電圧比較回路の出力に基づいて、異常を検出する異常検出回路を設けた点に特徴がある。
【００５４】
図３は、本発明に係る安定化電源装置１の実施例３の構成を説明するブロック回路図である。図３において、実施例３の安定化電源装置１には、実施例１に対して、異常検出回路１３が追加されている。その他の構成は、図１に示した実施例１と同様であるので、同じ構成要素には、同じ符号を付与して重複する説明を省略する。
【００５５】
図３において、電圧比較回路９の出力は、実施例１と同様にスイッチング素子５の制御入力５ｃに接続されているとともに、本実施例で追加された異常検出回路１３に接続されている。異常検出回路１３は、電圧比較回路９がスイッチング素子５をオフさせるレベルを出力したときに、これを記憶して、安定化電源装置１に異常が発生したことをユーザへ報知するものである。ユーザへの報知には、表示装置や表示ランプによる表示、またはブザー音や音声合成等によるメッセージが考えられる。
【００５６】
図６は、本実施例における安定化電源装置の詳細回路図の例である。図４に示した実施例１の詳細回路に対して、異常検出回路１３と、異常検出回路１３に検出信号に基づいて、異常発生をユーザに報知する電子制御回路１６とが追加されている。その他の構成は、図４と同じであるので、同じ構成要素には、同じ符号を付与している。
【００５７】
図６において、異常検出回路１３は、１０進カウンタＩＣ（例えば、ＴＣ７４ＨＣ４０１７）を用いたカウンタ１４と、リセット回路１５とを備えている。リセット回路１５は、コンデンサＣ３と抵抗Ｒ１１の直列回路として構成されている。コンデンサＣ３の容量値と抵抗Ｒ１１の抵抗値との積の時定数によりパワーリセットがかけられる時間が決まる。そしてコンデンサＣ３と抵抗Ｒ１１との接続点にカウンタ１４のマスターリセット端子ＭＲが接続されている。電源投入時には、コンデンサＣ３が充電されるまでの間、抵抗Ｒ１１に充電電流が流れる。抵抗Ｒ１１に充電電流が流れている間は、カウンタ１４に対してパワーリセット信号が出力され、カウンタ１４がカウンタ値０に初期化される。
【００５８】
安定化電源装置１が正常な状態であれば、実施例１で説明したように、電圧比較回路９の演算増幅器Ｑ５の出力はＬである。何らかの異常が発生して、演算増幅器Ｑ５の出力がＬ，Ｈを繰り返すと、演算増幅器Ｑ５の出力がカウンタ１４のクロックＣＫに接続されているため、カウンタ１４はカウントアップする。ここで演算増幅器Ｑ５の出力がＬ，Ｈを３回繰り返すと、カウンタ１４のＱ３出力がＨとなる。そして、Ｑ３出力が負論理のクロックイネーブル（ＮＥ）に接続されているため。その後クロックが入力されてもカウントアップされずに、Ｑ３出力がＨに維持される。そして、このＱ３出力が外部の電子制御回路１６に接続されているため、安定化電源装置１に異常が生じたことを電子制御回路１６へ伝えることができる。本実施例では、カウンタ１４のＱ３出力をクロックイネーブル（ＮＥ）に接続したが、その他任意のカウント出力をクロックイネーブル（ＮＥ）に接続して、任意のカウント値で電子制御回路１６へ異常を伝えることができる。
【００５９】
電子制御回路１６の機能は特に限定されないが、例えば、安定化電源装置１に異常が生じたことを表示または音声によりユーザへ報知する回路であってもよいし、電子制御回路１６の制御下の装置の電源を遮断する回路であってもよい。
【００６０】
本実施例によれば、安定化電源装置に異常が生じた場合、負荷装置へ電力供給を継続しながら、異常発生をユーザへ報知したり、任意の装置の電源遮断に利用することができるという効果がある。
【００６１】
以上好ましい実施例を説明したが、これらは本発明を限定するものではない。例えば実施例では、正電圧を安定化する安定化電源装置に適用した例を説明したが、電源の正負、平滑コンデンサの正負極、トランジスタのＰＮＰ型とＮＰＮ型、ＦＥＴのＰ−ＣＨ型とＮ−ＣＨ型とを入れ替えることにより、本発明を負電圧を安定化する安定化電源装置に適用することができるのは明らかである。
【図面の簡単な説明】
【００６２】
【図１】実施例１の安定化電源装置の構成を説明するブロック回路図である。
【図２】実施例２の安定化電源装置の構成を説明するブロック回路図である。
【図３】実施例３の安定化電源装置の構成を説明するブロック回路図である。
【図４】実施例１の安定化電源装置の構成を説明する詳細回路図である。
【図５】実施例２の安定化電源装置の構成を説明する詳細回路図である。
【図６】実施例３の安定化電源装置の構成を説明する詳細回路図である。
【符号の説明】
【００６３】
１  安定化電源装置
２  外部電源
３  入力端子
４  汎用安定化電源回路
５  スイッチング素子
６  出力端子
７  平滑コンデンサ
８  電圧検知基準電圧発生回路
９  電圧比較回路
１０  負荷装置
１１  電流検出抵抗
１２  第２平滑コンデンサ
１３  異常検出回路
【図１】
2009265740.tif 000003
【図２】
2009265740.tif 000004
【図３】
2009265740.tif 000005
【図４】
2009265740.tif 000006
【図５】
2009265740.tif 000007
【図６】
2009265740.tif 000008