(57)【要約】【課題】低電力化された回路方式において動作速度に影響を与えることなく緩和振動を十分に抑制すること。【解決手段】このＬＤ駆動回路１は、定電流源７の出力電流を受けて該出力電流を互いに排他的に切り替える一対のトランジスタ５ａ，５ｂを含み、２つの出力端子８ａ，８ｂに相補的な出力信号を出力する差動回路２と、２つの出力端子８ａ，８ｂにアノード及びカソードが接続されたＬＤ４とを有する駆動回路であって、差動回路２は、ＬＤ４のカソードに出力する印加電圧Ｖｏが、ＬＤ４のアノードに出力する印加電圧Ｖｉが反転された信号に対して位相が遅れるように構成されている。【選択図】図１
2009099803.tif 000002
【特許請求の範囲】
【請求項１】
電流源の出力電流を受けて該出力電流を互いに排他的に切り替える一対のトランジスタを含み、２つの出力端子に相補的な出力信号を出力する差動回路と、前記２つの出力端子にアノード及びカソードが接続されたレーザダイオードとを有するレーザダイオード駆動回路であって、
前記差動回路は、
前記レーザダイオードのカソードに出力する出力信号が、前記レーザダイオードのアノードに出力する出力信号が反転された信号に対して位相が遅れるように構成されている、
ことを特徴とするレーザダイオード駆動回路。
【請求項２】
前記差動回路は、
前記カソードと前記２つの出力端子のうちの一方の出力端子との間を接続する配線経路の長さが、前記アノードと前記２つの出力端子のうちの他方の出力端子との間を接続する配線経路の長さと異なるように構成されている、
ことを特徴とする請求項１記載のレーザダイオード駆動回路。
【請求項３】
前記差動回路は、前記一対のトランジスタの少なくともいずれか一方に対して直列又は並列に接続された抵抗素子を有し、前記２つの出力端子の出力信号の振幅が異なるように構成されている、
ことを特徴とする請求項１又は２記載のレーザダイオード駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザダイオード駆動回路に関するものである。
【背景技術】
【０００２】
従来から、光通信において発光素子としてのレーザダイオード（以下、ＬＤという）を駆動するための駆動回路が用いられている。これまでの駆動回路の方式としては、駆動方式の単純さを考慮してシリーズ駆動が一般的に用いられていた。このシリーズ駆動は、２つの互いに並列に接続されたトランジスタを含む差動回路において、一方のトランジスタの負荷としてトランジスタに対して直列にＬＤを接続し、差動回路を排他的にスイッチングさせてＬＤをオン／オフする方式である（例えば、下記特許文献１参照）。また、その他の駆動方式として、１つのトランジスタに直列にＬＤを接続し、このトランジスタをスイッチングさせてＬＤをオン／オフするような単純な方式も用いられている（下記特許文献２参照）。
【０００３】
このような駆動回路において、高速光伝送に対応すべくＬＤを立ち上がり、立ち下がりの早い信号で駆動する際には、ＬＤの緩和振動に留意しなければならない。緩和振動とは、ＬＤの活性層にキャリアが注入されてから実際にコヒーレント光が放出されるまでの時間遅れに起因する現象である。この現象により、ＬＤは半導体接合によって形成されていながらも高周波領域においては誘導性の素子とみなされる。この種の誘導性素子を高周波で、すなわち、立ち上がり及び立ち下がりの早いパルス信号で駆動する際には、リンギング（オーバシュート、アンダーシュート）が必然的に生じるため、このリンギングを抑制することが必要である。
【０００４】
下記特許文献１では、差動増幅回路の２つの出力が差動回路の２つのトランジスタに接続された構成において、差動増幅回路の出力の一方に容量素子を接続することによりＬＤ駆動電流の立ち上がり時間と立ち下がり時間を個別に設定することが記載されている。また、下記特許文献２では、容量素子と抵抗又はダイオードのいずれかとの組み合わせからなる分流回路がＬＤと並列に接続され、この分流回路がＬＤに流れる高周波電流を吸収することでＬＤ駆動電流を調整し、レーザ出力波形を整形することが記載されている。
【特許文献１】特許第２９１０２７９号公報
【特許文献２】特公平０７−００７８５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した差動回路を用いた駆動方式においては、電源とグランドの間にＬＤ、差動対トランジスタ、及び変調電流源用トランジスタの少なくとも三素子が直列に挿入される必要がある。各素子を定常状態で動作させるには所定のバイアス電圧を与えなければならないので、これらの三素子のバイアス電圧を積算すると３Ｖを超えてしまい、昨今の低電力化の要請を満足することが困難になっている。このような要請に応えるための駆動方式として、差動回路の２つのトランジスタの出力間にＬＤを接続する方式が採用され始めている。これによって、電源とグランドの間で少なくともＬＤに対するバイアス分だけ電源電圧を低電圧化することが可能になる。
【０００６】
しかしながら、このような接続方式においては、ＬＤを駆動するのに必要なバイアス電流と変調電流の供給方法が従来のものと大きく異なり、その結果、従来方法では緩和振動を抑制することは困難である。また、緩和振動は電気信号の立ち上がり部で主に生じるが
、単に積分フィルタ等をＬＤに対して並列に接続する従来方式では、立ち上がり部はｅｘｐ関数で変化するので、立ち上がりの瞬間については必ずしも補正されていない。立ち上がりの瞬間を補正するためにはｅｘｐ関数による変化率を大きくしないとならないが、この場合は信号の裾引きも大きくなってしまいＬＤ及び駆動回路の動作速度に影響を与えてしまう。
【０００７】
そこで、本発明は、かかる課題に鑑みて為されたものであり、低電力化された回路方式において動作速度に影響を与えることなく緩和振動を十分に抑制することが可能なレーザダイオード駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明のレーザダイオード駆動回路は、電流源の出力電流を受けて該出力電流を互いに排他的に切り替える一対のトランジスタを含み、２つの出力端子に相補的な出力信号を出力する差動回路と、２つの出力端子にアノード及びカソードが接続されたレーザダイオードとを有するレーザダイオード駆動回路であって、差動回路は、レーザダイオードのカソードに出力する出力信号が、レーザダイオードのアノードに出力する出力信号が反転された信号に対して位相が遅れるように構成されている。
【０００９】
このようなレーザダイオード駆動回路によれば、差動回路の一対のトランジスタが排他的に切り替えられることによって、その差動回路の２つの出力端子に接続されたＬＤのアノード−カソード間に交互にＬＤの光出力をオン／オフするような駆動信号が印加される。このとき、ＬＤのカソードに出力される出力信号は、アノードに出力される出力信号が反転された信号に対して位相が遅れているので、アノード−カソード間に印加される駆動信号の立ち上がりの初期を緩やかにすることができる。その結果、ＬＤや回路の動作速度に影響を及ぼすことなく緩和振動を効果的に抑制することができる。
【００１０】
差動回路は、カソードと２つの出力端子のうちの一方の出力端子との間を接続する配線経路の長さが、アノードと２つの出力端子のうちの他方の出力端子との間を接続する配線経路の長さと異なるように構成されていることが好ましい。
【００１１】
この場合、差動回路の出力端子からの配線経路の長さを、ＬＤのカソードとアノード間で異ならせることで、カソードに与えられる出力信号において、アノードに与えられる出力信号の反転信号に対して容易に位相差を持たせることができる。
【００１２】
また、差動回路は、一対のトランジスタの少なくともいずれか一方に対して直列又は並列に接続された抵抗素子を有し、２つの出力端子の出力信号の振幅が異なるように構成されていることも好ましい。
【００１３】
かかる構成を採れば、ＬＤのカソード及びアノードに出力されるパルス信号間でそれらの振幅が異なるように調整される。例えば、位相の進んでいるアノードの出力信号の振幅を相対的に小さくすることでＬＤの駆動信号の全体的な立ち上がり時間及び立ち下がり時間の増大を最小限にしつつ、立ち上がり初期の駆動信号の変化を緩慢にすることができる。その結果、ＬＤ出力のアイ開口を損なうことなく緩和振動を抑制することができる。
【発明の効果】
【００１４】
本発明のレーザダイオード駆動回路によれば、低電力化された回路方式において動作速度に影響を与えることなく緩和振動を十分に抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しつつ本発明に係るＬＤ駆動回路の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１６】
図１は、本発明の好適な一実施形態にかかるＬＤ駆動回路１を示す回路図である。同図に示すように、ＬＤ駆動回路１は、光通信用の光トランシーバに内蔵され、光トランシーバに接続される光ファイバ（図示せず）に対して光信号を出力するＬＤ（発光素子）を駆動するための回路である。ＬＤ駆動回路１は、ＬＤ４の両端に接続される差動回路２及びバイアス電流生成回路３を備える。差動回路２は、回路外部から差動増幅回路等を経由して与えられたパルス信号である入力信号ＳＤ、及び入力信号ＳＤに対して相補的な信号である入力信号ＳＤ＊に応じて、ＬＤ４に駆動信号を出力するための回路部である。ここで、入力信号ＳＤは、送信すべきデータに応じてパルス状に変化するように生成された電気信号であり、入力信号ＳＤ＊は、入力信号ＳＤを反転させた電気信号である。また、バイアス電流生成回路３は、ＬＤ４に定常的にバイアス電流を供給するための回路部である。
【００１７】
差動回路２は、トランジスタ５ａとトランジスタ５ａの一方の電流端子に直列に接続された抵抗６ａとから成る直列回路２ａと、トランジスタ５ｂとトランジスタ５ｂの一方の電流端子に直列に接続された抵抗６ｂとから成る直列回路２ｂと、電流Ｉｍを生成する定電流源７とによって構成されている。２つの直列回路２ａ，２ｂは互いに並列に接続され、トランジスタ５ａ，５ｂの一方の電流端子には抵抗素子６ａ，６ｂを挟んで共通にバイアス電源ＶＣＣが接続され、他方の電流端子には共通に定電流源７が接続されている。また、差動回路２には、抵抗６ａとトランジスタ５ａとの間の接続点に出力端子８ａが設けられ、抵抗６ｂとトランジスタ５ｂとの間の接続点に出力端子８ｂが設けられている。
【００１８】
バイアス電流生成回路３は、インダクタ１１ａ，１１ｂ及び電流Ｉｂを生成する定電流源１２によって構成される。詳細には、バイアス電流生成回路３は、２つの出力端子１０ａ，１０ｂを有し、出力端子１０ａには、交流遮断用のインダクタ１１ａを介してバイアス電源ＶＣＣが接続され、出力端子１０ｂには、交流遮断用のインダクタ１１ｂを介して定電流源１２が接続されている。また、それぞれの出力端子１０ａ，１０ｂは、直流遮断用のカップリングコンデンサ９ａ，９ｂを介して差動回路２の出力端子８ａ，８ｂに接続されている。
【００１９】
ＬＤ４は、そのアノードが配線経路１３ａを経由してバイアス電流生成回路３の出力端子１０ａに接続され、カソードが配線経路１３ｂを経由してバイアス電流生成回路３の出力端子１０ｂに接続されている。その結果、ＬＤ４のアノードは配線経路１３ａ及びカップリングコンデンサ９ａを介して差動回路２の出力端子８ａと接続され、ＬＤ４のカソードは、配線経路１３ｂ及びカップリングコンデンサ９ｂを介して差動回路２の出力端子８ｂと接続される。
【００２０】
上記構成の差動回路２においては、定電流源７からの出力電流Ｉｍの流路が、その電流を受けるトランジスタ５ａ，５ｂによって入力信号ＳＤ，ＳＤ＊に応じて互いに排他的に切り替えられる。その結果、差動回路２の出力端子８ａ，８ｂにおいて相補的な出力信号が生成され、その出力信号が駆動信号としてＬＤ４に印加される。
【００２１】
以下、ＬＤ駆動回路１からＬＤ４に印加される駆動信号の波形について詳細に考察する。図２及び図３は、それぞれ、トランジスタ５ｂ，５ａが排他的にオン／オフされた場合のＬＤ駆動回路１の等価回路を示す図である。ここでは、トランジスタ５ａ，５ｂの負荷抵抗をＲＬ及びａＲＬ（ａは正数）とし、インダクタ１１ａのインピーダンスをＺとする。“ＲＬ//Ｚ”は負荷抵抗ＲＬとインダクタＺとが並列に接続された負荷を示す。また、電流源１２とＬＤ４との間に挿入されたインダクタ１１ｂ及びトランジスタ５ａ，５ｂの内部抵抗は、電流源に直列に挿入されているインピーダンス成分であるので無視している。これらの図に示すように、トランジスタ５ｂ，５ａの排他的な切り替えによって、変調電流をＬＤ４から引き込む役割を有する電流源Ｉｍが、ＬＤ４のカソード及びアノードに交互に接続されるように切り替えられることにより、カソード及びアノードのそれぞれに駆動信号Ｖｏ，Ｖｉが印加されることになる。
【００２２】
このとき、ＬＤ４がオンされてより大きな電流が流れるモード（図２）のときのＬＤ電流Ｉｏｎ、アノード電位（駆動信号）Ｖｉｏｎ、及びカソード電位（駆動信号）Ｖｏｏｎは、ＬＤ４の動作時の内部抵抗をＲｄとすると、下記式（１）〜（３）で表される。この状態のときには、カソードに接続されたトランジスタ５ｂがオンされ、アノードに接続されたトランジスタ５ａがオフされている。
Ｉｏｎ＝ａＲＬ・（Ｉｂ＋Ｉｍ）／Ａ（ａ）      …（１）
Ｖｉｏｎ＝ＶＣＣ−（Ｉｂ＋Ｉｍ）・ａＲＬ・（ＲＬ//Ｚ）／Ａ（ａ）      …（２）
Ｖｏｏｎ＝ＶＣＣ−（Ｉｂ＋Ｉｍ）・ａＲＬ・（ＲＬ//Ｚ＋Ｒｄ）／Ａ（ａ）      …（３）
上記式（１）〜（３）中、“ＲＬ//Ｚ”及び“Ａ（ａ）”は、下記式（４）及び（５）で計算されるパラメータである。
ＲＬ//Ｚ＝ＲＬ・Ｚ／（ＲＬ＋Ｚ）      …（４）
Ａ（ａ）＝ＲＬ//Ｚ＋Ｒｄ＋ａＲＬ      …（５）
【００２３】
同様に、ＬＤ４がオフされてより小さな電流が流れるモード（図３）のときのＬＤ電流Ｉｏｆｆ、アノード電位（駆動信号）Ｖｉｏｆｆ、及びカソード電位（駆動信号）Ｖｏｏｆｆは、下記式（６）〜（８）で表される。この状態のときには、カソードに接続されたトランジスタ５ｂがオフされ、アノードに接続されたトランジスタ５ａがオンされている。
Ｉｏｆｆ＝｛Ｉｂ・ａＲＬ−Ｉｍ・（ＲＬ//Ｚ）｝／Ａ（ａ）      …（６）
Ｖｉｏｆｆ＝ＶＣＣ−｛Ｉｂ・ａＲＬ＋Ｉｍ・（Ｒｄ＋ａＲＬ）｝・（ＲＬ//Ｚ）／Ａ（ａ）      …（７）
Ｖｏｏｆｆ＝ＶＣＣ−［Ｉｂ・｛（ＲＬ//Ｚ）＋Ｒｄ｝＋Ｉｍ・（ＲＬ//Ｚ）］・ａＲＬ／Ａ（ａ）      …（８）
【００２４】
従って、ＬＤ駆動回路１の出力端子８ａ，８ｂからＬＤ４のアノード及びカソードに印加される駆動信号Ｖｉ，Ｖｏ間において、入力信号ＳＤ，ＳＤ＊に対する位相のずれに関する不均衡が生じていない場合は、アノード電位Ｖｉ及びカソード電位Ｖｏの信号波形は図４のようになる。同図におけるアノード電位Ｖｉ及びカソード電位Ｖｏの変化幅ΔＶｉ，ΔＶｏは、式（２）、（３）、（７）、（８）を用いて、下記式（９）及び（１０）により計算される。
ΔＶｉ＝Ｉｍ・Ｒｄ・（ＲＬ//Ｚ）／Ａ（ａ）      …（９）
ΔＶｏ＝−Ｉｍ・ａＲＬ・Ｒｄ／Ａ（ａ）      …（１０）
また、ＬＤ４がオンされた場合のＬＤ４の印加電圧ΔＶｏｎ、及びＬＤ４がオフされた場合のＬＤ４の印加電圧ΔＶｏｆｆは、下記式（１１）及び（１２）により求めることができる。
ΔＶｏｎ＝（Ｉｂ＋Ｉｍ）・ａＲＬ・Ｒｄ／Ａ（ａ）      …（１１）
ΔＶｏｆｆ＝｛Ｉｂ・ａＲＬ−Ｉｍ・（ＲＬ//Ｚ）｝・Ｒｄ／Ａ（ａ）      …（１２）
すなわち、ＬＤ４のカソード電位Ｖｏの変化幅ΔＶｉは変調電流Ｉｍにのみ依存し、バイアス電流Ｉｂの影響を受けないことがわかる。
【００２５】
ここで、２つのトランジスタ５ａ，５ｂの負荷抵抗が等しくａ＝１であり、インピーダンスＺがトランジスタ５ａ，５ｂの負荷抵抗ＲＬよりも十分大きいときには、式（９）〜（１２）は下記式（１３）〜（１６）のように置き換えられる。
ΔＶｉ＝Ｉｍ・Ｒｄ・ＲＬ／Ａ（１）      …（１３）
ΔＶｏ＝−Ｉｍ・ＲＬ・Ｒｄ／Ａ（１）      …（１４）
ΔＶｏｎ＝（Ｉｂ＋Ｉｍ）・ＲＬ・Ｒｄ／Ａ（１）      …（１５）
ΔＶｏｆｆ＝（Ｉｂ−Ｉｍ）・ＲＬ・Ｒｄ／Ａ（１）      …（１６）
これにより、ＬＤ４のアノード電位とカソード電位の変化幅が等しく互いに逆方向であり、ＬＤ４がオン状態及びオフ状態における両端に印加されるバイアス電圧の差ΔＶｏｎ−ΔＶｏｆｆも変調電流Ｉｍにのみ依存することが分かる。
【００２６】
上述したようなＬＤに印加される駆動信号の特性を考慮して、ＬＤ出力における動作速度に影響を極力少なくしながら緩和振動を抑制するために、ＬＤ駆動回路１においては、ＬＤのアノード及びカソードに印加される駆動信号間に位相差を持たせることを可能にしている。すなわち、ＬＤ駆動回路１は、ＬＤ４のカソードに印加するカソード電位Ｖｏを、アノード電位Ｖｉが反転された信号に対して位相が遅れるように生成可能に構成されている。具体的には、ＬＤ４のカソードと差動回路２とを接続する配線経路１３ｂが、ＬＤ４のアノードと差動回路２とを接続する配線経路１３ａよりも長くなるように形成されている。
【００２７】
このような配線経路１３ａ，１３ｂは、ＬＤ駆動回路１とＬＤ４との間の駆動信号の伝搬材質の誘電率、形状等により決定される特性波長に基づいて、必要とされる遅延時間分だけ配線長を調整して設定される。例えば、ＬＤ４とＬＤ駆動回路１とが誘電率約4.7の一般的なプリント基板上で接続され、そのプリント基板上の配線によって50psecの位相差を持たせようとする場合は、配線経路１３ａ，１３ｂの配線長の差を約7mmに設定すればよい。この50psecの位相差は、ビットレートが2.5Gbpsの場合の1bit分の時間の1/8に相当する。また、ビットレート1GHzでＬＤ４と駆動回路１とが同軸線によって接続される場合は、同軸ケーブルによって構成される配線経路１３ａ，１３ｂの配線長の差に対する遅延量は約1nsec/20cmとなる。さらに、適切な誘電率の配線部材を使用すれば、配線長の差に対する遅延量は数nsec/cmとすることも可能である。
【００２８】
図５（ａ）には、上記構成のＬＤ駆動回路１が出力するアノード電位Ｖｉ及びカソード電位Ｖｏの信号波形、図５（ｂ）には、ＬＤ駆動回路１がＬＤ４に印加するバイアス電圧Ｖｉ−Ｖｏの信号波形を示す。これらの信号波形に示すように、カソード電位Ｖｏがアノード電位Ｖｉに対して位相が遅れるように生成されることによって、ＬＤのバイアス電圧のオフからオンへと遷移する立ち上がりの初期Ｐ１において、変化が緩やかにされていることがわかる。それに対して、ＬＤのバイアス電圧における立ち上がり及び立ち下がりの全体の時間幅はそれほど長くなっておらず、ＬＤの光出力におけるアイ開口は劣化していないこともわかる。
【００２９】
以上説明したＬＤ駆動回路１によれば、差動回路２のトランジスタ５ａ，５ｂが排他的に切り替えられることによって、その差動回路２の２つの出力端子８ａ，８ｂに接続されたＬＤ４のアノード−カソード間に交互にＬＤ４の光出力をオン／オフするような駆動信号が印加される。このとき、ＬＤ４のカソードに出力される出力信号Ｖｏは、アノードに出力される出力信号Ｖｉが反転された信号に対して位相が遅れているので、アノード−カソード間に印加されるバイアス電圧の立ち上がりの初期を緩やかにすることができる。その結果、ＬＤや回路の動作速度に影響を及ぼすことなく緩和振動を効果的に抑制することができる。
【００３０】
なお、本発明は、前述した実施形態に限定されるものではない。例えば、ＬＤ駆動回路１の差動回路２においては、トランジスタ５ａ，５ｂの負荷抵抗６ａ，６ｂの抵抗値を異なる値に設定することもできる。負荷抵抗６ａ，６ｂの抵抗値をそれぞれＲＬ、ａＲＬ（ａ≠１）と設定すると、既に述べたように、アノード電位Ｖｉ及びカソード電位Ｖｏの変化幅ΔＶｉ，ΔＶｏは式（９）及び（１０）により、ＬＤ４がオンされた場合のＬＤ４の印加電圧ΔＶｏｎ、及びＬＤ４がオフされた場合のＬＤ４の印加電圧ΔＶｏｆｆは、式（１１）及び（１２）により求めることができる。この場合、係数ａに依存してカソード電位の変化幅ΔＶｏの絶対値が大きくなる一方、アノード電位の変化幅ΔＶｉは大きくは変化しない。これは、カソード側の負荷抵抗の値が変わることになるからである。
【００３１】
ＬＤ４のオン／オフ時にＬＤ４の両端に印加されるバイアス電圧の差ΔＶｏｎ−ΔＶｏｆｆをスイング振幅とすると、この値は係数ａに対して単調増加する。また、印加電圧ΔＶｏｆｆは、係数ａ＝（ＲＬ//Ｚ）・Ｉｍ／（ＲＬ・Ｉｂ）の時にはゼロとなり、係数ａがこの値よりも小さいと反転し、ＬＤのオフ時に逆バイアスが印加されてしまうことになる。ＬＤを高速で変調するには常に正バイアスを印加しなければならないので、上記値が係数ａの下限値となる。ただし、実際にはＬＤ４に閾値電流以上を常に流す必要があるため、係数ａはこの下限値よりも大きくしなければならない。このことから、負荷アンバランス因子である係数ａについて１以外の値を設定しても、アンバランスが適当な範囲にあって下限値に近づくことがなければ、ＬＤ駆動についてその動作点には大きな影響を与えないことが理解される。従って、負荷をアンバランスに設定した場合のＬＤ駆動回路の動作については、その速度面のみを主に考慮すればよい。
【００３２】
このようにＬＤ駆動回路１の負荷抵抗値を、係数ａ＞１としてアンバランスに設定した場合において、図６（ａ）は、ＬＤ駆動回路１が出力するアノード電位Ｖｉ及びカソード電位Ｖｏの信号波形、図５（ｂ）には、ＬＤ駆動回路１がＬＤ４に印加するバイアス電圧の信号波形を示す。これらの信号波形に示すように、カソード電位Ｖｏの振幅がアノード電位Ｖｉの振幅に対して相対的に大きくなるように設定されることによって、バイアス電圧の全体波形において立ち上がりの初期Ｐ２の変化がより一層緩やかにされていることがわかる。その結果、ＬＤや回路の動作速度へ影響を及ぼすことなく緩和振動をより一層抑制することができる。
【００３３】
また、ＬＤ４に印加するアノード電位Ｖｉ及びカソード電位Ｖｏの変化幅ΔＶｉ，ΔＶｏを不均衡に設定するためには、差動回路２のトランジスタ５ｂに対して並列に抵抗素子ＲＳを接続して、トランジスタ５ａを流れる電流の一部を抵抗素子ＲＳを介してグランドに分流してもよい（図７）。また、図１の抵抗素子６ａ又は図７の抵抗素子ＲＳに並列に、容量、若しくは容量と抵抗との直列回路を接続することにより、ＬＤ駆動信号における立ち上がり初期を緩やかにすることもできる。
【図面の簡単な説明】
【００３４】
【図１】本発明の好適な一実施形態にかかるＬＤ駆動回路を示す回路図である。
【図２】図１の一対のトランジスタが排他的にオン／オフされた場合のＬＤ駆動回路の等価回路を示す図である。
【図３】図１の一対のトランジスタが排他的にオン／オフされた場合のＬＤ駆動回路の等価回路を示す図である。
【図４】図１のＬＤ駆動回路においてＬＤ駆動信号に位相差が生じていない場合のアノード電位及びカソード電位の信号波形を示す図である。
【図５】図１のＬＤ駆動回路においてＬＤ駆動信号に位相差を生じさせた場合の信号波形を示す図であり、（ａ）は、アノード電位及びカソード電位の信号波形、（ｂ）は、ＬＤに印加するバイアス電圧の信号波形である。
【図６】本発明の変形例のＬＤ駆動回路における信号波形を示す図であり、（ａ）は、アノード電位及びカソード電位の信号波形、（ｂ）は、ＬＤに印加するバイアス電圧の信号波形である。
【図７】本発明の変形例であるＬＤ駆動回路を示す回路図である。
【符号の説明】
【００３５】
１…ＬＤ駆動回路、２…差動回路、４…ＬＤ、５ａ，５ｂ…トランジスタ、６ａ，６ｂ，ＲＳ…抵抗素子、７…定電流源（電流源）、８ａ，８ｂ…出力端子、１３ａ，１３ｂ…配線経路。
【図１】
2009099803.tif 000003
【図２】
2009099803.tif 000004
【図３】
2009099803.tif 000005
【図４】
2009099803.tif 000006
【図５】
2009099803.tif 000007
【図６】
2009099803.tif 000008
【図７】
2009099803.tif 000009