(57)【要約】【課題】電子部品を搭載したパッケージにおいて、電子部品の接続信頼性の向上を図った半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、一方の主表面に凹部１１が設けられた基板１と、凹部１１内に配置され、且つ表面電極３１を有する電子部品２と、凹部１１の外周部分及び凹部１１の側壁上に形成された基板電極２１ａ、２１ｂと、電子部品２の表面電極３１と基板電極２１ａ、２１ｂとを電気的に接続する導電性ペースト３ａと、基板１の主表面上に形成された電子部品２及び基板電極２１ａ、２１ｂ及び導電性ペースト３ａを封止する封止樹脂６とを備える。【選択図】図１
2009032740.tif 000002
【特許請求の範囲】
【請求項１】
一方の主表面に凹部が設けられた基板と、
前記凹部内に配置され、且つ表面電極を有する電子部品と、
前記凹部の外周部分及び前記凹部の側壁上に形成された基板電極と、
前記電子部品の表面電極と前記基板電極とを電気的に接続する導電性ペーストと、
前記主表面上に配置された電子部品及び基板電極及び導電性ペーストを封止する封止樹脂と
を備えることを特徴とする半導体装置。
【請求項２】
前記基板の主表面に垂直な方向から見て、前記凹部の開口部の外周が前記凹部の底面の外周よりも外側に位置していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記導電性ペーストは、５５〜９９ｗｔ％の平均粒径１〜１５μｍの金属粒子と、３５ｗｔ％以下の樹脂と、１０ｗｔ％以下の有機溶剤とを備えることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
基板の一方の主表面に凹部を設ける工程と、
前記凹部の外周部分及び前記凹部の側壁に基板電極を形成する工程と、
前記基板の凹部内に、表面電極を有する電子部品を配置する工程と、
少なくとも前記基板電極の上に導電性ペーストを供給し、当該導電性ペーストを硬化させる工程と、
前記主表面上に配置された前記電子部品、前記基板電極及び前記導電性ペーストを封止樹脂で封止する工程
とを有することを特徴とする半導体装置の製造方法。
【請求項５】
一方の主表面に凹部を有する基板を作製する工程と、
前記凹部の外周部分及び前記凹部の側壁に基板電極を形成する工程と、
前記基板の凹部内に、表面電極を有する電子部品を配置する工程と、
少なくとも前記基板電極の上に導電性ペーストを供給し、当該導電性ペーストを硬化させる工程と、
前記主表面上に載置された前記電子部品、前記基板電極及び前記導電性ペーストを封止樹脂で封止する工程
とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、電子部品を搭載したパッケージにおいて、電子部品接続部の接続信頼性の向上を図る半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来から、能動部品である半導体素子と受動部品である電子部品を個別にマザーボード上に実装する実装形態が知られているが、配線長が長くなる、実装面積が大きくなるという課題があった。そこで、近年では、能動部品である半導体素子と受動部品である電子部品を同一基板上に配置して混載パッケージを製造し、能動部品と受動部品が混載された機能モジュールを、マザーボード上に実装するという技術が実用化されている。この混載パッケージ技術により、配線長が短くなり、高周波特性が向上し、更に、実装面積が小さくなるというメリットが生じる。
【０００３】
デラミネーションを防止できるとともに、電子部品の絶縁基体への接合強度を向上できる多層基板およびその製法については、既に開示されている（例えば、特許文献１参照。）。
【０００４】
特許文献１の多層基板は、絶縁層を複数積層してなる絶縁基体と、該絶縁基体表面に形成された電子部品を収納するためのキャビティと、該キャビティの底面に形成された電極とを有する多層基板であって、キャビティの隅部に、電極の厚みよりも厚い隅部導体を形成してなるものである。
【０００５】
また、基板にそりやクラックなどが発生することのない安定した多層基板を備えた電子部品及びその製造方法については、既に開示されている（例えば、特許文献２参照。）。
【０００６】
特許文献２の多層基板の製造方法は、内部に受動素子を有し、異なる電気的特性を有する（例えば誘電率の異なる）２種類の基板を予め焼成し、次に、ガラスを主成分とする接着剤を介在させて各基板を貼り合わせ、この基板の両端面に外部電極（導電性ペースト）を塗布し、接着剤と外部電極とを同時に焼成している。
【０００７】
図６は、従来の半導体装置の模式的断面構造図を示す。また、図７は、従来の半導体装置の電子部品接続部の模式的断面構造図を示す。
【０００８】
上記の混載パッケージ技術により作成される従来の半導体装置は、図６および図７に示すように、電子部品２の表面電極３２が導電性ペースト３ａによって基板１上の基板電極２１ａに電気的に接続され、半導体素子４が導電性ペースト３ｂによって基板１上の基板電極２２に電気的に接続され、半導体素子４上の電極と基板１上の基板電極２１ａとが金属ワイヤ５により結線されている。電子部品２、半導体素子４を覆うように基板１の主表面が封止樹脂６でモールドされている。また、図７に示すように、電子部品２の接続部において、電子部品２の表面電極３２には通常Ｓｎめっきが使用されている。
【０００９】
また、従来の半導体装置の製造方法を以下に説明する。図８は、従来の半導体装置の製造方法を説明する模式的断面構造である。図８（ａ）は、基板表面への基板電極形成工程図、図８（ｂ）は、導電性ペーストの形成工程図、図８（ｃ）は、電子部品および半導体素子をマウント後、導電性ペーストを熱硬化させる工程図、図８（ｄ）は、金属ワイヤのボンディング工程図、図８（ｅ）は、樹脂封止工程図をそれぞれ示す。
【００１０】
（ａ）まず、図８（ａ）に示すように、基板１の主表面上に基板電極２１ａ、２２を形成する。
【００１１】
（ｂ）次に、図８（ｂ）に示すように、基板１の電極部２１ａ,２２にそれぞれ導電性ペースト３ａ、３ｂを印刷法もしくは転写法により供給する。
【００１２】
（ｃ）次に、図８（ｃ）に示すように、電子部品２及び半導体素子４をそれぞれ導電性ペースト３ａ、３ｂ上にマウントした後、オーブン内で導電性ペースト３ａ、３ｂを２００℃程度の温度で硬化させる。ここで、導電性ペースト３ａ、３ｂとしては、例えば、大きさが３〜１５μｍ程度の球形もしくはフレーク状(鱗片状)の銀粒子を８０ｗｔ％と、エポキシ樹脂を１５ｗｔ％と、溶剤と他の有機物の合計が５ｗｔ％で構成される銀ペーストを用いる。
【００１３】
（ｄ）次に、図８（ｄ）に示すように、半導体素子４と基板電極２１ａを金属ワイヤ５で結線する。
【００１４】
（ｅ）次に、図８（ｅ）に示すように、前記基板１、電子部品２、半導体素子４、金属ワイヤ５を封止用のモールド樹脂６を用いて封止する。
【００１５】
以上の製造工程を経て、能動部品である半導体素子４と受動部品である電子部品２を混載した従来の半導体装置（混載パッケージ）が得られる。この半導体装置は、他のパッケージ、部品とともに、マザーボードに、一括で実装される。実装には、はんだリフロー技術が用いられ、通常２２０〜２６０℃程度のピーク温度ではんだ実装される。
【特許文献１】特開２００１−２８４４８４号公報（第４−６頁、図１−図４）
【特許文献２】特開平０５−３３５１８３号公報（第２−３頁、図１−図３）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
従来の半導体装置では、リフロー実装時に電子部品２と導電性ペースト３ａの接続部が剥離して、半導体装置が特性不良となるという課題があった。
【００１７】
図９は、従来の半導体装置における課題を説明するための模式的断面構造図であって、従来の半導体装置をマザーボードに実装した後の断面図を示す。
【００１８】
図９に示すように、電子部品２を導電性ペースト３ａで接続した半導体装置をマザーボード５２上に、はんだ５１を用いて実装する場合、リフロー工程の約２２０℃〜約２６０℃程度の加熱温度で、半導体装置内部の基板１とモールド樹脂６の間に剥離方向６１の熱応力が加わり、導電性ペースト３ａと基板１の電極部２１ａとの接続部が剥離し、半導体装置が特性不良となるという課題があった。
【００１９】
基板１とモールド樹脂６の間に働く剥離方向６１の応力の原因としては、両部材の熱膨張係数差による熱応力以外に、基板１とモールド樹脂６の界面に侵入した水分がリフロー工程の加熱で水蒸気爆発する応力があり、後者の影響が大きい。
【００２０】
特に、電子部品２として、例えば、０６０３サイズ（０．６ｍｍ×０．３ｍｍ）、１００５サイズ（１．０ｍｍ×０．５ｍｍ）などの小型電子部品を使用した場合、導電性ペースト３ａの接続部の面積が小さく、接続強度が小さいため、基板１とモールド樹脂６間に働く剥離方向６１の応力に導電性ペースト３ａの接続部が耐えられず剥離する。
【００２１】
また、図７に示すように、表面電極３２の表面には通常Ｓｎめっきが施されているため、リフロー工程の加熱温度がＳｎの融点である２３２℃以上である場合は、Ｓｎめっき層が溶融し、導電性ペースト３ａと表面電極３２の接続強度が低下してしまうという課題もあった。
【００２２】
なお、半導体装置の内部の電子部品２の接続材として、導電性ペースト３ａの替わりに、はんだを使用した場合、半導体装置をマザーボード５２にリフロー実装する際に、リフロー工程の加熱でパッケージ内部のはんだが溶融し、基板１及びモールド樹脂６間にはんだが流出して電極間でショート不良が発生してしまう。よって、はんだを用いた高い接続信頼性を確保することはできない。
【００２３】
以上説明したように、従来の半導体装置では、リフロー工程の加熱温度に耐えることができず、高い信頼性が得られなかった。
【００２４】
そこで、本発明は上記課題を解決するために成されたものであり、その目的は、電子部品を搭載したパッケージにおいて、電子部品の接続信頼性の向上を図った半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２５】
本発明の第１の実施態様として、半導体装置は、一方の主表面に凹部が設けられた基板と、凹部内に配置され、且つ表面電極を有する電子部品と、凹部の外周部分及び凹部の側壁上に形成された基板電極と、電子部品の表面電極と基板電極とを電気的に接続する導電性ペーストと、基板の主表面上に配置された電子部品及び基板電極及び導電性ペーストを封止する封止樹脂とを備えることを特徴とする。
【００２６】
第１の実施態様において、基板の主表面に垂直な方向から見て、凹部の開口部の外周が凹部の底面の外周よりも外側に位置していることが望ましい。
【００２７】
第１の実施態様において、電子部品の表面電極が、金、銀、パラジウム、白金から成る群より選ばれる金属もしくは金属と樹脂の混合材であることが望ましい。従来の表面電極がＳｎである場合に比べて、リフロー工程で表面電極が溶融することがないので、リフロー時の導電性ペーストの接続強度の低下を抑制できる。
【００２８】
第１の実施態様において、導電性ペーストは、５５〜９９ｗｔ％の平均粒径１〜１５μｍの金属粒子と、３５ｗｔ％以下の樹脂と、１０ｗｔ％以下の有機溶剤とを備えることを特徴とする請求項１乃至３いずれか一項に記載の半導体装置。
【００２９】
第１の実施態様において、導電性ペーストの金属粒子が、金、銀、銅、白金、パラジウムから成る群より選ばれる金属あるいは２以上の金属からなる合金であることが望ましい。
【００３０】
本発明の第２の実施態様として、半導体装置の製造方法は、基板の一方の主表面に凹部を設ける工程と、凹部の外周部分及び凹部の側壁に基板電極を形成する工程と、基板の凹部内に、表面電極を有する電子部品を配置する工程と、少なくとも基板電極の上に導電性ペーストを供給し、当該導電性ペーストを硬化させる工程と、主表面上に配置された電子部品、基板電極及び導電性ペーストを封止樹脂で封止する工程とを有することを特徴とする。
【００３１】
本発明の第３の実施態様として、半導体装置の製造方法は、一方の主表面に凹部を有する基板を作製する工程と、凹部の外周部分及び凹部の側壁に基板電極を形成する工程と、基板の凹部内に、表面電極を有する電子部品を配置する工程と、少なくとも基板電極の上に導電性ペーストを供給し、当該導電性ペーストを硬化させる工程と、主表面上に載置された電子部品、基板電極及び導電性ペーストを封止樹脂で封止する工程とを有することを特徴とする。
【発明の効果】
【００３２】
本発明の半導体装置及びその製造方法によれば、凹部を有する基板を用意し、凹部内に電子部品を配置して接続することにより、導電性ペースト接続部が基板内部に位置させて、基板と封止樹脂間に作用する剥離方向の応力が導電性ペースト接続部に与える力が小さくなるため、リフロー工程で導電性ペースト接続部に加わる応力を低減することができる。
【発明を実施するための最良の形態】
【００３３】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００３４】
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００３５】
図１は、本発明の第１の実施の形態に係る半導体装置の模式的断面構造図を示す。第１の実施の形態に係る半導体装置は、能動部品である半導体素子４と受動部品である電子部品２を同一基板１上に載置してモールド樹脂６で全体が封止された混載パッケージである。基板１の主表面のうち、凹部１１が形成された部分に電子部品２が載置され、平面部分に半導体素子４が載置されている。電子部品２は表面電極３１を備え、表面電極３１が導電性ペースト３ａによって基板１上の基板電極（２１ａ、２１ｂ）に電気的に接続されている。一方、半導体素子４の下面は導電性ペースト３ｂによって基板１上の基板電極２１ｃに電気的に接続され、半導体素子４の上面に形成された電極（図示せず）は、金属ワイヤ５により基板１上の基板電極に結線されている。基板１の主表面上に配置されている総ての部材（電子部品２、半導体素子４、基板電極２１ａ〜２１ｃ、導電性ペースト３ａ、３ｂ）は、封止樹脂６でモールドされている。
【００３６】
図２は、図１に示す半導体装置において、電子部品２の接続部の模式的断面構造図を示す。半導体装置は、一方の主表面に凹部１１が設けられた基板１と、凹部１１内に配置され、且つ表面電極３１を有する電子部品２と、凹部１１の外周部分に形成された基板電極２１ａ及び凹部１１の側壁上に形成さえた基板電極２１ｂと、電子部品２の表面電極３１と基板電極（２１ａ、２１ｂ）とを電気的に接続する導電性ペースト３ａと、基板１の主表面上に配置された電子部品２及び基板電極２１ａ、２１ｂ及び導電性ペースト３ａを封止する封止樹脂６とを備える。
【００３７】
基板１の主表面上に形成された凹部１１は底面と側壁とを備え、電子部品２は凹部１１の底面上に載置されている。基板電極２１ａは、基板１の主表面のうち凹部１１を取り囲む外周部分に形成されている。また、基板電極２１ｂは、凹部１１の側壁上に形成されている。
【００３８】
基板電極（２１ａ、２１ｂ）の電極構造としては、例えば、Ｃｕ層／Ｎｉ層／Ａｕ層の積層構造で構成し、最表面をＡｕ層とする。或いは、Ｃｕ／Ｎｉ／Ａｕからなる群より選ばれる２以上の金属からなる合金層と最表面に配置されるＡｕ層とを備える積層構造や、Ａｕ層単層構造であってもよい。
【００３９】
電子部品２の表面電極３１の電極材料は、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）から成る群より選ばれる金属もしくは当該金属と樹脂の混合材である。また、最表面をＡｕとすることが望ましい。
【００４０】
導電性ペースト３ａは、５５〜９９ｗｔ％の平均粒径１〜１５μｍの金属粒子と、３５ｗｔ％以下の樹脂と、１０ｗｔ％以下の有機溶剤とを備える。導電性ペースト３ａの金属粒子は、金、銀、銅、白金、パラジウムから成る群より選ばれる１つの金属あるいは２以上の金属からなる合金である。なお、導電性ペースト３ａのみならず、図１の導電性ペースト３ｂについても同様な材料構成であることが望ましい。
【００４１】
図３は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する模式的断面構造であって、図３（ａ）は基板を準備する工程、図３（ｂ）は凹部を形成する工程、図３（ｃ）は基板表面および凹部表面への電極を形成する工程図、図３（ｄ）は電子部品を凹部に配置する工程、図３（ｅ）は導電性ペーストの形成工程図、図３（ｆ）は半導体素子をマウント後の導電性ペーストの熱硬化工程図、図３（ｇ）は金属ワイヤのボンディング工程図、および図３（ｈ）は樹脂封止工程図を示す。
【００４２】
（イ）まず、図３（ａ）に示すように、表裏面が平坦な基板１を用意する。次に、図３（ｂ）に示すように、基板１の一方の主表面のうち電子部品２を載置する予定の領域に凹部１１を設ける。凹部１１は、フォトレジストを利用して形成されたエッチングマスクを介して、基板１をエッチングすることにより作製される。
【００４３】
凹部１１のサイズは、例えば、図４（ａ）に示すように、０６０３サイズ（０．６ｍｍ×０．３ｍｍ）の電子部品２をマウントする場合、凹部１１の底面のサイズ４１を０．７ｍｍ×０．３５ｍｍ、深さを０．３ｍｍとする。凹部１１の底面サイズ４１を電子部品２のサイズより大きくすることで、電子部品２を凹部１１にマウントする際のマウント位置ズレを許容することができる。また、基板１の主表面に垂直な方向から見て、凹部１１の開口部の外周４２が凹部１１の底面の外周４１よりも外側に位置している。凹部１１の開口部のサイズ４２を凹部１１の底面のサイズ４１よりも大きくすることで、図４（ｂ）に示すように、凹部１１の側壁を傾斜させることができるので、後述する導電性ペースト３ａを凹部１１内に供給しやすくなり、凹部１１の底面まで浸透しやすくすることができる。
【００４４】
（ロ）図３（ｃ）に示すように、凹部１１の側壁を含む基板１の主表面上に基板電極２１ａ、２１ｂ、２１ｃ、２２を形成する。具体的には、凹部１１の外周部分に基板電極２１ａを形成し、凹部１１の側壁上に基板電極２１ｂを形成し、半導体素子４を載置する予定の領域に基板電極２２を形成し、基板電極２２に隣接して金属ワイヤ５に結線される基板電極２１ｃを形成する。これらの基板電極２１ａ、２１ｂ、２１ｃ、２２は、フォトリソグラフィ法などを用いて同時に形成される。凹部１１の外周部分及び凹部１１の側壁上に基板電極２１ａ、２１ｂを形成することにより、後述する導電性ペースト３ａと基板電極２１ａ、２１ｂの接触面積を広くなり、図６及び図７に示した従来の構造と比較して、接続強度の向上及び接続電気抵抗の低減が可能となる。以上の工程で、電子部品２のマウント部を凹型にした基板１を作製できる。
【００４５】
（ハ）図３（ｄ）に示すように、上記工法で作製した基板１の凹部１１の底面に、電子部品２をマウンターで配置する。図３（ｅ）に示すように、基板電極２１ａ、２１ｂ、２２の上に導電性ペースト３ａ、３ｂをディスペンス法により供給する。なお、基板電極２１ａ、２１ｂ、２２のうえだけでなく、電子部品２の表面電極３１の上にも導電性ペースト３ａを供給しても構わない。ここで、導電性ペースト３ａの供給量は、基板電極２１ａ、２１ｂと電子部品２の表面電極３１を電気的に接続、機械的に保持できるように調製されている。また、導電性ペーストの供給方法としては、ディスペンス法の他に、印刷法、転写法を用いることができる。
【００４６】
（ニ）図３（ｆ）に示すように、半導体素子４を導電性ペースト３ｂの上にマウントした後、オーブン内で導電性ペースト３ａ、３ｂを２００℃程度の温度で硬化させる。ここで、導電性ペースト３ａ、３ｂは、例えば、大きさが３〜１５μｍ程度の球形もしくはフレーク状(鱗片状)の銀粒子を８０ｗｔ％と、エポキシ樹脂を１５ｗｔ％と、溶剤と他の有機物の合計が５ｗｔ％で構成される銀ペーストを用いる。
【００４７】
（ホ）図３（ｇ）に示すように、半導体素子４と基板電極２１ｃを金属ワイヤ５で結線する。そして、図３（ｈ）に示すように、基板１、電子部品２、半導体素子４、金属ワイヤ５を封止樹脂６で封止する。以上の製造工程を経て、図１に示した、能動部品である半導体素子４と受動部品である電子部品２を混載した半導体装置が得られる。この半導体装置は、他のパッケージ、部品とともに、マザーボードに、一括で実装される。実装には、はんだリフロー技術が用いられ、通常２２０〜２６０℃程度のピーク温度ではんだ実装され、携帯電話、パソコン等の基板として用いられる。
【００４８】
図５は、本発明の第１の実施の形態に係る半導体装置において、電子部品の配置位置における基板電極の構造例である。図５（ａ）は、凹部１１の外周部分に基板電極２１ａが形成され、凹部１１の側壁上に基板電極２１ｂが形成された例を示す。図５（ｂ）は、凹部１１の外周部分に基板電極２１ａが形成された場合を示す。図５（ｃ）は、凹部１１の外周部分に基板電極２１ａが形成され、凹部１１の側壁上に基板電極２１ｂが形成され、凹部１１の底面の一部に基板電極２１ｂが伸ばされている例を示す。
【００４９】
図５（ａ）及び図５（ｃ）の構成例では、基板電極の電極面積が広くなるため、電子部品２の表面電極３１との間での導通パスが多くなり、電子部品２と基板電極間の抵抗を小さくできる。しかし、基板１の主表面上に基板電極を形成する工程の他に、側壁上に基板電極２１ｂを形成する工程が更に必要となる。
【００５０】
一方、図５（ｂ）の構成例では、凹部１１の側壁上に基板電極を形成する必要がない。また、基板電極２１ａ間の距離が長くなるのでショート不良を抑制することができる。しかし、電極面積が狭くなり、電子部品２の表面電極３１との間の抵抗が大きくなってしまう。
【００５１】
以上説明したように、本発明の実施の形態に係わる半導体装置及びその製造方法によれば、凹部１１を有する基板１を用意し、凹部１１内に電子部品２を配置して接続することにより、導電性ペースト接続部が基板１内部に位置させて、基板１と封止樹脂６間に作用する剥離方向の応力が導電性ペースト接続部に与える力が小さくなるため、リフロー工程で導電性ペースト接続部に加わる応力を低減することができる。  
また、電子部品２の表面電極３１が、金、銀、パラジウム、白金から成る群より選ばれる金属もしくは金属と樹脂の混合材であることが望ましい。従来の表面電極がＳｎである場合に比べて、リフロー工程で表面電極が溶融することがないので、リフロー時の導電性ペースト３ａの接続強度の低下を抑制できる。
【００５２】
多層基板の層間絶縁膜の厚さについては、例えば、電子部品の高さ以上の場合には、電子部品（例：高さ０．３ｍｍ〜０．５ｍｍ）の配置が可能であり、電子部品の高さ以下の場合には、電子部品配置部の基板設計を工夫して、配置が可能である。ここで、層間絶縁膜の厚さの値としては、約０．０５〜１ｍｍ程度を想定している。
【００５３】
上記のように、本発明は、１つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５４】
例えば、図３の製造方法の例では、先ず平坦な主表面を有する基板１を作製し、後から凹部１１を形成する場合を示したが、基板１を作製する際に同時に凹部１１を作製しても構わない。
【００５５】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態に係る半導体装置の模式的断面構造図である。
【図２】図１の半導体装置において、電子部品の接続部の模式的断面構造図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する模式的断面構造であって、（ａ）は基板を準備する工程、（ｂ）は凹部を形成する工程、（ｃ）は基板表面および凹部表面への電極部形成工程図、（ｄ）は電子部品を凹部に配置する工程、（ｅ）は導電性ペーストの形成工程図、（ｆ）は半導体素子をマウント後に導電性ペーストを熱硬化する工程図、（ｇ）は金属ワイヤのボンディング工程図、および（ｈ）は樹脂封止工程図を示す。
【図４】本発明の第１の実施の形態に係る半導体装置において、電子部品の配置を説明する図であって、（ａ）は模式的上面図及び（ｂ）は模式的断面構造図を示す。
【図５】本発明の第１の実施の形態に係る半導体装置において、電子部品の配置位置における基板電極の構造例であって、（ａ）は基板電極を基板表面と凹部側壁部に配置する構造例、（ｂ）は基板電極を基板表面に配置する構造例、（ｃ）は基板電極を基板表面,凹部側壁部および凹部底部の一部に配置する構造例を示す。
【図６】従来の半導体装置の模式的断面構造図である。
【図７】従来の半導体装置の電子部品接続部の模式的断面構造図である。
【図８】従来の半導体装置の製造方法を説明する模式的断面構造であって、（ａ）は基板表面への電極部形成工程図、（ｂ）は導電性ペーストの形成工程図、（ｃ）は電子部品および半導体素子をマウント後に導電性ペーストを熱硬化する工程図、（ｄ）は金属ワイヤのボンディング工程図、および（ｅ）は樹脂封止工程図を示す。
【図９】従来の半導体装置における課題を説明するための模式的断面構造図である。
【符号の説明】
【００５７】
１…基板、２…電子部品、３,３ａ,３ｂ…導電性ペースト、４…半導体素子、５…金属ワイヤ、６…封止樹脂、１１…凹部、２１,２１ａ,２１ｂ,２１ｃ，２２…基板電極、３１,３２…電子部品の表面電極、４１…凹部の底面形状、４２…凹部の開口部形状、５１…はんだ、５２…マザーボード
【図１】
2009032740.tif 000003
【図２】
2009032740.tif 000004
【図３】
2009032740.tif 000005
【図４】
2009032740.tif 000006
【図５】
2009032740.tif 000007
【図６】
2009032740.tif 000008
【図７】
2009032740.tif 000009
【図８】
2009032740.tif 000010
【図９】
2009032740.tif 000011