(57)【要約】【課題】  複数種類のデータ通信規格を用いる機器において、回路面積の低減や配線数の低減をより効果的に実現する。【解決手段】  選択制御信号に基づいて複数種類の同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路１２と、選択された同期制御信号を第１差動伝送経路３０ａに対して出力する同期制御信号出力回路１３ａと、データ信号を第２差動伝送経路３０ｂに対して出力するデータ信号出力回路１３ｂと、を備える送信装置１０と、第１差動伝送経路３０ａから同期制御信号を受け付ける同期制御信号受け付け回路２３ａと、第２差動伝送経路３０ｂからデータ信号を受け付けるデータ信号受け付け回路２３ｂと、少なくとも同期制御信号を用いて複数種類の同期信号を生成する同期信号生成回路２１と、選択制御信号に基づいて同期信号の内の一つを選択する受信側同期信号切り替え回路２２ａと、を備える受信装置２０と、を備える。【選択図】        図４
2009141561.tif 000002
【特許請求の範囲】
【請求項１】
第１差動伝送経路を用いて所定の同期制御信号を差動伝送方式によりシリアル送信し、第２差動伝送経路を用いて所定のデータ信号を差動伝送方式によりシリアル送信する送信装置であって、
所定の選択制御信号に基づいて、複数種類の前記同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路と、
前記送信側同期制御信号切り替え回路で選択された前記同期制御信号を、前記第１差動伝送経路に対して出力する同期制御信号出力回路と、
前記データ信号を前記第２差動伝送経路に対して出力するデータ信号出力回路と、を備えることを特徴とする送信装置。
【請求項２】
入力同期信号と前記データ信号と前記同期制御信号の内の少なくとも前記入力同期信号を用いて、複数種類の前記同期制御信号を生成する同期制御信号生成回路を備えることを特徴とする請求項１に記載の送信装置。
【請求項３】
前記選択制御信号に基づいて、複数種類の前記データ信号の内の一つを選択する送信側データ信号切り替え回路を備え、
前記データ信号出力回路が、前記送信側データ信号切り替え回路で選択された前記データ信号を前記第２差動伝送経路に対して出力することを特徴とする請求項１または２に記載の送信装置。
【請求項４】
前記同期制御信号と入力データ信号の内の少なくとも前記入力データ信号を用いて、複数種類の前記データ信号を生成するデータ信号生成回路を備え、
前記送信側データ信号切り替え回路が、前記データ信号生成回路が生成した複数種類の前記データ信号の内の一つを選択することを特徴とする請求項３に記載の送信装置。
【請求項５】
第１差動伝送経路から差動伝送方式によりシリアル送信された所定の同期制御信号と、第２差動伝送経路から差動伝送方式によりシリアル送信された所定のデータ信号を受信する受信装置であって、
前記第１差動伝送経路から前記同期制御信号を受け付け可能に構成された同期制御信号受け付け回路と、
前記第２差動伝送経路から前記データ信号を受け付け可能に構成されたデータ信号受け付け回路と、
前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記同期制御信号を用いて、複数種類の同期信号を生成する同期信号生成回路と、
所定の選択制御信号に基づいて、前記同期信号生成回路から出力された複数種類の前記同期信号の内の一つを選択し、選択した前記同期信号を出力する受信側同期信号切り替え回路と、を備えることを特徴とする受信装置。
【請求項６】
前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記データ信号を用いて、複数種類の中間データ信号を生成する中間データ信号生成回路と、
前記選択制御信号に基づいて、前記中間データ信号生成回路から出力された複数種類の前記中間データ信号の内の一つを選択し、選択した前記中間データ信号を出力する受信側データ信号切り替え回路と、を備えることを特徴とする請求項５に記載の送信装置。
【請求項７】
受信側データ信号切り替え回路から出力された前記中間データ信号を、前記受信側同期信号切り替え回路から出力された前記同期信号の遷移タイミングでサンプリングして、再生データ信号を生成するデータ再生回路を備えることを特徴とする請求項６に記載の送信装置。
【請求項８】
所定の同期制御信号を差動伝送方式によりシリアル伝送するための第１差動伝送経路と、
所定のデータ信号を差動伝送方式によりシリアル伝送するための第２差動伝送経路と、
所定の選択制御信号に基づいて、複数種類の前記同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路と、前記送信側同期制御信号切り替え回路で選択された前記同期制御信号を、前記第１差動伝送経路に対して出力する同期制御信号出力回路と、前記データ信号を前記第２差動伝送経路に対して出力するデータ信号出力回路と、を備える送信装置と、
前記第１差動伝送経路から前記同期制御信号を受け付け可能に構成された同期制御信号受け付け回路と、前記第２差動伝送経路から前記データ信号を受け付け可能に構成されたデータ信号受け付け回路と、前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記同期制御信号を用いて、複数種類の同期信号を生成する同期信号生成回路と、前記選択制御信号に基づいて、前記同期信号生成回路から出力された複数種類の前記同期信号の内の一つを選択し、選択した前記同期信号を出力する受信側同期信号切り替え回路と、を備える受信装置と、を備えることを特徴とする差動伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動伝送方式を用いた差動伝送システム、送信装置及び受信装置に関する。
【背景技術】
【０００２】
近年、例えば、携帯電話機のＬＣＤコントローラ等において、データ通信の高速化や低消費電力化、伝送経路を構成する配線数の低減、伝送品質を維持するためのノイズの低減等が求められている。データ通信の高速化（信号周波数の高速化）や低消費電力化のための通信規格としては、例えば、１対の信号線を用いてシリアルデータを伝送する差動伝送方式がある。
【０００３】
差動伝送方式を用いた高速シリアル通信の規格としては、例えば、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）や、ＭＤＤＩ（Ｍｏｂｉｌｅ  Ｄｉｓｐｌａｙ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅ）、ＭＩＰＩ（Ｍｏｂｉｌｅ  Ｉｎｄｕｓｔｒｙ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ）等がある。
【０００４】
以下、ＬＶＤＳ、ＭＤＤＩ、ＭＩＰＩの夫々の規格について、図５〜図７を基に簡単に説明する。尚、ここでは、携帯電話機内におけるホストデバイスとＬＣＤ等の表示デバイスを駆動する表示デバイス（表示ドライバ）との間のデータ通信で用いられる差動インターフェイス回路を想定して説明する。
【０００５】
先ず、ＬＶＤＳ規格を用いた差動インターフェイス回路について図５を基に説明する。ここで、図５は、一般的なＬＶＤＳ規格を用いた差動インターフェイス回路の概略構成例を示している。
【０００６】
図５に示す差動インターフェイス回路は、ホストデバイス側に構築される送信装置１００Ａと、表示デバイス側に構築される受信装置２００Ａと、送信装置１００Ａと受信装置２００Ａの間に配設される配線等の伝送経路３０と、で構成されている。
【０００７】
送信装置１００Ａは、図５に示すように、データ信号ｉｎｐｕｔ＿Ｄａｔａ０と、クロック信号ｉｎｐｕｔ＿ＣＬＫを受け付け、受信装置２００Ａに出力する。より具体的には、送信装置１００Ａは、反転出力信号を入力信号としてクロック信号ｉｎｐｕｔ＿ＣＬＫの立ち上がりでラッチするラッチ回路１４ａと、データ信号ｉｎｐｕｔ＿Ｄａｔａ０をクロック信号ｉｎｐｕｔ＿ＣＬＫの立ち上がりでラッチするラッチ回路１４ｂと、ラッチ回路１４ａから出力されるクロック信号ＴＸ＿ＣＬＫを伝送経路３０ａに出力する出力回路１３ａと、ラッチ回路１４ｂから出力されるデータ信号ＴＸ＿Ｄａｔａ０を伝送経路３０ｂに出力する出力回路１３ｂと、を備えて構成されている。
【０００８】
受信装置２００Ａは、図５に示すように、伝送経路３０ａを介してクロック信号ＴＸ＿ＣＬＫを受け付ける入力回路２３ａと、伝送経路３０ｂを介してデータ信号ＴＸ＿Ｄａｔａ０を受け付ける入力回路２３ｂと、入力回路２３ａから出力されるクロック信号ＲＸ＿ＣＬＫのタイミング制御を行う遅延回路２５ａと、遅延回路２５ａから出力されるクロック信号ＲＸ＿ＣＬＫ＿ｄｅｌａｙｅｄの立ち下がりで、入力回路２３ｂから出力されるデータ信号ＲＸ＿Ｄａｔａ０をラッチし、データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［１］を出力するラッチ回路２４ａと、遅延回路２５ａから出力されるクロック信号ＲＸ＿ＣＬＫ＿ｄｅｌａｙｅｄの立ち上がりで、入力回路２３ｂから出力されるデータ信号ＲＸ＿Ｄａｔａ０をラッチし、データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［０］を出力するラッチ回路２４ｂと、を備えて構成されている。
【０００９】
次に、ＭＩＰＩ規格を用いた差動インターフェイス回路について図６を基に説明する。ここで、図６は、一般的なＭＩＰＩ規格を用いた差動インターフェイス回路の概略構成例を示している。
【００１０】
図６に示す差動インターフェイス回路は、ホストデバイス側に構築される送信装置１００Ｂと、表示デバイス側に構築される受信装置２００Ｂと、送信装置１００Ｂと受信装置２００Ｂの間に配設される配線等の伝送経路３０と、で構成されている。
【００１１】
送信装置１００Ｂは、図６に示すように、データ信号ｉｎｐｕｔ＿Ｄａｔａ０と、クロック信号ｉｎｐｕｔ＿ＣＬＫを受け付け、受信装置２００Ｂに出力する。より具体的には、送信装置１００Ｂは、反転出力信号を入力信号としてクロック信号ｉｎｐｕｔ＿ＣＬＫの立ち下がりでラッチするラッチ回路１４ａと、データ信号ｉｎｐｕｔ＿Ｄａｔａ０をクロック信号ｉｎｐｕｔ＿ＣＬＫの立ち上がりでラッチするラッチ回路１４ｂと、ラッチ回路１４ａから出力されるクロック信号ＴＸ＿ＣＬＫを伝送経路３０ａに出力する出力回路１３ａと、ラッチ回路１４ｂから出力されるデータ信号ＴＸ＿Ｄａｔａ０を伝送経路３０ｂに出力する出力回路１３ｂと、を備えて構成されている。
【００１２】
受信装置２００Ｂは、図６に示すように、伝送経路３０ａを介してクロック信号ＴＸ＿ＣＬＫを受け付ける入力回路２３ａと、伝送経路３０ｂを介してデータ信号ＴＸ＿Ｄａｔａ０を受け付ける入力回路２３ｂと、入力回路２３ａから出力されるクロック信号ＲＸ＿ＣＬＫの立ち下がりで、入力回路２３ｂから出力されるデータ信号ＲＸ＿Ｄａｔａ０をラッチし、データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［１］を出力するラッチ回路２４ａと、入力回路２３ａから出力されるクロック信号ＲＸ＿ＣＬＫの立ち上がりで、入力回路２３ｂから出力されるデータ信号ＲＸ＿Ｄａｔａ０をラッチし、データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［０］を出力するラッチ回路２４ｂと、を備えて構成されている。
【００１３】
尚、図６に示すＭＩＰＩ規格の差動インターフェイス回路では、送信装置１００Ｂのラッチ回路１４ａが、クロック信号ｉｎｐｕｔ＿ＣＬＫの立ち下がりで動作するように構成されている。これにより、クロック信号の位相を送信装置１００Ｂ側で９０°ずらすことができ、受信装置２００Ｂ側でタイミング調整を行う必要がなくなる。
【００１４】
最後に、ＭＤＤＩ規格を用いた差動インターフェイス回路について図７を基に説明する。ここで、図７は、一般的なＭＤＤＩ規格を用いた差動インターフェイス回路の概略構成例を示している。
【００１５】
図７に示す差動インターフェイス回路は、ホストデバイス側に構築される送信装置１００Ｃと、表示デバイス側に構築される受信装置２００Ｃと、送信装置１００Ｃと受信装置２００Ｃの間に配設される配線等の伝送経路３０と、で構成されている。
【００１６】
送信装置１００Ｃは、図７に示すように、データ信号ｉｎｐｕｔ＿Ｄａｔａ０と、クロック信号ｉｎｐｕｔ＿ＣＬＫを受け付け、受信装置２００Ｃに出力する。より具体的には、送信装置１００Ｃは、ＸＯＲ（排他的論理和）回路１６からの出力信号を入力信号としてクロック信号ｉｎｐｕｔ＿ＣＬＫの立ち上がりでラッチするラッチ回路１４ａと、データ信号ｉｎｐｕｔ＿Ｄａｔａ０をクロック信号ｉｎｐｕｔ＿ＣＬＫの立ち上がりでラッチするラッチ回路１４ｂと、ラッチ回路１４ａから出力されるクロック信号ＴＸ＿ＳＴＢを伝送経路３０ａに出力する出力回路１３ａと、ラッチ回路１４ｂから出力されるデータ信号ＴＸ＿Ｄａｔａ０を伝送経路３０ｂに出力する出力回路１３ｂと、を備えて構成されている。
【００１７】
尚、ＸＯＲ回路１６は、データ信号ＴＸ＿Ｄａｔａ０とデータ信号ｉｎｐｕｔ＿Ｄａｔａ０とクロック信号ＴＸ＿ＳＴＢの反転信号を入力としている。これにより、データ信号ＴＸ＿Ｄａｔａ０に遷移がないときのみクロック信号ＴＸ＿ＳＴＢが遷移する。
【００１８】
受信装置２００Ｃは、図７に示すように、伝送経路３０ａを介してクロック信号ＴＸ＿ＳＴＢを受け付ける入力回路２３ａと、伝送経路３０ｂを介してデータ信号ＴＸ＿Ｄａｔａ０を受け付ける入力回路２３ｂと、入力回路２３ａから出力されるクロック信号ＲＸ＿ＳＴＢと入力回路２３ｂから出力されるデータ信号ＲＸ＿Ｄａｔａ０の排他的論理和を演算するＸＯＲ回路２６と、入力回路２３ｂから出力されるデータ信号ＲＸ＿Ｄａｔａ０のタイミング制御を行う遅延回路２５ｂと、ＸＯＲ回路２６から出力されるクロック信号ｏｕｔｐｕｔ＿ＣＬＫの立ち下がりで、遅延回路２５ｂから出力されるデータ信号ＲＸ＿Ｄａｔａ０＿ｄｅｌａｙをラッチし、データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［１］を出力するラッチ回路２４ａと、ＸＯＲ回路２６から出力されるクロック信号ｏｕｔｐｕｔ＿ＣＬＫの立ち上がりで、遅延回路２５ｂから出力されるデータ信号ＲＸ＿Ｄａｔａ０＿ｄｅｌａｙをラッチし、データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［０］を出力するラッチ回路２４ｂと、を備えて構成されている。
【００１９】
尚、図７に示すＭＤＤＩ規格の差動インターフェイス回路では、受信装置２００Ｃが、排他的論理和を演算するＸＯＲ回路２６により、クロック信号ＲＸ＿ＳＴＢの論理値とデータ信号ＲＸ＿Ｄａｔａ０の論理値の排他的論理和を演算してクロック信号ｏｕｔｐｕｔ＿ＣＬＫを生成する。これにより、データ信号ＲＸ＿Ｄａｔａ０に遷移がないときのみクロック信号ＲＸ＿ＳＴＢが遷移する。従って、図７に示すＭＤＤＩ規格の差動インターフェイス回路は、図５に示すＬＶＤＳ規格の差動インターフェイス回路や図６に示すＭＩＰＩ規格の差動インターフェイス回路と比較して、クロック信号ＴＸ＿ＳＴＢ（図５に示すＬＶＤＳ規格及び図６に示すＭＩＰＩ規格のクロック信号ＴＸ＿ＣＬＫに相当）の伝送経路上での信号遷移の回数（クロック信号ＴＸ＿ＳＴＢを構成する信号ＳＴＢ＿Ｐ及び信号ＳＴＢ＿Ｍの信号遷移の回数）が減少するので、消費電力を低減できる。
【００２０】
ところで、近年、携帯電話機には、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等で構成されたメインディスプレイとサブディスプレイの２つの表示デバイスを備えたものがある。一般的に、例えば、ワンセグ対応の携帯電話機では、メインディスプレイとサブディスプレイの２つの表示デバイスを備える場合、動画データ等を扱うメインディスプレイの表示ドライバは、サブディスプレイの表示ドライバより相当高速に動作することが求められる。このため、従来は、夫々の表示ドライバの動作速度が異なることから、ホストデバイスとデータ通信を行うための通信インターフェイス回路を、メインディスプレイの表示ドライバとサブディスプレイの表示ドライバの夫々について別個に構築していた。
【００２１】
複数種類の規格を用いてデータ通信を行う機器において、データ通信を効率良く行うための技術としては、例えば、メインディスプレイ及びサブディスプレイの２つの表示デバイスを備える携帯電話機において、ホストデバイスから高速シリアルインターフェイス回路を介してパケット信号を受信し、パケット信号がサブディスプレイの表示ドライバ用のコマンドまたはデータを含む場合に、低速シリアルインターフェイス回路を介してサブディスプレイの表示ドライバに出力する差動伝送システムがある（例えば、特許文献１参照）。
【００２２】
【特許文献１】特開２００６−２７６２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上述したように、例えば、メインディスプレイ及びサブディスプレイの２つの表示デバイスを備える携帯電話機の場合、動作速度の違いから、ホストデバイスとデータ通信を行うための通信インターフェイス回路を、メインディスプレイの表示ドライバとサブディスプレイの表示ドライバの夫々について別個に構築する必要があった。このため、従来の携帯電話機等では、回路面積の低減や配線数の低減（小型化）を十分に図ることが困難になり、コストの低減を十分に図ることが困難であるという問題があった。
【００２４】
本発明は上記の問題に鑑みてなされたものであり、その目的は、複数種類のデータ通信規格を用いる機器において、インターフェイス回路の回路面積の低減や配線数の低減をより効果的に実現することが可能になる差動伝送方式によるシリアル通信を行う送信装置を提供する点にある。また、複数種類のデータ通信規格を用いる機器において、インターフェイス回路の回路面積の低減や配線数の低減をより効果的に実現することが可能になる差動伝送方式によるシリアル通信を行う受信装置を提供する。更に、複数種類のデータ通信規格を用いる機器において、インターフェイス回路の回路面積の低減や配線数の低減をより効果的に実現することが可能になる差動伝送方式によるシリアル通信を行う差動伝送システムを提供する。
【課題を解決するための手段】
【００２５】
上記目的を達成するための本発明に係る送信装置は、第１差動伝送経路を用いて所定の同期制御信号を差動伝送方式によりシリアル送信し、第２差動伝送経路を用いて所定のデータ信号を差動伝送方式によりシリアル送信する送信装置であって、所定の選択制御信号に基づいて、複数種類の前記同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路と、前記送信側同期制御信号切り替え回路で選択された前記同期制御信号を、前記第１差動伝送経路に対して出力する同期制御信号出力回路と、前記データ信号を前記第２差動伝送経路に対して出力するデータ信号出力回路と、を備えることを第１の特徴とする。
【００２６】
上記特徴の本発明に係る送信装置は、入力同期信号と前記データ信号と前記同期制御信号の内の少なくとも前記入力同期信号を用いて、複数種類の前記同期制御信号を生成する同期制御信号生成回路を備えることを第２の特徴とする。
【００２７】
上記何れかの特徴の本発明に係る送信装置は、前記選択制御信号に基づいて、複数種類の前記データ信号の内の一つを選択する送信側データ信号切り替え回路を備え、前記データ信号出力回路が、前記送信側データ信号切り替え回路で選択された前記データ信号を前記第２差動伝送経路に対して出力することを第３の特徴とする。
【００２８】
上記特徴の本発明に係る送信装置は、前記同期制御信号と入力データ信号の内の少なくとも前記入力データ信号を用いて、複数種類の前記データ信号を生成するデータ信号生成回路を備え、前記送信側データ信号切り替え回路が、前記データ信号生成回路が生成した複数種類の前記データ信号の内の一つを選択することを第４の特徴とする。
【００２９】
上記目的を達成するための本発明に係る受信装置は、第１差動伝送経路から差動伝送方式によりシリアル送信された所定の同期制御信号と、第２差動伝送経路から差動伝送方式によりシリアル送信された所定のデータ信号を受信する受信装置であって、前記第１差動伝送経路から前記同期制御信号を受け付け可能に構成された同期制御信号受け付け回路と、前記第２差動伝送経路から前記データ信号を受け付け可能に構成されたデータ信号受け付け回路と、前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記同期制御信号を用いて、複数種類の同期信号を生成する同期信号生成回路と、所定の選択制御信号に基づいて、前記同期信号生成回路から出力された複数種類の前記同期信号の内の一つを選択し、選択した前記同期信号を出力する受信側同期信号切り替え回路と、を備えることを第１の特徴とする。
【００３０】
上記特徴の本発明に係る受信装置は、前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記データ信号を用いて、複数種類の中間データ信号を生成する中間データ信号生成回路と、前記選択制御信号に基づいて、前記中間データ信号生成回路から出力された複数種類の前記中間データ信号の内の一つを選択し、選択した前記中間データ信号を出力する受信側データ信号切り替え回路と、を備えることを第２の特徴とする。
【００３１】
上記特徴の本発明に係る受信装置は、受信側データ信号切り替え回路から出力された前記中間データ信号を、前記受信側同期信号切り替え回路から出力された前記同期信号の遷移タイミングでサンプリングして、再生データ信号を生成するデータ再生回路を備えることを第３の特徴とする。
【００３２】
上記目的を達成するための本発明に係る差動伝送システムは、所定の同期制御信号を差動伝送方式によりシリアル伝送するための第１差動伝送経路と、所定のデータ信号を差動伝送方式によりシリアル伝送するための第２差動伝送経路と、所定の選択制御信号に基づいて、複数種類の前記同期制御信号の内の一つを選択する送信側同期制御信号切り替え回路と、前記送信側同期制御信号切り替え回路で選択された前記同期制御信号を、前記第１差動伝送経路に対して出力する同期制御信号出力回路と、前記データ信号を前記第２差動伝送経路に対して出力するデータ信号出力回路と、を備える送信装置と、前記第１差動伝送経路から前記同期制御信号を受け付け可能に構成された同期制御信号受け付け回路と、前記第２差動伝送経路から前記データ信号を受け付け可能に構成されたデータ信号受け付け回路と、前記同期制御信号受け付け回路が受け付けた前記同期制御信号と前記データ信号受け付け回路が受け付けた前記データ信号の内の少なくとも前記同期制御信号を用いて、複数種類の同期信号を生成する同期信号生成回路と、前記選択制御信号に基づいて、前記同期信号生成回路から出力された複数種類の前記同期信号の内の一つを選択し、選択した前記同期信号を出力する受信側同期信号切り替え回路と、を備える受信装置と、を備えることを特徴とする。
【発明の効果】
【００３３】
上記特徴の送信装置によれば、送信側同期制御信号切り替え回路を設け、複数種類の同期制御信号を選択的に出力可能に構成したので、異なる複数種類の規格を用いる受信装置の複数と通信する場合に、１つの送信装置で対応することが可能になる。即ち、例えば、メインディスプレイとサブディスプレイを備える携帯電話機の場合、ホストデバイスが、メインディスプレイ用のＬＶＤＳ規格の表示ドライバとサブディスプレイ用のＭＤＤＩ規格の表示ドライバに対する表示制御信号を、１つの送信装置で伝送可能になる。これによって、ホストデバイス側に、規格別に送信装置を備える必要が無くなる。特に、ホストデバイスが扱う規格数が多い場合には、回路面積の観点で有用である。更に、上記特徴の送信装置によれば、送信側同期制御信号切り替え回路を設けて複数種類の同期制御信号を選択的に出力可能にする構成であるため、装置構成を複雑化することなく簡単な回路構成で、上記特徴の送信装置を実現することが可能になる。
【００３４】
また、上記第３及び第４の特徴の送信装置によれば、規格別にデータ信号を受け付けて送信する必要がある場合や規格別にデータ信号を生成して送信する場合等、様々な規格に簡単な回路構成で対応することが可能になる。
【００３５】
上記特徴の受信装置によれば、同期信号生成回路により、少なくとも第１差動伝送経路から受け付けた同期制御信号を用いて、複数種類の同期信号を生成し、受信側期制御信号切り替え回路により、必要とする同期信号を選択可能に構成したので、異なる複数種類の規格を用いる送信装置の複数と通信する場合に、１つの受信装置で対応することが可能になる。
【００３６】
上記特徴の差動伝送システムによれば、上記特徴の送信装置及び上記特徴の受信装置と同様に、簡単な回路構成で、異なる複数種類の規格を用いる受信装置の複数と通信する場合に、１つの送信装置を設けるのみで対応可能になり、異なる複数種類の規格を用いる送信装置の複数と通信する場合に、１つの受信装置で対応することが可能になる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明に係る送信装置、受信装置、差動伝送システム（以下、適宜「本発明システム」と称する）の実施形態を図面に基づいて説明する。
【００３８】
〈第１実施形態〉
本発明に係る送信装置の実施形態について、図１を基に説明する。
【００３９】
尚、本実施形態では、メインディスプレイ及びサブディスプレイの２つの表示デバイスを含む複数種類のクライアントデバイスと、クライアントデバイスを制御するホストデバイスを備えた携帯電話機において、ホストデバイスにトランスミッタ回路１０（本発明に係る送信装置に相当）が、クライアントデバイスにレシーバ回路が構築されている場合について説明する。
【００４０】
また、本実施形態では、トランスミッタ回路１０が、ＬＶＤＳ規格、ＭＤＤＩ規格、ＭＩＰＩ規格の３つの規格に対応している場合について説明する。ホストデバイス（図示せず）は、トランスミッタ回路１０の動作設定用レジスタ（図示せず）の選択制御信号ＳＥＬ［１：０］に割り当てられた領域に、使用する規格に対応する値を書き込むことにより、差動伝送方式によるデータ通信で用いる規格を設定する。また、ホストデバイスは、差動伝送方式によるデータ通信の対象となるクライアントデバイスのみが受信動作を行うように、各クライアントデバイスの動作制御を行う。
【００４１】
本発明に係るトランスミッタ回路１０は、図１に示すように、ＬＶＤＳ規格のレシーバ回路２００Ａ、ＭＩＰＩ規格のレシーバ回路２００Ｂ、及び、ＭＤＤＩ規格のレシーバ回路２００Ｃの３つのレシーバ回路の夫々に対し、第１差動伝送経路３０ａを用いて所定の同期制御信号ＴＸ＿ＣＬＫを差動伝送方式によりシリアル送信し、第２差動伝送経路３０ｂを用いて所定のデータ信号ＴＸ＿Ｄａｔａ０を差動伝送方式によりシリアル送信するように構成されている。尚、ＬＶＤＳ規格のレシーバ回路２００Ａは、図５に示す従来のレシーバ回路２００Ａと同じ構成であり、ＭＩＰＩ規格のレシーバ回路２００Ｂは、図６に示す従来のレシーバ回路２００Ｂと同じ構成であり、ＭＤＤＩ規格のレシーバ回路２００Ｃは、図７に示す従来のレシーバ回路２００Ｃと同じ構成である。
【００４２】
トランスミッタ回路１０は、図１に示すように、選択制御信号ＳＥＬ［１：０］に基づいて、複数種類の同期制御信号ＴＸ＿ＣＬＫの内の一つを選択する送信側同期制御信号切り替え回路１２と、送信側同期制御信号切り替え回路１２で選択された同期制御信号ＴＸ＿ＣＬＫを、第１差動伝送経路３０ａに対して出力する同期制御信号出力回路１３ａと、データ信号ＴＸ＿Ｄａｔａ０を第２差動伝送経路３０ｂに対して出力するデータ信号出力回路１３ｂと、を備えている。更に、本実施形態のトランスミッタ回路１０は、入力同期信号ｉｎｐｕｔ＿ＣＬＫとデータ信号ｉｎｐｕｔ＿Ｄａｔａ０と同期制御信号ＴＸ＿ＣＬＫの内の少なくとも入力同期信号ｉｎｐｕｔ＿ＣＬＫを用いて、複数種類の同期制御信号ＴＸ＿ＣＬＫを生成する同期制御信号生成回路１１を備えている。
【００４３】
より詳細には、送信側同期制御信号切り替え回路１２は、図１に示すように、本実施形態では、選択制御信号ＳＥＬ［１：０］の値によって出力を切り替える選択回路１２ａ及び選択回路１２ｂを備えて構成されている。そして、選択制御信号ＳＥＬ［１：０］が“０ｂ００”の場合に、図５に示すＬＶＤＳ規格の同期制御信号が選択され、選択制御信号ＳＥＬ［１：０］が“０ｂ０１”の場合に、図６に示すＭＩＰＩ規格の同期制御信号が選択され、選択制御信号ＳＥＬ［１：０］が“０ｂ１０”の場合に、図７に示すＭＤＤＩ規格の同期制御信号が選択されるように構成されている。
【００４４】
同期制御信号生成回路１１は、本実施形態では、送信側同期制御信号切り替え回路１２の前段に構成される前段同期制御信号生成回路１１ａと、送信側同期制御信号切り替え回路１２の後段に構成される後段同期制御信号生成回路１１ｂの２つで構成されている。
【００４５】
前段同期制御信号生成回路１１ａは、入力同期信号ｉｎｐｕｔ＿ＣＬＫを用い、ＬＶＤＳ規格、ＭＤＤＩ規格、ＭＩＰＩ規格の３つの規格の夫々に対応する３種類の中間同期制御信号ＴＸ＿ＣＬＫ’を生成し、入力データ信号ｉｎｐｕｔ＿ＤＡＴＡ０、データ信号ＴＸ＿Ｄａｔａ０及び同期制御信号ＴＸ＿ＣＬＫを用いて３種類の中間同期制御信号ＴＸ＿ＣＬＫ”を生成する。後段同期制御信号生成回路１１ｂは、中間同期制御信号ＴＸ＿ＣＬＫ’を中間同期制御信号ＴＸ＿ＣＬＫ”でサンプリングして同期制御信号ＴＸ＿ＣＬＫを生成する。
【００４６】
同期制御信号出力回路１３ａは、送信側同期制御信号切り替え回路１２で選択された同期制御信号ＴＸ＿ＣＬＫを、同期制御信号生成回路１１から受け付け、第１差動伝送経路３０ａに出力する。
【００４７】
データ信号出力回路１３ｂは、本実施形態では、入力データ信号ｉｎｐｕｔ＿ＤＡＴＡ０を入力同期信号ｉｎｐｕｔ＿ＣＬＫでサンプリングして生成されたデータ信号ＴＸ＿Ｄａｔａ０を、第２差動伝送経路３０ｂに対して出力するように構成されている。
【００４８】
〈第２実施形態〉
本発明に係る受信装置の実施形態について、図２を基に説明する。
【００４９】
尚、本実施形態では、上記第１実施形態と同様に、表示デバイス等の複数種類のクライアントデバイスと、クライアントデバイスを制御するホストデバイスを備えた携帯電話機において、ホストデバイスにレシーバ回路２０（本発明に係る受信装置に相当）が、クライアントデバイスの夫々にトランスミッタ回路１００Ａ〜１００Ｃが構築されている場合について説明する。
【００５０】
また、本実施形態では、レシーバ回路２０が、ＬＶＤＳ規格、ＭＤＤＩ規格、ＭＩＰＩ規格の３つの規格に対応している場合について説明する。ホストデバイス（図示せず）は、レシーバ回路２０の動作設定用レジスタ（図示せず）の選択制御信号ＳＥＬ［１：０］に割り当てられた領域に、使用する規格に対応する値を書き込むことにより、差動伝送方式によるデータ通信で用いる規格を設定する。また、ホストデバイスは、差動伝送方式によるデータ通信の対象となるクライアントデバイスのみが送信動作を行うように、各クライアントデバイスの動作制御を行う。
【００５１】
本発明に係るレシーバ回路２０は、図２に示すように、ＬＶＤＳ規格のトランスミッタ回路１００Ａ、ＭＩＰＩ規格のトランスミッタ回路１００Ｂ、及び、ＭＤＤＩ規格のトランスミッタ回路１００Ｃの３つのトランスミッタ回路の夫々から、第１差動伝送経路３０ａから差動伝送方式によりシリアル送信された所定の同期制御信号ＴＸ＿ＣＬＫと、第２差動伝送経路３０ｂから差動伝送方式によりシリアル送信された所定のデータ信号ＴＸ＿Ｄａｔａ０を受信するように構成されている。尚、ＬＶＤＳ規格のトランスミッタ回路１００Ａは、図５に示す従来のトランスミッタ回路１００Ａと同じ構成であり、ＭＩＰＩ規格のトランスミッタ回路１００Ｂは、図６に示す従来のトランスミッタ回路１００Ｂと同じ構成であり、ＭＤＤＩ規格のトランスミッタ回路１００Ｃは、図７に示す従来のトランスミッタ回路１００Ｃと同じ構成である。
【００５２】
レシーバ回路２０は、図２に示すように、第１差動伝送経路３０ａから同期制御信号ＴＸ＿ＣＬＫを受け付け可能に構成された同期制御信号受け付け回路２３ａと、第２差動伝送経路３０ｂからデータ信号ＴＸ＿Ｄａｔａ０を受け付け可能に構成されたデータ信号受け付け回路２３ｂと、同期制御信号受け付け回路２３ａが受け付けた同期制御信号ＴＸ＿ＣＬＫとデータ信号受け付け回路２３ｂが受け付けたデータ信号ＴＸ＿Ｄａｔａ０の内の少なくとも同期制御信号ＴＸ＿ＣＬＫを用いて、複数種類の同期信号ｏｕｔｐｕｔ＿ＣＬＫを生成する同期信号生成回路２１と、所定の選択制御信号ＳＥＬ［１：０］に基づいて、同期信号生成回路２１から出力された複数種類の同期信号ｏｕｔｐｕｔ＿ＣＬＫの内の一つを選択し、選択した同期信号を出力する受信側同期信号切り替え回路２２ａと、を備えている。
【００５３】
本実施形態のレシーバ回路２０は、更に、同期制御信号受け付け回路２３ａが受け付けた同期制御信号ＴＸ＿ＣＬＫとデータ信号受け付け回路２３ｂが受け付けたデータ信号ＴＸ＿Ｄａｔａ０の内の少なくともデータ信号ＴＸ＿Ｄａｔａ０を用いて、複数種類の中間データ信号ＲＸ＿Ｄａｔａ０を生成する中間データ信号生成回路２５と、選択制御信号ＳＥＬ［１：０］に基づいて、中間データ信号生成回路２５から出力された複数種類の中間データ信号ＲＸ＿Ｄａｔａ０の内の一つを選択し、選択した中間データ信号ＲＸ＿Ｄａｔａ０を出力する受信側データ信号切り替え回路２２ｂと、受信側データ信号切り替え回路２２ｂから出力された中間データ信号ＲＸ＿Ｄａｔａ０を、受信側同期信号切り替え回路２２ａから出力された同期信号ＲＸ＿ＣＬＫの遷移タイミングでサンプリングして、再生データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［１］、ｏｕｔｐｕｔ＿Ｄａｔａ０［０］を生成するデータ再生回路２４を備えている。
【００５４】
より詳細には、同期信号生成回路２１は、図２に示すように、同期制御信号受け付け回路２３ａが受け付けた同期制御信号ＴＸ＿ＣＬＫ及びデータ信号受け付け回路２３ｂが受け付けたデータ信号ＴＸ＿Ｄａｔａ０を用いて、ＬＶＤＳ規格、ＭＤＤＩ規格、ＭＩＰＩ規格の３つの規格の夫々に対応する３種類の同期信号ＲＸ＿ＣＬＫ（ｏｕｔｐｕｔ＿ＣＬＫ）と、３種類のデータ信号ＲＸ＿Ｄａｔａ０を生成する。
【００５５】
受信側同期信号切り替え回路２２ａは、図２に示すように、本実施形態では、選択制御信号ＳＥＬ［１：０］の値によって出力を切り替える選択回路２２ａを備えて構成されている。そして、受信側同期信号切り替え回路２２ａは、選択制御信号ＳＥＬ［１：０］が“０ｂ００”の場合に、図５に示すＬＶＤＳ規格の同期信号ＲＸ＿ＣＬＫを選択し、選択制御信号ＳＥＬ［１：０］が“０ｂ０１”の場合に、図６に示すＭＩＰＩ規格の同期信号ＲＸ＿ＣＬＫを選択し、選択制御信号ＳＥＬ［１：０］が“０ｂ１０”の場合に、図７に示すＭＤＤＩ規格の同期信号ＲＸ＿ＣＬＫを選択するように構成されている。
【００５６】
中間データ信号生成回路２５は、本実施形態では、データ信号受け付け回路２３ｂが受け付けたデータ信号ＴＸ＿Ｄａｔａ０を用いて、ＬＶＤＳ規格、ＭＤＤＩ規格、ＭＩＰＩ規格の３つの規格の夫々に対応する３種類の中間データ信号ＲＸ＿Ｄａｔａ０を生成する。
【００５７】
受信側データ信号切り替え回路２２ｂは、図２に示すように、本実施形態では、選択制御信号ＳＥＬ［１：０］の値によって出力を切り替える選択回路２２ｂを備えて構成されている。そして、受信側データ信号切り替え回路２２ｂは、選択制御信号ＳＥＬ［１：０］が“０ｂ００”の場合に、図５に示すＬＶＤＳ規格のデータ信号ＲＸ＿Ｄａｔａ０を選択し、選択制御信号ＳＥＬ［１：０］が“０ｂ０１”の場合に、図６に示すＭＩＰＩ規格のデータ信号ＲＸ＿Ｄａｔａ０を選択し、選択制御信号ＳＥＬ［１：０］が“０ｂ１０”の場合に、図７に示すＭＤＤＩ規格のデータ信号ＲＸ＿Ｄａｔａ０を選択するように構成されている。
【００５８】
データ再生回路２４は、本実施形態では、中間データ信号ＲＸ＿Ｄａｔａ０を、同期信号ＲＸ＿ＣＬＫの立ち下がりでサンプリングして再生データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［１］を生成するフリップフロップ回路２４ａと、中間データ信号ＲＸ＿Ｄａｔａ０を、同期信号ＲＸ＿ＣＬＫの立ち上がりでサンプリングして再生データ信号ｏｕｔｐｕｔ＿Ｄａｔａ０［０］を生成するフリップフロップ回路２４ｂを備えて構成されている。
【００５９】
〈第３実施形態〉
本発明に係る差動伝送システムの実施形態について、図３を基に説明する。
【００６０】
尚、本実施形態では、表示デバイス等に接続するクライアントデバイスと、クライアントデバイスを制御するホストデバイスを備えた携帯電話機において、ホストデバイスにトランスミッタ回路１０（本発明に係る送信装置に相当）が、クライアントデバイスにレシーバ回路２０（本発明に係る受信装置に相当）が構築されている場合について説明する。
【００６１】
本実施形態では、トランスミッタ回路１０及びレシーバ回路２０の両方が、夫々、ＬＶＤＳ規格、ＭＤＤＩ規格、ＭＩＰＩ規格の３つの規格に対応している場合について説明する。ホストデバイスは、トランスミッタ回路１０及びレシーバ回路２０の動作設定用レジスタ（図示せず）の選択制御信号ＳＥＬ［１：０］に割り当てられた領域の夫々に、使用する規格に対応する値を書き込むことにより、差動伝送方式によるデータ通信で用いる規格を設定する。尚、選択制御信号ＳＥＬ［１：０］は、“０ｂ００”がＬＶＤＳ規格に、“０ｂ０１”がＭＩＰＩ規格に、“０ｂ１０”がＭＤＤＩ規格に、夫々対応しており、トランスミッタ回路１０及びレシーバ回路２０には、同じ選択制御信号ＳＥＬ［１：０］が入力されている。
【００６２】
本実施形態の差動伝送システムは、所定の同期制御信号ＴＸ＿ＣＬＫを差動伝送方式によりシリアル伝送するための第１差動伝送経路３０ａと、所定のデータ信号ＴＸ＿Ｄａｔａ０を差動伝送方式によりシリアル伝送するための第２差動伝送経路３０ｂと、所定の選択制御信号ＳＥＬ［１：０］に基づいて、複数種類の同期制御信号ＴＸ＿ＣＬＫの内の一つを選択する送信側同期制御信号切り替え回路１２と、送信側同期制御信号切り替え回路１２で選択された同期制御信号ＴＸ＿ＣＬＫを、第１差動伝送経路３０ａに対して出力する同期制御信号出力回路１３ａと、データ信号ＴＸ＿Ｄａｔａ０を第２差動伝送経路３０ｂに対して出力するデータ信号出力回路１３ｂと、を備えるトランスミッタ回路１０と、第１差動伝送経路３０ａから同期制御信号ＴＸ＿ＣＬＫを受け付け可能に構成された同期制御信号受け付け回路２３ａと、第２差動伝送経路３０ｂからデータ信号ＴＸ＿Ｄａｔａ０を受け付け可能に構成されたデータ信号受け付け回路２３ｂと、同期制御信号受け付け回路２３ａが受け付けた同期制御信号ＴＸ＿ＣＬＫとデータ信号受け付け回路２３ｂが受け付けたデータ信号ＴＸ＿Ｄａｔａ０の内の少なくとも同期制御信号ＴＸ＿ＣＬＫを用いて、複数種類の同期信号ＲＸ＿ＣＬＫを生成する同期信号生成回路２１と、選択制御信号ＳＥＬ［１：０］に基づいて、同期信号生成回路２１から出力された複数種類の同期信号ＲＸ＿ＣＬＫの内の一つを選択し、選択した同期信号ＲＸ＿ＣＬＫを出力する受信側同期信号切り替え回路２２ａと、を備えるレシーバ回路２０と、を備えて構成されている。
【００６３】
尚、本実施形態の差動伝送システムにおけるトランスミッタ回路１０は、上記第１実施形態のトランスミッタ回路１０と同じ構成であり、レシーバ回路２０は、上記第２実施形態のレシーバ回路２０と同じ構成である。
【００６４】
〈別実施形態〉
〈１〉上記第１〜第３実施形態では、複数のクライアントデバイスとクライアントデバイスを制御するホストデバイスを備えた携帯電話機に、本発明が構築されている場合について説明したが、これに限るものではない。機器内で差動伝送方式による複数規格のデータ通信を行う機器や、複数の機器間で差動伝送方式による複数規格のデータ通信を行う場合に適用できる。
【００６５】
〈２〉上記第１〜第３実施形態では、ＬＶＤＳ規格、ＭＤＤＩ規格、ＭＩＰＩ規格の３つの規格に対応する場合について説明したが、これに限るものではない。他の規格に対応するように構成しても良いし、より複数の規格に対応可能に構成しても良い。
【００６６】
この場合には、第１及び第３実施形態のトランスミッタ回路１０の同期制御信号生成回路１１及び後述するデータ信号生成回路１５、第２及び第３実施形態のレシーバ回路２０の同期信号生成回路２１及び中間データ信号生成回路２５等を、利用する規格に応じて構成する。
【００６７】
〈３〉上記第１及び第３実施形態では、トランスミッタ回路１０について、同期制御信号ＴＸ＿ＣＬＫを選択可能にした場合について説明したが、これに限るものではなく、夫々の規格に対応してデータ信号ＴＸ＿Ｄａｔａ０が複数生成される場合には、データ信号ＴＸ＿Ｄａｔａ０についても選択制御信号ＳＥＬ［１：０］に基づいて選択可能に構成しても良い。
【００６８】
ここで、図４は、本発明に係る差動伝送システムの基本構成を示している。具体的には、トランスミッタ回路１０が、第１及び第３実施形態のトランスミッタ回路１０の各構成に加え、同期制御信号ＴＸ＿ＣＬＫと入力データ信号ｉｎｐｕｔ＿Ｄａｔａ０の内の少なくとも入力データ信号ｉｎｐｕｔ＿Ｄａｔａ０を用いて、複数種類のデータ信号ＴＸ＿Ｄａｔａ０を生成するデータ信号生成回路１５と、制御信号ＳＥＬ［１：０］に基づいて、データ信号生成回路１５が生成した複数種類のデータ信号ＴＸ＿Ｄａｔａ０の内の一つを選択する送信側データ信号切り替え回路１６を備え、データ信号出力回路１３ｂが、送信側データ信号切り替え回路１６から出力されたデータ信号ＴＸ＿Ｄａｔａ０を第２差動伝送経路３０ｂに対して出力するように構成しても良い。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る送信装置の概略構成例を示す概略部分ブロック図
【図２】本発明に係る受信装置の概略構成例を示す概略部分ブロック図
【図３】本発明に係る伝送システムの概略構成例を示す概略部分ブロック図
【図４】本発明に係る伝送システムの別実施形態における概略構成例を示す概略部分ブロック図
【図５】従来技術に係るＬＶＤＳ規格の伝送システムの概略構成例を示す概略部分ブロック図
【図６】従来技術に係るＭＩＰＩ規格の伝送システムの概略構成例を示す概略部分ブロック図
【図７】従来技術に係るＭＤＤＩ規格の伝送システムの概略構成例を示す概略部分ブロック図
【符号の説明】
【００７０】
１０      トランスミッタ回路（本発明に係る送信装置）
１１      同期制御信号生成回路
１１ａ    前段同期制御信号生成回路
１１ｂ    後段同期制御信号生成回路
１２      送信側同期制御信号切り替え回路
１２ａ    選択回路
１２ｂ    選択回路
１３ａ    同期制御信号出力回路
１３ｂ    データ信号出力回路
１４      ラッチ回路
１５      データ信号生成回路
１６      送信側データ信号切り替え回路
２０      レシーバ回路（本発明に係る受信装置）
２１      同期信号生成回路
２２ａ    受信側同期信号切り替え回路
２２ｂ    受信側データ信号切り替え回路
２３ａ    同期制御信号受け付け回路
２３ｂ    データ信号受け付け回路
２４      データ再生回路
２５      中間データ信号生成回路
３０ａ    第１差動伝送経路
３０ｂ    第２差動伝送経路
【図１】
2009141561.tif 000003
【図２】
2009141561.tif 000004
【図３】
2009141561.tif 000005
【図４】
2009141561.tif 000006
【図５】
2009141561.tif 000007
【図６】
2009141561.tif 000008
【図７】
2009141561.tif 000009