(57)【要約】【課題】１水平期間において、複数のチャンネルを介して時分割で読み出される複数ラインの画素信号の出力端子数を、識別信号用の出力端子を増やすことなく削減するのに好適な撮像装置、撮像装置の駆動方法、撮像素子及び撮像素子の駆動方法を提供する。【解決手段】  撮像装置１００を、露光時間Ｔ１〜Ｔ４にそれぞれ対応する第１〜第４画素信号データを出力する撮像部１０と、第１〜第４画素信号データを受信する受信部２０とを含んだ構成とし、撮像部１０は、第１〜第４画素信号データを共通の信号線で出力する構成にすると共に、ＴＧ１１において、チャンネル番号毎に異なるパルス幅の水平同期信号を出力する。また、受信部２０は、カウンタ２０ａ及びチャンネル識別部２０ｂにおいて、水平同期信号のパルス幅から共通線を介して受信した画素信号データに対するチャンネル番号を識別する。【選択図】図１
2009021750.tif 000002
【特許請求の範囲】
【請求項１】
受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向にマトリックス状に２次元配列されたイメージセンサ部を有する撮像素子を備えた撮像装置であって、
前記撮像素子は、
１水平期間において、前記イメージセンサ部の水平方向に配列された前記画素が形成するＮ（Ｎは、２以上の自然数）本のラインから、各々が他とは異なるラインに対応する第１〜第Ｎチャンネルを介して画素信号を時分割で読み出す画素信号読出手段と、
前記画素信号読出手段で読み出された各チャンネルに対応する画素信号を、共通の信号線を介して前記チャンネル毎に順次出力する画素信号出力手段と、
前記画素信号出力手段で順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記チャンネル毎に異なるパルス幅の水平同期信号を出力する水平同期信号出力手段とを備え、
前記水平同期信号出力手段で出力された前記水平同期信号を受信し、該受信した水平同期信号のパルス幅を検出するパルス幅検出手段と、
前記パルス幅検出手段で検出したパルス幅に基づき、各前記水平同期信号に対応する画素信号のチャンネルの情報を識別する識別手段と、を備えることを特徴とする撮像装置。
【請求項２】
前記識別手段は、前記パルス幅検出手段で検出されたパルス幅が、チャンネル毎に設定されたパルス幅の範囲のいずれか１つの範囲内にあるときに、前記検出されたパルス幅に対応する画素信号のチャンネルの情報を、前記いずれか１つのパルス幅の範囲に対応するチャンネルの情報であると識別することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記水平同期信号出力手段は、前記各チャンネルに対応する先頭ラインの画素信号の出力タイミングに合わせて、垂直同期信号と水平同期信号との機能を兼ね備えた混合同期信号を、チャンネル毎に異なるパルス幅で出力し、
前記検出手段は、前記水平同期信号に加えて、前記混合同期信号のパルス幅を検出し、
前記識別手段は、前記パルス幅検出手段で検出したパルス幅に基づき、前記各水平同期信号及び前記各混合同期信号に対応する画素信号のチャンネルの情報を識別することを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記識別手段は、前記パルス幅検出手段で検出されたパルス幅が、前記水平同期信号及び前記混合同期信号に対してチャンネル毎に設定されたパルス幅の範囲のいずれか１つの範囲内にあるときに、前記検出されたパルス幅に対応する画素信号のチャンネルの種類を、前記いずれか１つのパルス幅の範囲に対応するチャンネルの種類であると識別することを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記パルス幅検出手段は、前記水平同期信号出力手段で出力された水平同期信号のパルス幅の期間における、各水平同期信号の生成基準となる基準クロック数をカウントし、該カウントした値を前記水平同期信号のパルス幅として検出することを特徴とする請求項１乃至請求項４のいずれか１項に記載の撮像装置。
【請求項６】
前記画素信号出力手段で出力された前記各チャンネルに対応する画素信号を受信し、前記識別手段の識別結果に基づき、前記受信した画素信号のデータを、前記チャンネル毎に異なる記憶領域に記憶する画素信号データ記憶手段を備えることを特徴とする請求項１乃至請求項５のいずれか１項に記載の撮像装置。
【請求項７】
受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向にマトリックス状に２次元配列されたイメージセンサ部を有する撮像素子を備えた撮像装置の駆動方法であって、
１水平期間において、前記イメージセンサ部の水平方向に配列された前記画素が形成するＮ（Ｎは、２以上の自然数）本のラインから、各々が他とは異なるラインに対応する第１〜第Ｎチャンネルを介して画素信号を時分割で読み出す画素信号読出ステップと、
前記画素信号読出ステップで読み出された各チャンネルに対応する画素信号を、前記受信部に、共通の信号線を介して前記チャンネル毎に順次出力する画素信号出力ステップと、
前記画素信号出力ステップで順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記チャンネル毎に異なるパルス幅の水平同期信号を前記受信部に出力する水平同期信号出力ステップと、
前記水平同期信号出力ステップで出力された前記水平同期信号を受信し、該受信した水平同期信号のパルス幅を検出するパルス幅検出ステップと、
前記パルス幅検出ステップで検出したパルス幅に基づき、各前記水平同期信号に対応する画素信号のチャンネルの情報を識別する識別ステップと、を含むことを特徴とする撮像装置の駆動方法。
【請求項８】
受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向にマトリックス状に２次元配列されたイメージセンサ部と、
１水平期間において、前記イメージセンサ部の水平方向に配列された前記画素が形成するＮ（Ｎは、２以上の自然数）本のラインから、各々が他とは異なるラインに対応する第１〜第Ｎチャンネルを介して画素信号を時分割で読み出す画素信号読出手段と、
前記画素信号読出手段で読み出された各チャンネルに対応する画素信号を、前記受信部に、共通の信号線を介して前記チャンネル毎に順次出力する画素信号出力手段と、
前記画素信号出力手段で順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記チャンネル毎に異なるパルス幅の水平同期信号を前記受信部に出力する水平同期信号出力手段と、を備えることを特徴とする撮像素子。
【請求項９】
受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向にマトリックス状に２次元配列されたイメージセンサ部を有する撮像素子の駆動方法であって、
１水平期間において、前記イメージセンサ部の水平方向に配列された前記画素が形成するＮ（Ｎは、２以上の自然数）本のラインから、各々が他とは異なるラインに対応する第１〜第Ｎチャンネルを介して画素信号を時分割で読み出す画素信号読出ステップと、
前記画素信号読出ステップで読み出された各チャンネルに対応する画素信号を、前記受信部に、共通の信号線を介して前記チャンネル毎に順次出力する画素信号出力ステップと、
前記画素信号出力ステップで順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記チャンネル毎に異なるパルス幅の水平同期信号を前記受信部に出力する水平同期信号出力ステップと、を含むことを特徴とする撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のチャンネルを介して画素信号を読み出す撮像素子に係り、特に、読み出した画素信号に対応するチャンネルの種類を識別するのに好適な撮像装置、撮像装置の駆動方法、撮像素子及び撮像素子の駆動方法に関する。
【背景技術】
【０００２】
従来、固体撮像素子として、各画素を構成する光電変換素子において光電変換された電気信号をＣＣＤ（電荷結合素子）により転送し、転送した電気信号を後段で増幅するＣＣＤ型のイメージセンサ（以下、ＣＣＤセンサという）と、各画素が光電変換素子に加えて増幅器（ＭＯＳ型トランジスタで構成）を含み、光電変換された電気信号を各画素で増幅してから転送するＣＭＯＳ型のイメージセンサ（以下、ＣＭＯＳセンサという）とがある。更に、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像素子（以下、基板変調型センサという）も提案されている。
【０００３】
また、多チャンネル読み出しを実現するＣＭＯＳセンサの駆動において、タイミングジェネレータ（ＴＧ）によってセンサを駆動する際に、センサから出力する信号には図１１に示すような信号がある。「ＤＡＴＡ１〜４」は各チャンネルから出力される画素信号のデータである。また、「Ｄａｔａ Ｅｎａｂｌｅ」はＤＡＴＡ信号の有効期間を示す信号であり、「ＨＳＹＮＣ」、「ＶＳＹＮＣ」はそれぞれ水平同期信号、垂直同期信号となる。このような駆動方法において、各チャンネルからデータを出力すると、デジタル信号の場合１チャンネル分の出力ビット数×チャンネル数の出力端子が必要となり、出力ピン数に制限がある場合などに問題となる。このような問題に対し、図１２に示すように高速Ａ／Ｄ変換後に各チャンネルの画素信号をチャンネル数より少数の信号線にまとめて出力することで出力端子数を減少することができる。しかしながらこの場合、各信号がどのチャンネルに対応するかを識別する方法が無く、データ信号とは別にチャンネルを識別するための信号を出力させなければならない。例えば、出力するチャンネル数が４チャンネルの場合、チャンネルの識別信号は２ビット必要となり、結局出力端子数が増えてしまうことになる。
【０００４】
各チャンネルのデータをチャンネル数より少数の信号線にまとめることで出力端子数を削減する技術として、例えば、特許文献１に記載の増幅型固体撮像装置がある。
特許文献１の増幅型固体撮像装置は、１水平ラインの各画素のうち４個の画素を１ブロックとしてブロック単位で各画素の信号を４本の水平信号線に読み出すとともに、第１，第３の水平信号線と第２，第４の水平信号線への信号の読み出しは位相をずらして行う一方、切換えスイッチＳＷ１，ＳＷ２によって第１，第２の水平信号線に読み出された各信号を時分割的に出力信号ＯＵＴ１として、第３，第４の水平信号線に読み出された各信号を時分割的に出力信号ＯＵＴ２として導出し、４線読出し２出力を実現するものである。
【特許文献１】特開平５−３２８２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の従来技術においては、出力端子数を２つに削減することはできるが、信号の受信側で各信号がどの水平信号線を介して出力されたものであるかを識別するための識別信号を別途出力する必要がある。そのため、識別信号用の出力端子が別途必要となる。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、１水平期間において、複数のチャンネルを介して時分割で読み出される複数ラインの画素信号の出力端子数を、識別信号用の出力端子を増やすことなく削減するのに好適な撮像装置、撮像装置の駆動方法、撮像素子及び撮像素子の駆動方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
〔形態１〕  上記目的を達成するために、形態１の撮像装置は、
受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向にマトリックス状に２次元配列されたイメージセンサ部を有する撮像素子を備えた撮像装置であって、
前記撮像素子は、
１水平期間において、前記イメージセンサ部の水平方向に配列された前記画素が形成するＮ（Ｎは、２以上の自然数）本のラインから、各々が他とは異なるラインに対応する第１〜第Ｎチャンネルを介して画素信号を時分割で読み出す画素信号読出手段と、
前記画素信号読出手段で読み出された各チャンネルに対応する画素信号を、共通の信号線を介して前記チャンネル毎に順次出力する画素信号出力手段と、
前記画素信号出力手段で順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記チャンネル毎に異なるパルス幅の水平同期信号を出力する水平同期信号出力手段とを備え、
前記水平同期信号出力手段で出力された前記水平同期信号を受信し、該受信した水平同期信号のパルス幅を検出するパルス幅検出手段と、
前記パルス幅検出手段で検出したパルス幅に基づき、各前記水平同期信号に対応する画素信号のチャンネルの情報を識別する識別手段と、を備えることを特徴とする。
【０００７】
このような構成であれば、撮像素子において、各チャンネルに対応する画素信号の出力タイミングに合わせて、チャンネル毎にパルス幅の異なる水平同期信号を出力することができる。更に、撮像素子から出力された水平同期信号のパルス幅を検出し、この検出結果から、各画素信号がどのチャンネルを介して送られてきたのかを識別することができる。
これにより、各チャンネルの情報を識別するための信号が不要となるので、識別信号用の出力端子を増やすことなく、撮像素子から画素信号を出力するための出力端子数を１つに削減することができるという効果が得られる。
【０００８】
〔形態２〕  更に、形態２の撮像装置は、形態１に記載の撮像装置において、
前記識別手段は、前記パルス幅検出手段で検出されたパルス幅が、チャンネル毎に設定されたパルス幅の範囲のいずれか１つの範囲内にあるときに、前記検出されたパルス幅に対応する画素信号のチャンネルの情報を、前記いずれか１つのパルス幅の範囲に対応するチャンネルの情報であると識別することを特徴とする。
【０００９】
このような構成であれば、各チャンネルに対応する水平同期信号のパルス幅が各チャンネルに唯一の幅ではなく範囲を持つと共に、検出したパルス幅がこの範囲内であれば各チャンネルの情報を識別することができる。
つまり、パルス幅の検出に用いる信号の遅延などによるタイミングのズレによって、検出されるパルス幅に誤差が生じても、それが予め設定された範囲内であれば、チャンネルの情報を識別させることができる。
【００１０】
これにより、例えば、部品の特性誤差や駆動中の発熱などが要因で信号のタイミングがずれた場合でも、それが許容範囲内であれば、撮像装置を正確に動作させることができるので、信号のわずかなズレ等による誤動作を低減できるという効果が得られる。
【００１１】
〔形態３〕  更に、形態３の撮像装置は、形態２に記載の撮像装置において、
前記水平同期信号出力手段は、前記各チャンネルに対応する先頭ラインの画素信号の出力タイミングに合わせて、垂直同期信号と水平同期信号との機能を兼ね備えた混合同期信号を、チャンネル毎に異なるパルス幅で出力し、
前記検出手段は、前記水平同期信号に加えて、前記混合同期信号のパルス幅を検出し、
前記識別手段は、前記パルス幅検出手段で検出したパルス幅に基づき、前記各水平同期信号及び前記各混合同期信号に対応する画素信号のチャンネルの情報を識別することを特徴とする。
このような構成であれば、水平同期信号を出力する出力端子と垂直同期信号を出力する出力端子とを共通化できるので、出力端子数を１つ削減することができるという効果が得られる。
【００１２】
〔形態４〕  更に、形態４の撮像装置は、形態３に記載の撮像装置において、
前記識別手段は、前記パルス幅検出手段で検出されたパルス幅が、前記水平同期信号及び前記混合同期信号に対してチャンネル毎に設定されたパルス幅の範囲のいずれか１つの範囲内にあるときに、前記検出されたパルス幅に対応する画素信号のチャンネルの種類を、前記いずれか１つのパルス幅の範囲に対応するチャンネルの種類であると識別することを特徴とする。
【００１３】
このような構成であれば、各チャンネルに対応する水平同期信号及び混合同期信号のパルス幅が各チャンネルに唯一の幅ではなく範囲を持つと共に、検出したパルス幅がこの範囲内であれば各チャンネルの情報を識別することができる。
つまり、パルス幅の検出に用いる信号の遅延などによるタイミングのズレによって、検出されるパルス幅に誤差が生じても、それが予め設定された範囲内であれば、チャンネルの情報を識別させることができる。
【００１４】
これにより、例えば、部品の特性誤差や駆動中の発熱などが要因で信号のタイミングがずれた場合でも、それが許容範囲内であれば、撮像装置を正確に動作させることができるので、信号のわずかなズレ等による誤動作を低減できるという効果が得られる。
【００１５】
〔形態５〕  更に、形態５の撮像装置は、形態１乃至４のいずれか１に記載の撮像装置において、
前記パルス幅検出手段は、前記水平同期信号出力手段で出力された水平同期信号のパルス幅の期間における、各水平同期信号の生成基準となる基準クロック数をカウントし、該カウントした値を前記水平同期信号のパルス幅として検出することを特徴とする。
このような構成であれば、上記形態１〜４の水平同期信号、上記形態３〜４の混合同期信号などの生成基準となる基準クロックをカウントすることで、水平同期信号又は混合同期信号のパルス幅を検出することができるので、出力端子数を増やすことなく正確にパルス幅の検出を行うことができるという効果が得られる。
【００１６】
〔形態６〕  更に、形態６の撮像装置は、形態１乃至５のいずれか１に記載の撮像装置において、
前記画素信号出力手段で出力された前記各チャンネルに対応する画素信号を受信し、前記識別手段の識別結果に基づき、前記受信した画素信号のデータを、前記チャンネル毎に異なる記憶領域に記憶する画素信号データ記憶手段を備えることを特徴とする。
このような構成であれば、撮像素子から出力された画素信号のデータを、チャンネル毎に別々の記憶領域に記憶することができる。
これにより、例えば、撮像素子から、露光時間毎に異なるチャンネルを介して画素信号が出力されるような場合に、各チャンネルの情報を識別することで、画素信号のデータを露光時間毎に異なる記憶領域に記憶することができるので、画素信号のデータを後段の処理おいて扱いやすい状態で記憶することができるという効果が得られる。
【００１７】
〔形態７〕  一方、上記目的を達成するために、形態７の撮像装置の駆動方法は、
受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向にマトリックス状に２次元配列されたイメージセンサ部を有する撮像素子を備えた撮像装置の駆動方法であって、
１水平期間において、前記イメージセンサ部の水平方向に配列された前記画素が形成するＮ（Ｎは、２以上の自然数）本のラインから、各々が他とは異なるラインに対応する第１〜第Ｎチャンネルを介して画素信号を時分割で読み出す画素信号読出ステップと、
前記画素信号読出ステップで読み出された各チャンネルに対応する画素信号を、前記受信部に、共通の信号線を介して前記チャンネル毎に順次出力する画素信号出力ステップと、
前記画素信号出力ステップで順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記チャンネル毎に異なるパルス幅の水平同期信号を前記受信部に出力する水平同期信号出力ステップと、
前記水平同期信号出力ステップで出力された前記水平同期信号を受信し、該受信した水平同期信号のパルス幅を検出するパルス幅検出ステップと、
前記パルス幅検出ステップで検出したパルス幅に基づき、各前記水平同期信号に対応する画素信号のチャンネルの情報を識別する識別ステップと、を含むことを特徴とする。
これにより、上記形態１に記載の撮像装置と同等の作用及び効果が得られる。
【００１８】
〔形態８〕  また、上記目的を達成するために、形態８の撮像素子は、
受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向にマトリックス状に２次元配列されたイメージセンサ部と、
１水平期間において、前記イメージセンサ部の水平方向に配列された前記画素が形成するＮ（Ｎは、２以上の自然数）本のラインから、各々が他とは異なるラインに対応する第１〜第Ｎチャンネルを介して画素信号を時分割で読み出す画素信号読出手段と、
前記画素信号読出手段で読み出された各チャンネルに対応する画素信号を、前記受信部に、共通の信号線を介して前記チャンネル毎に順次出力する画素信号出力手段と、
前記画素信号出力手段で順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記チャンネル毎に異なるパルス幅の水平同期信号を前記受信部に出力する水平同期信号出力手段と、を備えることを特徴とする。
【００１９】
本形態の撮像素子は、上記形態１に記載の撮像装置における撮像素子と同等の構成を有しており、画素信号の受信側において、水平同期信号のパルス幅を検出して、該パルス幅によりチャンネルの情報を識別することで、上記形態１の撮像装置と同等の作用及び効果が得られる。
【００２０】
〔形態９〕  更に、形態９の撮像素子は、形態８に記載の撮像素子において、
前記水平同期信号出力手段は、前記各チャンネルに対応する先頭ラインの画素信号の出力タイミングに同期して、垂直同期信号と水平同期信号との機能を兼ね備えた混合同期信号を、チャンネル毎に異なるパルス幅で出力することを特徴とする。
本形態の撮像素子は、上記形態３に記載の撮像装置における撮像素子と同等の構成を有しており、画素信号の受信側において、水平同期信号及び混合同期信号のパルス幅を検出して、該パルス幅によりチャンネルの情報を識別することで、上記形態３の撮像装置と同等の作用及び効果が得られる。
【００２１】
〔形態１０〕  一方、上記目的を達成するために、形態１０の撮像素子の駆動方法は、
受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向にマトリックス状に２次元配列されたイメージセンサ部を有する撮像素子の駆動方法であって、
１水平期間において、前記イメージセンサ部の水平方向に配列された前記画素が形成するＮ（Ｎは、２以上の自然数）本のラインから、各々が他とは異なるラインに対応する第１〜第Ｎチャンネルを介して画素信号を時分割で読み出す画素信号読出ステップと、
前記画素信号読出ステップで読み出された各チャンネルに対応する画素信号を、前記受信部に、共通の信号線を介して前記チャンネル毎に順次出力する画素信号出力ステップと、
前記画素信号出力ステップで順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記チャンネル毎に異なるパルス幅の水平同期信号を前記受信部に出力する水平同期信号出力ステップと、を含むことを特徴とする。
【００２２】
これにより、画素信号の受信側において、水平同期信号のパルス幅を検出して、該パルス幅によりチャンネルの情報を識別することで、上記形態１の撮像装置と同等の作用及び効果が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面に基づき説明する。図１〜図５は、本発明に係る撮像装置、撮像装置の駆動方法、撮像素子及び撮像素子の駆動方法の実施の形態を示す図である。
まず、本発明に係る撮像装置の構成を図１に基づき説明する。図１は、本発明に係る撮像装置１００の構成を示すブロック図である。
【００２４】
撮像装置１００は、各画素がフォトダイオード及びＣＭＯＳ素子から構成されるセンサ部を有し、ローリングシャッタ方式によって露光時間を制御する撮像素子を有する撮像装置であって、図１に示すように、露光時間Ｔ１〜Ｔ４（Ｔ１＜Ｔ２＜Ｔ３＜Ｔ４）で被写体を撮像すると共に、該撮像して得られた露光時間Ｔ１〜Ｔ４にそれぞれ対応する第１〜第４画素信号データを出力する撮像部１０と、撮像部１０から出力された第１〜第４画素信号データを受信する受信部２０と、受信部２０で受信した第１〜第４画素信号データに基づきＨＤＲ（High Dynamic Range）画像データを生成するＨＤＲ画像生成部３０とを含んで構成される。
【００２５】
ここで、図２は、撮像部１０の内部構成を示すブロック図である。
撮像部１０は、図２に示すように、タイミングジェネレータ（ＴＧ）１１と、デコーダ１２と、センサ部１３と、高速ＡＤＣ（Analog to Digital Converter）１４と、セレクタ１５とを含んで構成される。
ＴＧ１１は、基準パルス生成部１１ａと、基準カウンタ生成部１１ｂと、選択ラインアドレス生成部１１ｃと、読み出しライン選択部１１ｄと、センサ駆動波形生成部１１ｅとを含んで構成される。
【００２６】
基準パルス生成部１１ａは、不図示のクロック発生器から発生するクロック信号に基づきカウンタ用の基準パルスを生成する。
基準カウンタ生成部１１ｂは、基準パルス生成部１１ａのパルス信号をカウントし、該カウント値を示すカウント信号を、読み出しライン選択部１１ｄ及びセンサ駆動波形生成部１１ｅ並びに、後述する、Data_Enable信号生成部１１ｉ及び同期信号パルス幅選択部１１ｊにそれぞれ出力する。
【００２７】
選択ラインアドレス生成部１１ｃは、基準カウンタ生成部１１ｂからのカウント信号に基づき、読み出しラインのアドレス値を生成し、該生成したアドレス値を示すアドレス信号を読み出しライン選択部１１ｄに出力する。
読み出しライン選択部１１ｄは、選択ラインアドレス生成部１１ｃで生成したアドレス信号に基づき、センサ部１３における該アドレス信号の示すアドレス値に対応したラインを選択する読み出しライン選択信号を生成して、これをセンサ駆動波形生成部１１ｅ及びデコード部１２にそれぞれ出力する。
【００２８】
更に、読み出しライン選択部１１ｄは、基準カウンタ生成部１１ｂからのカウント信号、選択するラインのアドレス値及びこれらの値に対応するチャンネル番号とに基づき、制御信号を生成し、該生成した制御信号をセンサ駆動波形生成部１１ｅ及び同期信号パルス幅選択部１１ｊにそれぞれ出力する。本実施の形態において、露光時間Ｔ１〜Ｔ４にそれぞれ対応する第１〜第４画素信号は、後述する第１〜第４チャンネルを介して高速ＡＤＣ１４へと読み出される。つまり、撮像部１０は、チャンネル番号１〜４にそれぞれ対応する第１〜第４チャンネルを有する。
【００２９】
センサ駆動波形生成部１１ｅは、基準カウンタ生成部１１ｂからのカウント信号並びに読み出しライン選択部１１ｄからの読み出しライン選択信号及び制御信号に基づき、センサ部１３を駆動する信号を生成し、該生成した駆動信号をデコード部１２に出力する。例えば、選択アドレスに該当するラインの画素信号を該当チャンネルに読み出す処理、選択アドレスに該当するラインの蓄積電荷をリセットする処理（蓄積電荷を空にする処理）などを行うための駆動信号を生成する。
【００３０】
ＴＧ１１は、更に、ＡＤＣ駆動波形生成部１１ｆと、ＡＤＣ制御部１１ｇと、出力タイミング制御部１１ｈと、Data_Enable信号生成部１１ｉと、同期信号パルス幅選択部１１ｊと、同期信号生成部１１ｋとを含んで構成される。
ＡＤＣ駆動波形生成部１１ｆは、高速ＡＤＣ１４を制御するための制御信号を生成し、該生成した制御信号をＡＤＣ制御部１１ｇに出力する。
【００３１】
ＡＤＣ制御部１１ｇは、基準カウンタ生成部１１ｂからのカウント信号と、読み出しライン選択部１１ｄからの制御信号と、ＡＤＣ駆動波形生成部１１ｆからの制御信号とに基づき、高速ＡＤＣ１４におけるＡＤ変換のタイミングを制御する制御信号を生成し、該生成した制御信号を高速ＡＤＣ１４に出力する。
出力タイミング制御部１１ｈは、基準カウンタ生成部１１ｂからのカウント信号及び読み出しライン選択部１１ｄからの制御信号に基づき、セレクタ１５における各チャンネルに対応した画素信号データの出力タイミングを制御する制御信号を生成し、該生成した制御信号をセレクタ１５に出力する。
【００３２】
Data_Enable信号生成部１１ｉは、基準カウンタ生成部１１ｂからのカウント信号及び読み出しライン選択部１１ｄからの制御信号に基づき、高速ＡＤＣ１４の制御に応じたチャンネル毎の画素信号データの出力タイミングに対応したData_Enable信号を生成し、該生成したData_Enable信号を受信部２０に出力する。
同期信号パルス幅選択部１１ｊは、基準カウンタ生成部１１ｂからのカウント信号と、読み出しライン選択部１１ｄからの制御信号とに基づき、チャンネル番号に応じたパルス幅を示すパルス幅信号を生成し、該生成したパルス幅信号を同期信号生成部１１ｋに出力する。具体的に、読み出しライン選択部１１ｄからの制御信号に基づき、画素信号の読み出しに用いるチャンネルの番号を判断し、該チャンネル番号に対応するパルス幅を示すパルス幅信号を生成する。ここで、第１〜第４チャンネルに対して、それぞれ異なるパルス幅が設定されており、チャンネル番号毎に異なるパルス幅が選択され、該選択されたパルス幅を示すパルス幅信号が生成される。
【００３３】
同期信号生成部１１ｋは、同期信号パルス幅選択部１１ｊからの各チャンネル番号に対応するパルス幅信号に基づき、該パルス幅信号の示すパルス幅を有する水平同期信号（ＨＳＹＮＣ信号）を生成し、該生成したＨＳＹＮＣ信号を、受信部２０に出力する。
また、同期信号生成部１１ｋは、各露光時間に対応する第１ライン目に対して、垂直同期信号（ＶＳＹＮＣ信号）を生成し、該生成したＶＳＹＮＣ信号を、受信部２０に出力する。
【００３４】
デコーダ１２は、センサ駆動波形生成部１１ｅからの駆動信号と、読み出しライン選択部１１ｄからの読み出しライン選択信号とに基づき、センサ部１３における、読み出しライン選択信号が示すアドレス値に対応したライン位置のセンサセル（画素）を有効（アクティブ）にする信号を生成し、該生成した信号及び駆動信号をセンサ部１３に出力する。
センサ部１３は、センサセルアレイと、水平転送部とを含んで構成される。
【００３５】
センサセルアレイは、フォトダイオード及びＣＭＯＳ素子を用いて構成された複数のセンサセル（画素）を水平方向及び垂直方向に２次元マトリクス状に配列し、各水平方向のライン毎のセンサセルに対して、アドレス線、リセット線及び読出線が共通に接続され、前記３つの制御線を介して各種駆動パルス信号が各ラインを構成するセンサセルに送信される。そして、アドレス線及び読出線が有効になると、該読出線を介して蓄積電荷を水平転送部に転送する構成となっている。
【００３６】
水平転送部は、センサセルアレイの選択ラインの各画素から読み出される画素信号データを、各チャンネル番号に対応したラインメモリ（不図示）に記憶し、該記憶した画素信号データをチャンネル毎に独立に高速ＡＤＣ１４に出力する。
具体的に、リセット後の露光時間Ｔ１の露光で蓄積された電荷群を変換してなる電圧群（画素信号）は、不図示の第１ラインメモリを含んで構成される第１出力チャンネル（以下、ＣＨ１と称す）を介して高速ＡＤＣ１４に出力し、露光時間Ｔ２の露光で蓄積された電荷群を変換してなる電圧群は、不図示の第２ラインメモリを含んで構成される第２出力チャンネル（以下、ＣＨ２と称す）を介して高速ＡＤＣ１４に出力する。また、露光時間Ｔ３の露光で蓄積された電荷群を変換してなる電圧群は、不図示の第３ラインメモリを含んで構成される第３出力チャンネル（以下、ＣＨ３と称す）を介して高速ＡＤＣ１４に出力し、リセット直前の露光時間Ｔ４の露光で蓄積された電荷群を変換してなる電圧群（画素信号）は、不図示の第４ラインメモリを含んで構成される第４出力チャンネル（以下、ＣＨ４と称す）を介して高速ＡＤＣ１４に出力する。
【００３７】
つまり、上記ＣＨ１〜ＣＨ４は、水平方向に並ぶ画素の画素信号（１ライン分の画素信号）を転送するための、それぞれが独立した信号路を形成している。
また、本実施の形態では、１水平期間を、期間Ａ〜Ｄの４つに均等に時分割し、期間Ａで露光時間Ｔ１に対応する第１画素信号データをＣＨ１を介して読み出し、期間ＢでＴ２に対応する第２画素信号データを、期間ＣでＴ３に対応する第３画素信号データを、期間ＤでＴ４に対応する第４画素信号データをそれぞれＣＨ２〜ＣＨ４を介して時分割に読み出すようになっている。従って、ＨＳＹＮＣ信号及びＶＳＹＮＣ信号は、各チャンネルの画素信号データに対して生成される。
【００３８】
高速ＡＤＣ１４は、チャンネル毎に順次入力されるライン単位の第１〜第４画素信号（アナログデータ）をデジタルの画素信号データに変換してセレクタ１５に出力する
セレクタ１５は、ＣＨ１〜ＣＨ４にそれぞれ対応する１ライン分の第１〜第４画素信号データ（ＤＡＴＡ１〜ＤＡＴＡ４）をＣＨ１〜ＣＨ４の順に選択する。そして、各選択したチャンネルの画素信号データを選択順に、共通の信号線を介して受信部２０に出力する。本実施の形態において、共通の信号線を介して出力される第１〜第４画素信号データ（ＤＡＴＡ１〜ＤＡＴＡ４）は、共通の出力端子及び共通の信号路（基板パターン）を介して受信部２０の入力端子まで到達する。
【００３９】
次に、図３に基づき、受信部２０の内部構成を説明する。
ここで、図３は、受信部２０の内部構成を示すブロック図である。
受信部２０は、図３に示すように、カウンタ２０ａと、チャンネル識別部２０ｂと、第１〜第４メモリ２０ｃ〜２０ｆとを含んで構成される。
カウンタ２０ａは、撮像部１０からのＨＳＹＮＣ信号を受信すると、その立上がりエッジの検出後から立ち下がりエッジを検出するまでの期間におけるクロック信号の立上がりエッジ数をカウントし、該カウント値を示すカウント信号をチャンネル識別部２０ｂに出力する。
【００４０】
チャンネル識別部２０ｂは、カウンタ２０ａからのカウント信号の示すカウント値に基づき、撮像部１０から受信した画素信号データのチャンネル番号を識別する。更に、撮像部１０からData_Enable信号を受信すると、該Data_Enable信号がハイレベルの期間において、第１〜第４メモリ２０ｃ〜２０ｆのうち、識別結果に該当するチャンネル番号のメモリに、撮像部１０から受信した画素信号データを出力する。
【００４１】
第１メモリ２０ｃは、ＣＨ１を介して読み出された第１画素信号データ（ＤＡＴＡ１）を記憶するメモリであり、第２メモリ２０ｄは、ＣＨ２を介して読み出された第２画素信号データ（ＤＡＴＡ２）を記憶するメモリである。また、第３メモリ２０ｅは、ＣＨ３を介して読み出された第３画素信号データ（ＤＡＴＡ３）を記憶するメモリであり、第４メモリ２０ｅは、ＣＨ４を介して読み出された第４画素信号データ（ＤＡＴＡ４）を記憶するメモリである。
【００４２】
更に、第１〜第４メモリ２０ｃ〜２０ｆは、１ライン分のＤＡＴＡ１〜ＤＡＴＡ４が、各メモリに記憶されると、該記憶された画素信号データをＨＤＲ画像生成部３０に出力する。ここでは、１ライン分の画素信号データが記憶される毎に出力する構成としたが、これに限らず、１フレーム分の画素信号データが記憶されてから出力する構成としてもよい。
【００４３】
図１に戻って、ＨＤＲ画像生成部３０は、第１〜第４メモリ２０ｃ〜２０ｆから、露光時間Ｔ１〜Ｔ４にそれぞれ対応する画素信号データ（ＤＡＴＡ１〜ＤＡＴＡ４）を受信すると、露光時間Ｔ４に合わせて露光時間Ｔ１〜Ｔ３の画素信号データ（ＤＡＴＡ１〜ＤＡＴＡ３）を正規化し、該正規化後の第１〜第３画素信号データ及び第４画素信号データを合成してＨＤＲ画像データを生成する。この生成されたＨＤＲ画像データは、外部の表示装置やコンピュータなどに出力される。
【００４４】
次に、図４及び図５に基づき、本実施の形態の動作を説明する。
ここで、図４は、ＨＳＹＮＣ信号のパルス幅とチャンネル番号との関係の一例を示す図である。また、図５（ａ）及び（ｂ）は、１水平期間における、Data_Enable信号及びＨＳＹＮＣ信号のタイミングチャートの一例を示す図である。
撮像装置１００は、撮像部１０においてローリングシャッタ方式により、被写体の露光時間Ｔ１〜Ｔ４の露光時間による撮像が開始されると、基準カウンタ生成部１１ｂの露光時間Ｔ１に対応するカウント値に応じて、選択ラインアドレス生成部１１ｃにおいて選択ラインのアドレス値を生成し、読み出しライン選択部１１ｄにおいて、アドレス値、チャンネル番号、カウント値に基づき読み出しライン選択信号及び他の制御信号を生成する。これら生成した信号のいずれかが、センサ駆動波形生成部１１ｅ、ＡＤＣ制御部１１ｇ、出力タイミング制御部１１ｈ、Data_Enable信号生成部１１ｉ及び同期信号パルス幅選択部１１ｊに出力される。
【００４５】
一方、デコーダ１２は、読み出しライン選択部１１ｄからの読み出しライン選択信号に基づき、該信号の示すアドレス値に対応するラインをアクティブにする制御信号を生成し、該制御信号を、センサ駆動波形生成部１１ｅからの駆動信号と共にセンサ部１３に出力する。
センサ部１３は、デコード部１２からの制御信号及び駆動信号に基づき、選択ラインから露光時間Ｔ１に対応する第１画素信号をＣＨ１を介して読み出し、該読み出した第１画素信号を高速ＡＤＣ１４に出力する。
【００４６】
一方、ＡＤＣ駆動波形生成部１１ｆ及びＡＤＣ制御部１１ｇは、読み出しライン選択部１１ｄからの制御信号、基準カウンタ生成部１１ｂからのカウント値に基づき、高速ＡＤＣ１４を制御する制御信号を生成し、これを高速ＡＤＣ１４に出力する。
これにより、高速ＡＤＣ１４は、ＣＨ１を介して入力された第１画素信号（アナログデータ）をデジタルの第１画素信号データに変換して、セレクタ１５に出力する。
【００４７】
一方、同期信号パルス幅選択部１１ｊは、露光時間Ｔ１に対応するカウント値に応じて、露光時間Ｔ１に対応するチャンネル番号１に対応したパルス幅を選択し、該選択したパルス幅を示すパルス幅信号を同期信号生成部１１ｋに出力する。
ここで、本実施の形態においては、ＨＳＹＮＣ信号のパルス幅とチャンネル番号との関係は、図４に示すように、パルス幅「５」とＣＨ１が、パルス幅「９」とＣＨ２が、パルス幅「１３」とＣＨ３が、パルス幅「１７」とＣＨ４がそれぞれ対応している。従って、露光時間Ｔ１のカウント値に対しては、パルス幅「５」が選択され、パルス幅「５」を示すパルス幅信号が同期信号生成部１１ｋに出力される。なお、パルス幅の数値は、それぞれクロック信号の数を示す。例えば、パルス幅「５」であれば、クロック信号４つ分の期間を有するパルス幅を示す。
【００４８】
同期信号生成部１１ｋは、パルス幅「５」を示すパルス幅信号が入力されると、パルス幅「５」の期間を有するＨＳＹＮＣ信号（以下、第１ＨＳＹＮＣ信号と称す）を生成し、該生成した第１ＨＳＹＮＣ信号を受信部２０に出力する。
一方、セレクタ１５は、１ライン分の第１画素信号データを選択し、第１ＨＳＹＮＣ信号の出力タイミングに合わせて、該選択した第１画素信号データをＣＨ１〜ＣＨ４に共通の信号線を介して受信部２０に向けて出力する。
【００４９】
また、Data_Enable信号生成部１１ｉは、第１画素信号データの有効期間を示すData_Enable信号（以下、第１Data_Enable信号と称す）を生成し、該生成した第１Data_Enable信号を、セレクタ１５からの第１画素信号データの出力タイミングに合わせて受信部２０に出力する。
一方、基準カウンタ生成部１１ｂのカウント値が、露光時間Ｔ２、Ｔ３、Ｔ４に対応する値にそれぞれなったときに、ＴＧ１１は、上記同様に、これらに対応する各種制御信号、選択信号、駆動信号を生成し、露光時間Ｔ２、Ｔ３、Ｔ４にそれぞれ対応する第２、第３、第４画素信号（アナログ）を、ＣＨ２、ＣＨ３、ＣＨ４をそれぞれ介して順次読み出すと共に、高速ＡＤＣ１４に出力する。
【００５０】
高速ＡＤＣ１４は、ＣＨ２〜ＣＨ４を介して順次入力される第２〜第４画素信号をデジタルの第２〜第４画素信号データに変換し、該第２〜第４画素信号データを、順次セレクタ１５に出力する。
また、同期信号パルス幅選択部１１ｊは、露光時間Ｔ２、Ｔ３、Ｔ４に対応するカウント値にそれぞれ応じて、露光時間Ｔ２、Ｔ３、Ｔ４にそれぞれ対応するチャンネル番号２〜４に対応したパルス幅「９」、「１３、「１７」を選択し、該選択したパルス幅を示すパルス幅信号を同期信号生成部１１ｋに出力する。
【００５１】
同期信号生成部１１ｋは、パルス幅「９」、「１３」、「１７」を示すパルス幅信号に対して、パルス幅「９」の期間を有するＨＳＹＮＣ信号（以下、第２ＨＳＹＮＣ信号と称す）、パルス幅「１３」の期間を有するＨＳＹＮＣ信号（以下、第３ＨＳＹＮＣ信号と称す）、パルス幅「１７」の期間を有するＨＳＹＮＣ信号（以下、第４ＨＳＹＮＣ信号と称す）を生成する。生成した第２、第３、第４ＨＳＹＮＣ信号は、受信部２０に出力される。
【００５２】
セレクタ１５は、高速ＡＤＣから順次入力される第１〜第３画素信号データを、第１〜第３の順に１ライン分の画素信号データを選択して、該選択した画素信号データをこれらに共通の信号線を介して受信部２０に出力する。
また、Data_Enable信号生成部１１ｉは、第２〜第４画素信号データの有効期間を示すData_Enable信号（以下、第２〜第４Data_Enable信号と称す）を順に生成し、該生成した第２〜第４Data_Enable信号を、セレクタ１５からの第２〜第４画素信号データの出力タイミングに合わせて受信部２０に出力する。
【００５３】
ここで、説明の便宜上、ＣＨ１〜ＣＨ４にそれぞれ対応するＨＳＹＮＣ信号を第１〜第４ＨＳＹＮＣ信号としたが、第１〜第４ＨＳＹＮＣ信号は共通の信号線を介して出力される。同様に、第１〜第４Data_Enable信号も、共通の信号線を介して出力される。
このようにして、第１〜第４ＨＳＹＮＣ信号及び第１〜第４Data_Enable信号は、例えば、図５（ａ）に示すように、１水平期間において、まず露光時間Ｔ１に対応するパルス幅「５」の第１ＨＳＹＮＣ信号が出力され、その後、第１Data_Enable信号が出力される。そして、該第１Data_Enable信号がハイレベルの期間において、セレクタ１５により、ＣＨ１に対応する第１画素信号データの出力が行われる。引き続き、同じ１水平期間において、パルス幅「９」、「１３」、「１７」の順で第２〜第４ＨＳＹＮＣ信号及びこれらに対する第２〜第４Data_Enable信号が順に出力され、各Data_Enable信号がハイレベルの期間において、セレクタ１５により、ＣＨ２〜ＣＨ４に対応する第２〜第４画素信号データの出力が順次行われる。
【００５４】
一方、受信部２０は、撮像部１０から、共通の信号線を介して順次出力される第１〜第４画素信号データと、これら第１〜第４画素データにそれぞれ対応するＨＳＹＮＣ信号及びData_Enable信号とを順次受信し、まず、カウンタ２０ａにおいて、受信したＨＳＹＮＣ信号の立上がりエッジを検出し、該検出後から立ち下がりエッジを検出するまでの期間におけるクロック信号の立上がりエッジ数をカウントする。そして、該カウントによるカウント値を示すカウント信号を生成して、これをチャンネル識別部２０ｂに出力する。
【００５５】
チャンネル識別部２０ｂは、カウンタ２０ａからのカウント信号の示すカウント値に基づき、受信したＨＳＹＮＣ信号に対するチャンネル番号を識別する。ここでは、図４に示す関係が予め設定されているので、カウント信号の示すカウント値が、「５」であればＣＨ１、「９」であればＣＨ２、「１３」であればＣＨ３、「１７」であればＣＨ４であるとそれぞれ識別される。
【００５６】
撮像部１０から受信したＨＳＹＮＣ信号のチャンネル番号が識別されると、更に、チャンネル識別部２０ｂは、第１〜第４メモリ２０ｃ〜２０ｆのうち識別されたチャンネル番号に対応したメモリに対して、撮像部１０から受信した画素信号データを出力する。
例えば、識別結果がチャンネル番号１だったとすると、撮像部１０からは、第１画素信号データが受信されていることになるので、第１メモリ２０ｃを選択し、該選択した第１メモリ２０ｃに撮像部１０から受信した画素信号データを出力する。
【００５７】
第１メモリ２０ｃは、チャンネル識別部２０ｂから第１画素信号データが入力されると、該入力された第１画素信号データを、メモリに記憶する。
引き続き、撮像部１０から出力される第２〜第４画素信号データ、第２〜第４ＨＳＹＮＣ信号、第１〜第４Data_Enable信号に対して、第１画素信号データと同様に上記一連の処理を行い、第２画素信号データはＣＨ２に対応する第２メモリ２０ｄに記憶し、第３画素信号データはＣＨ３に対応する第３メモリ２０ｅに記憶し、第４画素信号データはＣＨ４に対応する第４メモリ２０ｆに記憶する。
【００５８】
第１〜第４メモリ２０ｃ〜２０ｆに、１ライン分の第１〜第４画素信号データが記憶されると、ＨＤＲ画像生成部３０は、第１〜第４メモリ２０ｃ〜２０ｆに記憶された第１〜第４画素信号データを読み出し、まず、これら読み出した第１〜第３画素信号データを第４画素信号データに合わせて正規化する。
具体的に、第１画素信号データに対してＴ４／Ｔ１を乗じ、第２画素信号データに対してＴ４／Ｔ２を乗じ、第３画素信号データに対してＴ４／Ｔ２を乗じることで正規化を行う。そして、正規化後の第１〜第３画素信号データと第４画素信号データとを合成（例えば、単純に加算）して、ＨＤＲ画像データを生成する。
【００５９】
以上、本実施の形態の撮像装置１００は、撮像部１０において、ＣＨ１〜ＣＨ４を介して時分割で読み出される複数種類の画素信号データを、共通の信号線を介して受信部２０に出力することができる。
更に、本実施の形態の撮像装置１００は、撮像部１０において、ＣＨ１〜ＣＨ４の各チャンネルに対応した画素信号データに対してチャンネル番号に応じて異なるパルス幅を有するＨＳＹＮＣ信号を出力することができる。また、受信部２０において、ＨＳＹＮＣ信号のパルス幅からチャンネル番号を識別し、識別したチャンネル番号にそれぞれ対応するメモリに、受信した画素信号データを記憶することができる。
【００６０】
これにより、出力端子数を１つにすることができるので、出力端子数に制限がある場合などに有効であると共に、信号線の数や基板上のパターン数を低減できるので回路を小型化することができる。
また、ＨＳＹＮＣ信号のパルス幅から受信した画素信号データに対応するチャンネル番号を簡易に識別することができる。特に、図５（ｂ）に示すように、画素信号データの出力は毎回行われるとは限らないものであり、このような場合であっても、ＨＳＹＮＣ信号のパルス幅によってチャンネル番号を正確に識別することができる。つまり、一部のチャンネルを用いる場合に、本発明のチャンネル番号の識別方法は、極めて有効であるといえる。
【００６１】
上記実施の形態において、撮像部１０は、形態１、６、７、８、９及び１０のいずれか１に記載の撮像素子に対応し、ＴＧ１１及びデコーダ１２によるセンサ部１３からの画素信号の読み出し処理は、形態１若しくは８に記載の画素信号読出手段又は形態７若しくは１０に記載画素信号読出ステップに対応し、ＴＧ１１及びセレクタ１５による画素信号データの出力処理は、形態１、６及び８のいずれか１に記載の画素信号出力手段又は形態７若しくは１０に記載の画素信号出力ステップに対応し、ＴＧ１１におけるチャンネル番号に応じて異なるパルス幅のＨＳＹＮＣ信号を出力する処理は、形態１、５、８及び９のいずれか１に記載の水平同期信号出力手段又は形態７若しくは１０に記載の水平同期信号出力ステップに対応する。
【００６２】
また、上記実施の形態において、カウンタ２０ａは、形態１若しくは５に記載のパルス幅検出手段又は形態７に記載のパルス幅検出ステップに対応し、チャンネル識別部２０ｂは、形態１若しくは６に記載の識別手段又は形態７に記載の識別ステップに対応する。
【００６３】
〔変形例１〕
次に、図６〜図７に基づき、本発明に係る撮像装置、撮像装置の駆動方法、撮像素子及び撮像素子の駆動方法の変形例１を説明する。
上記実施の形態において、受信部２０のチャンネル識別部２０ｂが、カウンタ２０ａからのカウント信号の示すカウント値が正確に「５」、「９」、「１３」、「１７」となっているときに、各パルス幅に対応するチャンネル番号を受信した画素信号データのチャンネル番号として識別する構成となっているのに対して、本変変形例１においては、これらのパルス幅に許容範囲を持たせ、カウンタ２０ａのカウンタ値が許容範囲内にあれば、それぞれに対応するチャンネル番号が受信した画素信号データのチャンネル番号であると識別する点が異なる。
【００６４】
具体的に、本変形例１の撮像装置１００は、チャンネル識別部２０ｂにおける処理内容が一部異なるのみで、それ以外の構成部は、上記実施の形態の撮像装置１００と同様となる。
以下、上記第１の実施の形態と異なる部分を詳細に説明する。
本変形例におけるチャンネル識別部２０ｂは、カウンタ２０ａから入力されるカウント信号の示すカウント値に基づき、該カウント値が、予め設定された数値範囲内にあれば、該数値範囲に対して予め設定されたチャンネル番号が、受信した画素信号データに対応するチャンネル番号であると識別する。
【００６５】
ここで、図６は、変形例１におけるＨＳＹＮＣ信号のパルス幅と許容範囲とチャンネル番号との関係の一例を示す図である。
本変形例においては、ＴＧ１１において生成される第１〜第４ＨＳＹＮＣ信号の各パルス幅「５」、「９」、「１３」、「１７」に対して、チャンネル識別部２０ｂが、これら各パルス幅に対応するチャンネル番号を識別する際のパルス幅の範囲として、図６に示すように、それぞれ、「４〜７」、「８〜１１」、「１２〜１５」、「１６〜１９」が設定されている。つまり、カウンタ２０ａのカウント値が、これら設定された許容範囲内にあれば、それぞれに対応するチャンネル番号が、受信した画素信号データに対応するチャンネル番号であると識別される。
【００６６】
次に、図７に基づき、本変形例の実際の動作を説明する。
ここで、図７（ａ）〜（ｃ）は、カウンタ２０ａにおけるクロック信号のタイミングに応じた第１ＨＳＹＮＣ信号に対するカウント数の一例を示す図である。
撮像部１０の動作は、上記実施の形態と同様となるので、以下、受信部２０の動作から説明する。
【００６７】
受信部２０は、撮像部１０から、共通の信号線を介して出力された第１〜第４画素信号データ、ＨＳＹＮＣ信号及びData_Enable信号を受信すると、まず、カウンタ２０ａにおいて、受信したＨＳＹＮＣ信号の立上がりエッジを検出し、該検出後から立ち下がりエッジを検出するまでの期間におけるクロック信号の立上がりエッジ数をカウントする。そして、該カウントによるカウント値を示すカウント信号を生成して、これをチャンネル識別部２０ｂに出力する。
【００６８】
ここで、カウンタ２０ａにおいては、クロック信号及び第１〜第４ＨＳＹＮＣ信号の受信タイミングによって、以下の図７（ａ）〜（ｃ）に示すような、カウント動作が行われる可能性がある。
図７（ａ）の例は、第１ＨＳＹＮＣ信号の立上がりエッジの検出後から立ち下がりエッジが検出されるまでの間に、クロック信号の立上がりエッジが５つ含まれており、カウント値が５となる理想的なカウント状態を示している。
【００６９】
これに対し、図７（ｂ）の例では、第１ＨＳＹＮＣ信号の立上がりエッジに対して、クロック信号の立上がりエッジが遅れているため、最初の１つ目がカウントされずに、カウント値が４になっている。
また、図７（ｃ）の例では、図７（ａ）に示す第１ＨＳＹＮＣ信号の立上がりエッジに対して、クロック信号の立上がりエッジがほんのわずかに遅れたものの、最初の１つ目がカウントされると共に、図７（ａ）のときにはカウントできなかったクロックが、わずかな遅れのためにカウントされるため、カウント値が６になっている。
【００７０】
このような、カウント値のずれは、第１ＨＳＹＮＣ信号だけに限らず、第２〜第４ＨＳＹＮＣ信号に対しても発生する可能性がある。
チャンネル識別部２０ｂは、カウンタ２０ａからのカウント信号の示すカウント値に基づき、受信したＨＳＹＮＣ信号に対するチャンネル番号を識別する。先述したように、各ＨＳＹＮＣ信号に対するカウント値とチャンネル番号に対しては、図６に示す関係が予め設定されているので、カウント信号の示すカウント値が、「４〜７」であればＣＨ１、「８〜１１」であればＣＨ２、「１２〜１５」であればＣＨ３、「１６〜１９」であればＣＨ４であるとそれぞれ識別される。つまり、５ビットで示されるカウント値のうち上位３ビットのみで識別処理を行うことで、下位２ビットが丁度許容範囲となる。
【００７１】
撮像部１０から受信したＨＳＹＮＣ信号のチャンネル番号が識別されると、更に、チャンネル識別部２０ｂは、第１〜第４メモリ２０ｃ〜２０ｆのうち識別されたチャンネル番号に対応したメモリに対して、撮像部１０から受信した画素信号データを出力する。
以上、本実施の形態の撮像装置１００は、受信部２０におけるチャンネル識別部２０ｂにおいて、撮像部１０から出力される各パルス幅のＨＳＹＮＣ信号に対して、これらに対応するチャンネル番号を識別する際の、カウンタ２０ａのカウント値に許容範囲を設定し、カウンタ値が許容範囲内であれば、各ＨＳＹＮＣ信号のパルス幅に対応するチャンネル番号を識別することができる。
【００７２】
これにより、クロック信号の受信タイミングとＨＳＹＮＣ信号の受信タイミングとが多少ずれた場合においても、正確にチャンネル番号を識別することができる。
上記変形例１において、カウンタ２０ａは、形態１、２及び５のいずれか１に記載のパルス幅検出手段又は形態７に記載のパルス幅検出ステップに対応し、チャンネル識別部２０ｂは、形態１、２及び６のいずれか１に記載の識別手段又は形態７に記載の識別ステップに対応する。
【００７３】
〔変形例２〕
次に、図８〜図１０に基づき、本発明に係る撮像装置、撮像装置の駆動方法、撮像素子及び撮像素子の駆動方法の変形例２を説明する。
上記実施の形態において、ＨＳＹＮＣ信号と、ＶＳＹＮＣ信号とを別々に生成して、それぞれ異なる信号線を介して出力していたのに対して、本変形例２においては、各チャンネルに対する第１ライン目のＶＳＹＮＣ信号と各チャンネルに応じたパルス幅のＨＳＹＮＣ信号との代わりに、ＶＳＹＮＣ信号とＨＳＹＮＣ信号とを混合した混合同期信号（ＣＳＹＮＣ信号）を、各チャンネルに応じたパルス幅で出力する点が異なる。
【００７４】
具体的に、本変形例１の撮像装置１００は、撮像部１０のＴＧ１１において、各チャンネルの第１ライン目に対してのみ、混合同期信号を各チャンネル番号に応じたパルス幅で生成して受信部２０に出力する点と、チャンネル識別部２０ｂにおいて、混合同期信号のパルス幅に対応したチャンネル番号を識別する点とが異なるのみで、それ以外の構成部は、上記変形例１の撮像装置１００と同様となる。
【００７５】
以下、上記変形例１と異なる部分を詳細に説明する。
本変形例における同期信号パルス幅選択部１１ｊは、読み出しライン選択部１１ｄからの制御信号に基づき、選択ラインのアドレス値が、第１ライン目のアドレス値である場合に、チャンネル番号に応じた混合同期信号のパルス幅を示すパルス幅信号を生成し、該生成したパルス幅信号を同期信号生成部１１ｋに出力する。
【００７６】
また、選択ラインのアドレス値が第２ライン目以降のアドレス値であれば、上記変形例１と同様に、チャンネル番号に応じたＨＳＹＮＣ信号のパルス幅を示すパルス幅信号を生成し、該生成したパルス幅信号を同期信号生成部１１ｋに出力する。
本変形例における同期信号生成部１１ｋは、同期信号パルス幅選択部１１ｊから、混合同期信号に対するパルス幅信号を受信すると、該パルス幅信号の示すパルス幅を有する混合同期信号（ＣＳＹＮＣ信号）を生成し、該生成したＣＳＹＮＣ信号を受信部２０に出力する。
【００７７】
また、同期信号パルス幅選択部１１ｊから、ＨＳＹＮＣ信号に対するパルス幅信号を受信すると、該パルス幅信号の示すパルス幅を有するＨＳＹＮＣ信号を生成し、該生成したＨＣＹＮＣ信号を受信部２０に出力する。
なお、ＣＳＹＮＣ信号及びＨＳＹＮＣ信号は共に、共通の信号線を介して受信部２０に出力される。
【００７８】
ここで、図８は、本変形例における撮像部１０の構成を示すブロック図である。
上記のようにして、ＶＳＹＮＣ信号及びＨＳＹＮＣ信号を混合したＣＳＹＮＣ信号とＨＳＹＮＣ信号とを共通の信号線を介して出力する構成とし、上記実施の形態及び変形例１と同様に、ＣＨ１〜ＣＨ４に対応する第１〜第４画素信号データ（ＤＡＴＡ１〜４）を共通の信号線を介して出力する構成とすることで、図８に示すように、ＤＡＴＡ１〜４、Data_Enable信号、ＣＳＹＮＣ信号及びＨＳＹＮＣ信号の計７つの信号に対して、３本の信号線での出力を実現している。
【００７９】
更に、本変形例におけるチャンネル識別部２０ｂは、カウンタ２０ａから入力されるカウント信号の示すカウント値に基づき、該カウント値が、予め設定された数値範囲内にあれば、該数値範囲に対して予め設定されたチャンネル番号が、受信した画素信号データに対応するチャンネル番号であると識別する。
ここで、図９は、ＨＳＹＮＣ信号及びＣＳＹＮＣ信号のパルス幅と許容範囲とチャンネル番号との関係の一例を示す図である。
【００８０】
本変形例においては、ＴＧ１１において生成される、第２ライン以降に対する第１〜第４ＨＳＹＮＣ信号の各パルス幅「５」、「９」、「１３」、「１７」に対して、上記変形例１と同様に許容範囲として、「４〜６」、「８〜１０」、「１２〜１４」、「１６〜１８」がそれぞれ設定されている。つまり、カウンタ２０ａのカウント値が、これら設定された許容範囲内にあれば、それぞれに対応するチャンネル番号が、受信した画素信号データに対応するチャンネル番号であると識別される。
【００８１】
一方、本変形例においては、ＣＨ１〜ＣＨ４に対応したＣＳＹＮＣ信号（以下、第１〜第４ＣＳＹＮＣ信号と称す）に対して、図９に示すように、パルス幅「３７」、「４１」、「４５」、「４９」がそれぞれ設定されている。従って、撮像部１０のＴＧ１１においては、これらのパルス幅を有する第１〜第４ＣＳＹＮＣ信号が生成される。
また、本変形例においては、ＣＳＹＮＣ信号のパルス幅「３７」、「４１」、「４５」、「４９」に対する、カウンタ２０ａのカウント値の許容範囲として、図９に示すように、「３６〜３９」、「４０〜４３」、「４４〜４７」、「４８〜５１」がそれぞれ設定されている。つまり、カウンタ２０ａのカウント値が、これら設定された許容範囲内にあれば、それぞれに対応するチャンネル番号が、受信した画素信号データに対応するチャンネル番号であると識別される。つまり、６ビットで示されるカウント値のうち上位４ビットのみで識別処理を行うことで、下位２ビットが丁度許容範囲となる。
【００８２】
次に、図１０に基づき、本変形例の実際の動作を説明する。
ここで、図１０は、水平期間１〜５における、ＨＳＹＮＣ信号及びＣＳＹＮＣ信号とData_Enable信号とのタイミングチャートを示す図である。
以下、ＴＧ１１における同期信号パルス幅選択部１１ｊの動作から説明する。
同期信号パルス幅選択部１１ｊは、まず、露光時間Ｔ１に対応するカウント値及び読み出しライン選択部１１ｄからの制御信号に応じて、選択ラインが第１ライン目のアドレスか否かを判断し、第１ライン目であれば、露光時間Ｔ１に対応するチャンネル番号１に対応したＣＳＹＮＣ信号のパルス幅「３７」を選択し、該選択したパルス幅「３７」を示すパルス幅信号を同期信号生成部１１ｋに出力する。
【００８３】
一方、第２ライン目のアドレスである場合は、露光時間Ｔ１に対応するチャンネル番号１に対応したＨＳＹＮＣ信号のパルス幅「５」を選択し、該選択したパルス幅「５」を示すパルス幅信号を同期信号生成部１１ｋに出力する。
同期信号生成部１１ｋは、パルス幅「３７」を示すパルス幅信号が入力されると、パルス幅「３７」の期間を有する第１ＣＳＹＮＣ信号を生成し、該生成した第１ＣＳＹＮＣ信号を受信部２０に出力する。
【００８４】
一方、パルス幅「５」を示すパルス幅信号が入力されると、パルス幅「５」の期間を有する第１ＨＳＹＮＣ信号を生成し、該生成した第１ＨＳＹＮＣ信号を受信部２０に出力する。
また、同期信号パルス幅選択部１１ｊは、露光時間Ｔ２、Ｔ３、Ｔ４に対応するカウント値及び選択ラインのアドレス値にそれぞれ応じて、第１ライン目のアドレスであれば、露光時間Ｔ２、Ｔ３、Ｔ４にそれぞれ対応するチャンネル番号２〜４に対応したパルス幅「４１」、「４５」、「４９」を選択し、該選択したパルス幅を示すパルス幅信号を同期信号生成部１１ｋに出力する。一方、第２ライン目以降の場合は、パルス幅「９」、「１３」、「１７」を選択し、該選択したパルス幅を示すパルス幅信号を同期信号生成部１１ｋに出力する。
【００８５】
同期信号生成部１１ｋは、パルス幅「４１」、「４５」、「４９」を示すパルス幅信号に対して、これら各パルス幅の期間を有する第２〜第４ＣＳＹＮＣ信号を生成する。一方、パルス幅「９」、「１３」、「１７」を示すパルス幅信号に対して、これら各パルス幅の期間を有する第２〜第４ＨＳＹＮＣ信号を生成する。
このようにして、第１〜第４ＣＳＹＮＣ信号、第１〜第４ＨＳＹＮＣ信号及び第１〜第４Data_Enable信号は、例えば、図１０に示すように、水平期間２において、まず露光時間Ｔ１に対応するパルス幅「３７」の第１ＣＳＹＮＣ信号が出力され、その後、第１Data_Enable信号が出力される。引き続き、同じ水平期間２において、パルス幅「９」、「１３」、「１７」の順で第２〜第４ＨＳＹＮＣ信号及びこれらに対する第２〜第４Data_Enable信号が順に出力される。つまり、ＣＨ１に対応する画素信号データが第１ライン目のデータとなっている。
【００８６】
また、水平期間３において、まず露光時間Ｔ１に対応するパルス幅「５」の第１ＨＳＹＮＣ信号が出力され、その後、第１Data_Enable信号が出力される。引き続き、同じ水平期間２において、パルス幅「４１」の第２ＣＳＹＮＣ信号及び第２Data_Enable信号が出力され、続いて、パルス幅「１３」、「１７」の順で第３〜第４ＨＳＹＮＣ信号及びこれらに対する第３〜第４Data_Enable信号が出力される。つまり、ＣＨ２に対応する画素信号データが第１ライン目のデータとなっている。
【００８７】
また、水平期間４において、まず露光時間Ｔ１に対応するパルス幅「５」の第１ＨＳＹＮＣ信号及び第１Data_Enable信号が出力され、次いで、露光時間Ｔ２に対応するパルス幅「９」の第２ＨＳＹＮＣ信号及び第２Data_Enable信号が出力される。引き続き、同じ水平期間４において、パルス幅「４５」の第３ＣＳＹＮＣ信号及び第３Data_Enable信号が出力され、続いて、パルス幅「１７」の第４ＨＳＹＮＣ信号及びこれらに対する第４Data_Enable信号が出力される。つまり、ＣＨ３に対応する画素信号データが第１ライン目のデータとなっている。
【００８８】
一方、受信部２０は、撮像部１０から、共通の信号線を介して出力された第１〜第４画素信号データ、ＣＳＹＮＣ信号又はＨＳＹＮＣ信号、Data_Enable信号を受信すると、まず、カウンタ２０ａにおいて、受信したＣＳＹＮＣ信号又はＨＳＹＮＣ信号の立上がりエッジを検出し、該検出後から立ち下がりエッジを検出するまでの期間におけるクロック信号の立上がりエッジ数をカウントする。そして、該カウントによるカウント値を示すカウント信号を生成して、これをチャンネル識別部２０ｂに出力する。
【００８９】
ここで、カウンタ２０ａにおいては、クロック信号と、第１〜第４ＣＳＹＮＣ信号又は第１〜第４ＨＳＹＮＣ信号の受信タイミングによって、上記変形例１において説明したように、カウント値にずれが生じる場合がある。
従って、チャンネル識別部２０ｂは、カウンタ２０ａからのカウント信号の示すカウント値に基づき、受信したＣＳＹＮＣ信号又はＨＳＹＮＣ信号に対するチャンネル番号を識別するときに、上記変形例１と同様に、各ＣＳＹＮＣ信号とチャンネル番号に対しては、図９に示すように、カウント信号の示すカウント値が、「３６〜３９」の範囲内であればＣＨ１、「４０〜４３」の範囲内であればＣＨ２、「４４〜４７」の範囲内であればＣＨ３、「４８〜５１」の範囲内であればＣＨ４であるとそれぞれ識別する。
【００９０】
第１〜第４ＨＳＹＮＣ信号に対するカウント値とチャンネル番号に対しては、上記変形例１と同様である。
撮像部１０から受信したＣＳＹＮＣ信号又はＨＳＹＮＣ信号のチャンネル番号が識別されると、更に、チャンネル識別部２０ｂは、第１〜第４メモリ２０ｃ〜２０ｆのうち識別されたチャンネル番号に対応したメモリに対して、撮像部１０から受信した画素信号データを出力する。
【００９１】
以上、本実施の形態の撮像装置１００は、撮像部１０におけるＴＧ１１において、ＶＳＹＮＣ信号とＨＳＹＮＣ信号を混合した混合同期信号（ＣＳＹＮＣ信号）を生成し、この信号とＨＳＹＮＣ信号とを共通の信号線を介して受信部２０に出力することができる。
これにより、ＶＳＹＮＣ信号を出力する信号線を減らすことができるので、出力端子数を１つ減らすことができるので、出力端子数に制限がある場合などに有効であると共に、信号線の数や基板上のパターン数も低減できるので省スペース化することができる。
【００９２】
また、受信部２０におけるチャンネル識別部２０ｂにおいて、撮像部１０から出力される各パルス幅のＣＳＹＮＣ信号及びＨＳＹＮＣ信号に対して、これらに対応するチャンネル番号を識別する際の、カウンタ２０ａのカウント値に許容範囲を設定し、カウンタ値が許容範囲内であれば、各ＣＳＹＮＣ信号及び各ＨＳＹＮＣ信号のパルス幅に対応するチャンネル番号を識別することができる。
【００９３】
これにより、クロック信号の受信タイミングとＣＳＹＮＣ信号又はＨＳＹＮＣ信号の受信タイミングとが多少ずれた場合においても、正確にチャンネル番号を識別することができる。
上記変形例２において、ＴＧ１１におけるチャンネル番号に応じて異なるパルス幅のＣＳＹＮＣ信号及びＨＳＹＮＣ信号を出力する処理は、形態１、３、４、５、８及び９のいずれか１に記載の水平同期信号出力手段又は形態７若しくは１０に記載の水平同期信号出力ステップに対応する。
【００９４】
また、上記実施の形態において、カウンタ２０ａは、形態１、３、４及び５のいずれか１に記載のパルス幅検出手段又は形態７に記載のパルス幅検出ステップに対応し、チャンネル識別部２０ｂは、形態１、３、４及び６のいずれか１に記載の識別手段又は形態７に記載の識別ステップに対応する。
なお、上記実施の形態及び各変形例においては、露光時間Ｔ１〜Ｔ４の４種類の露光時間に対応する画素信号データを時分割で且つＣＨ１〜ＣＨ４を介して読み出し、このＣＨ１〜ＣＨ４を介して読み出される４つのデータ信号を１つの共通線で出力する構成を説明したが、これに限らず、時分割で読み出し可能な範囲内において、２種類以上３種類以下の露光時間で読み出した３種類のデータ信号を共通の信号線で出力する構成や、６種類以上の露光時間で読み出した６種類以上のデータ信号を共通の信号線で出力する構成など他の構成としても良い。
【００９５】
また、上記実施の形態及び各変形例においては、ＨＳＹＮＣ信号のパルス幅又はＣＳＹＮＣ信号のパルス幅を、図４、６、９に示す幅に設定したが、これに限らず、画素信号データの読出処理や後段の画像処理において支障をきたさない範囲内で自由な幅に設定しても良い。
また、上記各変形例においては、カウント値の許容範囲を図６や図９に示す範囲に設定したが、これに限らず、許容値の範囲をもっと広くしたり、狭くしたりしても良い。
【図面の簡単な説明】
【００９６】
【図１】本発明に係る撮像装置１００の構成を示すブロック図である。
【図２】撮像部１０の内部構成を示すブロック図である。
【図３】受信部２０の内部構成を示すブロック図である。
【図４】ＨＳＹＮＣ信号のパルス幅とチャンネル番号との関係の一例を示す図である。
【図５】（ａ）及び（ｂ）は、１水平期間における、Data_Enable信号及びＨＳＹＮＣ信号のタイミングチャートの一例を示す図である。
【図６】変形例１におけるＨＳＹＮＣ信号のパルス幅と許容範囲とチャンネル番号との関係の一例を示す図である。
【図７】（ａ）〜（ｃ）は、カウンタ２０ａにおけるクロック信号のタイミングに応じた第１ＨＳＹＮＣ信号に対するカウント数の一例を示す図である。
【図８】本変形例における撮像部１０の構成を示すブロック図である。
【図９】ＨＳＹＮＣ信号及びＣＳＹＮＣ信号のパルス幅と許容範囲とチャンネル番号との関係の一例を示す図である。
【図１０】水平期間１〜５における、ＨＳＹＮＣ信号及びＣＳＹＮＣ信号とData_Enable信号とのタイミングチャートを示す図である。
【図１１】ＤＡＴＡ信号を別々の信号線で出力する従来例を示す図である。
【図１２】ＤＡＴＡ信号を共通の信号線で出力する従来例を示す図である。
【符号の説明】
【００９７】
１００…撮像装置、１０…撮像部、１１…タイミングジェネレータ（ＴＧ）、１２…デコーダ、１３…センサ部、１４…高速ＡＤＣ、１５…セレクタ、２０…受信部、２０ａ…カウンタ、２０ｂ…チャンネル識別、２０ｃ〜２０ｆ…第１〜第４メモリ、１１ａ…基準パルス発生部、１１ｂ…基準カウンタ生成部、１１ｃ…選択ラインアドレス生成部、１１ｄ…読み出しライン選択部、１１ｅ…センサ駆動波形生成部、１１ｆ…ＡＤＣ駆動波形生成部、１１ｇ…ＡＤＣ制御部、１１ｈ…出力タイミング制御部、１１ｉ…Data_Enable信号生成部、１１ｊ…同期信号パルス幅選択部、１１ｋ…同期信号生成部
【図１】
2009021750.tif 000003
【図２】
2009021750.tif 000004
【図３】
2009021750.tif 000005
【図４】
2009021750.tif 000006
【図５】
2009021750.tif 000007
【図６】
2009021750.tif 000008
【図７】
2009021750.tif 000009
【図８】
2009021750.tif 000010
【図９】
2009021750.tif 000011
【図１０】
2009021750.tif 000012
【図１１】
2009021750.tif 000013
【図１２】
2009021750.tif 000014