(57)【要約】【課題】ブロックがメモリをアクセスする時間を精度良くモニタすることが可能な電子装置を提供する。【解決手段】ブロック起動信号が入力されてアクセスが開始される時に開始信号を出力し、ブロック終了信号が入力されてアクセスが終了する時に終了信号を出力するブロックＢＬ１と、ブロックから開始信号が出力されてから終了信号が出力されるまでのアクセス時間をカウントしてカウント結果を出力するカウンタ回路ＣＴ１とを備えることを特徴とする。【選択図】図１
2009169665.tif 000002
【特許請求の範囲】
【請求項１】
ブロック起動信号が入力されてアクセスが開始される時に開始信号を出力し、ブロック終了信号が入力されて前記アクセスが終了する時に終了信号を出力するブロックと、
前記ブロックから前記開始信号が出力されてから前記終了信号が出力されるまでのアクセス時間を計測して計測結果を出力する計測回路と、
を備えることを特徴とする電子装置。
【請求項２】
前記ブロックから出力された、前記開始信号及び前記終了信号と、さらに前記ブロックの動作状態を示すブロック動作状態フラグとを与えられ、前記開始信号を与えられた以降の前記ブロック動作状態フラグ、あるいは前記開始信号を与えられてから前記終了信号が与えられるまでの間の前記ブロック動作状態フラグを格納する状態格納レジスタをさらに備えることを特徴とする請求項１記載の電子装置。
【請求項３】
前記ブロックを複数備えており、
前記計測回路を、各々の前記ブロックに対応して同数備えており、
各々の前記ブロックは、それぞれがいずれのブロックであるかを示すブロック識別信号を出力するブロック識別信号発生部を有しており、
各々の前記ブロックは、前記ブロック識別信号を含めて前記開始信号、前記終了信号をそれぞれ出力し、
各々の前記計測回路は、各々の前記ブロックから出力された前記ブロック識別信号を含む前記開始信号、前記終了信号を与えられて、各々の前記ブロック毎に前記アクセス時間を計測して前記計測結果を出力することを特徴とする請求項１又は２記載の電子装置。
【請求項４】
前記ブロックを複数備えており、
前記計測回路を前記ブロック間で共有するように少なくとも１つ備えており、
各々の前記ブロックは、それぞれがいずれのブロックであるかを示すブロック識別信号を出力するブロック識別信号発生部を有しており、
各々の前記ブロックは、前記ブロック識別信号を含めて前記開始信号、前記終了信号をそれぞれ出力し、
前記計測回路は、各々の前記ブロックから出力された前記ブロック識別信号を含む前記開始信号、前記終了信号を与えられて、各々の前記ブロック毎に前記アクセス時間を計測して前記計測結果を出力することを特徴とする請求項１又は２記載の電子装置。
【請求項５】
前記計測回路から出力された前記計測結果を与えられ、第１のセレクタ制御信号を与えられて第１の端子から外部に出力し、又は第２の端子から出力する第１のセレクタ回路と、
前記第２の端子から出力された前記計測結果を与えられ、第２のセレクタ制御信号を与えられて前記計測結果及び書き込み信号、又は読み出し信号を出力する第２のセレクタ回路と、
前記第２のセレクタ回路から、前記計測結果及び前記書き込み信号を与えられて前記計測結果を格納し、前記読み出し信号を与えられて格納した前記計測結果を読み出すメモリと、
をさらに備えることを特徴とする請求項１乃至４のいずれか一に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関する。
【背景技術】
【０００２】
マイクロコンピュータ等の電子装置には複数のブロックが含まれており、一般にアクセス頻度が高いブロックは故障率が高くなる傾向にあることが知られている。テストプログラムの内容やシミュレーション等を行うことにより、各ブロックへのアクセス時間をある程度推測することは可能である。
【０００３】
後述する特許文献１では、キャッシュブロック等の特定のブロックへのアクセスをカウントする技術について記載されている。
【０００４】
しかし、限られたテスト時間の中で効率よく、多機能化され複雑になっているブロック動作環境下において、正確なアクセス時間を確認することは従来困難であった。
【０００５】
以下に、従来の特定ブロックへのアクセスの検出に関する発明を開示した文献名を記載する。
【特許文献１】特開２００４−２５９１０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、ブロックへのアクセス時間を簡易な回路構成で高精度で検出し、動作状況を効率良く正確に把握することが可能な電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様による電子装置は、ブロック起動信号が入力されてアクセスが開始される時に開始信号を出力し、ブロック終了信号が入力されて前記アクセスが終了する時に終了信号を出力するブロックと、前記ブロックから前記開始信号が出力されてから前記終了信号が出力されるまでのアクセス時間を計測して計測結果を出力する計測回路とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明の電子装置によれば、ブロックへのアクセス時間を簡易な回路構成で高精度で検出し、動作状況を効率良く正確に把握することが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照して説明する。
【００１０】
（１）実施の形態１
本発明の実施の形態１による電子装置について、その構成を示した図１を参照して説明する。
【００１１】
本実施の形態１による電子装置は、例えばマイクロコンピュータ等の電子装置内に設けられ所定のインテリジェント機能を有するブロック（Interectual Property、以下ＩＰと称する）ＢＬ１、テストブロック選択回路ＴＳ１、状態格納レジスタＲＧ１、計測回路、例えばカウンタ回路ＣＴ１、セレクタ回路ＳＬ１及びＳＬ２、メモリＭＭ１を備えている。
【００１２】
テストブロック選択回路ＴＳ１が、テスト対象となるブロックの選択を制御する選択制御信号を与えられ、選択したブロックＢＬ１にテストブロック選択信号を出力する。
【００１３】
テストブロック選択信号を入力されたブロックＢＬ１は、テストの開始／終了を認識するためのテストモード開始／終了信号に相当するブロック起動／停止信号を与えられて入力する。このブロック起動信号が与えられた時点、例えば外部の所定回路からブロックＢＬ１をアクセスするためのアドレスが与えられた時から、図示されていない外部の所定の回路からブロックＢＬ１へのアクセスが開始され、ブロック停止信号が与えられた時点、例えばブロックＢＬ１へのアクセスが終了することを示す終了アドレスが与えられた時でアクセスが終了する。
【００１４】
ブロックＢＬ１がブロック起動信号を入力すると、アクセスが開始されたことを示す開始信号を出力し、ブロック停止信号を入力すると、アクセスが終了したことを示す終了信号を出力する。これらの開始信号と終了信号はカウンタ回路ＣＴ１と状態格納レジスタＲＧ１とに与えられる。
【００１５】
カウンタ回路ＣＴ１は、図示されていないクロック回路からクロックＣＬＫを与えられ、開始信号を与えられた時にカウンタ値を初期化し、その直後のクロックのエッジでクロック数のカウントを開始し、終了信号を与えられた時にカウントを停止し、その間にカウントしたクロック数をアクセス時間としてセレクタ回路ＳＬ１に出力する。
【００１６】
状態格納レジスタＲＧ１は、開始信号と終了信号とを与えられて格納する。さらに状態格納レジスタＲＧ１は、ブロックＢＬ１からこのブロックの動作状態を示すブロック動作状態フラグを与えられて格納する。ブロック動作状態フラグは、例えば正常動作又は異常動作のいずれかを示す情報を有している。
【００１７】
カウンタ回路ＣＴ１から出力されたカウント数がセレクタ回路ＳＬ１に出力され、さらにセレクタ回路ＳＬ１にはセレクタ制御信号が与えられて、モニタ用に外部への出力又はセレクタ回路ＳＬ２への出力が切り替わる。
【００１８】
セレクタ回路ＳＬ１から外部への出力が選択された時は、ブロックＢＬ１へのアクセス時間がモニタされる。セレクタ回路ＳＬ１からセレクタ回路ＳＬ２への出力が選択された時は、メモリＭＭ１へのカウント数の書き込みに用いられる。
【００１９】
一方、状態格納レジスタＲＧ１には、上述したようにブロックＢＬ１から開始信号、終了信号、ブロック動作状態フラグが与えられて、ブロックＢＬ１へのアクセス時間並びにブロックＢＬ１の動作状態（正常／異常等）が格納されている。これにより、サンプリング信号として、例えば開始信号から終了信号までの間、あるいは開始信号を与えられた以降の期間等におけるブロックＢＬ１の動作状態を格納することができる。
【００２０】
状態格納レジスタＲＧ１からは、ブロック動作状態フラグが出力されてセレクタ回路ＳＬ２に与えられる。セレクタ回路ＳＬ２にはセレクタ制御信号が与えられ、セレクタ回路ＳＬ１から出力されたカウント数、あるいは状態格納レジスタＲＧ１から出力されたブロック動作状態フラグのいずれかを切り替えてメモリＭＭ１に出力する。
【００２１】
セレクタ回路ＳＬ１からの出力が選択された時は、カウント数がメモリＭＭ１に与えられ、状態格納レジスタＲＧ１からの出力が選択された時は、ブロック動作状態フラグがメモリＭＭ１に与えられる。セレクタ回路ＳＬ２から書き込み信号がメモリＭＭ１に出力され、カウント数又はブロック動作状態フラグがメモリＭＭ１に書き込まれる。セレクタ回路ＳＬ２から読み出し信号がメモリＭＭ１に出力された時は、メモリＭＭ１に書き込まれたカウント数又は動作状態フラグが逐次読み出されて外部に出力される。
【００２２】
尚、カウンタ回路ＣＴ１により得られたカウント数を外部に出力し直接モニタを行うのみである場合は、メモリＭＭ１への書き込みは不要である。この場合は、ブロックＢＬ１、テスト選択回路ＴＳ１、カウンタ回路ＣＴ１及びセレクタ回路ＳＬ１を備えていればよく、状態格納レジスタＲＧ１、セレクタ回路ＳＬ２は不要である。尚、メモリＭＭ１は、テストモードにおいてカウント数の格納に関しては不要であるが、通常動作モードにおいて図示されていない回路からデータが与えられて書き込み／読み出しが行われる場合には設けられることになる。
【００２３】
本実施の形態１によれば、ブロックＢＬ１へのアクセス時間を簡易な回路構成で高精度で検出し、またブロック動作状態フラグを格納し読み出すことにより、ブロックＢＬ１の動作状況を正確に把握することが可能である。
【００２４】
ここで、メモリＭＭ１を不揮発性半導体記憶装置、あるいは電源バックアップ機能付ＳＲＡＭ（Static Random Access Memory）等で構成することにより、格納したデータを不揮発性の状態で保持することができる。このため、テスト中のみならず、テストが終了し長時間が経過した後であってもアクセスの履歴や動作状態を確認することが可能である。
【００２５】
（２）実施の形態２
本発明の実施の形態２による電子装置について、その構成を示した図２を参照して説明する。
【００２６】
本実施の形態２は上記実施の形態１と比較し、上記実施の形態１における計測回路であるカウンタ回路ＣＴ１をタイマ回路ＴＭ１に置き換えた点で相違する。他の構成要素は上記実施の形態１と同様であり、説明を省略する。
【００２７】
タイマ回路ＴＭ１に、ブロックＢＬ１から開始信号、終了信号が出力され、クロックＣＬＫが入力される。タイマ回路ＴＭ１は開始信号が入力された時からクロックＣＬＫに基づいて時間計測を開始し、終了時間が入力された時点で計測を終了してアクセス時間を出力する。
【００２８】
タイマ回路ＴＭ１から出力されたアクセス時間がセレクタ回路ＳＬ１に与えられ、セレクタ制御信号に基づいて外部にモニタ出力し、あるいはセレクタ回路ＳＬ２に出力してメモリＭＭ１に書き込みを行う。
【００２９】
さらに、タイマ回路ＴＭ１から例えば所定周期毎にブロックＢＬ１の動作状態を格納させるためのトリガ信号がブロックＢＬ１に出力される。このトリガ信号が出力されると、ブロックＢＬ１の正常又は異常等を示すブロック動作状態フラグがブロックＢＬ１から出力されて状態格納レジスタＲＧ１に格納される。
【００３０】
タイマ回路から出力されたアクセス時間はセレクタ回路ＳＬ１に与えられ、上記実施の形態１と同様にセレクタ制御信号に応じて外部にモニタ出力され、あるいはセレクタ回路ＳＬ２に与えられる。セレクタ回路ＳＬ２に与えられたセレクタ制御信号により、書き込み信号がメモリＭＭ１に与えられた時はメモリＭＭ１に格納され、読み出し信号が与えられた時は読み出される。
【００３１】
また、状態格納レジスタＲＧ１から出力されたブロック動作状態フラグは、セレクタ回路ＳＬ２を介して同様にメモリＭＭ１に格納され、あるいは格納されたブロック動作状態フラグが読み出されて外部に出力される。これにより、ブロックＢＬ１へのアクセス時間並びにブロックＢＬ１の動作状態をモニタすることができる。
【００３２】
上記実施の形態１と同様に、メモリＭＭ１を不揮発性半導体記憶装置や電源バックアップ機能付ＳＲＡＭ等で構成してもよい。
【００３３】
（３）実施の形態３
本発明の実施の形態３による電子装置の構成を図３に示す。本実施の形態３は、上記実施の形態１と比較しテスト選択回路を備えておらず、ブロックＢＬ１１がブロック識別（Identification、以下ＩＤと略す）信号発生部ＩＤＧ１１を含んでいる点で相違する。ここで、ブロックＢＬ１１、カウンタ回路ＣＴ１はそれぞれ１個ずつ設けられている。
【００３４】
先ず上記実施の形態１と同様に、ブロックＢＬ１１にテストモード開始信号に相当するとともにアクセスの開始を示すブロック起動信号が入力されると、開始信号がカウンタ回路ＣＴ１に出力され、カウント値が初期化されて、クロックＣＬＫに基づいてクロック数のカウント動作が開始される。ブロックＢＬ１１にブロック停止信号が与えられ終了信号が出力されるとカウント動作が停止され、カウント動作の結果としてカウント値がセレクタ回路ＳＬ１に出力される。ここで、開始信号、終了信号にはそれぞれブロックＢＬ１を識別するためのブロック識別信号が付加されている。
【００３５】
セレクタ回路ＳＬ１からカウント値を外部に出力し、あるいはセレクタ回路ＳＬ２を介してメモリＭＭ１に書き込む動作は上記実施の形態１、２と同様である。これにより、ブロックＢＬ１１へのアクセス時間をモニタ出力し、あるいはメモリＭＭ１に一旦格納した後読み出して出力することができる。
【００３６】
またブロックＢＬ１１から出力された開始信号、終了信号、ブロック動作状態フラグが状態格納レジスタＲＧ１１にも与えられて格納されてセレクタＳＬ２２に出力され、メモリＭＭ１に格納された後、読み出される。
【００３７】
ここで、メモリＭＭ１を不揮発性半導体記憶装置、あるいは電源バックアップ機能付ＳＲＡＭ（Static Random Access Memory）等で構成することにより、格納したデータを不揮発性の状態で保持することができる。このため、テスト中のみならず、テストが終了し長時間が経過した後であってもアクセスの履歴を確認することが可能である。
【００３８】
また上記実施の形態１、２と同様に、メモリＭＭ１を不揮発性半導体記憶装置や電源バックアップ機能付ＳＲＡＭ等で構成することも可能である。
【００３９】
（４）実施の形態４
本発明の実施の形態４による電子装置について、その構成を示した図４を用いて説明する。
【００４０】
上記実施の形態３では、ブロック識別信号発生部ＩＤＧ１１を有するブロックＢＬ１１とカウンタ回路ＣＴ１とが一組備えられている。これに対し本実施の形態４では、ブロック識別信号発生部ＩＤＧ１１を有するブロックＢＬ１１とカウンタ回路ＣＴ１１、ブロック識別信号発生部ＩＤＧ１２を有するブロックＢＬ１２とカウンタ回路ＣＴ１２とで複数組備えられている点で相違する。尚、ブロックとカウンタ回路とは、２組に限らず３組以上であっても同様に本実施の形態４を適用することができる。
【００４１】
ブロックＢＬ１１にテストモード開始信号に相当すると共にアクセスの開始を意味するブロック起動信号が入力されると、開始信号がカウンタ回路ＣＴ１１に出力され、カウント値が初期化されてクロックＣＬＫをカウントする動作が開始される。ブロックＢＬ１１にブロック停止信号が入力されてアクセスが終了し終了信号が出力されるとカウント動作が停止され、カウント値がセレクタ回路ＳＬ１に出力される。同様に、ブロックＢＬ１２にブロック起動信号が入力され、開始信号がカウンタ回路ＣＴ１２に出力されてカウント値が初期化されカウント動作が開始される。ブロックＢＬ１２から終了信号が出力されるとカウント動作が停止され、カウント値がセレクタ回路ＳＬ１に出力される。開始信号、終了信号には、ブロックＢＬ１１、ＢＬ１２をそれぞれ識別するためのブロック識別信号が付加されている。
【００４２】
セレクタ制御信号に応じて、セレクタ回路ＳＬ１からブロックＢＬ１１又はＢＬ１２のアクセス時間のカウント数を外部に出力し、あるいはメモリＭＭ１に書き込むためセレクタ回路ＳＬ２に出力する。これにより、ブロックＢＬ１１、ＢＬ１２へのそれぞれのアクセス時間に関するカウント数をモニタ出力し、あるいはメモリＭＭ１に一旦格納した後、読み出して出力することができる。
【００４３】
ブロックＢＬ１１、ＢＬ１２からそれぞれ出力された開始信号、終了信号、ブロック動作状態フラグは状態格納レジスタＲＧ１１に与えられて格納され、それぞれのブロック動作状態フラグがセレクタＳＬ２２に出力されて、メモリＭＭ１に格納された後、読み出される。
【００４４】
上記実施の形態１〜３と同様に、メモリＭＭ１を不揮発性半導体記憶装置あるいは電源バックアップ機能付ＳＲＡＭ等で構成することで、格納したデータを不揮発性の状態で保持することができる。
【００４５】
本実施の形態４によれば、複数のブロックＢＬ１１、ＢＬ１２へのアクセス時間の履歴を、各ブロックＢＬ１１、ＢＬ１２に対応して設けられたカウンタ回路ＣＴ１１、ＣＴ１２によりカウントすることでモニタすることが可能である。
【００４６】
（５）実施の形態５
本発明の実施の形態５による電子装置について図５を参照して説明する。
【００４７】
上記実施の形態４では、複数のブロックＢＬ２１、ＢＬ２２に対応して複数のカウンタ回路ＣＴ１１、ＣＴ１２が設けられており、それぞれ独立してカウント動作が行われる。
【００４８】
これに対し本実施の形態５では、複数のブロックＢＬ２１、ＢＬ２２に共通に１個のカウンタ回路が設けられている。各ブロックＢＬ２１、ＢＬ２２から出力される開始信号、終了信号にはそれぞれブロックを識別するためのブロック識別信号が付加されている。このため、他のブロックと混同されることなく各ブロックＢＬ２１、ＢＬ２２へのアクセス時間をカウントしモニタすることが可能である。
【００４９】
尚、本実施の形態５ではブロックが２個の場合を例に示したが、３個以上設けられている場合にも同様に本実施の形態５を適用することができる。
【００５０】
上記実施の形態１〜５によれば、マイクロコンピュータ等の電子装置に搭載されている各ブロックへのアクセス時間を格納し外部に出力してモニタすることで、各ブロックへのアクセス状況さらには動作状態を的確に確認することができる。これにより、電子装置内のブロックの活性化比率を容易に確認することができるため、いずれかのブロックに故障が発生した際に各ブロック部への活性化比率を容易に変更することができる。
【００５１】
また、故障が発生する前の段階においても、効率良く短いテスト時間で初期不良を起こす可能性のある電子装置を取り除くことができる。あるいはまた、市場等において不良発生した場合にもアクセス時間を確認し不良解析に活用することができる。
【００５２】
上記実施の形態はいずれも一例であって、本発明の技術的範囲内において様々に変形することが可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１による電子装置の構成を示すブロック図。
【図２】本発明の実施の形態２による電子装置の構成を示すブロック図。
【図３】本発明の実施の形態３による電子装置の構成を示すブロック図。
【図４】本発明の実施の形態４による電子装置の構成を示すブロック図。
【図５】本発明の実施の形態５による電子装置の構成を示すブロック図。
【符号の説明】
【００５４】
ＢＬ１、ＢＬ１１、ＢＬ１２  ブロック
ＩＤＧ、ＩＤＧ１１、ＩＤＧ１２  ブロック識別信号発生部
ＣＴ１、ＣＴ１１、ＣＴ１２  カウンタ回路
ＲＧ１、ＲＧ１１  状態格納レジスタ
ＳＬ１、ＳＬ２  セレクタ回路
ＭＭ１  メモリ
ＴＭ１  タイマ回路
【図１】
2009169665.tif 000003
【図２】
2009169665.tif 000004
【図３】
2009169665.tif 000005
【図４】
2009169665.tif 000006
【図５】
2009169665.tif 000007