(57)【要約】【課題】デジタル機器の記憶部の記憶領域の容量を小さくすることができるデジタル機器、プログラム及びデジタル機器の制御方法を提供する。【解決手段】本発明のデジタル機器は、第１の記憶領域と第２の記憶領域とを有する記憶部と、第１の記憶領域と第２の記憶領域のいずれに書き込むデータであるかを判定する判定部と、前記第１の記憶領域にデータを書き込んだ回数を計数する第１の計数部と、前記第２の記憶領域にデータを書き込んだ回数を計数する第２の計数部と、前記第１の計数部が計数する回数が所定回数を超えた場合に前記第１の記憶領域へのデータの書き込みを停止する第１の書込部と、前記第２の計数部が計数する回数が所定回数を超えた場合であっても前記第２の記憶領域へのデータの書き込みを継続する第２の書込部とを備える。【選択図】図５
2009265816.tif 000002
【特許請求の範囲】
【請求項１】
第１の記憶領域と第２の記憶領域とを有する記憶部と、
第１の記憶領域と第２の記憶領域のいずれに書き込むデータであるかを判定する判定部と、
前記第１の記憶領域にデータを書き込んだ回数を計数する第１の計数部と、
前記第２の記憶領域にデータを書き込んだ回数を計数する第２の計数部と、
前記第１の計数部が計数する回数が所定回数を超えた場合に前記第１の記憶領域へのデータの書き込みを停止する第１の書込部と、
前記第２の計数部が計数する回数が所定回数を超えた場合であっても前記第２の記憶領域へのデータの書き込みを継続する第２の書込部と、
を備えることを特徴とするデジタル機器。
【請求項２】
圧縮符号化された映像信号、圧縮符号化された音声信号およびデータを多重化した多重化信号を受信する受信部と、
前記デジタル機器の起動時、前記記憶部に書き込まれた電子番組ガイドのデータをテレビジョン映像に変換して表示する表示部とを備え、
前記第１の書込部又は前記第２の書込部は、前記受信部が受信した前記多重化信号から電子番組ガイドのデータを分離して、前記記憶部の第１の記憶領域又は第２の記憶領域に書き込むことを特徴とする請求項１に記載のデジタル機器。
【請求項３】
前記表示部は、前記第２の計数部が計数する回数が所定回数を超えた場合に、前記第２の記憶領域へのデータの書き込み回数が所定回数を超えたことを表示することを特徴とする請求項２に記載のデジタル機器。
【請求項４】
前記記憶部は、フラッシュメモリであることを特徴とする請求項１に記載のデジタル機器。
【請求項５】
前記デジタル機器は、パソコン、デジタルカメラ、携帯電話、デジタル放送受信機のいずれかであることを特徴とする請求項１に記載のデジタル機器。
【請求項６】
第１の記憶領域と第２の記憶領域とを有する記憶部を備えるデジタル機器のコンピュータを、
第１の記憶領域と第２の記憶領域のいずれに書き込むデータであるかを判定する判定手段と、
前記第１の記憶領域にデータを書き込んだ回数を計数する第１の計数手段と、
前記第２の記憶領域にデータを書き込んだ回数を計数する第２の計数手段と、
前記第１の計数手段が計数する回数が所定回数を超えた場合に前記第１の記憶領域へのデータの書き込みを停止する第１の書込手段と、
前記第２の計数手段が計数する回数が所定回数を超えた場合であっても前記第２の記憶領域へのデータの書き込みを継続する第２の書込手段として機能させるためのプログラム。
【請求項７】
第１の記憶領域と第２の記憶領域とを有する記憶部を備えるデジタル機器の制御方法であって、
第１の記憶領域と第２の記憶領域のいずれに書き込むデータであるかを判定する判定過程と、
前記第１の記憶領域にデータを書き込んだ回数を計数する第１の計数過程と、
前記第２の記憶領域にデータを書き込んだ回数を計数する第２の計数過程と、
前記第１の計数過程で計数する回数が所定回数を超えた場合に前記第１の記憶領域へのデータの書き込みを停止する第１の書込過程と、
前記第２の計数過程で計数する回数が所定回数を超えた場合であっても前記第２の記憶領域へのデータの書き込みを継続する第２の書込過程と、
を有することを特徴とするデジタル機器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル機器、プログラム及びデジタル機器の制御方法に関する。
【背景技術】
【０００２】
近年、半導体製造技術の進歩により、フラッシュメモリなどの不揮発性メモリの大容量化に伴い、パソコン、デジタルカメラ、携帯電話、デジタル放送受信機などのデジタル機器の記録媒体として急速に普及している。
この不揮発性メモリは電源を切っても記憶内容を保持するという本来の機能の反面、保持データを書換えるとその保持データが存在するブロックのメモリセルが少しずつ劣化する特性がある。これは、例えば、保持データを書換えると不揮発性メモリを構成する酸化膜に電流が流れ、その酸化膜が少しずつ劣化していくことなど記憶装置そのものの物理的な特性に起因する。
【０００３】
従来この様な不揮発性メモリの寿命を延ばすため、同一のブロックに集中させないで、書換えるブロックを分散させる方法がある（ウェアレベリングとも称する）。ウェアレベリングの従来技術としては、例えば、特許文献１が知られている。
一般にウェアレベリングの方法は複数あり、不揮発性メモリにアクセスする際の物理アドレスをアドレス変換テーブルを用いた論理アドレスに変換した論理アドレスを使用し、この論理アドレスで間接的に不揮発性メモリにアクセスし、そのアクセスする際のアドレス変換の仕組みに、過去の物理アドレス履歴に基づいて、アクセス頻度が少ないアドレスを出力させ、特定のブロックに集中させない方法等がある。
【０００４】
図２０は、従来から知られているＮＶＲＡＭ（Ｎｏｎ  Ｖｏｌａｔｉｌｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：不揮発性メモリ）を搭載したデジタル機器１００の構成を示したブロック図である。ここでは説明の簡略化のため、ウェアレベリングに関係するもののみの構成を示す。
このデジタル機器１００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央演算処理装置）・１０１、メインメモリ１０２、ＮＶＲＡＭ・１０３、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ：ハードディスクドライブ）・１０４、システムバス１０５を備えている。
【０００５】
ＣＰＵ・１０１は、デジタル機器１００の全体の制御を行うデバイスである。
メインメモリ１０２は、ＣＰＵ・１０１の動作のためのメインメモリである。
ＮＶＲＡＭ・１０３は、ブロック単位で消去、書込みを行うＮｏｒ型またはＮａｎｄ型のフラッシュメモリデバイスであり、読込みに関しては１アドレス単位である。ここで１ブロック単位はフラッシュメモリデバイスにより数種類のものがある。すなわち、１ブロック単位としては、１Ｋバイトや４Ｋバイトなどのものがある。
ＨＤＤ・１０４は、磁気的に記録を行うハードディスクなどの記録装置である。
【０００６】
ＮＶＲＡＭ・１０３は、システムバス１０５を介して、ＣＰＵ・１０１に接続されている。ＣＰＵ・１０１のＮＶＲＡＭ・１０３へのアクセスはウェアレベリング処理モジュール２００のインタフェースを介して行う。
【０００７】
図２１は、従来から知られているデジタル機器１００のＮＶＲＡＭ・１０３にアクセスするウェアレベリング処理モジュール２００の説明図である。
ウェアレベリング処理モジュール２００は、４つのインタフェース（初期化、消去、読込み、書込み）をＣＰＵ・１０１に提供し、ウェアレベリング処理モジュール２００内部では、アドレス変換テーブル２０１の管理およびＮＶＲＡＭ・１０３へのアクセスを行う。
次にＣＰＵ・１０１が、ウェアレベリング処理モジュール２００介して、ＮＶＲＡＭ・１０３にアクセスする方法を簡単に説明する。まず、ウェアレベリング処理モジュール２００を使用する場合、初期化を行う。
【０００８】
ウェアレベリング処理モジュール２００は、アドレス変換テーブル２０１、インタフェース２０２および書換制限値２０３からなる。書換制限値２０３は、ＮＶＲＡＭ・１０３のデバイス固有の書換え回数の上限値を保持するもので、ＨＤＤ・１０４に記録されている。
【０００９】
図２２は、従来から知られているアドレス変換テーブル２０１の構造を示す図である。アドレス変換テーブル２０１は、物理ブロックアドレス記憶領域３０１、論理ブロックアドレス記憶領域３０２および書換え回数記憶領域３０３から構成され、アドレス変換テーブル２０１は、ＨＤＤ・１０４に記録されている。
【００１０】
なお、初期化の処理なしで、消去、読込みおよび書込みを行うと異常状態になる。消去は、論理ブロックアドレスの入力に基づいて、その論理ブロックアドレスが示すＮＶＲＡＭ・１０３の物理ブロックの内容を消去する。
なお、書込みされていない論理ブロックアドレスに入力を行うと異常状態になる。読込みの処理では、論理ブロックアドレスが入力された場合に、その論理ブロックアドレスが示すＮＶＲＡＭ・１０３の物理ブロックの内容を出力する。なお、書込みされていない論理ブロックアドレスを入力しての読込みの処理は、異常状態を返す結果となる。
書込みの処理では、論理ブロックアドレスと書込むブロックデータを入力として、その論理ブロックアドレスが示すＮＶＲＡＭ・１０３の物理ブロックアドレスにブロックデータを書込む。なお、消去されていない論理ブロックアドレスに対して入力を行うと、異常状態を返す結果となる。
【特許文献１】米国特許第５４０４４８５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来の技術による不揮発性メモリを備えたデジタル機器では、デジタル機器自身の製品寿命と不揮発性メモリの書換え回数を考慮し、デジタル機器のシステム設計がなされているが、書換え回数制限がある不揮発性メモリ１個で、ウェアレベリング処理を施して管理する場合、全てのデータの書換え回数を保証するため、不揮発性メモリの総ブロックサイズが大きくなるという問題があった。つまり、デジタル機器の記憶部の記憶領域の容量が大きくなるという問題があった。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、その目的は、デジタル機器の記憶部の記憶領域の容量を小さくすることができるデジタル機器、プログラム及びデジタル機器の制御方法を提供することにある。
【課題を解決するための手段】
【００１３】
（１）  本発明は、上記課題を解決するためになされたもので、本発明の一態様によるデジタル機器は、第１の記憶領域と第２の記憶領域とを有する記憶部と、第１の記憶領域と第２の記憶領域のいずれに書き込むデータであるかを判定する判定部と、前記第１の記憶領域にデータを書き込んだ回数を計数する第１の計数部と、前記第２の記憶領域にデータを書き込んだ回数を計数する第２の計数部と、前記第１の計数部が計数する回数が所定回数を超えた場合に前記第１の記憶領域へのデータの書き込みを停止する第１の書込部と、前記第２の計数部が計数する回数が所定回数を超えた場合であっても前記第２の記憶領域へのデータの書き込みを継続する第２の書込部とを備える。
本発明では、第１の記憶領域と第２の記憶領域のいずれに書き込むデータであるかを判定部が判定し、第１の記憶領域にデータを書き込んだ回数を第１の計数部が計数し、第２の記憶領域にデータを書き込んだ回数を第２の計数部が計数し、第１の計数部が計数する回数が所定回数を超えた場合に第１の記憶領域へのデータの書き込みを第１の書込部が停止し、第２の計数部が計数する回数が所定回数を超えた場合であっても第２の記憶領域へのデータの書き込みを第２の書込部が継続するようにした。
よって、デジタル機器の動作に影響を与えるデータ（例えば、番組の開始時間や継続時間）を第１の記憶領域に記録し、デジタル機器の動作に影響を与えないデータ（例えば、出演者名などの番組記述）を第２の記憶領域に記録することにより、第２の記憶領域へのデータの書き込み回数が所定回数を超えた場合であっても、第２の記憶領域へのデータの書き込みを継続することができる。例えば、第２の記憶領域への書き込み回数が所定回数を超えてデータを書き込めなくなって第２の記憶領域に書き込むデータが消失したとしても、番組の録画を行うことは可能であるため、つまり、デジタル機器の動作に影響を与えないため、第２の記憶領域へのデータの書き込みを継続することができる。
このため、第２に記憶領域の容量を小さくすることができ、その結果として、デジタル機器の記憶部の記憶領域の容量を小さくすることができる。
【００１４】
（２）  また、本発明の一態様によるデジタル機器は、圧縮符号化された映像信号、圧縮符号化された音声信号およびデータを多重化した多重化信号を受信する受信部と、前記デジタル機器の起動時、前記記憶部に書き込まれた電子番組ガイドのデータをテレビジョン映像に変換して表示する表示部とを備え、前記第１の書込部又は前記第２の書込部は、前記受信部が受信した前記多重化信号から電子番組ガイドのデータを分離して、前記記憶部の第１の記憶領域又は第２の記憶領域に書き込む。
【００１５】
（３）  また、本発明の一態様によるデジタル機器の前記表示部は、前記第２の計数部が計数する回数が所定回数を超えた場合に、前記第２の記憶領域へのデータの書き込み回数が所定回数を超えたことを表示する。
本発明では、第２の計数部が計数する回数が所定回数を超えた場合に、第２の記憶領域へのデータの書き込み回数が所定回数を超えたことを表示部が表示するようにしたため、デジタル機器の視聴者は、第２の記憶領域への書き込み回数が所定回数を超えたことを知ることができる。
【００１６】
（４）  また、本発明の一態様によるデジタル機器の前記記憶部は、フラッシュメモリである。
【００１７】
（５）  また、本発明の一態様によるデジタル機器は、パソコン、デジタルカメラ、携帯電話、デジタル放送受信機のいずれかである。
【００１８】
（６）  また、本発明の一態様によるプログラムは、第１の記憶領域と第２の記憶領域とを有する記憶部を備えるデジタル機器のコンピュータを、第１の記憶領域と第２の記憶領域のいずれに書き込むデータであるかを判定する判定手段と、前記第１の記憶領域にデータを書き込んだ回数を計数する第１の計数手段と、前記第２の記憶領域にデータを書き込んだ回数を計数する第２の計数手段と、前記第１の計数手段が計数する回数が所定回数を超えた場合に前記第１の記憶領域へのデータの書き込みを停止する第１の書込手段と、前記第２の計数手段が計数する回数が所定回数を超えた場合であっても前記第２の記憶領域へのデータの書き込みを継続する第２の書込手段として機能させる。
【００１９】
（７）  また、本発明の一態様によるデジタル機器の制御方法は、第１の記憶領域と第２の記憶領域とを有する記憶部を備えるデジタル機器の制御方法であって、第１の記憶領域と第２の記憶領域のいずれに書き込むデータであるかを判定する判定過程と、前記第１の記憶領域にデータを書き込んだ回数を計数する第１の計数過程と、前記第２の記憶領域にデータを書き込んだ回数を計数する第２の計数過程と、前記第１の計数過程で計数する回数が所定回数を超えた場合に前記第１の記憶領域へのデータの書き込みを停止する第１の書込過程と、前記第２の計数過程で計数する回数が所定回数を超えた場合であっても前記第２の記憶領域へのデータの書き込みを継続する第２の書込過程とを有する。
【発明の効果】
【００２０】
本発明のデジタル機器、プログラム及びデジタル機器の制御方法では、デジタル機器の記憶部の記憶領域の容量を小さくすることができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照し、本発明の実施形態について説明する。
図１は、本発明の実施形態によるデジタル放送受信機９００の構成を示すブロック図である。なお、ここでは、本発明をデジタル放送受信機に適用する場合について説明するが、これに限定されるものではなく、パソコン、デジタルカメラ、携帯電話などのその他のデジタル機器に適用しても良い。
このデジタル放送受信機９００は、ＣＰＵ・９０１、メインメモリ９０２、ＮＶＲＡＭ・９０３、ＨＤＤ・９０４、システムバス９０５、チューナ９０６、ＴＳ（Ｔｒａｎｓｐｏｒｔ  Ｓｔｒｅａｍ：トランスポートストリーム）処理部９０７、映像デコーダ９０８、データ処理部９０９、音声デコーダ９１０、フレームメモリ９１１、映像出力部９１２、音声出力部９１３、アンテナ９１４を備えている。
ここで、ＮＶＲＡＭ・９０３はフラッシュメモリデバイスなどの不揮発性メモリを指し、ＨＤＤ・９０４はハードディスクなどの外部記憶装置を指す。
【００２２】
まず、デジタル放送受信機９００がデジタル放送を受信し、デレビジョン映像を出力する過程を説明する。デジタル変調方式で変調されたデジタル放送信号は、アンテナ９１４を介してチューナ９０６へ出力される。
チューナ９０６では、所定のデジタル放送信号を復調し、次にＭＰＥＧ２（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ  ｐｈａｓｅ  ２：エムペグツー）−トランスポートストリーム（ＭＰＥＧ２−ＴＳ信号とも称する）のデジタル信号としてＴＳ処理部９０７へ出力する。
【００２３】
ここでＭＰＥＧ２−ＴＳ信号には、圧縮符号化された映像、圧縮符号化された音声およびデータが多重化されている。
ＴＳ処理部９０７では、ＭＰＥＧ２−ＴＳ信号から圧縮符号化された映像、圧縮符号化された音声およびデータを分離し、圧縮符号化された映像を映像デコーダ９０８へ、データをデータ処理部９０９へ、圧縮符号化された音声を音声デコーダ９１０へ出力する。
映像デコーダ９０８では、圧縮符号化された映像を復号し、映像データとしてフレームメモリ９１１に書き出す。データ処理部９０９では、データから映像のための付加情報（字幕など）を取り出し、フレームメモリ９１１に書き出す。
音声デコーダ９１０では、圧縮符号化された音声を復号し、音声出力部９１３へ出力する。
【００２４】
映像出力部９１２は、フレームメモリ９１１の映像および映像のための付加情報をＣＰＵ・９０１の制御で、テレビジョン映像に合成して表示部へ外部出力する。
音声出力部９１３は、ＣＰＵ・９０１の制御で、音声信号として外部出力する。ＣＰＵ・９０１は、前述の一連の処理のためのデジタル放送受信機９００全体の制御を行う。
メインメモリ９０２は、ＣＰＵ・９０１の動作のためのメモリである。
【００２５】
次に、本デジタル放送受信機がデジタル放送を受信し、ＥＰＧデータ１０００（図２）をＥＰＧ画面フォーマット１２００（図４）に整形し、テレビジョン映像に合成し外部出力する過程を説明する。
【００２６】
図２は、本発明の実施形態によるデジタル放送受信機９００が受信するデジタル放送に含まれるＥＰＧ（Ｅｌｅｃｔｒｉｃ  Ｐｒｏｇｒａｍ  Ｇｕｉｄｅ：電子番組表）データ１０００の構造を示す図である。
ＥＰＧデータ１０００は、圧縮符号化された映像および圧縮符号化された音声の両者と共に多重化されたデータとして得られ、図２の構造をとり、放送事業者（チャンネル）を識別するための識別子１００１、番組の放送が開始する時間を示す開始時間１００２、番組が放送されている時間間隔を示す継続時間１００３、番組のタイトルを示す番組名１００４および番組の内容を説明する番組記述１００５から構成される。
【００２７】
図３は、本発明の実施形態によるＮＶＲＡＭ・９０３に記録されるＥＰＧ保存テーブル１１００の構造を示す図である。
保存テーブル１１００には、識別子１００１（図２）を記憶する領域である識別子記憶領域１１０１、開始時間１００２（図２）を記憶する領域である開始時間記憶領域１１０２、継続時間１００３（図２）を記憶する領域である継続時間記憶領域１１０３、番組名１００４（図２）を記憶する領域である番組名記憶領域１１０４、番組記述１１０５（図２）を記憶する領域である番組記述記憶領域１１０５が含まれている。
【００２８】
図４は、本発明の実施形態によるデジタル放送受信機９００の表示部（図１では図示省略）が表示するＥＰＧ画面フォーマット１２００の一例を示す図である。
ＥＰＧ画面フォーマット１２００とＥＰＧデータ１０００との関係は図４で示す様に、一つの行で複数の放送事業者が時間帯毎に提供している番組を示し、一つの列で各放送事業者が提供している複数の時間帯毎の番組を示す構造をとっている。
例えば、ＥＰＧ画面１２００には、チャンネル１〜３のそれぞれについて、１０時（１０：００）から１０時５９分（１０：５９）まで、１１時（１１：００）から１１時５９分（１１：５９）まで、１２時（１２：００）から１２時５９分（１２：５９）までの時間帯における番組名と番組記述とが含まれている。
具体的には、図４の１２０５で示すと、１２０１は、放送事業者が提供するチャンネルを示し、１２０２は時間情報を示し、１２０３は番組名を示し、１２０４は番組記述を示す。
【００２９】
図１の説明に戻る。デジタル放送信号を受信し、ＭＰＥＧ２−ＴＳ信号のデータを取り出すまでの処理は前述したとおりである。データ処理部９０９でＥＰＧデータ１０００を取り出し、ＥＰＧ画面フォーマット１２００（図４）に整形し、フレームメモリ９１１に出力する。
映像出力部９１２は、フレームメモリ９１１のＥＰＧ画面フォーマット１２００をＣＰＵ・９０１の制御に基づいて、テレビジョン映像に合成して外部出力する。以上一連の処理でＥＰＧ画面フォーマット１２００は映像信号として表示部に出力される。
【００３０】
デジタル放送受信機９００の電源遮断前に受信したＥＰＧデータ１０００をＥＰＧ保存テーブル１１００として、ＮＶＲＡＭ・９０３に保存することで、電源投入時にＥＰＧ画面フォーマット１２００をデジタル放送から受信しなくても、直ちに表示することが可能となる。
電源投入時、ＣＰＵ・９０１は、ＮＶＲＡＭ・９０３に保存されているＥＰＧ保存テーブル１１００から、ＥＰＧ画面フォーマット１２００に整形し、フレームメモリ９１１に出力する。
映像出力部９１２は、フレームメモリ９１１のＥＰＧ画面フォーマット１２００をＣＰＵ・９０１の制御で、テレビジョン映像に合成して外部出力する。ここでＥＰＧ保存テーブル１１００のＮＶＲＡＭ・９０３へのアクセスは、ウェアレベリング処理で行う。
【００３１】
図５は、本発明の実施形態によるウェアレベリング処理モジュール１３００の構成を示すブロック図である。図５に示すように、本実施形態では、ＮＶＲＡＭ・９０３に対しウェアレベリング処理を施すブロック領域が、ブロック領域Ａ・１３０４（第１の記憶領域とも称する）とブロック領域Ｂ・１３０５（第２の記憶領域とも称する）とに分けられている。
図５のウェアレベリング処理モジュール１３００の処理は、ＣＰＵ・９０１（図１）により実行される。なお、アドレス変換テーブル１３０１、書換制限値１３０６は、ＨＤＤ・９０４から読み込まれ、メインメモリ９０２（図１）に記憶される。
【００３２】
ウェアレベリング処理モジュール１３００では、アドレス変換テーブル１３０１に基づいて論理ブロックアドレスを物理ブロックアドレスに変換し、その物理ブロックアドレスに対して、データの初期化、消去、読込み、書込みなどのオペレーション１３０２、１３０３を行う。これにより、データがブロック領域Ａ・１３０４又はブロック領域Ｂ・１３０５に書き込まれる。
【００３３】
次に、ウェアレベリング処理モジュール１３００の内部処理についてインタフェース毎に説明する。初期化のインタフェースは、ＮＶＲＡＭ・９０３を使用する時、一度だけ行う。そして、ＨＤＤ・９０４内にあるアドレス変換テーブル１３０１を初期化する。
【００３４】
図６は、本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）における初期化の処理を示すフローチャートである。
始めに、物理ブロックポインタをＮＶＲＡＭ・９０３の先頭ブロックの値である００００に設定する（ステップＳ４００）。
そして、物理ブロックポインタが示すＮＶＲＡＭ・９０３のブロックを消去する（ステップＳ４０１）。具体的にはバイナリ‘１’をＮＶＲＡＭ・９０３の先頭ブロック内のメモリセル全てに書込む。
そして、物理ブロックポインタが示すアドレス変換テーブル１３０１内の論理ブロックアドレスをＦＦＦＦに設定するとともに、書換え回数を００００に設定する（ステップＳ４０２）。
【００３５】
そして、書換制限値にＮＶＲＡＭ・９０３の物理ブロック当たりのデバイス固有の書換え回数の上限値を設定する（ステップＳ４０３）。
そして、物理ブロックアドレスポインタに１を加算する（ステップＳ４０４）。ここでは物理ブロックアドレスポインタは、ＮＶＲＡＭ・９０３の先頭から２個目の物理ブロックを指す０００１を示す。
そして、物理ブロックアドレスポインタ値がＮＶＲＡＭ・９０３の最後の物理ブロックであるか否かについて判定する（ステップＳ４０５）。最後の物理ブロックアドレスなら図６の初期化の処理を終了する。一方、最後の物理ブロックでなければステップＳ４０１からステップＳ４０５の一連の処理を繰り返す。
【００３６】
図７は、本発明の実施形態による初期化の処理後のアドレス変換テーブル１３０１の内容を示す図である。アドレス変換テーブル１３０１には、物理ブロックアドレス８０１（例えば、００００）と、論理ブロックアドレス（例えば、ＦＦＦＦ）と、書換え回数（例えば、００００）とが、対応付けられて記録されている。
書換え回数は、ブロック領域にデータが書き込まれるたびに１ずつ増加する。
【００３７】
図８は、本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）における消去の処理を示すフローチャートである。
消去のインタフェースでは、ＣＰＵ・９０１から入力された論理ブロックアドレス（以下、入力論理ブロックアドレスとする）が示すＮＶＲＡＭ・９０３の物理ブロックを消去する。
【００３８】
始めに、入力論理ブロックアドレスの値が、ＦＦＦＦであるか否かについて判定する（ステップＳ５００）。入力論理ブロックアドレスの値がＦＦＦＦなら異常状態と判定し、ＦＦＦＦ以外ならステップＳ５０１に進む。
そして、アドレス変換テーブル１３０１の論理ブロックアドレス列から入力論理ブロックアドレスを探す（ステップＳ５０１）。ここでアドレス変換テーブル１３０１に同じ値がない場合は異常状態と判定し、同じ値の場合はステップＳ５０２へ進む。
そして、入力論理ブロックアドレスから、アドレス変換テーブル１３０１を使用し、物理ブロックアドレスを特定し、その物理ブロックアドレスに変換する（ステップＳ５０２）。
【００３９】
そして、特定された物理ブロックアドレスが示すＮＶＲＡＭ・９０３の物理ブロック内の全てのビットにバイナリ‘１’を書き込むことによって消去する（ステップＳ５０３）。
そして、特定された物理ブロックアドレスが示すアドレス変換テーブル１３０１の論理ブロックアドレスをＦＦＦＦに設定する（ステップＳ５０４）。
そして、ステップＳ５００からＳ５０４の一連の処理を行うことにより、消去のインタフェースを行う。
【００４０】
図９は、本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）における読込みの処理を示すフローチャートである。
読込みのインタフェースでは、ＣＰＵ・９０１から入力された論理ブロックアドレスが示すＮＶＲＡＭ・９０３のブロックの内容を読込み、メインメモリ９０２へ出力する。
【００４１】
始めに、入力論理ブロックアドレスの値が、ＦＦＦＦであるか否かについて判定する（ステップＳ６００）。入力論理ブロックアドレスがＦＦＦＦなら異常状態と判定し、ＦＦＦＦ以外ならステップＳ６０１へ進む。
そして、アドレス変換テーブル１３０１の論理ブロックアドレス列から入力論理ブロックアドレスを探す（ステップＳ６０１）。ここでアドレス変換テーブル１３０１に同じ値がない場合は異常状態と判定し、同じ場合は、ステップＳ６０２へ進む。
そして、書換制限値１３０６と書換え回数８０３を比較し（ステップＳ６０２）、書換え回数８０３が書換制限値１３０６以上なら異常状態と判定し、以内ならステップＳ６０３へ進む。
【００４２】
そして、入力論理ブロックアドレスから、アドレス変換テーブル１３０１を使用し、物理ブロックアドレスを特定して、その物理ブロックアドレスに変換する（ステップＳ６０３）。
そして、特定された物理ブロックアドレスが示すＮＶＲＡＭ・９０３の物理ブロックからデータを読出し、メインメモリ９０２に書込む（ステップＳ６０４）。
ステップＳ６００からＳ６０４の一連の処理を行うことにより、読込みのインタフェースを行う。
【００４３】
図１０は、本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）における書込みの処理を示すフローチャートである。
書込みのインタフェースでは、ＮＶＲＡＭ・９０３に書込むブロックデータと論理ブロックアドレスを入力することに基づいて、入力された論理ブロックアドレスが示すＮＶＲＡＭ・９０３の物理ブロックに入力されたブロックデータを書込む。
【００４４】
始めに、入力論理ブロックアドレスの値がＦＦＦＦであるか否かについて判定する（ステップＳ７００）。入力論理ブロックアドレスがＦＦＦＦなら異常状態と判定し、ＦＦＦＦ以外ならステップＳ７０１へ進む。
そして、アドレス変換テーブル１３０１の論理ブロックアドレス列から入力論理ブロックアドレスを探す（ステップＳ７０１）。ここでアドレス変換テーブル１３０１に同じ値がある場合は異常状態とし、ない場合は、ステップＳ７０２へ進む。
【００４５】
そして、アドレス変換テーブル１３０１から条件「書換え回数が最少」かつ「論理ブロックアドレスがＦＦＦＦ」かつ「物理ブロックアドレスが最少」を満たす物理ブロックアドレスを選択し（ステップＳ７０２）、ステップＳ７０３へ進む。
そして、選択した物理ブロックアドレスが示す物理ブロックに入力されたブロックデータを書き込む（ステップＳ７０３）。
そして、選択した物理ブロックアドレスが示すアドレス変換テーブル１３０１の論理ブロックアドレスに入力論理ブロックアドレスの値を書込み、書換え回数に１を加算する（ステップＳ７０４）。
ステップＳ７００からＳ７０４の一連の処理を行うことにより、書込みのインタフェースを行う。
【００４６】
以上、図６〜図１０で説明した４つのインタフェース（初期化、消去、読込み、書込み）により、１つの物理ブロックに集中した書込みはなくなり、ウェアレベリング処理を実現する。
ただし、ウェアレベリング処理を実現するのには、代替え物理ブロックが必要になり、その分フラッシュメモリに書込めるデータサイズは小さくなる。具体的には、フラッシュメモリの１物理ブロック当たりの書換え回数制限は１０万回（一般のＮＡＮＤ型フラッシュメモリの場合）とすると、おなじ容量で、１００倍の書込み回数が必要なデータをフラッシュメモリに書換える必要がある場合は、１００倍のサイズが必要となる。
【００４７】
一方、デジタル機器で扱うデータは、デジタル機器自身を制御するプログラム／デジタル機器固有の設定値（デジタル放送受信機の選局値／音量値、デジタルカメラの画質／画像サイズ／フォーカスモード、携帯電話の起動画面／受話音量等の起動に関する情報）／機器のアプリケーションで扱う情報（デジタル放送受信機の電子番組ガイド（以下、ＥＰＧ）、デジタルカメラの写真、携帯電話の発着信履歴／写真）など多岐にわたる。
これらのデータは、プログラムや、機器固有の設定値など書換え頻度が小さいものから、発着信履歴や電子番組ガイドデータなど機器の動作の都度書換えるものがある。また、これらのデータは、起動不良等の機器自身の動作に致命的な影響を与える影響度が大きいものから影響度が小さいものまで様々なデータを扱う。
【００４８】
図１１（ａ）は、本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）で、ＮＶＲＡＭ・９０３のブロック領域Ａ・１３０４に書き込まれるデータ構造１４００の一例を示す図である。
図１１（ａ）に示すように、データ構造１４００には、番組識別子１４０２、識別子１４０３、開始時間１４０４、継続時間１４０５、番組名１４０６が含まれている。
番組識別子１４０２は、データ構造１４００とデータ構造１４０１を関連付けする識別子である。
【００４９】
また、図１１（ｂ）は、本発明の実施形態によるウェアレベリング処理モジュール１３００で、ＮＶＲＡＭ・９０３のブロック領域Ｂ・１３０５に書き込まれるデータ構造１４０１の一例を示す図である。
図１１（ｂ）に示すように、データ構造１４０１には、番組識別子１４０７、番組記述１４０８が含まれている。
なお、図１１（ａ）に示す番組識別子１４０２と、図１１（ｂ）に示す番組識別子１４０７の内容は同じである。
【００５０】
デジタル放送受信機９００（図１）は、受信したＥＰＧデータ１０００（図２）を識別子１００１、開始時間１００２、継続時間１００３、番組名１００４、番組記述１００５に分け、ウェアレベリング処理モジュール１３００（図５）を使用し、ＮＶＲＡＭ・９０３の領域Ａ・１３０４又は領域Ｂ・１３０５に記録する。
本実施形態では、領域Ａ・１３０４および領域Ｂ・１３０５でのウェアレベリング処理における、書換え回数の設計値を、書換制限値βとしている。書換制限値βは、ＮＶＲＡＭ・９０３のブロック領域Ａ・１３０４とブロック領域Ｂ・１３０５へのデータの書き換え回数の上限値である。各ブロック領域へのデータの書き換え回数が書換制限値βよりも小さければ、それらのブロック領域に書き込まれたデータは正しいことが保証されるが、各ブロック領域へのデータの書き換え回数が書換制限値β以上であれば、それらのブロック領域に書き込まれたデータに誤りがある可能性がある。
【００５１】
以上説明した構成で、デジタル放送受信機９００がデジタル放送を受信し、受信した多重化信号からデータを分離し、前記データからＥＰＧデータ取り出し、前記ＥＰＧデータをＮＶＲＡＭ・９０３に格納し、ＥＰＧ画面フォーマット１２００をテレビジョン映像として出力する過程を説明する。
【００５２】
デジタル放送受信機９００（図１）は、データ処理部９０９でＥＰＧデータ１０００を取り出し、ウェアレベリング処理モジュール１３００（図５）を使用し、ＮＶＲＡＭ・９０３の領域Ａ・１３０４にデータ構造１４００（図１１（ａ））を記録し、ＮＶＲＡＭ・９０４の領域Ｂ・１３０５にデータ構造１４０１（図１１（ｂ））を記録する。
そして、ＮＶＲＡＭ・９０３の領域Ａ・１３０４とＮＶＲＡＭ・９０３の領域Ｂ・１３０５に記録されたデータを、ＥＰＧ画面フォーマット１２００に整形し、フレームメモリ９１１に出力する。
映像出力部９１２は、フレームメモリ９１１のＥＰＧ画面フォーマット１２００をＣＰＵ・９０１の制御で、テレビジョン映像として表示部に出力する。
【００５３】
次に、デジタル放送受信機９００の電源投入後のＥＰＧ画面フォーマット１２００をテレビジョン映像として出力する過程を説明する。
電源投入後ＣＰＵ・９０１は、ＮＶＲＡＭ・９０３に格納されているデータ構造１４００およびデータ構造１４０１を確認し、存在していれば、データ構造１４００およびデータ構造１４０１からＥＰＧ画面フォーマット１２００を整形し、フレームメモリ９１１に出力する。
映像出力部９１２は、フレームメモリ９１１のＥＰＧ画面フォーマット１２００をＣＰＵ・９０１の制御で、テレビジョン映像として表示部に外部出力する。
以上の一連の処理で、電源投入後、デジタル放送の受信動作を行うことなく、ＥＰＧ画面フォーマット１２００のテレビジョン映像の出力ができる。
【００５４】
図１２は、本発明の実施形態によるデジタル放送受信機９００のデジタル放送受信時の処理を示すフローチャートである。
始めに、アンテナ９１４は、デジタル放送信号を受信し、チューナ９０６へ出力する（ステップＳ１０１）。
そして、チューナ９０６は、デジタル放送信号をＭＰＥＧ２−ＴＳ信号に復調し、ＴＳ処理部９０７（図１）へ出力する（ステップＳ１０２）。
そして、ＴＳ処理部９０７は、ＭＰＥＧ２−ＴＳ信号から圧縮符号化された映像、音声、データを分離し、映像デコーダ９０８、音声デコーダ９１０、データ処理部９０９へ出力する（ステップＳ１０３）。
そして、映像デコーダ９０８は、圧縮符号化された映像を復号し、フレームメモリ９１１に書き出す（ステップＳ１０４）。
【００５５】
そして、データ処理部９０９は、付加情報のＥＰＧデータを基に、ＮＶＲＡＭ・９０３のブロック領域Ａ・１３０４およびブロック領域Ｂ・１３０５にあるデータ構造１４００、１４０１を更新する（ステップＳ１０５）。また、データ処理部９０９は、その更新されたデータ構造１４００、１４０１を基にＥＰＧ画面フォーマット１２００をフレームメモリ９１１に書き出す（ステップＳ１０５）。
【００５６】
そして、音声デコーダ９１０は、圧縮符号化された音声を復号して、音声出力部９１３へ出力する（ステップＳ１０６）。
そして、映像出力部９１２は、ＣＰＵ・９０１の制御で、フレームメモリ９１１上の映像またはＥＰＧ画面フォーマット１２００をテレビジョン映像として外部に出力する（ステップＳ１０７）。
そして、音声出力部９１３は、ＣＰＵ・９０１の制御で、音声をテレビジョン映像として外部に出力する（ステップＳ１０８）。
【００５７】
図１３は、本発明の実施形態によるデジタル放送のＥＰＧデータの構成の一例を示す図である。図１３は、２００８年２月３日００時００分００秒（２００８／０２／０３  ００：００：００）の時点のデータを示している。
図１３のＥＰＧデータには、識別子（例えば、０００１）と、開始時間（例えば、２００８／０２／０２  １０：００：００）と、継続時間（例えば、０２：００）と、番組名（例えば、○○）と、番組記述（例えば、□□）とが含まれている。
また、図１３のＥＰＧデータには、ＮＶＲＡＭ・９０３では消去済みのデータである放送済みのＥＰＧデータと、ＮＶＲＡＭ・９０３に格納中のデータである放送済みのＥＰＧデータ（２００８年２月３日から２月９日までの一週間分のＥＰＧデータ）と、まだ放送されていないＥＰＧデータ（次の週のデータ）とが含まれている。
【００５８】
図１４は、本発明の実施形態によるＮＶＲＡＭ・９０３のブロック領域Ａ・１３０４にあるデータ構造１４００の内容の一例を示す図である。図１４は、２００８年２月３日００時００分００秒（２００８／０２／０３  ００：００：００）の時点のデータを示している。
図１４のデータには、番組識別子（例えば、Ａ）と、識別子（例えば、０００１）と、開始時間（例えば、２００８／０２／０２  １０：００：００）と、継続時間（例えば、０２：００）と、番組名（例えば、○○）とが含まれている。
また、図１４には、ＮＶＲＡＭ・９０３のブロック領域Ａ・１３０４から消去されたデータと、現在格納されているデータと、書込み予定のデータとを示している。
【００５９】
図１５は、本発明の実施形態によるＮＶＲＡＭ・９０３のブロック領域Ｂ・１３０５にあるデータ構造１４０１の内容の一例を示す図である。図１５は、２００８年２月３日００時００分００秒（２００８／０２／０３  ００：００：００）の時点のデータを示している。
図１５のデータには、番組識別子（例えば、Ａ）と、番組記述（例えば、・・・）とが含まれている。
また、図１５には、ＮＶＲＡＭ・９０３のブロック領域Ｂ・１３０５から消去されたデータと、現在格納されているデータと、書込み予定のデータとを示している。
【００６０】
図１６は、図１２のステップＳ１０５の処理の詳細を示すフローチャートである。図１６の処理は、データ処理部９０９のＥＰＧデータを受信したときのデータ構造１４００およびデータ構造１４０１の更新の処理を示している。
始めに、現在の時間（２００８／０２／０３  ００：００：００）とデータ構造１４００の開始時間を比較し、現在の時間より古いデータをデータ構造１４００および１４０１から削除する（ステップＳ２０１）。ここで、データ構造１４０１の削除は、データ構造１４００の番組識別子を基にウェアレベリング処理モジュール１３００を使用して削除する（ステップＳ２０１）。
そして、受信したＥＰＧデータの識別子とデータ構造１４００の識別子を比較し、異なる識別子だったら、新しいＥＰＧデータと判定し、データ構造１４００およびデータ構造１４０１にウェアレベリング処理モジュール１３００を使用し書き込む（ステップＳ２０２）。
【００６１】
次に、本発明の実施形態によるデジタル放送受信機９００のＮＶＲＡＭ・９０３のブロック領域Ａ・１３０４とブロック領域Ｂ・１３０５へのデータの書き込み方法について、更に説明する。
【００６２】
図１７は、本発明の実施形態によるデジタル放送受信機９００（デジタル機器とも称する）の構成を、特に、ＣＰＵ・９０１とＮＶＲＡＭ・９０３の構成に焦点を当てて示す概略ブロック図である。
デジタル放送受信機９００は、ＣＰＵ・９０１、チューナ９０６（受信部とも称する）、ＮＶＲＡＭ・９０３（記憶部とも称する）、表示部９１５を備えている。
ＣＰＵ・９０１は、判定部１０、第１の計数部１１、第１の書込部１２、第２の計数部１３、第２の書込部１４を備えている。
また、ＮＶＲＡＭ・９０３は、前述したように、ブロック領域Ａ・１３０４（第１の記憶領域とも称する）、ブロック領域Ｂ・１３０５（第２の記憶領域とも称する）を有する。なお、本実施形態では、ＮＶＲＡＭ・９０３が領域１３０４と領域１３０５の２つに分けられている場合について説明しているが、ＮＶＲＡＭ・９０３を３つ以上の領域に分けても良い。
【００６３】
判定部１０は、ブロック領域Ａ・１３０４とブロック領域Ｂ・１３０５のいずれに書き込むＥＰＧデータであるかを判定し、その判定結果に基づいてデータを第１の計数部１１又は第２の計数部１３に出力する。
本実施形態では、ＥＰＧデータのうち番組の録画に必須のデータ、つまり、デジタル放送受信機９００の動作に影響を与えるデータ（例えば、図１１（ａ）の識別子１４０３、開始時間１４０４、継続時間１４０５、番組名１４０６など）である場合には、ブロック領域Ａ・１３０４に書き込むデータであると判定部１０が判定し、そのデータを第１の計数部１１に出力する。
一方、ＥＰＧデータのうち番組の録画に必須ではないデータ、つまり、デジタル放送受信機９００の動作に影響を与えないデータ（例えば、図１１（ｂ）の出演者名などの番組記述１４０８など）である場合には、ブロック領域Ｂ・１３０５に書き込むデータであると判定部１０が判定し、そのデータを第２の計数部１３に出力する。
【００６４】
第１の計数部１１は、ＮＶＲＡＭ・９０３のブロック領域Ａ・１３０４にデータを書き込んだ書込回数を計数し、そのデータを第１の書込部１２に出力する。
また、第２の計数部１３は、ＮＶＲＡＭ・９０３のブロック領域Ｂ・１３０５にデータを書き込んだ書込回数を計数し、そのデータを第２の書込部１４に出力する。
なお、第１の計数部１１と第２の計数部１３は、計数した書き込み回数をＣＰＵ・９０１が内蔵する記憶部（図示省略）またはＨＤＤ・９０４（図１）に記録して保持する。
【００６５】
第２の書込部１４は、第２の計数部１３が計数する回数が書換制限値β（所定回数とも称する）を超えた場合であっても、ブロック領域Ｂ・１３０５へのデータの書き込みを継続する。
表示部９１５は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶表示装置）、有機ＥＬＤ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ  Ｄｉｓｐｌａｙ：エレクトロルミネッセンスディスプレイ）などを備える表示機器である。
【００６６】
図１８は、本発明の実施形態によるデジタル放送受信機９００の制御方法を示すフローチャートである。
始めに、チューナ９０６は、アンテナ９１４を介してＥＰＧデータを受信する（ステップＳ０１）。
そして、判定部１０は、チューナ９０６で受信したＥＰＧデータに含まれるデータがブロック領域Ａ・１３０４とブロック領域Ｂ・１３０５のどちらに記録するデータであるのかについて判定する（ステップＳ０２）
【００６７】
ブロック領域Ａ・１３０４に書き込むデータである場合には、第１の計数部１１は、ブロック領域Ａ・１３０４に書き込むデータの書き込み回数を計数する（ステップＳ０３）。
そして、第１の書込部１２は第１の計数部１１が出力するデータをブロック領域Ａ・１３０４に書き込む（ステップＳ０５）。そして、ステップＳ０１に進む。
【００６８】
ステップＳ０２において、ブロック領域Ｂ・１３０５に書き込むデータである場合には、第２の計数部１３は、ブロック領域Ｂ・１３０５に書き込むデータの書き込み回数を計数する（ステップＳ０７）。
そして、第２の計数部１３は、計数した書き込み回数が書換制限値β以上であるか否かについて判定する（ステップＳ０８）。
計数した書き込み回数が書換制限値βよりも小さい場合には、第２の書込部１４は第２の計数部１３が出力するデータをブロック領域Ｂ・１３０５に書き込む（ステップＳ０９）。そして、ステップＳ０１に進む。
一方、計数した書き込み回数が書換制限値β以上である場合には、第２の書込部１４は第２の計数部１３が出力するデータをブロック領域Ｂ・１３０５に書き込むとともに、ブロック領域Ｂ・１３０５への書き込み回数が書換制限値βを超えた旨を表示部９１５が表示する（ステップＳ１０）。そして、図１８の処理を終了する。
【００６９】
図１９は、図１８のステップＳ１０で表示部９１５に表示される画像の一例を示す図である。図１９に示すように、表示部９１５は、例えば、「ＮＶＲＡＭのブロック領域Ｂの書き込み回数が書換制限値を越えました」というメッセージを表示する。これによって、デジタル放送受信機９００のユーザは、ＮＶＲＡＭ・９０３のブロック領域Ｂ・１３０５に書き込まれるデータに誤りが生じている可能性があることを知ることができる。
【００７０】
なお、本発明の実施形態において、１ブロックあたりの書換制限値が１０万回であり、デジタル放送受信機９００の耐用年数が２０年であり、ブロック領域Ａ・１３０４に書き込むデータの書き込み頻度が１００万回／年であり、ブロック領域Ｂ・１３０５に書き込むデータの書き込み頻度が６００００万回／年である場合には、例えば、ブロック領域Ａ・１３０４のメモリサイズを１００万回／年×２０年＝２０００万ブロックとし、ブロック領域Ｂ・１３０５のメモリサイズを６００００万回／年×２０年＝１２０００００万ブロックとする。
【００７１】
本実施形態では、デジタル放送受信機９００における番組の録画に影響を与えるデータ（例えば、番組の開始時間や継続時間）をＮＶＲＡＭ・８０３のブロック領域Ａ・１３０４に記録し、デジタル放送受信機９００における番組の録画に影響を与えないデータ（例えば、出演者名などの番組記述）をＮＶＲＡＭ・８０３のブロック領域Ｂ・１３０５に記録することにより、ブロック領域Ｂ・１３０５へのデータの書き込み回数が書換制限値βを超えた場合であっても、ブロック領域Ｂ・１３０５へのデータの書き込みを継続することができる。例えば、ブロック領域Ｂ・１３０５への書き込み回数が書換制限値βを超えてデータを書き込めなくなってブロック領域Ｂ・１３０５に書き込むデータが消失したとしても、デジタル放送受信機９００における番組の録画を行うことは可能であるため、つまり、デジタル放送受信機９００の動作に影響を与えないため、ブロック領域Ｂ・１３０５へのデータの書き込みを継続することができる。
このため、ブロック領域Ｂ・１３０５の容量を小さくすることができ、その結果として、デジタル放送受信機９００のＮＶＲＡＭ・９０３の記憶領域の容量を小さくすることができる。
【００７２】
また、上述した本実施形態によれば、書換え回数の限界を超えてデジタル機器の動作に影響が小さいデータをブロック領域Ｂ・１３０５に書き込むことによって、そのデータが消失したとしても、デジタル機器の動作である番組の録画を行うことは可能である。よって、ブロック領域Ｂ・１３０５の不揮発性メモリが劣化した場合であっても、デジタル機器の動作への影響を小さくすることができる。前述のデジタル放送受信機９００の例では、小容量の不揮発性メモリでもユーザ便益を損なわない、かつ、フラッシュメモリ不良による起動不良がないデジタル機器の提供が可能となる。
なお、本実施形態は、書込え回数制限がある不揮発性メモリを備えたデジタル機器などに利用することができる。
【００７３】
なお、以上説明した実施形態において、デジタル放送受信機９００の各部（図１、図５、図１７）の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりデジタル放送受信機の制御を行っても良い。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
【００７４】
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時刻の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時刻プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
【００７５】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も特許請求の範囲に含まれる。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施形態によるデジタル放送受信機９００の構成を示すブロック図である。
【図２】本発明の実施形態によるデジタル放送受信機９００が受信するデジタル放送に含まれるＥＰＧデータ１０００の構造を示す図である。
【図３】本発明の実施形態によるＮＶＲＡＭ・９０３に記録されるＥＰＧ保存テーブル１１００の構造を示す図である。
【図４】本発明の実施形態によるデジタル放送受信機９００の表示部が表示するＥＰＧ画面フォーマット１２００の一例を示す図である。
【図５】本発明の実施形態によるウェアレベリング処理モジュール１３００の構成を示すブロック図である。
【図６】本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）における初期化の処理を示すフローチャートである。
【図７】本発明の実施形態による初期化の処理後のアドレス変換テーブル１３０１の内容を示す図である。
【図８】本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）における消去の処理を示すフローチャートである。
【図９】本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）における読込みの処理を示すフローチャートである。
【図１０】本発明の実施形態によるウェアレベリング処理モジュール１３００（図５）における書込みの処理を示すフローチャートである。
【図１１】本発明の実施形態によるウェアレベリング処理モジュール１３００で、ＮＶＲＡＭ・９０３の各ブロック領域に書き込まれるデータ構造の一例を示す図である。
【図１２】本発明の実施形態によるデジタル放送受信機９００のデジタル放送受信時の処理を示すフローチャートである。
【図１３】本発明の実施形態によるデジタル放送のＥＰＧデータの構成の一例を示す図である。
【図１４】本発明の実施形態によるＮＶＲＡＭ・９０３のブロック領域Ａ・１３０４にあるデータ構造１４００の内容の一例を示す図である。
【図１５】本発明の実施形態によるＮＶＲＡＭ・９０３のブロック領域Ｂ・１３０５にあるデータ構造１４０１の内容の一例を示す図である。
【図１６】図１２のステップＳ１０５の処理の詳細を示すフローチャートである。
【図１７】本発明の実施形態によるデジタル放送受信機９００の構成を、特に、ＣＰＵ・９０１とＮＶＲＡＭ・９０３の構成に焦点を当てて示す概略ブロック図である。
【図１８】本発明の実施形態によるデジタル放送受信機９００の制御方法を示すフローチャートである。
【図１９】図１８のステップＳ１０で表示部９１５に表示される画像の一例を示す図である。
【図２０】従来から知られているＮＶＲＡＭを搭載したデジタル機器１００の構成を示したブロック図である。
【図２１】従来から知られているデジタル機器１００のＮＶＲＡＭ・１０３にアクセスするウェアレベリング処理モジュール２００の説明図である。
【図２２】従来から知られているアドレス変換テーブル２０１の構造を示す図である。
【符号の説明】
【００７７】
１０・・・判定部、１１・・・第１の計数部、１２・・・第１の書込部、１３・・・第２の計数部、１４・・・第２の書込部、９００・・・デジタル放送受信機、９０１・・・ＣＰＵ、９０２・・・メインメモリ、９０３・・・ＮＶＲＡＭ、９０４・・・ＨＤＤ、９０５・・・システムバス、９０６・・・チューナ、９０７・・・ＴＳ処理部、９０８・・・映像デコーダ、９０９・・・データ処理部、９１０・・・音声デコーダ、９１１・・・フレームメモリ、９１２・・・映像出力部、９１３・・・音声出力部、９１４・・・アンテナ、９１５・・・表示部
【図１】
2009265816.tif 000003
【図２】
2009265816.tif 000004
【図３】
2009265816.tif 000005
【図４】
2009265816.tif 000006
【図５】
2009265816.tif 000007
【図６】
2009265816.tif 000008
【図７】
2009265816.tif 000009
【図８】
2009265816.tif 000010
【図９】
2009265816.tif 000011
【図１０】
2009265816.tif 000012
【図１１】
2009265816.tif 000013
【図１２】
2009265816.tif 000014
【図１３】
2009265816.tif 000015
【図１４】
2009265816.tif 000016
【図１５】
2009265816.tif 000017
【図１６】
2009265816.tif 000018
【図１７】
2009265816.tif 000019
【図１８】
2009265816.tif 000020
【図１９】
2009265816.tif 000021
【図２０】
2009265816.tif 000022
【図２１】
2009265816.tif 000023
【図２２】
2009265816.tif 000024