(57)【要約】【課題】チップサイズを縮小することができ、低コスト化が可能な出力制御装置を提供する。【解決手段】出力制御装置１は、オン・オフの時間比率が制御されることによって出力電圧を制御するスイッチングトランジスタ３と、スイッチングトランジスタ３によって制御された出力電圧に基づいて、スイッチングトランジスタ３のオン・オフの時間比率を制御する制御ＩＣ４とを備え、スイッチングトランジスタ３を横型パワーＭＯＳＦＥＴによって構成した。【選択図】図１
2009038873.tif 000002
【特許請求の範囲】
【請求項１】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、
前記スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタのオン・オフの時間比率を制御する制御ＩＣとを備え、
前記スイッチングトランジスタを横型パワーＭＯＳＦＥＴによって構成したことを特徴とする出力制御装置。
【請求項２】
前記スイッチングトランジスタは、ＡＣ／ＤＣ電源の出力電圧を制御する請求項１記載の出力制御装置。
【請求項３】
前記スイッチングトランジスタは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御する請求項１記載の出力制御装置。
【請求項４】
前記スイッチングトランジスタは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御する請求項１記載の出力制御装置。
【請求項５】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ＩＣチップと、
前記スイッチングトランジスタチップと前記制御ＩＣチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップを横型パワーＭＯＳＦＥＴによって構成したことを特徴とする出力制御装置。
【請求項６】
前記スイッチングトランジスタチップと前記制御ＩＣチップを同一アイランドに搭載した請求項５記載の出力制御装置。
【請求項７】
前記スイッチングトランジスタチップと前記制御ＩＣチップとの間の距離ｄｃは、
ｅ０：真空の誘電率、
ｅｍ：制御ＩＣチップのモールド樹脂の比誘電率、
Ｓｃ：スイッチングトランジスタチップと制御ＩＣチップとが向かい合う面積、
Ｖ：スイッチングトランジスタチップでの電圧振幅、
Ｒｃ：制御ＩＣチップの制御回路インピーダンス、
ＢＷ：制御ＩＣチップの制御回路の帯域幅、
Ｖｎｃ：制御ＩＣチップの制御回路内で許されるノイズの電圧振幅、
とすると、
ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃ
を満足する請求項５記載の出力制御装置。
【請求項８】
前記スイッチングトランジスタチップと前記制御ＩＣチップとの少なくとも一方を搭載したアイランドと、
前記アイランドに接続されたリード端子とをさらに備える請求項５記載の出力制御装置。
【請求項９】
前記制御ＩＣチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項５記載の出力制御装置。
【請求項１０】
前記スイッチングトランジスタチップは、前記制御ＩＣチップと反対側に配置されたドレイン取り出し端子を有する請求項５記載の出力制御装置。
【請求項１１】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ＩＣチップのグランド用リード端子とをさらに備える請求項５記載の出力制御装置。
【請求項１２】
前記スイッチングトランジスタチップと前記制御ＩＣチップとを搭載したアイランドをさらに備え、
前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されている請求項１１記載の出力制御装置。
【請求項１３】
前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、
前記制御ＩＣチップを搭載したチップアイランドとをさらに備え、
前記スイッチングトランジスタチップのグランド用リード端子は、前記トランジスタアイランドに接続されている請求項１１記載の出力制御装置。
【請求項１４】
前記スイッチングトランジスタチップは、前記制御ＩＣチップよりも薄い請求項５記載の出力制御装置。
【請求項１５】
前記スイッチングトランジスタチップの裏面は、Ａｇペーストによってダイボンドされている請求項５記載の出力制御装置。
【請求項１６】
前記制御ＩＣチップは、熱伝導率の低い樹脂によってコーティングされている請求項５記載の出力制御装置。
【請求項１７】
前記アイランドは、前記スイッチングトランジスタチップと前記制御ＩＣチップとの間に形成されたスリットを有する請求項６記載の出力制御装置。
【請求項１８】
前記スリットの幅は、０．５ｍｍ以上である請求項１７記載の出力制御装置。
【請求項１９】
前記スイッチングトランジスタのグランド用リード端子が前記アイランドに接続されている請求項１７記載の出力制御装置。
【請求項２０】
前記スイッチングトランジスタチップを搭載するトランジスタアイランドと、
前記制御ＩＣチップを搭載するチップアイランドとをさらに備える請求項５記載の出力制御装置。
【請求項２１】
前記トランジスタアイランドと前記チップアイランドとの間の距離は、０．５ｍｍ以上である請求項２０記載の出力制御装置。
【請求項２２】
前記スイッチングトランジスタチップは、ＡＣ／ＤＣ電源の出力電圧を制御する請求項５記載の出力制御装置。
【請求項２３】
前記スイッチングトランジスタチップは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御する請求項５記載の出力制御装置。
【請求項２４】
前記スイッチングトランジスタチップは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御する請求項５記載の出力制御装置。
【請求項２５】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ＩＣチップと、
前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、
前記制御ＩＣチップを搭載したチップアイランドと、
前記スイッチングトランジスタチップと前記制御ＩＣチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップは、縦型パワーＭＯＳＦＥＴによって構成されていることを特徴とする出力制御装置。
【請求項２６】
前記トランジスタアイランドと前記チップアイランドとの間の距離は、０．５ｍｍ以上である請求項２５記載の出力制御装置。
【請求項２７】
前記スイッチングトランジスタチップと前記制御ＩＣチップとの間の距離ｄｃは、
ｅ０：真空の誘電率、
ｅｍ：制御ＩＣチップのモールド樹脂の比誘電率、
Ｓｃ：スイッチングトランジスタチップと制御ＩＣチップとが向かい合う面積、
Ｖ：スイッチングトランジスタチップでの電圧振幅、
Ｒｃ：制御ＩＣチップの制御回路インピーダンス、
ＢＷ：制御ＩＣチップの制御回路の帯域幅、
Ｖｎｃ：制御ＩＣチップの制御回路内で許されるノイズの電圧振幅、
とすると、
ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃ
を満足する請求項２５記載の出力制御装置。
【請求項２８】
前記トランジスタアイランドと前記チップアイランドとの一方に接続されたリード端子をさらに備える請求項２５記載の出力制御装置。
【請求項２９】
前記制御ＩＣチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項２５記載の出力制御装置。
【請求項３０】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ＩＣチップのグランド用リード端子とをさらに備える請求項２５記載の出力制御装置。
【請求項３１】
前記スイッチングトランジスタチップは、前記制御ＩＣチップよりも薄い請求項２５記載の出力制御装置。
【請求項３２】
前記制御ＩＣチップは、熱伝導率の低い樹脂によってコーティングされている請求項２５記載の出力制御装置。
【請求項３３】
前記スイッチングトランジスタは、ＡＣ／ＤＣ電源の出力電圧を制御する請求項２５記載の出力制御装置。
【請求項３４】
前記スイッチングトランジスタは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御する請求項２５記載の出力制御装置。
【請求項３５】
前記スイッチングトランジスタは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御する請求項２５記載の出力制御装置。
【請求項３６】
請求項１〜３５のいずれか一項に記載の出力制御装置を用いたＡＣ／ＤＣ電源装置。
【請求項３７】
請求項１〜３５のいずれか一項に記載の出力制御装置を用いたＬＥＤを負荷とする回路装置。
【請求項３８】
請求項１〜３５のいずれか一項に記載の出力制御装置を用いたＬＥＤバックライト回路装置。
【請求項３９】
請求項１〜３５のいずれか一項に記載の出力制御装置を用いたスイッチング型ＤＣ／ＤＣコンバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、スイッチングトランジスタのオン・オフの時間比率を制御する制御ＩＣとを備えた出力制御装置に関する。
【背景技術】
【０００２】
商用ＡＣ電源を電気・電子機器用ＤＣ電源に変換するスイッチング電源システムにおいて、１次側回路に接続されるスイッチ素子とそのスイッチ素子を制御する制御ＩＣとを備えたスイッチング電源システムが知られている。非特許文献１の１５７７頁の図１には、縦型パワーＭＯＳＦＥＴと制御回路との組み合わせによって、このようなスイッチング電源システムを構成した例が開示されている。
【０００３】
特許文献１には、制御回路に横型パワーＭＯＳＦＥＴのスイッチングトランジスタを内蔵して、モノリシック、１チップ化を図った構成が開示されている。
【０００４】
また、従来のスイッチング電源システムにおいて、制御ＩＣとスイッチングトランジスタとを、それぞれ別にパッケージングした構成が開示されている（非特許文献２）。
【０００５】
特許文献２の図５には、制御ＩＣチップとスイッチングトランジスタとを２チップ１パッケージに収めた構成を開示しているが、一般にスイッチングトランジスタは縦形トランジスタであるため、ダイボンドエリアがドレイン（コレクタ）となり、回路的に制御ＩＣのチップ裏面の電位（一般にＧＮＤ）と縦形トランジスタのドレイン（コレクタ）との間に大きな電位差が発生する。このため制御ＩＣチップの裏面とスイッチングトランジスタのダイボンドエリアとは絶縁しなければならず、制御ＩＣチップの裏面に絶縁シートを敷いてダイボンドしている。
【０００６】
また、制御ＩＣチップの裏面とスイッチングトランジスタのダイボンドエリアとを絶縁するため、リードフレームのアイランドを分割し、一方のアイランドに制御ＩＣチップをダイボンドし、他方のアイランドにスイッチングトランジスタをダイボンドする構成が知られている（特許文献２、図１、図２）。
【０００７】
特許文献３の図１及び図２には、縦型パワーＭＯＳＦＥＴをディスクリートで作製している構成が開示されている。
【特許文献１】ＵＳ特許  ５，０２３，６７８、ＦＩＧ．５
【特許文献２】実開昭６３−１９７３５８号公報、第１図、第２図、第５図
【特許文献３】ＵＳ特許４，３７６，２８６、Ｆｉｇ．１、Ｆｉｇ．２
【非特許文献１】ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ，  ＶＯＬ．３８，  ＮＯ．７，ＪＵＬＹ  １９９１：ページ１５７７、Ｆｉｇ．１
【非特許文献２】ＣＱ出版社  トランジスタ技術スペシャルＮｏ．２８  最新・電源回路設計技術のすべて  ｐ１０６  図８、１９９１年７月１日発行
【発明の開示】
【発明が解決しようとする課題】
【０００８】
非特許文献１に記載の構成では、スイッチングトランジスタとして縦型パワーＭＯＳＦＥＴを採用しており、縦型パワーＭＯＳＦＥＴは構造上、隣り合うボディー／ボディー間に寄生の接合型電界トランジスタ（以下、Ｊ−ＦＥＴという）が存在する。寄生Ｊ−ＦＥＴは縦型パワーＭＯＳＦＥＴのオン抵抗を増大させる。このため、Ｊ−ＦＥＴの寄生抵抗を低減させるために、隣り合う縦型パワーＭＯＳＦＥＴは距離を２０μｍ以上離す必要がある。その結果、ゲート電極が長くなる。そのため、スイッチングトランジスタのゲート容量が増大する。
【０００９】
上記理由により、スイッチングトランジスタのゲート容量が増大するため、スイッチングトランジスタを駆動するには、制御回路の大きな出力電流を必要とし、このため、制御回路の出力トランジスタサイズが大きくなり、その結果、チップサイズが大きくなり、コストアップ要因となるという問題が生じる。また、スイッチングトランジスタのゲート容量が増大するため、高速スイッチングに対応できないという問題が生じる。
【００１０】
特許文献１に開示された構成では、制御ＩＣは低耐圧プロセスであって微細なプロセスの方がチップサイズを縮小して低コストにできる。一方、スイッチングトランジスタはデザインルールの大きい高耐圧プロセスが必要となる。この２つのデバイスを同一チップ上に形成するためには、双方のデバイスの性能を作り込むプロセスが必要で、プロセスコストが非常に高価となる。マスク枚数は、例えば、個別に作製すると、制御ＩＣマスク：１３枚、スイッチングトランジスタマスク：９枚で済むが、同一チップ上に作製しようとすると、マスク：１７枚が必要となり、チップ全面積をこのマスク枚数で作製しなければならず、コスト高につながるのは明らかであるという問題が生じる。
【００１１】
非特許文献２に開示された構成では、制御ＩＣ、スイッチングトランジスタをそれぞれにモールド・アセンブリするため、高コストとなり、また小型化もできないという問題が生じる。
【００１２】
また、制御ＩＣとスイッチングトランジスタとの間の配線が長く、この配線のインダクタ成分の働きにより、制御ＩＣが生成するスイッチングトランジスタ駆動信号波形になまりを生じ、その結果スイッチングトランジスタが設計通りに動作せず、電源回路全体の変換効率が低下するという問題が生じる。
【００１３】
さらに、制御ＩＣとスイッチングトランジスタとの間の配線が長く、他の回路からのノイズの影響を受けやすく、制御ＩＣが生成するスイッチングトランジスタ駆動信号波形に乱れを生じさせ、その結果、スイッチングトランジスタが設計通りに動作せず、電源回路全体の変換効率が低下するという問題が生じる。
【００１４】
制御ＩＣとスイッチングトランジスタとの間の配線が長く、この配線とＧＮＤ間容量の働きにより、制御ＩＣがスイッチングトランジスタ駆動信号を生成する際、配線とＧＮＤ間容量の充放電のための電流も同時に供給しなければならず、制御ＩＣから見たドライブ能力が必要となり、その分制御ＩＣの消費電力が増加し、チップサイズも大きくなるという問題が生じる。
【００１５】
特許文献２の図５に開示された構成では、絶縁シートが高価であり、また、制御ＩＣチップが絶縁シートを介して１００Ｖ以上の電圧振幅を持つリードフレームと容量結合するため、制御ＩＣの回路が誤動作を起こす可能性があるという問題が生じる。
【００１６】
特許文献２の図１及び図２に開示された構成では、制御ＩＣチップをダイボンドしたアイランドが回路的にＧＮＤであるのに対し、スイッチングトランジスタチップをダイボンドしたアイランドは１００Ｖ以上の電圧振幅を持つため、このアイランド間の容量結合により、制御ＩＣの回路が誤動作を起こす可能性があるという問題が生じる。誤動作を防ぐためにはアイランド間の容量を減らす必要があり、そのためにある一定以上の間隔が必要である。しかしこの従来技術にはその記載及び示唆がない。
【００１７】
スイッチングトランジスタは消費電力が大きく、発熱が大きい。一方制御ＩＣは安定動作のために温度上昇を避けた方がよい。この従来技術は、スイッチングトランジスタで発生した熱を制御ＩＣに伝えにくくする効果があるが、その効果を出すために必要なアイランド間隔については記載及び示唆がない。
【００１８】
また、大容量電源でスイッチングトランジスタの放熱対策が必要な場合、スイッチングトランジスタが搭載されているアイランドのみをパッケージ裏面から露出させて外部放熱板に接続する必要があり、フレーム構造が極めて複雑となり、コストも高くなる。
【００１９】
本発明の目的は、チップサイズを縮小することができ、低コスト化が可能となる出力制御装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明に係る出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、前記スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタのオン・オフの時間比率を制御する制御ＩＣとを備え、前記スイッチングトランジスタを横型パワーＭＯＳＦＥＴによって構成したことを特徴とする。
【００２１】
上記特徴によれば、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタが、横型パワーＭＯＳＦＥＴによって構成される。横型パワーＭＯＳＦＥＴは、寄生ＪＦＥＴが存在しないため、ゲート電極を短くすることができる。このため、ゲート容量を低減することができ、制御ＩＣの出力電流を削減することができる。従って、制御ＩＣに設けられた出力トランジスタの小型化が可能となり、チップサイズを縮小することができ、低コスト化が可能となる。
【００２２】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、ＡＣ／ＤＣ電源の出力電圧を制御することが好ましい。
【００２３】
上記構成によれば、ＡＣ／ＤＣ電源の出力制御装置における制御ＩＣのチップサイズを縮小することができ、低コスト化が可能となる。
【００２４】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御することが好ましい。
【００２５】
上記構成によれば、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路に設けられた出力制御装置における制御ＩＣのチップサイズを縮小することができ、低コスト化が可能となる。
【００２６】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御することが好ましい。
【００２７】
上記構成によれば、スイッチング型ＤＣ／ＤＣコンバータに設けられた出力制御装置における制御ＩＣのチップサイズを縮小することができ、低コスト化が可能となる。
【００２８】
本発明に係る他の出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ＩＣチップと、前記スイッチングトランジスタチップと前記制御ＩＣチップとを収納したパッケージとを備え、前記スイッチングトランジスタチップを横型パワーＭＯＳＦＥＴによって構成したことを特徴とする。
【００２９】
この特徴によれば、スイッチングトランジスタと制御ＩＣとを別チップで構成しているので、１チップ構成に比較して、プロセスコストを低減することができる。また、スイッチングトランジスタと制御ＩＣとを１パッケージで構成しているので、２パッケージ構成に比べ、小型化、低コスト化することができる。
【００３０】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ＩＣチップを同一アイランドに搭載することが好ましい。
【００３１】
上記構成によれば、２パッケージ構成と比較して、スイッチングトランジスタと制御ＩＣとはほぼ同一温度になるため、制御ＩＣ側でスイッチングトランジスタの温度を検出することができる。さらに、放熱を良好に出来る裏面露出フレームにも対応することができる。
【００３２】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ＩＣチップとの間の距離ｄｃは、ｅ０：真空の誘電率、ｅｍ：制御ＩＣチップのモールド樹脂の比誘電率、Ｓｃ：スイッチングトランジスタチップと制御ＩＣチップとが向かい合う面積、Ｖ：スイッチングトランジスタチップでの電圧振幅、Ｒｃ：制御ＩＣチップの制御回路インピーダンス、ＢＷ：制御ＩＣチップの制御回路の帯域幅、Ｖｎｃ：制御ＩＣチップの制御回路内で許されるノイズの電圧振幅、とすると、ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃを満足することが好ましい。
【００３３】
上記構成によれば、ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃを満足するほどに距離を離すので、スイッチングトランジスタチップからのスイッチングノイズの制御ＩＣチップへの伝達を低減することができる。
【００３４】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ＩＣチップとの少なくとも一方を搭載したアイランドと、前記アイランドに接続されたリード端子とをさらに備えることが好ましい。
【００３５】
上記構成によれば、スイッチングトランジスタチップからの発熱を、アイランドに接続されたリード端子を通して放熱することができ、制御ＩＣチップへの伝熱を大きく低減することができる。このような放熱のためのリード端子は、ダミー（ＮＣ）ピンによって構成してもよい。
【００３６】
本発明に係る他の出力制御装置では、前記制御ＩＣチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有することが好ましい。
【００３７】
上記構成によれば、制御ＩＣチップ上のレイアウトにおいて、スイッチングトランジスタチップに近い側にデジタル回路を配置することによって、ノイズに敏感なアナログ回路をノイズ源（スイッチングトランジスタチップ）から遠ざけることができる。
【００３８】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ＩＣチップと反対側に配置されたドレイン取り出し端子を有することが好ましい。
【００３９】
上記構成によれば、スイッチングトランジスタチップのレイアウトにおいて、ノイズの放出源となるドレイン取り出し端子を制御ＩＣチップから遠い位置に配置することができる。
【００４０】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップのグランド用リード端子と、前記制御ＩＣチップのグランド用リード端子とをさらに備えることが好ましい。
【００４１】
上記構成によれば、スイッチングトランジスタチップのソース電流を、制御ＩＣチップのグランド電流からある程度分離することができるので、スイッチングトランジスタチップから制御ＩＣチップへのグランドを経由したノイズの回り込みを軽減することができる。
【００４２】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ＩＣチップを同一アイランドに搭載し、前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されていることが好ましい。
【００４３】
上記構成によれば、制御ＩＣチップのグランドをアイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの回り込みをさらに低減することができる。
【００４４】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、前記制御ＩＣチップを搭載したチップアイランドとをさらに備え、前記スイッチングトランジスタチップのグランド用リード端子は、前記トランジスタアイランドに接続されていることが好ましい。
【００４５】
上記構成によれば、制御ＩＣチップのグランドをアイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの回り込みをさらに低減することができる。
【００４６】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ＩＣチップよりも薄いことが好ましい。
【００４７】
上記構成によれば、スイッチングトランジスタチップのＲｔｈを小さくすることができる。２パッケージの場合は、制御ＩＣチップはスイッチングトランジスタチップからの発熱の影響を受けないが、１パッケージの場合は、制御ＩＣチップはスイッチングトランジスタチップからの発熱の影響を受けるため、特に放熱が重要になる。
【００４８】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップの裏面は、Ａｇペーストによってダイボンドされていることが好ましい。
【００４９】
上記構成によれば、横型パワーＭＯＳＦＥＴの電流はチップの表面を流れ、チップの裏面を流れないので、低コストのＡｇペーストを採用することが可能である。
【００５０】
本発明に係る他の出力制御装置では、前記制御ＩＣチップは、熱伝導率の低い樹脂によってコーティングされていることが好ましい。
【００５１】
上記構成によれば、制御ＩＣチップに対するスイッチングトランジスタチップの発熱の影響を小さくすることができる。
【００５２】
本発明に係る他の出力制御装置では、前記アイランドは、前記スイッチングトランジスタチップと前記制御ＩＣチップとの間に形成されたスリットを有することが好ましい。
【００５３】
上記構成によれば、スイッチングトランジスタチップと制御ＩＣチップとの間に形成されたスリットによって、スイッチングトランジスタチップで発生した熱の制御ＩＣチップへの伝達の低減とフレーム一括成型を同時に実現することができる。
【００５４】
本発明に係る他の出力制御装置では、前記スリットの幅は、０．５ｍｍ以上であることが好ましい。
【００５５】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ＩＣチップへの伝達を効果的に低減することができる。
【００５６】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタのグランド用リード端子が前記スリットを有したアイランドに接続されていることが好ましい。
【００５７】
上記構成によれば、制御ＩＣチップのグランドを、アイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの変わり込みをさらに低減することができる。
【００５８】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップを搭載するトランジスタアイランドと、前記制御ＩＣチップを搭載するチップアイランドとをさらに備えることが好ましい。
【００５９】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ＩＣチップへの伝達を大きく低減することができる。また、横型パワーＭＯＳＦＥＴによって構成されたスイッチングトランジスタを搭載したトランジスタアイランドの材料を、低熱抵抗率の材料に変更することができる。
【００６０】
本発明に係る他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの間の距離は、０．５ｍｍ以上であることが好ましい。
【００６１】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ＩＣチップへの伝達を大きく低減することができる。
【００６２】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、ＡＣ／ＤＣ電源の出力電圧を制御することが好ましい。
【００６３】
上記構成によれば、制御ＩＣチップから駆動する横型パワーＭＯＳＦＥＴのゲートまでの間のリードがなくなり、配線も短くなり、配線のＬ、Ｃ及びＲ成分を少なくすることができる。このため、そのＬ、Ｃ及びＲ成分によるスイッチング損失を低減することができ、ＡＣ／ＤＣ電源の効率を向上させることができるとともに、制御ＩＣの出力電流を抑え、制御ＩＣのチップサイズの縮小化ができる。
【００６４】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御することが好ましい。
【００６５】
上記構成によれば、制御ＩＣチップから駆動する横型パワーＭＯＳＦＥＴのゲートまでの間のリードがなくなり、配線も短くなり、配線のＬ、Ｃ及びＲ成分を少なくすることができる。このため、そのＬ、Ｃ及びＲ成分によるスイッチング損失を低減することができ、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の効率を向上させることができるとともに、制御ＩＣの出力電流を抑え、制御ＩＣのチップサイズの縮小化ができる。
【００６６】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御することが好ましい。
【００６７】
上記構成によれば、制御ＩＣチップから駆動する横型パワーＭＯＳＦＥＴのゲートまでの間のリードがなくなり、配線も短くなり、配線のＬ、Ｃ及びＲ成分を少なくすることができる。このため、そのＬ、Ｃ及びＲ成分によるスイッチング損失を低減することができ、スイッチング型ＤＣ／ＤＣコンバータの効率を向上させることができるとともに、制御ＩＣの出力電流を抑え、制御ＩＣのチップサイズの縮小化ができる。
【００６８】
本発明に係るさらに他の出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ＩＣチップと、前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、前記制御ＩＣチップを搭載したチップアイランドと、前記スイッチングトランジスタチップと前記制御ＩＣチップとを収納したパッケージとを備え、前記スイッチングトランジスタチップは、縦型パワーＭＯＳＦＥＴによって構成されていることを特徴とする。
【００６９】
この特徴によれば、スイッチングトランジスタチップと制御ＩＣチップとを電気的に絶縁すると同時に、スイッチングトランジスタチップで発生した熱の制御ＩＣチップへの伝達を大きく低減することができる。また、スイッチングトランジスタチップを構成する縦型パワーＭＯＳＦＥＴを搭載するアイランドを低熱抵抗率の材料に変更することができる。
【００７０】
本発明に係るさらに他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの間の距離は、０．５ｍｍ以上であることが好ましい。
【００７１】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ＩＣチップへの伝達を大きく低減することができる。
【００７２】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ＩＣチップとの間の距離ｄｃは、ｅ０：真空の誘電率、ｅｍ：制御ＩＣチップのモールド樹脂の比誘電率、Ｓｃ：スイッチングトランジスタチップと制御ＩＣチップとが向かい合う面積、Ｖ：スイッチングトランジスタチップでの電圧振幅、Ｒｃ：制御ＩＣチップの制御回路インピーダンス、ＢＷ：制御ＩＣチップの制御回路の帯域幅、Ｖｎｃ：制御ＩＣチップの制御回路内で許されるノイズの電圧振幅、とすると、ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃを満足することが好ましい。
【００７３】
上記構成によれば、ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃを満足するほどに距離を離すので、スイッチングトランジスタチップからのスイッチングノイズの制御ＩＣチップへの伝達を低減することができる。
【００７４】
本発明に係るさらに他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの一方に接続されたリード端子をさらに備えることが好ましい。
【００７５】
上記構成によれば、スイッチングトランジスタチップからの発熱を、アイランドに接続されたリード端子を通して放熱することができ、制御ＩＣチップへの伝熱を大きく低減することができる。
【００７６】
本発明に係るさらに他の出力制御装置では、前記制御ＩＣチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有することが好ましい。
【００７７】
上記構成によれば、制御ＩＣチップ上のレイアウトにおいて、スイッチングトランジスタチップに近い側にデジタル回路を配置することによって、ノイズに敏感なアナログ回路をノイズ源（スイッチングトランジスタチップ）から遠ざけることができる。
【００７８】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップのグランド用リード端子と、前記制御ＩＣチップのグランド用リード端子とをさらに備えることが好ましい。
【００７９】
上記構成によれば、スイッチングトランジスタチップのソース電流を、制御ＩＣチップのグランド電流から完全に分離することができるので、スイッチングトランジスタチップから制御ＩＣチップへのグランドを経由したノイズの回り込みを軽減することができる。
【００８０】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ＩＣチップよりも薄いことが好ましい。
【００８１】
上記構成によれば、スイッチングトランジスタチップのＲｔｈを小さくすることができる。２パッケージの場合は、制御ＩＣチップはスイッチングトランジスタチップからの発熱の影響を受けないが、１パッケージの場合は、制御ＩＣチップはスイッチングトランジスタチップからの発熱の影響を受けるため、特に放熱が重要になる。
【００８２】
本発明に係るさらに他の出力制御装置では、前記制御ＩＣチップは、熱伝導率の低い樹脂によってコーティングされていることが好ましい。
【００８３】
上記構成によれば、制御ＩＣチップに対するスイッチングトランジスタチップの発熱の影響を小さくすることができる。
【００８４】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタは、ＡＣ／ＤＣ電源の出力電圧を制御することが好ましい。
【００８５】
上記構成によれば、制御ＩＣチップから駆動する横型パワーＭＯＳＦＥＴのゲートまでの間のリードがなくなり、配線も短くなり、配線のＬ、Ｃ及びＲ成分を少なくすることができる。このため、そのＬ、Ｃ及びＲ成分によるスイッチング損失を低減することができ、ＡＣ／ＤＣ電源の効率を向上させることができるとともに、制御ＩＣの出力電流を抑え、制御ＩＣのチップサイズの縮小化ができる。
【００８６】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御することが好ましい。
【００８７】
上記構成によれば、制御ＩＣチップから駆動する横型パワーＭＯＳＦＥＴのゲートまでの間のリードがなくなり、配線も短くなり、配線のＬ、Ｃ及びＲ成分を少なくすることができる。このため、そのＬ、Ｃ及びＲ成分によるスイッチング損失を低減することができ、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の効率を向上させることができるとともに、制御ＩＣの出力電流を抑え、制御ＩＣのチップサイズの縮小化ができる。
【００８８】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御することが好ましい。
【００８９】
上記構成によれば、制御ＩＣチップから駆動する横型パワーＭＯＳＦＥＴのゲートまでの間のリードがなくなり、配線も短くなり、配線のＬ、Ｃ及びＲ成分を少なくすることができる。このため、そのＬ、Ｃ及びＲ成分によるスイッチング損失を低減することができ、スイッチング型ＤＣ／ＤＣコンバータの効率を向上させることができるとともに、制御ＩＣの出力電流を抑え、制御ＩＣのチップサイズの縮小化ができる。
【００９０】
本発明に係るＡＣ／ＤＣ電源装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【００９１】
本発明に係るＬＥＤを負荷とする回路装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【００９２】
本発明に係るＬＥＤバックライト回路装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【００９３】
本発明に係るスイッチング型ＤＣ／ＤＣコンバータ装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【発明の効果】
【００９４】
本発明に係る出力制御装置は、以上のように、スイッチングトランジスタを横型パワーＭＯＳＦＥＴによって構成したので、制御ＩＣに設けられた出力トランジスタの小型化が可能となり、チップサイズを縮小することができ、低コスト化が可能となるという効果を奏する。
【００９５】
本発明に係る他の出力制御装置は、以上のように、スイッチングトランジスタと制御ＩＣとを別チップで構成しているので、１チップ構成に比較して、プロセスコストを低減することができるという効果を奏する。また、スイッチングトランジスタと制御ＩＣとを１パッケージで構成しているので、２パッケージ構成に比べ、小型化、低コスト化することができるという効果を奏する。
【００９６】
本発明では、スイッチングトランジスタとして裏面がソース（ＧＮＤ）であるという特徴を持つ横型パワーＭＯＳＦＥＴを用いており、裏面がＧＮＤである制御ＩＣチップとスイッチングトランジスタチップとを（同電位である）同一アイランド上に搭載することが出来き低コスト化できる。
【００９７】
加えて、この同一アイランドのスイッチングトランジスタチップと制御ＩＣチップとの間にスリットを入れることにより、フレームの一括成型を用いながらも、同一アイランドの場合よりもスイッチングトランジスタチップで発生した熱の伝達の低減を実現できる。
【００９８】
さらに、スイッチングトランジスタチップのアイランドと制御ＩＣチップのアイランドとを分離することにより、スイッチングトランジスタチップで発生した熱が制御ＩＣチップへ伝達することを大きく低減できる。また、発熱の大きいスイッチングトランジスタのアイランドのみを低熱抵抗率の材料に変更することが出来る。
【発明を実施するための最良の形態】
【００９９】
本発明の一実施形態について図１ないし図１７に基づいて説明すると以下の通りである。
【０１００】
（実施の形態１）
図１は、実施の形態１に係るＡＣ／ＤＣ電源２の構成を示す回路図である。ＡＣ／ＤＣ電源２は、ＡＣ電源からＤＣ５Ｖなどの電子機器への充電を行うＡＣアダプター等に使用される。ＡＣ／ＤＣ電源２の方式の特徴は、制御ＩＣ４を用いて出力電圧を一定に保つようにしていることである。トランス１１を境に１次側（高圧）と２次側（低圧）に分かれる。
【０１０１】
ＡＣ／ＤＣ電源２は、ダイオードブリッジ１０を備えている。ダイオードブリッジ１０は、ＡＣ電源入力端子９に入力された１００Ｖ〜２４０Ｖの交流電圧を整流して１次回路側の出力電圧（ＤＣ１４０Ｖ〜ＤＣ３４０Ｖ）としてトランス１１に供給する。トランス１１は、１次側回路の出力を、２次側回路の出力電圧（５Ｖ、１２Ｖ等）に変換してＤＣ出力端子１２から出力する。
【０１０２】
ＡＣ／ＤＣ電源２には、出力制御装置１が設けられている。出力制御装置１には、オン・オフの時間比率が制御されることによって出力電圧を制御するスイッチングトランジスタ３が設けられている。ＡＣ／ＤＣ電源２には、出力制御装置1によって制御された出力電圧に基づいて、フィードバック信号を生成するフィードバック回路１３が設けられている。出力制御装置１は、フィードバック回路１３からのフィードバック信号に基づいて、スイッチングトランジスタ３のオン・オフの時間比率を制御する制御ＩＣ４を有している。実施の形態１−６は、図１に示す制御ＩＣ４とスイッチングトランジスタ３との１パッケージ化に関している。
【０１０３】
図２（ａ）は、ＡＣ／ＤＣ電源２の出力制御装置１に設けられた横型パワーＭＯＳＦＥＴ１４の構成を示す断面図であり、図２（ｂ）は、縦型パワーＭＯＳＦＥＴ１５の構成を示す断面図である。スイッチングトランジスタ３は、横型パワーＭＯＳＦＥＴ１４によって構成されている。
【０１０４】
ここで、横型パワーＭＯＳＦＥＴとは、電流がチップの表面とほぼ平行に流れるパワーＭＯＳＦＥＴをいい、縦型パワーＭＯＳＦＥＴは、電流がチップの厚さ方向に流れ、一般にドレインをチップ裏面から取り出すパワーＭＯＳＦＥＴとして定義される。
【０１０５】
横型パワーＭＯＳＦＥＴ１４は、縦型パワーＭＯＳＦＥＴ１５で寄生的に存在する寄生Ｊ−ＦＥＴ１８が無いため、ゲート電極１６をゲート電極１６ａよりも短く出来る。そのため横型パワーＭＯＳＦＥＴ１４はゲート容量１７をゲート容量１７ａよりも低減でき、パワーＭＯＳＦＥＴを駆動する電流を少なくすることができる。このため、制御ＩＣ４の出力電流が削減できる。そのため、制御ＩＣ４の出力トランジスタの小型化が可能となり、チップサイズの縮小が可能となる。すなわち制御ＩＣ４を低コスト化することができる。
【０１０６】
スイッチングトランジスタとして横型パワーＭＯＳＦＥＴ１４を採用すると、ゲート容量１７が低減できるため高速スイッチングが可能となり、電源モジュールのトランスを小型化することができる。
【０１０７】
このように構成されたＡＣ／ＤＣ電源２においては、ＡＣ１００Ｖ〜ＡＣ２４０ＶがＡＣ電源入力端子９に入力されると、ダイオードブリッジ１０にて交流を整流する。そして、スイッチングトランジスタ３により、トランス１１に流れる電流をＯＮ、ＯＦＦし、トランス１１を介して高電圧が低電圧に変換される。次に、フィードバック回路１３は、ＤＣ出力端子１２から出力されるＤＣ出力電圧を監視し、その情報を表わすフィードバック信号を制御ＩＣ４に伝える。
【０１０８】
制御ＩＣ４は、出力電圧に対応したフィードバック信号を受けて、所望の電圧よりも出力電圧が高い場合は、スイッチングトランジスタ３のオフ時間の比率を上げトランス１１に流れる電流を少なくし、出力電圧が所望の電圧よりも低い場合はオン時間の比率を上げ電流を多くする。この制御により出力電圧を一定に保つ。
【０１０９】
（実施の形態２）
図３（ａ）は、実施の形態２に係る出力制御装置１ａの構成を示す平面図であり、図３（ｂ）は、図３（ａ）に示す面ＡＡに沿った断面図である。図４（ａ）は、出力制御装置１ａに設けられたスイッチングトランジスタチップ３ａを構成する横型パワーＭＯＳＦＥＴ１４の構成を示す断面図であり、図４（ｂ）は、縦型パワーＭＯＳＦＥＴ１５の構成を示す断面図である。
【０１１０】
出力制御装置１ａは、パッケージ５を備えている。パッケージ５には、長方形状をした板状のアイランド６が設けられている。アイランド６の上には、スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとが距離ｄｃの間隔を空けて設けられている。スイッチングトランジスタチップ３ａは、横型パワーＭＯＳＦＥＴ１４によって構成されている。
【０１１１】
図４（ｂ）に示す縦型パワーＭＯＳＦＥＴ１５を用いた従来のスイッチングトランジスタチップは、裏面がドレイン電極のため、０〜７００Ｖの電圧で変動する。このため容易に制御ＩＣチップ（裏面ＧＮＤ）と同一アイランドに搭載することが出来ない。
【０１１２】
本実施の形態で用いる図４（ａ）の横型パワーＭＯＳＦＥＴ１４を用いたスイッチングトランジスタチップ３ａでは裏面がソースと同電位のためＧＮＤにすることができ、制御ＩＣチップ４ａと同一のアイランドに搭載できる。
【０１１３】
このように、横型パワーＭＯＳＦＥＴチップの裏面はソース（ＧＮＤ接地）であり、制御ＩＣチップの裏面と同電位のため、絶縁シートやアイランドの特別な加工なしに同一アイランドに搭載でき、低コストにできる。さらに、出来るだけ微細化したプロセスで製造することが好ましい制御ＩＣチップと、デザインルールが大きいパワーＭＯＳＦＥＴとを、それぞれ最適なプロセスを用いて作成できるため、ワンチップで作成した場合と比較してプロセスコストを低減することができる。
【０１１４】
また、２パッケージで実現した場合よりもパッケージコストを低減することができ、小型化も可能となる。
【０１１５】
スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとを同一パッケージに配置したため、制御ＩＣチップ４ａ側でスイッチングトランジスタチップ３ａの温度を検出することが可能となる。さらに、アイランドが同一電位のため、裏面露出フレームに対応することができ、放熱に優れる。
【０１１６】
パッケージ５には、リード端子７ａ・７ｂ・７ｃ・７ｄが設けられており、これらのリード端子７ａ・７ｂ・７ｃ・７ｄは、制御ＩＣチップ４ａにワイヤボンディングされている。リード端子７ｄは、制御ＩＣチップ４ａのグランド用リード端子である。パッケージ５には、さらにリード端子７ｅ・７ｆ・７ｇ・７ｈが設けられており、これらのリード端子７ｅ・７ｆ・７ｇ・７ｈは、スイッチングトランジスタチップ３ａにワイヤボンディングされている。リード端子７ｈは、スイッチングトランジスタチップ３ａのグランド用リード端子である。
【０１１７】
リード端子７ｄ・７ｈ・７ｇは、アイランド６に接続されることによって、アイランド６を構成する金属の熱伝導率はモールド樹脂よりも優れているため放熱に優れる。このため、リード端子（ソースピン、ＧＮＤピン）をアイランドに接続することで、スイッチングトランジスタチップ３ａからアイランド６に伝わった熱をリード端子（ソースピン、ＧＮＤピン）を経由して基板のＧＮＤに逃すことが出来る。ダミー（ＮＣ）ピンを放熱用に用いることにより、さらに放熱に優れた構成を得ることができる。
【０１１８】
制御ＩＣチップとスイッチングトランジスタチップとを２チップ構成にすることにより、開発期間が短縮されるという効果が得られる。制御ＩＣチップとスイッチングトランジスタチップとを個別に開発できるので、仕様変更のある場合、その変更があるチップのみの対応で済み、変更のない側のチップは対応の必要がなくなるからである。
【０１１９】
また、開発期間短縮による開発コスト低減の効果も得られる。またそれ以外に次のような開発コスト低減効果も得られる。１チップ構成の場合、制御ＩＣチップとスイッチングトランジスタチップとのいずれか一方で仕様変更が必要になった場合でも、例えばマスク１７枚の変更が必要となる。これに対し、２チップ構成の場合は変更が生じた側のチップのマスク変更だけで済み、例えば制御ＩＣチップであれば１３枚、スイッチングトランジスタチップであれば９枚の変更となる。プロセスコストは、マスク枚数にほぼ比例するので、マスク変更にかかる費用が、例えば、約３７％減少する。
【０１２０】
また、負荷の種類に対応するラインナップの開発期間が短くなる。すなわち、２チップ構成の場合は、負荷の種類が変わった場合、ほとんどはスイッチングトランジスタの交換のみで対応できる。このため、スイッチングトランジスタのみの開発で多くの負荷の種類に対応するラインナップをそろえることができ、開発期間が短くて済むという効果を奏する。
【０１２１】
図５は、ＡＣ／ＤＣ電源を１パッケージ化する効果を説明するための図である。ＡＣ／ＤＣスイッチング電源において、スイッチングトランジスタ３と制御ＩＣ４とを１パッケージ化すると、制御ＩＣ４から、駆動するパワーＭＯＳＦＥＴ（スイッチングトランジスタ３）のゲートまでの間のリードがなくなり、配線も短くなり、配線のＬ、Ｃ及びＲ成分を少なく出来る。従って、そのＬ、Ｃ、Ｒ成分によるスイッチング損失を低減でき、電源の効率を向上させる事が出来る。また、１パッケージ化することにより、効率低下の原因となるスイッチングトランジスタの波形の歪が取り除かれるという効果を奏する。
【０１２２】
図６は、出力制御装置に設けられたスイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとの配置を説明するための平面図である。制御ＩＣチップ４ａにおいて、ノイズに弱いアナログ回路領域２０をスイッチングノイズの発生源となるスイッチングトランジスタチップ３ａから遠い方に配置し、ノイズに強いデジタル回路領域１９をスイッチングトランジスタチップ３ａから近いほうにレイアウトすることにより、制御ＩＣチップ４ａがノイズに強くなる。
【０１２３】
ノイズの発生源となるスイッチングトランジスタ３ａのドレイン取り出し端子２８を制御ＩＣチップ４ａから遠いところに配置することにより、制御ＩＣチップ４ａへのノイズの伝達を減らすことができる。
【０１２４】
図７は、出力制御装置に設けられたリード端子を説明するための平面図である。スイッチングトランジスタ３ａのグランドピンとしてリード端子７ｈを設け、制御ＩＣチップ４ａのグランドピンとしてリード端子７ｄを設けると、スイッチングトランジスタチップ３ａのソースに流れた電流が制御ＩＣチップ４ａ側のＧＮＤピンであるリード端子７ｄに流れることを低減出来るため、スイッチングトランジスタチップ３ａに流れる電流による制御ＩＣチップ４ａのＧＮＤ電位の変動の影響を減らすことができる。
【０１２５】
また、制御ＩＣチップ４ａとスイッチングトランジスタチップ３ａとのＧＮＤピンを別にして、スイッチングトランジスタチップ３ａのソースピンのみアイランド６に接続し、制御ＩＣチップ４ａのＧＮＤピンであるリード端子７ｄはアイランド６に接続せず、制御ＩＣチップ４ａのＧＮＤピンであるリード端子７ｄは、アイランド６と分離し、制御ＩＣチップ４ａとワイヤーで接続する。
【０１２６】
このように構成すると、スイッチングトランジスタチップ３ａのソースに流れた電流が制御ＩＣチップ４ａ側のＧＮＤに流れないように出来るため、スイッチングトランジスタチップ３ａに流れる電流による制御ＩＣチップ４ａのＧＮＤ電位変動の影響を減らせると同時に、スイッチングトランジスタチップ３ａの放熱効果も得られる。
【０１２７】
スイッチングトランジスタチップはドレインからソースに電流が流れるため発熱する部分はチップ表面となり、この部分で発生した熱はチップの厚さ方向に伝わり裏面より放出する。ここでスイッチングトランジスタチップ３ａの厚みを、Ｐ−ｓｕｂの厚みＤ３を小さくすることで薄くすることにより放熱特性が良好になる。
【０１２８】
図８は、出力制御装置に設けられたスイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとの間の距離を説明するための図である。
【０１２９】
スイッチングトランジスタのドレイン端は、ＡＣ電源を整流して作られた電圧が印加されるので、スイッチング動作により２００Ｖ以上の電圧振幅が発生する。チップ間容量Ｃｍは真空の誘電率ｅ０、モールド樹脂の比誘電率ｅｍ、２つのチップが向かい合う面積をＳｃ、チップ間距離をｄｃとして、
Ｃｍ＝ｅ０・ｅｍ・（Ｓｃ／ｄｃ）、
のように表わされる。
【０１３０】
またスイッチングトランジスタでの電圧振幅をＶ、制御回路インピーダンスをＲｃ、制御回路の帯域幅をＢＷとすると、制御回路内ノードに発生するノイズ電圧Ｖｎｃは、
Ｖｎｃ＝Ｃｍ（ｄＶ／ｄｔ）・Ｒｃ
＝Ｃｍ・Ｖ・ＢＷ・Ｒｃ
＝ｅ０・ｅｍ・（Ｓｃ／ｄｃ）・Ｖ・ＢＷ・Ｒｃ
で表わされる。
【０１３１】
従って、制御回路内に発生するノイズ電圧をＶｎｃ以下に抑えるために必要なチップ間距離ｄｃは、
ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃ
となる。
【０１３２】
例として今、Ｓｃを２ｍｍ２、ｅｍを４．５、スイッチングトランジスタの電圧振幅Ｖを２００Ｖ、制御回路インピーダンスＲｃを１００ｋΩ、制御回路の帯域幅ＢＷを１０ｋＨｚ、また制御回路内ノイズ電圧Ｖｎｃを例えばＡ／Ｄコンバータ精度より１０ｍＶ以下に収めるとすると、必要なチップ間距離は２ｍｍ以上と求められる。
【０１３３】
ここで、Ｖｎｃは、（Ｓｃ／ｄｃ）に比例し、一方、Ｓｃはチップ厚と２個のチップが向かい合う辺の長さで決まる。チップ厚をほぼ一定、２個のチップが向かい合う辺の長さをＷｃとすると、Ｖｎｃは、（Ｗｃ／ｄｃ）に比例する。本例のＳｃ＝２ｍｍ２はＷｃ＝１．５ｍｍの場合に相当するので、この場合（Ｗｃ／ｄｃ）＝０．７５となる。ここからＶｎｃ≦１０ｍＶのために必要なｄｃは、
ｄｃ≧１．３×Ｗｃ
とチップが向かい合う辺の長さとの比の形で求められる。
【０１３４】
このように、スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとの間の距離ｄｃは、
ｅ０：真空の誘電率、
ｅｍ：制御ＩＣチップ４ａのモールド樹脂の比誘電率、
Ｓｃ：スイッチングトランジスタチップ３ａと制御ＩＣチップ４ａとが向かい合う面積、
Ｖ：スイッチングトランジスタチップ３ａでの電圧振幅、
Ｒｃ：制御ＩＣチップ４ａの制御回路インピーダンス、
ＢＷ：制御ＩＣチップ４ａの制御回路の帯域幅、
Ｖｎｃ：制御ＩＣチップ４ａの制御回路内で許されるノイズの電圧振幅、
とすると、
ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃ
を満足する。
【０１３５】
縦型パワーＭＯＳＦＥＴ１５は、チップ裏面がドレイン電極となるため、低抵抗で高価な共晶ハンダによるダイボンドが必要だが、横型パワーＭＯＳＦＥＴ１４の電流はチップ表面を流れ、チップ裏面に電極がないため低コストのＡｇペーストでダイボンドすることが出来る。
【０１３６】
（実施の形態３）
図９（ａ）は、実施の形態３に係る出力制御装置１ｂの構成を示す平面図であり、図９（ｂ）は、図９（ａ）に示す面Ａ１Ａ１に沿った断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【０１３７】
実施の形態３に係る出力制御装置１ｂが、実施の形態２に係る出力制御装置１ａと異なる点は、アイランド６ａにスリット８を形成した点である。
【０１３８】
スリット８の幅を０．５ｍｍ以上にすると、アイランド間の熱伝達を抑えることができ、制御ＩＣチップ４ａの温度上昇を防ぐことができる。
【０１３９】
図１０（ａ）は、出力制御装置１ｂに設けられたアイランド６ａに形成されたスリット８の熱伝達抑止効果を説明するための回路モデルを示す図であり、図１０（ｂ）は、上記回路モデル内素子を物理的に説明するための図である。図１０（ａ）に示すモデルは熱的回路を電気回路に置き換えて表現したもので、回路内の素子は物理的には図１０（ｂ）に示すように、スイッチングトランジスタの発熱や各部分の熱抵抗を表わしている。
【０１４０】
図１０（ｂ）におけるスイッチングトランジスタチップの消費電力を電流源に、各部分の熱抵抗を電気抵抗に置き換えると、図１０（ａ）に示すような回路が出来る。アイランド１パッケージ熱抵抗、アイランド２パッケージ熱抵抗は、アイランド１、アイランド２からパッケージ外に放散される際の熱抵抗であり、モールド樹脂、リードフレームなどによる熱の放散効果を含んでいる。アイランド１熱抵抗、アイランド２熱抵抗はアイランド金属そのものの熱抵抗である。アイランド間熱抵抗は、アイランド間スリットの間に埋められているモールド樹脂の熱抵抗である。
【０１４１】
Ｒｔｈｍは、
モールド樹脂の熱伝導率Ｇｔｈｍ、熱伝導断面積Ｓｔｈ、アイランド間距離ｄｉを用いて、
Ｒｔｈｍ＝ｄｉ／（Ｓｔｈ・Ｇｔｈｍ）、
のように表わされる。
【０１４２】
今、ｄｉを０．５ｍｍ、Ｓｔｈを３ｍｍ２、Ｇｔｈｍを０．６Ｗ／ｍ・ＫとするとＲｔｈｍは２７８℃／Ｗと求められる。
【０１４３】
また、スイッチングトランジスタの消費電力を１Ｗ、アイランド１パッケージ熱抵抗Ｒｔｈｐ１、アイランド２パッケージ熱抵抗Ｒｔｈｐ２をそれぞれ１００℃／Ｗ、アイランド１熱抵抗Ｒｔｈｉ１、アイランド２熱抵抗Ｒｔｈｉ２を１５０℃／Ｗとして制御ＩＣアイランドにおける温度上昇を求めると、１１℃となる。
【０１４４】
一方、Ｒｔｈｍを０℃／Ｗ、すなわちスイッチングトランジスタと制御ＩＣの双方を共通のアイランドにダイボンドした場合は、制御ＩＣアイランドにおける温度上昇は２０℃と求められる。
【０１４５】
一般のモールド樹脂の熱伝導率は、リードフレームの材料として用いられる４２アロイの１／２０以下であり、アイランド間が０．５ｍｍあればスイッチングトランジスタから制御ＩＣへの熱伝導の抑止効果が得られる。
【０１４６】
さらに熱伝導の抑止効果を得るためには、制御ＩＣチップ４ａを熱伝導率の低い樹脂でコーティングしたのち、両チップを樹脂封止する。
【０１４７】
このとき、スリット８の効果により、熱伝導率の高いアイランドから直接伝わる熱が減り、樹脂を介して伝わる熱が多くなる。したがって、制御ＩＣチップ４ａを熱伝導率の低い樹脂でコーティングすることにより制御ＩＣチップ４ａへの熱の伝わりを低下させることができる。
【０１４８】
実施の形態３によれば、アイランドにスリットを形成したので、スイッチングトランジスタチップで発生した熱が制御ＩＣチップへ伝達することを低減することとフレーム一括成型とを同時に実現することができる。
【０１４９】
必要なチップ間距離ｄｃの下限値を定めているため、実施の形態２と同様の効果が得られる。
【０１５０】
また、アイランドにリード端子を接続しているので、実施の形態２と同様の効果が得られる。また、制御ＩＣチップ上の回路レイアウトおよびスイッチングトランジスタのドレイン取り出し端子の配置を工夫しているので、実施の形態２と同様の効果が得られる。また、制御ＩＣチップとスイッチングトランジスタチップとでグランドを別ピンにしているので、実施の形態２と同様の効果が得られる。また、スイッチングトランジスタチップを薄くしたので、実施の形態２と同様の効果が得られる。また、Ａｇペーストを用いたので、実施の形態２と同様の効果が得られる。
（実施の形態４）
図１１（ａ）は、実施の形態４に係る出力制御装置１ｃの構成を示す平面図であり、図１１（ｂ）は、図１１（ａ）に示す面Ａ２Ａ２に沿った断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【０１５１】
実施の形態４に係る出力制御装置１ｃが、実施の形態２に係る出力制御装置１ａと異なる点は、アイランドを分離して、スイッチングトランジスタチップ３ａを搭載するトランジスタアイランド６ｃと、制御ＩＣチップ４ａを搭載するチップアイランド６ｂとを設けた点である。
【０１５２】
横型パワーＭＯＳＦＥＴチップと制御ＩＣチップとを、分離したアイランドにそれぞれ実装したので、スイッチングトランジスタチップ３ａから発生した熱が、アイランドを介してダイレクトに制御ＩＣチップ４ａに伝わることを防ぐことが出来るので、同一アイランドの場合よりも熱の影響を低減することができる。このため、制御ＩＣチップ４ａの裏面に絶縁シート入れなくてもよく、低コストを実現できる。また、アイランドが分離しているため、発熱の多いスイッチングトランジスタのトランジスタアイランド６ｃのみを低熱抵抗率の材料に換え、低コストで高放熱な構成にすることが出来る。
【０１５３】
トランジスタアイランド６ｃとチップアイランド６ｂとの間の距離Ｄ４を、０．５ｍｍ以上にすると、アイランド間の熱伝達を抑えることができ、制御ＩＣチップ４ａの温度上昇を防ぐことができる。
【０１５４】
実施の形態４によれば、必要なチップ間距離ｄｃの下限値を定めているため、実施の形態２と同様の効果が得られる。また、アイランドにリード端子を接続しているので、実施の形態２と同様の効果が得られる。また、制御ＩＣチップ上の回路レイアウトおよびスイッチングトランジスタのドレイン取り出し端子の配置を工夫しているので、実施の形態２と同様の効果が得られる。また、制御ＩＣチップとスイッチングトランジスタチップとでグランドを別ピンにしているので、実施の形態２と同様の効果が得られる。また、スイッチングトランジスタチップを薄くしたので、実施の形態２と同様の効果が得られる。また、Ａｇペーストを用いたので、実施の形態２と同様の効果が得られる。また、制御ＩＣチップに樹脂コートしたので、実施の形態２と同様の効果が得られる。
【０１５５】
（実施の形態５）
図１２（ａ）は、実施の形態５に係る出力制御装置１ｄの構成を示す平面図であり、図１２（ｂ）は、図１２（ａ）に示す面Ａ３Ａ３に沿った断面図である。図１３は、出力制御装置１ｄに設けられたスイッチングトランジスタチップ３ｂを構成する縦型パワーＭＯＳＦＥＴの構成を示す断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【０１５６】
実施の形態５に係る出力制御装置１ｄが、実施の形態４に係る出力制御装置１ｃと異なる点は、スイッチングトランジスタ３ｂを縦型パワーＭＯＳＦＥＴによって構成した点である。
【０１５７】
縦型パワーＭＯＳＦＥＴ（図４（ｂ））を用いて、スイッチングトランジスタチップ３ｂと制御ＩＣチップ４ａとをアイランドを分離して同一パッケージに封止する場合に、スイッチングトランジスタ３ｂから発生するノイズ、熱の影響を低減するためのアイランド間隔の具体的な数値を定め、また、リードフレームやレイアウトに工夫をして制御ＩＣへの影響を少なくする。以下、具体的に説明する。
【０１５８】
縦型パワーＭＯＳＦＥＴチップと制御ＩＣチップとを、分離したアイランドにそれぞれ実装すると、２つのチップを電気的に絶縁し、スイッチングノイズや熱の伝達を大きく低減することができる。また、制御ＩＣチップの裏面に絶縁シート入れなくともよく、低コストを実現することができる。このように、低コストと制御ＩＣチップの熱的分離とが同時に実現できる。また、アイランドを分離しているため、発熱の多いスイッチングトランジスタのアイランドのみを低熱抵抗率の材料に換えることができ、低コストで高放熱に出来る。
【０１５９】
アイランド間距離Ｄ４を０．５ｍｍ以上にすると、アイランド間の熱伝達を抑えることができ、制御ＩＣチップ４ａの温度上昇を防ぐことができる。
【０１６０】
チップ間距離ｄｃは、
ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃ、
で表わされる距離とする。
【０１６１】
但し、ｅ０は真空の誘電率、ｅｍはモールド樹脂の比誘電率、Ｓｃは２つのチップが向かい合う面積、Ｖはスイッチングトランジスタでの電圧振幅、Ｒｃは制御回路インピーダンス、ＢＷは制御回路の帯域幅、Ｖｎｃは制御回路内で許されるノイズの電圧振幅を表わす。
【０１６２】
このように構成すると、Ｉ＝Ｃ（ｄＶ／ｄｔ）で規定されるカップリングノイズを減らすことができる。
【０１６３】
リード端子とアイランドとを接続させると、アイランドを構成する金属の熱伝導率はモールド樹脂よりも優れているため、放熱に優れた構成を得ることができる。
【０１６４】
制御ＩＣチップ４ａのアナログ回路領域を、スイッチングトランジスタチップ３ｂから遠くなる位置にレイアウトすると、制御ＩＣチップ４ａにおいて、ノイズに弱いアナログ回路領域を、スイッチングノイズの発生源となるスイッチングトランジスタチップ３ｂから遠い方に配置し、ノイズに強いデジタル回路領域を近いほうにレイアウトすることにより、制御ＩＣチップ４ａがノイズに強くなる。
【０１６５】
制御ＩＣチップ４ａとスイッチングトランジスタ３ｂのＧＮＤピンを別にすると（リード端子７ｈ、７ｄ）、スイッチングトランジスタ３ｂのソースに流れた電流が制御ＩＣチップ側のＧＮＤピンに流れないように出来るため、スイッチングトランジスタ３ｂに流れる電流による、制御ＩＣチップ４ａのＧＮＤ電位変動の影響を減らせる。
【０１６６】
スイッチングトランジスタチップ３ｂのチップの厚みを減らすと、スイッチングトランジスタチップ３ｂで発生した熱は、主に裏面からトランジスタアイランド６ｃへ放熱される。チップを薄くすることにより熱抵抗が低下し、放熱に優れた構成を得ることができる。デバイスの耐圧はＮ−エピタキシャル層に依存するため、チップを薄くしても耐圧に影響しない。
【０１６７】
制御ＩＣチップ４ａを熱伝導率の低い樹脂でコーティングした後、両チップを樹脂封止すると、アイランドが分離しているためスイッチングトランジスタチップ３ｂで発生した熱は樹脂を介して制御ＩＣチップ４ａに伝わる。制御ＩＣチップ４ａを熱伝導率の低い樹脂でコーティングすることにより制御ＩＣチップ４ａへの熱の伝わりを低下させることができる。
【０１６８】
（実施の形態６）
前述した実施の形態に係る出力制御装置は、ＡＣ／ＤＣ電源に設けられる例を説明した。しかしながら、本発明はこれに限定されない。本発明に係る出力制御装置は、例えば、ＬＥＤバックライト回路、調光機能付きＬＥＤ照明回路、またはスイッチング型ＤＣ／ＤＣコンバータに設けても良い。
【０１６９】
図１４は、実施の形態６に係るＬＥＤバックライト回路２ａの構成を示す回路図である。ＬＥＤバックライト回路２ａは、昇圧回路２２を備えている。昇圧回路２２は、所定のＤＣ入力（たとえば２５Ｖ）を高いＤＣ電圧（たとえば６０Ｖ）に昇圧して出力する。昇圧されたＤＣ電圧は、ＬＥＤに供給される。昇圧回路２２には、出力制御装置１が設けられている。出力制御装置１は、オン・オフの時間比率が制御されることによってＤＣ電圧を制御するスイッチングトランジスタ３を有している。
【０１７０】
ＬＥＤバックライト回路２ａは、フィードバック回路１３を有している。フィードバック回路１３は、ＬＥＤに流れる電流を検出してフィードバック信号を制御ＩＣ４に供給する。制御ＩＣ４は、フィードバック信号に基づいて、ＬＥＤに流れる電流を監視し、適切な電流が出力されるように、スイッチングトランジスタ３のオンオフ時間を制御する。ＬＥＤ負荷の場合は制御ＩＣ４を用いてＤＣ出力の電流を所望の値になるように制御する。このアプリケーション回路には、前述した実施の形態１〜５の出力制御装置を適用することができる。
【０１７１】
図１５は、実施の形態６に係る調光機能付きＬＥＤ照明回路２ｂの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【０１７２】
図１５に示す調光機能付きＬＥＤ照明回路２ｂは、図１４のＬＥＤ２３とＧＮＤとの間に調光用スイッチングトランジスタ２４を付加したものである。調光用スイッチングトランジスタ２４も裏面がＧＮＤであり、制御ＩＣ４の裏面と共通電位に出来る。このため、このアプリケーション回路は、前述した実施の形態１〜５の出力制御装置を適用することができる。
【０１７３】
図１６は、実施の形態６に係るスイッチング型ＤＣ／ＤＣコンバータ２ｃの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【０１７４】
スイッチング型ＤＣ／ＤＣコンバータ２ｃは、昇圧回路２２ａを備えている。昇圧回路２２ａは、所定のＤＣ入力（たとえば１２Ｖ）を高いＤＣ電圧（たとえば２４Ｖ）に昇圧して出力する。
【０１７５】
昇圧回路２２には、出力制御装置１が設けられている。出力制御装置１は、オン・オフの時間比率が制御されることによってＤＣ電圧を制御するスイッチングトランジスタ３を有している。
【０１７６】
スイッチング型ＤＣ／ＤＣコンバータ２ｃは、フィードバック回路１３を有している。フィードバック回路１３は、出力電圧を検出してフィードバック信号を制御ＩＣ４に供給する。制御ＩＣ４は、フィードバック信号に基づいて、出力電圧を監視し、適切な電圧が出力されるように、スイッチングトランジスタ３のオンオフ時間を制御する。このアプリケーション回路には、前述した実施の形態１〜５の出力制御装置を適用することができる。
【０１７７】
図１７は、実施の形態６に係る他のスイッチング型ＤＣ／ＤＣコンバータ２ｄの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【０１７８】
スイッチング型ＤＣ／ＤＣコンバータ２ｄは、降圧回路２５を備えている。降圧回路２５は、所定のＤＣ入力（たとえば１２Ｖ）を低いＤＣ電圧（たとえば３．３Ｖ）に降圧して出力する。スイッチング型ＤＣ／ＤＣコンバータ２ｄは、ＡＣアダプターの場合と同様に制御ＩＣ４を用いてＤＣ出力の電圧を一定に保つ。
【０１７９】
ここで、図１４〜図１６までのアプリケーション回路はすべて横型Ｎ−ｃｈパワーＭＯＳＦＥＴによるスイッチングトランジスタとＰ−ｓｕｂ上に形成されたＣＭＯＳで作製された制御ＩＣとを前提としていた。これに対して、図１７に示すアプリケーション回路では、スイッチングトランジスタ３として横型Ｐ−ｃｈパワーＭＯＳＦＥＴを用い、さらに制御ＩＣ４としてＮ−ｓｕｂ上に形成したＣＭＯＳで回路を構成することで、本発明の実施の形態の技術を適用することができる。
【０１８０】
Ｐ−ｃｈパワーＭＯＳＦＥＴは、図４（ａ）においてＰとＮの導電体をすべて逆にすることで実現できる。Ｐ−ｃｈパワーＭＯＳＦＥＴとＮ−ｓｕｂ上に形成したＣＭＯＳとはいずれもチップ裏面が回路の中での最高電位となり、図１７のアプリケーション回路の場合、ＤＣ電源入力端子を双方のチップ裏面電位とすることにより、２個のチップの裏面を同電位とすることができる。このようにして２個のチップは共通アイランドにダイボンドすることができ、本発明の実施の形態の技術を適用することができる。
【０１８１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１８２】
本発明は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、スイッチングトランジスタのオン・オフの時間比率を制御する制御ＩＣとを備えた出力制御装置に適用することができる。この出力制御装置は、例えば、ＡＣ／ＤＣ電源、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路、及びスイッチング型ＤＣ／ＤＣコンバータに適用することができる。
【図面の簡単な説明】
【０１８３】
【図１】実施の形態１に係るＡＣ／ＤＣ電源の構成を示す回路図である。
【図２】（ａ）は、上記ＡＣ／ＤＣ電源の出力制御装置に設けられた横型パワーＭＯＳＦＥＴの構成を示す断面図であり、（ｂ）は、縦型パワーＭＯＳＦＥＴの構成を示す断面図である。
【図３】（ａ）は、実施の形態２に係る出力制御装置の構成を示す平面図であり、（ｂ）は、（ａ）に示す面ＡＡに沿った断面図である。
【図４】（ａ）は、上記出力制御装置に設けられたスイッチングトランジスタチップを構成する横型パワーＭＯＳＦＥＴの構成を示す断面図であり、（ｂ）は、縦型パワーＭＯＳＦＥＴの構成を示す断面図である。
【図５】ＡＣ／ＤＣ電源を１パッケージ化する効果を説明するための図である。
【図６】上記出力制御装置に設けられたスイッチングトランジスタチップと制御ＩＣチップとの配置を説明するための平面図である。
【図７】上記出力制御装置に設けられたリード端子を説明するための平面図である。
【図８】上記出力制御装置に設けられたスイッチングトランジスタチップと制御ＩＣチップとの間の距離を説明するための図である。
【図９】（ａ）は、実施の形態３に係る出力制御装置の構成を示す平面図であり、（ｂ）は、（ａ）に示す面Ａ１Ａ１に沿った断面図である。
【図１０】（ａ）は、上記出力制御装置に設けられたアイランドに形成されたスリットの熱伝達抑止効果を説明するための回路モデルを示す図であり、（ｂ）は、上記回路モデル内素子を物理的に説明するための図である。
【図１１】（ａ）は、実施の形態４に係る出力制御装置の構成を示す平面図であり、（ｂ）は、（ａ）に示す面Ａ２Ａ２に沿った断面図である。
【図１２】（ａ）は、実施の形態５に係る出力制御装置の構成を示す平面図であり、（ｂ）は、（ａ）に示す面Ａ３Ａ３に沿った断面図である。
【図１３】上記出力制御装置に設けられたスイッチングトランジスタを構成する縦型パワーＭＯＳＦＥＴの構成を示す断面図である。
【図１４】実施の形態６に係るＬＥＤバックライト回路の構成を示す回路図である。
【図１５】実施の形態６に係る調光機能付きＬＥＤ照明回路の構成を示す回路図である。
【図１６】実施の形態６に係るスイッチング型ＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１７】実施の形態６に係る他のスイッチング型ＤＣ／ＤＣコンバータの構成を示す回路図である。
【符号の説明】
【０１８４】
１    出力制御装置
２    ＡＣ／ＤＣ電源
２ａ  ＬＥＤバックライト回路
２ｂ  調光機能付きＬＥＤ照明回路
２ｃ  スイッチング型ＤＣ／ＤＣコンバータ
３    スイッチングトランジスタ
３ａ、３ｂ  スイッチングトランジスタチップ
４    制御ＩＣ
４ａ  制御ＩＣチップ
５    パッケージ
６、６ａ  アイランド
６ｂ  チップアイランド
６ｃ  トランジスタアイランド
７ａ〜７ｈ  リード端子
８    スリット
９    ＡＣ電源入力端子
１０  ダイオードブリッジ
１１  トランス
１２  ＤＣ出力端子
１３  フィードバック回路
１４  横型パワーＭＯＳＦＥＴ
１５  縦型パワーＭＯＳＦＥＴ
１６、１６ａ  ゲート電極
１７、１７ａ  ゲート容量
１８    Ｊ−ＦＥＴ
１９    デジタル回路
２０    アナログ回路
２１    ソースパッド
２２、２２ａ  昇圧回路
２３    ＬＥＤ証明用チップ
２４    調光用スイッチングトランジスタ
２５    降圧回路
２８    ドレイン取り出し端子
Ｄ１、Ｄ２  距離
Ｄ３    厚み
Ｄ４、Ｃ５  距離
【図１】
2009038873.tif 000003
【図２】
2009038873.tif 000004
【図３】
2009038873.tif 000005
【図４】
2009038873.tif 000006
【図５】
2009038873.tif 000007
【図６】
2009038873.tif 000008
【図７】
2009038873.tif 000009
【図８】
2009038873.tif 000010
【図９】
2009038873.tif 000011
【図１０】
2009038873.tif 000012
【図１１】
2009038873.tif 000013
【図１２】
2009038873.tif 000014
【図１３】
2009038873.tif 000015
【図１４】
2009038873.tif 000016
【図１５】
2009038873.tif 000017
【図１６】
2009038873.tif 000018
【図１７】
2009038873.tif 000019
【手続補正書】
【提出日】平成20年3月19日(2008.3.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ＩＣチップと、
前記スイッチングトランジスタチップと前記制御ＩＣチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップを横型パワーＭＯＳＦＥＴによって構成し、
前記スイッチングトランジスタチップと前記制御ＩＣチップを同一アイランドに搭載したことを特徴とする出力制御装置。
【請求項２】
前記スイッチングトランジスタチップと前記制御ＩＣチップとの間の距離ｄｃは、
ｅ０：真空の誘電率、
ｅｍ：制御ＩＣチップのモールド樹脂の比誘電率、
Ｓｃ：スイッチングトランジスタチップと制御ＩＣチップとが向かい合う面積、
Ｖ：スイッチングトランジスタチップでの電圧振幅、
Ｒｃ：制御ＩＣチップの制御回路インピーダンス、
ＢＷ：制御ＩＣチップの制御回路の帯域幅、
Ｖｎｃ：制御ＩＣチップの制御回路内で許されるノイズの電圧振幅、
とすると、
ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃ
を満足する請求項１記載の出力制御装置。
【請求項３】
前記制御ＩＣチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項１記載の出力制御装置。
【請求項４】
前記スイッチングトランジスタチップは、前記制御ＩＣチップと反対側に配置されたドレイン取り出し端子を有する請求項１記載の出力制御装置。
【請求項５】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ＩＣチップのグランド用リード端子とをさらに備える請求項１記載の出力制御装置。
【請求項６】
前記スイッチングトランジスタチップと前記制御ＩＣチップとを搭載したアイランドをさらに備え、
前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されている請求項５記載の出力制御装置。
【請求項７】
前記スイッチングトランジスタチップは、前記制御ＩＣチップよりも薄い請求項１記載の出力制御装置。
【請求項８】
前記スイッチングトランジスタチップの裏面は、Ａｇペーストによってダイボンドされている請求項１記載の出力制御装置。
【請求項９】
前記制御ＩＣチップは、熱伝導率の低い樹脂によってコーティングされている請求項１記載の出力制御装置。
【請求項１０】
前記アイランドは、前記スイッチングトランジスタチップと前記制御ＩＣチップとの間に形成されたスリットを有する請求項１記載の出力制御装置。
【請求項１１】
前記スリットの幅は、０．５ｍｍ以上である請求項１０記載の出力制御装置。
【請求項１２】
前記スイッチングトランジスタのグランド用リード端子が前記アイランドに接続されている請求項１０記載の出力制御装置。
【請求項１３】
前記スイッチングトランジスタチップは、ＡＣ／ＤＣ電源の出力電圧を制御する請求項１記載の出力制御装置。
【請求項１４】
前記スイッチングトランジスタチップは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御する請求項１記載の出力制御装置。
【請求項１５】
前記スイッチングトランジスタチップは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御する請求項１記載の出力制御装置。
【請求項１６】
請求項１〜１５のいずれか一項に記載の出力制御装置を用いたＡＣ／ＤＣ電源装置。
【請求項１７】
請求項１〜１５のいずれか一項に記載の出力制御装置を用いたＬＥＤを負荷とする回路装置。
【請求項１８】
請求項１〜１５のいずれか一項に記載の出力制御装置を用いたＬＥＤバックライト回路装置。
【請求項１９】
請求項１〜１５のいずれか一項に記載の出力制御装置を用いたスイッチング型ＤＣ／ＤＣコンバータ装置。
【手続補正書】
【提出日】平成20年6月25日(2008.6.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ＩＣチップと、
前記スイッチングトランジスタチップと前記制御ＩＣチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップを横型パワーＭＯＳＦＥＴによって構成し、
前記スイッチングトランジスタチップと前記制御ＩＣチップを同一アイランドに搭載したことを特徴とする出力制御装置。
【請求項２】
前記スイッチングトランジスタチップと前記制御ＩＣチップとの間の距離ｄｃは、
ｅ０：真空の誘電率、
ｅｍ：制御ＩＣチップのモールド樹脂の比誘電率、
Ｓｃ：スイッチングトランジスタチップと制御ＩＣチップとが向かい合う面積、
Ｖ：スイッチングトランジスタチップでの電圧振幅、
Ｒｃ：制御ＩＣチップの制御回路インピーダンス、
ＢＷ：制御ＩＣチップの制御回路の帯域幅、
Ｖｎｃ：制御ＩＣチップの制御回路内で許されるノイズの電圧振幅、
とすると、
ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃ
を満足する請求項１記載の出力制御装置。
【請求項３】
前記制御ＩＣチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項１記載の出力制御装置。
【請求項４】
前記スイッチングトランジスタチップは、前記制御ＩＣチップと反対側に配置されたドレイン取り出し端子を有する請求項１記載の出力制御装置。
【請求項５】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ＩＣチップのグランド用リード端子とをさらに備える請求項１記載の出力制御装置。
【請求項６】
前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されている請求項５記載の出力制御装置。
【請求項７】
前記スイッチングトランジスタチップは、前記制御ＩＣチップよりも薄い請求項１記載の出力制御装置。
【請求項８】
前記スイッチングトランジスタチップの裏面は、Ａｇペーストによってダイボンドされている請求項１記載の出力制御装置。
【請求項９】
前記アイランドは、前記スイッチングトランジスタチップと前記制御ＩＣチップとの間に形成されたスリットを有する請求項１記載の出力制御装置。
【請求項１０】
前記スリットの幅は、０．５ｍｍ以上である請求項９記載の出力制御装置。
【請求項１１】
前記スイッチングトランジスタのグランド用リード端子が前記アイランドに接続されている請求項９記載の出力制御装置。
【請求項１２】
前記スイッチングトランジスタチップは、ＡＣ／ＤＣ電源の出力電圧を制御する請求項１記載の出力制御装置。
【請求項１３】
前記スイッチングトランジスタチップは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御する請求項１記載の出力制御装置。
【請求項１４】
前記スイッチングトランジスタチップは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御する請求項１記載の出力制御装置。
【請求項１５】
請求項１〜１４のいずれか一項に記載の出力制御装置を用いたＡＣ／ＤＣ電源装置。
【請求項１６】
請求項１〜１４のいずれか一項に記載の出力制御装置を用いたＬＥＤを負荷とする回路装置。
【請求項１７】
請求項１〜１４のいずれか一項に記載の出力制御装置を用いたＬＥＤバックライト回路装置。
【請求項１８】
請求項１〜１４のいずれか一項に記載の出力制御装置を用いたスイッチング型ＤＣ／ＤＣコンバータ装置。
【手続補正書】
【提出日】平成20年9月1日(2008.9.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ＩＣチップと、
前記スイッチングトランジスタチップと前記制御ＩＣチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップを横型パワーＭＯＳＦＥＴによって構成し、
前記スイッチングトランジスタチップと前記制御ＩＣチップを同一アイランドに搭載し、
前記スイッチングトランジスタチップの裏面と前記制御ＩＣチップの裏面とは同電位のため、絶縁シート及びアイランドの特別な加工なしに前記同一アイランドに搭載することができることを特徴とする出力制御装置。
【請求項２】
前記スイッチングトランジスタチップと前記制御ＩＣチップとの間の距離ｄｃは、
ｅ０：真空の誘電率、
ｅｍ：制御ＩＣチップのモールド樹脂の比誘電率、
Ｓｃ：スイッチングトランジスタチップと制御ＩＣチップとが向かい合う面積、
Ｖ：スイッチングトランジスタチップでの電圧振幅、
Ｒｃ：制御ＩＣチップの制御回路インピーダンス、
ＢＷ：制御ＩＣチップの制御回路の帯域幅、
Ｖｎｃ：制御ＩＣチップの制御回路内で許されるノイズの電圧振幅、
とすると、
ｄｃ≧ｅ０・ｅｍ・Ｓｃ・（Ｖ／Ｖｎｃ）・ＢＷ・Ｒｃ
を満足する請求項１記載の出力制御装置。
【請求項３】
前記制御ＩＣチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項１記載の出力制御装置。
【請求項４】
前記スイッチングトランジスタチップは、前記制御ＩＣチップと反対側に配置されたドレイン取り出し端子を有する請求項１記載の出力制御装置。
【請求項５】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ＩＣチップのグランド用リード端子とをさらに備える請求項１記載の出力制御装置。
【請求項６】
前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されている請求項５記載の出力制御装置。
【請求項７】
前記スイッチングトランジスタチップは、前記制御ＩＣチップよりも薄い請求項１記載の出力制御装置。
【請求項８】
前記スイッチングトランジスタチップの裏面は、Ａｇペーストによってダイボンドされている請求項１記載の出力制御装置。
【請求項９】
前記アイランドは、前記スイッチングトランジスタチップと前記制御ＩＣチップとの間に形成されたスリットを有する請求項１記載の出力制御装置。
【請求項１０】
前記スリットの幅は、０．５ｍｍ以上である請求項９記載の出力制御装置。
【請求項１１】
前記スイッチングトランジスタのグランド用リード端子が前記アイランドに接続されている請求項９記載の出力制御装置。
【請求項１２】
前記スイッチングトランジスタチップは、ＡＣ／ＤＣ電源の出力電圧を制御する請求項１記載の出力制御装置。
【請求項１３】
前記スイッチングトランジスタチップは、ＬＥＤバックライト回路またはＬＥＤを負荷とする回路の出力電流を制御する請求項１記載の出力制御装置。
【請求項１４】
前記スイッチングトランジスタチップは、スイッチング型ＤＣ／ＤＣコンバータの出力電圧を制御する請求項１記載の出力制御装置。
【請求項１５】
請求項１〜１４のいずれか一項に記載の出力制御装置を用いたＡＣ／ＤＣ電源装置。
【請求項１６】
請求項１〜１４のいずれか一項に記載の出力制御装置を用いたＬＥＤを負荷とする回路装置。
【請求項１７】
請求項１〜１４のいずれか一項に記載の出力制御装置を用いたＬＥＤバックライト回路装置。
【請求項１８】
請求項１〜１４のいずれか一項に記載の出力制御装置を用いたスイッチング型ＤＣ／ＤＣコンバータ装置。