(57)【要約】【課題】試験片の測定を開始する際には、その前段階として、材料試験機の電源を投入するたびに計装アンプのゲインを校正しなければならないという煩雑さがあった。【解決手段】ケーブルユニットＣＵは、差動トランスＬＶＤＴに実変位を与えることなく電気的に仮想的変位出力を供給するためのキャリブレーション用インピーダンスＲ３，Ｃ３を備えている。ケーブルユニット内のＲＯＭは、差動トランスＬＶＤＴに適合した電気的キャリブレーション用のデータを記憶している。計装アンプ１０のゲイン校正時には、スイッチＳ１をＯＮにし、ＲＯＭに記憶されている測定値が得られるよう計装アンプ１０のゲインを調整する。【選択図】図３
2009250678.tif 000002
【特許請求の範囲】
【請求項１】
供試体に負荷される試験力または供試体に生じる変位量に対応したセンサ出力を、ケーブルユニットを介して計装アンプに供給する材料試験機において、
前記ケーブルユニット内には、
前記計装アンプのゲイン調整時に、所定の開閉手段を介して、前記計装アンプの入力端とセンサ駆動電源との間に接続するための所定のインピーダンス素子と、
前記インピーダンス素子を前記計装アンプの入力端に接続したとき、前記材料試験機から得るべき規定の測定値を記憶しておくメモリ手段とを備え、
前記開閉手段を閉成したときに得られる前記材料試験機の測定値が、前記メモリ手段に記憶されている前記規定の測定値と一致するよう前記計装アンプのゲインを調整することにより、前記計装アンプの電気的キャリブレーションを実行することを特徴とする材料試験機。
【請求項２】
請求項１に記載の材料試験機において、
前記インピーダンス素子および前記メモリ手段は、前記ケーブルユニットのコネクタ部に載置されていることを特徴とする材料試験機。
【請求項３】
請求項１または２に記載の材料試験機において、
前記センサ出力として、線形可変差動変圧器または静電式変位計の出力を用いることを特徴とする材料試験機。
【請求項４】
請求項１または２に記載の材料試験機において、
前記センサ出力として、磁気弾性効果を有する磁性材料に巻回したコイルの出力を用いることを特徴とする材料試験機。
【請求項５】
請求項１ないし４のいずれか一項に記載の材料試験機において、
前記ケーブルユニット内には、前記計装アンプの入力インピーダンスを決定するインピーダンス素子と一体となって、前記センサ出力の信号レベルを減衰させるための減衰器を形成するインピーダンス素子を更に備えていることを特徴とする材料試験機。
【請求項６】
請求項１ないし５のいずれか一項に記載の材料試験機において、
前記メモリ手段は、
校正された実変位もしくは実負荷が供試体に与えたときに得られるセンサ出力を前記計装アンプに入力し、前記実変位もしくは実負荷に相当する測定値が材料試験機から得られるよう前記計装アンプのゲインを調整した後、前記実変位もしくは実負荷を零に戻した状態で前記所定の開閉手段を閉成したときの測定値を前記規定の測定値として記憶する、
ことを特徴とする材料試験機。
【請求項７】
請求項１ないし５のいずれか一項に記載の材料試験機において、
前記メモリ手段には、前記ケーブルユニットが接続されるセンサを特定する情報が記憶されていることを特徴とする材料試験機。
【請求項８】
請求項１ないし７のいずれか一項に記載の材料試験機において、
前記メモリ手段への書き込み処理は工場側もしくはサービス提供側にて行い、前記ケーブルユニットと、前記ケーブルユニットが接続される特定のセンサとは一対として使用されることを特徴とする材料試験機。
【請求項９】
請求項１ないし８のいずれか一項に記載の材料試験機において、さらに加えて、
所定のセンサに接続されている前記ケーブルユニットを前記計装アンプに接続した状態において、材料試験機の電源投入後に前記所定の開閉手段を閉成すると、前記記憶手段に記憶されている測定値に基づいて前記計装アンプのゲインを自動調整するゲイン制御手段を有することを特徴とする材料試験機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、供試体の試験を開始する前段階として、材料試験機の計装アンプを校正する技術に関するものである。
【背景技術】
【０００２】
従来から、歪みゲージ式の荷重測定用センサを用いた材料試験機は広く用いられており、計装アンプのゲインを校正するために、歪み検出用のブリッジ回路に抵抗を接続して疑似的な負荷を与える手法が周知の技術として知られている。
他方、試験片の伸び・幅などの変位量を測定するために、差動トランスあるいは静電容量式センサが用いられている（特許文献１）。
【特許文献１】特表２００４−５１０１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、差動トランスあるいは静電容量式センサなどを用いて試験片の測定を開始する際には、材料試験機の電源を投入するたびに、その前段階として、計装アンプのゲインを校正しなければならないという煩雑さがあった。
【課題を解決するための手段】
【０００４】
請求項１による材料試験機は、供試体に負荷される試験力または供試体に生じる変位量に対応したセンサ出力を、ケーブルユニットを介して計装アンプに供給する材料試験機において、前記ケーブルユニット内には、前記計装アンプのゲイン調整時に、所定の開閉手段を介して、前記計装アンプの入力端とセンサ駆動電源との間に接続するための所定のインピーダンス素子と、前記インピーダンス素子を前記計装アンプの入力端に接続したとき、前記材料試験機から得るべき規定の測定値を記憶しておくメモリ手段とを備え、前記開閉手段を閉成したときに得られる前記材料試験機の測定値が、前記メモリ手段に記憶されている前記規定の測定値と一致するよう前記計装アンプのゲインを調整することにより、前記計装アンプの電気的キャリブレーションを実行するものである。
請求項２に係る発明は、請求項１に記載の材料試験機において、前記インピーダンス素子および前記メモリ手段は、前記ケーブルユニットのコネクタ部に載置されている。
請求項３に係る発明は、請求項１または２に記載の材料試験機において、前記センサ出力として、線形可変差動変圧器または静電式変位計の出力を用いる。
請求項４に係る発明は、請求項１または２に記載の材料試験機において、前記センサ出力として、磁気弾性効果を有する磁性材料に巻回したコイルの出力を用いる。
請求項５に係る発明は、請求項１ないし４のいずれか一項に記載の材料試験機において、前記ケーブルユニット内には、前記計装アンプの入力インピーダンスを決定するインピーダンス素子と一体となって、前記センサ出力の信号レベルを減衰させるための減衰器を形成するインピーダンス素子を更に備えている。
請求項６に係る発明は、請求項１ないし５のいずれか一項に記載の材料試験機において、前記メモリ手段は、校正された実変位もしくは実負荷が供試体に与えたときに得られるセンサ出力を前記計装アンプに入力し、前記実変位もしくは実負荷に相当する測定値が材料試験機から得られるよう前記計装アンプのゲインを調整した後、前記実変位もしくは実負荷を零に戻した状態で前記所定の開閉手段を閉成したときの測定値を前記規定の測定値として記憶する。
請求項７に係る発明は、請求項１ないし５のいずれか一項に記載の材料試験機において、前記メモリ手段には、前記ケーブルユニットが接続されるセンサを特定する情報が記憶されている。
請求項８に係る発明は、請求項１ないし７のいずれか一項に記載の材料試験機において、前記メモリ手段への書き込み処理は工場側もしくはサービス提供側にて行い、前記ケーブルユニットと、前記ケーブルユニットが接続される特定のセンサとは一対として使用される。
請求項９に係る発明は、請求項１ないし８のいずれか一項に記載の材料試験機において、さらに加えて、所定のセンサに接続されている前記ケーブルユニットを前記計装アンプに接続した状態において、材料試験機の電源投入後に前記所定の開閉手段を閉成すると、前記記憶手段に記憶されている測定値に基づいて前記計装アンプのゲインを自動調整するゲイン制御手段を有する。
【発明の効果】
【０００５】
本発明によれば、材料試験機の計装アンプを校正するに際して、実際に実変位あるいは実負荷を与えることなく電気的キャリブレーションを行うためのケーブルユニットを備えているので、材料試験機の電源を投入するたびに、その前段階として、計装アンプのゲインを校正しなければならないという煩雑な校正操作が不要となる。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【０００７】
図１は、本発明を適用した材料試験機の全体構成を模式的に示した図である。本実施の形態においては、試験片（図示せず）の伸びを測定するための伸び計として線形可変差動トランス（以下、差動トランスという）ＬＶＤＴを用いている。差動トランスＬＶＤＴには出力ケーブルおよび出力用コネクタ（いずれも図示せず）が取り付けられており、ケーブルユニットＣＵに接続されている。差動トランスＬＶＤＴの差動出力は、ケーブルユニットＣＵを介して試験機本体ＭＴＭに供給される。このケーブルユニットＣＵは、後に詳述する電気的キャリブレーションを実行するために、本実施の形態に特有の構成を備えている。
【０００８】
ケーブルユニットＣＵの構造は、大別して、センサ側コネクタ２とケーブル本体４と試験機側コネクタ６とに分けることができる。本実施の形態では、試験機側コネクタ６の内部に基板８を設けてあり、基板８上には、後に詳述するＲＯＭおよび抵抗器，コンデンサ（図３参照）を搭載してある。差動トランスＬＶＤＴの特性は用途に応じて様々な種類があるばかりでなく、同一の製品名であっても、使用される変位計の仕様により電気的特性が異なり、また、全く同一の製品名、使用先であってもその特性には製造や組立のばらつきによる違いがみられる。そこで、基板８上に搭載してあるＲＯＭの記憶内容、ならびに、抵抗器の抵抗値およびコンデンサの静電容量値は、後に詳述する手順により差動トランスＬＶＤＴの固有特性に適合した内容に設定される。
【０００９】
図２は、種々の差動トランスＬＶＤＴ−ｎ（ｎ＝１，２，３・・・）を、試験機本体ＭＴＭの計装アンプ１０に接続する態様を示した説明図である。本図に示すように、それぞれの差動トランスＬＶＤＴとケーブルユニットは、常に一対として使用される。
【００１０】
すなわち、使用する差動トランスＬＶＤＴが替わると基板８上に搭載してあるＲＯＭの記憶内容、ならびに、抵抗器の抵抗値およびコンデンサの静電容量値も変化する。その結果として、差動トランスＬＶＤＴとケーブルユニットＣＵは一対として使用されることになる。実際に、差動トランスＬＶＤＴとケーブルユニットＣＵは一対としてユーザに納品される。あるいは、修理完了時においては、差動トランスＬＶＤＴとケーブルユニットＣＵは一対としてユーザに引き渡される。
【００１１】
図３は、差動トランスＬＶＤＴ，ケーブルユニットＣＵ，試験機本体ＭＴＭにおける電気回路を示した図である。差動トランスＬＶＤＴは、１次巻線Ｔ１および２次巻線Ｔ２Ａ，Ｔ２Ｂを含んでいる。差動トランスＬＶＤＴの１次巻線Ｔ１には交流電源電圧Ｖ１が印加されており、可動コアＭＣの位置に対応した差動出力Ｖ２がケーブルユニットＣＵ側に供給される。
【００１２】
ケーブルユニットＣＵは、使用する差動トランスＬＶＤＴに対して一意的に決められる固有の電気的キャリブレーション用情報（後に詳述する）を記憶してあるＲＯＭと、差動トランスＬＶＤＴの差動出力Ｖ２をＬＶＤＴアンプである計装アンプの入力端に供給するための抵抗Ｒ１およびコンデンサＣ１と、電気的キャリブレーションを実行する時（後に詳述する）に交流電源電圧Ｖ１を計装アンプの入力端に供給するための抵抗Ｒ３およびコンデンサＣ３とを備えている。
【００１３】
試験機本体ＭＴＭにおける計装アンプ１０は、初段演算増幅器の入力インピーダンスを決定する抵抗Ｒ２およびコンデンサＣ２と、電気的キャリブレーションを実行する時（後に詳述する）に閉成されるスイッチＳ１を備えている。このスイッチＳ１は、通常の状態ではＯＦＦとなっており、手動操作がなされた時あるいは制御信号が与えられた時にのみＯＮ（閉成）となる。
【００１４】
さらに、試験機本体ＭＴＭは、差動トランスＬＶＤＴを駆動するための交流電圧源３０と、計装アンプ１０の出力電圧を入力して測定値Ｘを得るための電圧測定回路３５と、電圧測定回路３５から出力された測定値Ｘを表示するための表示器５０を備えている。この表示器５０は、後に詳述する材料試験機の制御盤４２（図６参照）に装着されている。なお、電圧測定回路３５の詳細については、後に図４を参照して説明する。
【００１５】
試験機本体ＭＴＭはさらに、ケーブルユニットＣＵに搭載されているＲＯＭの内容を読み出すための読出回路５８を備えている。ゲイン制御回路６０は、ＲＯＭから読み出された内容（＝予め記憶されている規定の測定値Ｘ０）と、電圧測定回路３５から得られた測定値Ｘを入力し、Ｘ＝Ｘ０となるように計装アンプ１０のゲインを帰還制御する。
【００１６】
次に、図３を参照しながら、本実施の形態による電気的キャリブレーションについて説明する。ここでいう電気的キャリブレーションとは、ユーザ側で計装アンプのゲイン調整を行う際に、電気的処理のみによりゲイン調整を完了させることを意味する。より正確に述べると、校正された実変位を差動トランスＬＶＤＴの可動コアＭＣに実際に与えることなく仮想的な物理的変位を電気的に再現することにより、計装アンプ１０のゲインをユーザが校正することである。
【００１７】
＜ＲＯＭへの書き込み処理について＞
まず、工場出荷時あるいはメインテナンス・修理時におけるＲＯＭへの書き込み処理について説明する。
（手順１）
所定の差動トランスＬＶＤＴにケーブルユニットＣＵを接続する。なお、ケーブルユニットＣＵには、ＲＯＭの他に、図３に示した抵抗器およびコンデンサが搭載されているが、これらの抵抗値および静電容量値は、差動トランスＬＶＤＴの定格出力電圧と、計装アンプ１０の入力インピーダンスと、計装アンプ１０の定格入力電圧（入力レンジ）により一意的に決定される。その算出方法については後に説明する。
【００１８】
（手順２）
差動トランスＬＶＤＴに与える伸びを零にしたまま、計装アンプ１０のオフセット成分を調整することにより、測定値Ｘを零（Ｘ＝０）にする。
【００１９】
（手順３）
伸び計キャリブレーション装置（図示せず）を用いて、差動トランスＬＶＤＴに実変位（＝校正された定格伸び量）Ｘ１を与える。この状態において、測定値Ｘが実変位Ｘ１と一致するように、計装アンプ１０のゲインを調整する。
【００２０】
（手順４）
次に、上記の実変位を取り除き、差動トランスＬＶＤＴの伸び量を再び零にする。この状態において、スイッチＳ１をＯＮして測定値Ｘを読み取る。このときの測定値Ｘ０をＲＯＭに書き込む。
以上により、工場出荷時あるいはメインテナンス・修理時におけるＲＯＭへの書き込み処理が終了する。
【００２１】
＜ユーザが行う電気的キャリブレーション操作について＞
次に、ユーザが行う電気的キャリブレーション操作について説明する。
（手順１）
所定の差動トランスＬＶＤＴとケーブルユニットＣＵは常に一対として使用されるので、そのことを確認した後に、試験機本体ＭＴＭにケーブルユニットＣＵを接続する。
【００２２】
（手順２）
差動トランスＬＶＤＴの伸び量を零にした状態で、測定値Ｘが零となるように計装アンプ１０のオフセット成分を調整する。
【００２３】
（手順３）
スイッチＳ１をオンしたときの計測値Ｘが、ＲＯＭに記憶されている値Ｘ０（＝予め記憶されている規定の測定値Ｘ０）となるように、計装アンプ１０のゲインを調整する。このゲイン調整は、計装アンプ１０のゲイン調整用ツマミを手動で操作してもよいが、本実施の形態では、マイクロコンピュータ（図示せず）がスイッチＳ１のＯＮを検知すると、ゲイン制御回路６０により自動的にゲイン調整を実行する。
以上により、ユーザが行う電気的キャリブレーション操作が終了する。
【００２４】
＜ケーブルユニットのインピーダンス算出方法＞
既述の通り、ケーブルユニットＣＵには２種類のインピーダンス素子が搭載されている。第１のインピーダンス素子は、並列接続された抵抗Ｒ１およびコンデンサＣ１である。第２のインピーダンス素子は、直列接続された抵抗Ｒ３およびコンデンサＣ３である。
【００２５】
以下に説明するように、第１のインピーダンス素子（Ｒ１およびＣ１）における抵抗値および静電容量値を決定するためには、交流電源電圧Ｖ１を印加したまま、スイッチＳ１をＯＦＦしていること、を条件とする。他方、第２のインピーダンス素子（Ｒ３およびＣ３）における抵抗値および静電容量値を決定するためには、交流電源電圧Ｖ１を印加したまま、スイッチＳ１をＯＮしていること、を条件とする。
【００２６】
（§１）第１のインピーダンス素子（Ｒ１およびＣ１の並列接続）について
差動トランスＬＶＤＴの１次巻線Ｔ１には交流電源電圧Ｖ１が印加されているので、可動コアＭＣが変位零の中心位置になければ、２次巻線Ｔ２Ａ，Ｔ２Ｂから得られる差動出力電圧Ｖ２（Ｖ２≠０）は交流電源電圧Ｖ１に比例する。すなわち、Ｖ２∝Ｖ１である。
【００２７】
いま、スイッチＳ１をオフしているとき、計装アンプ１０における初段演算増幅器の非反転入力端には電圧Ｖ３が生じているとする。また、抵抗器Ｒ１およびコンデンサＣ１の並列接続により形成されるインピーダンスをＺ１とする。さらに、計装アンプ１０の入力インピーダンス（抵抗器Ｒ２およびコンデンサＣ２の並列接続）をＺ２とする。
【００２８】
すると、Ｖ３とＶ２との間には、次の数式１で表される関係がある。
【数１】
2009250678.tif 000003
【００２９】
交流電源電圧Ｖ１の角周波数をω（rad/sec）とすると、Ｚ１およびＺ２は次式で表すことができる。
【数２】
2009250678.tif 000004
【００３０】
いま、Ｚ１およびＺ２の時定数を一致させるために、
【数３】
2009250678.tif 000005
となるように抵抗器Ｒ１およびコンデンサＣ１を選択すると、数式１は、
【数４】
2009250678.tif 000006
のように変形することができる。したがって、差動トランスＬＶＤＴの可動コアＭＣを定格伸び位置まで変位させたときに得られる定格差動出力（＝定格出力の１００％）が、計装アンプ１０の入力許容レンジ内に収まるように、抵抗器Ｒ１およびコンデンサＣ１の値を決定すればよい。
【００３１】
このように差動トランスＬＶＤＴの特性に応じて、Ｚ１とＺ２により減衰器を構成することができるので、計装アンプ１０の各種設定（＝入力インピーダンスおよびゲイン）を変更する必要がなくなる。なお、差動トランスＬＶＤＴの差動出力は様々なものがあるので、計装アンプ自体のゲインを十分に大きく設計しておくことにより、どのような差動トランスにも対応させることが可能にある。
【００３２】
（§２）第２のインピーダンス素子（Ｒ３およびＣ３の直列接続）について
次に、第２のインピーダンス素子を決定するための計算方法について述べる。
まず、差動トランスＬＶＤＴの可動コアＭＣを中央位置（＝実変位が零の位置）にもっていき、Ｖ２＝０にしておく。この状態でスイッチＳ１をＯＮする。
抵抗器Ｒ３およびコンデンサＣ３の直列接続により形成されるインピーダンスの値をＺ３とする。すると、Ｚ３は次式で与えられる。
【数５】
2009250678.tif 000007
【００３３】
他方、スイッチＳ１をＯＮしたとき、計装アンプ１０の入力端に生じる電圧Ｖ３は、次式で与えられる。
【数６】
2009250678.tif 000008
【００３４】
この数式６から明らかなように、Ｖ３＝ｋ１・Ｖ１（ｋ１は定数）と表すことができる。
また、数式１を見ると、Ｖ３＝ｋ２・Ｖ２（ｋ２は定数）である。ここで、Ｖ２∝Ｖ１であるので、
Ｖ３＝ｋ２・Ｖ２＝ｋ３・Ｖ１（ｋ３は定数）
と表すことができる。すなわち、数式１におけるＶ３と、数式３におけるＶ３は、共に交流電源電圧Ｖ１に比例しているといえる。但し、数式１はスイッチ１をＯＦＦした状態で計算しており、数式６はスイッチ１をＯＮした状態で計算している点が異なっている。しかしながら、これら２つのＶ３を算出する前提として同一の計装アンプ１０を用いているので、数式１と数式６が同時に成立するときには、計装アンプ１０の電気的キャリブレーションが行われることを意味する。その成立条件は、数式１および数式６の両分母から明らかなように、
【数７】
2009250678.tif 000009
を満たすときである。かくして数式７から、電気的キャリブレーションを行うためのＺ３（Ｒ３およびＣ３の直列接続）を算出することができる。この数式７に基づいて、Ｒ３およびＣ３の実際の値を計算した実例を次に述べる。
【００３５】
いまＲ１＝５０ｋΩ，Ｃ１＝３ｎＦであり、且つ、
Ｒ２＝１０ｋΩ，Ｃ２＝１５ｎＦであって、
交流電源電圧Ｖ１の周波数が１ｋＨＺであるとすると、角速度ωは、
ω＝２π・１０００＝６２８３（rad/sec）となる。
そこで、数式２を用いてＺ１およびＺ２を計算すると、
Ｚ１＝２６．５×１０３−ｊ２５．０×１０３  （Ω）
Ｚ２＝５．３０×１０３−ｊ４．９９×１０３  （Ω）
となるので、数式７よりＺ３を計算すると、
Ｚ３＝２２．１×１０３−ｊ２０．８×１０３  （Ω）
となる。そこで、このＺ３を複素インピーダンス表記から、抵抗値およびキャパシタンス値に変換すると、
Ｒ３＝２２．１ｋΩ，Ｃ３＝７．７ｎＦ
が得られる。
【００３６】
このようにして算出された抵抗Ｒ３（＝２２．１ｋΩ）およびコンデンサＣ３（＝７．７ｎＦ）をケーブルユニット内に載置することにより、既述の手順による電気的キャリブレーションを実施することができる。
【００３７】
図４は、図３に示した交流電源３０および電圧測定回路３５の具体的な回路構成を示すブロック図である。換言すると、本図は、計装アンプ１０の出力電圧から交番成分sinωtに同期する成分のみを検出し、可動コアＭＣの変位量を表す測定値ｘのみを取り出すと同時に、差動トランスＬＶＤＴの１次巻線Ｔ１を駆動するための交流電源電圧Ｖ１を発生する回路を示す。
【００３８】
図４の１２はアンチ・エリアシング・フィルタ、１４はＡ／Ｄ変換器である。ここまでがアナログ信号処理系であり、後段の信号処理を安定化し且つ小型回路化するために、これ以降はデジタル信号処理系を用いる。本実施の形態では、ＦＰＧＡ（Field Programmable Gate Array）を用いてデジタル信号処理系を構成する。
【００３９】
次に、このデジタル信号処理系について説明する。１６は、サイン波sinωtおよびコサイン波cosωtを発生させる正弦波発生器である。１８および２０は、サイン波sinωtおよびコサイン波cosωtと、Ａ／Ｄ変換器１４で量子化された電圧ＶＣとをそれぞれ掛け合わせる乗算器である。
【００４０】
２２は位相検波器であり、各乗算器１８，２０から出力された乗算結果を正弦波１周期分だけ積算する。すなわち、コサイン波cosωtと量子化されたＶＣとを乗算した結果を１周期分積算した値をｘ座標値として算出し、且つ、サイン波sinωtと量子化されたＶＣとを乗算した結果を１周期分積算した値をｙ座標値として算出する。所謂、畳込み積分（コンボリューション）処理を実行する。ここで、差動トランスＬＶＤＴの可動コアＭＣが変位すると、ｘ座標値およびｙ座標値も共に変化することになる。すなわち、ｘ座標値およびｙ座標値により特定される座標は、ある範囲内で一定の軌跡を描くことになる。いま、２次元座標（ｘ，ｙ）に対応した極座標（ｒ，θ）を想定すると、この（ｒ，θ）をある角度だけ回転させてから可動コアＭＣを変位させた場合には、位相検波器２２から可動コアＭＣの位置を示す信号のみを出力することができる。
【００４１】
換言すると、２次元座標（ｘ，ｙ）では、ｒ＝（ｘ２＋ｙ２）１／２であり、位相θ＝tan−１（ｙ／ｘ）である。そこで、アナログ信号処理系での信号位相遅れ、および、デジタル信号処理系のクロック遅延などに起因して生じる遅れを補償するために、２次元座標（ｘ，ｙ）を所定の回転行列に入力し、必要とされるｘ座標値を演算する。このようにして位相検波器２２の出力端からは、可動コアＭＣの位置に対応した信号成分のみを出力する。
【００４２】
２４はゲイン調整器である。位相検波器２２から出力される信号は可動コアＭＣの位置に対応した信号ではあるが、長さの次元を持っていない。そこで、位相検波器２２から出力される信号の大きさを「ミリメートル」などの長さ単位に変換するために、所定の定数（＝ゲイン）を乗算する。かくして、ゲイン調整器２４からは、可動コアＭＣの位置（座標）を長さとして表す測定値Ｘが出力される。
【００４３】
デジタル信号処理系の正弦波発生器１６から出力されたサイン波sinωtは、Ｄ／Ａ変換器２６を介して、出力増幅器２８にも入力される。出力増幅器２８の２つの出力端からは、差動トランスＬＶＤＴの１次巻線Ｔ１を駆動するための電圧Ｖ１が出力される。
【００４４】
次に、試験片の標点間伸びを測定するための材料試験機全体について説明する。
図５は、試験片ＴＰ上における２つの標点と差動トランスＬＶＤＴ（伸び計）との対応関係を示した説明図である。本図の例では、図示しないレバーを標点１，２に把持させることにより、標点間の伸び量を差動出力に変換する。
【００４５】
図６は、図４に示した交流電源３０および電圧測定回路３５を用いた材料試験機を示す全体構成図である。本図において、３１Ａおよび３１Ｂは一対の支柱であり、その内部にはモータ（図示せず）により回転されるボールねじ（図示せず）が内装されている。３２はクロスヘッドであり、上記ボールねじの回転に応じて上下に移動する。３４は基台、３６はクロスヨークである。３８は上つかみ具であり、図示しないロードセルを介してクロスヘッド３２に接続されている。４０は下つかみ具であり、基台３４に接続されている。４２は制御盤であり、図示しない負荷機構の制御のみならず、表示機５０（図３参照）および各種インタフェース回路（図示せず）ならびに各種データ処理を行うための演算回路（図示せず）を備えている。ＫＫは、図５で説明した差動トランスＬＶＤＴの把持機構部である。以上の各構成要素により、本実施の形態による材料試験機４４を構成する。
【００４６】
−実施の形態による作用・効果−
本実施の形態によれば、以下に列挙する作用・効果を得ることができる。
（１）電気的キャリブレーションを実施するためのケーブルユニットを備えているので、電源を投入するたびに、伸び計キャリブレーション装置により実変位を与えてゲイン調整をする手間が必要なくなる。
より具体的に述べると、本実施の形態では、差動トランスに実変位を与えることなく電気的に仮想的変位出力を発生させるためのキャリブレーション用インピーダンス、ならびに、差動トランスに適合した電気的キャリブレーション用データをＲＯＭに記憶させている。その結果として、伸び計としての差動トランスから出力される差動出力を増幅する計装アンプが経年変化・温度変化などに起因して特性に変化が生じたとしても、実変位を与えてゲインを再調整するなど煩雑な操作が不要となる。さらに、計装アンプのゲイン設定を変えてしまったときにも、実変位を与えてゲインを再校正する必要があるが、本実施の形態によればこのような煩雑な操作は不要となる。
（２）差動トランスは用途に応じて数多くの種類があるが、本実施の形態によれば、それぞれの差動トランスと組みになるケーブルユニットを予め用意しておくことにより、使用する差動トランスに適合したゲインの調整を電気的行うことができる。その結果として、差動トランスを取り換えるたびに実変位を与えてゲイン調整を行う必要がなくなる。
（３）本実施の形態によるケーブルユニットを計装アンプに接続した場合には、差動トランスの差動出力端と計装アンプの入力端との間に減衰器が挿入される回路となる。その結果として、さまざまな出力電圧を有する差動トランスを使用する際にも、計装アンプのゲインが十分に大となるよう設計しておくことにより（たとえば、従来の１０倍以上）、差動トランスの定格出力電圧あるいは計装アンプの入力レンジに注意を払うことなく、単にケーブルユニットを接続すればよいことになる。
（４）ケーブルユニット内に搭載されている抵抗およびコンデンサならびにＲＯＭは、工場出荷時あるいはメインテナンス・修理時に組み込まれてユーザに引き渡される。その結果として、ユーザはケーブルユニットと差動トランスを一対として扱うだけで、その差動トランスに適合した電気的キャリブレーションが実行される。
（５）本実施の形態では、ケーブルユニットのＲＯＭに記憶されているデータを材料試験機本体が読み出して自動的にゲイン調整を行う構成としているので、ユーザは、キャリブレーション装置による校正操作を意識することなく、直ちに材料試験に取り掛かることができる。
【００４７】
−変形例−
本実施の形態による各構成要素は、以下に列挙するよう変形することができる。
（１）計装アンプのゲイン調整は、マイクロコンピュータによる全自動調整とすることなく、使用する計装アンプの種類によっては、ユーザが測定値を見ながら手動で調整してもよい。
（２）本実施の形態では、ケーブルユニットのコネクタ部内に基板を設け、その基板上に抵抗・コンデンサ・ＲＯＭを搭載してあるが、この構成に限らず、他の部分（たとえば、ケーブルユニットの中央部）に設けてもよい。
（３）上述した実施の形態では、差動トランスを用いた伸び計について述べたが、静電式の変位計を用いて伸び量を測定する際にも、電気的キャリブレーションを実行することができる。
（４）計装アンプに入力する信号は、伸び計からの出力信号に限定されない。たとえば、供試体に負荷される荷重（試験力）に対応した信号を得るために、磁気弾性効果を有する磁性材料に巻回したコイルから交流電圧を出力させることもできる。
【００４８】
以上の説明はあくまで一例であり、本発明の特徴を損なわない限り、本発明は上述した実施の形態および変形例に限定されるものではない。また、本発明の技術的思想の範囲内で考えられる他の形態についても、本発明の範囲内に含まれる。
【００４９】
請求項１に記載した構成要素と、実施の形態との対応関係は次にカッコ書きで例示する通りである。
供試体（ＴＰ）に負荷される試験力または供試体に生じる変位量に対応したセンサ（ＬＶＤＴ）出力を、ケーブルユニット（ＣＵ）を介して計装アンプ（１０）に供給する材料試験機（４４）において、
前記ケーブルユニット内には、
前記計装アンプのゲイン調整時に、所定の開閉手段（Ｓ１）を介して、前記計装アンプの入力端とセンサ駆動電源との間に接続するための所定のインピーダンス素子（Ｒ３，Ｃ３）と、
前記インピーダンス素子を前記計装アンプの入力端に接続したとき、前記材料試験機から得るべき規定の測定値（Ｘ０）を記憶しておくメモリ手段（ＲＯＭ）とを備え、
前記開閉手段を閉成したときに得られる前記材料試験機の測定値（Ｘ）が、前記メモリ手段に記憶されている前記規定の測定値と一致するよう前記計装アンプのゲインを調整する（４０）ことにより、前記計装アンプの電気的キャリブレーションを実行することを特徴とする材料試験機。
なお、本発明を解釈する上で上記の対応関係は何ら限定とならない。
【図面の簡単な説明】
【００５０】
【図１】本発明を適用した材料試験機の全体構成を模式的に示した図である。
【図２】種々の差動トランスＬＶＤＴ−ｎ（ｎ＝１，２，３・・・）を試験機本体ＭＴＭの計装アンプ１０に接続する態様を示した説明図である。
【図３】差動トランスＬＶＤＴ，ケーブルユニットＣＵ，試験機本体ＭＴＭにおける電気回路を示した図である。
【図４】計装アンプの出力から測定値Ｘを取り出すと同時に、差動トランスＬＶＤＴを駆動するための交流電圧を発生する回路図である。
【図５】試験片ＴＰ上における２つの標点と差動トランスＬＶＤＴとの対応関係を示した説明図である。
【図６】図４に示した交流電源３０および電圧測定回路３５を用いた材料試験機を示す全体構成図である。
【符号の説明】
【００５１】
２  センサ側コネクタ
４  ケーブル本体
６  試験機側コネクタ
８  基板
１０  計装アンプ
３０  交流電源
３５  電圧測定回路
３８  上つかみ具
４０  下つかみ具
ＣＵ  ケーブルユニット
ＬＶＤＴ  差動トランス
ＭＴＭ  試験機本体
ＴＰ  試験片
【図１】
2009250678.tif 000010
【図２】
2009250678.tif 000011
【図３】
2009250678.tif 000012
【図４】
2009250678.tif 000013
【図５】
2009250678.tif 000014
【図６】
2009250678.tif 000015