(57)【要約】【課題】動作中にジャンクション温度が上昇しにくい半導体装置を実現できるようにする。【解決手段】半導体装置は、半導体チップ１２と、半導体チップ１２が接合されたベース部材１１と、半導体チップ１２とベース部材との間に形成された金属多層膜１３とを備えている。金属多層膜１３は、１００Ｗ／ｍ・Ｋ以上の熱伝導率を有する材料からなる。【選択図】図１
2009043946.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップが接合されたベース部材と、
前記半導体チップと前記ベース部材との間に設けられ、１００Ｗ／ｍ・Ｋ以上の熱伝導率を有する材料からなる金属多層膜とを備えていることを特徴とする半導体装置。
【請求項２】
前記金属多層膜は、前記半導体チップ側に形成された第１の金属膜と、前記ベース部材側に形成された第２の金属膜と、前記第１の金属膜と前記第２の金属膜との間に形成された第３の金属膜とを有していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３の金属膜は、互いに間隔をおいて形成された第１の領域と、該第１の領域同士の間を埋める第２の領域とを有していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の領域と前記第２の領域とは互いに異なる材料からなることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第１の金属膜、第２の金属膜及び第３の金属膜は、それぞれ金、銀、銅及びアルミニウムのうちのいずれか１つからなることを特徴とする請求項２〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体チップは、窒化物半導体又は炭化硅素からなる半導体素子を有していることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体素子は複数であり、半導体集積回路を構成していることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記ベース部材は、実装基板又はリードフレームであることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
半導体チップを準備する工程（ａ）と、
前記半導体チップの一の面の上に第１の金属膜を形成する工程（ｂ）と、
ベース部材の上に第２の金属膜を形成する工程（ｃ）と、
前記第１の金属膜と前記第２の金属膜とが間隔をおいて対向するように前記半導体チップと前記ベース部材とを配置した後、前記第１の金属膜と前記第２の金属膜との界面に金属を析出させることにより、前記第１の金属膜と前記第２の金属膜との間に第３の金属膜を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１０】
前記工程（ｄ）では、前記第１の金属膜と前記第２の金属膜との間隔を０．５μｍ以上且つ５０μｍ以下とすることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記工程（ｂ）よりも後で且つ前記工程（ｄ）よりも前に、前記第１の金属膜の上に金属からなる凸部を選択的に形成する工程（ｅ）をさらに備え、
前記工程（ｄ）では、前記凸部と前記第２の金属膜とが接するように前記半導体チップと前記ベース部材とを配置することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｃ）よりも後で且つ前記工程（ｄ）よりも前に、前記第２の金属膜の上に金属からなる凸部を選択的に形成する工程（ｅ）をさらに備え、
前記工程（ｄ）では、前記凸部と前記第１の金属膜とが接するように前記半導体チップと前記ベース部材とを配置することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１３】
前記凸部は、高さが０．５μｍ以上且つ５０μｍ以下であることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１の金属膜、第２の金属膜及び第３の金属膜は、それぞれ熱伝導率が１００Ｗ／ｍ・Ｋ以上の材料からなることを特徴とする請求項９〜１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記第１の金属膜、第２の金属膜及び第３の金属膜は、それぞれ金、銀、銅及びアルミニウムのうちのいずれか１つからなることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記工程（ｄ）では、めっきにより前記第１の金属膜と前記第２の金属膜との界面に金属を析出させることを特徴とする請求項９から１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｄ）では、有機金属を含む雰囲気において前記第１の金属膜と前記第２の金属膜との界面に金属を析出させることを特徴とする請求項９〜１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記半導体チップは、窒化物半導体又は炭化硅素からなる半導体素子を有していることを特徴とする請求項９〜１７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に大電力又は高出力用の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子の材料として、窒化ガリウム（ＧａＮ）に代表される窒化物半導体及び炭化硅素（ＳｉＣ）等のワイドバンドギャップ半導体の研究開発が活発に行われている。ワイドバンドギャップ半導体の特長の１つは、絶縁破壊電界がシリコン（Ｓｉ）半導体に比べて１桁大きいことである。従来のＳｉ半導体により高耐圧の電力用半導体素子を得るためには、電子が走行するドリフト層を長くする必要があった。それに対し、ワイドギャップ半導体においては、Ｓｉ半導体の約１０分の１という短いドリフト層により同等の耐圧を実現できる。半導体素子に電流を流す状況においては、ドリフト層は抵抗層となる。このため、ドリフト層を短くできれば半導体素子のオン抵抗を低減できる。数式上では、半導体の移動度と誘電率が同程度の場合には、オン抵抗は半導体材料が有する絶縁破壊電界の３乗に反比例する。
【０００３】
また、ＧａＮ等の窒化物半導体材料はアルミニウムナイトライド（ＡｌＮ）やインジウムナイトライド（ＩｎＮ）と様々な混晶を作ることができる。このため、従来のガリウム砒素（ＧａＡｓ）等の砒素系半導体材料と同様にヘテロ接合を作ることができる。特に、窒化物半導体のヘテロ接合は、不純物のドーピングがない状態においても、自発分極又はピエゾ分極によって高濃度のキャリアがヘテロ接合界面に発生するという特徴を有する。従って、窒化物半導体は、電流を基板に平行方向に流す横型デバイスにおいても、大電流で低いオン抵抗の大電力用デバイスを実現できる。実際、本願発明者らがＧａＮを用いた大電力用ＦＥＴを試作したところ、耐圧が３５０Ｖで、オン抵抗が１．９ｍΩｃｍ2の値が得られた（非特許文献１を参照。）。この値は、従来のＳｉを用いた大電力用ＭＯＳＦＥＴの１０分の１以下という極めて低い値である。別の見方をすれば、従来と同じ耐圧で且つ同じオン抵抗の大電力用ＦＥＴをＧａＮを用いて実現した場合、チップ面積を約１０分の１にでき、大電力用デバイスの大幅な小型化が実現できる。
【０００４】
このようなＧａＮを用いた大電力用デバイスは、例えば図７に示すように従来のＳｉを用いた大電力用ＭＯＳＦＥＴと同様に、ハンダを用いて実装基板又はリードフレーム等のベース部材に実装できる（例えば、特許文献１を参照。）。
【０００５】
従来の実装方法は、まず、Ｓｉ基板６４の上に形成され、ＧａＮを用いた半導体チップ６０を準備する。図７においては、ドレイン電極パッド６５及びゲート電極パッド６６を有するＦＥＴを例示し、半導体層の記載は省略している。次に、Ｓｉ基板６４のＦＥＴが形成された面と反対側の面（裏面）に、金、ゲルマニウム及びアンチモンの合金とクロムとニッケルとからなる金属層６３を形成する。金属層６３とＳｉ基板６４とはオーミック接合している。次に、銅を主成分とする実装基板６１を鉛スズハンダの融点である３２０℃程度に加熱する。加熱した実装基板６１の上に溶融したハンダ６２を滴下した後、金属層６３が形成された半導体チップ６０を圧着又は加圧状態で摺動する。この後、冷却を行い半導体チップ６０を実装基板６１と接合する。鉛スズハンダに代えて金スズハンダを用いる場合も知られている。
【非特許文献１】ＩＥＥＥ, "Trans. Electron Devices", 2005年, 52巻, 9号, p.1963-1968
【特許文献１】特公昭６３−３５３５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の半導体素子の実装方法には以下のような問題がある。半導体素子とベース部材との接合に用いる、鉛スズハンダの熱伝導率は３５Ｗ／ｍ・Ｋである。また、金スズハンダにおいても熱伝導率は５７Ｗ／ｍ・Ｋ程度しかない。このように熱伝導率が小さい材料を用いて接合を行うため、半導体素子のジャンクション温度が上昇しやすいという問題がある。特に、従来のＳｉを用いた大電力用ＭＯＳＦＥＴとオン抵抗が等しく且つチップ面積が１０分の１の大電力用ＦＥＴをＧａＮを用いて形成した場合、単位面積当たりの発熱量は１０倍になる。このため、ＧａＮを用いた大電力用ＦＥＴにおいては、動作中にジャンクション温度が信頼性を確保できる上限温度を越えてしまうおそれがある。上限温度を超えないようにするためには、取り扱う電力を制限する必要がある。つまり、ＧａＮを用いた半導体素子が本来有する性能を十分に発揮できない。
【０００７】
また、動作時のジャンクション温度が上昇すると、電子移動度が低下して、電気特性として電流量の低下や、オン抵抗が増大するという問題も生じる。
【０００８】
本発明は、前記従来の問題を解決し、動作中にジャンクション温度が上昇しにくい半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記の問題を解決するため、本発明は半導体装置を、半導体チップと実装基板又はリードフレーム等のベース部材とが、熱伝導率が高い金属からなる金属多層膜により接合された構成とする。
【００１０】
具体的に本発明に係る半導体装置は、半導体チップと、半導体チップが接合されたベース部材と、半導体チップとベース部材との間に設けられ、１００Ｗ／ｍ・Ｋ以上の熱伝導率を有する材料からなる金属多層膜とを備えていることを特徴とする。
【００１１】
本発明の半導体装置は、半導体チップとベース部材との間に設けられ、１００Ｗ／ｍ・Ｋ以上の熱伝導率を有する材料からなる金属多層膜を備えている。このため、半導体チップとベース部材とが高熱伝導率の金属を介在させて接合されている。従って、半導体チップとベース部材との間の熱抵抗が小さくなり、半導体素子において発生した熱が実装基板又はリードフレーム等のベース部材側に速やかに放熱される。その結果、半導体素子のジャンクション温度は従来に比べて極めて低くなる。
【００１２】
本発明の半導体装置において金属多層膜は、半導体チップ側に形成された第１の金属膜と、ベース部材側に形成された第２の金属膜と、第１の金属膜と第２の金属膜との間に形成された第３の金属膜とを有していることが好ましい。
【００１３】
本発明の半導体装置において第３の金属膜は、互いに間隔をおいて形成された第１の領域と、該第１の領域同士の間を埋める第２の領域とを有していてもよい。
【００１４】
この場合において、第１の領域と第２の領域とは互いに異なる材料であってもよい。
【００１５】
本発明の半導体装置において第１の金属膜、第２の金属膜及び第３の金属膜は、それぞれ金、銀、銅及びアルミニウムのうちのいずれか１つからなることが好ましい。
【００１６】
本発明の半導体装置において半導体チップは、窒化物半導体又は炭化硅素からなる半導体素子を有していることが好ましい。
【００１７】
この場合において半導体素子は複数であり、半導体集積回路を構成していてもよい。
【００１８】
本発明の半導体装置においてベース部材は、実装基板であっても、リードフレームであってもよい。
【００１９】
本発明に係る半導体装置の製造方法は、半導体チップを準備する工程（ａ）と、半導体チップの一の面の上に第１の金属膜を形成する工程（ｂ）と、ベース部材の上に第２の金属膜を形成する工程（ｃ）と、第１の金属膜と第２の金属膜とが間隔をおいて対向するように半導体チップとベース部材とを配置した後、第１の金属膜と第２の金属膜との界面に金属を析出させることにより、第１の金属膜と第２の金属膜との間に第３の金属膜を形成する工程（ｄ）とを備えていることを特徴とする。
【００２０】
本発明の半導体装置の製造方法は、第１の金属膜と第２の金属膜との界面に金属を析出させることにより、第１の金属膜と第２の金属膜との間に第３の金属膜を形成する工程を備えている。これにより、半導体チップと実装基板又はリードフレーム等のベース部材とを種々の金属により容易に接合できる。従って、熱伝導率が高い金属を用いて半導体チップとベース部材とを接合すれば、半導体チップとベース部材との間の熱抵抗が小さくなり、半導体素子において発生した熱が実装基板又はリードフレーム等のベース部材側に速やかに放熱される。その結果、半導体素子のジャンクション温度は従来に比べて極めて低くなる。
【００２１】
本発明の半導体装置の製造方法において、工程（ｄ）では、第１の金属膜と第２の金属膜との間隔を０．５μｍ以上且つ５０μｍ以下とすることが好ましい。
【００２２】
本発明の半導体装置の製造方法において、工程（ｂ）よりも後で且つ工程（ｄ）よりも前に、第１の金属膜の上に金属からなる凸部を選択的に形成する工程（ｅ）をさらに備え、工程（ｄ）では、凸部と第２の金属膜とが接するように半導体チップとベース部材とを配置してもよい。また、工程（ｃ）よりも後で且つ工程（ｄ）よりも前に、第２の金属膜の上に金属からなる凸部を選択的に形成する工程（ｅ）をさらに備え、工程（ｄ）では、凸部と第１の金属膜とが接するように半導体チップとベース部材とを配置してもよい。
【００２３】
本発明の半導体装置の製造方法において凸部は、高さが０．５μｍ以上且つ５０μｍ以下であることが好ましい。
【００２４】
本発明の半導体装置の製造方において第１の金属膜、第２の金属膜及び第３の金属膜は、それぞれ熱伝導率が１００Ｗ／ｍ・Ｋ以上の材料からなることが好ましい。
【００２５】
本発明の半導体装置の製造方法において第１の金属膜、第２の金属膜及び第３の金属膜は、それぞれ金、銀、銅及びアルミニウムのうちのいずれか１つからなることが好ましい。
【００２６】
本発明の半導体装置の製造方法において工程（ｄ）では、めっきにより第１の金属膜と第２の金属膜との界面に金属を析出させてもよい。また、有機金属を含む雰囲気において第１の金属膜と第２の金属膜との界面に金属を析出させてもよい。
【００２７】
本発明の半導体装置の製造方法において半導体チップは、窒化物半導体又は炭化硅素からなる半導体素子を有していていることが好ましい。
【発明の効果】
【００２８】
本発明に係る半導体装置によれば、動作中にジャンクション温度が上昇しにくい半導体装置を実現できる。
【発明を実施するための最良の形態】
【００２９】
(第１の実施形態)
本発明の第１の実施形態について図面を参照して説明する。図１は、第１の実施形態に係る半導体装置の断面構成を示している。図１に示すように第１の実施形態の半導体装置は、半導体チップ１２が金属多層膜１３を介在させてベース部材１１と接合されている。
【００３０】
半導体チップ１２は、Ｓｉからなる基板２１の上に形成された窒化物半導体からなる大電力用ＦＥＴである。ＦＥＴは、基板の２１の上に形成された半導体層（図示せず）と、半導体層の上に形成されたドレイン電極パッド２２及びゲート電極パッド２３とを有している。基板２１の裏面には、厚さが０．０７μｍの金、ゲルマニウム及びアンチモンの合金と、厚さが０．０５μｍのクロムと、厚さが０．３μｍのニッケルとからなるソース電極パッド２４が形成されている。ソース電極パッド２４は真空蒸着により形成され、基板２１とオーミック接合している。
【００３１】
金属多層膜１３は、ソース電極パッド２４と接する厚さが１μｍの金からなる第１の金属膜３１と、ベース部材１１と接する厚さが３μｍの金からなる第２の金属膜３２と、第１の金属膜３１と第２の金属膜３２との間に形成された厚さが１０μｍの金からなる第３の金属膜３３とを有している。ベース部材１１は、銅等からなる実装用基板である。また、リードフレームであってもよい。
【００３２】
図２は第１の実施形態に係る半導体装置の製造方法を工程順に示している。まず、半導体チップ１２を準備する。半導体チップはどのようなものでもよいが、例えば、Ｓｉからなる基板２１の上に形成された半導体層（図示せず）と、半導体層の上に形成されたドレイン電極パッド２２及びゲート電極パッド２３と、基板２１の裏面に形成されたソース電極パッド２４とを有している。次に、図２（ａ）に示すように、半導体チップ１２のソース電極パッド２４側に、厚さが１μｍの金からなる第１の金属膜３１を形成し、半導体チップ１２の上に表面保護用のレジスト膜４１を形成する。
【００３３】
次に、図２（ｂ）に示すように、ベース部材１１の上に厚さが３μｍの金からなる第２の金属膜３２を形成した後、第１の金属膜３１と第２の金属膜３２との間隔が１０μｍとなるように、半導体チップ１２とベース部材１１とを対向させた状態で金めっき用のめっき液４２の中に浸漬する。
【００３４】
これにより、図２（ｃ）に示すように第１の金属膜３１と第２の金属膜３２との界面に厚さが１０μｍの金からなる第３の金属膜３３が析出する。これにより、ベース部材１１側から第２の金属膜３２、第３の金属膜３３及び第１の金属膜３１が順次形成された金属多層膜１３が形成され、半導体チップ１２とベース部材１１とが接合される。なお、第１の金属膜３１及び第２の金属膜３２の表面の汚れは、めっき液４２によりエッチングされるため特に除去工程は必要ない。
【００３５】
本実施形態の金属多層膜１３は、熱伝導率が高い金からなる。このため、ハンダを用いて半導体チップを実装した場合と比べてジャンクション温度の上昇を抑えることができる。従って、ＧａＮを用いたワイドギャップ半導体からなる半導体チップの性能を十分に発揮させることができる。また、ジャンクション温度の上昇に伴う、電流量の低下及びオン抵抗の上昇も抑えることができる。
【００３６】
図３は、Ｓｉからなる基板２１の厚さを２００μｍとした場合に、金属多層膜１３の熱抵抗と基板２１の熱抵抗との比を計算した結果を示している。従来の鉛スズハンダを用いた場合は熱抵抗比が約０．３０となるのに対し、金を用いて金属多層膜１３を構成した場合は熱抵抗比が約０．０３となり、接合部の熱抵抗が極めて小さくなる。金属多層膜の熱伝導率が１００Ｗ／ｍ・Ｋ以上であれば熱抵抗比は約０．１以下となり本実施形態において示したようにトータルの熱抵抗低減に有効である。なお、基板２１の厚さは１００μｍ〜３００μｍであっても、それ以外であってもよく、金属多層膜の熱伝導率が１００Ｗ／ｍ・Ｋ以上であれば、トータルの熱抵抗低減に有効である。
【００３７】
本実施形態の半導体チップは、基板２１の裏面に形成されたソース電極パッド２４を有している。ソース電極パッド２４は金、ゲルマニウム及びアンチモンの合金と、クロムと、ニッケルとの積層膜であり、金属多層膜１３と比べて熱伝導率が低い。しかし、厚さが０．１５μｍしかなく、ソース電極パッド２４による熱抵抗の上昇はほとんどない。
【００３８】
第３の金属膜３３の膜厚は、薄くした方が熱抵抗を小さくできる。しかし接合強度が低下するため、０．５μｍ〜５０μｍとすることが好ましい。第３の金属膜３３の膜厚は、めっき液に浸漬した状態における第１の金属膜３１と第２の金属膜３２との間隔を調整することにより制御することができる。
【００３９】
第３の金属膜３３に金を用いる例を示したが、熱伝導率が高く且つめっきが可能な材料であればどのようなものを用いてもよい。具体的には、銀又は銅等を用いればよい。第１の金属膜３１及び第２の金属膜３２には、めっき又は真空蒸着により形成可能で且つ熱伝導率が高い材料を用いればよい。具体的には銀、銅又はアルミニウム等を用いればよい。第１の金属膜３１、第２の金属膜３２及び第３の金属膜３３に用いる材料の熱伝導率は、１００Ｗ／ｍ・Ｋ以上であることが好ましい。なお、金の熱伝導率は３１７Ｗ／ｍ・Ｋ、銀の熱伝導率は４３０Ｗ／ｍ・Ｋ、銅の熱伝導率は４００Ｗ／ｍ・Ｋ、アルミニウムの熱伝導率は２３６Ｗ／ｍ・Ｋである。
【００４０】
また、第１の金属膜３１、第２の金属膜３２及び第３の金属膜３３が同一の材料である例を示したが、異なる材料により形成してもよい。
【００４１】
(第２の実施形態)
以下に、本発明の第２の実施形態について図面を参照して説明する。図４は第２の実施形態に係る半導体装置の断面構成を示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。図４に示すように第２の実施形態の半導体装置は、第３の金属膜３３が互いに間隔をおいて形成された複数のストライプ状の第１の領域３３ａと、第１の領域３３ａ同士の間に形成されたストライプ状の第２の領域３３ｂとにより形成されている。
【００４２】
図５は第２の実施形態に係る半導体装置の製造方法を工程順に示している。まず、図５（ａ）に示すように第１の実施形態と同様にして、半導体チップ１２のソース電極パッド２４側に厚さが３μｍの金からなる第１の金属膜３１を真空蒸着により形成する。
【００４３】
次に、図５（ｂ）に示すように、通常のフォトリソグラフ工程を用いてパターン幅が２０μｍで間隔が１０μｍのストライプ状のレジストパターン４３を形成する。続いて、金めっきにより第１の金属膜３１の露出分に選択的に金を析出させ、厚さが５μｍの金からなるストライプ状の凸部３５を形成する。凸部３５は将来第１の領域３３ａとなる部分である。続いて、レジストパターン４３を除去し、半導体チップの表面側にレジスト膜４１を形成する。
【００４４】
次に、厚さが３μｍの第２の金属膜３２が形成されたベース部材１１を準備する。その後、図５（ｃ）に示すようにめっき液４２中において、凸部３５と第２の金属膜３２とが接するようにベース部材１１と半導体チップ１２とを配置する。
【００４５】
この状態においてめっきを行うことにより、図５（ｄ）に示すように、凸部３５同士の間の部分に金が析出し、厚さが５μｍのストライプ状の第２の領域３３ｂが形成される。これにより、第１の金属膜３１と第２の金属膜３２との間に、ストライプ状の第１の領域３３ａとストライプ状の第２の領域３３ｂとを有する第３の金属膜３３が形成され、半導体チップ１２とベース部材１１とが接合される。第２の金属膜３２と凸部３５とが接した状態で金の析出を行うため、第２の金属膜３２と凸部３５との界面においては、金の析出が少なくなる。従って、第２の金属膜３２と第１の領域３３ａとの界面の接合強度は、第２の金属膜３２と第２の領域３３ｂとの界面と比べて接合強度が若干低下する。しかし、全体としては十分な接合強度が得られる。また、熱伝導に影響を与えることはない。
【００４６】
なお、第１の金属膜３１及び第２の金属膜３２の表面の汚れは、めっき液４２によりエッチングされるため特に除去工程は必要ない。
【００４７】
本実施形態においては第１の金属膜３１と第２の金属膜３２との間の間隔を第１の領域３３ａの厚さによって調整することができる。従って、半導体チップ１２とベース部材１１との位置決めが容易となる。また、第１の金属膜３１と第２の金属膜３２と間にめっき液が循環しやすくなるため、第３の金属膜３３にボイドが発生しにくくなる。
【００４８】
第１の領域３３ａと第２の領域３３ｂの幅は適宜調整すればよいが、接合強度の確保及びめっき液の循環性の確保等を考慮すると、第１の領域３３ａの幅を５μｍ〜２０μｍとし、第２の領域３３ｂの幅を５μｍ〜３０μｍとすればよい。また、凸部３５の厚さを５μｍとすることにより、第３の金属膜３３の厚さを５μｍとしたが、第１の実施形態と同様に、０．５μｍ〜５０μｍの範囲とすればよい。
【００４９】
第３の金属膜３３に金を用いる例を示したが、第１の実施形態と同様に熱伝導率が高く且つめっきが可能な材料であればどのようなものを用いてもよい。具体的には、銀又は銅等を用いればよい。また、第１の領域３３ａと第２の領域３３ｂとは異なる材料により形成してもよい。この場合には、凸部３５を真空蒸着により形成してもよく、アルミニウム等の材料を用いることも可能である。さらに、第１の金属膜３１、第２の金属膜３２及び第３の金属膜３３を異なる材料により形成してもよい。
【００５０】
本実施形態においては、凸部３５をストライプ状に形成することにより、ストライプ状の第１の領域３３ａと第２の領域３３ｂとを形成する例を示した。しかし、凸部３５は、半導体チップ１２とベース部材１１とを一定の間隔に保持できればよい。従って、凸部３５を柱状とし、第２の領域３３ｂが第１の領域３３ａを囲むように形成してもよい。この場合、凸部３５の断面形状は、どのような形状であってもよく、例えば、断面が１０μｍ角程度の正方形状又は直径が１０μｍ程度の円形状とすればよい。凸部３５を１０μｍ角の柱状とした場合には３個程度あれば半導体チップ１２とベース部材とを一定の間隔に保持することができる。
【００５１】
また、凸部３５を第１の金属膜３１の側にあらかじめ形成する例を示したが、第２の金属膜３２の側に形成してもよい。
【００５２】
(第３の実施形態)
以下に、本発明の第３の実施形態について図面を参照して説明する。本実施形態の半導体装置の構造は第１の実施形態の半導体装置と同一であるため説明を省略する。図６は第３の実施形態に係る半導体装置の製造方法を工程順に示している。
【００５３】
まず、第１の実施形態と同様にして、半導体チップ１２を準備し、半導体チップ１２のソース電極パッド側に厚さが１μｍのアルミニウムからなる第１の金属膜３１を真空蒸着により形成し、半導体層側に保護用のレジスト膜４１を形成する。
【００５４】
次に、厚さが１μｍのアルミニウムからなる第２の金属膜３２が形成されたベース部材１１を準備する。この後、図６（ａ）に示すように、第１の金属膜３１と第２の金属膜３２とが１０μｍの間隔をおいて対向するように、半導体チップ１２とベース部材１１とを真空チャンバ５１内のサセプタ５２上に配置する。
【００５５】
次に、図６（ｂ）に示すように、サセプタ５２の温度を４００℃にした後、有機金属であるトリメチルアルミニウム（ＴＭＡｌ）を、水素をキャリアガスとして真空チャンバ５１導入する。これにより、第１の金属膜３１と第２の金属膜３２との間に第３の金属膜３３が形成される。第１の金属膜３１及び第２の金属膜３２と第３の金属膜３３とはアルミニウムの原子レベルで結合するため、半導体チップと実装基板とを強固に接合することができる。なお、有機金属にはトリエチルアルミニウムを用いてもよい。
【００５６】
なお、第１の金属膜３１及び第２の金属膜３２の表面の汚れは、チャンバ内に導入したガスによりエッチングされるため特に除去工程は必要ない。
【００５７】
第３の金属膜３３の膜厚は、薄くした方が熱抵抗を小さくできる。しかし接合強度が低下するため、０．５μｍ〜５０μｍとすることが好ましい。第３の金属膜３３の膜厚は、第１の金属膜３１と第２の金属膜３２との間隔を調整することにより制御することができる。
【００５８】
第２の実施形態と同様に第１の金属膜又は第２の金属膜の表面にあらかじめ凸部を形成してもよい。この場合には、ＴＭＡｌが接合界面を十分に流れることができるため、第３の金属膜にボイド（空隙）生じにくくすることができる。また、半導体チップと実装基板との位置決めが容易となる。
【００５９】
各実施形態において半導体チップが基板の上に形成されたＦＥＴである例を示したが、他の半導体素子であってもよい。例えば、高出力のレーザダイオード等においても、半導体素子の温度上昇を抑制する効果が得られる。また、基板の上に複数の半導体素子が形成され、半導体集積回路が形成されていてもよい。また、ベース部材が実装基板である例を示したが、リードフレームであってもよい。
【産業上の利用可能性】
【００６０】
本発明に係る半導体装置及びその製造方法によれば、動作中にジャンクション温度が上昇しにくい半導体装置を実現でき、特に発熱が大きい窒化物半導体を用いた大電力用のトランジスタや高出力のレーザダイオード等の半導体装置及びその製造方法等として有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の第１の実施形態に係る半導体装置において、金属多層膜の熱伝導率と、金属多層膜の熱抵抗と基板の熱抵抗との比との関係を示すグラフである。
【図４】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】従来例に係る半導体装置を示す断面図である。
【符号の説明】
【００６２】
１１      ベース部材
１２      半導体チップ
１３      金属多層膜
２１      基板
２２      ドレイン電極パッド
２３      ゲート電極パッド
２４      ソース電極パッド
３１      第１の金属膜
３２      第２の金属膜
３３      第３の金属膜
３３ａ    第１の領域
３３ｂ    第２の領域
３５      凸部
４１      レジスト膜
４２      めっき液
４３      レジストパターン
５１      真空チャンバ
５２      サセプタ
【図１】
2009043946.tif 000003
【図２】
2009043946.tif 000004
【図３】
2009043946.tif 000005
【図４】
2009043946.tif 000006
【図５】
2009043946.tif 000007
【図６】
2009043946.tif 000008
【図７】
2009043946.tif 000009