(57)【要約】【課題】  半導体の超格子層を持つ構造を有する窒化物半導体高電子移動度トランジスタに対し、コンタクト抵抗を低減させる。【解決手段】  電極と、窒化物半導体層とを有する窒化物半導体高電子移動度トランジスタであって、上記窒化物半導体層は、少なくとも超格子半導体層とＧａＮチャネル層とのヘテロ界面を有し、上記電極の底部が上記ヘテロ界面上又はヘテロ界面近傍に配設されたことを特徴とする窒化物半導体高電子移動度トランジスタおよびその製造方法を提供する。【選択図】図４
2009099678.tif 000002
【特許請求の範囲】
【請求項１】
電極と、窒化物半導体層とを有する窒化物半導体高電子移動度トランジスタであって、上記窒化物半導体層は、少なくとも超格子半導体層とＧａＮチャネル層とのヘテロ界面を有し、上記電極の底部が上記ヘテロ界面の近傍に配設されたことを特徴とする窒化物半導体高電子移動度トランジスタ。
【請求項２】
上記ヘテロ界面を０とし、かつ、上記ヘテロ界面から上記超格子半導体層側の方向をマイナス、上記ＧａＮチャネル層側の方向をプラスにそれぞれした場合、上記電極の底部が−１０〜２３ｎｍの位置に配設された請求項１に記載の窒化物半導体高電子移動度トランジスタ。
【請求項３】
上記窒化物半導体層が基板上に形成されたものであって、上記基板がＳｉ基板である請求項１又は２に記載の窒化物半導体高電子移動度トランジスタ。
【請求項４】
窒化物半導体層に電極を形成する請求項１〜３のいずれか１項に記載の窒化物半導体高電子移動度トランジスタの製造方法であって、上記窒化物半導体層の一部にリセス加工を施してリセス構造を形成し、上記リセス構造内に金属を充填して電極を形成することを特徴とする窒化物半導体高電子移動度トランジスタの製造方法。
【請求項５】
上記窒化物半導体層の所定位置に絶縁処理を行った後、該絶縁処理箇所の一部にリセス加工を施す請求項４記載の窒化物半導体高電子移動度トランジスタの製造方法。
【請求項６】
上記窒化物半導体層は、少なくとも超格子半導体層とＧａＮチャネル層とのヘテロ界面を有するものであって、上記ヘテロ界面を０とし、かつこのヘテロ界面から上記超格子半導体層側の方向をマイナス、上記ＧａＮチャネル層側の方向をプラスにそれぞれした場合、上記リセス構造の底部が−１０〜２３ｎｍになるようにリセス加工を施す請求項４又は５記載の窒化物半導体高電子移動度トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡｌＮ／ＧａＮ等の窒化物の超格子層を有する窒化物半導体高電子移動度トランジスタであって、コンタクト抵抗の低減化とコストの削減に好適に対応し得る窒化物半導体高電子移動度トランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、窒化物半導体高電子移動度トランジスタは、高周波動作や高耐圧動作が可能な電子部品、例えば、携帯電話の基地局の大電力スイッチング素子等への適用が期待されている。
【０００３】
窒化物半導体トランジスタは、通常、ＳｉＣ基板に所望の半導体層を積層し、表面に電極を配設することで製造されるが、使用されるＳｉＣ基板はコストが高いため、代替材料の使用が求められている。
【０００４】
しかしながら、基板の選択を誤ると、半導体の格子定数の違いから積層する半導体構造の結晶性が劣化し、ゲートリーク電流発生等の欠陥の原因になる。このため、基板と半導体構造の格子定数の考慮した構造設計は非常に難しい。
【特許文献１】特開２００５−００５６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、窒化物半導体高電子移動度トランジスタに対しては、コストの削減化や更なる耐久性と、大きな出力パワーが求められており、半導体構造だけでなく、その半導体構造に形成する電極の構造や製造方法など、更なる改良が求められている。
【０００６】
このため、例えば、特許文献１（特開２００５−００５６５７号公報）には、ＳｉＣ基板に比べて比較的安価なＳｉ基板を使用した半導体構造を使用できる窒化物半導体高電子移動度トランジスタが提案されている。
【０００７】
しかしながら、このような比較的安価なＳｉ基板を使用した提案の多くは、電極を形成する前の半導体構造自体を改良するものであるため、その改良効果には制限があり、近年のニーズに十分応えられるものではない。また、一般に、窒化物半導体高電子移動度トランジスタを改良しようとする場合、半導体構造の改良はよく行われているが、電極の配置を加味した検討については、電極を形成する半導体構造の特徴、ゲートリーク電流等の様々な克服課題があるため、非常に複雑になるという問題がある。
【０００８】
本発明は、上述の問題点に鑑みてなされたものであり、コンタクト抵抗を確実に低減化できる窒化物半導体高電子移動度トランジスタ及びその製造方法を提供するもので、半導体構造だけでなく、電極の配置をも加味した全く新しい構造を有する窒化物半導体高電子移動度トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、電極と、窒化物半導体層とを有する窒化物半導体高電子移動度トランジスタであって、上記窒化物半導体層は、少なくとも超格子半導体層とＧａＮチャネル層とのヘテロ界面を有し、上記電極の底部が上記ヘテロ界面近傍（ヘテロ界面上又はヘテロ界面の近傍を含む）に配設されたことを特徴とする窒化物半導体高電子移動度トランジスタを提供する。
【００１０】
この場合、上記ヘテロ界面を０とし、かつこのヘテロ界面から上記超格子半導体層側の方向をマイナス、上記ＧａＮチャネル層側の方向をプラスにそれぞれした場合、上記電極の底部が−１０〜２３ｎｍの位置に配設された上記窒化物半導体高電子移動度トランジスタを提供する。
【００１１】
更に、上記窒化物半導体層が基板上に形成されたものであって、上記基板がＳｉ基板である窒化物半導体高電子移動度トランジスタを提供する。
【００１２】
また、窒化物半導体層に電極を形成する上記窒化物半導体高電子移動度トランジスタの製造方法であって、上記窒化物半導体層の一部にリセス加工を施してリセス構造を形成し、上記リセス構造内に金属を充填して電極を形成することを特徴とする窒化物半導体高電子移動度トランジスタの製造方法、好ましくは、上記窒化物半導体層の所定位置に絶縁処理を行った後、該絶縁処理箇所の一部にリセス加工を施す窒化物半導体高電子移動度トランジスタの製造方法を提供する。
【００１３】
上記窒化物半導体層は、少なくとも超格子半導体層とＧａＮチャネル層とのヘテロ界面を有するものであって、  上記ヘテロ界面を０とし、かつ、上記ヘテロ界面から上記超格子半導体層側の方向をマイナス、上記ＧａＮチャネル層側の方向をプラスにそれぞれした場合、上記リセス構造の底部が−１０〜２３ｎｍになるようにリセス加工を施す上記窒化物半導体高電子移動度トランジスタの製造方法を提供する。
【発明の効果】
【００１４】
本発明の窒化物半導体高電子移動度トランジスタは、高周波動作、高耐圧動作、出力パワーの増大化といった種々の改良に好適に対応し得、ゲートリーク電流発生のおそれが回避され、コンタクト抵抗の低減化を確実に図ることができるものである。特に、Ｓｉ基板を使用したトランジスタの構造として好適に採用でき、コスト削減も図ることができる。また、本発明の製造方法によれば、上記優れた窒化物半導体高電子移動度トランジスタを効率よくかつ確実に製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、実施例及び比較例を示して、本発明を具体的に説明するが、本発明は、以下の実施例に制限されるものではない。
【実施例】
【００１６】
まず、図１に示されるように、Ｓｉ基板１８に窒化物半導体層を製造した。Ｓｉ基板１８上にＭＢＥ法により、成長バッファ層（ＡｌＮの低温成長層)１７（膜厚：５００ｎｍ）、ＡｌyＧａ1-yＮバッファ層１６（１４００ｎｍ）を順次成長させた。なお、上記成長バッファ層はＡｌＮを使用したが、本発明においては特に制限されるものではなく、成長バッファ層であれば、他の材料を種々選択して用いることができる。 
【００１７】
次に、電子走行層となるＧａＮチャネル層１５（１０ｎｍ）を成長させ、ＡｌＮ／ＧａＮ超格子層１４（５．４ｎｍ）を成長させた。更に、ＡｌxＧａ1-xＮバリア層１３（１５ｎｍ）、ＧａＮ−ｃａｐ層１２（２ｎｍ）を順次成長させた。
【００１８】
その後、ＧａＮ  Ｃａｐ  層の上面に、Ｐ−ＣＶＤ法でＳｉＮ表面保護膜１１（５０ｎｍ）を形成し、Ｓｉ基板上に窒化物半導体層を形成した。このような層を介して製造された窒化物半導体層は、Ｓｉ基板上に形成した結晶状態は良好であった。なお、この半導体層のシート抵抗は約５００Ω／□だった。
【００１９】
ここで、ＡｌＧａＮのＡｌ組成比ｘ、ｙはそれぞれ０．２、０．１とした。また、ＡｌＮ／ＧａＮ超格子半導体層１４は、ＡｌＮを１原子層とし、かつＧａＮを２原子層とするＡｌＮ／ＧａＮを１対として７対を超格子半導体層１４とした。なお、本発明のヘテロ界面とは、ＧａＮチャネル層１５とＡｌＮ／ＧａＮ超格子半導体層１４との接合面のことをいう。
【００２０】
次に、図２で示されるリセス構造２０を形成した。まず、絶縁部分を作るために、所定の箇所にイオン注入を施すイオン注入箇所１９を設け、絶縁処理を行った。次いで、上記イオン注入箇所１９の所定の位置にＩＣＰ−ＲＩＥを用いてリセス構造２０を形成するための加工を行った。図２の例では、リセス構造２０の形成は、その底部が、ＡｌＮ／ＧａＮ超格子半導体層１４を貫通し、かつ、へテロ界面から４ｎｍの深さに掘った位置に形成した。
【００２１】
ここで、上記リセス構造２０の形成は、後述する電極の底部がヘテロ界面又はヘテロ界面近傍に位置するように形成すればよい。具体的には、ヘテロ界面の位置を０とし、かつこのヘテロ界面から上記超格子半導体層側の方向２１をマイナス、上記ＧａＮチャネル層側の方向２３をプラスにそれぞれした場合、上記リセス構造の底部がヘテロ界面から−１０〜２３ｎｍ、好ましくは-６〜２０ｎｍ、更に好ましくは２〜１８ｎｍの位置に加工することが好ましく、このような適正化で、確実にコンタクト抵抗を下げることができ、トランジスタとしての特性を向上させることができる。なお、適正化できる理由の一つとして、後述する電極が電子走行層（２ＤＥＧ）に近くなるためであることが挙げられる。なお、上記範囲を逸脱すると、コンタクト抵抗が高くなりすぎ、使用に耐えられなくなるおそれがある。
【００２２】
なお、本実施例においては、リセス構造形成位置を絶縁箇所の一部としたが、本発明においては後述する電極の底部が所定のヘテロ界面近傍に配設されるようにすればよく、例えば、絶縁部分が形成されていない部分に形成してもよく、特に制限されるものではない。
【００２３】
上記リセス構造２０を設けた箇所にＴｉ／Ａｌを蒸着し、電極２４を形成した。これら電極２４はオーミック電極に相当し、通常、その機能からソース電極、ドレイン電極と呼ばれるものである。なお、図中、２５は電子走行層（２ＤＥＧ）である。
【００２４】
本発明においては、通常の窒化物半導体高電子移動度トランジスタと同様に、ゲート電極２６を形成することができ、ゲート電極は公知の方法で製造することができる。例えば、形成予定領域のＳｉＮ層１１をＲＩＥ法により除去し、Ｔｉ／Ｎｉを蒸着することによりゲート電極２６することができる。以上のようにして、ゲート長：１．０μｍ、ゲート幅：１０μｍの窒化物半導体高電子移動度トランジスタを得た。
【００２５】
次に、電極の形成位置の異なる窒化物半導体高電子移動度トランジスタを製造し、各トランジスタのコンタクト抵抗を調べた。電極の形成位置は、それぞれ、上述した方法と同様に行い、リセス加工の際に、形成される電極の底部が表１に示される位置になるようにリセス構造深さを替えて行った。
【００２６】
コンタクト抵抗の測定は、ＴＬＭ（ｔｒａｎｓｍｉｓｓｉｏｎ  ｌｉｎｅ  ｍｅｔｈｏｄ）を用いて電極２４，２４の間の電流電圧測定で行った。  
測定したコンタクト抵抗の測定値から以下のように評価した。
１０Ωｍｍを超える→使用不可
１０〜４Ωｍｍ→良好
４Ωｍｍ未満→極めて良好
以上の結果を表１及び図５に示す。
なお、図５中、基板方向とあるのは本発明のＧａＮチャネル層側の方向と、半導体表面方向とあるのは本発明の超格子半導体層側の方向とそれぞれ同義である。
【００２７】
【表１】
2009099678.tif 000003
【００２８】
表１の結果より、本発明の窒化物半導体高電子移動度トランジスタは、そのオーミック電極のコンタクト抵抗が確実に低減化されていることが分かった。これに対して、比較例１のトランジスタは、コンタクト抵抗が劇的に高くなってしまい、比較例２のトランジスタはコンタクト抵抗値が高すぎ、測定できず、いずれも使用に耐え得るものではなかった。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施例にかかる基板と半導体構造を示す概略図である
【図２】上記半導体構造にリセス構造を形成した様子を示す概略図である。
【図３】上記リセス構造が形成された箇所に電極を形成した様子を示す概略図である
【図４】本発明の一実施例にかかる窒化物半導体高電子移動度トランジスタを示す概略図である。
【図５】実施例・比較例の窒化物高電子移動度トランジスタのコンタクト抵抗と電極底部の位置との関係を示す測定グラフである。
【符号の説明】
【００３０】
１１：ＳｉＮ表面保護膜
１２：ＧａＮ  Ｃａｐ層
１３：ＡｌxＧａ1-xＮバリア層
１４：ＡｌＮ／ＧａＮ超格子半導体層
１５：ＧａＮチャネル層
１６：ＡｌyＧａ1-yＮバッファ層
１７：成長バッファ層
１８：Ｓｉ基板
１９：イオン注入箇所
２０：リセス構造
２１：半導体層側の方向
２２：ヘテロ界面
２３：ＧａＮチャネル層側の方向
２４：オーミック電極
２５：電子走行層（２ＤＥＧ）
２６：ゲート電極
【図１】
2009099678.tif 000004
【図２】
2009099678.tif 000005
【図３】
2009099678.tif 000006
【図４】
2009099678.tif 000007
【図５】
2009099678.tif 000008