(57)【要約】【課題】ＣＤＭＡやＯＦＤＭといった大きな包絡線変動を伴う変調方式を使用することができ、送信機に線形性と高効率を両立するＬＩＮＣ送信機を提供する。【解決手段】変調データの周波数変換を行なうＰＬＬにおいて２ポイント変調方式を採用することで、発振器に入力される変調データはＰＬＬにとって外乱とは見えなくなり、ＰＬＬのループ帯域幅に制限されない広帯域変調を実現することが可能となる。また、発振器の積分効果により、サンプリング周波数付近におけるレプリカを、アナログ・スムージング・フィルタを追加することなく大幅に抑制することができ、回路のリコンフィギャラビリティを高めることができる。【選択図】  図１
2009171460.tif 000002
【特許請求の範囲】
【請求項１】
第１の周波数帯の線形変調信号を入力して少なくとも２つの定振幅角度信号成分に分解する信号分解手段と、
前記の第１の周波数帯の各定振幅角度信号成分をそれぞれ第２の周波数帯に周波数変換する、少なくとも２つの周波数変換手段と、
前記の周波数変換された各定振幅角度信号成分をそれぞれ電力増幅する、少なくとも２つの増幅器と、
前記の増幅された各定振幅角度信号成分同士を合成する合成手段と、
を送信機に備え、
前記の各周波数変換手段は、位相比較器と低域通過フィルタと発振器をループ状に接続し、所定のキャリア周波数を生成するＰＬＬで構成され、
前記発振器は、固定小数点数のデジタル周波数制御信号を受け入れる入力端子と、該入力したデジタル周波数制御信号をフィルタリングするデジタル・フィルタと、前記デジタル・フィルタを通過した後のデジタル周波数制御信号の整数部データに基づき制御され発振器の共振周波数を離散的に変化させる第１の共振周波数可変手段と、前記デジタル周波数制御信号の小数部データを受けて該小数部データと同一の平均値を有する整数データ列を発生するディザ処理部と、前記ディザ処理部によって制御される第２の共振周波数可変手段と、発振を持続するための能動回路を備える、  
ことを特徴とする通信装置。
【請求項２】
前記の各周波数変換手段は、前記ＰＬＬへのキャリア周波数データ入力端子と、前記発振器への周波数制御信号入力端子の２ポイントにおいて、前記の第１の周波数帯の各定振幅角度信号成分を用いて変調を施す、
ことを特徴とする請求項１に記載の通信装置。
【請求項３】
前記の発振を持続するための能動回路は、負性抵抗値を有する能動回路である、
ことを特徴とする請求項１に記載の通信装置。
【請求項４】
前記の発振を持続するための能動回路は、複数の遅延素子を従属させた帰還回路である、
ことを特徴とする請求項１に記載の通信装置。
【請求項５】
前記第１及び第２の共振周波数制御手段は、複数の容量切り替えによって共振周波数を変化させる、
ことを特徴とする請求項３又は４のいずれかに記載の通信装置。
【請求項６】
前記第１及び第２の共振周波数制御手段は、前記複数の遅延素子の段数の切り替えによって共振周波数を変化させる、
ことを特徴とする請求項４に記載の通信装置。
【請求項７】
前記第１及び第２の共振周波数制御手段は、前記複数の遅延素子の遅延量の切り替えによって共振周波数を変化させる、
ことを特徴とする請求項４に記載の通信装置。
【請求項８】
周波数シンセサイザの一構成要素となる発振器であって、
固定小数点数のデジタル周波数制御信号を受け入れる入力端子と、
該入力したデジタル周波数制御信号をフィルタリングするデジタル・フィルタと、
前記デジタル・フィルタを通過した後のデジタル周波数制御信号の整数部データに基づき制御され発振器の共振周波数を離散的に変化させる第１の共振周波数可変手段と、
前記デジタル周波数制御信号の小数部データを受けて該小数部データと同一の平均値を有する整数データ列を発生するディザ処理部と、
前記ディザ処理部によって制御される第２の共振周波数可変手段と、
発振を持続するための能動回路と、
を具備することを特徴とする発振器。
【請求項９】
前記の発振を持続するための能動回路は、負性抵抗値を有する能動回路である、
ことを特徴とする請求項８に記載の発振器。
【請求項１０】
前記の発振を持続するための能動回路は、複数の遅延素子を従属させた帰還回路である、
ことを特徴とする請求項８に記載の発振器。
【請求項１１】
前記第１及び第２の共振周波数制御手段は、複数の容量切り替えによって共振周波数を変化させる、
ことを特徴とする請求項９又は１０のいずれかに記載の発振器。
【請求項１２】
前記第１及び第２の共振周波数制御手段は、前記複数の遅延素子の段数の切り替えによって共振周波数を変化させる、
ことを特徴とする請求項１０に記載の発振器。
【請求項１３】
前記第１及び第２の共振周波数制御手段は、前記複数の遅延素子の遅延量の切り替えによって共振周波数を変化させる、
ことを特徴とする請求項１０に記載の発振器。
【請求項１４】
位相比較器と、低域通過フィルタと、請求項８乃至１３のいずれかに記載の発振器とをループ状に接続し、所定のキャリア周波数を生成する、
ことを特徴とする周波数シンセサイザ。
【請求項１５】
前記ＰＬＬのループ内の少なくとも２箇所において周波数変調データを注入する２ポイント変調方式を採用する、
ことを特徴とする請求項１４に記載の周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばデジタル無線などの高度化した無線通信や放送に適用される通信装置、発振器、並びに周波数シンセサイザに係り、特に、ＣＤＭＡやＯＦＤＭといった大きな包絡線変動を伴う変調方式を使用する通信装置、発振器、並びに周波数シンセサイザに関する。
【０００２】
さらに詳しくは、本発明は、送信機に線形性と高効率を両立するＬＩＮＣ（Ｌｉｎｅａｒ  Ａｍｐｌｉｆｉｃａｔｉｏｎ  ｕｓｉｎｇ  Ｎｏｎ−ｌｉｎｅａｒ  Ｃｏｍｐｏｎｅｎｔｓ）増幅器を用いた通信装置、発振器、並びに周波数シンセサイザに係り、特に、広帯域変調信号を扱うとともに帯域外へのスプリアス放射を抑制した通信装置、発振器、並びに周波数シンセサイザに関する。
【背景技術】
【０００３】
無線技術は、地上放送、地上マイクロ波通信、衛星通信、衛星放送など大容量基幹回線から、移動体通信などのアクセス回線に至るまで幅広い役割を果たしている。無線送信機は、送信信号を高周波（ＲＦ）帯にアップコンバートし、さらに電力増幅してアンテナから空中に放出する。最近では、無線通信や放送のデジタル化などの高度化に伴って、ＣＤＭＡやＯＦＤＭなどの周波数利用効率の高い変調方式が広く適用されている。
【０００４】
ここで、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多重接続）方式は、デジタル信号を高速の疑似ランダムの拡散符号で変調し、周波数拡散して送信するが、ユーザ毎に異なる拡散符号を与えることで１つの周波数チャネルを複数のユーザで共有することができる。
【０００５】
また、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割多重）変調方式では、シンボル周期毎にシリアル／パラレル変換して出力される複数のデータを相互に直交する各サブキャリアに割り当てて逆ＦＦＴを行なうことで周波数軸での各サブキャリアを時間軸の信号に変換してデータ伝送される。また、受信側では、この逆の操作、すなわちＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）を行なって時間軸の信号を周波数軸の信号に変換して各サブキャリアについてそれぞれの変調方式に対応した復調を行ない、パラレル／シリアル変換して元のシリアル信号で送られた情報を再生する。ここで、サブキャリアが互いに直交するとは、任意のサブキャリアのスペクトラムのピーク点が常に他のサブキャリアのスペクトラムのゼロ点と一致し、互いにクロストークがないことを意味する。したがって、送信データを周波数が直交する複数のキャリアに分配して伝送するので、各キャリアの帯域が狭帯域となり、周波数利用効率が非常に高く、周波数選択性フェージング妨害に強いという特徴がある。ＯＦＤＭ伝送方式は、無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、地上波デジタル放送、第４世代移動通信、電力線搬送通信などのさまざまな広帯域デジタル通信システムに適用されている。
【０００６】
ここで、ＣＤＭＡやＯＦＤＭは、大きな包絡線変動を伴う変調方式である。このような変調信号を扱う増幅器には、非常に高い線形性が要求される。何故ならば、包絡線変動が大きい（すなわち、ピーク・ファクタが大きい）信号が増幅されると、包絡線の強度が大きくなるピーク部分で、増幅器の非線形性を原因とする信号の歪みが発生してしまうからである。通常、高い線形性を得るには、増幅器の動作点を飽和状態から十分にバックオフさせて使用する。このため、本来出力すべきＲＦ電力以外の余分な電力が熱として消費され、増幅器の電力効率は著しく低下するという問題がある。携帯電話などに代表される移動無線通信端末においては、電力効率の低下は電池持続時間の低下に直結し、ユーザの利便性を損ねる。また、移動体、固定を問わず、消費電力の削減は環境面からも配慮されるべき重要な課題である。
【０００７】
ＬＩＮＣ（Ｌｉｎｅａｒ  Ａｍｐｌｉｆｉｃａｔｉｏｎ  ｕｓｉｎｇ  Ｎｏｎ−ｌｉｎｅａｒ  Ｃｏｍｐｏｎｅｎｔｓ）は、電力合成により線形変調波を高効率に増幅して、線形性と高効率を両立するために提案されている１つの方法である（例えば、特許文献１を参照のこと）。ＬＩＮＣは、２つの定振幅ベクトルの合成によって複素平面上の任意のシンボル点を表現する考え方に基づくものであり、増幅器を飽和電力で動作させて、当該増幅器の消費電力を低減する。
【０００８】
図９には、一般的なＬＩＮＣ送信機の構成を示している。信号分解手段９０２は、線形振幅信号を少なくとも２つの定振幅角度変調信号成分に分解する。図示の例では、信号分解手段９０２は入力された線形変調信号９０１を２つの定振幅信号成分９０５ａ、９０５ｂに分解する。増幅器９０３ａ及び９０３ｂは、定振幅信号９０５ａ、９０５ｂをＧの利得にてそれぞれ増幅する。そして、合成手段９０４は、各増幅器９０３ａ、９０３ｂの出力信号９０６ａ、９０６ｂを合成して、線形変調信号９０７を出力する。但し、増幅器９０３ａ及び９０３ｂに線形性は要求されず、Ｃ級、Ｆ級などの非線形で高効率の電力増幅器を使用することができる。
【０００９】
図示のＬＩＮＣ送信機の動作について、図１０を参照しながら説明する。信号分解手段９０２に入力される一般的な変調信号ｓ（ｔ）は、下式（１）のように表すことができる。但し、ａ（ｔ）は時間変動を伴う振幅成分、ωcはキャリア周波数、φ（ｔ）は変調による位相成分である。
【００１０】
【数１】
2009171460.tif 000003
【００１１】
信号分解手段９０２は、下式（２）〜（４）で表される定振幅信号ｓ1（ｔ）及びｓ2（ｔ）を生成する。但し、Ａmaxは、想定する最大振幅であり、扱う信号の種類などに応じてあらかじめ適切な値に設定する。
【００１２】
【数２】
2009171460.tif 000004
【００１３】
【数３】
2009171460.tif 000005
【００１４】
【数４】
2009171460.tif 000006
【００１５】
これら定振幅信号ｓ1（ｔ）及びｓ2（ｔ）を、利得Ｇを持つ各増幅器９０３ａ及び９０３ｂによりそれぞれ増幅した後、合成手段９０４により合成することで、Ｇ・ｓ（ｔ）が出力として得られる。
【００１６】
各変調信号成分９０６ａ、９０６ｂは定振幅であるから、各幅器９０３ａ及び９０３ｂの出力電圧は一定値を持つ。そして、ＬＩＮＣ増幅器の出力電力は、振幅成分｛ｃｏｓθ（ｔ）｝2を持ち、θ（ｔ）＝０度のときにピーク値を持つ。したがって、２系統の定振幅信号を高効率で非線形な増幅器９０３ａ及び９０３ｂで増幅した後に合成することで、線形に増幅することができる。
【００１７】
なお、ここでは入力信号９０１はＲＦキャリア周波数に変調が施された信号として説明したが、入力信号９０１がベースバンド信号である場合には、信号分解手段９０２の出力する定振幅信号９０５ａ、９０５ｂを、変調器（図示しない）によってＲＦ周波数帯にアップコンバートした上で、各増幅器９０３ａ、９０３ｂに入力する。変調器としては、直交変調器や、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）などを用いた角度変調器を使用することができる。また、信号分解手段９０２を例えばＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などのデジタル信号処理回路として実装する場合には、さらにＤ／Ａ変換器が必要となる場合がある。
【００１８】
例えば、第１の振幅データが所定値よりも大きい場合には、所定値以上の第１のデータ値を有する第２の振幅データを生成し、第１のデータ値を有する第２の振幅データを含んだ第１及び第２の出力信号に入力信号を分解して新たな位相データを生成するようにして、ピーク・ファクタが大きな信号を、歪みを発生させることなく且つ高い電力効率で増幅することを可能としたデータ変換装置について提案がなされている（例えば、特許文献２を参照のこと）。
【００１９】
本発明者らは、上述したような従来のＬＩＮＣ送信機には幾つかの課題があると考えている。
【００２０】
第１に、Ｄ／Ａ変換器（例えば、信号分解手段９０２をデジタル信号処理回路で実装した場合）と、ベースバンド信号をＲＦ周波数帯にアップコンバートする直交変調器を使用する場合、Ｄ／Ａ変換器の出力するサンプリング周波数付近のレプリカ（エイリアス）が問題となる。このような問題を回避するために、Ｄ／Ａ変換器の出力にアナログ・スムージング・フィルタ（再構成フィルタ）を挿入することが一般的であるが、これは回路規模の増大につながる。また、近年急速に要望が高まっている、異なる複数の無線システム間の回路共通化を図る（若しくは、リコンフィギャラビリティを高める）上でも妨げとなる。サンプリング周波数を大幅に上げれば、スムージング・フィルタを不要とできる可能性があるが、高速に動作する回路ブロックが増えることは好ましくない。
【００２１】
また、第２に、ベースバンド信号をＲＦ周波数帯にアップコンバートするための角度変調器にＰＬＬを用いた場合には、扱う変調信号の帯域幅がＰＬＬのループ帯域幅よりも狭い必要がある。言い換えれば、広帯域のＰＬＬが必要となる。ＬＩＮＣ送信機の場合、定振幅信号の帯域幅は元の線形変調信号の帯域幅よりも大幅に広いため、大きな困難を伴う。
【００２２】
また、第３に、ベースバンド信号をＲＦ周波数帯にアップコンバートするための角度変調器にＰＬＬを用いた場合には、複素平面上の原点付近に存在するサンプル点が正確に再生されないことがあり、その結果、合成後のスペクトラムに歪みが生ずるという問題がある。帯域外放射に関する規格が厳格なシステムに適用する際には、この問題は深刻となりかねない。
【００２３】
【特許文献１】特開２０００−３４９５７５号公報
【特許文献２】特開２００５−３９７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
本発明の目的は、ＣＤＭＡやＯＦＤＭといった大きな包絡線変動を伴う変調方式を使用することができ、送信機に線形性と高効率を両立するＬＩＮＣ増幅器を用いた、優れた通信装置、発振器、並びに周波数シンセサイザを提供することにある。
【００２５】
本発明のさらなる目的は、広帯域変調信号を扱うことが可能で、帯域外へのスプリアス放射が少なく、リコンフィギャラビリティに優れた通信装置、発振器、並びに周波数シンセサイザを提供することにある。
【課題を解決するための手段】
【００２６】
本発明は、上記課題を参酌してなされたものであり、その第１の側面は、
第１の周波数帯の線形変調信号を入力して少なくとも２つの定振幅角度信号成分に分解する信号分解手段と、
前記の第１の周波数帯の各定振幅角度信号成分をそれぞれ第２の周波数帯に周波数変換する、少なくとも２つの周波数変換手段と、
前記の周波数変換された各定振幅角度信号成分をそれぞれ電力増幅する、少なくとも２つの増幅器と、
前記の増幅された各定振幅角度信号成分同士を合成する合成手段とを送信機に備えた通信装置である。
【００２７】
また、本発明の第２の側面は、周波数シンセサイザの一構成要素となる発振器であって、
固定小数点数のデジタル周波数制御信号を受け入れる入力端子と、
該入力したデジタル周波数制御信号をフィルタリングするデジタル・フィルタと、
前記デジタル・フィルタを通過した後のデジタル周波数制御信号の整数部データに基づき制御され発振器の共振周波数を離散的に変化させる第１の共振周波数可変手段と、
前記デジタル周波数制御信号の小数部データを受けて該小数部データと同一の平均値を有する整数データ列を発生するディザ処理部と、
前記ディザ処理部によって制御される第２の共振周波数可変手段と、
発振を持続するための能動回路と、
を具備することを特徴とする発振器である。
【００２８】
また、本発明の第３の側面は、位相比較器と、低域通過フィルタと、本発明の第２の側面に係る発振器とをループ状に接続し、所定のキャリア周波数を生成するＰＬＬで構成されることを特徴とする周波数シンセサイザである。
【００２９】
高度化された無線通信や放送ではＣＤＭＡやＯＦＤＭなどの大きな包絡線変動を伴う変調方式が採用され、このような変調信号を扱う増幅器には非常に高い線形性が求められる。消費電力を増大させることなく線形性を実現する増幅器を構成する方法として、電力合成により線形変調波を高効率に増幅するＬＩＮＣが知られている。
【００３０】
ＬＩＮＣ増幅器を適用したＬＩＮＣ送信機は、線形変調信号を２つの定振幅信号成分に分解してそれぞれ増幅した後、これらを合成して線形変調信号を出力する。入力される線形変調信号がベースバンド信号である場合、信号分解した後の各低振幅信号をＲＦ周波数帯に変換する必要がある。また、入力信号の信号分解をデジタル信号処理により行なう場合には、さらにＤ／Ａ変換器が必要である。
【００３１】
ところが、ＰＬＬを用いた角度変調器などにより変調信号の周波数変換を行なう場合には、扱う変調信号の帯域幅がＰＬＬのループ帯域幅よりも狭い必要がある。ＬＩＮＣ送信機の場合、定振幅信号の帯域幅は元の線形変調信号の帯域幅よりも大幅に広いため、大きな困難を伴う。また、複素平面上の原点付近に存在するサンプル点が正確に再生されないことがあり、その結果、電力合成した後のスペクトラムに歪みが生ずるという問題がある。
【００３２】
本発明に係る通信装置は、ＬＩＮＣ送信機を備えるが、第１の周波数帯としてのベースバンドの定振幅角度信号成分を第２の周波数帯としてのＲＦ周波数に変換する各周波数変換手段は、位相比較器と低域通過フィルタと発振器をループ状に接続し、所定のキャリア周波数を生成するＰＬＬで構成される。
【００３３】
このデジタルＰＬＬ回路内の発振器は、固定小数点数のデジタル周波数制御信号を受け入れる入力端子と、該入力したデジタル周波数制御信号をフィルタリングするデジタル・フィルタと、前記デジタル・フィルタを通過した後のデジタル周波数制御信号の整数部データに基づき制御され発振器の共振周波数を離散的に変化させる第１の共振周波数可変手段と、前記デジタル周波数制御信号の小数部データを受けて該小数部データと同一の平均値を有する整数データ列を発生するディザ処理部と、前記ディザ処理部によって制御される第２の共振周波数可変手段と、発振を持続するための能動回路を備えたデジタル制御発振器である。
【００３４】
このように、発振器を制御するデータをＦＩＲフィルタなどのデジタル・フィルタで線形補間することで、サンプリング周波数付近におけるレプリカを低減することが可能である。また、ＰＬＬを変調器として用いるＬＩＮＣ送信機に特有の問題（複素平面上の原点付近のサンプル点が正確に再生されないことに起因するスペクトラム歪み）を回避し、帯域外放射に関する規格が厳格なシステムへの適用が可能となる。
【００３５】
ここで、発振を持続するための能動回路は、負性抵抗値を有する能動回路で構成することができる。あるいは、発振を持続するための能動回路は、複数の遅延素子を従属させた帰還回路であってもよい。
【００３６】
また、第１及び第２の共振周波数制御手段は、複数の容量切り替えによって共振周波数を変化させることができる。
【００３７】
あるいは、能動回路が複数の遅延素子を従属させた帰還回路である場合には、第１及び第２の共振周波数制御手段は、前記複数の遅延素子の段数の切り替えによって共振周波数を変化させることができる。また、第１及び第２の共振周波数制御手段は、前記複数の遅延素子の遅延量の切り替えによって共振周波数を変化させることができる。
【００３８】
また、本発明の第１の側面に係るＬＩＮＣ送信機において、デジタルＰＬＬで構成される各周波数変換手段は、前記ＰＬＬへのキャリア周波数データ入力端子と、前記発振器への周波数制御信号入力端子の２ポイントにおいて、前記の第１の周波数帯の各定振幅角度信号成分を用いて変調を施すようにしている。
【００３９】
通常のＰＬＬでは、ループに入力された外乱を抑圧するように作用するため、変調信号はループ帯域幅によって制限される。これに対し、本発明では、上述のような２ポイント変調方式を採用することにより、発振器に入力される変調データはＰＬＬにとって外乱とは見えなくなり、ＰＬＬのループ帯域幅に制限されない広帯域変調を実現することが可能となる。
【発明の効果】
【００４０】
本発明によれば、ＣＤＭＡやＯＦＤＭといった大きな包絡線変動を伴う変調方式を使用することができ、送信機に線形性と高効率を両立するＬＩＮＣ増幅器を用いた、優れた通信装置、発振器、並びに周波数シンセサイザを提供することができる。
【００４１】
また、本発明によれば、広帯域変調信号を扱うことが可能で、帯域外へのスプリアス放射が少なく、リコンフィギャラビリティに優れた通信装置、発振器、並びに周波数シンセサイザを提供することができる。
【００４２】
本発明に係る通信装置は、ＬＩＮＣ送信機を採用することにより線形変調波を高効率に増幅して線形性と高効率を両立して増幅器の消費電力の低減を図っているが、ＬＩＮＣ増幅器の２系統において、ベースバンドの入力信号をＲＦ周波数帯に変換するための角度変調器を、２ポイント変調方式を適用したＰＬＬで構成している。したがって、発振器に入力される変調データはＰＬＬにとって外乱とは見えなくなり、ＰＬＬのループ帯域幅に制限されない広帯域変調を実現することが可能となる。
【００４３】
また、変調データの周波数変換にＰＬＬを採用することで、周波数次元のデータを時間積分するという発振器の積分効果により、従来のＬＩＮＣ送信機で問題となるサンプリング周波数付近におけるレプリカを、アナログ・スムージング・フィルタを追加することなく大幅に抑制することができ、回路のリコンフィギャラビリティを高めることができる。
【００４４】
また、発振器を制御するデータをＦＩＲフィルタで線形補間することで、サンプリング周波数付近におけるレプリカを低減することが可能である。
【００４５】
また、発振器を制御するデータをＦＩＲフィルタで線形補間することで、ＰＬＬを変調器として用いるＬＩＮＣ送信機に特有の問題（複素平面上の原点付近のサンプル点が正確に再生されないことに起因するスペクトラム歪み）を回避し、帯域外放射に関する規格が厳格なシステムへの適用が可能となる。
【００４６】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【発明を実施するための最良の形態】
【００４７】
以下、図面を参照しながら本発明の実施形態について詳解する。
【００４８】
図１には、本発明の一実施形態に係るＬＩＮＣ送信機の構成を示している。図示のＬＩＮＣ送信機は、信号分解手段１１０と、位相変調器としてのＰＬＬ１２０ａ、１２０ｂと、増幅器１３０ａ、１３０ｂと、合成手段１４０とからなる。既に述べたように、ＬＩＮＣは、２つの定振幅ベクトルの合成によって複素平面上の任意のシンボル点を表現することによって、線形変調波を高効率に増幅して線形性と高効率を両立するものであり、増幅器を飽和電力で動作させて、当該増幅器の消費電力を低減する。
【００４９】
信号分解手段１１０には、参照番号１０１で示されるベースバンド変調信号データｓ（ｔ）が入力され、少なくとも２つの定振幅角度信号成分に分解する。このベースバンド変調信号データｓ（ｔ）は、リファレンス・クロック（図示しない）の周期で更新される。図示の例では、信号分解手段１１０は、ベースバンド変調信号データｓ（ｔ）を、２つの定振幅信号に分解し、参照番号１０２ａ、１０２ｂでそれぞれ示される変調データｓ1（ｔ）及びｓ2（ｔ）に変換して、後段のＰＬＬ１２０ａ、１２０ｂにそれぞれ入力する。これらの変調データｓ1（ｔ）及びｓ2（ｔ）は、ＰＬＬ１２０ａ、１２０ｂの周波数を制御するのに適切な様式で表現されている。
【００５０】
ＰＬＬ１２０ａ、１２０ｂは、ベースバンド帯の定振幅信号成分１０２ａ、１０２ｂをＲＦ周波数帯に変換する。これらの出力１０４ａ、１０４ｂは、キャリア周波数データ１０３で与えられる周波数を中心とし、変調データ１０２ａ、１０２ｂによって変調されたＲＦ位相変調信号ｓRF1（ｔ）、ｓRF2（ｔ）である。発振器１２４ａ、１２４ｂの制御感度のバラツキを補償する処理（図示せず）を施すことが好ましい。
【００５１】
ＰＬＬ１２０ａ、１２０ｂの出力１０４ａ、１０４ｂは、各増幅器１３０ａ、１３０ｂに入力されて、それぞれＧの利得にて増幅される。そして、合成手段１４０は、各増幅器１３０ａ、１３０ｂの出力信号を合成して、線形変調信号１０５を出力する。増幅器１３０ａ、１３０ｂに線形性は要求されず、Ｃ級、Ｆ級などの非線形で高効率の電力増幅器を使用することができる。
【００５２】
ＰＬＬは、キャリア周波数を正確な周波数にロックする回路である。本実施形態では、デジタル構成の位相比較器と低域通過フィルタと発振器をループ状に接続したデジタルＰＬＬで構成され、デジタル位相比較器が基準信号と発振器の出力信号とを位相比較し、その位相差が小さくなるように動作する。また、発振器として、入力電圧に応じて発振周波数をリニアに変化させる電圧制御発振器Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）に代えて、離散的に周波数を切り換えるデジタル制御発振器（Ｄｉｇｉｔａｌ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＤＣＯ）を用いた、フルデジタル構成のＰＬＬ回路とすることができる。該デジタルＰＬＬでは、分周比の少数成分に相当する時間差を時間デジタル変換（Ｔｉｍｅ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ：ＴＤＣ）回路で、整数成分をアキュムレータ回路でそれぞれデジタル値に変換し、検出したこれらの分周比に相当するデジタル値をさまざまな手法でフィードバックし、発振周波数をデジタル的に制御する。
【００５３】
ここで、通常のＰＬＬでは、ループに入力された外乱を抑圧するように作用するため、変調信号はループ帯域幅によって制限されることになる。これに対し、本実施形態では、変調器として利用するＰＬＬのループ上で少なくとも２箇所において周波数変調データを注入する２ポイント変調方式を採用して、発振器とって変調信号が外乱とは見えなくすることにより、ループ帯域幅に制限されない広帯域変調を実現している。
【００５４】
図１に示した例では、ＰＬＬ１２０ａ、１２０ｂはそれぞれ、基準位相累積器１２１ａ、１２１ｂと、位相比較器１２２ａ、１２２ｂと、ループ・フィルタ１２３ａ、１２３ｂと、発振器１２４ａ、１２４ｂと、可変位相累積器１２５ａ、１２５ｂで構成される。デジタル構成の位相比較器１２２ａ、１２２ｂは、基準信号と発振器１２４ａ、１２４ｂの出力信号とを位相比較し、その位相差が小さくなるようにそれぞれ動作する。また、基準位相累積器１２１ａ、１２１ｂ、並びに、可変位相累積部１２５ａ、１２５ｂは、内部で保持する位相データと入力される位相差データとの加算又は減算を行なう演算を通じて位相データを生成する。
【００５５】
ここで、発振器１２４ａ、１２４ｂに入力された変調データｓ1（ｔ）及びｓ2（ｔ）がそれぞれのＰＬＬ１２０ａ、１２０ｂに対する外乱に相当する。各ＰＬＬ１２０ａ、１２０ｂでは、変調データ１０２ａ、１０２ｂは、キャリア周波数データ１０３と加算され、基準位相累積器１２１ａ、１２１ｂにも入力される。比較すべき基準信号が変調されているため、発振器１２４ａ、１２４ｂに入力された変調データは、ＰＬＬにとって外乱とは見えなくなる。したがって、ＰＬＬのループ帯域幅に制限されない広帯域変調を実現することが可能となる。
【００５６】
ＰＬＬ１２０ａ、１２０ｂの内部動作について、数学的に考察してみる。基準位相累積器１２１ａ、１２１ｂの入力から、ＰＬＬ出力１０４ａ、１０４ｂまでの、変調データ１０２ａ、１０２ｂに対する伝達関数は、低域通過型であり、次式（５）のように表される。
【００５７】
【数５】
2009171460.tif 000007
【００５８】
但し、Ｇ（ｓ）はオープン・ループ・ゲインである。ここで、位相比較器ゲインをＫφ、ループ・フィルタの伝達関数をＺ（ｓ）、発振器のゲインをＫDCO、出力周波数と基準周波数との比をＮとすると、ゲインＧ（ｓ）は次式（６）のように表される。
【００５９】
【数６】
2009171460.tif 000008
【００６０】
一方、発振器１２４ａ、１２４ｂに入力される変調データ１０２ａ、１０２ｂに対しては、ＰＬＬ１２０ａ、１２０ｂは、次式（７）に示す高域通過型の伝達関数を呈する。
【００６１】
【数７】
2009171460.tif 000009
【００６２】
上式（５）と（７）を足し合わせたものが、ＰＬＬ１２０ａ、１２０ｂの変調信号に対するトータルの応答であり、これが１になることは明らかである。つまり、全帯域通過の伝達関数となる。
【００６３】
このように、ＰＬＬ１２０ａ、１２０ｂに入力されるキャリア周波数データ１０３と、発振器１２４ａ、１２４ｂへの入力（ループ・フィルタ１２３ａ、１２３ｂを通過した後の位相差データ）の各々に変調データ１０２ａ、１０２ｂを加算するという２ポイント変調方式を採用することによって、ＰＬＬ帯域幅に制限されない広帯域変調をかけることが可能になる。
【００６４】
また、発振器１２４ａ、１２４ｂは、周波数次元のデータを時間積分し、位相として出力するので、１／ｓが掛かり、出力スペクトラムは６ｄＢ／ｏｃｔの傾きで抑圧される。その結果、リファレンス周波数付近に発生するレプリカは抑圧され、レプリカ抑圧用フィルタが不要、若しくは簡単なもので十分となる。
【００６５】
図２には、発振器１２４ａ、１２４ｂの内部構成を示している。図示の発振器１２４ａ、１２４ｂは、デジタル・フィルタとしてのＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルタ２０２と、離散的な制御データによって制御され、離散的な発振周波数を取り得る発振器コア２０６と、ディザ処理部２０７と、分周器２１０で構成される。
【００６６】
発振器１２４ａ、１２４に入力される発振器制御データ２０１は、ｎビットの整数部とｋビットの小数部とからなる固定小数点数で表現される、（ｎ＋ｋ）ビットのデータであり、リファレンス・クロックの周期毎に更新される。
【００６７】
ＦＩＲフィルタ２０２は、発振器コア２０６の出力を分周器２１０で分周したクロック２１１（リファレンス・クロックよりも高速）によって動作し、発振器制御データ２０１をアップサンプルし、線形補間する。なお、本発明の要旨は補間手法として線形補間に限定されるものではなく、ハードウェア規模の制限が許せば、レイズド・コサインなどの、他の手法を用いても構わない。
【００６８】
ＦＩＲフィルタ２０２の出力２０３は、ｎビットの整数部データ２０４と、ｋビットの小数部データ２０５に分けられる。整数部データ２０４は、発振器コア２０６の備える共振周波数制御手段（後述）を制御し、発振周波数を決定する。
【００６９】
整数部データ２０４の最下位ビット（ＬＳＢ）は、共振周波数制御手段の最小制御単位に対応し、発振器コア２０６にそのまま入力される。例えば、共振周波数制御手段を並列接続された複数のキャパシタで構成する場合、整数部データ２０４の各ビットは対応するキャパシタ１個に相当する。また、小数部データ２０５は、キャパシタ１個分以下を表現するものであり、ディザ処理部２０７に入力して平均化することにより所望値とすることができる。
【００７０】
ディザ処理部２０７は、ＦＩＲフィルタ２０２と同様に、発振器コア２０６の出力を分周器２１０で分周したクロック２１１により動作する。ディザ処理部２０７は、入力としての小数部データ２０５に応じたｍビットのデータ２０８を、発振器コア２０６に出力する。ディザ処理部２０７の出力２０８は、発振器コア２０６の共振周波数制御手段を制御し、共振周波数制御手段の最小制御単位（ＬＳＢに対応するキャパシタ）よりも細かい周波数設定を、平均的に実現する。ディザ処理部２０７は、例えば、ΔΣ変調器を使用することで実現できる。
【００７１】
必要であれば、発振器コア２０６は、共振周波数制御手段を構成する素子のミスマッチに起因する非線形性を動的に除去する仕組みを持つことができる。
【００７２】
図３には、発振器コア２０６の実現例を示している。図示の発振器コア２０６は、ｎ型ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＭ１、Ｍ２のクロス・カップルにより形成される負性抵抗性の能動回路と、この能動回路にバイアス電流を供給するｐ型ＭＯＳトランジスタＭ３と、インダクタＬ１及びバラクタ・バンク３０１によって構成されるタンク回路と、整数部データ２０４及びディザ処理部２０７の出力２０８をバラクタ制御信号３０３に変換する制御部３０２で構成される、共振型の発振器である。
【００７３】
図示のように、バラクタ・バンク３０１は、ＭＯＳトランジスタのゲートへの印加電圧に応じてゲート容量が変わることを利用したＭＯＳバラクタを複数並列接続したものである。タンク回路は、インダクタＬ１が持つインダクタンスと、タンク回路が持つ容量によって、共振周波数が決定される共振回路である。能動回路は、この発振を持続する作用があり、共振周波数が発振器コア２０６の出力周波数となる。そして、制御部３０２は、整数部データ２０４に応じて各ＭＯＳバラクタの容量切り替えを制御して共振周波数を離散的に変化させるとともに、小数部データ２０５と同一の平均値を有する整数データ列（すなわち、ディザ処理部２０７の出力２０８）に応じてＭＯＳバラクタの容量切り替えを制御する。
【００７４】
なお、図３ではｎ型ＭＯＳトランジスタのクロス・カップルによる構成を示したが、さらにｐ型ＭＯＳトランジスタのクロス・カップルを追加した構成や、バイアス電流供給をｎ型ＭＯＳトランジスタのテイル電流源により行なう構成、ＭＯＳのバラクタの代わりにバラクタ・ダイオードを使用した構成などの、幾つかの変形例は当業者であれば容易に実現可能であることを十分理解されたい。
【００７５】
また、図４には、発振器コア２０６の他の実現例を示している。図示の発振器コア２０６は、複数の遅延素子を従属接続した遅延チェーン４０１及びマルチプレクサ４０４とで構成されるリング・オシレータと、整数部データ２０４及びディザ処理部出力２０８をマルチプレクサ制御信号３０３に変換する制御部３０２で構成される。
【００７６】
遅延チェーン４０１の遅延素子としては、例えば、インバータやバッファを使用することができる。マルチプレクサ４０４が選択する経路により、リング・オシレータを一周する遅延時間が異なることから、発振周波数を変化させることができる。すなわち、複数の遅延素子を従属させた帰還回路は、能動回路として発振を持続させる作用があり、共振周波数が発振器コア２０６の出力周波数となる。
【００７７】
なお、図示の例では、リング・オシレータを構成する遅延素子の段数を制御する方法を示したが、遅延素子１段のゲート・サイズを変化させる方法や、両者を併用する方法など、他の実現方法を採っても構わない。さらに、別の実現手段として、アナログ遅延セルを使用し、トランスコンダクタンスを変化させる方法や、負荷容量を変化させる方法などを採っても構わない。
【００７８】
図１に示したＬＩＮＣ送信機において、発振器１２４ａ、１２４ｂ以外の、ＰＬＬ１２０ａ、１２０ｂを構成する要素である、基準位相累積器１２１ａ、１２１ｂ、位相比較器１２２ａ、１２２ｂ、ループ・フィルタ１２３ａ、１２３ｂ、並びに、可変位相累積器１２５ａ、１２５ｂは、デジタル・ハードウェアで実現することが好ましい。何故ならば、アナログ・ハードウェアで上記の２ポイント変調を実現する際、素子間のミスマッチが問題となり、十分な性能が得るために困難を伴うことが多いからである。また、リコンフィギャラビリティを高める観点からも、デジタル・ハードウェアによる実現が好ましいと本発明者らは思料する。但し、本発明の要旨はこれらの回路コンポーネントがデジタル・ハードウェアで実現することに限定する訳ではない、ということを十分理解されたい。
【００７９】
続いて、シミュレーション結果を参照しながら、図１に示したＬＩＮＣ送信機の性能について詳解する。
【００８０】
ここでは、テスト信号として、ＩＥＥＥ８０２．１１ａに準拠するＯＦＤＭ信号を使用した。本シミュレーションでの条件は、サブキャリア数は５２本、１次変調方式は６４ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）、データレートは５４Ｍｂｐｓ、変調帯域幅は２０ＭＨｚ、リファレンス・クロックは変調帯域幅の８倍（１６０ＭＨｚ）である。また、シミュレーションの簡素化のため、ディザ処理部２０７としてのΔΣ変調器をドライブするクロックは、リファレンス・クロックの４倍に等しい周波数を選んだ。同様に、デジタル・フィルタとしてのＦＩＲフィルタ２０２の動作クロックも、リファレンス・クロックの４倍に等しい周波数である。ＦＩＲフィルタ２０２のパラメータは、タップ数＝４、すべてのタップ係数＝１／４とした。
【００８１】
図５には、図１に示したＬＩＮＣ送信機に変調をかけたときのスペクトラムのシミュレーション結果を示している。比較のために、Ｄ／Ａ変換器と直交変調器よって構成された従来のＬＩＮＣ送信機の出力スペクトラムも併せて示している。
【００８２】
従来のＬＩＮＣ送信機では、図５右に示すように、Ｄ／Ａ変換器の出力するサンプリング周波数付近のレプリカ（エイリアス）が大きなレベルで存在し、Ｄ／Ａ変換器出力のスムージング・フィルタ無しでは、ＩＥＥＥ８０２．１１ａが定めるスペクトラム・マスク規格を満足することができない。
【００８３】
これに対し、図１に示した２ポイント変調方式のＬＩＮＣ送信機では、各発振器１２４ａ、１２４ｂが周波数次元のデータを時間積分するという積分効果によって、図５左に示すようにレプリカが低減され、スムージング・フィルタなどのアナログ回路が不要となることを理解できよう。これは、異なる複数の無線システムに対応する装置において、回路の共通化を図る（リコンフィギャラビリティを高める）上で非常に有利であることを意味する。また、必要なアナログ回路が少なくなるので、バラツキの面で有利であり、回路の歩留まりを上げ、製造コストを下げるという効果も得られる。
【００８４】
また、図６には、発振器コア２０６においてＦＩＲフィルタ２０２による周波数制御データ補間の効果を表すシミュレーション結果を示している。
【００８５】
図６上段には、ＰＬＬ１２４ａ、１２４ｂに入力される発振器制御データ２０１のＦＩＲフィルタ２０２の入力前と出力後の波形を示している。ＦＩＲフィルタは、インパルスを入力したときの出力信号を有限時間で０に収束させる作用を有し、多くの場合は非再帰型の差分方程式で実現される。
【００８６】
図６下段には、ＦＩＲフィルタ２０２を通過後の発振器制御データ２０３による発振器コア２０６の出力波形の位相を示している。比較のため、ＦＩＲフィルタ２０２による周波数制御データ補間を行なわない場合のシミュレーション結果も併せて示している。補間なしの場合にはリファレンス・クロック周期でゼロ次ホールドされていた周波数データが、ＦＩＲフィルタ２０２で補間をかけることで４倍だけアップサンプル及び線形補間され、その結果、発振器２０６の出力２０９での位相波形が滑らかになっていることが分かる。つまり、リファレンス・クロック周波数付近の成分が少なくなっていることを意味する。
【００８７】
さらに参考データとして、図７には、発振器コア２０６においてＦＩＲフィルタ２０２によるデータ補間を行なわない場合のスペクトラムのシミュレーション結果を示している。リファレンス・クロック周波数付近の成分が、図５の結果と比較して大きくなっていることが分かる。変調データの周波数変換にＰＬＬを使用したＬＩＮＣ送信機は、周波数次元のデータを時間積分するという発振器の積分効果（前述）によって、リファレンス・レプリカが元来少ないので、ＩＥＥＥ８０２．１１ａの仕様を十分満足することができる。しかしながら、より厳格な仕様が規定されているシステムに対応することを考慮すると、発振器コア２０６においてＦＩＲフィルタ２０２によるデータ補間が有効な効果を持つことに変わりはない。
【００８８】
図８には、本発明の他の実施形態に係るＬＩＮＣ送信機の構成を示している。図示のＬＩＮＣ送信機は、信号分解手段８１０と、位相変調器としてのＰＬＬ８２０ａ、８２０ｂと、増幅器８３０ａ、８３０ｂと、合成手段１４０とからなり、２つの定振幅ベクトルの合成によって複素平面上の任意のシンボル点を表現して、線形変調波を高効率に増幅して線形性と高効率を両立する（同上）。
【００８９】
信号分解手段８１０は、参照番号８０１で示されるベースバンド変調信号データｓ（ｔ）を２つの定振幅信号に分解し、参照番号８０２ａ、８０２ｂでそれぞれ示される変調データｓ1（ｔ）及びｓ2（ｔ）に変換して、後段のＰＬＬ８２０ａ、８２０ｂにそれぞれ入力する。ＰＬＬ８２０ａ、８２０ｂは、ベースバンド帯の定振幅信号成分８０２ａ、８０２ｂをＲＦ周波数帯に変換する。これらの出力８０５ａ、８０５ｂは、キャリア周波数データ８０３で与えられる周波数を中心とし、変調データ８０２ａ、８０２ｂによって変調されたＲＦ位相変調信号ｓRF1（ｔ）、ｓRF2（ｔ）であり、各増幅器８３０ａ、８３０ｂに入力され、それぞれＧの利得にて増幅される。そして、合成手段８４０は、各増幅器８３０ａ、８３０ｂの出力信号を合成して、線形変調信号８０６を出力する。
【００９０】
図８に示したＬＩＮＣ送信機では、変調器として用いるＰＬＬ８２０ａ、８２０ｂのループ上の少なくとも２ポイントで周波数変調データを注入するという２ポイント変調方式を採用して、発振器とって変調信号が外乱とは見えなくすることにより、ループ帯域幅に制限されない広帯域変調を実現している点は、図１と同様である。但し、２ポイント変調のかけ方が図１とは相違するので、この点について以下で詳解する。
【００９１】
変調データ８０２ａ８０２ｂの周波数変換を行なうＰＬＬ８２０ａ、８２０ｂはそれぞれ、位相比較器８２１ａ、８２１ｂと、ループ・フィルタ８２２ａ、８２２ｂと、発振器８２３ａ、８２３ｂと、分周器８２４ａ、８２４ｂと、ΔΣ変調器８２５ａ、８２５ｂで構成されるデジタルＰＬＬである。デジタル構成の位相比較器８２１ａ、８２１ｂと低域通過フィルタ８２２ａ、８２２ｂと発振器８２３ａ、８２３ｂからなるループでは、位相比較器８２１ａ、８２１ｂが基準信号と発振器８２３ａ、８２３ｂの出力信号とを位相比較し、その位相差が小さくなるようにそれぞれ動作する。
【００９２】
信号分解手段８１０の出力する変調データ８０２ａ、８０２ｂは、キャリア周波数データ８０４と加算された後、ΔΣ変調器８２５ａ、８２５ｂに入力される。ΔΣ変調器８２５ａ、８２５ｂは、入力されたデータに基づいて、分周器８２４ａ、８２４ｂを変調する。この結果、ＰＬＬ８２０ａ、８２０ｂの出力８０５ａ、８０５ｂでは、キャリア周波数データ８０４で与えられる周波数を中心とし、変調データ８０２ａ、８０２ｂによって変調されたＲＦ位相変調信号が得られる。
【００９３】
ここで、分周器８２４ａ、８２４ｂの入力から、ＰＬＬ出力８０５ａ、８０５ｂまでの、変調データ８０２ａ、８０２ｂに対する伝達関数は、低域通過型である。また、変調データ８０２ａ、８０２ｂは、発振器８２３ａ、８２３ｂにも入力される。この際、発振器８２３ａ、８２３ｂの制御感度のバラツキを補償する処理（図示せず）を施すことが好ましい。発振器８２３ａ、８２３ｂに入力される変調データ８０２ａ、８０２ｂに対しては、ＰＬＬは、高域通過型の伝達関数を呈する。
【００９４】
このように、ＰＬＬ８２０ａ、８２０ｂに入力されるキャリア周波数データ８０４と、発振器８２３ａ、８２３ｂへの入力（ループ・フィルタ８２２ａ、８２２ｂを通過した後の位相差データ）の各々に変調データ８０２ａ、８０２ｂを加算するという２ポイント変調方式をとることにより、ＰＬＬのループ帯域幅に制限されない広帯域変調をかけることが可能となる。
【００９５】
なお、発振器８２３ａ、８２３ｂの構成は、図３又は図４のいずれかに示したデジタル制御発振器のうちいずれかを、対応する通信システムに応じて適切なものを選択すればよい。
【００９６】
また、ＬＩＮＣ送信機に変調をかけたときのスペクトラムのシミュレーション結果や、発振器コア２０６においてＦＩＲフィルタ２０２による周波数制御データ補間の効果を表すシミュレーション結果は図５、図６に示したものと同様となるので、ここでは説明を省略する。
【産業上の利用可能性】
【００９７】
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。
【００９８】
本発明は、無線ＬＡＮ、地上波デジタル放送、第４世代移動通信、電力線搬送通信などのさまざまな広帯域無線技術に適用することができる。
【００９９】
要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。
【図面の簡単な説明】
【０１００】
【図１】図１は、本発明の一実施形態に係るＬＩＮＣ送信機の構成を示した図である。
【図２】図２は、発振器１２４ａ、１２４ｂの内部構成を示した図である。
【図３】図３は、発振器コア２０６の１つの実現例を示した図である。
【図４】図４は、発振器コア２０６の他の実現例を示した図である。
【図５】図５は、図１に示したＬＩＮＣ送信機に変調をかけたときのスペクトラムのシミュレーション結果を示した図である。
【図６】図６は、発振器コア２０６においてＦＩＲフィルタ２０２による周波数制御データ補間の効果を表すシミュレーション結果を示した図である。
【図７】図７は、発振器コア２０６においてＦＩＲフィルタ２０２によるデータ補間を行なわない場合のスペクトラムのシミュレーション結果を示した図である。
【図８】図８は、本発明の他の実施形態に係るＬＩＮＣ送信機の構成を示した図である。
【図９】図９は、一般的なＬＩＮＣ送信機の構成を示したブロック図である。
【図１０】図１０は、図９に示したＬＩＮＣ送信機の動作を説明するための図であり、具体的には、複素平面上で２つの定振幅ベクトルを合成してシンボル点を表現する様子を示した図である。
【符号の説明】
【０１０１】
１１０…信号分解手段
１２０ａ、１２０ｂ…ＰＬＬ
１２１ａ、１２１ｂ…基準位相累積器
１２２ａ、１２２ｂ…位相比較器
１２３ａ、１２３ｂ…ループ・フィルタ
１２４ａ、１２４ｂ…発振器
１２５ａ、１２５ｂ…可変位相累積器
１３０ａ、１３０ｂ…増幅器
１４０…合成手段
２０２…ＦＩＲフィルタ
２０６…発振器コア
２０７…ディザ処理部
２１０…分周器
３０１…バラクタ・バンク
３０２…制御部
４０１…遅延チェーン
４０２…制御部
４０４…マルチプレクサ
８１０…信号分解手段
８２０ａ、８２０ｂ…ＰＬＬ
８２１ａ、８２１ｂ…位相比較器
８２２ａ、８２２ｂ…ループ・フィルタ
８２３ａ、８２３ｂ…発振器
８２４ａ、８２４ｂ…分周器
８２５ａ、８２５ｂ…ΔΣ変調器
８３０ａ、８３０ｂ…増幅器
８４０…合成手段
【図１】
2009171460.tif 000010
【図２】
2009171460.tif 000011
【図３】
2009171460.tif 000012
【図４】
2009171460.tif 000013
【図８】
2009171460.tif 000014
【図９】
2009171460.tif 000015
【図５】
2009171460.tif 000016
【図６】
2009171460.tif 000017
【図７】
2009171460.tif 000018
【図１０】
2009171460.tif 000019