(57)【要約】【課題】増幅の線形性と電力効率を両立させながら小型化を図ることが可能な増幅回路、および通信装置を提供する。【解決手段】第１定包絡線信号を増幅した第１入力信号を出力する第１増幅部と、第２定包絡線信号を増幅した第２入力信号を出力する第２増幅部と、第１入力信号と第２入力信号とがそれぞれ１次側に入力され、２次側で第１入力信号と第２入力信号とを合成して振幅変調された出力信号を出力する磁気結合トランスとを備え、磁気結合トランスは、第１の１次側を構成する１次側第１インダクタおよび１次側第１キャパシタと、第１の２次側を構成する２次側第１インダクタおよび２次側第１キャパシタと、第２の１次側を構成する１次側第２インダクタおよび１次側第２キャパシタと、第２の２次側を構成する２次側第２インダクタおよび２次側第２キャパシタと、出力信号を出力する合成部とを備える増幅回路が提供される。【選択図】図８
2009171154.tif 000002
【特許請求の範囲】
【請求項１】
第１定包絡線信号が入力され、前記第１定包絡線信号を増幅した第１入力信号を出力する第１増幅部と；
前記第１定包絡線信号と位相が異なる第２定包絡線信号が入力され、前記第２定包絡線信号を増幅した第２入力信号を出力する第２増幅部と；
前記第１入力信号と前記第２入力信号とがそれぞれ１次側に入力され、２次側で前記第１入力信号と前記第２入力信号とを合成して振幅変調された出力信号を出力する磁気結合トランスと；
を備え、
前記磁気結合トランスは、
前記第１入力信号が入力される第１の１次側を構成する１次側第１インダクタおよび１次側第１キャパシタと；
前記第１の１次側と対応する第１の２次側を構成する２次側第１インダクタおよび２次側第１キャパシタと；
前記第２入力信号が入力される第２の１次側を構成する１次側第２インダクタおよび１次側第２キャパシタと；
前記第２の１次側と対応する第２の２次側を構成する２次側第２インダクタおよび２次側第２キャパシタと；
前記第１入力信号と前記第２入力信号とを合成して前記出力信号を出力する合成部と；
を備えることを特徴とする、増幅回路。
【請求項２】
前記合成部は、所定の静電容量を有する出力キャパシタで構成され、
前記１次側第１インダクタおよび前記１次側第１キャパシタと、前記２次側第１インダクタおよび前記２次側第１キャパシタと、前記１次側第２インダクタおよび前記１次側第２キャパシタと、前記２次側第２インダクタおよび前記２次側第２キャパシタとは、それぞれ並列に接続され、
前記２次側第１キャパシタと、前記２次側第２キャパシタと、前記出力キャパシタとは直列に接続されることを特徴とする、請求項１に記載の増幅回路。
【請求項３】
前記２次側第１キャパシタおよび前記２次側第２キャパシタそれぞれのリアクタンスの絶対値は、前記２次側第１インダクタおよび２次側第２インダクタそれぞれのリアクタンスの絶対値の略２倍であることを特徴とする、請求項２に記載の増幅回路。
【請求項４】
前記合成部は、所定のインダクタンスを有する出力インダクタで構成され、
前記１次側第１インダクタおよび前記１次側第１キャパシタと、前記１次側第２インダクタおよび前記１次側第２キャパシタとはそれぞれ並列に接続され、
前記２次側第１インダクタおよび前記２次側第１キャパシタと、前記２次側第２インダクタおよび前記２次側第２キャパシタとはそれぞれ直列に接続され、
前記２次側第１キャパシタと前記２次側第２キャパシタと前記出力インダクタの第１の端子とを接続し、前記出力インダクタの第２の端子からは前記出力信号が出力されることを特徴とする、請求項１に記載の増幅回路。
【請求項５】
前記２次側第１キャパシタおよび前記２次側第２キャパシタそれぞれのリアクタンスの絶対値は、前記２次側第１インダクタおよび２次側第２インダクタそれぞれのリアクタンスの絶対値の略２倍であり、
前記出力インダクタのインダクタンスは、前記２次側第１インダクタおよび２次側第２インダクタのインダクタンスの略１／２であることを特徴とする、請求項４に記載の増幅回路。
【請求項６】
前記１次側第１インダクタおよび前記１次側第１キャパシタと、前記１次側第２インダクタおよび前記１次側第２キャパシタと、前記２次側第１インダクタおよび前記２次側第１キャパシタと、前記２次側第２インダクタおよび前記２次側第２キャパシタとは、それぞれ直列に接続され、
前記２次側第１キャパシタおよび前記２次側第２キャパシタの接続点からは、前記出力信号が出力されることを特徴とする、請求項１に記載の増幅回路。
【請求項７】
前記１次側第１インダクタ、前記２次側第１インダクタそれぞれのインダクタンスと、前記１次側第１キャパシタ、前記２次側第１キャパシタそれぞれの静電容量とは、前記１次側第１インダクタおよび前記１次側第１キャパシタと、前記２次側第１インダクタおよび前記２次側第１キャパシタとが前記第１定包絡線信号の周波数で共振するように設定され、
前記１次側第２インダクタ、前記２次側第２インダクタそれぞれのインダクタンスと、前記１次側第２キャパシタ、前記２次側第２キャパシタそれぞれの静電容量とは、前記１次側第２インダクタおよび前記１次側第２キャパシタと、前記２次側第２インダクタおよび前記２次側第２キャパシタとが前記第２定包絡線信号の周波数で共振するように設定されることを特徴とする、請求項６に記載の増幅回路。
【請求項８】
前記第２増幅部の出力側のインピーダンスを切り換えるスイッチング部をさらに備えることを特徴とする、請求項１に記載の増幅回路。
【請求項９】
前記第１増幅部は複数の第１増幅器を備えて前記第１定包絡線信号をそれぞれ増幅し、
前記第２増幅部は複数の第２増幅器を備えて前記第２定包絡線信号をそれぞれ増幅し、
前記磁気結合トランスは、
前記第１増幅器それぞれと対応する複数の１次側第１インダクタおよび１次側第１キャパシタ、複数の２次側第１インダクタおよび２次側第１キャパシタと；
前記第２増幅器それぞれと対応する複数の１次側第２インダクタおよび１次側第２キャパシタ、複数の２次側第２インダクタおよび２次側第２キャパシタと；
を備えることを特徴とする、請求項１に記載の増幅回路。
【請求項１０】
前記第１増幅部には、差動信号としての第１正相定包絡線信号と前記第１正相定包絡線信号と位相が反転した第１逆相定包絡線信号とが入力され、
前記第２増幅部には、差動信号としての第２正相定包絡線信号と前記第２正相定包絡線信号と位相が反転した第２逆相定包絡線信号とが入力され、
前記第１増幅部は、前記１次側第１インダクタを前記第１増幅部に電源を供給する電源供給インダクタとして機能させ、
前記第２増幅部は、前記１次側第２インダクタを前記第２増幅部に電源を供給する電源供給インダクタとして機能させることを特徴とする、請求項１に記載の増幅回路。
【請求項１１】
前記第１増幅部には、差動信号としての第１正相定包絡線信号と前記第１正相定包絡線信号と位相が反転した第１逆相定包絡線信号とが入力され、
前記第２増幅部には、差動信号としての第２正相定包絡線信号と前記第２正相定包絡線信号と位相が反転した第２逆相定包絡線信号とが入力され、
前記第１増幅部は、前記第１増幅部を構成するトランジスタの出力容量成分を前記１次側第１キャパシタとして機能させ、
前記第２増幅部は、前記第２増幅部を構成するトランジスタの出力容量成分を前記１次側第２キャパシタとして機能させることを特徴とする、請求項１に記載の増幅回路。
【請求項１２】
入力された送信信号に基づいて、第１定包絡線信号と、前記第１定包絡線信号と位相が異なる第２定包絡線信号とに分配する信号分配部と；
前記第１定包絡線信号と前記第２定包絡線信号とがそれぞれ入力され、振幅変調された出力送信信号を出力する増幅部と；
前記増幅部から出力される前記出力送信信号を外部装置に送信する通信部と；
を備え、
前記増幅部は、
前記第１定包絡線信号が入力され、前記第１定包絡線信号を増幅した第１入力信号を出力する第１増幅部と；
前記第２定包絡線信号が入力され、前記第２定包絡線信号を増幅した第２入力信号を出力する第２増幅部と；
前記第１入力信号と前記第２入力信号とがそれぞれ１次側に入力され、２次側で前記第１入力信号と前記第２入力信号とを合成して前記出力送信信号を出力する磁気結合トランスと；
を備えることを特徴とする、通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路、および通信装置に関する。
【背景技術】
【０００２】
無線通信分野では年々伝送速度の高速化が求められており、また、周波数資源は限られている。このような中、無線通信分野では、限られた周波数資源の中で高速通信を行えるように、例えば、多値化されたデジタル変調信号が送信信号として用いられている。
【０００３】
上記デジタル変調信号としては、例えば、ＯＦＤＭ（Orthogonal  Frequency  Division  Multiplexing；直交周波数多重）信号が挙げられるが、ＯＦＤＭ信号では平均電力と最大電力との比が１０ｄＢ以上と大きくなる。よって、上記のように振幅変化が大きなデジタル変調信号を低歪で増幅するためには、線形性の高い増幅回路が必要となる。しかしながら、線形性を高くすると増幅回路の電力効率が低下してしまう。ここで、特にバッテリーで動作する通信装置では、動作可能時間をできる限り延ばす観点から、増幅回路の電力効率の低下は無視することができない。
【０００４】
このような中、増幅の線形性と電力効率の両立を図る増幅回路に係る技術が開発されている。送信信号を位相の異なる２つの定包絡線信号に分け、増幅後に合成して振幅変化を再現する増幅回路に係る技術としては、例えば、非特許文献１が挙げられる。
【０００５】
【非特許文献１】F.H.Raab,“Efficiency  of  outphasing  RF  power-amplifier  systems,”IEEE  Trans.Commun.,vol.COM-33,pp.1094‐1099,Oct.1985.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
送信信号を位相の異なる２つの定包絡線信号に分け、増幅後に合成して振幅変化を再現する増幅回路に係る従来の技術を用いた増幅回路（以下、当該従来の技術に係る増幅回路を「ＬＩＮＣ（Linear  Amplification  with  Nonlinear  Components）方式の増幅回路」という。）は、定包絡線信号の増幅のために非線形で高効率の増幅回路を使用することができるので、増幅の線形性と電力効率を両立させることが可能である。
【０００７】
しかしながら、ＬＩＮＣ方式の増幅回路は、通信に使用する周波数（以下、「使用周波数」という。）における波長λの１／４波長の電気長を必要とするλ／４伝送線路を２本備えなければならないため、増幅回路の小型化を図ることが非常に困難である。
【０００８】
一方、近年通信装置の小型化が進んでおり、通信装置に適用される増幅回路には、信号を低歪で増幅する機能と電力効率に加え、さらに小型化が求められている。しかしながら、ＬＩＮＣ方式の増幅回路は上記の通り小型化を行うことが非常に困難であることから、たとえＬＩＮＣ方式の増幅回路が増幅の線形性と電力効率を両立させることが可能な増幅回路であったとしても、通信装置に適用することはできない（現実的ではない）。
【０００９】
したがって、増幅の線形性と電力効率を両立させながら小型化を図ることが可能な増幅回路が希求されていた。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、増幅の線形性と電力効率を両立させながら小型化を図ることが可能な、新規かつ改良された増幅回路、および通信装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の第１の観点によれば、第１定包絡線信号が入力され、上記第１定包絡線信号を増幅した第１入力信号を出力する第１増幅部と、上記第１定包絡線信号と位相が異なる第２定包絡線信号が入力され、上記第２定包絡線信号を増幅した第２入力信号を出力する第２増幅部と、上記第１入力信号と上記第２入力信号とがそれぞれ１次側に入力され、２次側で上記第１入力信号と上記第２入力信号とを合成して振幅変調された出力信号を出力する磁気結合トランスとを備え、上記磁気結合トランスは、上記第１入力信号が入力される第１の１次側を構成する１次側第１インダクタおよび１次側第１キャパシタと、上記第１の１次側と対応する第１の２次側を構成する２次側第１インダクタおよび２次側第１キャパシタと、上記第２入力信号が入力される第２の１次側を構成する１次側第２インダクタおよび１次側第２キャパシタと、上記第２の１次側と対応する第２の２次側を構成する２次側第２インダクタおよび２次側第２キャパシタと、上記第１入力信号と上記第２入力信号とを合成して上記出力信号を出力する合成部とを備える増幅回路が提供される。
【００１２】
かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。
【００１３】
また、上記合成部は、所定の静電容量を有する出力キャパシタで構成され、上記１次側第１インダクタおよび上記１次側第１キャパシタと、上記２次側第１インダクタおよび上記２次側第１キャパシタと、上記１次側第２インダクタおよび上記１次側第２キャパシタと、上記２次側第２インダクタおよび上記２次側第２キャパシタとは、それぞれ並列に接続され、上記２次側第１キャパシタと、上記２次側第２キャパシタと、上記出力キャパシタとは直列に接続されてもよい。
【００１４】
かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。
【００１５】
また、上記２次側第１キャパシタおよび上記２次側第２キャパシタそれぞれのリアクタンスの絶対値は、上記２次側第１インダクタおよび２次側第２インダクタそれぞれのリアクタンスの絶対値の略２倍であってもよい。
【００１６】
かかる構成により、増幅の線形性と電力効率を両立させることができる。
【００１７】
また、上記合成部は、所定のインダクタンスを有する出力インダクタで構成され、上記１次側第１インダクタおよび上記１次側第１キャパシタと、上記１次側第２インダクタおよび上記１次側第２キャパシタとはそれぞれ並列に接続され、上記２次側第１インダクタおよび上記２次側第１キャパシタと、上記２次側第２インダクタおよび上記２次側第２キャパシタとはそれぞれ直列に接続され、上記２次側第１キャパシタと上記２次側第２キャパシタと上記出力インダクタの第１の端子とを接続し、上記出力インダクタの第２の端子からは、上記出力信号が出力されてもよい。
【００１８】
かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。
【００１９】
また、上記２次側第１キャパシタおよび上記２次側第２キャパシタそれぞれのリアクタンスの絶対値は、上記２次側第１インダクタおよび２次側第２インダクタそれぞれのリアクタンスの絶対値の略２倍であり、上記出力インダクタのインダクタンスは、上記２次側第１インダクタおよび２次側第２インダクタのインダクタンスの略１／２であってもよい。
【００２０】
かかる構成により、増幅の線形性と電力効率を両立させることができる。
【００２１】
また、上記１次側第１インダクタおよび上記１次側第１キャパシタと、上記１次側第２インダクタおよび上記１次側第２キャパシタと、上記２次側第１インダクタおよび上記２次側第１キャパシタと、上記２次側第２インダクタおよび上記２次側第２キャパシタとは、それぞれ直列に接続され、上記２次側第１キャパシタおよび上記２次側第２キャパシタの接続点からは、上記出力信号が出力されてもよい。
【００２２】
かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。
【００２３】
また、上記１次側第１インダクタ、上記２次側第１インダクタそれぞれのインダクタンスと、上記１次側第１キャパシタ、上記２次側第１キャパシタそれぞれの静電容量とは、上記１次側第１インダクタおよび上記１次側第１キャパシタと、上記２次側第１インダクタおよび上記２次側第１キャパシタとが上記第１定包絡線信号の周波数で共振するように設定され、上記１次側第２インダクタ、上記２次側第２インダクタそれぞれのインダクタンスと、上記１次側第２キャパシタ、上記２次側第２キャパシタそれぞれの静電容量とは、上記１次側第２インダクタおよび上記１次側第２キャパシタと、上記２次側第２インダクタおよび上記２次側第２キャパシタとが上記第２定包絡線信号の周波数で共振するように設定されてもよい。
【００２４】
かかる構成により、増幅の線形性と電力効率を両立させることができる。
【００２５】
また、上記第２増幅部の出力側のインピーダンスを切り換えるスイッチング部をさらに備えてもよい。
【００２６】
かかる構成により、インピーダンスの増加率を制御することができる。ここで、上記スイッチング部は、例えば、上記第２入力信号を選択的に上記磁気結合トランスに入力させるように上記第２増幅器の動作を切り換えてもよく、また上記第２増幅部をＯＦＦとする場合には上記第２増幅部の出力側のインピーダンスを切り換えることができる。
【００２７】
また、上記第１増幅部は複数の第１増幅器を備えて上記第１定包絡線信号をそれぞれ増幅し、上記第２増幅部は複数の第２増幅器を備えて上記第２定包絡線信号をそれぞれ増幅し、上記磁気結合トランスは、上記第１増幅器それぞれと対応する複数の１次側第１インダクタおよび１次側第１キャパシタ、複数の２次側第１インダクタおよび２次側第１キャパシタと、上記第２増幅器それぞれと対応する複数の１次側第２インダクタおよび１次側第２キャパシタ、複数の２次側第２インダクタおよび２次側第２キャパシタとを備えてもよい。
【００２８】
かかる構成により、各増幅器の出力電圧を低減することができる。
【００２９】
また、上記第１増幅部には、差動信号としての第１正相定包絡線信号と上記第１正相定包絡線信号と位相が反転した第１逆相定包絡線信号とが入力され、上記第２増幅部には、差動信号としての第２正相定包絡線信号と上記第２正相定包絡線信号と位相が反転した第２逆相定包絡線信号とが入力され、上記第１増幅部は、上記１次側第１インダクタを上記第１増幅部に電源を供給する電源供給インダクタとして機能させ、上記第２増幅部は、上記１次側第２インダクタを上記第２増幅部に電源を供給する電源供給インダクタとして機能させてもよい。
【００３０】
かかる構成により、回路構成を簡単化することができる。
【００３１】
また、上記第１増幅部には、差動信号としての第１正相定包絡線信号と上記第１正相定包絡線信号と位相が反転した第１逆相定包絡線信号とが入力され、上記第２増幅部には、差動信号としての第２正相定包絡線信号と上記第２正相定包絡線信号と位相が反転した第２逆相定包絡線信号とが入力され、上記第１増幅部は、上記第１増幅部を構成するトランジスタの出力容量成分を上記１次側第１キャパシタとして機能させ、上記第２増幅部は、上記第２増幅部を構成するトランジスタの出力容量成分を上記１次側第２キャパシタとして機能させてもよい。
【００３２】
かかる構成により、回路構成を簡単化することができる。
【００３３】
また、上記目的を達成するために、本発明の第２の観点によれば、入力された送信信号に基づいて、第１定包絡線信号と、上記第１定包絡線信号と位相が異なる第２定包絡線信号とに分配する信号分配部と、上記第１定包絡線信号と上記第２定包絡線信号とがそれぞれ入力され、振幅変調された出力送信信号を出力する増幅部と、上記増幅部から出力される上記出力送信信号を外部装置に送信する通信部とを備え、上記増幅部は、上記第１定包絡線信号が入力され、上記第１定包絡線信号を増幅した第１入力信号を出力する第１増幅部と、上記第２定包絡線信号が入力され、上記第２定包絡線信号を増幅した第２入力信号を出力する第２増幅部と、上記第１入力信号と上記第２入力信号とがそれぞれ１次側に入力され、２次側で上記第１入力信号と上記第２入力信号とを合成して上記出力送信信号を出力する磁気結合トランスとを備える通信装置が提供される。
【００３４】
かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。
【発明の効果】
【００３５】
本発明によれば、増幅の線形性と電力効率を両立させながら小型化を図ることができる。
【発明を実施するための最良の形態】
【００３６】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３７】
（従来の増幅回路の構成と従来の増幅回路における問題）
本発明の実施形態に係る増幅回路について説明する前に、まず、従来の増幅回路（ＬＩＮＣ方式の増幅回路）の構成とその問題について説明する。
【００３８】
［従来の増幅回路の構成］
図１は、ＬＩＮＣ方式の増幅回路１０（従来の増幅回路）の構成を示す説明図である。増幅回路１０は、入力された位相と振幅に情報を載せた変調信号（送信信号）Ｓｉ（ｔ）を、定振幅で位相が互いに異なる第１の定包絡線信号Ｓ１（ｔ）と第２の定包絡線信号Ｓ２（ｔ）とに分解する。そして、増幅回路１０は、第１の定包絡線信号Ｓ１（ｔ）および第２の定包絡線信号Ｓ２（ｔ）それぞれを増幅した後に合成することによって、増幅された信号を負荷Ｒｏに印加する。
【００３９】
図１を参照すると、増幅回路１０は、信号分配回路１２（ＬＩＮＣ方式の増幅回路では、ＳｉｇｎａｌＣｏｍｐｏｎｅｎｔＳｅｐａｒａｔｏｒと呼ばれる。）と、第１Ｂ級増幅回路１４と、第２Ｂ級増幅回路１６と、合成回路１８（ＬＩＮＣ方式の増幅回路では、ＣｈｉｒｅｘＣｏｍｂｉｎｅｒと呼ばれる。）とを備える。なお、図１では、増幅回路１０から出力される増幅された信号が印加される負荷Ｒｏを併せて示している。
【００４０】
信号分配回路１２は、入力された変調信号Ｓｉ（ｔ）を、第１の定包絡線信号Ｓ１（ｔ）と第２の定包絡線信号Ｓ２（ｔ）とに分解する。図２は、入力された変調信号（送信信号）Ｓｉ（ｔ）と、第１の定包絡線信号Ｓ１（ｔ）および第２の定包絡線信号Ｓ２（ｔ）との関係をベクトルで示す説明図である。
【００４１】
図２に示すように、第１の定包絡線信号Ｓ１（ｔ）と第２の定包絡線信号Ｓ２（ｔ）とは、変調信号Ｓｉ（ｔ）が分解された信号であり、Ｓｉ（ｔ）＝Ｓ１（ｔ）＋Ｓ２（ｔ）の関係が成立している。
【００４２】
ここで、変調信号Ｓｉ（ｔ）は、位相と振幅に情報を載せた信号であり、変調信号Ｓｉ（ｔ）は、以下の数式１で表される。また、第１の定包絡線信号Ｓ１（ｔ）と第２の定包絡線信号Ｓ２（ｔ）とは、定振幅で位相が互いに異なる信号であり、それぞれ以下の数式２、数式３、および数式４で表すことができる。
【００４３】
【数１】
2009171154.tif 000003
・・・（数式１）
【００４４】
【数２】
2009171154.tif 000004
・・・（数式２）
【００４５】
【数３】
2009171154.tif 000005
・・・（数式３）
【００４６】
【数４】
2009171154.tif 000006
・・・（数式４）
【００４７】
再度図１を参照して、従来の増幅回路１０の構成要素について説明する。第１Ｂ級増幅回路１４と第２Ｂ級増幅回路１６とは、それぞれＢ級増幅器（B  class  amplifier）で構成され、第１Ｂ級増幅回路１４は第１の定包絡線信号Ｓ１（ｔ）を増幅し、第２Ｂ級増幅回路１６は第２の定包絡線信号Ｓ２（ｔ）を増幅する。ここで、第１Ｂ級増幅回路１４および第２Ｂ級増幅回路１６は、最適な負荷インピーダンスで駆動した場合には、π／４の最大効率が得られる。
【００４８】
合成回路１８は、第１のλ／４伝送線路２０と、第２のλ／４伝送線路２２と、第１リアクタンス回路２４と、第２リアクタンス回路２６とを備え、第１Ｂ級増幅回路１４から出力される増幅された第１の定包絡線信号Ｓ１（ｔ）と、第２Ｂ級増幅回路１６から出力される増幅された第２の定包絡線信号Ｓ２（ｔ）とを合成し、変調信号Ｓｉ（ｔ）が増幅された信号を出力する。
【００４９】
ここで、負荷Ｒｏに印加される出力電圧をＶｏｕｔ（ｔ）、最大電圧をＶｍａｘ、第１リアクタンス回路２４のサセプタンスを−Ｂｓ、第２リアクタンス回路２６のサセプタンスを＋Ｂｓ、第１のλ／４伝送線路２０の特性インピーダンスをＲＴとすると、第１Ｂ級増幅回路１４の出力から負荷Ｒｏ側をみたアドミタンスＹ１は、以下の数式５で表すことができる。また、増幅回路１０の電力効率ηは、以下の数式６で表すことができる。
【００５０】
【数５】
2009171154.tif 000007
・・・（数式５）
【００５１】
【数６】
2009171154.tif 000008
・・・（数式６）
【００５２】
図３は、従来の増幅回路１０における出力電圧Ｖｏｕｔ（ｔ）に対する電力効率の一例を示す説明図である。ここで、図３は、増幅回路１０が第１リアクタンス回路２４および第２リアクタンス回路２６を備えている場合と、備えていない場合とにおける出力電圧Ｖｏｕｔ（ｔ）に対する電力効率を示している。
【００５３】
第１リアクタンス回路２４および第２リアクタンス回路２６の値をある出力電圧でアドミタンスＹ１の虚部が０（ゼロ）となるように最適化した場合には、図３に示すように増幅回路１０は広い出力電圧範囲に渡って高い電力効率を維持できることが分かる。また、増幅回路１０が第１リアクタンス回路２４および第２リアクタンス回路２６を備えていない場合であっても、増幅回路１０は出力電圧と電力効率とを線形の関係とすることができる。上記は、Ｂ級増幅器の特性と同じであるので、増幅回路１０を備えた通信装置は、通信に用いる振幅変調波をＢ級の効率で使用できることを意味している。ここで、増幅回路１０における上記の効果は、出力振幅が低くなるに従ってＢ級増幅回路の出力側からみた負荷インピーダンスが大きく見える（すなわち負荷アドミタンスが小さく見える）、λ／４伝送線路による効果である。
【００５４】
図４は、従来の増幅回路１０における出力電圧に対するＢ級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である（リアクタンス回路を備えない場合）。ここで、図４では、Ｂ級増幅回路の出力側からみた負荷アドミタンスの実部（図４の「ｒｅａｌ（Ｙｉｎ）」）、虚部（図４の「ｉｍａｇ（Ｙｉｎ）」）および絶対値（図４の「ｍａｇ（Ｙｉｎ）」）をそれぞれ示している。
【００５５】
図４に示すように、増幅回路１０における出力電圧と負荷アドミタンスの絶対値との関係は、比例関係となっていることが分かる。
【００５６】
ＬＩＮＣ方式の増幅回路１０は、入力された変調信号Ｓｉ（ｔ）が分解された第１の定包絡線信号Ｓ１（ｔ）および第２の定包絡線信号Ｓ２（ｔ）それぞれに対応する２本のλ／４伝送線路を備えることによって、出力電圧と電力効率とを線形の関係とすることができ（リアクタンス回路を備えない場合）、あるいは、広い出力電圧範囲に渡って高い電力効率を維持することができる（リアクタンス回路を備える場合）。したがって、ＬＩＮＣ方式の増幅回路１０は、増幅の線形性と電力効率との両立を図ることが可能であるといえる。
【００５７】
［従来の増幅回路１０の問題］
上記のように、ＬＩＮＣ方式の増幅回路１０は、２つのλ／４伝送線路（第１のλ／４伝送線路２０および第２のλ／４伝送線路２２）を備えることによって、増幅の線形性と電力効率との両立を可能としている。しかしながら、増幅回路１０は、使用周波数における波長λの１／４の電気長をそれぞれ必要とする第１のλ／４伝送線路２０と第２のλ／４伝送線路２２とを備えなければならない。すなわち、増幅回路１０では、使用周波数が低ければ低いほどより電気長は大きくなり、（短縮率が一定とすると）物理長もまた大きくなってしまう。つまり、増幅回路１０では、電気長および物理長が使用周波数に依存する。したがって、増幅回路１０は、増幅回路の小型化を図ることが非常に困難である（また、たとえ小型化が行えたとしても、小型化のためのコストがより必要となる。）。
【００５８】
したがって、ＬＩＮＣ方式の増幅回路１０は、たとえ増幅の線形性と電力効率を両立させることが可能な増幅回路であったとしても、より一層の小型化が求められている近年の通信装置に適用することは、事実上困難である。
【００５９】
（本発明の実施形態に係る増幅回路のアプローチ）
上記のように、ＬＩＮＣ方式の増幅回路１０は、２本のλ／４伝送線路を有する合成回路１８を備えることによって増幅の線形性と電力効率との両立を図ることができるが、λ／４伝送線路を備えるがために小型化を図ることができない。そこで、本発明の実施形態に係る増幅回路では、変調信号（送信信号）が分解された信号それぞれを増幅した後、λ／４伝送線路を用いずに合成することによって、増幅の線形性と電力効率を両立させながら小型化を図ることを可能とする。より具体的には、本発明の実施形態に係る増幅回路は、λ／４伝送線路の代わりに、λ／４伝送線路に比べて大幅に小型化が可能な磁気結合トランス（transformer；変成器。以下、「トランス」という。）を用いることによって、増幅の線形性と電力効率を両立させながら小型化を可能とする。
【００６０】
また、トランスは、λ／４伝送線路と比較して帯域を広くすることができる。したがって、本発明の実施形態に係る増幅回路は、トランスを用いることによって、ＬＩＮＣ方式の増幅回路１０よりも広帯域化を図ることが可能となる。
【００６１】
しかしながら、図１に示す増幅回路１０の合成回路１８を一般的なトランスで構成したからといって、ＬＩＮＣ方式の増幅回路１０と同様の電力効率が得られるとは限らない。
【００６２】
［増幅回路１０の合成回路１８を一般的なトランスで構成した増幅回路の問題］
図５は、本発明の実施形態に係る従来の増幅回路１０の合成回路１８を一般的なトランスで構成した増幅回路５０を示す説明図である。
【００６３】
図５を参照すると、増幅回路５０は、第１Ｂ級増幅回路１４と、第２Ｂ級増幅回路１６と、合成回路５２とを備える。なお、図５では、図１に示すＬＩＮＣ方式の増幅回路１０と比較するために、増幅回路１０と同様に、第１Ｂ級増幅回路１４に図２に示す第１の定包絡線信号Ｓ１（ｔ）が入力され、第２Ｂ級増幅回路１６に、図２に示す第２の定包絡線信号Ｓ２（ｔ）が入力されるものとして説明する。また、図５では、負荷インピーダンスＲＬを併せて示している。
【００６４】
第１Ｂ級増幅回路１４および第２Ｂ級増幅回路１６は、図１に示す第１Ｂ級増幅回路１４および第２Ｂ級増幅回路１６と同様の構成を有し、第１Ｂ級増幅回路１４は第１の定包絡線信号Ｓ１（ｔ）を増幅し、第２Ｂ級増幅回路１６は第２の定包絡線信号Ｓ２（ｔ）を増幅する。
【００６５】
合成回路５２は、第１Ｂ級増幅回路１４および第２Ｂ級増幅回路１６それぞれに対応する２つのトランスで構成される。各トランスはそれぞれ同様の構成を有し、１次側は、静電容量Ｃ１１を有する１次側キャパシタ５４（６０）と、インダクタンスＬ１１を有する１次側インダクタ５６（６０）とが並列に接続され、２次側はインダクタンスＬ１２を有する２次側インダクタ５８（６４）で構成される。また、２次側には、負荷インピーダンスＲＬと並列に接続され、静電容量ＣＬを有する共通の２次側キャパシタ６６を有する。
【００６６】
ここで、説明の簡単化のために、各１次側インダクタのインダクタンスＬ１１と各２次側インダクタのインダクタンスＬ１２を等しく、インダクタンスのＱを無限大に、そして、各トランスの結合係数ｋを１とする。使用周波数（角周波数ωｏ）においてトランスの変換効率を最大とする場合、第１Ｂ級増幅回路１４および第２Ｂ級増幅回路１６の出力抵抗をＲｓ、各トランスの１次側のインダクタンスＬ１１、２次側のインダクタンスＬ１２、１次側の静電容量Ｃ１１、および２次側の静電容量ＣＬの関係は、以下の数式７〜９で表すことができる。また、位相が互いに異なる第１の定包絡線信号Ｓ１（ｔ）と第２の定包絡線信号Ｓ２（ｔ）とが、第１Ｂ級増幅回路１４または第２Ｂ級増幅回路１６に入力された場合には、第１Ｂ級増幅回路１４の出力側からみた負荷インピーダンスＺ１はｊ×ＲＬ／２となる。
【００６７】
【数７】
2009171154.tif 000009
・・・（数式７）
【００６８】
【数８】
2009171154.tif 000010
・・・（数式８）
【００６９】
【数９】
2009171154.tif 000011
・・・（数式９）
【００７０】
図６は、本発明の実施形態に係る従来の増幅回路１０の合成回路１８を一般的なトランスで構成した増幅回路５０における出力電圧に対するＢ級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。ここで、図６では、Ｂ級増幅回路の出力側からみた負荷アドミタンスの実部（図６の「ｒｅａｌ（Ｙｉｎ）」）、虚部（図６の「ｉｍａｇ（Ｙｉｎ）」）および絶対値（図６の「ｍａｇ（Ｙｉｎ）」）をそれぞれ示している。
【００７１】
図６に示すように、増幅回路５０における出力電圧と負荷アドミタンスの絶対値との関係は、図４に示すＬＩＮＣ方式の増幅回路１０の場合とは異なり、比例関係とならないことが分かる。
【００７２】
また、図７は、本発明の実施形態に係る従来の増幅回路１０の合成回路１８を一般的なトランスで構成した増幅回路５０における出力電圧に対する電力効率の一例を示す説明図である。
【００７３】
図７に示すように、増幅回路５０は、出力電圧と電力効率とを、図３に示すＬＩＮＣ方式の増幅回路１０のように線形の関係（リアクタンス回路なしの場合）とすることはできず、出力電圧が低い場合には特に電力効率が悪化する。これは、増幅回路５０が、例えば出力電圧が低い場合において増幅回路から負荷側をみたアドミタンスを十分に小さくできないことによる。
【００７４】
したがって、従来の増幅回路１０の合成回路１８を一般的なトランスで構成した増幅回路５０は、従来の増幅回路１０よりも容易に小型化を図ることはできるが、位相が互いに異なる第１の定包絡線信号Ｓ１（ｔ）と第２の定包絡線信号Ｓ２（ｔ）とが入力された場合には、増幅の線形性と電力効率を両立させることができない。
【００７５】
そこで、次に、本発明の実施形態に係る増幅回路について説明する。なお、以下では、図１に示すＬＩＮＣ方式の増幅回路１０と比較するために、図２に示す変調信号Ｓｉ（ｔ）が分解された第１の定包絡線信号Ｓ１（ｔ）および第２の定包絡線信号Ｓ２（ｔ）が本発明の実施形態に係る増幅回路に入力されるものとして説明する。また、以下では、第１の定包絡線信号Ｓ１（ｔ）を第１入力信号Ｓ１、第２の定包絡線信号Ｓ２（ｔ）を第２入力信号Ｓ２と呼ぶ。
【００７６】
（第１の実施形態に係る増幅回路）
図８は、本発明の第１の実施形態に係る増幅回路１００を示す説明図である。図８を参照すると、増幅回路１００は、第１増幅回路１０２（第１増幅部）と、第２増幅回路１０４（第２増幅部）と、合成回路１０６（合成部）とを備える。また、図８では、負荷インピーダンスＲＬを併せて示している。
【００７７】
第１増幅回路１０２は、例えばＢ級増幅器で構成され、入力された第１の定包絡線信号Ｓ１（ｔ）を増幅する。また、第２増幅回路１０４は、例えばＢ級増幅器で構成され、入力された第２の定包絡線信号Ｓ２（ｔ）を増幅する。なお、以下では、第１増幅回路１０２および第２増幅回路１０４をＢ級増幅回路であるとして説明するが、本発明の実施形態に係る第１増幅回路１０２および第２増幅回路１０４は、Ｂ級増幅器で構成されることに限られず、例えば、ＡＢ級増幅器など様々なタイプの増幅器を適用することができる。
【００７８】
合成回路１０６は、第１増幅回路１０２および第２増幅回路１０４それぞれに対応する２つのトランスと、当該トランスそれぞれから出力される増幅された第１入力信号Ｓ１と第２入力信号Ｓ２とを合成して出力信号を出力する出力キャパシタＣｏとで構成される。
【００７９】
第１増幅回路１０２に対応するトランス（以下、「第１トランス」という。）の１次側は、インダクタンスＬ１を有する１次側第１インダクタ１０８と静電容量Ｃ１を有する１次側第１キャパシタ１１２で構成され、１次側第１インダクタ１０８と１次側第１キャパシタ１１２とは並列に接続される。また、第１トランスの２次側は、インダクタンスＬ２を有する２次側第１インダクタ１１０と静電容量Ｃ２を有する２次側第１キャパシタ１１４とで構成され、２次側第１インダクタ１１０と２次側第１キャパシタ１１４とは並列に接続される。ここで、２次側第１キャパシタ１１４のリアクタンス値は、例えば、２次側第１インダクタ１１０の略２倍とすることができるが、上記に限られない。
【００８０】
第２増幅回路１０４に対応するトランス（以下、「第２トランス」という。）の１次側は、インダクタンスＬ１を有する１次側第２インダクタ１１６と静電容量Ｃ１を有する１次側第２キャパシタ１２０で構成され、１次側第２インダクタ１１６と１次側第２キャパシタ１２０とは並列に接続される。また、第２トランスの２次側は、インダクタンスＬ２を有する２次側第２インダクタ１１８と静電容量Ｃ２を有する２次側第２キャパシタ１２２とで構成され、２次側第２インダクタ１１８と２次側第２キャパシタ１２２とは並列に接続される。ここで、２次側第２キャパシタ１２２のリアクタンス値は、例えば、２次側第２インダクタ１１８の略２倍とすることができるが、上記に限られない。
【００８１】
出力キャパシタ１２４は、静電容量Ｃｏを有し、第２トランスの２次側第２キャパシタ１２２、第１トランスの２次側第１キャパシタ１１４、および出力キャパシタ１２４は直列に接続される。上記のように、第２トランスの２次側第２キャパシタ１２２、第１トランスの２次側第１キャパシタ１１４、および出力キャパシタ１２４が直列に接続されることによって、出力キャパシタ１２４は、第１トランスから出力される増幅された第１入力信号Ｓ１（以下、「第１増幅信号Ｓ１’」という。）と第２トランスから出力される増幅された第２入力信号Ｓ２（以下、「第２増幅信号Ｓ２’」という。）とを合成（例えば、加算）することができる。
【００８２】
ここで、出力キャパシタ１２４から出力される出力信号は、図２に示す変調信号Ｓｉ（ｔ）が分解された第１入力信号Ｓ１および第２入力信号Ｓ２それぞれが増幅された第１増幅信号Ｓ１’、第２増幅信号Ｓ２’を合成したものである。つまり、出力キャパシタ１２４から出力される出力信号は、図２に示す変調信号Ｓｉ（ｔ）が増幅された信号となる。
【００８３】
また、合成回路１０６を構成する第１トランス、第２トランスそれぞれの１次側のインダクタンスＬ１、２次側のインダクタンスＬ２、および１次側の静電容量Ｃ１は、例えば、使用周波数（角周波数ωｏ）においてトランスの変換効率が最大となる値に設定される。例えば、第１トランス、第２トランスそれぞれの変換比を１：１とする場合には、Ｌ１＝Ｌ２に設定することができる。ここで、１次側のインダクタンスＬ１に対するＱ値をＱ１、２次側のインダクタンスＬ２に対するＱ値をＱ２、そして、各トランスの結合係数をｋとし、説明の簡単化のために、例えば、Ｌ１＝Ｌ２、Ｑ１＝Ｑ２とする。上記において、使用周波数（角周波数ωｏ）においてトランスの変換効率を最大とする場合、第１増幅回路１０２および第２増幅回路１０４の出力インピーダンスをＲｓ、負荷インピーダンスＲＬ、各トランスの１次側のインダクタンスＬ１、２次側のインダクタンスＬ２、１次側の静電容量Ｃ１、２次側の静電容量Ｃ２、出力キャパシタ１２４の静電容量Ｃｏの関係は、以下の数式１０〜１４で表すことができる。
【００８４】
【数１０】
2009171154.tif 000012
・・・（数式１０）
【００８５】
【数１１】
2009171154.tif 000013
・・・（数式１１）
【００８６】
【数１２】
2009171154.tif 000014
・・・（数式１２）
【００８７】
【数１３】
2009171154.tif 000015
・・・（数式１３）
【００８８】
【数１４】
2009171154.tif 000016
・・・（数式１４）
【００８９】
また、第１トランス、第２トランスそれぞれの結合係数ｋをｋ＝１とした場合には、数式１０〜１４は、以下の数式１５〜１９のように表される。
【００９０】
【数１５】
2009171154.tif 000017
・・・（数式１５）
【００９１】
【数１６】
2009171154.tif 000018
・・・（数式１６）
【００９２】
【数１７】
2009171154.tif 000019
・・・（数式１７）
【００９３】
【数１８】
2009171154.tif 000020
・・・（数式１８）
【００９４】
【数１９】
2009171154.tif 000021
・・・（数式１９）
【００９５】
ここで、第１入力信号Ｓ１と第２入力信号Ｓ２とが、例えば同じ位相の信号である場合（すなわち、数式２〜４のθ（ｔ）が０（ゼロ）のとき）には、第１増幅回路１０２（または第２増幅回路１０２）の出力からみた負荷インピーダンスＺ１はＲＬ／２となる。また、第１入力信号Ｓ１と第２入力信号Ｓ２とが、例えば逆の位相の信号であって負荷端における出力電圧の振幅が０（ゼロ）である場合には、第１増幅回路１０２（または第２増幅回路１０２）の出力からみた負荷インピーダンスＺ１の等価回路は図９のように示すことができる。したがって、上記の場合には、第１増幅回路１０２（または第２増幅回路１０２）の出力からみた負荷インピーダンスＺ１は無限大となり、アドミタンスは０（ゼロ）となる。
【００９６】
したがって、増幅回路１００は、数式１０〜１４（あるいは、数式１５〜１９）に示すように各値が設定されることによって、図１に示す２つのλ／４伝送線路を備えるＬＩＮＣ方式の増幅回路１０と同様に、出力信号の振幅が小さくなるに従って第１増幅回路１０２の出力側および第２増幅回路１０４の出力側から負荷側をみたインピーダンスを大きくみせることができる。
【００９７】
図１０は、本発明の第１の実施形態に係る増幅回路１００における出力電圧に対するＢ級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。ここで、図６では、第１増幅回路１０２または第２増幅回路１０４の出力側からみた負荷アドミタンスの実部（図１０の「ｒｅａｌ（Ｙｉｎ）」）、虚部（図１０の「ｉｍａｇ（Ｙｉｎ）」）および絶対値（図１０の「ｍａｇ（Ｙｉｎ）」）をそれぞれ示している。
【００９８】
図１０に示すように、増幅回路１００における出力電圧と負荷アドミタンスの絶対値との関係は、トランスを用いた増幅回路５０の場合を示す図６と比較して、比例関係に近くなることが分かる。
【００９９】
また、図１１は、本発明の第１の実施形態に係る増幅回路１００における出力電圧に対する電力効率の一例を示す説明図である。
【０１００】
図１１に示すように、増幅回路１００における出力電圧と電力効率との関係は、図３に示すＬＩＮＣ方式の従来の増幅回路１０（リアクタンス回路なしの場合）と同様に、線形の関係となり、また、増幅回路１００における電力効率は、ＬＩＮＣ方式の従来の増幅回路１０と同様となる。
【０１０１】
以上のように、第１の実施形態に係る増幅回路１００は、第１増幅回路１０２と第２増幅回路１０４とを備え、入力される位相の異なる第１入力信号Ｓ１、第２入力信号Ｓ２をそれぞれ増幅する。また、増幅回路１００は、合成回路１０６を備え、第１増幅回路１０２が増幅した第１増幅信号Ｓ１’と第２増幅回路１０４が増幅した第２増幅信号Ｓ２’とを合成して出力信号を出力する。ここで、合成回路１０６は、ＬＩＮＣ方式の増幅回路１０（従来の増幅回路）の合成回路１８のように２つのλ／４伝送線路を備えず、第１増幅回路１０２に対応する第１トランス、第２増幅回路１０４に対応する第２トランス、および出力キャパシタ１２４で構成される。上記のように、増幅回路１００は、合成回路１０６の構成がＬＩＮＣ方式の増幅回路１０と異なるが、図３、図１１に示すように、出力電圧と電力効率との関係は比例関係となり、またＬＩＮＣ方式の増幅回路１０と同様の電力効率を得ることができる。したがって、増幅回路１００は、増幅の線形性と電力効率とを両立させることができる。
【０１０２】
また、増幅回路１００は、ＬＩＮＣ方式の増幅回路１０と異なり、合成回路１０６をλ／４伝送線路と比較して大幅に小型化が可能な磁気結合トランスを用いて構成する。したがって、増幅回路１００は、ＬＩＮＣ方式の増幅回路１０と比べて、容易かつコストをかけずに小型化を図ることができる。
【０１０３】
したがって、増幅回路１００は、増幅の線形性と電力効率を両立させながら小型化を図ることができる。
【０１０４】
また、増幅回路１００が備える磁気結合トランスは、λ／４伝送線路と比較して帯域を広くすることができる。したがって、増幅回路１００は、磁気結合トランスを用いることによって、ＬＩＮＣ方式の増幅回路１０よりも広帯域化を図ることが可能となる。
【０１０５】
さらに、増幅回路１００は、磁気結合トランスを構成するキャパシタの静電容量を変更することによって、共振周波数を容易に変更することができる。したがって、増幅回路１００は、たとえ使用周波数帯域の切り替えを容易に行うことができる。
【０１０６】
［増幅回路１００の変形例］
〔１〕第１の変形例
図８に示す増幅回路１００では、第１入力信号Ｓ１および第２入力信号Ｓ２をそれぞれ１つのＢ級増幅回路で増幅する構成を示したが、本発明の第１の実施形態に係る増幅回路１００は、上記の構成に限られない。
【０１０７】
図１２は、本発明の第１の実施形態の第１の変形例に係る増幅回路１５０を示す説明図である。増幅回路１５０は、図８に示す第１増幅回路１０２を２つの第１分割増幅回路１０２ａ、１０２ｂに分割し、第２増幅回路１０４を２つの第２分割増幅回路１０４ａ、１０４ｂに分割した構成を有する。また、増幅回路１５０は、第１分割増幅回路１０２ａ、１０２ｂ、第２分割増幅回路１０４ａ、１０４ｂそれぞれに対応するトランスを備える。
【０１０８】
ここで、第１分割増幅回路１０２ａ、１０２ｂには第１入力信号Ｓ１が入力され、第１分割増幅回路１０２ａ、１０２ｂ対応するトランスの２次側では、同じ位相の増幅信号が加算される。同様に、第２分割増幅回路１０４ａ、１０４ｂには第２入力信号Ｓ２が入力され、第２分割増幅回路１０４ａ、１０４ｂ対応するトランスの２次側では、同じ位相の増幅信号が加算される。
【０１０９】
また、増幅回路１５０は、図８に示す増幅回路１００と同様に、２次側第２キャパシタ１２２、２次側第１キャパシタ１１４、および出力キャパシタ１２４が直列に接続される構成を有するので、出力キャパシタ１２４では、位相が異なる２つの信号が合成されることとなる。
【０１１０】
したがって、増幅回路１５０は、図８に示す増幅回路１００と同様の効果を奏することができる。
【０１１１】
また、増幅回路１５０の第１分割増幅回路１０２ａ、１０２ｂ、第２分割増幅回路１０４ａ、１０４ｂそれぞれから負荷をみたインピーダンスは、図８に示す増幅回路１００の第１増幅回路１０２、第２増幅回路１０４それぞれから負荷をみたインピーダンスの１／２となる。したがって、増幅回路１５０は、第１分割増幅回路１０２ａ、１０２ｂ、第２分割増幅回路１０４ａ、１０４ｂそれぞれの出力電圧を、図８に示す第１増幅回路１０２、第２増幅回路１０４それぞれの出力電圧の１／２で済ませることができる（出力電圧を低減することができる。）。
【０１１２】
なお、図１２では、第１の実施形態の第１の変形例に係る増幅回路として、図８に示す第１増幅回路１０２、第２増幅回路１０４をそれぞれ２つの増幅回路に分割した構成を示したが、本発明の実施形態に係る増幅回路は、図１２の構成に限られない。例えば、第１の実施形態の第１の変形例に係る増幅回路は、図８に示す第１増幅回路１０２、第２増幅回路１０４をそれぞれ３以上の増幅回路に分割することもできる。つまり、本発明の実施形態に係る増幅回路は、複数の増幅回路に分割した構成とすることができる。また、各第１分割増幅回路と対応するトランスを構成するインダクタのインダクタンスおよびキャパシタの静電容量は、例えば、その合計が第１増幅回路１０２と対応するトランスを構成するインダクタのインダクタンスおよびキャパシタの静電容量と等しくなるように設定することができる。同様に、各第２分割増幅回路と対応するトランスを構成するインダクタのインダクタンスおよびキャパシタの静電容量は、例えば、その合計が第２増幅回路１０４と対応するトランスを構成するインダクタのインダクタンスおよびキャパシタの静電容量と等しくなるように設定することができる。
【０１１３】
〔２〕第２の変形例
図１３は、本発明の第１の実施形態の第２の変形例に係る増幅回路１６０を示す説明図である。増幅回路１６０は、図８に示す第１増幅回路１０２、第２増幅回路１０４をそれぞれトランジスタを用いた差動増幅回路で示したものである。また、図１３では、第１入力信号Ｓ１が差動信号Ｓ１ｐ、Ｓ１ｎとして入力され、また、第２入力信号Ｓ２が差動信号Ｓ２ｐ、Ｓ２ｎとして入力されている。
【０１１４】
図１３のように第１増幅回路１０２、第２増幅回路１０４それぞれを差動増幅回路とすることによって、増幅回路１６０は、合成回路を構成するトランスの１次側のインダクタＬ１とトランジスタのコレクタ電源Ｖｃｃを供給するインダクタ（電源供給インダクタ）とを共用とすることができる。また、増幅回路１６０は、合成回路を構成するトランスの１次側のキャパシタＣ１とトランジスタのコレクタ−エミッタ間容量（出力容量成分）とを共用とすることができる。したがって、増幅回路１６０は、回路構成を簡単化することができる。
【０１１５】
また、第２の変形例に係る増幅回路１６０は、第１増幅回路１０２、第２増幅回路１０４それぞれが差動増幅回路で構成されるが、基本的に図８に示す増幅回路１００と同様の構成を有する。したがって、増幅回路１６０は、図８に示す増幅回路１００と同様の効果を奏することができる。
【０１１６】
（第２の実施形態に係る増幅回路）
上記では、本発明の実施形態に係る増幅回路として、合成回路としてトランスを用いる増幅回路１００を示した。しかしながら、本発明の実施形態に係る合成回路としてトランスを用いる増幅回路の構成は、図８に示す増幅回路１００の構成に限られない。そこで、次に、本発明の実施形態に係る合成回路としてトランスを用いる増幅回路の他の構成を示す。
【０１１７】
図１４は、本発明の第２の実施形態に係る増幅回路２００を示す説明図である。図１４を参照すると、増幅回路２００は、第１増幅回路１０２（第１増幅部）と、第２増幅回路１０４（第２増幅部）と、合成回路２０２（合成部）とを備える。また、図１４では、負荷インピーダンスＲＬを併せて示している。
【０１１８】
第１増幅回路１０２は、図８に示す第１の実施形態に係る第１増幅回路１０２と同様の構成を有し、第１入力信号Ｓ１を増幅する。また、第２増幅回路１０４は、図８に示す第１の実施形態に係る第２増幅回路１０４と同様の構成を有し、第２入力信号Ｓ２を増幅する。
【０１１９】
合成回路２０２は、第１増幅回路１０２および第２増幅回路１０４それぞれに対応する２つのトランス（第１トランス、第２トランス）と、当該トランスそれぞれから出力される第１増幅信号Ｓ１’と第２増幅信号Ｓ２’とを合成して出力信号を出力する出力インダクタＬｏとで構成される。
【０１２０】
第１トランスの１次側は、インダクタンスＬ１を有する１次側第１インダクタ１０８と静電容量Ｃ１を有する１次側第１キャパシタ１１２で構成され、１次側第１インダクタ１０８と１次側第１キャパシタ１１２とは並列に接続される。また、第１トランスの２次側は、インダクタンスＬ２を有する２次側第１インダクタ１１０と静電容量Ｃ４を有する２次側第１キャパシタ２０４とで構成され、２次側第１インダクタ１１０と２次側第１キャパシタ２０４とは直列に接続される。ここで、２次側第１キャパシタ２０４のリアクタンス値は、例えば、２次側第１インダクタ１１０の略２倍とすることができるが、上記に限られない。
【０１２１】
第２トランスの１次側は、インダクタンスＬ１を有する１次側第２インダクタ１１６と静電容量Ｃ１を有する１次側第２キャパシタ１２０で構成され、１次側第２インダクタ１１６と１次側第２キャパシタ１２０とは並列に接続される。また、第２トランスの２次側は、インダクタンスＬ２を有する２次側第２インダクタ１１８と静電容量Ｃ４を有する２次側第２キャパシタ２０６とで構成され、２次側第２インダクタ１１８と２次側第２キャパシタ２０６とは直列に接続される。ここで、２次側第２キャパシタ２０６のリアクタンス値は、例えば、２次側第２インダクタ１１８の略２倍とすることができるが、上記に限られない。
【０１２２】
出力インダクタ２０８は、インダクタンスＬｏを有し、第２トランスの２次側第２キャパシタ２０６および第１トランスの２次側第１キャパシタ２０４との接続点Ａと、出力インダクタ２０８とは直列に接続される。上記のように、接続点Ａと出力インダクタ２０８とが直列に接続されることによって、第１トランスから出力される第１増幅信号Ｓ１’と第２トランスから出力される第２増幅信号Ｓ２’とを合成することができる。ここで、出力インダクタ２０８のインダクタンスは、例えば、２次側第１インダクタ１１０および２次側第２インダクタ１１８の略１／２とすることができるが、上記に限られない。
【０１２３】
合成回路２０２を構成する第１トランス、第２トランスそれぞれの１次側のインダクタンスＬ１、２次側のインダクタンスＬ２、および１次側の静電容量Ｃ１は、例えば、使用周波数（角周波数ωｏ）においてトランスの変換効率が最大となる値に設定される。例えば、第１トランス、第２トランスそれぞれの変換比を１：１とする場合には、Ｌ１＝Ｌ２に設定することができる。ここで、１次側のインダクタンスＬ１に対するＱ値をＱ１、２次側のインダクタンスＬ２に対するＱ値をＱ２、そして、各トランスの結合係数をｋとし、説明の簡単化のために、例えば、Ｌ１＝Ｌ２、Ｑ１＝Ｑ２、ｋ＝１とする。上記において、使用周波数（角周波数ωｏ）においてトランスの変換効率を最大とする場合、第１増幅回路１０２および第２増幅回路１０４の出力インピーダンスをＲｓ、負荷インピーダンスＲＬ、各トランスの１次側のインダクタンスＬ１、２次側のインダクタンスＬ２、１次側の静電容量Ｃ１、２次側の静電容量Ｃ４、出力インダクタ２０８のインダクタンスＬｏの関係は、以下の数式２０〜２４で表すことができる。
【０１２４】
【数２０】
2009171154.tif 000022
・・・（数式２０）
【０１２５】
【数２１】
2009171154.tif 000023
・・・（数式２１）
【０１２６】
【数２２】
2009171154.tif 000024
・・・（数式２２）
【０１２７】
【数２３】
2009171154.tif 000025
・・・（数式２３）
【０１２８】
【数２４】
2009171154.tif 000026
・・・（数式２４）
【０１２９】
ここで、第１入力信号Ｓ１と第２入力信号Ｓ２とが、例えば同じ位相の信号である場合には、第１増幅回路１０２（または第２増幅回路１０２）の出力からみた負荷インピーダンスＺ１は２×ＲＬとなる。また、第１入力信号Ｓ１と第２入力信号Ｓ２とが、例えば逆の位相の信号であって負荷端における出力電圧の振幅が０（ゼロ）である場合には、第１増幅回路１０２（または第２増幅回路１０２）の出力からみた負荷インピーダンスＺ１は無限大となり、アドミタンスは０（ゼロ）となる。
【０１３０】
したがって、増幅回路２００は、数式２０〜２４に示すように各値が設定されることによって、図８に示す第１の実施形態に係る増幅回路１００と同様に、出力信号の振幅が小さくなるに従って、第１増幅回路１０２の出力側および第２増幅回路１０４の出力側から負荷側をみたインピーダンスを大きくみせることができる。
【０１３１】
以上のように、第２の実施形態に係る増幅回路２００は、合成回路２０２の構成が図８に示す第１の実施形態に係る増幅回路１００と異なるが、増幅回路１００と同様に、出力信号の振幅が小さくなるに従って第１増幅回路１０２の出力側および第２増幅回路１０４の出力側から負荷側をみたインピーダンスを大きくみせることができる。したがって、増幅回路２００は、増幅回路１００と同様の効果を奏することができる。
【０１３２】
［増幅回路２００の変形例］
第２の実施形態に係る増幅回路は、上述した第１の実施形態に係る増幅回路の変形例と同様の変形例をとることができる。
【０１３３】
（第３の実施形態に係る増幅回路）
次に、本発明の実施形態に係る合成回路としてトランスを用いる増幅回路のさらに他の構成を示す。
【０１３４】
図１５は、本発明の第３の実施形態に係る増幅回路３００を示す説明図である。図１５を参照すると、増幅回路３００は、第１増幅回路１０２（第１増幅部）と、第２増幅回路１０４（第２増幅部）と、合成回路３０２（合成部）とを備える。また、図１５では、負荷インピーダンスＲＬを併せて示している。
【０１３５】
第１増幅回路１０２は、図８に示す第１の実施形態に係る第１増幅回路１０２と同様の構成を有し、第１入力信号Ｓ１を増幅する。また、第２増幅回路１０４は、図８に示す第１の実施形態に係る第２増幅回路１０４と同様の構成を有し、第２入力信号Ｓ２を増幅する。
【０１３６】
合成回路３０２は、第１増幅回路１０２および第２増幅回路１０４それぞれに対応する２つのトランス（第１トランス、第２トランス）とを備え、当該トランスそれぞれから出力される第１増幅信号Ｓ１’と第２増幅信号Ｓ２’とは接続点Ｂで合成される。すなわち、合成回路３０２では接続点Ｂが合成部３１２としての役目を果たし、接続点Ｂからは出力信号が出力されることとなる。
【０１３７】
第１トランスの１次側は、インダクタンスＬ１を有する１次側第１インダクタ１０８と静電容量Ｃ３を有する１次側第１キャパシタ３０４で構成され、１次側第１インダクタ１０８と１次側第１キャパシタ３０４とは直列に接続される。また、第１トランスの２次側は、インダクタンスＬ２を有する２次側第１インダクタ１１０と静電容量Ｃ５を有する２次側第１キャパシタ３０６とで構成され、２次側第１インダクタ１１０と２次側第１キャパシタ３０６とは直列に接続される。ここで、１次側のインダクタンスＬ１、静電容量Ｃ３、および２次側のインダクタンスＬ２および静電容量Ｃ５は、例えば、使用周波数（第１入力信号Ｓ１の周波数）で共振するように設定することができるが、上記に限られない。
【０１３８】
第２トランスの１次側は、インダクタンスＬ１を有する１次側第２インダクタ１１６と静電容量Ｃ３を有する１次側第２キャパシタ３０８で構成され、１次側第２インダクタ１１６と１次側第２キャパシタ３０８とは直列に接続される。また、第２トランスの２次側は、インダクタンスＬ２を有する２次側第２インダクタ１１８と静電容量Ｃ５を有する２次側第２キャパシタ３１０とで構成され、２次側第２インダクタ１１８と２次側第２キャパシタ３１０とは直列に接続される。ここで、１次側のインダクタンスＬ１、静電容量Ｃ３、および２次側のインダクタンスＬ２および静電容量Ｃ５は、例えば、使用周波数（第２入力信号Ｓ２の周波数）で共振するように設定することができるが、上記に限られない。
【０１３９】
第１トランスの２次側第１キャパシタ３０６と第２トランスの２次側第２キャパシタ３１０とは接続点Ｂで接続され、第１トランスから出力される第１増幅信号Ｓ１’と第２トランスから出力される第２増幅信号Ｓ２’とは接続点Ｂで合成（加算）される。すなわち、２次側第１キャパシタ３０６と２次側第２キャパシタ３１０とは、図１５に示すように接続されることとなる。
【０１４０】
合成回路３０２を構成する第１トランス、第２トランスそれぞれの１次側のインダクタンスＬ１、２次側のインダクタンスＬ２、および１次側の静電容量Ｃ３は、例えば、使用周波数（角周波数ωｏ）においてトランスの変換効率が最大となる値に設定される。例えば、第１トランス、第２トランスそれぞれの変換比を１：１とする場合には、Ｌ１＝Ｌ２に設定することができる。ここで、１次側のインダクタンスＬ１に対するＱ値をＱ１、２次側のインダクタンスＬ２に対するＱ値をＱ２、そして、各トランスの結合係数をｋとし、説明の簡単化のために、例えば、Ｌ１＝Ｌ２、Ｑ１＝Ｑ２、ｋ＝１とする。上記において、使用周波数（角周波数ωｏ）においてトランスの変換効率を最大とする場合、第１増幅回路１０２および第２増幅回路１０４の出力インピーダンスをＲｓ、負荷インピーダンスＲＬ、各トランスの１次側のインダクタンスＬ１、２次側のインダクタンスＬ２、１次側の静電容量Ｃ３、２次側の静電容量Ｃ５の関係は、以下の数式２５〜２８で表すことができる。
【０１４１】
【数２５】
2009171154.tif 000027
・・・（数式２５）
【０１４２】
【数２６】
2009171154.tif 000028
・・・（数式２６）
【０１４３】
【数２７】
2009171154.tif 000029
・・・（数式２７）
【０１４４】
【数２８】
2009171154.tif 000030
・・・（数式２８）
【０１４５】
増幅回路２００は、数式２５〜２８に示すように各値が設定されることによって、図８に示す第１の実施形態に係る増幅回路１００と同様に、出力信号の振幅が小さくなるに従って第１増幅回路１０２の出力側および第２増幅回路１０４の出力側から負荷側をみたインピーダンスを大きくみせることができる。
【０１４６】
以上のように、第３の実施形態に係る増幅回路３００は、合成回路３０２の構成が図８に示す第１の実施形態に係る増幅回路１００と異なるが、増幅回路１００と同様に、出力信号の振幅が小さくなるに従って、第１増幅回路１０２の出力側および第２増幅回路１０４の出力側から負荷側をみたインピーダンスを大きくみせることができる。したがって、増幅回路３００は、増幅回路１００と同様の効果を奏することができる。
【０１４７】
［増幅回路３００の変形例］
第３の実施形態に係る増幅回路は、上述した第１の実施形態に係る増幅回路の変形例と同様の変形例をとることができる。
【０１４８】
（第４の実施形態に係る増幅回路）
上記第１〜第３の実施形態に係る増幅回路では、第１増幅回路１０２と第２増幅回路１０４とを備え、第１増幅回路１０２および第２増幅回路１０４の双方が動作する構成を示したが、本発明の実施形態に係る増幅回路は、上記構成に限られない。例えば、本発明の増幅回路は、３以上の増幅回路を備え、「出力電力が小さい場合には増幅回路をＡ級やＡＢ級で動作させて変調信号を増幅し、例えば、電源を切ることにより不要な増幅回路を使用しないことによって、消費電力を低減する」という動作をさせることも可能である。そこで、次に、本発明の第４の実施形態に係る増幅回路について説明する。なお、以下では、図１５に示す第３の実施形態に係る増幅回路３００との対比のため、第１増幅回路１０２と第２増幅回路１０４という２つの増幅回路を備える構成を例に挙げて説明する。
【０１４９】
図１６は、本発明の第４の実施形態に係る増幅回路４００を示す説明図である。図１６を参照すると、増幅回路４００は、基本的に図１５に示す第３の実施形態に係る増幅回路３００と同様の構成を有し、増幅回路３００と比較すると、スイッチ４０４（スイッチング部）をさらに備えている。また、図１６では、負荷インピーダンスＲＬを併せて示している。なお、本発明の第４の実施形態に係る増幅回路は、図８に示す第１の実施形態に係る増幅回路１００や図１４に示す第２の実施形態に係る増幅回路２００などと基本的に同様の構成を有することができることは、言うまでもない。
【０１５０】
第１増幅回路１０２、第２増幅回路１０４、および合成回路３０２は、それぞれ図１５に示す第３の実施形態に係る増幅回路３００と同様の構成を有する。
【０１５１】
第２増幅回路１０４は、例えば、増幅回路４００が備えられる通信装置（図示せず）の制御部から伝達される制御信号に基づいて、第２増幅回路１０４の電源をＯＮ／ＯＦＦするなどして、第２増幅回路１０４の増幅動作をＯＮ／ＯＦＦする。
【０１５２】
図６に示す一般的なトランスで構成された増幅回路５０では、一部の増幅回路をＯＦＦとすると残った増幅回路の出力側から負荷を見たインピーダンスが小さくなり効率の改善は難しい。図１５に示す増幅回路３００において、例えば、スイッチ４０２がＯＦＦのままであっても、第１増幅回路１０２および第２増幅回路１０４が同相で動いていた場合における各増幅回路それぞれの出力側から負荷をみたインピーダンスＺ１は、Ｌ１＝Ｌ２、Ｑ１＝Ｑ２、ｋ＝１とすると、Ｚ１＝２×ＲＬである。ここで、第２増幅回路１０４の出力インピーダンスを不変のまま第２増幅回路１０４をＯＦＦとした場合における第１増幅回路１０２の出力側から負荷をみたインピーダンスＺ１’は、Ｚ１’＝６×ＲＬとなり、第１増幅回路１０２の出力側から負荷をみたインピーダンスは、第２増幅回路１０４がＯＮの場合の３倍となる。
【０１５３】
これに対して、増幅回路４００は、第２増幅回路１０４がＯＦＦの場合にスイッチ４０２をＯＮすることによって、第２増幅回路１０４の出力をグランドＧＮＤにショートさせる。上記の場合には、第１増幅回路１０２の出力側から負荷をみたインピーダンスＺ１’’は、Ｚ１’’＝４×ＲＬとなり、第１増幅回路１０２の出力側から負荷をみたインピーダンスは、第２増幅回路１０４がＯＮの場合の２倍となる。上記のように、増幅回路４００は、スイッチ４０２を選択的にＯＮ／ＯＦＦさせることによって、インピーダンスの増加率を制御することができる。
【０１５４】
図１６では、第１増幅回路１０２と第２増幅回路１０４という２つの増幅回路を備える構成を例に挙げたが、上述したように、本発明の第４の実施形態に係る増幅回路は、３以上の増幅回路を備えることもできる。上記の場合には、本発明の第４の実施形態に係る増幅回路は、一部の増幅回路を選択的にＯＦＦするのと同期して、（例えば、同時に）動作している増幅回路の出力側からみたインピーダンスを最適な値に増加させることができるので、電力効率を高めることが可能となる。
【０１５５】
以上のように、第４の実施形態に係る増幅回路４００は、基本的に図１５に示す第３の実施形態に係る増幅回路３００と同様の構成を有する。したがって、増幅回路４００は、増幅回路３００と同様の効果を奏することができる。
【０１５６】
また、増幅回路４００は、選択的にＯＦＦした一部の増幅回路の出力インピーダンスを制御するスイッチ４０４を備えることによって、動作している増幅回路の出力側からみたインピーダンスを最適な値に増加させることができるので、電力効率を高めることが可能となる。
【０１５７】
［増幅回路４００の変形例］
第４の実施形態に係る増幅回路は、上述した第１の実施形態に係る増幅回路の変形例と同様の変形例をとることができる。
【０１５８】
（第５の実施形態に係る増幅回路）
上記では、第１〜第４の実施形態に係る増幅回路として、図３、図１１に示すように、ＬＩＮＣ方式の従来の増幅回路１０（リアクタンス回路なしの場合）と同様に、出力電圧と電力効率との関係が比例関係となり、またＬＩＮＣ方式の増幅回路１０と同様の電力効率を得ることが可能な構成を示した。しかしながら、本発明の実施形態に係る増幅回路は、上記に限られず、例えば、図３に示すＬＩＮＣ方式の従来の増幅回路１０（リアクタンス回路ありの場合）と同様に、広い出力電圧範囲に渡って高い電力効率を維持することもできる。
【０１５９】
図１７は、本発明の第５の実施形態に係る増幅回路５００を示す説明図である。図１７を参照すると、増幅回路５００は、第１増幅回路１０２（第１増幅部）と、第２増幅回路１０４（第２増幅部）と、合成回路５０２（合成部）とを備える。また、図１７では、負荷インピーダンスＲＬを併せて示している。
【０１６０】
合成回路５０２は、第１増幅回路１０２および第２増幅回路１０４それぞれに対応する２つのトランス（第１トランス、第２トランス）と、当該トランスそれぞれから出力される第１増幅信号Ｓ１’と第２増幅信号Ｓ２’とを合成して出力信号を出力する出力キャパシタＣｏとで構成される。
【０１６１】
第１増幅回路１０２は、図８に示す第１の実施形態に係る第１増幅回路１０２と同様の構成を有し、第１入力信号Ｓ１を増幅する。また、第２増幅回路１０４は、図８に示す第１の実施形態に係る第２増幅回路１０４と同様の構成を有し、第２入力信号Ｓ２を増幅する。
【０１６２】
合成回路５０２は、第１増幅回路１０２および第２増幅回路１０４それぞれに対応する２つのトランスと、当該トランスそれぞれから出力される増幅された第１増幅信号Ｓ１’と第２増幅信号Ｓ２’とを合成して出力信号を出力する出力キャパシタＣｏとで構成される。
【０１６３】
第１トランスの１次側は、インダクタンスＬ１を有する１次側第１インダクタ１０８と静電容量Ｃ６を有する１次側第１キャパシタ５０４で構成され、１次側第１インダクタ１０８と１次側第１キャパシタ５０４とは並列に接続される。また、第１トランスの２次側は、インダクタンスＬ２を有する２次側第１インダクタ１１０と静電容量Ｃ２を有する２次側第１キャパシタ１１４とで構成され、２次側第１インダクタ１１０と２次側第１キャパシタ１１４とは並列に接続される。
【０１６４】
第２トランスの１次側は、インダクタンスＬ１を有する１次側第２インダクタ１１６と静電容量Ｃ７を有する１次側第２キャパシタ５０６で構成され、１次側第２インダクタ１１６と１次側第２キャパシタ５０６とは並列に接続される。また、第２トランスの２次側は、インダクタンスＬ２を有する２次側第２インダクタ１１８と静電容量Ｃ２を有する２次側第２キャパシタ１２２とで構成され、２次側第２インダクタ１１８と２次側第２キャパシタ１２２とは並列に接続される。
【０１６５】
出力キャパシタ１２４は、静電容量Ｃｏを有し、図８に示す第１の実施形態に係る合成回路１０２と同様に、第２トランスの２次側第２キャパシタ１２２、第１トランスの２次側第１キャパシタ１１４、および出力キャパシタ１２４は直列に接続される。
【０１６６】
図１７に示すように、増幅回路５００は、基本的に図８に示す第１の実施形態に係る増幅回路１００と同様の構成を有するが、１次側第１キャパシタ５０４と１次側第２キャパシタ５０６との静電容量が互いに異なる点が相違する。上記差異は、本発明の実施形態に係る増幅回路に対して、例えば図１に示すＬＩＮＣ方式の増幅回路１０におけるリアクタンス回路２４、２６に相当する回路を付加したことと同義である。ここで、１次側第１キャパシタ５０４の静電容量Ｃ６と、１次側第２キャパシタ５０６の静電容量Ｃ７とは、以下の数式２９、３０が示す値に設定することができる。
【０１６７】
【数２９】
2009171154.tif 000031
・・・（数式２９）
【０１６８】
【数３０】
2009171154.tif 000032
・・・（数式３０）
【０１６９】
ここで、数式２９、３０に示すＢｓは、数式５に示すＬＩＮＣ方式の増幅回路１０におけるサセプタンスと同様である。つまり、増幅回路５００は、ある出力電圧で増幅回路の出力側から負荷側をみたアドミタンスの虚部が０となるようにＢｓを最適化すれば、図３に示すＬＩＮＣ方式の従来の増幅回路１０（リアクタンス回路ありの場合）と同様に、広い出力電圧範囲に渡って高い効率を維持することができる。
【０１７０】
以上のように、第５の実施形態に係る増幅回路４００は、基本的に図８に示す第１の実施形態に係る増幅回路１００と同様の構成を有する。したがって、増幅回路５００は、増幅回路１００と同様の効果を奏することができる。
【０１７１】
また、増幅回路５００は、数式２９、３０に基づいて、１次側第１キャパシタ５０４と１次側第２キャパシタ５０６との静電容量が互いに異なるように１次側第１キャパシタ５０４の静電容量Ｃ６と１次側第２キャパシタ５０６の静電容量Ｃ７とを設定することによって、図３に示すＬＩＮＣ方式の従来の増幅回路１０（リアクタンス回路ありの場合）と同様に、広い出力電圧範囲に渡って高い効率を維持することができる。
【０１７２】
［増幅回路５００の変形例］
第５の実施形態に係る増幅回路は、上述した第１の実施形態に係る増幅回路の変形例と同様の変形例をとることができる。
【０１７３】
（本発明の実施形態に係る通信装置）
次に、本発明の実施形態に係る増幅回路を適用した通信装置について説明する。
【０１７４】
図１８は、本発明の実施形態に係る通信装置９００を示す説明図である。なお、図１８に示す通信装置９００は、本発明の実施形態に係る通信装置の一実施形態であり、本発明の実施形態が図１８の構成に限定されるものではないことは、言うまでもない。また、以下では、図２に示す変調信号（送信信号）Ｓｉ（ｔ）が通信装置９００に入力されるものとして説明する。
【０１７５】
図１８を参照すると、通信装置９００は、信号分配回路９０２（信号分配部）と、増幅回路９０４（増幅部）と、通信部９０６とを備える。
【０１７６】
また、通信装置９００は、例えば、ＭＰＵ（Micro  Processing  Unit）などで構成され通信装置９００全体を制御することが可能な制御部（図示せず）や、制御部が使用するプログラムや演算パラメータなどの制御用データが記録されたＲＯＭ（Read  Only  Memory。図示せず）、制御部により実行されるプログラムなどを一次記憶するＲＡＭ（Random  Access  Memory。図示せず）、ユーザインタフェース用の表示データなどの各種データやアプリケーションなどを記憶可能な記憶部（図示せず）、ユーザが操作可能な操作部（図示せず）表示部（図示せず）などを備えてもよい。通信装置９００は、例えば、データの伝送路としてのバス（bus）により上記各構成要素間を接続する。
【０１７７】
ここで、記憶部（図示せず）としては、例えば、ハードディスク（Hard  Disk）などの磁気記録媒体や、ＥＥＰＲＯＭ（Electronically  Erasable  and  Programmable  Read  Only  Memory）、フラッシュメモリ（flash  memory）、ＭＲＡＭ（Magnetoresistive  Random  Access  Memory）、ＦｅＲＡＭ（Ferroelectric  Random  Access  Memory）、ＰＲＡＭ(Phase  change  Random  Access  Memory)などの不揮発性メモリ（nonvolatile  memory）が挙げられるが、上記に限られない。
【０１７８】
また、操作部（図示せず）としては、例えば、キーボードやマウスなどの操作入力デバイスや、ボタン、方向キー、ジョグダイヤルなどの回転型セレクター、あるいは、これらの組み合わせなどが挙げられるが、上記に限られない。また、表示部（図示せず）としては、例えば、ＬＣＤ（Liquid  Crystal  Display；液晶ディスプレイ）、有機ＥＬディスプレイ（organic  ElectroLuminescence  display；または、ＯＬＥＤディスプレイ（Organic  Light  Emitting  Diode  display）とも呼ばれる。）などが挙げられるが、上記に限られない。
【０１７９】
信号分配回路９０２は、入力された変調信号Ｓｉ（ｔ）を、第１入力信号Ｓ１と第２入力信号Ｓ２とに分解し、第１入力信号Ｓ１および第２入力信号Ｓ２をそれぞれ出力する。ここで、信号分配回路９０２は、例えば、図２に示すように変調信号Ｓｉ（ｔ）の分解を行うことができる。また、信号分配回路９０２に入力される変調信号Ｓｉ（ｔ）は、例えば、制御部（図示せず）が生成し、当該制御部から伝達されるが、上記に限られない。
【０１８０】
増幅回路９０２には、信号分配回路９０２から出力される第１入力信号Ｓ１と第２入力信号Ｓ２とが入力され、増幅回路９０２は、第１入力信号Ｓ１、第２入力信号Ｓ２それぞれを増幅した後に合成された出力信号を出力する。
【０１８１】
ここで、増幅回路９０２としては、上述した本発明の第１〜第５の実施形態に係る増幅回路を適用することができる。なお、図１８では、第１の実施形態に係る増幅回路１００が適用された例を示している。
【０１８２】
通信部９０６は、インピーダンス整合回路９０８と、アイソレータ９１０と、バンドパス・フィルタ９１２と、通信アンテナ９１４とを備える。
【０１８３】
インピーダンス整合回路９０８は、増幅回路９０２の出力インピーダンスと通信部９０６の入力インピーダンスとを整合させる。通信部９０６は、インピーダンス整合回路９０８を備えることによって、例えば変調信号の伝送効率をより高めることができる。
【０１８４】
アイソレータ９１０は、変調信号を送信方向（増幅回路９０６から通信アンテナ９１４方向）に通過させ、当該送信方向と逆方向への伝送を阻止する。通信部９０６は、アイソレータ９１０を備えることによって、例えば増幅回路９０２からみた通信部９０６側の負荷変動を抑制することができる。
【０１８５】
バンドパス・フィルタ９１２は、特定の周波数帯域の変調信号のみを通過させ、その他の帯域の変調信号を減衰させる。通信部９０６は、バンドパス・フィルタ９１２を備えることによって、例えば増幅回路９０２から出力される変調信号に含まれるノイズを取り除くことができる。
【０１８６】
通信アンテナ９１４は、バンドパス・フィルタ９１２から出力される変調信号に基づいて振幅変調波を送信する。
【０１８７】
本発明の実施形態に係る通信装置９００は、図１８に示すような構成によって、送信信号としての変調信号Ｓｉ（ｔ）を増幅し、増幅された変調信号に基づいて外部装置へ振幅変調波を送信することができる。なお、図１８では示していないが、通信アンテナ９１４は、外部装置から送信される振幅変調波を受信する受信部として機能することもでき、また、通信装置９００は、通信アンテナ９１４が受信した振幅変調波に基づいて、受信信号を復調する復調部を備えることもできる。
【０１８８】
また、通信装置９００は、上述した第１〜第５の実施形態に係る増幅回路を増幅回路９０４として備えることができるので、増幅回路９０４の小型化を図りつつ、所望の増幅効果が得られ、さらに電力効率を向上させることができる。
【０１８９】
本発明の実施形態として通信装置９００を挙げて説明したが、本発明の実施形態は、係る形態に限られず、例えば、ＵＭＰＣ（Ultra  Mobile  Personal  Computer）などのコンピュータや、携帯電話などの携帯型通信装置、ＰｌａｙＳｔａｔｉｏｎ  Ｐｏｒｔａｂｌｅ（登録商標）などの携帯型ゲーム機などに適用することができる。
【０１９０】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【０１９１】
【図１】ＬＩＮＣ方式の増幅回路（従来の増幅回路）の構成を示す説明図である。
【図２】ＬＩＮＣ方式の増幅回路に係る入力された変調信号（送信信号）と、第１の定包絡線信号および第２の定包絡線信号との関係をベクトルで示す説明図である。
【図３】従来の増幅回路における出力電圧に対する電力効率の一例を示す説明図である。
【図４】従来の増幅回路における出力電圧に対するＢ級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。
【図５】本発明の実施形態に係る従来の増幅回路の合成回路を一般的なトランスで構成した増幅回路を示す説明図である。
【図６】本発明の実施形態に係る従来の増幅回路の合成回路を一般的なトランスで構成した増幅回路における出力電圧に対するＢ級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。
【図７】本発明の実施形態に係る従来の増幅回路の合成回路を一般的なトランスで構成した増幅回路における出力電圧に対する電力効率の一例を示す説明図である。
【図８】本発明の第１の実施形態に係る増幅回路を示す説明図である。
【図９】本発明の第１の実施形態に係る増幅回路における出力電圧が０の場合における各Ｂ級増幅回路の出力側からみた負荷回路の等価回路を示す説明図である。
【図１０】本発明の第１の実施形態に係る増幅回路における出力電圧に対するＢ級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。
【図１１】本発明の第１の実施形態に係る増幅回路における出力電圧に対する電力効率の一例を示す説明図である。
【図１２】本発明の第１の実施形態の第１の変形例に係る増幅回路を示す説明図である。
【図１３】本発明の第１の実施形態の第２の変形例に係る増幅回路を示す説明図である。
【図１４】本発明の第２の実施形態に係る増幅回路を示す説明図である。
【図１５】本発明の第３の実施形態に係る増幅回路を示す説明図である。
【図１６】本発明の第４の実施形態に係る増幅回路を示す説明図である。
【図１７】本発明の第５の実施形態に係る増幅回路を示す説明図である。
【図１８】本発明の実施形態に係る通信装置を示す説明図である。
【符号の説明】
【０１９２】
１０、１００、１５０、１６０、２００、３００、４００、５００  増幅回路
１２、９０２    信号分配回路
１８、１０６、１５６、２０２、３０２、５０２  合成回路
１０２    第１増幅回路
１０４    第２増幅回路
１０８    １次側第１インダクタ
１１０    ２次側第１インダクタ
１１２    １次側第１キャパシタ
１１４    ２次側第１キャパシタ
１１６    １次側第２インダクタ
１１８    ２次側第２インダクタ
１２０    １次側第２キャパシタ
１２２    ２次側第２キャパシタ
９００    通信装置
９０４    増幅回路
９０６    通信部
【図１】
2009171154.tif 000033
【図２】
2009171154.tif 000034
【図３】
2009171154.tif 000035
【図４】
2009171154.tif 000036
【図５】
2009171154.tif 000037
【図６】
2009171154.tif 000038
【図７】
2009171154.tif 000039
【図８】
2009171154.tif 000040
【図９】
2009171154.tif 000041
【図１０】
2009171154.tif 000042
【図１１】
2009171154.tif 000043
【図１２】
2009171154.tif 000044
【図１３】
2009171154.tif 000045
【図１４】
2009171154.tif 000046
【図１５】
2009171154.tif 000047
【図１６】
2009171154.tif 000048
【図１７】
2009171154.tif 000049
【図１８】
2009171154.tif 000050