(57)【要約】【課題】直流電源への活線挿抜を可能とする突入電流防止装置を提供する。【解決手段】  電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第２半導体素子が非導通のとき、前記第２接点を介した前記第１接点の電位が前記第３抵抗素子を通して前記第１半導体素子の一端に伝達され、かつ、該第２接点を介した該第１接点の電位が前記第１抵抗素子を通して前記第１制御端及び前記容量素子の一端に伝達され、該第１制御端と略同電位である前記第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第１の所定の期間非導通であり、前記第１接点、第３接点間の電位が印加される外部のコンデンサには前記電源入力端と前記第３接点間に存在する該第３半導体素子の電流路をバイパスする前記第４抵抗素子を通して電流が流れ突入電流を防止する。【選択図】図１０
2009171731.tif 000002
【特許請求の範囲】
【請求項１】
電流路接続用として少なくとも第１接点、第２接点及び第３接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、容量素子と、定電圧素子と、を備え、
電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第２半導体素子が非導通のとき、前記第２接点を介した前記第１接点の電位が前記第３抵抗素子を通して前記第１半導体素子の一端に伝達され、かつ、該第２接点を介した該第１接点の電位が前記第１抵抗素子を通して前記第１制御端及び前記容量素子の一端に伝達され、該第１制御端と略同電位である前記第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第１の所定の期間非導通であり、前記第１接点、第３接点間の電位が印加される外部のコンデンサには前記電源入力端と前記第３接点間に存在する該第３半導体素子の電流路をバイパスする前記第４抵抗素子を通して電流が流れることを特徴とする突入電流防止装置。
【請求項２】
前記第２接点の電位が前記第１抵抗素子を通して前記容量素子に伝達されることより充電される該容量素子の一端の電位が上昇し、この電位が伝達される前記第１制御端の電位により前記第１半導体素子の一端の電位と略同電位の該第１半導体素子の他端の電位が上昇し、この電位が伝達される前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項１に記載の突入電流防止装置。
【請求項３】
電流路接続用として少なくとも第１接点、第２接点及び第３接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、容量素子と、定電圧素子と、を備え、
電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第１接点と第３接点間の電圧が印加される外部のコンデンサにより前記第３接点に発生する電位が伝達される前記第２制御端における電位により前記第２半導体素子が導通することにより、前記第２接点を介した前記第１接点の電位が一端に伝達される前記第３抵抗素子の他端の電位により該第２半導体素子に電流が流れ該第２半導体素子の一端の電位が伝達される前記第１半導体素子の一端の電位と略同電位となる該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第２の所定の期間非導通であり、前記外部のコンデンサには前記電源入力端と前記第３接点間に存在する該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする突入電流防止装置。
【請求項４】
前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され前記第３接点に伝達される電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となり、かつ、前記第２接点の電位が前記第１抵抗素子を通して前記容量素子に伝達されることにより該容量素子の一端の電位が伝達される前記第１制御端の電位が上昇し前記第１半導体素子の一端の電位と略同電位の該１半導体素子の他端の電位が上昇し、この電位の上昇に伴う前記第３制御端の電位により前記第３半導体素子を非導通から導通に遷移させ前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項３に記載の突入電流防止装置。
【請求項５】
前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され前記第３接点に伝達される電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となることにより該第２半導体素子の一端の電位が上昇したとき、前記第２接点を介した前記第１接点の電位が前記第１抵抗素子を通して前記容量素子の一端及び第１制御端に伝達され、該第１制御端と略同電位の前記第１半導体素子の他端の電位が伝達される前記第３制御端の電位により前記第３半導体素子を導通するに至らず、前記容量素子がさらに充電されて前記第１制御端の電位が該第３半導体素子を導通する電位まで上昇したとき、前記第３半導体素子を非導通から導通に遷移させ外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項３に記載の突入電流防止装置。
【請求項６】
電流路接続用として少なくとも第１接点、第２接点及び第３接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、第２の容量素子と、定電圧素子と、を備え、
電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第２半導体素子が非導通のとき、該第２接点を介した該接点１の電位により前記第３抵抗素子を通して流れる電流により充電される前記第２の容量素子の一端の電位が伝達される前記第１の半導体素子の一端と略同電位である該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第３の所定の期間非導通であり、前記第１接点、第３接点間の電位が印加される外部のコンデンサには、前記電源入力端と該第３接点間に存在する該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする突入電流防止装置。
【請求項７】
前記第２の容量素子が充電され該第２の容量素子の一端の電位が上昇しつつ該電位が伝達される第１半導体素子の一端及び他端を通して前記第２抵抗素子に電流が流れ該第１半導体素子の他端の電位が上昇し、この電位に伴う前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項６に記載の突入電流防止装置。
【請求項８】
電流路接続用として少なくとも第１接点、第２接点及び第３接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、第２の容量素子と、定電圧素子と、を備え、
電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第１接点と第３接点間の電圧が印加される外部のコンデンサにより前記第３接点に発生する電位が伝達される前記第２制御端における電位により前記第２半導体素子が導通することにより、前記第２接点を介した前記第１接点の電位により前記第３抵抗素子を通して該第２半導体素子に電流が流れ該第２半導体素子の一端の電位が伝達される前記第１半導体素子の一端の電位と略同電位となる該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第４の所定の期間非導通であり、前記外部のコンデンサには前記電源入力端と前記第３接点間に存在する該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする突入電流防止装置。
【請求項９】
前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され前記第３接点に印加される電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となることにより前記第３抵抗素子をとおして前記第２容量素子が充電され該第２容量素子の一端の電位が上昇しつつ該電位が伝達される第１半導体素子の一端の電位が上昇し該第１半導体素子が順バイアスされ該第１半導体素子の一端及び他端を通して前記第２抵抗素子に電流が流れ該第１半導体素子の他端の電位が上昇し、この電位が伝達される前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項８に記載の突入電流防止装置。
【請求項１０】
第４制御端を備える第４半導体素子と第２の整流素子と第９抵抗素子をさらに備え、前記第１接点、第２接点及び第３接点に電流が流れなくなったとき、該記第４制御端は該第２の整流素子と該第９抵抗素子が与える接地電位により順バイアスされて該第４半導体素子が導通し、該第４半導体素子の一端から他端を通して前記容量素子の電荷を放電し前記第１制御端の電位が降下することにより前記第３半導体素子を非導通とすることを特徴とする請求項２、４又は５のいずれかに記載の突入電流防止装置
【請求項１１】
電流路接続用として少なくとも第１接点、第２接点、第３接点及び第４接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、容量素子と、定電圧素子と、を備え、
前記第１接点、第２接点、第３接点及び第４接点に電流が流れ前記第２半導体素子が非導通のとき、該第１接点の電位が前記第３抵抗素を通して前記第１半導体素子の一端に伝達され、かつ、該第２接点及び該第３接点を介した該第１接点の電位が前記第１抵抗素子を通して前記第１制御端及び前記容量素子の一端に伝達され、該第１制御端と略同電位である前記第１半導体素子の他端の電位が伝達される前記第３制御端において前記第３半導体素子は第１の所定の期間非導通であり、前記第１接点、第４接点間の電位が前記第４抵抗素子を通して印加される外部のコンデンサには該第３半導体素子の電流路をバイパスする該第４抵抗素子を通して電流が流れることを特徴とする突入電流防止装置。
【請求項１２】
前記第１接点の電位が前記第２接点及び前記第３接点を介して前記第１抵抗素子を通して前記容量素子に伝達されることより充電される該容量素子の一端の電位が上昇することにより、この電位が伝達される前記第１制御端の電位により前記第１半導体素子の一端の電位と略同電位の該第１半導体素子の他端の電位が上昇し、この電位が伝達される前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項１１に記載の突入電流防止装置。
【請求項１３】
電流路接続用として少なくとも第１接点、第２接点、第３接点及び第４接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、容量素子と、定電圧素子と、を備え、
前記第１接点、第２接点、第３接点及び第４接点に電流が流れ前記第１接点と第４接点間の電圧が前記第４抵抗素子を通して印加される外部のコンデンサに流れる電流により前記第４抵抗素子と該外部のコンデンサが接続される電流路に発生するが電位が伝達される前記第２制御端の電位により前記第２半導体素子が導通することにより、前記第１接点の電位により前記第３抵抗素子の一端を通して流れる前記第３抵抗素子の他端の電位により該第２半導体素子に電流が流れ該第２半導体素子の一端の電位が伝達される前記第１半導体素子の一端の電位と略同電位となる該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第２の所定の期間非導通であり、前記外部のコンデンサには該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする突入電流防止装置。
【請求項１４】
前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され該外部のコンデンサと該第４抵抗素子が接続される電流路に発生する電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となり、かつ、前記第１接点の電位が前記第２接点及び第３接点を介し前記第１抵抗素子を通して前記容量素子に伝達されることにより充電される該容量素子の一端の電位が伝達される前記第１制御端の電位が上昇し前記第１半導体素子の一端の電位と略同電位の該１半導体素子の他端の電位が上昇し、この電位の上昇に伴う前記第３制御端の電位により前記第３半導体素子を非導通から導通に遷移させ前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項１３に記載の突入電流防止装置。
【請求項１５】
前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され該外部のコンデンサと該第４抵抗素子が接続される電流路に発生する電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となることにより該第２半導体素子の一端の電位が上昇したとき、前記第１接点の電位が前記第２接点及び第３接点を介し前記第１抵抗素子を通して前記容量素子に伝達されることにより充電されている該容量素子の一端の電位が伝達される前記第１制御端の電位が伝達される前記第３制御端の電位により前記第３半導体素子を導通するに至らず、前記容量素子がさらに充電されて前記第１制御端の電位が該第３制御端の電位をして前記第３半導体素子を導通する電位まで上昇したとき、該第３半導体素子を非導通から導通に遷移させ前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項１３に記載の突入電流防止装置。
【請求項１６】
電流路接続用として少なくとも第１接点、第２接点及、第３接点及び第４接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、第２の容量素子と、定電圧素子と、を備え、
前記第１接点、第２接点、第３接点及び第４接点に直流電流が流れ前記第２半導体素子が非導通のとき、該接点１の電位により前記第３抵抗素子を通して流れる電流により充電される前記第２の容量素子の一端の電位が伝達される前記第１の半導体素子の一端と略同電位である該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第３の所定の期間非導通であり、前記第１接点、第４接点間の電位が前記第４抵抗素子を通して印加される外部のコンデンサには該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする突入電流防止装置。
【請求項１７】
前記第２の容量素子が充電され該第２の容量素子の一端の電位が上昇しつつ該電位が伝達される第１半導体素子の一端及び他端を通して前記第２抵抗素子に電流が流れ該第１半導体素子の他端の電位が上昇しこの電位に伴う前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項１６に記載の突入電流防止装置。
【請求項１８】
電流路接続用として少なくとも第１接点、第２接点、第３接点及び第４接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、第２の容量素子と、定電圧素子と、を備え、
前記第１接点、第２接点、第３接点及び第４接点に電流が流れ前記第１接点と第４接点間の電圧が前記第４抵抗素子を通して印加される外部のコンデンサにより該外部のコンデンサと該第４抵抗素子を接続する電流路に発生する電位が伝達される前記第２制御端における電位により前記第２半導体素子が導通することにより、前記第１接点の電位により前記第３抵抗素子を通して該第２半導体素子に電流が流れ該第２半導体素子の一端の電位が伝達される前記第１半導体素子の一端の電位と略同電位となる該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第４の所定の期間非導通であり、前記外部のコンデンサには該第３半導体素子の電流路をバイパスする前記第４抵抗素子を通して電流が流れることを特徴とする突入電流防止装置。
【請求項１９】
前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され該外部のコンデンサと該第４抵抗素子を接続する電流路に発生する電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となり、かつ、前記第１接点の電位により前記第３抵抗素子を通して前記第２容量素子が充電され該第２容量素子の一端の電位が上昇しつつ該電位が伝達される第１半導体素子の一端及び他端を通して前記第２抵抗素子に電流が流れ該第１半導体素子の他端の電位が上昇しこの電位が伝達される前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする請求項１８に記載の突入電流防止装置。
【請求項２０】
第４制御端を備える第４半導体素子と第２の整流素子と第９抵抗素子をさらに備え、前記第１接点、第２接点、第３接点及び第４接点に電流が流れなくなったとき、該記第４制御端は該第２の整流素子と該第９抵抗素子が与える接地電位により順バイアスされて該第４半導体素子が導通し、該第４半導体素子の一端から他端を通して前記容量素子の電荷を放電し前記第１制御端の電位が降下することにより前記第３半導体素子を非導通とすることを特徴とする請求項１２、１４又は１５のいずれかに記載の突入電流防止装置
【請求項２１】
前記第１制御端と接地間に第２の定電圧素子を挿入することを特徴とする請求項１〜２０のいずれかに記載の突入電流防止装置。
【請求項２２】
前記第１制御端と接地間に第８抵抗素子を挿入することを特徴とする請求項１〜２０のいずれかに記載の突入電流防止装置。
【請求項２３】
前記容量素子の電荷を閉回路により放電させる整流素子と第５抵抗素子をさらに備えることを特徴とする請求項２、４、５、１２、１４又は１５のいずれかに記載の突入電流防止装置。
【請求項２４】
前記第２の容量素子の電荷を閉回路により放電させる整流素子と第５抵抗素子をさらに備えることを特徴とする請求項７、９、１７又は１９のいずれかに記載の突入電流防止装置。
【請求項２５】
請求項１〜２４のいずれかに記載の突入電流防止装置であって、前記定電圧素子を外しこの電流路を双方向導通とし前記外部のコンデンサと前記第４抵抗素子を接続する電流路の電位を第６抵抗素子の一端に伝達し該第６抵抗素子の他端の電位を、一端に接地電位が与えられた第７抵抗素子の他端に伝達し該電位を前記第２制御端に、該第６及び第７抵抗素子の抵抗分圧により伝達することにより、前記第２半導体素子の導通、非導通を制御することを特徴とする突入電流防止装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データセンタなどにおけるサーバ等のＩＴ機器の活線挿抜（電源を供給している状態でサーバ等の負荷などの電源入力コネクタを電源側コネクタから抜き挿しする。）可能な突入電流防止装置、これらＩＴ機器等に内蔵する突入電流防止装置及び直流電圧間に挿入するコンデンサを含む回路等に内蔵する突入電流防止装置に関する。
【背景技術】
【０００２】
特許文献１では、「直流電源の即時再起動の際においても突入電流防止回路に接続された負荷抵抗に突入電流が流れるのを防止することが可能となる突入電流防止回路を提供する」という技術が開示されている。
特許文献２では、「電源投入から電流が流れ出すまでを早くし、回路全体の立ち上がり時間を早くするものである。さらに、突入電流抑制中に負荷が動作開始した場合、負荷回路への電流の供給を速やかに行い、突入電流防止回路による負荷への影響を少なくするものである。」という技術が開示されている。
【０００３】
【特許文献１】特開２００７−６６７０号公報
【特許文献２】特開２００５−４５９５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
データセンタに使用されるサーバ等は専用ラックに複数台搭載され、このラックも複数台設備される。したがって、常時多数のサーバが稼働している。これらの内一部のサーバが故障したり更改するためにサーバを取り替える必要があるとき、他サーバは動作しているためサーバに共通に供給している電源を落とすことはできない。このため、サーバに電源を供給している状態で電源からサーバを取り外し挿入する活線挿抜が必須となる。
直流給電されるサーバを電源に挿入するとき突入電流が発生する。サーバの電源入力部にはサーバ動作の安定化のため大容量のコンデンサが並列接続されている。このため、瞬間的な大電流が流れ関連する部品、機器などに損傷を与えたり、急激な電圧降下などが発生する。
また、直流電源線路間に比較的大容量のコンデンサを挿入する必要がある場合がある。これは、直流電源線路間にノイズが重畳されているとき、これらを除去する場合等である。この場合も、コンデンサを接続したとき大電流が流れる。
特許文献１及び２では、常時接続されている負荷に直流電源を供給する場合の突入電流防止回路が開示されている。直流電源が断となり、再度電源が供給されるときは突入電流を防止できるが、この突入電流防止回路は常時電源側に接続されているため、定常状態では、突入電流を防止するＦＥＴは導通状態にあり突入電流が発生し負荷を活線挿抜できない。
さらに、突入電流防止時間は突入電流防止回路の時定数により決定され、負荷側のコンデンサに充電が完了し突入電流が発生する虞がないことを確認する手段はない。負荷側のコンデンサの容量の大小により充電完了時間は相違するが、コンデンサの充電が完了したか否かに関わらず通常の通電状態に移行する。このため、突入電流が発生する虞が残る。突入電流が発生しないようにするには時定数を大きくするが、負荷が通常の動作状態になるためには時間がかかる。
なお、このような直流負荷を活線挿抜可能にするには、抵抗素子とスイッチを並列接続し、これを負荷電流路に直列接続し、最初に抵抗素子に電流を流して突入電流を防止してからスイッチ閉じて通常電流とする。この場合、スイッチ操作を忘れるなど人為的ミスが発生する。
【０００５】
以上の現状に鑑み本発明は、活線挿抜する際に人為的ミスの発生もなく自動的に突入電流を防止し安全にＩＴ機器交換のメンテナンス性向上を実現する。
【課題を解決するための手段】
【０００６】
上記の目的を実現するべく本発明は以下の構成を提供する。
（１）請求項１に係る突入電流防止装置は、電流路接続用として少なくとも第１接点、第２接点及び第３接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、容量素子と、定電圧素子と、を備え、
電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第２半導体素子が非導通のとき、前記第２接点を介した前記第１接点の電位が前記第３抵抗素子を通して前記第１半導体素子の一端に伝達され、かつ、該第２接点を介した該第１接点の電位が前記第１抵抗素子を通して前記第１制御端及び前記容量素子の一端に伝達され、該第１制御端と略同電位である前記第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第１の所定の期間非導通であり、前記第１接点、第３接点間の電位が印加される外部のコンデンサには前記電源入力端と前記第３接点間に存在する該第３半導体素子の電流路をバイパスする前記第４抵抗素子を通して電流が流れることを特徴とする。
（２）請求項２に係る突入電流防止装置は、請求項１において前記第２接点の電位が前記第１抵抗素子を通して前記容量素子に伝達されることより充電される該容量素子の一端の電位が上昇し、この電位が伝達される前記第１制御端の電位により前記第１半導体素子の一端の電位と略同電位の該第１半導体素子の他端の電位が上昇し、この電位が伝達される前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（３）請求項３に係る突入電流防止装置は、電流路接続用として少なくとも第１接点、第２接点及び第３接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、容量素子と、定電圧素子と、を備え、
電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第１接点と第３接点間の電圧が印加される外部のコンデンサにより前記第３接点に発生する電位が伝達される前記第２制御端における電位により前記第２半導体素子が導通することにより、前記第２接点を介した前記第１接点の電位が一端に伝達される前記第３抵抗素子の他端の電位により該第２半導体素子に電流が流れ該第２半導体素子の一端の電位が伝達される前記第１半導体素子の一端の電位と略同電位となる該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第２の所定の期間非導通であり、前記外部のコンデンサには前記電源入力端と前記第３接点間に存在する該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする。
（４）請求項４に係る突入電流防止装置は、請求項３において前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され前記第３接点に伝達される電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となり、かつ、前記第２接点の電位が前記第１抵抗素子を通して前記容量素子に伝達されることにより該容量素子の一端の電位が伝達される前記第１制御端の電位が上昇し前記第１半導体素子の一端の電位と略同電位の該１半導体素子の他端の電位が上昇し、この電位の上昇に伴う前記第３制御端の電位により前記第３半導体素子を非導通から導通に遷移させ前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（５）請求項５に係る突入電流防止装置は、請求項３において前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され前記第３接点に伝達される電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となることにより該第２半導体素子の一端の電位が上昇したとき、前記第２接点を介した前記第１接点の電位が前記第１抵抗素子を通して前記容量素子の一端及び第１制御端に伝達され、該第１制御端と略同電位の前記第１半導体素子の他端の電位が伝達される前記第３制御端の電位により前記第３半導体素子を導通するに至らず、前記容量素子がさらに充電されて前記第１制御端の電位が該第３半導体素子を導通する電位まで上昇したとき、前記第３半導体素子を非導通から導通に遷移させ外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（６）請求項６に係る突入電流防止装置は、電流路接続用として少なくとも第１接点、第２接点及び第３接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、第２の容量素子と、定電圧素子と、を備え、
電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第２半導体素子が非導通のとき、該第２接点を介した該接点１の電位により前記第３抵抗素子を通して流れる電流により充電される前記第２の容量素子の一端の電位が伝達される前記第１の半導体素子の一端と略同電位である該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第３の所定の期間非導通であり、前記第１接点、第３接点間の電位が印加される外部のコンデンサには、前記電源入力端と該第３接点間に存在する該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする。
（７）請求項７に係る突入電流防止装置は、請求項６において前記第２の容量素子が充電され該第２の容量素子の一端の電位が上昇しつつ該電位が伝達される第１半導体素子の一端及び他端を通して前記第２抵抗素子に電流が流れ該第１半導体素子の他端の電位が上昇し、この電位に伴う前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（８）請求項８に係る突入電流防止装置は、電流路接続用として少なくとも第１接点、第２接点及び第３接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、第２の容量素子と、定電圧素子と、を備え、
電源入力端に電圧が印加され前記第１接点、第２接点及び第３接点に電流が流れ前記第１接点と第３接点間の電圧が印加される外部のコンデンサにより前記第３接点に発生する電位が伝達される前記第２制御端における電位により前記第２半導体素子が導通することにより、前記第２接点を介した前記第１接点の電位により前記第３抵抗素子を通して該第２半導体素子に電流が流れ該第２半導体素子の一端の電位が伝達される前記第１半導体素子の一端の電位と略同電位となる該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第４の所定の期間非導通であり、前記外部のコンデンサには前記電源入力端と前記第３接点間に存在する該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする。
（９）請求項９に係る突入電流防止装置は、請求項８において前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され前記第３接点に印加される電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となることにより前記第３抵抗素子をとおして前記第２容量素子が充電され該第２容量素子の一端の電位が上昇しつつ該電位が伝達される第１半導体素子の一端の電位が上昇し該第１半導体素子が順バイアスされ該第１半導体素子の一端及び他端を通して前記第２抵抗素子に電流が流れ該第１半導体素子の他端の電位が上昇し、この電位が伝達される前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（１０）請求項１０に係る突入電流防止装置は、請求項２、４又は５のいずれかにおいて第４制御端を備える第４半導体素子と第２の整流素子と第９抵抗素子をさらに備え、前記第１接点、第２接点及び第３接点に電流が流れなくなったとき、該記第４制御端は該第２の整流素子と該第９抵抗素子が与える接地電位により順バイアスされて該第４半導体素子が導通し、該第４半導体素子の一端から他端を通して前記容量素子の電荷を放電し前記第１制御端の電位が降下することにより前記第３半導体素子を非導通とすることを特徴とする。
（１１）請求項１１に係る突入電流防止装置は、電流路接続用として少なくとも第１接点、第２接点、第３接点及び第４接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、容量素子と、定電圧素子と、を備え、
前記第１接点、第２接点、第３接点及び第４接点に電流が流れ前記第２半導体素子が非導通のとき、該第１接点の電位が前記第３抵抗素を通して前記第１半導体素子の一端に伝達され、かつ、該第２接点及び該第３接点を介した該第１接点の電位が前記第１抵抗素子を通して前記第１制御端及び前記容量素子の一端に伝達され、該第１制御端と略同電位である前記第１半導体素子の他端の電位が伝達される前記第３制御端において前記第３半導体素子は第１の所定の期間非導通であり、前記第１接点、第４接点間の電位が前記第４抵抗素子を通して印加される外部のコンデンサには該第３半導体素子の電流路をバイパスする該第４抵抗素子を通して電流が流れることを特徴とする。
（１２）請求項１２に係る突入電流防止装置は、請求項１１において前記第１接点の電位が前記第２接点及び前記第３接点を介して前記第１抵抗素子を通して前記容量素子に伝達されることより充電される該容量素子の一端の電位が上昇することにより、この電位が伝達される前記第１制御端の電位により前記第１半導体素子の一端の電位と略同電位の該第１半導体素子の他端の電位が上昇し、この電位が伝達される前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（１３）請求項１３に係る突入電流防止装置は、電流路接続用として少なくとも第１接点、第２接点、第３接点及び第４接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、容量素子と、定電圧素子と、を備え、
前記第１接点、第２接点、第３接点及び第４接点に電流が流れ前記第１接点と第４接点間の電圧が前記第４抵抗素子を通して印加される外部のコンデンサに流れる電流により前記第４抵抗素子と該外部のコンデンサが接続される電流路に発生するが電位が伝達される前記第２制御端の電位により前記第２半導体素子が導通することにより、前記第１接点の電位により前記第３抵抗素子の一端を通して流れる前記第３抵抗素子の他端の電位により該第２半導体素子に電流が流れ該第２半導体素子の一端の電位が伝達される前記第１半導体素子の一端の電位と略同電位となる該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第２の所定の期間非導通であり、前記外部のコンデンサには該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする。
（１４）請求項１４に係る突入電流防止装置は、請求項１３において前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され該外部のコンデンサと該第４抵抗素子が接続される電流路に発生する電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となり、かつ、前記第１接点の電位が前記第２接点及び第３接点を介し前記第１抵抗素子を通して前記容量素子に伝達されることにより充電される該容量素子の一端の電位が伝達される前記第１制御端の電位が上昇し前記第１半導体素子の一端の電位と略同電位の該１半導体素子の他端の電位が上昇し、この電位の上昇に伴う前記第３制御端の電位により前記第３半導体素子を非導通から導通に遷移させ前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（１５）請求項１５に係る突入電流防止装置は、請求項１３において前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され該外部のコンデンサと該第４抵抗素子が接続される電流路に発生する電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となることにより該第２半導体素子の一端の電位が上昇したとき、前記第１接点の電位が前記第２接点及び第３接点を介し前記第１抵抗素子を通して前記容量素子に伝達されることにより充電されている該容量素子の一端の電位が伝達される前記第１制御端の電位が伝達される前記第３制御端の電位により前記第３半導体素子を導通するに至らず、前記容量素子がさらに充電されて前記第１制御端の電位が該第３制御端の電位をして前記第３半導体素子を導通する電位まで上昇したとき、該第３半導体素子を非導通から導通に遷移させ前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（１６）請求項１６に係る突入電流防止装置は、電流路接続用として少なくとも第１接点、第２接点及、第３接点及び第４接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、第２の容量素子と、定電圧素子と、を備え、
前記第１接点、第２接点、第３接点及び第４接点に直流電流が流れ前記第２半導体素子が非導通のとき、該接点１の電位により前記第３抵抗素子を通して流れる電流により充電される前記第２の容量素子の一端の電位が伝達される前記第１の半導体素子の一端と略同電位である該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第３の所定の期間非導通であり、前記第１接点、第４接点間の電位が前記第４抵抗素子を通して印加される外部のコンデンサには該第３半導体素子の電流路をバイパスする第４抵抗素子を通して電流が流れることを特徴とする。
（１７）請求項１７に係る突入電流防止装置は、請求項１６において前記第２の容量素子が充電され該第２の容量素子の一端の電位が上昇しつつ該電位が伝達される第１半導体素子の一端及び他端を通して前記第２抵抗素子に電流が流れ該第１半導体素子の他端の電位が上昇しこの電位に伴う前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（１８）請求項１８に係る突入電流防止装置は、電流路接続用として少なくとも第１接点、第２接点、第３接点及び第４接点を備えるコネクタと、
第１制御端を備える第１半導体素子と、
第２制御端を備える第２半導体素子と、
第３制御端を備える第３半導体素子と、
第１抵抗素子と、第２抵抗素子と、第３抵抗素子と、第４抵抗素子と、第２の容量素子と、定電圧素子と、を備え、
前記第１接点、第２接点、第３接点及び第４接点に電流が流れ前記第１接点と第４接点間の電圧が前記第４抵抗素子を通して印加される外部のコンデンサにより該外部のコンデンサと該第４抵抗素子を接続する電流路に発生する電位が伝達される前記第２制御端における電位により前記第２半導体素子が導通することにより、前記第１接点の電位により前記第３抵抗素子を通して該第２半導体素子に電流が流れ該第２半導体素子の一端の電位が伝達される前記第１半導体素子の一端の電位と略同電位となる該第１半導体素子の他端の電位が伝達される前記第３制御端の電位において前記第３半導体素子は第４の所定の期間非導通であり、前記外部のコンデンサには該第３半導体素子の電流路をバイパスする前記第４抵抗素子を通して電流が流れることを特徴とする。
（１９）請求項１９に係る突入電流防止装置は、請求項１８において前記第３半導体素子が非導通のとき前記第４抵抗素子に電流が流れることにより前記外部のコンデンサが充電され該外部のコンデンサと該第４抵抗素子を接続する電流路に発生する電位が降下することにより前記定電圧素子により前記第２制御端の電位が絶たれ前記第２半導体素子が非導通となり、かつ、前記第１接点の電位により前記第３抵抗素子を通して前記第２容量素子が充電され該第２容量素子の一端の電位が上昇しつつ該電位が伝達される第１半導体素子の一端及び他端を通して前記第２抵抗素子に電流が流れ該第１半導体素子の他端の電位が上昇しこの電位が伝達される前記第３制御端の電位において前記第３半導体素子は非導通から導通に遷移し前記外部のコンデンサ及び／又は外部の負荷の電流路を構成することを特徴とする。
（２０）請求項２０に係る突入電流防止装置は、請求項１２、１４又は１５のいずれかにおいて第４制御端を備える第４半導体素子と第２の整流素子と第９抵抗素子をさらに備え、前記第１接点、第２接点、第３接点及び第４接点に電流が流れなくなったとき、該記第４制御端は該第２の整流素子と該第９抵抗素子が与える接地電位により順バイアスされて該第４半導体素子が導通し、該第４半導体素子の一端から他端を通して前記容量素子の電荷を放電し前記第１制御端の電位が降下することにより前記第３半導体素子を非導通とすることを特徴とする。
（２１）請求項２１に係る突入電流防止装置は、請求項１〜２０のいずれかにおいて前記第１制御端と接地間に第２の定電圧素子を挿入することを特徴とする。
（２２）請求項２２に係る突入電流防止装置は、請求項１〜２０のいずれかにおいて前記第１制御端と接地間に第８抵抗素子を挿入することを特徴とする。
（２３）請求項２３に係る突入電流防止装置は、請求項２、４、５、１２、１４又は１５のいずれかにおいて前記容量素子の電荷を閉回路により放電させる整流素子と第５抵抗素子をさらに備えることを特徴とする。
（２４）請求項２４に係る突入電流防止装置は、請求項７、９、１７又は１９のいずれかにおいて前記第２の容量素子の電荷を閉回路により放電させる整流素子と第５抵抗素子をさらに備えることを特徴とする。
（２５）請求項２５に係る突入電流防止装置は、請求項１〜２４のいずれかにおいて前記定電圧素子を外しこの電流路を双方向導通とし前記外部のコンデンサと前記第４抵抗素子を接続する電流路の電位を第６抵抗素子の一端に伝達し該第６抵抗素子の他端の電位を、一端に接地電位が与えられた第７抵抗素子の他端に伝達し該電位を前記第２制御端に、該第６及び第７抵抗素子の抵抗分圧により伝達することにより、前記第２半導体素子の導通、非導通を制御することを特徴とする。
【発明の効果】
【０００７】
請求項１に係る発明は、第１接点、第２接点及び第３接点に電流が流れたとき、すなわち、外部の負荷が接続されたとき、自動的に突入電流防止装置内の突入電流防止回路に電源が供給され突入電流防止回路が働き突入電流が防止される。ここで、本来機能する筈の第２半導体素子の部分回路が故障等により第２半導体素子が導通しない場合でも、第１半導体素子の回路で第３半導体素子を非導通とし、本発明外の外部のコンデンサ（以下、単に外部のコンデンサと称す。）に流れる電流に起因する突入電流を防止できるため信頼性が向上する。
請求項２に係る発明は、請求項１の発明に加え第１半導体素子の回路により第３半導体素子を非導通から導通に切り替え、本発明外の負荷（以下、単に外部の負荷と称す。）に通常電流を流すことができる。
請求項３に係る発明は、外部のコンデンサの電位を検出し第２半導体素子により第３半導体素子を非導通とし、外部のコンデンサに流れる突入電流を防止する。
請求項４に係る発明は、請求項３に係る発明に加え外部のコンデンサに充電が為され突入電流が流れない状態を外部のコンデンサ電位により検出し確実に突入電流を防止したうえ、直ちに第３半導体素子を導通させ負荷に通常電流を供給する。したがって、突入電流の終了を代用特性により判定することなく直接的に判定するため、第３半導体素子を非導通から導通への切り替え誤りが生じない。
請求項５に係る発明は、請求項３に加え外部のコンデンサが充電され突入電流が流れない状態を外部のコンデンサ電位により検出し確実に突入電流を防止したうえ、一定の期間を経過して第３半導体素子を導通させ負荷に通常電流を供給する。したがって、突入電流の終了を時定数等の代用特性により判定することなく直接的に判定するため、第３半導体素子を非導通から導通への切り替え誤りが生じない。
請求項６に係る発明は、第２の容量素子により第３半導体素子を非導通にでき、第２半導体素子の部分回路に故障等がある場合でも突入電流を防止できるため信頼性が向上する。
請求項７に係る発明は、請求項６の発明に加え第２の容量素子が充電され端子電位が上昇することにより、第３半導体素子を非導通から導通に遷移させ、負荷に通常電流を供給できる。
請求項８に係る発明は、外部のコンデンサの電位を検出し第２半導体素子が導通することにより第３半導体素子を非導通とし突入電流を防止できる。
請求項９に係る発明は、請求項８の発明に加え外部のコンデンサが充電され突入電流が流れない状態を外部のコンデンサ電位により検出し確実に突入電流を防止したうえ、第２の容量素子の充電による一定の期間を経過して第３半導体素子を導通させ負荷に通常電流を供給する。したがって、突入電流の終了を時定数等の代用特性により判定することなく直接的に判定するため、第３半導体素子を非導通から導通への切り替え誤りが生じない。
請求項１０に係る発明は、請求項２、４又は５のいずれかの発明に加え第４半導体素子の導通による急速な容量素子の電荷の放電により第３半導体素子を直ちに非導通に遷移できるため、迅速な活線挿抜が可能となる。
【０００８】
請求項１１に係る発明は、４つの接点を有するコネクタを使用することにより、突入電流防止回路を負荷側に内蔵でき、また、突入電流防止回路を外部のコンデンサ回路側に内蔵できる。さらに、第２の半導体素子の部分回路に異常があった場合でも突入電流を防止できる。
請求項１２に係る発明は、請求項１１に係る発明に加え第１半導体素子の回路により第３半導体素子を非導通から導通に切り替え、本発明外の負荷に通常電流を流すことができる。この場合も外部のコンデンサが充電され突入電流が流れない状態を外部のコンデンサ電位により検出し確実に突入電流を防止したうえ、第３半導体素子を導通させ負荷に通常電流を供給する。したがって、突入電流の終了を時定数等の代用特性により判定することなく直接的に判定するため、第３半導体素子を非導通から導通への切り替え誤りが生じない。
請求項１３に係る発明は、４つの接点を有するコネクタを使用することにより、突入電流防止回路を負荷側に内蔵でき、また、突入電流防止回路を外部のコンデンサ回路側に内蔵できる。
請求項１４に係る発明は、請求項１３に係る発明に加え負荷のコンデンサに充電が為され突入電流が流れない状態を外部のコンデンサ電位により検出し確実に突入電流を防止したうえ、直ちに第３半導体素子を導通させ負荷に通常電流を供給する。したがって、突入電流の終了を代用特性により判定することなく直接的に判定するため、第３半導体素子を非導通から導通への切り替え誤りが生じない。
請求項１５に係る発明は、請求項１３に係る発明に加え外部のコンデンサが充電され突入電流が流れない状態を外部のコンデンサ電位により検出し確実に突入電流を防止したうえ、一定の期間を経過して第３半導体素子を導通させ負荷に通常電流を供給する。したがって、突入電流の終了を代用特性により判定することなく直接的に判定するため、第３半導体素子を非導通から導通への切り替え誤りが生じない。
請求項１６に係る発明は、第２半導体素子の回路に故障等がある場合でも第２の容量素子により第３半導体素子を非導通にでき、突入電流を防止できるため信頼性が向上する。さらに４つの接点を有するコネクタを使用することにより、突入電流防止回路を負荷側に内蔵でき、また、突入電流防止回路を外部のコンデンサ回路側に内蔵できる。
請求項１７に係る発明は、請求項１６に係る発明に加え第２の容量素子が充電され端子電位が上昇することにより、第３半導体素子を非導通から導通に遷移させ、負荷に通常電流を供給できる。
請求項１８に係る発明は、第２半導体素子が導通することにより第３半導体素子を非導通とし突入電流を防止できる。さらに４つの接点を有するコネクタを使用することにより、突入電流防止回路を負荷側に内蔵でき、また、突入電流防止回路を外部のコンデンサ回路側に内蔵できる。
請求項１９に係る発明は、請求項１８に係る発明に加え外部のコンデンサが充電され突入電流が流れない状態を外部のコンデンサ電位により検出し確実に突入電流を防止したうえ、第２の容量素子の充電による一定の期間を経過して第３半導体素子を導通させ負荷に通常電流を供給する。したがって、突入電流の終了を代用特性により判定することなく直接的に判定するため、第３半導体素子を非導通から導通への切り替え誤りが生じない。
請求項２０に係る発明は、請求項１２、１４又は１５のいずれかの発明に加え第４半導体素子の導通による急速な容量素子の電荷の放電により第３半導体素子を直ちに非導通に遷移できるため、極めて迅速な活線挿抜が可能となる。
請求項２１に係る発明は、請求項１〜２０のいずれかの発明に加え第２の定電圧素子により、第１制御端と略同電位である第３制御端の電位を適正に保持する。
請求項２２に係る発明は、請求項１〜２０のいずれかの発明に加え第８抵抗素子により、第１制御端と略同電位である第３制御端の電位を適正に保持する。
請求項２３に係る発明は、請求項２、４、５、１２、１４又は１５のいずれかの発明に加え整流素子と第５抵抗素子により容量素子の電荷を迅速に放電することにより、第３半導体素子を非導通とし負荷の接続をより迅速にできる。
請求項２４に係る発明は、請求項７、９、１７又は１９のいずれかの発明に加え整流素子と第５抵抗素子により第２の容量素子の電荷を迅速に放電することにより、第３半導体素子を非導通とし負荷の接続をより迅速にできる。
請求項２５に係る発明は、請求項１〜２４のいずれかの発明に加え前記定電圧素子を外しこの電流路を双方向導通とし前記外部のコンデンサと前記第４抵抗素子を接続する電流路の電位を第６抵抗素子の一端に伝達し該第６抵抗素子の他端の電位を、一端に接地電位が与えられた第７抵抗素子の他端に伝達し該電位を前記第２制御端に、該第６及び第７抵抗素子の抵抗分圧により印加することにより、前記第２半導体素子の導通、非導通を制御することができる。
【発明を実施するための最良の形態】
【０００９】
（１）第１の実施の形態
（１−１）装置（回路）構成
図１において破線で囲まれた突入電流防止装置Ａｐｐ１は、本発明による第１の実施の形態を示す構成図である。
【００１０】
突入電流防止装置Ａｐｐ１には、破線で囲まれたコネクタＣｎ及びコネクタＣｎｏが備えられる。突入電流防止装置Ａｐｐ１の左の回路側のコネクタＣｎは接点Ｃｎ１、Ｃｎ２及びＣｎ３を備える。負荷側のコネクタＣｎｏは、接点Ｃｎｏ１、Ｃｎｏ２及びＣｎｏ３を備え接点Ｃｎｏ１とＣｎｏ２は接続されている。破線で囲まれた外部の負荷Ｌｏはサーバ等の負荷であり実負荷にコンデンサＣが並列接続されている。または、外部の負荷Ｌｏは単にコンデンサＣを主体とした回路で、負荷は単なる抵抗素子のこともある。この場合抵抗素子はコンデンサＣの放電用である。外部の負荷Ｌｏは突入電流防止装置外のものであり、コネクタＣｎｏに接続され接点Ｃｎｏ１と接点Ｃｎｏ３により給電される。
本発明の突入電流防止装置Ａｐｐ１は、コネクタＣｎ及びコネクタＣｎｏを備え、これにより外部の負荷Ｌｏ（以下単に負荷Ｌｏと称す。）と接続される。入力端１、２間には直流電源が接続される。入力端１は正電位であり、入力端２は非接地の負電位または接地電位である。ただし、以下の説明においては単に接地電位という（他の実施の形態も同様）コネクタＣｎの接点Ｃｎ１は入力端１であり負荷Ｌｏに正電位を印加する。接点Ｃｎ２は接点Ｃｎｏ１及び接点Ｃｎｏ２により接点Ｃｎ１の電位を突入電流防止装置Ａｐｐ１内の突入電流防止回路に動作電源を供給する。接点Ｃｎ３及び接点Ｃｎｏ３は負荷電流路の戻り部である。コネクタＣｎとコネクタＣｎｏが接続されると、接点Ｃｎ１とＣｎｏ１、接点Ｃｎ２とＣｎｏ２、接点Ｃｎ３と接点Ｃｎｏ３がそれぞれ接続される。なお、突入電流防止装置Ａｐｐ１内のコネクタＣｎ及びコネクタＣｎｏを除いた部分を突入電流防止回路と称す（他の実施の形態の図においても同様）。
【００１１】
突入電流防止回路は、半導体素子Ｑ１（ＰＮＰバイポーラトランジスタ）、Ｑ２（ＮＰＮバイポーラトランジスタ）及びＱ３（ＮチャネルＦＥＴ（電界効果トランジスタ））を有し、Ｑ１、Ｑ２が制御回路を構成し、Ｑ３が負荷電流路を構成する。半導体素子Ｑ１のベースＢ１には一端が接点Ｃｎ２に接続された抵抗素子Ｒ１の他端、アノードが接地された定電圧素子Ｚｅ１（ツェナーダイオード）のカソード、他端が接地された容量素子Ｃｏ１（コンデンサ）の一端が接続される。半導体素子Ｑ１のコレクタＣ１には一端が接地された抵抗素子Ｒ２の他端、半導体素子Ｑ３のゲートＧが接続される。半導体素子Ｑ１のエミッタＥ１には一端が接点Ｃｎ２に接続された抵抗素子Ｒ３の他端、半導体素子Ｑ２のコレクタＣ２が接続される。
【００１２】
半導体素子Ｑ２のベースＢ２には定電圧素子Ｚｅ２のアノードが接続され、半導体素子Ｑ２のベースＢ２、エミッタＥ２間には抵抗素子Ｒ４が接続され、エミッタは接地される。半導体素子Ｑ２のコレクタＣ２は半導体素子Ｑ１のエミッタＥ１が接続される。
定電圧素子Ｚｅ２のカソードには、一端が半導体素子Ｑ３のドレインＤに接続された抵抗素子Ｒ５の他端が接続される。半導体素子Ｑ３のドレインＤは接点Ｃｎ３に接続され、半導体素子Ｑ３のソースＳは接地（入力端２に接続）され、半導体素子Ｑ３のソースＳ、ドレインＤ間には突入電流防止時の半導体素子Ｑ３をバイパス電流路となる抵抗素子Ｒ６が接続される。
【００１３】
半導体素子Ｑ２は、バイポーラトランジスタの例を示したが、ＦＥＴ（電界効果トランジスタ）でもよい。この場合、ベースはゲート、エミッタはソース、コレクタはドレインにそれぞれ対応する。半導体素子Ｑ３はＰチャネルＦＥＴでもよい。入力端１を正電位としたが負電位としてもよい。このとき半導体素子Ｑ１、Ｑ２、Ｑ３、定電圧素子Ｚｅ１、Ｚｅ２は極性を逆にする。これらは、他の実施の形態でも同様である。
【００１４】
（１−２）回路動作
図１を参照して本発明の突入電流防止装置Ａｐｐ１の動作を説明する。入力端１に正電位の直流電圧が入力され、入力端２には負極性の電圧（接地電位）が入力されている。突入電流防止装置Ａｐｐ１にコネクタＣｎｏが接続されないときは、突入電流防止回路（以下、単に回路と称す場合がある。他の実施の形態も同様）には電圧が供給されないため、回路動作は発生しない。したがって、容量素子Ｃｏ１には電荷が蓄積されていない。また、負荷にも電流が供給されない。
【００１５】
コネクタＣｎにコネクタＣｎｏが接続され負荷Ｌｏに入力端１、２間の電圧が印加されると、接点Ｃｎ１の電位により負荷Ｌｏに存在するコンデンサＣに充電が開始される。この充電電流路は、半導体素子Ｑ３が非導通（説明は後述する。）であるから、入力端１→接点Ｃｎ１→接点Ｃｎｏ１→コンデンサＣ→接点Ｃｎｏ３→接点Ｃｎ３→抵抗素子Ｒ６→入力端２である。このとき、接点Ｃｎ１と接点Ｃｎ２が同電位となるため、同時に、容量素子Ｃｏ１にも充電が開始される。この充電電流路は、入力端１→接点Ｃｎ１→接点Ｃｎｏ１→接点Ｃｎｏ２→接点Ｃｎ２→抵抗素子Ｒ１→容量素子Ｃｏ１→入力端２である。
【００１６】
コンデンサＣを充電する電流は、適宜の抵抗値を有する抵抗素子Ｒ６により制限され突入電流を防止する。なお、このときの充電時定数τは、τ＝ｃ・ｒ６（ｃはコンデンサＣの容量、ｒ６は抵抗素子Ｒ６の抵抗値）である。コンデンサＣを充電する初期では、接点Ｃｎ３の電位は入力端１の電位に近く高いため、抵抗素子Ｒ５の左端（図１を正視）の電位も高く、定電圧素子Ｚｅ２のツェナー電圧を超過するため半導体素子Ｑ２のベースＢ２に電流が流れ半導体素子Ｑ２は導通する。したがって、半導体素子Ｑ２のコレクタＣ２の電位は、ほぼ接地電位となりこの電位と共通の半導体素子Ｑ１のエミッタＥ１電位も同様である。したがって、半導体素子Ｑ１のエミッタ電位と同電位である半導体素子Ｑ１のコレクタＣ１の電位も、負電位であるほぼ接地電位（以下単に接地電位とする。）であり、この電位を受ける半導体素子Ｑ３のゲートＧの電位では、半導体素子Ｑ３は導通しない。このため、コンデンサＣは抵抗素子Ｒ６のみの電流路（抵抗素子Ｒ５を通る電流路は無視）しか有しない。このため突入電流が防止される。別の観点からみると、半導体素子Ｑ１のベースＢ１は、容量素子Ｃｏ１の一端に接続され、まだ、容量素子Ｃｏ１が充電されている初期であり、容量素子Ｃｏ１の一端の電位が接地電位に近いため、半導体素子Ｑ１のベース電位も接地電位であり、したがって、半導体素子Ｑ１のコレクタ電位も同様である。このため、半導体素子Ｑ３のゲート電位も接地電位であり、半導体素子Ｑ３は非導通である。ここでの、コンデンサＣの電流路が抵抗素子Ｒ６のみの期間を特許請求の範囲では、第２の所定の期間と言う。この期間は定電圧素子Ｚｅ２のツェナー電圧、時定数τ等により変動する
【００１７】
コンデンサＣの充電時間が経過すると、コンデンサＣの負極電位は接地電位に近づく。したがって、抵抗素子Ｒ５の右端（図１を正視）の電位も同様となり、抵抗素子Ｒ５の左端の電位が定電圧素子Ｚｅ２のツェナー電圧を下回ると定電圧素子Ｚｅ２に電流が流れなくなる。このため、半導体素子Ｑ２のベース電流が遮断される。半導体素子Ｑ２は非導通となりＱ２のコレクタ電位が上昇し共通電位である半導体素子Ｑ１のエミッタ電位も上昇する。半導体素子Ｑ１のコレクタ電位もＱ１のエミッタ電位と略同一である。コンデンサＣの負極電位が接地電位に近づくということは、コンデンサＣが充分充電され突入電流が流れない状態である。
【００１８】
コンデンサＣの充電開始とともに突入電流防止回路の容量素子Ｃｏ１も抵抗素子Ｒ１を介して充電が開始される。このときの充電時定数τ1は、τ1＝ｃｏ１・ｒ１（ｃｏ１は容量素子Ｃｏ１の容量、ｒ１は抵抗素子Ｒ１の抵抗値）である。時定数τとτ1の大小関係にもよるが、半導体素子Ｑ２のベース電流が遮断されたとき、半導体素子Ｑ１のベース電位（＝容量素子Ｃｏ１の正極電位）が半導体素子Ｑ３を導通とするＱ３のゲート電位まで容量素子Ｃｏ１が充電されていれば、直ちに半導体素子Ｑ３のドレインＤ、ソースＳ間に電流が流れ突入電流防止期間が終了する（半導体素子Ｑ１のコレクタ電位＝Ｑ１のエミッタ電位＝Ｑ１のベース電位＋略0.6Ｖ。Ｑ１のベース電位≒Ｑ１のコレクタ電位）。一方、容量素子Ｃｏ１が充分充電されていなく容量素子Ｃｏ１の一端の電位により半導体素子Ｑ３を導通状態にできなければ、まだ突入電流防止期間となる。この期間も特許請求の範囲では、第２の所定の期間と言う。すなわち、半導体素子Ｑ２が非導通となっても、半導体素子Ｑ１のベース電位が上昇していないと半導体素子Ｑ３を導通させることができないため。
【００１９】
半導体素子Ｑ１のベース電位が上記の電位に満たない場合、容量素子Ｃｏ１の所要充電時間が経過して半導体素子Ｑ１のベース電位が半導体素子Ｑ３のゲート電位によりＱ３を導通する電位に達したとき突入電流防止期間が終了する。すなわち、半導体素子Ｑ２が非導通して直ちに突入電流防止期間が終了する場合と、半導体素子Ｑ２が非導通して所定の時間を経て突入電流防止期間が終了する場合の２通りの設定が可能である。コンデンサＣに電流が流れ始めてからのこの両期間も特許請求の範囲では、第２の所定の期間と言う。
【００２０】
以上は、半導体素子Ｑ２の部分回路が正常な場合の回路動作である。半導体素子Ｑ２の部分回路に異常が発生し半導体素子Ｑ２が非導通である場合、上記の回路動作は実行されない。このとき半導体素子Ｑ１が突入電流防止動作を行なう。上記と同様にコネクタＣｎとコネクタＣｎｏが接続されたとき、抵抗素子Ｒ１を介して容量素子Ｃｏ１の充電が開始される。この初期において、容量素子Ｃｏ１の正極電位（＝半導体素子Ｑ１のベース電位）は接地電位付近であり低電位である。したがって、半導体素子Ｑ１のエミッタ、コレクタ電位も接地電位付近であり、このコレクタ電位を受ける半導体素子Ｑ３のゲート電位では、半導体素子Ｑ３は非導通でありコンデンサＣを充電する電流路は抵抗素子Ｒ６のみであり突入電流が防止される。この場合の回路動作も、容量素子Ｃｏ１が充電されて半導体素子Ｑ１のベース電位を上昇させることで第３半導体素子のゲート電位を上昇させ、半導体素子Ｑ３を導通とすることができ突入電流防止期間が終了する。この期間を特許請求の範囲で言う第１の所定の期間という。
【００２１】
以上のように、二重に突入電流防止動作が行なわれるため信頼性の向上となる。なお図１における定電圧素子Ｚｅ１は、突入電流防止動作には直接関係しないが、半導体素子Ｑ１のベース電位と略同電位である半導体素子Ｑ３のゲート電位を適正な電位に保持することを目的とする（半導体素子Ｑ１、Ｑ２の耐圧保護用でもある。）。抵抗素子Ｒ５は半導体素子Ｑ２のベース電流制限用であり、抵抗素子Ｒ４はベース接地抵抗であり、ベースが開放されることを防ぐ。
【００２２】
（２）第２の実施の形態
（２−１）装置（回路）構成
図２において破線で囲まれた突入電流防止装置Ａｐｐ２は、本発明による第２の実施の形態を示す構成図である。第１の実施の形態の図１に、破線で囲まれた放電回路Ｐｄｃに示すとおりダイオードＤ及び抵抗素子Ｒ７を付加し、ダイオードＤのアノードが半導体素子Ｑ１のベースＢ１に接続されカソードが接点Ｃｎ２に接続される。抵抗素子Ｒ７は一端が接点Ｃｎ２に接続され他端が接地される。すなわち、ダイオードＤのアノードが容量素子Ｃｏ１の正極に接続され、カソードが抵抗素子Ｒ７に接続される。これ以外の部分は、図１と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。
【００２３】
（２−２）回路動作
図２を参照して本発明の突入電流防止装置Ａｐｐ２の動作を説明する。突入電流防止動作については、第１の実施の形態の図１と同様であり同一の動作部分については説明を省略する。
相違する点は、コネクタＣｎとコネクタＣｎｏを非接続とし負荷を直流電源から切り離したとき、ダイオードＤ及び抵抗素子Ｒ７は、容量素子Ｃｏ１に充電された電荷を放電する。この放電電流路は、容量素子Ｃｏ１の正極→ダイオードＤのアノード→ダイオードＤのカソード→抵抗素子Ｒ７の上端（図２を正視）抵抗素子Ｒ７の下端→容量素子Ｃｏ１の負極である。
容量素子Ｃｏ１の電荷を強制放電することにより、迅速に、半導体素子Ｑ３を導通状態から完全非導通状態とし、次にコネクタＣｎとコネクタＣｎｏを接続し負荷を直流電源に接続したときの突入電流を防止する。すなわち、迅速な活線挿抜が可能である。
【００２４】
（３）第３の実施の形態
（３−１）装置（回路）構成
図３において破線で囲まれた突入電流防止装置Ａｐｐ３は、本発明による第３の実施の形態を示す構成図である。第２の実施の形態の図２における容量素子Ｃｏ１を外し容量素子Ｃｏ２（コンデンサであり、一般的には容量素子Ｃｏ１より容量は大を選択する。）を半導体素子Ｑ１のエミッタＥ１と半導体素子Ｑ２のコレクタＣ２の接続点と接地間に挿入している。なお、容量素子Ｃｏ２の放電用ダイオードＤは図２のものとはアノードの接続位置は相違するが容量素子Ｃｏ２の電荷を放電させるための目的・構成は同様であり、アノードを容量素子Ｃｏ２の正極に接続されカソードを抵抗素子Ｒ７に接続される。このような構成は図２のものと同様であり同一符号を付している。ダイオードＤのアノードは半導体素子Ｑ１のエミッタＥ１と半導体素子Ｑ２のコレクタＣ２の接続点（＝容量素子Ｃｏ２の正極）に接続され、カソードは接点Ｃｎ２（＝抵抗素子Ｒ７の上端）に接続される。これ以外の部分は、図２と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。
【００２５】
（３−２）回路動作
図３を参照して本発明の突入電流防止装置Ａｐｐ３の動作を説明する。第２の実施の形態の説明において第１の実施の形態である図１の回路動作に共通する部分がほとんどであり同一の動作部分については説明を省略したが、本回路においても第１の実施の形態である図１の回路動作に共通する部分が多く重複部分は説明を省略する。
図３においてコネクタＣｎとコネクタＣｎｏを接続すると、コンデンサＣに電流が流れる。
【００２６】
半導体素子Ｑ２の回路が正常の場合、第１の実施の形態で説明したとおり、コンデンサＣを充電する初期では、半導体素子Ｑ２のベース電流が流れるため、半導体素子Ｑ２のコレクタ電位がほぼ接地電位であり容量素子Ｃｏ２には電流が流れず充電されない。また、半導体素子Ｑ１のエミッタＥ１も半導体素子Ｑ２のコレクタ電位と同電位であり、ほぼ接地電位となる。このため、半導体素子Ｑ３は非導通でコンデンサＣの充電電流路は抵抗素子Ｒ６のみであり突入電流が防止される。
【００２７】
次に、第１の実施の形態で説明したとおり、コンデンサＣの負極電位が次第に低下し、半導体素子Ｑ２のベース電流が遮断されると半導体素子Ｑ２が非導通となり、半導体素子Ｑ２による容量素子Ｃｏ２のバイパス電流路が遮断され、抵抗素子Ｒ３を介して容量素子Ｃｏ２の充電が開始される。容量素子Ｃｏ２は、時定数τ2＝ｃｏ２・ｒ３（ｃｏ２は容量素子Ｃｏ２の容量、ｒ３は抵抗素子Ｒ３の抵抗値）で充電されることになる。容量素子Ｃｏ２が充電されることにより半導体素子Ｑ１のエミッタ電位が上昇し、第１の実施の形態で説明したとおり、半導体素子Ｑ３が導通し正常電流を負荷に供給し、突入電流防止期間が終了する。コネクタＣｎとコネクタＣｎｏが接続されから突入電流防止期間が終了するまでの期間が特許請求の範囲で言う第４の所定の期間である。
【００２８】
別の動作としては、半導体素子Ｑ２の回路が異常でＱ２が非導通の場合、半導体素子Ｑ２による容量素子Ｃｏ２のバイパス電流路が遮断されているため、コネクタＣｎとコネクタＣｎｏを接続した初期から、容量素子Ｃｏ２が時定数τ2により充電される。τ2＝ｃｏ２・ｒ３、ｃｏ２は容量素子Ｃｏ２の容量、ｒ３は抵抗素子Ｒ３の抵抗値。容量素子Ｃｏ２が充電されることにより半導体素子Ｑ１のエミッタ電位が上昇し、半導体素子Ｑ３が導通し正常電流を負荷に供給し、突入電流防止期間が終了する。この期間が特許請求の範囲で言う第３の所定の期間である。図３において、コネクタＣｎとコネクタＣｎｏが非接続のとき第２の実施の形態である図２と同様に、ダイオードＤと抵抗素子Ｒ７により容量素子Ｃｏ２の電荷を放電する。なお、抵抗素子Ｒ３も抵抗素子Ｒ７により容量素子Ｃｏ２の電荷を放電するが無視できる程度である。
【００２９】
（４）第１の実施の形態の変形形態１
（４−１）装置（回路）構成
図４において破線で囲まれた突入電流防止装置Ａｐｐ４は、本発明による第１の実施の形態の変形形態１を示す構成図である。第１の実施の形態である図１と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。図１との相違点は、図１における定電圧素子Ｚｅ１が抵抗素子Ｒ８に置き換えられている点である。図４に示す抵抗素子Ｒ１とＲ８は、分圧により接点Ｃｎ２の電位を分圧し半導体素子Ｑ１のベースＢ１に印加する。
【００３０】
（４−２）回路動作
図４を参照して本発明の突入電流防止装置Ａｐｐ４の動作を説明する。ただし、相違する点のみを説明し第１の実施の形態である図１と共通する回路動作は説明を省略する。接点Ｃｎ２の電位Ｖは分圧され半導体素子Ｑ１のベースＢ１に電位Ｖｂ１として印加される。Ｖｂ１＝Ｖ・ｒ８／（ｒ１＋ｒ８）である。ｒ８は抵抗素子Ｒ８の抵抗値、ｒ１は抵抗素子Ｒ１の抵抗値である。この分圧により、半導体素子Ｑ１のベース電位を制限し、半導体素子Ｑ３のゲート電位を適正に保持する（半導体素子Ｑ１、Ｑ２の耐圧保護用でもある。）。なお、抵抗素子Ｒ８は容量素子Ｃｏ１の電荷を放電する役割も果たす。
【００３１】
（５）第２の実施の形態の変形形態１
（５−１）装置（回路）構成
図５において破線で囲まれた突入電流防止装置Ａｐｐ５は、本発明による第２の実施の形態の変形形態１を示す構成図である。第２の実施の形態である図２と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。図２との相違点は、図２における定電圧素子Ｚｅ１が抵抗素子Ｒ８（図４と同一の抵抗素子であり同一の符号を付す。）に置き換えられている点である。図５に示す抵抗素子Ｒ１とＲ８は、分圧により接点Ｃｎ２の電位を分圧し半導体素子Ｑ１のベースＢ１に印加する。
【００３２】
（５−２）回路動作
図５を参照して本発明の突入電流防止装置Ａｐｐ５の動作を説明する。ただし、相違する点のみを説明し第２の実施の形態である図２と共通する回路動作は説明を省略する。接点Ｃｎ２の電位Ｖは分圧され半導体素子Ｑ１のベースＢ１に電位Ｖｂ１として印加される。Ｖｂ１＝Ｖ・ｒ８／（ｒ１＋ｒ８）である。ｒ８は抵抗素子Ｒ８の抵抗値、ｒ１は抵抗素子Ｒ１の抵抗値である。この分圧により、半導体素子Ｑ１のベース電位を制限し、半導体素子Ｑ３のゲート電位を適正に保持する（半導体素子Ｑ１、Ｑ２の耐圧保護用でもある。）。なお、抵抗素子Ｒ８は容量素子Ｃｏ１の電荷を放電する役割も果たすが、ダイオードＤと抵抗素子Ｒ７の回路は放電時間を短縮するためにも有用である。
【００３３】
（６）第３の実施の形態の変形形態１
（６−１）装置（回路）構成
図６において破線で囲まれた突入電流防止装置Ａｐｐ６は、本発明による第３の実施の形態の変形形態１を示す構成図である。第３の実施の形態である図３と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。図３との相違点は、図３における定電圧素子Ｚｅ１が抵抗素子Ｒ８（図４と同一の抵抗素子であり同一の符号を付す。）に置き換えられている点である。図６に示す抵抗素子Ｒ１とＲ８は、分圧により接点Ｃｎ２の電位を分圧し半導体素子Ｑ１のベースＢ１に印加する。
【００３４】
（６−２）回路動作
図６を参照して本発明の突入電流防止装置Ａｐｐ６の動作を説明する。ただし、相違する点のみを説明し第３の実施の形態である図３と共通する回路動作は説明を省略する。接点Ｃｎ２の電位Ｖは分圧され半導体素子Ｑ１のベースＢ１に電位Ｖｂ１として印加される。Ｖｂ１＝Ｖ・ｒ８／（ｒ１＋ｒ８）である。ｒ８は抵抗素子Ｒ８の抵抗値、ｒ１は抵抗素子Ｒ１の抵抗値である。この分圧により、半導体素子Ｑ１のベース電位を制限し、半導体素子Ｑ３のゲート電位を適正に保持する（半導体素子Ｑ１、Ｑ２の耐圧保護用でもある。）。なお、抵抗素子Ｒ３は容量素子Ｃｏ２の電荷を放電する役割も果たすが、ダイオードＤと抵抗素子Ｒ７の回路は放電時間を短縮するためにも有用である。
【００３５】
（７）第１の実施の形態の変形形態２
（７−１）装置（回路）構成
図７において破線で囲まれた突入電流防止装置Ａｐｐ７は、本発明による第１の実施の形態の変形形態２を示す構成図である。第１の実施の形態である図１と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。図１との相違点は、図１における定電圧素子Ｚｅ２が外されスルー状態とし、抵抗素子Ｒ５の左端（図７を正視）に、一端が接地された抵抗素子Ｒ９の他端が接続されている点である。図７に示す抵抗素子Ｒ５とＲ９は、分圧により接点Ｃｎ３の電位（＝負荷のコンデンサＣの負極電位）を分圧し半導体素子Ｑ２のベースＢ２に印加する。
【００３６】
（７−２）回路動作
図７を参照して本発明の突入電流防止装置Ａｐｐ７の動作を説明する。ただし、相違する点のみを説明し第１の実施の形態である図１と共通する回路動作は説明を省略する。本回路においては、図１におけるコンデンサＣの負極電位の低下を定電圧素子Ｚｅ２を使用して検出し半導体素子Ｑ２のベース電流を遮断することに替えて、コンデンサＣの負極電位を抵抗素子Ｒ５とＲ９の分圧により、この分圧電位を半導体素子Ｑ２のベース電流が流れる0.6Ｖ付近を超えて印加する。負荷のコンデンサＣに電流が流れ始めた初期においてコンデンサＣの負極電位は入力端１の電位Ｖに近く、このとき分圧された電位Ｖｄｉは、Ｖｄｉ≒Ｖ・ｒ９／（ｒ５＋ｒ９）≧０．６Ｖであれば半導体素子Ｑ２は導通する。確実に導通させるため、Ｖｄｉ＞０．６ＶとするがコンデンサＣの負極電位が低下し突入電流が発生しない状態となったとき、Ｖｄｉ＜０．６Ｖとなるように、抵抗素子Ｒ５及びＲ９の抵抗値（それぞれ、ｒ５及びｒ９）を設定する。したがって、突入電流が発生しない状態で、半導体素子Ｑ２を非導通とし、第１の実施の形態である図１の回路動作と同様になる。
【００３７】
（８）第２の実施の形態の変形形態２
（８−１）装置（回路）構成
図８において破線で囲まれた突入電流防止装置Ａｐｐ８は、本発明による第２の実施の形態の変形形態２を示す構成図である。第２の実施の形態である図２と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。図２との相違点は、図２における定電圧素子Ｚｅ２が外されスルー状態とし、抵抗素子Ｒ５の左端（図８を正視）に、一端が接地された抵抗素子Ｒ９の他端が接続されている点である。図８に示す抵抗素子Ｒ５とＲ９は、分圧により接点Ｃｎ３の電位（＝コンデンサＣの負極電位）を分圧し半導体素子Ｑ２のベースＢ２に印加する。
【００３８】
（８−２）回路動作
図８を参照して本発明の突入電流防止装置Ａｐｐ８の動作を説明する。ただし、相違する点のみを説明し第２の実施の形態である図２と共通する回路動作は説明を省略する。本回路においては、図２におけるコンデンサＣの負極電位の低下を定電圧素子Ｚｅ２を使用して検出し半導体素子Ｑ２のベース電流を遮断することに替えて、負荷のコンデンサＣの負極電位を抵抗素子Ｒ５とＲ９の分圧により、この分圧電位を半導体素子Ｑ２のベース電流が流れる0.6Ｖ付近を超えて印加する。負荷のコンデンサＣに電流が流れ始めた初期においてコンデンサＣの負極電位は入力端１の電位Ｖに近く、このとき分圧された電位Ｖｄｉは、Ｖｄｉ≒Ｖ・ｒ９／（ｒ５＋ｒ９）≧０．６Ｖであれば半導体素子Ｑ２は導通する。確実に導通させるため、Ｖｄｉ＞０．６ＶとするがコンデンサＣの負極電位が低下し突入電流が発生しない状態になったとき、Ｖｄｉ＜０．６Ｖとなるように、抵抗素子Ｒ５及びＲ９の抵抗値（それぞれ、ｒ５及びｒ９）を設定する。したがって、突入電流が発生しない状態で、半導体素子Ｑ２を非導通とし、第２の実施の形態である図２の回路動作と同様になる。
【００３９】
（９）第３の実施の形態の変形形態２
（９−１）装置（回路）構成
図９において破線で囲まれた突入電流防止装置Ａｐｐ９は、本発明による第３の実施の形態の変形形態２を示す構成図である。第３の実施の形態である図３と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。図３との相違点は、図３における定電圧素子Ｚｅ２が外されスルー状態とし、抵抗素子Ｒ５の左端（図９を正視）に、一端が接地された抵抗素子Ｒ９の他端が接続されている点である。図９に示す抵抗素子Ｒ５とＲ９は、分圧により接点Ｃｎ３の電位（＝コンデンサＣの負極電位）を分圧し半導体素子Ｑ２のベースＢ２に印加する。
【００４０】
（９−２）回路動作
図９を参照して本発明の突入電流防止装置Ａｐｐ９の動作を説明する。ただし、相違する点のみを説明し第３の実施の形態である図３と共通する回路動作は説明を省略する。本回路においては、図３におけるコンデンサＣの負極電位の低下を定電圧素子Ｚｅ２を使用して検出し半導体素子Ｑ２のベース電流を遮断することに替えて、コンデンサＣの負極電位を抵抗素子Ｒ５とＲ９の分圧により、この分圧電位を半導体素子Ｑ２のベース電流が流れる0.6Ｖ付近を超えて印加する。コンデンサＣに電流が流れ始めた初期において負荷のコンデンサＣの負極電位は入力端１の電位Ｖに近く、このとき分圧された電位Ｖｄｉは、Ｖｄｉ≒Ｖ・ｒ９／（ｒ５＋ｒ９）≧０．６Ｖであれば半導体素子Ｑ２は導通する。確実に導通させるため、Ｖｄｉ＞０．６Ｖとするがコンデンサの負極電位が低下し突入電流が発生しない状態となったとき、Ｖｄｉ＜０．６Ｖとなるように、抵抗素子Ｒ５及びＲ９の抵抗値（それぞれ、ｒ５及びｒ９）を設定する。したがって、突入電流が発生しない状態で、半導体素子Ｑ２を非導通とし、第３の実施の形態である図３の回路動作と同様になる。
【００４１】
（１０）第４の実施の形態
（１０−１）装置（回路）構成
図１０において破線で囲まれた突入電流防止装置Ａｐｐ１０は、本発明による第４の実施の形態を示す構成図である。図１０において破線で囲まれた放電回路Ａｄｃ以外は、第１の実施の形態である図１と同一であり、同一構成の各素子等は同一符号を付し説明を省略する。図１と相違するところは、破線で囲まれた放電回路Ａｄｃが付加された点である。放電回路Ａｄｃは、半導体素子Ｑ４（ＰＮＰバイポーラトランジスタ）、ダイオードＤ２、抵抗素子Ｒ１１、Ｒ１２及びＲ７２を備える。
【００４２】
半導体素子Ｑ４のベースＢ４にはダイオードＤ２のアノード、抵抗素子Ｒ１１の一端及び抵抗素子Ｒ１２の一端が接続され、半導体素子Ｑ４のエミッタＥ４には半導体素子Ｑ１のベースＢ１、定電圧素子Ｚｅ１のカソード、容量素子Ｃｏ１の一端及び抵抗素子Ｒ１２の他端が接続され、半導体素子Ｑ４のコレクタＣ４は接地される。抵抗素子Ｒ１１の他端、ダイオードＤ２のカソード、一端が接地された抵抗素子Ｒ７２の他端が接点Ｃｎ２に接続される。
【００４３】
（１０−２）回路動作
図１０を参照して本発明の突入電流防止装置Ａｐｐ１０の動作を説明する。ただし、第１の実施の形態である図１と相違する点のみを説明し第１の実施の形態である図１と共通する回路動作は説明を省略する。
【００４４】
放電回路Ａｄｃは、第１の実施の形態とはまた別の既説明である第２の実施の形態である図２に存在する破線で囲まれた放電回路Ｐｄｃより急速に容量素子Ｃｏ１の電荷を放電することができる。コネクタＣｎとコネクタＣｎｏが非接続となったとき、半導体素子Ｑ４のベースＢ４はダイオードＤ２と抵抗素子Ｒ７２により接地され、半導体素子Ｑ４のエミッタはコンデンサＣｏ１の正電位が印加されているため、半導体素子Ｑ４のベースＢ４は順バイアスされ半導体素子Ｑ４は導通し抵抗値がほぼ‘０’となる。したがって、容量素子Ｃｏ１の電荷放電が速い。なお、コネクタＣｎとコネクタＣｎｏが接続状態のときは、半導体素子Ｑ４のベースＢ４には、接点Ｃｎ２の電位がエミッタＥ４より高く印加されるため逆バイアスであり容量素子Ｃｏ１の電荷は放電されない。
【００４５】
第１の実施の形態である図１において、コンデンサＣｏ１を充電する経路にある抵抗素子は抵抗素子Ｒ１のみであったが、本実施の形態である図１０では、抵抗素子Ｒ１１とＲ１２が直列に存在する。したがって、コンデンサＣｏ１を充電する経路は、入力端１→接点Ｃｎ１→接点Ｃｎｏ１→接点Ｃｎｏ２→接点Ｃｎ２→Ｒ１１→Ｒ１２→コンデンサＣｏ１→入力端２である。その他は図１と同一である。すなわち、本実施の形態は、第１の実施の形態に急速放電回路を付加し、または、第２の実施の形態の放電回路Ｐｄｃを放電回路Ａｄｃに変更したものである。なお、ｒ１＝ｒ１１＋ｒ１２とすれば、第１及び第２の実施の形態の充電特性と同様となる。ｒ１、ｒ１１、ｒ１２は、それぞれＲ１、Ｒ１１、Ｒ１２の抵抗素子の抵抗値である。
【００４６】
（１１）第５の実施の形態
（１１−１）装置（回路）構成
図１１において破線で囲まれた突入電流防止装置Ａｐｐ１１は、本発明による第５の実施の形態を示す構成図である。図１１は第１の実施の形態である図１と一致する部分が多く、図１における負荷Ｌｏ（コンデンサＣ及び外部の負荷）は本実施の形態である図１１においては破線で囲まれたコンデンサ回路ＣＣであるコンデンサＣと抵抗素子ＲＬで表されているが、本実施の形態における突入電流防止回路からみると内容的には同一であり、コネクタと突入電流防止回路との接続状態も図１１におけるコネクタＣｔ、Ｃｔｏが、図１におけるコネクタＣｎとコネクタＣｎｏ置き換えられ、図１における入力端１、２が備われば、図１と同一である。第５の実施の形態である図１１は、コネクタ自体と、コネクタが接続、挿入される位置が相違する。その他は第１の実施の形態である図１と突入電流防止回路動作、性能は同一である。
【００４７】
本実施の形態では相違する部分のみを説明し、第１の実施の形態である図１と同一であり、同一構成の各素子等は同一符号を付し説明を省略する。破線で囲まれ示されるコネクタＣｔとコネクタＣｔｏは４接点であり、本発明の突入電流防止回路から見て電源側に位置する。コネクタＣｔとＣｔｏが接続されると、接点Ｃｔ１と接点Ｃｔｏ１、接点Ｃｔ２と接点Ｃｔｏ２、接点Ｃｔ３と接点Ｃｔｏ３、接点Ｃｔ４と接点Ｃｔｏ４がそれぞれ接続される。接点Ｃｔ１とＣｔ２、Ｃｔｏ２とＣｔｏ３は内部配線でそれぞれ接続される。図１１においては、抵抗素子Ｒ１の一端が接点Ｃｔ３に接続される点が、図１における接点Ｃｎ２に接続される点と相違する。また、図１１における抵抗素子Ｒ３の一端が接点Ｃｔ１に接続される点が、図１における接点Ｃｎ２に接続される点と相違する。図１においては、抵抗素子Ｒ１とＲ３のそれぞれの一端が固定的に接続されているが、図１１では、コネクタＣｔとコネクタＣｔｏを非接続状態にすると抵抗素子Ｒ１とＲ３の接続状態が解除される。
【００４８】
接点Ｃｔｏ１は接点Ｃｔ１を介して入力直流電圧の正電圧を突入電流防止回路及び突入電流防止回路外コンデンサＣ（以下単にコンデンサＣと称す。他の実施の形態でも同様）に印加し、接点Ｃｔｏ４は接点Ｃｔ４を介して入力直流電圧の負電圧を突入電流防止回路及びコンデンサＣに印加する構成である。コネクタＣｔとＣｔｏが電源側にあるため、突入電流防止回路は負荷側に内蔵できる。接点Ｃｔｏ１と接点Ｃｔｏ４間には外部の直流電源が接続され、接点Ｃｔｏ１には正の電圧、接点Ｃｔｏ４には負の電圧が印加される。コンデンサ回路ＣＣは、突入電流防止装置に内蔵されるが、コンデンサ回路ＣＣの正極側は接点Ｃｔ１に接続されたままであり、コネクタを抜いても突入電流防止回路から切り離されない。コンデンサ回路ＣＣの負極側は、半導体素子Ｑ３のドレインＤ及び抵抗素子Ｒ５の一端に接続される。
【００４９】
本発明の実施の形態における、外部のコンデンサ回路ＣＣ内の抵抗素子ＲＬは、第１〜第４の実施の形態（図１〜３、図１０）での一例である負荷（サーバ等）でもよいが、単に抵抗素子でもよく、コンデンサＣの放電を担う。したがって、コンデンサＣの活線挿抜が要求される場合に適する。直流電源の線間のノイズを除去する場合等、直流電圧間にコンデンサを挿入するが、コンデンサの寿命や故障により取り替える必要がある。このとき、電源を切ることができない負荷に給電されていると、電源を生かしたままこれを行なわなければならない。比較的容量の大きいコンデンサを直流電源に接続すると大電流が流れ、機器やコンデンサの損傷が発生する。このようなコンデンサ回路、たとえば図１１のコンデンサ回路ＣＣに突入電流防止回路を内蔵し、直流電源間に抜き差しする場合に好適である。
【００５０】
（１１−２）回路動作
図１１を参照して本発明の突入電流防止装置Ａｐｐ１１の動作を説明する。ただし、第１の実施の形態である図１と相違する点のみを説明し第１の実施の形態である図１と共通する回路動作は説明を省略する。
【００５１】
コネクタＣｔとＣｔｏを接続すると、接点Ｃｔｏ１→接点Ｃｔ１→コンデンサＣ→抵抗素子Ｒ６→接点Ｃｔ４→接点Ｃｔｏ４の経路で電流が流れコンデンサＣが充電される。このとき、既説明の他の実施の形態と同様に半導体素子Ｑ３は非導通されているため突入電流が防止される。半導体素子Ｑ１及びＱ２を動作させるため抵抗素子Ｒ３には接点Ｃｔ１を介して接点Ｃｔｏ１の電位が印加される。
また、コンデンサＣｏ１を充電するための抵抗素子Ｒ１には接点Ｃｔｏ１の電位が接点Ｃｔ１、Ｃｔ２、Ｃｔｏ２及びＣｔｏ３を介して接点Ｃｔ３から印加される。コンデンサＣｏ１を充電する経路は、接点Ｃｔｏ１→Ｃｔ１→Ｃｔ２→Ｃｔｏ２→Ｃｔｏ３→Ｃｔ３→抵抗素子Ｒ１→容量素子Ｃｏ１→Ｃｔ４→Ｃｔｏ４である。本実施の形態で特徴的なところは、コネクタＣｔとＣｔｏの接点数と内部配線にある。外部の電圧ＤＣＶが印加され動作する容量素子Ｃｏ１の充電と半導体素子Ｑ１のベースＢ１の電位の上昇には（上記他の各実施の形態で既説明）、抵抗素子Ｒ１の一端は接点Ｃｔ１の電源ラインに接続されていなければならない。コネクタＣｔをコネクタＣｔｏから抜くと突入電流防止回路は電源ラインから切り離されるが、抵抗素子Ｒ１の一端がコネクタＣｔ１の電源ラインに接続されていた場合、コンデンサＣの充電電圧が抵抗素子Ｒ１の一端に印加される。これは、第１〜第４の実施の形態のように、コネクタを抜いたときコンデンサＣが突入電流防止回路から物理的に切り離される場合は、このような事象は生じない。しかしながら、本実施の形態では、突入電流防止回路はコネクタが抜かれてもコンデンサ回路ＣＣのコンデンサＣは、突入電流防止回路と接続されている。したがって、コネクタＣｔとコネクタＣｔｏの構成により抵抗素子Ｒ１の一端とコネクタＣｔ（＝コンデンサＣの正極端）を切り離すことにある。したがって、コネクタを接続したとき抵抗素子Ｒ１の一端は接点Ｃｔ１に接続され、コネクタを抜いたとき抵抗素子Ｒ１の一端と接点Ｃｔ１が切り離される構造を構成している。コンデンサＣは比較的大容量であるため、このような構成をとらないと容易に容量素子Ｃｏ１の電荷が放電されないで半導体素子Ｑ３が導通状態である。したがって、再度コネクタを挿入すると突入電流が発生する。しかしながら、本実施の形態のコネクタＣｔとＣｔｏの組み合わせでは、コネクタが挿入されたとき、抵抗素子Ｒ１の一端は接点Ｃｔ１に接続され外部の電圧が印加され、コネクタを抜くと、抵抗素子Ｒ１の一端は接点Ｃｔ１のラインから切り離されコンデンサＣの電位が印加されなくなる。これ以外は第１の実施の形態で突入電流防止回路の説明をしたとおりである。
【００５２】
（１２）第６の実施の形態
（１２−１）装置（回路）構成
図１２において破線で囲まれた突入電流防止装置Ａｐｐ１２は、本発明による第６の実施の形態を示す構成図である。図１２は、第２の実施の形態において、コネクタ自体と、コネクタの挿入位置を変更したものであり、第２の実施の形態である図２の突入電流防止回路と動作は同一である。さらに、第５の実施の形態である図１１のコネクタの配置箇所とコネクタＣｔとコネクタＣｔｏは同一である。同一構成の各素子等は同一符号を付し説明を省略する。
【００５３】
図２との相違点は、放電回路ＰｄｃとコネクタＣｔとＣｔｏの接続関係である。ダイオードＤのカソード、抵抗素子Ｒ１の一端及び抵抗素子Ｒ７の一端は接点Ｃｔ３に接続され、突入電流防止回路の接地ラインは接点Ｃｔ４に接続されている。
【００５４】
（１２−２）回路動作
図１２を参照して本発明の突入電流防止装置Ａｐｐ１２の動作を説明する。本実施の形態である図１２は、第２の実施の形態である図２の突入電流防止回路の動作と、第５の実施の形態である図１１におけるコネクタＣｔとＣｔｏの回路動作を組み合わせたものであり、コネクタＣｔとＣｔｏが接続されたとき、容量素子Ｃｏ１は接点Ｃｔ３から抵抗素子Ｒ１を通して充電され、半導体素子Ｑ１のベースＢ１の電位を上げる。第５の実施の形態との相違点は、コネクタＣｔとＣｔｏが非接触状態のとき、容量素子Ｃｏ１の電荷はダイオードＤと抵抗素子Ｒ７を通して放電される。
これ以外は、図２の突入電流防止回路と、図１１のコネクタＣｔ１とＣｔｏの回路の動作と同一であり、同一の説明を省略する。
【００５５】
（１３）第７の実施の形態
（１３−１）装置（回路）構成
図１３において破線で囲まれた突入電流防止装置Ａｐｐ１３は、本発明による第７の実施の形態を示す構成図である。図１３は、第３の実施の形態において、コネクタ自体と、コネクタの位置を変更したものであり、第３の実施の形態である図３の突入電流防止回路と動作は同一である。さらに、第５の実施の形態である図１１のコネクタの配置箇所とコネクタＣｔとコネクタＣｔｏは同一である。同一構成の各素子等は同一符号を付し説明を省略する。
【００５６】
図３との相違点は、放電回路ＰｄｃとコネクタＣｔとＣｔｏとの接続関係である。ダイオードＤのカソード、抵抗素子Ｒ１の一端及び抵抗素子Ｒ７の一端は接点Ｃｔ３に接続され、抵抗素子Ｒ３は接点Ｃｔ１に接続され、突入電流防止回路の接地ラインは接点Ｃｔ４に接続されている。
【００５７】
（１３−２）回路動作
図１３を参照して本発明の突入電流防止装置Ａｐｐ１３の動作を説明する。本実施の形態である図１３は、第３の実施の形態である図３の突入電流防止回路の動作と、第５の実施の形態である図１１におけるコネクタＣｔとＣｔｏの回路動作を組み合わせたものであり、コネクタＣｔとＣｔｏが接続されたとき、容量素子Ｃｏ２は接点Ｃｔ１から抵抗素子Ｒ３を通して充電され、半導体素子Ｑ１のエミッタＥ１の電位を上げる。また、コネクタＣｔとＣｔｏが非接触状態のとき、容量素子Ｃｏ２の電荷はダイオードＤと抵抗素子Ｒ７を通して放電される。
これ以外は、図３の突入電流防止回路と、図１１のコネクタＣｔ１とＣｔｏの回路の動作と同一であり、同一の説明を省略する。
【００５８】
（１４）第５〜７の実施の形態の変形形態１
（１４−１）装置（回路）構成
第１、２及び第３の実施の形態のそれぞれ図１，２及び図３におけるそれぞれの定電圧素子Ｚｅ１を、第１、２及び第３の実施の形態の変形形態１として、それぞれ図４、５及び図６において、それぞれ抵抗素子Ｒ８に置き換えた変形形態を既に説明したが、同様に第５〜７の実施の形態にも適用できる。すなわち、本各実施の形態における変形形態１も同様に定電圧素子Ｚｅ１を抵抗素子Ｒ８に置き換えることができる。なお、本各実施の形態の変形形態１は、それぞれ、図１１、１２及び図１３に対し、それぞれ変形形態１の部分を備える図４、５及び図６を援用し図示を省略する。
【００５９】
（１４−２）回路動作
回路動作についても、定電圧素子Ｚｅ１を抵抗素子Ｒ８に置き換えたときの動作について前記第１〜３の実施の形態の変形形態１と同様であり、それぞれ、第１の実施の形態の変形形態１は第５の実施の形態（図１１）の変形形態１に、第２の実施の形態の変形形態１は第６の実施の形態（図１２）の変形形態１に、第３の実施の形態の変形形態１は第７の実施の形態（図１３）の変形形態１に対応する。
【００６０】
第５〜７の実施の形態のそれぞれは、コネクタが入力電源側に存在し形状は第１、２及び３の実施の形態の変形形態１と相違するが、、定電圧素子Ｚｅ１を抵抗素子Ｒ８に置き換えると、それぞれ第１、２及び３の実施の形態の変形形態１と同様の突入電流防止回路動作を行なう。したがって、同一である重複した説明は省略する。また、コネクタＣｔ、Ｃｔｏの回路動作については、第５、第６及び第７の実施の形態で説明済であるため、同様に説明を省略する。
【００６１】
（１５）第５〜７の実施の形態の変形形態２
（１５−１）装置（回路）構成
第１、２及び第３の実施の形態のそれぞれ図１，２及び図３におけるそれぞれの定電圧素子Ｚｅ２が外されスルー状態とし、第１、２及び第３の実施の形態の変形形態２として、それぞれ図７、８及び図９において、それぞれの抵抗素子Ｒ５の左端（図７〜９を正視）に、一端が接地された抵抗素子Ｒ９の他端がそれぞれ接続された変形形態を既に説明したが、同様に第５〜７の実施の形態にも適用できる。すなわち、本実施の形態における変形形態２も同様に定電圧素子Ｚｅ２が外されスルー状態とし、抵抗素子Ｒ５の左端（図１１〜１３を正視）に、一端が接地された抵抗素子Ｒ９の他端がそれぞれ接続ことができる。    なお、本各実施の形態の変形形態２は、それぞれ、図１１、１２及び図１３に対し、それぞれ変形形態２の部分を備える図７、８及び図９を援用し図示を省略する。
【００６２】
（１４−２）回路動作
回路動作についても、定電圧素子Ｚｅ２が外されスルー状態とし、抵抗素子Ｒ５の左端に、一端が接地された抵抗素子Ｒ９の他端が接続されたときの動作について前記第１〜３の実施の形態の変形形態２と同様であり、それぞれ、第１の実施の形態の変形形態２は第５の実施の形態（図１１）の変形形態２に、第２の実施の形態の変形形態１は第６の実施の形態（図１２）の変形形態２に、第３の実施の形態の変形形態１は第７の実施の形態（図１３）の変形形態２に対応する。
【００６３】
第５〜７の実施の形態のそれぞれは、コネクタが入力電源側に存在し形状は第１、２及び３の実施の形態の変形形態２と相違するが、定電圧素子Ｚｅ２が外されスルー状態とし、抵抗素子Ｒ５の左端に、一端が接地された抵抗素子Ｒ９の他端が接続されたとき、それぞれ第１、２及び３の実施の形態の変形形態２と同様の突入電流防止回路動作を行なう。したがって、同一である重複した説明は省略する。また、コネクタＣｔ、Ｃｔｏの回路動作については、第５、第６及び第７の実施の形態で説明済であるため、同様に説明を省略する。
【００６４】
（１６）第８の実施の形態
（１６−１）装置（回路）構成
図１４において破線で囲まれた突入電流防止装置Ａｐｐ１４は、本発明による第８の実施の形態を示す構成図である。図１４は、第１の実施の形態である図１における突入電流防止回路、第４の実施の形態である図１０における放電回路Ａｄｃ及び第５の実施の形態である図１１におけるコネクタＣｔ、Ｃｔｏを全てを併せ持った装置である。
【００６５】
それぞれの実施の形態である図１、図１０及び図１１の装置（回路）構成は全て説明済であり、これらの図を参照すると本実施の形態である図１４を構成することができるため重複する説明は全て省略する。
【００６６】
（１６−２）回路動作
図１４を参照して本発明の突入電流防止装置Ａｐｐ１４の動作を説明する。ただし、第１の実施の形態である図１における突入電流防止回路、第４の実施の形態である図１０における放電回路Ａｄｃ及び第５の実施の形態である図１１におけるコネクタＣｔ、Ｃｔｏを全てを併せ持った装置である。したがって、回路動作もそれぞれの回路動作の説明で既に全て説明済であり、これらの動作説明を参照すると本実施の形態である図１４の回路動作が容易に理解できるため重複する説明を全て省略する。
【００６７】
（１７）第４及び第８の実施の形態の変形形態１
（１７−１）装置（回路）構成
本実施の形態の変形形態１についても、該当するそれぞれの実施の形態の変形形態１において既に全て説明済であり重複した説明を省略する。なお、本各実施の形態（第４の実施の形態（図１０）、第８の実施の形態（図１４））に変形形態１における図面（それぞれ変形形態１の部分を備える図４、５又は図６）を援用し図示を省略する。
【００６８】
（１７−２）装置（回路）動作
装置（回路）動作についても、該当するそれぞれの実施の形態及び変形形態１において既に全て説明済であり重複した説明を省略する。
【００６９】
（１８）第４及び第８の実施の形態の変形形態２
（１８−１）装置（回路）構成
本実施の形態の変形形態２についても、該当するそれぞれの実施の形態の変形形態２において既に全て説明済であり重複した説明を省略する。なお、本各実施の形態（第４の実施の形態（図１０）、第８の実施の形態（図１４））に変形形態２における図面（それぞれ変形形態２の部分を備える図７、８又は図９）を援用し図示を省略する。
【００７０】
（１８−２）装置（回路）動作
装置（回路）動作についても、該当するそれぞれの実施の形態及び変形形態２において既に全て説明済であり重複した説明を省略する。
【図面の簡単な説明】
【００７１】
【図１】は、本発明による突入電流防止装置の第１の実施の形態を示す装置（回路）図である。
【図２】は、本発明による突入電流防止装置の第２の実施の形態を示す装置（回路）図である。
【図３】は、本発明による突入電流防止装置の第３の実施の形態を示す装置（回路）図である。
【図４】は、本発明による突入電流防止装置の第１の実施の形態の変形形態１を示す装置（回路）図である。
【図５】は、本発明による突入電流防止装置の第２の実施の形態の変形形態１を示す装置（回路）図である。
【図６】は、本発明による突入電流防止装置の第３の実施の形態の変形形態１を示す装置（回路）図である。
【図７】は、本発明による突入電流防止装置の第１の実施の形態の変形形態２を示す装置（回路）図である。
【図８】は、本発明による突入電流防止装置の第２の実施の形態の変形形態２を示す装置（回路）図である。
【図９】は、本発明による突入電流防止装置の第３の実施の形態の変形形態２を示す装置（回路）図である。
【図１０】は、本発明による突入電流防止装置の第４の実施の形態を示す装置（回路）図である。
【図１１】は、本発明による突入電流防止装置の第５の実施の形態を示す装置（回路）図である。
【図１２】は、本発明による突入電流防止装置の第６の実施の形態を示す装置（回路）図である。
【図１３】は、本発明による突入電流防止装置の第７の実施の形態を示す装置（回路）図である。
【図１４】は、本発明による突入電流防止装置の第８の実施の形態を示す装置（回路）図である。
【符号の説明】
【００７２】
Ａｐｐ１〜Ａｐｐ１４          突入電流防止装置
Ｑ１〜Ｑ４                    半導体素子
Ｒ１〜Ｒ９、Ｒ１１、Ｒ１２    抵抗素子
Ｚｅ１、Ｚｅ２                定電圧素子
Ｃｏ１、Ｃｏ２                容量素子
Ｄ、Ｄ２                      ダイオード
Ｃｎ、Ｃｎｏ                  コネクタ
Ｃｎ１〜Ｃｎ３                コネクタＣｎの接点
Ｃｎｏ１〜Ｃｎｏ３            コネクタＣｎｏの接点
Ｃｔ、Ｃｔｏ                  コネクタ
Ｃｔ１〜Ｃｔ４                コネクタＣｔの接点
Ｃｔｏ１〜Ｃｔｏ４            コネクタＣｔｏの接点
Ｌｏ                          外部の負荷
ＣＣ                          外部のコンデンサ回路
Ｃ                    外部のコンデンサ（外部の負荷内、外部のコンデンサ回路内）
ＲＬ                  外部のコンデンサ回路内抵抗素子
Ａｄｃ、Ｐｄｃ        放電回路
ＤＣＶ                入力直流電圧
【図１】
2009171731.tif 000003
【図２】
2009171731.tif 000004
【図３】
2009171731.tif 000005
【図４】
2009171731.tif 000006
【図５】
2009171731.tif 000007
【図６】
2009171731.tif 000008
【図７】
2009171731.tif 000009
【図８】
2009171731.tif 000010
【図９】
2009171731.tif 000011
【図１０】
2009171731.tif 000012
【図１１】
2009171731.tif 000013
【図１２】
2009171731.tif 000014
【図１３】
2009171731.tif 000015
【図１４】
2009171731.tif 000016