(57)【要約】【課題】出力電圧に電界効果トランジスタの閾値による電圧降下が生ぜず、ＩＣカードやＲＦタグ等に搭載する場合、内部回路に対して従来以上に高い電源電圧を供給することができ、通信距離の拡大を図ることができる整流回路を提供する。【解決手段】ＮＭＯＳトランジスタ３０〜３５と容量３６、３７とで制御回路を構成し、入力端子２４が正極となり、ＮＭＯＳトランジスタ２６がＯＮ、ＮＭＯＳトランジスタ２７がＯＦＦとなるときは、ＮＭＯＳトランジスタ２６では、ゲート電圧＞ドレイン電圧となるようにし、入力端子２５が正極となり、ＮＭＯＳトランジスタ２７がＯＮ、ＮＭＯＳトランジスタ２６がＯＦＦとなるときは、ＮＭＯＳトランジスタ２７では、ゲート電圧＞ドレイン電圧となるようにし、出力電圧ＶＤＤの電圧値がアンテナ２１から供給される正弦波交流のピーク値となるようにする。【選択図】図１
2009077475.tif 000002
【特許請求の範囲】
【請求項１】
アンテナの一端が接続される第１の入力端子と、
前記アンテナの他端が接続される第２の入力端子と、
ドレインを前記第１の入力端子に接続し、ゲートを第１のノードに接続した第１の電界効果トランジスタと、
ドレインを前記第２の入力端子に接続し、ゲートを第２のノードに接続した第２の電界効果トランジスタと、
第１の電極を前記第１の電界効果トランジスタのソース、前記第２の電界効果トランジスタのソース及び出力端子に接続し、第２の電極を接地した平滑容量と、
前記第１の入力端子が正極となるときは、前記第１のノードに前記第１の入力端子の電圧よりも高い電圧を与え、前記第２のノードを接地し、前記第２の入力端子が正極となるときは、前記第２のノードに前記第２の入力端子の電圧よりも高い電圧を与え、前記第１のノードを接地する制御回路と
を有することを特徴とする整流回路。
【請求項２】
前記制御回路は、
第１の電極を前記第１の入力端子に接続し、第２の電極を第３のノードに接続した第１の容量と、
第１の電極を前記第２の入力端子に接続し、第２の電極を第４のノードに接続した第２の容量と、
ドレイン及びゲートを前記第３のノードに接続し、ソースを前記第１のノードに接続した第３の電界効果トランジスタと、
ドレイン及びゲートを前記第４のノードに接続し、ソースを前記第２のノードに接続した第４の電界効果トランジスタと、
ドレイン及びゲートを前記第１の入力端子に接続し、ソースを前記第４のノードに接続した第５の電界効果トランジスタと、
ドレイン及びゲートを前記第２の入力端子に接続し、ソースを前記第３のノードに接続した第６の電界効果トランジスタと、
ドレインを前記第１のノードに接続し、ソースを接地し、ゲートを前記第２の入力端子に接続した第７のトランジスタと、
ドレインを前記第２のノードに接続し、ソースを接地し、ゲートを前記第１の入力端子に接続した第８の電界効果トランジスタと
を有することを特徴とする請求項１に記載の整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力をリーダ・ライタから無線で供給されるＩＣカードやＲＦタグ等に搭載して好適な整流回路に関する。
【背景技術】
【０００２】
図６は従来の整流回路の一例を示す回路図であり、アンテナが接続された状態を示している。図６中、１はアンテナ、２は共振容量、３は従来の整流回路の一例であり、４、５は入力端子、６〜９はブリッジ接続されたＮＭＯＳトランジスタ、１０は平滑容量、１１は出力端子、ＶＤＤは出力端子１１に出力する出力電圧である。
【０００３】
図７は従来の整流回路３の動作波形図である。図７中、１２は入力端子４、５間の電圧変化、１３は入力端子４の電圧変化、１４は入力端子５の電圧変化を示している。本例では、入力端子４、５間にアンテナ１が接続されているので、リーダ・ライタが正弦波交流無線波を出力するときは、入力端子４、５間には、電圧波形１２で示すような、例えば、振幅ＶＰＰの正弦波交流が現れる。
【０００４】
ここで、入力端子４が正極となる場合には、図８に示すように、ＮＭＯＳトランジスタ６、９はＯＮ、ＮＭＯＳトランジスタ７、８はＯＦＦとなり、点線１５で示すように電流が流れて整流が行われる。
【０００５】
これに対して、入力端子５が正極となる場合には、図９に示すように、ＮＭＯＳトランジスタ７、８はＯＮ、ＮＭＯＳトランジスタ６、９はＯＦＦとなり、点線１６で示すように電流が流れて整流が行われる。
【０００６】
従来の整流回路３では、ＮＭＯＳトランジスタ６、７は、ダイオード接続されているので、ＮＭＯＳトランジスタ６、７の閾値をＶthとすると、出力電圧ＶＤＤは、アンテナ１から供給される正弦波交流のピーク値ＶＰＰに対して、少なくとも、ＮＭＯＳトランジスタ６、７の閾値Ｖth一段落ちの電圧ＶＰＰ−Ｖthとなる。
【特許文献１】特開２００６−１６６４１５号公報
【特許文献２】特開２００６−２６２６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、従来の整流回路３においては、出力電圧ＶＤＤは、アンテナ１から供給される正弦波交流のピーク値ＶＰＰに対して、少なくとも、ＮＭＯＳトランジスタ６、７の閾値Ｖth一段落ちの電圧ＶＰＰ−Ｖthとなるため、従来の整流回路３をＩＣカードやＲＦタグに搭載する場合には、内部回路に対して遠距離通信時に必要な動作電圧を供給することができないという問題点があった。
【０００８】
本発明は、かかる点に鑑み、出力電圧に電界効果トランジスタの閾値による電圧降下が生じないようにすることができ、ＩＣカードやＲＦタグ等に搭載する場合には、内部回路に対して従来以上に高い電源電圧を供給することができ、通信距離の拡大を図ることができるようにした整流回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の整流回路は、アンテナの一端が接続される第１の入力端子と、前記アンテナの他端が接続される第２の入力端子と、ドレインを第１の入力端子に接続し、ゲートを第１のノードに接続した第１の電界効果トランジスタと、ドレインを第２の入力端子に接続し、ゲートを第２のノードに接続した第２の電界効果トランジスタと、第１の電極を第１の電界効果トランジスタのソース、第２の電界効果トランジスタのソース及び出力端子に接続し、第２の電極を接地した平滑容量と、第１の入力端子が正極となるときは、第１のノードに第１の入力端子の電圧よりも高い電圧を与え、第２のノードを接地し、第２の入力端子が正極となるときは、第２のノードに第２の入力端子の電圧よりも高い電圧を与え、第１のノードを接地する制御回路とを有するものである。
【発明の効果】
【００１０】
本発明によれば、第１の入力端子が正極となるときは、第１のノードに第１の入力端子の電圧よりも高い電圧を与え、第２のノードを接地し、第２の入力端子が正極となるときは、第２のノードに第２の入力端子の電圧よりも高い電圧を与え、第１のノードを接地する制御回路を有している。
【００１１】
この結果、第１の入力端子が正極となるときは、第１の電界効果トランジスタは、ゲート電圧がドレイン電圧よりも高くなってＯＮとなり、第２の電界効果トランジスタはＯＦＦとなる。また、第２の入力端子が正極となるときは、第２の電界効果トランジスタは、ゲート電圧がドレイン電圧よりも高くなってＯＮとなり、第１の電界効果トランジスタはＯＦＦとなる。
【００１２】
したがって、出力電圧に電界効果トランジスタの閾値による電圧降下が生じないようにすることができ、ＩＣカードやＲＦタグ等に搭載する場合には、内部回路に対して従来以上に高い電源電圧を供給することができ、通信距離の拡大を図ることができる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の一実施形態を示す回路図である。図１中、２１はアンテナ、２２は共振容量、２３は本発明の一実施形態であり、２４、２５は入力端子、２６〜３５はＮＭＯＳトランジスタ、３６、３７は容量、３８は平滑容量、３９は出力端子である。本例では、アンテナ２１の一端は入力端子２４に接続され、アンテナ２１の他端は入力端子２５に接続され、共振容量２２は、アンテナ２１に並列接続されている。
【００１４】
ＮＭＯＳトランジスタ２６は、ドレインを入力端子２４に接続し、ゲートをノードＮ１に接続している。ＮＭＯＳトランジスタ２７は、ドレインを入力端子２５に接続し、ゲートをノードＮ２に接続している。平滑容量３８は、第１の電極をＮＭＯＳトランジスタ２６のソース、ＮＭＯＳトランジスタ２７のソース及び出力端子３９に接続し、第２の電極を接地している。
【００１５】
ＮＭＯＳトランジスタ２８は、ドレインを入力端子２４に接続し、ゲートを第２の入力端子２５に接続し、ソースを接地している。ＮＭＯＳトランジスタ２９は。ドレインを入力端子２５に接続し、ゲートを入力端子２４に接続し、ソースを接地している。
【００１６】
ＮＭＯＳトランジスタ３０は、ゲートをドレインに接続してダイオード接続とし、ドレインをノードＮ３に接続し、ソースをノードＮ１に接続している。ＮＭＯＳトランジスタ３１は、ゲートをドレインに接続してダイオード接続とし、ドレインをノードＮ４に接続し、ソースをノードＮ２に接続している。
【００１７】
ＮＭＯＳトランジスタ３２は、ゲートをドレインに接続してダイオード接続とし、ドレインを入力端子２４に接続し、ソースをノードＮ４に接続している。ＮＭＯＳトランジスタ３３は、ゲートをドレインに接続してダイオード接続とし、ドレインを入力端子２５に接続し、ソースをノードＮ３に接続している。
【００１８】
ＮＭＯＳトランジスタ３４は、ドレインをノードＮ１に接続し、ゲートを入力端子２５に接続し、ソースを接地している。ＮＭＯＳトランジスタ３５は、ドレインをノードＮ２に接続し、ゲートを入力端子２４に接続し、ソースを接地している。
【００１９】
容量３６は、第１の電極３６Ａを入力端子２４に接続し、第２の電極３６ＢをノードＮ３に接続している。容量３７は、第１の電極３７Ａを入力端子２５に接続し、第２の電極３７ＢをノードＮ４に接続している。
【００２０】
なお、本発明の一実施形態２３においては、ＮＭＯＳトランジスタ３０〜３５と、容量３６、３７とで、ＮＭＯＳトランジスタ２６、２７のＯＮ、ＯＦＦを制御する制御回路が構成されている。
【００２１】
図２は本発明の一実施形態２３の動作波形図である。図２中、４０は入力端子２４、２５間の電圧変化、４１は入力端子２４の電圧変化、４２は入力端子２５の電圧変化、４３はノードＮ１の電圧変化、４４はノードＮ２の電圧変化、４５はノードＮ３の電圧変化、４６はノードＮ４の電圧変化を示している。
【００２２】
本発明の一実施形態２３においては、入力端子２４、２５にアンテナ２１が接続されているので、リーダ・ライタが正弦波交流無線波を出力するときは、入力端子２４、２５間には、電圧波形４０で示すような、例えば、振幅をＶＰＰとする正弦波交流が現れる。
【００２３】
ここで、例えば、まず、入力端子２４が正極となり、入力端子２４の電圧が上昇すると、図３に示すように、ＮＭＯＳトランジスタ２９、３５はＯＮ、ＮＭＯＳトランジスタ２７、２８、３４はＯＦＦとなる。
【００２４】
また、この場合には、容量３６とＮＭＯＳトランジスタ３０との直列回路が微分回路として機能し、ノードＮ３及びノードＮ１の電圧も上昇するが、ノードＮ１の電圧がＶth26（ＮＭＯＳトランジスタ２６の閾値）に上昇すると、ＮＭＯＳトランジスタ２６はＯＮとなる。
【００２５】
なお、入力端子２４の電圧がＶＰＰに上昇すると、容量３６の第１の電極３６Ａの電圧もＶＰＰに上昇し、この結果、ノードＮ３の電圧はＶＰＰに上昇し、ノードＮ１の電位は、ＶＰＰ−Ｖth30（ＮＭＯＳトランジスタ３０の閾値）となる。
【００２６】
即ち、本発明の一実施形態２３においては、アンテナ２１により入力端子２４、２５間に正弦波交流が現れる場合において、まず、入力端子２４が正極となり、入力端子２４の電圧が上昇すると、点線４７に示すように電流が流れて整流が行われる。
【００２７】
また、この場合には、ＮＭＯＳトランジスタ３２はＯＮ、ＮＭＯＳトランジスタ３３はＯＦＦとなる。この結果、容量３７は、入力端子２４及びＮＭＯＳトランジスタ３２を介して充電され、ノードＮ４の電位は、ＶＰＰ−Ｖth32（ＮＭＯＳトランジスタ３２の閾値）となる。
【００２８】
次に、入力端子２４に代わり、入力端子２５が正極となり、入力端子２５の電圧が上昇すると、図４に示すように、ＮＭＯＳトランジスタ２８、３４はＯＮ、ＮＭＯＳトランジスタ２６、２９、３５はＯＦＦとなる。
【００２９】
また、この場合には、容量３７の第１の電極３７Ａの電圧も上昇するので、ノードＮ４及びノードＮ２の電圧も上昇するが、ノードＮ２の電圧がＶth27（ＮＭＯＳトランジスタ２７の閾値）に上昇すると、ＮＭＯＳトランジスタ２７はＯＮとなる。
【００３０】
なお、入力端子２５の電圧がＶＰＰに上昇すると、容量３７の第１の電極３７Ａの電圧もＶＰＰに上昇する。この結果、ノードＮ４の電位は、ＶＰＰ−Ｖth32から２ＶＰＰ−Ｖth32に上昇し、ノードＮ２の電位は、２ＶＰＰ−Ｖth32−Ｖth31に上昇する。
【００３１】
即ち、本発明の一実施形態２３においては、入力端子２４に代わり、入力端子２５が正極となり、入力端子２５の電圧が上昇すると、点線４８に示すように電流が流れて整流が行われる。
【００３２】
また、この場合には、ＮＭＯＳトランジスタ３３はＯＮ、ＮＭＯＳトランジスタ３２はＯＦＦとなる。この結果、容量３６は、入力端子２５及びＮＭＯＳトランジスタ３３を介して充電され、ノードＮ３の電位は、ＶＰＰ−Ｖth33（ＮＭＯＳトランジスタ３３の閾値）となる。
【００３３】
次に、入力端子２５に代わり、再び、入力端子２４が正極となり、入力端子２４の電圧が上昇すると、図５に示すように、ＮＭＯＳトランジスタ２９、３５はＯＮ、ＮＭＯＳトランジスタ２７、２８、３４はＯＦＦとなる。
【００３４】
また、この場合には、ノードＮ３及びノードＮ１の電圧も上昇するが、ノードＮ１の電圧がＮＭＯＳトランジスタ２６の閾値Ｖth26に上昇すると、ＮＭＯＳトランジスタ２６はＯＮとなる。
【００３５】
なお、入力端子２４の電圧がＶＰＰに上昇すると、容量３６の第１の電極３６Ａの電圧もＶＰＰに上昇する。この結果、ノードＮ３の電位は、ＶＰＰ−Ｖth33から２ＶＰＰ−Ｖth33に上昇し、ノードＮ１の電位は、２ＶＰＰ−Ｖth33−Ｖth30に上昇する。以後、同様の動作を繰り返す。
【００３６】
このように、本発明の一実施形態２３においては、入力端子２４が正極となると、ＮＭＯＳトランジスタ２６はＯＮ、ＮＭＯＳトランジスタ２７はＯＦＦとなり、整流が行われるが、ＮＭＯＳトランジスタ２６のゲート電圧＞ＮＭＯＳトランジスタ２６のドレイン電圧となる。この結果、入力端子２４が正極である場合の出力電圧ＶＤＤとして、アンテナ２１から供給される正弦波交流のピーク値ＶＰＰと同一電圧の直流電圧を得ることができる。
【００３７】
また、入力端子２５が正極となると、ＮＭＯＳトランジスタ２７はＯＮ、ＮＭＯＳトランジスタ２６はＯＦＦとなり、整流が行われるが、ＮＭＯＳトランジスタ２７のゲート電圧＞ＮＭＯＳトランジスタ２７のドレイン電圧となる。この結果、入力端子２５が正極である場合の出力電圧ＶＤＤとして、アンテナ２１から供給される正弦波交流のピーク値ＶＰＰと同一電圧の直流電圧を得ることができる。
【００３８】
なお、入力端子２４が正極となる場合、入力端子２４からＮＭＯＳトランジスタ３２を介して容量３７に電荷が供給され、容量３７はＶＰＰ−Ｖth32に充電されるが、この場合、容量３７に蓄積される電荷は、ＮＭＯＳトランジスタ３１、３５を介して接地に抜けてしまうおそれがある。
【００３９】
しかしながら、ノードＮ４とノードＮ２とをアンテナ２１から供給される正弦波交流の半サイクル内でＡＣ的に切り離すことができるようにＮＭＯＳトランジスタ３１、３５に或る程度のＯＮ抵抗を持たせることにより、容量３７に蓄積される電荷がＮＭＯＳトランジスタ３１、３５を介して接地に抜けないようにすることができる。
【００４０】
また、入力端子２５が正極となる場合、入力端子２５からＮＭＯＳトランジスタ３３を介して容量３６に電荷が供給され、容量３６はＶＰＰ−Ｖth33に充電されるが、この場合、容量３６に蓄積される電荷は、ＮＭＯＳトランジスタ３０、３４を介して接地に抜けてしまうおそれがある。
【００４１】
しかしながら、ノードＮ３とノードＮ１とをアンテナ２１から供給される正弦波交流の半サイクル内でＡＣ的に切り離すことができるようにＮＭＯＳトランジスタ３０、３４に或る程度のＯＮ抵抗を持たせることにより、容量３６に蓄積される電荷がＮＭＯＳトランジスタ３０、３４を介して接地に抜けないようにすることができる。
【００４２】
以上のように、本発明の一実施形態２３によれば、ＮＭＯＳトランジスタ３０〜３５と容量３６、３７とでＮＭＯＳトランジスタ２６、２７のＯＮ、ＯＦＦを制御する制御回路を構成し、入力端子２４が正極となり、ＮＭＯＳトランジスタ２６がＯＮ、ＮＭＯＳトランジスタ２７がＯＦＦとなるときは、ＮＭＯＳトランジスタ２６のゲート電圧＞ＮＭＯＳトランジスタ２６のドレイン電圧となるようにし、また、入力端子２５が正極となり、ＮＭＯＳトランジスタ２７がＯＮ、ＮＭＯＳトランジスタ２６がＯＦＦとなるときは、ＮＭＯＳトランジスタ２７のゲート電圧＞ＮＭＯＳトランジスタ２７のドレイン電圧となるようにしている。
【００４３】
この結果、出力電圧ＶＤＤにＮＭＯＳトランジスタ２６、２７の閾値Ｖth26、Ｖth27による電圧降下が生じないようにし、出力電圧ＶＤＤとして、アンテナ２１から供給される正弦波交流のピーク値ＶＰＰと同一電圧の直流電圧を得ることができる。したがって、本発明の一実施形態２３をＩＣカードやＲＦタグ等に搭載する場合には、内部回路に対して従来以上に高い電源電圧を供給することができ、通信距離の拡大を図ることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態を示す回路図である。
【図２】本発明の一実施形態の動作波形図である。
【図３】本発明の一実施形態の動作を説明するための回路図である。
【図４】本発明の一実施形態の動作を説明するための回路図である。
【図５】本発明の一実施形態の動作を説明するための回路図である。
【図６】従来の整流回路の一例を示す回路図である。
【図７】図６に示す従来の整流回路の動作波形図である。
【図８】図６に示す従来の整流回路の動作を説明するための回路図である。
【図９】図６に示す従来の整流回路の動作を説明するための回路図である。
【符号の説明】
【００４５】
１…アンテナ
２…共振容量
３…従来の整流回路の一例
４、５…入力端子
６〜９…ＮＭＯＳトランジスタ
１０…平滑容量
１１…出力端子
１２…入力端子４、５間の電圧変化
１３…入力端子４の電圧変化
１４…入力端子５の電圧変化
２１…アンテナ
２２…共振容量
２３…本発明の一実施形態
２４、２５…入力端子
２６〜３５…ＮＭＯＳトランジスタ
３６、３７…容量
３８…平滑容量
３９…出力端子
４０…入力端子２４、２５間の電圧変化
４１…入力端子２４の電圧変化
４２…入力端子２５の電圧変化
４３…ノードＮ１の電圧変化
４４…ノードＮ２の電圧変化
４５…ノードＮ３の電圧変化
４６…ノードＮ４の電圧変化
【図１】
2009077475.tif 000003
【図２】
2009077475.tif 000004
【図３】
2009077475.tif 000005
【図４】
2009077475.tif 000006
【図５】
2009077475.tif 000007
【図６】
2009077475.tif 000008
【図７】
2009077475.tif 000009
【図８】
2009077475.tif 000010
【図９】
2009077475.tif 000011