(57)【要約】【課題】ＰＦＣ回路を構成するスイッチング素子の動作に起因するサージを効果的に吸収させ、コストの高騰を排除させ得る半導体モジュール及び当該半導体モジュールを備える電源装置を提供する。【解決手段】  半導体モジュールＭｓは、スイッチング素子ＴｑとダイオードＤＰとサージ抑制コンデンサＣｎとインバータ回路Ｉｎｖとから構成され、更に、コンデンサ用端子ａ〜ｂ、整流回路ＤＢに接続される端子、制御モータＭに接続される端子等が適宜設けられている。そして、サージ抑制コンデンサＣｎは、スイッチング素子Ｔｑに並列接続され、半導体モジュールＭｓの内部に格納させることが可能とされ、スイッチング素子Ｔｑからサージ抑制コンデンサＣｎに至るまでの配線経路の短縮化される。従って、サージ抑制コンデンサＣｎでは、基板配線に寄生するリアクタンス成分が低減し、スイッチング素子Ｔｑの駆動動作に応じて発生するサージ成分を効果的に吸収させる。【選択図】図１
2009268239.tif 000002
【特許請求の範囲】
【請求項１】
入力された電力を高速で断続させるスイッチング素子と、前記スイッチング素子に並列接続され高周波サージを吸収させるサージ抑制コンデンサと、アノード側が前記スイッチング素子の入力端子に接続され且つカソード側が前記サージ抑制コンデンサに接続されたダイオードと、外部に配される平滑コンデンサを前記ダイオードの後段にて前記スイッチング素子に並列接続させるコンデンサ用端子と、前記サージ抑制コンデンサの後段に接続され前記平滑コンデンサから供給された直流電力を交流電力に変換させるインバータ回路とから成ることを特徴とする半導体モジュール。
【請求項２】
前記スイッチング素子の前段に並列接続され且つ電源から供給される交流電力を整流化させる整流回路が、更に設けられていることを特徴とする半導体モジュール。
【請求項３】
前記サージ抑制コンデンサは、セラミックコンデンサであることを特徴とする請求項１又は請求項２に記載の半導体モジュール。
【請求項４】
請求項１乃至請求項３のうち何れか一項に記載の半導体モジュールと、前記半導体モジュールの外部に配されたリアクトル及び前記平滑コンデンサとを少なくとも備えることを特徴とする電源装置。
【請求項５】
前記平滑コンデンサと前記コンデンサ用端子との間には、サージ対策部品が実装されていることを特徴とする請求項４に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール及び当該半導体モジュールを備える電源装置に関し、特に、回路内に発生するサージを効果的に吸収させる際に用いて好適のものである。
【背景技術】
【０００２】
家電製品に用いられる制御モータは、ＰＦＣ回路及びインバータ回路を具備する電源装置に接続され、電源装置にて適宜の状態に変換された電力により駆動される。かかる電源装置では、ＰＦＣ回路によって商用電源の力率及び電圧値を改善させ、更に、インバータ回路によって所望の交流電力に変換させる。
【０００３】
特開２００６−１９７７２９号公報（特許文献１）では、かかる電源装置の一例が紹介されている。電源装置として説明されるモータ駆動装置は、第１の整流回路（特許請求の範囲における整流回路）と、リアクタ（特許請求の範囲におけるリアクトル）と、第２の整流回路（特許請求の範囲におけるダイオード）と、スイッチング素子と、サージ保護部品（特許請求の範囲におけるサージ抑制コンデンサ）と、電解コンデンサと、インバータ装置（特許請求の範囲におけるインバータ回路）と、種々の制御回路とから構成され、回路基板の内外にレイアウトされている。このとき、リアクタ及び第２の整流回路及びスイッチング素子及び電解コンデンサによってＰＦＣ回路が構成されている。かかるモータ駆動装置では、第１の整流回路と第２の整流回路とスイッチング素子とインバータ装置が半導体素子によって構成されるので、これらの半導体素子が一元化された半導体モジュールが用いられる。そして、特許文献１の図４に示す如く、電解コンデンサ及びバリスタ及びリアクタは、半導体素子と比較して大きな体格とされるため、半導体モジュールの外部へ配置されることとなる。
【０００４】
【特許文献１】特開２００６−１９７７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＰＦＣ回路を構成するスイッチング素子では、制御回路によって当該スイッチング素子が駆動されると、スイッチング素子のターンオン時には、スイッチング速度に応じて電流値の急激な変化が生じ、ターンオン時近傍における電流波形にサージが発生する。
【０００６】
一方、スイッチング素子のターンオフ時には、スイッチング速度に応じてコレクタ−エミッタ間の電圧Ｖｃｅが上昇し、ターンオフ動作終了時における電圧Ｖｃｅにサージ電圧が発生する。
【０００７】
従って、特許文献１の技術において、半導体モジュールは、サージ保護部が半導体モジュールの外部へ配置されるため、サージ発生源の一つとされるＰＦＣ回路のスイッチング素子から平滑コンデンサに至るまでの配線経路が長くなり、これに応じて、平滑コンデンサでは、基板配線に寄生するリアクタンス成分の影響を大きく受けて、当該スイッチング素子の動作に起因して生じたサージ成分を十分に吸収できなくなるとの問題が生じる。また、平滑コンデンサとして汎用されている電解コンデンサでは、サージを抑えたい周波数域の波形を改善させることが困難である。
【０００８】
また、かかる半導体モジュールでは、サージ成分を抑えるためにスイッチング素子を動作させる際のスイッチング速度を低下させることも考えられるが、この場合、スイッチング素子での発熱量が上昇するため、当該スイッチング素子に対して放熱性又は耐熱性を向上させる手段を施さなくてはならない。ここで、放熱性を向上させる場合には放熱機構が肥大化し、耐熱性を向上させる場合にはスイッチング素子の素子体格を大きくする必要が有るので、結果的に、高コスト化に繋がるとの問題が生じる。
【０００９】
更に、当該半導体モジュールを具備する電源装置では、ＰＦＣ回路を構成するスイッチング素子によってサージが発生すると、インバータ回路に流れる電流にもサージが重畳されるので、当該サージの大きさ如何によっては、インバータ回路を駆動させる制御回路が停止モードに移行し、制御モータが適切に駆動されなくなるとの問題が発生する。
【００１０】
従って、本発明は上記課題に鑑み、ＰＦＣ回路を構成するスイッチング素子の動作に起因するサージを効果的に吸収させ、且つ、コストの高騰を排除させ得る半導体モジュール及び当該半導体モジュールを備える電源装置の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明では次のような半導体モジュールの構成とする。即ち、入力された電力を高速で断続させるスイッチング素子と、前記スイッチング素子に並列接続され高周波サージを吸収させるサージ抑制コンデンサと、アノード側が前記スイッチング素子の入力端子に接続され且つカソード側が前記サージ抑制コンデンサに接続されたダイオードと、外部に配される平滑コンデンサを前記ダイオードの後段にて前記スイッチング素子に並列接続させるコンデンサ用端子と、前記サージ抑制コンデンサの後段に接続され前記平滑コンデンサから供給された直流電力を交流電力に変換させるインバータ回路とから成ることとする。
【００１２】
このとき、かかる半導体モジュールは、前記スイッチング素子の前段に並列接続され且つ電源から供給される交流電力を整流化させる整流回路が、更に設けられていることとするのが好ましい。
【００１３】
このとき、サージ抑制コンデンサは、セラミックコンデンサとされるのが好ましい。
【００１４】
また、本発明では次のような電源装置の構成とする。即ち、上述した発明のうち何れか一方に記載の半導体モジュールと、前記半導体モジュールの外部に配されたリアクトル及び前記平滑コンデンサとを少なくとも備えることとする。
【００１５】
このとき、前記平滑コンデンサと前記コンデンサ用端子との間には、サージ対策部品が実装されているのが好ましい。
【発明の効果】
【００１６】
本発明に係る半導体モジュールによると、サージ抑制コンデンサが半導体モジュールの内部に格納されるので、サージ発生源とされるスイッチング素子からサージ抑制コンデンサに至るまでの配線経路の短縮化に伴い、基板配線に寄生するリアクタンス成分が低減し、これにより、スイッチング素子の駆動動作に応じて発生するサージ成分が効果的に吸収される。
【００１７】
また、かかる半導体モジュールによると、スイッチング速度を高速に設定できるので、スイッチング素子の発熱が抑えられ、これにより、当該スイッチング素子の素子体格の小型化が実現され、コストの低下を図ることが可能とされる。
【００１８】
更に、かかる半導体モジュールを具備する電源装置では、サージ抑制コンデンサによってスイッチング素子の動作に起因して生じるサージ成分が吸収されるので、ＰＦＣ回路から出力される直流電源は、スイッチング素子の動作に起因するサージが排除され、これにより、インバータ回路では、交流電源を安定的に出力させることが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る実施の形態につき図面を参照して説明する。図１には、本実施の形態に係る電源装置の構成が示されている。電源装置Ｘは、整流回路ＤＢとリアクトルＬと平滑コンデンサＣ０と半導体モジュールＭｓとが、回路基板Ｂｐ上に実装されている。
【００２０】
整流回路ＤＢは、図示の如く、４個のダイオードがブリッジ状に構成され、一対の端子に商用電源が接続されている。また、他の一対の端子のうち出力側には、ハイサイドラインＬＨが接続され、当該ハイサイドラインＬＨは、リアクトルＬを介して半導体モジュールＭｓに接続されている。更に、他の一対の端子の帰還側には、ローサイドラインＬＬを介して半導体モジュールＭｓに接続されている。かかる整流回路ＤＢでは、商用電源Ｅから供給される交流電力を全波波形に変換させる。
【００２１】
リアクトルＬは、交流電力によって得られるエネルギーを蓄積させ、スイッチング素子Ｔｑの動作に応じて、平滑コンデンサＣ０を昇圧させる。尚、かかるリアクトルＬは、半導体モジュールＭｓの外部であって、回路基板Ｂｐの表面に実装される。
【００２２】
平滑コンデンサＣ０は、リアクトルＬと同様、半導体モジュールＭｓの外部であって、回路基板Ｂｐの表面に実装される。かかる平滑コンデンサＣ０は、数百μＦ〜数千μＦの比較的大きい電気容量が必要とされ、電解コンデンサ等の外形寸法の大きい素子が選択されるため、半導体モジュールＭｓの外部にレイアウトされることとされる。
【００２３】
半導体モジュールＭｓは、スイッチング素子ＴｑとダイオードＤＰとサージ抑制コンデンサＣｎとインバータ回路Ｉｎｖとから構成されている。また、かかる半導体モジュールＭｓには、コンデンサ用端子ａ〜ｂ、整流回路ＤＢに接続される端子、制御モータＭに接続される端子等が適宜設けられている。
【００２４】
整流回路ＤＢに接続される各端子は、半導体モジュールＭｓの外部と導通可能な位置にレイアウトされ、一方がハイサイドラインＬＨに接続され、他方がローサイドラインＬＬに接続される。
【００２５】
スイッチング素子Ｔｑは、ＩＧＢＴ又はＭＯＳＦＥＴ等のパワー半導体素子が用いられる。そして、スイッチング素子Ｔｑの入力端子は、リアクトルＬとダイオードＤＰとの接点にて接続され、スイッチング素子Ｔｑの出力端子は、整流回路ＤＢに接続されるもう一方の端子の直後のローサイドラインＬＬに接続される。具体的に説明すると、例えばスイッチング素子ＴｑとしてＩＧＢＴを用いる場合、かかるＩＧＢＴは、コレクタ端子がハイサイドラインＬＨに接続され、エミッタ端子がローサイドラインＬＬに接続され、ゲート端子が図示されない制御回路に接続される。かかるＩＧＢＴは、制御回路から適宜に演算された駆動信号を受信し、整流回路ＤＢに接続される端子から入力された電力を高速で断続させる。
【００２６】
ダイオードＤＰは、ハイサイドラインＬＨ側に配され、アノード側が前記スイッチング素子Ｔｑの入力端子に接続され、一方、カソード側がサージ抑制コンデンサに接続される。かかる整流素子ＤＰは、リアクトルＬにて変換された電力を後段の回路へと供給させ、一方、平滑コンデンサＣ０に蓄積された電荷がハイサイドラインＬＨのアノード側へ逆流するのを防止させる。
【００２７】
サージ抑制コンデンサＣｎは、スイッチング素子Ｔｑに並列接続され、数ｐＦ〜数十μＦ程度の小容量素子が用いられる。かかる如く、小容量素子が用いられるので、素子体格が縮小され、半導体モジュールＭｓの内部に格納させることが可能とされる。ここで、サージ抑制コンデンサＣｎは、セラミックコンデンサを採用するのが好ましい。これにより、サージ制御コンデンサＣｎは、素子体格の縮小化が実現され、半導体モジュールＭｓの小型化に寄与する。また、サージ制御コンデンサＣｎは、周波数特性についても改善されるため高周波域におけるサージの吸収性能が向上する。
【００２８】
コンデンサ用端子ａは、ハイサイドラインＬＨに導通されている。また、コンデンサ用端子ｂは、ローサイドラインＬＬに接続されている。かかる両端子ａ及びｂは、半導体モジュールＭｓの外部と導通可能にレイアウトされ、回路基板Ｂｐに実装された平滑コンデンサＣ０と並列接続される。尚、コンデンサ用端子ａ及びｂの導通箇所は、同図に記載される如く、サージ抑制コンデンサＣｎの直後でも良く、また、かかる導通箇所は、コンデンサ用端子ａが整流素子ＤＰのカソード直後に接続され、コンデンサ用端子ｂがスイッチング素子Ｔｑの出力端子の直後に接続されても良い。
【００２９】
インバータ回路Ｉｎｖは、一組のトランジスタＴｉが直列に接続され、かかる直列回路が３組並列に接続されている。かかるスイッチング素子Ｔｉには、ＩＧＢＴ又はＭＯＳＦＥＴ等の半導体素子が適宜採用される。そして、各直列回路は、上端にハイサイドラインＬＨが接続され、下端にローサイドラインＬＬが接続されている。そして、各直列回路の接点からは、電源ラインＵ、Ｖ、Ｗが引き出され、制御モータＭに接続されるようにレイアウトされた端子に接続される。かかるインバータ回路Ｉｎｖは、図示の如く、サージ抑制コンデンサＣｎの後段に接続され、図示されないインバータ制御回路の制御指令に基づいて、外部に配される平滑コンデンサＣ０から供給された直流電力を交流電力に変換させる。
【００３０】
かかる構成とされた半導体モジュールＭｓでは、制御回路によってスイッチング素子Ｔｑが駆動されると、スイッチング素子Ｔｑのターンオン時には、スイッチング速度に応じて電流波形にサージが発生する。このとき、サージ抑制コンデンサＣｎは、半導体モジュールＭｓの内部であって且つスイッチング素子Ｔｑの直近にレイアウトされているので、スイッチング素子Ｔｑから当該サージ抑制コンデンサＣｎに至る基板配線が格段に短縮化される。従って、当該基板配線では、寄生リアクタンス成分が極めて低値に抑えられるので、サージ抑制コンデンサＣｎに至るまでのインピーダンスが低値とされ、これにより、ターンオン時の電流にサージ成分が重畳されると、かかるサージ成分は、サージ抑制コンデンサＣｎにて電荷量として蓄積され、これに伴って、効果的に減衰されることとなる。
【００３１】
一方、スイッチング素子Ｔｑのターンオフ時には、スイッチング速度に応じてコレクタ−エミッタ間の電圧Ｖｃｅが上昇し、ターンオフ動作終了時における電圧Ｖｃｅにサージ電圧が発生する。かかるサージ電圧は、リアクタンスと電流の時間的変化量とに比例するものとされるところ、本実施例の半導体モジュールＭｓではスイッチング素子Ｔｑからサージ抑制コンデンサＣｎに至るまでの寄生リアクタンス成分が低値に抑えられているので、結果的にサージ電圧に係る変動幅が抑制されることとなる。
【００３２】
即ち、スイッチング素子Ｔｑのスイッチング速度が上昇し、ターンオン又はターンオフに要する時間が短くなる場合であっても、これによって発生した電流又は電圧のサージ成分は、サージ抑制コンデンサＣｎが配置されることにより、効果的に抑制されることとなる。
【００３３】
また、かかる半導体モジュールＭｓを具備する電源装置Ｘでは、商用電源Ｅに接続される端子の後段に整流回路ＤＢが配され、その後段では、回路基板Ｂｐに実装されたリアクトルＬ及び平滑コンデンサＣ０と、半導体モジュールＭｓの内部に格納されたスイッチング素子Ｔｑ及びダイオードＤＰ及びサージ抑制コンデンサＣｎとによって、ＰＦＣ回路が構成され、かかるＰＦＣ回路の後段では、半導体モジュールＭｓに格納されたインバータＩｎｖ回路が配される。そして、かかるインバータＩｎｖ回路に配線された電源ラインＵ、Ｖ、Ｗは制御モータＭに電気的に接続される。
【００３４】
かかる電源装置Ｘでは、商用電源から交流電力が供給されると、整流回路ＤＢでは、かかる交流電力を全波波形に変換させ、全波波化させた電力をＰＦＣ回路へと出力させる。かかるＰＦＣ回路では、スイッチング素子Ｔｑが適宜に駆動されて、リアクトルＬにて蓄積されたエネルギーを平滑コンデンサＣ０へと供給させ、当該平滑コンデンサＣ０では、平滑され且つ昇圧された直流電力をインバータ回路Ｉｎｖへと出力させる。このとき、ＰＦＣ回路では、スイッチング素子Ｔｑの動作に応じてサージ電流又はサージ電圧が発生するが、かかるサージ電流又はサージ電圧は、サージ抑制コンデンサＣｎによって効果的に吸収される。従って、平滑コンデンサＣ０から出力される直流電力にはサージ成分が極力排除されるので、インバータ回路Ｉｎｖでは、インバータ制御回路が非常停止モードに移行されることなく安定的な駆動信号を出力し、当該インバータ回路Ｉｎｖを構成する複数のトランジスタＴｉが適切に駆動される。よって、インバータ回路Ｉｎｖでは、直流電源を三相交流電源に変換し、かかる三相交流電源によって後段に配される制御モータＭが適正に制御される。
【００３５】
上述の如く、本実施の形態に係る半導体モジュールＭｓでは、サージ抑制コンデンサＣｎが半導体モジュールＭｓの内部に格納されるので、サージ発生源とされるスイッチング素子Ｔｑからサージ抑制コンデンサＣｎに至るまでの配線経路の短縮化に伴い、基板配線に寄生するリアクタンス成分が低減し、これにより、スイッチング素子Ｔｑの駆動動作に応じて発生するサージ成分が効果的に吸収される。
【００３６】
また、かかる半導体モジュールＭｓでは、スイッチング速度を高速に設定できるので、スイッチング素子Ｔｑの発熱を抑えられ、これにより、当該スイッチング素子Ｔｑの素子体格の小型化が実現され、コストの低下を図ることが可能となる。
【００３７】
更に、半導体モジュールＭｓを具備する電源装置Ｂｐでは、サージ抑制コンデンサＣｎによってスイッチング素子Ｔｑの動作に起因して生じるサージ成分が吸収されるので、ＰＦＣ回路から出力される直流電源は、スイッチング素子Ｔｑの動作に起因するサージが排除され、これにより、インバータ回路Ｉｎｖでは、交流電源を安定的に出力させることが可能となる。
【００３８】
図２には、半導体モジュールＭｓの外部に実装される平滑コンデンサＣ０の他の構成例が示されている。かかる平滑コンデンサＣ０には、直列に接続された抵抗Ｒ及びコンデンサＣｓから成るスナバ回路（特許請求の範囲におけるサージ対策部品）が並列接続されている。かかるスナバ回路は、平滑コンデンサＣ０へ流れ込む電流にサージ成分が重畳されていると、当該サージ成分を一時的に吸収し、その後、緩やかに放電させることで、平滑コンデンサＣ０から出力される直流電力を安定化させる。また、スナバ回路と平滑コンデンサＣ０との間にフェライトコア（特許請求の範囲におけるサージ対策部品）Ｌｎが設けられている。かかるフェライトコアＬｎは、基板配線に電流が流れたときに発生する輻射サージを低減させる。
【００３９】
かかる場合、半導体モジュールＭｓではスイッチング素子Ｔｑの動作に起因するサージが既に低減されているので、スナバ回路又はフェライトコアＬｎは小型の素子体格へ選定変更が可能となり、これにより、電源装置Ｂｐでは、回路基板の小型化、及び、コストの低減が実現される。
【００４０】
尚、本発明に係る半導体モジュールは、上述した構成に限定されるものでなく、種々の変更が可能である。例えば、本実施の形態にて説明された半導体モジュールＭｓではスイッチング素子ＴｑとダイオードＤＰとサージ抑制コンデンサＣｎとインバータ回路Ｉｎｖとから構成されているが、かかる構成を変更し、整流回路ＤＢとスイッチング素子ＴｑとダイオードＤＰとサージ抑制コンデンサＣｎとインバータ回路Ｉｎｖとから構成される新たな半導体モジュールとしても良い。かかる新たな半導体モジュールでは、整流回路ＤＢを構成するダイオード及びスイッチング素子Ｔｑ及びダイオードＤＢ及びインバータ回路を構成するトランジスタＴｉ等、全ての半導体チップが半導体モジュールの内部に集約されるので、当該半導体チップの実装工程が一元化され、これにより、電源装置における製造工程の簡素化が図られる。
【図面の簡単な説明】
【００４１】
【図１】実施の形態に係る電源装置の構成を示す図
【図２】コンデンサ用端子に接続される回路の構成を示す図
【符号の説明】
【００４２】
Ｍｓ    半導体モジュール
Ｔｑ    スイッチング素子
Ｃｎ    サージ抑制コンデンサ
Ｄｐ    ダイオード
Ｃ０    平滑コンデンサ
ａ    コンデンサ用端子
ｂ    コンデンサ用端子
Ｉｎｖ    インバータ回路
Ｂｐ    電源装置
ＤＢ    整流回路
Ｌ    リアクトル
【図１】
2009268239.tif 000003
【図２】
2009268239.tif 000004
【手続補正書】
【提出日】平成20年11月28日(2008.11.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力された電力を高速で断続させるスイッチング素子と、前記スイッチング素子に並列接続され高周波サージを吸収させるサージ抑制コンデンサと、アノード側が前記スイッチング素子の入力端子に接続され且つカソード側が前記サージ抑制コンデンサに接続されたダイオードと、外部に配される平滑コンデンサを前記ダイオードの後段にて前記スイッチング素子に並列接続させるコンデンサ用端子と、前記サージ抑制コンデンサの後段に接続され前記平滑コンデンサから供給された直流電力を交流電力に変換させるインバータ回路とから成ることを特徴とする半導体モジュール。
【請求項２】
入力された電力を高速で断続させるスイッチング素子と、前記スイッチング素子に並列接続され高周波サージを吸収させるサージ抑制コンデンサと、外部に配される平滑コンデンサを前記スイッチング素子に並列接続させるコンデンサ用端子と、前記サージ抑制コンデンサの後段に接続され前記平滑コンデンサから供給された直流電力を交流電力に変換させるインバータ回路とから成ることを特徴とする半導体モジュール。
【請求項３】
前記スイッチング素子の前段に並列接続され且つ電源から供給される交流電力を整流化させる整流回路が、更に設けられていることを特徴とする請求項１又は請求項２に記載の半導体モジュール。
【請求項４】
前記サージ抑制コンデンサは、セラミックコンデンサであることを特徴とする請求項１乃至請求項３に記載の半導体モジュール。
【請求項５】
請求項１乃至請求項４のうち何れか一項に記載の半導体モジュールと、前記半導体モジュールの外部に配されたリアクトル及び前記平滑コンデンサとを少なくとも備えることを特徴とする電源装置。
【請求項６】
前記平滑コンデンサと前記コンデンサ用端子との間には、サージ対策部品が実装されていることを特徴とする請求項５に記載の電源装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記課題を解決するため、本発明では次のような半導体モジュールの構成とする。即ち、入力された電力を高速で断続させるスイッチング素子と、前記スイッチング素子に並列接続され高周波サージを吸収させるサージ抑制コンデンサと、アノード側が前記スイッチング素子の入力端子に接続され且つカソード側が前記サージ抑制コンデンサに接続されたダイオードと、外部に配される平滑コンデンサを前記ダイオードの後段にて前記スイッチング素子に並列接続させるコンデンサ用端子と、前記サージ抑制コンデンサの後段に接続され前記平滑コンデンサから供給された直流電力を交流電力に変換させるインバータ回路とから成ることとする。また、本発明では次のような半導体モジュールの構成としても良い。即ち、入力された電力を高速で断続させるスイッチング素子と、前記スイッチング素子に並列接続され高周波サージを吸収させるサージ抑制コンデンサと、外部に配される平滑コンデンサを前記スイッチング素子に並列接続させるコンデンサ用端子と、前記サージ抑制コンデンサの後段に接続され前記平滑コンデンサから供給された直流電力を交流電力に変換させるインバータ回路とから成ることとする。