(57)【要約】【課題】素子領域を耐酸化膜で覆い、ドレイン領域をレジストマスクで覆ってイオン注入し、チャネルストッパ及び素子領域に低濃度チャネルストッパを形成すると、チャネル領域に低濃度チャネルストッパが形成され、しきい値のばらつきを生ずる。【解決手段】ソース領域４を素子領域２より狭幅にする。そして、ドレイン領域３、チャネル領域３５及びソース領域４を覆う凸字形パターンのレジストマスクを用いてイオン注入し、チャネルストッパ７を形成する。このとき、チャネルストッパ７とソース領域４の間に、チャネル３５の中間地点（線分３０）まで延在する低濃度チャネルストッパ８が形成される。このため、素子領域周辺に形成される寄生トランジスタのしきい値が高くなる。一方、残りのチャネル領域内には低濃度チャネルストッパが形成されないので、電界効果トランジスタのしきい値が安定する。【選択図】図３
2009043892.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に、素子分離膜により画定された素子領域と、
前記素子領域上にゲート絶縁膜を介して設けられ、前記素子領域を横断し両端が前記素子分離膜上に延在するゲート電極と、
前記ゲート電極の外側の一方に位置する前記素子領域に形成された第２導電型のドレイン領域と、
前記ゲート電極の外側の他方に位置する前記素子領域に、前記素子分離膜から隙間を設けて形成された第２導電型のソース領域と、
前記ゲート電極をゲート長方向に分割する中間位置から、前記ドレイン側の前記素子領域の外周に沿って、前記素子分離膜の直下に設けられたオフセット領域と、
前記中間位置から前記ソース側の前記素子領域の内周に沿って前記素子分離膜の直下に設けられ、前記隙間を埋める第１導電型の低濃度チャネルストッパと、
前記素子分離膜の直下に、前記オフセット領域及び前記低濃度チャネルストッパの外周に接して設けられた、前記低濃度チャネルストッパより高濃度の第１導電型のチャネルストッパとを有することを特徴とする半導体装置。
【請求項２】
前記ドレイン領域は、低濃度ドレイン領域と、前記低濃度ドレイン領域内に前記ゲート電極から離れて形成された高濃度ドレイン領域とからなり、
前記ソース領域は、低濃度ソース領域と、前記低濃度ソース領域内に前記ゲート電極から離れて形成された高濃度ソース領域とからなり、
前記低濃度チャネルストッパは、前記低濃度チャネルストッパの一端が前記高濃度ソース領域を前記ゲート電極に平行に横切るように設けられたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記低濃度チャネルストッパ領域の不純物濃度は、１×１０15原子／ｃｍ3 以上であることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記ソース領域内に形成され、前記低濃度チャネルストッパに接続する前記半導体基板及び前記チャネルストッパと同一導電型のバックゲート接続領域を有することを特徴とする請求項１、２又は３記載の半導体装置。
【請求項５】
第１導電型の半導体基板上に、素子領域を画定する耐酸化膜を形成する工程と、
ゲート電極をゲート長方向に分割する中間位置からドレイン領域側では、前記耐酸化膜及び前記耐酸化膜の周辺外側に形成されるべきオフセット領域を被覆し、前記中間位置からソース領域側では、前記耐酸化膜の周辺内側領域を表出し残りの前記耐酸化膜を被覆するレジストマスクを、前記半導体基板上に形成する工程と、
前記耐酸化膜及び前記レジストマスクをマスクとする第１導電型不純物のイオン注入により、前記耐酸化膜又は前記レジストマスクに被覆されない領域にチャネルストッパ形成用の第１濃度のイオン注入領域を形成し、前記耐酸化膜のみに被覆されている領域に前記第１濃度より低濃度の低濃度チャネルストッパ形成用のイオン注入領域を形成し、かつ、前記レジストマスクに被覆されている領域にはイオン注入領域を形成しないチャネル形成用イオン注入工程と、
前記レジストマスクを除去する工程と、
前記耐酸化膜をマスクとする熱酸化により、酸化膜からなる素子分離膜を形成する工程とを有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高ドレイン耐圧を有する電界効果トランジスタ及びその製造方法に関し、とくに、しきい値のばらつきが小さく、かつゲート電極端から基板に注入される基板電流に起因する動作特性の変動が少ない電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
高ドレイン耐圧を有する電界効果トランジスタが、有機ＥＬ、ＬＣＤ、ＰＤＰ等に代表される表示装置のドライバ、プリンタのドライバ或いはＤＣコンバータ等に広く使用されている。かかる高ドレイン耐圧電界効果トランジスタは、ドレイン耐圧を向上するため、オフセットされた高濃度ドレイン領域を有し、かつドレイン領域とチャネルストッパとを分離するオフセット領域が素子分離膜の直下に形成される。以下、従来の高ドレイン電界効果トランジスタについてその製造方法に基き説明する。
【０００３】
図６は従来の電界効果トランジスタ製造工程平面図、図７は従来の電界効果トランジスタ製造工程断面図であり、図６（ａ）及び図７（ａ）はイオン注入用マスクを、図７（ｂ）は熱酸化後の断面構造を、図６（ｂ）及び図７（ｃ）は製造された電界効果トランジスタを表している。
【０００４】
図６（ａ）及び図７（ａ）を参照して、従来の電界効果トランジスタの製造では、先ず、ｐ- 型半導体基板１又はｐウエルが形成された半導体基板１の上面（主面）に、酸化膜／窒化膜の２層からなる耐酸化膜を形成する。次いで、耐酸化膜をパターニングして、素子分離膜６の形成領域を表出する開口２１を耐酸化膜に開設する。これにより、電界効果トランジスタが形成される素子領域２を被覆する耐酸化膜１１、及び、耐酸化膜１１の周囲を囲む素子分離膜６の形成領域の外側に延在する耐酸化膜１１ａが形成される。即ち、耐酸化膜１１と耐酸化膜１１ａとの間隙が、素子分離膜６の形成領域を画定する開口２１となる。
【０００５】
次いで、素子領域２のうち、ドレイン領域３側を被覆するレジストマスク１２を形成する。このレジストマスク１２は、左端がゲート電極５直下（即ちチャネル上）に延在し左端及び上下端が素子領域２を超えて素子分離膜６形成領域上に延在するように形成される。なお、レジストマスク１２が素子分離膜６形成領域上に延在する領域は、後に、ドレイン領域３ａとチャネルストッパ７とを分離するオフセット領域９となる（図６（ｂ）及び図７（ｃ）参照）。
【０００６】
次いで、耐酸化膜１１、１１ａ及びレジストマスク１２をマスクとして、ｐ型不純物をイオン注入する。これにより、耐酸化膜１１、１１ａ及びレジストマスク１２のいずれにも被覆されていない領域、即ち、素子分離膜６の形成領域であって、レジストマスク１２により被覆されていない領域（チャネルストッパ７の形成領域）に高濃度にｐ+ 不純物がイオン注入されたイオン注入領域７ａが形成される。
【０００７】
これと同時に、耐酸化膜１１により被覆された素子領域２であって、レジストマスク１２により被覆されていない領域（ソース領域４の形成領域及びゲート電極直下のソース領域よりの領域）に、ｐ型不純物イオンが耐酸化膜１１を透過してイオン注入され、低濃度にイオン注入された低濃度イオン注入領域８ａが形成される。
【０００８】
このとき、レジストマスク１２に被覆された領域（ゲート電極５直下のドレイン領域３側の領域、ドレイン領域３及びオフセット領域９）には、ｐ型不純物イオンは注入されない。
【０００９】
次いで、図７（ｂ）を参照して、レジストマスク１２を除去し、耐酸化膜１１、１１ａをマスクとして熱酸化し、耐酸化膜１１、１１ａの隙間（開口）に表出する半導体基板１表面にＬＯＣＯＳ酸化膜からなる素子分離膜６を形成する。
【００１０】
この熱酸化により、素子分離膜６の下面にｐ型不純物からなるチャネルストッパ７が形成され、ソース領域４にはチャネルストッパ７より低濃度のｐ型不純物領域からなる低濃度チャネルストッパ８が形成される。
【００１１】
次いで、図６（ｂ）及び図７（ｃ）を参照して、耐酸化膜１１、１１ａを除去して、素子領域２上にゲート絶縁膜５ａを形成し、その後、素子領域２を横切り両端が素子分離膜６上に延在するゲート電極５を形成する。
【００１２】
このゲート電極５は、図６（ａ）、図７（ａ）及び図６（ｂ）を参照して、ゲート電極５直下に低濃度チャネルストッパ８の先端が懸かるように配置される。即ち、ゲート電極５直下のチャネル領域をゲート長方向に２分し、２分されたソース領域４側には低濃度チャネルストッパ８が形成され、ドレイン領域３側にはチャネルストッパ形成用の不純物がイオン注入されず当初の半導体基板のままとなる。
【００１３】
次いで、ゲート電極５をマスクとしてｎ型不純物をイオン注入し、ゲート電極５の両側に表出する素子領域２全面に、低濃度のｎ型不純物からなる低濃度ドレイン領域３ａ及び低濃度ソース領域４ａを形成する。このとき、低濃度ドレイン領域３ａと重畳する低濃度チャネルストッパ８は補償されて消失し、ゲート電極５直下の低濃度チャネルストッパ８のみが消失せずに残存する。
【００１４】
次いで、レジストマスク（不図示）を用いたイオン注入により、低濃度ドレイン領域３ａ内のゲート電極５から十分離れた位置に、高濃度のｎ型不純物からなる高濃度ドレイン領域３ｂを形成し、同時に、ゲート電極５から少し離れた位置に高濃度のｎ型不純物からなる高濃度ソース領域４ｂを形成する。ゲート電極５と高濃度ドレイン領域３ｂ又は高濃度ソース領域４ｂとの距離は、それそれ必要なドレイン耐圧又はソース耐圧が実現されるに十分な距離とされる。通常の用途では、ドレイン耐圧は大きく，ソース耐圧は小さくてもよいので、ゲート電極５と高濃度ドレイン領域３ｂ間は十分な距離をとり、ゲート電極５と高濃度ソース領域４ｂ間の距離は、それより短くする。もちろん、必要ならば、高濃度ソース領域４ｂもゲート電極５から十分に離して設けることもできる。
【００１５】
次いで、レジストマスク（不図示）を用いたイオン注入により、ソース領域４のゲート電極５から離れた端に、半導体基板１又はウエルに接合する高濃度のｐ型不純物領域からなるバックゲート接続領域１３を形成する。以上の工程を経て、高ドレイン耐圧電界効果トランジスタが製造される。（ドレイン形成領域をレジストマスクで被覆してイオン注入し、チャネルストッパを形成する製造方法については、例えば未公開のＰＣＴ／ＪＰ２００６−３０５５９６を参照。）
上述した製造方法により製造された電解効果トランジスタでは、ゲート電極５直下のソース領域４側に低濃度チャネルストッパ８が形成される。この低濃度チャネルストッパ８は、ゲート電極５が素子分離膜６と素子領域２との境界に重なる領域で、その境界に接して形成される。従って、ソース４領域側のゲート電極５直下では、素子分離膜６下に形成されたチャネルストッパ７と素子領域２に形成された低濃度チャネルストッパ８とが接して配置される。その結果、ドレイン領域３から、素子分離膜６と素子領域２との境界近傍を通りソース領域４に流入するリーク電流を惹起させる寄生トランジスタの動作が抑制されるので、サブスレッショルド特性の劣化が抑制される。（寄生トランジスタの抑制については、例えば特許文献１及び２参照。）。
【００１６】
しかし、上述した従来の製造方法により製造された電界効果トランジスタは、図６（ｂ）及び図７（ｃ）を参照して、低濃度チャネルストッパ８がゲート電極５直下のチャネル領域に延在して形成され、低濃度ソース領域４ａ形成後もゲート電極５直下に残留する。      
【００１７】
通常、ゲート電極５直下のチャネル領域には、ｐ型ウエル又は半導体基板にスレッショルド電圧を調整するためのチャネルドープがなされる。チャネル領域に低濃度チャネルストッパ８が残ると、チャネルドープの濃度が変わりスレッショルド電圧が変動する。とくに、低濃度チャネルストッパ８は耐酸化膜１１ａを透過するイオン注入により形成されるため、バラツキを抑制することが難しい。このため、製造された電界効果トランジスタのしきい値を精密に制御することが困難になる。
【００１８】
低濃度チャネルストッパ８の濃度を低下して、しきい値への影響を避けることはできる。しかし、低濃度チャネルストッパ８の濃度の低下は、同時に、ゲート電極５直下の素子分離膜６と素子領域２との境界近傍をチャネルとする寄生トランジスタのしきい値を低下させるので、寄生トランジスタが容易に動作することとなり、電界効果トランジスタの動作特性を劣化させる。
【００１９】
従って、低濃度チャネルストッパ８の濃度を、寄生トランジスタの動作が抑制される程度に高濃度にし、かつ、電界効果トランジスタのしきい値を精密に制御し得る程度に低濃度に定めなければならない。
【００２０】
低濃度チャネルストッパ８の濃度は、チャネルストッパ７を形成するためのイオン注入電圧及びイオン注入濃度と、耐酸化膜１１ａの厚さにより制御される。しかし、耐酸化膜１１ａを透過するイオン注入において、これらを制御して低濃度チャネルストッパ８の濃度を精密に制御することは難しい。さらに、低濃度チャネルストッパ８の濃度が寄生トランジスタの動作を抑制できる程に高くすると、所望のしきい値を得ることができない場合もある。
【００２１】
さらに、ドレイン領域３に高電圧が印加される電界効果トランジスタでは、ゲート電極５のドレイン３端近傍からキャリアが半導体基板１に注入されて、半導体基板１又はウエルの電圧、即ちバックゲート電圧が変動することがある。このようなバックゲート電圧の変動は、電界効果トランジスタの動作を不安定にし、動作特性を劣化させる。
【００２２】
かかるバックゲート電圧の変動を抑制するには、半導体基板１に注入されたキャリアを速やかにバックゲート接続領域１３に流入させ、バックゲート接続領域１３に接続された配線を介して排出する必要がある。しかし、上述した従来の電界効果トランジスタでは、ドレイン端近傍から注入されたキャリアがバックゲート接続領域１３に至る経路は、不純物濃度が低く高抵抗の半導体基板１又はウエルである。このためキャリア生成源からバックゲート接続領域１３までの電気抵抗が高く、容易にバックゲート電圧が大きく変動してしまう。
【特許文献１】特開２００４−２０７４９９号公報
【特許文献２】特開平０２−０１５６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
上述したように、従来の半導体装置では、素子領域及び素子分離膜を画定する耐酸化膜上に、ドレイン領域及びオフセット領域を被覆するレジストマスクを形成し、この耐酸化膜及びレジストマスクをマスクとするイオン注入によりチャネルストッパを形成する。同時に、ゲート電極直下のソース側の領域に、耐酸化膜を透過したイオンにより低濃度チャネルストッパを形成して、ゲート電極直下の素子分離膜と素子領域との境界に形成される寄生トランジスタのしきい値を大きくする。
【００２４】
このようにゲート電極直下にイオン注入してチャネルストッパを形成する際、チャネル領域にも耐酸化膜を透過したイオンにより低濃度チャネルストッパが形成される。この低濃度チャネルストッパは、ソース領域及びドレイン領域の形成後にもゲート電極直下に残留して、半導体装置のしきい値に影響する。
【００２５】
低濃度チャネルストッパの不純物濃度は、耐酸化膜の厚さ及びイオン注入条件に依存するため、この不純物濃度を精密に制御することは難しい。また、ゲート電極下に延在する低濃度チャネルストッパの長さ（チャネル長方向の長さ）の精度は、レジストマスクの位置合せ精度に依存するため、その位置合せ精度に起因するばらつきを生ずる。その結果、ゲート電極直下のチャネル領域の不純物濃度及び不純物濃度分布のばらつきが発生し、ひいては半導体装置のしきい値のばらつきを招来する。
【００２６】
また、寄生トランジスタを抑制するため、高濃度の低濃度チャネルストッパを形成すると、チャネル領域の不純物濃度が高すぎてチャネルドープによる半導体装置のしきい値の調整が困難になる場合もある。
【００２７】
さらに、チャネルのドレイン端からキャリアが半導体基板へ注入されたとき、注入されたキャリアは、高抵抗の半導体基板を通りバックゲート接続領域へ流入する。このようにキャリアは高抵抗の半導体基板を流れるため、ゲート電極近傍の半導体基板の電圧、即ち半導体装置のバックゲート電圧が変動し、半導体装置の動作特性を劣化させてしまう。
【００２８】
本発明は、しきい値がレジストマスクの位置合せ精度及び低濃度チャネルストッパの不純物濃度に依存せず、かつ、バックゲート電圧の変動が小さい半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２９】
上記課題を解決するための本発明の第１の構成の半導体装置は、素子分離膜により画定される素子領域上に設けられ、両端が素子分離膜上に延在するゲート電極を備える。また、ゲート電極の外側の一方の素子領域にドレイン領域が形成され、他方の素子領域に、素子分離膜から隙間を設けてソース領域が形成される。
【００３０】
さらに、ゲート電極をゲート長方向に分割する中間位置からドレイン側の素子領域の外周に沿う素子分離膜の直下にオフセット領域が設けられる。そして、前記中間位置からソース側の素子領域の内周に沿う素子分離膜の直下に、前記隙間を埋める第１導電型の低濃度チャネルストッパ設けられ、オフセット領域及び低濃度チャネルストッパの外周に接して素子分離膜の直下に、低濃度チャネルストッパより高濃度の第１導電型のチャネルストッパが設けられる。
【００３１】
上記第１の構成では、オフセット領域がドレイン領域側からゲート電極の中間位置まで延在し、チャネルストッパがソース領域側から前記中間位置まで延在し、低濃度チャネルストッパがソース領域側から前記中間位置まで延在している。                              
【００３２】
即ち、素子領域近傍の素子分離膜の直下では、ゲート電極の中間位置を挟み、ドレイン領域側（ドレイン領域の外側）には高純度のオフセット領域が形成され、ソース領域側（ソース領域の外側）にはチャネルストッパが形成される。そして、ゲート電極の中間位置からソース側の素子形成領域には、素子領域の内周に沿って低濃度チャネルストッパが形成される。従って、低濃度チャネルストッパとチャネルストッパとは、素子領域と素子分離膜との境界で互いに接して形成されている。
【００３３】
また、上記第１の構成では、素子領域のうちゲート電極の外側の一方にドレイン領域が形成され、他方に素子分離膜から隙間を設けてソース領域が形成される。この隙間には、低濃度チャネルストッパが形成されている。なお、ゲート電極の直下には、上述したチャネルストッパ及び低濃度チャネルストッパが形成される以外、ソース及びドレインを形成する不純物及びチャネルストッパを形成する不純物が導入されない。ただし、しきい値調整用のチャネルドープの不純物が導入されることはある。
【００３４】
上述した本発明の第１の構成によれば、チャネル領域（ソース領域に接するゲート電極直下の領域）にはチャネルドープ以外の不純物が導入されない。このため、半導体装置のしきい値をチャネルドープにより精密に調整することができる。
【００３５】
また、寄生トランジスタが形成される領域、即ち、素子領域と素子分離膜との境界近傍でゲート電極が重なる領域のソース領域側では、チャネルストッパに接して低濃度チャネルストッパが形成されている。これにより、寄生トランジスタのしきい値が高くなり、寄生トランジスタの動作が抑制される。
【００３６】
なお、寄生トランジスタのしきい値を高くするには、低濃度チャネルストッパを高濃度にすることが望ましい。本第１の構成では、低濃度チャネルストッパの形成がチャネル領域の不純物濃度に関与しないので、低濃度チャネルストッパを容易に最適な濃度にすることができる。
【００３７】
さらに、低濃度チャネルストッパの先端位置（ゲート電極の中間位置）が変動しても、寄生トランジスタのしきい値が変動するに過ぎず、半導体装置のしきい値の変動は僅かで無視し得る程度である。このように、低濃度チャネル領域の形成位置の精度がしきい値に及ぼす影響は僅かであるから、低濃度チャネル領域の形成位置精度に起因するしきい値のばらつきは実用上は回避される。
【００３８】
かかる低濃度チャネルストッパの不純物濃度は、寄生トランジスタを抑制する観点から、高いことが望ましく、少なくともチャネルドープの濃度、例えば１×１０15原子ｃｍ-3以上であることが好ましい。これより低濃度では寄生トランジスタの抑制が不十分となることがある。
【００３９】
加えて、上記本発明の第１の構成では、さらに、ソース領域と素子分離膜との間に、チャネルストッパと同一導電型（ソース・ドレイン領域と反対導電型）の低濃度チャネルストッパが設けられる。
【００４０】
この低濃度チャネルストッパは、半導体基板（又はウエル）より高濃度にドープされており、従って半導体基板より比抵抗が小さい。このため、ドレイン領域の先端（ゲート電極のドレイン側の端）近傍から半導体基板（又はウエル）へ注入されたキャリアは、抵抗の小さな低濃度チャネルストッパを通り、例えばバックゲート接続電極へ流入し吸収される。
【００４１】
このように、キャリアは低抵抗の低濃度チャネルストッパを経由して吸収されるので、半導体基板の電位、即ちバックゲート電位の変動が抑制される。なお、このようなバックゲート接続電極は、半導体基板又はウエルと同一導電型の高濃度不純物領域からなり、半導体基板又はウエルごとに少なくとも一つ形成されている。
【００４２】
上記本発明の第１の構成の半導体装置において、ドレイン領域を、低濃度ドレイン領域と、その低濃度ドレイン領域内にゲート電極から離れて形成された高濃度ドレイン領域とから構成してもよい。これによりオフセットドレインを構成して、ドレイン耐圧を大きくすることができる。また、ソース領域を、低濃度ソース領域と、そのソース領域内にゲート電極から離れて形成された高濃度ソース領域とから構成してもよい。これにより、同様にソース耐圧を大きくすることができる。
【００４３】
半導体装置のソース耐圧が低くてもよい場合、低濃度チャネルストッパを、その一端が高濃度ソース領域をゲート電極に平行に横切るように設けることができる。この構成では、低濃度チャネルストッパをゲート電極に近接して設けることができるので、キャリアの流出経路の抵抗をさらに小さくすることができ、バックゲート電圧をより安定することができる。
【００４４】
なお、この場合、ソース領域は低濃度チャネルストッパの不純物により補償されるのでソース領域のキャリア濃度が低下する。従って、高濃度ソース領域とゲート電極間に低濃度チャネルストッパを形成することは好ましくない。このため、低濃度チャネルストッパは、高濃度ソース領域からゲート電極の反対側（ゲート電極から遠ざかる方向）に延在するように形成することが好ましい。
【００４５】
本発明の第２の構成は、半導体装置の製造方法に関し、第１導電型の半導体基板上に、素子領域を画定する耐酸化膜を形成する工程と、ゲート電極をゲート長方向に分割する中間位置からドレイン領域側では、耐酸化膜及びその周辺外側に形成されるべきオフセット領域を被覆し、前記中間位置からソース領域側では、耐酸化膜の周辺内側領域を表出し残りの耐酸化膜を被覆するレジストマスクを形成する工程とを有する。
【００４６】
そして、酸化膜及びレジストマスクをマスクとして第１導電型不純物をイオン注入して、耐酸化膜及びレジストマスクのいずれにも被覆されない領域にチャネルストッパ形成用の第１濃度のイオン注入領域を形成し、耐酸化膜のみに被覆されている領域に前記第１濃度より低濃度の低濃度チャネルストッパ形成用のイオン注入領域を形成する。このとき、レジストマスクに被覆されている領域にはイオン注入領域が形成されない。
【００４７】
その後、レジストマスクを除去し、耐酸化膜をマスクとして熱酸化し、ＬＯＣＯＳ酸化膜からなる素子分離膜を形成する。
【００４８】
本第２の構成では、イオン注入を阻止するレジストマスクが、ドレイン領域側のみならず、チャネル領域及びソース領域をも被覆するように形成される。レジストマスクのドレイン側は、ゲート電極を２分する中間位置からドレイン領域及びその周囲のオフセット領域を被覆する。他方、レジストマスクのソース領域側は、素子領域の周辺内側（低濃度チャネルストッパの形成領域）を表出し、素子領域の内部領域を被覆する。従って、レジストマスクは、ゲート電極の中間位置に段差を有する凸字型に形成される。なお、凸字の上方がソース領域側、下方がドレイン領域側であり、その境界（凸字型の段差部分）近くがチャネル領域となる。
【００４９】
そして、素子形成領域を画定する耐酸化膜及び上記レジストマスクをマスクとして、第２導電型（半導体基板と反対導電型）の不純物をイオン注入して、耐酸化膜及びレジストマスクに被覆されない領域にチャネルストッパを形成する。
【００５０】
この第２の構成では、レジストマスクの直下へのイオン注入は阻止される。従って、凸字型のレジストマスクの上方を形成するソース領域、凸字の下方を形成するソース領域、その間のチャネル領域及びオフセット領域には、第２導電型の不純物イオンは導入されない。
【００５１】
一方、耐酸化膜で被覆された領域のうちレジストマスクに被覆されない領域（凸字の上方部分の周囲外側）には、耐酸化膜を透過した第２導電型の不純物がイオン注入され、チャネルストッパと同一導電型でチャネルストッパより低濃度の低濃度チャネルストッパが形成される。
【００５２】
上記本発明の第２の構成では、従来の半導体装置の製造方法で用いられたレジストマスクを、凸型パターンのレジストマスクとするだけで、工程を増加することなく本発明の第１の構成に係る半導体装置を製造することができる。
【００５３】
また、レジストマスクの位置がばらついても、チャネル幅、即ち凸型パターンの上部の幅は変わらないから、レジストマスクとゲート電極の位置合せ誤差が半導体装置のしきい値又は他の特性に及ぼす影響は小さい。このため、安定したしきい値を有する半導体装置が製造される。
【発明の効果】
【００５４】
本発明によれば、チャネル領域に低濃度チャネルストッパを形成する不純物がイオン注入されないから、マスクパターンの位置合せ誤差あるいは耐酸化膜及びイオン注入条件に起因する不純物濃度のばらつきがあっても、常に安定したしきい値を有する半導体装置が実現される。また、この本発明に係る半導体装置は、チャネルのドレイン端から半導体基板に注入されるキャリアが、ソース領域の周囲外側に設けられた低抵抗の低濃度チャネルストッパを通りバックゲート接続領域に吸収されるから、バックゲート電圧の変動が少ない安定した特性が実現される。
【００５５】
また、本発明の製造方法によれは、かかる半導体装置を工程の増加、変更をすることなく製造することができる。
【発明を実施するための最良の形態】
【００５６】
本発明の第１実施形態は、オフセットドレイン及びオフセットソース領域を備えた高ドレイン耐圧を有するＭＯＳ型電界効果トランジスタ（半導体装置）に関する。以下、半導体装置の製造工程を参照しつつ、本発明を説明する。
【００５７】
図１は本発明の第１実施形態イオン注入マスク平面図、図２は本発明の第１実施形態イオン注入マスク断面図であり、いずれもチャネルストッパ及び低濃度チャネルストッパを形成するためのイオン注入用マスクを表している。なお、図２（ａ）、（ｂ）及び（ｃ）はそれぞれ図１の直線ＡＡ７、直線ＢＢ’及び直線ＣＣ’断面を表している。
【００５８】
図１及び図２（ａ）を参照して、第１実施形態では、まず、ｐ型シリコンからなる半導体基板１表面に例えば酸化膜上に窒化膜を重ねたＬＯＣＯＳ形成用の耐酸化膜を形成し、素子分離膜６を画定する開口２１を開設する。これにより、耐酸化膜は、素子分離膜６の内周を画定する（即ち、素子領域２を画定する）耐酸化膜１１と、素子分離膜６の外周を画定する耐酸化膜１１ａとに分離される。
【００５９】
次いで、耐酸化膜１１の一部及び開口２１の一部を被覆する凸字型の平面パターンを有するレジストマスク１２を形成する。このレジストマスク１２は、凸字の上部をなすソース部１２ｂと凸字の下部をなすドレイン部１２ａとから構成され、凸字の上部をソース領域４側に向け凸字の下部をドレイン領域４側に向けて配置される。
【００６０】
ソース部１２ｂは、耐酸化膜１１より狭幅に形成され、ソース部１２ｂの両側（図１の紙面の上下方向）及び一端（図１の紙面の左方向の端）の外側に耐酸化膜１１を表出する。他方、ドレイン部は、耐酸化膜１１より広幅に形成され、耐酸化膜１１の両側及び他端（図１の紙面の右方向の端）から開口２１内にはみ出るように形成される。
【００６１】
次いで、レジストマスク１２及び耐酸化膜１１、１１ａをマスクとして、ｐ型不純物を例えば１０13〜１０14原子ｃｍ-2の濃度でイオン注入する。このとき、レジストマスク１２により被覆されている領域にはイオン注入がなされず、当初の半導体基板の低濃度の不純物濃度が保持される。
【００６２】
一方、レジストマスク１２及び耐酸化膜１１、１１ａのいずれにも被覆されていない領域、即ちレジストマスク１２のドレイン部１２ａにより被覆されている部分を除く開口２１直下には、深くかつ高濃度にｐ型不純物がイオン注入されたイオン注入領域７ａが形成される。                                                                              
【００６３】
また、耐酸化膜１１のみにより被覆されている領域、即ちレジストマスク１２に被覆されていない素子領域２（耐酸化膜１１で被覆されている領域）には、耐酸化膜１１を透過したｐ型不純物がイオン注入されて、イオン注入領域７ａより浅くかつ低濃度の低濃度イオン注入領域８ａが形成される。
【００６４】
このイオン注入工程の結果、レジストマスク１２のソース部１２ｂとドレイン部１２ａが接する領域（凸字の段差をつなぐ線上近傍の領域で、チャネルが形成される領域３５）は、半導体基板１がそのままの不純物濃度で保持されている。
【００６５】
一方、凸字の段差の部分よりソース領域４側では、耐酸化膜１１の外側にイオン注入領域７ａが形成され、耐酸化膜１１の内側に低濃度イオン注入領域８ａが形成される。他方、凸字の段差の部分よりドレイン領域３側では、耐酸化膜１１の外側にイオン注入がされていない領域（オフセット領域９となる領域）が形成され、そのオフセット領域９の外側に接してイオン注入領域７ａが形成される。
【００６６】
次いで、レジストマスク１２を除去したのち、耐酸化膜１１、１１ａをマスクとして熱酸化し、開口２１内にＬＯＣＯＳ酸化膜からなる素子分離膜６を形成する。その結果、イオン注入領域７ａは、素子分離膜６直下に形成された例えば濃度が約１０18原子ｃｍ-3のチャネルストッパ７となる。また、低濃度イオン注入領域８ａは、例えば濃度が約１０15原子ｃｍ-3の低濃度チャネルストッパ８となる。
【００６７】
その後、耐酸化膜１１、１１ａを除去する。その後さらに、以下に説明するように、高ドレイン耐圧を有する電界効果トランジスタの通常用いられる製造工程を用いて半導体装置を製造する。
【００６８】
図３は本発明の第１実施形態平面図、図４は本発明の第１実施形態断面図であり、いずれも製造された半導体素子を表している。なお、図４（ａ）、（ｂ）及び（ｃ）はそれぞれ図３の直線ＡＡ７、直線ＢＢ’及び直線ＣＣ’断面を表している。
【００６９】
図３及び図４を参照して、素子分離膜６を形成し耐酸化膜１１、１１ａを除去した後、素子領域２（耐酸化膜１１に被覆されていた領域）表面に熱酸化によりゲート絶縁膜５ａを形成する。必要ならば、ゲート絶縁膜５の形成前に例えば濃度１０15原子ｃｍ-3程度のチャネルドープを行なう。
【００７０】
次いで、両端が素子分離膜６上に延在するゲート電極５を形成する。
【００７１】
このゲート電極５は、レジストマスク１２のドレイン部１２ａとソース部１２ｂの境界上に延在するように形成される。即ち、凸字型のレジストマスク１２の段差が、ゲート電極５の直下に位置する。以下、本明細書では説明を簡明にするため、上記段差のゲート電極５長方向の位置、即ち、段差がゲート電極５をチャネル方向に分割する位置を「中間位置」といい、ゲート電極５の両端の中間位置を結ぶ線分を「線分３０」として表示する。従って、線分３０上の任意の点は、中間位置を示している。
【００７２】
次いで、図１を参照して、素子領域６のうちレジストマスク１２の外に表出する領域、即ち、低濃度イオン注入領域８ａを被覆するレジストマスク（不図示）を形成する。このレジストマスクは、再び図３を参照して、ソース領域４及びドレイン領域３を表出するように形成される。
【００７３】
次いで、上記低濃度イオン注入領域８ａを被覆するレジストマスク、ゲート電極５及び素子分離膜６をマスクとしてｎ型不純物をイオン注入し、ソース領域４に濃度が約１０17〜１０18原子ｃｍ-3の低濃度ソース領域３ａを、ドレイン領域３に濃度が約１０17〜１０18原子ｃｍ-3の低濃度ドレイン領域４ａを形成する。
【００７４】
この低濃度ソース領域３ａは、一辺がゲート電極５に接して形成され、残る３辺は低濃度チャネルストッパ８を介して素子分離膜６から離れて形成される。また、低濃度ドレイン領域３ａは、一辺がゲート電極５に接して形成され、残る３辺が素子分離膜６に接するように形成される。換言すれば、低濃度ドレイン領域３ａは素子領域２のドレイン側の全面に形成される。なお、低濃度チャネルストッパ８と重畳する低濃度ソース領域４ａは、その濃度差が大きいので、低濃度チャネルストッパは補償されて低濃度ソース領域４ａになる。従って、低濃度イオン注入領域８ａを被覆するレジストマスクの位置合せ精度は、半導体装置の特性に実用上は影響を及ぼさない。
【００７５】
次いで、ゲート電極５から十分離れた低濃度ドレイン領域３ａの表面及びゲート電極５から離れた低濃度ソース領域４ａの表面を表出する開口を有するレジストマスク（不図示）を形成し、ｎ型不純物を例えば濃度１０15原子ｃｍ-2でイオン注入し、例えば濃度１０20原子ｃｍ-3の高濃度ドレイン領域３ｂ及び高濃度ソース領域４ｂを形成する。
【００７６】
ゲート電極５と高濃度ドレイン領域３ｂの距離又はゲート電極５と高濃度ソース領域４ｂ間の距離は、必要なドレイン耐圧又はソース耐圧を実現するために十分な長さとする。しかし、高いソース耐圧を必要としない用途では、高濃度ソース領域４ｂがゲート電極に接触しない限り、高濃度ソース領域４ｂをゲート電極５に近接して配置してよい。
【００７７】
次いで、ゲート電極５から低濃度ソース領域４ｂを挟み反対側に位置する素子領域２、即ち低濃度ソース領域４ａと素子分離膜６との間（低濃度チャネルストッパ８が形成されている領域）に、ｐ型不純物をイオン注入して、低濃度チャネルストッパ８を貫通して底面が半導体基板１のｐ型領域に接する例えば濃度が１０20原子ｃｍ-3のｐ型不純物領域からなるバックゲート接続領域１３を形成する。
【００７８】
以上の工程を経て高ドレイン耐圧を有する本発明の第１実施形態の半導体装置が製造された。以下、このようにして製造された本第１実施形態の半導体装置について説明する。
【００７９】
図３及び図４を参照して、本第１実施形態の半導体装置は、例えば濃度が約１０15ｃｍ-3のｐ型半導体基板１上に、素子分離膜６により周囲を囲まれた矩形の素子領域２を有する。素子領域２上には、ゲート絶縁膜５ａを介してゲート電極５が設けられている。このゲート電極５は、素子領域２を図３の紙面上下方向に横切り、両端が素子分離膜６上に延在する。
【００８０】
図３及び図４を参照して、ゲート電極５の右側（図３及び図４の紙面右側）の素子領域２には、その全面にドレイン領域３が形成されている。このドレイン領域３は、例えば濃度が１０17〜１０18原子ｃｍ-3のｎ型導電型の低濃度ドレイン領域３ａと、低濃度ドレイン領域３ａ内にゲート電極５から十分に離れて設けられた例えば濃度が約１０20原子ｃｍ-3のｎ型導電型の高濃度ドレイン領域３ｂ（オフセットドレイン）とから構成される。
【００８１】
ゲート電極５の左側（図３及び図４の紙面左側）の素子領域２には、素子領域２の内側に素子分離膜６から隙間を設けてソース領域４が形成される。このソース領域４は例えば濃度が１０17〜１０18原子ｃｍ-3のｎ型導電型の低濃度ソース領域４ａと、低濃度ソース領域４ａの内側に設けられた例えば濃度が約１０20原子ｃｍ-3のｎ型導電型の高濃度ドレイン領域から構成されている。
【００８２】
ソース領域４の外側の素子領域２（即ち、素子分離膜６とソース領域４との隙間）には、ｐ型導電型の低濃度チャネルストッパ８が形成されている。また、低濃度チャネルストッパ８内に、低濃度チャネルストッパ８を貫通し半導体基板１に接続する高濃度の例えば濃度が約１０20ｃｍ-3のｐ型不純物領域からなるバックゲート接続領域１３が形成されている。
【００８３】
この低濃度チャネルストッパ８は、ゲート電極５をチャネル方向に２分する中間位置を結ぶ線分３０まで延在して形成される。従って、低濃度チャネルストッパ８の一部は、ゲート電極５の直下に形成された領域３１をなす。なお、この領域３１も、低濃度チャネルストッパ８と同じく素子分離膜６とソース領域４との隙間に形成される。
【００８４】
素子領域２を囲み、素子領域２の周辺に接して形成された素子分離膜６の直下には、オフセット領域９を除き、例えば濃度が約１０18原子ｃｍ-3のｐ型不純物領域からなるチャネルストッパ７（図３中の実線でハッチングした部分）が形成される。
【００８５】
オフセット領域９は、素子分離膜６直下のドレイン領域６近傍に設けられ、このオフセット領域９には意図して不純物が導入されず、従って当初の半導体基板の不純物濃度が保持されている。また、オフセット領域９は、ゲート電極５の直下、中間位置を結ぶ線分３０まで延在して形成される。従って、ゲート電極５直下に線分３０と素子領域２とに接する領域３３が、オフセット領域９の一部として含まれる。
【００８６】
ゲート電極５直下の素子領域２には、上述した低濃度チャネルストッパ８の一部を構成する領域３１以外には、不純物が導入されず、半導体装置のチャネルを構成する。ただし、当初の半導体基板１の不純物、さらにはチャネルドープの不純物が含まれることがあるのは当然である。
【００８７】
上記本発明の第１実施形態の半導体装置では、低濃度チャネルストッパ８がゲート電極５直下の領域３１に形成される。また、領域３１に接する素子分離膜６の直下にはチャネルストッパ８の一部領域３２が形成されている。このため、素子分離膜６と素子領域２の境界近くに形成される寄生トランジスタのしきい値は、これらｐ型不純物領域の領域３１、３２の存在により高くされるので、その動作が抑制される。
【００８８】
なお、領域３１、３２の濃度及び幅（線分３０の位置）は、寄生トランジスタの動作を抑制するに十分な値とする。このとき、既述のように、半導体装置のチャネル領域３５にはチャネルストッパ７及び低濃度チャネルストッパ８形成のための不純物が導入されないから、領域３１、３２の濃度及び幅のばらつきは半導体装置のしきい値に影響しない。従って、半導体装置の特性に影響せずに、寄生トランジスタの動作を十分に抑制することができる。
【００８９】
さらに、本発明の第１実施形態の半導体装置では、素子領域２周辺外側に設けられたチャネルストッパ７の他に、ソース領域４の周り、素子領域２の周辺内側にも低濃度チャネルストッパ８が形成される。このため、チャネル領域３５のドレイン領域３近傍でチャネルから半導体基板１へ注入されたキャリアは、半導体基板１よりも低抵抗の低濃度チャネルストッパ８を通りバックゲート接続部１３へ流入する。このため、バックゲート電圧（半導体基板１のゲート電極５近傍の電圧）の変動が抑制される。
【００９０】
なお、本第１実施形態では、図１を参照して、素子分離膜６（即ちチャネルストッパ７）のソース領域４側の一角（図１の紙面左上）に矩形の切欠きが形成されている。これは、ソース領域４側の素子分離膜６の直下にはオフセット領域９が設けられないので、切欠きがないとソース領域４側のチャネルストッパ７が幅広になる。従って、かかる切欠きを設けてチャネルストッパ７の幅を狭くしても十分な素子分離が保持される。そして、かかる切欠き部分に他の半導体素子を形成することができるので、半導体基板１の必要な面積を小さくすることができる。
【００９１】
本発明の第２実施形態は、第１実施形態の半導体装置の低濃度ソース領域４ａをゲート電極５近くに留め、低濃度チャネルストッパ８を高濃度ソース領域４ｂにかかるように形成した半導体装置に関する。
【００９２】
図５は本発明の第２実施形態平面図であり、半導体装置の構造を表している。
【００９３】
図５を参照して、本第２実施形態の半導体装置は、低濃度ソース領域４ａ及び低濃度チャネルストッパ８の平面形状を除き、他は第１実施形態と同様の構造を有する。即ち、素子領域２、素子分離膜６、チャネルストッパ７、ゲート電極５、ドレイン領域３、高濃度ソース領域４ｂは第１実施形態と同様の平面形状とされる。
【００９４】
低濃度ソース領域４ａは、ゲート電極５から高濃度ソース領域４ｂにかかる位置まで延在している。即ち、低濃度ソース領域４ａのゲート電極５から遠い側の端は、高濃度ソース領域４ｂを横切る又は接する位置に設定される。従って、低濃度ソース領域４ａと素子分離膜６との間に形成される低濃度チャネルストッパ８の右端（図５の紙面右側の端）は、第１実施形態よりもゲート電極５に近くなる。
【００９５】
このように、ドレイン領域３側のチャネル領域３５端から低濃度チャネルストッパ８までの距離が短くなる。従って、チャネル領域３５の端から半導体基板１へ注入されたキャリアが低抵抗の低濃度チャネルストッパ８に到達するまでの間、高抵抗の半導体基板１を通過する距離が短くなる。その結果、半導体基板１の電圧、即ちバックゲート電圧の変動が小さくなる。
【００９６】
上述した第１及び第２実施形態では、ｐ型半導体基板１上にｎ型電界効果トランジスタを形成した。周知のように、ｐ型半導体基板１に代えて、ｐウエルが形成された半導体基板１を用いることができる。また、ｎ型半導体基板又はｎウエル内にｐ型電界効果トランジスタを形成してもよい。このとき、チャネルストッパ７及び低濃度チャネルストッパ８は当然にｎ型不純物領域となる。
【００９７】
上記の本明細書には下記付記記載の発明が開示されている。
（付記１）第１導電型の半導体基板上に、素子分離膜により画定された素子領域と、
前記素子領域上にゲート絶縁膜を介して設けられ、前記素子領域を横断し両端が前記素子分離膜上に延在するゲート電極と、
前記ゲート電極の外側の一方に位置する前記素子領域に形成された第２導電型のドレイン領域と、
前記ゲート電極の外側の他方に位置する前記素子領域に、前記素子分離膜から隙間を設けて形成された第２導電型のソース領域と、
前記ゲート電極をゲート長方向に分割する中間位置から、前記ドレイン側の前記素子領域の外周に沿って、前記素子分離膜の直下に設けられたオフセット領域と、
前記中間位置から前記ソース側の前記素子領域の内周に沿って前記素子分離膜の直下に設けられ、前記隙間を埋める第１導電型の低濃度チャネルストッパと、
前記素子分離膜の直下に、前記オフセット領域及び前記低濃度チャネルストッパの外周に接して設けられた、前記低濃度チャネルストッパより高濃度の第１導電型のチャネルストッパとを有することを特徴とする半導体装置。
（付記２）前記ドレイン領域は、低濃度ドレイン領域と、前記低濃度ドレイン領域内に前記ゲート電極から離れて形成された高濃度ドレイン領域とからなり、
前記ソース領域は、低濃度ソース領域と、前記低濃度ソース領域内に前記ゲート電極から離れて形成された高濃度ソース領域とからなり、
前記低濃度チャネルストッパは、前記低濃度チャネルストッパの一端が前記高濃度ソース領域を前記ゲート電極に平行に横切るように設けられたことを特徴とする付記１記載の半導体装置。
（付記３）前記低濃度チャネルストッパ領域の不純物濃度は、１×１０15原子／ｃｍ3 以上であることを特徴とする付記１又は２記載の半導体装置。
（付記４）前記ソース領域内に形成され、前記低濃度チャネルストッパに接続する前記半導体基板及び前記チャネルストッパと同一導電型のバックゲート接続領域を有することを特徴とする付記１、２又は３記載の半導体装置。
（付記５）前記素子領域は半導体基板上に形成された第１導電型のウエルに形成されることを特徴とする付記１〜４の何れかに記載の半導体装置。
（付記６）矩形の前記素子を画定する前記素子分離膜は、前記ソース領域側の１角又は２角に切欠きが形成されていることを特徴とする付記１〜５の何れかに記載の半導体装置。
（付記７）第１導電型の半導体基板上に、素子領域を画定する耐酸化膜を形成する工程と、
ゲート電極をゲート長方向に分割する中間位置からドレイン領域側では、前記耐酸化膜及び前記耐酸化膜の周辺外側に形成されるべきオフセット領域を被覆し、前記中間位置からソース領域側では、前記耐酸化膜の周辺内側領域を表出し残りの前記耐酸化膜を被覆するレジストマスクを、前記半導体基板上に形成する工程と、
前記耐酸化膜及び前記レジストマスクをマスクとする第１導電型不純物のイオン注入により、前記耐酸化膜又は前記レジストマスクに被覆されない領域にチャネルストッパ形成用の第１濃度のイオン注入領域を形成し、前記耐酸化膜のみに被覆されている領域に前記第１濃度より低濃度の低濃度チャネルストッパ形成用のイオン注入領域を形成し、かつ、前記レジストマスクに被覆されている領域にはイオン注入領域を形成しないチャネル形成用イオン注入工程と、
前記レジストマスクを除去する工程と、
前記耐酸化膜をマスクとする熱酸化により、酸化膜からなる素子分離膜を形成する工程とを有する半導体装置の製造方法。
【産業上の利用可能性】
【００９８】
本発明は高ドレイン耐圧を有する電界効果トランジスタ及びその製造に適用することで、安定したしきい値を有する半導体装置を実現することができる。
【図面の簡単な説明】
【００９９】
【図１】本発明の第１実施形態イオン注入マスク平面図
【図２】本発明の第１実施形態イオン注入マスク断面図
【図３】本発明の第１実施形態平面図
【図４】本発明の第１実施形態断面図
【図５】本発明の第２実施形態平面図
【図６】従来の電界効果トランジスタ製造工程平面図
【図７】従来の電界効果トランジスタ製造工程断面図
【符号の説明】
【０１００】
１  半導体基板
２  素子領域
３  ドレイン領域
３ａ  低濃度ドレイン領域
３ｂ  高濃度ドレイン領域
４  ソース領域
４ａ  低濃度ソース領域
４ｂ  高濃度ソース領域
５  ゲート電極
５ａ  ゲート絶縁膜
６  素子分離膜
７  チャネルストッパ
７ａ  イオン注入領域
８  低濃度チャネルストッパ
８ａ  低濃度イオン注入領域
９  オフセット領域
１１、１１ａ  耐酸化膜
１２  レジストマスク
１２ａ  ドレイン部
１２ｂ  ソース部
１３  バックゲート接続領域
２１  開口
３０  線分
３１〜３５  領域
【図１】
2009043892.tif 000003
【図２】
2009043892.tif 000004
【図３】
2009043892.tif 000005
【図４】
2009043892.tif 000006
【図５】
2009043892.tif 000007
【図６】
2009043892.tif 000008
【図７】
2009043892.tif 000009