(57)【要約】 【課題】本発明は、インピーダンスを小さくすることができ、ノイズや電圧降下の原因を取り除いて低ノイズで高速動作を可能とした半導体積層パッケージの提供を目的とする。【解決手段】本発明は、第１のプリント配線板の上に複数の半導体チップが積層され、上段の半導体チップが電源系のパッドとグランド系のパッドと信号系のパッドを上面側中央部に備えた構成であり、中央に配線用孔部を有する配線拡張部が前記上段の半導体チップ上に積層され、該配線拡張部にはその中央部側からその周辺部側にかけて延出形成された配線回路が設けられ、前記上段の半導体チップの電源系のパッドとグランド系のパッドが前記配線拡張部の中央部側の配線回路に前記配線用孔部を介して接続され、前記配線拡張部の周辺部側の配線回路がワイヤー線を介して前記第１のプリント配線板上の接続ランドにボンディング接続されてなる。【選択図】図１
2009038142.tif 000002
【特許請求の範囲】
【請求項１】
第１のプリント配線板の上に複数の半導体チップが積層され、これら半導体チップのうち、上段の半導体チップが電源系のパッドとグランド系のパッドと信号系のパッドを上面側中央部に備えた構成であり、前記第１のプリント配線板において前記半導体チップが積層された部分の周囲に接続ランドが形成されてなる半導体積層パッケージであって、
中央に配線用孔部を有する配線拡張部が前記配線用孔部を前記上段の半導体チップの電源系のパッドとグランド系のパッドと信号系のパッドに望ませて前記上段の半導体チップ上に積層され、該配線拡張部にはその中央部側からその周辺部側にかけて延出形成された配線回路が設けられる一方、
前記上段の半導体チップの電源系のパッドとグランド系のパッドが前記配線拡張部の中央部側の配線回路に接続されるとともに、
前記配線拡張部の周辺部側の配線回路がワイヤー線を介して前記第１のプリント配線板上の接続ランドにボンディング接続されてなることを特徴とする半導体積層パッケージ。
【請求項２】
前記上段の半導体チップの電源系のパッドとグランド系のパッドが前記配線拡張部の中央部側の配線回路に前記配線用孔部を通過したワイヤー線を介してボンディング接続されてなることを特徴とする請求項１に記載の半導体積層パッケージ。
【請求項３】
前記配線拡張部が、基板とその中央部に形成された配線用孔部と該配線用孔部から基板周辺部側に延出形成された配線回路を具備した第２のプリント配線板からなることを特徴とする請求項１または２に記載の半導体積層パッケージ。
【請求項４】
前記配線拡張部が、前記上段の半導体チップ上に被覆形成された絶縁層と再配線層と接続ランドを具備してなり、該配線拡張部を前記上段の半導体チップ上に一体に形成して前記上段の半導体チップがチップサイズパッケージとされてなることを特徴とする請求項１に記載の半導体積層パッケージ。
【請求項５】
電源系のパッドとグランド系のパッドと信号系のパッドを片面中央部に備え他面側が平面部とされた第１の半導体チップと、電源系のパッドとグランド系のパッドと信号系のパッドを片面中央部に備え他面側が平面部とされた第２の半導体チップが第１のプリント配線板の上に積層されてなり、前記第２の半導体チップが前記上段の半導体チップとされてなることを特徴とする請求項１〜４のいずれかに記載の半導体積層パッケージ。
【請求項６】
前記第１のプリント配線板の一部に配線用接続孔が形成され、この配線用接続孔の上に前記第１の半導体チップがその片面中央部の電源系のパッドとグランド系のパッドと信号系のパッドを前記配線用接続孔に望ませて載置され、前記第１の半導体チップ上に第２の半導体チップが前記互いの半導体チップの平面部を向き合わせて積層されてなることを特徴とする請求項１〜５のいずれかに記載の半導体積層パッケージ。
【請求項７】
前記第１のプリント配線板の裏面側において前記配線用接続孔の近傍に接続ランドが形成され、該接続ランドに前記配線用接続孔に望んだ前記第１の半導体チップの電源系のパッドとグランド系のパッドと信号系のパッドのいずれかがワイヤー線によりボンディング接続されてなることを特徴とする請求項６に記載の半導体積層パッケージ。
【請求項８】
前記上段の半導体チップの信号系のパッドが前記配線拡張部の配線用孔部と前記配線拡張部の上方と側方を通過して配置されたワイヤー線により前記第１のプリント配線板上の接続ランドにボンディング接合されてなることを特徴とする請求項１〜７のいずれかに記載の半導体積層パッケージ。
【請求項９】
前記第１のプリント配線板の裏面側に該第１のプリント配線板の表面側の接続ランドに接続された半田ボールが複数形成されるとともに、前記第１のプリント配線板に形成されている配線用接続孔の近傍の接続ランドと該接続ランドに接続されたワイヤー線が封止材により覆われてなることを特徴とする請求項１〜８のいずれかに記載の半導体積層パッケージ。
【請求項１０】
前記第１のプリント配線板の表面側に、該第１のプリント配線板上の接続ランドと第１のプリント基板上に積層された複数の半導体チップと配線拡張部とそれらにボンディング接続されたワイヤー線を取り囲んで覆う封止部が形成されてなることを特徴とする請求項１〜９のいずれかに記載の半導体積層パッケージ。
【請求項１１】
前記上段の半導体チップの上に絶縁層を介して配線拡張部が設けられ、前記上段の半導体チップの信号系のパッドが前記絶縁層を通過させて該半導体チップの側方に延出されたワイヤー線により前記第１のプリント基板の接続ランドに接続されてなることを特徴とする請求項１〜１０のいずれかに記載の半導体積層パッケージ。
【請求項１２】
前記１つの半導体チップをそのパッドが形成された面を前記第１のプリント配線板側に向け、前記１つの半導体チップのパッドを前記第１のプリント配線板側に設けた接続ランドに直に接続し、前記１つの半導体チップの上に第２の半導体チップを積層してなることを特徴とする請求項１〜５、８〜１１に記載の半導体積層パッケージ。
【請求項１３】
前記上段の半導体チップよりも下段側に位置する半導体チップに対し、配線拡張部が積層され、下段の半導体チップの電源系のパッドとグランド系のパッドが前記配線拡張部の中央部側の配線回路に接続され、前記配線拡張部の周辺部側の配線回路がワイヤー線を介して前記第１のプリント配線板上の接続ランドにボンディング接続され、下段の半導体チップの上に絶縁層を介して上段の半導体チップが積層されてなることを特徴とする請求項１〜５、８〜１１に記載の半導体積層パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は低ノイズで高速動作が可能な半導体積層パッケージに関する。
【背景技術】
【０００２】
従来の半導体積層パッケージの構造として、半導体チップを積層する構造や半導体パッケージを積層する構造が知られている。半導体装置の近年の高密度実装化により、更なる小型・薄型化が要求されてきており、半導体チップを積層する構造が各社から提案されている。
半導体積層チップの第１の構造例として、２つの半導体チップの裏面どうしを対向させて積層した積層構造であり、この積層構造の上面側と下面側に個々にリードフレームを備えて個々の半導体チップの回路とこれらのリードフレームをボンディング接続し、上下のリードフレームを１つのリードから分岐してなる半導体チップ積層構造が知られている。（特許文献１参照）
半導体積層チップの第２の構造例として、半導体チップを背中合わせとして一体化し、封止材の内部に設けた構造であり、封止材の内部にこれらの半導体チップと離間してプリント基板層を別途配置し、このプリント基板層を外部リードに接続し、プリント基板層と半導体チップのボンディングパッドをボンディング線で接続し、ＧＮＤライン、電源ラインを強化した構造の積層パッケージが知られている。（特許文献２参照）
半導体積層チップの第３の構造例として、上下両面にフレキシブル回路を積層した構造のパドルを介して第１半導体チップと第２半導体チップを積層し、これらチップの端子をフレキシブル回路に接続し、チップ端子を長いワイヤーを用いて外部リードに接続してなる構造の半導体チップ積層構造が知られている。（特許文献３参照）
更に、プリント配線板の上に上下２段に積層した半導体チップ構造として、下段の半導体チップの回路面を下向き（プリント配線板側）、上段の半導体チップは上向きにして積層し、下段の半導体チップのパッドからプリント配線板の下面（半導体チップ積層面の逆面）へワイヤーにて接続し、プリント配線板に接続した構造が知られている。（特許文献４参照）
【０００３】
また、半導体チップ積層構造の他の一般的な例として、図１５に示すように上下の半導体チップ１００ａ、１００ｂの間にスペーサ１０２を設けてプリント配線板１０３上に積層した構造が知られているが、この場合の半導体チップ１００ａ、１００ｂの電極パッド１０４ａ、１０４ｂは、半導体チップ１００ａ、１００ｂの周辺側の端部に設けられているので、半導体チップ１００ａ、１００ｂを搭載したプリント配線板１０３上の接続ランド１０３ａに比較的短いワイヤー線１０５で接続することができる。ところが、電極パッドが半導体チップの中央に配置されているようなデバイス（例えば、汎用ＤＲＡＭ：Dynamic Random Access Memory）では、チップ中央の電極パッドからチップの外側へ長いワイヤーを引き回してプリント配線板１０３の接続ランド１０３ａに接続することになるので、図１５に示すようなスペーサ１０２を設けることができない問題がある。
【０００４】
一方、半導体チップの中央に電極パッドが配置されているチップ積層構造の一例として、図１６（Ａ）、（Ｂ）に示すような構造が提案されている。
図１６（Ａ）に示す構造では、プリント配線板１０７上に半導体チップ１０８ａ、１０８ｂが封止材１０９により囲まれた状態で積層され、上下段の半導体チップ１０８ａ，１０８ｂの信号のみならず、電源、グランドなどの電極パッド１１０ａ，１１０ｂとプリント配線板１０７の周辺部に設けられている接続ランド１０７ｂを長いワイヤー線１１２ａ、１１２ｂにより配線し、接続している。
【０００５】
更に、他の例のチップ積層構造として図１６（Ｂ）に示す如く、半導体チップ１１５ａと半導体チップ１１５ｂを積層してなり、下段の半導体チップ１１５ａがその回路面を下向きにして、上段の半導体チップ１１５ｂはその回路面を上向きとしてプリント配線板１１６上に積み重ねて積層されており、プリント配線板１１６は、下段の半導体チップ１１５ａの電極パッド１１５ｃの部分周りがくり貫かれて透孔１１８が形成された構造が知られている。この構造において下段の半導体チップ１１５ａの電極パッド１１５ｃは、その部分周りの透孔１１８を介し、プリント配線板１１６の裏面側に設けられた接続ランド１１６ａへ短いワイヤー１１７ａで接続され、プリント配線板１１６において、ワイヤー径よりも太い配線で回路が形成されている。
【特許文献１】特開平１１−１６３２５５号公報
【特許文献２】特開平１１−２８９０４３号公報
【特許文献３】特開平１１−５０２０６３号公報
【特許文献４】特開２００１−８５６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１６（Ａ）、（Ｂ）に示す構造を採用したチップ積層構造では、上段の半導体チップ１０８ｂ、１１５ｂは信号のみならず、電源，グランドの電極パッドも共にプリント配線板１０７、１１６上に設けられている接続ランド１０７ｂ、１１６ｂにいずれも長いワイヤー線１１２ｂ、１１７ｂにて接続しているため、インダクタンス及び抵抗（ＬＲ）が大きくなることにより、ノイズや電圧降下の原因となり、高速動作を阻害する可能性があった。
また、先の特許文献４に記載された構造にあっては、上段の半導体チップにおいて、電極パッドからプリント配線板の端側にある接続ランドへ長いワイヤーで接続されている構造であるため、電源、グランドのインダクタンス及び抵抗が大きくなることにより、ノイズや電圧降下の原因となり、高速動作を阻害する可能性がある。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、長いワイヤー線にてボンディング接続する部分をできるだけ無くしてワイヤー径よりも太い配線幅の配線回路で電源系とグランド系のパッドを接続可能とすることにより、配線インピーダンスを小さくすることができ、ノイズや電圧降下の原因を取り除いて低ノイズで高速動作を可能とした半導体積層パッケージの提供を目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、第１の発明の半導体積層パッケージは、第１のプリント配線板の上に複数の半導体チップが積層され、これら半導体チップのうち、上段の半導体チップが電源系のパッドとグランド系のパッドと信号系のパッドを上面側中央部に備えた構成であり、前記第１のプリント配線板において前記半導体チップが積層された部分の周囲に接続ランドが形成されてなる半導体積層パッケージであって、中央に配線用孔部を有する配線拡張部が前記配線用孔部を前記上段の半導体チップの電源系のパッドとグランド系のパッドと信号系のパッドに望ませて前記上段の半導体チップ上に積層され、該配線拡張部にはその中央部側からその周辺部側にかけて延出形成された配線回路が設けられる一方、前記上段の半導体チップの電源系のパッドとグランド系のパッドが前記配線拡張部の中央部側の配線回路に接続されるとともに、前記配線拡張部の周辺部側の配線回路がワイヤー線を介して前記第１のプリント配線板上の接続ランドにボンディング接続されてなることを特徴とする。
上段の半導体チップの電源用あるいはグランド用のパッドを短いワイヤー線にて配線拡張部に接続することができるとともに、配線拡張部に形成した配線回路にて低インピーダンスのまま配線拡張部の周辺部まで接続することができ、更に配線拡張部の周辺部において第１のプリント配線板の接続ランドに短いワイヤー線にて接続できるので、電源系のパッドやグランド系のパッドが中央部に形成されている上段側の半導体チップであっても、低インピーダンス接続状態で第１のプリント配線板まで配線することができる。よって、長いワイヤー線にて第１のプリント配線板の接続ランドに接続していた従来の半導体積層パッケージに比較して内部接続配線の低インピーダンス化を実現して低ノイズで高速動作可能にすることができる。
【０００９】
上記の課題を解決するため、第２の発明の半導体積層パッケージは、前記上段の半導体チップの電源系のパッドとグランド系のパッドが前記配線拡張部の中央部側の配線回路に前記配線用孔部を通過したワイヤー線を介してボンディング接続されてなることを特徴とする。
上段の半導体チップの電源系のパッドとグランド系のパッドが前記配線拡張部の中央部側の配線回路に短いワイヤー線で接続されるので、ワイヤー線の配線の低インピーダンス化を実現して低ノイズで高速動作可能にすることができる。
【００１０】
上記の課題を解決するため、第３の発明の半導体積層パッケージは、前記配線拡張部が基板とその中央部に形成された配線用孔部と該配線用孔部から基板周辺部側に延出形成された配線回路を具備した第２のプリント配線板からなることを特徴とする。配線拡張部として具体的には配線用孔部と配線回路を具備した第２のプリント配線板を用いることができる。この第２のプリント配線板であるならば、配線回路を太くして低インピーダンス化することが容易であり、低ノイズで高速動作を可能にすることができる。
【００１１】
上記の課題を解決するため、第４の発明の半導体積層パッケージは、前記配線拡張部が前記上段の半導体チップ上に被覆形成された絶縁層と再配線層と接続ランドを具備してなり、該配線拡張部を前記上段の半導体チップ上に一体に形成して前記上段の半導体チップがチップサイズパッケージとされてなることを特徴とする請求項１に記載の半導体積層パッケージ。
ワイヤー線の接続に代えてチップサイズパッケージにて利用される再配線層と接続ランドを利用することによっても本願発明の目的を達成でき、配線の低インピーダンス化を実現して低ノイズで高速動作可能にすることができる。
【００１２】
上記の課題を解決するため、第５の発明の半導体積層パッケージは、電源系のパッドとグランド系のパッドと信号系のパッドを片面中央部に備え他面側が平面部とされた第１の半導体チップと、電源系のパッドとグランド系のパッドと信号系のパッドを片面中央部に備え他面側が平面部とされた第２の半導体チップが第１のプリント配線板の上に積層されてなり、前記第２の半導体チップが前記上段の半導体チップとされてなることを特徴とする。
【００１３】
上記の課題を解決するため、第６の発明の半導体積層パッケージは、前記第１のプリント配線板の一部に配線用接続孔が形成され、この配線用接続孔の上に前記第１の半導体チップがその片面中央部の電源系のパッドとグランド系のパッドと信号系のパッドを前記配線用接続孔に望ませて載置され、前記第１の半導体チップ上に第２の半導体チップが前記互いの半導体チップの平面部を向き合わせて積層されてなることを特徴とする。
【００１４】
上記の課題を解決するため、第７の発明の半導体積層パッケージは、前記第１のプリント配線板の裏面側において前記配線用接続孔の近傍に接続ランドが形成され、該接続ランドに前記配線用接続孔に望んだ前記第１の半導体チップの電源系のパッドとグランド系のパッドと信号系のパッドのいずれかがワイヤー線によりボンディング接続されてなることを特徴とする。
第１の半導体チップにおいても電源系とグランド系のパッドを第１のプリント配線板の接続ランドに配線用接続孔を介して短いワイヤー線にて接続できるので、第１の半導体チップの配線の低インピーダンス化を実現して第１の半導体チップについて低ノイズで高速動作可能にすることができる。
【００１５】
上記の課題を解決するため、第８の発明の半導体積層パッケージは、前記上段の半導体チップの信号系のパッドが前記配線拡張部の配線用孔部と前記配線拡張部の上方と側方を通過して配置されたワイヤー線により前記第１のプリント配線板上の接続ランドにボンディング接合されてなることを特徴とする。
信号系のパッドを配線拡張部の配線用孔部と前記配線拡張部の上方と側方を通過して配置されたワイヤー線により接続すると、信号系のパッドの接続についてはワイヤー線が長くなり低インピーダンス化するのは難しいが、信号系のワイヤー線よりも電源系とグランド系のワイヤー線を低インピーダンス化した方が半導体チップの高速化に寄与する。
【００１６】
上記の課題を解決するため、第９の発明の半導体積層パッケージは、前記第１のプリント配線板の裏面側に該第１のプリント配線板の表面側の接続ランドに接続された半田ボールが複数形成されるとともに、前記第１のプリント配線板に形成されている配線用接続孔の近傍の接続ランドと該接続ランドに接続されたワイヤー線が封止材により覆われてなることを特徴とする。
【００１７】
上記の課題を解決するため、第１０の発明の半導体積層パッケージは、前記第１のプリント配線板の表面側に、該第１のプリント配線板上の接続ランドと第１のプリント基板上に積層された複数の半導体チップと配線拡張部とそれらにボンディング接続されたワイヤー線を取り囲んで覆う封止部が形成されてなることを特徴とする。
【００１８】
上記の課題を解決するため、第１１の発明の半導体積層パッケージは、前記上段の半導体チップの上に絶縁層を介して配線拡張部が設けられ、前記上段の半導体チップの信号系のパッドが前記絶縁層を通過させて該半導体チップの側方に延出されたワイヤー線により前記第１のプリント基板の接続ランドに接続されてなることを特徴とする。
上記の課題を解決するため、第１２の発明の半導体積層パッケージは、前記１つの半導体チップをそのパッドが形成された面を前記第１のプリント配線板側に向け、前記１つの半導体チップのパッドを前記１つのプリント配線板側に設けた接続ランドに直に接続し、前記第１の半導体チップの上に第２の半導体チップを積層してなることを特徴とする。
【００１９】
上記の課題を解決するため、第１３の発明の半導体積層パッケージは、前記上段の半導体チップよりも下段側に位置する半導体チップに対し、配線拡張部が積層され、下段の半導体チップの電源系のパッドとグランド系のパッドが前記配線拡張部の中央部側の配線回路に接続され、前記配線拡張部の周辺部側の配線回路がワイヤー線を介して前記第１のプリント配線板上の接続ランドにボンディング接続され、下段の半導体チップの上に絶縁層を介して上段の半導体チップが積層されてなることを特徴とする。
【発明の効果】
【００２０】
以上説明したように本発明によれば、複数の半導体チップを第１のプリント配線板の上に積層してなる半導体積層パッケージにおいて、上段の半導体チップの電源系のパッドやグランド系のパッドを第１のプリント配線板の接続ランドに接続する構造を採用し、上段の半導体チップの電源系のパッドやグランド系のパッドに接続する配線経路を低インピーダンス化することができ、低ノイズで高速動作が可能な半導体積層パッケージを提供できる効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の最良の形態の半導体積層パッケージについて、図面を参照して説明するが、本発明は以下の各実施形態に限定されるものではない。 
図１は、本発明の半導体積層パッケージの第１実施形態を示す縦断面図であり、図２〜図７はその製造方法の手順を説明する図、図８は配線拡張部の一例を示す平面図である。
図１に示すように、第１実施形態の半導体積層パッケージＡは、平面視矩形状の第１のプリント配線板１の中央上部側に平面視矩形状の第１の半導体チップ２と第２の半導体チップ３と第２のプリント配線板（配線拡張部）４とを積層し、これらを覆って第１のプリント配線板１の上に封止用のモールド樹脂からなる封止体５が設けられ、第１のプリント配線板１の下面側に半田ボール６が複数設けられて構成されている。
前記第１のプリント配線板１は中央部にスリット状の配線用接続孔１ａが形成され、その上面側周辺部に複数の接続ランド１ｂが形成され、第１のプリント配線板１の裏面側中央部の配線用接続孔１ａの周辺部分にも接続ランド１ｄが複数形成されている。第１のプリント配線板１の内部には、各接続ランド１ｂあるいは接続ランド１ｄを半田ボール６の形成部分のいずれかに接続するための内部配線等が組み込まれているがそれらの詳細構造について図１では略している。
【００２２】
前記第１の半導体チップ２は複数のパッド２ｂを第１のプリント配線板１の配線用接続孔１ａに収容するように望ませた状態、即ち、複数のパッド２ｂを下向きとして第１のプリント配線板上に配置されている。
前記第２の半導体チップ３は前記第１の半導体チップ２と同等の構造であり、第２の半導体チップ３は複数のパッド３ｂを上向きとして、第１の半導体チップ２上に積層されている。前記半導体チップ２、３においてパッド２ｂ、３ｂが形成されていない側の面は平面部２ｄ、３ｄとされているので、図１の構造では第１の半導体チップ２の上に第２の半導体チップ３は密着配置されている。
【００２３】
前記半導体チップ３の上には、半導体チップ３と平面視形状が同等の矩形板状の配線拡張部（第２のプリント配線板）４が積層されている。この配線拡張部４は基板４ａの中央部にスリット状の配線用孔部４ｂが形成され、この配線用孔部４ｂ内に半導体チップ３の複数のパッド３ｂを望ませて、換言すると各パッド３ｂを配線用孔部４ｂ内に収容するように配線拡張部４が半導体チップ３上に積層されている。
図８に配線拡張部４の一例を示すが、矩形状の基板４ａの中央部に図８の縦方向に延在するスリット状の配線用孔部４ｂが形成されていて、図８ではこの配線用孔部４ｂを介してその下に複数（例えば２９個の）のパッド３ｂが存在している状態を示す。
図８の例では２９個のパッド３ｂのうち、半分程度のパッド３ｂが信号系のパッドであり、他のパッド３ｂは電源系のパッドあるいはグランド系のパッドとされている。
【００２４】
図８の例では基板４ａの上面側においてスリット状の配線用孔部４ｂの両側に整列するように短冊状の配線回路４ｄ１、４ｄ２が交互に４個ずつ８個、更に２列合わせて合計１６個形成されている。ここで配線回路４ｄを８個ずつ形成したのは、半導体チップ３に形成されているパッド３ｂのうち、電源系のパッドとグランド系のパッドを全部配線するために必要な数を確保するためであり、これらの配線回路４ｄを設ける数は特に問わない。
図８においてより具体的には、薄く塗られている箇所の配線回路４ｄ１は、電源系のパッド用の配線回路（例えばVDD，VDDQ）であり、ドットを多数形成して表記している配線回路４ｄ２は、グランド系のパッド用の配線回路（例えば、VSS，VSSQ）であり、図８に示す配線拡張部（第２のプリント配線板）４は、片面にＣｕ箔を設けた片面基板を例示している。
【００２５】
前記半導体チップ３の２９個のパッド３ｂのうち、電源系あるいはグランド系の１６個のパッド３ｂがパッド３ｂと配線回路４ｄ１と４ｄ２の端部とを接続するワイヤー線８によりボンディング接続されている。また、ワイヤー線８が接続された配線回路４ｄ１と４ｄ２の反対側の端部とその外側に位置する第１のプリント配線板１の接続ランド１ｃはワイヤー線９によりワイヤーボンディング接続されている。なお、図８に示す配線拡張部４上の配線回路４ｄ１（４ｄ２）において配線用孔部４ｂ側の端部に接続ランド４ｅが形成され、配線拡張部４の周縁部に近い側の配線回路４ｄ１（４ｄ２）の端部に接続ランド４ｆが形成され、具体的にはこれらの接続ランド４ｅまたは接続ランド４ｆにワイヤー線８またはワイヤー線９が接続されている。
次に、前記半導体チップ３の残り１３個のパッドは信号系のパッド３ｂであるので、これらのパッド３ｂについては、配線用孔部４ｂと配線拡張部４の上方並びに側方を通過させて第１の配線板１上の接続パッド１ｂに到達可能な比較的長いワイヤー線１０によりパッド３ｂと接続パッド１ｂとをワイヤーボンディング接続する。図８ではこれらのワイヤー線１０を鎖線で示している。
【００２６】
次に、第１の半導体チップ２の複数のパッド２ｂは先に説明した如く第１のプリント配線板１のスリット状の配線用接続孔１ａの内部側に望ませられているが、第１のプリント配線板１の裏面側において先の配線用接続孔１ａの周辺部には接続ランド１ｄが複数配列形成され、これらの接続ランド１ｄに第１の半導体チップ１のパッド２ｂがワイヤー線１１を用いてワイヤーボンディング接続され、これらの部分周り、即ち、配線用接続孔１ａの内部とワイヤー線１１とパッド２ｂ、１ｄとその部分周りが封止材１２により覆われて保護されている。
【００２７】
以上説明した構造を採用してなる半導体積層パッケージＡにおいては、上述の如く設けられたワイヤー線８は配線用孔部４ｂを通過させてパッド３ｂと短冊状の配線回路４ｄの端部との間で至近距離にて接続できるので、短いもので良い。また、ワイヤー線９においても配線回路の端部の接続ランド４ｆからその近傍に配置されている第１のプリント配線板１の接続ランド１ｃに接続するので短いもので良い。また、ワイヤー線８、９を接続する形で設けられる配線回路４ｄ１、４ｄ２にあっては、ワイヤー線８、９の径よりも充分に太い（例えばワイヤー径φ２５μｍに対してより太い配線の）導体層を利用できるので、配線インピーダンスを充分に低くすることができる。また、半導体チップ３の複数のパッド３ｂのうち、全数を配線回路に接続するのではなく、特に影響の大きい電源系、グランド系のパッド３ｂの配線のみを配線回路４ｄ１、４ｄ２に接続するので、配線拡張部４の表面積を有効利用して１つ１つの配線回路をできるだけ低インピーダンスのものとすることができる。
以上説明のようにワイヤー線８、９を短くできることから、これらのワイヤー線８、９での抵抗の増大は生じ難いし、インダクタンスの増加も少ないので、これらのワイヤー線８、９の部分でのノイズ発生の問題は生じ難く、電圧降下も抑制でき、第２の半導体チップ３の高速動作に支障を来さない。
【００２８】
次に、図２〜図７を基に、図１に示す半導体積層パッケージＡの製造方法の一例について説明する。
まず、第１のプリント配線板１の上面において第１の半導体チップ２を搭載する領域に絶縁性接着剤（例えばエポキシ樹脂やエラストマ材：図示略）を供給し、前記第１の半導体チップ２をその回路面（パッド２ｂの形成面）が下向きになるように前記第１のプリント配線板１の中央に搭載し、前記絶縁性接着剤を硬化させ、前記第１の半導体チップ２と前記第１のプリント配線板１を接着する。図２（Ａ）はその状態を示す断面図である。
【００２９】
前記第１のプリント配線板２は、図２（Ｂ）のように中央部にスリット状の配線用接続孔１ａが形成されていて、第１の半導体チップ２の電極パッド部２ｂを配線用接続孔１ａ内に望ませた構造になっている。図２（Ｂ）は、前記第１の半導体チップ２を下向きになるように反転し、斜め上からみた図である。
次に、図３に示すように、前記第１の半導体チップ２の電極パッド２ｂから前記配線用接続孔１ａを介し、前記第１のプリント配線板１において前記第１の半導体チップ２が搭載された逆面（裏面）に設けられた接続ランド１ｄへワイヤーボンディング法にて、例えば金（Ａｕ）からなるワイヤー線１１を接続する。
図３（Ａ）は、その断面図であり、図３（Ｂ）は、前記第１の半導体チップ２を下向きになるように反転し、斜め上からみた図である。
続いて、 前記第１の半導体チップ２の上（回路面とは逆面側の平面部２ｄ）に絶縁性接着剤（例えばエポキシ樹脂やエラストマ材：図示略）を供給し、第２の半導体チップ３を回路面が上向きになるように搭載し、前記絶縁性接着剤を硬化させ、前記第１の半導体チップ２と前記第２の半導体チップ３を接着させる。ここで第１の半導体チップ２の平面部２ｄと第２の半導体チップ３の平面部３ｄが密着する。図４は、その断面図である。
【００３０】
次に、前記第２の半導体チップ３の上（回路面側）に電源用とグランド用の配線回路のみ形成された第２のプリント配線板（配線拡張部）４を積層する領域に絶縁性接着剤（例えばエポキシ樹脂やエラストマ材：図示略）を供給し、図５のように前記第２の半導体チップ３の上（回路面側）に電源用とグランド用の配線回路のみ形成された第２のプリント配線板４を積層し、前記絶縁性接着剤を硬化させ、前記第２の半導体チップ３と電源とグランドのみ形成された第２のプリント配線板４を接着する。前記第２のプリント配線板４は、その中央部にスリット状の配線用孔部４ｂが形成されているので、前記第２の半導体チップ３の電極パッド３ｂは配線用孔部４ｂに望ませられた状態になっている。図５（Ａ）はその状態の断面図であり、図５（Ｂ）は、斜め上からみた図である。
【００３１】
次に、図６に示すように、前記第２の半導体チップ３の電源用とグランド用の電極パッド３ｂから前記電源用とグランド用の配線回路のみ形成された第２のプリント配線板４に設けられた接続ランド４ｅへワイヤーボンディング法にて、例えば金（Ａｕ）からなるワイヤー線８を接続する。図６（Ａ）は、その状態の断面図であり、図６（Ｂ）は、斜め上からみた図である。
続いて図７に示すように、前記第２の半導体チップ３の信号系の電極パッド３ｂから前記電源用とグランド用の配線回路のみ形成された第２のプリント配線板４の配線用孔部４ｂを介し、前記第１のプリント配線板１の接続ランド１ｂへワイヤーボンディング法にて、例えば金（Ａｕ）からなるワイヤー線１０で接続する。ここでワイヤー線１０は配線拡張部４の上方と側方を通過して接続ランド１ｂへ到達する。更に、前記第２のプリント配線板４の端に設けられた接続ランド４ｆから前記第１のプリント配線板１の接続ランド１ｃへワイヤーボンディング法にて、例えば金（Ａｕ）からなるワイヤー９で接続する。
なお、図７（Ａ）をはじめとする断面図では、接続ランド１ｂと１ｃは、図面上、便宜的に分けて配置（１ｃは半導体チップ寄り，１ｄは外側寄り）しているが、同一直線上でもよく、各図に示すように電源用、グランド用の接続ランド１ｃを半導体チップ寄りに配置するとワイヤー線の長さがより短くなるため、なお好ましい。図７（Ａ）は、その状態の断面図であり、図７（Ｂ）は、斜め上からみた図である。
【００３２】
最後に、図１のように、モールド材（例えば、エポキシ樹脂）にて、半導体チップ２、３やワイヤー線８、９、１０を封止するとともに第１のプリント配線板１の上面側と第１第２の半導体チップ２，３を覆うように封止部５を構成する。更に第１のプリント配線板１の裏面側のワイヤー線１１とその周囲の部分にもモールド材を充填して封止部１２を形成する。また、半導体パッケージの電極となる半田ボール６（例えば、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）からなる）を形成させ、半導体積層パッケージＡを完成させることができる。
【００３３】
図９は本発明の第２実施形態を示すもので、本実施形態の半導体積層パッケージＢにおいては、図９に示すように、第２の半導体チップ３の信号系のパッド３ｂから第１のプリント配線板１の接続ランド１ｃへ接続させるワイヤー線１５は、配線拡張部４を積層する前にワイヤーボンディング接続し、前記ワイヤー線１５が埋まる程度、第２の半導体チップ３の回路面側に絶縁性接着剤１６（例えば、エポキシ樹脂などの絶縁層）を供給して絶縁層とし、前記ワイヤー線１５と絶縁性接着剤１６の上に前記配線拡張部４を積層した構造としたものである。ここで絶縁性接着剤１６は第２の半導体チップ３においてパッド３ｂが形成されている部分は設けないようにする。即ち、第２の半導体チップ３においてパッド３ｂは絶縁接着剤１６の無い透孔部１６ａを介して配線拡張部４の配線用孔部４ｂに望ませられている。また、絶縁性接着剤１６の無い透孔部１６ａにはモールド樹脂が充填されて封止材により保護されている。なお、図９の構造においてその他の部分の構造は先の第１の実施の形態の半導体積層パッケージＡと同等である。
本実施形態の構造であっても、先の形態と同様の効果が得られる。
【００３４】
図１０は本発明の第３実施形態を示すもので、本実施形態の半導体積層パッケージＣにおいて、図１０に示すように、第１のプリント配線板１に対して第１の半導体チップ２をフェイスダウン状態（パッド２ｂを有する回路面が下向き）に設置し、第１のプリント配線板１Ａの中央部上に形成した複数の接続ランド１ｅに各パッド２ｂを直接接続し、それらの周囲であって第１のプリント基板１Ａと第１の半導体チップ２との間に絶縁樹脂層（絶縁層）１８を配置して実装した構造（フリップチップ実装構造）であっても、同様の効果が得られる。
なお、図１０の構造においてその他の部分は先の第１の実施の形態の半導体積層パッケージＡと同等である。
【００３５】
図１１は本発明の第４実施形態を示すもので、本実施形態の半導体積層パッケージＤにおいて、第１のプリント配線板１に対して第１の半導体チップ２をフェイスアップ状態（パッド２ｂを設けた回路面を上向き）に搭載し、前記第１の半導体チップ２の上に電源用、グランド用の配線回路のみ形成された配線拡張部４を積層し、前記第１の半導体チップ２の電源系あるいはグランド系のパッド２ｂから前記電源用とグランド用の配線回路のみ形成された配線拡張部４に設けられた接続ランド４ｅへ短いワイヤー線８で接続し、前記第１の半導体チップ２の信号系のパッド２ｂから前記配線拡張部４の配線用孔部４ｂを介し、前記第１のプリント配線板１の接続ランド１ｃへワイヤー線１０で接続する。
更に、前記配線拡張部４の端に設けられた接続ランド４ｆから前記第１のプリント配線板１の接続ランド１ｃへ短いワイヤー線９で接続する。次に、前記ワイヤー線１０が埋まるくらいに前記第１の半導体チップ２の回路面側に絶縁性接着剤（絶縁層）２０（例えば、エポキシ樹脂）を供給し、その上に第２の半導体チップ３を搭載し、前記絶縁性接着剤２０を硬化させる。
【００３６】
更にその上に第２の半導体チップ３を積層し、更に電源系とグランド系の配線回路のみ形成された配線拡張部４をもう一枚積層した構造にすることにより、先の実施の形態と同様の効果が得られる。なお、図１１の構造においてその他の部分は先の実施形態の半導体積層パッケージと同等である。
【００３７】
ところで、図１、９、１０、１１に示す各実施形態の構造において、電源用とグラウンド用の配線回路のみ形成された配線拡張部４は、Ｃｕ箔が両面に形成されている両面基板であれば、電源用とグランド用の配線回路の回路幅をより太くすることが可能となり、且つ電源用とグランド用の配線回路を別の層に分けて形成すれば、電源用の配線回路とグランド用の配線回路間で生じる相互インダクタンスより、実効インダクタンスが低くなるので、なお好ましい構造となる。また、図１、９、１０、１１に示す構造において、電源用とグラウンド用の配線回路のみ形成された配線拡張部４は、複数ある電源パターン用の配線回路４ｄ１またはグランドパターン用の配線回路４ｄ２を結合（例えば、VDDパターンをひとまとめにベタパターンとする）することが可能であり、その場合は更にインピーダンスを小さくすることが可能である。
更に、図１、９、１０、１１に示す各実施形態の構造において、電源用とグラウンド用配線回路のみ形成された配線拡張部４は、電源をVDD，VDDQに結合し、同様にグランドをVSS，VSSQに結合すれば、更に大きなベタパターンを配線回路として形成することが可能になり、更にインピーダンスを小さくすることが可能である。
【００３８】
以上説明した本発明の各実施形態に代えて、配線拡張部４を用意する代りに、ウェハーレベルCSP（Chip Size Package）の再配線形成の製造方法を用いて、半導体チップ上に直接配線層を形成することも可能である。
ウェハーレベルチップサイズパッケージとは、半導体ウェハー上に半導体チップを形成した後に、半導体ウェハーの状態で配線（再配線層）や保護膜、接続ランドの形成を行い、その後にダイシングにより各半導体チップに個片化する製造方法のことである。
本発明における、電源用とグランド用のみ形成された配線拡張部（第２のプリント配線板）４の代わりに電源用とグランド用の回路配線のみを形成したウェハーレベルチップサイズパッケージとしての再配線層（配線拡張部）の構造を採用してもなおインピーダンスを小さくすることが可能である。
具体的には図１２に示す如く、再配線層２５として、第２の半導体チップ３の上面において複数のパッド３ｂ形成部分を除いて絶縁層２５Ａで覆い、電源系とグランド系の各パッド３ｂの部分から第２の半導体チップ３の周辺部分まで配線層２４を個々のパッド用に延出形成し、第２の半導体チップ３の周辺部に接続ランド２４ａを設けた構造を例示することができる。
図１２に示す例では更に配線用孔部２５ａが再配線層２５の間に複数形成され、配線用孔部２５ａの内部には第２の半導体チップ３の信号系のパッド３ｂが望ませられている。この構造の再配線層２５を第２の半導体チップ３の上に形成したものをここではウェハーレベルチップサイズパッケージチップ２６と称する。
【００３９】
この実施形態の製造方法としては、先に説明した図４の工程に代えて、図１２に示すように、第２の半導体チップ３に対しウェハーレベルチップサイズパッケージの製造プロセスにて、再配線層２５に電源用とグランド用のみ形成した配線２４を設けたウェハーレベルチップサイズパッケージチップ２６を製作して適用する。また、前記第２の半導体チップ３の信号系の電極パッド３ｂ部は、再配線層２５がくり貫かれて配線用孔部２５ａが形成されている部分に対応させて配置されている。図１２(Ａ)は、その断面図であり、図１２(Ｂ)は、斜め上からみた図である。
【００４０】
次に、図１３に示すように、第１の半導体チップ２の上(回路面とは逆面)に絶縁性接着剤(例えばエポキシ樹脂やエラストマ材:図示略)を供給し、前記ウェハーレベルチップサイズパッケージチップ２６を第２の半導体チップ３が下になるように搭載し、前記絶縁性接着剤を硬化させ、前記第１の半導体チップ２と前記ウェハーレベルチップサイズパッケージチップ２６を接着させる。図１３(Ａ)は、その断面図であり、図１３(Ｂ)は、斜め上からみた図である。
【００４１】
次に、図１４に示すように、前記第２の半導体チップ３の信号系の電極パッド３ｂから前記電源用とグランド用の配線回路のみ形成された再配線層２５の配線用孔部２５ａを介し、第２の半導体チップ３の上方と側方を通過するようにして前記第１のプリント配線板１の接続ランド１ｂへワイヤーボンディング法にて、例えば金(Ａｕ)からなるワイヤー線１０で接続する。
更に前記電源用とグランド用のみ回路配線が形成された再配線層２５の端に設けられた接続ランド２４ａから前記第１のプリント配線板１の接続ランド１ｃへワイヤーボンディング法にて、例えば金(Ａｕ)からなるワイヤー線９で接続する。図１４(Ａ)は、その状態の断面図であり、図１４(Ｂ)は、斜め上からみた図である。
【００４２】
上記の構造は、電源用とグランド用の配線回路のみ形成された配線拡張部４の代わりに電源用とグランド用の回路配線のみを形成したウェハーレベルチップサイズパッケージのような再配線層２５を採用すれば、先の実施形態で設けられていたワイヤー線８を再配線２４に代えることより、更にインピーダンスを小さくすることが可能である。
また、図１０に示した第３の実施形態において、電源用とグランド用のみ形成された配線拡張部（第２のプリント配線板）４の代わりに電源用とグランド用の回路配線のみを形成したウェハーレベルチップサイズパッケージとしての前述の再配線層２５に代えても、同様の効果が得られる。
更に図１１に示す第４の実施形態において、第１の半導体チップ２及び第２の半導体チップ３の上に積層している電源用とグランド用の回路配線のみ形成された配線拡張部（第２のプリント配線板）４の代わりに電源用とグランド用の回路配線のみを形成したウェハーレベルチップサイズパッケージとしての前述の再配線層２５に代えても、同様の効果が得られる。
【産業上の利用可能性】
【００４３】
本発明の活用例として、中央部に電極パッドやグランド系のパッドが配置されている汎用ＤＲＡＭなどの各種半導体チップによる半導体積層パッケージ全般に適用することができ、その半導体積層パッケージはＤＲＡＭを１つの適用例として用いることができる。なお、本発明の半導体積層パッケージをデータプロセッサやＲＯＭ（Read Only Memory）など、他の種々の半導体チップの積層構造に広く適用できるのは勿論である。
【図面の簡単な説明】
【００４４】
【図１】図１は本発明の半導体積層パッケージの第１の実施形態を示す縦断面図。
【図２】図２は第１実施形態の半導体積層パッケージの製造方法を示すもので、図２（Ａ）は第１のプリント配線板に第１の半導体チップを積層した状態を示す断面図、図２（Ｂ）は同状態の斜視図である。
【図３】図３は第１実施形態の半導体積層パッケージの製造方法を示すもので、図３（Ａ）は第１のプリント配線板に第１の半導体チップのパッドをワイヤーボンディング接続した状態を示す断面図、図３（Ｂ）は同状態の斜視図である。
【図４】図４は第１実施形態の半導体積層パッケージの製造方法を示すもので、第１の半導体チップ上に第２の半導体チップを積層した状態を示す断面図である。
【図５】図５は第１実施形態の半導体積層パッケージの製造方法を示すもので、図５（Ａ）は第１の半導体チップ上に配線拡張部を設置した状態を示す断面図、図５（Ｂ）は同状態の斜視図である。
【図６】図６は第１実施形態の半導体積層パッケージの製造方法を示すもので、図６（Ａ）は配線拡張部の接続パッドに第２の半導体チップのパッド部をワイヤーボンディング接続した状態を示す断面図、図６（Ｂ）は同状態の斜視図である。
【図７】図７は第１実施形態の半導体積層パッケージの製造方法を示すもので、図７（Ａ）は第２の半導体チップのパッド部を第１のプリント配線板の接続ランドにワイヤーボンディング接続した状態を示す断面図、図７（Ｂ）は同状態の斜視図である。
【図８】図８は本発明に係る配線拡張部の平面図。
【図９】図９は本発明の半導体積層パッケージの第２の実施形態を示す縦断面図。
【図１０】図１０は本発明の半導体積層パッケージの第３の実施形態を示す縦断面図。
【図１１】図１１は本発明の半導体積層パッケージの第４の実施形態を示す縦断面図。
【図１２】図１２は本発明の半導体積層パッケージの第５の実施形態の製造方法を示すもので、図１２（Ａ）は第２の半導体チップ上に配線拡張部を積層した状態を示す断面図、図１２（Ｂ）は同状態の斜視図である。
【図１３】図１３は本発明の半導体積層パッケージの第５の実施形態の製造方法を示すもので、図１３（Ａ）は第１の半導体チップ上に第２の半導体チップと配線拡張部を積層した状態を示す断面図、図１３（Ｂ）は同状態の斜視図である。
【図１４】図１４は本発明の半導体積層パッケージの第５の実施形態の製造方法を示すもので、図１４（Ａ）は第２の半導体チップと配線拡張部をボンディング接続した状態を示す断面図、図１４（Ｂ）は同状態の斜視図である。
【図１５】図１５は従来の半導体積層パッケージの一例を示す断面図。
【図１６】図１６（Ａ）は半導体チップを２つ積層した従来構造の一例を示す断面図、図１６（Ｂ）は半導体チップを２つ積層した従来構造の他の例を示す断面図である。
【符号の説明】
【００４５】
Ａ、Ｂ、Ｃ、Ｄ…半導体積層パッケージ、
１…第１のプリント配線板、１ａ…配線用接続孔、１ｂ、１ｃ、１ｄ、１ｅ…接続ランド、２…第１の半導体チップ、２ｂ…パッド、２ｄ…第１の半導体チップの平面部、３…第２の半導体チップ、３ｂ…パッド、３ｄ…第２の半導体チップの平面部、４…配線拡張部（第２のプリント配線板）、４ａ…基板、４ｂ…配線用孔部、４ｄ１、４ｄ２…配線回路、４ｅ、４ｆ…接続ランド、５…封止材、６…半田ボール、８、９、１０、１１、１５…ワイヤー線、１６…絶縁接着層、１８…絶縁樹脂層、２０…絶縁性接着剤（絶縁層）、２４…配線層、２５…再配線層、２４ａ…接続ランド、
【図１】
2009038142.tif 000003
【図２】
2009038142.tif 000004
【図３】
2009038142.tif 000005
【図４】
2009038142.tif 000006
【図５】
2009038142.tif 000007
【図６】
2009038142.tif 000008
【図７】
2009038142.tif 000009
【図８】
2009038142.tif 000010
【図９】
2009038142.tif 000011
【図１０】
2009038142.tif 000012
【図１１】
2009038142.tif 000013
【図１２】
2009038142.tif 000014
【図１３】
2009038142.tif 000015
【図１４】
2009038142.tif 000016
【図１５】
2009038142.tif 000017
【図１６】
2009038142.tif 000018