(57)【要約】【課題】半導体試験装置のパフォーマンスボードの省スペース化、低コスト化等を図ることができる電源装置を提供する。【解決手段】  抵抗器Ｒ１〜Ｒ４は、その抵抗値により定まる電流値または電圧値をそれぞれプログラマブル電源１ａ〜１ｄに与える。この電流値または電圧値は、電源電圧を指示する認識信号として機能する。抵抗器Ｒ１〜Ｒ４を、例えば、基準電圧と対比される電圧を生成する分割抵抗として機能させてもよい。プログラマブル電源１ａ〜１ｄの出力電圧は、順に、３Ｖ、３．３Ｖ、２．３Ｖ、および、−１．３Ｖであり、抵抗器Ｒ１〜Ｒ４には、それぞれの出力電圧に対応する抵抗値が与えられている。【選択図】図１
2009250736.tif 000002
【特許請求の範囲】
【請求項１】
半導体試験装置のパフォーマンスボードに電源電圧を供給する電源装置において、
前記パフォーマンスボード上に実装され、電圧値を指示する認識信号を生成する信号生成部と、
前記パフォーマンスボードの外部に設けられ、前記信号生成部により生成された前記認識信号に基づいて、当該認識信号により指示される電圧値の電源電圧を前記パフォーマンスボードに与える電源部と、
を備えることを特徴とする電源装置。
【請求項２】
前記信号生成部には、前記電源部に与える前記認識信号としての電流値または電圧値を規定する抵抗器が設けられることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記信号生成部には、電圧値を指示するデータが格納されたメモリが設けられ、前記メモリから前記電源部に向けて前記データを前記認識信号として転送されることを特徴とする請求項１に記載の電源装置。
【請求項４】
前記電源部と前記パフォーマンスボートとは、スプリングピンを介して接続されることを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置のパフォーマンスボードに電源電圧を供給する電源装置に関する。
【背景技術】
【０００２】
半導体デバイス等を試験する半導体試験装置のパフォーマンスボード上にＢＯＳＴ（Built-out self-test）ボードを実装することで、テスト機能に拡張性を与える手法が知られている。ＢＯＳＴボードを実装する場合には、ＢＯＳＴボード上の回路（以下、ＢＯＳＴ回路という）などに供給するための電源が必要となり、ＤＣ／ＤＣコンバータやレギュレータをＢＯＳＴボード上などに作り込んでいる。
【特許文献１】特開２００６−３３７０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＢＯＳＴボードを実装する場合、パフォーマンスボード上に実装スペースが必要となる。しかし、半導体試験装置本体の小型化の要請等からパフォーマンスボード上のスペースに余裕がないのが実情である。また、ＢＯＳＴ回路ごとに新たな電源回路を作成しなければならず、電源回路のために、（１）基板面積が拡大する、（２）部品代等のコストが発生する、（３）電源回路の設計や評価の作業が必要となる、などの問題が発生する。
【０００４】
本発明の目的は、半導体試験装置のパフォーマンスボードの省スペース化、低コスト化等を図ることができる電源装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の電源装置は、半導体試験装置のパフォーマンスボードに電源電圧を供給する電源装置において、前記パフォーマンスボード上に実装され、電圧値を指示する認識信号を生成する信号生成部と、前記パフォーマンスボードの外部に設けられ、前記信号生成部により生成された前記認識信号に基づいて、当該認識信号により指示される電圧値の電源電圧を前記パフォーマンスボードに与える電源部と、を備えることを特徴とする。
この電源装置によれば、パフォーマンスボードの外部に設けられた電源部から、信号生成部により生成された認識信号により指示される電圧値の電源電圧をパフォーマンスボードに与えるので、パフォーマンスボード上に電源回路を設ける必要がなくなる。
【０００６】
前記信号生成部には、前記電源部に与える前記認識信号としての電流値または電圧値を規定する抵抗器が設けられてもよい。
【０００７】
前記信号生成部には、電圧値を指示するデータが格納されたメモリが設けられ、前記メモリから前記電源部に向けて前記データを前記認識信号として転送してもよい。
【０００８】
前記電源部と前記パフォーマンスボートとは、スプリングピンを介して接続されてもよい。
【発明の効果】
【０００９】
本発明の電源装置によれば、パフォーマンスボードの外部に設けられた電源部から、信号生成部により生成された認識信号により指示される電圧値の電源電圧をパフォーマンスボードに与えるので、パフォーマンスボード上に電源回路を設ける必要がなくなる。
【発明を実施するための最良の形態】
【００１０】
以下、図１〜図２を参照して、本発明による電源装置の実施形態について説明する。
【００１１】
図１は、本発明に係る電源装置の一実施例を示す構成ブロック図である。本実施形態の電源装置は、ＢＯＳＴ（Built-out-self-test）ボード２１が実装されたパフォーマンスボート２に電源電圧を供給するためのものである。図１に示すように、本実施形態の電源装置は、電源部１に実装されたプログラマブル電源１ａ〜１ｄと、パフォーマンスボート２上の、信号生成部に相当する領域２２に実装された抵抗器Ｒ１〜Ｒ４とを備える。抵抗器Ｒ１〜Ｒ４は、それぞれプログラマブル電源１ａ〜１ｄに対応付けられている。
【００１２】
図１に示すように、パフォーマンスボード２は多数のスプリングピン（ポゴピン）を配列させた接続部３を介して着脱可能とされる。パフォーマンスボード２を取り付けると、パフォーマンスボード２と電源部１とが、接続部３における特定のピンを介して互いに接続される。またこのとき、プログラマブル電源１ａ〜１ｄは、それぞれ接続部３における特定のピンを介して対応する抵抗器Ｒ１〜Ｒ４と接続される。例えば、図１において、プログラマブル電源１ａはピン３ａを介して抵抗器Ｒ１と接続される。
【００１３】
抵抗器Ｒ１〜Ｒ４は、その抵抗値により定まる電流値または電圧値をそれぞれプログラマブル電源１ａ〜１ｄに与える。この電流値または電圧値は、電源電圧を指示する認識信号として機能する。抵抗器Ｒ１〜Ｒ４を、例えば、基準電圧と対比される電圧を生成する分割抵抗として機能させてもよい。図１の例では、プログラマブル電源１ａ〜１ｄの出力電圧は、順に、＋３Ｖ、＋３．３Ｖ、＋２．３Ｖ、および、−１．３Ｖであり、抵抗器Ｒ１〜Ｒ４には、それぞれの出力電圧に対応する抵抗値が与えられている。
【００１４】
このように、プログラマブル電源１ａ〜１ｄの出力電圧は、抵抗器Ｒ１〜Ｒ４の抵抗値により定まり、それぞれの出力電圧は接続部３における特定のピンを介してパフォーマンスボード２に向けて供給され、パフォーマンスボード２を介してＢＯＳＴボード２１に与えられる。例えば、図１において、プログラマブル電源１ａの出力電圧（３Ｖ）はピン３ｂを介してパフォーマンスボード２に供給され、パフォーマンスボード２を介してＢＯＳＴボード２１に与えられる。
【００１５】
以上のように、本実施形態の電源装置によれば、電源部１の電源に汎用性を持たせることにより、ＢＯＳＴボード２１上に個別の電源回路を実装する必要をなくしているため、ＢＯＳＴボード２１の面積を小さくすることができるとともに、ＢＯＳＴボード２１の製造コストを抑制できる。また、ＢＯＳＴボード２１のための電源回路を新たに設計し、これを評価する必要もなくなる。
【００１６】
上記実施形態では、ＢＯＳＴボード２１を実装する場合を例示したが、本発明の電源装置はこのような構成に限定されることはない。なお、上記実施形態におけるＢＯＳＴボード２１は、本発明における「パフォーマンスボード」の一部を構成する。
【００１７】
また、上記実施形態では、プログラマブル電源１ａ〜１ｄとパフォーマンスボード２とをスプリングピンを介して接続しているが、接続形態は任意に選択できる。
【００１８】
図２は、抵抗器に代えて、パフォーマンスボード上にメモリを実装する例を示すブロック図である。
【００１９】
図２に示す例では、パフォーマンスボード２Ａに設けられた、信号生成部に相当する領域２３にメモリ２４を設け、電源電圧を指示するデータをメモリ２４に格納する。この場合、メモリ２４からこのデータをプログラマブル電源１ａ〜１ｄにそれぞれ転送されることで、プログラマブル電源１ａ〜１ｄの出力電圧が制御される。
【００２０】
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、半導体試験装置のパフォーマンスボードに電源電圧を供給する電源装置に対し、広く適用することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る電源装置の一実施例を示す構成ブロック図。
【図２】パフォーマンスボード上にメモリを実装する例を示すブロック図。
【符号の説明】
【００２２】
１      電源部基板（電源部）
２，２Ａ  パフォーマンスボード
３ａ，３ｂ  スプリングピン
１ａ〜１ｄ  プログラマブル電源（電源部）
Ｒ１〜Ｒ４  抵抗器
２２，２３  領域（信号生成部）
２４    メモリ
【図１】
2009250736.tif 000003
【図２】
2009250736.tif 000004