(57)【要約】【課題】接続する半導体パッケージ同士を半田付けすることなく半導体装置の動作検査を行なうことができ、かつ、半導体装置が正常に動作しない場合においてはその半導体装置を容易に分解することができる半導体装置の製造方法を提供すること。【解決手段】本発明の半導体装置１Ａは、接続工程ａ、検査工程ｂおよび実装工程ｃもしくは分解工程ｄを経て製造される。接続工程ａにおいて第１の半導体パッケージ２の半田バンプ７は、第２の半導体パッケージ３Ａの凹型電極９に挿入される。よって、検査工程ｂにおいて半田付けすることなく半導体装置１Ａの導通検査を行える。導通検査に合格した半導体装置１Ａは実装工程ｃにおいて半田付けされるため、良品の半導体装置１Ａのみが製造される。また、導通検査が不合格の半導体装置１Ａは分解工程ｄにおいて分解され、その後の検査で不良原因が明らかになる。【選択図】図１
2009038192.tif 000002
【特許請求の範囲】
【請求項１】
１個または２個以上の半導体チップが実装された第１の半導体パッケージに形成された半田バンプを配線板または第２の半導体パッケージに形成された凹型電極に挿入することにより、前記第１の半導体パッケージを前記配線板または前記第２の半導体パッケージに電気的に接続する工程ａと、
前記第１の半導体パッケージおよび前記配線板または前記第２の半導体パッケージを電気的に接続してなる半導体装置が正常に動作するか否かを検査する工程ｂと、
前記工程ｂにおいて前記半導体装置が正常に動作することが確認できた場合には、前記半田バンプを加熱・冷却して前記半田バンプを前記凹型電極に半田付けする工程ｃと、
前記工程ｂにおいて前記半導体装置が正常に動作することが確認できない場合には、前記半田バンプを前記凹型電極から引き抜いて前記配線板または前記第２の半導体パッケージから前記第１の半導体パッケージを取り除く工程ｄと
を備えていることを特徴とする半導体装置の製造方法。
【請求項２】
凹型電極が表面に形成されているとともに前記凹型電極に電気的に接続された電極がその裏面に形成されているインターポーザの前記電極を配線板または１個もしくは２個以上の半導体チップが実装された第２の半導体パッケージに形成された電極に半田付けすることにより、前記インターポーザを前記配線板または前記第２の半導体パッケージに電気的に接続する工程ｅと、
第１の半導体パッケージに形成された半田バンプを前記配線板または前記第２の半導体パッケージに接続した前記インターポーザの前記凹型電極に挿入することにより、前記インターポーザを介して前記第１の半導体パッケージを前記配線板または前記第２の半導体パッケージに電気的に接続する工程ｆと、
前記第１の半導体パッケージおよび前記配線板または前記第２の半導体パッケージを電気的に接続してなる半導体装置が正常に動作するか否かを検査する工程ｂと、
前記工程ｂにおいて前記半導体装置が正常に動作することが確認できた場合には、前記半田バンプを加熱・冷却して前記半田バンプを前記凹型電極に半田付けする工程ｃと、
前記工程ｂにおいて前記半導体装置が正常に動作することが確認できない場合には、前記半田バンプを前記凹型電極から引き抜いて前記配線板または前記第２の半導体パッケージから前記第１の半導体パッケージを取り除く工程ｄと
を備えていることを特徴とする半導体装置の製造方法。
【請求項３】
他の配線板もしくは第２の半導体パッケージまたはそれらに半田付けされたインターポーザに形成された凹型電極に対して前記工程ｄにおいて取り除かれた前記第１の半導体パッケージの半田バンプを再度挿入して前記第１の半導体パッケージを前記配線板または前記第２の半導体パッケージに電気的に接続させた後に前記工程ｂおよび前記工程ｃもしくは前記工程ｄを行なう工程ｇを備えている
ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記工程ｄにおいて前記第１の半導体パッケージが取り除かれた前記配線板もしくは前記第２の半導体パッケージまたは前記インターポーザの前記凹型電極に他の第１の半導体パッケージに形成された半田バンプを挿入して前記第１の半導体パッケージを前記配線板または前記第２の半導体パッケージに電気的に接続した後に前記工程ｂおよび前記工程ｃもしくは前記工程ｄを行なう工程ｈを備えている
ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項５】
前記凹型電極は、挿入された前記半田バンプの側方に向けて突出形成された突出部を前記半田バンプの側方に位置する側壁の内側面に有している
ことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記凹型電極の側壁は、柄部および傘部からなるきのこ断面形状に形成されているとともに、前記傘部を前記突出部としている
ことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
１個もしくは２個以上の半導体チップが実装された第１の半導体パッケージを上層側とし、かつ配線板もしくは第２の半導体パッケージを下層側として、積層される前記第１の半導体パッケージおよび前記配線板もしくは前記第２の半導体パッケージの間に介在する配線基板と、
前記配線基板の上面であって前記第１の半導体パッケージに形成された半田バンプと相対する位置に形成されている凹型電極と、
前記配線基板の下面であって前記配線板もしくは前記第２の半導体パッケージに形成された電極と相対する位置に形成されているとともに、前記配線基板に内在するビアを介して前記凹型電極に電気的に接続されている電極と
を備えていることを特徴とするインターポーザ。
【請求項８】
前記凹型電極は、挿入される前記半田バンプの側方に向けて突出形成された突出部を前記半田バンプの側方に位置する側壁の内側面に有している
ことを特徴とする請求項７に記載のインターポーザ。
【請求項９】
前記凹型電極の側壁は、柄部および傘部からなるきのこ断面形状に形成されているとともに、前記傘部を前記突出部としている
ことを特徴とする請求項８に記載のインターポーザ。
【請求項１０】
前記配線基板は、前記下面であって前記第２の半導体パッケージに実装された１個もしくは２個以上の半導体チップと相対する位置において、前記第２の半導体パッケージにおける前記半導体チップの実装領域よりも大きなキャビティまたは貫通孔を有している
ことを特徴とする請求項７から請求項９のいずれか１項に記載のインターポーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法およびインターポーザに係り、特に、良品の半導体パッケージ同士を接続して半導体装置を製造する際に好適に利用できる半導体装置の製造方法およびインターポーザに関する。
【背景技術】
【０００２】
図２７は、従来の半導体装置１０１Ａの一例を示している。従来の半導体装置１０１Ａにおいては、図２７に示すように、１個または２個以上の半導体チップ１０５が実装された１つの半導体パッケージ１０２を用いて形成されていた。
【０００３】
実装される半導体チップ１０５はＣＰＵなどのロジックチップや記憶媒体となるメモリチップであるため、それらの製造者がそれぞれ異なることがある。よって、チップベンダー間で半導体チップ１０５の良品の定義が異なっていると半導体チップ１０５を複数個実装したマルチチップパッケージの品質トラブルを引き起こす原因ともなる。そのため、１つの半導体パッケージ１０２内における良品の定義を明確にし、その基準をクリアしたＫＧＤ（Known Good Die：一定の品質基準を満たしたベアチップ）のみを使用して半導体パッケージ１０２を形成していた。
【０００４】
【特許文献１】特開２００４−２２１２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図２８に示すように、ＫＧＤのみを実装した良品の半導体パッケージ１０２、１０３のみを複数個積層させて半導体装置１０１Ｂを形成した場合、半導体チップ１０５同士の相性や接続ミスから、その半導体装置１０１Ｂが正常に動作しないことがあった。その際、一方の半導体パッケージ１０３が不良であって、他方の半導体パッケージ１０２が良品であったとしても、それらを半田付けした後にあってはその半導体装置１０１Ｂを分解することが容易でなく、半導体装置１０１Ｂの不良箇所を調査することが困難であった。
【０００６】
また、半導体装置１０１Ｂの分解が困難であるため、積層された複数の半導体パッケージ１０２、１０３のどちらか一方の半導体パッケージ１０３のみが不良品であっても他方の半導体パッケージ１０２を再利用することができず、その半導体装置１０１Ｂをそのまま廃棄しなければならなかった。
【０００７】
もちろん、従来の半導体パッケージ１０２、１０３同士を半田付けせずに単なる当接のみにより電気的に接続しても、外力によりすぐにそれらの電極１０７、１１１が離れて断線状態になるため、半導体装置１０１Ｂの動作検査を適正に行なうことができない。
【０００８】
そこで、本発明はこれらの点に鑑みてなされたものであり、接続する半導体パッケージ同士を半田付けすることなく半導体装置の動作検査を行なうことができ、かつ、半導体装置が正常に動作しない場合においてはその半導体装置を容易に分解することができる半導体装置の製造方法を提供することを本発明の目的としている。
【０００９】
また、本発明は、既存の半導体パッケージを設計変更することなく、半導体装置の不良箇所を調査する際にその半導体装置を容易に分解することができる半導体装置の製造方法を提供することを他の目的としている。
【００１０】
さらに、本発明は、半導体装置の製造コストを過大に上昇させることなく良品の半導体装置のみを製造することができる半導体装置の製造方法およびインターポーザを提供することを他の目的としている。
【課題を解決するための手段】
【００１１】
前述した目的を達成するため、本発明の半導体装置の製造方法は、その第１の態様として、１個または２個以上の半導体チップが実装された第１の半導体パッケージに形成された半田バンプを配線板または第２の半導体パッケージに形成された凹型電極に挿入することにより、第１の半導体パッケージを配線板または第２の半導体パッケージに電気的に接続する工程ａと、第１の半導体パッケージおよび配線板または第２の半導体パッケージを電気的に接続してなる半導体装置が正常に動作するか否かを検査する工程ｂと、工程ｂにおいて半導体装置が正常に動作することが確認できた場合には、半田バンプを加熱・冷却して半田バンプを凹型電極に半田付けする工程ｃと、工程ｂにおいて半導体装置が正常に動作することが確認できない場合には、半田バンプを凹型電極から引き抜いて配線板または第２の半導体パッケージから第１の半導体パッケージを取り除く工程ｄとを備えていることを特徴としている。
【００１２】
本発明の第１の態様の半導体装置の製造方法によれば、凹型電極に半田バンプを挿入することにより、それらを半田付けすることなく凹型電極の弾性力を利用して確実に接続しているので、半田バンプを溶融させる前に半導体装置の動作検査をすることができる。また、半導体装置の動作検査に合格した半導体装置のみを工程ｃ（実装工程）に移行することができるため、良品の半導体装置のみを製造することができる。
【００１３】
本発明の半導体装置の製造方法は、第２の態様として、凹型電極が表面に形成されているとともに凹型電極に電気的に接続された電極がその裏面に形成されているインターポーザの電極を配線板または１個もしくは２個以上の半導体チップが実装された第２の半導体パッケージに形成された電極に半田付けすることにより、インターポーザを配線板または第２の半導体パッケージに電気的に接続する工程ｅと、第１の半導体パッケージに形成された半田バンプを配線板または第２の半導体パッケージに接続したインターポーザの凹型電極に挿入することにより、インターポーザを介して第１の半導体パッケージを配線板または第２の半導体パッケージに電気的に接続する工程ｆと、第１の半導体パッケージおよび配線板または第２の半導体パッケージを電気的に接続してなる半導体装置が正常に動作するか否かを検査する工程ｂと、工程ｂにおいて半導体装置が正常に動作することが確認できた場合には、半田バンプを加熱・冷却して半田バンプを凹型電極に半田付けする工程ｃと、工程ｂにおいて半導体装置が正常に動作することが確認できない場合には、半田バンプを凹型電極から引き抜いて配線板または第２の半導体パッケージから第１の半導体パッケージを取り除く工程ｄとを備えていることを特徴としている。
【００１４】
本発明の第２の態様の半導体装置の製造方法によれば、凹型電極に半田バンプを挿入することにより、それらを半田付けすることなく凹型電極の弾性力を利用して確実に接続しているので、半田バンプを溶融させる前に半導体装置の動作検査をすることができる。また、半導体装置の動作検査に合格した半導体装置のみを工程ｃ（実装工程）に移行することができるため、良品の半導体装置のみを製造することができる。さらに、凹型電極を有するインターポーザを用いることにより、配線板または第２の半導体パッケージの電極を凹型電極に設計変更することなく半導体装置の動作検査を半田付け前に行なうことができる。
【００１５】
本発明の第３の態様の半導体装置の製造方法は、第１または第２の態様の半導体装置の製造方法において、他の配線板もしくは第２の半導体パッケージまたはそれらに半田付けされたインターポーザに形成された凹型電極に対して工程ｄにおいて取り除かれた第１の半導体パッケージの半田バンプを再度挿入して第１の半導体パッケージを配線板または第２の半導体パッケージに電気的に接続させた後に工程ｂおよび工程ｃもしくは工程ｄを行なう工程ｇを備えていることを特徴としている。
【００１６】
本発明の第３の態様の半導体装置の製造方法によれば、配線板または第２の半導体パッケージから取り除かれた第１の半導体パッケージを他の配線板または第２の半導体パッケージと組み合わせることにより、良品の第１の半導体パッケージを廃棄することなく再利用することができる。
【００１７】
本発明の第４の態様の半導体装置の製造方法は、第１または第２の態様の半導体装置の製造方法において、工程ｄにおいて第１の半導体パッケージが取り除かれた配線板もしくは第２の半導体パッケージまたはインターポーザの凹型電極に他の第１の半導体パッケージに形成された半田バンプを挿入して第１の半導体パッケージを配線板または第２の半導体パッケージに電気的に接続した後に工程ｂおよび工程ｃもしくは工程ｄを行なう工程ｈを備えていることを特徴としている。
【００１８】
本発明の第４の態様の半導体装置の製造方法によれば、 第１の半導体パッケージが取り除かれた配線板または第２の半導体パッケージを他の第１の半導体パッケージと組み合わせることにより、良品の配線板または第２の半導体パッケージを廃棄することなく再利用することができる。
【００１９】
本発明の第５の態様の半導体装置の製造方法は、第１から第４のいずれか１の態様の半導体装置の製造方法において、凹型電極は、挿入された半田バンプの側方に向けて突出形成された突出部を半田バンプの側方に位置する側壁の内側面に有していることを特徴としている。
【００２０】
本発明の第５の態様の半導体装置の製造方法によれば、凹型電極の側壁に形成された突出部が半田バンプに食い込むので、バンプが凹型電極に挿入された際に半田バンプを凹型電極に強固に固定することができる。また、半田バンプを凹型電極に半田付けした後においても半田バンプが凹型電極に強固に固定されるので、半導体装置の製造後に接続不良が生じることを防止することができる。
【００２１】
本発明の第６の態様の半導体装置の製造方法は、第５の態様の半導体装置の製造方法において、凹型電極の側壁は、柄部および傘部からなるきのこ断面形状に形成されているとともに、傘部を突出部としていることを特徴としている。
【００２２】
本発明の第６の態様の半導体装置の製造方法によれば、凹型電極に容易に突出部を形成することができる。
【００２３】
また、本発明のインターポーザは、その第１の態様として、１個もしくは２個以上の半導体チップが実装された第１の半導体パッケージを上層側とし、かつ配線板もしくは第２の半導体パッケージを下層側として、積層される第１の半導体パッケージおよび配線板もしくは第２の半導体パッケージの間に介在する配線基板と、配線基板の上面であって第１の半導体パッケージに形成された半田バンプと相対する位置に形成されている凹型電極と、配線基板の下面であって配線板もしくは第２の半導体パッケージに形成された電極と相対する位置に形成されているとともに、配線基板に内在するビアを介して凹型電極に電気的に接続されている電極とを備えていることを特徴としている。
【００２４】
本発明の第１の態様のインターポーザによれば、積層される第１の半導体パッケージおよび配線板もしくは第２の半導体パッケージの間にインターポーザを介在させることにより、第１の半導体パッケージの半田バンプおよび配線板もしくは第２の半導体パッケージの電極を設計変更することなく半導体装置の動作検査を半田付け前に行なうことができる。
【００２５】
本発明の第２の態様のインターポーザは、第１の態様のインターポーザにおいて、凹型電極は、挿入される半田バンプの側方に向けて突出形成された突出部を半田バンプの側方に位置する側壁の内側面に有していることを特徴としている。
【００２６】
本発明の第２の態様のインターポーザによれば、凹型電極の側壁に形成された突出部が半田バンプに食い込むので、バンプが凹型電極に挿入された際に半田バンプを凹型電極に強固に固定することができる。また、半田バンプを凹型電極に半田付けした後においても半田バンプが凹型電極に強固に固定されるので、半導体装置の製造後に接続不良が生じることを防止することができる。
【００２７】
本発明の第３の態様のインターポーザは、第２の態様のインターポーザにおいて、凹型電極の側壁は、柄部および傘部からなるきのこ断面形状に形成されているとともに、傘部を突出部としていることを特徴としている。
【００２８】
本発明の第３の態様のインターポーザによれば、凹型電極に容易に突出部を形成することができる。
【００２９】
本発明の第４の態様のインターポーザは、第１から第３のいずれか１の態様のインターポーザにおいて、配線基板は、下面であって第２の半導体パッケージに実装された１個もしくは２個以上の半導体チップと相対する位置において、第２の半導体パッケージにおける半導体チップの実装領域よりも大きなキャビティまたは貫通孔を有していることを特徴としている。
【００３０】
本発明の第４の態様のインターポーザによれば、第２の半導体パッケージにその電極よりも高い１個または２個以上の半導体チップが積層されたとしても、インターポーザの配線基板を半導体チップに当接させることなくインターポーザの電極を第２の半導体パッケージの電極に接続させることができる。
【発明の効果】
【００３１】
本発明の半導体装置の製造方法によれば、半田付けを行なうことなく半導体装置の動作検査を行なうことができるので、半導体装置が正常に動作しない場合において半導体装置の不良箇所を調査する際にその半導体装置を容易に分解することができるという効果を奏する。
【００３２】
また、本発明の半導体装置の製造方法およびインターポーザによれば、配線板または第２の半導体パッケージに接続するインターポーザに凹型電極が形成されているため、既存の半導体パッケージを設計変更することなく、半導体装置の不良箇所を調査する際にその半導体装置を容易に分解することができるという効果を奏する。
【００３３】
さらに、本発明の半導体装置の製造方法およびインターポーザによれば、半導体装置を分解して得た第１の半導体パッケージまたは配線板もしくは第２の半導体パッケージを再利用しているので、半導体装置の製造コストを過剰に増加させることなく良品の半導体装置のみを製造することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３４】
以下、図を用いて、本発明の半導体装置の製造方法およびインターポーザを第１および第２の実施形態により説明する。
【００３５】
はじめに、図１から図１８を用いて、第１の実施形態の半導体装置およびその製造方法を説明する。図１は第１の実施形態の半導体装置の分解正面図を示しており、図２は第１の実施形態の半導体装置の接続状態における正面図を示している。
【００３６】
第１の実施形態の半導体装置１Ａは、図１に示すように、上下方向に積層された第１の半導体パッケージ２および第２の半導体パッケージ３Ａを備えている。なお、第１の実施形態の半導体装置１Ａにおいては、第２の実施形態において用いられており本発明の１つの特徴となるインターポーザ４を用いていない（図１９を参照）。
【００３７】
第１の半導体パッケージ２においては、３個の半導体チップ５がワイヤボンディングまたはフリップチップ接続によりその配線板６の上面６ａに実装されている。半導体チップ５の積層個数は第１の半導体パッケージ２の仕様により当然に異なっても良い。また、第１の半導体パッケージ２においては、配線板６の下面６ｂに球状の半田バンプ７が形成されている。この半田バンプ７としては、ＰｂおよびＳｎを主成分とした合金の他に、Ｐｂを含有しないＰｂフリー半田であっても良い。
【００３８】
第２の半導体パッケージ３Ａにおいては、１個の半導体チップ５がフリップチップ接続によりその配線板８の上面８ａに実装されている。第１の半導体パッケージ２と同様、半導体チップ５の積層個数は第２の半導体パッケージ３Ａの仕様により当然に異なっても良い。また、第２の半導体パッケージ３Ａにおいては、配線板８の上面８ａであって球状の半田バンプ７と相対する位置に凹型電極９が形成されている。
【００３９】
凹型電極９は、図１および図２ならびに図６および図７に示すように、凹型電極９に半田バンプ７を挿入した際に、半田バンプ７に相対する底面９ａおよび半田バンプ７の側方に位置してその半田バンプ７を囲繞する側壁９ｂを有している。底面９ａは平板状に形成されており、側壁９ｂは半田バンプ７の外径と同等もしくはそれよりも小さな内径もしくは内幅を有するように形成されている。凹型電極９の材質としては、Ｃｕ、Ｎｉ、Ａｌ、Ａｕを主成分とする合金、それらを複数種用いてＣｕ／Ｎｉ／Ａｕのように積層構造にした金属、その他の良導電性の金属材料が好ましい。
【００４０】
ここで、この凹型電極９は、底面９ａおよび側壁９ｂにより断面凹状の挿入口を有して形成されていることを条件として、様々な形状を選択することができる。例えば、第１の実施形態の凹型電極９は、図６および図７に示すように、円板状の底面９ａおよびその周縁から半田バンプ７の外径と同等もしくは小さな内径を有して起立する周方向に４分割されたドーナツ状の側壁９ｂを有するように形成されていても良い。
【００４１】
また、ドーナツ状の側壁９ｂは、円環状でなくとも、図８に示すような矩形環状などの多角形環状に形成されていても良い。ドーナツ状の側壁９ｂは、図６および図７または図８に示すように、半田バンプ７の挿入時に側壁９ｂが側方に押し広げられて割れてしまうことを防止するため、４分割に分割されていることが好ましい。もちろん、側壁９ｂの分割数については、図６および図７に示すような４分割だけでなく、図９に示すような２分割などの２以上に分割されていればよい。
【００４２】
さらには、側壁９ｂの形状は、図６に示すようなドーナツ状だけでなく、図１０に示すような、平面視二叉に分かれたフォーク状に形成されていても良い。
【００４３】
また、第１の実施形態の凹型電極９は、図２に示すように半田バンプ７が挿入された際、図６および図７に示すように、その半田バンプ７の側方に向けて突出形成された突出部１０を側壁９ｂの内側面に有していることが好ましい。この突出部１０は、半田バンプ７の側方に向けて突出形成されていればどのような形状であっても良い。
【００４４】
例えば、第１の実施形態においては、図６および図７に示すように、側壁９ｂの縦断面を柄部９ｃおよび傘部９ｄからなるきのこ断面形状に形成し、その傘部９ｄを突出部１０として用いている。図８から図１０に示すような凹型電極９においても同様である。また、図１１に示すように、側壁９ｂの内側面の中央９ｅを側壁９ｂの上部９ｔよりもへこませてその上部９ｔを突出部１０としても良いし、図１２に示すように、側壁９ｂの縦断面を逆テーパ（上方が広くて下方が狭いテーパ）状にしてその上部９ｔを突出部１０としても良い。
【００４５】
この突出部１０を有する側壁９ｂの形成方法を説明する。例えば、側壁９ｂの縦断面がきのこ断面形状である場合、図１３に示すように、側壁９ｂの底面９ａおよびその底面９ａが形成された第２の半導体パッケージ３Ａの配線板８の上面８ａにレジスト膜２０を形成してから、側壁９ｂの形成領域に断面矩形状の空隙を設けるパターンニング２０ａを異方性エッチングにより行なう。レジスト膜２０の厚さは、図７に示した側壁９ｂの柄部９ｃの高さと同等の厚さとなっている。次に、図１４に示すように、パターンニング２０ａにより露出した底面９ａをめっきして側壁９ｂを形成する。そして、レジスト膜２０の厚さよりも高くめっきを行なうことにより、レジスト膜２０の厚さを超えた部分のめっきが傘状に盛り上がって側壁９ｂを形成する。その後、レジスト膜２０を除去することにより、柄部９ｃおよび傘部９ｄを有するきのこ断面形状の側壁９ｂが形成される。
【００４６】
また、例えば、図１１に示すような側壁９ｂを形成する場合、図１３に示すように、側壁９ｂの底面９ａおよび配線板８の上面８ａにレジスト膜２０を形成してから、側壁９ｂの形成領域に断面矩形状の空隙を設けるパターンニング２０ａを異方性エッチングにより行なう。レジスト膜２０の厚さは、先ほどとは異なり、側壁９ｂの高さよりも厚く形成する。そして、図１５に示すように、パターンニング２０ａにより露出した底面９ａをレジスト膜２０の厚さよりも低くめっきすることにより矩形断面状の側壁９ｂを形成した後、図１６に示すようにレジスト膜２０を除去する。これにより、突出部１０のない凹型電極９が形成される。その後、矩形断面状の側壁９ｂを等方性エッチングすることにより、図１１に示すような側壁９ｂの内側面の中央９ｅを側壁９ｂの上部９ｔよりもへこませた形状に側壁９ｂを形成する。
【００４７】
また、例えば、図１２に示すような側壁９ｂを形成する場合、図１７に示すように、底面９ａおよび配線板８の上面８ａにフォトレジスト膜２０を形成してから、側壁９ｂの形成領域に逆テーパ状の空隙を設けるパターンニング２０ａを多重露光・現像により行なう。レジスト膜２０の厚さは、側壁９ｂの高さよりも厚く形成する。その後、図１８に示すように、パターンニング２０ａにより露出した底面９ａをレジスト膜２０の厚さよりも低くめっきしてからフォトレジスト膜２０を除去することにより、図１２に示すような逆テーパ状の縦断面を有する側壁９ｂを形成する。
【００４８】
次に、第１の実施形態の半導体装置１Ａの製造方法を説明する。第１の実施形態の半導体装置１Ａは、下記に示す６つの工程の一部またはすべてを経て製造される。
【００４９】
工程ａ（接続工程）においては、図１および図２の順に示すように、上層の第１の半導体パッケージ２の半田バンプ７を下層の第２の半導体パッケージ３Ａの凹型電極９に押圧して挿入する。これにより、凹型電極９の弾性力（側壁９ｂの挟持力）を利用して半田バンプ７が凹型電極９に確実に接触するので、第１の半導体パッケージ２が第２の半導体パッケージ３Ａに電気的に接続される。その際、半田バンプ７は凹型電極９よりも軟質であるため、半田バンプ７が凹型電極９の内部形状にあわせて変形する。
【００５０】
また、第１の実施形態においては、凹型電極９に突出部１０が形成されているため、半田バンプ７を凹型電極９に挿入した際に凹型電極９の突出部１０が半田バンプ７の側方に食い込む。ただし、工程ａ（接続工程）においては、半田バンプ７を溶融して半田付けを行なうことはせず、半田バンプ７と凹型電極９との接触による電気的な接続のみを行なう。
【００５１】
工程ｂ（検査工程）においては、図２に示すように、第１の半導体パッケージ２および第２の半導体パッケージ３Ａを電気的に接続してなる第１の実施形態の半導体装置１Ａが正常に動作するか否かを検査する。第１の実施形態の半導体装置１Ａの導通検査としては、従来の半導体装置１Ａについて用いられている検査方法と同様の方法により行なう。ただし、工程ｂ（検査工程）において昇降温検査をも行なう場合、半田バンプ７が溶融してしまうと後の工程が行えなくなってしまうため、半田バンプ７が溶融する程度にまで検査温度が上昇しないように注意する。
【００５２】
工程ｃ（実装工程）においては、図３に示すように、工程ｂ（検査工程）において半導体装置１Ａが正常に動作することが確認できた場合に、半田バンプ７をリフロー（加熱・冷却）して半田バンプ７を凹型電極９に半田付けし、第１の半導体パッケージ２を第２の半導体パッケージ３Ａに実装する。つまり、工程ｂ（検査工程）において半導体装置１Ａが正常に動作することが確認できた場合には工程ａ〜ｃの３工程のみにより第１の実施形態の半導体装置１Ａが製造される。
【００５３】
しかし、工程ｂ（検査工程）において半導体装置１Ａが正常に動作することが確認できない場合がある。その場合には、工程ｃ（実装工程）を行なわずに工程ｂから工程ｄに移行する。
【００５４】
工程ｄ（分解工程）においては、図４に示すように、工程ｂ（検査工程）において半導体装置１Ａが正常に動作することが確認できない場合に、溶融していない半田バンプ７を凹型電極９から引き抜いて第２の半導体パッケージ３Ａから第１の半導体パッケージ２を取り除く。半導体装置１Ａが正常に動作しない主たる原因としては、第１の半導体パッケージ２の不良、第２の半導体パッケージ３Ａの不良または第１の半導体パッケージ２と第２の半導体パッケージ３Ａとの個別的な接続相性のいずれかであると考えられる。そのため、第１の半導体パッケージ２および第２の半導体パッケージ３Ａの導通検査をそれぞれ個別に行なって半導体装置１Ａの動作不良の原因を突き止めておくことが好ましい。
【００５５】
なお、工程ｄ（分解工程）においては、図４に示すように、半田バンプ７を凹型電極９から引き抜く際、半田バンプ７の側方には凹型電極９の突出部１０が食い込んでいるため、半田バンプ７における突出部１０の食い込み部分が削り取られてしまう。しかし、半田バンプ７が完全になくならない限り、そのことはたいした問題にはならない。この問題については後の工程において詳細に説明する。
【００５６】
工程ｇ（第１再利用工程）は、工程ｄ（分解工程）の後に分解した第１の半導体パッケージ２および第２の半導体パッケージ３Ａの導通検査を個別に行なった結果、第１の半導体パッケージ２の動作確認がとれたが、第２の半導体パッケージ３Ａの動作確認がとれなかった際に行なう。この工程ｇ（第１再利用工程）においては、図５に示すように、他の第２の半導体パッケージ３Ａに形成された凹型電極９に対し、工程ｄ（分解工程）において取り除かれた第１の半導体パッケージ２の半田バンプ７を再度挿入する。
【００５７】
ここで、他の第２の半導体パッケージ３Ａとしては、未使用の第２の半導体パッケージ３Ａだけでなく、動作確認がとれた再利用に供するための第２の半導体パッケージ３Ａであってもよい。他の第２の半導体パッケージ３Ａとして動作確認がとれた再利用に供するための第２の半導体パッケージ３Ａを用いる理由は、半導体装置１Ａの動作不良の原因が第１の半導体パッケージ２と第２の半導体パッケージ３Ａとの個別的な接続相性である場合が考えられるからである。
【００５８】
また、この工程ｄ（分解工程）においては、半田バンプ７を凹型電極９に再度挿入して第１の半導体パッケージ２を他の第２の半導体パッケージ３Ａに電気的に接続させた後、工程ｂ（検査工程）を再度行なう。工程ｂ（検査工程）が行なわれたら、前述と同様、工程ｃ（実装工程）または工程ｄ（分解工程）に移行する。
【００５９】
なお、前述したとおり、工程ｄ（分解工程）において半田バンプ７が凹型電極９から引き抜かれた際、半田バンプ７の側方が部分的に削り取られてしまっている。しかし、半田バンプ７は軟質であるため、工程ｇ（第１再利用工程）における半田バンプ７の再挿入の際、半田バンプ７が凹型電極９に当接して変形しながら接触するため、側方が削れた半田バンプ７を凹型電極９と電気的に接続させることができる。
【００６０】
一方、工程ｈ（第２再利用工程）は、工程ｄ（分解工程）の後に分解した第１の半導体パッケージ２および第２の半導体パッケージ３Ａの導通検査を行なった結果、第１の半導体パッケージ２の動作確認がとれなかったが、第２の半導体パッケージ３Ａの動作確認がとれた際に行なう。この工程ｈ（第２再利用工程）においては、工程ｄ（分解工程）において第１の半導体パッケージ２が取り除かれた第２の半導体パッケージ３Ａの凹型電極９に対し、他の第１の半導体パッケージ２の半田バンプ７を挿入する。
【００６１】
ここで、他の第１の半導体パッケージ２としては、未使用の第１の半導体パッケージ２だけでなく、動作確認がとれた再利用に供するための第１の半導体パッケージ２であってもよい。他の第１の半導体パッケージ２として動作確認がとれた再利用に供するための第１の半導体パッケージ２を用いる理由は、半導体装置１Ａの動作不良の原因が第１の半導体パッケージ２と第２の半導体パッケージ３Ａとの個別的な接続相性である場合が考えられるからである。
【００６２】
また、この工程ｈ（第２再利用工程）においては、第１の半導体パッケージ２を第２の半導体パッケージ３Ａに電気的に接続した後、工程ｂ（検査工程）を再度行なう。工程ｂ（検査工程）が行なわれたら、前述と同様、工程ｃ（実装工程）または工程ｄ（分解工程）に移行する。
【００６３】
以上の６つの工程の一部もしくは全てを経ることにより第１の実施形態の半導体装置１Ａが製造される。
【００６４】
次に、図１から図１８を用いて、第１の実施形態の半導体装置１Ａおよびその製造方法の作用を説明する。
【００６５】
第１の実施形態の半導体装置１Ａは、図３に示すように、上層の第１の半導体パッケージ２および下層の第２の半導体パッケージ３Ａを半田付けすることにより形成されている。第１の半導体パッケージ２および第２の半導体パッケージ３Ａについては、従来技術により、それぞれ良品であるかの導通検査がすでに行なわれているのが通常である。そのため、半導体装置１Ａの製造時にそれらが不良品である可能性は少ないと言える。しかし、前述の課題で説明した通り、良品の第１の半導体パッケージ２および第２の半導体パッケージ３Ａを用いても良品の半導体装置１Ａが製造されるとは限らない。
【００６６】
そこで、第１の半導体装置１Ａの製造方法においては、図１および図２に示すように、工程ａ（接続工程）において第１の半導体パッケージ２に形成された半田バンプ７を第２の半導体パッケージ３Ａに形成された凹型電極９に挿入し、工程ｂ（検査工程）において凹型電極９の弾性力を利用して接続された半導体装置１Ａを動作確認した後に工程ｃ（実装工程）において半田バンプ７をリフローして第１の半導体パッケージ２を第２の半導体パッケージ３Ａに実装している。そのため、工程ｃ（実装工程）の前に導通検査を行なうことができる。また、半導体装置１Ａの動作検査に合格した半導体装置１Ａのみを工程ｃ（実装工程）に移行することができるため、良品の半導体装置１Ａのみを製造することができる。
【００６７】
ここで、半田バンプ７が凹型電極９に接触し、かつ確実に固定されていなければ、第１の半導体パッケージ２または第２の半導体パッケージ３Ａが外力により不要に移動してしまった際、半田バンプ７が凹型電極９から離れてそれらが断線状態となる。そのため、第１の実施形態の凹型電極９は、図１および図２ならびに図６および図７に示すように、その側壁９ｂから半田バンプ７の側方に向けて突出する突出部１０を有していることが好ましい。凹型電極９の側壁９ｂに突出部１０が形成されていれば、その突出部１０が半田バンプ７の側面に食い込むので、半田バンプ７が凹型電極９に挿入された際に半田バンプ７を凹型電極９に強固に固定することができる。
【００６８】
また、工程ｃ（実装工程）において半田バンプ７を凹型電極９に半田付けした後においても半田バンプ７が凹型電極９に引っ掛かって強固に固定される。そのため、半導体装置１Ａの製造後に接続不良が生じることを防止することができる。
【００６９】
この突出部１０を有する凹型電極９は、図６から図１２に示したように、様々な形状に形成することができる。これらの凹型電極９に形成される突出部１０は突出量が同程度であれば同様の機能を発揮する。よって、最も容易かつ簡単に形成することができる突出部１０の形状を凹型電極９に採用すればよい。
【００７０】
そこで、第１の実施形態の凹型電極９においては、図６および図７に示すように、凹型電極９の側壁９ｂが柄部９ｃおよび傘部９ｄからなるきのこ断面形状に形成されており、その傘部９ｄを突出部１０としている。図１４に示したように、側壁９ｂの柄部９ｃおよび傘部９ｄはパターンニング２０ａがなされたレジスト膜２０よりも高くめっき形成することのみにより形成することができるので、レジスト膜２０や凹型電極９に対するエッチング等の加工を必要としない。そのため、図８から図１２に示した突出部１０を有する他の凹型電極９と比較して、凹型電極９に容易に突出部１０を形成することができる。このことにより、第２の半導体パッケージ３Ａに突出部１０を有する凹型電極９を形成しても、製造コストの過大な増加を抑えることができる。
【００７１】
このような凹型電極９に半田バンプ７を挿入してそれらを確実に電気的に接続した場合であっても、工程ｂ（検査工程）において第１の実施形態の半導体装置１Ａの動作確認がとれないことがある。半導体装置１Ａの動作確認がとれない場合、図２から図３の順に示すような工程ｂ（検査工程）から工程ｃ（実装工程）に移行せず、図２から図４の順に示すような工程ｂ（検査工程）から工程ｄ（分解工程）に移行する。この工程ｄ（分解工程）においては、工程ａ（接続工程）において半田バンプ７をリフローしていないことから、第２の半導体パッケージ３Ａから第１の半導体パッケージ２を容易に取り除くことができるので、半導体装置１Ａの動作不良の原因を調査することができる。
【００７２】
半導体装置１Ａの動作不良の原因を調査した結果、第２の半導体パッケージ３Ａの不良または第１の半導体パッケージ２と第２の半導体パッケージ３Ａとの個別的な接続相性が半導体装置１Ａの動作不良の原因であった場合、工程ｇ（第１再利用工程）において、図４および図５の順に示すように、工程ｄ（分解工程）において取り除いた良品の第１の半導体パッケージ２の半田バンプ７を他の良品の第２の半導体パッケージ３Ａの凹型電極９に再度挿入し、取り除いた第１の半導体パッケージ２と他の第２の半導体パッケージ３Ａとを接続した後、先ほどと同様、工程ｂ（検査工程）を行い、工程ｃ（実装工程）または工程ｄ（分解工程）に移行することが好ましい。
【００７３】
このように、不良品の第２の半導体パッケージ３Ａから良品の第１の半導体パッケージ２を取り除き、その不良品の第２の半導体パッケージ３Ａのみを廃棄してその良品の第１の半導体パッケージ２を他の良品の第２の半導体パッケージ３Ａと組み合わせることにより、良品の第１の半導体パッケージ２を不良品の第２の半導体パッケージ３Ａとともに廃棄することなく再利用することができる。
【００７４】
また、半導体装置１Ａの動作不良の原因を調査した結果、第１の半導体パッケージ２の不良または第１の半導体パッケージ２と第２の半導体パッケージ３Ａとの個別的な接続相性が半導体装置１Ａの動作不良の原因であった場合、工程ｈ（第２再利用工程）において、図４および図２もしくは図５の順に示すように、工程ｄ（分解工程）において取り除いた良品の第２の半導体パッケージ３Ａの凹型電極９に他の良品の第１の半導体パッケージ２の半田バンプ７を再度挿入し、取り除いた第２の半導体パッケージ３Ａと他の第１の半導体パッケージ２とを接続した後、先ほどと同様、工程ｂ（検査工程）を行い、工程ｃ（実装工程）または工程ｄ（分解工程）に移行することが好ましい。
【００７５】
このように、良品の第２の半導体パッケージ３Ａから不良品の第１の半導体パッケージ２を取り除き、その不良品の第１の半導体パッケージ２のみを廃棄してその良品の第２の半導体パッケージ３Ａを他の良品の第１の半導体パッケージ２と組み合わせることにより、良品の第２の半導体パッケージ３Ａを不良品の第１の半導体パッケージ２とともに廃棄することなく再利用することができる。
【００７６】
すなわち、第１の実施形態の半導体装置１Ａの製造方法によれば、半田付けを行なうことなく半導体装置１Ａの動作検査を行なうことができるので、半導体装置１Ａが正常に動作しない場合において半導体装置１Ａの不良箇所を調査する際にその半導体装置１Ａを容易に分解することができるという作用を生じる。
【００７７】
また、第１の実施形態の半導体装置１Ａの製造方法によれば、半導体装置１Ａを分解して得た第１の半導体パッケージ２または第２の半導体パッケージ３Ａを再利用しているので、半導体装置１Ａの製造コストを過剰に増加させることなく良品の半導体装置１Ａのみを製造することができるという作用を生じる。
【００７８】
次に、図１９から図２２を用いて、第２の実施形態の半導体装置１Ｂおよびその製造方法ならびに第２の実施形態のインターポーザ４を説明する。ここで、図１９は第２の実施形態の半導体装置１Ｂの分解縦断面図を示しており、図２０は第２の実施形態の半導体装置１Ｂの接続状態における縦断面図を示している。
【００７９】
第２の実施形態の半導体装置１Ｂは、図１９に示すように、上層側に積層される第１の半導体パッケージ２、下層側に積層される第２の半導体パッケージ３Ｂおよび中間層に積層されるインターポーザ４を備えている。第１の実施形態と第２の実施形態との主たる相違点は、このインターポーザ４の有無である。
【００８０】
第１の半導体パッケージ２は、図１９に示すように、第１の実施形態と同様、配線板６の上面６ａに３個の半導体チップ５を実装して形成されているとともに、配線板６の下面６ｂに球状の半田バンプ７が複数個形成されている。
【００８１】
第２の半導体パッケージ３Ｂは、図１９に示すように、第１の実施形態と同様、配線板８の上面８ａに１個の半導体チップ５を実装して形成されている。しかし、第１の実施形態とは異なり、この第２の半導体パッケージ３Ｂにおいては、配線板８の上面８ａであって球状の半田バンプ７と相対する位置に凹型電極９が形成されておらず、平板状の電極１１が形成されている。つまり、第２の半導体パッケージ３Ｂは従来のものと同様である（図２８を参照）。
【００８２】
インターポーザ４は、配線基板１２、凹型電極９および平板電極１３を有している。
【００８３】
配線基板１２は、第１の半導体パッケージ２の配線板６および第２の半導体パッケージ３Ｂの配線板８と同程度の大きさをもって平板状に形成されている。
【００８４】
凹型電極９は、図６から図１２に示すように、第１の実施形態において用いられたものと同様にして形成されており、配線基板１２の上面１２ａにおいて第１の半導体パッケージ２の半田バンプ７の配置と相対する位置に配置されている。
【００８５】
平板電極１３は、配線基板１２の下面１２ｂであって凹型電極９の反対側、すなわち第２の半導体パッケージ３Ｂの電極１１と相対する位置に形成されている。また、この平板電極１３は、配線基板１２に内在するビア１４を介して凹型電極９に電気的に接続されている。
【００８６】
ここで、図２０に示すように、インターポーザ４の平板電極１３および第２の半導体パッケージ３Ｂの電極１１の合計高さが第２の半導体パッケージ３Ｂの半導体チップ５よりも低く形成されている場合、その半導体チップ５がインターポーザ４に当接してしまう。その状況を回避するため、配線基板１２は、第２の半導体パッケージ３Ｂの半導体チップ５と相対する位置にその半導体チップ５の実装領域よりも大きな貫通孔４ｈを有していることが好ましい。また、半導体チップ５に当接しないことを条件として、貫通孔４ｈの代わりにキャビティが配線基板１２の下面１２ｂに形成されても良い。
【００８７】
次に、図１９および図２０を用いて、第２の実施形態の半導体装置１Ｂの製造方法を説明する。第２の実施形態の半導体装置１Ｂは、工程ｅ（インターポーザ実装工程）、工程ｆ（接続工程）、工程ｂ（検査工程）および工程ｃ（実装工程）もしくは工程ｄ（分解工程）を経て製造される。また、工程ｂ（検査工程）から工程ｄ（分解工程）に移行した場合、第１の実施形態と同様、工程ｇ（第１再利用工程）工程ｈまたは（第２再利用工程）のどちらか一方の工程もしくは両工程を経て第２の実施形態の半導体装置１Ｂが製造されることが好ましい。第１の実施形態と第２の実施形態との相違点は、第１の実施形態の工程ａ（接続工程）が工程ｅ（インターポーザ実装工程）および工程ｆ（接続工程）に変更された点にある。この点を以下に詳細に説明する。
【００８８】
工程ｅ（インターポーザ実装工程）においては、インターポーザ４の平板電極１３を第２の半導体パッケージ３Ｂの電極１１に半田付けする。インターポーザ４の平板電極１３または第２の半導体パッケージ３Ｂの電極１１に半田ペースト１５を塗布しておけばそれらの半田付けが容易になる。この半田付けにより、インターポーザ４が第２の半導体パッケージ３Ｂに電気的に接続されるので、第２の半導体パッケージ３Ｂに凹型電極９が形成された第１の実施形態と同様の状態になる。
【００８９】
工程ｆ（接続工程）においては、第１の半導体パッケージ２の半田バンプ７を第２の半導体パッケージ３Ｂに接続したインターポーザ４の凹型電極９に挿入する。これにより、インターポーザ４を介して第１の半導体パッケージ２を第２の半導体パッケージ３Ｂに電気的に接続する。第１の実施形態の工程ａ（接続工程）と同様、半田バンプ７を凹型電極９に挿入した際に、半田バンプ７の溶融（リフロー）は行なわない。工程ｅ（インターポーザ実装工程）および工程ｆ（接続工程）を経ることにより、第１の実施形態の工程ａ（接続工程）と電気的に同等の状態になる。その後の工程はインターポーザ４が介在していることを除いて第１の実施形態と同様である。
【００９０】
工程ｂ（検査工程）においては、図２０に示すように、第１の半導体パッケージ２および第２の半導体パッケージ３Ｂをインターポーザ４を介して電気的に接続してなる第２の実施形態の半導体装置１Ｂが正常に動作するか否かを検査する。この工程ｂ（検査工程）において半導体装置１Ｂが正常に動作することが確認できた場合には工程ｃ（実装工程）に移行し、半導体装置１Ｂが正常に動作しないことが確認できた場合には工程ｄ（分解工程）に移行する。
【００９１】
工程ｃ（実装工程）においては、半田バンプ７を加熱・冷却して半田バンプ７を凹型電極９に半田付けする。これにより、良品の半導体装置１Ｂのみが製造される。一方、工程ｂ（検査工程）においては、半田バンプ７を凹型電極９から引き抜いて第２の半導体パッケージ３Ｂから第１の半導体パッケージ２を取り除く。
【００９２】
また、工程ｂ（検査工程）において取り除かれた第１の半導体パッケージ２を再利用する場合、第１の実施形態と同様、工程ｇ（第１再利用工程）において、他の第２の半導体パッケージ３Ｂに半田付けされたインターポーザ４の凹型電極９に再利用する第１の半導体パッケージ２の半田バンプ７を図２０に示すように再度挿入して工程ｂ（検査工程）を行い、工程ｃ（実装工程）または工程ｄ（分解工程）に移行する。
【００９３】
同様にして、工程ｂ（検査工程）において取り除かれた第２の半導体パッケージ３Ｂを再利用する場合、第１の実施形態と同様、工程ｈ（第２再利用工程）において、再利用する第２の半導体パッケージ３Ｂに半田付けされたインターポーザ４の凹型電極９に他の第１の半導体パッケージ２の半田バンプ７を図２０に示すように再度挿入して工程ｂ（検査工程）を行い、工程ｃ（実装工程）または工程ｄ（分解工程）に移行する。以上の工程を経ることにより、第２の実施形態の半導体装置１Ｂが製造される。
【００９４】
次に、図１９および図２０を用いて、第２の実施形態の半導体装置１Ｂの製造方法および第２の実施形態のインターポーザ４の作用を説明する。
【００９５】
第２の実施形態の半導体装置１Ｂは、図１９および図２０に示すように、従来から用いられた第１の半導体パッケージ２および第２の半導体パッケージ３Ｂの間に第２の実施形態のインターポーザ４が介在して形成されている。
【００９６】
このインターポーザ４は凹型電極９を有して形成されており、第１の半導体パッケージ２を第２の半導体パッケージ３Ｂに電気的に接続する工程ｆ（接続工程）の前の工程ｅ（インターポーザ実装工程）において第２の半導体パッケージ３Ｂに半田付けされている。そのため、第２の半導体パッケージ３Ｂの電極１１を凹型電極９に設計変更することなく半導体装置１Ｂの動作検査を半田付け前に行なうことができる。言い換えると、従来の第１の半導体パッケージ２および第２の半導体パッケージ３Ｂを用いたとしても、インターポーザ４をそれらの間に介在するのみによって、半田バンプ７を溶融させる前に半導体装置１Ｂの動作検査をすることができる。その結果、従来の第１の半導体パッケージ２および第２の半導体パッケージ３Ｂを用いて良品の半導体装置１Ｂのみを製造することができる。
【００９７】
ここで、インターポーザ４の凹型電極９は、図１９および図２０ならびに図６および図７に示すように、第１の実施形態と同様、突出部１０を有しているので、凹型電極９の突出部１０が半田バンプ７に食い込み、半田バンプ７を半田付けすることなく凹型電極９に強固に接続させることができる。もちろん、半田バンプ７をリフローした後においても凹型電極９の突出部１０が半田バンプ７に食い込んで半田バンプ７を凹型電極９に強固に接続させることができる。
【００９８】
また、図１９および図２０ならびに図６および図７に示すように、第１の実施形態と同様、凹型電極９の側壁９ｂは柄部９ｃおよび傘部９ｄからなるきのこ断面形状に形成されており、傘部９ｄを突出部１０としている。そのため、図１４に示すように、きのこ断面形状の凹型電極９を容易にめっき形成することができるので、凹型電極９の側壁９ｂに突出部１０を容易に形成することができる。
【００９９】
その際、図１９および図２０に示すように、インターポーザ４の凹型電極９の裏面側に形成された平板電極１３は第２の半導体パッケージ３Ｂの電極１１に接続される。インターポーザ４の平板電極１３および第２の半導体パッケージ３Ｂの電極１１の高さがそれぞれ低く形成された場合、それらの間に図２０に示すような半田ペースト１５でなく図２１に示すような背の高い半田バンプ１６によって接続されない限り、インターポーザ４の配線基板１２が第２の半導体パッケージ３Ｂの半導体チップ５に当接してしまう。このことから、インターポーザ４の平板電極１３が第２の半導体パッケージ３Ｂの電極１１に接続できないこともある。
【０１００】
そこで、インターポーザ４の配線基板１２は、図１９および図２０に示すように、第２の半導体パッケージ３Ｂの半導体チップ５と相対する位置にその半導体チップ５の実装領域よりも大きな貫通孔４ｈ（または図示しないキャビティ）を有している。この貫通孔４ｈ（または図示しないキャビティ）を形成することにより、第２の半導体パッケージ３Ｂにその電極１１よりも高い半導体チップ５が積層されたとしても、インターポーザ４の配線基板１２を半導体チップ５に当接させることなくインターポーザ４の平板電極１３を第２の半導体パッケージ３Ｂの電極１１に接続させることができる。
【０１０１】
その他、工程ｇ（第１再利用工程）および工程ｈ（第２再利用工程）による作用は第１の実施形態と同様と同様である。
【０１０２】
すなわち、第２の実施形態の半導体装置１Ｂの製造方法およびインターポーザ４によれば、第２の半導体パッケージ３Ｂに接続するインターポーザ４に凹型電極９が形成されているため、既存の半導体パッケージを設計変更することなく、半導体装置１Ｂの不良箇所を調査する際にその半導体装置１Ｂを容易に分解することができるという作用を生じる。
【０１０３】
また、第２の実施形態の半導体装置１Ｂの製造方法およびインターポーザ４によれば、半導体装置１Ｂを分解して得た第１の半導体パッケージ２または第２の半導体パッケージ３Ｂを再利用しているので、半導体装置１Ｂの製造コストを過剰に増加させることなく良品の半導体装置１Ｂのみを製造することができるという作用を生じる。
【０１０４】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【０１０５】
例えば、図１９および図２０に示すように、第２の実施形態においてインターポーザ４の配線基板１２には貫通孔４ｈが形成されている。しかし、他の実施形態においては、図２２に示すように、インターポーザ４の配線基板１２が分割形成されており、半導体チップ５に当接する可能性がなければ、インターポーザ４の平板電極１３および第２の半導体パッケージ３Ｂの電極１１の高さにかかわらず貫通孔４ｈ（またはキャビティ）を設ける必要はない。
【０１０６】
また、第１の実施形態および第２の実施形態においては、図１および図２ならびに図１９および図２０に示すように、第１の半導体パッケージ２の下方に第２の半導体パッケージ３Ａ、３Ｂが配置されている。しかし、他の実施形態においては、図２３および図２４に示すように、第２の半導体パッケージ３Ａ、３Ｂの代わりに半導体チップ５が実装されていない配線板１７が配置されていてもよい。その際、配線板１７において半田バンプ７と対向する電極１８を図２３に示すような凹型電極９と同様に形成するか、図２４に示すような凹型電極９を有するインターポーザ４の平板電極１３に接続する。
【０１０７】
また、第１の実施形態および第２の実施形態においては、図１および図２ならびに図１９および図２０に示すように、第２の半導体パッケージ３Ａ、３Ｂの凹型電極９に突出部１０が形成されている。しかし、凹型電極９は、その側壁９ｂの弾性力（挟持力）により挿入された半田バンプ７の側方を挟持することができるため、図２５および図２６に示すように、突出部１０のない凹型電極９を形成しても良い。
【図面の簡単な説明】
【０１０８】
【図１】第１の実施形態の半導体装置に用いられる第１の半導体パッケージおよび第２の半導体パッケージが接続される前の状態を示す縦断面図
【図２】第１の実施形態の半導体装置に用いられる第１の半導体パッケージおよび第２の半導体パッケージが接続された後であってそれらの半田付け前の状態を示す縦断面図
【図３】第１の実施形態の半導体装置に用いられる第１の半導体パッケージおよび第２の半導体パッケージが半田付けされた状態を示す縦断面図
【図４】第１の実施形態の半導体装置に用いられる第１の半導体パッケージおよび第２の半導体パッケージが接続された後に分解された状態を示す縦断面図
【図５】第１の実施形態の半導体装置に用いられる第１の半導体パッケージおよび第２の半導体パッケージを分解した後にそれらの組み合わせを替えて接続した状態を示す縦断面図
【図６】第１の実施形態および第２の実施形態において用いられる凹型電極を示す平面図
【図７】図６の７−７矢視断面図
【図８】第１の実施形態および第２の実施形態において用いられる凹型電極の一例を示す平面図
【図９】第１の実施形態および第２の実施形態において用いられる凹型電極の一例を示す平面図
【図１０】第１の実施形態および第２の実施形態において用いられる凹型電極の一例を示す平面図
【図１１】第１の実施形態および第２の実施形態において用いられる凹型電極の一例を示す図７と同様の方向から見た縦断面図
【図１２】第１の実施形態および第２の実施形態において用いられる凹型電極の一例を示す縦断面図
【図１３】第２の半導体パッケージの配線板にレジスト膜を形成して矩形状のパターンニングを施した状態を示す縦断面図
【図１４】図１３のレジスト膜になされたパターンニングを用いて図７に示した側壁をめっき形成した状態を示す縦断面図
【図１５】図１３のレジスト膜になされたパターンニングを用いて矩形断面の側壁をめっき形成した状態を示す縦断面図
【図１６】図１５からレジスト膜を除去した状態を示す縦断面図
【図１７】第２の半導体パッケージの配線板にレジスト膜を形成して逆テーパ状のパターンニングを施した状態を示す縦断面図
【図１８】図１７のレジスト膜になされたパターンニングを用いて図１２に示した側壁をめっき形成した状態を示す縦断面図
【図１９】第２の実施形態の半導体装置に用いられる第１の半導体パッケージおよび第２の半導体パッケージがインターポーザを介して接続される前の状態を示す縦断面図
【図２０】第２の実施形態の半導体装置に用いられる第１の半導体パッケージおよび第２の半導体パッケージがインターポーザを介して接続された後であってそれらの半田付け前の状態を示す縦断面図
【図２１】第２の実施形態の半導体装置に用いられる第２の半導体パッケージおよびインターポーザを半田ペーストでなく半田バンプにより接続した状態を示す縦断面図
【図２２】他の実施形態において第２の実施形態のインターポーザを分割形成した状態を示す縦断面図
【図２３】他の実施形態において第１の実施形態に用いられる第２の半導体パッケージを配線板に変更した状態を示す縦断面図
【図２４】他の実施形態において第２の実施形態に用いられる第２の半導体パッケージを配線板に変更した状態を示す縦断面図
【図２５】図１に示した第１の実施形態の凹型電極に突出部を設けない場合を示す縦断面図
【図２６】図１９に示した第２の実施形態の凹型電極に突出部を設けない場合を示す縦断面図
【図２７】１個の半導体パッケージを用いて形成された従来の半導体装置を示す縦断面図
【図２８】２個の半導体パッケージを積層させて形成された従来の半導体装置を示す縦断面図
【符号の説明】
【０１０９】
１Ａ、１Ｂ  半導体装置
２  第１の半導体パッケージ
３Ａ、３Ｂ  第２の半導体パッケージ
４  インターポーザ
５  半導体チップ
６  （第１の半導体パッケージの）配線板
７  半田バンプ
８  （第２の半導体パッケージの）配線板
９  凹型電極
９ａ  底面
９ｂ  側壁
９ｃ  柄部
９ｄ  傘部
１０  突出部
１１  （第２の半導体パッケージの）電極
１２  配線基板
１３  （インターポーザの）平板電極
【図１】
2009038192.tif 000003
【図２】
2009038192.tif 000004
【図３】
2009038192.tif 000005
【図４】
2009038192.tif 000006
【図５】
2009038192.tif 000007
【図６】
2009038192.tif 000008
【図７】
2009038192.tif 000009
【図８】
2009038192.tif 000010
【図９】
2009038192.tif 000011
【図１０】
2009038192.tif 000012
【図１１】
2009038192.tif 000013
【図１２】
2009038192.tif 000014
【図１３】
2009038192.tif 000015
【図１４】
2009038192.tif 000016
【図１５】
2009038192.tif 000017
【図１６】
2009038192.tif 000018
【図１７】
2009038192.tif 000019
【図１８】
2009038192.tif 000020
【図１９】
2009038192.tif 000021
【図２０】
2009038192.tif 000022
【図２１】
2009038192.tif 000023
【図２２】
2009038192.tif 000024
【図２３】
2009038192.tif 000025
【図２４】
2009038192.tif 000026
【図２５】
2009038192.tif 000027
【図２６】
2009038192.tif 000028
【図２７】
2009038192.tif 000029
【図２８】
2009038192.tif 000030