(57)【要約】【課題】  命令メモリを変更することなく、処理内容を変更できるマイクロコンピュータを提供する。【解決手段】  命令メモリ１０２のアドレスを指定するプログラムカウンタ１０１と、プログラムカウンタ１０１により指定された命令メモリ１０２の該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダ１０３と、プログラムカウンタ１０１の出力と第１の固定値１０８を比較する比較器１０９と、比較器１０９の比較結果に基づき、命令デコーダ１０３からの制御信号と第２の固定値１０６のいずれかを選択するセレクタ１０７と、セレクタ１０７の出力を用いて、ワークメモリ１０５のアドレスを生成するワークメモリアドレス生成回路１１０と、演算器１０４の演算結果をワークメモリアドレス生成回路１１０により生成されたアドレスに記憶するワークメモリ１０５とを備え、プログラムカウンタ１０１の値によりワークメモリ１０５のアドレスを変更する。【選択図】  図１
2009169572.tif 000002
【特許請求の範囲】
【請求項１】
命令を保存する命令メモリと、
前記命令メモリのアドレスを指定するプログラムカウンタと、
前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、
前記命令デコーダからの制御信号に基づき、演算を行う演算器と、
前記プログラムカウンタの出力と第１の固定値を比較する比較器と、
前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第２の固定値のいずれかを選択するセレクタと、
前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、
前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えた、
ことを特徴とするマイクロコンピュータ。
【請求項２】
命令を保存する命令メモリと、
前記命令メモリのアドレスを指定するプログラムカウンタと、
前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、
前記命令デコーダからの制御信号に基づき、演算を行う演算器と、
前記プログラムカウンタの出力に基づき、複数の固定値から１つの固定値を選択する第１のセレクタと、
前記プログラムカウンタの出力と前記第１のセレクタの出力とを比較する比較器と、
前記プログラムカウンタの出力に基づき、複数の固定値から１つの固定値を選択する第２のセレクタと、
前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と前記第２のセレクタの出力のいずれかを選択する第３のセレクタと、
前記第３のセレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、
前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えた、
ことを特徴とするマイクロコンピュータ。
【請求項３】
命令を保存する命令メモリと、
前記命令メモリのアドレスを指定するプログラムカウンタと、
前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、
前記プログラムカウンタの出力と第１の固定値を比較する第１の比較器と、
前記第１の比較器の出力に基づき、前記命令デコーダからの制御信号と固定命令のいずれかを選択する第１のセレクタと、
前記第１のセレクタの出力に基づき、演算を行う演算器と、
前記プログラムカウンタの出力と第２の固定値を比較する第２の比較器と、
前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第３の固定値のいずれかを選択する第２のセレクタと、
前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、
前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えた、
ことを特徴とするマイクロコンピュータ。
【請求項４】
命令を保存する命令メモリと、
前記命令メモリのアドレスを指定するプログラムカウンタと、
前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、
前記プログラムカウンタの出力に基づき、複数の固定値の中から１つの固定値を選択する第１のセレクタと、
前記第１のセレクタの出力と前記プログラムカウンタの出力を比較する第１の比較器と、
前記第１の比較器の出力に基づき、複数の固定命令の中から１つの固定命令を選択する第２のセレクタと、
前記プログラムカウンタの出力に基づき、前記命令デコーダの出力と前記第２のセレクタの出力のいずれかを選択する第３のセレクタと、
前記第３のセレクタの出力に基づき、演算を行う演算器と、
前記演算器の演算結果を保存する複数のレジスタと、
前記演算器の演算結果を前記複数のレジスタのいずれかに保存するよう制御するレジスタ制御回路とを、備えた、
ことを特徴とするマイクロコンピュータ。
【請求項５】
請求項１記載のマイクロコンピュータにおいて、
前記比較器は、前記プログラムカウンタの出力値の一部または全部と、前記第１の固定値の一部または全部を比較する、
ことを特徴とするマイクロコンピュータ。
【請求項６】
請求項３記載のマイクロコンピュータにおいて、
前記第２の比較器は、前記プログラムカウンタの出力値の一部または全部と、前記第２の固定値の一部または全部を比較する、
ことを特徴とするマイクロコンピュータ。
【請求項７】
請求項１記載のマイクロコンピュータにおいて、
前記比較器は、前記プログラムカウンタの出力値と前記第１の固定値の、どちらか大きいかを比較する、
ことを特徴とするマイクロコンピュータ。
【請求項８】
請求項３記載のマイクロコンピュータにおいて、
前記第２の比較器は、前記プログラムカウンタの出力値と前記第２の固定値の、どちらが大きいかを比較する、
ことを特徴とするマイクロコンピュータ。
【請求項９】
命令を保存する命令メモリと、
前記命令メモリのアドレスを指定するプログラムカウンタと、
前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、
前記命令デコーダからの制御信号に基づき、演算を行う演算器と、
前記プログラムカウンタの出力と第１の固定値を比較する比較器と、
前記比較器の比較結果により、前記命令デコーダの制御信号と固定命令のいずれかを選択するセレクタと、
前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、
前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えた、
ことを特徴とするマイクロコンピュータ。
【請求項１０】
命令を保存する命令メモリと、
前記命令メモリのアドレスを指定するプログラムカウンタと、
前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、
前記命令デコーダからの制御信号に基づき、演算を行う演算器と、
前記プログラムカウンタの出力が、第１の固定値より小さく、かつ第２の固定値より大きいか、もしくは、第１の固定値より大きいか、又は第２の固定値より小さいかを比較する比較器と、
前記比較器の比較結果に基づき、前記命令デコーダの制御信号と固定命令のいずれかを選択するセレクタと、
前記セレクタの出力を用いて、前記ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、
前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えた、
ことを特徴とするマイクロコンピュータ。
【請求項１１】
命令を保存する命令メモリと、
前記命令メモリのアドレスを指定するプログラムカウンタと、
前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、
前記命令デコーダからの制御信号に基づき、演算を行う演算器と、
前記プログラムカウンタの出力が、第１の固定値より小さく、かつ第２の固定値より大きいか、もしくは、第１の固定値より大きいか、又は第２の固定値より小さいかを比較する比較器と、
前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第３の固定値のいずれかを選択するセレクタと、
前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、
前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えた、
ことを特徴とするマイクロコンピュータ。
【請求項１２】
命令を保存する命令メモリと、
前記命令メモリのアドレスを指定するプログラムカウンタと、
前記プログラムカウンタをアドレスの、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、
前記プログラムカウンタの値が、第１の固定値より小さく、かつ第２の固定値より大きいか、もしくは、第１の固定値より大きいか、又は第２の固定値より小さいかを比較する第１の比較器と、
前記第１の比較器の出力に基づき、前記命令デコーダと固定命令のいずれかを選択する第１のセレクタと、
前記第１のセレクタの出力に基づき、演算を行う演算器と、
前記プログラムカウンタの値が、第３の固定値より小さく、かつ第４の固定値より大きいか、もしくは、第３の固定値より大きいか、又は第４の固定値より小さいかを比較する第２の比較器と、
前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第５の固定値のいずれかを選択する第２のセレクタと、
前記第２のセレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、
前記演算器の結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えた、
ことを特徴とするマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータに関する。
【背景技術】
【０００２】
従来、マイクロコンピュータでは、命令メモリに保存されている命令により、実行する動作が決定される。
【０００３】
図９は、従来のマイクロコンピュータのブロック図である。
図９において、９０２は命令が保存されている命令メモリ、９０１は前記命令メモリ９０２のアドレスを出力するプログラムカウンタ、９０３は命令デコーダ、９０４は演算を実行し、演算結果を出力する演算器、９０５は前記演算器９０４の演算結果を保存するワークメモリである。
【０００４】
従来のマイクロコンピュータは、プログラムカウンタ９０１の値に従って命令メモリ９０２に格納されている命令を演算器９０４に出力し、その演算結果をワークメモリ９０５に格納する。
【特許文献１】特開昭５９−１３３６６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のマイクロコンピュータにおいては、命令メモリに保存されている命令により、実行する動作が制約される。命令メモリは、物理的制約があるため、命令の処理内容を変更するのは、容易ではなかった。
【０００６】
本発明は、斯かる実情に鑑みてなされたもので、命令メモリを物理的にその内容を変更することなく、プログラムカウンタの値により、実行できる処理の内容を変更することが出来るマイクロコンピュータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の問題を解決するため、本発明の請求項１にかかるマイクロコンピュータは、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記命令デコーダからの制御信号に基づき、演算を行う演算器と、前記プログラムカウンタの出力と第１の固定値を比較する比較器と、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第２の固定値のいずれかを選択するセレクタと、前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えたことを特徴とする。
【０００８】
本発明の請求項２にかかるマイクロコンピュータは、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記命令デコーダからの制御信号に基づき、演算を行う演算器と、前記プログラムカウンタの出力に基づき、複数の固定値から１つの固定値を選択する第１のセレクタと、前記プログラムカウンタの出力と前記第１のセレクタの出力とを比較する比較器と、前記プログラムカウンタの出力に基づき、複数の固定値から１つの固定値を選択する第２のセレクタと、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と前記第２のセレクタの出力のいずれかを選択する第３のセレクタと、前記第３のセレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えたことを特徴とする。
【０００９】
本発明の請求項３にかかるマイクロコンピュータは、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記プログラムカウンタの出力と第１の固定値を比較する第１の比較器と、前記第１の比較器の出力に基づき、前記命令デコーダからの制御信号と固定命令のいずれかを選択する第１のセレクタと、前記第１のセレクタの出力に基づき、演算を行う演算器と、前記プログラムカウンタの出力と第２の固定値を比較する第２の比較器と、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第３の固定値のいずれかを選択する第２のセレクタと、前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えたことを特徴とする。
【００１０】
本発明の請求項４にかかるマイクロコンピュータは、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記プログラムカウンタの出力に基づき、複数の固定値の中から１つの固定値を選択する第１のセレクタと、前記第１のセレクタの出力と前記プログラムカウンタの出力を比較する第１の比較器と、前記第１の比較器の出力に基づき、複数の固定命令の中から１つの固定命令を選択する第２のセレクタと、前記プログラムカウンタの出力に基づき、前記命令デコーダの出力と前記第２のセレクタの出力のいずれかを選択する第３のセレクタと、前記第３のセレクタの出力に基づき、演算を行う演算器と、前記演算器の演算結果を保存する複数のレジスタと、前記演算器の演算結果を前記複数のレジスタのいずれかに保存するよう制御するレジスタ制御回路とを、備えたことを特徴とする。
【００１１】
本発明の請求項５にかかるマイクロコンピュータは、請求項１記載のマイクロコンピュータにおいて、前記比較器は、前記プログラムカウンタの出力値の一部または全部と、前記第１の固定値の一部または全部を比較することを特徴とする。
【００１２】
本発明の請求項６にかかるマイクロコンピュータは、請求項３記載のマイクロコンピュータにおいて、前記第２の比較器は、前記プログラムカウンタの出力値の一部または全部と、前記第２の固定値の一部または全部を比較することを特徴とする。
【００１３】
本発明の請求項７にかかるマイクロコンピュータは、請求項１記載のマイクロコンピュータにおいて、前記比較器は、前記プログラムカウンタの出力値と前記第１の固定値の、どちらか大きいかを比較することを特徴とする。
【００１４】
本発明の請求項８にかかるマイクロコンピュータは、請求項３記載のマイクロコンピュータにおいて、前記第２の比較器は、前記プログラムカウンタの出力値と前記第２の固定値の、どちらが大きいかを比較することを特徴とする。
【００１５】
本発明の請求項９にかかるマイクロコンピュータは、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記命令デコーダからの制御信号に基づき、演算を行う演算器と、前記プログラムカウンタの出力と第１の固定値を比較する比較器と、前記比較器の比較結果により、前記命令デコーダの制御信号と固定命令のいずれかを選択するセレクタと、前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えたことを特徴とする。
【００１６】
本発明の請求項１０にかかるマイクロコンピュータは、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記命令デコーダからの制御信号に基づき、演算を行う演算器と、前記プログラムカウンタの出力が、第１の固定値より小さく、かつ第２の固定値より大きいか、もしくは、第１の固定値より大きいか、又は第２の固定値より小さいかを比較する比較器と、前記比較器の比較結果に基づき、前記命令デコーダの制御信号と固定命令のいずれかを選択するセレクタと、前記セレクタの出力を用いて、前記ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えたことを特徴とする。
【００１７】
本発明の請求項１１にかかるマイクロコンピュータは、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記命令デコーダからの制御信号に基づき、演算を行う演算器と、前記プログラムカウンタの出力が、第１の固定値より小さく、かつ第２の固定値より大きいか、もしくは、第１の固定値より大きいか、又は第２の固定値より小さいかを比較する比較器と、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第３の固定値のいずれかを選択するセレクタと、前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えたことを特徴とする。
【００１８】
本発明の請求項１２にかかるマイクロコンピュータは、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタをアドレスの、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記プログラムカウンタの値が、第１の固定値より小さく、かつ第２の固定値より大きいか、もしくは、第１の固定値より大きいか、又は第２の固定値より小さいかを比較する第１の比較器と、前記第１の比較器の出力に基づき、前記命令デコーダと固定命令のいずれかを選択する第１のセレクタと、前記第１のセレクタの出力に基づき、演算を行う演算器と、前記プログラムカウンタの値が、第３の固定値より小さく、かつ第４の固定値より大きいか、もしくは、第３の固定値より大きいか、又は第４の固定値より小さいかを比較する第２の比較器と、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第５の固定値のいずれかを選択する第２のセレクタと、前記第２のセレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えたことを特徴とする。
【発明の効果】
【００１９】
本発明のマイクロコンピュータによれば、命令メモリの内容を物理的に変更することなく、処理する内容を変更することが出来る。尚且つ、命令メモリの内容を決める場合は、命令メモリに保存される命令を削減することができ、命令メモリを削減することができる。
【００２０】
本発明の請求項１にかかるマイクロコンピュータによれば、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記命令デコーダからの制御信号に基づき、演算を行う演算器と、前記プログラムカウンタの出力と第１の固定値を比較する比較器と、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第２の固定値のいずれかを選択するセレクタと、前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えるようにしたので、プログラムカウンタがある値であった場合、命令で制御される前記ワークメモリのアドレス以外の、ワークメモリのアドレスに、演算器の演算結果を保存することができ、命令メモリは、物理的にその内容を変更することなく、プログラムカウンタの値により、処理する内容を変更することが出来るマイクロコンピュータを実現できる。
【００２１】
また、本発明の請求項２にかかるマイクロコンピュータによれば、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記命令デコーダからの制御信号に基づき、演算を行う演算器と前記プログラムカウンタの出力に基づき、複数の固定値から１つの固定値を選択する第１のセレクタと、前記プログラムカウンタの出力と前記第１のセレクタの出力とを比較する比較器と前記プログラムカウンタの出力に基づき、複数の固定値から１つの固定値を選択する第２のセレクタと、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と前記第２のセレクタの出力のいずれかを選択する第３のセレクタと、前記第３のセレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えるようにしたので、プログラムカウンタがある値であった場合、命令で制御される前記ワークメモリのアドレス以外の、いくつかのワークメモリのアドレスに、演算器の演算結果を保存することができ、命令メモリは、物理的にその内容を変更することなく、プログラムカウンタの値により、処理内容を変更することが出来るマイクロコンピュータを実現できる。
【００２２】
また、本発明の請求項３にかかるマイクロコンピュータによれば、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記プログラムカウンタの出力と第１の固定値を比較する第１の比較器と、前記第１の比較器の出力に基づき、前記命令デコーダからの制御信号と固定命令のいずれかを選択する第１のセレクタと、前記第１のセレクタの出力に基づき、演算を行う演算器と、前記プログラムカウンタの出力と第２の固定値を比較する第２の比較器と、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第３の固定値のいずれかを選択する第２のセレクタと、前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えるようにしたので、プログラムカウンタの値を複数の固定値のそれぞれと比較する場合、命令で制御される演算以外の処理を実行でき、命令メモリは、物理的にその内容を変更することなく、プログラムカウンタの値により、処理する内容を変更することが出来るマイクロコンピュータを実現できる。
【００２３】
また、本発明の請求項４にかかるマイクロコンピュータによれば、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記プログラムカウンタの出力に基づき、複数の固定値の中から１つの固定値を選択する第１のセレクタと、前記第１のセレクタの出力と前記プログラムカウンタの出力を比較する第１の比較器と、前記第１の比較器の出力に基づき、複数の固定命令の中から１つの固定命令を選択する第２のセレクタと、前記プログラムカウンタの出力に基づき、前記命令デコーダの出力と前記第２のセレクタの出力のいずれかを選択する第３のセレクタと、前記第３のセレクタの出力に基づき、演算を行う演算器と、前記演算器の演算結果を保存する複数のレジスタと、前記演算器の演算結果を前記複数のレジスタのいずれかに保存するよう制御するレジスタ制御回路とを、備えるようにしたので、プログラムカウンタの値を複数の固定値のいずれかと比較する場合、命令で制御される演算以外の処理を実行でき、命令メモリは、物理的にその内容を変更することなく、プログラムカウンタの値により、処理する内容を変更することが出来るマイクロコンピュータを実現できる。
【００２４】
また、本発明の請求項１１にかかるマイクロコンピュータによれば、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタにより指定された、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記命令デコーダからの制御信号に基づき、演算を行う演算器と、前記プログラムカウンタの出力が、第１の固定値より小さく、かつ第２の固定値より大きいか、もしくは、第１の固定値より大きいか、又は第２の固定値より小さいかを比較する比較器と、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第３の固定値のいずれかを選択するセレクタと、前記セレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の演算結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えるようにしたので、プログラムカウンタがある値であった場合、命令で制御される前記ワークメモリのアドレス以外の、ワークメモリのアドレスに、演算器の演算結果を保存することができ、命令メモリは、物理的にその内容を変更することなく、プログラムカウンタの値により、処理する内容を変更することが出来るマイクロコンピュータを実現できる。
【００２５】
また、本発明の請求項１２にかかるマイクロコンピュータによれば、命令を保存する命令メモリと、前記命令メモリのアドレスを指定するプログラムカウンタと、前記プログラムカウンタをアドレスの、前記命令メモリの該当アドレスで決められる命令に基づき、制御信号を出力する命令デコーダと、前記プログラムカウンタの値が、第１の固定値より小さく、かつ第２の固定値より大きいか、もしくは、第１の固定値より大きいか、又は第２の固定値より小さいかを比較する第１の比較器と、前記第１の比較器の出力に基づき、前記命令デコーダと固定命令のいずれかを選択する第１のセレクタと、前記第１のセレクタの出力に基づき、演算を行う演算器と、前記プログラムカウンタの値が、第３の固定値より小さく、かつ第４の固定値より大きいか、もしくは、第３の固定値より大きいか、又は第４の固定値より小さいかを比較する第２の比較器と、前記比較器の比較結果に基づき、前記命令デコーダからの制御信号と第５の固定値のいずれかを選択する第２のセレクタと、前記第２のセレクタの出力を用いて、ワークメモリのアドレスを生成するワークメモリアドレス生成回路と、前記演算器の結果を、前記ワークメモリアドレス生成回路により生成されたアドレスに記憶するワークメモリとを、備えるようにしたので、プログラムカウンタを複数の固定値と比較する場合、命令で制御される演算以外の処理を実行でき、命令メモリは、物理的にその内容を変更することなく、プログラムカウンタの値により、処理する内容を変更することが出来るマイクロコンピュータを実現できる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１によるマイクロコンピュータ１００を示す図である。
【００２７】
図１において、１０２は命令が保存されている命令メモリ、１０１は前記命令メモリ１０２のアドレスを出力するプログラムカウンタ、１０３は前記命令メモリ１０２から出力される命令に基づき、演算制御信号ＯＣ、アドレス生成制御信号ＡＧＣ、命令アドレス制御信号ＩＡＣを出力する命令デコーダ、１０４は前記命令デコーダ１０３からの演算制御信号ＯＣにより演算を実行し、演算結果を出力する演算器、１０５は前記演算器１０４の演算結果を保存するワークメモリ、１０８は第１の固定値、１０９は前記プログラムカウンタ１０１の出力値と前記第１の固定値１０８とを比較する比較器、１０６は第２の固定値、１０７は前記比較器１０９の比較結果を選択信号とし、前記第２の固定値１０６と、前記命令デコーダ１０３からの命令アドレス制御信号ＩＡＣのどちらかを選択するセレクタ、１１０は前記命令デコーダ１０３から出力されるアドレス生成制御信号ＡＧＣに基づいて、前記セレクタ１０７の出力から、前記ワークメモリ１０５に前記演算器１０４の演算結果を保存するアドレスを生成するワークメモリアドレス生成回路である。
【００２８】
以上のように構成された本実施の形態１のマイクロコンピュータ１００において、以下、その動作を述べる。
【００２９】
前記命令メモリ１０２は、前記プログラムカウンタ１０１から出力される値に該当する、前記命令メモリ１０２のアドレスに保存されている命令を、前記命令デコーダ１０３に出力する。前記命令デコーダ１０３は、前記命令メモリ１０２から出力された命令に基づき、前記演算器１０４を制御する演算制御信号ＯＣ、前記セレクタ１０７を制御する命令アドレス制御信号ＩＡＣ、前記ワークメモリアドレス生成回路１１０を制御するアドレス生成制御信号ＡＧＣを生成する。
【００３０】
前記比較器１０９は、前記プログラムカウンタ１０１の出力の一部又は全てと、前記第１の固定値１０８の一部又は全てが、同じであるか、または違っているかを比較し、比較結果を前記セレクタ１０７に出力する。ここで、前記比較器１０９は、前記プログラムカウンタ１０１の出力と、前記第１の固定値１０８のどちらが大きいかを比較するようにしてもよい。
【００３１】
前記セレクタ１０７では、前記比較器１０９の比較結果から、前記プログラムカウンタ１０１の出力と前記第１の固定値１０８が一致していれば、前記第２の固定値１０６を選択し、前記プログラムカウンタ１０１の出力と前記第１の固定値１０８が一致していない場合は、前記命令デコーダ１０３からの命令アドレス制御信号ＩＡＣを選択する。前記プログラムカウンタ１０１の出力と前記第１の固定値１０８が一致している場合、セレクタ１０７により選択された前記第２の固定値１０６を、前記ワークメモリアドレス生成回路１１０に出力し、前記プログラムカウンタ１０１の出力と前記第１の固定値１０８が一致していない場合は、セレクタ１０７により選択された前記命令デコーダ１０３からの命令アドレス制御信号ＩＡＣを、前記ワークメモリアドレス生成回路１１０に出力する。前記ワークメモリアドレス生成回路１１０は、前記命令デコーダ１０３からのアドレス生成制御信号ＡＧＣにより、前記ワークメモリ１０５への前記演算器１０４の演算結果の保存を制御し、前記ワークメモリ１０５に前記演算器１０４の演算結果を保存する場合には、前記セレクタ１０７で選択された第２の固定値１０６、または前記命令デコーダ１０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスを、前記ワークメモリ１０５のアドレスとし、前記ワークメモリ１０５に出力する。
【００３２】
このように、前記命令デコーダ１０３からの命令アドレス制御信号ＩＡＣに基づき、前記ワークメモリ１０５に前記演算器１０４の演算結果を保存する場合、第２の固定値１０６で指定されるアドレスと、前記命令デコーダ１０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスのいずれかのアドレスに、演算器１０４の演算結果をワークメモリ１０５に保存し、動作を終了する。
【００３３】
なお、次の命令実行時において、命令内容が、第２の固定値１０６で指定されるアドレスにアクセスした場合に実行される処理と、前記命令デコーダ１０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスにアクセスした場合に実行される処理とで異なるため、次の命令実行時に各アドレスごとに異なる処理を行うようにすることができる。
【００３４】
以上のように、本実施の形態１によるマイクロコンピュータ１００によれば、前記命令メモリ１０２に保存されている命令そのものを変更することなく、前記プログラムカウンタ１０１の値により、前記ワークメモリ１０５に前記演算器１０４の演算結果を保存する際に、前記プログラムカウンタ１０１の値が前記第１の固定値１０８と同じ場合は、前記第２の固定値１０６のアドレスに保存し、前記プログラムカウンタ１０１の値が前記第１の固定値１０８と異なる場合は、前記命令デコーダ１０３で指定されたアドレスに保存することができることにより、異なるアドレスに保存することが可能になり、前記命令メモリ１０２を変更することなく、前記プログラムカウンタ１０１の値により、命令メモリ１０２に異なる処理を実行させることが可能になる。
【００３５】
さらに、演算結果を前記第２の固定値１０６で指定される前記ワークメモリ１０５のアドレスに保存する場合に、前記プログラムカウンタ１０１の値と前記第１の固定値１０８とを比較して、その保存が実行されることにより、今まで必要であった、前記第２の固定値１０６のアドレスを指定するための命令を削減することが出来る。
【００３６】
（実施の形態２）
図２は、本発明の実施の形態２によるマイクロコンピュータ２００を示す図である。
【００３７】
図２において、２０２は命令が保存されている命令メモリ、２０１は命令メモリ２０２のアドレスを出力するプログラムカウンタ、２０３は前記命令メモリ２０２から出力される命令に基づき、演算制御信号ＯＣ、アドレス生成制御信号ＡＧＣ、命令アドレス制御信号ＩＡＣを出力する命令デコーダ、２０４は前記命令デコーダ２０３からの演算制御信号ＯＣにより演算を実行し、演算結果を出力する演算器、２０５は前記演算器２０４の演算結果を保存するワークメモリ、２０８は第１の固定値、２１１は第２の固定値、２１２は前記プログラムカウンタ１０１の出力を選択信号とし、前記第１の固定値１０８又は前記第２の固定値１１１のどちらかを選択する第１のセレクタ、２０９は前記プログラムカウンタ２０１の出力と前記第１のセレクタ２１２の出力とを比較する比較器、２０７は第３の固定値、２１３は第４の固定値、２１４は前記プログラムカウンタ２０１の出力を選択信号として、前記第３の固定値１０７と前記第４の固定値２１３のどちらかを選択する第２のセレクタ、２１５は前記命令デコーダ２０３からの命令アドレス制御信号ＩＡＣを選択信号として、前記第２のセレクタ２１４の出力と前記比較器２０９の出力のどちらかを選択する第３のセレクタ、２１０は前記命令デコーダ２０３から出力されるアドレス生成制御信号ＡＧＣに基づいて、前記第３のセレクタ２１５の出力から、前記ワークメモリ２０５に前記演算器２０４の演算結果を保存するアドレスを生成するワークメモリアドレス生成回路である。
【００３８】
以上のように構成された本実施の形態２のマイクロコンピュータ２００において、以下、その動作を述べる。
【００３９】
前記プログラムカウンタ２０１は、前記命令メモリ２０２のアドレスを、前記命令メモリ２０２と、前記第１のセレクタ２１２と、前記比較器２０９と、前記第２のセレクタ２１４に出力する。
【００４０】
前記命令メモリ２０２は、前記プログラムカウンタ２０１から出力される値に該当する、前記命令メモリ２０２のアドレスに保存されている命令を、前記命令デコーダ２０３に出力する。前記命令デコーダ２０３は、前記命令メモリ２０２から出力された命令に基づき、前記演算器２０４を制御する演算制御信号ＯＣ、前記第３のセレクタ２１５を制御する命令アドレス制御信号ＩＡＣ、前記ワークメモリアドレス生成回路２１０を制御するアドレス生成制御信号ＡＧＣを生成する。
【００４１】
前記第１のセレクタ２１２は、前記プログラムカウンタ２０１の出力を選択信号とし、前記第１の固定値２０８又は前記第２の固定値２１１のどちらか一方を選択し、前記比較器２０９に出力する。
【００４２】
前記比較器２０９は、前記プログラムカウンタ２０１の出力の一部又は全てと、前記第１のセレクタ２１２の出力の一部又は全てが、同じであるか、違っているかを比較し、比較結果を、前記第３のセレクタ２１５に出力する。
【００４３】
前記第２のセレクタ２１４では、前記プログラムカウンタ２０１の出力を選択信号とし、前記第３の固定値２０７又は前記第４の固定値２１３のどちらか一方を選択し、前記第３のセレクタ２１５に出力する。
【００４４】
前記第３のセレクタ２１５では、前記比較器２０９の比較結果が、前記プログラムカウンタ２０１の出力と前記第１のセレクタ２１２の出力が一致していれば、前記第２のセレクタ２１４の出力を選択し、前記プログラムカウンタ２０１の出力と前記第１のセレクタ２１２が一致していない場合は、前記命令デコーダ２０３からの命令アドレス制御信号ＩＡＣを選択する。前記ワークメモリアドレス生成回路２１０は、前記命令デコーダ２０３からのアドレス生成制御信号ＡＧＣにより、前記ワークメモリ２０５への前記演算器２０４の演算結果の保存を制御し、前記ワークメモリ２０５に前記演算器２０４の演算結果を保存する場合には、前記第３のセレクタ２１５で選択された第３または第４の固定値２０７，２１３、もしくは命令デコーダ２０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスを前記ワークメモリ２０５のアドレスとし、前記ワークメモリ２０５に出力する。
【００４５】
このように、前記命令デコーダ２０３からの命令アドレス制御信号ＩＡＣに基づき、前記ワークメモリ２０５に前記演算器２０４の演算結果を保存する場合、前記第３のセレクタ２１５で選択された第３または第４の固定値２０７，２１３、もしくは命令デコーダ２０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスのいずれかのアドレスに、演算器２０４の演算結果をワークメモリ２０５に保存し、動作を終了する。
【００４６】
なお、次の命令実行時において、命令内容が、前記第３のセレクタ２１５で選択された第３または第４の固定値２０７，２１３にアクセスした場合に実行される各処理と、命令デコーダ２０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスにアクセスした場合に実行される処理とで異なるため、次の命令実行時に各アドレスごとに異なる処理を行うようにすることができる。
【００４７】
また、本実施の形態２では第１、第２の固定値のいずれかを第１のセレクタにより選択し、第３、第４の固定値のいずれかを第２のセレクタにより選択する場合について説明したが、第１、第２のセレクタにより、それぞれさらに複数の固定値からいずれかの固定値を選択するようにしてもよい。
【００４８】
以上のように、本実施の形態２によるマイクロコンピュータ２００によれば、前記命令メモリ２０２に保存されている命令そのものを変更することなく、前記プログラムカウンタ２０１の値により、前記ワークメモリ２０５に前記演算器２０４の演算結果を保存する際に、前記プログラムカウンタ２０１の値が、前記第１の固定値２０８もしくは前記第２の固定値２１１と同じ場合は、前記第３の固定値２０７もしくは前記第４の固定値２１３のアドレスに保存し、前記プログラムカウンタ２０１の値が、前記第１の固定値２０８もしくは前記第２の固定値２１１と異なる場合は、前記命令デコーダ２０３で指定されたアドレスに保存することにより、異なるアドレスに保存することが可能になり、前記命令メモリ２０２を変更することなく、前記プログラムカウンタ２０１の値により、異なる処理を実行させることが可能になる。さらに、演算器２０４の演算結果を、前記第３の固定値２０７または前記第４の固定値２１３で指定される前記ワークメモリ２０５のアドレスに保存する場合に、前記プログラムカウンタ２０１の値と、前記第１の固定値２０８又は前記第２の固定値２１１とを比較して、その保存が実行されることにより、今まで必要であった、前記第３の固定値２０７又は前記第４の固定値２１３のアドレスを指定するための命令を削減することが出来る。
【００４９】
（実施の形態３）
図３は、本発明の実施の形態３によるマイクロコンピュータ３００を示す図である。
【００５０】
図３において、３０２は命令が保存されている命令メモリ、３０１は命令メモリ３０２のアドレスを出力するプログラムカウンタ、３０３は前記命令メモリ３０２から出力される命令に基づき、アドレス生成制御信号ＡＧＣ、命令アドレス制御信号ＩＡＣを出力する命令デコーダ、３０６は固定値、３０７は前記固定値３０６と前記プログラムカウンタ３０１の出力を比較する比較器、３０８は固定命令、３０９は前記比較器３０７の出力を選択信号として、前記固定命令３０８と前記命令デコーダ３０３からの命令アドレス制御信号ＩＡＣのどちらか一方を選択するセレクタ、３０４は前記セレクタ３０９からの演算制御信号ＯＣにより演算を実行し演算結果を出力する演算器、３０５は前記演算器３０４の演算結果を保存するワークメモリ、３１０は前記命令デコーダ３０３から出力されるアドレス生成制御信号ＡＧＣに基づいて、前記ワークメモリ３０５に前記演算器３０４の演算結果を保存するアドレスを生成するワークメモリアドレス生成回路である。
【００５１】
以上のように構成された本実施の形態３のマイクロコンピュータ３００において、以下、その動作を述べる。
【００５２】
前記プログラムカウンタ３０１は、実行する命令を指定する命令メモリのアドレスを、前記命令メモリ３０２と、前記比較器３０７に出力する。
【００５３】
前記命令メモリ３０２は、前記プログラムカウンタ３０１から出力される値に該当する、前記命令メモリ３０２のアドレスに保存されている命令を、前記命令デコーダ３０３に出力する。
【００５４】
前記命令デコーダ３０３は、前記命令メモリ３０２から出力された命令から、前記セレクタ３０９を制御する命令アドレス制御信号ＩＡＣ、前記ワークメモリアドレス生成回路３１０を制御するアドレス生成制御信号ＡＧＣを生成する。
【００５５】
前記比較器３０７は、前記固定値３０６の一部または全てと、前記プログラムカウンタ３０１の出力の一部又は全てを比較し、前記固定値３０６の一部又は全てと、前記プログラムカウンタ３０１の出力の一部又は全てが一致しているか、異なっているかを表す信号を、前記セレクタ３０９に出力する。
【００５６】
前記セレクタ３０９は、前記比較器３０７の出力を選択信号とし、前記固定値３０６と前記プログラムカウンタ３０１の値が一致する場合は、前記固定命令３０８を選択し、前記固定値３０６と前記プログラムカウンタ３０１の値が一致しない場合は、前記命令デコーダ３０３からの命令アドレス制御信号ＩＡＣを選択し、前記演算器３０４に出力する。
【００５７】
前記演算器３０４では、前記セレクタ３０９の出力を演算制御信号ＯＣとし、演算処理を実行し、演算結果を前記ワークメモリ３０５に出力する。
【００５８】
前記ワークメモリアドレス生成回路３１０は、前記命令デコーダ３０３の出力を、アドレス生成制御信号ＡＧＣとし、前記ワークメモリ３０５に演算器３０４の演算結果を保存するためのアドレスを出力する。
【００５９】
本実施の形態３では、セレクタ３０９で命令アドレス制御信号ＩＡＣと固定命令３０８のどちらが選択されるかによって、セレクタ３０９の出力である演算制御信号ＯＣの内容が異なり、演算器３０４の演算内容が異なるため、プログラムカウンタ３０１の値により、異なる処理を行うようにすることができる。
【００６０】
また、従来は、命令メモリ３０２からの命令の内容を変更しない場合、命令に対する処理、及び命令の種類はそれぞれ１つだけだが、実施の形態３では、命令メモリ３０２からの命令の内容を変更しなくても、命令メモリ３０２からの命令または固定命令３０８の２つの命令のうちのいずれかの命令に対して処理を行うことができ、命令に対する処理、及び命令の種類を各２つずつに増やすことができる。
【００６１】
以上のように、本実施の形態３によるマイクロコンピュータ３００によれば、前記命令メモリ３０２に保存されている命令そのものを変更することなく、前記プログラムカウンタ３０１の値により、前記演算器３０４を制御する前記セレクタ３０９を備えることにより、前記プログラムカウンタ３０１の値により、異なる処理を実行させることが可能になる。さらに、前記プログラムカウンタ３０１の値と前記固定値３０６とを比較する比較器３０７を備えることにより、比較器３０７の出力に基づき、命令メモリ３０２からの命令と固定命令３０８のいずかを選択して処理するので、前記命令メモリ３０２から出力される命令が同じにも関わらず、命令に対する処理の内容を変更することができ、命令の種類を増やす効果がある。
【００６２】
（実施の形態４）
図４は、本発明の実施の形態４によるマイクロコンピュータ４００を示す図である。
【００６３】
図４において、４０２は命令が保存されている命令メモリ、４０１は命令メモリ４０２のアドレスを出力するプログラムカウンタ、４０３は前記命令メモリ４０２から出力される命令に基づき、命令アドレス制御信号ＩＡＣ、レジスタ制御信号ＲＣを出力する命令デコーダ、４１１は第１の固定値、４１２は第２の固定値、４１３は前記プログラムカウンタ４０１の出力を選択信号として、前記第１の固定値４１１または前記第２の固定値４１２のいずれかを選択する第１のセレクタ、４１４は前記第１のセレクタ４１３の出力と前記プログラムカウンタ４０１の値を比較し、前記第１のセレクタ４１３の出力と前記プログラムカウンタ４０１の出力が同じ値か、異なる値かを表す信号を出力する比較器、４１５は第１の固定命令、４１６は第２の固定命令、４１７は前記比較器４１４の比較結果を選択信号として前記第１の固定命令４１５か前記第２の固定命令４１６のいずれかを選択し出力する第２のセレクタ、４０９は前記プログラムカウンタ４０１の出力を選択信号とし、前記命令デコーダ４０３からの命令アドレス制御信号ＩＡＣか前記第２のセレクタ４１７の出力のいずれかを選択する第３のセレクタ、４０４は前記第３のセレクタ４０９からの演算制御信号ＯＣにより演算を実行し演算結果を出力する演算器、４０５は前記演算器４０４の演算結果を保存する第１のレジスタ、４０６は前記演算器４０４の演算結果を保存する第２のレジスタ、４０７は前記演算器４０４の演算結果を保存する第３のレジスタ、４１０は前記命令デコーダ４０３から出力されるレジスタ制御信号ＲＣに基づいて、前記第１〜第３のレジスタ４０５〜４０７のいずれかのレジスタに、前記演算器４０４の演算結果を保存することを制御するレジスタ制御回路である。
【００６４】
以上のように構成された本実施の形態４のマイクロコンピュータ４００において、以下、その動作を述べる。
【００６５】
前記プログラムカウンタ４０１は、実行する命令を指定する前記命令メモリ４０２のアドレスを、前記命令メモリ４０２と、前記第１のセレクタ４１３と、前記第３のセレクタ４０９と、比較器４１４に出力する。
【００６６】
前記命令メモリ４０２は、前記プログラムカウンタ４０１から出力される値に該当するアドレスに保存されている命令を、前記命令デコーダ４０３に出力する。
【００６７】
前記命令デコーダ４０３は、前記命令メモリ４０２から出力された命令に基づき、前記第３のセレクタ４０９を制御する命令アドレス制御信号ＩＡＣ、前記レジスタ制御回路４１０を制御するレジスタ制御信号ＲＣを出力する。
【００６８】
前記第１のセレクタ４１３は、前記プログラムカウンタ４０１の出力を選択信号として、前記第１の固定値４１１と前記第２の固定値４１２のどちらかを選択し、前記比較器４１４に出力する。
【００６９】
前記比較器４１４は、前記プログラムカウンタ４０１の出力と、前記第１の固定値４１１または前記第２の固定値４１２のどちらか選択された第１のセレクタ４１３の出力の一部又は全てを比較し、前記第１のセレクタ４１３の出力の一部又は全てと、前記プログラムカウンタ４０１の出力の一部又は全てが一致するか、異なるかの比較結果を、前記第２のセレクタ４１７の選択信号として出力する。
【００７０】
前記第２のセレクタ４１７は、前記比較器４１４の比較結果を選択信号として、前記第１の固定命令４１５と前記第２の固定命令４１６のどちらか一方を選択し、前記第３のセレクタ４０９に出力する。
【００７１】
前記第３のセレクタ４０９は、前記プログラムカウンタ４０１の出力を選択信号とし、前記第２のセレクタ４１７の出力と前記命令デコーダ４０３からの命令アドレス制御信号ＩＡＣのどちらかを選択し、前記演算器４０４に、演算を制御する制御信号として出力する。
【００７２】
前記演算器４０４では、前記第３のセレクタ４０９の出力を演算制御信号ＯＣとし、演算処理を実行し、演算結果を前記第１〜第３のレジスタ４０５〜４０７に出力する。
【００７３】
前記レジスタ制御回路４１０は、前記命令デコーダ４０３の出力をレジスタ制御信号ＲＣとし、前記演算器４０４の演算結果を、前記第１〜第３のレジスタ４０５〜４０７のどれに保存するかを決定する保存制御信号を、前記第１〜第３のレジスタ４０５〜４０７に出力する。
【００７４】
このように、実施の形態４は、第２のセレクタ４１７は、前記比較器４１４の比較結果を選択信号として、前記第１の固定命令４１５と前記第２の固定命令４１６のどちらか一方を選択し、第３のセレクタ４０９は、前記プログラムカウンタ４０１の出力を選択信号とし、前記第２のセレクタ４１７の出力と前記命令デコーダ４０３からの命令アドレス制御信号ＩＡＣのどちらかを選択するようにしたので、第１の固定命令４１５による演算器４０４の演算処理と、第２の固定命令４１６による演算器４０４の演算処理と、命令メモリ４０２からの命令による演算器４０４の演算処理のいずれかを行うことで、異なる処理を実行させることができる。
【００７５】
なお、本実施の形態４では２つの固定値のいずれかを第１のセレクタにより選択する場合について説明したが、さらに複数の固定値からいずれかの固定値を選択するようにしてもよい。また、本実施の形態４では２つの固定命令のうちのいずれかを第２のセレクタにより選択する場合について説明したが、さらに複数の固定命令からいずれかの固定命令を選択するようにしてもよい。
【００７６】
以上のように、本実施の形態４によるマイクロコンピュータ４００によれば、前記命令メモリ４０２に保存されている命令そのものを変更することなく、前記プログラムカウンタ４０１の値により、前記演算器４０４を制御する前記第３のセレクタ４０９、及び前記プログラムカウンタ４０１の値により、命令を選択できる前記第２のセレクタ４１７を備えることにより、異なる処理を実行させることが可能になる。さらに、前記プログラムカウンタ４０１の値と、前記第１の固定値４１１又は前記第２の固定値４１２の値とを比較する比較器４１４を備え、前記第１の固定命令４１５又は前記第２の固定命令４１６の命令を実行させることにより、前記命令メモリ４０２から出力される命令が同じにも関わらず、命令に対する処理の内容を変更することができ、命令の種類を増やす効果がある。
【００７７】
（実施の形態５）
図５は、本発明の実施の形態５によるマイクロコンピュータ５００を示す図である。
【００７８】
図５において、５０２は命令が保存されている命令メモリ、５０１は命令メモリ５０２のアドレスを出力するプログラムカウンタ、５０３は前記命令メモリ５０２から出力される命令に基づき、演算制御信号ＯＣ、アドレス生成制御信号ＡＧＣ、命令アドレス制御信号ＩＡＣを出力する命令デコーダ、５０４は前記命令デコーダ５０３からの演算制御信号ＯＣにより演算を実行し演算結果を出力する演算器、５０５は前記演算器５０４の演算結果を保存するワークメモリ、５０８は第１の固定値、５１１は第２の固定値、５０９は前記プログラムカウンタ５０１の出力と、前記第１の固定値５０８と、前記第２の固定値５１１とを比較する比較器、５０６は第３の固定値、５０７は前記比較器５０９の出力を選択信号とし、前記第３の固定値５０６と前記命令デコーダ５０３からの命令アドレス制御信号ＩＡＣのどちらかを選択するセレクタ、５１０は前記命令デコーダ５０３から出力されるアドレス生成制御信号ＡＧＣに基づいて、前記セレクタ５０７の出力から、前記ワークメモリ５０５に前記演算器５０４の演算結果を保存するアドレスを出力するワークメモリアドレス生成回路である。なお、第１の固定値５０８が第２の固定値５１１より大きいものとする。
【００７９】
以上のように構成された本実施の形態５のマイクロコンピュータ５００において、以下、その動作を述べる。
【００８０】
前記命令メモリ５０２は、前記プログラムカウンタ５０１から出力される値に該当する、前記命令メモリ５０２のアドレスに保存されている命令を、前記命令デコーダ５０３に出力する。前記命令デコーダ５０３は、前記命令メモリ５０２から出力された命令に基づき、前記演算器５０４を制御する演算制御信号ＯＣ、前記セレクタ５０７を制御する命令アドレス制御信号ＩＡＣ、前記ワークメモリアドレス生成回路５１０を制御するアドレス生成制御信号ＡＧＣを生成する。
【００８１】
前記比較器５０９は、前記プログラムカウンタ１０１の出力値が、前記第１の固定値１０８の値より小さく、且つ、前記第２の固定値５１１より大きいかを比較し、比較結果を前記セレクタ５０７に出力する。
【００８２】
前記セレクタ５０７では、前記比較器５０９の比較結果が、前記プログラムカウンタ５０１の値が前記第１の固定値５０８より小さく前記第２の固定値５１１より大きければ、前記第３の固定値５０６を選択し、前記プログラムカウンタ１０１の値が前記第１の固定値１０８より大きい、もしくは前記第２の固定値５１１より小さい場合は、前記命令デコーダ５０３からの命令アドレス制御信号ＩＡＣを選択し、前記ワークメモリアドレス生成回路５１０に出力する。前記ワークメモリアドレス生成回路５１０は、前記命令デコーダ５０３からのアドレス生成制御信号ＡＧＣにより、前記ワークメモリ５０５への前記演算器５０４の演算結果の保存を制御し、前記ワークメモリ５０５に前記演算器５０４の演算結果を保存する場合には、前記セレクタ５０７で選択された第３の固定値５０６または前記命令デコーダ５０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスを前記ワークメモリ５０５のアドレスとし、前記ワークメモリ５０５に出力する。
【００８３】
このように、前記命令デコーダ５０３からの命令アドレス制御信号ＩＡＣに基づき、前記ワークメモリ５０５に前記演算器５０４の演算結果を保存する場合、前記セレクタ５０７で選択された第３の固定値５０６で指定されるアドレスと、前記命令デコーダ５０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスのいずれかのアドレスに、演算器５０４の演算結果をワークメモリ５０５に保存し、動作を終了する。
【００８４】
なお、次の命令実行時において、命令内容が、第３の固定値５０６で指定されるアドレスにアクセスした場合に実行される処理と、前記命令デコーダ５０３からの命令アドレス制御信号ＩＡＣで指定されるアドレスにアクセスした場合に実行される処理とで異なるため、次の命令実行時に各アドレスごとに異なる処理を行うようにすることができる。
【００８５】
以上のように、本実施の形態５によるマイクロコンピュータ５００によれば、前記命令メモリ５０２に保存されている命令そのものを変更することなく、前記プログラムカウンタ５０１の値により、前記ワークメモリ５０５に前記演算器５０４の演算結果を保存する際に、前記プログラムカウンタ５０１の値が、前記第１の固定値５０８より小さく、前記第２の固定値５１１より大きい場合と、前記プログラムカウンタ５０１の値が、前記第１の固定値５０８より大きい、又は前記第２の固定値５１１より小さい場合とで、異なるアドレスに保存することが可能になり、前記命令メモリ５０２を変更することなく、前記プログラムカウンタ５０１の値により、処理する内容を変更することが可能になる。さらに、前記演算器５０４の演算結果を前記第３の固定値５０６に制御される前記ワークメモリ５０５のアドレスに保存する場合に、前記プログラムカウンタ５０１の値と、前記第１の固定値５０８、前記第２の固定値５１１とを比較して、その保存が実行されることにより、今まで必要であった、前記第３の固定値５０６を指定するための命令を削減することが出来る。
【００８６】
（実施の形態６）
図６は、本発明の実施の形態６によるマイクロコンピュータ６００を示す図である。
【００８７】
図６において、６０２は命令が保存されている命令メモリ、６０１は命令メモリ６０２のアドレスを出力するプログラムカウンタ、６０３は前記命令メモリ６０２から出力される命令に基づき、命令アドレス制御信号ＩＡＣ、アドレス生成制御信号ＡＧＣを出力する命令デコーダ、６０６は第１の固定値、６１１は第２の固定値、６０７は前記第１の固定値６０６と、前記第２の固定値６１１と、前記プログラムカウンタ６０１の出力を比較する比較器、６０８は固定命令、６０９は前記固定命令６０８と前記命令デコーダ６０３の出力のどちらか一方を前記比較器６０７を選択信号として選択するセレクタ、６０４は前記セレクタ６０９からの演算制御信号ＯＣにより演算を実行し演算結果を出力する演算器、６０５は前記演算器６０４の演算結果を保存するワークメモリ、６１０は前記命令デコーダ６０３から出力されるアドレス生成制御信号ＡＧＣに基づいて、前記ワークメモリ６０５に前記演算器６０４の演算結果を保存するアドレスを出力するワークメモリアドレス生成回路である。なお、第１の固定値６０６が第２の固定値６１１より大きいものとする。
【００８８】
以上のように構成された本実施の形態６のマイクロコンピュータ６００において、以下、その動作を述べる。
【００８９】
前記プログラムカウンタ６０１は、実行する命令を指定するアドレスを、前記命令メモリ６０２と、前記比較器６０７に出力する。
【００９０】
前記命令メモリ６０２は、前記プログラムカウンタ６０１から出力される値に該当する、前記命令メモリ６０２のアドレスに保存されている命令を、前記命令デコーダ６０３に出力する。
【００９１】
前記命令デコーダ６０３は、前記命令メモリ６０２から出力された命令に基づき、前記セレクタ６０９を制御する命令アドレス制御信号ＩＡＣ、前記ワークメモリアドレス生成回路６１０を制御するアドレス生成制御信号ＡＧＣを出力する。
【００９２】
前記比較器６０７は、前記第１の固定値６０６と、前記第２の固定値６１１と、前記プログラムカウンタ６０１の出力を比較し、前記プログラムカウンタ６０１の出力が、前記第１の固定値６０６より小さく、かつ前記第２の固定値６１１より大きいか、もしくは、前記第１の固定値６０６より大きい、又は前記第２の固定値６１１より小さいかを比較し、比較結果を前記セレクタ６０９に出力する。
【００９３】
前記セレクタ６０９は、前記比較器６０７の出力を選択信号とし、前記プログラムカウンタ６０１の値が、前記第１の固定値６０６より小さく、かつ前記第２の固定値６１１より大きい場合は、前記固定命令６０８を選択し、前記プログラムカウンタ６０１の値が、前記第１の固定値６０６より大きいか、または前記第２の固定値６１１より小さい場合は、前記命令デコーダ６０３の出力を選択し、前記演算器６０４に出力する。
【００９４】
前記演算器６０４では、前記セレクタ６０９の出力を演算制御信号ＯＣとし、演算処理を実行し、演算結果を前記ワークメモリ６０５に出力する。
【００９５】
前記ワークメモリアドレス生成回路６１０は、前記命令デコーダ６０３の出力を、アドレス生成制御信号とし、前記ワークメモリ６０５に演算器６０４の演算結果を保存するためのアドレスを出力する。
【００９６】
本実施の形態６では、比較器６０７の比較結果に基づき、セレクタ６０９で命令アドレス制御信号ＩＡＣと固定命令６０８のどちらが選択されるかによって、セレクタ３０９の出力である演算制御信号ＯＣの内容が異なり、演算器６０４の演算内容が異なるため、プログラムカウンタ６０１の値により、異なる処理を行うようにすることができる。
【００９７】
また、従来は、命令メモリ６０２からの命令の内容を変更しない場合、命令に対する処理、及び命令の種類はそれぞれ１つだけだが、実施の形態６では、命令メモリ６０２からの命令の内容を変更しなくても、命令メモリ６０２からの命令または固定命令６０８の２つの命令のうちのいずれかの命令に対して処理を行うことができ、命令に対する処理、及び命令の種類を各２つずつに増やすことができる。
【００９８】
以上のように、本実施の形態６によるマイクロコンピュータ６００によれば、前記命令メモリ６０２に保存されている命令そのものを変更することなく、前記プログラムカウンタ６０１の値により、前記演算器６０４を制御するセレクタ６０９を備えることにより、前記プログラムカウンタ６０１の値により、異なる処理を実行させることが可能になる。さらに、前記命令メモリ６０２から出力される命令が同じにも関わらず、前記プログラムカウンタ６０１の値と、前記第１の固定値６０６の値、及び前記第２の固定値６１１とを比較する比較器６０７を備えることにより、命令に対する処理の内容を変更することができ、命令の種類を増やす効果がある。
【００９９】
（実施の形態７）
図７は、本発明の実施の形態７によるマイクロコンピュータ７００を示す図である。
【０１００】
図７において、７０２は命令が保存されている命令メモリ、７０１は命令メモリ７０２のアドレスを出力するプログラムカウンタ、７０３は前記命令メモリ７０２から出力される命令に基づき、第１、第２の命令アドレス制御信号ＩＡＣを出力する命令デコーダ、７０４は前記第１のセレクタ７０９からの演算制御信号ＯＣにより演算を実行し演算結果を出力する演算器、７０５は前記演算器５０４の演算結果を保存するワークメモリ、７０６は第１の固定値、７０７は前記プログラムカウンタ７０１の出力と前記第１の固定値７０６とを比較する第１の比較器、７１１は第２の固定値、７１２は前記プログラムカウンタ７０１の出力と前記第２の固定値７１１を比較する第２の比較器、７０８は固定命令、７０９は第１の比較器７０７の出力を選択信号とし、固定命令７０８と命令デコーダ７０３からの第１の命令アドレス制御信号ＩＡＣのいずれかを選択する第１のセレクタ、７１３は第３の固定値、７１４は第２の比較器７１２の出力を選択信号とし、前記命令デコーダ７０３からの第２の命令アドレス制御信号ＩＡＣと前記第３の固定値７１３とを比較する第２のセレクタ、７１０は前記第２のセレクタ７１４の出力をアドレスとし、前記演算器７０４の演算結果を保存するアドレスを出力するワークメモリアドレス生成回路である。
【０１０１】
以上のように構成された本実施の形態７のマイクロコンピュータ７００において、以下、その動作を述べる。
【０１０２】
前記プログラムカウンタ７０１は、前記命令メモリ７０２のアドレスを、前記命令メモリ７０２と、前記第１の比較器７０７と、前記第２の比較器７１２に出力する。
【０１０３】
前記命令メモリ７０２は、前記プログラムカウンタ７０１から出力される値に該当する、前記命令メモリ７０２のアドレスに保存されている命令を、前記命令デコーダ７０３に出力する。
【０１０４】
前記第１の比較器７０７は、前記プログラムカウンタ７０１の出力の一部又は全てと、前記第１の固定値７０６の一部又は全てが、同じであるか、または違っているかを比較し、比較結果を前記第１のセレクタ７０９に出力する。
【０１０５】
前記第２の比較器７１２は、前記プログラムカウンタ７０１の出力の一部又は全てと、前記第２の固定値７１１の一部又は全てが、同じであるか、または違っているかを比較し、比較結果を前記第２のセレクタ７１４に出力する。ここで、前記第２の比較器７１２は、前記プログラムカウンタ１０１の出力と、前記第２の固定値７１１のどちらが大きいかを比較するようにしてもよい。
【０１０６】
前記第１のセレクタ７０９は、前記第１の固定値７０６と前記プログラムカウンタ７０１の出力とを前記第１の比較器７０７で比較した結果が、前記第１の固定値７０６が前記プログラムカウンタ７０１の出力より大きい場合は、前記固定命令７０８を選択し、前記第１の固定値７０６が前記プログラムカウンタ７０１の出力より小さい場合は、前記命令デコーダ７０３からの第１の命令アドレス制御信号ＩＡＣを選択する。
【０１０７】
前記第２のセレクタ７１４は、前記プログラムカウンタ７０１の出力と前記第２の固定値７１１とを前記第２の比較器７１２で比較した結果が、前記第２の固定値７１１の方が前記プログラムカウンタ７０１より大きい場合は、前記第３の固定値７１３を選択し、前記第２の固定値７１１が前記プログラムカウンタ７０１の出力より小さい場合は、前記命令デコーダ７０３からの第２の命令アドレス制御信号ＩＡＣを選択する。
【０１０８】
前記演算器７０４では、前記第１のセレクタ７０９の出力を演算制御信号ＯＣとし、演算処理を実行し、演算結果を前記ワークメモリに出力する。
【０１０９】
前記ワークメモリアドレス生成回路７１０は、前記第３の固定値７１３または前記命令デコーダ７０３からの第２の命令アドレス制御信号ＩＡＣで指定されるアドレスを前記ワークメモリ７０５のアドレスとし、前記ワークメモリ７０５に出力する。
【０１１０】
このように、実施の形態７は、第１のセレクタ７０９で命令デコーダ７０３からの第１の命令アドレス制御信号ＩＡＣと、固定命令７０８のどちらが選択されるかによって、第１のセレクタ７０９の出力である演算制御信号ＯＣの内容が異なり、演算器７０４による演算処理の内容を変更することができる。
【０１１１】
以上のように、本実施の形態７によるマイクロコンピュータ７００によれば、前記命令メモリ７０２に保存されている命令そのものを変更することなく、前記プログラムカウンタ７０１の値により、前記ワークメモリ７０５に前記演算器７０４の演算結果を保存する際に、前記プログラムカウンタ７０１の値と前記第２の固定値７１１の比較により、前記第２の固定値７１１の方が前記プログラムカウンタ７０１の値より大きい場合と、前記第２の固定値７１１が前記プログラムカウンタ７０１の値より小さい場合とで、異なるアドレスに保存することが可能になり、前記命令メモリ７０２を変更することなく、前記プログラムカウンタ７０１の値により、処理する内容を変更することが可能になる。
【０１１２】
（実施の形態８）
図８は、本発明の実施の形態８によるマイクロコンピュータ８００を示す図である。
【０１１３】
図８において、８０２は命令が保存されている命令メモリ、８０１は命令メモリ８０２のアドレスを出力するプログラムカウンタ、８０３は前記命令メモリ８０２から出力される命令に基づき、第１、第２の命令アドレス制御信号ＩＡＣを出力する命令デコーダ、８０４は前記第１のセレクタ８０９からの演算制御信号ＯＣにより演算を実行し演算結果を出力する演算器、８０５は前記演算器８０４の演算結果を保存するワークメモリ、８０６ａは第１の固定値、８０６ｂは第２の固定値、８０７は前記プログラムカウンタ８０１の出力と前記第１の固定値８０６ａと第２の固定値８０６ｂを比較する第１の比較器、８１１ａは第３の固定値、８１１ｂは第４の固定値、８１２は前記プログラムカウンタ８０１の出力と前記第３の固定値８１１ａと第４の固定値８１１ｂを比較する第２の比較器、８０８は固定命令、８０９は第１の比較器８０７の出力を選択信号とし、固定命令８０８と命令デコーダ８０３からの第１の命令アドレス制御信号ＩＡＣのいずれかを選択する第１のセレクタ、８１３は第５の固定値、８１４は第２の比較器８１２の出力を選択信号とし、前記命令デコーダ８０３からの第２の命令アドレス制御信号ＩＡＣと前記第５の固定値８１３とを比較する第２のセレクタ、８１０は前記第２のセレクタ８１４の出力をアドレスとし、前記演算器８０４の演算結果を保存するアドレスを出力するワークメモリアドレス生成回路である。なお、第１の固定値８０６ａが第２の固定値８０６ｂより大きいものとし、第３の固定値８１１ａが第４の固定値８１１ｂより大きいものとする。
【０１１４】
以上のように構成された本実施の形態８のマイクロコンピュータ８００において、以下、その動作を述べる。
【０１１５】
前記プログラムカウンタ８０１は、前記命令メモリ８０２のアドレスを、前記命令メモリ８０２と、前記第１の比較器８０７と、前記第２の比較器８１２に出力する。
【０１１６】
前記命令メモリ８０２は、前記プログラムカウンタ８０１から出力される値に該当する、前記命令メモリ８０２のアドレスに保存されている命令を、前記命令デコーダ８０３に出力する。
【０１１７】
前記第１の比較器８０７は、前記第１の固定値８０６ａと、前記第２の固定値８０６ｂと、前記プログラムカウンタ８０１の出力を比較し、前記プログラムカウンタ８０１の出力が、前記第１の固定値８０６ａより小さく、かつ前記第２の固定値８０６ｂより大きいか、もしくは、前記第１の固定値８０６ａより大きい、又は前記第２の固定値８０６ｂより小さいかを比較し、比較結果を前記第１のセレクタ８０９に出力する。
【０１１８】
前記第２の比較器８１２は、前記第３の固定値８１１ａと、前記第４の固定値８１１ｂと、前記プログラムカウンタ８０１の出力を比較し、前記プログラムカウンタ８０１の出力が、前記第３の固定値８１１ａより小さく、かつ前記第４の固定値８１１ｂより大きいか、もしくは、前記第３の固定値８１１ａより大きい、又は前記第４の固定値８１１ｂより小さいかを比較し、比較結果を前記第２のセレクタ８１４に出力する。
【０１１９】
前記第１のセレクタ８０９は、前記第１の比較器８０７の出力を選択信号とし、前記プログラムカウンタ８０１の値が、前記第１の固定値８０６ａより小さく、かつ前記第２の固定値８０６ｂより大きい場合は、前記固定命令８０８を選択し、前記プログラムカウンタ８０１の値が、前記第１の固定値８０６ａより大きいか、または前記第２の固定値８０６ｂより小さい場合は、前記命令デコーダ８０３からの第１の命令アドレス制御信号ＩＡＣを選択し、前記演算器８０４に出力する。
【０１２０】
前記第２のセレクタ８１４は、前記第２の比較器８１２の出力を選択信号とし、前記プログラムカウンタ８０１の値が前記第３の固定値８１１ａより小さく前記第４の固定値８１１ｂより大きければ、前記第３の固定値８１１ａを選択し、前記プログラムカウンタ８０１の値が前記第３の固定値８１１ａより大きい、もしくは前記第４の固定値８１１ｂより小さい場合は、前記命令デコーダ８０３からの第２の命令アドレス制御信号ＩＡＣを選択し、前記ワークメモリアドレス生成回路８１０に出力する。
【０１２１】
前記演算器８０４では、前記第１のセレクタ８０９の出力を演算制御信号ＯＣとし、演算処理を実行し、演算結果を前記ワークメモリ８０５に出力する。
【０１２２】
前記ワークメモリアドレス生成回路８１０は、前記第５の固定値８１３または前記命令デコーダ８０３からの第２の命令アドレス制御信号ＩＡＣで指定されるアドレスを前記ワークメモリ８０５のアドレスとし、前記ワークメモリ８０５に出力する。
【０１２３】
このように、実施の形態８は、第１のセレクタ８０９で命令デコーダ８０３からの第１の命令アドレス制御信号ＩＡＣと、固定命令８０８のどちらが選択されるかによって、第１のセレクタ８０９の出力である演算制御信号ＯＣの内容が異なり、演算器８０４による演算処理の内容を変更することができる。
【０１２４】
以上のように、本実施の形態８によるマイクロコンピュータ８００によれば、前記命令メモリ８０２に保存されている命令そのものを変更することなく、前記プログラムカウンタ８０１の値により、前記ワークメモリ８０５に前記演算器８０４の演算結果を保存する際に、前記プログラムカウンタ８０１の値と、前記第３、第４の固定値８１１ａ、８１１ｂとの比較により、前記プログラムカウンタ８０１の値が、前記第３の固定値８１１ａより小さく前記第４の固定値８１１ｂより大きい場合と、前記第３の固定値８１１ａより大きい、もしくは前記第４の固定値８１１ｂより小さい場合とで、異なるアドレスに保存することが可能になり、前記命令メモリ８０２を変更することなく、前記プログラムカウンタ８０１の値により、処理する内容を変更することが可能になる。
【０１２５】
尚、図１〜図８は発明を実施する形態の一例であり、また、本発明のマイクロコンピュータは、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【０１２６】
本発明のマイクロコンピュータは、命令メモリを物理的、その内容を変更することなく、新たな処理を実行でき、さらに、命令メモリに保存する命令の数を削減する手段としても有用である。
【図面の簡単な説明】
【０１２７】
【図１】本発明の実施の形態１にかかるマイクロコンピュータのブロック図
【図２】本発明の実施の形態２にかかるマイクロコンピュータのブロック図
【図３】本発明の実施の形態３にかかるマイクロコンピュータのブロック図
【図４】本発明の実施の形態４にかかるマイクロコンピュータのブロック図
【図５】本発明の実施の形態５にかかるマイクロコンピュータのブロック図
【図６】本発明の実施の形態６にかかるマイクロコンピュータのブロック図
【図７】本発明の実施の形態７にかかるマイクロコンピュータのブロック図
【図８】本発明の実施の形態８にかかるマイクロコンピュータのブロック図
【図９】従来のマイクロコンピュータのブロック図
【符号の説明】
【０１２８】
１００  実施の形態１のマイクロコンピュータ
２００  実施の形態２のマイクロコンピュータ
３００  実施の形態３のマイクロコンピュータ
４００  実施の形態４のマイクロコンピュータ
５００  実施の形態５のマイクロコンピュータ
６００  実施の形態６のマイクロコンピュータ
７００  実施の形態７のマイクロコンピュータ
８００  実施の形態８のマイクロコンピュータ
１０１  プログラムカウンタ
１０２  命令メモリ
１０３  命令デコーダ
１０４  演算器
１０５  ワークメモリ
１０６  第２の固定値
１０７  セレクタ
１０８  第１の固定値
１０９  比較器
１１０  ワークメモリアドレス生成回路
２０１  プログラムカウンタ
２０２  命令メモリ
２０３  命令デコーダ
２０４  演算器
２０５  ワークメモリ
２０７  第３の固定値
２０８  第１の固定値
２０９  比較器
２１０  ワークメモリアドレス生成回路
２１１  第２の固定値
２１２  第１のセレクタ
２１３  第４の固定値
２１４  第２のセレクタ
２１５  第２のセレクタ
３０１  プログラムカウンタ
３０２  命令メモリ
３０３  命令デコーダ
３０４  演算器
３０５  ワークメモリ
３０６  固定値
３０８  固定命令
３０９  セレクタ
３１０  ワークメモリアドレス生成回路
４０１  プログラムカウンタ
４０２  命令メモリ
４０３  命令デコーダ
４０４  演算器
４０５  第１のレジスタ
４０６  第２のレジスタ
４０７  第３のレジスタ
４０９  第３のセレクタ
４１０  レジスタ制御回路
４１１  第１の固定値
４１２  第２の固定値
４１３  第１のセレクタ
４１４  比較器
４１５  第１の固定命令
４１６  第２の固定命令
４１７  第２のセレクタ
５０１  プログラムカウンタ
５０２  命令メモリ
５０３  命令デコーダ
５０４  演算器
５０５  ワークメモリ
５０６  第３の固定値
５０７  セレクタ
５０８  第１の固定値
５０９  比較器
５１０  ワークメモリアドレス生成回路
５１１  第２の固定値
６０１  プログラムカウンタ
６０２  命令メモリ
６０３  命令デコーダ
６０４  演算器
６０５  ワークメモリ
６０６  第１の固定値
６０８  固定命令
６０９  セレクタ
６１０  ワークメモリアドレス生成回路
６１１  第２の固定値
７０１  プログラムカウンタ
７０２  命令メモリ
７０３  命令デコーダ
７０４  演算器
７０５  ワークメモリ
７０６  第１の固定値
７０７  第１の比較器
７０８  固定命令
７０９  第１のセレクタ
７１０  ワークメモリアドレス生成回路
７１１  第２の固定値
７１２  第２の比較器
７１３  第３の固定値
７１４  第２のセレクタ
８０１  プログラムカウンタ
８０２  命令メモリ
８０３  命令デコーダ
８０４  演算器
８０５  ワークメモリ
８０６ａ  第１の固定値
８０６ｂ  第２の固定値
８０７  第１の比較器
８０８  固定命令
８０９  第１のセレクタ
８１０  ワークメモリアドレス生成回路
８１１ａ  第３の固定値
８１１ｂ  第４の固定値
８１２  第２の比較器
８１３  第５の固定値
８１４  第２のセレクタ
９０１  プログラムカウンタ
９０２  命令メモリ
９０３  命令デコーダ
９０４  演算器
９０５  ワークメモリ
【図１】
2009169572.tif 000003
【図２】
2009169572.tif 000004
【図３】
2009169572.tif 000005
【図４】
2009169572.tif 000006
【図５】
2009169572.tif 000007
【図６】
2009169572.tif 000008
【図７】
2009169572.tif 000009
【図８】
2009169572.tif 000010
【図９】
2009169572.tif 000011