(57)【要約】【課題】ゲート配線に断線等の不具合が発生しても、容易に修正することができる薄膜トランジスタアレイ基板を提供すること。【解決手段】  ゲート配線とソース配線とが交差するように形成され、ゲート配線とソース配線とで囲まれた領域に画素電極が形成され、ゲート配線とソース配線の交差部近傍に薄膜トランジスタが形成されてなる薄膜トランジスタアレイ基板において、ゲート配線が断線した場合やゲート配線上に導電性の異物が存在する場合に該ゲート配線を迂回接続させるための修正用配線が、ゲート配線とソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されている。【選択図】図３
2009265149.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数本のゲート配線と同じく複数本のソース配線とが交差するように形成され、隣り合う前記ゲート配線と隣り合う前記ソース配線とで囲まれた領域にはそれぞれ画素電極が形成され、前記ゲート配線と前記ソース配線の交差部近傍には前記ゲート配線に印加されるゲート信号電圧によりオン・オフされて前記画素電極への前記ソース配線を介してのソース信号電圧の印加をスイッチングする薄膜トランジスタが形成されてなる薄膜トランジスタアレイ基板において、前記ゲート配線を迂回接続させるための修正用配線が、前記ゲート配線と前記ソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されていることを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記ゲート配線が形成された前記基板上に前記絶縁層を堆積した上に、導電膜を堆積してパターニングすることにより前記ソース配線と前記修正用配線が同時に形成されることを特徴とする薄膜トランジスタアレイ基板。
【請求項３】
請求項１または２に記載の薄膜トランジスタアレイ基板の修正方法であって、前記ゲート配線に断線箇所が存在する場合は、該断線箇所の両側において前記修正用配線をレーザ光の照射により前記ゲート配線に接続する工程を備え、前記ゲート配線の断線箇所が前記修正用配線を介して迂回接続されるようにしたことを特徴とする薄膜トランジスタアレイ基板の修正方法。
【請求項４】
請求項１または２に記載の薄膜トランジスタアレイ基板の修正方法であって、前記ゲート配線上に導電性の異物が存在する場合は、前記ゲート配線の異物が存在する部分をレーザ光の照射により切断除去する工程と、該異物が除去された切断箇所の両側において前記修正用配線をレーザ光の照射により前記ゲート配線に接続する工程とを備え、前記ゲート配線の切断箇所が前記修正用配線を介して迂回接続されるようにしたことを特徴とする薄膜トランジスタアレイ基板の修正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル用の薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法に関し、更に詳しくはゲート配線の断線等を修正するのが容易な薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法に関する。
【背景技術】
【０００２】
近年、コンピュータやテレビなどの家電製品の表示部として、液晶表示パネルが広く用いられている。液晶表示パネルは、一般にはスイッチング素子を備えたアクティブマトリクス基板である薄膜トランジスタ（ＴＦＴ）アレイ基板と、これに対向配置されるカラーフィルタ（ＣＦ）基板とからなる一対の基板間に液晶が充填された構成をなしている。ＴＦＴアレイ基板には複数の画素電極がマトリクス状に形成され、ＣＦ基板にはほぼ全面に共通電極が形成されており、これら電極間に印加する電圧を変化させることで、液晶を配向制御することができるようになっている。
【０００３】
図１１は、従来用いられてきた液晶表示パネルが備える薄膜トランジスタアレイ基板の平面図、図１２（ａ）は図１１のＨ−Ｈ線における液晶表示パネルの断面構造、図１２（ｂ）は図１１のＩ−Ｉ線における液晶表示パネルの断面構造、図１２（ｃ）は図１１のＪ−Ｊ線における液晶表示パネルの断面構造を示している。
【０００４】
図１１に示されるようにＴＦＴアレイ基板３０には、互いに直交する複数本の走査配線であるゲート配線３１と同じく複数本の信号配線であるソース配線３２が交差するように形成され、隣り合うゲート配線３１，３１と隣り合うソース配線３２，３２で囲まれる領域に画素電極３３が形成されている。この画素電極３３とソース配線３２との間には、ゲート配線３１によってオン・オフ制御されるスイッチング素子として薄膜トランジスタ（ＴＦＴ）３４がドレイン配線３５を介して接続されている。また、ＴＦＴアレイ基板３０には、ソース配線３２から供給されて画素電極３３に蓄えられた電荷の保持時間を確保すべく、補助容量配線３６が画素電極３３と重ね合うように配置されている。
【０００５】
また、このようなＴＦＴアレイ基板３０に対向配置されるＣＦ基板４０は、図１２（ａ）に示されるように、上述したゲート配線３１とソース配線３２が形成された領域を遮光するように格子形状のブラックマトリクス（ＢＭ）４１が形成されており、隣り合うＢＭ４１で囲まれた領域には、赤、青、緑等の着色層４２が形成されている。また、着色層４２の下側には各画素電極３３に共通の共通電極４３が形成されている。
【０００６】
このような構成の液晶表示パネル５０が備えるＴＦＴアレイ基板３０の製造工程において、何らかの理由により、図１３（ａ）に示されるようにゲート配線３１に断線部１３が発生したり、図１３（ｂ）に示されるように導電性の異物１４がゲート配線３１上に混入したりすることがある。
【０００７】
図１３（ａ）に示されるようにゲート配線３１が断線すると、この断線箇所より先端側に位置するＴＦＴ３４には、伝送されるべきゲート信号が伝達されないため、断線箇所から先端側に位置する画素電極３３が駆動されなくなり、液晶表示パネル５０に線状の表示欠陥が現れてしまう。
【０００８】
また、図１３（ｂ）に示されるようにゲート配線３１上の導電性の異物１４の大きさが基板３０，４０間の間隔よりも大きく、ＴＦＴアレイ基板３０のゲート配線３１とＣＦ基板４０の共通電極４３が短絡してしまう場合は、共通電極４３の電圧がゲート配線３１に常時印加されるため、同じく液晶表示パネル５０に線状の表示欠陥が現れてしまう。このようなゲート配線３１と共通電極４３との間の短絡は、導電性の異物１４をレーザ光の照射によってゲート配線３１と共に除去することで防止できるが、異物除去の際にゲート配線３１が切断されてしまうため、やはり液晶表示パネル５０に線状の表示欠陥が現れてしまう。
【０００９】
このようなゲート配線３１の断線等の不具合の対策として、例えば、ＴＦＴアレイ基板３０の画素電極３３が形成された領域の外に、この領域を囲むように予備配線を形成しておき、何れかのゲート配線３１が断線した場合は、この予備配線を経由して、ゲート配線３１にゲート信号を入力することが行われている。尚、本発明に関連する先行技術文献としては下記特許文献が挙げられる。
【００１０】
【特許文献１】特開２００６−３１７７２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このような予備配線をＴＦＴアレイ基板３０上に形成する場合、予備配線は画像表示に関係しないので、予備配線を形成するのに必要な面積分だけＴＦＴアレイ基板３０が大きくなってしまうという問題があった。また、予備配線を形成する場合、ゲート配線３１の一箇所の断線等の不具合を修正することができても、同一のゲート配線３１に二箇所以上の断線等が発生している場合は、断線間で挟まれた部分を修正することができないという問題があった。
【００１２】
そこで、本発明が解決する課題は、ゲート配線に断線等の不具合が発生しても、容易に修正することができる薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するため本発明は、基板上に複数本のゲート配線と同じく複数本のソース配線とが交差するように形成され、隣り合う前記ゲート配線と隣り合う前記ソース配線とで囲まれた領域にはそれぞれ画素電極が形成され、前記ゲート配線と前記ソース配線の交差部近傍には前記ゲート配線に印加されるゲート信号電圧によりオン・オフされて前記画素電極への前記ソース配線を介してのソース信号電圧の印加をスイッチングする薄膜トランジスタが形成されてなる薄膜トランジスタアレイ基板において、前記ゲート配線を迂回接続させるための修正用配線が、前記ゲート配線と前記ソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されていることを要旨とするものである。
【００１４】
この場合、前記ゲート配線が形成された前記基板上に前記絶縁層を堆積した上に、導電膜を堆積してパターニングすることにより前記ソース配線と前記修正用配線が同時に形成される構成にすると良い。
【００１５】
このような構成の薄膜トランジスタアレイ基板によれば、前記ゲート配線に断線箇所が存在する場合は、該断線箇所の両側において前記修正用配線をレーザ光の照射により前記ゲート配線に接続する工程を備えた薄膜トランジスタアレイ基板の修正方法によって、前記ゲート配線の断線箇所が前記修正用配線を介して迂回接続されるので、簡便にゲート配線の断線箇所を修正接続することができる。
【００１６】
更に、このような構成の薄膜トランジスタアレイ基板によれば、前記ゲート配線上に導電性の異物が存在する場合は、前記ゲート配線の異物が存在する部分をレーザ光の照射により切断除去する工程と、該異物が除去された切断箇所の両側において前記修正用配線をレーザ光の照射により前記ゲート配線に接続する工程とを備えた薄膜トランジスタアレイ基板の修正方法によって、前記ゲート配線の切断箇所が前記修正用配線を介して迂回接続されるので、簡便にゲート配線の導電性の異物が存在する箇所を修正接続することができる。
【発明の効果】
【００１７】
上記構成を有する薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法によれば、ゲート配線が断線した場合やゲート配線上に導電性の異物が存在する場合に該ゲート配線を迂回接続させるための修正用配線が、ゲート配線とソース配線との交差部近傍を除いた該ゲート配線に絶縁層を介して重畳形成されているので、この修正用配線を用いて、ゲート配線の断線箇所やゲート配線上に導電性の異物が存在する箇所を迂回接続して修正することができる。したがって、ゲート配線にこのような不具合が発生しても、容易に修正することができ、上述した線状の表示欠陥が解消される。また、同一のゲート配線に二箇所以上の断線等が発生している場合でも、それぞれについて迂回接続して修正することができる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明に係る薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法の実施の形態について図面を参照して説明する。尚、以下の説明では各図面において同一の構成については同符号を付して重複した説明は省略する。
【００１９】
図１は本発明の一実施形態に係る薄膜トランジスタ（ＴＦＴ）アレイ基板の概略構成を拡大して示した平面図、図２（ａ）は図１のＡ−Ａ線における断面図、図２（ｂ）は図１のＢ−Ｂ線における断面図、図２（ｃ）は図１のＣ−Ｃ線における断面図である。
【００２０】
図１に示されるように、ＴＦＴアレイ基板１には複数の画素電極２がマトリクス状に形成されている。各画素電極２の周囲には、アルミニウム等からなる走査配線であるゲート配線３と信号配線であるソース配線４とが相互に直交するように形成されている。ゲート配線３とソース配線４とは、その交差部において、ソース配線４が上側、ゲート配線３が下側となるように交差しており、交差部においてゲート配線３とソース配線４は電気的に絶縁されている。
【００２１】
また、ゲート配線３とソース配線４と交差部には、ゲート配線３の一部であるゲート電極３ａに接続されたスイッチング素子としての薄膜トランジスタ（ＴＦＴ）５が形成されている。ゲート配線３は窒化シリコン等からなるゲート絶縁膜６に覆われている。
【００２２】
ＴＦＴ５が形成されている領域のゲート絶縁膜６の上側には、アモルファスシリコン等からなる半導体膜７が、ゲート電極３ａに重畳するように形成されている。また、その半導体膜７の上側には、ソース配線４の一部であるソース電極４ａとドレイン配線８のドレイン電極８ａが形成されている。この場合、ソース電極４ａとドレイン電極８ａは、ゲート電極６ａ上の半導体膜７の両側に相互に離隔して形成されている。そして、ドレイン電極８ａを基端部８ｂとするドレイン配線８がＴＦＴ５の形成されている領域から画素電極２の略中央部に向かって延設されており、その終端部８ｃが画素電極２のコンタクトホール部２ａを介して画素電極２に接続されている。
【００２３】
ＴＦＴ５は、ゲート配線３のゲート電極３ａより供給されるゲート信号電圧によってオン・オフ制御される。また、ソース配線４のソース電極４ａより供給されるソース信号電圧は、ドレイン配線８のドレイン電極８ａ（基端部８ｂ）から、終端部８ｃおよびコンタクトホール部２ａを介して画素電極２に供給される。
【００２４】
このようなＴＦＴ５は、ゲート絶縁膜６の上側に形成された層間絶縁膜９に覆われている（図２（ａ）参照）。この層間絶縁膜９は感光性樹脂からなり、この層間絶縁膜９の上に画素電極２が形成されている。この画素電極２は例えばＩＴＯ（indium-tin oxide：インジウム酸化スズ）等の透明導電膜により形成されている。この画素電極２の上側には図示しない配向膜が形成され、液晶がこの配向膜により所定の方向に配向規制される。
【００２５】
また、このようなＴＦＴアレイ基板１には、ソース配線４から供給されてＴＦＴ５を介して画素電極２に蓄えられた電荷の保持時間を確保すべく、補助容量配線１１が画素電極２に対してゲート絶縁膜６および層間絶縁膜９を介して重ね合うように配置されている（図２（ｃ）参照）。この場合、補助容量配線１１は、ゲート配線３と平行になるように画素電極２の略中央位置に設けられている。
【００２６】
そして、図１および図２（ｂ）に示されるように、修正用配線１２がゲート配線３とソース配線４との交差部近傍を除いたゲート配線３上にゲート絶縁膜６を介して重畳形成されている。この修正用配線１２は、ゲート配線３が断線した場合やゲート配線３上に導電性の異物が存在する場合に、その部分のゲート配線３を迂回接続して修正する際に用いられる。この場合、修正用配線１２は、ソース配線４およびドレイン配線８の形成と同時に形成される。また、図示されるように、この修正用配線１２の線幅はゲート配線３の線幅よりも小さく形成されている。尚、修正用配線１２は図示されるような帯形状のものからその内側部分を切り欠いた形状にしても良い。このような切欠部を設けることで、修正用配線１２の面積を小さくすることができ、面積が小さくなった分、この修正用配線１２の上層や下層に導電性の異物が存在してしまうおそれが少なくなる。
【００２７】
このような構成のＴＦＴアレイ基板１の製造方法について説明する。まず、ガラス基板１ａ表面に、タングステン、チタン、アルミニウム、クロムなどからなる単層または多層の導電膜を成膜する。この導体膜の成膜方法には、公知の各種スパッタリング法などが適用できる。そして、成膜した導電膜を、フォトリソグラフィ法などを用いて所定のパターンに形成する。これにより、所定のパターンのゲート配線３と補助容量配線１１が同時に得られる。
【００２８】
次に、ゲート絶縁膜６を形成する。このゲート絶縁膜６は、たとえば窒化シリコンなどからなり、プラズマＣＶＤ法などを用いて形成する。そして、このゲート絶縁膜６上に、半導体膜７、ソース配線４、ドレイン配線８、修正用配線１２を形成する。
【００２９】
半導体膜７は、たとえばｎ＋型のアモルファスシリコンなどからなり、プラズマＣＶＤ法などを用いて成膜する。そして、ソース配線４、ドレイン配線８は、上述したゲート配線３と同様の方法により同時に形成される。このとき、修正用配線１２もソース配線４およびドレイン配線８と同時に形成される。
【００３０】
次に、感光性樹脂からなる層間絶縁膜９を成膜する。そして、成膜した層間絶縁膜９に、画素電極２のコンタクトホール部２ａ形成のための開口部を形成する。この開口部は、フォトリソグラフィ法などを用いて形成する。そして、この層間絶縁膜９の表面に、ＩＴＯからなる透明導電膜をスパッタリング法などを用いて成膜する。その後、成膜した透明導電膜を、フォトリソグラフィ法などを用いて、所定のパターンに形成する。これにより、所定のパターンの画素電極２およびそのコンタクトホール部２ａが得られる。
【００３１】
画素電極２を形成した後に、図示しない配向膜を形成する。円圧式印刷装置やインクジェット式印刷装置を用い、ポリイミドなどからなる液状の配向材を塗布する。その後、配向膜焼成装置などを用いて基板を加熱し、塗布した配向材を焼成する。これにより画素電極２の上に、固体の配向膜を得る。以上の工程を経て、ＴＦＴアレイ基板１が製造される。
【００３２】
このように製造されたＴＦＴアレイ基板１に、図１２に示されるようなＣＦ基板４０が貼り合わされ、両基板１，４０間に図示されるような液晶１０が充填されて、液晶１０が充填された領域の外周がシールされることにより、液晶表示パネルが製造される。
【００３３】
次に、図１に示したＴＦＴアレイ基板１の製造工程において、何らかの理由により、図３に示されるようにゲート配線３が断線した場合の修正方法について説明する。尚、図４は図３のＤ−Ｄ線における断面図を示している。
【００３４】
図示されるようにゲート配線３の途中部位に断線部１３が発生している。このとき、ゲート配線３には矢印Ｔで示す一方向からのみゲート信号が入力されるようになっており、断線部１３が存在することによって、ゲート配線３の断線部１３より先端側に位置するＴＦＴ５が動作されず、線状の表示欠陥が発生する。
【００３５】
そこで、この断線部１３を含むようにゲート配線３上にゲート絶縁膜６を介して重畳するように設けられた修正用配線１２を用いて、ゲート配線３の断線部１３を迂回して接続する修正を行う。
【００３６】
先ず、ゲート配線３の断線部１３の両側で、修正用配線１２と断線せずに残っているゲート配線３とが重なり合っている箇所を、レーザ光の照射によって修正用配線１２とゲート配線３を電気的に接続する。例えば図示されるように、断線部１３を挟んで位置するレーザ光照射領域１２ａとレーザ光照射領域１２ｂにそれぞれレーザ光を照射すると、下層のゲート絶縁膜６に穴が開けられると共に、開けられた穴の周辺を介して溶融された導電膜同士、つまり修正用配線１２とゲート配線３が電気的に接続されることになる。
【００３７】
このような修正を行うことで、ゲート配線３に矢印Ｔ方向から入力されたゲート信号は、レーザ光照射領域１２ａ、修正用配線１２、レーザ光照射領域１２ｂを経由して、ゲート配線３の断線部１３より先端に位置するゲート配線３に伝送されることになる。これにより、断線部１３より先端に位置するＴＦＴ５を正常に動作させることができ、ゲート配線３の断線に起因する線状の表示欠陥が解消される。
【００３８】
次に、図１に示したＴＦＴアレイ基板１の製造工程において、何らかの理由により、図１３（ｂ）に示されるようにゲート配線３上に導電性異物１４が混入してしまうことで、ＴＦＴアレイ基板１のゲート配線３と、ＣＦ基板４０の共通電極４３が短絡してしまうような場合の修正方法について、図５〜図１０を用いて説明する。
【００３９】
図５はガラス基板１ａ上にゲート配線３を形成した後のＴＦＴアレイ基板１に導電性異物１４が混入した状態の平面図を示しており、図６は図５のＥ−Ｅ線における断面図を示している。図示されるようにゲート配線３の途中部位には導電性異物１４が存在しており、この状態にゲート絶縁膜６、半導体膜７、ソース配線４およびドレイン配線８、層間絶縁膜９、画素電極２を積層して製造されたＴＦＴアレイ基板１に図１２に示したＣＦ基板４０を貼り合わせると、図１３（ｂ）に示したようにＣＦ基板４０の共通電極４３とゲート配線３が短絡してしまう不具合が発生する。
【００４０】
このような場合、ＣＦ基板４０の共通電極４３に印加された電圧が導電性異物１４を介してゲート配線３に伝送されてしまう結果、共通電極４３の電圧がゲート配線３に常時印加される。したがって、このゲート配線３に接続された全てのＴＦＴ５が正常に動作せず、線状の表示欠陥が発生する。
【００４１】
そこで、このようなゲート配線３の導電性異物１４が存在する部分をレーザ光の照射により切断除去し、その後、ＴＦＴアレイ基板１の製造工程により修正用配線１２を形成した後に、その修正用配線１２を用いてゲート配線３の導電線異物１４が存在していた部分を迂回して接続する修正を行う。
【００４２】
先ず、図７に示されるようにゲート配線３の導電性異物１４が存在する部分をレーザ光の照射によって切断除去する。図８は図７のＦ−Ｆ線における断面図を示している。図示されるように、導電性異物１４がその近傍のゲート配線３と共にレーザ光の照射によって除去されると、ゲート配線３が断線された状態の切断部１５が形成される。
【００４３】
その後、上述したＴＦＴアレイ基板１の製造工程により、ゲート絶縁膜６、半導体膜７、ソース配線４およびドレイン配線８、層間絶縁膜９、画素電極２を形成する。図９はこの状態のＴＦＴアレイ基板１を示している。尚、図１０は図９のＧ−Ｇ線における断面図を示している。図示されるように、導電性異物１４の除去により形成された切断部１５を跨ぐように修正用配線１２が形成されている。
【００４４】
そして、ゲート配線３の切断部１５の両側で、修正用配線１２と切断除去されずに残っているゲート配線３とが重なり合っている箇所を、レーザ光の照射によって修正用配線１２とゲート配線３を電気的に接続する。例えば図示されるように、切断部１５を挟んで位置するレーザ光照射領域１２ｃとレーザ光照射領域１２ｄにそれぞれレーザ光を照射すると、下層のゲート絶縁膜６に穴が開けられると共に、開けられた穴の周辺を介して溶融された導電膜同士、つまり修正用配線１２とゲート配線３が電気的に接続されることになる。
【００４５】
このような修正を行うことで、ゲート配線３に矢印Ｔ方向から入力されたゲート信号は、レーザ光照射領域１２ｃ、修正用配線１２、レーザ光照射領域１２ｄを経由して、ゲート配線３の切断部１５より先端に位置するゲート配線３に伝送されることになる。これにより、切断部１５より先端に位置するＴＦＴ５を正常に動作させることができ、ゲート配線３上の導電性異物１４に起因する線状の表示欠陥が解消される。したがって、導電性異物１４が存在していたゲート配線３に接続された全てのＴＦＴ５を正常に動作させることができ、ゲート配線３上の導電性異物１４に起因する線状の表示欠陥が解消される。
【００４６】
以上説明した本発明に係る薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法によれば、ゲート配線３に断線部１３がある場合やゲート配線３上に導電性異物１４が存在する場合であっても、その部分のゲート配線３を迂回接続させるための修正用配線１２が、ゲート配線３とソース配線４との交差部近傍を除いたゲート配線３に絶縁層を介して重畳形成されているので、この修正用配線１２を用いて、ゲート配線３の断線部１３がある箇所やゲート配線３に導電性異物１４が存在する箇所を迂回接続して修正することができる。
【００４７】
したがって、ゲート配線３に断線等の不具合が発生しても、容易に修正することができ、上述した線状の表示欠陥が解消される。また、同一のゲート配線３に二箇所以上の断線等が発生している場合でも、それぞれについて迂回接続して修正することが可能である。
【００４８】
以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施できることは勿論である。特に、修正用配線１２の形状や大きさについては、上述した実施の形態には限定されず、ゲート配線３に重なる領域において種々なる形状や大きさが適用される。例えば、修正用配線１２は図示したような帯形状のものからその内側部分を切り欠いた形状に変更すれば、切り欠いた部分の面積だけ修正用配線１２の面積を小さくすることができ、面積が小さくなった分、この修正用配線１２の上層や下層に導電性異物が存在してしまうおそれを少なくすることができる。
【００４９】
また、本発明は、上述した薄膜トランジスタ（ＴＦＴ）アレイ基板以外にも、ＴＦＴ等のスイッチング素子を備えたアクティブマトリクス基板であれば適用可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態に係る薄膜トランジスタ（ＴＦＴ）アレイ基板の１画素の概略構成を拡大して示す平面図である。
【図２】（ａ）は図１のＡ−Ａ線におけるＴＦＴアレイ基板の断面図、（ｂ）は図１のＢ−Ｂ線におけるＴＦＴアレイ基板の断面図、（ｃ）は図１のＣ−Ｃ線におけるＴＦＴアレイ基板の断面図である。
【図３】図１のＴＦＴアレイ基板のゲート配線が断線した状態を示した平面図である。
【図４】図３のＤ−Ｄ線におけるＴＦＴアレイ基板の断面図である。
【図５】図１のＴＦＴアレイ基板においてゲート配線を形成した後に導電性の異物が混入した状態を示した平面図である。
【図６】図５のＥ−Ｅ線におけるＴＦＴアレイ基板の断面図である。
【図７】図５のＴＦＴアレイ基板においてゲート配線を導電性異物と共に切断除去した状態を示した平面図である。
【図８】図７のＦ−Ｆ線におけるＴＦＴアレイ基板の断面図である。
【図９】図７のＴＦＴアレイ基板において修正用配線等を形成した状態を示した平面図である。
【図１０】図９のＧ−Ｇ線におけるＴＦＴアレイ基板の断面図である。
【図１１】従来用いられてきた薄膜トランジスタ（ＴＦＴ）基板の１画素の概略構成を拡大して示す平面図である。
【図１２】（ａ）は図１１のＨ−Ｈ線におけるＴＦＴアレイ基板を備えた液晶表示パネルの断面図、（ｂ）は図１１のＩ−Ｉ線におけるＴＦＴアレイ基板を備えた液晶表示パネルの断面図、（ｃ）は図１１のＪ−Ｊ線におけるＴＦＴアレイ基板を備えた液晶表示パネルの断面図である。
【図１３】（ａ）は図１２（ｂ）のＴＦＴアレイ基板のゲート配線が断線した状態を示した液晶表示パネルの断面図、（ｂ）は図１２（ｂ）のＴＦＴアレイ基板のゲート配線上に導電性の異物が存在する状態を示した液晶表示パネルの断面図である。
【符号の説明】
【００５１】
１  薄膜トランジスタ（ＴＦＴ）基板
２  画素電極
３  ゲート配線
４  ソース配線
５  薄膜トランジスタ（ＴＦＴ）
６  ゲート絶縁膜
１０  液晶
１２  修正用配線
１２ａ  レーザ光照射領域
１２ｂ  レーザ光照射領域
１３  断線部
１４  導電性異物
１５  切断部
４０  ＣＦ基板
４３  共通電極
５０  液晶表示パネル
【図１】
2009265149.tif 000003
【図２】
2009265149.tif 000004
【図３】
2009265149.tif 000005
【図４】
2009265149.tif 000006
【図５】
2009265149.tif 000007
【図６】
2009265149.tif 000008
【図７】
2009265149.tif 000009
【図８】
2009265149.tif 000010
【図９】
2009265149.tif 000011
【図１０】
2009265149.tif 000012
【図１１】
2009265149.tif 000013
【図１２】
2009265149.tif 000014
【図１３】
2009265149.tif 000015