(57)【要約】【課題】  バイポーラ動作しない電源切換回路を提供する。【解決手段】  デプレッション型（Ｄ型）ＮＭＯＳ１５〜１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１５〜１６のソース電圧が電源電圧ＶＰＰ１になっても、Ｄ型ＮＭＯＳ１５〜１６はバイポーラ動作しない。Ｄ型ＮＭＯＳ１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１６のソース電圧が電源電圧ＶＰＰ２になっても、Ｄ型ＮＭＯＳ１６はバイポーラ動作しない。エンハンスメント型（Ｅ型）ＰＭＯＳ１４のゲート電圧及びソース電圧が電源電圧ＶＰＰ１になってドレイン電圧が電源電圧ＶＰＰ２になっても、Ｅ型ＰＭＯＳ１４のゲート電圧及びソース電圧はドレイン電圧よりも高いので、Ｅ型ＰＭＯＳ１４はバイポーラ動作しない。【選択図】  図１
2009141640.tif 000002
【特許請求の範囲】
【請求項１】
データの読み出し及び書き込みが不揮発性メモリのメモリセルに対して行われる時に、出力される電源電圧を切り換える電源切換回路において、
ゲートが第一入力電圧に基づいた電圧を入力され、ソースが複数の電源電圧の中で最も高い電圧の第一電源電圧を入力され、ドレインが出力端子に設けられ、バックゲートが前記第一電源電圧を入力されるエンハンスメント型ＰＭＯＳと、
ゲートが第二入力電圧に基づいた電圧を入力され、ソースが出力端子に設けられ、ドレインが前記第一電源電圧よりも低い電圧の第二電源電圧を入力され、バックゲートが接地電圧を入力されるデプレッション型ＮＭＯＳと、
を備えることを特徴とする電源切換回路。
【請求項２】
前記不揮発性メモリは、ＥＥＰＲＯＭであることを特徴とする請求項１記載の電源切換回路。
【請求項３】
ハイ信号となる前記第一入力電圧を、前記第一電源電圧にレベルシフトし、前記エンハンスメント型ＰＭＯＳのゲートに入力する第一レベルシフト回路と、
ハイ信号となる前記第二入力電圧を、前記第一電源電圧にレベルシフトし、前記デプレッション型ＮＭＯＳのゲートに入力する第二レベルシフト回路と、
をさらに備えることを特徴とする請求項１記載の電源切換回路。
【請求項４】
ハイ信号となる前記第一入力電圧を、前記第一電源電圧にレベルシフトし、前記エンハンスメント型ＰＭＯＳのゲートに入力する第一レベルシフト回路と、
ハイ信号となる前記第二入力電圧を、前記第二電源電圧に前記デプレッション型ＮＭＯＳの閾値電圧を加算した電圧以上の電圧にレベルシフトし、前記デプレッション型ＮＭＯＳのゲートに入力する第二レベルシフト回路と、
をさらに備えることを特徴とする請求項１記載の電源切換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データの読み出し及び書き込みがＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）などの不揮発性メモリのメモリセルに対して行われる時に、出力される電源電圧を切り換える電源切換回路に関する。
【背景技術】
【０００２】
従来の電源切換回路について説明する。図２は、従来の電源切換回路を示す回路図である。
【０００３】
電源切換回路は、エンハンスメント型（Ｅ型）ＰＭＯＳ２１、Ｅ型ＰＭＯＳ２３、デプレッション型（Ｄ型）ＮＭＯＳ２２、及び、Ｄ型ＮＭＯＳ２４を備えている。
【０００４】
ここで、接地電圧ＶＳＳがＥ型ＰＭＯＳ２３のゲートに印加され、Ｅ型ＰＭＯＳ２３がオンする。電源電圧Ｖ２以上の電圧がＤ型ＮＭＯＳ２４のゲートに印加され、Ｄ型ＮＭＯＳ２４もオンする。すると、電源電圧Ｖ２が電源電圧ＶＯＵＴとして出力される。この時、接地電圧ＶＳＳがＤ型ＮＭＯＳ２２のゲートに印加され、Ｄ型ＮＭＯＳ２２はオフする（例えば、特許文献１参照）。
【特許文献１】特開平６−２９０５９３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、電源電圧Ｖ１が電源電圧Ｖ２よりも高いとする。すると、Ｄ型ＮＭＯＳ２２が使用されているので、Ｄ型ＮＭＯＳ２２のドレインからソースにリーク電流が流れる可能性がある。このリーク電流により、Ｅ型ＰＭＯＳ２１のウェル（バックゲート）に電流が流れることにより、Ｅ型ＰＭＯＳ２１がウェルをベースとして基板をエミッタとしてソースをコレクタとしてバイポーラ動作する可能性がある。
【０００６】
本発明は、このような課題に鑑みてなされ、バイポーラ動作しない電源切換回路を提供する。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するため、データの読み出し及び書き込みが不揮発性メモリのメモリセルに対して行われる時に、出力される電源電圧を切り換える電源切換回路において、ゲートが第一入力電圧に基づいた電圧を入力され、ソースが複数の電源電圧の中で最も高い電圧の第一電源電圧を入力され、ドレインが出力端子に設けられ、バックゲートが前記第一電源電圧を入力されるエンハンスメント型ＰＭＯＳと、ゲートが第二入力電圧に基づいた電圧を入力され、ソースが出力端子に設けられ、ドレインが前記第一電源電圧よりも低い電圧の第二電源電圧を入力され、バックゲートが接地電圧を入力されるデプレッション型ＮＭＯＳと、を備えることを特徴とする電源切換回路を提供する。
【発明の効果】
【０００８】
本発明では、デプレッション型ＮＭＯＳはＮＭＯＳであるので、デプレッション型ＮＭＯＳのソース電圧が第一電源電圧になっても、デプレッション型ＮＭＯＳはバイポーラ動作しない。また、エンハンスメント型ＰＭＯＳのゲート電圧及びソース電圧が第一電源電圧になってドレイン電圧が第二電源電圧になっても、エンハンスメント型ＰＭＯＳのゲート電圧及びソース電圧はドレイン電圧よりも高いので、エンハンスメント型ＰＭＯＳはバイポーラ動作しない。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を、図面を参照して説明する。
【００１０】
まず、データの読み出し及び書き込みがＥＥＰＲＯＭなどの不揮発性メモリのメモリセルに対して行われる時に、出力される電源電圧を切り換える電源切換回路について、その回路の構成について説明する。図１は、電源切換回路を示す回路図である。
【００１１】
電源切換回路は、複数の電源電圧が供給される。具体的には、電源切換回路は、電源電圧ＶＰＰ１〜ＶＰＰ３が供給される。電源電圧ＶＰＰ１は複数の電源電圧の中で最も高い電圧であり、電源電圧ＶＰＰ２は電源電圧ＶＰＰ１よりも低い電圧であり、電源電圧ＶＰＰ３は電源電圧ＶＰＰ２よりも低い電圧である。例えば、電源電圧ＶＰＰ１〜ＶＰＰ３の電圧値は、それぞれ１７Ｖと１２Ｖと５Ｖとである。電源切換回路は、接地電圧ＶＳＳが供給される。電源切換回路は、入力電圧ＶＩＮ１〜ＶＩＮ３を入力され、電源電圧ＶＯＵＴを出力する。例えば、入力電圧ＶＩＮ１〜ＶＩＮ３の電圧値は、５Ｖである。
【００１２】
電源切換回路は、ＬＳ回路（レベルシフタ回路）１１〜１３、エンハンスメント型（Ｅ型）ＰＭＯＳ１４、及び、デプレッション型（Ｄ型）ＮＭＯＳ１５〜１６を備えている。
【００１３】
ＬＳ回路１１は、入力端子が入力電圧ＶＩＮ１を入力され、出力端子がＥ型ＰＭＯＳ１４のゲートに接続され、電源電圧ＶＰＰ１及び接地電圧ＶＳＳが供給される。ＬＳ回路１２は、入力端子が入力電圧ＶＩＮ２を入力され、出力端子がＤ型ＮＭＯＳ１５のゲートに接続され、電源電圧ＶＰＰ１及び接地電圧ＶＳＳが供給される。ＬＳ回路１３は、入力端子が入力電圧ＶＩＮ３を入力され、出力端子がＤ型ＮＭＯＳ１６のゲートに接続され、電源電圧ＶＰＰ１及び接地電圧ＶＳＳが供給される。Ｅ型ＰＭＯＳ１４は、ゲートが入力電圧ＶＩＮ１に基づいた電圧を入力され、ソース及びバックゲートが電源電圧ＶＰＰ１を入力され、ドレインが出力端子に設けられて電源電圧ＶＯＵＴを出力する。Ｄ型ＮＭＯＳ１５は、ゲートが入力電圧ＶＩＮ２に基づいた電圧を入力され、ソースが出力端子に設けられて電源電圧ＶＯＵＴを出力し、ドレインが電源電圧ＶＰＰ２を入力され、バックゲートが接地電圧ＶＳＳを入力される。Ｄ型ＮＭＯＳ１６は、ゲートが入力電圧ＶＩＮ３に基づいた電圧を入力され、ソースが出力端子に設けられて電源電圧ＶＯＵＴを出力し、ドレインが電源電圧ＶＰＰ３を入力され、バックゲートが接地電圧ＶＳＳを入力される。
【００１４】
次に、電源切換回路の動作について説明する。
【００１５】
［電源電圧ＶＯＵＴが電源電圧ＶＰＰ１に切り換えられる場合］
入力電圧ＶＩＮ１〜ＶＩＮ３が、ロー信号にそれぞれなり、ＬＳ回路１１〜１３をそれぞれ経由し、Ｅ型ＰＭＯＳ１４とＤ型ＮＭＯＳ１５とＤ型ＮＭＯＳ１６とにそれぞれ入力する。この時、ロー信号は接地電圧ＶＳＳである。すると、Ｅ型ＰＭＯＳ１４がオンし、Ｄ型ＮＭＯＳ１５〜１６がオフする。よって、電源電圧ＶＰＰ１が電源電圧ＶＯＵＴとして出力される。
【００１６】
このようにすると、Ｄ型ＮＭＯＳ１５〜１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１５〜１６のソース電圧が電源電圧ＶＰＰ１になっても、Ｄ型ＮＭＯＳ１５〜１６はバイポーラ動作しない。
【００１７】
また、Ｅ型ＰＭＯＳ１４はＰＭＯＳであるので、Ｅ型ＰＭＯＳ１４のゲート電圧が接地電圧ＶＳＳになり、Ｅ型ＰＭＯＳ１４がオンし、Ｅ型ＰＭＯＳ１４のソース電圧とドレイン電圧とがほぼ等しくなっても、Ｅ型ＰＭＯＳ１４のゲート・ソース間電圧が確保される。よって、Ｅ型ＰＭＯＳ１４のソースとドレインとの間で電圧降下がほぼ発生せず、電源電圧ＶＰＰ１がほとんど電圧降下しないで電源電圧ＶＯＵＴとして出力される。よって、消費電力が少なくなる。
【００１８】
また、Ｄ型ＮＭＯＳ１５〜１６のゲート電圧は接地電圧ＶＳＳであり、Ｄ型ＮＭＯＳ１５〜１６のソースまたはドレインは電源電圧ＶＰＰ１〜ＶＰＰ３のいずれかであるので、Ｄ型ＮＭＯＳ１５〜１６のゲート・ソース間電圧はＤ型ＮＭＯＳ１５〜１６が完全にオフするようなマイナスの電圧になるので、Ｄ型ＮＭＯＳ１５〜１６が完全にオフする。よって、Ｄ型ＮＭＯＳ１５〜１６にリーク電流が完全に流れない。
【００１９】
［電源電圧ＶＯＵＴが電源電圧ＶＰＰ２に切り換えられる場合］
入力電圧ＶＩＮ１〜ＶＩＮ３が、ハイ信号とハイ信号とロー信号とにそれぞれなり、ＬＳ回路１１〜１３をそれぞれ経由し、Ｅ型ＰＭＯＳ１４とＤ型ＮＭＯＳ１５とＤ型ＮＭＯＳ１６とにそれぞれ入力する。この時、ロー信号は接地電圧ＶＳＳであり、ハイ信号となる入力電圧ＶＩＮ１〜ＶＩＮ２は電源電圧ＶＰＰ１にレベルシフトされる。すると、Ｅ型ＰＭＯＳ１４がオフし、Ｄ型ＮＭＯＳ１５がオンし、Ｄ型ＮＭＯＳ１６がオフする。よって、電源電圧ＶＰＰ２が電源電圧ＶＯＵＴとして出力される。
【００２０】
このようにすると、Ｄ型ＮＭＯＳ１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１６のソース電圧が電源電圧ＶＰＰ２になっても、Ｄ型ＮＭＯＳ１６はバイポーラ動作しない。また、Ｅ型ＰＭＯＳ１４のゲート電圧及びソース電圧が電源電圧ＶＰＰ１になってドレイン電圧が電源電圧ＶＰＰ２になっても、Ｅ型ＰＭＯＳ１４のゲート電圧及びソース電圧はドレイン電圧よりも高いので、Ｅ型ＰＭＯＳ１４はバイポーラ動作しない。
【００２１】
また、Ｄ型ＮＭＯＳ１５のゲート電圧が電源電圧ＶＰＰ２でなくて電源電圧ＶＰＰ１であるので、Ｄ型ＮＭＯＳ１５がオンし、Ｄ型ＮＭＯＳ１５のソース電圧とドレイン電圧とがほぼ等しくなっても、Ｄ型ＮＭＯＳ１５のゲート・ソース間電圧が確保される。よって、Ｄ型ＮＭＯＳ１５のソースとドレインとの間で電圧降下がほぼ発生せず、電源電圧ＶＰＰ２がほとんど電圧降下しないで電源電圧ＶＯＵＴとして出力される。よって、消費電力が少なくなる。
【００２２】
また、Ｅ型ＰＭＯＳ１４のゲート電圧は電源電圧ＶＰＰ１であるので、Ｅ型ＰＭＯＳ１４はオフし、Ｅ型ＰＭＯＳ１４にリーク電流が流れない。また、Ｄ型ＮＭＯＳ１６のゲート電圧は接地電圧ＶＳＳであり、Ｄ型ＮＭＯＳ１６のソースまたはドレインは電源電圧ＶＰＰ２〜ＶＰＰ３のいずれかであるので、Ｄ型ＮＭＯＳ１６のゲート・ソース間電圧はＤ型ＮＭＯＳ１６が完全にオフするようなマイナスの電圧になるので、Ｄ型ＮＭＯＳ１６が完全にオフする。よって、Ｄ型ＮＭＯＳ１６にリーク電流が完全に流れない。
【００２３】
また、電源電圧ＶＰＰ１〜ＶＰＰ３から電源電圧ＶＯＵＴまでの間にトランジスタが１個だけそれぞれ存在するので、素子数が少ない。
【００２４】
また、トランジスタはバイポーラ動作しないので、Ｅ型ＰＭＯＳ１４のサイズが小さくなる。また、ＰＭＯＳとＮＭＯＳとの間のスペーシングが小さくなる。また、Ｅ型ＰＭＯＳ１４のウェル電圧の安定のためのガードリングが少なくなる。よって、使用面積が小さくなる。
【００２５】
なお、入力電圧ＶＩＮ１〜ＶＩＮ３は、ＬＳ回路１１〜１３で、電源電圧ＶＰＰ１にそれぞれレベルシフトされる。しかし、入力電圧ＶＩＮ１〜ＶＩＮ３は、Ｅ型ＰＭＯＳ１４及びＤ型ＮＭＯＳ１５〜１６がそれぞれオンした時にそれぞれのトランジスタのソース電圧とドレイン電圧とがほぼ等しくなるような電圧にそれぞれレベルシフトされてもよい。具体的には、レベルシフト後の入力電圧ＶＩＮ２は、電源電圧ＶＰＰ２にＤ型ＮＭＯＳ１５の閾値電圧を加算した電圧以上の電圧であれば良く、レベルシフト後の入力電圧ＶＩＮ３は、電源電圧ＶＰＰ３にＤ型ＮＭＯＳ１６の閾値電圧を加算した電圧以上の電圧であれば良い。
【００２６】
また、入力電圧ＶＩＮ２が入力電圧ＶＩＮ３に変更され、ＬＳ回路１２がＬＳ回路１３に変更され、電源電圧ＶＰＰ２が電源電圧ＶＰＰ３に変更され、Ｄ型ＮＭＯＳ１５がＤ型ＮＭＯＳ１６に変更されると、電源電圧ＶＯＵＴが電源電圧ＶＰＰ２に切り換えられる場合の説明は電源電圧ＶＯＵＴが電源電圧ＶＰＰ３に切り換えられる場合の説明になる。
【００２７】
また、３個の電源電圧が使用されているが、２個または４個以上の電源電圧が使用されても良い。この時、複数の電源電圧の中で最も高い電圧の電源電圧がＥ型ＰＭＯＳのソースに供給され、他の電源電圧がＤ型ＮＭＯＳのドレインに供給される。
【図面の簡単な説明】
【００２８】
【図１】電源切換回路を示す回路図である。
【図２】従来の電源切換回路を示す回路図である。
【符号の説明】
【００２９】
１１〜１３      ＬＳ回路
１４            Ｅ型ＰＭＯＳ
１５〜１６      Ｄ型ＮＭＯＳ
【図１】
2009141640.tif 000003
【図２】
2009141640.tif 000004