(57)【要約】【課題】非対称負荷等の接続た時も、電圧指令値がＰＷＭ制御回路の可制御範囲を超えずに直流側中性点電位の変動を抑制し、出力相電圧の正負振幅をほぼ等しくする。【解決手段】正及び負電圧側コンデンサ１，２と、複数の３レベル電力変換回路からなる電力変換回路ブロックと、を備えた３レベル電力変換装置において、ブロック３Ａは、３相交流電圧を出力する第１〜第３の３レベル電力変換回路４〜６と、３相交流電圧の中性点電圧を出力する第４の３レベル電力変換回路７と、３相交流電圧の各相指令値とキャリア信号とを比較してスイッチングパルスを生成する第１〜第３のＰＷＭ制御回路１８４〜１８６と、コンデンサ１，２の電圧差に応じた振幅を有する中性点電圧指令値を生成する減算器１２，増幅器１３，乗算器１５と、中性点電圧指令値とキャリア信号とを比較して第４の３レベル電力変換回路７の駆動パルスを生成する第４のＰＷＭ制御回路１９とを備える。【選択図】図１
2009100505.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に接続されて３レベルの直流電圧を得る正電圧側コンデンサ及び負電圧側コンデンサと、前記各コンデンサの両端に接続され、半導体スイッチング素子のオンオフにより直流−交流変換を行って交流電圧を出力すると共に互いに並列接続されてなる複数の３レベル電力変換回路からなる電力変換回路ブロックと、を備えた３レベル電力変換装置において、
前記電力変換回路ブロックは、３相交流電圧を出力するための第１〜第３の３レベル電力変換回路と、前記３相交流電圧の中性点電圧を出力するための第４の３レベル電力変換回路と、
前記３相交流電圧の各相指令値とキャリア信号とを比較して第１〜第３の３レベル電力変換回路に対するスイッチングパルスを生成する第１〜第３のＰＷＭ制御回路と、
前記正電圧側コンデンサと前記負電圧側コンデンサとの電圧差に応じた振幅を有する中性点電圧指令値を生成する手段と、
前記中性点電圧指令値とキャリア信号とを比較して第４の３レベル電力変換回路に対するスイッチングパルスを生成する第４のＰＷＭ制御回路と、
を備えたことを特徴とする３レベル電力変換装置。
【請求項２】
請求項１に記載した３レベル電力変換装置において、
前記中性点電圧指令値を生成する手段は、
前記正電圧側コンデンサと前記負電圧側コンデンサとの電圧差と、第４のＰＷＭ制御回路におけるキャリア信号に同期した方形波信号と、の積を、前記中性点電圧指令値として生成することを特徴とする３レベル電力変換装置。
【請求項３】
請求項１に記載した３レベル電力変換装置において、
前記３相交流電圧の各相指令値に同期して３倍の周波数成分を含む交流電圧信号により、前記各相指令値を補正して第１〜第３のＰＷＭ制御回路にそれぞれ与えると共に、前記交流電圧信号により、元の前記中性点電圧指令値を補正して第４のＰＷＭ制御回路に与えることを特徴とする３レベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベルの電圧を出力する電力変換装置に関し、特に、直流側中性点電位の変動を抑制する制御手段を備えた電力変換装置に関するものである。
【背景技術】
【０００２】
３レベル電力変換装置において直流側中性点電位の変動を抑制する制御方式として、特許文献１に示すものがある。
図８は、特許文献１に記載された３レベル電力変換装置の回路図である。図８において、１，２は直流電源電圧を２分割する正電圧側，負電圧側コンデンサ、３は互いに並列接続された３レベル電力変換回路４，５，６からなる電力変換回路ブロック、１０，１１はコンデンサ１，２の両端にそれぞれ接続された電圧検出器、１２は減算器、１３は増幅器、１５は乗算器、１７は加算器、１８は３レベル電力変換回路４，５，６に対応して設けられた３レベルＰＷＭ制御回路、２０は電流検出器、３６は極性判別回路、ＤＣ＋，ＤＣ−は直流電源に接続される直流入出力端子、０は直流側中性点、Ｕ，Ｖ，Ｗは交流入出力端子である。
【０００３】
この従来技術の動作は、次の通りである。
正電圧側コンデンサ電圧Ｅｄ１と負電圧側コンデンサ電圧Ｅｄ２とをそれぞれ電圧検出器１０，１１によって検出し、検出されたコンデンサ電圧の差ΔＥ（＝Ｅｄ１−Ｅｄ２）を減算器１２により演算する。この電圧差ΔＥを、増幅器１３を介して乗算器１５の第１の入力端子に出力する。
【０００４】
また、極性判別回路３６は、３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と電流検出回路２０により検出された３相交流電流Ｉｕ，Ｉｖ，Ｉｗとの位相関係から、電力変換回路ブロック３における電力の向きを判断する。そして、直流側から交流側に電力が供給されている場合は極性判別信号として＋１を、交流側から直流側に電力が供給されている場合は極性判別信号として−１を、乗算器１５の第２の入力端子に出力する。
【０００５】
乗算器１５は、前記電圧差ΔＥに相当する信号に上記極性判別信号を乗算することで、電圧差ΔＥを低減するための電圧指令値の補正信号ＤＣｏｆｆｓｅｔを演算する。この補正信号ＤＣｏｆｆｓｅｔと３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊とが加算器１７により加算され、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗを３レベルＰＷＭ制御回路１８に出力する。
３レベルＰＷＭ制御回路１８は、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗに基づいてパルス幅変調制御を行い、３レベル電力変換回路４，５，６の半導体スイッチング素子をオンオフ制御して上記電圧指令値Ｒｕ，Ｒｖ，Ｒｗに相当する交流電圧を出力する。
【０００６】
次に、正電圧側コンデンサ１の電圧Ｅｄ１の方が負電圧側コンデンサ２の電圧Ｅｄ２より大きい場合の動作について説明する。
電力変換回路ブロック３において、直流側から交流側に電力が供給されている場合には、電圧指令値の補正信号ＤＣｏｆｆｓｅｔが正の値となり、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗが正側にシフトする。これにより、正電圧側コンデンサ１から出力する電力が多くなるため、正電圧側コンデンサ１の電圧が低下する。
一方、交流側から直流側に電力が供給されている場合には、電圧指令値の補正信号ＤＣｏｆｆｓｅｔが負の値となり、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗが負側にシフトする。これにより、負電圧側コンデンサ２に流入する電力が多くなるため、負電圧側コンデンサ２の電圧が上昇する。
【０００７】
以上のように、図８の従来技術では、コンデンサ１，２の電圧差ΔＥと電力の方向とを用いて電圧指令値の補正信号ＤＣｏｆｆｓｅｔを調整することで、正電圧側コンデンサ１の電圧と負電圧側コンデンサ２の電圧とをバランスさせ、直流側中性点電位の変動を抑制している。
【０００８】
なお、特許文献１と同様に、２個のコンデンサの直列接続回路と３レベルインバータとを備えた電力変換装置において、直流側中性点電位の変動を抑制するようにした従来技術が特許文献２に記載されている。
この特許文献２に係る従来技術は、３レベルインバータの直流側に接続されたチョッパを備え、３レベルインバータの中性点電流とチョッパの電流との偏差がゼロになるようにチョッパを制御することにより、直流側中性点から各コンデンサに流れる電流を小さくして直流側中性点電位の変動を抑制している。
【０００９】
【特許文献１】特開２００３−１６９４８０号公報（段落［０００５］〜［０００７］、図１５等）
【特許文献２】特開平９−６５６５８号公報（段落［００６３］〜［００６８］、図４等）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図８の３レベル電力変換装置を無停電電源装置の出力側に利用する場合、交流出力側に接続される負荷は、常に３相平衡負荷であるとは限らず、不平衡負荷や単相整流負荷などの非対称な特性を持つことがある。図８の電力変換装置によれば、直流側中性点電位の変動を抑制できることは確かであるが、非対称負荷等を考慮した全負荷範囲で変動を抑制するには、増幅器１３のゲインを無限大にする必要がある。しかしながら、このような対策は制御の安定性を損なうだけでなく、補正信号ＤＣｏｆｆｓｅｔが過大になって補正後の電圧指令値Ｒｕ，Ｒｖ，ＲｗがＰＷＭ制御回路１８の可制御範囲を超えてしまうという問題がある。
【００１１】
また、別の問題として、図８の電力変換装置に正負非対称な特性を持つ負荷を接続すると、出力相電圧の振幅が正負で異なった値になる。
図９は、図８の電力変換装置に負荷装置を接続した場合の接続図であり、２１は直流電源、３７は、図８のコンデンサ１，２及び電力変換回路ブロック３（第１〜第３の３レベル電力変換回路４〜６）からなる３レベル電力変換装置、２３は、抵抗２４，２６，２８，３０，３２，３４及び整流素子２５，２７，２９，３１，３３，３５からなる負荷装置である。
【００１２】
図１０は、図９に示した負荷装置２３における抵抗２４，２８，３２の抵抗値を抵抗２６，３０，３４の抵抗値に対し１０倍程度大きい値として、非対称負荷を模擬した場合の動作波形図である。この図１０において、Ｒｕ，Ｒｖ，Ｒｗは補正された電圧指令値を、ＤＣｏｆｆｓｅｔは電圧指令値の補正信号を、Ｖｕｖ，Ｖｖｗ，Ｖｗｕは３相交流の線間電圧を、Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎは３相交流出力の相電圧を、Ｉｕｌｏａｄ，Ｉｖｌｏａｄ，Ｉｗｌｏａｄは各相の負荷電流を、Ｅｄ１は正電圧側コンデンサ電圧を、Ｅｄ２は負電圧側コンデンサ電圧を示している。
【００１３】
図１０に示すように、電圧指令値に補正信号ＤＣｏｆｆｓｅｔを加算しているため、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗは、負荷電流が正負でバランスしている場合に比べて大きい。このため、電圧指令値Ｒｕ，Ｒｖ，ＲｗがＰＷＭ制御回路１８の制御範囲を超えないように、直流中間電圧に余裕を持つ必要がある。
また、線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの振幅は正負で等しいが、相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎの振幅は正負で異なる値となる。このように相電圧の振幅が正負で異なる原因は、図８の従来技術では交流側中性点電位を制御する手段がないため、負荷条件によって交流側中性点電位が変動するからである。
【００１４】
なお、特許文献１に記載されたどの制御方法を使用したとしても、交流側中性点電位を制御する手段がないことに変わりはなく、相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎの正負の振幅の相違は解消することができない。
【００１５】
また、特許文献２にも、３レベルインバータに非対称負荷が接続された場合の、出力相電圧の正負の振幅の相違を解消するための具体的手段は開示されていない。
【００１６】
そこで、本発明の解決課題は、非対称負荷等が接続された場合において、電圧指令値がＰＷＭ制御回路の可制御範囲を超える等の不都合を生じることなく直流側中性点電位の変動を抑制すると共に、出力相電圧の正負の振幅をほぼ等しくすることができる３レベル電力変換装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明では、３相交流電圧を出力する第１〜第３の１た。う概念がいねんいに、倍の振幅値３レベル電力変換回路とは別に、３相交流の中性点電圧（以下、Ｎ相電圧ともいう）を出力する第４の３レベル電力変換回路を備え、正電圧側コンデンサと負電圧側コンデンサとの電圧差に応じた振幅を有し、かつキャリア信号に同期したＮ相電圧の指令値を生成してＮ相電圧を制御する。
前記電圧差がない場合には、Ｎ相電圧の指令値をゼロにして第４の電力変換回路が常に直流側中性点電位を出力するようにし、前記電圧差が生じた場合には、第４の電力変換回路から出力されるＮ相電圧の中に、正側電圧を出力する期間と負側電圧を出力する期間とを持たせることにより、各コンデンサを流れる電流を制御して前記電圧差を低減させる。
【００１８】
すなわち、請求項１に係る発明は、直流電源に接続されて３レベルの直流電圧を得る正電圧側コンデンサ及び負電圧側コンデンサと、前記各コンデンサの両端に接続され、半導体スイッチング素子のオンオフにより直流−交流変換を行って交流電圧を出力すると共に互いに並列接続されてなる複数の３レベル電力変換回路からなる電力変換回路ブロックと、を備えた３レベル電力変換装置において、
前記電力変換回路ブロックは、３相交流電圧を出力するための第１〜第３の３レベル電力変換回路と、前記３相交流電圧の中性点電圧を出力するための第４の３レベル電力変換回路と、
前記３相交流電圧の各相指令値とキャリア信号とを比較して第１〜第３の３レベル電力変換回路に対するスイッチングパルスを生成する第１〜第３のＰＷＭ制御回路と、
前記正電圧側コンデンサと前記負電圧側コンデンサとの電圧差に応じた振幅を有する中性点電圧指令値を生成する手段と、
前記中性点電圧指令値とキャリア信号とを比較して第４の３レベル電力変換回路に対するスイッチングパルスを生成する第４のＰＷＭ制御回路と、を備えたものである。
【００１９】
請求項２に係る発明は、請求項１に記載した３レベル電力変換装置において、
前記中性点電圧指令値を生成する手段が、
前記正電圧側コンデンサと前記負電圧側コンデンサとの電圧差と、第４のＰＷＭ制御回路におけるキャリア信号に同期した方形波信号と、の積を、前記中性点電圧指令値として生成するものである。
【００２０】
請求項３に係る発明は、請求項１に記載した３レベル電力変換装置において、
前記３相交流電圧の各相指令値に同期して３倍の周波数成分を含む交流電圧信号により、前記各相指令値を補正して第１〜第３のＰＷＭ制御回路にそれぞれ与えると共に、前記交流電圧信号により、元の前記中性点電圧指令値を補正して第４のＰＷＭ制御回路に与えるものである。
【発明の効果】
【００２１】
本発明によれば、不平衡負荷や単相整流負荷などの正負非対称な特性を持つ負荷が接続される時に直流側中性点電位の変動抑制制御を行う場合にも、３相交流電圧の電圧指令値がＰＷＭ制御回路の可制御範囲を超えることがなく、しかも出力相電圧の振幅が正負で異なることがない。
また、電力変換回路における電力方向を判別する極性判別回路を用いなくても、直流側中性点電圧の変動を抑制することができるので、構成の簡略化にも寄与する。
【発明を実施するための最良の形態】
【００２２】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は請求項１，２に係る本発明の第１実施形態を示すブロック図である。図１において、３Ａは互いに並列に接続された第１〜第４の３レベル電力変換回路４，５，６，７からなる電力変換回路ブロックである。これらの３レベル電力変換回路４，５，６，７は何れも同一の構成であり、半導体スイッチング素子Ｑ１〜Ｑ４及びダイオードＤ１〜Ｄ６から構成されている。
【００２３】
また、８はリアクトルであり、第１〜第３の３レベル電力変換回路４，５，６のスイッチング素子Ｑ２，Ｑ３同士の接続点と交流入出力端子Ｕ，Ｖ，Ｗとの間に接続された巻線８４，８５，８６と、第４の３レベル電力変換回路７のスイッチング素子Ｑ２，Ｑ３同士の接続点と中性点Ｎとの間に接続された巻線８７とからなっている。なお、フィルタコンデンサ９の各コンデンサは交流入出力端子Ｕ，Ｖ，Ｗに対してスター結線されている。
【００２４】
更に、１４は方形波信号を出力する発振回路であり、その出力は増幅器１３の出力が第１の入力端子に加えられた乗算器１５の第２の入力端子に加えられており、増幅器１５の出力は３レベル電力変換回路７用の第４の３レベルＰＷＭ制御回路１９に加えられている。ここで、第１〜第３の３レベル電力変換回路４，５，６に対応して設けられた３レベルＰＷＭ制御回路１８は、第１〜第３の３レベルＰＷＭ制御回路１８４，１８５，１８６からなるものとする。
その他の構成は図８と同一であるため、説明を省略する。
【００２５】
上記のように構成されたこの実施形態は、要するに、図８のブロック図に対して、３相交流のＮ相電圧（中性点電圧）を出力する第４の３レベル電力変換回路７と、第４の３レベルＰＷＭ制御回路１９と、発振回路１４とを追加したものである。ここで、リアクトル８及びフィルタコンデンサ９は、出力電圧に含まれる高周波成分を除去するために一般的に利用されるフィルタであり、本発明に必要不可欠なものではない。
【００２６】
この実施形態の動作は、次の通りである。
正電圧側コンデンサ電圧Ｅｄ１と負電圧側コンデンサ電圧Ｅｄ２とをそれぞれ電圧検出器１０，１１によって検出し、その電圧差ΔＥ（＝Ｅｄ１−Ｅｄ２）を減算器１２により演算する。この電圧差ΔＥを、増幅器１３を介して乗算器１５の第１の入力端子に出力する。また、発振回路１４は、３レベルＰＷＭ制御回路１８，１９のキャリア信号に同期した方形波信号を乗算器１５の第２の入力端子に出力する。
【００２７】
乗算器１５は、発振回路１４からの方形波信号と電圧差ΔＥに相当する信号とを乗算してＮ相電圧の指令値Ｒｎを演算し、第４の３レベルＰＷＭ制御回路１９に出力する。３レベルＰＷＭ制御回路１９は、上記指令値Ｒａに基づいてパルス幅変調制御を行い、第４の３レベル電力変換回路７のスイッチング素子Ｑ１〜Ｑ４に対するスイッチングパルスを生成してこれらをオンオフ制御する。
また、第１〜第３のＰＷＭ制御回路１８４，１８５，１８６からなる３レベルＰＷＭ制御回路１８は、３相交流電圧の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいてパルス幅変調制御を行い、第１〜第３の３レベル電力変換回路４，５，６のスイッチング素子Ｑ１〜Ｑ４に対するスイッチングパルスを生成してこれらをオンオフ制御する。
【００２８】
次に、図２ａ〜図２ｄはＰＷＭ制御回路の出力するパルスパターンの例を示し、図３ａ〜図３ｊは各パルスパターンにおける電流経路を示している。なお、図２，図３では、説明を容易にするためにＵ相とＮ相のみを示してあり、Ｕ相と同様な動作となるＶ相及びＷ相の説明を省略している。
【００２９】
図２ａ〜図２ｄにおいて、Ｒｕ（＝Ｖｕ＊）はＵ相電圧の指令値を、ＲｎはＮ相電圧の指令値を、Ｔｒｉ１，Ｔｒｉ２はＰＷＭ制御の三角波キャリア信号を、Ｖｕは第１の３レベル電力変換回路４の出力電圧を、Ｖｎは第４の３レベル電力変換回路７の出力電圧を、Ｉｃ１，Ｉｃ２はコンデンサ１，２から流出する電流を示している。
また、図３ａ〜図３ｊにおいて、ＳＷｕＰ，ＳＷｎＰは正電圧側スイッチング素子（図１におけるスイッチング素子Ｑ１に相当）を、ＳＷｕ０，ＳＷｎ０は直流側中性点側スイッチング素子（同じくスイッチング素子Ｑ２，Ｑ３に相当）を、ＳＷｕＮ，ＳＷｎＮは負電圧側スイッチング素子（同じくスイッチング素子Ｑ４に相当）を示している。
【００３０】
図２ａ，図２ｂは、コンデンサ１，２の電圧差ΔＥがない場合のパルスパターンの例である。
このように電圧差ΔＥがゼロの場合、Ｎ相電圧の指令値Ｒｎに用いる方形波の振幅はゼロとなり、電力変換回路７は常に直流側中性点電圧を出力する。
図２ａに示すように、Ｕ相電圧が正のときには、図３ａの経路で電流が流れてコンデンサ１から負荷装置２３に電力が供給される。図２ｂに示すように、Ｕ相電圧が負のときには、図３ｆの経路で電流が流れてコンデンサ２から負荷装置２３に電力が供給される。
【００３１】
図２ｃ，図２ｄは、正電圧側コンデンサ１の電圧Ｅｄ１の方が負電圧側コンデンサ２の電圧Ｅｄ２より大きく、ΔＥ（＝Ｅｄ１−Ｅｄ２）＞０である場合のパルスパターンの例である。
この場合には、上記の電圧差ΔＥに応じて、増幅器１３及び乗算器１５によりＮ相電圧の指令値Ｒｎの振幅を増加させることで、第４の３レベル電力変換回路７から正側電圧と負側電圧とを出力させる期間を持たせる。
【００３２】
すなわち、図２ｃにおいて、図３ｅの動作モードは電力変換回路７が正側電圧を出力する期間であり、図３ｃ，図３ｄの動作モードは電力変換回路７が負側電圧を出力する期間である。
また、図３ａ，図３ｄの動作モードではコンデンサ１からの電流Ｉｃ１により負荷装置２３に電力が供給され、図３ｃ，図３ｄの動作モードではコンデンサ２からの電流Ｉｃ２により負荷装置２３に電力が供給される。Ｎ相電圧の指令値Ｒｎの振幅を大きくすると図３ｃ，図３ｄの動作モードとなる期間が増加し、コンデンサ２からより多くの電力を供給するようになって負電圧側のコンデンサ電圧Ｅｄ２が低下する。
【００３３】
図２ｄにおいて，図３ｈ，図３ｉの動作モードは電力変換回路７が正側電圧を出力する期間であり、図３ｊの動作モードは電力変換回路７が負側電圧を出力する期間である。
図３ｈ，図３ｉの動作モードではコンデンサ１からの電流Ｉｃ１により負荷装置２３に電力が供給され、図３ｆ，図３ｉの動作モードではコンデンサ２からの電流Ｉｃ２により負荷装置２３に電力が供給される。Ｎ相電圧の指令値Ｒｎの振幅を大きくすると、図３ｈ，図３ｉの動作モードの期間が増加してコンデンサ１からより多くの電力を供給するようになり、正電圧側コンデンサＥｄ１の電圧が低下する。
【００３４】
以上のように、コンデンサ１，２の電圧差ΔＥに応じてＮ相電圧の指令値Ｒｎの振幅を変化させることにより、上記電圧差ΔＥを低減して直流側中性点電位の変動を抑制することができる。
また、本実施形態では、従来技術のように乗算器１５の出力を用いて３レベルＰＷＭ制御回路１８に対する電圧指令値Ｒｕ，Ｒｖ，Ｒｗを補正する構成をとらないため、これらの電圧指令値Ｒｕ，Ｒｖ，Ｒｗが３レベルＰＷＭ制御回路１８の可制御範囲を超えてしまうおそれもない。加えて、電力の方向を検出するための極性判別回路も不要である。
【００３５】
更に、本実施形態において、Ｎ相電圧の指令値Ｒｎの１キャリア周期間での平均値はゼロであるので、Ｎ相電圧の出力電圧もゼロとなる。ここで、出力相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎは、第１〜第３の３レベル電力変換回路４，５，６が出力する交流電圧Ｖｕ，Ｖｖ，Ｖｗから第４の３レベル電力変換回路７が出力するＮ相電圧Ｖｎを差し引いた値である。
よって、コンデンサ１，２の電圧差ΔＥを低減して直流側中性点電位の変動を抑制する制御を行っても、３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に相当する電圧が交流入出力端子Ｕ，Ｖ，Ｗに現れる。従って、３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊として正負の振幅が等しい信号を用いることにより、正負の振幅が等しい相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎを得ることができる。
【００３６】
次に、図４は図１の電力変換装置に負荷装置２３を接続した場合の接続図を示しており、３７Ａは、図１におけるコンデンサ１，２、電力変換回路ブロック３Ａ（第１〜第４の３レベル電力変換回路４〜７）、リアクトル８及びフィルタコンデンサ９からなる３レベル電力変換装置である。その他の構成は図９と同様である。ここでは、図９の場合と同様に、抵抗２４，２８，３２の抵抗値を抵抗２６，３０，３４の抵抗値の１０倍程度大きい値として非対称負荷を模擬することとする。
また、図５は上記非対称負荷の接続時における動作波形であり、ＲｎはＮ相電圧の指令値を、ＩｎｌｏａｄはＮ相電流を示している。その他の波形の符号は図１０と同様である。
【００３７】
図５に示すように、この実施形態によれば、正方向より負方向の方が大きい負荷電流Ｉｕｌｏａｄ，Ｉｖｌｏａｄ，Ｉｗｌｏａｄが流れた場合においても、コンデンサ電圧Ｅｄ１，Ｅｄ２をバランスさせながら正負の振幅が等しい相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎを得ることができる。
【００３８】
次いで、図６は請求項１，３に係る本発明の第２実施形態を示すブロック図である。
図６において、１６，１７は加算器であり、また、Ｖｎ＊は、３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に同期して３倍の周波数成分を含む交流電圧信号としてのＮ相電圧の指令値である。他の構成は図１と同一である。
【００３９】
この第２実施形態の動作は、次の通りである。
正電圧側コンデンサ電圧Ｅｄ１及び負電圧側コンデンサ電圧Ｅｄ２を検出し、電圧差ΔＥ（＝Ｅｄ１−Ｅｄ２）を抑制するための指令値Ｒｎを演算するまでの動作は，図１の第１実施形態と同一であるため、説明を省略する。
【００４０】
加算器１６は、乗算器１５から出力されたＮ相電圧の指令値Ｒｎと上記指令値Ｖｎ＊とを加算し、その出力である指令値Ｒｎ’を第４の３レベルＰＷＭ制御回路１９に出力する。また、加算器１７は、上記指令値Ｖｎ＊と３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊とを加算し、加算後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗを第１〜第３の３レベルＰＷＭ制御回路１８４〜１８６に出力する。
第１〜第４の３レベルＰＷＭ制御回路１８４〜１８６，１９は、電圧指令値Ｒｕ，Ｒｖ，Ｒｗ，Ｒｎ’に基づきパルス幅変調制御を行って第１〜第４の３レベル電力変換回路４，５，６，７のスイッチング素子に対するスイッチングパルスを生成し、これらのスイッチング素子をオンオフ制御して電圧指令値Ｒｕ，Ｒｖ，Ｒｗ，Ｒｎ’に相当する交流電圧Ｖｕ，Ｖｖ，Ｖｗ，Ｖｎを出力する。
【００４１】
図６においても、第１実施形態と同様に、出力相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎは３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に相当する電圧となる。従って、３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に正負の振幅が等しい信号を用いることで、正負の振幅が等しい出力相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎを得ることができる。
【００４２】
ここで、３レベルＰＷＭ制御回路１８，１９はキャリア信号の振幅によって決まる入力可能な電圧指令値の最大値と最小値とを有するため、補正後の電圧指令値Ｒｕ，Ｒｖ，Ｒｗ，Ｒｎ’も上記入力条件を満足しなければならない。この実施形態のようにＮ相電圧の指令値Ｖｎ＊として３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に同期して３倍の周波数成分を含む交流電圧信号を用いることで、電圧指令値Ｒｕ，Ｒｖ，Ｒｗ，Ｒｎ’の最大値を低く抑えることができる。
【００４３】
図７は、図６の電力変換装置に非対称負荷を接続した場合の動作波形であり、Ｎ相電圧の指令値Ｖｎ＊に、３相交流電圧の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に対して３倍の周波数で０．１５倍の振幅を持つ正弦波を入力した場合の例である。なお、図５と同一の波形には同一の符号を付してある。
本実施形態においても、正方向より負方向の方が大きい負荷電流Ｉｕｌｏａｄ，Ｉｖｌｏａｄ，Ｉｗｌｏａｄが流れた場合でも、コンデンサ電圧Ｅｄ１，Ｅｄ２をバランスさせながら正負の振幅が等しい相電圧Ｖｕ−ｎ，Ｖｖ−ｎ，Ｖｗ−ｎを得ることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施形態を示すブロック図である。
【図２ａ】図１の動作を説明するためのパルスパターンを示す図である。
【図２ｂ】図１の動作を説明するためのパルスパターンを示す図である。
【図２ｃ】図１の動作を説明するためのパルスパターンを示す図である。
【図２ｄ】図１の動作を説明するためのパルスパターンを示す図である。
【図３ａ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｂ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｃ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｄ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｅ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｆ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｇ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｈ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｉ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図３ｊ】図１の動作を説明するための各パルスパターンにおける電流経路を示す図である。
【図４】図１の電力変換装置に負荷装置を接続した場合の接続図である。
【図５】図４の負荷装置が非対称負荷である場合の動作波形図である。
【図６】本発明の第２実施形態を示すブロック図である。
【図７】図６の電力変換装置に非対称負荷を接続した場合の動作波形図である。
【図８】従来技術を示すブロック図である。
【図９】図８の電力変換装置に負荷装置を接続した場合の接続図である。
【図１０】図９の負荷装置が非対称負荷である場合の動作波形図である。
【符号の説明】
【００４５】
１，２：コンデンサ
３，３Ａ：電力変換回路ブロック
４，５，６，７：３レベル電力変換回路
８：リアクトル
８４〜８７：巻線
９：フィルタコンデンサ
１０，１１：電圧検出器
１２：減算器
１３：増幅器
１４：発振回路
１５：乗算器
１６，１７：加算器
１８，１９，１８４，１８５，１８６：３レベルＰＷＭ制御回路
２０：電流検出器
２１：直流電源
２３：負荷装置
２４，２６，２８，３０，３２，３４：抵抗
２５，２７，２９，３１，３３，３５：整流素子
３６：極性判別回路
３７，３７Ａ：３レベル電力変換装置
【図１】
2009100505.tif 000003
【図２ａ】
2009100505.tif 000004
【図２ｂ】
2009100505.tif 000005
【図２ｃ】
2009100505.tif 000006
【図２ｄ】
2009100505.tif 000007
【図３ａ】
2009100505.tif 000008
【図３ｂ】
2009100505.tif 000009
【図３ｃ】
2009100505.tif 000010
【図３ｄ】
2009100505.tif 000011
【図３ｅ】
2009100505.tif 000012
【図３ｆ】
2009100505.tif 000013
【図３ｇ】
2009100505.tif 000014
【図３ｈ】
2009100505.tif 000015
【図３ｉ】
2009100505.tif 000016
【図３ｊ】
2009100505.tif 000017
【図４】
2009100505.tif 000018
【図５】
2009100505.tif 000019
【図６】
2009100505.tif 000020
【図７】
2009100505.tif 000021
【図８】
2009100505.tif 000022
【図９】
2009100505.tif 000023
【図１０】
2009100505.tif 000024