(57)【要約】【課題】表示品質を向上させることができる表示装置及びその駆動方法を提供する。【解決手段】複数の画素を含み画像を表示する表示パネルであって、前記各画素はデータラインと、第１及び第２ゲートラインと、前記データライン及び前記第１ゲートラインに接続される第１サブ画素と、前記データライン及び前記第２ゲートラインに接続される第２サブ画素とを含む表示パネルと、画像信号の入力を受け、前記画像信号を第１サブ画像信号と第２サブ画像信号に変換し、第１サブデータ電圧を前記データラインを通して前記第１サブ画素に供給し、前記第１サブデータ電圧を供給した後に第２サブデータ電圧を前記データラインを通して前記第２サブ画素に供給する表示駆動部とを有し、前記第１サブデータ電圧は前記第１サブ画像信号に対応し、前記第２サブデータ電圧は前記第２サブ画像信号に対応する。【選択図】      図１
2009169398.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を含み画像を表示する表示パネルであって、前記各画素はデータラインと、第１及び第２ゲートラインと、前記データライン及び前記第１ゲートラインに接続される第１サブ画素と、前記データライン及び前記第２ゲートラインに接続される第２サブ画素とを含む表示パネルと、
画像信号の入力を受け、前記画像信号を第１サブ画像信号と第２サブ画像信号に変換し、第１サブデータ電圧を前記データラインを通して前記第１サブ画素に供給し、前記第１サブデータ電圧を供給した後に第２サブデータ電圧を前記データラインを通して前記第２サブ画素に供給する表示駆動部とを有し、
前記第１サブデータ電圧は前記第１サブ画像信号に対応し、前記第２サブデータ電圧は前記第２サブ画像信号に対応することを特徴とする表示装置。
【請求項２】
前記第１サブ画像信号と第２サブ画像信号は互いに異なる階調（ｇｒａｙ  ｓｃａｌｅｓ）を有し、前記第１サブデータ電圧と前記第２サブデータ電圧は互いに異なる電圧レベルを有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１サブ画像信号の階調レベルは前記画像信号の階調レベルより大きいか又は同じであり、前記第２サブ画像信号の階調レベルは前記画像信号の階調レベルより小さいか又は同じであることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第１サブ画像信号及び前記第２サブ画像信号を保存するルックアップテーブルをさらに有することを特徴とする請求項１に記載の表示装置。
【請求項５】
前記表示駆動部は、前記画像信号に対応する前記第１及び第２サブ画像信号を前記ルックアップテーブルから読み出して、順次に出力するタイミングコントローラと、
読み出された前記第１及び第２サブ画像信号に対応する前記第１及び第２サブデータ電圧を供給するデータドライバとを含むことを特徴とする請求項４に記載の表示装置。
【請求項６】
ゲートオン電圧が前記第１及び第２ゲートラインに順次に印加されて、前記第１及び第２サブ画素に順次に前記第１及び第２サブデータ電圧が供給されることを特徴とする請求項１に記載の表示装置。
【請求項７】
第１画素行乃至第ｎ（ｎは１より大きい整数）画素行を含む表示パネルであって、第ｉ（１≦ｉ≦ｎ）画素行は複数の画素を含み、前記各画素は第１サブ画素と第２サブ画素とを含む表示パネルと、
複数の画像信号の入力を受け、前記各画像信号を複数の第１サブ画像信号と第２サブ画像信号に変換し、前記複数の第１サブ画像信号に対応する複数の第１サブデータ電圧を前記第ｉ画素行の前記複数の第１サブ画素に供給し、前記複数の第１サブデータ電圧を供給した後に前記複数の第２サブ画像信号に対応する複数の第２サブデータ電圧を前記第ｉ画素行の前記複数の第２サブ画素に供給する表示駆動部とを有することを特徴とする表示装置。
【請求項８】
前記第１サブ画像信号及び前記第２サブ画像信号を保存するルックアップテーブルをさらに有することを特徴とする請求項７に記載の表示装置。
【請求項９】
前記表示駆動部は、前記複数の画像信号に対応する前記複数の第１及び第２サブ画像信号をルックアップテーブルから読み出し、
前記複数の第１サブ画像信号を出力し、
前記複数の第１サブ画像信号を出力した後に前記複数の第２サブ画像信号を出力することを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記表示駆動部は、前記複数の画像信号に対応する複数の前記第１及び第２サブ画像信号を前記ルックアップテーブルから読み出すメモリコントローラと、
読み出された複数の第１及び第２サブ画像信号を保存する保存部と、
前記保存部に保存された複数の第１サブ画像信号を出力し、前記複数の第１サブ画像信号を出力した後に前記保存部に保存された複数の第２サブ画像信号を出力する出力部と、
前記出力部から出力された複数の第１サブ画像信号及び前記複数の第２サブ画像信号を前記複数の第１サブデータ電圧及び前記複数の第２サブデータ電圧に変換して、各々前記複数の第１サブ画素及び第２サブ画素に供給するデータドライバとを含むことを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記表示駆動部は、前記複数の画像信号に対応する前記複数の第１サブ画像信号を前記ルックアップテーブルから読み出して出力し、
前記第１サブ画像信号を読み出して出力した後に前記複数の画像信号に対応する前記複数の第２サブ画像信号を前記ルックアップテーブルから読み出して出力することを特徴とする請求項８に記載の表示装置。
【請求項１２】
前記表示駆動部は、前記複数の画像信号を保存する保存部と、
前記保存部に保存された複数の画像信号に対応する前記複数の第１サブ画像信号を前記ルックアップテーブルから読み出して出力し、前記複数の第１サブ画像信号を出力した後に前記保存部に保存された複数の画像信号に対応する前記複数の第２サブ画像信号を前記ルックアップテーブルから読み出して出力するメモリコントローラと、
前記メモリコントローラから出力された複数の第１サブ画像信号及び前記複数の第２サブ画像信号を前記複数の第１サブデータ電圧及び前記複数の第２サブデータ電圧に変換して各々前記複数の第１サブ画素及び第２サブ画素に供給するデータドライバとを含むことを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記各画素行は、前記各第１サブ画素と接続される第１ゲートラインと、
前記各第２サブ画素と接続される第２ゲートラインと、
前記各第１サブ画素及び前記各第２サブ画素と接続される複数のデータラインとを含むことを特徴とする請求項７に記載の表示装置。
【請求項１４】
前記第１サブ画像信号と第２サブ画像信号は互いに異なる階調（ｇｒａｙ  ｓｃａｌｅｓ）を有し、前記第１サブデータ電圧と前記第２サブデータ電圧は互いに異なる電圧レベルを有することを特徴とする請求項７に記載の表示装置。
【請求項１５】
前記第１サブ画像信号の階調レベルは前記画像信号の階調レベルより大きいか又は同じであり、前記第２サブ画像信号の階調レベルは前記画像信号の階調レベルより小さいか又は同じであることを特徴とする請求項１４に記載の表示装置。
【請求項１６】
第１画素行乃至第ｎ（ｎは１より大きい整数）画素行を含み、第ｉ（１≦ｉ≦ｎ）画素行は複数の画素を含み、該各画素は第１サブ画素と第２サブ画素とを含む表示装置の駆動方法であって、
複数の画像信号の入力を受信する段階と、
前記複数の画像信号を複数の第１サブ画像信号と第２サブ画像信号に変換する段階と、
前記複数の第１サブ画像信号に対応する複数の第１サブデータ電圧を前記第ｉ画素行の前記複数の第１サブ画素に供給する段階と、
前記複数の第１サブデータ電圧を供給した後に前記複数の第２サブ画像信号に対応する複数の第２サブデータ電圧を前記第ｉ画素行の前記複数の第２サブ画素に供給する段階とを有することを特徴とする表示装置の駆動方法。
【請求項１７】
前記第１及び第２サブ画像信号に変換する段階は、前記複数の画像信号に対応する前記複数の第１及び第２サブ画像信号をルックアップテーブルから読み出す段階と、
前記複数の第１サブ画像信号を出力する段階と、
前記複数の第１サブ画像信号を出力した後に前記複数の第２サブ画像信号を出力する段階とを含むことを特徴とする請求項１６に記載の表示装置の駆動方法。
【請求項１８】
前記第１及び第２サブ画像信号に変換する段階は、前記複数の画像信号に対応する複数の前記第１サブ画像信号をルックアップテーブルから読み出して出力する段階と、
前記第１サブ画像信号を読み出して出力した後に前記複数の画像信号に対応する複数の前記第２サブ画像信号を前記ルックアップテーブルから読み出して出力する段階とを含むことを特徴とする請求項１６に記載の表示装置の駆動方法。
【請求項１９】
前記第１サブ画像信号の階調レベルは前記画像信号の階調レベルより大きいか又は同じであり、前記第２サブ画像信号の階調レベルは前記画像信号の階調レベルより小さいか又は同じであることを特徴とする請求項１６に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及びその駆動方法に関し、さらに詳細には表示品質を向上させることができる表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
フラットパネル表示装置の一例である液晶表示装置は視野角（ｖｉｅｗｉｎｇ  ａｎｇｌｅ）が狭いという短所を有するが、これを改善するため、広視野角特性を有するＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード及びＳ−ＰＶＡ（Ｓｕｐｅｒ−Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードの液晶表示装置が開発されている。
【０００３】
特にＳ−ＰＶＡモード液晶表示装置は二つのサブ画素から成る画素を具備する（例えば、特許文献１参照）。各サブ画素には互いに異なるサブデータ電圧が印加されて各サブ画素ごとに光の透過率が異なるようになり、二つのサブ画素を含む一つの画素は互いに異なる二つの透過率の中間値と見られる。このようなＳ−ＰＶＡモードによって液晶表示装置の側面視野角を広げることができる。
【０００４】
しかし従来では二つのサブ画素に提供されるサブデータ電圧を各々個別的に制御することができなかった。それによって表示品質をより一層向上させることができなかったという問題点がある。
【０００５】
【特許文献１】大韓民国特許出願公開第１０−２００６−１１６４４３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、表示品質を向上させることができる表示装置を提供することにある。
【０００７】
また、本発明の他の目的は、表示品質を向上させることができる表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するためになされた本発明による表示装置は、複数の画素を含み画像を表示する表示パネルであって、前記各画素はデータラインと、第１及び第２ゲートラインと、前記データライン及び前記第１ゲートラインに接続される第１サブ画素と、前記データライン及び前記第２ゲートラインに接続される第２サブ画素とを含む表示パネルと、画像信号の入力を受け、前記画像信号を第１サブ画像信号と第２サブ画像信号に変換し、第１サブデータ電圧を前記データラインを通して前記第１サブ画素に供給し、前記第１サブデータ電圧を供給した後に第２サブデータ電圧を前記データラインを通して前記第２サブ画素に供給する表示駆動部とを有し、前記第１サブデータ電圧は前記第１サブ画像信号に対応し、前記第２サブデータ電圧は前記第２サブ画像信号に対応することを特徴とする。
【０００９】
また、上記目的を達成するためになされた本発明による表示装置は、第１画素行乃至第ｎ（ｎは１より大きい整数）画素行を含む表示パネルであって、第ｉ（１≦ｉ≦ｎ）画素行は複数の画素を含み、前記各画素は第１サブ画素と第２サブ画素とを含む表示パネルと、複数の画像信号の入力を受け、前記各画像信号を複数の第１サブ画像信号と第２サブ画像信号に変換し、前記複数の第１サブ画像信号に対応する複数の第１サブデータ電圧を前記第ｉ画素行の前記複数の第１サブ画素に供給し、前記複数の第１サブデータ電圧を供給した後に前記複数の第２サブ画像信号に対応する複数の第２サブデータ電圧を前記第ｉ画素行の前記複数の第２サブ画素に供給する表示駆動部とを有することを特徴とする。
【００１０】
上記目的を達成するためになされた本発明による表示装置の駆動方法は、第１画素行乃至第ｎ（ｎは１より大きい整数）画素行を含み、第ｉ（１≦ｉ≦ｎ）画素行は複数の画素を含み、該各画素は第１サブ画素と第２サブ画素とを含む表示装置の駆動方法であって、複数の画像信号の入力を受信する段階と、前記複数の画像信号を複数の第１サブ画像信号と第２サブ画像信号に変換する段階と、前記複数の第１サブ画像信号に対応する複数の第１サブデータ電圧を前記第ｉ画素行の前記複数の第１サブ画素に供給する段階と、前記複数の第１サブデータ電圧を供給した後に前記複数の第２サブ画像信号に対応する複数の第２サブデータ電圧を前記第ｉ画素行の前記複数の第２サブ画素に供給する段階とを有することを特徴とする。
【発明の効果】
【００１１】
本発明に係る表示装置及びその駆動方法によれば表示品質が向上され得るという効果がある。
【発明を実施するための最良の形態】
【００１２】
次に、本発明に係る表示装置及びその駆動方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１３】
一つの素子（ｅｌｅｍｅｎｔｓ）が他の素子と“接続された（ｃｏｎｎｅｃｔｅｄ  ｔｏ）”あるいは“カップリングされた（ｃｏｕｐｌｅｄ  ｔｏ）”と指称されるものは、他の素子と直接接続あるいはカップリングされた場合、あるいは中間に他の素子を介在した場合をすべて含む。反面、一つの素子が他の素子と“直接接続された（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）”あるいは“直接カップリングされた（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）”と指称されるものは、中間に他の素子を介在しないことを表す。明細書全体にかけて同一参照符号は同一構成要素を指称する。“及び／又は”は言及されたアイテムの各々および一つ以上のすべての組合せを含む。
【００１４】
第１、第２等が多様な素子、構成要素及び／又はセクションを叙述するために使用されるが、これら素子、構成要素及び／又はセクションはこれら用語によって制限されないことはもちろんである。これら用語は単に一つの素子、構成要素あるいはセクションを他の素子、構成要素あるいはセクションと区別するために使用するものである。したがって、以下で言及される第１素子、第１構成要素あるいは第１セクションは本発明の技術的思想内で第２素子、第２構成要素あるいは第２セクションであり得ることはもちろんである。
【００１５】
本明細書で使用された用語は実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書で単数型は文句に特別に言及しない限り複数型も含む。明細書で使用される“有する（ｃｏｍｐｒｉｓｅｓ）”及び／又は“含む（ｃｏｍｐｒｉｓｉｎｇ）”は言及された構成要素、段階、動作及び／又は素子は一つ以上の他の構成要素、段階、動作及び／又は素子の存在又は追加を排除しない。
【００１６】
他の定義がなければ、本明細書で使用されるすべての用語（技術および科学的用語を含む）は本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味として使用され得るものである。また一般的に使用される辞典に定義されている用語は明白に特別に定義されていない限り理想的にまたは過度に解釈されない。
【００１７】
図１〜図７を参照して本発明の一実施形態による表示装置及びその駆動方法を説明する。
図１は本発明の一実施形態による表示装置の概略構成ブロック図であり、図２は図１の一画素の等価回路図であり、図３は本発明の一実施形態による表示装置の表示駆動部の動作を説明するための信号波形図であり、図４〜図７は本発明の一実施形態による表示装置の表示駆動部の動作を説明するための概念図であり、図８は図１のルックアップテーブルに保存された第１サブ画像信号及び第２サブ画像信号を説明するためのグラフである。
【００１８】
図１を参照すると、本発明の一実施形態による液晶表示装置１０は液晶パネル３００、表示駆動部、ルックアップテーブル７００および階調電圧生成部８００を含む。表示駆動部はゲートドライバ４００、データドライバ５００、これらを制御するタイミングコントローラ６００を含む。
【００１９】
液晶パネル３００は第１〜第ｎ画素行を含み、各画素行は複数の画素ＰＸを含み、各画素ＰＸは第１サブ画素ＳＰ１と第２サブ画素ＳＰ２を含む。一つの画素行ごとに２個のゲートラインＧ１１、Ｇ１２〜Ｇｎ１、Ｇｎ２が形成されている。データラインＤ１〜Ｄｍは第１サブ画素ＳＰ１と第２サブ画素ＳＰ２の間に形成されて概ね列方向に延長されお互いがほとんど平行する。
【００２０】
図２を参照すれば、一つの画素ＰＸは第１サブ画素ＳＰ１と第２サブ画素ＳＰ２を含む。第１サブ画素ＳＰ１は第１ゲートラインＧｉ１及びデータラインＤｊと接続され、第２サブ画素ＳＰ２は第２ゲートラインＧｉ２及びデータラインＤｊと接続される。すなわち、第１サブ画素ＳＰ１及び第２サブ画素ＳＰ２はデータラインを共有する。
【００２１】
第１サブ画素ＳＰ１と第２サブ画素ＳＰ２は第１基板１００と第２基板２００の間に形成される。第１サブ画素ＳＰ１は第１液晶キャパシタＣ１と第１スイッチング素子Ｑ１を含み、第２サブ画素ＳＰ２は第２液晶キャパシタＣ２と第２スイッチング素子Ｑ２を含む。
【００２２】
第１液晶キャパシタＣ１は第１基板１００上に形成された第１画素電極ＰＥ１と第２基板２００上に形成された共通電極ＣＥ及びこれらの間に介在する液晶層（未図示）からなる。第２液晶キャパシタＣ２は第１基板１００上に形成された第２画素電極ＰＥ２と第２基板１２０上に形成された共通電極ＣＥ及びこれらの間に介在する液晶層（未図示）から成る。第２基板２００上にはカラーフィルタＣＦがさらに形成され得る。
【００２３】
一つの画素ＰＸには各々互いに異なる電圧レベルの第１サブデータ電圧と第２サブデータ電圧がデータラインＤｊを通し順次に印加され得る。例えば、先に第１サブデータ電圧は第１サブ画素ＳＰ１に印加されて次に第２サブデータ電圧は第２サブ画素ＳＰ２に印加され得る。
第１サブ画素ＳＰ１に第１サブデータ電圧が印加されれば、バックライトアセンブリ（未図示）から供給される光が第１サブ画素ＳＰ１を第１サブデータ電圧に対応する第１透過率で透過し、第２サブ画素ＳＰ２に第２サブデータ電圧が印加されれば、光は第２サブ画素ＳＰ２を第２サブデータ電圧に対応する第２透過率で透過する。したがって一つの画素ＰＸで表示される画像は、第１透過率と第２透過率との間の所定の透過率に対応する明るさで表示される。
【００２４】
表示駆動部はタイミングコントローラ６００、ゲートドライバ４００及びデータドライバ５００を含む。
表示駆動部は複数の画像信号ＩＳＩＧの入力を受けて、各画像信号ＩＳＩＧを複数の第１サブ画像信号ＨＤＡＴと複数の第２サブ画像信号ＬＤＡＴに変換し、複数の第１サブ画像信号ＨＤＡＴに対応する複数の第１サブデータ電圧を第ｉ（１≦ｉ≦ｎ）画素行の複数の第１サブ画素ＳＰ１に供給し、複数の第１サブデータ電圧を提供した後に複数の第２サブ画像信号ＬＤＡＴに対応する複数の第２サブデータ電圧を第ｉ画素ＰＸ行の複数の第２サブ画素ＳＰ２に供給する。以下にて、表示駆動部の各ブロックに対してさらに具体的に説明する。
【００２５】
タイミングコントローラ６００は外部のグラフィック制御器（未図示）から入力制御信号を受信してこれに基づいてゲート制御信号ＣＯＮＴ１とデータ制御信号ＣＯＮＴ２を生成し、ゲート制御信号ＣＯＮＴ１をゲートドライバ４００に、データ制御信号ＣＯＮＴ２をデータドライバ５００に送る。
ここで入力制御信号は、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック（Ｍｃｌｋ）、データイネーブル信号（ＤＥ）等である。ゲート制御信号ＣＯＮＴ１はゲートドライバ４００の動作を制御するための信号であって、ゲートドライバ４００の動作を開示する垂直開始信号、ゲートオン電圧の出力時期を決定するゲートクロック信号及びゲートオン電圧のパルス幅を決定する出力イネーブル信号などを含む。データ制御信号ＣＯＮＴ２はデータドライバ５００の動作を制御する信号であって、データドライバ５００の動作を開示する水平開示信号、二つのデータ電圧の出力を指示する出力指示信号などを含む。
【００２６】
また、タイミングコントローラ６００は、画像信号ＩＳＩＧの入力を受けこれに対応する第１サブ画像信号ＨＤＡＴ及び第２サブ画像信号ＬＤＡＴをルックアップテーブル７００から読み出し、順次に出力する。さらに具体的には、タイミングコントローラ６００は一画素ＰＸ行に供給される画像信号ＩＳＩＧの入力を受け一画素行の各第１サブ画素ＳＰ１に供給される複数の第１サブ画像信号ＨＤＡＴを先に出力し、次に一画素行の各第２サブ画素ＳＰ２にされる複数の第２サブ画像信号ＬＤＡＴを出力する。
【００２７】
ゲートドライバ４００はタイミングコントローラ６００から供給されたゲート制御信号ＣＯＮＴ１に応答して、外部から入力されるゲートオン／オフ電圧（Ｖｏｎ、Ｖｏｆｆ）を図３に示すように複数のゲートラインＧ１１〜Ｇｎ２に順次に出力する。
【００２８】
図３を参照すると、一つの画素ＰＸ行が活性化され、データ電圧の入力を受ける時間を１水平周期（以下“１Ｈ”という）とすると、“１Ｈ”の間、各画素行の第１及び第２ゲートラインが順次に活性化される。すなわち、最初の“１Ｈ”で第１区間Ｐ１の間、第１画素行ＲＯＷ１の第１ゲートラインＧ１１が活性化されて、第２区間Ｐ２の間、第１画素行ＲＯＷ１の第２ゲートラインＧ１２が活性化される。２番目の“１Ｈ”で第３区間Ｐ３の間、第２画素行ＲＯＷ２の第１ゲートラインＧ２１が活性化されて、第４区間Ｐ４の間、第２画素行ＲＯＷ２の第２ゲートラインＧ２２が活性化される。
【００２９】
一方、図１のデータドライバ５００はタイミングコントローラ６００から供給されたデータ制御信号ＣＯＮＴ２に応答し、先に複数の第１サブ画像信号ＨＤＡＴに対応する複数の第１サブデータ電圧を各データラインＤ１〜Ｄｍに印加し、次に複数の第２サブ画像信号ＬＤＡＴに対応する複数の第２サブデータ電圧を各データラインに印加する。データドライバ５００は階調電圧生成部８００から複数の第１サブ画像信号ＨＤＡＴに対応する複数の第１サブデータ電圧及び、複数の第２サブ画像信号ＬＤＡＴに対応する複数の第２サブデータ電圧の入力を受ける。
【００３０】
図３、図４〜図７をさらに参照してより一層具体的に説明する。
第１区間Ｐ１の間、第１画素行ＲＯＷ１の第１ゲートラインＧ１１にゲートオン電圧（Ｖｏｎ）が印加されて、残りゲートラインＧ１２、Ｇ２１、Ｇ２２にゲートオフ電圧（Ｖｏｆｆ）が印加される。データドライバ５００が先に複数の第１サブデータ電圧Ｈ１、Ｈ２、Ｈ３を各データラインＤ１、Ｄ２、Ｄ３に印加する。したがって図４に示すように第１画素行ＲＯＷ１の複数の第１サブ画素ＳＰ１に各第１サブデータ電圧Ｈ１、Ｈ２、Ｈ３が供給される。
【００３１】
第２区間Ｐ２の間、第１画素行ＲＯＷ１の第２ゲートラインＧ１２にゲートオン電圧（Ｖｏｎ）が印加されて、残りゲートラインＧ１１、Ｇ２１、Ｇ２２にゲートオフ電圧（Ｖｏｆｆ）が印加される。データドライバ５００が複数の第２サブデータ電圧Ｌ１、Ｌ２、Ｌ３を各データラインＤ１、Ｄ２、Ｄ３に印加する。したがって図５に示すように第１画素行ＲＯＷ１の複数の第２サブ画素ＳＰ２に各第２サブデータ電圧Ｌ１、Ｌ２、Ｌ３が供給される。
【００３２】
第３区間Ｐ３の間、第２画素行ＲＯＷ２の第１ゲートラインＧ２１にゲートオン電圧（Ｖｏｎ）が印加されて、残りゲートラインＧ１１、Ｇ１２、Ｇ２２にゲートオフ電圧（Ｖｏｆｆ）が印加される。データドライバ５００が複数の第１サブデータ電圧Ｈ４、Ｈ５、Ｈ６を各データラインＤ１、Ｄ２、Ｄ３に印加する。したがって図６に示すように第２画素行ＲＯＷ２の複数の第１サブ画素ＳＰ１に各第１サブデータ電圧Ｈ４、Ｈ５、Ｈ６が供給される。
【００３３】
第４区間Ｐ４の間、第２画素行ＲＯＷ２の第２ゲートラインＧ２２にゲートオン電圧（Ｖｏｎ）が印加されて、残りゲートラインＧ１１、Ｇ１２、Ｇ２１にゲートオフ電圧（Ｖｏｆｆ）が印加される。データドライバ５００が複数の第２サブデータ電圧Ｌ４、Ｌ５、Ｌ６を各データラインＤ１、Ｄ２、Ｄ３に印加する。したがって図７に示すように第２画素行ＲＯＷ２の複数の第２サブ画素ＳＰ２に各第２サブデータ電圧Ｌ４、Ｌ５、Ｌ６が供給される。
【００３４】
図８を参照してルックアップテーブル７００に保存された第１サブ画像信号ＨＤＡＴ及び第２サブ画像信号ＬＤＡＴを説明する。
【００３５】
図８を参照すると、液晶パネル３００に印加される階調レベル（ｇｒａｙ  ｓｃａｌｅ  ｌｅｖｅｌｓ）に従った輝度特性を表すガンマ曲線を示す。
液晶表示装置１０の製造段階で液晶パネル３００の側面視認性が最適となる第１サブ画素ＳＰ１のガンマ曲線Ａと第２サブ画素ＰＸのガンマ曲線Ｂを設定する。第１サブ画素ＰＸのガンマ曲線Ａと第２サブ画素ＰＸのガンマ曲線Ｂは液晶表示装置１０の特性及び機能に大いに依存する。
【００３６】
液晶パネル３００の第１サブ画素ＰＸと第２サブ画素ＰＸに同一の階調レベルに該当するデータ電圧を印加した後、液晶パネル３００の正面での輝度特性を検知して、液晶パネル３００の正面でのガンマ曲線（Ａ＋Ｂ）を求める。液晶パネル３００の正面でのガンマ曲線（Ａ＋Ｂ）と既に設定された第１サブ画素ＰＸのガンマ曲線Ａと第２サブ画素ＰＸのガンマ曲線Ｂを利用してルックアップテーブル７００に第１サブ画像信号ＨＤＡＴ及び第２サブ画像信号ＬＤＡＴを保存する。
【００３７】
例えば、液晶パネル３００の第１サブ画素ＳＰ１と第２サブ画素ＳＰ２に同一の第１階調レベル１３０Ｇに該当するサブデータ電圧を印加すれば、液晶パネル３００の正面では第１輝度Ｌ１値を有する。液晶パネル３００に印加された第１階調レベル１３０Ｇと液晶パネル３００から感知された第１輝度Ｌ１値が接する第１接点Ｐ１を輝度軸の方向に直線に延長して、第１サブ画素ＳＰ１のガンマ曲線Ａと接する第２接点Ｐ２と第２サブ画素ＳＰ２のガンマ曲線Ｂと接する第３接点Ｐ３を求める。
【００３８】
第１サブ画素ＳＰ１のガンマ曲線Ａ上で第２接点Ｐ２は第２輝度Ｌ２値を有する。液晶パネル３００の正面ガンマ曲線（Ａ＋Ｂ）上で第２輝度Ｌ２に該当する階調値は第２階調レベル２２０Ｇとなる。同様に、第２サブ画素ＳＰ２のガンマ曲線Ｂ上で第３接点Ｐ３は第３輝度Ｌ３値を有する。液晶パネル３００の正面ガンマ曲線（Ａ＋Ｂ）上で第３輝度Ｌ３に該当する階調値は第３階調レベル３５Ｇとなる。
【００３９】
すなわち、液晶パネル３００の正面でガンマ特性が第１接点Ｐ１として表現されるためには、第１サブ画素ＳＰ１には第２階調レベル２２０Ｇに該当するサブデータ電圧が印加されなければならず、第２サブ画素ＳＰ２には第３階調レベル３５Ｇに該当するサブデータ電圧が印加されなければならない。
【００４０】
上述した方法で、外部から入力される画像信号ＩＳＩＧの各階調レベルに対応して、第１及び第２サブ画素ＳＰ１、ＳＰ２に印加する第１サブデータ電圧及び第２サブデータ電圧に対応する第１サブ画像信号ＨＤＡＴ及び第２サブ画像信号ＬＤＡＴをルックアップテーブル７００に保存することができる。
【００４１】
上述したように、側面視認性を最適化することができるよう画像信号ＩＳＩＧを第１及び第２サブ画像信号ＨＤＡＴ、ＬＤＡＴに変換し、各第１及び第２サブ画素ＳＰ１、ＳＰ２に第１及び第２サブデータ電圧を供給することにより表示品質が向上される。
【００４２】
一方、第１及び第２サブ画素ＳＰ１、ＳＰ２は一つのデータラインを共有するため、表示駆動部は複数の第１サブデータ電圧を先に各データラインＤ１〜Ｄｍに印加し、次に複数の第２サブデータ電圧を各データラインＤ１〜Ｄｍに印加しなければならない。
【００４３】
このため、表示駆動部が駆動動作を実行する一番目の方法としては、タイミングコントローラ６００が先に複数の第１サブ画像信号ＨＤＡＴを各データラインＤ１〜Ｄｍに供給し、その後、複数の第２サブ画像信号ＬＤＡＴを各データラインＤ１〜Ｄｍに供給する方法がある。この時、データドライバ５００はタイミングコントローラ６００から順次に出力される複数の第１サブ画像信号ＨＤＡＴを先に複数の第１サブデータ電圧に変換して出力し、その次に複数の第２サブ画像信号ＬＤＡＴを複数の第２サブデータ電圧に変換して出力するものである。
【００４４】
２番目方法としては、タイミングコントローラ６００が入力される画像信号ＩＳＩＧに対応する第１サブ画像信号ＨＤＡＴと第２サブ画像信号ＬＤＡＴを出力し、データドライバ５００が出力された複数の第１及び第２サブ画像信号（ＨＤＡＴ、ＬＤＡＴ）のうち先に複数の第１サブ画像信号ＨＤＡＴを複数の第１サブデータ電圧に変換して出力し、その次に複数の第２サブ画像信号ＬＤＡＴを複数の第２サブデータ電圧に変換して出力するものである。
【００４５】
本発明による表示装置は上記２種類の方法に限定されず、多様な方法で動作され得るが、以下では上述した１番目の方法で動作する表示装置を具体的な実施形態を通して説明する。
【００４６】
図９及び図１０を参照して本発明の一実施形態による表示装置を説明する。
図９は、本発明の一実施形態による表示装置のタイミングコントローラの概略ブロック図であり、図１０は、図９のタイミングコントローラの動作を説明するための概念図である。
【００４７】
図９を参照すると、タイミングコントローラ６０１はメモリコントローラ６１０と、保存部６２０と出力部６３０を含む。
【００４８】
先ず、メモリコントローラ６１０は、画像信号ＩＳＩＧの入力を受けこれに対応する第１サブ画像信号ＨＤＡＴ及び第２サブ画像信号ＬＤＡＴをルックアップテーブル７００から読み出す。ここでメモリコントローラ６１０は第１サブ画像信号ＨＤＡＴ及び第２サブ画像信号ＬＤＡＴを同時に読み出すことができ、あるいは順次に読み出すことができる。
【００４９】
保存部６２０は、メモリコントローラ６１０から出力された第１サブ画像信号ＨＤＡＴ及び第２サブ画像信号ＬＤＡＴを保存する。保存部６２０は一画素行の複数の第１サブ画素ＳＰ１に提供される複数の第１サブ画像信号ＨＤＡＴを複数の第２サブ画像信号ＬＤＡＴより先に出力するために複数の第１サブ画像信号ＨＤＡＴ及び第２サブ画像信号ＬＤＡＴを保存する。出力部６３０はメモリに保存されている複数の第１サブ画像信号ＨＤＡＴを先に出力し、次に複数の第２サブ画像信号ＬＤＡＴを出力する。
【００５０】
ここで図１０をさらに参照して保存部６２０と出力部６３０の動作をさらに詳細に説明する。
以下では一画素行に４個の画素ＰＸを含む場合を例にあげて説明する。一画素ＰＸ行は４個の第１サブ画素ＳＰ１と４個の第２サブ画素ＳＰ２を含む。
【００５１】
先ず、時間Ｔ１において保存部６２０は、第１画素行の３個の第１サブ画素ＳＰ１に供給される３個の第１サブ画像信号（ＨＤＡＴ１＿１、ＨＤＡＴ１＿２、ＨＤＡＴ１＿３）と３個の第２サブ画素ＳＰ２に供給される３個の第２サブ画像信号（ＬＤＡＴ１＿１、ＬＤＡＴ１＿２、ＬＤＡＴ１＿３）を保存する。
【００５２】
次に、メモリコントローラ６１０が第１画素行の４番目の画素ＰＸに供給される第１サブ画像信号（ＨＤＡＴ１＿４）及び第２サブ画像信号（ＬＤＡＴ１＿４）を供給するとき、時間Ｔ２において、保存部６２０は第１サブ画像信号（ＨＤＡＴ１＿４）及び第２サブ画像信号（ＬＤＡＴ１＿４）を保存する。この時、出力部６３０は保存部６２０から第１画素行の１番目の画素ＰＸと２番目の画素ＰＸに供給される第１サブ画像信号（ＨＤＡＴ１＿１、ＨＤＡＴ１＿２）を出力する。
【００５３】
次に、メモリコントローラ６１０が第２画素行の１番目の画素ＰＸに供給される第１サブ画像信号（ＨＤＡＴ２＿１）及び第２サブ画像信号（ＬＤＡＴ２＿１）を供給するとき、時間Ｔ３において、保存部６２０は第１サブ画像信号（ＨＤＡＴ２＿１）及び第２サブ画像信号（ＬＤＡＴ２＿１）を保存する。この時、出力部６３０は保存部６２０から第１画素行の３番目の画素ＰＸと４番目の画素ＰＸに供給される第１サブ画像信号（ＨＤＡＴ１＿３、ＨＤＡＴ１＿４）を出力する。
【００５４】
次に、メモリコントローラ６１０が第２画素行の２番目の画素ＰＸに供給される第１サブ画像信号（ＨＤＡＴ２＿２）及び第２サブ画像信号（ＬＤＡＴ２＿２）を供給するとき、時間Ｔ４において、保存部６２０は第１サブ画像信号ＨＤＡＴ（ＨＤＡＴ２＿２）及び第２サブ画像信号（ＬＤＡＴ２＿２）を保存する。この時、出力部６３０は保存部６２０から第１画素行の一番目の画素ＰＸと２番目の画素ＰＸに供給される第２サブ画像信号（ＬＤＡＴ１＿２、ＬＤＡＴ１＿１）を出力する。
【００５５】
次に、メモリコントローラ６１０が第２画素行の３番目の画素ＰＸに供給される第１サブ画像信号（ＨＤＡＴ２＿３）及び第２サブ画像信号（ＬＤＡＴ２＿３）を供給するとき、時間Ｔ５において、保存部６２０は第１サブ画像信号（ＨＤＡＴ２＿３）及び第２サブ画像信号（ＬＤＡＴ２＿３）を保存する。この時、出力部６３０は保存部６２０から第１画素行の３番目の画素ＰＸと４番目の画素ＰＸに供給される第２サブ画像信号（ＬＤＡＴ１＿３、ＬＤＡＴ１＿４）を出力する。
【００５６】
整理して説明すれば、保存部６２０はメモリコントローラ６１０から出力された複数の第１サブ画像信号ＨＤＡＴ及び複数の第２サブ画像信号ＬＤＡＴを保存し、出力部６３０が保存部６２０から一画素ＰＸ行に対する複数の第１サブ画像信号ＨＤＡＴを先に出力し、次に一画素ＰＸ行に対する複数の第２サブ画像信号ＬＤＡＴを出力する。
【００５７】
図１１及び図１２を参照し、本発明の他の実施形態による表示装置及びその駆動方法を説明する。
図１１は、本発明の他の実施形態による表示装置のタイミングコントローラのブロック図であり、図１２は、図１１のタイミングコントローラの動作を説明するための概念図である。
図９に示した構成要素と同一の機能をする構成要素に対しては同一の図面符号を使用し、説明の便宜上、該当構成要素の詳細な説明は省略する。
【００５８】
図１１を参照すると、タイミングコントローラ６０２は保存部６４０とメモリコントローラ６５０を含む。
【００５９】
保存部６４０は画像信号ＩＳＩＧの入力を受け保存する。メモリコントローラ６５０は保存部６４０に保存された画像信号ＩＳＩＧの入力を受けこれに対応する複数の第１サブ画像信号ＨＤＡＴを先に読み出して出力し、次に複数の第２サブ画像信号ＬＤＡＴを読み出して出力する。
【００６０】
図１２をさらに参照して保存部６４０とメモリコントローラ６５０の動作をさらに詳細に説明する。
以下では一画素行に４個の画素ＰＸを含む場合を例にあげて説明する。一画素行は４個の第１サブ画素ＳＰ１と４個の第２サブ画素ＳＰ２を含む。
【００６１】
まず、時間Ｔ１において、保存部６４０は第１画素行の３個の画素ＰＸに供給される３個の画像信号（ＩＳＩＧ１＿１、ＩＳＩＧ１＿２、ＩＳＩＧ１＿３）を保存する。
【００６２】
時間Ｔ２において、保存部６４０は第１画素行の４番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿４）を保存する。この時、メモリコントローラ６５０は先に第１画素行の一番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿１）の入力を受けこれに対応する第１サブ画像信号（ＨＤＡＴ１＿１）をルックアップテーブル７００から読み出して出力する。次に、第１画素行の２番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿２）の入力を受けこれに対応する第１サブ画像信号（ＨＤＡＴ１＿２）をルックアップテーブル７００から読み出して出力する。
【００６３】
時間Ｔ３において、保存部６４０が第２画素行の一番目の画素ＰＸに供給される画像信号（ＩＳＩＧ２＿１）を保存する。この時、メモリコントローラ６５０は先に第１画素行の３番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿３）の入力を受けこれに対応する第１サブ画像信号（ＨＤＡＴ１＿３）をルックアップテーブル７００から読み出して出力する。次に、第１画素行の４番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿４）の入力を受けこれに対応する第１サブ画像信号（ＨＤＡＴ１＿４）をルックアップテーブル７００から読み出して出力する
【００６４】
時間Ｔ４において、保存部６４０が第２画素行の２番目の画素ＰＸに供給される画像信号（ＩＳＩＧ２＿２）を保存する。この時、メモリコントローラ６５０は先に第１画素行の一番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿１）の入力を受けこれに対応する第２サブ画像信号（ＬＤＡＴ１＿１）をルックアップテーブル７００から読み出して出力する。次に、第１画素行の２番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿２）の入力を受けこれに対応する第２サブ画像信号（ＬＤＡＴ１＿２）をルックアップテーブル７００から読み出して出力する。
【００６５】
時間Ｔ５において、保存部６４０が第２画素行の３番目の画素ＰＸに供給される画像信号（ＩＳＩＧ２＿３）を保存する。この時、メモリコントローラ６５０は先に第１画素行の３番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿３）の入力を受けこれに対応する第２サブ画像信号（ＬＤＡＴ１＿３）をルックアップテーブル７００から読み出して出力する。次に、第１画素行の４番目の画素ＰＸに供給される画像信号（ＩＳＩＧ１＿４）の入力を受けこれに対応する第２サブ画像信号（ＬＤＡＴ１＿４）をルックアップテーブル７００から読み出して出力する。
【００６６】
以上を整理して説明すれば、保存部６４０は画像信号ＩＳＩＧを保存して、メモリコントローラ６５０が一画素行に対する画像信号ＩＳＩＧに対応する複数の第１サブ画像信号ＨＤＡＴを先に読み出して出力し、次に一画素行に対する複数の第２サブ画像信号ＬＤＡＴを読み出して出力する。
【００６７】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【００６８】
本発明は、液晶表示装置などのフラットパネル表示装置に利用される。
【図面の簡単な説明】
【００６９】
【図１】本発明の一実施形態による表示装置の概略構成ブロック図である。
【図２】図１の一画素の等価回路図である。
【図３】本発明の一実施形態による表示装置の表示駆動部の動作を説明するための信号波形図である。
【図４】本発明の一実施形態による表示装置の表示駆動部の動作を説明するための概念図である。
【図５】本発明の一実施形態による表示装置の表示駆動部の動作を説明するための概念図である。
【図６】本発明の一実施形態による表示装置の表示駆動部の動作を説明するための概念図である。
【図７】本発明の一実施形態による表示装置の表示駆動部の動作を説明するための概念図である。
【図８】図１のルックアップテーブルに保存された第１サブ画像信号及び第２サブ画像信号を説明するためのグラフである。
【図９】本発明の一実施形態による表示装置のタイミングコントローラの概略ブロック図である。
【図１０】図９のタイミングコントローラの動作を説明するための概念図である。
【図１１】本発明の他の実施形態による表示装置のタイミングコントローラのブロック図である。
【図１２】図１１のタイミングコントローラの動作を説明するための概念図である。
【符号の説明】
【００７０】
１０        液晶表示装置
１００      第１基板
２００      第２基板
３００      液晶パネル
４００      ゲートドライバ
５００      データドライバ
６００、６０１、６０２    タイミングコントローラ
６１０、６５０    メモリコントローラ
６２０、６４０    保存部
６３０      出力部
７００      ルックアップテーブル
８００      階調電圧生成部
【図１】
2009169398.tif 000003
【図２】
2009169398.tif 000004
【図３】
2009169398.tif 000005
【図４】
2009169398.tif 000006
【図５】
2009169398.tif 000007
【図６】
2009169398.tif 000008
【図７】
2009169398.tif 000009
【図８】
2009169398.tif 000010
【図９】
2009169398.tif 000011
【図１０】
2009169398.tif 000012
【図１１】
2009169398.tif 000013
【図１２】
2009169398.tif 000014