(57)【要約】【課題】過入力レベルに対し、応答性の速い出力制限を行い、規定出力を得る高周波増幅器を提供する。【解決手段】入力される高周波信号の電力量を検出し入力検出電圧とする入力レベル検出手段１と、高周波信号の電力量を可変減衰電圧により減衰調整する電圧可変減衰手段２と、減衰調整を受けた高周波信号の電力量を所定の電力量に増幅し出力とする増幅手段３と、増幅された高周波信号の電力量を検出し出力検出電圧とする出力レベル検出手段４と、入力検出電圧に応じて得られる規定減衰基準電圧および所定の電力量に応じて得られる規定出力基準電圧を形成するデジタル信号処理手段５〜８と、出力検出電圧が規定出力基準電圧以上であれば、比較出力のゲート素子をオンさせ、得られた比較値を通過させる比較手段９，１０と、比較値と規定減衰基準電圧との電圧演算により可変減衰電圧を得る電圧演算手段１１とを備える。【選択図】図１
2009171524.tif 000002
【特許請求の範囲】
【請求項１】
入力される高周波信号の電力量を検出し入力検出電圧とする入力レベル検出手段と、
前記高周波信号の電力量を可変減衰電圧により減衰調整する電圧可変減衰手段と、
前記減衰調整を受けた前記高周波信号の電力量を所定の電力量に増幅し出力とする増幅手段と、
前記増幅された前記高周波信号の電力量を検出し出力検出電圧とする出力レベル検出手段と、
前記入力検出電圧に応じて得られる規定減衰基準電圧および前記所定の電力量に応じて得られる規定出力基準電圧を形成するデジタル信号処理手段と、
前記出力検出電圧が前記規定出力基準電圧未満であれば、比較出力のゲート素子をオフさせ、前記出力検出電圧が前記規定出力基準電圧以上であれば、該比較出力のゲート素子をオンさせ、得られた比較値を通過させる比較手段と、
前記比較値と前記規定減衰基準電圧との電圧演算により前記可変減衰電圧を得る電圧演算手段とを備え、
前記入力される高周波信号が過大レベルになった際、前記所定の電力量に即応させるような前記減衰調整が行われる高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の出力電力制御に関し、特に増幅器への過入力に即応させるフィードバック制御に供して好適な高周波増幅器に関する。
【背景技術】
【０００２】
デジタルテレビ中継送信機等に用いられる多チャネル同時増幅が可能な、ＭＣＰＡ（Ｍｕｌｔｉ  Ｃａｒｒｉｅｒ  Ｐｏｗｅｒ  Ａｍｐ；多チャネル用電力増幅器）は、搬送周波数がＵＨＦ帯、ＧＨｚ帯、送信電力が１キャリア当たり１００Ｗ以上、電源容量が例えば、ＤＣ２８Ｖ、５０Ａであり、これを半導体増幅素子の多段構成による固体化回路で実現される。
【０００３】
中継増幅器への入力信号は、アンテナで受信した信号であり、そのレベルは大きな変動を伴う。これを中継増幅して、安定な高出力の信号に増幅して、再度アンテナ出力する。
【０００４】
この場合、増幅器の増幅率制御を行うために、各種の電力制御回路方式を用いて、所定の出力に安定化させ、過電流による増幅素子の連鎖的破壊を防ぐ技術が種々提案されてきた。
【０００５】
近年にあっては、電力制御回路方式としてＣＰＵまたは信号処理プロセッサ（ＤＳＰ）を備え、ソフトウエア制御によって行うようになってきた。ＣＰＵに多くの仕事を負わせるため、リアルタイム性を要求する回路に適用されたときに、その応答速度が間に合わないこともある。
【０００６】
図３に、従来技術の高周波増幅器のブロック図を示し、概略の説明をする。
【０００７】
従来技術の高周波増幅器において、規定入力レベル時に規定出力になるような増幅率を設定した場合、入力信号が規定入力レベル以上になった場合、出力が規定出力レベル以上になるのを防止するために、ＣＰＵ６にて、入力レベル検出器１で検出された値に対して、規定値以上の差分を計算して電圧可変減衰器２の可変減衰電圧を設定して増幅器（ＡＭＰ）３の出力が規定レベル以上にならないような制御を行っていた。
【０００８】
このような、入力レベル検出器１を用い、ＣＰＵ６の制御方式では、入力レベルの取り込み、規定差分の計算、減衰器の調整電圧設定などの各処理段階をＣＰＵ（またはＤＳＰ）などのソフト計算処理を用いて制御しているが、システムが複雑化して、ソフト量が大きくなり、当該処理までの応答時間が遅くなる問題がある。
【０００９】
そのため、応答するまでの時間に、増幅器の出力が規定値以上になることがあり、供給電源に容量不足をきたし、回路動作不安定の要因などの問題が生じる欠点があった。
【００１０】
一方、図４に示したように、レベル検出器を出力側に配置する方法によって、増幅器の出力を規定値以上になる時間帯を少なくする技術もあるが、ソフト処理量の拡大化に十分応じるものではなかった。
【００１１】
本発明の先行技術として、デジタル送信出力レベル制御回路の送信開始における立ち上がり時の出力が規定値より大きくなるオーバーシュート現象をＣＰＵソフトウエアのアルゴリズムで改善しようとする提案がある。（例えば、特許文献１  参照）
【特許文献１】特開平１０−２２７６１号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図３および図４に示すような、従来のＣＰＵソフト制御技術では、出力電力制御の応答時間を要し、増幅器の出力が規定値以上にされる瞬間があり、これが増幅器の増幅素子に過大の電流を発生させ、このため装置の電源容量の大型化、規定出力、低消費電力、小型化、低コスト化の点で問題があった。
【００１３】
増幅器の出力調整において、誤って過出力にして、複数の増幅素子の連鎖的な破損に至るような事故に対しても問題があった。
【００１４】
本発明の目的は、上記従来技術の問題点を解決し、過入力レベルに対し、応答性の速い出力制限を行い、規定出力を得る高周波増幅器を提供することにある。
【課題を解決するための手段】
【００１５】
この目的を達成するために、本発明の高周波増幅器は、入力される高周波信号の電力量を検出し入力検出電圧とする入力レベル検出手段と、前記高周波信号の電力量を可変減衰電圧により減衰調整する電圧可変減衰手段と、前記減衰調整を受けた前記高周波信号の電力量を所定の電力量に増幅し出力とする増幅手段と、前記増幅された前記高周波信号の電力量を検出し出力検出電圧とする出力レベル検出手段と、前記入力検出電圧に応じて得られる規定減衰基準電圧および前記所定の電力量に応じて得られる規定出力基準電圧を形成するデジタル信号処理手段と、前記出力検出電圧が前記規定出力基準電圧未満であれば、比較出力のゲート素子をオフさせ、前記出力検出電圧が前記規定出力基準電圧以上であれば、該比較出力のゲート素子をオンさせ、得られた比較値を通過させる比較手段と、  前記比較値と前記規定減衰基準電圧との電圧演算により前記可変減衰電圧を得る電圧演算手段とを備える。
【発明の効果】
【００１６】
本発明によれば、増幅器（ＡＭＰ）が規定値以上の瞬時出力の発生が抑止されるので増幅器の増幅素子に過大な電流発生を防ぐことができ、増幅器の信頼性が向上する。
【００１７】
本発明の出力レベル検出による出力制限方式によれば、過入力時、従来技術の入力レベル検出による出力制限の場合に比べ、電源容量が１／１．５程度、小型にでき、生産コスト、装置コスト、装置運用コストが大幅に低減する。
【００１８】
増幅器の生産またはメンテナンス段階での増幅器の出力調整において、誤って過出力にして、増幅素子の破損になるような事故を防止し、安全性が向上する。
【００１９】
ＲＦ入力レベルに対応した増幅器の増幅率調整において、制御の応答時間は、予め回路方式により決まるので、応答時間の大きな偏差を考慮する必要がなく、また安定した装置生産が行えるので、装置の開発、生産コストを抑えることができる。
【発明を実施するための最良の形態】
【００２０】
図１に、本発明の一実施形態とする高周波増幅器のブロック図を示し説明する。
【００２１】
先ず、高周波増幅器を構成する各ブロックの機能について説明する。
【００２２】
入力レベル検出器１は、端子１２より入力された高周波（ＲＦ）入力信号のレベルの一部を検出して、このブロックを通過する通過電力量（ｄＢｍ；（１０×ｌｏｇ（電力）））に比例した電圧値（入力検出電圧）に変換して、この電圧をアナログデジタル変換器（Ａ／Ｄ）５に出力する。一方、本ブロックを通過する本来の高周波信号成分は、次段の電圧可変減衰器２へ出力する。このように、入力レベル検出器１は、入力され、通過する高周波信号の電力量を検出し入力検出電圧とする検出回路を備えた入力レベル検出手段である。
【００２３】
電圧可変減衰器２は、電圧演算回路１１からの可変減衰電圧ｆによりＲＦ信号のレベル（電力量）をｄＢｍ特性カーブに沿って減衰調整し、その出力を増幅器（ＡＭＰ）３に供給する可変減衰回路、即ち、高周波信号の電力量を可変減衰電圧により減衰調整する電圧可変減衰手段である。
【００２４】
増幅器（ＡＭＰ）３は、電圧可変減衰器２からのＲＦ信号を入力とし、これを所定の電力量が得られる増幅率で増幅し、出力レベル検出器４へ出力する増幅回路、即ち、減衰調整を受けた高周波信号の電力量を所定の電力量（規定出力）に増幅し出力とする増幅手段である。
【００２５】
出力レベル検出器４は、ＡＭＰ３によって増幅されたＲＦ信号を入力とし、これを通過させ端子１３に出力し、一方、入力されたＲＦ増幅信号のレベルの一部を検出し、即ち、通過電力量（ｄＢｍ；（１０×ｌｏｇ（電力）））に比例した電圧値（出力検出電圧）に変換し、得られた電圧を出力検出電圧ｂとして比較回路９に出力する検出回路、即ち、増幅された高周波信号の電力量を検出し出力検出電圧とする出力レベル検出手段である。
【００２６】
アナログデジタル変換器（Ａ／Ｄ）５は、入力レベル検出器１から供給された電圧値（入力検出電圧；アナログ値）をデジタルのビットデータに変換して、得られた入力レベルデータをマイコン（ＣＰＵ）６へ転送するアナログデジタル変換回路である。
【００２７】
マイコン（ＣＰＵ）６は、Ａ／Ｄ５からの入力レベルデータを入力とし、入力レベルの大小を判定し、過入力レベルと判定したときに、ＲＦ増幅信号の出力値を所定量に制御するように、増幅器の増幅率を定量下げるようなソフトウエアによる信号処理を行い、制御量を与える２種類の制御データを作成し、入力レベルに応じた一方の制御データをデジタルアナログ変換器（ＤＡＣ１）７へ出力し、規定出力に応じた他方の制御データをデジタルアナログ変換器（ＤＡＣ２）８へ出力するＣＰＵ回路である。
【００２８】
デジタルアナログ変換器（ＤＡＣ１）７は、ＲＦ入力レベルが通常時の信号として作成された規定減衰量を示すビットデータである、ＣＰＵ６から転送された一方の制御データをアナログ電圧値に変換して、その変換電圧を規定減衰基準電圧ｄとして電圧演算回路１１へ出力する第１のデジタルアナログ変換回路である。
【００２９】
デジタルアナログ変換器（ＤＡＣ２）８は、ＲＦ出力電力の基準値を示すビットデータである、ＣＰＵ６から転送された他方の制御データをアナログ電圧値に変換して、その変換電圧を規定出力基準電圧ａとして比較回路９へ出力する第２のデジタルアナログ変換回路である。
【００３０】
なお、デジタルアナログ変換器（ＤＡＣ２）８は、図示されてはいないが、可変抵抗器を用いた電圧発生器に置き換えて、これを規定出力基準電圧ａとしてもよい。
【００３１】
上記、アナログデジタル変換器（Ａ／Ｄ）５、マイコン（ＣＰＵ）６、デジタルアナログ変換器（ＤＡＣ１）７およびデジタルアナログ変換器（ＤＡＣ２）８の構成は、入力電圧出力に応じて得られる規定減衰基準電圧および所定の電力量に応じて得られる規定出力基準電圧を形成するデジタル信号処理手段（ＤＳＰ；Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）として機能する。
【００３２】
比較回路９は、ＤＡＣ２（８）からの規定出力基準電圧ａおよび出力レベル検出器４からの出力検出電圧ｂの２つの電圧信号を入力とし、その電圧比較を行い、その結果、出力検出電圧ｂが規定出力基準電圧ａを上回る状態、即ち、出力電力が基準電力値を上回る状態を検出して、得られた比較差異の電圧を半導体ゲート素子（一方向素子）１０へ出力する比較回路である。
【００３３】
出力検出電圧ｂが規定出力基準電圧ａ未満であれば、論理レベル“Ｌ”を出力し、出力検出電圧ｂが規定出力基準電圧ａ以上であれば論理レベル“Ｈ”を出力する。なお“Ｈ”レベルのときは、“Ｈ”レベル以上の比較差異の電圧値として出力される。
【００３４】
半導体ゲート素子（一方向素子）１０は、比較回路９の論理値出力を入力とし、ダイオードなどのように信号を一方向に通す素子であり、“Ｌ”レベルでゲートオフ、“Ｈ”レベルでゲートオンにし、ゲートオン時はそのレベル（比較値ｃ）を電圧演算回路１１へ出力する半導体ゲート回路である。
【００３５】
上記、比較回路９および半導体ゲート素子（一方向素子）１０の構成は、出力検出電圧が規定出力基準電圧未満であればゲート素子をオフさせ、出力検出電圧が規定出力基準電圧以上であればゲート素子をオンさせ、得られた比較値ｃを通過させる比較手段として機能する。
【００３６】
電圧演算回路１１は、半導体ゲート素子１０を通過した比較回路９から出力される比較値ｃおよびＤＡＣ１（７）の出力電圧（規定減衰基準電圧ｄ）を入力とし、演算増幅器（ＯＰアンプ）を用いたアナログ演算を行い、演算結果の電圧を可変減衰電圧ｆとして電圧可変減衰器２へ出力するアナログ演算回路、即ち、比較値ｃと規定減衰基準電圧との電圧演算により可変減衰電圧を得る電圧演算手段である。
【００３７】
上記、比較回路９、半導体ゲート素子（一方向素子）１０および電圧演算回路１１の構成は、ＣＰＵ処理またはＤＳＰ処理のソフト処理によるデジタル信号処理とはせず、図２で示される個別電子素子による専用ハード（回路）の構成とすることができる。
【００３８】
次に、図１高周波増幅器のブロック図における全体の動作の流れについて説明する。
【００３９】
端子１２に入力された高周波信号は、入力レベル検出器１に入力され、これを通過した高周波信号が電圧可変減衰器２に入力され、ここで、過入力信号に対し減衰させ、増幅器（ＡＭＰ）３に入力する。増幅器３では、入力された高周波信号を所定電力レベルまで増幅し出力を得る。増幅された高周波信号は出力レベル検出器４入力され、これを通過した高周波信号が端子１３より所定電力レベルで出力される。
【００４０】
入力レベル検出器１にてレベル検出され、ＤＣ電圧に変換されたＤＣ信号（入力検出電圧）はアナログデジタル変換器（Ａ／Ｄ）５に入力され、ビット符号のデジタル値に変換される。  これが、データ処理装置（ＣＰＵ）６  に入力され、ここで所定の演算処理を行って、そこで得られたデータはデジタルアナログ変換器（ＤＡＣ１）７に入力され、アナログ値に変換し、規定減衰基準電圧ｄとして出力する。この規定減衰基準電圧ｄの信号が電圧演算回路１１への一方の入力となる。
【００４１】
また、データ処理装置（ＣＰＵ）６は、規定出力基準電圧に相当するデータを蓄積されたメモリから読み出して、デジタルアナログ変換器（ＤＡＣ２）８へ転送する。ＤＡＣ２（８）は入力されたデータをアナログ値に変換し、規定出力基準電圧ａとして出力する。
【００４２】
そこで、比較回路９には、規定出力基準電圧ａと出力レベル検出器４にてレベル検出され、ＤＣ電圧に変換され、ＤＣ信号となった出力検出電圧ｂとが入力され、電圧比較のＯＰアンプＡ１にてレベル比較され、その結果の出力を半導体ゲート素子（一方向素子）１０にて、通過／非通過のゲート動作を行い、通過の場合、比較値ｃとして、これが電圧演算回路１１への他方の入力となる。
【００４３】
電圧演算回路１１にて、規定減衰基準電圧ｄと比較値ｃの差動演算を行い、その結果、可変減衰電圧ｆを得て、これが電圧可変減衰器２に可変減衰電圧として入力される。
【００４４】
電圧可変減衰器２は、端子１２に入力された過大な高周波信号に対して、端子１３より出力される高周波信号が所定電力レベルになるように減衰制御する。
【００４５】
図２に、本発明の高周波増幅器に用いた制御回路の実施例として出力制御回路図を示し、その動作について説明する。
【００４６】
比較回路９に有するＯＰアンプＡ１の（＋）入力端に出力検出電圧ｂが、（−）入力端に規定出力基準電圧ａが入力される。
【００４７】
ここで電圧ａと電圧ｂが比較され、通常入力条件となるｂ＜ａである範囲において、比較回路９の出力電圧は、“Ｌ”レベル（略マイナス値）となり、電圧演算回路１１のＯＰアンプＡ２の（−）入力端の電圧ｅ（規定減衰基準電圧ｄと略同電位；プラス値）より低くなり、半導体ゲート素子１０が逆電位にされるので、オフモードとなる。そこで抵抗器Ｒ１には電流が流されないので電圧演算回路１１の出力電圧（可変減衰電圧ｆ）は、規定減衰基準電圧ｄと同電位となる。
【００４８】
一方、規定出力基準電圧ａと出力検出電圧ｂが比較され、過入力条件となるｂ＞ａである範囲において、比較回路９の出力電圧は、“Ｈ”レベル（プラス値）となり、電圧演算回路１１のＯＰアンプＡ２の（−）入力端の電圧ｅ（比較値ｃ、抵抗器Ｒ１、Ｒ２で決まる値）より高くなり、半導体ゲート素子１０が順電位にされるので、オンモードとなる。
【００４９】
そこでダイオード電圧降下分を差し引いた電圧が比較値ｃとして半導体ゲート素子１０から出力される。
【００５０】
更に、抵抗器Ｒ１には、（比較値ｃ−規定減衰基準電圧ｄ）÷Ｒ１の電流が半導体ゲート素子１０から流れ込む。
【００５１】
よって、電圧演算回路１１の出力電圧（可変減衰電圧ｆ）は、規定減衰基準電圧ｄ−（比較値ｃ−規定減衰基準電圧ｄ）×Ｒ２÷Ｒ１の値になり、これが電圧可変減衰器２に対して減衰動作を行う可変減衰電圧として出力される。
【００５２】
以下に、図１および図２に基づき、本発明の高周波増幅器における入力レベル定常／過入力の動作の実施例について説明する。
【００５３】
第１の動作実施例として、過入力（過出力）が起こっていない通常状態の説明を行う。
【００５４】
入力信号は、入力レベル検出器１で検出された出力電圧をＡ／Ｄ５でデジタル値に変換され、そのデータはＣＰＵ６に読み込まれる。ＣＰＵ６は、読み込まれたデータが規定入力基準電圧未満（過入力ではない）であることを判定して、ＤＡＣ１（７）に対し、規定減衰量データを出力する。
【００５５】
規定減衰量データが設定されたＤＡＣ１（７）は、これをアナログ値に変換し、その電圧値を規定減衰基準電圧ｄとして電圧演算回路１１に供給する。
【００５６】
更に、ＤＡＣ２（８）には、ＣＰＵ６で作成された規定出力量データが入力され、これをアナログ値に変換し、規定出力基準電圧ａとして、比較回路９に供給される。
【００５７】
また、比較回路９に供給される他方の信号である出力レベル検出器４で検出された出力電圧である出力検出電圧ｂが規定出力電圧未満であるので、比較回路９での比較結果は基準値以内と判定される。
【００５８】
比較回路９の出力回路である半導体ゲート素子１０によって、比較回路９の出力値は、電圧演算回路１１に対し伝達されない状態（オフモード）となる。
【００５９】
従って、規定減衰基準電圧ｄがそのまま電圧演算回路１１の演算結果として、可変減衰電圧ｆとして出力される。
【００６０】
そこで、電圧可変減衰器２の減衰量は、通常のレベル制御範囲として所定の高周波増幅出力となるような規定減衰量に設定される。
【００６１】
このように、通常の入力レベル範囲であれば、ＣＰＵ制御の応答時間で十分に安定な出力にすることができる。
【００６２】
第２の動作実施例として、過入力、過出力が起きている状態の説明を行う。
【００６３】
先ず、過入力、過出力の発生がない状態、即ち、電圧可変減衰器２の減衰量は、所定の高周波増幅出力となるような規定減衰量に設定され、ＤＡＣ２（８）には、ＣＰＵ６で作成された規定出力量データが設定されて本発明の高周波増幅器が通常の出力状態であった状態から、過入力が発生したとする。
【００６４】
過入力になると、入力レベル検出器１で検出された出力電圧をＡ／Ｄ５でデジタル値に変換され、そのデータはＣＰＵ６に読み込まれる。読み込まれたデータが規定入力基準電圧以上であることを判定して、ＤＡＣ１（７）に対し、規定減衰電圧から過入力分の出力を下げるような過入力時減衰電圧を計算して、そのデータを出力する。
【００６５】
この過入力発生の状態から過入力時減衰電圧を計算して、ＣＰＵ６から出力するまでの応答時間は、１０ｍｓ〜１００ｍｓ必要とされる。ところが、増幅器の高周波伝達速度がＣＰＵの応答速度に比べ桁違いに速いので、増幅器の出力は、減衰制御を受ける前に過出力状態にされる。
【００６６】
更に、本発明では、前記の状態にされても、過出力を検出する出力レベル検出器４の出力検出電圧ｂは規定出力基準電圧ａを上回る値となるので、比較回路９での比較結果が基準値以上と判定される。この基準値以上の値が比較値ｃとして出力され、半導体ゲート素子１０のオン動作（オンモード）によって電圧演算回路１１にレベル値信号が伝達される。
【００６７】
電圧演算回路１１の出力には、前述の出力電圧（可変減衰電圧ｆ）の算出説明に示したように電圧ｅ（比較値ｃ、抵抗器Ｒ１、Ｒ２で決まる値）が規定減衰基準電圧ｄに減算されて、電圧可変減衰器２へ入力する可変減衰電圧ｆの値を下げ、電圧可変減衰器２に対する減衰量が増える方向に作用して、ＲＦ出力レベルを落として所定の規定出力レベルになるようにフィードバック制御が専用ハードの速いタイミングで動作する。
【００６８】
このような速いフィードバック動作が行われることにより、出力レベル検出器４の出力検出電圧ｂが速やかに下がり、比較回路９の規定出力基準電圧ａと出力検出電圧ｂが等しくなるようにフィードバック自動制御が働きＡＭＰ３の出力が通常状態の所定電力値に制限する制御が行われる。
【００６９】
以上のＣＰＵ制御方式と専用ハードによる２種類のフィードバック制御動作の回路を組み合わせることによって、比較的遅い応答制御と速い応答制御が同時的に進行するので、安定した出力制御が達成される。
【００７０】
入力レベル検出器１の回路の検出が得られないような場合、即ち、入力レベル検出系の制御が無効となっても、出力レベル検出器４の回路の検出が得られるので、出力レベル検出系の制御が有効に作用し、突出電力によるシステム停止を避けることができる。
【００７１】
上記の状態は、仮に、ＤＡＣ１（７）に対する設定値に誤り（調整誤り）が発生したことによる過出力が生じた場合にも減衰動作モードが即作用し、機器の動作状態が安全サイドに働くことになる。
【００７２】
本発明は、無線通信システムに適用されて、一例として、一般および公共の通信回線等に利用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の高周波増幅器のブロック図である。
【図２】本発明の高周波増幅器の出力制御回路図である。
【図３】従来技術の高周波増幅器のブロック図である。
【図４】従来技術の高周波増幅器のブロック図である。
【符号の説明】
【００７４】
１  入力レベル検出器
２  電圧可変減衰器
３  増幅器（ＡＭＰ）
４  出力レベル検出器
５  アナログデジタル変換器（Ａ／Ｄ）
６  マイコン（ＣＰＵ）
７、１  デジタルアナログ変換器（ＤＡＣ）
９  比較回路
１０  半導体ゲート素子（一方向素子）
１１  電圧演算回路
１２，１３  端子
【図１】
2009171524.tif 000003
【図２】
2009171524.tif 000004
【図３】
2009171524.tif 000005
【図４】
2009171524.tif 000006