(57)【要約】【課題】  不揮発性メモリデバイスの漏れ電流を維持するか又は減少させつつ、デバイス寸法の減少を可能にする電子デバイス及び電子デバイスを形成する方法の提供。【解決手段】  一実施形態において、不揮発性メモリデバイスを製造する方法は、基板上にフローティングゲート多結晶層を堆積させるステップと、フローティングゲート多結晶層上に酸化シリコン層を形成するステップと、酸化シリコン層上に第一酸窒化シリコン層を堆積させるステップと、第一酸窒化シリコン層上に高ｋ誘電物質を堆積させるステップと、高ｋ誘電物質上に第二酸窒化シリコンを堆積させるステップと、第二酸窒化シリコン層上に制御ゲート多結晶層を形成するステップとを含む。一実施形態において、高ｋ誘電物質層は、酸窒化シリコンハフニウムを含む。【選択図】  図３
2009021608.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリデバイスを製造する方法であって：
基板上にフローティングゲート多結晶シリコン層を堆積させるステップと；
該フローティングゲート多結晶シリコン層上に酸化シリコン層を形成させるステップと；
該酸化シリコン層上に第一酸窒化シリコン層を堆積させるステップと；
該第一酸窒化シリコン層上に高Ｋ誘電体層を堆積させるステップと；
該高Ｋ誘電体層上に第二酸窒化シリコン層を堆積させるステップと；
第二酸窒化シリコン層上に制御ゲート多結晶シリコン層を形成するステップと；
を含む、前記方法。
【請求項２】
該酸化シリコン層が、Ｏ２、Ｏ２＋Ｎ２、Ｏ２＋Ａｒ、Ｎ２Ｏ、又はＮ２Ｏ＋Ｎ２より選ばれるガスの存在下、約０.５-５０トールの圧力で約７５０℃〜１,０００℃の温度に該基板を加熱することを含む急速熱酸化プロセスによって形成される、請求項１に記載の方法。
【請求項３】
該酸化シリコン層の厚さが、約１ｎｍ〜約２ｎｍであり、該第一酸窒化シリコン層と第二酸窒化シリコン層の厚さが、それぞれ独立して、約３ｎｍ〜約８ｎｍであり、該高Ｋ誘電体層の厚さが、約１ｎｍ〜約８ｎｍである、請求項１に記載の方法。
【請求項４】
該第一酸窒化シリコン層と第二酸窒化シリコン層を堆積させるステップが、それぞれ独立して：
酸化シリコン層を堆積させる工程と；
プラズマ窒化物形成プロセスで該酸化シリコン層に窒素を注入する工程と；
窒化物形成後アニールプロセスで該基板を約９００℃〜約１１００℃の温度に加熱する工程と；
を含む、請求項１に記載の方法。
【請求項５】
該窒素が、該酸化シリコン層に約１０原子％〜約２０原子％の窒素濃度まで注入される、請求項４に記載の方法。
【請求項６】
該高Ｋ誘電体層が、ケイ酸ハフニウム、酸化ハフニウム、酸窒化シリコンハフニウム、酸化アルミニウム、酸化ジルコニウム、又はこれらの組合わせや合金を含む群より選ばれる物質を含む、請求項１に記載の方法。
【請求項７】
該高Ｋ誘電体層が、酸窒化シリコンハフニウムを含む、請求項６に記載の方法。
【請求項８】
該第一酸窒化シリコン上に高Ｋ誘電体層を堆積させるステップが、
該第一酸窒化シリコン層の上にケイ酸ハフニウム物質を堆積させる工程と；
プラズマ窒化物形成プロセスで該ケイ酸ハフニウム物質に窒素を注入する工程と；
窒化物形成後アニールプロセスで該基板を約６００℃〜約１０００℃の温度に加熱する工程と；
を含む、請求項１に記載の方法。
【請求項９】
該ケイ酸ハフニウム物質を堆積させた後、該ケイ酸ハフニウム物質に窒素を注入する前に、該基板を約６００℃〜約１０００℃の温度に加熱する工程を更に含む、請求項８に記載の方法。
【請求項１０】
不揮発性メモリデバイスであって：
基板上に配置されたソース領域とドレイン領域と；
該ソース領域とドレイン領域の上に配置されたフローティングゲート多結晶シリコン層と；
該フローティングゲートの上に配置された第一酸窒化シリコン層と；
該第一酸窒化シリコン層の上に配置された高ｋ誘電体層と；
該高ｋ誘電体層の上に配置された第二酸窒化シリコン層と；
該高ｋ誘電体層の上に配置された制御ゲート多結晶シリコン層と；
を備える、前記デバイス。
【請求項１１】
該高Ｋ誘電体層が、ケイ酸ハフニウム、酸化ハフニウム、酸窒化シリコンハフニウム、酸化アルミニウム、酸化ジルコニウム、又はこれらの組合わせや合金を含む群より選ばれる物質を含む、請求項１０に記載のデバイス。
【請求項１２】
該高Ｋ誘電体層が、酸窒化シリコンハフニウムを含む、請求項１１に記載のデバイス。
【請求項１３】
該第一酸窒化物層の厚さが、約３ｎｍ〜約８ｎｍであり、該第二酸窒化物層の厚さが、約３ｎｍ〜約８ｎｍであり、該高ｋ誘電体層の厚さが、約１ｎｍ〜約８ｎｍである、請求項１０に記載のデバイス。
【請求項１４】
該フローティングゲートと該第一酸窒化シリコン層の間に形成された酸化物層を更に備える、請求項１０に記載のデバイス。
【請求項１５】
該ソース領域と該ドレイン領域の間に形成された酸化シリコン層と該フローティングゲートとを更に備える、請求項１０に記載のデバイス。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]特許請求の範囲に示される本発明の実施形態は、一般的には、電子デバイス、電子デバイスを形成する方法に関し、より詳細には、不揮発性デバイスとして用いられる電子デバイスに関する。
【０００２】
関連技術の説明
[0002]フラッシュメモリは、広範囲の電子用途、例えば、携帯電話、携帯端末（ＰＤＡ）、デジタルカメラ、ＭＰ３プレイヤ、ＵＳＢデバイス等の不揮発性メモリとして広く用いられてきた。フラッシュメモリが典型的には多量の情報を保存する携帯用記録装置として用いられるので、電力消費とセルサイズの減少が動作速度の増加と共に非常に望ましい。
【０００３】
[0003]図１に示したフラッシュメモリデバイス１００は、電荷を保存するためのフローティングゲート電極１０２を含む。フローティングゲート電極１０２は、ソースドレイン領域１０８間に位置するチャネル領域１０６の上に横たわるトンネル酸化物層１０４上に位置する。電子は、チャネル領域１０６の上に横たわるトンネル誘電体層１０４を通ってフローティングゲート電極１０２に移動する。電子移動は、一般的には、ホット電子噴射か又はファウラー・ノルドハイムトンネリングによって開始する。上に横たわるとともにフローティングゲート電極１０２に容量的に結合される制御ゲート電極１１０は、電位をフローティングゲート電極１０２に印加する。フローティングゲート電極１０２は、一般的には酸化物-窒化物-酸化物構造（“ＯＮＯ”）を備えるインターポリ誘電体１１２によって制御ゲート電極１１０から分離される。しかしながら、デバイス寸法が減少し且つＯＮＯ構造の対応する厚さが減少するにつれて、より薄いＯＮＯ構造を通る漏れ電流が増加する。
【０００４】
[0004]それ故、不揮発性メモリデバイスのための高電荷キャリア移動度による漏れ電流を維持するか又は減少させつつ、デバイス寸法の減少を可能にするデバイス及びデバイスを形成する方法が求められている。
【発明の概要】
【０００５】
[0005]統合プロセスシステムにおける電子デバイス及び電子デバイスを形成する方法が提供される。一実施形態において、不揮発性メモリデバイスを製造する方法が提供される。この方法は、基板上にフローティングゲート多結晶層（即ち、フローティングゲート電極として用いられる多結晶シリコン層）を堆積させるステップと、フローティングゲート多結晶層上に酸化シリコン層を形成するステップと、酸化シリコン層上に第一酸窒化シリコン層を堆積させるステップと、第一酸窒化シリコン層上に高ｋ誘電体層を堆積させるステップと、高ｋ誘電体層上に第二酸窒化シリコンを堆積させるステップと、第二酸窒化シリコン層上に制御ゲート多結晶層（即ち、制御ゲート電極として用いられる多結晶層）を形成するステップとを含む。一実施形態において、高ｋ誘電体層は、酸窒化シリコンハフニウムを含む。
【０００６】
[0006]他の実施形態において、不揮発性メモリデバイスが提供される。不揮発性メモリデバイスは、基板上に配置されたソース領域とドレイン領域と、ソースドレイン領域の上に配置されたフローティングゲート多結晶シリコン層と、フローティングゲートの上に配置された第一酸窒化シリコン層と、第一酸窒化シリコン層の上に配置された高ｋ誘電体層と、高ｋ誘電体層の上に配置された第二酸窒化シリコン層と、高ｋ誘電体層の上に配置された制御ゲート多結晶シリコン層とを備える。一実施形態において、高Ｋ誘電体層は酸窒化シリコンハフニウムを含む。
【０００７】
[0007]更に他の実施形態において、不揮発性メモリデバイスを製造する方法が提供される。この方法は、基板を準備するステップと、基板の上に多結晶シリコン層を堆積させるステップとを含む。酸化シリコン層は、多結晶シリコン層の上に堆積される。酸化シリコン層は、窒化プロセスにさらされて酸窒化シリコン層を形成する。高Ｋ物質は、基板の上に堆積される。高Ｋ誘電体は堆積後アニールプロセスに供される。高Ｋ物質は、窒化物形成プロセスにさらされ、続いて窒化物形成後アニールプロセスにさらされる。第二酸化シリコン層は、基板の上に堆積される。基板は、窒化物形成プロセスにさらされて第二酸窒化シリコン層を形成する。基板は、窒化物形成後アニールプロセスにさらされる。一実施形態において、第二多結晶シリコン層は、第二酸窒化シリコン層の上に堆積される。
【０００８】
[0008]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた本発明のより具体的な説明は、実施形態によって参照することができ、それらの一部が添付の図面に示されている。しかしながら、添付の図面が本発明の典型的な実施形態のみを示すので、本発明の範囲を制限するものとしてみなされるべきでなく、本発明が他の等しく有効な実施形態を許容してもよいことは留意されるべきである。
【０００９】
[0014]理解を容易にするために、図面に共通の同一要素を示すために、可能な場合には、同一の符号が用いられている。一つ以上の実施形態の要素及び／又はプロセスステップは、更に示すことなく一つ以上の他の実施形態に便利に組込むことができると考えられる。
【詳細な説明】
【００１０】
[0015]本発明の実施形態は、一般的には、種々の用途、例えば、不揮発性メモリデバイスに用いられるインターポリ誘電体に用いられる構造及び構造を形成する方法を提供する。本発明によって形成される改良されたインターポリ誘電体は、高ｋ層が間に挟まれた二つの酸窒化シリコン層を含むのがよい。
【００１１】
[0016]ある実施形態において、高ｋ誘電物質の誘電率（ｋ）は、３.９を超える。他の実施形態において、高ｋ誘電物質の誘電率は、約４〜約１０である。他の実施形態において、誘電率は、約１０〜約１００である。他の実施形態において、誘電率は、１００を超える。
【００１２】
[0017]図２は、本発明の実施形態を実施するために用いられる種類の例示的集積半導体基板処理システム２００を示す概略平面図である。統合システム２００の例としては、ＰＲＯＤＵＣＥＲ（登録商標）、ＣＥＮＴＵＲＡ（登録商標）、ＥＮＤＵＲＡ（登録商標）統合システムが挙げられ、全てカリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できる。本明細書に記載される方法は、他の製造業者から入手できるものを含む、必要なプロセスチャンバがそれに結合された他のシステムにおいても実施することができると考えられる。
【００１３】
[0018]処理システム２００は、真空気密処理プラットフォーム２０１と、ファクトリインタフェース２０４と、システムコントローラ２０２とを含む。プラットフォーム２０１は、複数の処理チャンバ２１４Ａ-Ｄとロードロックチャンバ２０６Ａ-Ｂとを備え、それらは真空基板搬送チャンバ２０３に結合されている。ファクトリインタフェース２０４は、ロードロックチャンバ２０６Ａ-Ｂによって搬送チャンバ２０３に結合されている。処理システム２００は、真空気密プロセスプラットフォーム２０１と、ファクトリインタフェース２０４と、システムコントローラ２０２とを含む。プラットフォーム２０１は、複数のプロセスチャンバ２１４Ａ-Ｄと、ロードロックチャンバ２０６Ａ-Ｂとを備え、それらは真空基板搬送チャンバ２０３に結合されている。ファクトリインタフェース２０４は、ロードロックチャンバ２０６Ａ-Ｂによって搬送チャンバ２０３に結合されている。
【００１４】
[0019]一実施形態において、ファクトリインタフェース２０４は、少なくとも一つのドッキングステーション２０７、基板の搬送を容易にする少なくとも一つのファクトリインタフェースロボット２３８を備える。ドッキングステーション２０７は、一つ以上の正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ）を受け入れるように構成される。四つのＦＯＵＰ２０５Ａ-Ｄは、図１の実施形態に示されている。ファクトリインタフェースロボット２３８は、ファクトリインタフェース２０４からロードロックチャンバ２０６Ａ-Ｂを通って処理する処理プラットフォーム２０１へ基板を搬送するように構成される。
【００１５】
[0020]ロードロックチャンバ２０６Ａ-Ｂのそれぞれは、ファクトリインタフェース２０４に結合された第一ポートと搬送チャンバ２０３に結合された第二ポートを持つ。ロードロックチャンバ２０６Ａ-Ｂは、搬送チャンバ２０３の真空環境とファクトリインタフェース２０４の実質的周囲（例えば、大気）環境との間で基板の通過を容易にするためにポンプダウンしチャンバ２０６Ａ-Ｂを通気する圧力制御システム（図示せず）に結合されている。
【００１６】
[0021]搬送チャンバ２０３は、この中に真空ロボット２１３が配置されている。真空ロボット２１３は、ロードロックチャンバ２０６Ａ-Ｂと処理チャンバ２１４Ａ-Ｄの間で基板２２１を搬送することができる。一実施形態において、搬送チャンバ２０３は、処理システム２００内で基板を搬送しつつ、基板の冷却を容易にするためにその中に作られた冷却ステーションを含むのがよい。
【００１７】
[0022]一実施形態において、搬送チャンバ２０３に結合した処理チャンバとしては、化学気相堆積(ＣＶＤ）チャンバ２１４Ａ-Ｂ、デカップルドプラズマ窒化物形成（ＤＰＮ）チャンバ２１４Ｃ、高速熱プロセス（ＲＴＰ）チャンバ２１４Ｄが挙げられるのがよい。化学気相堆積（ＣＶＤ）チャンバ２１４Ａ-Ｂとしては、異なる種類の化学気相堆積（ＣＶＤ）チャンバ、例えば、熱化学気相堆積（熱ＣＶＤ）プロセス、低圧化学気相堆積（ＬＰＣＶＤ）、有機金属化合物学気相堆積（ＭＯＣＶＤ）、プラズマ増強型化学気相堆積（ＰＥＣＶＤ）、大気圧未満化学気相堆積（ＳＡＣＶＤ）等が挙げられるのがよい。或いは、少なくとも一つのＡＬＤ、ＣＶＤ、ＰＶＤ、ＤＰＮ、又はＲＴＰチャンバを含む異なる処理チャンバが、プロセスの必要に応じて統合処理システム２００に交換可能に組込まれてもよい。適切なＡＬＤ、ＣＶＤ、ＰＶＤ、ＤＰＮ、ＲＴＰ、ＭＯＣＶＤ処理チャンバは、他の製造業者の中で、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できる。
【００１８】
[0023]一実施形態において、所望によるサービスチャンバ（２１６Ａ-Ｂとして図示）は、搬送チャンバ２０３に結合されてもよい。サービスチャンバ２１６Ａ-Ｂは、他の基板プロセス、例えば、脱ガス、オリエンテーション、前洗浄プロセス、冷却等を行うよう構成されてもよい。
【００１９】
[0024]システムコントローラ２０２は、統合処理システム２００に結合される。システムコントローラ２０２は、処理システム２００のプロセスチャンバ２１４Ａ-Ｄの直接制御を用いて、或いはプロセスチャンバ２１４Ａ-Ｄと処理システム２００を関係付けたコンピュータ（又はコントローラ）を制御することによって、処理システム２００の動作を制御する。システムコントローラ２０２は、ＣＰＵ２３０と、記憶装置デバイス２３６と、支援回路２３２とを備えてもよい。動作中、システムコントローラ２０２は、処理システム２００の性能を最適化するためにそれぞれのチャンバとシステムからデータ収集とフィードバックを可能にする。
【００２０】
[0025]図３は、本発明の一実施形態による堆積プロセス３００を示すプロセス流れ図である。プロセス３００が他の製造業者からのものも含む他のシステムにおいて行われてもよいことは企図される。図４Ａ-図４Ｇは、本発明の一実施形態による基板構造を示す概略断面図である。
【００２１】
[0026]プロセス３００は、ボックス３０２で、基板２２１を処理チャンバ、例えば、上記システム２００に統合された処理チャンバ２１４Ａへ準備することによって開始する。基板２２１は、あらゆる基板又は膜処理が行われる物質表面を表している。例えば、基板２２１は、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化シリコン、歪みシリコン、シリコンゲルマニウム、ドープされた又はドープされていない多結晶シリコン、ドープされた又はドープされていないシリコンウエハ、パターン形成又はパターン形成されていないウエハ、絶縁体シリコン（ＳＯＩ）、炭素ドープされた酸化シリコン、窒化シリコン、ドープされたシリコン、ゲルマニウム、ガリウムヒ素、ガラス、サファイア又は他の適した工作物のような物質であるのがよい。基板２２１は、種々の寸法、例えば、２００ｍｍ、３００ｍｍ径、又は４５０ｍｍのウエハだけでなく、矩形パネル又は正方形パネルがあってもよい。特に断らない限り、本明細書に記載される実施形態と実施例は、２００ｍｍ径、３００ｍｍ径、又は４５０ｍｍ径を有する基板上で行われる。一実施形態において、基板２２１は、不揮発性フラッシュメモリデバイスに適するものである高ｋ物質を含む、その上に配置されたインターポリ誘電体膜スタックを含んでもよい。
【００２２】
[0027]ボックス３０４において、酸化物層は、基板２２１上で成長する。基板２２１上に配置された誘電体膜スタックは、基板２２１上に配置されたゲート酸化物層４０２を含む。ゲート酸化物層４０２は、適切ないかなるプロセスによっても堆積させることができる。一実施形態において、ゲート酸化物層は、ＲＴＰプロセスを用いて成長する。ゲート酸化物層は、トンネル誘電体として機能する。一実施形態において、ゲート酸化物層４０２は、二酸化シリコンを含む。一実施形態において、ゲート酸化物層は、微量の窒素を含有する。
【００２３】
[0028]基板２２１を処理チャンバ２１４Ａに搬送する前に、基板２２１を洗浄するために前洗浄プロセスを行うことができる。前洗浄プロセスは、基板２２１の表面上にさらされる化合物が官能基で終結させるように構成される。基板２２１の表面上に結合及び／又は形成される官能基としては、ヒドロキシル（ＯＨ）、アルキル（ＯＲ、ここで、Ｒ＝Ｍｅ、Ｅｔ、Ｐｒ又はＢｕ）、ハロキシル（ＯＸ、ここで、Ｘ＝Ｆ、Ｃｌ、Ｂｒ又はＩ）、ハロゲン化物（Ｆ、Ｃｌ、Ｂｒ又はＩ）、酸素基及びアミノ（ＮＲ又はＮＲ２、ここで、Ｒ＝Ｈ,Ｍｅ、Ｅｔ、Ｐｒ又はＢｕ）が挙げられる。前洗浄プロセスは、基板２２１の表面を試薬、例えば、ＮＨ３、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、Ｈ２Ｏ、ＨＦ、ＨＣｌ、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、Ｈ２、Ｈ原子、Ｎ原子、Ｏ原子、アルコール、アミノ、これらのプラズマ、これらの誘導体又はこれらの組合わせのような試薬にさらすことができる。官能基は、基板２２１の表面上に付着させるために、入るときの化学前駆物質のためのベースを供給することができる。一実施形態において、前洗浄プロセスは、基板２２１の表面を試薬に約１秒〜約２分間さらすのがよい。一実施形態において、さらす時間は、約５秒〜約６０秒であるのがよい。前洗浄プロセスは、また、基板２２１の表面をＲＣＡ溶液(ＳＣ１／ＳＣ２)、ＨＦ最終溶液、過酸化物溶液、酸性溶液、塩基性溶液、これらのプラズマ又はこれらの誘導体又はこれらの組合わせにさらすステップが含まれてもよい。有用な前洗浄プロセスは、共同譲渡された米国特許第６,８５８,５４７号と２００２年１１月２１日出願の“ＳｕｒｆａｃｅＰｒｅ-Ｔｒｅａｔｍｅｎｔ ｆｏｒＥｎｈａｎｃｅｍｅｎｔ ｏｆ Ｎｕｃｌｅａｔｉｏｎ ｏｆ ＨｉｇｈＤｉｅｌｅｃｔｒｉｃ Ｃｏｎｓｔａｎｔ Ｍａｔｅｒｉａｌｓ”と称する米国第２００３／０２３２５０１号として公開された米国特許出願第１０／３０２,７５２号に記載され、これらの開示内容はいずれも本明細書に全体で援用されている。
【００２４】
[0029]ウエット洗浄プロセスが基板表面を洗浄するために行われる一実施形態において、ウエット洗浄プロセスは、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＴＥＭＰＥＳＴＴＭウエット洗浄システム内で行うことができる。或いは、基板２２１を、ＷＶＧシステムから誘導される水蒸気に約１５秒間さらすことができる。
【００２５】
[0030]ボックス３０６において、第一多結晶シリコン層４０４は、基板２２１上に堆積される。第一多結晶シリコン層４０４は、ＬＰＣＶＤ又は多結晶シリコン層を堆積するのに適した他のプロセスを用いて堆積させることができる。第一多結晶シリコン層４０４は、電荷を蓄積するためにフローティングゲートとして機能することができる。第一多結晶シリコン層４０４は、一般的には約５０ｎｍ〜約４００ｎｍ、好ましくは約１００ｎｍ〜約３００ｎｍ、より好ましくは１５０ｎｍ〜約２００ｎｍの膜厚で堆積される。第一多結晶シリコン層４０４は、約７２０℃の温度、約２７５トールの圧力で堆積させるのがよい。
【００２６】
[0031]所望により、第二酸化物層４０６は、急速熱酸化技術を用いて基板２２１上に形成される。一実施形態において、第二酸化物層４０６は、統合処理システム２００（図２）のＲＴＰチャンバ２１６のような低圧ＲＴＰチャンバを用いて成長したＳiＯ２膜を備える。ＳiＯ２膜は、多結晶シリコン層４０４の急速熱酸化によって形成され、これはチャンバが酸素の存在下に酸化層を形成するために基板表面を急速に加熱し乾燥するためにランプを用いる酸化プロセスである。シリコン基板（又はウエハ）の急速熱酸化は、Ｏ２、Ｏ２＋Ｎ２、Ｏ２＋Ａｒ、Ｎ２Ｏ、又はＮ２Ｏ＋Ｎ２ガス混合物の存在させた乾式プロセス急速熱酸化を用いて行われる。ガス又はガス混合物の全流量は、約１-５ｓｌｍであり得る。或いは、シリコン基板の急速熱酸化は、例えば、全流量が１-１３％Ｈ２による約１-５ｓｌｍであるＯ２＋Ｈ２、Ｏ２＋Ｈ２＋Ｎ２、又はＮ２Ｏ＋Ｈ２を存在させたインサイチュ水蒸気発生(ＩＳＳＧ)のような湿式プロセスを用いて行われる。一実施形態において、ＳｉＯ２誘電体膜を形成するために用いられる急速熱酸化プロセスは、厚さが約０.４-１.５ｎｍのＳｉＯ２誘電体膜を生じる約７５０-１,０００℃の処理温度、約０.５-５０トールの処理圧で約５-９０秒間行われる。第二酸化物層４０６は、膜厚が約０.５ｎｍ〜約１０ｎｍ、好ましくは約５ｎｍ〜約１０ｎｍ、より好ましくは約７ｎｍ〜約１０ｎｍであってもよい。一実施形態において、第二酸化物層４０６の厚さは、約１ｎｍ〜約２ｎｍである。
【００２７】
[0032]ボックス３０８において、第二酸窒化シリコン層４１０は、基板２２１上に堆積される。第一酸窒化シリコン層４１０は、酸化シリコン層を堆積させ、続いてプラズマ窒化物形成ステップによって形成される。酸化シリコン層は、急速熱プロセス（ＲＴＰ）、従来の化学気相堆積（ＣＶＤ）、急速加熱-ＣＶＤ（ＲＴ-ＣＶＤ）、プラズマ増強型ＣＶＤ（ＰＥ-ＣＶＤ）、物理気相堆積（ＰＶＤ）、原子層堆積（ＡＬＤ）、原子層エピタキシャル又はこれらの組合わせを用いて堆積させることができる。第一酸窒化シリコン層４１０の厚さは、約０.５ｎｍ〜約３０ｎｍ、好ましくは約１ｎｍ〜約２０ｎｍ、より好ましくは約３ｎｍ〜約８ｎｍである。
【００２８】
[0033]一実施形態において、ＬＰＣＶＤを用いた酸化シリコン層の堆積は、基板２２１をＮ２Ｏのような酸素含有ガスに約１,０００ｓｃｃｍ〜約４,０００ｓｃｃｍ、例えば、約３,０００ｓｃｃｍの底部流量で、窒素ガスに約１,０００ｓｃｃｍ〜約２,０００ｓｃｃｍ、例えば、約１,８００ｓｃｃｍの最上部流量で、また、ＳｉＨ４のようなシリコン含有ガスに約１ｓｃｃｍ〜約２０ｓｃｃｍ、例えば、約４ｓｃｃｍの流量で、約５００℃〜約１,０００℃、例えば、約７００℃の温度で約２００トール〜約１,０００トール、例えば、約２７５トールの圧力でさらすことによって達成される。シリコン含有ガスは、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四塩化シリコン（ＳｉＣｌ４）、ジクロロシラン（Ｓｉ２Ｃｌ２Ｈ２）、トリクロロシラン（ＳｉＣｌ３Ｈ）、及びこれらの組合わせを含む群より選ばれるのがよい。酸素含有ガスは、原子状酸素（Ｏ）、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）、五酸化二窒素（Ｎ２Ｏ５）、これらのプラズマ、これらのラジカル、これらの誘導体、又はこれらの組合わせを含む群より選ばれるのがよい。
【００２９】
[0034]一実施形態において、酸化シリコン物質は、堆積プロセス中に少なくとも一つの堆積ガスに基板をさらすことによって形成することができる。一実施形態において、堆積プロセスは、シリコン前駆物質と酸素前駆物質又はシリコン源と酸素源の双方を含有する前駆物質を含有してもよい堆積ガスを有するＣＶＤプロセスである。或いは、堆積プロセスは、基板がシリコン前駆物質と酸素前駆物質に連続してさらされるような少なくとも二つの堆積ガスを有するＡＬＤプロセスである。
【００３０】
[0035]ボックス３０８中、酸化シリコン物質を形成するのに適切な酸素前駆物質の例としては、酸素原子（Ｏ）、酸素（Ｏ２）、オゾン（Ｏ３）、水蒸気（Ｈ２Ｏ）、過酸化水素（Ｈ２Ｏ２）、有機過酸化物、アルコール、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）、五酸化二窒素（Ｎ２Ｏ５）、これらのプラズマ、これらのラジカル、これらの誘導体、又はこれらの組合わせが挙げられる。一実施形態において、酸素前駆物質は、オゾンと水を混合して強力な酸化剤を得ることによって形成することができる。酸素前駆物質は、一般的には、強力な酸化力を持つヒドロキシルラジカル（ＯＨ）を含有する。オゾン濃度は、水濃度に相対して変動してもよい。オゾンと水とのモル比は、約０.０１〜約３０、好ましくは約０.０３〜約３、より好ましくは約０.１〜約１であるのがよい。
【００３１】
[0036]ボックス３０８で酸化シリコン物質を形成するのに適切なシリコン前駆物質の例としては、シラン、アルキルシラン、ハロシラン、アルコキシシラン、アミノシラン、アミノジシラン、シリルアジド、シリルヒドロアジン、又はこれらの誘導体が挙げられる。シリコン前駆物質のいくつかの個々の例としては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、メチルシラン（ＣＨ３ＳｉＨ３）、ビス（ｔｅｒｔ-ブチルアミノ）シラン（ＢＴＢＡＳ又は（ｔＢｕ(Ｈ)Ｎ)２ＳｉＨ２）、テトラエトキシシラン（(ＥｔＯ)４Ｓｉ又はＴＥＯＳ）、ヘキサクロロジシラン（ＨＣＤ又はＳｉ２Ｃｌ６）、テトラクロロシラン（ＳｉＣｌ４）、ジクロロシラン（Ｈ２ＳｉＣｌ２）、１,２-ジエチルテトラキス(ジエチルアミノ)ジシラン（(ＣＨ２ＣＨ３((ＣＨ３ＣＨ２)２Ｎ)２Ｓｉ)２）、１,２-ジクロロテトラキス(ジエチルアミノ)ジシラン（(Ｃｌ((ＣＨ３ＣＨ２)２Ｎ)２Ｓｉ)２）、ヘキサキス(Ｎ-ピロリジニオ)ジシラン（(((Ｃ４Ｈ９Ｎ)３)Ｓｉ)２）、１,１,２,２-テトラクロロビス(ジ(トリメチルシリル)アミノ)ジシラン（(Ｃｌ２((ＣＨ３)３Ｓｉ)２Ｎ)Ｓｉ２）、１,１,２,２-テトラクロロビス(ジイソプロピルアミノ)ジシラン（(Ｃｌ２((Ｃ３Ｈ７)２Ｎ)Ｓｉ)２）、１,２-ジメチルテトラキス(ジエチルアミノ)ジシラン、（(ＣＨ３(ＣＨ３ＣＨ２Ｎ)２Ｓｉ)２）、トリス(ジメチルアミノ)シランアジド（((ＣＨ３)２Ｎ)３ＳｉＮ３）、トリス(メチルアミノ)シランアジド（((ＣＨ３)(Ｈ)Ｎ)３ＳｉＮ３）、２,２-ジメチルヒドラジンジメチルシラン（((ＣＨ３)２(Ｈ)Ｓｉ)(Ｈ)ＮＮ(ＣＨ３)２）、トリシリルアミン（(ＳｉＨ３)３Ｎ又はＴＳＡ）、ヘキサキス(エチルアミノ)ジシラン（((ＥｔＨＮ)３Ｓｉ)２）、これらのラジカル、これらのプラズマ、これらの誘導体、又はこれらの組合わせが挙げられる。
【００３２】
[0037]一実施形態において、ボックス３０８で、酸化シリコン物質を形成するためのシリコン前駆物質としてアルコキシシラン化合物が用いられる。アルコキシシランは、化学式（ＲＯ)ｎＳｉＲ'(４-ｎ）（ここで、ｎ＝１,２,３又は４、Ｒは、それぞれ独立して、メチル基、エチル基、プロピル基、ブチル基、又は他のアルキル基であるのがよく、Ｒ'は、それぞれ独立して、水素、ハロゲン基、メチル基、エチル基、プロピル基、ブチル基、又は他のアルキル基であるのがよい）を有するのがよい。シリコン前駆物質として用いることができるアルコキシシラン化合物の例としては、テトラエトキシシラン（(ＥｔＯ)４Ｓｉ又はＴＥＯＳ）、テトラメトキシシラン（(ＭｅＯ)４Ｓｉ）、テトラプロポキシシラン（(ＰｒＯ)４Ｓｉ）、テトライソプロポキシシラン（(iＰｒＯ)４Ｓｉ）、テトラブトキシシラン（(ＢｕＯ)４Ｓｉ）、トリエトキシシラン（(ＥｔＯ)３ＳｉＨ）、ジエエトキシシラン（(ＥｔＯ)２ＳｉＨ２）、ジエトキシジメチルシラン（(ＥｔＯ)２ＳｉＭｅ２）、ジエトキシジエチルシラン（(ＥｔＯ)２ＳｉＥｔ２）、ジメトキシジエトキシシラン（(ＭｅＯ)２Ｓｉ(ＯＥｔ)２）、これらの誘導体、又はこれらの組合わせが挙げられる。他の実施形態において、ステップ３０８で、酸化シリコン物質を形成するために、個別のシリコン前駆物質と酸素前駆物質の代わりに、シリコンと酸素双方の供給源としてアルコキシシラン化合物（例えば、ＴＥＯＳ）を用いることができる。
【００３３】
[0038]一実施形態において、ボックス３０８において、酸素前駆物質とシリコン前駆物質が、従来のＣＶＤプロセスでのように同時に又はＡＬＤプロセスでのように連続してプロセスチャンバへ導入することができる。ＡＬＤプロセスは、基板がシリコン前駆物質と酸素前駆物質に連続してさらされるように、基板２２１を少なくとも二つの堆積ガスへさらすことができる。
【００３４】
[0039]変更されてもよい（例えば、ＵＶ放射源を組込むことができる）ＣＶＤとＡＬＤのプロセス及び酸化シリコン物質を堆積するのに有効なものである化学前駆物質は、共同譲渡された米国特許第６,８６９,８３８号、同第６,８２５,１３４号、同第６,９０５,９３９号、同第６,９２４,１９１号、２００１年９月２５日出願の米国第２００３-００５９５３５号として公開された共同譲渡された米国特許出願第０９／９６４,０７５号、２００３年７月２１日出願の米国第２００４-０１８７３８号として公開された米国特許出願第１０／６２４,７６３号、２００４年３月４日出願の米国第２００４-０１７５９６１号として公開された米国特許出願第１０／７９４,７０７号、２００３年１０月１７日出願の米国第２００４-０２２４０８９号として公開された米国特許出願第１０／６８８,７９７号に更に公開され、これらの開示内容は、本明細書に全体で援用されている。
【００３５】
[0040]シリコン前駆物質と酸素前駆物質をプロセスチャンバ内で混合することができるので、酸化シリコン物質のようなシリコン含有物質が基板表面上に形成される。一実施形態において、酸化シリコン物質は、約１０オングストローム／分〜約５００オングストローム／分の速度で堆積させることができ、約１０オングストローム〜約１,０００オングストロームの厚さに堆積される。酸化シリコン物質は、ＳｉｘＯｙのような化学式（ここで、酸素：シリコン原子比（Ｙ／Ｘ）は、約２以下である）、例えば、ＳｉＯ２を有するのがよい。一実施形態において、本明細書に記載されるように形成された物質は、水素濃度が低く、少量の炭素ドーピングが含まれ、ＰＭＯＳデバイスにおけるホウ素保持が増大する。一実施形態において、ハロゲンを含まないシリコン前駆物質は、ウエットエッチング速度を改善する。
【００３６】
[0041]ボックス３０８で、酸素前駆物質とシリコン前駆物質の分圧を制御するためにキャリアガスが供給されてもよい。単一ウエハプロセスの全内圧は、約１００ミリトール〜約７４０トール、好ましくは約２５０ミリトール〜約４００トール、より好ましくは約５００ミリトール〜約２００トールの圧力であるのがよい。一例において、プロセスチャンバの内圧は、約１５０トール以下、好ましくは約１００トール以下、より好ましくは約５０トール以下の圧力で維持される。ある実施形態において、窒素前駆物質又はシリコン前駆物質の分圧を、バッチ処理システムについて約１００ミリトール〜約１トールに制御するためにキャリアガスを供給してもよい。適切なキャリアガスの例としては、窒素、水素、アルゴン、ヘリウム、フォーミングガス、又はこれらの組合わせが挙げられる。
【００３７】
[0042]一実施形態において、ＬＰＣＶＤを用いた酸化シリコン層の堆積は、基板２２１をＮ２Ｏのような酸素含有ガスに、約５００ｓｃｃｍ〜約５,０００ｓｃｃｍ、例えば、約１,０００ｓｃｃｍ〜約４,０００ｓｃｃｍ、例えば、３,０００ｓｃｃｍの流量で、窒素含有ガスに、約１,０００ｓｃｃｍ〜約１５,０００ｓｃｃｍ、例えば、約１０,０００ｓｃｃｍの流量で、ＳｉＨ４のようなシリコン含有ガスに、約１ｓｃｃｍ〜約５０ｓｃｃｍ、例えば、約１ｓｃｃｍ〜約２０ｓｃｃｍ、例えば、約４ｓｃｃｍの流量で、約５００℃〜約１,０００℃、例えば、約５００℃〜約８００℃、例えば、７００℃の温度、約１０トール〜約１,０００トール、例えば、１４０トールの圧力でさらすことによって達成される。一実施形態において、圧力は、約１トール〜約７６０トール、例えば、約２７５トールで、約１秒〜約１２０秒間、例えば、３９秒間である。酸化シリコン層は、一般的には約１０オングストローム〜約２００オングストローム、好ましくは約３０オングストローム〜約１５０オングストローム、より好ましくは約５０オングストローム〜約１００オングストローム、例えば、約８０オングストロームの膜厚で堆積される。シリコン含有ガスは、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四塩化シラン（ＳｉＣｌ４）、ジクロロシラン（Ｓｉ２Ｃｌ２Ｈ２）、トリクロロシラン（ＳｉＣｌ３Ｈ）、及びこれらの組合わせを含む群より選ばれるのがよい。酸素含有ガスは、酸素原子（Ｏ）、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）、五酸化二窒素（Ｎ２Ｏ５）、これらのプラズマ、これらのラジカル、これらの誘導体、これらの組合わせを含む群より選ばれるのがよい。
【００３８】
[0043]一実施形態において、ＳｉＯ２膜がＬＰＣＶＤチャンバ２１４Ａ内で形成された後、基板２２１は、不活性（例えば、Ｎ２又はＡｒ）環境下の統合処理システム２００のＤＰＮチャンバ２１４Ｃに搬送され、搬送チャンバ圧力は、プラズマ窒化物形成プロセスの場合とほぼ同様の圧力である。プラズマ窒化物形成プロセスは、ＳｉＯ２膜を窒素プラズマにさらし、窒素をＳｉＯ２膜に組込んで酸窒化シリコン膜を形成する。一実施形態において、ＤＰＮチャンバ２１４Ｃは、Ｎ２、Ｈｅ、又はＡｒのような不活性ガスを収容し得る減圧誘導結合ＲＦプラズマリアクタである。プロセス条件は、例えば、約１０原子％〜約２０原子％の窒素をＳｉＯ２膜に組込むように設定される。
【００３９】
[0044]一実施形態において、基板２２１は、アニールチャンバ２１４Ｄ、例えば、ＸＥ、ＸＥ Ｐｌｕｓ、又は酸素含有雰囲気中酸窒化シリコン層４１０の窒化物形成アニールの場合、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＲＡＤＩＡＮＣＥＴＭ急速熱処理（ＲＴＰ）チャンバに搬送される。窒化物形成アニールは、基板が約５００℃〜約１,２００℃、好ましくは約９００℃〜約１,１００℃の温度で約１秒〜約２４０秒間、好ましくは約３０秒〜約９０秒間、例えば、約１,０００℃で約６０秒間アニールされる場合に行われる。一般的には、アニールチャンバ雰囲気は、少なくとも一つのアニールガス、例えば、Ｏ２、Ｎ２、ＮＨ３、Ｎ２Ｈ４、ＮＯ、Ｎ２Ｏ、又はこれらの組合わせを含有する。アニールチャンバは、約５トール〜約１００トール、例えば、約５０トールの圧力で維持される。
【００４０】
[0045]ボックス３１０において、高Ｋ誘電体層４１２は、気相堆積プロセス、例えば、ＡＬＤ、ＣＶＤ、ＰＶＤ、熱的手法又はこれらの組合わせによって、第一酸窒化シリコン層４１０上に堆積される。一実施形態において、高Ｋ誘電体層は、共に２００５年５月１２日出願の共に“Ａｐｐａｒａｔｕｓｅｓａｎｄ Ｍｅｔｈｏｄｓｆｏｒ ＡｔｏｍｉｃＬａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎｏｆ Ｈａｆｎｉｕｍ-ｃｏｎｔａｉｎｉｎｇ Ｈｉｇｈ-Ｋ Ｍａｔｅｒｉａｌｓ”と称する共同譲渡された同時係属中の米国特許出願第１１／１２７,７６７号、同第１１／１２７,７５３号に記載されるＡＬＤプロセス及び装置によって堆積されるのがよく、これらの開示内容は、ＡＬＤプロセスで用いられる方法と装置を記載するために本明細書に全体で援用されている。高Ｋ誘電体層４１２は、一般的には約０.５ｎｍ〜約３０ｎｍ、好ましくは約１ｎｍ〜約２０ｎｍ、より好ましくは約１ｎｍ〜約８ｎｍで堆積される。
【００４１】
[0046]高Ｋ誘電体層４１２は、基板表面上に堆積され、均一な、不均一な、段階的な及び／又は多層のスタック又はラミネートである種々の組成を持つことができる。高Ｋ誘電体層４１２は、一般的には、高ｋ誘電物質であり、ハフニウム、ジルコニウム、チタン、タンタル、ランタン、アルミニウム、シリコン、酸素及び／又は窒素の組合わせが含まれるのがよい。高Ｋ誘電体層４１２は、ハフニウム含有物質、例えば、酸化ハフニウム（ＨｆＯｘ又はＨｆＯ２）、ケイ酸ハフニウム（ＨｆＳｉｘＯｙ又はＨｆＳｉＯ４）、酸窒化シリコンハフニウム（ＨｆＳｉｘＯｙＮｚ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）、アルミ酸ハフニウム（ＨｆＡｌｘＯｙ）、ケイ酸アルミニウムハフニウム（ＨｆＡｌｘＳｉｙＯｚ）、酸窒化シリコンアルミニウムハフニウム（ＨｆＡｌｗＳｉｘＯｙＮｚ）、酸化ランタンハフニウム（ＨｆＬａｘＯｙ）、ジルコニウム含有物質、例えば、酸化ジルコニウム（ＺｒＯｘ又はＺｒＯ２）、ケイ酸ジルコニウム（ＺｒＳｉｘＯｙ又はＺｒＳｉＯ４）、酸窒化シリコンジルコニウム（ＺｒＳｉｘＯｙＮｚ）、酸窒化ジルコニウム（ＺｒＯｘＮｙ）、アルミ酸ジルコニウム（ＺｒＡｌｘＯｙ）、ケイ酸アルミニウムジルコニウム（ＺｒＡｌｘＳｉｙＯｚ）、酸窒化シリコンアルミニウムジルコニウム（ＺｒＡｌｗＳｉｘＯｙＮｚ）、酸化ランタンジルコニウム（ＺｒＬａｘＯｙ）、他のアルミニウム含有物質又はランタン含有物質、例えば、酸化アルミニウム（Ａｌ２Ｏ３又はＡｌＯｘ）、酸窒化アルミニウム（ＡｌＯｘＮｙ）、ケイ酸アルミニウム（ＡｌＳｉｘＯｙ）、酸窒化シリコンアルミニウム（ＡｌＳｉｘＯｙＮｚ）、酸化アルミニウムランタン（ＬａＡｌｘＯｙ）、酸化ランタン（ＬａＯｘ又はＬａ２Ｏ３）、これらの誘導体、これらの組合わせが挙げられる組成を持つのがよい。高Ｋ誘電体層４１２に有用な他の誘電物質のラミネート膜としては、酸化チタン（ＴｉＯｘ又はＴｉＯ２）、酸窒化チタン（ＴｉＯｘＮｙ）、酸化タンタル（ＴａＯｘ又はＴａ２Ｏ５）、酸窒化タンタル（ＴａＯｘＮｙ）が挙げられるのがよい。高Ｋ誘電体層４１２に有用な誘電物質であるラミネート膜としては、ＨｆＯ２／Ａｌ２Ｏ３、ＨｆＯ２／ＳｉＯ２、Ｌａ２Ｏ３／Ａｌ２Ｏ３、ＨｆＯ２／ＳｉＯ２／Ａｌ２Ｏ３が挙げられる。
【００４２】
[0047]一実施形態において、ＡＬＤプロセスは、プロセスチャンバ、例えば、プロセスチャンバ２１４Ｂ内で、約１トール〜約１００トール、好ましくは約１トール〜約２０トール、より好ましくは約３トール〜約４トールの圧力で行われる。基板の温度は、通常約７０℃〜約１,０００℃、好ましくは約１００℃〜約７５０℃、より好ましくは約５５０℃〜約７００℃に維持される。一実施形態において、ハフニウム前駆物質は、約５ｍｇ／分〜約２０ｍｇ／分の速度でプロセスチャンバへ導入される。ハフニウム前駆物質は、通常、キャリアガス、例えば、窒素と、約５０ｓｃｃｍ〜約１,０００ｓｃｃｍの全流量で導入される。ハフニウム前駆物質は、約０.１秒〜約１０秒の速度でプロセスチャンバへパルス導入されてもよく、具体的なプロセス条件、堆積されたハフニウム含有物質のハフニウム前駆物質又は所望の組成に左右される。一実施形態において、ハフニウム前駆物質は、約１秒〜約５秒の速度、例えば、約３秒でプロセスチャンバへパルス導入される。
【００４３】
[0048]一実施形態において、ハフニウム前駆物質は、約０.１秒〜約１秒の速度、例えば、約０.５秒でプロセスチャンバへパルス導入される。一例において、ハフニウム前駆物質は、好ましくは、カリフォルニア州サンタクララにあるアメリカのフジキン社から入手できる、ＴＤＥＡＨ、シリコン前駆物質（トリス-ＤＭＡＳ）、水蒸気発生（ＷＶＧ）システムによって製造されるインサイチュ水蒸気である。ＡＬＤサイクルは、第一半反応においてＴＤＥＡＨとトリス-ＤＭＡＳを同時に流し、連続して第二半反応において水蒸気をパルス導入し、それぞれの半反応はアルゴンパージによって分けられる。ケイ酸ハフニウム層は、膜の厚さが約４オングストロームになるまで、１０回のサイクルを繰り返すことによって形成される。
【００４４】
[0049]パージガス、好ましくはアルゴン又は窒素のパルスは、典型的には約２標準リットル毎分（ｓｌｍ）〜約２２ｓｌｍの流量、好ましくは約１０ｓｌｍで導入される。それぞれの処理サイクルは、約０.０１秒〜約２０秒間行われる。一実施形態において、プロセスサイクルは、約１０秒続ける。他の実施形態において、プロセスサイクルは約２秒続ける。約１０秒続けるより長い処理ステップは、優れたハフニウム含有膜を堆積させるが、処理量を減少させる。個々のパージガスの流量とプロセスサイクルの時間は実験によって得られる。一実施形態において、３００ｍｍ径のウエハは、２００ｍｍ径のウエハと同じ時間の場合、同様の処理量を持続するために二倍の流量が必要である。酸化ガスは、約０.０５ｓｃｃｍ〜約１,０００ｓｃｃｍ、好ましくは約０.５ｓｃｃｍ〜約１００ｓｃｃｍの流量でプロセスチャンバに導入される。酸化ガスは、約０.０５秒〜約１０秒、好ましくは約０.０８秒〜約３秒、より好ましくは約０.１秒〜約２秒の速度でプロセスチャンバにパルス導入される。一実施形態において、酸化ガスは、約１秒〜約５秒の速度、例えば、１.７秒でパルス導入される。他の実施形態において、酸化ガスは、約０.１秒〜約３秒の速度、例えば０.５秒でパルス導入される。
【００４５】
[0050]一実施形態において、基板２２１は、所望により、堆積後アニール（ＰＤＡ）プロセスにさらされてもよい。高Ｋ誘電体層４１２を含有する基板２２１は、アニールチャンバ２１４Ｄ、例えば、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＣＥＮＴＵＲＡＴＭ ＲＡＤＩＡＮＣＥＴＭ ＲＴＰチャンバに搬送され、ＰＤＡプロセスにさらされる。基板２２１は、約６００℃〜約１,２００℃、好ましくは約６００℃〜約１,１５０℃、より好ましくは約６００℃〜約１,０００℃の温度に加熱されてもよい。ＰＤＡプロセスは、約１秒〜約５分、好ましくは約１分〜約４分、より好ましくは約２分〜約３分間続けるのがよい。一般的に、チャンバ雰囲気は、少なくとも一つのアニールガス、酸素（Ｏ２）、オゾン（Ｏ３）、原子状酸素（Ｏ）、水（Ｈ２Ｏ）、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）、二酸化窒素（ＮＯ２）、五酸化二窒素（Ｎ２Ｏ５）、窒素（Ｎ２）、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、これらの誘導体又はこれらの組合わせを含有する。しばしばアニールガスは、窒素と少なくとも一つの酸素含有ガス、例えば、酸素を含有する。チャンバは、約５トール〜約１００トールの圧力、例えば、約１０トールを有するのがよい。ＰＤＡプロセスの一例において、酸化物層を含有する基板は、酸素雰囲気中で約６００℃の温度に約４分間加熱される。
【００４６】
[0051]一実施形態において、デッカプルドプラズマ窒化物形成プロセスが行われる場合、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できる、ＣＥＮＴＵＲＡＴＭＤＰＮチャンバのようなＤＰＮチャンバ２１４Ｃに基板２２１が搬送される。プラズマ窒化物形成プロセスは、高Ｋ物質４１２を窒素プラズマにさらし、窒素を高Ｋ物質４１２に組込み、窒化高ｋ物質を形成する。一実施形態において、ＤＰＮチャンバ２１４Ｃは、不活性ガス、例えば、Ｎ２、Ｈｅ、又はＡｒを収容し得る減圧誘導結合ＲＦプラズマリアクタである。それ故、基板２２１は、周囲環境にさらされずに不活性プラズマプロセスにさらすことができる。不活性プラズマプロセスに用いることができるガスとしては、アルゴン、ヘリウム、ネオン、キセノン又はこれらの組合わせが挙げられる。
【００４７】
[0052]不活性プラズマプロセスは、約１０秒〜約５分間、好ましくは約３０秒〜約４分間、より好ましくは約１分〜約３分間進行する。また、不活性プラズマプロセスは、約５００ワット〜約３,０００ワット、好ましくは約７００ワット〜約２,５００ワット、より好ましくは約９００ワット〜約１,８００ワットのプラズマ電力で行われる。一般に、プラズマプロセスは、約２０％〜約１００％のデューティサイクル、約１０ｋＨｚのパルス周波数で行われる。ＤＰＮチャンバは、約１０ミリトール〜約８０ミリトールの圧力を有するのがよい。不活性ガスは、約１０標準立方センチメートル毎分（ｓｃｃｍ）〜約５標準リットル毎分（ｓｌｍ）、好ましくは約５０ｓｃｃｍ〜約７５０ｓｃｃｍ、より好ましくは約１００ｓｃｃｍ〜約５００ｓｃｃｍの流量を有するのがよい。
【００４８】
[0053]一実施形態において、基板２２１は熱アニールプロセスにさらされる。一実施形態において、基板２２１は、アニールチャンバ２１４Ｄ、例えば、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＣＥＮＴＵＲＡＴＭ ＲＡＤＩＡＮＣＥＴＭ ＲＴＰチャンバに搬送され、熱アニールプロセスにさらされる。基板２２１は、約６００℃〜約１,２００℃、好ましくは約７００℃〜約１,１５０℃、より好ましくは約８００℃〜約１,０００℃の温度に加熱されるのがよい。熱アニールプロセスは、約１秒〜約１２０秒間、好ましくは約２秒〜約６０秒間、より好ましくは約５秒〜約３０秒間続けるのがよい。一般に、チャンバ雰囲気は、少なくとも一つのアニールガス、例えば、酸素（Ｏ２）、オゾン（Ｏ３）、原子状酸素（Ｏ）、水（Ｈ２Ｏ）、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）、二酸化窒素（ＮＯ２）、五酸化二窒素（Ｎ２Ｏ５）、窒素（Ｎ２）、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、これらの誘導体又はこれらの組合わせを含有する。しばしばアニールガスは、窒素と少なくとも一つの酸素含有ガス、例えば、酸素を含有する。チャンバは、約５トール〜約１００トールの圧力、例えば、約１０トールを有するのがよい。熱アニールプロセスの一例において、基板２００は、約１,０５０℃の温度に約１５秒間、極めて少量の酸素を有する窒素含有雰囲気内で加熱される。他の例において、基板２００は、約１,１００℃の温度に約２５秒間、等価体積量の窒素と酸素を含有する雰囲気内で加熱される。他の実施形態において、基板２００は、約１,０３０℃の温度に約３０秒間、微量の酸素を有する窒素雰囲気中で加熱される。
【００４９】
[0054]熱アニールプロセスは、ＤＰＮプロセス中のプラズマ衝撃によって引き起こされるいかなる損傷も修復し、ポストアニール層の固定電荷を減少させる。高Ｋ物質４１２は、約５原子％〜約２５原子％、好ましくは約１０原子％〜約２０原子％の窒素濃度、例えば、約１５原子％を有するのがよい。高Ｋ物質４１２は、約０.５ｎｍ〜約３０ｎｍ、好ましくは約１ｎｍ〜約１０ｎｍ、より好ましくは約１ｎｍ〜約８ｎｍの膜厚を有する。
【００５０】
[0055]ボックス３１２において、第二酸窒化物層４１４は、高Ｋ誘電体層４１２上に堆積される。第二酸窒化物層４１４は、第一酸窒化物層４１０を堆積させるために用いた同じプロセス条件を用いて堆積させるのがよい。第二酸窒化物層４１４は、一般的には、約０.５ｎｍ〜約３０ｎｍ、好ましくは約１ｎｍ〜約２０ｎｍ、より好ましくは約３ｎｍ〜約８ｎｍの膜厚で堆積される。
【００５１】
[0056]ボックス３１４において、第二多結晶シリコン層４１６は、第二酸窒化物層４１４上に堆積される。第二多結晶シリコン層４１６は、統合処理システム２００（図２）のＬＰＣＶＤ堆積チャンバ２１４Ａ又はＡＬＤチャンバ２１４Ｂのような堆積チャンバで形成され得る。多結晶シリコンの代わりに、アモルファスシリコンか又は他の適切な導電性物質を含む層が第二酸窒化物層４１４上に堆積されてもよい。更に、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、窒化タングステン、他の高融点金属又は他の適切な電極物質のような金属を、その上に堆積させることができる。第二多結晶シリコン層４１６の形成後、ゲートスタックを冷却チャンバに搬送し、その後、処理、検査、又は当該技術において既知の他のプロセスのためにロードロック２０６Ａや２０６Ｂのような保管領域に搬送されてもよい。
【００５２】
[0057]ゲート誘電体膜と多結晶シリコンキャップ膜を含むゲートスタックが必ずしも以前に記載された統合処理システム２００に組込まれていないいくつかの処理チャンバにおいて形成され得ることは理解されるべきである。
【００５３】
[0058]図５は、本発明によるフラッシュメモリセル５００を示す一実施形態の二次元ブロック図である。フラッシュメモリセル５００は、半導体基板５０６に位置し且つチャンネル領域５０８によって分離されたソース／ドレイン領域５０２と５０４を含む。第一酸化物層５１０、例えば、二酸化シリコン層、又はトンネル誘電体は、チャンネル領域５０８の上に横たわっている。フローティングゲート５１２又は第一多結晶シリコン層は、トンネル誘電体５１０の上に横たわっている。一実施形態において、第二酸化物層５１４は、フローティングゲート５１２上に位置する。制御ゲート５２２又は第二多結晶シリコン層は、フローティングゲート５１２の上に横たわり、高Ｋ誘電体層５１８がそれらの間に形成された半導体基板上に形成された第一酸窒化物層５１６と第二酸窒化物層５２０を備えるインターポリ誘電体によってそこから分離される。ある実施形態において、制御ゲート５２２は、アモルファスシリコン又は適切な他の導電性物質を含むのがよい。
【００５４】
[0059]このように、不揮発性メモリデバイスの漏れ電流を維持するか又は減少させつつ、デバイス寸法の減少を可能にする構造及び構造を形成する方法が提供される。改善された構造及び構造を形成する方法は、高ｋ層が間に挟まれた二つの酸窒化シリコン層を備えたインターポリ誘電体を含む。
【００５５】
[0060]上記は、本発明の実施形態に関するが、本発明の他の多くの実施形態が本発明の基本的範囲から逸脱することなく構成されてもよく、本発明の範囲は以下の特許請求の範囲によって決定される。
【図面の簡単な説明】
【００５６】
【図１】図１は、従来の技術のフラッシュメモリを示す二次元ブロック図である。
【図２】図２は、本発明のある実施形態を行うために用いられる種類の例示的集積半導体基板処理システム（例えば、クラスタツール）を示す概略平面図である。
【図３】図３は、本発明の一実施形態による堆積プロセスを示すプロセス流れ図である。
【図４Ａ】図４Ａは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｂ】図４Ｂは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｃ】図４Ｃは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｄ】図４Ｄは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｅ】図４Ｅは、本発明の一実施形態による基板構造を示す概略断面図である。
【図５】図５は、本発明のフラッシュメモリセルの一実施形態を示す二次元ブロック図である。
【符号の説明】
【００５７】
１００…フラッシュメモリデバイス、１０２…フローティングゲート電極、１０４…トンネル酸化物層、１０６…チャネル領域、１０８…ドレイン領域、１１０…制御ゲート電極、１１２…インターポリ誘電体、２００…処理システム、２０１…プラットフォーム、２０２…システムコントローラ、２０３…搬送チャンバ、２０４…ファクトリインタフェース、２０５Ａ…ＦＯＵＰ、２０５Ｂ…ＦＯＵＰ、２０５Ｃ…ＦＯＵＰ、２０５Ｄ…ＦＯＵＰ、２０６Ａ…ロードロックチャンバ、２０６Ｂ…ロードロックチャンバ、２０７…ドッキングステーション、２１３…真空ロボット、２１４Ａ…処理チャンバ、２１４Ｂ…処理チャンバ、２１４Ｃ…処理チャンバ、２１４Ｄ…処理チャンバ、２１６Ａ…サービスチャンバ、２１６Ｂ…サービスチャンバ、２２１…基板、２３０…ＣＰＵ、２３２…支援回路、２３６…メモリ、２３８…ロボット、３００…堆積プロセス、３０２…ステップ、３０４…ステップ、３０６…ステップ、３０８…ステップ、３１０…ステップ、３１２…ステップ、３１４…ステップ、４０２…ゲート酸化物層、４０４…第一多結晶層、４０６…第二酸化物層、４１０…第一酸窒化物層、４１２…高Ｋ物質、４１４…第二酸窒化物層、４１６…制御ゲート多結晶層、５００…フラッシュメモリセル、５０２…ソース／ドレイン領域、５０４…ソース／ドレイン領域、５０６…基板、５０８…チャネル領域、５１０…第一酸化物層、５１２…フローティングゲート、５１４…第二酸化物層、５１６…第一酸窒化物層、５２０…第二酸窒化物層、５２２…制御ゲート。
【図１】
2009021608.tif 000003
【図２】
2009021608.tif 000004
【図３】
2009021608.tif 000005
【図４Ａ】
2009021608.tif 000006
【図４Ｂ】
2009021608.tif 000007
【図４Ｃ】
2009021608.tif 000008
【図４Ｄ】
2009021608.tif 000009
【図４Ｅ】
2009021608.tif 000010
【図４Ｆ】
2009021608.tif 000011
【図４Ｇ】
2009021608.tif 000012
【図５】
2009021608.tif 000013
【手続補正書】
【提出日】平成20年9月11日(2008.9.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
【図１】図１は、従来の技術のフラッシュメモリを示す二次元ブロック図である。
【図２】図２は、本発明のある実施形態を行うために用いられる種類の例示的集積半導体基板処理システム（例えば、クラスタツール）を示す概略平面図である。
【図３】図３は、本発明の一実施形態による堆積プロセスを示すプロセス流れ図である。
【図４Ａ】図４Ａは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｂ】図４Ｂは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｃ】図４Ｃは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｄ】図４Ｄは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｅ】図４Ｅは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｆ】図４Ｆは、本発明の一実施形態による基板構造を示す概略断面図である。
【図４Ｇ】図４Ｇは、本発明の一実施形態による基板構造を示す概略断面図である。
【図５】図５は、本発明のフラッシュメモリセルの一実施形態を示す二次元ブロック図である。                                                                  [符号の説明]
【外国語明細書】
2009021608000001.pdf