(57)【要約】【課題】従来のＤＣＬデバイスは、被試験半導体の入力専用ピン、出力専用ピン、入出力兼用ピンのいずれにも対応できるという柔軟性はあるが、ＤＣＬデバイスは一般に効果であり、かつ１つのピンにしか対応できないので、消費電力、実行面積が大きくなってしまうという課題を解決する。【解決手段】２つ以上の端子を具備し、ドライバを介してこれらの端子にパターン信号を出力すると共に、これらの端子に負荷を接続し、かつこれらの端子からの入力信号を選択して比較器に入力するようにした。また、このＤＣＬデバイスを半導体試験装置に用いた。使用するＤＣＬデバイスの数を削減できるので、低消費電力化、小型化、コストダウンが可能になる。また、１つのデバイスで入力専用、出力専用、入出力兼用のいずれのピンにも対応できるので、デバイスの種類を削減できる。【選択図】  図１
2009180501.tif 000002
【特許請求の範囲】
【請求項１】
ｎ（ｎ＞１）個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記端子に出力するｎ個のドライバと、
前記端子から入力される信号が入力され、これらの信号から最小１個、最大（ｎ−１）個の信号を選択して出力する第１のマルチプレクサと、
前記第１のマルチプレクサが選択した信号が入力される、最小１個、最大（ｎ−１）個の比較器と、
その入力端子が前記端子に接続され、これらの入力端子から最小１個、最大（ｎ−１）個の入力端子を選択してその出力端子に接続する第２のマルチプレクサと、
前記第２のマルチプレクサの出力端子に接続される、最小１個、最大（ｎ−１）個の負荷と、
を具備したことを特徴とするＤＣＬデバイス。
【請求項２】
請求項１記載のＤＣＬデバイスと同じ構成を具備したＤＣＬ部を少なくとも２個同じパッケージに封入したことを特徴とするＤＣＬデバイス。
【請求項３】
請求項１記載のＤＣＬデバイスと同じ構成を具備した第１のＤＣＬ部と、
ドライバと、このドライバの出力端子側にその入力端子が接続される比較器と、この比較器の入力端子側に接続される負荷で構成される第２のＤＣＬ部と、
を各々少なくとも１つ具備したことを特徴とするＤＣＬデバイス。
【請求項４】
ドライバ専用デバイスを具備したことを特徴とする請求項１乃至請求項３いずれかに記載のＤＣＬデバイス。
【請求項５】
ｎ（ｎ＞１）個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記複数の端子に出力するｎ個のドライバと、
前記端子の各々に対応し、対応する端子から入力された信号が入力されるｎ個の比較器と、
前記比較器の出力が入力され、これらの入力を選択して出力するマルチプレクサと、
前記端子に接続され、
一定の電流を出力する電流源と、
ブリッジ状に接続されたダイオードと、
前記電流源の出力電流を前記ダイオードに選択して流すスイッチと、
前記スイッチを制御する制御回路と、
で構成される負荷と、
を具備したことを特徴とするＤＣＬデバイス。
【請求項６】
所定のパターン信号を発生するパターン発生部、入力された信号から被試験半導体の良否を判定する判定部、および設定部を具備した制御部と、
請求項１乃至請求項５いずれかに記載の、少なくとも１個のＤＣＬデバイスと、
前記ＤＣＬデバイスの、被試験半導体が接続される側の端子に接続されたリレーと、
を具備したことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定半導体に信号を出力し、負荷を接続し、また被試験半導体からの信号を判別するＤＣＬデバイスおよびそれを用いた半導体試験装置に関し、設計制約の少ないＤＣＬデバイスおよびそれを用いた半導体試験装置に関するものである。
【背景技術】
【０００２】
半導体試験装置は、被試験半導体に信号を与え、この被試験半導体の出力信号を判別することにより、半導体の試験を行う装置である。図６に半導体試験装置で用いられるピンエレクトロニクスの構成を示す。
【０００３】
図６において、１０はピンエレクトロニクスであり、パターン発生部、判定部、設定部を含む制御部１１、ＤＣＬデバイス１２〜１４、ＯＵＴリレー１５〜１７で構成される。試験の際には、ＯＵＴリレー１５〜１７は必要に応じてオンにされる。
【０００４】
ＤＣＬデバイス１２〜１４は、それぞれ被試験半導体２０に信号を供給するドライバＤＲＶ、被試験半導体２０からの信号を判定する比較器ＣＭＰ、被試験半導体２０に接続する負荷ＬＯＡＤで構成される。ＤＣＬデバイス１２〜１４は、それぞれＯＵＴリレー１５〜１７を介して被試験半導体２０に接続される。
【０００５】
制御部１１内のパターン発生部は、被試験半導体２０を試験するプログラムに応じたパターン信号を発生し、ＤＣＬデバイス１２〜１４内のドライバＤＲＶに出力する。ドライバＤＲＶは事前に設定されたＤＣ電圧レベル、振幅に変換してこのパターン信号を被試験半導体２０に出力する。
【０００６】
比較器ＣＭＰには被試験半導体２０からの信号が入力される。比較器ＣＭＰは事前に設定されたＤＣ判定レベルと被試験半導体２０からの信号を比較し、その比較結果を制御部１１内の判定部に出力する。また、必要に応じて負荷ＬＯＡＤが被試験半導体２０に接続される。
【０００７】
被試験半導体２０のピンが入出力可能な双方向のピンであり、試験中に入力と出力を切り替える必要がある場合は、このピンに接続するピンエレクトロニクスのピンもまた双方向性でなければならない。このような双方向性のピンを試験するときは、まず試験するピンを入力モードに設定して試験信号を印加する。そしてドライバＤＲＶの出力をハイインピーダンスまたは終端モードにし、試験するピンを出力モードに設定して、その出力信号を比較器ＣＭＰに入力して判定を行う。
【０００８】
このような試験を高速に行うためには、信号出力モードと信号判定モードを高速で切り替えなければならない。そのため、通常ＤＣＬデバイスはモード切り替え用高速入出力端子を備えている。
【０００９】
図７にピンエレクトロニクスの他の構成を示す。なお、図６と同じ要素には同一符号を付し、説明を省略する。図７において、ピンエレクトロニクス３０には、制御部１１、ＤＣＬデバイス１２、１３、ＯＵＴリレー１５〜１７の他にドライバ専用デバイス３１が含まれている。ドライバ専用デバイス３１にはドライバＤＲＶのみ内蔵されている。従って、被試験半導体２０に信号を出力するのみであり、被試験半導体２０からの信号を判定する機能は有していない。
【００１０】
なお、ピンエレクトロニクスには図６、図７で説明した要素の他に、パターン発生機能、合否判定機能、ＤＣ電圧計測機能、各部の設定機能などがあるが、本発明には直接関係がないので、説明を省略する。
【特許文献１】特開２００３−０５７２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このような半導体試験装置のピンエレクトロニクスには次のような課題があった。図６に示したＤＣＬデバイスは入出力の両機能が備わっている。そのため、被試験ピンが入力専用、出力専用、入出力兼用のいずれにも対応することができるので、被試験半導体への適応性が高いという利点がある。
【００１２】
しかし、このようなＤＣＬデバイスは一般的に高価であり、かつチャンネル当たりの消費電力が高く、実装面積が大きいという欠点がある。そのため、ＤＣＬデバイスのみで構築すると、ピンエレクトロニクスが大型になり、かつ高価になってしまうという課題があった。
【００１３】
信号出力専用のドライバ専用デバイス３１はＤＣＬデバイスに比べて安価であり、かつチャンネル当たりの消費電力が小さく、さらに１デバイスに包含されるチャンネル数を多くできるという利点がある。そのため、ドライバ専用デバイスを用いるとピンエレクトロニクスを小型化、低消費電力化でき、かつ安価に製造することができる。
【００１４】
しかし、図７の構成にも次のような課題があった。
（１）ドライバ専用デバイスとＤＣＬデバイスの両方を持たなければならないため、在庫品種が増加する。
（２）ドライバ専用デバイスとＤＣＬデバイスの両方を開発しなければならないので、開発工数が増加する。
（３）ドライバ専用デバイスでは双方向性のピンを試験することができないので、同一のピン属性として扱うことができない。そのため、種々の被試験半導体と接続するためのプローブカードやＤＵＴボードの設計制約が大きくなり、コストが上昇する。
（４）被試験半導体に双方向性ピンが多い場合はドライバ専用ピンが余ってしまい、試験装置のリソースを有効に活用することができない。
【００１５】
従って本発明の目的は、１つのデバイスに入出力いずれにも対応することができる少なくとも２つの端子を具備させるようにして、小型、安価でかつ低消費電力のＤＣＬデバイスおよびそれを用いた半導体試験装置を提供することにある。
【課題を解決するための手段】
【００１６】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
ｎ（ｎ＞１）個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記端子に出力するｎ個のドライバと、
前記端子から入力される信号が入力され、これらの信号から最小１個、最大（ｎ−１）個の信号を選択して出力する第１のマルチプレクサと、
前記第１のマルチプレクサが選択した信号が入力される、最小１個、最大（ｎ−１）個の比較器と、
その入力端子が前記端子に接続され、これらの入力端子から最小１個、最大（ｎ−１）個の入力端子を選択してその出力端子に接続する第２のマルチプレクサと、
前記第２のマルチプレクサの出力端子に接続される、最小１個、最大（ｎ−１）個の負荷と、
を具備したものである。デバイスを小型化、低消費電力化でき、かつデバイスの汎用性が高まる。
【００１７】
請求項２記載の発明は
請求項１記載のＤＣＬデバイスと同じ構成を具備したＤＣＬ部を少なくとも２個同じパッケージに封入したものである。実装密度を高めることができる。
【００１８】
請求項３記載の発明は、
請求項１記載のＤＣＬデバイスと同じ構成を具備した第１のＤＣＬ部と、
ドライバと、このドライバの出力端子側にその入力端子が接続される比較器と、この比較器の入力端子側に接続される負荷で構成される第２のＤＣＬ部と、
を各々少なくとも１つ具備したものである。被試験半導体のピンが通常より多い場合や逆に少ない場合に対応できる。
【００１９】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
ドライバ専用デバイスを具備したものである。出力信号が多い場合に有効である。
【００２０】
請求項５記載の発明は、
ｎ（ｎ＞１）個の端子と、
前記端子の各々に対応し、その出力をハイインピーダンスまたは終端モードにすることができ、かつ入力された信号を対応する前記複数の端子に出力するｎ個のドライバと、
前記端子の各々に対応し、対応する端子から入力された信号が入力されるｎ個の比較器と、
前記比較器の出力が入力され、これらの入力を選択して出力するマルチプレクサと、
前記端子に接続され、
一定の電流を出力する電流源と、
ブリッジ状に接続されたダイオードと、
前記電流源の出力電流を前記ダイオードに選択して流すスイッチと、
前記スイッチを制御する制御回路と、
で構成される負荷と、
を具備したものである。高周波特性を改善することができる。
【００２１】
請求項６記載の発明は、
所定のパターン信号を発生するパターン発生部、入力された信号から被試験半導体の良否を判定する判定部、および設定部を具備した制御部と、
請求項１乃至請求項５いずれかに記載の、少なくとも１個のＤＣＬデバイスと、
前記ＤＣＬデバイスの、被試験半導体が接続される側の端子に接続されたリレーと、
を具備したものである。小型化、低消費電力化、コストダウンが容易になる。
【発明の効果】
【００２２】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２，３，４，５および６の発明によれば、ＤＣＬデバイスを、少なくとも２つの端子を具備し、ドライバを介してこれらの端子にパターン信号を出力すると共に、これらの端子に負荷を接続し、かつこれらの端子からの入力信号を選択して比較器に入力する構成とした。また、このＤＣＬデバイスを半導体試験装置に用いた。
【００２３】
１つのデバイスで被試験半導体の入力専用、出力専用、入出力兼用ピンのいずれにも対応できる少なくとも２つの端子を有しているので、被試験半導体の特性に柔軟に対応することができ、かつデバイスの数を削減することができる。そのため、半導体試験装置の低消費電力化、小型化、コストダウンを達成することができるという効果がある。
【００２４】
また、設定信号によって容易に端子の属性を変更することができるので、デバイスの種類を削減することができる。従って、デバイスの開発工数が削減でき、かつ在庫の種類を少なくすることができるので、製造が容易になるという効果もある。さらに、プローブカードやＤＵＴボードへの配線制約が少なくなるので、総合的な開発工数の削減、およびコストダウンが可能になるという効果もある。
【発明を実施するための最良の形態】
【００２５】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るＤＣＬデバイスの構成図である。このＤＣＬデバイスは、半導体試験装置のピンエレクトロニクスに用いられる。
【００２６】
図１において、４０はＤＣＬデバイスであり、ドライバ４１および４７、比較器４３、マルチプレクサ４４および４５、負荷４６、抵抗４２および４８で構成される。ドライバ４１と４７の出力側の記号４９は、これらのドライバの出力をハイインピーダンスまたは終端モードに設定することができることを表している。なお、終端モードとは抵抗（通常５０Ω）で出力端子を終端することをいう。
【００２７】
また、３つの入力端子ＤＩＮ１、ＤＩＮ２、ＳＥＬと、１つの出力端子ＤＯＵＴ、および２つの入出力端子ＩＯ１、ＩＯ２を具備している。ＤＣＬデバイス４０は通常１つのＬＳＩ上に形成され、１つのパッケージ内に封入される。
【００２８】
入力端子ＤＩＮ１、ＤＩＮ２にはピンエレクトロニクス内のパターン発生部（図６参照）が発生するパターン信号が入力される。出力端子ＤＯＵＴが出力する信号はピンエレクトロニクス内の判定部（図６参照）に入力される。入力端子ＳＥＬにはピンエレクトロニクスの設定部（図６参照）の出力信号が入力される。また、入出力端子ＩＯ１、ＩＯ２はＯＵＴリレーを介して被試験半導体に接続される。
【００２９】
抵抗４２はドライバ４１の出力端子と入出力端子ＩＯ１の間に接続される。同様に、抵抗４８はドライバ４７の出力端子と入出力端子ＩＯ２との間に接続される。ドライバ４１、４７は、入力されたパターン信号を事前に設定されたＤＣ電圧レベル、振幅の信号に変換し、それぞれ抵抗４２、４８を介して入出力端子ＩＯ１、ＩＯ２に出力する。
【００３０】
マルチプレクサ４４、４５は２つの入力端子と１つの出力端子を具備しており、入力端子ＳＥＬに印加された信号に基づいて２つの入力端子のいずれかを選択して出力端子に接続する。
【００３１】
入出力端子ＩＯ１、ＩＯ２から入力された被試験半導体の出力信号はマルチプレクサ４４に入力される。マルチプレクサ４４は入力端子ＳＥＬから入力された設定信号に基づいて入出力端子ＩＯ１またはＩＯ２から入力された信号のどちらかを選択し、比較器４３に出力する。比較器４３は、予め設定されたＤＣ判定レベルと入力された信号を比較し、その比較結果を出力端子ＤＯＵＴに出力する。
【００３２】
入出力端子ＩＯ１、ＩＯ２はマルチプレクサ４５の２つの入力端子に接続される。マルチプレクサ４５は入力端子ＳＥＬから入力された設定信号に基づいて入出力端子ＩＯ１またはＩＯ２から入力された信号のどちらかを選択し、この選択した入力端子と出力端子を接続する。これによって、負荷４６を被試験半導体に接続し、また切り離すことができる。負荷４６は、例えば一定電流を流す定電流負荷が用いられる。なお、入出力端子ＩＯ１、ＩＯ２は端子に、マルチプレクサ４４、４５はそれぞれ第１、第２のマルチプレクサに相当する。
【００３３】
このＤＣＬデバイス４０は、被試験半導体に接続する入出力端子ＩＯ１、ＩＯ２を入力端子として用いることもでき、また出力端子として用いることもできる。ＩＯ１を入力端子として用いるときは、ドライバ４１の出力をハイインピーダンスまたは終端モードにし、マルチプレクサ４４を操作して入出力端子ＩＯ１から入力した信号を比較器４３に出力するようにする。このとき、ＩＯ２はパターン信号を出力する出力端子として用いることができる。
【００３４】
同様に、入出力端子ＩＯ２を入力端子として用いるときは、ドライバ４７の出力をハイインピーダンスまたは終端モードにし、マルチプレクサ４４を操作して入出力端子ＩＯ２から入力した信号を比較器４３に出力するようにする。このとき、入出力端子ＩＯ１はパターン信号を出力する出力端子として用いることができる。
【００３５】
また、ドライバ４１、４７の出力をオンにしてパターン信号を入出力端子ＩＯ１、ＩＯ２に出力し、その後ハイインピーダンスまたは終端モードに設定してマルチプレクサ４４を操作してＩＯ１、ＩＯ２の信号を比較器４３に入力することにより、被試験半導体の入出力端子に対応することもできる。さらに、マルチプレクサ４５を制御することにより、負荷４６を接続することもできる。
【００３６】
なお、この実施例ではドライバおよび入出力端子の数を２としたが、３以上にすることもできる。この場合、ドライバと入出力端子を１対１に対応させ、各ドライバの出力を対応する入出力端子に出力する。また、各入出力端子から入力された信号はマルチプレクサ４４に入力される。マルチプレクサ４４は入力された信号から少なくとも１個の信号を選択し、比較器４３に出力する。比較器４３の個数は、マルチプレクサ４４が選択する信号の数に等しい値とされる。
【００３７】
また、マルチプレクサ４５の入力端子は入出力端子と接続される。マルチプレクサ４５は少なくとも１個の入力端子を選択して出力端子に接続する。この出力端子には負荷４６が接続される。負荷４６の数はマルチプレクサ４５の出力端子の数と等しくされる。
【００３８】
ドライバの数をｎ（ｎ＞１）とすると、入出力端子の数、およびマルチプレクサ４４、４５の入力端子の数もｎとされる。マルチプレクサ４４、４５は最小１個、最大（ｎ−１）個の信号または入力端子を選択する。比較器４３の数はマルチプレクサ４４が選択する信号の数と同じで最小１個、最大（ｎ−１）個になる。また、負荷４６の数はマルチプレクサ４５が選択する入力端子の数と同じで最小１個、最大（ｎ−１）個になる。
【００３９】
図２に、このＤＣＬデバイスを半導体試験装置のピンエレクトロニクスに用いた例を示す。なお、図１、図７と同じ要素には同一符号を付し、説明を省略する。図２において、５０はピンエレクトロニクスであり、パターン発生部、判定部、設定部を含む制御部１１、３個のＤＣＬデバイス４０、およびＤＣＬデバイス４０の入出力端子ＩＯ１、ＩＯ２と被試験半導体２０間の経路中に配置された６個のＯＵＴリレー１５で構成される。この実施例ではＯＵＴリレーを区別せず全て１５としているが、この部分の構成は図６、図７と実質的に同じである。ＯＵＴリレー１５はリレーに対応する。
【００４０】
ＤＣＬデバイス４０の入力端子ＤＩＮ１、ＤＩＮ２、ＳＥＬ、および出力端子ＤＯＵＴはそれぞれ制御部１１に接続される。より具体的には、入力端子ＤＩＮ１、ＤＩＮ２は制御部１１内のパターン発生部に、入力端子ＳＥＬは同設定部に、出力端子ＤＯＵＴは同判定部に接続される。
【００４１】
このように、ＤＣＬデバイス４０を用いることにより、前述したように同一構成で被試験半導体の入力ピン、出力ピン、入出力ピンのいずれにも対応することができ、かつ任意の端子に負荷を接続することもできる。なお、この実施例ではＤＣＬデバイスを３個用いたが、２個あるいは４個以上用いてもよい。
【００４２】
図６に示すように、従来は被試験半導体２０の端子毎にＤＣＬデバイスが必要であったが、図１構成のＤＣＬデバイスは１つで２個の端子に対応することができるので、使用するドライバ、比較器、負荷の数を半分にすることができる。そのため、小型化、低消費電力化が可能であり、かつコストダウンを図ることができる。
【００４３】
また、１種類のＤＣＬデバイスで入力ピン、出力ピン、入出力ピンのいずれにも対応することができるので、ＤＣＬデバイスの種類を削減することができる。そのため、開発工数を削減し、製造が容易になる。さらに、プローブカードやＤＵＴボードの配線制約が少なくなるので、設計製造が容易になり、さらなるコストダウンを図ることができる。
【００４４】
図３にＤＣＬデバイスの他の実施例を示す。図３において、６０はＤＣＬデバイス、６１および６２はＤＣＬ部である。ＤＣＬ部６１、６２は、図１のＤＣＬデバイスと同じ構成を具備している。
【００４５】
ＤＣＬ部６１は入力端子ＤＩＮ１ａ、ＳＥＬａ、ＤＩＮ２ａ、出力端子ＤＯＵＴａ、入出力端子ＩＯ１ａ、ＩＯ２ａを有し、ＤＣＬ部６２は入力端子ＤＩＮ１ｂ、ＳＥＬｂ、ＤＩＮ２ｂ、出力端子ＤＯＵＴｂ、入出力端子ＩＯ１ｂ、ＩＯ２ｂを有している。このＤＣＬデバイス６０は１つのパッケージに封入されている。
【００４６】
このＤＣＬデバイスは同じ構成のＤＣＬ部を２つ内蔵しているので、ピンエレクトロニクスのさらなる小型化、多ピン化を図ることができる。なお、３つ以上のＤＣＬ部を内蔵するようにしてもよい。
【００４７】
図４にＤＣＬデバイスの他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図４において、７０はＤＣＬデバイスであり、ＤＣＬ部７１〜７３を内蔵している。
【００４８】
ＤＣＬ部７１は図１のＤＣＬデバイスと同じ構成を具備している。従って、被試験半導体の２つの入力ピン、出力ピン、入出力ピンに対応することができる。
【００４９】
ＤＣＬ部７２、７３は、図６従来例のＤＣＬデバイス１２〜１４と同じ構成を具備している。すなわち、入力端子ＤＩＮａ（ｂ）、出力端子ＤＯＵＴａ（ｂ）、入出力端子ＩＯａ（ｂ）を持ち、１つの入力ピン、出力ピン、入出力ピンに対応することができる。ＤＣＬ部７２はＤＣＬ部７１に比べて構成が簡単である。従って、被試験半導体の種類によってピン数が標準より多い場合や逆に少ない場合に用いて好適である。
【００５０】
なお、ＤＣＬ部の個数は任意に設定することができる。また、用途によっては図３、図４のＤＣＬデバイスに、図７のドライブ専用デバイス３１を内蔵するようにしてもよい。
【００５１】
図５にＤＣＬデバイスの他の実施例を示す。この実施例は、図１実施例のマルチプレクサ４５と負荷４６の代わりにダイオードブリッジを用いた負荷を用い、かつ入出力端子ＩＯ１、ＩＯ２の各々に比較器を対応させたものである。
【００５２】
図５において、８０はＤＣＬデバイスであり、ドライバ４１および４７、抵抗４２および４８、負荷８１、比較器８２および８３、マルチプレクサ８４で構成されている。
【００５３】
負荷８１は、ブリッジ状に接続された４つのダイオードＤ１〜Ｄ４、負荷となる電流を供給する電流源ＩＳ１およびＩＳ２、電流が流れる方向を決めるスイッチＳ１〜Ｓ４、このスイッチＳ１〜Ｓ４を制御する制御回路ＣＴＲＬで構成されている。制御回路ＣＴＲＬには入力端子ＳＥＬから入力される設定信号が入力される。
【００５４】
ダイオードＤ１とＤ２のアノード間にはスイッチＳ１およびＳ２が直列に接続され、このスイッチＳ１，Ｓ２の接続点には定電流源ＩＳ１が接続される。ダイオードＤ３とＤ４のカソードの間にはスイッチＳ３およびＳ４が直列に接続され、このスイッチＳ３，Ｓ４の接続点には定電流源ＩＳ２が接続される。ダイオードＤ１のカソードとＤ４のアノードの接続点は入出力端子ＩＯ１に接続され、ダイオードＤ２のカソードとＤ３のアノードの接続点は入出力端子ＩＯ２に接続される。スイッチＳ１〜Ｓ４はトランジスタなどを用いたスイッチであり、そのオンオフは制御回路ＣＴＲＬで制御される。
【００５５】
入出力端子ＩＯ１から入力された信号は比較器８２に入力され、入出力端子ＩＯ２から入力された信号は比較器８３に入力される。比較器８２と８３の出力はマルチプレクサ８４に入力される。マルチプレクサ８４は入力端子ＳＥＬから入力された設定信号に基づいて比較器８２と８３の出力のいずれかを選択し、出力端子ＤＯＵＴに出力する。
【００５６】
このような構成において、スイッチＳ１とＳ４を操作することにより、入出力端子ＩＯ１に電流源ＩＳ１、ＩＳ２の出力電流を流すかどうか、および電流の方向を制御することができる。また、スイッチＳ２とＳ３を操作することにより、入出力端子ＩＯ２に電流源ＩＳ１、ＩＳ２の出力電流を流すかどうか、および電流の方向を制御することができる。
【００５７】
この実施例では、入出力端子ＩＯ１、ＩＯ２の各々に比較器を用い、かつ負荷の切り替えにダイオードブリッジを使用したスイッチを用いた。そのため、高周波特性を改善することができる。なお、この実施例でも図１実施例と同じくドライバおよび入出力端子の数を３以上とすることができる。負荷８１の構成を変えることにより、複数の入出力端子に定電流を流すようにすることもできる。
【００５８】
なお、図２のピンエレクトロニクスでは図１のＤＣＬデバイスを用いたが、図３〜図５のＤＣＬデバイス、あるいは図７のＤＣＬデバイス１２やドライブ専用デバイスを併用してもよい。用いるデバイスの種類および個数は任意に選択することができる。
【００５９】
また、用いるＤＣＬデバイスやドライブ専用デバイスの種類や個数が異なる複数種類のピンエレクトロニクスを用意し、これらのピンエレクトロニクスを適宜組み合わせて半導体試験装置を構成するようにしてもよい。
【００６０】
また、図１〜図５に示す実施例の各ＤＣＬデバイス、図６および図７に示す従来例の各ＤＣＬデバイスにおいて、説明を簡単にするために、ＩＯ端子の入出力を切り替える信号（以下、Ｉ／Ｏ切替信号という）を図示していないが、実際は、パターン発生部からパターン信号に同期してＩ／Ｏ切替信号が入力されている。そして、被試験半導体からの出力をＤＣＬデバイスのコンパレータで比較する時には、このＩ／Ｏ切替信号により、ＤＣＬデバイスのドライバをハイインピーダンスまたは終端モードにする。
【図面の簡単な説明】
【００６１】
【図１】本発明によるＤＣＬデバイスの一実施例を示す構成図である。
【図２】本発明による半導体試験装置の構成図である。
【図３】本発明によるＤＣＬデバイスの他の実施例を示す構成図である。
【図４】本発明によるＤＣＬデバイスの他の実施例を示す構成図である。
【図５】本発明によるＤＣＬデバイスの他の実施例を示す構成図である。
【図６】従来の半導体試験装置の構成図である。
【図７】従来の半導体試験装置の構成図である。
【符号の説明】
【００６２】
１１  制御部
１５  ＯＵＴリレー
２０  被試験半導体
４０、６０、７０、８０  ＤＣＬデバイス
４１、４７  ドライバ
４２、４８  抵抗
４３、８２、８３  比較器
４４、４５、８４  マルチプレクサ
４６、８１  負荷
５０  ピンエレクトロニクス
６１、６２、７１〜７３  ＤＣＬ部
Ｄ１〜Ｄ４  ダイオード
Ｓ１〜Ｓ４  スイッチ
ＩＳ１、ＩＳ２  電流源
ＣＴＲＬ  制御回路
【図１】
2009180501.tif 000003
【図２】
2009180501.tif 000004
【図３】
2009180501.tif 000005
【図４】
2009180501.tif 000006
【図５】
2009180501.tif 000007
【図６】
2009180501.tif 000008
【図７】
2009180501.tif 000009