(57)【要約】【課題】スイッチ回路ICを含む高周波モジュールにおいて、安価な静電気放電対策を実現する。【解決手段】誘電体基板と、高周波信号経路の接続状態を切り替えるスイッチ回路ICとを備える高周波モジュールにおいて、前記スイッチ回路ICは電界効果型トランジスタを用いて構成されるとともに、少なくとも１つのＩＣ制御端子を備え、前記高周波モジュールは少なくとも１つのモジュール制御端子と、チップ抵抗を備え、前記少なくとも１つのＩＣ制御端子は前記チップ抵抗の一端に第１の接続線路を介して接続され、前記チップ抵抗の他端は前記モジュール制御端子に第２の接続線路を介して接続されていることを特徴とする。【選択図】図１
2009038095.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板と、高周波信号経路の接続状態を切り替えるスイッチ回路ICとを備える高周波モジュールにおいて、前記スイッチ回路ICは電界効果型トランジスタを用いて構成されるとともに、少なくとも１つのＩＣ制御端子を備え、前記高周波モジュールは少なくとも１つのモジュール制御端子と、チップ抵抗を備え、前記少なくとも１つのＩＣ制御端子は前記チップ抵抗の一端に第１の接続線路を介して接続され、前記チップ抵抗の他端は前記モジュール制御端子に第２の接続線路を介して接続されていることを特徴とする高周波モジュール。
【請求項２】
請求項１に記載の高周波モジュールにおいて、前記チップ抵抗の抵抗値が１.５ｋΩ超、かつスイッチ回路ICの制御端子の入力インピーダンス未満であることを特徴とする高周波モジュール。
【請求項３】
請求項１または２に記載の高周波モジュールにおいて、前記高周波モジュールの表面には接地電極部が形成され、前記第２の接続線路のうち少なくとも一部は前記高周波モジュールの表面に配置され、前記第２の接続線路のうち少なくとも一部と前記接地電極とが０.２mm以下のギャップで近接する近接部が形成されていることを特徴とする高周波モジュール。
【請求項４】
請求項１または２に記載の高周波モジュールにおいて、前記高周波モジュールの側面にはモジュール接地端子が形成され、前記モジュール制御端子は前記高周波モジュールの側面に配置され、前記モジュール制御端子と前記モジュール接地端子とが０.２mm以下のギャップで近接する近接部が形成されていることを特徴とする高周波モジュール。
【請求項５】
請求項３または４に記載の高周波モジュールにおいて、前記近接部は大気と接していることを特徴とする高周波モジュール。
【請求項６】
前記高周波モジュールの表面のうち少なくとも前記近接部の周囲は樹脂で覆われていることを特徴とする請求項５に記載の高周波モジュール。
【請求項７】
請求項１〜６のいずれかに記載の高周波モジュールにおいて、前記第１および第２の接続線路のうち少なくとも一方は、キャパシタを介して接地されていることを特徴とする高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号の接続経路を切り替えるスイッチ回路ICを含む高周波モジュールに関し、特に静電気による高周波モジュールの破壊を防止する構造に関するものである。
【背景技術】
【０００２】
時分割で送受信を切り替える無線通信機器においては、アンテナと送受信回路の接続の切り替えが必要となる。また、複数の周波数帯を利用する端末では、一般に周波数帯ごとに送受信回路を複数内蔵しているので、アンテナと送受信回路の信号経路の切り替えが必要となっている。また、ダイバーシティ方式を採用している無線通信機器では、複数のアンテナと送受信回路の信号経路を切り替える必要がある。
【０００３】
この信号経路を切り替えるためにスイッチ回路が高周波モジュールに搭載されている。高周波回路においては、従来、スイッチ回路部は、PINダイオードを利用した回路が主流であったが、近年トランジスタを用いたスイッチ回路ICの利用も増加しつつある。いずれの場合においても、経路を切り替えるための制御信号を入力する制御端子はモジュールの外部に曝されており、したがって静電気放電（ESD：Electrostatic Discharge）による破壊を被る可能性があるため、何らかの防御を設けることが望ましい。ESDによる破壊を避けるためには、従来保護用ダイオードをIC内に内蔵する方法や、図６に示すようにIC外部にダイオードやバリスタなどのESD保護素子を配置する手法が用いられていた。または、特許文献１に記載されているように放電部を設けて保護する方法が採用、提案されている。
【０００４】
【特許文献１】特開平８−２９３６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ダイオードをICに内蔵する構造は、ダイオード自体がESDに耐え得ることが必要であるため、その寸法が大きく、従ってICの面積が大きくなってしまう。このことはコストの増大につながる。また、ダイオードやバリスタなどの保護素子をIC外部に配置することは、ICの面積の増大は避けられるものの、これらの保護素子は高価であり、やはり高周波モジュールのコスト増となる。制御線路と接地電極の形状を利用した特許文献１で提案されている方式では、コスト増は避けられるものの、以下の問題がある。一般的で安価なエポキシ樹脂を基材とした誘電体基板において、安定に作成可能なギャップ距離は0.2mm程度であり、大気の絶縁耐圧が30~50kV/cmであることから、この場合に放電部に作用する電圧は600~1000Vと推定される。より高精度な低温同時焼成セラミックスを用いても、ギャップ距離は0.1mm程度であり、この場合でも放電部電圧は300〜500Vである。従ってこの電圧以下でのESDに対しては特許文献1の方式では十分な保護が与えられない。
【０００６】
本発明は、上記問題に鑑み、簡易かつ低コストで、広く適用可能なESD対策を施した高周波モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の高周波モジュールは、誘電体基板と、高周波信号経路の接続状態を切り替えるスイッチ回路ICとを備える高周波モジュールにおいて、前記スイッチ回路ICは電界効果型トランジスタを用いて構成されるとともに、少なくとも１つのＩＣ制御端子を備え、前記高周波モジュールは少なくとも１つのモジュール制御端子と、チップ抵抗を備え、前記少なくとも１つのＩＣ制御端子は前記チップ抵抗の一端に第１の接続線路を介して接続され、前記チップ抵抗の他端は前記モジュール制御端子に第２の接続線路を介して接続されていることを特徴とする。チップ抵抗をIC制御端子とモジュール制御端子の間に配置することにより、ESDがモジュール制御端子に印加された場合でも、チップ抵抗による電流抑制とエネルギー吸収が発生し、スイッチ回路ICの破壊が抑制される。また、スイッチ回路ICを電界効果型トランジスタを用いた回路とすることで、IC制御端子の入力インピーダンスを極めて高くし、チップ抵抗部分での電圧降下はわずかとすることが出来るため、スイッチ回路ICの動作に影響を与えないようにすることが出来る。ESD対策に用いられるダイオードやバリスタと比べ、チップ抵抗は極めて安価であり、コスト低減を図ることができる。
【０００８】
また、前記高周波モジュールにおいて、前記チップ抵抗の抵抗値が１.５ｋΩ超、かつIC制御端子の入力インピーダンス未満であることが好ましい。ＥＳＤ試験に用いる人体モデルでは、ＥＳＤ印加の際の出力抵抗として１.５ｋΩが規定されている。このため、この抵抗以下では電流を抑止する効果が十分でなく、ＥＳＤによる破壊を防止するには１.５ｋΩ超とすることが望ましい。またチップ抵抗の抵抗値がスイッチ回路ICの制御端子の入力インピーダンス以上では、チップ抵抗での電圧降下が大きくなり、ＩＣの動作に支障をきたす可能性が大きくなるため、スイッチ回路ICの制御端子の入力インピーダンス未満とすることが望ましい。更に携帯用機器等バッテリーにて駆動する機器に搭載される場合、動作電圧が3~4Vと低電圧であるため、スイッチ回路ICの動作への影響を抑えるためには、チップ抵抗の抵抗値はスイッチ回路ICの制御端子の入力インピーダンスの10分の１以下がより望ましい。
【０００９】
さらに、前記高周波モジュールにおいて、前記高周波モジュールの表面には接地電極部が形成され、前記第２の接続線路のうち少なくとも一部は前記高周波モジュールの表面に配置され、前記第２の接続線路のうち少なくとも一部と前記接地電極とが０.２mm以下のギャップで近接する近接部が形成されていることが好ましい。このような近接部を前記チップ抵抗とモジュール制御端子の間に設けることにより、近接部の電圧を高めて放電を起こりやすくし、ESDの電流がICやチップ抵抗に流れ込むのを低減してICがESDで破壊されることを抑制する。
【００１０】
また、前記高周波モジュールにおいて、前記高周波モジュールの側面にはモジュール接地端子が形成され、前記モジュール制御端子は前記高周波モジュールの側面に配置され、前記モジュール制御端子と前記モジュール接地端子とが０.２mm以下のギャップで近接する近接部を形成してもよい。以上の高周波モジュールにおいて、前記誘電体基板は低温同時焼成セラミック基板を用いても良い。
【００１１】
さらに、前記高周波モジュールにおいて、前記近接部は大気と接していることが好ましい。放電は材質にもよるが大気中の方が低電圧で起き易いため、近接部の効果を大きくするためには、大気と接する位置に設けることが望ましい。
【００１２】
さらに、前記高周波モジュールにおいて、前記高周波モジュールの表面のうち少なくとも前記近接部の周囲は樹脂で覆われていることが好ましい。
【００１３】
さらに、前記高周波モジュールにおいて、前記第１および第２の接続線路のうち少なくとも一方は、キャパシタを介して接地されていることが好ましい。ESD発生時における電圧、電流のピークを抑え、破壊を抑制する効果があるためである。
【発明の効果】
【００１４】
本発明によれば、簡易かつ低コストで、広く適用可能なESD対策を施した高周波モジュールを提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下本発明の実施形態について図面を参照しつつ説明するが、本発明はこれに限定されるものではない。
【００１６】
（第１の実施形態）
図１は本発明の第1の実施形態の高周波モジュールを示す。図１は略直方体の高周波モジュール１の平面図である。高周波モジュール１は、エポキシ樹脂を基材とした誘電体基板１２と、該誘電体基板１２の主面（表面）上に高周波信号経路の接続状態を切り替えるスイッチ回路IC２とを備える。スイッチ回路IC２は、二つのＩＣ制御端子５を備え、それぞれ誘電体基板１２に形成された第１の接続線路４ａにボンディングワイヤにより接続されている。高周波モジュール１は、その端部に二つのモジュール制御端子６を、誘電体基板１２の主面上にはスイッチ回路ＩＣの外部に配置されたチップ抵抗３を備える。また、モジュール制御端子６には第２の接続線路４ｂが接続されている。二つのＩＣ制御端子５は、それぞれチップ抵抗３の一端に第１の接続線路４ａを介して接続されている。二つのチップ抵抗３の他端は、それぞれモジュール制御端子６に第２の接続線路４ｂを介して接続されている。なお、図１には、ＩＣ制御端子、モジュール制御端子、第１および第２の接続線路をそれぞれ二つ有する構成を示したが、スイッチの機能に応じてこれら端子等の数は異なり、少なくとも一つ以上であればよい。
【００１７】
図７にスイッチ部の回路を示す。図７において、点線で囲まれている部分が、スイッチ回路IC２の内部の等価回路である。スイッチ回路IC２は電界効果型トランジスタを用いて構成されたＳＰＤＴ（Single Pole Dual Throw）型のスイッチであり、三つの高周波端子１１を備える。電界効果トランジスタとしては、高電子移動度トランジスタ(HEMT: High Electron-Mobility Transistor)を用いることで、高周波で低ロス且つ小型のスイッチ回路ICを実現することが出来る。
【００１８】
なお、図７に示す抵抗１０ａ〜１０ｄ等の抵抗はスイッチＩＣ２の内部に内蔵された抵抗であり、本実施形態におけるチップ抵抗３とは異なる。ここで、スイッチ回路IC内部に内蔵される一般的な抵抗は、線幅が数μmと細く、容易にＥＳＤにより破壊されてしまう。ESDへの耐性を改善するために線幅を広くすることは、ICのサイズを大きくしてしまい、コスト増へつながってしまう。以上のことからスイッチ回路ICの制御端子のＥＳＤ保護のための抵抗は、外部のチップ抵抗とすることが好ましい。また、スイッチ回路ICの高周波信号が流れる高周波端子１１は通常５０Ωの特性インピーダンスを持つので、チップ抵抗を接続することによりＥＳＤ耐性を上げるという方法は取れないので注意が必要である。
【００１９】
チップ抵抗３には長さ０.６mm、幅および高さ０.３mmの小型サイズのものを使用した。チップ抵抗３はスイッチ回路ICの制御端子の入力インピーダンス未満とすることが好ましい。電界効果トランジスタで構成されたスイッチ回路ICの制御端子の入力インピーダンスは１０ｋΩ〜３ＭΩであるので前記チップ抵抗の抵抗値は３ＭΩ未満であることが好ましい。チップ抵抗の抵抗値がスイッチ回路ICの制御端子の入力インピーダンス以上となると、チップ抵抗での電圧降下が大きくなり、ＩＣの動作に支障をきたす可能性が大きくなるからである。また、携帯機器等バッテリーで駆動する機器に搭載する場合には、動作電圧が３〜４Vと低いため、チップ抵抗での電圧降下を極力避ける必要がある。このため、３００ｋΩ以下が望ましい。また、チップ抵抗の抵抗値が１.５ｋΩ以下では、ＥＳＤが印加された場合の電流を制限する効果も小さいため、１.５ｋΩ超とすることが望ましい。本実施形態におけるスイッチ回路IC２の制御端子の入力インピーダンスは３ＭΩである。本実施例においてはチップ抵抗３の抵抗値を１００ｋΩとした。
【００２０】
この第１の実施形態と、チップ抵抗を介さずIC制御端子を直接モジュール端子に接続した場合の比較例に対してESD試験を行い、効果を確認した。試験は人体モデルを用いて行い、各電圧を極性を変えて１秒間隔で各５回、モジュール制御端子にパルスを印加し、特性劣化がないか確認した。本実施形態を実施例として結果を表１に示す。
【００２１】
【表１】
2009038095.tif 000003
【００２２】
表中、PASSは特性劣化が無かった場合、FAILは特性劣化が生じた場合を示す。比較例の場合、スイッチ回路ICがESD800Vにてダメージを受けたのに対し、本実施形態では、１５００VまでのESDで、スイッチ回路ICは未破壊であり、本発明に係る構成が有効であることがわかる。また、チップ抵抗をIC制御端子とモジュール制御端子の間に配置することにより、ESDがモジュール制御端子に印加された場合でも、チップ抵抗による電流抑制とエネルギー吸収が発生する。そのため、チップ抵抗を配置する構成は、比較的低い電圧のＥＳＤに対しても効果がある。
【００２３】
（第２の実施形態）
図２は本発明の第２の実施形態の高周波モジュールを示す。図２に示す構成は、携帯電話の送受信や無線ＬＡＮなどの送受信信号の切り換えを行うスイッチ回路を備えた高周波モジュールの例である。かかる高周波モジュールは、アンテナに接続されるアンテナ端子と、送信信号が入力される送信端子と、受信信号が出力される受信端子と、アンテナ端子と送信端子との経路と、アンテナ端子と受信端子との経路を切り替えるスイッチ回路を備える。図２に示す実施形態では、スイッチ回路IC２は低温同時焼成セラミックス（ＬＴＣＣ）を基材とした直方体の誘電体基板１２の主面上配置されている。誘電体基板１２の主面上には他に受信信号を増幅するローノイズアンプLNA、送信信号を増幅するパワーアンプPAが搭載されており、それぞれの入力端、出力端は、スイッチ回路ICの高周波端子に接続されている。図1中これらの配線は省略してある。また、チップ抵抗３その他の構成については図１に示す第１の実施形態と同様であるので説明を省略する。
【００２４】
主面の第１及び第２の接続線路４ａ、４ｂを含む配線部分は、銀を主成分としたペーストをスクリーン印刷によりパターンを形成し、セラミックスと同時に焼成して形成すればよい。低温同時焼成セラミック基板へは、高精度の印刷が可能であるため、０.２mm以下という狭いギャップを正確に作成するのに都合がよい。このようにローノイズアンプ、パワーアンプを搭載したモジュールとすることで無線通信機器の機能をより高密度に実装し、小型化することが出来る。また、ローノイズアンプ、パワーアンプを同時にモジュールに実装した構成も、本発明はなんら障害を受けることなく採用することが出来る。なお、前記基板をＨＴＣＣ（高温同時焼成セラミック）技術を用いて、誘電体材料をＡｌ２Ｏ３を主体とするものとし、配線をタングステンやモリブデン等の高温で焼結可能な金属導体で構成しても良いが、量産性の観点からは低温同時焼成セラミック基板を用いることが好ましい。
【００２５】
（第３の実施形態）
図３は本発明の第３の実施形態の高周波モジュールを示す。図３に示す高周波モジュールでは、並置された二つの第２の接続線路４ｂの間に挟まれるように接地電極８が形成されている。かかる設置電極８を形成した以外は、図２に示す第２の実施形態の構成と同様である。また、スイッチ回路ＩＣに付随する部分の構成は図１に示す第１の実施形態と同様である。第２の接続線路の一部は接地電極８と近接し、近接部１４（図中、点線の円で囲まれた部分）が形成されている。近接部では、接地電極８と第２の接続線路４ｂには、互いに対向する突起部が設けられおり、該突起部間のギャップは０.１ｍｍとしてある。近接部１４は高周波モジュールの表面に露出しているので、大気と接している。モジュール制御端子６にESDが印加された場合、近接部１４において、第２の接続線路４ｂと接地電極８との間の電位差が大気の絶縁耐圧を超える電位差となると、放電が発生する。このように、少なくとも１つのＩＣ制御端子はチップ抵抗の一端に第１の接続線路を介して接続され、前記チップ抵抗の他端は前記モジュール制御端子に第２の接続線路を介して接続されている高周波モジュールを用い、第２の接続線路の一部に接地電極８と近接する近接部を設け、ＥＳＤが印加された場合に、該近接部で放電させる方法によって、ESDの電流の一部を接地へ逃がし、スイッチ回路ICの破壊を防ぐことが出来る。かかるスイッチ回路ＩＣ保護方法によれば、複雑な回路を必要とせずに、ＥＳＤ対策が実現可能である。また、このとき近接部１４はチップ抵抗３を介してスイッチ回路IC２のIC制御端子５に接続されているので、チップ抵抗３で電圧降下が起き、スイッチ回路IC２のIC制御端子５における電圧は、近接部１４より小さくなっている。このように、近接部１４は第２の接続線路４ｂに設けることが重要である。第1の接続線路４ａに設けた場合では、放電を発生させるほどの電圧が、スイッチ回路ICのIC制御端子にそのまま印加されてしまう。
【００２６】
図３に示す構成では、一つの接地電極８を二つの第2の接続線路４ｂで共用して小型化を図っているが、第２の接続線路４ｂ毎に別々に設けてもよいし、複数の第２の接続線路のうちの一つに設けても良い。また、放電させるうえで突起部を形成することが好ましいが、突起部を設けない構成を採用することもできる。接地電極８と第２の接続線路４ｂは、ESDが印加されたときに放電するように近接させればよい。放電を容易に生じさせる観点からは、該ギャップは、０.２ｍｍ以下が好ましい。また、ギャップは印加されるESDによって変えればよいが、これがあまりに小さいとギャップ形成が困難であることから、０.０５mm以上であることが好ましい。
【００２７】
（第４の実施形態）
図４には本発明の第５の実施形態の高周波モジュールを示す。図４に示す高周波ジュールは、図３に示す高周波モジュールの表面（主面）を樹脂１５で覆った構成である。樹脂で覆った以外の構成は図３に示す実施形態と同様であるので説明を省略する。図４に示す構成では、近接部１４は大気に接するとともに、近接部１４を囲むようにして高周波モジュールの表面全体が樹脂１５で覆われている。大気よりも絶縁破壊電圧が高い樹脂で近接部１４以外の部分を覆うことによって、近接部１４で放電が生じても、それが他の回路素子に影響することを抑制できる。高周波モジュールの表面のうち少なくとも前記近接部の周囲が樹脂で覆われていれば、かかる効果は発揮されるが、図４の実施形態のように近接部以外の主面全体が樹脂で覆われていることがより好ましい。
【００２８】
（第５の実施形態）
図５は本発明の第５の実施形態の高周波モジュールを示す。図５（ｂ）に示すように、この実施形態においては、図３における接地電極８の代わりに、モジュール接地端子７を高周波モジュール１の側面に設けてある。二つのモジュール制御端子６も高周波モジュール１の側面に配置されており、並置された二つのモジュール制御端子６間に挟まれるようにモジュール接地端子７が形成されている。図５（ａ）に示すように、モジュール接地端子７および二つのモジュール制御端子６の一部は、高周波モジュールの主面側にも形成されている。二つのモジュール制御端子６の間にモジュール接地端子７を設けられ、近接部１４を構成している。近接部１４を高周波モジュールの端部のモジュール制御端子６を形成した部分に設ける、かかる構成によっても、第３の実施形態と同様の効果が期待できる。また、一般的に、湿度対策など本願発明以外の目的のために高周波モジュールの表面を樹脂等で覆う場合でも、モジュール制御端子６は樹脂で覆わない。そのためモジュール制御端子６近傍に近接部を設けることが効率的である。この場合も、第３の実施形態と同様、モジュール制御端子６とモジュール接地端子７とのギャップは０.２ｍｍ以下であることが好ましい。図５に示す構成では、近接部１４において、モジュール制御端子６とモジュール接地端子７とは、０.１８ｍｍのギャップで近接している。近接部１４は、露出しており、大気と接している。
【００２９】
（第６の実施形態）
図８は、本発明第６の実施形態の高周波モジュールを示す。図７に示すように、この実施形態においては、キャパシタ１３によって第１の接続線路４ａが高周波的に接地電極８に接続されている。この容量を設置することにより、ESDが印加されたとき、IC制御端子のピーク電圧及びピーク電流を抑制することができる。この抑制効果を得るためには、キャパシタ１３の容量はスイッチ回路ICのIC制御端子が持つ容量より十分大きいことが望ましい。しかしながら、容量値が大きい場合、スイッチ回路ICのIC制御端子への電圧変化が緩やかとなり、高周波モジュールとしての経路切換時間が延びることになるため、必要な切換時間に合わせて設定することが必要である。本実施例においては、100pFとした。
【図面の簡単な説明】
【００３０】
【図１】本発明に係る高周波モジュールの一実施形態を示す図である。
【図２】本発明に係る高周波モジュールの他の実施形態を示す図である。
【図３】本発明に係る高周波モジュールの他の実施形態を示す図である。
【図４】本発明に係る高周波モジュールの他の実施形態を示す図である。
【図５】本発明に係る高周波モジュールの他の実施形態（ａ）、およびその側面（ｂ）を示す図である。
【図６】従来の高周波モジュールの実施形態を示す図である。
【図７】スイッチ回路ＩＣと、それに接続されるチップ抵抗の部分を示す回路図である。
【図８】本発明に係る高周波モジュールの他の実施形態を示す図である。
【符号の説明】
【００３１】
１：高周波モジュール
２：スイッチ回路IC
３：チップ抵抗
４ａ：第１の接続線路
４ｂ：第２の接続線路
５：ＩＣ制御端子
６：モジュール制御端子
７：モジュール接地端子
８：接地電極 
１０ａ〜１０d：スイッチ回路ＩＣの内部抵抗
１１：高周波端子
１２：基板
１３：キャパシタ
１４：近接部
１５：樹脂
【図１】
2009038095.tif 000004
【図２】
2009038095.tif 000005
【図３】
2009038095.tif 000006
【図４】
2009038095.tif 000007
【図５】
2009038095.tif 000008
【図６】
2009038095.tif 000009
【図７】
2009038095.tif 000010
【図８】
2009038095.tif 000011