(57)【要約】【課題】本発明は、二次駆動巻線と二次駆動回路によって二次電力ループにおける同期整流器を駆動する自己駆動同期整流器付きフォワードコンバーターに関する。【解決手段】二次駆動回路がレベルシフターと信号配分器とを含み、前記二次駆動巻線にかかる電圧波形を所定のレベルでシフトさせて、適当な駆動信号を同期整流器に配分して整流器の通電ロスを低減させる。特に、フリーホイーリング同期整流器のチャンネルが非動作期間においてもオンとされて、本体ダイオードの通電ロスを一層低減させる。【選択図】図４
2009077623.tif 000002
【特許請求の範囲】
【請求項１】
外部電源に接続されている一次巻線、二次駆動巻線、および二次電力巻線を有する、電圧変成器と、フォワード整流器、フリーホイーリング整流器、および電力インダクタから構成され、前記電圧変成器の前記二次電力巻線に接続され、また、両者の間にフィルターコンデンサが接続されている主電圧出力端子および接地端子を備え、前記フリーホイーリング整流器と前記フォワード整流器の第１の端子はそれぞれ前記二次電力巻線の第１の端子と第２の端子に接続され、前記フリーホイーリング整流器と前記フォワード整流器の第２の端子は、接地端子に接続する接続点において接続され、また電力インダクタは前記二次電力巻線の前記第１の端子と前記電圧出力端子との間に直列に接続されるが、なお、前記フォワード整流器と前記フリーホイーリング整流器は、ＮチャンネルＭＯＳＦＥＴ、ＰチャンネルＭＯＳＦＥＴ、ＮチャンネルＪＦＥＴまたはＰチャンネルＪＦＥＴの中の何れにも対応するマスター電力ループと、
第１の出力端子、第２の出力端子、および共通接続端子を有し、前記第１の出力端子と前記第２の出力端子はそれぞれ前記フリーホイーリング整流器と前記フォワード整流器の制御端子に接続され、前記共通接続端子は前記フォワード整流器及び前記フリーホイーリング整流器の前記第２の端子と前記接続点において接続され、かつ、前記第１の出力端子と前記第２の出力端子との間の電圧差により、前記共通接続端子と、前記第１の出力端子或いは前記第２の出力端子とが通電し、電圧信号を前記フォワード整流器或いは前記フリーホイーリング整流器の制御端子に配分するが、
また、第１のダイオードおよび第２のダイオードを有し、前記第１のダイオードと前記第２のダイオードのアノードは前記共通接続端子に接続され、前記第１のダイオードと前記第２のダイオードのカソードは、それぞれ前記第１の出力端子と前記第２の出力端子として用いられる、信号配分器と、
を含む自己駆動同期整流器付きフォワードコンバーターである。
【請求項２】
前記二次駆動巻線の前記第１の端子と前記第２の端子は、それぞれ前記信号配分器の前記第１の出力端子と前記第２の出力端子に接続されて、
前記電圧信号を供給することを特徴とする請求項１に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項３】
さらに、第１の入力端子、第２の入力端子、第１の出力端子、および第２の出力端子を有し、出力電圧を一定の量でシフトさせるため、前記第１の入力端子と前記第２の入力端子がそれぞれ前記二次駆動巻線の前記第１の端子と前記第２の端子に接続され、前記第１の出力端子と前記第２の出力端子がそれぞれ前記信号配分器の前記第１の出力端子と前記第２の出力端子に接続され、
また、コンデンサ、ダイオード、およびツェナーダイオードを有し、前記コンデンサの一方の端子が前記第１の入力端子として用いられ、前記コンデンサの他方の端子が、前記ダイオードのアノードに接続され前記第１の出力端子として用いられ、また前記ダイオードのカソードと前記ツェナーダイオードのカソードとが接続され、前記ツェナーダイオードのアノードが前記第２の入力端子や前記第２の出力端子として用いられる、レベルシフターを含むことを特徴とする請求項１に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項４】
さらに、スレーブ二次電力巻線、二次側ポストレギュレータ（ＳＳＰＲ）、及びスレーブフォワード整流器と、スレーブフリーホイーリング整流器と、スレーブ電力インダクタと、スレーブ電圧出力端子と、接地端子と、スレーブフィルターコンデンサとを有するスレーブ電力ループを備える、スレーブ出力を含み、また
スレーブフィルターコンデンサが前記スレーブ電圧出力端子と前記接地端子との間に接続され、前記スレーブフォワード整流器と前記スレーブフリーホイーリング整流器の第２の端子が前記接地端子に接続され、さらに前記スレーブ電力インダクタが前記スレーブフリーホイーリング整流器の前記第１の端子と前記スレーブ電圧出力端子との間に接続され、また、
前記スレーブフォワード整流器と前記スレーブフリーホイーリング整流器は、ＮチャンネルＭＯＳＦＥＴ、ＰチャンネルＭＯＳＦＥＴ、ＮチャンネルＪＦＥＴまたはＰチャンネルＪＦＥＴの中の何れにも対応する
ことを特徴とする請求項１に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項５】
前記スレーブフォワード整流器の前記制御端子が前記マスター電力ループの前記フォワード整流器の前記制御端子に接続され、前記ＳＳＰＲが前記スレーブフリーホイーリング整流器の前記第１の端子と前記スレーブ二次電力巻線の前記第１の端子との間に接続されるとともに、前記スレーブフォワード整流器の前記第１の端子が前記スレーブ二次電力巻線の前記第２の端子に接続され、または、前記ＳＳＰＲが前記スレーブフォワード整流器の前記第１の端子と前記スレーブ二次電力巻線の前記第２の端子との間に接続されるとともに、前記スレーブフリーホイーリング整流器の前記第１の端子が前記スレーブ二次電力巻線の前記第１の端子に接続され、
前記ＳＳＰＲは、集積回路ドライバによって駆動された被制御スイッチであることを特徴とする請求項４に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項６】
前記スレーブフォワード整流器の前記制御端子が、スレーブ二次駆動巻線に接続しているスレーブ駆動回路に接続され、前記ＳＳＰＲが前記スレーブフリーホイーリング整流器の前記第１の端子と前記スレーブ二次電力巻線の前記第１の端子との間に接続されるとともに、前記スレーブフォワード整流器の前記第１の端子が、前記スレーブ二次電力巻線の前記第２の端子に接続され、または、前記ＳＳＰＲが前記スレーブフォワード整流器の前記第１の端子と前記スレーブ二次電力巻線の前記第２の端子との間に接続されるとともに、前記スレーブフリーホイーリング整流器の前記第１の端子が前記スレーブ二次電力巻線の前記第１の端子に接続され、前記ＳＳＰＲは、集積回路ドライバによって駆動された被制御スイッチであることを特徴とする請求項４に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項７】
前記スレーブ駆動回路は、ダイオード、ＮＰＮバイポーラトランジスタ、ＰＮＰバイポーラトランジスタ、第１の抵抗、および第２の抵抗を有し、前記ＮＰＮバイポーラトランジスタと前記ＰＮＰバイポーラトランジスタのエミッタが前記スレーブフォワード整流器の前記制御端子に接続され、前記ＮＰＮバイポーラトランジスタと前記ＰＮＰバイポーラトランジスタのベースが接続点において接続され、前記第１の抵抗の一方の端子と前記第２の抵抗の一方の端子が前記接続点において接続され、前記第１の抵抗の他方の端子と前記第２の抵抗の他方の端子が、それぞれ前記ＮＰＮバイポーラトランジスタと前記ＰＮＰバイポーラトランジスタのコレクタに接続され、前記コレクタがそれぞれ前記ダイオードのカソードと前記スレーブ二次駆動巻線の前記第２の端子に接続され、前記ダイオードのアノードが前記スレーブ二次駆動巻線の前記第１の端子に接続されることを特徴とする請求項６に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項８】
前記スレーブ駆動回路は、ダイオード、ＰＮＰバイポーラトランジスタ、第１の抵抗、および第２の抵抗を有し、前記ダイオードのアノードとカソードが、それぞれ前記ＰＮＰバイポーラトランジスタのベースとエミッタに接続され、前記第１の抵抗が前記ＰＮＰバイポーラトランジスタの前記ベースと前記スレーブ二次駆動巻線の第１の端子との間に接続され、前記第２の抵抗が前記ＰＮＰバイポーラトランジスタのコレクタと前記エミッタとの間に接続され、前記ＰＮＰバイポーラトランジスタの前記コレクタと前記エミッタが、それぞれ前記スレーブフォワード整流器の前記第２の端子と前記制御端子に接続されることを特徴とする請求項６に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項９】
前記駆動回路は第１の抵抗、第２の抵抗を有し、前記第１の抵抗の一方の端子と前記第２の抵抗の一方の端子が、それぞれ前記スレーブ二次駆動巻線の前記第１の端子と前記第２の端子に接続され、前記第１の抵抗の他方の端子と前記第２の抵抗の他方の端子が、前記スレーブフォワード整流器の前記制御端子に接続されることを特徴とする請求項６に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項１０】
さらに、スレーブ二次電力巻線、二次側ポストレギュレータ（ＳＳＰＲ）、及びスレーブフォワード整流器と、スレーブフリーホイーリング整流器と、スレーブ電力インダクタと、スレーブ電圧出力端子と、接地端子と、スレーブフィルターコンデンサとを有するスレーブ電力ループを備える、スレーブ出力を含み、また前期スレーブフィルターコンデンサが前記スレーブ電圧出力端子と前記接地端子との間に接続され、前記スレーブフォワード整流器と前記スレーブフリーホイーリング整流器の前記第１の端子が接続点において接続され、前記スレーブ電力インダクタが前記接続点と前記スレーブ電圧出力端子との間に接続され、前記スレーブフリーホイーリング整流器の前記第２の端子が前記接地端子に接続され、
前記スレーブフォワード整流器と前記スレーブフリーホイーリング整流器は、ＮチャンネルＭＯＳＦＥＴ、ＰチャンネルＭＯＳＦＥＴ、ＮチャンネルＪＦＥＴまたはＰチャンネルＪＦＥＴの中の何れにも対応することを特徴とする請求項１に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項１１】
前記スレーブフォワード整流器の前記制御端子が、スレーブ二次駆動巻線に接続しているスレーブ駆動回路に接続され、前記ＳＳＰＲが前記スレーブフォワード整流器の前記第２の端子と前記スレーブ二次電力巻線の前記第１の端子との間に接続されるとともに、前記スレーブフリーホイーリング整流器の前記第２の端子が、前記スレーブ二次電力巻線の前記第２の端子に接続され、または、前記ＳＳＰＲが前記スレーブフリーホイーリング整流器の前記第２の端子と前記スレーブ二次電力巻線の前記第２の端子との間に接続されるとともに、前記スレーブフォワード整流器の前記第２の端子が前記スレーブ二次電力巻線の前記第１の端子に接続され、なお、前記ＳＳＰＲは集積回路ドライバによって駆動された被制御スイッチ、またはリセット回路によって駆動された磁気アンプであることを特徴とする請求項１０に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項１２】
前記スレーブ駆動回路は、ダイオード、ＮＰＮバイポーラトランジスタ、ＰＮＰバイポーラトランジスタ、第１の抵抗、および第２の抵抗を有し、前記ＮＰＮバイポーラトランジスタと前記ＰＮＰバイポーラトランジスタのエミッタが前記スレーブフォワード整流器の前記制御端子に接続され、前記ＮＰＮバイポーラトランジスタと前記ＰＮＰバイポーラトランジスタのベースが接続点に接続され、前記第１の抵抗の一方の端子と前記第２の抵抗の一方の端子が前記接続点に接続され、前記第１の抵抗の他方の端子と前記第２の抵抗の他方の端子が、それぞれ前記ＮＰＮバイポーラトランジスタと前記ＰＮＰバイポーラトランジスタのコレクタに接続され、また前記コレクタがそれぞれ前記ダイオードのカソードと前記スレーブ二次駆動巻線の前記第２の端子に接続され、前記ダイオードの前記アノードが前記スレーブ二次駆動巻線の前記第１の端子に接続されることを特徴とする請求項１１に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項１３】
前記スレーブ駆動回路は、ダイオード、ＰＮＰバイポーラトランジスタ、第１の抵抗、および第２の抵抗を有し、前記ダイオードのアノードとカソードが、それぞれ前記ＰＮＰバイポーラトランジスタのベースとエミッタに接続され、前記第１の抵抗が前記ＰＮＰバイポーラトランジスタの前記ベースと前記スレーブ二次駆動巻線の第１の端子との間に接続され、前記第２の抵抗が前記ＰＮＰバイポーラトランジスタのコレクタと前記エミッタとの間に接続され、また、前記ＰＮＰバイポーラトランジスタの前記コレクタと前記エミッタが、それぞれ前記スレーブフォワード整流器の前記第２の端子と前記制御端子に接続されることを特徴とする請求項１１に記載の自己駆動同期整流器付きフォワードコンバーターである。
【請求項１４】
前記駆動回路は第１の抵抗、第２の抵抗を有し、前記第１の抵抗の一方の端子と前記第２の抵抗の一方の端子が、それぞれ前記スレーブ二次駆動巻線の前記第１の端子と前記第２の端子に接続され、前記第１の抵抗の他方の端子と前記第２の抵抗の他方の端子が、前記スレーブフォワード整流器の前記制御端子に接続されることを特徴とする請求項１１に記載の自己駆動同期整流器付きフォワードコンバーターである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自己駆動同期整流器付きフォワードコンバーターに関する。
【背景技術】
【０００２】
フォワードコンバーターは、高直流電圧源を複数の低直流電圧源に変換するために用いられ、変換の途中、閉ループパルス幅変調によってマスター出力を調整する一方、二次側ポストレギュレータ（ｓｅｃｏｎｄａｒｙ ｓｉｄｅ ｐｏｓｔ ｒｅｇｕｌａｔｏｒ；ＳＳＰＲ）によってスレーブ出力を調整する。
【０００３】
図１は、同期整流器を有するマスター出力を説明するブロック図である。二次電力ループは、二次電力巻線Ｔｓと、フォワード同期整流器Ｍｆと、フリーホイーリング同期整流器Ｍｗと、電力インダクタＬ１と、フィルターコンデンサＣ１とを含む。閉ループＰＷＭコントローラーは、（１）エラーアンプ回路１が分圧器によって出力電圧Ｖ１をサンプリングし、この出力電圧サンプルを参照電圧と比較して、増幅されたエラー信号（電圧または電流）を発生すること、（２）制御回路２が、増幅されたエラー信号をＰＷＭ信号に変換すること、（３）駆動回路３がＰＷＭ信号をＭｆとＭｗの駆動信号に変換すること、という三つのブロックを含む。
【０００４】
図２ａと図２ｂは、ダイオード整流器を有するスレーブ出力を示すブロック図である。二次電力ループは、二次電力巻線Ｔｓ２と、二次側ポストレギュレータＳ１と、フォワードダイオード整流器Ｄｆと、フリーホイーリングダイオード整流器Ｄｗと、電力インダクタＬ２と、フィルターコンデンサＣ２とを含む。Ｓ１は、高側（図２ａ）またに低側（図２ｂ）に置いてもよい。Ｄｆは、Ｓ１の具体形態によって高側または低側に置いてもよい。Ｓ１は、磁気アンプ（ｍａｇｎｅｔｉｃ ａｍpｌｉｆｉｅｒ；ＭＡ）または被制御スイッチ（ｃｏｎｔｒｏｌｌｅｄ ｓｗｉｔｃｈ；ＣＳ）により動作される。Ｓ１がＭＡにより動作される場合、Ｄｆを高側に置く必要があり、スイッチコントローラー４がリセット回路となる。Ｓ１がＣＳにより動作される場合、Ｄｆは高側または低側に置いてもよく、スイッチコントローラー４が駆動回路となる。Ｄｗにかかる電圧波形の平均値が出力電圧Ｖ２に等しくなるように、Ｓ１は、Ｔｓ２にかかる電圧波形の先端エッジを消去するのに用いられる。図３によってＳ１の消去効果について説明する。ここで、ＶＬ１は図１でのＬ１にかかる電圧であり、ＶＬ２は図２ａや図２ｂでのＬ２にかかる電圧である。
【０００５】
動作期間（ｏｎ-ｉｎｔｅｒvａｌ）０≦ｔ≦Ｔｏｎにおいて、Ｔｓにかかる電圧はその参照極性に対してプラスであり、ＭｆはオンとなるがＭｗはオフとなる。ＶＬ１はその参照極性に対してプラスであり、Ｌ１はＴｓ、Ｍｆ、およびＣ１に経由する電気エネルギーを貯蓄する。消去期間（ｂｌａｎｋｉｎｇ-ｉｎｔｅｒvａｌ）０≦ｔ≦Ｔｂｌａｎｋにおいて、Ｔｓ２にかかる電圧がその参照極性に対してプラスであり、Ｓ１がオフとなり、Ｔｓ２にかかる電圧波形がＳ１により消去されて、Ｄｆに経由する電流はない。Ｌ２の連続電流がＤｗを通電させて、ＶＬ２がその参照極性に対してマイナスとなり、Ｌ２によってＤｗ、Ｃ２に経由する電気エネルギーを放出する。非消去期間（ｎｏｎ-ｂｌａｎｋｉｎｇ ｉｎｔｅｒvａｌ ）Ｔｂｌａｎｋ≦ｔ≦Ｔｏｎにおいて、Ｔｓ２にかかる電圧はその参照極性に対してプラスであり、Ｓ１がオンとなり、Ｔｓ２にかかる電圧波形がＳ１により消去されることはない。Ｌ２の連続電流はＤｗからＤｆへ転向し、ＶＬ２はその参照極性に対してプラスとなり、Ｌ２によってＤｆ、Ｔｓ２、Ｓ１、およびＣ２に経由する電気エネルギーを貯蓄する。
【０００６】
リセット期間（ｒｅｓｅｔ-ｉｎｔｅｒvａｌ）Ｔｏｎ≦ｔ≦Ｔｏｎ＋Ｔｒｅｓｅｔにおいて、Ｔｓにかかる電圧はその参照極性に対してマイナスであり、Ｍｆはオフとなるが、Ｍｗはオンとなる。ＶＬ１はその参照極性に対してマイナスであり、Ｌ１によってＭｗ、Ｃ１に経由する電気エネルギーを放出する。Ｔｓ２にかかる電圧はその参照極性に対してマイナスであり、Ｓ１がオフとなり、Ｌ２の連続電流がＤｆからＤｗへ転向する。ＶＬ２はその参照極性に対してマイナスであり、Ｌ２によってＤｗ、Ｃ２に経由する電気エネルギーを放出する。
【０００７】
非動作期間（ｄｅａｄ-ｉｎｔｅｒvａｌ）Ｔｏｎ＋Ｔｒｅｓｅｔ≦ｔ≦Ｔｓにおいて、Ｔｓにかかる電圧は０であり、Ｍｆはオフとなるが、Ｍｗは依然としてオンである。ＶＬ１はその参照極性に対してマイナスであり、Ｌ１によってＭｗ、Ｃ１に経由する電気エネルギーを放出する。Ｔｓ２にかかる電圧が０であり、Ｓ１がオフとなり、Ｄｆはオフとなるが、Ｄｗはオンとなる。ＶＬ２はその参照極性に対してマイナスであり、Ｌ２によってＤｗ、Ｃ２に経由する電気エネルギーを放出する。
【０００８】
図１における駆動回路３が集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ；ＩＣ）によると、Ｍｆ、ＭｗがＩＣ駆動の同期整流器と呼ばれる。駆動回路３が二次駆動巻線によると、ＭｆとＭｗが自己駆動同期整流器と呼ばれる。一般には、ＩＣによる駆動回路は二次駆動巻線による駆動回路より複雑で、コストも高い。スレーブ出力については、図２ａまたは図２ｂにおけるＤｆ、Ｄｗに、高い整流器通電ロス（ｃｏｎｄｕｃｔｉｏｎ ｌｏｓｓ）が発生される。従って、本発明は、マスター出力とスレーブ出力の自己駆動同期整流器を同時に駆動する経済的な方法を開示する。
【発明の開示】
【０００９】
本発明は、低コストで効率を向上させるために、自己駆動同期整流器付き多出力フォワードコンバーターを提供する。
【００１０】
マスター出力において、駆動回路は二次駆動巻線と、レベルシフター（任意選択）と、信号配分器とを含む。二次駆動巻線はフォワード電圧変成器からバイポーラ駆動電圧を誘起する。レベルシフターは、バイポーラ駆動電圧を所定のレベルでシフトさせて、そのシフトされたバイポーラ駆動電圧に成させる。信号配分器は、フォワードとフリーホイーリング同期整流器のゲートに、（シフトされた）バイポーラ駆動電圧を配分する。
【００１１】
スレーブ出力において、フォワード同期整流器は高側または低側に置いてもよい。高側に置かれる場合、このフォワード同期整流器は、他の二次駆動巻線によって自己駆動が実現される。低側に置かれる場合、このフォワード整流器は、他の二次駆動巻線またはマスターフォワード同期整流器の駆動電圧によって自己駆動が実現される。フリーホイーリング同期整流器は、マスターフリーホイーリング同期整流器の駆動電圧によって自己駆動が実現される。
【発明を実施するための最良の形態】
【００１２】
図４は、本発明にかかる多出力フォワードコンバーターのマスター出力の模式回路を説明するブロック図である。上記フォワード電圧変成器は、一次電力巻線Ｔ１と、二次電力巻線Ｔ２と、二次駆動巻線Ｔ３とを含む。一次巻線Ｔ１の二つの端子は、一つまたは二つの一次スイッチ（図示せず）によって入力電圧Ｖｉに直列接続される。
【００１３】
二次電力巻線Ｔ２は、マスター電力ループ２１に接続され、電圧出力端子（高圧端子）と接地端子（低圧端子）を含み、外部ロード回路（図示せず）を駆動させる電圧Ｖ１を供給する。電圧出力端子と接地端子との間に、フィルターコンデンサＣ３が接続されている。二次電力巻線Ｔ２の第１の端子(点付き)と電圧出力端子との間に、電力インダクタＬ３が接続されている。一次巻線と二次巻線での点は同じ電極性を示す。
【００１４】
マスター電力ループ２１は、フォワード同期整流器２１１と、フリーホイーリング同期整流器２１２と、電力インダクタＬ３とを含む。何れかの同期整流器２１１、２１２も、第１の端子、第２の端子および制御端子を含み、制御端子は、第１の端子と第２の端子との間のチャンネルに対するオン・オフを制御するような電圧信号を受信する。図４に示すように、同期整流器２１１、２１２は、第１の端子がそれぞれ二次電力巻線Ｔ２の二つの端子に接続され、第２の端子がともに共通な接地端子ＺＭに接続される。
【００１５】
次に、信号配分器２２は第１の出力端子、第２の出力端子および共通な接続端子を含む。第１の出力端子と第２の出力端子が、それぞれ二次駆動巻線Ｔ３の二つの端子および二つの同期整流器２１１、２１２の制御端子に接続される。共通な接続端子が共通な接地端子ＺＭに接続される。
【００１６】
Ｔ３にかかる電圧がその参照極性に対してプラスとなる場合、信号配分器２２の第１の出力端子と共通な接続端子が接続されて、プラス電圧信号がフォワード同期整流器２１１の制御端子に配分されて、フォワード同期整流器２１１のチャンネルがオンとなる。Ｔ３にかかる電圧がその参照極性に対してマイナスとなる場合、信号配分器２２の第２の出力端子と共通な接続端子が接続されて、プラス電圧信号がフリーホイーリング同期整流器２１２の制御端子に配分されて、フリーホイーリング同期整流器２１２のチャンネルがオンとなる。
【００１７】
図５は、図４の実施例にかかるマスター出力の実回路を説明する。図５に示すように、二つのｎＭＯＳＦＥＴトランジスタＭ１、Ｍ２は、それぞれフォワード同期整流器２１１、フリーホイーリング同期整流器２１２として用いられ、それぞれフォワードトランジスタＭ１、フリーホイーリングトランジスタＭ２と呼ばれる。この実例において、Ｍ１とＭ２のゲート、ドレイン、およびソースが、それぞれ制御端子、第１の端子、および第２の端子として用いられる。
【００１８】
信号配分器２２は二つのダイオードＤ１、Ｄ２を含む。Ｄ１、Ｄ２のアノードが互いに接続されて、共通な接地端子ＺＭに接続される。Ｄ１、Ｄ２のカソードがそれぞれＭ２、Ｍ１のゲートに接続されて、第１の出力端子、第２の出力端子として用いられる。
【００１９】
図６は、図５の実施例にかかるマスター出力の二次駆動巻線、フォワード同期整流器のゲート、およびフリーホイーリング同期整流器のゲートの、一つの切替周期における電圧波形を説明する。
【００２０】
動作期間０≦ｔ≦Ｔｏｎにおいて、Ｔ３にかかる電圧はＶｓであり、順バイアスによりＤ１がオンとされるが、逆バイアスによりＤ２がオフとされる。信号配分器２２は正電圧Ｖｓ、ゼロ電圧０をそれぞれＭ１、Ｍ２のゲートに配分し、Ｌ３はＴ２、Ｍ１、およびＣ３によって電気エネルギーを貯蓄する。
【００２１】
リセット期間Ｔｏｎ≦ｔ≦Ｔｏｎ＋Ｔｒｅｓｅｔにおいて、Ｔ３にかかる電圧が−Ｖｓであり、順バイアスによりＤ２がオンとされるが、逆バイアスによりＤ１がオフとされる。信号配分器２２は正電圧Ｖｓ、ゼロ電圧０をそれぞれＭ２、Ｍ１のゲートに配分し、Ｌ３はＭ２、Ｃ３によって電気エネルギーを放出する。
【００２２】
非動作期間Ｔｏｎ＋Ｔｒｅｓｅｔ≦ｔ≦Ｔｓにおいて、Ｔ３にかかる電圧が０であり、Ｄ１、Ｄ２がともにオフとなり、Ｍ１、Ｍ２がともにオフとなる。Ｌ３の連続電流がＭ２の本体ダイオードを通電させて、Ｌ３がＭ２、Ｃ３の本体ダイオードによって電気エネルギーを放出する。
【００２３】
注意すべきなのは、Ｌ３の連続電流が非動作期間においてＭ２の本体ダイオードに経由する。この本体ダイオードの通電ロスは、二次駆動巻線Ｔ３と信号配分器２２との間にレベルシフター２３を増設することによりさらに低減できる。
【００２４】
図７に示すように、レベルシフター２３は、第１の入力端子、第２の入力端子、第１の出力端子、および第２の出力端子を含む。レベルシフター２３の第１の入力端子と第２の入力端子が、それぞれＴ３の二つの端子に接続され、第１の出力端子と第２の出力端子が、それぞれ信号配分器２２の第１の出力端子と第２の出力端子に接続される。このレベルシフター２３において、第２の出力端子と第２の入力端子は同じものである。
【００２５】
図８は、図７の実施例にかかるマスター出力の好ましい回路を説明する。図８に示すように、レベルシフター２３は、第２のコンデンサＣ４、ダイオードＤ４、およびツェナーダイオード（Ｚｅｎｅｒ ｄｉｏｄｅ）ＺＤ４を含む。Ｃ４の一方の端子は第１の入力端子として用いられ、他方の端子は第１の出力端子として用いられ、この第１の出力端子もＤ４のアノードに接続される。ＺＤ４のアノードは第２の入力端子と第２の出力端子として用いられる。Ｄ４のアノードとＺＤ４のカソードとは接続されている。
【００２６】
図９は、図８の実施例にかかるマスター出力の二次駆動巻線、フォワード同期整流器のゲート、およびフリーホイーリング同期整流器のゲートの、一つの切替周期における電圧波形を説明し、破線はレベルシフターの出力電圧波形を示す。
【００２７】
便宜上、Ｃ４の容量が、一つの切替周期にその二つの端子でほぼ一定のＤＣ電圧が維持できるほど大きくと仮設し、全てのダイオードのフォワード電圧降下はＶｆ＝０で、ＺＤ４の絶縁破壊電圧はＶｚで、レベルシフター２３によりシフトされた電圧レベルはＶｒ＝Ｖｓ−Ｖｚである。
【００２８】
動作期間０≦ｔ≦Ｔｏｎにおいて、Ｔ３にかかる電圧はＶｓであり、順バイアスによりＤ４がオンとされて、ＺＤ４に絶縁破壊が発生し、Ｃ４が再度に電圧Ｖｒまで充電されて、順バイアスによりＤ１がオンとされるが、逆バイアスによりＤ２がオフとされる。信号配分器２２は、正電圧Ｖｚ、ゼロ電圧をそれぞれＭ１、Ｍ２のゲートに配分し、Ｌ３はＴ２、Ｍ１、およびＣ３によって電気エネルギーを貯蓄する。
【００２９】
リセット期間Ｔｏｎ≦ｔ≦Ｔｏｎ＋Ｔｒｅｓｅｔにおいて、Ｔ３にかかる電圧は−Ｖｓであり、Ｄ４、ＺＤ４がともにオフとなり、順バイアスによりＤ２がオンとされるが、逆バイアスによりＤ１がオフとされる。信号配分器２２は、正電圧２Ｖｓ−Ｖｚ、ゼロ電圧をそれぞれＭ２、Ｍ１のゲートに配分し、Ｌ３はＭ２、Ｃ３によって電気エネルギーを放出する。
【００３０】
非動作期間Ｔｏｎ＋Ｔｒｅｓｅｔ≦ｔ≦Ｔｓにおいて、Ｔ３にかかる電圧は０であり、Ｄ４、ＺＤ４はともにオフとなり、順バイアスによってＤ２がオンとされるが、逆バイアスによりＤ１がオフとされる。信号配分器２２は、正電圧Ｖｓ−Ｖｚ、ゼロ電圧をそれぞれＭ２、Ｍ１のゲートに配分し、Ｌ３はＭ２、Ｃ３によって電気エネルギーを放出する。
【００３１】
図６と図９とを比較した結果、表１に示す。
【表１】
2009077623.tif 000003
【００３２】
表１から明らかになるように、図９では、非動作期間においてＭ２のゲート電圧がＶｓ−Ｖｚであり、Ｌ３の連続電流がＭ２のチャンネルに経由する。したがって、図５において非動作期間中の本体ダイオードの通電ロスは、図８の二次駆動巻線Ｔ３と信号配分器２２との間にレベルシフター２３をさらに増設することによって低減できる。
【００３３】
図１０ａと図１０ｂは、本発明の実施例にかかる自己駆動同期整流器付き多出力フォワードコンバーターのスレーブ出力の、二つの代用模式回路を説明する。ここで、ＳＳＰＲ Ｓ２は高側または低側に置かれてもよく、リセット回路によって駆動された磁気アンプや集積回路ドライバによって駆動された被制御スイッチにより動作されてもよい。Ｓ２がＭＡにより動作される場合、スレーブフォワード同期整流器３１１が明らかに高側におかれて、他の二次駆動巻線Ｔ１３による他の駆動回路３２により自己駆動が実現され、またスイッチコントローラー３３がリセット回路となる。Ｓ２がＣＳにより動作される場合、スレーブフォワード同期整流器３１１が低側または高側に置かれてもよく、他の駆動回路３２により自己駆動が実現され、スイッチコントローラー３３がＩＣドライバとなる。なお、スレーブフォワード同期整流器３１１は、図１６に示すようなマスターフォワード同期整流器の駆動電圧により駆動されてもよい。
【００３４】
スレーブ電力ループは、スレーブフォワード同期整流器３１１と、スレーブフリーホイーリング同期整流器３１２と、電力インダクタＬ５と、ＳＳＰＲ Ｓ２と、スレーブフィルターコンデンサＣ５とを含む。高側スレーブフォワード同期整流器３１１の場合、スレーブフォワード同期整流器３１１、スレーブフリーホイーリング同期整流器３１２、および電力インダクタＬ５は、共通点Ｚｓにおいて接続される。電力インダクタＬ５の他方の端子が補助電圧出力端子に接続される。スレーブフィルターコンデンサＣ５は、補助電圧出力端子とスレーブ電力ループの接地端子との間に接続されていて、スレーブ出力電圧Ｖ２を供給する。一方、低側スレーブフォワード同期整流器３１１の場合（図示せず）、スレーブフォワード同期整流器３１１、スレーブフリーホイーリング同期整流器３１２は共通な接地端子に接続され、この共通な接地端子はマスター電力ループの共通接地端子ＺＭと同じである。
【００３５】
スレーブフォワード同期整流器３１１が他の駆動回路３２により駆動される場合、他の二次駆動巻線Ｔ１３は他の駆動回路３２を駆動させるものである。
【００３６】
図１１ａ、図１２ａおよび図１３ａは、図１０ａに示した高側ＳＳＰＲ Ｓ２の実例にかかるスレーブ出力の三つの代用回路図であり、図１１ｂ、図１２ｂおよび図１３ｂは、図１０ｂに示した低側ＳＳＰＲ Ｓ２の実例にかかるスレーブ出力の三つの代用回路図である。スレーブフォワード同期整流器３１１とスレーブフリーホイーリング整流器は、ｎＭＯＳＦＥＴトランジスタ（すなわち、同期フォワードトランジスタＭ７と同期フリーホイーリングトランジスタＭ８）により動作されるが、これに限定されるものではない。フォワードトランジスタＭ７とフリーホイーリングトランジスタＭ８のドレイン、ソース、およびゲートは、それぞれスレーブフォワード同期整流器３１１とスレーブフリーホイーリング同期整流器３１２の第１の端子、第２の端子、および制御端子として用いられ、上記ドレインがそれぞれ共通点Ｚｓにおいて接続される。
【００３７】
図１１ａ、図１１ｂ、図１２ａ、および図１２ｂのそれぞれにかかる実例はユニポーラ駆動モードであり、これは、駆動電圧が最初から最後まで同じ（直接的）であると意味する。図１３ａと図１３ｂそれぞれにかかる実例はバイポーラ駆動モードであり、これは、駆動電圧が交番的であると意味する。
【００３８】
図１１ａ、図１１ｂにかかる実例において、駆動回路３２はダイオードＤ７と、インタロックスイッチ回路とを含む。このインタロックスイッチ回路は、ＮＰＮバイポーラトランジスタＱ１、ＰＮＰバイポーラトランジスタＱ２、および二つの抵抗Ｒ１、Ｒ２を有する。トランジスタＱ１、Ｑ２のエミッタは接続点において接続され、この接続点がフォワードトランジスタＭ７のゲートに接続される。二つのトランジスタＱ１、Ｑ２のベースが他の点において接続され、この点がそれぞれ抵抗Ｒ１、Ｒ２によってトランジスタＱ１、Ｑ２のコレクタに接続される。トランジスタＱ１、Ｑ２のコレクタは、それぞれダイオードＤ７のカソード、二次駆動巻線Ｔ１３の第２の端子に接続されるが、また上記ダイオードＤ７のアノードが二次駆動巻線Ｔ１３の第１の端子に接続される。
【００３９】
図１２ａ、図１２ｂに示した実例において、駆動回路３２は二つのトランジスタＲ３、Ｒ４と、インタロックスイッチ回路とを含む。このインタロックスイッチ回路はダイオードＤｓ、ＰＮＰバイポーラトランジスタＱ３を含み、そのダイオードＤｓのアノード、カソードがＱ３のベース、エミッタに接続される。Ｑ３のベースがスレーブ二次駆動巻線Ｔ１３の点付き端子（第１の端子）に接続される。Ｑ３のコレクタ、エミッタは、スレーブ二次駆動巻線Ｔ１３の第２の端子、スレーブフォワードトランジスタＭ７のゲートに接続される。Ｑ３のコレクタとエミッタとの間に抵抗Ｒ４が接続されている。
【００４０】
図１１ａ、図１１ｂ、図１２ａおよび図１２ｂの実施例において、Ｔ１３にかかる電圧とＭ７のゲート電圧の一つの切替周期における極性を、表２に示す。
【００４１】
【表２】
2009077623.tif 000004
【００４２】
表２から分かるように、Ｍ７のゲート電圧はユニポーラ電圧である。
図１３ａ、図１３ｂが示した実例において、駆動回路３２は互いに接続されている二つの抵抗Ｒ１、Ｒ２だけを含み、それぞれは二次駆動巻線Ｔ１３の第１の端子、第２の端子に接続される。Ｒ１とＲ２との接続点はフォワードトランジスタＭ７のゲートに接続され、上記抵抗Ｒ２はフォワードトランジスタＭ７のゲートとソースとの間に接続されている。
【００４３】
図１３ａ、図１３ｂの実施例に係る、Ｔ１３にかかる電圧とＭ７のゲート電圧の一つの切替周期における極性を、表３に列記する。
【表３】
2009077623.tif 000005
【００４４】
表３から分かるように、Ｍ７のゲート電圧はバイポーラ電圧である。
図１４は、図１１ａ、図１１ｂ、図１２ａおよび図１２ｂに示す実例にかかるスレーブ出力の二次駆動巻線Ｔ１３、同期フォワードトランジスタＭ７のゲート、および同期フリーホイーリングトランジスタＭ８のゲートの、一つの切替周期における電圧波形を説明するタイミング図であり、マスター出力は図５に示す実例のものである。
【００４５】
動作期間０≦ｔ≦Ｔｏｎにおいて、Ｔ１３にかかる電圧はＶｓ２であり、正駆動電圧Ｖｓ２によりＭ７がオンとされるが、ゼロ駆動電圧によりＭ８がオフとされる。消去期間０≦ｔ≦Ｔｂｌａｎｋにおいて、Ｔ１４にかかる電圧はその参照極性に対してプラスであり、Ｓ２がオフとなり、Ｔ１４にかかる電圧波形がＳ２により消去されて、Ｍ７のチャンネルや主体ダイオードに経由する電流はない。Ｌ５の連続電流がＭ８の主体ダイオードを通電させる。Ｌ５は、Ｍ８の主体ダイオード、Ｃ５によって電気エネルギーを放出する。非消去期間Ｔｂｌａｎｋ≦ｔ≦Ｔｏｎにおいて、Ｔ１４にかかる電圧はその参照極性に対してマイナスであり、Ｓ２がオンとなり、Ｔ１４にかかる電圧波形がＳ２により消去されることはない。Ｌ５の連続電流は、Ｍ８の主体ダイオードからＭ７へ転向し、Ｌ５はＭ７、Ｓ２、Ｔ１４、およびＣ５によって電気エネルギーを貯蓄する。
【００４６】
リセット期間Ｔｏｎ≦ｔ≦Ｔｏｎ＋Ｔｒｅｓｅｔにおいて、Ｔ１３にかかる電圧はＶｓ２であり、ゼロ駆動電圧によりＭ７がオフとされるが、正駆動電圧ＶｓによりＭ８がオンとされる。Ｌ５はＭ８、Ｃ５によって電気エネルギーを放出する。
【００４７】
非動作期間Ｔｏｎ＋Ｔｒｅｓｅｔ≦ｔ≦Ｔｓにおいて、Ｔ１３にかかる電圧が０であり、Ｍ７、Ｍ８がともにオフとなり、Ｌ５の連続電流はＭ８の主体ダイオードを通電させて、このＬ５は、Ｍ８の主体ダイオード、Ｃ５によって電気エネルギーを放出する。
【００４８】
図１５は、図１１ａ、図１１ｂ、図１２ａおよび図１２ｂに示す実例にかかるスレーブ出力の二次駆動巻線Ｔ１３、同期フォワードトランジスタＭ７のゲート、および同期フリーホイーリングトランジスタＭ８のゲートの、一つの切替周期における電圧波形を説明するタイミング図であり、マスター出力は図１８に示す実例のものである。
【００４９】
動作期間０≦ｔ≦Ｔｏｎにおいて、Ｔ１３にかかる電圧がＶｓ２であり、正駆動電圧Ｖｓ２によりＭ７がオンとされるが、ゼロ駆動電圧によりＭ８がオフとされる。消去期間０≦ｔ≦Ｔｂｌａｎｋにおいて、Ｌ５は、Ｍ８の主体ダイオード、Ｃ５によって電気エネルギーを放出する。非消去期間Ｔｂｌａｎｋ≦ｔ≦Ｔｏｎにおいて、Ｌ５は、Ｍ７、Ｓ２、Ｔ１４、およびＣ５によって電気エネルギーを貯蓄する。
【００５０】
リセット期間Ｔｏｎ≦ｔ≦Ｔｏｎ＋Ｔｒｅｓｅｔにおいて、Ｔ１３にかかる電圧が−Ｖｓ２であり、ゼロ駆動電圧によりＭ７がオフとされるが、正駆動電圧２Ｖｓ−ＶｚによりＭ８がオンとされる。Ｌ５は、Ｍ８、Ｃ５によって電気エネルギーを放出する。
【００５１】
非動作期間Ｔｏｎ＋Ｔｒｅｓｅｔ≦ｔ≦Ｔｓにおいて、Ｔ１３にかかる電圧が０であり、Ｍ７がオフとなるが、正駆動電圧Ｖｓ−ＶｚによりＭ８がオンとされる。Ｌ５は、Ｍ８、Ｃ５によって電気エネルギーを放出する。
【００５２】
図１６は、低側ＳＳＰＲ Ｓ２と低側スレーブ同期フォワードトランジスタＭ７とを有するスレーブ出力の回路について説明し、また、ＳＳＰＲ Ｓ２が被制御スイッチである。図１６に示すように、この実例では、スレーブ駆動回路が必要ではない。スレーブ同期フォワードトランジスタＭ７とスレーブ同期フリーホイーリングトランジスタＭ８は、マスター同期フォワードトランジスタとマスター同期フリーホイーリングトランジスタの駆動電圧により駆動される。
【００５３】
図１７ａ、図１７ｂは、図１６に示す実例にかかるスレーブ同期フォワードトランジスタＭ７のゲートとスレーブ同期フリーホイーリングトランジスタＭ８のゲートの電圧波形の、一つの切替周期におけるタイミングを説明し、またマスター出力がそれぞれ図５と図８に示したものである。動作期間０≦ｔ≦Ｔｏｎにおいて、正駆動電圧Ｖｓ（図１７ａ）とＶｚ（図１７ｂ）によりＭ７がオンとされるが、ゼロ駆動電圧によりＭ８がオフとされる。リセット期間Ｔｏｎ≦ｔ≦Ｔｏｎ＋Ｔｒｅｓｅｔにおいて、ゼロ駆動電圧によりＭ７がオフとされるが、正駆動電圧Ｖｓ（図１７ａ）と２Ｖｓ−Ｖｚ（図１７ｂ）によりＭ８がオンとされる。非動作期間Ｔｏｎ＋Ｔｒｅｓｅｔ≦ｔ≦Ｔｓにおいて、Ｍ７がオフとなり、Ｍ８は、図１７ａに示した実例においてオフとなるが、図１７ｂに示した実例において正駆動電圧Ｖｓ−Ｖｚにより依然としてオンである。
【００５４】
注意すべきなのは、フォワードトランジスタとフリーホイーリングトランジスタは、Ｎチャンネル金属酸化物半導体電界効果トランジスタ（Ｎ-ｃｈａｎｎｅｌ ｍｅｔａｌ-ｏxｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ-ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；Ｎ-ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）、Ｐ金属酸化物半導体電界効果トランジスタ（Ｐ ｍｅｔａｌ-ｏxｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ-ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；Ｐ-ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）、Ｎチャンネル接合型電界効果トランジスタ（Ｎ-ｃｈａｎｎｅｌ jｕｎｃｔｉｏｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；Ｎ-ｃｈａｎｎｅｌ ＪＦＥＴ）またはＰチャンネル接合型電界効果トランジスタ（Ｐ-ｃｈａｎｎｅｌ jｕｎｃｔｉｏｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、Ｐ-ｃｈａｎｎｅｌ ＪＦＥＴ）の中の何れかでもよいが、これに限定されるものではない。
【００５５】
上記のように、現時点で最も実用且つ好ましいと考えられている実施形態に基づき本発明を説明してきたが、本発明は開示した実施形態に限定されない。本発明は、添付の特許請求の範囲に記載する主旨と範囲に包含される様々な修正および等価な構成を包含する。添付の特許請求の範囲に記載する範囲は、あらゆるこのような修正および等価な構造および機能を包含するように最も広範囲な解釈に一致すべきである。
【図面の簡単な説明】
【００５６】
【図１】図１は従来の同期整流器を有する多出力フォワードコンバーターのマスター出力の回路のブロック図。
【図２ａ】図２ａは、従来のダイオード整流器を有する多出力フォワードコンバーターのスレーブ出力の代用回路を説明する二つのブロック図であり、なお、ＳＳＰＲが高側に置かれる。
【図２ｂ】図２ｂは、従来のダイオード整流器を有する多出力フォワードコンバーターのスレーブ出力の代用回路を説明する二つのブロック図であり、なお、ＳＳＰＲが低側に置かれる。
【図３】図３は従来の多出力フォワードコンバーターのマスター出力とスレーブ出力の電力インダクタにかかる電圧波形を説明するタイミング図である。
【図４】図４は本発明にかかる多出力フォワードコンバーターのマスター出力の模式回路を説明するブロック図である。
【図５】図５は本発明にかかる多出力フォワードコンバーターのマスター出力の実回路を説明する図である。
【図６】図６は図５が示したマスター出力の二次駆動巻線、フォワード同期整流器のゲート、およびフリーホイーリング同期整流器のゲートの、一つの切替周期における電圧波形を説明するタイミング図である。
【図７】図７は本発明にかかるレベルシフターを有する多出力フォワードコンバーターのマスター出力の模式回路を説明するブロック図である。
【図８】図８は本発明にかかるレベルシフターを有する多出力フォワードコンバーターのマスター出力の実回路を説明する図である。
【図９】図９は図８に示すマスター出力の二次駆動巻線、フォワード同期整流器のゲート、およびフリーホイーリング同期整流器のゲートの、一つの切替周期における電圧波形を説明するタイミング図である。
【図１０ａ】図１０ａは、本発明にかかる他の駆動回路を有する多出力フォワードコンバーターの、スレーブ出力の代用回路を説明する二つのブロック図であり、なお、ＳＳＰＲが高側に置かれる。
【図１０ｂ】図１０ｂは、本発明にかかる他の駆動回路を有する多出力フォワードコンバーターの、スレーブ出力の代用回路を説明する二つのブロック図であり、なお、ＳＳＰＲが低側に置かれる。
【図１１ａ】図１１ａは、図１０ａに示す本発明にかかる高側ＳＳＰＲを有する多出力フォワードコンバーターの、スレーブ出力の代用実回路を説明する図である。
【図１１ｂ】図１１ｂは、図１０ｂに示す本発明にかかる低側ＳＳＰＲを有する多出力フォワードコンバーターの、スレーブ出力の代用実回路を説明する図である。
【図１２ａ】図１２ａは、図１０ａに示す本発明にかかる高側ＳＳＰＲを有する多出力フォワードコンバーターの、スレーブ出力の代用実回路を説明する図である。
【図１２ｂ】図１２ｂは、図１０ｂに示す本発明にかかる低側ＳＳＰＲを有する多出力フォワードコンバーターの、スレーブ出力の代用実回路を説明する図である。
【図１３ａ】図１３ａは、図１０ａに示す本発明にかかる高側ＳＳＰＲを有する多出力フォワードコンバーターの、スレーブ出力の代用実回路を説明する図である。
【図１３ｂ】図１３ｂは、図１０ｂに示す本発明にかかる低側ＳＳＰＲを有する多出力フォワードコンバーターの、スレーブ出力の代用実回路を説明する図である。
【図１４】図１４は、本発明にかかるレベルシフターが付かない多出力フォワードコンバーターのスレーブ出力の二次駆動巻線、フォワード同期整流器のゲート、およびフリーホイーリング同期整流器のゲートの、一つの切替周期における電圧波形を説明するタイミング図である。
【図１５】図１５は、本発明にかかるレベルシフターが付いた多出力フォワードコンバーターのスレーブ出力の二次駆動巻線、フォワード同期整流器のゲート、およびフリーホイーリング同期整流器のゲートの、一つの切替周期における電圧波形を説明するタイミング図である。
【図１６】図１６は本発明にかかる多出力フォワードコンバーターのスレーブ出力の実回路を説明する図であり、なお、ＳＳＰＲが低側に置かれる被制御スイッチであり、スレーブフォワード整流器とフリーホイーリング整流器の駆動電圧が、それぞれマスターフォワード整流器とフリーホイーリング整流器の駆動電圧によるものである。
【図１７ａ】図１７ａは、本発明にかかるレベルシフターが付かない多出力フォワードコンバーターの、スレーブフォワード同期整流器とフリーホイーリング同期整流器のゲート電圧波形を説明するタイミング図である。
【図１７ｂ】図１７ｂは、本発明にかかるレベルシフターが付いた多出力フォワードコンバーターの、スレーブフォワード同期整流器とフリーホイーリング同期整流器のゲート電圧波形を説明するタイミング図である。
【符号の説明】
【００５７】
１  エラーアンプ回路
２  制御回路
３  駆動回路
４、３３  スイッチコントローラー
２１  マスター電力ループ
２１１  フォワード同期整流器
２１２  フリーホイーリング同期整流器
３１１  スレーブフォワード同期整流器
３１２  スレーブフリーホイーリング同期整流器
２２  信号配分器
２３  レベルシフター
Ｃ１〜Ｃ３  フィルターコンデンサ
Ｃ４  第２のコンデンサ
Ｃ５  スレーブフィルターコンデンサ
Ｄ１、Ｄ２、Ｄ４、Ｄ７  ダイオード
Ｄｆ  フォワードダイオード整流器
Ｄｗ  フリーホイーリングダイオード整流器
Ｌ１、Ｌ２、Ｌ３、Ｌ５  電力インダクタ
Ｍ１、Ｍ２、Ｍ７、Ｍ８  トランジスタ
Ｍｆ  フォワード同期整流器
Ｍｗ  フリーホイーリング同期整流器
Ｒ１、Ｒ２  抵抗
Ｓ１、Ｓ２  二次側ポストレギュレータ
Ｔ１  一次巻線
Ｔ２、Ｔ１３、Ｔｓ、Ｔｓ２  二次電力巻線
Ｔ３、Ｔ１４  二次駆動巻線
Ｑ１、Ｑ２  バイポーラトランジスタ
Ｖｉ、Ｖ１、Ｖ２、ＶＬ１、ＶＬ２  電圧
ＺＤ４  ツェナーダイオード
【図１】
2009077623.tif 000006
【図２ａ】
2009077623.tif 000007
【図２ｂ】
2009077623.tif 000008
【図３】
2009077623.tif 000009
【図４】
2009077623.tif 000010
【図５】
2009077623.tif 000011
【図６】
2009077623.tif 000012
【図７】
2009077623.tif 000013
【図８】
2009077623.tif 000014
【図９】
2009077623.tif 000015
【図１０ａ】
2009077623.tif 000016
【図１０ｂ】
2009077623.tif 000017
【図１１ａ】
2009077623.tif 000018
【図１１ｂ】
2009077623.tif 000019
【図１２ａ】
2009077623.tif 000020
【図１２ｂ】
2009077623.tif 000021
【図１３ａ】
2009077623.tif 000022
【図１３ｂ】
2009077623.tif 000023
【図１４】
2009077623.tif 000024
【図１５】
2009077623.tif 000025
【図１６】
2009077623.tif 000026
【図１７ａ】
2009077623.tif 000027
【図１７ｂ】
2009077623.tif 000028