(57)【要約】【課題】電気的特性を向上させて工程時間を減少させるとともに、超薄型微細回路の実現によりチップパッケージの厚さを減少させることのできるプリント基板を提供する。【解決手段】本発明のプリント基板は、イオンビームによって表面処理された疎水性の絶縁物質１１０と、銅シード層１１４と銅パターンメッキ層１１４ａから形成された内層回路パターン１１４ｂと、最外郭層に形成された外層回路パターン１１４ｃと、外層回路パターン１１４ｃを覆って外層に形成された半田レジスト１２０とを含むことを特徴とする。【選択図】図２
2009032957.tif 000002
【特許請求の範囲】
【請求項１】
絶縁物質と、
前記絶縁物質の所定の位置に形成されたビアホールと、
前記ビアホールが形成された絶縁物質にイオンビーム表面処理および真空蒸着法によって形成された銅シード層と、
前記銅シード層が形成された絶縁物質の所定の部位およびビアホールに形成された銅パターンメッキ層とを含むことを特徴とするプリント基板。
【請求項２】
前記絶縁物質はＴＰＩ(Thermal Plastic Polyimide)であることを特徴とする請求項１に記載のプリント基板。
【請求項３】
前記絶縁物質の厚さは１０μｍ〜５０μｍであることを特徴とする請求項１または請求項２に記載のプリント基板。
【請求項４】
前記絶縁物質の厚さは２５μｍであることを特徴とする請求項３に記載のプリント基板。
【請求項５】
前記銅シード層は０．５μｍ以下であることを特徴とする請求項１乃至請求項４のいずれか１項に記載のプリント基板。
【請求項６】
前記銅シード層は１０ｎｍ〜０．５μｍであることを特徴とする請求項５に記載のプリント基板。
【請求項７】
（ａ）絶縁物質を提供する段階と、
（ｂ）前記絶縁物質に層間の電気的導通を行うための少なくとも一つのビアホールを形成する段階と、
（ｃ）前記ビアホールが形成された絶縁物質の表面にイオンビームを用いて表面処理する段階と、
（ｄ）前記表面処理された絶縁物質に真空蒸着法を用いて銅シード層を形成する段階と、
（ｅ）前記銅シード層に銅パターンメッキを施して回路パターンを形成する段階とを含むことを特徴とするプリント基板の製造方法。
【請求項８】
前記絶縁物質はＴＰＩ(Thermal Plastic Polyimide)であることを特徴とする請求項７に記載のプリント基板の製造方法。
【請求項９】
前記（ｃ）段階は、Ａｒ、Ｏ２、Ｎ２、Ｘｅ、ＣＦ４、Ｈ２、Ｎｅ、Ｋｒおよびこれらの混合ガスよりなる群から選ばれたいずれか一つの不活性ガスの存在下で行われることを特徴とする請求項７または請求項８に記載のプリント基板の製造方法。
【請求項１０】
前記（ｄ）段階における前記真空蒸着法はスパッタ(sputter)、熱蒸着(thermal evaporation)またはｅビーム(e-beam)法であることを特徴とする請求項７乃至請求項９のいずれか１項に記載のプリント基板の製造方法。
【請求項１１】
前記（ｅ）段階は、
前記銅シード層上に、回路パターンが形成される部分を除いた残りの部分にドライフィルムを蒸着する段階と、
前記ドライフィルムが蒸着されていない部分に銅パターンメッキ層を形成する段階と、
前記ドライフィルムを除去する段階と、
フラッシュエッチングによって前記銅シード層を除去する段階と
を含むことを特徴とする請求項７乃至請求項１０のいずれか１項に記載のプリント基板の製造方法。
【請求項１２】
前記絶縁物質の厚さは１０μｍ〜５０μｍであることを特徴とする請求項７乃至請求項１１のいずれか１項に記載のプリント基板の製造方法。
【請求項１３】
前記絶縁物質の厚さは２５μｍであることを特徴とする請求項１２に記載のプリント基板の製造方法。
【請求項１４】
前記銅シード層は０．５μｍ以下であることを特徴とする請求項７乃至請求項１３のいずれか１項に記載のプリント基板の製造方法。
【請求項１５】
前記銅シード層は１０ｎｍ〜０．５μｍであることを特徴とする請求項１４に記載のプリント基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板およびその製造方法に係り、特に、電気的特性を向上させ、工程時間を減少させることができるとともに、超薄型微細回路の実現によってチップパッケージの厚さを減少させることが可能なプリント基板およびその製造方法に関する。
【背景技術】
【０００２】
半導体チップ製造技術の発展に伴い、半導体チップを実装するためのパッケージ基板の製造に関する技術開発が盛んに行われている。
【０００３】
詳しくは、１９９０年度中盤以降には、ＩＣと基板との接続方式としてワイヤボンディング方式を採用したプラスチックＢＧＡ(Ball Grid Array)が汎用化されたが、半導体ＩＣのＩ／Ｏが増加するにつれて、このような方法では高速動作の高性能ＩＣを小さく実装することが不可能であった。
【０００４】
このため、近年、ＩＣと基板とを電気的に連結する際にフリップチップ相互接続(Flip Chip Interconnect)を用いる技術が開発された。この技術を用いてパッケージ用基板とフリップチップ接続して実装されたパッケージ製品をＦＣＩＰ(Flip Chip in Package)と通称している。
【０００５】
このようなＦＣＩＰ基板の場合、３５μｍ／３５μｍ以下の回路線幅を持つ高密度多層回路の形成が要求されるものとして知られているが、ＨＤＩ(High Density Interconnection)を実現するための方法としてレーザービルドアップ(Laser Build-up)方法を挙げることができる。
【０００６】
この方法では、製織されたガラス繊維にＢＴ、ＦＲ−４または他の樹脂を含浸させてコアを製造する。このようなコアの両面に１８〜３５μｍの厚さで銅箔を積層して内層回路を形成した後、サブトラクティブ(subtractive)工程またはセミアディティブ(semi-additive)工程などを用いて基板を製造する。
【０００７】
このように内層プリントパターンが形成された基板にビルドアップを実現するための方法を図１Ａ〜図１Ｆに示している。
【０００８】
図１Ａ〜図１Ｆは従来のプリント基板の製造方法を示す工程断面図である。
【０００９】
まず、図１Ａに示すように、コア１０の両面に一般的な工法を用いて内層回路パターン１２を形成する。
【００１０】
この際、コア１０は、ＣＣＬ(Copper Clad Laminate)が使用される。ＣＣＬの絶縁資材としては、製織されたガラス繊維に樹脂を含浸したＦＲ−４またはエポキシ系列の絶縁資材が主に使用される。
【００１１】
内層回路パターン１２を形成した後は、図１Ｂに示すように、内層回路パターン１２が形成された基板に、インクタイプの熱硬化性樹脂１４を塗布するか、或いはドライフィルムタイプの樹脂を付着させた後、硬化させる。
【００１２】
その後、図１Ｃに示すように、所定の位置にレーザーを照射してビアホール１８を形成する。
【００１３】
ビアホール１８を形成した後は、図１Ｄに示すように、ビアホール１８が形成された基板の表面に粗さを形成し、ＣＺ処理後、無電解銅メッキ工程によって銅シード層２０を形成する。この際、銅シード層２０はＮｉ−Ｃｒ結合層（tie-layer、図示せず）の形成後に形成する。
【００１４】
銅シード層２０を形成した後は、図１Ｅに示すように銅シード層２０上にドライフィルム２２を付着させた後、露光／現像の通常のフォトエッチング工程によって、回路パターンが形成される部分を露出させる。
【００１５】
その後、電解銅メッキ工程によって導電層２４を形成した後、ドライフィルム２２を除去する。ドライフィルム２２を除去した後は、フラッシュエッチング(Flash Etching)工程によって、導電層２４が形成されていない部分の銅シード層２０を除去することにより、図１Ｆに示すように外層回路パターン２６を形成する。
【００１６】
外層回路パターン２６を形成した後は、多層プリント基板を形成するために外層回路パターン２６上に接着層および絶縁層をのせた後、プレスで加圧して接着層および絶縁層を順次積層する。
【００１７】
その後、最外郭層に最外郭層回路パターンを形成した後、半田レジストオープン工程によって、外部端子に接続される最外郭層回路パターンを露出させ、露出した最外郭層回路パターンに金メッキ層を形成する。
【００１８】
ところが、このような従来のプリント基板は、高い誘電率（４．５以上）、高い損失係数（０．０５以上）および高い伝達遅延時間(Propagation delay time)（１８０ｐｓ／ｉｎ以上）を持つＦＲ−４やエポキシ系列絶縁資材などが使用されているため、信号伝送速度および伝送損失により多量の熱が発生するうえ、電気的特性が低下し、製織されたガラス繊維に樹脂を含浸させたＣＣＬをコアに使用するため、パッケージの厚さが増加するという問題がある。
【００１９】
また、従来の技術に係るスパッタＦＣＣＬを用いたプリント基板の製造方法は、Ｎｉ−Ｃｒ結合層を形成した後に銅シード層を形成するため、結合層蒸着工程と結合層エッチング工程が必要とされて多くの工程時間がかかるという問題がある。
【００２０】
また、従来の技術に係るプリント基板の製造方法では、多層プリント基板の製造の際に内層回路パターン１２上にエポキシ(epoxy)またはアクリル(acryl)系列の接着層を用いて絶縁層を積層するため、接着層の工程時間および工程費用が増加するうえ、接着層による絶縁層の優れた電気的性質が減少し、チップパッケージの厚さが増加するという問題がある。
【００２１】
最後に、従来の技術に係るプリント基板の製造方法では、ＣＺ処理またはデスミア(desmear)方式の前処理工程と銅シード層を形成するための無電解銅メッキなどの湿式工程を行うことにより、廃水や汚染物質などの廃棄物が多量に発生して環境を汚染するという問題もある。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
そこで、本発明は、上述した問題点を解決するためのもので、その目的とするところは、電気的特性を向上させ、尚且つ工程時間を減らすことが可能なプリント基板およびその製造方法を提供することにある。
【００２３】
本発明の他の目的は、超薄型微細回路の実現によりチップパッケージの厚さを減少させ、汚染物質の発生を減らして環境汚染を減らすことが可能なプリント基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、本発明の実施例に係るプリント基板は、絶縁物質と、前記絶縁物質の所定の位置に形成されたビアホールと、前記ビアホールが形成された絶縁物質にイオンビーム表面処理および真空蒸着法によって形成された銅シード層と、前記銅シード層が形成された絶縁物質の所定の部位およびビアホールに形成された銅パターンメッキ層とを含むことを特徴とする。
【００２５】
本発明の実施例に係るプリント基板の製造方法は、（ａ）絶縁物質を提供する段階と、（ｂ）前記絶縁物質に層間の電気的導通を行うための少なくとも一つのビアホールを形成する段階と、（ｃ）前記ビアホールが形成された絶縁物質の表面にイオンビームを用いて表面処理する段階と、（ｄ）前記表面処理された絶縁物質に真空蒸着法を用いて銅シード層を形成する段階と、（ｅ）前記銅シード層に銅パターンメッキを施して回路パターンを形成する段階とを含むことを特徴とする。
【発明の効果】
【００２６】
上述したように、本発明は、信号遅延速度が低く、尚且つ誘電率が低いＴＰＩを絶縁物質として用いることにより、設計自由度を増加させることができ、真空蒸着工程によって銅シード層の厚さを０．５μｍ以下にすることができてアンダーカット現象がないため、超微細回路を形成することができる。
【００２７】
また、本発明は、コア資材として、製織されたガラス繊維に樹脂を含浸させていないコアを使用することにより、プリント基板の厚さを薄くして最終的にチップパッケージの厚さを減少させることができる。
【００２８】
また、本発明は、銅シード層の形成の際にＣＺ処理またはデスミア方式の前処理工程と化学銅を利用しないので、廃水や汚染物質などの廃棄物を発生させることがなく、環境汚染を防止することができる。
【００２９】
また、本発明は、真空蒸着法によって絶縁物質上に銅シード層を直ちに形成することにより、絶縁物質と銅シード層との接着力を強化するための接着層を形成することがないので、接着層による電気的性質の低下を防止することができ、プリント基板の電気的特性を向上させることができる。
【００３０】
最後に、本発明は、内部基板の両面に絶縁物質を積層するときに、接着層なしで絶縁物質を積層するので、接着層蒸着工程およびエッチング工程を除去することによって工程を単純化することができ、接着層を形成しないことによってチップパッケージの厚さを減少させることができる。
【発明を実施するための最良の形態】
【００３１】
以下、添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
【００３２】
図２は本発明の一実施例に係るプリント基板を示す図である。
【００３３】
図２を参照すると、本発明の一実施例に係るプリント基板は、イオンビームによって表面処理された疎水性の絶縁物質１１０と、銅シード層１１４と銅パターンメッキ層１１４ａから形成された内層回路パターン１１４ｂと、最外郭層に形成された外層回路パターン１１４ｃと、外層回路パターン１１４ｃを覆って外層に形成された半田レジスト１２０とを含んでいる。
【００３４】
ここで、絶縁物質１１０は、自体積層が可能であり、誘電率および信号遅延速度が低くて電気的特性に優れたＴＰＩ(Thermoplastic Polyimide)が使用されている。この際、絶縁物質１１０は１０μｍ〜５０μｍ程度の厚さであり、好ましくは２５μｍ程度の厚さに形成されている。このような絶縁物質１１０には所定の位置に多数のビアホールが形成され、その両表面はイオンビームによって表面処理されている。
【００３５】
内層回路パターン１１４ｂは、真空蒸着によって絶縁物質１１０に蒸着された銅シード層１１４と、銅シード層１１４が形成された絶縁物質１１０の所定の部位（回路パターン部位）に形成された銅パターンメッキ層１１４ａとを含んでいる。同様に外層回路パターン１１４ｃも銅シード層１１４と銅パターンメッキ層１１４ａから形成されている。
【００３６】
銅シード層１１４は、真空蒸着法によって０．５μｍ以下、好ましくは１０ｎｍ〜０．５μｍ程度の厚さで絶縁物質１１０上に形成される。
【００３７】
銅パターンメッキ層１１４ａは、フィルメッキ法によって銅シード層１１４の所定の部位（すなわち、回路パターン部位）の上とビアホールの内部に形成されている。
【００３８】
また、半田レジスト１２０には外部端子に接続されるパッド部１２２が形成されている。
【００３９】
このような構成を持つ本発明の一実施例に係るプリント基板は、その使用用途に応じて２層または３層またはそれ以上の層に積層させることができる。
【００４０】
図３Ａ〜図３Ｈは本発明の一実施例に係るプリント基板の製造方法を示す工程断面図である。
【００４１】
まず、図３Ａに示すように、疎水性の絶縁物質１１０を準備する。この際、絶縁物質１１０は、表１に示すように自体積層が可能であり、信号遅延速度が低くて電気的特性が良く、低誘電率であるＴＰＩ(ThermoPlastic Polyimide)を使用することが好ましい。これにより、追加の接着層を使用しないので、プリント基板の全厚が減少し、設計自由度と電気的特性を向上させた基板を形成することができる。
【表１】
2009032957.tif 000003
【００４２】
その後、図３Ｂに示すように、ドリルで加工して絶縁物質１１０に層間の電気的導通を行うための導通ホール１１２を形成する。
【００４３】
この際、ドリルはＣＮＣドリル(Computer Numerical Control Drill)またはレーザードリルを使用する。
【００４４】
ここで、ＣＮＣドリルを用いる方式は、両面プリント基板のビアホールまたは多層プリント基板の導通ホールを形成するときに適切であり、レーザードリルを用いる方式は、多層プリント基板のマイクロビアホールを形成するときに適切である。
【００４５】
この際、レーザーは、ＹＡＧレーザー(Yttrium Aluminum Garnet Laser)または二酸化炭素レーザーが用いられる。
【００４６】
その後、絶縁物質１１０の表面をイオンビームを用いて表面処理する。
【００４７】
ここで、イオンビーム表面処理とは、高分子表面に、エネルギーを持つ不活性または  反応性イオンを照射して励起させ、１次的に高分子に不安定な環を形成させ、その状態で雰囲気ガスとして酸素を供給すると、不安定な環と酸素ガスとが化学的反応によって表面に親水性作用基を形成し、高分子の表面を親水性に変えることを意味する。この際、親水性表面は粗さを持たないので、微細回路の形成に有利であり、半永久的に銅（Ｃｕ）との強い結合力を持たせることができる。
【００４８】
このようなイオンビーム表面処理は、Ａｒ、Ｏ２、Ｎ２、Ｘｅ、ＣＦ４、Ｈ２、Ｎe、Ｋｒおよびこれらの混合ガスよりなる群から選ばれたいずれか一つの不活性ガスの存在下で行われる。
【００４９】
この際、イオン注入量は、材料によって異なるが、一般に、ＴＰＩでは１０１５〜１０１９（ｉｏｎ ｄｏｓｅ／ｃｍ２）が好ましく、加速電圧は０．５〜２０ＫｅＶが好ましい。
【００５０】
絶縁物質１１０の表面をイオンビーム処理した後は、図３Ｃに示すように、真空蒸着法を用いて所望の厚さの銅（Ｃｕ）シード層１１４を形成する。この際、銅シード層１１４と絶縁物質１１０との接着力は１．０ｋｇｆ／ｃｍ以上である。
【００５１】
このような真空蒸着法は、スパッタ(sputter)、熱蒸着(thermal evaporation)およびｅビーム(e-beam)法のいずれか一つが使用されるが、当業界で公知のものであればいずれでもよい。
【００５２】
こうして形成された銅シード層１１４の厚さは０．５μｍ以下、好ましくは１０ｎｍ〜０．５μｍとする。
【００５３】
このように、イオンビーム表面処理工程および銅スパッタ工程は、ドライ工程であって、既存のウェット工程であるＣＺ処理後に化学銅で銅シード層を形成する既存の銅シード層形成方法に比べて廃液などが発生しないので、親環境的である。
【００５４】
また、既存の銅シード層形成工程では、絶縁物質と銅シード層との接着力を向上させるために、Ｎｉ−Ｃｒ結合層のスパッタ後にＣｕスパッタでシード層を形成するので、結合層エッチング工程が必要であったが、本発明では、イオンビーム前処理工程の適用によって直ちに銅シード層を形成できるので、結合層エッチング工程が不要となって工程を単純にすることができる。
【００５５】
銅シード層１１４を形成した後は、銅シード層１１４上にドライフィルム１１６を積層する。
【００５６】
その後、回路パターンが形成されたアートワークフィルムをドライフィルム１１６上に密着させた後、紫外線を照射し、すなわち紫外線に晒してドライフィルム１１６を硬化させる。
【００５７】
ドライフィルム１１６を硬化させた後は、現像液を用いてドライフィルム１１６を現像する。この際、現像液としては炭酸ナトリウム（１％のＮａ２ＣＯ３）または炭酸カリウム（Ｋ２ＣＯ３）が使用される。
【００５８】
これにより、図３Ｄに示すように、硬化している部分（回路パターンが形成されていない部分）は現像液に溶解せず、硬化していない部分（回路パターンが形成される部分）は現像液に溶解して除去される。
【００５９】
すなわち、以後の工程で銅パターンメッキ層を形成する部分のドライフィルム１１６を除去する。
【００６０】
その後、フィル(fill)メッキによって、図３Ｅに示すように銅パターンメッキ層１１４ａを形成する。
【００６１】
銅パターンメッキ層１１４ａを形成した後は、図３Ｆに示すように、ドライフィルム１１６を除去した後、フラッシュエッチング(flash etching)によって、内層回路パターン１１４ｂを除いた残りの部分の銅シード層１１４を除去する。
【００６２】
この際、内層回路パターン１１４ｂは、銅シード層１１４と銅パターンメッキ層１１４ａからなる。
【００６３】
内層回路パターン１１４ｂを形成した後は、図３Ｇに示すように内層回路パターン１１４ｂが形成された内部基板１００の両面に、高温プレスを用いて絶縁物質１１０ａを積層する。この際、絶縁物質１１０ａは、約３００℃以下の温度と２０〜３０ｋｇ／ｃｍ２の圧力の環境下で高温プレスによって内部基板１００の両面に積層する。
【００６４】
このような絶縁物質１１０ａ積層工程の際に、本発明では、絶縁物質１１０ａとして、自体積層が可能なＴＰＩを使用するため、従来の技術で使用されていた接着層なしに、内層回路パターン１１４ｂが形成された内部基板１００の両面に絶縁物質１１０ａを直ちに積層することができる。
【００６５】
これにより、接着層による電気的性質の低下を防止することができるうえに、プリント基板の厚さを減少させることができる。
【００６６】
内部基板１００の両面に絶縁物質１１０ａを積層した後は、図３Ｂ〜図３Ｆに示した内層回路パターン１１４ｂの形成方法を繰り返し行って多数の層を積層する。この際、プリント基板は、その使用用途に応じて２層または３層に積層してもよく、それ以上の層に積層してもよい。
【００６７】
多数の層に積層した後、最外郭層に外層回路パターン１１４ｃを形成する。外層回路パターン１１４ｃを形成した後は、半田レジスト１２０を塗布する。
【００６８】
その後、図３Ｈに示すように、通常の半田レジスト１２０オープン工程によって、電源の供給および信号の交換のために外部端子に接続されるパッド部１２２の半田レジスト１２０を除去することにより、外部端子に接続される外層回路パターン１１４Ｃを露出させる。
【００６９】
このように本発明の実施例に係るプリント基板およびその製造方法は、絶縁物質１１０として、信号遅延速度が低く、尚且つ誘電率が低いＴＰＩを使用することにより、設計自由度を増加させるとともに電気的特性を向上させることができる。
【００７０】
また、本発明の実施例に係るプリント基板およびその製造方法は、コア資材として、製織されたガラス繊維に樹脂を含浸させていないコアを使用するので、プリント基板の厚さを薄くして最終的にチップパッケージの厚さを減少させることができる。
【００７１】
また、本発明の実施例に係るプリント基板およびその製造方法は、絶縁物質１１０の表面をイオンビームで表面処理した後、真空蒸着法によって絶縁物質１１０の両面に銅シード層１１４を形成するので、絶縁物質１１０と銅シード層１１４との接着力を強化するための結合層を使用することがなくなり、結合層蒸着工程および結合層エッチング工程を省略することができ、これによって工程時間の短縮および工程費用の節減を図ることができる。
【００７２】
また、本発明の実施例に係るプリント基板およびその製造方法は、内部基板の両面に絶縁物質を積層するときに接着層なしで絶縁物質を積層するので、接着層による電気的特性の低下を防止できるとともに、接着層を使用しないので、接着層の厚さの分だけプリント基板の厚さを薄くすることができ、最終的なチップパッケージの厚さを減少させることができる。
【００７３】
また、本発明の実施例に係るプリント基板およびその製造方法は、真空蒸着工程で銅シード層の厚さを０．５μｍ以下にすることができるので、アンダーカット(under cut)現象がなく、超微細回路の形成が可能なので、カムコーダーや携帯電話、カメラ、ＭＰ３、ＰＭＰなどのＩＴ製品に適用可能である。
【００７４】
最後に、本発明の実施例に係るプリント基板およびその製造方法は、銅シード層１１４の形成の際にＣＺ処理またはデスミア方式の前処理工程と化学銅を利用しないので、廃水や汚染物質などの廃棄物を発生させることがなく、環境汚染を防止することができる。
【００７５】
このように製造される本発明のプリント基板は、ＢＧＡ(Ball Grid Array)、ＦＣＢＧＡ(Flip Chip BGA)、ＨＤＩ(High Density Interconnection)、ＵＴ−ＣＳＰ(Ultra Thin-Chip Scale Package)などに特に限定されるわけではなく、微細回路を実現しようとする全ての製品に適用可能である。
【図面の簡単な説明】
【００７６】
【図１Ａ】従来の技術に係るプリント基板の製造方法を示す工程断面図である。
【図１Ｂ】従来の技術に係るプリント基板の製造方法を示す工程断面図である。
【図１Ｃ】従来の技術に係るプリント基板の製造方法を示す工程断面図である。
【図１Ｄ】従来の技術に係るプリント基板の製造方法を示す工程断面図である。
【図１Ｅ】従来の技術に係るプリント基板の製造方法を示す工程断面図である。
【図１Ｆ】従来の技術に係るプリント基板の製造方法を示す工程断面図である。
【図２】本発明の実施例に係るプリント基板を示す図である。
【図３Ａ】図２に示した本発明の実施例に係るプリント基板の製造方法を示す工程断面図である。
【図３Ｂ】図２に示した本発明の実施例に係るプリント基板の製造方法を示す工程断面図である。
【図３Ｃ】図２に示した本発明の実施例に係るプリント基板の製造方法を示す工程断面図である。
【図３Ｄ】図２に示した本発明の実施例に係るプリント基板の製造方法を示す工程断面図である。
【図３Ｅ】図２に示した本発明の実施例に係るプリント基板の製造方法を示す工程断面図である。
【図３Ｆ】図２に示した本発明の実施例に係るプリント基板の製造方法を示す工程断面図である。
【図３Ｇ】図２に示した本発明の実施例に係るプリント基板の製造方法を示す工程断面図である。
【図３Ｈ】図２に示した本発明の実施例に係るプリント基板の製造方法を示す工程断面図である。
【符号の説明】
【００７７】
１０    コア
１２、２６、１１４ｂ、１１４ｃ    回路パターン
１４    熱硬化性樹脂
１８    ビアホール
２０、１１４    銅シード層
２２、１１６    ドライフィルム
１００    内部基板
１１０    絶縁物質
１１２    スルーホール
１１４ａ    銅パターンメッキ層
１２０    半田レジスト
１２２    パッド部
【図１Ａ】
2009032957.tif 000004
【図１Ｂ】
2009032957.tif 000005
【図１Ｃ】
2009032957.tif 000006
【図１Ｄ】
2009032957.tif 000007
【図１Ｅ】
2009032957.tif 000008
【図１Ｆ】
2009032957.tif 000009
【図２】
2009032957.tif 000010
【図３Ａ】
2009032957.tif 000011
【図３Ｂ】
2009032957.tif 000012
【図３Ｃ】
2009032957.tif 000013
【図３Ｄ】
2009032957.tif 000014
【図３Ｅ】
2009032957.tif 000015
【図３Ｆ】
2009032957.tif 000016
【図３Ｇ】
2009032957.tif 000017
【図３Ｈ】
2009032957.tif 000018