(57)【要約】【課題】Ｒａｉｌ−ｔｏ−Ｒａｉｌ構成のサンプル／ホールド回路において、すべての入力電圧の範囲で高精度なホールド、およびサンプリングを実現する。【解決手段】サンプリング時は、スイッチＳＷ１，ＳＷ３，ＳＷ４をＯＮ、スイッチＳＷ２，ＳＷ５，ＳＷ６，ＳＷ７をＯＦＦとし、オペアンプＯＰの出力が電源電圧ＡＶＣＣ／２となり、静電容量素子ＣＨには電荷が蓄積される。サンプリング時は、スイッチＳＷ１、ＳＷ３をＯＦＦ、スイッチＳＷ２，ＳＷ６をＯＮにし、オペアンプＯＰが入力電圧ＡＩＮを出力するホールド状態とする。その後、スイッチＳＷ７をＯＮし、オペアンプＯＰによって直接静電容量素子ＣＬを充電する。このとき、静電容量素子ＣＤも充電される。続いて、スイッチＳＷ５をＯＮし、スイッチＳＷ４，ＳＷ６をＯＦＦすることで、オペアンプＯＰに出力誤差が生じても静電容量素子ＣＤと静電容量素子ＣＬとの容量結合により誤差分を補う。【選択図】図２
2009171366.tif 000002
【特許請求の範囲】
【請求項１】
入力されるアナログ信号の電圧を保持するサンプル／ホールド部を備えた半導体集積回路装置であって、
前記サンプル／ホールド部は、
２以上のサンプル／ホールド回路と、
任意の前記サンプル／ホールド回路からのサンプル信号を選択して出力するセレクタとを有し、
前記サンプル／ホールド回路は、
一方の接続部に前記アナログ信号が入力される第１のスイッチと、
一方の接続部に前記第１のスイッチの他方の接続部が接続される第２のスイッチと、
一方の接続部に、前記第１のスイッチの他方の接続部、および前記第２のスイッチの一方の接続部がそれぞれ接続されるサンプリング容量素子と、
負側入力端子に前記サンプリング容量素子の他方の接続部が接続され、正側入力端子に駆動用電源電圧が入力されるように接続されたオペアンプと、
一方の接続部に前記サンプリング容量素子の他方の接続部が接続され、他方の接続部に前記オペアンプの出力部が接続された第３のスイッチと、
一方の接続部に前記駆動用電源電圧が入力された第４のスイッチと、
一方の接続部に前記第４のスイッチの他方の接続部が接続され、他方の接続部に前記オペアンプの出力部が接続された第５のスイッチと、
一方の接続部に前記オペアンプの出力部が接続され、他方の接続部が前記サンプル／ホールド回路の出力部となる第６のスイッチと、
一方の接続部に前記第２のスイッチの他方の接続部、および前記第６のスイッチの他方の接続部がそれぞれ接続される駆動容量素子とを備え、
前記セレクタは、
前記サンプル／ホールド回路毎にそれぞれ設けられた選択用スイッチを備え、
前記選択用スイッチは、
一方の接続部が前記サンプル／ホールド回路の出力部に接続され、他方の接続部が前記セレクタの出力部となり、
サンプリング動作時には、前記第１、前記第３、および前記第４のスイッチをそれぞれ導通状態とし、前記第２、前記第５、前記第６、および前記選択用スイッチをそれぞれ非導通状態とし、
第１のホールド動作時には、前記第１、および前記第３のスイッチをそれぞれ導通状態から非導通状態に遷移させ、前記第２、および前記第６のスイッチをそれぞれ非導通状態から導通状態に遷移させ、
第２のホールド動作時には、前記選択用スイッチを非導通状態から導通状態に遷移させ、
第３のホールド動作時には、前記第５のスイッチを非導通状態から導通状態に遷移させ、前記第４、および前記第６のスイッチを導通状態から非導通状態に遷移させるように動作することを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記半導体集積回路装置は、複数の前記サンプル／ホールド回路を備え、
複数の前記サンプル／ホールド回路は、複数のアナログ信号を略同時にサンプリングしてホールドし、前記セレクタは、複数の前記サンプル／ホールド回路から任意のサンプル／ホールド回路を順番に選択し、サンプリングしたアナログ信号を順次出力することを特徴とする半導体集積回路装置。
【請求項３】
請求項１または２記載の半導体集積回路装置において、
前記サンプル／ホールド部は、
ブラシレスモータの駆動制御用の信号処理に用いられることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号のサンプル／ホールド技術に関し、特に、Ｒａｉｌ−ｔｏ−Ｒａｉｌ出力のサンプル／ホールド回路に有効な技術に関する。
【背景技術】
【０００２】
たとえば、エアコンや冷蔵庫などのコンプレッサに利用される三相ブラシレスモータを制御するモータ制御用のマイクロコンピュータには、複数のアナログ信号を同時に入力可能とする要求が高まり、サンプル／ホールド回路が広く搭載されるようになった。
【０００３】
サンプル／ホールド回路は、複数の入力チャンネルを同時にサンプリングしてホールドする回路である。一般的に、入力と出力とがＲａｉｌ−ｔｏ−Ｒａｉｌ構成となったサンプル／ホールド回路は、たとえば、第１のスイッチ、第２のスイッチ、サンプリング容量（静電容量素子）、負荷容量、およびオペアンプから構成されている。
【０００４】
第１のスイッチの一方の接続部には、サンプリングする入力信号が入力されるように接続されており、該第１のスイッチの他方の接続部には、サンプリング容量の一方の接続部、ならびにオペアンプの負（−）側入力端子がそれぞれ接続されている。また、サンプリング容量の他方の接続部には、基準電位が接続されている。
【０００５】
オペアンプの正（＋）側入力端子には、該オペアンプの出力部、および第２のスイッチの一方の接続部がそれぞれ接続されている。第２のスイッチの他方の接続部には、負荷容量の一方の接続部が接続されており、該負荷容量の他方の接続部には、基準電位が接続されている。そして、第２のスイッチの他方の接続部が、サンプル／ホールド回路の出力部となっている。
【０００６】
第１のスイッチがＯＮすると、サンプリング容量に電荷が充電され、オペアンプからは、入力信号と同じ電圧が出力される。出力時には、第２のスイッチをＯＮすることによって負荷容量を充電する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記のようなサンプル／ホールド回路によるサンプル／ホールド技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
サンプル／ホールド回路に用いられるスイッチは、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが広く用いられており、第１のスイッチなどに用いられるＭＯＳトランジスタのＯＮ抵抗などの影響によって、入力電圧依存性の影響を受けやすくなってしまい、フィードスルーが悪化してしまうという問題がある。
【０００９】
また、オペアンプが負荷容量を直接駆動する構成となっているので、該オペアンプが短時間でＲａｉｌ−ｔｏ−Ｒａｉｌの出力をすることができず、基準電圧（０Ｖ）、および電源電圧付近での出力誤差が生じてしまい、高精度なサンプリングができない恐れがある。
【００１０】
図５は、本発明者が検討した入力依存性の影響を受けにくくするサンプル／ホールド回路３０の一例を示す回路図である。
【００１１】
サンプル／ホールド回路３０は、図示するように、スイッチ３１〜３４、オペアンプ３５、およびサンプリング容量３６から構成されている。スイッチ３１の一方の接続部には、サンプリングする入力信号ＡＩＮが入力されるように接続されており、該スイッチ３１の他方の接続部には、スイッチ３２の一方の接続部、およびサンプリング容量３６の一方の接続部がそれぞれ接続されている。
【００１２】
サンプリング容量３６の他方の接続部には、オペアンプ３５の負（−）側入力端子、ならびにスイッチ３３の一方の接続部がそれぞれ接続されている。スイッチ３２の他方の接続部には、オペアンプ３５の出力部、スイッチ３３の他方の接続部、およびスイッチ３４の一方の接続部がそれぞれ接続されている。
【００１３】
また、オペアンプ３５の正（＋）側入力端子には、アナログ用電源電圧ＡＶＣＣの半分程度の電源電圧ＡＶＣＣ／２が入力されるように接続されている。そして、スイッチ３４の他方の接続部が、サンプル／ホールド回路３０の出力部となっている。
【００１４】
次に、サンプル／ホールド回路３０の動作シーケンスについて説明する。
【００１５】
まず、サンプリング動作時には、スイッチ３１，３３がそれぞれＯＮとなり、スイッチ３２，３４がそれぞれＯＦＦとなる。スイッチ３３がＯＮすると、オペアンプ３５の出力が電源電圧ＡＶＣＣ／２となり、サンプリング容量３６には、オペアンプ３５のオフセットの差電圧を含んだ電荷が蓄積される。
【００１６】
続いて、スイッチ３１，３３をＯＦＦとし、スイッチ３２をＯＮとすることによってホールド動作（出力禁止）に遷移する。それにより、オペアンプ３５の出力が出力信号ＡＩＮと略同じとなる。
【００１７】
そして、スイッチ３４をＯＮすることにより、該スイッチ３４を介してオフセットの差電圧がキャンセルされた出力信号が出力され、サンプル／ホールド回路３０の出力負荷容量に電荷が充電される。
【００１８】
この構成の場合、前述したようにオフセット電圧をキャンセルすることができるので、入力電圧依存性の問題は満足できるが、オペアンプが負荷容量を直接駆動する構成であるので、基準電圧（０Ｖ）、および電源電圧付近での出力誤差が生じるという問題を解決することができない。
【００１９】
本発明の目的は、Ｒａｉｌ−ｔｏ−Ｒａｉｌ構成のサンプル／ホールド回路において、すべての入力電圧の範囲で高精度なホールド、およびサンプリングを実現することのできる技術を提供することにある。
【００２０】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２２】
本発明は、入力されるアナログ信号の電圧を保持するサンプル／ホールド部を備えた半導体集積回路装置であって、該サンプル／ホールド部は、２以上のサンプル／ホールド回路と、任意のサンプル／ホールド回路からのサンプル信号を選択して出力するセレクタとを有し、サンプル／ホールド回路は、一方の接続部にアナログ信号が入力される第１のスイッチと、一方の接続部に該第１のスイッチの他方の接続部が接続される第２のスイッチと、一方の接続部に、第１のスイッチの他方の接続部、および第２のスイッチの一方の接続部がそれぞれ接続されるサンプリング容量素子と、負側入力端子に該サンプリング容量素子の他方の接続部が接続され、正側入力端子に駆動用電源電圧が入力されるように接続されたオペアンプと、一方の接続部にサンプリング容量素子の他方の接続部が接続され、他方の接続部に該オペアンプの出力部が接続された第３のスイッチと、一方の接続部に駆動用電源電圧が入力された第４のスイッチと、一方の接続部に該第４のスイッチの他方の接続部が接続され、他方の接続部にオペアンプの出力部が接続された第５のスイッチと、一方の接続部にオペアンプの出力部が接続され、他方の接続部がサンプル／ホールド回路の出力部となる第６のスイッチと、一方の接続部に第２のスイッチの他方の接続部、および第６のスイッチの他方の接続部がそれぞれ接続される駆動容量素子とを備え、セレクタは、サンプル／ホールド回路毎にそれぞれ設けられた選択用スイッチを備え、選択用スイッチは、一方の接続部がサンプル／ホールド回路の出力部に接続され、他方の接続部がセレクタの出力部となり、サンプリング動作時には、第１、第３、および第４のスイッチをそれぞれ導通状態とし、第２、第５、第６、および選択用スイッチをそれぞれ非導通状態とし、第１のホールド動作時には、第１、および第３のスイッチをそれぞれ導通状態から非導通状態に遷移させ、第２、および第６のスイッチをそれぞれ非導通状態から導通状態に遷移させ、第２のホールド動作時には、選択用スイッチを非導通状態から導通状態に遷移させ、第３のホールド動作時には、第５のスイッチを非導通状態から導通状態に遷移させ、第４、および第６のスイッチを導通状態から非導通状態に遷移させるように動作するものである。
【００２３】
また、本願のその他の発明の概要を簡単に示す。
【００２４】
本発明は、前記半導体集積回路装置が複数のサンプル／ホールド回路を備え、複数の該サンプル／ホールド回路は、複数のアナログ信号を略同時にサンプリングしてホールドし、セレクタは、複数のサンプル／ホールド回路から任意のサンプル／ホールド回路を順番に選択し、サンプリングしたアナログ信号を順次出力するものである。
【００２５】
また、本発明は、前記サンプル／ホールド部がブラシレスモータの駆動制御用の信号処理に用いられるものである。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２７】
（１）基準電位（０Ｖ）付近、あるいは電源電圧付近での出力誤差を少なくすることができるので、サンプル／ホールド部の出力信号を高精度にすることができる。
【００２８】
（２）また、上記（１）により、サンプル／ホールド回路のダイナミックレンジが拡大され、サンプル／ホールド部を用いて構成された半導体集積回路装置をモータ駆動装置に用いる場合、高精度なモータ駆動制御を実現することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
図１は、本発明の一実施の形態によるモータ駆動装置のブロック図、図２は、図１のモータ駆動装置に設けられた半導体集積回路装置におけるサンプル／ホールド回路、およびセレクタの回路構成例を示す回路図、図３は、図１のモータ駆動装置に設けられた半導体集積回路装置におけるサンプル／ホールド回路、セレクタ、ならびにＡ／Ｄ変換器の動作タイミングの一例を示すタイミングチャート、図４は、図２のサンプル／ホールド回路の各スイッチ、およびセレクタのスイッチにおけるＯＮ／ＯＦＦ状態、およびサンプリング／ホールド動作を示す説明図である。
【００３１】
本実施の形態において、モータ駆動装置１は、たとえば、三相ブラシレスＤＣモータＭを駆動する。モータ駆動装置１は、図１に示すように、センサ回路２、および駆動回路３、モータ制御用の半導体集積回路装置４から構成されている。
【００３２】
三相ブラシレスＤＣモータＭは、たとえば、エアコン、冷蔵庫などのコンプレッサなどに使用される他、自動車の電動パワーステアリングなどに用いられるモータである。センサ回路２は、たとえば、ホール効果を利用してＵ相，Ｖ相，Ｗ相のそれぞれに流れる電流を電圧に変換する。
【００３３】
駆動回路３は、半導体集積回路装置４の制御信号に基づいて、三相ブラシレスＤＣモータＭを駆動する。半導体集積回路装置４は、センサ回路２によって検出された電圧値から三相ブラシレスＤＣモータＭの回転数を検出し、駆動回路３に制御信号を出力する。
【００３４】
半導体集積回路装置４は、サンプル／ホールド部５、Ａ／Ｄ変換器６、およびＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）７を備える。
【００３５】
サンプル／ホールド部５は、サンプル／ホールド回路８〜１０、ならびにセレクタ１１から構成されている。
【００３６】
サンプル／ホールド回路８〜１０は、ＣＰＵ７からの制御信号に基づいて、Ｕ相，Ｖ相，Ｗ相にそれぞれ対応したセンサ回路２からのセンサ出力（電圧値）をそれぞれサンプリング、およびホールドする。
【００３７】
セレクタ１１は、ＣＰＵ７からの制御信号に基づいて、任意のサンプル／ホールド回路８〜１０を選択し、選択されたサンプル／ホールド回路のサンプル信号を後段のＡ／Ｄ変換器６に出力する。
【００３８】
Ａ／Ｄ変換器６は、セレクタ１１を介して入力されたサンプル／ホールド回路８〜１０のサンプル信号をデジタル信号に変換し、ＣＰＵ７に出力する。ＣＰＵ７は、Ａ／Ｄ変換器６によって変換されたデジタル信号に基づいて、三相ブラシレスＤＣモータＭの回転数を検出し、該三相ブラシレスＤＣモータＭの回転数が最適となるように制御を行う。
【００３９】
図２は、サンプル／ホールド回路８、およびセレクタ１１の回路構成例を示す回路図である。
【００４０】
サンプル／ホールド回路８は、スイッチＳＷ１〜ＳＷ６、サンプリング容量となる静電容量素子ＣＨ、同じく駆動容量となる静電容量素子ＣＤ、およびオペアンプＯＰから構成されている。また、セレクタ１１は、選択用スイッチとなるスイッチＳＷ７〜ＳＷ９から構成されている。
【００４１】
第１のスイッチであるスイッチＳＷ１の一方の接続部には、センサ回路２から出力される入力電圧ＡＩＮが入力されるように接続されている。このスイッチＳＷ１の他方の接続部には、第２のスイッチであるスイッチＳＷ２の一方の接続部、および静電容量素子ＣＨの一方の接続部がそれぞれ接続されている。
【００４２】
静電容量素子ＣＨの他方の接続部には、オペアンプＯＰの負（−）側入力端子、ならびに第３のスイッチであるスイッチＳＷ３の一方の接続部がそれぞれ接続されている。オペアンプＯＰの正（＋）側入力端子と第４のスイッチであるスイッチＳＷ４の一方の接続には、アナログ用の電源電圧の約半分の電圧である電源電圧ＡＶＣＣ／２が入力されるようにそれぞれ接続されている。
【００４３】
オペアンプＯＰの出力部には、スイッチＳＷ３の他方の接続部、第５のスイッチであるスイッチＳＷ５の他方の接続部、および第６のスイッチであるスイッチＳＷ６の他方の接続部がそれぞれ接続されている。スイッチＳＷ２の他方の接続部には、静電容量素子ＣＤの一方の接続部、およびスイッチＳＷ６の一方の接続部がそれぞれ接続されている。
【００４４】
このスイッチＳＷ２の他方の接続部は、サンプル／ホールド回路８の出力部となり、セレクタ１１のスイッチＳＷ７の一方の接続部に接続されている。また、静電容量素子ＣＤの他方の接続部には、スイッチＳＷ４，ＳＷ５の一方の接続部がそれぞれ接続されている。
【００４５】
ここでは、サンプル／ホールド回路８の回路構成について説明したが、サンプル／ホールド回路９，１０についても、サンプル／ホールド回路８と同じ回路構成となっている。そして、サンプル／ホールド回路９の出力部が、セレクタ１１のスイッチＳＷ８に接続され、サンプル／ホールド回路１０の出力部が、セレクタ１１のスイッチＳＷ９に接続されている。
【００４６】
また、サンプル／ホールド回路８（〜１０）のスイッチＳＷ１〜ＳＷ６、およびセレクタ１１のスイッチＳＷ７〜ＳＷ９は、ＣＰＵ７から出力される制御信号に基づいて、ＯＮ／ＯＦＦ制御される。
【００４７】
さらに、セレクタ１１のスイッチＳＷ７〜ＳＷ９の他方の接続部が、該セレクタ１１の出力部となり、これらスイッチＳＷ７〜ＳＷ９の他方の接続部には、Ａ／Ｄ変換器６に設けられた出力負荷容量となる静電容量素子ＣＬがそれぞれ接続されている。
【００４８】
図３は、サンプル／ホールド回路８〜１０、セレクタ１１、ならびにＡ／Ｄ変換器６の動作タイミングの一例を示すタイミングチャートである。
【００４９】
サンプル／ホールド回路８〜１０は、入力信号を同時にサンプリングしてホールドする。その後、セレクタ１１は、サンプル／ホールド回路８〜１０を順番に選択し、これらサンプル／ホールド回路８〜１０がホールドしたサンプリング信号をＡ／Ｄ変換器６へ順次出力する。
【００５０】
次に、本実施の形態によるサンプル／ホールド部５の動作について説明する。
【００５１】
図４は、サンプル／ホールド回路８の各スイッチＳＷ１〜ＳＷ６、およびセレクタ１１のスイッチＳＷ７におけるＯＮ／ＯＦＦ状態、およびサンプリング／ホールド動作を示す説明図である。
【００５２】
サンプル／ホールド回路８の動作シーケンスは、図４に示すように、サンプリング動作Ｓ１と３つのホールド動作Ｈ１〜Ｈ３に分けられる。
【００５３】
まず、サンプリング動作Ｓ１において、ＣＰＵ７は、スイッチＳＷ１，ＳＷ３，ＳＷ４がそれぞれＯＮとなり、その他のスイッチＳＷ２，ＳＷ５，ＳＷ６，ＳＷ７がそれぞれＯＦＦとなるように、制御信号を出力する。
【００５４】
スイッチＳＷ１，ＳＷ３がそれぞれＯＮとなることにより、オペアンプＯＰの出力が電源電圧ＡＶＣＣ／２となり、静電容量素子ＣＨには、オペアンプのオフセットの差電圧を含んだ電荷が蓄積される。また、スイッチＳＷ４がＯＮしているので、スイッチＳＷ４と静電容量素子ＣＤのノードは、電源電圧ＡＶＣＣ／２となる。
【００５５】
続いて、第１のホールド動作であるホールド動作Ｈ１において、ＣＰＵ７は、スイッチＳＷ１をＯＮからＯＦＦ、スイッチＳＷ２をＯＦＦからＯＮ、スイッチＳＷ３をＯＮからＯＦＦ、スイッチＳＷ６をＯＦＦからＯＮとなるように制御する。これにより。オペアンプＯＰからは、入力電圧ＡＩＮが出力されたホールド状態となる。
【００５６】
その後、第２のホールド動作であるホールド動作Ｈ２において、ＣＰＵ７は、スイッチＳＷ７をＯＦＦからＯＮなるように制御する。これにより、オペアンプＯＰを駆動し、該オペアンプＯＰによって直接静電容量素子ＣＬに電荷を充電する。このとき、静電容量素子ＣＤにも電荷が充電される。
【００５７】
続いて、第３のホールド動作であるホールド動作Ｈ３において、ＣＰＵ７は、スイッチ５をＯＦＦからＯＮとなるように、スイッチＳＷ４、およびスイッチＳＷ６をＯＮからＯＦＦとなるように制御する。このように、静電容量素子ＣＬの駆動が、オペアンプＯＰによる直接駆動と、直接駆動後の静電容量素子ＣＤとの容量結合にて駆動する２段階で行われることになる。
【００５８】
これによって、オペアンプＯＰに、基準電圧（０Ｖ）、または電源電圧付近で出力誤差が生じても静電容量素子ＣＤと静電容量素子ＣＬとの容量結合により誤差分が補われることになる。
【００５９】
それにより、本実施の形態によれば、オペアンプＯＰの出力特性に起因する０Ｖ付近、あるいは電源電圧付近での出力誤差を補うことができ、高精度なＲａｉｌ−ｔｏ−Ｒａｉｌ出力を実現することができる。
【００６０】
換言すると、オペアンプの出力の０Ｖ付近、または電源電圧付近の出力の精度が向上することから、サンプル／ホールド部５の入出力のダイナミックレンジが拡大されると言うことができる。
【００６１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６２】
本発明は、モータ制御用マイクロコンピュータなどに用いられるＲａｉｌ−ｔｏ−Ｒａｉｌ構成のサンプル／ホールド回路による高精度なサンプリング技術に適している。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施の形態によるモータ駆動装置のブロック図である。
【図２】図１のモータ駆動装置に設けられた半導体集積回路装置におけるサンプル／ホールド回路、およびセレクタの回路構成例を示す回路図である。
【図３】図１のモータ駆動装置に設けられた半導体集積回路装置におけるサンプル／ホールド回路、セレクタ、ならびにＡ／Ｄ変換器の動作タイミングの一例を示すタイミングチャートである。
【図４】図２のサンプル／ホールド回路の各スイッチ、およびセレクタのスイッチにおけるＯＮ／ＯＦＦ状態、およびサンプリング／ホールド動作を示す説明図である。
【図５】本発明者が検討したサンプル／ホールド回路の一例を示す回路図である。
【符号の説明】
【００６４】
１  モータ駆動装置
２  センサ回路
３  駆動回路
４  半導体集積回路装置
５  サンプル／ホールド部
６  Ａ／Ｄ変換器
７  ＣＰＵ
８〜１０  サンプル／ホールド回路
１１  セレクタ
Ｍ  三相ブラシレスＤＣモータ
ＳＷ１〜ＳＷ６  スイッチ
ＣＨ  静電容量素子
ＣＤ  静電容量素子
ＣＬ  静電容量素子
ＯＰ  オペアンプ
３０  サンプル／ホールド回路
３１〜３４  スイッチ
３５  オペアンプ
３６  サンプリング容量
【図１】
2009171366.tif 000003
【図２】
2009171366.tif 000004
【図３】
2009171366.tif 000005
【図４】
2009171366.tif 000006
【図５】
2009171366.tif 000007