(57)【要約】【課題】ＳＮＲを上げるためのＤ級増幅器およびそのマルチレベル出力信号を生成する方法を提供する。【解決手段】Ｄ級増幅器は、制御論理回路と出力モジュールとを備えている。制御論理回路は、入力信号の振幅を分析して、電圧変更信号を生成する。電源は、電圧変更信号に応じた電圧を供給する。制御論理回路は、入力信号に応じた制御信号を生成する。出力モジュールは、出力信号を生成して、電圧および制御信号に応じて負荷を駆動する。換言すれば、出力信号の振幅は、電圧を変更することによって増加し、そして信号対雑音比も増加する。【選択図】図５
2009141935.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続されたＤ級増幅器において、
前記電源に接続されていて、第１の入力信号の振幅を分析することによって電圧変更信号を生成し、かつ前記第１の入力信号に基づいて複数の制御信号を生成する制御論理回路を備えていて、前記電源は、電圧変更信号に基づいて第１の電圧を供給し、
さらに、前記制御論理回路および電源に接続されていて、制御信号および第１の電圧に基づいて出力信号を生成して、負荷を駆動する出力モジュールを備えていることを特徴とするＤ級増幅器。
【請求項２】
前記制御論理回路は、
第１の入力信号の振幅を分析するための振幅検出器と、
振幅検出器に接続されていて、第１の入力信号の振幅に基づいて基準波形を出力する波形発生器と、
前記振幅検出器および波形発生器に接続されていて、第１の入力信号と基準波形を比較することによって第１の比較信号を出力するコンパレータと、
前記コンパレータに接続されていて、第１の比較信号に基づいて制御信号のうちの第１の制御信号および第２の制御信号を生成する非重複ユニットとを備えていることを特徴とする請求項１に記載のＤ級増幅器。
【請求項３】
前記制御論理回路は、
前記第１の入力信号に基づいて第２の入力信号を生成するインバータと、
前記インバータおよび波形発生器に接続されていて、第２の入力信号と波形発生器から出力される第２の基準波形とを比較することによって第２の比較信号を出力する第２のコンパレータと、
前記第２のコンパレータに接続されていて、第２の比較信号に基づいて制御信号のうちの第３の制御信号および第４の制御信号を生成する第２の非重複ユニットとを更に備えていることを特徴とする請求項２に記載のＤ級増幅器。
【請求項４】
前記基準波形は、三角波形であることを特徴とする請求項１に記載のＤ級増幅器。
【請求項５】
前記出力モジュールは、
第１端およびゲート端子が、それぞれ第１の電圧および制御信号のうちの第１の制御信号を受信する第１のトランジスタと、
第１端が、第１のトランジスタの第２端に接続されていて、第２端およびゲート端子が、それぞれ第２の電圧および制御信号のうちの第２の制御信号を受信する第２のトランジスタとを備えていることを特徴とする請求項１に記載のＤ級増幅器。
【請求項６】
前記出力モジュールは、
第１端およびゲート端子が、それぞれ第１の電圧および制御信号のうちの第３の制御信号を受信する第３のトランジスタと、
第１端が、第３のトランジスタの第２端に接続されていて、第２端およびゲート端子が、それぞれ第２の電圧および制御信号のうちの第４の制御信号を受信する第４のトランジスタとを更に備えていることを特徴とする請求項５に記載のＤ級増幅器。
【請求項７】
前記出力モジュールに接続されていて、出力信号のノイズをフィルタリングして除去するためのフィルタ回路を更に備えていることを特徴とする請求項５に記載のＤ級増幅器。
【請求項８】
前記フィルタ回路は、
前記出力モジュールに接続されていて、出力信号の高周波帯域ノイズをフィルタリングして除去するためのフィルタを備えていることを特徴とする請求項７に記載のＤ級増幅器。
【請求項９】
前記フィルタ回路は、
出力モジュールに接続されていて、出力信号の直流ノイズをフィルタリングして除去するための直流フィルタキャパシタを備えていることを特徴とする請求項７に記載のＤ級増幅器。
【請求項１０】
前記第２の電圧は、入力信号の振幅に基づいて電源から供給されることを特徴とする請求項５に記載のＤ級増幅器。
【請求項１１】
前記負荷は、スピーカ、イヤホンまたは音声信号出力装置であることを特徴とする請求項１に記載のＤ級増幅器。
【請求項１２】
マルチレベル出力信号を生成する方法において、前記方法は、Ｄ級増幅器に適合されていて、
電圧変更信号を生成するために入力信号の振幅を分析するステップと、
入力信号に基づいて複数の制御信号を生成するステップと、
電圧変更信号に基づいてＤ級増幅器に電圧を供給するステップと、
前記制御信号および電圧に基づいて出力信号を生成するステップとを有していて、前記出力信号のレベルは、前記電圧に応じて変化することを特徴とする方法。
【請求項１３】
前記入力信号に基づいて複数の制御信号を生成するステップは、
前記入力信号の振幅に基づいて基準波形を出力するステップと、
前記入力信号を基準波形と比較することによって比較信号を出力するステップと、
前記比較信号に基づいて制御信号を生成するステップとを有していることを特徴とする請求項１２に記載のマルチレベル出力信号を生成する方法。
【請求項１４】
前記基準波形は、三角波形であることを特徴とする請求項１３に記載のマルチレベル出力信号を生成する方法。
【請求項１５】
前記方法は、フルブリッジＤ級増幅器またはハーフブリッジＤ級増幅器に適合されていることを特徴とする請求項１２に記載のマルチレベル出力信号を生成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ級増幅器に関し、より詳細には出力信号の分解能（resolution）を改善するための技術に関する。
【背景技術】
【０００２】
デジタル音声信号処理の進歩によって、ますます多くの信号源がデジタル化され、そしてフルデジタル処理を特徴とするＤ級増幅器が徐々に普及しつつある。
【０００３】
図１は、従来のハーフブリッジ（half-bridge）Ｄ級増幅器を示している概略図である。図１を参照すると、Ｄ級増幅器１０は、制御論理回路２０と出力モジュール３０とを備えている。Ｄ級増幅器１０は、出力モジュール３０の切り換え技術を用いることによって、入力信号Ｓｉｎ＋を変調してパルス幅変調（ＰＷＭ）信号ＰＷＭ１にする。従来は、電源４０は、定電圧ＶＤＤを供給することしかできなかった。出力モジュール３０は、定電圧ＶＤＤおよび接地端子ＧＮＤに接続されている。スイッチ１０１および１０２は、完全にオンまたはオフされるのであれば、２レベルのＰＷＭ信号ＰＷＭ１を生成する。
【０００４】
次に、追加的に配置されたローパスフィルタ５０が、出力モジュール３０がオンまたはオフに切り換えられるときのＰＷＭ信号ＰＷＭ１によって引き起こされる高周波帯域ノイズをフィルタリングして除去するために利用される。最後に、ＰＷＭ信号ＰＷＭ１の不要なＤＣノイズを除去するために、直流（ＤＣ）フィルタキャパシタ６０が用いられ、スピーカ１１０を駆動する。
【０００５】
図２は、図１に示したＤ級増幅器によって生成されるＰＷＭ信号の波形を示している概略図である。図１および図２を参照して、入力信号Ｓｉｎ＋は、符号付きの２の補数（complement）値を有すると仮定する。三角波形１２０は、制御論理回路２０によって供給され、かつ同様に符号付きの２の補数値によって表される。制御論理回路２０は、入力信号Ｓｉｎ＋を三角波形１２０と比較することができ、これにより制御信号ＳＣ１およびＳＣ２が生成される。制御信号ＳＣ１およびＳＣ２は、ＰＷＭ信号ＰＷＭ１を生成するために、スイッチ１０１および１０２がオンされるかどうかを決定する。
【０００６】
特に、入力信号Ｓｉｎ＋の振幅（amplitude）が三角波形１２０の振幅より大きいとき、ＰＷＭ信号ＰＷＭ１は高い電圧レベルすなわち電圧ＶＤＤに達する。逆に、入力信号Ｓｉｎ＋の振幅が三角波形１２０の振幅より小さいとき、低い電圧レベルすなわち電圧ＧＮＤがＰＷＭ信号ＰＷＭ１に供給される。
【０００７】
基準クロックが各種の信号を生成するために必要であることに注意されたい。換言すれば、図１に示したＰＷＭ信号ＰＷＭ１によって表される分解能１３０は、Ｄ級増幅器１０のクロックの周波数によって制限される。それ故、特定の量子化誤差がＰＷＭ信号ＰＷＭ１によって生成され、更にＤ級増幅器１０の信号対雑音比（ＳＮＲ）またはダイナミックレンジ（ＤＲ）に影響を与える。
【０００８】
ＰＷＭ信号の分解能を上げるために、ＰＷＭ信号のレベル変化を増加させるためのフルブリッジ（full-bridge）Ｄ級増幅器が、関連する技術分野で提案されている。図３は、従来のフルブリッジＤ級増幅器を示している概略図である。図４は、図３に示したＤ級増幅器によって生成されるＰＷＭ信号の波形を示している概略図である。図３および図４を参照すると、フルブリッジＤ級増幅器１１の出力モジュール３１は、スイッチ１０１および１０２だけではなく、スイッチ１０３および１０４も備えている。Ｄ級増幅器１１は、上記に示した方法でＰＷＭ信号ＰＷＭ１を生成することができるだけではなく、以下で詳述する制御論理回路２１並びにスイッチ１０３及び１０４を用いて、他のＰＷＭ信号ＰＷＭ２を生成することもできる。
【０００９】
入力信号Ｓｉｎ＋の１８０度位相シフトが、入力信号Ｓｉｎ−を生成するために、まず制御論理回路２１によって実行される。次に、入力信号Ｓｉｎ−が三角波形１２０と比較され、スイッチ１０３および１０４がオンされるか否かを決定するために、制御信号ＳＣ３およびＳＣ４が生成される。その結果、ＰＷＭ信号ＰＷＭ２が生成される。
【００１０】
特に、入力信号Ｓｉｎ−の振幅が三角波形１２０の振幅より大きいとき、ＰＷＭ信号ＰＷＭ２は高い電圧レベルすなわち電圧ＶＤＤに達する。逆に、入力信号Ｓｉｎ−の振幅が三角波形１２０の振幅より小さいとき、ＰＷＭ信号ＰＷＭ２は低い電圧レベルすなわち電圧ＧＮＤに設定される。
【００１１】
ＰＷＭ信号ＰＷＭ１およびＰＷＭ２は、スピーカの２つの端子にそれぞれ接続される。従って、スピーカ１１０が受信する信号は、ＰＷＭ信号ＰＷＭ１とＰＷＭ２を減算することによって算出されるＰＷＭ信号ＰＷＭ３とみなすことができ、これによりＤ級増幅器１１によって生成されるＰＷＭ信号ＰＷＭ３は、３つのレベル、すなわち電圧ＶＤＤ、０、および−ＶＤＤを備えることになる。このようにして、比較的大きなＳＮＲが、Ｄ級増幅器１１によって達成され得る。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、ＳＮＲを上げるためのＤ級増幅器を目的とする。
【００１３】
本発明は、また、マルチレベル出力信号を生成する方法を目的とする。この方法は、Ｄ級増幅器に適合されていて、出力信号が様々なレベル変化を有することを可能にし、これにより出力信号の分解能を上げる。
【課題を解決するための手段】
【００１４】
本発明は、電源に接続されたＤ級増幅器を提供する。Ｄ級増幅器は、制御論理回路と出力モジュールとを備えている。制御論理回路は、電源に接続されていて、第１の入力信号の振幅を分析することによって電圧変更（modifying）信号を生成するために用いられる。制御論理回路は、第１の入力信号に応じて複数の制御信号を生成する。電源は、電圧変更信号に応じた第１の電圧を供給する。出力モジュールは、制御論理回路および電源に接続されている。このように、制御信号および第１の電圧に応じて、出力モジュールは、負荷を駆動するための出力信号を生成する。
【００１５】
本発明の一実施形態によれば、制御論理回路は、振幅検出器、波形発生器、コンパレータ、および非重複（non-overlapping）ユニットを備えている。振幅検出器は、第１の入力信号の振幅を分析する。振幅検出器に接続された波形発生器は、第１の入力信号の振幅に基づいて、基準波形を出力する。振幅検出器および波形発生器に接続されたコンパレータは、第１の入力信号を基準波形と比較することによって、第１の比較信号を出力する。コンパレータに接続された非重複ユニットは、第１の比較信号に基づいて、制御信号のうちの第１の制御信号および第２の制御信号を生成する。本発明の他の実施形態によれば、基準波形は三角波形である。
【００１６】
本発明の一実施形態によれば、制御論理回路は、インバータ、第２のコンパレータ、および第２の非重複ユニットを更に備えている。インバータは、第１の入力信号に基づいて第２の入力信号を生成する。ここで、第１の入力信号と第２の入力信号は、反転されている。インバータおよび波形発生器に接続された第２のコンパレータは、第２の入力信号を波形発生器から出力される第２の基準波形と比較することによって、第２の比較信号を出力する。第２のコンパレータに接続された第２の非重複ユニットは、第２の比較信号に基づいて、制御信号のうちの第３の制御信号および第４の制御信号を生成する。
【００１７】
本発明の一実施形態によれば、出力モジュールは、第１のトランジスタおよび第２のトランジスタを有している。第１のトランジスタの第１端および第１のトランジスタのゲート端子は、それぞれ第１の電圧および第１の制御信号を受信する。第２のトランジスタの第１端は、第１のトランジスタの第２端に接続されていて、第２のトランジスタの第２端および第２のトランジスタのゲート端子は、それぞれ第２の電圧および第２の制御信号を受信する。本発明の他の実施形態によれば、出力モジュールは、第３のトランジスタおよび第４のトランジスタを更に有している。第３のトランジスタの第１端および第３のトランジスタのゲート端子は、それぞれ第１の電圧および第３の制御信号を受信する。第４のトランジスタの第１端は、第３のトランジスタの第２端に接続されていて、第４のトランジスタの第２端および第４のトランジスタのゲート端子は、それぞれ第２の電圧および第４の制御信号を受信する。
【００１８】
本発明の一実施形態によれば、Ｄ級増幅器は、フィルタ回路を更に備えている。フィルタ回路は、出力信号のノイズをフィルタリングして除去するために、出力モジュールに接続されている。本発明の他の実施形態によれば、フィルタ回路は、フィルタおよびＤＣフィルタキャパシタを有している。フィルタは、出力信号の高周波帯域ノイズをフィルタリングして除去するために、出力モジュールに接続されている。ＤＣフィルタキャパシタは、出力信号のＤＣノイズをフィルタリングして除去するために、フィルタに接続されている。
【００１９】
本発明のさらに別の実施形態によれば、入力信号の振幅に基づいて、第２の電圧が電源から供給される。本発明のさらに別の実施形態によれば、負荷は、スピーカ、イヤホン、または音声信号出力装置である。
【００２０】
他の観点から見ると、本発明は、マルチレベル出力信号を生成する方法を提供する。この方法は、Ｄ級増幅器に適合されていて、電圧変更信号を生成するために入力信号の振幅を分析するステップを有している。加えて、入力信号に基づいて複数の制御信号が生成される。さらに、電圧変更信号に基づいて電圧がＤ級増幅器に印加される。さらにまた、制御信号および電圧に基づいて出力信号が生成され、出力信号のレベルは電圧に応じて変化する。
【００２１】
本発明の一実施形態によれば、入力信号に基づいて複数の制御信号を生成するステップは、入力信号の振幅に基づいて基準波形を出力するステップを含んでいる。その後、比較信号を出力するために、入力信号は基準波形と比較される。その後、比較信号に基づいて、制御信号が生成される。本発明の他の実施形態によれば、マルチレベル出力信号を生成する方法は、フルブリッジＤ級増幅器またはハーフブリッジＤ級増幅器に適合されている。
【００２２】
本発明によって提案されるＤ級増幅器は、Ｄ級増幅器への電源から供給される電圧を制御するために、入力信号の振幅を分析する。それ故、出力信号は、出力信号の分解能を上げるために、多数のレベル変化を有することが可能になっている。
【００２３】
前記および他の本発明の目的、特徴および利点をより理解可能にするために、図面を伴ういくつかの実施形態が、以下に詳細に記載されている。
【００２４】
添付の図面は、本発明の更なる理解を提供するために用意されていて、この明細書に組み込まれ、かつこの明細書の一部を構成している。図面は、本発明の実施形態を図示していて、明細書の記載と共に、本発明の原理を説明するのに役立つ。
【発明を実施するための最良の形態】
【００２５】
図１に示したように、電源４０は、単に、従来のハーフブリッジＤ級増幅器１０に定電圧ＶＤＤを供給することができるだけであり、従って、Ｄ級増幅器１０は、２レベルのＰＷＭ信号ＰＷＭ１を出力することができるだけである。また、同様に、図３に示したように、電源４０は、単に、従来のフルブリッジＤ級増幅器１１に定電圧ＶＤＤを供給することができるだけであり、従って、Ｄ級増幅器１１は、３レベル以下のＰＷＭ信号ＰＷＭ３を供給することができるだけである。
【００２６】
前述を考慮して、本発明の実施形態で述べるＤ級増幅器は、Ｄ級増幅器への電源から供給される電圧を制御するために、入力信号の振幅を分析する。それ故、Ｄ級増幅器の出力信号は、出力信号の分解能を上げるために、多数のレベル変化を有することが可能になっている。ハーフブリッジＤ級増幅器を例に挙げ、以下の通りに本発明を詳述する。
【００２７】
第１実施形態
図５は、本発明の第１実施形態によるハーフブリッジＤ級増幅器を示している概略図である。図５を参照すると、Ｄ級増幅器１２は、制御論理回路２２と出力モジュール３２とを備えている。制御論理回路２２は、電源４２に接続されている。出力モジュール３２は、制御論理回路２２および電源４２に接続されている。制御論理回路２２は、電圧変更信号Ｓｖを生成するために、入力信号Ｓｉｎ＋の振幅を分析する。ここで、入力信号Ｓｉｎ＋は、例えば、音声信号である。また、制御論理回路２２は、スイッチ１０５および１０６がオンされるかどうかを決定するために、入力信号Ｓｉｎ＋に基づいて制御信号Ｓｃ５およびＳｃ６を生成することができる。本実施形態において、スイッチ１０５および１０６は、例えば、トランジスタである。
【００２８】
上記に基づいて、電源４２は、電圧変更信号Ｓｖに基づいて様々な電圧を供給する。具体的には、本実施形態の電源４２は、電圧ＶＤＤまたは電圧１／２ ＶＤＤを供給する。出力モジュール３２は、制御信号Ｓｃ５及びＳｃ６並びに電源４２から供給される電圧に基づいて、出力信号を生成することができる。本実施形態において、出力信号は、例えば、ＰＷＭ信号ＰＷＭ４である。
【００２９】
出力モジュール３２が切り換え動作を行う時に、高周波帯域ノイズが発生し得る。しかし、ＰＷＭ信号ＰＷＭ４の高周波帯域ノイズは、ＰＷＭ信号ＰＷＭ４がフィルタ回路７０のローパスフィルタ５０によって処理された後に、フィルタリングされて除去され得る。その後に、ＤＣフィルタキャパシタ６０が、ＰＷＭ信号ＰＷＭ４のＤＣノイズをフィルタリングして除去するために採用されていて、これにより負荷８０が駆動される。本実施形態においては、負荷８０は、例えばスピーカ（または増幅器）であるが、これに限定されるわけではない。他の実施形態によれば、負荷８０は、イヤホンまたはその他の音声信号出力装置であってもよい。制御論理回路２２に関する更なる説明を以下で行う。
【００３０】
図６は、本発明の第１実施形態による制御論理回路を示している概略図である。図５および図６を参照すると、制御論理回路２２は、振幅検出器２１０、波形発生器２２０、コンパレータ２３０、および非重複ユニット２４０を備えている。振幅検出器２１０は、入力信号Ｓｉｎ＋の振幅を分析する。振幅検出器２１０に接続された波形発生器２２０は、入力信号Ｓｉｎ＋の振幅に基づいて、様々な基準波形を出力する。例えば、本実施形態における基準波形は、三角波形１４０または１４１である。振幅検出器２１０および波形発生器２２０に接続されたコンパレータ２３０は、入力信号Ｓｉｎ＋を、波形発生器２２０によって生成された基準波形と比較することによって、比較信号Ｃｐ１を出力する。コンパレータ２３０に接続された非重複ユニット２４０は、比較信号Ｃｐ１に基づいて制御信号Ｓｃ５およびＳｃ６を生成して、スイッチ１０５および１０６がオンされるか又はオフされるかを決定し、これによりＰＷＭ信号ＰＷＭ４を生成する。
【００３１】
図７は、図５に示したＤ級増幅器によって生成されるＰＷＭ信号の波形を示している概略図である。図８は、本発明の第１実施形態によるマルチレベル入力信号を生成する方法を示しているフローチャートである。図５〜８を合わせて参照すると、ステップＳ８０１において、振幅検出器２１０は、電圧変更信号Ｓｖを生成するために、入力信号Ｓｉｎ＋の振幅を分析する。次に、ステップＳ８０２およびＳ８０３が実行される。まずステップＳ８０２について説明する。ステップＳ８０２において、複数の制御信号が、入力信号Ｓｉｎ＋に基づいて生成される。本実施形態によれば、ステップＳ８０２は、例として、ステップＳ９０１〜Ｓ９０３をとるものとして説明される。ここで、ステップＳ９０１〜Ｓ９０３について詳細に説明する。
【００３２】
ステップＳ９０１において、波形発生器２２０は、入力信号Ｓｉｎ＋の振幅に基づいて、様々な基準波形を出力する。詳細には、入力信号Ｓｉｎ＋の振幅に関する情報は、電圧変更信号Ｓｖに含まれている。それ故、電圧変更信号Ｓｖに従って、様々な基準波形が波形発生器２２０から出力される。図７に示すように、本実施形態においては、２つの閾値１５１および１５２が設定されている。入力信号Ｓｉｎ＋の振幅が閾値１５１と１５２の間で変化すると、波形発生器２２０は、コンパレータ２３０に三角波形１４１を供給する。これに対して、入力信号Ｓｉｎ＋の振幅が、閾値１５１と１５２の間の範囲から外れると、波形発生器２２０は、コンパレータ２３０に三角波形１４０を供給する。
【００３３】
次に、ステップＳ９０２において、コンパレータ２３０は、入力信号Ｓｉｎ＋を、波形発生器２２０から供給される基準波形と比較して、非重複ユニット２４０に比較信号Ｃｐ１を供給する。その後、ステップＳ９０３において、非重複ユニット２４０は、スイッチ１０５および１０６がオンされるか又はオフされるかを決定するために、比較信号Ｃｐ１に基づいて制御信号Ｓｃ５およびＳｃ６を生成する。従って、スイッチ１０５および１０６が同時にオンされることは、起こりそうにないので、回路が損傷を受けることが防止され、かつ電力消費が低減される。
【００３４】
具体的には、入力信号Ｓｉｎ＋の振幅が基準波形の振幅より大きいとき、高い電圧レベルに設定された比較信号Ｃｐ１が、コンパレータ２３０から出力される。ここで、スイッチ１０５は、制御信号Ｓｃ５に応じてオンされることが決定される一方で、スイッチ１０６は、制御信号Ｓｃ６に応じてオフされることが決定される。反対に、入力信号Ｓｉｎ＋の振幅が基準波形の振幅より小さいとき、低い電圧レベルに設定された比較信号Ｃｐ１が、コンパレータ２３０から出力される。ここで、スイッチ１０５は、制御信号Ｓｃ５に応じてオフされることが決定される一方で、スイッチ１０６は、制御信号Ｓｃ６に応じてオンされることが決定される。
【００３５】
他方、ステップＳ８０３において、電源４２は、さらに、ステップＳ８０１を実行することによって得られた電圧変更信号Ｓｖに基づいて、出力モジュール３２に様々な電圧を供給することができる。詳細には、入力信号Ｓｉｎ＋の振幅が閾値１５１と１５２の間で変化するとき、電源４２は、出力モジュール３２に電圧１／２ ＶＤＤを供給する。反対に、入力信号Ｓｉｎ＋の振幅が閾値１５１と１５２の間の範囲から外れると、電源４２は、出力モジュール３２に電圧ＶＤＤを供給する。このように、出力モジュール３２は、制御信号Ｓｃ５及びＳｃ６並びに電源４２から供給される電圧に基づいて、マルチレベルＰＷＭ信号ＰＷＭ４を生成することができる（ステップＳ８０４）。
【００３６】
図１に示した従来のＤ級増幅器１０と比較すると、本実施形態による図５に示したＤ級増幅器１２は、３レベルのＰＷＭ信号ＰＷＭ４を生成することができる。しかし、図１に示した従来のＤ級増幅器１０は、単に、２レベルのＰＷＭ信号ＰＷＭ１を出力することができるだけである。さらに、ステップＳ９０１において、入力信号Ｓｉｎ＋の振幅が減少するとき、基準波形の振幅を共時的に減らすことが望まれる。なぜなら、ノイズフロアも効果的な方法で低下させられるからである。加えて、時間軸上でのＰＷＭ信号ＰＷＭ４の分解能は維持され得る。本実施形態のＰＷＭ信号ＰＷＭ４の分解能は、従来のＰＷＭ信号ＰＷＭ１の分解能より大きいので、本実施形態のＤ級増幅器１２のＳＮＲは、従来のＤ級増幅器１０のＳＮＲより高い。
【００３７】
Ｄ級増幅器およびマルチレベル出力信号を生成する方法が、上記の実施形態の中で広く述べられたが、関連する技術に熟練した人々であれば、様々な製造業者が、特徴的なＤ級増幅器を設計すること、およびマルチレベル出力信号を生成する様々な方法を用いることを目指すことに気づくはずであることに注意すべきである。それ故、本発明の適用は、上記で提示した実施形態に限られるものではない。すなわち、出力モジュールに供給される電圧が、本発明による入力信号の振幅を分析することによって決定される限り、本発明の範囲または精神を逸脱していない。技術に熟練した人々が、本発明を認識して実施することを可能にするために、いくつかの他の実施形態が、更に以下で述べられる。
【００３８】
図５および図７を参照すると、第１実施形態において、２つの閾値１５１および１５２のみが図７の中で定められているが、技術に熟練した人々であれば、様々な閾値を特定することによって、様々な振幅の範囲を定めることができる。そして、電源４２は、入力信号Ｓｉｎ＋の振幅が入っている振幅の範囲に基づいて、出力モジュール３２に、対応する電圧を供給する。これにより、ＰＷＭ信号ＰＷＭ４には、より多くのレベルが設けられ得る。
【００３９】
さらに、第１実施形態によれば、電源４２は、二者択一的に、電圧ＶＤＤおよび電圧１／２ ＶＤＤを供給するが、本発明がこれに限定されるわけではない。例えば、入力信号Ｓｉｎ＋の振幅が第１の範囲に入るとき、電源４２は、出力モジュール３２に第１の電圧、例えば電圧ＶＤＤを供給する。入力信号Ｓｉｎ＋の振幅が第２の範囲に入るとき、電源４２は、出力モジュール３２に第２の電圧、例えば電圧１／３ ＶＤＤを供給する。入力信号Ｓｉｎ＋の振幅が第３の範囲に入るとき、電源４２は、出力モジュール３２に第３の電圧、例えば電圧２／３ ＶＤＤを供給する。上記から導かれるように、技術に熟練した人々であれば、実際の要求に基づいて、電源４２から供給される電圧を変更することができる。
【００４０】
図５を参照すると、フィルタ回路７０は、第１実施形態によるＤ級増幅器１２の外側に配置されているが、関連する技術に熟練した人々であれば、回路全体のサイズを縮小するために、Ｄ級増幅器１２の中にフィルタ回路７０を更に組み込むことができる。いくつかの実施形態が、参考のために、以下に更に提供される。
【００４１】
第２実施形態
図５に示した出力モジュール３２は、接地端子ＧＮＤと電源４２から供給される電圧との間に接続されているが、関連する技術に熟練した人々であれば、出力モジュール３２のそれぞれの端を電源４２に接続することもできる。すなわち、電源４２は、出力モジュール３２のそれぞれの端における電圧を制御する。図９は、本発明の第２実施形態によるハーフブリッジＤ級増幅器を示している概略図である。図５および図９を参照すると、第２実施形態は、第１実施形態と類似している。図５の中で用いられる同一の参照番号は、第１実施形態の中で述べた同一または類似の構成要素を示しており、従って更なる詳述は、ここでは省略する。
【００４２】
電源４２は、電圧変更信号Ｓｖに基づいて、出力モジュール３２の第１端に様々な電圧、例えば電圧ＶＤＤまたは電圧１／２ ＶＤＤを印加することができることに注意されたい。さらに、電源４２は、電圧変更信号Ｓｖに基づいて、出力モジュール３２の第２端に他の電圧、例えば電圧−ＶＤＤまたは電圧−１／２ ＶＤＤを印加することもできる。これにより、ＰＷＭ信号ＰＷＭ４の電圧レベルがフレキシブルな方法で変更されるだけではなく、図５に示したＤＣフィルタキャパシタ６０が、回路に費やされるコストを減らすために省略される。
【００４３】
第３実施形態
図１０は、本発明の第３実施形態によるフルブリッジＤ級増幅器を示している概略図である。図１１は、本発明の第３実施形態による制御論理回路を示している概略図である。図１２は、図１０に示したＤ級増幅器によって生成されるＰＷＭ信号の波形を示している概略図である。第３実施形態は、第１実施形態に似ている。図１０〜１２の中で用いられる同一の参照番号は、上述した他の図面の中に示されている同一または類似の構成要素を示しており、従って更なる詳述は、ここでは省略する。フルブリッジＤ級増幅器１３の制御論理回路２３は、振幅検出器２１０、波形発生器２２０、コンパレータ２３０及び２３１、非重複ユニット２４０及び２４１、並びにインバータ２５０を備えていることに注意されたい。加えて、Ｄ級増幅器１３の出力モジュール３３は、スイッチ１０５〜１０８を有している。
【００４４】
Ｄ級増幅器１３は、第１実施形態に示した方法でＰＷＭ信号ＰＷＭ４を生成することができるだけではなく、制御論理回路２３並びにスイッチ１０７及び１０８を用いて、他のＰＷＭ信号ＰＷＭ５を生成することもできる。このことを以下で詳述する。
【００４５】
まず、入力信号Ｓｉｎ＋の１８０度位相シフトがインバータ２５０によって実行され、これにより入力信号Ｓｉｎ−を生成する。次に、入力信号Ｓｉｎ−は、波形発生器２２０によって生成される三角波形１４０または１４１と比較され、これにより比較信号Ｃｐ２を得る。その後、非重複ユニット２４１が、比較信号Ｃｐ２に基づいて、制御信号Ｓｃ７およびＳｃ８を生成して、スイッチ１０７および１０８がオンされるか又はオフされるかを決定し、これによりＰＷＭ信号ＰＷＭ５を生成する。
【００４６】
電源４２は、入力信号Ｓｉｎ＋の様々な振幅に応じて、出力モジュール３３に様々な電圧を印加することに注意されたい。従って、本実施形態のＰＷＭ信号ＰＷＭ５は、３つのレベル、すなわち電圧ＶＤＤ、電圧１／２ ＶＤＤ、および接地電圧ＧＮＤを有している。
【００４７】
ＰＷＭ信号ＰＷＭ４およびＰＷＭ５は、それぞれ負荷８０の２つの端に接続されているので、負荷８０が受信する信号は、ＰＷＭ信号ＰＷＭ４とＰＷＭ５を減算することによって算出されるＰＷＭ信号ＰＷＭ６とみなされる。これにより、Ｄ級増幅器１３によって生成されるＰＷＭ信号ＰＷＭ６は、５つのレベル、すなわち電圧ＶＤＤ、＋１／２ ＶＤＤ、０、−１／２ ＶＤＤ、および−ＶＤＤを有している。しかし、従来のフルブリッジＤ級増幅器１１によって生成されるＰＷＭ信号ＰＷＭ３は、単に、３つのレベル、すなわち電圧＋ＶＤＤ、０、および−ＶＤＤを有しているだけである。その結果、本実施形態のＤ級増幅器１３のＳＮＲは、図３に示した従来のＤ級増幅器１１のＳＮＲより高い。
【００４８】
要約すれば、本発明によって提案されたＤ級増幅器において、入力信号の振幅が分析され、これによりＤ級増幅器に電源から供給される電圧を制御する。それ故、Ｄ級増幅器の出力信号は様々なレベルを有していて、これによりＤ級増幅器のＳＮＲを上げることができる。さらに、実施形態の中で説明した本発明は、少なくとも以下の効果を有している。
１．電源は、入力信号の振幅に基づいて、出力回路のそれぞれの端が受け取る電圧を決定することができる。従って、出力信号のレベルがフレキシブルな方法で調節されるだけではなく、ＤＣフィルタキャパシタを製造するコスト障壁も解消される。
２．波形発生器は、入力信号の振幅に応じて、基準波形の振幅を同時に調節することができる。これにより、ノイズフロアを著しく低減させることができ、かつ時間軸上でのＰＷＭ信号の分解能は維持される。
３．切り換え動作の間に発生する高周波帯域ノイズは、ローパスフィルタを用いて除去することができる。
４．ＤＣフィルタキャパシタの使用は、ＤＣノイズの除去に貢献する。
５．フィルタ回路をＤ級増幅器の中に組み込むことは、回路のサイズの更なる縮小に寄与する。
【００４９】
様々な修正および変更が、本発明の範囲または精神から逸脱することなく、本発明の構成に対してなされ得ることは、当業者にとって明らかである。前述からみて、本発明の修正および変更が、添付の請求項およびそれらの等価物の範囲内に入るのであれば、本発明は、それらを含むことが意図されている。
【図面の簡単な説明】
【００５０】
【図１】従来のハーフブリッジＤ級増幅器を示している概略図である。
【図２】図１に示したＤ級増幅器によって生成されるＰＷＭ信号の波形を示している概略図である。
【図３】従来のフルブリッジＤ級増幅器を示している概略図である。
【図４】図３に示したＤ級増幅器によって生成されるＰＷＭ信号の波形を示している概略図である。
【図５】本発明の第１実施形態によるハーフブリッジＤ級増幅器を示している概略図である。
【図６】本発明の第１実施形態による制御論理回路を示している概略図である。
【図７】図５に示したＤ級増幅器によって生成されるＰＷＭ信号の波形を示している概略図である。
【図８】本発明の第１実施形態によるマルチレベル出力信号を生成する方法を示しているフローチャートである。
【図９】本発明の第２実施形態によるハーフブリッジＤ級増幅器を示している概略図である。
【図１０】本発明の第３実施形態によるフルブリッジＤ級増幅器を示している概略図である。
【図１１】本発明の第３実施形態による制御論理回路を示している概略図である。
【図１２】図１０に示したＤ級増幅器によって生成されるＰＷＭ信号の波形を示している概略図である。
【符号の説明】
【００５１】
１２  Ｄ級増幅器
２２  制御論理回路
３２  出力モジュール
４２  電源
５０  ローパスフィルタ
６０  ＤＣフィルタキャパシタ
７０  フィルタ回路
８０  負荷
１０５，１０６  スイッチ（トランジスタ）
【図１】
2009141935.tif 000003
【図２】
2009141935.tif 000004
【図３】
2009141935.tif 000005
【図４】
2009141935.tif 000006
【図５】
2009141935.tif 000007
【図６】
2009141935.tif 000008
【図７】
2009141935.tif 000009
【図８】
2009141935.tif 000010
【図９】
2009141935.tif 000011
【図１０】
2009141935.tif 000012
【図１１】
2009141935.tif 000013
【図１２】
2009141935.tif 000014