(57)【要約】【課題】信号送信部の送信タイミングおよび信号受信部の受信タイミングを正確に設定することができる。【解決手段】被試験デバイスを試験する試験装置であって、指定された送信タイミングにおいて被試験デバイスに対して信号を送信し取得する試験モジュールと、信号送信部および信号受信部と被試験デバイスの端子との間を電気的に接続する伝送線路伝送線路を介さずに、信号受信部が信号送信部の送信信号を取得する基本の送信タイミングおよび受信タイミングに対し、送信タイミングおよび受信タイミングを逆方向に略同量ずつ移動させて、伝送線路の他端において反射された送信信号を信号受信部が取得するように調整する調整部と、基本の送信タイミングおよび調整後の送信タイミングの差、並びに、基本の受信タイミングおよび調整後の受信タイミングの差の少なくとも一方に基づき、伝送線路の伝送遅延を決定する決定部とを備える。【選択図】図１
2009250803.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
指定された送信タイミングにおいて前記被試験デバイスに対して信号を送信する信号送信部、および、指定された受信タイミングにおいて前記被試験デバイスからの信号を取得する信号受信部を有する試験モジュールと、
前記試験モジュールと前記被試験デバイスの間に設けられ、前記信号送信部および前記信号受信部と前記被試験デバイスの端子との間を電気的に接続する伝送線路を有する接続ユニットと、
前記信号受信部が前記伝送線路を介さずに前記信号送信部の送信信号を取得する基本の前記送信タイミングおよび前記受信タイミングに対し、前記送信タイミングおよび前記受信タイミングを逆方向に略同量ずつ移動させて、前記伝送線路の他端において反射された前記送信信号を前記信号受信部が取得するように調整する調整部と、
基本の前記送信タイミングおよび調整後の前記送信タイミングの差、並びに、基本の前記受信タイミングおよび調整後の前記受信タイミングの差の少なくとも一方に基づき、前記伝送線路の伝送遅延を決定する決定部と、
を備える試験装置。
【請求項２】
前記決定部は、調整後の前記送信タイミングおよび前記受信タイミングを基準の前記送信タイミングおよび前記受信タイミングとして前記信号送信部および前記信号受信部に設定し、
前記信号送信部および前記信号受信部は、基準の前記送信タイミングおよび前記受信タイミングに試験中において指定される各オフセット遅延量を加えたタイミングで、信号を送信および取得する請求項１に記載の試験装置。
【請求項３】
前記接続ユニットが交換されたことに応じて、前記調整部は、交換前における基準の前記送信タイミングおよび前記受信タイミングに対し、前記送信タイミングおよび前記受信タイミングを逆方向に略同量ずつ移動させて、交換後の前記伝送線路の他端において反射された前記送信信号を前記信号受信部が取得するように調整する請求項２に記載の試験装置。
【請求項４】
前記調整部は、
基本の前記送信タイミングおよび前記受信タイミングに対して第１のずれ量分ずらした場合において反射された前記送信信号が前記信号受信部に到達する到達タイミングより前記受信タイミングが前となり、第２のずれ量分ずらした場合において前記受信タイミングが前記到達タイミングより後となったことに応じて、前記第１のずれ量および前記第２のずれ量の間の第３のずれ量分ずらして前記受信タイミングと前記到達タイミングとの前後を判定することにより、前記受信タイミングと前記到達タイミングが一致するずれ量を前記第１のずれ量および前記第３のずれ量の間または前記第３のずれ量および前記第２のずれ量の間に絞り込み、
前記接続ユニットが交換された場合において、新たに前記接続ユニットが取り付けられた場合における前記第１のずれ量および前記第２のずれ量の初期値と比較して、差がより小さい前記第１のずれ量および前記第２のずれ量を初期値として用いる
請求項３に記載の試験装置。
【請求項５】
前記調整部は、
基本の前記送信タイミングおよび前記受信タイミングに対して前記第１のずれ量分および前記第２のずれ量分ずらした場合においていずれも前記受信タイミングが前記到達タイミングより前となった場合に、前記第１のずれ量および前記第２のずれ量より大きい第４のずれ量分ずらして、前記受信タイミングと前記到達タイミングとの前後を判定する
請求項４に記載の試験装置。
【請求項６】
温度を測定する温度測定部を更に備え、
前記調整部は、温度が予め定められた基準範囲を外れたことに応じて、前記伝送線路の他端において反射された前記送信信号を前記信号受信部が取得するように前記送信タイミングおよび前記受信タイミングを再調整する
請求項２に記載の試験装置。
【請求項７】
前記信号受信部が前記伝送線路を介さずに前記送信信号を取得するように前記送信タイミングおよび前記受信タイミングの少なくとも一方を調整して、基本の前記送信タイミングおよび前記受信タイミングを設定する基本設定部を更に備える請求項１に記載の試験装置。
【請求項８】
伝送線路の一端に接続され、指定された送信タイミングにおいて前記伝送線路に対して信号を送信する信号送信部と、
前記伝送線路の前記一端に接続され、指定された受信タイミングにおいて前記伝送線路からの信号を取得する信号受信部と、
前記信号受信部が前記伝送線路を介さずに前記信号送信部の送信信号を取得する基本の前記送信タイミングおよび前記受信タイミングに対し、前記送信タイミングおよび前記受信タイミングを逆方向に略同量ずつ移動させて、前記伝送線路の他端において反射された前記送信信号を前記信号受信部が取得するように調整する調整部と、
基本の前記送信タイミングおよび調整後の前記送信タイミングの差、並びに、基本の前記受信タイミングおよび調整後の前記受信タイミングの差の少なくとも一方に基づき、前記伝送線路の伝送遅延を決定する決定部と、
を備える測定装置。
【請求項９】
前記信号受信部が前記伝送線路を介さずに前記送信信号を取得するように前記送信タイミングおよび前記受信タイミングの少なくとも一方を調整して、基本の前記送信タイミングおよび前記受信タイミングを設定する基本設定部を更に備える請求項８に記載の測定装置。
【請求項１０】
コンピュータを、被試験デバイスを試験する試験装置として機能させるプログラムであって、
前記コンピュータを、
指定された送信タイミングにおいて前記被試験デバイスに対して信号を送信する信号送信部、および、指定された受信タイミングにおいて前記被試験デバイスからの信号を取得する信号受信部を有する試験モジュールと、
前記試験モジュールと前記被試験デバイスの間に設けられ、前記信号送信部および前記信号受信部と前記被試験デバイスの端子との間を電気的に接続する伝送線路を有する接続ユニットと、
前記信号受信部が前記伝送線路を介さずに前記信号送信部の送信信号を取得する基本の前記送信タイミングおよび前記受信タイミングに対し、前記送信タイミングおよび前記受信タイミングを逆方向に略同量ずつ移動させて、前記伝送線路の他端において反射された前記送信信号を前記信号受信部が取得するように調整する調整部と、
基本の前記送信タイミングおよび調整後の前記送信タイミングの差、並びに、基本の前記受信タイミングおよび調整後の前記受信タイミングの差の少なくとも一方に基づき、前記伝送線路の伝送遅延を決定する決定部と、
して機能させるプログラム。
【請求項１１】
コンピュータを、指定された送信タイミングにおいて伝送線路に対して信号を送信する信号送信部と、
前記伝送線路の一端に接続され、指定された受信タイミングにおいて前記伝送線路からの信号を取得する信号受信部と、
前記信号受信部が前記伝送線路を介さずに前記信号送信部の送信信号を取得する基本の前記送信タイミングおよび前記受信タイミングに対し、前記送信タイミングおよび前記受信タイミングを逆方向に略同量ずつ移動させて、前記伝送線路の他端において反射された前記送信信号を前記信号受信部が取得するように調整する調整部と、
基本の前記送信タイミングおよび調整後の前記送信タイミングの差、並びに、基本の前記受信タイミングおよび調整後の前記受信タイミングの差の少なくとも一方に基づき、前記伝送線路の伝送遅延を決定する決定部と、
して機能させるプログラム。
【請求項１２】
被試験デバイスを試験する試験方法であって、
指定された送信タイミングにおいて前記被試験デバイスに対して信号送信部により信号を送信する信号送信段階と、
指定された受信タイミングにおいて前記被試験デバイスからの信号を信号受信部により取得する信号受信部段階と、
前記信号送信部および前記信号受信部と前記被試験デバイスの端子との間を電気的に接続する伝送線路を介さずに前記信号送信部の送信信号を前記信号受信部が取得する基本の前記送信タイミングおよび前記受信タイミングに対し、前記送信タイミングおよび前記受信タイミングを逆方向に略同量ずつ移動させて、前記伝送線路の他端において反射された前記送信信号を前記信号受信部が取得するように調整する調整段階と、
基本の前記送信タイミングおよび調整後の前記送信タイミングの差、並びに、基本の前記受信タイミングおよび調整後の前記受信タイミングの差の少なくとも一方に基づき、前記伝送線路の伝送遅延を決定する決定段階と、
を備える試験方法。
【請求項１３】
前記調整段階において、
基本の前記送信タイミングおよび前記受信タイミングに対して第１のずれ量分ずらした場合において反射された前記送信信号が前記信号受信部に到達する到達タイミングより前記受信タイミングが前となり、第２のずれ量分ずらした場合において前記受信タイミングが前記到達タイミングより後となったことに応じて、前記第１のずれ量および前記第２のずれ量の間の第３のずれ量分ずらして前記受信タイミングと前記到達タイミングとの前後を判定することにより、前記受信タイミングと前記到達タイミングが一致するずれ量を前記第１のずれ量および前記第３のずれ量の間または前記第３のずれ量および前記第２のずれ量の間に絞り込み、
基本の前記送信タイミングおよび前記受信タイミングに対して前記第１のずれ量分および前記第２のずれ量分ずらした場合においていずれも前記受信タイミングが前記到達タイミングより前となった場合に、前記第１のずれ量および前記第２のずれ量より大きい第４のずれ量分ずらして、前記受信タイミングと前記到達タイミングとの前後を判定し、
前記伝送線路を有する接続ユニットが交換された場合において、新たに前記接続ユニットが取り付けられた場合における前記第１のずれ量および前記第２のずれ量の初期値と比較して、差がより小さい前記第１のずれ量および前記第２のずれ量を初期値として用いる
請求項１２に記載の試験方法。
【請求項１４】
測定方法であって、
伝送線路の一端に接続される信号送信部から、指定された送信タイミングにおいて前記伝送線路に対して信号を送信する信号送信段階と、
前記伝送線路の前記一端に接続される信号受信部から、指定された受信タイミングにおいて前記伝送線路からの信号を取得する信号受信段階と、
前記信号受信部が前記伝送線路を介さずに前記信号送信部の送信信号を取得する基本の前記送信タイミングおよび前記受信タイミングに対し、前記送信タイミングおよび前記受信タイミングを逆方向に略同量ずつ移動させて、前記伝送線路の他端において反射された前記送信信号を前記信号受信部が取得するように調整する調整段階と、
基本の前記送信タイミングおよび調整後の前記送信タイミングの差、並びに、基本の前記受信タイミングおよび調整後の前記受信タイミングの差の少なくとも一方に基づき、前記伝送線路の伝送遅延を決定する決定段階と、
を備える測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、測定装置、プログラム、試験方法、および測定方法に関する。特に本発明は、ＩＣ、ＬＳＩ等の被試験デバイスを試験する試験装置、測定装置、プログラム、試験方法、および測定方法に関する。
【背景技術】
【０００２】
被試験デバイスへ供給する試験信号を出力するドライバ、および、被試験デバイスからの応答信号を取り込むコンパレータを備える半導体試験装置において、当該ドライバおよびコンパレータと被試験デバイスとを接続する伝送線路の線路長に起因する試験信号の伝播遅延時間を測定し、当該ドライバからの試験信号の出力タイミング、および、当該コンパレータにおける応答信号の検出タイミングを校正する方法が知られている（例えば、特許文献１参照。）。
【０００３】
下記特許文献１に記載の方法では、ドライバから出力したタイミング校正用の信号が伝送線路の線路端で反射されてコンパレータで検出されるまでの時間に基づいて伝送線路の往復の伝播遅延時間を測定している。そして、測定された往復の伝播遅延時間から片道の伝播遅延時間を求めて、ドライバの出力タイミングおよびコンパレータの検出タイミングを校正している。
【特許文献１】特開２０００−９８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の方法では、往復の伝播遅延時間を測定した後にドライバの出力タイミングおよびコンパレータの検出タイミングを変更するので、タイミング変更のときに誤差が生じる可能性があった。また、往復の伝播遅延時間の測定結果に誤差が含まれていた場合に、当該往復の伝播遅延時間から求めた片道の伝播遅延時間にも誤差が生じる可能性があった。また、往復の伝播遅延時間を測定してから、さらに片道の伝播遅延時間を求めるので、校正作業が複雑であった。
【０００５】
そこで本発明は、上記の課題を解決することのできる試験装置、測定装置、プログラム、試験方法、および測定方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
本発明の第１の形態によれば、被試験デバイスを試験する試験装置であって、指定された送信タイミングにおいて被試験デバイスに対して信号を送信する信号送信部、および、指定された受信タイミングにおいて被試験デバイスからの信号を取得する信号受信部を有する試験モジュールと、試験モジュールと被試験デバイスの間に設けられ、信号送信部および信号受信部と被試験デバイスの端子との間を電気的に接続する伝送線路を有する接続ユニットと、信号受信部が伝送線路を介さずに信号送信部の送信信号を取得する基本の送信タイミングおよび受信タイミングに対し、送信タイミングおよび受信タイミングを逆方向に略同量ずつ移動させて、伝送線路の他端において反射された送信信号を信号受信部が取得するように調整する調整部と、基本の送信タイミングおよび調整後の送信タイミングの差、並びに、基本の受信タイミングおよび調整後の受信タイミングの差の少なくとも一方に基づき、伝送線路の伝送遅延を決定する決定部とを備える試験装置と、当該試験装置に関する測定装置、プログラム、試験方法、および測定方法が提供される。
【０００７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０は、被試験デバイス６００を試験する装置であって、試験モジュール１００と、基本設定部２００と、調整部３００と、決定部４００と、接続ユニット５００と、を備える。
【００１０】
試験モジュール１００は、指定された送信タイミングにおいて被試験デバイス６００に対して試験信号を送信する信号送信部１１０、指定された受信タイミングにおいて被試験デバイス６００からの応答信号を検出して取得する信号受信部１２０、および、送受信端子１５０を有する。また、接続ユニット５００は、試験モジュール１００と被試験デバイス６００の間に設けられ、伝送線路５１０を有する。なお、接続ユニット５００は、被試験デバイス６００の種類に応じて異なってよい。
【００１１】
この試験装置１０は、被試験デバイス６００を試験する試験動作に先立って校正（基本タイミング校正、線路長タイミング校正）を行うことにより信号送信部１１０における信号の送信タイミングおよび信号受信部１２０における信号の受信タイミングを調整する。これにより、試験動作時に、信号送信部１１０が出力する試験信号を被試験デバイス６００に対して適切なタイミングで与え、被試験デバイス６００が出力する応答信号を伝送線路５１０の伝播遅延時間を考慮した適切な受信タイミングで信号受信部１２０にて受信することができる。
【００１２】
伝送線路５１０は、試験動作においてドライバ１１２からの試験信号および被試験デバイス６００からの応答信号が伝送される伝送線路である。この伝送線路５１０は、線路長タイミング校正では、被試験デバイス６００側の端部が開放される。
【００１３】
信号送信部１１０は、信号生成部１１１およびドライバ１１２を含む。信号受信部１２０は、コンパレータ１２１および判定部１２２を含む。送受信端子１５０は、試験モジュール１００を外部と接続する端子であり、ドライバ１１２の送信端およびコンパレータ１２１の受信端と電気的に接続する。
【００１４】
例えば線路長タイミング校正時および試験動作時には、接続ユニット５００における伝送線路５１０が送受信端子１５０に接続される。なお、送受信端子１５０は、試験モジュール１００上において、ドライバ１１２の送信端とコンパレータ１２１の受信端との中間の位置に設けられてよい。
【００１５】
信号生成部１１１は、校正時にはタイミング校正用の信号を生成し、試験動作時には被試験デバイス６００に与えるべき試験信号を生成する。信号生成部１１１は、パターン発生器と、タイミング発生器と、波形成形器と、遅延回路とを有してよい。パターン発生器は、例えば、タイミング校正用の信号および試験信号の各信号の元となるパターンデータ、各信号の波形モードを指定する波形モード信号、試験動作時において良否判定に使用される期待値パターン、およびその他の信号を発生する。
【００１６】
タイミング発生器は、タイミング校正用の信号および試験信号における波形の前縁及び後縁のタイミングを規定するタイミング信号を発生する。タイミング発生器は、例えば、発生する各信号の立ち上がりエッジまたは立ち下がりエッジを規定するタイミング信号を発生し、また、コンパレータ１２１でタイミング判定をするストローブ信号を発生する。
【００１７】
波形成形器は、パターン発生器から出力されるパターンデータを受け取り、当該パターン発生器からの波形モード信号、およびタイミング発生器からのタイミング信号に基づいて、所定の波形に成形する。遅延回路は、タイミング発生器から波形成形器に送られるタイミング信号に所定の遅延量を与える。遅延回路が与える遅延量のベースとなる値は、基本設定部２００および調整部３００により設定されてよい。なお、信号生成部１１１は、基本設定部２００により遅延量が設定される遅延回路と、調整部３００により遅延量が設定される遅延回路とを別個に有してもよい。
【００１８】
ドライバ１１２は、校正時にはタイミング校正用の信号を送信し、試験動作時には試験信号を送信する。ドライバ１１２は、例えば、入力電圧を所定レベルに増幅する増幅回路であってよく、波形成形器にて成形された信号を受け取り、当該信号を所定のハイレベル、およびローレベルの振幅を有するアナログ波形に変換して出力する。
【００１９】
コンパレータ１２１は、ドライバ１１２からのタイミング校正用の信号、および被試験デバイス６００からの応答信号を検出する。コンパレータ１２１は、例えばアナログコンパレータを有し、ドライバ１１２および被試験デバイス６００からの信号を受け取り、所定レベルの閾値電圧ＶＯＨ、ＶＯＬに基づいて、当該各信号のアナログ波形を論理信号に変換する。
【００２０】
判定部１２２は、コンパレータ１２１からの論理信号の論理値を所定のタイミングで取得し、被試験デバイス６００の良否を判定する。判定部１２２は、タイミングコンパレータと、遅延回路と、判定回路とを有してよい。タイミングコンパレータは、論理信号をコンパレータ１２１から受け取り、信号生成部１１１からのストローブ信号に基づくタイミング（ストローブタイミング）で論理値を取得して出力する。
【００２１】
遅延回路は、信号生成部１１１からのストローブ信号に所定量の遅延を与える。遅延回路が信号生成部１１１からのストローブ信号に与える遅延量のベースとなる値は、基本設定部２００および調整部３００により設定されてよい。また、判定部１２２は、基本設定部２００により遅延量が設定される遅延回路と、調整部３００により遅延量が設定される遅延回路とを別個に有してもよい。
【００２２】
判定回路は、タイミングコンパレータにおける論理値の取得結果に基づいて、被試験デバイス６００の良否を判定する。判定回路は、例えば、論理値の取得結果と信号生成部１１１からの期待値パターンとに基づいて、被試験デバイス６００の良否を判定してよい。
【００２３】
基本設定部２００は、ドライバ１１２およびコンパレータ１２１が接続ユニット５００の伝送線路５１０と電気的に切り離された状態でドライバ１１２の送信タイミングおよびコンパレータ１２１の受信タイミングの少なくとも一方を調整する。この動作を、「基本タイミング校正」と称する。
【００２４】
本例において、基本設定部２００は、信号生成部１１１の遅延回路が当該送信信号に与える遅延量、および、判定部１２２の遅延回路がストローブ信号に与える遅延量を調整することにより、送受信端子１５０に対するドライバ１１２からの送信タイミング、および、送受信端子１５０からのコンパレータ１２１の受信タイミングを一致させる。
【００２５】
例えば、基本設定部２００は、ドライバ１１２およびコンパレータ１２１に対して同一の送信タイミングおよび受信タイミングが指定された場合に、そのタイミングで送受信端子１５０において信号が入出力するようにドライバ１１２およびコンパレータ１２１の送受信タイミングを設定してよい。より具体的には、基本設定部２００は、ドライバ１１２が送信する信号が送受信端子１５０に到達するタイミングと、コンパレータ１２１が受信した信号が送受信端子１５０から入力されたタイミングとが同一となるように、送信タイミングおよび受信タイミングを設定してよい。
【００２６】
なお、以降の説明において、基本設定部２００により設定されたドライバ１１２の送信タイミングを「基本の送信タイミング」と称し、同校正において校正された信号受信部１２０の受信タイミングを「基本の受信タイミング」と称する。なお、本例において、基本の受信タイミングは、コンパレータ１２１からの論理信号の論理値を判定部１２２で取得するタイミング、すなわち上記ストローブタイミングであってよい。
【００２７】
調整部３００は、接続ユニット５００の伝送線路５１０の線路長に応じてドライバ１１２の送信タイミングおよびコンパレータ１２１の受信タイミングを調整する。この動作を、「線路長タイミング校正」と称する。
【００２８】
本例において、調整部３００は、ドライバ１１２からの送信信号が伝送線路５１０の他端において反射された反射信号を、コンパレータ１２１が適切なタイミングで取得するように、ドライバ１１２の送信タイミングおよびコンパレータ１２１の受信タイミングの少なくとも一方を調整する。
【００２９】
より具体的には、調整部３００は、信号生成部１１１の遅延回路がドライバ１１２からの送信信号に与える遅延量、および、判定部１２２の遅延回路が信号生成部１１１からのストローブ信号に与える遅延量を調整することにより、基本タイミング校正おいて設定された基本の送信タイミングおよび基本の受信タイミングを基準として送受信タイミングを移動させる。調整部３００は、基本の送信タイミングおよび基本の受信タイミングを互いに逆方向に略同量ずつ移動させることが好ましい。
【００３０】
決定部４００は、基本タイミング校正において設定された基本の送信タイミングと線路長タイミング校正において調整された送信タイミングとの差、および、基本タイミング校正において設定された基本の受信タイミングと線路長タイミング校正において調整された受信タイミングの差、の少なくとも一方に基づいて、伝送線路５１０の線路長に応じた伝送遅延を決定する。
【００３１】
なお、決定部４００は、線路長タイミング校正において調整した後の送信タイミングおよび受信タイミングを基準の送信タイミングおよび基準の受信タイミングとしてドライバ１１２およびコンパレータ１２１に設定してもよい。試験動作中には、信号生成部１１１は、基準の送信タイミングおよび受信タイミングに対する送信側および受信側のオフセット遅延量を指定することにより、個々の信号の送信タイミングおよび受信タイミングを設定してもよい。
【００３２】
本例において、決定部４００は、基本タイミング校正において基本設定部２００が信号生成部１１１の遅延回路に設定した遅延量および判定部１２２の遅延回路に設定した遅延量を基本設定部２００から取得する。また、決定部４００は、線路長タイミング校正において調整部３００により調整された上記の各遅延回路の遅延量を調整部３００から取得する。そして、決定部４００は、取得した各遅延量に基づいて、伝送線路５１０の線路長に応じた伝送遅延を決定する。
【００３３】
図２は、試験装置１０が被試験デバイス６００に対して信号を送受信するタイミングを校正する手順の一例を示すフローチャートを示す。試験装置１０は、基本タイミング校正および線路長タイミング校正の各校正時において、以下の各ステップを行うことにより、被試験デバイス６００に対して信号を送受信するタイミングを校正する。
【００３４】
先ず、試験装置１０は、基本タイミング校正を行うことにより、試験モジュール１００におけるドライバ１１２からの基本の送信タイミング、および、コンパレータ１２１における基本の受信タイミングを校正する（ステップＳ１００）。図３は、基本タイミング校正時における試験装置１０の構成を示す。本校正は、試験モジュール１００が接続ユニット５００と電気的に切り離され、試験モジュール１００の送受信端子１５０が開放された状態で行われる。
【００３５】
本校正では、例えば試験モジュール１００の各送受信端子１５０に校正用ドライバおよび校正用コンパレータを接続して基本の送信タイミングおよび受信タイミングを設定してよい。具体的には、基本設定部２００は、試験モジュール１００の送受信端子１５０に上記校正用ドライバおよび校正用コンパレータが接続された状態で、先ず、ドライバ１１２に校正用の信号を送信させる。そして、ドライバ１１２が送信した校正用の信号を校正用コンパレータで受信させる。次に、校正用ドライバに校正用の信号を送信させる。そして、校正用ドライバが送信した校正用の信号をコンパレータ１２１で受信させる。
【００３６】
そして、基本設定部２００は、各ドライバ１１２が送信する信号が校正用コンパレータに到達するタイミングをそろえ、校正用ドライバからそのタイミングで送信された信号が各コンパレータ１２１に到達するタイミングとを合わせる。
【００３７】
例えば、基本設定部２００は、信号生成部１１１の遅延回路がタイミング信号を遅延させる遅延量、および、判定部１２２の遅延回路がストローブ信号を遅延させる遅延量を、当該タイミング信号およびストローブ信号のタイミングが逆方向に同量ずつずれるように調整する。そして、基本設定部２００は、ドライバ１１２からの信号の論理値が、校正用コンパレータに接続された判定部においてストローブタイミングで誤りなく判定されるように信号生成部１１１の遅延回路の遅延量を設定する。
【００３８】
また、基本設定部２００は、校正用ドライバからの信号の論理値が、判定部１２２においてストローブタイミングで誤りなく判定されるように判定部１２２の遅延回路の遅延量を設定する。これにより、同一の送受信タイミングを指定した場合にドライバ１１２から信号が送信されてから送受信端子１５０に到達するタイミングで、送受信端子１５０から入力された信号が判定部１２２において判定されるように設定される。
【００３９】
このときのドライバ１１２が基本の送信タイミングで送信した信号が判定部１２２に到達するタイミングをＴＤ０とし、判定部１２２におけるストローブタイミングをＴＣ０とする。基本タイミング校正を終えた時点で、ＴＤ０とＴＣ０とは略同じタイミングである。
【００４０】
次に、試験装置１０は、線路長タイミング校正を行う。図４は、線路長タイミング校正時における試験装置１０の構成を示す。本校正は、ドライバ１１２およびコンパレータ１２１が伝送線路５１０の一端と電気的に接続され、さらに伝送線路５１０の他端が開放された状態で行われる。
【００４１】
図５は、線路長タイミング校正の各段階における、ドライバ１１２の送信タイミング、反射信号のコンパレータ１２１への到達タイミング、およびストローブタイミングの関係を示す。
【００４２】
本校正において、調整部３００は、信号生成部１１１の遅延回路に設定された遅延量を調整することにより、上記基本の送信タイミングを基準とした所定のずれ量だけずらしたタイミングでドライバ１１２に校正用の信号を送信させる。本例では、調整部３００は、基本の送信タイミングＴＤ０よりも所定の時間ΔＴ１だけ早める。これにより、ドライバ１１２からコンパレータ１２１へと直接伝送される信号は、ＴＤ０よりΔＴ１早いタイミングＴＤ１に判定部１２２へと到達し、伝送線路５１０の端部で反射された反射信号は、ＴＤ１から伝送線路５１０の往復の伝送時間分遅れたタイミングＴＲ１に判定部１２２へと到達することになる（ステップＳ１２０）。
【００４３】
なお、本校正において、ドライバ１１２は、基本タイミング校正におけるタイミング校正用の信号と略同じ波形を有するタイミング校正用の信号を送信してよい。本例では、ドライバ１１２は、タイミング校正用の信号として、送信タイミングにおいて電圧値がＶＬ（ロー）からＶＨ１（ハイ）へと立ち上がる信号を送信する。また、この場合、反射信号は、ドライバ１１２の送信タイミングから上記往復の伝送時間分遅れたタイミングで反射波が重畳され、電圧値がＶＨ１（ロー）からＶＨ２（ハイ）へと立ち上がる。
【００４４】
調整部３００は、更に、判定部１２２の遅延回路に設定された遅延量を調整することにより、ストローブタイミングが、上記基本の受信タイミングを基準とした所定のずれ量だけずらしたタイミングとする。本例では、調整部３００は、判定部１２２におけるストローブタイミングを、ＴＣ０よりも上記所定の時間と同じΔＴ１だけ遅らせたタイミングＴＣ１とする（ステップＳ１２５）。
【００４５】
なお、伝送線路５１０の片道の伝送遅延時間が予め概算される場合は、これらのタイミング調整において、ΔＴ１の大きさを当該概算時間近傍に設定してよい。また、上記伝送遅延時間が不明な場合は、ΔＴ１の大きさを予想される伝送遅延時間の範囲の上限よりも大きくしてよい。
【００４６】
次に、判定部１２２は、ＴＲ１がＴＣ１と略一致しているか否かを判定する（ステップＳ１３０）。具体的には、判定部１２２は、先ず、ストローブタイミングＴＣ１で取得した論理値に基づいて、反射信号の論理値を判定する。調整部３００は、ドライバ１１２の送信タイミングおよびストローブタイミングを上記所定の時間ずらす前後の論理値を比較する。
【００４７】
ここで、判定部１２２は、論理値が前回と今回で異なり、さらに、上記所定の時間が予め定められた時間よりも小さい場合、例えば判定部１２２におけるタイミング判定の時間分解能よりも小さい場合、ドライバ１１２の送信タイミングがストローブタイミングと略一致していると判定する（ステップＳ１３０；ＹＥＳ）。この場合、本校正は終了する。
【００４８】
本例において、例えば判定部１２２がΔＴ１よりも小さい時間幅を上記予め定められた時間として記憶している場合、判定部１２２は、ＴＲ１がＴＣ１と略一致していないと判定する（ステップＳ１３０；ＮＯ）。そして、さらに、ＴＲ１がＴＣ１よりも前か否かを判定する（ステップＳ１４０）。ここで、ΔＴ１ずらした後で取得した反射信号の論理値はハイであるので、判定部１２２は、反射信号の論理値がローからハイに変化するタイミングがストローブタイミングよりも前であると判定する（ステップＳ１４０；ＹＥＳ）。
【００４９】
次に、調整部３００は、基本の送信タイミングを基準とした上記所定のずれ量（第１のずれ量）よりも小さい所定のずれ量（第２のずれ量）だけずらしたタイミングでドライバ１１２に校正用の信号を送信させる。本例では、調整部３００は、ΔＴ１の半分の時間ΔＴ２だけ遅らせたタイミングＴＤ２でドライバ１１２にタイミング校正用の信号を送信させる（ステップＳ１５０）。これにより、コンパレータ１２１には、ＴＤ２から伝送線路５１０の往復の伝送時間分遅れたタイミングＴＲ２で反射信号が到達する。
【００５０】
調整部３００は、更に、ストローブタイミングを、上記第２のずれ量だけずらしたタイミングとする。本例では、調整部３００は、判定部１２２におけるストローブタイミングを、ＴＣ１よりもΔＴ１の半分の時間ΔＴ２だけ早めたタイミングＴＣ２とする（ステップＳ１５５）。
【００５１】
そして、判定部１２２は、ＴＲ２がＴＣ２と略一致しているか否かを判定する（ステップＳ１３０）。そして、ＴＲ２がＴＣ２と略一致していないと判定した場合（ステップＳ１３０；ＮＯ）、ＴＲ２がＴＣ２よりも前か否かを判定する（ステップＳ１４０）。
【００５２】
本例では、ΔＴ２ずらした後で取得した反射信号の論理値はローであるので、判定部１２２は、反射信号の論理値がローからハイに変化するタイミングがストローブタイミングよりも後であると判定する（ステップＳ１４０；ＮＯ）。なお、ＴＲ２がＴＣ２よりも前である場合（ステップＳ１４０；ＹＥＳ）、ステップＳ１５０およびステップＳ１５５を繰り返す。
【００５３】
次に、調整部３００は、上記第２のずれ量ΔＴ２よりも小さい所定のずれ量（第３のずれ量）だけずらしたタイミングでドライバ１１２に校正用の信号を送信させる。本例では、調整部３００は、ΔＴ２のさらに半分の時間ΔＴ３だけ早めたタイミングＴＤ３でドライバ１１２にタイミング校正用の信号を送信させる。これにより、コンパレータ１２１には、ＴＤ３から伝送線路５１０の往復の伝送時間分遅れたタイミングＴＲ３で反射信号が到達する（ステップＳ１６０）。
【００５４】
調整部３００は、更に、ストローブタイミングが、上記第３のずれ量だけずらしたタイミングとする。本例では、調整部３００は、判定部１２２におけるストローブタイミングを、ＴＣ２よりもΔＴ３だけ遅らせたタイミングＴＣ３とする（ステップＳ１６５）。そして、判定部１２２は、ＴＲ３がＴＣ３と略一致しているか否かを判定する（ステップＳ１３０）。そして、判定部１２２は、記憶する上記予め定められた時間よりもΔＴ３が小さい場合、ドライバ１１２の送信タイミングがストローブタイミングと略一致していると判定し、本校正は終了する。
【００５５】
なお、本校正が終了した後、決定部４００は、例えば、基本の送信タイミングと線路長タイミング校正において調整された送信タイミングとの差、および、基本の受信タイミングと線路長タイミング校正において調整された受信タイミングの差の平均値に基づいて、伝送線路５１０の線路長に応じた伝送遅延を決定してよい。
【００５６】
このように、調整部３００は、反射信号のタイミングおよびストローブタイミングをずらしたときに、判定部１２２が取得した反射信号の論理値が変化した場合に、次にずらす量を前回ずらした量よりも小さく設定する。
【００５７】
これにより、調整部３００は、ドライバ１１２の送信タイミングおよびストローブタイミングを、基本の送信タイミングおよび受信タイミングに対して所定のずれ量（第１のずれ量）分ずらした場合において、反射信号がコンパレータ１２１に到達する到達タイミングよりコンパレータ１２１の受信タイミング（ストローブ信号のストローブタイミング）が前となり、上記所定のずれ量と異なるずれ量（第２のずれ量）分ずらした場合において、当該受信タイミングが当該到達タイミングより後となったことに応じて、それぞれのタイミングを当該第１のずれ量および当該第２のずれ量の間の所定のずれ量（第３のずれ量）分ずらして前後を判定することにより、当該受信タイミングと当該到達タイミングが一致するずれ量を当該第１のずれ量および当該第３のずれ量の間または当該第３のずれ量および当該第２のずれ量の間に絞り込むことができる。よって、ドライバ１１２の送信タイミングおよびストローブタイミングをずらす毎に、反射信号のタイミングとストローブタイミングとを確実に近づけることができる。
【００５８】
また、本校正では、反射信号のタイミングＴＲ（ＴＲ１〜ＴＲ３）とストローブタイミングＴＣ（ＴＣ１〜ＴＣ３）との時間的な前後関係に応じて、ＴＲおよびＴＣを次にずらす方向を選択する。すなわち、ＴＲおよびＴＣのうち、タイミングが前の側を所定時間だけ後にずらすとともに、後の側を当該所定時間と同じ時間だけ前にずらす。また、このときのそれぞれの信号のずれ量は等しく設定される。これにより、ドライバ１１２の送信タイミングに対する基本の送信タイミングからの変化量（ずれ量）は、ストローブタイミングに対する基本の受信タイミングからの変化量（ずれ量）と略同じ量となる。
【００５９】
したがって、校正を終えたときに、伝送線路５１０の他端からのドライバ１１２およびコンパレータ１２１に対する伝送遅延時間が略等しく設定されるので、当該他端に被試験デバイス６００を接続してそのまま試験動作に移ることができる。ゆえに、伝送線路５１０の往復の伝播遅延時間を測定してから、さらに片道の伝播遅延時間を再設定する必要がなく、試験装置１０の校正作業が容易となる。また、上記再設定をしないので、当該再設定に伴う誤差が生じないので、ドライバ１１２の送信タイミングおよびコンパレータ１２１の受信タイミングを正確に設定することができる。
【００６０】
すなわち、ＴＲとＴＣとをそれぞれ互いに近づくように所定量ずつずらしたときに互いの前後関係が逆になった場合、次の調整において、ＴＲとＴＣとをずらすときのずれ量を当該所定量よりも小さく設定する。これにより、ＴＲとＴＣとを一致するタイミングにより確実に近づけることができる。
【００６１】
また、本実施形態の線路長タイミング校正において、調整部３００は、基本の送信タイミングおよび受信タイミングに対して、所定のずれ量（第１のずれ量）分、および、上記所定のずれ量と異なるずれ量（第２のずれ量）分ずらした場合において、いずれもコンパレータ１２１の受信タイミングが反射信号の到達タイミングより前となった場合に、当該第１のずれ量および当該第２のずれ量より大きいずれ量分ずらして、コンパレータ１２１の受信タイミングと反射信号の到達タイミングとの前後を判定してもよい。
【００６２】
また、例えば校正を終えた後で接続ユニット５００が他の新たな接続ユニットと交換されたことにより再び線路長タイミング校正を行う場合に、接続ユニット５００に対する線路長タイミング校正時に設定した上記第１のずれ量および上記第２のずれ量の初期値と比較して、より小さいずれ量を第１のずれ量および第２のずれ量の新たな初期値として用いてもよい。また、この場合、交換前の接続ユニット５００の初期値に対して予め定められた比率を乗じて新たな初期値を算出してもよい。
【００６３】
また、例えば、新たな接続ユニットの回路構成が接続ユニット５００の回路構成と略等しい場合には、当該新たな接続ユニットに対して行う線路長タイミング校正においては、ドライバ１１２の送信タイミングおよびコンパレータ１２１の受信タイミングをずらすときのずれ量を、接続ユニット５００に対して行った線路長タイミング校正において設定したずれ量よりも小さくてよい。
【００６４】
また、調整部３００は、接続ユニット５００および交換後の接続ユニットのそれぞれに対するずれ量の初期値をレジスタに設定してもよい。この場合、調整部３００は、接続ユニットを交換するたびに新たな初期値を読み込んで記憶し、再び同じ接続ユニットに交換されたときに、記憶した初期値を用いてもよい。
【００６５】
また、接続ユニット５００が交換された場合、調整部３００は、交換前における基準の送信タイミングおよび基準の受信タイミングに対し、ドライバ１１２の送信タイミングおよびコンパレータ１２１の受信タイミングを逆方向に略同量ずつ移動させてもよい。これにより、再び基本タイミング校正を行って基準の送信タイミングおよび基準の受信タイミングを調整することなく、当該送信タイミングおよび受信タイミングを調整することができる。
【００６６】
また、本実施形態の他の例として、試験装置１０は、温度を測定する温度測定部を更に備えてもよい。本例において、調整部３００は、温度測定部による測定温度が予め定められた基準範囲を外れたことに応じて、伝送線路５１０の線路長の温度変動による変化を判定してもよい。また、この場合、調整部３００は、当該判定に基づいて、ドライバ１１２の送信タイミングおよびコンパレータ１２１の受信タイミングを再調整してもよい。
【００６７】
また、本実施形態の更に他の例として、送受信端子１５０に接続される信号送信部１１０および信号受信部１２０と、基本設定部２００と、調整部３００と、決定部４００とを備え、送受信端子１５０に一端が接続される伝送線路の長さを測定する測定装置として機能してもよい。
【００６８】
図６は、本実施形態に係る試験装置１０および測定装置の基本設定部２００、調整部３００、および決定部４００として機能する制御装置を実現するコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホストコントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィックコントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホストコントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスクドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。
【００６９】
ホストコントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィックコントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィックコントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィックコントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。
【００７０】
入出力コントローラ２０８４は、ホストコントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。また、通信インターフェイス２０３０は、試験装置１０または測定装置本体、すなわち例えば試験モジュール１００等と接続されてよい。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。
【００７１】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスクドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラムを格納する。フレキシブルディスクドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスクドライブ２０５０を入出力コントローラ２０８４へと接続すると共に、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を入出力コントローラ２０８４へと接続する。
【００７２】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。
【００７３】
コンピュータ１９００にインストールされ、コンピュータ１９００を試験装置１０の制御装置として機能させるプログラムは、基本設定モジュールと、調整モジュールと、決定モジュールとを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、基本設定部２００、調整部３００、および決定部４００としてそれぞれ機能させる。
【００７４】
これらのプログラムに記述された情報処理は、コンピュータ１９００に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である基本設定部２００、調整部３００、および決定部４００として機能する。そして、これらの具体的手段によって、本実施形態におけるコンピュータ１９００の使用目的に応じた情報の演算又は加工を実現することにより、使用目的に応じた特有の制御装置が構築される。
【００７５】
一例として、コンピュータ１９００と外部の装置等との間で通信を行う場合には、ＣＰＵ２０００は、ＲＡＭ２０２０上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス２０３０に対して通信処理を指示する。通信インターフェイス２０３０は、ＣＰＵ２０００の制御を受けて、ＲＡＭ２０２０、ハードディスクドライブ２０４０、フレキシブルディスク２０９０、又はＣＤ−ＲＯＭ２０９５等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス２０３０は、ＤＭＡ（ダイレクト・メモリ・アクセス）方式により記憶装置との間で送受信データを転送してもよく、これに代えて、ＣＰＵ２０００が転送元の記憶装置又は通信インターフェイス２０３０からデータを読み出し、転送先の通信インターフェイス２０３０又は記憶装置へとデータを書き込むことにより送受信データを転送してもよい。
【００７６】
また、ＣＰＵ２０００は、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０（ＣＤ−ＲＯＭ２０９５）、フレキシブルディスクドライブ２０５０（フレキシブルディスク２０９０）等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をＤＭＡ転送等によりＲＡＭ２０２０へと読み込ませ、ＲＡＭ２０２０上のデータに対して各種の処理を行う。そして、ＣＰＵ２０００は、処理を終えたデータを、ＤＭＡ転送等により外部記憶装置へと書き戻す。このような処理において、ＲＡＭ２０２０は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはＲＡＭ２０２０および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、ＣＰＵ２０００は、ＲＡＭ２０２０の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはＲＡＭ２０２０の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもＲＡＭ２０２０、メモリ、及び／又は記憶装置に含まれるものとする。
【００７７】
また、ＣＰＵ２０００は、ＲＡＭ２０２０から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索・置換等を含む各種の処理を行い、ＲＡＭ２０２０へと書き戻す。例えば、ＣＰＵ２０００は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合（又は不成立であった場合）に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。
【００７８】
また、ＣＰＵ２０００は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第１属性の属性値に対し第２属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、ＣＰＵ２０００は、記憶装置に格納されている複数のエントリの中から第１属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第２属性の属性値を読み出すことにより、所定の条件を満たす第１属性に対応付けられた第２属性の属性値を得ることができる。
【００７９】
以上に示したプログラム又はモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤ及び／またはＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク及び／またはインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。
【００８０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００８１】
【図１】本実施形態に係る試験装置１０の構成を示す。
【図２】試験装置１０が被試験デバイス６００に対して信号を送受信するタイミングを校正する手順の一例を示すフローチャートを示す。
【図３】基本タイミング校正時における試験装置１０の構成を示す。
【図４】線路長タイミング校正時における試験装置１０の構成を示す。
【図５】線路長タイミング校正の各段階における、タイミング校正用の信号、反射信号、およびストローブ信号がコンパレータ１２１へ到達する到達タイミングの関係を示す。
【図６】本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。
【符号の説明】
【００８２】
１０  試験装置
１００  試験モジュール
１１０  信号送信部
１１１  信号生成部
１１２  ドライバ
１２０  信号受信部
１２１  コンパレータ
１２２  判定部
１５０  送受信端子
２００  基本設定部
３００  調整部
４００  決定部
５００  接続ユニット
５１０  伝送線路
６００  被試験デバイス
１９００  コンピュータ
２０００  ＣＰＵ
２０１０  ＲＯＭ
２０２０  ＲＡＭ
２０３０  通信インターフェイス
２０４０  ハードディスクドライブ
２０５０  フレキシブルディスクドライブ
２０６０  ＣＤ−ＲＯＭドライブ
２０７０  入出力チップ
２０７５  グラフィックコントローラ
２０８０  表示装置
２０８２  ホストコントローラ
２０８４  入出力コントローラ
２０９０  フレキシブルディスク
２０９５  ＣＤ−ＲＯＭ
【図１】
2009250803.tif 000003
【図２】
2009250803.tif 000004
【図３】
2009250803.tif 000005
【図４】
2009250803.tif 000006
【図５】
2009250803.tif 000007
【図６】
2009250803.tif 000008