(57)【要約】【課題】薄膜プローブは、下面にプローブ針を有するポリイミド多層配線シート、これの上面側にある４２アロイからなる押し駒、および、これらの間に介在するエラストマ・シートと下層のポリイミド・バック・シートから形成されている。ここで、押し駒、エラストマ・シート、およびポリイミド・バック・シートからなる押圧構造体は、同一の平面寸法を有しており、被テスト領域よりも若干外部の領域までカバーしている。これは、被テスト領域内の外周部に対応して配置されたプローブ針が押圧構造体の端部の影響を受けないようにするためである。しかし、このような構造であっても、実際の測定の際に針圧の不均一が発生することが、明らかとなった。【解決手段】本願発明はプローブ針の位置に対応しない部分のバック・シートの下面に空間部分を設けたものを使用して、薄膜プローブによるテストを実行する半導体集積回路装置の製造方法である。【選択図】図２６
2009250697.tif 000002
【特許請求の範囲】
【請求項１】
メンブレン型のプローブ・カードを用いて、ウエハ上の単一又は複数のチップ領域を含む単位テスト領域に対して、プローブ検査を行う工程を含む半導体集積回路装置の製造方法であって、前記プローブ・カードは以下を含む：
（ａ）下面に複数のプローブ針を有するメンブレン・シート；
（ｂ）前記メンブレン・シートよりも厚さが厚く、その上方にあって、平面的に前記単位テスト領域を覆う押圧板；
（ｃ）前記押圧板と前記メンブレン・シートの間にあって、前記押圧板よりも厚さが薄く、平面的に前記単位テスト領域を覆うエラストマ・シート；
（ｄ）前記メンブレン・シートの上面であって、前記複数のプローブ針に対応する位置またはその近傍に設けられ、前記エラストマ・シートよりも剛性が高い単数又は複数の裏打ちパッド。
【請求項２】
前記１項の半導体集積回路装置の製造方法において、前記プローブ・カードは更に以下を含む：
（ｅ）前記メンブレン・シートと前記メンブレン・シートの間にあって、前記エラストマ・シートよりも厚さが薄く、平面的に前記単位テスト領域を覆う中間樹脂シート。
【請求項３】
前記１項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、前記複数のプローブ針に対応する位置に設けられている。
【請求項４】
前記１項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、樹脂部材を主要な構成要素とする。
【請求項５】
前記１項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、金属部材を主要な構成要素とする。
【請求項６】
前記１項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、ポリイミド系の樹脂部材を主要な構成要素とする。
【請求項７】
前記１項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、銅を主要な成分とする金属部材を主要な構成要素とする。
【請求項８】
前記１項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、被検査ウエハ上のチップ領域の外部接続電極形成領域に対応して、リング状形状をしている。
【請求項９】
前記１項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、単連結の平面形状を有しており、平面的に前記メンブレン・シートの内部に含まれている。
【請求項１０】
前記１項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、前記複数のプローブ針の個々に対応して、相互に分離して設けられている。
【請求項１１】
ウエハ上の単一又は複数のチップ領域を含む単位テスト領域に対して、プローブ検査を行うメンブレン型のプローブ・カードであって、以下を含む：
（ａ）下面に複数のプローブ針を有するメンブレン・シート；
（ｂ）前記メンブレン・シートよりも厚さが厚く、その上方にあって、平面的に前記単位テスト領域を覆う押圧板；
（ｃ）前記押圧板と前記メンブレン・シートの間にあって、前記押圧板よりも厚さが薄く、平面的に前記単位テスト領域を覆うエラストマ・シート；
（ｄ）前記メンブレン・シートの上面であって、前記複数のプローブ針に対応する位置またはその近傍に設けられ、前記エラストマ・シートよりも剛性が高い単数又は複数の裏打ちパッド。
【請求項１２】
前記１１項のメンブレン型のプローブ・カードにおいて、更に以下を含む：
（ｅ）前記メンブレン・シートと前記メンブレン・シートの間にあって、前記エラストマ・シートよりも厚さが薄く、平面的に前記単位テスト領域を覆う中間樹脂シート。
【請求項１３】
前記１１項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、前記複数のプローブ針に対応する位置に設けられている。
【請求項１４】
前記１１項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、樹脂部材を主要な構成要素とする。
【請求項１５】
前記１１項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、金属部材を主要な構成要素とする。
【請求項１６】
前記１１項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、ポリイミド系の樹脂部材を主要な構成要素とする。
【請求項１７】
前記１１項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、銅を主要な成分とする金属部材を主要な構成要素とする。
【請求項１８】
前記１項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、被検査ウエハ上のチップ領域の外部接続電極形成領域に対応して、リング状形状をしている。
【請求項１９】
前記１１項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、単連結の平面形状を有しており、平面的に前記メンブレン・シートの内部に含まれている。
【請求項２０】
前記１１項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、前記複数のプローブ針の個々に対応して、相互に分離して設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるテスト技術、特に薄膜プローブを用いたテスト技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００５−１３６２４６号公報（特許文献１）または米国特許第７２３５４１３号公報（特許文献２）には、裏面に第１のメタル・シートを貼り付けたポリイミド多層配線シートのピラミッド状のプローブ針がない部分を貫通開口として、実効的な針高さを稼ぐ薄膜プローブが開示されている。そこには、シートの補強のために、プローブ針の位置に対応して設けられた多数の局所的なエラストマ・パッドを介して、第２のメタル・シートを貼り付けた構造が開示されている。
【０００３】
日本特開２００５−１３６３０２号公報（特許文献３）または米国特許公開２００５−００９３５６５号公報（特許文献４）には、ピラミッド状のプローブ針を有するポリイミド多層配線シートのプローブ針の位置に対応して設けられた多数の局所的なエラストマ・パッドを介して、４２アロイで上面補強されたガラス・エポキシ配線基板の下面に前記エラストマ・パッドに対応して設けられた別のエラストマ・パッドを介して接着されている薄膜プローブが開示されている。
【０００４】
日本特開２００６−２９４６６０号公報（特許文献５）には、ピラミッド状のプローブ針の一様なコンタクトを確保するため、ポリイミド多層配線シートの外周押さえ部材の平面形状と背面からの押圧具の平面形状を揃える構造の薄膜プローブが開示されている。
【０００５】
日本特開２００８−８７７４号公報（特許文献６）には、ピラミッド状のプローブ針の一様なコンタクトを確保するため、ポリイミド多層配線シートのチップ・コーナ部に対応する部分の曲げ剛性をそれ以外の部分よりも低くした薄膜プローブが開示されている。
【０００６】
【特許文献１】特開２００５−１３６２４６号公報
【特許文献２】米国特許第７２３５４１３号公報
【特許文献３】特開２００５−１３６３０２号公報
【特許文献４】米国特許公開２００５−００９３５６５号公報
【特許文献５】特開２００６−２９４６６０号公報
【特許文献６】特開２００８−８７７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
現在、広く使用されている薄膜プローブは、下面に多数のプローブ針を有する１００から２００マイクロ・メータ程度の厚さのポリイミド多層配線シート（一般に薄膜配線シート）、これの上面側にある２ミリ・メートル程度の厚さの４２アロイ等からなる押し駒、および、これらの間に介在して物理吸着されている上層の１００マイクロ・メータ程度の厚さのエラストマ・シートと下層の２０マイクロ・メータ程度の厚さのポリイミド・バック・シート（一般にバック・シート）等から形成されている。
【０００８】
ここで、押し駒、エラストマ・シート、およびポリイミド・バック・シート等からなる押圧構造体は、ほぼ同一の平面寸法を有しており、ウエハの上面の単位テスト領域（１回の針当てでテストする領域）よりも若干外部の領域までカバーしている。これは、単位テスト領域内の外周部に対応してポリイミド多層配線シート下面に配置された多数のプローブ針が押圧構造体の端部の影響を受けないようにするためである。
【０００９】
しかし、本願発明者らが、検討したところによると、このような構造であっても、実際の測定の際に針圧の不均一が発生することが、明らかとなった。本願発明は、これらの課題を解決するためになされたものである。
【００１０】
本発明の目的は、信頼性の高い半導体集積回路装置の製造方法を提供することにある。
【００１１】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１３】
すなわち、本願発明はプローブ針の位置に対応しない部分のバック・シートの下面に空間部分を設けたものを使用して、薄膜プローブによるテストを実行する半導体集積回路装置の製造方法である。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１５】
すなわち、薄膜プローブの押圧構造体を構成するバック・シートのプローブ針の位置に対応しない部分の下面に空間部分を設けたので、押圧構造体の内外で生じる応力のアンバランスに起因する単位テスト領域内における薄膜配線シートの波打ちを回避することができる。
【発明を実施するための最良の形態】
【００１６】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１７】
１．メンブレン型のプローブ・カードを用いて、ウエハ上の単一又は複数のチップ領域を含む単位テスト領域に対して、プローブ検査を行う工程を含む半導体集積回路装置の製造方法であって、前記プローブ・カードは以下を含む：
（ａ）下面に複数のプローブ針を有するメンブレン・シート；
（ｂ）前記メンブレン・シートよりも厚さが厚く、その上方にあって、平面的に前記単位テスト領域を覆う押圧板；
（ｃ）前記押圧板と前記メンブレン・シートの間にあって、前記押圧板よりも厚さが薄く、平面的に前記単位テスト領域を覆うエラストマ・シート；
（ｄ）前記メンブレン・シートの上面であって、前記複数のプローブ針に対応する位置またはその近傍に設けられ、前記エラストマ・シートよりも剛性が高い単数又は複数の裏打ちパッド。
【００１８】
２．前記１項の半導体集積回路装置の製造方法において、前記プローブ・カードは更に以下を含む：
（ｅ）前記メンブレン・シートと前記メンブレン・シートの間にあって、前記エラストマ・シートよりも厚さが薄く、平面的に前記単位テスト領域を覆う中間樹脂シート。
【００１９】
３．前記１または２項の半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、前記複数のプローブ針に対応する位置に設けられている。
【００２０】
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、樹脂部材を主要な構成要素とする。
【００２１】
５．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、金属部材を主要な構成要素とする。
【００２２】
６．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、ポリイミド系の樹脂部材を主要な構成要素とする。
【００２３】
７．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、銅を主要な成分とする金属部材を主要な構成要素とする。
【００２４】
８．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、被検査ウエハ上のチップ領域の外部接続電極形成領域に対応して、リング状形状をしている。
【００２５】
９前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、単連結の平面形状を有しており、平面的に前記メンブレン・シートの内部に含まれている。
【００２６】
１０．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記単数又は複数の裏打ちパッドは、前記複数のプローブ針の個々に対応して、相互に分離して設けられている。
【００２７】
１１．ウエハ上の単一又は複数のチップ領域を含む単位テスト領域に対して、プローブ検査を行うメンブレン型のプローブ・カードであって、以下を含む：
（ａ）下面に複数のプローブ針を有するメンブレン・シート；
（ｂ）前記メンブレン・シートよりも厚さが厚く、その上方にあって、平面的に前記単位テスト領域を覆う押圧板；
（ｃ）前記押圧板と前記メンブレン・シートの間にあって、前記押圧板よりも厚さが薄く、平面的に前記単位テスト領域を覆うエラストマ・シート；
（ｄ）前記メンブレン・シートの上面であって、前記複数のプローブ針に対応する位置またはその近傍に設けられ、前記エラストマ・シートよりも剛性が高い単数又は複数の裏打ちパッド。
【００２８】
１２．前記１１項のメンブレン型のプローブ・カードにおいて、更に以下を含む：
（ｅ）前記メンブレン・シートと前記メンブレン・シートの間にあって、前記エラストマ・シートよりも厚さが薄く、平面的に前記単位テスト領域を覆う中間樹脂シート。
【００２９】
１３．前記１１または１２項のメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、前記複数のプローブ針に対応する位置に設けられている。
【００３０】
１４．前記１１から１３項のいずれか一つのメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、樹脂部材を主要な構成要素とする。
【００３１】
１５．前記１１から１３項のいずれか一つのメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、金属部材を主要な構成要素とする。
【００３２】
１６．前記１１から１３項のいずれか一つのメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、ポリイミド系の樹脂部材を主要な構成要素とする。
【００３３】
１７．前記１１から１３項のいずれか一つのメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、銅を主要な成分とする金属部材を主要な構成要素とする。
【００３４】
１８．前記１１から１７項のいずれか一つのメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、被検査ウエハ上のチップ領域の外部接続電極形成領域に対応して、リング状形状をしている。
【００３５】
１９．前記１１から１７項のいずれか一つのメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、単連結の平面形状を有しており、平面的に前記メンブレン・シートの内部に含まれている。
【００３６】
２０．前記１１から１７項のいずれか一つのメンブレン型のプローブ・カードにおいて、前記単数又は複数の裏打ちパッドは、前記複数のプローブ針の個々に対応して、相互に分離して設けられている。
【００３７】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３８】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「銅」、「クロム」、「ポリイミド」等と言っても、特にそうでない旨明示した場合を除き、純粋なものに限定されず、それらを主要な成分とする部材を示すものとする。
【００３９】
また「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００４０】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００４１】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４２】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩウエハ等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００４３】
６．「メンブレン型プローブ・カード」は、一般にポリイミド、シリコンなどの膜状の基板にバンプ、突起状プローブ針等のコンタクト用金属突起を形成し、リソグラフィやナノ・テクノロジ等の微細加工技術で配線等を形成したプローブ・カードとされている。通常、下面にコンタクト用金属突起を有するフレキシブル配線シートに類似したメンブレン・シートと、それを上部より押し下げて、被検査ウエハ上の外部接続電極とコンタクト用金属突起とをコンタクトさせるための押圧機構等を含む。
【００４４】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４５】
１．本願の一実施の形態の半導体集積回路装置の製造方法における薄膜プローブによるプローブ・テスト方法の概要の説明（主に図１から図５）
図１は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の下面の要部平面図（図１（ａ））およびその中の単位テスト領域の他の例を示す部分平面図（図１（ｂ））である。図２は図１中のＡ−Ａ線に沿った断面図である。図３は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するテストヘッドおよびプローブ・カード（メンブレン型プローブ・カード）を含むテスト・ボード構造体の模式断面図である。図４は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストにおける被検査ウエハのチップ領域を示すウエハ上面図である。図５は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードの薄膜シートの下面の要部拡大平面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における薄膜プローブによるプローブ・テスト方法の概要を説明する。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における薄膜プローブによるプローブ・テスト方法の概要を説明する。
【００４６】
図１（ａ）および図２に示すように、ここで使用するプローブカードは、たとえば多層配線基板（第１配線基板）１、薄膜シート（薄膜プローブ、第１シート）２およびプランジャ３などから形成されている。薄膜シート２（厚さは、たとえば１５０から３００マイクロメートル）は押さえリング（第１固定治具）４（径は、たとえば１５０ミリメートル程度）によって多層配線基板１の下面（第１の面）に固定され、プランジャ３は多層配線基板１の上面に取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、薄膜シート２とプランジャ３とは接着リング６（径は、たとえば４０ミリメートル程度）を介して接着されている。また、図１（ａ）中では、後ほど詳述するプローブ検査を行う対象のチップ（チップ領域）１０に相当する領域を点線で図示している。この場合は、チップ領域１０（たとえば５から２０ミリメートル角程度の正方形又は長方形）と単位テスト領域１２（１度のコンタクトでテストできる領域）は一致しているが、図１（ｂ）に示すように、単位テスト領域１２に複数のチップ領域１０が含まれる場合もある。
【００４７】
薄膜シート２の下面には、たとえば４角錐型または４角錐台形型の複数のプローブ７（径は、たとえば３０マイクロメートル程度）が形成されている。薄膜シート２内には、プローブ（接触端子）７の各々と電気的に接続し、各々のプローブ７から薄膜シート２の探部まで延在する複数の配線（第２配線）が形成されている。多層配線基板１の下面には、この複数の配線の端部とそれぞれ電気的に接触する複数の受け部が形成されており、この複数の受け部は、多層配線基板１内に形成された配線（第１配線）を通じて多層配線基板１の上面に設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。
【００４８】
本実施の形態において、薄膜シート２は、たとえばポリイミドを主成分とする薄膜から形成されている。このような薄膜シート２は柔軟性を有することから、本実施の形態では、チップ（半導体集積回路装置）のパッドにすべてのプローブ７を接触させるために、プローブ７が形成された領域（第１領域）の薄膜シート２を上面（裏面）から押圧具（押圧板）９（径は、たとえば３０ミリメートル程度で、チップ領域１０または単位テスト領域１２を内包する必要がある）を介してプランジャ３が押圧する構造となっている。すなわち、プランジャ３内に配置されたばね３Ａの弾性力によって一定の圧力を押圧具９に加えるものである。本実施の形態において、押圧具９の材質としては、４２アロイを例示することができる。
【００４９】
図１（ａ）に示すように、平面においては、チップ１０を取り囲むように押圧具９および後ほど詳述する中間シート４５が配置される。中間シート４５は、押圧具９とほぼ同じ平面形状を有し、押圧具９と薄膜シート２との間に配置される。また、接着リング６は、押さえリング４の内側で押圧具９および中間シート４５を取り囲むように配置される。接着リング６と薄膜シート２との接着部は、多層配線基板１の下面から突出した位置となっており、さらに接触端子７が形成された薄膜シート２のチップ１０に対応する位置を押圧具９が押圧することにより、その接触端子７が形成された薄膜シート２のチップ１０に対応する位置を多層配線基板１の下面へ確実に突出させることができる。また、押圧具９からの押圧により薄膜シート２には張力が働き、この張力により薄膜シートは引き伸ばされ、各接触端子７と、対応するチップ主面のパッドとの位置を合わせることができる。
【００５０】
次に、図３に基づいて、テスタのテスタ・ヘッドとプローブ・カードとの関係を簡単に説明する。図３に示すように、プローブ・カード１４は、多層配線基板１、薄膜シート２、テスタ・ヘッドＴＨＤ，フロッグ・リングＦＧＲおよびカード・ホルダＣＨＤなどから構成されている。テスタ・ヘッドＴＨＤとフロッグ・リングＦＧＲの間、およびロッグ・リングＦＧＲと多層配線基板１との間は、それぞれ複数本のポゴピンＰＧＰを介して電気的に接続され、それによってテスタ・ヘッドＴＨＤと多層配線基板１との間が電気的に接続されている。カード・ホルダＣＨＤは、多層配線基板１をプローバに機械的に接続するもので、かつポゴピンＰＧＰからの圧力によって、多層配線基板１にそりが生じてしまうことを防ぐ機械的強度を持つ。
【００５１】
プローブ検査時には、図２に示すように、押圧面が平坦な押圧具９によって、プローブ７が形成された領域の薄膜シート２をプローブ７が形成されている主面とは反対側の裏面から押圧する。すなわち、図４に示すように、被検査ウエハ１１上にはスクライブ・ライン１９で区画された被検査チップ領域１０がある。このチップ領域１０の外周近傍の外部接続電極形成領域５７には多数の外部接続電極１７（金バンプ電極等のバンプ電極またはアルミ系金属パッド電極）が設けられている。一方、図５に示すように、薄膜シート２のチップ１０に対応する位置には、同様に多数のピラミッド状の接触端子７が設けられている。この多数の接触端子７が対応する多数の外部接続電極１７とコンタクトした状態で、電気的テストが実行される。
【００５２】
２．本願の一実施の形態の半導体集積回路装置の製造方法における薄膜プローブの製造方法の概要の説明（主に図６から１３）
図６は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードを形成する薄膜シートの要部平面図（図５に表示したものの片側の列のみを表示）である。図７は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードを形成する薄膜シートの製造工程を説明する要部断面図（図５及び図６のＢ−Ｂ’断面に対応する）である。図８は図７に続く薄膜シートの製造工程中の要部断面図である。図９は図８に続く薄膜シートの製造工程中の要部断面図である。図１０は図９に続く薄膜シートの製造工程中の要部断面図である。図１１は図１０に続く薄膜シートの製造工程中の要部断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における薄膜プローブの製造方法の概要を説明する。図１２は図１１に続く薄膜シートの製造工程（裏打ちパッド形成）中の要部断面図である。図１３は図１２に続く薄膜シートの製造工程（型用ウエハ・エッチング除去）中の要部断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における薄膜プローブの製造方法の概要を説明する。
【００５３】
前記のごとく、図６は上記薄膜シート２の下面のプローブ７が形成された領域の一部を拡大して示した要部平面図である。図６に示すように、上記プローブ７は、薄膜シート２中にて平面六角形状にパターニングされた金属膜２１の一部であり、金属膜２１のうちの薄膜シート２の下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７は、薄膜シート２の主面において上記チップ１０に形成されたパッド１７の位置に合わせて配置されており、図６ではパッド１７に対応するプローブ７の配置について示している。ここで、最も近い位置に存在するプローブ７間の距離ＬＸは、約３４μｍ程度となる。また、ここにおいて、プローブ７の高さ（針高さ）は、５０μｍ以下（大きくとも９０μｍ以下）、更に望ましくは３０μｍ以下で揃えられている。
【００５４】
金属膜２１は、たとえば下層からロジウム膜およびニッケル膜が順次積層して形成されている。金属膜２１上にはポリイミド膜２２が成膜され、ポリイミド膜２２上には各金属膜２１と電気的に接続する配線（第２配線）２３が形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１と接触している。また、ポリイミド膜２２および配線２３上には、ポリイミド膜２５が成膜されている。
【００５５】
上記したように、金属膜２１の一部は４角錐型または４角錐台形型に形成されたプローブ７となり、ポリイミド膜２２には金属膜２１に達するスルーホール２４が形成される。
【００５６】
次に、セクション１で説明した薄膜シート２の構造について、その製造工程と併せて図６〜図１１を用いて説明する。図７〜図１１は、図５及び図６のＢ−Ｂ’断面に対応したプローブ７を有する薄膜シート２の製造工程中の要部断面図である。
【００５７】
まず、図７に示すように、厚さ０．２ｍｍ〜０．６ｍｍ程度のシリコンからなる薄膜製造用ウエハ３１を用意し、熱酸化法によってこの薄膜製造用ウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとして薄膜製造用ウエハ３１の主面側の酸化シリコン膜３２をエッチングし、薄膜製造用ウエハ３１の主面側の酸化シリコン膜３２に薄膜製造用ウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）をもちいて薄膜製造用ウエハ３１を異方的にエッチングすることによって、薄膜製造用ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴３３を形成する。
【００５８】
次に、図８に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、薄膜製造用ウエハ３１に熱酸化処理を施すことにより、穴３３の内部を含む薄膜製造用ウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、穴３３の内部を含む薄膜製造用ウエハ３１の主面に導電性膜３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。次いで、導電性膜３５上にフォトレジスト膜を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａが形成される領域のフォトレジスト膜を除去し、開口部を形成する。
【００５９】
次に、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜３７および導電性膜３８を順次堆積する。ここでは、導電性膜３７をロジウム膜とし、導電性膜３８をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３７、３８から前述の金属膜２１を形成することができる。また、穴３３内の導電性膜３７、３８が前述のプローブ７となる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。
【００６０】
金属膜２１においては、後の工程で前述のプローブ７が形成された時に、ロジウム膜から形成された導電性膜３７が表面となり、導電性膜３７がパッド１１に直接接触することになる。そのため、導電性膜３７としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３７はパッド１１に直接接触するため、プローブ７によって削り取られたパッド１１の屑が導電性膜３７に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３７としては、パッド１１を形成する材料が付着し難い材質を選択することが好ましい。そこで、ここにおいては、導電性膜３７として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程を省略することができる。
【００６１】
次に、上記金属膜２１（導電性膜３７、３８）の成膜に用いたフォトレジスト膜を除去した後、図９に示すように、金属膜２１および導電性膜３５を覆うようにポリイミド膜２２を成膜する。続いて、そのポリイミド膜２２に金属膜２１に達する前述のスルーホール２４を形成する。このスルーホール２４は、レーザを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。
【００６２】
次に、図１０に示すように、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜４３を成膜する。本実施の形態１においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。
【００６３】
次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３を形成する。配線２３は、スルーホール２４の底部にて金属膜２１と電気的に接続することができる。
【００６４】
次に、図１１に示すように、薄膜製造用ウエハ３１の主面に前述のポリイミド膜２５を成膜する。これにより、薄膜製造用ウエハ３１上にメンブレン・シート２が形成されたことになる。
【００６５】
続いて、図１２に示すように、通常のリソグラフィの手法により、メンブレン・シート２の上面のポリイミド膜２５の上に裏打ちパッド５１を形成する。
【００６６】
最後に、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、不要な薄膜製造用ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去する。次いで、酸化シリコン膜３４および導電性膜３５を順次エッチングにより除去する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７を形成する導電性膜３７（図８参照）であるロジウム膜がプローブ７の表面に現れる。前述したように、ロジウム膜が表面に形成されたプローブ７においては、プローブ７が接触するパッド１１の材料であるＡｕなどが付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。
【００６７】
３．本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブ（樹脂裏打ちパッド型）の製造方法における裏打ちパッドの形成方法の説明（主に図１４から１７）
図１４は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードを形成する薄膜シートの製造工程の内の樹脂裏打ちパッド形成工程（図１１に対応）の詳細を示す要部断面図（図５及び図６のＢ−Ｂ’断面に対応する）である。図１５は図１４に続く薄膜シートの製造工程の内の樹脂裏打ちパッド形成工程（樹脂塗布）の要部断面図である。図１６は図１５に続く薄膜シートの製造工程の内の樹脂裏打ちパッド形成工程（図１２に対応）の要部断面図である。図１７は図１６に続く薄膜シートの製造工程の内の樹脂裏打ちパッド形成工程（図１３に対応）の要部上面図（図１７（ａ））および、そのＢ−Ｂ’断面の要部断面図（図１７（ｂ））である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブ（樹脂裏打ちパッド型）の製造方法における裏打ちパッドの形成方法（セクション２の図１１から図１３に対応する）を説明する。
【００６８】
図１４及び図１５に示すように、まず、図１１の状態において、メンブレン・シート２の上面に、たとえば、ネガ型の感光性ポリイミドを塗布し、１０から２０マイクロメートル程度の厚さの感光性ポリイミド膜５１を形成する。次に、これを通常のリソグラフィの手法により、パターニングして、裏打ちパッド５１を形成する。次に、セクション２と同様に、図１７（ｂ）に示すように、不要な薄膜製造用ウエハ３１等を除去する。
【００６９】
ここで、図１７（ａ）に示すように、裏打ちパッド５１の平面形状は、個別独立型においては、円形裏打ちパッド５１（径は、たとえば４０から１００マイクロメートル程度）のように、ほぼ円形でもよいし、矩形円形裏打ちパッド５１ａのように、ほぼ矩形（正方形又は長方形）でもよい。この場合は、各裏打ちパッド５１が独立しているので、対応するプローブ針７に最適な位置・形状・寸法を選択することができる。しかし、寸法的には不利な点がある。
【００７０】
また、連結型においては、連結型裏打ちパッド５１ｂのように複数のプローブ針７に対応する部分を連結するものでもよい。この場合は、裏打ちパッド５１の加工が簡単になるメリットがある。連結型の裏打ちパッド５１ｂの幅は、針７の端部から最近接側端までの距離が２０から８０マイクロメートル程度あることが望ましい。
【００７１】
更に、オフ・ポジション型裏打ちパッド５１ｃのように、プローブ針７の近傍（針の端部から５０から８０マイクロメートル以内に裏打ちパッド５１ｃの最近接部があることが望ましい）で、若干ずらせた位置に設けてもよい。このような方法は、スペースの関係で有利な場合もある。このようにずらせた配置とすることは、独立型でも連結型でも同じように適用できる。
【００７２】
また、独立型、連結型、リング型（後述）、全面型（後述）等を一つのチップ領域で、混合して用いてもよい。その方がレイアウトが容易だからである。
【００７３】
４．本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブ（メタル裏打ちパッド型）の製造方法における裏打ちパッドの形成方法の説明（主に図１８から２３）
セクション３で説明した裏打ちパッド５１，５１ａ，５１ｂ，５１ｃは、以下のような材料を用いた以下のような方法でも製作することが可能である。
【００７４】
図１８は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードを形成する薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（下地メタル膜形成；図１１に対応）の詳細を示す要部断面図（図５及び図６のＢ−Ｂ’断面に対応する）である。図１９は図１８に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（レジスト膜形成）の要部断面図である。図２０は図１９に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（レジスト・パターニング）の要部断面図である。図２１は図２０に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（メッキ）の要部断面図である。図２２は図２１に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（レジスト膜除去）の要部断面図である。図２３は図２２に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（メッキ）の要部断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブ（メタル裏打ちパッド型）の製造方法における裏打ちパッドの形成方法を説明する。
【００７５】
図１８に示すように、まず、図１１の状態において、メンブレン・シート２の上面に、電気メッキを可能とするために、たとえば、３マイクロ・メートル程度のクロム膜５２（ニッケルその他の膜でもよい。比較的電気伝導性が高く、化学的に安定な金属膜であればよい）をスパッタリング成膜等により形成する。次に、図１９に示すように、たとえば、その上に２０マイクロ・メートル程度の厚さのポジ型のフィルム・レジスト５３を貼り付ける。続いて、図２０に示すように、通常のリソグラフィの手法により、開口パターン５４を形成する。次に、図２１に示すように、電気メッキにより、開口パターン５４内に１０から２０マイクロ・メートル程度の厚さの銅裏打ちパッド５１を形成する。更に、図２２に示すように、不要になったフィルム・レジスト５３を除去液でエッチング除去する。なお、クロム膜５２は、銅裏打ちパッド５１をマスクにウエット・エッチングで除去可能であるが、薄いので、そのままでも使用可能である。最後に、セクション３と同様に、不要な薄膜製造用ウエハ３１等を除去する。
【００７６】
５．本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ・テストの詳細説明（主に図２４から２６）
以下では、セクション１から４等（セクション６以降に説明するものを含む）に説明したメンブレン型プローブ・カードを用いたプローブ・テストの際のコンタクトの状況を説明する。
【００７７】
図２４は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の要部の積層構造を説明するための要部断面分解図である。図２５は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）のプローブ針が実際に被検査対象であるウエハ上の外部接続電極に向けて降下する様子を説明するための要部模式断面図である。図２６は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）のプローブ針が実際に被検査対象であるウエハ上の外部接続電極にコンタクトした様子を説明するための要部模式断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ・テストの詳細を説明する。
【００７８】
図２４に示すように、プローブ・テストの際には、被検査ウエハ１１は、ウエハ・プローバの検査ステージ５５上にセットされる。押圧機構５９は、加圧用のプランジャ３、圧力を均等に分散するための比較適合性の高い４２アロイ等でできた押圧板９（たとえば厚さ２ミリメートル程度）、その下部にあり、たとえばゴム等でできた中間エラストマ・シート、すなわち、エラストマ・シート４５ａ（たとえば厚さ２００マイクロメートル程度）、最下部にあり、たとえばポリイミド系樹脂でできた中間樹脂シート４５ｂ（たとえば厚さ２０マイクロメートル程度）等から構成されている。これらの押圧板９、エラストマ・シート４５ａ、および中間樹脂シート４５ｂは、相互に、ほぼ同一形状、同一寸法が望ましい。ただし、相互に若干、形状又は寸法を相違させることを排除するものではない。稼動時には、これらの押圧板９、エラストマ・シート４５ａ、および中間樹脂シート４５ｂの間は、物理吸着の状態にあり、接着されているわけではない。エラストマ・シート４５ａ、および中間樹脂シート４５ｂ等からなる中間シート４５は、押圧板９からの押圧力を均等に各プローブ針７に分散させることで、各プローブ針７がチップ領域１０の各外部接続電極１７に均等なコンタクト圧力でコンタクトできるようにしている。メンブレン・シート２（薄膜シート）の上面には、たとえばポリイミド系樹脂でできた裏打ちパッド５１（たとえば厚さ１０から２０マイクロメートル程度）が、各プローブ針７に対応して設けられている。この裏打ちパッド５１（中間樹脂シート４５ｂ）の材料は、エラストマ・シート４５ａよりも剛性が高いことが必要である。また、裏打ちパッド５１の径は、このような個別独立型の場合は、たとえば、４０から１００マイクロメートル程度である。この裏打ちパッド５１（局所平坦隆起部）の作用は、プローブ針７とメンブレン・シート２の上面との間に、空間を作り出すことで、押圧機構５９の外部端周辺等でのメンブレン・シート２の浪打に起因する針圧の不均等を吸収するところにある。すなわち、裏打ちパッド５１がないと、押圧機構５９の外部端の内と外で、メンブレン・シート２にかかる押圧力に階段状の差があるため、外部端の周辺でメンブレン・シート２が波を打つように上下することで、その近傍の各プローブ針７にかかる針圧が不均等となるからである。
【００７９】
実際にコンタクトする際には、図２５に示すように、押圧機構５９は一体となって、裏打ちパッド５１を介して、メンブレン・シート２を押し下げた状態となる。この状態で、プローブ・カード１４のこれらの部分（メンブレン・シート２および押圧機構５９を含む部分）が降下して行く。そして、図２６に示すように、ウエハ１１上の各外部接続電極１７と各プローブ針７とがオーミック・コンタクトを形成する。
【００８０】
６．本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブにおける裏打ちパッド・レイアウトの変形例１の説明（主に図２７）
以下（セクション７以降も同じ）では、セクション３（セクション４も同じ）の図１７ａで説明した裏打ちパッド５１の平面レイアウトの変形例を説明する。
【００８１】
図２７は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の裏打ちパッドの平面形状の第１の変形例を示す平面レイアウト図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブにおける裏打ちパッド・レイアウトの変形例１を説明する。
【００８２】
図２７に示すように、この例では、連結型で、チップ領域１０の外部接続電極１７のほぼすべてを単一の裏打ちパッド５１でカバーしている（図４のチップ領域１０の外周近傍の外部接続電極形成領域５７に対応）。図１（ｂ）のように単位テスト領域１２に複数のチップ領域１０が含まれる場合には、それぞれのチップ領域１０について、同じことが言える。すなわち、個々のチップ領域１０に対応して１個のリング状の裏打ちパッド５１が設けられる。なお、その作用から明らかなように、裏打ちパッド５１の外端は、中間シート４５の外端（押圧板９の外端）よりも内側にある必要がある。以上の点は、以下のセクション７から９でも同様であり、説明は省略する。
【００８３】
７．本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブにおける裏打ちパッド・レイアウトの変形例２の説明（主に図２８）
図２８は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の裏打ちパッドの平面形状の第２の変形例を示す平面レイアウト図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブにおける裏打ちパッド・レイアウトの変形例２を説明する。
【００８４】
図２８に示すように、この例はセクション６のリング状の裏打ちパッド５１の内部の開口がないタイプ（全面型）である。裏打ちパッド５１の加工がセクション６の例よりも簡単になるメリットがある。
【００８５】
８．本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブにおける裏打ちパッド・レイアウトの変形例３の説明（主に図２９）
以下の例（セクション９についても同じ）では、図４に示したチップ領域１０の外周近傍の外部接続電極形成領域５７中の外部接続電極１７のレイアウトが、チップ領域１０の周辺部に複数列のリング状になされている場合を説明している。ここでは、４列を例にとったが、３列でも２列、更に５列以上でも同様である（多列外部接続電極）。
【００８６】
図２９は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の裏打ちパッドの平面形状の第３の変形例を示す平面レイアウト図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブにおける裏打ちパッド・レイアウトの変形例３を説明する。
【００８７】
この例は、図２９に示すように、セクション６と同様にリング状の裏打ちパッド５１となっている。これは、独立型にすると面積的に不利な多列外部接続電極レイアウトに特に有効である。
【００８８】
９．本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブにおける裏打ちパッド・レイアウトの変形例４の説明（主に図３０）
図３０は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の裏打ちパッドの平面形状の第４の変形例を示す平面レイアウト図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用する薄膜プローブにおける裏打ちパッド・レイアウトの変形例４を説明する。
【００８９】
この例は図３０に示すように、セクション７のレイアウトを多列外部接続電極レイアウトに適用したものである。これは、チップ領域１０に占める外部接続電極形成領域５７の面積が２５％以上（外部接続電極占有率）になったときに特に有効である。もちろん、外部接続電極占有率が２５％未満でも適用できる。
【００９０】
１０．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９１】
例えば、本願の実施形態においては、メンブレン型のプローブ・カードを例にとり具体的に説明したが、本願発明は、それに限定されることなく、その他の微細ピッチ用プローブ・カード等にも適用できることは言うまでもない。また、本願の実施形態においては、プローブ検査に適用した例を具体的に説明したが、本願発明は、それに限定されることなく、ウエハやチップの外部接続電極に針を当てて電気的検査を行うその他のテスト（たとえばバーンイン・テスト）にも適用できることは言うまでもない。
【図面の簡単な説明】
【００９２】
【図１】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の下面の要部平面図（図１（ａ））およびその中の単位テスト領域の他の例を示す部分平面図（図１（ｂ））である。
【図２】図１中のＡ−Ａ線に沿った断面図である。
【図３】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するテストヘッドおよびプローブ・カードを含むテスト・ボード構造体の模式断面図である。
【図４】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストにおける被検査ウエハのチップ領域を示すウエハ上面図である。
【図５】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードの薄膜シートの下面の要部拡大平面図である。
【図６】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードを形成する薄膜シートの要部平面図（図５に表示したものの片側の列のみを表示）である。
【図７】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードを形成する薄膜シートの製造工程（プローブ針埋め込み用孔形成）を説明する要部断面図（図５及び図６のＢ−Ｂ’断面に対応する）である。
【図８】図７に続く薄膜シートの製造工程（針孔埋め込み）中の要部断面図である。
【図９】図８に続く薄膜シートの製造工程（層間絶縁膜形成）中の要部断面図である。
【図１０】図９に続く薄膜シートの製造工程（スルーホール形成）中の要部断面図である。
【図１１】図１０に続く薄膜シートの製造工程（上面絶縁膜形成）中の要部断面図である。
【図１２】図１１に続く薄膜シートの製造工程（裏打ちパッド形成）中の要部断面図である。
【図１３】図１２に続く薄膜シートの製造工程（型用ウエハ・エッチング除去）中の要部断面図である。
【図１４】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードを形成する薄膜シートの製造工程の内の樹脂裏打ちパッド形成工程（図１１に対応）の詳細を示す要部断面図（図５及び図６のＢ−Ｂ’断面に対応する）である。
【図１５】図１４に続く薄膜シートの製造工程の内の樹脂裏打ちパッド形成工程（樹脂塗布）の要部断面図である。
【図１６】図１５に続く薄膜シートの製造工程の内の樹脂裏打ちパッド形成工程（図１２に対応）の要部断面図である。
【図１７】図１６に続く薄膜シートの製造工程の内の樹脂裏打ちパッド形成工程（図１３に対応）の要部上面図（図１７（ａ））および、そのＢ−Ｂ’断面の要部断面図（図１７（ｂ））である。
【図１８】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカードを形成する薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（下地メタル膜形成；図１１に対応）の詳細を示す要部断面図（図５及び図６のＢ−Ｂ’断面に対応する）である。
【図１９】図１８に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（レジスト膜形成）の要部断面図である。
【図２０】図１９に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（レジスト・パターニング）の要部断面図である。
【図２１】図２０に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（メッキ）の要部断面図である。
【図２２】図２１に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（レジスト膜除去）の要部断面図である。
【図２３】図２２に続く薄膜シートの製造工程の内のメタル裏打ちパッド形成工程（メッキ）の要部断面図である。
【図２４】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の要部の積層構造を説明するための要部断面分解図である。
【図２５】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）のプローブ針が実際に被検査対象であるウエハ上の外部接続電極に向けて降下する様子を説明するための要部模式断面図である。
【図２６】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）のプローブ針が実際に被検査対象であるウエハ上の外部接続電極にコンタクトした様子を説明するための要部模式断面図である。
【図２７】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の裏打ちパッドの平面形状の第１の変形例を示す平面レイアウト図である。
【図２８】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の裏打ちパッドの平面形状の第２の変形例を示す平面レイアウト図である。
【図２９】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の裏打ちパッドの平面形状の第３の変形例を示す平面レイアウト図である。
【図３０】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブカード（メンブレン型のプローブ・カード）の裏打ちパッドの平面形状の第４の変形例を示す平面レイアウト図である。
【符号の説明】
【００９３】
２  メンブレン・シート
７  プローブ針
９  押圧板
１０  チップ領域（半導体チップ）
１１  被検査ウエハ
１２  単位テスト領域
１４  （メンブレン型の）プローブ・カード
４５ａ  エラストマ・シート
５１  裏打ちパッド（補助パッド部）
【図１】
2009250697.tif 000003
【図２】
2009250697.tif 000004
【図３】
2009250697.tif 000005
【図４】
2009250697.tif 000006
【図５】
2009250697.tif 000007
【図６】
2009250697.tif 000008
【図７】
2009250697.tif 000009
【図８】
2009250697.tif 000010
【図９】
2009250697.tif 000011
【図１０】
2009250697.tif 000012
【図１１】
2009250697.tif 000013
【図１２】
2009250697.tif 000014
【図１３】
2009250697.tif 000015
【図１４】
2009250697.tif 000016
【図１５】
2009250697.tif 000017
【図１６】
2009250697.tif 000018
【図１７】
2009250697.tif 000019
【図１８】
2009250697.tif 000020
【図１９】
2009250697.tif 000021
【図２０】
2009250697.tif 000022
【図２１】
2009250697.tif 000023
【図２２】
2009250697.tif 000024
【図２３】
2009250697.tif 000025
【図２４】
2009250697.tif 000026
【図２５】
2009250697.tif 000027
【図２６】
2009250697.tif 000028
【図２７】
2009250697.tif 000029
【図２８】
2009250697.tif 000030
【図２９】
2009250697.tif 000031
【図３０】
2009250697.tif 000032