(57)【要約】【課題】スイッチング素子の入力容量を高速に充放電させ、スイッチング速度の増加、スイッチング損失の低減を可能にしたゲート駆動回路の制御方法を提供する。【解決手段】直流電源１１，１２に接続された複数のスイッチ４〜６を備え、これらのスイッチ４〜６のオン・オフによりＮ（Ｎは３以上の整数）個のレベルの電圧を出力して半導体スイッチング素子１のゲートに供給するゲート駆動回路の制御方法において、スイッチング素子１をオンさせる時に、出力電圧のレベルを第１の電圧レベルからそれより高い第２の電圧レベルに変化させ、その後、出力電圧のレベルを第１のレベルと第２の電圧レベルとの間の第３の電圧レベルに変化させるように前記スイッチ４〜６をオン・オフさせる。【選択図】図１
2009050118.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に接続された複数のスイッチを備え、これらのスイッチのオン・オフによりＮ（Ｎは３以上の整数）個のレベルの電圧を出力して半導体スイッチング素子のゲートに供給するゲート駆動回路の制御方法において、
前記半導体スイッチング素子をオンさせる時に、出力電圧のレベルを第１の電圧レベルからそれより高い第２の電圧レベルに変化させ、その後、前記出力電圧のレベルを第１の電圧レベルと第２の電圧レベルとの間の第３の電圧レベルに変化させるように前記スイッチをオン・オフさせることを特徴とするゲート駆動回路の制御方法。
【請求項２】
直流電源に接続された複数のスイッチを備え、これらのスイッチのオン・オフによりＮ（Ｎは３以上の整数）個のレベルの電圧を出力して半導体スイッチング素子のゲートに供給するゲート駆動回路の制御方法において、
前記半導体スイッチング素子をオフさせる時に、出力電圧のレベルを第１の電圧レベルからそれより低い第２の電圧レベルに変化させ、その後、前記出力電圧のレベルを第１の電圧レベルと第２の電圧レベルとの間の第３の電圧レベルに変化させるように前記スイッチをオン・オフさせることを特徴とするゲート駆動回路の制御方法。
【請求項３】
請求項１または２に記載したゲート駆動回路の制御方法において、
前記ゲート駆動回路は、複数の前記スイッチ同士の接続点が前記ゲートに直接接続されていることを特徴とするゲート駆動回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子を高速にオンまたはオフさせるゲート駆動回路の制御方法に関するものである。
【背景技術】
【０００２】
図６は、この種のゲート駆動回路の従来技術を示す回路図、図７はその動作波形を示している。
図６において、１はＭＯＳＦＥＴ等の電圧駆動形の半導体スイッチング素子、２はそのゲート駆動回路、３はゲート駆動回路の内部抵抗、４，５は別の半導体スイッチング素子等からなるスイッチ、１２は直流電源である。
【０００３】
スイッチング素子１をターンオンする場合、図７（ａ）に示すように、時刻ｔ１においてゲート駆動回路２内のスイッチ４をオフ状態からオン状態にし、同時にスイッチ５をオン状態からオフ状態に変化させる。これにより、スイッチ４，５同士の接続点であるＡ点の電位は、零から直流電源１２の電圧であるＶＧＭに変化し、スイッチング素子１のゲート電圧は時刻ｔ２においてＶＧＭに達する。
スイッチング素子１をターンオフする場合は、図７（ｂ）に示すように、時刻ｔ１においてスイッチ４をオン状態からオフ状態にし、同時にスイッチ５をオフ状態からオン状態に変化させる。これにより、Ａ点の電位は上記ＶＧＭから零に変化し、スイッチング素子１のゲート電圧は時刻ｔ２において０になる。
【０００４】
ここで、ゲート駆動回路２とスイッチング素子１との間にゲート抵抗が接続されていない場合でも、図６に示すように、ゲート駆動回路２には内部抵抗３が存在する。このため、スイッチング素子１のゲート電圧ＶＧＭは、ターンオン時、ターンオフ時の何れの場合も、スイッチング素子１のゲート・ソース間のコンデンサ（入力容量）と内部抵抗３の抵抗値とにより決定される時定数に依存して変化することになる。
よって、スイッチング素子１の入力容量を高速に充放電させることにより、スイッチング素子１のスイッチング速度を増加させたり、スイッチング損失を低減させたりすることが困難であるという問題がある。
【０００５】
なお、ゲート駆動回路とスイッチング素子との間にゲート抵抗が接続されている従来技術としては、例えば特許文献１に記載された「電圧駆動型半導体素子の制御装置」が知られている。
【０００６】
【特許文献１】特開２００３−１８００７４号公報（段落［００２４］〜［００３１］、図１等）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の解決課題は、図６，図７に記載した従来技術の問題点を解決することにある。
すなわち、本発明は、ゲート駆動回路の出力電圧を第１〜第３のレベルに変化させることにより、スイッチング素子の入力容量を高速に充放電させ、スイッチング速度の増加、スイッチング損失の低減を可能にしたゲート駆動回路の制御方法を提供しようするものである。
【０００８】
なお、前述した特許文献１には、ゲートに供給する電圧を３段階に変化させることが開示されているが、この従来技術は、スイッチング素子に並列接続されたスナバコンデンサの放電電流のピーク値を制限してスイッチング素子やその他の回路部品に加わる電気的ストレスを低減させることを目的としており、スイッチング素子の入力容量を高速に充放電するという課題の解決は困難である。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１に係る発明は、直流電源に接続された複数のスイッチを備え、これらのスイッチのオン・オフによりＮ（Ｎは３以上の整数）個のレベルの電圧を出力して半導体スイッチング素子のゲートに供給するゲート駆動回路の制御方法において、前記半導体スイッチング素子をオンさせる時に、出力電圧のレベルを第１の電圧レベルからそれより高い第２の電圧レベルに変化させ、その後、前記出力電圧のレベルを第１の電圧レベルと第２の電圧レベルとの間の第３の電圧レベルに変化させるように前記スイッチをオン・オフさせるものである。
【００１０】
請求項２に係る発明は、前記半導体スイッチング素子をオフさせる時に、出力電圧のレベルを第１の電圧レベルからそれより低い第２の電圧レベルに変化させ、その後、前記出力電圧のレベルを第１の電圧レベルと第２の電圧レベルとの間の第３の電圧レベルに変化させるように前記スイッチをオン・オフさせるものである。
【００１１】
請求項３に係る発明は、請求項１または２において、前記ゲート駆動回路は、複数の前記スイッチ同士の接続点が前記ゲートに直接接続されていることを特徴とする
【発明の効果】
【００１２】
本発明によれば、スイッチング素子の入力容量を急速に充放電させることができ、そのオン時またはオフ時におけるスイッチング速度を増加させると共に、スイッチング損失を低減させることが可能である。このため、装置の冷却部品を小形化、低コスト化することができると共に、スイッチング周波数を高周波化しても損失が大幅に増加しなくなるので、制御性能を向上させることができる。また、スイッチング周波数の高周波化により、このスイッチング素子と共に使用されるコイル等の磁気る。部品を小形化、低コスト化することが可能になる。
総じて本発明によれば、装置の小形化、低コスト化、高効率化、高性能化を図ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図に沿って本発明の実施形態を説明する。
ここで、本発明の要点は、出力電圧レベルをＮ（Ｎは３以上の整数）個有するゲート駆動回路において、スイッチング素子をオンまたはオフさせる時に出力電圧レベルを第１の電圧レベルから第２の電圧レベルに変化させ、その後、更に、第１の電圧レベルと第２の電圧レベルとの間の第３の電圧レベルに変化させることにより、スイッチング素子の入力容量を急速に充電または放電させることにある。
【００１４】
まず、図１は、請求項１，３に係る本発明の第１実施形態を示す回路図、図２はその動作波形である。図１において、図６と同一の構成要素には同一の番号を付してあり、以下では異なる部分を中心に説明する。
【００１５】
図１において、ゲート駆動回路２Ａは、各一端がＡ点において共通接続された第１〜第３のスイッチ４〜６と、第１のスイッチ４の他端と第２のスイッチ５の他端との間に接続された第１の直流電源１１と、第２のスイッチ５の他端と第３のスイッチ６の他端との間に接続された第２の直流電源１２とから構成されている。なお、３は前記同様にゲート駆動回路２Ａの内部抵抗である。
また、直流電源１１，１２の極性は図示の通りであり、直流電源１２の負極及び半導体スイッチング素子１のソースは接地されている。
【００１６】
次に、この実施形態の動作を図２を参照しつつ説明する。
スイッチング素子１をオンさせる場合には、図２に示すように、時刻ｔ１においてオン状態にあるスイッチ６をオフ状態に変化させる。同時に、スイッチ４をオフ状態からオン状態に変化させる。このとき、スイッチ５はオフ状態のままとする。
【００１７】
これにより、Ａ点の電位は、時刻ｔ１以前の０［Ｖ］（第１の電圧レベルとする）から、スイッチ４→Ａ点→内部抵抗３→スイッチング素子１のゲート・ソース間→直流電源１２→直流電源１１→スイッチ４の経路で印加される直流電源１１，１２の電圧の和ＶＧＯＮ（第２の電圧レベルとする）に変化する。直流電源１１，１２の電圧をある程度大きくすれば、高い電圧ＶＧ０Ｎを用いて内部抵抗３を介しスイッチング素子１のゲート・ソース間のコンデンサ（入力容量）を急速に充電することができるので、スイッチング素子１のゲート電圧は直ちに上昇する。
【００１８】
時刻ｔ２において、スイッチング素子１のゲート電圧が、スイッチング素子１がオンするために十分な電圧に上昇すると、スイッチ４をオフ状態とし、スイッチ５をオン状態とする。このとき、Ａ点の電位は、直流電源１２→スイッチ５→Ａ点→内部抵抗３→スイッチング素子１のゲート・ソース間→直流電源１２の経路で印加される直流電源１２の電圧ＶＧＭ１（第３の電圧レベルとする）となる。
よって、スイッチング素子１のゲート電圧を大幅に上昇させることなく一定値ＶＧＭ１に維持しながらスイッチング素子１のオン状態を保つことができる。
【００１９】
このように、スイッチング素子１のゲート電圧をＶＧＭ１でクランプすることにより、ゲート電圧の耐圧を超えずにスイッチング素子１を安全に動作させることができる。また、スイッチング素子１の入力容量に蓄えられるエネルギーはスイッチング素子１のオフ時に放出されて損失となるが、入力容量を高い電圧まで充電するものではないから、入力容量への余分なエネルギーの蓄積による損失の増加を抑制することができる。
【００２０】
本実施形態によれば、スイッチング素子１をオンさせる際に、第２の電圧レベルであるＶＧＯＮをゲートに印加して入力容量を急速に充電することができるので、スイッチング素子１のオン時におけるスイッチング速度を上昇させ、スイッチング損失を低減することができる。
また、本実施形態を適用することで、スイッチング素子１をオンさせる時のゲート電流を増加させることもできるので、電流駆動形の半導体スイッチング素子においてもスイッチング速度を上昇させ、スイッチング損失を低減させる効果があることは言うまでもない。
【００２１】
次に、図３は請求項２，３に係る本発明の第２実施形態を示す回路図であり、図４はその動作波形である。
この実施形態のゲート駆動回路２Ｂは、各一端がＡ点において共通接続された第１，第２のスイッチ７，８と、第１のスイッチ７の他端と接地点との間に接続された第１の直流電源１３と、第１のスイッチ７の他端と第２のスイッチ８の他端との間に接続された第２の直流電源１４とから構成されている。これらの直流電源１３，１４の極性は図示の通りである。
【００２２】
この実施形態において、スイッチング素子１をオフさせる場合には、図４に示すように、まず、時刻ｔ１においてオフ状態であるスイッチ８をオン状態とする。なお、スイッチ７はオフ状態のままである。
【００２３】
時刻ｔ１でスイッチ８がオンすると、Ａ点の電位は、時刻ｔ１以前のＶＧＭ１（第１の電圧レベルとする）から、スイッチング素子１のゲート・ソース間→内部抵抗３→Ａ点→スイッチ８→直流電源１４→直流電源１３→スイッチング素子１のゲート・ソース間の経路で印加されるＶＧＭＯＦＦ（第２の電圧レベルとする）に変化する。この電圧ＶＧＭＯＦＦは、ＶＧＭ１より大幅に低く、負方向に直流電源１３，１４の電圧を加算した値である。
よって、スイッチング素子１のゲート電圧は、ＶＧＭ１から急速に低下する。
【００２４】
次に、ゲート電圧が、時刻ｔ２においてスイッチング素子１がオフするために十分小さい電圧、例えば０［Ｖ］に達すると、スイッチ８をオフ状態とし、スイッチ７をオン状態とする。
これにより、Ａ点の電位は、スイッチング素子１のゲート・ソース間→内部抵抗３→Ａ点→スイッチ７→直流電源１３→スイッチング素子１のゲート・ソース間の経路で印加される直流電源１３の電圧ＶＧＭ２（第３の電圧レベルとする）となる。
【００２５】
このように、本実施形態では、スイッチング素子１のオフ状態ではゲート電圧を第３の電圧レベルであるＶＧＭ２でクランプすることにより、このゲート電圧を大幅に低下させずに一定値に保つことができる。従って、スイッチング素子１のゲート電圧の耐圧を超えずに安全に動作させることができる。
また、スイッチング素子１の入力容量に蓄えられるエネルギーはオンする際に放出されて損失となるが、入力容量を大幅に低い電圧まで充電して余分なエネルギーを蓄積することがないため、損失の増加を抑制することができる。
【００２６】
本実施形態によれば、スイッチング素子１をオフさせる際に、第２の電圧レベルであるＶＧＭＯＦＦをゲートに印加して入力容量を急速に放電させることができるので、スイッチング素子１をオフさせる場合のスイッチング速度を上昇させ、スイッチング損失を低減させることができる。
また、本実施形態を適用することで、スイッチング素子１をオフさせる時のゲート電流を増加させることもできるので、電流駆動形の半導体スイッチング素子においてもスイッチング速度を上昇させ、スイッチング損失を低減させる効果があることは言うまでもない。
【００２７】
次いで、図５は本発明の第３実施形態を示す回路図であり、前述した第１，第２実施形態を併用してスイッチング素子１のオン，オフの両制御を実現するための回路例である。
このゲート駆動回路２Ｃは、第１〜第５のスイッチ４〜８と、第１〜第４の直流電源１１〜１４とから構成されており、第２，第３の直流電源１２，１３同士の接続点が接地されている。
【００２８】
本実施形態の動作波形は図２，図４を合成したものとなり、Ａ点の電位は５つの電位に変化することになる。本実施形態によれば、スイッチング素子１のオン・オフ時におけるスイッチング速度の上昇、スイッチング損失の低減が可能である。
【００２９】
この第３実施形態を図６に示した従来技術と比較すると部品点数は増加することになるが、スイッチング素子１のオン・オフ時に電流が通過するスイッチ数は常に同じであるため、ゲート駆動回路２Ｃにおける損失は従来と同等になる。また、ゲート駆動回路２Ｃを集積化（ＩＣ化）することで、部品点数の増加に伴うゲート駆動回路２Ｃの体積の増加やコストの増加を最小限にとどめることができる。
【００３０】
なお、本発明は、高周波スイッチングを必要とするスイッチング電源、ＤＣ−ＤＣコンバータ、高周波電源等への適用が可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施形態を示す回路図である。
【図２】図１の動作波形である。
【図３】本発明の第２実施形態を示す回路図である。
【図４】図３の動作波形である。
【図５】本発明の第３実施形態を示す回路図である。
【図６】従来技術を示す回路図である。
【図７】図６の動作波形である。
【符号の説明】
【００３２】
１：半導体スイッチング素子
２Ａ，２Ｂ，２Ｃ：ゲート駆動回路
３：ゲート駆動回路の内部抵抗
４〜８：スイッチ
１１〜１４：直流電源
【図１】
2009050118.tif 000003
【図２】
2009050118.tif 000004
【図３】
2009050118.tif 000005
【図４】
2009050118.tif 000006
【図５】
2009050118.tif 000007
【図６】
2009050118.tif 000008
【図７】
2009050118.tif 000009