(57)【要約】【課題】積層膜数、製造工数を低減し得る構成の表示装置の提供。画素の開口率の向上を図った表示装置の提供。【解決手段】基板上に、ゲート線、ゲート絶縁膜が順次形成され、その上にデータ線、画素電極、半導体層が形成され、さらにその上に保護膜が形成された画素を有し、  前記ゲート線の一部が薄膜トランジスタのゲート電極を兼ね、  前記データ線の一部が薄膜トランジスタのドレイン電極を兼ね、  前記画素電極の一部が薄膜トランジスタのソース電極を兼ね、  前記半導体層が酸化物半導体層から成る表示装置であって、  前記酸化物半導体層と前記ドレイン電極および前記ソース電極が直接に接続され、かつ前記データ線と前記画素電極が別の導電膜から構成されている。【選択図】図１
2009099887.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ゲート線、ゲート絶縁膜が順次形成され、その上にデータ線、画素電極、半導体層が形成され、さらにその上に保護膜が形成された画素を有し、
前記ゲート線の一部が薄膜トランジスタのゲート電極を兼ね、
前記データ線の一部が薄膜トランジスタのドレイン電極を兼ね、
前記画素電極の一部が薄膜トランジスタのソース電極を兼ね、
前記半導体層が酸化物半導体層から成る表示装置であって、
前記酸化物半導体層と前記ドレイン電極および前記ソース電極が直接に接続され、かつ前記データ線と前記画素電極が別の導電膜から構成されていることを特徴とする表示装置。
【請求項２】
前記ドレイン電極および前記ソース電極の上層に前記酸化物半導体層が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記ドレイン電極および前記ソース電極のうちの一方の上層に前記酸化物半導体層が形成され、該酸化物半導体層の上層に前記ドレイン電極および前記ソース電極のうちの他方が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記酸化物半導体層の上層に前記ドレイン電極および前記ソース電極が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記データ線が金属、あるいは金属とその他の導電膜の積層膜、あるいは金属と半導体膜の積層膜から構成され、前記画素電極が透明導電膜から構成されていることを特徴とする請求項１に記載の表示装置。
【請求項６】
平面的に観た場合、前記ドレイン電極および前記ソース電極のうちの一方あるいは両方が前記ゲート電極と重なりを持つことを特徴とする請求項１に記載の表示装置。
【請求項７】
基板上に、ゲート線、ゲート絶縁膜が順次形成され、その上にデータ線、半導体層、保護膜が形成され、さらに保護膜上に該保護膜に形成されたスルーホールを通して前記薄膜トランジスタのソースと接続する画素電極が形成された画素を有し、
前記ゲート線の一部が薄膜トランジスタのゲート電極を兼ね、
前記データ線の一部が薄膜トランジスタのドレイン電極を兼ね、
前記画素電極の一部が薄膜トランジスタのソース電極を兼ね、
前記半導体層が酸化物半導体層から成る表示装置であって、
前記半導体層と前記ドレイン電極および前記ソース電極が直接に接続されていることを特徴とする表示装置。
【請求項８】
前記ドレイン電極の上層に前記酸化物半導体層が形成され、該酸化膜半導体層の上層に前記保護膜が形成されていることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記酸化物半導体層の上層に前記ドレイン電極が形成され、該ドレイン電極の上層に前記保護膜が形成されていることを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記酸化物半導体層の上層に前記保護膜が形成され、該保護膜の上層に該保護膜に形成されたスルーホールを通して薄膜トランジスタのドレインと接続されたデータ線、該保護膜の上層に該保護膜に形成されたスルーホールを通して薄膜トランジスタのソースと接続された画素電極が形成されていることを特徴とする請求項７に記載の表示装置。
【請求項１１】
前記データ線と前記画素電極が同一の導電膜から成ることを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記データ線が金属、あるいは金属とその他の導電膜の積層膜、あるいは金属と半導体膜の積層膜から構成され、前記画素電極が透明導電膜から構成されていることを特徴とする請求項７に記載の表示装置。
【請求項１３】
前記ゲート電極と、前記ドレイン電極および前記ソース電極のうち一方あるいは両方が重なりを持つことを特徴とする請求項７に記載の表示装置。
【請求項１４】
前記酸化物半導体層の一部の領域を改質により低抵抗化し、低抵抗化した領域に前記データ線および前記画素電極のうちの一方あるいは両方を接続することを特徴とする請求項１あるいは７に記載の表示装置。
【請求項１５】
基板上に、ゲート線、ゲート絶縁膜が順次形成され、その上にデータ線、画素電極、半導体層が形成され、その上に保護膜が形成された画素を有し、
前記ゲート線の一部が薄膜トランジスタのゲート電極を兼ね、
前記データ線の一部が薄膜トランジスタのドレイン電極を兼ね、
前記画素電極の一部が薄膜トランジスタのソース電極を兼ね、
前記半導体層が酸化物半導体層から成る表示装置であって、
前記酸化物半導体層の一部を改質により低抵抗化することで、前記データ線、あるいは前記画素電極、あるいは前記データ線と前記画素電極の両方を前記低抵抗化された部分で一体に形成することを特徴とする表示装置。
【請求項１６】
前記データ線が酸化物半導体層の低抵抗化された領域で形成され、該酸化物半導体層の上層に前記保護膜が形成され、
前記保護膜の上層に該保護膜に形成されたスルーホールを通して薄膜トランジスタのソースに接続された画素電極が形成されていることを特徴とする請求項１５に記載の表示装置。
【請求項１７】
前記ドレイン電極が前記ゲート電極と重なりをもって形成され、該ドレイン電極の上層に酸化物半導体層が形成され、該酸化物半導体層はその一部が低抵抗化されて画素電極が形成されていることを特徴とする請求項１５に記載の表示装置。
【請求項１８】
櫛歯形状の画素電極を有し、該画素電極は平板状の対向電極に絶縁膜を介して重ねて配置され、
前記対向電極はコモン線を介して前記画素電極に供給さる映像信号に対して基準となる電圧信号が供給されることを特徴とする請求項１、７あるいは１５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、各画素に薄膜トランジスタを備える表示装置に関する。
【背景技術】
【０００２】
たとえばアクティブ・マトリックス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在されｙ方向に並設されるゲート線とｙ方向に延在されｘ方向に並設されるデータ線とで囲まれた領域を画素領域とし、この画素領域には、少なくとも、該ゲート線からの信号（走査信号）によってオンされる前記薄膜トランジスタと、このオンされた該薄膜トランジスタを介して前記データ線からの映像信号が供給される画素電極とを備えて構成されている。
【０００３】
ここで、前記薄膜トランジスタ、ゲート線、データ線、および画素電極等は、フォトリソグラフィ技術による選択エッチングよって所望のパターンに形成された導電層、半導体層、絶縁膜等を所望の順序で基板上に積層させることによって形成されている。
【０００４】
このような構成からなる表示装置は、フレキシブル化および低コスト化のため、積層膜数の低減、フォトリソグラフィ技術による選択エッチングの工程数を低減させることが要望されている。
【０００５】
そして、このような要望に対処するため、たとえば、薄膜トランジスタのチャネルを形成する半導体層として酸化物半導体層を用い、導電膜からなるデータ線および画素電極を前記酸化物半導体層に直接接続する技術が知られている。
【０００６】
このような表示装置はたとえば下記特許文献１に開示がなされている。
【特許文献１】特開２００４−３４９５８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記特許文献１に記載された表示装置は、データ線と画素電極が同一導電膜によって形成されており、たとえば、データ線および画素電極をたとえばＩＴＯ（Indium Tin Oxide）などの透明導電膜によって構成した場合、データ線における電気抵抗が高くなってしまうことを免れないものとなる。
【０００８】
また、該導電膜にたとえば金属などの不透明導電膜を用いた場合、バックライトを利用した透過型液晶表示装置に適用することができないという不都合を有する。
【０００９】
本発明の目的は、積層膜数、製造工数を低減し得る構成の表示装置を提供することにある。
【００１０】
また、本発明の他の目的は、画素の開口率の向上を図った表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
（１）本発明による表示装置は、たとえば、基板上に、ゲート線、ゲート絶縁膜が順次形成され、その上にデータ線、画素電極、半導体層が形成され、さらにその上に保護膜が形成された画素を有し、
前記ゲート線の一部が薄膜トランジスタのゲート電極を兼ね、
前記データ線の一部が薄膜トランジスタのドレイン電極を兼ね、
前記画素電極の一部が薄膜トランジスタのソース電極を兼ね、
前記半導体層が酸化物半導体層から成る表示装置であって、
前記酸化物半導体層と前記ドレイン電極および前記ソース電極が直接に接続され、かつ前記データ線と前記画素電極が別の導電膜から構成されていることを特徴とする。
【００１３】
（２）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記ドレイン電極および前記ソース電極の上層に前記酸化物半導体層が形成されていることを特徴とする。
【００１４】
（３）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記ドレイン電極および前記ソース電極のうちの一方の上層に前記酸化物半導体層が形成され、該酸化物半導体層の上層に前記ドレイン電極および前記ソース電極のうちの他方が形成されていることを特徴とする。
【００１５】
（４）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記酸化物半導体層の上層に前記ドレイン電極および前記ソース電極が形成されていることを特徴とする。
【００１６】
（５）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記データ線が金属、あるいは金属とその他の導電膜の積層膜、あるいは金属と半導体膜の積層膜から構成され、前記画素電極が透明導電膜から構成されていることを特徴とする。
【００１７】
（６）本発明による表示装置は、たとえば、（１）の構成を前提とし、平面的に観た場合、前記ドレイン電極および前記ソース電極のうちの一方あるいは両方が前記ゲート電極と重なりを持つことを特徴とする。
【００１８】
（７）本発明による表示装置は、たとえば、基板上に、ゲート線、ゲート絶縁膜が順次形成され、その上にデータ線、半導体層、保護膜が形成され、さらに保護膜上に該保護膜に形成されたスルーホールを通して前記薄膜トランジスタのソースと接続する画素電極が形成された画素を有し、
前記ゲート線の一部が薄膜トランジスタのゲート電極を兼ね、
前記データ線の一部が薄膜トランジスタのドレイン電極を兼ね、
前記画素電極の一部が薄膜トランジスタのソース電極を兼ね、
前記半導体層が酸化物半導体層から成る表示装置であって、
前記半導体層と前記ドレイン電極および前記ソース電極が直接に接続されていることを特徴とする。
【００１９】
（８）本発明による表示装置は、たとえば、（７）の構成を前提とし、前記ドレイン電極の上層に前記酸化物半導体層が形成され、該酸化膜半導体層の上層に前記保護膜が形成されていることを特徴とする。
【００２０】
（９）本発明による表示装置は、たとえば、（７）の構成を前提とし、前記酸化物半導体層の上層に前記ドレイン電極が形成され、該ドレイン電極の上層に前記保護膜が形成されていることを特徴とする。
【００２１】
（１０）本発明による表示装置は、たとえば、（７）の構成を前提とし、前記酸化物半導体層の上層に前記保護膜が形成され、該保護膜の上層に該保護膜に形成されたスルーホールを通して薄膜トランジスタのドレインと接続されたデータ線、該保護膜の上層に該保護膜に形成されたスルーホールを通して薄膜トランジスタのソースと接続された画素電極が形成されていることを特徴とする。
【００２２】
（１１）本発明による表示装置は、たとえば、（１０）の構成を前提とし、前記データ線と前記画素電極が同一の導電膜から成ることを特徴とする。
【００２３】
（１２）本発明による表示装置は、たとえば、（７）の構成を前提とし、前記データ線が金属、あるいは金属とその他の導電膜の積層膜、あるいは金属と半導体膜の積層膜から構成され、前記画素電極が透明導電膜から構成されていることを特徴とする。
【００２４】
（１３）本発明による表示装置は、たとえば、（７）の構成を前提とし、前記ゲート電極と、前記ドレイン電極および前記ソース電極のうち一方あるいは両方が重なりを持つことを特徴とする。
【００２５】
（１４）本発明による表示装置は、たとえば、（１）あるいは（７）の構成を前提とし、前記酸化物半導体層の一部の領域を改質により低抵抗化し、低抵抗化した領域に前記データ線および前記画素電極のうちの一方あるいは両方を接続することを特徴とする。
【００２６】
（１５）本発明による表示装置は、たとえば、基板上に、ゲート線、ゲート絶縁膜が順次形成され、その上にデータ線、画素電極、半導体層が形成され、その上に保護膜が形成された画素を有し、
前記ゲート線の一部が薄膜トランジスタのゲート電極を兼ね、
前記データ線の一部が薄膜トランジスタのドレイン電極を兼ね、
前記画素電極の一部が薄膜トランジスタのソース電極を兼ね、
前記半導体層が酸化物半導体層から成る表示装置であって、
前記酸化物半導体層の一部を改質により低抵抗化することで、前記データ線、あるいは前記画素電極、あるいは前記データ線と前記画素電極の両方を前記低抵抗化された部分で一体に形成することを特徴とする。
【００２７】
（１６）本発明による表示装置は、たとえば、（１５）の構成を前提とし、前記データ線が酸化物半導体層の低抵抗化された領域で形成され、該酸化物半導体層の上層に前記保護膜が形成され、
前記保護膜の上層に該保護膜に形成されたスルーホールを通して薄膜トランジスタのソースに接続された画素電極が形成されていることを特徴とする。
【００２８】
（１７）本発明による表示装置は、たとえば、（１５）の構成を前提とし、前記ドレイン電極が前記ゲート電極と重なりをもって形成され、該ドレイン電極の上層に酸化物半導体層が形成され、該酸化物半導体層はその一部が低抵抗化されて画素電極が形成されていることを特徴とする。
【００２９】
（１８）本発明による表示装置は、たとえば、（１）、（７）あるいは（１５）の構成を前提とし、櫛歯形状の画素電極を有し、該画素電極は平板状の対向電極に絶縁膜を介して重ねて配置され、
前記対向電極はコモン線を介して前記画素電極に供給さる映像信号に対して基準となる電圧信号が供給されることを特徴とする。
【００３０】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００３１】
このように構成した表示装置は積層膜数と製造工数を低減し得る構成とすることができる。
【００３２】
また、このように構成した表示装置は、画素の開口率の向上を図ることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明による表示装置およびその製造方法の実施例について図面を用いて説明をする。
【００３４】
〈実施例１〉
（全体の構成）
図２は、液晶表示装置の液晶を介して対向配置される各基板のうち一方の基板ＳＵＢ１の液晶側の面の液晶表示領域に形成される回路の一実施例を示す構成図である。
【００３５】
図２において、ｙ方向に延在されｘ方向に並設されるデータ線ＤＬと、このデータ線ＤＬと絶縁されてｘ方向に延在されｙ方向に並設されるゲート線ＧＬを有し、これら各信号線によって囲まれる矩形状の領域が画素の領域（図中点線枠で示す）に相当するようになっている。これにより、各画素はマトリックス状に配置され、この画素群によって前記液晶表示領域を構成するようになっている。
【００３６】
各画素の領域にはその大部分にわたってたとえば透明電極からなる画素電極ＰＸが形成され、この画素電極ＰＸは薄膜トランジスタＴＦＴを介してたとえば図中左側に隣接するデータ線ＤＬと接続されるようになっている。該薄膜トランジスタＴＦＴは、そのオン、オフの駆動によって、データ線ＤＬからの信号を画素電極ＰＸへの供給、非供給を制御するようになっている。
【００３７】
前記薄膜トランジスタＴＦＴは、たとえば、その半導体層（この実施例では酸化物半導体層ＯＳＣが使用されている）の下方に前記ゲート線ＧＬの延在部で形成されるゲート電極ＧＴを配置させた構造、いわゆるボトムゲート型と称されるＭＩＳ（Metal Insulator Semiconductor）構造として形成されている。
【００３８】
これにより、各ゲート線ＧＬのそれぞれに信号（走査信号）が順次供給されることにより、画素列の各画素の薄膜トランジスタＴＦＴがオンされ、そのオンのタイミングに応じて各データ線ＤＬにそれぞれ映像信号を供給することにより、この映像信号の電圧は前記画素列の各画素における画素電極ＰＸに印加されるようになる。
【００３９】
なお、この実施例に示す液晶表示装置は、前記基板ＳＵＢ１と液晶を介して配置される図示しない他の基板を有し、この基板の液晶側の面には各画素に共通な対向電極が形成され、この対向電極はたとえば透明電極から構成され、前記データ線ＤＬに供給される信号（映像信号）に対して基準となる電圧からなる信号が供給されるようになっている。
【００４０】
前記液晶には前記画素電極ＰＸと前記対向電極の電位差によって発生する電界が印加され、それに応じて該液晶の分子が挙動するようになっている。
【００４１】
また、図２には図示されていないが、画素の詳細な説明あるいは他の実施例の説明に応じ、データ線ＤＬと絶縁され画素列ごとにゲート線ＧＬと平行して延在される保持容量線（後に符号ＲＣで示す）が備えられる場合がある。該保持容量ＲＣは、たとえばゲート線ＧＬ（ゲート電極ＧＴ）と同層に形成される。
【００４２】
(画素の構成)
図１（ａ）は、図２に示した各画素のうち一の画素を抜き出して描いた図である。また、図１（ｂ）は図２（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。
【００４３】
図１において、基板ＳＵＢ１の液晶側の面に、まず、ゲート線ＧＬおよびゲート電極ＧＴが形成されている。
【００４４】
そして、基板ＳＵＢ１の表面には、前記ゲート線ＧＬおよびゲート電極ＧＴをも被って絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するようになる。
【００４５】
前記絶縁膜ＧＩの上面にはデータ線ＤＬが形成され、その薄膜トランジスタＴＦＴの近傍部が該薄膜トランジスタＴＦＴの形成領域にまで延在されて該薄膜トランジスタＴＦＴのドレイン電極ＤＴが形成されている。
【００４６】
一方、前記絶縁膜ＧＩの上面には、画素領域の周辺を除く中央部の大部分に画素電極ＰＸが形成され、この画素電極ＰＸの前記薄膜トランジスタＴＦＴの近傍部が該薄膜トランジスタＴＦＴの形成領域にまで延在されて該薄膜トランジスタＴＦＴのソース電極ＳＴが形成されている。
【００４７】
薄膜トランジスタＴＦＴはドレイン電極とソース電極を有し、それらはバイアスの印加状態によって入れ替わるものであるが、この明細書においては、便宜上、データ線と接続される電極をドレイン電極ＤＴと称し、画素電極ＰＸと接続される電極をソース電極ＳＴと称する。
【００４８】
ここで、前記データ線ＤＬと画素電極ＰＸは、それぞれの材料が異なっており、前記データ線ＤＬは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯ（Indium Tin Oxide）やＺｎＯ系等の透明酸化物層の積層膜によって形成されているのに対し、前記画素電極ＰＸは、たとえば、ＩＴＯやＺｎＯ系等の透明酸化物層等からなる透明導電膜によって形成されている。
【００４９】
そして、該薄膜トランジスタＴＦＴの形成領域には酸化物半導体層ＯＳＣが形成され、該酸化物半導体層ＯＳＣの下方には前記ドレイン電極ＤＴおよびソース電極ＳＴが配置されるようになっている。前記酸化物半導体層ＯＳＣは、たとえば、ＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＩｎＯ、ＺｎＳｎＯなどから構成され、前記薄膜トランジスタＴＦＴのチャネルが形成される半導体層となっている。
【００５０】
ここで、図２において、データ線ＤＬから延在されるドレイン電極ＤＴ、画素電極ＰＸから延在されるソース電極ＳＴは、それぞれ、薄膜トランジスタＴＦＴのゲート電極ＧＴと重なりを持つように形成され、その上を覆うように酸化膜半導体層ＯＳＣが形成された積層構造となっている。
【００５１】
そして、前記ドレイン電極ＤＴおよびソース電極ＳＴは、いずれも酸化物半導体層ＯＳＣと直接に接続された構成となっており、たとえばコンタクト層等が介在されていない構成となっている。酸化物半導体の性質からコンタクト層を介在させなくてもドレイン電極ＤＴおよびソース電極ＳＴとオーミック接続を達成できるからである。
【００５２】
なお、図１に示した構成において、ゲート線ＧＬおよびゲート電極ＧＴは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。また、絶縁膜ＧＩは、たとえば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの絶縁膜によって形成されている。
【００５３】
また、このようにデータ線ＤＬ、画素電極ＰＸ、および薄膜トランジスタＴＦＴが形成された基板ＳＵＢ１の表面には保護膜ＰＡＳが形成され、この保護膜ＰＡＳは前記画素電極ＰＸの周辺を除く中央の大部分の領域に開口ＯＰが形成されている。
【００５４】
該保護膜ＰＡＳは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避するために設けられ、前記開口ＯＰは画素電極ＰＸを液晶に近接させて位置づけ該液晶の分子を制御し易くするために形成されている。
【００５５】
なお、図１（ａ）には、たとえば、保持容量線ＲＣがゲート線ＧＬ（ゲート電極ＧＴ）と同層で形成され、絶縁膜ＧＩを介して画素電極ＰＸと重ねられて形成されている。保持容量線ＲＣと画素電極ＰＸとの間に前記絶縁膜ＧＩを誘電体膜とする容量を構成し、この容量によって、画素電極ＰＸに供給される映像信号を蓄積するようになっている。
【００５６】
(製造方法)
図３は、上述した液晶表示装置の製造方法の一実施例を示す工程図で、図２に示した画素における工程を示している。
【００５７】
以下、工程順に説明する。
【００５８】
工程１．（図３（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【００５９】
そして、周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【００６０】
その後、基板ＳＵＢ１の表面に、前記ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【００６１】
工程２．（図３（ｂ））
前記絶縁膜ＧＩの表面の全域に金属膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、データ線ＤＬおよびドレイン電極ＤＴを形成する。
【００６２】
さらに、前記絶縁膜ＧＩの表面に前記データ線ＤＬおよびドレイン電極ＤＴをも被って透明導電膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記透明導電膜をパターン化し、画素電極ＰＸおよびソース電極を形成する。
【００６３】
工程３．（図３（ｃ））
基板ＳＵＢ１の表面の全域に、前記データ線ＤＬおよび画素電極ＰＸ等をも被って酸化物半導体層を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層をパターン化し、薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣを形成する。
【００６４】
その後は、基板ＳＵＢ１の表面の全域に、たとえば樹脂等の絶縁膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記絶縁膜をパターン化して保護膜ＰＡＳ（図示せず）を形成する。
【００６５】
この保護膜ＰＡＳは、画素電極ＰＸの僅かな周辺を除く中央部のほとんどを露出させる開口ＯＰとともに、図示されていないが、データ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔が形成されるようになる。
【００６６】
以上の工程において、金属層等の所定のパターンの加工はフォトリソグラフィ技術による選択エッチング法を用いたものであるが、これに限定されることはなく、たとえば印刷技術などを用いてもよい。
【００６７】
上述のように、本実施例の液晶表示装置の製造方法では、基板ＳＵＢ１の液晶側の面の液晶表示領域において、積層膜数が６層で、５回のパターン形成工程で製造することができることが判る。
【００６８】
本実施例の構成では、データ線ＤＬに金属膜を用い、画素電極ＰＸに透明導電膜を用いるので、上記特許文献１に記載された表示装置でデータ線ＤＬと画素電極ＰＸの両方に透明導電膜などを用いた場合にデータ線ＤＬの電気抵抗が高くなってしまうという不都合を回避できる。
【００６９】
また、特許文献１に記載された表示装置でデータ線ＤＬと画素電極ＰＸの両方に金属を用いた場合に透過型液晶表示装置に適用することができないという不都合を回避できる。
【００７０】
さらに、データ線ＤＬに金属を用いて応力を低減することで、データ線ＤＬに硬いＩＴＯなどを用いた場合に表示装置をフレキシブル化することが困難という不都合を回避できる。
【００７１】
〈実施例２〉
（画素の構成）
図４（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。また、図４（ｂ）は、図４（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。図１と同符号の部材は図１に示す部材と同機能を有するようになっている。
【００７２】
図４において、図１と比較して異なる構成は、画素電極ＰＸが薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣより上層に形成され、該画素電極ＰＸと一体に形成される薄膜トランジスタＴＦＴのソース電極ＳＴが、ゲート電極ＧＴと重なりをもつとともに、前記酸化物半導体層ＯＳＣの上面に直接に当接されて形成されていることにある。
【００７３】
なお、データ線ＤＬは薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣより下層に形成され、該データ線ＤＬと一体に形成されたドレイン電極ＤＴは、ゲート電極ＧＴと重なりをもつとともに、前記酸化物半導体層ＯＳＣの下面に直接に当接されて形成されていることは、図１の場合と同様である。
【００７４】
ここで、ゲート線ＧＬおよびゲート電極ＧＴは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。ゲート絶縁膜ＧＩは、たとえば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの絶縁膜によって形成されている。データ線ＤＬは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。画素電極ＰＸは、たとえば、ＩＴＯやＺｎＯ系等の透明導電膜によって形成され、酸化物半導体層ＯＳＣは、たとえば、ＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＩｎＯ、ＺｎＳｎＯなどで形成されている。
【００７５】
（製造方法）
図５は、液晶表示装置の製造方法の他の実施例を示す工程図で、図４に示した画素における工程を示す。
【００７６】
以下、工程順に説明する。
【００７７】
工程１．（図５（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【００７８】
そして、周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【００７９】
その後、基板ＳＵＢ１の表面に、前記ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【００８０】
工程２．（図５（ｂ））
前記絶縁膜ＧＩの表面の全域に金属膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、データ線ＤＬおよびドレイン電極ＤＴを形成する。
【００８１】
さらに、基板ＳＵＢ１の表面の全域に、前記データ線ＤＬおよびドレイン電極ＤＴをも被って酸化物半導体層を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層をパターン化し、薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣを形成する。
【００８２】
工程３．（図５（ｃ））
前記絶縁膜ＧＩの表面に酸化物半導体層ＯＳＣ等をも被って透明導電膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記透明導電膜をパターン化し、画素電極ＰＸおよびソース電極を形成する。
【００８３】
その後は、基板ＳＵＢ１の表面の全域に、たとえば樹脂等の絶縁膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記絶縁膜をパターン化して保護膜ＰＡＳ（図示せず）を形成する。
【００８４】
この保護膜ＰＡＳは、画素電極ＰＸの僅かな周辺を除く中央部のほとんどを露出させる開口ＯＰとともに、図示されていないが、データ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔が形成されるようになる。
【００８５】
以上の工程において、金属層等の所定のパターンの加工はフォトリソグラフィ技術による選択エッチング法を用いたものであるが、これに限定されることはなく、たとえば印刷技術などを用いてもよい。
【００８６】
上述のように、本実施例の液晶表示装置の製造方法では、基板ＳＵＢ１の液晶側の面の液晶表示領域において、積層膜数が６層で、５回のパターン形成工程で製造することができることが判る。
【００８７】
本実施例の構成では、データ線ＤＬに金属膜を用い、画素電極ＰＸに透明導電膜を用いるので、上記特許文献１に記載された表示装置でデータ線ＤＬと画素電極ＰＸの両方にＩＴＯなどを用いた場合にデータ線ＤＬの電気抵抗が高くなってしまうという不都合を回避できる。
【００８８】
また、特許文献１に記載された表示装置でデータ線ＤＬと画素電極ＰＸの両方に金属を用いた場合に透過型液晶表示装置に適用することができないという不都合を回避できる。
【００８９】
さらに、データ線ＤＬに金属を用いて応力を低減することで、データ線ＤＬに硬いＩＴＯなどを用いた場合に表示装置をフレキシブル化することが困難という不都合を回避できる。
【００９０】
〈実施例３〉
（画素の構成）
図６（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。図６（ｂ）は、図６（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。図１と同符号の部材は図１に示す部材と同機能を有するようになっている。
【００９１】
図６において、図１の場合と比較して異なる構成は、まず、保護膜ＰＡＳは基板ＳＵＢ１の表面の全域に形成され、前記保護膜ＰＡＳの上面に画素電極ＰＸが形成されているところにある。
【００９２】
そして、前記画素電極ＰＸのうち薄膜トランジスタＴＦＴに近接する部分において、前記保護膜ＰＡＳに形成されたスルーホールＴＨを通して、該薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣの一部（ソース領域）に接続されている。
【００９３】
ここで、酸化物半導体層ＯＳＣと画素電極ＰＸの接続部はゲート電極ＧＴと重なりをもつようになっている。
【００９４】
なお、データ線ＤＬは薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣより下層に形成され、該データ線ＤＬと一体に形成されたドレイン電極ＤＴは、ゲート電極ＧＴと重なりをもつとともに、前記酸化物半導体層ＯＳＣの下面に直接に当接されて形成されていることは、図１の場合と同様である。
【００９５】
ゲート線ＧＬおよびゲート電極ＧＴは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。
【００９６】
ゲート絶縁膜ＧＩは、たとえば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの絶縁膜によって形成されている。
【００９７】
データ線ＤＬは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成れている。
【００９８】
画素電極ＰＸは、たとえば、ＩＴＯやＺｎＯ系等の透明導電膜によって形成され、酸化物半導体層ＯＳＣは、たとえば、ＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＩｎＯ、ＺｎＳｎＯなどによって形成されている。
【００９９】
（製造方法）
図７は、液晶表示装置の製造方法の他の実施例を示す工程図で、図６に示した画素における工程を示している。
【０１００】
以下、工程順に説明する。
【０１０１】
工程１．（図７（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【０１０２】
そして、周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【０１０３】
その後、基板ＳＵＢ１の表面に、前記ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【０１０４】
工程２．（図７（ｂ））
前記絶縁膜ＧＩの表面の全域に金属膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、データ線ＤＬおよびドレイン電極ＤＴを形成する。
【０１０５】
さらに、基板ＳＵＢ１の表面の全域に、前記データ線ＤＬおよびドレイン電極ＤＴをも被って酸化物半導体層を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層をパターン化し、薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣを形成する。
【０１０６】
工程３．（図７（ｃ））
基板ＳＵＢ１の表面の全域に、たとえば樹脂等の絶縁膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記絶縁膜をパターン化して保護膜ＰＡＳ（図示せず）を形成する。
【０１０７】
この保護膜ＰＡＳは、前記パターン化によって、薄膜トランジスタＴＦＴの前記酸化物半導体層ＯＳＣのうちソース領域の部分を露出させるスルーホールＴＨが形成され、また、図示されていないがデータ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔が形成される。
【０１０８】
その後、前記保護膜ＰＡＳの表面に、前記スルーホールＴＨおよびコンタクト孔をも被って透明導電膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記透明導電膜をパターン化し、画素電極ＰＸおよびソース電極を形成する。
【０１０９】
この場合、前記ソース電極ＳＴの部分は前記スルーホールＴＨを通して前記酸化物半導体層ＯＳＣのうちソース領域の部分に直接接続されるようになる。
【０１１０】
以上の工程において、金属層等の所定のパターンの加工はフォトリソグラフィ技術による選択エッチング法を用いたものであるが、これに限定されることはなく、たとえば印刷技術などを用いてもよい。
【０１１１】
上述のように、本実施例の液晶表示装置の製造方法では、基板ＳＵＢ１の液晶側の面の液晶表示領域において、積層膜数が６層で、５回のパターン形成工程で製造することができることが判る。
【０１１２】
本実施例の構成では、データ線ＤＬに金属膜を用い、画素電極ＰＸに透明導電膜を用いるので、上記特許文献１に記載された表示装置でデータ線ＤＬと画素電極ＰＸの両方にＩＴＯなどを用いた場合にデータ線ＤＬの電気抵抗が高くなってしまうという不都合を回避できる。
【０１１３】
また、特許文献１に記載された表示装置でデータ線ＤＬと画素電極ＰＸの両方に金属を用いた場合に透過型液晶表示装置に適用することができないという不都合を回避できる。
【０１１４】
さらに、データ線ＤＬに金属を用いて応力を低減することで、データ線ＤＬに硬いＩＴＯなどを用いた場合に表示装置をフレキシブル化することが困難という不都合を回避できる。
【０１１５】
さらに、保護膜上の画素電極ＰＸは、液晶と近い距離に位置づけられ、該液晶の分子を制御し易くできる効果を奏する。
【０１１６】
〈実施例４〉
（画素の構成）
図８（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。図８（ｂ）は、図８（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。図１と同符号の部材は図１に示す部材と同機能を有するようになっている。
【０１１７】
図８において、図１と比較して異なる構成は、まず、保護膜ＰＡＳは基板ＳＵＢ１の表面の全域に形成され、前記保護膜ＰＡＳの上面にデータ線ＤＬおよび画素電極ＰＸが形成されているところにある。
【０１１８】
そして、前記データ線ＤＬのうち薄膜トランジスタＴＦＴに近接する部分において、前記保護膜ＰＡＳに形成されたスルーホールＴＨ１を通して、該薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣの一部（ドレイン領域）に接続されている。
【０１１９】
また、前記画素電極ＰＸのうち薄膜トランジスタＴＦＴに近接する部分において、前記保護膜ＰＡＳに形成されたスルーホールＴＨ２を通して、該薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣの一部（ソース領域）に接続されている。
【０１２０】
ここで、データ線ＤＬの前記酸化物半導体層ＯＳＣとの接続部は薄膜トランジスタＴＦＴのドレイン電極として機能し、ゲート電極ＧＴと重なりをもつようになっている。また、画素電極ＰＸの前記酸化物半導体層ＯＳＣとの接続部はソース電極として機能し、ゲート電極ＧＴと重なりをもつようになっている。
【０１２１】
ゲート線ＧＬおよびゲート電極ＧＴは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。
【０１２２】
ゲート絶縁膜ＧＩは、たとえば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの絶縁膜によって形成されている。
【０１２３】
データ線ＤＬと画素電極ＰＸは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜、あるいはＩＴＯやＺｎＯ系等の透明導電膜などの同一の膜から形成されている。
【０１２４】
酸化物半導体層ＯＳＣは、たとえば、ＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＩｎＯ、ＺｎＳｎＯなどによって形成されている。
【０１２５】
（製造方法）
図９は、液晶表示装置の製造方法の他の実施例を示す工程図で、図８に示した画素における工程を示している。
【０１２６】
以下、工程順に説明する。
【０１２７】
工程１．（図９（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【０１２８】
そして、周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【０１２９】
その後、基板ＳＵＢ１の表面に、前記ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【０１３０】
工程２．（図９（ｂ））
前記絶縁膜ＧＩの表面の全域に酸化物半導体層を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層をパターン化し、薄膜トランジスタＴＦＴの形成領域において酸化物半導体層ＯＳＣを残存させる。
【０１３１】
工程３．（図９（ｃ））
基板ＳＵＢ１の表面の全域に、たとえば樹脂等の絶縁膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記絶縁膜をパターン化して保護膜ＰＡＳ（図示せず）を形成する。
【０１３２】
この保護膜ＰＡＳは、前記パターン化によって、薄膜トランジスタＴＦＴの前記酸化物半導体層ＯＳＣのうちドレイン領域およびソース領域の各部分を露出させるスルーホールＴＨ１、ＴＨ２が形成され、また、図示されていないがデータ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔が形成される。
【０１３３】
その後、前記保護膜ＰＡＳの表面に、前記スルーホールＴＨおよびコンタクト孔をも被って金属膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記透明導電膜をパターン化し、データ線ＤＬおよび画素電極ＰＸを形成する。
【０１３４】
データ線ＤＬの一部は、保護膜ＰＡＳのスルーホールＴＨ１を通して前記酸化物半導体層ＯＳＣのドレイン領域に接続され、薄膜トランジスタＴＦＴのドレイン電極ＤＴとして機能するようになっている。また、画素電極ＰＸの一部は、保護膜ＰＡＳのスルーホールＴＨ２を通して前記酸化物半導体層ＯＳＣのソース領域に接続され、薄膜トランジスタＴＦＴのソース電極ＳＴとして機能するようになっている。
【０１３５】
以上の工程でパターンの形成には、たとえばフォトリソグラフィ技術を用いているが、これに限定されず、たとえば印刷技術などを用いてもよい。
【０１３６】
上述のように、本実施例の構成では、基板ＳＵＢ１の液晶側の面の液晶表示領域は、積層膜数が５層で、４回のパターン形成工程で製造することができる。
【０１３７】
また、本実施例の構成では、画素電極ＰＸと液晶の距離が近接し、かつ基板ＳＵＢ１の液晶との界面となる表面の凹凸を小さくできるため、液晶を効率良く制御できる効果を奏する。
【０１３８】
〈実施例５〉
（画素の構成）
図１０（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。図１０（ｂ）は、図１０（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。図１と同符号の部材は図１に示す部材と同機能を有するようになっている。
【０１３９】
図１０（ａ）において、薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣは、ゲート電極ＧＴと重なりを持つように形成され、該ゲート電極ＧＴの両脇にそれぞれ延在されて形成されている。
【０１４０】
該酸化物半導体層ＯＳＣは、前記ゲート電極ＧＴの直上のいわゆるチャネルとして機能する領域は高抵抗の半導体層として形成され、それ以外の領域は低抵抗の半導体層として形成されている。
【０１４１】
このような酸化物半導体層ＯＳＣが形成された基板ＳＵＢ１の表面は、該酸化物半導体層ＯＳＣをも被って保護膜ＰＡＳが形成されている。
【０１４２】
そして、保護膜ＰＡＳの表面にはデータ線ＤＬが形成され、その一部は該保護膜ＰＡＳに形成されたスルーホールＴＨ１を通して前記酸化物半導体層ＯＳＣの一端側の低抵抗の半導体層に直接接続されている。また、保護膜ＰＡＳの表面には画素電極ＰＸが形成され、その一部は該保護膜ＰＡＳに形成されたスルーホールＴＨ２を通して前記酸化物半導体層ＯＳＣの他端側の低抵抗の半導体層に直接接続されている。
【０１４３】
ゲート線ＧＬおよびゲート電極ＧＴは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。
【０１４４】
絶縁膜ＧＩは、たとえば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの絶縁膜によって形成されている。
【０１４５】
データ線ＤＬと画素電極ＰＸは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜，あるいはＩＴＯやＺｎＯ系等の透明導電膜などの同一の膜から形成されている。
【０１４６】
酸化物半導体層ＯＳＣは、たとえば、ＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＩｎＯ、ＺｎＳｎＯなどによって形成される。
【０１４７】
（製造方法）
図１１は、液晶表示装置の製造方法の他の実施例を示す工程図で、図１０に示した画素における工程を示している。
【０１４８】
以下、工程順に説明する。
【０１４９】
工程１．（図１１（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【０１５０】
そして、周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【０１５１】
その後、基板ＳＵＢ１の表面に、前記ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【０１５２】
工程２．（図１１（ｂ））
前記絶縁膜ＧＩの表面の全域に酸化物半導体層を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層をパターン化し、薄膜トランジスタＴＦＴの形成領域において酸化物半導体層ＯＳＣを残存させる。
【０１５３】
この酸化物半導体層ＯＳＣは、前記ゲート電極ＧＴの直上のいわゆるチャネルとして機能する領域は高抵抗の半導体層（図中符号ＨＲで示す）として形成され、それ以外の領域は低抵抗の半導体層（図中符号ＬＲで示す）として形成されている。
【０１５４】
このような酸化物半導体層ＯＳＣは、図１２に示すように、高抵抗の酸化物半導体層ＯＳＣを形成した後に、そのチャネルとして機能させる領域上にたとえばレジストあるいはハードマスク等で覆い、これらレジストあるいはハードマスク等から露出された部分をイオン注入や熱拡散、レーザ拡散などによるドーピング、あるいはレーザ照射、還元アニールなどによる膜の改質を行なって低抵抗化することによって得られる。
【０１５５】
この場合、酸化物半導体層ＯＳＣのパターン化と、パターン化された酸化物半導体層ＯＳＣの選択領域の低抵抗化を、ハーフトーンマスクを用いることによって同一のマスク工程で行うことができる。
【０１５６】
工程３．（図１１（ｃ））
基板ＳＵＢ１の表面にたとえば樹脂からなる保護膜ＰＡＳを形成し、前記酸化物半導体層ＯＳＣの一端側の低抵抗の半導体層の一部を露出させるスルーホールＴＨ１、前記酸化物半導体層ＯＳＣの他端側の低抵抗の半導体層の一部を露出させるスルーホールＴＨ２を形成する。
【０１５７】
なお、この際、図示していないが、データ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔も形成する。
【０１５８】
その後、前記保護膜ＰＡＳの表面に、前記スルーホールＴＨ１、ＴＨ２およびコンタクト孔をも被って透明導電膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記透明導電膜をパターン化し、データ線ＤＬおよび画素電極ＰＸを形成する。
【０１５９】
データ線ＤＬの一部は、保護膜ＰＡＳのスルーホールＴＨ１を通して前記酸化物半導体層ＯＳＣの一端側の低抵抗の半導体層（ドレイン領域）に接続され、薄膜トランジスタＴＦＴのドレイン電極ＤＴとして機能するようになっている。また、画素電極ＰＸの一部は、保護膜ＰＡＳのスルーホールＴＨ２を通して前記酸化物半導体層ＯＳＣの他端側の低抵抗の半導体層（ソース領域）に接続され、薄膜トランジスタＴＦＴのソース電極ＳＴとして機能するようになっている。
【０１６０】
以上の工程でパターンの形成には、たとえばフォトリソグラフィ技術を用いているが、これに限定されず、たとえば印刷技術などを用いてもよい。
【０１６１】
上述のように、本実施例の製造方法は、基板ＳＵＢ１の液晶側の面の液晶表示領域は、積層膜数が５層で、５回のパターン形成工程で製造することができる。
【０１６２】
また、本実施例の構成では、画素電極ＰＸと液晶の距離が近接し、かつ基板ＳＵＢ１の表面の凹凸が小さいため、液晶を効率良く制御できる効果を奏する。
【０１６３】
〈実施例６〉
（画素の構成）
図１３（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図１０（ａ）に対応した図となっている。図１３（ｂ）は、図１３（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。図１０と同符号の部材は図１に示す部材と同機能を有するようになっている。
【０１６４】
図１３において、図１０と比較して異なる構成は、まず、データ線ＤＬは酸化物半導体層ＯＳＣと同層に形成されている。そして、前記酸化物半導体層ＯＳＣは、薄膜トランジスタＴＦＴのチャネルとして機能させる領域を高抵抗に、それ以外の領域を低抵抗に形成しており、前記データ線ＤＬは前記酸化物半導体層ＯＳＣの一端側の低抵抗の半導体層と一体になって形成されていることにある。
【０１６５】
すなわち、前記データ線ＤＬは酸化物半導体層のＯＳＣの低抵抗化された部分として構成されている。
【０１６６】
なお、画素電極ＰＸは、保護膜ＰＡＳの上面に形成され、該保護膜ＰＡＳに形成したスルーホールＴＨを通して前記酸化物半導体層ＯＳＣの他端側の半導体層と直接接続されて図１０の場合と同様になっている。
【０１６７】
ゲート線ＧＬおよびゲート電極ＧＴは、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。
【０１６８】
ゲート絶縁膜ＧＩは、たとえば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの絶縁膜によって形成されている。
【０１６９】
画素電極ＰＸは、ＩＴＯやＺｎＯ系の透明導電膜、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。
【０１７０】
データ線ＤＬの材料ともなる酸化物半導体層ＯＳＣは、たとえば、ＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＩｎＯ、ＺｎＳｎＯなどの酸化物によって形成されている。
【０１７１】
（製造方法）
図１４は、液晶表示装置の製造方法の他の実施例を示す工程図で、図１３に示した画素における工程を示している。
【０１７２】
以下、工程順に説明する。
【０１７３】
工程１．（図１４（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【０１７４】
そして、周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【０１７５】
その後、基板ＳＵＢ１の表面に、前記ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【０１７６】
工程２．（図１４（ｂ））
前記絶縁膜ＧＩの表面の全域に酸化物半導体層を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層をパターン化し、データ線ＤＬおよび薄膜トランジスタＴＦＴの形成領域において酸化物半導体層ＯＳＣを残存させる。
【０１７７】
データ線ＤＬの形成領域における酸化物半導体層ＯＳＣと薄膜トランジスタＴＦＴの形成領域における酸化物半導体層ＯＳＣは互いに連続したパターンで形成される。
【０１７８】
この酸化物半導体層ＯＳＣは、前記ゲート電極ＧＴの直上のいわゆるチャネルとして機能する領域は高抵抗の半導体層（図中符号ＨＲで示す）として形成され、それ以外の領域は低抵抗の半導体層（図中符号ＬＲで示す）として形成されている。
【０１７９】
このことから、データ線ＤＬおよびこれに接続される薄膜トランジスタＴＦＴのドレイン電極ＤＴは、前記酸化物半導体層ＯＳＣの低抵抗の半導体層で構成されることになる。
【０１８０】
このような酸化物半導体層ＯＳＣは、図１２に示したように、高抵抗の酸化物半導体層ＯＳＣを形成した後に、そのチャネルとして機能させる領域上をたとえばレジストあるいはハードマスク等で覆い、これらレジストあるいはハードマスク等から露出された部分にイオン注入や熱拡散、レーザ拡散などによるドーピング、あるいはレーザ照射、還元アニールなどによる膜の改質を行なって低抵抗化することによって得られる。
【０１８１】
この場合、酸化物半導体層ＯＳＣのパターン化と、パターン化された酸化物半導体層ＯＳＣの選択領域の低抵抗化を、ハーフトーンマスクを用いることによって同一のマスク工程で行うことができる。
【０１８２】
工程３．（図１４（ｃ））
基板ＳＵＢ１の表面にたとえば樹脂からなる保護膜ＰＡＳを形成し、前記酸化物半導体層ＯＳＣのソース領域となる低抵抗の半導体層の一部を露出させるスルーホールＴＨを形成する。
【０１８３】
なお、この際、図示していないが、前記保護膜ＰＡＳにデータ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔も形成する。
【０１８４】
その後、前記保護膜ＰＡＳの表面に、前記スルーホールＴＨおよびコンタクト孔をも被って透明導電膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記透明導電膜をパターン化し、画素電極ＰＸを形成する。
【０１８５】
画素電極ＰＸの一部は、保護膜ＰＡＳのスルーホールＴＨを通して前記酸化物半導体層ＯＳＣのソース領域となる低抵抗の半導体層に接続され、薄膜トランジスタＴＦＴのソース電極ＳＴとして機能するようになっている。
【０１８６】
以上の工程でパターンの形成には、たとえばフォトリソグラフィ技術を用いているが、これに限定されず、たとえば印刷技術などを用いてもよい。
【０１８７】
上述のように、本実施例の製造方法は、基板ＳＵＢ１の液晶側の面の液晶表示領域は、積層膜数が５層で、５回のパターン形成工程で製造することができる。
【０１８８】
また、本実施例の構成では、画素電極ＰＸと液晶の距離が近接し、かつ基板ＳＵＢ１の表面の凹凸が小さいため、液晶を効率良く制御できる効果を奏する。
【０１８９】
〈実施例７〉
（画素の構成）
図１５（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。また、図１５（ｂ）は、図１５（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。図１と同符号の部材は図１に示す部材と同機能を有するようになっている。
【０１９０】
図１５において、図１の場合と比較して異なる構成は、画素電極ＰＸにあり、この画素電極ＰＸは、薄膜トランジスタＴＦＴの半導体層である酸化物半導体層ＯＳＣから延在して一体に形成され、該酸化物半導体層ＯＳＣを低抵抗化した領域（符号ＬＲで示す）で構成している。
【０１９１】
したがって、ゲート電極ＧＴの上方に形成される薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣは該薄膜トランジスタＴＦＴのチャネル領域となる高抵抗の領域（符号ＨＲで示す）を有し、前記画素電極ＰＸとの境界は前記ゲート電極ＧＴの上方に位置づけられている。
【０１９２】
なお、前記画素電極ＰＸの前記チャネル領域との境界に近接する部分は薄膜トランジスタＴＦＴのソース電極ＳＴとして機能している。
【０１９３】
データ線ＤＬと一体に形成される薄膜トランジスタＴＦＴのドレイン電極ＤＴは、高抵抗の酸化物半導体層ＯＳＣの下層に位置づけられ該酸化物半導体層ＯＳＣと直接に接続され、図１に示す構成と同様となっている。
【０１９４】
また、薄膜トランジスタＴＦＴ等を被って形成される保護膜ＰＡＳは、
前記画素電極ＰＸの僅かな周辺を除いた中央の大部分を露呈させる開口ＯＰが形成されているのも、図１に示す構成と同様となっている。
【０１９５】
ゲート線ＧＬおよびゲート電極ＧＴは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。
【０１９６】
ゲート絶縁膜ＧＩは、たとえば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの絶縁膜によって形成されている。
【０１９７】
データ線ＤＬは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。
【０１９８】
酸化物半導体層ＯＳＣは、たとえば、ＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＩｎＯ、ＺｎＳｎＯなどによって形成されている。
【０１９９】
（製造方法）
図１６は、液晶表示装置の製造方法の他の実施例を示す工程図で、液晶表示領域の一画素における工程を示す。
【０２００】
以下、工程順に説明する。
【０２０１】
工程１．（図１６（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【０２０２】
そして、周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【０２０３】
その後、基板ＳＵＢ１の表面に、前記ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【０２０４】
工程２．（図１６（ｂ））
前記絶縁膜ＧＩの表面の全域に金属膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、データ線ＤＬおよびドレイン電極ＤＴを形成する。
【０２０５】
さらに、前記絶縁膜ＧＩの表面に前記データ線ＤＬおよびドレイン電極ＤＴをも被って酸化物半導体層ＯＳＣを形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層ＯＳＣをパターン化し、薄膜トランジスタＴＦＴの半導体層の形成領域の他に、画素電極ＰＸおよびソース電極ＳＴの形成領域にも残存させる。
【０２０６】
工程３．（図１６（ｃ））
前記酸化物半導体層ＯＳＣの全域のうち画素電極ＰＸおよびソース電極ＳＴの形成領域を低抵抗化する。
【０２０７】
酸化物半導体層ＯＳＣの選択的な低抵抗化は、上述したように、低抵抗化を回避する領域（ここでは、チャネルおよびドレインとして機能する領域）を、たとえばレジストやハードマスク等で覆い、その後イオン注入や熱拡散、レーザ拡散などによるドーピング、あるいはレーザ照射、還元アニールなどによって膜の改質を行なうことでなされる。
【０２０８】
この場合、マスクとしてハーフトーンマスクを用いることにより、１回のマスク工程で、前記酸化物半導体層ＯＳＣの選択除去と選択的な低抵抗化を行うことができる。
【０２０９】
その後は、基板ＳＵＢ１の表面の全域に、たとえば樹脂等の絶縁膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記絶縁膜をパターン化して保護膜ＰＡＳ（図示せず）を形成する。
【０２１０】
この保護膜ＰＡＳは、画素電極ＰＸの僅かな周辺を除く中央部のほとんどを露出させる開口ＯＰとともに、図示されていないが、データ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔が形成されるようになる。
【０２１１】
以上の工程において、金属層等の所定のパターンの加工はフォトリソグラフィ技術による選択エッチング法を用いたものであるが、これに限定されることはなく、たとえば印刷技術などを用いてもよい。
【０２１２】
上述のように、本実施例の液晶表示装置の製造方法では、基板ＳＵＢ１の液晶側の面の液晶表示領域において、積層膜数が５層で、４回のパターン形成工程で製造することができることが判る。
【０２１３】
〈実施例８〉
（画素の構成）
図１７（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図１５（ａ）に対応した図となっている。また、図１７（ｂ）は、図１７（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。図１５と同符号の部材は図１５に示す部材と同機能を有するようになっている。
【０２１４】
図１７において、図１５の場合と比較して異なる構成は、データ線ＤＬにおいてもそれと一体に形成される薄膜トランジスタＴＦＴのドレイン電極とともに、前記薄膜トランジスタＴＦＴの半導体層である酸化物半導体層ＯＳＣから延在して一体に形成され、該酸化物半導体層ＯＳＣを低抵抗化した領域（符号ＬＲで示す）で構成していることにある。
【０２１５】
ゲート電極ＧＴの上方に形成される薄膜トランジスタＴＦＴの酸化物半導体層ＯＳＣは該薄膜トランジスタＴＦＴのチャネル領域となる高抵抗の領域（符号ＨＲで示す）を有し、前記データ線ＤＬとの境界は前記ゲート電極ＧＴの上方に位置づけられている。
【０２１６】
なお、前記データ線ＤＬの前記チャネル領域との境界に近接する部分は薄膜トランジスタＴＦＴのドレイン電極ＤＴとして機能している。
【０２１７】
ゲート線ＧＬおよびゲート電極ＧＴは、たとえば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって形成されている。
【０２１８】
ゲート絶縁膜ＧＩは、たとえば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの絶縁膜によって形成されている。
【０２１９】
酸化物半導体層は、たとえば、ＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＩｎＯ、ＺｎＳｎＯなどによって形成されている。
【０２２０】
（製造方法）
図１８は、液晶表示装置の製造方法の他の実施例を示す工程図で、液晶表示領域の一画素における工程を示す。
【０２２１】
以下、工程順に説明する。
【０２２２】
工程１．（図１８（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【０２２３】
そして、周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し、ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【０２２４】
その後、基板ＳＵＢ１の表面に、前記ゲート線ＧＬ、ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【０２２５】
工程２．（図１８（ｂ））
前記絶縁膜ＧＩの表面に酸化物半導体層ＯＳＣを形成する。この場合、この実施例では該酸化物半導体層ＯＳＣとしてたとえば低抵抗化されたものを形成している。
【０２２６】
そして、フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層ＯＳＣをパターン化し、薄膜トランジスタＴＦＴの半導体層の形成領域の他に、画素電極ＰＸおよびソース電極ＳＴの形成領域、およびデータ線ＤＬおよびドレイン電極ＤＴの形成領域に残存させる。
【０２２７】
工程３．（図１８（ｃ））
前記酸化物半導体層ＯＳＣの全域のうち薄膜トランジスタＴＦＴのチャネル領域に相当する部分以外を高抵抗化する。
【０２２８】
酸化物半導体層ＯＳＣの選択的な低抵抗化は、低抵抗化を回避する領域（ここでは、チャネル領域）を、たとえばレジストやハードマスク等で覆い、その後それ以外の部分にイオン注入や熱拡散、レーザ拡散などによるドーピング、あるいはレーザ照射、還元アニールなどによって膜の改質を行なうことでなされる。
【０２２９】
この場合、マスクとしてハーフトーンマスクを用いることにより、１回のマスク工程で、前記酸化物半導体層ＯＳＣの選択的除去と選択的な領域の低抵抗化を行うことができる。
【０２３０】
その後は、基板ＳＵＢ１の表面の全域に、たとえば樹脂等の絶縁膜を形成し、フォトリソグラフィ技術による選択エッチング法を用いて前記絶縁膜をパターン化して保護膜ＰＡＳ（図示せず）を形成する。
【０２３１】
この保護膜ＰＡＳは、画素電極ＰＸの僅かな周辺を除く中央部のほとんどを露出させる開口ＯＰとともに、図示されていないが、データ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔が形成されるようになる。
【０２３２】
以上の工程において、金属層等の所定のパターンの加工はフォトリソグラフィ技術による選択エッチング法を用いたものであるが、これに限定されることはなく、たとえば印刷技術などを用いてもよい。
【０２３３】
上述のように、本実施例の液晶表示装置の製造方法では、基板ＳＵＢ１の液晶側の面の液晶表示領域において、積層膜数が４層で、３回のパターン形成工程で製造することができることが判る。
【０２３４】
〈実施例９〉
（画素の構成）
図１９（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図であり、図１（ａ）と対応した図となっている。また、図１９（ｂ）は、図１９（ａ）のＡ−Ｂ−Ｃ−Ｄ線における断面図である。図１と同符号の部材は図１に示す部材と同機能を有するようになっている。
【０２３５】
図１９において、図１と比較して異なる構成は、まず、ゲート信号線ＧＬと同層に画素領域の大部分に及んで平板状の対向電極ＣＴが形成されており、この対向電極ＣＴの上方には絶縁膜ＧＩを介して画素電極ＰＸが前記対向電極ＣＴと重畳して形成されていることにある。
【０２３６】
そして、前記対向電極ＣＴには該対向電極ＣＴと一体に前記ゲート信号線ＧＬと平行して形成されているコモン線ＣＬを通して基準信号が供給されるようになっていることにある。
【０２３７】
さらに、映像信号が供給される前記画素電極ＰＸはたとえば櫛歯状のパターンからなり複数の線状電極が並設された電極群で構成されていることにある。
【０２３８】
このような液晶表示装置は、画素電極ＰＸと対向電極ＣＴの間に、基板ＳＵＢ１の面と平行な電界成分を一部に含む電界（いわゆる横電界）を発生させて液晶の分子を駆動させる構成（ＩＰＳ：In-Plane-Switching）となっている。
【０２３９】
図１９に示す構成は、図１に示す構成において、上記ＩＰＳ構造を適用させたものであるが、上述した各実施例においても上記ＩＰＳ構造を適用させることができる。
【０２４０】
〈実施例１０〉
図２０は、マトリックス状に画素が形成された基板ＳＵＢ１上に、ゲート信号駆動回路Ｖおよびデータ信号駆動回路Ｈｅが形成されていることを示した平面図である。
【０２４１】
各ゲート線ＧＬへの走査信号の供給はゲート信号駆動回路Ｖによってなされ、各データ線ＤＬへの映像信号の供給はデータ信号駆動回路Ｈｅによってなされるようになっている。
【０２４２】
なお、図２０には図示されていないが、基板ＳＵＢ１に保持容量ＲＣ、あるいはコモン線ＣＬおよび対向電極ＣＴを形成する場合において、保持容量ＲＣ、あるいはコモン線ＣＬは、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの積層膜、それらの合金膜、それらとＩＴＯやＺｎＯ系等の透明酸化物層の積層膜によって構成してもよい。
【０２４３】
前記基板ＳＵＢは、通常のガラス基板以外に、たとえば合成樹脂あるいはステンレス等からなるフレキシブル基板として構成してもよい。低温で成膜可能な材料を用いているため基板ＳＵＢ１の材料に合成樹脂を用いることができるからである。
【０２４４】
上述した各実施例の表示装置およびその製造方法は、透過型、反射型、半透過型、ＩＰＳ型、あるいはＩＰＳ−Ｐｒｏ型の各液晶表示装置はもちろんのこと、有機ＥＬ表示装置等の他の表示装置にも適用できる。画素毎に薄膜トランジスタを備えアクティブマトリクス駆動がなされる表示装置において同様の課題を有するからである。
【０２４５】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【０２４６】
【図１】本発明による表示装置の画素の構成の一実施例を示す図である。
【図２】本発明による表示装置として液晶表示装置を例に挙げ、その液晶表示領域に形成される回路の一実施例を示す構成図である
【図３】本発明による表示装置の製造方法の一実施例を示す工程図で、図２に示す画素における工程を示す図である。
【図４】本発明による表示装置の画素の他の実施例を示す構成図である。
【図５】本発明による表示装置の製造方法の他の実施例を示す工程図で、図４に示す画素における工程を示す図である。
【図６】本発明による表示装置の画素の他の実施例を示す構成図である。
【図７】本発明による表示装置の製造方法の他の実施例を示す工程図で、図６に示す画素における工程を示す図である。
【図８】本発明による表示装置の画素の他の実施例を示す構成図である。
【図９】本発明による表示装置の製造方法の他の実施例を示す工程図で、図８に示す画素における工程を示す図である。
【図１０】本発明による表示装置の画素の他の実施例を示す構成図である。
【図１１】本発明による表示装置の製造方法の他の実施例を示す工程図で、図１０に示す画素における工程を示す図である。
【図１２】本発明による表示装置の製造方法に適用される方法で、基板の上面に形成した酸化物半導体層に選択的に抵抗の低い領域を形成する場合の説明図である。
【図１３】本発明による表示装置の画素の他の実施例を示す構成図である。
【図１４】本発明による表示装置の製造方法の他の実施例を示す工程図で、図１３に示す画素における工程を示す図である。
【図１５】本発明による表示装置の画素の他の実施例を示す構成図である。
【図１６】本発明による表示装置の製造方法の他の実施例を示す工程図で、図１５に示す画素における工程を示す図である。
【図１７】本発明による表示装置の画素の他の実施例を示す構成図である。
【図１８】本発明による表示装置の製造方法の他の実施例を示す工程図で、図１７に示す画素における工程を示す図である。
【図１９】本発明による表示装置の画素の他の実施例を示す構成図である。
【図２０】本発明による表示装置において基板に信号駆動回路が搭載されている場合の構成を説明する図である。
【符号の説明】
【０２４７】
ＳＵＢ１……基板、ＴＦＴ……薄膜トランジスタ、ＧＩ……絶縁膜、ＧＬ……ゲート線、ＧＴ……ゲート電極、ＤＬ……データ線、ＤＴ……ドレイン電極、ＰＸ……画素電極、ＳＴ……ソース電極、ＯＳＣ……酸化物半導体層、ＨＲ……高抵抗の半導体層、ＬＲ……低抵抗の半導体層、ＲＣ……保持容量、ＣＬ……コモン線、ＣＴ……対向電極、ＰＡＳ……保護膜、ＯＰ……開口、ＴＨ……スルーホール、Ｖ……ゲート信号駆動回路、Ｈｅ……ソース信号駆動回路。
【図１】
2009099887.tif 000003
【図２】
2009099887.tif 000004
【図３】
2009099887.tif 000005
【図４】
2009099887.tif 000006
【図５】
2009099887.tif 000007
【図６】
2009099887.tif 000008
【図７】
2009099887.tif 000009
【図８】
2009099887.tif 000010
【図９】
2009099887.tif 000011
【図１０】
2009099887.tif 000012
【図１１】
2009099887.tif 000013
【図１２】
2009099887.tif 000014
【図１３】
2009099887.tif 000015
【図１４】
2009099887.tif 000016
【図１５】
2009099887.tif 000017
【図１６】
2009099887.tif 000018
【図１７】
2009099887.tif 000019
【図１８】
2009099887.tif 000020
【図１９】
2009099887.tif 000021
【図２０】
2009099887.tif 000022