(57)【要約】【課題】本発明により、転送効率を向上でき、飽和電子数を拡大でき、転送効率バラツキ、飽和バラツキを低減できる固体撮像装置を提供する。【解決手段】水平ＣＣＤ出口部の信号電子−電圧変換部との境界付近のゲート電極下層領域に不純物領域６とこの不純物領域６よりも低濃度の不純物領域５を形成することにより、転送時の電位分布をなだらかにすることができ、転送効率を向上でき、飽和電子数を拡大でき、転送効率バラツキ、飽和バラツキを低減できる。【選択図】図１
2009038325.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に、信号電子を受けて水平方向に転送する水平転送ＣＣＤ部および前記水平ＣＣＤ部から転送された電子を信号電圧に変換する電子−電圧変換部ならびに電子を排出するリセットドレイン部とからなる固体撮像装置であって、
前記第１導電型の半導体基板に形成される第１の第２導電型不純物領域と、
前記第１の第２導電型不純物領域と接して前記第１導電型の半導体基板の表面に形成される第１の第１導電型不純物領域と、
前記第１の第１導電型不純物領域上に形成される第１の絶縁膜と、
前記リセットドレイン部の前記第１の絶縁膜上に形成されるリセットゲートと、
前記第１の第１導電型不純物領域と接して前記リセットドレイン部の前記第１導電型の半導体基板の表面に形成される第２の第１導電型不純物領域と、
前記水平ＣＣＤ部の前記電子−電圧変換部に隣接する領域の前記第１の絶縁膜上に形成されるオフセットゲートと、
前記水平ＣＣＤ部の前記第１の絶縁膜上に互いに平行に電子転送方向に並んで形成される２以上のストレージゲートと、
前記各ストレージゲート間に前記ストレージゲートと平行に１つずつ形成される１または複数のゲート電極と、
前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域に接して前記オフセットゲートおよび最も前記電子−電圧変換部の近くに形成される前記ストレージゲートならびに次に前記電子−電圧変換部の近くに形成される前記ストレージゲートを少なくとも含む領域下に形成される前記第１の第１導電型不純物領域よりも不純物濃度の低い第３の第１導電型不純物領域と
を有し、前記ストレージゲートのゲート電極長が前記電子−電圧変換部に近いほど長く形成され、前記水平ＣＣＤ部の前記第１の第２導電型不純物領域および前記第３の第１導電型不純物領域ならびに前記第１の第１導電型不純物領域の形成領域が前記電子−電圧変換部に近づく程に絞り込まれることを特徴とする固体撮像装置。
【請求項２】
前記オフセットゲートおよび前記第３の第１導電型不純物領域の形成領域上の前記ストレージゲートのゲート電極長が０．７μｍ以上であることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第３の第１導電型不純物領域の形成領域上の前記ストレージゲートが、最も前記電子−電圧変換部の近くに形成される前記ストレージゲートと、次に前記電子−電圧変換部の近くに形成される前記ストレージゲートの２つであることを特徴とする請求項１または請求項２のいずれかに記載の固体撮像装置。
【請求項４】
前記第３の第１導電型不純物領域が前記電子−電圧変換部まで伸延されることを特徴とする請求項１または請求項２または請求項３のいずれかに記載の固体撮像装置。
【請求項５】
第１導電型の半導体基板上に、信号電子を受けて水平方向に転送する水平転送ＣＣＤ部および前記水平ＣＣＤ部から転送された電子を信号電圧に変換する電子−電圧変換部ならびに電子を排出するリセットドレイン部とからなる固体撮像装置であって、
前記第１導電型の半導体基板に形成される第１の第２導電型不純物領域と、
前記第１導電型の半導体基板の表面に形成される第１の第１導電型不純物領域と、
前記第１の第１導電型不純物領域上に形成される第１の絶縁膜と、
前記リセットドレイン部の前記第１の絶縁膜上に形成されるリセットゲートと、
前記第１の第１導電型不純物領域と接して前記リセットドレイン部の前記第１導電型の半導体基板の表面に形成される第２の第１導電型不純物領域と、
前記水平ＣＣＤ部の前記電子−電圧変換部に隣接する領域の前記第１の絶縁膜上に形成されるオフセットゲートと、
前記水平ＣＣＤ部の前記第１の絶縁膜上に互いに平行に電子転送方向に並んで形成される２以上のストレージゲートと、
前記各ストレージゲート間に前記ストレージゲートと平行に１つずつ形成される１または複数のゲート電極と、
前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域に接して形成される第３の第２導電型不純物領域と、
前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域に接して形成される第４の第２導電型不純物領域と、
前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域に接して電子転送方向の両端を前記第３の第２導電型不純物領域および前記第４の第２導電型不純物領域と接して前記オフセットゲートおよび最も前記電子−電圧変換部の近くに形成される前記ストレージゲートならびに次に前記電子−電圧変換部の近くに形成される前記ストレージゲートを少なくとも含む領域下に形成される前記第３の第２導電型不純物領域および前記第４の第２導電型不純物領域よりも不純物濃度の低い第５の第２導電型不純物領域と
を有し、前記ストレージゲートのゲート電極長が前記電子−電圧変換部に近いほど長く形成され、前記水平ＣＣＤ部の前記第１の第２導電型不純物領域および前記第３の第１導電型不純物領域ならびに前記第１の第１導電型不純物領域の形成領域が前記電子−電圧変換部に近づく程に絞り込まれることを特徴とする固体撮像装置。
【請求項６】
前記第５の第２導電型不純物領域が前記電子−電圧変換部まで伸延されることを特徴とする請求項５記載の固体撮像装置。
【請求項７】
第１導電型の半導体基板上に、信号電子を受けて水平方向に転送する水平転送ＣＣＤ部および前記水平ＣＣＤ部から転送された電子を信号電圧に変換する電子−電圧変換部ならびに電子を排出するリセットドレイン部とからなる固体撮像装置であって、
前記第１導電型の半導体基板に形成される第１の第２導電型不純物領域と、
前記第１の第２導電型不純物領域と接して前記第１導電型の半導体基板の表面に形成される第１の第１導電型不純物領域と、
前記第１の第１導電型不純物領域上に形成される第１の絶縁膜と、
前記リセットドレイン部の前記第１の絶縁膜上に形成されるリセットゲートと、
前記第１の第１導電型不純物領域と接して前記リセットドレイン部の前記第１導電型の半導体基板の表面に形成される第２の第１導電型不純物領域と、
前記水平ＣＣＤ部の前記電子−電圧変換部に隣接する領域の前記第１の絶縁膜上に形成されるオフセットゲートと、
前記水平ＣＣＤ部の前記第１の絶縁膜上に互いに平行に電子転送方向に並んで形成される２以上のストレージゲートと、
前記各ストレージゲート間に前記ストレージゲートと平行に１つずつ形成される１または複数のゲート電極と、
を有し、前記ストレージゲートのゲート電極長が前記電子−電圧変換部に近いほど長く形成され、前記水平ＣＣＤ部の前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域の形成領域が前記電子−電圧変換部に近づく程に絞り込まれ、前記第１の第１導電型不純物領域の絞り込まれる領域が前記電子−電圧変換部に及ぶことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号電子を受けて水平方向に転送する水平転送ＣＣＤ部および前記水平ＣＣＤ部から転送された電子を信号電圧に変換する電子−電圧変換部ならびに電子を排出するリセットドレイン部とからなる固体撮像装置に関するものである。
【背景技術】
【０００２】
民生用や業務用でのＨＤ用ビデオカメラ、１０００万画素クラスのデジタルスチルカメラに用いられるＣＣＤ固体撮像素子では、カメラの小型化、高画素化に伴い、単位面積当たりの取り扱い電子数を向上させながら、画素セルを縮小するセル微細化の進展が著しい。加えて、これらＣＣＤでは、動画での撮像が必須機能となっており、水平ＣＣＤ駆動の高速化を両立しなければならない。
【０００３】
水平ＣＣＤの繰り返し部は、セル微細化に伴って転送長は短くなるので転送劣化は問題になりにくい。繰り返し部の飽和電子数も、繰り返し部の幅を広げるだけで確保できるので、問題にはならない。しかし、水平ＣＣＤの繰り返し部から信号電子−電圧変換を行うフローティングディフュージョン（ＦＤ）部を繋ぐ水平ＣＣＤ出口部では、設計寸法の大きい水平ＣＣＤの繰り返し部から寸法の小さいＦＤ部に信号電子を集めるため、繰り返し部の水平ＣＣＤ幅を徐々に絞りこむ形状となっている。水平ＣＣＤ出口部での飽和電子数を維持するためには、出口部のゲート長、ＣＣＤ幅を縮小することができないので、水平ＣＣＤ駆動の高速化を目的とする出口部の転送向上は図ることが難しい。
【０００４】
さらに、単位面積当たりの取り扱い電子数向上を行う画素セルの微細化のためには、ＣＣＤチャネルを形成するｎ、ｐ型拡散層のシャロー化、高濃度化が有効である。
しかしながら、この技術では、高濃度で且つシャローとなるようにＣＣＤチャネルを形成するために、転送時にはポテンシャル変化が局所的にしか起こらず、チャネル全体での転送電界が低下して、ますます水平ＣＣＤ出口部での転送劣化が顕著になる。そのため、ＣＣＤ固体撮像素子において２．０μｍセル以細の微細セルでは、飽和電子数、水平転送効率は水平出口部での特性が支配的になり、高い飽和電子数を維持しながら高速水平駆動を実現しにくい。特に、高速駆動化が実現しにくい。
【０００５】
また、水平ＣＣＤ出口部では、それに続くＦＤ部に電子を集めるために、繰り返し部での水平ＣＣＤ幅よりも徐々に狭くなるように絞り込まれている。しかし、飽和電子数も両立する必要があるため、水平出口部最終となるオフセットゲート電極の端とＦＤ部の端で水平ＣＣＤは急激に狭められている。そのために、水平出口部での最終となるオフセットゲート電極直下からＦＤ部への転送劣化を起こしやすい構造である。
【０００６】
そこで、さらなる微細セルによる高速水平駆動を進めていく上では、水平ＣＣＤ出口部において、新規にウェル構造やレイアウトを導入する必要がある。
従来の高速駆動、水平転送効率改善を行う固体撮像装置について、図１８，図１９を用いて説明する。
【０００７】
図１８は従来例での固体撮像装置の水平ＣＣＤ出口部の平面模式図、図１９は従来例での電荷転送方向に平行な方向での断面図を示すものである。
図１８において、ｎ型領域３１０、ｐ型領域３０８、ｐ型領域３０９の上部にゲート電極３１２、ゲート電極３１３、ゲート電極３１４、ゲート電極３１５、ゲート電極３１６、ゲート電極３１７、ゲート電極３１８を含む領域３０２は、水平ＣＣＤから電圧変換部へ信号電子を送る水平ＣＣＤ出口部である。ｎ型領域３１０、ｎ型領域３２４とｎ型領域３１０の上部にゲート電極３１９を含む領域３０４は、電圧変換部から信号電子を排出するリセットドレイン部である。領域３０２と領域３０４に囲まれた領域３０３が信号電子−電圧変換部である領域３０３は、ｎ型領域３１０、ｐ型領域３０８、ｐ型領域３０９、コンタクト３２５、ＡＬ配線３２７によって構成された信号電子―電圧変換をするＦＤ部である。水平出口部である領域３０２での水平ＣＣＤであるｎ型領域３１０は、ＦＤ部である領域３０３に向かって徐々に絞り込まれ、ゲート電極３１８の領域３０３側の端の位置で、ＦＤ部である領域３０３でのｎ型領域３１０の幅に急激に絞り込まれている。
【０００８】
ゲート電極３１２、ゲート電極３１３、ゲート電極３１４、ゲート電極３１５、ゲート電極３１６、ゲート電極３１７、ゲート電極３１８、領域３０３、ゲート電極３１９、ｎ型領域３２４を含み電荷転送方向に平行な方向３０１での断面である図１９を用いて構成を追記する。
【０００９】
また、図１９において、半導体基板３０６内の深部にｐ型ウェル３０７が形成されている。ｐ型ウェル３０７に接して、基板３０６の表面側にｐ型領域３０８が形成されている。ｐ型領域３０８の基板３０６の表面側にｐ型領域３０９が、ｐ型領域３０８に接して形成されている。基板３０６の表面にｎ型領域３１０がｐ型領域３０９に接して形成されている。ｎ型領域３１０、ｐ型領域３０９は画素セルでの取り扱い電子数拡大のために、高濃度で且つ浅く形成されている。ｎ型領域３１０の基板３０６の表面にはゲート絶縁膜３１１が形成されている。ゲート絶縁膜３１１を介して、ゲート電極３１３、ゲート電極３１５、ゲート電極３１７がそれぞれ形成されている。これらゲート電極は、水平ＣＣＤで転送時に信号電子を蓄積するストレージゲートである。水平ＣＣＤ出口部である領域３０２のｎ型領域３１０、ｐ型領域３０９は、領域３０３に向かって絞り込まれた台形形状で構成されているので、水平出口部である領域３０２での各ストレージゲートであるゲート電極３１３、ゲート電極３１５、ゲート電極３１７直下での飽和電子数を確保するために、領域３０３に近いゲート電極ほど電極長が長くなっている。
【００１０】
水平繰り返し部でのゲート長＜電極３１３のゲート長＜電極３１５のゲート長＜電極３１７のゲート長という関係にある。絶縁膜３２６を介して、ゲート電極３１３とゲート電極３１５に隣接するように、ゲート絶縁膜３１１上にゲート電極３１４が形成されている。絶縁膜３２６を介して、ゲート電極３１５とゲート電極３１７に隣接するように、ゲート絶縁膜３１１上にゲート電極３１６が形成されている。絶縁膜３２６を介して、ゲート電極３１６と接していない方のゲート電極３１７の端に接するようにゲート絶縁膜３１１上にゲート電極３１８が形成されている。絶縁膜３２６を介して、ゲート電極３１４と接していない方のゲート電極３１３の端に接するようにゲート絶縁膜３１１上にゲート電極３１２が形成されている。ｎ型領域３１０の内部で、ゲート電極３１２の直下にｐ型領域３２０が、ゲート電極３１４の直下にｐ型領域３２１が、ゲート電極３１６の直下にｐ型領域３２２が、ゲート電極３１８の直下にｐ型領域３２３が、それぞれ基板３０６の表面に形成されている。ｐ型領域３２０、ｐ型領域３２１、ｐ型領域３２２、ｐ型領域３２３は、水平ＣＣＤ内を２相駆動で信号を転送する時に信号電子の逆流を抑制し、且つ転送を促進するバリアとして機能する。水平ＣＣＤは、ｎ型領域３１０、ｐ型領域３０９、ｐ型領域３２０、ｐ型領域３２１、ｐ型領域３２２、ｐ型領域３２３で構成されている。ゲート電極３１８の隣に信号電子の排出を制御するゲート電極３１９が形成されている。ゲート電極３１９直下のｎ型領域３１０に接してｎ型領域３２４が形成されている。ゲート電極３１９とｎ型領域３２４を含む領域３０３がリセットドレイン部である。ゲート電極３１７と接していないゲート電極３１８の端とｎ型領域３２４と隣接していないゲート電極３１９の端との間で絶縁膜３２６、ゲート絶縁膜３１１を突き抜きＡＬ配線３２７が、ｎ型領域３１０の基板３０６の表面に形成されたコンタクト３２５に接続されている。ゲート電極３１７と接していないゲート電極３１８の端とｎ型領域３２４と隣接していないゲート電極３１９の端との間の領域３０３は、信号電子−電圧変換を行うＦＤ部である（例えば、特許文献１参照）。
【特許文献１】特開２００１−４４４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、従来の構成では、水平ＣＣＤ出口部である領域３０２において、飽和電子数を確保するために、領域３０３に近いゲート電極ほど電極長を長くする必要がある。すなわち、水平繰り返し部でのゲート長＜電極３１３のゲート長＜電極３１５のゲート長＜電極３１７のゲート長の関係を維持しなければならず、水平出口部である領域３０２の最終段に近いほど、信号の転送時間が長くなり、転送効率が劣化する。加えて、画素セルでのセル微細化実現に伴う取り扱い電子数拡大を目的として、不純物濃度を高濃度で、且つ浅くｎ型領域３１０、ｐ型領域３０９を形成するために、転送時のポテンシャルは局所的にしか変化せず、水平ＣＣＤ内に転送電界が著しく低下した領域が出現しやすくなり、さらに転送ゲート電極長の長い水平ＣＣＤ出口部である領域３０２での転送効率劣化が顕著になる。
【００１２】
また、領域３０２でのｎ型領域３１０は、ＦＤ部である領域３０３に向かって徐々に絞り込まれ、ゲート電極３１８の領域３０３側の端の位置で、ＦＤ部である領域３０３でのｎ型領域３１０の幅に急激に絞り込まれるために、水平出口部である領域３０２のｎ型領域３１０の端部に存在している信号電子は、ゲート電極３１８直下のｎ型領域３１０まで来るとＦＤ部となる領域３０３が存在する中央の位置まで移動しなければならない。しかしながら、ゲート電極３１８直下のｎ型領域３１０の内部では、信号電子転送方向３０１の電界は強いが、ゲート電極３１８直下のポテンシャルはほとんど同じであるので、ｎ型領域３１０の端部から中央に向かう電界強度は極めて弱く、著しく転送効率が低下する。
本発明は、前記従来の問題を解決するため、転送効率を向上でき、飽和電子数を拡大でき、転送効率バラツキ、飽和バラツキを低減できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の請求項１記載の固体撮像装置は、第１導電型の半導体基板上に、信号電子を受けて水平方向に転送する水平転送ＣＣＤ部および前記水平ＣＣＤ部から転送された電子を信号電圧に変換する電子−電圧変換部ならびに電子を排出するリセットドレイン部とからなる固体撮像装置であって、前記第１導電型の半導体基板に形成される第１の第２導電型不純物領域と、前記第１の第２導電型不純物領域と接して前記第１導電型の半導体基板の表面に形成される第１の第１導電型不純物領域と、前記第１の第１導電型不純物領域上に形成される第１の絶縁膜と、前記リセットドレイン部の前記第１の絶縁膜上に形成されるリセットゲートと、前記第１の第１導電型不純物領域と接して前記リセットドレイン部の前記第１導電型の半導体基板の表面に形成される第２の第１導電型不純物領域と、前記水平ＣＣＤ部の前記電子−電圧変換部に隣接する領域の前記第１の絶縁膜上に形成されるオフセットゲートと、前記水平ＣＣＤ部の前記第１の絶縁膜上に互いに平行に電子転送方向に並んで形成される２以上のストレージゲートと、前記各ストレージゲート間に前記ストレージゲートと平行に１つずつ形成される１または複数のゲート電極と、前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域に接して前記オフセットゲートおよび最も前記電子−電圧変換部の近くに形成される前記ストレージゲートならびに次に前記電子−電圧変換部の近くに形成される前記ストレージゲートを少なくとも含む領域下に形成される前記第１の第１導電型不純物領域よりも不純物濃度の低い第３の第１導電型不純物領域とを有し、前記ストレージゲートのゲート電極長が前記電子−電圧変換部に近いほど長く形成され、前記水平ＣＣＤ部の前記第１の第２導電型不純物領域および前記第３の第１導電型不純物領域ならびに前記第１の第１導電型不純物領域の形成領域が前記電子−電圧変換部に近づく程に絞り込まれることを特徴とする。
【００１４】
請求項２記載の固体撮像装置は、請求項１記載の固体撮像装置において、前記オフセットゲートおよび前記第３の第１導電型不純物領域の形成領域上の前記ストレージゲートのゲート電極長が０．７μｍ以上であることを特徴とする。
【００１５】
請求項３記載の固体撮像装置は、請求項１または請求項２のいずれかに記載の固体撮像装置において、前記第３の第１導電型不純物領域の形成領域上の前記ストレージゲートが、最も前記電子−電圧変換部の近くに形成される前記ストレージゲートと、次に前記電子−電圧変換部の近くに形成される前記ストレージゲートの２つであることを特徴とする。
【００１６】
請求項４記載の固体撮像装置は、請求項１または請求項２または請求項３のいずれかに記載の固体撮像装置において、前記第３の第１導電型不純物領域が前記電子−電圧変換部まで伸延されることを特徴とする。
【００１７】
請求項５記載の固体撮像装置は、第１導電型の半導体基板上に、信号電子を受けて水平方向に転送する水平転送ＣＣＤ部および前記水平ＣＣＤ部から転送された電子を信号電圧に変換する電子−電圧変換部ならびに電子を排出するリセットドレイン部とからなる固体撮像装置であって、前記第１導電型の半導体基板に形成される第１の第２導電型不純物領域と、前記第１導電型の半導体基板の表面に形成される第１の第１導電型不純物領域と、前記第１の第１導電型不純物領域上に形成される第１の絶縁膜と、前記リセットドレイン部の前記第１の絶縁膜上に形成されるリセットゲートと、前記第１の第１導電型不純物領域と接して前記リセットドレイン部の前記第１導電型の半導体基板の表面に形成される第２の第１導電型不純物領域と、前記水平ＣＣＤ部の前記電子−電圧変換部に隣接する領域の前記第１の絶縁膜上に形成されるオフセットゲートと、前記水平ＣＣＤ部の前記第１の絶縁膜上に互いに平行に電子転送方向に並んで形成される２以上のストレージゲートと、前記各ストレージゲート間に前記ストレージゲートと平行に１つずつ形成される１または複数のゲート電極と、前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域に接して形成される第３の第２導電型不純物領域と、前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域に接して形成される第４の第２導電型不純物領域と、前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域に接して電子転送方向の両端を前記第３の第２導電型不純物領域および前記第４の第２導電型不純物領域と接して前記オフセットゲートおよび最も前記電子−電圧変換部の近くに形成される前記ストレージゲートならびに次に前記電子−電圧変換部の近くに形成される前記ストレージゲートを少なくとも含む領域下に形成される前記第３の第２導電型不純物領域および前記第４の第２導電型不純物領域よりも不純物濃度の低い第５の第２導電型不純物領域とを有し、前記ストレージゲートのゲート電極長が前記電子−電圧変換部に近いほど長く形成され、前記水平ＣＣＤ部の前記第１の第２導電型不純物領域および前記第３の第１導電型不純物領域ならびに前記第１の第１導電型不純物領域の形成領域が前記電子−電圧変換部に近づく程に絞り込まれることを特徴とする。
【００１８】
請求項６記載の固体撮像装置は、請求項５記載の固体撮像装置において、前記第５の第２導電型不純物領域が前記電子−電圧変換部まで伸延されることを特徴とする。
請求項７記載の固体撮像装置は、第１導電型の半導体基板上に、信号電子を受けて水平方向に転送する水平転送ＣＣＤ部および前記水平ＣＣＤ部から転送された電子を信号電圧に変換する電子−電圧変換部ならびに電子を排出するリセットドレイン部とからなる固体撮像装置であって、前記第１導電型の半導体基板に形成される第１の第２導電型不純物領域と、前記第１の第２導電型不純物領域と接して前記第１導電型の半導体基板の表面に形成される第１の第１導電型不純物領域と、前記第１の第１導電型不純物領域上に形成される第１の絶縁膜と、前記リセットドレイン部の前記第１の絶縁膜上に形成されるリセットゲートと、前記第１の第１導電型不純物領域と接して前記リセットドレイン部の前記第１導電型の半導体基板の表面に形成される第２の第１導電型不純物領域と、前記水平ＣＣＤ部の前記電子−電圧変換部に隣接する領域の前記第１の絶縁膜上に形成されるオフセットゲートと、前記水平ＣＣＤ部の前記第１の絶縁膜上に互いに平行に電子転送方向に並んで形成される２以上のストレージゲートと、前記各ストレージゲート間に前記ストレージゲートと平行に１つずつ形成される１または複数のゲート電極と、を有し、前記ストレージゲートのゲート電極長が前記電子−電圧変換部に近いほど長く形成され、前記水平ＣＣＤ部の前記第１の第２導電型不純物領域および前記第１の第１導電型不純物領域の形成領域が前記電子−電圧変換部に近づく程に絞り込まれ、前記第１の第１導電型不純物領域の絞り込まれる領域が前記電子−電圧変換部に及ぶことを特徴とする。
【００１９】
以上により、転送効率を向上でき、飽和電子数を拡大でき、転送効率バラツキ、飽和バラツキを低減できる。
【発明の効果】
【００２０】
以上のように、水平ＣＣＤ出口部の信号電子−電圧変換部との境界付近のゲート電極下層領域に不純物領域とこの不純物領域よりも低濃度の不純物領域を形成することにより、転送時の電位分布をなだらかにすることができ、転送効率を向上でき、飽和電子数を拡大でき、転送効率バラツキ、飽和バラツキを低減できる。
【発明を実施するための最良の形態】
【００２１】
（実施の形態１）
実施の形態１における固体撮像装置の構造を図１，図２，図３を用いて説明する。
図１に本発明の実施の形態１における固体撮像装置の水平ＣＣＤ（水平転送）出口部の平面模式図を示す。また、図２は実施の形態１における固体撮像装置の水平ＣＣＤ出口部の断面模式図であり、水平ＣＣＤ最終段であるゲート電極１３、オフセットゲートであるゲート電極１４、領域２７、リセットゲートであるゲート電極１５、リセットドレインであるｎ型領域２０を含み電荷転送方向に平行な方向２５での断面である。図３は実施の形態１の固体撮像装置における水平ＣＣＤチャネル内の電荷転送時の空乏化ポテンシャルを示す図である。
【００２２】
図１において、ｎ型領域５、ｎ型領域６、ｐ型領域３、ｐ型領域４の上部にゲート電極８、ゲート電極９、ゲート電極１０、ゲート電極１１、ゲート電極１２、ゲート電極１３、ゲート電極１４を含む領域２６は、水平ＣＣＤから電圧変換部へ信号電子を送る水平ＣＣＤ出口部である。ｎ型領域６、ｎ型領域２０とｎ型領域６の上部にゲート電極１５を含む領域２８は、電圧変換部から信号電子を排出するリセットドレイン部である。領域２６と領域２８に囲まれた領域２７が信号電子−電圧変換部である。領域２７は、ｎ型領域６、ｐ型領域３、ｐ型領域４、コンタクト２１、ＡＬ配線２３によって構成されている。水平出口部である領域２６のｎ型領域６、ｐ型領域３、ｐ型領域４は、信号電子−電圧変換部である領域２７に向かって絞り込まれた台形形状で構成されている。ｎ型領域５は、一方の端を長辺としてゲート電極１１の下部に有し、他方の端を短辺としてゲート電極１４下部で、ゲート電極１４の領域２７側の端と一致し、他の辺はｎ型領域６、ｐ型領域３、ｐ型領域４の絞り込まれた辺と一致するように、領域２６内に台形形状で形成されている。領域２６、領域２７、領域２８は、電荷転送方向に平行な方向２５に対して垂直な方向で区分されている。
【００２３】
図２において、ｎ型半導体基板１の上に低濃度のｐ型ウェル２が形成されている。ｐ型ウェル２は、基板１からの電子の逆流を抑制するために、不純物は約１×１０１４ｃｍ−３以上の濃度に設定されている。この濃度に設定することで、信号電子掃き出しのためのリセット動作時にｎ型領域２０に、例えば、電源電圧１５Ｖ、または１２Ｖを印加しても基板１からの電子の逆流を起こすことがない。
【００２４】
また、ｐ型ウェル２の基板１のＳｉ表面側にｐ型領域３がｐ型ウェル２に接して選択的に形成されている。ｐ型領域３の基板１の表面側にｐ型領域４がｐ型領域３に接して形成されている。基板１の表面にｎ型領域６がｐ型領域４に接して形成されている。ｎ型領域６の基板１の表面にはゲート絶縁膜７が形成されている。
【００２５】
ゲート絶縁膜７を介して、ゲート電極９、ゲート電極１１、ゲート電極１３がそれぞれ形成されている。ゲート電極９、ゲート電極１１、ゲート電極１３は、水平ＣＣＤで転送時に信号電子を蓄積するストレージゲートとして機能する。特に、ゲート電極１３は、水平ＣＣＤ最終段のゲート電極である。
【００２６】
水平ＣＣＤ出口部である領域２６のｎ型領域６、ｐ型領域３、ｐ型領域４は、領域２７に向かって絞り込まれた台形形状で構成されているので、水平出口部での各ストレージゲートでの飽和電子数を確保するために、領域２７に近いゲート電極ほど電極長が長くなっている。水平繰り返し部でのゲート長＜電極９のゲート長＜電極１１のゲート長＜電極１３のゲート長という関係にある。
【００２７】
絶縁膜２２を介して、ゲート電極９とゲート電極１１に隣接するように、ゲート絶縁膜７上にゲート電極１０が形成されている。絶縁膜２２を介して、ゲート電極１１とゲート電極１３に隣接するように、ゲート絶縁膜７上にゲート電極１２が形成されている。
【００２８】
また、絶縁膜２２を介して、ゲート電極１０と接していない方のゲート電極９の端に接するようにゲート絶縁膜７上にゲート電極８が形成されている。
また、絶縁膜２２を介して、ゲート電極１２と接していない方のゲート電極１３の端に接するようにゲート絶縁膜７上にゲート電極１４が形成されている。ｎ型領域６の内部で、ゲート電極８の直下にｐ型領域１６が、ゲート電極１０の直下にｐ型領域１７が、ゲート電極１２の直下にｐ型領域１８が、ゲート電極１４の直下にｐ型領域１９が、それぞれ基板１の表面に形成されている。
【００２９】
また、ゲート電極８は直下にｐ型領域１６を、ゲート電極１０は直下にｐ型領域１７、ゲート電極１２は直下にｐ型領域１８を、それぞれ有することにより、水平ＣＣＤ内を２相駆動で信号を転送する時に信号電子の逆流を抑制し、且つ転送を促進するバリアゲートとして機能できる。
【００３０】
また、ゲート電極１４は、水平出口部である領域２６の最終に位置し、オフセットゲート（ＯＧ）と呼ばれている。このゲート電極１４に印加する電圧によって水平最終段であるゲート電極１３、ゲート電極１２での信号電子の転送と飽和電子数が決定されている。
【００３１】
また、基板１内部で、深部側をｐ型領域４で、表面側をｎ型領域６で取り囲まれ、ゲート電極１１、ゲート電極１２、ゲート電極１３、ゲート電極１４に渡ってｎ型領域６よりも低濃度であるｎ型領域５が形成されている。ｎ型領域６よりも低濃度でｎ型領域５を形成することにより、転送時の電界強度を高めることができ、水平ＣＣＤ内のｎ型の濃度も高めることができるので、水平出口部である領域２６での信号電子の転送を向上させ且つ飽和電子数を拡大できる。
【００３２】
また、水平ＣＣＤは、ｎ型領域５、ｎ型領域６、ｐ型領域４、ｐ型領域１６、ｐ型領域１７、ｐ型領域１８、ｐ型領域１９で構成されている。ゲート電極１４の隣に信号電子の排出を制御するゲート電極１５が形成されている。
【００３３】
また、ゲート電極１５直下のｎ型領域６に接してｎ型領域２０が形成されている。ｎ型領域２０は、信号電子を排出するためのリセットドレインの機能がある。ゲート電極１５とｎ型領域２０を含む領域２８がリセットドレイン部である。ゲート電極１３と接していないゲート電極１４の端とｎ型領域２０と隣接していないゲート電極１５の端との間で絶縁膜２２、ゲート絶縁膜７を突き抜きＡＬ配線２３が、ｎ型領域６の基板１の表面に形成されたコンタクト２１に接続されている。
【００３４】
ゲート電極１３と接していないゲート電極１４の端とｎ型領域２０と隣接していないゲート電極１５の端との間の領域２７は、信号電子−電圧変換部である。
図２において、基板１に接して、ゲート絶縁膜７が選択的に形成されている。ゲート絶縁膜７に接して、絶縁膜２２が形成されている。ゲート絶縁膜７上に、ゲート電極１１、ゲート電極１３がそれぞれ形成されている。絶縁膜２２を介して、ゲート電極１１とゲート電極１３に隣接するようにゲート絶縁膜７上にゲート電極１２が形成されている。絶縁膜２２を介して、ゲート電極１２と接していない方のゲート電極１１の端に接するようにゲート絶縁膜７上にゲート電極１０が形成されている。絶縁膜２２を介して、ゲート電極１２と接していない方のゲート電極１３の端に接するようにゲート絶縁膜７上にゲート電極１４が形成されている。基板１内に形成されたｐ型ウェル２の内部にｐ型領域４が選択的に形成されている。ｐ型領域４に接して、基板１の表面にｎ型領域６が形成されている。
【００３５】
基板１内部で、深部側をｐ型領域４で、表面側をｎ型領域６で取り囲まれ、ゲート電極１１、ゲート電極１２、ゲート電極１３、ゲート電極１４に渡ってｎ型領域６よりも低濃度であるｎ型領域５が形成されている。
【００３６】
以上のようにして、基板１内部で、深部側をｐ型領域４で、表面側をｎ型領域６で取り囲まれ、ゲート電極１１、ゲート電極１２、ゲート電極１３、ゲート電極１４に渡ってｎ型領域６よりも低濃度であるｎ型領域５が形成されていることにより、転送時の電界強度を高めることができ、水平ＣＣＤ内のｎ型の濃度も高めることができるので、水平出口部での転送効率を向上でき、飽和電子数を拡大できる固体撮像装置が作製できる。
【００３７】
次に、図２、図３を用いて、水平出口部での転送効率を向上でき、飽和電子数を拡大できるメカニズムについて説明する。
図３は、水平ＣＣＤを２相で駆動し、水平出口部でのゲート電極９からゲート電極１３、オフセットゲートであるゲート電極１４、領域２７、リセットゲートであるゲート電極１５、リセットドレインであるｎ型領域２０を含み電荷転送方向に平行な方向２５での水平ＣＣＤチャネルであるｎ型領域６内部の転送時の空乏化ポテンシャル図である。点線３１は、水平最終段のひとつ前のゲート電極１１下から最終段であるゲート電極１３下に信号電子を転送する時の電位分布を示す。鎖線部３３は、転送時の電位分布であり、点線３１でのゲート電極１１、ゲート電極１２、ゲート電極１３下の転送電位分布を示す。電子３４は転送前のゲート電極１１下の信号電子であり、電子３５は転送後のゲート電極１３下に蓄積された信号電子である。実線３２は、水平出口部の最終段であるゲート電極１３下から信号電子変換部である領域２７に信号電子を転送する時の電位分布を示す。鎖線部３６は、転送時の電位分布であり、実線３２でのゲート電極１３、ゲート電極１４下の電位分布を示す。電子３７は転送前のゲート電極１３下に蓄積された信号電子であり、電子３８は転送後の領域２７の信号電子である。区分けされた領域に示す９から１５、および２０、２７は図１，図２における構成要素の符号を示す。
【００３８】
図２に示すように本実施の形態では、水平繰り返し部でのゲート電極長と比べて長く、転送劣化が起こると予測される水平最終段の一つ前のゲート電極１１、ゲート電極１２、最終段であるゲート電極１３、オフセットゲートであるゲート電極１４下に渡って水平ＣＣＤ内にｎ型領域５を形成している。
【００３９】
図３では、水平出口部の最終段の一つ前のゲート電極１１下から最終段のゲート電極１３への転送時には、電位分布は点線３１のようになる。ｎ型領域６に接して基板深部にｎ型領域６よりも低濃度であるｎ型領域５をゲート電極１１、ゲート電極１２、ゲート電極１３下に渡って形成するので、転送時のポテンシャル分布の急峻な変化を抑えることができるため、鎖線部３３に示すゲート電極１１、ゲート電極１２、ゲート電極１３下のＣＣＤ内の転送時のポテンシャルをなだらかにし、電位勾配を平均化できる。
【００４０】
そのため、ゲート電極１１、ゲート電極１２下での電位の平坦部をなくすことができて、ゲート電極１１下からゲート電極１３下での信号転送電界を強化できる。また、水平ＣＣＤでのｎ型層の不純物濃度は、ｎ型領域５とｎ型領域６の不純物濃度を足し合わせたものとできるので、信号電子に寄与できる総不純物濃度を高めることができ、水平ＣＣＤ内で最も信号を蓄積するゲート電極面積の小さい水平最終段であるゲート電極１３下で決まる水平飽和電子数を向上できる。
【００４１】
水平出口部の最終段のゲート電極１３下から領域２７への転送時には、電位分布は実線３２のようになる。ｎ型領域６よりも低濃度であるｎ型領域５をゲート電極１３、ゲート電極１４下に形成するので、鎖線部３６に示すゲート電極１３、ゲート電極１４下のＣＣＤ内の転送時の殿分布をなだらかにすることができ、電位勾配を平均化できる。
【００４２】
これにより、ゲート電極１１、ゲート電極１２下での電位の平坦部をなくすことができて、ゲート電極１３下から領域２７への信号転送電界を強化できる。従って、水平出口部での転送効率を向上することができる。
【００４３】
なお、ｎ型領域５は、転送電界を強化する目的で形成するのであるから、本実施の形態では、ゲート電極１１からゲート電極１４に渡って形成しているが、転送劣化の影響が大きい場合には、ゲート電極９下等、さらに複数個のゲート電極下に渡って形成した構造でもよい。
【００４４】
以上のように本実施の形態１によれば、半導体基板に接して選択的に形成された第一の絶縁膜と、前記第一の絶縁膜上に接して上部に形成された第二の絶縁膜と、前記第一の絶縁膜上に形成された第一、第二のゲート電極と、第二の絶縁膜を介して前記第一、前記第二のゲート電極に隣接するように前記第一の絶縁膜上に形成された第三のゲート電極と、前記第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第一のゲート電極の端と接するように前記第一の絶縁膜上に形成された第四のゲート電極と、第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第二のゲート電極の端と接するように前記第一の絶縁膜上に形成された第五のゲート電極と、半導体基板に形成されたｐ型領域である第一のｐ型拡散層と、前記第一のｐ型拡散層と接して前記半導体基板の表面に形成されたｎ型領域である第一のｎ型拡散層と、前記半導体基板の深部側を前記第一のｐ型拡散層で、表面側を前記第一のｎ型拡散層で取り囲まれ、且つ、前記第一、第三、第二、第五のゲート電極に渡って形成された前記第一のｎ型拡散層よりも低濃度なｎ型領域である第二のｎ型拡散層を有することにより、水平出口部での転送効率を向上でき、飽和電子数を拡大できる固体撮像装置が作製できる。
（実施の形態２）
実施の形態２における固体撮像装置の構造を図４，図５を用いて説明する。
【００４５】
図４に本発明の実施の形態２における固体撮像装置の水平ＣＣＤ出口部の平面模式図を示す。図５は実施の形態２における固体撮像装置の水平ＣＣＤ出口部の断面模式図であり、水平ＣＣＤ最終段であるゲート電極５１、オフセットゲートであるゲート電極５２、領域４３、リセットゲートであるゲート電極１５、リセットドレインであるｎ型領域２０を含み電荷転送方向に平行な方向４１での断面である。
【００４６】
まず、図４、図５を用いて構成を説明する。但し、図１、図２と同じ符号は、同じものであり、ここでの説明は省略する。
図４において、ｎ型領域４６、ｎ型領域４７、ｐ型領域３、ｐ型領域４５の上部にゲート電極８、ゲート電極９、ゲート電極４８、ゲート電極４９、ゲート電極５０、ゲート電極５１、ゲート電極５２を含む領域４２は、水平ＣＣＤから電圧変換部へ信号電子を送る水平ＣＣＤ出口部である。
【００４７】
ｎ型領域４７、ｎ型領域２０とｎ型領域４７の上部にゲート電極１５を含む領域４４は、電圧変換部から信号電子を排出するリセットドレイン部である。領域４２と領域４４に囲まれた領域４３が信号電子−電圧変換部である。
【００４８】
領域４３は、ｎ型領域４６、ｎ型領域４７、ｐ型領域３、ｐ型領域４５、コンタクト２１、ＡＬ配線２３によって構成されている。水平出口部である領域４２のｎ型領域４７、ｐ型領域３、ｐ型領域４５は、信号電子−電圧変換部である領域４３に向かって絞り込まれた台形形状で構成されている。ｎ型領域４６は、一方の端を長辺としてゲート電極４９の下部に有し、他方の端を短辺としてゲート電極５２の下部でゲート電極５２の領域４３側の端と一致し、他の辺はｎ型領域４７、ｐ型領域３、ｐ型領域４５の絞り込まれた辺と一致するように領域４２内に台形形状で形成され、さらにその中央はｎ型領域４７、ｐ型領域３、ｐ型領域４５に沿って領域４３の内部に入り込んで形成されている。領域４２、領域４３、領域４４は、電荷転送方向に平行な方向４１に対して垂直な方向で区分されている。
【００４９】
図５において、半導体基板１の内部に選択的に形成されたｐ型領域３の基板１の表面側にｐ型領域４５がｐ型領域３に接して形成されている。基板１の表面にｎ型領域４７がｐ型領域４５に接して形成されている。ｎ型領域４７の基板１の表面にはゲート絶縁膜７が形成されている。ゲート絶縁膜７を介して、ゲート電極４９、ゲート電極５１がそれぞれ形成されている。ゲート電極９、ゲート電極４９、ゲート電極５１は、水平ＣＣＤで転送時に信号電子を蓄積するストレージゲートとして機能する。
【００５０】
特に、ゲート電極５１は、水平ＣＣＤ最終段のゲート電極である。水平ＣＣＤ出口部である領域４２は、領域４３に向かって絞り込まれた形状で構成されているので、水平出口部での各ストレージゲートでの飽和電子数を確保するために、領域４３に近いゲート電極ほど電極長が長くなっている。つまり、水平繰り返し部でのゲート長＜電極９のゲート長＜電極４９のゲート長＜電極５１のゲート長という関係にある。
【００５１】
絶縁膜２２を介して、ゲート電極９とゲート電極４９に隣接するように、ゲート絶縁膜７上にゲート電極４８が形成されている。絶縁膜２２を介して、ゲート電極４９とゲート電極５１に隣接するように、ゲート絶縁膜７上にゲート電極５０が形成されている。絶縁膜２２を介して、ゲート電極５０と接していない方のゲート電極５１の端に接するようにゲート絶縁膜７上にゲート電極５２が形成されている。
【００５２】
ｎ型領域４７の内部で、ゲート電極４８の直下にｐ型領域５３が、ゲート電極５０の直下にｐ型領域５４が、ゲート電極５２の直下にｐ型領域５５が、それぞれ基板１の表面に形成されている。
【００５３】
ゲート電極８は直下にｐ型領域１６を、ゲート電極４８は直下にｐ型領域５３、ゲート電極５０は直下にｐ型領域５４を、それぞれ有することにより、水平ＣＣＤ内を２相駆動で信号を転送する時に信号電子の逆流を抑制し、且つ転送を促進するバリアゲートとして機能できる。ゲート電極５２は、水平出口部である領域４２の最終に位置し、オフセットゲート（ＯＧ）と呼ばれている。ゲート電極５２に印加する電圧によって水平最終段であるゲート電極５１、ゲート電極５０での信号電子の転送と飽和電子数が決定されている。
【００５４】
基板１内部で、深部側をｐ型領域４５で、表面側をｎ型領域４７で取り囲まれ、ゲート電極４９の直下から、ゲート電極５０、ゲート電極５１、ゲート電極５２の直下に渡り、ゲート電極５２を越えて信号電子−電圧変換部である領域４３まで伸延してｎ型領域４７よりも低濃度であるｎ型領域４６が形成されている。
【００５５】
水平ＣＣＤは、ｎ型領域４６、ｎ型領域４７、ｐ型領域４５、ｐ型領域１６、ｐ型領域５３、ｐ型領域５４、ｐ型領域５５で構成されている。ｎ型領域４７よりもｎ型不純物濃度を低濃度にしてｎ型領域４６を形成することにより、転送時の電界強度を高めることができ、水平ＣＣＤ内のｎ型の濃度も高めることができるので、水平出口部である領域４２での信号電子の転送を向上させ且つ飽和電子数を拡大できる。転送を向上させ、飽和電子数を拡大できるメカニズムは、先の実施の形態１と同じであるので、省略する。
【００５６】
さらに、ｎ型領域４６は、ゲート電極５２を越えて領域４３に伸延させて形成しているので、ｎ型領域４６の不純物濃度が変動しても、領域４３との境界でゲート電極５２下部のｎ型領域４７直下のｎ型の不純物濃度は低濃度に保つことができるので、転送時のゲート電極５２直下のポテンシャルをなだらかな状態に維持することができ、オフセットゲートであるゲート電極５５下のポテンシャルは、ゲート電極５５下にｎ型領域４６の端がある場合と比べて変動を受けにくい。
【００５７】
そのため、水平出口部の最終でのゲート電極５５直下の水平ＣＣＤ内のポテンシャルが安定に形成できるので、転送バラツキ、飽和電子数バラツキを抑制できる。なお、ｎ型領域４６は、転送電界を強化する目的で形成するのであるから、本実施の形態では、ゲート電極４９からゲート電極５２に渡って形成しているが、さらに複数個のゲート電極下に渡って形成した構造でもよい。
【００５８】
図５において、基板１に接して、選択的に形成されたゲート絶縁膜７上に、ゲート電極４９、ゲート電極５１がそれぞれ形成されている。絶縁膜２２を介して、ゲート電極４９とゲート電極５１に隣接するようにゲート絶縁膜７上にゲート電極５０が形成されている。絶縁膜２２を介して、ゲート電極５０と接していない方のゲート電極４９の端に接するようにゲート絶縁膜７上にゲート電極４８が形成されている。絶縁膜２２を介して、ゲート電極５０と接していない方のゲート電極５１の端に接するようにゲート絶縁膜７上にゲート電極５２が形成されている。
【００５９】
また、基板１内に形成されたｐ型ウェル２の内部にｐ型領域４５が選択的に形成されている。ｐ型領域４５に接して、基板１の表面にｎ型領域４７が形成されている。基板１内部で、深部側をｐ型領域４５で、表面側をｎ型領域４７で取り囲まれ、ゲート電極４９の直下から、ゲート電極５０、ゲート電極５１、ゲート電極５２の直下を渡り、ゲート電極５２を越えて信号電子−電圧変換部である領域４３まで伸延して、ｎ型領域４７よりも低濃度であるｎ型領域４６が形成されている。
【００６０】
以上のように、基板１内部で、深部側をｐ型領域４５で、表面側をｎ型領域４７で取り囲まれ、ゲート電極４９の直下から、ゲート電極５０、ゲート電極５１、ゲート電極５２の直下を渡り、ゲート電極５２を越えて信号電子−電圧変換部である領域４３まで伸延して、ｎ型領域４７よりも低濃度であるｎ型領域４６を形成することにより、領域４３との境界でゲート電極５２下部のｎ型領域４７直下のｎ型の不純物濃度は低濃度に保つことができるので、転送時のゲート電極５２直下のポテンシャルをなだらかな状態に維持することができるため、水平出口部での信号電子の転送を向上させ、飽和電子数を拡大し、転送バラツキ、飽和電子数バラツキを抑制できる固体撮像装置が作製できる。
【００６１】
以上のように本実施の形態２によれば、半導体基板に接して選択的に形成された第一の絶縁膜と、前記第一の絶縁膜上に接して上部に形成された第二の絶縁膜と、前記第一の絶縁膜上に形成された第一、第二のゲート電極と、第二の絶縁膜を介して前記第一、前記第二のゲート電極に隣接するように前記第一の絶縁膜上に形成された第三のゲート電極と、前記第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第一のゲート電極の端と接するように前記第一の絶縁膜上に形成された第四のゲート電極と、第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第二のゲート電極の端と接するように前記第一の絶縁膜上に形成された第五のゲート電極と、前記第五のゲート電極に隣接して形成される信号電子−電圧変換部と、半導体基板に形成された第一のｐ型拡散層と、前記第一のｐ型拡散層と接して前記半導体基板の表面に形成された第一のｎ型拡散層と、前記半導体基板の深部側を前記第一のｐ型拡散層で、表面側を前記第一のｎ型拡散層で取り囲まれ、且つ、前記第一ゲート電極の直下から、第三、第二、第五のゲート電極の直下に渡り、前記第五のゲート電極を越えて信号―電圧変換部に伸延して形成された前記第一のｎ型拡散層よりも低濃度である第二のｎ型拡散層を有することにより、水平出口部での転送効率を向上でき、飽和電子数を拡大できる固体撮像装置が作製できる。
（実施の形態３）
実施の形態３における固体撮像装置の構造を図６，図７，図８を用いて説明する。
【００６２】
図６に本発明の実施の形態３における固体撮像装置の水平ＣＣＤ出口部の平面模式図を示す。図７は実施の形態３における固体撮像装置の水平ＣＣＤ出口部の断面模式図であり、水平ＣＣＤ最終段であるゲート電極７３、オフセットゲートであるゲート電極７４、領域６３、リセットゲートであるゲート電極１５、リセットドレインであるｎ型領域２０を含み電荷転送方向に平行な方向６１での断面である。図８は実施の形態３の固体撮像装置における水平ＣＣＤチャネル内の電荷転送時の空乏化ポテンシャルを示す図である。
【００６３】
まず、図６、図７を用いて構成を説明する。但し、図１、図２と同じ符号は、同じものであり、ここでの説明は省略する。
図６において、ｎ型領域６８、ｎ型領域６９、ｐ型領域６５、ｐ型領域６６の上部にゲート電極８、ゲート電極９、ゲート電極７０、ゲート電極７１、ゲート電極７２、ゲート電極７３、ゲート電極７４を含む領域６２は、水平ＣＣＤから電圧変換部へ信号電子を送る水平ＣＣＤ出口部である。
【００６４】
ｎ型領域６９、ｐ型領域６７、ｎ型領域２０とｎ型領域６９の上部にゲート電極１５を含む領域６４は、電圧変換部から信号電子を排出するリセットドレイン部である。領域６２と領域６４に囲まれた領域６３が信号電子−電圧変換部である。領域６３は、ｎ型領域６９、ｐ型領域６５、ｐ型領域６７、コンタクト２１、ＡＬ配線２３によって構成されている。水平出口部である領域６２のｎ型領域６８、ｎ型領域６９、ｐ型領域６６は、信号電子−電圧変換部である領域６３に向かって絞り込まれた台形形状で構成されている。
【００６５】
図７において、ｎ型半導体基板１の表面に接して形成されているゲート絶縁膜７を介して、ゲート電極７１、ゲート電極７３がそれぞれ形成されている。ゲート電極７１、ゲート電極７３は、水平ＣＣＤで転送時に信号電子を蓄積するストレージゲートとして機能する。
【００６６】
特に、ゲート電極７３は、水平ＣＣＤ最終段のゲート電極である。水平ＣＣＤ出口部である領域６２は、領域６３に向かって絞り込まれた形状で構成されているので、水平出口部での各ストレージゲートでの飽和電子数を確保するために、領域６３に近いゲート電極ほど電極長が長くなっている。水平繰り返し部でのゲート長＜電極９のゲート長＜電極７１のゲート長＜電極７３のゲート長という関係にある。絶縁膜２２を介して、ゲート電極９とゲート電極７１に隣接するように、ゲート絶縁膜７上にゲート電極７０が形成されている。絶縁膜２２を介して、ゲート電極７１とゲート電極７３に隣接するように、ゲート絶縁膜７上にゲート電極７２が形成されている。絶縁膜２２を介して、ゲート電極７２と接していない方のゲート電極７３の端に接するようにゲート絶縁膜７上にゲート電極７４が形成されている。
【００６７】
ｎ型領域６９の内部で、ゲート電極７０の直下にｐ型領域７５が、ゲート電極７２の直下にｐ型領域７６が、ゲート電極７４の直下にｐ型領域７７が、それぞれ基板１の表面に形成されている。ゲート電極７０は直下にｐ型領域７５、ゲート電極７２は直下にｐ型領域７６を、それぞれ有することにより、水平ＣＣＤ内を２相駆動で信号を転送する時に信号電子の逆流を抑制し、且つ転送を促進するバリアゲートとして機能できる。
【００６８】
ゲート電極７４は、水平出口部である領域６２の最終に位置し、オフセットゲート（ＯＧ）と呼ばれている。ゲート電極７４に印加する電圧によって水平最終段であるゲート電極７３、ゲート電極７２での信号電子の転送と飽和電子数が決定されている。基板１内に形成されたｐ型ウェル２の表面側にｐ型領域６５がｐ型ウェル２に接して選択的に形成されている。
【００６９】
基板１の表面にｎ型領域６９がゲート絶縁膜７と接するように形成されている。ｐ型領域６６は、基板１の深部側でｐ型領域６５に、基板１表面側でｎ型領域６９に挟まれるように形成されている。ｐ型領域６７は、基板１の深部側でｐ型領域６５に、基板１表面側でｎ型領域６９に挟まれるように形成されている。
【００７０】
基板１の深部側でｐ型領域６５に、基板１の表面側でｎ型領域６９に、一方の端をｐ型領域６６に、他方の端をｐ型領域６７に取り囲まれ、ゲート電極７１、ゲート電極７２、ゲート電極７３、ゲート電極７４に渡って、ｐ型領域６６およびｐ型領域６７よりも低濃度であるｐ型領域６８が形成されている。ｎ型領域６９に接して、基板１の深部にｐ型領域６６、ｐ型領域６７よりも低濃度であるｐ型領域６８を形成することにより、ｎ型領域６９からｐ型領域６８への空乏層をより拡大でき、且つｐ型領域６８ではｐ型領域６６、ｐ型領域６７よりも空乏層をより拡大できるので、転送時の電位振幅を大きくできる。さらに、ゲート電極７１、ゲート電極７２、ゲート電極７３、ゲート電極７４に渡ってｐ型領域６８を形成しているので、ゲート電極７１、ゲート電極７２、ゲート電極７３、ゲート電極７４直下の転送時のポテンシャルの局所的な急峻な変化を抑え、転送チャネル全体に渡ってポテンシャル変化をなだらかに保つことができるために、転送時の電界強度を高めることができ、水平出口部である領域６２での信号電子の転送を向上することができる。
【００７１】
水平ＣＣＤは、ｎ型領域６９、ｐ型領域６６、ｐ型領域６８、ｐ型領域１６、ｐ型領域７５、ｐ型領域７６、ｐ型領域７７で構成されている。ゲート電極７４の隣に信号電子の排出を制御するゲート電極１５が形成されている。ゲート電極１５直下のｎ型領域６９に接してリセットドレインであるｎ型領域２０が形成されている。ゲート電極１５とｎ型領域２０を含む領域６４がリセットドレイン部である。ゲート電極７３と接していないゲート電極７４の端とｎ型領域２０と隣接していないゲート電極１５の端との間で絶縁膜２２、ゲート絶縁膜７を突き抜きＡＬ配線２３が、ｎ型領域６９の基板１の表面に形成されたコンタクト２１に接続されている。ゲート電極７３と接していないゲート電極７４の端とｎ型領域２０と隣接していないゲート電極１５の端との間の領域６３は、信号電子−電圧変換部である。
【００７２】
図７において、基板１に接して、選択的に形成されたゲート絶縁膜７上に、ゲート電極７１、ゲート電極７３がそれぞれ形成されている。絶縁膜２２を介して、ゲート電極７１とゲート電極７３に隣接するようにゲート絶縁膜７上にゲート電極７２が形成されている。絶縁膜２２を介して、ゲート電極７２と接していない方のゲート電極７１の端に接するようにゲート絶縁膜７上にゲート電極７０が形成されている。絶縁膜２２を介して、ゲート電極７２と接していない方のゲート電極７３の端に接するようにゲート絶縁膜７上にゲート電極７４が形成されている。
【００７３】
基板１の表面にｎ型領域６９が形成されている。ｎ型領域６９と接して、基板１の深部にｐ型領域６６が形成されている。ｎ型領域６９と接して、基板１の深部にｐ型領域６７が形成されている。一方の端をｐ型領域６６と接し、他方の端をｐ型領域６７と接し、ｎ型領域６９と接して基板１の深部に、ゲート電極７１、ゲート電極７２、ゲート電極７３、ゲート電極７４に渡って、ｐ型領域６６およびｐ型領域６７よりも不純物濃度が低濃度なｐ型領域６８が形成されている。このような構成により、ゲート電極７１、ゲート電極７２、ゲート電極７３、ゲート電極７４直下の転送時のポテンシャルの局所的な急峻な変化を抑え、転送チャネル全体に渡ってポテンシャル変化をなだらかに保つことができるために、水平出口部での信号電子の転送を向上させることができる固体撮像装置が作製できる。
【００７４】
次に、図７、図８を用いて、水平最終段部での信号電子の転送を向上させ、飽和電子数を拡大できるメカニズムについて説明する。
図８は、水平ＣＣＤ最終段であるゲート電極７３、オフセットゲートであるゲート電極７４、領域６３、リセットゲートであるゲート電極１５、リセットドレインであるｎ型領域２０を含み電荷転送方向に平行な方向６１での水平ＣＣＤチャネルであるｎ型領域６９内部の転送時の空乏化ポテンシャルである。点線８１は、水平最終段のひとつ前のゲート電極７１下から最終段であるゲート電極７３下に信号電子を転送する時のポテンシャル分布を示す。鎖線部８３は、ゲート電極７１、ゲート電極７２、ゲート電極７３下の転送ポテンシャル分布を示す。電子８４は転送前のゲート電極７１下の信号電子であり、電子８５は転送後のゲート電極７３下の信号電子である。実線８２は、水平最終段であるゲート電極７３下から信号電子変換部である領域６３に信号電子を転送する時のポテンシャル分布を示す。鎖線部８６は、ゲート電極７３、ゲート電極７４下の転送ポテンシャル分布を示す。電子８７は転送前のゲート電極７３下の信号電子であり、電子８８は転送後の領域６３の信号電子である。区分けされた領域の符号９、１５、および２０は、図６，図７に示す構成要素の符号を示す。また、区分けされた領域の符号７０から７４、６３は、図６、図７に示す構成要素の符号を示す。図７では、水平繰り返し部でのゲート電極長と比べて長く、転送劣化が起こると予測される水平最終段の一つ前のゲート電極７１、ゲート電極７２、最終段であるゲート電極７３、オフセットゲートであるゲート電極７４直下に渡って水平ＣＣＤ内にｐ型領域６８を形成している。本実施の形態３では、転送時にゲート電極７１、ゲート電極７２、ゲート電極７３、ゲート電極７４直下の水平ＣＣＤ内の空乏層変化をｐ型領域６８で行い、転送時のポテンシャル振幅を大きくして転送電界強化を図る構造となっている。
【００７５】
図８では、水平最終段の一つ前のゲート電極７１下から水平最終段のゲート電極７３への転送時には、ポテンシャル分布は点線８１のようになる。ｎ型領域６９に接して基板深部にｐ型領域６６、ｐ型領域６７よりも低濃度であるｐ型領域６８を形成するので、転送時のポテンシャル振幅を大きくできる。さらに、ｐ型領域６８をゲート電極７１、ゲート電極７２、ゲート電極７３下に渡って形成するので、ゲート電極７１、ゲート電極７２、ゲート電極７３直下の転送時のポテンシャルの局所的な急峻な変化を抑えることができるため、鎖線部８３に示すゲート電極７１、ゲート電極７２、ゲート電極７３下のＣＣＤ内の転送ポテンシャルをなだらかにすることができ、ポテンシャル勾配を平均化できる。そのため、ゲート電極７１、ゲート電極７２下でのポテンシャル平坦部をなくすことができて、ゲート電極７１下からゲート電極７３下での信号転送電界を強化できる。
【００７６】
また、水平最終段のゲート電極７３下から領域６３への転送時には、ポテンシャル分布は実線８２のようになる。ｐ型領域６６、ｐ型領域６７よりも低濃度であるｐ型領域６８をゲート電極７３、ゲート電極７４下に形成するので、ゲート電極７３、ゲート電極７４直下の転送時のポテンシャルの局所的な急峻な変化を抑えることができるため、鎖線部８６に示すゲート電極７３、ゲート電極７４下のＣＣＤ内の転送ポテンシャルをなだらかにすることができ、ポテンシャル勾配を平均化できる。これにより、ゲート電極７１、ゲート電極７２下でのポテンシャル平坦部をなくすことができて、ゲート電極７３下から領域６３への信号転送電界を強化できる。
【００７７】
従って、水平出口部での信号電子の転送を向上させることができる。なお、ｐ型領域６８は、転送電界を強化する目的で形成するのであるから、本実施の形態では、ゲート電極７１からゲート電極７４に渡って形成しているが、さらに水平出口部に複数個のゲート電極下に渡って形成した構造でもよい。
【００７８】
以上のように本実施の形態３によれば、半導体基板に接して選択的に形成された第一の絶縁膜と、前記第一の絶縁膜に接して上部に形成された第二の絶縁膜と、前記第一の絶縁膜上に形成された第一、第二のゲート電極と、第二の絶縁膜を介して前記第一、前記第二のゲート電極に隣接するように前記第一の絶縁膜上に形成された第三のゲート電極と、前記第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第一のゲート電極の端と接するように前記第一の絶縁膜上に形成された第四のゲート電極と、第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第二のゲート電極の端と接するように前記第一の絶縁膜上に形成された第五のゲート電極と、前記半導体基板の表面に形成された第一のｎ型拡散層と、前記第一のｎ型拡散層と接して前記半導体基板の深部に形成された第一のｐ型拡散層と、前記第一のｎ型拡散層と接して前記半導体基板の深部に形成された第二のｐ型拡散層と、一方の端を前記第一のｐ型拡散層と接し、他方の端を前記第二のｐ型拡散層と接し、前記第一のｎ型拡散層と接して前記半導体基板の深部に、前記第一、第三、第二、第五のゲート電極に渡って形成された前記第一、第二のｐ型拡散層よりも低濃度である第三のｐ型拡散層を有することにより、水平出口部での転送効率を向上できる固体撮像装置が作製できる。
（実施の形態４）
実施の形態４における固体撮像装置の構造を図９，図１０を用いて説明する。
【００７９】
図９に本発明の実施の形態４における固体撮像装置の水平ＣＣＤ出口部の平面模式図を示す。図１０は実施の形態４における固体撮像装置の水平ＣＣＤ出口部の断面模式図であり、水平ＣＣＤ最終段であるゲート電極１０３、オフセットゲートであるゲート電極１０４、領域９３、リセットゲートであるゲート電極１５、リセットドレインであるｎ型領域２０を含み電荷転送方向に平行な方向９１での断面である。図９、図１０を用いて構成を説明する。但し、図１、図２、および図６、図７と同じ符号は、同じものであり、ここでの説明は省略する。
【００８０】
図９において、ｎ型領域９９、ｐ型領域９５、ｐ型領域９６、ｐ型領域９８の上部にゲート電極８、ゲート電極９、ゲート電極１００、ゲート電極１０１、ゲート電極１０２、ゲート電極１０３、ゲート電極１０４を含む領域９２は、水平ＣＣＤから電圧変換部へ信号電子を送る水平ＣＣＤ出口部である。ｎ型領域９９、ｐ型領域９５、ｐ型領域９７、ｎ型領域２０とｎ型領域９９の上部にゲート電極１５を含む領域９４は、電圧変換部から信号電子を排出するリセットドレイン部である。領域９２と領域９４に囲まれた領域９３が信号電子−電圧変換部である。領域９３は、ｎ型領域９９、ｐ型領域９５、ｐ型領域９７、コンタクト２１、ＡＬ配線２３によって構成されている。水平出口部である領域９２のｐ型領域９５、ｐ型領域９６、ｐ型領域９８は、信号電子−電圧変換部である領域９３に向かって絞り込まれた台形形状で構成されている。
【００８１】
図１０において、ｎ型半導体基板１の表面に接して形成されているゲート絶縁膜７を介して、ゲート電極１０１、ゲート電極１０３がそれぞれ形成されている。ゲート電極１０１、ゲート電極１０３は、水平ＣＣＤで転送時に信号電子を蓄積するストレージゲートとして機能する。特に、ゲート電極１０３は、水平ＣＣＤ最終段のゲート電極である。水平ＣＣＤ出口部である領域９２のｐ型領域９５、ｐ型領域９６、ｐ型領域９８は、領域９３に向かって絞り込まれた形状で構成されているので、水平出口部での各ストレージゲートでの飽和電子数を確保するために、領域９３に近いゲート電極ほど電極長が長くなっている。水平繰り返し部でのゲート長＜電極９のゲート長＜電極１０１のゲート長＜電極１０３のゲート長という関係にある。絶縁膜２２を介して、ゲート電極９とゲート電極１０１に隣接するように、ゲート絶縁膜７上にゲート電極１００が形成されている。絶縁膜２２を介して、ゲート電極１０１とゲート電極１０３に隣接するように、ゲート絶縁膜７上にゲート電極１０２が形成されている。絶縁膜２２を介して、ゲート電極１０２と接していない方のゲート電極１０３の端に接するようにゲート絶縁膜７上にゲート電極１０４が形成されている。ｎ型領域９９の内部で、ゲート電極１００の直下にｐ型領域１０５が、ゲート電極１０２の直下にｐ型領域１０６が、ゲート電極１０４の直下にｐ型領域１０７が、それぞれ基板１の表面に形成されている。ゲート電極１００は直下にｐ型領域１０５、ゲート電極１０２は直下にｐ型領域１０６を、それぞれ有することにより、水平ＣＣＤ内を２相駆動で信号を転送する時に信号電子の逆流を抑制し、且つ転送を促進するバリアゲートとして機能できる。ゲート電極１０４は、水平出口部である領域９２の最終に位置し、オフセットゲート（ＯＧ）と呼ばれている。ゲート電極１０４に印加する電圧によって水平最終段であるゲート電極１０３、ゲート電極１０２での信号電子の転送と飽和電子数が決定されている。基板１内に形成されたｐ型ウェル２の表面側にｐ型領域９５がｐ型ウェル２に接して選択的に形成されている。基板１の表面にｎ型領域９９がゲート絶縁膜７と接するように形成されている。ｐ型領域９６は、基板１の深部側でｐ型領域９５に、基板１表面側でｎ型領域９９に挟まれるように形成されている。ｐ型領域９７は、基板１の深部側でｐ型領域９５に、基板１表面側でｎ型領域９９に挟まれるように形成されている。基板１の深部側でｐ型領域９５に、基板１の表面側でｎ型領域９９に、一方の端をｐ型領域９６に、他方の端をｐ型領域９７に取り囲まれ、ゲート電極１０１、ゲート電極１０２、ゲート電極１０３、ゲート電極１０４に渡り、ゲート電極１０４を越えてｐ型領域９６、ｐ型領域９７よりも不純物濃度が低濃度であるｐ型領域９８が形成されている。水平ＣＣＤは、ｎ型領域９９、ｐ型領域９６、ｐ型領域９８、ｐ型領域１６、ｐ型領域１０５、ｐ型領域１０６、ｐ型領域１０７で構成されている。ｐ型領域９６およびｐ型領域９７よりも不純物濃度が低濃度になるようにｐ型領域９８を形成することにより、転送時の電界強度を高めることができ、水平出口部である領域９２での信号電子の転送を向上することができる。転送を向上できるメカニズムは、先の実施の形態３と同じであるので省略する。さらに、ｐ型領域９８は、ゲート電極１０４を越えて領域９３に伸延させて形成しているので、領域９３との境界でゲート電極１０４下部のｎ型領域９９直下のｐ型の不純物濃度は低濃度に保つことができるので、転送時のゲート電極１０２直下のポテンシャルをなだらかな状態に維持することができるため、ｐ型領域９８の不純物濃度が変動しても、オフセットゲートであるゲート電極１０４下のポテンシャルは、ゲート電極１０４下にｐ型領域９８の端がある場合と比べて変動を受けにくい。そのため、水平出口部の最終のゲート電極１０４直下の水平ＣＣＤ内のポテンシャルが安定に形成できるので、転送バラツキを抑制できる。
【００８２】
図１０において、基板１に接して、選択的に形成されたゲート絶縁膜７上に、ゲート電極１０１、ゲート電極１０３がそれぞれ形成されている。絶縁膜２２を介して、ゲート電極１０１とゲート電極１０３に隣接するようにゲート絶縁膜７上にゲート電極１０２が形成されている。絶縁膜２２を介して、ゲート電極１０２と接していない方のゲート電極１０１の端に接するようにゲート絶縁膜７上にゲート電極１００が形成されている。絶縁膜２２を介して、ゲート電極１０２と接していない方のゲート電極１０３の端に接するようにゲート絶縁膜７上にゲート電極１０４が形成されている。基板１の表面にｎ型領域９９が形成されている。ｎ型領域９９と接して、基板１の深部にｐ型領域９６が形成されている。ｎ型領域９９と接して、基板１の深部にｐ型領域９７が形成されている。一方の端をｐ型領域９６と接し、他方の端をｐ型領域９７と接し、ｎ型領域９９と接して基板１の深部に、ゲート電極１０１の直下から、ゲート電極１０２、ゲート電極１０３、ゲート電極１０４の直下に渡り、ゲート電極１０４を越えて信号電子−電圧変換部である領域９３まで伸延して、ｐ型領域９６およびｐ型領域９７よりも低濃度なｐ型領域９８が形成されている。以上のようにして、水平出口部での信号電子の転送を向上させることができる。
【００８３】
以上のように実施の形態４によれば、半導体基板に接して選択的に形成された第一の絶縁膜と、前記第一の絶縁膜に接して上部に形成された第二の絶縁膜と、前記第一の絶縁膜上に形成された第一、第二のゲート電極と、第二の絶縁膜を介して前記第一、前記第二のゲート電極に隣接するように前記第一の絶縁膜上に形成された第三のゲート電極と、前記第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第一のゲート電極の端と接するように前記第一の絶縁膜上に形成された第四のゲート電極と、第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第二のゲート電極の端と接するように前記第二の絶縁膜上に形成された第五のゲート電極と、前記半導体基板の表面に形成された第一のｎ型拡散層と、前記第一のｎ型拡散層と接して前記半導体基板の深部に形成された第一のｐ型拡散層と、前記第一のｎ型拡散層と接して前記半導体基板の深部に形成された第二のｐ型拡散層と、一方の端を前記第一のｐ型拡散層と接し、他方の端を前記第二のｐ型拡散層と接し、前記第一のｎ型拡散層と接して前記半導体基板の深部に、前記第一のゲート電極の直下から、第三、第二、第五のゲート電極の直下に渡り、前記第五のゲート電極を越えて信号電子−電圧変換部に伸延して形成された前記第一、第二のｐ型拡散層よりも低濃度である第三のｐ型拡散層を有することにより、水平出口部での転送効率を向上できる固体撮像装置が作製できる。
（実施の形態５）
実施の形態５における固体撮像装置の構造を図１１，図１２，図１３，図１４を用いて説明する。
【００８４】
図１１に本発明の実施の形態５における固体撮像装置の水平ＣＣＤ出口部の平面模式図を示す。図１２は実施の形態５における固体撮像装置の水平ＣＣＤ出口部の断面模式図であり、水平ＣＣＤ最終段であるゲート電極１４９、オフセットゲートであるゲート電極１５０、領域１４３、リセットゲートであるゲート電極１５、リセットドレインであるｎ型領域２０を含み電荷転送方向に平行な方向１４１での断面である。図１３は水平ＣＣＤチャネル内の電荷転送時の空乏化ポテンシャルのシミュレーション結果を示す図、図１４は転送ゲート電極長と転送時間比の関係を示す図である。
【００８５】
図１１、図１２を用いて構成を説明する。但し、図１、図２と同じ符号は、同じものであり、ここでの説明は省略する。
図１１において、ｎ型領域１４６、ｎ型領域１４７、ｐ型領域３、ｐ型領域１４５の上部にゲート電極８、ゲート電極９、ゲート電極１０、ゲート電極１４８、ゲート電極１４９、ゲート電極１５０、ゲート電極１５１を含む領域１４２は、水平ＣＣＤから電圧変換部へ信号電子を送る水平ＣＣＤ出口部である。ｎ型領域１４７、ｎ型領域２０とｎ型領域１４７の上部にゲート電極１５を含む領域１４４は、電圧変換部から信号電子を排出するリセットドレイン部である。領域１４２と領域１４４に囲まれた領域１４３が信号電子−電圧変換部である。領域１４３は、ｎ型領域１４６、ｎ型領域１４７、ｐ型領域３、ｐ型領域１４５、コンタクト２１、ＡＬ配線２３によって構成されている。水平出口部である領域１４２のｎ型領域１４６、ｎ型領域１４７、ｐ型領域１４５は、信号電子−電圧変換部である領域１４３に向かって絞り込まれた台形形状で構成されている。ｎ型領域１４６は、一方の端を長辺としてゲート電極１４８の下部に有し、他方の端を短辺としてゲート電極１５１の下部で、ゲート電極１５１の領域１４３側の端と一致し、他の辺はｎ型領域１４７、ｐ型領域３、ｐ型領域１４５の絞り込まれた辺と一致するように、領域１４２内に台形形状で形成されている。領域１４２、領域１４３、領域１４４は、電荷転送方向に平行な方向１４１に対して垂直な方向で区分されている。
【００８６】
図１５において、半導体基板１の内部に選択的に形成されたｐ型領域３の基板１の表面側にｐ型領域１４５がｐ型領域３に接して形成されている。基板１の表面にｎ型領域１４７がｐ型領域１４５に接して形成されている。ｎ型領域１４７の基板１の表面にはゲート絶縁膜７が形成されている。ゲート絶縁膜７を介して、ゲート電極９、ゲート電極１４８、ゲート電極１５０がそれぞれ形成されている。ゲート電極９、ゲート電極１４８、ゲート電極１５０は、水平ＣＣＤで転送時に信号電子を蓄積するストレージゲートとして機能する。特に、ゲート電極１５０は、水平ＣＣＤ最終段のゲート電極である。水平ＣＣＤ出口部である領域１４２のｎ型領域１４６、ｎ型領域１４７、ｐ型領域１４５は、領域１４３に向かって絞り込まれた台形形状で構成されているので、水平出口部での各ストレージゲートでの飽和電子数を確保するために、領域１４３に近いゲート電極ほど電極長が長くなっている。水平繰り返し部でのゲート長＜電極９のゲート長１５４＜電極１４８のゲート長１５５＜電極１５０のゲート長１５６という関係にある。
【００８７】
絶縁膜２２を介して、ゲート電極９とゲート電極１４８に隣接するように、ゲート絶縁膜７上にゲート電極１０が形成されている。絶縁膜２２を介して、ゲート電極１４８とゲート電極１５０に隣接するように、ゲート絶縁膜７上にゲート電極１４９が形成されている。絶縁膜２２を介して、ゲート電極１４９と接していない方のゲート電極１５０の端に接するようにゲート絶縁膜７上にゲート電極１５１が形成されている。絶縁膜２２を介して、ゲート電極１０と接していない方のゲート電極９の端に接するようにゲート絶縁膜７上にゲート電極８が形成されている。ｎ型領域１４７の内部で、ゲート電極８は直下にｐ型領域１６が、ゲート電極１０は直下にｐ型領域１７が、ゲート電極１４９の直下にｐ型領域１５２が、ゲート電極１５１の直下にｐ型領域１５３が、それぞれ基板１の表面に形成されている。ゲート電極８は直下にｐ型領域１６を、ゲート電極１０は直下にｐ型領域１７、ゲート電極１４９は直下にｐ型領域１５２を、それぞれ有することにより、水平ＣＣＤ内を２相駆動で信号を転送する時に信号電子の逆流を抑制して転送を促進し、且つ電子数を蓄積するためのポテンシャルの井戸の大きさを決定するバリアゲートとして機能できる。また、ゲート電極１５１および領域１４３に近い任意の数のストレージゲート、本実施の形態ではゲート電極１４８およびゲート電極１５０のゲート電極長を０．７μｍ以上とする。
【００８８】
基板１内部で、深部側をｐ型領域１４５で、表面側をｎ型領域１４７で取り囲まれ、ゲート電極長を０．７０μｍ以上とした全てのゲート電極の直下に形成できるように、ゲート電極１４８の直下から、ゲート電極１４９、ゲート電極１５０、ゲート電極１５１の直下に渡ってｎ型領域１４７よりも不純物濃度が低濃度であるｎ型領域１４６が形成されている。ゲート電極が０．７０μｍ以上となるゲート電極は、主に飽和電子を確保するためのストレージ電極や信号電子−電圧変換部である領域１４３からのポテンシャル変調を受けやすいＯＧゲートが相当している。ここで、水平ＣＣＤは、ｎ型領域１４６、ｎ型領域１４７、ｐ型領域１４５、ｐ型領域１６、ｐ型領域１７、ｐ型領域１５２、ｐ型領域１５３で構成されている。ｎ型領域１４７よりも低濃度でｎ型領域１４６を形成することにより、転送時の電界強度を高めることができ、水平ＣＣＤ内のｎ型の濃度も高めることができるので、水平出口部である領域１４２での信号電子の転送を向上させ且つ飽和電子数を拡大できる。
【００８９】
水平出口部で飽和電子数を拡大できるメカニズムは、先の実施の形態１と同じであるので省略する。０．７０μｍ以上のゲート電極長を有するゲート電極下部にｎ型領域１４７よりも不純物濃度が低濃度であるｎ型領域１４６を形成することで、転送効率を向上できるメカニズムを図１３、図１４を用いて説明する。
【００９０】
図１３において、実線１６２は、本実施の形態での水平ＣＣＤ内でゲート電極１４８からゲート電極１５０へ信号電子を転送した場合の２次元シミュレーションでのポテンシャル分布である。全てのゲート電極、ゲート電極１０、ゲート電極１４８、ゲート電極１４９、ゲート電極１５０、ゲート電極１５１直下には、ｎ型領域１４６を形成している。ストレージとなるゲート電極１５０、ゲート電極１４８のゲート電極長は１．４０μｍ、バリアとなるゲート電極１０、ゲート電極１４９、ゲート電極１５１のゲート電極長は１．１０μｍとしている。転送時には、ゲート電極１０、ゲート電極１５０には３．０Ｖ、ゲート電極１４８、ゲート電極１４８、ゲート電極１５１には０．０Ｖがそれぞれ印加されている。点線１６１は、従来例で同じゲート長における転送時の２次元シミュレーションのポテンシャル分布である。鎖線部１６９はゲート電極１４８直下のポテンシャル勾配が平坦となる領域である。鎖線部１６８はゲート電極１０とゲート電極１４８の境界近傍直下のポテンシャル勾配が急激に変化する領域である。鎖線部１７０はゲート電極１４９とゲート電極１４８の境界近傍直下のポテンシャル勾配が急激に変化する領域である。鎖線部１６８、鎖線部１６９、鎖線部１７０は、実施の形態５、および従来例ともに共通の領域である。図１４は、図１３において、ゲート電極１０、ゲート電極１４８、ゲート電極１４９、ゲート電極１５０、ゲート電極１５１のゲート電極長の比を一定として、ゲート電極１４８、ゲート電極１５０の設計上のゲート電極長を変更した場合のゲート電極１４８からゲート電極１５０への信号電子の転送時間比を２次元シミュレーションにより求めたグラフである。転送時間比は、実施の形態５での転送時間／従来例での転送時間であり、丸印１７１はそのシミュレーション結果を、実線１７２は、ゲート電極１４８、ゲート電極１５０の転送ゲート電極長と転送時間比との相関関係を示している。
【００９１】
図１３でのシミュレーション結果より、設計上のゲート電極長＝１．４０μｍでのゲート電極１４８からゲート電極１５０への信号電子転送時での本実施の形態６のポテンシャル分布は、点線１６１になる。転送時には、ゲート電極１４８、ゲート電極１４９は、ゲート電極に異電位が印加されているために、ゲート電極１４８とゲート電極１４９との間にポテンシャル勾配が急峻な領域が鎖線部１７０に形成される。また、ゲート電極１０直下に形成されたｐ型領域１７がバリアの役目を果たすので、ゲート電極１０とゲート電極１４８の間にポテンシャル勾配の急峻な領域が鎖線部１６８に出来る。しかし、水平ＣＣＤ内の不純物濃度が濃くて、急峻に変化するため、ポテンシャル勾配の変化する領域が狭く、鎖線部１６８と鎖線部１７０に挟まれた鎖線部１６９では、異電位のゲート電極からの電界の効果、バリアとなるｐ型領域からの電界の効果を受けることなくポテンシャル勾配はほとんどない。本実施の形態６では、ｎ型領域１４７より不純物濃度として低濃度であるｎ型領域１４６をゲート電極１０、ゲート電極１４８、ゲート電極１４９、ゲート電極１５１直下に形成しているので、転送時にゲート電極直下の水平ＣＣＤ内に空乏層が広がりやすくなり、異電位であるゲート電極１４９からの電界の効果、バリアとなるｐ型領域１７からの電界の効果を受けて、鎖線部１７０にポテンシャル勾配がなだらかに形成される。そのため、実施の形態５での実線１６２のポテンシャル分布は、点線１６１で示される従来例よりも鎖線部１６９の電位勾配の平坦部の電界強度が強くなる。
【００９２】
図１４では、先の図１３の場合に対応する設計上のゲート電極長＝１．４０μｍ時の転送時間比は０．７であり、実施の形態５の方が従来例よりも短時間で信号を転送でき、転送改善効果が見られる。ゲート電極長を短縮するほど、転送時間比は１に近づき、ゲート電極＝０．７０μｍ時で１となる。従来例の構造であっても、ゲート電極長＝１．４０μｍから短縮すると、図１３でのポテンシャル勾配の平坦な領域でのある鎖線部１６９が物理的に縮小されることと、ポテンシャル勾配の急峻な領域である鎖線部１６８と鎖線部１７０が近づくために、鎖線部１６９内のポテンシャルは鎖線部１６８、鎖線部１７０から引っ張られて、ポテンシャル勾配がつき、転送時の電界強度が向上する。従って、実施の形態５では、設計上の転送ゲート電極の電極長が０．７０μｍ以上となると、隣接するゲート電極間の転送電界を強くする効果が弱まり、ｎ型領域１４６を形成して転送電界を強化できる効果が発揮できる。図１３、図１４の説明では、バリアとなるゲート電極１０、ゲート電極１４９、ゲート電極１５１の電極長をゲート電極１４８、ゲート電極１５０の電極長に対して１１／１４の比になるとしたが、水平出口部では飽和電子数の確保に寄与しないゲート電極１０、ゲート電極１４９、ゲート電極１５１は最小設計ルールで形成されるので、図１３、図１４での説明以上に転送改善効果を期待できる。
【００９３】
なお、転送ゲート電極長が０．７０μｍ以上となる転送電界を強化するのが目的であるので、ｎ型領域１４６を実施の形態５でのストレージバリアの役目を果たすゲート電極１４８、ゲート電極１５０、ゲート電極１５１直下にのみ形成してもよい。
【００９４】
また、ＯＧゲートとして機能するゲート電極１５１は、印加される電圧により飽和電子数、転送を制御することも可能なため、ｎ型領域１４６を実施の形態５でのストレージバリアの役目を果たすゲート電極１４８、ゲート電極１５０のみに形成してもよい。
【００９５】
また、転送ゲート電極長が０．７０μｍ以上となる転送電界を強化するのが目的であるので、実施の形態５でのストレージバリアの役目を果たすゲート電極１４８、ゲート電極１５０、ゲート電極１５１直下に形成したが、転送ゲート電極長が０．７０μｍ以上であればさらに複数ゲート直下にｎ型領域を形成してもよい。
【００９６】
また、ｎ型領域１４６を実施の形態２と同様に、領域１４３まで伸延することも可能である。
以上のように実施の形態５によれば、半導体基板に接して選択的に形成された第一の絶縁膜と、前記第一の絶縁膜に接して上部に形成された第二の絶縁膜と、前記第一の絶縁膜上に形成された第一、第二のゲート電極と、第二の絶縁膜を介して前記第一、前記第二のゲート電極に隣接するように前記第一の絶縁膜上に形成された第三のゲート電極と、前記第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第一のゲート電極の端と接するように前記第一の絶縁膜上に形成された第四のゲート電極と、第二の絶縁膜を介して前記第三のゲート電極と接していない方の前記第二のゲート電極の端と接するように前記第一の絶縁膜上に形成された第五のゲート電極と、前記第五のゲート電極に隣接して形成される信号電子−電圧変換部と、半導体基板に形成された第一のｐ型拡散層と、前記第一のｐ型拡散層と接して前記半導体基板の表面に形成された第一のｎ型拡散層と、前記半導体基板の深部側を前記第一のｐ型拡散層で、表面側を前記第一のｎ型拡散層で取り囲まれて前記第一ゲート電極の直下から、第三、第二、第五のゲート電極の直下に渡り、且つ前記第一、第三、第二、第五のゲート電極は全て０．７０μｍ以上であり、前記第一のｎ型拡散層よりも低濃度である第二のｎ型拡散層を有することにより、水平出口部での転送効率を向上でき、飽和電子数を拡大できる固体撮像装置が作製できる。
（実施の形態６）
実施の形態６における固体撮像装置の構造を図１５，図１６，図１７を用いて説明する。
【００９７】
図１５に本発明の実施の形態６における固体撮像装置の水平ＣＣＤ出口部の平面模式図を示す。図１６は水平出口部、信号電子−電圧変換部を含む領域で３次元デバイスシミュレーションを実施したポテンシャル分布平面図、図１７は実施の形態６における転送開始位置と転送時間との関係を示す図である。図１５を用いて構成を説明する。本構成図において、図１８、図１９と符号が同じものは、同一であり説明を省略する。
【００９８】
図１５において、基板３０６の表面に形成されたｎ型領域１８７、ｐ型領域１８５、ｐ型領域１８６の上部にゲート絶縁膜３１１（図１９参照）を介してゲート電極３１２、ゲート電極３１３、ゲート電極３１４、ゲート電極３１５、ゲート電極３１６、ゲート電極３１７、オフセットゲートであるゲート電極３１８が形成された領域１８１は、水平ＣＣＤから電圧変換部へ信号電子を送る水平ＣＣＤ出口部である。ｎ型領域１８７、ｎ型領域３２４と接してｎ型領域１８７の上部にゲート絶縁膜３１１を介してゲート電極３１９が形成された領域１８３は、電圧変換部から信号電子を排出するリセットドレイン部である。領域１８１と領域１８３に囲まれた領域１８２は、ｎ型領域１８７、ｐ型領域１８５、ｐ型領域１８６、コンタクト３２５、ＡＬ配線３２７によって構成された信号電子―電圧変換をするＦＤ部である。水平出口部である領域１８１でのｎ型領域１８７のＦＤ部である領域１８３に向かって絞りこむ辺１９０の終点となる辺１８８は、ゲート電極３１８の領域１８２側の辺１８９を越えてＦＤ部である領域１８２に伸延している。領域１８３では、ｎ型領域１８７の絞り込まれた終点となる辺１８８をＦＤ部の幅１９１まで辺１８９と平行な線で絞り込む。辺１８９と平行な線で絞り込むことによって、ＦＤ部である領域１８２の面積を縮小できるので、ＦＤ部の容量を小さくでき、信号電子−電圧変換の大きさであるアンプ変換効率を維持することが出来る。鎖線部１９３は、ｎ型領域１８７の絞り込まれた辺１９０がゲート電極３１８の辺１８９を越え、辺１９０の終点である辺１８８がＦＤでのｎ型領域の幅１９１に絞り込まれる領域である。ｎ型領域１８７の絞り込まれた辺１９０の終点である辺１８８が辺１８９を越えて領域１８２の内部に形成することにより、ｎ型領域１８７でのゲート電極３１８直下からＦＤである領域１８２への信号転送の間口の幅１９４を大きくできるので、ゲート電極３１８直下での信号の転送が向上でき、水平出口部である領域１８１での転送効率を向上できる。
【００９９】
図１５において、基板３０６の表面に選択的にｎ型領域１８７が形成されている。基板３０６の表面にゲート絶縁膜３１１が形成されている。ｎ型領域１８７の上部にゲート絶縁膜３１１を介して、ゲート電極３１８が形成されている。ｎ型領域１８７が絞り込まれた辺１９０の終点である辺１８８がゲート電極３１８のＦＤである領域１８２側の辺１８９を越えて、信号電子―変換部まで伸延して形成されている。以上のような構成により、水平出口部での転送効率を向上できる。
【０１００】
図１５、図１６、図１７を用いて、水平出口部での転送効率を向上できるメカニズムについて説明する。図１６は、水平出口部、信号電子−電圧変換部を含む領域で３次元デバイスシミュレーションを実施したポテンシャル分布の平面図である。本シミュレーションは、図１５中の水平出口部の中心を通る信号伝送方向１８０（図１６参照）を軸として対称であるので、水平出口部である領域１８１、ＦＤ部である領域１８２の半分の領域で実施している。図１６では、水平出口部の中心を通る信号伝送方向１８０に沿った方向での位置を横軸、方向１８０に対して垂直な方向での位置を縦軸として、ゲート電極３１７、ゲート電極３１６直下からゲート電極３１８を通ってＦＤである領域１８２に信号電子を転送する時の上から見たポテンシャル分布を示している。転送時には、ゲート電極３１７、ゲート電極３１６には０．０Ｖを、ゲート電極３１８には３．３Ｖを印加している。細かい線は、ポテンシャル分布等高線であり、線が密な領域は、ポテンシャル変化が急峻であり信号電子を短時間で転送できる。逆に、等高線が疎である領域は、ポテンシャル変化がほとんどなく、転送が劣化する領域を示している。
【０１０１】
本シミュレーション構造では、ゲート電極３１８の領域１８２側の辺１８９と終点である辺１８８との横軸での距離は０．２５μｍとしている。ゲート電極３１７、ゲート電極３１６からＦＤである領域１８２への信号電子の転送を、方向１８０の沿った横軸とゲート電極３１６と接するゲート電極３１７の端に沿った方向の軸１９９との交点を原点とし、縦軸１９９でみて方向１８０から５．０μｍ離れたｎ型領域１８７、ｐ型領域１８５、ｐ型領域１８６の端に電子１９６を置いた所から開始する。鎖線部１９３は、ゲート電極３１８の領域１８２側の辺１８９と終点である辺１８８とで囲まれる領域である。点線１９２は、電子１９６が転送時のポテンシャル分布等高線の谷部を通り、信号電子−電圧変換部である領域１８２に転送される軌跡である。矢印１９７は、ゲート電極３１７からゲート電極に３１８向かって形成されたポテンシャル勾配に従って転送される電子の方向を示す。鎖線部１９５は、ゲート電極３１８直下で、領域１８２との境界で形成されるポテンシャル勾配により電子の転送方向がｎ型領域１８７の端から水平出口部の中心に転送方向が変わる領域を示す。矢印１９８は、鎖線部１９５での電子の転送方向を示す。幅１９４は、信号電子がゲート電極３１８から領域１８２に転送される時のポテンシャルにより形成される転送有効チャネル幅である。
【０１０２】
図１７は、本実施の形態での軸１９９上の位置から信号電子を転送開始した時の転送時間と従来例を１とした転送時間比を示す。実線２０１は、本実施の形態での転送時間を示す。実線２０２は、従来例での転送時間を示す。実線２０３は、転送時間比＝本実施の形態での転送時間／従来例での転送時間を示す。なお、軸１９９での０．０μｍは、水平出口部での中心を通る方向１８０上の位置を、５．０μｍは、ｎ型領域１８７の端の位置であることを示している。
【０１０３】
図１６において、ゲート電極３１７、ゲート電極３１６に３．０Ｖ、ゲート電極３１８に所定の調整電圧＝３．３Ｖを印加し、水平ＣＣＤを空乏化した時のポテンシャル分布により、転送チャネルが点線１９２に形成される。信号電子１９６は、点線１９２に沿って徐々に水平出口部の中心に向かって移動する。ゲート電極３１８と接するゲート電極３１７の端の直下まで来ると矢印１９７に沿ってゲート電極３１８直下に移動する。ｎ型領域１８７の絞り込まれた辺１９０の終点である辺１８８は、ＦＤ部である領域１８２に形成されているので、鎖線部１９３でのポテンシャルはＦＤ部と同じく電源電圧と同電位となり高くできる。そのため、鎖線部１９３からポテンシャル勾配をゲート電極３１８直下には大きく張り出すように形成できる。このポテンシャル勾配は、ｎ型領域１８７の端から水平出口部の中心に向かう電界を形成する。このため、ゲート電極３１８直下での転送電界も強化されるので、ゲート電極３１８直下の鎖線部１９５まで転送されてきた信号電子は、移動する方向を矢印１９５に変えて短時間にゲート電極３１８から領域１８２に転送できる。加えて、ｎ型領域１８７の絞り込まれた辺１９０の終点である辺１８８は、ＦＤ部である領域１８２に形成されるため、転送有効チャネル幅１９４も大きくできることから、さらにゲート電極３１８から領域１８２への転送が強化される。
【０１０４】
図１７を見ると、軸１９９上の位置からの領域１８２への転送時間では、本実施の形態での実線２０１は、軸１９９上の位置＝１．０μｍを越えたあたりから、従来例と比べて短時間で転送できていることがわかる。ゲート電極３１８直下でのポテンシャル勾配の強化と転送有効チャネル幅１９４の拡大によって、転送時間比を示す実線２０３では、軸１９９上の位置＝０．０μｍから５．０μｍ以上で、転送時間は従来例と比べて０．４０から０．８０の範囲で大幅に改善されている。これは、本実施の形態によって、水平出口部でのゲート電極３１６、ゲート電極３１７からＦＤ部である領域１８２への信号電子の転送が、水平ＣＣＤ内のどの場所においても大きく改善できることを示している。
【０１０５】
ｎ型領域１８７の絞り込まれた辺１９０の終点である辺１８８が領域１８２の内部に形成されるが、辺１８８と辺１８９との転送方向１８０での距離を最小とする設計、および図１５でのコンタクト３２５を小さくできるプロセス、例えばタングステンプラグ形成プロセスを用いることにより、領域１８２でのｎ型領域１８７の面積を小さくできるのでアンプ変換効率を高いまま維持できる。
【０１０６】
以上のように本実施の形態によれば、半導体基板の表面に選択的に形成されたｎ型拡散層と、前記半導体の表面で前記ｎ型拡散層上に形成された絶縁膜と、前記ｎ型拡散層の上部に前記絶縁膜を介して形成されたゲート電極と、水平ＣＣＤの出口部での前記ｎ型拡散層の絞り込まれた辺の終点が前記ゲート電極を越えて信号電子―電圧変換部まで伸延していることにより、水平出口部での転送効率を向上できる固体撮像装置が作製できる。
【０１０７】
以上の各実施の形態では、ｎ型半導体基板に固体撮像装置を形成する場合を例に説明したが、各構成要素の導電型を逆にすることにより、ｐ型半導体基板に固体撮像装置を形成することも可能である。
【産業上の利用可能性】
【０１０８】
本発明は、転送効率を向上でき、飽和電子数を拡大でき、転送効率バラツキ、飽和バラツキを低減でき、信号電子を受けて水平方向に転送する水平転送ＣＣＤ部および前記水平ＣＣＤ部から転送された電子を信号電圧に変換する電子−電圧変換部ならびに電子を排出するリセットドレイン部とからなる固体撮像装置等に有用である。
【図面の簡単な説明】
【０１０９】
【図１】実施の形態１における固体撮像装置の水平ＣＣＤ出口部の平面模式図
【図２】実施の形態１における固体撮像装置の水平ＣＣＤ出口部の断面模式図
【図３】実施の形態１の固体撮像装置における水平ＣＣＤチャネル内の電荷転送時の空乏化ポテンシャルを示す図
【図４】実施の形態２における固体撮像装置の水平ＣＣＤ出口部の平面模式図
【図５】実施の形態２における固体撮像装置の水平ＣＣＤ出口部の断面模式図
【図６】実施の形態３における固体撮像装置の水平ＣＣＤ出口部の平面模式図
【図７】実施の形態３における固体撮像装置の水平ＣＣＤ出口部の断面模式図
【図８】実施の形態３の固体撮像装置における水平ＣＣＤチャネル内の電荷転送時の空乏化ポテンシャルを示す図
【図９】実施の形態４における固体撮像装置の水平ＣＣＤ出口部の平面模式図
【図１０】実施の形態４における固体撮像装置の水平ＣＣＤ出口部の断面模式図
【図１１】実施の形態６における固体撮像装置の水平ＣＣＤ出口部の平面模式図
【図１２】実施の形態５における固体撮像装置の水平ＣＣＤ出口部の断面模式図
【図１３】水平ＣＣＤチャネル内の電荷転送時の空乏化ポテンシャルのシミュレーション結果を示す図
【図１４】転送ゲート電極長と転送時間比の関係を示す図
【図１５】本発明の実施の形態６における固体撮像装置の水平ＣＣＤ出口部の平面模式図
【図１６】水平出口部、信号電子−電圧変換部を含む領域で３次元デバイスシミュレーションを実施したポテンシャル分布平面図
【図１７】実施の形態６における転送開始位置と転送時間との関係を示す図
【図１８】従来例での固体撮像装置の水平ＣＣＤ出口部の平面模式図
【図１９】従来例での電荷転送方向に平行な方向での断面図
【符号の説明】
【０１１０】
１、３０６  基板
２、３０７  ｐ型ウェル
３、４、１６、１７、１８、１９、４５、５３、５４、５５、６６、６７、６８、７５、７６、７７、９６、９７、９８、１０５、１０６、１０７、１４５、１５２、１５３、１８５、１８６、３０８、３０９、３２０、３２１、３２２、３２３  ｐ型領域
５、６、２０、４６、４７、６９、９９、１４６、１４７、１８７、３１０、３２４  ｎ型領域
７、３１１  ゲート絶縁膜
８、１０、１２、４８、５０、７０、７２、１００、１０２、１４９、３１２、３１４、３１６  ゲート電極
９、１１、１３、４９、５１、７１、７３、１０１、１０３、１４８、１５０、３１３、３１５、３１７  ゲート電極
１４、５２、７４、１０４、１５１、３１８  ゲート電極
１５、３１９  ゲート電極
２１、３２５  コンタクト
２２、３２６  絶縁膜
２３、３２７  ＡＬ配線
２５、４１、６１、９１、１４１、１８０  方向
２６、４２、６２、９２、１４２、１８１、３０２  領域
２７、４３、６３、９３、１４３、１８２、３０３  領域
２８、４４、６４、９４、１４４、１８３、３０４  領域
３１、８１、１９２  点線
３２、８２  実線
３３、３６、８３、８６  鎖線部
３４、３５、３７、３８、８４、８５、８７、８８、１９６  電子
１５４、１５５、１５６、１５７  ゲート長
１７１  丸印
１８８、１８９、１９０  辺
１９１、１９４  幅
１９３、１９５  鎖線部
１９７、１９８  矢印
１９９  軸
【図１】
2009038325.tif 000003
【図２】
2009038325.tif 000004
【図３】
2009038325.tif 000005
【図４】
2009038325.tif 000006
【図５】
2009038325.tif 000007
【図６】
2009038325.tif 000008
【図７】
2009038325.tif 000009
【図８】
2009038325.tif 000010
【図９】
2009038325.tif 000011
【図１０】
2009038325.tif 000012
【図１１】
2009038325.tif 000013
【図１２】
2009038325.tif 000014
【図１３】
2009038325.tif 000015
【図１４】
2009038325.tif 000016
【図１５】
2009038325.tif 000017
【図１６】
2009038325.tif 000018
【図１７】
2009038325.tif 000019
【図１８】
2009038325.tif 000020
【図１９】
2009038325.tif 000021