(57)【要約】【課題】閉磁路構造を用いないで磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減できるようにすると共に、表面実装面積の小型化を実現できるようにする。【解決手段】ドラム型コア２６を支持する第１の端子２７ａは、このドラム型コア２６に接合される接合部３２ａと、基板に表面実装される実装部３１ａとの間に実装高さを規制する所定の長さを有するものである。同様に、第２の端子２７ｂも、ドラム型コア２６に接合される接合部３２ｂと、基板に表面実装される実装部３１ｂとの間に実装高さを規制する所定の長さを有するものである。これにより、ドラム型コア２６を基板から浮かせて表面実装することができると共に、磁力線の分布を高い位置に移動できる。【選択図】図１
2009141200.tif 000002
【特許請求の範囲】
【請求項１】
導線をらせん状に巻いた巻き線型のインダクタにおいて、
インダクタ本体と、
前記インダクタ本体を支持する脚部とを備え、
前記脚部は、
前記インダクタ本体に接合される接合部と、
基板に表面実装される実装部とを有し、
前記接合部と前記実装部との間に実装高さを規制する所定の長さを有していることを特徴とする巻き線型のインダクタ。
【請求項２】
前記インダクタ本体には電極が形成され、
前記脚部は、
前記インダクタ本体の電極に前記接合部が高融点半田により接合された「Ｌ」字形状の金属部材であることを特徴とする請求項１に記載の巻き線型のインダクタ。
【請求項３】
前記インダクタ本体には電極が形成され、
前記脚部は、
前記インダクタ本体の電極に前記接合部が高融点半田により接合された「Ｉ」字形状の金属部材であることを特徴とする請求項１に記載の巻き線型のインダクタ。
【請求項４】
前記インダクタ本体には電極が形成され、
前記脚部は、
前記インダクタ本体の電極に前記接合部が高融点半田により接合された「II」字形状の金属部材であることを特徴とする請求項１に記載の巻き線型のインダクタ。
【請求項５】
前記インダクタ本体は、
芯部と、当該芯部の一端に設けられた上鍔部と、当該芯部の他端に設けられた下鍔部とを有したドラム型コアと、
前記ドラム型コアの芯部に巻回された巻き線とを備え、
前記脚部は、第１及び第２の端子から構成され、
前記ドラム型コアの芯部が前記基板と略垂直に配置される場合であって、
前記第１の端子は、
前記ドラム型コアの下鍔部から当該ドラム型コアを前記基板から離反させる離反方向に延在されると共に前記巻き線の一端が接続され、
前記第２の端子は、
前記第１の端子と略対峙した位置の下鍔部から前記離反方向に延在されると共に前記巻き線の他端が接続されていることを特徴とする請求項１に記載の巻き線型のインダクタ。
【請求項６】
前記ドラム型コアの下鍔部には、第１及び第２の電極が設けられ、
前記第１の電極には前記第１の端子の接合部が接合され、前記第２の電極には前記第２の端子の接合部が接合され、
前記第１の端子を基板の導体パターンへ実装する位置及び面積と、当該第１の端子を用いないで前記第１の電極を用いて基板の導体パターンへ実装する位置及び面積とが略同一に設定され、かつ、
前記第２の端子を基板の導体パターンへ実装する位置及び面積と、当該第２の端子を用いないで前記第２の電極を用いて基板の導体パターンへ実装する位置及び面積とが略同一に設定されていることを特徴とする請求項５に記載の巻き線型のインダクタ。
【請求項７】
前記インダクタ本体は、
芯部と、当該芯部の一端に設けられた右鍔部と、当該芯部の他端に設けられた左鍔部とを有したドラム型コアと、
前記ドラム型コアの芯部に巻回された巻き線とを備え、
前記脚部は、第１及び第２の端子から構成され、
前記ドラム型コアの芯部が前記基板と略平行に配置される場合であって、
前記第１の端子は、
前記ドラム型コアの右鍔部から当該ドラム型コアを前記基板から離反させる離反方向に延在されると共に前記巻き線の一端が接続され、
前記第２の端子は、
前記ドラム型コアの左鍔部から前記離反方向に延在されると共に前記巻き線の他端が接続されていることを特徴とする請求項１に記載の巻き線型のインダクタ。
【請求項８】
所定の入力電圧を変換して所定の出力電圧に変換する単一出力及びマルチ出力の電源回路において、
スイッチング方式のＤＣ−ＤＣコンバータで充放電現象を利用する為の巻き線型のインダクタを有し、
前記インダクタは、
インダクタ本体と、
前記インダクタ本体を支持する脚部とを備え、
前記脚部は、
前記インダクタ本体に接合される接合部と、
基板に表面実装される実装部とを有し、
前記接合部と前記実装部との間に実装高さを規制する所定の長さを有していることを特徴とする電源回路。
【請求項９】
前記インダクタ本体は、
芯部と、当該芯部の一端に設けられた上鍔部と、当該芯部の他端に設けられた下鍔部とを有したドラム型コアと、
前記ドラム型コアの芯部に巻回された巻き線とを備え、
前記脚部は、第１及び第２の端子から構成され、
前記ドラム型コアの芯部が前記基板と略垂直に配置される場合であって、
前記第１の端子は、
前記ドラム型コアの下鍔部から当該ドラム型コアを前記基板から離反させる離反方向に延在されると共に前記巻き線の一端が接続され、
前記第２の端子は、
前記第１の端子と略対峙した位置の下鍔部から前記離反方向に延在されると共に前記巻き線の他端が接続されていることを特徴とする請求項８に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯型の電子機器端末の集積回路に適用可能な巻き線型のインダクタ及び電源回路に関するものである。詳しくは、インダクタ本体を支持する脚部が、インダクタ本体に接合される接合部と、基板に表面実装される実装部との間に実装高さを規制する所定の長さを有することで、このインダクタ本体を基板から浮かせて表面実装できるようにすると共に、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減できるようにしたものである。
【背景技術】
【０００２】
近年、携帯型の様々な電子機器端末では、多層基板を用いて表面実装により高密度に部品実装して全体形状を小型化するようになされている。このような表面実装に係るインダクタについては、インダクタ自体の小型・薄型化が急速に進んでいる。
【０００３】
このようにインダクタの小型化が進む中で、スイッチング方式等のＤＣ−ＤＣコンバータで使用するインダクタには積層型や薄膜型のインダクタでは大電流が流せないことから巻き線型のインダクタが適用されている。
【０００４】
この巻き線型のインダクタは基板に対し、コイルの軸が垂直、又は平行になるように実装するものである。巻き線型のインダクタは、その構造上、積層型や薄膜型のインダクタほどの小型・薄型化が困難である。
【０００５】
また、コイルの性質上、インダクタに流れる電流の変化によりその周辺に磁界が生じ、隣接する周辺パターン、主にインダクタ実装面の下層パターンに他の電源パターン、信号パターンがある場合はノイズを誘導して電子回路に妨害を与えることが多い（電磁干渉）。
【０００６】
この電磁干渉を防ぐために、例えば図９に示す巻き線型のインダクタ６００がある。図９は、従来例に係る巻き線型のインダクタ６００の構成例を示す断面図である。図９に示すインダクタ６００は、フェライト製のドラム型コア６０を備えている。このドラム型コア６０は、上鍔部６０ａ、下鍔部６０ｂ及び芯部６０ｃを備えている。ドラム型コア６０の芯部６０ｃには、巻き線６１が巻回されている。
【０００７】
ドラム型コア６０の上鍔部６０ａと下鍔部６０ｂとの間に介在する磁気ギャップからの磁束漏れを防止し、透磁率を上げるため、そのギャップの外周に同心状にフェライト製のリングコア６２が被着されている。
【０００８】
ドラム型コア６０の下鍔部６０ｂの側面と底面に渡って「Ｌ」字板状に電極２８ａ及び２８ｂが形成されている。これらの電極２８ａ及び２８ｂは、二点鎖線で示す基板３５上の導体パターン３６に半田３７により半田付けされる。
【０００９】
ところで、ドラム型コア６０の上下鍔部６０ａ及び６０ｂとリングコア６２との間には、一定以上の隙間（ギャップ）を設ける必要がある。その理由は、フェライトで形成されたドラム型コア６０およびリングコア６２は共に透磁率が高い為、このギャップの間隔が小さ過ぎると磁気飽和を起こしてしまい、所定のインダクタンス値が得られないからである。
【００１０】
しかし、上記リングコア６２には製造時の寸法公差がある為、このリングコア６２をドラム型コア６０の外周に同心状に装着固定する際に、両者を精度よく位置決めすることが極めて困難である。その結果、インダクタンス素子毎に上記ギャップの間隔がばらつき、素子毎に、その電気的特性がばらつくという問題がある。
【００１１】
上述したようなインダクタンス素子の問題を解決し得る技術として、下記特許文献１に記載された高周波変成器が知られている。この特許文献１に記載された高周波変成器は、ドラムコアと端子板、および該端子板とホルダを、それぞれ所定の嵌合形状により位置決めする。この位置決めがなされた状態で、ホルダの貫通孔にリングコアが挿通されるように構成しているので、上述ギャップの間隔がばらつき、素子毎に、その電気的特性がばらつくという問題を解決することができる。
【００１２】
しかし、このような特許文献１に記載された高周波変成器は、ドラムコアを載置した端子板から、より離れた鍔部（上鍔）とリングコアの上端部を接着剤を用いて接合するとともに、ドラムコアとリングコアとを保持するためのホルダを用いて組み立て作業を行うこととなる為、部品点数が多くなるとともに、製造工程が複雑になるという問題がある。
【００１３】
上述したような問題のあるリングコアに替えてテープ状の磁性体を用いるようにし、上記ドラムコアの上下鍔部間に架け渡しつつ巻回することで、該ドラムコアの上記磁気ギャップの外周側を被覆するようにしたものが知られている（特許文献２参照）。
【００１４】
また、フェライト粉末を混入した合成樹脂からなる硬質なカバーを、そのばね状弾性を利用して、コイルが巻回された磁性体コア部上に被せるようにしたものが知られている（特許文献３参照）。
【００１５】
上述のように磁束漏れの防止の為にコイルの部分を周辺からフェライト材などで遮蔽している構造は閉磁路構造と呼ばれている。また、従来の表面実装型のインダクタはインダクタ本体を誘電体基板やプリント回路基板等へ密着させて実装することによってインダクタのＱ値が低下してしまうという問題点がある。
【００１６】
この問題を解決し得る技術として特許文献４に記載された、絶縁基板の一側面に一対の電極を設けると共に上記一側面と対向する面に巻き線が施されたコアを設けたものが知られている。
【００１７】
しかし、このような特許文献４に記載された技術は、下面の外部接続用電極に巻き線部のリード線を半田で接続固定している為、電極部のリード線接続用に付着した半田の量が不均等になり易く半田の盛り上がりが不整いとなる。この為、基板等に実装した場合、インダクタ本体が傾いたり、取り付け位置が不正確・不安定となることがある。更に、基板実装時に電極部の半田の溶解によってせっかく接続したリード線が外れる事故も危惧され、構造自体複雑でありそれゆえ製造コストの負担が増大する問題がある。
【００１８】
このような欠点を改良する外部接続電極部に凹みを設け、その凹み内でコイルリード線を接続する方法が知られている（特許文献５参照）。
【００１９】
また、外部電極と実装基板との間にスペーサーを介在させて、半田によってインダクタを基板に実装することによりインダクタの巻き線部と誘電体基板やプリント回路基板等との間に距離をとり、インダクタのＱ値の低下を抑制し得る方法が知られている（特許文献６参照）。
【００２０】
【特許文献１】特開平７−２２０９２９号公報
【特許文献２】実開昭６１−７６９２６号公報
【特許文献３】実開昭５８−１９５４１２号公報
【特許文献４】実開昭５８−８５３０９号公報
【特許文献５】実開昭５６−１５７７１７号公報
【特許文献６】特開昭６２−１８９７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、上記特許文献２に記載の従来技術は、テープ状の磁性体をドラムコアの上下鍔部間に架け渡しつつ巻回するという作業を要するので、特に、上下の鍔部間が数ｍｍ程度以下の微小なインダクタンス素子においては、組み立て作業が容易ではない。
【００２２】
また、上記特許文献３に記載の従来技術は、磁性体粉末を混入してなるカバーにより、磁性体コア部外面の大部分を覆うようにしているので、特に、磁性体コア部が上下に鍔部を有するものに適用した場合には、素子全体のサイズが大きくなってしまうという問題がある。以上のように閉磁路構造では電気的特性のばらつき、製造難易度が高くなったり、製造コストの負担が増大したり、素子サイズが大きくなるなどの問題が生じるおそれがある。
【００２３】
また、特許文献５に記載の従来の技術は、コイルリードを下面外部電極の凹み内で接続する為、インダクタ自身の小型時には凹み内は狭小となり、リード線接続時にリード線のショートの可能性があり、インダクタの小型化の弊害となる問題がある。
【００２４】
また、特許文献６に記載の従来技術は、インダクタ本体と実装基板との間にスペーサーを介在させて実装する為、実装基板と電極との距離分を埋めるべく半田が多量に必要となり、更にはその実装方法自体、技術的に難易度が高くて製造工程が複雑になるという問題がある。
【００２５】
そこで、本発明はこのような従来例に係る課題を解決したものであって、閉磁路構造を用いないで磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減できるようにすると共に、表面実装面積の小型化を実現できるようにした巻き線型のインダクタ及び電源回路を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上述した課題を解決するために、本発明に係る巻き線型のインダクタは、導線をらせん状に巻いた巻き線型のインダクタにおいて、インダクタ本体と、前記インダクタ本体を支持する脚部とを備え、前記脚部は、前記インダクタ本体に接合される接合部と、基板に表面実装される実装部とを有し、前記接合部と前記実装部との間に実装高さを規制する所定の長さを有していることを特徴とするものである。
【００２７】
本発明に係る巻き線型のインダクタによれば、インダクタ本体を支持する脚部は、インダクタ本体に接合される接合部と、基板に表面実装される実装部との間に実装高さを規制する所定の長さを有している。例えば、この脚部は、第１及び第２の端子から構成され、インダクタ本体の電極に当該端子の接合部が高融点半田により接合された「Ｌ」字形状の金属部材である。インダクタ本体は、芯部と上下鍔部とを有したドラム型コアと、このドラム型コアの芯部に巻回された巻き線から構成されている。この例で、ドラム型コアの芯部が基板と略垂直に配置される場合であって、「Ｌ」字形状の第１の端子は、ドラム型コアの下鍔部から当該ドラム型コアを基板から離反させる離反方向に延在されると共に巻き線の一端が接続されている。「Ｌ」字形状の第２の端子は、第１の端子と略対峙した位置の下鍔部から前記離反方向に延在されると共に巻き線の他端が接続されている。これにより、インダクタ本体を基板から浮かせて表面実装することができる。従って、磁力線の分布を高い位置に移動できるので、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
【００２８】
上述した課題を解決するために、本発明に係る電源回路は、所定の入力電圧を変換して所定の出力電圧に変換する単一出力及びマルチ出力の電源回路において、スイッチング方式のＤＣ−ＤＣコンバータで充放電現象を利用する為の巻き線型のインダクタを有し、前記インダクタは、インダクタ本体と、前記インダクタ本体を支持する脚部とを備え、前記脚部は、前記インダクタ本体に接合される接合部と、基板に表面実装される実装部とを有し、前記接合部と前記実装部との間に実装高さを規制する所定の長さを有していることを特徴とするものである。
【００２９】
本発明に係る電源回路によれば、スイッチング方式のＤＣ−ＤＣコンバータで充放電現象を利用する為の巻き線型のインダクタは、インダクタ本体を支持する脚部が、インダクタ本体に接合される接合部と、基板に表面実装される実装部との間に実装高さを規制する所定の長さを有している。これにより、インダクタ本体を基板から浮かせて表面実装することができるので、磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
【発明の効果】
【００３０】
本発明に係る巻き線型のインダクタ及び電源回路によれば、インダクタ本体を支持する脚部は、インダクタ本体に接合される接合部と、基板に表面実装される実装部との間に実装高さを規制する所定の長さを有するものである。
【００３１】
この構成によって、インダクタ本体を基板から浮かせて表面実装することができる。これにより、磁力線の分布を高い位置に移動できるので、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面を参照しながら、本発明に係る巻き線型のインダクタ及び電源回路の実施形態を説明する。
【００３３】
図１は、本発明に係る巻き線型のインダクタ１００の構成例を示す斜視図である。図１に示すインダクタ１００は、基板上の導体パターンに実装される表面実装型のインダクタ仕様である。このインダクタ１００は、ドラム型コア２６、第１の端子２７ａ、第２の端子２７ｂ、第１の電極２８ａ、第２の電極２８ｂ及び巻き線３０を備えている。
【００３４】
インダクタ１００の第１の端子２７ａ（脚部の一例）は、ドラム型コア２６に接合される接合部３２ａと、基板に表面実装される実装部３１ａとを有し、この接合部３２ａと実装部３１ａとの間に実装高さを規制する所定の長さを有している。
【００３５】
同様に、第２の端子２７ｂ（脚部の一例）は、ドラム型コア２６に接合される接合部３２ｂと、基板に表面実装される実装部３１ｂとを有し、この接合部３２ｂと実装部３１ｂとの間に実装高さを規制する所定の長さを有している。
【００３６】
ドラム型コア２６はインダクタ本体の一例であり、フェライト素材などから形成され、円盤状の上鍔部２６ａ、円盤状の下鍔部２６ｂ及び棒状の芯部２６ｃ（図３参照）から構成されている。この芯部２６ｃの一端に上鍔部２６ａが設けられ、芯部２６ｃの他端に下鍔部２６ｂが設けられている。この芯部２６ｃには、巻き線３０が巻回されている。このドラム型コア２６は、例えば磁束漏れ防止用のリングコアが設けられておらず、このリングコアなどを適用した閉磁路構造を用いていない。これにより、当該リングコアをドラム型コア２６の外周に同心状に装着固定する手間を省くことができるので製造工程を簡素化できる。
【００３７】
ドラム型コア２６の下鍔部２６ｂの側面には、第１の電極２８ａと、この電極２８ａと相対する位置に第２の電極２８ｂが半田付けされている。第１の電極２８ａには、巻き線３０の一端が結合され、第２の電極２８ｂには、巻き線３０の他端が結合されている。
【００３８】
第１の電極２８ａには第１の端子２７ａの接合部３２ａが高融点半田により半田付けされている。この端子２７ａの実装部３１ａは、長方形状の金属版材（金属部材）が略直角に折り曲げられて略「Ｌ」字形状に形成され、接合部３２ａは、下鍔部２６ｂの円弧形状に倣って湾曲形成されている。第１の端子２７ａは、ドラム型コア２６の下鍔部２６ｂから当該ドラム型コア２６を基板から離反させる離反方向に延在されると共に巻き線３０の一端が接続されている。
【００３９】
また、第２の電極２８ｂには第２の端子２７ｂの接合部３２ｂが高融点半田により半田付けされている。この端子２７ｂの実装部３１ｂも同様に、長方形状の金属版材が略直角に折り曲げられて略「Ｌ」字形状に形成され、接合部３２ｂも、下鍔部２６ｂの円弧形状に倣って湾曲形成されている。第２の端子２７ｂは、第１の端子２７ａと略対峙した位置の下鍔部２６ｂから上記離反方向に延在されると共に巻き線３０の他端が接続されている。
【００４０】
ドラム型コア２６の芯部２６ｃが基板と略垂直に配置される場合であって、インダクタ１００は、折り曲げられた実装部３１ａ及び３１ｂの底面が基板の導体パターンに半田付けされて表面実装される。これにより、当該インダクタ１００のドラム型コア２６を基板表面から浮かせて表面実装することができる。従って、磁力線の分布を高い位置に移動できるので、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
【００４１】
また、第１の端子２７ａの実装部３１ａは、内側を向いてドラム型コア２６の下方に位置している。同様に、第２の端子２７ｂの実装部３１ｂも、内側を向いてドラム型コア２６の下方に位置している。このように、これらの端子２７ａ及び２７ｂは、ドラム型コア２６の外周から飛び出さないように形成されている。これにより、インダクタ１００の実装面積を殆ど増加することなく、当該インダクタ１００を基板上の導体パターンに実装できる。
【００４２】
すなわち、例えば端子２７ａ及び２７ｂを用いないで、ドラム型コア２６を単体で当該ドラム型コア２６の電極２８ａ及び２８ｂを用いて表面実装する場合と略同一の部品間隔により、インダクタ１００を実装できるようになる。
【００４３】
なお、端子２７ａ及び２７ｂは、インダクタ１００のリフローにおける半田付け温度に比べて、充分に融点温度の高い高融点半田によりドラム型コア２６の電極２８ａ及び２８ｂに半田付けされている。これにより、インダクタ１００においては、簡易な手法により端子２７ａ及び２７ｂを接続して、リフローにより半田付けして基板に実装する場合でも、ドラム型コア２６の端面から端子２７ａ及び２７ｂが脱落しない。
【００４４】
また、ドラム型コア２６は、巻き線型のインダクタであり、閉磁路構造を採用していない。例えば、端子２７ａ及び２７ｂを取り付けていない状態のドラム型コア２６の単体を、当該ドラム型コア２６の単体の電極２８ａ及び２８ｂにより、図３に示す直接基板３５の導体パターン３６に半田付けして表面実装してもよい。
【００４５】
図２Ａは、インダクタ１００の構成例を示す正面図である。図２Ｂは、インダクタ１００の構成例を示す上面図である。図２Ａに示すインダクタ１００は、インダクタ１００の第１の端子２７ａの接合部３２ａと実装部３１ａとの間に実装高さを規制する長さＨを有している。また、第２の端子２７ｂの接合部３２ｂと実装部３１ｂとの間にも実装高さを規制する長さＨを有している。これにより、ドラム型コア２６を基板から浮かせて表面実装できるようになる。この長さＨは、磁力線の分布に基づいて数ミリメートルに設定する。
【００４６】
また、インダクタ１００は、磁気ギャップＰを有して上鍔部２６ａと下鍔部２６ｂとが設けられている。このインダクタ１００は、その下鍔部２６ｂの側面と底面に渡って「Ｌ」字板状に電極２８ａ及び２８ｂが形成されている。第１の端子２７ａの接合部３２ａは、第１の電極２８ａの側面に半田付けされている。また、第２の端子２７ｂの接合部３２ｂは、第２の電極２８ｂの側面に半田付けされている。
【００４７】
この例で、第１の端子２７ａを図３に示す基板３５の導体パターン３６へ実装する位置及び面積と、この第１の端子２７ａを用いないで第１の電極２８ａを用いて基板３５の導体パターン３６へ実装する位置及び面積とが略同一に設定されている。さらに、第２の端子２７ｂを基板３５の導体パターン３６へ実装する位置及び面積と、この第２の端子２７ｂを用いないで第２の電極２８ｂを用いて基板３５の導体パターン３６へ実装する位置及び面積とが略同一に設定されている。
【００４８】
すなわち、第１の端子２７ａの実装部３１ａの底面３４ａの大きさは、電極２８ａの底面３３ａの大きさと略同一である。また、第２の端子２７ｂの実装部３１ｂの底面３４ｂの大きさは、電極２８ｂの底面３３ｂの大きさと略同一である。
【００４９】
これにより、ドラム型コア２６の単体の電極２８ａ及び２８ｂを用いて実装して、電磁干渉による電子回路の不具合が発生した際に、何らパターン形状を変更することなく、当該ドラム型コア２６の単体に代えて、本発明に係るインダクタ１００の端子２７ａ及び２７ｂを用いて実装して電磁干渉を防止・軽減できる。これは、上述したように端子２７ａ及び２７ｂは、先端が折り曲げられた実装部３１ａ及び３１ｂの底面の大きさが、ドラム型コア２６の電極２８ａ及び２８ｂの対応する面の大きさと略一致するように形成されているからである。
【００５０】
図３は、インダクタ１００の構成例を示す図２ＢのＸ−Ｘ矢視断面図である。図３に示すインダクタ１００は、一端に上鍔部２６ａが設けられて他端に下鍔部２６ｂが設けられた芯部２６ｃには、巻き線３０が所定の厚みを有して巻回されている。
【００５１】
図３に示すインダクタ１００は、二点鎖線で示す基板３５上に半田付けされている。このように、インダクタ１００を基板３５上に半田付けするためには、当該基板３５上に形成された導体パターン３６に、例えば不図示のスクリーンによってペースト状の半田３７を印刷する。印刷後、不図示の自動実装機により、インダクタ１００の端子２７ａ及び２７ｂを当該半田３７上に当接して、当該インダクタ１００を基板３５上に実装する。実装後、自動実装機のリフロー炉内で熱風などにより半田３７を加熱して当該半田３７を溶融する。この場合、例えばリフロー処理時の温度は２００℃〜２２０℃程度に設定し、リフロー処理の時間は８分〜１２分程度に設定する。このようにして、インダクタ１００を基板３５に実装する。
【００５２】
なお、ドラム型コア２６の端面から端子２７ａ及び２７ｂが脱落しないように、当該端子２７ａ及び２７ｂは、当該リフロー処理における半田付け温度に比べて、充分に融点温度の高い高融点半田によりドラム型コア２６の電極２８ａ及び２８ｂに半田付けされている。
【００５３】
続いて、インダクタ１００をデジタルスチルカメラ１９に適用した応用例を説明する。図４は、デジタルスチルカメラ１９の電源系統の一例を示すブロック図である。このデジタルスチルカメラ１９は、バッテリー１の電源により動作する。このバッテリー１には、電源回路２〜８が接続されている。これらの電源回路２〜８は、所定の入力電圧を変換して所定の出力電圧に変換する単一出力及びマルチ出力の電源回路であって、ＤＣ−ＤＣコンバータとして機能して各デバイス９〜１８に電源を供給する。当該デバイスは、ＭＰＵ９、ＳＤＲＡＭ１０、ＦＬＡＳＨメモリ１１、ＭＳ１２、Ｍｏｔｏｒドライバ１３、ＰＡＮＥＬドライバ１４、ＡＤ変換ＴＧ１５、映像素子１６、Ｖｉｄｅｏ−ＡＭＰ１７、Ａｕｄｉｏ−ＡＭＰ１８から構成されている。
【００５４】
この例で電源回路２は、バッテリー１の電源より電圧「３．０Ｖ」の電源を生成して、ＭＰＵ９、ＳＤＲＡＭ１０、ＦＬＡＳＨメモリ１１、ＭＳ１２、Ｍｏｔｏｒドライバ１３、ＰＡＮＥＬドライバ１４、ＡＤ変換ＴＧ１５、Ｖｉｄｅｏ−ＡＭＰ１７及びＡｕｄｉｏ−ＡＭＰ１８に供給する。
【００５５】
電源回路３は、バッテリー１の電源より電圧「１．２Ｖ」の電源を生成してＭＰＵ９に供給する。電源回路４は、バッテリー１の電源より電圧「−７．５Ｖ」の電源を生成し、電源回路５はバッテリー１より電圧「１２Ｖ」の電源を生成する。これらの電圧「−７．５Ｖ」と電圧「１２Ｖ」の電源をＡＤ変換ＴＧ１５、映像素子１６等の集積回路に供給するようになされている。
【００５６】
また、電源回路６は、バッテリー１の電源より電圧「１．８Ｖ」の電源を生成してＦＬＡＳＨメモリ１１に供給する。電源回路７は、バッテリー１の電源より電圧「２２Ｖ」程度の電源を生成してＰＡＮＥＬドライバ１４等に使用されるバックライト用ＬＥＤ等に供給する。
【００５７】
また、電源回路８は、バッテリー１の電源より電圧「５Ｖ」の電源を生成してレンズ等のＭｏｔｏｒドライバ１３に供給する。これらの電源回路２〜８は、スイッチングレギュレーターによるＤＣ−ＤＣコンバータにより構成されるようになされている。
【００５８】
図５は、電源回路２〜８に係るＤＣ−ＤＣコンバータ２０の構成例を示すブロック図である。図５に示すＤＣ−ＤＣコンバータ２０は、図４に示した電源回路３、電源回路６を構成するチョッパ型の降圧スイッチングコンバータである。図４に示した電源回路２〜８においては、各系統の出力電圧に応じて設定が異なる点を除いて、ほぼ同一に構成される。従って、以下の説明においては、このＤＣ−ＤＣコンバータ２０の構成を説明し、電源回路３及び６以外の個々の説明は省略する。
【００５９】
図５に示すＤＣ−ＤＣコンバータ２０は、バッテリー１とインダクタ１００との間に、電界効果型トランジスタ２１が直列に接続されている。この電界効果型トランジスタ２１は、制御回路２５の制御により、オンオフ動作するようになされている。
【００６０】
電界効果型トランジスタ２１がオンオフを繰り返すと、インダクタ１００及びコンデンサ２４には、断続された直流電圧が入力される。そしてインダクタ１００とコンデンサ２４におけるエネルギーの充放電現象により、この断続された直流が、入力電圧より低い、連続した直流電圧として出力される。なお、電界効果型トランジスタ２１とインダクタ１００の間には、回路保護用のダイオード２２が接続されている。
【００６１】
制御回路２５はパルス幅変調方式により、電界効果型トランジスタ２１のオンオフのタイミングを制御する。これにより、ＤＣ−ＤＣコンバータ２０の出力端電圧Ｖoを所定の電圧に保持するようになされている。
【００６２】
ＤＣ−ＤＣコンバータ２０は、電界効果型トランジスタ２１のオンオフ動作に応じて、さらにはこのオンオフ動作のタイミングの変化に応じて、インダクタ１００には断続された直流電圧が、すなわちインダクタ１００が充放電を繰り返すことにより、この変化に応じた磁界を生じる。この例で、このインダクタ１００は各電源回路２〜８において、それぞれ１個設けられている。
【００６３】
このように、本発明に係る電源回路２〜８及び巻き線型のインダクタ１００によれば、ドラム型コア２６を支持する第１の端子２７ａは、ドラム型コア２６に接合される接合部３２ａと、基板３５に表面実装される実装部３１ａとの間に実装高さを規制する所定の長さを有するものである。同様に、第２の端子２７ｂも、ドラム型コア２６に接合される接合部３２ｂと、基板３５に表面実装される実装部３１ｂとの間に実装高さを規制する所定の長さを有するものである。
【００６４】
従って、ドラム型コア２６を基板３５から浮かせて表面実装することができる。これにより、磁力線の分布を高い位置に移動できるので、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
【００６５】
しかも、端子２７ａ及び２７ｂを実装する位置及び面積を、電極２８ａ及び２８ｂの位置及び面積と同一にすれば、基板実装面積や、基板層構成、パターンの変更などを行わずにインダクタによる電磁干渉を抑制・軽減できる。更に、基板上の配線パターンの自由度を広げることができる。
【００６６】
なお、インダクタ１００の端子２７ａ及び２７ｂは、上述したような長方形状の金属版材を略直角に折り曲げて形成した「Ｌ」字板状に限らず、他の形状でもよい。例えば、図６Ａ及びＢ並びに図７は、巻き線型のインダクタ２００〜４００の構成例を示す正面図である。なお、インダクタ１００と同じ符号には同一符号を付し、その詳細な説明は省略する。
【００６７】
図６Ａに示すインダクタ２００は、第１の電極２８ａに高融点半田により接合部３２ａが半田付けされた第１の端子３８ａと、第２の電極２８ｂに接合部３２ｂが高融点半田により半田付けされた第２の端子３８ｂとを備えている。これらの端子３８ａ及び３８ｂは、その本体が内側に段差を有して形成されている。端子３８ａ及び３８ｂの各実装部３９は、「Ｔ」形状に形成され、基板上に半田付けされる。この実装部３９を有した端子３８ａ及び３８ｂは、ドラム型コア２６の外周から飛び出さないように形成されている。これにより、インダクタ２００の実装面積を殆ど増加することなく、当該インダクタ２００のドラム型コア２６を基板から浮かせて表面実装できる。
【００６８】
図６Ｂに示すインダクタ３００は、第１の電極４０ａに高融点半田により接合部４２ａが半田付けされた第１の端子４１ａと、第２の電極４０ｂに高融点半田により接合部４２ｂが半田付けされた第２の端子４１ｂとを備えている。これらの端子４１ａ及び４１ｂは、金属版材で「Ｉ」字板形状に形成されている。端子４１ａ及び４１ｂの各実装部４２は、基板上に半田付けされる。この実装部４２を有した端子４１ａ及び４１ｂは、ドラム型コア２６の外周から飛び出さないように形成されている。これにより、インダクタ３００の実装面積を殆ど増加することなく、当該インダクタ３００のドラム型コア２６を基板から浮かせて表面実装できる。
【００６９】
図７に示すインダクタ４００は、第１の電極４０ａに高融点半田により接合部４６ａが半田付けされた第１の端子４４ａと、第２の電極４０ｂに高融点半田により接合部４６ｂが半田付けされた第２の端子４４ｂとを備えている。これらの端子４４ａ及び４４ｂは、金属版材で「II」字板形状に形成されている。すなわち、ドラム型コア２６を支持する支柱（支板）を２つ用いて、図６Ｂに示した端子４１ａ及び４１ｂの強度を向上させた形状を有している。これらの端子４４ａ及び４４ｂの各実装部４５は、基板上に半田付けされる。この実装部４５を有した端子４４ａ及び４４ｂは、ドラム型コア２６の外周から飛び出さないように形成されている。これにより、インダクタ４００の実装面積を殆ど増加することなく、当該インダクタ４００のドラム型コア２６を基板から浮かせて表面実装できる。
【００７０】
また、ドラム型コアの芯部を基板と略平行に配置してもよい。例えば、図８Ａ及びＢは、ドラム型コア５０の芯部５４を基板３５と略平行に配置した巻き線型のインダクタ５００の構成例を示す説明図である。図８Ａは、インダクタ５００の構成例を示す側面図であり、図８Ｂは、インダクタ５００の構成例を示す正面図である。ドラム型コア５０は、芯部５４と、この芯部５４の一端に設けられた右鍔部５０ａと、当該芯部５４の他端に設けられた左鍔部５０ｂとを有している。このドラム型コア５０の芯部５４には、巻き線５１が巻回されている。第１の端子５１ａは、第１の電極５２ａを介してドラム型コア５０の右鍔部５０ａから当該ドラム型コア５０を基板３５から離反させる離反方向に延在されると共に巻き線５１の一端が接続されている。第２の端子５１ｂは、第２の電極５２ｂを介してドラム型コア５０の左鍔部５０ｂから上記離反方向に延在されて巻き線５１の他端が接続されている。
【００７１】
この例で、第１の端子５１ａの実装部５３ａは、長方形状の金属版材が略直角に折り曲げられて略「Ｌ」字形状に形成されている。また、第２の端子５１ｂの実装部５３ｂも、長方形状の金属版材が略直角に折り曲げられて略「Ｌ」字形状に形成されている。
【００７２】
ドラム型コア５０の芯部５４を基板３５と略平行に配置する場合であって、インダクタ５００は、折り曲げられた実装部５３ａ及び５３ｂの底面が基板３５の導体パターン３６に半田付けされて表面実装される。これにより、当該インダクタ５００のドラム型コア５０を基板表面から浮かせて表面実装することができる。従って、閉磁路構造を用いなくても、磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。もちろん、「Ｌ」字形状に形成された端子５１ａ及び５１ｂの形状は、図６Ａ及びＢ並びに図７に示した「Ｉ」字形状や「II」字形状などにしてもよい。
【００７３】
また、上述した電源回路２〜８においては、これらのインダクタ１００〜５００、制御回路２５を構成する集積回路等の表面実装により作成されるようになされている。図４及び図５に示した電源回路は、本発明のインダクタ形状の実施例であり、本発明の趣旨を損なわない範囲内で設計変更をなし得ることは言うまでもない。
【００７４】
また、本発明に使用されるインダクタンス素子は閉磁路構造をとらない巻き線型のインダクタであれば、そのコア・巻き線等の材料・形状のいかなるものであっても適用される。
【産業上の利用可能性】
【００７５】
本発明は、携帯型の電子機器端末の集積回路に適用して好適である。
【図面の簡単な説明】
【００７６】
【図１】本発明に係る巻き線型のインダクタ１００の構成例（その１）を示す斜視図である。
【図２】Ａ及びＢは、インダクタ１００の構成例（その２）を示す説明図である。
【図３】インダクタ１００の構成例（その３）を示す図２ＢのＸ−Ｘ矢視断面図である。
【図４】デジタルスチルカメラ１９の電源系統の一例を示すブロック図である。
【図５】電源回路２〜８に係るＤＣ−ＤＣコンバータ２０の構成例を示すブロック図である。
【図６】Ａ及びＢは、本発明に係る巻き線型のインダクタ２００及び３００の構成例を示す正面図である。
【図７】本発明に係る巻き線型のインダクタ４００の構成例を示す正面図である。
【図８】Ａ及びＢは、本発明に係る巻き線型のインダクタ５００の構成例を示す説明図である。
【図９】従来例に係る巻き線型のインダクタ６００の構成例を示す断面図である。
【符号の説明】
【００７７】
２〜８・・・電源回路、２０・・・ＤＣ−ＤＣコンバータ、２６，５０・・・ドラム型コア（インダクタ本体）、２６ａ・・・上鍔部、２６ｂ・・・下鍔部、２６ｃ，５４・・・芯部、２７ａ，３８ａ，４１ａ，４４ａ・・・第１の端子（脚部）、２７ｂ，３８ｂ，４１ｂ，４４ｂ・・・第２の端子（脚部）、２８ａ，４０ａ，５２ａ・・・第１の電極、２８ｂ，４０ｂ，５２ｂ・・・第２の電極、３０，５１・・・巻き線、３１ａ，３１ｂ，３９，４２，４５，５３ａ，５３ｂ・・・実装部、３２ａ，３２ｂ・・・接合部、３５・・・基板，３６・・・導体パターン、３７・・・半田、５０ａ・・・右鍔部、５０ｂ・・・左鍔部、１００〜５００・・・巻き線型のインダクタ
【図１】
2009141200.tif 000003
【図２】
2009141200.tif 000004
【図３】
2009141200.tif 000005
【図４】
2009141200.tif 000006
【図５】
2009141200.tif 000007
【図６】
2009141200.tif 000008
【図７】
2009141200.tif 000009
【図８】
2009141200.tif 000010
【図９】
2009141200.tif 000011