(57)【要約】【課題】高周波領域でも、定電流源部の出力インピーダンスを確保して、差動増幅回路の同相信号除去比の低下を抑えることができる定電流源回路及び差動増幅装置を得ることを目的とする。【解決手段】駆動用の電流を供給する基準電流源１１と、その基準電流源１１から供給された電流を折り返して、その電流を差動増幅回路２に供給するカレントミラー回路１２とを備え、カレントミラー回路１２と差動増幅回路２の間に抵抗Ｒ３を配置する。これにより、高周波領域でも、定電流源部１２ａの出力インピーダンスを確保して、差動増幅回路２の同相信号除去比ＣＭＲＲの低下を抑えることができる。【選択図】図１
2009021685.tif 000002
【特許請求の範囲】
【請求項１】
駆動用の電流を供給する基準電流源と、上記基準電流源から供給された電流を折り返して、その電流を差動対に供給するカレントミラー回路とを備えた定電流源回路において、上記カレントミラー回路と上記差動対の間に抵抗を配置していることを特徴とする定電流源回路。
【請求項２】
駆動用の電流を供給する基準電流源と、上記基準電流源から供給された電流を折り返して、その電流を差動対に供給するカレントミラー回路とを備えた定電流源回路において、上記カレントミラー回路と上記差動対の間にインダクタを配置していることを特徴とする定電流源回路。
【請求項３】
駆動用の電流を供給する基準電流源と、上記基準電流源から供給された電流を折り返して、その電流を差動対に供給するカレントミラー回路とを備えた定電流源回路において、上記カレントミラー回路と上記差動対の間に、インダクタとコンデンサが並列に接続されている並列共振回路を配置していることを特徴とする定電流源回路。
【請求項４】
駆動用の電流を供給する基準電流源と、上記基準電流源から供給された電流を折り返すカレントミラー回路と、上記カレントミラー回路により折り返された電流により駆動されて、信号を増幅する差動対とを備えた差動増幅装置において、上記カレントミラー回路と上記差動対の間に抵抗を配置していることを特徴とする差動増幅装置。
【請求項５】
駆動用の電流を供給する基準電流源と、上記基準電流源から供給された電流を折り返すカレントミラー回路と、上記カレントミラー回路により折り返された電流により駆動されて、信号を増幅する差動対とを備えた差動増幅装置において、上記カレントミラー回路と上記差動対の間にインダクタを配置していることを特徴とする差動増幅装置。
【請求項６】
駆動用の電流を供給する基準電流源と、上記基準電流源から供給された電流を折り返すカレントミラー回路と、上記カレントミラー回路により折り返された電流により駆動されて、信号を増幅する差動対とを備えた差動増幅装置において、上記カレントミラー回路と上記差動対の間に、インダクタとコンデンサが並列に接続されている並列共振回路を配置していることを特徴とする差動増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、高周波信号を増幅する差動増幅回路に駆動用の電流を供給する定電流源回路と、その定電流源回路を実装している差動増幅装置とに関するものである。
【背景技術】
【０００２】
図７は従来の定電流源回路を実装している差動増幅装置を示す構成図である。
抵抗Ｒ１，Ｒ２とトランジスタＱ４，Ｑ５からなる差動増幅回路は、定電流源回路から供給される電流によって駆動され、入力端子Ｖinp，Ｖinnから入力される信号を増幅し、増幅後の信号を出力端子Ｖoutp，Ｖoutnから出力する。
即ち、定電流源回路の基準電流源ＩＳから出力される電流が、トランジスタＱ１，Ｑ２，Ｑ３からなるカレントミラー回路で折り返され、カレントミラー回路内の定電流源部から差動増幅回路におけるトランジスタＱ４，Ｑ５のエミッタに供給されることにより、差動増幅回路のトランジスタＱ４，Ｑ５が動作して、入力端子Ｖinp，Ｖinnから入力される信号を増幅し、増幅後の信号を出力端子Ｖoutp，Ｖoutnから出力する。
なお、カレントミラー回路内の定電流源部から差動増幅回路に供給される電流の値は、トランジスタＱ１とトランジスタＱ３のサイズ比によって決定される。
【０００３】
ここで、カレントミラー回路内の定電流源部の等価回路は、図７に示すように、トランジスタＱ１とトランジスタＱ３のサイズ比で決まる電流ＩＥＥと、定電流源部のインピーダンスＲＥＥ，ＣＥで表すことができる。
一般的に、ＲＥＥは大きく、ＣＥは小さいため、低周波領域では、ＣＥを無視することができるため、ＤＣや低周波領域においては、定電流源部の出力インピーダンスは非常に大きいと考えることができる。
このため、差動増幅回路の同相信号除去比ＣＭＲＲも非常に大きくなる。
【０００４】
同相信号除去比ＣＭＲＲが大きな差動増幅回路は、コモンモード成分の雑音を低減することができる。
また、入力をシングルエンド、出力を差動とするシングルエンド−差動変換器としても使用することもできる。
しかし、図７の差動増幅回路を高周波領域で動作させる場合、ＣＥの影響を無視することができなくなるため、定電流源部の出力インピーダンスが低下する問題が生じる。
定電流源部の出力インピーダンスの低下は、差動増幅回路の同相信号除去比ＣＭＲＲの低下につながるため好ましくない。
【０００５】
以下、高周波領域において、同相信号除去比ＣＭＲＲが低下する原理を説明する。
差動増幅回路の同相信号除去比ＣＭＲＲは、下記に示すような差動利得Ａｄと同相利得Ａｃの比｜Ａｄ／Ａｃ｜で表される。
Ａｄ＝（Ｖoutp−Ｖoutn）／（Ｖinp−Ｖinn）
Ａｃ＝（Ｖoutp＋Ｖoutn）／（Ｖinp＋Ｖinn）
【０００６】
低周波領域においては、１／ｊωＣＥがＲＥＥと比べて十分大きいため、ＣＥを無視して考えることができる。
トランジスタＱ４，Ｑ５の相互コンダクタンスをｇｍ、Ｒ１＝Ｒ２＝Ｒｃとすると、差動利得Ａｄは、以下の通りとなる。
Ａｄ＝ｇｍ・Ｒｃ
また、同相利得Ａｃは、トランジスタＱ４，Ｑ５のベース電流を無視して計算すると、以下の通りとなる。
Ａｃ＝（ｇｍ・Ｒｃ）／（１＋２ＲＥＥ・ｇｍ）
以上より、低周波領域での同相信号除去比ＣＭＲＲは、以下のように表される。
ＣＭＲＲ＝｜１＋２ｇｍ・ＲＥＥ｜
一般に、ＲＥＥは数ＭΩ以上の大きな値であるため、低周波領域での同相信号除去比ＣＭＲＲも非常に大きくなる。
【０００７】
一方、ωＣＥ＞＞１となる高周波領域においては、ＣＥの影響を無視することができなくなるため、上式におけるＲＥＥをＲＥＥ／（１＋ｊω・ＣＥ・ＲＥＥ）に置き換える必要があり、同相信号除去比ＣＭＲＲは、以下のように表される。
ＣＭＲＲ＝｜１＋２ｇｍ・ＲＥＥ／（１＋ｊω・ＣＥ・ＲＥＥ）｜
≒｜１＋２ｇｍ／ｊωＣＥ｜
このように、高周波領域においては、定電流源部の出力インピーダンスが低下し、結果として、同相信号除去比ＣＭＲＲが低下することになる。
【０００８】
ここで、図８は図７の差動増幅回路の差動利得Ａｄと同相利得Ａｃのシミュレーション例を示す説明図である。
図８に示すように、周波数が上がるほど同相利得Ａｃが高くなり、差動利得Ａｄと同相利得Ａｃの差である同相信号除去比ＣＭＲＲが小さくなっていくことが分かる。
なお、トランジスタＱ１，Ｑ３のエミッタとＧＮＤ間に抵抗を挿入する構成も一般的に用いられるが、この場合も、トランジスタＱ３のエミッタとＧＮＤ間の寄生容量ＣＥの影響をなくすことができないため、上述した通り、高周波領域で同相信号除去比ＣＭＲＲが劣化する特性となる。
【０００９】
例えば、以下の特許文献１に開示されている差動増幅装置では、ミラー比が大きく、定電流源部のトランジスタサイズが大きい場合でも、ＣＥの影響を小さくするために、定電流源部の上部にトランジスタを挿入している。
しかし、依然として、新しく挿入したトランジスタとＧＮＤ間に容量が存在しているため、高周波領域におけるインピーダンスの低下は避けられない。
【００１０】
【特許文献１】特開平１０-２７６０４５号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来の定電流源回路は以上のように構成されているので、高周波領域では、定電流源部の出力インピーダンスが低下して、差動増幅回路の同相信号除去比ＣＭＲＲが低下してしまうなどの課題があった。
【００１２】
この発明は上記のような課題を解決するためになされたもので、高周波領域でも、定電流源部の出力インピーダンスを確保して、差動増幅回路の同相信号除去比の低下を抑えることができる定電流源回路及び差動増幅装置を得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係る定電流源回路は、駆動用の電流を供給する基準電流源と、その基準電流源から供給された電流を折り返して、その電流を差動対に供給するカレントミラー回路とを備え、カレントミラー回路と差動対の間に抵抗を配置するようにしたものである。
【発明の効果】
【００１４】
この発明によれば、駆動用の電流を供給する基準電流源と、その基準電流源から供給された電流を折り返して、その電流を差動対に供給するカレントミラー回路とを備え、カレントミラー回路と差動対の間に抵抗を配置するように構成したので、高周波領域でも、定電流源部の出力インピーダンスを確保して、差動対の同相信号除去比の低下を抑えることができる効果がある。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１はこの発明の実施の形態１による差動増幅装置を示す構成図であり、図１の差動増幅装置は、定電流源回路１と差動増幅回路２から構成されている。
図において、定電流源回路１は基準電流源１１とカレントミラー回路１２から構成されている。
差動対である差動増幅回路２は抵抗Ｒ１，Ｒ２とトランジスタＱ４，Ｑ５から構成されている。
【００１６】
定電流源回路１の基準電流源１１は駆動用の電流をカレントミラー回路１２に供給する。
定電流源回路１のカレントミラー回路１２はトランジスタＱ１，Ｑ２，Ｑ３から構成されており、基準電流源１１から供給された電流を折り返して、その電流を差動増幅回路２に供給する。
カレントミラー回路１２の定電流源部１２ａを構成しているトランジスタＱ３のコレクタには抵抗Ｒ３の一端が接続され、その抵抗Ｒ３の他端が、差動増幅回路２を構成しているトランジスタＱ４，Ｑ５のエミッタと接続されている。
【００１７】
なお、カレントミラー回路１２の定電流源部１２ａから差動増幅回路２に供給される電流の値は、トランジスタＱ１とトランジスタＱ３のサイズ比によって決定される。図１では省略しているが、ミラー比の精度を上げるため、トランジスタＱ１，Ｑ３のエミッタとＧＮＤ間に抵抗を挿入するようにしてもよい。
図１では、トランジスタＱ１〜Ｑ５はＮＰＮトランジスタで構成されているものとするが、ＭＯＳトランジスタで置き換えることも可能である。
また、差動増幅回路２の抵抗Ｒ１，Ｒ２を能動負荷とすることもできる。
【００１８】
次に動作について説明する。
カレントミラー回路１２の定電流源部１２ａを構成しているトランジスタＱ３の等価回路を、図７と同様に、トランジスタＱ１とトランジスタＱ３のサイズ比で決まる電流ＩＥＥと、インピーダンスＲＥＥ，ＣＥで表すと、定電流源部１２ａの出力インピーダンスは、下記のように表される。
Ｒ３＋ＲＥＥ／（１＋ｊω・ＣＥ・ＲＥＥ）
【００１９】
このとき、図１の差動増幅回路２の同相信号除去比ＣＭＲＲは、以下に示すように表される。
ＣＭＲＲ＝｜１＋２ｇｍ・（Ｒ３＋ＲＥＥ／（１＋ｊω・ＣＥ・ＲＥＥ））｜
したがって、仮に角周波数ωを無限大としても、同相信号除去比ＣＭＲＲは、１＋２ｇｍ・Ｒ３となり、ＣＥの影響を受けずに一定の値を保つことができる。
【００２０】
ここで、図４は図１の差動増幅回路２の差動利得Ａｄと同相利得Ａｃのシミュレーション例を示す説明図である。
図８のシミュレーション例と比べると、低周波領域の同相信号除去比ＣＭＲＲはほぼ等しいが、高周波領域での同相信号除去比ＣＭＲＲが改善されていることが分かる。
【００２１】
以上で明らかなように、この実施の形態１によれば、駆動用の電流を供給する基準電流源１１と、その基準電流源１１から供給された電流を折り返して、その電流を差動増幅回路２に供給するカレントミラー回路１２とを備え、カレントミラー回路１２と差動増幅回路２の間に抵抗Ｒ３を配置するように構成したので、高周波領域でも、定電流源部１２ａの出力インピーダンスを確保して、差動増幅回路２の同相信号除去比ＣＭＲＲの低下を抑えることができる効果を奏する。
【００２２】
実施の形態２．
図２はこの発明の実施の形態２による差動増幅装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
カレントミラー回路１２の定電流源部１２ａを構成しているトランジスタＱ３のコレクタにはインダクタＬ１の一端が接続され、そのインダクタＬ１の他端が、差動増幅回路２を構成しているトランジスタＱ４，Ｑ５のエミッタと接続されている。
【００２３】
上記実施の形態１では、カレントミラー回路１２の定電流源部１２ａを構成しているトランジスタＱ３のコレクタには抵抗Ｒ３の一端が接続され、その抵抗Ｒ３の他端が、差動増幅回路２を構成しているトランジスタＱ４，Ｑ５のエミッタと接続されているものを示したが、その抵抗Ｒ３の代わりに、インダクタＬ１を配置するようにしてもよい。
【００２４】
上記実施の形態１のように、抵抗Ｒ３を配置する場合、抵抗Ｒ３によるＤＣ電圧降下が発生するため、抵抗Ｒ３の抵抗値には上限がある。
これに対して、インダクタＬ１を配置する場合、インダクタＬ１によるＤＣ電圧降下は微小であるため、影響を考慮しなくてよく、電源電圧を下げる場合などに有効である。
インダクタＬ１の効果により、ある周波数範囲で定電流源部１２ａの出力インピーダンスを上げ、差動増幅回路２の同相信号除去比ＣＭＲＲを上げることができる。
インダクタＬ１のインダクタンスを調節することにより、同相信号除去比ＣＭＲＲを上げたい周波数を選択することができる。
【００２５】
ここで、図５は図２の差動増幅回路２の差動利得Ａｄと同相利得Ａｃのシミュレーション例を示す説明図である。
ある周波数で同相利得Ａｃが下がり、同相信号除去比ＣＭＲＲが改善されていることが分かる。
【００２６】
実施の形態３．
図３はこの発明の実施の形態３による差動増幅装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
カレントミラー回路１２の定電流源部１２ａを構成しているトランジスタＱ３のコレクタには、インダクタＬ１とコンデンサＣ１が並列に接続されている並列共振回路の一端が接続され、その並列共振回路の他端が、差動増幅回路２を構成しているトランジスタＱ４，Ｑ５のエミッタと接続されている。
【００２７】
上記実施の形態１のように、抵抗Ｒ３を配置する場合、抵抗Ｒ３によるＤＣ電圧降下が発生するため、抵抗Ｒ３の抵抗値には上限がある。
これに対して、インダクタＬ１とコンデンサＣ１からなる並列共振回路を配置する場合、インダクタＬ１及びコンデンサＣ１によるＤＣ電圧降下は微小であるため、影響を考慮しなくてよく、電源電圧を下げる場合などに有効である。
また、共振周波数をインダクタＬ１とコンデンサＣ１の組み合わせで選択することができるため、例えば、インダクタＬ１を小さくしたい場合などに有効である。
【００２８】
ここで、図６は図３の差動増幅回路２の差動利得Ａｄと同相利得Ａｃのシミュレーション例を示す説明図である。
インダクタＬ１とコンデンサＣ１の共振周波数付近で同相利得Ａｃが下がり、同相信号除去比ＣＭＲＲが改善されていることが分かる。
【００２９】
実施の形態４．
上記実施の形態１〜３では、定電流源回路１が駆動用の電流を差動増幅回路２に供給するものについて示したが、例えば、ギルバート形乗算回路など、他の構成による差動回路に電流を供給するようにしてもよく、同様の効果を奏することができる。
また、トランジスタＱ１〜Ｑ５として、バイポーラトランジスタを用いているものを示したが、これに限るものではなく、他の構造の能動素子（例えば、ＦＥＴ）を用いるようにしてもよい。この場合も同様の効果を奏することができる。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施の形態１による差動増幅装置を示す構成図である。
【図２】この発明の実施の形態２による差動増幅装置を示す構成図である。
【図３】この発明の実施の形態３による差動増幅装置を示す構成図である。
【図４】図１の差動増幅回路２の差動利得Ａｄと同相利得Ａｃのシミュレーション例を示す説明図である。
【図５】図２の差動増幅回路２の差動利得Ａｄと同相利得Ａｃのシミュレーション例を示す説明図である。
【図６】図３の差動増幅回路２の差動利得Ａｄと同相利得Ａｃのシミュレーション例を示す説明図である。
【図７】従来の定電流源回路を実装している差動増幅装置を示す構成図である。
【図８】図７の差動増幅回路の差動利得Ａｄと同相利得Ａｃのシミュレーション例を示す説明図である。
【符号の説明】
【００３１】
１  定電流源回路、２  差動増幅回路（差動対）、１１  基準電流源、１２  カレントミラー回路  １２ａ  定電流源部、Ｃ１  コンデンサ、Ｌ１  インダクタ、Ｒ１，Ｒ２，Ｒ３  抵抗、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５  トランジスタ。
【図１】
2009021685.tif 000003
【図２】
2009021685.tif 000004
【図３】
2009021685.tif 000005
【図４】
2009021685.tif 000006
【図５】
2009021685.tif 000007
【図６】
2009021685.tif 000008
【図７】
2009021685.tif 000009
【図８】
2009021685.tif 000010