(57)【要約】【課題】金属シリサイド膜の膜厚が薄くなってきたり、拡散層幅が小さくなってくると、拡散層上の金属シリサイドが凝集反応を起こしやすくなる、という問題があった。【解決手段】半導体装置１００は、半導体基板２と、半導体基板内に設けられた拡散層４と、半導体基板上に設けられたゲート絶縁膜１２と、ゲート絶縁膜上に設けられたゲート電極１４と、拡散層上に選択的に設けられたＮｉシリサイド層８と、を含み、Ｎｉシリサイド層８上にはＣｏを主成分とするメタルキャップ膜１８が選択的に設けられている。【選択図】    図１
2009099947.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板内に設けられた拡散層と、
前記半導体基板上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記拡散層上に選択的に設けられたＮｉを主成分とした金属のシリサイド層と、
を含み、
前記シリサイド層上にはＣｏを主成分とするメタルキャップ膜が選択的に設けられていることを特徴とする半導体装置。
【請求項２】
前記シリサイド層は、前記拡散層によって複数の領域に分断されているとともに、前記シリサイド層を前記複数の領域に分断している拡散層上にも、前記メタルキャップ膜が設けられていることを特徴とする半導体装置。  
【請求項３】
前記シリサイド層は、前記拡散層によって複数の領域に分断されているとともに、前記複数の領域に設けられた前記シリサイド層は、前記メタルキャップ膜を介して接続されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記ゲート電極の側壁に設けられたサイドウォール絶縁膜と、
前記ゲート電極上に設けられた第二のＮｉを主成分とした金属のシリサイド層と、
をさらに含み、
前記ゲート電極上に設けられた前記第二のシリサイド層上に、前記メタルキャップ膜が選択的に設けられていることを特徴とする請求項１乃至３記載の半導体装置。
【請求項５】
前記ゲート絶縁膜は、Ｈｉｇｈ−ｋ膜を含んでいることを特徴とする請求項１乃至４記載の半導体装置。
【請求項６】
前記ゲート絶縁膜は、ＳｉＯＮ膜とＨｉｇｈ−ｋ膜との２層構造膜であることを特徴とする請求項１乃至４記載の半導体装置。
【請求項７】
前記メタルキャップ膜は、ＷおよびＰを含んでいることを特徴とする請求項１乃至６記載の半導体装置。
【請求項８】
前記メタルキャップ膜は、周期律表において前記シリサイド層に含まれるＮｉと同じ属に属しているパラジウムを含んでいることを特徴とする請求項７記載の半導体装置。
【請求項９】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の近傍に拡散層を形成する工程と、
前記拡散層上に選択的にＮｉを主成分とした金属のシリサイド層を形成する工程と、
前記シリサイド層上にＣｏを主成分とするメタルキャップ膜を選択成長させる工程と、
含んでいることを特徴とする半導体装置の製造方法。
【請求項１０】
メタルキャップ膜を選択成長させる前記工程は、パラジウム溶液を塗布する前処理工程と、前記メタルキャップ膜の主成分であるＣｏを含むアルカリ溶液を塗布する選択成長工程と、を含んでいることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記ゲート電極の側壁にサイドウォール絶縁膜を形成する工程と、
前記ゲート電極上に選択的に第二のＮｉを主成分とした金属のシリサイド層を形成する工程と、
前記第二のシリサイド層上に、前記メタルキャップ膜を選択成長する工程と、
をさらに含んでいることを特徴とする請求項９または１０記載の半導体装置の製造方法。
【請求項１２】
ゲート絶縁膜を形成する前記工程は、Ｈｉｇｈ−ｋ膜を形成する工程を含むことを特徴とする請求項９乃至１１記載の半導体装置の製造方法。
【請求項１３】
ゲート絶縁膜を形成する前記工程は、ＳｉＯＮ膜を形成する工程と、Ｈｉｇｈ−ｋ膜を形成する工程とを含むことを特徴とする請求項９乃至１１記載の半導体装置の製造方法。
【請求項１４】
前記シリサイド層に含まれるＮｉは、周期律表において前記前処理工程で使われるパラジウムと同じ属に属していることを特徴とする請求項９乃至１３記載の半導体装置の製造方法。
【請求項１５】
前記メタルキャップ膜は、ＷおよびＰを含んでいていることを特徴とする請求項１４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に拡散層上に金属シリサイド層を有するトランジスタを含む半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩの微細化に伴い、拡散層抵抗およびゲート電極の抵抗の抵抗を低減するために、Ｎｉシリサイドを用いたサリサイド構造のトランジスタが、採用されてきている。
【０００３】
特許文献１には、このようなＮｉシリサイドを用いたサリサイド構造のトランジスタにおいて、シリサイド化のためのアニール中にＮｉが酸化して絶縁膜を形成することを防止する技術が開示されている。具体的には、ＮｉとＴｉＮをこの順に全面にスパッタした後に、シリサイド化のためのアニールを行ない、Ｎｉシリサイドが形成された後にＴｉＮおよび未反応のＮｉを順次除去することによって、シリサイド化のためのアニール中にＮｉが酸化して絶縁膜を形成することを防止している。
【０００４】
【特許文献１】特開平７−０３８１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、Ｎｉシリサイドを用いたサリサイド構造のトランジスタにおいては、特許文献1において開示されている問題のほかに、Ｎｉシリサイド膜の膜厚が薄くなってきたり、拡散層幅が小さくなってくると、拡散層上のＮｉシリサイドが凝集反応を起こしやすくなる、という問題も有している。
【０００６】
以下に、図面を参照して、凝集反応について説明する。
【０００７】
図１９は、凝集反応について説明するための図面である。図１９（ａ）は、凝集反応を起こす前のＮｉシリサイドを用いたサリサイド構造のトランジスタを示しており、図１９（ｂ）は、凝集反応を起した後のＮｉシリサイドを用いたサリサイド構造のトランジスタを示している。
【０００８】
図１９（ａ）において、半導体装置２００は、Ｐ型シリコン基板２０２上に形成されたトランジスタ２２０および素子分離膜２０６を有している。トランジスタ２２０は、Ｎ型拡散層領域２０４と、Ｎ型拡散層領域２０４上に設けられたＮｉシリサイド層２０８と、ゲート絶縁膜２１２と、ゲート電極２１０と、ゲート電極上に形成されたＮｉシリサイド層２１０と、ゲート電極２１４の側壁に設けられたサイドウォール絶縁膜２１６とを有している。
【０００９】
Ｎｉシリサイドの凝集反応が起こる前には、図１９（ａ）に示すように、Ｎｉシリサイド層２０８は、Ｎ型拡散層２０４上に連続的に設けられている。
【００１０】
しかしながら、後続の熱処理等（コンタクトホール開口後のイオン注入後のアニール処理や、コンタクトプラグ形成前のバリアメタル形成に起因する熱処理）によって、Ｎｉシリサイドの凝集反応が起こると、図１９（ｂ）に示すように、Ｎ型拡散層２０４上のＮｉシリサイド層２０８’は、複数の分離された領域に分断される。このような状態では、分断された複数のＮｉシリサイド層２０８’は、Ｎｉシリサイド層２０８’より抵抗の高いＮ型拡散層２０４によって接続されるため、凝集反応が起こっていない図１９（ａ）と比較すると、拡散層の層抵抗が上昇する、といった問題が生じる。
【課題を解決するための手段】
【００１１】
上述した課題を鑑みて、本発明によれば、半導体基板と、前記半導体基板内に設けられた拡散層と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記拡散層上に選択的に設けられたＮｉを主成分とする金属のシリサイド層と、を含み、前記シリサイド層上にはＣｏを主成分とするメタルキャップ膜が選択的に設けられている半導体装置が提供される。
【００１２】
上述した本発明の半導体装置によれば、Ｃｏを主成分とするメタルキャップ膜を、拡散層上のＮｉを主成分とする金属のシリサイド層上に選択的に設けたので、拡散層上のＮｉを主成分とする金属のシリサイド層が、凝集反応を起こして、拡散層によって分断される状態になった場合においても、Ｎｉを主成分とする金属のシリサイド層の上層に選択的に設けられたメタルキャップ膜を介して、Ｎｉを主成分とする金属のシリサイド層が電気的に接続されるので、安定して低い層抵抗を得ることが可能になる。
【００１３】
さらに、本発明によれば、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の近傍に拡散層を形成する工程と、前記拡散層上に選択的にＮｉを主成分とする金属のシリサイド層を形成する工程と、前記シリサイド層上にＣｏを主成分とするメタルキャップ膜を選択成長させる工程と、を含んでいる半導体装置の製造方法が提供される。
【００１４】
上述した本発明の半導体装置の製造方法によれば、Ｃｏを主成分とするメタルキャップ膜を、拡散層上のＮｉを主成分とする金属のシリサイド層上に選択成長させているので、拡散層上のＮｉを主成分とする金属のシリサイド層が、凝集反応を起こして、拡散層によって分断される状態になった場合においても、Ｎｉを主成分とする金属のシリサイド層の上層に選択的に設けられたメタルキャップ膜を介して、Ｎｉを主成分とする金属のシリサイド層が電気的に接続されるので、安定して低い層抵抗を得ることが可能になる。
【発明の効果】
【００１５】
本発明によれば、拡散層上にＮｉを主成分とする金属のシリサイド層を有するトランジスタにおいて、安定して低い層抵抗を得ることが可能になる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施形態）
本発明の第１の実施形態を、図面を参照して、説明する。
【００１７】
図１は、本発明の第１の実施形態を示すための図である。図１において、半導体装置１００は、Ｐ型シリコン基板（半導体基板）２上に形成されたＮチャンネルトランジスタ（トランジスタ）２０および素子分離絶縁膜６を有している。Ｎチャンネルトランジスタ２０は、Ｎ型拡散層４（拡散層）と、Ｎ型拡散層４上に設けられたＮｉシリサイド層（金属シリサイド層）８と、ゲート絶縁膜１２と、ゲート電極１４と、ゲート電極１４上に形成されたＮｉシリサイド層１０と、ゲート電極４の側壁に設けられたサイドウォール絶縁膜１６とを有している。ゲート電極１４は、例えば、ポリシリコンで形成されている。
【００１８】
Ｎｉシリサイド層８は、Ｎ型拡散層２０４上に連続的に設けられており、Ｎｉシリサイド層８上には、選択的にキャップメタル膜１８（例えば、ＣｏＷＰ）が形成されている。また、Ｎｉシリサイド層１０上にも、選択的にキャップメタル膜１９（例えば、ＣｏＷＰ）が形成されている。なお、上述したＮｉシリサイド層は、Ｐｔを添加したもの（すなわち、Ｎｉを主成分とする金属のシリサイド層）であってもよい。Ｎｉシリサイドに１ａｔｏｍ％乃至３ａｔｏｍ％程度のＰｔを添加することにより、熱処理によって抵抗上昇が見られない温度が５００°Ｃから５５０°Ｃ程度まで改善される。また、Ｐｔの添加量を５重量％程度以下とすることにより、電気陰性度に大きな変化を起こないので、ＣｏＷＰの選択成長が可能である。
【００１９】
さらに、半導体装置１００は、Ｎチャンネルトランジスタ２０および素子分離絶縁膜６上に設けられた層間絶縁膜３０を有しており、層間絶縁膜３０中には、Ｎ型拡散層４に接続されるコンタクトプラグ３２が設けられている。層間絶縁膜３０上には、コンタクトプラグ３２に接続される配線３４が設けられている。
【００２０】
次に、上述した本実施形態の半導体装置１００の製造方法について、図面を参照して、説明する。
【００２１】
図３乃至図６は、本実施形態の半導体装置１００の製造方法を説明するための図面である。
【００２２】
まず、図３（ａ）に示すように、Ｐ型シリコン基板２上に素子分離絶縁膜６を、例えば、シャロートレンチアイソレーションにより形成する。
【００２３】
次に、Ｐ型シリコン基板２上にゲート絶縁膜１２およびゲート電極膜（例えばポリシリコン膜）を形成し、既知のリソグラフィー技術を用いて、ゲート電極膜を所定の領域のみ残すようにパターニングを行ない、ゲート電極１４を形成する。さらに、ゲート電極１４をマスクとして、イオン注入を行うことにより、Ｎ型不純物を導入して、Ｎ型エクステンション３を形成して、図３（ｂ）の構造を得る。
【００２４】
次に、ゲート電極１４の側壁にサイドウォ−ル絶縁膜１６を形成し、ゲート電極１４およびサイドウォ−ル絶縁膜１６をマスクとして、イオン注入を行うことにより、Ｎ型不純物を導入して、Ｎ型拡散層４を形成して、図４（ａ）の構造を得る。
【００２５】
次に、全面にＮｉ膜をスパッタ等により形成し、シリサイデーションのためのアニールを行い、シリコン基板およびゲート電極中のシリコンとＮｉ膜との間でシリサイド反応を起こさせる。その後、素子分離絶縁膜６およびサイドウォール絶縁膜１６上に形成された未反応のＮｉ膜をウェットエッチ等で除去することによって、図４（ｂ）に示されるように、Ｎ型拡散層４上にＮｉシリサイド膜８が選択的に形成され、ゲート電極１４上にＮｉシリサイド膜１０が選択的に形成される。なお、Ｎｉシリサイド層にＰｔを添加する場合には、上述のＮｉ膜をスパッタ等により形成する工程において、Ｐｔを含んだＮｉからなるターゲットを用いてコスパッタを行なうことによってＰtを含んだＮｉ層を形成した後に、シリサイド反応を起こさせることによって、Ｎｉシリサイド層にＰｔを添加することができる。
【００２６】
次に、図５（ａ）に示すように、Ｎｉシリサイド膜８、１０上にそれぞれ、メタルキャップ膜１８、１９を選択成長させる。選択成長の条件については、以下に述べる。
【００２７】
選択成長は、第１のステップと、第２のステップと、第３のステップとからなる３ステップで行なわれる。第１のステップはプリクリーニングのステップである。第１のステップにおいては、例えば、Ｎｉシリサイド層上の酸化膜を希釈したフッ酸で除去し、続いてフッ化アンモニウム溶液で表面をクリーニングする。第２のステップはシーディング（seeding）のステップである。第２のステップにおいえは、例えば、パラジウム溶液で３０−６０程度の前処理を行なう。第３のステップは選択成長のステップである。第３のステップにおいては、例えば、Ｗ、Ｐが添加された有機アルカリＣｏ溶液を塗布し、２０−２００Ａ／分程度のデポレートでキャップメタル膜を形成する。
【００２８】
また、選択成長の間に、前処理で使ったパラジウム溶液中のパラジウムが、メタルキャップ膜１８，１９中に取り込まれる。
【００２９】
なお、上述の選択成長工程において、Ｎｉシリサイド膜を構成するＮｉと、パラジウムとが、周期律表において同じ族に属しているので、メタルキャップ膜のＮｉシリサイド膜上への良好な選択成長性が得られる。さらに、メタルキャップ膜の主成分であるＣｏと、Ｎｉシリサイド膜に含まれるＮｉが、周期律表において隣の族であり（Ｃｏは９族であり、Ｎｉは１０族である）、金属物性が似ているので、メタルキャップ膜のＮｉシリサイド膜上へのへの良好な選択成長性が得られる。
【００３０】
次に、図５（ｂ）に示すように、Ｎチャンネルトランジスタ２０および素子分離絶縁膜６上に層間絶縁膜３０を形成し、層間絶縁膜３０内にコンタクトホール３６を開口し、コンタクトホール３６内にＮｉシリサイド層８およびメタルキャップ層１８を介してＮ型拡散層４に接続されるコンタクトプラグ３２を形成する。
【００３１】
このとき、コンタクトホール３６開口後の熱処理（コンタクトホール開口後のイオン注入後のアニール処理や、コンタクトプラグ形成前のバリアメタル形成に起因する熱処理など）により、Ｎ型拡散層４上のＮｉシリサイド膜８が、図６に示すように、凝集反応を起こし、Ｎ型拡散層４によって分断されたＮｉシリサイド膜８’になる場合がある。
【００３２】
図５（ｂ）の構造からさらに、層間絶縁膜上にコンタクトプラグ３２に接続される配線３４を形成して、図１の半導体装置１００が得られる。
【００３３】
次に本実施形態の効果について、以下に述べる。
【００３４】
本実施形態においては、図２に示すように、Ｎ型拡散層４上のＮｉシリサイド層８’が、凝集反応を起こして、Ｎ型拡散層４によって分断される状態になった場合においても、Ｎｉシリサイド層８’の上層に選択的に設けられたメタルキャップ膜１８を介して、Ｎｉシリサイド層８’が電気的に接続されるので、安定して低い層抵抗を得ることが可能になる。さらに、Ｎｉシリサイド層にＰｔを添加することにより、シリサイド層の耐熱性が向上し、熱処理によって抵抗上昇が見られない温度が改善される。
【００３５】
（第２の実施形態）
次に本発明の第２の実施形態を、図面を参照して、説明する。
【００３６】
図７は、本発明の第２の実施形態を示すための図である。本実施形態においては、図７に示すように、半導体装置１０１が有するＮチャンネルトランジスタ２０のゲート電極１５がメタルで形成されている点が、第１の実施形態と比較して異なっている。さらに、本実施形態においては、第１の実施形態とは異なり、メタルゲート電極１５上にはキャップ絶縁膜１７が設けられているので、メタルゲート電極１５上にはＮｉシリサイド層もメタルキャップ膜も形成されない。キャップ絶縁膜１７は、例えば、シリコン窒化膜からなる。なお、本実施形態においても、Ｎｉシリサイド層は、Ｐｔを添加したものであってもよい。
【００３７】
次に、本実施形態の製造方法について説明する。
【００３８】
本実施形態の製造方法は、メタル層とキャップ絶縁膜の２層構造膜に対して、ゲート電極形成用のパターニングを行って、ゲート電極を形成する点を除いて、第１の実施形態と同じである。
【００３９】
次に本実施形態の効果について、以下に述べる。
【００４０】
本実施形態においても、第１の実施形態と同様に、図８に示すように、Ｎ型拡散層４上のＮｉシリサイド層８’が、凝集反応を起こして、Ｎ型拡散層４によって分断される状態になった場合においても、Ｎｉシリサイド層８’の上層に選択的に設けられたメタルキャップ膜１８を介して、Ｎｉシリサイド層８’が電気的に接続されるので、安定して低い層抵抗を得ることが可能になる。さらに、ゲート電極をメタルで形成しているので、ゲート電極の空乏化に起因するトランジスタ特性の劣化を抑えることができる。
【００４１】
（第３の実施形態）
次に、本発明の第３の実施形態を、図面を参照して、説明する。
【００４２】
図９は、本発明の第３の実施形態を示すための図である。本実施形態は、本発明をＣＭＯＳに適用したものである。以下に、本実施形態の第１の実施形態と異なる点を中心に述べ、第１の実施形態と同じ点については適宜説明を省略する。
【００４３】
図９に示すように、半導体装置１０２は、Ｐ型基板２内に形成されたＰウェル５上に設けられたＮチャンネルトランジスタ２０と、Ｐ型基板２内に形成されたＮウェル４５上に設けられたＰチャンネルトランジスタ５０を有している。
【００４４】
Ｎチャンネルトランジスタ２０は、Ｎ型拡散層４と、Ｎ型拡散層４上に設けられたＮｉシリサイド層８と、ゲート絶縁膜１２と、ゲート電極１４と、ゲート電極１４上に形成されたＮｉシリサイド層１０と、ゲート電極４の側壁に設けられたサイドウォール絶縁膜１６とを有している。
【００４５】
Ｎｉシリサイド層８は、Ｎ型拡散層２０４上に連続的に設けられており、Ｎｉシリサイド層８上には、選択的にキャップメタル膜１８（例えば、ＣｏＷＰ）が形成されている。また、Ｎｉシリサイド層１０上にも、選択的にキャップメタル膜１９（例えば、ＣｏＷＰ）が形成されている。
【００４６】
また、Ｐチャンネルトランジスタ５０は、Ｐ型拡散層４４と、Ｐ型拡散層４４上に設けられたＮｉシリサイド層８と、ゲート絶縁膜１２と、ゲート電極１４と、ゲート電極１４上に形成されたＮｉシリサイド層１０と、ゲート電極４の側壁に設けられたサイドウォール絶縁膜１６とを有している。
【００４７】
Ｎｉシリサイド層８は、Ｐ型拡散層４４上に連続的に設けられており、Ｎｉシリサイド層８上には、選択的にキャップメタル膜１８（例えば、ＣｏＷＰ膜）が形成されている。また、Ｎｉシリサイド層１０上にも、選択的にキャップメタル膜１９（例えば、ＣｏＷＰ膜）が形成されている。なお、本実施形態においても、Ｎｉシリサイド層は、Ｐｔを添加したものであってもよい。
【００４８】
次に、本実施例の製造方法について説明する。
【００４９】
本実施例の製造方法は、Ｐウェル５、Ｎウェル４５を形成する工程と、ゲート電極１４およびＮウェル領域をカバーするフォトレジストをマスクにしてＮ型エクステンションを形成する工程と、ゲート電極１４およびＰウェル領域をカバーするフォトレジストをマスクにしてＰ型エクステンションを形成する工程と、ゲート電極１４、サイドウォール絶縁膜１６およびＮウェル領域をカバーするフォトレジストをマスクにしてＮ型拡散層４を形成する工程と、ゲート電極１４、サイドウォール絶縁膜１６およびＰウェル領域をカバーするフォトレジストをマスクにしてＰ型拡散層４４を形成する工程がある点を除いて、第１の実施形態と同じである。
【００５０】
次に本実施形態の効果について、以下に述べる。
【００５１】
本実施形態においても、第１の実施形態と同様に、図１０に示すように、Ｎ型拡散層４上のＮｉシリサイド層８’が、凝集反応を起こして、Ｎ型拡散層４によって分断される状態になった場合においても、Ｐ型拡散層４上のＮｉシリサイド層８’が、凝集反応を起こして、Ｐ型拡散層４４によって分断される状態になった場合においても、Ｎｉシリサイド層８’の上層に選択的に設けられたメタルキャップ膜１８を介して、Ｎｉシリサイド層８’が電気的に接続されるので、安定して低い層抵抗を得ることが可能になる。
【００５２】
（第４の実施形態）
次に、本発明の第４の実施形態を、図面を参照して、説明する。
【００５３】
図１１は、本発明の第４の実施形態を示すための図である。本実施形態は、図１１に示すように、ゲート絶縁膜１２をＨｉｇｈ−Ｋ膜１３とＳｉＯＮ膜１１の２層構造にした点が、第１の実施形態と異なっている。なお、本実施形態においても、Ｎｉシリサイド層は、Ｐｔを添加したものであってもよい。
【００５４】
次に、本実施形態の製造方法について説明する。
【００５５】
本実施形態の製造方法は、ゲート絶縁膜１２をＨｉｇｈ−Ｋ膜１３とＳｉＯＮ膜１１の２層構造で形成する点を除いて、第１の実施形態と同じである。
【００５６】
本実施形態においても、第１の実施形態と同様に、図１２に示すように、Ｎ型拡散層４上のＮｉシリサイド層８’が、凝集反応を起こして、Ｎ型拡散層４によって分断される状態になった場合においても、Ｎｉシリサイド層８’の上層に選択的に設けられたメタルキャップ膜１８を介して、Ｎｉシリサイド層８’が電気的に接続されるので、安定して低い層抵抗を得ることが可能になる。さらに、ゲート絶縁膜１２をＨｉｇｈ−Ｋ膜１３とＳｉＯＮ膜１１の２層構造にしているので、ゲート絶縁膜の酸化膜換算での薄膜化を図ることができる。
【００５７】
（第５の実施形態）
次に、本発明の第５の実施形態を、図面を参照して、説明する。
【００５８】
図１３は、本発明の第５の実施形態を示すための図である。本実施形態においては、第２の実施形態と同様に、ゲート電極１５がメタルで形成されている。本実施形態が、第２の実施形態と異なっている点は、以下の２点である。
【００５９】
すなわち、メタルゲート電極１５が第１の金属膜２２と第２の金属膜２４からなる点と、第２の実施形態がゲート電極をトランジスタ形成の初期に行なうプロセス（ゲートファーストプロセス）を使っているのに対して、本実施形態は、ゲート電極をトランジスタ形成の最後に行なうプロセス（ゲートラストプロセス）を使っている点である。
【００６０】
図１３に示されるように、第１の金属膜２２は、メタルゲート電極１５の底面部および側壁部を構成しており、例えば、ルテニウムからなり、第２の金属膜２４は、第１の金属膜２４の内側に設けられており、例えば、タングステンからなる。
【００６１】
また、本実施形態においても、第２の実施形態と同様に、メタルゲート電極１５上にはＮｉシリサイド層もメタルキャップ膜も形成されない。なぜならば、本実施形態は、ゲートラストプロセスを使っているので、ゲート電極形成時には、Ｎｉシリサイド層形成もメタルキャップ膜形成も完了しているからである。なお、本実施形態においても、Ｎｉシリサイド層は、Ｐｔを添加したものであってもよい。
【００６２】
次に、本実施例の製造方法について、図１５および図１６を参照して説明する。
【００６３】
まず、図５（ａ）に示すように、メタルキャップ膜１８、１９を形成した後に、図１５（ａ）に示すように、Ｐ型シリコン基板２上に第１の層間絶縁膜４０を形成し、その後Ｎｉシリサイド層１０が露出するまで、例えばＣＭＰ（化学的機械的研磨）により層間絶縁膜４０を除去する。
【００６４】
次に、図１５（ｂ）に示すように、Ｎｉシリサイド層１０およびポリシリコン層１４を除去し、リセス３８を形成する。
【００６５】
次に、図１６（ａ）に示すように、リセス３８内を第１の金属膜２２（例えば、ルテニウム膜）および第２の金属膜２４（例えば、タングステン膜）で埋め込む。
【００６６】
次に、図１６（ｂ）に示すように、第１の層間絶縁膜４０上に、第２の層間絶縁膜４２を形成し、その後、第１の実施形態と同様に、コンタクトプラグ３２および配線３４を形成し、図１３の半導体装置１０４が得られる。
【００６７】
次に本実施形態の効果について、以下に述べる。
【００６８】
本実施形態においても、第１の実施形態と同様に、図１４に示すように、Ｎ型拡散層４上のＮｉシリサイド層８’が、凝集反応を起こして、Ｎ型拡散層４によって分断される状態になった場合においても、Ｎｉシリサイド層８’の上層に選択的に設けられたメタルキャップ膜１８を介して、Ｎｉシリサイド層８’が電気的に接続されるので、安定して低い層抵抗を得ることが可能になる。
【００６９】
さらに、ゲート電極をメタルで形成しているので、ゲート電極の空乏化に起因するトランジスタ特性の劣化を抑えることができる。
【００７０】
また、ゲートラストプロセスによって、ゲート電極をトランジスタ形成の最後に形成する（すなわち、リセス内を埋めるようにゲート電極を形成する）ので、ゲート電極にエッチングが困難な材料（例えば、ルテニウム等）を使う場合にも、所望の形状のゲート電極を容易に形成することが可能である。
【００７１】
（第６の実施形態）
次に、本発明の第６の実施形態を、図面を参照して、説明する。
【００７２】
図１７は、本発明の第６の実施形態を示すための図である。本実施形態においては、図１７に示すように、半導体装置１０５が有するＮチャンネルトランジスタ２０のゲート電極１４が、下層から順に、ポリシリコン膜２６、メタル膜２７、ポリシリコン膜２６の３層構造（ＭＩＰＳ構造）になっている点が、第１の実施形態と比較して異なっている。その他については、第１の実施形態と同様である。
【００７３】
また、本実施形態においても、第１の実施形態と同様に、ゲート電極１４上にはＮｉシリサイド層１０およびメタルキャップ膜１９が形成される。なお、本実施形態においても、Ｎｉシリサイド層は、Ｐｔを添加したものであってもよい。
【００７４】
次に、本実施例の製造方法について説明する。
【００７５】
本実施例の製造方法は、下層から順に、ポリシリコン膜、メタル膜、ポリシリコンの３層構造膜に対して、ゲート電極形成用のパターニングを行ってゲート電極を形成する点を除いて、第１の実施形態と同じである。
【００７６】
次に本実施形態の効果について、以下に述べる。
【００７７】
本実施形態においても、第１の実施形態と同様に、図１８に示すように、Ｎ型拡散層４上のＮｉシリサイド層８’が、凝集反応を起こして、Ｎ型拡散層４によって分断される状態になった場合においても、Ｎｉシリサイド層８’の上層に選択的に設けられたメタルキャップ膜１８を介して、Ｎｉシリサイド層８’が電気的に接続されるので、安定して低い層抵抗を得ることが可能になる。
【００７８】
さらに、ゲート電極を、下層から順に、ポリシリコン膜２６、メタル膜２７、ポリシリコン膜２６の３層構造（ＭＩＰＳ構造）で形成しているので、中間層のメタル膜２７によってゲート電極の空乏化に起因するトランジスタ特性の劣化を抑えることができるとともに、ゲート電極全体がメタルで形成されていないので、ゲート絶縁膜に加わるストレスを緩和することができる。
【００７９】
以上、図面を参照して各実施形態について説明したが、本発明は上記の実施形態に限定されるわけでなく、さまざまな変更が可能である。
【００８０】
例えば、上記の実施形態を組み合わせることも可能である。
【００８１】
具体的には、第４の実施形態で例示されている「Ｈｉｇｈ−Ｋ膜とＳｉＯＮ膜の２層構造からなるゲート絶縁膜」を、第２実施形態、第３の実施形態、第５の実施形態および第６の実施形態のいずれかひとつと組み合わせてもよい。
【００８２】
また、第３の実施形態で例示されているＣＭＯＳ構造を、第２実施形態、第５の実施形態および第６の実施形態のいずれかひとつと組み合わせてもよい。  
【図面の簡単な説明】
【００８３】
【図１】本発明の第１の実施形態の半導体装置の断面図である。
【図２】本発明の第１の実施形態の半導体装置の断面図である。
【図３】本発明の第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図４】本発明の第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図５】本発明の第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図６】本発明の第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図７】本発明の第２の実施形態の半導体装置の断面図である。
【図８】本発明の第２の実施形態の半導体装置の断面図である。
【図９】本発明の第３の実施形態の半導体装置の断面図である。
【図１０】本発明の第３の実施形態の半導体装置の断面図である。
【図１１】本発明の第４の実施形態の半導体装置の断面図である。
【図１２】本発明の第４の実施形態の半導体装置の断面図である。
【図１３】本発明の第５の実施形態の半導体装置の断面図である。
【図１４】本発明の第５の実施形態の半導体装置の断面図である。
【図１５】本発明の第５の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１６】本発明の第５の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１７】本発明の第６の実施形態の半導体装置の断面図である。
【図１８】本発明の第６の実施形態の半導体装置の断面図である。
【図１９】本発明の課題を説明するための図である。
【符号の説明】
【００８４】
２      Ｐ型半導体基板（半導体基板）
３      Ｎ型エクステンション
４      Ｎ型拡散層（拡散層）
５      Ｐウェル
６      素子分離絶縁膜
８      Ｎｉシリサイド層
８’    拡散層によって分断されたＮｉシリサイド層
１０    Ｎｉシリサイド層
１１    ＳｉＯＮ膜
１２    ゲート絶縁膜
１３    Ｈｉｇｈ−ｋ膜
１４    ゲート電極
１５    メタルゲート電極
１６    サイドウォール絶縁膜  
１７    キャップ絶縁膜
１８    メタルキャップ膜
１９    メタルキャップ膜
２０    Ｎチャンネルトランジスタ
２２    第１の金属膜
２４    第２の金属膜
２６    ポリシリコン膜
２７    金属膜
２８    ポリシリコン膜
３０    層間絶縁膜
３２    コンタクトプラグ
３４    配線置
３６    コンタクトホール
３８    リセス
４０    第１の層間絶縁膜
４２    第２の層間絶縁膜
４４    Ｐ型拡散層
４５    Ｎウェル
５０    Ｐチャンネルトランジスタ
１００  半導体装置
１０１  半導体装置
１０２  半導体装置
１０３  半導体装置
１０４  半導体装置
１０５  半導体装置
２００  半導体装置
２０２  Ｐ型シリコン基板
２０４  Ｎ型拡散層
２０６  素子分離絶縁膜
２０８  Ｎｉシリサイド層
２０８’拡散層によって分断されたＮｉシリサイド層
２１０  Ｎｉシリサイド層
２１２  ゲート絶縁膜
２１４  ゲート電極
２１６  サイドウォール絶縁膜
２２０  Ｎチャンネルトランジスタ
【図１】
2009099947.tif 000003
【図２】
2009099947.tif 000004
【図３】
2009099947.tif 000005
【図４】
2009099947.tif 000006
【図５】
2009099947.tif 000007
【図６】
2009099947.tif 000008
【図７】
2009099947.tif 000009
【図８】
2009099947.tif 000010
【図９】
2009099947.tif 000011
【図１０】
2009099947.tif 000012
【図１１】
2009099947.tif 000013
【図１２】
2009099947.tif 000014
【図１３】
2009099947.tif 000015
【図１４】
2009099947.tif 000016
【図１５】
2009099947.tif 000017
【図１６】
2009099947.tif 000018
【図１７】
2009099947.tif 000019
【図１８】
2009099947.tif 000020
【図１９】
2009099947.tif 000021