(57)【要約】【課題】高い開口度を得ることができるとともに、外力からの耐性にも優れた液晶表示装置を提供すること。【解決手段】本発明は、アレイ基板ＡＲとカラーフィルタ基板ＣＦの間に液晶層４０を挟持してシール材２で貼り合わせてなる液晶表示装置１であって、アレイ基板ＡＲは、複数本の走査線１１及び信号線１２と、ＴＦＴからなるスイッチング素子と、スイッチング素子を含む基板全体を覆う層間膜１７と、層間膜１７上に形成された少なくとも１つの電極と、を有し、カラーフィルタ基板ＣＦは、所定色のカラーフィルタ層３２を有し、アレイ基板ＡＲのスイッチング素子のチャネル部ＣＲを覆う層間膜１７に開口部ＯＰが設けられているとともに、開口部ＯＰに一部が埋め込まれるように第１柱状スペーサＳＰ１が立設配置されている。【選択図】図３
2009169162.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に液晶層を挟持する前記一対の基板のうち、一方のアレイ基板は、表示領域に絶縁膜を介してマトリクス状に形成された複数の走査線及び信号線と、前記走査線及び信号線の交差部近傍に形成されたスイッチング素子と、前記スイッチング素子、前記走査線及び信号線が設けられた基板全体を覆うように形成される層間膜と、前記層間膜上の前記走査線及び信号線で囲まれた領域毎に形成された少なくとも１つの電極を有し、他方の基板は、所定色のカラーフィルタ層を有する液晶表示装置において、
アレイ基板側には、前記スイッチング素子のチャネル部を覆う前記層間膜に開口部が設けられているとともに、前記開口部に埋め込まれるように第１柱状スペーサが立設配置されていることを特徴とする液晶表示装置。
【請求項２】
前記少なくとも１つの電極は、前記層間膜に形成されたコンタクトホールを経て前記スイッチング素子の電極に電気的に接続されており、前記コンタクトホールに一部が埋め込まれるように第２柱状スペーサが立設配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１柱状スペーサあるいは第２柱状スペーサの前記開口部あるいは前記コンタクトホールに埋め込まれる部分の長さは、前記第１柱状スペーサあるいは第２柱状スペーサの全長の１／４以上の長さであることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項４】
前記少なくとも１つの電極は、前記層間膜上に形成されると共に前記層間膜に形成されたコンタクトホールを経て前記スイッチング素子の電極に電気的に接続された第１電極と、前記アレイ基板の前記表示領域の周縁部に沿って形成されたコモン配線に電気的に接続された第２電極と、からなり、前記第１及び第２電極には複数のスリットが形成されるとともに、くし歯状に互いに噛み合うように一定間隔を隔てて配置されていることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
【請求項５】
前記少なくとも１つの電極は、前記層間膜上に形成されると共に前記層間膜に形成されたコンタクトホールを経て前記スイッチング素子の電極に電気的に接続された第１電極と、前記アレイ基板の前記表示領域の周縁部に沿って形成されたコモン配線に電気的に接続された第２電極と、からなり、前記第２電極には複数のスリットが形成されるとともに、無機透明絶縁材料からなる電極間絶縁膜を介して前記第１電極の前記液晶層側に対向配置されていることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
【請求項６】
前記層間膜は前記スイッチング素子の電極を直接被覆しており、前記電極間絶縁膜は前記開口部を介して前記チャネル部を直接被覆していることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記少なくとも１つの電極は、前記層間膜上に形成されると共に前記層間膜に形成されたコンタクトホールを経て前記スイッチング素子の電極に電気的に接続された第１電極からなり、さらに、前記他方の基板には第２電極が形成されており、前記アレイ基板は前記スイッチング素子を直接被覆する無機絶縁層を備えていることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に、一対の基板間に配設される柱状スペーサの配設位置を工夫することにより、高開口度及び外力からの高い耐性を実現した液晶表示装置に関するものである。
【背景技術】
【０００２】
近年の携帯電話機等に代表される携帯型の機器に多く使用される液晶表示装置は、スイッチング素子等が設けられたアレイ基板とカラーフィルタ等が設けられたカラーフィルタ基板とからなる一対の基板を互いに対向させて貼り合せ、間に液晶を封入することで形成している。そして、これら一対の基板間距離、すなわち液晶のセルギャップを一定とするため、スペーサが使用されている。このスペーサとしては球状スペーサや柱状スペーサが知られている。このうち、柱状スペーサを使用すると、この柱状スペーサは、一方の基板側に一体化して形成でき、しかも高さを一定にできると共に表示領域を避けて配置することができるので、表示品質が良好となる利点を有している。
【０００３】
このような柱状スペーサを用いた液晶表示装置としては、例えば下記特許文献１〜４に開示されたものが知られている。これらの下記特許文献１〜４に開示された発明は、いずれも柱状スペーサをスイッチング素子としての薄膜トランジスタ（以下、「ＴＦＴ」という）のチャネル部に合わせて配設するとともに、このＴＦＴが形成された位置が遮光層に覆われる構造を採用している。
【０００４】
更に詳しく述べれば、例えば下記特許文献１には、柱状スペーサを一方の基板、詳しくはカラーフィルタ基板に形成されるＴＦＴ遮光用の遮光層と同時に形成して、ＴＦＴ上に載置した液晶表示装置の発明が開示されている。
【０００５】
また、下記特許文献２には、柱状スペーサの頂部を粗面加工することにより一対の基板間に反り、撓み等が発生した際の柱状スペーサに加わる応力に起因する基板ずれを防止した液晶表示装置の発明が開示されている。
【特許文献１】特開平７−５４７５号公報
【特許文献２】特開２００５−３１４１４号公報
【特許文献３】特開２００１−２７７６２号公報
【特許文献４】特開２００５−３１６３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１〜４に開示された発明によれば、柱状スペーサをカラーフィルタ基板状の遮光層により遮光されたＴＦＴ上に配設することでこの柱状スペーサに起因して生じる配向ずれ等は視認できなくなり、表示品質の高い液晶表示装置が得られる。
【０００７】
しかしながら、上記特許文献１〜４に開示された発明では、いずれも柱状スペーサをカラーフィルタ基板側に設けた後、アレイ基板と貼り合せて形成されている。したがって、柱状スペーサをＴＦＴ上に配設する場合には、ＴＦＴと柱状スペーサとの位置合わせ時の位置ズレを許容するために、ＴＦＴ上に位置する遮光層は位置ズレが許容できる程度に大きく形成する必要がある。また、これに伴って柱状スペーサの形成位置も同様に位置ズレが生じる恐れがあるので、この柱状スペーサ形成時の位置ズレをも許容するため遮光層の面積は更に大きくとる必要がある。そうすると、遮光層の面積が大きくなったことで開口度が低下してしまうという課題が生じる。
【０００８】
さらに、上記特許文献１〜４に開示された液晶表示装置のように柱状スペーサをカラーフィルタ基板に形成する場合には、通常は透明樹脂材料からなるカラーフィルタ層の保護膜上、あるいは配向膜上に柱状スペーサが立設形成される。しかしながら、保護膜あるいは配向膜は平坦面で形成されているためにこれらの膜上に形成された柱状スペーサは接着性が低いので横方向からの外力等に耐えられず、膜から剥離してしまう、あるいは変形してしまう恐れがある。したがって、上述した特許文献１〜４に開示された発明においては、外力に対する十分な耐性を得ることが難しいという問題点がある。
【０００９】
本発明は、上述した種々の課題を解決するためのものであって、本発明の目的は、高い開口度を得ることができるとともに、外力からの耐性にも優れた液晶表示装置を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本願の液晶表示装置の発明は、一対の基板間に液晶層を挟持する前記一対の基板のうち、一方のアレイ基板は、表示領域に絶縁膜を介してマトリクス状に形成された複数の走査線及び信号線と、前記走査線及び信号線の交差部近傍に形成されたスイッチング素子と、前記スイッチング素子、前記走査線及び信号線が設けられた基板全体を覆うように形成される層間膜と、前記層間膜上の前記走査線及び信号線で囲まれた領域毎に形成された少なくとも１つの電極を有し、他方の基板は、所定色のカラーフィルタ層を有する液晶表示装置において、
アレイ基板側には、前記スイッチング素子のチャネル部を覆う前記層間膜に開口部が設けられているとともに、前記開口部に埋め込まれるように第１柱状スペーサが立設配置されていることを特徴とする。
【００１１】
上記発明によれば、一方のアレイ基板のスイッチング素子のチャネル部を覆う層間膜に開口部が形成されるとともに、この開口部に一部が埋め込まれた第１柱状スペーサが形成された構成を備えている。つまり、第１柱状スペーサは開口部に予め埋没した状態で形成されることになる。したがって、この第１柱状スペーサは従来に比して基板に広い面積で接触することになるので接着力が向上し、以って横方向あるいは縦方向の応力に対しても剥離あるいは変形等を生じ難くなる。よって外力からの耐性に優れた液晶表示装置を得ることができる。また、この第１柱状スペーサは本来他方の基板に形成された遮光層で遮光されて非表示領域となるスイッチング素子上に形成するので、この柱状スペーサにより画素領域内の開口面積が小さくなることがなく、開口度を低下させない構造とすることができる。すなわち、層間膜に形成された開口部にフォトプロセスにて直接第１柱状スペーサを形成するので、例えば第１柱状スペーサを他方の基板側に形成したのちアレイ基板と貼り合わせる場合のように第１柱状スペーサとチャネル部との位置ズレを考慮する必要がない。したがって開口部の径を最小限に抑えることができ、この開口部を覆う遮光層の面積も小さくすることができるので、開口度の低下を抑制することができる。
【００１２】
また、上記発明において、前記少なくとも１つの電極は、前記層間膜に形成されたコンタクトホールを経て前記スイッチング素子の電極に電気的に接続されており、前記コンタクトホールに埋め込まれるように第２柱状スペーサが立設配置されていると好ましい。
【００１３】
上記好ましい態様によれば、コンタクトホールが形成される箇所は上述した開口部と同様に、スイッチング素子の電極が通常遮光性金属材料で形成されることから非表示領域となるため、この位置に第２柱状スペーサを配設しても開口度を低下させることがない。また、走査線及び信号線で囲まれた領域（１画素領域）に対して柱状スペーサを２つ配設することが可能となるのでセルギャップの均一性も十分に維持することができる。さらに、このコンタクトホールに第２柱状スペーサの下部が埋め込まれるので、この第２柱状スペーサも剥離あるいは変形しにくいため、液晶表示装置の外力からの耐性をさらに高くすることができる。
【００１４】
また、上記発明において、前記第１柱状スペーサあるいは第２柱状スペーサの前記開口部あるいは前記コンタクトホールに埋め込まれる部分の長さは、前記第１柱状スペーサあるいは第２柱状スペーサの全長の１／４以上の長さであると好ましい。
【００１５】
上記好ましい態様によれば、第１あるいは第２柱状スペーサの開口部あるいはコンタクトホール内への埋め込み長さを第１あるいは第２柱状スペーサの全長の１／４以上とすれば、外力からの耐性が極めて向上するので好ましい。なお、第１柱状スペーサの全長から開口部内への埋め込み長さを引いた長さ、あるいは第２柱状スペーサの全長からコンタクトホール内への埋め込み長さを引いた長さはセルギャップとほぼ同一となるので、セルギャップの調整と合わせて第１あるいは第２柱状スペーサの長さを調節すれば簡単に上述の関係にすることが可能となる。
【００１６】
また、上記発明において、前記少なくとも１つの電極は、前記層間膜上に形成されると共に前記層間膜に形成されたコンタクトホールを経て前記スイッチング素子の電極に電気的に接続された第１電極と、前記一方の基板の前記表示領域の周縁部に沿って形成されたコモン配線に電気的に接続された第２電極と、からなり、前記第１及び第２電極には複数のスリットが形成されるとともに、くし歯状に互いに噛み合うように一定間隔を隔てて配置されていると好ましい
【００１７】
上記好ましい態様によれば、一方の基板に第１、第２電極を形成しているので、いわゆる横電界方式の液晶表示装置のうち、特にＩＰＳモードの液晶表示装置においても上述の効果が得られるようになる。
【００１８】
また、上記発明において、前記少なくとも１つの電極は、前記層間膜上に形成されると共に前記層間膜に形成されたコンタクトホールを経て前記スイッチング素子の電極に電気的に接続された第１電極と、前記一方の基板の前記表示領域の周縁部に沿って形成されたコモン配線に電気的に接続された第２電極と、からなり、前記第２電極には複数のスリットが形成されるとともに、無機透明絶縁材料からなる電極間絶縁膜を介して前記第１電極の前記液晶層側に対向配置されていると好ましい。
【００１９】
上記好ましい態様によれば、一方の基板に第１、第２電極を形成しているので、いわゆる横電界方式の液晶表示装置のうち、特にＦＦＳモードの液晶表示装置においても上述の効果が得られるようになる。
【００２０】
また、上記発明において、前記層間膜は前記スイッチング素子の電極を直接被覆しており、前記電極間絶縁膜は前記開口部を介して前記チャネル部を直接被覆していると好ましい。
【００２１】
上記好ましい態様によれば、ＦＦＳモードの液晶表示装置においては、電極間絶縁膜が開口部を介して直接チャネル部を被覆する構成を採用することにより、従来スイッチング素子の絶縁性及び耐湿性を補償するために成膜される無機絶縁層、いわゆるパッシベーション膜を形成する必要がなくなる。よって製造工数を少なくすることができる。
【００２２】
また、上記発明において、前記少なくとも１つの電極は、前記層間膜上に形成されると共に前記層間膜に形成されたコンタクトホールを経て前記スイッチング素子の電極に電気的に接続された第１電極からなり、さらに、前記他方の基板には第２電極が形成されており、前記一方の基板は前記スイッチング素子を直接被覆する無機絶縁層を備えていると好ましい。
【００２３】
上記好ましい態様によれば、一対の基板のそれぞれに第１、第２電極を形成しているので、ＴＮモード、ＶＡモードあるいはＭＶＡモードに代表されるいわゆる縦電界方式の液晶表示装置において上述した効果を得ることができるようになる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置を例示するものであって、本発明をこの液晶表示装置に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。
【００２５】
図１は本発明の実施例１に係る液晶表示装置を示す平面図である。図２は図１に示す液晶表示装置のアレイ基板表面の１画素部分を拡大して示す要部拡大図である。図３は図２のIII−III線で切断した断面図である。図４は本発明の実施例２に係る液晶表示装置を示す平面図である。図５は図４の液晶表示装置のカラーフィルタ基板を透視して示す３画素分の拡大平面図である。図６は図５のVI−VI線で切断した断面図である。図７は実施例２の液晶表示装置の変形例を示す図６に対応する断面図である。図８は本発明の実施例３に係る液晶表示装置の図６に対応する断面図である。
【００２６】
なお、ここで述べるアレイ基板及びカラーフィルタ基板の「表面」とは各種配線が形成された面ないしは液晶と対向する側の面を示すものとする。また、この明細書における説明のために用いられた各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法に比例して表示されているものではない。
【実施例１】
【００２７】
本実施例１に係る液晶表示装置１は、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment）モードあるいはＭＶＡ（Multi-domain Vertical Alignment）モードで駆動するいわゆる縦電界方式の液晶表示装置である。また、この液晶表示装置１は、図１に示すように、アレイ基板ＡＲ及びカラーフィルタ基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるシール材２と、アレイ基板ＡＲ、カラーフィルタ基板ＣＦ及びシール材２により囲まれた領域に封入された液晶層４０（図３参照）と、から構成されたいわゆるＣＯＧ（Chip On Glass）型の液晶表示装置である。この液晶表示装置１においては、シール材２により囲まれた領域が表示領域ＤＡを形成しており、この表示領域ＤＡの外側が額縁部分となっている。なお、図１には表示領域ＤＡに当たる領域に格子状のハッチングが施されている。
【００２８】
アレイ基板ＡＲは、図１〜図３に示すように、矩形状のガラス基板からなる透明基板１０の表面に液晶駆動用の各種配線等が形成されたものである。このアレイ基板ＡＲはカラーフィルタ基板ＣＦよりもその長手方向の長さが長く、両基板ＡＲ、ＣＦを貼り合わせた際に外部に延在する延在部１０ａが形成されるようになっている。この延在部１０ａには駆動信号を出力するＩＣチップあるいはＬＳＩ等からなるドライバＤｒが設けられている。
【００２９】
アレイ基板１０の表示領域ＤＡ内には、図２に示すように、マトリクス状に複数本の走査線１１及び信号線１２が形成されており、この複数本の走査線１１及び信号線１２は、表示領域ＤＡ外まで延出されて引回されてドライバＤｒに接続されている。
【００３０】
更に、アレイ基板ＡＲの表示領域ＤＡ内には、図３に示すように、複数本の走査線１１及び信号線１２に加えて、複数本の走査線１１間に設けられこの走査線１１と平行な複数本の補助容量線１３と、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ、及び半導体層１５４からなるスイッチング素子としてのＴＦＴ（Thin Film Transistor）と、走査線１１と信号線１２とで囲まれた領域を覆う画素電極１８と、が設けられている。なお、ＴＦＴの半導体層１５としてはポリシリコン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）あるいはＬＴＰＳ（Low Temperature Poly Silicon）が通常用いられる。また、複数本の走査線１１及び信号線１２により囲まれた領域が１画素領域（サブピクセル）ＰＡ１を形成している。
【００３１】
次に、主に図２及び図３を参照して、アレイ基板ＡＲの表面に形成された各種配線等の製造工程について簡単に説明する。
先ず、透明基板１０上に所定厚のアルミニウム、モリブデン、クロム、チタンあるいはこれらの合金からなる導電物質を成膜する。なお、前述した材料以外の材料でも可能である。そして、周知のフォトリソグラフィ法を用いてパターニングすることによりその一部をエッチング除去して、横方向に伸びる複数本の走査線１１と、これら複数本の走査線１１間に位置する補助容量線１３と、走査線１１から延在するゲート電極Ｇと、補助容量線１３の一部を拡幅して形成される補助容量電極１３ａと、を形成する。
【００３２】
次に、前記工程によって走査線１１や補助容量線１３等が形成された透明基板１０上を覆うように公知のプラズマＣＶＤ法あるいはスパッタリング法等を用いて所定厚のゲート絶縁膜１４が成膜される。このゲート絶縁膜１４としては窒化シリコン（ＳｉＮＸ）、酸化シリコン（ＳｉＯ２）等からなる透明な無機絶縁材料が用いられる。
【００３３】
次に、ゲート絶縁膜１４上に半導体材料、例えばａ−Ｓｉを成膜する。そして、ゲート電極Ｇを覆う部分を残してａ−Ｓｉ層をエッチング除去し、ＴＦＴの一部となる半導体層１５を形成する。そして同様の手法により、上述の工程で複数の層が形成された透明基板１０上に更に導電性物質を成膜し、走査線１１に交差する方向に延びる複数本の信号線１２、この信号線１２から延設され半導体層１５に接続されるソース電極Ｓ、補助容量電極１３ａ上を覆うとともに一端が半導体層１５に接続されるドレイン電極Ｄをパターニングする。これにより、透明基板１０の走査線１１と信号線１２との交差部近傍にＴＦＴが形成される。
【００３４】
さらにまた、これらの各種配線を覆うように表面の安定化のための透明な無機絶縁材料、例えばＳｉＮＸあるいはＳｉＯ２からなるパッシベーション膜１６を成膜し、続いて、アレイ基板ＡＲの表面を平坦化するための透明な感光性樹脂材料、例えばフォトレジストからなる層間膜１７が成膜される。そして、この層間膜１７のＴＦＴのチャネル部ＣＲを覆う位置には開口部ＯＰが形成されている。加えて、層間膜１７及びパッシベーション膜１６の補助容量電極１３ａ上に位置する部分には、後述する画素電極１８とドレイン電極Ｄとを電気的に接続するためのコンタクトホールＣＨが設けられている。
【００３５】
層間膜１７の成膜工程について詳述すると、先ずＴＦＴが形成された透明基板１０の表面にフォトレジスト等の感光性樹脂材料からなる膜を形成し、プリベークした後、公知の露光装置を用いて露光すると共に現像処理して、表示領域ＤＡに層間膜１７を形成した後、光反応処理及びベーキング処理を行なう。このうち、光反応処理は、感光性樹脂膜の透明性を向上させる目的でＵＶ光を照射して感光性官能基を光反応させる処理である。また、ベーキング処理は、加熱処理を行うことにより、パターン形成された感光性樹脂を焼成し、樹脂内の化学反応（主には架橋反応）によって化学的、物理的に安定な絶縁膜として基板上に形成する処理である。なお、ここで形成された層間膜１４の厚さは、例えば１．５〜３．０μｍとすることが好ましい。層間膜１４の厚さが１．５μｍ未満であると、ＴＦＴ等の存在箇所で段差が生じるようになるので、以降の工程で形成される下電極１７や上電極２１にも段差が生じるようになり、セルギャップが不均一となるので好ましくない。また、層間膜１４の厚さが３．０μｍを超えると、層間膜１４による光吸収率が大きくなって表示領域ＤＡの明るさが低下するので好ましくない。
【００３６】
開口部ＯＰは露光形成される層間膜１７の成膜プロセス時に同時に形成されるものであり、開口部ＯＰの底部にはＴＦＴのチャネル部ＣＲを覆うパッシベーション膜１６が露出している。また、コンタクトホールＣＨは露光形成される層間膜１７の成膜プロセス時に層間膜１７に形成された穴の底部に露出したパッシベーション膜１６をエッチング除去することにより形成される。なお、このコンタクトホールＣＨは、補助容量電極１３ａが所定の容量を得られる程度にその面積が大きく取られているため、開口部ＯＰに比して大きな径を備えるものである。
【００３７】
そして、走査線１１及び信号線１２によって囲まれた１画素領域ＰＡ１ごとに例えばＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）からなる画素電極１８を形成する。このとき好ましくはその外縁部が走査線１１及び信号線１２上に位置し、かつ隣接する画素電極１９同士が非接続状態となるように設ける。また、上述の工程を経て複数層が形成された基板上に配向膜１９を成膜し、配向膜１９の表面をラビングローラ等を用いてラビング処理する。なお、開口部ＯＰ及びコンタクトホールＣＨは、上述のように画素電極１８及び配向膜１９が形成された後も窪み状に維持されている。
【００３８】
次いで、配向膜１９が形成された基板の表面に、第１、第２柱状スペーサＳＰ１、ＳＰ２を形成する。詳しくは、配向膜１９の表面に紫外線硬化樹脂、例えばアクリル樹脂等を所定厚で塗布し、公知のフォトリソグラフィ法を用いて、チャネル部ＣＲ上に形成された開口部ＯＰ形成位置、及び、ドレイン電極Ｄと画素電極１８とを接続するためのコンタクトホールＣＨ形成位置の２箇所に第１、第２柱状スペーサＳＰ１、ＳＰ２を形成する。第１柱状スペーサＳＰ１は、その下方が窪み状に維持された開口部ＯＰ内に埋没している。同様に、第２柱状スペーサＳＰ２は、その下方が窪み状に維持されたコンタクトホールＣＨ内に埋没している。以上の工程により、本実施例１に係る液晶表示装置１のアレイ基板ＡＲが製造される。なお、第２柱状スペーサＳＰ２は、コンタクトホールＣＨが開口部ＯＰに比して大きく設けられているので、その径を大きく取ることができ、セルギャップの均一性及び外力からの耐性を飛躍的に向上させることができるようになるため、好ましい。
【００３９】
カラーフィルタ基板ＣＦは、図１及び図３に示すように、矩形状のガラス基板からなる透明基板３０の表面に液晶駆動用の各種配線等が形成されたものである。詳しくは、アレイ基板ＡＲに形成された走査線１１及び信号線１２に合わせて格子状に形成されるとともにアレイ基板ＡＲに形成されたＴＦＴ上を覆うように形成された遮光層３１と、各画素領域ＰＡ１にそれぞれ形成された複数色、例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色からなるカラーフィルタ層３２と、遮光層３１及びカラーフィルタ層３２とを覆う保護膜３３とを備えている。なお、遮光層３１の形状は、上記のような格子状に必ずしも限定されるものではなく、例えばストライプ状やＴＦＴ上を覆うだけの形状であってもよい。加えて、アレイ基板ＡＲの第２柱状スペーサＳＰ２が形成された位置には補助容量電極１３ａが形成されており、この補助容量電極１３ａは通常遮光性材料から形成されるため、非表示領域となる。したがって、この位置にも遮光層３１を延設させておけば、この位置に生じる配向ずれに起因する光漏れ等を抑制することができる。
【００４０】
さらに加えて、この保護膜３３の表面には、アレイ基板ＡＲに設けられた画素電極１８との間で電界を形成し液晶層４０を駆動するためのＩＴＯまたはＩＺＯからなる共通電極３４と、この共通電極３４の表面を覆う配向膜３５と、が形成されている。共通電極３４は、カラーフィルタ基板ＣＦの額縁部分に形成されたトランスファ電極Ｔ（図１参照）を介してアレイ基板ＡＲ側に引回されており、ドライバＤｒに接続されている。
【００４１】
次に、主に図３を参照して、カラーフィルタ基板ＣＦの表面に形成された各種配線等の製造工程について簡単に説明する。
先ず、透明基板３０表面に金属クロム又は金属クロムと酸化クロムを塗布し、公知のスパッタリング法で走査線１１、信号線１２及びＴＦＴ上を遮光する遮光層３１を成膜する。次いで、複数色のカラーフィルタ層３２を例えばストライプ状あるいはモザイク状等の所定の配置でそれぞれの色毎に順次成膜を行う。次に、遮光層３１及びカラーフィルタ層３２を保護するとともにこれらの部材と後述する共通電極３４との密着性を向上させるためのシリカ等からなる保護膜３３を成膜する。
【００４２】
そして、上に示した工程を経て得られた基板の表面全体に亘ってＩＴＯ又はＩＺＯ等からなる共通電極３４を成膜する。また、この共通電極３４の表面には配向膜３５が成膜され、この配向膜３５の表面はラビングローラ等によりラビングされる。以上の工程によりカラーフィルタ基板ＣＦが製造される。なお、このように製造されるアレイ基板ＡＲ及びカラーフィルタ基板ＣＦの外面には偏光板４１が設けられている。
【００４３】
以上のように形成されたアレイ基板ＡＲ及びカラーフィルタ基板ＣＦの貼り合わせは、先ず、カラーフィルタ基板ＣＦ側の表示領域ＤＡを覆うように額縁状に、例えばディスペンサ等を用いて紫外線硬化樹脂からなるシール材２を塗布する。なお、このシール材２は後に液晶が封入される液晶封入口２ａ（図１参照）を一部に形成するように塗布される。次いで、アレイ基板ＡＲとカラーフィルタ基板ＣＦの表面同士を互いに対向させて重ね合わせる。この際、アレイ基板ＡＲ側に形成された第１、第２柱状スペーサＳＰ１、ＳＰ２がカラーフィルタ基板ＣＦ側に形成された遮光層３１により遮光されるように位置合わせを行う。上述のように両基板ＡＲ、ＣＦを重ね合わせた後、シール材２に紫外線を照射することによりシール材２が硬化されて、一対の基板ＡＲ、ＣＦからなる空セルが形成される。そして、この空セルの液晶注入口２ａから液晶を注入し、その後液晶注入口２ａを封止剤で封止することにより液晶表示装置１が製造される。なお、この貼り合わせ時においては、第１、第２柱状スペーサＳＰ１、ＳＰ２がアレイ基板ＡＲ上に直接形成されているので、カラーフィルタ基板ＣＦに形成される遮光層３１の成膜時に第１、第２柱状スペーサ形成時のチャネル部ＣＲに対する位置ズレ誤差を勘案する必要がなくなる。したがって、このＴＦＴのチャネル部ＣＲを覆う遮光層３１の面積を小さくでき、高い開口度が得られるようになる。
【００４４】
このようにして製造された液晶表示装置１は、図３に示すように、第１、第２柱状スペーサＳＰ１、ＳＰ２の下部が開口部ＯＰ及びコンタクトホールＣＨ内に埋没しているので、第１、第２柱状スペーサＳＰ１、ＳＰ２のアレイ基板ＡＲとの接触面積が大きく、以って接着強度が高いためこの第１、第２柱状スペーサＳＰ１、ＳＰ２の脱落等を抑制することが可能となる。
【００４５】
また、例えば一方の基板に縦方向の外力が生じた場合にも、第１、第２柱状スペーサＳＰ１、ＳＰ２がアレイ基板ＡＲに強固に接着しているので、この第１、第２柱状スペーサＳＰ１、ＳＰ２が外力により横方向に変形することなく、緩衝材として基板を強固に支持することができる。
【実施例２】
【００４６】
次に、図４〜図６を参照して、他の態様に係る液晶表示装置１Ａについて説明を行う。なお、本実施例２において上記実施例１の液晶表示装置１と同様の構成からなる部分については同一の符号を付してその詳細な説明は省略し、異なる構成についてのみ詳述する。
【００４７】
本実施例２に係る液晶表示装置１Ａは、いわゆる横電界方式の液晶表示装置に関するものであって、ここでは、特にＦＦＳ（Fringe Field Switching）モードの液晶表示装置１Ａについて説明を行う。この液晶表示装置１Ａは、図４に示すように、アレイ基板ＡＲ１及びカラーフィルタ基板ＣＦ１と、両基板ＡＲ１、ＣＦ１を貼り合わせるシール材２と、アレイ基板ＡＲ１、カラーフィルタ基板ＣＦ１及びシール材２により囲まれた領域に封入された液晶層４０（図６参照）と、から構成されたいわゆるＣＯＧ型の液晶表示装置である。この液晶表示装置１Ａにおいては、シール材２により囲まれた領域が表示領域ＤＡを形成しており、この表示領域ＤＡの外側は額縁領域となっている。また、シール材２の一部には液晶を注入するための液晶注入口２ａが形成されている。なお、図４には表示領域ＤＡに当たる領域に格子状のハッチングが施されている。
【００４８】
アレイ基板ＡＲ１は、透明基板１０上に各種配線が設けられたものからなり、カラーフィルタ基板ＣＦ１よりもその長手方向の長さが長く、両基板ＡＲ１、ＣＦ１を貼り合わせた際に外部に延在する延在部１０ａが形成されるようになっており、この延在部１０ａにはドライバＤｒが設けられている。そして、このアレイ基板ＡＲ１の額縁領域には、ドライバＤｒからの各種信号を後述する走査線１１及び信号線１２に送るために各種引回し線（図示省略）が形成されており、更には、後述する下電極２１に接続されるコモン配線Ｃｏｍも形成されている。なお、本実施例２の液晶表示装置１Ａにはトランスファ電極Ｔは形成されていない。
【００４９】
次に各基板の構成について、図５及び図６を参照して説明を行う。先ず、アレイ基板ＡＲ１には、図５及び図６に示すように、透明基板１０の表面に例えばＭｏ／Ａｌの２層配線からなる複数の走査線１１が互いに平行になるように形成されている。また、この走査線１１が形成された透明基板１０の表面全体に亘ってＳｉＮＸないしはＳｉＯ２等の無機透明絶縁材料からなるゲート絶縁膜１４が被覆されている。更に、このゲート絶縁膜１４の表面のスイッチング素子（例えばＴＦＴ）が形成される領域にはａ−Ｓｉ等からなる半導体層１５が形成されている。この半導体層１５が形成されている位置の走査線１１の領域がＴＦＴのゲート電極Ｇを形成する。
【００５０】
また、ゲート絶縁膜１４の表面には、例えばＭｏ／Ａｌ／Ｍｏの３層構造の導電性層からなるソース電極Ｓを含む信号線１２及びドレイン電極Ｄが形成されている。この信号線１２のソース電極Ｓ部分及びドレイン電極Ｄは、いずれも半導体層１５の表面に部分的に重なっている。更に、このアレイ基板ＡＲ１の表面全体に透明な無機絶縁材料からなるパッシベーション膜１６が形成されている。そして、このパッシベーション膜１６の表面全体に感光性材料からなる層間膜１７が被覆されており、加えて、この層間膜１７のチャネル部ＣＲに対応する位置には開口部ＯＰが形成され、ドレイン電極Ｄに対応する位置にはコンタクトホールＣＨが形成されている。
【００５１】
そして、図２に示したパターンとなるように、走査線１１及び信号線１２で囲まれた領域の層間膜１７上に透明導電性材料、例えばＩＴＯないしＩＺＯからなる第１電極としての下電極（画素電極）１８が形成されている。この下電極１８はコンタクトホールＣＨを介してドレイン電極Ｄと電気的に接続されている。更に、この下電極１８上には電極間絶縁膜２２が形成されている。この電極間絶縁膜１８には、例えばＳｉＮＸ等の無機透明絶縁材料が使用される。そして、この電極間絶縁膜１８上には走査線１１及び信号線１２で囲まれた領域に複数のスリット２０を有する透明導電性材料、例えばＩＴＯないしＩＺＯからなる第２電極としての上電極（共通電極）２１が形成されている。なお、この上電極２１は、各画素領域に形成されているとともに、それぞれが連結部２１Ｂで互いに連結され、液晶表示装置１Ａの額縁領域に配線されたコモン配線Ｃｏｍに電気的に接続されている。なお、このコモン配線Ｃｏｍと上電極２１とは例えば図４のＸ部分で接続され、コモン配線Ｃｏｍの他端部はドライバＤｒに接続されている。このように上電極２１を額縁領域に配線されたコモン配線Ｃｏｍに接続する構成とすると、画素領域ＰＡ２内に補助容量線１３等を形成する必要がないので開口度を向上させることができる。そして、この基板の表面全体に亘り所定の配向膜１９が形成されている。
【００５２】
スリット２０を有する上電極２１は、走査線１１及び信号線１２で囲まれた領域毎に平面視で例えばくし歯状となるよう、スリット２０の信号線１２側の一端の幅が大きい開放端２０ａとなっているとともに他端が閉鎖端２０ｂとなっている。これにより、開放端２０ａ側の開口度が向上し、より明るい表示を行うことができるようになっている。
【００５３】
次に、配向膜１９が形成された基板の表面には、図６に示すように、第１、第２柱状スペーサＳＰ１、ＳＰ２が形成されている。この第１、第２柱状スペーサＳＰ１、ＳＰ２は、配向膜１９の表面に所定厚で塗布されたアクリル樹脂等を、公知のフォトリソグラフィ法を用いてエッチング処理等を行うことにより形成したものであり、チャネル部ＣＲ上に形成された開口部ＯＰ形成位置、及び、ドレイン電極Ｄと画素電極１８とを接続するためのコンタクトホールＣＨ形成位置にそれぞれ設けられている。第１柱状スペーサＳＰ１は、その下方が窪み状に維持された開口部ＯＰ内に埋没している。同様に、第２柱状スペーサＳＰ２は、その下方が窪み状に維持されたコンタクトホールＣＨ内に埋没している。
【００５４】
カラーフィルタ基板ＣＦ１は、図６に示すように、透明基板３０の表面に走査線１１、信号線１２及びＴＦＴに対応する位置を被覆するように遮光層３１が形成されている。更に、遮光層３１で囲まれた透明基板３０の表面には、複数色、例えばＲ、Ｇ、Ｂの３色からなるカラーフィルタ層３２が形成され、更に遮光層３１及びカラーフィルタ層３２の表面を被覆するように保護膜３３が形成されている。そして、この基板の表面全体に亘り所定の配向膜３５が形成されている。
【００５５】
以上の構成を有するアレイ基板ＡＲ１及びカラーフィルタ基板ＣＦ１の貼り合わせは、先ず、カラーフィルタ基板ＣＦ１側の表示領域ＤＡを覆うように額縁状に、例えばディスペンサ等を用いて紫外線硬化樹脂からなるシール材２を塗布する。なお、このシール材２は後に液晶が封入される液晶封入口２ａ（図４参照）を一部に形成するように塗布される。次いで、アレイ基板ＡＲ１とカラーフィルタ基板ＣＦ１の表面同士を互いに対向させて重ね合わせる。この際、アレイ基板ＡＲ１側に形成された第１、第２柱状スペーサＳＰ１、ＳＰ２がカラーフィルタ基板ＣＦ１側に形成された遮光層３１により遮光されるように位置合わせを行う。上述のように両基板ＡＲ１、ＣＦ１を重ね合わせた後、シール材２に紫外線を照射することによりシール材２が硬化されて、一対の基板ＡＲ１、ＣＦ１からなる空セルが形成される。そして、この空セルの液晶注入口２ａから液晶を注入し、その後液晶注入口２ａを封止剤で封止することにより液晶表示装置１Ａが製造される。
【００５６】
このようにして製造された液晶表示装置１Ａは、図６に示すように、第１、第２柱状スペーサＳＰ１、ＳＰ２の下部が開口部ＯＰ及びコンタクトホールＣＨ内に埋没しているので、第１、第２柱状スペーサＳＰ１、ＳＰ２のアレイ基板ＡＲとの接触面積が大きく、以って接着強度が高いためこの第１、第２柱状スペーサＳＰ１、ＳＰ２の脱落等を抑制することが可能となる。
【００５７】
また、例えば一方の基板に縦方向の外力が生じた場合にも、第１、第２柱状スペーサＳＰ１、ＳＰ２がアレイ基板ＡＲに強固に接着しているので、この第１、第２柱状スペーサＳＰ１、ＳＰ２が外力により横方向に変形することなく、緩衝材として基板を強固に支持することができる。
【００５８】
なお、本実施例２においては、ＦＦＳモードの液晶表示装置１Ａについて説明したが、他の横電界方式、詳しくはＩＰＳ（In-Plane Switching）モードの液晶表示装置においても同様の構成を採用できる。なお、このＩＰＳモードの液晶表示装置は、ＦＦＳモードの液晶表示装置１Ａに比して、画素電極及び共通電極のそれぞれにスリットが形成され、これらの電極が互いにくし歯状に噛み合うように同一層に配設される点のみ異なり、その他の構成についてはほぼ同一である。
【００５９】
また、本実施例２においては、コンタクトホールＣＨに対向する位置に第２柱状スペーサＳＰ２を形成したものを説明したが、図７に示す変形例としての画素領域ＰＡ２'のように、この第２柱状スペーサＳＰ２を設けることなく、第１柱状スペーサＳＰ１のみでセルギャップを保持する構造とすることももちろん可能である。
【実施例３】
【００６０】
次に、本発明の実施例３として、上記実施例２に示した横電界方式の液晶表示装置１Ａを改良したものについて、図８を参照して説明を行う。なお、図８は上記実施例２の図６と対応するように図示したものであり、実施例２の液晶表示装置１Ａと同様の構成である部分には同一の符号を付してその説明を省略する。
【００６１】
本実施例３に係る液晶表示装置は、上記実施例２の液晶表示装置１Ａに比して、アレイ基板ＡＲ２の成膜構造が異なるのみであり、カラーフィルタ基板ＣＦ２の構成、及びアレイ基板ＡＲ２とカラーフィルタ基板ＣＦ２との貼り合わせ作業等は液晶表示装置１Ａのものと同一である。したがって、以下には本実施例３に係る液晶表示装置のアレイ基板ＡＲ２の成膜構造についてのみ説明する。
【００６２】
アレイ基板ＡＲ２は、透明基板１０上に各種配線が設けられたものからなり、カラーフィルタ基板ＣＦ２よりもその長手方向の長さが長く、両基板ＡＲ２、ＣＦ２を貼り合わせた際に外部に延在する延在部１０ａが形成されるようになっており、この延在部１０ａにはドライバＤｒが設けられている。そして、このアレイ基板ＡＲ１の額縁領域には、ドライバＤｒからの各種信号を後述する走査線１１及び信号線１２に送るために各種引回し線（図示省略）が形成されており、更には、後述する下電極２１に接続されるコモン配線Ｃｏｍも形成されている。なお、本実施例２の液晶表示装置１Ａにはトランスファ電極Ｔは形成されていない。
【００６３】
このアレイ基板ＡＲ１には、図８に示すように、透明基板１０の表面に例えばＭｏ／Ａｌの２層配線からなる複数の走査線１１が互いに平行になるように形成されている。また、この走査線１１が形成された透明基板１０の表面全体に亘ってゲート絶縁膜１４が被覆されている。更に、このゲート絶縁膜１４の表面のＴＦＴが形成される領域にはａ−Ｓｉ等からなる半導体層１５が形成されている。この半導体層１５が形成されている位置の走査線１１の領域がＴＦＴのゲート電極Ｇを形成する。また、ゲート絶縁膜１４の表面には、例えばＭｏ／Ａｌ／Ｍｏの３層構造の導電性層からなるソース電極Ｓを含む信号線１２及びドレイン電極Ｄが形成されている。この信号線１２のソース電極Ｓ部分及びドレイン電極Ｄは、いずれも半導体層１５の表面に部分的に重なっている。
【００６４】
そして、上記実施例２においては、ソース電極Ｓを含む信号線１２及びドレイン電極Ｄが形成された後、このアレイ基板ＡＲ１の表面全体に透明な無機絶縁材料からなるパッシベーション膜１６が形成されている。しかしながら、本実施例３においては、このパッシベーション膜１６は形成せずに、直ちに層間膜１７を形成する。すなわち、ＴＦＴが形成された透明基板１０の表面にフォトレジスト等の感光性材料からなる膜を形成し、プリベークした後、公知の露光装置を用いて露光すると共に現像処理して、表示領域ＤＡに層間膜１７を形成した後、光反応処理及びベーキング処理を行なう。従って、層間膜１７はＴＦＴのチャネル部ＣＲ、ソース電極Ｓ及びドレイン電極Ｄの表面を直接被覆するように形成される。加えて、この層間膜１７のチャネル部ＣＲに対応する位置には開口部ＯＰが形成され、ドレイン電極Ｄに対応する位置にはコンタクトホールＣＨが形成されている。
【００６５】
以降は、上記実施例２に示したものと同様に、下電極（画素電極）１８、電極間絶縁膜２２、複数のスリット２０を有する上電極（共通電極）２１及び配向膜１９が順次形成される。なお、電極間絶縁膜２２は開口部ＯＰ内にまで延在するように成膜されている。また、上電極２１は液晶表示装置の額縁領域に配線されたコモン配線Ｃｏｍに電気的に接続されている。そして、配向膜１９が形成された基板の表面のチャネル部ＣＲ上に形成された開口部ＯＰ形成位置、及び、ドレイン電極Ｄと画素電極１８とを接続するためのコンタクトホールＣＨ形成位置には、第１、第２柱状スペーサＳＰ１、ＳＰ２がそれぞれ設けられている。第１柱状スペーサＳＰ１は、その下方が窪み状に維持された開口部ＯＰ内に埋没し、同様に、第２柱状スペーサＳＰ２は、その下方が窪み状に維持されたコンタクトホールＣＨ内に埋没している。
【００６６】
このように、本実施例３に係る液晶表示装置においては、アレイ基板ＡＲ２にパッシベーション膜１６が形成されていないので、実施例２に示すアレイ基板ＡＲ１に対して、パッシベーション膜１６の成膜プロセスと、下電極１８とドレイン電極Ｄとを電気的に接続するための、ドレイン電極Ｄ上に成膜されたパッシベーション膜１６のエッチングプロセスとが不要となる。したがって製造工程数を削減することが可能となる。また、開口部ＯＰの底部は透明な無機絶縁材料からなる電極間絶縁膜２２により覆われているので、チャネル部ＣＲの絶縁性及び耐湿性が低下する恐れもない。そして、本実施例３の液晶表示装置においても上記実施例２に示した液晶表示装置１Ａと同様の効果が得られることは明らかである。
【００６７】
また、上記実施例３に係る液晶表示装置においては、下電極（第１電極）１８はコンタクトホールＣＨを介してドレイン電極Ｄにそれぞれ接続することで画素電極とし、複数のスリット２０を有する上電極（第２電極）２１はコモン配線Ｃｏｍに接続することで共通電極とした構成について説明した。しかし、この下電極１８を共通電極とし、上電極２１を画素電極としてそれぞれ機能させることも可能である。
【００６８】
このような構成とした場合の液晶表示装置について具体的に説明すると、先ず、層間膜１７の成膜プロセスまでは上述の実施例３と同様の工程でアレイ基板ＡＲ２の製造を行う。そして、下電極１８を層間膜１７に形成された開口部ＯＰ及びコンタクトホールＣＨが形成された領域を除く表示領域ＤＡ全体に成膜するとともに、額縁領域に配設されたコモン配線Ｃｏｍに電気的に接続させる。次いで、電極間絶縁膜２２をコンタクトホールＣＨが形成された部分を除く基板表面全体に成膜する。このように電極間絶縁膜１８を成膜することにより、チャネル部ＣＲ上に形成された開口部ＯＰ内にも電極間絶縁膜２２が入り込んでこのチャネル部ＣＲを直接覆うことになる。さらに、走査線１２及び信号線１６で区画された画素領域のそれぞれに複数のスリット２０を有する上電極２１を成膜する。なお、この上電極２１はコンタクトホールＣＨを介してドレイン電極Ｄに電気的に接続されるとともに、開口部ＯＰが形成された部分には形成されていない。以降は上述した実施例３に係る液晶表示装置と同様に、配向膜１９の成膜、第１、第２柱状スペーサＳＰ１、ＳＰ２の形成及びカラーフィルタ基板ＣＦとの貼り合わせ等を経て液晶表示装置が得られる。
【００６９】
以上のように下電極１８を共通電極とし、上電極２１を画素電極としてそれぞれ機能させる液晶表示装置においても、上記実施例３に係る液晶表示装置と同様の優れた効果が得られることは明らかである。
【００７０】
なお、上記各実施例において、好ましくは第１柱状スペーサＳＰ１あるいは第２柱状スペーサＳＰ２の全長Ｌ１と、この第１柱状スペーサＳＰ１あるいは第２柱状スペーサＳＰ２の頂部が開口部ＯＰあるいはコンタクトホールＣＨ内に埋め込まれる長さＬ２の関係を以下の式（１）に示す関係となるように設定すれば、外力に対する耐性が十分に得られるようになる。なお、図面中では第１柱状スペーサＳＰ１の全長をＬ１とし、この第１柱状スペーサＳＰ１が開口部ＯＰに埋め込まれる長さをＬ２として示している。
Ｌ２≧（１／４）Ｌ１                        ・・・（１）
【図面の簡単な説明】
【００７１】
【図１】本発明の実施例１に係る液晶表示装置を示す平面図である。
【図２】図１に示す液晶表示装置のアレイ基板表面の１画素部分を拡大して示す要部拡大図である。
【図３】図２のIII−III線で切断した断面図である。
【図４】本発明の実施例２に係る液晶表示装置を示す平面図である。
【図５】図４の液晶表示装置のカラーフィルタ基板を透視して示す３画素分の拡大平面図である。
【図６】図５のVI−VI線で切断した断面図である。
【図７】実施例２の液晶表示装置の変形例を示す図６に対応する断面図である。
【図８】本発明の実施例３に係る液晶表示装置の図６に対応する断面図である。
【符号の説明】
【００７２】
１、１Ａ：液晶表示装置  ２：シール材  １０、３０：透明基板  １１：走査線  １２：信号線  １３：補助容量線  １３ａ：補助容量電極  １４：ゲート絶縁膜  １５：半導体層  １６：パッシベーション膜  １７：層間膜  １８：画素電極  １９、３５：配向膜  ２０：スリット  ２１、３４：共通電極  ３１：遮光膜  ３２：カラーフィルタ層  ３３：保護膜  ＡＲ、ＡＲ１、ＡＲ２：アレイ基板  ＣＦ、ＣＦ１、ＣＦ２：カラーフィルタ基板  ＯＰ：開口部  ＣＨ：コンタクトホール  ＳＰ１、ＳＰ２：第１、第２柱状スペーサ  ＣＲ：チャネル部  Ｓ：ソース電極  Ｄ：ドレイン電極  Ｇ：ゲート電極  ＤＡ：表示領域  ＰＡ１、ＰＡ２、ＰＡ２'、ＰＡ３：画素領域  Ｄｒ：ドライバ  Ｔ：トランスファ電極  Ｃｏｍ：コモン配線
【図１】
2009169162.tif 000003
【図２】
2009169162.tif 000004
【図３】
2009169162.tif 000005
【図４】
2009169162.tif 000006
【図５】
2009169162.tif 000007
【図６】
2009169162.tif 000008
【図７】
2009169162.tif 000009
【図８】
2009169162.tif 000010