(57)【要約】【課題】複数のＵＳＢファンクションブロックが実装された回路において、ＵＳＢ接続の際のプロセッサの負荷を軽減する。【解決手段】ＵＳＢ接続のための制御回路５０は、ＵＳＢケーブルによるＵＳＢホスト機器への接続を検出する接続検出回路５１と、複数のＵＳＢファンクションコントローラ１０、２０からそのいずれかを識別する識別情報を記憶する識別情報記憶回路５５と、接続制御回路５３を備える。接続制御回路５３は、接続検出回路５１によりＵＳＢホスト機器への接続が検出されたときに、識別情報記憶回路５５に記憶された識別情報が示すＵＳＢファンクションコントローラをＵＳＢデータバスへ接続する処理を、データバス切り替え回路４５に実行させる。【選択図】図３
2009169677.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢケーブルによるＵＳＢホスト機器への接続を検出する接続検出回路と、
複数のＵＳＢファンクションコントローラからそのいずれかを識別する識別情報を記憶する識別情報記憶回路と、
前記複数のＵＳＢファンクションコントローラのうちから前記ＵＳＢケーブルのＵＳＢデータバスへ接続させるＵＳＢファンクションコントローラを切り替えるデータバス切り替え回路に、前記識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラを前記ＵＳＢデータバスへ接続する処理を、前記接続検出回路により前記ＵＳＢホスト機器への接続が検出されたときに実行させる接続制御回路と、
を備えるＵＳＢ接続のための制御回路。
【請求項２】
前記複数のＵＳＢファンクションコントローラ毎に設けられたプロセッサのうち、前記識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラに対応して設けられたプロセッサへ、ＵＳＢ通信の開始を指示する通信開始指示回路を、備える請求項１に記載の制御回路。
【請求項３】
前記識別情報記憶回路に記憶された識別情報が変更されたことを検出する識別情報変更検出回路を備え、
前記接続制御回路は、前記識別情報変更検出回路により識別情報の変更が検出されたときに、前記ＵＳＢデータバスへ接続されるＵＳＢファンクションコントローラを変更後の識別情報が示すＵＳＢファンクションコントローラへ切り替える切り替え処理を、前記データバス切り替え回路に実行させる請求項１又は２に記載の制御回路。
【請求項４】
請求項１に記載の制御回路と、
前記複数のＵＳＢファンクションコントローラと、
を備える電子回路。
【請求項５】
請求項４に記載の前記電子回路を備える電子装置。
【請求項６】
複数のＵＳＢファンクションコントローラからそのいずれかを識別する識別情報を所定の識別情報記憶回路に記憶し、
ＵＳＢケーブルによるＵＳＢホスト機器への接続の有無を検出し、
前記ＵＳＢホスト機器への接続を検出したときに、前記複数のＵＳＢファンクションコントローラのうちから前記ＵＳＢケーブルのＵＳＢデータバスへ接続するものを前記識別情報記憶回路に記憶された識別情報に従って決定するＵＳＢ接続方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＳＢ（Universal Serial Bus）規格に準拠したＵＳＢファンクションコントローラが複数個搭載された回路において、これらのＵＳＢファンクションコントローラのうちいずれかを用いてＵＳＢ接続を行う制御回路、制御方法並びにこのような制御回路を備える電子回路、電子装置に関する。
【背景技術】
【０００２】
ＵＳＢインタフェースは、マウスやプリンタのように異なる種別の機器でそれぞれ採用されていた異なるインタフェースを、物理的に同一のインタフェースに統一したものである。このため、ＵＳＢホスト機器は、同じインタフェースを用いて複数の種類のＵＳＢデバイス機器を利用することができる。
【０００３】
近年、ディジタルＬＳＩの集積度の増大に伴って、１つのチップ上に複数のＵＳＢファンクションブロックを実装したり、またＵＳＢファンクションブロックとこれを制御するプロセッサの組を複数組実装することが可能となった。１つの機器に複数のＵＳＢファンクションブロックを実装することにより、デバイスクラスが異なる複数の機能を１つの機器でサポートすることができる。また１つの機器に複数のＵＳＢファンクションブロックを実装することにより、異なる伝送速度でホストと通信するデバイスクラスのデバイス機器を１つの機器で実現することができる。
【０００４】
なお以下の特許文献１には、ＵＳＢバスの状態によって、接続されているＵＳＢ機器の機能をホストとターゲットの間で切り替える手段が開示されている。
【０００５】
【特許文献１】特開２００２−２２２１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来、上述のように複数のＵＳＢファンクションブロックが実装された回路において、ＵＳＢ接続のためにいずれのＵＳＢファンクションブロックを使用するかを決定するのはプロセッサであった。このため、複数のＵＳＢファンクションブロックを実装することによりプロセッサの負荷が増加し、その結果消費電力も増加するという問題があった。
【０００７】
上記問題点に鑑み、複数のＵＳＢファンクションブロックが実装された回路において、ＵＳＢ接続の際のプロセッサの負荷を軽減することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、ＵＳＢ接続のための制御回路に、ＵＳＢケーブルによるＵＳＢホスト機器への接続を検出する接続検出回路と、複数のＵＳＢファンクションコントローラからそのいずれかを識別する識別情報を記憶する識別情報記憶回路と、接続制御回路を設け、この接続制御回路は、接続検出回路によりＵＳＢホスト機器への接続が検出されたときに、識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラをＵＳＢデータバスへ接続する処理を、複数のＵＳＢファンクションコントローラのうちからＵＳＢデータバスへ接続させるＵＳＢファンクションコントローラを切り替えるデータバス切り替え回路に実行させる。
本制御回路によって複数のＵＳＢファンクションブロックのうちいずれをＵＳＢ接続のためを使用するかを決定することによりプロセッサの負担が軽減される。
【０００９】
ＵＳＢ接続開始時におけるＵＳＢケーブルのデータ線のプルアップや、ＵＳＢ接続切断時におけるＵＳＢケーブルのデータ線のプルアップの停止を行うシリアル制御回路にこれらプルアップ制御をさせるコマンドを記憶するコマンド記憶部を本制御回路に設け、さらに本制御回路に、プロセッサに代わってシリアル制御回路にこれらコマンドを発行するコマンド発行回路を設けてもよい。
本制御回路がプロセッサに代わって上記コマンドを発行することにより、プロセッサの負担がさらに軽減される。
【発明の効果】
【００１０】
複数のＵＳＢファンクションブロックが実装された回路において、ＵＳＢ接続の際のプロセッサの負荷が軽減される。
【発明を実施するための最良の形態】
【００１１】
以下、添付する図面を参照して本発明の実施例を説明する。図１は、本発明の実施例による携帯端末装置の概略構成図である。携帯端末装置１は、例えば携帯電話や携帯情報端末（ＰＤＡ）であって、携帯端末装置１の動作を制御する機能を有するＬＳＩチップ２と、ＬＳＩチップ２により実行されるアプリケーションプログラム７やその動作に必要なデータを記憶するメモリ３と、ユーザが携帯端末装置１を使用するために利用するインタフェース（例えばＧＵＩ）を表示する表示部４と、ユーザによる携帯端末装置１への入力に使用する入力部５と、ＵＳＢ規格に準拠するＵＳＢコネクタ６を備える。
なお、本例では携帯端末装置１は携帯電話であり、基地局との無線通信を実現する無線通信部８を備えている。
【００１２】
図２は、図１に示すＬＳＩチップ２の第１構成例を示すブロック図である。ＬＳＩチップ２は、第１及び第２ＵＳＢファンクションコントローラ１０及び２０と、これらのコントローラ１０及び２０にそれぞれ対応して設けられ、対応するコントローラ１０及び２０をそれぞれ制御する第１及び第２プロセッサ３１及び３２と、第１及び第２プロセッサ３１及び３２がそれぞれ使用するバスである第１及び第２ＣＰＵバス３４及び３５を備える。
【００１３】
ＵＳＢファンクションコントローラとプロセッサとの組を複数実装する利点は、複数のＵＳＢファンクションコントローラを実装する際に、これらのＵＳＢファンクションコントローラにそれぞれプロセッサを過去に組み合わせた構成例があれば、この組合せを変えずに使用することで開発工数の削減と信頼性の向上を達成できることである。
【００１４】
第１及び第２プロセッサ３１及び３２は、ＵＳＢ接続以外にも、携帯端末装置１の動作を制御する各種の処理を行う。例えば本例では第１プロセッサ３１は、メモリ３に記憶されたアプリケーションプログラム７を実行することにより、ユーザによる携帯端末装置１の操作のために表示部４に表示されるＧＵＩを生成する。また例えば第２プロセッサ３２は、無線通信部８を制御して携帯端末装置１を携帯電話として動作させる。
【００１５】
第１ＵＳＢファンクションコントローラ１０は、対応する第１プロセッサ３１が使用する第１ＣＰＵバス３４を介して、第１プロセッサ３１や後述のＵＳＢ接続制御ブロック５０とのデータの送受信を行うためのＣＰＵバスインタフェース制御ブロック１１と、エンドポイント制御ブロック１２を有する。同様に第２ＵＳＢファンクションコントローラ２０は、対応する第２プロセッサ３２が使用する第２ＣＰＵバス３５を介して、第２プロセッサ３２やＵＳＢ接続制御ブロック５０とのデータの送受信を行うためのＣＰＵバスインタフェース制御ブロック２１と、エンドポイント制御ブロック２２を有する。第１及び第２プロセッサ３１及び３２は、それぞれＣＰＵバスインタフェース制御ブロック１１及び２１を介してエンドポイント制御ブロック１２及び２２を制御する。
【００１６】
エンドポイント制御ブロック１２及び２２は、ＵＳＢ通信に使用するエンドポイントを構成するＦＩＦＯ１３及び２３をそれぞれ有しており、携帯端末装置１がＵＳＢケーブルを介してＵＳＢホスト機器と接続されるとき、「パイプ」と呼ばれる論理チャネルによりＵＳＢホスト機器と接続され、ＵＳＢホスト機器とのデータの送受信を行う。
【００１７】
ＬＳＩチップ２は、第１及び第２ＵＳＢファンクションコントローラ１０及び２０により共用されるシリアルインタフェース制御ブロック４０と、送受信回路４１を備える。
送受信回路４１は、ＵＳＢコネクタ６のデータバス端子（Ｄ＋及びＤ−）にそれぞれ接続されており、ＵＳＢケーブルを介したシリアル通信によるデータの送受信を行う。
【００１８】
シリアルインタフェース制御ブロック４０は、第１及び第２ＵＳＢファンクションコントローラ１０及び２０から出力されるデータとＵＳＢ規格に準拠したシリアルデータとの間の変換処理を行う。
またシリアルインタフェース制御ブロック４０は、第１又は第２ＣＰＵバス３４又は３５から入力したコマンドに応答して、ＵＳＢアタッチ処理及びＵＳＢデタッチ処理を行う。後述するように、シリアルインタフェース制御ブロック４０は、ＵＳＢの接続開始時におけるＵＳＢアタッチ処理においてデータ線であるＤ＋回線のプルアップ処理を行う。また、ＵＳＢの接続切断時におけるＵＳＢデタッチ処理ではＤ＋回線のプルアップ処理を停止する。
【００１９】
シリアルインタフェース制御ブロック４０は、ＵＳＢインタフェースの物理層の機能を実現するためのフィジカルインタフェース（ＰＨＹ）４２と、その上位層となって自動応答などの処理を行うメディアアクセス制御ブロック（ＭＡＣ）４３と、第１及び第２ＣＰＵバス３４及び３５を介して、第１及び第２プロセッサ３１及び３２からのコマンドの受信やこれらプロセッサとデータの送受信やコマンドの受信を行うためのＣＰＵバスインタフェース制御ブロック４４と、第１及び第２ＵＳＢファンクションコントローラ１０及び２０のうちからいずれか一方を選択して、ＵＳＢデータバス（Ｄ＋回線及びＤ−回線）へと接続されるＵＳＢファンクションコントローラを切り替えるバス選択回路４５を備える。
【００２０】
例えば、ＵＳＢデータバスに第１ＵＳＢファンクションコントローラ１０が接続されているとすると、ＵＳＢホスト機器からデータを受信したとき、ホスト側から送信されたシリアルデータがシリアルインタフェース制御ブロック４０にて受信され、第１ＵＳＢファンクションコントローラ１０に出力される。第１ＵＳＢファンクションコントローラ１０に受信されたデータはエンドポイント制御ブロック１２のＦＩＦＯ１３に格納され、第１プロセッサ３１によってＣＰＵバスインタフェース制御ブロック１１を介して読み出される。
ＵＳＢホスト機器へデータを送信する場合には、第１プロセッサ３１が、エンドポイント制御ブロック１２のＦＩＦＯ１３に送信データを書き込み、その送信データがシリアルインタフェース制御ブロック４０へ出力される。
【００２１】
従来、複数のＵＳＢファンクションコントローラ１０及び２０が、１つのシリアルインタフェース制御ブロック４０を共用する場合には、使用するＵＳＢファンクションコントローラを選択する選択プロトコルを、プロセッサ３１及び３２同士の間で予め定め、使用するＵＳＢファンクションコントローラをこれらプロセッサ３１及び３２の間で決定する処理を行っていた。
本ＬＳＩチップ２は、使用するＵＳＢファンクションコントローラの選択処理を、プロセッサ３１及び３２に代わって行うＵＳＢ接続制御ブロック５０を備える。
【００２２】
図３は、本発明の実施例によるＵＳＢ接続制御ブロック５０の第１構成例を示すブロック図である。本ＵＳＢ接続制御ブロック５０は図２に示すＬＳＩチップ２に実装されている。本ＵＳＢ接続制御ブロック５０は、接続検出回路５１と、割込制御ブロック５２と、接続制御ブロック５３と、ＣＰＵバスインタフェース制御ブロック５４と、識別情報メモリ５５を備える。
【００２３】
接続検出回路５１は、ＵＳＢケーブル（図示せず）によるＵＳＢコネクタ６とＵＳＢホスト機器との間の接続及び切断の発生を検出する。接続検出回路５１は、例えば、ＵＳＢコネクタ６とＵＳＢホスト機器とが接続されているときにＵＳＢホスト機器によってＶＢＵＳ端子に供給される電源信号であるＶＢＵＳ信号を検出することによって、ＵＳＢコネクタ６とＵＳＢホスト機器との間の接続及び切断を検出してよい。
【００２４】
この場合、接続検出回路５１は、ＵＳＢコネクタ６とＵＳＢホスト機器とが接続されることによりＬＳＩチップ２のＶＢＵＳ端子に電源電圧（ＵＳＢ規格では４．７５〜５．２５Ｖ）が印加されたとき、接続検出回路５１はＶＢＵＳ端子への信号がＨレベルへ変化したことを検出し、ＵＳＢホスト機器へのＵＳＢコネクタ６の接続が発生したことを割込制御ブロック５２及び接続制御ブロック５３に通知する。
接続検出回路５１は、ＵＳＢコネクタ６やＵＳＢホスト機器からＵＳＢケーブルが抜かれる等により、ＵＳＢコネクタ６とＵＳＢホスト機器との接続が切断されたとき、接続検出回路５１はＶＢＵＳ端子への信号がＬレベルへ変化したことを検出し、ＵＳＢホスト機器からのＵＳＢコネクタ６の切断が発生したことを割込制御ブロック５２及び接続制御ブロック５３に通知する。
【００２５】
割込制御ブロック５２は、ＵＳＢホスト機器へのＵＳＢコネクタ６の接続の発生を通知する信号（以下「ＵＳＢ接続通知信号」と記すことがある）及びＵＳＢホスト機器からのＵＳＢコネクタ６の切断の発生を通知する信号（以下「ＵＳＢ切断通知信号」と記すことがある）を接続検出回路５１から受信し、それぞれの通知内容に応じてその内部メモリに割込要因情報を保持する。
そして割込制御ブロック５２は、プロセッサ３１及び３２のうち後述する識別情報メモリ５５に記憶された識別情報によって指示される一方のＵＳＢファンクションコントローラに対応するプロセッサに割込信号を出力する。
【００２６】
割込信号を受信したプロセッサは、ＣＰＵバスインタフェース制御ブロック５４を介して割込制御ブロック５２内に保持された割込要因情報を読み出すことで、ＵＳＢホスト機器とＵＳＢコネクタ６との間の接続及び切断の発生を知る。
【００２７】
接続制御ブロック５３は、ＵＳＢホスト機器とＵＳＢコネクタ６との間の接続及び切断が発生したときに、識別情報メモリ５５に記憶された識別情報によって指示される一方のＵＳＢファンクションコントローラを、シリアルインタフェース制御ブロック４０のＵＳＢデータバスへと接続する処理を、バス選択回路４５に行わせる。
【００２８】
ＣＰＵバスインタフェース制御ブロック５４は、各ＣＰＵバス３４及び３５によりそれぞれ接続される各プロセッサ３１及び３２とＵＳＢ接続制御ブロック５０との間のインタフェースを提供する。またＣＰＵバスインタフェース制御ブロック５４は、各ＣＰＵバス３４及び３５によりそれぞれ接続される第１及び第２ＵＳＢファンクションコントローラ１０及び２０とＵＳＢ接続制御ブロック５０との間のインタフェースを提供する。さらにＣＰＵバスインタフェース制御ブロック５４は、バス３４及び３５を介して接続されるシリアルインタフェース制御ブロック４０とＵＳＢ接続制御ブロック５０との間のインタフェースを提供する。
【００２９】
識別情報メモリ５５には、複数のＵＳＢファンクションコントローラ１０及び２０のうちのいずれかを識別するための識別情報が記憶される。例えば第１ＵＳＢファンクションコントローラ１０を示す識別情報は’０ｘ０’であり、第２ＵＳＢファンクションコントローラ２０を示す識別情報は’０ｘ１’である。識別情報’０ｘ０’及び’０ｘ１’のいずれを識別情報メモリ５５に記憶するかによって、第１及び第２ＵＳＢファンクションコントローラ１０及び２０のうちいずれを使用すべきかを指定することができる。
【００３０】
第１プロセッサ３１によって、識別情報メモリ５５に記憶される識別情報の内容を’０ｘ０’から’ ０ｘ１’へ、又はその逆へ変更し、使用すべきＵＳＢファンクションコントローラを切り替えてもよい。
例えば本構成例においては、第１プロセッサ３１は、図２に示すメモリ３に記憶されたアプリケーションプログラム７を実行することによりＧＵＩを生成し、いずれのＵＳＢファンクションコントローラを使用するかをユーザに選択させてもよい。そして第１プロセッサ３１は、その選択結果に応じて識別情報メモリ５５に記憶される識別情報を設定する。
【００３１】
図４及び図５は、本発明の実施例によるＵＳＢ接続方法の第１例を示すフローチャートである。以下の例では、識別情報メモリ５５には識別情報’０ｘ０’が記憶され、第１ＵＳＢファンクションコントローラ１０を使用する場合について説明する。
【００３２】
ＵＳＢホスト機器に接続されたＵＳＢケーブルがＵＳＢコネクタ６へ接続され、図２に示すＬＳＩチップ２とＵＳＢホスト機器とがＵＳＢケーブルによって接続されると、ＵＳＢホスト機器から電源電圧（ＶＢＵＳ信号）がＬＳＩチップ２のＶＢＵＳ端子に供給される。ステップＳ１０において、接続検出回路５１は、ＶＢＵＳ端子にＨレベル信号が印加されたことを検出することによりＵＳＢコネクタ６がＵＳＢホスト機器へと接続されたことを検出する。接続検出回路５１は、ＶＢＵＳ信号の検出、すなわちＵＳＢホスト機器とＵＳＢコネクタ６との接続の検出を、割込制御ブロック５２と接続制御ブロック５３に通知する。
【００３３】
ステップＳ１１において、接続制御ブロック５３は、識別情報メモリ５５に記憶されている識別情報’０ｘ０’を読み出し、識別情報’０ｘ０’が指定する第１ＵＳＢファンクションコントローラ１０を使用することを決定する（ステップＳ１２）。
【００３４】
ステップＳ１３では、接続制御ブロック５３は、ステップＳ１２において使用を決定した第１ＵＳＢファンクションコントローラ１０へ、これに対応する第１プロセッサ３１に設けられた第１ＣＰＵバス３４を介してコマンドを送信し、第１ＵＳＢファンクションコントローラ１０のリセット状態を解除し及びクロック信号を供給することによって、第１ＵＳＢファンクションコントローラ１０の起動及び初期化を行う。
ステップＳ１４では、接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第１ＣＰＵバス３４を介してシリアルインタフェース制御ブロック４０の起動及び初期化を行う。
【００３５】
ステップＳ１５では、接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第１ＣＰＵバス３４を介して、シリアルインタフェース制御ブロック４０のＣＰＵバスインタフェース制御ブロック４４へコマンドを出力することにより、バス選択回路４５に第１ＵＳＢファンクションコントローラ１０とＵＳＢデータバスとを接続させる。
【００３６】
以上の処理により、第１プロセッサ３１が第１ＵＳＢファンクションコントローラ１０を使用してＵＳＢホスト機器と通信するための準備が完了する。ステップＳ１６において、割込制御ブロック５２は、識別情報により指定される第１ＵＳＢファンクションコントローラ１０に対応する第１プロセッサ３１へ、ＵＳＢホスト機器への接続を知らせる割込信号を送信し、ホスト機器との通信の開始を促す。
以上の処理を、ＵＳＢ接続制御ブロック５０で行うことにより各プロセッサ３１及び３２の処理が軽減される。
【００３７】
ステップＳ１７において第１プロセッサ３１は、割込制御ブロック５２からの割込信号を受信することよってスタンバイ状態から復帰し、第１ＣＰＵバス３１及びＣＰＵバスインタフェース制御ブロック５４を介して割込制御ブロック５２内に保持された割込要因情報を読み出す。
【００３８】
割込要因は、ＶＢＵＳ信号の検出すなわちＵＳＢホスト機器へのＵＳＢコネクタ６の接続の検出であるため、第１プロセッサ３１は、ＵＳＢホスト機器へＵＳＢコネクタ６の接続が発生したことを知る。そしてステップＳ１８において、第１プロセッサ３１は、携帯端末装置１がＵＳＢホスト機器へ接続されたことをＵＳＢホスト機器へ知らせるために、シリアルインタフェース制御ブロック４０にＵＳＢアタッチ処理を行わせるアタッチコマンドを出力する。
アタッチコマンドを受信したシリアルインタフェース制御ブロック４０は、ＵＳＢデータバスのＤ＋回線をプルアップすることによりこのＵＳＢアタッチ処理を行う。そして第１プロセッサ３１は、ＵＳＢホスト機器がバスリセット処理を行うことによりＵＳＢデータバスのＤ＋回線及びＤ−回線がＬレベルになるのを待つ。
【００３９】
ステップＳ１９にてバスリセット処理が検出されると、ステップＳ２０にて第１プロセッサ３１は、デフォルトパイプでのコントロール転送によって通信準備のためのプロトコルを実施しＵＳＢ通信状態となる。
【００４０】
その後、携帯端末装置１やＵＳＢホスト機器からＵＳＢケーブルが抜かれる等の原因により、ＵＳＢホスト機器からからのＶＢＵＳ信号の供給が中断されると、ステップＳ２１において接続検出回路５１がＶＢＵＳ端子の信号がＬレベルになることを検出することにより、ＵＳＢホスト機器からＵＳＢコネクタ６が切断されたことを検出する。接続検出回路５１は、ＶＢＵＳ信号の不検出、すなわちＵＳＢホスト機器からのＵＳＢコネクタ６の切断の検出を、割込制御ブロック５２と接続制御ブロック５３に通知する。
【００４１】
ステップＳ２２では、割込制御ブロック５２は、ＵＳＢ通信の終了を要求するために第１プロセッサ３１へ割込信号を送信する。
ステップＳ２３において割込制御ブロック５２からの割込信号を受信した第１プロセッサ３１は、第１ＣＰＵバス３１及びＣＰＵバスインタフェース制御ブロック５４を介して割込制御ブロック５２内に保持された割込要因情報を読み出すことによって、ＶＢＵＳ信号の不検出すなわちＵＳＢホスト機器からＵＳＢコネクタ６の切断の発生を知る。
【００４２】
ステップＳ２４において、第１プロセッサ３１は、第１ＣＰＵバス３４を介してシリアルインタフェース制御ブロック４０にＵＳＢデタッチ処理を行わせるデタッチコマンドを出力する。デタッチコマンドを受信したシリアルインタフェース制御ブロック４０は、ＵＳＢデータバスのＤ＋回線のプルアップを停止することでこのＵＳＢデタッチ処理を行う。この処理によってＵＳＢは切断状態となる。
ステップＳ２５において、第１プロセッサ３１は、ＵＳＢデタッチ処理が終了したことを第１ＣＰＵバス３４を介して接続制御ブロック５３へ通知する。
【００４３】
ステップＳ２６においてＵＳＢデタッチ処理の終了が通知された接続制御ブロック５３は、ステップＳ２７においてシリアルインタフェース制御ブロック４０を停止し、ステップＳ２８において第１ＵＳＢファンクションコントローラ１０を停止する。
【００４４】
図６は、本発明の実施例によるＵＳＢ接続制御ブロック５０の第２構成例を示すブロック図である。本ＵＳＢ接続制御ブロック５０は図２に示すＬＳＩチップ２に実装されている。
本構成例では、本ＵＳＢ接続制御ブロック５０は、前述のアタッチコマンドとデタッチコマンドを記憶するコマンド記憶メモリ５６と、割込制御ブロック５２からの割込信号に従い、各プロセッサ３１及び３２に代わってアタッチコマンドとデタッチコマンドをシリアルインタフェース制御ブロック４０に送信するコマンド発行ブロック５７を備える。
割込制御ブロック５２は、各プロセッサ３１及び３２に割込信号を出力するのに併せて、例えばこれら割込信号の出力と同時に、コマンド発行ブロック５７へも割込信号を出力する。コマンド発行ブロック５７は、図４に示すステップＳ１８及び図５に示すステップＳ２４とそれぞれ同じタイミングで、アタッチコマンドとデタッチコマンドをシリアルインタフェース制御ブロック４０に送信する。
【００４５】
図７は、図１に示すＬＳＩチップ２の第２構成例を示すブロック図であり、図８は、図７に示すＬＳＩチップ２に実装される、本発明の実施例によるＵＳＢ接続制御ブロック５０の第３構成例を示すブロック図である。図２を参照して説明したＬＳＩチップ２では各ＵＳＢファンクションコントローラ毎に異なるプロセッサが組み合わされていたのに対し、本構成例では、ＵＳＢファンクションコントローラの実装数よりも少ない数のプロセッサが実装されている。例えば本構成例では、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０が、同じ第１プロセッサ３１によって制御される。
【００４６】
例えば、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０は、異なる通信速度におけるＵＳＢ通信を実施するファンクションコントローラであってよい。第１プロセッサ３１は、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０のいずれかを使用するかにより、ＵＳＢ通信の際のデータ転送速度を変えることができる。
【００４７】
図７及び図８に示す構成は、第２ＵＳＢファンクションコントローラ２０が、第１ＣＰＵバス３４を介して第１プロセッサ３１、シリアルインタフェース制御ブロック４０及びＵＳＢ接続制御ブロック５０と通信できるように変更されている点を除いて、図２及び図３に示す構成と同様である。
【００４８】
図９及び図１０は、本発明の実施例によるＵＳＢ接続方法の第２例を示すフローチャートである。
図４及び図５に示す方法と同様にステップＳ１０〜Ｓ１７まで実行された後に、ＵＳＢ接続制御ブロック５０の接続制御ブロック５３は、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０のうち、ＵＳＢ接続に使用される一方のＵＳＢファンクションコントローラ（すなわち識別情報メモリ５５に記憶された識別情報によって指定されるＵＳＢファンクションコントローラ）を、第１プロセッサ３１に通知する。
【００４９】
いずれのＵＳＢファンクションコントローラをＵＳＢ接続に使用するかが通知されることによって、第１プロセッサ３１は、その後に行うＵＳＢ通信において、使用されるＵＳＢファンクションコントローラに応じた制御を行うことが可能となる。その後、図４及び図５に示す方法と同様にステップＳ１８〜Ｓ２８が実施される。
【００５０】
なお、本構成例においても、前述のコマンド記憶メモリ５６とコマンド発行ブロック５７を本ＵＳＢ接続制御ブロック５０に設け、各プロセッサ３１及び３２に代わってコマンド発行ブロック５７からアタッチコマンドとデタッチコマンドをシリアルインタフェース制御ブロック４０へ送信するように構成してもよい。
【００５１】
図１１は、本発明の実施例によるＵＳＢ接続制御ブロック５０の第４構成例を示すブロック図である。本ＵＳＢ接続制御ブロック５０は図２に示すＬＳＩチップ２に実装されている。本構成例によるＵＳＢ接続制御ブロック５０は、（例えばアプリケーションプログラム７の実行によって）ＵＳＢ通信中に識別情報メモリ５５に記憶された識別情報の内容が変更されたときに、使用するＵＳＢファンクションコントローラを切り替えることができる。
この目的のために、ＵＳＢ接続制御ブロック５０には識別情報変更検出回路５８が設けられる。識別情報変更検出回路５８は、識別情報メモリ５５に記憶された識別情報の内容を監視し、識別情報に変更があったときはその旨を接続制御ブロック５３へ通知する。
【００５２】
図１２及び図１３は、本発明の実施例によるＵＳＢ接続方法の第３例を示すフローチャートである。このフローチャートに示す例では、モデム機能を実現する第１ＵＳＢファンクションコントローラ１０を使用してＵＳＢ通信を行っている間に、携帯端末装置１のユーザから、携帯端末装置１をストレージ装置として使用するようにアプリケーションプログラム７を介して要求され、このため使用するＵＳＢファンクションコントローラを第１ＵＳＢファンクションコントローラ１０からストレージ装置としての機能を実現する第２ＵＳＢファンクションコントローラ２０へ切り替える場合について説明する。
【００５３】
アプリケーションプログラム７から、携帯端末装置１のＵＳＢデバイス装置としての機能の変更が要求されると、すなわち携帯端末装置１への接続モードの切り替えイベントが発生すると、ステップＳ４０において第１プロセッサ３１は、識別情報メモリ５５に記憶された識別情報の内容を変更する。本例では、識別情報の値は、第１ＵＳＢファンクションコントローラ１０を示す値’０ｘ０’から第２ＵＳＢファンクションコントローラ２０を示す値’０ｘ１’へ変更される。
【００５４】
ステップＳ４１において識別情報変更検出回路５８は、識別情報メモリ５５に記憶された識別情報の変更を検出し、その旨を接続制御ブロック５３へ通知する。
ステップＳ４２において接続制御ブロック５３は、第１ＣＰＵバス３４を介してＵＳＢ通信の終了を第１プロセッサ３１へ要求する。
【００５５】
ステップＳ４３において接続制御ブロック５３からＵＳＢ通信終了の要求を受信した第１プロセッサ３１は、ステップＳ４４において、第１ＣＰＵバス３４を介してシリアルインタフェース制御ブロック４０に上述のデタッチコマンドを出力する。
ステップＳ４５において第１プロセッサ３１は、ＵＳＢデタッチ処理が終了したことを第１ＣＰＵバス３４を介して接続制御ブロック５３へ通知し、ステップＳ４６において接続制御ブロック５３はこの通知を受理する。
【００５６】
ＵＳＢデタッチ処理の終了が通知された接続制御ブロック５３は、ステップＳ４７において第１ＵＳＢファンクションコントローラ１０を停止する。
ステップＳ４８において接続制御ブロック５３は、第２ＵＳＢファンクションコントローラ２０へ、これに対応する第２プロセッサ３２に設けられた第２ＣＰＵバス３５を介してコマンドを送信し、第２ＵＳＢファンクションコントローラ２０のリセット状態を解除し及びクロック信号を供給することによって、第２ＵＳＢファンクションコントローラ２０の起動及び初期化を行う。
ステップＳ４９において接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第２ＣＰＵバス３５を介してシリアルインタフェース制御ブロック４０の初期化を行う。
【００５７】
ステップＳ５０において接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第２ＣＰＵバス３５を介して、シリアルインタフェース制御ブロック４０のＣＰＵバスインタフェース制御ブロック４４へコマンドを出力することにより、バス選択回路４５に第２ＵＳＢファンクションコントローラ２０とＵＳＢデータバスとを接続させる。
【００５８】
ステップＳ５１において接続制御ブロック５３は、第２ＣＰＵバス３５を介してＵＳＢ通信を開始することを第２プロセッサ３２へ要求する。
ステップＳ５２において接続制御ブロック５３からＵＳＢ通信開始の要求を受信した第２プロセッサ３２は、ステップＳ５３においてシリアルインタフェース制御ブロック４０にアタッチコマンドを出力する。そして第２プロセッサ３２は、ＵＳＢホスト機器によるバスリセット処理を待つ。
【００５９】
ステップＳ５４にてバスリセット処理が検出されると、ステップＳ５５にて第２プロセッサ３２は、デフォルトパイプでのコントロール転送によって通信準備のためのプロトコルを実施しＵＳＢ通信状態となる。
なお前述の構成例のいずれの構成例においても、ＵＳＢ接続制御ブロック５０に識別情報変更検出回路５８を設け、識別情報メモリ５５に記憶された識別情報の内容が変更されたときに、使用するＵＳＢファンクションコントローラを切り替えるように構成してもよい。
【００６０】
図１４は図１に示すＬＳＩチップ２の第３構成例を示すブロック図であり、図１５は図１４に示すＬＳＩチップ２に実装される、本発明の実施例によるＵＳＢ接続制御ブロック５０の第５構成例を示すブロック図である。
本構成例では、図２及び図３に示す構成に加えて、携帯端末装置１がＵＳＢホスト機器として他の装置（ＵＳＢデバイス機器）に接続された場合に他の装置のＵＳＢファンクションコントローラと通信を行うＵＳＢホストコントローラ６０と、これを制御する第３プロセッサ３３と、第３プロセッサ３３が使用する第３ＣＰＵバス３６が設けられる。
【００６１】
これに伴い、図２及び図３に示す構成に対して、ＵＳＢ接続制御ブロック５０の割込制御ブロック５２が第３プロセッサ３３に割込信号を出力でき、またＣＰＵバスインタフェース制御ブロック５４が第３ＣＰＵバス３６とＵＳＢ接続制御ブロック５０との間のインタフェースを提供するように変更が加えられる。
また、シリアルインタフェース制御ブロック４０は、第１及び第２ＵＳＢファンクションコントローラ１０及び２０並びにＵＳＢホストコントローラ６０に共用され、そのバス選択回路４５が、第１及び第２ＵＳＢファンクションコントローラ１０及び２０並びにＵＳＢホストコントローラ６０のうちからいずれか１つをＵＳＢデータバスへ接続でき、またＣＰＵバスインタフェース制御ブロック４４が第３ＣＰＵバス３６とシリアルインタフェース制御ブロック４０との間のインタフェースを提供するように変更が加えられる。
【００６２】
さらに図１５に示すように、ＵＳＢ接続制御ブロック５０には、ＵＳＢ  ＯＴＧ規格で定められたＩＤ端子に印加されるＩＤ信号を検出するＩＤ信号検出回路５９が設けられる。ＩＤ信号検出回路５９は、ＩＤ端子にＬレベル信号が印加されているか否かを検出し、その検出結果を割込制御ブロック５２及び接続制御ブロック５３に通知する。
【００６３】
携帯端末装置１のＵＳＢ接続状態は、ＶＢＵＳ信号及びＩＤ信号の状態によって以下のとおり判定することができる。
ＩＤ端子にＬレベル信号が印加されている場合は、携帯端末装置１はＵＳＢホスト機器としてＵＳＢデバイス機器へ接続されている。
ＶＢＵＳ信号が検出されかつＩＤ端子にＬレベル信号が印加されていない場合は、携帯端末装置１はＵＳＢデバイス機器としてＵＳＢホスト機器へ接続されている。
ＶＢＵＳ信号が検出されておらずＩＤ端子にＬレベル信号が印加されていない場合は、携帯端末装置１へのＵＳＢ接続が切断されている。
【００６４】
図１６及び図１７は、本発明の実施例によるＵＳＢ接続方法の第４例を示すフローチャートである。
ステップＳ６１において、図１４に示すＬＳＩチップ２と他の装置とがＵＳＢケーブルによって接続されたとき、接続検出回路５１がＶＢＵＳ端子に印加される信号レベルを検査し、ＩＤ信号検出回路５９がＩＤ端子に印加されている信号レベルを検査する。
ＩＤ端子にＬレベル信号が印加されている場合には、接続制御ブロック５３は接続された相手先装置がＵＳＢデバイス機器であると判定する。そして携帯端末装置１をＵＳＢホスト機器として動作させるべく処理をステップＳ６２に移行する。一方でＶＢＵＳ端子にＨレベル印加されている場合には、接続制御ブロック５３は相手先装置がＵＳＢホスト機器であると判定する。このため携帯端末装置１をＵＳＢデバイス機器として動作させるべく、図４及び図５を参照して説明したフローと同様の接続フローへ移行する。
【００６５】
ステップＳ６２では、接続制御ブロック５３は、ＵＳＢホストコントローラ６０へ、これに対応する第３プロセッサ３３に設けられた第３ＣＰＵバス３６を介してコマンドを送信し、ＵＳＢホストコントローラ６０のリセット状態を解除し及びクロック信号を供給することによって、ＵＳＢホストコントローラ６０の起動及び初期化を行う。
ステップＳ６３では、接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第３ＣＰＵバス３６を介してシリアルインタフェース制御ブロック４０の起動及び初期化を行う。
【００６６】
ステップＳ６４では、接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第３ＣＰＵバス３６を介して、シリアルインタフェース制御ブロック４０のＣＰＵバスインタフェース制御ブロック４４へコマンドを出力することにより、バス選択回路４５にＵＳＢホストコントローラ６０とＵＳＢデータバスとを接続させる。
ＩＤ信号に従い相手先装置がＵＳＢデバイス機器であると判定した割込制御ブロック５２は、ステップＳ６５において、ＵＳＢホストコントローラ６０に対応する第３プロセッサ３３へ、ＵＳＢデバイス機器への接続を知らせる割込信号を送信し、ＵＳＢデバイス機器との通信の開始を促す。
【００６７】
ステップＳ６６では、割込制御ブロック５２からの割込信号を受信することよって第３プロセッサ３３はスタンバイ状態から復帰する。そして、相手先のＵＳＢデバイス機器がＵＳＢアタッチ処理を行いＵＳＢデータバスのＤ＋回線をプルアップするのを待つ。
ステップＳ６７にてデータバスのプルアップを検出すると、ステップＳ６８において、第３プロセッサ３３はＵＳＢデータバスのＤ＋回線及びＤ−回線をＬレベルとするバスリセット処理を行う。
ステップＳ６９において第３プロセッサ３３は、デフォルトパイプでのコントロール転送によって通信準備のためのプロトコルを実施しＵＳＢ通信状態となる。ＵＳＢ通信状態の間、ＩＤ信号検出回路５９はＩＤ端子に現れる信号レベルを監視する。
【００６８】
その後、携帯端末装置１や相手先装置からＵＳＢケーブルが抜かれる等の原因により、ＩＤ端子へのＬレベル信号の印加が中断されると、ステップＳ７０においてＩＤ信号検出回路５９は、ＩＤ端子へＬレベル信号が印加されなくなったことを検出し、その旨を割込制御ブロック５２と接続制御ブロック５３に通知する。
ステップＳ７１では、割込制御ブロック５２は、ＵＳＢ通信の終了を要求するために第３プロセッサ３３へ割込信号を送信する。
【００６９】
ステップＳ７２において割込制御ブロック５２からの割込信号を受信した第３プロセッサ３３は、ＵＳＢデータバスのＤ＋回線のプルアップの停止を待つ。ステップＳ７３においてプルアップの停止を検出すると、第３プロセッサ３３は、ＵＳＢデタッチ処理が終了したことを第３ＣＰＵバス３６を介して接続制御ブロック５３へ通知する（ステップＳ７４）。
ステップＳ７５においてＵＳＢデタッチ処理の終了が通知された接続制御ブロック５３は、ステップＳ７６においてシリアルインタフェース制御ブロック４０を停止し、ステップＳ７７においてＵＳＢホストコントローラ１０を停止する。
【００７０】
なお図７〜図１０を参照して前述した、ＵＳＢファンクションコントローラの実装数よりも少ない数のプロセッサが実装する構成、例えば、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０が、同じ第１プロセッサ３１によって制御される構成においても、ＵＳＢホストコントローラ６０とＩＤ信号検出回路５９を設け、ＩＤ信号によって接続先装置がＵＳＢデバイス装置であることが示されるとき、ＵＳＢホストコントローラ６０をＵＳＢデータバスへ接続する処理を行ってもよい。
このとき、ＵＳＢホストコントローラ６０を制御するプロセッサと、ＵＳＢファンクションコントローラ１０及び２０を制御するプロセッサとを別個に設けてもよく、共通のプロセッサとしてもよい。
【００７１】
なお、本構成例においても、前述のコマンド記憶メモリ５６とコマンド発行ブロック５７を本ＵＳＢ接続制御ブロック５０に設け、各プロセッサ３１及び３２に代わってコマンド発行ブロック５７からアタッチコマンドとデタッチコマンドをシリアルインタフェース制御ブロック４０へ送信するように構成してもよい。
また、本実施例においてもＵＳＢ接続制御ブロック５０に識別情報変更検出回路５８を設け、識別情報メモリ５５に記憶された識別情報の内容が変更されたときに、使用するＵＳＢファンクションコントローラを切り替えるように構成してもよい。
【００７２】
以上、本発明を特にその好ましい実施の形態を参照して詳細に説明したが、本発明の容易な理解のために、本発明の具体的な形態を以下に付記する。
【００７３】
（付記１）
ＵＳＢケーブルによるＵＳＢホスト機器への接続を検出する接続検出回路と、
複数のＵＳＢファンクションコントローラからそのいずれかを識別する識別情報を記憶する識別情報記憶回路と、
前記複数のＵＳＢファンクションコントローラのうちから前記ＵＳＢケーブルのＵＳＢデータバスへ接続させるＵＳＢファンクションコントローラを切り替えるデータバス切り替え回路に、前記識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラを前記ＵＳＢデータバスへ接続する処理を、前記接続検出回路により前記ＵＳＢホスト機器への接続が検出されたときに実行させる接続制御回路と、
を備えるＵＳＢ接続のための制御回路。
【００７４】
（付記２）
前記接続制御回路は、前記ＵＳＢホスト装置と通信を行うプロセッサへ、前記識別情報が示す前記ＵＳＢファンクションコントローラを指示する付記１に記載の制御回路。
【００７５】
（付記３）
前記複数のＵＳＢファンクションコントローラ毎に設けられたプロセッサのうち、前記識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラに対応して設けられたプロセッサへ、ＵＳＢ通信の開始を指示する通信開始指示回路を、備える付記１に記載の制御回路。
【００７６】
（付記４）
前記識別情報記憶回路に記憶された識別情報が変更されたことを検出する識別情報変更検出回路を備え、
前記接続制御回路は、前記識別情報変更検出回路により識別情報の変更が検出されたときに、前記ＵＳＢデータバスへ接続されるＵＳＢファンクションコントローラを変更後の識別情報が示すＵＳＢファンクションコントローラへ切り替える切り替え処理を、前記データバス切り替え回路に実行させる付記１又は３に記載の制御回路。
【００７７】
（付記５）
ＵＳＢ接続開始時に前記ＵＳＢケーブルのデータ線のプルアップ制御を行うシリアル制御回路に前記データ線のプルアップを実行させるコマンドを記憶するコマンド記憶部と、
前記プロセッサに代わって前記シリアル制御回路に前記コマンドを発行するコマンド発行回路と、
を備える付記２又は３に記載の制御回路。
【００７８】
（付記６）
ＵＳＢ接続切断時に前記ＵＳＢケーブルのデータ線のプルアップを停止する処理を行うシリアル制御回路に前記データ線のプルアップの停止処理を実行させるコマンドを記憶するコマンド記憶部と、
前記プロセッサに代わって前記シリアル制御回路に前記コマンドを発行するコマンド発行回路と、
を備える付記２又は３に記載の制御回路。
【００７９】
（付記７）
前記ＵＳＢケーブルのＩＤ回線に印加されるＩＤ信号を検出するＩＤ信号検出回路を備え、
前記接続制御回路は、前記ＩＤ信号によって接続先装置がＵＳＢデバイス装置であることが示されるとき、ＵＳＢホストコントローラを前記ＵＳＢデータバスへ接続する処理を前記データバス切り替え回路に実行させる付記１又は３に記載の制御回路。
【００８０】
（付記８）
付記１に記載の制御回路と、
前記複数のＵＳＢファンクションコントローラと、
を備える電子回路。
【００８１】
（付記９）
付記３に記載の制御回路と、
前記複数のＵＳＢファンクションコントローラと、
前記複数のＵＳＢファンクションコントローラ毎にそれぞれ設けられるプロセッサと、
を備える電子回路。
【００８２】
（付記１０）
付記８又は９に記載の前記電子回路を備える電子装置。
【００８３】
（付記１１）
複数のＵＳＢファンクションコントローラからそのいずれかを識別する識別情報を所定の識別情報記憶回路に記憶し、
ＵＳＢケーブルによるＵＳＢホスト機器への接続の有無を検出し、
前記ＵＳＢホスト機器への接続を検出したときに、前記複数のＵＳＢファンクションコントローラのうちから前記ＵＳＢケーブルのＵＳＢデータバスへ接続するものを前記識別情報記憶回路に記憶された識別情報に従って決定するＵＳＢ接続方法。
【００８４】
（付記１２）
前記ＵＳＢホスト装置と通信を行うプロセッサへ、前記識別情報が示す前記ＵＳＢファンクションコントローラを指示する付記１１に記載のＵＳＢ接続方法。
【００８５】
（付記１３）
前記複数のＵＳＢファンクションコントローラ毎に設けられたプロセッサのうち、前記識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラに対応して設けられたプロセッサへ、ＵＳＢ通信の開始を指示する付記１１に記載のＵＳＢ接続方法。
【００８６】
（付記１４）
前記識別情報記憶回路に記憶された識別情報が変更されたか否かを検出し、
前記識別情報の変更を検出したときに、前記ＵＳＢデータバスへ接続されるＵＳＢファンクションコントローラを変更後の識別情報が示すＵＳＢファンクションコントローラへ切り替える付記１１又は１３に記載のＵＳＢ接続方法。
【００８７】
（付記１５）
ＵＳＢ接続開始時に前記ＵＳＢケーブルのデータ線のプルアップ制御を行うシリアル制御回路に前記データ線のプルアップを実行させるコマンドを所定のコマンド記憶回路に記憶し、
前記プロセッサに代わって前記シリアル制御回路へ前記コマンドを発行する付記１２又は１３に記載のＵＳＢ接続方法。
【００８８】
（付記１６）
ＵＳＢ接続切断時に前記ＵＳＢケーブルのデータ線のプルアップを停止する処理を行うシリアル制御回路に前記データ線のプルアップの停止処理を実行させるコマンドを所定のコマンド記憶回路に記憶し、
前記プロセッサに代わって前記シリアル制御回路へ前記コマンドを発行する付記１２又は１３に記載のＵＳＢ接続方法。
【００８９】
（付記１７）
前記ＵＳＢケーブルのＩＤ回線に印加されるＩＤ信号を検出し、
前記ＩＤ信号によって接続先装置がＵＳＢデバイス装置であることが示されるとき、ＵＳＢホストコントローラを前記ＵＳＢデータバスへ接続する付記１１又は１３に記載のＵＳＢ接続方法。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施例による携帯端末装置の概略構成図である。
【図２】本発明の実施例によるＬＳＩチップの第１構成例を示すブロック図である。
【図３】本発明の実施例によるＵＳＢ接続制御ブロックの第１構成例を示すブロック図である。
【図４】本発明の実施例によるＵＳＢ接続方法の第１例を示すフローチャートである（その１）。
【図５】本発明の実施例によるＵＳＢ接続方法の第１例を示すフローチャートである（その２）。
【図６】本発明の実施例によるＵＳＢ接続制御ブロックの第２構成例を示すブロック図である。
【図７】本発明の実施例によるＬＳＩチップの第２構成例を示すブロック図である。
【図８】本発明の実施例によるＵＳＢ接続制御ブロックの第３構成例を示すブロック図である。
【図９】本発明の実施例によるＵＳＢ接続方法の第２例を示すフローチャートである（その１）。
【図１０】本発明の実施例によるＵＳＢ接続方法の第２例を示すフローチャートである（その２）。
【図１１】本発明の実施例によるＵＳＢ接続制御ブロックの第４構成例を示すブロック図である。
【図１２】本発明の実施例によるＵＳＢ接続方法の第３例を示すフローチャートである（その１）。
【図１３】本発明の実施例によるＵＳＢ接続方法の第３例を示すフローチャートである（その２）。
【図１４】本発明の実施例によるＬＳＩチップの第３構成例を示すブロック図である。
【図１５】本発明の実施例によるＵＳＢ接続制御ブロックの第５構成例を示すブロック図である。
【図１６】本発明の実施例によるＵＳＢ接続方法の第４例を示すフローチャートである（その１）。
【図１７】本発明の実施例によるＵＳＢ接続方法の第４例を示すフローチャートである（その２）。
【符号の説明】
【００９１】
１    携帯端末装置
２    ＬＳＩチップ
６    ＵＳＢコネクタ
４５    バス選択回路
５１    接続検出回路
５３    接続制御ブロック
５５    識別情報記憶メモリ
【図１】
2009169677.tif 000003
【図２】
2009169677.tif 000004
【図３】
2009169677.tif 000005
【図４】
2009169677.tif 000006
【図５】
2009169677.tif 000007
【図６】
2009169677.tif 000008
【図７】
2009169677.tif 000009
【図８】
2009169677.tif 000010
【図９】
2009169677.tif 000011
【図１０】
2009169677.tif 000012
【図１１】
2009169677.tif 000013
【図１２】
2009169677.tif 000014
【図１３】
2009169677.tif 000015
【図１４】
2009169677.tif 000016
【図１５】
2009169677.tif 000017
【図１６】
2009169677.tif 000018
【図１７】
2009169677.tif 000019