(57)【要約】      （修正有）【課題】１つの半導体基板上に、ＦＲＤと、ＦＲＤの温度検知素子としての機能を有するＳＢＤとを形成した複合半導体装置を提供する。【解決手段】１つの半導体基板上に、ＦＲＤとＳＢＤとを形成した複合半導体装置において、粒子線照射により局所ライフタイム制御領域を形成する。ＳＢＤにおけるショットキー接合界面から局所ライフタイム制御領域の上面までの距離をＬ（単位：μｍ）、ショットキー接合界面が形成される半導体層の厚さをＬ０（単位：μｍ）、ＳＢＤに印加される逆バイアス電圧をＶｒ（単位：Ｖ）、前記半導体層の不純物濃度をＮＤ（単位：ｃｍ−３）、真空中の誘電率をε０（単位：Ｆ・ｃｍ−１）、前期半導体層の比誘電率をεｒ、単位電荷をｑ（単位：Ｃ）としたとき、ショットキー接合界面から局所ライフタイム制御領域の上面までの距離Ｌが、下記数式の関係を満たすことを特徴とする。2009141299.tif 000006【選択図】図１
2009141299.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、前記第１半導体層上に形成され且つ前記第１導電型と異なる第２導電型の第２半導体層と、からなるダイオードと、前記第１半導体層とこれにショットキー接続された第１電極と、からなるショットキーダイオードと、
を有する複合半導体装置において、
前記第１半導体層には、局所ライフタイム制御領域を有し、
前記第１半導体層の厚さをＬ０、前記ショットキーダイオードに印加される逆バイアス電圧をＶｒ、前記第１半導体層の不純物濃度をＮＤ、真空中の誘電率をε０、前記第１半導体層の比誘電率をεｒ、単位電荷をｑとしたとき、前記第１電極と前記第１半導体層との界面から前記局所ライフタイム制御領域の上面までの距離Ｌは、
2009141299.tif 000005
を満足することを特徴とする複合半導体装置。
【請求項２】
前記局所ライフタイム制御領域が、平面的に見て前記第１半導体層のほぼ全面に形成される請求項１の複合半導体装置。
【請求項３】
粒子線照射により前記局所ライフタイム制御領域が形成されることを特徴とする請求項１又は２の複合半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つの半導体基板上にＦＲＤとＳＢＤとを形成し、ＦＲＤの温度をＳＢＤにより検知できる複合半導体装置に関する。
【背景技術】
【０００２】
１つの半導体基板上にＦＲＤ（Ｆａｓｔ  Ｒｅｃｏｖｅｒｙ  Ｄｉｏｄｅ）とＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）を形成した従来の複合半導体装置の断面構造を図３に示す。ＦＲＤが、Ｎ＋型の半導体基板１と、半導体基板１に隣接し、半導体基板１よりも不純物濃度が低いＮ−型の第１半導体層２と、第１半導体層２内に島状に形成されたＰ＋型の第２半導体層３と、第１半導体層２及び第２半導体層３の各表面上に位置する絶縁膜５と、第２半導体層３に電気的に接続される第２電極７と、半導体基板１に電気的に接続される第３電極８と、を備え、ＳＢＤが、Ｎ＋型の半導体基板１と、半導体基板１に隣接し、半導体基板１よりも不純物濃度が低いＮ−型の第１半導体層２と、第１半導体層２内に島状に形成されたＰ＋型の第３半導体層４と、第１半導体層２及び第３半導体層４の各表面上に位置する絶縁膜５と、第１半導体層２とショットキー接合界面９が形成される第１電極６と、半導体基板１に電気的に接続される第３電極８と、を備えている。
【０００３】
従来の複合半導体装置では、ＦＲＤの高速ソフトリカバリー特性を得るため、重金属拡散等により半導体層内にライフタイム制御領域１１が形成される。例えば、ＦＲＤのアノード電極直下のＰ型半導体層にライフタイム制御領域を設けた例が特許文献１に開示されている。
【特許文献１】特開２００２−３３３２６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このようにＦＲＤとＳＢＤとが１つに纏まった複合半導体装置において、ライフタイム制御領域１１が形成されると、ショットキー接合界面９において、格子欠陥又は重金属の析出が生じ、ショットキー接合が良好に形成されず、ＳＢＤの漏れ電流ＩＲの温度特性がバラつくことにより、ＳＢＤの温度検知機能が著しく劣化する場合があった。また、温度検知機能を維持するためにショットキー接合界面９の清浄度を確保するのは困難なため、歩留まりが低下するという欠点があった。
【０００５】
そこで、本発明の目的は、ショットキー接合界面にライフタイム領域が形成されることを防ぎ、１つの半導体基板上に、ＦＲＤと、ＦＲＤの温度検知素子としての機能を有するＳＢＤとを形成した複合半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決し上記目的を達成するために、請求項１に係る本発明の複合半導体装置は、第１導電型の第１半導体層と、前記第１半導体層上に形成され且つ前記第１導電型と異なる第２導電型の第２半導体層と、からなるダイオードと、前記第１半導体層上にショットキー接続された電極を有するショットキーダイオードと、を有する複合半導体装置において、第１半導体層には、局所ライフタイム制御領域を有し、
前記第１半導体層の厚さをＬ０、ＳＢＤに印加される逆バイアス電圧をＶｒ、前記第１半導体層の不純物濃度をＮＤ、真空中の誘電率をε０、前期第１半導体層の比誘電率をεｒ、単位電荷をｑとしたとき、前記電極と前記第１半導体層との界面から前記局所ライフタイム制御領域の上面までの距離Ｌは、
2009141299.tif 000003
を満足することを特徴とする。
【０００７】
さらに、上記課題を解決し上記目的を達成するために、請求項２に係る本発明の複合半導体装置は、前記局所ライフタイム制御領域が、平面的に見て第１半導体層のほぼ全面に形成されることを特徴とする。
さらに、上記課題を解決し上記目的を達成するために、請求項３に係る本発明の複合半導体装置は、粒子線照射によるライフタイムキラーの局所的ドーピングにより前記局所ライフタイム制御領域が形成されることを特徴とする。
【発明の効果】
【０００８】
各請求項の発明によれば、第１半導体層に形成された局所ライフタイム制御領域が、ＳＢＤのショットキー接合界面に到達しない、且つ、ＦＲＤの温度検知を行うためにＳＢＤの電極間に逆バイアス電圧Ｖｒを印加されたときにショットキー接合界面から第１半導体層に広がる空乏層が局所ライフタイム制御領域に到達しないため、ＳＢＤは安定した漏れ電流ＩＲの温度特性を得られる。また、第１半導体層が局所ライフタイム制御領域を有しているため、ＦＲＤは良好な高速ソフトリカバリー特性を得られる。
【発明を実施するための最良の形態】
【０００９】
次に、図１を参照して本発明の実施形態に係わる複合半導体装置を説明する。図１に示す実施例の複合半導体装置は、１つの半導体基板上にＦＲＤ（Ｆａｓｔ  Ｒｅｃｏｖｅｒｙ  Ｄｉｏｄｅ）とＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）を形成した複合半導体装置であって、ＦＲＤが、Ｎ＋型の半導体基板１と、半導体基板１に隣接し、半導体基板１よりも不純物濃度が低いＮ−型の第１半導体層２と、第１半導体層２内に島状に形成されたＰ＋型の第２半導体層３と、第１半導体層２及び第２半導体層３の各表面上に位置する絶縁膜５と、第２半導体層３に電気的に接続される第２電極７と、半導体基板１に電気的に接続される第３電極８と、を備え、ＳＢＤが、ＦＲＤと同じ第１半導体層２内に島状に形成されたＰ＋型の第３半導体層４と、第１半導体層２及び第３半導体層４の各表面上に位置する絶縁膜５と、第１半導体層２とショットキー接続される第１電極６と、半導体基板１に電気的に接続される前記第３電極８と、を備え、第１半導体層２は、粒子線照射によるライフタイムキラーの局所的ドーピングにより形成される局所ライフタイム制御領域１２を有している。
【００１０】
ここで、本発明の実施形態に係わる複合半導体装置は、図２に示すように、欠陥深さ（ＳＢＤのショットキー接合界面９から局所ライフタイム制御領域１２までの距離）により、ＩＲが変化し、前記欠陥深さが浅いほど、ＩＲが増大する特性を持つ。
【００１１】
従って、本発明の実施形態に係わる複合半導体装置は、第１半導体層２内に形成された局所ライフタイム制御領域１２が、粒子線照射によるライフタイムキラーの局所的ドーピングにより形成され、ＳＢＤのショットキー接合界面９に到達しない、且つ、第１電極６と第３電極８との間に逆バイアス電圧を印加した時にショットキー接合界面９から第１半導体層２に広がる空乏層１０が、局所ライフタイム制御領域１２に到達しない。即ち、ショットキー接合界面９から局所ライフタイム制御領域１２の上面までの距離Ｌが、次の数式１を満足するように構成されている点で図３の従来の複合半導体装置と相違し、この他は従来の複合半導体装置と同一に構成されている。ただし、第１半導体層２の厚さをＬ０、ＳＢＤに印加される逆バイアス電圧をＶｒ（単位：Ｖ）、第１半導体層２の不純物濃度をＮＤ（単位：ｃｍ−３）、真空中の誘電率をε０（単位：Ｆ・ｃｍ−１）、第１半導体層２の比誘電率をεｒ、単位電荷をｑ（単位：Ｃ）とする。
【数１】
2009141299.tif 000004
【００１２】
また、局所ライフタイム制御領域１２にはライフタイムキラーとしてヘリウムイオンを使用し、平面的に見て、複合半導体装置の第１半導体層２のほぼ全面に形成されている。
従って、本発明の実施の形態において、平面的に見て、複合半導体装置の第１半導体層２のほぼ全面に局所ライフタイム制御領域１２を形成するため、局所ライフタイム制御領域１２をＦＲＤ直下のみに配設する場合に比べて、マスクを形成する工程が必要でない。
本発明の実施形態に係わる複合半導体装置において、ＳＢＤに印加される逆バイアス電圧Ｖｒは１５Ｖ、ＦＲＤに印加される逆バイアス電圧ＶＲは２００〜６００Ｖである。また、半導体基板１の不純物濃度は１×１０１８〜１×１０２０ｃｍ−３、第１半導体層２の不純物濃度は１×１０１４〜１×１０１５ｃｍ−３、第２半導体層３及び第３半導体層４の不純物濃度は１×１０１８〜２×１０１９ｃｍ−３である。さらに、半導体基板１の厚さは２００〜５９０μｍ、第１半導体層２の厚さは２０〜６０μｍ、第２半導体層３及び第３半導体層４の深さは５〜１５μｍである。
【００１３】
本実施例の複合半導体装置によれば、次の作用効果が得られる。
（１）  第１半導体層２に形成された局所ライフタイム制御領域１２が、ＳＢＤのショットキー接合界面９に到達しない、且つ、ＦＲＤの温度検知を行うために第１電極６と第３電極８との間に逆バイアス電圧Ｖｒを印加されたときにショットキー接合界面９から第１半導体層２に広がる空乏層１０が局所ライフタイム制御領域１２に到達しないため、ＳＢＤは安定した漏れ電流ＩＲの温度特性を得られる。
（２）  第１半導体層２が局所ライフタイム制御領域１２を有しているため、ＦＲＤは良好な高速ソフトリカバリー特性を得られる。
【００１４】
本発明の複合半導体装置は、広い範囲の印加電圧に適応できるため、入力電源の波形を変換して出力するコンバータ等の電源装置に適用でき、特に変圧器の二次側において主に適用されうる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例の複合半導体装置の構造を示す断面図である。
【図２】ＦＲＤにおける飛程距離とＩＲとの相関図である。
【図３】従来の複合半導体装置の構造を示す断面図である。
【符号の説明】
【００１６】
１    半導体基板
２    第１半導体層
３    第２半導体層
４    第３半導体層
５    絶縁膜
６    第１電極
７    第２電極
８    第３電極
９    ショットキー接合界面
１０  空乏層
１１  ライフタイム制御領域
１２  局所ライフタイム制御領域
Ｌ    ショットキー接合界面９から局所ライフタイム制御領域１２までの距離
【図１】
2009141299.tif 000007
【図２】
2009141299.tif 000008
【図３】
2009141299.tif 000009