(57)【要約】【課題】  出力段のトランジスタからの突入電流を制限するボルテージレギュレータを提供する。【解決手段】  過熱保護回路１３を備えているボルテージレギュレータで、過熱検出時の出力電流が停止されている状態から、過熱解除直後に発生する突入電流も出力電流制限回路１または出力電流制限回路２によって制限できる。また、過大な突入電流を制限することで、ワイヤーボンディングの溶断による破壊を防ぐ効果がある。【選択図】  図１
2009169785.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から定電圧を生成するボルテージレギュレータにおいて、
前記入力電圧の立ち上がりを検出する検出回路と、
ボルテージレギュレータの温度が所定温度以上になると、ボルテージレギュレータの過熱状態を検出し、ボルテージレギュレータの温度が前記所定温度未満になると、ボルテージレギュレータの通常状態を検出する過熱保護回路と、
ボルテージレギュレータが前記過熱状態になった後に前記通常状態になる時及び前記入力電圧が立ち上がり始める時からの経過時間が所定時間未満であり、出力電流が一の電流制限値以上になった場合、前記出力電流が前記一の電流制限値未満になるよう出力回路を制御する第一出力電流制限回路と、
前記経過時間が前記所定時間以上であり、前記出力電流が前記一の電流制限値よりも高い他の電流制限値以上になった場合、前記出力電流が前記他の電流制限値未満になるよう前記出力回路を制御する第二出力電流制限回路と、
を備えることを特徴とするボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧から定電圧を生成するボルテージレギュレータに関する。
【背景技術】
【０００２】
一般的に、ボルテージレギュレータには、出力電圧の安定化を目的として出力端子に外部容量が付加されている。このボルテージレギュレータの起動前は、外部容量に電荷が全く蓄えられておらず、次に、起動直後から出力電圧が定電圧を生成するまでの瞬間で外部容量に充電電流が流れる。この時に発生する充電電流は、外部容量の等価インピーダンスが低い状態であるので過大な突入電流が流れてしまい、最悪の場合は、突入電流によってワイヤーボンディングの溶断等の破壊の原因ともなりうる。従って、突入電流の発生に対して出力段のトランジスタを制限する回路が設けられている。
【０００３】
ここで、従来のボルテージレギュレータについて説明する。図３は、従来のボルテージレギュレータを示す回路図である。
【０００４】
ボルテージレギュレータは、抵抗Ｒ３１及び抵抗Ｒ３２によってボルテージレギュレータの出力電圧から分圧されてフィードバックされた分圧電圧と基準電圧回路（図示せず）によって生成された基準電圧とを比較してボルテージレギュレータの出力電圧を制御する増幅回路２５、この増幅回路２５によって出力された電圧（ゲート電圧）に応じたドレイン電流を出力する出力段のトランジスタＴ２３及び検査用のトランジスタＴ２４、トランジスタＴ２４のドレイン電流の出力先を選択するスイッチ回路３０、トランジスタＴ２４のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにトランジスタＴ２３及びトランジスタＴ２４のゲート電圧を制御する電流制限回路２０、ボルテージレギュレータのオンオフの制御を行うオンオフ回路２６、及び、このオンオフ回路２６によってボルテージレギュレータがオンになった時からの経過時間をカウントするカウンタ回路２７を備えている。
【０００５】
電流制限回路２０は、実際に過大なドレイン電流の制限を行う出力電流制限回路２１、及び、この出力電流制限回路２１の電流制限値よりも低い電流制限値を使用し、過大なドレイン電流の制限を行う出力電流制限回路２２を有している。出力電流制限回路２１及び出力電流制限回路２２において、カウンタ回路２７は取得されている経過時間に応じてスイッチ回路３０を制御し、このスイッチ回路３０は所定の経過時間までは出力電流制限回路２２をトランジスタＴ２４に接続し、所定の経過時間を越えた後は出力電流制限回路２１を接続している。
【０００６】
このようなボルテージレギュレータによると、オンオフ回路２６はボルテージレギュレータをオンに制御し、増幅回路２５は動作を開始し、また、カウンタ回路２７は経過時間をカウントし始める。次いで、出力電圧端子に接続された外部容量（図示せず）が急速に充電され始めるので、トランジスタＴ２３が過大なドレイン電流（突入電流）を流す。この突入電流に基づき、トランジスタＴ２４は所定量のドレイン電流を電流制限回路２０に流す。この時、スイッチ回路３０はドレイン電流を制限しやすい出力電流制限回路２２を選択している状態であり、出力電流制限回路２２は、ドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにトランジスタＴ２３及びトランジスタＴ２４のゲート電圧を制御し、過大なドレイン電流が小さくなるように制御する。ボルテージレギュレータがオンになってから所定の経過時間が経った場合、スイッチ回路３０はドレイン電流を制限しにくい出力電流制限回路２１を選択する（例えば、特許文献１参照）。
【特許文献１】特開２００３−２７１２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、過熱保護回路を備えているボルテージレギュレータでは、ボルテージレギュレータがオンになって過大な突入電流が発生する以外に、過熱状態が検出されることで出力トランジスタが制御されて出力電流が停止した後、温度が低下して再び出力電流が流れ始めた場合も、ボルテージレギュレータの出力端子に接続された外部容量を充電する過大な突入電流が発生してしまう。
【０００８】
本発明は、このような点に鑑みてなされ、過熱保護回路が過熱状態を検出して出力トランジスタ動作を停止させた後、温度が低下して出力トランジスタが動作した時に出力トランジスタからの突入電流を制限するボルテージレギュレータを提供する。
【課題を解決するための手段】
【０００９】
本発明では、上記課題を解決するために、入力電圧から定電圧を生成するボルテージレギュレータにおいて、前記入力電圧の立ち上がりを検出する検出回路と、前記検出回路は過熱保護回路の過熱検出/解除状態を検出する第二の検出回路を備え、出力電流を出力する出力回路と、経過時間が所定時間未満であり、前記出力電流が予め設定された一の電流制限値以上になった場合、前記出力電流が前記一の電流制限値未満になるように前記出力回路を制御する第一出力電流制限回路と、経過時間が前記所定時間以上であり、前記出力電流が予め設定された前記一の電流制限値よりも高い他の電流制限値以上になった場合、前記出力電流が前記他の電流制限値未満になるように前記出力回路を制御する第二出力電流制限回路と、を備えていることを特徴とするボルテージレギュレータを提供する。
【発明の効果】
【００１０】
本発明では、第一出力電流制限回路または第二出力電流制限回路は、出力回路の出力電流が所定の電流制限値以上になった場合、出力電流がその所定の電流制限値未満になるように出力回路を制御するので、出力回路における出力段のトランジスタからの突入電流を制限できる。
【００１１】
更に、過熱保護回路を備えているボルテージレギュレータで、過熱検出時の出力電流が停止されている状態から、過熱解除直後に発生する突入電流も第一出力電流制限回路または第二出力電流制限回路によって制限できる。また、過大な突入電流を制限することで、ワイヤーボンディングの溶断による破壊を防ぐ効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を、図面を参照して説明する。
【００１３】
まず、ボルテージレギュレータについて説明する。図１は、ボルテージレギュレータを示す回路図である。
【００１４】
ボルテージレギュレータは、抵抗Ｒ１１及び抵抗Ｒ１２によってボルテージレギュレータの出力電圧から分圧されてフィードバックされた分圧電圧と基準電圧回路（図示せず）によって生成された基準電圧とを比較し、比較結果に応じた電圧を出力してボルテージレギュレータの出力電圧を制御する増幅回路６、この増幅回路６によって出力された電圧（ゲート電圧）に応じたドレイン電流を出力する出力段のＰＭＯＳＴ３、検査用のＰＭＯＳＴ４及び検査用のＰＭＯＳＴ５、ＰＭＯＳＴ５のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにＰＭＯＳＴ３、ＰＭＯＳＴ４及びＰＭＯＳＴ５のゲート電圧を制御してそれぞれのドレイン電流を制限する出力電流制限回路１、出力電流制限回路１の電流制限値よりも高い電流制限値を使用し、ＰＭＯＳＴ４のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにＰＭＯＳＴ３、ＰＭＯＳＴ４及びＰＭＯＳＴ５のゲート電圧を制御してそれぞれのドレイン電流を制限する出力電流制限回路２、及び、ボルテージレギュレータの過熱状態または通常状態を検出する過熱保護回路１３、入力電圧の立ち上がり及びボルテージレギュレータの過熱状態を検出する検出回路７を備えている。
【００１５】
このようなボルテージレギュレータでは、ボルテージレギュレータの起動時の入力電圧が立ち上がった場合、基準電圧は増幅回路６に入力されるが、ボルテージレギュレータの出力電圧は出力されていないので、増幅回路６に入力される分圧電圧は基準電圧よりも低くなる。よって、増幅回路６から出力されてＰＭＯＳＴ３に入力されるゲート電圧も低くなるので、ＰＭＯＳＴ３のドレイン電流は過大に大きくなる。この過大なドレイン電流（突入電流）により、出力電圧端子に接続された外部容量（図示せず）が急速に充電され始める。この突入電流に基づき、ＰＭＯＳＴ４及びＰＭＯＳＴ５は所定量のドレイン電流を出力電流制限回路２及び出力電流制限回路１にそれぞれ流す。
【００１６】
出力電流制限回路１は、ＰＭＯＳＴ５のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにＰＭＯＳＴ３、ＰＭＯＳＴ４及びＰＭＯＳＴ５のゲート電圧を制御し、それぞれのドレイン電流が小さくなるように制御する。なお、この時に、出力電流制限回路１及び出力電流制限回路２の両方が動作するが、出力電流制限回路１は出力電流制限回路２の電流制限値よりも低い電流制限値を使用しているので、出力電流制限回路１がＰＭＯＳＴ３の突入電流を小さくするように制御している。また、検出回路７は内部のオンオフ信号と基準電圧とボルテージレギュレータの過熱状態とを検出しており、ボルテージレギュレータが過熱状態ではなくてオンオフ信号がオン状態で、かつ、基準電圧が所定の電圧に達した時から所定の経過時間が経った後は、検出回路７が出力電流制限回路１の動作を停止し、出力電流制限回路２だけが動作するように制御を行う。
【００１７】
また、ボルテージレギュレータの入力電圧が既に立ち上がっている場合、周囲温度に加えて内部発熱による温度上昇によって所定の温度を検出すると、過熱保護回路１３が出力段のＰＭＯＳＴ３のゲート電圧をソース電圧まで上昇させて出力電流を停止させる。この時、過熱保護回路１３及び検出回路７はボルテージレギュレータの過熱状態を検出していて、出力電流制限回路１が動作するように制御を行う。その後、出力電流が停止したことで内部発熱が無くなり、更に周囲温度も解除温度以下まで低下した場合、過熱保護回路１３によって制御されていた出力段のＰＭＯＳＴ３のゲート電圧が低くなるので、出力電圧端子に接続された外部容量（図示せず）が急速に充電され始める。この突入電流に基づき、出力電流制限回路１は、ＰＭＯＳＴ５のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにＰＭＯＳＴ３、ＰＭＯＳＴ４及びＰＭＯＳＴ５のゲート電圧を制御し、それぞれのドレイン電流が小さくなるように制御する。なお、この時に、出力電流制限回路１及び出力電流制限回路２の両方が動作するが、出力電流制限回路１は出力電流制限回路２の電流制限値よりも低い電流制限値を使用しているので、出力電流制限回路１がＰＭＯＳＴ３の突入電流を小さくするように制御している。解除温度以下まで低下したことで出力電流が流れ初めてから所定の経過時間が経った後は、検出回路７が出力電流制限回路１の動作を停止し、出力電流制限回路２だけが動作する。
【００１８】
次に、検出回路７について説明する。図２は、検出回路を示す回路図である。
【００１９】
検出回路７は、一端が接地される容量Ｃ１７、容量Ｃ１７の他端に基準電流源１４が接続され、また、エンハンスメント型ＮＭＯＳ１５のドレイン、及び、エンハンスメント型ＮＭＯＳ１６のドレイン、コンパレータ１８の入力にそれぞれ接続され、コンパレータ１８は、出力電流制限回路１の動作の開始及び停止を制御している。
【００２０】
ＮＭＯＳ１５のゲートには制御回路１９が接続され、過熱状態ではなく内部信号のオンオフ信号がオン状態かつ、内部の基準電圧を検出して所望の電圧に達した場合にオン状態になることで制御回路１９はロー信号を出力する。また、ＮＭＯＳ１６のゲートには過熱保護回路の出力信号が接続され、過熱検出状態はハイ信号を、それ以外の状態はロー信号を出力する。ＮＭＯＳ１５、ＮＭＯＳ１６のゲートのどちらかがハイの場合、容量Ｃ１７の電荷の放電を制御しコンパレータ１８の入力信号を低下させる。コンパレータ１８は、容量Ｃ１７に蓄えられた電位と内部の基準電圧と比較をおこなっており、基準電圧が容量Ｃ１７に蓄えられた電位よりも高い電位の場合出力電流制限回路１は動作状態にある。
【００２１】
これとは反対に、ＮＭＯＳ１５、ＮＭＯＳ１６のゲートのどちらもローの場合、基準電流源１４によって容量Ｃ１７に定電流充電が開始され、所定の時間が経過した後に、容量Ｃ１７に蓄えられた電位が基準電圧よりも高い電位となり出力電流制限回路１は停止状態にする。
【図面の簡単な説明】
【００２２】
【図１】ボルテージレギュレータを示す回路図である。
【図２】検出回路を示す回路図である。
【図３】従来のボルテージレギュレータを示す回路図である。
【符号の説明】
【００２３】
１……出力電流制限回路    ２……出力電流制限回路    ６……増幅回路    ７……検出回路    １３……過熱保護回路    Ｒ１１〜Ｒ１２……抵抗    Ｔ３〜Ｔ５……ＰＭＯＳ
【図１】
2009169785.tif 000003
【図２】
2009169785.tif 000004
【図３】
2009169785.tif 000005