(57)【要約】【課題】スイッチング素子のオン/オフの切り替えを高速にし、かつ、小型化してコストを低減することができるようにする。【解決手段】JKフリップフロップU1は、ON/OFF信号に基づいて、クロックCLKに同期したパルス信号を出力し、パルストランスL1においては、そのパルス信号が１次側コイルに入力される。ダイオードブリッジ１１は、パルストランスL1の２次側コイルからの出力を整流し、パルス信号を整流することで得られた駆動電圧をMOS-FETQ1およびMOS-FETQ2のゲートに出力する。そして、MOS-FETQ1およびMOS-FETQ2は、その出力電圧に応じてスイッチング動作をして、リニアモータのコイルに流す電流をオン/オフする。本発明は、半導体露光装置のステージ等に使用されるモータの駆動装置にて使用されるモータ励磁切り替え回路に適用できる。【選択図】図１
2009077104.tif 000002
【特許請求の範囲】
【請求項１】
リニアモータを構成する複数のコイルのうちの所定のコイルに電流を流して、前記コイルを駆動するコイル駆動回路において、
所定のパルス信号を生成するパルス信号生成手段と、
生成された前記パルス信号を伝送する信号伝送手段と、
伝送された前記パルス信号を整流する整流素子と、
前記パルス信号を整流することで得られた駆動電圧のレベルに応じてスイッチング動作して、前記コイルに流す電流をオン/オフする第１のスイッチング素子と
を備え、
前記信号伝送手段は、前記パルス信号生成手段と、前記整流素子とを電気的絶縁状態で接続し、前記パルス信号を、前記パルス信号生成手段から前記整流素子に伝送する
ことを特徴とするコイル駆動回路。
【請求項２】
前記信号伝送手段は、前記パルス信号が入力される１次側コイルと、前記１次コイルに入力された前記パルス信号を伝送するための２次側コイルを有するパルストランスであり、
前記整流素子は、前記２次側コイルからの出力を整流する
ことを特徴とする請求項１に記載のコイル駆動回路。
【請求項３】
前記第１のスイッチング素子の寄生容量に蓄電する電荷を放電するための放電用抵抗をさらに備える
ことを特徴とする請求項１に記載のコイル駆動回路。
【請求項４】
前記放電用抵抗と並列に設けられる第２のスイッチング素子をさらに備え、
前記第２のスイッチング素子は、前記第１のスイッチング素子がオフ状態となったとき、オン状態となって前記電荷を放電する
ことを特徴とする請求項３に記載のコイル駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コイル駆動回路に関し、スイッチング素子のオン/オフの切り替えを高速にすることができるようにしたコイル駆動回路に関する。
【背景技術】
【０００２】
３相リニアモータは、半導体露光装置におけるマスクステージやウエハステージの駆動用として用いられている。移動するストロークの長い３相リニアモータにおいて、固定子をコイル、可動子を磁石としたMM（ムービングマグネット）方式のリニアモータでは、可動子の磁石が存在しない部分のコイルには通電せず、可動子の移動する位置に応じて、通電するコイルを順次切り替えていく、いわゆる励磁切り替え方式のリニアモータが省電力化のために使用されている。
【０００３】
本出願人は、この通電するコイルを順次切り替えていくモータ励磁切り替え回路として、フォトカプラを使用した、特許文献１および特許文献２を先に提案している。
【特許文献１】特開２００２−１２４８６２号公報
【特許文献２】特開２００２−１４２４９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のように、フォトカプラの出力側を、フォトダイオードの起電力を出力としたフォトボル出力にて、MOS-FET（metal oxide semiconductor field effect transistor）やIGBT（insulated gate bipolar transistor）を駆動使用する場合には、MOS-FETやIGBTによる入力容量の影響を受けて、比較的高速にオン/オフを切り替えるのが困難であるという問題があった。
【０００５】
そのため、MOS-FETやIGBTのゲートを駆動するゲートドライブカプラを使用することが行われていたが、この場合、各切り替えを行うコイルに対応したMOS-FETやIGBT毎に、別途１次側の電源と絶縁されたDC-DCコンバータにて電源を供給することが必要となり、励磁切り替えを行う回路の小型化を阻む要因になると共に、コストダウンしきれない原因ともなっていた。
【０００６】
本発明は、このような問題に鑑みてなされたものであり、スイッチング素子のオン/オフの切り替えを高速にし、かつ、小型化してコストを低減することができるようにするものである。
【課題を解決するための手段】
【０００７】
本発明のコイル駆動回路は、リニアモータを構成する複数のコイルのうちの所定のコイルに電流を流して、コイルを駆動するコイル駆動回路において、所定のパルス信号を生成するパルス信号生成手段と、生成されたパルス信号を伝送する信号伝送手段と、伝送されたパルス信号を整流する整流素子と、パルス信号を整流することで得られた駆動電圧のレベルに応じてスイッチング動作して、コイルに流す電流をオン/オフする第１のスイッチング素子とを備え、信号伝送手段は、パルス信号生成手段と、整流素子とを電気的絶縁状態で接続し、パルス信号を、パルス信号生成手段から整流素子に伝送することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、スイッチング素子のオン/オフの切り替えを高速にし、かつ、小型化してコストを低減することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら本発明の実施の形態について説明する。
【００１０】
図１は、本発明を適用したコイル駆動回路の構成例を示す回路図である。
【００１１】
コイル駆動回路は、リニアモータを駆動するモータ駆動回路と、リニアモータのコイルとの間に配置されるモータ励磁切り替え回路であって、例えば半導体露光装置のステージ等に使用されるモータの駆動装置にて使用される。
【００１２】
コイル駆動回路は、JKフリップフロップU1、パルストランスL1、ダイオードブリッジ１１、LPF（low pass filter）１２、放電用抵抗R1、ゲート抵抗１３、MOS-FETQ1、MOS-FETQ2、サージアブソーバD5、フォトカプラPC1、および抵抗R4を含むようにして構成される。
【００１３】
JKフリップフロップU1は、２つの入力J，KおよびクロックCLKと、２つの出力Q，/Q（Qの反転）を持っている。JKフリップフロップU1において、２つの入力J，Kには、駆動電源VCCが接続され、２つの出力Q，/Qには、パルストランスL1の１次側コイルの両端が接続されている。JKフリップフロップU1において、ON/OFF信号（図中の/PREはクロックCLKに関わらず強制的にオンすることを示し、/CLRはクロックCLKに関わらず強制的にオフすることを示している）がLowレベルの場合には、クロックCLKに同期したパルス信号は出力されず、一方、ON/OFF信号がHighレベルの場合には、クロックCLKに同期したパルス信号がパルストランスL1の１次側コイルに出力される。
【００１４】
なお、JKフリップフロップU1と、パルストランスL1の１次側コイルの端との間に、コンデンサや抵抗からなる波形整形回路を設けて、パルス信号の波形を整形してからパルストランスL1の１次側コイルに出力するようにしてもよい。
【００１５】
パルストランスL1は、パルス信号を伝送する信号伝送用パルストランスであって、JKフリップフロップU1と、ダイオードブリッジ１１とを電気的絶縁状態で接続し、JKフリップフロップU1からのパルス信号を、ダイオードブリッジ１１に伝送する。パルストランスL1の２次側コイルの両端は、ダイオードブリッジ１１に接続されている。
【００１６】
ダイオードブリッジ１１は、ダイオードD1乃至ダイオードD4の４つの整流素子がブリッジ状に接続されており、パルストランスL1からの出力を全波整流する。なお、パルストランスL1からの出力を整流する方法は、全波整流に限らず、例えば、パルストランスL1からの出力を、１つの整流素子により半波整流する等、他の整流方法を用いてもよい。
【００１７】
ダイオードブリッジ１１の出力端の一方は、ゲート抵抗R2を介してMOS-FETQ1のゲートと、ゲート抵抗R3を介してMOS-FETQ2のゲートと接続され、他方は、MOS-FETQ1のソースとMOS-FETQ2のソースとの接続端に接続される。また、ダイオードブリッジ１１の２つの出力端には、コンデンサC1から構成されるLPF１２と、MOS-FETQ1およびMOS-FETQ2の入力容量（寄生容量）に蓄えられた電荷を放電するための放電用抵抗R1が接続される。
【００１８】
すなわち、コイル駆動回路においては、JKフリップフロップU1からパルス信号が出力されると、そのパルス信号がパルストランスL1によってダイオードブリッジ１１に伝送される。続いて、ダイオードブリッジ１１によって、そのパルス信号が整流され、整流されることで得られた概ね直流電圧（駆動電圧）が、LPF１２によって、ゲート抵抗R2およびゲート抵抗R3にそれぞれ印加される。
【００１９】
MOS-FETQ1およびMOS-FETQ2は、そのゲートに供給される駆動電圧に応じてスイッチング動作をする。すなわち、MOS-FETQ1のゲートに入力される駆動電圧のレベルが、LowレベルからHighレベルに変化して、所定の閾値電圧を超えると、MOS-FETQ1の状態がオン状態となる。一方、MOS-FETQ1のゲートに入力される駆動電圧のレベルが、HighレベルからLowレベルに変化して、所定の閾値電圧を下回ると、MOS-FETQ1の状態は、オフ状態となる。MOS-FETQ2についても、MOS-FETQ1と同様である。
【００２０】
したがって、ゲート抵抗R2およびゲート抵抗R3に駆動電圧が印加されることで、MOS-FETQ1およびMOS-FETQ2のゲートがドライブされ、MOS-FETQ1およびMOS-FETQ2がオン状態となり、駆動電流をリニアモータのコイルに流すことが可能となる。
【００２１】
逆に、JKフリップフロップU1からパルス信号が出力されないと、MOS-FETQ1およびMOS-FETQ2は、オフ状態となり、リニアモータのコイルには、駆動電流は流れないことになる。また、MOS-FETQ1およびMOS-FETQ2がオフ状態となると、MOS-FETQ1およびMOS-FETQ2の寄生容量に蓄えられた電荷は、放電用抵抗R1を通じて放電される。
【００２２】
サージアブソーバD5は、図中のOUT+と、OUT-との間に接続されているリニアモータのコイルによる逆起電圧が発生した場合に、MOS-FETQ1およびMOS-FETQ2の端子電圧が一定電圧以上に上昇しないようにクランプする、双方向のサージアブソーバとして機能している。
【００２３】
フォトカプラPC1は、本出願人が先に提案している、上記の特許文献１に開示されているように、MOS-FETQ1およびMOS-FETQ2がオフ状態となったとき、MOS-FETQ1およびMOS-FETQ2の電荷をディスチャージしてオフを早めるために設けられるものであって、放電用抵抗R1と並列になるように接続される。フォトカプラPC1は、例えば、発光素子としてのダイオードと、受光素子としてのフォトトランジスタから構成される。
【００２４】
すなわち、JKフリップフロップU1からパルス信号が出力されずに、MOS-FETQ1およびMOS-FETQ2がオフ状態に切り替わるとき、フォトカプラPC1はオン状態となり、フォトカプラPC1のフォトトランジスタを介して、MOS-FETQ1およびMOS-FETQ2の寄生容量に蓄電した電荷を放電する。これにより、MOS-FETQ1およびMOS-FETQ2をオフ状態にするためのスイッチング時間を大幅に短縮することが可能となる。
【００２５】
以上のように、本実施の形態において、コイル駆動回路は、１次側の回路と絶縁するとともに、従来のようなフォトカプラを用いてMOS-FETを駆動する代わりに、パルストランスを用いて、パルストランスに一定のクロックから発生するパルス信号を入力し、整流したパルストランスの出力電圧にてMOS-FETのゲートを駆動する。
【００２６】
すなわち、通常、直流電圧、あるいは低周波数の信号や電力の伝送には、波形歪みの影響等により、パルストランスを使用できないが、本実施の形態においては、パルストランスの出力に対して、ブリッジ型に接続されたダイオードにより整流することで、パルストランスの入力にパルス波形が入力されている間は、MOS-FETのゲート入力にオン状態となる電位を発生させることが可能となる。一方、パルス波形が停止した場合には、MOS-FETのゲート入力の電位が低下し、MOS-FETはオフ状態となる。
【００２７】
パルストランスによる信号の伝送は、従来より用いられてきたフォトカプラのフォトボル出力と比較すると、MOS-FETに遅れなく電圧を供給できると共に、各MOS-FETに対して、別途DC-DC電源等を設ける必要がなく、受動デバイスのみでMOS-FETを駆動できる。その結果、スイッチング素子のオン/オフの切り替えを高速に行う共に、小型で、かつ、低コストのコイル駆動回路を構成することができる。
【００２８】
また、従来では、１次側の駆動電源VCCとモータの駆動系とを絶縁するために、ゲートドライブカプラとDC-DCコンバータを使用し、ON/OFF信号に基づいて、ゲートドライブカプラのダイオードに電流を流すことで、MOS-FETをオン状態にしていたが、この構成を採用すると、各MOS-FETに対して使用しているデバイスは、ゲートドライブカプラとDC-DCコンバータであるため、素子数こそ少なくできるが、比較的高価になってしまうことと、基板上での実装面積が必要となるので、小型化およびコストダウンを行うには限度がある。
【００２９】
一方、本実施の形態では、従来と比較すると、素子数は多いが、主として受動デバイスが多いので、実装面での面積も少なくて済み、またコスト的にも有利であるため、コストダウンの効果を期待することができる。また、上記の特許文献１や特許文献２等に開示されている、フォトボル出力の場合と比較すると、MOS-FETのゲートに電圧を供給する能力が高いため、高速でオンすることが可能となる。
【００３０】
さらに、従来のように、フォトカプラやゲートドライバを使用した場合には、各CHにおいて、数mA乃至10mA程度の電流を消費するため、停電時等の電源保持や通常時の電力が大きくなるデメリットがあるのに対して、本実施の形態のようなパルストランスを使用した方式においては、基本的に電力を消費する部分が存在しないので、供給電源及び電源保持部分での小型化も可能となる。
【００３１】
以上のように、本発明によれば、従来のように、フォトボル出力のフォトカプラを使用しないので、MOS-FETをオン状態する場合に高速にオンすることができる。また、各MOS-FET毎に、ゲートドライバやDC-DCコンバータを使用する必要がないので、安価に実装面積が少ないコイル駆動回路を構成することができる。
【００３２】
なお、本実施の形態では、説明を簡略化するために、MOS-FETQ1とMOS-FETQ2の２個１組のMOS-FETを例にして説明したが、MOS-FETの個数および組数は任意でよい。また、MOS-FETの代わりに、例えばIGBTを用いる等、他のスイッチング素子を用いることも可能である。
【００３３】
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明を適用したコイル駆動回路の構成例を示す回路図である。
【符号の説明】
【００３５】
１１  ダイオードブリッジ，  １２  LPF，  １３  ゲート抵抗，  C1  コンデンサ，  D1乃至D4  ダイオード，  D5  サージアブソーバ，  L1  パルストランス，  PC1  フォトカプラ，  Q1  MOS-FET，  Q2  MOS-FET，  R1  放電用抵抗，  R2  ゲート抵抗，  R3  ゲート抵抗，  R4  抵抗，  U1  JKフリップフロップ，  VCC  駆動電源
【図１】
2009077104.tif 000003