(57)【要約】【課題】  プリント基板内層における差動配線において、誘電損失と抵抗損失による高周波成分の減衰とそれによるデジタル信号の波形歪を低減し良好な高速信号特性と低コストを両立させる。【解決手段】  プリント基板内層における差動配線対の間に、これら差動配線を含む層を上下から挟む誘電体層よりも低誘電率の誘電材料を配置した構造とすることで、差動配線間の前方クロストーク係数を負にし、お互いの前方クロストークが差動信号に重畳することで、波形の立ち上がり、下がりの波形歪を軽減する。【選択図】  図１
2009141233.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を伝送するための近接する差動配線対を含む信号層と、前記信号層を上下から挟む位置に配置され、それぞれ電源電位もしくはグラウンド電位の層として使用される第１、第２の電源層とを有し、
前記第１の電源層と前記信号層の間、および前記信号層と前記第２電源層の間には誘電体が介在する積層構造を有するプリント基板であって、
前記誘電体のうち少なくとも前記差動配線対の間の部分は、前記第１、第２の電源層に接している誘電体の大半部分に比べて低い誘電率を有し、もって前記差動配線対の前方クロストーク係数が負であることを特徴とするプリント基板。
【請求項２】
前記誘電体は、前記第１の電源層に被着し、かつその上面に前記信号層が積層する第１の誘電体層と、前記第１の誘電体層および前記信号層に積層する第２の誘電体層と、前記第２の誘電体層に積層するとともにその上面に前記第２の電源層が積層する第３の誘電体層で構成され、前記第２の誘電体層は、前記第１および第３の誘電体層より低い誘電率を有することを特徴とするプリント基板。
【請求項３】
前記誘電体は、前記第１の電源層に被着し、かつその上面に前記信号層が積層する第１の誘電体層と、前記第１の誘電体層および前記信号層に積層する第２の誘電体層で構成され、前記第２の誘電体層は前記第１の誘電体層よりも低い誘電率を有することを特徴とするプリント基板。
【請求項４】
内部誘電体層と、該内部誘電体層を上下から挟んで形成され、導体パターンをそれぞれ含む第１、第２の信号層と、前記内部誘電体層と第１第２の信号層とを含む積層構造を上下から挟んで積層する第１、第２の外部誘電体層と、該第１の外部誘電体層の外側に積層する第１の電源層と、該第２の外部誘電体層の外側に積層する第２の電源層を含むプリント基板であって、
前記第１、第２の信号層は、前記内部誘電体層を挟んで隣接する差動配線対を形成し、
前記内部誘電体層は、前記第１、第２の外部誘電体層より低い誘電率を有し、
もって前記差動配線対の前方クロストーク係数が負であることを特徴とするプリント基板。
【請求項５】
プリント基板用誘電体材料の板状部材の両面に銅箔が張られた第１の内層コア材の第１面にドライフィルムを貼り付け、パターンフィルムを用いたフォトリソグラフィで、前記ドライフィルムに差動配線対のパターンを形成する段階と、
該第１の内層コア材に貼り付けられた銅箔をエッチングしてから、ドライフィルムを除去することにより、該ドライフィルムのパターンを銅箔に転写する段階と、
該パターン形成された前記第１の内層コア材の該差動信号配線が形成された面に該第１の内層コア材を構成する誘電体材料よりも低い誘電率を有する誘電体材料を貼り付ける、もしくは塗布する段階と、
前記貼り付けた、もしくは塗布した誘電体材料よりも高い誘電率を有する誘電体材料で構成されたプリプレグを、前記第１の内層コア材と、他の層を構成する銅箔を貼り付けた第２の内層コア材との間に挟んで積層プレスする段階を含むことを特徴とするプリント基板の製造方法。
【請求項６】
誘電体材料の板状部材の両面に銅箔が張られた第１の内層コア材を準備する段階と、
該第１の内層コア材の両面にドライフィルムとパターンフィルムを用いたフォトリソグラフィを行うことで、前記板状部材を挟んで隣接する差動配線対を形成する段階と
該第１の内層コア材の銅箔をエッチングし、ドライフィルムを除去することにより、該ドライフィルムのパターンを銅箔に転写する段階と、
前記第１の内装コア材を構成する誘電体よりも高い誘電率を有する誘電体材料でそれぞれ構成された２枚のプリプレグで前記内層コア材を挟み、さらにその上下を、それぞれ表面に銅箔が貼られた第２、第３の内層コア材の間に挟んで積層プレスする段階を含むことを特徴とするプリント基板の製造方法。
【請求項７】
誘電体材料の板状部材の両面に銅箔が張られたプリント基板用の内層コア材の第１の面にドライフィルムを貼り付け、パターンフィルムを用いたフォトリソグラフィで、前記ドライフィルムに差動配線対のパターンを形成する段階と、
前記内層コア材の第１面の銅箔をエッチングしてから、ドライフィルムを除去することにより、前記ドライフィルムのパターンを銅箔に転写する段階と、
前記第１の内層コア材を構成する誘電体よりも低い誘電率を有する誘電体材料で構成されたプリプレグを、前記第１の内装コア材と、他の層を構成する銅箔を貼り付けた第２の内層コア材との間に挟んで積層プレスする段階を含むことを特徴とするプリント基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパソコン、サーバ、ルータ、ストレージなどの情報処理機器、情報車載端末やテレビ、カメラなどの情報家電を構成するプロセッサやメモリなどの機能回路や機能モジュール間を接続するプリント基板に関し、とくに差動信号配線を有するプリント基板に関する。
【背景技術】
【０００２】
ＬＳＩ間やＬＳＩ−メモリ間の信号伝送は、誘電体を間に挟んで信号層、電源層等の導電体層を積層したプリント基板を通して行われている。
【０００３】
プリント基板を介した信号伝送について図３を用いて説明する。図３はプリント基板の信号配線を示したものであり、図３(a)は信号配線の上面図、図３(b)はその断面図である。簡単のために上面図では配線のみを示しており、断面図では一部の信号層及び電源層しか示していないが、プリント基板は電源と多くの信号を伝送するために多層構造になっている。プリント基板の外層の配線１１−３はビアホール１５−３によって、内層の配線１０−３に接続される。内層の配線１０−３は誘電体を介して電源層２０−１、２０−２で上下を挟まれている。該信号線１０−３のように絶縁層を介して電源層で上下を挟まれた構造の配線をストリップラインと呼び、特性インピーダンスを一定に保ち良好な通過特性を実現できるため、高周波伝送では広く用いられる。
【０００４】
次に従来技術として、従来のストリップライン構造について図４、図５用いて説明する。図４は従来のストリップラインの信号伝播方向に対して垂直な面での断面図であり、図５は図４のストリップラインを持つプリント基板の作製プロセスである。
【０００５】
図４に示すように、配線１０−３が誘電体層３０ｂ及び３１ｂを介して上下を電源層２０−１、２０−２によって挟まれた構造となっている。
【０００６】
作製プロセスは最初に図５(i)に示すように内層コア材７０にドライフィルム６０を貼りつける。内層コア材は誘電体３０ｂの両面に銅箔４０を張り付けた構造となっている。
【０００７】
次に図５(ii)に示すように、ドライフィルム６０上にパターンフィルム８０を載せた状態で露光する。続いて現像を施すと、図５(iii)に示すように、パターンフィルム８０のパターンがドライフィルム６０に転写される。図５の該ドライフィルム６０はネガフィルムであるため、露光した箇所が残っているが、露光した箇所が除去されるポジフィルムを用いる場合もある。
【０００８】
次に該銅箔４０のエッチングを行い、該ドライフィルム６０を除去すると図５(iv)に示すように信号配線１０−３が形成される。
【０００９】
次にパターンを形成した該内層コア材を図５(v)に示すように誘電体３１ｂを間に挟んで積層し、積層プレスを行う。該誘電体３１ｂはプリプレグと呼ばれるガラスクロス等にエポキシ樹脂等を染み込ませた誘電体で、真空状態で加熱しながら積層プレスを行うことで内層コア材同士を接着し、配線の隙間を誘電体で埋める働きがある。これにより、図５(vi)のような断面のストリップラインを持つプリント基板となる。最後に図５には図示していない工程でビアホールが形成され、上下層間の配線が接続される。以上のプロセスにより、図４のような多層プリント基板となる。
【００１０】
また、高周波伝送では差動配線が広く用いられている。これについて、図６を用いて説明する。
【００１１】
図６はストリップライン構造の差動配線の信号の伝搬方向と垂直な面での断面構造であり、内層の信号層に並んで配置された信号配線１０−１および１０−２が、誘電体層３０ａ及び３１ａを介して上下を電源グラウンド層２０−１、２０−２で挟まれた構造となっている。このような構造の差動配線では該信号配線１０−１、１０−２で１ビットの信号を構成する方式を用いる。具体的には、該隣接信号線１０−１、１０−２に逆極性の信号を通し、受信側で電圧差を識別する。この方式は外部からのコモンノイズに強く、電源揺れを引き起こしにくいという特長を持つ。
【００１２】
次にプリントを介した高周波伝送における問題について説明する。
【００１３】
プリント基板を介した高周波伝送では、該誘電体３０ｂ及び３１ｂによる誘電損失と該配線１０−３の表皮効果による抵抗損失が信号品質劣化の原因の一つとして問題になっている。シングルエンドのストリップラインにおける誘電損失αdは
αd=27.3ｆtanδ√(εr)/c  (dB/m)                          (1)
で表される。ここで、ｆは周波数、εrは誘電体の比誘電率、cは真空中の光速、tanδは誘電体の誘電正接である。この関係からわかるように、低い誘電率と低い誘電正接を持つ誘電体を用いることで誘電損失は小さくできる。差動配線においても低誘電率、低誘電正接によって低損失化が見込める点は同じであり、低誘電率または低誘電正接である低損失誘電体を用いたプリプレグや内層コア材が製造されている。
【００１４】
しかし、一般に低損失誘電体はコストが高いため、FR4など通常の損失誘電体からなるプリント基板の誘電体全てを低損失誘電体に置き換えると大幅な製品の価格上昇を招いてしまう。そこで、高速信号を通す層にのみ低損失材を用いたプリント基板の製造が行われている。しかし、積層プレス時の接着温度が誘電体材料によって異なっているため、一部の層の誘電体材料のみを変えると、複数回に分けて積層を行う必要が出てくる。これにより組み立て工程の増加し、コスト低減の妨げとなっている。
【００１５】
信号配線一本で信号を伝送するシングルエンド配線においては、この問題を解決する構造が特許文献１で提案されている。特許文献１では図４の誘電体３０ｂまたは３１ｂのどちらか一方を低損失化する。このとき、３０ｂを低損失化した場合は３１ｂよりも３０ｂの層厚を薄くし、３１ｂを低損失化した場合は３０ｂよりも３１ｂの層厚を薄くしている。これにより、１０−３を通過する信号がつくる電界は低損失化した誘電体側に集中するため、全ての誘電体を低損失化するのに近い効果が得られている。他方でこの手法ではプリプレグを全層にわたり同一のものとすることで、全層の接着温度を一致させているため、一括積層を可能としている。また、一部の誘電体のみを低損失誘電体に置き換えているので価格の上昇を抑えている。しかし、この構造で効率的に低誘電損失化ができるのは、信号線と電源層の間に電界が集中するシングルエンド配線だけであり、近接する2本の信号配線で1ビットの信号を伝送し、差動配線間に電界が集中する差動配線についての記載がなく、差動配線の低誘電損失効果が得る構成については示唆がない。
【００１６】
電源層間の誘電体を異なる誘電体材料で構成する構造のプリント基板は特許文献２でも提案されている。特許文献２が提案している構造では、信号配線間の誘電率を信号と電源グラウンド間の誘電率よりも下げることで配線間の容量性結合を小さくし、シングルエンド配線における配線間クロストークによるノイズを低減している。ただし、特許文献には損失の低減効果についての記載はない。
【００１７】
同じような目的で特許文献３ではストリップライン構造ではなく、電源層の間に２つの信号層が配置され、上下に隣接する前記配線間の誘電体の誘電率よりも電源層と配線間の誘電体の誘電率を高くしたプリント基板が提案されている。これも、上下の信号層間の容量性結合を小さくし、クロストークによるノイズを低減している。
【００１８】
【特許文献１】特開２００７−９６１５９号公報
【特許文献２】特開平０５−１６０２７８号公報
【特許文献３】特開２００１−１４４４５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
バックプレーンバス用のマザーボードを始め、信号伝送を行うプリント基板を用いた高周波伝送では、周波数が高くなるに従って誘電体の誘電損失と金属導体の表皮効果による抵抗損失が大きくなるため、デジタル信号の高周波成分の減衰により波形が鈍ることなどでの信号劣化が問題になっている。このため、プリント基板を構成する誘電体層を低損失誘電体に置き換えたプリント基板が用いられているが、一般に低損失誘電体はコストが高く、製品のコスト増加の原因になっている。
【００２０】
課題は低損失で信号歪の少ないプリント基板を低コストで実現し、良好な高速信号特性と低コストを両立させることにある。
【課題を解決するための手段】
【００２１】
まず、特許文献１、特許文献２、特許文献３のプリント基板配線で用いられているシングルエンドのストリップラインを差動化する。そして、プリント基板を構成する誘電体層を異なる誘電率を有する複数の誘電体材料で構成し、差動配線間の前方クロストーク係数が負になるように、該差動配線と電源グラウンド層の間の誘電率よりも差動配線の間の誘電率を低くするように誘電体材料を配置する。
【発明の効果】
【００２２】
本発明の差動配線についてevenモードとoddモードについて伝搬速度を考える。Oddモードでは差動配線をそれぞれ逆極性の信号が通過するため、信号の作る電界は該差動配線の間に集中する。実効的な誘電率は電界が形成される部分の誘電率によって決まるので、oddモードの信号にとっての実効誘電率は、該差動配線間の誘電率に強く依存する。他方でevenモードでは、該差動配線を同極性の信号が通過するため、信号が形成する電界はそれぞれ該信号線と該電源グラウンド層の間に集中する。このため、evenモードの信号にとっての実効誘電率は該差動配線と該電源グラウンド層の間の誘電率に強く依存する。本発明では該差動配線間の誘電体誘電率が該差動配線と該電源グラウンド間の誘電体誘電率よりも低くなっているため、oddモードでの実効誘電率がevenモードでの実効誘電率よりも低くなる。このとき、信号伝播速度uは真空中の光速をc、比誘電率をεrとすると、
u=c/√(εｒ)        （３）
であるため、本実施例におけるoddモードの伝播速度uoddとevenモードの伝播速度uevenの関係は
uodd > ueven  （４）
となる。これらuodd、uevenを用いて前方クロストーク係数Kfは
Kf=1/2×{(1/uodd)-(1/ueven)} （５）
と書けるため、本実施例の前方クロストーク係数は負となる。
前方クロストークによる隣接配線の電圧変動Vfは、配線長をl、信号線の電圧をVとすると、
Vf=Kf×l×dV/dt （６）
で表現されるスパイク状の波形となる。このため、前方クロストーク係数を負にしている本発明の該差動配線間では、前方クロストークにより互いに自身の信号とは逆極性のスパイク的電圧変動を相手に与えることになる。差動配線では互いに逆極性の信号を通過させるので、この前方クロストークによるスパイク波形は、差動信号と同極性となる。このため、前記のクロストークによるスパイク波形が差動信号に重畳されることで、抵抗損失や誘電損失で鈍った信号波形の遷移（立上がり、下がり）が急峻になる。これにより、信号の高周波成分の損失による波形歪を低減する効果が得られる。
【００２３】
また、逆極性の信号を通す差動配線では、信号が形成する電界は差動配線間に集中する。このため、該差動配線間にある誘電体が差動信号の誘電損失に大きく寄与する。本発明ではこの部分を低誘電率化しているので、誘電損失を低減する効果がある。
他方で、高価な低誘電率誘電体を誘電体層の一部にのみ使用するだけで、低損失化を実現しているため、全体を低誘電率化する場合に比べて、低コストで低損失プリント基板を実現できる効果がある。
【実施例１】
【００２４】
第一の実施例を図１、図２、図１０、図１１を用いて説明する。図１は内層の差動配線の断面構造を示し、図２は多層基板の差動配線を示し、図１０はこの実施例と従来構造の差動配線の信号通過特性の比較を示しており、図１１は本実施例の作製プロセスを示している。
【００２５】
最初に、本実施例の構造について図１、図２を用いて説明する。
【００２６】
図２は本実施例の多層のプリント基板に設けた差動配線対の構造を示し、図２(a)は上面図、図２(b)は対応する断面図である。簡単のために上面図では配線のみを示しており、断面図では一部の信号層及び電源層しか示していないが、プリント基板は多層構造になっている。１１−１、１１−２で示される外層の信号線と１０−１、１０−２で示される内層の信号線があり、該内層信号線１０−１、１０−２と該外層信号線１１−１、１１−２はそれぞれビアホール１５−１、１５−２によって接続される。該内層信号線１０−１、１０−２は誘電体層を介して上下を電源層２０−１、２０−２によって挟まれている。また、上面図に示すように、差動配線では２本の配線１０−１、１０−２が隣接して併走している。
【００２７】
図１は該内層配線１０−１、１０−２の信号伝搬方向に対して垂直な面での断面図である。信号線１０−１、１０−２は上下が誘電体層３０ａ、３１ａ、３２を介して電源層２０−１、２０−２で挟まれ、ストリップライン構造を持ち、該差動配線１０−１、１０−２を含む信号層において配線が部分と該差動配線１０−１、１０−２の上部は低誘電率である誘電体３２となっており、誘電体のそれ以外の部分は安価な非低誘電率誘電体３０ａ及び３１ａで構成される。
【００２８】
本実施例の構造は、信号層の導体が除去された部分に低誘電率材料を配置するという点では、特許文献２が提案する構造に似ているが、上述したように特許文献２が目的としているのはシングルエンド配線間のクロストークの軽減である。これに対し、本実施例では積極的にクロストークを利用して差動配線の波形歪みを低減し低損失化を狙っている。
【００２９】
次に本実施例のプリント基板の作成プロセスを図１１で説明する。
【００３０】
最初に図１１(i)に示すように、内層コア材７０にドライフィルム６０を貼りつける。内層コア材を構成する誘電体は図１の該誘電体３０ａに相当するものであり、非低誘電率だが安価な誘電体材料である。
【００３１】
次に図１１(ii)に示すように、該ドライフィルム６０上にパターンフィルム７０を載せた状態で露光し、現像する。図１１ではドライフィルム６０としてネガフィルムを用いているが、ポジフィルムを使用しても作製できる。これにより図１１(iii)に示すように、該パターンフィルム８０のパターンが該ドライフィルム６０に転写される。
【００３２】
次に該銅箔４０のエッチングを行い、該ドライフィルム６０を除去すると図１１(iv)に示すように信号配線１０−１及び１０−２が形成される。
【００３３】
次にプリプレグ３１ａとパターン形成後の該内層コア材７０を積層して積層プレスをする際に、図１２(v)に示すように該プリプレグ３１ａと該内層コア材７０の間に低損失誘電体薄膜３２を挟みこむ。この挟み込みは該低損失誘電体５３として極薄シート状のものを張り付けるか高温で液状化した誘電体を塗布することで実現している。また、該プリプレグ３１ａは図２の誘電体３１ａに相当する非低誘電率かつ非低損失だが安価な誘電体材料である。この状態で積層プレスを行うと図１２(vi)の断面図のストリップラインとなる。このようなプロセスをとることで、低損失差動配線を簡単に作成できる。
【００３４】
次に本実施例の効果を従来構造との比較で説明する。
【００３５】
比較した構造は図１で示される本実施例と図６で示される従来構造のストリップラインで構成された差動線路である。サイズは配線幅100um、配線間距離100um、配線及び電源層厚30um、配線と電源層の距離100umであり、材料定数は誘電体３０ａ、３０ｂ、３１ａ、３１ｂの誘電率を４.４、誘電正接を０．０１８とし、低誘電率である誘電体３２の誘電率を３．０、誘電正接を０．００１８とした。従来構造と本実施例の違いは低誘電率かつ低損失である該誘電体３２が信号層の導体部分が削除された部分を埋めている点である。電磁界解析の結果、従来構造のストリップラインでは図３で示される前方クロストーク係数Kf＝1.2E-24 s/mmと極めて小さい値になったのに対して、図１の構造を持つ本実施例では狙い通りにKf=-5.9E-14 s/mmと負の値となった。
次に図１０を用いて、通過特性について比較を行う。図１０は図６で示される従来構造のストリップラインで構成された差動配線および図１で示される第１の実施例、及び後で述べる第２の実施例、第３の実施例について、配線長１ｍの場合についてSdd21を周波数に対して比較プロットしたものである。Sdd21とは差動信号の式（１）で示した誘電損失αdと抵抗損失αc及び反射の影響を含んだ通過特性であり、この値が大きいほど損失が小さいことを示す。この比較ではSdd21を求める際に反射が起こらないように配線の両端のインピーダンスは整合させており、誘電損失と抵抗損失による損失について比較した条件となっている。
【００３６】
図１０の本実施例の通過特性は通過特性２０１であり、従来構造の通過特性は２００である。これより、１０ＧＨｚにおいて１２ｄＢ/ｍ以上の改善効果があることがわかる。
【実施例２】
【００３７】
実施例２について、図７、図１０を用いて説明する。図７はプリント基板内層の差動配線の信号伝搬方向と垂直な面での断面図である。図１０は従来構造と本実施例の通過特性の比較を示している。
【００３８】
本実施例は実施例１と同じプロセスにおいて、低誘電率誘電材料３２として粘性が低く流動性が高い材料を使用した場合の実施例である。流動性が高いため、高温での積層プレスの際に凸部分の低誘電率材料が横に押し出され、図７で示すような断面構造を持つ差動配線となる。
【００３９】
この構造について電磁界解析を行うと、前方クロストーク係数はKf=-5.1E-14 s/mmと負の値になった。図１０の通過特性２０２が本実施例の通過特性であり、従来構造の特性２００に対して、１０ＧＨｚで５ｄＢ/ｍ以上の改善効果があることがわかる。
【実施例３】
【００４０】
実施例３について、図８、図１０、図１２を用いて説明する。図８はプリント基板内層の差動配線の信号伝搬方向と垂直な面での断面図である。図１０は従来構造と本実施例の通過特性の比較、図１２は本実施例の作製プロセスを示している。
【００４１】
本実施例も実施例１と同じく、ストリップライン構造の差動配線を持つプリント基板であるが、内層におけるストリップラインの断面構造が図８のようになっている点が実施例１と異なっている。低誘電率ではないが安価な誘電体３０ａを配線１０−１、１０−２と電源層２０−２の間に配置し、該差動配線の間を含む該配線の左右と該配線と電源層２０−１の間に低誘電率かつ低損失である誘電体３１ｃを配置している。
【００４２】
本実施例はストリップラインを構成する誘電体の配線の上下片面だけに低損失材料を用いるという点では、特許文献１の提案する構造が似ているが、上述したように特許文献１の提案する構造はシングルエンドの配線について低損失化を実現する構造であり、クロストークを用いた波形歪の低減効果により、差動配線の低損失化を実現する本実施例とは異なる。
【００４３】
次に図１２で本実施例の作製プロセスについて説明する。
図１２の(i)〜(iv)で示すように、フォトリソグラフィを用いて内層コア材７０に配線パターンを形成する部分は実施例１の作製方法と同じである。
【００４４】
その次に図１２(v)で示すように、パターン形成を行った該内層コア材７０同士を低誘電率である誘電体材料３１ｃで構成されるプリプレグを間に挟んで積層プレスを行う。これにより、図１２(v)で示すような断面構造のストリップラインが得られる。
【００４５】
次に本実施例の効果について説明する。
【００４６】
本実施例では該差動配線１０−１、１０−２間だけではなく該差動配線１０−１、１０−２と該電源層２０−１の間全体も低誘電率材料３１ｃとなっているが、該配線下部と該電源層２０−２の間は低誘電率ではない該誘電体３０ａであるため、本実施例でも式（４）で示した前方クロストーク係数は負となる。これにより、前方クロストークによる波形の立ち上がり、下がり部分を急峻にする効果が得られる。また、該差動配線間は低誘電率誘電体で埋められているので、 低損失化の効果がある。
【００４７】
次に本実施例の低損失性について図１０を用いて詳述する。上述したように、図１０は図６で示されるような従来構造のストリップラインによる差動配線と、図８で示される本実施例の差動配線でのSdd21を比較している。ここで従来構造の差動配線と本実施例の違いは、図６の該誘電体３１ａが本実施例では低誘電率かつ低誘電損失である誘電体３１ｃに置き換わっていることである。これにより、電磁界解析の結果では本実施例の該差動配線１０−１、１０−２間の前方クロストーク係数Kfは-2.8E-14 s/mmと負の値となっている。図１０において、図６の従来構造の差動配線の通過特性は通過特性２００であり、本実施例の通過特性は通過特性２０２である。これより周波数１０ＧＨｚにおいて、１７ｄＢ/ｍ以上の改善効果があることがわかる。
【実施例４】
【００４８】
実施例４について、図９、図１０、図１３を用いて説明する。図９はプリント基板内層の差動配線の信号伝播方向と垂直な面での断面図である。図１０は従来構造と本実施例の通過特性の比較、図１３は本実施例の作製プロセスを示している。
【００４９】
本実施例も実施例１、実施例２と同じく、プリント基板の差動配線であるが、内層におけるストリップラインの断面構造が図９のようになっている点が異なっている。本実施例では低損失誘電体３１ｃが中間層に位置し、差動配線１０の対が同一層に並ぶのではなく、該低損失誘電体層３１ｃを介して上下に並んでいる。また該配線１０−１、１０−２と電源層２０−１、２０−２の間には、非低誘電率、非低損失誘電体３１ａを配置する。
【００５０】
２つの信号層の間に低誘電率層を挟むという構造という点では、本実施例の構造は特許文献３で提案されている多層プリント基板の構造に似ている。しかし、上述したように特許文献３が目的としているのは上下のシングルエンド配線間のクロストークの軽減であり、クロストークを積極的に利用して差動配線の低損失化を狙っている本発明とは異なる。また特許文献３は上下に隣接する信号層の配線のクロストークを軽減するのが目的であるため、上下の配線間の距離は大きい方がよく、上下の配線の位置は一致させない方が望ましい。これに対して、本実施例では前方クロストークを用いるため、上下の差動配線の位置は一致させ、配線の距離も近い方が望ましい。このように構造上も本実施例と特許文献３は異なる。
【００５１】
図１３で本実施例の作製プロセスを説明する。
【００５２】
最初に図１３(i)に示すように、内層コア材７０の両面にドライフィルム６０を貼りつける。内層コア材を構成する図９の該誘電体３１ｃに相当するものであり、低誘電率かつである誘電体材料である。
【００５３】
次に図１３(ii)に示すように、該ドライフィルム６０上に上下で同一の配線パターンを形成するように作られたパターンフィルム８０ａ、８０ｂを載せた状態で露光し、現像する。図１３ではドライフィルム６０としてネガフィルムを用いているが、ポジフィルムを使用しても作製できる。これにより図１３(iii)に示すように、該パターンフィルム８０のパターンが該ドライフィルム６０に転写される。
【００５４】
次に該銅箔４０のエッチングを行い、該ドライフィルム６０を除去すると図１３(iv)に示すように信号配線１０−１及び１０−２が形成される。
【００５５】
次にパターン形成後の該内層コア材７０と非低誘電率、非低損失だが安価な誘電体３１ａで構成されたプリプレグを交互に積層して積層プレスを施す。
【００５６】
これにより、図１３(v)のような構造の差動配線が得られる。
【００５７】
次に本実施例の効果について説明する。
【００５８】
本実施例は、該差動配線１０ペアの対向面積が大きいため、実施例１、２よりも電界が該差動配線１０間に集中する。このため、より一層低損失である基板を実現できる。
【００５９】
次に本実施例の低損失化について図１０を用いて説明する。
【００６０】
図１０では図６で示される従来構造と本実施例の構造について電磁界解析でSdd21を求め、比較している。図６の従来構造のストリップラインの構造は前述した通りである。本実施例の構造は配線幅100um、配線間距離100um、配線及び電源層の層厚30um、配線と電源層の距離100umである。図１０の通過特性２０４が本実施例の通過特性であり、通過特性２００が従来構造のストリップライン構造の通過特性である。これより、従来構造のストリップラインに比べて、本実施例の配線は１０ＧＨｚにおいて３２ｄＢ/ｍ以上の改善効果があることがわかる。
【実施例５】
【００６１】
実施例５について図１４を用いて説明する
本実施例は実施例１〜２のプリント基板をバックプレーンバスに応用した例であり、図１４はバックプレーンバスの鳥瞰図である。
【００６２】
図１４に示すように、マザーボード１にコネクタ１００−１〜１００−ｎが搭載されている。コネクタ同士はマザーボード内を実施例１または実施例２または実施例３の構造の配線１０によって接続されており、コネクタ１００にはモジュール１１０−１〜１１０−ｎが接続できるようになっている。
【００６３】
本実施例は差動信号の遷移部分の波形歪が少なく、損失の少ない信号伝送が可能な伝送線路を持つため、より高速な信号伝送が可能になる。また、損失が少ないことで、より大きなサイズのバックプレーンが可能となるため、搭載モジュール最大数を増やすことができるという効果がある。
【実施例６】
【００６４】
実施例６について図１５を用いて説明する。
【００６５】
本実施例は実施例５のバックプレーンバスをサーバシステムに応用した例であり、  図１５は実施例５のバックプレーンバスを構成するマザーボード１をサーバに適用した構成図である。
【００６６】
マザーボード１にモジュール１１０−１〜１１０−ｎが配線１０を介して接続されており、モジュール１１０−ｎはプロセッサ１２０、メモリ１３０、インタフェース回路１４０を有し、インタフェース回路１４０からケーブル１６０により広域ネットワーク１７０に接続される。このインタフェース回路１７０からのデータをインタフェース回路が受信し、データのヘッダからどのモジュールにデータを転送すべきかＣＰＵ１２０が計算し、それに対応するモジュール内のインタフェース回路１４０にデータが届くようにマザーボード１内の配線１０を伝わる。
【００６７】
他方でモジュール１１０−１、１１０−２はハードディスクアレー３００に接続しており、ハードディスク３００は２重系に接続されることで信頼性を高めている。このモジュールは転送されてきたデータをＣＰＵ１２０とメモリ１３０を用いて処理し、必要に応じてディスクアレー３００からデータの読み出し及び書き込みを行う。
【００６８】
本実施例では、実施例３のバックプレーンによって、信号品質が向上しているため、高いスループットでデータのやり取りが行うことができ、サーバの処理能力を高めることができる。また、上述したように搭載モジュール最大数を増やすことができるので、拡張性が高いサーバが実現できる。
【産業上の利用可能性】
【００６９】
本発明のプリント基板を用いることで、低損失で波形歪の少ない信号伝送が可能となるため、高いスループットのデータ伝送が可能である。また、低損失であるために従来よりも長距離の伝送が可能となり、搭載モジュールが多く拡張性の高いバックプレーンバスが実現可能になる。
【図面の簡単な説明】
【００７０】
【図１】実施例１のプリント基板の差動配線部分の信号の伝搬方向と垂直な面での断面図である。
【図２】実施例１のプリント基板の差動配線の上面図と信号伝搬方向と平行な面での断面図である。
【図３】従来構造のストリップラインによる差動配線の上面図と信号伝搬方向と平行な面での断面図である。
【図４】従来構造のストリップラインの信号の伝搬方向と垂直な面での断面図である。
【図５】従来のストリップライン構造配線をもつプリント基板の作製プロセスを示す概念図である。
【図６】従来のストリップライン構造の差動配線の信号の伝搬方向と垂直な面での断面図である。
【図７】実施例２のプリント基板の差動配線の信号の伝搬方向と垂直な面での断面図である。
【図８】実施例３のプリント基板の差動配線の信号の伝搬方向と垂直な面での断面図である。
【図９】実施例４のプリント基板の差動配線の信号の伝搬方向と垂直な面での断面図である。
【図１０】従来構造のストリップライン構造の差動配線と実施例１、実施例２、実施例３について電磁界解析から通過特性Sdd21を求め周波数に対してプロットした図
【図１１】実施例１のプリント基板の作製プロセスを示す概念図である。
【図１２】実施例３のプリント基板の作製プロセスを示す概念図である。
【図１３】実施例４のプリント基板の作製プロセスを示す概念図である。
【図１４】実施例５のバックプレーンバスの鳥瞰図である。
【図１５】実施例６のパックプレーンバスを有するサーバのブロック構成図である。
【符号の説明】
【００７１】
１  ・・・・・・・・・・・・  マザーボード
１０、１０−１〜１０−３・・・・・・・・  プリント基板内層の信号線
１１−１〜１１−３・・・・・・・・・・・・  プリント基板表層の信号線
１５−１〜１５−３・・・・・・・・・・・・  ビアホール
２０、２０a、２０b・・・・・・・・・・・・  電源層
３０a、３０ｂ・・・・・・・・・・・・  内層コア材の誘電体層
３１a、３１ｂ、３１c・・・・・・・・・・・・  プリプレグの誘電体層
３２・・・・・・・・・・・・  低誘電率である誘電体薄膜
４０・・・・・・・・・・・・  銅箔
６０・・・・・・・・・・・・  ドライフィルム
７０・・・・・・・・・・・・  内層コア材
８０・・・・・・・・・・・・  パターンフィルム
１００−１〜１００−ｎ・・・・・・・・・・・  コネクタ
１１０−１〜１１０−ｎ・・・・・・・・・・・  機能モジュール
１２０−１〜１２０−ｎ・・・・・・・・・・・  プロセッサ
１３０−１〜１３０−ｎ・・・・・・・・・・・  メモリ
１４０・・・・・・・・・・・  インタフェース回路
１５０・・・・・・・・・・・  ハードディスクアレー
１６０・・・・・・・・・・・  ケーブル
１７０・・・・・・・・・・・  広域ネットワーク
２００〜２０４・・・・・・・・・・・各実施例および従来技術の周波数-通過特性。
【図１】
2009141233.tif 000003
【図２】
2009141233.tif 000004
【図３】
2009141233.tif 000005
【図４】
2009141233.tif 000006
【図５】
2009141233.tif 000007
【図６】
2009141233.tif 000008
【図７】
2009141233.tif 000009
【図８】
2009141233.tif 000010
【図９】
2009141233.tif 000011
【図１０】
2009141233.tif 000012
【図１１】
2009141233.tif 000013
【図１２】
2009141233.tif 000014
【図１３】
2009141233.tif 000015
【図１４】
2009141233.tif 000016
【図１５】
2009141233.tif 000017