(57)【要約】【課題】４つの縦型トランジスタ素子によってＨブリッジ回路を構成しつつ、体格を小型化することのできる半導体装置を提供する。【解決手段】縦型トランジスタ素子を有する複数の半導体チップが基材上に搭載され、４つの縦型トランジスタ素子によってＨブリッジ回路が構成された半導体装置であって、ハイサイド側の縦型トランジスタ素子を有する半導体チップが、第１接着部材を介して基材上に積層固定され、２つの縦型トランジスタ素子の第２電極が、第１接着部材及び基材を介して電気的に接続されている。また、ローサイド側の縦型トランジスタ素子を有する２つの半導体チップが、ハイサイド側の半導体チップの一部と対向された状態で、第２接着部材を介してハイサイド側の半導体チップ上に積層固定されている。そして、ハイサイド側の第１電極と該第１電極に対応するローサイド側の第２電極とが、第２接着部材を介して電気的に接続されている。【選択図】図１
2009141150.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面側に形成された第１電極と裏面に形成された第２電極との間に電流が流れるように構成された縦型トランジスタ素子をそれぞれ有する複数の半導体チップと、
前記半導体チップが搭載された基材とを備え、
４つの前記縦型トランジスタ素子によってＨブリッジ回路が構成された半導体装置であって、
ハイサイド側の２つの前記縦型トランジスタ素子を有する前記半導体チップは、前記半導体基板の裏面を固定面とし、導電性を有する第１接着部材を介して前記基材上に積層固定されると共に、２つの前記縦型トランジスタ素子の第２電極が、前記第１接着部材及び前記基材における導通部位を介して電気的に接続され、
ローサイド側の２つの前記縦型トランジスタ素子をそれぞれ有する２つの前記半導体チップは、前記半導体基板の裏面を固定面とし、ハイサイド側の前記縦型トランジスタ素子を有する前記半導体チップの一部と対向された状態で、導電性を有する第２接着部材を介してハイサイド側の前記縦型トランジスタ素子を有する前記半導体チップ上に積層固定され、ハイサイド側の第１電極と該第１電極に対応するローサイド側の第２電極とが、前記第２接着部材を介して電気的に接続されていることを特徴とする半導体装置。
【請求項２】
ハイサイド側の２つの前記縦型トランジスタ素子を有する前記半導体チップ、及び、ローサイド側の２つの前記縦型トランジスタ素子をそれぞれ有する２つの前記半導体チップの一方のみが、温度検出用ダイオード素子を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
ハイサイド側の２つの前記縦型トランジスタ素子を有する前記半導体チップのみが、前記温度検出用ダイオード素子を有することを特徴とする請求項２に記載の半導体装置。
【請求項４】
ハイサイド側の２つの前記縦型トランジスタ素子は、異なる前記半導体チップにそれぞれ構成されており、
ローサイド側の前記縦型トランジスタ素子を有する半導体チップは、対応するハイサイド側の前記縦型トランジスタ素子を有する半導体チップ上にそれぞれ積層されていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
【請求項５】
ハイサイド側の２つの前記縦型トランジスタ素子は、同一の前記半導体チップに構成されており、
ローサイド側の前記縦型トランジスタ素子を有する半導体チップは、ハイサイド側の２つの前記縦型トランジスタ素子を有する半導体チップにおいて、対応するハイサイド側の前記縦型トランジスタ素子の構成領域上にそれぞれ積層されていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
【請求項６】
ハイサイド側の前記縦型トランジスタ素子を有する半導体チップの大きさが、ローサイド側の前記縦型トランジスタ素子を有する半導体チップの大きさよりも小さいことを特徴とする請求項５に記載の半導体装置。
【請求項７】
ハイサイド側の２つの前記縦型トランジスタ素子はＰチャネル型の縦型トランジスタ素子であり、
ローサイド側の２つの前記縦型トランジスタ素子はＮチャネル型の縦型トランジスタ素子であることを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
【請求項８】
４つの前記縦型トランジスタ素子は、全てがＮチャネル型の縦型トランジスタ素子であることを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
【請求項９】
前記基材は、配線基板であることを特徴とする請求項１〜８いずれか１項に記載の半導体装置。
【請求項１０】
前記基材は、金属リードであることを特徴とする請求項１〜８いずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一の基材上に４つの縦型トランジスタ素子が搭載され、４つの縦型トランジスタ素子によってＨブリッジ回路が構成された半導体装置に関するものである。
【背景技術】
【０００２】
従来、パワーウインドウ等のモータ駆動に適用される半導体装置として、例えば特許文献１に示されるように、同一の基材上に搭載された４つの縦型トランジスタ素子によってＨブリッジ回路が構成された半導体装置が知られている。
【特許文献１】特開２００５−３５３９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、特許文献１では、４つの縦型トランジスタ素子が互いに異なる半導体基板に構成されており、４つの半導体チップが基材としての配線基板上に並んで配置されている。したがって、半導体基板の表面に沿う方向において、半導体装置の体格を小型化することが困難である。
【０００４】
本発明は上記問題点に鑑み、４つの縦型トランジスタ素子によってＨブリッジ回路を構成しつつ、体格を小型化することのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成する為に請求項１に記載の発明は、半導体基板の表面側に形成された第１電極と裏面に形成された第２電極との間に電流が流れるように構成された縦型トランジスタ素子をそれぞれ有する複数の半導体チップと、半導体チップが搭載された基材とを備え、４つの縦型トランジスタ素子によってＨブリッジ回路が構成された半導体装置であって、ハイサイド側の２つの縦型トランジスタ素子を有する半導体チップは、半導体基板の裏面を固定面とし、導電性を有する第１接着部材を介して基材上に積層固定されると共に、２つの縦型トランジスタ素子の第２電極が、第１接着部材及び基材における導通部位を介して電気的に接続され、ローサイド側の２つの縦型トランジスタ素子をそれぞれ有する２つの半導体チップは、半導体基板の裏面を固定面とし、ハイサイド側の縦型トランジスタ素子を有する半導体チップの一部と対向された状態で、導電性を有する第２接着部材を介してハイサイド側の縦型トランジスタ素子を有する半導体チップ上に積層固定され、ハイサイド側の第１電極と該第１電極に対応するローサイド側の第２電極とが、第２接着部材を介して電気的に接続されていることを特徴とする。
【０００６】
このように本発明によれば、ハイサイド側の縦型トランジスタ素子を有する半導体チップが基材上に固定され、ローサイド側の縦型トランジスタ素子を有する半導体チップがハイサイド側の縦型トランジスタ素子を有する半導体チップ上に積層されて固定されている。すなわち、ローサイド側の縦型トランジスタ素子を有する半導体チップが、ハイサイド側の縦型トランジスタ素子を有する半導体チップを介して基材上に固定されている。
【０００７】
また、ハイサイド側の縦型トランジスタ素子の第２電極は、ハイサイド側の縦型トランジスタ素子を有する半導体チップを基材に対して固定する第１接着部材と基材における導通部位とを介して、互いに電気的に接続されている。そして、ハイサイド側の第１電極と該第１電極に対応するローサイド側の第２電極とは、ローサイド側の縦型トランジスタ素子を有する半導体チップをハイサイド側の縦型トランジスタ素子を有する半導体チップに対して固定する第２接着部材を介して、電気的に接続されている。以上から、半導体装置において、４つの縦型トランジスタ素子によってＨブリッジ回路が構成しつつ、半導体基板の表面に沿う方向（積層方向とは垂直な方向）における体格を小型化することができる。
【０００８】
請求項１に記載の発明においては、請求項２に記載のように、ハイサイド側の２つの縦型トランジスタ素子を有する半導体チップ、及び、ローサイド側の２つの縦型トランジスタ素子をそれぞれ有する２つの半導体チップの一方のみが、温度検出用ダイオード素子を有する構成とすると良い。
【０００９】
請求項１に記載のように、ローサイド側の縦型トランジスタ素子を有する半導体チップが、導電性の第２接着部材を介して、ハイサイド側の縦型トランジスタ素子を有する半導体チップ上に積層固定された構造では、縦型トランジスタ素子の作動によって生じた熱が、該縦型トランジスタ素子を有する半導体チップから、積層された相手側の半導体チップに伝達される。したがって、全ての半導体チップに温度検出用ダイオード素子を設けなくとも、請求項２に記載のようにハイサイド側の半導体チップ或いはローサイド側の半導体チップに温度検出用ダイオード素子を設けておけば、該温度検出用ダイオード素子によって全ての半導体チップ（縦型トランジスタ素子）の温度を素早く測定する（過剰な発熱を素早く検出する）ことができる。したがって、半導体装置における温度検出用ダイオード素子の個数を低減し、製造コストを低減することができる。
【００１０】
請求項２に記載の発明においては、請求項３に記載のように、直流電源に近いハイサイド側の２つの縦型トランジスタ素子を有する半導体チップのみが、温度検出用ダイオード素子を有する構成とすることが好ましい。
【００１１】
請求項１〜３いずれかに記載の発明においては、請求項４に記載のように、ハイサイド側の２つの縦型トランジスタ素子が異なる半導体チップにそれぞれ構成され、ローサイド側の縦型トランジスタ素子をそれぞれ有する２つの半導体チップが、対応するハイサイド側の縦型トランジスタ素子を有する半導体チップ上にそれぞれ積層された構成としても良い。また、請求項５に記載のように、ハイサイド側の２つの縦型トランジスタ素子が同一の半導体チップに構成され、ローサイド側の縦型トランジスタ素子をそれぞれ有する２つの半導体チップが、ハイサイド側の２つの縦型トランジスタ素子を有する半導体チップにおいて、対応するハイサイド側の縦型トランジスタ素子の構成領域上にそれぞれ積層された構成としても良い。請求項５に記載の構成とすると、半導体チップをダイシングして縦型トランジスタ素子をそれぞれ有する２つの半導体チップとしなくとも良いので、製造工程を簡素化することができる。
【００１２】
請求項５に記載の発明においては、請求項６に記載のように、ハイサイド側の縦型トランジスタ素子を有する半導体チップの大きさが、ローサイド側の縦型トランジスタ素子を有する半導体チップの大きさよりも小さくされた構成とすると良い。
【００１３】
これによれば、チップサイズの小さいハイサイド側の縦型トランジスタ素子を有する半導体チップの温度のほうが、チップサイズの大きいローサイド側の縦型トランジスタ素子を有する半導体チップの温度よりも高くなる。したがって、特に請求項３に記載のように、ハイサイド側の２つの縦型トランジスタ素子を有する半導体チップのみに、温度検出用ダイオード素子を設けた構成において、全ての縦型トランジスタ素子の温度保護の信頼性を向上することができる。
【００１４】
請求項１〜６いずれかに記載の発明においては、請求項７に記載のように、ハイサイド側の２つの縦型トランジスタ素子としてＰチャネル型の縦型トランジスタ素子を採用し、ローサイド側の２つの縦型トランジスタ素子としてＮチャネル型の縦型トランジスタ素子を採用した構成とすることもできる。しかししながら、好ましくは、請求項８に記載のように、４つの縦型トランジスタ素子として、Ｎチャネル型の縦型トランジスタ素子を採用した構成とすると良い。これによれば、正孔移動度と電子移動度との差から、オン抵抗が同じであればチップサイズを低減し、ひいては製造コストを低減することができる。
【００１５】
なお、請求項１〜８いずれかに記載の発明においては、請求項９に記載のように、基材として配線基板を採用しても良いし、請求項１０に記載のように、基材はとして金属リードを採用しても良い。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図である。図１においては、便宜上、モールド樹脂の一部を省略して図示している。図２は、図１に示される半導体装置の概略構成を示す断面図である。図３は、図２に示される半導体装置において、半導体チップの積層部分周辺を拡大した断面図である。図３においては、便宜上、モールド樹脂、半導体チップのパッドなどを省略して図示している。
【００１７】
なお、本実施形態で示される半導体装置は、例えば車両のパワーウィンドウのモータを駆動するＨＩＣ（混成集積回路）に適用されるものであり、本出願人による特開２００５−３５３９７６号公報に記載の電子装置と基本的な構成が同じとなっている。したがって、以下においては、異なる部分を重点的に説明する。
【００１８】
図１に示されるように、半導体装置１０は、４つの半導体チップ２０（２１〜２４）を有している。各半導体チップ２１〜２４は、例えばシリコン基板など矩形板状の半導体基板に対し、基板表面側に形成された第１電極と基板裏面に形成された第２電極との間（半導体基板の厚さ方向）に電流が流れる縦型トランジスタ素子（図示略）が形成されている。この縦型トランジスタ素子は所謂パワー素子であり、具体的には縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子などを採用することができる。そして、それぞれの半導体チップ２１〜２４に形成された縦型トランジスタ素子が、Ｈブリッジ回路を構成するように電気的に接続されている。
【００１９】
本実施形態においては、縦型トランジスタ素子として縦型ＭＯＳトランジスタ素子（以下、単にＭＯＳ素子と示す）を採用している。具体的には、半導体チップ２１〜２４のうち、ハイサイド側の半導体チップ２１，２３にはＮチャネル型のＭＯＳ素子がそれぞれ形成され、ローサイド側の半導体チップ２２，２４にもＮチャネル型のＭＯＳ素子がそれぞれ形成されている。そして、各半導体チップ２１〜２４は、基材としての配線基板３０上に搭載されている。
【００２０】
配線基板３０は、所謂厚膜基板であり、絶縁性の基材（例えばセラミック）に導電性材料からなる配線パターンが形成されたものである。この配線基板３０の一面には、配線パターンの一部として、ハイサイド側の半導体チップ２１，２３に形成された第２電極としてのドレイン電極（図示略）に対応してドレイン用パッド３１が形成されている。このドレイン用パッド３１は、半導体チップ２１，２３ごとに分けて形成された構成とすることもできるが、ハイサイド側のドレイン電極は共に電源に接続される（互いに同電位となる）ので、共通パッドとなっている。本実施形態においては、半導体チップ２１，２３をそれぞれ構成する半導体基板の裏面全面にドレイン電極がベタ状に形成されており、ドレイン用パッド３１が、半導体チップ２１，２３にそれぞれ形成されたドレイン電極と対向するように、２つの半導体チップ２１，２３よりも大きい大きさをもって形成されている。
【００２１】
そして、配線基板３０におけるドレイン用パッド３１上に、ハイサイド側の半導体チップ２１，２３が並んで配置されている。配線基板３０と半導体チップ２２との間には、図３に示すように、導電性を有する第１の接着部材３２が介在されており、この第１の接着部材３２によって、半導体チップ２１の裏面側に形成されたドレイン電極と配線基板３０のドレイン用パッド３１が電気的に接続され、半導体チップ２１が配線基板３０上に固定されている。また、配線基板３０と半導体チップ２３との間にも、図示しないが、半導体チップ２１と配線基板３０との間同様に第１の接着部材３２が介在されており、この第１の接着部材３２によって、半導体チップ２３の裏面側に形成されたドレイン電極と配線基板３０のドレイン用パッド３１が電気的に接続され、半導体チップ２３が配線基板３０上に固定されている。
【００２２】
なお、導電性を有する第１の接着部材３２としては、ドレイン用パッド３１と各ドレイン電極とを電気的に接続するとともに、配線基板３０に対して半導体チップ２１，２３を固定する機能も果たすものを採用することができる。すなわち、電気的且つ機械的な接続機能を果たすものを採用することができる。このような第１の接着部材３２としては、ドレイン用パッド３１及びドレイン電極の構成材料などに応じて、例えばはんだ（ペースト状或いはバンプ）、Ａｇペーストなどの導電性接着剤、Ａｕバンプなど、周知の接続材料やその配置形態を適宜選択して採用することができる。本実施形態においては、ペースト状のはんだを用いてドレイン用パッド３１とドレイン電極が電気的に接続され、半導体チップ２１，２３が配線基板３０上に積層固定されている。
【００２３】
また、２つの半導体チップ２１，２３上には、ローサイド側の２つの半導体チップ２２，２４が、半導体基板の裏面側（第２電極としてのドレイン電極の形成面側）を固定面として積層されている。詳しくは、ハイサイド側の半導体チップ２１上に、半導体チップ２１に形成されたＭＯＳ素子とハーフブリッジを構成するＭＯＳ素子を有するローサイド側の半導体チップ２２が積層されている。半導体チップ２１と半導体チップ２２との間には、図３に示すように、導電性を有する第２の接着部材３３が介在されており、この第２の接着部材３３によって、半導体チップ２１の表面側に形成されたソース電極のパッド（図示略）と半導体チップ２２の裏面に形成されたドレイン電極（図示略）とが電気的に接続され、半導体チップ２２が半導体チップ２１上に固定されている。また、ハイサイド側の半導体チップ２３上に、半導体チップ２３に形成されたＭＯＳ素子とハーフブリッジを構成するＭＯＳ素子を有するローサイド側の半導体チップ２４が積層されている。半導体チップ２３と半導体チップ２４との間にも、図示しないが、半導体チップ２１，２２間同様、導電性を有する第２の接着部材３３が介在されており、この第２の接着部材３３によって、半導体チップ２３の表面側に形成されたソース電極のパッド（図示略）と半導体チップ２４の裏面に形成されたドレイン電極（図示略）とが電気的に接続され、半導体チップ２４が半導体チップ２３上に固定されている。
【００２４】
ここで、ローサイド側のＭＯＳ素子を有する半導体チップ２２，２４は、積層対象であるハイサイド側のＭＯＳ素子を有する半導体チップ２１，２３の一部のみと対向するように、対応する半導体チップ２１，２３よりも小さい大きさをもって形成されている。また、ソース電極のパッドの一部及びゲート電極のパッド（図示略）は、半導体チップ２１，２３の表面側において、半導体チップ２２，２４が積層固定される領域とは異なる領域に形成されている。
【００２５】
なお、第２の接着部材３３としては、ソース電極のパッドとドレイン電極とを電気的に接続するとともに、半導体チップ２１，２３に対して半導体チップ２２，２３をそれぞれ固定する機能も果たすものを採用することができる。すなわち、電気的且つ機械的な接続機能を果たすものを採用することができる。このような第２の接着部材３３としてはソース電極のパッド及びドレイン電極の構成材料などに応じて、例えばＡｇペーストなどの導電性接着剤やＡｕバンプなど、周知の接続材料やその配置形態を適宜選択して採用することができる。本実施形態においては、Ａｇペーストを用いてソース電極のパッドと対応するドレイン電極が電気的に接続され、半導体チップ２２，２４が半導体チップ２１，２３上にそれぞれ積層固定されている。すなわち、半導体チップ２２，２４は、半導体チップ２１，２３を介して、配線基板３０上に搭載されている。
【００２６】
このように、配線基板３０上に搭載された半導体チップ２０（２１〜２４）は、ボンディングワイヤ４０を介して、対応する外部接続端子５０と電気的に接続されている。詳しくは、ハイサイド側の半導体チップ２１，２３の裏面にそれぞれ形成されたドレイン電極とドレイン用パッド３１とが、第１の導電部材３２を介して電気的に接続されている。そして、ドレイン用パッド３１のうち、半導体チップ２１，２３が積層固定された部位とは異なる部位の一部が、例えばアルミニウムからなる太線のボンディングワイヤ４１を介して、外部接続端子５０としての電源端子５１と電気的に接続されている。すなわち、ハイサイド側の半導体チップ２１，２３に形成されたＭＯＳ素子のドレイン電極は、電源端子５１と電気的に接続されている。
【００２７】
また、ハイサイド側の半導体チップ２１の表面側に形成されたソース電極のパッドと、ローサイド側の半導体チップ２２の裏面に形成された対応するドレイン電極とが、第２の接着部材３３を介して互いに電気的に接続されている。そして、ソース電極のパッドのうち、半導体チップ２２が積層固定された部位とは異なる部位の一部が、例えばアルミニウムからなる太線のボンディングワイヤ４２を介して、外部接続端子５０としてのＭ＋端子５２と電気的に接続されている。同様に、ハイサイド側の半導体チップ２３の表面側に形成されたソース電極のパッドと、ローサイド側の半導体チップ２４の裏面に形成された対応するドレイン電極とが、第２の接着部材３３を介して互いに電気的に接続されている。そして、ソース電極のパッドのうち、半導体チップ２４が積層固定された部位とは異なる部位の一部が、例えばアルミニウムからなる太線のボンディングワイヤ４３を介して、外部接続端子５０としてのＭ−端子５３と電気的に接続されている。
【００２８】
また、ローサイド側の半導体チップ２２，２４の表面側にそれぞれ形成されたソース電極のパッドは、例えばアルミニウムからなる太線のボンディングワイヤ４４，４５を介して、外部接続端子５０としてのＧＮＤ端子５４，５５とそれぞれ電気的に接続されている。
【００２９】
なお、本実施形態においては、半導体チップ２１〜２４の表面側（ソース電極と同一面側）に形成されたゲート電極のパッド（図示略）が、図１に示すように、例えばＡｕからなる細線のボンディングワイヤ４６を介して、配線基板３０の表面に形成された対応するパッド（図示略）とそれぞれ電気的に接続されている。そして、配線基板３０に形成された配線パターン、ボンディングワイヤ１０１を介して、後述する配線基板８０に構成された駆動回路と電気的に接続されている。すなわち、半導体装置１０内に構成された駆動回路からの駆動信号が、各ＭＯＳ素子のゲート電極に入力されるようになっている。
【００３０】
また、本実施形態においては、図１及び図２に示すように、金属材料からなるリードフレームのアイランド６０の一面上に、配線基板３０が、半導体チップ２０の搭載面の裏面を固定面として固定されている。そして、この固定状態で、アイランド６０における配線基板搭載面の裏面のみが外部に対して露出されるように、半導体チップ２１〜２４、配線基板３０、半導体チップ２１〜２４と配線基板３０及び外部接続端子５０との接続部位、外部接続端子５０の一部、及びアイランド６０の一部が、モールド樹脂７０によって封止されている。これにより、半導体装置１０の内部で生じた熱（例えばＭＯＳ素子の作動によって生じた熱）を、アイランド６０の露出部位から外部へ効率よく放熱することができる。なお、配線基板３０は、例えば電気絶縁性を有し、且つ、熱伝導性に優れる樹脂などからなる図示しない接着剤などを介して、アイランド６０上に固定されている。
【００３１】
さらに本実施形態では、図１及び図２に示すように、アイランド６０における配線基板３０の固定面上に、配線基板３０とは別の配線基板８０が固定されている。この配線基板８０も、配線基板３０と同様の構成となっており、アイランド６０との固定面の裏面に、電子部品９０が実装されている。本実施形態においては、電子部品９０として、制御用のマイコンや駆動用ＩＣが実装されており、この電子部品９０は、例えばＡｕからなる細線のボンディングワイヤ１００を介して、配線基板８０の表面に形成された図示しないパッドと電気的に接続されている。また、配線基板８０は、例えばＡｕからなる細線のボンディングワイヤ１０１を介して、配線基板３０と電気的に接続され、例えばＡｕからなる細線のボンディングワイヤ１０２を介して、外部接続端子１１０と電気的に接続されている。
【００３２】
このように構成される半導体装置１０では、４つの半導体チップ２１〜２４にそれぞれ形成されたＭＯＳ素子によって、図４に示すＨブリッジ回路が構成されている。図４は、図１に示される半導体装置のうち、Ｈブリッジ回路部分の回路図である。
【００３３】
図４に示すＨブリッジ回路では、ハイサイド側の半導体チップ２１，２３に形成されたＭＯＳ素子２１ａ，２３ａの各ドレイン電極に、ボンディングワイヤ４１を介して、電源電圧（Ｖｄｄ）がそれぞれ入力される。一方のハーフブリッジを構成する、半導体チップ２１に形成されたＭＯＳ素子２１ａのソース電極のパッドと半導体チップ２２に形成されたＭＯＳ素子２３ａのドレイン電極は、上記したように第２の接着部材３３を介して互いに接続されており、この接続部２５がボンディングワイヤ４２を介してＭ＋端子５２と接続されている。また、他方のハーフブリッジを構成する、半導体チップ２３に形成されたＭＯＳ素子２３ａのソース電極のパッドと半導体チップ２４に形成されたＭＯＳ素子２４ａのドレイン電極は、上記したように第２の接着部材３３を介して互いに接続されており、この接続部２６がボンディングワイヤ４３を介してＭ−端子５３と接続されている。そして、Ｍ＋端子５２とＭ−端子５３との間に、車両の窓ガラスを開閉するためのモータＭが接続されている。また、ローサイド側の半導体チップ２２，２４に形成されたＭＯＳ素子２２ａ，２４ａのソース電極のパッドに、ボンディングワイヤ４４，４５を介して、ＧＮＤ電圧がそれぞれ入力される。
【００３４】
このようなＨブリッジ回路においては、以下のようにしてモータＭを駆動することができる。まず、各半導体チップ２１〜２４に形成されたＭＯＳ素子２１ａ〜２４ａは、各ゲート電極に電圧が印加されることでソース電極とドレイン電極との間のチャネルが開き、電流が流れるようになっている。したがって、各ゲート電極に、それぞれボンディングワイヤ４６を介してゲート駆動信号を入力することにより、各ＭＯＳ素子２１ａ〜２４ａ、ひいてはモータが駆動することとなる。
【００３５】
具体的には、図示しない外部マイコンから通信によって電子部品９０（マイコンチップ）に信号を入力する。マイコンチップは、入力された信号に応じて配線基板８０内の電気回路と他の電子部品９０（駆動用ＩＣ）を介して、各ＭＯＳ素子２１ａ〜２４ａを制御する。なお、電子部品９０（駆動用ＩＣ）は、配線基板８０内の電気回路、ボンディングワイヤ１０１、配線基板３０内の電気回路、ボンディングワイヤ４６を介して各ＭＯＳ素子２１ａ〜２４ａにゲート駆動信号をそれぞれ入力する。
【００３６】
モータＭは、車両の窓ガラスを上昇・下降させるものであり、このモータＭは、ドアの内張に設置された窓ガラスを上昇または下降させる周知の機構に設置されている。モータＭの停止時では、各ＭＯＳ素子２１ａ〜２４ａのすべてがオフ状態ととなる。窓ガラスの上昇時では、Ｈブリッジ回路における一方の対角線上に位置する２個のＭＯＳ素子２１ａ，２４ａの各ゲート電極に電子部品９０（駆動用ＩＣ）から電圧が印加されてオン状態となる。そして、ＭＯＳ素子２１ａ、モータＭ、ＭＯＳ素子２４ａの順に電流が流れてモータＭが回転する。このとき、他方の対角線上に位置する２個のＭＯＳ素子２３ａ，２２ａの各ゲート電極には電圧が印加されず、オフ状態となっている。
【００３７】
また、窓ガラスの下降時では、Ｈブリッジ回路における一方の対角線上に位置する２個のＭＯＳ素子２１ａ，２４ａがオフ状態となる。一方、他方の対角線上に位置する２個のＭＯＳ素子２３ａ，２２ａの各ゲート電極には電子部品９０（駆動用ＩＣ）から電圧が印加されてオン状態となり、ＭＯＳ素子２３ａ、モータＭ、ＭＯＳ素子２２ａの順に電流が流れてモータＭが回転する。
【００３８】
このように、窓ガラスの上昇時と下降時とでは、Ｈブリッジ回路によってモータＭへ流れる電流の向きが逆転し、これに応じてモータＭの回転も逆転する。すなわち、Ｈブリッジ回路によってモータＭに流れる電流の向きを制御することで、車両の窓ガラスを開け閉めすることができる。
【００３９】
以上説明したように、本実施形態に係る半導体装置１０においては、ハイサイド側のＭＯＳ素子を有する半導体チップ２１，２３が基材である配線基板３０上に固定され、ローサイド側のＭＯＳ素子を有する半導体チップ２２，２４がハイサイド側の半導体チップ２１，２３上に積層固定されている。すなわち、ローサイド側の半導体チップ２２，２４が、ハーフブリッジを構成する対応するハイサイド側の半導体チップ２１，２３を介して配線基板３０上に固定されている。
【００４０】
また、半導体チップ２１，２３の裏面側（配線基板３０側）におけるＭＯＳ素子のドレイン電極は、第１の接着部材３２及び配線基板３０のドレイン用パッド３１を介して、互いに電気的に接続（同電位と）されている。そして、ハイサイド側の半導体チップ２１，２３の表面側におけるＭＯＳ素子のソース電極パッドは、ローサイド側の半導体チップ２２，２３におけるＭＯＳ素子のドレイン電極と、第２の接着部材３３を介して、電気的に接続されている。
【００４１】
さらには、ドレイン用パッド３１における半導体チップ２１，２３が積層固定された部位とは異なる部位の一部が、ボンディングワイヤ４１を介して電源端子５１と電気的に接続されている。また、ハイサイド側の半導体チップ２１，２３の表面側にそれぞれ形成されたソース電極のパッドにおける半導体チップ２２，２４が積層固定された部位とは異なる部位の一部が、ボンディングワイヤ４２，４３を介して、対応するＭ＋端子５２，Ｍ−端子５３と電気的に接続されている。また、ローサイド側の半導体チップ２２，２４の表面側にそれぞれ形成されたソース電極のパッドが、ボンディングワイヤ４４，４５を介してＧＮＤ端子５４，５５とそれぞれ電気的に接続されている。また、各半導体チップ２１〜２４の表面側（ソース電極と同一面側）に形成されたゲート電極のパッドが、ボンディングワイヤ４６を介して、配線基板３０のパッドとそれぞれ電気的に接続されている。
【００４２】
このように本実施形態に係る半導体装置１０では、半導体チップ２１〜２４にそれぞれ構成された４つのＭＯＳ素子によってＨブリッジ回路が構成され、且つ、半導体チップ２１〜２４の表面に沿う方向（積層方向とは垂直な方向）における半導体装置１０の体格が小型化されている。
【００４３】
なお、本実施形態では、ハイサイド側の２つのＭＯＳ素子が、互いに異なる半導体チップ２１，２３にそれぞれ構成される例を示した。しかしながら、１つの半導体チップがハイサイド側の２つのＭＯＳ素子を有する構成としても良い。図５に示す例では、同一の半導体チップ２７にハイサイド側の２つのＭＯＳ素子が構成され、半導体チップ２７における一方のＭＯＳ素子の形成領域２７ａ（半導体チップ２１に対応）上に、ローサイド側の半導体チップ２２が積層固定されている。また、半導体チップ２７における他方のＭＯＳ素子の形成領域２７ｂ（半導体チップ２３に対応）上に、ローサイド側の半導体チップ２４が積層固定されている。このような構成とすると、半導体チップ２７を領域２７ａ，２７ｂとの間でダイシングして、ＭＯＳ素子をそれぞれ有する２つの半導体チップ２１，２３としなくとも良いので、製造工程を簡素化することができる。図５は、半導体装置の変形例を示す平面図である。図５は、図１に対応しつつ半導体装置における特徴部分を拡大しており、便宜上、モールド樹脂の一部を省略して図示している。
【００４４】
（第２実施形態）
次に、本発明の第２実施形態を、図６〜図８に基づいて説明する。図６は、第２実施形態に係る半導体装置の概略構成を示す平面図である。図６は、第１実施形態に示した図１に対応しつつ半導体装置における特徴部分を拡大しており、便宜上、モールド樹脂の一部を省略して図示している。図７は、図６に示される半導体装置の概略構成を示す断面図である。図７においては、便宜上、モールド樹脂、半導体チップのパッドなどを省略して図示している。図８は、図６に示される半導体装置のうち、Ｈブリッジ回路部分の回路図である。
【００４５】
第２実施形態に係る半導体装置は、第１実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第１実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
【００４６】
第１実施形態においては、Ｈブリッジ回路を構成する４つのＭＯＳ素子２１ａ〜２４ａとして、Ｎチャネル型のＭＯＳ素子を採用する例を示した。これに対し、本実施形態においては、図８に示すように、ハイサイド側の２つのＭＯＳ素子２１ａ，２３ａとしてＰチャネル型のＭＯＳ素子を採用し、ローサイド側の２つのＭＯＳ素子２２ａ，２４ａとしてＮチャネル型のＭＯＳ素子を採用する点を特徴とする。
【００４７】
このように、ハイサイド側のＭＯＳ素子２１ａ，２３ａとして、Ｐチャネル型のＭＯＳ素子を採用する場合、図６〜図８に示すように、Ｐチャネル型のＭＯＳ素子を有するハイサイド側の半導体チップ２１，２３では、第１電極としてのソース電極の形成面側が裏面側（配線基板３０側）となり、第２電極としてのドレイン電極の形成面側が表面側となる。また、Ｎチャネル型のＭＯＳ素子を有するローサイド側の半導体チップ２２，２４では、第１電極としてのドレイン電極の形成面側が裏面側（半導体チップ２１，２３側）となり、第２電極としてのソース電極のパッドの形成面側が表面側となる。
【００４８】
具体的には、半導体チップ２１，２３の裏面側に形成されたソース電極のパッドが、配線基板３０の表面に形成された配線パターンとしてのソース用パッド３４と、第１の接着部材３２（例えばはんだやＡｕなどのバンプ）を介して電気的に接続されている。そして、ソース用パッド３４のうち、半導体チップ２１，２３が積層固定された部位とは異なる部位の一部が、ボンディングワイヤ４１を介して電源端子５１と電気的に接続されている。
【００４９】
半導体チップ２１，２３の表面側に形成されたドレイン電極は、ローサイド側の半導体チップ２２，２４の裏面側に形成されたドレイン電極と、第２の接着部材３３（例えばはんだペースト、導電性接着剤、はんだやＡｕなどのバンプ）を介して電気的に接続されている。そして、ハイサイド側の半導体チップ２１，２３におけるドレイン電極のうち、半導体チップ２２，２４が積層固定された部位とは異なる部位の一部が、第２の接着部材３３（例えばはんだペースト、導電性接着剤、はんだやＡｕなどのバンプ）を介して４２アロイパッド２８と接続されている。そして、４２アロイパッド２８は、ボンディングワイヤ４２，４３を介して、対応するＭ＋端子５２，Ｍ−端子５３と電気的に接続されている。
【００５０】
ローサイド側の半導体チップ２２，２４の表面側にそれぞれ形成されたソース電極のパッドは、第１実施形態に示した半導体装置同様、ボンディングワイヤ４４，４５を介して、ＧＮＤ端子５４，５５とそれぞれ電気的に接続されている。
【００５１】
また、ハイサイド側の半導体チップ２１，２３の裏面側に形成されたゲート電極のパッドは、配線基板３０の表面に形成された配線パターンとしてのゲート用パッド３５と、第１の接着部材３２を介して電気的に接続されている。また、ローサイド側の半導体チップ２２，２４の表面側に形成されたゲート電極のパッドは、ボンディングワイヤ４６を介して、配線基板３０の表面に形成された対応するパッド（図示略）とそれぞれ電気的に接続されている。
【００５２】
このように、半導体装置１０としては、ハイサイド側の２つのＭＯＳ素子２１ａ，２３ａとしてＰチャネル型のＭＯＳ素子を採用し、ローサイド側の２つのＭＯＳ素子２２ａ，２４ａとしてＮチャネル型のＭＯＳ素子を採用した構成も可能である。
【００５３】
しかしながら、第１実施形態に示したように、４つのＭＯＳ素子２１ａ〜２４ａとして、Ｎチャネル型のＭＯＳ素子を採用したほうが好ましい。正孔移動度と電子移動度との差から、オン抵抗が同じであればチップサイズを低減し、ひいては製造コストを低減することができる。
【００５４】
なお、本実施形態においても、ハイサイド側の２つのＭＯＳ素子が、互いに異なる半導体チップ２１，２３にそれぞれ構成される例を示した。しかしながら、１つの半導体チップがハイサイド側の２つのＭＯＳ素子を有する構成としても良い。本実施形態においては、ハイサイド側の２つのＭＯＳ素子がＰチャネル型であるので、半導体チップの表面側において、２つのＭＯＳ素子のドレイン電極が電気的に分離された構成とすれば良い。
【００５５】
（第３実施形態）
次に、本発明の第３実施形態を、図９に基づいて説明する。図９は、第３実施形態に係る半導体装置のうち、Ｈブリッジ回路部分の回路図である。
【００５６】
第３実施形態に係る半導体装置は、上述した実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、上述した実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
【００５７】
縦型トランジスタ素子（パワー素子）を有する半導体チップでは、過電流による縦型トランジスタ素子の破壊を防止するために、半導体チップの温度（詳しくは縦型トランジスタ素子の温度）を検出するための温度検出用ダイオード素子を設けるのが一般的である。したがって、基材上に４つの半導体チップが並んで配置される従来の構造では、各チップに温度検出用ダイオード素子が設けられている。
【００５８】
これに対し、上記した各実施形態で示した半導体装置１０では、ハイサイド側の半導体チップ２１，２３（２７）上に、導電性を有する第２の接着部材３３を介して、ローサイド側の半導体チップ２２，２４が積層されている。すなわち、ハイサイド側の半導体チップ２１，２３（２７）及びローサイド側の半導体チップ２２，２４のうち、一方で生じた熱（ＭＯＳ素子の作動によって生じた熱）が、積層対象である他方に効率よく伝達される構造となっている。本実施形態では、この積層構造の特性を活かし、ハイサイド側の半導体チップ及びローサイド側の半導体チップの一方のみに、温度検出用ダイオード素子を設ける点を特徴とする。
【００５９】
図９に示す例では、ハイサイド側の半導体チップ２１，２３が、温度検出用ダイオード素子２１ｂ，２３ｂをそれぞれ有している。このような温度検出用ダイオード素子２１ｂ，２３ｂは、例えば半導体チップ２１，２３を構成する半導体基板の表面上に形成された絶縁膜上に、多結晶シリコンがｎ導電型層、ｐ導電型層としてそれぞれ形成されてなる。そして、温度検出用ダイオード素子２１ｂは、ハイサイド側の半導体チップ２１に形成されたＭＯＳ素子２１ａが作動することにより発生する熱、及び、ローサイド側の半導体チップ２２に形成されたＭＯＳ素子２２ａが作動することにより発生する熱に応じた順方向電圧（Ｖｆ）を出力する。また、温度検出用ダイオード素子２３ｂは、ハイサイド側の半導体チップ２３に形成されたＭＯＳ素子２３ａが作動することにより発生する熱、及び、ローサイド側の半導体チップ２４に形成されたＭＯＳ素子２４ａが作動することにより発生する熱に応じた順方向電圧（Ｖｆ）を出力する。
【００６０】
このように、本実施形態に係る半導体装置１０は、ハイサイド側の半導体チップ２１，２３上に、導電性を有する第２の接着部材３３を介して、ローサイド側の半導体チップ２２，２４が積層された構造であって、ハイサイド側の半導体チップ２１，２３のみに、温度検出用ダイオード素子２１ｂ，２３ｂが設けられた構成となっている。したがって、温度検出用ダイオード素子２１ｂ，２３ｂによって、温度検出用ダイオード素子２１ｂ，２３ｂが設けられた半導体チップ２１，２３（ＭＯＳ素子２１ａ，２３ａ）の温度だけでなく、積層対象である半導体チップ２２，２４（ＭＯＳ素子２２ａ，２４ａ）の温度も素早く測定する（過剰な発熱を素早く検出する）ことができる。特に本実施形態では、直流電源に近いハイサイド側の半導体チップ２１，２３に、温度検出用ダイオード素子２１ｂ，２３ｂを設けている。したがって、ＧＮＤに近いローサイド側の半導体チップ２２，２４に、温度検出用ダイオード素子を設けた構成に比べて、Ｈブリッジ回路を構成するＭＯＳ素子保護の信頼性を向上することができる。しかしながら、ローサイド側の半導体チップ２２，２４のみに、温度検出用ダイオード素子が設けられた構成とすることもできる。
【００６１】
また、全ての半導体チップ２１〜２４に温度検出用ダイオード素子を設けなくとも全ての半導体チップ２１〜２４（ＭＯＳ素子２１ａ〜２４ａ）の温度を素早く測定することができるので、半導体装置１０における温度検出用ダイオード素子の個数を低減し、ひいては製造コストを低減することができる。
【００６２】
なお、本実施形態においては、第１実施形態（図１、図４参照）に示した構成において、ハイサイド側の半導体チップ２１，２３に、温度検出用ダイオード素子２１ｂ，２３ｂが設けられる例を示した。しかしながら、第１実施形態の変形例として示したハイサイド側の半導体チップ２７に、温度検出用ダイオード素子が設けられた構成とすることもできる。また、第２実施形態（図８参照）に示した構成において、ハイサイド側の半導体チップ２１，２３に、温度検出用ダイオード素子２１ｂ，２３ｂが設けられた構成としても良い。
【００６３】
なお、本実施形態においては、温度検出用ダイオード素子２１ｂ，２３ｂを有するハイサイド側の半導体チップ２１，２３と、ローサイド側の半導体チップ２２，２４との大きさの関係については特に言及しなかった。しかしながら、例えば図１０に示すように、温度検出用ダイオード素子２１ｂ，２３ｂを有するハイサイド側の半導体チップ２１，２３の大きさが、ローサイド側の半導体チップ２２，２４の大きさよりも小さくされた構成とすると良い。このような構成では、同電流が流れる場合、チップサイズの小さいハイサイド側の半導体チップ２１，２３の温度のほうが、チップサイズの大きいローサイド側の半導体チップ２２，２４の温度よりも高くなる。したがって、ハイサイド側の半導体チップ２１，２３に設けた温度検出用ダイオード素子２１ｂ，２３ｂのみによって、全てのＭＯＳ素子２１ａ〜２４ａの保護の信頼性を向上することができる。図１０は、半導体装置の変形例を示す平面図である。図１０は、第１実施形態に示した図１に対応しつつ半導体装置における特徴部分を拡大しており、便宜上、モールド樹脂の一部を省略して図示している。
【００６４】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６５】
本実施形態においては、半導体装置１０が、アイランド６０、モールド樹脂７０、配線基板８０（含む電子部品９０）、ボンディングワイヤ１００〜１０２、及び外部接続端子１１０を有する例を示した。しかしながら、半導体装置１０としては、縦型トランジスタ素子をそれぞれ有する複数の半導体チップと、半導体チップが搭載された基材とを少なくとも有し、基材上にハイサイド側の半導体チップが固定され、ハイサイド側の半導体チップ上にローサイド側の半導体チップが積層固定された状態で、４つの縦型トランジスタ素子によってＨブリッジ回路が構成されたものであれば採用することができる。例えば、ゲート電極のパッドがボンディングワイヤ４０を介して、ゲート駆動信号が入力される外部接続端子５０と電気的に接続された構成としても良い。
【００６６】
また、本実施形態では、基材として配線基板３０を用いる例を示した。しかしながら、基材として金属リードを採用することもできる。配線基板３０の代わりに金属リードを用いると、金属リードと電源端子５１とが一体化された構成とすることもできる。
【図面の簡単な説明】
【００６７】
【図１】第１実施形態に係る半導体装置の概略構成を示す平面図である。
【図２】図１に示される半導体装置の概略構成を示す断面図である。
【図３】図２に示される半導体装置において、半導体チップの積層部分周辺を拡大した断面図である。
【図４】図１に示される半導体装置のうち、Ｈブリッジ回路部分の回路図である。
【図５】半導体装置の変形例を示す平面図である。
【図６】第２実施形態に係る半導体装置の概略構成を示す平面図である。
【図７】図６に示される半導体装置の概略構成を示す断面図である。
【図８】図６に示される半導体装置のうち、Ｈブリッジ回路部分の回路図である。
【図９】第３実施形態に係る半導体装置のうち、Ｈブリッジ回路周辺の回路図である。
【図１０】半導体装置の変形例を示す平面図である。
【符号の説明】
【００６８】
１０・・・半導体装置
２０・・・半導体チップ
２１，２３・・・ハイサイド側の半導体チップ
２２，２４・・・ローサイド側の半導体チップ
２１ａ〜２４ａ・・・ＭＯＳ素子（縦型トランジスタ素子）
３０・・・配線基板（基材）
３１・・・ドレイン用パッド（導通部位）
４０，４１〜４５・・・ボンディングワイヤ
５０，５１〜５５・・・外部接続端子
【図１】
2009141150.tif 000003
【図２】
2009141150.tif 000004
【図３】
2009141150.tif 000005
【図４】
2009141150.tif 000006
【図５】
2009141150.tif 000007
【図６】
2009141150.tif 000008
【図７】
2009141150.tif 000009
【図８】
2009141150.tif 000010
【図９】
2009141150.tif 000011
【図１０】
2009141150.tif 000012