(57)【要約】【課題】  可変抵抗体の電気的に寄与する領域の面積のさらなる縮小化を可能とする可変抵抗素子及びその製造方法を提供する。【解決手段】  半導体基板１０の基板面と平行な板状で、当該基板面に垂直な第１方向に第１開口部を有する第１電極１１と、第１電極１１の前記第１開口部の内壁面に外側面が接する環状の可変抵抗体１３と、第１電極１１上に形成された前記第１開口部上において、前記第１方向に貫通する第２開口部を有する第１層間絶縁膜１４と、第１層間絶縁膜１４の前記第２開口部の内壁面に外側面が接する前記可変抵抗体上にサイドウォール状に形成された環状の第２層間絶縁膜１５と、第１層間絶縁膜１４の上面、第２層間絶縁膜１５の内側面、及び可変抵抗体１３の内側面、と接するように形成された第２電極１２と、を備える。【選択図】        図１
2009043850.tif 000002
【特許請求の範囲】
【請求項１】
基板面と平行な板状で、当該基板面に垂直な第１方向に貫通する第１開口部を有する第１電極と、
前記第１電極の前記第１開口部の内壁面に外側面が接する環状の可変抵抗体と、
前記第１電極上に形成された前記第１開口部上において、前記第１方向に貫通する第２開口部を有する第１層間絶縁膜と、
前記第１層間絶縁膜の前記第２開口部の内壁面に外側面が接する前記可変抵抗体上にサイドウォール状に形成された環状の第２層間絶縁膜と、
前記第１層間絶縁膜の上面、前記第２層間絶縁膜の内側面、及び前記可変抵抗体の内側面、と接するように形成された第２電極と、を備えてなり、
前記第１及び第２電極間に電圧印加されることにより前記第１及び第２電極間の電気抵抗が変化する可変抵抗素子。
【請求項２】
前記第１層間絶縁膜が、前記第１電極の前記第２開口部側の一部領域上にサイドウォール状に形成されるとともに、前記第１層間絶縁膜のサイドウォール状の側面に前記第２層間絶縁膜の側面が接する構成であることを特徴とする請求項１に記載の可変抵抗素子。
【請求項３】
基板面と平行な板状に形成される第１電極と、
前記基板面に垂直な第１方向と平行な前記第１電極の外側面に、一方の側面が接する可変抵抗体と、
前記第１電極上に形成される第１層間絶縁膜と、
前記可変抵抗体上に、前記第１方向と平行な前記第１層間絶縁膜の外壁面に一方の側面を接してサイドウォール状に形成された第２層間絶縁膜と、
前記第１層間絶縁膜の上面、前記第２層間絶縁膜の側面であって当該第２層間絶縁膜を介して前記第１層間絶縁膜の外壁面と対向する他方の側面、及び前記可変抵抗体の前記第１電極と接触していない他方の側面、と接するように形成された第２電極と、を備えてなり、
前記第１及び第２電極間に電圧印加されることにより前記第１及び第２電極間の電気抵抗が変化する可変抵抗素子。
【請求項４】
同一方向に延伸する２つの前記第１電極が離間して対向するとともに、当該対向関係にある２つの前記第１電極を１組、あるいは複数組有する構成であり、
対向関係にある前記第１電極に対応して、それぞれの前記第１電極に近接形成される前記第１層間絶縁膜、前記第２層間絶縁膜、及び前記可変抵抗体がそれぞれ離間して対向し、
前記第２電極が、対向関係にある１組の前記第１層間絶縁膜、前記第２層間絶縁膜、及び前記可変抵抗体の全てに接触するように形成されることを特徴とする請求項３に記載の可変抵抗素子。
【請求項５】
前記可変抵抗体が、遷移金属元素の酸化物、または遷移金属の酸窒化物で構成されることを特徴とする請求項１〜４のいずれか１項に記載の可変抵抗素子。
【請求項６】
前記可変抵抗体が、前記第１電極の一部が酸化されることで形成されたものであることを特徴とする請求項５に記載の可変抵抗素子。
【請求項７】
前記可変抵抗体が、酸化チタンまたは酸窒化チタンであることを特徴とする請求項５または請求項６に記載の可変抵抗素子。
【請求項８】
請求項１〜７のいずれか１項に記載の可変抵抗素子の製造方法であって、
基板上に前記第１電極の材料となる第１電極材料膜を堆積後、加工する第１工程と、
前記第１工程終了後、全面に前記第１層間絶縁膜の材料となる第１絶縁材料膜を堆積し、前記第１電極材料膜上に堆積された前記第１絶縁材料膜の所定領域を前記第１電極材料膜の一部が露出するまで開口して、前記第１層間絶縁膜を形成する第２工程と、
前記第２工程終了後、露出された前記第１電極材料膜に対して、開口領域の上方から酸化処理を行い、少なくとも基板に垂直な方向に前記第１電極の膜厚分の酸化を進行させることで可変抵抗体膜及び前記第１電極を形成する第３工程と、
前記第３工程終了後、底面に前記可変抵抗体膜が形成された開口領域内において、前記第１層間絶縁膜の側壁に沿って前記可変抵抗体膜上の一部に第２絶縁材料膜をサイドウォール状に堆積することで前記第２層間絶縁膜を形成する第４工程と、
前記第４工程終了後、前記第２層間絶縁膜をマスクとして前記可変抵抗体膜に対して異方性エッチング処理を行い、前記第２層間絶縁膜下に側面が露出した前記可変抵抗体を形成する第５工程と、
前記第５工程終了後、少なくとも前記可変抵抗体の露出した側面に接触するように全面に第２電極材料膜を堆積した後、加工することで前記第２電極を形成する第６工程と、を有することを特徴とする可変抵抗素子の製造方法。
【請求項９】
前記第１工程が、前記第１電極材料膜を所定の延伸方向にパターニングする工程を有し、
前記第２工程が、前記第１工程において形成される前記第１電極材料膜の端縁部の上部領域を除く所定領域において、前記第１絶縁材料膜を円形状または矩形状に開口する工程であり、
前記第４工程が、開口領域の内側壁に前記第２層間絶縁膜を環状または矩形環状に形成する工程であり、
前記第５工程が、開口領域の下部領域に係る内側壁に前記可変抵抗体を環状または矩形環状に形成する工程であることを特徴とする請求項８に記載の可変抵抗素子の製造方法。
【請求項１０】
前記第１工程が、前記第１電極材料膜を所定の延伸方向にパターニングする工程を有し、
前記第２工程が、前記第１絶縁材料膜の所定領域において、前記第１電極材料膜の延伸方向に垂直な二辺の両端を結ぶように、前記延伸方向に平行な方向に一または複数の空隙を形成する工程であり、
前記第４工程が、延伸形成された空隙内の内側壁に、前記延伸方向に延伸する前記第２層間絶縁膜を形成する工程であり、
前記第５工程が、前記空隙内の下部領域に係る内側壁に、前記延伸方向に延伸する前記可変抵抗体を形成する工程であることを特徴とする請求項８に記載の可変抵抗素子の製造方法。
【請求項１１】
前記第２工程が、前記第１絶縁材料膜を堆積し、前記第１電極材料膜の一部が露出するまで所定領域を開口した後、当該開口領域において前記第１絶縁材料膜の側壁に沿って第３絶縁材料膜をサイドウォール状に堆積することで、前記第１及び第３絶縁材料膜からなる前記第１層間絶縁膜を形成する工程であることを特徴とする請求項８〜１０のいずれか１項に記載の可変抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１電極と第２電極の間に可変抵抗体が狭持され、前記第１電極と前記第２電極の間にパルス電圧が印加されることで両電極間の電気抵抗が変化する可変抵抗素子、及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ：Nonvolatile Random Access Memory）として、ＦｅＲＡＭ（Ferroelectric RAM）、ＭＲＡＭ（Magnetic RAM）、ＰＲＡＭ（Phase Change RAM）等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。
【０００３】
これら既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いた抵抗性不揮発性メモリＲＲＡＭ（Resistive Random Access Memory）（登録商標）が提案されている。この構成を図１４に示す。
【０００４】
図１４に示されるように、従来構成の可変抵抗素子９０は、下部に形成されている第１電極１１、可変抵抗体１３、上部に形成される第２電極１２が、この順に積層形成された構造となっており、第１電極１１と第２電極１２の間にパルス電圧を印加することにより、両電極間の抵抗値を可逆的に変化させることができる性質を有する。そして、この可逆的な抵抗変化動作（以下では「スイッチング動作」と称する）によって変化する抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が実現できる構成である。
【０００５】
この不揮発性半導体記憶装置は、可変抵抗素子を備える複数のメモリセルそれぞれを行方向及び列方向にマトリクス状に配列してメモリセルアレイを形成するとともに、このメモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して構成される。そして、このメモリセルとしては、その構成要素の違いから、１つの可変抵抗素子Ｒのみから構成される（「１Ｒ型」と称される）メモリセルや、１つのメモリセルが１つの選択トランジスタＴと１つの可変抵抗素子Ｒとから構成される（「１Ｔ／１Ｒ型」と称される）メモリセル等が存在する。
【０００６】
図１５は、１Ｒ型のメモリセルの一構成例を示す等価回路図である。各メモリセルは可変抵抗素子９０のみから構成されており、可変抵抗素子９０の一方の電極はワード線（ＷＬ１〜ＷＬｎ）に、また他方の電極はビット線（ＢＬ１〜ＢＬｍ）に接続されている。さらに、各ワード線ＷＬ１〜ＷＬｎはそれぞれワード線デコーダ６２に接続され、各ビット線ＢＬ１〜ＢＬｍはそれぞれビット線デコーダ６１に接続されている。そして、アドレス入力（図示せず）に応じてメモリセルアレイ６０内の特定のメモリセルへの書込み、消去及び読み出し動作の為の特定のビット線及びワード線が選択される構成である。
【０００７】
図１６は図１５におけるメモリセルアレイ６０を構成するメモリセルの一例を示す概略斜視図である。図１６に示されるように、下層において同一方向に複数の配線層が延伸して形成される第１電極１１と、上層において、第１電極１１の延伸方向とは異なる方向に複数の配線層が延伸して形成される第２電極１２が、それぞれ交差するように配列されており、これらの一方がビット線を、他方がワード線を形成する。また、各電極の交点（通常、「クロスポイント」と称される）に可変抵抗体１３を配した構造となっている。可変抵抗体１３のスイッチング動作に対して電気的に寄与する部分は第１電極１１と第２電極１２の交差するクロスポイントの領域になる。
【０００８】
ここで、米国ヒューストン大のＳｈａｎｇｑｕｉｎｇ  ＬｉｕやＡｌｅｘ  Ｉｇｎａｔｉｅｖ等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料電圧パルスを印加することによって可逆的に電気抵抗を変化させることが可能であることが開示されており（下記特許文献１、非特許文献１参照）、当該材料を用いて可変抵抗体１３を構成することが可能である。この方法は超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。なお、特許文献１では、可変抵抗体の材料としてペロブスカイト型酸化物である結晶性プラセオジウム・カルシウム・マンガン酸化物Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）膜が用いられている。
【０００９】
また、他の可変抵抗体材料としては、チタン酸化（ＴｉＯ２）膜、ニッケル酸化（ＮｉＯ）膜、酸化亜鉛（ＺｎＯ）膜、酸化ニオブ（Ｎｂ２Ｏ５）膜などの遷移金属元素の酸化物についても、可逆的な抵抗変化を示すことが下記非特許文献２並びに特許文献２などによって開示されている。このうち、ＮｉＯを用いたスイッチング動作の現象が非特許文献３に詳細に報告されている。
【００１０】
【特許文献１】米国特許第６２０４１３９号明細書
【特許文献２】特表２００２−５３７６２７号公報
【非特許文献１】Liu,S.Q.ほか、“Electric-pulse-induced reversible Resistance change effect in magnetoresistive films”，Applied Physics Letter, Vol.76,pp.2749-2751,2000年
【非特許文献２】H.Pagniaほか、“Bistable Switching in Electroformed Metal-Insulator-Metal Devices”,Phys.Stat.Sol.(a),vol.108,pp.11-65,1988年
【非特許文献３】Baek,I.G.ほか、“Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses”,IEDM 04,pp.587-590,2004年
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、上述した不揮発性記憶装置の情報の書き換え動作の際に、すなわち、第１電極１１と第２電極１２の間にパルス電圧を印加して可変抵抗体１３の抵抗を所定の抵抗値に到達させるまでの間に、可変抵抗素子９０には過渡電流が流れる。この電流は、抵抗の変化方向によって、書込電流或いは消去電流と称される。例えば、可変抵抗体の材料として遷移金属元素の酸化物を用いた場合、ＮｉＯを用いた非特許文献３では、０．３×０．７μｍ２の電極面積で、書込電流及び消去電流は１ｍＡ程度であると報告されている。この電流の多寡は可変抵抗体１３の電気的に寄与する領域の面積に応じているので、当該面積を縮小すれば書込電流及び消去電流を抑制することができ、不揮発性記憶装置としての消費電流を抑制することができる。
【００１２】
また、一般に可変抵抗体１３の結晶性が良いと安定したスイッチング動作のメモリ素子を再現性良く達成できるが、この結晶性の向上は可変抵抗体の抵抗値を相対的に下げてしまう。可変抵抗体１３の抵抗値は、可変抵抗体１３の電気的に寄与する領域の面積に反比例するので、当該面積が大きいと可変抵抗素子９０の抵抗は小さくなる。この場合、１Ｒ型のメモリセルでは、選択されたビット線あるいはワード線に接続された非選択セルに流れる寄生電流が大きくなり、当該配線に供給される電圧が不十分となって書き込みがなされないという同様の問題が発生する。
【００１３】
従って、可変抵抗体の電気的に寄与する領域の面積を小さくできれば、消費電流を抑制でき、かつ書込不能状態が起こりにくい安定したスイッチング動作のメモリ素子を再現性良く作成することが可能となる。しかしながら、上述した従来のメモリセルにおいては、可変抵抗体９０の電気的に寄与する領域の面積は、図１５に示すように、１Ｒ型のメモリセルでは第１電極１１の配線と第２電極１２の配線とが交差するクロスポイント領域の面積で規定される。このクロスポイント領域の面積は、プロセス時における電極あるいは絶縁膜等の加工能力を示す最小加工寸法によって制約を受けるため、図１５の構造の下で当該クロスポイント領域の面積を縮小化するには限界がある。
【００１４】
本発明は、上記の問題に鑑みてなされたものであり、可変抵抗体の電気的に寄与する領域の面積のさらなる縮小化を可能とする可変抵抗素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するための本発明に係る可変抵抗素子は、基板面と平行な板状で、当該基板面に垂直な第１方向に貫通する第１開口部を有する第１電極と、前記第１電極の前記第１開口部の内壁面に外側面が接する環状の可変抵抗体と、前記第１電極上に形成された前記第１開口部上において、前記第１方向に貫通する第２開口部を有する第１層間絶縁膜と、前記第１層間絶縁膜の前記第２開口部の内壁面に外側面が接する前記可変抵抗体上にサイドウォール状に形成された環状の第２層間絶縁膜と、前記第１層間絶縁膜の上面、前記第２層間絶縁膜の内側面、及び前記可変抵抗体の内側面、と接するように形成された第２電極と、を備えてなり、前記第１及び第２電極間に電圧印加されることにより前記第１及び第２電極間の電気抵抗が変化することを第１の特徴とする。
【００１６】
本発明に係る可変抵抗素子の上記第１の特徴構成によれば、第１開口部の内側面において環状に形成される可変抵抗体は、当該可変抵抗体の外周面において第１電極と接触し、内周面において第２電極と接触する構成となる。すなわち、可変抵抗体と第１電極との接触面積は、環状に形成される可変抵抗体の外側部分の側面積に相当し、可変抵抗体と第２電極との接触面積は、当該可変抵抗体の内側部分の側面積に相当する。従って、電気的に寄与する部分の面積が最小加工寸法に依存する従来のクロスポイント型可変抵抗素子と比較して、電気的に寄与する部分の面積を大幅に縮小化することができる。これにより、従来構成の可変抵抗素子よりも、消費電流が抑制され、かつ書き込み不能状態の起こりにくい安定したスイッチング動作が可能なメモリ素子を実現することができる。
【００１７】
また、本発明に係る可変抵抗素子は、上記第１の特徴構成に加えて、前記第１層間絶縁膜が、前記第１電極の前記第２開口部側の一部領域上にサイドウォール状に形成されるとともに、前記第１層間絶縁膜のサイドウォール状の側面に前記第２層間絶縁膜の側面が接する構成であることを第２の特徴とする。
【００１８】
本発明に係る可変抵抗素子の第２の特徴構成によれば、環状に形成される可変抵抗体の内径を小さくすることができる。従って、第１の特徴構成と比較して、可変抵抗体の内側面の面積を縮小することができ、これによって可変抵抗体と第２電極との接触面積が縮小化される。すなわち、電気的に寄与する領域の面積をさらに縮小化することができる。
【００１９】
また、本発明に係る可変抵抗素子は、基板面と平行な板状に形成される第１電極と、前記基板面に垂直な第１方向と平行な前記第１電極の外側面に、一方の側面が接する可変抵抗体と、前記第１電極上に形成される第１層間絶縁膜と、前記可変抵抗体上に、前記第１方向と平行な前記第１層間絶縁膜の外壁面に一方の面を接してサイドウォール状に形成された第２層間絶縁膜と、前記第１層間絶縁膜の上面、前記第２層間絶縁膜の側面であって当該第２層間絶縁膜を介して前記第１層間絶縁膜と対向する他方の側面、及び前記可変抵抗体の前記第１電極と接触していない他方の側面、と接するように形成された第２電極と、を備えてなり、前記第１及び第２電極間に電圧印加されることにより前記第１及び第２電極間の電気抵抗が変化することを第３の特徴とする。
【００２０】
本発明に係る可変抵抗素子の上記第３の特徴構成によれば、可変抵抗体は、一方の側面において第１電極の側面と接触し、第１電極と接触する面とは反対側の側面において、第２電極の内側面と接触する構成である。すなわち、可変抵抗体と両電極との接触面積は、当該可変抵抗体の側面の面積に依存することとなり、従来のクロスポイント型可変抵抗素子と比較して電気的に寄与する面積を大幅に縮小させることができる。これにより、従来構成の可変抵抗素子よりも、消費電流が抑制され、かつ書き込み不能状態の起こりにくい安定したスイッチング動作が可能なメモリ素子を実現することができる。
【００２１】
また、本発明に係る可変抵抗素子は、上記第３の特徴構成に加えて、同一方向に延伸する２つの前記第１電極が離間して対向するとともに、当該対向関係にある２つの前記第１電極を１組、あるいは複数組有する構成であり、対向関係にある前記第１電極に対応して、それぞれの前記第１電極に近接形成される前記第１層間絶縁膜、前記第２層間絶縁膜、及び前記可変抵抗体がそれぞれ離間して対向し、前記第２電極が、対向関係にある１組の前記第１層間絶縁膜、前記第２層間絶縁膜、及び前記可変抵抗体の全てに接触するように形成されることを第４の特徴とする。
【００２２】
また、本発明に係る可変抵抗素子は、上記第１〜第４のいずれか一の特徴構成に加えて、前記可変抵抗体が、遷移金属元素の酸化物、または遷移金属の酸窒化物で構成されることを第５の特徴とする。
【００２３】
また、本発明に係る可変抵抗素子は、上記第５の特徴構成に加えて、前記可変抵抗体が、前記第１電極の一部が酸化されることで形成されたものであることを第６の特徴とする。
【００２４】
また、本発明に係る可変抵抗素子は、上記第５または第６の特徴構成に加えて、前記可変抵抗体が、酸化チタンまたは酸窒化チタンであることを第７の特徴とする。
【００２５】
また、上記目的を達成するための本発明に係る可変抵抗素子の製造方法は、上記第１〜第７のいずれか一の可変抵抗素子の製造方法であって、基板上に前記第１電極の材料となる第１電極材料膜を堆積後、加工する第１工程と、前記第１工程終了後、全面に前記第１層間絶縁膜の材料となる第１絶縁材料膜を堆積し、前記第１電極材料膜上に堆積された前記第１絶縁材料膜の所定領域を前記第１電極材料膜の一部が露出するまで開口して、前記第１層間絶縁膜を形成する第２工程と、前記第２工程終了後、露出された前記第１電極材料膜に対して、開口領域の上方から酸化処理を行い、少なくとも基板に垂直な方向に前記第１電極の膜厚分の酸化を進行させることで可変抵抗体膜及び前記第１電極を形成する第３工程と、前記第３工程終了後、底面に前記可変抵抗体膜が形成された開口領域内において、前記第１層間絶縁膜の側壁に沿って前記可変抵抗体膜上の一部に第２絶縁材料膜をサイドウォール状に堆積することで前記第２層間絶縁膜を形成する第４工程と、前記第４工程終了後、前記第２層間絶縁膜をマスクとして前記可変抵抗体膜に対して異方性エッチング処理を行い、前記第２層間絶縁膜下に側面が露出した前記可変抵抗体を形成する第５工程と、前記第５工程終了後、少なくとも前記可変抵抗体の露出した側面に接触するように全面に第２電極材料膜を堆積した後、加工することで前記第２電極を形成する第６工程と、を有することを第１の特徴とする。
【００２６】
本発明に係る可変抵抗素子の製造方法の上記第１の特徴によれば、第３工程において、露出された第１電極材料膜を上方から酸化することで可変抵抗体膜が形成され、第５工程において、サイドウォール状の第２層間絶縁膜の下層に形成された可変抵抗体膜を残して可変抵抗体膜を除去することで可変抵抗体が形成される。このとき、開口領域が環状または矩形環状（以下、本特徴に係る説明内において単に「環状」と記載）であればその外周部に、また開口領域が基板面に平行な一の延伸方向に十分長く（例えば基板の向かい合う両辺間に）構成される場合には、その延伸方向に形成される対向する両側面に、可変抵抗体が形成され、開口領域の中央部に堆積されていた可変抵抗体膜が第５工程で除去される。そして、この開口領域の外周部あるいは対向両側面に形成される可変抵抗体の一方の側面（環状に形成される場合はその外側面）は第１電極と接触し、他方の側面（環状に形成される場合はその内側面）が露出された状態となる。その後、第６工程で第２電極材料膜が堆積されることで、前記他方の側面が第２電極と接触する可変抵抗体が形成される。
【００２７】
すなわち、本方法によれば、外側面で第１電極と、内側面で第２電極とそれぞれ接触する環状の可変抵抗体、あるいは、一方の側面で第１電極と、他方の側面で第２電極とそれぞれ接触しつつ、両電極との接触面の法線方向とは異なる一の方向に延伸する長方体状の可変抵抗体が形成される。従って、従来のクロスポイント型可変抵抗素子と比較して、電気的に寄与する領域の面積を縮小化することができる。
【００２８】
また、本発明に係る方法によれば、可変抵抗体は、第５工程に係るエッチング処理によって形成されるところ、その可変抵抗体の大きさはエッチング処理時におけるマスクとなる第２層間絶縁膜の膜厚に依存する。可変抵抗体の大きさとは、可変抵抗体が環状に形成される場合には、その可変抵抗体の内径と外径の差分値に相当し、長方体状に形成される場合には、可変抵抗体が構成する面のうち、第１電極と接触する一の側面と、第２電極と接触する他の側面との間の距離に相当する。前者の場合には、可変抵抗体の大きさを調整することで、可変抵抗体そのものの抵抗値、並びに内側面で接触する第２電極との接触面積を調整することができる。また、後者の場合には、可変抵抗体の大きさを調整することで、可変抵抗体そのものの抵抗値を調整することができる。ここで、可変抵抗体の大きさは、第５工程に係るエッチング処理時におけるマスクとなる第２層間絶縁膜の膜厚に依存するため、第４工程において、サイドウォール状に堆積する第２層間絶縁膜の膜厚を適宜調整することにより、可変抵抗体の大きさを調整することができる。すなわち、第２層間絶縁膜の膜厚を調整することで、可変抵抗体の抵抗値や電極との接触面積を調整することが可能となる。
【００２９】
従来のクロスポイント型の構成であれば、第１電極並びに第２電極と可変抵抗体との接触面積は、最小加工寸法に依存し、最小加工寸法によって決定される接触面積よりも大きい範囲でのみ調整が可能な構成であった。すなわち、製造される可変抵抗素子は、最小加工寸法で決定される最小の接触面積で構成されている場合が最も抵抗値の大きい状態であり、抵抗値を小さくする方向には調整が可能である反面、前記抵抗値よりも大きくする方向に調整することは事実上不可能であった。
【００３０】
しかし、本発明によれば、両電極と可変抵抗体との接触面積を、最小加工寸法で決定されるクロスポイント領域の面積よりも大幅に縮小させることができ、かつ、第２層間絶縁膜の膜厚を調整することで、従来の可変抵抗素子によって実現されていた最大抵抗値よりもさらに大きい抵抗値の範囲内で、可変抵抗素子の抵抗値の調整を行うことができる。すなわち、従来より大きい抵抗値の範囲内で所望の抵抗値を実現する可変抵抗素子の製造が可能となる。これにより、かかる方法で製造された可変抵抗素子を複数備えることで、消費電流が抑制され、かつ書込不能状態が起こりにくい安定した不揮発性半導体記憶装置が実現される。
【００３１】
また、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴に加えて、前記第１工程が、前記第１電極材料膜を所定の延伸方向にパターニングする工程を有し、前記第２工程が、前記第１工程において形成される前記第１電極材料膜の端縁部の上部領域を除く所定領域において、前記第１絶縁材料膜を円形状または矩形状に開口する工程であり、前記第４工程が、開口領域の内側壁に前記第２層間絶縁膜を環状または矩形環状に形成する工程であり、前記第５工程が、開口領域の下部領域に係る内側壁に前記可変抵抗体を環状または矩形環状に形成する工程であることを第２の特徴とする。
【００３２】
本発明に係る可変抵抗素子の製造方法の上記第２の特徴によれば、可変抵抗体が環状または矩形環状に形成されるため、前記のとおり、第２層間絶縁膜の膜厚を調整することで第２電極との接触面積を調整することができる。従って、従来の可変抵抗素子では実現できなかった大きさの抵抗値の範囲内で、可変抵抗素子の抵抗値を柔軟に調整することができる。
【００３３】
また、本発明に係る可変抵抗素子は、上記第１の特徴に加えて、前記第１工程が、前記第１電極材料膜を所定の延伸方向にパターニングする工程を有し、前記第２工程が、前記第１絶縁材料膜の所定領域において、前記第１電極材料膜の延伸方向に垂直な二辺の両端を結ぶように、前記延伸方向に平行な方向に一または複数の空隙を形成する工程であり、前記第４工程が、延伸形成された空隙内の内側壁に、前記延伸方向に延伸する前記第２層間絶縁膜を形成する工程であり、前記第５工程が、前記空隙内の下部領域に係る内側壁に、前記延伸方向に延伸する前記可変抵抗体を形成する工程であることを第３の特徴とする。
【００３４】
本発明に係る可変抵抗素子の製造方法の上記第３の特徴によれば、空隙内の内側壁に可変抵抗体が形成される。そして、この可変抵抗体が、一の側面において第１電極と、他の側面において第２電極とそれぞれ接触する。かかる構成の場合、前記のとおり、第２層間絶縁膜の膜厚を調整することにより、可変抵抗体そのものの大きさを調整することができるため、従来の可変抵抗素子よりも大きい抵抗値の範囲内で、抵抗値を柔軟に調整することが可能となる。
【００３５】
さらに、本方法の場合、パターニングされた第１電極の側面で第１電極と可変抵抗体が接触することとなる。すなわち、製造後の第１電極には可変抵抗体形成のための開口領域を形成する必要がないため、第１工程に係るパターニング処理時においては、最小加工寸法で規定されるパターニング幅で第１電極材料膜をパターニングすることができる。従って、第１電極上に可変抵抗体形成のための開口領域を形成する必要のある第２の特徴に係る製造方法と比較して、さらに集積度を高めることができるという効果を有する。
【００３６】
また、本発明に係る可変抵抗素子の製造方法は、上記第１〜第３のいずれか一の特徴に加えて、前記第２工程が、前記第１絶縁材料膜を堆積し、前記第１電極材料膜の一部が露出するまで所定領域を開口した後、当該開口領域において前記第１絶縁材料膜の側壁に沿って第３絶縁材料膜をサイドウォール状に堆積することで、前記第１及び第３絶縁材料膜からなる前記第１層間絶縁膜を形成する工程であることを第４の特徴とする。
【００３７】
本発明に係る可変抵抗素子の上記第４の特徴によれば、第３工程の可変抵抗体膜形成工程に係る酸化処理前において、開口領域内に露出されている第１電極材料膜の露出面積をさらに縮小化することができる。すなわち、上記第１〜第３の特徴に係る可変抵抗素子の製造方法と比較して、可変抵抗体の大きさをさらに縮小化することができ、これによって可変抵抗素子の抵抗値をさらに大きくすることが可能となる。
【００３８】
特に、可変抵抗体が環状に形成される場合、第２層間絶縁膜の膜厚のみならず第１層間絶縁膜の膜厚（第３絶縁材料膜の膜厚）によっても可変抵抗体と第１並びに第２電極との接触面積を調整することが可能となる。第１〜第３の特徴に係る製造方法の場合であっても、第２層間絶縁膜の膜厚を大きく設定することにより、環状に形成される可変抵抗体の内径を短くすることは可能であるが、可変抵抗体の外径は第２工程に係る開口領域形成工程によって決定されるため、開口領域形成時に係る開口領域の大きさを調整することによる他は、可変抵抗体の外径を短くすることはできない。しかしながら、本方法によれば、第３絶縁材料膜を堆積する堆積膜厚を調整することにより、可変抵抗体の外径についても短くすることができるため、可変抵抗体と第１電極との接触面積を適宜調整可能であり、これによって、従来構成よりも大きい抵抗値を実現しつつ、上記第１〜第３の各方法よりもさらに柔軟な抵抗値の調整が可能となる。
【発明の効果】
【００３９】
本発明の構成によれば、可変抵抗体の電気的に寄与する領域の面積の縮小化を可能とする可変抵抗素子が実現される。また、かかる可変抵抗素子により、従来構成の可変抵抗素子よりも、消費電流が抑制され、かつ書き込み不能状態の起こりにくい安定したスイッチング動作が可能なメモリ素子を実現することができる。
【発明を実施するための最良の形態】
【００４０】
以下において、本発明に係る可変抵抗素子（以下、適宜「本発明素子」と称する）、及びその製造方法（以下、適宜「本発明方法」と称する）の各実施形態について図面を参照して説明する。
【００４１】
［第１実施形態］
本発明素子及び本発明方法の第１実施形態（以下、適宜「本実施形態」と称する）について、以下の図１〜図６の各図を参照して説明する。なお、上述した図１４〜図１６の各図と同一の構成要素については、同一の符号を付して説明する。
【００４２】
図１は、本実施形態に係る本発明素子の構造を示した概略断面構造図である。図１に示すように、本発明素子１は、下地絶縁膜１６が形成された半導体基板１０上に、第１電極１１、第２電極１２、可変抵抗体１３、第１層間絶縁膜１４、第２層間絶縁膜１５、保護絶縁膜１７、を備えて構成される。なお、図１を含む各概略構成図は、あくまで模式的に図示されたものであり、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。
【００４３】
第１電極１１は、下地絶縁膜１６上に形成されており、一部領域において、基板面と垂直な方向（以下、適宜「第１方向」と称する）に環状の開口部（以下、適宜「第１開口部」と称する）が形成されている。そして、第１電極１１上には第１層間絶縁膜１４が形成されている。この第１層間絶縁膜１４は、第１開口部上において、前記第１方向に環状の開口部（以下、適宜「第２開口部」と称する）を有する。すなわち、第１電極１１と第１層間絶縁膜１４は、一部領域に開口部を有する積層構造（以下、「積層構造３０」と称する）を形成する。
【００４４】
可変抵抗体１３は、下地絶縁膜１６上において、前記第１開口部の内壁面に外側面が接する環状に形成されている。そして、この可変抵抗体１３上には、前記第２開口部の内壁面に外側面が接するように第２層間絶縁膜１５が環状に形成されている。この第２層間絶縁膜１５は、第２開口部内側において、第１層間絶縁膜１４の側壁にサイドウォール状に形成される。なお、図１に示すように、可変抵抗体１３の上面位置が第１電極１１の上面位置よりも基板面側に形成される場合には、第２層間絶縁膜１５の一部が第１電極１１の内壁面とも接するように形成される。
【００４５】
また、第１層間絶縁膜１４の上面、第２層間絶縁膜の内側面（開口部側の側面）、及び可変抵抗体１３の内側面（開口部側の側面）と接するように第２電極１２が形成されている。なお、第２電極１２は、積層構造３０が形成する開口部を完全には充填せず、上面に開口領域を有して形成されている。そして、この第２電極１２の上面には保護絶縁膜１７が形成されている。この保護絶縁膜１７によって、前記積層構造３０の内側に形成されていた開口部は完全に充填される。
【００４６】
このように構成されるとき、可変抵抗体１３は、積層構造３０が形成する開口部側（内側）の側面において第２電極１２と接触し（図１内の１３ｂ）、開口部と反対側（外側）の側面において第１電極１１と接触する（図１内の１３ａ）。言い換えれば、図１４に示される従来構成と同様、本発明素子１においても、第１電極１１と第２電極１２の間に可変抵抗体１３が狭持される構成を実現していることとなる。しかし、後述するように、図１に示されるような構成とすることで、従来の可変抵抗素子９０と比べて可変抵抗体１３の電気的に寄与する領域の面積（以下、適宜「寄与面積」と略記する）を大幅に縮小することができる。
【００４７】
図１に示すように、第２電極１２は、その一部において第１電極１１上に形成されている層間絶縁膜１４の上層に形成されているため、本発明素子１を１Ｒ型のメモリセルに適用した場合、そのメモリセルアレイの平面模式図は便宜的に図２のように示すことができる。すなわち、第１電極１１を構成する電極配線が、同一方向に複数延伸して形成され、この第１電極１１の上部領域において、第２電極１２を構成する別の電極配線が、第１電極１１とは異なる方向に複数延伸して形成される。
【００４８】
以下において、まず本発明素子１の製造方法について説明を行った後、従来の可変抵抗素子９０と本発明素子１との寄与面積の比較を行う。なお、製造方法の説明を行うに際し、第１電極１１を構成する電極配線に沿って（図２におけるＸ１−Ｘ２線に沿って）切断した概略断面構造図と、第２電極１２を構成する電極配線に沿って（図２におけるＹ１−Ｙ２線に沿って）切断した概略断面構造図を、それぞれ各工程毎に図示して説明を行う。
【００４９】
図３及び図４は、本発明方法を用いて本発明素子１を製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図３（ａ）〜（ｄ）、及び図４（ａ）〜（ｃ）に分けて図示している（紙面の都合上２図面に分かれている）。また、図５は本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップ（ステップ＃１〜＃１０）は図５に示されるフローチャートの各ステップを表すものとする。
【００５０】
まず、図３（ａ）に示すように、半導体基板１０上に、下地絶縁膜１６を堆積した後（ステップ＃１）、第１電極１１の材料となる電極材料膜（以下、混同を生じない範囲で「第１電極材料膜１１」と記載）を堆積し、Ｘ１−Ｘ２方向と平行に複数延伸する形状に加工する（ステップ＃２）。ステップ＃２において、堆積方法としては、一例として、ＴｉＮ（窒化チタン）膜をスパッタリング法により膜厚５０ｎｍ程度堆積する。また、加工方法としては、フォトリソグラフィ法及びエッチング法により加工する。
【００５１】
次に、図３（ｂ）に示すように、第１層間絶縁膜１４の材料となる絶縁材料膜（以下、混同を生じない範囲で「第１絶縁材料膜１４」と記載）を堆積後（ステップ＃３）、第１電極材料膜１１上の一部領域において、上面に第１電極材料膜１１が露出するように開口部２１を形成する（ステップ＃４）。ステップ＃３において、堆積方法としては、一例としてＳｉＯ２（酸化シリコン）膜をＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により膜厚３００ｎｍ程度堆積する。また、開口部２１は、フォトリソグラフィ法及びエッチング法により行われ、一例として直径４００ｎｍ程度の円筒形状に形成される。
【００５２】
次に、図３（ｃ）に示すように、酸素を含む２５０℃〜４５０℃程度の雰囲気下で熱酸化することにより、開口部２１の底面に形成されている第１電極材料膜１１に対して熱酸化処理を行い、可変抵抗体膜（以下、混同を生じない範囲で「可変抵抗体膜１３」と記載）を形成する（ステップ＃５）。上述したように、第１電極材料膜１１としてＴｉＮ膜を成膜した場合には、本ステップ＃５によって、ＴｉＯＮ（酸窒化チタン）膜が形成されることとなる。
【００５３】
なお、本ステップ＃５において、開口部２１の底面に形成されている第１電極材料膜１１に対し、少なくとも基板１０の基板面に垂直な方向に当該第１電極材料膜１１の膜厚分（図３（ｂ）中のｄ１に相当）の酸化を行うものとする。すなわち、当該ステップ＃５によって、開口部２１の底面には未酸化の第１電極材料膜１１が存在せず、当該領域には可変抵抗体膜１３が形成されているものとする。これにより、開口部２１の外側の第１層間絶縁膜１４下層には、第１電極１１が形成されることとなる。なお、図３（ｃ）では、開口部２１の外側領域に形成されている第１電極材料膜１１に対しては酸化処理が全く進行していないように図示しているが、当該領域の一部の電極材料膜１１に対して酸化処理が進行しているとしても完成後の本発明素子１の機能に対して影響を与えるものではない。
【００５４】
次に、図３（ｄ）に示すように、第２層間絶縁膜１５の材料となる絶縁材料膜（以下、混同を生じない範囲で「第２絶縁材料膜１５」と記載）を全面に堆積後、エッチバックを行うことで、可変抵抗体膜１３上の開口部２１の内側面にサイドウォール状に第２層間絶縁膜１５を形成する（ステップ＃６）。本ステップ＃６によって、第２層間絶縁膜１５は、開口部２１の内側面において可変抵抗体膜１３上に環状に形成され、開口部２１とは反対側の外側面において、第１層間絶縁膜１４並びに第１電極１１と接触する構成となる。
【００５５】
なお、本ステップ＃６の一例としては、ＳｉＯ２膜をＣＶＤ法により膜厚１７０ｎｍ程度全面に堆積後、全面にエッチバックを施すことで開口部２１の内側面に膜厚１０ｎｍ程度残存させて第２層間絶縁膜１５を形成することができる。本ステップ＃６終了後においても、第２層間絶縁膜１５の内側において一部の可変抵抗体膜１３が露出されている。
【００５６】
次に、図４（ａ）に示すように、第２層間絶縁膜１５をマスクとして、露出されている可変抵抗体膜１３に対してエッチングを行い、第２層間絶縁膜１５よりも開口部内側に形成されている可変抵抗体膜１３を除去する（ステップ＃７）。本ステップにより、第２層間絶縁膜１５下層において、開口部の外側において第１電極１１と接触し、内側が露出された状態の可変抵抗体１３が形成される。
【００５７】
なお、本ステップ＃７では、少なくとも可変抵抗体１３の内側の面が露出するようにエッチングを行うものとする。すなわち、図４（ａ）に示すように、本ステップ＃７によって形成される開口部２２は、底面に下地絶縁膜１６が形成され、その内側面において、環状の可変抵抗体１３と、その上層に環状かつサイドウォール状の第２層間絶縁膜１５が形成されるとともに、開口部の内側面の最下層位置において、可変抵抗体１３下層に形成される下地絶縁膜１６の一部が露出する。
【００５８】
次に、図４（ｂ）に示すように、全面に第２電極１２の材料となる電極材料膜（以下、混同を生じない範囲で「第２電極材料膜１２」と記載）を全面に堆積する（ステップ＃８）。本ステップの堆積方法としては、一例として、ＴｉＮ膜をスパッタリング法により膜厚１５０ｎｍ程度堆積する。これにより、サイドウォール状に形成されている第２層間絶縁膜１５上には２０ｎｍ程度の膜厚で形成される。本ステップによって、第１層間絶縁膜１４の上面、第２層間絶縁膜１５の開口部２２側の側面（内側面）、可変抵抗体１３の開口部２２側の側面（内側面）にそれぞれ接するように第２電極材料膜１５が堆積される。
【００５９】
次に、図４（ｃ）に示すように、第１電極１１とは異なる方向（Ｙ１−Ｙ２方向）に複数延伸する形状に第２電極材料膜１２に対して加工して第２電極１２を形成した後（ステップ＃９）、全面に保護絶縁膜１７を堆積する（ステップ＃１０）。第２電極材料膜１２の加工方法としては、ステップ＃２に係る第１電極材料膜の場合と同様、フォトリソグラフィ法及びエッチング法により行う。また、ステップ＃１０に係る保護絶縁膜１７の堆積方法としては、一例としてＳｉＯ２膜をＣＶＤ法により膜厚５００ｎｍ程度堆積する。
【００６０】
ステップ＃１０終了後は、公知のコンタクトプラグ形成工程によって、第１電極１１並びに第２電極１２に対する電気的コンタクトを行うためのコンタクトプラグを保護絶縁膜１７の所定領域に形成した後、公知の配線工程によって保護絶縁膜１７上に配線層を形成する。多層配線の場合は、このプラグ形成工程及び配線工程を適宜複数回実行する。なお、図１に示される断面構造図は、このステップ＃１０終了後におけるＸ１−Ｘ２断面構造図の一部を示したものである。
【００６１】
本実施形態の構成によれば、可変抵抗体１３は、サイドウォール状の第２層間絶縁膜１５下層に形成され、開口部から見て外側領域において第１電極１１と、内側領域において第２電極１２とそれぞれ接触する構成となる。すなわち、可変抵抗体１３と両電極との接触面積は、上層に形成される第２層間絶縁膜１５の膜厚によって調整することができる。上述の方法によれば、第２層間絶縁膜１５は自己整合的なプロセスで形成されるため、ステップ＃６において第２絶縁材料膜１５を堆積する際の堆積膜厚、並びにエッチバック時に残存させる膜厚を調整することで、第２層間絶縁膜１５の膜厚を調整することができ、これによって可変抵抗体１３と、第１電極１１並びに第２電極１２との接触面積の調整を行うことができる。
【００６２】
このように形成される本発明素子１は、可変抵抗体１３と両電極との接触面積を従来構成よりも縮小することができる。この点につき、図６を参照して説明する。
【００６３】
図６は、本発明素子１と従来の可変抵抗素子９０との前記寄与面積を比較した概念図である。図６（ａ）には従来の可変抵抗素子９０の場合が、図６（ｂ）には本発明素子１の場合がそれぞれ示されている。なお、以下では、便宜上従来の可変抵抗素子９０においても、図２と同様に、第１電極１１がＸ１−Ｘ２方向、第２電極１２がＹ１−Ｙ２方向にそれぞれ延伸する構成であるとして説明する。
【００６４】
図１６を参照して上述したように、従来の可変抵抗素子９０の場合、可変抵抗体１３は第１電極１１と第２電極１２のクロスポイント領域に形成されることとなる。図６（ａ）においても、このことが図示されている。すなわち、下層においてＸ１−Ｘ２方向に延伸形成される第１電極１１と、上層においてＹ１−Ｙ２方向に延伸形成される第２電極１２とが交差する領域に可変抵抗体１３が形成されるため、前記寄与面積はこの交差面積に相当する。すなわち、両電極１１及び１２を最小加工寸法Ｆで形成した場合、寄与面積はＦ２で記載される。
【００６５】
一方、本発明素子１の場合、図１に示されるように、可変抵抗体１３は、第１電極１１と第２電極１２とが交差する領域内において、第１電極１１上に形成される環状の開口部の内側壁に所定の膜厚で堆積した第２層間絶縁膜１５の下層に環状に形成される。そして、この環状の可変抵抗体１３において、図６（ｂ）に示すように、開口部の外側で下層の第１電極１１と接触し、内側で上層の第２電極１２と接触する。すなわち、可変抵抗体１３と第１電極１１との接触面積は、環状に形成される可変抵抗体１３において外側部分の側面積に相当し、一方、第２電極１２との接触面積は、可変抵抗体１３の内側部分の側面積に相当する。すなわち、本発明素子１によれば、図６（ａ）に示される従来の可変抵抗素子９０と比較して、寄与面積を大きく縮小することができる。さらに、可変抵抗体１３と第１電極１１並びに第２電極１２との接触面積は、上記のとおり、第２層間絶縁膜１５の膜厚によって調整可能であり、ステップ＃６に係る第２絶縁材料膜１５堆積時の堆積膜厚、並びにエッチバック時に残存させる膜厚を調整することにより、適宜縮小させることが可能である。
【００６６】
本発明素子１によれば、従来の可変抵抗素子９０と比較して、寄与面積を縮小化させることができる。このため、本発明素子１を用いて、図１５に示すような不揮発性半導体記憶装置を構成することで、非選択メモリセルを流れる寄生電流を小さくすることができ、消費電流が抑制されるとともに、書込不能状態が起こりにくい安定したスイッチング動作が可能な不揮発性半導体記憶装置が実現できる。
【００６７】
［第２実施形態］
本発明素子及び本発明方法の第２実施形態（以下、適宜「本実施形態」と称する）について、以下の図７〜図１１の各図を参照して説明する。なお、第１実施形態と同一の構成要素については同一の符号を付し、その説明を簡略化する。
【００６８】
図７は、本実施形態に係る本発明素子の構造を示した概略断面構造図である。図７に示すように、本発明素子１ａは、第１実施形態に係る本発明素子１と同様、下地絶縁膜１６が形成された半導体基板１０上に、第１電極１１、第２電極１２、可変抵抗体１３、第１層間絶縁膜１４、第２層間絶縁膜１５、保護絶縁膜１７、を備えて構成される。
【００６９】
そして、本発明素子１ａは、第１実施形態の本発明素子１と比較して、第１電極１１上に形成される第１層間絶縁膜１４の一部が、サイドウォール状に形成された部分１４ｂを有する点が異なる。以下では、第１電極１１上において、サイドウォール形状を有しない領域の第１層間絶縁膜１４を「第１層間絶縁膜１４ａ」と記載し、サイドウォール状に構成される部分を「第１層間絶縁膜１４ｂ」と記載する。
【００７０】
すなわち、第１層間絶縁膜１４は、環状の開口部を有する第１層間絶縁膜１４ａと、その開口部の内側壁に環状に形成されるサイドウォール状の第１層間絶縁膜１４ｂで構成される。そして、この第１層間絶縁膜１４ｂの開口部側の内壁面に外側面を接するように第２層間絶縁膜１５が環状に形成される。
【００７１】
可変抵抗体１３は、第１実施形態の場合と同様、第２層間絶縁膜１５の下層において、環状に形成されており、外側面が第１電極１１の開口部側の面と接触する。そして、第１層間絶縁膜１４の上面、第２層間絶縁膜の内側面（開口部側の側面）、及び可変抵抗体１３の内側面（開口部側の側面）と接するように第２電極１２が形成されている。
【００７２】
このように構成されるとき、可変抵抗体１３は、第１実施形態と同様、第１電極１１と第１層間絶縁膜１４の積層構造３０が形成する開口部側（内側）の側面において第２電極１２と接触し（図１内の１３ｂ）、開口部と反対側（外側）の側面において第１電極１１と接触する（図１内の１３ａ）。すなわち、本実施形態に係る可変抵抗素子１ａは、第１実施形態の本発明素子１と同様、第１電極１１と第２電極１２の間に可変抵抗体１３が狭持される構成を実現していることとなる。そして、本実施形態の場合、後述するように、従来の可変抵抗素子９０と比べて寄与面積を大幅に縮小することができ、さらに第１実施形態の可変抵抗素子１よりも寄与面積を縮小することができる。
【００７３】
以下において、まず本発明素子１ａの製造方法について説明を行った後、従来の可変抵抗素子９０と本発明素子１ａとの寄与面積の比較を行う。なお、製造方法の説明を行うに際しては、第１実施形態の場合と同様、第１電極１１を構成する電極配線に沿って（図２におけるＸ１−Ｘ２線に沿って）切断した概略断面構造図と、第２電極１２を構成する電極配線に沿って（図２におけるＹ１−Ｙ２線に沿って）切断した概略断面構造図を、それぞれ各工程毎に図示して説明を行う。
【００７４】
図８及び図９は、本発明方法を用いて本発明素子１を製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図８（ａ）〜（ｄ）、及び図９（ａ）〜（ｃ）に分けて図示している（紙面の都合上２図面に分かれている）。また、図１０は本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップ（ステップ＃１１〜＃２２）は図１０に示されるフローチャートの各ステップを表すものとする。また、第１実施形態で説明した工程（ステップ＃１〜＃１０）と重複する工程については、その旨を記載して説明を簡略化する。
【００７５】
まず、図８（ａ）に示すように、ステップ＃１と同様に、半導体基板１０上に下地絶縁膜１６を堆積後（ステップ＃１１）、ステップ＃２と同様に、第１電極材料膜１１を堆積し、Ｘ１−Ｘ２方向と平行に複数延伸する形状に加工する（ステップ＃１２）。
【００７６】
次に、図８（ｂ）に示すように、ステップ＃３と同様に、第１層間絶縁膜１４ａの材料となる絶縁材料膜（以下、混同を生じない範囲で「第１絶縁材料膜１４ａ」と記載）を堆積後（ステップ＃１３）、ステップ＃４と同様に、第１電極材料膜１１上の一部領域において、上面に第１電極材料膜１１が露出するように開口部２１を形成する（ステップ＃１４）。
【００７７】
次に、図８（ｃ）に示すように、第１層間絶縁膜１４ｂの材料となる絶縁材料膜（以下、混同を生じない範囲で「第３絶縁材料膜１４ｂ」と記載）を全面に堆積後（ステップ＃１５）、エッチバックを行うことで、第１電極材料膜１１上の開口部２１の内側面にサイドウォール状に第１層間絶縁膜１４ｂを形成する（ステップ＃１６）。本ステップ＃１６により、開口部２１を有する第１層間絶縁膜１４ａと、開口部２１内に環状かつサイドウォール状に形成される第１層間絶縁膜１４ｂとで構成される第１層間絶縁膜１４が形成される。なお、ステップ＃１５及び＃１６の一例としては、第３絶縁材料膜１４ｂとしてのＳｉＯ２膜をＣＶＤ法により膜厚１７０ｎｍ程度全面に堆積後、全面にエッチバックを施すことで開口部２１の内側面に膜厚１０ｎｍ程度残存させて第１層間絶縁膜１４ｂを形成することができる。本ステップにより、開口部の面積が第１層間絶縁膜１４ｂの膜厚分縮小される（開口部２１ａ）。
【００７８】
次に、図８（ｄ）に示すように、ステップ＃５と同様、酸素を含む２５０℃〜４５０℃程度の雰囲気下で熱酸化することにより、開口部２１ａの底面に形成されている第１電極材料膜１１に対して熱酸化処理を行い、可変抵抗体膜１３を形成する（ステップ＃１７）。本ステップにおいても、ステップ＃５と同様、開口部２１ａの底面に形成されている第１電極材料膜１１に対し、少なくとも基板１０の基板面に垂直な方向に当該第１電極材料膜１１の膜厚分（図８（ｃ）中のｄ２に相当）の酸化を行うものとする。これにより、開口部２１ａの外側の第１層間絶縁膜１４ａ下層には、第１電極１１が形成されることとなる。
【００７９】
次に、図９（ａ）に示すように、ステップ＃６と同様、第２絶縁材料膜１５を全面に堆積後、エッチバックを行うことで、可変抵抗体膜１３上の開口部２１ａの内側面にサイドウォール状に第２層間絶縁膜１５を形成する（ステップ＃１８）。本ステップ＃１８によって、第２層間絶縁膜１５は、開口部２１ａの内側面において可変抵抗体膜１３上に環状に形成され、開口部２１とは反対側の外側面において、第１層間絶縁膜１４（１４ｂ）並びに第１電極１１と接触する構成となる。
【００８０】
なお、本ステップ＃１８の一例としては、ＳｉＯ２膜をＣＶＤ法により膜厚８５ｎｍ程度全面に堆積後、全面にエッチバックを施すことで開口部２１の内側面に膜厚５ｎｍ程度残存させて第２層間絶縁膜１５を形成することができる。
【００８１】
次に、図９（ｂ）に示すように、ステップ＃７と同様、第２層間絶縁膜１５をマスクとして、露出されている可変抵抗体膜１３に対してエッチングを行い、第２層間絶縁膜１５よりも開口部内側に形成されている可変抵抗体膜１３を除去する（ステップ＃１９）。本ステップにより、第２層間絶縁膜１５下層において、開口部（開口部２２ａ）の外側において第１電極１１と接触し、内側が露出された状態の可変抵抗体１３が形成される。
【００８２】
次に、図９（ｃ）に示すように、ステップ＃８と同様、全面に第２電極材料膜１２を堆積する（ステップ＃２０）。本ステップによって、第１層間絶縁膜１４の上面、第２層間絶縁膜１５の開口部２２側の側面（内側面）、可変抵抗体１３の開口部２２ａ側の側面（内側面）にそれぞれ接するように第２電極材料膜１５が堆積される。
【００８３】
次に、図９（ｄ）に示すように、ステップ＃９と同様、第２電極材料膜１２に対して加工して第２電極１２を形成した後（ステップ＃２１）、ステップ＃１０と同様、全面に保護絶縁膜１７を堆積する（ステップ＃２２）。その後は、公知のコンタクトプラグ形成工程、配線工程を行う。なお、図７に示される断面構造図は、このステップ＃２２終了後におけるＸ１−Ｘ２断面構造図の一部を示したものである。
【００８４】
本実施形態の構成の場合も、第１実施形態と同様、可変抵抗体１３は、サイドウォール状の第２層間絶縁膜１５下層に形成され、開口部から見て外側領域において第１電極１１と、内側領域において第２電極１２とそれぞれ接触する構成となる。すなわち、可変抵抗体１３と両電極との接触面積は、上層に形成される第２層間絶縁膜１５の膜厚によって調整することができる。
【００８５】
このように形成される本発明素子１ａは、可変抵抗体１３と両電極との接触面積を従来構成よりも縮小することができる。この点につき、図１１を参照して説明する。
【００８６】
図１１は、図６と同様に、本発明素子１ａと従来の可変抵抗素子９０との前記寄与面積を比較した概念図である。図１１（ａ）には従来の可変抵抗素子９０の場合が、図１１（ｂ）には本発明素子１ａの場合がそれぞれ示されている。
【００８７】
本発明素子１ａの場合、図７に示されるように、可変抵抗体１３は、第１電極１１と第２電極１２とが交差する領域内において、第１電極１１上に形成される環状の開口部内において、内側壁に形成される第１層間絶縁膜１４ｂのさらに内側に形成される第２層間絶縁膜１５の下層に環状に形成される。そして、図１１（ｂ）に示すように、この環状の可変抵抗体１３の外側面において、下層に形成される第１電極１１と接触し、内側面で上層の第２電極１２と接触する。従って、本発明素子１ａの場合も、第１実施形態に係る本発明素子１と同様、従来の可変抵抗素子９０と比較して、寄与面積を大きく縮小することができる。さらに、可変抵抗体１３と第１電極１１並びに第２電極１２との接触面積は、上記のとおり、第２層間絶縁膜１５の膜厚によって調整可能であり、ステップ＃１８に係る第２絶縁材料膜１５堆積時の堆積膜厚、並びにエッチバック時に残存させる膜厚を調整することにより、適宜縮小させることが可能である。
【００８８】
また、本実施形態の場合、ステップ＃１９に係る可変抵抗体膜１３のエッチング直前の段階で露出している可変抵抗体膜の面積を、第１層間絶縁膜１４ｂの膜厚によっても調整することができる。すなわち、ステップ＃１７に係る熱酸化工程前において、あらかじめ第１層間絶縁膜１４ｂの膜厚を十分に残存させて形成することにより、図８（ｃ）の時点で露出される第１電極材料膜１１の面積が縮小化される。これにより、ステップ＃１７に係る熱酸化工程によって生成される可変抵抗体膜１３の基板面方向に係る長さ（厚み）を縮小化することができる。従って、ステップ＃１９に係るエッチング工程によって形成される環状の可変抵抗体１３の、内径（内側面の直径）及び外径（外側面の直径）をそれぞれ短くすることができるため、両電極との接触面積をさらに縮小化することが可能となる。
【００８９】
第１実施形態の場合においても、ステップ＃６で形成される第２層間絶縁膜１５の膜厚を大きく設定することにより、ステップ＃７終了後に環状に形成される可変抵抗体１３の内径を短くすることは可能である。しかしながら、可変抵抗体１３の外径については短くすることはできないため、可変抵抗体１３と第１電極１１との接触面積を第２実施形態の場合ほど縮小化することはできない。また、第２電極１２と可変抵抗体１３との接触面積を縮小化するためには第２層間絶縁膜１５の膜厚を大きくする必要があるが、第２層間絶縁膜１５の膜厚を大きくした場合、当該第２絶縁膜１５下層に形成される可変抵抗体１３の基板面方向の長さ（環状に形成される可変抵抗体１３の厚み）が大きくなってしまう。すなわち、可変抵抗体１３の抵抗値が第２層間絶縁膜１５の厚みによって左右されるため、所定の抵抗値を実現するに際しては、第２層間絶縁膜１５の膜厚には制約が課されることとなる。従って、かかる制約の下では第２層間絶縁膜１５の厚みを一定程度以上大きくすることができない場合も想定され、このような場合には、従来構成よりは寄与面積を縮小化させることはできるものの、さらなる縮小化を図ることができない。
【００９０】
本実施形態の場合、第１層間絶縁膜１４ｂの膜厚によって環状に形成される可変抵抗体１３の外径を調整することができるため、可変抵抗体１３の基板面方向の長さ（厚み）に影響を与える第２層間絶縁膜１５の膜厚を十分厚くすることなく寄与面積を小さくすることができる。また、製造後の可変抵抗素子１ａが備える可変抵抗体１３の所望抵抗値に応じて第２層間絶縁膜１５の膜厚を調整することができるため、可変抵抗体１３の抵抗値の調整と、寄与面積の縮小との両立が可能となる。
【００９１】
本発明素子１ａによれば、従来の可変抵抗素子９０と比較して、寄与面積を縮小化させることができる。このため、本発明素子１ａを用いて、図１５に示すような不揮発性半導体記憶装置を構成することで、非選択メモリセルを流れる寄生電流を小さくすることができ、消費電流が抑制されるとともに、書込不能状態が起こりにくい安定したスイッチング動作が可能な不揮発性半導体記憶装置が実現できる。
【００９２】
［別実施形態］
以下、別実施形態につき、説明する。
【００９３】
〈１〉  上述の各実施形態では、第１方向に延伸する第１電極１１上の所定領域を開口することにより、可変抵抗体１３を環状に形成するものとしたが、第１電極１１に対して第１方向と同一の方向に空隙部を設けることによっても実現可能である。以下、第１実施形態の場合を例に挙げて説明するが、第２実施形態の場合でも同様に実現可能である。
【００９４】
図１２は、ステップ＃２に係る加工処理終了後の平面模式図を、完成後の平面図と比較して図示したものである。図１２（ａ）にステップ＃２終了後の平面図を、図１２（ｂ）に完成後の平面図（図２と同図）をそれぞれ示している。
【００９５】
ステップ＃２において、第１電極材料膜１１を堆積後、Ｘ１−Ｘ２方向と平行に複数延伸する形状に加工する。このとき、上述の実施形態では、完成後の第１電極１１と同一の幅でパターニング処理を行うのに対し、本実施形態では、隣接する２つの第１電極１１の両外側間の長さ（図１２内のｄ３に相当）をパターニング幅としてＸ１−Ｘ２方向に複数延伸する形状に加工する。
【００９６】
以下、図１３（ａ）〜（ｅ）の平面図を参照して説明する。なお、Ｘ１−Ｘ２方向並びにＹ１−Ｙ２方向に係る各断面構造図は、上記図３及び図４で図示したものと同一の構成となる。なお、図１３に示す各平面図では、説明の便宜上、形成されている層間絶縁膜の一部を図示していない。
【００９７】
図１３（ａ）は、ステップ＃４終了後における平面図である。本ステップ＃４によって、第１層間絶縁膜１４に対し、幅ｄ３でＸ１−Ｘ２方向に延伸する第１電極材料膜１１上の一部領域において、同方向に延伸する空隙部２１が形成される。
【００９８】
図１３（ｂ）は、ステップ＃５終了後における平面図である。本ステップ＃５によって、空隙部２１の底面に露出されていた第１電極材料膜１１が酸化されてＸ１−Ｘ２方向に延伸する可変抵抗体膜１３が形成される。また、本ステップによって、Ｘ１−Ｘ２方向に複数延伸する第１電極１１が形成される。
【００９９】
図１３（ｃ）は、ステップ＃６終了後における平面図である。本ステップ＃６によって、Ｘ１−Ｘ２方向に延伸する第２層間絶縁膜１５が可変抵抗体膜１３上の空隙部２１内壁部分にサイドウォール状に形成される。
【０１００】
図１３（ｄ）は、ステップ＃７終了後における平面図である。本ステップ＃７によって、第２層間絶縁膜１５の下層にある可変抵抗体膜１３以外はエッチング除去され、第２層間絶縁膜１５の内側には下地絶縁膜１６がＸ１−Ｘ２方向に延伸するように露出される。また、隣接する第２層間絶縁膜１５下層に形成される２つの可変抵抗体膜１３が、それぞれの対向面を露出させる。
【０１０１】
図１３（ｅ）は、ステップ＃９終了後における平面図である。図１３（ｄ）において露出された対向する可変抵抗体膜１３膜の露出面と、Ｙ１−Ｙ２方向に延伸する第２電極１２とが接触する構成である。すなわち、第２層間絶縁膜１５の下層位置に形成される可変抵抗体膜１３は、一方の側面が第２電極１２と、他方の側面が第１電極１１とそれぞれ接触する構成となる。かかる工程を経て製造された可変抵抗素子は、図１と同様の断面構造を有する。すなわち、このような工程によって製造された可変抵抗素子においても、第１実施形態と同様、寄与面積の縮小化を図ることができる。特に、本工程によることで、第１実施形態の場合と比較して、第１電極材料膜１１上に開口部を形成する必要がないため、第１電極１１の幅（延伸方向に直交する方向の長さ）を最小加工寸法で形成することができ、集積度を高めることができるという効果を有する。
【０１０２】
〈２〉  上記〈１〉に係る別実施形態では、ステップ＃１において隣接する２つの第１電極１１の両外側間の長さｄ３をパターニング幅としてＸ１−Ｘ２方向に複数延伸する形状に加工するものとしたが、ステップ＃１において加工処理を行わず、ステップ＃４において、隣接する第１電極１１間に空隙部２１を形成する方法によることもできる。この場合、パターニング工程を一工程省略することができるため、工程数を削減できるという効果を有する。
【０１０３】
また、上記〈１〉に記載の方法の場合、Ｙ１側側面において可変抵抗体１３と接触する第１電極１１と、Ｙ２側側面において可変抵抗体１３と接触する第１電極１１とがそれぞれ交互に形成される構成となる。このため、隣接する第１電極１１間においては、可変抵抗体１３と接触する側面位置が異なる状態であるため、接触する可変抵抗体１３の形成位置を考慮すれば完全に同一の構成ではない。従って、製造プロセス過程において、Ｙ１−Ｙ２方向に係る対称性が失われると、場合によっては、隣接する第１電極１１間で可変抵抗体１３の接触面積に差異が生じる可能性がある。
【０１０４】
しかし、本工程によれば、各第１電極１１は、Ｙ１側及びＹ２側の両側面において可変抵抗体１３と接触する構成であるため、上記〈１〉と比較した場合、接触面積は増加するものの、各第１電極１１と可変抵抗体１３の接触面積の均一性を確実に担保することができる。なお、本工程によっても、従来構成と比較した場合には、寄与面積（可変抵抗体１３の電気的に寄与する領域の面積）を縮小化できることは言うまでもない。
【０１０５】
〈３〉  上述の各実施形態において、開口部（２１、２１ａ、２２、２２ａ）の内側壁に形成される各層間絶縁膜（１４、１４ｂ、１５）並びに可変抵抗体１３の形状を環状と記載したが、開口部の形状が矩形筒上である場合には層間絶縁膜並びに可変抵抗体１３の形状も当然に矩形環状となる。すなわち、層間絶縁膜及び可変抵抗体の形状は環状に限定されるものではなく、開口部の形状に応じた形状となり、開口部の形状についても、円筒形状に限定されるものではなく、矩形筒形状やその他の通常の開口工程によって形成される形状で構成されるものとして構わない。
【図面の簡単な説明】
【０１０６】
【図１】本発明に係る第１実施形態の可変抵抗素子の概略構造断面図
【図２】本発明に係る可変抵抗素子で構成されたメモリセルアレイの平面模式図
【図３】本発明の第１実施形態の製造方法を用いて本発明素子を製造する際の各工程毎の概略断面構造図（１）
【図４】本発明の第１実施形態の製造方法を用いて本発明素子を製造する際の各工程毎の概略断面構造図（２）
【図５】本発明の第１実施形態の製造方法の工程を示すフローチャート
【図６】本発明の第１実施形態に係る可変抵抗素子と従来の可変抵抗素子とで電気的に寄与する面積を比較した概念図
【図７】本発明に係る第２実施形態の可変抵抗素子の概略構造断面図
【図８】本発明の第２実施形態の製造方法を用いて本発明素子を製造する際の各工程毎の概略断面構造図（１）
【図９】本発明の第２実施形態の製造方法を用いて本発明素子を製造する際の各工程毎の概略断面構造図（２）
【図１０】本発明の第１実施形態の製造方法の工程を示すフローチャート
【図１１】本発明の第２実施形態に係る可変抵抗素子と従来の可変抵抗素子とで電気的に寄与する面積を比較した概念図
【図１２】従来の可変抵抗素子と比較したときの本発明に係る別実施形態の可変抵抗素子の平面模式図
【図１３】本発明の別実施形態の製造方法を用いて本発明素子を製造する際の各工程毎の平面模式図
【図１４】従来の可変抵抗素子の基本的な構造を示す概略図
【図１５】１Ｒ型メモリセルの一構成例を示す等価回路図
【図１６】メモリセルの一例を示す概略斜視図
【符号の説明】
【０１０７】
１、１ａ：    本発明に係る第１実施形態の可変抵抗素子
１０：    半導体基板
１１：    第１電極
１２：    第２電極
１３：    可変抵抗体
１４：    第１層間絶縁膜
１５：    第２層間絶縁膜
１６：    下地絶縁膜
１７：    保護絶縁膜
３０：    第１電極と第１層間絶縁膜の積層構造
６０：    メモリセルアレイ
６１：    ビット線デコーダ
６２：    ワード線デコーダ
９０：    従来の可変抵抗素子
【図１】
2009043850.tif 000003
【図２】
2009043850.tif 000004
【図３】
2009043850.tif 000005
【図４】
2009043850.tif 000006
【図５】
2009043850.tif 000007
【図６】
2009043850.tif 000008
【図７】
2009043850.tif 000009
【図８】
2009043850.tif 000010
【図９】
2009043850.tif 000011
【図１０】
2009043850.tif 000012
【図１１】
2009043850.tif 000013
【図１２】
2009043850.tif 000014
【図１３】
2009043850.tif 000015
【図１４】
2009043850.tif 000016
【図１５】
2009043850.tif 000017
【図１６】
2009043850.tif 000018