(57)【要約】【課題】固体撮像素子の出力信号をＡ／Ｄ変換してからサンプリングホールドする相関二重サンプリング回路では、撮像素子の高画素化、高速駆動に対応して高速処理できるＡ／Ｄ変換デバイスの入手ができず、回路の全デジタル化は困難であった。【解決手段】固体撮像素子から出力された画素信号のフィードスルー部分のみ及び画素信号の映像部分のみをそれぞれ１画素ごとにサンプルホールドし、かつアナログ／デジタル変換するＦ・Ａ／Ｄ変換手段及びＳ・Ａ／Ｄ変換手段と、前記Ｆ・Ａ／Ｄ変換手段及びＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力する演算処理手段と、前記各手段を駆動・制御するためのクロック信号を生成するクロック生成手段と、を備えている。【選択図】  図１
2009141673.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子から出力された画素信号のフィードスルー部分のレベルと映像部分のレベルとの差から雑音成分を除去する相関二重サンプリング回路において、
前記固体撮像素子から出力された画素信号のフィードスルー部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、Ｆ・Ａ／Ｄ変換手段という）と、前記固体撮像素子から出力された画素信号の映像部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、Ｓ・Ａ／Ｄ変換手段という）と、前記Ｆ・Ａ／Ｄ変換手段及びＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力する演算処理手段と、前記各手段を駆動・制御するためのクロック信号を生成するクロック生成手段と、で構成してなることを特徴とする相関二重サンプリング回路。
【請求項２】
前記クロック生成手段が、前記Ｆ・Ａ／Ｄ変換手段及びＳ・Ａ／Ｄ変換手段を個別のタイミングで標本化するための位相調整手段を備えてなることを特徴とする請求項１に記載の相関二重サンプリング回路。
【請求項３】
固体撮像素子から出力された画素信号のフィードスルー部分のレベルと映像部分のレベルとの差から雑音成分を除去する相関二重サンプリング回路において、
前記固体撮像素子から出力された奇数番の画素信号のフィードスルー部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、ＯＦ・Ａ／Ｄ変換手段という）と、前記固体撮像素子から出力された奇数番の画素信号の映像部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、ＯＳ・Ａ／Ｄ変換手段という）と、前記ＯＦ・Ａ／Ｄ変換手段及びＯＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＯ演算処理手段と、前記固体撮像素子から出力された偶数番の画素信号のフィードスルー部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、ＥＦ・Ａ／Ｄ変換手段という）と、前記固体撮像素子から出力された偶数番の画素信号の映像部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、ＥＳ・Ａ／Ｄ変換手段という）と、前記ＥＦ・Ａ／Ｄ変換手段及びＥＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＥ演算処理手段と、前記Ｏ演算処理手段の出力信号と前記Ｅ演算処理手段の出力信号を交互に切り替え出力する奇数・偶数選択スイッチ手段と、前記各手段を駆動・制御するためのクロック信号を生成するクロック生成手段と、で構成してなることを特徴とする相関二重サンプリング回路。
【請求項４】
固体撮像素子から出力された画素信号のフィードスルー部分のレベルと映像部分のレベルとの差から雑音成分を除去する相関二重サンプリング回路において、
前記固体撮像素子から出力された奇数番の画素信号のフィードスルー部分のみを１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＯＦ・Ａ／Ｄ変換手段と、前記固体撮像素子から出力された奇数番の画素信号の映像部分のみを１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＯＳ・Ａ／Ｄ変換手段と、前記ＯＦ・Ａ／Ｄ変換手段及びＯＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＯ演算処理手段と、を有する複数の奇数画素用相関二重サンプリング（以後、Ｏ・ＣＤＳという）手段を備え、また、前記固体撮像素子から出力された偶数番の画素信号のフィードスルー部分のみを１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＥＦ・Ａ／Ｄ変換と、前記固体撮像素子から出力された偶数番の画素信号の映像部分のみを１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＥＳ・Ａ／Ｄ変換手段と、前記ＥＦ・Ａ／Ｄ変換手段及びＥＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＥ演算処理手段と、を有する複数の偶数画素用相関二重サンプリング（以後、Ｅ・ＣＤＳという）手段を備え、前記Ｏ・ＣＤＳ手段と前記Ｅ・ＣＤＳ手段の出力信号を交互に切り替え出力する複数の奇数・偶数選択スイッチ手段と、前記複数の奇数・偶数選択スイッチ手段からの出力信号を順次切り替えて、前記固体撮像素子から出力された画素信号順に切り替え出力する画素順選択スイッチ手段と、前記各手段を駆動・制御するためのクロック信号を生成するクロック生成手段と、で構成してなることを特徴とする相関二重サンプリング回路。
【請求項５】
前記クロック生成手段が、前記ＯＦ・Ａ／Ｄ変換手段とＯＳ・Ａ／Ｄ変換手段、及び前記ＥＦ・Ａ／Ｄ変換手段とＥＳ・Ａ／Ｄ変換手段を個別のタイミングで標本化するための位相調整手段を備えてなることを特徴とする請求項３又は４に記載の相関二重サンプリング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子等から出力される出力信号をデジタル化して高速処理し雑音成分を除去してＳ／Ｎ比の良い映像信号を出力する相関二重サンプリング回路に関する。
【背景技術】
【０００２】
従来の固体撮像装置においては、図６のブロック図に示すように、固体撮像素子から出力されたアナログ出力信号は、Ａ／Ｄ変換器でデジタル信号に変換されてＣＤＳ回路（相関二重サンプリング回路）に入力され、各画素ごとにそのフィードスルー部分と映像部分とがそれぞれサンプルホールドされた後、両者の差をとることによってその画素に混入した雑音が除去され、雑音のない映像信号として公知の映像信号処理部に加えられ、ガンマ補正等の映像処理が行われて、デジタル化されたＮＴＳＣ方式等のテレビ映像信号を得ている。
【０００３】
図７に上記ＣＤＳ回路での信号処理について説明するための信号処理説明図を示した。図７においてＣＣＤ出力は固体撮像素子から出力された画素信号であり、ｆ１、ｆ２、ｆ３、・・・はフィードスルー部分を、ｓ１、ｓ２、ｓ３、・・・は映像部分を示している。上記ＣＣＤ出力は、前記Ａ／Ｄ変換器で基準クロック信号φの２倍の周波数のクロック信号２φによってアナログ信号からデジタル信号に変換され、フィードスルー部分ｆ１、ｆ２、ｆ３、・・・と映像部分ｓ１、ｓ２、ｓ３、・・・が交互に並ぶＡ／Ｄ出力となってＣＤＳ回路に入力される。    
【０００４】
ＣＤＳ回路では、入力されたＡ／Ｄ出力を基準クロック信号φでサンプルホールドして、フィードスルー部分ｆ１、ｆ２、ｆ３、・・・が連続するＦ・Ｓ／Ｈ出力と、映像部分ｓ１、ｓ２、ｓ３、・・・が連続するＳ・Ｓ／Ｈ出力を得た後、同一画素から得られたＦ・Ｓ／Ｈ出力とＳ・Ｓ／Ｈ出力の差をとったＣＤＳ出力ｆ１−ｓ１、ｆ２−ｓ２、ｆ３−ｓ３、・・・を出力している。
【特許文献１】特開２００１−２０３９４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、技術の進歩により固体撮像素子自体の高速駆動が可能になり、さらに高画素化が相まって、固体撮像素子を駆動する基準クロック信号の周波数が高くなってきており、これに伴って相関二重サンプリング処理もさらなる高速化が必要になってきている。しかし従来の方法でこの相関二重サンプリング処理を高速化するには、前述のように基準クロック信号の２倍のクロック信号で作動するＡ／Ｄ変換器が必要となる。例えば、２００万画素の固体撮像素子を駆動する基準クロック信号の周波数は、７３．６３６ＭＨｚであり、この場合Ａ／Ｄ変換器は１４７．２７２ＭＨｚで動作するものが必要となるが、このような高速作動のＡ／Ｄ変換器の入手は非常に困難であるという問題があった。
本発明は、上記従来技術の問題点に鑑み、相関二重サンプリング処理を基準クロック信号、もしくはその整数分の１の周波数のクロック信号で可能にし、高画素数、高速駆動の撮像素子の固体撮像装置への使用を容易にしようとするものである。
【課題を解決するための手段】
【０００６】
本願発明者は、上記に鑑み鋭意研究の結果、次の手段によりこの課題を解決した。
（１）固体撮像素子から出力された画素信号のフィードスルー部分のレベルと映像部分のレベルとの差から雑音成分を除去する相関二重サンプリング回路において、
前記固体撮像素子から出力された画素信号のフィードスルー部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、Ｆ・Ａ／Ｄ変換手段という）と、前記固体撮像素子から出力された画素信号の映像部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、Ｓ・Ａ／Ｄ変換手段という）と、前記Ｆ・Ａ／Ｄ変換手段及びＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力する演算処理手段と、前記各手段を駆動・制御するためのクロック信号を生成するクロック生成手段と、で構成してなることを特徴とする相関二重サンプリング回路。
【０００７】
（２）前記クロック生成手段が、前記Ｆ・Ａ／Ｄ変換手段及びＳ・Ａ／Ｄ変換手段を個別のタイミングで標本化するための位相調整手段を備えてなることを特徴とする前項（１）に記載の相関二重サンプリング回路。
【０００８】
（３）固体撮像素子から出力された画素信号のフィードスルー部分のレベルと映像部分のレベルとの差から雑音成分を除去する相関二重サンプリング回路において、
前記固体撮像素子から出力された奇数番の画素信号のフィードスルー部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、ＯＦ・Ａ／Ｄ変換手段という）と、前記固体撮像素子から出力された奇数番の画素信号の映像部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、ＯＳ・Ａ／Ｄ変換手段という）と、前記ＯＦ・Ａ／Ｄ変換手段及びＯＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＯ演算処理手段と、前記固体撮像素子から出力された偶数番の画素信号のフィードスルー部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、ＥＦ・Ａ／Ｄ変換手段という）と、前記固体撮像素子から出力された偶数番の画素信号の映像部分のみを１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する手段（以後、ＥＳ・Ａ／Ｄ変換手段という）と、前記ＥＦ・Ａ／Ｄ変換手段及びＥＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＥ演算処理手段と、前記Ｏ演算処理手段の出力信号と前記Ｅ演算処理手段の出力信号を交互に切り替え出力する奇数・偶数選択スイッチ手段と、前記各手段を駆動・制御するためのクロック信号を生成するクロック生成手段と、で構成してなることを特徴とする相関二重サンプリング回路。
【０００９】
（４）固体撮像素子から出力された画素信号のフィードスルー部分のレベルと映像部分のレベルとの差から雑音成分を除去する相関二重サンプリング回路において、
前記固体撮像素子から出力された奇数番の画素信号のフィードスルー部分のみを１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＯＦ・Ａ／Ｄ変換手段と、前記固体撮像素子から出力された奇数番の画素信号の映像部分のみを１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＯＳ・Ａ／Ｄ変換手段と、前記ＯＦ・Ａ／Ｄ変換手段及びＯＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＯ演算処理手段と、を有する複数の奇数画素用相関二重サンプリング（以後、Ｏ・ＣＤＳという）手段を備え、また、前記固体撮像素子から出力された偶数番の画素信号のフィードスルー部分のみを１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＥＦ・Ａ／Ｄ変換と、前記固体撮像素子から出力された偶数番の画素信号の映像部分のみを１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＥＳ・Ａ／Ｄ変換手段と、前記ＥＦ・Ａ／Ｄ変換手段及びＥＳ・Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＥ演算処理手段と、を有する複数の偶数画素用相関二重サンプリング（以後、Ｅ・ＣＤＳという）手段を備え、前記Ｏ・ＣＤＳ手段と前記Ｅ・ＣＤＳ手段の出力信号を交互に切り替え出力する複数の奇数・偶数選択スイッチ手段と、前記複数の奇数・偶数選択スイッチ手段からの出力信号を順次切り替えて、前記固体撮像素子から出力された画素信号順に切り替え出力する画素順選択スイッチ手段と、前記各手段を駆動・制御するためのクロック信号を生成するクロック生成手段と、で構成してなることを特徴とする相関二重サンプリング回路。
【００１０】
（５）前記クロック生成手段が、前記ＯＦ・Ａ／Ｄ変換手段とＯＳ・Ａ／Ｄ変換手段、及び前記ＥＦ・Ａ／Ｄ変換手段とＥＳ・Ａ／Ｄ変換手段を個別のタイミングで標本化するための位相調整手段を備えてなることを特徴とする前項（３）又は（４）に記載の相関二重サンプリング回路。
【発明の効果】
【００１１】
本願発明によれば、次のような効果が発揮される。
１．本願発明の請求項１の発明によれば、
前記固体撮像素子から出力された画素信号のフィードスルー部分のみ及び映像部分のみをそれぞれ１画素ごとにサンプルホールドし、かつアナログ／デジタル変換するＦ・Ａ／Ｄ変換手段及びＳ・Ａ／Ｄ変換手段を備えているので、例えば、２００万画素の固体撮像素子を使用した画像処理方式等高速の基準クロック信号を使用する場合でも、該基準クロック信号と同一のクロック信号でそれぞれＦ・Ａ／Ｄ変換手段及びＳ・Ａ／Ｄ変換手段で画素信号をデジタル変換することができる。
【００１２】
したがって、従来のように基準クロック信号の２倍のクロック周波数に対応できる高価な超高速Ａ／Ｄ変換デバイスを使用する必要が無く、入手し易いＡ／Ｄ変換デバイスによるＡ／Ｄ変換処理とサンプルホールド処理ができるので、廉価で信頼性のあるＡ／Ｄ変換デバイスを使用でき、固体撮像装置の低価格化を実現できる。
【００１３】
さらに、２つのＡ／Ｄ変換手段と演算処理手段で構成する相関二重サンプリング手段が全てデジタル回路で構成でき、かつ以降の信号処理手段を含めたデジタル回路により正確な信号処理と、かつドループ等アナログ方式のサンプルホールド回路特有の問題もなく、省スペース化及び低消費電力化が図れる固体撮像装置を提供できる。
【００１４】
また、前記２つのＡ／Ｄ変換手段及び装置全体の基準クロック信号を、前記Ａ／Ｄ変換手段に許容される最高クロック周波数に設定できるので、さらに固体撮像装置全体の高速処理化に対応できる。
【００１５】
２．本願発明の請求項２の発明によれば、
請求項１の効果に加えて、前記Ｆ・Ａ／Ｄ変換手段とＳ・Ａ／Ｄ変換手段を個別のタイミングで標本化するためのサンプリングクロック位相調整手段を備えているので、画質評価しながらサンプリングクロックの位相調整を行い、フィードスルー部分と映像部分を正確なタイミングでサンプリングすることによって高画質のデジタル信号を生成できる。
【００１６】
３．本願発明の請求項３の発明によれば、
前記奇数番の画素信号のフィードスルー部分のみ及び映像部分のみをそれぞれ１画素ごとにサンプルホールドし、かつアナログ／デジタル変換するＯＦ・Ａ／Ｄ変換手段及びＯＳ・Ａ／Ｄ変換手段と、前記偶数番の画素信号のフィードスルー部分のみ及び映像部分のみをそれぞれ１画素ごとにサンプルホールドし、かつアナログ／デジタル変換するＥＦ・Ａ／Ｄ変換手段及びＥＳ・Ａ／Ｄ変換手段を備えているので、前記４個のＡ／Ｄ変換手段は基準クロック信号の１／２の周波数で駆動できる。したがって、廉価で信頼性のあるＡ／Ｄ変換デバイスを使用でき、固体撮像装置の低価格化を実現できる。
【００１７】
また、各Ａ／Ｄ変換手段を駆動する各クロック周波数が基準クロック信号の１／２の周波数であることから、例えば、応用例として、２００万画素の固体撮像素子を使用した画像処理方式等高速のクロック信号を使用する場合において、固体撮像素子を駆動するクロックは通常７３．６３６ＭＨｚであるが、本願発明では該周波数で各Ａ／Ｄ変換デバイスを駆動すれば、固体撮像素子を駆動するクロックは、さらに２倍の周波数（１４７．２７２ＭＨｚ）のクロックを使用できるため、固体撮像装置全体の信号処理速度を向上することができる。
【００１８】
さらにまた、前記奇数画素用相関二重サンプリング手段及び偶数画素用相関二重サンプリング手段が全てデジタル回路で構成でき、かつ以降の信号処理手段を含めたデジタル回路により正確な信号処理と、かつドループ等アナログ方式のサンプルホールド回路特有の問題もなく、省スペース化及び低消費電力化が図れる固体撮像装置を提供できる。
【００１９】
４．本願発明の請求項４の発明によれば、
前記固体撮像素子から出力された奇数番の画素信号のフィードスルー部分のみ及び映像部分のみをそれぞれ１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＯＦ・Ａ／Ｄ変換手段及びＯＳ・Ａ／Ｄ変換手段と、固体撮像素子から出力された偶数番の画素信号のフィードスルー部分のみ及び映像部分のみをそれぞれ１〜数画素おきにサンプルホールドし、かつアナログ／デジタル変換する複数のＥＦ・Ａ／Ｄ変換手段及びＥＳ・Ａ／Ｄ変換手段を備えているので、前記複数個のＡ／Ｄ変換手段は基準クロック信号の数分の１の周波数で駆動できる。したがって、さらに廉価で信頼性のあるＡ／Ｄ変換デバイスを使用でき、固体撮像装置の低価格化を実現できる。
【００２０】
また、各Ａ／Ｄ変換手段を駆動する各クロック周波数が基準クロック信号φの数分の１の周波数であることから、例えば、応用例として、２００万画素の固体撮像素子を使用した画像処理方式等高速のクロック信号を使用する場合において、固体撮像素子を駆動するクロックは通常７３．６３６ＭＨｚであるが、本願発明では該周波数で各Ａ／Ｄ変換デバイスを駆動すれば、固体撮像素子を駆動するクロックは、さらに数倍の周波数のクロックを使用できるため、固体撮像装置全体の信号処理速度を向上することができる。
【００２１】
さらにまた、前記奇数画素用相関二重サンプリング手段及び偶数画素用相関二重サンプリング手段が全てデジタル回路で構成でき、かつ以降の信号処理手段を含めたデジタル回路により正確な信号処理と、かつドループ等アナログ方式のサンプルホールド回路特有の問題もなく、省スペース化及び低消費電力化が図れる固体撮像装置を提供できる。
【００２２】
５．本願発明の請求項５の発明によれば、
請求項３及び４の効果に加えて、前記クロック生成手段が、前記ＯＦ・Ａ／Ｄ変換手段とＯＳ・Ａ／Ｄ変換手段、及びＥＦ・Ａ／Ｄ変換手段とＥＳ・Ａ／Ｄ変換手段を個別のタイミングで標本化するためのサンプリングクロック位相調整手段を備えているので、画質評価しながらサンプリングクロックの位相調整を行い、フィードスルー部分と映像部分を正確なタイミングでサンプリングすることによって高画質のデジタル信号を生成できる。
【発明を実施するための最良の形態】
【００２３】
本願発明を実施するための最良の形態を実施例図に基づいて詳細に説明する。
図１は、本願発明の固体撮像装置実施例１の相関二重サンプリング回路ブロック図であり、図２は、同発明の実施例１の相関二重サンプリング回路信号処理説明図であり、図３は、同発明の固体撮像装置実施例２の相関二重サンプリング回路ブロック図であり、図４は、同発明の実施例２の相関二重サンプリング回路信号処理説明図であり、図５は、同発明の固体撮像装置実施例３の相関二重サンプリング回路ブロック図である。
【実施例１】
【００２４】
本願発明実施例１の要旨は、前記固体撮像素子から出力された画素信号のフィードスルー部分のみ、及び映像部分のみをそれぞれ１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する前記Ｆ・Ａ／Ｄ変換手段とＳ・Ａ／Ｄ変換手段で画素信号を並列処理し、該並列処理された各出力レベルを演算処理手段で差分演算することによって映像信号部分に現れる雑音成分を除去して出力する相関二重サンプリング手段を構成することにより、基準クロック信号と同一のクロック信号で前記各Ａ／Ｄ変換手段を含むデジタル信号処理を実行できる固体撮像装置を提供する。
【００２５】
図１において、前記固体撮像装置１は、光学画像を光電変換して画素信号としてＣＣＤ出力信号３を出力する固体撮像素子２と、前記ＣＣＤ出力信号３のフィードスルー部分のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＦ・Ａ／Ｄ変換手段４と、前記ＣＣＤ出力信号３の映像部分のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＳ・Ａ／Ｄ変換手段５と、前記Ｆ・Ａ／Ｄ変換手段４及びＳ・Ａ／Ｄ変換手段５からの各出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去してＣＤＳ出力信号８として出力する演算処理手段６と、前記Ｆ・Ａ／Ｄ変換手段４とＳ・Ａ／Ｄ変換手段５及び演算処理手段６で構成する前記相関二重サンプリング手段７と、該相関二重サンプリング手段７から出力された前記ＣＤＳ出力信号８を基準黒レベル補正信号１１で補正する黒レベル補正手段９及び基準黒レベル補正信号１１を生成する黒レベル補正値演算手段１０と、前記黒レベル補正手段９から出力された映像信号を受け、外部に接続された図示しない画像処理装置等に適合させるための、例えば、ガンマ補正、帰線消去信号混合等の公知技術による信号処理を行い映像出力信号１２’を出力するデジタル信号処理手段１２と、前記Ｆ・Ａ／Ｄ変換手段４とＳ・Ａ／Ｄ変換手段５を個別のタイミングで標本化するための位相調整できるサンプリングクロックを生成するサンプリングクロック位相調整手段１３を備えたクロック生成手段１４と、で構成されている。
【００２６】
図において、固体撮像素子２から出力された１画素ごとのフィードスルー部分ｆ１、ｆ２、ｆ３、・・・、及び映像部分ｓ１、ｓ２、ｓ３、・・・を含む光電変換されたＣＣＤ出力信号３は、前記フィードスルー部分のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＦ・Ａ／Ｄ変換手段４と、前記映像部分のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＳ・Ａ／Ｄ変換手段５へそれぞれ入力される。
【００２７】
前記Ｆ・Ａ／Ｄ変換手段４から出力されたＦ・Ａ／Ｄ出力信号、及びＳ・Ａ／Ｄ変換手段５から出力されたＳ・Ａ／Ｄ出力信号は演算処理手段６へ入力されて減算処理され、各出力レベルの差分を演算することにより雑音が除去されたＣＤＳ出力信号８を出力する。
【００２８】
即ち、前記Ｆ・Ａ／Ｄ変換手段４と、Ｓ・Ａ／Ｄ変換手段５及び演算処理手段６により、デジタル化された相関二重サンプリング手段７を構成している。
【００２９】
前記Ｆ・Ａ／Ｄ変換手段４及びＳ・Ａ／Ｄ変換手段５は前述したとおり、それぞれ１画素ごとのフィードスルー部分のみ、１画素ごとの映像部分のみをサンプルホールドしアナログ／デジタル変換しているので、詳しくは後述するが、演算処理手段６を含めデジタル化された相関二重サンプリング手段７は全て基準クロック信号φで駆動されている。
【００３０】
前記相関二重サンプリング手段７から出力されたＣＤＳ出力信号８は、黒レベル補正手段９へ入力され、固体撮像素子２の図示しないオプチカル・ブラック領域の水平走査部分の所定部分を加算平均化するか、又は前記オプチカル・ブラック領域の所定の水平・垂直走査領域を加算平均化する黒レベル補正値演算手段１０から出力された基準黒レベル補正信号１１によって、公知技術による後段の信号処理で基準となる前記ＣＤＳ出力信号８の黒レベルを一定にしている。
【００３１】
黒レベルが一定化されたＣＤＳ出力信号８は、デジタル信号処理手段１２でガンマ補正、帰線消去信号混合等の公知技術による信号処理を行い、外部に接続された図示しない画像処理装置に適合した映像信号１２’を出力する。
【００３２】
前記相関二重サンプリング手段７を含め後段のデジタル回路で使用される基準クロック信号φ等のクロックパルスはクロック生成手段１４で生成されている。
【００３３】
特に、前記Ｆ・Ａ／Ｄ変換手段４とＳ・Ａ／Ｄ変換手段５を個別のタイミングで標本化するための位相調整できるＦ・クロックとＳ・クロックのサンプリングクロックを生成するサンプリングクロック位相調整手段１３を備えていて、図示しない固体撮像素子駆動回路及び固体撮像素子２自体による出力信号のばらつきを補正するため適切なサンプリング位置を制御できるように、出力された映像信号の画質を観察しながら、Ａ／Ｄ変換手段４、５に供給するＦ・クロックとＳ・クロックそれぞれの位相調整を行う。
【００３４】
図２の固体撮像装置実施例１の相関二重サンプリング回路信号処理について説明する。
図１及び図２において、前記固体撮像素子２から出力された１画素ごとのフィードスルー部分ｆ１、ｆ２、ｆ３、・・・ｆｎ（ｎ：整数）、及び映像部分ｓ１、ｓ２、ｓ３、・・・ｓｎを含む光電変換されたＣＣＤ出力信号３は、基準クロック信号φに同期して出力される。
【００３５】
前記フィードスルー部分ｆ１〜は、基準クロック信号φと同周波数の矢印で示されたＦ・クロックの立ち上がりパルスによってサンプルホールドされ、前記Ｆ・クロックの立ち上がりに同期したＦ・Ａ／Ｄ出力（ｆ１、ｆ２、ｆ３、・・・ｆｎ）信号としてＦ・Ａ／Ｄ変換手段４から出力される。
【００３６】
また、前記映像部分ｓ１〜は、基準クロック信号φと同周波数の矢印で示されたＳ・クロックの立ち上がりパルスによってサンプルホールドされ、前記Ｓ・クロックの立ち上がりに同期したＳ・Ａ／Ｄ出力（ｓ１、ｓ２、ｓ３、・・・ｓｎ）信号としてＳ・Ａ／Ｄ変換手段５から出力される。
【００３７】
前述したように、前記Ｆ・Ａ／Ｄ変換手段４から出力されたＦ・Ａ／Ｄ出力信号、及びＳ・Ａ／Ｄ変換手段５から出力されたＳ・Ａ／Ｄ出力信号は演算処理手段６へ入力されて減算処理され、各出力レベルの差分を取ることにより雑音が除去された映像信号ＣＤＳ出力（ＣＤＳ出力：ｆ１−ｓ１、ｆ２−ｓ２、ｆ３−ｓ３、ｆ４−ｓ４、ｆ５−ｓ５、・・・、ｆｎ−ｓｎ）信号８を出力する。
【００３８】
したがって、以上の説明で明らかなように、各Ａ／Ｄ変換手段４、５を駆動するＦ・クロック、Ｓ・クロック共に基準クロック信号φと同周波数であることから、従来例のように基準クロック信号φの２倍のクロック周波数に対応できる高価な超高速Ａ／Ｄ変換デバイスを使用する必要が無く、廉価なＡ／Ｄ変換デバイスによるサンプルホールド処理とＡ／Ｄ変換処理ができる。
【００３９】
また、応用例として、各Ａ／Ｄ変換手段４、５を駆動するＦ・クロック、Ｓ・クロック共に基準クロック信号φと同周波数であることから、より高速なＡ／Ｄ変換処理が可能なＡ／Ｄ変換デバイスを使用すれば、さらに基準クロック信号φを高速化することができ、したがって、装置全体のデジタル信号処理速度を高速化することができる。
【実施例２】
【００４０】
本願発明の実施例２の要旨は、光学画像を光電変換して画素信号として固体撮像素子２から出力されたフィードスルー部分ｆ１、ｆ２、ｆ３、・・・ｆｎ及び映像部分ｓ１、ｓ２、ｓ３、・・・ｓｎを含むＣＣＤ出力信号３を、奇数番画素のフィードスルー部分ｆ１、ｆ３、ｆ５〜と映像部分ｓ１、ｓ３、ｓ５〜をそれぞれ個別に１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する２個のＡ／Ｄ変換手段及びＯ演算処理手段で構成する奇数画素用相関二重サンプリング手段と、偶数番画素のフィードスルー部分ｆ２、ｆ４、ｆ６〜と映像部分ｓ２、ｓ４、ｓ６〜をそれぞれ個別に１画素ごとにサンプルホールドし、かつアナログ／デジタル変換する２個のＡ／Ｄ変換手段及びＥ演算処理手段で構成する偶数画素用相関二重サンプリング手段と、前記奇数画素用相関二重サンプリング手段の出力信号と前記偶数画素用相関二重サンプリング手段の出力信号を交互に切り替え出力する奇数・偶数選択スイッチ手段を備えて構成することにより、各Ａ／Ｄ変換手段を基準クロック信号φの１／２φのクロック信号で駆動しデジタル信号処理を実行できる相関二重サンプリング回路を提供する。
【００４１】
図３において、固体撮像装置１’は、光学画像を光電変換して画素信号として固体撮像素子２から出力されたフィードスルー部分ｆ１、ｆ２、ｆ３、・・・ｆｎ及び映像部分ｓ１、ｓ２、ｓ３、・・・ｓｎを含むＣＣＤ出力信号３を、該ＣＣＤ出力信号３の奇数番画素のフィードスルー部分ｆ１、ｆ３、ｆ５〜のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＯＦ・Ａ／Ｄ変換手段１５と、前記ＣＣＤ出力信号３の奇数番画素の映像部分ｓ１、ｓ３、ｓ５〜のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＯＳ・Ａ／Ｄ変換手段１６と、前記ＯＦ・Ａ／Ｄ変換手段１５と前記ＯＳ・Ａ／Ｄ変換手段１６からの各出力レベルの差分を演算することにより雑音が除去されたＯ・ＣＤＳ出力信号２０を出力するＯ演算処理手段６’と、で構成する奇数画素用相関二重サンプリング手段Ｏ・ＣＤＳ１７と、前記ＣＣＤ出力信号３の偶数番画素のフィードスルー部分ｆ２、ｆ４、ｆ６〜のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＥＦ・Ａ／Ｄ変換手段２１と、前記ＣＣＤ出力信号３の偶数番画素の映像部分ｓ２、ｓ４、ｓ６〜のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＥＳ・Ａ／Ｄ変換手段２２と、前記ＥＦ・Ａ／Ｄ変換手段２１と前記ＥＳ・Ａ／Ｄ変換手段２２からの各出力レベルの差分を演算することにより雑音が除去されたＥ・ＣＤＳ出力信号２６を出力するＥ演算処理手段６”と、で構成する偶数画素用相関二重サンプリング手段Ｅ・ＣＤＳ２３と、前記奇数画素用相関二重サンプリング手段Ｏ・ＣＤＳ１７から出力されたＯ・ＣＤＳ出力信号２０と前記偶数画素用相関二重サンプリング手段Ｅ・ＣＤＳ２３から出力されたＥ・ＣＤＳ出力信号２６を交互に切り替え出力する奇数・偶数選択スイッチ手段２７と、前記各Ａ／Ｄ変換手段を個別のタイミングで標本化するための位相調整できるサンプリングクロックを生成するサンプリングクロック位相調整手段１３’を備えたクロック生成手段１４と、で構成されている。
【００４２】
図において、固体撮像素子２から出力されたフィードスルー部分ｆ１、ｆ２、ｆ３、・・・ｆｎ及び映像部分ｓ１、ｓ２、ｓ３、・・・ｓｎを含む光電変換されたＣＣＤ出力信号３は、前記奇数画素用相関二重サンプリング手段Ｏ・ＣＤＳ１７において、前記ＣＣＤ出力信号３の奇数番画素のフィードスルー部分ｆ１、ｆ３、ｆ５、・・・ｆ（２ｎ−１）のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＯＦ・Ａ／Ｄ変換手段１５と、前記ＣＣＤ出力信号３の奇数番画素の映像部分ｓ１、ｓ３、ｓ５、・・・ｓ（２ｎ−１）のみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＯＳ・Ａ／Ｄ変換手段１６へそれぞれ入力される。
【００４３】
前記ＯＦ・Ａ／Ｄ変換手段１５から出力されたＯＦ・Ａ／Ｄ出力信号１８、及びＯＳ・Ａ／Ｄ変換手段１６から出力されたＯＳ・Ａ／Ｄ出力信号１９はＯ演算処理手段６’へ入力されて減算処理され、各出力レベルの差分を演算することにより雑音が除去されたＯ・ＣＤＳ出力信号２０を出力する。
【００４４】
同様に、固体撮像素子２から出力された１画素ごとのフィードスルー部分ｆ１、ｆ２、ｆ３、・・・ｆｎ及び映像部分ｓ１、ｓ２、ｓ３、・・・ｓｎを含む光電変換されたＣＣＤ出力信号３は、前記偶数画素用相関二重サンプリング手段Ｅ・ＣＤＳ２３において、前記ＣＣＤ出力信号３の偶数番画素のフィードスルー部分ｆ２、ｆ４、ｆ６・・・ｆ２ｎのみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＥＦ・Ａ／Ｄ変換手段２１と、前記ＣＣＤ出力信号３の偶数番画素の映像部分ｓ２、ｓ４、ｓ６・・・ｓ２ｎのみを１画素ごとにサンプルホールドしアナログ／デジタル変換するＥＳ・Ａ／Ｄ変換手段２２へそれぞれ入力される。
【００４５】
前記ＥＦ・Ａ／Ｄ変換手段２１から出力されたＥＦ・Ａ／Ｄ出力信号２４、及びＥＳ・Ａ／Ｄ変換手段２２から出力されたＥＳ・Ａ／Ｄ出力信号２５はＥ演算処理手段６”へ入力されて減算処理され、各出力レベルの差分を演算することにより雑音が除去されたＥ・ＣＤＳ出力信号２６を出力する。
【００４６】
前記奇数画素用相関二重サンプリング手段Ｏ・ＣＤＳ１７から出力されたＯ・ＣＤＳ出力信号２０と、前記偶数画素用相関二重サンプリング手段Ｅ・ＣＤＳ２３から出力されたＥ・ＣＤＳ出力信号２６はそれぞれ奇数・偶数選択スイッチ手段２７の被接触端子に接続され、該奇数・偶数選択スイッチ手段２７により交互に切り替え選択され、前記固体撮像素子から出力された画素信号順に切り替えられた映像信号ＣＤＳ出力信号２８を得ている。
【００４７】
前記各Ａ／Ｄ変換手段を個別のタイミングで標本化するための位相調整できるＯＦ・クロック／ＯＳ・クロック、及びＥＦ・クロック／ＥＳ・クロックの４種類のサンプリングクロックを生成するサンプリングクロック位相調整手段１３’を備えていて、図示しない固体撮像素子駆動回路及び固体撮像素子２自体による出力信号のばらつきを補正するため適切なサンプリング位置を制御できるように、出力された映像信号の画質を観察しながら、各Ａ／Ｄ変換手段に供給するそれぞれのクロックの位相調整を行う。
【００４８】
図４の固体撮像装置実施例２の信号処理について説明する。
図３及び図４において、前記固体撮像素子２から出力されたフィードスルー部分ｆ１、ｆ２、ｆ３、・・・ｆｎ及び映像部分ｓ１、ｓ２、ｓ３、・・・ｓｎを含む光電変換された１画素ごとのＣＣＤ出力信号３は、基準クロック信号φに同期して出力される。
【００４９】
奇数番のフィードスルー部分ｆ１、ｆ３、ｆ５、・・・、ｆ（２ｎ−１）は、矢印で示された基準クロック信号φの１／２φのクロック信号ＯＦ・クロックの立ち上がりパルスによってサンプルホールドされ、前記ＯＦ・クロックの立ち上がりに同期したＯＦ・Ａ／Ｄ出力（ＯＦ・Ａ／Ｄ出力信号１８）としてＯＦ・Ａ／Ｄ変換手段１５から出力される。
【００５０】
また、奇数番の映像部分ｓ１、ｓ３、ｓ５、・・・ｓ（２ｎ−１）は、矢印で示された基準クロック信号φの１／２φのクロック信号ＯＳ・クロックの立ち上がりパルスによってサンプルホールドされ、前記ＯＳ・クロックの立ち上がりに同期したＯＳ・Ａ／Ｄ出力（ＯＳ・Ａ／Ｄ出力信号１９）としてＯＳ・Ａ／Ｄ変換手段１６から出力される。
【００５１】
前述したように、前記ＯＦ・Ａ／Ｄ変換手段１５から出力されたＯＦ・Ａ／Ｄ出力信号１８、及びＯＳ・Ａ／Ｄ変換手段１６から出力されたＯＳ・Ａ／Ｄ出力信号１９はＯ演算処理手段６’へ入力されて減算処理され、各出力レベルの差分を演算することにより雑音が除去された映像信号としてＯ・ＣＤＳ出力（Ｏ・ＣＤＳ出力信号２０）ｆ１−ｓ１、ｆ３−ｓ３、ｆ５−ｓ５、・・・、ｆ（２ｎ−１）−ｓ（２ｎ−１）を出力する。
【００５２】
また、偶数番のフィードスルー部分ｆ２、ｆ４、ｆ６、・・・ｆ２ｎは、矢印で示された基準クロック信号φの１／２φのクロック信号ＥＦ・クロックの立ち上がりパルスによってサンプルホールドされ、前記ＥＦ・クロックの立ち上がりに同期したＥＦ・Ａ／Ｄ出力（ＥＦ・Ａ／Ｄ出力信号２４）としてＥＦ・Ａ／Ｄ変換手段２１から出力される。
【００５３】
また、偶数番の映像部分ｓ２、ｓ４、ｓ６、・・・ｓ２ｎは、矢印で示された基準クロック信号φの１／２φのクロック信号ＥＳ・クロックの立ち上がりパルスによってサンプルホールドされ、前記ＥＳ・クロックの立ち上がりに同期したＥＳ・Ａ／Ｄ出力（ＥＳ・Ａ／Ｄ出力信号２５）としてＥＳ・Ａ／Ｄ変換手段２２から出力される。
【００５４】
前述したように、前記ＥＦ・Ａ／Ｄ変換手段２１から出力されたＥＦ・Ａ／Ｄ出力信号２４、及びＥＳ・Ａ／Ｄ変換手段２２から出力されたＥＳ・Ａ／Ｄ出力信号２５はＥ演算処理手段６”へ入力されて減算処理され、各出力レベルの差分を演算することにより雑音が除去された映像信号としてＥ・ＣＤＳ出力（Ｅ・ＣＤＳ出力信号２６）ｆ２−ｓ２、ｆ４−ｓ４、ｆ６−ｓ６、・・・、ｆ２ｎ−ｓ２ｎを出力する。
【００５５】
前記奇数画素用相関二重サンプリング手段Ｏ・ＣＤＳ１７から出力された前記Ｏ・ＣＤＳ出力信号２０と、前記偶数画素用相関二重サンプリング手段Ｅ・ＣＤＳ２３から出力された前記Ｅ・ＣＤＳ出力信号２６は、それぞれ奇数・偶数選択スイッチ手段２７の被接触端子に接続され、該奇数・偶数選択スイッチ手段２７により交互に切り替え選択され映像信号としてスイッチ出力ｆ１−ｓ１、ｆ２−ｓ２、ｆ３−ｓ３、ｆ４−ｓ４、ｆ５−ｓ５、ｆ６−ｓ６、・・・、ｆｎ−ｓｎを得ている。
【００５６】
以上、図の説明で明らかなように、各Ａ／Ｄ変換手段を駆動するＯＦ・クロックとＯＳ・クロック／ＥＦ・クロックとＥＳ・クロック共に基準クロック信号φの１／２の周波数であることから、従来のように基準クロック信号φの２倍のクロック周波数に対応できる高価な超高速Ａ／Ｄ変換デバイスを使用する必要が無く、本願実施例１よりもさらに廉価なＡ／Ｄ変換デバイスによるＡ／Ｄ変換処理とサンプルホールド処理ができる。
【００５７】
また、上記説明において各Ａ／Ｄ変換手段を駆動する各クロック周波数が基準クロック信号φの１／２の周波数であることから、応用例として、例えば、２００万画素の固体撮像素子を使用した画像処理方式等高速のクロック信号を使用する場合において、固体撮像素子を駆動するクロックは通常７３．６３６ＭＨｚであるが、本実施例２では該周波数で各Ａ／Ｄ変換デバイスを駆動すれば、固体撮像素子を駆動するクロックは、さらに２倍の周波数（１４７．２７２ＭＨｚ）を使用できるため、固体撮像装置全体の信号処理速度を向上することができる。
【００５８】
その他の構成及び機能については、実施例１に準ずる。
【実施例３】
【００５９】
本願発明の実施例３の要旨は、前記実施例２で示した奇数画素用相関二重サンプリング手段Ｏ・ＣＤＳと偶数画素用相関二重サンプリング手段Ｅ・ＣＤＳ及びその出力信号を切替選択する奇数・偶数選択スイッチ手段を有する相関二重サンプリング手段を２回路備え、
前記２回路の相関二重サンプリング手段を、前記固体撮像素子から出力された画素信号のフィードスルー部分のみ及び映像部分のみをそれぞれ１画素おきにサンプルホールドし、かつアナログ／デジタル変換を画素信号順に順次行わせて、前記２つの奇数・偶数選択スイッチ手段と画素順選択スイッチ手段のスイッチ切替によって固体撮像素子から出力された画素信号順に切り替え映像信号を出力する。
【００６０】
したがって、各Ａ／Ｄ変換手段をそれぞれ１画素おきにサンプルホールドし、かつアナログ／デジタル変換を行うためのクロックは、基準クロック信号φの１／４φのクロック信号で駆動しデジタル信号処理を実行できる。
【００６１】
図５において、固体撮像装置１”は、前記固体撮像素子２から出力された奇数番の画素信号のフィードスルー部分ｆ１、ｆ３、ｆ５、ｆ７、・・・のみ及び映像部分ｓ１、ｓ３、ｓ５、ｓ７、・・・のみをそれぞれ１画素おきにサンプルホールドし、かつアナログ／デジタル変換する２個のＯＦ・Ａ／Ｄ変換手段１５、１５及びＯＳ・Ａ／Ｄ変換手段１６、１６と、前記ＯＦ・Ａ／Ｄ変換手段１５、１５及びＯＳ・Ａ／Ｄ変換手段１６、１６からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＯ演算処理手段６’、６’と、を有する１画素おきの奇数番画素１／５，３／７、・・・を処理する２回路のＯ・ＣＤＳ（奇数画素用相関二重サンプリング）手段１７、２９を備え、また、前記固体撮像素子２から出力された偶数番の画素信号のフィードスルー部分ｆ２、ｆ４、ｆ６、ｆ８、・・・のみ及び映像部分ｓ２、ｓ４、ｓ６，ｓ８、・・・のみをそれぞれ１画素おきにサンプルホールドし、かつアナログ／デジタル変換する２個のＥＦ・Ａ／Ｄ変換手段２１、２１及びＥＳ・Ａ／Ｄ変換手段２２、２２と、前記ＥＦ・Ａ／Ｄ変換手段２１、２１及びＥＳ・Ａ／Ｄ変換手段２２、２２からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力するＥ演算処理手段６”、６”と、を有する１画素おきの偶数番画素２／６，４／８、・・・を処理する２回路のＥ・ＣＤＳ（偶数画素用相関二重サンプリング）手段２３、３０を備え、前記Ｏ・ＣＤＳ手段１７、２９と、前記Ｅ・ＣＤＳ手段２３、３０の出力信号を交互に切り替え出力する２個の奇数・偶数選択スイッチ手段２７、２７’と、前記２個の奇数・偶数選択スイッチ手段２７、２７’からの出力信号を順次切り替えて、前記固体撮像素子２から出力された画素信号順に切り替え出力する画素順選択スイッチ手段３４と、前記各Ａ／Ｄ変換手段を個別のタイミングで標本化するための位相調整できるサンプリングクロックを生成するサンプリングクロック位相調整手段１３”を備えた基準クロック信号φを生成するクロック生成手段１４と、で構成している。
【００６２】
図において、固体撮像素子２から出力されたフィードスルー部分ｆ１、ｆ２、ｆ３、・・・ｆｎ及び映像部分ｓ１、ｓ２、ｓ３、・・・ｓｎを含む光電変換されたＣＣＤ出力信号３は、前記奇数画素用相関二重サンプリング手段１／５Ｏ・ＣＤＳ１７において、奇数番画素の１画素おきのフィードスルー部分ｆ１、ｆ５、ｆ９〜のみを基準クロック信号φの１／４φクロックによってサンプルホールドしアナログ／デジタル変換するＯＦ・Ａ／Ｄ変換手段１５と、奇数番画素の１画素おきの映像部分ｓ１、ｓ５、ｓ９〜のみを基準クロック信号φの１／４φクロックによってサンプルホールドしアナログ／デジタル変換するＯＳ・Ａ／Ｄ変換手段１６へそれぞれ入力される。
【００６３】
前記ＯＦ・Ａ／Ｄ変換手段１５から出力されたＯＦ・Ａ／Ｄ出力信号１８、及びＯＳ・Ａ／Ｄ変換手段１６から出力されたＯＳ・Ａ／Ｄ出力信号１９はＯ演算処理手段６’へ入力されて減算処理され、各出力レベルの差分を演算することにより雑音が除去されたＯ・ＣＤＳ出力信号２０としてｆ１−ｓ１、ｆ５−ｓ５、ｆ９−ｓ９、・・・を出力する。
【００６４】
同様に、固体撮像素子２から出力された１画素ごとのフィードスルー部分ｆ１、ｆ２、ｆ３、・・・ｆｎ及び映像部分ｓ１、ｓ２、ｓ３、・・・ｓｎを含む光電変換されたＣＣＤ出力信号３は、前記偶数画素用相関二重サンプリング手段２／６Ｅ・ＣＤＳ２３において、前記ＣＣＤ出力信号３の偶数番画素の１画素おきのフィードスルー部分ｆ２、ｆ６、ｆ１０〜のみを基準クロック信号φの１／４φクロックによってサンプルホールドしアナログ／デジタル変換するＥＦ・Ａ／Ｄ変換手段２１と、前記ＣＣＤ出力信号３の偶数番画素の１画素おきの映像部分ｓ２、ｓ６、ｓ１０〜のみを基準クロック信号φの１／４φクロックによってサンプルホールドしアナログ／デジタル変換するＥＳ・Ａ／Ｄ変換手段２２へそれぞれ入力される。
【００６５】
前記ＥＦ・Ａ／Ｄ変換手段２１から出力されたＥＦ・Ａ／Ｄ出力信号２４、及びＥＳ・Ａ／Ｄ変換手段２２から出力されたＥＳ・Ａ／Ｄ出力信号２５はＥ演算処理手段６”へ入力されて減算処理され、各出力レベルの差分を演算することにより雑音が除去されたＥ・ＣＤＳ出力信号２６としてｆ２−ｓ２、ｆ６−ｓ６、ｆ１０−ｓ１０、・・・を出力する。
【００６６】
前記奇数画素用相関二重サンプリング手段１／５Ｏ・ＣＤＳ１７から出力されたＯ・ＣＤＳ出力信号２０と前記偶数画素用相関二重サンプリング手段２／６Ｅ・ＣＤＳ２３から出力されたＥ・ＣＤＳ出力信号２６は、それぞれ奇数・偶数選択スイッチ手段２７の被接触端子に入力され、該奇数・偶数選択スイッチ手段２７により交互に切り替え選択され、ＣＤＳ出力信号２８として、ｆ１−ｓ１、ｆ２−ｓ２、ｆ５−ｓ５、ｆ６−ｓ６、ｆ９−ｓ９、ｆ１０−ｓ１０、・・・を得て画素順選択スイッチ手段３４の被接触端子へ供給される。
【００６７】
ところで、前記奇数画素用相関二重サンプリング手段３／７Ｏ・ＣＤＳ２９、及び偶数画素用相関二重サンプリング手段４／８Ｅ・ＣＤＳ３０へ入力されたＣＣＤ出力信号３は、前記奇数画素用相関二重サンプリング手段１／５Ｏ・ＣＤＳ１７、及び偶数画素用相関二重サンプリング手段２／６Ｅ・ＣＤＳ２３の説明と同様の信号処理が行われる。
【００６８】
その結果、３／７Ｏ・ＣＤＳ２９からは、前記ＣＣＤ出力信号３の奇数番画素の１画素おきにフィードスルー部分ｆ３、ｆ７、ｆ１１〜のみを基準クロック信号φの１／４φクロックによってサンプルホールドしアナログ／デジタル変換され、また、前記ＣＣＤ出力信号３の奇数番画素の１画素おきに映像部分ｓ３、ｓ７、ｓ１１〜のみを基準クロック信号φの１／４φクロックによってサンプルホールドしアナログ／デジタル変換されて、各出力レベルの差分を演算することにより雑音が除去されたＯ・ＣＤＳ出力信号３１として、ｆ３−ｓ３、ｆ７−ｓ７、ｆ１１−ｓ１１、・・・を出力する。
【００６９】
また、４／８Ｅ・ＣＤＳ３０からは、前記ＣＣＤ出力信号３の偶数番画素の１画素おきにフィードスルー部分ｆ４、ｆ８、ｆ１２〜のみを基準クロック信号φの１／４φクロックによってサンプルホールドしアナログ／デジタル変換され、また、前記ＣＣＤ出力信号３の偶数番画素の１画素おきに映像部分ｓ４、ｓ８、ｓ１２〜のみを基準クロック信号φの１／４φクロックによってサンプルホールドしアナログ／デジタル変換されて、各出力レベルの差分を演算することにより雑音が除去されたＯ・ＣＤＳ出力信号３２として、ｆ４−ｓ４、ｆ８−ｓ８、ｆ１２−ｓ１２、・・・を出力する。
【００７０】
さらに、前記奇数画素用相関二重サンプリング手段３／７Ｏ・ＣＤＳ２９から出力されたＯ・ＣＤＳ出力信号３１と、前記偶数画素用相関二重サンプリング手段４／８Ｅ・ＣＤＳ３０から出力されたＥ・ＣＤＳ出力信号３２はそれぞれ奇数・偶数選択スイッチ手段２７’の被接触端子に入力され、該奇数・偶数選択スイッチ手段２７’により交互に切り替え選択され、ＣＤＳ出力信号３３として、ｆ３−ｓ３、ｆ４−ｓ４、ｆ７−ｓ７、ｆ８−ｓ８、ｆ１１−ｓ１１、ｆ１２−ｓ１２、・・・を得ている。
【００７１】
前記奇数・偶数選択スイッチ手段２７で選択されたＣＤＳ出力信号２８（ｆ１−ｓ１、ｆ２−ｓ２、ｆ５−ｓ５、ｆ６−ｓ６、ｆ９−ｓ９、ｆ１０−ｓ１０、・・・）と、前記奇数・偶数選択スイッチ手段２７’で選択されたＣＤＳ出力信号３３（ｆ３−ｓ３、ｆ４−ｓ４、ｆ７−ｓ７、ｆ８−ｓ８、ｆ１１−ｓ１１、ｆ１２−ｓ１２、・・・）はそれぞれ画素順選択スイッチ手段３４の被接触端子に供給される。
【００７２】
前記画素順選択スイッチ手段３４は基準クロック信号φで駆動・制御され、該の画素順選択スイッチ手段３４の被接触端子に加えられた前記ＣＤＳ出力信号２８、３３は、前記固体撮像素子２から出力された画素順に従って選択制御されて、画素順選択スイッチ出力信号３５として、ｆ１−ｓ１、ｆ２−ｓ２、ｆ３−ｓ３、ｆ４−ｓ４、ｆ５−ｓ５、ｆ６−ｓ６、ｆ７−ｓ７、ｆ８−ｓ８、ｆ９−ｓ９、ｆ１０−ｓ１０、ｆ１１−ｓ１１、ｆ１２−ｓ１２、・・・、ｆｎ−ｓｎの映像信号を得ている。
【００７３】
前記Ｏ・ＣＤＳ１７、２９、及びＥ・ＣＤＳ２３、３０を個別のタイミングで標本化するための位相調整できる８種類のサンプリングクロック（１／５ＯＦ・クロックと１／５ＯＳ・クロック、２／６ＥＦ・クロックと２／６ＥＳ・クロック、３／７ＯＦ・クロックと３／７ＯＳ・クロック、４／８ＥＦ・クロックと４／８ＥＳ・クロック）を生成するサンプリングクロック位相調整手段１３”を備えていて、図示しない固体撮像素子駆動回路及び固体撮像素子２自体による出力信号のばらつきを補正するため適切なサンプリング位置を制御できるように、出力された映像信号の画質を観察しながら、各Ａ／Ｄ変換手段に供給するそれぞれのクロックの位相調整を行う。
【００７４】
以上、図５の説明で明らかなように、各Ａ／Ｄ変換手段を駆動するＯＦ・クロックとＯＳ・クロック／ＥＦ・クロックとＥＳ・クロック共に基準クロック信号φの１／４φの周波数であることから、従来のように基準クロック信号φの２倍のクロック周波数に対応できる高価な超高速Ａ／Ｄ変換デバイスを使用する必要が無く、本願実施例２よりもさらに廉価なＡ／Ｄ変換デバイスによるＡ／Ｄ変換処理とサンプルホールド処理ができる。
【００７５】
また、上記説明において各Ａ／Ｄ変換手段を駆動する各クロック周波数が基準クロック信号φの１／４の周波数であることから、応用例として、例えば、２００万画素の固体撮像素子を使用した画像処理方式等高速のクロック信号を使用する場合において、固体撮像素子を駆動するクロックは通常７３．６３６ＭＨｚであるが、本実施例３では該周波数で各Ａ／Ｄ変換デバイスを駆動すれば、固体撮像素子を駆動するクロックは、さらに４倍の周波数（２９４．５４４ＭＨｚ）を使用できるため、固体撮像装置全体の信号処理速度を向上することができる。
【００７６】
上記実施例３は、前記実施例２で示した奇数画素用相関二重サンプリング手段Ｏ・ＣＤＳと偶数画素用相関二重サンプリング手段Ｅ・ＣＤＳ及びその出力信号を切替選択する奇数・偶数選択スイッチ手段を有する相関二重サンプリング手段を２回路備えた構成で記述したが、該２回路を３〜複数回路で構成してもよく、３〜複数回路の相関二重サンプリング手段を、前記固体撮像素子から出力された画素信号のフィードスルー部分のみ及び映像部分のみをそれぞれ１画素おきにサンプルホールドし、かつアナログ／デジタル変換を画素信号順に順次行わせて、３〜複数の奇数・偶数選択スイッチ手段と画素順選択スイッチ手段のスイッチ切替によって固体撮像素子から出力された画素信号順に切り替え映像信号を出力すれば、基準クロック信号φの１／６φ〜数分の１φの周波数のクロックで各Ａ／Ｄ変換手段を駆動・制御できる。
【００７７】
その他の構成及び機能については、実施例１に準ずる。
【００７８】
上記各実施例において、本願発明に関する構成の説明に止め、固体撮像素子２を駆動する機構、Ａ／Ｄ変換デバイス入力に対する固体撮像素子２からの出力信号レベルの適正化回路等の説明は省略した。
【産業上の利用可能性】
【００７９】
前記光電変換された出力信号の１画素ごとのフィードスルー部分と映像部分をそれぞれ個別にサンプルホールドし、かつアナログ／デジタル変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段からの出力レベルの差分を演算することによって映像信号部分に現れる雑音成分を除去して出力する演算処理手段と、で構成する相関二重サンプリング回路を１〜複数回路備えているので、Ａ／Ｄ変換手段を含め同一の基準クロック信号、又は基準クロック信号の１／２〜数分の１の周波数でＡ／Ｄ変換処理できるので、固体撮像素子の高画素化、高速駆動に容易に対応し画像処理装置の高速処理、低価格化に利用できる。
【図面の簡単な説明】
【００８０】
【図１】本願発明の固体撮像装置実施例１の相関二重サンプリング回路ブロック図
【図２】同発明の実施例１の相関二重サンプリング回路信号処理説明図
【図３】同発明の固体撮像装置実施例２の相関二重サンプリング回路ブロック図
【図４】同発明の実施例２の相関二重サンプリング回路信号処理説明図
【図５】同発明の固体撮像装置実施例３の相関二重サンプリング回路ブロック図
【図６】従来例の固体撮像装置のブロック図
【図７】従来例の信号処理説明図
【符号の説明】
【００８１】
１、１’，１”：固体撮像装置
２：固体撮像素子
３：ＣＣＤ出力信号
４：Ｆ・Ａ／Ｄ変換手段
５：Ｓ・Ａ／Ｄ変換手段
６：演算処理手段
６’：Ｏ演算処理手段
６”：Ｅ演算処理手段
７：相関二重サンプリング手段
８：ＣＤＳ出力信号
９：黒レベル補正手段
１０：黒レベル補正値演算手段
１１：基準黒レベル補正信号
１２：デジタル信号処理手段
１２’：映像出力信号
１３、１３’：サンプリングクロック位相調整手段
１４：クロック生成手段
１５：ＯＦ・Ａ／Ｄ変換手段
１６：ＯＳ・Ａ／Ｄ変換手段
１７：Ｏ・ＣＤＳ
１８：ＯＦ・Ａ／Ｄ出力信号
１９：ＯＳ・Ａ／Ｄ出力信号
２０：Ｏ・ＣＤＳ出力信号
２１：ＥＦ・Ａ／Ｄ変換手段
２２：ＥＳ・Ａ／Ｄ変換手段
２３：Ｅ・ＣＤＳ
２４：ＥＦ・Ａ／Ｄ出力信号
２５：ＥＳ・Ａ／Ｄ出力信号
２６：Ｅ・ＣＤＳ出力信号
２７、２７’：奇数・偶数選択スイッチ手段
２８：ＣＤＳ出力信号
２９：Ｏ・ＣＤＳ
３０：Ｅ・ＣＤＳ
３１：Ｏ・ＣＤＳ出力信号
３２：Ｅ・ＣＤＳ出力信号
３３：ＣＤＳ出力信号
３４：画素順選択スイッチ
３５：画素順選択スイッチ出力
ｆ１〜：フィードスルー部分
ｓ１〜：映像部分
【図１】
2009141673.tif 000003
【図２】
2009141673.tif 000004
【図３】
2009141673.tif 000005
【図４】
2009141673.tif 000006
【図５】
2009141673.tif 000007
【図６】
2009141673.tif 000008
【図７】
2009141673.tif 000009