(57)【要約】【課題】  ボディ領域のコーナー部における電界集中を緩和する。【解決手段】  縦型の半導体装置１００は、ｎ型半導体領域５とボディ領域８とチャネル領域１４と第１接続領域２６と第２接続領域１２とゲート電極１８とトレンチ電極２２,２４を備えている。ｎ型半導体領域５は、電源電圧の一方の極性に電気的に接続している。ボディ領域８は、ｎ型半導体領域５上に間隙Ｌを残して設けられている。チャネル領域１４は、ボディ領域上に設けられている。第１接続領域２６は、ｎ型半導体領域５とチャネル領域１４を電気的に接続している。第２接続領域１２は、チャネル領域１４と電源電圧の他方の極性を電気的に接続している。ゲート電極１８は、チャネル領域１４を介してボディ領域８に対向している。トレンチ電極２２,２４は、間隙Ｌ内に設けられており、絶縁膜２４とその絶縁膜で被覆された導電体２２を有する。【選択図】  図１
2009038200.tif 000002
【特許請求の範囲】
【請求項１】
縦型の半導体装置であって、
電源電圧の一方の極性に電気的に接続するとともに、ｎ型の不純物を含んでいるIII族窒化物半導体のｎ型半導体領域と、
ｎ型半導体領域上に間隙を残して設けられており、ｐ型の不純物を含んでいるIII族窒化物半導体のボディ領域と、
ボディ領域上に設けられているチャネル領域と、
前記間隙内に設けられており、ｎ型半導体領域とチャネル領域を電気的に接続している第１接続領域と、
チャネル領域を介して前記第１接続領域に対向しており、チャネル領域と電源電圧の他方の極性を電気的に接続する第２接続領域と、
チャネル領域を介してボディ領域に対向しており、第１接続領域と第２接続領域の間に設けられているゲート電極と、
前記間隙内に設けられており、絶縁膜とその絶縁膜で被覆された導電体とを有するトレンチ電極と、を備えている半導体装置。
【請求項２】
ゲート電極とトレンチ電極の導電体が、電気的に接続していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
ゲート電極とトレンチ電極の導電体が、一体で構成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
トレンチ電極が、前記間隙を越えてｎ型半導体領域にまで達していることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
トレンチ電極の底面の絶縁膜に対向しているとともに、ｐ型の不純物を含んでいるIII族窒化物半導体のｐ型半導体領域をさらに備えていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記ｐ型半導体領域は、トレンチ電極の底面の絶縁膜に接していることを特徴とする請求項５に記載の半導体装置。
【請求項７】
チャネル領域が、III族窒化物半導体のヘテロ接合を有しており、
そのヘテロ接合は、第１接続領域と第２接続領域を結ぶ方向に沿って延びていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１接続領域が、III族窒化物半導体のヘテロ接合を有しており、
そのヘテロ接合は、ｎ型半導体領域とチャネル領域を結ぶ方向に沿って延びていることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体を利用した縦型の半導体装置に関する。
【背景技術】
【０００２】
図２０に、特許文献１に開示されている窒化ガリウムを利用した半導体装置５００の断面図を示す。半導体装置５００は、ｎ型半導体領域５０５と、ｎ型半導体領域５０５上に間隙Ｌを残して設けられているｐ型のボディ領域５０８と、ボディ領域５０８上に設けられているｎ型のチャネル領域５１４と、間隙Ｌ内に設けられているとともにｎ型半導体領域５０５とチャネル領域５１４を電気的に接続しているｎ型のアパーチャ領域５２６（第１接続領域の一例）と、チャネル領域５１４を介してアパーチャ領域５２６に対向しているｎ型のソース領域５１２（第２接続領域の一例）と、チャネル領域５１４を介してボディ領域５０８に対向しているゲート電極５１８を備えている。ｎ型半導体領域５０５は、ドレイン領域５０４とドリフト領域５０６を有しており、ドレイン電極５０２に電気的に接続している。ソース領域５１２とボディ領域５０８は、ソース電極５１０に電気的に接続している。
【０００３】
半導体装置５００では、ゲート電極５１８に正の電圧が印加されていないときは、ボディ領域５０８から伸びる空乏層がチャンネル領域５１４を超えてゲート絶縁膜５１６にまで達し、チャネル領域５１４が空乏化する。これにより、半導体装置５００がオフする。ゲート電極５１８に正の電圧が印加されると、チャネル領域５１４に形成されていた空乏層が縮小し、チャネル領域５１４にチャネルが形成される。ソース領域５１２から供給された電子は、チャネル領域５１４、アパーチャ領域５２６、及びｎ型半導体領域５０５を経由してドレイン電極５０２まで流れる。これにより、半導体装置５００がオンする。
【０００４】
【特許文献１】特開２００４−２６０１４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２１に、半導体装置５００がオフしているときのボディ領域５０８近傍の等電位線分布のシミュレーション結果を示す。図２１に示すように、半導体装置５００がオフしていると、ボディ領域５０８のコーナー部５０８ａに電界が集中していることが分かる。半導体装置５００がオフしているときは、ボディ領域５０８とゲート電極５１８の電位が等しい。このため、図２１に示すように、ボディ領域５０８のコーナー部５０８ａにおいて等電位線が大きく屈曲し、コーナー部５０８ａで電界が集中してしまう。
本発明は、ボディ領域のコーナー部における電界集中を緩和する技術を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本明細書で開示される半導体装置は、隣接するボディ領域の間隙内にトレンチ電極が設けられていることを特徴としている。トレンチ電極は、絶縁膜とその絶縁膜で被覆された導電体を有している。トレンチ電極の導電体には、ボディ領域のコーナー部で等電位線が大きく屈曲しないように、所定の電圧が印加される。例えば、半導体装置がオフしているときに、トレンチ電極の導電体とボディ領域が略同電位となるような電圧がトレンチ電極の導電体に印加される。半導体装置がオフしているときに、トレンチ電極の導電体の電位をこのような電位に固定すると、ボディ領域のコーナー部において等電位線が大きく屈曲するのが抑えられ、この結果、ボディ領域のコーナー部における電界集中が緩和される。
【０００７】
すなわち、本明細書で開示される半導体装置は、縦型の半導体装置であって、電源電圧の一方の極性に電気的に接続するとともにｎ型の不純物を含んでいるIII族窒化物半導体のｎ型半導体領域と、ｎ型半導体領域上に間隙を残して設けられており、ｐ型の不純物を含んでいるIII族窒化物半導体のボディ領域と、ボディ領域上に設けられているチャネル領域と、前記間隙内に設けられており、ｎ型半導体領域とチャネル領域を電気的に接続している第１接続領域と、チャネル領域を介して第１接続領域に対向しており、チャネル領域と電源電圧の他方の極性を電気的に接続する第２接続領域と、チャネル領域を介してボディ領域に対向しており、第１接続領域と第２接続領域の間に設けられているゲート電極と、前記間隙内に設けられており、絶縁膜とその絶縁膜で被覆された導電体を有するトレンチ電極と、を備えていることを特徴としている。
ここで、ゲート電極は、直接的にチャネル領域に接していても良く、ゲート絶縁膜を介して間接的にチャネル領域に接していても良い。
【０００８】
本明細書で開示される半導体装置では、ゲート電極とトレンチ電極の導電体が、電気的に接続されていることが好ましい。
ゲート電極とトレンチ電極の導電体が電気的に接続されていると、トレンチ電極の導電体には、ゲート電極と同周期で変動する電圧が印加される。ゲート電極にオフ電圧が印加される時はトレンチ電極の導電体にもオフ電圧が印加され、ゲート電極にオン電圧が印加される時はトレンチ電極の導電体にもオン電圧が印加される。
半導体装置がオフするタイミングでは、トレンチ電極の導電体にオフ電圧が印加される。オフ電圧が印加されたトレンチ電極の導電体は、ボディ領域の電位と略同電位に固定されるので、ボディ領域のコーナー部において等電位線が大きく屈曲するのが抑えられ、この結果、ボディ領域のコーナー部における電界集中が緩和される。
さらに、上記の半導体装置によると、半導体装置がオンするタイミングでは、トレンチ電極の導電体にオン電圧が印加される。トレンチ電極の導電体にオン電圧が印加されると、ボディ領域から第１接続領域内に伸びている空乏層を縮小させることができる。したがって、半導体装置がオンしているときに、第１接続領域の電流経路を広く確保することができ、第１接続領域の電気抵抗を低減することができる。これにより、半導体装置のオン抵抗を低減することができる。
【０００９】
本明細書で開示される半導体装置では、ゲート電極とトレンチ電極の導電体が、一体で構成されていることが好ましい。
上記の半導体装置によると、ゲート電極とトレンチ電極を別々に設ける場合に比べて、半導体装置の構造を簡単化することができる。
【００１０】
本明細書で開示される半導体装置では、トレンチ電極が、前記間隙を越えてｎ型半導体領域にまで達していることが好ましい。
上記の半導体装置では、トレンチ電極がボディ領域のコーナー部よりも深い位置にまで設けられている。このため、ボディ領域のコーナー部の電界集中を顕著に抑制することができる。
【００１１】
本明細書で開示される半導体装置では、トレンチ電極の底面の絶縁膜に対向しているとともに、ｐ型の不純物を含んでいるIII族窒化物半導体のｐ型半導体領域をさらに備えていることが好ましい。
上記の半導体装置によると、半導体装置がオフしているときに、ｐ型半導体領域から周囲に向けて空乏層を伸ばすことができる。このため、トレンチ電極の底面の絶縁膜における電界集中を緩和することができる。
【００１２】
本明細書で開示される半導体装置では、ｐ型半導体領域が、トレンチ電極の底面の絶縁膜に接していることが好ましい。
上記の半導体装置によると、トレンチ電極の底面の絶縁膜における電界集中を顕著に緩和することができる。
【００１３】
本明細書で開示される半導体装置では、チャネル領域が、III族窒化物半導体のヘテロ接合を有していてもよい。そのヘテロ接合は、第１接続領域と第２接続領域を結ぶ方向に沿って延びていることを特徴としている。
また、本明細書で開示される半導体装置では、第１接続領域も、III族窒化物半導体のヘテロ接合を有していてもよい。そのヘテロ接合は、ｎ型半導体領域とチャネル領域を結ぶ方向に沿って延びていることを特徴としている。
ヘテロ接合は２次元電子ガス層を誘起するので、オン抵抗の低減化に有効である。チャネル領域にヘテロ接合が設けられていると、チャネル抵抗を低減し、オン抵抗の小さい半導体装置を実現できる。第１接続領域にヘテロ接合が設けられていると、第１接続領域における抵抗を低減し、オン抵抗の小さい半導体装置を実現できる。
【発明の効果】
【００１４】
本明細書で開示される技術によると、半導体装置をオフしたときにボディ領域のコーナー部の電界集中を緩和することができる。そのため、本明細書で開示される技術を利用すると、耐圧の高い半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１５】
実施例の主要な特徴を列記する。
（特徴１）  ｎ型半導体領域は、ｎ型の不純物が低濃度に含まれている領域とｎ型の不純物が高濃度に含まれている領域を有しており、ｎ型の不純物が高濃度に含まれている領域が電源電圧の一方の極性に電気的に接続されている。
（特徴２）  半導体装置３００では、ボディ領域とチャネル領域の間に、不純物拡散防止膜が形成されている。
（特徴３）  半導体装置３００では、ボディ領域とソース電極の間に、ソース電極よりも低抵抗のコンタクト電極が形成されている。
【実施例】
【００１６】
（第１実施例）
図１に、縦型のIII族窒化物半導体装置１００の縦断面図を模式的に示す。図１の断面図は半導体装置１００の単位構造を示しており、この単位構造が紙面左右方向に繰り返し形成されている。なお、図面の明瞭化のため、各部の構成の縮尺を適宜変更している。
半導体装置１００は、ドレイン電極２と、ドレイン電極２上に設けられているｎ＋型のドレイン領域４と、ドレイン領域４上に設けられているｎ型のドリフト領域６を備えている。ドレイン領域４とドリフト領域６は、窒化ガリウム（ＧａＮ）を主材料とする半導体で形成されている。ドレイン電極２は、ドレイン領域４に電気的に接続している。また、ドレイン電極２には、高電圧（電源電圧の一方の極性）側端子Ｄが接続している。本実施例の半導体装置１００では、ドレイン領域４の不純物濃度がおよそ３×１０１８ｃｍ−３に調整されており、ドリフト領域６の不純物濃度がおよそ１×１０１６ｃｍ−３に調整されている。なお、本実施例では、ドレイン領域４とドリフト領域６をまとめて、ｎ型半導体領域５と称することがある。
半導体装置１００はさらに、ドリフト領域６の表面に間隙Ｌを残して設けられているｐ＋型のボディ領域８を備えている。ボディ領域８は、窒化ガリウムを主材料とする半導体で形成されている。間隙Ｌによって、ボディ領域８は複数個に分断されている。換言すると、複数個のボディ領域８がドリフト領域６の表面に形成されており、隣接するボディ領域８の間は、後述するアパーチャ領域２６（第１接続領域の一例）によって隔てられている。半導体装置１００を平面視したときに、各々のボディ領域８は紙面奥行き方向に伸びてストライプ状に形成されている。本実施例の半導体装置１００では、ボディ領域８の不純物濃度がおよそ１×１０１９ｃｍ−３に調整されている。
【００１７】
半導体装置１００はさらに、間隙Ｌ内に設けられているｎ型のアパーチャ領域２６（第１接続領域の一例）を備えている。アパーチャ領域２６は、窒化ガリウムを主材料とする半導体で形成されている。アパーチャ領域２６によって、後述するチャネル領域１４とｎ型半導体領域５が電気的に接続されている。本実施例の半導体装置１００では、アパーチャ領域の不純物濃度がおよそ１×１０１６ｃｍ−３に調整されている。
【００１８】
半導体装置１００はさらに、ボディ領域８上に設けられているｎ型のチャネル領域１４と、ｎ＋型のソース領域１２（第２接続領域の一例）を備えている。本実施例では、ソース領域１２がボディ領域８上に設けられている。チャネル領域１４とソース領域１２は、窒化ガリウムを主材料とする半導体で形成されている。ソース領域１２は、チャネル領域１４を介してアパーチャ領域２６に対向する位置に形成されており、チャネル領域１４の端部に接している。本実施例の半導体装置１００では、チャネル領域１４の不純物濃度がおよそ１×１０１６ｃｍ−３に調整されており、ソース領域１２の不純物濃度がおよそ１×１０２０ｃｍ−３に調整されている。
ソース電極１０は、ソース領域１２に接続している。また、ソース電極１０には、低電圧（電源電圧の他方の極性）側端子Ｓが接続している。ソース電極１０は、ボディ領域８にも電気的に接続している。
上記したように、チャネル領域１４とアパーチャ領域２６とドリフト領域６は、窒化ガリウムを主材料とするｎ−型の半導体であり、それらの不純物が同一量に調整されている。すなわち、チャネル領域１４とアパーチャ領域２６とドリフト領域６は、連続した１つの領域と見なすこともできる。
【００１９】
半導体装置１００はさらに、ニッケル（Ｎｉ）を主材料とするゲート電極１８を備えている。ゲート電極１８は、チャネル領域１４を介してボディ領域８に対向している。より正確には、ゲート電極１８は、ソース領域１２の一部とチャネル領域１４を介してボディ領域８に対向している。また、ゲート電極１８は、チャネル領域１４に直接接していない。ゲート電極１８は、ゲート絶縁膜１６を介してチャネル領域１４に対向している。なお、本実施例の半導体装置１００では、ゲート電極１８がソース領域１２の一部とチャネル領域１４を介してボディ領域８に対向している。しかしながら、ゲート電極１８は、アパーチャ領域２６とソース領域１２の間でボディ電極８に対向していればよい。また、ゲート電極１８とソース電極１０は、電気的に絶縁されている。
半導体装置１００はさらに、多結晶シリコンを主材料とするトレンチ電極２２（トレンチ電極の導電体の一例）を備えている。トレンチ電極２２は間隙Ｌ内に設けられている。トレンチ電極２２は絶縁膜２４（トレンチ電極の絶縁膜の一例）を介してアパーチャ領域２６に対向している。トレンチ電極２２とゲート電極１８は一体に構成されており、電気的に接続されている。また、絶縁膜２４とゲート絶縁膜１６は一体に構成されている。トレンチ電極２２には、ゲート電極１８と同じ周期で変動する電圧が印加される。すなわち、トレンチ電極２２をゲート電極１８の一部と見なすこともでき、絶縁膜２４をゲート絶縁膜１６の一部と見なすこともできる。本実施例の半導体装置１００では、トレンチ電極２２が間隙Ｌ内に設けられている。しかしながら、図２に示す半導体装置２００のように、トレンチ電極２２が間隙Ｌを越えてドリフト領域６にまで達していてもよい。
【００２０】
半導体装置１００の動作を説明する。
ｐ型のボディ領域８の表面に、ｎ型のチャネル領域１４が形成されている。ゲート電極１８に電圧を印加していない状態では、ボディ領域８から伸びる空乏層がチャネル領域１４を超えてゲート絶縁膜１６にまで達し、チャネル領域１４が空乏化されている。チャネル領域１４が空乏化されているので、電子はチャネル領域１４内を走行することができない。すなわち、半導体装置１００はオフしている。ゲート電極１８に電圧を印加していない状態では、ソース電極１０とドレイン電極２の間に電位差が生じ、半導体装置１００内に電界が生じる。
【００２１】
図３に、半導体装置１００がオフしているときのボディ領域８近傍の等電位線分布のシミュレーション結果を示す。
上記したように、半導体装置１００では、間隙Ｌ内にトレンチ電極２２が設けられている。そのため、半導体装置１００をオフしても、図３に示すように、ボディ領域８のコーナー部８ａにおいて、等電位線が大きく曲がっていない。半導体装置１００がオフしているときに、コーナー部８ａに電界が集中することが抑制されている。この現象は、従来の半導体装置５００がオフしたときに、半導体装置５００内に生じる電界の等電位分布（図２１を参照）と比較すると顕著である。
半導体装置１００では、半導体装置１００をオフしたときに、電界が集中しやすい部位（ボディ領域８のコーナー部８ａ）に電界が集中することを抑制することができる。半導体装置１００では、間隙Ｌ内にトレンチ電極２２を設けることによって、耐圧の高い半導体装置を実現している。
【００２２】
ゲート電極１８に正の電圧が印加されている状態では、チャネル領域１４に形成されていた空乏層が縮小し、チャネル領域１４内を電子が移動できるようになる。すなわち、半導体装置１００がオンする。
ソース領域１２からチャネル領域１４内を横方向に走行してきた電子は、アパーチャ領域２６を流れ、ドリフト領域６、ドレイン領域４を通過してドレイン電極２に流れる。ソース電極１０とドレイン電極２の間が導通する。半導体装置１００は、ノーマリーオフの動作をする縦型の半導体装置である。
【００２３】
上記したように、ゲート電極１８に電圧を印加していない状態では、ボディ領域８から伸びる空乏層がチャネル領域１４に形成されている。空乏層は、ボディ領域８からチャネル領域１４に向けて伸びるだけではない。空乏層は、ボディ領域８からアパーチャ領域２６とドリフト領域６に向けても伸びて形成される。本実施例の半導体装置１００では、トレンチ電極２２が間隙Ｌ内に設けられている。上記したように、トレンチ電極２２とゲート電極１８は電気的に接続されている。ゲート電極１８に正の電圧が印加されていると、トレンチ電極２２にも正の電圧が印加され、アパーチャ領域２６に形成されていた空乏層が縮小する。そのため、半導体装置１００をオンしたときに、アパーチャ領域２６内において空乏層が形成されていない領域を広くすることができる。すなわち、アパーチャ領域２６内において電子が通過できる領域を広くすることができる。その結果、アパーチャ領域２６内の電子の移動抵抗を小さくすることができる。半導体装置１００では、ゲート電極１８とトレンチ電極２２が電気的に接続していることによって、よりオン抵抗の小さい半導体装置を実現している。
【００２４】
（半導体装置１００の製造方法）
半導体装置１００の製造方法について図４から図１０を参照して説明する。
まず図４に示すように、窒化ガリウムを主材料とするｎ＋型の半導体基板４を用意する。半導体基板４の厚みはおよそ２００μｍである。次に、図５に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、半導体基板４の表面に、窒化ガリウムを主材料とするｎ型の半導体領域６をエピタキシャル成長させる。半導体領域６の厚みは、およそ１０μｍである。この段階で、ｎ型半導体領域５が完成する。
次に図６に示すように、ＭＯＣＶＤ法を利用して窒化ガリウムを主材料とするｐ＋型の半導体層８をエピタキシャル成長させる。ここでは半導体層８の不純物として、マグネシウム（Ｍｇ）が使用されている。半導体層８の厚みは、およそ０．５μｍである。次に、半導体層８の表面に開口２８ａを有するマスク層２８を形成する。その後、マスク層２８の開口２８ａから半導体層８をドリフト領域６が露出するまでエッチングし、トレンチ２１を形成する。この段階で、複数のボディ領域８が形成され、隣接するボディ領域８の間に間隙Ｌが形成される。なお、マスク層２８として、酸化シリコン（ＳｉＯ２）等を利用することができる。また、半導体層８のエッチングは、ＩＣＰ（Inductive Coupled Plasma）等のドライエッチングを利用することができる。
なお、図６ではドリフト領域６の表面が露出するまで半導体層８をエッチングしているが、半導体層８を貫通してドリフト領域６の内部までエッチングしてもよい。後述するトレンチ電極２２を形成する工程において、トレンチ電極２２をドリフト領域６にまで形成することができる。半導体装置２００を製造することができる。また、半導体層８を貫通して所望する深さよりも深くまでドリフト領域６をエッチングし、その後、所望する深さまで窒化ガリウムを主材料とするｎ型の半導体を選択成長させてもよい。隣接するボディ領域８を確実に分離することができる。また、トレンチ電極２２の長さを精度よく形成することができる。
【００２５】
次に図７に示すように、マスク層２８を除去した後に、ＭＯＣＶＤ法を利用して、窒化ガリウムを主材料とするｎ型の半導体領域２６、１４を成長させる。半導体領域２６、１４の厚みは、およそ１２５ｎｍである。ここでは、隣接するボディ領域８の間隙Ｌ内に形成されている半導体を半導体領域（アパーチャ領域）２６と称し、ボディ領域８上に形成されている半導体を半導体領域１４と称している。
次に図８に示すように、半導体領域２６、１４の表面に酸化シリコンのマスク層３０を形成する。次に、半導体領域１４上に形成されているマスク層３０の一部を除去し、開口３０ａを形成する。その後、露出した半導体領域１４の表面からシリコンをイオン注入する。ｎ＋型の半導体領域１２ａが形成される。ここでは、シリコンをドーズ量１×１０１５ｃｍ−２、加速電圧６５ｅＶで注入する。図中の矢印は、シリコンがイオン注入される範囲を示している。その後、マスク層３０をエッチングして除去し、半導体領域１４、１２ａの表面に再度マスク層（図示省略）を形成し、不活性ガス（例えば、窒素ガス）雰囲気中で１１００℃で２０分間アニールする。不活性ガス雰囲気中でアニールすることによって、半導体領域１２ａの不純物（シリコン）を活性化させる。この段階で、チャネル領域１４（図１を参照）が完成する。
なお、半導体領域１４にシリコンをイオン注入するのに先立って、半導体層１４に窒素をドーズ量１×１０１５ｃｍ−２、加速電圧３５ｅＶで注入してもよい。マスク層３０の一部をエッチング除去するときに半導体領域１４の結晶構造中から抜けた窒素を、半導体領域１４に補償することができる。
【００２６】
次に、図９に示すように、開口３２ａを有するマスク層３２を形成する。その後、露出した半導体領域１２ａ（図８を参照）をＩＣＰ法を利用して除去する。この段階でソース領域１２（図１を参照）が完成する。
次に、図１０に示すように、マスク層３２（図９を参照）を除去した後、ＣＶＤ法を利用して酸化シリコンの絶縁膜１６、２４を形成する。絶縁膜１６、２４の厚さは１００ｎｍである。また、絶縁膜１６、２４はＨＴＯ（High Temperature Oxide）膜である。次いで、絶縁膜２４内に多結晶シリコンを充填し、その多結晶シリコンと絶縁膜１６の表面にニッケルを形成する。図示は省略しているが、トレンチ電極２２とゲート電極１８が完成する。なお、絶縁膜１６の表面にも多結晶シリコンが形成され、その多結晶シリコンの表面にニッケルを形成してもよい。その後、絶縁膜１６の一部をエッチングして除去し、ソース領域１２の一部とボディ領域８の一部を露出させる。ゲート絶縁膜１６が完成する。その後、ソース領域１２とボディ領域８の双方に接続するソース電極１０を蒸着し、ドレイン領域４の裏面にドレイン電極２を蒸着する。ソース電極１０は、チタン（Ｔｉ）とアルミニウム（Ａｌ）が積層されている。ドレイン電極２２も、チタンとアルミニウムが積層されている。その後、不活性ガス雰囲気中で５００℃で２分間アニールする。アニールすることによって、ソース電極１０と、ソース領域１２とボディ領域８の接触抵抗を低減することができる。ドレイン電極２と、ドレイン領域４の接触抵抗を低減することができる。これによって、図１に示す半導体装置１００が完成する。
【００２７】
上記製造方法では、半導体領域１４、２６を形成する工程（図７を参照）において、選択成長法を利用していない。そのため、半導体装置１００の製造工程を簡単化することができる。
なお、半導体装置１００について、他の製造方法を提供することもできる。図６に示す工程の後、図７の工程に代えて、図１１に示しているように、露出しているドリフト領域６からｎ型の窒化ガリウムを主材料とする半導体領域３４を結晶成長させる。ここでは、半導体層３４がボディ領域８の表面を覆うまで結晶成長を続ける。ボディ領域８上の半導体領域３４の厚さは、図１に示しているチャネル領域１４の厚さと同じ（１２５ｎｍ）に調整されている。
次に、図１２に示すように、半導体領域３４（図１１を参照）の表面に、開口３６ａを有するマスク層３６を形成する。露出した半導体領域３４を表面からエッチングして、トレンチ３８を形成する。ここでは、間隙Ｌ内に残存した半導体領域３４を半導体領域２６とし、ボディ領域８上の半導体領域３４を半導体領域１４としている。その後の工程は、図８以降の工程と同様のため説明を省略する。
【００２８】
半導体装置１００について、さらに他の製造方法を提供することもできる。図４に示す工程の後、図１３に示すように、ｎ＋型の半導体基板４の表面に、窒化ガリウムを主材料とするｎ型の半導体領域４０をエピタキシャル成長させる。半導体領域４０の厚みは、およそ１０．５μｍである。
次に、図１４に示すように、半導体領域４０の表面に、開口４２ａを有するマスク層４２を形成する。その後、露出している半導体領域４０の表面から、半導体層４０をエッチングし、トレンチ４４を形成する。
次に、図１５に示しているように、トレンチ４４内に、窒化ガリウムを主材料とするｐ型のボディ領域８を形成する。その後、半導体領域４０の突出部４０ａの表面とボディ領域８の表面に、窒化ガリウムを主材料とするｎ型の半導体層４４を形成する。突出部４０ａと半導体層４４の構成は、図１１における半導体層３４と等しい。また、半導体領域４０の突出部４０を除いた構成は、図１１におけるドリフト領域６と等しい。その後の工程は、図１２以降の工程と同様のため説明を省略する。
【００２９】
（第２実施例）
図１６に、III族窒化物半導体装置３００の縦断面図を模式的に示す。半導体装置３００は半導体装置１００の変形例である。半導体装置１００と実質的に同一の構成については、同じ参照番号又は下二桁に同じ参照番号を付すことによって説明を省略することがある。
半導体装置３００では、ボディ領域８上に、不純物拡散防止膜４６を介して、チャネル領域３１４とソース領域３１２が形成されている。不純物拡散防止膜４６の主材料は窒化アルミニウム（ＡｌＮ）であり、その厚みは１０ｎｍに調整されている。不純物拡散防止膜４６によって、ボディ領域８に含まれている不純物（マグネシウム）が、チャネル領域３１４やソース領域３１２に拡散することが抑制されている。
【００３０】
チャネル領域３１４は、窒化ガリウムを主材料とするｎ型の半導体領域４５と、窒化ガリウム・アルミニウム（Ａｌ０．３Ｇａ０．７Ｎ）を主材料とするｎ型の半導体領域４７を備えている。半導体領域４７のバンドギャップは、半導体領域４５のバンドギャップよりも大きい。すなわち、半導体領域４５と半導体領域４７によってヘテロ接合が構成されている。半導体領域４５と半導体領域４７の双方の不純物濃度がおよそ１×１０１６ｃｍ−３に調整されている。半導体領域４５の厚さは１００ｎｍであり、半導体領域４７の厚さは２５ｎｍである。
【００３１】
半導体装置３００では、アパーチャ領域３２６は、窒化ガリウムを主材料とするｎ型の半導体領域４９と、窒化ガリウム・アルミニウムを主材料とするｎ型の半導体領域４８を備えている。半導体領域４８のバンドギャップは、半導体領域４９のバンドギャップよりも大きい。半導体領域４９と半導体領域４８によってヘテロ接合が構成されている。半導体領域４９と半導体領域４８の双方の不純物濃度がおよそ１×１０１６ｃｍ−３に調整されている。半導体領域４９の厚さは１００ｎｍであり、半導体領域４８の厚さは２５ｎｍである。半導体領域４５と半導体領域４９と半導体領域（ドリフト領域）６は、連続した１つの領域と見なすこともできる。また、半導体領域４７と半導体領域４８は、連続した１つの領域と見なすこともできる
【００３２】
半導体装置３００では、ボディ領域８とソース電極３１０の間に、ニッケルを主材料とするコンタクト電極４１が形成されている。コンタクト電極４１の抵抗は、ソース電極（チタンとアルミニウムの積層体）３１０の抵抗よりも小さい。コンタクト電極４１によって、ソース電極３１０とボディ領域８の間の接触抵抗を小さくすることができる。ボディ領域８の電位をより安定化させることができる。ボディ領域８からチャネル領域３１４とアパーチャ領域３２６に向けて伸びる空乏層の厚みをより安定化させることができる。
【００３３】
半導体装置３００の動作について説明する。
ゲート電極１８に電圧を印加していない状態では、ボディ領域８からチャネル領域３１４とアパーチャ領域３２６に向けて空乏層が形成される。その空乏層は、半導体領域４５と半導体領域４７のヘテロ接合面と、半導体領域４９と半導体領域４８のヘテロ接合面にまで伸びている。ヘテロ接合面の伝導帯のエネルギー準位は、フェルミ準位よりも上側に存在することになり、２次元電子ガス層がヘテロ接合面に存在することができない。そのため、ゲート電極１８に電圧が印加されていない状態では電子の走行が停止され、半導体装置３００はオフしている。
ゲート電極１８に正の電圧が印加されている状態では、ボディ領域８からチャネル領域３１４に向けて伸びていた空乏層が縮小する。ゲート電極１８とトレンチ電極２２が電気的に接続しているため、ゲート電極１８に正の電圧が印加されている状態では、ボディ領域８からアパーチャ領域３２６に向けて伸びていた空乏層も縮小する。半導体領域４５と半導体領域４７のヘテロ接合面と、半導体領域４９と半導体領域４８のヘテロ接合面に２次元電子ガス層が形成される。２次元電子ガス層の伝導帯のエネルギー準位がフェルミ準位よりも下側に存在することになり、ヘテロ接合面のポテンシャル井戸内に２次元電子ガス層が存在する状態が作りだされる。この結果、２次元電子ガス層内を電子が走行し、半導体装置３００はオンしている。
【００３４】
上記したように、半導体装置３００では、ヘテロ接合面に形成された２次元電子ガス層内を電子が移動する。２次元電子ガス層内における電子の移動度は、およそ１０００〜１５００ｃｍ２／Ｖｓである。また、半導体装置１００のチャネル領域１４内における電子の移動度は、およそ２００〜５００ｃｍ２／Ｖｓである。すなわち、半導体装置３００は上記特徴を有しているため、半導体装置１００よりもチャネル抵抗が小さい（およそ１／３〜１／５程度）半導体装置を実現することができる。
【００３５】
半導体装置３００の製造方法について説明する。なお、ここでは、半導体装置１００と異なる構成についてのみ説明する。
図５に示す工程の後に、ＭＯＣＶＤ法を利用して窒化ガリウムを主材料とするｐ＋型の半導体層８をエピタキシャル成長させる。その後、ＭＯＣＶＤ法を利用して半導体層８の表面に窒化アルミニウムを主体とする層を成長させることによって、不純物拡散防止膜４６を形成することができる。
図６に示す工程の後に、マスク層２８を除去し、ＭＯＣＶＤ法を利用してドリフト領域６の露出した表面とボディ領域８の側壁とボディ領域８の表面に窒化ガリウムを成長させることによって、半導体領域４９と半導体領域４５を形成することができる。その後、ＭＯＣＶＤ法を利用して半導体領域４９、４５の表面に窒化ガリウム・アルミニウムを成長させることによって、半導体領域４８と半導体領域４７を形成することができる。
図９に示す工程の後に、リフトオフ法を利用してボディ領域８の一部にニッケルを成膜することによって、コンタクト電極４１を形成することができる。
【００３６】
（第３実施例）
図１７に、III族窒化物半導体装置４００の縦断面図を模式的に示す。半導体装置４００は半導体装置１００の変形例である。半導体装置１００と実質的に同一の構成については、同じ参照番号を付すことによって説明を省略することがある。
半導体装置４００では、トレンチ電極２２の底面の絶縁膜２４に対向しているｐ型半導体領域５０が形成されている。ｐ型半導体領域５０は、絶縁膜２４に接している。ｐ型半導体領域５０は、窒化ガリウムを主体とするｐ＋型の半導体領域である。
なお、本実施例の半導体装置４００では、ｐ型半導体領域５０が間隙Ｌ内に形成されている。しかしながら、ｐ型半導体領域５０は、ドリフト領域６内に形成されていてもよい。また、ｐ型半導体領域５０は、絶縁膜２４に接していなくてもよい。その場合、ｐ型半導体領域５０は、アパーチャ領域２６の一部を介してトレンチ電極２２の底面の絶縁膜２４に対向している。
【００３７】
半導体装置４００によって解決される課題について説明する。
図１に示している半導体装置１００では、ゲート電極１８に電圧を印加していないときに、ボディ領域８からアパーチャ領域２６に向けて空乏層が形成される。このとき、半導体装置１００はオフしており、絶縁膜２４にも電圧が印加される。絶縁膜２４に高い電圧が印加されると、絶縁膜２４が破壊に至ることがある。間隙Ｌの幅を小さくすると、隣接するボディ領域８，８からアパーチャ領域２６に向けて伸びる空乏層がつながりやすい。しかしながら、間隙Ｌの幅を小さくすると、アパーチャ領域２６内の電流経路が狭くなり、半導体装置１００のオン抵抗が大きくなってしまう。間隙Ｌの幅に係わらず、絶縁膜２４に高い電圧が印加されにくい構造の半導体装置が必要とされる。
【００３８】
ここで、半導体装置１００における間隙Ｌの幅と絶縁膜２４の底部にかかる電圧の関係について説明する。図１８に、半導体装置１００をオフしたときにソース電極１０とドレイン電極２の間にかかる電圧（以下、ソース・ドレイン間電圧と称する）と、絶縁膜２４の底部にかかる電圧の関係を示す。グラフの横軸はソース・ドレイン間電圧（単位：Ｖ）を示しており、グラフの縦軸は絶縁膜２４の底部にかかる電圧（単位：Ｖ）を示している。カーブ５２は間隙Ｌの幅が１μｍのときの電圧を示しており、カーブ５４は間隙Ｌの幅が２μｍのときの電圧を示しており、カーブ５６は間隙Ｌの幅が４μｍのときの電圧を示しており、カーブ５８は間隙Ｌの幅が２０μｍのときの電圧を示している。
図１８から明らかなように、間隙Ｌの幅を小さくすると、絶縁膜２４にかかる電圧が小さくなる。反対に、間隙Ｌの幅を大きくすると、絶縁膜２４にかかる電圧が大きくなる。
カーブ５８に示すように、間隙Ｌの幅が２０μｍの場合、ソース・ドレイン間電圧が２０００Ｖに達すると、絶縁膜２４の底部におよそ１００Ｖの電圧が印加される。絶縁膜２４の底部にかかる電界強度はおよそ１０ＭＶ／ｃｍに達し、絶縁膜２４が破壊される虞がある。また、カーブ５２に示すように、間隙Ｌの幅が１μｍの場合、ソース・ドレイン間電圧が２０００Ｖに達すると、絶縁膜２４の底部におよそ６０Ｖの電圧が印加される。絶縁膜２４の底部にかかる電界強度はおよそ６ＭＶ／ｃｍに達する。この場合も絶縁膜２４が破壊される虞がある。
【００３９】
半導体装置３００では、トレンチ電極２２の底部に、ｐ型半導体領域５０が形成されている。半導体装置３００がオフすると、ボディ領域８から周囲のｎ型の半導体領域（チャネル領域１４、アパーチャ領域２６、ドリフト領域６）に向けて空乏層が形成されるのみならず、ｐ型半導体領域５０からも周囲のｎ型の半導体領域に向けて空乏層が形成される。間隙Ｌの幅が大きくなっても、ゲート絶縁膜２４に高い電圧が印加されることを防止できる。
【００４０】
図１９に、半導体装置３００をオフしたときのソース・ドレイン間電圧と、絶縁膜２４の底部にかかる電圧の関係を示す。グラフの横軸はソース・ドレイン間電圧（単位：Ｖ）を示しており、グラフの縦軸は絶縁膜２４にかかる電圧（単位：Ｖ）を示している。カーブ６０は間隙Ｌの幅が１μｍのときの電圧を示しており、カーブ６２は間隙Ｌの幅が２μｍのときの電圧を示しており、カーブ６４は間隙Ｌの幅が４μｍのときの電圧を示しており、カーブ６６は間隙Ｌの幅が２０μｍのときの電圧を示している。
図１９から明らかなように、半導体装置３００では、間隙Ｌの幅の長さに係わらず、絶縁膜２４にかかる電圧がほぼ等しい。また、カーブ６６に示すように、間隙Ｌの幅が２０μｍの場合、ソース・ドレイン間電圧が２０００Ｖに達すると、絶縁膜２４の底部におよそ３０Ｖの電圧が印加される。半導体装置１００の間隙Ｌの幅が１μｍの場合と比較しても、絶縁膜２４にかかる電圧がおよそ２分の１に抑制される。このとき、絶縁膜２４の底部にかかる電界強度はおよそ３ＭＶ／ｃｍであり、絶縁膜２４が破壊されることを防止することができる。
半導体装置３００はｐ型半導体領域５０を有することによって、半導体装置３００をオフしたときに、絶縁膜２４が破壊されることを防止することができる。すなわち、ｐ型半導体領域５０を有することによって、オン抵抗を小さくすることなく耐圧の高い半導体装置３００を実現している。
【００４１】
半導体装置３００の製造方法について説明する。上記したように、半導体装置３００は、半導体装置１００の構造に、ｐ型半導体領域５０が追加されたものである。ここではｐ型半導体領域５０の形成方法についてのみ説明する。まず図７の工程の後に、ｐ型半導体領域５０を形成する部位の半導体領域２６をエッチングして除去する。その後、エッチング除去された部位に、窒化ガリウムを主材料とするｐ型の半導体層を形成する。その後の工程は、図８以降の工程と同様のため説明を省略する。トレンチ電極２２の底部に絶縁膜２４を介して対向するｐ型半導体領域５０を形成することができる。
【００４２】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記第２実施例の半導体装置が有する４つの特徴、すなわち、チャネル領域がヘテロ接合を構成していること、アパーチャ領域がヘテロ接合を構成していること、ボディ領域とチャネル領域の間に不純物拡散防止膜が形成されていること、ボディ領域とソース電極の間にコンタクト電極が形成されていることは、各々独立して採用することができる。第１実施例の半導体装置に、上記特徴のいずれかの特徴を独立して付加することもできる。
なお、第２実施例の半導体装置が有する上記４つの特徴のいずれか又は全てを、第３実施例の半導体装置に付加してもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４３】
【図１】第１実施例の半導体装置の断面図を示す。
【図２】第１実施例の半導体装置の変形例の断面図を示す。
【図３】第１実施例の半導体装置に生じる等電位部分を示す。
【図４】第１実施例の半導体装置の製造工程を示す。
【図５】第１実施例の半導体装置の製造工程を示す。
【図６】第１実施例の半導体装置の製造工程を示す。
【図７】第１実施例の半導体装置の製造工程を示す。
【図８】第１実施例の半導体装置の製造工程を示す。
【図９】第１実施例の半導体装置の製造工程を示す。
【図１０】第１実施例の半導体装置の製造工程を示す。
【図１１】第１実施例の半導体装置の他の製造方法の製造工程を示す。
【図１２】第１実施例の半導体装置の他の製造方法の製造工程を示す。
【図１３】第１実施例の半導体装置の他の製造方法の製造工程を示す。
【図１４】第１実施例の半導体装置の他の製造方法の製造工程を示す。
【図１５】第１実施例の半導体装置の他の製造方法の製造工程を示す。
【図１６】第２実施例の半導体装置の断面図を示す。
【図１７】第３実施例の半導体装置の断面図を示す。
【図１８】第１実施例の半導体装置のソース・ドレイン間電圧と絶縁膜にかかる電圧の関係を示す。
【図１９】第３実施例の半導体装置のソース・ドレイン間電圧と絶縁膜にかかる電圧の関係を示す。
【図２０】従来の半導体装置の断面図を示す。
【図２１】従来の半導体装置に生じる等電位部分を示す。
【符号の説明】
【００４４】
２、５０２：ドレイン電極
４、５０４：ドレイン領域
６、５０６：ドリフト領域
８、５０８：ボディ領域
１０、３１０、５１０：ソース電極
１２、３１２、５１２：ソース領域
１４、３１４、５１４：チャネル領域
１８、５１８：ゲート電極
２２：トレンチ電極
２６、３２６、５２６：アパーチャ領域
５０：ｐ型半導体領域
１００、２００、３００、４００、５００：半導体装置
【図１】
2009038200.tif 000003
【図２】
2009038200.tif 000004
【図３】
2009038200.tif 000005
【図４】
2009038200.tif 000006
【図５】
2009038200.tif 000007
【図６】
2009038200.tif 000008
【図７】
2009038200.tif 000009
【図８】
2009038200.tif 000010
【図９】
2009038200.tif 000011
【図１０】
2009038200.tif 000012
【図１１】
2009038200.tif 000013
【図１２】
2009038200.tif 000014
【図１３】
2009038200.tif 000015
【図１４】
2009038200.tif 000016
【図１５】
2009038200.tif 000017
【図１６】
2009038200.tif 000018
【図１７】
2009038200.tif 000019
【図１８】
2009038200.tif 000020
【図１９】
2009038200.tif 000021
【図２０】
2009038200.tif 000022
【図２１】
2009038200.tif 000023