(57)【要約】【課題】表示装置内の画素回路の電流増幅率β、閾値電圧Ｖｔｈのばらつきによって有機ＥＬ素子に均一な電流を流すことが出来ず、輝度ムラを発生させていた。または、電流増幅率β、閾値電圧Ｖｔｈを補正する為に画素回路に素子を追加して、画素面積が大きくなり高精細化を阻害していた。【解決手段】画素回路の電流増幅率β、閾値電圧Ｖｔｈのばらつき情報を予めデジタル的にメモリに蓄え、画素毎にデジタルデータを読み込み、２つのＭＯＳのゲート−ソース間電圧Ｖｇｓ電圧を差分を得て、これを画素回路に入力することで有機ＥＬ素子には電流増幅率β、閾値電圧Ｖｔｈに依存しない駆動電流を値を得る。【選択図】図１
2009156929.tif 000002
【特許請求の範囲】
【請求項１】
演算増幅器と、
前記演算増幅器の非反転入力端子に接続され、参照電流と信号電流とを足し合わせた電流を流す第１の電流源と、
前記演算増幅器の反転入力端子に接続され、前記参照電流と同量の電流を流す第２の電流源と、
一端が電源に接続され、他端が前記演算増幅器の非反転入力端子及び前記第１の電流源に接続された第１のトランジスタと、
一端が前記演算増幅器の出力端子に接続され、他端が前記演算増幅器の反転入力端子及び前記第２の電流源に接続された第２のトランジスタと、
ソースが前記電源に接続され、ゲートが前記演算増幅器の出力端子に接続された第３のトランジスタと、
アノードが前記第３のトランジスタのドレインと接続され、カソードが接地された電流駆動型表示素子と、
を備えることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記第１のトランジスタの全体の電流増幅率は、前記第３のトランジスタの電流増幅率と等しく、
前記第２のトランジスタの全体の電流増幅率は、前記第３のトランジスタの電流増幅率と等しく、
前記第１のトランジスタの全体の閾値電圧は、前記第３のトランジスタの閾値電圧の２倍であり、
前記第２のトランジスタの全体の閾値電圧は、前記第３のトランジスタの閾値電圧と等しいことを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記第１のトランジスタは、３つの第１のトランジスタに置き換わり、1つ目の第１のトランジスタは、第１の主要ダイオードを構成し、２つ目の第１のトランジスタは、第１の閾値電圧調整用ダイオードを構成し、３つ目の第１のトランジスタは、第１の電流増幅率調整用トランジスタを構成し、
前記第１の主要ダイオードのアノードと、前記第１の閾値電圧調整用ダイオードのカソードと、前記第１の電流増幅率調整用トランジスタのアノードとが接続され、
前記第１の主要ダイオードのカソードは前記電源に接続され、
前記第１の電流増幅率調整用トランジスタのドレインは前記電源に接続され、
動作時に、前記第１の閾値電圧調整用ダイオードのアノードは前記演算増幅器の非反転入力端子に接続され、
前記第２のトランジスタは、３つの第２のトランジスタに置き換わり、１つ目の第２のトランジスタは、第２の主要ダイオードを構成し、２つ目の第２のトランジスタは、第２の閾値電圧調整用ダイオードを構成し、３つ目の第２のトランジスタは、第２の電流増幅率調整用トランジスタを構成し、
前記第２の主要ダイオードのアノードと、前記第２の閾値電圧調整用ダイオードのカソードと、前記第２の電流増幅率調整用トランジスタのアノードとが接続され、
動作時に、前記第２の主要ダイオードのカソードは前記電源に接続され、
前記第２の電流増幅率調整用トランジスタのドレインは前記電源に接続され、
動作時に、前記第２の閾値電圧調整用ダイオードのアノードは前記演算増幅器の反転入力端子に接続されることを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、
前記第２の主要ダイオードに、第３のトランジスタの閾値電圧を僅かに上回る電圧に対応した電流を流し、
前記第３のトランジスタに、第３のトランジスタの閾値電圧を僅かに上回る電圧に対応した電流を流している間に、
前記第２の閾値電圧調整用ダイオードと前記第２の電流増幅率調整用トランジスタとを流れる電流を調整することにより、前記３つの第２のトランジスタの全体の閾値電圧を前記第３のトランジスタの閾値電圧と等しくする第１の閾値電圧調整手段を更に備えることを特徴とする表示装置。
【請求項５】
請求項４に記載の表示装置において、
前記第２の主要ダイオードに、第３のトランジスタの閾値電圧を僅かに上回る電圧に対応した電流を流し、
前記第３のトランジスタに、前記第３のトランジスタの閾値電圧を僅かに上回る電圧に対応した電流を流し、
前記第２の閾値電圧調整用ダイオードと前記第２の電流増幅率調整用トランジスタに、前記３つの第２のトランジスタの全体の閾値電圧を前記第３のトランジスタの閾値電圧と等しくする電流を流している間に、
前記第１の閾値電圧調整用ダイオードと前記第１の電流増幅率調整用トランジスタを流れる電流を調整することにより、前記３つの第１のトランジスタの全体の閾値電圧を前記第３のトランジスタの閾値と等しくする第２の閾値電圧調整手段を更に備えることを特徴とする表示装置。
【請求項６】
請求項５に記載の表示装置において、
前記第３のトランジスタに、前記第３のトランジスタの閾値電圧を僅かに上回る電圧よりも高い電圧に対応した電流を流し、
前記第１の閾値電圧調整用ダイオードと前記第１の電流増幅率調整用トランジスタに、前記３つの第１のトランジスタの全体の閾値電圧を前記第３のトランジスタの閾値と等しくするための電流を流している間に、
前記第１の主要ダイオードを流れる電流を調整することより、前記３つの第１のトランジスタの全体の電流増幅率を前記第３のトランジスタの電流増幅率と等しくする第１の電流増幅率調整手段を更に備えることを特徴とする表示装置。
【請求項７】
請求項６に記載の表示装置において、
前記第３のトランジスタに、前記第３のトランジスタの閾値電圧を僅かに上回る電圧よりも高い電圧に対応した電流を流し、
前記第２の主要ダイオードに、前記第３のトランジスタの閾値電圧を僅かに上回る電圧よりも高い電圧に対応した電流を流し、
前記第２の閾値電圧調整用ダイオードと前記第２の電流増幅率調整用トランジスタに、前記３つの第２のトランジスタの全体の閾値電圧を前記第３のトランジスタの閾値と等しくするための電流を流している間に、
前記第２の主要ダイオードを流れる電流を調整することより、前記３つの第２のトランジスタの全体の電流増幅率を前記第３のトランジスタの電流増幅率と等しくする第２の電流増幅率調整手段を更に備えることを特徴とする表示装置。
【請求項８】
請求項７に記載の表示装置において、
前記第３のトランジスタに、前記第３のトランジスタの閾値電圧を僅かに上回る電圧に対応した電流を流し、
前記第２の閾値電圧調整用ダイオードと前記第１の電流増幅率調整用トランジスタに、前記３つの第２のトランジスタの全体の閾値電圧を前記第３のトランジスタの閾値と等しくするための電流を流し、
前記第２の主要ダイオードのカソードを前記第３のトランジスタのゲートと接続している間に、
前記第１の閾値電圧調整用ダイオードと第１の電流増幅率調整用トランジスタを流れる電流を調整することにより、前記３つの第１のトランジスタの閾値電圧を前記第３のトランジスタの閾値電圧の２倍に調整する第３の閾値電圧調整手段を更に備えることを特徴とする表示装置。
【請求項９】
請求項４に記載の表示装置において、
前記第１の閾値電圧調整手段は、
前記第３のトランジスタのゲートとドレインとを接続し、
前記第３のトランジスタのゲートを前記演算増幅器の反転入力端子に接続し、
前記第２の主要ダイオードのアノードを電源に接続し、
前記第２の閾値電圧調整用ダイオードのアノードを前記演算増幅器の非反転入力端子に接続し、
前記演算増幅器の反転入力端子と非反転入力端子の電圧が等しくなったときに前記第２の閾値電圧調整用ダイオードと前記第２の電流増幅率調整用トランジスタを流れる電流を、前記３つの第２のトランジスタの全体の閾値電圧を前記第３のトランジスタの閾値電圧とを等しくするための電流とすることを特徴とする表示装置。
【請求項１０】
請求項５に記載の表示装置において、
前記第２の閾値電圧調整手段は、
前記第３のトランジスタのゲートとドレインとを接続し、
前記第２の主要ダイオードに前記第３のトランジスタを流れる電流と同量の電流を流し、
前記第２の閾値電圧調整用ダイオードと前記第２の電流増幅率調整用トランジスタに、前記３つ第２のトランジスタの全体の閾値電圧を前記第３のトランジスタの閾値電圧とを等しくするための電流を流し、
前記第１の閾値電圧調整用ダイオードのアノードを前記演算増幅器の非反転入力端子に接続し、
前記第２の閾値電圧調整用ダイオードのアノードを前記演算増幅器の反転入力端子に接続し、
前記演算増幅器の反転入力端子と非反転入力端子の電圧が等しくなったときに前記第１の閾値電圧調整用ダイオードと第１の電流増幅率調整用トランジスタを流れる電流を、前記３つの第１のトランジスタの全体の閾値電圧と前記第３のトランジスタの閾値電圧とを等しくするための電流とすることを特徴とする表示装置。
【請求項１１】
請求項６に記載の表示装置において、
前記第１の電流増幅率調整手段は、
前記第３のトランジスタのゲートとドレインとを接続し、
前記第２の主要ダイオードのカソードを電源に接続し、
前記第３のトランジスタのゲートを前記演算増幅器の反転入力端子に接続し、
前記第１の閾値電圧調整用ダイオードのアノードを前記演算増幅器の非反転入力端子に接続し、
前記演算増幅器の反転入力端子と非反転入力端子の電圧が等しくなったときに前記第１の主要ダイオードを流れる電流を、前記３つの第１のトランジスタの全体の電流増幅率と前記第３のトランジスタの電流増幅率とを等しくするための電流とすることを特徴とする表示装置。
【請求項１２】
請求項７に記載の表示装置において、
前記第２の電流増幅率調整手段は、
前記第３のトランジスタのゲートとドレインとを接続し、
前記第２の主要ダイオードのカソードを電源に接続し、
前記第３のトランジスタのゲートを前記演算増幅器の反転入力端子に接続し、
前記第２の閾値電圧調整用ダイオードのアノードを前記演算増幅器の非反転入力端子に接続し、
前記演算増幅器の反転入力端子と非反転入力端子の電圧が等しくなったときに前記第２の主要ダイオードを流れる電流を、前記３つの第２のトランジスタの全体の電流増幅率と前記第３のトランジスタの電流増幅率とを等しくするための電流とすることを特徴とする表示装置。
【請求項１３】
請求項８に記載の表示装置において、
前記第３の閾値電圧調整手段は、
前記第３のトランジスタのゲートとドレインとを接続し、
前記第１の閾値電圧調整用ダイオードのアノードを前記演算増幅器の非反転入力端子に接続し、
前記第２の閾値電圧調整用ダイオードのアノードを前記演算増幅器の反転入力端子に接続し、
前記演算増幅器の反転入力端子と非反転入力端子の電圧が等しくなったときに前記第１の閾値電圧調整用ダイオードを流れる電流を、前記３つの第１のトランジスタの全体の電流増幅率を前記第３のトランジスタの電流増幅率の２倍とする電流とすることを特徴とする表示装置。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の表示装置を表示部に有することを特徴とするディスプレイ。
【請求項１５】
請求項１乃至１３のいずれか１項に記載の表示装置を表示部に有することを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置並びにそれを備えるディスプレイ及びデジタルカメラに関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（有機ＥＬ(Electro-Luminescence)、ＯＬＥＤ(Organic Light Emitting Diode)）を用いた表示装置の開発が盛んである。
【０００３】
有機ＥＬ素子を点灯させる方法は大別して、パッシブマトリックス駆動方法、アクティブマトリックス駆動方法が知られている。
【０００４】
パッシブマトリックス駆動方法は表示装置内の有機ＥＬ素子で構成される画素全てに行列の配線がなされ、この行列の配線をそれぞれ選択しＯＮさせることで所望の画素を点灯させる。
【０００５】
アクティブマトリックス駆動方法は表示装置内の有機ＥＬ素子を低温多結晶シリコントランジスタ（以下ＴＦＴ(Thin Film Transistor)）を用いて、これをＯＮすることで所望の画素を点灯させることができる。
【０００６】
ここでパッシブマトリックス駆動方法の場合、行列の配線を表示装置内に配列させることから画素と前述配線が占有しており、配線のための空間分画素の空間が狭くなっている。
【０００７】
つまりパッシブマトリックス駆動方法の場合配線による影響で画素の面積が縮小される。
【０００８】
これに対して、ＴＦＴを用いたアクティブマトリックス表示装置は、画素毎にＴＦＴを用い、ＴＦＴの上面または下面に有機ＥＬ素子を積層配置することで、画素の開口率の高い表示装置ができる。
【０００９】
この開口率を大きく取れることは画素をより縮小することを可能にするため、高精細な表示装置に向いている。
【００１０】
よって有機ＥＬ素子を用いた高精細な表示装置はアクティブマトリックス駆動方法が主流である。
【００１１】
ＴＦＴを用いて有機ＥＬ素子を駆動して表示装置を点灯させる特許文献が以下にある。
【特許文献１】特開２００６−０３８９６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特許文献１では、有機ＥＬ素子とそれを駆動するＴＦＴ（以下、「駆動ＴＦＴ」という。）がスイッチを介して直列に接続され、駆動ＴＦＴのゲートに保持容量Ｃを設けた形になっており、駆動ＴＦＴには以下の動作特性の関係式があることが示されている。
【００１３】
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）＾２  …式（１）
ここで、Ｉｄｓは駆動ＴＦＴのドレイン−ソース間電流、μは駆動ＴＦＴのゲートチャネル下のキャリア移動度、（Ｗ／Ｌ）は駆動ＴＦＴの（チャネル幅／チャネル長）、Ｃｏｘはゲート容量、Ｖｇｓはゲート−ソース間電圧、Ｖｔｈは駆動ＴＦＴに電流を流し始めるのに要する電圧（閾値電圧）である。
【００１４】
ここで駆動ＴＦＴのキャリア移動度μと閾値電圧Ｖｔｈが全ての画素間で均一である時には、有機ＥＬ素子に流れる電流が画素の輝度情報に応じて最適、かつ、ばらつきのない値となり、表示装置の輝度均一性が得られるはずである。
【００１５】
しかし実際には駆動ＴＦＴのキャリア移動度μと閾値電圧Ｖｔｈには製造上のばらつきが存在する。したがって、有機ＥＬ素子に流れる電流はばらつき、表示装置の輝度は均一性がない。
【００１６】
特許文献１には、駆動ＴＦＴのキャリア移動度μと閾値電圧Ｖｔｈのばらつきを補正する手段が開示されている。
【００１７】
つまり、閾値電圧Ｖｔｈのばらつきに関しては、最初に保持容量に閾値電圧Ｖｔｈを保持させて、次に、直列接続された容量によって、閾値電圧Ｖｔｈに入力電圧信号（以下、「Ｖｓｉｇ」といいうこともある。）が足された電圧（Ｖｔｈ＋Ｖｓｉｇ）を保持容量に再度保持させる。
【００１８】
これによって画素毎によってばらついている閾値電圧Ｖｔｈの補正ができる。
【００１９】
キャリア移動度μのばらつきに関しては、有機ＥＬ素子にドレイン−ソース電流Ｉｄｓを流し、これによって有機ＥＬ素子の電圧ＶＥＬを発生させる。
【００２０】
ドレイン−ソース間電流に誤差が生じている時の電流をＩｄｓ＋ΔＩｄｓとした場合、有機ＥＬに発生した電圧をＶＥＬ＋ΔＶＥＬとすると、誤差電圧ΔＶＥＬを再度別の容量を介して保持容量にネガティブフィードバックしてΔＶＥＬがなくなるように動作させている。
【００２１】
これによってドレイン−ソース間電流が画素間で均一となり、表示装置の輝度均一性が得られる。
【００２２】
特許文献１では、以上の様にキャリア移動度μ及び閾値電圧Ｖｔｈのばらつきを保持容量に保持させる電圧として記憶もしくはネガティブフィードバックを行うことで表示装置の輝度均一性を得ることが開示されている。
【００２３】
しかし上述した従来例では、下記の２つの問題点がある。
（１）入力電圧信号Ｖｓｉｇのダイナミックレンジについて明記されていない。
【００２４】
有機ＥＬ素子に流す電流は、素子の面積に依存する。また、有機ＥＬ素子に流す電流は、デジタルカメラ、携帯電話等に用いるモバイル用途の表示装置を例にとると、有機ＥＬ素子の発光効率にもよるが一般に数１０ｎＡ〜数１０μＡの範囲に及ぶ。
【００２５】
よって前述駆動ＴＦＴのゲート−ソース間電圧Ｖｇｓ電圧は以下の様に概略見積もることができる。
【００２６】
式（１）をゲート−ソース間電圧Ｖｇｓに書き直すと
Ｖｇｓ＝Ｖｔｈ＋√（２・Ｌ／（μ・Ｗ・Ｃｏｘ）・Ｉｄｓ）＝Ｖｔｈ＋√（２  Ｉｄｓ／β）  …式（２）
と表される。ここで
β＝１／（μ・Ｃｏｘ・（Ｗ／Ｌ））
である。
【００２７】
例としてＷ／Ｌ＝１０／５、Ｖｔｈ＝１ｖ、１／２・μ・Ｃｏｘ＝１０×１０＾（−６）［Ａ／Ｖ＾２］、（Ｃｏｘ＝１／Ｔｏｘ・εＳｉｏ２・ε）、Ｔｏｘ＝３００Å、εｒＳｉＯ２＝３．９、ε０＝８．８５４×１０＾（−１２）とすると、
Ｉｄｓ＝１０ｎＡの時のゲート−ソース間電圧Ｖｇｓ（１０ｎＡ）電圧は
式（２）より
Ｖｇｓ（１０ｎＡ）＝Ｖｔｈ＋√（Ｉｄｓ／（１／２・μ・Ｃｏｘ（Ｗ／Ｌ））  ＝  Ｖｔｈ＋２２．３６ｍＶ  ＝１．０２２３６Ｖ  
Ｉｄｓ＝１０μＡの時のゲート−ソース間電圧Ｖｇｓ（１０μＡ）電圧は
式（２）より
Ｖｇｓ（１０μＡ）＝Ｖｔｈ＋√（Ｉｄｓ／（１／２・μ・Ｃｏｘ（Ｗ／Ｌ））  ＝  Ｖｔｈ＋０．７１Ｖ  ＝  １．７１Ｖ
よって、入力電圧信号Ｖｓｉｇは１．０２２３６〜１．７１Ｖの範囲となり、これを８ｂｉｔ階調のデジタル−アナログ変換部（ＤＡＣ(Digital Analog Converter)）によって出力させると１ＬＳＢ(Least Significant Bit)＝（０．７１−０．０２２３６）／２５６＝２．６８ｍＶと見積もれる。
【００２８】
これはＶｓｉｇを発生させるＤＡＣ出力部の精度が高いことが要求され、ＤＡＣに入力される基準電圧源、および電源電圧などのばらつき範囲を抑えた高い精度が要求され、コストアップの原因となる。
（２）有機ＥＬに所望の電流ＩＥＬを流す為に、スイッチングトランジスタが６個となり、またこのスイッチングトランジスタの制御信号が５本必要となっている。
【００２９】
これら、スイッチングトランジスタと制御信号線を画素内に配置する為に、画素面積が大きくなり、より高精細な表示装置に不向きである。
【００３０】
そこで、本発明は、高い精度の電圧型のＤＡＣが不要である表示装置を提供することを目的とする。
【００３１】
また、本発明は、利用するスイッチングトランジスタの数が少ない表示装置を提供することを目的とする。
【課題を解決するための手段】
【００３２】
上記を鑑みて、本発明では、ビデオ信号に応じて電流を出力する電流出力型ＤＡＣを用い、一方の電流をこの電流出力型ＤＡＣの出力と「或る有限の電流」を加算させたものとし、他方の電流をその「或る有限の電流」のみとした。
【００３３】
これら２つの電流を発生させるための電流源を設け、その電流源の２つの出力端子には、駆動ＴＦＴの静特性と相似形状で同極のＭＯＳトランジスタが直列にそれぞれ接続されている。
【００３４】
これら２つのＭＯＳはゲートとドレインが短絡され、一方のＭＯＳのソースはＴＦＴのソースに接続される電源と共通に接続もしくは同電位である。
【００３５】
一方のＭＯＳのドレインにオペアンプの非反転入力端子に、他方のＭＯＳのドレインにオペアンプの反転入力端子にそれぞれ接続される。
【００３６】
他方のＭＯＳのソースをオペアンプの出力に接続させて、一方と他方のＭＯＳに発生する電圧をそれぞれ引き算する。
【００３７】
前述引き算した電圧を駆動ＴＦＴのゲートに印加することで、β、Ｖｔｈのばらつきに依存しないで所望の電流を有機ＥＬ素子に流すことが出来る。
【発明の効果】
【００３８】
本発明によれば、有機ＥＬ素子を駆動する駆動ＴＦＴの静特性と擬似的に相似形の特性を示す、ＭＯＳを２つ用いて、ＭＯＳに電流を注入した時に発生した電圧を引き算することによって、得られる電圧を駆動ＴＦＴのゲートに印加することで以下の効果がある。
（１）ＴＦＴのβ（＝１／２・μ・Ｃｏｘ（Ｗ／Ｌ））、Ｖｔｈに関係なく有機ＥＬに流れる電流ＩＥＬを所望の電流とすることができる。
（２）ビデオ信号に応じてデジタル−アナログ変換するＤＡＣにおいてこれを電流出力にすることで高精度な基準電圧、電源を必要とせず、安価に回路を構成できる。
（３）  有機ＥＬ素子を駆動する画素回路部が駆動ＴＦＴとスイッチ用のＴＦＴとなり、構成素子数を低減できる。
【発明を実施するための最良の形態】
【００３９】
以下、図面を参照して本発明を実施するための最良の形態について詳細に説明する。
【００４０】
以下に実施例を説明する。
【実施例１】
【００４１】
本実施の形態を適応できる実施例１を図１に示す。
【００４２】
図１中、１０１はＰ型ＭＯＳトランジスタ（Ｔｒ１）（第１のトランジスタ）であり、このゲートとこのドレインが接続され、このソースが電源に接続されている。
【００４３】
１０２はシンク型の定電流源（第１の電流源）を示し、参照電流Ｉｒｅｆとビデオ信号に対応する信号電流ＩＩＮとが足された値の電流を引き込む。
【００４４】
シンク型定電流源１０２は、Ｔｒ１（符号１０１）のドレインと接続されている。
【００４５】
１０３はオペアンプ（オペレーショナル・アンプリフィア（演算増幅器）の略称）であり、この非反転入力端子にＴｒ１（符号１０１）のドレインとシンク型定電流源１０２が接続される。
【００４６】
１０４はＰ型ＭＯＳトランジスタ（Ｔｒ２）（第２のトランジスタ）であり、このゲートとこのドレインが接続され、このソースがオペアンプ１０３の出力端子に接続されている。
【００４７】
１０５はシンク型の定電流源（第２の電流源）を示し、参照電流Ｉｒｅｆを引き込む。
【００４８】
１０３のオペアンプの反転入力端子にトランジスタＴｒ２（符号１０４）のドレインと、シンク型定電流源１０５が接続される。
【００４９】
１０６は画素を選択する１対ｎのスイッチである。ここでｎは、ディスプレイに含まれる画素数である。
【００５０】
１０７は駆動ＴＦＴ（Ｔｒ３）（符号１０９）（第３のトランジスタ）のゲートとドレインを接続するためのスイッチである。
【００５１】
１０８は駆動ＴＦＴ（Ｔｒ３）（符号１０９）のゲート−ソース間電圧を保持するための保持容量である。
【００５２】
１０９は有機ＥＬ素子１１０（電流駆動型表示素子の一例）に所望の電流を注入することにより有機ＥＬ素子１１０を駆動するＴＦＴ（Ｔｒ３）である。
【００５３】
１１０は有機ＥＬ素子であり、注入される電流に比例した輝度で発光する。有機ＥＬ素子１１０のアノードはトランジスタ２２３のドレインと接続され、動作には、カソードは接地される。
【００５４】
駆動ＴＦＴ（Ｔｒ３）（符号１０９）のドレインと有機ＥＬ素子１１０のアノードは接続されている。
【００５５】
有機ＥＬ素子１１０のカソードは共通端子に接続され、この共通端子を介して、外部のＧＮＤに接続されている。
【００５６】
１１１は１つ以上の画素回路（１０８〜１１０）を含む表示装置（パネル）を示す。スイッチ１０６は、１対ｎ（ｎはパネルの画素数）のスイッチであり、オペアンプ１０３の出力といずれかの画素とを接続する。
【００５７】
Ｐ型ＭＯＳ（Ｔｒ１）１０１の電流増幅率βと閾値Ｖｔｈは、それぞれ、駆動ＴＦＴ（Ｔｒ３）１０９の電流増幅率β３と閾値Ｖｔｈ３と次の関係にある：β＝β３、Ｖｔｈ＝２・Ｖｔｈ３。すなわち、Ｐ型ＭＯＳ１０１の電流族福率は駆動ＴＦＴ１０９の電流増幅率と等しく、Ｐ型ＭＯＳ１０１の閾値は駆動ＴＦＴ１０９の電流増幅率の２倍である。
【００５８】
Ｐ型ＭＯＳ（Ｔｒ２）１０４の電流増幅率βと閾値Ｖｔｈは、それぞれ、駆動ＴＦＴ（Ｔｒ３）１０９の電流増幅率β３と閾値Ｖｔｈ３と次の関係にある：β＝β３、Ｖｔｈ＝Ｖｔｈ３。すなわち、Ｐ型ＭＯＳ１０４の電流族福率は駆動ＴＦＴ１０９の電流増幅率と等しく、Ｐ型ＭＯＳ１０１の閾値は駆動ＴＦＴ１０９の電流増幅率と等しい。
【００５９】
次に、回路動作の詳細を述べる。
【００６０】
電流源１０２によるシンク電流によってトランジスタＴｒ１（符号１０１）にＩｒｅｆ＋ＩＩＮの電流が流入する。そしてトランジスタＴｒ１（符号１０１）はＭＯＳダイオード接続構成をしているので、ゲート−ソース間に電圧Ｖｇｓ１が発生する。
【００６１】
電流源１０５によるシンク電流によってトランジスタＴｒ２（符号１０４）にＩｒｅｆの電流が流入する。トランジスタＴｒ１（符号１０１）に流れる電流Ｉｒｅｆ＋ＩＩＮのうち電流Ｉｒｅｆは、トランジスタＴｒ２に流れる電流Ｉｒｅｆと同量である。そして、トランジスタＴｒ１（符号１０１）に流れる電流Ｉｒｅｆ＋ＩＩＮのうち電流ＩINが信号電流である。そしてトランジスタＴｒ２（符号１０４）はＭＯＳダイオード接続構成をしているので、ゲート−ソース間に電圧Ｖｇｓ２が発生する。
【００６２】
Ｖｇｓ１の電圧がオペアンプ１０３の非反転入力端子にかかり、ゲート−ソース間電圧Ｖｇｓ２の電圧がオペアンプ１０３の反転入力端子にかかり、オペアンプ１０３の出力端子がＴｒ２（符号１０４）のソースに接続されていることからトランジスタＴｒ２（符号１０４）のドレインの電位はトランジスタＴｒ１（符号１０１）のドレイン電位と同じになる様にフィードバック制御が働く。
【００６３】
つまりオペアンプの出力端子にはＶｇｓ１−Ｖｇｓ２の電圧が発生していることになる。
【００６４】
ゲート−ソース間電圧Ｖｇｓ１、ゲート−ソース間電圧Ｖｇｓ２の電圧は式（２）より
Ｖｇｓ１＝√（（２／β３）・（Ｉｒｅｆ＋ＩＩＮ））＋２・Ｖｔｈ３  …式（３）
Ｖｇｓ２＝√（（２／β３）・（Ｉｒｅｆ））＋Ｖｔｈ３  …式（４）
と表される。よって、Ｖｇｓ１−Ｖｇｓ２は、式（３）、（４）から
Ｖｇｓ１−Ｖｇｓ２＝√（（２／β３）・（Ｉｒｅｆ＋ＩＩＮ））
−√（（２／β３）・Ｉｒｅｆ））＋Ｖｔｈ３  …式（５）
となる。
【００６５】
式（５）に示す  Ｖｇｓ１−Ｖｇｓ２  電圧が、駆動ＴＦＴ１０９のゲートに書き込まれる。
【００６６】
よって有機ＥＬ素子に流れる電流ＩＥＬは式（１）に式（５）を代入すると
ＩＥＬ＝Ｉｄｓ＝（√（Ｉｒｅｆ＋ＩＩＮ）−√Ｉｒｅｆ）＾２  …式（６）
を得る。
【００６７】
式（６）によって  ＴＦＴの電流増幅率β、閾値Ｖｔｈに依存しないでＩｒｅｆとＩＩＮの関係だけで有機ＥＬに電流を注入できることが示される。
【００６８】
ここでＩｒｅｆの意味について説明する。
【００６９】
図１５に式（６）の関係を表したグラフがある。
【００７０】
図中１５０１はＩｒｅｆ＝０の時の特性、１５０２はＩｒｅｆ＝１０μＡの時の特性、１５０３はＩｒｅｆ＝１００μＡの時の特性をそれぞれ示している。
【００７１】
Ｉｒｅｆ＝０の時は図１で示された回路はカレントミラー係数１のカレントミラーとして動作する、よって入力ＩＩＮがそのままＩＥＬとして出力される。
【００７２】
有機ＥＬ素子に流す電流が微小なので、ＩＩＮの電流出力制御も微小な精度が要求されるため、これは難しい。
【００７３】
これに対してＩｒｅｆ＝１０μＡの時は、同じＩＥＬを流すためのＩＩＮの値がμＡオーダーとなり、前述のｎＡオーダーに比較して約１０００倍程要求精度に余裕がある。
【００７４】
Ｉｒｅｆ＝１００μＡの時は、ＩＩＮの要求精度にさらに余裕がある。
【００７５】
つまりＩｒｅｆの電流値が高ければ高い程、ＩＩＮの入力ダイナミックレンジを大きくできる。
【実施例２】
【００７６】
本実施の形態を適応できる実施例２を図２〜８及び図９〜１４に示す。
【００７７】
図２〜８は駆動ＴＦＴ１０９の電流増幅率β並びに閾値電圧Ｖｔｈ及び２Ｖｔｈを等価的にＰＭＯＳにコピーをする方法とその回路結線図をしめしている。
【００７８】
図９〜１４はＰＭＯＳトランジスタにＴＦＴの電流増幅率β及び閾値電圧Ｖｔｈをコピーした場合の等価的静特性を示している。
【００７９】
図２中、２０１は定電流源である。２０２はＰＭＯＳのカレントミラー回路であり、これは、定電流源２０１と直列に接続されている。
【００８０】
２０３はカレントミラー２０２の出力の電流を受けるＮＭＯＳのカレントミラー回路である。
【００８１】
２０４はカレントミラー２０３の出力であるゲート−ソース間電圧から電流の重み付けを行ったシンク型の定電流源を示す。
【００８２】
２０５は定電流源２０４による重み付けを行ったシンク型定電流源のＯＮ／ＯＦＦを行うスイッチを示し、定電流源とスイッチが一対一の関係で接続されている。スイッチ２０５のドレインを共通接続し、定電流源２０４で重み付けされた定電流が加算された定電流が引き込まれる。
【００８３】
２０６はカウンタでその出力がスイッチ２０５に接続されている。
【００８４】
したがって、カウンタ２０６と定電流源２０４とスイッチ２０５の組合せにより、カウンタ２０６のカウント値が１だけ増加する度に、カレントミラー２０４が出力する電流は１単位ずつ増加する。また、演算増幅器の出力がカウンタのカウントイネーブル信号として利用される。これは、カウンタ２１３と定電流源２１１とスイッチ２１２の組合せ、カウンタ２２５と定電流源２２３とスイッチ２２４の組合せ、及び、カウンタ２３０と定電流源２２８とスイッチ２２９の組合せについても同様である。
【００８５】
２０７はカウンタのデジタルデータを保持するためのメモリを示す。すなわち、メモリ２０７は、各画素毎に決定されたカウンタ２０６、２１３、２２５、２３０のカウント値を全ての画素について保持する。各画素を表示する時に、その画素に対応するアドレスに保持されたカウント値が読み出され、利用される。
【００８６】
２０８はゲート−ドレインが接続されたＭＯＳダイオード（第１の主要ダイオード）を示す、ドレインがスイッチ２０５を介して定電流源２０４に接続されている。
【００８７】
２０９は定電流源を示す。
【００８８】
２１０は定電流２０９を受けてゲート−ソース間電圧Ｖｇｓを発生させるＮＭＯＳである。
【００８９】
２１１はＮＭＯＳ２１０の出力であるゲート−ソース間電圧から電流の重み付けを行ったシンク型の定電流源を示す。
【００９０】
２１２は定電流源２１１による重み付けを行ったシンク型定電流源のＯＮ／ＯＦＦを行うスイッチを示し、定電流源１１とスイッチ２１２が一対一の関係で接続されている。スイッチ２１２のドレインを共通接続し、定電流源２１１で重み付けされた定電流が加算された定電流が引き込まれる。
【００９１】
２１３はカウンタでその出力がスイッチ２１２に接続されている。
【００９２】
２１４はＰＭＯＳのゲートドレインが接続されたＭＯＳダイオード（第１の閾値電圧調整用ダイオード）となっている。ソースをＰＭＯＳ２０８のドレインに接続してある。
【００９３】
２１６は定電流源２１１、スイッチ２１２で構成される重み付けを施した定電流源を受けてソース型の定電流源にするカレントミラー回路を示してある。
【００９４】
２１５はカレントミラー回路２１６と同じ電流を供給する電流源（第１の電流増幅率調整用トランジスタ）である。
【００９５】
２１７、２１８は定電流源２１１、スイッチ２１２で構成される重み付けを施した定電流源を受けてシンク型の定電流源にするカレントミラー回路を示してある。
【００９６】
２３７は定電流源である。２３１はＰＭＯＳのカレントミラー回路であり、定電流源２３７と直列に接続されている。
【００９７】
２２８はカレントミラー２３１の出力電流から電流の重み付けを行ったシンク型の定電流源を示す。
【００９８】
２２９は定電流源２２８で重み付けを行ったシンク型定電流源のＯＮ／ＯＦＦを行うスイッチを示す。定電流源２２８とスイッチ２２９が一対一の関係で接続されている。スイッチのドレインを共通接続し、定電流源２２８で重み付けされた定電流が加算された定電流が出力される。
【００９９】
２３０はカウンタでその出力がスイッチ２２９に接続されている。
【０１００】
２２７はゲート−ドレインが接続されたＭＯＳダイオード（第２の主要ダイオード）を示す。ＭＯＳダイオード２２７のドレインがスイッチ２２９を介して定電流源２２８に接続されている。ＭＯＳダイオード２２７のソースはＴＦＴ２３３のゲートに接続されている。
【０１０１】
２２３はカレントミラー２１０の出力であるゲート−ソース間電圧から電流の重み付けを行ったシンク型の定電流源を示す。
【０１０２】
２２４は定電流源２２３で重み付けを行ったシンク型定電流源のＯＮ／ＯＦＦを行うスイッチを示す。定電流源２２３とスイッチ２２４が一対一の関係で接続されている。スイッチ２２４のドレインを共通接続し、定電流源２２３で重み付けされた定電流が加算された定電流が出力される。
【０１０３】
２２５はカウンタでその出力がスイッチ２２４に接続されている。
【０１０４】
２２２はＰＭＯＳのゲートドレインが接続されたＭＯＳダイオード（第２の閾値電圧調整用ダイオード）となっている。ＭＯＳダイオード２２２のソースをＰＭＯＳ２２７のドレインに接続してある。
【０１０５】
２２１は定電流源２２３、スイッチ２２４で構成される重み付けを施した定電流源を受けてソース型の定電流源にするカレントミラー回路を示してある。
【０１０６】
２２６はカレントミラー回路２２１と同じ電流を供給する電流源（第２の電流増幅率調整用トランジスタ）である。
【０１０７】
２１９、２２０は定電流源２２３、スイッチ２２４で構成される重み付けを施した定電流源を受けてシンク型の定電流源にするカレントミラー回路を示す。
【０１０８】
ダイオード２０８、トランジスタ２１５及びダイオード２１４の全体で、図１に示すトランジスタ１０１を構成し、ダイオード２２７、トランジスタ２２６及びダイオード２２２の全体で、図１に示すトランジスタ１０４を構成する。
【０１０９】
図２に示す回路の動作を時系列に説明する。
【０１１０】
時系列の順序を図３→図４→図５→図６→図７→図８と示している。
【０１１１】
またその時のトランジスタＴ１，Ｔｒ２，Ｔ３の静特性を図９→図１０→図１１→図１２→図１３→図１４の順に示してある。
【０１１２】
まず、トランジスタＴｒ２の閾値電圧（主要ダイオード２２７、閾値電圧調整用ダイオード２２２及び電流増幅率調整用トランジスタ２２６の組）をトランジスタＴｒ３の閾値電圧Ｖｔｈ３と等しくする場合について、図３及び図９を参照して説明をする。
【０１１３】
図３は、トランジスタＴｒ２（符号２２７）の閾値電圧ＶｔｈをトランジスタＴｒ３（符号２３３）の閾値電圧Ｖｔｈ３に等しくなるように閾値電圧Ｖｔｈのシフト動作を行うための結線を示している。
【０１１４】
定電流源２３６にて電流Ｉ３を流す。トランジスタＴｒ３（符号２３３）はゲートドレインが接続され、ＭＯＳダイオードとなっている。
【０１１５】
ここで電流Ｉ３を低くすると、トランジスタＴｒ３（符号２３３）のゲート−ソース間電圧ＶｇｓはＶｔｈ３に収束していく、この電圧をオペアンプ２３２のマイナス入力端子に接続、Ｔｒ２（符号２２７）にＩ３の電流が流れるように２２８カレントミラーと２２９スイッチによって設定し固定する。トランジスタＴｒ３（符号２３３）のゲート・ソース間電圧は閾値電圧を僅かに上回る低度にし、電流Ｉ３をこのゲート・ソース間電流にすることにより、電流増幅率のばらつきからの影響を最小限に抑えて、カウンタ２１３、２２５の値を決定することが可能となる。
【０１１６】
次に、オペアンプ２３２の出力端子をカウンタ２２５に接続し、この値がＨの時にカウンタがカウントアップをする。
【０１１７】
カウンタ２２５の出力値をもって、カレントミラー２２３とスイッチ２２４で構成される、電流源の電流を変える、カウントアップしている間前述電流源は電流値を上昇させる。
【０１１８】
オペアンプ２３２のプラス入力端子にＴｒ２のゲート−ソース間電圧Ｖｇｓ２とＴｒＯＦＳ２（符号２２２）のＶＯＦＳ２が足された電圧が入力される。
【０１１９】
オペアンプ２３２のプラス入力端子の電圧がマイナス入力端子の電圧に等しくなるようにオペアンプの出力が常にＨレベルを出力する。
【０１２０】
オペアンプ２３２のプラス入力端子の電圧とマイナス入力端子の電圧が等しくなった場合、カウンタ２２５のカウントアップがなくなり、あるデジタルデータを出力し続ける。
【０１２１】
この場合Ｉ２’の電流となるように、カレントミラー２２３をスイッチ２２４で切り替えている。
【０１２２】
このＩ２’の電流値の時Ｖｔｈ２＋ＶＯＦ２＝Ｖｔｈ３の関係となる。そしてＩ２’のデジタルデータをメモリに蓄える。
【０１２３】
図９にＴｒ２の閾値電圧Ｖｔｈが、電流Ｉ３で、Ｖｔｈ２→Ｖｔｈ２＋ＶＯＦ２＝Ｖｔｈ３にシフトしている様子を示している。
【０１２４】
次に、トランジスタＴｒ１の閾値電圧（主要ダイオード２０８、閾値電圧調整用ダイオード２１４及び電流増幅率調整用トランジスタ２１５の組）をトランジスタＴｒ３の閾値電圧Ｖｔｈ３と等しくする場合について、図４及び図１０を参照して説明をする。
【０１２５】
図４は、Ｔｒ１（符号２０８）のＶｔｈをＴｒ３（符号２３３）のＶｔｈ３に等しくなるようにＶｔｈ電圧のシフト動作を行うための結線を示している。
【０１２６】
ＴｒＯＦＳ２（符号２２２）に電流Ｉ２’を流し、Ｖｔｈ２＋ＶＯＦＳ２＝Ｖｔｈ３の電圧をオペアンプ２３２のマイナス入力端子に接続、Ｔｒ１（符号２０８）にＩ３の電流が流れるようにカレントミラー２０４とスイッチ２０５を設定し固定する。
【０１２７】
次に、オペアンプ２３２の出力端子をカウンタ２１３に接続し、この値がＨの時にカウンタがカウントアップをする。
【０１２８】
カウンタ２１３の出力値をもって、カレントミラー２１１とスイッチ２１２で構成される、電流源の電流を変える。カウントアップしている間、前述電流源は電流値を上昇させる。
【０１２９】
オペアンプ２３２のプラス入力端子にＴｒ１のゲート−ソース間電圧Ｖｇｓ１とＴｒＯＦＳ１（符号２１４）のＶＯＦＳ１が足された電圧が入力される。
【０１３０】
オペアンプ２３２のプラス入力端子の電圧がマイナス入力端子の電圧に等しくなるようにオペアンプの出力が常にＨレベルを出力する。
【０１３１】
オペアンプ２３２のプラス入力端子の電圧とマイナス入力端子の電圧が等しくなった場合、カウンタ２１３のカウントアップがなくなり、あるデジタルデータを出力し続ける。
【０１３２】
この場合、カレントミラー２１１の出力電流が電流Ｉ２’’となるように、カレントミラー２１１をスイッチ２１２で切り替えている。
【０１３３】
カレントミラー２１１の出力電流が電流Ｉ２’’の時Ｖｔｈ１＋ＶＯＦ１＝Ｖｔｈ３の関係となる。そしてＩ２’’のデジタルデータをメモリに蓄える。
【０１３４】
図１０にＴｒ１の閾値電圧Ｖｔｈが、電流Ｉ３で、Ｖｔｈ１→Ｖｔｈ１＋ＶＯＦ１＝Ｖｔｈ３にシフトしている様子を示している。
【０１３５】
次に、トランジスタＴｒ１の電流増幅率をトランジスタＴｒ３の電流増幅率β３と等しくする場合について、図５及び図１１を参照して説明する。
【０１３６】
図５は、Ｔｒ１（符号２０８）の電流増幅率βをＴｒ３（符号２３３）の電流増幅率β３に等しくなるように電流増倍係数を変えるための結線を示している。
【０１３７】
定電流源２３６にてＩ４の電流を流す（但しＩ４＞Ｉ３）。Ｔｒ３（符号２３３）はゲートとドレインが接続されＭＯＳダイオードとなっている。
【０１３８】
ここで、Ｔｒ３（符号２３３）に電流Ｉ４を流した時に発生するゲート−ソース間電圧Ｖｇｓ３電圧を、オペアンプ２３２のマイナス入力端子に接続し、定電流源２０１に電流Ｉ４を流し、この電流Ｉ４の値をカレントミラー２０４と、スイッチ２０５にてミラー係数（ｋ１）を設定している。
【０１３９】
スイッチ２０５はカウンタ２０６の出力によってＯＮ／ＯＦＦされる。
【０１４０】
次に、オペアンプ２３２の出力端子をカウンタ２０６に接続し、この値がＨの時にカウンタがカウントアップをする。
【０１４１】
カウンタ２０６の出力値をもって、カレントミラー２０４とスイッチ２０５で構成される電流源の電流を変える。カウントアップしている間、カレントミラー２０４とスイッチ２０５で構成される電流源は電流値を上昇させる。
【０１４２】
オペアンプ２３２のプラス入力端子にＴｒ１のゲート−ソース間電圧Ｖｇｓ１とＴｒＯＦＳ１（符号２１４）のＶＯＦＳ１が足された電圧が入力される。
【０１４３】
オペアンプ２３２のプラス入力端子の電圧がマイナス入力端子の電圧に等しくなるようにオペアンプの出力が常にＨレベルを出力する。
【０１４４】
オペアンプ２３２のプラス入力端子の電圧とマイナス入力端子の電圧が等しくなった場合、カウンタ２２５のカウントアップがなくなり、あるデジタルデータを出力し続ける。
【０１４５】
この場合、カレントミラー２０４とスイッチ２０５で構成される電流源の電流がｋ１・Ｉ４の値の電流となるように、カレントミラー２０４をスイッチ２０５で切り替えている。
【０１４６】
カレントミラー２０４とスイッチ２０５で構成される電流源の電流がｋ１・Ｉ４の値の電流である時、Ｖｇｓ１＋ＶＯＦ１＝Ｖｇｓ３の関係となる。そしてｋ１のデジタルデータをメモリに蓄える。
【０１４７】
図１１は、トランジスタＴｒ３（符号２３３）を流れる電流が電流Ｉ４であるときに、Ｔｒ１（符号２０８）のゲート−ソース間電圧ＶｇｓがＶｇｓ１→Ｖｇｓ１（ｋ１・Ｉ４）＋ＶＯＦ１（Ｉ２’’）＝Ｖｇｓ３（Ｉ４）に電流がシフトしている様子を示している。
【０１４８】
同様に、図６及び図１２は、カレントミラー２２８とスイッチ２２９で構成される電流源を流れる電流がｋ２・Ｉ４の電流の時、Ｖｇｓ２＋ＶＯＦＳ２＝Ｖｇｓ３の関係となることを示している。そしてｋ２のデジタルデータをメモリに蓄える。
【０１４９】
図１２は、トランジスタＴｒ３（符号２３３）を流れる電流がＩ４電流であるときに、トランジスタＴｒ２（符号２２７）のゲート−ソース間電圧ＶｇｓがＶｇｓ２→Ｖｇｓ２（ｋ１・Ｉ４）＋ＶＯＦ２（Ｉ２’）＝Ｖｇｓ３（Ｉ４）に電流がシフトしている様子を示している。
【０１５０】
図７及び図１３は、Ｔｒ１（符号２０８）の閾値電圧ＶｔｈをＶｔｈ３から２・Ｖｔｈ３にシフトするための結線図及び静特性を示している。
【０１５１】
定電流源２３６にてＩ３の電流を流す。Ｔｒ３（符号２３３）はゲートとドレインが接続されＭＯＳダイオードとなっている。
【０１５２】
ここでＩ３の電流を低くすると、Ｔｒ３（符号２３３）のゲート−ソース間電圧ＶｇｓはＶｔｈ３に収束していく。このとき、トランジスタＴｒ２（符号２２７）のソースに電流Ｉ３を流す電流源２３８を接続する。
【０１５３】
ＴｒＯＦＳ２（符号２２２）にＩ２’の電流を流し、Ｖｔｈ２＋ＶＯＦＳ２＋Ｖｔｈ３＝２・Ｖｔｈ３の電圧をオペアンプ２３２のマイナス入力端子に接続する。Ｔｒ１（符号２０８）にＩ３の電流が流れるようにカレントミラー２０４とスイッチ２０５を設定し固定する。
【０１５４】
次に、オペアンプ２３２の出力端子をカウンタ２１３に接続し、オペアンプ２３２の出力端子の値がＨの時にカウンタ２１３がカウントアップをする。
【０１５５】
カウンタ２１３の出力値をもって、カレントミラー２１１とスイッチ２１２で構成される電流源の電流を変える。カウントアップしている間、カレントミラー２１１とスイッチ２１２で構成される電流源は電流値を上昇させる。
【０１５６】
オペアンプ２３２のプラス入力端子にトランジスタＴｒ１（符号２０８）のゲート−ソース間電圧Ｖｇｓ１とＴｒＯＦＳ１（符号２１４）のゲート−ソース間電圧ＶＯＦＳ１とが足された電圧が入力される。
【０１５７】
オペアンプ２３２のプラス入力端子の電圧がマイナス入力端子の電圧に等しくなるようにオペアンプ２３２の出力が常にＨレベルを出力する。
【０１５８】
オペアンプ２３２のプラス入力端子の電圧とマイナス入力端子の電圧が等しくなった場合、カウンタ２１３のカウントアップがなくなり、カウンタ２１３は、あるデジタルデータを出力し続ける。
【０１５９】
この場合、ＴｒＯＦＳ１（符号２１４）を流れる電流の値がＩ２’’’となるように、カレントミラー２１１をスイッチ２１２で切り替えている。
【０１６０】
このＴｒＯＦＳ１（符号２１４）を流れる電流の値がＩ２’’’である時、Ｖｔｈ１＋ＶＯＦ１＝２・Ｖｔｈ３の関係となる。そしてＩ２’’’に対応したデジタルデータをメモリに蓄える。
【０１６１】
図１３に、トランジスタＴｒ３（符号２３３）を流れる電流がＩ３であるときに、トランジスタＴｒ１（符号２０８）のＶｔｈがＶｔｈ１→Ｖｔｈ１＋ＶＯＦ１（Ｉ２’’’）＝２・Ｖｔｈ３に電圧がシフトしている様子を示している。
【０１６２】
トランジスタＴｒ１に関連した閾値電圧２・Ｖｔｈ３に対応したカウンタ２１３の値を求める前に、トランジスタＴｒ１に関連した閾値電圧Ｖｔｈ３に対応したカウンタ２１３の値を求め、これを暫定的にメモリ２０７に保持しているのは、これらの間に、トランジスタＴｒ１に関連した電流増幅率β１に対応したカウンタ２０６のカウント値及びトランジスタＴｒ２に関連した電流増幅率β２に対応したカウンタ２３０のカウント値を求めるためである。また、電流増幅率β１、β２を決定した後に、トランジスタＴｒ１に関連した閾値電圧２・Ｖｔｈ３に対応したカウンタ２１３の値を求めるため、カウンタ２１３の値の精度が高くなる。
【０１６３】
図８は、動作時の回路図を示し、図１の回路図に対応するものである。
【０１６４】
図１４にトランジスタＴｒ１、Ｔｒ２、及びＴｒ３の静特性をそれぞれ示す。
【０１６５】
以上述べたように、画素毎の駆動ＴＦＴの特性をデジタルデータとして保持し、これを駆動する場合にデジタルデータを読み込むことでＴＦＴの電流増幅率β、閾値電圧Ｖｔｈのばらつきの影響がない表示装置を提供できる。
【０１６６】
またパネルの構成素子数がＴＦＴ３個、それに伴う制御信号線が３本であり、これらの数は少ない。
【０１６７】
実施の形態２においてメモリを用いてデジタルデータを保持もしくは出力するとあるが、これを不揮発性のメモリを用いてもよい。
【０１６８】
パネルの駆動ＴＦＴ２３３をＰ型、トランジスタＴｒ２０８、２２７をＰＭＯＳトランジスタとしているが、パネル駆動ＴＦＴがＮ型の場合、トランジスタＴｒ２０８、２２７は、ＮＭＯＳトランジスタであってもよい。
【実施例３】
【０１６９】
図１６に本発明適応の第３の実施例を示す。
【０１７０】
実施例２に示すような結線方法を用い最終的に、トランジスタＴｒ３０８の閾値電圧ＶｔｈをＶｔｈ→Ｖｔｈ’＋Ｖｔｈ３として、トランジスタＴｒ３０８の電流増幅率をβ３としている。
【０１７１】
また、トランジスタＴｒ３２７の閾値電圧ＶｔｈをＶｔｈ→Ｖｔｈ’として、トランジスタＴｒ３２７の電流増幅率をβ３としている。
【０１７２】
ここでＶｔｈ’はＰＭＯＳトランジスタ３０８、３２７の電圧シフト前の閾値電圧Ｖｔｈである。
【０１７３】
閾値電圧Ｖｔｈ３はＴＦＴ３３３の閾値電圧Ｖｔｈである。
【０１７４】
本実施例でも、有機ＥＬ素子も３３５には（６）式で示す電流が流れる。
【産業上の利用可能性】
【０１７５】
本発明による表示装置を多数マトリックス状に並べて、ディスプレイを形成することができる。また、このディスプレイは、デジタルカメラなどの表示部として利用することができる。
【図面の簡単な説明】
【０１７６】
【図１】有機ＥＬ素子を駆動する為の全体を示した回路図
【図２】有機ＥＬ素子を駆動する為の全体を詳細に示した回路図
【図３】ＴＦＴのＶｔｈ電圧を他方のＭＯＳに等価的にコピーをする為の結線を示した図
【図４】ＴＦＴのＶｔｈ電圧を一方のＭＯＳに等価的にコピーをする為の結線を示した図
【図５】ＴＦＴのβを他方のＭＯＳに等価的にコピーをする為の結線を示した図
【図６】ＴＦＴのβを一方のＭＯＳに等価的にコピーをする為の結線を示した図
【図７】一方のＭＯＳに等価的に２Ｖｔｈをコピーをする為の結線を示した図
【図８】ＴＦＴのβ、Ｖｔｈ、２Ｖｔｈをコピーし、有機ＥＬに所望の電流を流入させることを示した図
【図９】ＴＦＴのＶｔｈを他方のＭＯＳに等価的にコピーし静特性を示した図
【図１０】ＴＦＴのＶｔｈを一方のＭＯＳに等価的にコピーし静特性を示した図
【図１１】ＴＦＴのβを一方のＭＯＳに等価的にコピーし静特性を示した図
【図１２】ＴＦＴのβを他方のＭＯＳに等価的にコピーし静特性を示した図
【図１３】一方のＭＯＳに等価的に２Ｖｔｈをコピーし静特性を示した図
【図１４】ＴＦＴのβ、Ｖｔｈ、２Ｖｔｈをコピーし静特性を示した図
【図１５】本発明による入力電流と有機ＥＬ電流の関係を示した図
【図１６】本発明の第３の実施例を示した図
【図１７】従来例を示した図
【図１８】従来例の動作を時系列に説明した図
【符号の説明】
【０１７７】
１０１  Ｐ型ＭＯＳトランジスタ
１０２  定電流源
１０３  オペアンプ
１０４  Ｐ型ＭＯＳトランジスタ
１０５  定電流源
１０６  スイッチ
１０７  スイッチ
１０８  保持容量
１０９  ＴＦＴ
１１０  有機ＥＬ素子
１１１  パネル
２０１  定電流源
２０２  カレントミラー
２０３  カレントミラー
２０４  重み付け電流源
２０５  スイッチ
２０６  ｎＢｉｔカウンタ
２０７  メモリ
２０８  Ｐ型ＭＯＳトランジスタ
２０９  定電流源
２１０  カレントミラー
２１１  重み付け電流源
２１２  スイッチ
２１３  ｎＢＩＴカウンタ
２１４  Ｐ型ＭＯＳトランジスタ
２１５  ソース型定電流源
２１６  カレントミラー
２１７  カレントミラー
２１８  シンク型定電流源
２１９  シンク型定電流源
２２０  カレントミラー
２２１  カレントミラー
２２２  Ｐ型ＭＯＳトランジスタ
２２３  重み付け電流源
２２４  スイッチ
２２５  ｎＢｉｔカウンタ
２２６  ソース型定電流源
２２７  Ｐ型ＭＯＳトランジスタ
２２８  重み付け電流源
２２９  スイッチ
２３０  ｎＢＩＴカウンタ
２３１  カレントミラー
２３２  オペアンプ
２３３  Ｐ型ＴＦＴ
２３４  保持容量
２３５  有機ＥＬ素子
２３６  シンク型定電流源
２３７  シンク型定電流源
２３８  ソース型定電流源
３０１  シンク型定電流源
３０２  カレントミラー
３０３  カレントミラー
３０４  重み付け電流源
３０５  スイッチ
３０６  Ｎｂｉｔカウンタ
３０７  メモリ
３０８  Ｐ型ＭＯＳトランジスタ
３０９  ソース型定電流源
３１０  カレントミラー
３１１  重み付け電流源
３１２  スイッチ
３１３  Ｎｂｉｔカウンタ
３１４  Ｐ型ＭＯＳトランジスタ
３１５  ソース方定電流源
３１６  カレントミラー
３１７  カレントミラー
３１８  シンク型定電流源
３２７  Ｐ型ＭＯＳトランジスタ
３２８  重み付け電流源
３２９  スイッチ
３３２  オペアンプ
３３３  Ｐ型ＴＦＴ
３３４  保持容量
３３５  有機ＥＬ素子
３３６  シンク型定電流源
９０１  Ｐ型ＭＯＳトランジスタの静特性
９０２  Ｐ型ＭＯＳトランジスタの静特性
９０３  Ｐ型ＭＯＳトランジスタの静特性を電圧シフトした特性
９０４  ＴＦＴの静特性
１００１  Ｐ型ＭＯＳトランジスタの静特性
１００２  Ｐ型ＭＯＳトランジスタの静特性を電圧シフトした特性
１００３  Ｐ型ＭＯＳトランジスタの静特性
１００４  Ｐ型ＭＯＳトランジスタの静特性を電圧シフトした特性
１００５  ＴＦＴの静特性
１０１  Ｐ型ＭＯＳトランジスタの静特性
１１０２  Ｐ型ＭＯＳトランジスタの静特性の電流係数βを変えたときの特性
１１０３  Ｐ型ＭＯＳトランジスタの静特性
１１０４  ＴＦＴの静特性
１２０１  Ｐ型ＭＯＳトランジスタの静特性
１２０２  Ｐ型ＭＯＳトランジスタの静特性
１２０３  Ｐ型ＭＯＳトランジスタの静特性の電流係数βを変えたときの特性
１２０４  ＴＦＴの静特性
１３０１  Ｐ型ＭＯＳトランジスタの静特性
１３０２  Ｐ型ＭＯＳトランジスタの静特性を電圧シフトした特性
１３０３  Ｐ型ＭＯＳトランジスタの静特性を電圧シフトした特性
１３０４  Ｐ型ＭＯＳトランジスタの静特性
１３０５  ＴＦＴの静特性
１４０１  Ｐ型ＭＯＳトランジスタの静特性（２Ｖｔｈ）
１４０２  Ｐ型ＭＯＳトランジスタの静特性（Ｖｔｈ）
１４０３  ＴＦＴの静特性
１５０１  Ｉｒｅｆ＝０時のＩＩＮ−ＩＥＬ特性
１５０２  Ｉｒｅｆ＝１０μＡ時のＩＩＮ−ＩＥＬ特性
１５０３  Ｉｒｅｆ＝１００μＡ時のＩＩＮ−ＩＥＬ特性
【図１】
2009156929.tif 000003
【図２】
2009156929.tif 000004
【図３】
2009156929.tif 000005
【図４】
2009156929.tif 000006
【図５】
2009156929.tif 000007
【図６】
2009156929.tif 000008
【図７】
2009156929.tif 000009
【図８】
2009156929.tif 000010
【図９】
2009156929.tif 000011
【図１０】
2009156929.tif 000012
【図１１】
2009156929.tif 000013
【図１２】
2009156929.tif 000014
【図１３】
2009156929.tif 000015
【図１４】
2009156929.tif 000016
【図１５】
2009156929.tif 000017
【図１６】
2009156929.tif 000018
【図１７】
2009156929.tif 000019
【図１８】
2009156929.tif 000020