(57)【要約】【課題】表示制御回路及び駆動回路間の信号線を削減して、表示パネル以外の領域の省スペース化を図るとともにコストの削減を図る。【解決手段】ゲートライン１２を駆動するゲートドライバ３０と、ソースラインを駆動するソースドライバ２０とを備え、ソースドライバ２０は、当該ソースドライバ２０に入力される水平同期信号Ｈｓｙｎｃとデータ信号の元になる映像信号Ｄａｔａとに基づいて垂直同期信号Ｖｓｙｎｃを生成して、ゲートドライバ３０に出力し、ゲートドライバ３０は、ソースドライバ２０により生成された垂直同期信号Ｖｓｙｎｃに基づいてゲートバスライン１２を駆動する。【選択図】図１
2009169111.tif 000002
【特許請求の範囲】
【請求項１】
走査信号線を駆動する走査信号線駆動回路と、データ信号線を駆動するデータ信号線駆動回路とを備える表示駆動回路において、
前記走査信号線駆動回路及び前記データ信号線駆動回路のうちの少なくとも何れか一方は、他方から出力される信号を利用して、対応する信号線を駆動することを特徴とする表示駆動回路。
【請求項２】
前記データ信号線駆動回路は、当該データ信号線駆動回路に入力される信号に基づいて前記走査信号線を駆動させるための信号を生成して、前記走査信号線駆動回路に出力し、
前記走査信号線駆動回路は、前記データ信号線駆動回路において生成された信号に基づいて前記走査信号線を駆動することを特徴とする請求項１に記載の表示駆動回路。
【請求項３】
前記走査信号線駆動回路は、各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンするための走査信号を出力し、
前記データ信号線駆動回路は、水平同期信号に基づいて、表示すべき映像に応じたデータ信号を出力し、
前記データ信号線駆動回路は、当該データ信号線駆動回路に入力される、前記水平同期信号と前記データ信号の元になる映像信号とに基づいて、垂直同期信号を生成する垂直同期信号生成回路を備え、
前記走査信号線駆動回路は、前記垂直同期信号生成回路により生成された前記垂直同期信号に基づいて、前記走査信号を出力することを特徴とする請求項２に記載の表示駆動回路。
【請求項４】
前記映像信号は、表示すべき映像データを含む有効データ期間と、信号源から出力される垂直同期信号の電位に応じて定められた、２値の電位のうちの何れかの電位を有する判別信号期間とを含むことを特徴とする請求項３に記載の表示駆動回路。
【請求項５】
前記垂直同期信号生成回路は、前記映像信号を入力する第１の入力部と、前記水平同期信号を入力する第２の入力部と、前記水平同期信号及び前記映像信号に基づいて生成した信号を前記垂直同期信号として出力する出力部とを備え、
前記第２の入力部に入力される前記水平同期信号の電位レベルがローレベルからハイレベルに変化したときの、前記第１の入力部に入力される前記映像信号の電位レベルを、前記垂直同期信号の電位レベルとして出力することを特徴とする請求項４に記載の表示駆動回路。
【請求項６】
前記垂直同期信号生成回路は、Ｄフリップフロップ回路により構成されていることを特徴とする請求項５に記載の表示駆動回路。
【請求項７】
前記走査信号線駆動回路及び前記データ信号線駆動回路を制御する表示制御回路をさらに備え、
前記表示制御回路は、信号源から入力される前記映像信号の元になる信号に対して、信号源から入力される垂直同期信号に基づいて、互いに隣接する水平走査期間の境界に位置する、映像を表示しないブランキング期間のうち、１フレームにおける最初の水平走査期間の直前のブランキング期間には、第１の電位レベルの信号を入力する一方、１フレームにおける他のブランキング期間には、第２の電位レベルの信号を入力することにより生成した信号を、前記映像信号として出力することを特徴とする請求項３〜６の何れか１項に記載の表示駆動回路。
【請求項８】
前記走査信号線駆動回路は、前記垂直同期信号に基づいて生成されたゲートスタートパルス信号に基づいて、前記走査信号を出力することを特徴とする請求項３〜７の何れか１項に記載の表示駆動回路。
【請求項９】
前記走査信号線駆動回路は、前記データ信号線駆動回路から受け取った前記垂直同期信号に基づいてゲートスタートパルス信号を生成する走査信号線駆動制御部をさらに備えていることを特徴とする請求項８に記載の表示駆動回路。
【請求項１０】
前記データ信号線駆動回路は、前記垂直同期信号に基づいてゲートスタートパルス信号を生成するデータ信号線駆動制御部をさらに備え、生成されたゲートスタートパルス信号を前記走査信号線駆動回路に出力することを特徴とする請求項８に記載の表示駆動回路。
【請求項１１】
請求項１〜１０の何れか１項に記載の表示駆動回路と、前記表示パネルとを備えることを特徴とする表示装置。
【請求項１２】
前記表示装置は、液晶表示装置であることを特徴とする請求項１１に記載の表示装置。
【請求項１３】
走査信号線を駆動する走査信号線駆動処理と、データ信号線を駆動するデータ信号線駆動処理とを含む表示駆動方法において、
前記走査信号線駆動処理及び前記データ信号線駆動処理のうちの少なくとも何れか一方は、他方から出力される信号を利用して、対応する信号線を駆動することを特徴とする表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリクス型液晶表示パネルのように、走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極とを含んで構成される行を複数備えるとともに、各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動するための、表示駆動回路及び表示駆動方法に関するものである。
【背景技術】
【０００２】
薄型、軽量、低消費電力で高画質な表示を行うことができる表示装置として、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を使用した液晶表示装置がパーソナルコンピュータ、携帯電話、及びテレビなどに幅広く使用されている。このような液晶表示装置は、通常、ＴＦＴ素子が配されたアレイ基板と、対向電極が配された対向基板間に液晶を封止して成っている。この液晶表示装置は、例えば特許文献１に開示されている。この特許文献１の開示内容を例にとり、従来の液晶表示装置の構成について説明すれば以下のとおりである。
【０００３】
図８は、従来の液晶表示装置の概略構成を示すブロック図である。この液晶表示装置は、データ信号線駆動回路としてのソースドライバ３００と、走査信号線駆動回路としてのゲートドライバ４００と、アクティブマトリクス形の液晶表示パネル１００と、ソースドライバ３００及びゲートドライバ４００を制御するための表示制御回路２００とを備えている。
【０００４】
上記液晶表示装置における液晶表示パネル１００は、複数本の走査信号線としてのゲートラインＧＬと、それらのゲートラインＧＬのそれぞれと交差する複数本のデータ信号線としてのソースラインＳＬと、それらのゲートラインＧＬとソースラインＳＬとの交差点にそれぞれ対応して設けられた複数個の画素形成部（図示せず）とを含む。
【０００５】
これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートラインＧＬにゲート端子が接続されると共に、当該交差点を通過するソースラインＳＬにソース端子が接続されたスイッチング素子であるＴＦＴ（図示せず）と、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた電極である共通電極と、上記複数の画素形成部に共通的に設けられ画素電極と共通電極との間に配置された液晶層（図示せず）とからなっている。
【０００６】
表示制御回路２００は、水平走査クロック発生回路２１０と、垂直走査クロック発生回路２２０とを含んでいる。水平走査クロック発生回路２１０は、外部から入力される水平同期信号ＨＳＹＮＣに基づいて、ソーススタートパルスＨＳとソースクロック信号ＨＣＬＫとを生成し、ソースドライバ３００に出力する。垂直走査クロック発生回路２２０は、外部から入力される垂直同期信号ＶＳＹＮＣに基づいて、ゲートスタートパルスＶＳとゲートクロック信号ＶＣＬＫとを生成し、ゲートドライバ４００に出力する。
【０００７】
ソースドライバ３００は、ソーススタートパルスＨＳの立ち上がりのタイミングで、内蔵のシフトレジスタ等を作動してソースクロック信号ＨＣＬＫによる映像信号のサンプルホールドを行い、ソーススタートパルスＨＳの立ち下がりのタイミングで、上記サンプルホールドした映像信号を各ソースラインＳＬに出力する。
【０００８】
ゲートドライバ４００は、ゲートスタートパルスＶＳの立ち上がりのタイミングで、内蔵のシフトレジスタ等を作動して、ゲートクロック信号ＶＣＬＫの立ち上がりのタイミングで各走査電極への走査電圧の印加待機状態に順次設定し、その印加待機状態にある走査電圧の印加をソーススタートパルスＨＳの立ち下がりのタイミングで行う。
【０００９】
このように、従来の液晶表示装置では、外部から水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが入力され、これら同期信号に対応する上記各信号（ソーススタートパルスＨＳ及びソースクロック信号ＨＣＬＫ、ゲートスタートパルスＶＳ及びゲートクロック信号ＶＣＬＫ）がソースドライバ及びゲートドライバにそれぞれ入力され、液晶表示パネルを駆動する構成である。
【特許文献１】特開平６−１８８４３号公報（１９９４年１月２８日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ここで、近年の液晶表示装置は、表示パネルの大型化が要求されている一方で、装置全体としては軽量化及び薄型化が要求されており、これらの要求を満たすために様々な構成部品の改良が試みられている。また、改良に際しては、コストの削減をも考慮しなければならない。このような現状において、本願発明では、表示パネルの大型化を図る一方で装置全体としての軽量化及び薄型化、さらにはコスト削減を図る一つの方法として、駆動回路周辺に配される信号線を改良することに着目した。この駆動回路周辺に配される信号線は、表示パネルの大型化に伴って、その数が増加しコストアップにつながるとともに装置全体の中で多くの領域を占領するものである。よって、信号線の配置構成を改良することにより、上記要求を満たすことができることに着目した。
【００１１】
そこで、複数の信号線のうち特に装置の大型化に影響を与える信号線について検証した結果、表示制御回路が、例えばＦＰＣ（フレキシブルプリント回路基板）や距離の長い信号線を介して駆動回路に接続されるなど、液晶表示装置の構造上、表示制御回路と駆動回路との間の距離が離れている場合には、表示制御回路と、ソースドライバ及びゲートドライバとの間に配される信号線が、装置の大型化に大きな影響を与えていることが分かった。すなわち、液晶表示装置の構造上、特に、表示制御回路と駆動回路との距離が離れている場合には、この間に設けられる信号線は、その長さが長くなり装置全体の中で多くの領域を占領していることが分かった。
【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、表示制御回路及び駆動回路間の信号線を削減して、表示パネル以外の領域の省スペース化を図るとともにコストの削減を図ることができる表示駆動回路及び表示駆動方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の表示駆動回路は、上記課題を解決するために、走査信号線を駆動する走査信号線駆動回路と、データ信号線を駆動するデータ信号線駆動回路とを備える表示駆動回路において、前記走査信号線駆動回路及び前記データ信号線駆動回路のうちの少なくとも何れか一方は、他方から出力される信号を利用して、対応する信号線を駆動することを特徴としている。
【００１４】
また、上記表示駆動回路では、前記データ信号線駆動回路は、当該データ信号線駆動回路に入力される信号に基づいて前記走査信号線を駆動させるための信号を生成して、前記走査信号線駆動回路に出力し、前記走査信号線駆動回路は、前記データ信号線駆動回路において生成された信号に基づいて前記走査信号線を駆動することが望ましい。
【００１５】
さらに、上記表示駆動回路では、前記走査信号線駆動回路は、各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンするための走査信号を出力し、
前記データ信号線駆動回路は、水平同期信号に基づいて、表示すべき映像に応じたデータ信号を出力し、前記データ信号線駆動回路は、当該データ信号線駆動回路に入力される、前記水平同期信号と前記データ信号の元になる映像信号とに基づいて、垂直同期信号を生成する垂直同期信号生成回路を備え、前記走査信号線駆動回路は、前記垂直同期信号生成回路により生成された前記垂直同期信号に基づいて、前記走査信号を出力することが望ましい。
【００１６】
上記表示駆動回路によって駆動される表示パネルは、上述のとおりの構成を有しており、その典型的な配置は例えば、行列状に画素電極が多数配列され、各行に沿って走査信号線、スイッチング素子が配置され、各列に沿ってデータ信号線が配置されたものである。
【００１７】
垂直同期信号及び水平同期信号は、それぞれの方向の走査タイミングを規定する信号である。そして、上記表示駆動回路は、走査信号によって、各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンし、このオンされたスイッチング素子に接続された画素電極に対し、データ信号に応じた電位を書き込む。ここで、上記データ信号は、データ信号線駆動回路に入力された映像信号に対して、各データ信号線に割り当て、昇圧等を施した信号である。
【００１８】
なお、この典型的な配置において、「行」及び「列」、「水平」及び「垂直」は、それぞれ表示パネルの横方向及び縦方向の並びであることが多いが、必ずしもこのとおりである必要はなく、縦横の関係が逆転していてもよい。したがって、本発明における「行」、「列」、「水平」及び「垂直」とは、特に方向を限定するものではない。
【００１９】
このような表示駆動回路の場合、通常、上記「発明が解決しようとする課題」欄において述べたとおり、表示装置の構造上、表示制御回路と駆動回路との間の距離が離れている場合には、駆動回路を制御する表示制御回路と、当該駆動回路とを接続する信号線は、その長さが長く表示装置内で多くの領域を占めることになる。
【００２０】
そこで、上記表示駆動回路では、前記走査信号線駆動回路及び前記データ信号線駆動回路のうちの少なくとも何れか一方は、他方から出力される信号を利用して、対応する信号線を駆動する構成である。例えば、走査信号線駆動回路が、データ信号線駆動回路において生成された信号に基づいて走査信号線を駆動する構成である。具体的には、従来では表示制御回路から走査信号線駆動回路に直接入力していた垂直同期信号を、データ信号線駆動回路において、当該データ信号線駆動回路に入力される、水平同期信号とデータ信号の元になる映像信号とに基づいて生成し、走査信号線駆動回路は、生成された垂直同期信号に基づいて走査信号を出力する。
【００２１】
これにより、走査信号線駆動回路は、例えば、データ信号線駆動回路から、上記生成された垂直同期信号を直接受け取ることができる。すなわち、従来のように、走査信号線駆動回路は、垂直同期信号を表示制御回路から受け取る必要がない。そのため、垂直同期信号を伝送するための、表示制御回路及び走査信号線駆動回路間の信号線が不要となる。これにより、従来の構成と比較して、表示パネル以外の領域の省スペース化とともに、コストの削減を図ることができるという効果を奏する。
【００２２】
なお、データ信号線駆動回路において生成される走査信号線を駆動させるための信号を、データ信号線駆動回路から走査信号線駆動回路に伝送するための信号線が新たに必要となるが、両駆動回路は互いに近接して配置することができるため、新たな信号線が、表示装置内における信号線の占める領域に影響を与えることは少なく、またコストへの影響も小さい。そのため、表示制御回路及び駆動回路間の信号線を削減することによる効果が大きいため、上述した効果が得られる。
【００２３】
また、本発明の表示駆動回路では、データ信号線駆動回路が、走査信号線駆動回路において生成された信号に基づいてデータ信号線を駆動する構成であってもよい。さらに、上記表示駆動回路では、走査信号線駆動回路及びデータ信号線駆動回路のそれぞれが、他方から出力される信号を利用して、それぞれに対応する信号線を駆動する構成であってもよい。これらの構成においても、上述した効果を得ることができる。
【００２４】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記映像信号は、表示すべき映像データを含む有効データ期間と、信号源から出力される垂直同期信号の電位に応じて定められた、２値の電位のうちの何れかの電位を有する判別信号期間とを含むことが望ましい。
【００２５】
上記の構成によれば、映像信号には、垂直同期信号の電位に応じた、２値の電位のうちの何れかの電位が付加されている。例えば、２値の電位が、ＬレベルとＨレベルである場合には、映像信号には、垂直同期信号の電位に対応した電位（ＬレベルまたはＨレベル）が付加される。これにより、映像信号が入力されるデータ信号線駆動回路において、上記映像信号の電位レベルを検出することにより、信号源から出力される垂直同期信号の電位の変化に合わせた信号を生成することができる。
【００２６】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記垂直同期信号生成回路は、前記映像信号を入力する第１の入力部と、前記水平同期信号を入力する第２の入力部と、前記水平同期信号及び前記映像信号に基づいて生成した信号を前記垂直同期信号として出力する出力部とを備え、前記第２の入力部に入力される前記水平同期信号の電位レベルがローレベルからハイレベルに変化したときの、前記第１の入力部に入力される前記映像信号の電位レベルを、前記垂直同期信号の電位レベルとして出力することが望ましい。
【００２７】
なお、前記垂直同期信号生成回路は、Ｄフリップフロップ回路により構成されていることが望ましい。
【００２８】
これにより、簡易な構成により垂直同期信号を生成することができるため、上述した省スペース化及びコストの削減を図ることができるという効果を奏する。
【００２９】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記走査信号線駆動回路及びデータ信号線駆動回路を制御する表示制御回路をさらに備え、前記表示制御回路は、信号源から入力される前記映像信号の元になる信号に対して、信号源から入力される垂直同期信号に基づいて、互いに隣接する水平走査期間の境界に位置する、映像を表示しないブランキング期間のうち、１フレームにおける最初の水平走査期間の直前のブランキング期間には、第１の電位レベルの信号を入力する一方、１フレームにおける他のブランキング期間には、第２の電位レベルの信号を入力することにより生成した信号を、前記映像信号として出力することが望ましい。
【００３０】
上記の構成によれば、表示装置内において、映像信号における、１フレームの最初の水平走査期間の直前のブランキング期間と、それ以外のブランキング期間とに対して、互いに異なる電位レベルを付加することができる。すなわち、映像信号に、信号源から入力される垂直同期信号の電位に応じた電位レベルを付加することができる。これにより、映像信号が入力されるデータ信号線駆動回路において、上記映像信号の電位レベルを検出することにより、信号源から出力される垂直同期信号の電位の変化に合わせた信号を生成することができる。
【００３１】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記走査信号線駆動回路は、前記垂直同期信号に基づいて生成されたゲートスタートパルス信号に基づいて、前記走査信号を出力することが望ましい。
【００３２】
上記の構成によれば、垂直同期信号から生成されたゲートスタートパルス信号に基づいて、走査信号線駆動回路における走査信号を出力する動作を実行することができる。
【００３３】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記走査信号線駆動回路は、前記データ信号線駆動回路から受け取った前記垂直同期信号に基づいてゲートスタートパルス信号を生成する走査信号線駆動制御部をさらに備えていることが望ましい。
【００３４】
上記の構成によれば、データ信号線駆動回路により生成された垂直同期信号を走査信号線駆動回路が受け取り、その内部において、ゲートスタートパルス信号を生成して、走査信号を出力する動作を実行することができる。
【００３５】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記データ信号線駆動回路は、前記垂直同期信号に基づいてゲートスタートパルス信号を生成するデータ信号線駆動制御部をさらに備え、生成されたゲートスタートパルス信号を前記走査信号線駆動回路に出力することが望ましい。
【００３６】
上記の構成のように、ゲートスタートパルス信号は、データ信号線駆動回路により生成された垂直同期信号に基づいて、データ信号線駆動回路において生成された後、データ信号線駆動回路に入力される構成であってもよい。
【００３７】
本発明に係る表示装置は、上記何れかの表示駆動回路と、前記表示パネルとを備えることを特徴としている。
【００３８】
上記構成では、上記表示駆動回路による表示パネル以外の領域の省スペース化及びコストの削減を図ることができる表示装置を提供することができる。
【００３９】
本発明に係る表示駆動方法は、上記課題を解決するために、走査信号線を駆動する走査信号線駆動処理と、データ信号線を駆動するデータ信号線駆動処理とを含む表示駆動方法において、前記走査信号線駆動処理及び前記データ信号線駆動処理のうちの少なくとも何れか一方は、他方から出力される信号を利用して、対応する信号線を駆動することを特徴としている。
【００４０】
上記方法では、上記表示駆動回路に関して述べた効果と同じく、表示パネル以外の領域の省スペース化及びコストの削減を図るという効果を奏することができる。
【００４１】
なお、本発明に係る表示装置は、液晶表示装置であることが望ましい。
【発明の効果】
【００４２】
本発明に係る表示駆動回路は、以上のように、前記走査信号線駆動回路及び前記データ信号線駆動回路のうちの少なくとも何れか一方は、他方から出力される信号を利用して、対応する信号線を駆動するものである。
【００４３】
本発明に係る表示駆動方法は、以上のように、前記走査信号線駆動処理及び前記データ信号線駆動処理のうちの少なくとも何れか一方は、他方から出力される信号を利用して、対応する信号線を駆動するものである。
【００４４】
上記構成及び方法によれば、表示制御回路及び走査信号線駆動回路間の信号線を削減することができる。これにより、従来の構成と比較して、表示パネル以外の領域の省スペース化とともに、コストの削減を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００４５】
本発明の一実施形態について図１ないし図７に基づいて説明すると以下の通りである。
【００４６】
まず、図１及び図２に基づいて本発明の表示装置に相当する液晶表示装置１の構成について説明する。なお、図１は液晶表示装置１の全体構成を示すブロック図であり、図２は液晶表示装置１の画素の電気的構成を示す等価回路図である。
【００４７】
液晶表示装置１は、本発明の表示パネル、データ信号線駆動回路、走査信号線駆動回路、及び表示制御回路にそれぞれ相当するアクティブマトリクス型の液晶表示パネル１０、ソースドライバ２０、ゲートドライバ３０、及びコントロール回路４０を備えている。
【００４８】
液晶表示パネル１０は、図示しないアクティブマトリクス基板と対向基板との間に液晶を挟持して構成されており、行列状に配列された多数の画素Ｐを有している。
【００４９】
そして、液晶表示パネル１０は、アクティブマトリクス基板上に、本発明のデータ信号線、走査信号線、スイッチング素子、及び画素電極にそれぞれ相当するソースライン１１、ゲートライン１２、薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と称する）１３、及び画素電極１４を備え、対向基板上に対向電極１９を備えている。なお、ＴＦＴ１３は、図２にのみ図示し、図１では省略している。
【００５０】
ソースライン１１は、列方向（縦方向）に互いに平行となるように各列に１本ずつ形成されており、ゲートライン１２は行方向（横方向）に互いに平行となるように各行に１本ずつ形成されている。ＴＦＴ１３及び画素電極１４は、ソースライン１１とゲートライン１２との各交点に対応してそれぞれ形成されており、ＴＦＴ１３のソース電極ｓがソースライン１１に、ゲート電極ｇがゲートライン１２に、ドレイン電極ｄが画素電極１４にそれぞれ接続されている。また、画素電極１４は、対向電極１９との間に液晶を介して液晶容量１７を形成している。
【００５１】
これにより、ゲートライン１２に供給される走査信号によってＴＦＴ１３のゲートをオンし、ソースライン１１からのデータ信号を画素電極１４に書き込んで画素電極１４を上記データ信号に応じた電位に設定し、対向電極１９との間に介在する液晶に対して上記データ信号に応じた電圧を印加することによって、上記データ信号に応じた階調表示を実現することができる。
【００５２】
上記構成の液晶表示パネル１０は、ソースドライバ２０、ゲートドライバ３０、及びこれらを制御するコントロール回路４０によって駆動される。
【００５３】
本実施形態では、周期的に繰り返される垂直走査期間におけるアクティブ期間（有効走査期間）において、各行の水平走査期間を順次割り当て、各行を順次走査していく。
【００５４】
そのために、ゲートドライバ３０は、垂直同期信号に基づき、ＴＦＴ１３をオンするための走査信号を各行の水平走査期間に同期して当該行のゲートライン１２に対して順次出力する。
【００５５】
また、ソースドライバ２０は、各ソースライン１１に対してデータ信号を出力する。このデータ信号は、液晶表示装置１の外部からコントロール回路４０を介してソースドライバ２０に供給されたデジタル映像信号（後述の映像信号Ｄａｔａ）を、ソースドライバ２０において各列に割り当て、昇圧等を施した信号である。
【００５６】
コントロール回路４０は、上述したソースドライバ２０、ゲートドライバ３０を制御することにより、これら各駆動回路から所望の信号を出力させるものである。コントロール回路４０は、例えばＦＰＣ（フレキシブルプリント回路基板）や距離の長い信号線を介してソースドライバ２０及びゲートドライバ３０から離れて接続されている。
【００５７】
本発明は、上記各部材により構成される液晶表示装置１において、特に、コントロール回路４０、ソースドライバ２０及びゲートドライバ３０に特徴を有するものであり、以下では、これらの詳細について説明する。
【００５８】
コントロール回路４０は、外部の信号源から、表示すべき映像を表す映像データＤｖ、映像データＤｖに対応する水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃを受け取り、この信号Ｄｖ，Ｈｓｙｎｃ，Ｖｓｙｎｃに基づいて、表示すべき映像を表すデジタル映像信号Ｄａｔａ（映像データＤｖに相当する信号：以下、「映像信号Ｄａｔａ」と称する）を生成し、ソースドライバ２０に出力する。具体的には、信号源から出力される映像データＤｖに対して内部メモリで必要に応じたタイミング調整や、映像データＤｖにおける無効データ領域に対して所定の信号を入力する処理が実行された後、映像信号Ｄａｔａとしてコントロール回路４０からソースドライバ２０に出力される。なお、コントロール回路４０が上記所定の信号を入力する具体的な構成については後述する。
【００５９】
また、コントロール回路４０は、外部の信号源から受け取った、映像データＤｖに対応する水平同期信号Ｈｓｙｎｃをソースドライバ２０に転送するとともに、この水平同期信号Ｈｓｙｎｃに基づいて、映像データＤｖの表す映像を液晶表示パネル１０に表示させるための信号として、ソースクロック信号ＳＣＫ及びゲートクロック信号ＧＣＫを生成し、ソースドライバ２０及びゲートドライバ３０にそれぞれ出力する。
【００６０】
ソースクロック信号ＳＣＫは、ソースドライバ２０内のシフトレジスタの動作タイミングを決定する信号であり、ゲートクロック信号ＧＣＫは、垂直走査の動作タイミングを決定する信号である。
【００６１】
なお、コントロール回路４０は、上記信号以外にも、ソースドライバ２０及びゲートドライバ３０に対して各種制御信号（図示せず）を出力する。
【００６２】
上記のようにしてコントロール回路４０において生成された信号のうち、映像信号Ｄａｔａ、水平同期信号Ｈｓｙｎｃ、及びソースクロック信号ＳＣＫは、ソースドライバ２０に入力され、ゲートクロック信号ＧＣＫは、ゲートドライバ３０に入力される。
【００６３】
すなわち、本実施の形態のコントロール回路４０では、図８に示す従来の液晶表示装置の構成と比較して、少なくとも、垂直同期信号ＶＳＹＮＣ及びゲートスタートパルス信号ＧＳＰ（図８のＶＳ）が省略されており、これらの信号に対応する信号線が少なくなっている。なお、図８では、液晶表示装置の構成は概略的に示されており、各種制御信号は省略されている。
【００６４】
このように、本実施の形態の液晶表示装置１の構成によれば、従来の液晶表示装置の構成と比較して、コントロール回路４０と駆動回路（ゲートドライバ３０）とを接続する信号線数を削減することができるため、液晶表示装置１全体における液晶表示パネル１０以外の領域の省スペース化及びコストの削減を図ることができる。
【００６５】
（垂直同期信号回路について）
ここで、垂直同期信号は、垂直方向の走査タイミングを規定するための信号であり、適正な映像表示を行う上で、ゲートドライバ３０において必須の信号である。そこで、この垂直同期信号を生成してゲートドライバ３０に入力する具体的な方法について、以下に説明する。
【００６６】
本実施の形態のソースドライバ２０は、その内部に、垂直同期信号生成回路２１を備えている。図３は、垂直同期信号生成回路２１の構成を示すブロック図である。
【００６７】
ここで、まず従来の液晶表示装置における、水平同期信号、垂直同期信号、及びデジタル映像信号の関係について説明する。図４は、従来の液晶表示装置における各種信号の波形を示すタイミングチャートである。図４において、ＶＳＹＮＣは垂直走査のタイミングを規定する垂直同期信号、ＨＳＹＮＣは水平走査のタイミングを規定する水平同期信号である。また、ＶＳＹＮＣの立ち下がりから次の立ち下がりまでの期間が１垂直走査期間（１Ｖ期間）となり、ＨＳＹＮＣの立ち下がりから次の立ち下がりまでの期間が１水平走査期間（１Ｈ期間）となる。そして、図４に示すデジタル映像信号（ＤＡＴＡ）において、１Ｈ期間は、有効データ領域と無効データ領域とで構成され、有効データ領域は有効走査期間となり、無効データ領域は水平帰線期間となる。また、１Ｖ期間が終了するときの無効データ領域は、垂直帰線期間となる。
【００６８】
従来の液晶表示装置では、図８に示すように、これら水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが、コントロール回路（表示制御装置２００）から、水平走査スタート用クロックＨＣＬＫ及び垂直走査スタート用クロックＶＣＬＫとして、ソースドライバ３００及びゲートドライバ４００に入力される。そのため、コントロール回路と駆動回路との間には、水平同期信号（水平走査スタート用クロック）及び垂直同期信号（垂直走査スタート用クロック）に対応した信号線がそれぞれ設けられている。
【００６９】
これに対して、本発明では、ソースドライバ２０において、図３に示す垂直同期信号生成回路２１が、水平同期信号Ｈｓｙｎｃ及び映像信号Ｄａｔａに基づいて垂直同期信号Ｖｓｙｎｃを生成し、生成した垂直同期信号Ｖｓｙｎｃをゲートドライバ３０に入力する構成である。
【００７０】
（映像信号Ｄａｔａの構成について）
ここで、垂直同期信号生成回路２１に入力される映像信号Ｄａｔａの具体的な構成について説明する。図５は、コントロール回路４０に入出力される各種信号の波形を示すタイミングチャートである。すなわち、同図では、信号源からコントロール回路４０に入力される、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、及び映像データＤｖと、コントロール回路４０から出力される映像信号Ｄａｔａが示されている。信号源から出力される映像データＤｖは、図５に示すように、表示される映像のデータ領域となる有効データ領域（有効データ期間）と、表示される映像がないブランキング期間となる無効データ領域（判別信号期間）とを含んでいる。
【００７１】
本実施の形態における映像信号Ｄａｔａは、図５に示すように、映像データＤｖの無効データ領域のそれぞれに、互い異なる判別信号（第１の信号；＊１，第２の信号；＊２）が入力されて構成されている。
【００７２】
この判別信号は、例えば、電位レベルが異なる（ロー（Ｌ）レベル、ハイ（Ｈ）レベル）信号とすることができる。具体的には、コントロール回路４０が、信号源から入力される垂直同期信号Ｖｓｙｎｃに基づいて、１フレーム分の映像データＤｖにおいて、１フレーム分の映像表示を開始する直前（手前）の無効データ領域（＊１）と、それ以外の無効データ領域（＊２）とを判別して、それぞれの領域に、互いに異なる電位レベルの信号（判別信号：ＬレベルまたはＨレベル）を入力して、映像信号Ｄａｔａを生成する。例えば、垂直同期信号Ｖｓｙｎｃの立ち下がりのタイミングは、１フレームの映像表示を開始するタイミングを規定しているため、このタイミングに合わせて対応する無効データ領域（＊１）にＬレベルの信号を入力する一方、１垂直走査期間（１Ｖ）が終了する、垂直同期信号Ｖｓｙｎｃの次の立ち下がり時点までの無効データ領域（＊２）にＨレベルの信号を入力する。
【００７３】
すなわち、本実施の形態における映像信号Ｄａｔａには、垂直走査のタイミングと同一のタイミングで変化する電位レベル（Ｈ／Ｌレベル）が付加されている。図６の示す信号Ｄａｔａ１は、上記判別信号が入力された映像信号を示しており、垂直同期信号の電位レベルの変化に対応している。
【００７４】
なお、映像信号Ｄａｔａの他の生成方法としては、垂直同期信号Ｖｓｙｎｃの電位レベルがＬレベルのときに、水平同期信号ＨｓｙｎｃのＨ幅を他の期間と異ならせる方法や、垂直同期信号Ｖｓｙｎｃの電位レベルがＬレベルのときのみ、水平同期信号Ｈｓｙｎｃを反転させる方法が挙げられる。さらに、映像データＤｖは、複数ｂｉｔ存在するため、その組み合わせを利用する方法や、ある特定のｂｉｔのみで判別する方法も挙げられる。
【００７５】
（垂直同期信号Ｖｓｙｎｃの生成方法について）
上記のようにコントロール回路４０により生成された映像信号Ｄａｔａ１（図６）は、ソースドライバ２０の垂直同期信号生成回路２１（図３）に入力される。垂直同期信号生成回路２１は、図３に示すように、Ｄフリップフロップ回路により構成され、端子Ｄ（第１の入力部）には、映像信号Ｄａｔａ１が入力され、クロック入力（端子ＣＫ；第２の入力部）として水平同期信号Ｈｓｙｎｃが入力される。そして、出力Ｑ（出力部）からは、水平同期信号ＨｓｙｎｃがＬレベルからＨレベルに変化したときの入力データ（映像信号Ｄａｔａ１）が出力されるとともに、それ以外の期間は、以前のデータ出力が保持される。
【００７６】
図６に示すタイミングチャートを用いて以下に具体的に説明する。図６は、垂直同期信号生成回路２１に入出力される各種信号の波形を示すタイミングチャートである。
【００７７】
コントロール回路４０から、Ｄフリップフロップ回路の端子Ｄに映像信号Ｄａｔａ１が入力され、端子ＣＫに水平同期信号Ｈｓｙｎｃが入力される。まず、端子ＣＫに、水平同期信号Ｈｓｙｎｃの最初（図６中の左端）のＬレベルからＨレベルへの変化が入力される。出力Ｑからは、このときに端子Ｄに入力される映像信号Ｄａｔａ１（Ｈレベル）が出力される。その後、水平同期信号Ｈｓｙｎｃが次にＬレベルからＨレベルに変化するまで、以前のデータ出力（Ｈレベル）が保持される。
【００７８】
次に、水平同期信号ＨｓｙｎｃがＬレベルからＨレベルに変化したときに端子Ｄに入力される映像信号Ｄａｔａ１（Ｌレベル）が出力される。これにより、出力信号ＯＵＴは、ＨレベルからＬレベルに切り替わる。その後、水平同期信号Ｈｓｙｎｃが次にＬレベルからＨレベルに変化するまで、以前のデータ出力（Ｌレベル）が保持される。そして、次の水平同期信号ＨｓｙｎｃのＬレベルからＨレベルへの変化により、出力信号ＯＵＴは、再び、ＬレベルからＨレベルに切り替わる。
【００７９】
その後は、２フレーム目の映像信号Ｄａｔａ１の出力が開始するまで、映像信号Ｄａｔａ１（Ｈレベル）の出力及び保持が繰り返される。
【００８０】
次フレームの開始を示す映像信号Ｄａｔａ１（Ｌレベル）が、Ｄフリップフロップ回路の端子Ｄに入力され、このときに水平同期信号ＨｓｙｎｃのＬレベルからＨレベルへの変化が入力されると、出力信号ＯＵＴは、ＨレベルからＬレベルに切り替わる。以降は、上述の処理が繰り返される。図６の信号ＯＵＴは、上記の処理により生成された信号を示している。
【００８１】
上記の構成によれば、１フレームの映像信号Ｄａｔａ１の出力が開始してから、次フレームの映像信号Ｄａｔａ１の出力が開始するまでの期間、すなわち、Ｄフリップフロップ回路から出力される出力信号ＯＵＴにおいて、ＨレベルからＬレベルへの切り替わり時点（立ち下がり）から、次のＨレベルからＬレベルへの切り替わり時点（立ち下がり）までの期間が、１垂直走査期間（１Ｖ）となる。つまり、信号ＯＵＴの電位レベルの変化は、垂直同期信号の電位レベルの変化に対応している。以上のことから、水平同期信号Ｈｓｙｎｃ及び映像信号Ｄａｔａ１に基づいて、垂直同期信号Ｖｓｙｎｃを生成することができる。
【００８２】
垂直同期信号生成回路２１により生成された垂直同期信号Ｖｓｙｎｃは、ゲートドライバ３０に入力される。ゲートドライバ３０では、その内部に設けられるゲート制御部（走査信号線駆動制御部；図示せず）が、入力された垂直同期信号Ｖｓｙｎｃに基づいて、１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成する。なお、ゲートドライバ３０には、上述したように、コントロール回路４０において水平同期信号Ｈｓｙｎｃに基づいて生成されたゲートクロック信号ＧＣＫが入力されている。これにより、各行に順次割り当てられた水平走査期間に当該行のＴＦＴ１３をオンするための走査信号を出力する処理が実行される。なお、入力された垂直同期信号Ｖｓｙｎｃを、ゲートスタートパルス信号ＧＳＰとしてそのまま利用する構成としてもよい。
【００８３】
以上のように、本実施の形態によれば、ソースドライバ２０内で、水平同期信号Ｈｓｙｎｃ及び映像信号Ｄａｔａに基づいて垂直同期信号Ｖｓｙｎｃを生成した後、生成した垂直同期信号Ｖｓｙｎｃをゲートドライバ３０に入力することができるため、従来のように、コントロール回路４０からゲートドライバ３０に垂直同期信号Ｖｓｙｎｃを入力する必要がない。そのため、コントロール回路４０及びゲートドライバ３０間の信号線が不要となり、省スペース化を図ることができる。なお、ソースドライバ２０及びゲートドライバ３０間に新たな信号線が必要となるが、両ドライバ２０，３０間は近接しており、液晶表示装置１内において信号線の占める割合に影響を与えることはない。よって、従来の構成と比較して、液晶表示パネル１０以外の領域の省スペース化及びコストの削減を図ることができる。
【００８４】
ここで、ゲートクロック信号ＧＣＫ及びゲートスタートパルス信号ＧＳＰを生成する他の構成を図７に示す。この構成では、ソースドライバ２０内に上記信号を生成するためのソース制御部２２が備えられている。
【００８５】
ゲートクロック信号ＧＣＫは、このソースドライバ２０内のソース制御部２２（データ信号線駆動制御部）が水平同期信号Ｈｓｙｎｃに基づいて生成し、ゲートドライバ３０に入力する構成であってもよい。なお、ゲートクロック信号ＧＣＫは、ゲートドライバ３０内のゲート制御部（図示せず）が水平同期信号Ｈｓｙｎｃに基づいて生成する構成も適用可能である。これにより、コントロール回路４０及びゲートドライバ３０間の信号線をさらに削減することができる。
【００８６】
また、ゲートスタートパルス信号ＧＳＰについても、ソースドライバ２０内のソース制御部２２で生成される構成であってもよい。具体的には、例えば、ソース制御部２２が、垂直同期信号生成回路２１により生成された垂直同期信号にＶｓｙｎｃ基づいて、ゲートスタートパルス信号ＧＳＰを生成し、この信号ＧＳＰをゲートドライバ３０に出力する構成が挙げられる。
【００８７】
また、上記ソース制御部２２は、ソースクロック信号ＳＣＫを生成する構成であってもよい。ソース制御部２２は、コントロール回路４０から入力される水平同期信号Ｈｓｙｎｃに基づいてソースクロック信号ＳＣＫを生成することができる。これによりコントロール回路４０及びソースドライバ２０間の信号線をさらに削減することができる。
【００８８】
さらには、水平同期信号Ｈｓｙｎｃに基づいて１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となりシフトレジスタ内を転送されるソーススタートパルス信号ＳＳＰを、ソース制御部２２が生成する構成であってもよい。なお、ソーススタートパルス信号ＳＳＰは、コントロール回路４０が生成する構成としてもよい。
【００８９】
このように、本実施の形態に係る液晶表示装置１では、ソースドライバ２０が、ソースドライバ２０に入力される各種信号に基づいてゲートライン１２を駆動させるための各種信号を生成して、ゲートドライバ３０に出力し、ゲートドライバ３０は、ソースドライバ２０により生成された各種信号に基づいてゲートライン１２を駆動する構成である。
【００９０】
なお、本実施の形態では、コントロール回路４０は、液晶表示装置１に含まれる構成であるが、これに限定されるものではなく、コントロール回路４０が液晶表示装置１に含まれず、上述の映像信号Ｄａｔａが、外部から液晶表示装置１のソースドライバ２０に入力される構成であってもよい。
【００９１】
ところで、ソースドライバ２０は、データサンプリング機能を有する為、動作周波数としては、データ（クロック）周波数に応じて動作する。一方、ゲートドライバ３０は、データサンプリング機能を有していないため、水平同期信号Ｈｓｙｎｃに応じて動作すればよく、必要な駆動周波数はソースドライバ２０よりも低くなる。そのため、垂直同期信号生成回路２１は、ソースドライバ２０内に設けることが好ましい。これにより、ソースドライバ２０の回路構成を複雑にすることなく、容易にデータ（クロック）周波数に応じて動作させることができる。すなわち、ソースドライバ２０のコストアップを招くことなく、上記構成を実現することができる。
【００９２】
また、液晶表示装置１では、外部からの入力信号を伝送する手段として、一般的に、ＦＰＣ（フレキシブルプリント回路基板）が用いられる（本実施の形態では図示せず）。本実施の形態によれば、信号線を削減することができるため、ＦＰＣに備えられるコネクターの極数も合わせて削減することができ、コストの削減を図ることができる。
【００９３】
以上の説明では、ゲートドライバが、ソースドライバにおいて生成された信号（垂直同期信号Ｖｓｙｎｃ）に基づいて、ゲートラインを駆動する構成（構成１）について説明したが、本発明の液晶表示装置における他の構成（構成２）としては、ソースドライバが、ゲートドライバにおいて生成された信号に基づいて、ソースラインを駆動する構成であってもよい。
【００９４】
ゲートドライバは、電圧レベルの高い信号を出力する性質上、ソースドライバよりも耐圧が高く設計されている。そのため、上記他の構成を採用することにより、例えば、高電圧レベルの信号をゲートドライバにおいて低電圧レベルの信号に変換した信号を、ソースドライバにおいても利用することが可能となる。
【００９５】
ここで高電圧レベルの信号とは、具体的には例えば、ゲートドライバの出力信号が挙げられる。この信号は電圧振幅が大きく、ソースドライバで直接受信するのは困難なものであるが、この信号を受信することにより、ゲートドライバの出力状態をモニタリングすることが可能となる。また、高電圧レベルの信号ではないが、ゲートドライバで生成されて、ソースドライバで利用できる信号として、他には、ゲートドライバが何行目をスキャンしているかを示す信号が挙げられる。ソースドライバは、通常、各行とも同一の動作をするため、何行目をスキャンしているかをカウントする必要はないが、ある行をスキャンしている場合（例えば、帰線期間の先頭、最後等）に特別な動作を実行するような場合には、この信号を利用することが有効となる。
【００９６】
高電圧レベルの信号を、低電圧レベルの信号に変換する方法としては、例えば、ゲートドライバ内部のレベルシフタ回路にて実現することが可能である。
【００９７】
このように、ソースドライバは、ゲートドライバにおいて電圧レベルを変換した信号に基づいて、ソースラインを駆動することができる。
【００９８】
なお、本発明の液晶表示装置は、上記の構成１および構成２を組み合わせて構成することも可能である。具体的には、ゲートドライバは、ソースドライバにおいて生成された信号（垂直同期信号Ｖｓｙｎｃ）に基づいて、ゲートラインを駆動し、ソースドライバは、ゲートドライバにおいて生成された信号（電圧レベルを変換した信号）に基づいて、ソースラインを駆動する構成とすることができる。
【００９９】
最後に、ソースドライバ２０及びゲートドライバ３０の動作について簡単に説明する。なお、これらの動作は、従来の液晶表示装置における一般的な動作であり、公知の技術を利用することが可能である。
【０１００】
ソースドライバ２０は、映像信号Ｄａｔａ、ソーススタートパルス信号ＳＳＰ、及びソースクロック信号ＳＣＫに基づき、映像信号Ｄａｔａの表す映像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ(１)〜Ｓ(ｎ)を１水平走査期間毎に順次生成し、これらのデータ信号Ｓ(１)〜Ｓ(ｎ)をソースラインＳＬ１〜ＳＬｎにそれぞれ印加する。アナログ電圧信号Ｓ（１）〜Ｓ（ｎ）として選択するための階調基準電圧には、階調電圧源（図示せず）によって生成された電圧Ｖ０〜Ｖｐが用いられる。なお、水平同期信号をソーススタートパルス信号ＳＳＰとして利用してもよい。
【０１０１】
ゲートドライバ３０は、ゲートスタートパルス信号ＧＳＰ及びゲートクロック信号ＧＣＫとに基づき、各データ信号Ｓ（１）〜Ｓ（ｎ）を各画素電極１４に書き込むために、映像信号Ｄａｔａの各フレーム期間（各垂直走査期間）においてゲートラインＧＬ１〜ＧＬｍをほぼ１水平走査期間ずつ順次選択する。なお、垂直同期信号Ｖｓｙｎｃをゲートスタートパルス信号ＧＳＰとして利用してもよい。
【０１０２】
以上の動作により、液晶表示パネル１０が駆動して、画素電極１４の電位に応じた階調表示が行われる。
【０１０３】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１０４】
本発明は、アクティブマトリクス型液晶表示装置の駆動に特に好適に適用できる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施の一形態に係る液晶表示装置の構成を示すブロック図である。
【図２】図１の液晶表示装置における各画素の電気的構成を示す等価回路図である。
【図３】図１の液晶表示装置における垂直同期信号生成回路の構成を示すブロック図である。
【図４】従来の液晶表示装置における各種信号の波形を示すタイミングチャートである。
【図５】図１の液晶表示装置におけるコントロール回路に入出力される各種信号の波形を示すタイミングチャートである。
【図６】図１の液晶表示装置における垂直同期信号生成回路に入出力される各種信号の波形を示すタイミングチャートである。
【図７】図１の液晶表示装置における、ゲートスタートパルス信号を生成するソースドライバの概略構成を示すブロック図である。
【図８】従来の液晶表示装置の概略構成を示すブロック図である。
【符号の説明】
【０１０６】
１    液晶表示装置
１０    液晶表示パネル（表示パネル）
１１    ソースライン（データ信号線）
１２    ゲートライン（走査信号線）
１３    ＴＦＴ（スイッチング素子）
１４    画素電極
１７    液晶容量
１９    対向電極
２０    ソースドライバ（データ信号線駆動回路）
２１    垂直同期信号生成回路
２２    ソース制御部（データ信号線駆動制御部）
３０    ゲートドライバ（走査信号線駆動回路）
４０    コントロール回路（表示制御回路）
【図１】
2009169111.tif 000003
【図２】
2009169111.tif 000004
【図３】
2009169111.tif 000005
【図４】
2009169111.tif 000006
【図５】
2009169111.tif 000007
【図６】
2009169111.tif 000008
【図７】
2009169111.tif 000009
【図８】
2009169111.tif 000010