(57)【要約】【課題】  電源装置に内蔵されているチョッパ回路のチョッパ・スイッチング素子を駆動するチョッパ駆動回路は、通常パルストランスを用いているためオンデューテイが５０％までに制限されチョッパ回路のスイッチング周波数の高速化の妨げとなっていた。【解決手段】  チョッパ・スイッチング素子を駆動するチョッパ駆動回路を２つのパルストランスを並列に設けて構成し、一方のパルストランスのオンデューテイを５０％で抑制し５０％を超えたときに、他方のパルストランスを駆動しオンデューテイを５０％〜９０％近傍の範囲で変動させて、電源装置に内蔵されてチョッパ回路のオンデューテイを９０％近傍まで可能にし、チョッパ回路のスイッチング周波数の高速化を実現したものである。【選択図】図１
2009268257.tif 000002
【特許請求の範囲】
【請求項１】
整流回路及び出力側に平滑コンデンサを並列に設け商用交流電源を整流・平滑して直流電圧を出力する直流変換回路と、前記直流電圧を高周波交流電圧に変換する相対向する第１のスイッチング素子乃至第４のスイッチング素子からフルブリッジを形成するインバータ回路と、前記直流変換回路のプラス側と前記インバータ回路との間に設けて前記直流電圧を開閉する第１のチョッパ・スイッチング素子と、前記直流変換回路のマイナス側と前記インバータ回路との間に設けて前記直流電圧を開閉する第２のチョッパ・スイッチング素子と、前記第１のチョッパ・スイッチング素子及び第２のチョッパ・スイッチング素子の出力側に設けて前記直流電圧を充電する補助コンデンサと、互いに半周期ずれた第１の出力制御信号及び第２の出力制御信号を出力して前記インバータ回路を制御する出力制御回路と、前記第１の出力制御信号及び第２の出力制御信号のオンに同期して前記インバータ回路を駆動し前記第１の出力制御信号及び第２の出力制御信号のオフから所定時間が経過した後に前記インバータ回路を停止させるインバータ駆動回路と、前記第２の出力制御信号のオンに同期してオンし前記第１の出力制御信号のオンに同期してオフする第１のチョッパ制御信号を出力すると共に前記第１の出力制御信号のオンに同期してオンし前記第２の出力制御信号のオフに同期してオフする第２のチョッパ制御信号を出力するチョッパ制御回路と、前記第１のチョッパ制御信号に応じて前記第１のチョッパ・スイッチング素子を駆動する第１のチョッパ駆動回路と、前記第２のチョッパ制御信号に応じて前記第２のチョッパ・スイッチング素子を駆動する第２のチョッパ駆動回路と、を備えた電源装置において、
前記チョッパ制御回路は、前記第２の出力制御信号のオンに同期してオンし前記第１の出力制御信号のオンに同期してオフする第１のチョッパ制御信号を出力し、前記第１の出力制御信号に同期してオン及びオフする第２のチョッパ制御信号を出力し、前記第１の出力制御信号のオンに同期してオンし前記第２の出力制御信号のオンに同期してオフする第３のチョッパ制御信号を出力し、前記第２の出力制御信号に同期してオン及びオフする第４のチョッパ制御信号を出力し、前記第１のチョッパ駆動回路は、前記第１のチョッパ制御信号に応じて第１の１次駆動スイッチング素子を導通し、この導通にて第１のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第２のチョッパ制御信号に応じて第２の１次駆動スイッチング素子を導通し、この導通にて第２のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第１のパルストランスの２次巻線と前記第２のパルストランスの２次巻線とをダイオードを介してオア接続し前記２つの誘導起電圧に応じて前記第１のチョッパ・スイッチング素子を駆動し、前記第２のチョッパ駆動回路は、前記第３のチョッパ制御信号に応じて第１の１次駆動スイッチング素子を導通し、この導通にて第１のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第４のチョッパ制御信号に応じて第２の１次駆動スイッチング素子を導通し、この導通にて第２のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第１のパルストランスの２次巻線と前記第２のパルストランスの２次巻線とをダイオードを介してオア接続し前記２つの誘導起電圧に応じて前記第２のチョッパ・スイッチング素子を駆動すること、を特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に内蔵されているチョッパ・スイッチング素子を駆動するチョッパ駆動回路に関するものである。
【背景技術】
【０００２】
電源装置に内蔵されているチョッパ・スイッチング素子を駆動するチョッパ駆動回路は、通常パルストランスを用いているものとフォトカプラを用いているものとがあり、パルストランスを用いているとオンデューテイが５０％までに制限され、フォトカプラを用いるとオンデューテイが１００％近傍まで可能であるが応答速度が遅くチョッパ・スイッチング素子のスイッチング周波数の高速化が困難である。
【０００３】
図５は、従来技術の（例えば）ソフトスイッチングを行う溶接電源の電気接続図である。同図において、直流変換回路は、整流回路ＤＲ１及び出力側に並列に設けた平滑コンデンサＣ１から形成される。
【０００４】
第１のチョッパ・スイッチング素子ＴＲ１は、直流変換回路のプラス側とインバータ回路ＩＮＶとの間に設け、第２のチョッパ・スイッチング素子ＴＲ２は、直流変換回路のマイナス側とインバータ回路ＩＮＶとの間に設けて直流電圧を開閉し、補助コンデンサＣ２に電力を供給する。
【０００５】
インバータ回路ＩＮＶは、図示省略の相対向する第１のスイッチング素子乃至第４のスイッチング素子からフルブリッジを形成し、直流電圧を高周波交流電圧に変換して出力する。
【０００６】
主変圧器ＩＮＴは、インバータ回路ＩＮＶによって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、２次整流回路ＤＲ２は、主変圧器ＩＮＴの出力を整流し直流リアクトルＤＣＬを介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００７】
出力電流検出回路ＩＤは、主変圧器ＩＮＴの２次側の出力電流を検出して出力電流検出信号Ｉｄとして出力する。出力制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行い、出力電流検出信号Ｉｄに応じて互いに半周期ずれた第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のパルス幅を制御する。
【０００８】
インバータ駆動回路ＩＫは、第１の出力制御信号Ｓｃ１のオンに同期して図示省略の相対向する第１のスイッチング素子及び第４のスイッチング素子ＴＲ４を駆動し、第１の出力制御信号Ｓｃ１のオフから所定の時間が経過した後に第１のスイッチング素子及び第４のスイッチング素子ＴＲ４を停止させる第１のインバータ駆動信号Ｉｋ１を出力し、第２の出力制御信号Ｓｃ２のオンに同期して図示省略の相対向する第２のスイッチング素子及び第３のスイッチング素子を駆動し、第２の出力制御信号Ｓｃ２のオフから所定の時間が経過した後に第２のスイッチング素子及び第３のスイッチング素子を停止させる第２のインバータ駆動信号Ｉｋ２を出力する。
【０００９】
図５に示すＣＤは、（従来技術の）チョッパ制御回路であり、チョッパ制御回路ＣＤは、第２出力制御信号Ｓｃ２のオンに同期してオンし、第１の出力制御信号Ｓｃ１のオフに同期してオフする第１のチョッパ制御信号Ｃｄ１を出力すると共に第１の出力制御信号Ｓｃ１オンのオンに同期してオンし、第２の出力制御信号Ｓｃ２のオフに同期してオフする第２のチョッパ制御信号Ｃｄ２を出力する。
【００１０】
図６はパルストランスを用いた従来技術の第１のチョッパ駆動回路ＤＣ１の詳細図であり、第１のチョッパ駆動回路ＤＣ１は、第１のチョッパ制御信号Ｃｄ１に応じて導通する１次駆動スイッチング素子ＴＲ３と、この１次駆動スイッチング素子ＴＲ３の導通に応じて直流電源からの電圧が断続的に印加する１次巻線及び１次巻線に印加する電圧に応じて誘導起電圧を発生して２次巻線に出力するパルストランスＴ１と、誘導起電圧に応じて２次駆動スイッチング素子４を導通して第１のチョッパ・スイッチング素子ＴＲ１を駆動する。図示省略の第２のチョッパ駆動回路ＤＣ２は、第１のチョッパ駆動回路ＤＣ１と同一構成を有し、第２のチョッパ制御信号Ｃｄ２に応じて、第２のチョッパ・スイッチング素子ＴＲ２を駆動する。
【００１１】
図７は従来技術の電源装置の動作を説明するための波形タイミング図である。
図７において、同図（ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（ｂ）の波形は第２の出力制御信号Ｓｃ２を示し、同図（ｃ）の波形は第１のインバータ駆動信号Ｉｋ１を示し、同図（ｄ）の波形は第２のインバータ駆動信号Ｉｋ２を示し、同図（ｅ）の波形は第１のチョッパ制御信号Ｃｄ１を示し、同図（ｆ）の波形は第２のチョッパ制御信号Ｃｄ２を示す。
【００１２】
インバータ回路ＩＮＶのターンオフ損失を略零にするソフトスイッチングを行うとき、図７（ｅ）に示す第１のチョッパ制御信号Ｃｄ１のオフは、第１のインバータ駆動信号Ｉｋ１のオフより所定時間前にオフする。このとき、第１のチョッパ制御信号Ｃｄ１のオンデューテイは、５０％〜９０％近傍の範囲で変動する。また、図７（ｆ）に示す半周期ずれた第２のチョッパ制御信号Ｃｄ２のオンデューテイも５０％〜９０％近傍の範囲で変動する。
【００１３】
次に、第１のチョッパ制御信号Ｃｄ１のオンデューテイが５０％のときの第１のチョッパ駆動回路ＤＣ１について説明する。
図６に示す、パルストランスＴ１の１次巻線の正の電圧が、例えば１５Ｖのとき、負の電圧は、オンデューテイで決まり、下記の式で求めることができ、
１５Ｖ×（０．５／０．５）より、負の電圧は１５Ｖとなり、
１次駆動スイッチング素子ＴＲ３のドレインには、負の電圧１５Ｖに１次側の正の電圧１５Ｖを加算した３０Ｖが加わり、３０Ｖ以上の最大ドレイン・ソース電圧定格をもつ一般的なスイッチング素子が使用できる。
【００１４】
しかし、図７（ｅ）に示す第１のチョッパ制御信号Ｃｄ１のオンデューテイが、５０％を超えると負の電圧は増加し、例えば、オンデューテイが９０％のとき、負の電圧は、
１５Ｖ×（０．９／０．１）＝１３５Ｖ
にもなり、１次駆動スイッチング素子ＴＲ３のドレインには、負の電圧１３５Ｖに１次側の正の電圧１５Ｖを加算した１５０Ｖが加わり、２００Ｖ以上の最大ドレイン・ソース電圧定格をもつ高耐圧の特別なスイッチング素子を使用しなければならない。
（例えば、特許文献１）
【００１５】
【特許文献１】特開２００１−３４５１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図５に示す第１のチョッパ・スイッチング素子及び第２のチョッパ・スイッチング素子で形成するチョッパ回路は、２つのチョッパ駆動回路を互いに半周期ずらせて駆動させ直流変換回路からの直流電圧を開閉し補助コンデンサ及びインバータ回路に供給していた。このとき、２つのチョッパ駆動回路のオンデューテイは、５０％〜９０％近傍の範囲で制御することが要求されるため、オンデューテイが１００％でも使用可能なフォトカプラを用いて２つのチョッパ駆動回路のオンデューテイを制御していた。しかし、チョッパ回路のスイッチング周波数の高速化の要求に対して高速スイッチングが可能なフォトカプラの品種が少なく、高価であるためスイッチング周波数の高速化の妨げとなり、フォトカプラを用いたチョッパ駆動回路では、チョッパ回路のスイッチング周波数の高速化に対応ができない。
【００１７】
また、チョッパ回路のスイッチング周波数の高速化を図るために、図６に示すパルストランスを用いたチョッパ駆動回路が一般的に使用されている。そして、パルストランスのオンデューテイは５０％以下で使用すると、パルストランスの１次巻線の正の電圧、例えば１５Ｖに対して負の電圧は１５Ｖ以下になる。しかし、パルストランスのオンデューテイが９０％近傍まで変動させると、パルストランスの１次巻線の負の電圧は１３５Ｖになり、パルストランスを駆動する１次駆動スイッチング素子のドレイン・ソースに印加される電圧が１５０Ｖにもなり、１次駆動スイッチング素子等の部品は高耐圧が要求される特別な部品を必要とする。さらに、パルストランスは直流電圧を伝送できないためオフ期間が必要となりオンデューテイは、せいぜい９０％近傍までが限界である。そして、オンデューテイが９０％近傍でも飽和しないパルストランスは構造が大きくなる。
【００１８】
そこで、本発明では、上述した課題を解決することができるオンデューテイ９０％を超えても使用可能なチョッパ駆動回路を提供することを目的としている。
【課題を解決するための手段】
【００１９】
上述した課題を解決するために、本発明は、整流回路及び出力側に平滑コンデンサを並列に設け商用交流電源を整流・平滑して直流電圧を出力する直流変換回路と、前記直流電圧を高周波交流電圧に変換する相対向する第１のスイッチング素子乃至第４のスイッチング素子からフルブリッジを形成するインバータ回路と、前記直流変換回路のプラス側と前記インバータ回路との間に設けて前記直流電圧を開閉する第１のチョッパ・スイッチング素子と、前記直流変換回路のマイナス側と前記インバータ回路との間に設けて前記直流電圧を開閉する第２のチョッパ・スイッチング素子と、前記第１のチョッパ・スイッチング素子及び第２のチョッパ・スイッチング素子の出力側に設けて前記直流電圧を充電する補助コンデンサと、互いに半周期ずれた第１の出力制御信号及び第２の出力制御信号を出力して前記インバータ回路を制御する出力制御回路と、前記第１の出力制御信号及び第２の出力制御信号のオンに同期して前記インバータ回路を駆動し前記第１の出力制御信号及び第２の出力制御信号のオフから所定時間が経過した後に前記インバータ回路を停止させるインバータ駆動回路と、前記第２の出力制御信号のオンに同期してオンし前記第１の出力制御信号のオンに同期してオフする第１のチョッパ制御信号を出力すると共に前記第１の出力制御信号のオンに同期してオンし前記第２の出力制御信号のオフに同期してオフする第２のチョッパ制御信号を出力するチョッパ制御回路と、前記第１のチョッパ制御信号に応じて前記第１のチョッパ・スイッチング素子を駆動する第１のチョッパ駆動回路と、前記第２のチョッパ制御信号に応じて前記第２のチョッパ・スイッチング素子を駆動する第２のチョッパ駆動回路と、を備えた電源装置において、前記チョッパ制御回路は、前記第２の出力制御信号のオンに同期してオンし前記第１の出力制御信号のオンに同期してオフする第１のチョッパ制御信号を出力し、前記第１の出力制御信号に同期してオン及びオフする第２のチョッパ制御信号を出力し、前記第１の出力制御信号のオンに同期してオンし前記第２の出力制御信号のオンに同期してオフする第３のチョッパ制御信号を出力し、前記第２の出力制御信号に同期してオン及びオフする第４のチョッパ制御信号を出力し、前記第１のチョッパ駆動回路は、前記第１のチョッパ制御信号に応じて第１の１次駆動スイッチング素子を導通し、この導通にて第１のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第２のチョッパ制御信号に応じて第２の１次駆動スイッチング素子を導通し、この導通にて第２のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第１のパルストランスの２次巻線と前記第２のパルストランスの２次巻線とをダイオードを介してオア接続し前記２つの誘導起電圧に応じて前記第１のチョッパ・スイッチング素子を駆動し、前記第２のチョッパ駆動回路は、前記第３のチョッパ制御信号に応じて第１の１次駆動スイッチング素子を導通し、この導通にて第１のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第４のチョッパ制御信号に応じて第２の１次駆動スイッチング素子を導通し、この導通にて第２のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第１のパルストランスの２次巻線と前記第２のパルストランスの２次巻線とをダイオードを介してオア接続し前記２つの誘導起電圧に応じて前記第２のチョッパ・スイッチング素子を駆動すること、を特徴とする電源装置である。
【発明の効果】
【００２０】
本発明のチョッパ・スイッチング素子を駆動するチョッパ駆動回路は、第１の１次駆動スイッチング素子と、この素子の導通に応じて所定の電圧を１次巻線に印加し２次巻線に誘導起電圧を発生して出力する第１のパルストランスと、第２の１次駆動スイッチング素子と、この素子の導通に応じて所定の電圧を１次巻線に印加し２次巻線に誘導起電圧を発生して出力する第２のパルストランスとを並列に設け、第１のパルストランスと第２のパルストランスとの出力をダイオードを介してオア接続する構成によって、例えば、第１のパルストランスのオンデューテイを５０％に固定し、第２のパルストランスを０％〜４０％近傍の範囲で制御することが可能となり、２つのパルストランスの出力をダイオードを介してオア接続して出力すると、チョッパ駆動回路を構成する２つのパルストランスのオンデューテイが５０％に制限されるため、オンデューテイが９０％近傍でも飽和しない特別なパルストランスを必要としない。さらに、パルストランスを駆動する高耐圧特性を有する特別なスイッチング素子も必要としなくなる。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明の実施形態に係る電源装置の（例えば）ソフトスイッチングを行う溶接電源の電気接続図である。同図において、図５に示す従来技術の電源装置、（例えば）ソフトスイッチングを行う溶接電源の電気接続図と同一符号の構成物は、同一動作を行うので説明は省略し、符号の相違する構成物についてのみ説明する。
【００２２】
図３は、本発明のチョッパ制御回路の詳細図である。同図において、チョッパ制御回路ＣＯは、第１のフリップフロップ回路ＦＦ１、第２のフリップフロップ回路ＦＦ２、第１のバッファ回路ＢＦ１及び第２のバッファ回路ＢＦ２によって形成され、第１のフリップフロップ回路ＦＦ１は、第２の出力制御信号Ｓｃ２のオンに応じて出力をＨｉｇｈレベルにし、第１の出力制御信号Ｓｃ１のオンに応じて出力をＬｏｗレベルにする。そして、第２のフリップフロップ回路ＦＦ２は、第１の出力制御信号Ｓｃ１のオンに応じて出力をＨｉｇｈレベルにし、第２の出力制御信号Ｓｃ２のオンに応じて出力をＬｏｗレベルにする。
【００２３】
図２は、本発明の第１のチョッパ駆動回路ＰＤ１の詳細図である。
同図に示すように第１のチョッパ制御信号Ｃｏ１に応じて導通／遮断する第１の１次駆動スイッチング素子ＴＲ３と、この第１の１次駆動スイッチング素子ＴＲ３の導通／遮断に応じて直流電源からの電圧が断続的に印加する１次巻線及び１次巻線に印加する電圧に応じて誘導起電圧を発生して２次巻線に出力する第１のパルストランスＴ１と、第２のチョッパ制御信号Ｃｏ２に応じて導通／遮断する第２の１次駆動スイッチング素子ＴＲ５と、この第２の１次駆動スイッチング素子ＴＲ５の導通／遮断に応じて直流電源からの電圧が断続的に印加する１次巻線および１次巻線に印加する電圧に応じて誘導起電圧を発生して２次巻線に出力する第２のパルストランスＴ２と、第１のパルストランスＴ１と第２のパルストランスＴ２との出力をダイオードを介して２次駆動スイッチング素子ＴＲ４にオア接続し、２つの誘導起電圧に応じてハイ・サイド動作を行う２次駆動スイッチング素子とで形成される。また、図示省略の第２のチョッパ駆動回路ＰＤ２は、第１のチョッパ駆動回路ＰＤ１と同一構成であり、第３のチョッパ制御信号Ｃｏ３及び第４のチョッパ制御信号Ｃｏ４に応じて動作を行う。
【００２４】
図４は、本発明の実施の形態の動作を説明するための波形タイミング図である。
図４において、同図（ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（ｂ）の波形は第２の出力制御信号Ｓｃ２を示し、同図（ｃ）の波形は第１のインバータ駆動信号Ｉｋ１を示し、同図（ｄ）の波形は第２のインバータ駆動信号Ｉｋ２を示し、同図（ｅ）の波形は第１のチョッパ制御信号Ｃｏ１を示し、同図（ｆ）の波形は第２のチョッパ制御信号Ｃｏ２を示し、同図（ｇ）の波形は第１のチョッパ駆動信号Ｐｄ１を示し、同図（ｈ）の波形は第３のチョッパ制御信号Ｃｏ３を示し、同図（ｉ）の波形は第４のチョッパ制御信号Ｃｏ４を示し、同図（Ｊ）の波形は第２のチョッパ駆動信号Ｐｄ２を示す。
【００２５】
つぎに、図４の波形タイミング図を用いて本発明の動作について説明する。
図１に示す、起動スイッチＴＳから起動信号Ｔｓが出力されると出力制御回路ＳＣは、予め定めた電流基準値Ｉｒと出力電流検出信号Ｉｄとを比較演算した値（例えば、Ｉｒ−Ｉｄ）に基づいて定まる図４（ａ）に示す第１の出力制御信号Ｓｃ１及び図４（ｂ）に示す第２の出力制御信号Ｓｃ２を出力する。
【００２６】
図４に示す時刻ｔ＝ｔ１において、図４（ａ）に示す第１の出力制御信号Ｓｃ１がインバータ駆動回路ＩＫに入力されると、インバータ駆動回路ＩＫは、同図（ｃ）に示す第１のインバータ駆動信号Ｉｋ１を出力し、インバータ回路ＩＮＶを形成する図示省略の第１のスイッチング素子及び第４のスイッチング素子を遮断から導通にする。
【００２７】
時刻ｔ＝ｔ１において、図３に示すチョッパ制御回路ＣＯの第１のフリップフロップ回路ＦＦ１のリセット端子に第１の出力制御信号Ｓｃ１が入力されＨｉｇｈレベルになると、図４（ｅ）に示す第１のチョッパ制御信号Ｃｏ１はＨｉｇｈレベルからＬｏｗレベルになると共に第１のバッファ回路ＢＦ１に第１の出力制御信号Ｓｃ１が入力されＨｉｇｈレベルになると図４（ｆ）に示す第２のチョッパ制御信号Ｃｏ２はＬｏｗレベルからＨｉｇｈレベルにする。
【００２８】
第１のチョッパ駆動回路ＰＤ１は、第１のチョッパ制御信号Ｃｏ１と第２のチョッパ制御信号Ｃｏ２とのオア論理を行って第１のチョッパ駆動信号Ｐｄ１のＨｉｇｈレベルを維持するので、第１のチョッパ・スイッチング素子ＴＲ１の導通を継続する。
【００２９】
また、時刻ｔ＝ｔ１において、第２のフリップフロップ回路ＦＦ２のセット端子に第１の出力制御信号Ｓｃ１が入力されＨｉｇｈレベルになると第３のチョッパ制御信号Ｃｏ３はＬｏｗレベルからＨｉｇｈレベルになり、第２のチョッパ駆動回路ＰＤ２に入力される。第２のチョッパ駆動回路ＰＤ２は、第３のチョッパ制御信号Ｃｏ３のＨｉｇｈレベルに応じて第２のチョッパ駆動信号Ｐｄ２をＨｉｇｈレベルにし、第２のチョッパ・スイッチング素子ＴＲ２の導通を開始する。
【００３０】
時刻ｔ＝ｔ２において、第１の出力制御信号Ｓｃ１がＨｉｇｈレベルからＬｏｗレベルになると第１のバッファ回路ＢＦ１の出力である第２の出力制御信号Ｓｃ２がＨｉｇｈレベルからＬｏｗレベルになり、第１のチョッパ駆動回路ＰＤ１は、第２の出力制御信号Ｓｃ２のＬｏｗレベルに応じて  第１のチョッパ駆動信号Ｐｄ１がＬｏｗレベルになり第１のチョッパ・スイッチング素子ＴＲ１は遮断する。
【００３１】
時刻ｔ＝ｔ２において、第１のチョッパ・スイッチング素子ＴＲ１が遮断すると直流変換回路の電力の供給が停止し、補助コンデンサＣ２の電力が放電されて端子間電圧が略零電圧になる。そして、補助コンデンサＣ２の電力が充分放電された所定の時刻ｔ＝ｔ２１において、インバータ回路ＩＮＶを形成する図示省略の第１のスイッチング素子及び第４のスイッチング素子が遮断すると、補助コンデンサＣ２の端子間電圧が略零電圧になっているので、遮断時の損失（ターンオフ損失）が略零になるソフトスイッチングが行なわれる。
【００３２】
図４に示す時刻ｔ＝ｔ３において、図４（ｂ）に示す第２の出力制御信号Ｓｃ２がインバータ駆動回路ＩＫに入力されると、インバータ駆動回路ＩＫは同図（ｄ）に示す第２のインバータ駆動信号Ｉｋ２を出力し、インバータ回路ＩＮＶを形成する図示省略の第２のスイッチング素子及び第３のスイッチング素子を遮断から導通にする。
【００３３】
時刻ｔ＝ｔ３において、図３に示すチョッパ制御回路ＣＯの第１のフリップフロップ回路ＦＦ１のセット端子に第２の出力制御信号Ｓｃ２が入力されＨｉｇｈレベルになると、図４（ｅ）に示す第１のチョッパ制御信号Ｃｏ１はＬｏｗレベルからＨｉｇｈレベルになると共に、第２のバッファ回路ＢＦ２に第２の出力制御信号Ｓｃ２が入力されＨｉｇｈレベルになると図４（ｉ）に示す第４のチョッパ制御信号Ｃｏ４はＬｏｗレベルからＨｉｇｈレベルになる。
【００３４】
第１のチョッパ駆動回路ＰＤ１は、第１のチョッパ制御信号Ｃｏ１のＨｉｇｈレベルに応じて第１のチョッパ駆動信号Ｐｄ１がＨイｇｈレベルになり第１のチョッパ・スイッチング素子ＴＲ１を導通する。
【００３５】
また、時刻ｔ＝ｔ３において、第２のフリップフロップ回路ＦＦ２のリセット端子に第２の出力制御信号Ｓｃ２が入力されＨｉｇｈレベルになると第３のチョッパ制御信号Ｃｏ３はＨｉｇｈレベルからＬｏｗレベルになり、第２のチョッパ駆動回路ＰＤ２に入力される。このとき、第２のチョッパ駆動回路ＰＤ２を形成する第１のパルストランスＴ１のオンデューテイが５０％に制限される。そして、第２のバッファ回路ＢＦ２に第２の出力制御信号Ｓｃ２が入力されＨｉｇｈレベルになると図４（ｉ）に示す第４のチョッパ制御信号Ｃｏ４はＬｏｗレベルからＨｉｇｈレベルになる。
【００３６】
第２のチョッパ駆動回路ＰＤ２は、第３のチョッパ制御信号Ｃｏ３と第４のチョッパ制御信号Ｃｏ４とのオア論理を行って第２のチョッパ駆動信号Ｐｄ２のＨｉｇｈレベルを維持するので、第２のチョッパ・スイッチング素子ＴＲ２の導通を継続する。
【００３７】
時刻ｔ＝ｔ４において、第２の出力制御信号Ｓｃ２がＨｉｇｈレベルからＬｏｗレベルになると第２のバッファ回路ＢＦ２の出力である第４の出力制御信号Ｓｃ４がＨｉｇｈレベルからＬｏｗレベルになり、第２のチョッパ駆動回路ＰＤ２は、第４の出力制御信号Ｓｃ４のＬｏｗレベルに応じて第２のチョッパ駆動信号Ｐｄ２がＬｏｗレベルになり第２のチョッパ・スイッチング素子ＴＲ２を遮断する。
【００３８】
時刻ｔ＝ｔ４において、第２のチョッパ・スイッチング素子ＴＲ２が遮断すると直流変換回路の電力の供給が停止し、補助コンデンサＣ２の電力が放電されて端子間電圧が略零電圧になる。そして、補助コンデンサＣ２の電力が充分放電された所定の時刻ｔ＝ｔ４１において、インバータ回路ＩＮＶを形成する図示省略の第２のスイッチング素子及び第３のスイッチング素子が遮断すると、補助コンデンサＣ２の端子間電圧が略零電圧になっているので、遮断時の損失（ターンオフ損失）が略零になるソフトスイッチングが行なわれる。
【００３９】
図４に示す時刻ｔ＝ｔ５において、図４（ａ）に示す第１の出力制御信号Ｓｃ１がインバータ駆動回路ＩＫに入力されると、インバータ駆動回路ＩＫは同図（ｃ）に示す第１のインバータ駆動信号Ｉｋ１を出力し、インバータ回路ＩＮＶを形成する図示省略の第１のスイッチング素子及び第４のスイッチング素子を遮断から導通にする。
【００４０】
時刻ｔ＝ｔ５において、図３に示すチョッパ制御回路ＣＯの第１のフリップフロップ回路ＦＦ１のリセット端子に第１の出力制御信号Ｓｃ１が入力されＨｉｇｈレベルになると図４（ｅ）に示す第１のチョッパ制御信号Ｃｏ１はＨｉｇｈレベルからＬｏｗレベルになると共に第１のバッファ回路ＢＦ１に第１の出力制御信号Ｓｃ１が入力されＨｉｇｈレベルになると図４（ｆ）に示す第２のチョッパ制御信号Ｃｏ２はＬｏｗレベルからＨｉｇｈレベルになる。
【００４１】
第１のチョッパ駆動回路ＰＤ１は、第１のチョッパ制御信号Ｃｏ１と第２のチョッパ制御信号Ｃｏ２とのオア論理を行って第２のチョッパ駆動信号Ｐｄ１のＨｉｇｈレベルを維持するので、第１のチョッパ・スイッチング素子ＴＲ１の導通を継続する。
【００４２】
時刻ｔ＝ｔ５において、図３に示すチョッパ制御回路ＣＯの第２のフリップフロップ回路ＦＦ２のセット端子に第１の出力制御信号Ｓｃ１が入力されＨｉｇｈレベルになると、図４（ｈ）に示す第３のチョッパ制御信号Ｃｏ３はＬｏｗレベルからＨｉｇｈレベルになり、第２の並列ドライバ回路ＰＤ２に入力される。第２のチョッパ駆動回路ＰＤ２は、第３のチョッパ制御信号Ｃｏ３のＨｉｇｈレベルに応じて第２のチョッパ駆動信号Ｐｄ２はＨｉｇｈレベルになり、第２のチョッパ・スイッチング素子ＴＲ２の導通を開始する。
【００４３】
時刻ｔ＝ｔ５において、第１のフリップフロップ回路ＦＦ１のリセット端子に第１の出力制御信号Ｓｃ１２が入力されＨｉｇｈレベルになると、第１のチョッパ制御信号Ｃｏ１はＨｉｇｈレベルからＬｏｗレベルになり、第１のチョッパ駆動回路ＰＤ１に入力される。このとき、第１のチョッパ駆動回路ＰＤ１を形成する第１のパルストランスＴ１のオンデューテイが５０％に制限される。
【００４４】
上述より、ソフトスイッチングを行うチョッパ・スイッチング素子は、オンデューテイが最大９０％にもなる。このとき、本発明ではチョッパ・スイッチング素子を駆動するチョッパ駆動回路の構成としてパルストランスを２つ並列に設け、出力制御回路の第１の出力制御信号及び第２の出力制御信号に基づいて２つのパルストランスのオンデューテイを５０％以下に抑えることによって、パルストランスの１次巻線の正の電圧が、例えば１５Ｖのとき、負の電圧は、１５Ｖ以下に抑制され一般的なスイッチング素子及びパルストランスの使用が可能となるので、高耐圧特性のスイッチング素子及びオンデューテイが９０％近傍でも飽和しない特別なパルストランスを使用しなくてすむ。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係る電源装置の接続図である。
【図２】本発明のチョッパ駆動回路の詳細図である。
【図３】本発明のチョッパ制御回路の詳細図である。
【図４】本発明の電源装置の動作を説明するための波形タイミング図である。
【図５】従来技術の電源装置の接続図である。
【図６】従来のチョッパ駆動回路の詳細図である。
【図７】従来の電源装置の動作を説明するための波形タイミング図である。
【符号の説明】
【００４６】
ＢＦ１      第１のバッファ回路
ＢＦ２      第２のバッファ回路
Ｃ１        平滑コンデンサ
Ｃ２        補助コンデンサ
ＣＤ        （従来の）チョッパ制御回路
Ｃｄ１      （従来の）第１のチョッパ制御信号
Ｃｄ２      （従来の）第２のチョッパ制御信号
ＣＯ        （本発明の）チョッパ制御回路
Ｃｏ１      （本発明の）第１のチョッパ制御信号
Ｃｏ２      （本発明の）第２のチョッパ制御信号
Ｃｏ３      （本発明の）第３のチョッパ制御信号
Ｃｏ４      （本発明の）第４のチョッパ制御信号
ＤＣ１      （従来の）第１のチョッパ駆動回路
ＤＣ２      （従来の）第２のチョッパ駆動回路
Ｄｃ１      （従来の）第１のチョッパ駆動信号
Ｄｃ２      （従来の）第２のチョッパ駆動信号
ＤＲ１      １次整流回路
ＤＲ２      ２次整流回路
ＦＦ１      第１のフリップフロップ回路
ＦＦ２      第２のフリップフロップ回路
ＤＣＬ      直流リアクトル
ＩＮＶ      インバータ回路
ＩＤ        出力電流検出回路
Ｉｄ        出力電流検出信号
ＩＫ        インバータ駆動回路
Ｉｋ１      第１のインバータ駆動信号
Ｉｋ２      第２のインバータ駆動信号
ＩＲ        電流基準設定回路
Ｉｒ        電流基準値
ＩＮＴ      主変圧器
Ｍ          被加工物
ＰＤ１      （本発明の）第１のチョッパ駆動回路
ＰＤ２      （本発明の）第２のチョッパ駆動回路
Ｐｄ１      （本発明の）第１のチョッパ駆動信号
Ｐｄ２      （本発明の）第２のチョッパ駆動回路
ＳＣ        出力制御回路
Ｓｃ１      第１の出力制御信号
Ｓｃ２      第２の出力制御信号
Ｔ１        第１のパルストランス
Ｔ２        第２のパルストランス
ＴＨ        トーチ
ＴＳ        起動スイッチ
Ｔｓ        起動信号
ＴＲ１      第１のチョッパ・スイッチング素子
ＴＲ２      第２のチョッパ・スイッチング素子
ＴＲ３      第１の１次駆動スイッチング素子
ＴＲ４      ２次駆動スイッチング素子
ＴＲ５      第２の１次駆動スイッチング素子
【図１】
2009268257.tif 000003
【図２】
2009268257.tif 000004
【図３】
2009268257.tif 000005
【図４】
2009268257.tif 000006
【図５】
2009268257.tif 000007
【図６】
2009268257.tif 000008
【図７】
2009268257.tif 000009