(57)【要約】【課題】基板と蓋体との封着性を高め、また全体に大型化することなく、放電電極と端子電極との電気的接続性を向上させる。【解決手段】絶縁性の基板１の一方の面に一端が放電間隙８を介して互いに対向し、他端が基板１の互いに異なる端部にまで延びた一対の放電電極２ａ，２ｂを形成し、放電電極２ａ，２ｂの放電空間を形成する第１の凹部６と放電電極２ａ，２ｂの他端を露出させる第２の凹部７ａ，７ｂを有する蓋体３を基板１に対してガラス封着材５で封着する。さらに封着された基板１と蓋体３の両端部に、第２の凹部７ａ，７ｂで露出された放電電極２ａ，２ｂの他端と電気的に導通するように端子電極４ａ，４ｂを形成する。【選択図】図３
2009032508.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性材料からなる基板と、
前記基板の一方の面に形成された、一端が放電間隙を介して互いに対向し、他端が前記基板の互いに異なる端部にまで延びた一対の放電電極と、
絶縁性材料からなり、前記一対の放電電極上に放電空間を形成する第１の凹部と前記一対の放電電極の他端を露出させる第２の凹部とを有し、封着材で前記基板に封着される、蓋体と、
前記基板と前記蓋体との封着状態で両端部に形成され、前記蓋体の第２の凹部に露出された前記一対の放電電極の他端とそれぞれ導通する一対の端子電極と、
を備えたチップ型アレスタ。
【請求項２】
前記蓋体の第１の凹部の深さは前記第２の凹部の深さよりも深い、請求項１に記載のチップ型アレスタ。
【請求項３】
絶縁性基板の一方の面に、一端が放電間隙を介して互いに対向し、他端が前記基板の異なる端部にまで延びた一対の放電電極を形成する工程と、
前記一対の放電電極の前記他端を露出する位置で且つ前記基板の外周部上にガラス封着材をパターニングする工程と、
絶縁性材料からなる蓋体用基材の一方の面にパターニングされた樹脂をマスクとして、前記一対の放電電極上の放電空間形成用の第１の凹部、および前記一対の放電電極の他端の露出用の第２の凹部を形成する蓋体形成工程と、
前記基板の外周部上の前記ガラス封着材により、前記基板と前記蓋体とを接着し、前記一対の放電電極の上方に放電空間を形成するとともに、該放電空間に不活性ガスを封入する封止工程と、
前記蓋体の第２の凹部により前記絶縁性基板の縁部に露出した前記一対の放電電極にそれぞれ導通するように、前記基板および前記蓋体の両端部に一対の端子電極を形成する端子電極形成工程と、
を有するチップ型アレスタの製造方法。
【請求項４】
前記蓋体形成工程は、前記蓋体用基材の一方の面にフォトリソグラフィ法によりパターニングされた樹脂を形成する工程と、前記樹脂をマスクとしてサンドブラスト法により前記第１の凹部および第２の凹部を形成する工程とからなる請求項３に記載のチップ型アレスタの製造方法。
【請求項５】
前記封止工程は、前記蓋体を下側にして当該蓋体に前記基板を接着するものである請求項３または請求項４に記載のチップ型アレスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板と蓋体を備え、基板上に放電間隙を介して一端が互いに対向する一対の放電電極を設けたチップ型アレスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
電子機器をサージから保護し、サージによる事故を未然に防止するチップ型アレスタおよびその製造方法が特許文献１に示されている。
【０００３】
図１は特許文献１のチップ型アレスタの構造を示す図であり、図１（Ａ）は対をなす放電電極を通る面での断面図である。図１（Ｂ）は端子電極を形成する前に端子電極形成面を見た側面図、図１（Ｃ）はその比較例である。
【０００４】
この特許文献１のチップ型アレスタは、まず絶縁性基板１１の一面にスクリーン印刷法で一対の接続電極１２，１３を形成し、絶縁性基板１１の上面にマイクロギャップを介して対向する放電電極１５，１６を形成し、接着剤１７を介して一対の接続電極１２，１３の基端部を含む絶縁性基板１１の外周部上に終縁部を接着した絶縁性の蓋体１９を取り付け、絶縁性基板１１および蓋体１９の両端に一対の接続電極１２，１３と導通する端子電極２１，２２を形成したものである。
【特許文献１】特開２００５−１１６１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが特許文献１に示されているチップ型アレスタにおいては、次のような問題が生じる。
【０００６】
図１を参照して説明すると、絶縁性基板１１の上面に形成した一対の接続電極１２，１３は端子電極２１，２２との接続を良好にするために、図１（Ａ）（Ｂ）のようにその膜厚を厚くする必要がある。しかしこの接続電極１２，１３の膜厚を厚くする程接着剤１７の被覆性が悪くなって封止性能が劣化しやすいという問題があった。一方、図１（Ｃ）のように接続電極１２，１３が接着剤１７の厚みと同程度に薄いと、端子電極２１，２２との接続面積が小さくなって接続不良が生じやすい。
【０００７】
上記接着剤１７の被覆性はその厚みを厚くすることによって改善できるが、スクリーン印刷法によって接着剤１７を印刷するため、接着剤１７の線幅を細くすることが困難であり、素子の小型化を妨げる。また、接着剤１７を厚くすると、蓋体１９の接合時に端子電極２１，２２と接続電極１２，１３との接続部に接着剤が流入して電気的接続性を妨げることになる。
【０００８】
そこで、この発明の目的は、基板と蓋体との封着性を高め、また全体に大型化することなく、放電電極と端子電極との電気的接続性を向上させたチップ型アレスタを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、この発明は次のように構成する。
（１）この発明のチップ型アレスタは、
絶縁性材料からなる基板と、
前記基板の一方の面に形成された、一端が放電間隙を介して互いに対向し、他端が前記基板の互いに異なる縁部にまで延びた一対の放電電極と、
絶縁性材料からなり、前記一対の放電電極上に放電空間を形成する第１の凹部と前記一対の放電電極の他端を露出させる第２の凹部とを有し、封着材で前記基板に封着される、蓋体と、
前記基板と前記蓋体との封着状態で両端部に形成され、前記蓋体の第２の凹部に露出された前記一対の放電電極の他端とそれぞれ導通する一対の端子電極と、
を備える。
【００１０】
この構成によれば、第２の凹部で所定範囲に広がって露出する部分の放電電極と端子電極とが導通するので、放電電極の厚さに関係なく放電電極と端子電極との電気的接続を確実にできる。そのため、例えばサージ寿命試験の際、放電電極と端子電極との接触箇所に流れる電流密度は低いので、発生する熱による放電電極と端子電極との接触箇所の破損を抑制できる。
【００１１】
（２）また、前記蓋体の第１の凹部の深さは前記第２の凹部の深さよりも深くする。
【００１２】
これにより、放電空間を形成するための第１の凹部が深くなって、必要な放電空間を確保でき、サージ寿命（所定電圧を超える電圧で正常な放電を行う回数）を向上させることができる。また、放電電極の他端を露出させるための第２の凹部を比較的浅くすることになり、素子強度を高く保てる。
【００１３】
（３）この発明のチップ型アレスタの製造方法は、
絶縁性基板の一方の面に、一端が放電間隙を介して互いに対向し、他端が前記基板の異なる端部にまで延びた一対の放電電極を形成する工程と、
前記一対の放電電極の前記他端を露出する位置で且つ前記基板の外周部上にガラス封着材をパターニングする工程と、
絶縁性材料からなる蓋体用基材の一方の面にパターニングされた樹脂をマスクとして、前記一対の放電電極上の放電空間形成用の第１の凹部、および前記一対の放電電極の他端の露出用の第２の凹部を形成する蓋体形成工程と、
前記基板の外周部上の前記ガラス封着材により、前記基板と前記蓋体とを接着し、前記一対の放電電極の上方に放電空間を形成するとともに、該放電空間に不活性ガスを封入する封止工程と、
前記蓋体の第２の凹部により前記絶縁性基板の縁部に露出した前記一対の放電電極にそれぞれ導通するように、前記基板および前記蓋体の両端部に一対の端子電極を形成する端子電極形成工程と、
を有する。
【００１４】
この製造方法によれば、放電電極を薄くすることにより、ガラス封着材も薄くすることができるため、ガラス封着材の線幅を細くすることが可能となる。そのためより小型化できる。
【００１５】
（４）前記蓋体形成工程は、例えば前記蓋体用基材の一方の面にフォトリソグラフィ法によりパターニングされた樹脂を形成する工程と、前記樹脂をマスクとしてサンドブラスト法により前記第１の凹部および第２の凹部を形成する工程とからなるものとする。
【００１６】
この方法によれば、蓋体を高精度且つ安価に形成することができる。また、マスクとなる樹脂の開口面積によって凹部の深さを調整できるため、第１の凹部は深く、第２の凹部は浅く形成することができる。そのため、前述のとおりサージ寿命が向上し、素子強度を高く保てる。
【００１７】
（５）前記封止工程は、例えば前記蓋体を下側（重力加速度の方向）にして当該蓋体に前記基板を接着するものとする。
【００１８】
この方法によれば、接着の際に高温でガラス封着材が溶融しても、放電電極上にガラス封着材が流入しないため、放電電極と端子電極との間の電気的接続を良好に行なうことができる。
【発明の効果】
【００１９】
この発明によれば、基板と蓋体との封着性が高く、全体に小型で、放電電極と端子電極との電気的接続性の高いチップ型アレスタが得られる。
【発明を実施するための最良の形態】
【００２０】
《第１の実施形態》
図２は第１の実施形態に係るチップ型アレスタの主要部の断面図である。図２に示すように、絶縁性の基板１の上面には、一端が放電間隔を介して互いに対向し、他端が基板１の互いに異なる（対向する）端部にまで延びた一対の放電電極２ａ，２ｂを形成している。絶縁性の蓋体３の内側には一対の放電電極２ａ，２ｂの上に放電空間を形成する第１の凹部６を備えている。また蓋体３の外側には、一対の放電電極２ａ，２ｂの他端を露出させる第２の凹部７ａ，７ｂを備えている。
【００２１】
上記蓋体３は放電電極２ａ，２ｂを形成した基板１の上面にガラス封着材５によって封着している。その際、基板１と蓋体３との間で第１の凹部６に生じる放電空間に不活性ガスを封入している。
【００２２】
さらに基板１と蓋体３をガラス封着材５で封止した状態で基板１および蓋体３の両端部に、第２の凹部７ａ，７ｂで露出した一対の放電電極２ａ，２ｂの他端にそれぞれ導通する一対の端子電極４ａ，４ｂを形成している。
以上のようにチップ型アレスタ１００を構成している。
【００２３】
このように第２の凹部７ａ，７ｂで放電電極２ａ，２ｂの外側の端部が露出して、この放電電極２ａ，２ｂが端子電極４ａ，４ｂと導通するので、放電電極２ａ，２ｂの厚さに関係なく、放電電極２ａ，２ｂと端子電極４ａ，４ｂとの電気的接続を確実に行うことができる。
【００２４】
《第２の実施形態》
図３は第２の実施形態に係るチップ型アレスタの主要部の断面図である。図３において絶縁性の基板１の上面には、一端が放電間隔を介して互いに対向し、他端が基板１の互いに異なる端部にまで延びた一対の放電電極２ａ，２ｂを形成している。絶縁性の蓋体３の中央の内面にはドーム状の第１の凹部６を形成している。また蓋体３の両端部にはドーム状で且つ左右に２等分した形状の第２の凹部７ａ，７ｂをそれぞれ形成している。第１の凹部６に比較して第２の凹部７ａ，７ｂは、その深さ（高さ）を浅く（低く）形成している。
【００２５】
上記蓋体３は放電電極２ａ，２ｂを形成した基板１の上面にガラス封着材５によって封着している。基板１と蓋体３との間で第１の凹部６に生じる放電空間には不活性ガスを封入している。
【００２６】
さらに基板１と蓋体３をガラス封着材５で封止した状態で基板１および蓋体３の両端部に、第２の凹部７ａ，７ｂで露出した一対の放電電極２ａ，２ｂの他端にそれぞれ導通する一対の端子電極４ａ，４ｂを形成している。
以上のようにチップ型アレスタ１０１を構成している。
【００２７】
このような構造であるので、必要な放電空間を確保することができ、サージ寿命を向上させることができる。また、第２の凹部７ａ，７ｂを比較的浅くすることにより、蓋体３の端部に第２の凹部７ａ，７ｂを設けることによる機械的強度の低下がなく、チップ型アレスタの素子強度を高く保てる。
【００２８】
《第３の実施形態》
第３の実施形態では第２の実施形態で示したチップ型アレスタの製造方法について示す。
図４は図３に示した蓋体３の製造過程を示す図である。まず図４（Ａ）に示すように、例えばガラスやアルミナ、ムライトなどの絶縁性の蓋体用基材３１の上に厚さ１００μのレジスト膜をフォトリソグラフィによってパターン化する。図４（Ｂ）は樹脂マスク３２をパターン化した状態を示している。このように、第１の凹部形成用の大円形の開口部３６と、第２の凹部形成用の小円形の開口部３７とを形成する。
【００２９】
その後、図４（Ｃ）に示すように、サンドブラスト法によって樹脂マスク３２の開口部３６，３７に露出している蓋体用基材３１にドーム状の凹部６，７を形成する。このとき、樹脂マスク３２の開口径が小さいと加工効率が低下するので、その特性を利用して相対的に深い第１の凹部６および相対的に浅い第２の凹部７を同時に形成する。
その後、個別の蓋体単位（図中破線で示す範囲）で蓋体用基材３１を分断することによって個別の蓋体３を形成する。
【００３０】
図５は基板側の製造方法を含めて、チップ型アレスタの製造方法について示す図である。
まず図５（Ａ）に示すように、例えばガラスやアルミナ、ムライトなどの絶縁性の基板１の所望の位置に放電間隙８が設けられるように金属膜の蒸着とリフトオフ法とによって膜厚０．１〜５μｍで、放電間隙８が１〜１００μｍの一対の放電電極２ａ，２ｂを形成する。この例では、膜厚１μｍのＡｌ（アルミニウム）放電電極とし、放電間隙８の間隙を５μｍとした。
【００３１】
続いて図５（Ｂ）に示すように、基板１のほぼ外周部の全周にガラス封着材５をスクリーン印刷法によりパターン形成する。この例ではガラス封着材５の膜厚を５μｍ、パターン幅を１２０μｍとした。
【００３２】
その後、上記ガラス封着材５に含まれる有機成分を燃焼させるために仮焼成を行う。この仮焼成温度は使用するガラス封着材に含有されるガラス材料の軟化点および有機成分の燃焼温度によって適宜決定する。
続いて図５（Ｃ）に示すように、たとえばアルゴン等の不活性ガスの雰囲気中において、蓋体３に対して基板１をガラス封着材５により接着する。
【００３３】
その後、図５（Ｄ）に示すように、基板１および蓋体３の両端に例えばＡｇとガラス材料とで構成された導電性ペーストをディップ法により付着させ、硬化後に焼成することによって端子電極４ａ，４ｂを形成する。
最後に端子電極４ａ，４ｂの表面に半田の濡れ性および半田に対する耐性を高めるメッキ膜を形成する。
【００３４】
図６は上記基板１と蓋体３とをガラス封着材５で封止する際の状態を示す図である。また図７はその比較例としての図である。
図７のように基板１を下にし、基板１の上面にガラス封着材５で蓋体３を封着する場合、図７（Ｂ）の拡大図で示すように、ガラス封着材５が溶融しすぎた場合に放電電極２ａを形成した面（図中破線の円で示す部分）に溶融したガラス封着材５が流れ込んで、後の端子電極形成工程で、端子電極と放電電極２ａとの電気的接合を妨害するおそれがある。
【００３５】
これに対して図６に示すように、蓋体３を下にしてその上部にガラス封着材５を介して基板１を融着する場合、仮にガラス封着材５のガラスが溶融しすぎた場合でも、そのガラス封着材５は蓋体３側の第２の凹部７ｂ側に流れ込むだけであって、放電電極２ｂの露出面には悪影響を与えない。そのため端子電極を形成した際にその端子電極と放電電極２ｂとの電気的接続を確実に行うことができる。
【００３６】
なお、この発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、上記実施形態では、放電電極２ａ，２ｂを蒸着リフトオフ法で形成したが、他の成膜法としてスパッタリング法、ＣＶＤ法、メッキ法等を使用しても良い。また加工法としては、リアクティブエッチング法、ウエットエッチング法、メタルマスク法等を使用してもよい。
【００３７】
また、放電電極２ａ，２ｂの材料にＡｌを用いたが、その他にＡｇ，Ａｇ／Ｐｄ合金，ＳｎＯ2 ，Ａｌ，Ｎｉ，Ｃｕ，Ｔｉ，ＴｉＮ，ＴｉＣ，Ｔａ，Ｗ，ＳｉＣ，ＢａＡｌ，Ｎｂ，Ｓｉ，Ｃ，Ａｇ／Ｐｔ合金，ＩＴＯ，Ｒｕ等の導電性物質を用いてもよく、もしくはこれらの混合物によって構成されるようにしてもよい。
【００３８】
また、封止する際の雰囲気、すなわち内部の不活性ガスは、放電特性に応じて決定する。例えば、Ｎ2 ，Ｎｅ，Ｈｅ，Ｘｅ，Ｈ2 ，ＳＦ6 ，ＣＦ4 ，Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 ，ＣＯ2 、およびこれらの混合ガスであってもよい。
【００３９】
また、上述の例では、個別の蓋体単位（図中破線で示す範囲）で蓋体用基材３１を分断して個別の蓋体３を形成した後に、その蓋体３に対して基板１をガラス封着材５により接着するように説明したが、図４（Ｄ）に示した分断前の基板状態の蓋に対して分断前の基板１を所定の不活性ガス中でガラス封着材５により接着し、その後に個々のチップ型アレスタ単位に分断し、個々のチップ型アレスタに端子電極を形成するようにしてもよい。
【００４０】
このように形成されたチップ型アレスタは、放電電極２ａ，２ｂと端子電極４ａ，４ｂの接続部に第２の凹部７ａ，７ｂが形成されているため、放電電極２ａ，２ｂの厚みが薄くても、端子電極４ａ，４ｂと放電電極２ａ，２ｂとの電気的接続を確実に行うことができる。このため、サージ寿命試験を行った際に放電電極２ａ，２ｂと端子電極４ａ，４ｂとの接触箇所に流れる電流密度を低下させて、発生する熱による放電電極２ａ，２ｂと端子電極４ａ，４ｂとの接触箇所の破損が抑制される。
【００４１】
また、放電電極２ａ，２ｂが薄いため、ガラス封着材５の厚みが薄くても、放電電極２ａ，２ｂ上の被覆性が良好で、高い気密性が得られる。さらには、ガラス封着材５の厚みを薄くできるため、スクリーン印刷法によるガラス封着材の印刷時に、ガラス封着材の線幅を細く印刷することができ、素子の小型化も実現できる。
【図面の簡単な説明】
【００４２】
【図１】特許文献１に示されているチップ型サージアブソーバの構成と解決すべき課題について示す図である。
【図２】第１の実施形態に係るチップ型アレスタの主要部の断面図である。
【図３】第２の実施形態に係るチップ型アレスタの主要部の断面図である。
【図４】第３の実施形態に係るチップ型アレスタに用いる蓋体の製造工程を示す図である。
【図５】第３の実施形態に係るチップ型アレスタの基板側の製造方法およびチップ型アレスタ全体の製造工程を示す図である。
【図６】蓋体と基板との封着状態を示す図である。
【図７】第３の実施形態に係るチップ型アレスタの製造方法に対する比較例を示す図である。
【符号の説明】
【００４３】
１−基板
２−放電電極
３−蓋体
４−端子電極
５−ガラス封着材
６−第１の凹部
７−第２の凹部
８−放電間隙
３１−蓋体用基材
３２−樹脂マスク
１００，１０１−チップ型アレスタ
【図１】
2009032508.tif 000003
【図２】
2009032508.tif 000004
【図３】
2009032508.tif 000005
【図４】
2009032508.tif 000006
【図５】
2009032508.tif 000007
【図６】
2009032508.tif 000008
【図７】
2009032508.tif 000009