(57)【要約】【課題】補正データのデータ量および演算処理量を抑制して、高い表示ムラ補正の効果が得られる表示方法および表示装置の実現。【解決手段】第１階調数を有する原表示データを、第１階調数より小さい第２階調数の駆動表示データに変換して表示する表示装置であって、原表示データを第１と第２階調数の間の第３階調数の中間表示データに変換する第１階調数変換回路21と、中間表示データを主階調データAkと副階調データBkに分割する主副データ算出回路22と、Akおよび表示位置に基づいてパネル精度情報を算出するパネル精度情報算出回路24と、Akおよびパネル精度情報に基づいて位置による明るさ誤差を補正した位置補正階調データを算出する主補正回路25と、位置補正階調データをBkで補間処理して補間表示データを算出する副補正回路26と、補間表示データから駆動表示データを算出する第２階調変換回路27と、を備える。【選択図】図３
2009265260.tif 000002
【特許請求の範囲】
【請求項１】
第１階調数を有する原表示データを、前記第１階調数より小さい第２階調数の駆動表示データに変換して表示装置での表示を行う表示方法であって、
前記原表示データを、前記第１階調数と前記第２階調数の間の第３階調数の中間表示データに変換し、
前記中間表示データを、前記第２階調数に対応する主階調データと、前記第２階調数の階調間を前記第３階調数で補間する副階調データに分割し、
前記主階調データおよび表示装置の表示位置に基づいて、表示装置の表示位置によるパネル精度情報を算出し、
前記主階調データおよび前記パネル精度情報に基づいて、表示装置の表示位置による明るさ誤差を補正した位置補正階調データを算出し、
前記位置補正階調データを前記副階調データで補間処理して補間表示データを算出し、
前記補間表示データから前記第２階調数の前記駆動表示データを算出する、
ことを特徴とする表示方法。
【請求項２】
前記位置補正階調データは、表示装置の表示面を２個以上の複数の画素を含む複数の領域に分割した各分割領域の代表点のパネル精度情報であることを特徴とする請求項１に記載の表示方法。
【請求項３】
前記位置補正階調データは、少なくとも前記第３階調数以上のデータであることを特徴とする請求項１または２に記載の表示方法。
【請求項４】
前記補間表示データは、前記第３階調数のデータであることを特徴とする請求項１から３のいずれか１項に記載の表示方法。
【請求項５】
前記原表示データから前記中間表示データへの変換は、組織ディザ法または誤差拡散法を用いて行われることを特徴とする請求項１から４のいずれか１項に記載の表示方法。
【請求項６】
第１階調数を有する原表示データを、前記第１階調数より小さい第２階調数の駆動表示データに変換して表示する表示装置であって、
前記原表示データを、前記第１階調数と前記第２階調数の間の第３階調数の中間表示データに変換する第１階調数変換回路と、
前記中間表示データを、前記第２階調数に対応する主階調データと、前記第２階調数の階調間を前記第３階調数で補間する副階調データに分割する主副データ算出回路と、
前記主階調データおよび表示装置の表示位置に基づいて、表示装置の表示位置によるパネル精度情報を算出するパネル精度情報算出回路と、
前記主階調データおよび前記パネル精度情報に基づいて、表示装置の表示位置による明るさ誤差を補正した位置補正階調データを算出する主補正回路と、
前記位置補正階調データを前記副階調データで補間処理して補間表示データを算出する副補正回路と、
前記補間表示データから前記第２階調数の前記駆動表示データを算出する第２階調数変換回路と、
を備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置を駆動する駆動表示データの階調数が、供給される原表示データの階調数よりも小さく、原表示データを階調数変換して第１階調数より小さい第２階調数の駆動表示データに変換する必要のある表示方法および表示装置に関し、特に表示装置の表示位置による誤差（表示ムラ）をさらに補正する表示方法および表示装置に関する。
【背景技術】
【０００２】
現在、ＣＲＴ、液晶表示装置、ＰＤＰ、ＬＥＤアレイ、ＥＬ、電子ペーパーなどの各種の表示装置が広く使用されている。外部から表示装置に供給される表示信号は、アナログ表示信号またはデジタル表示データであるが、本発明は原表示信号がデジタル表示データである場合に関係する。
【０００３】
各表示装置は、駆動方法、ドライバの性能などにより、表示可能な階調数が決められている。また、表示可能な最小階調レベルより表示ムラが大きい場合には、規定された階調数を正確に表示することはできないので、表示ムラなどを考慮して表示階調数を決めている。
【０００４】
表示ムラを補正する各種の方法が提案されている。例えば、特許文献１は、ドットマトリクス型ＬＥＤ表示ユニットにおいて、全ドットの各ＬＥＤの各々の表示輝度を測定し、一定輝度にするための輝度補正データをメモリに記憶して、表示データを補正する構成を記載している。この構成であれば、表示輝度を一様にできるが、画面サイズが大きくなるとその分メモリの容量が増大し、演算処理量も増加するので高性能のプロセッサを使用する必要がある。
【０００５】
特許文献２は、非線形な表示ムラの補正データを代表点について記憶し、補間により補正データを算出する構成を記載している。
【０００６】
いずれにしろ、表示ムラを補正する場合、表示データの階調数（ビット数）が大きい場合には、その分補正データのデータ量も増大し、補正データを記憶するメモリ容量が大きくなり、演算処理量が大きくなるという問題を生じる。補正演算は、ハードウエアによる論理回路またはマイクロプロセッサやＤＳＰで行うが、処理量が増加すると回路規模の増大や高性能のマイクロプロセッサやＤＳＰを使用することが必要になる。
【０００７】
上記のように、表示装置は表示可能階調数（ビット数）が決められており、供給される原表示データの階調数（ビット数）が表示可能階調数（ビット数）より大きい場合、階調数（ビット数）を減少させる階調数変換処理を行う。最も単純な階調数変換処理は、上位ビットのみを残す処理である。例えば、４ビットの表示データで表示を行う表示装置に、８ビットの原表示データが供給される時には、８ビットのうちの上位４ビットを残す階調数変換処理を行う。
【０００８】
しかし、上記のような上位ビットのみを残す階調数変換処理は、階調変化の滑らかさが失われるため、なだらかに階調が変化する場合などに大きく画像を劣化させることが知られている。そこで、組織的ディザ法や誤差拡散法などの階調数変換法が知られている。特許文献３は、組織的ディザ法により階調数変換処理を行う表示装置を記載している。組織的ディザ法や誤差拡散法などの階調数変換法は広く知られているので、説明は省略する。
【０００９】
【特許文献１】特開平５−２７３９３９号公報
【特許文献２】特開２００５−１５７２８５号公報
【特許文献３】特許第３６２５１９２号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
近年、各企業および大学などにおいて、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている応用分野として、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部など、多様な応用形態が提案されている。
【００１１】
電子ペーパーは、一般に表示メモリ性を有し、電源がなくても一度書き込んだ表示を長時間保持することが可能であり、低消費電力であるという特徴を有する。さらに、電子ペーパーは、反射型表示で見易く、薄くてフレキシブル性があり、持ち運びが容易であるといった特徴を有している。
【００１２】
一方、電子ペーパーは、表示可能な階調数が１６階調（４ビット）程度であり、通常の８ビット表示データを表示する場合には、４ビット表示データに階調数変換処理を行う必要がある。また、電子ペーパーは、表示ムラが大きく、表示ムラを補正することが求められる。電子ペーパーに限らず、表示ムラが大きく、表示ムラを補正する必要のある表示装置は、表示可能な階調数が少ないのが一般的である。
【００１３】
前述のように、表示ムラを補正する場合、表示ムラ補正処理を行う表示データの階調数（ビット数）が大きい場合には、その分補正データのデータ量および演算処理量が大きくなるという問題がある。そこで、電子ペーパーのような表示可能な階調数が少ない表示装置で表示ムラを補正する場合、原表示データに階調数変換処理を行うのではなく、階調数変換処理後の階調数（ビット数）の少ない表示データに階調数変換処理を行うことが考えられる。しかし、少ない階調数の表示データで表示ムラの補正処理を行うと、表示ムラ補正の効果が現れにくく、表示品質が十分に改善しないという問題があった。
【００１４】
本発明は、補正データのデータ量および演算処理量を抑制して、高い表示ムラ補正の効果が得られる表示方法および表示装置の実現を目的とする。
【課題を解決するための手段】
【００１５】
上記目的を実現するため、本発明によれば、第１階調数を有する原表示データを、表示装置に適合した第１階調数より小さい第２階調数の駆動表示データに変換する場合に、原表示データを第１階調数と第２階調数の間の第３階調数の中間表示データに変換し、中間表示データを、第２階調数に対応する主階調データと、第２階調数の階調間を第３階調数で補間する副階調データに分割し、主階調データおよび表示装置の表示位置に基づいて、表示装置の表示位置によるパネル精度情報を算出し、主階調データおよびパネル精度情報に基づいて表示装置の表示位置による明るさ誤差を補正した位置補正階調データを算出し、位置補正階調データを副階調データで補間処理して補間表示データを算出し、補間表示データから第２階調数の前記駆動表示データを算出する、ことを特徴とする。
【００１６】
本発明によれば、表示ムラを補正する位置補正階調データの算出処理は、第２階調数の主階調データに対して行われるので、補正データ量は小さくてよく、演算処理量も小さい。さらに、算出した位置補正階調データを副階調データで補間処理して補間表示データを算出するので、表示ムラ補正は、主階調データと副階調データ、すなわち第３階調数で行われるので、高い表示ムラ補正の効果が得られる。
【００１７】
電子ペーパーなどの表示装置では、位置補正階調データは、全画素についてのデータである必要はなく、表示装置の表示面を２個以上の複数の画素を含む複数の領域に分割した各分割領域の代表点のパネル精度情報であればよい。
【００１８】
位置補正階調データは少なくとも第３階調数以上のデータであり、補間表示データは第３階調数のデータであることが望ましい。
【００１９】
一般に、表示装置では表示データに対してγ特性変換などの表示装置の駆動特性に基づいた変換処理が行われる。本発明の表示方法および表示装置に駆動特性に基づいた変換処理を行う場合には、表示装置の駆動特性に基づいて主階調データを補正し、補正した主階調データに基づいて位置補正階調データを算出する。この主階調データの補正処理は、ルックアップテーブルを使用して行うことが望ましいが、演算処理により行うことも可能である。
【００２０】
同様に、位置補正階調データの算出処理はルックアップテーブルを使用して行うことが望ましいが、演算処理により行うことも可能である。
【００２１】
原表示データから中間表示データへの変換は、上位ビットを残す処理でもよいが、組織的ディザ法または誤差拡散法を用いて行うことも可能である。
【００２２】
駆動表示データの算出は、補間表示データから第２階調数分のデータを抽出することにより行うのが容易である。
【００２３】
第１階調数、第２階調数および第３階調数は、２のべき乗であることが望ましい。これは、例えば、原表示データが８ビットで、中間表示データが６ビットで、駆動表示データが４ビットの場合である。
【発明の効果】
【００２４】
本発明の表示方法および表示装置では、補正データのデータ量および演算処理量を抑制して、高い表示ムラ補正の効果が得られる。
【発明を実施するための最良の形態】
【００２５】
本発明の実施形態を説明する前に、本発明の原理を図１を参照して説明する。ここでは、原表示データＰ０−ＰＮ−１の階調数（第１階調数）が２５６（８ビット）、駆動表示データＬ０−Ｌｎ−１の階調数（第２階調数）が１６（４ビット）、中間表示データＰ０−Ｐｎｍ−１の階調数（第３階調数）が６４（６ビット）であるとして説明する。すなわち、Ｎ＝２５６、ｎ＝１６、ｍ＝４で、８ビットの原表示データが階調数変換処理により６ビットの中間表示データに変換されたとする。中間表示データの上位４ビットが主階調データであり、下位２ビットが副階調データである。
【００２６】
図１において、Ｓｉ−２、Ｓｉ−１、Ｓｉ、Ｓｉ＋１、Ｓｉ＋２で示す実線は、中間表示データの主階調データである。主階調データは、表示ムラ補正が行われない場合には、左側に示す駆動表示データＬｉ−２、Ｌｉ−１、Ｌｉ、Ｌｉ＋１、Ｌｉ＋２になる。破線は、駆動表示データＬｉ−２、Ｌｉ−１、Ｌｉ、Ｌｉ＋１、Ｌｉ＋２の範囲を示す。
【００２７】
本発明では、４ビットの主階調データに対して６ビット以上（ここでは８ビット）で表示ムラ補正が行われる。この補正により、主階調データＳｉ−２、Ｓｉ−１、Ｓｉ、Ｓｉ＋１、Ｓｉ＋２は、位置補正階調データＭｉ−２、Ｍｉ−１、Ｍｉ、Ｍｉ＋１、Ｍｉ＋２に補正される。図示のように、表示ムラ補正は６ビット以上で行われるので、位置補正階調データＭｉ−２、Ｍｉ−１、Ｍｉ、Ｍｉ＋１、Ｍｉ＋２は駆動表示データＬｉ−２、Ｌｉ−１、Ｌｉ、Ｌｉ＋１、Ｌｉ＋２とはレベルは一致しない。次に、４ビットの位置補正階調データＭｉ−２、Ｍｉ−１、Ｍｉ、Ｍｉ＋１、Ｍｉ＋２に対して２ビットの副階調データを加えて、点線で示す表示ムラ補正された６ビットの補間表示データＲ４（ｉ−１）＋２、Ｒ４（ｉ−１）＋３、Ｒ４ｉ、Ｒ４ｉ＋１、Ｒ４ｉ＋２、Ｒ４ｉ＋３、Ｒ４（ｉ＋１）、Ｒ４ｉ＋１を求める。そして、６ビットの補間表示データＲ４（ｉ−１）＋２、Ｒ４（ｉ−１）＋３、Ｒ４ｉ、Ｒ４ｉ＋１、Ｒ４ｉ＋２、Ｒ４ｉ＋３、Ｒ４（ｉ＋１）、Ｒ４ｉ＋１が、駆動表示データＬｉ−２、Ｌｉ−１、Ｌｉ、Ｌｉ＋１、Ｌｉ＋２のどの範囲に入るかに応じて、４ビットの駆動表示データを決定する。例えば、Ｒ４（ｉ−１）＋３、Ｒ４ｉ、Ｒ４ｉ＋１、Ｒ４ｉ＋２がＬｉ＋１に、Ｒ４ｉ＋３、Ｒ４（ｉ＋１）、Ｒ４（ｉ＋１）＋１、Ｒ４（ｉ＋１）＋２がＬｉ＋２になる。
【００２８】
以上説明したように、４ビットの階調レベルに対して表示ムラ補正処理が行われるので、演算処理量は８ビットの場合に比べて１／１６である。
【００２９】
電子ペーパーのような表示装置では、位置補正階調（表示ムラ補正）データは、表示装置の表示面を２個以上の複数の画素を含む複数の領域に分割した各分割領域の代表点のパネル精度情報であればよいので、データ量は少ない。
【００３０】
以下、本発明の実施形態を説明する。
【００３１】
図２は、本発明の第１実施形態の表示装置の基本構成を示す図である。図示のように、第１実施形態の表示装置は、表示部１１と、表示部１１を駆動する駆動部１２と、駆動部１２を制御する制御部１３と、を有する。表示部１１は、例えば電子ペーパーであり、１６階調（４ビット）表示を行うと共に表示ムラの補正が必要である。従って、駆動部１２には、４ビットの表示データが供給される。制御部１３は、例えば論理回路やプロセッサなどで構成され、外部から供給される２５６階調（８ビット）表示データの階調数変換および位置特性補正（表示ムラ補正）を行う階調数変換・位置特性補正部１４を有する。
【００３２】
図３は、階調数変換・位置特性補正部１４の構成および処理手順を示す図である。以下の説明では、Ｎは２５６（８ビット）、ｎは１６（４ビット）、ｍは４（２ビット）であるとする。
【００３３】
図３に示すように、階調数変換・位置特性補正部１４は、第１階調数（Ｎ＝２５６）を有する原表示データＰ０−ＰＮ−１を、第１階調数と第２階調数（ｎ＝１６）の間の第３階調数（ｎ×４＝６４）の中間表示データＰ’０−Ｐ’ｎｍ−１に変換する第１階調数変換回路２１と、中間表示データを、第２階調数に対応する主階調データＡｋ（１６；４ビット）と、第２階調の間の第３階調数（６４／１６＝４）に対応する副階調データ（４；２ビット）Ｂｋに分割する主副データ算出回路２２と、表示装置（ドライバ回路３１、表示パネル３２）の駆動特性に基づいて主階調データを補正して特性補正主階調データＳ０−Ｓｎ−１を出力する駆動特性補正回路２３と、主階調データおよび表示パネル３２の表示位置（画素アドレス）に基づいて表示パネルの表示位置に応じたパネル精度情報Ｅ０−Ｅｎ−１を算出するパネル精度情報算出回路２４と、特性補正主階調データおよびパネル精度情報に基づいて表示パネル３２の表示位置による明るさ誤差を補正した位置補正階調データＭ０−Ｍｎ−１を算出する主補正回路２５と、位置補正階調データを副階調データで補間処理して補間表示データＲ０−Ｒｎｍ−１を算出する副補正回路２６と、補間表示データから第２階調数（４ビット）の駆動表示データを算出する第２階調変換回路２７と、を有する。図３のドライバ回路３１と表示パネル３２は、それぞれ図２の駆動部１２と表示部１１に対応する。
【００３４】
第１階調数変換回路２１は、２×２のディザマトリクスの組織的ディザ法を用いて８ビット原表示データを６ビット中間表示データに変換する。駆動特性補正回路２３では、表示装置のγ特性などが補正される。駆動特性補正回路２３は、４ビットの主階調データをアドレスとする特性補正主階調データＳ０−Ｓｎ−１をルックアップテーブルとして記憶したメモリを有し、１６階調に対応した８ビットの駆動信号を生成する。なお、駆動信号は６ビット以上であればよい。
【００３５】
パネル精度情報算出回路２４は、４ビットの主階調データ、Ｘ画素アドレスの上位４ビット、およびＹ画素アドレスの上位４ビットをアドレスとして、符号付８ビットのパネル精度情報Ｅ０−Ｅｎ−１を記憶したルックアップテーブルを有し、表示位置に応じた表示ムラの補正値（パネル精度情報Ｅ０−Ｅｎ−１）を生成する。パネル精度情報Ｅ０−Ｅｎ−１が表示位置による表示ムラの補正値であり、この補正値を８ビットに拡張した特性補正主階調データに加えることにより表示ムラを補正した表示データが得られる。ここでは、表示画面を１６×１６の２５６領域に分割して、各領域ごとに表示ムラの補正値を設定している。
【００３６】
主補正回路２５は、駆動特性補正回路２３が生成した特性補正主階調データＳ０−Ｓｎ−１に、パネル精度情報算出回路２４が生成したパネル精度情報Ｅ０−Ｅｎ−１を加算して位置補正階調データＭ０−Ｍｎ−１を算出する。
【００３７】
図４は、副補正回路２６の処理を説明する図である。上記のように、１６階調の位置補正階調データＭ０−Ｍｎ−１に、直線補間のために外挿されたデータＭ−１を用いる。そして、位置補正階調データＭ−１−Ｍｎ−１のそれぞれの間で、２ビットの副階調データで直線補間して４段階の補間表示データを算出し、全体として６４段階の補間表示データＲ０−Ｒｎｍ−１を算出する。副補正回路２６における補間演算処理をハードウエアで行う場合には加減算回路で実現され、ソフトウエアで行う場合には、マイクロプロセッサやＤＳＰによる加減算プログラムで実現される。
【００３８】
第２階調数変換回路２７は、６ビットの補間表示データＲ０−Ｒｎｍ−１の上位４ビットを残して駆動表示データＬ０−Ｌｎ−１を算出する。
【００３９】
以下、数値例を挙げて処理を詳細に説明する。表示パネル３２は、横２５６ライン、縦１２８ラインの画面サイズを有し、単純マトリクス駆動で縦方向に走査する。従って、左上隅の画素アドレスは［１，１］であり、右下隅の画素アドレスは［２５６，１２８］である。原表示データは８ビットであり、原表示データの範囲は０（白）から２５５（黒）である。
【００４０】
表示画像は、左端が白（０）で、右端が黒（２５５）で徐々に変化するグレースケールであるとする。従って、画素アドレス［ｘ，ｙ］の原表示データ値はｘ−１（１≦ｘ≦２５６，１≦ｙ≦１２８）である。実施例の処理を行った場合の、この表示画像の中央部（１２５≦ｘ≦１３２，６３≦ｙ≦６６）の処理値の変化を説明する。
【００４１】
図５の（Ａ）は、原表示データの上記の中央部の値を示す。
【００４２】
第１階調変換回路２１は、２×２のＢａｙｅｒ型ディザマトリクスを用いた多階調組織的ディザ法によって、階調数２５６（８ビット）の原表示データを階調数６４（６ビット）の中間表示データに変換する。
【００４３】
図５の（Ｂ）は、使用する２×２のＢａｙｅｒ型ディザマトリクスを示す。ディザマトリクスの各セルの値をＤ［ｉ，ｊ］と記す。ただし、ｉは横方向、ｊは縦方向の座標であり、ｉ，ｊは１≦ｉ，ｊ≦２を満たす整数である。図５の（Ｂ）では、Ｄ［１，１］＝０、Ｄ［２，１］＝２、Ｄ［１，２］＝３、Ｄ［２，２］＝１である。
【００４４】
原表示データをＰｉ（０≦Ｐｉ≦２５５）、画素アドレスを［ｘ，ｙ］とする。組織的ディザ法による変換出力値Ｐ’０（０≦Ｐ’０≦６３）は、次の式（１）で与えられる。
【００４５】
４×Ｐ’０＋ｏｆｓ≦Ｐ’ｉ＜４×（Ｐ’０＋１）＋ｏｆｓ      （１）
ただし、ｏｆｓ＝Ｄ［ｍｏｄ（ｘ−１，２）＋１，ｍｏｄ（ｙ−１，２）＋１］
図５の（Ａ）に示した中央部のデータに対する変換出力Ｐ’０を図５の（Ｃ）に示す。
【００４６】
第１階調変換回路２１における中央部のデータに対する変換過程の詳細を図８および図９に示す。
【００４７】
主副データ算出回路２２は、６ビットの中間表示データの上位４ビットを取って主階調データＡｋを算出し、６ビットの中間表示データの下位２ビットを取って副階調データＢｋを算出する。中央部の主階調データＡｋを図５の（Ｄ）に、副階調データＢｋを図５の（Ｅ）に示す。
【００４８】
駆動特性補正回路２３は、ドライバ回路３１と表示パネル３２を含めた表示装置の駆動特性に応じて、線形な表示が行えるように表示データを補正する。この補正には、特許文献３に記載されたγ特性補正などが含まれる。
【００４９】
表示パネル３２の各画素の階調レベルは、ドライブ回路３１から印加されるパルス信号のパルス幅で制御される。印加パルス幅の最大値は２０ｍｓであり、印加パルス幅Ｔ（０≦Ｔ≦２０ｍｓ）と表示される階調レベルＬ（０≦Ｌ≦１５）の標準値の関係は、次の式（２）で与えられる。
【００５０】
Ｌ＝１５×（（Ｔ−０．０００５）／０．０１９５）１／２      （２）
式（２）より、各主階調データＡｋ＝０，１，…，１５に対応する印加パルス幅Ｔｋは次の式（３）で与えられる。
【００５１】
Ｔｋ＝０．０１９５×（Ａｋ／１５）２＋０．０００５    （３）
各主階調データＡｋに対するＴｋの計算結果を図６の（Ａ）に示す。
【００５２】
８ビットの補正主階調データＳｋは、１０Ｔｋに等しい。その計算結果を図６の（Ｂ）に示す。
【００５３】
特性補正主階調データＳｋで駆動した場合、実際の表示パネルに表示される階調レベル値は、表示ムラのために理想の主階調レベル値からずれる。パネル精度情報算出回路２４は、すべての主階調レベル値Ａｋに対する特性補正主階調データＳｋの補正値Ｅｋを算出する。駆動条件（Ｓｋ＋Ｅｋ）で駆動した場合に、実際の表示パネルに表示される階調レベルが理想の主階調レベル値Ａｋに一致するような補正値Ｅｋがあらかじめ測定され、テーブル化されて記憶されている。
【００５４】
理想階調レベル値からのずれ（表示ムラ）は、画素位置に対して緩やかに変化する。このため、Ｅｋはパネル面を縦横それぞれ１６分割した２５６個のサブパネル領域に対して、各サブパネル領域内の平均主階調レベル値に対する補正値としてテーブル化されている。
【００５５】
ここでは、表示パネル３２は、縦１２８画素に関して、理想階調レベル値から直線的にずれているとする。主階調レベル６から８に関しては、パネル上端では特性補正主階調データＳｋにおいて理想の主階調レベル値Ａｋに一致する。従って、主階調レベル６から８の間での各画素位置ｙでの補正値Ｅｋは、それぞれ式（４）から（６）で与えられる。
【００５６】
Ｅ６＝（６０−３６）×（ｙ−１）／１２７      （４）
Ｅ７＝（７５−４７）×（ｙ−１）／１２７      （５）
Ｅ８＝（９２−６０）×（ｙ−１）／１２７      （６）
図５の（Ｄ）に示した中央部の主階調データＡｋに対するパネル精度情報（補正値Ｅｋ）を図７の（Ａ）に示す。さらに、中央部の各画素に対する補正値Ｅｋの算出過程を図１０および図１１に示す。
【００５７】
副補正回路２６は、特性補正主階調データＳｋに補正値Ｅｋを加算して補正表示データを算出する。図６の（Ｂ）から主階調データＡ７に対応する特性補正主階調データＳ７は４７、Ａ８に対応するＳ８は６０である。また、図７の（Ａ）より、補正値ＥｋはＳ７に対しては１４、Ｓ８に対しては１６である。主補正回路２５の中央部の画素に対する出力を図７の（Ｂ）に示す。
【００５８】
図６の（Ｂ）より、Ｌ６（Ｌ［７−１］）に対応するＳ６は３６、Ｌ７（Ｌ［８−１］）に対応するＳ７は４７である。図１２および図１３より、Ｓ６，Ｓ７，Ｓ８に対する補正値Ｅｋはそれぞれ１２，１４，１６である。従って。Ｍｋは次の式で与えられる。
【００５９】
Ｍ６＝３６＋１２＝４８
Ｍ７＝４７＋１４＝６１
Ｍ８＝６０＋１６＝７６
副補正回路２６における中央部の画素に対する算出過程を図１２および図１３に示す。
【００６０】
第２階調数変換回路２７は、上記のようにして算出した各画素のデータ値の上位４ビットを残して駆動表示データを生成する。
【００６１】
以上、第１実施形態の演算処理を具体的な数値例を挙げて説明したが、記載したのはあくまで例であり、本発明はこれに限定されるものではない。
【００６２】
図１４は、本発明の第２実施形態の階調数変換・位置特性補正部１４の構成および処理手順を示す図であり、図３に対応する。
【００６３】
図１４に示すように、第２実施形態の階調数変換・位置特性補正部は、第１実施形態の構成において、表示パネル３２の表示ムラを検出するパネル精度検知回路３３を設け、表示パネル３２の階調レベル値に対する実際の明るさを検出してパネル精度情報を生成し、パネル精度情報算出回路２４に入力することが異なる。第２実施形態のほかの部分は第１実施形態と同じである。パネル精度情報算出回路２４は、パネル精度検知回路３３から入力されたパネル精度情報をテーブル化して記憶する。
【００６４】
パネル精度検知回路３３は、表示パネル３２のフロントライト光学系の光源位置に設置した光検知器で、表示のフレーム間の休止時間にパネル精度情報をサンプリング計測する。
【００６５】
第２実施形態は、第１実施形態のようにあらかじめ計測して記憶してある補正値を読み出す場合に比べ、経時変化に対応できるという利点を有する。
【図面の簡単な説明】
【００６６】
【図１】図１は、本発明の原理を説明する図である。
【図２】図２は、第１実施形態の表示装置の表示装置の基本構成を示す図である。
【図３】図３は、第１実施形態の階調数変換・位置特性補正部１４の構成および処理手順を示す図である。
【図４】図４は、副補正回路における補間処理を説明する図である。
【図５】図５は、第１実施形態において、数値例に対する演算処理で算出される値などを示す図である。
【図６】図６は、第１実施形態において、数値例に対する演算処理で算出される値などを示す図である。
【図７】図７は、第１実施形態において、数値例に対する演算処理で算出される値などを示す図である。
【図８】図８は、第１実施形態における算出過程を詳細に示す図である。
【図９】図９は、第１実施形態における算出過程を詳細に示す図である。
【図１０】図１０は、第１実施形態における算出過程を詳細に示す図である。
【図１１】図１１は、第１実施形態における算出過程を詳細に示す図である。
【図１２】図１２は、第１実施形態における算出過程を詳細に示す図である。
【図１３】図１３は、第１実施形態における算出過程を詳細に示す図である。
【図１４】図１４は、第１実施形態の階調数変換・位置特性補正部１４の構成および処理手順を示す図である。
【符号の説明】
【００６７】
１１    表示部
１２    駆動部
１３    制御部
１４    階調数変換・位置特性補正部
２１    第１階調数変換回路
２２    主副データ算出回路
２３    駆動特性補正回路
２４    パネル精度情報算出回路
２５    主補正回路
２６    副補正回路
２７    第２階調数変換回路
３１    ドライバ回路
３２    表示パネル
【図１】
2009265260.tif 000003
【図２】
2009265260.tif 000004
【図３】
2009265260.tif 000005
【図４】
2009265260.tif 000006
【図５】
2009265260.tif 000007
【図６】
2009265260.tif 000008
【図７】
2009265260.tif 000009
【図８】
2009265260.tif 000010
【図９】
2009265260.tif 000011
【図１０】
2009265260.tif 000012
【図１１】
2009265260.tif 000013
【図１２】
2009265260.tif 000014
【図１３】
2009265260.tif 000015
【図１４】
2009265260.tif 000016