(57)【要約】【課題】  動画歪みを抑圧しつつ、ノイズ及び黒沈みの抑圧可能な固体撮像装置を提供する。【解決手段】  光電変換部とメモリ手段と電荷転送手段と増幅手段とリセット手段とを有する画素を複数２次元に配列した画素部と、各画素の増幅手段の出力を垂直方向に読み出す複数の垂直信号線３-1，３-2と、垂直信号線からの信号を水平方向に読み出す水平信号線15と、水平出力信号をデジタル信号に変換するＡＤコンバータ30と、デジタル信号に変換された画素のリセットレベルを保持するフレームメモリ40と、フレームメモリのリセットレベルと電荷転送手段による転送後の画素信号レベルとの差分を演算する減算器50と、リセットレベル読み出し時にリセットレベルが閾値以上に変化したとき所定クリップレベルにクリップするクリップ回路10と、リセットレベルと信号レベルとをフレーム単位とした異なるタイミングで読み出す制御部70とで固体撮像装置を構成する。【選択図】        図１
2009077345.tif 000002
【特許請求の範囲】
【請求項１】
被写体像に応じた信号電荷を発生する光電変換部、前記信号電荷を一時的に保持するメモリ手段、前記光電変換部で発生した信号電荷を前記メモリ手段へ転送する電荷転送手段、前記メモリ手段に保持された前記信号電荷量に応じた信号を出力する増幅手段、及び前記メモリ手段をリセットするリセット手段を有する画素セルが複数、２次元に配列された画素部と、
水平方向に配列した個々の前記画素セルを単位として、前記増幅手段からの信号の出力を垂直方向に読み出すための複数の垂直信号線と、
前記複数の垂直信号線からの信号を水平方向に読み出すための水平信号線と、
前記水平信号線からの出力をデジタル信号に変換するＡ／Ｄ変換器と、
前記デジタル信号に変換されたリセット時の前記画素セルの第１の出力信号レベル又は前記電荷転送手段による転送後の画素セルの第２の出力信号レベルの、いずれか一方の出力信号レベルを保持するフレームメモリと、
前記フレームメモリに保持された前記一方の出力信号レベルと、他方の出力信号レベルとの差分を演算する減算器と、
前記第１の出力信号レベルの読み出し時のみ、前記第１の出力信号レベルが所定の閾値以上変化したときに前記第１の出力信号レベルを所定のクリップレベルにクリップするクリップ手段と、
前記第１の出力信号レベルと、前記第２の出力信号レベルとを、フレームを単位とした異なるタイミングで各々読み出すように制御するフレーム読み出しモードを実行する制御部とを有する固体撮像装置。
【請求項２】
前記制御部は、全画素セルの前記電荷転送手段を同時に動作させることを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記クリップ手段は、前記垂直信号線に接続されていることを特徴とする請求項１又は２に係る固体撮像装置。
【請求項４】
前記クリップ手段は、前記水平信号線に接続されていることを特徴とする請求項１又は２に係る固体撮像装置。
【請求項５】
前記クリップ手段は、前記Ａ／Ｄ変換器からの出力に対して前記クリップ動作を実行することを特徴とする請求項１又は２に係る固体撮像装置。
【請求項６】
前記垂直信号線は、前記画素セルからの前記出力信号レベルを増幅する第２の増幅手段を備えることを特徴とする請求項１〜５のいずれか１項に係る固体撮像装置。
【請求項７】
前記制御部は、前記フレーム読み出しモードを第１の読み出しモードとし、更に、前記第１の出力信号レベルと、前記第２の出力信号レベルとを前記水平方向に１列に配列された画素群を単位とした異なるタイミングで各々読み出すように制御する第２の読み出しモードを有し、前記第２の増幅手段は、前記第２の読み出しモードのとき、前記第１の出力信号レベルと前記第２の出力信号レベルの差分を増幅して出力することを特徴とする請求項６に係る固体撮像装置。
【請求項８】
前記クリップ手段は、前記クリップレベルを変更可能に有することを特徴とする請求項１〜７のいずれか１項に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置、特に一括シャッター動作モードの使用が可能であると共にノイズ及び黒沈みの抑圧可能なＭＯＳ型固体撮像装置に関する。
【背景技術】
【０００２】
近年、ＭＯＳ（Metal Oxide Semiconductor)型のイメージセンサが注目を集めている。このＭＯＳ型イメージセンサでは、非常に大きな光が入ると、あたかも光が全く入っていないように、その部分が黒く見えるという現象が生ずることが明らかになっている。この現象を、ここでは黒沈み現象ということにする。この黒沈み現象を抑圧するための方式が、従来提案されている。
【０００３】
図11は、従来のＭＯＳ型固体撮像装置の構成として、特開２０００−２８７１３１号公報に開示されている一例を示す概略回路構成図である。この構成例に係る固体撮像装置は、光電変換を行うフォトダイオードＰＤ１と、フォトダイオードＰＤ１で所定の期間に発生した光電変換信号電荷を一時的に保持するメモリＦＤと、フォトダイオードＰＤ１からメモリＦＤへ光電変換信号電荷を転送する転送トランジスタＭ４と、メモリＦＤ及びフォトダイオードＰＤ１のリセットを行う一端が電源ＶＤＤに接続されたリセットトランジスタＭ２と、メモリＦＤの電圧レベルを増幅して読み出すための増幅トランジスタＭ１と、増幅トランジスタＭ１の出力を垂直信号線３-1，３-2に選択して読み出す行選択トランジスタＭ３からなる単位画素（画素セル）を、複数個２次元に配列した画素部を備えている。なお、図示例では、画素部として２×２配列の４画素Ｐ11〜Ｐ22構成部分を示している。
【０００４】
また、単位画素Ｐ11〜Ｐ22を駆動するリセット制御パルスφＲＳＴ１，φＲＳＴ２、転送制御パルスφＴＸ１-1，φＴＸ１-2、行選択パルスφＲＯＷ１，φＲＯＷ２を出力する垂直走査部２と、垂直線信号線３-1，３-2に定電流を流すバイアス用トランジスタＭ６と、バイアス用トランジスタＭ６の電流値を決めるバイアス電流調整電圧線ＶＢＩＡＳとを備え、更に、垂直信号線３-1，３-2を一定電圧でクリップさせるクリップ用トランジスタＭ10と、クリップ電圧ＶＲＥＦと、クリップ制御パルスφＣＬＩＰによりクリップ用トランジスタＭ10を垂直信号線３-1，３-2に接続するクリップ回路選択トランジスタＭ11とからなるクリップ回路10と、垂直信号線３-1，３-2に接続されたクランプ容量Ｃ１と、垂直信号線３-1，３-2の電圧変化分を保持するホールド容量Ｃ２と、サンプルホールドパルスφＳＨによりクランプ容量Ｃ１とホールド容量Ｃ２を接続するサンプルホールドトランジスタＭ15と、クランプパルスφＣＬによりクランプ容量Ｃ１とホールド容量Ｃ２をノイズ抑圧部基準電圧ＶＢにクランプするためのクランプトランジスタＭ14とからなるノイズ抑圧部11とを備え、また更に、各列のホールド容量Ｃ２から水平信号線15に信号を読み出す列選択トランジスタＭ13と、列選択トランジスタＭ13を駆動する水平選択パルスφＨ１，φＨ２を出力する水平走査部20と、水平信号線リセットパルスφＨＲにより水平信号線15を水平信号線リセット電圧ＶＨＲにリセットする水平信号線リセットトランジスタＭ20と、水平信号線15の電位を増幅して読み出す出力アンプ16と、固体撮像装置と同一チップ内又は外に設けられ出力アンプ16からのアナログ信号をデジタル信号に変換するＡＤコンバータ30とを備えている。なお、垂直走査部２及び水平走査部20は制御部70からの制御信号により制御され、また各種制御パルスは制御部70から送出されるようになっている。
【０００５】
図12は、図11に示した従来の固体撮像装置の動作を説明するためのタイミング図である。ここでは、１行目の１列目の画素Ｐ11からの信号読み出し動作に注目して説明する。１行目のリセット制御パルスφＲＳＴ１＝Ｈとして、１行目のリセットトランジスタＭ２をＯＮ状態とし、メモリＦＤの検出信号をリセットすると共に、１行目の行選択パルスφＲＯＷ１＝Ｈとして、１行目の行選択トランジスタＭ３をＯＮ状態とし、垂直信号線３-1に単位画素Ｐ11のリセット電圧Ｖrst を出力させる。垂直信号線３-1には、リセット電圧Ｖrst から増幅トランジスタＭ１の閾値電圧Ｖgs-M１だけ下がった電圧（Ｖrst −Ｖgs-M１）が出力される。
【０００６】
このとき、クランプ制御パルスφＣＬ＝Ｈ，及びサンプルホールド制御パルスφＳＨ＝Ｈとして、サンプルホールドトランジスタＭ15とクランプトランジスタＭ14をＯＮ状態にし、クランプ容量Ｃ１とホールド容量Ｃ２をクランプ基準電圧ＶＢに固定する。
【０００７】
次に、リセット制御パルスφＲＳＴ１＝Ｌとした後、クランプ制御パルスφＣＬ＝ＬとしクランプトランジスタＭ14をＯＦＦ状態とすることで、クランプ容量Ｃ１に各画素のリセットノイズＶrn（リセットトランジスタＭ２のフィードスルーを成分とＫＴＣノイズ）を含んだ電圧（Ｖrst −Ｖgs-M１−Ｖrn）を保持し、クランプ容量Ｃ１とホールド容量Ｃ２の接続ラインをフローティング状態とする。その後、１行目の転送制御パルスφＴＸ１-1＝Ｈとし１行目の転送トランジスタＭ４をＯＮ状態とし、フォトダイオードＰＤ１に蓄積された光電変換信号電荷をメモリＦＤに転送し、再び転送制御パルスφＴＸ１-1＝Ｌとする。メモリＦＤの電位は光電変換信号電圧Ｖsig 分だけ変化するため、（Ｖrst −Ｖrn−Ｖsig ）となり、垂直信号線３-1には出力電圧（Ｖrst −Ｖgs-M１−Ｖrn−Ｖsig ）が出力される。  
【０００８】
このとき、クランプ容量Ｃ１に保持された電圧に対する変化分だけ、ホールド容量Ｃ２に蓄積されるため、ホールド容量Ｃ２には電圧（ＶＢ−〔Ｃ１／（Ｃ１＋Ｃ２）〕×Ｖsig ）が蓄積される。
【０００９】
これにより単位画素Ｐ11のリセット後の電圧と光電変換信号電荷転送後の電圧との差分処理がノイズ抑圧部11で行われ、各画素のリセットトランジスタＭ２に起因するＫＴＣノイズ及びフィードスルー成分といったリセットノイズＶrnや、増幅トランジスタＭ１の閾値電圧Ｖgs-M１が除去された光電変換信号電圧Ｖsig が取り出される。
【００１０】
その後、サンプルホールド制御パルスφＳＨ＝ＬとしサンプルホールドトランジスタＭ15をＯＦＦ状態にすることで、ホールド容量Ｃ２にノイズが除去されたフォトダイオードＰＤ１の光電変換信号成分が保持される。最後に、水平走査部20から出力される水平選択パルスφＨ１，φＨ２によってホールド容量Ｃ２に保持された光電変換信号成分を水平信号線15へ順次読み出し、出力アンプ16から取り出す。また、出力アンプ16からの信号は、同一チップ内又は外に設けられたＡＤコンバータ30によりデジタル信号に変換される。ここで、水平選択パルスφＨ１，φＨ２による読み出しは、水平信号線リセットトランジスタＭ20による水平信号線15のリセット処理後に行われるようになっている。
【００１１】
１行目の信号の読み出しが終了すると、同様にして２行目の信号の読み出しを行う。しかしながら、上述のようなＭＯＳ型イメージセンサに太陽の反射光のような強い光が入射すると、その部分が黒く見える黒沈み現象が生ずる。例えば、２行目の第１列目の画素Ｐ21に強い光が入射したとすると、上記画素Ｐ21のリセット動作において、メモリＦＤのリセット後、通常増幅トランジスタＭ１の出力は一定電圧（Ｖrst −Ｖgs-M１−Ｖrn）になるはずだが、メモリＦＤへ漏れこむ電荷の影響により、リセット電圧φＲＳＴ２＝Ｌとした後、電荷の漏れこみ成分Ｖleakが発生する。これにより垂直信号線３-1の電圧は（Ｖrst −Ｖgs-M１−Ｖrn−Ｖleak）となる。このため、クランプ容量Ｃ１でクランプされる電圧が通常よりも低くなってしまう。
【００１２】
メモリＦＤの電圧はある程度低下すると、それ以上は下がらないため、Ｖleakが大きくなると、２行目の転送制御パルスφＴＸ１-2＝Ｈとして画素Ｐ21のＰＤ１の光電変換信号電荷をメモリＦＤへ転送しても、メモリＦＤの電圧はほとんど変化しない。したがって、クランプ電圧からの変化分はほとんどなく、高輝度時には黒沈み現象が発生してしまう。この黒沈み現象の抑圧のため、図11に示した固体撮像装置には、クリップ回路10が設けられている。
【００１３】
図13は、黒沈み現象抑圧のためのクリップ回路10を動作させたときの動作を説明するためのタイミング図である。画素Ｐ21に強い光が入射したとすると、リセット制御パルスφＲＳＴ２＝ＬとするとメモリＦＤに漏れこんだ電荷が蓄積されると共に、メモリＦＤの電位がＶleakだけ下がり、垂直信号線３-1の電位がどんどん低下する。ここで、クリップパルスφＣＬＩＰ＝Ｈとしておくと、垂直信号線３-1の電位がクリップ基準電位ＶＲＥＦからクリップ用トランジスタＭ10の閾値電圧Ｖgs-M10を引いた（ＶＲＥＦ−Ｖgs-M10）まで低下すると、クリップ用トランジスタＭ10がＯＮ状態となる。クリップトランジスタＭ10がＯＮ状態となると、クリップ回路10側から垂直信号線３-1に電流が供給され、垂直信号線３-1の電位が保たれる。したがって、クリップ回路10を有効とすることで、垂直信号線３-1の電位が低下しても、電位（ＶＲＥＦ−Ｖgs-M10）でクリップされる。そして、クランプトランジスタＭ14をＯＦＦ状態としてクランプ容量Ｃ１に垂直信号線３-1の電圧（ＶＲＥＦ−Ｖgs-M10）をクランプし、光電変換信号転送後の電圧との差分処理を行うことで、十分な差電圧が検出され黒沈み現象が抑圧される。
【特許文献１】特開２０００−２８７１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、図11に示す従来の構成の個体撮像装置においては、ノイズ抑圧と黒沈み抑圧を行えるが、行毎に露光制御を行うため各行で露光期間が異なるといった課題に対し十分な考慮がなされていない。これにより、動画像を撮影した際には画像に歪みが生じてしまうことがある。
【００１５】
本発明は、従来の固体撮像装置における上記課題を解消するためになされたもので、動画歪みを抑圧しつつ、ノイズ及び黒沈みの抑圧可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、請求項１に係る発明は、被写体像に応じた信号電荷を発生する光電変換部、前記信号電荷を一時的に保持するメモリ手段、前記光電変換部で発生した信号電荷を前記メモリ手段へ転送する電荷転送手段、前記メモリ手段に保持された前記信号電荷量に応じた信号を出力する増幅手段、及び前記メモリ手段をリセットするリセット手段を有する画素セルが複数、２次元に配列された画素部と、水平方向に配列した個々の前記画素セルを単位として、前記増幅手段からの信号の出力を垂直方向に読み出すための複数の垂直信号線と、前記複数の垂直信号線からの信号を水平方向に読み出すための水平信号線と、前記水平信号線からの出力をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号に変換されたリセット時の前記画素セルの第１の出力信号レベル又は前記電荷転送手段による転送後の画素セルの第２の出力信号レベルの、いずれか一方の出力信号レベルを保持するフレームメモリと、前記フレームメモリに保持された前記一方の出力信号レベルと、他方の出力信号レベルとの差分を演算する減算器と、前記第１の出力信号レベルの読み出し時のみ、前記第１の出力信号レベルが所定の閾値以上変化したときに前記第１の出力信号レベルを所定のクリップレベルにクリップするクリップ手段と、前記第１の出力信号レベルと、前記第２の出力信号レベルとを、フレームを単位とした異なるタイミングで各々読み出すように制御するフレーム読み出しモードを実行する制御部とを有して固体撮像装置を構成するものである。
【００１７】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記制御部は、全画素セルの前記電荷転送手段を同時に動作させることを特徴とするものである。
【００１８】
請求項３に係る発明は、請求項１又は２に係る固体撮像装置において、前記クリップ手段は、前記垂直信号線に接続されていることを特徴とするものである。
【００１９】
請求項４に係る発明は、請求項１又は２に係る固体撮像装置において、前記クリップ手段は、前記水平信号線に接続されていることを特徴とするものである。
【００２０】
請求項５に係る発明は、請求項１又は２に係る固体撮像装置において、前記クリップ手段は、前記Ａ／Ｄ変換器からの出力に対して前記クリップ動作を実行することを特徴とするものである。
【００２１】
請求項６に係る発明は、請求項１〜５のいずれか１項に係る固体撮像装置において、前記垂直信号線は、前記画素セルからの前記出力信号レベルを増幅する第２の増幅手段を備えることを特徴とするものである。
【００２２】
請求項７に係る発明は、請求項６に係る固体撮像装置において、前記制御部は、前記フレーム読み出しモードを第１の読み出しモードとし、更に、前記第１の出力信号レベルと、前記第２の出力信号レベルとを前記水平方向に１列に配列された画素群を単位とした異なるタイミングで各々読み出すように制御する第２の読み出しモードを有し、前記第２の増幅手段は、前記第２の読み出しモードのとき、前記第１の出力信号レベルと前記第２の出力信号レベルの差分を増幅して出力することを特徴とするものである。
【００２３】
請求項８に係る発明は、請求項１〜７のいずれか１項に係る固体撮像装置において、前記クリップ手段は、前記クリップレベルを変更可能に有することを特徴とするものである。
【発明の効果】
【００２４】
本発明によれば、画素セルのリセットレベルと、信号転送後のレベルとをフレーム単位で時系列に前記水平信号線へ読み出し、Ａ／Ｄ変換し、デジタル領域で差分を行う読み出しモードを備えた固体撮像装置において、全画素同一蓄積期間の信号を低ノイズで読み出すことができ、且つ高輝度時に発生する黒沈み現象を抑圧することが可能となる。請求項毎の発明の効果を述べると、次の通りである。請求項１に係る発明においては、第１の出力信号レベルと、第２の出力信号レベルとを、フレームを単位とした異なるタイミングで各々読み出すようにしているため、動画歪を抑圧しつつ、ノイズ及び黒沈みを抑えることが可能となる。請求項２に係る発明においては、更に、全画素同時の第２の出力信号レベルの取得が可能となる。請求項３に係る発明においては、制御部による制御の変更のみでクリップ動作の対応が可能となる。請求項４及び５に係る発明においては、クリップ手段の設置箇所を１つにすることが可能となり、回路を簡単化することができる。請求項６に係る発明においては、増幅した第１又は第２の出力信号レベルを得ることができる。請求項７に係る発明においては、用途に応じて、全画素同時の第２の出力信号レベルの取得と、水平方向に１列に配列された画素群を単位とした第２の出力信号レベルの取得との切り替えを行うことが可能となる。請求項８に係る発明においては、黒沈み現象の抑圧効果を設定に応じて変更することが可能となる。
【発明を実施するための最良の形態】
【００２５】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２６】
（実施例１）
図１は、本発明に係る固体撮像装置の実施例１の構成を示す概略回路構成図である。この実施例に係る固体撮像装置は、光電変換を行うフォトダイオードＰＤ１と、フォトダイオードＰＤ１で所定の期間に発生した光電変換信号電荷を一時的に保持するメモリＦＤと、フォトダイオードＰＤ１からメモリＦＤへ光電変換信号電荷を転送する転送トランジスタＭ４と、フォトダイオードＰＤ１のリセットを行う排出トランジスタＭ５と、メモリＦＤのリセットを行うリセットトランジスタＭ２と、メモリＦＤの電圧レベルを増幅して読み出すための増幅トランジスタＭ１と、増幅トランジスタＭ１の出力を垂直信号線３-1，３-2に選択して読み出す行選択トランジスタＭ３からなる単位画素（画素セル）を、複数個２次元に配列した画素部を備えている。なお、図示例では、画素部として２×２配列の４画素Ｐ11〜Ｐ22構成部分を示している。
【００２７】
また、単位画素Ｐ11〜Ｐ22を駆動するリセット制御パルスφＲＳＴ１，φＲＳＴ２、転送制御パルスφＴＸ１-1，φＴＸ１-2、排出制御パルスφＴＸ２-1，φＴＸ２-2、行選択パルスφＲＯＷ１，φＲＯＷ２を出力する垂直走査部２と、垂直線信号線３-1，３-2に定電流を流すバイアス用トランジスタＭ６と、バイアス用トランジスタＭ６の電流値を決めるバイアス電流調整電圧線ＶＢＩＡＳとを備え、更に、垂直信号線３-1，３-2を一定電圧でクリップさせるクリップ用トランジスタＭ10と、クリップ電圧ＶＲＥＦと、クリップ制御パルスφＣＬＩＰによりクリップトランジスタＭ10を垂直信号線３-1，３-2に接続するクリップ回路選択トランジスタＭ11とからなるクリップ回路10と、垂直信号線３-1，３-2の電圧レベルを保持するホールド容量Ｃ２と、サンプルホールドパルスφＳＨによりホールド容量Ｃ２を垂直信号線３-1，３-2に接続するサンプルホールドトランジスタＭ15と、各列のホールド容量Ｃ２から水平信号線15に信号を読み出す列選択トランジスタＭ13と、列選択トランジスタＭ13を駆動する水平選択パルスφＨ１，２を出力する水平走査部20と、水平信号線リセットパルスφＨＲにより水平信号線15を水平信号線リセット電圧ＶＨＲにリセットする水平信号線リセットトランジスタＭ20と、水平信号線15の電位を増幅して読み出す出力アンプ16と、当該固体撮像装置と同一チップ内又は外に設けられ出力アンプ16からのアナログ信号をデジタル信号に変換するＡＤコンバータ30と、ＡＤコンバータから出力されたデジタル信号を単位画素の数だけ保持できるフレームメモリ40と、ＡＤコンバータ30の出力とフレームメモリ40の信号を差分する減算器50とを備えている。なお、垂直走査部２及び水平走査部20は制御部70からの制御信号により制御され、また各種制御パルスは制御部70から送出されるようになっている。
【００２８】
図２は、図１に示した実施例１に係る固体撮像装置の動作を説明するためのタイミング図である。ここでは、１行目の１列目の画素Ｐ11からの信号読み出し動作に注目して説明する。１行目のリセット制御パルスφＲＳＴ１＝Ｈとして、１行目のリセットトランジスタＭ２をＯＮ状態とし、メモリＦＤの検出信号をリセットすると共に、１行目の行選択パルスφＲＯＷ１＝Ｈとして、１行目の行選択トランジスタＭ３をＯＮ状態とし、垂直信号線３-1に単位画素Ｐ11のリセット電圧Ｖrst を出力させる。垂直信号線３-1には、リセット電圧Ｖrst から増幅トランジスタＭ１の閾値電圧Ｖgs-M１だけ下がった電圧（Ｖrst −Ｖgs-M１）が出力される。また、サンプルホールドパルスφＳＨ＝Ｈとし、ホールド容量Ｃ２に垂直信号線３-1の電圧レベルを蓄積させておく。
【００２９】
次に、１行目のリセット制御パルスφＲＳＴ１＝Ｌとすると、メモリＦＤの電位は、１行目の各画素のリセットトランジスタＭ２のリセットノイズＶrn（リセットトランジスタＭ２のフィードスルー成分とＫＴＣノイズ）を含み、（Ｖrst −Ｖrn）となる。また、垂直信号線３-1には、増幅トランジスタＭ１の閾値電圧Ｖgs-M１だけ下がった電圧（Ｖrst −Ｖgs-M１−Ｖrn）が出力される。ここで、サンプルホールドパルスφＳＨ＝Ｌとし、ホールド容量Ｃ２に垂直信号線３-1の電圧レベルを保持する。
【００３０】
次に、水平走査部20を制御して、水平選択パルスφＨ１，φＨ２を入力し、ホールド容量Ｃ２に保持された電位を水平信号線15に順次読み出す。１行目のリセット電圧の水平信号線15への読み出しが終わると、次に２行目のリセット電圧を同様にして読み出す。
【００３１】
水平信号線15の電位は出力アンプ16で増幅され、ＡＤコンバータ30でデジタル信号に変換された後、フレームメモリ40に各画素のリセット電圧として、出力アンプ16までの増幅値αを掛けた、α（Ｖrst −Ｖgs-M１−Ｖrn）のデジタル値がそれぞれ保持される。こうして、全画素分のリセット電圧を、まずフレームメモリ40に保持する。
【００３２】
フォトダイオードＰＤ１に関しては、１行目及び２行目の排出制御パルスφＴＸ２-1＝Ｈ，φＴＸ２-2＝Ｈとし、排出トランジスタＭ５を全画素同時にＯＮ状態とすることで、全画素一斉にフォトダイオードＰＤ１の電荷をリセットする。所定の露光時間経過後に１行目及び２行目の転送制御パルスφＴＸ１-1＝Ｈ，φＴＸ１-2＝Ｈとして、転送トランジスタＭ３を全画素同時にＯＮ状態とし、フォトダイオードＰＤ１でリセット後に発生した光電変換信号電荷を、全画素同時にメモリＦＤへ転送する。メモリＦＤの電位は、光電変換信号電圧Ｖsig 分だけ変化するため、（Ｖrst −Ｖrn−Ｖsig ）となる。
【００３３】
その後、１行目の行選択パルスφＲＯＷ１＝Ｈとし、１行目の行選択トランジスタＭ３をＯＮ状態として垂直信号線３-1に単位画素Ｐ11の信号転送後の電圧を出力させると、垂直信号線３-1には増幅トランジスタＭ１の閾値電圧Ｖgs-M１だけ下がった電圧（Ｖrst −Ｖgs-M１−Ｖrn−Ｖsig ）が出力される。また、サンプルホールドパルスφＳＨ＝Ｈとし垂直信号線３-1の電圧レベルをホールド容量Ｃ２に蓄積させておき、サンプルホールドパルスφＳＨ＝Ｌとすることで、ホールド容量Ｃ２に垂直信号線３-1の電圧レベルを保持する。
【００３４】
次に、水平選択パルスφＨ１，φＨ２を入力し、ホールド容量Ｃ２に保持された電位を水平信号線15に順次読み出す。１行目の信号転送後の電圧の水平信号線15への読み出しが終わると、次に２行目の信号転送後の電圧を同様にして読み出す。
【００３５】
水平信号線15の電位は出力アンプ16で増幅され、ＡＤコンバータ30でデジタル信号に変換され、出力アンプ16までの増幅値αを掛けた、α（Ｖrst −Ｖgs-M１−Ｖrn−Ｖsig ）のデジタル値が出力される。そして、減算器50にて、フレームメモリ40に保持されている同画素のリセット電圧α（Ｖrst −Ｖgs-M１−Ｖrn）のデジタル値との差分を行うことで、各画素のリセットトランジスタＭ２に起因するリセットノイズＶrnや、増幅トランジスタM1の閾値電圧Ｖgs-M１が除去されたデジタル値の信号成分Ｖsig が取り出される。
【００３６】
これにより、ノイズ成分を抑圧した信号の読み出しが可能となる。また、排出トランジスタＭ５と転送トランジスタＭ３を全画素同時に制御するため、全画素で同一蓄積期間の光電変換信号を得ることができる。加えて、上述のような構成の画素部に太陽の反射光のような強い光が入射するとその部分が黒く見える黒沈み現象を抑圧するために、クリップ回路10を利用する。すなわち、２行目の１列目の画素Ｐ21に強い光が入ったとすると、図２に示すように、この高輝度時に２行目のリセット制御パルスＲＳＴ２＝Ｌとすると画素Ｐ21のメモリＦＤに漏れ込んだ電荷が蓄積されると共に、画素Ｐ21のメモリＦＤの電位がＶleakだけ下がり、垂直信号線３-1の電位がどんどん低下する。
【００３７】
ここで、クリップ制御パルスφＣＬＩＰ＝Ｈとしておくと、垂直信号線３-1，３-2の電位が、クリップ基準電位ＶＲＥＦからクリップ用トランジスタの閾値電圧Ｖgs-M10を引いた（ＶＲＥＦ−Ｖgs-M10）まで低下すると、クリップ用トランジスタＭ10がＯＮとなる。クリップ用トランジスタＭ10がＯＮとなると、クリップ回路10側から垂直信号線３-1に電流が供給され垂直信号線３-1の電位が保たれる。したがって、クリップ回路10を有効とすることで、垂直信号線３-1の電位が低下しても、電位（ＶＲＥＦ−Ｖgs-M10）でクリップされる。したがって、高輝度時にリセット電圧後のメモリＦＤの電圧が低下しても、フレームメモリ40に保持されるリセット電圧は、α（ＶＲＥＦ−Ｖgs-M10）でクリップされる。
【００３８】
これにより、フレームメモリ40に保持されているリセット電圧と信号転送後の電圧との差分処理を減算器50で行っても、十分な差電圧が検出され、黒沈み現象が抑圧される。また、クリップ制御パルスφＣＬＩＰは、全画素のリセット信号の読み出し開始から終了までの期間ずっとＨレベルとすることが可能で、簡単な制御で黒沈み現象を抑圧することができる。
【００３９】
以上のように、実施例１によれば簡単な制御で黒沈み現象を抑圧しつつ、ノイズの少なくい信号出力を得ることができる。また、全画素で同一蓄積期間の光電変換信号を得ることができ、動画歪を抑圧した信号出力を得ることが可能となる。
【００４０】
（実施例２）
次に、実施例２について説明する。図３は、実施例２に係る固体撮像装置の構成を示す概略回路構成図である。実施例２においては、クリップ回路12以外の構成は図１に示した実施例１と同じである。実施例２に係るクリップ回路12は、水平信号線15を一定電圧でクリップさせるクリップ用トランジスタＭ18と、クリップ電圧ＶＲＥＦと、クリップ制御パルスφＣＬＩＰによりクリップ用トランジスタＭ18を水平信号線15に接続するクリップ回路選択トランジスタＭ19とで構成されている。
【００４１】
図４は、図３に示した実施例２に係る固体撮像装置の動作を説明するためのタイミング図である。クリップ回路12以外の動作は実施例１と同じであるため、ここでは実施例２におけるクリップ回路12の動作に関してのみ説明する。２行目の１列目の画素Ｐ21に強い光が入ったとすると、リセット制御パルスφＲＳＴ２＝Ｌとするとリセット後の電圧（Ｖrst −Ｖrn）から、メモリＦＤに漏れ込んだ電荷により、画素Ｐ21のメモリＦＤの電位がＶleakだけ下がり、（Ｖrst −Ｖrn−Ｖleak）となり、垂直信号線３-1の電位も画素Ｐ21のメモリＦＤの電位から増幅トランジスタＶgs-M１だけ下がった、（Ｖrst −Ｖgs-M１−Ｖrn−Ｖleak）となる。
【００４２】
ここで、クリップ制御パルスφＣＬＩＰ＝Ｈとしておくと、水平選択パルスφＨ１，Ｈ２＝Ｈとしてホールド容量Ｃ２に保持された垂直信号線３-1の電位を水平信号線15に読み出す際に、水平信号線15の電位がクリップ電圧ＶＲＥＦからからクリップ用トランジスタの閾値電圧Ｖgs-M18を引いた（ＶＲＥＦ−Ｖgs-M18）まで低下すると、クリップ用トランジスタＭ18がＯＮ状態となる。クリップトランジスタＭ18がＯＮ状態となると、クリップ回路12側から水平信号線15に電流が供給され、水平信号線15の電位が保たれる。したがって、クリップ回路12を有効とすることで、水平信号線15の電位が低下しても、電位（ＶＲＥＦ−Ｖgs-M18）でクリップされる。これにより、高輝度時にリセット電圧後のメモリＦＤの電圧が低下しても、フレームメモリ40に保持されるリセット電圧は、α（ＶＲＥＦ−Ｖgs-M18）でクリップされる。
【００４３】
したがって、フレームメモリ40に保持されているリセット電圧と信号転送後の電圧との差分処理を減算器50で行っても、十分な差電圧が検出され、黒沈み現象が抑圧される。また、クリップ制御パルスφＣＬＩＰは全画素のリセット信号の読み出し開始から終了までの期間Ｈレベルとすることで、簡単な制御で黒沈み現象を抑圧することが可能である。更に、実施例１に比べクリップ回路の数を大幅に削減することが可能となる。
【００４４】
以上のように、実施例２によれば簡単な構成及び制御で黒沈み現象を抑圧しつつ、ノイズの少ない信号出力を得ることができる。また、排出トランジスタＭ５と転送トランジスタＭ３を全画素同時に制御するため、全画素で同一蓄積期間の光電変換信号を得ることができる。これにより動画歪を抑圧した信号出力を得ることが可能となる。
【００４５】
（実施例３）
次に、実施例３について説明する。図５は、実施例３に係る固体撮像装置の構成を示す概略回路構成図である。図３に示した実施例２に係る固体撮像装置に対し、列信号増幅部11を加えたもので、それ以外の構成は図３に示した実施例２と同じである。列信号増幅部11は、増幅の基準電圧となる増幅基準電圧ＶＡと、増幅基準電圧クランプパルスφＣＬ１により垂直信号線３-1，３-2に増幅基準電圧ＶＡを供給する増幅基準電圧クランプトランジスタＭ16と、一端が垂直信号線３-1，３-2に接続され他端が列アンプ14の非反転入力端子に接続されたクランプ容量Ｃ１と、列アンプ14の非反転入力端子を列アンプ基準電圧ＶＣに固定するクランプトランジスタＭ14と、列アンプ14の反転入力端子に接続された増幅用容量Ｃ３と、列アンプ14の反転入力端子と出力端子の間に接続されたフィードバック容量Ｃ４と、列アンプ14の出力端子と反転入力端子との間に接続され列アンプ14をリセット状態とするアンプリセットトランジスタＭ17とからなり、列アンプリセットパルスφＣＬ２によりクランプトランジスタＭ14とアンプリセットトランジスタＭ17を制御するようになっている。
【００４６】
図６は、図５に示した実施例３に係る固体撮像装置の動作を説明するためのタイミング図である。ここでは、１行目の１列目の画素Ｐ11からの信号読み出し動作に注目して説明する。増幅基準電圧クランプパルスφＣＬ１＝Ｈ，列アンプリセットパルスφＣＬ２＝Ｈとし、垂直信号線３-1，３-2の電位を増幅基準電圧ＶＡに固定すると共に、列アンプ14をリセット状態としておく。次に、増幅基準電圧クランプパルスφＣＬ１＝Ｌ，列アンプリセットパルスφＣＬ２＝Ｌとし、クランプ容量Ｃ１に増幅基準電圧ＶＡを保持したのち、１行目のリセット制御パルスφＲＳＴ１＝Ｈとし、１行目のリセットトランジスタＭ２をＯＮ状態とし、メモリＦＤの検出信号をリセットすると共に、１行目の行選択パルスφＲＯＷ１＝Ｈとして、１行目の行選択トランジスタＭ３をオン状態とし、垂直信号線３-1に単位画素Ｐ11のリセット電圧Ｖrst を出力させる。また、サンプルホールドパルスφＳＨ＝Ｈとし、列アンプ14の出力をホールド容量Ｃ２に蓄積させる。
【００４７】
次に、１行目のリセット制御パルスφＲＳＴ１＝Ｌとすると、メモリＦＤの電位は１行目の各画素のリセットトランジスタＭ２のリセットノイズＶrn（リセットトランジスタＭ２のフィードスルー成分とＫＴＣノイズ）を含み、（Ｖrst −Ｖrn）となる。また、垂直信号線３-1には、増幅トランジスタＭ１の閾値電圧Ｖgs-M１だけ下がった電圧（Ｖrst −Ｖgs-M１−Ｖrn）が出力される。このとき、列アンプ14の出力は、ＶＣ−（１＋Ｃ３／Ｃ４）×〔ＶＡ−（Ｖrst −Ｖgs-M１−Ｖrn）〕となり、リセット信号が（１＋Ｃ３／Ｃ４）倍増幅されたものとなる。ここで、サンプルホールドパルスφＳＨ＝Ｌとし、ホールド容量Ｃ２に列アンプ14の出力電位を保持する。
【００４８】
次に、水平走査部20を制御して、水平選択パルスφＨ１，φＨ２を順次入力し、ホールド容量Ｃ２に保持された列アンプ14の出力電圧を水平信号線15に順次読み出す。１行目のリセット電圧の水平信号線15への読み出しが終わると、次に２行目のリセット電圧を同様にして読み出す。水平信号線15の電位は出力アンプ16で増幅され、ＡＤコンバータ30でデジタル信号に変換された後、フレームメモリ40に各単位画素Ｐ11〜Ｐ22のリセット電圧として、出力アンプ16までの増幅値αを掛けた、α〔ＶＣ−（１＋Ｃ３／Ｃ４）×｛ＶＡ−（Ｖrst −Ｖgs-M１−Ｖrn）｝〕がそれぞれ保持される。こうして、全画素分のリセット電圧をまずフレームメモリ40に保持する。
【００４９】
フォトダイオードＰＤ１に関しては、１行目及び２行目の排出制御パルスφＴＸ２-1＝Ｈ，φＴＸ２-2＝Ｈとし、排出トランジスタＭ５を全画素同時にＯＮとすることで、全画素一斉にフォトダイオードＰＤ１の電荷がリセットされる。所定の露光時間経過後に、１行目及び２行目の転送制御パルスＴＸ１-1＝Ｈ，ＴＸ１-2＝Ｈとし転送トランジスタＭ３をＯＮ状態とし、フォトダイオードＰＤ１でリセット後に発生した光電変換信号電荷を、全画素同時にメモリＦＤへ転送する。メモリＦＤの電位は、リセット電位に対して光電変換信号分Ｖsig が加わり、（Ｖrst −Ｖrn−Ｖsig ）となる。
【００５０】
そして、リセット信号と同様に読み出しを行うと、α〔ＶＣ−（１＋Ｃ３／Ｃ４）×｛ＶＡ−（Ｖrst −Ｖgs-M１−Ｖrn）｝〕が出力され、減算器50にてフレームメモリ40に保持された同一画素のリセット電圧α〔ＶＣ−（１＋Ｃ３／Ｃ４）×｛ＶＡ−（Ｖrst −Ｖgs-M１−Ｖrn）｝〕との差分を行うことで、リセットトランジスタＭ２に起因するリセットノイズＶrnや、増幅トランジスタＭ１の閾値電圧Ｖgs-M１が除去された光電変換信号成分Ｖsig が取り出される。
【００５１】
これにより、全画素で同一蓄積期間の光電変換信号を得ることができ、更に、ノイズ成分を抑圧した信号の読み出しが可能となる。また、列アンプを用いてリセット電圧及び信号電圧を増幅するため、出力までの回路系で加わるノイズ成分の抑圧も可能となる。
【００５２】
また、高輝度時には、リセット信号の読み出し期間中クリップ制御パルスφＣＬＩＰ＝Ｈとしておくことで、水平選択パルスφＨ１，Ｈ２＝Ｈとし、ホールド容量Ｃ２に保持された列アンプ14の出力電圧を水平信号線15に読み出す際に、水平信号線15の電位がクリップ基準電位ＶＲＥＦからからクリップ用トランジスタＭ18の閾値電圧Ｖgs-M18を引いた（ＶＲＥＦ−Ｖgs-M18）まで低下すると、クリップ用トランジスタＭ18がＯＮとなる。クリップ用トランジスタＭ18がＯＮとなると、クリップ回路12側から水平信号線15に電流が供給され、水平信号線15の電位が保たれる。したがって、クリップ回路12を有効とすることで、水平信号線15の電位が低下しても、電位（ＶＲＥＦ−Ｖgs-M18）でクリップされる。したがって、高輝度時にリセット電圧後のメモリＦＤの電圧が低下しても、フレームメモリ40に保持されるリセット電圧は、α（ＶＲＥＦ−Ｖgs-M18）でクリップされる。これにより、信号転送後の電圧との差分処理を減算器50で行っても、十分な差電圧が検出され、黒沈み現象が抑圧される。
【００５３】
（実施例４）
次に、実施例４について説明する。図７は、実施例４に係る固体撮像装置の構成を示す概略回路構成図である。この実施例は、図１に示した実施例１に対し、列信号増幅部11を加えたもので、それ以外の構成は図１に示した実施例１と同じである。列信号増幅部11は、増幅の基準電圧となる増幅基準電圧ＶＡと、増幅基準電圧クランプパルスφＣＬ１により垂直信号線３-1，３-2に増幅基準電圧ＶＡを供給する増幅基準電圧クランプトランジスタＭ16と、一端が垂直信号線３-1，３-2に接続され他端が列アンプ14の非反転入力端子に接続されたクランプ容量Ｃ１と、列アンプ14の非反転入力端子を列アンプ基準電圧ＶＣに固定するクランプトランジスタＭ14と、列アンプ14の反転入力端子に接続された増幅用容量Ｃ３と、列アンプ14の反転入力端子と出力端子の間に接続されたフィードバック容量Ｃ４と、列アンプ14の出力端子と反転入力端子との間に接続され列アンプ14をリセット状態とするアンプリセットトランジスタＭ17とからなり、列アンプリセットパルスφＣＬ２によりクランプトランジスタＭ14とアンプリセットトランジスタＭ17を制御するようになっている。
【００５４】
図８は、図７に示した実施例４に係る固体撮像装置の動作を説明するためのタイミング図である。本実施例においても、全画素同時に信号蓄積を行うことが可能であり、実施例３と同様に、列アンプ14を用いてリセット電圧及び信号転送後の電圧を増幅するため、出力までの回路系で加わるノイズ成分の抑圧が可能となる。また、実施例１と同様に、クリップ制御パルスφＣＬＩＰを全画素のリセット信号の読み出し開始から終了までの期間Ｈレベルとすることで、簡単な制御で黒沈み現象を抑圧することができる。
【００５５】
図９は、図７に示した実施例４に係る固体撮像装置の他の動作を示すタイミング図である。ここでは、１行目の１列目の画素Ｐ11からの信号読み出し動作に注目して説明する。１行目のリセット制御パルスφＲＳＴ１＝Ｈとして、１行目のリセットトランジスタＭ２をＯＮ状態とし、メモリＦＤの検出信号をリセットすると共に、１行目の行選択パルスφＲＯＷ１＝Ｈとして１行目の行選択トランジスタＭ３をＯＮ状態とし、垂直信号線３-1に単位画素Ｐ11のリセット電圧Ｖrst を出力させる。垂直信号線３-1には、リセット電圧から増幅トランジスタＭ１の閾値電圧Ｖgs-M１だけ下がった電圧（Ｖrst −Ｖgs-M１）が出力される。また、列アンプリセットパルスφＣＬ２＝Ｈ，サンプルホールドパルスφＳＨ＝Ｈとして列アンプ14をリセット状態とし、ホールド容量Ｃ２に列アンプ14の出力を蓄積する。
【００５６】
次に、１行目のリセット制御パルスφＲＳＴ１をＯＦＦとした後、列アンプリセットパルスφＣＬ２＝ＬとしてクランプトランジスタＭ14をＯＦＦ状態とすることで、クランプ容量Ｃ１に各画素のリセットノイズＶrnを含んだリセット電圧（Ｖrn−Ｖgs-M１−Ｖrn）が保持される。
【００５７】
クランプ容量Ｃ１にリセット電圧を保持したのち、１行目の転送制御パルスφＴＸ１-1＝Ｈとして１行目の転送トランジスタＭ４をＯＮ状態とし、フォトダイオードＰＤ１に蓄積された光電変換信号電荷をメモリＦＤに転送する。メモリＦＤの電位は光電変換信号電圧Ｖsig 分だけ変化するため、（Ｖrst −Ｖrn−Ｖsig ）となり、垂直信号線３-1には電圧（Ｖrst −Ｖgs-M１−Ｖrn−Ｖsig ）が出力される。そして、列アンプ14の出力は、ＶＣ−（１＋Ｃ３／Ｃ４）×（Ｖsig ）となり、光電変換信号電圧が（１＋Ｃ３／Ｃ４）倍増幅されたものとなる。
【００５８】
次に、サンプルホールドパルスφＳＨ＝Ｌとし、列アンプ14の出力をホールド容量Ｃ２に保持する。これにより単位画素Ｐ11のリセット後の電圧と信号転送後の電圧の差分が列信号増幅部11で行われ、リセットトランジスタＭ２に起因するリセットノイズＶｒn や、増幅トランジスタＭ１の閾値電圧Ｖgs-M１が除去された光電変換信号電圧Ｖsig が取り出される。更に、光電変換信号を列アンプ14で増幅するため、列信号増幅部11の出力以降での回路系で加わるノイズ成分の抑圧も可能となる。
【００５９】
その後、水平走査部14から出力される水平選択パルスφＨ１，φＨ２によって、ホールド容量Ｃ２に保持された列アンプ14の出力が水平信号線15へ順次読み出され、出力アンプ16から取り出される。また、出力アンプ16からの信号は、同一チップ内又は外に設けられたＡＤコンバータ30によりデジタル信号に変換される。１行目の読み出しが終わると、次に２行目の読み出しを同様にして行う。
【００６０】
また、黒沈み現象の抑圧のため、クリップ回路10を動作させる。１行目の１列目の画素Ｐ21に強い光が入ったとすると、２行目のリセット制御パルスφＲＳＴ２＝Ｌとすると、画素Ｐ21のメモリＦＤに漏れこんだ電荷が蓄積されると共に、画素Ｐ21のメモリＦＤの電位がＶleakだけ下がり、垂直信号線３-1の電位がどんどん低下する。
【００６１】
ここで、クリップ制御パルスφＣＬＩＰ＝Ｈとしておくと、垂直信号線３-1の電位がクリップ基準電位ＶＲＥＦからからクリップ用トランジスタＭ10の閾値電圧Ｖgs-M10を引いた（ＶＲＥＦ−Ｖgs-M10）まで低下すると、クリップ用トランジスタＭ10がＯＮとなる。クリップ用トランジスタＭ10がＯＮとなると、クリップ回路10側から垂直信号線３-1に電流が供給され垂直信号線３-1の電位が保たれる。したがって、クリップ回路10を有効とすることで、垂直信号線３-1の電位が低下しても、電位（ＶＲＥＦ−Ｖgs-M10）でクリップされる。したがって、高輝度時にリセット電圧後のメモリＦＤの電圧が低下しても、クランプ容量Ｃ１に保持されるリセット電圧は（ＶＲＥＦ−Ｖgs-M10）でクリップされる。そのため、列信号増幅部11で１行目の単位画素Ｐ21のリセット後の電圧と信号転送後の電圧の差分を行っても、十分な差電圧が検出され、黒沈み現象が抑圧される。このように図９に示すタイミングで動作させると、行毎に露光期間が異なるため動画歪は発生するが、リセット電圧と光電変換信号電圧を別々に読み出す必要がないため、読み出し時間を短縮することが可能となる。
【００６２】
以上のように、図７に示した回路構成の固体撮像装置においては、動作タイミングの変更により、行毎の露光と面一括の露光を切り換えることが可能となり、使用用途に応じた動作変更が可能となる。そして、動作変更を行った場合も、クリップ回路の制御を変更することで、黒沈み現象の抑圧が行える。
【００６３】
（実施例５）
次に、実施例５について説明する。図10は、実施例５に係る固体撮像装置の要部の構成を示すブロック構成図である。この実施例は、実施例１から実施例４に対し、クリップ回路60をＡ／Ｄコンバータ30とフレームメモリ40の間を設けたもので、それ以外の構成は実施例１から実施例４のいずれかの構成と同じである。この実施例におけるクリップ回路60は、信号変換閾値ＲＥＦとＡ／Ｄコンバータ30から出力される各画素のリセット電圧との比較をデジタル信号領域で行い、リセット電圧が信号変換閾値ＲＥＦよりも大きい場合は、その画素のリセット電圧を信号変換閾値ＲＥＦに置き換える。
【００６４】
このような構成の実施例５においては、実施例１から実施例４と同様に、各画素のリセット電圧をまずフレームメモリ40に読み出す際に、黒沈み現象によりリセット電圧が変動すると、クリップ回路60により信号変換閾値ＲＥＦに置き換えられる。これにより、黒沈み現象の抑圧が可能となる。また、実施例１から実施例４と同様に、全画素で同一蓄積期間の光電変換信号を得ることができ、ノイズの少ない信号出力を得ることが可能となる。実施例１から実施例５に関して、クリップ電圧ＶＲＥＦは任意の値に設定可能であり、リセット電圧Ｖrst よりも低くすることが好ましい。
【図面の簡単な説明】
【００６５】
【図１】本発明に係る固体撮像装置の実施例１の構成を示す概略回路構成図である。
【図２】図１に示した実施例１の動作を説明するためのタイミング図である。
【図３】実施例２に係る固体撮像装置の構成を示す概略回路構成図である。
【図４】図３に示した実施例２の動作を説明するためのタイミング図である。
【図５】実施例３に係る固体撮像装置の構成を示す概略回路構成図である。
【図６】図５に示した実施例３の動作を説明するためのタイミング図である。
【図７】実施例４に係る固体撮像装置の構成を示す概略回路構成図である。
【図８】図７に示した実施例４の動作を説明するためのタイミング図である。
【図９】図７に示した実施例４の他の動作を説明するためのタイミング図である。
【図１０】実施例５に係る固体撮像装置の主要部を示す概略ブロック構成図である。
【図１１】従来の固体撮像装置の構成例を示す概略回路構成図である。
【図１２】図11に示した従来例の動作を説明するためのタイミング図である。
【図１３】図11に示した従来例において、クリップ回路を動作させた場合の動作を説明するためのタイミング図である。
【符号の説明】
【００６６】
２  垂直走査部
３-1，３-2  垂直信号線
10，12，60  クリップ回路
11  列信号増幅部
14  列アンプ
15  水平信号線
16  出力アンプ
20  水平走査部
30  ＡＤコンバータ
40  フレームメモリ
50  減算器
70  制御部
【図１】
2009077345.tif 000003
【図２】
2009077345.tif 000004
【図３】
2009077345.tif 000005
【図４】
2009077345.tif 000006
【図５】
2009077345.tif 000007
【図６】
2009077345.tif 000008
【図７】
2009077345.tif 000009
【図８】
2009077345.tif 000010
【図９】
2009077345.tif 000011
【図１０】
2009077345.tif 000012
【図１１】
2009077345.tif 000013
【図１２】
2009077345.tif 000014
【図１３】
2009077345.tif 000015