(57)【要約】【課題】液晶セルに電圧が印加された際にこの電圧の低下を抑制し、フリッカーや焼き付きによる画質の低下を防止することが可能な液晶表示装置を提供する。【解決手段】画素ＰＩＸ１が、走査信号が入力される第１ゲート１Ｇ，画像信号が入力される第１ソース１Ｓ及び第１ドレイン１Ｄを有する第１トランジスタＴＲ１と、同期信号が入力される第２ゲート２Ｇ，第１ドレインと接続する第２ソース２Ｓ，及び第２ドレイン２Ｄを有する第２トランジスタＴＲ２と、第２ドレインと接続する第３ゲート３Ｇ，所定電圧が印加される第３ソース３Ｓ，及び第３ドレイン３Ｄを有する第３トランジスタＴＲ３と、第１ドレイン及び第２ソースと接続する第１コンデンサＣ１と、第２ドレイン及び第３ゲートと接続する第２コンデンサＣ２と、第３ドレインと接続する液晶セルＬＣ１と、を備えた構成とする。【選択図】図２
2009156961.tif 000002
【特許請求の範囲】
【請求項１】
規則的に配列された複数の画素を有する液晶表示部と、
前記液晶表示部に画像信号を出力する画像信号駆動回路と、
前記液晶表示部に走査信号を出力する走査信号駆動回路と、
前記液晶表示部に所定の電圧を印加する電圧発生回路と、
前記液晶表示部に同期信号を出力する同期信号発生回路と、
前記画像信号駆動回路，前記走査信号駆動回路，前記電圧発生回路，及び前記同期信号発生回路を制御するシステムコントローラと、
を備え、
前記画素は、
前記走査信号が入力される第１のゲート、前記画像信号が入力される第１のソース、及び第１のドレインを有する第１のトランジスタと、
前記同期信号が入力される第２のゲート、前記第１のドレインと接続する第２のソース、及び第２のドレインを有する第２のトランジスタと、
前記第２のドレインと接続する第３のゲート、前記所定の電圧が印加される第３のソース、及び第３のドレインを有する第３のトランジスタと、
前記第１のドレイン及び前記第２のソースと接続する第１のコンデンサと、
前記第２のドレイン及び前記第３のゲートと接続する第２のコンデンサと、
前記第３のドレインと接続する液晶セルと、
を備えていることを特徴とする液晶表示装置。
【請求項２】
前記液晶セルは、第１の電極と、前記第１の電極と所定の間隙を有して対向配置された第２の電極と、前記所定の間隙に充填された液晶と、を有し、
前記第３のドレインは、前記第１の電極または前記第２の電極に接続されていることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
規則的に配列された複数の画素を有する液晶表示部と、
前記液晶表示部に画像信号を出力する画像信号駆動回路と、
前記液晶表示部に走査信号を出力する走査信号駆動回路と、
前記液晶表示部に所定の電圧を印加する電圧発生回路と、
前記液晶表示部に同期信号を出力する同期信号発生回路と、
前記液晶表示部にリセット信号を出力するリセット信号発生回路と、
前記画像信号駆動回路，前記走査信号駆動回路，前記電圧発生回路，前記同期信号発生回路，及び前記リセット信号発生回路を制御するシステムコントローラと、
を備え、
前記画素は、
前記走査信号が入力される第１のゲート、前記画像信号が入力される第１のソース、及び第１のドレインを有する第１のトランジスタと、
前記同期信号が入力される第２のゲート、前記第１のドレインと接続する第２のソース、及び第２のドレインを有する第２のトランジスタと、
前記リセット信号が入力される第３のゲート、前記第２のドレインと接続する第３のソース、及び第３のドレインを有する第３のトランジスタと、
前記第３のドレインと接続する第４のゲート、前記所定の電圧が印加される第４のソース、及び第４のドレインを有する第４のトランジスタと、
前記第１のドレイン及び前記第２のソースと接続する第１のコンデンサと、
前記第２のドレイン及び前記第３のソースと接続する第２のコンデンサと、
前記第４のドレインと接続する液晶セルと、
を備えていることを特徴とする液晶表示装置。
【請求項４】
前記液晶セルは、第１の電極と、前記第１の電極と所定の間隙を有して対向配置された第２の電極と、前記所定の間隙に充填された液晶と、を有し、
前記第４のドレインは、前記第１の電極または前記第２の電極に接続されていることを特徴とする請求項３記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、高速に画像の書き替えを必要とする表示方式、例えばフィールドシーケンシャル方式に好適な液晶表示装置に関する。
【背景技術】
【０００２】
カラー画像を表示する液晶表示装置において、物理的なカラーフィルタを使用せずに、３色の画像信号の高速切り替えを利用したフィールドシーケンシャル方式が注目されている。
【０００３】
フィールドシーケンシャル方式は、マトリクス状に配置された複数の画素で構成される液晶表示面全体を、赤色，緑色，青色の単色画像信号毎に高速に切り替え、この切り替えタイミングに合わせて、光源から液晶表示面に向かって照射される光を、赤色光，緑色光，青色光の順にそれぞれ対応させて切り替える方式である。
液晶表示面に表示される各単色画像と、この単色画像にそれぞれ対応する色光とを、時系列的にそれぞれタイミングを合わせて高速に切り替えることにより、視聴者の目には３色の画像が合成されたカラー画像として認識されるものである。
【０００４】
また、液晶表示装置において、通常、表示単位となる画素は、マトリックス状に配置された、複数の走査信号線と複数の画像信号線との各交差部にそれぞれ配置されているが、フィールドシーケンシャル方式では、各単色画像を液晶表示面毎に切り替えるために、単色画像データがサンプリングされた画素毎の画像信号を、走査信号線毎に順次送っていき、１単色画像に相当する画像信号が供給されたところで、これら画像信号を一度に液晶セルに転送し、これを赤色、緑色、青色の単色画像毎に高速に行うことにより、カラーフィルタが不要になるだけではなく、同じ画素で赤色、緑色、青色の３色すべての色を表示できるため、高い解像度を得ることができる（例えば特許文献１参照）。
【特許文献１】特開２００３−２５５３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、従来のフィールドシーケンシャル方式の液晶表示装置について、図８を用いて説明する。
図８は、従来のフィールドシーケンシャル方式の液晶表示装置における１画素に対応する回路構成図である。
【０００６】
図８に示すように、画素ＰＩＸ１００は、主として、画像信号蓄積用の第１トランジスタＴＲ１０１、画像信号書き込み用の第２トランジスタＴＲ１０２、画像信号消去用の第３トランジスタＴＲ１０３、コンデンサＣ１００、及び液晶セルＬＣ１００を有して構成されている。
【０００７】
画像信号線Ｖ１００から送られてくる画像信号ＶＩＤＥＯ１００は、走査信号線Ｇ１００から送られてくる走査信号ＧＡＴＥ１００により第１トランジスタＴＲ１０１がオンされることによって、コンデンサＣ１００に電荷として一旦蓄積される。
各画素ＰＩＸ１００のコンデンサＣ１００への画像信号ＶＩＤＥＯ１００の蓄積は、まず、走査信号線Ｇ１００に沿う方向（図８におけるＸ方向）に順次行い、これを走査信号線Ｇ１００毎（図８におけるＹ方向）に順次行うことにより、１単色画像分の画像信号ＶＩＤＥＯ１００が各画素ＰＩＸ１００のコンデンサＣ１００に順次蓄積されていく。
一方、リセット信号線Ｒ１００から送られてくるリセット信号ＲＥＳＥＴ１００で第３トランジスタＴＲ１０３がオンされることにより、液晶セルＬＣ１００にそれまで保持されていた前回の画像信号（電荷）が消去（放電）される。
【０００８】
そして、各画素ＰＩＸ１００のコンデンサＣ１００への１単色画像（例えば赤色画像）分の画像信号ＶＩＤＥＯ１００の蓄積が完了した時点で、同期信号線Ｓ１００から送られてくる同期信号ＳＹＮＣ１００により第２トランジスタＴＲ１０２がオンされ、各画素ＰＩＸ１００のコンデンサＣ１００に蓄積されている電荷（画像信号ＶＩＤＥＯ１００）が液晶セルＬＣ１００に電圧として一度に印加（書き込み）される。
また、上述の同期信号ＳＹＮＣ１００に同期させて、光源（図示せず）から液晶表示面に向かって照射される光を、その単色画像（赤色画像）に対応する単色光（赤色光）とすることにより、単色画像（赤色画像）が液晶表示面全体に表示される。
そして、他の色（緑色，青色）の画像データについても上述した動作と同様の動作を順次高速で行うことで、視聴者の目には３色の画像が合成されたカラー画像として認識される。
【０００９】
しかしながら、上述したような、従来のフィールドシーケンシャル方式の液晶表示装置では、各画素ＰＩＸ１００のコンデンサＣ１００に蓄積されている電荷を液晶セルＬＣ１００に電圧として印加した際に、液晶セルＬＣ１００中の液晶の絶縁性が十分でないため、印加された電圧が液晶セルＬＣ１００内でリークして低下する場合がある。
液晶セルＬＣ１００に所望の電圧が印加されないと、画像の階調性が悪化して画質が低下するため、その改善が望まれている。
【００１０】
また、液晶セルＬＣ１００に印加される電圧の極性の反転周期は、画像切り替えの周期よりも短くすることができないため、１フレーム期間が例えば６０Ｈｚの画像を赤色・緑色・青色に対応した３色のフィールドに分割して形成すると、通常１８０Ｈｚと長くなる。
液晶セルＬＣ１００に印加される電圧の極性の反転周期が長いと、この電圧の影響を受けて設定値とのずれが生じる場合がある。
そのため、設定値が同じであっても、実際に液晶セルＬＣ１００に印加される電圧の値が極性によって異なり、所謂、フリッカーと称する現象が発生したり、液晶セルＬＣに画像信号としての電圧が印加されないときでも、この液晶セルＬＣに以前に印加された電圧がそのまま印加された状態となり、所謂、焼き付き（残像，留像ともいう）と称する現象が発生する場合がある。
このようなフリッカーや焼き付きは、画質を低下させる要因となる。
【００１１】
そこで、本発明が解決しようとする課題は、液晶セルに電圧が印加された際にこの電圧の低下を抑制し、フリッカーや焼き付きによる画質の低下を防止することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本願各発明は次の手段を有する。
１）規則的に配列された複数の画素（ＰＩＸ１）を有する液晶表示部（２）と、前記液晶表示部に画像信号（ＶＩＤＥＯ１）を出力する画像信号駆動回路（３）と、前記液晶表示部に走査信号（ＧＡＴＥ１）を出力する走査信号駆動回路（４）と、前記液晶表示部に所定の電圧（ＤＲＩＶＥ１）を印加する電圧発生回路（５）と、前記液晶表示部に同期信号（ＳＹＮＣ１）を出力する同期信号発生回路（６）と、前記画像信号駆動回路，前記走査信号駆動回路，前記電圧発生回路，及び前記同期信号発生回路を制御するシステムコントローラ（７）と、を備え、前記画素は、前記走査信号が入力される第１のゲート（１Ｇ）、前記画像信号が入力される第１のソース（１Ｓ）、及び第１のドレイン（１Ｄ）を有する第１のトランジスタ（ＴＲ１）と、前記同期信号が入力される第２のゲート（２Ｇ）、前記第１のドレインと接続する第２のソース（２Ｓ）、及び第２のドレイン（２Ｄ）を有する第２のトランジスタ（ＴＲ２）と、前記第２のドレインと接続する第３のゲート（３Ｇ）、前記所定の電圧が印加される第３のソース（３Ｓ）、及び第３のドレイン（３Ｄ）を有する第３のトランジスタ（ＴＲ３）と、前記第１のドレイン及び前記第２のソースと接続する第１のコンデンサ（Ｃ１）と、前記第２のドレイン及び前記第３のゲートと接続する第２のコンデンサ（Ｃ２）と、前記第３のドレインと接続する液晶セル（ＬＣ１）と、を備えていることを特徴とする液晶表示装置（１）である。
２）前記液晶セルは、第１の電極（３２）と、前記第１の電極と所定の間隙を有して対向配置された第２の電極（３６）と、前記所定の間隙に充填された液晶（２３）と、を有し、前記第３のドレインは、前記第１の電極または前記第２の電極に接続されていることを特徴とする１）記載の液晶表示装置である。
３）規則的に配列された複数の画素（ＰＩＸ２）を有する液晶表示部（１２）と、前記液晶表示部に画像信号（ＶＩＤＥＯ２）を出力する画像信号駆動回路（１３）と、前記液晶表示部に走査信号（ＧＡＴＥ２）を出力する走査信号駆動回路（１４）と、前記液晶表示部に所定の電圧（ＤＲＩＶＥ２）を印加する電圧発生回路（１５）と、前記液晶表示部に同期信号（ＳＹＮＣ２）を出力する同期信号発生回路（１６）と、前記液晶表示部にリセット信号（ＲＥＳＥＴ）を出力するリセット信号発生回路（１７）と、前記画像信号駆動回路，前記走査信号駆動回路，前記電圧発生回路，前記同期信号発生回路，及び前記リセット信号発生回路を制御するシステムコントローラ（１８）と、を備え、前記画素は、前記走査信号が入力される第１のゲート（１１Ｇ）、前記画像信号が入力される第１のソース（１１Ｓ）、及び第１のドレイン（１１Ｄ）を有する第１のトランジスタ（ＴＲ１１）と、前記同期信号が入力される第２のゲート（１２Ｇ）、前記第１のドレインと接続する第２のソース（１２Ｓ）、及び第２のドレイン（１２Ｄ）を有する第２のトランジスタ（ＴＲ１２）と、前記リセット信号が入力される第３のゲート（１４Ｇ）、前記第２のドレインと接続する第３のソース（１４Ｓ）、及び第３のドレイン（１４Ｄ）を有する第３のトランジスタ（ＴＲ１４）と、前記第３のドレインと接続する第４のゲート（１３Ｇ）、前記所定の電圧が印加される第４のソース（１３Ｓ）、及び第４のドレイン（１３Ｄ）を有する第４のトランジスタ（ＴＲ１３）と、前記第１のドレイン及び前記第２のソースと接続する第１のコンデンサ（Ｃ１１）と、前記第２のドレイン及び前記第３のソースと接続する第２のコンデンサ（Ｃ１２）と、前記第４のドレインと接続する液晶セル（ＬＣ２）と、を備えていることを特徴とする液晶表示装置（１０）である。
４）前記液晶セルは、第１の電極（３２）と、前記第１の電極と所定の間隙を有して対向配置された第２の電極（３６）と、前記所定の間隙に充填された液晶（２３）と、を有し、前記第４のドレインは、前記第１の電極または前記第２の電極に接続されていることを特徴とする３）記載の液晶表示装置である。
【発明の効果】
【００１３】
本発明に係る液晶表示装置によれば、液晶セルに電圧が印加された際にこの電圧の低下を抑制し、フリッカーや焼き付きによる画質の低下を防止できるという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態を、好ましい実施例である第１実施例及び第２実施例により図１〜図７を用いて説明する。
【００１５】
＜第１実施例＞
本発明の液晶表示装置の第１実施例を、図１〜図３を用いて説明する。
図１〜図３は、本発明の液晶表示装置の第１実施例を説明するための図であり、図１は第１実施例の液晶表示装置の回路構成図であり、図２は図１の１画素（ＰＩＸ１）に対応する等価回路を示した回路構成図であり、図３は第１実施例の液晶表示装置による画像表示方法を説明するための模式図である。
【００１６】
まず、第１実施例の液晶表示装置１の構成、特に回路構成について、図１及び図２を用いて説明する。
【００１７】
図１及び図２に示すように、液晶表示装置１は、主として、マトリクス状に配置された複数の画素ＰＩＸ１を有して構成される液晶表示部２と、画像信号ＶＩＤＥＯ１を液晶表示部２に画像信号線Ｖａ１，Ｖａ２，・・・，Ｖａｍ（ｍは自然数）を介して出力する画像信号駆動回路３と、走査信号ＧＡＴＥ１を液晶表示部２に走査信号線Ｇａ１，Ｇａ２，・・・，Ｇａｎ（ｎは自然数）を介して出力する走査信号駆動回路４と、液晶駆動電圧ＤＲＩＶＥ１を液晶表示部２に液晶駆動線Ｄ１を介して出力する液晶駆動電圧発生回路５と、同期信号ＳＹＮＣ１を液晶表示部２に同期信号線Ｓ１を介して出力する同期信号発生回路６と、これら回路３，４，５，６の動作を制御するシステムコントローラ７と、を有して構成されている。
【００１８】
液晶駆動電圧発生回路５は、例えば、所定のパルス電圧を出力するパルス電圧電源回路である。
【００１９】
図２に示すように、画素ＰＩＸ１は、主として、画像信号蓄積用の第１トランジスタＴＲ１、画像信号書き込み用の第２トランジスタＴＲ２、液晶駆動用の第３トランジスタＴＲ３、第１コンデンサＣ１、第２コンデンサＣ２、及び液晶セルＬＣ１を有して構成されている。
【００２０】
第１トランジスタＴＲ１は、ゲート１Ｇが走査信号線Ｇａ１（Ｇａ２，・・・，Ｇａｎ）に、ソース１Ｓが画像信号線Ｖａ１（Ｖａ２，・・・Ｖａｍ）に、ドレイン１Ｄが第１コンデンサＣ１の一方の電極と第２トランジスタＴＲ２のソース２Ｓとに、それぞれ接続されている。
第２トランジスタＴＲ２は、ゲート２Ｇが同期信号線Ｓ１に、ドレイン２Ｄが第２コンデンサＣ２の一方の電極と第３トランジスタＴＲ３のゲート３Ｇとに、それぞれ接続されている。
第３トランジスタＴＲ３は、ソース３Ｓが液晶駆動線Ｄ１に、ドレイン３Ｄが液晶セルＬＣ１の一方の電極に、それぞれ接続されている。
また、第１コンデンサＣ１の他方の電極、第２コンデンサＣ２の他方の電極、及び液晶セルＬＣ１の他方の電極は、液晶表示装置１における図示しない他の回路に接続されている。
【００２１】
次に、上述した液晶表示装置１による画像表示方法について図１〜図３を用いて説明する。
【００２２】
画像信号駆動回路３で単色画像（例えば赤色画像）Ａａのデータをサンプリングし、各画素ＰＩＸ１に対応した画像信号ＶＩＤＥＯ１として画像信号線Ｖａ１，Ｖａ２，・・・，Ｖａｍを介して液晶表示部２に順次出力すると共に、これに同期させて走査信号駆動回路４から走査信号ＧＡＴＥ１を走査信号線Ｇａ１，Ｇａ２，・・・，Ｇａｎを介して液晶表示部２に順次出力することで、各画素ＰＩＸ１の第１トランジスタＴＲ１が順次オン状態になり、各画像信号ＶＩＤＥＯ１がこれに対応する各画素ＰＩＸ１の第１コンデンサＣ１に電荷として順次蓄積されていく。
【００２３】
各第１コンデンサＣ１への１単色画像Ａａ分の画像信号ＶＩＤＥＯ１（電荷）の蓄積が完了した時点で、同期信号発生回路６から同期信号ＳＹＮＣ１を同期信号線Ｓ１を介して液晶表示部２に出力することにより、各画素ＰＩＸ１の第２トランジスタＴＲ２が一度にオン状態になり、第１コンデンサＣ１に蓄積されていた電荷が、同じ画素ＰＩＸ１の第２コンデンサＣ２に、各画素ＰＩＸ１一度に転送されて蓄積され、各画素ＰＩＸ１の第２コンデンサＣ２に蓄積された電荷の量にそれぞれ応じた電圧が、同じ画素ＰＩＸ１の第３トランジスタＴＲ３のゲート３Ｇに一度に印加される。
【００２４】
液晶駆動電圧発生回路５からは一定の液晶駆動電圧（例えば一定のパルス電圧）ＤＲＩＶＥ１が液晶表示部２に連続的に出力されているが、この液晶駆動電圧ＤＲＩＶＥ１は、上述した第３トランジスタＴＲ３のゲート３Ｇに印加される電圧の値に応じて第３トランジスタＴＲ３で制御されて、液晶セルＬＣ１に印加される。
即ち、第３トランジスタＴＲ３のゲート３Ｇに印加される電圧の値が小さいほど、液晶セルＬＣ１に印加される電圧は小さい値となる。
【００２５】
上述した手順により、単色画像（赤色画像）Ａａが液晶表示部２に表示される。ここで、単色画像Ａａが表示された時刻をｔ１とする。
時刻ｔ１の時点で、他の単色画像（例えば緑色画像）Ｂａについて、その１画像分の画像信号ＶＩＤＥＯ１を、上述した手順と同様の手順により、各画素ＰＩＸ１の第１コンデンサＣ１に電荷として順次蓄積していき、１単色画像Ｂａ分の画像信号ＶＩＤＥＯ１（電荷）の蓄積が完了した時点で、上述した手順と同様の手順により、単色画像Ｂａを液晶表示部２に表示させる。ここで、単色画像Ｂａが表示された時刻をｔ２とする。
【００２６】
さらに、時刻ｔ２の時点で、他の単色画像（青色画像）Ｃａについて、その１画像分の画像信号ＶＩＤＥＯ１について、上述した手順と同様の手順を行うことにより、単色画像Ｃａを液晶表示部２に表示させる。
【００２７】
同期信号ＳＹＮＣ１により、これら３色の単色画像Ａａ，Ｂａ，Ｃａの表示に同期させて、光源（図示せず）から液晶表示部２に照射される光を各単色画像Ａａ，Ｂａ，Ｃａに対応する単色光に順次高速に切り替えることにより、視聴者には３色の単色画像Ａａ，Ｂａ，Ｃａが合成されたカラー画像として認識される。
【００２８】
上述した液晶表示装置１によれば、第２コンデンサＣ２に蓄積されている電荷の量に応じて第３トランジスタＴＲ３のゲート３Ｇに印加される電圧を制御し、この電圧の値に応じて、液晶セルＬＣ１を駆動するための液晶駆動電圧ＤＲＩＶＥ１を制御することにより、仮に液晶セルＬＣ１内でのリークが生じた場合においても、液晶駆動電圧発生回路５から所定の液晶駆動電圧ＤＲＩＶＥ１が液晶セルＬＣ１に連続的に供給され続けているので、液晶セルＬＣ１に印加される電圧の値を一定にすることができ、印加電圧の低下による画質の低下を抑制することが可能になる。
【００２９】
また、上述した液晶表示装置１によれば、第２コンデンサＣ２に蓄積されている電荷によって単色画像Ａａを表示させている期間（時刻ｔ１から時刻ｔ２までの期間）では、第１コンデンサＣ１には単色画像Ａａの電荷が蓄積されていないので、この第１コンデンサＣ１に次に表示する単色画像Ｂａの画像信号（電荷）を蓄積することができる（単色画像Ｃａ以降についても同様）ため、液晶セルＬＣ１に印加される電圧の極性の反転周期を、従来よりも短くすることが可能になり、フリッカーや焼き付きによる画質の低下を防止することができる。
【００３０】
＜第２実施例＞
本発明の液晶表示装置の第２実施例を、図４〜図６を用いて説明する。
図４〜図６は、本発明の液晶表示装置の第２実施例を説明するための図であり、図４は第２実施例の液晶表示装置の回路構成図であり、図５は図４の１画素（ＰＩＸ２）に対応する等価回路を示した回路構成図であり、図６は第２実施例の液晶表示装置による画像表示方法を説明するための模式図である。
【００３１】
まず、第２実施例の液晶表示装置１０の構成、特に回路構成について、図４及び図５を用いて説明する。
【００３２】
図４及び図５に示すように、液晶表示装置１０は、主として、マトリクス状に配置された複数の画素ＰＩＸ２を有して構成される液晶表示部１２と、画像信号ＶＩＤＥＯ２を液晶表示部１２に画像信号線Ｖｂ１，Ｖｂ２，・・・，Ｖｂｐ（ｐは自然数）を介して出力する画像信号駆動回路１３と、走査信号ＧＡＴＥ２を液晶表示部１２に走査信号線Ｇｂ１，Ｇｂ２，・・・，Ｇｂｑ（ｑは自然数）を介して出力する走査信号駆動回路１４と、液晶駆動電圧ＤＲＩＶＥ２を液晶表示部１２に液晶駆動線Ｄ２を介して出力する液晶駆動電圧発生回路１５と、同期信号ＳＹＮＣ２を液晶表示部１２に同期信号線Ｓ２を介して出力する同期信号発生回路１６と、リセット信号ＲＥＳＥＴを液晶表示部１２にリセット信号線Ｒを介して出力するリセット信号発生回路１７と、これら回路１３〜１７の動作を制御するシステムコントローラ１８と、を有して構成されている。
【００３３】
液晶駆動電圧発生回路１５は、例えば、所定のパルス電圧を出力するパルス電圧電源回路である。
【００３４】
図５に示すように、画素ＰＩＸ２は、主として、画像信号蓄積用の第１トランジスタＴＲ１１、画像信号書き込み用の第２トランジスタＴＲ１２、液晶駆動用の第３トランジスタＴＲ１３、画像消去用の第４トランジスタＴＲ１４、第１コンデンサＣ１１、第２コンデンサＣ１２、及び液晶セルＬＣ２を有して構成されている。
【００３５】
第１トランジスタＴＲ１１は、ゲート１１Ｇが走査信号線Ｇｂ１（Ｇｂ２，・・・，Ｇｂｑ）に、ソース１１Ｓが画像信号線Ｖｂ１（Ｖｂ２，・・・Ｖｂｐ）に、ドレイン１１Ｄが第１コンデンサＣ１１の一方の電極と第２トランジスタＴＲ１２のソース１２Ｓとに、それぞれ接続されている。
第２トランジスタＴＲ１２は、ゲート１２Ｇが同期信号線Ｓ２に、ドレイン１２Ｄが第２コンデンサＣ１２の一方の電極，第３トランジスタＴＲ１３のゲート１３Ｇ，及び第４トランジスタＴＲ１４のソース１４Ｓに、それぞれ接続されている。
第３トランジスタＴＲ１３は、ソース１３Ｓが液晶駆動線Ｄ２に、ドレイン１３Ｄが液晶セルＬＣ２の一方の電極に、それぞれ接続されている。
第４トランジスタＴＲ１４は、ゲート１４Ｇがリセット信号線Ｒに接続されている。
また、第１コンデンサＣ１１の他方の電極、第２コンデンサＣ１２の他方の電極、第４トランジスタＴＲ１４のドレイン１４Ｄ、及び液晶セルＬＣ２の他方の電極は、液晶表示装置１０における図示しない他の回路に接続されている。
【００３６】
次に、上述した液晶表示装置１０による画像表示方法について図４〜図６を用いて説明する。
【００３７】
画像信号駆動回路１３で単色画像（例えば赤色画像）Ａｂのデータをサンプリングし、各画素ＰＩＸ２に対応した画像信号ＶＩＤＥＯ２として画像信号線Ｖｂ１，Ｖｂ２，・・・，Ｖｂｐを介して液晶表示部１２に順次出力すると共に、これに同期させて走査信号駆動回路１４から走査信号ＧＡＴＥ２を走査信号線Ｇｂ１，Ｇｂ２，・・・，Ｇｂｑを介して液晶表示部１２に順次出力することにより、各画素ＰＩＸ２の第１トランジスタＴＲ１１が順次オン状態になり、各画像信号ＶＩＤＥＯ２がこれに対応する各画素ＰＩＸ２の第１コンデンサＣ１１に電荷として順次蓄積されていく。
【００３８】
各画素ＰＩＸ２の第１コンデンサＣ１１への１単色画像Ａｂ分の画像信号ＶＩＤＥＯ２（電荷）の蓄積が完了した時点で、リセット信号発生回路１７から、リセット信号ＲＥＳＥＴを、リセット信号線Ｒを介して液晶表示部１２に出力することにより、各画素ＰＩＸ２の第４トランジスタＴＲ４が一度にオン状態になり、第２コンデンサＣ１２にそれまで蓄積されていた以前の画像Ａ０の画像信号ＶＩＤＥＯ２（電荷）が完全に消去（放電）される。
【００３９】
画像Ａ０の画像信号ＶＩＤＥＯ２が消去された時点で、同期信号発生回路１６から、同期信号ＳＹＮＣ２を、同期信号線Ｓ１を介して液晶表示部２に出力することにより、各画素ＰＩＸ２の第２トランジスタＴＲ１２が一度にオン状態になり、第１コンデンサＣ１１に蓄積されている単色画像Ａｂの画像信号ＶＩＤＥＯ２（電荷）が、同画素ＰＩＸ２の第２コンデンサＣ１２に一度に転送されて蓄積され、各第２コンデンサＣ１２に蓄積された電荷の量にそれぞれ応じた電圧が、同画素ＰＩＸ２の第３トランジスタＴＲ１３のゲート１３Ｇに一度に印加される。
【００４０】
液晶駆動電圧発生回路１５からは一定の液晶駆動電圧（例えば一定のパルス電圧）ＤＲＩＶＥ２が液晶表示部１２に連続的に出力されているが、この液晶駆動電圧ＤＲＩＶＥ２は、上述した第３トランジスタＴＲ１３のゲート１３Ｇに印加される電圧の値に応じて第３トランジスタＴＲ１３で制御されて、液晶セルＬＣ２に印加される。
即ち、第３トランジスタＴＲ１３のゲート１３Ｇに印加される電圧の値が小さいほど、液晶セルＬＣ２に印加される電圧は小さい値となる。
【００４１】
上述した手順により、単色画像（赤色画像）Ａｂが液晶表示部１２に表示される。ここで、単色画像Ａｂが表示された時刻をｔ１１とする。
【００４２】
時刻ｔ１１の時点で、他の単色画像（例えば緑色画像）Ｂｂについて、その１画像分の画像信号ＶＩＤＥＯ２を、上述した手順と同様の手順により、各画像信号ＶＩＤＥＯ２に対応するそれぞれの画素ＰＩＸ２の第１コンデンサＣ１１に電荷として順次蓄積していく。
各第１コンデンサＣ１１への１単色画像Ｂｂ分の画像信号ＶＩＤＥＯ２（電荷）の蓄積が完了した時点で、上述した手順と同様の手順により、リセット信号発生回路１７からのリセット信号ＲＥＳＥＴにより、各第２コンデンサＣ１２にそれまで蓄積されていた単色画像Ａｂの画像信号ＶＩＤＥＯ２（電荷）は完全に消去（放電）される。ここで、リセット信号ＲＥＳＥＴが出力された時刻をｔ１２とする。
時刻ｔ１２の時点で、上述した手順と同様の手順により、各画素ＰＩＸ２の第１コンデンサＣ１１に蓄積されている画像Ｂｂの画像信号ＶＩＤＥＯ２（電荷）を、同画素ＰＩＸ２の第２コンデンサＣ１２に一度に転送させて蓄積させ、各第２コンデンサＣ１２に蓄積された電荷の量にそれぞれ応じた電圧を、同画素ＰＩＸ２の第３トランジスタＴＲ１３のゲート１３Ｇに一度に印加する。
【００４３】
上述した手順と同様の手順により、単色画像（緑色画像）Ｂｂが液晶表示部１２に表示される。
【００４４】
さらに、上述した手順と同様の手順により、他の単色画像（青色画像）Ｃｂを液晶表示部１２に表示する。
【００４５】
同期信号ＳＹＮＣ２により、これら３色の単色画像Ａｂ，Ｂｂ，Ｃｂの表示に同期させて、光源（図示せず）から液晶表示部１２に照射される光を各単色画像Ａｂ，Ｂｂ，Ｃｂに対応する単色光に順次高速に切り替えることにより、視聴者には３色の単色画像Ａｂ，Ｂｂ，Ｃｂが合成されたカラー画像として認識される。
【００４６】
上述した液晶表示装置１０によれば、第２コンデンサＣ１２に蓄積されている電荷の量に応じて第３トランジスタＴＲ１３のゲート１３Ｇに印加される電圧を制御し、この電圧の値に応じて、液晶セルＬＣ２を駆動するための液晶駆動電圧ＤＲＩＶＥ２を制御することにより、仮に液晶セルＬＣ２内でのリークが生じた場合においても、液晶駆動電圧発生回路１５から所定の液晶駆動電圧ＤＲＩＶＥ２が液晶セルＬＣ２に連続的に供給され続けているので、液晶セルＬＣ２に印加される電圧の値を一定にすることができ、印加電圧の低下による画質の低下を抑制することができる。
【００４７】
また、上述した液晶表示装置１０によれば、第２コンデンサＣ１２に蓄積された電荷によって単色画像Ａｂが表示されている期間（時刻ｔ１１から時刻ｔ１２までの期間）では、第１コンデンサＣ１１にはこの単色画像Ａｂの画像信号ＶＩＤＥＯ２（電荷）が蓄積されていない状態であるため、この第１コンデンサＣ１１に次の単色画像Ｂｂの画像信号ＶＩＤＥＯ２（電荷）を蓄積することができる（単色画像Ｃｂ以降についても同様）ため、液晶セルＬＣ２に印加される電圧の極性の反転周期を、従来よりも短くすることが可能になり、フリッカーや焼き付きによる画質の低下を防止することができる。
【００４８】
また、第２実施例の液晶表示装置１０によれば、第１実施例の液晶表示装置１に比べて、リセット信号発生回路１７からのリセット信号ＲＥＳＥＴにより、各第２コンデンサＣ１２にそれまで蓄積されていた画像信号（電荷）をより完全に消去（放電）することができるので、次に表示される画像が受ける前の画像の影響をより防止することができるため、画像の階調性を従来よりもさらに向上させることができる。
【００４９】
ここで、第１実施例の液晶表示装置１における画素ＰＩＸ１、及び、第２実施例の液晶表示装置１０における画素ＰＩＸ２の構造について、図７を用いて説明する。
図７は、第１実施例の液晶表示装置１における画素ＰＩＸ１、及び、第２実施例の液晶表示装置１０における画素ＰＩＸ２の構造を示す模式的断面図であり、同図中の（ａ）は液晶表示装置１，１０が反射型の場合、（ｂ）は透過型の場合をそれぞれ示している。
【００５０】
図７（ａ）に示すように、反射型の液晶表示装置１（１０）における画素ＰＩＸ１（ＰＩＸ２）は、主として、アクティブマトリクス基板２１と、このアクティブマトリクス基板２１に所定の間隙を有して対向配置された光透過性基板２２と、所定の間隙に充填された液晶２３と、を有して構成されている。
【００５１】
アクティブマトリクス基板２１には、第１実施例の第１〜第３トランジスタＴＲ１〜ＴＲ３、第１コンデンサＣ１、及び第２コンデンサＣ２（第２実施例の第１〜第４トランジスタＴＲ１１〜ＴＲ１４、第１コンデンサＣ１１、及び第２コンデンサＣ１２）が形成されており、図７（ａ）には、その内の第３トランジスタＴＲ３（ＴＲ１３）のドレイン３Ｄ（１３Ｄ）を示している。
アクティブマトリクス基板２１としては例えばシリコン（Ｓｉ）基板を用いることができ、第１実施例の第１〜第３トランジスタＴＲ１〜ＴＲ３、第１コンデンサＣ１、及び第２コンデンサＣ２（第２実施例の第１〜第４トランジスタＴＲ１１〜ＴＲ１４、第１コンデンサＣ１１、及び第２コンデンサＣ１２）は、周知の半導体プロセスにより形成することができる。第１実施例の第１〜第３トランジスタＴＲ１〜ＴＲ３（第２実施例の第１〜第４トランジスタＴＲ１１〜ＴＲ１４）は例えばＴＦＴ（Thin Film Transistor）である。
【００５２】
アクティブマトリクス基板２１上には、第３トランジスタＴＲ３（ＴＲ１３）のドレイン３Ｄ（１３Ｄ）を露出させる開口部を有する絶縁層３１と、第３トランジスタＴＲ３（ＴＲ１３）のドレイン３Ｄ（１３Ｄ）と上記開口部を介して接続する画素電極３２と、配向膜３３と、が順次形成されている。
絶縁層３１，画素電極３２，及び配向膜３３は、スパッタや蒸着等の周知のドライプロセス及びフォトリソグラフィを用いて形成することができる。
【００５３】
光透過性基板２２におけるアクティブマトリクス基板２１に対向する面側｛図７（ａ）における下側｝には、光透過性を有する共通電極３６と配向膜３７とが順次形成されている。
共通電極３６及び配向膜３７は、スパッタや蒸着等の周知のドライプロセス及びフォトリソグラフィを用いて形成することができ、共通電極３６としてはＩＴＯ（酸化インジウムスズ）膜を用いることができる。
【００５４】
液晶セルＬＣ１（ＬＣ２）は、少なくとも、上述した、画素電極３２，液晶２３，及び共通電極３６を有して構成されており、図７（ａ）では、液晶セルＬＣ１（ＬＣ２）の一方の電極である画素電極３２と第３トランジスタＴＲ３（ＴＲ１３）のドレイン３Ｄ（１３Ｄ）とが接続された構成としているが、これに限定されるものではなく、液晶セルＬＣ１（ＬＣ２）の他方の電極である共通電極３６と第３トランジスタＴＲ３（ＴＲ１３）のドレイン３Ｄ（１３Ｄ）とが接続された構成としてもよい。
【００５５】
図７（ｂ）に示すように、透過型の液晶表示装置１（１０）における画素ＰＩＸ１（ＰＩＸ２）は、主として、光透過性を有するアクティブマトリクス基板４１と、このアクティブマトリクス基板４１に所定の間隙を有して対向配置された光透過性基板４２と、所定の間隙に充填された液晶４３と、を有して構成されている。
【００５６】
アクティブマトリクス基板４１には、第１実施例の第１〜第３トランジスタＴＲ１〜ＴＲ３、第１コンデンサＣ１、及び第２コンデンサＣ２（第２実施例の第１〜第４トランジスタＴＲ１１〜ＴＲ１４、第１コンデンサＣ１１、及び第２コンデンサＣ１２）が形成されており、図７（ｂ）には、その内の第３トランジスタＴＲ３（ＴＲ１３）を示している。
【００５７】
アクティブマトリクス基板４１上には、第３トランジスタＴＲ３（ＴＲ１３）のゲート３Ｇ（１３Ｇ）、絶縁層５１、第３トランジスタＴＲ３（ＴＲ１３）のソース３Ｓ（１３Ｓ）及びドレイン３Ｄ（１３Ｄ）並びにドレイン３Ｄ（１３Ｄ）と接続する画素電極５２、及び配向膜５３が順次形成されている。
【００５８】
第３トランジスタＴＲ３（ＴＲ１３）において、ゲート３Ｇ（１３Ｇ）とソース３Ｓ（１３Ｓ）及びドレイン３Ｄ（１３Ｄ）とは絶縁層５１によって電気的に絶縁されており、ソース３Ｓ（１３Ｓ）とドレイン３Ｄ（１３Ｄ）とは配向膜５３によって電気的に絶縁されている。
また、図７（ｂ）では、第３トランジスタＴＲ３（ＴＲ１３）のドレイン３Ｄ（１３Ｄ）と画素電極５２とが一体になった構成としている。
【００５９】
アクティブマトリクス基板４１としては例えばガラス基板を用いることができ、第１実施例の第１〜第３トランジスタＴＲ１〜ＴＲ３、第１コンデンサＣ１、及び第２コンデンサＣ２（第２実施例の第１〜第４トランジスタＴＲ１１〜ＴＲ１４、第１コンデンサＣ１１、及び第２コンデンサＣ１２）は、周知のドライプロセス及びフォトリソグラフィにより形成することができる。第１実施例の第１〜第３トランジスタＴＲ１〜ＴＲ３（第２実施例の第１〜第４トランジスタＴＲ１１〜ＴＲ１４）は例えばＴＦＴである。
【００６０】
光透過性基板４２におけるアクティブマトリクス基板４１に対向する面側｛図７（ｂ）における下側｝には、画像のコントラストを向上させるためのブラックマトリクス５５と、光透過性の共通電極５６と、配向膜５７とが順次形成されている。
ブラックマトリクス５５，共通電極５６，及び配向膜５７は、周知のドライプロセス及びフォトリソグラフィを用いて形成することができ、共通電極５６や画素電極５２としてはＩＴＯ膜を用いることができる。
【００６１】
液晶セルＬＣ１（ＬＣ２）は、少なくとも、上述した、画素電極５２，液晶４３，及び共通電極５６を有して構成されており、図７（ｂ）では、液晶セルＬＣ１（ＬＣ２）の一方の電極である画素電極５２と第３トランジスタＴＲ３（ＴＲ１３）のドレイン３Ｄ（１３Ｄ）とが接続された構成としているが、これに限定されるものではなく、液晶セルＬＣ１（ＬＣ２）の他方の電極である共通電極５６と第３トランジスタＴＲ３（ＴＲ１３）のドレイン３Ｄ（１３Ｄ）とが接続された構成としてもよい。
【００６２】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００６３】
例えば、第１実施例では、単色画像Ａａが表示された時刻をｔ１としたが、これに限定されるものではなく、第１コンデンサＣ１から第２コンデンサＣ２への電荷（単色画像Ａａの画像信号）の転送が完了した時刻をｔ１とし、この時刻ｔ１の時点で、次の単色画像Ｂａの画像信号（電荷）を、第１コンデンサＣ１に蓄積するようにしてもよい。
【００６４】
また、第２実施例では、単色画像Ａｂが表示された時刻をｔ１１としたが、これに限定されるものではなく、第１コンデンサＣ１１から第２コンデンサＣ１２への電荷（単色画像Ａｂの画像信号）の転送が完了した時刻をｔ１１とし、この時刻ｔ１１の時点で、次の単色画像Ａｂの画像信号（電荷）を、第１コンデンサＣ１１に蓄積するようにしてもよい。
【００６５】
また、第１実施例において、第１コンデンサＣ１の容量を、第２コンデンサＣ２の容量よりも十分に大きくしておくことが望ましい。これにより、第１コンデンサＣ１から第２コンデンサＣ２に電荷を転送した後に、仮に第１コンデンサＣ１にわずかな電荷が残っていたとしても、この電荷は第１コンデンサＣ１の容量に対して十分に小さい比率となるため、次に蓄積される画像信号（電荷）に対するこの電荷の影響を小さくすることができる。
【００６６】
また、同様の理由により、第２実施例においても、第１コンデンサＣ１１の容量を、第２コンデンサＣ１２の容量よりも十分に大きくしておくことが望ましい。
【００６７】
第１実施例の液晶表示装置１における画像表示方式、及び、第２実施例の液晶表示装置１０における画像表示方式は、特に限定するものではなく、例えばＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment）モード、及びＯＣＢ（Optically Compensated Birefringence）モード等を用いることができる。
【００６８】
第１実施例の液晶表示装置１における液晶駆動電圧発生回路５から出力される液晶駆動電圧ＤＲＩＶＥ１、及び、第２実施例の液晶表示装置１０における液晶駆動電圧発生回路１５から出力される液晶駆動電圧ＤＲＩＶＥ２は、特に限定されるものではないが、液晶２３，４３の分極反転が追従できる範囲内であれば、液晶セルＬＣ１，ＬＣ２に印加される電圧の極性反転の周波数が高いほど表示される画像の表示品位が優れるため、例えば周波数が５００Ｈｚ〜５０００Ｈｚの範囲内である矩形波のパルス電圧とすることが好ましい。
【図面の簡単な説明】
【００６９】
【図１】本発明の液晶表示装置の第１実施例を説明するための回路構成図である。
【図２】図１の１画素に対応する等価回路を示した回路構成図である。
【図３】第１実施例の画像表示方法を説明するための模式図である。
【図４】本発明の液晶表示装置の第２実施例を説明するための回路構成図である。
【図５】図４の１画素に対応する等価回路を示した回路構成図である。
【図６】第２実施例の画像表示方法を説明するための模式図である。
【図７】第１実施例及び第２実施例の液晶表示装置における画素の構造を示す模式的断面図である。
【図８】従来の液晶表示装置における１画素に対応する回路構成図である。
【符号の説明】
【００７０】
１，１０：液晶表示装置、  ２，１２：液晶表示部、  ３，１３：画像信号駆動回路、  ４，１４：走査信号駆動回路、  ５，１５：液晶駆動電圧発生回路、  ６，１６：同期信号発生回路、  ７，１８：システムコントローラ、  １７：リセット信号発生回路、  ２１，４１：アクティブマトリクス基板、  ２２，４２：光透過性基板、  ２３，４３：液晶、  ３１，５１：絶縁層、  ３２，５２：画素電極、  ３３，３７，５３，５７：配向膜、  ３６：共通電極、  ５５：ブラックマトリクス、  ＰＩＸ１，ＰＩＸ２：画素、  ＶＩＤＥＯ１，ＶＩＤＥＯ２：画像信号、  Ｖａ１〜Ｖａｍ，Ｖｂ１〜Ｖｂｐ：画像信号線、  ＧＡＴＥ１，ＧＡＴＥ２：走査信号、  Ｇａ１〜Ｇａｎ，Ｇｂ１〜Ｇｂｑ：走査信号線、  ＤＲＩＶＥ１，ＤＲＩＶＥ２：液晶駆動電圧、  Ｄ１，Ｄ２：液晶駆動線、  ＳＹＮＣ１，ＳＹＮＣ２：同期信号、  Ｓ１，Ｓ２：同期信号線、  ＴＲ１〜ＴＲ３，ＴＲ１１〜ＴＲ１４：トランジスタ、  Ｃ１，Ｃ２，Ｃ１１，Ｃ１２：コンデンサ、  ＬＣ１，ＬＣ２：液晶セル、  １Ｇ〜３Ｇ，１１Ｇ〜１４Ｇ：ゲート、  １Ｓ〜３Ｓ，１１Ｓ〜１４Ｓ：ソース、  １Ｄ〜３Ｄ，１１Ｄ〜１４Ｄ：ドレイン、  Ａａ，Ｂａ，Ｃａ，Ａｂ，Ｂｂ，Ｃｂ：単色画像、  ｔ１，ｔ２，ｔ１０〜ｔ１２：時刻、  ＲＥＳＥＴ：リセット信号、  Ｒ：リセット信号線
【図１】
2009156961.tif 000003
【図２】
2009156961.tif 000004
【図３】
2009156961.tif 000005
【図４】
2009156961.tif 000006
【図５】
2009156961.tif 000007
【図６】
2009156961.tif 000008
【図７】
2009156961.tif 000009
【図８】
2009156961.tif 000010