(57)【要約】【課題】全画素のデータ信号の印加時間を均一にし、画質を改善する液晶情事装置の提供。【解決手段】行列状に配列された複数の画素を含む液晶表示板アセンブリと、液晶表示板アセンブリにゲート電圧を印加し前記画素にデータ信号を印加させるゲート駆動部と、階調信号に該当する階調電圧を選択して前記データ信号として前記画素に印加するデータ駆動部と、前記階調信号と前記階調信号を制御する制御信号を前記ゲート駆動部及びデータ駆動部に供給する信号制御部と、を含む液晶表示装置を提供する。前記データ信号はノーマルデータ信号及びブラックデータ信号を含み、前記データ駆動部は、前記信号制御部の制御に従って前記画素に対し前記ノーマルデータ信号と前記ブラックデータ信号とを交互に印加し、隣接するフレームにおける前記ノーマルデータの走査方向が互いに逆である。従って、全ての画素のノーマルデータ保持時間とブラックデータ保持時間とがそれぞれ一定になるので、液晶パネル全体の画質状態が均一となり、画質が改善される。【選択図】図１
2009169438.tif 000002
【特許請求の範囲】
【請求項１】
第１走査領域、第２走査領域及び第３走査領域であって、前記第１走査領域、前記第２走査領域及び前記第３走査領域の各々は、複数のゲート線及び複数のデータ線に接続されるスイッチング素子を有する複数の画素に接続される複数のゲート線を有する、第１走査領域、第２走査領域及び第３走査領域を含む液晶表示板アセンブリと、
前記スイッチング素子をオンさせる電圧を印加するデータ駆動部と、
階調信号に該当する階調電圧を選択して、データ線を介してデータ信号として前記画素に印加するデータ駆動装置であって、前記データ信号の各々は、ノーマルデータ信号とブラックデータ信号とを含む、データ駆動装置と、
前記ゲート駆動装置及びデータ駆動装置を制御するための前記階調信号及び制御信号を供給する信号制御部と、を含み、
前記信号制御部は、１フレーム期間に、
ゲートオン電圧が前記第２走査領域のゲート線に印加されると同時に前記ブラックデータ信号が前記第２走査領域のゲート線に接続されている前記画素に印加され、その後、ゲートオン電圧が前記第１走査領域のゲート線に対して配列方向に順次印加されると同時にノーマルデータ信号が前記第１走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御し、
前記信号制御部は、前記１フレーム期間に、
最後のゲートオン電圧が前記第１走査領域の最後のゲート線に印加された後、ゲートオン電圧が前記第３走査領域のゲート線に印加され、前記ブラックデータ信号が前記第３走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御するよう、前記ゲート駆動装置及びデータ駆動装置を制御する、液晶表示装置。
【請求項２】
前記ブラックデータ信号は、前記複数の走査領域のうちの１つの走査領域の全画素に対して同時に印加される、請求項１に記載の液晶表示装置。
【請求項３】
ゲートオン電圧は前記複数の走査領域の１つに印加されると同時に、他の走査領域のゲート線に接続される画素は直前のデータ信号を保持する、請求項１に記載の液晶表示装置。
【請求項４】
前記液晶表示装置は、ＯＣＢ(Optically Compensated Bend)モードである、請求項１に記載の液晶表示装置。
【請求項５】
前記信号制御部は、前記１フレーム期間の次のフレーム期間に、
ゲートオン電圧が前記第２走査領域のゲート線に印加されると同時に前記ブラックデータ信号が前記第２走査領域のゲート線に接続されている画素に印加され、その後、ゲートオン電圧が前記ゲート線の配列方向とは逆の方向に前記第１走査領域のゲート線に順次印加されると同時に前記ノーマルデータ信号が前記第１走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御し、
最後のゲートオン電圧が前記第１走査領域の最後のゲート線に印加された後にゲートオン電圧が前記第３走査領域のゲート線に印加され、前記ブラックデータ信号が前記１フレーム期間の次のフレーム期間に前記第３走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御する、請求項３に記載の液晶表示装置。
【請求項６】
前記１フレーム期間に印加されるノーマルデータ信号の極性は、前記１フレーム期間の次のフレーム期間に印加されるノーマルデータ信号の電圧の極性と逆である、請求項５に記載の液晶表示装置。
【請求項７】
前記１フレーム期間に印加されるブラックデータ信号の極性は、前記１フレーム期間の次のフレーム期間に印加されるブラックデータ信号の電圧の極性と逆である、請求項５に記載の液晶表示装置。
【請求項８】
前記ノーマルデータ信号を保持する画素では、隣接する二つのフレームの保持時間の平均値は一定である、請求項５に記載の液晶表示装置。
【請求項９】
前記ゲート駆動装置は、複数のゲート駆動デバイスを含み、
前記複数のゲート駆動デバイスは、前記複数のゲート線に接続され、
前記複数の画素は、それぞれ、前記ゲート線を介して、前記ゲート駆動デバイスに接続されている、請求項５に記載の液晶表示装置。
【請求項１０】
前記信号制御部は、前記複数の走査領域中の複数の画素のうちの５０％またはそれ以上の画素が前記ブラックデータ信号を保持するよう更に制御する、請求項５に記載の液晶表示装置。
【請求項１１】
前記信号制御部は、前記１フレーム期間に、
前記ブラックデータ信号が前記第３走査領域のゲート線に接続されている画素に印加された後、前記ノーマルデータ信号が前記第２走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御する、請求項１に記載の液晶表示装置。
【請求項１２】
第１走査領域、第２走査領域及び第３走査領域であって、前記第１走査領域、前記第２走査領域及び前記第３走査領域の各々は、複数のゲート線及び複数のデータ線に接続されるスイッチング素子を有する複数の画素に接続される複数のゲート線を有する、第１走査領域、第２走査領域及び第３走査領域を含む液晶表示板アセンブリと、前記スイッチング素子をオンさせる電圧を印加するデータ駆動部と、階調信号に該当する階調電圧を選択して、データ線を介してデータ信号として前記画素に印加するデータ駆動装置であって、前記データ信号の各々は、ノーマルデータ信号とブラックデータ信号とを含む、データ駆動装置と、前記ゲート駆動装置及びデータ駆動装置を制御するための前記階調信号及び制御信号を供給する信号制御部と、を含む液晶表示板アセンブリの駆動方法であって、
１フレーム期間に、ゲートオン電圧が前記第２走査領域のゲート線に印加されると同時に前記第２走査領域のゲート線に接続されている前記画素に前記ブラックデータ信号を印加するステップと、
配列されている第１走査領域のゲート線に対して配列方向にゲートオン電圧を順次印加すると同時に前記第１走査領域のゲート線に接続されている画素に前記ノーマル信号を印加するステップと、
前記１フレーム期間に、最後のゲートオン電圧が前記第１走査領域の最後のゲート線に印加された後に、第３走査領域のゲート線にゲートオン電圧を印加するステップと、
前記１フレーム期間に、前記第３走査領域のゲート線に接続されている画素に前記ブラックデータ信号を印加するステップと、
を含む液晶表示板アセンブリの駆動方法。
【請求項１３】
前記１フレーム期間の次のフレーム期間に、ゲートオン電圧が前記第２走査領域のゲート線に接続されているゲート線に印加されると同時に、前記第２走査領域のゲート線に接続されている画素に前記ブラックデータ信号を印加するステップと、
前記１フレーム期間の次のフレーム期間に、ゲートオン電圧が前記ゲート線の配列方向とは逆の方向に前記第１走査領域のゲート線に順次印加されると同時に、前記第１走査領域のゲート線に接続されている画素に前記ノーマル信号を印加するステップと、
前記１フレーム期間の次のフレーム期間に、最後のゲートオン電圧が前記第１走査領域の最後のゲート線に印加された後に、前記第３走査領域のゲート線にゲートオン電圧を印加するステップと、
前記１フレーム期間の次のフレーム期間に沿って前記第３走査領域のゲート線に接続されている画素に前記ブラックデータ信号を印加するステップとを含む、請求項１２に記載の液晶表示板アセンブリの駆動方法。
【請求項１４】
前記１フレーム期間に印加されるノーマルデータ信号の極性は、前記１フレーム期間の次のフレーム期間に印加されるノーマルデータ信号の電圧の極性と逆である、請求項１３に記載の液晶表示板アセンブリの駆動方法。
【請求項１５】
前記１フレーム期間に印加されるブラックデータ信号の極性は、前記１フレーム期間の次のフレーム期間に印加されるブラックデータ信号の電圧の極性と逆である、請求項１３に記載の液晶表示板アセンブリの駆動方法。
【請求項１６】
前記複数の走査領域中の複数の画素のうちの５０％またはそれ以上の画素は前記ブラックデータ信号を保持する、請求項１２に記載の液晶表示板アセンブリの駆動方法。
【請求項１７】
前記１フレーム時間に、前記ブラックデータ信号が前記第３走査領域のゲート線に接続されている画素に印加された後に、前記第２走査領域のゲート線に接続されている画素に前記ノーマルデータ信号を印加するステップをさらに含む、請求項１２に記載の液晶表示板アセンブリの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般的な液晶表示装置は、二つの表示板とその間に介在している誘電率異方性を有する液晶層を含む。液晶層に電界を印加し、この電界の強度を調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。このような液晶表示装置は、携帯が便利な平板表示装置（ＦＰＤ）の代表的なものであって、この中でも薄膜トランジスタ（ＴＦＴ）をスイッチング素子に用いる薄膜トランジスタ液晶表示装置（ＴＦＴ-ＬＣＤ）が主に利用されている。
【０００３】
このような薄膜トランジスタ液晶表示装置では、液晶分子自体の応答速度が遅いために画質が不鮮明でぼやけてしまう現象が生じる。この問題を解決するために、短時間でブラック画面を挿入するインパルス駆動方式が開発された。
【０００４】
インパルス駆動方式には、一定の周期でバックライトを点滅させて画面全体をブラックにする方式と、一定の周期でブラックデータ信号を画素に印加する方式と、がある。
しかし、前記のような方式は、バックライトや液晶の応答速度が遅いために、画面の残像やフリッカー現象などが生じ、画質を低下させる問題がある。特に、後者の場合、１フレーム期間中にデータ信号の印加時間が減る問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、このような従来の問題点を解決するためのもので、全画素のデータ信号の印加時間を均一にし、画質を改善することである。
【課題を解決するための手段】
【０００６】
本発明の課題を解決するための液晶表示装置において、第１走査領域、第２走査領域及び第３走査領域であって、前記第１走査領域、前記第２走査領域及び前記第３走査領域の各々は、複数のゲート線及び複数のデータ線に接続されるスイッチング素子を有する複数の画素に接続される複数のゲート線を有する、第１走査領域、第２走査領域及び第３走査領域を含む液晶表示板アセンブリと、前記スイッチング素子をオンさせる電圧を印加するデータ駆動部と、階調信号に該当する階調電圧を選択して、データ線を介してデータ信号として前記画素に印加するデータ駆動装置であって、前記データ信号の各々は、ノーマルデータ信号とブラックデータ信号とを含む、データ駆動装置と、前記ゲート駆動装置及びデータ駆動装置を制御するための前記階調信号及び制御信号を供給する信号制御部と、を含み、前記信号制御部は、１フレーム期間に、ゲートオン電圧が前記第２走査領域のゲート線に印加されると同時に前記ブラックデータ信号が前記第２走査領域のゲート線に接続されている前記画素に印加され、その後、ゲートオン電圧が前記第１走査領域のゲート線に対して配列方向に順次印加されると同時にノーマルデータ信号が前記第１走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御し、前記信号制御部は、前記１フレーム期間に、最後のゲートオン電圧が前記第１走査領域の最後のゲート線に印加された後、ゲートオン電圧が前記第３走査領域のゲート線に印加され、前記ブラックデータ信号が前記第３走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御するよう、前記ゲート駆動装置及びデータ駆動装置を制御する。
【０００７】
ここで、ブラックデータ信号は、一つの走査領域の全ての画素に対して同時に印加される。
【０００８】
ゲートオン電圧は前記複数の走査領域の１つに印加されると同時に、他の走査領域のゲート線に接続される画素は直前のデータ信号を保持することが好ましい。
【０００９】
液晶表示装置はＯＣＢモードの液晶表示装置でも良い。
【００１０】
前記信号制御部は、前記１フレーム期間の次のフレーム期間に、ゲートオン電圧が前記第２走査領域のゲート線に印加されると同時に前記ブラックデータ信号が前記第２走査領域のゲート線に接続されている画素に印加され、その後、ゲートオン電圧が前記ゲート線の配列方向とは逆の方向に前記第１走査領域のゲート線に順次印加されると同時に前記ノーマルデータ信号が前記第１走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御し、最後のゲートオン電圧が前記第１走査領域の最後のゲート線に印加された後にゲートオン電圧が前記第３走査領域のゲート線に印加され、前記ブラックデータ信号が前記１フレーム期間の次のフレーム期間に前記第３走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御するようにしてもよい。
【００１１】
前記１フレーム期間に印加されるノーマルデータ信号の極性は、前記１フレーム期間の次のフレーム期間に印加されるノーマルデータ信号の電圧の極性と逆であってもよい。
【００１２】
前記１フレーム期間に印加されるブラックデータ信号の極性は、前記１フレーム期間の次のフレーム期間に印加されるブラックデータ信号の電圧の極性と逆であってもよい。
【００１３】
前記ノーマルデータ信号を保持する画素では、隣接する二つのフレームの保持時間の平均値は一定であってもよい。
【００１４】
前記ゲート駆動装置は、複数のゲート駆動デバイスを含み、前記複数のゲート駆動デバイスは、前記複数のゲート線に接続され、前記複数の画素は、それぞれ、前記ゲート線を介して、前記ゲート駆動デバイスに接続されていてもよい。
【００１５】
前記信号制御部は、前記複数の走査領域中の複数の画素のうちの５０％またはそれ以上の画素が前記ブラックデータ信号を保持するよう更に制御するようにしてもよい。
【００１６】
前記信号制御部は、前記１フレーム期間に、前記ブラックデータ信号が前記第３走査領域のゲート線に接続されている画素に印加された後、前記ノーマルデータ信号が前記第２走査領域のゲート線に接続されている画素に印加されるよう、前記ゲート駆動装置及びデータ駆動装置を制御するようにしてもよい。
【００１７】
本発明の課題を解決するために本発明は、第１走査領域、第２走査領域及び第３走査領域であって、前記第１走査領域、前記第２走査領域及び前記第３走査領域の各々は、複数のゲート線及び複数のデータ線に接続されるスイッチング素子を有する複数の画素に接続される複数のゲート線を有する、第１走査領域、第２走査領域及び第３走査領域を含む液晶表示板アセンブリと、前記スイッチング素子をオンさせる電圧を印加するデータ駆動部と、階調信号に該当する階調電圧を選択して、データ線を介してデータ信号として前記画素に印加するデータ駆動装置であって、前記データ信号の各々は、ノーマルデータ信号とブラックデータ信号とを含む、データ駆動装置と、前記ゲート駆動装置及びデータ駆動装置を制御するための前記階調信号及び制御信号を供給する信号制御部と、を含む液晶表示板アセンブリの駆動方法であって、１フレーム期間に、ゲートオン電圧が前記第２走査領域のゲート線に印加されると同時に前記第２走査領域のゲート線に接続されている前記画素に前記ブラックデータ信号を印加するステップと、配列されている第１走査領域のゲート線に対して配列方向にゲートオン電圧を順次印加すると同時に前記第１走査領域のゲート線に接続されている画素に前記ノーマル信号を印加するステップと、前記１フレーム期間に、最後のゲートオン電圧が前記第１走査領域の最後のゲート線に印加された後に、第３走査領域のゲート線にゲートオン電圧を印加するステップと、前記１フレーム期間に、前記第３走査領域のゲート線に接続されている画素に前記ブラックデータ信号を印加するステップと、を含む。
【００１８】
前記１フレーム期間の次のフレーム期間に、ゲートオン電圧が前記第２走査領域のゲート線に接続されているゲート線に印加されると同時に、前記第２走査領域のゲート線に接続されている画素に前記ブラックデータ信号を印加するステップと、前記１フレーム期間の次のフレーム期間に、ゲートオン電圧が前記ゲート線の配列方向とは逆の方向に前記第１走査領域のゲート線に順次印加されると同時に、前記第１走査領域のゲート線に接続されている画素に前記ノーマル信号を印加するステップと、前記１フレーム期間の次のフレーム期間に、最後のゲートオン電圧が前記第１走査領域の最後のゲート線に印加された後に、前記第３走査領域のゲート線にゲートオン電圧を印加するステップと、前記１フレーム期間の次のフレーム期間に沿って前記第３走査領域のゲート線に接続されている画素に前記ブラックデータ信号を印加するステップとを含むようにしてもよい。
【００１９】
前記１フレーム期間に印加されるノーマルデータ信号の極性は、前記１フレーム期間の次のフレーム期間に印加されるノーマルデータ信号の電圧の極性と逆であってもよい。
【００２０】
前記１フレーム期間に印加されるブラックデータ信号の極性は、前記１フレーム期間の次のフレーム期間に印加されるブラックデータ信号の電圧の極性と逆であってもよい。
【００２１】
前記複数の走査領域中の複数の画素のうちの５０％またはそれ以上の画素は前記ブラックデータ信号を保持するようにしてもよい。
【００２２】
前記１フレーム時間に、前記ブラックデータ信号が前記第３走査領域のゲート線に接続されている画素に印加された後に、前記第２走査領域のゲート線に接続されている画素に前記ノーマルデータ信号を印加するステップをさらに含むようにしてもよい。
【発明の効果】
【００２３】
液晶パネル全体の画質状態が均一となり、画質が改善される。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施例による液晶表示装置のブロック図。
【図２】本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図。
【図３ａ】本発明の一実施例によるゲート駆動部の詳細ブロック図である。
【図３ｂ】本発明の一実施例によるゲート駆動ＩＣと液晶表示板アセンブリ間の連結関係を示した図。
【図４】本発明の一実施例によるインパルス駆動方法を示した図。
【図５】図４に示す駆動方法によって印加されるゲート信号及びデータ信号における波形図。
【図６】本発明の他の実施例による液晶表示装置の駆動方法で、第１フレームにおける走査過程を示した図。
【図７】図６に示す第１フレームにおけるゲート信号及びデータ信号を示す波形図。
【図８】本発明の他の実施例による液晶表示装置の駆動方法で、第２フレームにおける走査過程を示した図。
【図９】図８に示す第２フレームにおけるゲート信号及びデータ信号を示す波形図。
【発明を実施するための形態】
【００２５】
添付した図面を参考にして本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は様々な形態で実現されることができ、ここに説明する実施例に限定されるわけではない。
【００２６】
以下、本発明の実施例による液晶表示装置に関して説明する。
【００２７】
図１は本発明の実施例による液晶表示装置のブロック図である。図２は本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。
【００２８】
図１に示すように、本発明による液晶表示装置は、液晶表示板アセンブリ（以下、液晶表示板と言う）３００、液晶表示板３００に連結されたゲート駆動部４２０及びデータ駆動部４３０、ゲート駆動部４２０に連結された駆動電圧生成部５６０、データ駆動部４３０に連結された階調電圧生成部５７０、及びこれらを制御する信号制御部５５０を含む。
【００２９】
液晶表示板３００は、等価回路的には、複数の信号線（G１-Gn、D１-Dm）とこれに連結された複数の画素を含む。各画素は、信号線（G１-Gn、D１-Dm）に連結されたスイッチング素子（Q）と、スイッチング素子（Ｑ）に連結された液晶キャパシタ（Clc）及び保持キャパシタ（Cst）を含む。信号線（G１-Gn、D１-Dm）は、走査信号またはゲート信号を伝達し、行方向に延長する複数の走査信号線またはゲート線（G１-Gn）と、画像信号またはデータ信号を伝達し、列方向に延長するデータ線（D１-Dm）を含む。スイッチング素子（Q）は三端子素子であって、その制御端子はゲート線（G１-Gn）に連結され、入力端子はデータ線（D１-Dm）に連結され、出力端子は液晶キャパシタ（Clc）及び保持キャパシタ（Cst）の一つの端子に連結されている。
【００３０】
液晶キャパシタ（Clc）は、スイッチング素子（Q）の出力端子と共通電圧（Vcom）または基準電圧に連結されている。保持キャパシタ（Cst）の別の端子は、他の電圧、例えば基準電圧に連結されている。しかし、保持蓄電器（Cst）の他の端子は、すぐ上のゲート線（以下、前段ゲート線と言う）に連結されることができる。前者の連結方法は独立配線方式といい、後者の連結方法は前段ゲート方式という。
【００３１】
一方、液晶表示板アセンブリ３００を構造的に見ると、図２のように概略的に示すことができる。便宜上、図２では一つの画素のみを示した。
【００３２】
図２に示すように、液晶表示板アセンブリ３００は互いに対向する下部表示板１００及び上部表示板２００と、両者間に介在する液晶層３と、を含む。下部表示板１００には、ゲート線（Gi-１、Gi）及びデータ線（Dj）と、スイッチング素子（Q）及び保持キャパシタ（Cst）が具備されている。液晶キャパシタ（Clc）は、下部表示板１００の画素電極１９０と上部表示板２００の基準電極２７０とを二つの端子とし、二つの電極１９０、２７０の間の液晶層３は液晶キャパシタ（Clc）の誘電体として機能する。本実施例の液晶層３は、例えばＯＣＢ（optically compensated bend）モードとされることができるが、この場合、液晶分子は下部表示板１００と上部表示板２００との中間に位置する面に対して対称に方向が変化する、いわゆるベンド配列で配向されている。ＯＣＢモード液晶表示装置は、応答速度及び狭い視野角を改善するためのもので、液晶分子のベンド配列を採用しており、特定電圧以下ではベンド配向が崩れてしまうため、ベンド配向が崩れないような臨界電圧（Vc）以上の電圧でのみ駆動される。
【００３３】
画素電極１９０はスイッチング素子（Q）に連結され、基準電極２７０は上部表示板２００の全面に形成され共通電圧（Vcom）に連結される。
【００３４】
ここで、液晶層３の液晶分子は、画素電極１９０及び基準電極２７０により発生する電場の変化に応じてその配列を変える。これにより、液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された少なくとも１つの偏光子（図示せず）による光透過率の変化として現れる。
【００３５】
さらに、基準電圧の印加を受ける別個の配線が下部表示板１００に具備され、画素電極１９０と重なることによって保持キャパシタ（Cst）を形成する。前段ゲート方式の場合、画素電極１９０は絶縁体を媒介として前段ゲート線（Gi-１）と重なることによって、画素電極１９０は、前段ゲート線（Gi-１）と共に保持キャパシタ（Cst）の二つの端子を形成する。
【００３６】
図２はスイッチング素子（Q）の例であるＭＯＳトランジスタを示している。このＭＯＳトランジスタは、実際の工程において非晶質シリコンまたは多結晶シリコンをチャンネル層とする薄膜トランジスタで形成される。
【００３７】
図２とは異なって、基準電極２７０が下部表示板１００に具備されることもある。この場合、二つの電極１９０、２７０は全て線形に形成される。
【００３８】
一方、カラーディスプレイを実現するためには各画素がカラーを表示できることが要求される。これは、画素電極１９０に対応する領域に赤色、緑色、及び青色のカラーフィルタ２３０を具備することによって可能である。カラーフィルタ２３０は、図２に示すように、主に上部表示板２００の該当領域に形成されるが、下部表示板１００の画素電極１９０の上または下に形成することもできる。
【００３９】
再び図１を参照すれば、ゲート駆動部４２０及びデータ駆動部４３０は、各々スキャン駆動部及びソース駆動部とも呼ばれ、複数のゲート駆動ＩＣ及びデータ駆動ＩＣを含む。各ＩＣは、液晶表示板アセンブリ３００の外部に別途に位置したり、液晶表示板アセンブリ３００上に配置できる。また、各ＩＣは、信号線（G１-Gn、D１-Dm）及び薄膜トランジスタ（Q）と同じ工程によって液晶表示板アセンブリ３００上に配置することもできる。図３aで、ゲート駆動部４２０は、４個のゲート駆動ＩＣ４２１〜４２４を含み、このゲート駆動ＩＣ４２１〜４２４は、可撓性回路基板上にチップ状に形成されている。また、各々のゲート駆動ＩＣ４２１〜４２４は、図３bに示すように、複数の配線５００を通じて複数のゲート線に連結されている。即ち、４個のゲート駆動ＩＣ４１２〜４２４は、複数の配線５００を通じて全てのゲート線（G１-Gn）に連結される。
【００４０】
ゲート駆動部４２０の各ゲート駆動ＩＣ４２１〜４２４は、液晶表示板アセンブリ３００のゲート線（G１-Gn）に連結されて、駆動電圧生成部５６０からのゲートオン電圧（Von）とゲートオフ電圧（Voff）の組み合わせからなるゲート信号をゲート線（G１-Gn）に印加する。本発明の実施例では、ゲート信号は、ゲート駆動部４２０のゲート駆動ＩＣ４２１〜４２４に連結されたゲート線（G１-Gn）を通じて印加される。
【００４１】
データ駆動部４３０は、液晶表示板アセンブリ３００のデータ線（D１-Dm）に連結されており、階調電圧生成部５７０からの階調電圧を選択して、データ信号としてデータ線（D１-Dm）に印加する。
【００４２】
このようなゲート駆動部４２０、データ駆動部４３０及び駆動電圧生成部５６０は、液晶表示板アセンブリ３００の外部に存在し、これらに連結された信号制御部４００によって制御される。以下、これについて詳細に説明する。
【００４３】
信号制御部５５０は、外部のグラフィック制御部（図示せず）からＲＧＢ階調信号（R、G、B）及びその表示を制御する制御入力信号、例えば垂直同期信号（Vsync）と水平同期信号（Hsync）、メインクロック（CLK）、データイネーブル信号（DE）などの提供を受ける。信号制御部５５０は、制御入力信号に基づいてゲート制御信号及びデータ制御信号を生成し、階調信号（R、G、B）を液晶表示板３００の動作に合わせて適切に処理した後、ゲート制御信号をゲート駆動部４２０に送り、データ制御信号及び処理した階調信号（R´、G´、B´）はデータ駆動部４３０に送る。
【００４４】
ゲート制御信号は、ゲートオンパルス（ゲート信号のハイ区間）の出力開始を指示する垂直同期開始信号（STV）、ゲートオンパルスの出力期間を制御するゲートクロック信号（CPV）及びゲートオンパルスの幅を定義する出力イネーブル信号（OE）を含む。このゲート制御信号のうち、出力イネーブル信号（OE）及びゲートクロック信号（CPV）は、駆動電圧生成部５６０に供給される。データ制御信号は、階調信号の入力開始を指示する水平同期開始信号（STH）とデータ線に該当するデータ電圧の印加を指示するロード信号（LOADまたはTP）、データ電圧の極性を反転する反転制御信号（RVS）及びデータクロック信号（HCLK）を含む。
【００４５】
ゲート駆動部４２０は、信号制御部５５０からのゲート制御信号に従ってゲートオンパルスを順次にゲート線（G１-Gn）に印加し、このゲート線（G１-Gn）に連結されたスイッチング素子（Q）を順次にオンさせる。データ駆動部４３０は、信号制御部５５０からのデータ制御信号に従い、階調信号（R´、G´、B´）に対応する階調電圧生成部５７０からのアナログ電圧をデータ信号として当該データ線（D１-Dm）に供給する。このとき、データ線（D１-Dm）に供給されたデータ信号は、オンされたスイッチング素子（Q）を通じて当該画素に印加される。このような方法で、１フレーム期間中に全てのゲート線（G１-Gn）に対して順次にゲートオンパルスを印加して、全ての画素行にデータ信号を印加する。１フレームに該当する全ての行の画素にデータ信号が印加された後、反転制御信号（RVS）が供給されれば、次のフレームに該当する全ての行のデータ信号の極性が変わる。なお、本発明の実施例によれば、各画素にノーマルデータ信号（N）とブラックデータ信号（B）とを交互に印加する。
【００４６】
以下、図４及び図５を参照して、本発明の実施例によるインパルス駆動方法についてより詳細に説明する。
【００４７】
図４は本発明の一実施例によるインパルス駆動方法を示す図面である。図５は、図４の駆動方法によって印加されるゲート信号及びデータ信号に対する波形図である。
【００４８】
本実施例のインパルス駆動方法は、１フレームのノーマルデータ信号Ｎが画素に印加された後、全てのゲート線（G１-Gn）にゲートオン電圧（Von）を印加してスイッチング素子（Q）をオンさせて、予め定められた時間の間に全ての画素にブラックデータ（Ｂ）を印加する方法である。走査方向は、各フレームに２択的に行われる。即ち、走査方向は、上方から下方へ、そして下方から上方へと交互に行う。
【００４９】
図４aに示すように、第１フレームの場合、第１ゲート線（G１）から最後のゲート線（Gn）にゲートオン電圧（Von）を順次に印加し、階調信号（R´、G´、B´）に該当するノーマルデータ信号（N）を全ての画素に印加する。次に、図４bに示すように、全てのゲート線（G１-Gn）にゲートオン電圧（Von）を同時に印加し、データ線（D１-Dm）にブラックデータ信号（B）を印加し、液晶表示板アセンブリ３００の全体をブラック状態で表示する。各画素に印加されたノーマルデータ信号（N）は、ブラックデータ信号（B）が印加されるまで保持されるので、ノーマルデータの保持時間は、第１行から最後の行に行くほど徐々に減少する。
【００５０】
第２フレームでは、第１フレームとは逆に最後の行から第１行に順次にノーマルデータ信号（N）を印加する（図４c）。その後、再び全てのゲート線（G１-Gn）にゲートオン電圧（Von）を同時に印加し、データ線（D１-Dm）を通じてすべての画素にブラックデータ信号（B）を印加する（図４d）。このようにすれば、ノーマルデータの保持時間は、第１行から最後の行に行くほど徐々に増加する。よって、二つのフレームの期間中、各画素のノーマルデータ保持時間を平均すれば、全て同じになる。
【００５１】
図４e及び図４fに示すように、図４a及び図４bと同じような方法でノーマルデータ信号（N）及びブラックデータ信号（B）を印加する過程を反復する。
【００５２】
更に、本発明では、各フレームごとにノーマルデータ信号（N）の極性が反転し、また、各フレームごとにブラックデータ信号（B）の極性も反転する。例えば、図４aのように“＋”の極性のノーマルデータ信号（N）を印加すると、図４cのように“−”の極性のノーマルデータ信号（N）を印加し、図４eのように再び“＋”の極性のノーマルデータ信号（N）を印加する。同様に、ブラックデータ信号（B）に対しても、例えば図４bにおいて“＋”の極性のブラックデータ信号（B）を印加すれば、図４dのように“−”の極性のブラックデータ信号（B）を印加し、再び図４fのように“＋”の極性のブラックデータ信号（B）を印加する。
【００５３】
以下、図６乃至図９を参照して、本発明の実施例によるインパルス方式の液晶表示装置駆動方法について説明する。
【００５４】
図６は本発明の他の実施例による液晶表示装置の駆動方法で、第１フレームにおける走査過程を示す図面であり、図７は図６に示す第１フレームにおけるゲート信号及びデータ信号を示す波形図である。
【００５５】
図８は本発明の他の実施例による液晶表示装置の駆動方法で、第２フレームにおける走査過程を示す図面であり、図９は図８に示す第２フレームにおけるゲート信号及びデータ信号を示す波形図である。
【００５６】
まず、説明の便宜のために、図３に示されるゲート駆動ＩＣ４２１〜４２４との連結関係に基づいて、すべてのゲート線（G１-Gn）を４つのゲート線組（G１１-G１i、G２１-G２i、G３１-G３i、G４１-G４i）に分ける。即ち、各ゲート線組（G１１-G１i、G２１-G２i、G３１-G３i、G４１-G４i）のゲート線は、対応するゲート駆動ＩＣ４２１〜４２４にのみ連結される。また、画素を４つのゲート線組（G１１-G１i、G２１-G２i、G３１-G３i、G４１-G４i）との連結関係に基づいて、４個の仮想領域３００１〜３００４に分ける。即ち、互いに異なる仮想領域３００１〜３００４の画素は、互いに異なるゲート線組（G１１-G１i、G２１-G２i、G３１-G３i、G４１-G４i）に連結され、これによって、互いに異なるゲート駆動ＩＣ４２１〜４２４に連結される。
【００５７】
まず、図６aに示すように、第２領域３００２の全ゲート線（G２１-G２i）にゲートオン電圧（Von）を同時に印加し、データ線（D１-Dm）を通じてブラックデータ信号（B）を印加する。この時、他の領域の画素では直前に印加されたデータ信号が保持される。
【００５８】
次に、図６bに示すように、第１領域３００１を上方から下方に走査してノーマルデータ信号（N）を印加する。この時、第２領域３００２では、前の段階で印加されたブラックデータ信号（B）が引き続き保持される。
【００５９】
次に、図６cに示すように、第３ゲート駆動ＩＣ４２３と連結された全てのゲート線（G３１-G３i）にゲートオン電圧（Von）を同時に印加し、第３領域３００３にブラックデータ信号（B）を印加する。この時、第１領域３００１ではノーマルデータ信号（N）が、第２領域３００２ではブラックデータ信号（B）がそれぞれ保持される。
【００６０】
図６dに示すように、第２ゲート駆動ＩＣ４２２と連結された第２領域３００２に対し、上方から下方に走査動作を行いノーマルデータ信号（N）を印加する。この時、第１領域３００１の画素にはノーマルデータ信号（N）が、第３領域３００３の画素にはブラックデータ信号（B）がそれぞれ保持される。
【００６１】
次に、図６eに示すように、第４ゲート駆動ＩＣ４２４に連結された第４領域３００４の全ゲート線（G４１-G４i）にゲートオン電圧（Von）を同時に印加した後、ブラックデータ信号（B）を画素に印加し、第４領域３００４をブラック状態にする。この時、第１及び第２領域３００１、３００２ではノーマルデータ信号（N）を、第３領域３００３ではブラックデータ信号（B）をそれぞれ保持している。
【００６２】
図６fに示すように、第３ゲート駆動ＩＣ４２３と連結されゲート線（G３１-G３i）に連結された第３領域３００３を上方から下方に順次に走査してノーマルデータ信号（N）を印加する。この時、第１及び第２領域３００１、３００２ではノーマルデータ信号（N）を、第４領域３００４ではブラックデータ信号（B）をそれぞれ保持している。
【００６３】
図６gに示すように、第１ゲート駆動ＩＣ４２１と連結された第１領域３００１のゲート線（G１１-G１i）にゲートオン電圧（Von）を同時に印加し、ブラックデータ信号（B）を印加して、第１領域３００１をブラック状態にする。この時、第２及び第３領域３００２、３００３ではノーマルデータ信号(N)を保持し、第４領域３００４ではブラックデータ信号（B）をそれぞれ保持している。
【００６４】
最後に、図６hに示すように、第４ゲート駆動ＩＣ４２４と連結されゲート線（G４１-G４i）に連結された第４領域３００４を上方から下方に走査してノーマルデータ信号（N）を印加する。この時、第１領域３００１はブラックデータ信号（B）を、第２及び第３領域３００２、３００３はノーマルデータ信号（N）をそれぞれ保持している。
【００６５】
このような方法により１フレームを完了し、次のフレームを開始する。各領域３００１〜３００４内における走査方向は、直前フレームの走査方向と逆方向、つまり下方から上方に順次に行われる。
【００６６】
この時、反転制御信号（RVS）がデータ駆動部４３０に印加され、ノーマルデータ信号（N）とブラックデータ信号（B）との極性が変わる。
【００６７】
以下、図８、図９を参照して、次のフレームの走査動作を詳細に説明する。
【００６８】
次のフレームの走査動作は、直前フレームのように、第１領域３００１から最後の領域である第４領域３００４に順次に実施されるが、各領域３００１〜３００４における走査方向が下方から上方に行われる。この点を除くと、図６を参照して説明した動作と同様であるので、詳細な説明は省略する。
【００６９】
本実施例で、ブラックデータ信号（B）が保持される領域を二つにしたのは、インパルス駆動方式の効果を上げるためであって、一つや三つであっても良い。しかし、全表示領域の５０％以上の面積においてブラックデータ信号が保持されることが好ましい。
【００７０】
また、本発明の実施例で、ゲート駆動部４２０は４個のゲート駆動ＩＣ４２１〜４２４を備えているが、ゲート駆動ＩＣの数も変更できる。そして、一つの領域を一つのゲート駆動ＩＣに対応させて分けているが、これに限定されず、二つ以上のゲートＩＣに対応させて分けることもできる。
【００７１】
このように、ブラックデータ信号を利用するインパルス駆動時に、フレームの走査方向を直前フレームでの走査方向と逆に実施し、全ての画素のノーマルデータ保持時間とブラックデータ保持時間とが各々一定になる。したがって、液晶パネル全体の画質状態が均一となり、画質が改善される。
【００７２】
また、液晶表示板アセンブリを複数の領域に仮想分割し、各領域における走査動作を直前フレームでの走査動作と逆方向に実施するので、液晶表示板アセンブリの中央部と周縁部の各画素に対するノーマルデータ保持時間とブラックデータ保持時間との差を減らすことができるので、フリッカー現象を防止し、液晶パネル全体の画質が改善される。
【００７３】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。
【符号の説明】
【００７４】
３      液晶層
１００  下部表示板
１９０  画素電極
２００  上部表示板
２７０  基準電極
３００  液晶表示板アセンブリ
４２０  ゲート駆動部
４３０  データ駆動部
５００  配線
５５０  信号制御部
５６０  駆動電圧生成部
５７０  階調電圧生成部
【図１】
2009169438.tif 000003
【図２】
2009169438.tif 000004
【図３ａ】
2009169438.tif 000005
【図３ｂ】
2009169438.tif 000006
【図４】
2009169438.tif 000007
【図５】
2009169438.tif 000008
【図６】
2009169438.tif 000009
【図７】
2009169438.tif 000010
【図８】
2009169438.tif 000011
【図９】
2009169438.tif 000012