(57)【要約】【課題】ＩＰモジュール等の電源リングに電源ラインを配線接続する際に、電源配線後の修正作業を低減するとともに、後工程の信号配線を容易にするための効率的な電源配線を実現する半導体集積回路装置の電源配線方法、電源配線プログラム及び設計支援システムを提供すること。【解決手段】本発明の電源配線方法は、第１の方向又は第２の方向の少なくとも一方が電源ラインが配線される電源配線方向と一致するように、モジュールを配置するモジュール配置ステップ（Ｓ１２）と、配置されたモジュールに含まれる電源リングの、電源配線方向と一致する第１の方向又は第２の方向に沿って敷設された部分を含む電源配線方向に沿った領域を電源配線候補領域に設定する電源配線候補領域設定ステップ（Ｓ１６）と、電源配線候補領域において電源配線方向に沿って電源ラインを配線し電源リングと接続させる電源ライン配線ステップ（Ｓ２０）と、を含む。【選択図】図１
2009099588.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が前記第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含む半導体集積回路装置において、前記電源リングに所定の電位を供給するための電源ラインを配線する半導体集積回路装置の電源配線方法であって、
前記第１の方向又は前記第２の方向の少なくとも一方が前記電源ラインが配線される電源配線方向と一致するように、前記モジュールを配置するモジュール配置ステップと、
配置された前記モジュールに含まれる前記電源リングの、前記電源配線方向と一致する前記第１の方向又は前記第２の方向に沿って敷設された部分を含む前記電源配線方向に沿った領域を電源配線候補領域に設定する電源配線候補領域設定ステップと、
前記電源配線候補領域において前記電源配線方向に沿って前記電源ラインを配線し前記電源リングと接続させる電源ライン配線ステップと、を含むことを特徴とする半導体集積回路装置の電源配線方法。
【請求項２】
請求項１において、
前記電源配線候補領域が、前記所定の電位と異なる電位を供給される所与の電源リングの配置領域と重複する場合には、当該電源配線候補領域を電源配線禁止領域に設定する電源配線禁止領域設定ステップを含み、
前記電源ライン配線ステップにおいて、
前記電源配線禁止領域には、前記電源ラインの配線を行わないことを特徴とする半導体集積回路装置の電源配線方法。
【請求項３】
請求項２において、
前記電源配線禁止領域設定ステップにおいて、
前記電源ラインを配線する配線層に基づいて、前記電源配線候補領域を前記電源配線禁止領域に設定するか否かを決定することを特徴とする半導体集積回路装置の電源配線方法。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記電源ライン配線ステップの後に、所与の自動配線ツールに前記電源配線方向に沿って所定の電源ラインを自動配線させて前記電源リングと接続させる電源ライン自動配線ステップをさらに含むことを特徴とする半導体集積回路装置の電源配線方法。
【請求項５】
請求項２又は３に従属する請求項４において、
電源ライン自動配線ステップにおいて、
前記電源配線禁止領域における配線を禁止するように指定して、前記自動配線ツールに自動配線させることを特徴とする半導体集積回路装置の電源配線方法。
【請求項６】
少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が前記第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含む半導体集積回路装置において、前記電源リングに所定の電位を供給するための電源ラインを配線する半導体集積回路装置の電源配線プログラムであって、
前記第１の方向又は前記第２の方向の少なくとも一方が前記電源ラインが配線される電源配線方向と一致するように、前記モジュールを配置するモジュール配置手段と、
配置された前記モジュールに含まれる前記電源リングの、前記電源配線方向と一致する前記第１の方向又は前記第２の方向に沿って敷設された部分を含む前記電源配線方向に沿った領域を電源配線候補領域に設定する電源配線候補領域設定手段と、
前記電源配線候補領域において前記電源配線方向に沿って前記電源ラインを配線し前記電源リングと接続させる電源ライン配線手段としてコンピュータを機能させることを特徴とする半導体集積回路装置の電源配線プログラム。
【請求項７】
少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が前記第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含む半導体集積回路装置の設計を支援する設計支援システムであって、
前記第１の方向又は前記第２の方向の少なくとも一方が、前記電源リングに所定の電位を供給するための電源ラインが配線される電源配線方向と一致するように、前記モジュールを配置するモジュール配置手段と、
配置された前記モジュールに含まれる前記電源リングの、前記電源配線方向と一致する前記第１の方向又は前記第２の方向に沿って敷設された部分を含む前記電源配線方向に沿った領域を電源配線候補領域に設定する電源配線候補領域設定手段と、
前記電源配線候補領域において、前記電源配線方向に沿って前記電源ラインを配線し前記電源リングと接続させる電源ライン配線手段と、を含むこと特徴とする半導体集積回路装置の設計支援システム。
【請求項８】
請求項１乃至５のいずれかに記載された半導体集積回路装置の電源配線方法、請求項６に記載された半導体集積回路装置の電源配線プログラム又は請求項７に記載された半導体集積回路装置の設計支援システムを用いて設計製造されたことを特徴とする半導体集積回路装置。
【請求項９】
請求項８に記載された半導体集積回路装置と、
前記半導体集積回路装置の処理対象となるデータの入力手段と、
前記半導体集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の電源配線方法、半導体集積回路装置の電源配線プログラム、半導体集積回路装置の設計支援システム、半導体集積回路装置及び電子機器に関する。
【背景技術】
【０００２】
ＬＳＩの多機能・複雑化に伴い、ＩＰモジュール（ＣＰＵ、メモリ等）を複数組み合わせてＬＳＩを設計することにより設計工数の削減が図られている。機能だけでなく信号伝搬のタイミングも考慮しなければならないＩＰモジュールではネットリストだけでなくレイアウトデータも用意されている。このようなＩＰモジュールのレイアウトではＩＰの機能を実現するコアブロックの周囲に電源リングが配置され、電源リングからコアブロックに電源が供給される。
【特許文献１】特開平７−２９９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＬＳＩ全体のチップレイアウトにおいては、複数のＩＰモジュールを配置した後、各ＩＰモジュールの電源リングに所定の電位を供給するための電源ラインを接続する。一般に、ＩＰモジュールの数が多いほど電源配線が複雑になり、人手による電源配線ではミスが発生しやすくなり工数も増大する。そのため、自動配線ツールを使用し、電源配線の設定（配線長、配線幅、配線本数、配線間、配線層等の設定）を行って自動配線させる場合が多い。しかし、電源リングの位置にアラインメントされずに電源配線が行われるため、例えば図２３に示すようにＩＰモジュールの電源リングのコーナー部分で電源配線が曲がって電源リングと接続されたり、デザインルールを守るために電源ラインと電源リングの間にスペースが確保されるため効率的な電源配線を行わせることが難しい。非効率的な電源配線が存在すると、電源配線後の工程で行われる各種の信号配線の配線領域が制限されるため配線効率が悪くなりチップ面積が増加する原因にもなり得る。さらに、ＩＰモジュールの数が多くなれば効率的な電源配線を自動的に行うことは極めて困難になり、デザインルール違反の電源配線が行われることも起こり得る。デザインルール違反の電源配線が存在すると、人手による修正が必要になり設計工数の増加につながる。
【０００４】
本発明は、以上のような問題点に鑑みてなされたものであり、ＩＰモジュール等の電源リングに電源ラインを配線接続する際に、電源配線後の修正作業を低減するとともに、後工程の信号配線を容易にするための効率的な電源配線を実現する半導体集積回路装置の電源配線方法、電源配線プログラム及び設計支援システムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
（１）本発明は、
少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が前記第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含む半導体集積回路装置において、前記電源リングに所定の電位を供給するための電源ラインを配線する半導体集積回路装置の電源配線方法であって、
前記第１の方向又は前記第２の方向の少なくとも一方が前記電源ラインが配線される電源配線方向と一致するように、前記モジュールを配置するモジュール配置ステップと、
配置された前記モジュールに含まれる前記電源リングの、前記電源配線方向と一致する前記第１の方向又は前記第２の方向に沿って敷設された部分を含む前記電源配線方向に沿った領域を電源配線候補領域に設定する電源配線候補領域設定ステップと、
前記電源配線候補領域において前記電源配線方向に沿って前記電源ラインを配線し前記電源リングと接続させる電源ライン配線ステップと、を含むことを特徴とする。
【０００６】
モジュールは、例えば、汎用のＩＰモジュールであってもよい。モジュールの配置は、フロアプランナー等のツールに自動配置させてもよいし、手動で配置させてもよい。
【０００７】
電源リングは、モジュールのコア部分（モジュールの機能を実現する部分）の外側に配置され、第１の方向（例えば縦方向）と第２の方向（例えば横方向）の配線のみによって環状に形成されていてもよいし、第１の方向及び第２に方向の配線に加えて一部に第３の方向（例えば斜め方向）の配線を含んで環状に形成されていてもよい。例えば、電源リングの外周の形状が任意の矩形であってもよいし、電源リングのコーナー部分が斜めに削られているようなものであってもよい。また、電源リングは、環状に形成された一部が切断されていてもよい。
【０００８】
例えば、電源ラインを１方向にのみ配線する場合であれば、モジュール配置ステップにおいて、第１の方向又は第２の方向のいずれか一方が電源配線方向と一致するようにモジュールを配置するようにしてもよい。また、電源ラインを直交する２方向に配線する場合であれば、モジュール配置ステップにおいて、第１の方向及び第２の方向がそれぞれ第１の電源配線方向及び第２の電源配線方向と一致するようにモジュールを配置するようにしてもよい。
【０００９】
モジュールが配置された位置を特定するための情報（モジュールの配置情報）に基づいて、モジュールの電源リングが存在する領域を認識し、電源リングの所定の部分を電源配線候補領域に設定するようにしてもよい。例えば、モジュール内の電源リングが存在する領域を示す情報（例えば、電源リングの各頂点の、モジュール内の基準点に対する相対座標）をモジュールの属性情報として登録しておき、当該属性情報とモジュールの配置情報（モジュールの基準点の絶対座標）から、電源リングが存在する領域を認識するようにしてもよい。
【００１０】
例えば、電源ラインを第１の方向（又は第２の方向）にのみ配線する場合であれば、電源配線候補領域設定ステップにおいて、モジュールの電源リングの、第１の方向（又は第２の方向）に沿って敷設された部分を含む電源配線方向に沿った領域のみが電源配線候補領域に設定される。また、電源ラインを直交する２方向に配線する場合であれば、モジュールの電源リングの、第１の方向又は第２の方向に沿って敷設された部分を含む第１の電源配線方向又は第２の電源配線方向に沿った領域が電源配線候補領域に設定されるようにしてもよい。
【００１１】
本発明によれば、モジュールの電源リングの、電源配線方向と一致する方向に沿って敷設された部分を含む電源配線方向に沿った領域を電源配線候補領域に設定し、電源配線候補領域において、電源配線方向に沿って電源ラインを配線し電源リングと接続させる。そのため、電源リングの位置にアラインメントして電源ラインを配線することができる。従って、本発明によれば、電源配線後の修正作業を低減するとともに、後工程の信号配線を容易にするための効率的な電源配線を実現することができる。また、本発明によれば、電源リングのコーナー部分の電源配線を人手で行う必要がないので配線ミスの発生を抑制できるとともに作業工数を削減することができる。
【００１２】
（２）本発明の半導体集積回路装置の電源配線方法は、
前記電源配線候補領域が、前記所定の電位と異なる電位を供給される所与の電源リングの配置領域と重複する場合には、当該電源配線候補領域を電源配線禁止領域に設定する電源配線禁止領域設定ステップを含み、
前記電源ライン配線ステップにおいて、
前記電源配線禁止領域には、前記電源ラインの配線を行わないことを特徴とする。
【００１３】
例えば、半導体集積回路装置が、第２メタル層に形成されＶＤＤ電位が供給される電源リング（ＶＤＤ電源リング）を含むモジュールと、第２メタル層に形成されＶＳＳ電位が供給される電源リング（ＶＳＳ電源リング）を含む他のモジュールを含む場合において、当該ＶＤＤ電源リングにＶＤＤ電位を供給するための任意の配線層のＶＤＤ電源ラインについて設定された電源配線候補領域が、当該ＶＳＳ電源リングの配置領域と重複する場合には、電源配線禁止領域設定ステップにおいて、当該電源配線候補領域を電源配線禁止領域に設定するようにしてもよい。
【００１４】
本発明によれば、電源配線禁止領域には電源配線がされないので、異なる電源間で配線ショート等することを防止することができる。そのため、電源ラインの修正作業に必要な工数を削減することができる。
【００１５】
（３）本発明の半導体集積回路装置の電源配線方法は、
前記電源配線禁止領域設定ステップにおいて、
前記電源ラインを配線する配線層に基づいて、前記電源配線候補領域を前記電源配線禁止領域に設定するか否かを決定することを特徴とする。
【００１６】
複数の配線層から電源ラインを配線する配線層を指定しておき、電源配線禁止領域設定ステップにおいて、指定した配線層に基づいて、電源配線候補領域を電源配線禁止領域に設定するか否かを決定するようにしてもよい。電源ラインを配線する配線層の指定は、例えば、縦方向の電源ラインの配線層と横方向の電源ラインの配線層をそれぞれ別個に指定するようにしてもよい。また、例えば、縦方向の電源ラインの配線層と横方向の電源ラインの配線層をそれぞれ複数指定するようにしてもよい。
【００１７】
電源配線禁止領域設定ステップにおいて、電源ラインを配線する配線層に加えて、例えば、レイアウト規則（異なる配線層の電源ラインを接続する場合は必ずスタックＶＩＡで接続する等）も考慮して当該電源配線候補領域を電源配線禁止領域に設定するか否かを決定するようにしてもよい。例えば、電源配線候補領域において、縦方向のＶＤＤ電位の電源ラインの配線層と横方向のＶＤＤ電位の電源ラインの配線層の間にＶＳＳ電位の電源リングの配線層が存在するような場合、スタックＶＩＡによってこれらのＶＤＤ電源ラインを接続するとＶＤＤとＶＳＳがショートする。このような状況が起こり得る場合には、これらのＶＤＤ電源ラインを発生させないように当該電源配線候補領域を電源配線禁止領域に設定するようにしてもよい。また、例えば、電源配線候補領域において、縦方向のＶＤＤ電位の電源ラインの配線層と横方向のＶＤＤ電位の電源ラインの配線層の下にＶＳＳ電位の電源リングの配線層が存在するような場合、スタックＶＩＡによってこれらのＶＤＤ電源ラインを接続してもＶＤＤとＶＳＳはショートしない。このような場合には、これらのＶＤＤ電源ラインを発生さてもよいので当該電源配線候補領域を電源配線禁止領域に設定しないようにしてもよい。
【００１８】
本発明によれば、電源リングの配線層と電源ラインの配線層が異なる場合でも、後の電源配線時にショートエラー等が発生する可能性のある領域には電源配線をさせないようにすることができる。そのため、電源ラインの修正作業に必要な工数を削減することができる。
【００１９】
（４）本発明の半導体集積回路装置の電源配線方法は、
前記電源ライン配線ステップの後に、所与の自動配線ツールに前記電源配線方向に沿って所定の電源ラインを自動配線させて前記電源リングと接続させる電源ライン自動配線ステップをさらに含むことを特徴とする。
【００２０】
本発明によれば、自動配線ツールによる電源配線を行う前に、電源リングのコーナー部分の電源配線が終了している。そのため、その他の電源配線（電源リングの各辺についての電源配線）を自動配線ツールに自動配線させても電源配線の大幅な修正作業や後工程の信号配線の配線効率の悪化の原因となる非効率的な電源配線が行われる可能性を低くすることができる。また、本発明によれば、電源配線を人手で行う必要がないので配線ミスの発生を抑制できるとともに作業工数を削減することができる。
【００２１】
（５）本発明の半導体集積回路装置の電源配線方法は、
電源ライン自動配線ステップにおいて、
前記電源配線禁止領域における配線を禁止するように指定して、前記自動配線ツールに自動配線させることを特徴とする。
【００２２】
本発明によれば、電源配線禁止領域には自動配線がされないので、異なる電源間で配線ショート等することを防止することができる。そのため、電源ラインの修正作業に必要な工数を削減することができる。
【００２３】
（６）本発明は、
少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が前記第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含む半導体集積回路装置において、前記電源リングに所定の電位を供給するための電源ラインを配線する半導体集積回路装置の電源配線プログラムであって、
前記第１の方向又は前記第２の方向の少なくとも一方が前記電源ラインが配線される電源配線方向と一致するように、前記モジュールを配置するモジュール配置手段と、
配置された前記モジュールに含まれる前記電源リングの、前記電源配線方向と一致する前記第１の方向又は前記第２の方向に沿って敷設された部分を含む前記電源配線方向に沿った領域を電源配線候補領域に設定する電源配線候補領域設定手段と、
前記電源配線候補領域において前記電源配線方向に沿って前記電源ラインを配線し前記電源リングと接続させる電源ライン配線手段としてコンピュータを機能させることを特徴とする。
【００２４】
（７）本発明は、
少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が前記第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含む半導体集積回路装置の設計を支援する設計支援システムであって、
前記第１の方向又は前記第２の方向の少なくとも一方が、前記電源リングに所定の電位を供給するための電源ラインが配線される電源配線方向と一致するように、前記モジュールを配置するモジュール配置手段と、
配置された前記モジュールに含まれる前記電源リングの、前記電源配線方向と一致する前記第１の方向又は前記第２の方向に沿って敷設された部分を含む前記電源配線方向に沿った領域を電源配線候補領域に設定する電源配線候補領域設定手段と、
前記電源配線候補領域において、前記電源配線方向に沿って前記電源ラインを配線し前記電源リングと接続させる電源ライン配線手段と、を含むこと特徴とする。
【００２５】
（８）本発明は、
上記のいずれかに記載された半導体集積回路装置の電源配線方法、上記に記載された半導体集積回路装置の電源配線プログラム又は上記に記載された半導体集積回路装置の設計支援システムを用いて設計製造されたことを特徴とする半導体集積回路装置である。
【００２６】
（９）本発明は、
上記に記載された半導体集積回路装置と、
前記半導体集積回路装置の処理対象となるデータの入力手段と、
前記半導体集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２８】
１．半導体集積回路装置の電源配線方法
図１は、本実施の形態の半導体集積回路装置の電源配線方法のフローチャートの第１の例を示す図である。図１のフローチャートは、少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含む半導体集積回路装置において、電源リングに所定の電位を供給するための電源ラインを配線する場合に適用される。電源リングは、ＩＰモジュールのコア部分（ＩＰモジュールの機能を実現する部分）の外側に配置され、第１の方向（例えば縦方向）と第２の方向（例えば横方向）の配線のみによって環状に形成されていてもよいし、第１の方向及び第２に方向の配線に加えて一部に第３の方向（例えば斜め方向）の配線を含んで環状に形成されていてもよい。また、電源リングは、環状に形成された一部が切断されていてもよい。以下、図１のフローチャートについて説明する。
【００２９】
まず、レイアウトエリアにおいて、ＩＰモジュールを配置する（モジュール配置ステップ（ステップＳ１２））。ここで、第１の方向（例えば縦方向）又は第２の方向（例えば横方向）の少なくとも一方が電源ラインが配線される電源配線方向と一致するように、ＩＰモジュールを配置する。例えば、電源ラインを１方向にのみ配線する場合であれば、第１の方向又は第２の方向のいずれか一方が電源配線方向と一致するようにＩＰモジュールを配置するようにしてもよい。また、電源ラインを直交する２方向に配線する場合であれば、第１の方向及び第２の方向がそれぞれ第１の電源配線方向及び第２の電源配線方向と一致するようにＩＰモジュールを配置するようにしてもよい。
【００３０】
次に、ＩＰモジュール内の電源リングの位置を認識するようにしてもよい（電源リング認識ステップ（ステップＳ１４））。ここで、ステップＳ１０で配置したＩＰモジュールの配置情報に基づいて、ＩＰモジュールの電源リングが存在する領域を認識するようにしてもよい。配置情報は、ＩＰモジュールが配置された位置を特定するための情報であればよい。また、例えば、ＩＰモジュール内の電源リングが存在する領域を示す情報（例えば、電源リングの各頂点の、ＩＰモジュール内の基準点に対する相対座標）をＩＰモジュールの属性情報として登録しておき、当該属性情報とＩＰモジュールの配置情報（ＩＰモジュールの基準点の絶対座標）から、電源リングが存在する領域を認識するようにしてもよい。
【００３１】
次に、電源ラインを配線する領域の候補となる領域（電源配線候補領域）を設定する（電源配線候補領域設定ステップ（ステップＳ１６））。ここで、ステップＳ１２において配置されたＩＰモジュールに含まれる電源リングの、電源配線方向と一致する第１の方向（例えば縦方向）又は第２の方向（例えば横方向）に沿って敷設された部分を含む電源配線方向に沿った領域を電源配線候補領域に設定する。例えば、電源ラインを第１の方向（又は第２の方向）にのみ配線する場合であれば、ＩＰモジュールの電源リングの、第１の方向（又は第２の方向）に沿って敷設された部分を含む電源配線方向に沿った領域のみを電源配線候補領域に設定するようにしてもよい。また、電源ラインを直交する２方向に配線する場合であれば、ＩＰモジュールの電源リングの、第１の方向又は第２の方向に沿って敷設された部分を含む第１の電源配線方向又は第２の電源配線方向に沿った領域を電源配線候補領域に設定するようにしてもよい。
【００３２】
次に、電源ラインの配線を禁止する領域（電源配線禁止領域）を設定するようにしてもよい（電源配線禁止領域設定ステップ（ステップＳ１８））。ここで、ステップＳ１６で設定した電源配線候補領域が、所定の電位と異なる電位を供給される所与の電源リングの配置領域と重複する場合には、当該電源配線候補領域を電源配線禁止領域に設定するようにしてもよい。例えば、半導体集積回路装置が、第２メタル層に形成されＶＤＤ電位が供給される電源リング（ＶＤＤ電源リング）を含むＩＰモジュールと、第２メタル層に形成されＶＳＳ電位が供給される電源リング（ＶＳＳ電源リング）を含む他のＩＰモジュールを含む場合において、第２メタル層のＶＤＤ電源ラインを配線するための電源配線候補領域が、当該ＶＳＳ電源リングの配置領域と重複する場合に当該電源配線候補領域を電源配線禁止領域に設定するようにしてもよい。また、任意の配線層（第１〜４メタル層等）のＶＤＤ電源ラインを配線するための電源配線候補領域が、当該ＶＳＳ電源リングの配置領域と重複する場合には、当該電源配線候補領域を電源配線禁止領域に設定するようにしてもよい。
【００３３】
次に、電源ラインを配線する（電源ライン配線ステップ（ステップＳ２０））。ここで、ステップＳ１６で設定した電源配線候補領域において電源配線方向に沿って電源ラインを配線し電源リングと接続させる。また、ステップＳ１８で設定した電源配線禁止領域には、電源ラインの配線を行わないようにしてもよい。
【００３４】
最後に、その他の電源ラインを自動配線するようにしてもよい（電源ライン自動配線ステップ（ステップＳ２２））。ここで、所与の自動配線ツールに電源配線方向に沿って所定の電源ラインを自動配線させてＩＰモジュール内の電源リングと接続させるようにしてもよい。また、ステップＳ１８において設定した電源配線禁止領域における配線を禁止するように指定して、自動配線ツールに自動配線させるようにしてもよい。こうすることにより、電源配線禁止領域には自動配線がされないので、異なる電源間で配線ショート等することを防止することができる。そのため、電源ラインの修正作業に必要な工数を削減することができる。
【００３５】
図２〜図５は、図１のフローチャートにおける各ステップでの処理が終了した後の電源レイアウトの状態の一例を説明するための図である。以下、図１のフローチャートを参照しながら図２〜図５について説明する。
【００３６】
図２は、図１のフローチャートにおけるステップＳ１２（モジュール配置ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００３７】
半導体集積回路装置１はＩＰモジュール１０及び２０を含んで構成されており、ステップＳ１２での処理により、ＩＰモジュール１０及び２０が所定の位置に配置されている。ＩＰモジュール１０及び２０は、それぞれ第２メタル層において形成されたＶＤＤ電源リング１２及び２２を含んでいる。ＶＤＤ電源リング１２及び２２は、同一のＶＤＤ電位が供給される電源リングである。ＶＤＤ電源リング１２及び２２は、それぞれＩＰモジュール１０及び２０のコア部分１４及び２４の外側に配置され、コア部分１４及び１６にＶＤＤ電位を供給する機能を果たしている。ＶＤＤ電源リング１２及び２２は、例えば、環状に形成された一部が切断されていてもよい。なお、図３〜図５においては、ＩＰモジュール１０及び２０のそれぞれコア部分１４、２４及びＶＤＤ電源リング１２、２２とコア部分１４、２４を接続する電源ラインは省略しており図示していない。
【００３８】
ＶＤＤ電源リング１２は、１２−１及び１２−３の矩形部分が第１の方向に沿って敷設され、１２−２及び１２−４の矩形部分が第２の方向に沿って敷設されている。また、ＶＤＤ電源リング２２は、２２−１及び２２−３の矩形部分が第１の方向に沿って敷設され、２２−２及び２２−４の矩形部分が第２の方向に沿って敷設されている。
【００３９】
図２では、後でＶＤＤ電源ラインを縦方向及び横方向に配線してＶＤＤ電源リング１２及び２２に接続するので、第１の方向及び第２の方向がそれぞれ第１のＶＤＤ電源配線方向（縦方向）及び第２のＶＤＤ電源配線方向（横方向）と一致するようにＩＰモジュール１０及び２０が配置されている。
【００４０】
図３は、図１のフローチャートにおけるステップＳ１４（電源リング認識ステップ）、ステップＳ１６（電源配線候補領域設定ステップ）及びステップＳ１８（電源配線禁止領域設定ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００４１】
まず、ステップＳ１４において、ＩＰモジュール１０及び２０のＶＤＤ電源リング１２及び２２が存在する領域が認識される。次に、ステップＳ１６において、ＶＤＤ電源リング１２及び２２の、第１のＶＤＤ電源配線方向（縦方向）と一致する第１の方向に沿って敷設された部分１２−１、１２−３、２２−１、２２−３をそれぞれ含む第１のＶＤＤ電源配線方向（縦方向）に沿った領域３０及び４０が電源配線候補領域に設定される。さらに、ＶＤＤ電源リング１２及び２２の、第２のＶＤＤ電源配線方向（横方向）と一致する第２の方向に沿って敷設された部分１２−２、１２−４、２２−２、２２−４をそれぞれ含む第２のＶＤＤ電源配線方向（横方向）に沿った領域５０、６０、７０及び８０が電源配線候補領域に設定される。図３では、電源配線候補領域３０、４０、５０、６０、７０及び８０は半導体集積回路装置１の内縁まで達しているが、例えば、半導体集積回路装置１の内側の周辺部にＶＤＤ電源リングが配置されているような場合には、当該ＶＤＤ電源リングに達するまでの領域であってもよい。
【００４２】
次に、ステップＳ１８において、電源配線候補領域３０、４０、５０、６０、７０及び８０が、ＶＤＤ電位と異なる電位を供給される所与の電源リングの配置領域と重複する場合には、電源配線禁止領域に設定される。図３では、ＶＤＤ電位と異なる電位を供給される電源リングは存在しないので、電源配線候補領域３０、４０、５０、６０、７０及び８０はいずれも電源配線禁止領域に設定されていない。
【００４３】
図４は、図１のフローチャートにおけるステップＳ２０（電源ライン配線ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００４４】
ステップＳ２０では、まず、電源配線候補領域３０において、第１のＶＤＤ電源配線方向（縦方向）に沿ってＶＤＤ電源ライン３２−１、３２−２及び３２−３を第２メタル層で配線しＶＤＤ電源リング１２及び２２と接続させる。次に、電源配線候補領域４０において、第１のＶＤＤ電源配線方向（縦方向）に沿ってＶＤＤ電源ライン４２−１、４２−２及び４２−３を第２メタル層で配線しＶＤＤ電源リング１２及び２２と接続させる。次に、電源配線候補領域５０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン５２−１及び５２−２を第２メタル層で配線しＶＤＤ電源リング１２と接続させる。次に、電源配線候補領域６０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン６２−１及び６２−２を第２メタル層で配線しＶＤＤ電源リング１２と接続させる。次に、電源配線候補領域７０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン７２−１及び７２−２を第２メタル層で配線しＶＤＤ電源リング２２と接続させる。最後に、電源配線候補領域８０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン８２−１及び８２−２を第２メタル層で配線しＶＤＤ電源リング２２と接続させる。なお、電源配線候補領域３０、４０、５０、６０、７０及び８０におけるＶＤＤ電源ラインの配線の順序はこれに限られず、任意の順序で配線してよい。
【００４５】
図５は、図１のフローチャートにおけるステップＳ２２（電源ライン自動配線ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００４６】
ステップＳ２２では、まず、所与の自動配線ツールを使用して、第１のＶＤＤ電源配線方向（縦方向）に沿ってＶＤＤ電源ライン３４−１〜３４−３、３６−１〜３６−３及び３８−１〜３８−３を自動配線させてＶＤＤ電源リング１２と接続させる。例えば、ＶＤＤ電源リング１２及び２４の内側を配線禁止領域に設定し、所定の幅及び長さの３本のＶＤＤ電源ラインを、ＶＤＤ電源ライン３２−１〜３２−３及び４２−１〜４２−３の間に等間隔に第２メタル層で自動配線するように指定して自動配線ツールに配線させることにより、ＶＤＤ電源ライン３４−１〜３４−３、３６−１〜３６−３及び３８−１〜３８−３が作成される。
【００４７】
次に、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン５４−１、５４−２及び５６−１、５６−２を自動配線させてＶＤＤ電源リング１２と接続させる。例えば、ＶＤＤリング１２の内側を配線禁止領域に設定し、所定の幅及び長さの２本のＶＤＤ電源ラインを、ＶＤＤ電源ライン５２−１、５２−２及び６２−１、６２−２の間に等間隔に第２メタル層で自動配線するように指定して自動配線ツールに配線させることにより、ＶＤＤ電源ライン５４−１、５４−２及び５６−１、５６−２が作成される。
【００４８】
次に、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン７４−１、７４−２及び７６−１、７６−２を自動配線させてＶＤＤ電源リング２２と接続させる。例えば、ＶＤＤリング２２の内側を配線禁止領域に設定し、所定の幅及び長さの２本のＶＤＤ電源ラインを、ＶＤＤ電源ライン７２−１、７２−２及び８２−１、８２−２の間に等間隔に第２メタル層で自動配線するように指定して自動配線ツールに配線させることにより、ＶＤＤ電源ライン７４−１、７４−２及び７６−１、７６−２が作成される。
【００４９】
なお、ＶＤＤ電源ライン３４−１〜３４−３、３６−１〜３６−３、３８−１〜３８−３、５４−１、５４−２、５６−１、５６−２、７４−１、７４−２、７６−１、７６−２の配線の順序はこれに限られず、任意の順序で配線してよい。
【００５０】
図６〜図１０は、図１のフローチャートにおける各ステップでの処理が終了した後の電源レイアウトの状態の他の一例を説明するための図である。以下、図１のフローチャートを参照しながら図６〜図１０について説明する。
【００５１】
図６は、図１のフローチャートにおけるステップＳ１２（モジュール配置ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００５２】
半導体集積回路装置１００はＩＰモジュール１１０及び１２０を含んで構成されており、ステップＳ１２での処理により、ＩＰモジュール１１０及び１２０が所定の位置に配置されている。ＩＰモジュール１１０は、第２メタル層において形成されたＶＤＤ電源リング１１２を含んでいる。ＶＤＤ電源リング１１２はＶＤＤ電位が供給される電源リングである。ＶＤＤ電源リング１１２は、ＩＰモジュール１１０のコア部分１１４の外側に配置され、コア部分１１４にＶＤＤ電位を供給する機能を果たしている。また、ＩＰモジュール１２０は、第２メタル層において形成されたＶＳＳ電源リング１２２を含んでいる。ＶＳＳ電源リング１２２はＶＳＳ電位が供給される電源リングである。ＶＳＳ電源リング１２２は、ＩＰモジュール１２０のコア部分１２４の外側に配置され、コア部分１２４にＶＳＳ電位を供給する機能を果たしている。ＶＤＤ電源リング１１２及びＶＳＳリング１２２は、例えば、環状に形成された一部が切断されていてもよい。なお、図７〜図１０においては、ＩＰモジュール１１０及び１２０のそれぞれコア部分１１４、１２４及びＶＤＤ電源リング１１２、ＶＳＳ電源リング１２２とコア部分１１４、１２４を接続する電源ラインは省略しており図示していない。
【００５３】
ＶＤＤ電源リング１１２は、１１２−１及び１１２−３の矩形部分が第１の方向に沿って敷設され、１１２−２及び１１２−４の矩形部分が第２の方向に沿って敷設されている。また、ＶＳＳ電源リング１２２は、１２２−１及び１２２−３の矩形部分が第１の方向に沿って敷設され、１２２−２及び１２２−４の矩形部分が第２の方向に沿って敷設されている。
【００５４】
図６では、後でＶＤＤ電源ラインを縦方向及び横方向に配線してＶＤＤ電源リング１１２に接続するので、第１の方向及び第２の方向がそれぞれ第１のＶＤＤ電源配線方向（縦方向）及び第２のＶＤＤ電源配線方向（横方向）と一致するようにＩＰモジュール１１０及び１２０が配置されている。
【００５５】
図７は、図１のフローチャートにおけるステップＳ１４（電源リング認識ステップ）及びステップＳ１６（電源配線候補領域設定ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００５６】
まず、ステップＳ１４において、ＩＰモジュール１１０のＶＤＤ電源リング１１２が存在する領域及びＩＰモジュール１２０のＶＳＳ電源リング１２２が存在する領域が認識される。次に、ステップＳ１６において、ＶＤＤ電源リング１１２の、第１のＶＤＤ電源配線方向（縦方向）と一致する第１の方向に沿って敷設された部分１１２−１、１１２−３をそれぞれ含む第１のＶＤＤ電源配線方向（縦方向）に沿った領域１３０及び１４０が電源配線候補領域に設定される。さらに、ＶＤＤ電源リング１１２の、第２のＶＤＤ電源配線方向（横方向）と一致する第２の方向に沿って敷設された部分１１２−２、１１２−４をそれぞれ含む第２のＶＤＤ電源配線方向（横方向）に沿った領域１５０及び１６０が電源配線候補領域に設定される。図７では、電源配線候補領域１３０、１４０、１５０及び１６０は半導体集積回路装置１００の内縁まで達しているが、例えば、半導体集積回路装置１００の内側の周辺部にＶＤＤ電源リングが配置されているような場合には、当該ＶＤＤ電源リングに達するまでの領域であってもよい。
【００５７】
図８は、図１のフローチャートにおけるステップＳ１８（電源配線禁止領域設定ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００５８】
ステップＳ１８において、電源配線候補領域１３０、１４０、１５０及び１６０が、ＶＤＤ電位と異なるＶＳＳ電位を供給されるＶＳＳ電源リング１２２の配置領域と重複する場合には、電源配線禁止領域に設定される。図８では、図７における電源配線候補領域１４０はＶＳＳ電源リング１２２の配置領域（１２２−３の部分）と重複するので、電源配線候補領域１４０は電源配線禁止領域１４２に設定されている。
【００５９】
図９は、図１のフローチャートにおけるステップＳ２０（電源ライン配線ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００６０】
ステップＳ２０では、まず、電源配線候補領域１３０において、第１のＶＤＤ電源配線方向（縦方向）に沿ってＶＤＤ電源ライン１３２−１及び１３２−２を第２メタル層で配線しＶＤＤ電源リング１１２と接続させる。次に、電源配線候補領域１５０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン１５２−１及び１５２−２を第２メタル層で配線しＶＤＤ電源リング１１２と接続させる。次に、電源配線候補領域１６０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン１６２−１及び１６２−２を第２メタル層で配線しＶＤＤ電源リング１１２と接続させる。電源配線禁止領域１４２には電源配線が行われない。なお、電源配線候補領域１３０、１５０及び１６０におけるＶＤＤ電源ラインの配線の順序はこれに限られず、任意の順序で配線してよい。
【００６１】
図１０は、図１のフローチャートにおけるステップＳ２２（電源ライン自動配線ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００６２】
ステップＳ２２では、まず、所与の自動配線ツールを使用して、第１のＶＤＤ電源配線方向（縦方向）に沿ってＶＤＤ電源ライン１３４−１、１３４−２、１３６−１、１３６−２及び１３８−１、１３８−２を自動配線させてＶＤＤ電源リング１１２と接続させる。例えば、ＶＤＤリング１１２の内側を配線禁止領域に設定し、所定の幅及び長さの３本のＶＤＤ電源ラインを、ＶＤＤ電源ライン１３２−１、１３２−２の右側に所定の間隔で第２メタル層で自動配線するように指定して自動配線ツールに配線させることにより、ＶＤＤ電源ライン１３４−１、１３４−２、１３６−１、１３６−２及び１３８−１、１３８−２が作成される。
【００６３】
次に、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン１５４−１、１５４−２及び１５６−１、１５６−２を自動配線させてＶＤＤ電源リング１１２と接続させる。例えば、ＶＤＤリング１１２の内側を配線禁止領域に設定し、所定の幅及び長さの２本のＶＤＤ電源ラインを、ＶＤＤ電源ライン１５２−１、１５２−２及び１６２−１、１６２−２の間に等間隔に第２メタル層で自動配線するように指定して自動配線ツールに配線させることにより、ＶＤＤ電源ライン１５４−１、１５４−２及び１５６−１、１５６−２が作成される。
【００６４】
次に、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン１７４、１７６を自動配線させてＶＤＤ電源ライン１３２−２と接続させる。ＶＤＤ電源ライン１７４、１７６は、例えば、図示しない他のモジュールにＶＤＤ電位を供給するために使用される。
【００６５】
ここで、電源配線禁止領域１４２における配線を禁止するように指定して、自動配線ツールに自動配線させることにより、電源配線禁止領域１４２においてＶＤＤ電源ラインが配線されないようにすることができる。
【００６６】
なお、ＶＤＤ電源ライン１３４−１、１３４−２、１３６−１、１３６−２、１３８−１、１３８−２、１５４−１、１５４−２、１５６−１、１５６−２、１７４、１７６の配線の順序はこれに限られず、任意の順序で配線してよい。
【００６７】
図１１は、本実施の形態の半導体集積回路装置の電源配線方法のフローチャートの第２の例を示す図である。図１１のフローチャートは、少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含み、複数の配線層を有する半導体集積回路装置において、電源リングに所定の電位を供給するための電源ラインを配線する場合に適用される。以下、図１１のフローチャートについて説明する。
【００６８】
まず、電源ラインを配線するための配線層を指定するようにしてもよい（電源ライン配線層指定ステップ（ステップＳ３０））。例えば、４層以上の配線層を有する半導体集積回路装置において、縦方向の電源ラインは第２メタル層又は第４メタル層で配線し、横方向の電源ラインは第１メタル層又は第３メタル層で配線する場合、縦方向の電源ラインを配線するための配線層として第２メタル層又は第４メタル層のいずれか一方又は両方を指定し、横方向の電源ラインを配線するための配線層として第１メタル層又は第３メタル層のいずれか一方又は両方を指定するようにしてもよい。
【００６９】
次に、レイアウトエリアにおいて、ＩＰモジュールを配置する（モジュール配置ステップ（ステップＳ３２））。ステップＳ３２の処理は、図１のフローチャートにおけるステップＳ１２の処理と同様であり、説明を省略する。
【００７０】
次に、ＩＰモジュール内の電源リングの位置を認識する（電源リング認識ステップ（ステップＳ３４））。ステップＳ３４の処理は、図１のフローチャートにおけるステップＳ１４の処理と同様であり、説明を省略する。
【００７１】
次に、電源ラインを配線する領域の候補となる領域（電源配線候補領域）を設定する（電源配線候補領域設定ステップ（ステップＳ３６））。ステップＳ３６の処理は、図１のフローチャートにおけるステップＳ１６の処理と同様であり、説明を省略する。
【００７２】
次に、電源ラインの配線を禁止する領域（電源配線禁止領域）を設定するようにしてもよい（電源配線禁止領域設定ステップ（ステップＳ３８））。ここで、ステップＳ３６で設定した電源配線候補領域が、所定の電位と異なる電位を供給される所与の電源リングの配置領域と重複する場合には、電源ラインを配線する配線層（例えば、ステップＳ３０において指定した配線層）に基づいて、当該電源配線候補領域を電源配線禁止領域に設定するか否かを決定するようにしてもよい。電源ラインを配線する配線層の情報に加えて、レイアウト規則（異なる配線層の電源ラインを接続する場合は必ずスタックＶＩＡで接続する等）も考慮して当該電源配線候補領域を電源配線禁止領域に設定するか否かを決定するようにしてもよい。
【００７３】
例えば、半導体集積回路装置が第２メタル層に形成されたＶＤＤ電源リングを含むＩＰモジュールと第２メタル層に形成されたＶＳＳ電源リングを含む他のＩＰモジュールを含み、異なる配線層の電源ラインは必ずスタックＶＩＡで接続する場合において、ステップＳ１０で当該ＶＤＤ電源リングに接続される縦方向及び横方向のＶＤＤ電源ラインを配線するための配線層としてそれぞれ第４メタル層及び第１メタル層を指定した場合、縦方向のＶＤＤ電源ラインについて設定された電源配線候補領域が、当該ＶＳＳ電源リングの配置領域と重複する場合には、当該電源配線候補領域が電源配線禁止領域に設定されるようにしてもよい（縦方向の第４メタル層のＶＤＤ電源ラインと横方向の第１メタル層のＶＤＤ電源ラインの間に第２メタル層のＶＳＳ電源リングが存在するので、縦方向の第４メタル層のＶＤＤ電源ラインと横方向の第１メタル層のＶＤＤ電源ラインをスタックＶＩＡで接続するとＶＤＤとＶＳＳがショートする）。
【００７４】
また、例えば、半導体集積回路装置が第２メタル層に形成されたＶＤＤ電源リングを含むＩＰモジュールと第２メタル層に形成されたＶＳＳ電源リングを含む他のＩＰモジュールを含み、異なる配線層の電源ラインは必ずスタックＶＩＡで接続する場合において、ステップＳ３０で当該ＶＤＤ電源リングに接続される縦方向及び横方向のＶＤＤ電源ラインを配線するための配線層としてそれぞれ第４メタル層及び第３メタル層を指定した場合、縦方向のＶＤＤ電源ラインについて設定された電源配線候補領域が、当該ＶＳＳ電源リングの配置領域と重複する場合には、当該電源配線候補領域は電源配線禁止領域に設定しなくてもよい（縦方向の第４メタル層のＶＤＤ電源ラインと横方向の第３メタル層のＶＤＤ電源ラインの下層に第２メタル層のＶＳＳ電源リングが存在するので、縦方向の第４メタル層のＶＤＤ電源ラインと横方向の第３メタル層のＶＤＤ電源ラインをスタックＶＩＡで接続してもＶＤＤとＶＳＳはショートしない）。
【００７５】
次に、電源ラインを配線する（電源ライン配線ステップ（ステップＳ４０））。ステップＳ４０の処理は、図１のフローチャートにおけるステップＳ２０の処理と同様であり、説明を省略する。
【００７６】
最後に、その他の電源ラインを自動配線するようにしてもよい（電源ライン自動配線ステップ（ステップＳ４２））。ステップＳ４２の処理は、図１のフローチャートにおけるステップＳ２２の処理と同様であり、説明を省略する。
【００７７】
図１１のフローチャートでは、電源ライン配線層指定ステップ（ステップＳ３０）は、ＩＰモジュール配置ステップ（ステップＳ３２）の前に行われているが、電源ライン配線層指定ステップは、電源配線禁止領域設定ステップ（ステップＳ３８）の前の任意のタイミングで行えばよい。
【００７８】
図１２〜図１５は、図１１のフローチャートにおける各ステップでの処理が終了した後の電源レイアウトの状態の一例を説明するための図である。以下、図１１のフローチャートを参照しながら図１２〜図１５について説明する。
【００７９】
図１２は、図１１のフローチャートにおけるステップＳ３０（電源ライン配線層選択ステップ）及びステップＳ３２（モジュール配置ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００８０】
半導体集積回路装置２００は、例えば４層の配線層（下層から順に第１メタル層〜第４メタル層）を有し、ＩＰモジュール２１０及び２２０を含んで構成されている。また、異なる配線層の電源ラインは必ずスタックＶＩＡで接続するというルールが存在するものとする。
【００８１】
まず、ステップＳ３０での処理により、例えば、第１のＶＤＤ電源配線方向（縦方向）の電源ラインを配線するための配線層として第４メタル層が指定され、第２のＶＤＤ電源配線方向（横方向）の電源ラインを配線するための配線層として第３メタル層が指定されている。
【００８２】
次に、ステップＳ３２での処理により、ＩＰモジュール２１０及び２２０が所定の位置に配置されている。ＩＰモジュール２１０は、第２メタル層において形成されたＶＤＤ電源リング２１２を含んでいる。ＶＤＤ電源リング２１２はＶＤＤ電位が供給される電源リングである。ＶＤＤ電源リング２１２は、ＩＰモジュール２１０のコア部分２１４の外側に配置され、コア部分２１４にＶＤＤ電位を供給する機能を果たしている。また、ＩＰモジュール２２０は、第２メタル層において形成されたＶＳＳ電源リング２２２を含んでいる。ＶＳＳ電源リング２２２はＶＳＳ電位が供給される電源リングである。ＶＳＳ電源リング２２２は、ＩＰモジュール２２０のコア部分２２４の外側に配置され、コア部分２２４にＶＳＳ電位を供給する機能を果たしている。ＶＤＤ電源リング２１２及びＶＳＳリング２２２は、例えば、環状に形成された一部が切断されていてもよい。なお、図１３〜図１５においては、ＩＰモジュール２１０及び２２０のそれぞれコア部分２１４、２２４及びＶＤＤ電源リング２１２、ＶＳＳ電源リング２２２とコア部分２１４、２２４を接続する電源ラインは省略しており図示していない。
【００８３】
ＶＤＤ電源リング２１２は、２１２−１及び２１２−３の矩形部分が第１の方向に沿って敷設され、２１２−２及び２１２−４の矩形部分が第２の方向に沿って敷設されている。また、ＶＳＳ電源リング２２２は、２２２−１及び２２２−３の矩形部分が第１の方向に沿って敷設され、２２２−２及び２２２−４の矩形部分が第２の方向に沿って敷設されている。
【００８４】
図１２では、後でＶＤＤ電源ラインを縦方向及び横方向に配線してＶＤＤ電源リング２１２に接続するので、第１の方向及び第２の方向がそれぞれ第１のＶＤＤ電源配線方向（縦方向）及び第２のＶＤＤ電源配線方向（横方向）と一致するようにＩＰモジュール２１０及び２２０が配置されている。
【００８５】
図１３は、図１１のフローチャートにおけるステップＳ３４（電源リング認識ステップ）、ステップＳ３６（電源配線候補領域設定ステップ）及びステップＳ３８（電源配線禁止領域設定ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００８６】
まず、ステップＳ３４において、ＩＰモジュール２１０のＶＤＤ電源リング２１２が存在する領域及びＩＰモジュール２２０のＶＳＳ電源リング２２２が存在する領域が認識される。次に、ステップＳ３６において、ＶＤＤ電源リング２１２の、第１のＶＤＤ電源配線方向（縦方向）と一致する第１の方向に沿って敷設された部分２１２−１、２１２−３をそれぞれ含む第１のＶＤＤ電源配線方向（縦方向）に沿った領域２３０及び２４０が電源配線候補領域に設定される。さらに、ＶＤＤ電源リング２１２の、第２のＶＤＤ電源配線方向（横方向）と一致する第２の方向に沿って敷設された部分２１２−２、２１２−４をそれぞれ含む第２のＶＤＤ電源配線方向（横方向）に沿った領域２５０及び２６０が電源配線候補領域に設定される。図１３では、電源配線候補領域２３０、２４０、２５０及び２６０は半導体集積回路装置２００の内縁まで達しているが、例えば、半導体集積回路装置２００の内側の周辺部にＶＤＤ電源リングが配置されているような場合には、当該ＶＤＤ電源リングに達するまでの領域であってもよい。
【００８７】
次に、ステップＳ３８において、電源配線候補領域２３０、２４０、２５０及び２６０が、ＶＤＤ電位と異なるＶＳＳ電位を供給されるＶＳＳ電源リング２２２の配置領域と重複する場合には、ステップＳ３０において指定した配線層に基づいて、当該電源配線候補領域２３０、２４０、２５０及び２６０を電源配線禁止領域に設定するか否かが決定される。ステップＳ３０では、第１のＶＤＤ電源配線方向（縦方向）の電源ラインを配線するための配線層として第４メタル層が指定され、第２のＶＤＤ電源配線方向（横方向）の電源ラインを配線するための配線層として第３メタル層が指定されている。そのため、ステップＳ４０で、源配線候補領域２４０においてＶＤＤ電源ラインの電源配線を行った場合に、第１のＶＤＤ電源配線方向（縦方向）の第４メタル層のＶＤＤ電源ラインと第２のＶＤＤ電源配線方向（横方向）の第３メタル層のＶＤＤ電源ラインの下層に第２メタル層のＶＳＳ電源リング２２２（２２２−３の部分）が存在することになる。そのため、配線候補領域２４０とＶＳＳ電源リング２２２の配置領域が重複する領域（２２２−３の部分）において、第１のＶＤＤ電源配線方向（縦方向）のＶＤＤ電源ラインと第２のＶＤＤ電源配線方向（横方向）のＶＤＤ電源ラインを、ＶＩＡで接続してもＶＤＤとＶＳＳはショートしない。従って、電源配線候補領域２４０は電源配線禁止領域に設定しなくてもよい。
【００８８】
図１４は、図１１のフローチャートにおけるステップＳ４０（電源ライン配線ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００８９】
ステップＳ４０では、まず、電源配線候補領域２３０において、第１のＶＤＤ電源配線方向（縦方向）に沿ってＶＤＤ電源ライン２３２を第４メタル層で配線しＶＤＤ電源リング２１２とスタックＶＩＡ２３２−１及び２３２−２で接続させる。次に、電源配線候補領域２４０において、第１のＶＤＤ電源配線方向（縦方向）に沿ってＶＤＤ電源ライン２４２を第４メタル層で配線しＶＤＤ電源リング２１２とスタックＶＩＡ２４２−１及び２４２−２で接続させる。次に、電源配線候補領域２５０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン２５２を第３メタル層で配線しＶＤＤ電源リング２１２とスタックＶＩＡ２３２−１及び２４２−１で接続させる。次に、電源配線候補領域２６０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン２６２を第３メタル層で配線しＶＤＤ電源リング２１２とスタックＶＩＡ２３２−２及び２４２−２で接続させる。なお、電源配線候補領域２３０、２４０、２５０及び２６０におけるＶＤＤ電源ラインの配線の順序はこれに限られず、任意の順序で配線してよい。同様に、スタックＶＩＡ２３２−１、２３２−２、２４２−１、２４２−２の配置の順序もこれに限られず、任意の順序で配置してよい。
【００９０】
図１５は、図１のフローチャートにおけるステップＳ４２（電源ライン自動配線ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００９１】
ステップＳ４２では、まず、所与の自動配線ツールを使用して、第１のＶＤＤ電源配線方向（縦方向）に沿って第４メタル層のＶＤＤ電源ライン２３４−１、２３４−２、２３６−１、２３６−２及び２３８−１、２３８−２を自動配線させて第２メタル層のＶＤＤ電源リング２１２とスタックＶＩＡ２３４−３、２３４−４、２３６−３、２３６−４及び２３８−３、２３８−４で接続させる。例えば、ＶＤＤ電源リング２１２の内側を配線禁止領域に設定し、所定の幅及び長さの３本のＶＤＤ電源ラインを、ＶＤＤ電源ライン２３２及び２４２の間に等間隔に第４メタル層で自動配線するように指定して自動配線ツールに配線させることにより、ＶＤＤ電源ライン２３４−１、２３４−２、２３６−１、２３６−２、２３８−１、２３８−２及びスタックＶＩＡ２３４−３、２３４−４、２３６−３、２３６−４、２３８−３、２３８−４が作成される。
【００９２】
次に、第２のＶＤＤ電源配線方向（横方向）に沿って第３メタル層のＶＤＤ電源ライン２５４−１、２５６−１及び２５４−２、２５６−２を自動配線させて第４メタル層のＶＤＤ電源ライン２３２及び２４２とスタックＶＩＡ２５４−３、２５６−３及び２５４−４、２５６−４で接続させる。例えば、ＶＤＤ電源リング２１２の内側を配線禁止領域に設定し、所定の幅及び長さの２本のＶＤＤ電源ラインを、ＶＤＤ電源ライン２５２及び２６２の間に等間隔に第３メタル層で自動配線するように指定して自動配線ツールに配線させることにより、ＶＤＤ電源ライン２５４−１、２５４−２、２５６−１、２５６−２及びスタックＶＩＡ２５４−３、２５６−３、２５４−４、２５６−４が作成される。
【００９３】
次に、第２のＶＤＤ電源配線方向（横方向）に沿って第３メタル層のＶＤＤ電源ライン２７４−１、２７６−１及び２７４−２、２７６−２を自動配線させて第４メタル層のＶＤＤ電源ライン２３２及び２４２とスタックＶＩＡ２７４−３、２７６−３及び２７４−４、２７６−４で接続させる。ＶＤＤ電源ライン２７４−１、２７６−１及び２７４−２、２７６−２は、例えば、図示しない他のモジュールにＶＤＤ電位を供給するために使用される。
【００９４】
なお、ＶＤＤ電源ライン２５４−１、２５４−２、２５６−１、２５６−２、２７４−１、２７４−２、２７６−１、２７６−２の配線の順序はこれに限られず、任意の順序で配線してよい。同様に、スタックＶＩＡ２５４−３、２５４−４、２５６−３、２５６−４、２７４−３、２７４−４、２７６−３、２７６−４の配置の順序もこれに限られず、任意の順序で配置してよい。
【００９５】
図１６〜図１８は、図１１のフローチャートにおける各ステップでの処理が終了した後の電源レイアウトの状態の他の一例を説明するための図である。以下、図１１のフローチャートを参照しながら図１６〜図１８について説明する。
【００９６】
図１６は、図１１のフローチャートにおけるステップＳ３０（電源ライン配線層選択ステップ）、ステップＳ３２（モジュール配置ステップ）、ステップＳ３４（電源リング認識ステップ）、ステップＳ３６（電源配線候補領域設定ステップ）及びステップＳ３８（電源配線禁止領域設定ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【００９７】
半導体集積回路装置２００は、図１２で説明した半導体集積回路２００と同じであり、異なる配線層の電源ラインは必ずスタックＶＩＡで接続するというルールが存在するものとする。
【００９８】
まず、ステップＳ３０での処理により、例えば、第１のＶＤＤ電源配線方向（縦方向）の電源ラインを配線するための配線層として第４メタル層が指定され、第２のＶＤＤ電源配線方向（横方向）の電源ラインを配線するための配線層として第１メタル層が指定されている。
【００９９】
次に、ステップＳ３２〜Ｓ３６での処理は、図１２及び図１３で説明したステップＳ３２〜Ｓ３６での処理と同じであり、説明を省略する。
【０１００】
次に、ステップＳ３８において、電源配線候補領域２３０、２４０、２５０及び２６０が、ＶＤＤ電位と異なるＶＳＳ電位を供給されるＶＳＳ電源リング２２２の配置領域と重複する場合には、ステップＳ３０において指定した配線層に基づいて、当該電源配線候補領域２３０、２４０、２５０及び２６０を電源配線禁止領域に設定するか否かが決定される。ステップＳ３０では、第１のＶＤＤ電源配線方向（縦方向）の電源ラインを配線するための配線層として第４メタル層が指定され、第２のＶＤＤ電源配線方向（横方向）の電源ラインを配線するための配線層として第１メタル層が指定されている。そのため、ステップＳ４０で、源配線候補領域２４０においてＶＤＤ電源ラインの電源配線を行った場合に、第１のＶＤＤ電源配線方向（縦方向）の第４メタル層のＶＤＤ電源ラインと第２のＶＤＤ電源配線方向（横方向）の第１メタル層のＶＤＤ電源ラインの間に第２メタル層のＶＳＳ電源リング２２２（２２２−３の部分）が存在することになる。そのため、配線候補領域２４０とＶＳＳ電源リング２２２の配置領域が重複する領域（２２２−３の部分）において、第１のＶＤＤ電源配線方向（縦方向）のＶＤＤ電源ラインと第２のＶＤＤ電源配線方向（横方向）のＶＤＤ電源ラインを、スタックＶＩＡで接続するとＶＤＤとＶＳＳがショートする。従って、電源配線候補領域２４０は電源配線禁止領域２４２に設定される。
【０１０１】
図１７は、図１１のフローチャートにおけるステップＳ４０（電源ライン配線ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【０１０２】
ステップＳ４０では、まず、電源配線候補領域２３０において、第１のＶＤＤ電源配線方向（縦方向）に沿ってＶＤＤ電源ライン２３２を第４メタル層で配線しＶＤＤ電源リング２１２とスタックＶＩＡ２３２−１及び２３２−２で接続させる。次に、電源配線候補領域２５０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン２５２を第１メタル層で配線しＶＤＤ電源リング２１２とスタックＶＩＡ２３２−１及び２４２−１で接続させる。次に、電源配線候補領域２６０において、第２のＶＤＤ電源配線方向（横方向）に沿ってＶＤＤ電源ライン２６２を第１メタル層で配線しＶＤＤ電源リング２１２とスタックＶＩＡ２３２−２及び２４２−２で接続させる。電源配線禁止領域２４２には電源配線が行われない。なお、電源配線候補領域２３０、２５０及び２６０におけるＶＤＤ電源ラインの配線の順序はこれに限られず、任意の順序で配線してよい。同様に、スタックＶＩＡ２３２−１、２３２−２、２４２−１、２４２−２の配置の順序もこれに限られず、任意の順序で配置してよい。
【０１０３】
図１８は、図１のフローチャートにおけるステップＳ４２（電源ライン自動配線ステップ）での処理が終了した後の電源レイアウトの状態を示している。
【０１０４】
ステップＳ４２では、まず、所与の自動配線ツールを使用して、第１のＶＤＤ電源配線方向（縦方向）に沿って第４メタル層のＶＤＤ電源ライン２３４−１、２３４−２、２３６−１、２３６−２及び２３８−１、２３８−２を自動配線させて第２メタル層のＶＤＤ電源リング２１２とスタックＶＩＡ２３４−３、２３４−４、２３６−３、２３６−４及び２３８−３、２３８−４で接続させる。
【０１０５】
次に、第２のＶＤＤ電源配線方向（横方向）に沿って第１メタル層のＶＤＤ電源ライン２５４−１、２５６−１及び２５４−２、２５６−２を自動配線させて第４メタル層のＶＤＤ電源ライン２３２及び２４２とスタックＶＩＡ２５４−３、２５６−３及び２５４−４、２５６−４で接続させる。
【０１０６】
次に、第２のＶＤＤ電源配線方向（横方向）に沿って第１メタル層のＶＤＤ電源ライン２７４−１、２７６−１を自動配線させて第４メタル層のＶＤＤ電源ライン２３２とスタックＶＩＡ２７４−３、２７６−３で接続させる。ＶＤＤ電源ライン２７４−１、２７６−１は、例えば、図示しない他のモジュールにＶＤＤ電位を供給するために使用される。
【０１０７】
ここで、電源配線禁止領域２４４における配線を禁止するように指定して、自動配線ツールに自動配線させることにより、電源配線禁止領域２４４においてＶＤＤ電源ラインが配線されないようにすることができる。
【０１０８】
なお、ＶＤＤ電源ライン２５４−１、２５４−２、２５６−１、２５６−２、２７４−１、２７６−１の配線の順序はこれに限られず、任意の順序で配線してよい。同様に、スタックＶＩＡ２５４−３、２５４−４、２５６−３、２５６−４、２７４−３、２７６−３の配置の順序もこれに限られず、任意の順序で配置してよい。
【０１０９】
本実施形態の半導体集積回路装置の電源配線方法によれば、ＩＰモジュールの電源リングの位置にアラインメントして電源ラインを配線することができる。従って、本実施形態の半導体集積回路装置の電源配線方法によれば、電源配線後の修正作業を低減するとともに、後工程の信号配線を容易にするための効率的な電源配線を実現することができる。
【０１１０】
また、本実施形態の半導体集積回路装置の電源配線方法によれば、電源リングのコーナー部分の電源配線を人手で行う必要がないので配線ミスの発生を抑制できるとともに作業工数を削減することができる。
【０１１１】
また、本実施形態の半導体集積回路装置の電源配線方法によれば、自動配線ツールによる電源配線を行う前に、電源リングのコーナー部分の電源配線が終了している。そのため、その他の電源配線（電源リングの各辺についての電源配線）を自動配線ツールに自動配線させても電源配線の大幅な修正作業や後工程の信号配線の配線効率の悪化の原因となる非効率的な電源配線が行われる可能性を低くすることができる。
【０１１２】
また、本実施形態の半導体集積回路装置の電源配線方法によれば、電源配線禁止領域には電源配線がされないので、異なる電源間で配線ショート等することを防止することができる。そのため、電源ラインの修正作業に必要な工数を削減することができる。
【０１１３】
また、本実施形態の半導体集積回路装置の電源配線方法によれば、電源リングの配線層と電源ラインの配線層が異なる場合でも、後の電源配線時にショートエラー等が発生する可能性のある領域には電源配線をさせないようにすることができる。そのため、電源ラインの修正作業に必要な工数を削減することができる。
【０１１４】
２．半導体集積回路装置の設計支援システム、半導体集積回路装置の電源配線プログラム
次に、図１９を用いて本実施形態の半導体集積回路装置の設計支援システムの構成について説明する。本実施形態の半導体集積回路装置の設計支援システム４００は、当該構成要素（各部）の一部を省略した構成としてもよい。
【０１１５】
本実施形態の半導体集積回路装置の設計支援システム４００は、少なくとも一部が所与の第１の方向に沿って敷設され、他の少なくとも一部が前記第１の方向と直交する第２の方向に沿って敷設された電源リングを有する少なくとも１つのモジュールを含む半導体集積回路装置の設計を支援する設計支援システムである。
【０１１６】
操作部４４０は、ユーザーの操作等をデータとして入力するためのものであり、その機能は、例えばキーボードやマウス等のハードウェアにより実現できる。
【０１１７】
記憶部４５０は、処理部４２０や通信部４９０などのワーク領域となるもので、その機能はＲＡＭなどのハードウェアにより実現できる。
【０１１８】
記憶部４５０は、ライブラリ情報記憶部４５２を含む。
【０１１９】
ライブラリ情報記憶部４５２は、設計データにより得られたライブラリ情報（論理回路情報、レイアウト情報、接続情報）や、生成されたネットリストの情報等が記憶されている。
【０１２０】
情報記憶媒体４６０（コンピュータにより読み取り可能な媒体）は、プログラムやデータなどを格納するものであり、その機能は、光ディスク（ＣＤ、ＤＶＤ等）、光磁気ディスク（ＭＯ）、磁気ディスク、ハードディスク、磁気テープ、或いはメモリ（ＲＯＭ）などのハードウェアにより実現できる。
【０１２１】
また情報記憶媒体４６０には、本実施形態の各手段としてコンピュータを機能させるプログラムや補助データ（付加データ）が記憶される。
【０１２２】
処理部４２０は、この情報記憶媒体４６０に格納されるプログラム（電源配線プログラム）や情報記憶媒体４６０から読み出されたデータなどに基づいて本実施形態の種々の処理を行う。即ち情報記憶媒体４６０には、本実施形態の各手段としてコンピュータを機能させるためのプログラム（各手段の処理をコンピュータに実行させるためのプログラム）が記憶される。
【０１２３】
表示部４７０は、本実施形態により生成された画像を出力するものであり、その機能は、ＣＲＴディスプレイ、ＬＣＤ（液晶ディスプレイ）、ＯＥＬＤ（有機ＥＬディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）、タッチパネル型ディスプレイなどのハードウェアにより実現できる。
【０１２４】
音出力部４８０は、本実施形態により生成された音を出力するものであり、その機能は、スピーカ、或いはヘッドフォンなどのハードウェアにより実現できる。
【０１２５】
通信部４９０は、外部（例えばサーバ装置や他の端末機）との間で通信を行うための各種の制御を行うものであり、その機能は、各種プロセッサ又は通信用ＡＳＩＣなどのハードウェアや、プログラムなどにより実現できる。
【０１２６】
処理部４２０（プロセッサ）は、操作部４４０からの操作データやプログラムなどに基づいて、各種処理などを行う。この処理部４２０は記憶部４５０をワーク領域として各種処理を行う。処理部４２０の機能は各種プロセッサ（ＣＰＵ、ＤＳＰ等）、ＡＳＩＣ（ゲートアレイ等）などのハードウェアや、アプリケーションプログラム、ＯＳ（例えば汎用ＯＳ等）により実現できる。
【０１２７】
処理部４２０は、モジュール配置手段４２２、電源配線候補領域設定手段４２４、電源ライン配線手段４２８を含む。処理部４２０は、さらに、電源配線禁止領域設定手段４２６、電源ライン自動配線手段４３０を含んでもよい。
【０１２８】
モジュール配置手段４２２は、第１の方向又は第２の方向の少なくとも一方が、電源リングに所定の電位を供給するための電源ラインが配線される電源配線方向と一致するように、モジュールを配置する処理を行う。
【０１２９】
電源配線候補領域設定手段４２４は、配置されたモジュールに含まれる電源リングの、電源配線方向と一致する第１の方向又は第２の方向に沿って敷設された部分を含む電源配線方向に沿った領域を電源配線候補領域に設定する処理を行う。
【０１３０】
電源配線禁止領域設定手段４２６は、電源配線候補領域が、所定の電位と異なる電位を供給される所与の電源リングの配置領域と重複する場合には、当該電源配線候補領域を電源配線禁止領域に設定する処理を行う。
【０１３１】
また、電源配線禁止領域設定手段４２６は、電源ラインを配線する配線層に基づいて、電源配線候補領域を電源配線禁止領域に設定するか否かを決定するようにしてもよい。
【０１３２】
電源ライン配線手段４２８は、電源配線候補領域において、電源配線方向に沿って電源ラインを配線し電源リングと接続させる処理を行う。
【０１３３】
また、電源ライン配線手段４２８は、電源配線禁止領域には、電源ラインの配線を行わないようにしてもよい。
【０１３４】
電源ライン自動配線手段４３０は、所与の自動配線ツールに前記電源配線方向に沿って所定の電源ラインを自動配線させて前記電源リングと接続させる処理を行う。
【０１３５】
また、電源ライン自動配線手段４３０は、電源配線禁止領域における配線を禁止するように指定して、自動配線ツールに自動配線させるようにしてもよい。
【０１３６】
本実施形態の半導体集積回路装置の設計支援システム又は電源配線プログラムによれば、各モジュールの電源リングの位置にアラインメントして電源ラインを配線することができる。従って、本実施形態によれば、電源配線後の修正作業を低減するとともに、後工程の信号配線を容易にするための効率的な電源配線を実現することができる。また、本実施形態によれば、各モジュールの電源リングのコーナー部分の電源配線を人手で行う必要がないので配線ミスの発生を抑制できるとともに作業工数を削減することができる。
【０１３７】
なお、本実施形態の各手段としてコンピュータを機能させるためのプログラム（電源配線プログラム）は、ホスト装置（サーバー）が有する情報記憶媒体からネットワーク及び通信部４９０を介して情報記憶媒体４６０（記憶部４５０）に配信してもよい。このようなホスト装置（サーバー）の情報記憶媒体の使用も本発明の範囲内に含めることができる。
【０１３８】
３．半導体集積回路装置
図２０は、本実施の形態の半導体集積回路装置のブロック図の一例である。
【０１３９】
マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＲＯＭ７１０、ＲＡＭ７２０、ＭＭＵ７３０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＭＡコントローラ５７０、割り込みコントローラ５８０、通信制御回路５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置６６０、プリスケーラ６７０、クロック停止制御回路７４０及びそれらを接続する汎用バス６８０、専用バス７５０等、各種ピン６９０等を含む。
【０１４０】
例えば、ＣＰＵ５１０、ＲＡＭ７２０、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０等は、電源リングを有するＩＰモジュールとして構成されており、マイクロコンピュータ７００は、本実施の形態の電源配線方法、電源配線プログラム又は設計支援システムを用いて設計製造された半導体集積回路装置である。
【０１４１】
４．電子機器
図２１に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（半導体集積回路装置）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【０１４２】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。
【０１４３】
音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【０１４４】
図２２（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【０１４５】
図２２（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【０１４６】
図２２（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【０１４７】
本実施の形態の半導体集積回路装置を図２２（Ａ）〜図２２（Ｃ）の電子機器に組み込むことにより、コストパフォーマンスの高い電子機器を短期間で提供することができる。
【０１４８】
なお、本実施形態を利用できる電子機器としては、図２２（Ａ）〜図２２（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等の種々の電子機器を考えることができる。
【０１４９】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５０】
例えば、図２〜図１０、図１２〜図１８では、ＶＤＤ電源リングにＶＤＤ電源ラインを配線接続する例について説明したが、これに限られない。例えば、ＶＳＳ電源リングにＶＳＳ電源ラインを配線接続する場合やＶＤＤ電源リング及びＶＳＳ電源リングにそれぞれＶＤＤ電源ライン及びＶＳＳ電源ラインを配線接続する場合にも本発明を適用することができる。また、ＶＤＤ電源リングとＶＳＳ電源リングを含むＩＰモジュールを含む半導体集積回路装置についても同様に本発明を適用することができる。
【０１５１】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【０１５２】
【図１】本実施の形態の電源配線方法のフローチャートの第１の例を示す図。
【図２】第１の電源配線方法による電源レイアウトの例を示す図。
【図３】第１の電源配線方法による電源レイアウトの例を示す図。
【図４】第１の電源配線方法による電源レイアウトの例を示す図。
【図５】第１の電源配線方法による電源レイアウトの例を示す図。
【図６】第１の電源配線方法による電源レイアウトの他の例を示す図。
【図７】第１の電源配線方法による電源レイアウトの他の例を示す図。
【図８】第１の電源配線方法による電源レイアウトの他の例を示す図。
【図９】第１の電源配線方法による電源レイアウトの他の例を示す図。
【図１０】第１の電源配線方法による電源レイアウトの他の例を示す図。
【図１１】本実施の形態の電源配線方法のフローチャートの第２の例を示す図。
【図１２】第２の電源配線方法による電源レイアウトの例を示す図。
【図１３】第２の電源配線方法による電源レイアウトの例を示す図。
【図１４】第２の電源配線方法による電源レイアウトの例を示す図。
【図１５】第２の電源配線方法による電源レイアウトの例を示す図。
【図１６】第２の電源配線方法による電源レイアウトの他の例を示す図。
【図１７】第２の電源配線方法による電源レイアウトの他の例を示す図。
【図１８】第２の電源配線方法による電源レイアウトの他の例を示す図。
【図１９】本実施形態の集積回路装置の設計支援システムの構成について説明するための図。
【図２０】本実施の形態の半導体集積回路装置のブロック図の一例。
【図２１】半導体集積回路装置を含む電子機器のブロック図の一例。
【図２２】図２２（Ａ）〜図２２（Ｃ）は、種々の電子機器の外観図の例。
【図２３】従来の電源配線方法の一例を説明するための図。
【符号の説明】
【０１５３】
１  半導体集積回路装置、１０  ＩＰモジュール、１２  ＶＤＤ電源リング、１４  コア部分、２０  ＩＰモジュール、２２  ＶＤＤ電源リング、２４  コア部分、３０  電源配線候補領域、３２−１〜３２−３  ＶＤＤ電源ライン、３４−１〜３４−３  ＶＤＤ電源ライン、３６−１〜３６−３  ＶＤＤ電源ライン、３８−１〜３８−３  ＶＤＤ電源ライン、４０  電源配線候補領域、４２−１〜４２−３  ＶＤＤ電源ライン、５０  電源配線候補領域、５２−１〜５２−２  ＶＤＤ電源ライン、５４−１〜５４−２  ＶＤＤ電源ライン、５６−１〜５６−２  ＶＤＤ電源ライン、６０  電源配線候補領域、６２−１〜６２−２  ＶＤＤ電源ライン、７０  電源配線候補領域、７２−１〜７２−２  ＶＤＤ電源ライン、７４−１〜７４−２  ＶＤＤ電源ライン、７６−１〜７６−２  ＶＤＤ電源ライン、８０  電源配線候補領域、８２−１〜８２−２  ＶＤＤ電源ライン、１００  半導体集積回路装置、１１０  ＩＰモジュール、１１２  ＶＤＤ電源リング、１１４  コア部分、１２０  ＩＰモジュール、１２２  ＶＳＳ電源リング、１２４  コア部分、１３０  電源配線候補領域、１３２−１〜１３２−２  ＶＤＤ電源ライン、１３４−１〜１３４−２  ＶＤＤ電源ライン、１３６−１〜１３６−２  ＶＤＤ電源ライン、１３８−１〜１３８−２  ＶＤＤ電源ライン、１４０  電源配線候補領域、１４２  電源配線禁止領域、１５０  電源配線候補領域、１５２−１〜１５２−２  ＶＤＤ電源ライン、１５４−１〜１５４−２  ＶＤＤ電源ライン、１５６−１〜１５６−２  ＶＤＤ電源ライン、１６０  電源配線候補領域、１６２−１〜１６２−２  ＶＤＤ電源ライン、１７４  ＶＤＤ電源ライン、１７６  ＶＤＤ電源ライン、２００  半導体集積回路装置、２１０  ＩＰモジュール、２１２  ＶＤＤ電源リング、２１４  コア部分、２２０  ＩＰモジュール、２２２  ＶＳＳ電源リング、２２４  コア部分、２３０  電源配線候補領域、２３２  ＶＤＤ電源ライン、２３２−１〜２３２−２  スタックＶＩＡ、２３４−１〜２３４−２  ＶＤＤ電源ライン、２３４−３〜２３４−４  スタックＶＩＡ、２３６−１〜２３６−２  ＶＤＤ電源ライン、２３６−３〜２３６−４  スタックＶＩＡ、２３８−１〜２３８−２  ＶＤＤ電源ライン、２３８−３〜２３８−４  スタックＶＩＡ、２４０  電源配線候補領域、２４２  ＶＤＤ電源ライン、２４２−１〜２４２−２  スタックＶＩＡ、２４４  電源配線禁止領域、２５０  電源配線候補領域、２５２  ＶＤＤ電源ライン、２５４−１〜２５４−２  ＶＤＤ電源ライン、２５４−３〜２５４−４  スタックＶＩＡ、２５６−１〜２５６−２  ＶＤＤ電源ライン、２５６−３〜２５６−４  スタックＶＩＡ、２６０  電源配線候補領域、２６２  ＶＤＤ電源ライン、２７４−１〜２７４−２  ＶＤＤ電源ライン、２７４−３〜２７４−４  スタックＶＩＡ、２７６−１〜２７６−２  ＶＤＤ電源ライン、２７６−３〜２７６−４  スタックＶＩＡ、３００  半導体集積回路装置、３１０  ＩＰモジュール、３１２  ＶＤＤ電源リング、３２０  ＩＰモジュール、３２２  ＶＤＤ電源リング、３３２  ＶＤＤ電源ライン、３４２  ＶＤＤ電源ライン、４００  設計支援システム、４２０  処理部、４２２  モジュール配置手段、４２４  電源配線候補���域設定手段、４２６  電源配線禁止領域設定手段、４２８  電源ライン配線手段、４３０  電源ライン自動配線手段、４４０  操作部、４５０  記憶部、４５２  ライブラリ情報記憶部、４６０  情報記憶媒体、４７０  表示部、４８０  音出力部、４９０  通信部、５１０  ＣＰＵ、５２０  キャッシュメモリ、５３０  ＬＣＤコントローラ、５４０  リセット回路、５５０  プログラマブルタイマ、５６０  リアルタイムクロック（ＲＴＣ）、５７０  ＤＭＡコントローラ、５８０  割り込みコントローラ、５９０  通信制御回路、６００  バスコントローラ、６１０  Ａ／Ｄ変換器、６２０  Ｄ／Ａ変換器、６３０  入力ポート、６４０  出力ポート、６５０  Ｉ／Ｏポート、６６０  クロック発生装置、６７０  プリスケーラ、６８０  汎用バス、６９０  各種ピン、７００  マイクロコンピュータ（半導体集積回路装置）、７１０  ＲＯＭ、７２０  ＲＡＭ、７３０  ＭＭＵ、７４０  クロック停止制御回路、７５０  専用バス、８００  電子機器、８１０  マイクロコンピュータ（半導体集積回路装置）、８２０  入力部、８３０  メモリ、８４０  電源生成部、８５０  ＬＣＤ、８６０  音出力部、９５０  携帯電話、９５２  ダイヤルボタン、９５４  ＬＣＤ、９５６  スピーカ、９６０  携帯型ゲーム装置、９６２  操作ボタン、９６４  十字キー、９６６  ＬＣＤ、９６８  スピーカ、９７０  パーソナルコンピュータ、９７２  キーボード、９７４  ＬＣＤ、９７６  音出力部
【図１】
2009099588.tif 000003
【図２】
2009099588.tif 000004
【図３】
2009099588.tif 000005
【図４】
2009099588.tif 000006
【図５】
2009099588.tif 000007
【図６】
2009099588.tif 000008
【図７】
2009099588.tif 000009
【図８】
2009099588.tif 000010
【図９】
2009099588.tif 000011
【図１０】
2009099588.tif 000012
【図１１】
2009099588.tif 000013
【図１２】
2009099588.tif 000014
【図１３】
2009099588.tif 000015
【図１４】
2009099588.tif 000016
【図１５】
2009099588.tif 000017
【図１６】
2009099588.tif 000018
【図１７】
2009099588.tif 000019
【図１８】
2009099588.tif 000020
【図１９】
2009099588.tif 000021
【図２０】
2009099588.tif 000022
【図２１】
2009099588.tif 000023
【図２２】
2009099588.tif 000024
【図２３】
2009099588.tif 000025