(57)【要約】【課題】Ｃｕ配線を有する半導体装置とその製造方法において、配線間リーク及びショートを抑制し且つＥＭ耐性を向上する。【解決手段】半導体装置の製造方法は、半導体基板１００上に形成されたトレンチ１０２を有する絶縁膜１０１上及びトレンチ１０２内を覆うように、バリアメタル膜１０３を形成する工程（ａ）と、工程（ａ）の後に、トレンチ１０２を埋め込むようにＣｕ膜１０４を形成する工程（ｂ）と、トレンチ１０２からはみ出た部分のＣｕ膜１０４を除去して配線１０５を形成する工程（ｃ）と、工程（ｃ）の後に、絶縁膜１０１上のバリアメタル膜１０３を除去する工程（ｄ）と、工程（ｄ）の後に、配線１０５上を覆うキャップメタル膜１０７を形成する工程（ｅ）と、工程（ｅ）の後に、絶縁膜１０１上に残存するメタル成分１０８を除去する工程（ｆ）とを含む。【選択図】図２
2009141199.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたトレンチを有する絶縁膜上及び前記トレンチ内を覆うように、バリアメタル膜を形成する工程（ａ）と、
前記工程（ａ）の後に、前記トレンチを埋め込むようにＣｕ膜を形成する工程（ｂ）と、
前記トレンチからはみ出た部分の前記Ｃｕ膜を除去して配線を形成する工程（ｃ）と、
前記工程（ｃ）の後に、前記絶縁膜上の部分の前記バリアメタル膜を除去する工程（ｄ）と、
前記工程（ｄ）の後に、前記配線上を覆うキャップメタル膜を形成する工程（ｅ）と、
前記工程（ｅ）の後に、前記絶縁膜上に残存する前記キャップメタル膜の材料を除去する工程（ｆ）とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｅ）は、
前記配線の上部を除去してリセスを形成する工程と、
前記リセスを埋め込むように前記キャップメタル膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２において、
前記リセスを形成する工程において、前記配線の上部をＣｕＯｘ膜とした後に、前記ＣｕＯｘ膜をウェットエッチング処理することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３において、
前記ＣｕＯｘ膜は、前記配線に対するイオン照射、プラズマ照射又はアニール処理により形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４において、
前記イオン照射は、Ｏ2 ガスを用いて行なうことを特徴とする半導体装置の製造方法。
【請求項６】
請求項４において、
前記プラズマ照射は、Ｏ原子又はＯを含む分子を発生させるガスを用いて行なうことを特徴とする半導体装置の製造方法。
【請求項７】
請求項４において、
前記アニール処理は、Ｏ2 ガス雰囲気中にて行なうことを特徴とする半導体装置の製造方法。
【請求項８】
請求項３において、
前記ウェットエッチング処理は、弗素系化合物を含む有機酸を用いて行なうことを特徴とする半導体装置の製造方法。
【請求項９】
請求項２において、
前記リセスは、ＣＭＰを用いて形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９において、
前記ＣＭＰは、研磨粒子、酸化剤、防食剤、反応層形成剤及びｐＨ調整剤を用いて行なうことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１において、
前記工程（ｅ）は、
前記絶縁膜上及び前記配線上を覆うようにフォトレジストを形成する工程と、
前記フォトレジストのうちの前記配線上の部分を現像除去する工程と、
前記フォトレジストが除去された前記配線上に前記キャップメタル膜を形成する工程とを含み、
前記工程（ｆ）は、前記フォトレジストのうちの前記絶縁膜上に残された部分を除去することにより行なうことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１において、
前記フォトレジストを現像除去する工程において、前記フォトレジストのうちの前記配線上の部分は完全に感光し且つ前記フォトレジストのうちの前記絶縁膜上の部分は完全には感光しない強度の露光を行なうことにより、前記絶縁膜上にのみ前記フォトレジストを残すことを特徴とする半導体装置の製造方法。
【請求項１３】
半導体基板上に形成された絶縁膜にＣｕ膜が埋め込まれた配線を有し、
前記配線上にのみキャップメタル膜が形成されていることを特徴とする半導体装置。
【請求項１４】
請求項１３において、
前記キャップメタル膜は、コバルトタングステンリン又はコバルトタングステンボロンからなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダマシン法により形成されたＣｕ配線を有する半導体装置に関し、また、その製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩの高性能化を達成するために、Ｃｕ配線が一般的に使用されている。Ｃｕ配線を用いると、従来のＡｌ配線と比較して、低抵抗、低容量及び高信頼性を得ることができる。しかしながら、ＣｕはＡｌと比較して非常に酸化されやすい。そのため、Ｃｕ表面の酸化を抑制するために窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜等のライナー膜を成膜する必要があった。しかし、Ｃｕ膜とライナー膜との密着性は悪く、活性化エネルギーが低い。そのため、Ｃｕ膜とライナー膜との界面がＣｕ原子の優先的拡散路となり、ＥＭ（Electro Migraion）耐性が劣化するという問題がある。
【０００３】
そこで、Ｃｕ表面の原子拡散を抑制してＥＭ耐性を向上する目的のため、ＣＭＰ（Chemical Mechanical Polish ）処理後のＣｕ表面に、無電界めっき法によりコバルトタングステンリン（ＣｏＷＰ）膜に代表されるキャップメタル膜を形成する技術が期待されている。
【０００４】
以下に、図４（ａ）〜（ｄ）及び図５（ａ）〜（ｄ）を用いて従来の半導体装置の製造方法について説明する。
【０００５】
まず、図４（ａ）に示すように、半導体基板１０上に層間絶縁膜１１を形成する。次に、図４（ｂ）に示すように、層間絶縁膜１１にトレンチ１２を形成する。次に、図４（ｃ）に示すように、トレンチ１２の底面及び側面を覆うように層間絶縁膜１１上にバリアメタル膜１３を堆積する。次に、図４（ｄ）に示すように、トレンチ１２を埋め込むようにＣｕ膜１４を堆積する。
【０００６】
次に、図５（ａ）に示すように、トレンチ１２からはみ出た部分のＣｕ膜１４を除去してトレンチ１２内にＣｕ配線１５を形成する。次に、図５（ｂ）に示すように、層間絶縁膜１１の上に堆積している部分のバリアメタル膜１３を除去する。次に、図５（ｃ）に示すように、トレンチ１２に埋め込まれてたＣｕ配線１５の上部を一部除去し、トレンチ１２上部にリセス１６を形成する。次に、図５（ｄ）に示すように、無電解めっきを用いてリセス１６にキャップメタル膜１７を形成する。
【特許文献１】特開２００７−５９９０１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の製造方法により形成された配線を有する半導体装置において、Ｃｕ配線間のリーク電流が増大するという問題、Ｃｕ配線がショートするという問題等が発生する。よって、この点の解決が課題となっている。
【０００８】
上記の課題に鑑み、本発明は、キャップメタル膜形成に伴うＣｕ配線間のリーク電流の増大、Ｃｕ配線のショート等を抑制することが可能である半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記のリーク電流の増大及び配線のショートの問題は、次のような理由によって発生すると考えられる。
【００１０】
従来の製造方法により形成された配線を有する半導体装置において、図６に示すように、キャップメタル膜１７がＣｕ配線１５上に形成されるのに加え、キャップメタル膜１７と同じ材料からなるメタル成分１８が層間絶縁膜１１上に形成されている。これは、無電界めっきによりキャップメタル膜１７を成膜する際の選択性が不十分であることに起因する。
【００１１】
つまり、選択性が十分に高ければ、図５（ｄ）に示すようにリセス１６の部分にのみキャップメタル膜１７が成膜され、層間絶縁膜１１上には何も形成されないはずである。しかし、実際には選択性が不十分であるため、図５（ｄ）のようにはならず、Ｃｕ配線１５上にメタルキャップ膜１７が形成されるのに加え、層間絶縁膜１１上にメタル成分１８が形成されてしまっている（図６）。このように層間絶縁膜１１上にメタル成分１８が存在すると、Ｃｕ配線間のリーク電流が増大するという問題、Ｃｕ配線がショートするという問題等が発生する。
【００１２】
そこで、本発明においては、Ｃｕ配線１５上にのみキャップメタル膜１７を形成し、層間絶縁膜１１上にはメタル成分１８を残さないようにすることにより、Ｃｕ配線間のリーク電流の増大及びＣｕ配線のショートを抑制する。
【００１３】
より具体的に、本発明に係る半導体装置の製造方法は、半導体基板上に形成されたトレンチを有する絶縁膜上及びトレンチ内を覆うように、バリアメタル膜を形成する工程（ａ）と、工程（ａ）の後に、トレンチを埋め込むようにＣｕ膜を形成する工程（ｂ）と、トレンチからはみ出た部分のＣｕ膜を除去して配線を形成する工程（ｃ）と、工程（ｃ）の後に、絶縁膜上の部分のバリアメタル膜を除去する工程（ｄ）と、工程（ｄ）の後に、配線上を覆うキャップメタル膜を形成する工程（ｅ）と、工程（ｅ）の後に、絶縁膜上に残存するキャップメタル膜の材料を除去する工程（ｆ）とを含む。
【００１４】
このようにすると、トレンチにＣｕ膜が埋め込まれた構造の配線上にのみキャップメタル膜が形成され、絶縁膜上にはキャップメタル膜の材料が残存しない構造の半導体装置を製造することができる。これにより、Ｃｕ配線間のリーク電流の増大及びＣｕ配線同士のショートを防ぐことができると共に、ＥＭ耐性を向上することができる。
【００１５】
尚、本発明に係る半導体装置の製造方法において、工程（ｅ）は、配線の上部を除去してリセスを形成する工程と、リセスを埋め込むようにキャップメタル膜を形成する工程とを含むことが好ましい。
【００１６】
絶縁膜上にはキャップメタル膜の材料が残存しない構造を得るための方法として、このようにすることができる。
【００１７】
尚、リセスを形成する工程において、配線の上部をＣｕＯｘ膜とした後に、ＣｕＯｘ膜をウェットエッチング処理することが好ましい。
【００１８】
トレンチに埋め込まれたＣｕ膜（配線）の上部を除去するための方法として、このようにしてもよい。尚、ＣｕＯｘは、種類を問わない酸化銅（ＣｕＯ、ＣｕＯ2 又はその混合物等）を意味するものとする。
【００１９】
また、ＣｕＯｘ膜は、配線に対するイオン照射、プラズマ照射又はアニール処理により形成することが好ましい。
【００２０】
尚、イオン照射は、Ｏ2 ガスを用いて行なうことが好ましい。プラズマ照射は、Ｏ原子又はＯを含む分子を発生させるガスを用いて行なうことが好ましい。アニール処理は、Ｏ2 ガス雰囲気中にて行なうことが好ましい。
【００２１】
ＣｕＯｘ膜の形成方法として、このような方法が挙げられる。
【００２２】
また、ウェットエッチング処理は、弗素系化合物を含む有機酸を用いて行なうことが好ましい。
【００２３】
また、リセスは、ＣＭＰを用いて形成することが好ましい。ＣＭＰは、研磨粒子、酸化剤、防食剤、反応層形成剤及びｐＨ調整剤を用いて行なうことが好ましい。
【００２４】
トレンチ内に埋め込まれたＣｕ膜の上部を除去してリセスを形成する方法として、このようにしても良い。
【００２５】
また、本発明に係る半導体装置の製造方法において、工程（ｅ）は、絶縁膜上及び配線上を覆うようにフォトレジストを形成する工程と、フォトレジストのうちの配線上の部分を現像除去する工程と、フォトレジストが除去された配線上にキャップメタル膜を形成する工程とを含み、工程（ｆ）は、フォトレジストのうちの絶縁膜上に残された部分を除去することにより行なうことが好ましい。
【００２６】
このようにすると、キャップメタルを形成した後に絶縁膜上のフォトレジストを除去する際、フォトレジスト上に残存しているキャップメタル膜の材料を同時に除去することができる。絶縁膜上にはキャップメタル膜が存在しない構造を得るための方法として、このようにしてもよい。
【００２７】
更に、この方法では、リセスを形成することなく、トレンチに埋め込まれたＣｕ膜からなる配線の上にキャップメタル膜を形成している。このような構造を用いると、トレンチに埋め込まれたＣｕ膜（配線）の上部を除去した部分であるリセスにキャップメタル膜を埋め込む構造よりも配線抵抗が小さくなる。これは次の理由による。
【００２８】
まず、キャップメタル膜に用いられる材料は、通常、配線のＣｕに比べれば一般に比抵抗が高い。また、Ｃｕ膜とその上のキャップメタル膜とを合わせて配線と考えると、リセスを設けない構造の方が、配線の上部を除去してリセスを設ける構造に比べ、キャップメタル膜を構成する材料のＣｕに対する割合を小さくすることができる。このため、リセスを設けない構造の方が、リセスを設ける構造よりも配線抵抗が小さくなる。
【００２９】
尚、フォトレジストを現像除去する工程において、フォトレジストのうちの配線上の部分は完全に感光し且つフォトレジストのうちの絶縁膜上の部分は完全には感光しない強度の露光を行なうことにより、自己整合的に絶縁膜上にのみフォトレジストを残すことが好ましい。
【００３０】
絶縁膜はフォトレジストの露光に用いる光である露光光を比較的透過しやすいのに対し、Ｃｕからなる配線は前記露光光を比較的反射しやすい。そのため、絶縁膜上及び配線上を覆うように形成されたフォトレジストに対して全面露光を行なうと、配線上の部分のフォトレジストは、絶縁膜上の部分に比べて露光光の反射分だけ露光量が多くなる。これを利用すると、配線上の部分のフォトレジストを完全に感光させると共に絶縁膜上の部分のフォトレジストについては完全には感光させないようにすることが可能である。よって、その後に現像することにより、配線上の部分のフォトレジストを除去して絶縁膜上の部分にのみフォトレジストを残すことがマスクを用いない自己整合的な工程として実現できる。
【００３１】
前記の目的を達成するため、本発明に係る半導体装置は、半導体基板上に形成された絶縁膜にＣｕ膜が埋め込まれた配線を有し、配線上にのみキャップメタル膜が形成されている。
【００３２】
尚、キャップメタル膜は、コバルトタングステンリン又はコバルトタングステンボロンからなることが好ましい。
【００３３】
本発明の半導体装置によると、絶縁膜上にはキャップメタル膜が存在しないために、絶縁膜上にキャップメタル膜が残されていることを原因とするリーク電流の増加及びＣｕ配線のショートは防止されている。
【発明の効果】
【００３４】
本発明によれば、層間絶縁膜上のキャップメタル膜を除去し、Ｃｕ配線上のみにキャップメタルを存在させることができる。その結果、ＥＭ耐性を向上させることができると共に、Ｃｕ配線間のリーク電流の増大及びＣｕ配線のショートを抑制することができる。
【発明を実施するための最良の形態】
【００３５】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置とその製造方法について、図面を参照して説明する。図１（ａ）〜（ｅ）及び図２（ａ）〜（ｄ）は、本実施形態の半導体装置の製造工程を模式的に示す断面図である。
【００３６】
まず、図１（ａ）に示す通り、トランジスタ等（図示省略）が形成された半導体基板１００上に、ＣＶＤ（chemical vapor deposition ）法により層間絶縁膜１０１を形成する。該層間絶縁膜１０１は、例えば、炭素含有シリコン酸化膜（ＳｉＯＣ膜）、シリコン酸化膜（ＳｉＯ2 ）又はその他の低誘電率絶縁膜からなるものとして形成する。
【００３７】
次に、図１（ｂ）に示す工程を行なう。ここでは、フォトリソグラフィ法により、層間絶縁膜１０１上にトレンチパターンのフォトレジストを堆積する。続いて、該フォトレジストをマスクとするドライエッチングを行ない、層間絶縁膜１０１にトレンチ１０２を形成する。この際のエッチングガスとしては、例えば弗化炭素（ＣＦ）系のガスを用いればよい。この後、アッシングを行なってフォトレジストを除去する。
【００３８】
次に、図１（ｃ）の工程を行なう。ここでは、スパッタ法を用いてトレンチ１０２内（トレンチ１０２の側面及び底面）を覆うようにバリアメタル膜１０３を堆積する。この際、トレンチ１０２外の層間絶縁膜１０１上の部分にもバリアメタル膜１０３は堆積される。尚、バリアメタル膜１０３としては、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を用いることができる。
【００３９】
次に、図１（ｄ）に示すように、バリアメタル膜１０３に覆われたトレンチ１０２内を埋め込むＣｕ膜１０４を形成する。このためには、初めにスパッタ法を用いてＣｕシード層（個別の図示はしていない）を形成した後、電解めっき法を用いてトレンチ１０２内を埋め込む。
【００４０】
次に、図１（ｅ）に示す通り、ＣＭＰ法によりトレンチ１０２からはみ出した余剰の部分のＣｕ膜１０４を除去する。トレンチ１０２内には、バリアメタル膜１０３を介して埋め込まれたＣｕ膜１０４によりＣｕ配線１０５が形成される。
【００４１】
次に、図２（ａ）に示す通り、トレンチ１０２外の層間絶縁膜１０１上の部分のバリアメタル膜１０３をＣＭＰ法により除去する。これにより、トレンチ１０２以外の部分において層間絶縁膜１０１の上面を露出させる。
【００４２】
次に
、図２（ｂ）に示すと通り、Ｃｕ配線１０５の上部を一部除去してリセス１０６を形成する。リセス１０６は、例えば次のようにして形成する。
【００４３】
まず、Ｏ2 ガスを用いたイオン照射により、Ｃｕ配線１０５の上部について改質処理を行なう。具体的には、イオン照射のＲＦバイアス及び圧力等を設定して、Ｃｕ配線１０５の上面から深さ５〜３０ｎｍ程度の範囲について改質させる。これにより、Ｃｕ配線１０５のＣｕが酸化され、Ｃｕ配線１０５の表面付近にＣｕＯｘからなる改質層が形成される。
【００４４】
この後、ウェットエッチングを行なうことによりＣｕ配線１０５上の改質層を除去し、リセス１０６を形成する。この際のウェットエッチングには、弗素系化合物が含まれた有機酸を用いる。一般に、ＣｕＯｘ膜はＣｕ膜に比べてエッチング速度が速いため、ＣｕＯｘ膜を選択的に除去することができる。
【００４５】
次に、図２（ｃ）に示す通り、無電解めっき法を用いてキャップメタル膜１０７をＣｕ配線１０５上に形成する。キャップメタル膜１０７は、コバルトタングステンリン（ＣｏＷＰ）、コバルトタングステンボロン（ＣｏＷＢ）等を材料として、Ｃｕ配線１０５上のリセス１０６を埋め込むように形成する。
【００４６】
無電解めっき法によるキャップメタル膜１０７の形成は、ある程度の選択性を有する反応であり、主としてＣｕ配線１０５上にキャップメタル膜１０７が形成される。しかし、この際の選択性は十分に高いものではなく、層間絶縁膜１０１上にもキャップメタル膜１０７と同じ材料からなるメタル成分１０８が堆積する。
【００４７】
次に、図２（ｄ）に示す通り、ＣＭＰ法を用いて研磨を行なう。これにより、Ｃｕ配線１０５上のキャップメタル膜１０７の上部が除去されると共に、層間絶縁膜１０１上に生じていたメタル成分１０８は除去される。
【００４８】
以上のようにして、本実施形態の半導体装置が製造される。このような製造方法によると、層間絶縁膜１０１上からメタル成分１０８（キャップメタル膜１０７の材料の一部）を完全に除去し、Ｃｕ配線１０５上のみにキャップメタル膜１０７が存在する構造を得ることができる。これにより、Ｃｕ配線１０５上以外の部分の層間絶縁膜１０１上にメタル成分１０８が存在する場合に発生する問題、つまり、配線間リーク電流の増大及び配線間のショートを防ぎながら、ＥＭ耐性を向上させることができる。
【００４９】
尚、本実施形態の製造方法において、リセス１０６を形成するための改質処理としてイオン照射を用いた。しかし、これに限るものではなく、例えば、Ｏ原子又はＯを含む分子を発生させるガスを用いたプラズマ処理、Ｏ2 ガス雰囲気中にて行なうアニール処理等を用いることもできる。これらの処理により、Ｃｕ配線１０５の上部が酸化されてＣｕＯｘ膜が形成される。
【００５０】
また、リセス１０６を形成するための更に別の方法として、改質処理及びウェットエッチングを行なう方法に代えて、ＣＭＰ法を用いることもできる。この場合、具体例を挙げると、シリカ、アルミナ等の研磨粒子、過酸化水素、硝酸、過塩素酸等の酸化剤、ベンゾトリアゾール等の防食剤、キナルジン酸等の反応層形成剤、アンモニア等のｐＨ調整剤を用いてＣＭＰ法を実施すればよい。
【００５１】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置とその製造方法について、図面を参照して説明する。図３（ａ）〜（ｅ）は、本実施形態の半導体装置の製造工程を模式的に示す断面図である。
【００５２】
まず、第１の実施形態において図１（ａ）〜（ｅ）を用いて説明したのと同様にして、図１（ｅ）の構造を形成する。つまり、半導体基板１００上の層間絶縁膜１０１に設けられたトレンチ１０２内に、バリアメタル膜１０３を介してＣｕ配線１０５が埋め込まれた構造である。トレンチ１０２外の部分にもバリアメタル膜１０３は残されているが、トレンチ１０２からはみ出た部分のＣｕ膜１０４については除去されている。
【００５３】
この後、図３（ａ）に示すように、層間絶縁膜１０１上の部分のバリアメタル膜１０３をＣＭＰ法により除去する。これにより、トレンチ１０２以外の部分において層間絶縁膜１０１の上面を露出させる。
【００５４】
続いて、図３（ｂ）に示すように、層間絶縁膜１０１上及びＣｕ配線１０５上を覆うようにフォトレジスト２０１を形成する。その後、マスクを用いることなく、フォトレジスト２０１の全面に対して所定の強度の紫外線を照射して露光を行なう。
【００５５】
ここで、層間絶縁膜１０１は、露光に用いる光である露光光（ここでは紫外線）を比較的透過させ易いのに対し、Ｃｕ配線１０５は同じ露光光を比較的反射させやすい。このため、フォトレジスト２０１の全面に均等に露光光（紫外線）を照射したとしても、層間絶縁膜１０１上のフォトレジスト２０１の露光量に比べ、Ｃｕ配線１０５上のフォトレジスト２０１の露光量はＣｕ配線１０５による露光光の反射分だけ多くなる。よって、層間絶縁膜１０１上のフォトレジスト２０１の感光に比べ、Ｃｕ配線１０５上のフォトレジスト２０１の感光の方が優先的に進むことになる。
【００５６】
これを利用すると、マスクを用いることなくフォトレジスト２０１の全面に均等に露光光を照射したとしても、層間絶縁膜１０１上のフォトレジスト２０１は完全には感光せず、Ｃｕ配線１０５上のフォトレジスト２０１は完全に感光するように調整することができる。
【００５７】
このことについて、より詳しく説明する。層間絶縁膜１０１上のフォトレジスト２０１が完全に感光するのに必要な露光量をＥ０とし、Ｃｕ配線１０５上のフォトレジスト２０１が完全に感光するのに必要な露光量をＥ１とする。前記の通り、Ｃｕ配線１０５は層間絶縁膜１０１に比べて露光光を反射し易いため、Ｅ１＜Ｅ０となる。
【００５８】
層間絶縁膜１０１上のフォトレジスト２０１は、フォトレジスト２０１に対する露光量がＥ０であれば完全に感光するが、露光量がＥ０よりも小さい場合には完全には感光されない。
【００５９】
露光量がＥ１であれば、Ｃｕ配線１０５上のフォトレジスト２０１は完全に感光されるが、Ｅ１＜Ｅ０であるから層間絶縁膜１０１上のフォトレジスト２０１は完全には感光しない。このようにして、マスクを用いることなく、Ｃｕ配線１０５上のフォトレジスト２０１は完全に感光し、層間絶縁膜１０１上のフォトレジスト２０１は完全には感光しないように露光を行なうことが可能である。
【００６０】
このような露光を行なった後に、フォトレジスト２０１を現像すると、Ｃｕ配線１０５上のフォトレジスト２０１が選択的に溶解して除去され、層間絶縁膜１０１上にのみフォトレジスト２０１が残される。この様子を図３（ｃ）に示している。
【００６１】
次に、図３（ｄ）に示す通り、無電解めっき法によりキャップメタル膜１０７をＣｕ配線１０５上に形成する。キャップメタル膜１０７は、コバルトタングステンリン（ＣｏＷＰ）、コバルトタングステンボロン（ＣｏＷＢ）等を材料として、Ｃｕ配線１０５上のリセス１０６を埋め込むように形成する。この際、Ｃｕ配線１０５上以外の部分、つまり、層間絶縁膜１０１上のフォトレジスト２０１の上にも、キャップメタル膜１０７の材料がメタル成分１０８として析出する。
【００６２】
次に、図３（ｅ）に示す通り、ウェットエッチングにより層間絶縁膜１０１上に残るフォトレジスト２０１を除去する。この際、フォトレジスト２０１上に堆積されていたメタル成分１０８についても同時に除去される。尚、このウェットエッチングには、エッチング液としては例えばシンナーを用いる。
【００６３】
以上のようにして、本実施形態の半導体装置が製造される。
【００６４】
本実施形態の半導体装置の製造方法を第１の実施形態の場合と比較すると、トレンチ１０２内のＣｕ配線１０５上の一部を除去した部分であるリセス１０６を形成することなく、Ｃｕ配線１０５上のトレンチ１０２の外の部分にキャップメタル膜１０７を形成している。これにより、本実施形態の半導体装置における配線抵抗は、第１の実施形態の場合に比べて小さくなっている。これは、以下の理由による。
【００６５】
まず、本実施形態のキャップメタル膜１０７に含まれるＣｏ成分は、Ｃｕ配線１０５のＣｕに比べて比抵抗が高いことが既知である。このため、リセス１０６を形成することなくキャップメタル膜１０７を形成する構造の方が、リセス１０６を形成してキャップメタル膜１０７を形成する構造に比べてＣｕ成分に対するＣｏ成分の割合が小さくなる。つまり、Ｃｕ配線１０５とキャップメタル膜１０７とを合わせた配線断面を考えるとき、該配線断面を占めるＣｕに対するＣｏの割合が小さくなる。このため、前記の比抵抗の違いから、本実施形態における構造の方が配線抵抗が小さくなる。
【００６６】
尚、本実施形態において、フォトレジスト２０１の露光はマスクを用いない全面露光により自己整合的に行なっている。このようにすると、マスクを用いて露光を行なうよりも工程数及びコストの点から有利である。しかし、マスクを用いてＣｕ配線１０５上のフォトレジスト２０１のみに露光光を照射するようにすることも当然可能である。
【産業上の利用可能性】
【００６７】
本発明は、Ｃｕ配線を有する半導体装置及びその製造方法として利用することができ、特に、微細化・集積化したＬＳＩにおいて非常に信頼性の高い半導体装置を提供することが可能である。
【図面の簡単な説明】
【００６８】
【図１】図１（ａ）〜（ｅ）は、本発明の第１〜第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】図２（ａ）〜（ｄ）は、図１（ａ）〜（ｅ）に続いて、本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】図３（ａ）〜（ｅ）は、図１（ａ）〜（ｅ）に続いて、本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図４】図４（ａ）〜（ｄ）は、従来の半導体装置の製造方法を説明する断面図である。
【図５】図５（ａ）〜（ｄ）は、図４（ａ）〜（ｄ）に続いて、従来の半導体装置の製造方法を説明する断面図である。
【図６】図６は、従来の半導体装置及びその製造方法における課題を説明するための図である。
【符号の説明】
【００６９】
１００      半導体基板
１０１      層間絶縁膜
１０２      トレンチ
１０３      バリアメタル膜
１０４      Ｃｕ膜
１０５      Ｃｕ配線
１０６      リセス
１０７      キャップメタル膜
１０８      メタル成分
２０１      フォトレジスト
【図１】
2009141199.tif 000003
【図２】
2009141199.tif 000004
【図３】
2009141199.tif 000005
【図４】
2009141199.tif 000006
【図５】
2009141199.tif 000007
【図６】
2009141199.tif 000008