(57)【要約】【課題】配線と半導体層との接触不良を抑制したアクティブマトリクス基板を提供する。【解決手段】本発明によるアクティブマトリクス基板（１００）は、第１配線（１２４）と、第１配線（１２４）を覆う絶縁層（１３０）と、絶縁層（１３０）上に設けられ、第１配線（１２４）と重なる半導体層（１４０）と、半導体層（１４０）上に設けられたエッチストッパ層（１４２）と、半導体層（１４０）と交差する第２配線（１５４）とを備える。第２配線（１５４）は、半導体層（１４０）と重なるがエッチストッパ層（１４２）とは重ならない第１〜第３領域（１５４ａ〜１５４ｃ）を有しており、第１領域（１５４ａ）および第２領域（１５４ｂ）はエッチストッパ層（１４２）を介して互いに対向しており、第３領域（１５４ｃ）は第１領域（１５４ａ）および第２領域（１５４ｂ）と電気的に接続されている。【選択図】図１
2009038308.tif 000002
【特許請求の範囲】
【請求項１】
主面を有する絶縁性基板と、
前記絶縁性基板の前記主面上に設けられ、第１方向に延びている第１配線と、
前記第１配線を覆う絶縁層と、
前記絶縁層上に設けられ、前記第１配線と重なる半導体層と、
前記半導体層上に設けられたエッチストッパ層と、
前記半導体層と交差する第２配線と
を備える、アクティブマトリクス基板であって、
前記第２配線は、
前記半導体層と重なるが前記エッチストッパ層とは重ならない第１領域であって、前記エッチストッパ層に対して前記第１方向と交差する第２方向に位置する第１領域と、
前記半導体層と重なるが前記エッチストッパ層とは重ならない第２領域であって、前記エッチストッパ層を介して前記第１領域と対向する第２領域と、
前記半導体層と重なるが前記エッチストッパ層とは重ならない第３領域であって、前記第１領域および前記第２領域と電気的に接続された第３領域と
を有する、アクティブマトリクス基板。
【請求項２】
前記半導体層に設けられたソース領域、チャネル領域およびドレイン領域を有する薄膜トランジスタと、
画素電極と
をさらに備え、
前記第１配線はゲート配線であり、
前記第２配線は、前記薄膜トランジスタの前記ソース領域と電気的に接続されたソース配線、または、前記薄膜トランジスタの前記ドレイン領域および前記画素電極と電気的に接続されたドレイン配線である、請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記第２配線は、前記半導体層および前記エッチストッパ層の両方と重なる重畳領域であって、前記第１領域と前記第２領域との間に位置する重畳領域をさらに有する、請求項１または２に記載のアクティブマトリクス基板。
【請求項４】
前記半導体層と交差する第３配線をさらに備え、
前記第３配線は、
前記半導体層と重なるが前記エッチストッパ層とは重ならない第４領域であって、前記エッチストッパ層に対して前記第２方向に位置する第４領域と、
前記半導体層と重なるが前記エッチストッパ層とは重ならない第５領域であって、前記エッチストッパ層を介して前記第４領域と対向する第５領域と、
前記半導体層と重なるが前記エッチストッパ層とは重ならない第６領域であって、前記第４領域および前記第５領域と電気的に接続された第６領域と
を有する、請求項１から３のいずれかに記載のアクティブマトリクス基板。
【請求項５】
前記第２配線は、前記第１、２領域の設けられた線状部と、前記第３領域の設けられた付加部とを有する、請求項１から４のいずれかに記載のアクティブマトリクス基板。
【請求項６】
前記第２配線は、前記第１、第２および第３領域の設けられた線状部を有する、請求項１から４のいずれかに記載のアクティブマトリクス基板。
【請求項７】
前記エッチストッパ層は、前記第１方向に沿った一方の端に位置する第１端部と、前記第１方向に沿った他方の端に位置する第２端部とを有しており、
前記第２配線は前記エッチストッパ層の前記第１端部と重なる、請求項１から６のいずれかに記載のアクティブマトリクス基板。
【請求項８】
前記第３領域は前記第１および第２領域と連続するように設けられている、請求項１から７のいずれかに記載のアクティブマトリクス基板。
【請求項９】
前記絶縁性基板は樹脂から形成されている、請求項１から８の何れかに記載のアクティブマトリクス基板。
【請求項１０】
前記絶縁性基板は、樹脂から形成された層を有する複合基板である、請求項１から９のいずれかに記載のアクティブマトリクス基板。
【請求項１１】
前記絶縁性基板は１０ｐｐｍ／℃以上１００ｐｐｍ／℃以下の線膨張係数を有している、請求項１から１０のいずれかに記載のアクティブマトリクス基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置などに用いられるアクティブマトリクス基板に関する。
【背景技術】
【０００２】
アクティブマトリクス基板は、表示装置、例えば、液晶表示装置に用いられている。液晶表示装置は、大型テレビジョンだけでなく携帯電話の表示部等の小型の表示装置としても利用されている。
【０００３】
アクティブマトリクス基板には、複数の薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が設けられている。ＴＦＴのそれぞれには、ソース領域、チャネル領域およびドレイン領域を有する半導体層が設けられている。半導体層のソース領域は、アクティブマトリクス基板のソース配線と電気的に接続されており、半導体層のドレイン領域は、ドレイン配線を介して画素電極と電気的に接続されている。なお、本明細書において、ソース、ドレインおよびゲート配線は、それぞれ、ソース電極、ドレイン電極およびゲート電極を含むものとする。
【０００４】
ソース配線およびドレイン配線は、露光装置を用いたフォトリソグラフィ法で作製される。一般的に、ソース配線およびドレイン配線は、アライメントずれを考慮して、ゲート配線と重ねて配置される。この場合、ゲート配線とソース配線の重なる部分の面積はゲート−ソース容量に影響を与え、ゲート配線とドレイン配線の重なる部分の面積はゲート−ドレイン容量に影響を与えるため、アライメントがずれると、容量がばらついてしまい、結果として、表示品位が低下することになる。このため、ソース配線およびドレイン配線をゲート配線と交差させることにより、アライメントがずれたときでも、上記容量の変動を抑制し、表示品位の低下を抑制することが知られている（例えば、特許文献１、２参照）。
【０００５】
図８に、特許文献１に開示されているアクティブマトリクス基板９００の模式図を示す。図８（ａ）は、アクティブマトリクス基板９００の平面図であり、図８（ｂ）は、図８（ａ）のＮ−Ｎ’線に沿った断面図である。
【０００６】
アクティブマトリクス基板９００は、絶縁性基板９１０と、絶縁性基板９１０上に設けられたゲート配線９２０と、ゲート配線９２０を覆う絶縁層９３０と、絶縁層９３０上に設けられた半導体層９４０と、絶縁層９３０および半導体層９４０上に設けられたソース配線９５０およびドレイン配線（ドレイン電極）９６０とを備えている。ソース配線９５０およびドレイン配線９６０は、それぞれ、ゲート配線９２０と交差している。したがって、ソース配線９５０およびドレイン配線９６０のアライメントがずれたときでも、ゲート−ソース容量およびゲート−ドレイン容量の変動が抑制され、結果として、表示品位の低下が抑制されている。
【特許文献１】特開平１０−９０７１８号公報
【特許文献２】特開２００２−１５１５２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ソース配線・ドレイン配線とゲート配線との間には絶縁層や半導体層が設けられている。ソース配線およびドレイン配線がゲート配線と交差する場合、絶縁層が薄いと、下側の配線を覆う絶縁層の表面に段差が形成され、上側の配線は、絶縁層やその上に設けられる半導体層の段差を乗り越えて形成されることになり、配線と半導体層との接触が不十分になりやすい。
【０００８】
図９に、図８（ａ）のＬ−Ｌ’線に沿った断面図を示す。アクティブマトリクス基板９００の絶縁層９３０が薄い場合、図９に示すように、ゲート配線９２０を覆う絶縁層９３０の表面に、ゲート配線９２０の厚さに応じた段差が形成される。また、半導体層９４０はゲート配線９２０と重なるように絶縁層９３０の段差上に設けられており、これにより、半導体層９４０自体が、さらに急な傾斜を有する段差の一部を形成する。このため、ソース配線９５０およびドレイン配線９６０は、ゲート配線９２０および半導体層９４０の両方と重なる領域において段差を乗り越えることになり、この部分において導通が不十分となり、配線と半導体層との接触不良が発生しやすい。
【０００９】
また、一般に、配線は、導電膜の上にレジストパターンを形成してエッチングすることによって形成される。導電膜の上にレジストパターンを形成したとき、導電膜の表面の汚れや導電膜の膜質のばらつきに起因して導電膜とレジストとの間の密着性にばらつきが生じている。このため、エッチングによるシフト量もばらつき、絶縁性基板の主面の法線方向からみた配線は、図１０（ａ）に示したような理想的な直線形状ではなく、図１０（ｂ）に示したように、太い部分（凸部分）と細い部分（凹部分）が交互に形成された形状を有している。配線がこのような凹凸形状を有していると、その上の絶縁層や半導体層の膜質や厚さのばらつきが生じ、このばらつきに起因して半導体層とその上に形成する別の配線との接触が不十分になりやすい。
【００１０】
また、近年、電子機器の軽量化を実現するために、ガラス基板よりも軽いプラスチック基板を用いることが試みられている。プラスチック基板は樹脂から形成されており、この樹脂の線膨張係数はガラスよりも低い。したがって、プラスチック基板は周囲温度に応じて大きく伸縮する。また、プラスチック基板は、水の吸収量に応じて伸縮しやすい。このため、プラスチック基板が伸びた場合、プラスチック基板上に設けられた配線に大きな引張応力が加えられ、配線と半導体層の接触不良が発生しやすい。
【００１１】
本発明は、上記問題を鑑みてなされたものであり、その目的は、配線と半導体層との接触不良を抑制したアクティブマトリクス基板を提供することにある。
【課題を解決するための手段】
【００１２】
本発明によるアクティブマトリクス基板は、主面を有する絶縁性基板と、前記絶縁性基板の前記主面上に設けられ、第１方向に延びている第１配線と、前記第１配線を覆う絶縁層と、前記絶縁層上に設けられ、前記第１配線と重なる半導体層と、前記半導体層上に設けられたエッチストッパ層と、前記半導体層と交差する第２配線とを備える、アクティブマトリクス基板であって、前記第２配線は、前記半導体層と重なるが前記エッチストッパ層とは重ならない第１領域であって、前記エッチストッパ層に対して前記第１方向と交差する第２方向に位置する第１領域と、前記半導体層と重なるが前記エッチストッパ層とは重ならない第２領域であって、前記エッチストッパ層を介して前記第１領域と対向する第２領域と、前記半導体層と重なるが前記エッチストッパ層とは重ならない第３領域であって、前記第１領域および前記第２領域と電気的に接続された第３領域とを有する。
【００１３】
ある実施形態において、前記アクティブマトリクス基板は、前記半導体層に設けられたソース領域、チャネル領域およびドレイン領域を有する薄膜トランジスタと、画素電極とをさらに備え、前記第１配線はゲート配線であり、前記第２配線は、前記薄膜トランジスタの前記ソース領域と電気的に接続されたソース配線、または、前記薄膜トランジスタの前記ドレイン領域および前記画素電極と電気的に接続されたドレイン配線である。
【００１４】
ある実施形態において、前記第２配線は、前記半導体層および前記エッチストッパ層の両方と重なる重畳領域であって、前記第１領域と前記第２領域との間に位置する重畳領域をさらに有する。
【００１５】
ある実施形態において、前記アクティブマトリクス基板は、前記半導体層と交差する第３配線をさらに備え、前記第３配線は、前記半導体層と重なるが前記エッチストッパ層とは重ならない第４領域であって、前記エッチストッパ層に対して前記第２方向に位置する第４領域と、前記半導体層と重なるが前記エッチストッパ層とは重ならない第５領域であって、前記エッチストッパ層を介して前記第４領域と対向する第５領域と、前記半導体層と重なるが前記エッチストッパ層とは重ならない第６領域であって、前記第４領域および前記第５領域と電気的に接続された第６領域とを有する。
【００１６】
ある実施形態において、前記第２配線は、前記第１、２領域の設けられた線状部と、前記第３領域の設けられた付加部とを有する。
【００１７】
ある実施形態において、前記第２配線は、前記第１、第２および第３領域の設けられた線状部を有する。
【００１８】
ある実施形態において、前記エッチストッパ層は、前記第１方向に沿った一方の端に位置する第１端部と、前記第１方向に沿った他方の端に位置する第２端部とを有しており、前記第２配線は前記エッチストッパ層の前記第１端部と重なる。
【００１９】
ある実施形態において、前記第３領域は前記第１および第２領域と連続するように設けられている。
【００２０】
ある実施形態において、前記絶縁性基板は樹脂から形成されている。
【００２１】
ある実施形態において、前記絶縁性基板は、樹脂から形成された層を有する複合基板である。
【００２２】
ある実施形態において、前記絶縁性基板は１０ｐｐｍ／℃以上１００ｐｐｍ／℃以下の線膨張係数を有している。
【発明の効果】
【００２３】
本発明によれば、配線と半導体層との接触不良を抑制したアクティブマトリクス基板を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の実施形態を説明する。なお、本発明は、下記の実施形態に限定されるものではない。
【００２５】
（実施形態１）
まず、本発明によるアクティブマトリクス基板の第１実施形態を説明する。ここでは、例示として、液晶表示装置に用いられるアクティブマトリクス基板を説明する。
【００２６】
図１に、本実施形態のアクティブマトリクス基板１００の模式図を示す。図１（ａ）は、アクティブマトリクス基板１００の平面図であり、図１（ｂ）は、ソース配線１５０の枝部１５４の拡大図である。また、図１（ｃ）は、図１（ａ）のＬ−Ｌ’線に沿った断面図であり、図１（ｄ）は、図１（ａ）のＭ−Ｍ’線に沿った断面図であり、図１（ｅ）は、図１（ａ）のＮ−Ｎ’線に沿った断面図である。
【００２７】
アクティブマトリクス基板１００は、主面を有する絶縁性基板１１０と、絶縁性基板１１０の主面上に設けられた第１配線１２０と、第１配線１２０を覆う絶縁層１３０と、絶縁層１３０上に設けられた半導体層１４０と、半導体層１４０上に設けられたエッチストッパ層１４２と、半導体層１４０と交差する第２配線１５０とを備えている。また、アクティブマトリクス基板１００は、半導体層１４０と交差する第３配線１６０をさらに備えている。ここで、絶縁性基板１１０は、例えば、ポリイミド系樹脂、エポキシ系樹脂のような熱硬化性樹脂やポリエーテルサルフォン、ポリカーボネートなどの熱可塑性樹脂を用いて形成されたプラスチック基板であり、第１配線１２０、第２配線１５０、第３配線１６０は、それぞれ、ゲート配線、ソース配線、ドレイン配線である。
【００２８】
ゲート配線１２０は、ｘ方向に延びる本体部１２２と、本体部１２２から分岐されてｙ方向に延びている枝部１２４とを有している。ゲート配線１２０の枝部１２４の一部はＴＦＴ１７０のゲート電極として機能する。ここで、ゲート配線１２０は、ソース配線１５０およびドレイン配線１６０よりも下方に設けられており、ＴＦＴ１７０はボトムゲート構造を有している。
【００２９】
半導体層１４０には、ＴＦＴ１７０のソース領域、チャネル領域およびドレイン領域が設けられている。半導体層１４０は、ゲート配線１２０の枝部１２４と重なるようにｙ方向に延びている。半導体層１４０のチャネル領域におけるｘ方向の長さは、ソース領域およびドレイン領域よりも小さい。半導体層１４０のソース領域はソース配線１５０と電気的に接続されている。半導体層１４０のドレイン領域はドレイン配線１６０と電気的に接続されている。なお、半導体層１４０のうちソース配線１５０の枝部１５４およびドレイン配線１６０と接する部分はｎ＋Ｓｉ半導体層であり、これがコンタクト部として機能している。また、このｎ＋Ｓｉ半導体層は、他の半導体層とは別工程で作製されてもよい。
【００３０】
エッチストッパ層１４２は半導体層１４０上に設けられている。エッチストッパ層１４２を設けていることにより、ソース配線１５０およびドレイン配線１６０をエッチングによって形成するときに、半導体層１４０のチャネル領域がエッチングされることを防止することができる。チャネル領域においてエッチストッパ層１４２のｘ方向の長さは半導体層１４０とほぼ等しく、ソース領域およびドレイン領域においてエッチストッパ層１４２のｘ方向の長さは半導体層１４０およびゲート配線１２０の枝部１２４のそれぞれよりも短い。また、このエッチストッパ層１４２のｙ方向の長さは半導体層１４０およびゲート配線１２０の枝部１２４のそれぞれよりも短い。エッチストッパ層１４２は、ｙ方向に沿った一方の端に位置する第１端部１４２ａと、ｙ方向に沿った他方の端に位置する第２端部１４２ｂとを有している。
【００３１】
ソース配線１５０は、ｙ方向に延びる本体部１５２と、本体部１５２から分岐されてｘ方向に延びている枝部１５４とを有している。また、枝部１５４は、ｘ方向に延びる線状部１５４ｓと、線状部１５４ｓと連続する付加部１５４ｔとを有している。ここでは、付加部１５４ｔは線状部１５４ｓと一体的に設けられており、これにより、幅広部１５４ｕが形成されている。また、ソース配線１５０の枝部１５４の一部は半導体層１４０と接しており、この部分がソース電極として機能する。
【００３２】
ドレイン配線１６０は、ｘ方向に延びる線状部１６０ｓと、線状部１６０ｓと連続する付加部１６０ｔとを有している。付加部１６０ｔは、線状部１６０ｓと一体的に設けられており、これにより、幅広部１６０ｕが形成されている。また、ドレイン配線１６０の一部は半導体層１４０と接しており、この部分がドレイン電極として機能する。ドレイン配線１６０は、また、補助容量電極１８０と電気的に接続されており、補助容量電極１８０は、補助容量配線１２８と対向している。また、ドレイン配線１６０は、画素電極（図示せず）と電気的に接続されている。また、画素電極上には配向膜（図示せず）が形成されている。
【００３３】
なお、ゲート配線１２０は、Ｔａ、Ｔｉ、Ａｌ、Ｍｏ、Ｗおよびこれらを含む合金の単層または積層膜であり、その厚さは、約１０００〜５０００Åである。ゲート配線１２０は、例えば、厚さ約１０００Å／２０００Å／５００ÅのＴｉ／Ａｌ／Ｔｉの積層膜である。
【００３４】
また、絶縁層１３０は、Ｓｉ3Ｎ4、ＳｉＯ2の単層または積層膜であり、その厚さは約３５００Åである。例えば、半導体層１４０は、厚さ約５００Åのシリコンから形成されている。また、エッチストッパ層１４２は、絶縁層１３０と同様に、Ｓｉ3Ｎ4、ＳｉＯ2の単層または積層膜であり、その厚さは約１５００Åである。エッチストッパ層１４２は、裏面露光により、ゲート配線１２０に対応して形成される。
【００３５】
また、ソース配線１５０は、Ｔａ、Ｔｉ、Ａｌ、Ｍｏ、Ｗおよびこれらを含む合金の単層または積層膜であり、その厚さは、１０００〜５０００Åである。ソース配線１５０は、例えば、厚さ約１０００Å／２０００Å／５００ÅのＴｉ／Ａｌ／Ｔｉの積層膜であり、ゲート配線１２０と同様の材料から形成されていてもよい。また、ドレイン配線１６０は、ソース配線１５０と同様の材料および同様の厚さで作製されている。
【００３６】
また、例えば、ソース配線１５０の本体部１５２の幅は７μｍであり、ソース配線１５０の枝部１５４の線状部１５４ｓおよび付加部１５４ｔの幅は、それぞれ、５μｍ、７μｍである。ドレイン配線１６０の線状部１６０ｓおよび付加部１６０ｔの幅は、それぞれ、５μｍ、７μｍである。なお、ｎ＋Ｓｉ半導体層から形成されたコンタクト部は、ソース配線１５０の枝部１５４およびドレイン配線１６０の一部として半導体層１４０と接するように設けられてもよい。
【００３７】
本実施形態のアクティブマトリクス基板１００では、ソース配線１５０の枝部１５４は、第１領域１５４ａと、第２領域１５４ｂと、第３領域１５４ｃとを有している。枝部１５４のうち、第１、第２、第３領域１５４ａ、１５４ｂ、１５４ｃのそれぞれは、半導体層１４０と重なるがエッチストッパ層１４２とは重ならない領域である。第１領域１５４ａは、エッチストッパ層１４２に対してｘ方向に位置しており、第２領域１５４ｂは、エッチストッパ層１４２を介して第１領域１５４ａと対向する位置にある。また、第３領域１５４ｃは、第１領域１５４ａおよび第２領域１５４ｂと電気的に接続されている。また、第１領域１５４ａおよび第２領域１５４ｂのｙ方向の長さは６μｍであり、第３領域１５４ｃのｙ方向の長さは６μｍである。
【００３８】
ソース配線１５０の枝部１５４のうち、第１領域１５４ａと第２領域１５４ｂとの間に位置する領域１５５ａは、半導体層１４０およびエッチストッパ層１４２の両方と重なる領域である。以下の説明において、この領域を第１重畳領域とも呼ぶ。絶縁性基板１１０の主面を基準とすると、第１重畳領域１５５ａは、第１〜第３領域１５４ａ、１５４ｂ、１５４ｃよりも高い位置にある。第１領域１５４ａ、第２領域１５４ｂおよび第１重畳領域１５５ａは、枝部１５４の線状部１５４ｓおよび付加部１５４ｔにまたがって設けられており、第３領域１５４ｃは、枝部１５４の付加部１５４ｔに設けられている。また、ソース配線１５０の枝部１５４はエッチストッパ層１４２の第１端部１４２ａと重なり、枝部１５４はエッチストッパ層１４２の第１端部１４２ａを直接的に覆っている。
【００３９】
同様に、ドレイン配線１６０は、第４領域１６０ａと、第５領域１６０ｂと、第６領域１６０ｃとを有している。ドレイン配線１６０のうち、第４、第５、第６領域１６０ａ、１６０ｂ、１６０ｃのそれぞれは、半導体層１４０と重なるがエッチストッパ層１４２とは重ならない領域である。また、第４領域１６０ａは、エッチストッパ層１４２に対してｘ方向に位置しており、第５領域１６０ｂは、エッチストッパ層１４２を介して第４領域１６０ａと対向する位置にある。また、第６領域１６０ｃは、第４領域１６０ａおよび第５領域１６０ｂと電気的に接続されている。ドレイン配線１６０のうち、第４領域１６０ａと第５領域１６０ｂとの間に位置する領域１６１ａは、半導体層１４０およびエッチストッパ層１４２の両方と重なる領域である。以下の説明において、この領域を第２重畳領域とも呼ぶ。第４領域１６０ａ、第５領域１６０ｂおよび第２重畳領域１６１ａは、ドレイン配線１６０の線状部１６０ｓおよび付加部１６０ｔにまたがって設けられており、第６領域１６０ｃは、ドレイン配線１６０の付加部１６０ｔに設けられている。また、ドレイン配線１６０はエッチストッパ層１４２の第２端部１４２ｂと重なり、ドレイン配線１６０はエッチストッパ層１４２の第２端部１４２ｂを直接的に覆っている。
【００４０】
なお、絶縁性基板１１０は樹脂から形成されたプラスチック基板であり、その線膨張係数は３０〜１００ｐｐｍ／℃である。一方、ソース配線１５０およびドレイン配線１６０はＴｉから形成されており、その線膨張係数は約８ｐｐｍ／℃である。
【００４１】
補助容量配線１２８は、ゲート配線１２０と同じ材料から形成されており、ゲート配線１２０と同一工程で形成される。また、ドレイン配線１６０は、ソース配線１５０と同じ材料から形成されており、ソース配線１５０と同一工程で形成される。
【００４２】
なお、図１には示していないが、半導体層１４０、エッチストッパ層１４２、ソース配線１５０およびドレイン配線１６０を覆う保護層が形成される。この保護層は、高温条件（例えば、２００℃）下のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）でＳｉ3Ｎ4を厚さ１５００〜３５００Å堆積することによって形成される。保護層には、ドレイン配線１６０を露出する開口部が設けられる。また、その保護層上に開口部を介してドレイン配線１６０と電気的に接続された画素電極が形成され、画素電極上に配向膜が形成される。この配向膜は高温条件（例えば、２００℃）下で形成される。
【００４３】
以下、比較例１のアクティブマトリクス基板２００と比較して、本実施形態のアクティブマトリクス基板１００の利点を説明する。
【００４４】
図２に、比較例１のアクティブマトリクス基板２００の模式図を示す。図２（ａ）は、アクティブマトリクス基板２００の平面図であり、図２（ｂ）は、図２（ａ）のＬ−Ｌ’線に沿った断面図であり、図２（ｃ）は、図２（ａ）のＮ−Ｎ’線に沿った断面図である。アクティブマトリクス基板２００は、ソース配線２５０の枝部２５４およびドレイン配線２６０に付加部が設けられておらず、第３、第６領域が形成されていない点で、図１に示したアクティブマトリクス基板１００と異なる。
【００４５】
アクティブマトリクス基板２００の絶縁層２３０はゲート配線２２０を覆っており、絶縁層２３０の表面に、ゲート配線２２０の厚さに応じた段差（第１段差）が形成されている。また、半導体層２４０はゲート配線２２０の枝部２２４と重なるように絶縁層２３０の段差上に設けられており、これにより、半導体層２４０自体が、さらに急な傾斜面を有する段差（第２段差）を形成している。この第２段差は第１段差とともにｙ方向に延びている。さらに、エッチストッパ層２４２は半導体層２４０上に設けられており、エッチストッパ層２４２はさらに急な傾斜面を有する段差（第３段差）を形成している。この第３段差は第１、第２段差とともにｙ方向に延びており、第３段差のｙ方向の長さは第１、第２段差よりも短い。特に、ゲート配線２２０の枝部２２４の幅は、ソース領域およびドレイン領域における半導体層２４０よりも小さく、エッチストッパ層２４２は、その枝部２２４と重なっているため、その表面の傾斜は急である。
【００４６】
ソース配線２５０の枝部２５４およびドレイン配線２６０は、このようなエッチストッパ層２４２と交差するため、ソース配線２５０の枝部２５４およびドレイン配線２６０は、エッチストッパ層２４２を乗り越える部分（以下、「乗り越え部分」という。）を有することになる。このため、ソース配線２５０の枝部２５４およびドレイン配線２６０は乗り越え部分において急な傾斜面を有し、乗り越え部分において抵抗増大やエッチングレートの変化が生じるだけでなく、膜厚の変化（低下）や凹凸が発生する。また、基板の主面の法線方向からみてゲート配線２２０の枝部２２４が所定の直線形状からずれた形状に形成されると、その上に積層される半導体層２４０も所定の直線形状からずれた形状に形成されることになる。具体的には、ゲート配線２２０の枝部２２４は０．５〜１μｍ程度の凹凸間隔を有する凹凸形状となっており、このようなゲート配線２２０の凹凸形状に起因して、ゲート配線２２０上の半導体層２４０やエッチストッパ層２４２の膜質や厚さのばらつきを抑制することができない。その結果、ソース配線２５０の枝部２５４およびドレイン配線２６０の導通は乗り越え部分（すなわち、重畳領域２５５ａ、２６１ａ）において不十分になりやすい。このように導通が不十分になると、ＴＦＴ２７０の動作不良が発生する。
【００４７】
また、絶縁性基板２１０として、線膨張係数の高い樹脂から形成されたプラスチック基板を用いている場合、プラスチック基板の主面に平行な方向に関する寸法変化率（以下、「基板伸縮率」と称する。）は、製造プロセス中の処理温度やプラスチック基板の吸収する水分の量に応じて変化する。例えば、温度による基板の伸縮についてみると、ガラス基板の線膨張係数は３〜５ｐｐｍ／℃であるのに対して、プラスチック基板の線膨張係数は３０〜１００ｐｐｍ／℃である。このため、周囲温度を上昇させると、プラスチック基板は大きく伸びることになる。
【００４８】
例えば、液晶表示装置のためのアクティブマトリクス基板を形成する場合、ソース配線２５０およびドレイン配線２６０を形成した後に、高温条件下（例えば、２００℃）で保護層や配向膜（図示せず）を形成する。この場合、プラスチック基板の基板伸縮率は６０００〜２００００ｐｐｍ程度になり、基板サイズが４００ｍｍ×５００ｍｍ程度であると、プラスチック基板は、５００ｍｍの長さ方向に沿って３〜１０ｍｍ程度伸びることになる。また、プラスチック基板のサイズは、水の吸収によって変化しやすく、基板伸縮率は±５００〜１０００ｐｐｍである。プラスチック基板がこのように伸びると、プラスチック基板上に設けられた配線に大きな引っ張り応力が加わることになり、導通が不十分になりやすい。特に、ソース配線２５０の枝部２５４およびドレイン配線２６０の乗り越え部分は構造的に弱いため、この部分で導通が不十分になりやすい。ソース配線２５０の枝部２５４およびドレイン配線２６０の導通が不十分になると表示装置において点欠陥が発生する。
【００４９】
また、一般的に、段差部分の特性は、段差（高低差）、段差部分の角度、および、段差を覆う配線の厚さに応じて変動する。仮に、段差および段差部分の角度が同じであったとすると、配線が薄いほど導通が不十分になる。また、仮に、段差部分の角度および配線の厚さが同じであったすると、段差が大きいほど、導通が不十分となる。絶縁性基板２１０の主面の法線方向から見て、絶縁性基板２１０とゲート配線２２０の枝部２２４とのｙ方向に延びている境界と、エッチストッパ層２４２とソース配線２５０の枝部２５４やドレイン配線２６０のｙ方向に延びている境界との間の間隔が２μｍ以内であると、ゲート配線２２０の枝部２２４に起因する段差とエッチストッパ層２４２に起因する段差とが一体的に存在することになるため、第１段差から第３段差までの高低差が大きくなり、ソース配線２５０の枝部２５４およびドレイン配線２６０のうち、ゲート配線２２０の枝部２２４およびエッチストッパ層２４２の両方と重なる部分（すなわち、第１、第２重畳領域２５５ａ、２６１ａ）が薄くなることがある。以上から、上記間隔が２μｍ以内である場合、導通が不十分になり、配線と半導体層の接触不良が発生しやすい。
【００５０】
これに対して、アクティブマトリクス基板１００のソース配線１５０の枝部１５４は、第１重畳領域１５５ａに対してｙ方向に位置する第３領域１５４ｃを有している。上述したように、枝部１５４の第１重畳領域１５５ａは半導体層１４０およびエッチストッパ層１４２と重なるのに対して、第３領域１５４ｃは半導体層１４０と重なるがエッチストッパ層１４２と重ならない。絶縁層１３０、半導体層１４０およびエッチストッパ層１４２の表面にはゲート配線１２０、半導体層１４０およびエッチストッパ層１４２に対応して段差（テーパー）が形成されているが、ソース配線１５０の枝部１５４が第１重畳領域１５５ａだけでなく第３領域１５４ｃを有することにより、仮に、第１重畳領域１５５ａにおける導通が不十分であったとしても、ソース配線１５０の枝部１５４のうち第１領域１５４ａ、第２領域１５４ｂおよび第３領域１５４ｃと半導体層１４０とが接触しているため、ソース配線１５０の枝部１５４と半導体層１４０との接触不良が抑制されることになり、ＴＦＴ１７０の動作不良の発生を抑制することができる。また、上述したように、裏面露光によってエッチストッパ層１４２を形成し、絶縁性基板１１０の主面の法線方向から見て、絶縁性基板１１０とゲート配線１２０とのｙ方向に延びている境界と、絶縁層１３０とエッチストッパ層１４２とのｙ方向に延びている境界との間の間隔は２μｍ以下となる場合でも、ソース配線１５０の枝部１５４と半導体層１４０との接触不良を抑制することができる。
【００５１】
なお、上述した説明では、ソース配線１５０における幅広部１５４ｕおよびドレイン配線１６０における幅広部１６０ｕが、それぞれ、エッチストッパ層１４２の端部１４２ａ、１４２ｂと重なっていたが、本発明はこれに限定されない。ソース配線１５０の枝部１５４およびドレイン配線１６０の幅が変化することなく、すなわち、付加部１５４ｔ、１６０ｔが設けられることなく、ソース配線１５０の枝部１５４およびドレイン配線１６０がエッチストッパ層１４２の端部１４２ａ、１４２ｂと重なるように配置されてもよい。この場合も、第１重畳領域１５５ａの導通が不十分であったとしてもソース配線１５０の枝部１５４と半導体層１４０との接触不良を抑制して、ＴＦＴ１７０の動作不良の発生を抑制することができる。
【００５２】
また、本実施形態のアクティブマトリクス基板１００では、ソース配線１５０の枝部１５４およびドレイン配線１６０は、それぞれ、ゲート配線１２０と交差している。このため、ソース配線１５０の枝部１５４およびドレイン配線１６０のアライメントがずれたときでも、ゲート−ソース容量およびゲート−ドレイン容量の変動を抑制することができ、結果として、表示品位の低下を抑制することができる。
【００５３】
また、上述した説明では、ソース配線１５０の枝部１５４およびドレイン配線１６０が、それぞれ、エッチストッパ層１４２の端部１４２ａ、１４２ｂと重なっていたが、本発明はこれに限定されない。ソース配線１５０の枝部１５４およびドレイン配線１６０のいずれか一方のみが、エッチストッパ層１４２の対応する端部と重なっていてもよい。
【００５４】
なお、上述した説明では絶縁性基板として樹脂から形成されたプラスチック基板を用いていたが、絶縁性基板は、樹脂から形成された層を含む複合基板であってもよい。複合基板は、ガラス繊維やガラスビーズなどを含有していてもよく、無機膜および有機膜を積層していてもよく、これにより、複合基板は光を散乱させることができる。しかしながら、この場合、複合基板の表面に大きな凹凸が形成されるため、これに伴い絶縁層および半導体層に形成される段差の表面にも凹凸が発生し、この上に形成されるソース配線およびドレイン配線の膜質が悪くなって抵抗が大きくなり、接触不良が発生しやすくなる。特に、裏面露光で形成するエッチストッパ層１４２が所定の直線形状からずれた形状である場合、基板を曲げたり、伸縮したりすると、ソース配線１５０の枝部１５４およびドレイン配線１６０に局所的な力が集中しやすい。しかしながら、ソース配線１５０の枝部１５４およびドレイン配線１６０がそれぞれ、第３領域１５４ｃ、第６領域１６０ｃを有することにより、ソース配線１５０の枝部１５４およびドレイン配線１６０と半導体層１４０との接触不良を抑制することができる。
【００５５】
また、絶縁性基板１１０はガラス基板であってもよい。ただし、絶縁性基板の線膨張係数が１０ｐｐｍ／℃以上１００ｐｐｍ／℃以下である場合、絶縁性基板上に設けられた配線の導通が不十分となりやすいので、上述したように、接触不良を抑制することが特に有効である。なお、ガラス繊維やガラスビーズなどを含有するプラスチック基板を絶縁性基板１１０として用いることにより、線膨張係数１０ｐｐｍ／℃の絶縁性基板１１０を実現することができる。
【００５６】
また、上述した説明では、ソース配線１５０の枝部１５４の付加部１５４ｔおよびドレイン配線１６０の付加部１６０ｔには、第１領域１５４ａ、第２領域１５４ｂ、第３領域１５４ｃ、第１重畳領域１５５ａ、第４領域１６０ａ、第５領域１６０ｂ、第６領域１６０ｃ、および第２重畳領域１６１ａがそれぞれ設けられていたが、本発明はこれに限定されない。ソース配線１５０の枝部１５４の付加部１５４ｔおよびドレイン配線１６０の付加部１６０ｔには、それぞれ第３領域１５４ｃ、第６領域１６０ｃのみが設けられていてもよい。
【００５７】
また、上述した説明では、ソース配線１５０の枝部１５４およびドレイン配線１６０は、半導体層１４０およびエッチストッパ層１４２の両方と重なる重畳領域１５５ａ、１６１ａを有していたが、本発明はこれに限定されない。ソース配線１５０の枝部１５４およびドレイン配線１６０は重畳領域１５５ａ、１６１ａを有していなくてもよく、ソース配線１５０の枝部１５４の第１領域１５４ａと第２領域１５４ｂは第３領域１５４ｃを介してのみ電気的に接続されていてもよく、ドレイン配線１６０の第４領域１６０ａと第５領域１６０ｂは第６領域１６０ｃを介してのみ電気的に接続されていてもよい。
【００５８】
（実施形態２）
図１に示したアクティブマトリクス基板には半導体層ごとに１つのＴＦＴが設けられていたが、本発明はこれに限定されない。半導体層ごとに複数のＴＦＴが設けられていてもよい。
【００５９】
以下、本発明によるアクティブマトリクス基板の第２実施形態を説明する。
【００６０】
図３に、本実施形態のアクティブマトリクス基板１００の模式図を示す。図３（ａ）は、アクティブマトリクス基板１００の平面図であり、図３（ｂ）は、図３（ａ）のＬ−Ｌ’線に沿った断面図であり、図３（ｃ）は、図３（ａ）のＭ−Ｍ’線に沿った断面図であり、図３（ｄ）は、図３（ａ）のＮ−Ｎ’線に沿った断面図である。
【００６１】
本実施形態のアクティブマトリクス基板１００は、半導体層１４０に２つのＴＦＴ、すなわち、ＴＦＴ１７０ａ、１７０ｂのソース領域、チャネル領域およびドレイン領域が設けられている点を除いて、図１を参照して実施形態１において上述したアクティブマトリクス基板と同様の構成を有している。したがって、冗長さを避けるために、実施形態１と重複する説明を省略する。
【００６２】
ソース配線１５０は、ｙ方向に延びる本体部１５２と、本体部１５２から分岐されてｘ方向に延びている第１、第２枝部１５４、１５６とを有している。ソース配線１５０の第１、第２枝部１５４、１５６は、それぞれ、ゲート配線１２０の枝部１２４および半導体層１４０と交差している。ソース配線１５０の第１、第２枝部１５４、１５６は、それぞれ、ＴＦＴ１７０ａ、１７０ｂのソース領域と電気的に接続されている。ゲート配線１２０の枝部１２４の幅は８μｍである。
【００６３】
また、ドレイン配線１６０は補助容量電極１８０からｙ方向に延びてさらにｘ方向に延びたＬ字形状を有している。ドレイン配線１６０は、第１枝部１５４と第２枝部１５６との間で、ゲート配線１２０の枝部１２４および半導体層１４０と交差している。ドレイン配線１６０は、ＴＦＴ１７０ａ、１７０ｂのドレイン領域と電気的に接続されている。
【００６４】
アクティブマトリクス基板１００のソース配線１５０の第１枝部１５４は、半導体層１４０と重なるがエッチストッパ層１４２と重ならない第１、第２、第３領域１５４ａ、１５４ｂ、１５４ｃと、半導体層１４０およびエッチストッパ層１４２の両方と重なる第１重畳領域１５５ａとを有している。第１領域１５４ａは、エッチストッパ層１４２に対してｘ方向に位置しており、第２領域１５４ｂは、エッチストッパ層１４２を介して第１領域１５４ａと対向する位置にある。また、第３領域１５４ｃは、第１領域１５４ａおよび第２領域１５４ｂと電気的に接続されている。また、第３領域１５４ｃは、第１重畳領域１５５ａに対してｘ方向に位置している。ソース配線１５０の第１枝部１５４はエッチストッパ層１４２の第１端部１４２ａと重なっている。
【００６５】
同様に、ソース配線１５０の第２枝部１５６は、第４、第５、第６領域１５６ａ、１５６ｂ、１５６ｃと、半導体層１４０およびエッチストッパ層１４２の両方と重なる第２重畳領域１５７ａとを有している。第４領域１５６ａは、エッチストッパ層１４２に対してｘ方向に位置しており、第５領域１５６ｂは、エッチストッパ層１４２を介して第４領域１５６ａと対向する位置にある。また、第６領域１５６ｃは、第４領域１５６ａおよび第５領域１５６ｂと電気的に接続されている。また、第６領域１５６ｃは、第２重畳領域１５７ａに対してｘ方向に位置している。ソース配線１５０の第２枝部１５６はエッチストッパ層１４２の第２端部１４２ｂと重なっている。
【００６６】
以上のように、ソース配線１５０の第１枝部１５４、第２枝部１５６は、第３領域１５４ｃ、第６領域１５６ｃをそれぞれ有しており、これにより、アクティブマトリクス基板１００の第１枝部１５４、第２枝部１５６と半導体層１４０との接触不良を抑制することができる。
【００６７】
（実施形態３）
図１および図３に示したアクティブマトリクス基板のソース配線は本体部から分岐された枝部を有していたが、本発明はこれに限定されない。ソース配線は枝部を有していなくてもよい。
【００６８】
以下、本発明によるアクティブマトリクス基板の第３実施形態を説明する。
【００６９】
図４に、本実施形態のアクティブマトリクス基板１００の模式図を示す。図４（ａ）は、アクティブマトリクス基板１００の平面図であり、図４（ｂ）は、図４（ａ）のＬ−Ｌ’線に沿った断面図であり、図４（ｃ）は、図４（ａ）のＭ−Ｍ’線に沿った断面図であり、図４（ｄ）は、図４（ａ）のＮ−Ｎ’線に沿った断面図である。
【００７０】
ゲート配線１２０は、分岐されることなくｘ方向に延びている。半導体層１４０は、ゲート配線１２０と重なるようにｘ方向に延びている。
【００７１】
ソース配線１５０はｙ方向に延びている。ソース配線１５０は、ｙ方向に延びる線状部１５０ｓと、線状部１５０ｓと連続する付加部１５０ｔとを有している。ここでは、付加部１５０ｔは線状部１５０ｓと一体的に設けられており、これにより、幅広部１５０ｕが形成されている。また、ソース配線１５０は半導体層１４０と交差している。
【００７２】
ドレイン配線１６０は、補助容量電極１８０からｙ方向に延びる線状部１６０ｓと、線状部１６０ｓと連続する付加部１６０ｔとを有している。付加部１６０ｔは、線状部１６０ｓと一体的に設けられており、これにより、幅広部１６０ｕが形成されている。また、ドレイン配線１６０は半導体層１４０と交差している。
【００７３】
本実施形態のアクティブマトリクス基板１００では、ソース配線１５０は、半導体層１４０と重なるがエッチストッパ層１４２と重ならない第１領域１５０ａ、第２領域１５０ｂ、第３領域１５０ｃと、半導体層１４０およびエッチストッパ層１４２の両方と重なる第１重畳領域１５１ａとを有している。第１領域１５０ａは、エッチストッパ層１４２に対してｙ方向に位置しており、第２領域１５０ｂは、エッチストッパ層１４２を介して第１領域１５０ａと対向する位置にある。また、第３領域１５０ｃは、第１領域１５０ａおよび第２領域１５０ｂと電気的に接続されている。また、第３領域１５０ｃは、ソース配線１５０のうち、第１重畳領域１５１ａに対して半導体層１４０の延びるｘ方向に位置する領域である。
【００７４】
同様に、ドレイン配線１６０は、半導体層１４０と重なるがエッチストッパ層１４２と重ならない第４領域１６０ａ、第５領域１６０ｂ、第６領域１６０ｃと、半導体層１４０およびエッチストッパ層１４２の両方と重なる第２重畳領域１６１ａとを有している。第４領域１６０ａは、エッチストッパ層１４２に対してｙ方向に位置しており、第５領域１６０ｂは、エッチストッパ層１４２を介して第４領域１６０ａと対向する位置にある。また、第６領域１６０ｃは、第４領域１６０ａおよび第５領域１６０ｂと電気的に接続されている。また、第６領域１６０ｃは、第２重畳領域１６１ａに対して半導体層１４０の延びるｘ方向に位置する領域である。
【００７５】
以下、比較例２のアクティブマトリクス基板３００と比較して、本実施形態のアクティブマトリクス基板１００の利点を説明する。
【００７６】
図５に、比較例２のアクティブマトリクス基板３００の模式図を示す。図５（ａ）は、アクティブマトリクス基板３００の平面図であり、図５（ｂ）は、図５（ａ）のＬ−Ｌ’線に沿った断面図であり、図５（ｃ）は、図５（ａ）のＮ−Ｎ’線に沿った断面図である。アクティブマトリクス基板３００は、ソース配線３５０およびドレイン配線３６０に付加部が設けられておらず、第３、第６領域が形成されていない点で図４に示したアクティブマトリクス基板１００と異なる。
【００７７】
アクティブマトリクス基板３００の絶縁層３３０はゲート配線３２０を覆っており、絶縁層３３０には、ゲート配線３２０の厚さに応じた段差が形成されている。また、半導体層３４０はゲート配線３２０と重なるように絶縁層３３０の段差上に設けられており、これにより、半導体層３４０自体が、さらに急な傾斜を有する段差を形成している。このため、ソース配線３５０およびドレイン配線３６０は、半導体層３４０およびエッチストッパ層３４２の両方と重畳する重畳領域３５１ａ、３６１ａにおいて接触不良となりやすい。また、絶縁性基板３１０がプラスチック基板であると、ソース配線３５０およびドレイン配線３６０は、特に接触不良が発生しやすい。ソース配線３５０の導通が不十分になると線欠陥が発生し、また、ドレイン配線３６０の導通が不十分になると表示装置において点欠陥が発生する。
【００７８】
これに対して、アクティブマトリクス基板１００のソース配線１５０は、第１重畳領域１５１ａに対してｘ方向に位置する第３領域１５０ｃを有しており、これにより、ソース配線１５０と半導体層１４０との接触不良を抑制することができる。同様に、ドレイン配線１６０は、第２重畳領域１６１ａに対してｘ方向に位置する第６領域１６０ｃを有しており、これにより、ドレイン配線１６０と半導体層１４０との接触不良を抑制することができる。
【００７９】
なお、上述した説明では、ソース配線１５０の付加部１５０ｔが線状部１５０ｓと一体的に設けられていたことにより、第３領域１５０ｃは第１領域１５０ａ、第２領域１５０ｂおよび第１重畳領域１５１ａと連続していたが、本発明はこれに限定されない。図６に示すように、ソース配線１５０は分岐されていてもよい。ここで、第１領域１５０ａ、第２領域１５０ｂおよび第１重畳領域１５１ａの設けられた線状部１５０ｓは線状であるのに対して、第３領域１５０ｃの設けられた付加部１５０ｔはＵ字形状である。付加部１５０ｔおよび線状部１５０ｓによって開口部が形成され、第３領域１５０ｃは第１領域１５０ａ、第２領域１５０ｂおよび第１重畳領域１５１ａと隣接することなく分離されていている。この場合、ソース配線１５０に幅広部は形成されないが、ソース配線１５０と半導体層１４０との接触不良を抑制することができる。
【００８０】
ただし、第３領域１５０ｃが第１重畳領域１５１ａと分離されているよりも、図４に示したアクティブマトリクス基板１００のように、ソース配線１５０に付加部１５０ｔと線状部１５０ｓとが一体的に設けられた幅広部１５０ｕが形成され、第３領域１５０ｃが第１領域１５０ａ、第２領域１５０ｂおよび第１重畳領域１５１ａと連続しているほうが好ましい。付加部１５０ｔが線状部１５０ｓと一体的に設けられていると、ソース配線１５０がエッチストッパ層１４２の端部１４２ａを覆うことができ、ソース配線１５０と半導体層１４０との接触面積を十分に確保しつつ、接触不良の発生を効果的に抑制できる。
【００８１】
また、近年、アクティブマトリクス基板における配線パターンの高精細化が進んでいるが、図６に示したように分岐したパターンを形成する場合、最小露光間隔などを考慮すると配線の幅が大きくなってしまい、開口率を低下させてしまうことになる。特に、プラスチック基板のように大きく伸縮する絶縁性基板を使用する場合、絶縁性基板の変形マージンを考慮する必要があり、開口率はさらに低下する。このため、開口率の低下を最小限に抑制するためには、配線を分岐することなく幅広部を形成することが好ましい。
【００８２】
（実施形態４）
図４に示したアクティブマトリクス基板では半導体層ごとに１つのＴＦＴが設けられていたが、本発明はこれに限定されない。半導体層ごとに複数のＴＦＴが設けられていてもよい。
【００８３】
以下、本発明によるアクティブマトリクス基板の第４実施形態を説明する。
【００８４】
図７に、本実施形態のアクティブマトリクス基板１００の模式図を示す。図７（ａ）は、アクティブマトリクス基板１００の平面図であり、図７（ｂ）は、図７（ａ）のＬ−Ｌ’線に沿った断面図であり、図７（ｃ）は、図７（ａ）のＭ−Ｍ’線に沿った断面図であり、図７（ｄ）は、図７（ａ）のＮ−Ｎ’線に沿った断面図である。
【００８５】
本実施形態のアクティブマトリクス基板１００は、半導体層１４０に２つのＴＦＴ、すなわち、ＴＦＴ１７０ａ、１７０ｂのソース領域、チャネル領域およびドレイン領域が設けられている点を除いて、図４を参照して実施形態３において上述したアクティブマトリクス基板と同様の構成を有している。したがって、冗長さを避けるために、実施形態３と重複する説明を省略する。
【００８６】
ゲート配線１２０はｘ方向に延びている。半導体層１４０は、ゲート配線１２０と重なるようにｘ方向に延びている。
【００８７】
ソース配線１５０は、ｙ方向に延びる本体部１５２と、本体部１５２からｘ方向に延びてさらにｙ方向に延びる枝部１５４とを有している。ソース配線１５０の本体部１５２および枝部１５４は半導体層１４０と交差している。
【００８８】
また、ドレイン配線１６０は補助容量電極１８０からｙ方向に延びている。また、ドレイン配線１６０は、ソース配線１５０の本体部１５２と枝部１５４との間で半導体層１４０と交差している。
【００８９】
アクティブマトリクス基板１００のソース配線１５０の本体部１５２は、半導体層１４０と重なるがエッチストッパ層１４２とは重ならない第１、第２、第３領域１５２ａ、１５２ｂ、１５２ｃと、半導体層１４０およびエッチストッパ層１４２の両方と重なる第１重畳領域１５３ａとを有している。第３領域１５２ｃは、第１重畳領域１５３ａに対してｘ方向に位置している。また、ソース配線１５０の本体部１５２はエッチストッパ層１４２の第１端部１４２ａと重なっている。
【００９０】
同様に、ソース配線１５０の枝部１５４は、半導体層１４０と重なるがエッチストッパ層１４２とは重ならない第４、第５、第６領域１５４ａ、１５４ｂ、１５４ｃと、半導体層１４０およびエッチストッパ層１４２の両方と重なる第２重畳領域１５５ａとを有している。第６領域１５４ｃは、第２重畳領域１５５ａに対してｘ方向に位置している。また、ソース配線１５０の枝部１５４はエッチストッパ層１４２の第２端部１４２ｂと重なっている。
【００９１】
以上のように、ソース配線１５０の本体部１５２、枝部１５４は、第３、第６領域１５２ｃ、１５４ｃをそれぞれ有しており、これにより、半導体層１４０とソース配線１５０の本体部１５２、枝部１５４との接触不良を抑制することができる。
【００９２】
なお、上述した説明では、ＴＦＴ１７０は表示領域に設けられていたが、本発明はこれに限定されない。ＴＦＴ１７０は周辺領域に設けられ、ドライバの一部として用いられてもよい。
【００９３】
また、上述した説明では、アクティブマトリクス基板を用いた表示装置として液晶表示装置を例示したが、本発明はこれに限定されない。アクティブマトリクス基板を用いた表示装置は、ＣＲＴ、プラズマ（ＰＤＰ）、有機ＥＬ、ＳＥＤ、液晶プロジェクタなどの任意の表示装置であってもよい。
【産業上の利用可能性】
【００９４】
本発明によれば、配線と半導体層の接触不良の発生を抑制したアクティブマトリクス基板を提供することができる。また、アクティブマトリクス基板の絶縁性基板としてプラスチック基板を利用して、アクティブマトリクス基板の軽量化を図ることができる。また、このようなアクティブマトリクス基板は、例えば、パソコンのモニター、テレビ、プロジェクタ、携帯電話の表示装置などに好適に用いられる。
【図面の簡単な説明】
【００９５】
【図１】本発明によるアクティブマトリクス基板の第１実施形態の模式図であり、（ａ）は、実施形態１のアクティブマトリクス基板の平面図であり、（ｂ）は、ソース配線の枝部の拡大図であり、（ｃ）は、（ａ）のＬ−Ｌ’線に沿った断面図であり、（ｄ）は、（ａ）のＭ−Ｍ’線に沿った断面図であり、（ｅ）は、（ａ）のＮ−Ｎ’線に沿った断面図である。
【図２】比較例１のアクティブマトリクス基板の模式図であり、（ａ）は、比較例１のアクティブマトリクス基板の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図であり、（ｃ）は、（ａ）のＮ−Ｎ’線に沿った断面図である。
【図３】本発明によるアクティブマトリクス基板の第２実施形態の模式図であり、（ａ）は実施形態２のアクティブマトリクス基板の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図であり、（ｃ）は、（ａ）のＭ−Ｍ’線に沿った断面図であり、（ｄ）は、（ａ）のＮ−Ｎ’線に沿った断面図である。
【図４】本発明によるアクティブマトリクス基板の第３実施形態の模式図であり、（ａ）は実施形態３のアクティブマトリクス基板の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図であり、（ｃ）は、（ａ）のＭ−Ｍ’線に沿った断面図であり、（ｄ）は、（ａ）のＮ−Ｎ’線に沿った断面図である。
【図５】比較例２のアクティブマトリクス基板の模式図であり、（ａ）は、比較例２のアクティブマトリクス基板の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図であり、（ｃ）は、（ａ）のＮ−Ｎ’線に沿った断面図である。
【図６】実施形態３のアクティブマトリクス基板の変形例の模式図であり、（ａ）は実施形態３のアクティブマトリクス基板の変形例の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図であり、（ｃ）は、（ａ）のＮ−Ｎ’線に沿った断面図である。
【図７】本発明によるアクティブマトリクス基板の第４実施形態の模式図であり、（ａ）は実施形態４のアクティブマトリクス基板の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図であり、（ｃ）は、（ａ）のＭ−Ｍ’線に沿った断面図であり、（ｄ）は、（ａ）のＮ−Ｎ’線に沿った断面図である。
【図８】従来のアクティブマトリクス基板の模式図であり、（ａ）は従来のアクティブマトリクス基板の平面図であり、（ｂ）は、（ａ）のＮ−Ｎ’線に沿った断面図である。
【図９】絶縁層の薄い従来のアクティブマトリクス基板の模式図であり、図８（ａ）のＬ−Ｌ’線に沿った断面図である。
【図１０】（ａ）は、絶縁性基板の主面の法線方向からみた配線の理想的な形状を示した模式的平面図であり、（ｂ）は、配線の実際の形状を示した模式的平面図である。
【符号の説明】
【００９６】
１００  アクティブマトリクス基板
１１０  絶縁性基板
１２０  第１配線、ゲート配線
１３０  絶縁層
１４０  半導体層
１５０  第２配線、ソース配線
１５２  本体部
１５４  枝部
１５４ａ  第１領域
１５４ｂ  第２領域
１５４ｃ  第３領域
１５５ａ  第１重畳領域
１６０  第３配線、ドレイン配線
１６０ａ  第４領域
１６０ｂ  第５領域
１６０ｃ  第６領域
１６１ａ  第２重畳領域
【図１】
2009038308.tif 000003
【図２】
2009038308.tif 000004
【図３】
2009038308.tif 000005
【図４】
2009038308.tif 000006
【図５】
2009038308.tif 000007
【図６】
2009038308.tif 000008
【図７】
2009038308.tif 000009
【図８】
2009038308.tif 000010
【図９】
2009038308.tif 000011
【図１０】
2009038308.tif 000012