(57)【要約】【課題】オフセット電圧の温度補償を可能とした増幅回路及びこれを内蔵した集積回路素子を提供する。【解決手段】第１入力端、第２入力端及び第１出力端を備える第１増幅器の第１出力端の出力電位を第２入力端に負帰還した第１増幅部と、  第３入力端、第４入力端及び第２出力端を備える第２増幅器の第２出力端の出力電位を第４入力端に負帰還し、第３入力端に接地電位が与えられた第２増幅部とを備え、第２増幅器に起因する第２増幅部のオフセット出力電位を第１増幅器の第１入力端及び第２入力端に分圧してそれぞれ印加し、第１入力端に入力信号を印加し、第１出力端から入力信号に対する増幅出力信号を得ることで、この増幅回路の出力電位のオフセット電圧成分が温度補償される。【選択図】図１
2009038636.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還した第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還し、該第３入力端に接地電位が与えられた第２増幅部とを備え、
前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第１入力端に第１抵抗素子を介して入力信号を印加し、前記第１出力端から該入力信号に対する増幅出力信号を得ることを特徴とする増幅回路。
【請求項２】
第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還し、該第１入力端に第１抵抗素子を介して接地電位が与えられた第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還し、該第３入力端に接地電位が与えられた第２増幅部とを備え、
前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第２入力端に入力信号を印加し、前記第１出力端から該入力信号に対する増幅出力信号を得ることを特徴とする増幅回路。
【請求項３】
前記第１入力端及び前記第２入力端に正または負の直流電位を分圧して印加することを特徴とする請求項１または２に記載の増幅回路。
【請求項４】
前記第１入力端及び／又は前記第２入力端に正または負の直流電位を印加することを特徴とする請求項１または２に記載の増幅回路。
【請求項５】
第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還した第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還した第２増幅部とを備え、
該第３入力端及び／又は該第４入力端に正または負の直流電位を印加し、前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を含む電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第１入力端に第１抵抗素子を介して入力信号を印加し、該第１出力端から該入力信号に対する増幅出力信号を得ることを特徴とする増幅回路。
【請求項６】
第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還し、該第１入力端に第１抵抗素子を介して接地電位が与えられた第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還した第２増幅部とを備え、
該第３入力端及び／又は該第４入力端に正または負の直流電位を印加し、前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を含む電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第２入力端に入力信号を印加し、該第１出力端から該入力信号に対する増幅出力信号を得ることを特徴とする増幅回路。
【請求項７】
前記第１入力端及び前記第３入力端は非反転増幅入力端であり、前記第２入力端及び前記第４入力端は反転増幅入力端であり、前記第１出力端及び前記第２出力端は増幅出力端であることを特徴とする請求項１〜６のいずれかに記載の増幅回路。
【請求項８】
請求項１〜７のいずれかに記載の増幅回路を内蔵したことを特徴とする集積回路素子。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器（一般増幅器、演算増幅器（オペアンプ）、差動増幅器を含む）を用い該増幅器のオフセット電圧の温度補償が可能な増幅回路及びこれを内蔵した集積回路素子に関する。
【背景技術】
【０００２】
特許文献１では、演算増幅器を２個使用した「演算増幅器オフセット電圧自動校正回路」が開示され、明細書には以下の記載がある。「アナログ信号処理回路に用いられる演算増幅器の入力オフセット電圧Voffsetが生じる場合，従来の技術は外付け回路を利用し，外部のパラメータなどの設定と調整を行う必要がある。」 
「本発明の目的は，これらの設定と調整を一切行わず，また製造上のばらつきと温度特性に関わらず，演算増幅器の非反転入力電圧を調整し，オフセット電圧Voffsetに関係なく理想出力に等しい安定した出力信号を得ることにある。」
【０００３】
【特許文献１】特開２００２−３７４１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の演算増幅器オフセット電圧自動校正回路では、演算増幅器ＯＰ１とＯＰ２の温度係数が同一でなければ温度補償が原理的に不可能である。回路の抵抗素子の定数を可変できるようにして温度係数の大きさが異なる場合に対応できるようにすることも可能ではあるが、両演算増幅器の温度係数は同符号（正と正又は負と負）でなければ、温度補償されない。
【０００５】
以上の現状に鑑み本発明は、増幅器として一般増幅器、演算増幅器（オペアンプ）、差動増幅器により構成された増幅回路において、増幅器のオフセット電圧に起因する入力信号対出力信号（増幅後）の温度変化による非線形を線形に補正することで、特に計測器など高精度が要求される増幅回路用途に好適な増幅回路を実現することを目的とする。
さらに、上記の増幅回路を内蔵した集積回路素子を提供することを目的とする。
なお、本発明の理解の容易性の観点から、回路図及び明細書において演算増幅器（オペアンプ）を使用した例を用いて説明する。
【課題を解決するための手段】
【０００６】
上記の目的を実現するべく本発明は以下の構成を提供する。
（１）請求項１に係る増幅回路は、第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還した第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還し、該第３入力端に接地電位が与えられた第２増幅部とを備え、
前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第１入力端に第１抵抗素子を介して入力信号を印加し、前記第１出力端から該入力信号に対する増幅出力信号を得ることを特徴とする。
（２）請求項２に係る増幅回路は、第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還し、該第１入力端に第１抵抗素子を介して接地電位が与えられた第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還し、該第３入力端に接地電位が与えられた第２増幅部とを備え、
前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第２入力端に入力信号を印加し、前記第１出力端から該入力信号に対する増幅出力信号を得ることを特徴とする。
（３）請求項３に係る増幅回路は、請求項１または２において、前記第１入力端及び前記第２入力端に正または負の直流電位を分圧して印加することを特徴とする。
（４）請求項４に係る増幅回路は、請求項１または２において、前記第１入力端及び／又は前記第２入力端に正または負の直流電位を印加することを特徴とする。
（５）請求項５に係る増幅回路は、第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還した第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還した第２増幅部とを備え、
該第３入力端及び／又は該第４入力端に正または負の直流電位を印加し、前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を含む電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第１入力端に第１抵抗素子を介して入力信号を印加し、該第１出力端から該入力信号に対する増幅出力信号を得ることを特徴とする。
（６）請求項６に係る増幅回路は、第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還し、該第１入力端に第１抵抗素子を介して接地電位が与えられた第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還した第２増幅部とを備え、
該第３入力端及び／又は該第４入力端に正または負の直流電位を印加し、前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を含む電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第２入力端に入力信号を印加し、該第１出力端から該入力信号に対する増幅出力信号を得ることを特徴とする。
（７）請求項７に係る増幅回路は、請求項１〜６のいずれかにおいて、前記第１入力端及び第３入力端は非反転増幅入力端であり、前記第２入力端及び第４入力端は反転増幅入力端であり、前記第１出力端及び前記第２出力端は増幅出力端であることを特徴とする。
（８）請求項８に係る集積回路素子は、請求項１〜７のいずれかに記載の増幅回路を内蔵したことを特徴とする。
【発明の効果】
【０００７】
（Ａ）本発明の増幅回路は、第１入力端（非反転増幅入力）、第２入力端（反転増幅入力）及び第１出力端（増幅出力）を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還した第１増幅部と、
第３入力端（非反転増幅入力）、第４入力端（反転増幅入力）及び第２出力端（増幅出力）を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還し、該第３入力端に接地電位が与えられた第２増幅部とを備え、
前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第１入力端に第１抵抗素子を介して入力信号を印加し、前記第１出力端から該入力信号に対する増幅出力信号を得るものである。
【０００８】
該第２増幅部のオフセット出力電位を分圧により前記第１増幅器の前記第１入力端及び前記第２入力端にそれぞれ印加するため、前記第１増幅部から出力されるオフセット出力電位が温度補償され、温度特性を有しない。
【０００９】
すなわち、第２増幅器に起因する第２増幅部のオフセット出力電位が、適正に配分されて第１増幅器の第１入力端（非反転増幅入力）及び第２入力端（反転増幅入力）にそれぞれ印加されるため、第１増幅器の温度係数が正または負であり、第２増幅器の温度係数が正または負である場合のいずれの組み合わせ（正と正、負と負、正と負又は負と正）においても、かつ、温度係数のそれぞれの大きさが相違している場合でも、温度補償される。
【００１０】
この原理については、後述で詳細化されるが、第１増幅器の非反転入力及び反転入力のそれぞれに第２増幅部のオフセット出力電位が分圧により配分されて印加されるため、分圧による該電位の配分比を第１増幅器の第１入力端（非反転入力）または第２入力端（反転入力）のいずれかを支配的に選択でき、第１増幅部に第２増幅部から出力されるオフセット電位を非反転増幅として入力させるか、反転増幅として入力させるかにより、該電位は非位相反転増幅または位相反転増幅され、両増幅器のオフセット電圧の温度係数の正負両方に対応可能であり、かつ、配分比の大きさも分圧比により適正に選択できるため、両増幅器の有するオフセット電圧の温度係数の大きさにも対応可能となり、両増幅器の有する温度係数を相殺できる。
【００１１】
この増幅回路においては、入力信号を第１増幅部の第１入力端（非反転入力）に印加するので、入力信号が非反転増幅される。計測器に用いる増幅回路に好適である。
【００１２】
（Ｂ）本発明の別の増幅回路は、第１入力端、第２入力端及び第１出力端を備える第１増幅器の該第１出力端の出力電位を該第２入力端に負帰還し、該第１入力端に第１抵抗素子を介して接地電位が与えられた第１増幅部と、
第３入力端、第４入力端及び第２出力端を備える第２増幅器の該第２出力端の出力電位を該第４入力端に負帰還し、該第３入力端に接地電位が与えられた第２増幅部とを備え、
前記第２増幅器に起因する前記第２増幅部のオフセット出力電位を前記第１増幅器の前記第１入力端及び前記第２入力端に分圧してそれぞれ印加し、該第２入力端に入力信号を印加し、前記第１出力端から該入力信号に対する増幅出力信号を得る。
【００１３】
この増幅回路も前記（Ａ）における増幅回路と同様にオフセット電圧が温度補償される。なお、この増幅回路では、入力信号を第１増幅器（第１増幅部）の第２入力端（反転入力）に印加するので、位相反転増幅することが可能である。
【００１４】
（Ｃ）本発明の別の増幅回路は、前記第１入力端及び前記第２入力端に正または負の直流電位を分圧して印加するか、前記第１入力端及び／又は前記第２入力端に正または負の直流電位を印加するか、あるいは、該第３入力端及び／又は該第４入力端に正または負の直流電位を印加するので、第１増幅部のオフセット出力電位が温度補償され温度変化によらず一定の電位となったとき、上記のとおり正または負の直流電位を印加することにより、最終的にオフセット出力電位を０とすることが可能となる。
【００１５】
（Ｄ）本発明の集積回路素子は、上記の本発明の増幅回路を内蔵したものである。集積化することによりコンパクト化でき量産性が向上し、また第１増幅部及び第２増幅部の温度結合を良好とすることができる。
【発明を実施するための最良の形態】
【００１６】
（１）第１の実施の形態
（１−１）回路構成
図１は、本発明による第１の実施の形態を示す回路構成図である。２つの演算増幅器である第１増幅器ＯＰ１と第２増幅器ＯＰ２を有し、それぞれが非反転増幅回路（第１増幅部（回路）と第２増幅部（回路））を構成している。ただし、第２増幅部は非反転増幅回路構成ではあるが、非反転入力端が接地されていて、入力信号の増幅はしない。入力信号を増幅するのは第１増幅器ＯＰ１による第１増幅部（回路）である。
【００１７】
第１増幅部（回路）の第１増幅器ＯＰ１は、非反転入力端である第１入力端(1)、反転入力端である第２入力端(2)及び第１出力端（Ｏｕｔ１）を備える。第１入力端(1)には抵抗素子Ｒ１４を介して増幅すべき入力信号が印加される。入力信号印加点は端子１となる。第２入力端(2)には、第１増幅器ＯＰ１の第１出力端の出力電位が抵抗素子Ｒ１１及び抵抗素子Ｒ１２により分圧され、抵抗素子Ｒ１３を介して負帰還される。すなわち、抵抗素子Ｒ１１の一端は第１増幅器ＯＰ１の出力端（Ｏｕｔ１）に接続され、他端は抵抗素子Ｒ１３の一端に接続され、抵抗素子Ｒ１３の他端は第１増幅器の第２入力端(2)に接続される。抵抗素子Ｒ１２の一端は、抵抗素子Ｒ１１とＲ１３の接続点に接続され、他端は接地される。
【００１８】
第２増幅部（回路）の第２増幅器ＯＰ２は、非反転入力端である第３入力端(3)、反転入力端である第４入力端(4)及び第２出力端（Ｏｕｔ２）を備える。第３入力端(3)には接地電位を与えられ（接地されている。）、第４入力端(4)には第２増幅器の第２出力端（Ｏｕｔ２）の出力電位が抵抗素子Ｒ２１及び抵抗素子Ｒ２２により分圧され負帰還される。すなわち、第２増幅器ＯＰ２の第２出力端には抵抗素子Ｒ２１の一端が接続され、抵抗素子Ｒ２１他端は第４入力端(4)に接続される。第２増幅器ＯＰ２の第４入力端(4)には抵抗素子Ｒ２２の一端が接続され、抵抗素子Ｒ２２の他端は接地される。
【００１９】
第２増幅器の第２出力端（Ｏｕｔ２）は、可変抵抗素子ＶＲ１の可動部（点ｍ）に接続され、可変抵抗素子ＶＲ１の一端は第１増幅器ＯＰ１の非反転入力である第１入力端(1)に接続され、他端は第１増幅器の反転入力である第２入力端(2)に接続される。可変抵抗素子ＶＲ１の一端は点ａ（第１入力端(1)でもある。）で表示され、同じく他端は点ｂ（第２入力端(2)でもある。）で表示される。これは、他の実施の形態でも同様である。
【００２０】
第１増幅部（回路）と第２増幅部（回路）は、各々増幅度Ａ１、Ａ２を有する。また、第１増幅器ＯＰ１と第２増幅器ＯＰ２は、それぞれ温度係数α１、α２を有し、かつ、それぞれ所定の温度における入力端換算のオフセット電圧β0１、β0２を有する。
【００２１】
（１−２）回路動作
図１を参照してこの増幅回路の動作を説明する。
第１増幅部の増幅度Ａ１は、抵抗素子Ｒ１２（抵抗値＝Ｒ１２）と抵抗素子Ｒ１１（抵抗値＝Ｒ１１）の値の比で決定され、Ａ１＝１＋Ｒ１１／Ｒ１２である。第２増幅部の増幅度Ａ２は、抵抗素子Ｒ２２（抵抗値＝Ｒ２２）と抵抗素子Ｒ２１（抵抗値＝Ｒ２１）の値の比で決定され、Ａ２＝１＋Ｒ２１／Ｒ２２である。
【００２２】
上記のとおり、第１増幅器ＯＰ１は、温度係数α１を有し、所定の温度におけるオフセット電圧はβ0１であるとする。第２増幅器ＯＰ２もまた、温度係数α２を有し、前記と同じ所定の温度におけるオフセット電圧はβ0２であるとする。オフセット電圧β0１、β0２は、それぞれの増幅器（ＯＰ１、ＯＰ２）の入力部に存在すると仮想した電圧であり、本来的には増幅器内部全体における温度特性に起因して、この増幅器により構成される増幅回路（本発明では増幅部ともと称している。）から出力される電位を増幅回路の増幅度で除した値を用いて、この増幅器の入力端における値として換算したものである。以下、本発明の説明では、計算の便宜上、オフセット電圧は反転入力端の電位を基準電位とした非反転入力端の相対的電位とする。以下、本発明で説明する用語の定義として「オフセット電圧」とは、上記のとおり増幅器内部の反転入力端と非反転入力端との差電圧とし、「オフセット電位」とは増幅回路上の対接地間電圧とする。他の実施の形態でも同様。
【００２３】
以下、所定の温度における第１増幅器ＯＰ１のオフセット電圧のみに起因し、第１増幅部で増幅された出力電位をｙ１（すなわち、第１増幅器内部のオフセット電圧のみによる出力電位であり、第２増幅部の影響は考えない。かつ、入力信号は無いものとする。）、同様に、第２増幅部の出力電位ｙ２(すなわち、第２増幅器内部のオフセット電圧のみ起因するもの)は下式のとおりである。以上のとおり、ｙ１及びｙ２は、これら演算増幅器が本来的に内部に存在するオフセット電圧に起因して増幅回路構成により増幅部の出力端（＝増幅器の出力端）に出力されるオフセット電位成分を意味する。他の実施形態でも同様。
以下、第１増幅部と第２増幅部の出力端からみたオフセット電位は、式(101)および(102)となる。すなわち、β01、β02は、それぞれ所定の増幅度Ａ１、Ａ２により増幅される。
ｙ１(所定の温度)＝Ａ１・β0１        ・・・(101)
ｙ２(所定の温度)＝Ａ２・β0２        ・・・(102)
【００２４】
ここで、所定の温度におけるオフセット電圧は、温度による変化を生じるのでβ0１とβ0２に温度変化成分を取り入れて表すと、入力端換算値として以下のようになる。ただしＴは任意の温度である。所定の温度とは任意の温度でもある。これらは他の実施の形態でも同様。
β0１＝α１・Ｔ＋β１                ・・・(103)
β0２＝α２・Ｔ＋β２                ・・・(104)
ここで、β１、β２は、Ｔ＝０とした、すなわち、基準の温度をＴｓとし、偏倚した温度をＴｃとしたとき、Ｔ＝Ｔｃ−Ｔｓ（＝０）である温度のときの増幅器の入力端に換算したオフセット電圧である。このとき、β01＝β１、β02＝β２である。なお、基準の温度も任意に定められ、ある温度から別のある温度に温度がＴ値の変化をしたときのオフセット電圧の変化の様子を本質的に表すものが上式である。しかし、ここでは計算の便宜と上式及び以下に現れる各式の取り扱いと理解の容易性から、Ｔを任意の温度として扱うこととする。
【００２５】
よって、上記各増幅部の増幅度と、任意の温度Ｔにおける第１増幅器ＯＰ１及び第２増幅器ＯＰ２の各々の入力端換算のオフセット電圧と、温度係数とを考慮した増幅部（増幅回路）の出力端におけるオフセット電位成分Ｙ１、Ｙ２は、次のとおり表せる。
Ｙ１＝Ａ１(α１・Ｔ＋β１)          ・・・(105)
Ｙ２＝Ａ２(α２・Ｔ＋β２)          ・・・(106)
式(105)は、上記のとおり第２増幅部の影響を考慮していない。すなわち、第２増幅部とは接続されていないとする。
【００２６】
以下は温度補償される回路動作であり、図１の回路全体を考え第１増幅部と第２増幅部が結合された状態で考える。ただし、この増幅回路の入出力電位は、第１、第２増幅器のオフセット電圧のみに着目して説明する。すなわち、入力信号を考えない。また、第２増幅部の出力端（＝第２増幅器の出力端Ｏｕｔ２）と第１増幅部の入力端（第１増幅器の第１入力端(1)及び第２入力端(2)）は可変抵抗素子ＶＲ１の可動部（点ｍ）及び点ａと点ｂにより接続され、第２増幅部のオフセット出力電位は第１増幅部に入力される。
【００２７】
第２増幅器ＯＰ２の第３入力端(3)（非反転入力）は接地されているので、信号が入力されることがなく、第２増幅器ＯＰ２は自らのオフセット電圧のみ出力する。したがって入力換算のオフセット電圧が第２増幅部の増幅度Ａ２倍に増幅されて第２増幅部の出力端（Ｏｕｔ２）に現れる。第２増幅部の出力電位は、式(106)のとおりである。この出力電位は、可変抵抗素子ＶＲ１の可動部（点ｍ）に入力され、可変抵抗素子ＶＲ１の点ｍから回路の各抵抗素子より分圧されて第１増幅器の非反転入力である第１入力端(1)及び反転入力である第２入力端(2)の両入力にそれぞれ印加される。
【００２８】
図１および図２に示すとおり、第２増幅部の出力端（Ｏｕｔ２）から出力される電位は、可変抵抗素子ＶＲ１の可動部（点ｍ）と可変抵抗素子ＶＲ１の一端（点ａ）間により分割される抵抗素子Ｒ１（図２において後述する。）と抵抗素子Ｒ１４により分圧されて第１増幅器ＯＰ１の第１入力端(1)である非反転入力に印加される。
【００２９】
同様に、第２増幅部（Ｏｕｔ２）から出力される電位は、可変抵抗素子ＶＲ１の可動部（点ｍ）と可変抵抗素子ＶＲ１の他端（点ｂ）間により分割される抵抗素子Ｒ２（図２において後述する。）と抵抗素子Ｒ１３、Ｒ１２およびＲ１１からなる直並列抵抗回路により分圧されて第１増幅器ＯＰ１の第２入力端(2)である反転入力に印加される。
【００３０】
なお、第１増幅部及び第２増幅部の出力インピーダンス（ただし、直流抵抗分）は非常に小さいものする。また、端子１と接地間に接続される信号源の出力インピーダンス（ただし、直流抵抗分）も非常に小さいものとする。
したがって、上記の各点（Ｏｕｔ１、Ｏｕｔ２、端子１）は直流的には接地電位とみなすことができ上記の回路部分（ＶＲ１、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４）は、図２における等価回路として表せる。ただし、Ｏｕｔ１、Ｏｕｔ２は等価的に接地電位であっても、電位を出力する。
【００３１】
図２における抵抗素子Ｒ１、Ｒ２は、図１における可変抵抗素子ＶＲ１を可動部（点ｍ）とＶＲ１の一端（点ａ）間の抵抗素子（＝Ｒ１）、同じく可動部（点ｍ）とＶＲ１の他端（点ｂ）間の抵抗素子（＝Ｒ２）に分割して表したものである。そして、可変抵抗素子ＶＲ１の両端からみた抵抗値をＶＲ１とすると、ＶＲ１＝Ｒ１＋Ｒ２（Ｒ１、Ｒ２は抵抗素子Ｒ１、Ｒ２の抵抗値）である。
【００３２】
以下、第１入力端(1)〜第４入力端(4)は、非反転入力端(1)（または非反転入力(1)）〜反転入力端(4)（または反転入力(4)）として、それぞれ適宜記載する場合がある。
第２増幅部の出力電位は、式(106)であり、第２増幅部（第２増幅器）の出力端Ｏｕｔ２から式(106)のＹ２の電位が可変抵抗素子ＶＲ１の可動部（点ｍ）に印加されるから、第１の増幅器の非反転入力(1)に印加される電位をＶ１（点ａの電位）とし、第１の増幅器の反転入力(2)に印加される電位をＶ２（点ｂの電位）とすると次式が成り立つ。なお、これらＶ１、Ｖ２の電位は接地点からの電位である。以下、各式のＲ１４等で表される各記号は、各抵抗素子Ｒ１４等の抵抗値とする。以下の式は図２を参照する。
Ｖ１＝Ｙ２・Ｒ１４／（Ｒ１＋Ｒ１４）  ・・・(107)
Ｖ２＝Ｙ２・Ｒｓｐ／（Ｒ２＋Ｒｓｐ）  ・・・(108)
ただし、ＲｓｐはＲ１１、Ｒ１２、Ｒ１３の直並列合成抵抗値であり、以下の式で表される。Ｙ２は式(106)により与えられる。
Ｒｓｐ＝Ｒ１３＋１／（１／Ｒ１１＋１／Ｒ１２）
また、第１増幅器の反転入力端(2)を基準とした非反転入力端(1)の電位をＶｉｎ１とすると、非反転入力端である第１入力端(1)には第１増幅器の反転入力端(2)と非反転入力端(1)の差電位Ｖｉｎ１が入力されることになり、Ｖｉｎ１は次式により表される。
Ｖｉｎ１＝Ｖ１−Ｖ２
【００３３】
したがって、このＶｉｎ１が第１増幅部の非反転入力(1)に入力されると、第１増幅部で増幅されて出力端（Ｏｕｔ１）に出力される電位Ｙｏ１は次のようになる。
Ｙｏ１＝Ａ１・Ｖｉｎ１
さらに、第１増幅器が有するオフセット電圧も考慮して第１増幅部が出力する電位は、式(105)を参照して次式となる。
Ｙｏ１＝Ａ１・Ｖｉｎ１＋Ａ１(α１・Ｔ＋β１)
さらに、この式を式(107)および(108)を使用し、第１増幅器の入力電位に換算して式を整理すると、以下の式となる。
Ｙｏ１／Ａ１＝γ・Ｙ２＋（α１・Ｔ＋β１）
ただし、γ＝Ｒ１４／（Ｒ１＋Ｒ１４）−Ｒｓｐ／（Ｒ２＋Ｒｓｐ）
【００３４】
式(106)のＹ２の右辺を上記の式「Ｙｏ１／Ａ１＝」の右辺に代入して次式を得る。
Ｙｏ１／Ａ１＝γ・Ａ２（α２・Ｔ＋β２）＋（α１・Ｔ＋β１）
Ｙｏ１／Ａ１＝（α１＋γ・Ａ２・α２）Ｔ＋β１＋γ・Ａ２・β２  ・・・(109)
上式(109)から、変数Tの一次の項の係数をゼロとすれば、Ｙｏ１は温度変化によらない定数となる。この条件は次の通りである。
α１＋γ・Ａ２・α２＝０
γ＝−α１／（Ａ２・α２）  ・・・(110)
【００３５】
α１、α２を求めることは、式(105)、(106)において、２点の温度におけるＹ１、Ｙ２で表される出力電位を求めることで可能となる。温度Ｔについて、温度Ｔ1とＴ2の２点で、Ｙ１1、Ｙ１2、Ｙ２1、Ｙ２2を計測する。Ｙ１のみについて式を示すと、以下の２式が成立する。
Ｙ１1（点１の温度における出力）＝Ａ１(α１・Ｔ1＋β１)  ・・・(111)
Ｙ１2（点２の温度における出力）＝Ａ１(α１・Ｔ2＋β１)  ・・・(112)
【００３６】
式(111)および(112)から、
α１＝（Ｙ１1−Ｙ１2）／（Ａ１・（Ｔ1−Ｔ2））
同様にα２についても次式が成り立つ。
α２＝（Ｙ２1−Ｙ２2）／（Ａ２・（Ｔ1−Ｔ2））
式(110)により、γ＝−α１／（Ａ２・α２）であるから、左式にα１及びα２を代入して下式を得る。
γ＝−（Ｙ１1−Ｙ１2）／（Ａ１・（Ｙ２1−Ｙ２2））    ・・・(113)
また、前記において表したγを使用して、
γ＝Ｒ１４／（Ｒ１＋Ｒ１４）−Ｒｓｐ／（Ｒ２＋Ｒｓｐ）・・・(114)
式(113)と(114)を等式で結合させ、−（Ｙ１1−Ｙ１2）／（Ａ１・（Ｙ２1−Ｙ２2））＝Ｒ１４／（Ｒ１＋Ｒ１４）−Ｒｓｐ／（Ｒ２＋Ｒｓｐ）・・・(115)
ここで、Ｙ１1、Ｙ１2、Ｙ２1、Ｙ２2は計測値（電位）であり、Ａ１は増幅度であるから既知の値であり、Ｒ１４、Ｒｓｐも既知であるから、上式（115）からＶＲ１のＲ１とＲ２の配分を求めることができる。
【００３７】
すなわち、Ｒ２＝（ＶＲ１−Ｒ１）であり、ＶＲ１の値も既知であることから、式（115）において、未知数はＲ１のみとなり一義的な解がある。抵抗素子Ｒ１の抵抗値が分かるということは、可変抵抗素子ＶＲ１の可動部（点ｍ）を調整して、上記で求めた抵抗値Ｒ１を設定できるということであり、この設定を可変抵抗素子ＶＲ１に適用することで、本発明の増幅回路の温度特性を無くすことができる。すなわち、温度補償したということになる。
【００３８】
上記においてＹ１1は温度Ｔ1のときの第１増幅部の出力端（Ｏｕｔ１）の出力電位、Ｙ１2は温度Ｔ2のときの第１増幅部の出力端（Ｏｕｔ１）の出力電位、Ｙ２1は温度Ｔ1のときの第２増幅部の出力端（Ｏｕｔ２）の出力電位、Ｙ２2は温度Ｔ2のときの第２増幅部の出力端（Ｏｕｔ２）の出力電位である。
【００３９】
第１増幅器ＯＰ１の温度係数α１、第２増幅器ＯＰ２の温度係数α２の符号は、正負どちらの値でも取り得る（０の場合も有り得る。）。すなわち、正の温度係数と負の温度係数が有り得る。したがって、式(110)において、γも当然正負どちらの値でも取り得る（０の場合も有り得る。）。また、式(114)におけるγも当然正負どちらの値でも取り得る（０の場合も有り得る。）。
したがって、第１増幅器、第２増幅器の温度係数がそれぞれ正と正、負と負、正と負または負と正のいずれの組み合わせでも、ＶＲ１の調整で、温度補償が可能となる。
なお、Ｒ１およびＲ２（Ｒ２＝ＶＲ１−Ｒ１）は上記のように計算で求められるため、あらかじめＲ１およびＲ２の値を求めておき、可変抵抗素子ではなく、固定抵抗素子Ｒ１と固定抵抗素子Ｒ２を図１の回路に組み込んでもよい。
【００４０】
上記のようにすることで、本発明における図１の増幅回路は温度補償され、温度変化による第１増幅部（Ｏｕｔ１）から出力されるオフセット電位の変動がなくなる。本発明における温度補償とは、上記のように第１増幅部（Ｏｕｔ１）から出力されるオフセット電位の温度変化に起因する変動がなくなることを意味し、式(109)における温度変数Ｔを含まない定数項に起因するオフセット電位まで消滅させることを意味しない。なお、温度補償されるとは、温度特性を無くすと表現することもある。これらは他の実施の形態でも同様である。
【００４１】
なお、Ｒ１を求める式(115)は、筆記計算するとＲ１の一次項、二次項及び定数項を含み計算が大変であるが、コンピュタを使用すれば簡単に計算することができる。後述する計算式についても同様である。
【００４２】
（２）第２の実施の形態
（２−１）回路構成
図３は、本発明による第２の実施の形態を示す回路構成図である。２つの演算増幅器である第１増幅器ＯＰ１と第２増幅器ＯＰ２を有し、それぞれが非反転増幅回路（第１増幅部と第２増幅部）を構成している。ただし、第２増幅部は非反転増幅回路構成ではあるが、非反転入力端が接地されていて、入力信号の増幅はしない。入力信号を増幅するのは第１増幅器である第１増幅部である。以上の部分は、図１と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。
【００４３】
図３は、図１に対してさらに抵抗素子Ｒ０と可変抵抗素子ＶＲ２が追加され、ＶＲ２の両端にはそれぞれ正または負の電位が印加されている。
可変抵抗素子ＶＲ２の一端には正の電位が、他端には負の電位が印加され、可変抵抗素子ＶＲ２の可動部（点Ｎ）には抵抗素子Ｒ０の一端が接続され、抵抗素子Ｒ０の他端は点ａに接続され、第１増幅器の非反転入力である第１入力端(1)に正または負の電位を選択して、かつ、この電位の絶対値の大きさも調整して印加できる構成である。
【００４４】
（２−２）回路動作
図３の回路は、第１の実施の形態である図１の温度補償を行なった増幅回路において、温度変化に影響を受けない一定値のオフセット出力電位（第１の増幅部の出力端Ｏｕｔ１における）がある場合、これをさらに“０”にするための回路を付加したものである。したがって、第１の実施の形態である図１と第２の実施の形態である図３との共通回路部分（すなわち、図３において可変抵抗素子ＶＲ２、抵抗素子Ｒ０及び正負の直流電源を除いた回路部分）は、第１の実施の形態のとおり増幅回路の温度補償を行う部分であり共通の回路動作であるから、第１の実施の形態の説明のとおりとし重複する説明を省略する。
【００４５】
第２の実施の形態である図３は、上記回路構成の説明のとおり付加された回路を有し、任意の温度で可変抵抗素子ＶＲ２を調整し、第１増幅部の出力端Ｏｕｔ１の出力電位が０Ｖになるように調整し、可変抵抗素子ＶＲ２の可動部（点Ｎ）を固定することにより実現する。ＶＲ２を調整する際、温度を変化する必要はない。
【００４６】
なお、第１の実施の形態である図１においては、抵抗素子Ｒ０及び可変抵抗素子ＶＲ２を含まないため、分圧比γを定める式は、式(114)であるが、本実施の形態では、抵抗素子Ｒ０及び可変抵抗素子ＶＲ２を分圧比の１要素として式(114)に反映して考慮する必要がある。すなわち、本実施の形態は第１の実施の形態を含むため、本実施の形態を実現するための第１ステップとして第１の実施の形態を実現するとき抵抗素子Ｒ１４は、抵抗素子Ｒ０と、可変抵抗素子ＶＲ２（可動部点Ｎは中点に位置させる。）の抵抗値の半分の値の直並列抵抗回路と並列合成されるとして分圧比γを求める。ただし、抵抗素子Ｒ０の値を他の抵抗素子の値より充分に大きくすることでこれを無視できる。したがって、本実施の形態でも上記γの式(114)を使用し、可変抵抗素子ＶＲ１の１抵抗要素値であるＲ１を求め温度補償されるとする。後述する第４の実施の形態である図７においても同様である。
【００４７】
第１増幅部の出力端のオフセット電位が正の場合、図３の点ａ（第１増幅器の非反転入力(1)）に負の電位を印加するように、可変抵抗素子ＶＲ２の可動部（点Ｎ）を−Ｖｃｃ側に移動させ、第１増幅部の出力端のオフセット電位が負の場合、図３の点ａ（第１増幅器の非反転入力(1)）に正の電位を印加するように、可変抵抗素子ＶＲ２の可動部（点Ｎ）を＋Ｖｃｃ側に移動させて調整し、第１増幅部の出力端の電位が０Ｖとなったところで、ＶＲ２の可動部を固定する。以降、このように抵抗素子Ｒ０の他端（点ａ）に印加する電位を「０調整電位」と称す。
【００４８】
図３に図示してはいないが、この０調整電位を点ｂ（第１増幅器の反転入力(2)）に印加してもよい。この場合は印加する電位の極性を上記の場合とは逆にする。印加電位は、抵抗素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４等の値により異なる場合がある。
また、可変抵抗素子ＶＲ１の可動部の端子（点ｍ）に、この０調整電位を印加してもよい。この場合、可変抵抗素子ＶＲ１の要素である抵抗素子Ｒ１とＲ２の分圧比により、０調整電位が印加される。ただし、可変抵抗素子ＶＲ１において、点ｍにより分割された抵抗値Ｒ１＝Ｒ２で温度補償され、かつ、抵抗値Ｒ１４＝Ｒｓｐの条件を満たす場合、第１増幅器の非反転入力(1)と反転入力(2)との間に電位差が生じないため、０調整は不可能である。
【００４９】
なお、上記のとおり、点ｍにおける電位は可変抵抗素子ＶＲ１の抵抗要素Ｒ１とＲ２により分圧されているので、抵抗要素Ｒ１、Ｒ２の抵抗値をそれぞれＲ１、Ｒ２とすると、０調整電位の極性については、Ｒ１＜Ｒ２のとき上記の点ａに印加する場合と同様であり、Ｒ１＞Ｒ２のとき上記の点ｂに印加する場合と同様である。電位の大きさは、上記のように０調整電位が分圧されて相殺される分だけ大きくなる。
【００５０】
第１増幅器の非反転入力(1)（点ａ）及び／又は反転入力(2)（点ｂ）に、この０調整電位を入力することに換えて、図３に示す第２増幅部（回路）の点Ｘ、点Ｙ及び／又は点Ｚに、この０調整電位を印加してもよい。なお、点Ｚに印加する場合は点Ｚは接地を解除する。これらの印加は、第２増幅器の非反転入力(3)または反転入力(4)から０調整電位が入力され、第２増幅部で増幅されて出力端Ｏｕｔ２から点ｍに印加される。これらの印加方法は、上記で説明したものと同様な考え方が適用できる。
【００５１】
再び、式(109)を参照して、同式における温度変化によらない定数項（温度変数Ｔを含まない）から計算により、可変抵抗素子ＶＲ２の可動部（点Ｎ）からＶＲ２の一端間及び他端間のそれぞれの抵抗値（すなわち、上記説明における可動部（点Ｎ）の移動に相当する。）を求めることも可能である。
Ｙｏ１／Ａ１＝（α１＋γ・Ａ２・α２）Ｔ＋β１＋γ・Ａ２・β２  ・・・(109)
この式において、第１の実施の形態により温度Ｔに影響されないためのγを求めたため、このγ値を式(109)に代入すると、温度Ｔを含む項は消去され、下式のように表される。
Ｙｏ１／Ａ１＝β１＋γ・Ａ２・β２  ・・・(201)
すなわち、Ｙｏ１／Ａ１＝０とするためには、外部から下式の電位を下記のとおり点ａに印加すればよい。
−（β１＋γ・Ａ２・β２）・・・(202)
【００５２】
図４は、図３における可変抵抗素子ＶＲ２、抵抗素子Ｒ０及び抵抗素子Ｒ１４とＲ１（ＶＲ１の１抵抗要素）の並列合成抵抗Ｒｐを含み、点ａ（第１増幅器の非反転入力(1)）に０調整電位を印加する部分を抜き出した回路である。上述したように、０調整電位を印加する箇所は点ａ以外に複数存在するが、ここでは好適な例として点ａに印加する場合を以下に示す。点ｂに印加する場合も同様に好適である。
【００５３】
その他の箇所に印加する場合は、点ａに印加する例から適用可能である。点ｍに０調整電位を印加する場合、この電位は可変抵抗素子ＶＲ１の１抵抗要素Ｒ１と抵抗素子Ｒ１４による分圧、可変抵抗素子ＶＲ１の１抵抗要素Ｒ２と前記直並列合成抵抗Ｒｓｐによる分圧を考慮して、点ａ及び点ｂに印加される対接地電位が求められるので、点ａと点ｂの差電位が、上記点ａまたは点ｂのどちらかに印加されるものとして、０調整電位の極性及び大きさを決めることができる。０調整電位が点Ｘ、点Ｙから印加する場合は、上記の点ｍに印加する場合に加えて、第２増幅部の増幅度Ａ２＝１＋Ｒ２１／Ｒ２２（点Ｘ）、Ａ２＝−（１＋Ｒ２１／Ｒ２２）（点Ｙ）を考慮する必要がある。また、点Ｚから印加する場合は、反転増幅による第２増幅部の増幅度をＡ２’とすると、Ａ２’＝−Ｒ２１／Ｒ２２を考慮すればよい。
【００５４】
ここで、図４に示すよう、接地電位からみた点ａに印加される電位をＶｉｎ２とすると、Ｖｉｎ２は式(202)から下式の電位であればよい。すなわち、この電位を点ａに印加することにより、第１増幅部の出力端Ｏｕｔ１に出力されるオフセット電位を０Ｖとすることができる。このＶｉｎ２は端子１に印加される入力信号と同様に増幅される。
Ｖｉｎ２＝−（β１＋γ・Ａ２・β２）・・・(203)
再び前述した式(105)、(106)を参照して、β１、β２を求める。
Ｙ１＝Ａ１(α１・Ｔ＋β１)          ・・・(105)
Ｙ２＝Ａ２(α２・Ｔ＋β２)          ・・・(106)
上式をβ１、β２の式で表すと以下のようになる。
β１＝Ｙ１／Ａ１−α１・Ｔ          ・・・(204)
β２＝Ｙ２／Ａ２−α２・Ｔ          ・・・(205)
ここに前述（第１の実施の形態における）した(110)式を示す。
γ＝−α１／（Ａ２・α２）  ・・・(110)
式(110)、(203)、(204)及び(205)から、Ｖｉｎ２を求める。
Ｖｉｎ２＝（α１／α２）（Ｙ２／Ａ２）−Ｙ１／Ａ１      ・・・(206)
【００５５】
再び図４を参照して、抵抗素子Ｒａ及びＲｂは可変抵抗素子ＶＲ２の可動点（点Ｎ）からみた一端間及び他端間のそれぞれの抵抗素子であり、可変抵抗素子ＶＲ２の抵抗値をＶＲ２、抵抗素子Ｒａの抵抗値をＲａ、抵抗素子Ｒｂの抵抗値をＲｂとすると、
ＶＲ２＝Ｒａ＋Ｒｂである。また、合成抵抗Ｒｐの抵抗値Ｒｐは、抵抗素子Ｒ１４の抵抗値Ｒ１４と可変抵抗素子ＶＲ１の１要素である抵抗素子Ｒ１の抵抗値Ｒ１との並列合成抵抗値である。すなわち、Ｒｐ＝１／（１／Ｒ１４＋１／Ｒ１）である。上述したように、端子１と接地間に接続される入力信号源の出力インピーダンス（ただし、直流抵抗値）と、第２増幅部の出力インピーダンス（ただし、直流抵抗分）は非常に小さいという条件が入っているので、直流電源（＋Ｖｃｃ、−Ｖｃｃ）からみると接地されていることと等価である。図４は、このような条件に基づく図３の部分的等価回路である。
【００５６】
上記のとおり、増幅器（たとえば、上記の入力信号源の増幅器、第２増幅部）の出力インピーダンス（直流抵抗分）は通常非常に小さい。しかしながら、有る程度の値を有する場合、その増幅器の出力段の出力インピーダンス（直流抵抗分）をあらかじめ計測して、以下に記述する図５におけるＩｃを表す式にその値を与えて計算すればよい。このようにすることにより、高精度の増幅回路がさらに高精度となる。
【００５７】
図５は、図４の等価回路であり、キルヒホッフの法則を容易に適用できるよう書き直したものであり、抵抗素子Ｒｃは、抵抗素子Ｒ０と並列抵抗Ｒｐの直列合成抵抗値Ｒｃを有する。したがって、抵抗Ｒｃを流れる電流Ｉｃは、以下のとおりとなる。
Ｉｃ＝（Ｒｂ・Ｖａ＋Ｒａ・Ｖｂ）／（Ｒａ・Ｒｂ＋Ｒｂ・Ｒｃ＋Ｒｃ・Ｒａ）
なお、Ｖｉｎ２＝Ｉｃ・Ｒｐであるから、左式と上式(206)とにより、以下の等式が成り立つ。
（α１／α２）（Ｙ２／Ａ２）−Ｙ１／Ａ１＝Ｒｐ・（Ｒｂ・Ｖａ＋Ｒａ・Ｖｂ）／（Ｒａ・Ｒｂ＋Ｒｂ・Ｒｃ＋Ｒｃ・Ｒａ）・・・(207)
【００５８】
式(207)において、左辺は計測値（α１、α２、Ｙ１、Ｙ２）と増幅度（Ａ１、Ａ２）であり既知。右辺の合成抵抗Ｒｃは既知であり、またＶａ、Ｖｂはそれぞれ＋Ｖｃｃ、−Ｖｃｃであるから既知。したがって、抵抗素子Ｒａのみが未知数で求める値である。（Ｒｂ＝ＶＲ２−Ｒａであるから、ＲｂはＲａが決まると自動的に決まる。ＶＲ２は既知。）したがって、式(207)中の未知変数はＲａのみでありＲａは一義的に求められる。上述したように、抵抗素子Ｒａの値Ｒａが求まることにより、可変抵抗素子ＶＲ２の可動部（点Ｎ）位置を決定することができるが、それぞれ抵抗値Ｒａ及び抵抗値Ｒｂを有する固定抵抗素子Ｒａ及び固定抵抗素子Ｒｂを本発明の回路に使用できる。
【００５９】
なお、上述した点ｂに０調整電位を印加する場合は、第１増幅部の増幅度の大きさは、Ａ１＝１＋Ｒ１１／Ｒ１２であるが、この０調整電位に対しては位相反転するため、このときの増幅度をＡ１’とすると、Ａ１’＝ −（１＋Ｒ１１／Ｒ１２）となる。すなわち、非反転入力増幅回路の増幅度の大きさで、位相反転増幅する。ただし、入力信号については非反転増幅であり、Ａ１＝１＋Ｒ１１／Ｒ１２のままである。なおこの場合、抵抗Ｒｐの値は、可変抵抗素子ＶＲ１の１抵抗要素の値Ｒ２と前述した直並列合成抵抗値Ｒｓｐの並列合成抵抗値となる。ただし、この場合のＲｐはＲｐ’とすると、Ｒｐ’＝１／（１／Ｒ２＋１／Ｒｓｐ）となる。
【００６０】
本発明の図３では、上述したように、可変抵抗素子ＶＲ１、ＶＲ２のそれぞれの抵抗要素Ｒ１、Ｒ２、Ｒａ、Ｒｂの抵抗値Ｒ１、Ｒ２、Ｒａ、Ｒｂが求められ、これらの抵抗素子をこの回路に使用することで温度特性が無く、かつ、オフセット出力電位が０Ｖである温度補償された増幅回路を実現できる。
【００６１】
（３）第３の実施の形態
（３−１）回路構成
図６は、本発明による第３の実施の形態を示す回路構成図である。２つの演算増幅器である第１増幅器ＯＰ１と第２増幅器ＯＰ２を有し、第２増幅器を含む第２増幅部が非反転増幅回路を構成している。以上の部分は、第１の実施の形態である図１と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。図１との相違点は、第１増幅器を含む第１増幅部（回路）が、入力信号に対して反転増幅回路構成であることである。オフセット電圧の温度補償については、第１の実施の形態である図１と同様の回路構成であり、同様の考え方が適用できる。
【００６２】
上記の回路構成のため、入力信号が印加される端子１は、第１増幅器の反転入力端(2)側に設けられ、図１における抵抗素子Ｒ１２の他端は接地が解除され、この点が図１における信号入力端（端子１）となる。非反転入力端(1)には抵抗素子Ｒ１４を介して接地電位が与えられ図１において印加されるべき入力信号は印加されない。
【００６３】
より具体的には、第１増幅器の非反転入力端(1)は、図１と同様の抵抗素子Ｒ１４を介して接地される。また、第１増幅器の反転入力端(2)は、図１と同様の抵抗素子１３とＲ１２の直列接続回路を介して入力信号が印加され、第１増幅器の出力端Ｏｕｔ１の出力電位は抵抗素子Ｒ１１、Ｒ１２により分圧され抵抗素子Ｒ１３を介して反転入力(2)に負帰還される。この負帰還により増幅度を決定する要素は、抵抗素子Ｒ１１とＲ１２であるが、第１の実施の形態の増幅度とは相違する。また、図１と同様の抵抗素子を使用し、類似した回路構成であるが、抵抗素子Ｒ１２の接地点が解除され、その点（端子１となる）に入力信号を印加し、逆に図１における抵抗素子Ｒ１４の入力信号印加点（端子１）が解除され、その点が接地される。
【００６４】
第２増幅部の構成及び第２増幅部の出力端Ｏｕｔ２からオフセット電位が点ｍに印加される点は図１と同様である。
【００６５】
図６の増幅回路は、第１増幅部が入力信号に対して反転増幅回路を構成しているので、反転増幅器を構成したい場合、この回路を選択することができる。
（３−２）回路動作
回路動作については、図１と比較すると、図１における第１増幅部の増幅度Ａ１が、Ａ１＝１＋Ｒ１１／Ｒ１２であったものが、図６では入力信号が抵抗素子Ｒ１２の他端（端子１）から入力されるため、入力信号に対して増幅度Ａ１’として働き、Ａ１’＝−Ｒ１１／Ｒ１２である以外の相違はなく、かつ、第２増幅部の出力端Ｏｕｔ２から出力されるオフセット電位に対する第１増幅部の増幅度Ａ１も図１の増幅度と同一であり、Ａ１＝１＋Ｒ１１／Ｒ１２である（第１増幅部は、Ｏｕｔ２から出力されるオフセット電位に対しては、抵抗素子Ｒ１２の他端は接地電位と等価であり、抵抗素子Ｒ１３が入力信号に対して直列に挿入されているのみでるから。）。したがって、本実施の形態である図６におけるオフセット電圧の温度補償の回路動作については、第１の実施の形態である図１における回路動作の説明のとおりとし、重複する説明を省略する。
【００６６】
すなわち、入力信号の増幅に関しては、第１増幅部の増幅度の大きさと位相が相違するのみで、増幅回路のオフセット電位に起因する温度変化による増幅誤差を補正する温度補償の考え方は同様である。すなわち、第２増幅部から出力されるオフセット電位に対する第１増幅部の増幅度Ａ１は、Ａ１＝１＋Ｒ１１／Ｒ１２で第１の実施の形態の図１と同一であり、第２増幅部も第１の実施の形態の図１と同一であるから温度補償回路動作は同一である。
【００６７】
（４）第４の実施の形態
（４−１）回路構成
図７は、本発明による第４の実施の形態を示す回路構成図である。２つの演算増幅器である第１増幅器ＯＰ１と第２増幅器ＯＰ２を有し、第２増幅器ＯＰ２を含む第２増幅部（回路）が非反転増幅回路を構成している。また、可変抵抗素子ＶＲ２及び抵抗素子Ｒ０を有し、可変抵抗素子ＶＲ２の両端には、正電位＋Ｖｃｃ、負電位−Ｖｃｃがそれぞれ印加されている。以上の部分は、第２の実施の形態である図３と同様な構成であり同一構成の各素子等は同一符号を付し説明を省略する。第２の実施の形態である図３との相違点は、第１増幅器ＯＰ１を含む第１増幅部（回路）が、入力信号に対して反転増幅回路構成であることである。オフセット電圧の温度補償については、第２の実施の形態である図３と同様（第３の実施の形態である図６とも同様。）であり、かつ、第１増幅部の出力端Ｏｕｔ１から出力される温度補償されたオフセット電位を０調整するために付加される可変抵抗素子ＶＲ２、抵抗素子Ｒ０及び該ＶＲ２の両端に印加される正負の直流電位を備えることも同様（第２の実施の形態のみ）である。
【００６８】
したがって、入力信号が印加される端子１は、第１増幅器の反転入力端(2)側に設けられるため、抵抗素子Ｒ１２の他端は接地が解除され、この点が図３における信号入力端（端子１）に相当する。非反転入力端(1)には抵抗素子Ｒ１４を介して接地電位が与えられ図３において印加されるべき入力信号は印加されない。
【００６９】
より具体的には、本実施の形態である図７における第１増幅器ＯＰ１の非反転入力端(1)は、図３における抵抗素子Ｒ１４を介して接地される。また、第１増幅器ＯＰ１の反転入力端(2)は、図３における抵抗素子１２とＲ１３の直列接続回路を介して入力信号が印加される。第１増幅器の出力端Ｏｕｔ１の出力電位は抵抗素子Ｒ１１、Ｒ１２により分圧され抵抗素子Ｒ１３を介して反転入力(2)に負帰還される点は図３と同様で、この負帰還により増幅度を決定する要素は、抵抗素子Ｒ１１とＲ１２であるが、入力信号に対する増幅度は第２の実施の形態の増幅度とは相違する。また、図３と同様の抵抗素子を使用し、類似の回路構成であるが、図７においては抵抗素子Ｒ１２の他端の接地が解除され、その点に入力信号を印加するべく入力信号印加端（端子１）を備える、逆に図３における抵抗素子Ｒ１４の入力信号印加端（端子１）が解除され、その点が接地される。これら、第１増幅部の入力信号増幅については、第３の実施の形態（図６）と同様である。
【００７０】
第２増幅部の構成及び第２増幅部の出力端Ｏｕｔ２からオフセット電位が可変抵抗素子ＶＲ１の可動部点ｍに印加される点は図３と同様である。
【００７１】
図７の増幅回路は、第１増幅部が入力信号に対して反転増幅回路を構成しているので、反転増幅器を構成したい場合、この回路を選択することができる。
（４−２）回路動作
回路動作について、第１の実施の形態である図１及び第２の実施の形態である図３においては、入力信号に対する第１増幅部の増幅度Ａ１が、Ａ１＝１＋Ｒ１１／Ｒ１２であることに対して本実施の形態では、増幅度Ａ１’であり、Ａ１’＝−Ｒ１１／Ｒ１２である。    本実施の形態の増幅回路の温度補償については、第１の実施の形態（図１）、第２の実施の形態（図３）及び第３の実施の形態（図６）と同様であり、この温度補償の回路動作の詳細は、第１の実施の形態で説明したとおりであり、第２の実施の形態の温度補償の回路動作は第１の実施の形態の説明を援用しているので同様である。
【００７２】
さらに、０調整電位印加に関する説明すなわち、本実施の形態の増幅回路の出力端である第１増幅部の出力端Ｏｕｔ１に出力される温度補償されたオフセット電位をさらに０Ｖとするための０調整電位を印加する回路動作は、第２の実施の形態（図３）で詳細に説明したとおりである。したがって、これら重複する説明を省略し、上記のとおり第１の実施の形態及び第２の実施の形態で説明したとおりとする。
【００７３】
（５）第２の実施の形態の変形形態
（５−１）回路構成
図８は、本発明による第２の実施の形態の変形形態を示す回路構成図である。第２の実施の形態である図３と同一構成の各素子等は同一符号を付し説明を省略する。図３との相違点は、図３の回路要素の一部である可変抵抗素子ＶＲ２、抵抗素子Ｒ０及び正負の電位に替えて、図８では可変抵抗素子ＶＲ３、抵抗素子Ｒ０１及び正の電位を備える。この正の電位は、負の電位としてもよい（回路動作で説明）。
【００７４】
可変抵抗素子ＶＲ３の両端は、第１増幅器ＯＰ１の非反転入力(1)（点ａと同一）と第１増幅器ＯＰ１の反転入力(2)（点ｂと同一）間に接続される。抵抗素子Ｒ０１の一端は可変抵抗素子ＶＲ３の可動部（点Ｌ）に接続され、他端は正の電源（＋Ｖｃｃ）に接続される。すなわち、正の電位（＋Ｖｃｃ）は、抵抗素子Ｒ０１を介して可変抵抗素子ＶＲ３の可動部（点Ｌ）に印加され、この電位は、回路の各抵抗素子により分圧され第１増幅器ＯＰ１の非反転入力(1)及び反転入力(2)に印加される。
【００７５】
（５−２）回路動作
本発明全体の概念の一部である増幅回路の温度補償の説明においては、第２の実施の形態である図３の説明の中で第１の実施の形態である図１の回路動作の説明を援用している。したがって、この温度補償の回路動作については、本実施の形態も同様であり、上記説明においてすべてを尽くしたため説明を省略する。上記説明中０調整電位の印加方法が、本実施の形態（第２の実施の形態の変形形態）であるため、これを説明する。
【００７６】
なお、温度補償時における可変抵抗素子ＶＲ１を調整するとき（このＶＲ１の抵抗要素Ｒ１、Ｒ２の値を求める場合を含む。）は、可変抵抗素子ＶＲ１の点ｍから点ａ間、点ｍから点ｂ間の電位分圧要因を乱さないため、可変抵抗素子ＶＲ３の可動部（点Ｌ）は、このＶＲ３の可動部点ＬからＶＲ３の一端、他端に分割される抵抗要素Ｒ３１、Ｒ３２のそれぞれの抵抗値Ｒ31、Ｒ32においてＲ31＝Ｒ32とすることが望ましい。なお、抵抗素子Ｒ０１の値を他の抵抗素子の値に比して充分大きくすることにより、または、抵抗素子Ｒ０１と正電位＋Ｖｃｃの回路を定電流源とすることにより上記電位分圧要因の乱れを無視することができる。
【００７７】
図１０は、図８における正電位（＋Ｖｃｃ）が、第１増幅器ＯＰ１の非反転入力(1)と第１増幅器ＯＰ１の反転入力(2)に分圧して印加されるための回路要素のみを抽出したものである。
【００７８】
図１０から抵抗素子Ｒ０１を流れる電流Ｉ01を求める。
Ｉ01＝Ｖｃ／（Ｒ01＋１／（１／（Ｒ31＋Ｒｓｐ1）＋１／（Ｒ32＋Ｒｓｐ2）））・・・(501)
ただし、Ｖｃは正電位＋Ｖｃｃの電位、Ｒ01は抵抗素子Ｒ０１の値、Ｒ31、Ｒ32はそれぞれ、可変抵抗素子ＶＲ３の可動部点Ｌから両端間に分割されるそれぞれの抵抗要素Ｒ３１、Ｒ３２の値、Ｒｓｐ1は抵抗素子Ｒ１４（値＝Ｒ14）と可変抵抗素子ＶＲ１の抵抗要素Ｒ１（値＝Ｒ1）の並列合成抵抗値であり、Ｒｓｐ1＝１／（１／Ｒ14＋１／Ｒ1）、Ｒｓｐ2は、第１の実施の形態で使用した直並列合成抵抗Ｒｓｐと可変抵抗素子ＶＲ１の抵抗要素Ｒ２（値＝Ｒ2）の並列合成抵抗値であり、Ｒｓｐ2＝１／（１／Ｒｓｐ＋１／Ｒ2）である。すなわち、電流Ｉ01は、抵抗素子Ｒ01と抵抗素子Ｒ31を通り、かつ、抵抗素子Ｒ１４とＲ１の並列合成抵抗を通るルートと、抵抗素子Ｒ01と抵抗素子Ｒ32を通り、かつ、抵抗素子Ｒ１３、Ｒ１２、Ｒ１１の直並列合成抵抗と抵抗素子Ｒ２との並列合成抵抗を通るルートがあり、抵抗素子Ｒ０１は共通電流路であり、その他の抵抗素子（Ｒ１１〜Ｒ１４、Ｒ３１、Ｒ３２、Ｒ１、Ｒ２）で合成される抵抗素子回路を流れる。
【００７９】
ここで、可変抵抗素子ＶＲ３の可動部（点Ｌ）の電位ＶＬは次式で表される。なお、電位は対接地間電圧である。
ＶＬ＝Ｉ01／（１／（Ｒ31＋Ｒｓｐ1）＋１／（Ｒ32＋Ｒｓｐ2））・・・(502)
この電位ＶＬが、点ａに分圧される電位Ｖ3と点ｂに分圧される電位Ｖ4はそれぞれ、下式で表される。
Ｖ3＝ＶＬ（Ｒｓｐ1／（Ｒ31＋Ｒｓｐ1））・・・(503)
Ｖ4＝ＶＬ（Ｒｓｐ2／（Ｒ32＋Ｒｓｐ2））・・・(504)
【００８０】
図８において、第１増幅器の反転入力(2)を基準とした非反転入力(1)の電位差Ｖｇは、下式のとおりである。
Ｖｇ＝Ｖ3−Ｖ4・・・(505)
この電位差Ｖｇが、第１増幅部の増幅度Ａ１により増幅して出力されるから、第２の実施の形態で求めた式(206)のＶｉｎ２を第１増幅器の非反転入力(1)に印加することで、第１増幅部の出力端Ｏｕｔ１からのオフセット電位は０Ｖとなる。式(206)を以下に示す。
Ｖｉｎ２＝（α１／α２）（Ｙ２／Ａ２）−Ｙ１／Ａ１   ・・・(206)
したがって、式(206)と式(505)を等式で結合する。
（α１／α２）（Ｙ２／Ａ２）−Ｙ１／Ａ１＝Ｖ3−Ｖ4  ・・・（505）
この式（505）の左辺において、α１、α２、Ｙ１及びＹ２は計測値であり、Ａ１及びＡ２は増幅度であるからいずれの値も既知である。
また、この式（505）の未知数（変数）は、Ｒ31またはＲ32のみであり、可変抵抗素子ＶＲ３の抵抗値をＶＲ3とするとＲ32＝ＶＲ3−Ｒ31であるから、Ｒ31を求めることで、０調整電位を生成可能となる。Ｒ11、Ｒ12、Ｒ13、Ｒ14、Ｒ01及び＋Ｖｃｃは既定値であり、Ｒ1及びＲ2は、温度補償させるために第１の実施の形態において既に求めている（第２の実施の形態では、これらを援用）。
未知数がＲ31のみであるから、式(505)には解がありＲ31は一義的に定まる。したがって、本増幅回路にＲ31、Ｒ32を固定抵抗素子として使用できる。なお、可変抵抗素子ＶＲ３をそのまま可変抵抗器として使用し、可動部を動かして０調整電位を印加してもよい。
【００８１】
なお、０調整電位源である正電位＋Ｖｃｃを負電位−Ｖｃｃとすることができる。この場合、ＶｇをＶｇ’に替えて、Ｖｇ’＝Ｖ4−Ｖ3とする。すなわち、Ｖｇ’＝−Ｖｇであるから、負電位である−Ｖｃｃを使用できる。
【００８２】
（６）第４の実施の形態の変形形態
（６−１）回路構成
図９は、本発明による第４の実施の形態の変形形態を示す回路構成図である。第４の実施の形態である図７と同一構成の各素子等は同一符号を付し説明を省略する。図７との相違点は、図７の回路要素の一部である可変抵抗素子ＶＲ２、抵抗素子Ｒ０及び正負の電位に替えて、図９では可変抵抗素子ＶＲ３、抵抗素子Ｒ０１及び正の電位を備える。この正の電位は、負の電位としてもよい（回路動作で説明）。この点は、第２の実施の形態の変形形態（図８）と同様である。
【００８３】
可変抵抗素子ＶＲ３の両端は、第１増幅器ＯＰ１の非反転入力(1)（点ａと同一）と第１増幅器ＯＰ１の非反転入力(2)（点ｂと同一）間に接続される。抵抗素子Ｒ０１の一端は可変抵抗素子ＶＲ３の可動部（点Ｌ）に接続され、他端は正の電源（＋Ｖｃｃ）に接続される。すなわち、正の電位（＋Ｖｃｃ）は、抵抗素子Ｒ０１を介して可変抵抗素子ＶＲ３の可動部（点Ｌ）に印加され、この電位は、回路の各抵抗素子により分圧され第１増幅器ＯＰ１の非反転入力(1)及び反転入力(2)に印加される。これらについても、第２の実施の形態の変形形態と同様である。
【００８４】
本発明である第４の実施の形態の変形形態は、第１増幅部において入力信号を反転増幅する点が第４の実施の形態と同様であり、第２の実施の形態の変形形態とはこの点のみが相違する。
【００８５】
（６−２）回路動作
本発明全体の概念の一部である増幅回路の温度補償の説明については、第４の実施の形態の回路動作の説明の中で第１の実施の形態である図１の説明を援用している。したがって、この温度補償の回路動作については、本実施の形態も同様であり、上記説明においてすべてを尽くしたため説明を省略する。第４の実施の形態と本実施の形態と相違する点は、０調整電位の印加方法が異なる。本実施の形態での０調整電位の印加方法は、第２の実施の形態の変形形態と同一であり、既に説明を尽くした重複する説明は省略する。
【００８６】
入力信号の増幅に関しては、第３の実施の形態（図６）、第４の実施の形態（図７）で説明したとおりであり、重複する説明は省略する。
【００８７】
以上、演算増幅器の例を用いて説明したが、一般の増幅回路、差動増幅器を用いた回路でも同様の理論が成り立つ。たとえば、バイポーラトランジスタを使用した増幅回路において、ベースに入力信号を印加すると、そのコレクタからは反転増幅出力が得られ、エミッタに入力信号を印加すると、そのコレクタからは非反転増幅出力が得られる。すなわち、非反転入力及び反転入力が備わる増幅回路であればよい。
【００８８】
（７）その他の実施形態
以上に説明した本発明の増幅回路または増幅回路には、これらの回路を内蔵した集積回路素子として実施した形態も含まれるものとする。
【図面の簡単な説明】
【００８９】
【図１】は、本発明による増幅回路の第１の実施の形態を示す回路構成図である。
【図２】は、本発明による増幅回路の第１の実施の形態を示す図１の回路の部分的等価回路である。
【図３】は、本発明による増幅回路の第２の実施の形態を示す回路構成図である。
【図４】は、本発明による増幅回路の第２の実施の形態を示す図３の回路の部分的等価回路である。
【図５】は、本発明による増幅回路の第２の実施の形態における図４の等価回路である。
【図６】本発明による増幅回路の第３の実施の形態を示す回路構成図である。
【図７】本発明による増幅回路の第４の実施の形態を示す回路構成図である。
【図８】本発明による増幅回路の第２の実施の形態の変形形態を示す回路構成図である。
【図９】本発明による増幅回路の第４の実施の形態の変形形態を示す回路構成図である。
【図１０】本発明による増幅回路の第２及び第４の実施の形態の変形形態を示す回路の部分的等価回路である。
【符号の説明】
【００９０】
ＯＰ１、ＯＰ２  演算増幅器
ＶＲ１、ＶＲ２、ＶＲ３  可変抵抗素子
Ｒ０、Ｒ０１、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ２１、Ｒ２２  抵抗素子
Ｒ１、Ｒ２  可変抵抗素子ＶＲ１の可動部から両端間の抵抗要素
Ｒａ、Ｒｂ、可変抵抗素子ＶＲ２の可動部から両端間の抵抗要素
Ｒ３１、Ｒ３２  可変抵抗素子ＶＲ３の可動部から両端間の抵抗要素
Ｒｓｐ  Ｒ１１、Ｒ１２およびＲ１３の直並列合成抵抗
Ｒｓｐ1  Ｒ１及びＲ１４の並列合成抵抗
Ｒｓｐ2  Ｒ２及びＲｓｐの並列合成抵抗
Ｒｐ    Ｒ１およびＲ１４の並列合成抵抗
Ｒｃ    Ｒ０およびＲｐの直列合成抵抗
【図１】
2009038636.tif 000003
【図２】
2009038636.tif 000004
【図３】
2009038636.tif 000005
【図４】
2009038636.tif 000006
【図５】
2009038636.tif 000007
【図６】
2009038636.tif 000008
【図７】
2009038636.tif 000009
【図８】
2009038636.tif 000010
【図９】
2009038636.tif 000011
【図１０】
2009038636.tif 000012