(57)【要約】【課題】ナノワイヤーのオープンにより生じるトランジスタの不良やリークにより生じる不良を低減させることのできる半導体装置を実現する。【解決手段】基板１０上の半導体素子の形成領域において、Ｓｉナノワイヤー１３の配置不良があった箇所には、配置不良となっているＳｉナノワイヤー１２を基板１０上からアーム２０を用いて除去し、新たなＳｉナノワイヤー１３をアーム２０を用いて再配置する。【選択図】図１
2009032894.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、半導体ナノワイヤーを用いた半導体素子が形成された半導体装置の製造方法であって、
上記半導体素子の形成領域における所定位置に、上記半導体ナノワイヤーを所定の向きに配列させる第１の工程と、
上記第１の工程によって配列させられた半導体ナノワイヤーの配置不良を検出する第２の工程と、
上記第１の工程によって配置不良が検出された半導体ナノワイヤーを基板上から除去する第３の工程と、
上記第３の工程によって半導体ナノワイヤーが除去された箇所に、新たな半導体ナノワイヤーを配置する第４の工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
上記第３の工程は、その先端にナノワイヤー吸着手段を有する可動アームを用いて、該ナノワイヤー吸着手段に半導体ナノワイヤーを吸着させて除去する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
上記第４の工程は、その先端にナノワイヤー吸着手段を有する可動アームを用いて、該ナノワイヤー吸着手段に半導体ナノワイヤーを吸着させて搬送し、所望の箇所に該半導体ナノワイヤーを配置する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
上記第４の工程は、半導体ナノワイヤーを含有した溶媒をインクジェット法を用いて所定箇所に吐出することで所望の箇所に該半導体ナノワイヤーを配置する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
上記ナノワイヤーは、中心軸が半導体からなり、該中心軸の周りを絶縁膜が覆っている構造であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
上記ナノワイヤーは、中心軸が半導体からなり、該中心軸の周りを絶縁膜が覆い、さらに該絶縁膜の周りを導電体が覆っている構造であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
上記ナノワイヤーは、カーボンナノチューブからなる半導体ナノワイヤーであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
上記ナノワイヤーは、高分子半導体からなる半導体ナノワイヤーであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
上記請求項２に記載の製造方法によって製造される半導体装置の欠陥修復装置であって、
上記第３の工程において、その先端にナノワイヤー吸着手段を有する可動アームを用いて、該ナノワイヤー吸着手段に半導体ナノワイヤーを吸着させて除去することを特徴とする半導体装置の欠陥修復装置。
【請求項１０】
上記請求項３に記載の製造方法によって製造される半導体装置の欠陥修復装置であって、
上記第４の工程において、その先端にナノワイヤー吸着手段を有する可動アームを用いて、該ナノワイヤー吸着手段に半導体ナノワイヤーを吸着させて搬送し、所望の箇所に該半導体ナノワイヤーを配置することを特徴とする半導体装置の欠陥修復装置。
【請求項１１】
上記請求項４に記載の製造方法によって製造される半導体装置の欠陥修復装置であって、
上記第４の工程において、半導体ナノワイヤーを含有した溶媒をインクジェット法を用いて所定箇所に吐出することで所望の箇所に該半導体ナノワイヤーを配置することを特徴とする半導体装置の欠陥修復装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にＳｉやその他の半導体からなるナノワイヤーを用いたトランジスタを配列させてなる半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置が備える薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）は、アクティブマトリクス型液晶表示装置における画素のスイッチング素子やドライバ回路、又は、密着型イメージセンサ（Contact Image Sensor；ＣＩＳ）、更には、ＳＲＡＭ（Static Random Access Memories）やＥＰＲＯＭ（Erasable Read Only Memory）等の大規模集積回路（Large Scale Integration；ＬＳＩ）への応用が期待されている。
【０００３】
一方、近年のモバイル用途の表示装置（ディスプレイ）は、低消費電力化、高機能化、高速動作化、高信頼性、高精細化、小型化の要求が増しており、このような要求を満たすディスプレイの開発が盛んに行われている。例えば、ＣＯＧ（Chip On Glass）のように、ガラス基板上に多機能なＩＣチップ等を載せ、一枚の基板の上でディスプレイ及びディスプレイを駆動させるための周辺回路や多機能回路を組み込む試みがなされている。このようなＩＣチップは、個々の半導体素子部は極めて小さいが、それぞれを電気的に絶縁させる等の理由で、周辺を絶縁物でパッケージングしているため、ＩＣチップそのものを薄くすることができず、パネルの薄型化に対応することが困難である。このような課題に対して、ガラス基板上に直接形成できるＴＦＴは薄膜であるため、パネルの薄型化に対して大きな優位性がある。
【０００４】
しかしながら、ガラス基板上に薄膜トランジスタを直接形成する場合には、ガラス歪点以下の低温プロセスを使用する必要があるため、ガラス基板上に作成される薄膜トランジスタの半導体層には、アモルファスシリコンや低温多結晶シリコンなどが用いられている。また、近年では、例えば特許文献１ないし３に開示があるように、シリコンや有機物などの半導体からなるナノワイヤーを薄膜トランジスタの半導体層に使用する試みがなされている。シリコン単結晶からなるシリコンナノワイヤーや化合物半導体ナノワイヤーは、トランジスタ特性が非常に良好で微細なパターンも作成することが可能であるため、高精細化・高機能化が加速されるモバイルディスプレイ用のトランジスタとして非常に期待される。
【特許文献１】特開２００５−２４４２４０（公開日：２００５年９月８日）
【特許文献２】特開２００６−２９５１７６（公開日：２００６年１０月２６日）
【特許文献３】特表２００６−５０１６８９（公表日：２００６年１月１２日）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献３のように、画素マトリクスにおける薄膜トランジスタにナノワイヤーを使用する際は、決められた場所にナノワイヤーの向きを揃えて配列させる必要がある。ナノワイヤーを基板上に配列させる方法としては、ラングミュア−ブロジェット法を応用させ、所定の位置に対して親撥液処理を行った基板上にナノワイヤーを含有した溶媒を散布して配列させる方法や、２つの電極間に電圧を印加し、ナノワイヤーを含有した溶媒中でナノワイヤーを配列させる方法等が現在使用されている。どちらの方法でも、ガラス基板などの大きな基板上に高速かつ一様にナノワイヤーを配列させることが可能である。
【０００６】
しかしながら、大型基板上の微細パターンすべてに一様にナノワイヤーを配列させることは非常に困難であり、所望位置にナノワイヤーが配置されない場合や、電極間にナノワイヤーがきちんと渡っていないためにオープン状態になる場合が生じる。ナノワイヤーがオープン状態となっている領域では、リークパスなどが生じるために点欠陥となり、表示品位を低下させる。また、ドライバ回路上などでオープンが生じた場合は、トランジスタが形成されないため、回路が動作せず表示装置の不良が生じてしまう。
【０００７】
従来では、オープンやリークが生じている不良箇所に対して、この不良箇所をレーザーなど等を用いて焼き切ったり、上位層の配線などを用いて隠したり、また不良部の画素を常時黒表示にするなどの対応をおこなっていた。しかしながらこれらの対応策では、不良部の画素を潰して目立たなくするのみであり、また、表示品位を著しく損ねる。
【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ナノワイヤーのオープンにより生じるトランジスタの不良やリークにより生じる不良を低減させることのできる半導体装置を実現することにある。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、上記課題を解決するために、基板上に、半導体ナノワイヤーを用いた半導体素子が形成された半導体装置の製造方法であって、上記半導体素子の形成領域における所定位置に、上記半導体ナノワイヤーを所定の向きに配列させる第１の工程と、上記第１の工程によって配列させられた半導体ナノワイヤーの配置不良を検出する第２の工程と、上記第１の工程によって配置不良が検出された半導体ナノワイヤーを基板上から除去する第３の工程と、上記第３の工程によって半導体ナノワイヤーが除去された箇所に、新たな半導体ナノワイヤーを配置する第４の工程とを含むことを特徴としている。
【００１０】
上記の構成によれば、上記第１の工程によって配列させられた半導体ナノワイヤにおいて、オープン等の配置不良が発生した場合、この配置不良を上記第２の工程で検出し、第３および第４の工程で修復することができる。
【００１１】
これにより、ナノワイヤーのオープンにより生じるトランジスタの不良やリークにより生じる不良を低減させ、上記半導体装置を歩留まり良く製造することが可能となる。
【００１２】
また、上記半導体装置の製造方法では、上記第３の工程は、その先端にナノワイヤー吸着手段を有する可動アームを用いて、該ナノワイヤー吸着手段に半導体ナノワイヤーを吸着させて除去する工程とすることができる。
【００１３】
また、上記半導体装置の製造方法では、上記第４の工程は、その先端にナノワイヤー吸着手段を有する可動アームを用いて、該ナノワイヤー吸着手段に半導体ナノワイヤーを吸着させて搬送し、所望の箇所に該半導体ナノワイヤーを配置する工程とすることができる。
【００１４】
また、上記半導体装置の製造方法では、上記第４の工程は、半導体ナノワイヤーを含有した溶媒をインクジェット法を用いて所定箇所に吐出することで所望の箇所に該半導体ナノワイヤーを配置する工程とすることができる。
【００１５】
また、上記半導体装置の製造方法では、上記ナノワイヤーは、中心軸が半導体からなり、該中心軸の周りを絶縁膜が覆っている構造、あるいは、中心軸が半導体からなり、該中心軸の周りを絶縁膜が覆い、さらに該絶縁膜の周りを導電体が覆っている構造とすることができる。
【００１６】
また、上記半導体装置の製造方法では、上記ナノワイヤーは、カーボンナノチューブからなる半導体ナノワイヤー、あるいは、高分子半導体からなる半導体ナノワイヤーとすることができる。
【発明の効果】
【００１７】
本発明に係る半導体装置の製造方法は、以上のように、基板上に、半導体ナノワイヤーを用いた半導体素子が形成された半導体装置の製造方法であって、上記半導体素子の形成領域における所定位置に、上記半導体ナノワイヤーを所定の向きに配列させる第１の工程と、上記第１の工程によって配列させられた半導体ナノワイヤーの配置不良を検出する第２の工程と、上記第１の工程によって配置不良が検出された半導体ナノワイヤーを基板上から除去する第３の工程と、上記第３の工程によって半導体ナノワイヤーが除去された箇所に、新たな半導体ナノワイヤーを配置する第４の工程とを含む構成である。
【００１８】
それゆえ、上記第１の工程によって配列させられた半導体ナノワイヤにおいて、オープン等の配置不良が発生した場合、この配置不良を上記第２の工程で検出し、第３および第４の工程で修復することができる。これにより、ナノワイヤーのオープンにより生じるトランジスタの不良やリークにより生じる不良を低減させ、上記半導体装置を歩留まり良く製造することができるといった効果を奏する。
【発明を実施するための最良の形態】
【００１９】
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。本発明に係る半導体装置は、ガラスやプラスチック等の絶縁基板上において、半導体層にナノワイヤーを用いた薄膜トランジスタを有するものである。先ずは、絶縁基板上における薄膜トランジスタの製造工程を図２を参照して説明する。
【００２０】
尚、以下の実施の形態では、液晶表示パネルにおける画素トランジスタの製造工程を例示して説明を行なってが、本発明においてナノワイヤーを用いて形成される素子は、トランジスタに限定されるものではなく、他の半導体素子（ダイオード等）にも適用可能である。例えば、フォトセンサー用のＰＩＮダイオードや抵抗、容量素子など、液晶ディスプレイを駆動させるためにガラス基板上に形成されている回路に使用されているデバイスの置き換えが可能である。
【００２１】
最初に、ガラス等の基板１０上にパッシベーション膜１１を形成する（図２(ａ)参照）。このパッシベーション膜１１は、基板１０からのガスバリア性を高めるために形成される膜であり、例えばＳｉＮｘ／ＳｉＯ２の積層膜によって形成することができる。尚、本発明において、基板は上記のガラスに限定されるものではなく、他の絶縁基板を用いることもできる。
【００２２】
パッシベーション膜１１上に、電極部１２をパターニング形成する（図２(ｂ)参照）。この電極部１２は、後にソース・ドレイン電極の一部として使用されるものであり、最適化された材料を用いて形成される。電極部１２としては、例えばタングステンと窒化タンタルとを積層させた導電体を用いることができる。もちろん、電極部１２の材料はこれに限定されるものではなく、モリブデン、タンタル、タングステン、チタン等の高融点金属、又はこれらのシリサイドや積層膜でも良い。
【００２３】
次に、パターニングされた電極間に電圧を印加し、その上にＳｉナノワイヤー１３を含有した溶媒をフロー状態で流して、電圧が印加されている電極間にＳｉナノワイヤーを配列させる。電極間にＳｉナノワイヤーを配列させた後は、不要な溶媒を蒸発させ電極上にはＳｉナノワイヤー１３のみが残るようにする（図２(ｃ)参照）。このＳｉナノワイヤー１３は、本実施の形態に係る半導体装置において、薄膜トランジスタの半導体層として用いられる。Ｓｉナノワイヤー１３の配列の方法は、今回のように電圧を印加させて配列させるものに限定されず、ラングミュア・ブロジェット法を応用したものや、インクジェット法により配列させてもよい。
【００２４】
尚、Ｓｉナノワイヤーは、例えばＶＬＳ（Vapor Liquid Solid）法などの周知の方法を用いて作成することが可能である。上記Ｓｉナノワイヤーは、図３（ａ）に示すように、半導体からなる中心軸を有し、その周囲を絶縁体膜（例えばシリコン熱酸化膜）で覆っている構造であってもよく、あるいは図３（ｂ）に示すように、その周囲をさらに導電体膜で覆っている構造であってもよい。中心軸の周りを覆う絶縁体膜は、例えばＣＶＤ法を用いて形成することができ、また、熱酸化法を用いて良質な絶縁膜を形成することも出来る。また、図３（ｂ）に示す構成において、最外周の導電体膜は、例えばALD（atomic layer deposition）法やLPCVD（low pressure chemical vapor deposition）法などにより形成することができる。
【００２５】
また、Ｓｉナノワイヤーを含有させる溶媒は、電解をかけてＳｉナノワイヤーを配列させることができるように、アルコール系や純水系が好ましく、例えばＩＰＡ（イソプロピルアルコール）と純水との混合液を用いることができる。
【００２６】
上記図２(ｃ)の工程が終了した時点で、Ｓｉナノワイヤー１３が電極上に正しく配置されているかどうかを検査する。検査の方法は、光学顕微鏡などの顕微鏡などを用いることができるが、その他の検知法でも良い。上記検査の結果、不良の無いチップについてはそのまま次の工程へ進め、Ｓｉナノワイヤーのオープン不良等がある場合は、その修復を行った後に次の工程へ進める。不良箇所の修復工程については、後に詳細に説明する。
【００２７】
Ｓｉナノワイヤーを配列させた後の工程は、用いたＳｉナノワイヤーの構造によって異なるが、以下の説明では、図３（ａ）に示すＳｉナノワイヤーを用いた場合を例示する。
【００２８】
図３（ａ）に示すＳｉナノワイヤーを用いた場合、Ｓｉナノワイヤー配列後の工程として、ゲート電極１４の形成を行なう（図２(ｄ)参照）。ゲート電極１４の形成は、例えば、基板上におけるトランジスタ形成面にタングステンと窒化タンタルの積層構造を１０００ｎｍ程度成膜し、これを所定の形状にパターニングすることによって行なう。
【００２９】
ゲート電極１４が形成されると、続いて不要なゲート酸化膜を除去（ここではソース・ドレイン部）し、ソース・ドレイン部への不純物注入（イオンドープ）を行なう（図２(ｅ)，(ｆ)参照）。ここでのゲート酸化膜とはＳｉナノワイヤーにおける絶縁体膜であり、ソース・ドレイン部の領域では、この絶縁体膜を除去することによって中心の半導体を露出させる。ソース・ドレイン部への不純物注入は、トランジスタがＮ型であればリンを、トランジスタがＰ型であればボロンをそれぞれソース・ドレイン部にイオンドープすることによって行なう。このイオンドープは、イオン種がどちらの場合であっても加速電圧１０ｋｅＶ〜８０ｋｅＶで１Ｅ１３〜３Ｅ１６ｉｏｎ／ｃｍ３で行うことができる。
【００３０】
上記イオンドープ後は、保護絶縁膜１５を成膜したのち、熱処理によってドープにより注入した不純物を活性化させる（図２(ｇ)参照）。熱処理の方法としては、炉アニール法、ランプアニール法、レーザーアニール法や自己活性法などを用いることができる。また、保護絶縁膜は、例えばＳｉＯ２膜を１０ｎｍ〜２００ｎｍ程度成膜することによって形成できる。
【００３１】
続いて、保護絶縁膜１５にエッチングによりコンタクトホールを空けたのち、通常のフォトリソグラフィ方法を用いてトランジスタと接続される各種配線１６（ソース配線、ドレイン配線、ゲート配線）を形成する（図２(ｈ)参照）。これらの配線１６は、上記コンタクトホールを介してトランジスタの各部と電気的に接続される。以上の工程により、本実施の形態に係る半導体装置が完成する。
【００３２】
尚、上記の説明は、半導体装置の製造方法の一例を示しているに過ぎず、本発明はこれに限定されるものではなく、種々の変更を加えることが可能である。例えば、ゲート電極は、あらかじめ配列用電極１２と同時に基板に成膜しておいても良い。
【００３３】
また、Ｓｉナノワイヤーを作成する際に、ソース・ドレイン部に不純物をドープしながら成膜することにより、基板上に配列される前のＳｉナノワイヤーにおいて既にソース−チャネル−ドレイン構造を形成することもできる。この場合、図２(ｅ)，(ｆ)に示すドープ工程および図２(ｇ)におけるアニール工程が省略できる。
【００３４】
また、図３（ｂ）に示すＳｉナノワイヤーを使用した場合、該Ｓｉナノワイヤーの最外周を覆う導電体膜をゲート電極として利用することができる。この場合、図２(ｄ)におけるゲート電極形成工程は不要であり、ソース・ドレイン部の不要な電極とゲート酸化膜とを除去したのち、図２(ｅ)，(ｆ)のイオンドープ工程へ進むことができる。
【００３５】
続いて、Ｓｉナノワイヤーのオープン不良等がある場合における修復工程について、図１および図４を参照して説明する。この修復工程は、上述した図２(ｃ)の工程と図２(ｄ)の工程との間に実施される。
【００３６】
先ず、上記図２(ｃ)の工程によって電極間にＳｉナノワイヤーが配列させられ（Ｓ１）、Ｓｉナノワイヤーのオープンが発生していないか検査される（Ｓ２）。この検査は、例えば画像検査装置などで光学的に検査される。なお、Ｓｉナノワイヤーの直径は１．０ミクロン以下と非常に細く、顕微鏡の解像度限界以下ではあるが、光散乱のため暗視野において容易に観測することができる。
【００３７】
この検査においてＳｉナノワイヤーのオープンが検出されなかった（Ｓ３）半導体装置については、そのまま次の工程（Ｓ７）へ進められる。一方、Ｓｉナノワイヤーのオープンが検出された（Ｓ３）半導体装置については、オープン箇所の修復工程が行なわれる。
【００３８】
図１（ａ）は、基板１０上に形成される薄膜トランジスタにおいてＳｉナノワイヤー１３のオープン不良が発生している場合の状態を示す図である。すなわち、図１（ａ）では、Ｓｉナノワイヤー１３が両電極１２間で完全に架橋されておらずオープン不良が生じている。
【００３９】
このようなＳｉナノワイヤーのオープン不良がある場合には、該オープン不良を生じているＳｉナノワイヤー１３を基板上から除去する（Ｓ５）。Ｓｉナノワイヤー１３の除去は、図１（ｂ）に示すように、先端にワイヤ吸着用電極を有するアーム２０を用い、このワイヤ吸着用電極間に電圧を印加しながら不要なＳｉナノワイヤー１３をアーム２０上のワイヤ吸着用電極に吸着させて取り除く。また、この時、アーム２０のワイヤ吸着用電極間には溶媒を介在させ、除去するＳｉナノワイヤーを吸着し易くする。このためには、アーム２０にワイヤ吸着用電極間に溶媒を供給するためのノズルを設け、ノズルから液を供給してもよいし、表面張力を利用して必要な溶媒をアーム２０のヘッドに付着するだけでもよい。
【００４０】
オープンしている不要なＳｉナノワイヤー１３をすべて除去したら、所望の位置へ新しいＳｉナノワイヤー１３を配置する（Ｓ６）。この場合、除去されたＳｉナノワイヤーとは別の新たなＳｉナノワイヤーを配置してもよいが、除去したＳｉナノワイヤーを二次使用してもよい。
【００４１】
尚、図１の説明では、電極間にＳｉナノワイヤーが存在しているが、電極−ＳｉＮＷ間に隙間が生じ、電極間がコンタクトしていない状態からの修復を例示しているため、不要なＳｉナノワイヤー１３を除去する工程（Ｓ５）が含まれている。しかしながら、本発明において修復すべきオープン不良には、電極間にＳｉナノワイヤーが存在していないようなオープン不良も考えられる。この場合は、の修復を例示しているため、不要なＳｉナノワイヤー１３を除去する工程を省略し、所望の位置へ新しいＳｉナノワイヤー１３を配置する工程を行なえばよい（Ｓ６）。
【００４２】
新しいＳｉナノワイヤーを配置する方法としては、図１（ｃ）に示すように、先のアームを使用して所望箇所にＳｉナノワイヤーを配置することができる。あるいは、Ｓｉナノワイヤーを含有した溶媒をインクジェット法を用いて所定箇所に吐出することで、Ｓｉナノワイヤーを配置しても良い。インクジェット法を用いてＳｉナノワイヤーを配置させる場合には、基板上に吐出されたＳｉナノワイヤーを所定の向きに揃えるために、電極間において電圧を印加する。
【００４３】
新しいＳｉナノワイヤーを配置した後は、図１（ｄ）に示すように、不要な溶媒を蒸発させ電極上にはＳｉナノワイヤーのみが残るようにする。オープン箇所の修復工程が行なわれた半導体装置は、次の工程（Ｓ７）へ進められる。
【００４４】
尚、本実施の形態において、「ナノワイヤー」という用語は、ここで使用するように、一般的に５００ｎｍ未満、好ましくは１００ｎｍ未満の一段面寸法を有し、アスペクト比（長さ：幅）が１０、好ましくは５０を超え、さらには１００を超えるような細長い導体または半導体材料のことをいう。
【００４５】
また、上記説明においては、半導体材料として主にシリコンを材料として用いたナノワイヤーについて述べたが、本発明におけるナノワイヤーの材質は特に限定されるものではなく、以下のものから選択される半導体材料から構成されるナノワイヤーを用いることができる。
【００４６】
具体的には、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ（ダイヤモンドを含む）、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ，ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＧｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ，ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、Ａｌ２ＣＯ、およびこのような半導体の２つ以上の適切な組み合わせを含むことができる。
【００４７】
さらには、ナノワイヤーの半導体材料として、カーボンナノワイヤー(ナノチューブ)や有機半導体ポリマー材料も含むことができる。
【産業上の利用可能性】
【００４８】
基板上に半導体ナノワイヤーを用いた微細な薄膜トランジスタを配列させた半導体装置を歩留まりよく製造でき、アクティブマトリクス型液晶表示装置における画素のスイッチング素子やドライバ回路、密着型イメージセンサ、ＳＲＡＭやＥＰＲＯＭ等の大規模集積回路に適用できる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態を示すものであり、ナノワイヤーを用いた薄膜トランジスタにおけるオープン不良の修復工程を示す断面図である。
【図２】基板上にナノワイヤーを用いた薄膜トランジスタ断面を形成する工程を示す断面図である。
【図３】上記薄膜トランジスタにおいて使用されるＳｉナノワイヤーの形状例を示す斜視図である。
【図４】ナノワイヤーを用いた薄膜トランジスタにおけるオープン不良の修復工程を示すフローチャートである。
【符号の説明】
【００５０】
１０    基板
１１    パッシベーション膜
１２    電極部
１３    Ｓｉナノワイヤー（半導体ナノワイヤー）
１４    ゲート電極
１５    保護絶縁膜
１６    配線
２０    アーム（可動アーム）
【図１】
2009032894.tif 000003
【図２】
2009032894.tif 000004
【図３】
2009032894.tif 000005
【図４】
2009032894.tif 000006