(57)【要約】【課題】  通常のＬＳＩ製造プロセスに用いられる材料で製造が可能であって、微細な間隔を有する表面の凹凸を検出可能な静電容量式センサ及びその製造方法を提供する。【解決手段】  被検出物の表面に近接或いは接触する検出面上に複数配列されたセンサ部２０を備えてなり、各センサ部２０が、検出面より下方に後退して形成された第１センサ電極１０と、上端面が前記検出面に露出して形成された第２センサ電極１３と、第１センサ電極１０の上層、並びに第１センサ電極１０と第２センサ電極１３の間に形成されると共に、前記検出面の一部を構成する第１絶縁膜１２と、を有し、第１センサ電極１０の側面と第２センサ電極１３の側面とが第１絶縁膜１２を介して対向する。【選択図】        図１
2009156637.tif 000002
【特許請求の範囲】
【請求項１】
被検出物の表面の形態を検出する静電容量式センサであって、
前記被検出物の表面に近接或いは接触する検出面上に複数配列されたセンサ部を備えてなり、
前記各センサ部が、
前記検出面より下方に後退して形成された第１センサ電極と、
上端面が前記検出面に露出して形成された第２センサ電極と、
前記第１センサ電極の上層、並びに前記第１センサ電極と前記第２センサ電極の間に形成されると共に、前記検出面の一部を構成する第１絶縁膜と、を有し、
前記第１センサ電極の側面と前記第２センサ電極の側面とが前記第１絶縁膜を介して対向することを特徴とする静電容量式センサ。
【請求項２】
前記第２センサ電極の底面が、前記第１センサ電極の底面よりも深い位置に形成されていることを特徴とする請求項１に記載の静電容量式センサ。
【請求項３】
前記各センサ部が、前記検出面と平行な面内において周囲をグランド接続用のグランド電極によって囲まれていることを特徴とする請求項１又は２に記載の静電容量式センサ。
【請求項４】
前記各センサ部において、
前記グランド電極は前記第１センサ電極の外周部を囲むように形成され、前記第２センサ電極は前記第１センサ電極の外周部よりも内側に形成されていることを特徴とする請求項３に記載の静電容量式センサ。
【請求項５】
請求項１〜４の何れか１項に記載の静電容量式センサの製造方法であって、
前記層間絶縁膜上に第１導電膜を成膜後、パターニング処理を行うことで、所定領域の前記層間絶縁膜を露出させると共に前記第１センサ電極を複数形成する第１工程と、
前記第１工程終了後、露出している前記層間絶縁膜を深さ方向に所定厚み分掘り下げることで第１溝部を形成する第２工程と、
前記第２工程終了後、前記第１溝部内を完全には充填しない範囲内の膜厚で前記第１絶縁膜を全面に成膜し、第２溝部を形成する第３工程と、
前記第３工程終了後、前記第２溝部内を第２導電膜で充填することで前記第２センサ電極を形成する第４工程と、を有することを特徴とする静電容量式センサの製造方法。
【請求項６】
前記第１工程開始前に、所定領域にメタル配線を形成する第５工程と、前記メタル配線の上層に前記層間絶縁膜を形成する第６工程と、を有し、
前記第１工程において、前記メタル配線の上方領域に位置する一部の前記第１導電膜を除去することで、前記メタル配線の上方領域に前記メタル配線の延伸方向を長手方向とする矩形状の開口部を有する前記第１センサ電極を複数形成することを特徴とする請求項５に記載の静電容量式センサの製造方法。
【請求項７】
前記第１工程において、前記第１センサ電極に加えて、前記第１センサ電極の外周部と離間したグランド接続用のグランド電極を各センサ部の境界領域に形成し、
前記第３工程終了後、前記第４工程開始前に、前記グランド電極上層の前記第１絶縁膜の一部領域をエッチングして、前記グランド電極の上面が露出するように第３溝部を形成する第７工程を有し、
前記第４工程において、前記第３溝部内を前記第２導電膜で充填することで、前記グランド電極と電気的に接続するコンタクト電極を形成することを特徴とする請求項５又は６に記載の静電容量式センサの製造方法。
【請求項８】
前記第１工程において、前記第１センサ電極と前記グランド電極の間隔が前記第１溝部の孔径より短くなるようにパターニングを実行し、
前記第２工程において、前記第１センサ電極と前記グランド電極の間に露出していた前記層間絶縁膜を深さ方向に掘り下げることで第４溝部を形成し、
前記第３工程において、前記第４溝部を前記第１絶縁膜で完全に充填することを特徴とする請求項７に記載の静電容量式センサの製造方法。
【請求項９】
前記第１工程において、前記第１センサ電極と前記グランド電極の間隔が前記第１溝部の孔径より長くなるようにパターニングを実行し、
前記第２工程において、前記第１センサ電極と前記グランド電極の間に露出していた前記層間絶縁膜を深さ方向に掘り下げることで第４溝部を形成し、
前記第３工程において、前記第４溝部を完全には充填せず、前記第４溝部の底面及び内側壁に前記第１絶縁膜を形成することで前記第４溝部内に前記第１絶縁膜によって囲まれた第５溝部を形成し、
前記第４工程において、前記第５溝部内を完全には充填せず、前記第５溝部の底面及び内側壁に前記第２導電膜を形成し、
前記第４工程終了後、前記第５溝部内に形成された前記第２導電膜をエッチングにより除去する第８工程を有することを特徴とする請求項７に記載の静電容量式センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量式センサ及びその製造方法に関する。
【背景技術】
【０００２】
近年の情報化社会の進展と社会環境の変化に伴い、セキュリティ技術に対する関心が高まっている。例えば、電子マネーなどのシステム構築に必要となる本人認識技術が大きく注目を集めている。又、クレジットカードの不正利用を防止するための認識技術についても研究開発が活発に行われており、これまでに多くの技術が提案されている。
【０００３】
個人認証方法としては、指紋、顔、声紋、虹彩などを検出して個人の認証を行う方法が挙げられるが、この中でも特に指紋認証は比較的安価で、小型化が容易であることから数多くの技術開発がなされている。
【０００４】
指紋の形状をデータとして読み取る方式には、レンズや照明などの光学系を備えた光学式や、感圧シートなどを用いた圧力式、半導体基板の上にセンサを配置した半導体式などがある。これらの内、小型化が容易で汎用性を有するのは半導体式である。
【０００５】
半導体式のセンサとしては、ＬＳＩ（Large-Scale Integration）製造技術を用いた静電容量式の表面形状認識用センサがある（例えば、下記特許文献１参照）。この表面形状認識用センサは、センサ素子をＬＳＩチップ上に２次元的に配列した構造を備えており、静電容量を検出することにより、指紋の表面などが有する微細な凹凸パターンを検出する。
【０００６】
図６に従来技術による静電容量式センサの概略平面図を示す。図６（ａ）は静電容量式センサの一部概略平面図であり、（ｂ）はその一センサ部を拡大した図である。
【０００７】
図６に示されるように、静電容量式センサ１１０は、複数のセンサ部１００がマトリクス状に配置されて構成される。各センサ部１００は、中央部に矩形状のセンサ電極１０１を有し、その外側に、絶縁膜１２を介して静電破壊防止用のグランド電極１１及びグランド電極１１との電気的接続形成のためのコンタクト電極１４が形成される。グランド電極１１は各センサ部１００を区切るように境界領域に形成される。
【０００８】
図７に、図６に示す従来のセンサ部１００を線Ｘ−Ｘ'において切断したときの概略断面構造図の一部を示す。図７を参照して、従来の静電容量式センサの製造方法について説明する。尚、図７では、周辺回路として形成されるメタル配線１５より上層部分についてのみ図示している。
【０００９】
周辺回路としてのメタル配線１５を例えば３層配線によって形成した後、例えばＳｉＯ２膜で構成される層間絶縁膜１６を成膜し、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて平坦化処理を行う。次に、例えばＴｉＮ／Ｔｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ膜で構成される導電膜を成膜後、パターニング処理を行ってセンサ電極１０１及びグランド電極１１を形成する。次に、プラズマＣＶＤ法等によって、例えばＳｉＮ膜で構成される絶縁膜１２を成膜後、フォト工程及びエッチング工程によってグランド電極１１上に溝状のコンタクトを開口する。そして、例えばＷ膜で構成される導電膜をＣＶＤ法（Chemical Vapor Deposition）法によって成膜後、グランド電極１１上の開口領域内に充填することでコンタクト電極１４を形成する。
【００１０】
このように形成された静電容量式センサ上に測定対象としての指が近接或いは接触された場合、指表面とセンサ電極との間の静電容量Ｃｆは、誘電率をｋ、コンデンサ電極面積をＡ、センサ電極と指表面との距離をｄとすると、以下の（数１）によって表される。
【００１１】
（数１）
Ｃｆ＝k（Ａ／ｄ）
【００１２】
上記（数１）から分かるように、指表面の隆起（凸）部分では、ｄは絶縁膜１２の膜厚となり、ｋは絶縁膜１２の誘電率で決定され、これによって容量Ｃｆが決定する。一方、指表面の谷（凹）部分では、絶縁膜１２の膜厚をｄ、絶縁膜１２の誘電率をｋとするコンデンサＣ１と、絶縁膜１２の表面から指表面の谷部分までの距離をｄ、空気の誘電率をｋとするコンデンサＣ２とが直列に接続されたコンデンサの合成容量によってＣｆが決定する。即ち、場所によって絶縁膜１２の表面から指表面の谷部分までの距離が異なることにより、各領域における静電容量値が異なるため、各領域毎に静電容量値を測定することで場所毎の凹凸を認識することが可能となる。
【００１３】
尚、静電容量を検出するに際しては、センサ電極を電圧Ｖｃでプリチャージした後、指を近接或いは接触させる。これによって、電圧Ｖｃが、センサ電極と指との間の静電容量と、センサ電極とセンサ電極下にある配線パターンやＳｉ基板との間との寄生容量と、に分圧され、この結果センサ電極の電位が低下する。この低下した電圧ΔＶｉは、センサ電極と指との間の容量（以下、「センシング容量」と記載）をＣｆ、センサ電極とセンサ電極下にある配線パターンやＳｉ基板との間との寄生容量をＣｐとすると検出される電圧信号は、以下の（数２）によって表される。
【００１４】
（数２）
ΔＶｉ＝Ｖｃ・Ｃｆ／（Ｃｆ＋Ｃｐ）
【００１５】
（数２）より、電圧信号ΔＶｉは、センシング容量Ｃｆに依存して決定されるため、ΔＶｉを各センサ部毎に測定することで、領域毎のセンシング容量Ｃｆの大きさの分布を認識することができ、場所毎の凹凸を認識することが可能となる。
【００１６】
上記（数２）によって明らかなように、ΔＶｉは、センシング容量Ｃｆのみならず寄生容量Ｃｐにも依存する。このため、センシング容量Ｃｆの大きさに対して寄生容量Ｃｐの大きさが比較的大きい値を示すと、Ｃｆの変化が十分にΔＶｉの値の変化に反映されず、表面形状の凹凸を認識する精度が低下する。言い換えれば、表面形状の画像を精度良く得るためには、センシング容量Ｃｆを大きく、寄生容量Ｃｐを小さくする必要がある。
【００１７】
特に、静電容量式センサを指紋センサとして用いる場合には、被検出物たる指紋が幅広い年齢層の人間に対しても認証可能である必要があり、幼児の場合には指紋の間隔が小さいためセンサ電極を小型化して、画素数を多くする必要が生じる。このとき、センサ電極を小型化するとセンシング容量Ｃｆが小さくなるため、より一層寄生容量Ｃｐの影響が無視できなくなる。
【００１８】
センシング容量Ｃｆを大きくする方法の一つとして、センサ電極１０１上層の絶縁膜１２の膜厚を薄くする方法が考えられるが、この膜厚を薄くすると電極表面の強度低下や耐湿性の低下という問題を招来する。
【００１９】
下記特許文献２には、センシング容量Ｃｆを大きく、寄生容量Ｃｐを小さくする方法として、Ｃｆ＞Ｃｐとなるようにセンサ電極１０１上層の絶縁膜１２とセンサ電極１０１下層の層間絶縁膜１６に誘電率の異なる膜を用いることが開示されている。
【００２０】
【特許文献１】特開平８−３０５８３２号公報
【特許文献２】特開平１１−０７２３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
特許文献２に記載の方法の場合、センシング容量Ｃｆを寄生容量Ｃｐに比べて十分大きくできるかどうかが材料の誘電率にのみ依存する。このため、製造時に利用可能な材料が限定されてしまい、柔軟に製造することが困難である。
【００２２】
一般のＬＳＩ製造プロセスにおいては、上述したように、センサ電極１０１の下層の層間絶縁膜１６にはＳｉＯ２膜を利用し、センサ電極１０１上層の保護用の絶縁膜１２にはＳｉＮ膜を利用するのが通常である。このため、上記特許文献２に記載の方法を用いた場合、製造に際し通常に利用される絶縁膜とは異なる材料の絶縁膜を準備する必要があり、製造コストが上昇するという問題がある。
【００２３】
本発明は、上記の問題点に鑑み、通常のＬＳＩ製造プロセスに用いられる材料で製造が可能であって、微細な間隔を有する表面の凹凸を検出可能な静電容量式センサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記目的を達成するための本発明に係る静電容量式センサは、被検出物の表面の形態を検出する静電容量式センサであって、前記被検出物の表面に近接或いは接触する検出面上に複数配列されたセンサ部を備えてなり、前記各センサ部が、前記検出面より下方に後退して形成された第１センサ電極と、上端面が前記検出面に露出して形成された第２センサ電極と、前記第１センサ電極の上層、並びに前記第１センサ電極と前記第２センサ電極の間に形成されると共に、前記検出面の一部を構成する第１絶縁膜と、を有し、前記第１センサ電極の側面と前記第２センサ電極の側面とが前記第１絶縁膜を介して対向することを第１の特徴とする。
【００２５】
本発明に係る静電容量式センサの上記第１の特徴構成によれば、検出面上に被検出物が載置された場合、被検出物と第２センサ電極が同電位となる。第２センサ電極と第１センサ電極とは側面において第１絶縁膜を介して対向しており、これらは容量性素子を形成する。このため、被検出物が検出面上に載置されると、第１センサ電極との間で形成される容量性成分は、被検出物と第２センサ電極によって構成される電極体と、第１センサ電極との対向面積によって決定される。即ち、第２センサ電極が存在しない場合に比べ、被検出物とその下層に形成されているセンサ電極（ここでいう第１センサ電極）との間の静電容量（センシング容量）を大きく確保することができる。
【００２６】
従って、センシング容量を大きく確保することができるため、このセンシング容量に対する寄生容量の比率を小さくすることができる。被検出物が有する凹凸のパターンはセンシング容量の大小に影響を与えるため、センシング容量の大きさに対して寄生容量の大きさが小さいほど、凹部の存在に起因するセンシング容量の減少を精度良く認識することができる。
【００２７】
又、上記構成によれば、センシング容量を十分確保することができるため、センシング容量と比べて寄生容量を小さくするために、センサ電極上層の絶縁膜と比べてその下層の層間絶縁膜の誘電率を小さくする必要性がない。このため、従来のプロセスで用いられている絶縁膜材料を利用することができ、利用可能な材料が限定されるということがないため、製造コストを低下させることができると共に、柔軟に製造することが可能となる。
【００２８】
又、かかる構成とすることで、センシング容量を十分確保することができるため、センサ電極をある程度小さくしても凹凸パターンの認識が可能となる。このため、本発明に係る静電容量式センサを指紋センサとして利用した場合には、幼児から成人まで幅広い人間の指紋を測定することができる。
【００２９】
又、本発明に係る静電容量式センサは、上記第１の特徴構成に加えて、前記第２センサ電極の底面が、前記第１センサ電極の底面よりも深い位置に形成されていることを第２の特徴とする。
【００３０】
本発明に係る静電容量式センサの上記第２の特徴構成によれば、第１センサ電極の側面全てが第２センサ電極の側面と対向する構成となるため、センシング容量をより大きく確保することが可能となる。
【００３１】
又、本発明に係る静電容量式センサは、上記第１又は第２の特徴構成に加えて、前記各センサ部が、前記検出面と平行な面内において周囲をグランド接続用のグランド電極によって囲まれていることを第３の特徴とする。
【００３２】
本発明に係る静電容量式センサの上記第３の特徴構成によれば、グランド電極によって囲まれた各センサ部毎にセンシング容量を認識することができる。このため、各センサ部をマトリクス状に配置してグランド電極によって囲むことで、マトリクス状に配置されたセンサ部によって指定される座標毎にセンシング容量を認識することができるため、各センサ部のセンシング容量を座標毎に分析することで、各容量の大小に基づく被検出物の凹凸パターンの認識を再現性良く行うことが可能となる。
【００３３】
又、本発明に係る静電容量式センサは、上記第３の特徴構成に加えて、前記各センサ部において、前記グランド電極は前記第１センサ電極の外周部を囲むように形成され、前記第２センサ電極は前記第１センサ電極の外周部よりも内側に形成されていることを第４の特徴とする。
【００３４】
上記目的を達成するための本発明に係る静電容量式センサの製造方法は、上記第１〜第４の何れか一の特徴構成を有する静電容量式センサの製造方法であって、前記層間絶縁膜上に第１導電膜を成膜後、パターニング処理を行うことで、所定領域の前記層間絶縁膜を露出させると共に前記第１センサ電極を複数形成する第１工程と、前記第１工程終了後、露出している前記層間絶縁膜を深さ方向に所定厚み分掘り下げることで第１溝部を形成する第２工程と、前記第２工程終了後、前記第１溝部内を完全には充填しない範囲内の膜厚で前記第１絶縁膜を全面に成膜し、第２溝部を形成する第３工程と、前記第３工程終了後、前記第２溝部内を第２導電膜で充填することで前記第２センサ電極を形成する第４工程と、を有することを第１の特徴とする。
【００３５】
本発明に係る静電容量式センサの製造方法の上記第１の特徴によれば、第２工程で形成された第１溝部内において、外側に第１絶縁膜が形成され、その内側に第２導電膜が充填される。このため、第２導電膜の側面と第１導電膜の側面とが第１絶縁膜を介して対向する構成となる。
【００３６】
従って、上記特徴によって製造された静電容量式センサによれば、単に絶縁膜を介してその下層にセンサ電極を有する場合と比較して、側面においても静電容量を確保することができる。従って、凹凸パターン認識のための容量（センシング容量）に対する寄生容量の比率を小さくすることができる。被検出物が有する凹凸のパターンはセンシング容量の大小に影響を与えるため、センシング容量の大きさに対して寄生容量の大きさが小さいほど、凹部の存在に起因するセンシング容量の減少を精度良く認識することができる。
【００３７】
又、上記特徴によれば、製造された静電容量式センサはセンシング容量を十分確保することができるため、センシング容量と比べて寄生容量を小さくするために、センサ電極上層の絶縁膜と比べてその下層の層間絶縁膜の誘電率を小さくする必要性がない。このため、従来のプロセスで用いられている絶縁膜材料を利用することができ、利用可能な材料が限定されるということがないため、製造コストを低下させることができると共に、柔軟に製造することが可能となる。
【００３８】
又、本発明に係る静電容量式センサの製造方法は、上記第１の特徴に加えて、前記第１工程開始前に、所定領域にメタル配線を形成する第５工程と、前記メタル配線の上層に前記層間絶縁膜を形成する第６工程と、を有し、前記第１工程において、前記メタル配線の上方領域に位置する一部の前記第１導電膜を除去することで、前記メタル配線の上方領域に前記メタル配線の延伸方向を長手方向とする矩形状の開口部を有する前記第１センサ電極を複数形成することを第２の特徴とする。
【００３９】
本発明に係る静電容量式センサの上記第２の特徴によれば、メタル配線と第１センサ電極の対向面積を減少させることができるため、両電極間に発生する寄生容量を減少させることができる。
【００４０】
又、本発明に係る静電容量式センサの製造方法は、上記第１又は第２の特徴に加えて、前記第１工程において、前記第１センサ電極に加えて、前記第１センサ電極の外周部と離間したグランド接続用のグランド電極を各センサ部の境界領域に形成し、前記第３工程終了後、前記第４工程開始前に、前記グランド電極上層の前記第１絶縁膜の一部領域をエッチングして、前記グランド電極の上面が露出するように第３溝部を形成する第７工程を有し、前記第４工程において、前記第３溝部内を前記第２導電膜で充填することで、前記グランド電極と電気的に接続するコンタクト電極を形成することを第３の特徴とする。
【００４１】
本発明に係る静電容量式センサの製造方法の上記第３の特徴によれば、グランド電極に対する電気的コンタクト接続のためのコンタクト電極の形成と、第２センサ電極の形成とを同一工程で実現することができる。
【００４２】
又、本発明に係る静電容量式センサの製造方法は、上記第３の特徴に加えて、前記第１工程において、前記第１センサ電極と前記グランド電極の間隔が前記第１溝部の孔径より短くなるようにパターニングを実行し、前記第２工程において、前記第１センサ電極と前記グランド電極の間に露出していた前記層間絶縁膜を深さ方向に掘り下げることで第４溝部を形成し、前記第３工程において、前記第４溝部を前記第１絶縁膜で完全に充填することを第４の特徴とする。
【００４３】
本発明に係る静電容量式センサの製造方法の上記第４の特徴によれば、グランド電極と第１センサ電極の間が第１絶縁膜で完全に充填されるため、両電極間に形成される寄生容量を小さくすることができる。
【００４４】
又、本発明に係る静電容量式センサの製造方法は、上記第３の特徴に加えて、前記第１工程において、前記第１センサ電極と前記グランド電極の間隔が前記第１溝部の孔径より長くなるようにパターニングを実行し、前記第２工程において、前記第１センサ電極と前記グランド電極の間に露出していた前記層間絶縁膜を深さ方向に掘り下げることで第４溝部を形成し、前記第３工程において、前記第４溝部を完全には充填せず、前記第４溝部の底面及び内側壁に前記第１絶縁膜を形成することで前記第４溝部内に前記第１絶縁膜によって囲まれた第５溝部を形成し、前記第４工程において、前記第５溝部内を完全には充填せず、前記第５溝部の底面及び内側壁に前記第２導電膜を形成し、前記第４工程終了後、前記第５溝部内に形成された前記第２導電膜をエッチングにより除去する第８工程を有することを第５の特徴とする。
【００４５】
本発明に係る静電容量式センサの製造方法の上記第５の特徴によれば、レイアウト制約によりグランド電極と第１センサ電極との離間を広くする必要がある場合であっても、センシング容量を十分に確保した静電容量式センサを製造することが可能となる。
【発明の効果】
【００４６】
本発明の構成によれば、通常のＬＳＩ製造プロセスに用いられる材料によって製造でき、微細な間隔を有する表面の凹凸を検出可能な静電容量式センサを実現することができる。
【発明を実施するための最良の形態】
【００４７】
以下において、本発明に係る静電容量式センサ（以下、適宜「本発明センサ」と称する）、及びその製造方法（以下、適宜「本発明方法」と称する）の実施形態について図面を参照して説明する。
【００４８】
尚、以下に示す概略構造図は、模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。又、厚み等の寸法値は一例であって、これらの数値に限定されるものではない。そして、図６及び図７に示される構成要素と同一の構成要素については同一の符号を付している。
【００４９】
図１は、本発明センサの概略平面構造図である。図１（ａ）は本発明センサの一部の概略平面構造図であり、（ｂ）は一センサ部を拡大した図である。
【００５０】
図１に示されるように、本発明センサ１は、複数のセンサ部２０がマトリクス状に配置されて構成される。各センサ部２０は、中央部にセンサ電極１０（以下、「第１センサ電極１０」と記載）を有し、その外側に絶縁膜１２（以下、「第１絶縁膜１２」と記載）を介して静電破壊防止用のグランド電極１１及びグランド電極１１との電気的接続形成のためのコンタクト電極１４が形成される。グランド電極１１は各センサ部２０の周囲を囲むように境界領域に形成される。尚、以下において断面構造図を参照して説明するように、第１絶縁膜１２は、第１センサ電極１０の上層を覆うように形成されている（図１では第１センサ電極１０上層の第１絶縁膜１２は省略されている）。
【００５１】
第１センサ電極１０は、一部に溝部２１を有した矩形状の電極であり、図１では溝部２１を３つとして図示しているが、溝部２１の数は３に限られるものではない。溝部２１内には、中央部に第１センサ電極１０とは別の導電性の電極１３（以下、「第２センサ電極１３」と記載）が形成されており、その外側が第１絶縁膜１２に覆われている。即ち、第１センサ電極１０と第２センサ電極１３とは第１絶縁膜１２によって隔てられ、電気的に接続していない。
【００５２】
第２センサ電極１３は、第１センサ電極１０の上層に形成されている第１絶縁膜１２の上面の高さ位置に上面が形成される。そして、この第１絶縁膜１２の上面、第２センサ電極１３の上面、及びグランド電極１１の上層に形成されているコンタクト電極１４の上面によって検出面が構成される。言い換えれば、第２センサ電極１３及びコンタクト電極１４は上面に露出される一方、第１センサ電極１０は第１絶縁膜１２の下層に形成されることで上面に露出されていない。
【００５３】
又、第２センサ電極１３の底面は、第１センサ電極１０の底面よりも深い位置に形成されている。即ち、第１センサ電極１０の側面は、第１層間絶縁膜１２を介して第２センサ電極１３の側面と完全に対向する。
【００５４】
第１センサ電極１０は、例えば隣接溝部２１間に形成される電極領域の幅ｄ１が約１．０μｍで構成され、溝部２１内の第２センサ電極１３の電極幅ｄ２は約１．３μｍ程度で構成される。又、第１センサ電極１０は、隣接センサ部２０の第１センサ電極１０と約３０μｍ〜１００μｍ程度のピッチで配置されている。
【００５５】
以下、図１に示した本発明センサ１の製造方法につき、図面を参照して説明する。図２は、本発明方法を用いて本発明センサを製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図２（ａ）〜（ｅ）に分けて図示している。又、図３は、本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップは図３に示されるフローチャートの各ステップを表すものとする。
【００５６】
尚、図２に示される各工程毎の概略断面構造図は、図１中においてに示される一のセンサ部２０を線Ｘ−Ｘ’において切断したときの断面図であり、周辺回路として形成されるメタル配線１５より上層部分についてのみを図示している。以下においても、メタル配線１５を形成後の工程についてのみ説明する。
【００５７】
図２（ａ）に示すように、公知のプロセスによって周辺回路としてのメタル配線１５を例えば３層配線によって形成した後（ステップ＃１）、例えばＳｉＯ２膜で構成される層間絶縁膜１６を成膜し、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて平坦化処理を行う（ステップ＃２）。次に、例えばＴｉＮ／Ｔｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ膜で構成される導電膜（以下、「第１導電膜」と記載）を成膜後、パターニング処理を行って、層間絶縁膜１６を露出させると共に、複数の第１センサ電極１０及びグランド電極１１を形成する（ステップ＃３）。ステップ＃３終了時点での第１センサ電極１０（並びにグランド電極１１）の膜厚は約８００〜１１００ｎｍ程度とするのが望ましい。
【００５８】
ステップ＃３におけるパターニング処理によって、各センサ部２０の境界領域に形成されるグランド電極１１と、このグランド電極１１によって囲まれた各センサ部２０毎の第１センサ電極１０が形成されると共に、パターニングされた領域には層間絶縁膜１６の上面が露出する。各センサ部２０内に形成される第１センサ電極１０は外周部が矩形状を有し、その内部において層間絶縁膜１６の上面が露出した空隙部２９を有する。本実施形態では、ステップ＃３において、グランド電極１１と第１センサ電極１０との離間ｄ３１を例えば約０．７μｍ程度とし、空隙部２９の孔径ｄ３２を例えば約１．３μｍ程度とする。
【００５９】
又、ステップ＃３において、層間絶縁膜１６の上面を露出させる領域をメタル配線１５の形成領域上方とすることにより、メタル配線１５と第１センサ電極１０との対向面積を第１センサ電極１０の電極面積の約０．１倍程度に抑制する。
【００６０】
次に、図２（ｂ）に示すように、空隙部２９底面に露出した層間絶縁膜１６をエッチングにより深さ方向に掘り下げる（ステップ＃４）。これにより、空隙部２９の深さが深められ、溝部（以下、「第１溝部２１」と記載）が形成される。尚、本ステップ＃４において層間絶縁膜１６を掘り下げるエッチング深さは、次のステップ＃５において成膜する第１絶縁膜１２の膜厚以上の深さとする。
【００６１】
次に、図２（ｃ）に示すように、例えばＳｉＮ膜で構成される第１絶縁膜１２をプラズマＣＶＤ法等によって全面に成膜する（ステップ＃５）。このとき、第１溝部２１内を完全には充填しない膜厚の範囲内で第１絶縁膜１２を成膜するものとし、例えば４００〜６００ｎｍ程度の膜厚で成膜する。本ステップ＃５により、第１センサ電極１０及びグランド電極１１の上層、並びに第１溝部２１内の底面及び内側壁に第１絶縁膜１２が形成されると共に、底面及び内側壁が第１絶縁膜１２によって囲まれた溝部（以下、「第２溝部２２」と記載）が例えば孔径０．１〜０．５μｍ程度で形成される。
【００６２】
前記のように、ステップ＃４において掘り下げたエッチング深さは、本ステップ＃５において成膜する第１絶縁膜１２の膜厚以上であるため、第１絶縁膜１２を成膜後に形成されている第２溝部２２の底面は、第１センサ電極１０の底面よりも低く位置することとなる。
【００６３】
尚、本実施形態では、ステップ＃５によって、グランド電極１１と第１センサ電極１０との離間が第１絶縁膜１２によって完全に充填されるものとする（図中Ａ参照）。
【００６４】
次に、図２（ｄ）に示すように、グランド電極１１上に形成された第１絶縁膜１２に対してグランド電極１１の上面が露出するようにエッチングを行って、コンタクトホール２３（以下、「第３溝部２３」と記載）を形成する（ステップ＃６）。
【００６５】
次に、図２（ｅ）に示すように、例えばＷ膜で構成される導電膜（以下、「第２導電膜」と記載）をＣＶＤ法（Chemical Vapor Deposition）法によって成膜後、第１絶縁膜１２の表面が露出するまでＣＭＰ法により平坦化することで、第２溝部２２及び第３溝部２３内を第２導電膜で充填する（ステップ＃７）。本ステップ＃７により、第２溝部２２内が第２導電膜で充填されることで第２センサ電極１３が形成され、第３溝部２３内が第２導電膜で充填されることでコンタクト電極１４が形成される。このようにして本発明センサ１が形成される。
【００６６】
図４は、本発明センサ１上に被検出物である指を乗せた状態を示す概略断面図である。図４も、図２と同様、メタル配線１５の上層部分のみを図示している。
【００６７】
被検出物たる指１８を検出面上に乗せると、指１８の凸部と第２センサ電極１３並びにコンタクト電極１４とが同電位となる。指１８はグランドされた状態であるため、第２センサ電極１３及びコンタクト電極１４もグランド電位を示す。
【００６８】
このとき、指１８の凸部と第１センサ電極１０との間に形成されるセンシング容量Ｃｆは、第１センサ電極１０の上面とその上方にある指１８との間の容量Ｃｆｔｏｐに加えて、第１センサ電極１０の側面と第２センサ電極１３の側面の間の容量Ｃｆｓｉｄｅの並列容量となる。言い換えれば、指１８と第１センサ電極１０との間で形成される容量性成分は、指１８と第２センサ電極１３によって構成される電極体と、第１センサ電極１０との対向面積によって決定される。このため、センシング容量Ｃｆ＝Ｃｆｔｏｐ＋Ｃｆｓｉｄｅとなり、従来構成と比べて容量Ｃｆｓｉｄｅ分だけセンシング容量を大きくすることができる。
【００６９】
そして、上述したように、第１溝部２１をメタル配線１５の上方に形成することで、第１センサ電極１０とメタル配線１５との対向面積を小さくし、これによってメタル配線と第１センサ電極１０との間の寄生容量Ｃｐを小さくすることができる。又、第１センサ電極１０とその外周部のグランド電極１１との間には完全に第１絶縁膜１２が充填されて第２センサ電極１３がその間に埋め込まれることがないため、第１センサ電極１０とグランド電極１１との間に大きな寄生容量が生じるのが防止される。
【００７０】
このように構成された本発明センサによれば、溝部内に埋め込まれた第２センサ電極１３の存在により、従来のセンサ電極とその上方の被検出物との間の容量に加えて、第１センサ電極１０の側面と第２センサ電極１３の側面との対向部分に形成される容量も利用することができる。このため、被検出物と検出面との距離の変化をセンシング容量Ｃｆの変化に十分反映させることができるため、センサ電極を小型化することで微細な間隔を有する表面の凹凸を検出することができる。
【００７１】
更に、上述の実施形態の構造のように、第１センサ電極１０の外周部より内側に溝部を形成し、その溝部内に第２センサ電極１３を硬度の高いＷで実現することにより、センサ表面の強度を向上させることができるという副次的効果も有する。
【００７２】
以下に別実施形態につき説明する。
【００７３】
〈１〉上述の実施形態では、グランド電極１１と第１センサ電極１０との離間が、第１溝部２１の孔径より狭く、ステップ＃５に係る第１絶縁膜１２の成膜工程によって、グランド電極１１と第１センサ電極１０の離間が完全に充填されるものとしたが、レイアウト制約によりグランド電極１１と第１センサ電極１０との離間を広くする必要がある場合であっても本発明方法を利用することが可能である。
【００７４】
前記の場合、図５（ａ）に示すように、ステップ＃３におけるパターニング処理終了時点において、グランド電極１１と第１センサ電極１０との離間２８が、グランド電極１１内に形成された空隙部２９に比べて十分大きくなる。その後、ステップ＃４におけるエッチング工程によって、図５（ｂ）に示すように、第１溝部２１及び溝部２４（以下、「第４溝部２４」と記載）が形成される。その後、ステップ＃５に係る第１絶縁膜成膜工程により、図５（ｃ）に示すように、第１溝部２１内には底面及び内側壁が第１絶縁膜１２によって囲まれた第２溝部２２が形成されると共に、第４溝部２４にも、同様に底面及び内側壁が第１絶縁膜１２によって囲まれた溝部２５（以下、「第５溝部２５」と記載）が形成される。
【００７５】
そして、ステップ＃７によって第２導電膜が成膜されると、第２溝部２２内が第２導電膜で充填されると共に、第５溝部２５の底面及び内側壁にも第２導電膜１８が形成される。この後、図５（ｄ）に示すように、第５溝部２５以外の部分にフォトレジスト１９を形成する。その後、フォトレジスト１９をマスクとして第５溝部２５内に形成された第２導電膜１８をエッチング除去した後、当該溝部内を絶縁膜で充填する。これによって、グランド電極１１と第１センサ電極１０との離間が広い場合であっても、グランド電極１１と第１センサ電極１０の間の寄生容量を小さくすることができる。
【００７６】
〈２〉上述の実施形態では、層間絶縁膜１６にＳｉＯ２を、第１絶縁膜１２にＳｉＮを用いる場合を例に挙げて説明を行ったが、無論本発明センサはこれらの材料に限定されるものではない。言い換えれば、特許文献２の技術を応用して、第１層間絶縁膜１２として層間絶縁膜１６の材料よりも誘電率が高い材料を用いることで、センシング容量に比べてメタル配線１６と第１センサ電極１０との寄生容量を更に抑制することができる。しかしながら、上述したように、本発明センサの場合、第１センサ電極１０に形成された溝部内に第２センサ電極１３を備えていることで、センシング容量を十分大きくする効果があることから、特許文献２に記載のように、必ずしもセンサ電極の上層と下層とで誘電率が大きく異なる絶縁材料を利用しなくても寄生容量の影響を大きく抑制することができる。
【００７７】
〈３〉上述の実施形態では、第２センサ電極１３の底面が、第１センサ電極１０の底面よりも深い位置に形成されているものとしたが、第２センサ電極１３の底面が第１センサ電極１０の底面よりも高い位置に形成されていても、従来構成よりはセンシング容量を増大させることができ、同様の効果が実現できる。しかしながら、センシング容量をより増大させるためには、上述した実施形態のように、第２センサ電極１３の底面を、第１センサ電極１０の底面よりも深い位置に形成することが好ましい。
【００７８】
〈４〉  上述の実施形態では、第１センサ電極１０を矩形状に形成すると共に、その一部に溝部２１を形成し、当該溝部２１の内側壁に第１絶縁膜１２を形成してその更に内側に第２センサ電極１３を形成することで、溝部２１内において第１絶縁膜１２を介して第２センサ電極１３の側面と第１センサ電極１０の側面が対向する構成であるとした。しかし、上述した構造はあくまで一例であって、各センサ部２０内において第１センサ電極１０及びこれと電気的に接続されていない第２センサ電極１３を備え、両センサ電極の側面が第１絶縁膜１２を介して対向する構成であれば良く、上記の構造に限定されるものではない。
【００７９】
このとき、第１センサ電極１０の側面と第２センサ電極１３の側面の間の容量Ｃｆｓｉｄｅを大きく確保するには、両センサ電極の側面の対向面積を大きくすれば良い。第１センサ電極１０の外周の長さに比例して両電極の側面の対向面積が大きくなるため、ステップ＃３において、各センサ部２０内に残存される第１センサ電極１０の外周の長さができるだけ長く確保できるような複雑なパターニング形状で第１導電膜をパターニングするものとして良い。この場合、各センサ部間の電極形状をできるだけ均一にすべく、各センサ部２０内に形成される空隙部２９の位置及び形状を、検出面に平行な面において上下左右対称に形成することが好ましい。
【産業上の利用可能性】
【００８０】
本発明は、検出面上に被検出物を載置して、当該被検出物の凹凸パターンを測定する静電容量式センサに利用可能であり、例えば指紋センサ等に応用できる。
【図面の簡単な説明】
【００８１】
【図１】本発明に係る静電容量式センサの概略平面図
【図２】本発明に係る静電容量式センサを製造する際の各工程における概略断面構造図
【図３】本発明に係る静電容量式センサを製造する際の製造工程を工程順に示すフローチャート
【図４】本発明に係る静電容量式センサの概略断面構造図
【図５】本発明に係る静電容量式センサを製造する際の別実施形態における各工程における概略断面構造図
【図６】従来の静電容量式センサの概略平面図
【図７】従来の静電容量式センサの概略断面図の一部
【符号の説明】
【００８２】
１：    本発明に係る静電容量式センサ
１０：    第１センサ電極
１１：    グランド電極
１２：    絶縁膜（第１絶縁膜）
１３：    第２センサ電極
１４：    コンタクト電極
１５：    メタル配線
１６：    層間絶縁膜
１８：    第５溝部内に形成された第２導電膜
１９：    フォトレジスト
２０：    本発明に係る静電容量式センサの一センサ部
２１：    溝部（第１溝部）
２２：    第２溝部
２３：    第３溝部
２４：    第４溝部
２５：    第５溝部
２９：    空隙部
１００：    従来の静電容量式センサの一センサ部
１０１：    従来のセンサ電極
１１０：    従来の静電容量式センサ
【図１】
2009156637.tif 000003
【図２】
2009156637.tif 000004
【図３】
2009156637.tif 000005
【図４】
2009156637.tif 000006
【図５】
2009156637.tif 000007
【図６】
2009156637.tif 000008
【図７】
2009156637.tif 000009