(57)【要約】【課題】簡単に発振信号の周期のばらつきを防止することができる発振装置、その調整方法及びメモリ装置を提供することを課題とする。【解決手段】イネーブル信号に応じて発振信号を生成する発振器（１０５）と、前記発振信号の発振数をカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタ（１０６）と、前記カウントされた発振数及びリファレンス数を比較する比較器（１０７）とを有することを特徴とする発振装置が提供される。【選択図】図１
2009021707.tif 000002
【特許請求の範囲】
【請求項１】
イネーブル信号に応じて発振信号を生成する発振器と、
前記発振信号の発振数をカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタと、
前記カウントされた発振数及びリファレンス数を比較する比較器と
を有することを特徴とする発振装置。
【請求項２】
前記発振器は、メモリのリフレッシュ要求信号を生成するための発振信号を生成することを特徴とする請求項１記載の発振装置。
【請求項３】
前記カウンタは、前記発振信号を分周した第１の分周信号を生成する第１の分周器を有することを特徴とする請求項１記載の発振装置。
【請求項４】
さらに、前記第１の分周器の分周数を設定するための設定部を有することを特徴とする請求項３記載の発振装置。
【請求項５】
前記設定部は、温度に応じて前記第１の分周器の分周数を設定することを特徴とする請求項４記載の発振装置。
【請求項６】
さらに、前記第１の分周信号を分周した第２の分周信号を生成し、温度に応じて前記第１の分周信号又は前記第２の分周信号を出力する第２の分周器を有することを特徴とする請求項３記載の発振装置。
【請求項７】
前記設定部は、前記分周数を記憶するヒューズ回路を有することを特徴とする請求項４記載の発振装置。
【請求項８】
請求項３記載の発振装置と、
データを記憶するメモリと、
前記第１の分周信号を基に前記メモリに対してリフレッシュ動作を行うメモリコントローラと
を有することを特徴とするメモリ装置。
【請求項９】
イネーブル信号に応じて発振器により発振信号を生成する発振ステップと、
前記発振信号の発振数をカウンタによりカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウントステップと、
前記カウントされた発振数及びリファレンス数を比較器により比較する比較ステップと
を有することを特徴とする発振装置の調整方法。
【請求項１０】
さらに、第１の分周器により前記発振信号を分周した第１の分周信号を生成する第１の分周ステップと、
前記比較の結果、一致したリファレンス数に応じて前記第１の分周器の分周数を設定する設定ステップを有することを特徴とする請求項９記載の発振装置の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振装置、その調整方法及びメモリ装置に関する。
【背景技術】
【０００２】
メモリには、セルフリフレッシュ要求信号を生成するための発振器が備えられる。その発振器は、プロセスばらつきによって発振周期にバラツキが生じてしまう。そのため、各半導体チップ毎に要求されるリフレッシュ時間が異なってしまう。これを解消するために、プロービングテストにおいて、各半導体チップ毎にセルフリフレッシュのための発振器の発振周期の測定を行い、その周期に従い、分周数を半導体チップ毎に変更し、リフレッシュ要求信号の発生間隔を調整する必要がある。このようにすることで、要求されるリフレッシュ時間の半導体チップ毎のバラツキを小さくしている。
【０００３】
図１０は、発振装置の構成例を示すブロック図である。リフレッシュ要求信号生成回路１００１は、リフレッシュ要求信号Ｓ２を生成する。まず、リフレッシュ要求信号Ｓ２の周期の調整方法を説明する。テストモードにおいて、テスト回路１００３は、選択回路１００４を介して、定電流／定電圧源発生回路１００７に定電流値又は定電圧値を指示する。定電流／定電圧源発生回路１００７は、指示された値の定電流又は定電圧を発振器１００５に出力する。発振器１００５は、定電流値又は定電圧値に応じた周期で信号を発振し、発振信号Ｓ１を出力する。分周器１００６は、発振信号Ｓ１を分周し、リフレッシュ要求信号Ｓ２をＴ型フリップフロップ１００９に出力する。フリップフロップ１００９は、リフレッシュ要求信号Ｓ２を記憶し、出力回路１０１０を介して外部に出力する。リフレッシュ要求信号Ｓ２が所望の周期になるようにテスト回路１００３の定電流又は定電圧を調整し、リフレッシュ要求信号Ｓ２が所望の周期になったときの定電流値又は定電圧値を電流／電圧モニタ回路１０８で観測する。その定電流値又は定電圧値をヒューズ回路１００２に書き込む。ノーマルモードでは、ヒューズ回路１００２は、選択回路１００４を介して定電流値又は定電圧値を定電流／定電圧源発生回路１００７に指示する。これにより、リフレッシュ要求信号生成回路１００１は、所望の周期のリフレッシュ要求信号Ｓ２を生成することができる。しかし、リフレッシュ要求信号Ｓ２の周期にばらつきが発生する課題がある。
【０００４】
図１１は、他の発振装置の構成例を示すブロック図であり、図１０に対して定電流／定電圧源発生回路１００７及び電流／電圧モニタ回路１００８を削除したものである。以下、図１１の発振装置が図１０の発振装置と異なる点を説明する。テストモードでは、テスト回路１００３は、選択回路１００４を介して、分周数を分周器１００６に指示する。発振器１００５は、発振信号Ｓ１を出力する。分周器１００６は、指示された分周数で発振信号Ｓ１を分周し、リフレッシュ要求信号Ｓ２をＴ型フリップフロップ１００９に出力する。フリップフロップ１００９は、出力回路１０１０を介してリフレッシュ要求信号Ｓ２を外部に出力する。
【０００５】
図１２は、図１１の発振装置のリフレッシュ要求信号Ｓ２の周期の調整方法を説明するための図である。発振器１００５は、イネーブル信号ＳＴがハイレベルになると、発振信号Ｓ１の出力を開始する。分周器１００６は、発振信号Ｓ１を例えば１６分周してリフレッシュ要求信号Ｓ２を出力する。図１２において、リフレッシュ要求信号Ｓ２の下に、発振信号Ｓ１の発振数（パルス数）のカウント値を示す。発振信号Ｓ１は、例えば、発振周期が１μｓであり、±２５％の精度（プロセスバラツキによる変化分）であった場合、リフレッシュ要求信号Ｓ２の周期は、１２μｓ〜２０μｓのばらつきをもつ。リフレッシュ電流は１２μｓ周期の電流で保障し、リフレッシュ特性は２０μｓで保障する必要がある。これを解消するために、各半導体チップ毎に分周数を変更する手法をとる。
【０００６】
リフレッシュ要求信号Ｓ２が１２μｓ周期となってしまった半導体チップは分周数を１６から約２１（＝１６×１６/１２）に変更し、リフレッシュ要求信号Ｓ２の周期を約１６（＝２１×１２/１６）μｓにする。また、リフレッシュ要求信号Ｓ２が２０μｓ周期となってしまった半導体チップは分周数を１６から約１３（＝１６×１６/２０）に変更し、リフレッシュ要求信号Ｓ２の周期を約１６（＝１３×２０/１６）μｓにする。上記の変更した分周数をヒューズ回路１００２に書き込む。
【０００７】
出力回路１０１０は、リフレッシュ要求信号Ｓ２を出力し、測定開始からホールド時間後のその信号のレベルを測定し、パス／フェイル判定を行う。この測定をホールド時間を変えて複数回行う。そのため、測定時間が長いという課題がある。
【０００８】
また、下記の特許文献１には、ダイナミック・ランダム・アクセス・メモリのセルフ・リフレッシュ時に使用される発振器の発振周期または発振周波数を２進コードでカウントして一時記憶した後外部に出力する計測手段を備えたことを特徴とする半導体記憶装置が記載されている。
【０００９】
また、下記の特許文献２には、内部発振回路と、前記内部発振回路の出力が入力されるリフレッシュアドレスカウンタ回路と、前記リフレッシュアドレスカウンタ回路で用いられる発振クロックが入力され、発振クロックモニタイネーブル信号及びセルフリフレッシュ信号に応答して前記発振クロックをカウントするセルフ発振カウンタテスト回路と、前記セルフ発振カウンタテスト回路とモニタ用外部端子との間に設けられたインターフェース回路とを備えたことを特徴とする半導体記憶装置が記載されている。
【００１０】
また、下記の特許文献３には、発振回路と、この発振回路の発振出力をカウントするカウンタとを内蔵してなる同期型半導体記憶装置において、前記カウンタは、所定の動作モード決定命令が入力されることによって、前記発振回路の発振出力のカウントを開始した場合、カウント数が所定の値となった時点で、データ出力回路の出力状態をハイインピーダンス状態又はデータ出力状態に制御する構成とされていることを特徴とする同期型半導体記憶装置が記載されている。
【００１１】
【特許文献１】特開平９−１７１６８２号公報
【特許文献２】特開２００２−７４９９４号公報
【特許文献３】特開平７−２２０４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図１０の発振装置は、リフレッシュ要求信号Ｓ２の周期にばらつきが発生するという課題がある。また、図１１の発振装置は、リフレッシュ要求信号Ｓ２の周期の測定時間が長いという課題がある。
【００１３】
本発明の目的は、簡単に発振信号の周期のばらつきを防止することができる発振装置、その調整方法及びメモリ装置を提供することである。
【課題を解決するための手段】
【００１４】
本発明の発振装置は、イネーブル信号に応じて発振信号を生成する発振器と、前記発振信号の発振数をカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタと、前記カウントされた発振数及びリファレンス数を比較する比較器とを有することを特徴とする。
【発明の効果】
【００１５】
カウントされた発振数に一致するリファレンス数を調べることにより、発振信号の発振数を簡単に測定することができる。これにより、発振信号の周期のばらつきを防止することができる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施形態）
図１は本発明の第１の実施形態によるメモリ装置の構成例を示すブロック図であり、図２はその動作を説明するためのタイミングチャートである。発振装置１０１は、ヒューズ回路１０２、テスト回路１０３、選択回路１０４、発振器１０５、分周器１０６及び比較回路１０７を有し、リフレッシュ要求信号Ｓ２を生成する。発振装置１０１は、テストモード及びノーマルモードを有する。まず、テストモードによるリフレッシュ要求信号Ｓ２の周期の調整方法を説明する。テスト回路１０３は、テストモードにおける分周数を出力する。例えば、外部からテスト回路１０３が出力する分周数を制御可能である。テストモードにおいて、選択回路１０４は、テスト回路１０３が出力する分周数を選択し、分周器１０６に出力する。ヒューズ回路１０２、テスト回路１０３及び選択回路１０４は、分周器１０６の分周数を設定するための設定部である。発振器１０５は、イネーブル信号ＳＴに応じて発振信号Ｓ１を生成する。具体的には、発振器１０５は、発振信号を生成し、イネーブル信号ＳＴがハイレベルになると発振信号Ｓ１の出力を開始する。第１の分周器１０６は、カウンタを含み、選択回路１０４が出力する分周数で発振信号Ｓ１を分周してリフレッシュ要求信号（第１の分周信号）Ｓ２を出力し、発振信号Ｓ１の発振数（パルス数）をカウントしてカウント値Ｓ３を出力する。また、分周器１０６は、イネーブル信号ＳＴがハイレベルになるとカウント値Ｓ３を０にリセットし、イネーブル信号ＳＴがローレベルになるとカウント値Ｓ３のカウントを停止してカウント値Ｓ３を保持する。なお、発振器１０５は、イネーブル信号ＳＴがローレベルになると、発振信号Ｓ１の出力を停止するようにしてもよい。
【００１７】
例えば、イネーブル信号ＳＴのハイレベル期間は２０μｓである。このハイレベル期間は変更可能である。分周器１０６は、イネーブル信号ＳＴがハイレベルの間、発振信号Ｓ１のカウント値Ｓ３をカウントする。例えば、イネーブル信号ＳＴがハイレベルである２０μｓの期間において、カウント値Ｓ３は２４である。分周器（カウンタ）１０６は、テスト回路１０３により指定された分周数（第１の信号で指定された発振数）でリセットするかしないかの選択を行うことができる。テストモードではリセットしない方が選択され、ノーマルモードではリセットする方が選択される。なお、テスト回路１０３は、２４より大きい分周数を出力するようにしてもよい。発振信号Ｓ１の周期は、イネーブル信号ＳＴのハイレベル期間（２０μｓ）をカウント値Ｓ３で割った値である。
【００１８】
しかし、カウント値Ｓ３は整数であるため、発振数が２４〜２５の間の時のカウント値Ｓ３は２４となるため誤差が生じる。発振信号Ｓ１の発振数は、２０μｓ／２４から２０μｓ／２５までの間である。この場合、発振信号Ｓ１の最大誤差は、２０μｓ／２４−２０μｓ／２５＝２０μｓ／（２４×２５）である。
【００１９】
この誤差は、イネーブル信号ＳＴのハイレベル期間を長くすることにより小さくすることが可能である。例えば、イネーブル信号ＳＴのハイレベル期間を２００μｓとすれば、カウント値Ｓ３は約２４０となり、発振信号Ｓ１の周期の最大誤差は、２００μｓ／２４０−２００μｓ／２４１＝２００μｓ／（２４０×２４１）であり、イネーブル信号ＳＴのハイレベル期間が２０μｓの場合に比べて１桁小さくすることができる。これにより、１回の測定で、発振信号Ｓ１の周期を高精度で測定することができる。
【００２０】
比較回路（比較器）１０７は、カウント値Ｓ３及びリファレンス数ＣＮＴを比較し、比較結果信号Ｓ４を出力する。比較結果信号Ｓ４は、カウント値Ｓ３及びリファレンス数ＣＮＴが一致すれば一致信号となり、カウント値Ｓ３及びリファレンス数ＣＮＴが一致しなければ不一致信号となる。例えば、リファレンス数ＣＮＴは、外部信号であり、例えばアドレス線を用いてアドレスとして外部から入力可能である。出力回路１０８は、出力バッファであり、比較結果信号Ｓ４を外部に出力する。リファレンス数ＣＮＴを変化させ、比較結果信号Ｓ４が一致信号となるリファレンス数ＣＮＴを検出する。一致したリファレンス数ＣＮＴが発振信号Ｓ１の発振数（カウント値）として検出される。
【００２１】
外部アドレスをリファレンス数ＣＮＴとしてカウント値Ｓ３を検出するには、分周器１０６のカウンタをバイナリカウンタ（２進カウンタ）で構成する。上記の場合、カウント値Ｓ３が２４＝１１０００（２進数）であるため、このカウント値Ｓ３とアドレスＡ１０〜Ａ０（＝ＬＬＬ，ＬＬＬＨ，ＨＬＬＬ）と比較を行って検出可能である。ここで、Ｌ（ローレベル）は０を表し、Ｈ（ハイレベル）は１を表す。
【００２２】
図３は、分周器１０６のカウント値Ｓ３を基にヒューズ回路１０２の分周数を設定する方法を説明するためのグラフである。上記の方法により、分周器１０６のカウント値Ｓ３を検出することができる。図３の上段のグラフのように、イネーブル信号ＳＴのハイレベル期間をカウント値Ｓ３で割ることにより、発振信号Ｓ１の発振周期を得ることができる。次に、図３の下段のグラフのように、所望のリフレッシュ要求信号Ｓ２の周期を発振信号Ｓ１の発振周期で割ることにより、分周数を得ることができる。この分周数をヒューズ回路１０２に書き込む。ヒューズ回路１０２は、レーザヒューズ回路又は電気ヒューズ回路であり、分周数を記憶する。
【００２３】
また、実際には、分周器１０６のカウント値Ｓ３と分周数の対応表を用意しておき、対応表を用いて分周器１０６のカウント値Ｓ３から分周数を求め、ヒューズ切断によりヒューズ回路１０２に分周数を設定する。
【００２４】
分周数が大きいということは、発振周期が短いということであり、上記の分周数を設定するためには、リフレッシュ試験時の分周数よりも大きくしておく必要がある。すなわち、ヒューズ回路１０２に設定する分周数によるリフレッシュ要求信号Ｓ２の周期は、リフレッシュ試験時の分周数によるリフレッシュ要求信号Ｓ２の周期よりも短くし、条件を厳しくしておく必要がある。
【００２５】
次に、ノーマルモードによりリフレッシュ要求信号Ｓ２を生成する方法を説明する。ヒューズ回路１０２は、上記の書き込まれた分周数を出力する。ノーマルモードにおいて、選択回路１０４は、ヒューズ回路１０２が出力する分周数を選択し、分周器１０６に出力する。発振器１０５は、イネーブル信号ＳＴに応じて発振信号Ｓ１を生成する。分周器１０６は、選択回路１０４が出力する分周数で発振信号Ｓ１を分周してリフレッシュ要求信号Ｓ２（図１２参照）を出力する。これにより、所望の周期のリフレッシュ要求信号Ｓ２を生成することができ、リフレッシュ要求信号Ｓ２の周期のばらつきを防止することができる。
【００２６】
メモリ１１０は、例えばリフレッシュ動作が必要なＤＲＡＭ又は擬似ＳＲＡＭであり、データを記憶する。メモリコントロール回路（メモリコントローラ）１０９は、リフレッシュ要求信号Ｓ２を基にメモリ１１０に対してリフレッシュ動作を行う。リフレッシュ動作は、ＤＲＡＭ等の記憶が失われないように電荷を補充する動作である。半導体メモリの一種であるＤＲＡＭは、コンデンサに電荷を蓄えることによって情報を保持する。この電荷は時間とともに減少するため、放っておくと一定時間で放電しきって情報を失ってしまう。これを防ぐため、ＤＲＡＭには一定時間毎に再び電荷を注入するリフレッシュ動作を行う必要がある。
【００２７】
以上のように、本実施形態は、１回の測定で、発振信号Ｓ１の周期を高精度で測定することができ、簡単にリフレッシュ要求信号Ｓ２の周期のばらつきを防止することができる。
【００２８】
（第２の実施形態）
図４は、本発明の第２の実施形態によるメモリ装置の構成例を示すブロック図である。本実施形態（図４）は、第１の実施形態（図１）に対して、高温用設定部４０１、低温用設定部４０２及び温度検出器４０３を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。リフレッシュ要求信号Ｓ２の周期は、温度により変えることが好ましい。メモリ１１０は、高温では蓄積電荷の放電速度が速いため分周数を小さくしてリフレッシュ要求信号Ｓ２の周期を短くし、低温では蓄積電荷の放電速度が遅いため分周数を大きくしてリフレッシュ要求信号Ｓ２の周期を長くすることが好ましい。これにより、消費電力を小さくすることができる。高温用設定部４０１には高温時の小さい分周数を記憶させ、低温用設定部４０２には低温時の大きい分周数を記憶させる。高温設定部４０１及び低温設定部４０２は、それぞれ図１のヒューズ回路１０２及びテスト回路１０３を有する。温度検出器４０３は、温度を検出する。選択回路１０４は、温度検出器４０３により検出された温度が閾値よりも高温であるときには高温用設定部４０１が出力する分周数を選択し、温度検出器４０３により検出された温度が閾値よりも低温であるときには低温用設定部４０２が出力する分周数を選択し、分周器１０６に出力する。高温用設定部４０１、低温設定部４０２及び選択回路１０４は、温度検出器４０３により検出された温度に応じて分周器１０６の分周数を設定するための設定部である。
【００２９】
まず、高温（第１の温度）において、第１の実施形態のテストモードの動作を行い、発振信号Ｓ１のカウント値Ｓ３を検出する。次に、上記の図３の説明のように、そのカウント値Ｓ３を基に高温における分周数を求める。ここで、高温時のリフレッシュ要求信号Ｓ２の周期は短い。次に、その分周数を高温用設定部４０１内のヒューズ回路１０２に書き込み設定する。
【００３０】
次に、低温（第２の温度）において、第１の実施形態のテストモードの動作を行い、発振信号Ｓ１のカウント値Ｓ３を検出する。次に、上記の図３の説明のように、そのカウント値Ｓ３を基に低温における分周数を求める。ここで、低温時のリフレッシュ要求信号Ｓ２の周期は長い。次に、その分周数を低温用設定部４０２内のヒューズ回路１０２に書き込み設定する。
【００３１】
ノーマルモードでは、発振装置１０１は、第１の実施形態と同様に、リフレッシュ要求信号Ｓ２を生成する。選択回路１０４は、温度検出器４０３により検出された温度が閾値よりも高温であるときには高温用設定部４０１内のヒューズ回路１０２が出力する分周数を選択し、温度検出器４０３により検出された温度が閾値よりも低温であるときには低温用設定部４０２内のヒューズ回路１０２が出力する分周数を選択し、分周器１０６に出力する。分周器１０６は、選択回路１０４が出力する分周数で発振信号Ｓ１を分周し、リフレッシュ要求信号Ｓ２を出力する。
【００３２】
本実施形態は、第１の実施形態と同様に、１回の測定で、発振信号Ｓ１の周期を高精度で測定することができ、簡単にリフレッシュ要求信号Ｓ２の周期のばらつきを防止することができる。
【００３３】
なお、上記では、高温時の分周数と低温時の分周数の両方の測定を行う場合を例に説明したが、片方のみ測定を行うようにしてもよい。例えば、高温時の分周数のみを測定し、低温時の分周数は低温時の分周数に係数を乗じた分周数として低温用設定部４０２に書き込むようにしてもよい。また、高温及び低温の２個の温度領域に分けて、温度領域毎に分周数を設定する場合を説明したが、３個以上の温度領域毎に分周数を設定するようにしてもよい。
【００３４】
（第３の実施形態）
図５は、本発明の第３の実施形態によるメモリ装置の構成例を示すブロック図である。本実施形態（図５）は、第１の実施形態（図１）に対して、ヒューズ回路５０１、テスト回路５０２、選択回路５０３、分周器５０４及び温度検出器５０５を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００３５】
ヒューズ回路１０２、テスト回路１０３及び選択回路１０４は、第１の分周器１０６の分周数を設定するための第１の設定部である。ヒューズ回路５０１、テスト回路５０２及び選択回路５０３は、第２の分周器５０４の分周数を設定するための第２の設定部である。
【００３６】
ヒューズ回路１０２及びテスト回路１０３は、高温時の分周数を出力する。テストモードでは、選択回路１０４は、テスト回路１０３が出力する分周数を選択して分周器１０６に出力する。分周器１０６は、発振信号Ｓ１を発振数をカウントし、カウント値Ｓ３を出力する。第１の実施形態と同様に、検出されたカウント値Ｓ３を基に高温時の分周数を求め、ヒューズ回路１０２に書き込む。
【００３７】
ヒューズ回路５０１及びテスト回路５０２は、低温時の分周数を出力する。ヒューズ回路５０１には、ヒューズ回路１０２に書き込んだ分周数の係数倍の分周数を書き込む。選択回路５０３は、テストモードではテスト回路５０２が出力する分周数を選択し、ノーマルモードではヒューズ回路５０１が出力する分周数を選択し、分周器５０４に出力する。温度検出器５０５は、温度を検出する。第２の分周器５０４は、温度検出器５０５により検出された温度が閾値より低温であるときには、選択回路５０３が出力する分周数で第１の分周器１０６が出力するリフレッシュ要求信号（第１の分周信号）Ｓ２を分周し、リフレッシュ要求信号（第２の分周信号）Ｓ５を出力し、温度検出器５０５により検出された温度が閾値より高温であるときには、リフレッシュ要求信号Ｓ２をリフレッシュ要求信号Ｓ５として出力する。分周器５０４は、検出された温度に応じて、高温時のリフレッシュ要求信号又は低温時のリフレッシュ要求信号を出力する。高温時では、分周数が小さく、リフレッシュ要求信号Ｓ５の周期が短い。低温時では、分周数が大きく、リフレッシュ要求信号Ｓ５の周期が長い。メモリコントロール回路１０９は、リフレッシュ要求信号Ｓ５を基にメモリ１１０に対してリフレッシュ動作を行う。
【００３８】
なお、分周器５０４は、分周器１０６と同様に、リフレッシュ要求信号Ｓ２の発振数をカウントし、比較回路１０７が分周器５０４のカウント値及びリファレンス数ＣＮＴを比較し、比較結果信号を出力回路１０８に出力し、第１の実施形態と同様にして、分周器５０４のカウント値を基に低温時の分周数を求め、ヒューズ回路５０１に書き込むようにしてもよい。
【００３９】
（第４の実施形態）
図６は、本発明の第４の実施形態によるメモリ装置の構成例を示すブロック図である。本実施形態（図６）は、第１の実施形態（図１）に対して、定電流／定電圧源発生回路６０１を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の実施形態では、分周数を制御することにより、リフレッシュ要求信号Ｓ２の周期を調整していたが、本実施形態では、定電流値又は定電圧値を制御することにより、リフレッシュ要求信号Ｓ２の周期を調整する。
【００４０】
ヒューズ回路１０２及びテスト回路１０３は、定電流値又は定電圧値の指示信号を選択回路１０４を介して定電流／定電圧源発生回路６０１に出力する。定電流／定電圧源発生回路６０１は、指示された定電流値又は定電圧値の定電流又は定電圧を生成する。発振器１０５は、生成された定電流又は定電圧に応じた周期で発振信号Ｓ１を生成する。発振信号Ｓ１の周期は、定電流又は定電圧に応じて変化する。分周器１０６は、発振信号Ｓ１を分周してリフレッシュ要求信号Ｓ２を出力し、発振信号Ｓ３をカウントしてカウント値Ｓ３を出力する。その他の動作は、第１の実施形態と同様である。
【００４１】
図７は、定電圧生成回路６０１及び発振器１０５の構成例を示す回路図である。電流源７０１及び可変抵抗７０２は、電源電圧及び基準電位間に直列に接続される。コンパレータ７０３は、可変抵抗７０２の電圧及び発振器１０５の電圧の比較結果を出力する。ｐチャネルＭＯＳ電界効果トランジスタ７０４は、ソースが電源電圧に接続され、ゲートがコンパレータ７０３の出力端子に接続され、ドレインが発振器１０５に接続される。可変抵抗７０２の抵抗値を変えることにより、発振器１０５に供給する定電圧値を制御することができる。発振器１０５は、定電圧値に応じた周期で発振信号を生成する。
【００４２】
図８は、定電流生成回路６０１及び発振器１０５の構成例を示す回路図である。ｎチャネルＭＯＳ電界効果トランジスタ８０２は、ソースが基準電位に接続され、ゲート及びドレインが電流源８０１を介して電源電圧に接続される。ｎチャネルＭＯＳ電界効果トランジスタ８０３は、ソースが基準電位に接続され、ゲートがトランジスタ８０２のゲートに接続され、ドレインが発振器１０５を介して電源電圧に接続される。トランジスタ８０３のチャネル幅（ゲート幅）は、トランジスタ８０２のチャネル幅の整数倍であり、可変である。具体的には、トランジスタ８０３は、複数のトランジスタの並列接続で構成され、並列接続数を変えることにより、チャネル幅を制御することができる。トランジスタ８０３のチャネル幅を変えることにより、発振器１０５に供給する定電流値を制御することができる。発振器１０５は、定電流値に応じた周期で発振信号を生成する。
【００４３】
図９は、他の定電流生成回路６０１及び発振器１０５の構成例を示す回路図である。ｐチャネルＭＯＳ電界効果トランジスタ９０１は、ソースが電源電圧に接続され、ゲート及びドレインが電流源９０３を介して基準電位に接続される。ｐチャネルＭＯＳ電界効果トランジスタ９０２は、ソースが電源電圧に接続され、ゲートがトランジスタ９０１のゲートに接続され、ドレインが発振器１０５を介して基準電位に接続される。トランジスタ９０２のチャネル幅は、トランジスタ９０１のチャネル幅の整数倍であり、可変である。具体的には、トランジスタ９０２は、複数のトランジスタの並列接続で構成され、並列接続数を変えることにより、チャネル幅を制御することができる。トランジスタ９０２のチャネル幅を変えることにより、発振器１０５に供給する定電流値を制御することができる。発振器１０５は、定電流値に応じた周期で発振信号を生成する。
【００４４】
本実施形態は、第１の実施形態と同様に、１回の測定で、発振信号Ｓ１の周期を高精度で測定することができ、簡単にリフレッシュ要求信号Ｓ２の周期のばらつきを防止することができる。
【００４５】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００４６】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００４７】
（付記１）
イネーブル信号に応じて発振信号を生成する発振器と、
前記発振信号の発振数をカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタと、
前記カウントされた発振数及びリファレンス数を比較する比較器と
を有することを特徴とする発振装置。
（付記２）
前記発振器は、メモリのリフレッシュ要求信号を生成するための発振信号を生成することを特徴とする付記１記載の発振装置。
（付記３）
前記カウンタは、前記発振信号を分周した第１の分周信号を生成する第１の分周器を有することを特徴とする付記１記載の発振装置。
（付記４）
さらに、前記第１の分周器の分周数を設定するための設定部を有することを特徴とする付記３記載の発振装置。
（付記５）
さらに、前記発振器の発振周期を設定するための設定部を有することを特徴とする付記１記載の発振装置。
（付記６）
前記設定部は、温度に応じて前記第１の分周器の分周数を設定することを特徴とする付記４記載の発振装置。
（付記７）
さらに、温度を検出する温度検出器を有し、
前記設定部は、前記検出された温度に応じて前記第１の分周器の分周数を設定することを特徴とする付記６記載の発振装置。
（付記８）
さらに、前記第１の分周信号を分周した第２の分周信号を生成し、温度に応じて前記第１の分周信号又は前記第２の分周信号を出力する第２の分周器を有することを特徴とする付記３記載の発振装置。
（付記９）
さらに、前記第１の分周器の分周数を設定するための第１の設定部と、
前記第２の分周器の分周数を設定するための第２の設定部とを有することを特徴とする付記８記載の発振装置。
（付記１０）
前記設定部は、前記分周数を記憶するヒューズ回路を有することを特徴とする付記４記載の発振装置。
（付記１１）
付記３記載の発振装置と、
データを記憶するメモリと、
前記第１の分周信号を基に前記メモリに対してリフレッシュ動作を行うメモリコントローラと
を有することを特徴とするメモリ装置。
（付記１２）
イネーブル信号に応じて発振器により発振信号を生成する発振ステップと、
前記発振信号の発振数をカウンタによりカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウントステップと、
前記カウントされた発振数及びリファレンス数を比較器により比較する比較ステップと
を有することを特徴とする発振装置の調整方法。
（付記１３）
さらに、第１の分周器により前記発振信号を分周した第１の分周信号を生成する第１の分周ステップと、
前記比較の結果、一致したリファレンス数に応じて前記第１の分周器の分周数を設定する設定ステップを有することを特徴とする付記１２記載の発振装置の調整方法。
（付記１４）
第１の温度において、前記発振ステップ、前記カウントステップ、前記比較ステップ及び前記設定ステップを行い、前記第１の温度における前記分周数を設定し、
第２の温度において、前記発振ステップ、前記カウントステップ、前記比較ステップ及び前記設定ステップを行い、前記第２の温度における前記分周数を設定することを特徴とする付記１３記載の発振装置の調整方法。
（付記１５）
さらに、第２の分周器により前記第１の分周信号を分周した第２の分周信号を生成し、温度に応じて前記第１の分周信号又は前記第２の分周信号を出力する第２の分周ステップを有することを特徴とする付記１３記載の発振装置の調整方法。
（付記１６）
前記設定ステップは、ヒューズ回路に前記分周数を書き込むことを特徴とする付記１３記載の発振装置の調整方法。
（付記１７）
前記発振信号は、メモリのリフレッシュ要求信号を生成するための信号であることを特徴とする付記１２記載の発振装置の調整方法。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態によるメモリ装置の構成例を示すブロック図である。
【図２】メモリ装置の動作を説明するためのタイミングチャートである。
【図３】分周器のカウント値を基にヒューズ回路の分周数を設定する方法を説明するためのグラフである。
【図４】本発明の第２の実施形態によるメモリ装置の構成例を示すブロック図である。
【図５】本発明の第３の実施形態によるメモリ装置の構成例を示すブロック図である。
【図６】本発明の第４の実施形態によるメモリ装置の構成例を示すブロック図である。
【図７】定電圧生成回路及び発振器の構成例を示す回路図である。
【図８】定電流生成回路及び発振器の構成例を示す回路図である。
【図９】他の定電流生成回路及び発振器の構成例を示す回路図である。
【図１０】発振装置の構成例を示すブロック図である。
【図１１】他の発振装置の構成例を示すブロック図である。
【図１２】図１１の発振装置のリフレッシュ要求信号の周期の調整方法を説明するための図である。
【符号の説明】
【００４９】
１０１  発振装置
１０２  ヒューズ回路
１０３  テスト回路
１０４  選択回路
１０５  発振器
１０６  分周器
１０７  比較回路
１０８  出力回路
１０９  メモリコントロール回路
１１０  メモリ
【図１】
2009021707.tif 000003
【図２】
2009021707.tif 000004
【図３】
2009021707.tif 000005
【図４】
2009021707.tif 000006
【図５】
2009021707.tif 000007
【図６】
2009021707.tif 000008
【図７】
2009021707.tif 000009
【図８】
2009021707.tif 000010
【図９】
2009021707.tif 000011
【図１０】
2009021707.tif 000012
【図１１】
2009021707.tif 000013
【図１２】
2009021707.tif 000014