(57)【要約】【課題】  メモリへの書込み処理とウォッチドッグタイマによるリセット処理とが同時に生じることによるデータの喪失を防止し、メモリに保存されるデータの信頼性を向上することができる電子制御装置を提供する。【解決手段】  電子制御装置３は、マイコン１０とウォッチドッグタイマ部２５とスタンバイＲＡＭ２９とを備える。ウォッチドッグタイマ部２５は、マイコン１０からのウォッチドッグパルスによりクリアされるタイマ２８と、タイマ２８のカウント値がリセット閾値ＶＲに達したときにマイコン１０をリセットするリセット処理部２７とを含んでいる。また、電子制御装置３は、スタンバイＲＡＭ２９への書込み要求に対して、タイマ２８のカウント値が所定の書込み制御閾値ＶＷに達している場合にはスタンバイＲＡＭ２９への書込みをキャンセルし、達していない場合にはスタンバイＲＡＭ２９への書込みを実行する書込み制御手段２４を備える。【選択図】        図３
2009018773.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータから出力されるウォッチドッグパルスによりクリアされるタイマと、前記タイマのカウント値が所定のリセット閾値に達したときに前記マイクロコンピュータの動作が異常であると判断して該マイクロコンピュータをリセットするリセット部とを有するウォッチドッグタイマ部と、
データを記憶するメモリと、
前記メモリへの書込み要求に対して、前記タイマのカウント値が前記リセット閾値に達するまでに該メモリへの書込みを完了することができる範囲内で設定された書込み制御閾値に前記タイマのカウント値が達しているか否かを判断し、前記書込み制御閾値に達していない場合には前記メモリへの書込みを実行し、前記書込み制御閾値に達している場合には前記メモリへの書込みをキャンセルする書込み制御を実行する書込み制御手段と、
を備えたことを特徴とする電子制御装置。
【請求項２】
前記書込み制御閾値を上記範囲内の任意の値に設定する書込み設定手段をさらに備えたことを特徴とする請求項１記載の電子制御装置。
【請求項３】
前記書込み制御手段は、前記書込み要求のあったデータが冗長データを含むデータであるか否かを判定し、前記冗長データを含むデータの場合には前記書込み制御を実行し、前記冗長データを含まないデータの場合には前記書込み制御を行わずに前記メモリへの書込みを実行することを特徴とする請求項１又は２記載の電子制御装置。
【請求項４】
マイクロコンピュータから出力されるウォッチドッグパルスによりタイマを繰り返しクリアし、前記タイマのカウント値が所定のリセット閾値に達したときに前記マイクロコンピュータの動作が異常であると判断して該マイクロコンピュータをリセットするウォッチドッグタイマ部を備えた電子制御装置におけるメモリへの書込み方法であって、
前記タイマのカウント値が前記リセット閾値に達するまでに前記メモリへの書込みを完了することができる範囲内で書込み制御閾値を設定するステップと、
前記メモリへの書込み要求に対して、前記タイマのカウント値が前記書込み制御閾値に達しているか否かを判定するステップと、
前記書込み制御閾値に達していない場合には前記メモリへの書込みを実行し、前記書込み制御閾値に達している場合には前記メモリへの書込みをキャンセルする書込み制御を実行するステップと、を有することを特徴とするメモリへの書込み方法。
【請求項５】
前記判定するステップは、前記書込み要求のあったデータが冗長データを含むデータであるか否かを判定するステップを有し、
前記冗長データを含むデータの場合には前記書込み制御のステップを実行し、前記冗長データを含まないデータの場合には前記書込み制御のステップを行わずに前記メモリへの書込みを実行することを特徴とする請求項４記載のメモリへの書込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子制御装置に係り、特にマイクロコンピュータの暴走時にこれをリセットするためのウォッチドッグタイマを備えた電子制御装置に関するものである。また、本発明は、かかる電子制御装置におけるメモリへの書込み方法に関するものでもある。
【背景技術】
【０００２】
マイクロコンピュータ（以下、適宜マイコンと略する）により制御される電子機器においては、ノイズ等の影響によりプログラムが暴走することがある。マイコンが暴走した場合には、マイコンをリセットするなどの対策がなされており（例えば特許文献１参照）、このようなマイコン暴走時のリセット制御装置としてはウォッチドッグタイマが知られている。このウォッチドッグタイマは、マイコンから所定の周期で出力されるように構成されたパルスを監視し、このパルスの周期性の異常からマイコンの暴走（異常）を検出し、暴走を検出した場合にマイコンをリセットするものである（例えば特許文献２参照）。
【０００３】
また、多くの電子制御装置（Electronic Control Unit：ＥＣＵ）においては、動作中に様々な制御データ（例えば車両用ＥＣＵにあっては車両の経年変化を通じて蓄積された燃焼噴射のタイミングデータなど）がＲＡＭ（Random Access Memory）やＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などのメモリに書き込まれ、保存されている（例えば特許文献３参照）。これらの制御データは制御中に適宜参照され、最適な制御のために利用されている。
【０００４】
ここで、上述したメモリにデータを書き込む際には、保存すべきデータに加えて、このデータの信頼性を保証するための冗長データも保存データとともにメモリに書き込まれることがある。例えば、図１（ａ）に示されるように、「０ｘ０１」というデータをＲＡＭ５００に書き込む場合、「０ｘ０１」のミラー値（逆数）である「０ｘＦＥ」も「０ｘ０１」とともにＲＡＭ５００に書き込まれる。車両用の電子制御装置では、イグニッションスイッチがオンになったときや所定の時間間隔で、ＲＡＭ５００に保存されたデータの整合性（すなわち保存されたデータとそれに対応するミラー値が正しく保存されているか）がチェックされ、データが破壊されていると判断された場合には、ＲＡＭ５００の初期化（リフレッシュ）が行われる。
【０００５】
しかしながら、上述したウォッチドッグタイマを有する電子制御装置の場合には以下のような問題が生じる。すなわち、メモリにデータを書き込んでいる途中でマイコンが暴走すると、ウォッチドッグタイマがそれを検出しマイコンをリセットしてしまう。この場合には、データの書込みが途中で中断され、メモリにデータが正しく書き込まれないおそれがある。例えば、図１（ｂ）に示されるように、データ「０ｘ０１」の書込み処理中にマイコンが暴走した場合、ＲＡＭ５００にミラー値「０ｘＦＥ」を書き込む前にウォッチドッグタイマによりマイコンがリセットされてしまう場合がある。この場合には、ミラー値「０ｘＦＥ」がＲＡＭ５００に書き込まれず、ＲＡＭ５００に保存されたデータ「０ｘ０１」に対応するミラー値が不定値になってしまう。このため、データの整合性のチェックにおいて、保存されたデータが破壊されていると判断され、ＲＡＭ５００のデータ内容が初期化され失われてしまう。この場合の初期化はＲＡＭ５００のすべての領域に対して行われるため、１つのデータが破壊されると破壊されていないデータまでも初期化されてしまう。
【０００６】
【特許文献１】特開平４−５５９０１号公報
【特許文献２】特開２００３−９７３４５号公報
【特許文献３】特開２００２−１９５０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来技術の問題点に鑑みてなされたもので、メモリへの書込み処理とウォッチドッグタイマによるリセット処理とが同時に生じることによるデータの喪失を防止し、メモリに保存されるデータの信頼性を向上することができる電子制御装置を提供することを第１の目的とする。
【０００８】
また、本発明は、メモリへの書込み処理とマイクロコンピュータのリセット処理とが同時に生じることを防止して、データの喪失の防止とデータの信頼性の向上を実現することができるメモリへの書込み方法を提供することを第２の目的とする。
【課題を解決するための手段】
【０００９】
かかる目的を達成するために本発明の電子制御装置は、マイクロコンピュータから出力されるウォッチドッグパルスによりクリアされるタイマと、前記タイマのカウント値が所定のリセット閾値に達したときに前記マイクロコンピュータの動作が異常であると判断して該マイクロコンピュータをリセットするリセット部とを有するウォッチドッグタイマ部と、データを記憶するメモリと、前記メモリへの書込み要求に対して、前記タイマのカウント値が前記リセット閾値に達するまでに該メモリへの書込みを完了することができる範囲内で設定された書込み制御閾値に前記タイマのカウント値が達しているか否かを判断し、前記書込み制御閾値に達していない場合には前記メモリへの書込みを実行し、前記書込み制御閾値に達している場合には前記メモリへの書込みをキャンセルする書込み制御を実行する書込み制御手段と、を備える構成としている。
【００１０】
本発明によれば、メモリへのデータの書込み要求があっても、メモリにデータを書き込んでいる最中にウォッチドッグタイマ部によるマイクロコンピュータのリセットが起こる可能性がある場合には、書込み制御手段によりデータの書込みがキャンセルされる。したがって、データ書込み中にマイクロコンピュータのリセットが起きることによるデータの破壊を防止することができ、メモリに保存されたデータの信頼性を高めることができる。
【００１１】
上記電子制御装置において、前記記書込み制御閾値を前記範囲内の任意の値に設定する書込み設定手段をさらに備えていてもよい。
これにより、メモリに対するデータの書込み制御を必要に応じて調整することが容易になる。
【００１２】
上記電子制御装置において、前記書込み制御手段は、前記書込み要求のあったデータが冗長データを含むデータであるか否かを判定し、前記冗長データを含むデータの場合には前記書込み制御を実行し、前記冗長データを含まないデータの場合には書込み制御を行わずに前記メモリへの書込みを実行するとよい。
これにより、冗長データを含むデータに対しては、データの信頼性を高めることができ、冗長データを含まないデータに対しては、メモリへのデータの書込みに遅延を生じさせない。
【００１３】
本発明のメモリへの書込み方法は、マイクロコンピュータから出力されるウォッチドッグパルスによりタイマを繰り返しクリアし、前記タイマのカウント値が所定のリセット閾値に達したときに前記マイクロコンピュータの動作が異常であると判断して該マイクロコンピュータをリセットするウォッチドッグタイマ部を備えた電子制御装置におけるメモリへの書込み方法であって、前記タイマのカウント値が前記リセット閾値に達するまでに前記メモリへの書込みを完了することができる範囲内で書込み制御閾値を設定するステップと、前記メモリへの書込み要求に対して、前記タイマのカウント値が前記書込み制御閾値に達しているか否かを判定するステップと、前記書込み制御閾値に達していない場合には前記メモリへの書込みを実行し、前記書込み制御閾値に達している場合には前記メモリへの書込みをキャンセルする書込み制御を実行するステップと、を有している。
【００１４】
上記判定するステップは、前記書込み要求のあったデータが冗長データを含むデータであるか否かを判定するステップを有し、前記冗長データを含むデータの場合には前記書込み制御のステップを実行し、前記冗長データを含まないデータの場合には前記書込み制御のステップを行わずに前記メモリへの書込みを実行するとよい。
【発明の効果】
【００１５】
上述したように、本発明によれば、メモリへのデータの書込み要求があっても、メモリにデータを書き込んでいる最中にウォッチドッグタイマ部によるマイクロコンピュータのリセットが起こる可能性がある場合には、書込み制御手段によりデータの書込みがキャンセルされる。したがって、データ書込み中にマイクロコンピュータのリセットが起きることによるデータの破壊を防止することができ、メモリに保存されたデータの信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら本発明の好適な実施例を説明する。
【実施例１】
【００１７】
以下、第１実施例の車両用電子制御装置について説明する。なお、以下では、本発明を車両用電子制御装置に適用した例について説明するが、本発明は車両用電子制御装置に限られるものではなく、データを書き込むメモリを有しているその他の用途に用いられる電子制御装置にも適用できるものである。
【００１８】
図２は、本発明の第１実施例における車両用電子制御システム１の構成を示すブロック図である。図２に示されるように、この車両用電子制御システム１は、複数の電子制御装置（ＥＣＵ）を備えている。図２に示す例では、車両用電子制御システム１は、エンジンの燃料噴射制御を行う電子制御式燃料噴射（Electronic Fuel Injection：ＥＦＩ）用ＥＣＵ２と、電力の供給や充電を制御するパワーマネジメントＥＣＵ３と、エアバッグの展開を制御するエアバックＥＣＵ４と、タコメータをはじめとする各種メータを制御するメータＥＣＵ５と、ドアロックやパワーウィンドウなどを制御するボディＥＣＵ６と、燃費向上やガス排気量の低減のためにエンジンを制御するエコランＥＣＵ７と、車内への侵入や車両の傾斜などを検知し警報を発するためのセキュリティＥＣＵ８とを含んでいる。
【００１９】
図３は、パワーマネジメントＥＣＵ３の構成を示すブロック図である。図３に示されるように、パワーマネジメントＥＣＵ３は、マイクロコンピュータ（マイコン）１０と、マイコン１０への電源供給を制御する電源回路１２と、例えばバッテリの温度、電流、エンジン回転数、車速、トランスミッションの状態などを示す各種センサ信号の信号レベルを所望のレベルに変換してマイコン１０に入力する信号レベル変換器１４と、例えばヒータやファンのリレーのオンオフ信号、ＣＡＮ（Controller Area Network）用データをはじめとするマイコン１０からの出力を外部に出力する出力回路１６とを備えている。
【００２０】
電源回路１２とバッテリ１８との間には、イグニッションキー（図示せず）の操作により開閉されるイグニッションスイッチＩＧＳＷが設けられている。このイグニッションスイッチＩＧＳＷがオンされると、バッテリ１８から供給される電圧が電源回路１２で所定の電圧に調整されてマイコン１０に供給され、マイコン１０が起動する。
【００２１】
マイコン１０は、ソフトウェア制御によって実現されるソフトウェア処理部２１と、制御処理プログラムの暴走を検知しマイコン１０をリセットするウォッチドッグタイマ部２５と、各種制御データを保存するスタンバイＲＡＭ２９とを含んでいる。なお、本実施例では、ウォッチドッグタイマ部２５がマイコン１０の内部に設けられているが、ウォッチドッグタイマ部２５をマイコン１０の外部に設けてもよい。
【００２２】
ソフトウェア処理部２１は、図４に示すハードウェアによって実現される。ＥＣＵによる制御処理を実現するためのプログラムや後述するメモリの書込み制御のためのプログラムなどが格納されたＲＯＭ３２と、ＲＯＭ３２に格納されたプログラムを読み込んで実行する中央処理装置（ＣＰＵ）３１と、プログラムを実行する際に使用される一時的なデータを保存するＲＡＭ３３と、データの入出力部３４などから構成される。
【００２３】
イグニッションスイッチＩＧＳＷがオンにされると、マイコン１０が起動し、ＲＯＭ３２に格納されたプログラムがＲＡＭ３３にロードされＣＰＵ３１により実行される。このプログラムによって、信号レベル変換器１４からの信号等に基づいて所定の制御処理が行われる。また、この制御処理中に様々な制御データが学習され、これらの学習によって得られた制御データはスタンバイＲＡＭ２９に保存され、その後の制御処理に利用される。
また、ＲＯＭ３２に格納されたプログラムのＣＰＵ３１による演算によって、図３に示す通知パルス出力手段２２、書込み設定手段２３、書込み制御手段２４が構成される。
通知パルス出力手段２２は、後述するウォッチドッグタイマ部２５にＣＰＵ３１が正常に動していることを通知するパルスを出力する手段である。
書込み設定手段２３は、後述する書込み制御閾値ＶＷを設定する。また、書込み制御手段２４は、スタンバイＲＡＭ２９へのデータ書込みを制御する。これらの手段の詳細については後述する。
【００２４】
ウォッチドックタイマ部２５は、通知パルス出力手段２２から出力される通知パルス（ウォッチドッグパルス）を入力するパルス入力部２６と、制御処理プログラムが暴走した場合にＣＰＵ３１にリセット信号を出力しマイコン１０をリセットするリセット処理部２７と、時間の経過とともにカウントアップするタイマ２８とを有している。
マイコン１０が正常に動作しているときには、通知パルスが一定の周期でパルス入力部２６に入力され、リセット処理部２７によってタイマ２８が一定の周期でクリアされる。
【００２５】
スタンバイＲＡＭ２９には、バッテリ１８から常時電圧が供給され、これにより、イグニッションスイッチＩＧＳＷの操作とは関係なく、スタンバイＲＡＭ２９に保存された制御データが保持されるようになっている。また、マイコン１０の外部には、スタンバイＲＡＭ２９の初期化（リフレッシュ）に用いるデータを格納したＥＥＰＲＯＭ３０が設けられており、スタンバイＲＡＭ２９の初期化時には、ＥＥＰＲＯＭ３０からのデータがソフトウェアの制御によって書き込まれるようになっている。
【００２６】
図５は、ウォッチドッグタイマ部２５のタイマ２８のカウント値の推移を示すタイミングチャートである。図５に示されるように、マイコン１０の処理負荷が低く制御処理プログラムが正常に動作しているときは、通知パルスが一定の周期でウォッチドッグタイマ部２５に入力され、リセット処理部２７によってタイマ２８が一定の周期でクリアされる。
一方、マイコン１０の処理負荷が高くなると、ソフトウェア処理部２１は通知パルスを所定の周期で出力できなくなり、タイマ２８のカウント値が増え続ける。ここで、ウォッチドッグタイマ部２５には、マイコン１０のリセットの必要性を判断する基準となるリセット閾値ＶＲ（図５参照）が設定されており、タイマ２８のカウント値がリセット閾値ＶＲに達すると、マイコン１０の動作が異常であると判断し、リセット処理部２７からリセット信号がＣＰＵ３１に出力される。これによりマイコン１０がリセットされる。なお、リセットされたマイコン１０は一般的に初期化処理から再スタートされる。
【００２７】
しかしながら、スタンバイＲＡＭ２９にデータを書き込んでいる最中にウォッチドッグタイマ部２５によるマイコン１０のリセットが起こると、スタンバイＲＡＭ２９に保存されたデータが破壊される恐れがある。
【００２８】
このような問題を解決するために本実施例では、スタンバイＲＡＭ２９へのデータ書込み中にウォッチドッグタイマ部２５によるマイコン１０のリセットが起きないように、スタンバイＲＡＭ２９へのデータ書込みを書込み制御手段２４により制御している。
【００２９】
具体的には、図６に示されるように、タイマ２８のカウント値に対して、タイマ２８のカウント値がリセット閾値ＶＲに達するまでにスタンバイＲＡＭ２９への書込みを完了することができる範囲内で書込み制御閾値ＶＷが設定される。書込み制御閾値ＶＷよりも小さいカウント値のときにはスタンバイＲＡＭ２９へのデータ書込みが許可され、書込み制御閾値ＶＷよりも大きいカウント値のときにはスタンバイＲＡＭ２９への書込みが禁止される。すなわち、図６に示されるデータ書込み禁止期間Ｐがデータ書込み処理に必要とされる時間Ｗよりも大きくなるように書込み制御閾値ＶＷが設定される。この書込み制御閾値ＶＷの設定は書込み設定手段２３により行われ、書込み設定手段２３は書込み制御閾値ＶＷを上記範囲内の任意の値に設定（または変更）することができるようになっている。
【００３０】
図７に示すフローチャートを参照しながら、書込み制御手段２４の処理手順を説明する。
スタンバイＲＡＭ２９にデータの書込み要求があると、書込み制御手段２４はまずウォッチドッグタイマ部２５のタイマ２８のカウント値を取得し（ステップＳ１）、取得したカウント値と上述の書込み制御閾値ＶＷとを比較する（ステップＳ２）。上記書込み制御閾値ＶＷよりもカウント値が小さいときには（ステップＳ２／ＮＯ）、スタンバイＲＡＭ２９へのデータ書込みが完了するまでにカウント値がリセット閾値ＶＲに達することはない。したがってマイコン１０のリセットが起こることがないので、書込み制御手段２４は通常通りにデータをスタンバイＲＡＭ２９に書き込む（ステップＳ３）。一方、書込み制御閾値ＶＷよりもカウント値が大きい場合には（ステップＳ２／ＹＥＳ）、スタンバイＲＡＭ２９にデータを書き込んでいる最中にウォッチドッグタイマ部２５によるマイコン１０のリセットが起こる可能性があるため、書込み制御手段２４はスタンバイＲＡＭ２９への書込みをキャンセルし、そのまま書込み処理を終了する。
【００３１】
このように、スタンバイＲＡＭ２９へのデータの書込み要求があっても、スタンバイＲＡＭ２９にデータを書き込んでいる最中にウォッチドッグタイマ部２５によるマイコン１０のリセットが起こる可能性がある場合には、書込み制御手段２４によりデータの書込みがキャンセルされる。従って、データ書込み中のマイコン１０のリセットによるデータの破壊を防止することができ、スタンバイＲＡＭ２９に保存されたデータの信頼性を高めることができる。
【実施例２】
【００３２】
データの書込みに際して、保存すべきデータとともにこのデータの信頼性を保証する冗長データ（例えばミラー値）も書き込まれるような場合には、保存すべきデータの書込みと冗長データの書込みとの間にマイコン１０のリセットが生じることを防止する必要があるため、上述した書込み制御が特に必要となるが、冗長データを有していない単一のデータであればマイコン１０のリセットによりデータが破壊される可能性が低いため、上述した書込み制御を行わなくてもよい場合がある。このような場合には、以下に述べる本発明の第２実施例を適用することができる。
【００３３】
図８は、本発明の第２の実施例に係るパワーマネジメントＥＣＵ１０３の構成を示すブロック図である。図８に示すパワーマネジメントＥＣＵ１０３のマイコン１１０においては、書込み要求のあったデータが書込み制御を行う必要のあるデータか否かを判断するデータ判断手段１４０ａが書込み制御手段１４０に設けられている。その他の構成は第１実施例と同様であるので、以下では書込み制御手段１４０を中心として説明し、その他の構成についての説明を省略する。
【００３４】
図９は、本実施例における書込み制御手段１４０の処理手順を示すフローチャートである。スタンバイＲＡＭ２９に対するデータの書込み要求があると、この書込み要求のあったデータが書込み制御を行う必要のあるデータであるかを書込み制御手段１４０のデータ判断手段１４０ａによって判断する（ステップＳ１１）。ここで、書込み制御を行う必要のあるデータとしては、上述したように、保存すべきデータに加えてこのデータの信頼性を保証するミラー値などの冗長データを有するデータなどが挙げられる。
【００３５】
書込み要求のあったデータが書込み制御を行う必要のあるデータであれば、上述した第１実施例のステップＳ１以降の処理が行われる。すなわち、書込み制御手段１４０によりウォッチドッグタイマ部２５のタイマ２８のカウント値が取得され（ステップＳ１２）、取得したカウント値と書込み制御閾値ＶＷとが比較される（ステップＳ１３）。上記書込み制御閾値ＶＷよりもカウント値が小さいときには（ステップＳ１３／ＮＯ）、書込み制御手段１４０によって通常通りにデータがスタンバイＲＡＭ２９に書き込まれる（ステップ１４）。また、書込み制御閾値ＶＷよりもカウント値が大きい場合には（ステップＳ１３／ＹＥＳ）、書込み制御手段１４０によるスタンバイＲＡＭ２９への書込みがキャンセルされる。
【００３６】
一方、書込み要求のあったデータが書込み制御を行う必要のないデータである場合には、上述したステップ１２〜１３の処理は行われず、そのままスタンバイＲＡＭ２９にデータが書き込まれる（ステップＳ１４）。
【００３７】
このように、本実施例では、書込み時のリセットによりデータの破壊が起きやすいデータ（例えばミラー値などの冗長データを有するデータ）についてのみ書込み制御を行い、その他のデータについては書込み制御を行うことなく通常の書込み動作を行うことができる。したがって、すべてのデータについて書込み制御をする場合に比べてマイコンの処理負荷が軽減される。
【実施例３】
【００３８】
本実施例は、上述した第１実施例をハードウェアによって実現した実施例である。
図１０を参照しながら本実施例の構成を説明する。図１０に示すように、本実施例は、クロック発生部１２０で発生するクロックを分周器１２１で分周して所定周波数のクロックとし、ウォッチドックタイマカウンタ（以下、ＷＤＴカウンタと表記する）１２２でこのクロックをカウントしている。このＷＤＴカウンタ１２２には、第１レジスタ１２３及び第２レジスタ１２８の保持する設定値が入力される。
第１レジスタ１２３からＷＤＴカウンタ１２２には、リセット閾値保持部１２４の保持する上述したリセット閾値（ＶＲ）が出力される。第２レジスタ１２８からＷＤＴカウンタ１２２には、書込み制御閾値保持部１２９の保持する上述した書込み制御閾値（ＶＷ）が出力される。
ＷＤＴカウンタ１２２は、書込み制御閾値（ＶＷ）のクロックをカウントすると、第２レジスタ１２８に所定の信号を出力する。所定の信号を入力した第２レジスタ１２８は、ＯＮ保留フラグ１３０をＯＮに設定する。このＯＮ保留フラグ１３０をＯＮにすることで、第２レジスタ１２８からＳＲＡＭ２９にデータの書込み禁止信号が出力される。ソフトウェア処理部１２７の制御によってＳＲＡＭ２９へのデータ書込みが指示されても、書込み禁止信号がＳＲＡＭ２９に出力されているので、ＳＲＡＭ２９へのデータ書込みは実行されない。
【００３９】
また、ＷＤＴカウンタ１２２は、リセット閾値（ＶＲ）のクロックをカウントすると、図１０に示すスイッチ１２６の設定に従って、マイコン１０のリセット端子にリセット信号を出力するか、又はソフトウェア処理部１２７へ割込み信号を出力する。第１レジスタ１２３には、マイコン１０をリセットするか、ソフトウェアへの割込み信号を出力するかを設定するリセット又は割込み設定保持部１２５が用意されており、第１レジスタ１２３は、リセット又は割込み設定保持部１２５の設定に従って、スイッチ１２６を設定する。
なお、リセット閾値保持部１２４、リセット又は割込み設定保持部１２５、書込み制御閾値保持部１２９の保持する設定情報は、ソフトウェア処理部１２７によって設定される。
【００４０】
上述した実施例においては、パワーマネジメントＥＣＵ３に本発明を適用した場合について説明したが、本発明はパワーマネジメントＥＣＵに限られるものではなく、他のＥＣＵにも適用できるものであることは言うまでもない。
【００４１】
また、ＥＣＵが単一のマイコンを有する構成について説明したが、これに限られるものではない。例えば、ＥＣＵにメインマイコンとサブマイコンとを設け、これらのマイコンにより制御処理を分散して行うようにしてもよい。この場合において、上述したウォッチドッグタイマ部２５は、メインマイコンの内部または外部、サブマイコンの内部または外部のいずれの場所に設けてもよい。
【００４２】
また、上述した実施例では、タイマ２８としてカウント値をカウントアップするカウントアップタイマを用い、このカウント値がリセット閾値ＶＲ以上になるとマイコンをリセットするオーバーフロー型ウォッチドッグタイマ部を用いた例について説明したが、本発明に係るウォッチドッグタイマ部はオーバーフロー型に限られるものではない。例えば、図１１に示されるように、タイマ２８としてカウント値をカウントダウンするカウントダウンタイマを用い、このカウント値がリセット閾値ＶＲ以下になるとマイコンをリセットするアンダーフロー型ウォッチドッグタイマ部にも用いることができる。なお、オーバーフロー型ウォッチドッグタイマ部を用いた場合には、「カウント値がリセット閾値に達する」というのはカウント値がリセット閾値以上になることを意味するが、アンダーフロー型ウォッチドッグタイマ部を用いた場合には、「カウント値がリセット閾値に達する」というのはカウント値がリセット閾値以下になることを意味する。
また、図１２に示すようにリセット閾値ＶＲとして上限値（図１２に示すＶＲ（上限））と下限値（図１２に示すＶＲ（下限））とを設けて範囲設定し、この設定範囲内でソフトウェア処理部２１から通知パルスを入力した場合に、タイマ２８をリセットし、設定範囲内でソフトウェア処理部２１から通知パルスを入力できなかった場合にマイコンをリセットするウィンドーコンパレートタイプにも用いることもできる。
さらに、上述した実施例の書込み制御閾値（ＶＷ）は、メモリに書き込むデータの大きさに応じて変更できる。
【００４３】
これまで本発明の好ましい実施例について説明したが、本発明は上述の実施例に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
例えば、上述した実施例では、スタンバイＲＡＭへのデータの保存時について説明してきたが、これ以外に、マイクロコンピュータに内蔵されたＲＡＭ、マイクロコンピュータの外部に設けられたＲＡＭ、マイクロコンピュータに内蔵されたＥＥＰＲＯＭ、マイクロコンピュータの外部に設けられたＥＥＰＲＯＭ、マイクロコンピュータに内蔵されたフラッシュＲＯＭ、およびマイクロコンピュータの外部に設けられたフラッシュＲＯＭなど、種々のメモリに対して本発明を適用することができる。
【図面の簡単な説明】
【００４４】
【図１】図１（ａ）はＲＡＭへのデータ書込み処理における動作を説明する模式図であり、図１（ｂ）はＲＡＭへのデータ書込み処理中にウォッチドッグタイマによるリセットが行われた場合の動作を説明する模式図である。
【図２】図２は、本発明の第１の実施例における車両用電子制御システムの構成を示すブロック図である。
【図３】図３は、図２に示す車両用電子制御システムにおけるパワーマネジメントＥＣＵの構成を示すブロック図である。
【図４】図４は、パワーマネジメントＥＣＵのハードウェア構成を示す図である。
【図５】図５は、図３に示すパワーマネジメントＥＣＵにおけるウォッチドッグタイマ部の動作を示すタイミングチャートである。
【図６】図６は、図３に示すウォッチドッグタイマ部の動作と書込み制御閾値との関係を示すタイミングチャートである。
【図７】図７は、図３に示すパワーマネジメントＥＣＵにおける書込み制御手段の処理を示すフローチャートである。
【図８】図８は、本発明の第２実施例におけるパワーマネジメントＥＣＵの構成を示すブロック図である。
【図９】図９は、図８に示すパワーマネジメントＥＣＵにおける書込み制御手段の処理を示すフローチャートである。
【図１０】図１０は、図３又は図８のソフトウェア処理部をハードウェアにて構成した構成図である。
【図１１】図１１は、アンダーフロー型ウォッチドッグタイマ部を本発明に適用した場合のタイミングチャートである。
【図１２】図１３は、ウィンドーコンパレートタイマ部を本発明に適用した場合のタイミングチャートである。
【符号の説明】
【００４５】
３、１０３    パワーマネジメントＥＣＵ
１０、１１０    マイクロコンピュータ
１２    電源回路
１４    信号レベル変換器
１６    出力回路
１８    バッテリ
２１  ソフトウェア処理部
２２  通知パルス出力手段
２３  書込み設定手段
２４、１４０  書込み制御手段
２５  ウォッチドッグタイマ部
２６  パルス入力部
２７  リセット処理部
２８  タイマ
２９  ＳＲＡＭ
３０  ＥＥＰＲＯＭ
１４０ａ  データ判断手段
ＩＧＳＷ  イグニッションスイッチ
ＶＲ  リセット閾値
ＶＷ  書込み制御閾値
【図１】
2009018773.tif 000003
【図２】
2009018773.tif 000004
【図３】
2009018773.tif 000005
【図４】
2009018773.tif 000006
【図５】
2009018773.tif 000007
【図６】
2009018773.tif 000008
【図７】
2009018773.tif 000009
【図８】
2009018773.tif 000010
【図９】
2009018773.tif 000011
【図１０】
2009018773.tif 000012
【図１１】
2009018773.tif 000013
【図１２】
2009018773.tif 000014