(57)【要約】【課題】  複数のセンサで構成されたセンサアレイを読み出すセンサアレイ読み出し回路において、測定直前の値と測定終了時の値をホールドしてその差を演算することにより雑音を低減していたが、測定直前にホールドされた値が変わってしまうので、測定中に読み出しを行うことができず、測定周期が長くなってしまうという課題を解決する。【解決手段】  サンプルホールド回路を追加し、測定終了時に測定直前の値をこのサンプルホールド回路にホールドし、このサンプルホールド回路の出力と測定終了時の出力の差を読み出すようにした。前回測定時の測定直前の出力が追加したサンプルホールド回路にホールドされているので、測定と読み出しを並行して行うことができ、測定周期を短縮することができるという効果がある。【選択図】                    図１
2009171241.tif 000002
【特許請求の範囲】
【請求項１】
複数のセンサで構成されたセンサアレイの測定値を一定周期で読み出し、この読み出した測定値を順次出力するセンサアレイ読み出し回路において、
前記センサに１対１に対応し、このセンサの出力に関連する電流が入力されるチャージアンプと、
測定の開始時に、前記チャージアンプの出力をホールドする第１のサンプルホールド回路と、
測定の終了時に、前記チャージアンプの出力をホールドする第２のサンプルホールド回路と、
測定の終了時に、前記第１のサンプルホールド回路の出力をホールドする第３のサンプルホールド回路と、
前記第２のサンプルホールド回路の出力と、前記第３のサンプルホールド回路の出力が入力され、これらの入力値の差を演算して出力する減算器と、
前記減算器の出力が入力され、その出力を順次出力するシフトレジスタと、
を具備したことを特徴とするセンサアレイ読み出し回路。
【請求項２】
前記センサは電圧信号を出力するセンサであり、このセンサと前記チャージポンプとの間に、電圧信号を電流信号に変換する電圧電流変換器を配置したことを特徴とする請求項１記載のセンサアレイ読み出し回路。
【請求項３】
前記センサはフォトダイオードであることを特徴とする請求項１若しくは請求項２記載のセンサアレイ読み出し回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のセンサで構成されたセンサアレイの出力を順次読み出す回路に関し、読み出し周期を短縮することができるセンサアレイ読み出し回路に関するものである。
【背景技術】
【０００２】
図３に、従来のフォトダイオードアレイ読み出し回路の構成を示す。フォトダイオードアレイは複数のフォトダイオードを１次元あるいは２次元方向に並べた素子であり、例えば撮像装置に用いられる。
【０００３】
図３において、１０はフォトダイオードアレイであり、ｎ個のフォトダイオード１０ａ〜１０ｎで構成される。２０はチャージアンプ部であり、ｎ個のチャージアンプ２０ａ〜２０ｎで構成される。チャージアンプ２０ａ〜２０ｎの各々は、アンプ２１、このアンプ２１の非反転入力端子と共通電位点の間に接続された基準電源２４、およびアンプ２１の出力端子と反転入力端子の間に接続されたコンデンサ２２およびアナログスイッチ２３で構成される。このアナログスイッチ２３は信号ＲＥＳＥＴで制御される。
【０００４】
フォトダイオード１０ａ〜１０ｎのカソードには電圧Ｖｐｄが印加され、そのアノードはそれぞれチャージアンプ２０ａ〜２０ｎ内のアンプ２１の反転入力端子に接続される。フォトダイオード２０ａ〜２０ｎは、入力された光によってその値が変化する電流を出力する。
【０００５】
３０は相関２重サンプリング（以下ＣＤＳと言う）部であり、ｎ個のＣＤＳ回路３０ａ〜３０ｎが内蔵される。各ＣＤＳ回路３０ａ〜３０ｎはサンプルホールド回路３２、３３、および減算器３１で構成される。サンプルホールド回路３２および３３にはアンプ２１の出力が入力され、その出力は減算器３１に入力される。サンプルホールド回路３２および３３はそれぞれ信号ＨＯＬＤ１、ＨＯＬＤ２で制御される。
【０００６】
４０はシフトレジスタであり、ＣＤＳ回路３０ａ〜３０ｎ内の減算器３１の出力、およびクロック信号ＣＬＯＣＫが入力される。シフトレジスタ４０はクロック信号ＣＬＯＣＫによりＣＤＳ回路３０ａ〜３０ｎの出力をシフトして出力する。
【０００７】
次に、図４に基づいて動作を説明する。（Ａ）に示すように時刻ｔ１でＲＥＳＥＴが高レベルになり、リセットが解除される。アナログスイッチ２３はオフになり、フォトダイオード１０ａ〜１０ｎの出力電流はコンデンサ２２にチャージされる。このため、（Ｄ）に示すようにアンプ２１の出力は低下して行く。
【０００８】
（Ｂ）に示すように時刻ｔ１で信号ＨＯＬＤ１が高レベルになり、時刻ｔ２で低レベルになる。（Ｅ）に示すように、このＨＯＬＤ１の高レベルでサンプルホールド回路３２はアンプ２１の出力をサンプリングし、立ち下がりでホールドする。リセット雑音、アンプ雑音を含むアンプ２１のリセット直後の電圧はサンプルホールド回路３２にホールドされる。
【０００９】
（Ｃ）に示すように、時刻ｔ３で信号ＨＯＬＤ２は高レベルになり、時刻ｔ４で低レベルになる。（Ｆ）に示すように、サンプルホールド回路３３はＨＯＬＤ２の高レベルでアンプ２１の出力をサンプリングし、立ち下がりでホールドする。
【００１０】
（Ｇ）に示すように、減算器３１はサンプルホールド回路３３と３２出力の差を演算して出力する。このため、時刻ｔ４における減算器３１の出力は、ノイズ成分を補正したフォトダイオード１０ａ〜１０ｎの出力が得られる。（Ｈ）に示すように、この出力はシフトレジスタ４０によってクロック信号ＣＬＯＣＫに同期して時刻ｔ４からｔ５の間に順次出力される。
【００１１】
時刻ｔ４でリセット信号ＲＥＳＥＴは低レベルになる。アナログスイッチ２３は導通し、コンデンサ２２は放電される。時刻ｔ５でリセット信号ＲＥＳＥＴは再度高レベルになり、上で説明した手順によってフォトダイオード１０ａ〜１０ｎの出力が再度測定される。
【００１２】
特許文献１および２には、図３、図４で説明したものと同様のフォトダイオードアレイ読み出し回路が記載されている。図５にこれら特許文献に記載されている回路のＣＤＳ回路部分を示す。
【００１３】
図５（Ａ）は特許文献１に記載されているＣＤＳ回路を抜き出したものである。リセット後スイッチ５１がオンになり、リセット後の基準電圧がクランプ容量５２に蓄積される。その後フォトダイオード（図示せず）によって一定時間電荷を蓄積した後、スイッチ５３をオンしてアンプ５０の出力をコンデンサ５４に保持する。これにより、読み出し信号と基準電圧の差電圧がコンデンサ５４に保持される。
【００１４】
図５（Ｂ）は特許文献２に記載されているＣＤＳ回路に相当する回路の回路図である。光電変換手段に入射した光で発生した電荷を蓄積して発生した光信号と、この光電変換手段の基準信号を前半と後半の期間に分けて出力する入力信号をサンプルホールド５５に入力し、前記後半の期間光信号をホールドする。入力信号とサンプルホールド５５の出力をバッファを介して減算器５６に入力してこれらの入力信号の差信号を演算し、クランプ回路５７でこの減算器の出力を前半の期間クランプして、サンプルホールド５８でクランプ回路５７の出力をホールドする。このＣＤＳ回路でも、光信号と基準信号の差信号をサンプルホールド５８に保持することができる。
【特許文献１】特開２００２−１１２１１７号公報
【特許文献２】特開２００５−１２７５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、図３に示したフォトダイオードアレイ読み出し回路は、図４に示すようにシフトレジスタ４０でＣＤＳ部３０の出力を読み出す期間が必要であり、この期間はフォトダイオードアレイ１０の出力を測定することができない。そのため、測定時間が長くなってしまうという課題があった。
【００１６】
また、図５で説明した、特許文献１および２に記載されたＣＤＳ回路の動作は図３のＣＤＳ回路３０ａ〜３０ｎと基本的に同じであり、これらの回路を用いてもやはり測定時間が長くなってしまうという課題があった。
【００１７】
従って本発明の目的は、測定周期を短縮することができるセンサアレイ読み出し回路を提供することにある。
【課題を解決するための手段】
【００１８】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
複数のセンサで構成されたセンサアレイの測定値を一定周期で読み出し、この読み出した測定値を順次出力するセンサアレイ読み出し回路において、
前記センサに１対１に対応し、このセンサの出力に関連する電流が入力されるチャージアンプと、
測定の開始時に、前記チャージアンプの出力をホールドする第１のサンプルホールド回路と、
測定の終了時に、前記チャージアンプの出力をホールドする第２のサンプルホールド回路と、
測定の終了時に、前記第１のサンプルホールド回路の出力をホールドする第３のサンプルホールド回路と、
前記第２のサンプルホールド回路の出力と、前記第３のサンプルホールド回路の出力が入力され、これらの入力値の差を演算して出力する減算器と、
前記減算器の出力が入力され、その出力を順次出力するシフトレジスタと、
を具備したものである。測定と読み出しを並行して行うことができるので、測定周期を短縮することができる。
【００１９】
請求項２記載の発明は、請求項１記載の発明において、
前記センサは電圧信号を出力するセンサであり、このセンサと前記チャージポンプとの間に、電圧信号を電流信号に変換する電圧電流変換器を配置したものである。電圧出力型のセンサに対応することができる。
【００２０】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記センサとしてフォトダイオードを用いたものである。撮像装置などに用いられるフォトダイオードアレイに適用でき、汎用性が高い。
【発明の効果】
【００２１】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２および３の発明によれば、センサの測定値を一定周期で測定して読み出すセンサアレイ読み出し回路において、センサの出力をチャージアンプに入力し、測定開始時と終了時のチャージアンプ出力をそれぞれ第１、第２のサンプルホールド回路でホールドし、測定終了時に前記第１のサンプルホールド回路にホールドされた値を第３のサンプルホールド回路にホールドして、第２、第３のサンプルホールド回路にホールドされた値の差を減算器で演算して出力するようにした。
【００２２】
測定と読み出しを並行して行うことができるので、測定周期を短縮することができるという効果がある。また、センサとチャージアンプの間に、電圧信号を電流信号に変換する電圧電流変換器を配置することにより、電圧信号出力型のセンサにも対応することができるという効果もある。
【発明を実施するための最良の形態】
【００２３】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るフォトダイオードアレイ読み出し回路の一実施例を示す構成図である。なお、図３と同じ要素には同一符号を付し、説明を省略する。
【００２４】
図１において、６０はＣＤＳ部であり、ｎ個のＣＤＳ回路６０ａ〜６０ｎで構成されている。ＣＤＳ回路６０ａ〜６０ｎにはそれぞれチャージアンプ２０ａ〜２０ｎの出力、および信号ＨＯＬＤ１、ＨＯＬＤ２が入力され、その出力はシフトレジスタ４０に出力される。
【００２５】
ＣＤＳ回路６０ａ〜６０ｎはそれぞれサンプルホールド回路３２、３３、６１、および減算器３１で構成される。サンプルホールド回路３２は信号ＨＯＬＤ１が高レベルの間、対応するチャージアンプの出力電圧をサンプリングし、その立ち下がりでサンプリングした信号をホールドする。サンプルホールド回路３３は信号ＨＯＬＤ２が高レベルの間、対応するチャージアンプの出力電圧をサンプリングし、その立ち下がりでサンプリングした信号をホールドする。
【００２６】
サンプルホールド回路６１にはサンプルホールド回路３２がホールドした電圧、および信号ＨＯＬＤ２が入力される。サンプルホールド回路６１は信号ＨＯＬＤ２の立ち下がりでサンプルホールド回路３２の出力電圧をホールドする。すなわち、サンプルホールド回路６１には、信号ＨＯＬＤ２の１周期前における対応するチャージアンプの出力がホールドされる。
【００２７】
減算器３１にはサンプルホールド回路３３と６１の出力が入力される。減算器３１はサンプルホールド回路３３がホールドした電圧と、サンプルホールド回路６１がホールドした電圧の差電圧を演算し、シフトレジスタ４０に出力する。
【００２８】
リセット直後のアンプ２１の出力はサンプルホールド回路３２にホールドされ、さらに１周期遅れでサンプルホールド回路６１にホールドされる。また、測定後のアンプ２１の出力はサンプルホールド回路３３にホールドされ、減算器３１によってサンプルホールド回路６１にホールドされた電圧との差電圧が演算される。従って、リセット雑音、アンプ雑音を除去することができる。サンプルホールド回路３２、３３、６１はそれぞれ第１〜第３のサンプルホールド回路に相当する。
【００２９】
次に、図２を用いてこの実施例の動作を説明する。図２（Ａ）はリセット信号ＲＥＳＥＴの波形である。リセット信号ＲＥＳＥＴは一定周期で短時間低レベルになる信号であり、この低レベル期間でアナログスイッチ２３はオンになり、コンデンサ２２は放電される。
【００３０】
（Ｂ）は信号ＨＯＬＤ１の波形であり、リセット信号ＲＥＳＥＴの立ち上がりに同期して短時間高レベルになる信号である。（Ｃ）は信号ＨＯＬＤ２の波形であり、リセット信号ＲＥＳＥＴの立ち下がりの一定期間前に高レベルになり、立ち下がりに同期して低レベルになる。
【００３１】
（Ｄ）はアンプ２１の出力波形である。リセット信号ＲＥＳＥＴが高レベルになるとアナログスイッチ２３がオフになる。コンデンサ２２はフォトダイオードの出力電流で充電され、アンプ２１の出力電圧は低下していく。リセット信号ＲＥＳＥＴに同期してこの動作を繰り返す。
【００３２】
（Ｅ）はサンプルホールド回路３２の出力、すなわちホールドされた電圧波形である。信号ＨＯＬＤ１の高レベルでアンプ２１の出力電圧に追従し、立ち下がり時の出力電圧をホールドして出力する。
【００３３】
（Ｆ）はサンプルホールド回路３３の出力、すなわちホールドされた電圧波形である。信号ＨＯＬＤ２の高レベルでアンプ２１の出力電圧に追従し、立ち下がり時の出力電圧をホールドして出力する。
【００３４】
（Ｇ）はサンプルホールド回路６１の出力、すなわちホールドされた電圧波形である。信号ＨＯＬＤ２の立ち上がりでサンプルホールド回路３２の出力、すなわちホールドされた電圧をホールドする。
【００３５】
（Ｈ）は減算器３１の出力波形である。サンプルホールド回路３３と６１にホールドされた電圧の差電圧を出力する。（Ｉ）はシフトレジスタ４０の出力波形である。図４と異なり、リセット信号ＲＥＳＥＴの各周期でＣＤＳ回路６０ａ〜６０ｎの出力電圧が出力される。
【００３６】
時刻ｔ１０でＲＥＳＥＴおよびＨＯＬＤ１信号が立ち上がり、時刻ｔ１１でＨＯＬＤ１信号が立ち下がる。サンプルホールド回路３２は時刻ｔ１１におけるアンプ２１の出力をホールドする。
【００３７】
時刻ｔ１２でＨＯＬＤ２信号が立ち上がり、時刻ｔ１３で立ち下がる。時刻ｔ１３でサンプルホールド回路６１はサンプルホールド回路３２のホールド電圧をホールドして出力する。すなわち、サンプルホールド回路３２にホールドされていた電圧値はサンプルホールド回路６１にシフトされる。時刻ｔ１３でアンプ２１の出力電圧はサンプルホールド回路３３にホールドされる。
【００３８】
時刻ｔ１５でＨＯＬＤ１信号が立ち下がり、リセット直後のアンプ２１の出力電圧はサンプルホールド回路３２にホールドされるが、サンプルホールド回路６１にホールドされた値は変化しない。時刻ｔ１４〜ｔ１７でフォトダイオードの出力が測定され、時刻ｔ１７でこの測定値はサンプルホールド回路３３にホールドされる。
【００３９】
時刻ｔ１５の時点で、サンプルホールド回路６１と３３には、それぞれ前回周期（ｔ１０〜ｔ１４）におけるリセット直後のアンプ２１の出力電圧とフォトダイオードの測定電圧がホールドされている。従って、シフトレジスタ４０にクロック信号ＣＬＯＣＫを与えることにより、（Ｉ）に示すように前回周期の測定値を読み出すことができる。
【００４０】
リセット直後のアンプ２１の出力は測定周期の最初に更新され、測定値は測定周期の最後に更新される。従って、図３従来例の構成では、測定期間中（例えばｔ１〜ｔ４）におけるサンプルホールド回路３２にホールドされている電圧は今回周期の値であり、サンプルホールド回路３３にホールドされている電圧は前回周期の値である。従って、測定期間中に読み出しを行うことができず、測定周期が長くなってしまうという欠点があった。
【００４１】
本実施例ではサンプルホールド回路６１によって前回周期のリセット直後の電圧値をホールドするようにしたので、測定と読み出しを並行して行うことができる。そのため、測定周期を短くすることができる。最初の測定中はサンプルホールド回路３３、６１には不定値がホールドされているので、初回周期の測定出力値は不定になるが、実用上問題になることはない。
【００４２】
なお、本実施例ではフォトダイオードアレイについて説明したが、フォトダイオード以外の電流出力型センサアレイの測定・読み出しに用いることもできる。
【００４３】
また、チャージアンプ部２０の前に電圧信号を電流信号に変換する電圧電流変換器を配置することにより、電圧出力型センサに適用することも可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作を説明する波形図である。
【図３】従来のフォトダイオードアレイ読み出し回路の構成図である。
【図４】従来のフォトダイオードアレイ読み出し回路の動作を説明する波形図である。
【図５】他のＣＤＳ回路の構成図である。
【符号の説明】
【００４５】
１０  フォトダイオードアレイ
１０ａ〜１０ｎ  フォトダイオード
２０  チャージアンプ部
２０ａ〜２０ｎ  チャージアンプ
２１  アンプ
２２  コンデンサ
２３  アナログスイッチ
２４  基準電源
３１  減算器
３２、３３、６１  サンプルホールド回路
４０  シフトレジスタ
６０  ＣＤＳ回路部
６０ａ〜６０ｎ  ＣＤＳ回路
【図１】
2009171241.tif 000003
【図２】
2009171241.tif 000004
【図３】
2009171241.tif 000005
【図４】
2009171241.tif 000006
【図５】
2009171241.tif 000007