(57)【要約】【課題】  半導体装置をフリップチップ実装した回路装置において、接合部にかかるせん断応力の負荷を緩和して、接合部のクラックや破断を防止する。【解決手段】  回路装置１は、半導体装置２が回路基板６上にフリップチップ実装されているものである。半導体装置２は、半導体チップ３と、この半導体チップ３の下面側に形成された複数の端子電極４を有する。回路基板６は、その実装面にランド７が形成されている。半導体装置２の端子電極４と、回路基板６のランド７は、半田バンプ５を介して電気的に接合されている。半導体装置２は、半導体チップ３の下面の周縁部に傾斜部３ａが形成されており、この傾斜部３ａに端子電極４が形成されている。【選択図】  図１
2009141092.tif 000002
【特許請求の範囲】
【請求項１】
表面に複数のランドが設けられた回路基板上に、半導体チップの前記回路基板側に向いた面に端子電極が複数個並べて設けられた半導体装置が、前記ランドと前記端子電極とが電気的に接合されるようにして、フリップチップ実装されている回路装置において、
前記半導体チップは、周縁部に傾斜面が前記回路基板側に向いている傾斜部を有しており、前記傾斜部に前記端子電極が形成されており、
前記端子電極が接合部材を介して前記ランドと電気的に接続するように接合されている
ことを特徴とする回路装置。
【請求項２】
前記回路基板は、キャビティが形成されており、前記キャビティ内に前記ランドが形成されており、前記端子電極が前記ランドと電気的に接続するように接合されていることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記ランドは、前記キャビティの壁面に形成されていることを特徴とする請求項２に記載の回路装置。
【請求項４】
前記キャビティは、壁面が前記キャビティの内側に向かって傾斜する傾斜面であり、前記ランドは前記壁面に形成されていることを特徴とする請求項２に記載の回路装置。
【請求項５】
前記半導体チップの厚さは、前記キャビティの深さよりも小さいことを特徴とする請求項２〜４に記載の回路装置。
【請求項６】
半導体チップと、該半導体チップの一方の側を向いた面に複数個並べて設けられた端子電極と、を有する半導体装置の製造方法において、
Ｓｉウェハを用意するステップと、
前記Ｓｉウェハにエッチングマスクを形成して、その後前記Ｓｉウェハの仮想分割線付近を露出させるステップと、
エッチングマスクを形成した前記Ｓｉウェハを、アルカリ溶液によって単結晶Ｓｉエッチングして、前記仮想分割線に沿って傾斜部となるＶ溝を形成するステップと、
前記Ｖ溝上に前記端子電極を形成するステップと、
前記分割線に沿って前記Ｓｉウェハを分割して前記半導体チップを得るステップと、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩやＩＣ等の半導体装置を回路基板上に実装した回路装置と、この回路装置に実装される半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
携帯電話、パーソナルコンピュータやデジタルカメラ等の電子機器には、ＬＳＩやＩＣ等の半導体装置を回路基板上に実装した回路装置が搭載されている。このような回路装置に実装される半導体装置は、回路基板上の回路と電気的に接続するためのランド（電子部品等の端子電極を接合する導体）に、リードフレームやワイヤボンディングを介して接続されていた。しかし、近年の半導体装置の高速化により動作周波数が上昇してきたため、リードフレームやワイヤのインダクタンス成分が抵抗となり、配線遅延が発生するようになってきた。そこでこの配線遅延を低減するため、例えば特開平１１−４０７０２号公報に開示されているような、フリップチップ実装が広く用いられるようになってきた。
【０００３】
フリップチップ実装は、半導体チップの下面（回路基板と向かい合う面）に設けられた端子電極に直接または該端子電極に形成された柱状電極（ポスト電極）に半田バンプまたは金スタッドバンプ等のバンプを形成した半導体装置を、バンプと回路基板上のランドとを接合するようにして回路基板上に実装するものである。  
【０００４】
このようなフリップチップ実装は、半導体装置と回路基板との間の配線の長さが短縮されるため、配線のインダクタンス成分が小さくなり、配線遅延を低減することができる。また、半導体装置の端子電極と回路基板のランドとの接続が半導体装置の下で行われるため、回路基板上の半導体装置の実装面積が、半導体装置の平面投影面積分だけで済むようになる。このため、フリップチップ実装は近年の高密度実装の要求に応えるために有利な手段である。  
【０００５】
【特許文献１】特開平１１−４０７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、半導体装置の高集積化に伴って、半導体チップの端子電極の多端子化及び狭ピッチ化が進んでいる。そのため半導体チップの端子電極及び回路基板のランドの微細化が進み、接合面積が減少し、さらにバンプの体積も減少してきている。接合面積の減少によって、半導体装置と回路基板との接合部一箇所当りの耐荷重が低下する。また、バンプの体積の減少によって、半導体装置と回路基板との熱膨張の差が生じた場合の、バンプにかかるせん断応力の負荷が増加する。従来のフリップチップ実装による回路装置では、図２２に示すように、半導体装置と回路基板との熱膨張の差によって接合部にせん断応力が生じる。特に端子電極とバンプとの接合部に応力が集中する。その結果、バンプの接合部にクラックや破断が発生し、接合の信頼性が低下するという問題が顕在化してきている。  
【０００７】
本発明は、このような問題を解決して、半導体装置と回路基板との接合の信頼性を向上させるものである。
【課題を解決するための手段】
【０００８】
本発明では第一の解決手段として、表面に複数のランドが設けられた回路基板上に、半導体チップの前記回路基板側に向いた面に端子電極が複数個並べて設けられた半導体装置が、前記ランドと前記端子電極とが電気的に接合されるようにして、フリップチップ実装されている回路装置において、前記半導体チップは、周縁部に傾斜面が前記回路基板側に向いている傾斜部を有しており、前記傾斜部に前記端子電極が形成されており、前記端子電極が接合部材を介して前記ランドと電気的に接続するように接合されている回路装置を提案する。
【０００９】
上記第一の解決手段による回路装置では、半導体装置の端子電極と接合部材との接合部が、傾斜角を持って形成される。このような構造では、半導体装置と回路基板との熱膨張差が生じた時に、端子電極と接合部材との接合部における応力の方向が変化し、せん断応力と引張り応力、またはせん断応力と圧縮応力に分散される。その結果、接合部材にかかるせん断応力の負荷が軽減され、接合部材の接合部のクラックや破断を防止することができる。なお、この傾斜部はテーパー状または階段状でも良い。また、接合部材としては、半田バンプ、金スタッドバンプ、ボールグリッドアレイ（ＢＧＡ）や異方性導電フィルム（ＡＣＦ）等が挙げられる。
【００１０】
また、本発明では第ニの解決手段として、前記第一の解決手段に加えて、前記回路基板にキャビティが形成されており、前記キャビティ内に前記ランドが形成されており、前記端子電極が前記ランドと電気的に接続するように接合されている回路装置を提案する。このような構造では、半導体装置がキャビティ内に実装されるので、キャビティの深さの分だけ低背化が可能になる。  
【００１１】
また、本発明では第三の解決手段として、前記第ニの解決手段に加えて、前記ランドが前記キャビティの壁面に形成されている回路装置を提案する。このような構造では、キャビティの壁面のランドと接合部材との接合部における応力が圧縮応力または引っ張り応力が主となり、せん断応力が小さくなる。また、圧縮応力または引っ張り応力についても半導体チップの傾斜部によって分散された応力が伝達されたものとなるので、接合部材にかかる応力の負荷が軽減され、接合部材の接合部のクラックや破断を防止することができる。
【００１２】
また、本発明では第四の解決手段として、前記第二の解決手段に加えて、前記キャビティは、壁面が前記キャビティの内側に向かって傾斜する傾斜面であり、前記ランドが前記壁面に形成されている回路装置を提案する。このような構造では、キャビティの壁面のランドとバンプとの接合部が傾斜を持って形成される。そのため、端子電極と接合部材との接合部と同様にして、ランドと接合部材との接合部においてもせん断応力が緩和される。これにより接合部材にかかる応力の負荷が軽減され、接合部材の接合部のクラックや破断を防止することができる。なお、この傾斜面は、階段状またはテーパー状でも良い。
【００１３】
また、本発明では第五の解決手段として、前記第二の解決手段ないし第四の解決手段に加えて、前記半導体チップの厚さが前記キャビティの深さよりも小さい回路装置を提案する。このような構造では、半導体装置の寸法がキャビティの開口部の寸法よりも小さい場合、半導体装置が回路基板の基板面よりも低い位置に実装されて低背化が実現できる。また、半導体装置の寸法とキャビティの開口部の寸法が略同じである場合、半導体装置とキャビティの底部との間に空間が形成される。この空間に他の電子部品を実装することによりさらなる高密度実装が実現できる。  
【００１４】
また本発明では、このような回路装置に実装される半導体装置すなわち側面に傾斜部を有する半導体装置を製造する方法も併せて提案する。ここでは第六の解決手段として、Ｓｉウェハを用意するステップと、前記Ｓｉウェハにエッチングマスクを形成して、その後前記Ｓｉウェハの仮想分割線付近を露出させるステップと、エッチングマスクを形成した前記Ｓｉウェハを、アルカリ溶液によって単結晶Ｓｉエッチングして、前記仮想分割線に沿って傾斜部となるＶ溝を形成するステップと、前記Ｖ溝上に前記端子電極を形成するステップと、前記分割線に沿って前記Ｓｉウェハを分割して前記半導体チップを得るステップと、を有する半導体装置の製造方法を提案する。
【００１５】
半導体チップの側面に傾斜部を形成する方法としては、所定の角度を有するダイシングソーでＳｉウェハを分割すると同時に形成する方法がある。しかし、ダイシングソーで形成した傾斜部は、ダイシング装置の誤差要因により、形成角度の再現性が難しいため、ダイシング装置性能に大きく依存するとともに、高度な制御が要求されるものである。上記第六の解決手段は、Ｓｉウェハのアルカリ溶液に対する溶解度の面方位依存性を利用して、傾斜部をエッチングで形成するものである。この方法で形成した傾斜部はＳｉ単結晶がもつ結晶面の分子極性という物質固有の性質に基づいたものなので、精密な傾斜角度の再現性を容易に実現することができるものである。なお、ここで用いるアルカリ溶液は、Ｓｉを水溶性のケイ酸イオン（ＳｉＯ３２−）として水溶媒（エッチャント）に溶解させる機能を有する。
【発明の効果】
【００１６】
本発明によれば、半導体装置と回路基板との熱膨張の差が生じた場合の、接合部材にかかるせん断応力を緩和することができる。これによって半導体装置と回路基板との接合の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の回路装置に係る第一の実施形態について、図１乃至図３に基づいて説明する。なお、以降の図面については、半導体装置以外の電子部品や配線導体等は、必要なもの以外は省略してある。
【００１８】
図１に本発明の回路装置の模式断面図を示す。回路装置１は、半導体装置２が回路基板６上にフリップチップ実装されているものである。半導体装置２は、半導体チップ３と、この半導体チップ３の下面側すなわち回路基板６と向き合う側に形成された複数の端子電極４を有する。回路基板６は、その実装面にランド７が形成されている。半導体装置２の端子電極４と、回路基板６のランド７は、半田バンプ５を介して電気的に接合されている。
【００１９】
半導体装置２は、図２（ａ）及び図２（ｂ）に示すように、半導体チップ３の下面の周縁部に傾斜部３ａが形成されており、この傾斜部３ａに端子電極４が形成されている。なお、図２（ａ）では側面全体を含めて傾斜部３ａが形成されているが、図２（ｃ）に示すように、側面の一部に傾斜部３ａを形成した半導体装置２’のようなものでも良い。また、端子電極４は、傾斜部３ａの他に、図２に示すように、下面に延長されて形成されていても良い。
【００２０】
このような半導体装置２を回路基板６に搭載すると、図１または図３に示すように、端子電極４と半田バンプ５との接合部が、回路基板６の実装面に対して傾斜を持って形成される。このような実装構造を有する回路装置１の作用効果について、図３に基づいて説明する。なお、以降の説明では、半導体装置の熱膨張係数が回路基板の熱膨張係数よりも大きい場合について説明する。半導体装置の熱膨張係数が回路基板の熱膨張係数よりも小さい場合には、図に示された応力の方向が逆になる。
【００２１】
回路装置１の動作による発熱や外部気温の変化により温度変化が起こると、半導体装置２の熱膨張係数と回路基板６の熱膨張係数の差によって生じる変位差に起因する応力ＰＯが発生する。この応力ＰＯは、回路基板６の実装面に対して平行に、半導体装置２が膨張する方向に作用する。この応力ＰＯは、端子電極４と半田バンプ５との接合部に加えられる。端子電極４と半田バンプ５との接合部は、傾斜部３ａによって、回路基板６の実装面に対して傾斜している。このため、応力ＰＯは、端子電極４と半田バンプ５との接合部でせん断応力ＰＳ、圧縮応力ＰＡ及びその合力ＰＴに分散される。応力ＰＯが分散されることによって、端子電極４と半田バンプ５との接合部にかかるせん断応力ＰＳは応力ＰＯに比べて小さくなる。すなわちせん断応力ＰＳが緩和される。これにより、端子電極４と半田バンプ５との接合部の接合の信頼性が向上する。
【００２２】
一方、半田バンプ５とランド７との接合部は、合力ＰＴと略同じ力のせん断応力が加えられる。この合力ＰＴは、応力ＰＯに比べて小さくなっている。よって半田バンプ５とランド７との接合部にかかるせん断応力は緩和されている。これにより、半田バンプ５とランド７との接合部の接合の信頼性が向上する。このように、端子電極４と半田バンプ５との接合部及び半田バンプ５とランド７との接合部の接合の信頼性が向上するので、半導体装置２と回路基板６との接合の信頼性を向上させることができる。
【００２３】
次に、本発明の回路装置に係る第ニの実施形態について、図４及び図５に基づいて説明する。図４に示す第二の実施形態の回路装置１ａと、第一の実施形態の回路装置１とは、半導体装置２の端子電極４と半田バンプ５との間にポスト電極８が形成されている点が異なる。このような実装構造を有する回路装置１ａの作用効果について、図５に基づいて説明する。
【００２４】
回路装置１ａの動作による発熱や外部気温の変化により温度変化が起こると、第一の実施形態の場合と同様に、半導体装置２の熱膨張係数と回路基板６の熱膨張係数の差によって生じる変位差に起因する応力ＰＯが発生する。この応力ＰＯが、端子電極４とポスト電極８との接合部に加えられる。端子電極４とポスト電極８との接合部は、傾斜部３ａによって、回路基板６の実装面に対して傾斜している。このため、応力ＰＯは、端子電極４とポスト電極８との接合部でせん断応力ＰＳ、圧縮応力ＰＡ及びその合力ＰＴに分散される。応力ＰＯが分散されることによって、端子電極４とポスト電極８との接合部にかかるせん断応力ＰＳは応力ＰＯに比べて小さくなる。すなわちせん断応力ＰＳが緩和される。これにより、端子電極４とポスト電極８との接合部の接合の信頼性が向上する。
【００２５】
一方、ポスト電極８と半田バンプ５との接合部は、合力ＰＴと略同じ力のせん断応力ＰＳ’が加えられる。このせん断応力ＰＳ’は、応力ＰＯに比べて小さくなっている。よってポスト電極８と半田バンプ５との接合部にかかるせん断応力ＰＳ’は緩和されている。これにより、ポスト電極８と半田バンプ５との接合部の接合の信頼性が向上する。また、半田バンプ５とランド７との接合部にかかるせん断応力も、ポスト電極８と半田バンプ５との接合部にかかるせん断応力ＰＳ’と略同じなので、応力ＰＯに比べて緩和された応力となる。このように、端子電極４とポスト電極８との接合部、ポスト電極８と半田バンプ５との接合部及び半田バンプ５とランド７との接合部の接合の信頼性が向上するので、半導体装置２と回路基板６との接合の信頼性を向上させることができる。
【００２６】
次に、本発明の回路装置に係る第三の実施形態について、図６に基づいて説明する。図６に示す第三の実施形態の回路装置１ｂは、半導体装置２を収容可能なキャビティ９が設けられた回路基板６ａを有している点、及び半導体装置２がキャビティ９内に実装されている点で、第一の実施形態の回路装置１と異なる。半導体装置２は、端子電極４がキャビティ内に設けられたランド７と半田バンプ５を介して電気的に接合されることによって、回路基板６ａに実装される。このような構造では、半導体装置２がキャビティ９内に実装されるので、キャビティ９の深さの分だけ低背化が可能になる。なお、キャビティ９を有する回路基板６ａは、公知の形成方法例えばキャビティとなる貫通穴を形成した基板と貫通穴が形成されていない基板とを貼り合せる方法等によって得ることができる。
【００２７】
次に、本発明の回路装置に係る第四の実施形態について、図７及び図８に基づいて説明する。図７に示す第四の実施形態の回路装置１ｃは、キャビティ９の壁面９ａにランド７ａが設けられ、このランド７ａと端子電極４が半田バンプ５を介して接続されることによって、半導体装置２がキャビティ９内に実装されている点で、第三の実施形態の回路装置１ｂと異なる。なお、ランド７ａは、壁面９ａのみに形成されていても良いが、図７に示すように、キャビティ９の底面に延長されて形成されていても良い。このような実装構造を有する回路装置１ｃの作用効果について、図８に基づいて説明する。
【００２８】
回路装置１ｃの動作による発熱や外部気温の変化により温度変化が起こると、第一の実施形態の場合と同様に、半導体装置２の熱膨張係数と回路基板６ａの熱膨張係数の差によって生じる変位差に起因する応力ＰＯが発生する。この応力ＰＯが、端子電極４と半田バンプ５との接合部に加えられる。端子電極４と半田バンプ５との接合部は、傾斜部３ａによって、回路基板６の実装面に対して傾斜している。このため、応力ＰＯは、第一の実施形態と同様に、端子電極４と半田バンプとの接合部でせん断応力ＰＳ、圧縮応力ＰＡ及びその合力ＰＴに分散される。ここで端子電極４と半田バンプとの接合部のせん断応力ＰＳは第一の実施形態と同様に緩和される。一方、壁面９ａに形成されたランド７ａと半田バンプ５との接合部にかかる応力は、殆ど圧縮応力ＰＡ’だけとなり、せん断応力は殆どかからない。圧縮応力ＰＡ’は、合力ＰＴと略同じである。この合力ＰＴは熱応力ＰＯに比べて小さくなる。これにより、半田バンプ５とランド７ａとの接合部の接合の信頼性が向上する。このように、端子電極４と半田バンプ５との接合部及び半田バンプ５とランド７ａとの接合部の接合の信頼性が向上するので、半導体装置２と回路基板６ａとの接合の信頼性を向上させることができる。
【００２９】
次に、本発明の回路装置に係る第五の実施形態について、図９乃至図１２に基づいて説明する。図９に示す第五の実施形態の回路装置１ｄは、キャビティ９の壁面９ｂが傾斜面になっており、この壁面９ｂにランド７ｂが形成されている点で、第四の実施形態の回路装置１ｃと異なる。なお、ランド７ｂは、壁面９ｂのみに形成されていても良いが、図９に示すように、キャビティ９の底面に延長されて形成されていても良い。このような実装構造を有する回路装置１ｄの作用効果について、図１０に基づいて説明する。
【００３０】
回路装置１ｄの動作による発熱や外部気温の変化により温度変化が起こると、第一の実施形態の場合と同様に、半導体装置２の熱膨張係数と回路基板６ａの熱膨張係数の差によって生じる変位差に起因する応力ＰＯが発生する。この応力ＰＯが、端子電極４と半田バンプ５との接合部に加えられる。端子電極４と半田バンプ５との接合部は、傾斜部３ａによって、回路基板６ａの実装面に対して傾斜している。このため、応力ＰＯは、端子電極４と半田バンプ５との接合部でせん断応力ＰＳ、圧縮応力ＰＡ及びその合力ＰＴに分散される。応力ＰＯが分散されることによって、端子電極４と半田バンプ５との接合部にかかるせん断応力ＰＳは応力ＰＯに比べて小さくなる。すなわちせん断応力ＰＳが緩和される。これにより、端子電極４と半田バンプ５との接合部の接合の信頼性が向上する。
【００３１】
一方、半田バンプ５とランド７ｂとの接合部は、端子電極４と半田バンプ５との接合部と同様に回路基板６ａの実装面に対して傾斜している。よって、端子電極４と半田バンプ５との接合部と同様にして、ランド７ｂと半田バンプ５との接合部においてもせん断応力が緩和される。キャビティ９の壁面９ｂの傾斜角度が、半導体チップ３の傾斜部３ａの傾斜角度と略同じであれば、ランド７ｂと半田バンプ５との接合部におけるせん断応力は、端子電極４と半田バンプ５との接合部におけるせん断応力ＰＳと略同じになる。ランド７ｂと半田バンプ５との接合部におけるせん断応力は、応力ＰＯに比べて小さくなっている。よって半田バンプ５とランド７ｂとの接合部にかかるせん断応力は緩和されている。これにより、半田バンプ５とランド７ｂとの接合部の接合の信頼性が向上する。このように、端子電極４と半田バンプ５との接合部及び半田バンプ５とランド７ｂとの接合部の接合の信頼性が向上するので、半導体装置２と回路基板６ａとの接合の信頼性を向上させることができる。
【００３２】
なお、この第五の実施形態においては、図１１に示す回路装置１ｄ’のような構造でも良い。この回路装置１ｄ’は、回路基板６ａのキャビティ９の壁面９ｃが階段状になっているものである。そしてこの階段状の壁面９ｃ上にランド７ｃが形成されている。この回路装置１ｄ’の構造は、作用効果については前出の回路装置１ｄと同じである。しかし、半田バンプ５とランド７ｃとの接合部における接合面積が大きくなるので、半田バンプ５とランド７ｃとの接合強度は高くなる。
【００３３】
このような階段状の壁面９ｃは、例えば開口面積の異なる絶縁シートを開口面積の小さいものから順次積み重ねて貼り合せる等の方法で形成することができる。また、前出の回路装置１ｄの傾斜面の壁面９ｂは、断面台形上の金型を用いて基板上に熱プレスする等の方法で形成することができる。
【００３４】
また、この第五の実施形態では、半導体チップ３の傾斜部３ａとキャビティ９の壁面９ｂとが嵌め合わされるような構造になる。そのため、半導体チップ３の厚さｔがキャビティ９の深さｄよりも小さく（薄く）すると、次のような効果がある。まず、キャビティ９の開口部の寸法が半導体装置２の外形寸法よりも大きい場合、半導体装置２は回路基板６ａの実装面よりも低い位置に実装される。これにより、低背化が可能になる。また、キャビティ９の開口部の寸法が半導体装置２の外形寸法と同じかそれ以上である場合、図１２に示すように、半導体装置２とキャビティ９の底面との間に空間ＳＰが形成される。この空間ＳＰにチップコンデンサ等の電子部品ＥＤを実装すれば、より一層の高密度実装を実現することができる。
【００３５】
なお、第一の実施形態から第五の実施形態について、端子電極４とランド７、７ａ、７ｂ及び７ｃとの接合に用いるものとして、半田バンプの場合で説明してきたが、この半田バンプを金スタッドバンプ等の超音波接合に用いるものでも同様の効果が得られる。また、半田バンプの代わりにボールグリッドアレイ（ＢＧＡ）や異方性導電フィルム（ＡＣＦ）を用いても同様の効果を得ることができる。
【００３６】
次に、本発明の回路装置に用いられる半導体装置の製造方法について図１３乃至図２１に基づいて説明する。本発明の回路装置に用いられる半導体装置は、側面にテーパ部が形成された半導体チップと、傾斜部に形成された端子電極とを有する。以下に説明する製造方法は、このような構造の半導体装置を形成する方法の一例である。端子電極となる金属層の形成方法等、本発明の範囲内で適宜変更が可能である。
【００３７】
まず、図１３に示すように、Ｓｉウェハ１１を用意する。Ｓｉウェハ１１上には、回路素子ＣＤが格子状に多数個並んで形成されている。この回路素子ＣＤは、通常の半導体プロセスを用いて形成されたものである。
【００３８】
続いて、図１４に示すように、Ｓｉウェハ１１の、回路素子ＣＤが形成されている面上に、エッチングマスクとなるレジスト膜１２を形成する。続いて、図１５に示すように、レジスト膜１２のうちの仮想分割線ＣＬ付近のレジスト膜を除去してＳｉウェハ１１の表面を露出させて、エッチングマスクを形成する。このエッチングマスクにはフォトレジストが用いられる。このレジスト膜１２に、仮想分割線ＣＬ付近のレジスト膜を除去する部分に対応するパターンを備えたフォトマスク（図示せず）を通して光を当てて感光し、その後現像して、仮想分割線ＣＬ付近のレジスト膜１２を除去する。フォトレジストには光が当った部分が除去されるポジ型フォトレジストを用いても良いし、光が当った部分が不溶化するネガ型フォトレジスを用いても良い。ポジ型フォトレジストを用いる場合は仮想分割線ＣＬ付近に光が照射されるフォトマスクを用い、ネガ型フォトレジストを用いる場合は仮想分割線ＣＬ付近に光が当らないフォトマスクを用いる。
【００３９】
なお、エッチングマスクの形成方法としては、レジスト膜１２を形成した後、ダイシングソー等を用いて仮想分割線ＣＬ付近のレジスト膜１２を除去する方法も用いることができる。この場合、Ｓｉウェハ１１の表面がダイシングソーによって仮想分割線ＣＬ上が切削される。この方法では、フォトマスクを用いる必要がなく、露光、現像のプロセスを必要としない。
【００４０】
続いて、図１６に示すように、エッチングマスクを形成したＳｉウェハ１１をアルカリ溶液によって単結晶Ｓｉエッチングを行い、Ｖ溝１３を形成する。このＶ溝１３は、単結晶Ｓｉの結晶面の分子極性が持つ溶解度の異方性を利用して形成されるものである。これはＳｉウェハ１１をアルカリ溶液でエッチングすると、Ｓｉの結晶方位に従って溶解が進行するもので、Ｓｉウェハ１１の平面に対して５０〜６０度の傾斜角度を有する傾斜面が形成される。Ｖ溝１３の深さ及び傾斜面の大きさは、アルカリ溶液の混合比、濃度、
処理温度、処理時間、さらには処理圧力等で調整が可能である。エッチングに用いるアルカリ溶液としては、水酸化カリウム水溶液、水酸化ナトリウム水溶液等が用いられる。濃度は２０〜４０ｗｔ％程度が好ましい。処理温度は７０〜１２０℃程度が好ましい。続いて、図１７に示すように、エッチングマスクを除去する。
【００４１】
続いて、図１８に示すように、Ｓｉウェハ１１上の全面に絶縁性樹脂膜１４を形成する。回路素子ＣＤと端子電極とを接続する部分にはビアホールＶＨを形成する。なお、この絶縁性樹脂膜１４は、回路素子ＣＤの保護や応力緩和を目的としているが、特に必須ではなく、必要に応じて形成すれば良いものである。絶縁性樹脂膜１４に用いる樹脂としてはポリイミド、ＢＣＢ（ベンゾシクロブテン）、エポキシ樹脂等が挙げられる。ビアホールＶＨは、レーザ加工機あるいはフォトリソグラフ等で形成される。
【００４２】
続いて、図１９に示すように、絶縁性樹脂膜１４上の全面に下地金属層１５を形成する。この下地金属層１５は、端子電極となる金属膜を電解メッキで形成する場合にシード層として用いられるものである。形成方法としては、無電解メッキの他、蒸着やスパッタ等の薄膜形成プロセスが用いられる。下地金属層１５に用いられる金属の種類は、ＣｕまたはＣｕ合金が用いられる。
【００４３】
続いて、図２０に示すように、下地金属層１５上に電解メッキで端子電極膜１６を形成する。端子電極膜１６は、Ｓｉウェハ１１の一方の面の全面に形成されているので、不要な部分を除去する。Ｖ溝１３上に端子電極が形成されるように、レジストマスク（図示せず）を形成し、エッチングによって不要部分を除去する。
【００４４】
続いて、図２１に示すように、不要部分を除去したＳｉウェハ１１を得る。このＳｉウェハ１１を、仮想分割線ＣＬに沿ってダイシングソー等で切断分割すると、半導体装置を得ることができる。なお、Ｓｉウェハ１１の分割方法としては、Ｓｉウェハ１１の裏面を、Ｖ溝１３に達するまで研磨する方法も挙げられる。この方法では、半導体チップの厚みを薄くすることができるので、半導体装置の低背化が可能になる。
【００４５】
このようにして得られた半導体装置は、周縁部に傾斜部が形成され、その傾斜部に端子電極が形成されたものとなる。このような半導体装置を用いることによって、本発明の回路装置を得ることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の回路装置の第一の実施形態を示す模式断面図である。
【図２】本発明の回路装置に用いられる半導体装置を模式的に示す図で、（ａ）は側面図、（ｂ）は底面図である。
【図３】本発明の回路装置の第一の実施形態における作用を示す模式断面図である。
【図４】本発明の回路装置の第ニの実施形態を示す模式断面図である。
【図５】本発明の回路装置の第ニの実施形態における作用を示す模式断面図である。
【図６】本発明の回路装置の第三の実施形態を示す模式断面図である。
【図７】本発明の回路装置の第四の実施形態示す模式断面図である。
【図８】本発明の回路装置の第四の実施形態における作用を示す模式断面図である。
【図９】本発明の回路装置の第五の実施形態を示す模式断面図である。
【図１０】本発明の回路装置の第五の実施形態における作用を示す模式断面図である。
【図１１】本発明の回路装置の第五の実施形態の別例を示す模式断面図である。
【図１２】本発明の回路装置の第五の実施形態の別例を示す模式断面図である。
【図１３】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図１４】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図１５】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図１６】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図１７】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図１８】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図１９】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図２０】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図２１】本発明の回路装置に用いられる半導体装置の製造プロセスを示す模式断面図である。
【図２２】従来の回路装置の問題点を示す模式断面図である。
【符号の説明】
【００４７】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｄ’  回路装置
２  半導体装置
３  半導体チップ
３ａ  傾斜部
４  端子電極
５  半田バンプ
６、６ａ  回路基板
７、７ａ、７ｂ、７ｃ  ランド  
８  ポスト電極
９  キャビティ
９ａ、９ｂ、９ｃ  壁面
１１  Ｓｉウェハ
１２  レジスト膜
１３  Ｖ溝
１４  絶縁性樹脂膜
１５  下地金属層
１６  端子電極膜
【図１】
2009141092.tif 000003
【図２】
2009141092.tif 000004
【図３】
2009141092.tif 000005
【図４】
2009141092.tif 000006
【図５】
2009141092.tif 000007
【図６】
2009141092.tif 000008
【図７】
2009141092.tif 000009
【図８】
2009141092.tif 000010
【図９】
2009141092.tif 000011
【図１０】
2009141092.tif 000012
【図１１】
2009141092.tif 000013
【図１２】
2009141092.tif 000014
【図１３】
2009141092.tif 000015
【図１４】
2009141092.tif 000016
【図１５】
2009141092.tif 000017
【図１６】
2009141092.tif 000018
【図１７】
2009141092.tif 000019
【図１８】
2009141092.tif 000020
【図１９】
2009141092.tif 000021
【図２０】
2009141092.tif 000022
【図２１】
2009141092.tif 000023
【図２２】
2009141092.tif 000024