(57)【要約】【課題】帰還型ＰＷＭ方式のＡＤ変換回路において、電源や積分器などの回路構成部品による分解能の制限を改善する。【解決手段】４重積分回路１０は、入力信号Ｖｘを積分し、入力信号Ｖｘのレベルに応じたデューティ比を有する２値化された積分出力信号ＳＡを生成する。分周回路４０は、クロック信号ＣＫを１／ｎ分周し（ｎは偶数）、デューティ比が５０％のキャリア信号ＳＣを生成して４重積分回路１０及び判定回路５０に供給する。判定回路５０は、積分出力信号ＳＡを監視し、キャリア信号ＳＣの１周期ごとに積分出力信号ＳＡの反転回数を検知する。判定回路５０は、反転回数が０回の場合に入力信号Ｖｘがダイナミックレンジを超えていると判定し、反転回数が１回の場合にＡＤ変換は正常であると判定し、反転回数が２回以上の場合にＡＤ変換は異常であると判定し、判定結果を示す判定信号ＨＣを後段のデジタル処理部に出力する。【選択図】図１
2009038433.tif 000002
【特許請求の範囲】
【請求項１】
信号レベルが所定範囲内にあるアナログ形式の入力信号をデジタル形式の出力信号に変換するＡＤ変換回路であって、
キャリア信号を発生するキャリア信号発生回路と、
前記入力信号と前記キャリア信号とを含む複数の信号を加算し、加算結果を積分して積分信号を出力する積分回路と、
前記積分信号を基準電位と比較して２値信号を生成するコンパレータと、
前記２値信号のデューティ比に基づいて前記出力信号を生成する出力信号生成回路と、
前記キャリア信号の一周期における前記２値信号の反転回数を検知し、検知した反転回数に基づいて、前記入力信号が前記所定範囲内にあるか否かを判定して判定信号を出力する判定回路とを、
備えたことを特徴とするＡＤ変換回路。
【請求項２】
前記基準電位を基準として所定電圧だけ電位が低い第１電圧と、前記基準電位を基準として前記所定電圧だけ電位が高い第２電圧とを、前記２値信号の論理レベルに基づいて選択して、前記積分回路の入力に供給する選択回路とを備えることを特徴とする請求項１に記載のＡＤ変換回路。
【請求項３】
前記判定回路は、前記キャリア信号の一周期の時間に、前記２値信号の反転回数が１回の場合に正常であることを示す判定信号を生成し、前記２値信号の反転回数が１回ではない場合に異常であることを示す判定信号を生成することを特徴とする請求項１または２に記載のＡＤ変換回路。
【請求項４】
前記判定回路は、前記キャリア信号の一周期の時間に、前記２値信号をサンプリングしてサンプリング信号を生成する処理と、前記サンプリング信号に基づいて、前記２値信号の反転回数が１回の場合に正常であることを示す判定信号を生成する処理と、前記サンプリング信号に基づいて、反転回数が１回でない場合に前記サンプリング信号がハイレベルと示す回数とローレベルを示す回数との多数決を演算し、演算結果に基づいて前記入力信号のレベルが前記所定範囲の下限を下回るか、あるいは、前記所定範囲の下限を上回ることを示す判定信号を生成する処理とを実行することを特徴とする請求項３に記載のＡＤ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積分型のＡＤ変換回路に関する。
【背景技術】
【０００２】
積分型のＡＤ変換回路として帰還型ＰＷＭ方式を採用するものがある。この種のＡＤ変換回路は、逐次比較型のＡＤ変換回路と比較して精度が得られ易いといった利点がある（例えば、特許文献１参照）。
【０００３】
従来の帰還型ＰＷＭ方式のＡＤ変換回路の構成を図６に示し、その出力波形を図７及び図８に示す。このＡＤ変換回路８は、Ｅｘ入力端子１、Ｅｃ入力端子２及びＥｓ入力端子３から入力される３つの入力信号を、コモングランドの電位（以下、Ｖｃｏｍと言う。）を基準電圧とする積分器４及びコンパレータ５を順次介して出力端子６から出力し、公知のデジタル処理部に入力する。ここで、ＡＤ変換回路８で用いる電源は、＋Ｖｄｄ及びグランド（以下、ＧＮＤと言う。）を備える単電源であるものとし、積分器４及びコンパレータ５の各基準となるＶｃｏｍを＋Ｖｄｄ／２として、図６中において同じ記号を用いて示している。
【０００４】
Ｅｘ入力端子１には、被測定電圧Ｅｘ（ここでは、Ｅｘ≧０とする。）が供給される。Ｅｘ入力端子１は、抵抗Ｒｘを介して積分器４のマイナス側入力端子に接続される。Ｅｃ入力端子２には、パルス電圧Ｅｃ（ここでは、＋Ｅｃ＝＋Ｖｄｄとし、−Ｅｃ＝ＧＮＤとする。）が供給され、抵抗Ｒｃを介して積分器４のマイナス側入力端子に接続される。また、Ｅｓ入力端子３には、コンパレータ５の出力に応じて、積分器４の出力に対して負帰還となるように、Ｅｓ入力端子３の接続を＋Ｖｄｄ及びＧＮＤのいずれか一方に自動で切り換える切換器７が接続される。Ｅｓ入力端子３は、切換器７によって切り換えられた一方の電位をリファレンス電圧Ｅｓとして供給するものであり、抵抗Ｒｓを介して積分器４のマイナス側入力端子に接続される。
【０００５】
図７は、各入力端子１、２及び３からの入力電圧に対する積分器４からの積分出力波形を示すものである。図７（ａ）は、被測定電圧Ｅｘが入力されない場合の出力波形であり、図７（ｂ）は、Ｅｘを入力した場合の出力波形である。図７（ａ）に示した積分出力は、Ｖｃｏｍに対して上下対称に最大振幅Ｖａで変動し、１周期が２×ｔ０の波形となる。パルス電圧Ｅｃの周期Ｔにおける積分出力の変動量の平均値はゼロとなる。なお、２×ｔ０＝周期Ｔである。また、図７（ｂ）に示した、被側低電圧Ｅｘを入力した場合の積分出力は、Ｖｃｏｍに対して上下非対称に最大振幅Ｖｘで変動し、１周期はｔα＋ｔβに変化するが、ｔα＋ｔβ＝周期Ｔとなり、図７（ａ）の場合と同様に、パルス電圧Ｅｃの周期Ｔにおける積分出力の変動量の平均値はゼロとなる。
【０００６】
図８は、図７（ａ）に示した、被測定電圧Ｅｘを入力しない場合の積分出力波形を示す図である。図８（ａ）は、積分出力波形の周期をｔ１（ｔ１＝Ｔ）、最大振幅をＶａとしたものであり、図８（ｂ）は、積分出力波形の周期をｔ２（ｔ２＜ｔ１）、最大振幅をＶｂ（Ｖｂ＜Ｖａ）としたものであり、図８（ｃ）は、積分出力波形の周期をｔ３（ｔ３＞ｔ１）、最大振幅をＶｃ（Ｖｃ＞Ｖａ）としたものである。
【０００７】
ＡＤ変換回路８では、１周期の時間幅を長くすることに伴い、１周期あたりのサンプリングを数多く取ることによって、分解能を向上させることが可能である。また、コンパレータ５により、積分器４の出力に対してリファレンス電圧が負帰還として入力されるため、コンパレータ５のオフセットやヒステリシスなどの影響を小さくすることができ、高分解能の測定が可能となる。
【特許文献１】特公昭４４−８１３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図７（ｂ）に示したように、被測定電圧Ｅｘを入力した場合には、積分出力波形がＶｃｏｍを中心に＋Ｖｄｄ側及びＧＮＤ 側で対称にならず、例えば、丸囲み部Ｘに示すように、入力される被測定電圧Ｅｘの値によっては積分出力の振幅が大きくなってしまい、電源電圧の範囲（この従来例においては、＋ＶｄｄからＧＮＤまでの範囲）を超えた分の出力がサチレーションを起こしてしまう場合がある。
【０００９】
また、このようなサチレーションを回避するため、積分出力波形の最大振幅Ｖａを、図８（ｂ）に示したＶｂとして小さくするように、積分出力の大きさ自体を小さくする方法が考えられる。しかしながら、この場合には、１周期の時間幅がｔ２（ｔ２＜ｔ１）になってしまうため、分解能が低下してしまう。
【００１０】
また、図８（ｃ）に示したように、１周期の時間幅をｔ３（ｔ３＞ｔ１）として分解能の向上を目指した場合にも、１周期の時間幅の増加に伴って積分出力の振幅も大きくなってしまうので、電源電圧の範囲を超えた分の出力がサチレーションを起こしてしまう。
【００１１】
このように従来の帰還型ＰＷＭ方式のＡＤ変換回路８においては、積分出力を電源電圧の範囲内でしか正確に捉えることができないため、最大振幅が電源電圧を超えないように積分出力波形の周期を設定しなければならなかった。このため、分解能が電源及び積分器によって制限を受ける。これを改善する最も単純な手法は、積分器をより性能の良い積分器に変えること、あるいは電源をより大きな出力を得られる電源に変えることであるが、これらの改善手法はいずれもコストアップを招く。
【００１２】
本発明は、上述の問題点を解決し、電源や積分器などの回路構成部品による分解能の制限を改善することが可能な帰還型ＰＷＭ方式のＡＤ変換回路を提供する。
【課題を解決するための手段】
【００１３】
この課題を解決するために、本発明に係るＡＤ変換回路は、信号レベルが所定範囲内にあるアナログ形式の入力信号をデジタル形式の出力信号に変換するものであって、キャリア信号を発生するキャリア信号発生回路と、前記入力信号と前記キャリア信号とを含む複数の信号を加算し、加算結果を積分して積分信号を出力する積分回路と、前記積分信号を基準電位と比較して２値信号を生成するコンパレータと、前記２値信号のデューティ比に基づいて前記出力信号を生成する出力信号生成回路と、前記キャリア信号の一周期における前記２値信号の反転回数を検知し、検知した反転回数に基づいて、前記入力信号が前記所定範囲内にあるか否かを判定して判定信号を出力する判定回路とを備える。
【００１４】
この発明によれば、判定回路は、２値信号の反転回数に基づいて、入力信号のレベルがＡＤ変換が可能な所定範囲内にあるか否かを判定することができるので、ＡＤ変換回路の前段に入力信号のレベルを制限する回路を設ける必要がなくなる。入力信号のレベルを制限する場合には、温度特性や特性のばらつきを考慮してマージンを見込む必要があるので、本来、測定可能な範囲より狭い範囲で測定することができない。これに対して、本発明は、ＡＤ変換の結果である２値信号に基づいて入力信号のレベルが正常か異常かを判定するので、計測可能な範囲を拡大することができる。さらに、制限回路を設ける必要がないので、回路規模を縮小して、構成を簡素化できる。
【００１５】
ＡＤ変換回路の具体的な態様としては、前記基準電位を基準として所定電圧だけ電位が低い第１電圧と、前記基準電位を基準として前記所定電圧だけ電位が高い第２電圧とを、前記２値信号の論理レベルに基づいて選択して、前記積分回路の入力に供給する選択回路とを備えることが好ましい。この場合、積分は４重積分が実行されることになる。
【００１６】
また、前記判定回路は、前記キャリア信号の一周期の時間に、前記２値信号の反転回数が１回の場合に正常であることを示す判定信号を生成し、前記２値信号の反転回数が１回ではない場合に異常であることを示す判定信号を生成することが好ましい。
【００１７】
さらに、前記判定回路は、前記キャリア信号の一周期の時間に、前記２値信号をサンプリングしてサンプリング信号を生成する処理と、前記サンプリング信号に基づいて、前記２値信号の反転回数が１回の場合に正常であることを示す判定信号を生成する処理と、前記サンプリング信号に基づいて、反転回数が１回でない場合に前記サンプリング信号がハイレベルと示す回数とローレベルを示す回数との多数決を演算し、演算結果に基づいて前記入力信号のレベルが前記所定範囲の下限を下回るか、あるいは、前記所定範囲の上限を上回ることを示す判定信号を生成する処理とを実行することが好ましい。この場合には、入力信号が下限を下回るか、上限を上回るかを知ることができるので、その後の処理に役立てることができる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の一実施形態に係るＡＤ変換回路１００のブロック図である。ＡＤ変換回路１００は、入力信号Ｖｘを４重積分回路１０で積分して、入力信号Ｖｘのレベルに応じたデューティ比を有し２値化された積分出力信号ＳＡを生成する。積分出力信号ＳＡはカウンタ２０のイネーブル端子に供給される。カウンタ２０は、積分出力信号ＳＡがアクティブ（この例では、ハイレベル）の期間、クロック信号発生回路３０で生成したクロック信号ＣＫを計数して出力信号Ｄを出力する。
【００１９】
また、分周回路４０は、クロック信号ＣＫを１／ｎ分周し（ｎは偶数）、デューティ比が５０％のキャリア信号ＳＣを生成する。キャリア信号ＳＣは４重積分回路１０及び判定回路５０に供給される。判定回路５０は、積分出力信号ＳＡを監視して、キャリア信号ＳＣの１周期ごとに、正常にＡＤ変換が実行されているか否かを示す判定信号ＨＣを生成する。この動作については、後述する。
【００２０】
図２に、４重積分回路１０の詳細な構成を示す。抵抗１１１〜１１４、コンデンサ１１５及び１２１、並びにオペアンプ１２０によって積分器が構成される。この積分器は、抵抗１１１を介して供給される入力信号Ｖｘ、コンデンサ１１５及び抵抗１１４を介して供給されるキャリア信号ＳＣ、抵抗１１２を介して供給される第１電圧−Ｖｓ、並びに抵抗１１３を介して供給される第２電圧＋Ｖｓを加算して積分し、積分信号１２０ａを出力する。ここで、スイッチＳＷ１とスイッチＳＷ２とは、一方がオン状態のとき他方がオフ状態なる。このため、第１電圧−Ｖｓと第２電圧＋Ｖｓとは、選択的に積分器に供給される。
【００２１】
コンパレータ１３０は、積分信号１２０ａを基準電圧と比較して２値信号１３０ａを生成する。この例では、基準電圧は接地電位（ＧＮＤ）である。２値信号１３０ａはインバータ１４０によって反転され、積分出力信号ＳＡとして図１に示すカウント２０及び判定回路５０に供給される。
【００２２】
図３に４重積分回路１０の各部の波形を示す。キャリア信号ＳＣはデューティ比５０％の信号であり、その直流成分はコンデンサ１１５によって除去される。積分信号１２０ａは積分器の入力電圧の合計に対応したスロープを有する区間Ｔ１〜Ｔ４からなる。そして、キャリア信号ＳＣの１周期Ｔが経過すると、積分信号１２０ａのレベルは元のレベルに戻る。これは、積分器の入力電圧の１周期の平均がゼロとなるように、スイッチＳＷ１及びＳＷ２のオン・オフが制御されているからである。
【００２３】
区間Ｔ１及びＴ４では、積分信号１２０ａがＧＮＤを上回るので、２値信号１３０ａはローレベルとなり、スイッチＳＷ２を介して第２電圧＋Ｖｓが積分器に供給される。一方、区間Ｔ２及びＴ３では、積分信号１２０ａがＧＮＤを下回るので、２値信号１３０ａはハイレベルとなり、スイッチＳＷ１を介して第１電圧−Ｖｓが積分器に供給される。したがって、キャリア信号ＳＣの１周期Ｔにおける各入力電圧の積分時間は、以下のようになる。まず、入力信号Ｖｘについては全周期Ｔ、第１電圧−Ｖｓは区間Ｔ２+Ｔ３、第２電圧＋Ｖｓは区間Ｔ１＋Ｔ４、＋Ｖｃ（キャリア信号のハイレベル）はＴ／２、−Ｖｃ（キャリア信号のローレベル）はＴ／２、となる。Ｔ１＋Ｔ４＝Ｔｘとすれば、以下に示す式（１）が導ける。
ＶｘＴ−Ｖｓ（Ｔ２＋Ｔ３）＋Ｖｓ（Ｔ１＋Ｔ４）＋ＶｃＴ／２−ＶｃＴ／２＝０
ＶｘＴ−Ｖｓ（Ｔ−Ｔｘ）＋ＶｓＴｘ＝０
Ｖｘ＝｛１−２Ｔｘ／Ｔ｝Ｖｓ……（１）
【００２４】
ここで、キャリア信号ＳＣの周期Ｔ及び第２電圧＋Ｖｓは既知であるので、Ｔｘの時間を計測できれば、入力信号Ｖｘのレベルを検知できる。ここで、期間Ｔｘにおいて、カウンタ２０でｍ個のクロック信号ＣＫを計数したとする。分周回路４０はクロック信号ＣＫを１／ｎ分周するため、キャリア信号ＳＣの１周期当たりｎ個のクロック信号ＣＫが発生する。したがって、式（１）は以下に示す式（２）に変形できる。
Ｖｘ＝｛１−２ｍ／ｎ｝Ｖｓ……（２）
ここで、ｎは既知であり、出力信号Ｄの「ｍ」を示しているので、ＡＤ変換回路１００の後段に設けられたデジタル処理回路で式（２）を演算すれば、入力信号Ｖｘの値を得ることができる。
【００２５】
ところで、４重積分回路１０では、コンパレータ１３０において積分信号１２０ａを基準電圧（ＧＮＤ）と比較している。このため、区間Ｔ１〜Ｔ４において、積分信号１２０ａの電圧が基準電圧（ＧＮＤ）の近辺で推移すると、ノイズによって２値信号１３０ａがチャタリングを起こすといった問題がある。
【００２６】
ここで、ＡＤ変換が可能な入力信号Ｖｘの最大レベルをＶｍａｘ、最小レベルをＶｍｉｎとすると、入力信号Ｖｘを可変した場合の積分信号１２０ａ及び２値信号１３０ａは、図４に示すように変化する。
まず、Ｖｘ＞Ｖｍａｘの場合は、積分信号１２０ａのレベルが常に基準電圧（ＧＮＤ）を下回る。このため、常に２値信号１３０ａはＨレベルとなる。
次に、Ｖｘ＝Ｖｍａｘの場合は、キャリア信号ＳＣの立ち上がりエッジの近傍と立ち下がりエッジの近傍で、積分信号Ｖｘのレベルが基準電圧（ＧＮＤ）に近づく。この結果、ノイズの影響を受けて２値信号１３０ａにチャタリングが発生する。
次に、Ｖｘ＝ＧＮＤの場合、２値信号１３０ａのデューディ比は５０％となる。
次に、Ｖｘ＝Ｖｍｉｎの場合は、キャリア信号ＳＣの立ち上がりエッジの近傍と立ち下がりエッジの近傍で、積分信号Ｖｘのレベルが基準電圧（ＧＮＤ）に近づく。この結果、ノイズの影響を受けて２値信号１３０ａにチャタリングが発生する。
次に、Ｖｘ＜Ｖｍｉｎの場合は、積分信号１２０ａのレベルが常に基準電圧（ＧＮＤ）を上回る。このため、常に２値信号１３０ａはＬレベルとなる。
【００２７】
図１に示す、判定回路５０は、積分出力信号ＳＡに基づいて、ＡＤ変換が正常に実行されたか否かを判定する。すなわち、判定回路５０は、積分出力信号ＳＡを常時監視しており、キャリア信号ＳＣの１周期Ｔの時間に、積分出力信号ＳＡの反転回数を検知する。積分出力信号ＳＡは２値信号１３０ａを反転したものであるから、２値信号１３０ａの反転回数を検知するのと等価である。
判定回路５０は、反転回数が０回の場合に、入力信号Ｖｘがダイナミックレンジを超えていると判定する。これは、入力信号Ｖｘが最大レベルＶｍａｘを超えているか、あるいは、入力信号Ｖｘが最小レベルＶｍｉｎを下回っている場合である。
【００２８】
また、判定回路５０は、反転回数が１回の場合に、ＡＤ変換は正常であると判定する。この場合は、入力信号Ｖｘが最大レベルＶｍａｘから最小レベルＶｍｉｎの範囲内にある場合である。
また、判定回路５０は、反転回数が２回以上の場合に、ＡＤ変換は異常であると判定する。これは、入力信号Ｖｘが最大レベルＶｍａｘの近傍であるか、あるいは、入力信号Ｖｘが最小レベルＶｍｉｎの近傍にある場合である。
【００２９】
判定信号ＨＣは、これらの判定結果を示す。例えば、判定信号ＨＣが正常・異常を示す１ビットの信号である場合は、後段のデジタル処理部は以下の処理を実行できる。判定信号ＨＣが正常を示す場合は出力信号Ｄに基づいて、所定の演算を実行し、出力データを生成する。判定信号ＨＣが正常を示す場合は、エラーして取り扱えばよく、例えば、出力データを特定の値とすることができる。
【００３０】
また、判定回路５０は、異常である場合としてオーバーフローとアンダーフローとを区別してもよい。この場合、判定信号ＨＣを２ビットで構成し、正常な場合には「０１」を出力し、オーバーフローで異常の場合は、「１１」を出力し、アンダーフローで異常な場合は「００」を出力してもよい。判定信号ＨＣを「１１」とするのは、１）反転回数が０回且つ積分出力信号ＳＡが常時Ｌレベルの場合、あるいは、２）反転回数が２回以上且つ積分出力信号ＳＡがほとんどＬレベルの場合である。キャリア信号ＳＣの立ち下がりタイミングで積分出力信号ＳＡがＬレベルである場合に積分出力信号ＳＡがほとんどＬレベルと判定してもよい。また、積分出力信号ＳＡのハイレベルとローレベルの中心レベルを基準レベルとしたとき、積分出力信号ＳＡを積分して、積分結果を基準レベルと比較し、基準レベルを下回る場合に判定信号ＨＣを「１１」としてもよい。
【００３１】
判定信号ＨＣを「００」とするのは、１）反転回数が０回且つ積分出力信号ＳＡが常時Ｈレベルの場合、あるいは、２）反転回数が２回以上且つ積分出力信号ＳＡがほとんどＨレベルの場合である。キャリア信号ＳＣの立ち下がりタイミングで積分出力信号ＳＡがＨレベルである場合に積分出力信号ＳＡがほとんどＨレベルと判定してもよい。また、積分出力信号ＳＡを積分して、積分結果を上述した基準レベルと比較し、基準レベルを上回る場合に判定信号ＨＣを「００」としてもよい。
【００３２】
また、判定回路５０は、図５に示すフローチャートに従って判定信号ＨＣを生成してもよい。まず、判定回路５０は、キャリア信号ＳＣの１周期において積分出力信号ＳＡを所定周期でサンプリングする。例えば、１周期のサンプリング回数は９回である（ステップＳ１）。次に、サンプリング信号に基づいて反転回数を取得し（ステップＳ２）、反転回数が「１」であるか否かを判定する（ステップＳ３）。「１」である場合には、入力信号Ｖｘのレベルが所定範囲内であるので、ステップＳ３に進み、判定信号ＨＣを正常を示す「０１」にセットする。
【００３３】
一方、反転回数が一回でない場合には、ステップＳ５に進み、サンプリング信号のＨレベルの回数とＬレベルの回数を比較し、Ｈレベルの回数がＬレベルの回数を上回るか否かを判定する。すなわち、Ｈレベルの回数とＬレベルの回数の多数決を取る。判定条件が肯定される場合は、入力信号Ｖｘがダイナミックレンジの最小レベルＶｍｉｎを下回る場合であり、判定信号ＨＣは「００」にセットされる（ステップＳ６）。一方、判定条件が否定される場合は、入力信号Ｖｘがダイナミックレンジの最大レベルＶｍａｘを下回る場合であり、判定信号ＨＣは「１１」にセットされる（ステップＳ７）。なお、サンプリング信号としてクロック信号ＣＫを用いてもよい。この場合は、サンプリング信号を別途生成する必要がないので、構成を簡易にできる。
【００３４】
以上、説明したように本実施形態によれば、判定回路５０によって、入力信号ＶｘのレベルがＡＤ変換が可能なレベルであるか否かを判定できるので、ＡＤ変換回路１００の前段に入力信号Ｖｘを制限する回路を設ける必要がなくなる。一般に、入力信号Ｖｘのレベルを制限する場合は、マージンを見込んでダイナミックレンジを設定する必要があるが、上述した実施形態によれば、積分出力信号ＳＡに基づいて、入力信号Ｖｘのレベルが正常であるか異常であるかを検出するので、マージンを設ける必要がない。この結果、入力信号Ｖｘの測定範囲を拡大することができる。
さらに、判定信号ＨＣとしてアンダーフローとオバーフローとを区別できるようにすれば、後段のデジタル処理部において、入力信号Ｖｘのレベルがどのように異常であるかを検知できるので、入力信号Ｖｘの過大または過少を表示部に表示させることが可能となる。
【００３５】
なお、上述したＡＤ変換回路１００は、重量計などに用いることができる。また、上述した実施形態では、積分回路の一例として４重積分回路１０を例示したが、積分の次数は任意であり、２重積分回路を用いてもよいことは勿論である。また、判定回路５０は、積分出力信号ＳＡに基づいて判定を実行したが、積分出力信号ＳＡは２値信号１３０ａを反転したものであるから、判定回路５０は、２値信号１３０ａに基づいて上述した判定動作を実行している。
【図面の簡単な説明】
【００３６】
【図１】本発明に係るＡＤ変換回路１００のブロック図である。
【図２】ＡＤ変換回路１００に用いる４重積分回路１０の回路図である。
【図３】ＡＤ変換回路１００の動作を示す波形図である。
【図４】入力信号のレベルを変化させた場合の積分信号と２値信号との関係を示す波形図である。
【図５】判定回路５０の動作の一例を示すフローチャートである。
【図６】従来の帰還型ＰＷＭ方式のＡＤ変換回路８の回路図である。
【図７】（ａ）は、被測定電圧Ｅｘが入力されない場合のＡＤ変換回路８の入力と積分出力との関係を示す図であり、（ｂ）は、Ｅｘを入力した場合のＡＤ変換回路８の入力と積分出力との関係を示す図である。
【図８】（ａ）は、被測定電圧Ｅｘが入力されない場合のＡＤ変換回路８の積分出力波形であり、（ｂ）は、Ｅｘが入力されず、かつ低電圧化するために１周期を短くした場合の積分出力波形であり、（ｃ）は、Ｅｘが入力されず、かつ分解能を向上させるために１周期を長くした場合の積分出力波形である。
【符号の説明】
【００３７】
１０…４重積分回路、２０…カウンタ、３０…クロック信号発生回路、４０…分周回路、５０…判定回路、１００…ＡＤ変換回路、１１１〜１１４…抵抗、１１５，１２１…コンデンサ、ＳＷ１，ＳＷ２…スイッチ、１２０…オペアンプ、１２０ａ…積分信号、１３０……コンパレータ、１３０ａ…２値信号、１４０…インバータ、Ｖｘ…入力信号、ＳＡ…積分出力信号、ＣＫ…クロック信号、Ｄ…出力信号、ＳＣ…キャリア信号、ＨＣ…判定信号、−Ｖｓ…第１電圧、＋Ｖｓ…第２電圧。
【図１】
2009038433.tif 000003
【図２】
2009038433.tif 000004
【図３】
2009038433.tif 000005
【図４】
2009038433.tif 000006
【図５】
2009038433.tif 000007
【図６】
2009038433.tif 000008
【図７】
2009038433.tif 000009
【図８】
2009038433.tif 000010