(57)【要約】【課題】  信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。【解決手段】  電源電圧を取り込んで電源電圧よりも低い第１の電圧を発生する第１のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに対応する第１の電圧よりも高い第２の電圧を発生する第２のレギュレート回路と、第１の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第２の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、第２のレギュレート回路は、外部機器の入力レベルに応じて第２の電圧を可変設定することで、上記課題を解決できる。【選択図】  図１
2009038831.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、
電源電圧を取り込んで前記電源電圧よりも低い第１の電圧を発生する第１のレギュレート回路と、
前記電源電圧を取り込んで前記外部機器の入力レベルに対応する前記第１の電圧よりも高い第２の電圧を発生する第２のレギュレート回路と、
前記第１の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、
前記第２の電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、
前記第２のレギュレート回路は、前記外部機器の入力レベルに応じて前記第２の電圧を可変設定することを特徴とする画像信号処理装置。
【請求項２】
請求項１に記載の画像信号処理装置において、
前記第２のレギュレート回路は、段階的に設定される複数の電圧を生成し、前記外部機器の入力レベルに応じて前記複数の電圧の何れかを選択して出力することを特徴とする画像信号処理装置。
【請求項３】
請求項１又は請求項２に記載の画像信号処理装置において、
前記第２のレギュレート回路は、
前記外部機器の入力レベルに応じて設定される設定値を格納するレジスタと、
複数の抵抗器が直列に接続されて構成され、前記第２の電圧を分圧して複数の分圧出力を生成する抵抗器列と、
前記抵抗器列に接続され、前記設定値に応じて前記複数の分圧出力の何れかを選択する選択手段と、
前記電源電圧を取り込む電源供給端子と前記抵抗器列との間に接続され、前記選択手段で選択される分圧出力と所定の基準電圧とが等しくなるように前記電源電圧の前記抵抗器列への供給を制御する電圧調整手段と、を備えたことを特徴とする画像信号処理装置。
【請求項４】
請求項３に記載の画像信号処理装置において、
前記選択手段は、前記抵抗器列を構成する抵抗器のそれぞれに接続され、前記設定値に応答して選択的に導通する複数のトランジスタであることを特徴とする画像信号処理装置。
【請求項５】
請求項１に記載の画像信号処理装置において、
前記電源電圧を取り込んで第３の電圧を発生する第３のレギュレート回路を更に備え、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理が施された後にデジタル信号に変換された画像信号に対して所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記デジタル処理部は、前記第３の電圧で動作することを特徴とする画像信号処理装置。
【請求項６】
請求項５に記載の画像信号処理装置において、
前記第３の電圧が前記第１の電圧より電圧値が低いことを特徴とする画像信号処理装置。
【請求項７】
請求項１に記載の画像信号処理装置において、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理が施された後にデジタル信号に変換された画像信号に対して所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記アナログ処理部は、前記電源電圧を受けて動作し、
前記デジタル処理部は、前記第１の電圧を受けて動作することを特徴とする画像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、固体撮像素子を採用する撮像機器に係り、特に、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置に関する。
【背景技術】
【０００２】
固体撮像素子（ＣＣＤイメージセンサ）を用いたデジタルスチルカメラ等の撮像装置においては、動作電源にバッテリが多く用いられる。このようなバッテリは、出力電圧の幅が限られているため、ＣＣＤイメージセンサの駆動用にレギュレート回路や昇圧回路が設けられる。図６は、従来の撮像装置の構成を示すブロック図である。ここに示す撮像装置は、レギュレート回路２が入力側に設けられ、バッテリから供給される電源電圧を所定の電圧に変換し、その所定電圧で動作するように構成されている。
【０００３】
ＣＣＤイメージセンサ３は、例えば、フレーム転送型であり、撮像部、蓄積部、水平転送部及び出力部より構成される。撮像部は、複数の受光画素が行列配置され、入射される被写体画像に応答して発生する情報電荷を各受光画素に蓄積する。蓄積部は、撮像部から取り込んだ１画面分の情報電荷を一時的に保持する。水平転送部は、蓄積部から出力された情報電荷を逐次取り込み、水平方向に転送して順次１画素単位で出力する。出力部は、水平転送部から出力された情報電荷を、１画素単位で電荷量に対応する電圧値に変換し、画像信号Ｙ(t)として出力する。
【０００４】
駆動装置４は、昇圧回路４及び垂直ドライバ６よりなり、これらの回路が同一の半導体基板上に形成されて構成される。
【０００５】
昇圧回路５は、レギュレート回路２から供給される調整電圧ＶK（例えば、２.９Ｖ）を所定の電圧に昇圧して、ＣＣＤイメージセンサ３に供給すると共に、垂直ドライバ６に供給する。この昇圧回路５は、正電圧発生用チャージポンプと負電圧発生用チャージポンプとを含み、正電圧発生用チャージポンプで調整電圧ＶKを正電圧側の所定電圧ＶOH（例えば、５Ｖ）に昇圧し、負電圧発生用チャージポンプで負電圧側の所定電圧ＶOL（例えば、−５Ｖ）に昇圧する。
【０００６】
垂直ドライバ６は、負電圧発生用チャージポンプで生成された負電圧側の所定電圧ＶOLを受けて動作し、フレーム転送クロックφｆ及び垂直転送クロックφｖを生成してＣＣＤイメージセンサ３の撮像部及び蓄積部に供給する。ここで、フレーム転送クロックφｆ及び垂直転送クロックφｖは、タイミング制御回路１３から供給されるフレームシフトタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで生成される。これにより、撮像部に蓄積される情報電荷がフレームシフトタイミング信号ＦＴに従うタイミングで蓄積部にフレーム転送され、蓄積部に保持される情報電荷が垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで水平転送部にライン転送される。
【０００７】
信号処理装置７は、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４よりなり、これらの回路が同一の半導体基板上に形成されて構成される。
【０００８】
水平ドライバ８は、レギュレート回路２から供給される調整電圧ＶKを受けて動作し、水平転送クロックφｈを生成してＣＣＤイメージセンサ３の水平転送部に供給する。ここで、水平転送クロックφｈは、タイミング制御回路１３から供給される垂直同期信号及び水平同期信号に従うタイミングで生成される。これにより、水平転送部に取り込まれた情
報電荷が、水平同期信号ＨＴに従うタイミングで順次１画素単位で水平転送されて、画像信号Ｙ(t)として出力される
信号処理回路９は、アナログ処理部１０、Ａ／Ｄ変換器１１、デジタル処理部１２から構成され、レギュレート回路２から供給される調整電圧ＶKで動作する。アナログ処理部１０は、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)、ＡＧＣ（Automatic Gain Control：自動利得制御）等のアナログ信号処理を施す。ＣＤＳでは、リセットレベルと信号レベルとを繰り返す画像信号Ｙ(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。ＡＧＣでは、ＣＤＳで取り出された画像信号を１画面、或いは、１垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。Ａ／Ｄ変換器１１は、アナログ処理部１０から出力される画像信号をＣＣＤイメージセンサ３の出力タイミングに同期して規格化し、デジタル信号の画像データＹ(n)を出力する。
【０００９】
デジタル処理部１２は、画像データＹ(n)に対して、色分離、マトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像データＹ'(n)を生成する。例えば、色分離処理においては、ＣＣＤイメージセンサ３の撮像部に装着されるカラーフィルタの色配列に従って画像データＹ(n)を振り分け、複数の色成分信号を生成する。また、マトリクス演算処理においては、振り分けた各色成分を合成して輝度信号を生成すると共に、各色成分から輝度成分を差し引いて色差信号を生成する。
【００１０】
タイミング制御回路１３は、一定周期の基準クロックＣＫをカウントする複数のカウンタから構成され、ＣＣＤイメージセンサ３の垂直走査及び水平走査のタイミングを決定する。タイミング制御回路１３は、クロック供給端子（図示せず）を介して供給される基準クロックＣＫを分周して、フレームタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、垂直ドライバ６及び水平ドライバ８に供給する。また、タイミング制御回路１３は、アナログ処理部１０、Ａ／Ｄ変換器１１及びデジタル処理部１２に対してタイミング信号を供給し、各回路の動作をＣＣＤイメージセンサ３の動作タイミングに同期させる。
【００１１】
出力回路１４は、調整電圧ＶKを受けて動作し、信号処理回路９から出力される画像データＹ’(n)を取り込んで、ＣＰＵ（Central Processing Unit）１６、メモリ１７、ディスプレイドライバ１８等の外部機器にシステムバス１５を介して出力する。ＣＰＵ１６は、外部から命令される指示に応答して、撮像装置、メモリ１７、ディスプレイドライバ１８の動作を統括的に制御する。メモリ１７は、例えば、フラッシュメモリ、メモリカード等の脱着可能なリムーバブルメモリ、或いは、ハードディスク等の固定メモリであり、撮像装置から出力される画像データＹ'(n)を記憶する。ディスプレイドライバ１８は、撮像装置から出力される画像データＹ'(n)を受けて表示パネル１９を駆動し、再生画像を表示する。
【００１２】
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、レギュレート回路２に取り込まれ、電源電圧ＶDDよりも低い調整電圧ＶK（例えば、２.９Ｖ）に調整されて出力される。次いで、この調整電圧ＶKは、駆動装置４及び信号処理装置７内の各回路に供給される。
【００１３】
駆動装置４側に供給された調整電圧ＶKは、正電圧発生用チャージポンプで正電圧側の所定電圧（例えば、５Ｖ）に昇圧されて電子シャッタ用の排出電圧としてＣＣＤイメージセンサ３に供給される。また、駆動回路５に取り込まれた調整電圧ＶKは、負電圧発生用チャージポンプで負電圧側の所定の電圧（例えば、−５Ｖ）に昇圧されて垂直ドライバ６に供給される。そして、垂直ドライバ６を動作させ、ＣＣＤイメージセンサ３のフレーム
転送及びライン転送に必要なクロックパルスφｆ、φｖが生成され、撮像部及び蓄積部に供給される。
【００１４】
一方、信号処理装置７側に供給された調整電圧ＶKは、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４の各回路に取り込まれ、各回路を動作させる。タイミング制御回路１３で、各種のタイミング信号が生成されて各回路に供給され、水平ドライバ８でＣＣＤイメージセンサ３の水平転送に必要なクロックパルスφｈが生成される。また、信号処理回路９でＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定のアナログ信号処理及びデジタル信号処理が施され、画像信号Ｙ'(n)が出力回路１４からシステムバス１５を介して出力される。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述した撮像機器に搭載される信号処理装置においては、バッテリからの電源電圧をレギュレート回路で所定の調整電圧に調整した後、信号処理装置を構成するすべての回路に共通に供給するように構成している。従って、信号処理装置内の回路に供給される電源電圧は単一となり、レギュレート回路では、通常、信号処理回路よりも動作電圧の高い出力回路に合わせて調整電圧の電圧値を設定している。従って、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、余分な電力が消費されている。これにより、撮像機器全体としての消費電力を増大させているという問題があった。
【００１６】
また、レギュレート回路は、一定の調整電圧を出力するように構成されており、信号処理回路及び出力回路への供給電圧は固定値である。しかしながら、レギュレート回路からの調整電圧を電源電圧として取り入れる各回路で、必要とする電源電圧が常に一定とは限らない。特に、出力回路においては、その動作電圧がシステムバスの電圧レベルに対応している必要があり、システムバスに接続される外部機器が変更されれば、それに応じて、必要な電源電圧が変化する。このため、外部機器の変更に対応するには、変更後の外部機器の入力レベルに対応したレギュレート回路に交換しなればならず、出力電圧の相違する複数のレギュレート回路を準備する必要があった。
【００１７】
そこで、本願発明は、上述の問題に鑑み、信号処理回路及び出力回路のそれぞれに独立して電源電圧を供給し、消費電力を低減すると共に、外部機器の変更に対応することのできる画像信号処理装置の提供を目的とする。
【課題を解決するための手段】
【００１８】
本願発明は、上述の課題に鑑み、なされたもので、その特徴とするところは、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、電源電圧を取り込んで電源電圧よりも低い第１の電圧を発生する第１のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに対応する第１の電圧よりも高い第２の電圧を発生する第２のレギュレート回路と、第１の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第２の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、第２のレギュレート回路は、外部機器の入力レベルに応じて第２の電圧を可変設定することにある。
【発明の効果】
【００１９】
本願発明によれば、信号処理回路及び出力回路のそれぞれにレギュレート回路を設けることで、信号処理回路及び出力回路の各回路に対して、独立して電源電圧を供給することができる。これにより、不要な電力消費を抑制することができ、消費電力の低減を図るこ
とができる。更には、出力回路に対応するレギュレート回路の出力電圧を変更可能とすることで、外部機器の変更に合わせて出力回路への供給電圧を変更することができる。
【発明を実施するための最良の形態】
【００２０】
図１は、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。尚、この図において、図５と同一の構成については同じ符号が付してあり、その説明を省略する。本願発明の特徴とするところは、信号処理装置２１を構成する各回路に対して、各別にレギュレート回路を設け、各回路の最適な動作電圧に応じた調整電圧を供給することにある。更に、出力回路に対応するレギュレート回路の出力電圧を変更可能に設定し、外部機器の入力レベルの変更に対応して出力回路に供給する電源電圧を変化させることにある。
【００２１】
信号処理装置２１は、水平ドライバ８、信号処理回路９及び出力回路１４から構成され、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定の信号処理を施し、信号処理の施された画像信号をＣＰＵ１６、メモリ１７、ディスプレイドライバ１８等の外部機器に出力する。更に、信号処理装置２１は、第１及び第２のレギュレート回路２２、２３を有し、水平ドライバ８及び信号処理回路９の前段に第１のレギュレート回路２２を設け、出力回路１１の前段に第２のレギュレート回路２３を設ける。
【００２２】
第１及び第２のレギュレート回路２２、２３は、電源供給端子を介してバッテリ（図示せず）から供給される電源電圧ＶDDを取り込んで所定の調整電圧を生成する。これら第１及び第２のレギュレート回路２２、２３は、次段の回路に合わせて出力電圧が設定されている。具体的には、第１のレギュレート回路２２は、その出力電圧が次続の水平ドライバ８及び信号処理回路９の最適動作電圧（例えば、２.０〜２.５Ｖ）と略同等となるように設定されており、第１の電圧ＶAを出力する。第２のレギュレート回路２３は、その出力電圧が出力回路１４の最適動作電圧、即ち、外部機器の入力レベルに対応するように設定されており、出力回路１４に適した第２の電圧ＶBを出力する。この第２のレギュレート回路２３は、出力電圧が固定値でなく、複数の調整電圧が段階的に設定され、外部機器の入力レベルに応じて、複数の調整電圧の何れかを選択して出力するように構成されている。ここで、複数の調整電圧のそれぞれは、システムバス１５に接続され得る外部機器の入力レベルに合わせて予め設定されている。また、第２のレギュレート回路２３には、レジスタ２３ａが内蔵されており、出力電圧を決定する設定値Ｓが格納されている。
【００２３】
第２のレギュレート回路２３は、外部機器が変更されて、出力電圧を変更する場合、次のように動作する。先ず、外部機器が変更されると、ＣＰＵ１６から変更後の外部機器の動作電圧、或いは、動作タイミング等の動作条件を示す信号（図示せず）が信号処理装置２１に対して供給される。そして、各回路の動作条件の初期設定が行われる。このとき、第２のレギュレート回路２３では、外部機器の動作条件を示す信号に応答して、レジスタ２３ａから設定値Ｓが出力される。そして、変更後の外部機器の入力レベルと第２の電圧ＶBとを対応付けるように、出力電圧の電圧値が決定される。
【００２４】
このような構成によれば、外部機器の入力レベルの変更に応じて、出力回路１４への供給電圧を変更することができ、外部機器の変更に柔軟に対応することができる。特に、信号処理装置にレギュレート回路を内蔵して１チップ構成とする場合、外部機器が変更されても、信号処理装置自体を変更する必要がなくなり、コスト面において好適である。
【００２５】
続いて、信号処理装置２１の動作を説明する。ここでは、外部機器の変更が行われず、既に第２の電圧ＶBが決定されているものとする。先ず、電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、電源電圧ＶDDが第１及び第２のレギュレート回路２２、２３に取り込まれる。第１のレギュレート回路２２に供給された電源電圧ＶDDは、水平ドライバ８及び
信号処理回路９の最適動作電圧と略同等の第１の電圧ＶA（例えば、２.０〜２.５Ｖ）に変換される。そして、第１の電圧ＶAは、水平ドライバ８及び信号処理回路９に供給され、水平ドライバ８及び信号処理回路９が第１の電圧ＶAで動作する。
【００２６】
第２のレギュレート回路２３に供給された電源電圧ＶDDは、外部機器の入力レベルに応じた第２の電圧ＶB（例えば、２.９Ｖ）に変換される。そして、第２の電圧ＶBは、出力回路１４に供給され、出力回路１４が第２の電圧ＶBで動作する。
【００２７】
このように、信号処理装置２１内に複数のレギュレート回路を設け、信号処理回路９及び出力回路１４の各回路に対してそれぞれ配置することで、信号処理回路９及び出力回路１４の各回路に独立して電源電圧を供給することができる。これにより、信号処理回路９及び出力回路１４の各回路に対して互いに異なる電源電圧を供給することができ、不要な電力消費が抑制されて消費電力の低減を図ることができる。更に、第１及び第２のレギュレート回路のそれぞれの出力電圧の設定を、信号処理回路９及び出力回路１４の各回路の最適な動作電圧に対応付けることにより、各回路に対して最適な電源電圧を供給することができる。これにより、動作特性の向上を図ることができる。
【００２８】
図２は、第１のレギュレート回路２２の一例を示す回路構成図である。第１のレギュレート回路２２は、Ｐチャンネル型トランジスタ３２、抵抗器列３３、コンパレータ３４及び基準電圧発生部３５で構成される。Ｐチャンネル型トランジスタ３２は、電源供給端子３７とレギュレート回路の出力端子３８との間に接続され、ゲートがコンパレータ３４の出力端子に接続される。抵抗器列３３は、Ｐチャンネル型トランジスタ３２のドレインと接地線３９との間に抵抗器３３ａ及び抵抗器３３ｂが直列に接続されて構成され、抵抗器３３ａと抵抗器３３ｂとの中間点がコンパレータ３４の非反転入力端子に接続される。基準電圧発生部３５は、コンパレータ３４の反転入力端子に接続される。
【００２９】
第１のレギュレート回路２２は、次のように動作する。ここで、抵抗器３３ａ及び抵抗器３３ｂの抵抗値をそれぞれＲ1、Ｒ2とする。先ず、電源供給端子３７を介して電源電圧ＶDDが供給されると、Ｐチャンネル型トランジスタ３２がオンし、電源電圧ＶDDが抵抗器列３３に供給される。次いで、抵抗器列３３によって電源電圧ＶDDが分圧されて、抵抗器列３３の中間点の電位ＶXがＶX＝（Ｒ2／（Ｒ1＋Ｒ2））・ＶDDとなり、コンパレータ３４の非反転入力端子に供給される。
【００３０】
次いで、コンパレータ３４が分圧電圧ＶXと反転入力端子に供給される基準電圧ＶRとの電位差に応じて動作し、分圧電圧ＶXと基準電圧ＶRが等しくなるようにＰチャンネル型トランジスタ３２のオン抵抗を制御する。具体的には、基準電圧ＶRよりも分圧電圧ＶXの方が高い場合にＰチャンネル型トランジスタ３２をオンする方向に動作し、基準電圧ＶRよりも分圧電圧ＶXの方が低い場合にＰチャンネル型トランジスタ３２をオフする方向に動作する。そして、抵抗器列３３を構成する各抵抗器３３ａ、３３ｂの抵抗値Ｒ1、Ｒ2の比と、基準電圧発生部３５から出力される基準電圧ＶRとによって、一定の電圧ＶOUT=（（Ｒ1＋Ｒ2）／Ｒ2）・ＶRがレギュレート回路の出力端子３８側に生成され、調整電圧として次段の回路に供給される。
【００３１】
このようにレギュレート回路から出力される調整電圧は、抵抗器列３３の分圧比及び基準電圧ＶRによって決定される。従って、第１のレギュレート回路２２では、次段の回路の最適動作電圧に応じて、抵抗器列３３の分圧比及び基準電圧ＶRが設定される。
【００３２】
図３は、第２のレギュレート回路２３の一例を示す回路構成図である。尚、この図において、図２に示すものと同一の構成については、同じ符号が付してある。第２のレギュレート回路２３は、Ｐチャンネル型トランジスタ３２、コンパレータ３４及び基準電圧発生
部３５を含む電圧調整手段、抵抗器列４１、第１乃至第４のＮチャンネル型トランジスタ４２ａ〜４２ｄ、デコーダ４３及びレジスタ２３ａで構成される。
【００３３】
電圧調整手段は、電源供給端子３７と抵抗器列４１との間に接続され、抵抗器列４１で分圧される分圧出力ＶPと基準電圧発生部３５から出力される基準電圧ＶRとが等しくなるように、Ｐチャンネル型トランジスタ３２のオン抵抗を制御する。抵抗器列４１は、複数の抵抗器４１ａ〜４１ｅが直列に接続されて構成される。第１乃至第４のＮチャンネル型トランジスタ４２ａ〜４２ｄは、抵抗器列４１を構成する各抵抗器４１ａ〜４１ｅ間の接続点Ｐ1〜Ｐ5と電圧調整手段とを短絡するように接続される。レジスタ２３ａは、予め設定される設定値Ｓを格納し、デコーダ４３を介して制御信号Ｓ１〜Ｓ４を第１乃至第４のＮチャンネル型トランジスタ４２ａ〜４２ｄのゲートに供給する。ここで、制御信号Ｓ１〜Ｓ４は、外部機器の入力レベルに対して、例えば、２ビットのデジタル値（０、０）、（０、１）、（１、０）及び（１、１）が対応付けられる設定値Ｓに対し、例えば、４ビットのデジタル値（１、０、０、０）、（０、１、０、０）、（０、０、１、０）及び（０、０、０、１）が対応付けられる。そして、この制御信号Ｓ1〜Ｓ3の「１」に、例えば、Ｈレベルが対応付けられ、「０」に対して、Ｌレベルが対応付けられる。
【００３４】
このように構成される第２のレギュレート回路２３は、外部機器が変更されたとき、次のように動作する。先ず、外部機器が変更されると、ＣＰＵ１６から変更後の外部機器の動作電圧、或いは、動作タイミング等の動作条件を示す信号（図示せず）が信号処理装置に対して供給されて、各回路の動作条件の初期設定が行われる。このとき、外部機器の動作条件を示す信号に応答して、調整電圧を決定するようにレジスタ２３ａからデコーダ４３を介して設定値Ｓが出力される。そして、デコードされた制御信号Ｓ１〜Ｓ４が第１乃至第４のトランジスタ４２ａ〜４２ｄのゲートに供給される。
【００３５】
次いで、第１乃至第４のトランジスタ４２ａ〜４２ｄが制御信号Ｓ１〜Ｓ４に応じて選択的に導通する。これに応じて、接続点Ｐ１〜Ｐ４の何れかとコンパレータ３４の非反転入力端子とが接続される。これにより、複数の分圧出力ＶP1〜ＶP4から１つ出力が選択され、分圧出力ＶPとして供給される。そして、コンパレータ３４で、選択された分圧出力ＶPと基準電圧発生部３５から出力される基準電圧ＶRとが等しくなるように、Ｐチャンネル型トランジスタ３２のオン抵抗が制御され、外部機器の入力レベルの変更に従う第２の電圧ＶBが生成される。
【００３６】
このように第２のレギュレート回路２３は、複数の接続点Ｐ１〜Ｐ４での互いに異なる分圧出力ＶP1〜ＶP4のうちの１つを選択することで、第２の電圧ＶBを可変制御することができる。従って、抵抗器列４１を構成する複数の抵抗器４１ａ〜４１ｅの各抵抗値を、信号処理装置２１と接続され得る複数の外部機器の入力レベルに合わせて設定することで、外部機器の変更に対応することができる。
【００３７】
尚、本願発明においては、第１及び第２のレギュレート回路２２、２３を信号処理装置２１に内蔵し、同一の半導体基板上に形成して１チップ構成としている。これにより、第１及び第２のレギュレート回路２２、２３を、信号処理装置２１を構成する他の回路と共に一括的に製造することができ、コストの低減や製造歩留まりの向上を図ることができる。
【００３８】
図３は、本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。この図において、図１と同一の構成については、同じ符号が付してあり、その説明を省略する。
【００３９】
信号処理装置２１’は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、
出力回路１４及び第１乃至第３のレギュレート回路２２、２３、５１で構成される。この信号処理装置２１’は、アナログ処理部１０及びＡ／Ｄ変換器１１の前段に第１のレギュレート回路２２を設け、出力回路１４の前段に第２のレギュレート回路２３を設け、更に、デジタル処理部１２及びタイミング制御回路１３の前段に第３のレギュレート回路５１を設ける。
【００４０】
第１のレギュレート回路２２は、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２.５Ｖ）と略同等の電圧を出力するように設定されており、バッテリ（図示せず）からの電源電圧ＶDDを取り込んで、第１の電圧ＶAを生成する。第２のレギュレート回路２３は、出力回路１４の最適動作電圧（例えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応する電圧を出力するように設定されており、バッテリからの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電圧値の高い第２の電圧ＶBを生成する。また、第２のレギュレート回路２３は、外部機器の入力レベルの変更に応じて、出力電圧が変更可能に設定されている。第３のレギュレート回路５１は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２.０Ｖ）と略同等の電圧を出力するように設定されており、バッテリからの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生成する。
【００４１】
このように、アナログ処理部１０及びデジタル処理部１２の各部に対してレギュレート回路を配置することで、アナログ処理部１０及びデジタル処理部１２の各部に適した電源電圧を供給することができる。これにより、各部の信号処理動作における特性の向上を図ることができる。更に、第３のレギュレート回路４１で、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生成し、独立してデジタル処理部１２に供給することで、消費電力の低減を図ることができる。
【００４２】
図５は、本願発明の第３の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。尚、この図において、図１乃至図４と同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００４３】
この第３の実施形態において、図１乃至図４に示す第１の実施形態や第２の実施形態と相違する点は、外部レギュレート回路２を設け、この外部レギュレート回路２からの出力電圧を信号処理装置６１内の水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給する点にある。
【００４４】
外部レギュレート回路２は、図６に示すものと同一の構成を有し、その出力電圧（調整電圧ＶK）を信号処理装置６１に供給する。ただし、この第３の実施形態では、調整電圧ＶKが水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２．５Ｖ）に合わせて設定されている。第３の実施形態においては、この外部レギュレート回路２からの出力電圧が、信号処理装置６１に対する電源電圧となっている。
【００４５】
信号処理装置６１は、先の信号処理装置２１、２１’と同様に、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４を有し、デジタル処理部１２の前段に第１のレギュレート回路２２、出力回路１４の前段に第２のレギュレート回路２３を設けて構成される。
【００４６】
第１のレギュレート回路２２は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２．０Ｖ）と同等の電圧を出力するように設定されており、外部レギュレート回路２からの電源電圧を取り込んで、第１の電圧ＶA’を生成する。第２のレギュレート回路２３は、図１及び図４と同様にレジスタ２３ａを内蔵し、複数の電圧値が段階的に設定される複数の調整電圧が生成可能であり、これら複数の調整電圧の中から
１つを選択して第２の電圧（ＶB）として出力する。この第２のレギュレート回路２３では、レギュレート回路が入力電圧を降圧する形で調整電圧を生成するという特性上、レギュレート回路２の出力電圧（調整電圧ＶK）より低い電圧値の範囲で複数の調整電圧を生成する。
【００４７】
この第３の実施形態においても、第１の実施形態や第２の実施形態と同様に、信号処理装置６１内の各回路に適した電圧を供給することができると共に、外部機器の入力レベルの変更に応じて出力回路１４への供給電圧を変更することができる。これにより、信号処理装置６１の動作特性の向上及び消費電力の低減を図ることができると共に、コストの増大を抑制することができる。
【００４８】
以上、図１乃至図５を参照しつつ、本願発明の実施形態を説明した。以上の実施形態においては、水平ドライバ８に対して、アナログ処理部１０及びＡ／Ｄ変換器１１と同等の電圧を供給する構成としているが、これに限られるものではない。例えば、ＣＣＤイメージセンサ３の仕様によって、水平ドライバ８の最適な動作電圧がアナログ処理部１０及びＡ／Ｄ変換器１１の動作電圧よりもデジタル処理部１２及びタイミング制御回路１３の動作電圧に近くなったような場合には、デジタル処理部１２及びタイミング制御回路１３と同等の電圧を供給する構成としても良い。
【図面の簡単な説明】
【００４９】
【図１】本願発明の第１の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。
【図２】第１のレギュレート回路の一例を示す回路構成図である。
【図３】第２のレギュレート回路の一例を示す回路構成図である。
【図４】本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。
【図５】本願発明の第３の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。
【図６】従来の撮像装置の構成を示すブロック図である。
【符号の説明】
【００５０】
２：レギュレート回路、３：ＣＣＤイメージセンサ、４：駆動装置、５：昇圧回路、６：垂直ドライバ、７、２１、２１’、６１：信号処理装置、８：水平ドライバ、９：信号処理回路、９ａ：アナログ信号処理回路、９ｂ：デジタル信号処理回路、１０：アナログ処理部、１１：Ａ／Ｄ変換器、１２：デジタル処理部、１３：タイミング制御部、１４：出力回路、１５：システムバス、１６：ＣＰＵ、１７：メモリ、１８：ディスプレイドライバ、１９：表示パネル、２２：第１のレギュレート回路、２３：第２のレギュレート回路、５１：第３のレギュレート回路、２３ａ：レジスタ、３２：Ｐチャンネル型トランジスタ、３２、４１：抵抗器列、３４：コンパレータ、３５：基準電圧発生部、４２ａ〜４２ｃ：第１乃至第３のＮチャンネル型トランジスタ、４３：デコーダ
【図１】
2009038831.tif 000003
【図２】
2009038831.tif 000004
【図３】
2009038831.tif 000005
【図４】
2009038831.tif 000006
【図５】
2009038831.tif 000007
【図６】
2009038831.tif 000008