(57)【要約】      （修正有）【課題】小型化が可能で、信頼性の高い外部接続（パッド）構造をもつ半導体装置を提供する。また、低コストで製造作業性が良好な外部接続構造をもつ半導体装置を提供する。【解決手段】所望の素子領域の形成された半導体基板１と、外部接続用端子部３の外部接続領域４の周縁を覆うように塗布形成された保護膜６とを具備した半導体装置であって、前記外部接続領域を囲むように前記保護膜の内縁を画定する画定領域５を具備している。【選択図】図１
2009038137.tif 000002
【特許請求の範囲】
【請求項１】
所望の素子領域の形成された半導体基板と、
外部接続用端子部の外部接続領域の周縁を覆うように塗布形成された保護膜とを具備した半導体装置であって、
前記外部接続領域を囲むように前記保護膜の内縁を画定する画定領域を具備した半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記画定領域は前記半導体基板表面に形成された溝部である半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記溝部が不連続溝である半導体装置。
【請求項４】
請求項２に記載の半導体装置であって、
前記溝部は、前記外部接続領域の外周全体を覆う連続溝である半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記画定領域は、前記外部接続端子部の前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態を構成した領域である半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記画定領域は、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域である半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記画定領域は、粗面加工領域である半導体装置。
【請求項８】
請求項２乃至４のいずれかに記載の半導体装置であって、
前記溝部の底面は、前記外部接続端子部の下地層で構成された半導体装置。
【請求項９】
請求項２乃至４のいずれかに記載の半導体装置であって、
前記溝部の底面は、前記外部接続端子部の一部である半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記外部接続領域の周縁に沿って、前記外部接続端子部の下地層が凹凸を有し、前記外部接続端子部表面にその凹凸が反映された半導体装置。
【請求項１１】
請求項１乃至１０のいずれかに記載の半導体装置であって、
前記外部接続端子部はアルミニウムパッドである半導体装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の半導体装置であって、
前記保護膜はポリイミド樹脂で構成された半導体装置。
【請求項１３】
請求項１乃至１１のいずれかに記載の半導体装置であって、
前記保護膜は無機膜で構成された半導体装置。
【請求項１４】
請求項１乃至１３のいずれかに記載の半導体装置であって、
前記半導体装置はディスクリート素子である半導体装置。
【請求項１５】
請求項１乃至１３のいずれかに記載の半導体装置であって、
前記半導体装置は前記基板表面に複数の半導体素子が集積化された半導体集積回路であり、前記外部接続端子部は前記基板の周縁に沿って形成された複数のボンディングパッドである半導体装置。
【請求項１６】
所望の素子領域の形成された半導体基板の外部接続用端子部の外部接続領域の周縁を覆うように保護膜を塗布形成する工程を含む半導体装置の製造方法であって、
前記外部接続領域を囲むように前記半導体基板表面に形成された画定領域で、前記保護膜形成材料が内方に流れるのを阻止するように、
前記半導体基板表面に、所望の粘度の保護膜形成材料を供給し、硬化させることで、前記外部接続領域を囲む前記保護膜の内縁が、前記半導体基板表面に形成された画定領域となるように選択的に保護膜を形成する工程とを含む半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法であって、
前記保護膜を形成する工程に先立ち、
前記半導体基板表面に前記画定領域としての溝部を形成する工程を含む半導体装置の製造方法。
【請求項１８】
請求項１７に記載の半導体装置の製造方法であって、
前記溝部を形成する工程は前記半導体基板表面に不連続溝を形成する工程を含む半導体装置の製造方法。
【請求項１９】
請求項１７に記載の半導体装置の製造方法であって、
前記溝部を形成する工程は、前記外部接続領域の外周全体を覆うように連続溝を形成する工程を含む半導体装置の製造方法。
【請求項２０】
請求項１６に記載の半導体装置の製造方法であって、
前記保護膜を形成する工程に先立ち、
前記外部接続端子部の前記外部接続領域を囲む領域に、前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態となるように表面処理を施す工程を含む半導体装置の製造方法。
【請求項２１】
請求項２０に記載の半導体装置の製造方法であって、
前記表面処理を施す工程は、前記画定領域が、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗くなるように加工する工程を含む半導体装置の製造方法。
【請求項２２】
請求項２１に記載の半導体装置の製造方法であって、
前記表面処理を施す工程は、粗面化処理工程である半導体装置の製造方法。
【請求項２３】
請求項１７乃至１９のいずれかに記載の半導体装置の製造方法であって、
前記溝部を形成する工程は、前記外部接続端子部の前記外部接続領域を囲む領域を除去し、下地層が露呈するように溝部を形成する工程を含む半導体装置の製造方法。
【請求項２４】
請求項１７乃至１９のいずれかに記載の半導体装置の製造方法であって、
前記溝部を形成する工程は、前記外部接続端子部の所定の深さまで除去するように溝部を形成する工程を含む半導体装置の製造方法。
【請求項２５】
請求項２５に記載の半導体装置の製造方法であって、
前記溝部を形成する工程は、前記外部接続領域の周縁に沿って、前記外部接続端子部の凹凸を有するように下地層を形成する工程と、前記下地層の表面にその凹凸が反映するように前記外部接続端子部を形成する工程とを含む半導体装置の製造方法。
【請求項２６】
請求項１６乃至２６のいずれかに記載の半導体装置の製造方法であって、
前記外部接続端子部を形成する工程は、アルミニウム層を成膜しパターニングする工程を含む半導体装置の製造方法。
【請求項２７】
請求項１６乃至２６のいずれかに記載の半導体装置の製造方法であって、
前記保護膜を形成する工程は、前記画定領域の形成された前記半導体基板表面にポリイミド樹脂を供給する工程を含む半導体装置の製造方法。
【請求項２８】
請求項１６乃至２６のいずれかに記載の半導体装置の製造方法であって、
前記保護膜を形成する工程は、前記画定領域の形成された前記半導体基板表面に無機物を含む液体を供給する工程を含む半導体装置の製造方法。
【請求項２９】
請求項１６乃至２８のいずれかに記載の半導体装置の製造方法であって、
前記半導体装置はディスクリート素子である半導体装置の製造方法。
【請求項３０】
請求項１６乃至２８のいずれかに記載の半導体装置の製造方法であって、
前記半導体装置は前記基板表面に複数の半導体素子が集積化された半導体集積回路であり、前記外部接続端子部は前記基板の周縁に沿って形成された複数のボンディングパッドである半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法にかかり、特にその保護膜の形成に関するものである。
【背景技術】
【０００２】
近年、携帯電話、携帯情報端末、ＩＣカードを初めとして、電子機器関係の分野においては、小型化、薄型化への需要の増大に伴い、それらの機器に搭載される電子部品の高密度化が進んできている。例えば、トランジスタなどのディスクリート素子においては、表面にゲートパッドおよびソースパッド、裏面にドレインパッドが設けられている。通常、ボンディングワイヤなどと接続される各パッドの外部接続領域を除く領域は、半導体装置への応力からの保護や、耐湿性の向上のために、ポリイミドなどの保護膜で被覆されている。（たとえば特許文献１）
【０００３】
【特許文献１】特開2005-244028号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来この保護膜の形成に際しては、フォトリソグラフィによりパターニングされ、外部接続領域となる領域に開口を形成するという方法がとられている。このようなパターニング工程においては、下地段差の影響で、ずれが生じ易く、ポリイミド膜の端部がボンディングパッドから外れる場合が生じてしまうことがあり、マージンが必要であった。また、このような段差を持つ表面に、フォトリソグラフィを行うのは位置ずれが生じ易く、高精度化には限界があった。また、フォトリソグラフィ工程には、レジスト塗布、プリベーキング、露光、ポストベーキングなど実際には多大な工数を必要とする。さらにまた半導体ウェハをチップ毎に分割するためのダイシングラインや、ボンディングパッド上にもポリイミド膜が塗布され、これをフォトリソグラフィで除去するため、材料コストの低減にも限界があった。
【０００５】
また特許文献１では、位置ずれによる段差の生成を防ぐために、ボンディングパッドを囲む領域にボンディングパッドと同じ高さのダミー配線を設けるという方法をとっているが、工数の増大を招く上、占有面積の増大を招くという問題がある。
【０００６】
本発明は、前記実情に鑑みてなされたもので、小型化が可能で、信頼性の高い外部接続（パッド）構造をもつ半導体装置を提供することを目的とする。
また、低コストで製造作業性が良好な外部接続構造をもつ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
そこで本発明は、所望の素子領域の形成された半導体基板と、外部接続用端子部の外部接続領域の周縁を覆うように塗布形成された保護膜とを具備した半導体装置であって、前記外部接続領域を囲むように前記保護膜の内縁を画定する画定領域を具備している。
この構成により、保護膜の内縁を画定する画定領域を具備しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。
【０００８】
また本発明は、上記半導体装置において、前記画定領域が前記半導体基板表面に形成された溝部であるものを含む。
この構成により、保護膜形成材料は、溝部に流れ込むことで、外部接続領域に付着することなく、内縁がこの画定領域となるように保護膜形成材料が画定される。また保護膜形成材料が溝部に入り込むことで、形状が複雑化し、剥離を抑制することが可能となる。
【０００９】
また本発明は、上記半導体装置において、前記溝部が不連続溝であるものを含む。
この構成により、溝部はミシン目状に不連続部を有するように形成しても、溝部に保護膜形成材料が流れ込むことで、良好に保護膜の形成範囲が画定される。ここで溝幅は５から１０μｍあるいはそれ以上程度とするのが望ましく、不連続部は１０から５０μｍ程度とするのが望ましい。
【００１０】
また本発明は、上記半導体装置において、前記溝部が、前記外部接続領域の外周全体を覆う連続溝であるものを含む。
この構成により、外部接続領域の外周全体に連続溝を形成することで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
【００１１】
また本発明は、上記半導体装置において、前記画定領域が、前記外部接続端子部の前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態を構成した領域であるものを含む。
この構成により、外部接続端子部の前記外部接続領域表面よりも、保護膜形成材料との濡れ性の良好な表面状態を形成することで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
【００１２】
また本発明は、上記半導体装置において、前記画定領域は、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域であるものを含む。
この構成により、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域を設けることで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
【００１３】
また本発明は、上記半導体装置において、前記画定領域は、粗面加工領域であるものを含む。
この構成により、粗面加工領域で、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
【００１４】
また本発明は、上記半導体装置において、前記溝部の底面は、前記外部接続端子部の下地層で構成されたものを含む。
この構成により、溝部において外部接続端子部を構成する導電性材料を除去し、溝部の底面が下地層となるように形成することで、より深い溝を形成することができ、確実に保護膜を画定することができる。なお下地層が絶縁膜である場合には外部接続領域として機能する領域を確保するために、この溝部で外側領域との電気的接続を失わないようにするために不連続溝であることが望ましい。
【００１５】
また本発明は、上記半導体装置において、前記溝部の底面は、前記外部接続端子部の一部であるものを含む。
この構成により、溝部において外部接続端子部を構成する導電性材料を一部残すように除去し、溝部の底面が外部接続端子部であるようにすることで、外側領域との電気的接続を確保することができる。この場合は外部接続領域の全周を囲むように溝部を形成してもよい。
【００１６】
また本発明は、上記半導体装置において、前記外部接続領域の周縁に沿って、前記外部接続端子部の下地層が凹凸を有し、前記外部接続端子部表面にその凹凸が反映されたものを含む。
この構成により、外部接続端子部自体に溝部を形成することなく、外部接続端子部の表面に溝部を形成することができる。この場合は外部接続領域の面積をより大きくとることができ、ボンディングワイヤとの接合強度が増大するとともに、接触面積を大きくとることができることから電気的接続性が良好となる。
【００１７】
また本発明は、上記半導体装置において、前記外部接続端子部はアルミニウムパッドであるものを含む。
この構成によれば、加工性が良好で、アルミニウムパッドのパターン形成に際し、パターン周縁のパターン変更を行うのみで加工性よく溝部の形成を行うことも可能である。また下地の凹凸を反映するような成膜条件を決定するのも容易である。
【００１８】
また本発明は、上記半導体装置において、前記保護膜はポリイミド樹脂で構成されたものを含む。
ポリイミド樹脂は塗布法により作業性よく形成することが可能となる。
【００１９】
また本発明は、上記半導体装置において、前記保護膜は無機膜で構成されたものを含む。
この構成によれば、ＳＯＧなどの塗布絶縁膜、あるいはゾルゲル法を用いて形成されるメゾ構造薄膜など、適用箇所の条件に応じて形成可能である。
【００２０】
また本発明は、上記半導体装置において、前記半導体装置はディスクリート素子であるものを含む。
この構成によれば、特にＭＯＳＦＥＴ、バイポーラトランジスタなどのディスクリート素子において、半導体基板表面に１個または２個程度の外部接続端子部を形成する場合に有効である。
【００２１】
また本発明は、上記半導体装置において、前記半導体装置は前記基板表面に複数の半導体素子が集積化された半導体集積回路であり、前記外部接続端子部は前記基板の周縁に沿って形成された複数のボンディングパッドであるものを含む。
この構成によれば、基板表面に凹凸がある場合が多いが、フォトリソグラフィ工程が不要であるため表面の凹凸に左右されることなく半導体基板表面に複数個の外部接続端子部を形成することが可能である。
【００２２】
また本発明は、所望の素子領域の形成された半導体基板の外部接続用端子部の外部接続領域の周縁を覆うように保護膜を塗布形成する工程を含む半導体装置の製造方法であって、前記外部接続領域を囲むように前記半導体基板表面に形成された画定領域で、前記保護膜形成材料が内方に流れるのを阻止するように、前記半導体基板表面に、所望の粘度の保護膜形成材料を供給し、硬化させることで、前記外部接続領域を囲む前記保護膜の内縁が、前記半導体基板表面に形成された画定領域となるように選択的に保護膜を形成する工程とを含むことを特徴とする。
この構成により、保護膜の内縁を画定する画定領域で、保護膜形成材料が内方に流れるのを阻止しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。なおこの画定領域は、溝部であってもよいし、表面処理によって親水性処理がなされるなど周囲よりも濡れ性の良好な領域であってもよいし、メタルマスク等の冶具であってもよい。冶具を用いる場合には冶具を用いて塗布し、塗布後（硬化後）冶具を除去するようにしてもよい。
【００２３】
また本発明は、上記半導体装置の製造方法において、前記保護膜を形成する工程に先立ち、前記半導体基板表面に前記画定領域としての溝部を形成する工程を含む。
この構成により、保護膜の形成に先立ち溝部を形成しておくのみでフォトリソグラフィ工程を必要とすることなく容易に位置を画定することができる。また保護膜形成材料は、溝部に流れ込むことで、外部接続領域に付着することなく、内縁がこの画定領域となるように保護膜形成材料が画定される。また保護膜形成材料が溝部に入り込むことで、形状が複雑化し、剥離を抑制することが可能となる。
【００２４】
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は前記半導体基板表面に不連続溝を形成する工程を含む。
【００２５】
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は、前記外部接続領域の外周全体を覆うように連続溝を形成する工程を含む。
【００２６】
また本発明は、上記半導体装置の製造方法において、前記保護膜を形成する工程に先立ち、前記外部接続端子部の前記外部接続領域を囲む領域に、前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態となるように表面処理を施す工程を含む。
【００２７】
また本発明は、上記半導体装置の製造方法において、前記表面処理を施す工程は、前記画定領域が、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗くなるように加工する工程を含む。
【００２８】
また本発明は、上記半導体装置の製造方法において、前記表面処理を施す工程は、粗面化処理工程であるものを含む。
【００２９】
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は、前記外部接続端子部の前記外部接続領域を囲む領域を除去し、下地層が露呈するように溝部を形成する工程を含む。
【００３０】
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は、前記外部接続端子部の所定の深さまで除去するように溝部を形成する工程を含む。
【００３１】
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は、前記外部接続領域の周縁に沿って、前記外部接続端子部の凹凸を有するように下地層を形成する工程と、前記下地層の表面にその凹凸が反映するように前記外部接続端子部を形成する工程とを含む。
【００３２】
また本発明は、上記半導体装置の製造方法において、前記外部接続端子部を形成する工程は、アルミニウム層を成膜しパターニングする工程を含む。
【００３３】
また本発明は、上記半導体装置の製造方法において、前記保護膜を形成する工程は、前記画定領域の形成された前記半導体基板表面にポリイミド樹脂を供給する工程を含む。
【００３４】
また本発明は、上記半導体装置の製造方法において、前記保護膜を形成する工程は、前記画定領域の形成された前記半導体基板表面に無機物を含む液体を供給する工程を含む。
【００３５】
また本発明は、上記半導体装置の製造方法において、前記半導体装置がディスクリート素子であるものを含む。
【００３６】
また本発明は、上記半導体装置の製造方法において、前記半導体装置は前記基板表面に複数の半導体素子が集積化された半導体集積回路であり、前記外部接続端子部は前記基板の周縁に沿って形成された複数のボンディングパッドであるものを含む。
【発明の効果】
【００３７】
以上詳述したように、本発明は、所望の素子領域の形成された半導体基板と、外部接続用端子部の外部接続領域の周縁を覆うように塗布形成された保護膜とを具備した半導体装置において、前記外部接続領域を囲むように、溝部あるいは粗面加工領域など、前記保護膜の内縁を画定する画定領域を具備したことで、ディスペンサなどを用いて保護膜を塗布形成することができ、材料の無駄を防ぐことができるだけでなく、フォトリソグラフィを用いないため、表面の凹凸があるような外部接続端子部に対しても位置ずれのおそれもなく高精度に外部接続領域を画定することができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１および図２は、本発明による半導体装置を示す断面図および上面図、図３は、保護膜形成前のこの半導体装置の表面を示す図である。
この半導体装置は、ダイオードであり、ｎ型シリコンで構成された半導体基板１にＰ型の拡散層１Ｐを形成し、表面に酸化シリコン膜からなる絶縁膜２を形成するとともにこの絶縁膜２に開口されたコンタクト窓でＰ型の拡散層１Ｐにコンタクトするように外部接続端子部３としてアルミニウム薄膜からなる電極パッド（ボンディングパッド）を形成し、この電極パッドに外部接続領域４を囲むように溝部５を形成したことを特徴とするものである。このように表面に溝部５の形成された半導体基板１の表面に、ダイシングラインＤＣ側からポリイミド樹脂を供給し、熱硬化することで、保護膜６を選択的に形成している。
この溝部５を画定領域としてポリイミド樹脂は、外部接続領域４を囲む領域にのみ形成され、外部接続領域４には形成されないようにすることができる。
この溝部５は、１０から５０μｍの間隔（ギャップ）をもつ、幅１０から５０μｍ程度のミシン目状の不連続溝を構成しており、溝部５の底面は下地の絶縁膜２となっている。なおここでチップサイズは９５０から１０００μｍ、パッドサイズは４００から６００μｍであった。またここで電極パッドを構成するアルミニウム薄膜の膜厚は２〜６μｍ程度であった。
【００３９】
次にこの半導体装置の製造方法について説明する。
図４（ａ）に示すように、ｎ型シリコンで構成された半導体基板１に、フォトリソグラフィにより拡散用のマスクを介してＰ型の拡散層１Ｐを形成する。
この後、上記マスクを剥離し、表面に酸化シリコン膜からなる絶縁膜２を形成する。
【００４０】
そしてフォトリソグラフィにより、図４（ｂ）に示すように、この絶縁膜２にコンタクト窓を開口する。
そして、図４（ｃ）に示すように、開口されたＰ型の拡散層１Ｐにコンタクトするように外部接続端子部３としてアルミニウム薄膜を形成する。そして、このアルミニウム薄膜をパターニングすることにより、電極パッドを形成する。このとき、この電極パッド形成用のマスクに付加パターンを形成し、図４（ｄ）に示すように、この電極パッドパターンとともにこの電極パッドパターン上に外部接続領域４を囲むように溝部５を形成する。
【００４１】
そしてこの溝部５を画定領域として、ディスペンサを用いて図４（ｅ）に示すように、半導体基板表面のダイシングラインDC側（図１参照）からポリイミド樹脂を充填し、熱処理により硬化させる。
このようにして図１および２に示した半導体装置が形成される。
【００４２】
この構成によれば、この溝部５を画定領域としてポリイミド樹脂は、外部接続領域４を囲む領域にのみ形成され、外部接続領域４には形成されないようにすることができる。
このように、保護膜の内縁を画定する溝部５からなる画定領域で、保護膜形成材料が内方に流れるのを阻止しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。また、この溝部にポリイミドが充填されることで剥離しにくく信頼性の高い保護膜を構成している。
【００４３】
（実施の形態２）
次に本発明の実施の形態２について説明する。
前記実施の形態１では、溝部をアルミニウム薄膜の厚さにわたり除去し、パターンを不連続溝とすることで、溝部５の外側領域も外部接続領域４と電気的に接続され、電極パッドとして動作するようにしたが、本実施の形態では、図５および図６に断面図および上面図を示すように、外部接続領域の全周を囲むように連続溝を構成するとともに、深さは底部に厚さ２〜５μｍ程度のアルミニウム薄膜が残るように、深さ１〜４μｍ程度の浅溝を構成したことを特徴とする。
このように半抜き構造の溝を形成することで、連続溝を構成しつつも、溝部の外側領域も外部接続領域と電気的に接続され、電極パッドとして動作するようにしている。他は、前記実施の形態１と同様である。  図５および図６は、本発明による半導体装置を示す断面図および上面図、図７は、保護膜形成前のこの半導体装置の上面を示す図である。
【００４４】
この構成によれば、外部接続領域の外周全体が溝部５で囲まれているため、より確実に画定することができる。
【００４５】
（実施の形態３）
次に本発明の実施の形態３について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図８に断面図を示すように、外部接続端子部としてのアルミニウムパターンの表面に所定幅のライン状に粗面化領域５Ｒを形成したことを特徴とするものである。他は前記実施の形態１と同様である。
この構成により、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域である粗面化領域５Ｒにポリイミド樹脂が流れ込み、この粗面化領域５Ｒよりも内側領域には流れ込みにくい表面状態を構成する。従って、外部接続端子部の前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態を構成することで、この粗面化領域５Ｒが画定領域となり、この画定領域よりも内側にはポリイミド樹脂からなる保護膜６は形成されないことになる。また、この構成によれば実質的に外部接続端子部を除去するわけではないため、外部接続端子部の面積を確保することができる。
なお本実施の形態では、画定領域を粗面化領域５Ｒで構成したが、画定領域に選択的に親水性処理を施し、親水性領域となるようにしてもよい。
【００４６】
（実施の形態４）
次に本発明の実施の形態４について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図９に断面図を示すように、外部接続端子部自体に加工を施すのではなく、外部接続端子部としてのアルミニウムパターンの下地層である酸化シリコン膜２Ｓを一部残留させ、この上層に形成されるアルミニウムパターンがその残留領域に起因する段差によって溝部５Ｓを形成したことを特徴とするものである。すなわち本実施の形態では、外部接続領域の周縁に沿って、外部接続端子部の下地層である酸化シリコン膜２Ｓによって凹凸を構成し、前記外部接続端子部表面にその凹凸が反映されることで表面に溝部５Ｓが形成される。従って、外部接続端子部を構成するアルミニウムパターンの膜厚はほぼ一定である。
【００４７】
この構成により、前記外部接続端子部の周縁部にできた溝部５Ｓにポリイミド樹脂が流れ込み、この溝部５Ｓよりも内側領域には流れ込みにくい表面状態を構成する。従って、この溝部５Ｓが画定領域となり、この画定領域よりも内側にはポリイミド樹脂からなる保護膜６は形成されないことになる。また、この構成によっても実質的に外部接続端子部を除去するわけではないため、外部接続端子部の面積を確保することができる。
また、外部接続端子部の膜厚はほぼ一定であり、実質的なパッド面積（外部接続端子部の面積）が増大し、接続抵抗が低減される。
【００４８】
なお前記実施の形態では保護膜はポリイミド樹脂で構成したが、他の有機膜あるいは、ＳＯＧ膜などの無機膜で構成することも可能である。
加えて溝部を二重溝とすることでさらに確実に被膜形成領域を画定することができる。
【００４９】
（実施の形態５）
次に本発明の実施の形態５について説明する。
前記実施の形態１乃至４では、トランジスタなどのディスクリート素子の外部接続端子部３すなわち外部接続構造について説明したが、本実施の形態では、集積回路の外部接続構造にも適用可能である。すなわち、図１０に示すように、半導体チップの周縁に沿って配列された外部接続端子部のそれぞれに保護膜６を画定するための画定領域として溝部５を形成したことを特徴とする。
【００５０】
この構成によっても、ディスクリート素子の場合と同様、フォトリソグラフィを用いることなく、ディスペンサを用いた塗布法により保護膜を形成することが可能となる。
【００５１】
（実施の形態６）
次に本発明の実施の形態６について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図１１に断面図を示すように、外部接続端子部としてのアルミニウムパターンの表面に所定幅のライン状に形成されたメタルマスクＭを当接させ、ポリイミド樹脂を充填し、硬化した後、図１２に示すようにこのメタルマスクＭを除去するようにしてもよい。
【００５２】
この構成によれば、画定領域はこのメタルマスクＭに相当し、外部接続領域を囲む領域に保護膜を制御性よく形成することができる。他は前記実施の形態１と同様である。
【００５３】
なお前記実施の形態では、ディスペンサを用いてポリイミド樹脂などの保護膜形成材料を充填したが、ディスペンス法に限定されることなく、インクジェット法などであってもよい。
【産業上の利用可能性】
【００５４】
以上のように、本発明の半導体装置では、外部接続端子部の外部接続領域を制御性よく画定することができるため、ＭＯＳＦＥＴなどのディスクリート素子からＬＳＩにいたるまで外部接続構造に適用可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１の半導体装置を示す断面図
【図２】本発明の実施の形態１の半導体装置を示す上面図
【図３】本発明の実施の形態１の半導体装置を示す上面説明図
【図４】本発明の実施の形態１の半導体装置の製造工程を示す図
【図５】本発明の実施の形態２の半導体装置を示す断面図
【図６】本発明の実施の形態２の半導体装置を示す上面図
【図７】本発明の実施の形態２の半導体装置を示す上面説明図
【図８】本発明の実施の形態３の半導体装置を示す断面図
【図９】本発明の実施の形態４の半導体装置を示す断面図
【図１０】本発明の実施の形態５の半導体装置を示す断面図
【図１１】本発明の実施の形態６の半導体装置を示す断面図
【図１２】本発明の実施の形態６の半導体装置を示す断面図
【符号の説明】
【００５６】
１  半導体基板
２  絶縁膜
３  外部接続端子部
４  外部接続領域
５  溝部
５Ｒ  粗面化領域
５Ｓ  溝部
６  保護膜
Ｄ．Ｃ  ダイシングライン
【図１】
2009038137.tif 000003
【図２】
2009038137.tif 000004
【図３】
2009038137.tif 000005
【図４】
2009038137.tif 000006
【図５】
2009038137.tif 000007
【図６】
2009038137.tif 000008
【図７】
2009038137.tif 000009
【図８】
2009038137.tif 000010
【図９】
2009038137.tif 000011
【図１０】
2009038137.tif 000012
【図１１】
2009038137.tif 000013
【図１２】
2009038137.tif 000014