(57)【要約】【課題】本発明は、隣接する端子間でのリークが低減された電子回路素子およびその製造方法、並びに該電子回路素子を備えたデバイスを提供する。【解決手段】電子回路素子２が備えているフリップチップ実装用半導体チップ１のボンディング用バンプ１２には、溶融状態の低融点金属４１を毛細管現象により吸い上げ可能なバンプギャップを設けられている。これにより、フリップチップ実装用半導体チップ１を回路基板３０上にフリップチップ実装する際にボンディング用バンプ１２と接続端子３０との接続部で生じた余分な溶融状態の低融点金属４１は、バンプギャップ内に吸い上げられている。したがって、低融点金属４１が電極パッド１１の外側にはみ出し、隣接する端子間でのリークが発生することが低減されている。【選択図】図５
2009021531.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、該半導体チップ上に設けられた電極パッドと、該電極パッド上に設けられたボンディング用バンプとを備えているフリップチップ実装用半導体チップが、絶縁性基板と、該絶縁性基板上に形成された配線パターンと、上記電極パッドに対して相対する接続端子とを備えている回路基板上に、フリップチップ実装されており、
上記ボンディング用バンプはバンプギャップを有し、該バンプギャップ内には低融点金属が存在しており、
上記ボンディング用バンプと上記接続端子とが上記低融点金属を介して接続されていることによって、上記配線パターンと上記半導体チップとが電気的に接続されていることを特徴とする電子回路素子。
【請求項２】
上記バンプギャップの幅は、１μｍ〜５０μｍであることを特徴とする請求項１に記載の電子回路素子。
【請求項３】
上記ボンディング用バンプは複数のバンプから形成されていることを特徴とする請求項１に記載の電子回路素子。
【請求項４】
上記バンドギャップの内側に、溶融状態の上記低融点金属の濡れ性を向上させるためのフラックスがコーティングされていることを特徴とする請求項１に記載の電子回路素子。
【請求項５】
上記ボンディング用バンプは、金バンプであることを特徴とする請求項１に記載の電子回路素子。
【請求項６】
上記フリップチップ実装用半導体チップは、上記電極パッドを複数備え、該複数の電極パッドは、千鳥配置に設けられていることを特徴とする請求項１に記載の電子回路素子。
【請求項７】
請求項１〜６のいずれか１項に記載の電子回路素子を備えていることを特徴とするデバイス。
【請求項８】
半導体チップと、該半導体チップ上に設けられた電極パッドと、該電極パッド上に設けられたボンディング用バンプとを備えるフリップチップ実装用半導体チップが、絶縁体基板と、該絶縁体基板上に形成された配線パターンと、上記電極パッドに対して相対する接続端子とを備える回路基板上に、フリップチップ実装された電子回路素子の製造方法であって、
上記ボンディング用バンプは、バンプギャップを有しており、
上記ボンディング用バンプの先端部および上記接続端子の表面のうち、少なくとも一方には、低融点金属からなる層が形成されており、
上記電極パッドと上記接続端子との位置合わせを行い、上記半導体チップを上記回路基板上に荷重により搭載する搭載工程と、
上記低融点金属を溶融させ、上記半導体チップと上記回路基板の配線パターンとを電気的に接続する半田接続工程とを含み、
上記半田接続工程において、溶融された上記低融点金属を、上記バンプギャップ内に、毛細管現象を用いて吸い上げることを特徴とする電子回路素子の製造方法。
【請求項９】
上記ボンディング用バンプの幅は１μｍ〜５０μｍであることを特徴とする請求項８に記載の電子回路素子の製造方法。
【請求項１０】
上記搭載工程の前に、上記ボンディング用バンプをフラックスに浸漬し、上記バンプギャップ内に上記フラックスを毛細管現象により吸い上げ、上記フラックスを上記ボンディング用バンプに転写するフラックス転写工程をさらに含むことを特徴とする請求項８に記載の電子回路素子の製造方法。
【請求項１１】
上記半田接続工程の後、上記フラックスの残渣を、洗浄により除去する除去工程をさらに含むことを特徴とする請求項１０に記載の電子回路素子の製造方法。
【請求項１２】
上記半田接続工程の後、上記半導体チップと上記回路基板との間隙部をアンダーフィル樹脂により封止するアンダーフィル工程をさらに含むことを特徴とする請求項８に記載の電子回路素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路素子およびその製造方法、並びに該電子回路素子を備えたデバイスに関するものであって、特に、隣接する端子間でのリークが低減された電子回路素子およびその製造方法、並びに該電子回路素子を備えたデバイスに関するものである。
【背景技術】
【０００２】
近年、携帯電話等の携帯情報機器の小型化、軽量化の進展にはめざましいものがある。それに伴い、これらの機器に搭載される半導体装置をはじめ、あらゆる部品の小型化、軽量化が求められている。そのような中、半導体装置においては、半導体チップの実装構造の小型化、回路基板への高密度実装が求められている。
【０００３】
そこで、このような要求に応えるべく、近年、半導体のベアチップを回路基板に直接実装するフリップチップ実装方式を用いた実装（以下、「フリップチップ実装」もしくは「フリップチップ実装方法」ともいう）が実施されている。
【０００４】
上記フリップチップ実装方法は、半田に代表される金属接続方式と、異方導電性樹脂に代表される接触接続方式との２つに大別される。接触接続方式では、一般的には、まず、回路基板に異方導電性樹脂を貼り付ける。次に、半導体チップに設けられた導電性の突起電極（バンプ）を、該突起電極に対応して回路基板に設けられた接続端子に異方導電性樹脂を介して、圧接させる。このとき、上記バンプと上記接続端子との間では、導電粒子を介して導通されている。また、圧接を加熱加圧ツールによって行うことで、異方導電性樹脂が熱硬化し、導電粒子を介した圧接状態が保持される。
【０００５】
一方、金属接続方式では、一般的には、まず、半導体チップに設けられた導電性の突起電極（バンプ）を、該突起電極に対応して回路基板に設けられ、表面に低融点金属層が形成された接続端子に圧接させる。この状態で、熱を加えることにより上記低融点金属を溶融し、上記突起電極と上記接続端子とを半田接続する。これにより、半導体チップと回路基板とを電気的に接続する。より具体的には、例えば、Ａｕ等の金属により形成された突起電極（バンプ）を、半田やＳｎ等の低融点金属（半田、Ｓｎ等）がプリコートされた端子に対して、熱圧着させることによって、合金接合される（特許文献１を参照）。図９を用いて、より詳しく説明すると、従来のフリップチップ実装用半導体チップ２００は、ＩＣ１００上に配置されたパッド１１０の上に、Ａｕバンプ１２０が形成されている。Ａｕバンプ１２０は、突起状の形状であるため、フリップチップ実装用半導体チップ２００と接合される接続端子にプリコートされた低融点金属の層が厚いと、Ａｕバンプ１２０によって加圧されたときに、溶融した低融点金属が押し出されてしまう。そのため、上記接続端子に隣接する端子とリークするという問題が生じる。これは、電子機器の高機能化、多機能化、小型化の要求が高まる中、配線基板上に高密度にチップ電子部品を実装する上では非常に大きな問題となる。
【０００６】
そこで、上記問題を解決すべく、突起電極が接合される接続端子に押し付けられたときに、溶融状態の半田材料が突起電極からはみ出し、隣接する端子とリークすることを防ぐ技術の開発が進められている。そのような技術としては、例えば、特許文献２および３を挙げることができる。具体的に、特許文献２には、組込ヘッドを複数個等分に配置し、インデックス動、上下動する機構を用いて、ＩＣのハンダバンプにフラックスを塗布し、ＩＣをマウントする方法が開示されている。また、特許文献３には、部品保持部材にて保持された電子部品の複数の電極と回路基板の複数の電極とを接合材を介在させて当接させながら、上記接合材を加熱して溶融させ、冷却して固化させた後、上記部品保持部材による上記電子部品の吸着保持を解除する方法が開示されている。
【０００７】
また、金属接続方式を用いたフリップチップ実装に関する技術としては、上記以外にも、例えば、特許文献４〜６に開示される技術を挙げることができる。特許文献４には、板状の電子部品の電極位置に対応してスルーホールを孔設した基板を形成し、該基板の表面に前記板状の電子部品の電極部を前記スルーホールに合わせて位置決めした後に、前記基板の裏面からディップ半田法等によって、電子部品と基板を溶着し、前記電子部品を前記基板の表面に実装する方法が開示されている。また、特許文献５には、基板表面における半導体チップの搭載領域周囲の特定箇所に一定膜厚の膜を形成し、この膜をストッパとして半田フラックスのスタンピングピンを用いて上記半導体チップ搭載領域内に半田フラックスを転写し、半田バンプを形成した半導体チップを上記半導体チップ搭載面にフリップチップボンディングする方法が開示されている。さらに、特許文献６には、フラックスを半田バンプ表面の全体に薄く形成できると共に、転写量の制御を精度よく行うことができるフラックス転写方法が開示されている。
【特許文献１】特開平９−２６０４２１号公報（平成９（１９９７）年１０月３日公開；特許第２８３０８２４号（平成１０（１９９８）年９月２５日登録）
【特許文献２】特開昭６３−２２０５３１号公報（昭和６３（１９８８）年９月１３日公開）
【特許文献３】特開２００３−８１９６号公報（平成１５（２００３）年１月１０日公開）
【特許文献４】特開２００１−７４９８号公報（平成１３（２００１）年１月１２日公開）
【特許文献５】特開平４−１２２０３７号公報（平成４（１９９２）年４月２２日公開）
【特許文献６】特開２０００−２００８０６号公報（平成１２（２０００）年７月１８日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のように、金属接続方式を用いたフリップチップ実装に関連する技術は様々開発されている。しかしながら、近年、電子機器の高機能化、多機能化、小型化をより進めることが求められている。このような要望に応えるには、上記特許文献１〜６に開示されるような技術では未だ十分とはいえない。また、例えば、特許文献３に開示されるような方法では、バンプと端子とが接触したときに荷重制御から位置制御に変更する必要があり、その制御が複雑であるという問題がある。
【０００９】
そのため、厚い低融点金属の層が形成された接続端子を備える回路基板上であっても、簡便な構成で、隣接する端子間でのリークを防ぎ、高密度に半導体チップ等のチップ電子部品をフリップチップ実装できる技術が求められている。
【００１０】
本発明は、上記問題点に鑑みなされたものであって、その目的は、隣接する端子間でのリークが低減された電子回路素子およびその製造方法、並びに該電子回路素子を備えたデバイスを提供することにある。
【課題を解決するための手段】
【００１１】
本発明にかかる電子回路素子は、半導体チップと、該半導体チップ上に設けられた電極パッドと、該電極パッド上に設けられたボンディング用バンプとを備えているフリップチップ実装用半導体チップが、絶縁性基板と、該絶縁性基板上に形成された配線パターンと、上記電極パッドに対して相対する接続端子とを備えている回路基板上に、フリップチップ実装されており、上記ボンディング用バンプはバンプギャップを有し、該バンプギャップ内には低融点金属が存在しており、上記ボンディング用バンプと上記接続端子とが上記低融点金属を介して接続されていることによって、上記配線パターンと上記半導体チップとが電気的に接続されていることを特徴としている。
【００１２】
一般的に、フリップチップ実装用半導体チップを回路基板上に実装した電子回路素子において、上記フリップチップ実装用半導体チップを回路基板上に実装する場合、上記フリップチップ実装用半導体チップのボンディング用バンプと回路基板の接続端子とを低融点金属を介して接続する。この際、余分な溶融状態の低融点金属が、電極パッドの外側にはみ出し、上記接続端子と、該接続端子に隣接する端子とがリークすることがある。
【００１３】
しかし、上記構成によれば、該余分な溶融状態の低融点金属は、上記ボンディング用バンプのバンプギャップ内に吸い上げられ、該バンプギャップ内に固化して存在している。つまり、上記電極パッドの外側には、上記低融点金属ははみ出していない。したがって、上記電極パッドの外側にはみ出した低融点金属によって、上記接続端子と、該接続端子に隣接する端子とがリークしていることはない。それゆえ、上記構成によれば、高品質で生産性が高い電子回路素子とすることができる。また、隣接する端子同士がリークしていないため、挟ピッチ化された電子回路素子とすることができる。さらに、隣接する端子同士のリークが低減されているため、歩留まりのよく製造可能な電子回路素子とすることができる。
【００１４】
また、上記構成によれば、上記電極パッドと上記接続端子との半田接続時に生じる余分な溶融状態の低融点金属は、上記バンプギャップ内に毛細管現象により吸い上げられているため、上記回路基板の接続端子上に形成された低融点金属からなる層の厚みの制約をなくすことができる。
【００１５】
上記電子回路素子において、上記バンプギャップの幅は、１μｍ〜５０μｍであることが好ましい。
【００１６】
上記構成によれば、上記ボンディング用バンプは、幅が１〜５０μｍのバンプギャップを有する。上記バンプギャップ内に上記液体を毛細管現象により吸い上げることができる。半導体プロセスで一般的に用いられるフラックスの比重は１〜２であり、また、溶融状態の低融点金属（具体的には、溶融状態のスズや、溶融状態の半田材料）は、比重が６〜１０の液体である。したがって、上記構成によれば、上記フラックスおよび溶融状態の低融点金属は、毛細管現象により、上記ボンディング用バンプのバンプギャップ内に吸い上げられている。つまり、余分な溶融状態の低融点金属は、上記ボンディング用バンプのバンプギャップ内に毛細管現象により吸い上げられ、該バンプギャップ内に固化して存在している。それゆえ、電極パッドの外側にはみ出した低融点金属によって、上記接続端子と、該接続端子に隣接する端子とがリークしていることのない高品質で生産性が高い電子回路素子とすることができる。
【００１７】
また、上記構成によれば、上記電子回路素子の製造時に、上記ボンディング用バンプをフラックスに浸漬すると、該フラックスもまた、上記バンプギャップ内に毛細管現象により吸い上げられる。したがって、上記バンプギャップ内がフラックス処理され、上記溶融状態の低融点金属の毛細管現象によるバンプギャップ内への吸い上げがより効率よく行われる。したがって、余剰な溶融状態の低融点金属が上記電極パッドの外側にはみ出し、上記接続端子と、該接続端子に隣接する端子とがリークすることがより確実に防止されており、より高品質で、生産性がより高い電子回路素子とすることができる。
【００１８】
本発明にかかる電子回路素子において、上記ボンディング用バンプは、複数のバンプから形成されていることが好ましい。
【００１９】
上記構成によれば、上記ボンディング用バンプは、複数のバンプから形成されている。そのため、複数のバンプを所望に配置することにより、幅が１〜５０μｍのバンプギャップを有するボンディング用バンプを容易に形成することができる。
【００２０】
また、上記構成によれば、上記電子回路素子の製造歩留まりをより向上させることができる。詳しく説明すると、上記電極パッド上に、上記ボンディング用バンプを形成する際、ボンディング用バンプの高さに不均一が生じることがある。ボンディング用バンプの高さに不均一が生じると、回路基板上に実装する際、上記電極パッドと回路基板の接続端子とが接続されない端子が生じることがある。その結果、歩留まりが低下するという問題が生じる。しかし、上記構成では、複数のバンプのうち、一部のバンプに高さの不均一が生じても、少なくとも１つが正確な高さに形成されていれば、上記電極パッドと接続端子との間の接続を確実に行うことができる。その結果、製造歩留まりをより向上させることができる。
【００２１】
本発明にかかる電子回路素子において、上記バンドギャップの内側に、溶融状態の上記低融点金属の濡れ性を向上させるためのフラックスがコーティングされていることが好ましい。
【００２２】
上記構成によれば、上記バンプギャップの内側が、溶融状態の上記低融点金属の濡れ性を向上させるためのフラックスによりコーティングされている。そのため、上記バンプギャップの内側は、溶融状態の上記低融点金属の濡れ性が向上している。したがって、上記ボンディング用バンプのバンプギャップの幅が上記範囲内で広く設定されていても、上記バンプギャップ内に上記溶融状態の低融点金属を毛細管現象により吸い上げられている。したがって、余剰な溶融状態の低融点金属が上記電極パッドの外側にはみ出し、上記接続端子と、該接続端子に隣接する端子とがリークすることがより確実に防止されており、より高品質で、生産性がより高い電子回路素子とすることができる。
【００２３】
また、本発明にかかる電子回路素子において、上記ボンディング用バンプは、金バンプであることが好ましい。
【００２４】
上記構成によれば、上記フリップチップ実装用半導体チップは、回路基板上に、確実にフリップチップ実装される。それゆえ、電子回路素子の性能をより向上させることができる。
【００２５】
上記電子回路素子において、上記フリップチップ実装用半導体チップは、上記電極パッドを複数備え、該複数の電極パッドは、千鳥配置に設けられていることが好ましい。
【００２６】
上記構成によれば、上記半導体チップの片面に、複数の電極パッドが設けられている。隣接する上記電極パッド同士は、配列方向に対して垂直な方向にずれて配置されている。したがって、複数の電極パッドが一列にストレート配置されている場合と比較して、隣接する電極パッド間の距離を離すことができる。それゆえ、フリップチップ実装用半導体チップを回路基板上にフリップチップ実装する際、溶融した半田材料が、電極パッドの外側にはみ出し、隣接する端子間でリークすることをより効果的に防止されている。また、上記構成によれば、リーク防止効果をより向上させることができるため、半導体チップ上の配線パターンのピッチをより狭くすることができる。つまり、上記構成によれば、余剰な溶融状態の低融点金属が上記電極パッドの外側にはみ出し、上記接続端子と、該接続端子に隣接する端子とがリークすることが、より確実に防止されており、より高品質で、より挟ピッチ化された電子回路素子とすることができる。
【００２７】
本発明にかかるデバイスは、上記課題を解決するために、本発明にかかる上記電子回路素子を備えていることを特徴としている。
【００２８】
上記電子回路素子は隣接する端子同士のリークが低減されている。それゆえ、上記構成によれば、動作安定性に優れたデバイスとすることができる。また、上記電子回路素子は、歩留まりよく製造できるため、上記デバイスは、生産性よく製造することができる。
【００２９】
本発明にかかる電子回路素子の製造方法は、半導体チップと、該半導体チップ上に設けられた電極パッドと、該電極パッド上に設けられたボンディング用バンプとを備えるフリップチップ実装用半導体チップが、絶縁体基板と、該絶縁体基板上に形成された配線パターンと、上記電極パッドに対して相対する接続端子とを備える回路基板上に、フリップチップ実装された電子回路素子の製造方法であって、上記課題を解決するために、上記ボンディング用バンプは、バンプギャップを有しており、上記ボンディング用バンプの先端部および上記接続端子の表面のうち、少なくとも一方に、低融点金属からなる層が形成されており、上記電極パッドと上記接続端子との位置合わせを行い、上記半導体チップを上記回路基板上に荷重により搭載する搭載工程と、上記低融点金属を溶融させ、上記半導体チップと上記回路基板の配線パターンとを電気的に接続する半田接続工程とを含み、上記半田接続工程において、溶融された上記低融点金属を、上記バンプギャップ内に、毛細管現象を用いて吸い上げることを特徴としている。
【００３０】
上記構成によれば、上記搭載工程において、上記電極パッドと上記接続端子とが正確に接続されるように、上記半導体チップと回路基板とがフリップチップ接続される。続いて、上記半田接続工程により、溶融された低融点金属によって、上記電極パッドと接続端子とが半田接続され、固定される。これにより、フリップチップ接続が完結される。上記構成では、上記半田接続工程において、溶融された低融点金属は上記電極パッドの外側にはみ出すことはなく、上記バンプギャップ内に毛細管現象により、吸い上げられる。したがって、隣接する端子間でリークすることを防ぐことができる。それゆえ、上記構成によれば、歩留まりよく電子回路素子を製造することができる。
【００３１】
本発明にかかる電子回路素子の製造方法において、上記ボンディング用バンプの幅は１μｍ〜５０μｍであることが好ましい。
【００３２】
上記構成によれば、上記ボンディング用バンプは、幅が１〜５０μｍのバンプギャップを有する。半導体プロセスで一般的に用いられるフラックスの比重は１〜２であり、また、溶融状態の低融点金属（具体的には、溶融状態のスズや、溶融状態の半田材料）は、比重が６〜１０の液体である。上記構成によれば、上記半田接続工程において、溶融された低融点金属は上記電極パッドの外側にはみ出すことはなく、毛細管現象により、上記ボンディング用バンプのバンプギャップ内に吸い上げられる。したがって、上記構成によれば、上記余剰な溶融状態の低融点金属が、上記電極パッドの外側にはみ出し、上記接続端子と、該接続端子に隣接する端子とがリークすることが防止することができる。
【００３３】
また、上記構成によれば、上記電子回路素子の実装時に、上記ボンディング用バンプをフラックスに浸漬すると、該フラックスもまた、毛細管現象により上記バンプギャップ内に吸い上げられる。したがって、上記バンプギャップ内がフラックス処理され、上記溶融状態の低融点金属の毛細管現象によるバンプギャップ内への吸い上げがより効率よく行われる。したがって、上記余剰な溶融状態の低融点金属が、上記電極パッドの外側にはみ出し、上記接続端子と、該接続端子に隣接する端子とがリークすることをより確実に防止することができる。
【００３４】
本発明にかかる電子回路素子の製造方法は、上記搭載工程の前に、上記ボンディング用バンプをフラックスに浸漬し、上記バンプギャップ内に上記フラックスを毛細管現象により吸い上げ、上記フラックスを上記ボンディング用バンプに転写するフラックス転写工程をさらに含むことが好ましい。
【００３５】
上記構成によれば、上記バンプギャップ内に上記フラックスが毛細管現象により吸い上げられ、上記ボンディング用バンプに上記フラックスが転写される。このフラックスが転写されたボンディング用バンプを、上記搭載工程において、上記接続端子上に配置すると、上記接続端子の表面に形成された低融点金属からなる層の表面の酸化膜が効率よく除去される。それゆえ、上記半田接続工程において、上記ボンディング用バンプと、上記接続端子とを確実に接続することができる。
【００３６】
本発明にかかる電子回路素子の製造方法は、上記フラックス転写工程を含む場合、上記半田接続工程の後、上記フラックスの残渣を、洗浄により除去する除去工程をさらに含むことが好ましい。
【００３７】
上記構成によれば、上記フラックスの残渣を除去することができる。また、上記フラックスの残渣以外の不純物を併せて除去することができる。それゆえ、上記ボンディング用バンプと接続端子との接続部分の腐食を防ぐことができる。
【００３８】
本発明にかかる電子回路素子の製造方法は、上記半田接続工程の後、上記半導体チップと上記回路基板との間隙部をアンダーフィル樹脂により封止するアンダーフィル工程をさらに含むことが好ましい。上記電子回路素子の製造方法が上記洗浄工程を含む場合、該洗浄工程の後、上記アンダーフィル工程を行うことが好ましい。
【００３９】
上記構成によれば、上記半導体チップと回路基板との間隙部が、アンダーフィル樹脂により封止される。したがって、上記半導体チップと回路基板との熱膨張係数の差により発生する熱応力が、上記ボンディング用バンプと接続端子との接続部分に集中することを防ぐことができる。それゆえ、上記ボンディング用バンプと接続端子との接続部分を補強することができる。
【発明の効果】
【００４０】
本発明にかかる電子回路素子は、以上のように、半導体チップと、該半導体チップ上に設けられた電極パッドと、該電極パッド上に設けられたボンディング用バンプとを備えているフリップチップ実装用半導体チップが、絶縁性基板と、該絶縁性基板上に形成された配線パターンと、上記電極パッドに対して相対する接続端子とを備えている回路基板上に、フリップチップ実装されており、上記ボンディング用バンプはバンプギャップを有し、該バンプギャップ内には低融点金属が存在しており、上記ボンディング用バンプと上記接続端子とが上記低融点金属を介して接続されていることによって、上記配線パターンと上記半導体チップとが電気的に接続されている。そのため、回路基板上にフリップチップ実装する際に生じた余分な溶融状態の低融点金属は、上記バンプギャップ内に毛細管現象により吸い上げられている。それゆえ、隣接する端子間でのリークが低減するという効果を奏する。
【発明を実施するための最良の形態】
【００４１】
〔実施の形態１〕
本発明の一実施形態について、図１〜図４に基づいて説明すると、以下の通りであるが、本発明はこれに限定されるものではない。本実施形態にかかるフリップチップ実装用半導体チップ１は、図１（ａ）に示すように、半導体チップ１０と、電極パッド１１と、ボンディング用バンプ１２とを備えている。電極パッド１１は、半導体チップ１０の片面に設けられている。半導体チップ１０上に設ける電極パッド１１の数は特に限定されるものではなく、半導体チップ１０の接続端子の数に応じて決定されるものであるが、通常、複数の電極パッド１１が設けられている。また、半導体チップ１０上に、複数の電極パッド１１を設ける実施形態において、複数の電極パッド１１を半導体チップ１０上にどのように配置するかは特に限定されない。例えば、図４（ａ）に示すように、一列に配置（ストレート配置）されていてもよいし、図４（ｂ）に示すように、隣接する電極パッド１１同士を配列方向に垂直な方向にずらして配置（千鳥配置）されていてもよい。中でも、千鳥配置されていることが好ましい。このような配置とすることにより、本実施形態にかかるフリップチップ実装用半導体チップ１を、回路基板上にフリップチップ実装する際、ボンディング用バンプ１２が接合される端子に押し付けられ、余分な溶融状態の低融点金属が多少、電極パッド１１の外側にはみ出したとしても、隣接する端子とリークすることを防止することができる。それゆえ、狭ピッチ化を図ることができる。なお、本実施形態にかかるフリップチップ実装用半導体チップ１を回路基板上にフリップチップ実装することについては、後述するので、ここでは、詳細な説明は省略する。
【００４２】
本実施形態にかかるフリップチップ実装用半導体チップ１において、半導体チップ１０上に電極パッド１１を形成する方法は、特に限定されるものではなく、従来公知の方法で形成することができる。具体的には、スパッタ等により形成することができる。
【００４３】
ボンディング用バンプ１２は、突起状のボンディング用バンプ電極であって、電極パッド１１上に設けられている。ボンディング用バンプ１２は、本実施形態にかかるフリップチップ実装用半導体チップ１を、回路基板上にフリップチップ実装する際の接続部となる。ボンディング用バンプ１２のバンプ材料は、特に限定されるものではないが、本実施形態では、金であることが好ましい。これにより、フリップチップ実装用半導体チップ１を、回路基板上に、確実にフリップチップ実装することができる。また、こうして得られる電子回路素子の性能を向上させることができる。ボンディング用バンプ１２の先端部には、半田材料として用いることが可能な低融点金属からなる層（以下、「低融点金属層」ともいう）が形成されていてもよい。なお、この低融点金属層は、本実施形態にかかるフリップチップ実装用半導体チップ１をフリップチップ実装する回路基板の接続端子の表面に低融点金属層が形成されている場合には、省くことができる。
【００４４】
本実施形態にかかるボンディング用バンプ１２は、図１（ｂ）に示すように、バンプギャップ２５を有している。バンプギャップ２５は、フラックスおよび溶融状態にある低融点金属を毛細管現象により吸い上げることができればよく、その具体的なギャップ幅は特に限定されるものではない。通常、半田材料として用いられる低融点金属は、溶融状態において比重６〜１０の溶液となる。また、フラックスの比重は通常、１〜２である。したがって、バンプギャップ２５は、比重１〜１０の液体を毛細管現象により吸い上げることが可能であればよい。
【００４５】
毛細管現象とは、細い管状構造または、狭いギャップを持った構造の中を、液体が上昇する現象である。液面の上昇高さｈは以下の式（１）で表すことができる。
ｈ＝（２×Ｔ× cosθ）／（ｄ×ρ×ｇ）・・・（１）
（式中、Ｔ：液体の表面張力（Ｎ／ｍ）、ｄ：平行板の隙間（ｍ）、ρ：液体の密度（ｋｇ／ｍ3）、ｇ：重力加速度（ｍ／ｓ2）、θ：接触角である）
溶融状態の半田材料（低融点金属）の表面張力は、厳密には温度によって異なるが、おおよそ０．３Ｎ／ｍ〜０．６Ｎ／ｍである。また、密度はおおよそ６０００ｋｇ／ｍ３〜１００００ｋｇ／ｍ３（比重でいうと、６〜１０）である。より具体的には、例えば、Ｓｎ−３．０Ａｇ−０．５Ｃｕの半田材料では、溶融時の表面張力は約０．４７Ｎ／ｍ、密度は７４００ｋｇ／ｍ３(比重７．４)である。したがって、重力加速度ｇを９．８ｍ／ｓ２とすると、上記式（１）によれば、液面の上昇高さｈは、
ｈ〔ｍ〕＝（２×０．４７×ｃｏｓθ）／（ｄ×７４００×９．８）＝１２．９６×１０−６×ｃｏｓθ／ｄ
となる。ｄを１０μｍとすると、ｈ〔ｍ〕＝１．２９６×ｃｏｓθとなる。
０°＜θ≦９０°でｃｏｓθは正となるので、ｈは正となる。例えば、接触角θを５０°とすると、ｈ＝１．２９６×０．６４＝０．８３〔ｍ〕となる。つまり、この場合、上記半田材料は、毛細管現象により吸い上げられる。
【００４６】
このように、毛細管現象は、吸い上げる液体（すなわち、フラックスや溶融状態の低融点金属）の密度（比重）、バンプギャップ２５のギャップ幅、吸い上げる液体とバンプギャップ２５との接触角、および吸い上げる液体の表面張力によって決定される。したがって、バンプギャップ２５のギャップ幅は、これらを考慮して設定されるものである。具体的には、ボンディング用バンプ１２の内壁の状態にもよるが、通常、１〜５０μｍとすることが好ましく、１μｍ〜１０μｍとすることがより好ましく、１μｍ〜５μｍとすることがさらに好ましい。なお、ボンディング用バンプ１２の内壁をフラックスコーティングすると、溶融状態の低融点金属の濡れ性が向上するため、接触角が小さくなる。それゆえ、バンプギャップ２５の幅を広く設定することができる。
【００４７】
このように、ボンディング用バンプ１２は、上記範囲内のバンプギャップ２５を有しているため、該バンプギャップ２５内に溶融状態の低融点金属を吸い上げることができる。バンプギャップ２５が吸い上げ可能な低融点金属は特に限定されるものではないが、具体的には、半田材料が挙げられる。半田材料としては、例えば、スズ、Ｓｎ−Ｐｂ系半田等を挙げることができる。
【００４８】
また、本実施形態にかかるボンディング用バンプ１２の形状は、図１（ａ）および（ｂ）、並びに図３（ａ）に示すように、バンプの幅が１〜３０μｍで、内部に１〜５０μｍ四方のバンプギャップ２５が設けられたロの字型の形状であるが、本発明はこれに限定されず、上述したバンプギャップ２５を有していればよい。具体的には、例えば、ボンディング用バンプ１２は、図２（ａ）および（ｂ）、並びに図３（ｂ）に示すように、バンプ１２ａおよび１２ｂからなり、バンプ１２ａと１２ｂとを対向して配置していることにより、バンプ１２ａと１２ｂとの間にバンプギャップ２５が形成されている構成とすることができる。また、ボンディング用バンプ１２は、図３（ｃ）に示すように、バンプ１２ａ、１２ｂ、および１２ｃからなり、バンプ１２ａ、１２ｂ、および１２ｃを互いに対向して配列していることにより、バンプ１２ａと１２ｂとの間、およびバンプ１２ｂと１２ｃとの間に、それぞれバンプギャップ２５が形成されている構成とすることができる。さらに、ボンディング用バンプ１２は、図３（ｄ）に示すように、バンプの幅が１〜３０μｍで、内部に１〜５０μｍ四方のバンプギャップ２５を有するようにコの字型の形状にすることもできる。上記例示したような構成のボンディング用バンプ１２であれば、バンプギャップ２５内に、溶融状態の低融点金属を毛細管現象により吸い上げることができる。
【００４９】
フリップチップ実装用半導体チップ１において、半導体チップ１０上に、複数の電極パッド１１を設ける場合、該複数の電極パッド１１のそれぞれに、ボンディング用バンプ１２が形成されている。この際、各電極パッド１１に形成されているボンディング用バンプ１２は、全て同一のものであってもよいし、電極パッド１１ごとに異なる構成のボンディング用バンプ１２が形成されていてもよい。
【００５０】
また、ボンディング用バンプ１２は、バンプギャップ２５内が上記低融点金属の濡れ性を向上させるための処理を施されていてもよい。具体的には、例えば、フラックスによるコーティング処理等が行われていてもよい。このような処理を行うことにより、ボンディング用バンプ１２は、バンプギャップ２５内に、より効率よく、上記低融点金属を毛細管現象により吸い上げることができる。
【００５１】
電極パッド１１上に、ボンディング用バンプ１２を形成する方法は特に限定されるものではなく、従来公知の方法を用いて形成することができる。例えば、電気めっき法、蒸着法、印刷法、ボールバンプ法、ソルダジェット法、転写バンプ法等により形成することができる。中でも、平行なギャップをもったバンプを容易に形成できることから、電気めっき法を用いることが、特に好ましい。
【００５２】
〔実施の形態２〕
本発明の他の実施形態について図５〜図８に基づいて説明すると以下の通りである。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【００５３】
本実施形態にかかる電子回路素子２は、図５に示すように、半導体チップ１０、電極パッド１１、およびボンディング用バンプ１２を備えたフリップチップ実装用半導体チップ１と、回路基板３０と、アンダーフィル４０とを備えている。換言すれば、電子回路素子２は、フリップチップ実装用半導体チップ１が回路基板３０上に、フリップチップ実装された構成を有している。また、電子回路素子２には、必要に応じてチップ電子部品（図示せず）が実装されていてもよい。電子回路素子２において、フリップチップ実装用半導体チップ１は、回路基板３０の一方の面に、低融点金属を介して接続されている。
【００５４】
回路基板３０は、図６に示すように、絶縁性基板３１、配線パターン３２、および接続端子３３を備えている。絶縁性基板３１は、特に限定されるものではなく、回路基板の基板として従来公知の絶縁性基板を用いることができる。具体的には、例えば、ガラスエポキシ樹脂基板、セラミック基板、プラスチック基板、およびポリイミド基板等を挙げることができる。
【００５５】
配線パターン３２は、絶縁性基板３１上に形成されている。絶縁性基板３１上に配線パターン３２を形成する方法は特に限定されるものではなく、従来公知の方法により形成することができる。また、図６に示すように、配線パターン３２上には、配線パターン３２を覆うように、ソルダーレジスト膜３４が形成されていてもよい。ソルダーレジスト膜３４としては、例えば、エポキシ樹脂からなる絶縁性の樹脂被膜を好適に用いることができる。
【００５６】
接続端子３３は、半導体チップ１０と、配線パターン３２とを電気的に接続するための端子である。接続端子３３の材料は、特に限定されるものではなく、接続端子として用いることが可能な従来公知の材料を用いることができる。具体的には、例えば、Ｎｉ／Ａｕめっき等により形成することができる。
【００５７】
本実施形態にかかる電子回路素子２は、その製造方法について後述するので、ここでは詳細は説明しないが、フリップチップ実装用半導体チップ１を、回路基板３０上にフリップチップ実装したものであるため、図５に示すように、バンプギャップ２５内に、低融点金属４１が吸い上げられている。電子回路素子２において、バンプギャップ２５内に、低融点金属４１が存在することは、電子回路素子２を断面研磨したり、フリップチップ実装用半導体チップ１と回路基板３０とを剥離して観察したりすることにより、確認することができる。
【００５８】
また、本実施形態にかかる電子回路素子２は、アクティブマトリクス型の液晶表示装置やパッシブ（マルチプレックス）駆動型表示装置等の各種の表示装置をはじめ、種々の電子機器、例えば携帯電話、ＰＤＡ、ＯＡ機器等の各種電子機器に広く用いることができる。したがって、本発明の一実施形態として、本実施形態にかかる電子回路素子２を備える各種デバイスが含まれる。
【００５９】
以下、本実施形態にかかる電子回路素子の製造方法について説明する。
【００６０】
本発明にかかる電子回路素子の製造方法は、半導体チップを回路基板上にフリップチップ実装する工程を含むものである。ここでは、フリップチップ実装用半導体チップ１を回路基板３０上にフリップチップ実装した電子回路素子２を製造する実施形態について説明する。
【００６１】
本実施形態にかかる電子回路素子の製造方法は、図８に示すように、ボンディング用バンプ１２にフラックスを転写する工程（以下、「フラックス転写工程」ともいう）と、ボンディング用バンプ１２を回路基板３０の接続端子３３と位置合わせし、フリップチップ実装用半導体チップ１を回路基板３０上に、荷重により搭載する工程（以下、「搭載工程」ともいう）と、低融点金属を溶融し、ボンディング用バンプ１２と接続端子３３とを半田接続する工程（以下、「半田接続工程」ともいう）と、フラックスの残渣を洗浄により除去する工程（以下、「洗浄工程」ともいう）と、半導体チップ１０と回路基板３０との間隙部をアンダーフィル樹脂により封止する工程（以下、「アンダーフィル工程」ともいう）を含む。また、上記フラックス転写工程の前に、フリップチップ実装用半導体チップ１を製造する工程（以下、「半導体チップ製造工程」ともいう）を含んでいてもよい。また、詳細は後述するが、上記フラックス転写工程および洗浄工程を行わない実施形態とすることができる。以下、上記各工程について詳細に説明する。
【００６２】
（１）半導体チップ製造工程
半導体チップ製造工程では、フリップチップ実装用半導体チップ１を製造する。具体的には、まず、半導体チップ１０の片面に電極パッド１１を、スパッタ等の従来公知の方法で形成する。電極パッド１１は、半導体チップ１０の接続端子の数に応じた数だけ形成する。次に、各電極パッド１１上に、ボンディング用バンプ１２を形成する。ボンディング用バンプ１２の形状は、上記例示した形状のいずれであってもよく、電極パッド１１ごとに、ボンディング用バンプ１２の形状が異なっていてもよい。さらに、ボンディング用バンプ１２の先端部、換言すれば、回路基板３０の接続端子３３との接触部に、低融点金属層を形成してもよい。なお、ボンディング用バンプ１２の低融点金属層は、回路基板３０の接続端子３３の表面に低融点金属層が形成されている場合には、形成しなくてもよい。
【００６３】
電極パッド１１上に、ボンディング用バンプ１２を形成する方法は、特に限定されるものではなく、上記例示した従来公知の方法を適宜、選択して用いればよい。また、バンプギャップ２５の内壁に対して、低融点金属の濡れ性を向上させるための処理を行ってもよい。具体的には、フラックス等によるコーティング処理を行ってもよい。
【００６４】
（２）フラックス転写工程
フラックス転写工程では、フリップチップ実装用半導体チップ１のボンディング用バンプ１２をフラックスに浸漬する。上記フラックスは、特に限定されるものではなく、ロジン系フラックス、有機中間体フラックス、および無機系フラックス等、従来公知のフラックスを用いることができる。本実施形態では、上記フラックスとして、比重が１〜１０のフラックスを用いることが好ましく、比重が１〜２のフラックスを用いることがより好ましい。上記構成によれば、上記フラックスを、バンプギャップ２５内に、毛細管現象により吸い上げることができる。その結果、上記フラックスを、上記ボンディング用バンプ１２に効率よく転写することができる。
【００６５】
（２）搭載工程
搭載工程では、上記フラックス転写工程後のフリップチップ実装用半導体チップ１を、低融点金属層が接続端子３３を覆うように形成された回路基板３０上に荷重により搭載する。より詳しく説明すると、上記フラックス転写工程においてフラックスが転写されたボンディング用バンプ１２と、回路基板３０の接続端子３３との位置合わせを行う。そして、上記フリップチップ実装用半導体チップ１を回路基板３０上に荷重により搭載する。これにより、上記接続端子３３上の低融点金属層の表面の酸化膜が、上記フラックスにより除去される。
【００６６】
（３）半田接続工程
上記搭載工程後、半田接続工程では、低融点金属を溶融し、ボンディング用バンプ１２と接続端子３３とを半田接続する。半田接続工程において、半田接続する方法は特に限定されるものではなく、例えば、熱圧着やリフローにより行えばよい。例えば、リフローによりボンディング用バンプ１２と接続端子３３とを、低融点金属を介して接続する場合、搭載工程後のボンディング用バンプ１２と接続端子３３との間にある低融点金属層をリフローにより溶融させる。この際、ボンディング用バンプ１２と接続端子３３との接触部では、溶融した低融点金属が余剰となる。上述したように、ボンディング用バンプ１２に設けられたバンプギャップ２５は、溶融状態にある低融点金属を毛細管現象により吸い上げ可能である。したがって、上記余剰な低融点金属は、バンプギャップ２５内に毛細管現象により吸い上げられる。それゆえ、低融点金属が電極パッド１１の外側にはみ出し、隣接する端子とリークすることを防ぐことができる。なお、上記リフローの温度は、特に限定されるものではなく、溶融させる低融点金属の種類に応じて適切な温度を選択すればよい。一般的には、２２０〜２６０℃でリフローを行うことによって、上記低融点金属を溶融させることができる。
【００６７】
また、熱圧着によりボンディング用バンプ１２と接続端子３３とを、低融点金属を介して接続する場合、ボンディング用バンプ１２を接続端子３３に押し付け、熱圧着させる。この際、圧着部では、余分な溶融状態の低融点金属が生じる。しかし、上記構成によれば、余分な低融点金属は、バンプギャップ２５内に毛細管現象により吸い上げられる。それゆえ、低融点金属が電極パッド１１の外側にはみ出し、隣接する端子とリークすることを防ぐことができる。なお、熱圧着により、ボンディング用バンプ１２と接続端子３３とを、低融点金属を介して接続する場合、フリップチップ実装用半導体チップ１を回路基板３０上に、搭載する時の速度は特に限定されるものではないが、０．５ｍｍ／秒程度、具体的には、０．２ｍｍ／秒〜０．８ｍｍ／秒とすることが好ましい。このような搭載スピードとすれば、溶融した低融点金属が、飛び散ることがない。また、上記搭載スピードとすれば、回路基板３０上に形成される低融点金属層の厚みが厚くても、ボンディング用バンプ１２が接続端子３３に押し付けられたときに生じる余分な溶融状態の低融点金属が電極パッド１１の外側にはみ出すことを防止することができる。
【００６８】
また、フリップチップ実装用半導体チップ１が電極パッド１１を複数備えている場合、その配置を千鳥配置とすることにより、低融点金属が電極パッド１１の外側にはみ出し、隣接する端子とリークすることをより効果的に防ぐことができる。これにより、より狭ピッチ化を図ることができる。
【００６９】
上記溶融した低融点金属は、冷却もしくは自然冷却により固化し、ボンディング用バンプ１２と接続端子３３とは低融点金属を介して接続される。これにより、上記回路基板３０上の配線パターンが、上記半導体チップ１０と電気的に接続される。
【００７０】
（４）洗浄工程
洗浄工程では、フラックスの残渣を洗浄により除去する。これにより、ボンディング用バンプ１２と接続端子３３との接続部分の腐食を防ぐことができる。洗浄方式は、特に限定されるものではなく、フラックスの種類、使用装置等に応じて、適宜適した洗浄方式を採用すればよい。洗浄方式として、具体的には、例えば、超音波洗浄、ダイレクトパス、およびジェット水流等を挙げることができる。また、洗浄剤も、フラックスの種類に応じて適宜選択すればよい。具体的には、フラックスの種類に応じて、水系洗浄剤、準水系洗浄剤、および非水系洗浄剤から選択して用いればよい。
【００７１】
（５）アンダーフィル工程
アンダーフィル工程では、上記洗浄工程後、半導体チップ１０と回路基板３０との間隙部をアンダーフィル樹脂により封止する。これにより、半導体チップ１０と回路基板３０との熱膨張係数の差により発生する熱応力が、ボンディング用バンプ１２と接続端子３３との接続部分に集中することを防ぐことができる。つまり、半導体チップ１０と回路基板３０とのバンプ接続部分を補強することができる。
【００７２】
上記アンダーフィル樹脂は、特に限定されるものではなく、例えば、エポキシ樹脂等を用いることができる。また、上記アンダーフィル樹脂には、熱膨張係数を制御するために、樹脂中にフィラーを含有させてもよい。一般的に、上記フィラーの含有量を増加させることにより、熱膨張係数は低下し、樹脂の粘度は増大する。
【００７３】
本実施形態にかかる電子回路素子の製造方法は、上記構成を備えるため、リークの少ない電子回路素子を効率よく製造することができる。また、端子間のリークが防止されているため、配線のより狭ピッチ化を図ることができる。
【００７４】
上記実施形態では、接続端子３３に低融点金属からなる層が形成されており、ボンディング用バンプ１２が金等によって形成されている実施形態について説明したが、本発明はこれに限定されない。すなわち、図７に示すように、回路基板３０の接続端子３３が、Ｎｉ／Ａｕめっきされており、ボンディング用バンプ１２の先端に低融点金属層が形成されている実施形態とすることができる。このような実施形態では、フラックス転写工程で、表面の酸化膜が除去される。これにより、上説した電子回路素子の製造方法と同一の原理に基づいて、電子回路素子２を製造することができる。
【００７５】
また、上記実施形態では、フラックス転写工程を含む製造方法について説明したが、本発明はこれに限定されない。すなわち、上記フラックス転写工程を含まない実施形態とすることもできる。具体的には、例えば、上記搭載工程において、半導体チップ１０のボンディング用バンプ１２を、回路基板３０の接続端子３３に対して加圧し、接続端子３３の低融点金属層の表面の酸化膜を破壊する実施形態や、回路基板３０の接続端子３３の低融点金属層の表面に予めフラックスを塗布して、酸化膜を除去しておく実施形態とすることもできる。
【００７６】
また、低融点金属層の表面の酸化膜の除去にフラックスを用いない実施形態や、フラックスとして無洗浄フラックスを用いる実施形態では、上記洗浄工程を省くことができる。
【００７７】
なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００７８】
以上のように、本発明では、フリップチップ実装用半導体チップのボンディング用バンプに、半田材料が毛細管現象により吸い上げ可能なバンプギャップが形成されているため、フリップチップ実装時に生じた余分な溶融状態の半田材料が上記バンプギャップ内に吸い上げられている。それゆえ、隣接する端子間でのリークが防止されている。したがって、本発明は、半導体チップと回路基板とがフリップチップ接続された電子回路素子を用いる産業分野に広く用いることができる。例えば、アクティブマトリクス型の液晶表示装置やパッシブ（マルチプレックス）駆動型表示装置等の各種の表示装置をはじめ、種々の電子機器、例えば携帯電話、ＰＤＡ、ＯＡ機器等の各種電子機器に広く用いることができる。
【図面の簡単な説明】
【００７９】
【図１】図１（ａ）は、本発明の一実施形態にかかる半導体チップの電極パッドの配置およびバンプの形状を示す上面図であり、図１（ｂ）は、該電極パッドおよびバンプを拡大した上面図である。
【図２】図２（ａ）は、本発明の別の実施形態にかかる半導体チップの電極パッドの配置およびバンプの形状を示す上面図であり、図２（ｂ）は、該半導体チップの電極パッドおよびバンプを拡大して示す上面図である。
【図３】図３（ａ）〜（ｄ）は、本発明の実施形態にかかるバンプの形状を示す上面図である。
【図４】図４（ａ）および（ｂ）は、本発明の一実施形態にかかる半導体チップの電極パッドの配置を示す上面図である。
【図５】図１は、本発明の一実施形態にかかる電子回路素子の断面図である。
【図６】図６は、本発明の一実施形態にかかる回路基板の断面図である。
【図７】図７は、本発明の一実施形態にかかる半導体チップおよび回路基板の断面図である。
【図８】図８は、本発明の一実施形態にかかる電子回路素子の製造方法の各工程を示す図である。
【図９】図９は、従来技術の半導体チップの電極パッドの配置およびバンプの形状を示す上面図である。
【符号の説明】
【００８０】
１      フリップチップ実装用半導体チップ
２      電子回路素子
１０      半導体チップ
１１      電極パッド
１２      ボンディング用バンプ
１２ａ    バンプ
１２ｂ    バンプ
１２ｃ    バンプ
１５      ボンディング用バンプ
２５      バンプギャップ
３０      回路基板
３１      絶縁性基板
３２      配線パターン
３３      接続端子
３５      接続端子
４０      アンダーフィル樹脂
４１      低融点金属
【図１】
2009021531.tif 000003
【図２】
2009021531.tif 000004
【図３】
2009021531.tif 000005
【図４】
2009021531.tif 000006
【図５】
2009021531.tif 000007
【図６】
2009021531.tif 000008
【図７】
2009021531.tif 000009
【図８】
2009021531.tif 000010
【図９】
2009021531.tif 000011