(57)【要約】      （修正有）【課題】装置が小型化され、価格が安価であり、回路が安易な構成の受信装置を提供する。【解決手段】ＣＤＭＡ方式の信号を受信する受信装置において、受信レベルを一定にするために、ダミーデータ生成部が、デジタル周波数ダウンコンバータ部のデジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータを生成し、ダミーデータ加算部が、アナログ周波数ダウンコンバータ部が出力するアナログＩＦ信号に、ダミーデータを加算する。【選択図】図１
2009171148.tif 000002
【特許請求の範囲】
【請求項１】
ＣＤＭＡ方式の信号を受信する受信装置において、
受信レベルを一定にするよう、受信信号にダミーデータを加算するダミーデータ加算部を備えたことを特徴とする受信装置。
【請求項２】
前記ダミーデータを生成するダミーデータ生成部をさらに備えたことを特徴とする請求項１に記載の受信装置。
【請求項３】
受信部とダウンコンバータ部とＢＰＦとを有するアナログ周波数ダウンコンバータ部をさらに備え、
前記ダミーデータ加算部が、前記アナログ周波数ダウンコンバータ部が出力するアナログＩＦ信号に前記ダミーデータを加算することを特徴とする請求項１に記載の受信装置。
【請求項４】
前記ダミーデータ加算部の出力が入力される、ＡＤＣとキャリアごとのデジタル処理部とＭＵＸとを有するデジタル周波数ダウンコンバータ部をさらに備え、
前記ダミーデータ生成部が、前記デジタル周波数ダウンコンバータ部の前記デジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータを生成することを特徴とする請求項２に記載の受信装置。
【請求項５】
前記ダミーデータ生成部がマイクロコントローラとＤＡＣとを有し、
前記マイクロコントローラが前記デジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータのデジタル信号を生成し、前記ＤＡＣが該デジタル信号をアナログ信号に変換し、該アナログ信号が前記ダミーデータとして前記ダミーデータ加算部に出力されることを特徴とする請求項４に記載の受信装置。
【請求項６】
自動利得制御部をさらに備えたことを特徴とする請求項１ないし５のうちのいずれか１項に記載の受信装置。
【請求項７】
該受信装置の通信相手である送信装置が送信するスクランブリングコードと異なるコードのＷ−ＣＤＭＡ波をダミーデータとして用いることを特徴とする請求項１ないし６のうちのいずれか１項に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は受信装置に関し、特に受信したマルチキャリアを一括復調する受信装置に関する。
【背景技術】
【０００２】
従来のＣＤＭＡ（Code Division Multiple Access）方式におけるマルチキャリアを復調する受信装置は、キャリアごとにアナログ周波数ダウンコンバータ部を具備する構成であった。この場合、装置が大型化になると同時に、消費電力の増大、価格が高価であるといった問題点があった。
【０００３】
そこで、特許文献１のように、１つのアナログ周波数ダウンコンバータ部を備え、一括復調する構成が考えられた。
【０００４】
図９は、特許文献１に記載の従来の受信装置の構成を示すブロック図である。
【０００５】
図９に示すように、この従来技術では、アンテナ１０と、アナログ周波数ダウンコンバータ部２０と、帯域通過フィルタ９１と帯域通過フィルタ９２と帯域通過フィルタ９３と減衰器９４と減衰器９５と減衰器９６と合成器９７とを有するＩＦアナログ処理部９０と、ゲインコントロール部８０と、ＡＧＣ制御部７１とＤＡＣ７２とを有する自動利得制御部７０と、減衰器制御部１００と、デジタル周波数ダウンコンバータ部４０と、チャネル処理部５０とを有して構成される。
【０００６】
この構成において、アンテナ１０で受信した信号を１つのアナログ周波数ダウンコンバータ部２０で処理する。
【０００７】
【特許文献１】特開２００１−１２７７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述の従来例では以下のような問題があった。
【０００９】
すなわち、図９に示した従来の構成においては、アナログ周波数ダウンコンバータ部２０から出力された各キャリアは、アナログ信号のままＩＦアナログ処理部９０で分配されて帯域通過フィルタ９１、９２および９３にて各キャリアを抽出することになり、その後に減衰器９４、９５および９６に入力され、減衰器制御部１００で各キャリアの合成器９７への入力レベルが同レベルとなるように制御され、合成器９７で再び各キャリアが合成される。このため、装置の大型化、価格が高価である、回路の複雑であるといった観点では効果が不十分であった。
【００１０】
本発明は上記の点にかんがみてなされたもので、装置が小型化され、価格が安価であり、回路が安易な構成の受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するにあたり、本発明は、ダミーデータ生成部から生成されたダミーデータをマルチキャリア信号である希望波とダミーデータ加算部で各希望波キャリアをアナログ分配及び合成することなく加算する。この構成により、装置が小型化され、価格が安価であり、回路が安易な構成の受信装置を提供することが可能である。
【００１２】
本発明は、ＣＤＭＡ方式の信号を受信する受信装置において、受信レベルを一定にするよう、受信信号にダミーデータを加算するダミーデータ加算部を備えたことを特徴とする。
【００１３】
また本発明は、前記ダミーデータを生成するダミーデータ生成部をさらに備えたことを特徴とする。
【００１４】
また本発明は、受信部とダウンコンバータ部とＢＰＦとを有するアナログ周波数ダウンコンバータ部をさらに備え、前記ダミーデータ加算部が、前記アナログ周波数ダウンコンバータ部が出力するアナログＩＦ信号に前記ダミーデータを加算することを特徴とする。
【００１５】
また本発明は、前記ダミーデータ加算部の出力が入力される、ＡＤＣとキャリアごとのデジタル処理部とＭＵＸとを有するデジタル周波数ダウンコンバータ部をさらに備え、前記ダミーデータ生成部が、前記デジタル周波数ダウンコンバータ部の前記デジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータを生成することを特徴とする。
【００１６】
また本発明は、前記ダミーデータ生成部がマイクロコントローラとＤＡＣとを有し、前記マイクロコントローラが前記デジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータのデジタル信号を生成し、前記ＤＡＣが該デジタル信号をアナログ信号に変換し、該アナログ信号が前記ダミーデータとして前記ダミーデータ加算部に出力されることを特徴とする。
【００１７】
また本発明は、自動利得制御部をさらに備えたことを特徴とする。
【００１８】
また本発明は、該受信装置の通信相手である送信装置が送信するスクランブリングコードと異なるコードのＷ−ＣＤＭＡ波をダミーデータとして用いることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、状況に応じてキャリアにダミーデータを加算し、キャリアごとの受信レベルを一定にすることにより、装置が小型化され、価格が安価であり、回路が安易な構成の受信装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
本発明は、マルチキャリアを一括復調する受信機において、状況に応じてキャリアごとにダミーデータを加算し、キャリアごとの受信レベルを一定にすることにより、小型化、安価、安易な構成の受信装置を提供する。
【００２２】
図１は、本発明の一実施の形態による受信装置の構成を示すブロック図である。
【００２３】
本実施の形態の受信装置は、図１に示すように、アンテナ１０と、アナログ周波数ダウンコンバータ部２０と、ダミーデータ加算部３０と、デジタル周波数ダウンコンバータ部４０と、チャネル処理部５０と、ダミーデータ生成部６０とを有して構成される。
【００２４】
この構成において、アンテナ１０から入力された複数の受信キャリアは、アナログ周波数ダウンコンバータ部２０に出力される。
【００２５】
アナログ周波数ダウンコンバータ部２０に入力された複数の受信キャリアは、ダウンコンバートされた後にダミーデータ加算部３０に出力される。
【００２６】
ダミーデータ加算部３０に入力された複数の受信キャリアは、状況に応じて、ダミーデータ生成部６０によって生成されたダミーデータが加算された後にデジタル周波数ダウンコンバータ部４０に出力される。
【００２７】
デジタル周波数ダウンコンバータ部４０に入力された複数の受信キャリアは、デジタル変換された後にキャリアごとに処理され、チャネル処理部５０に出力される。また、デジタル周波数ダウンコンバータ部４０は、キャリアレベル情報をダミーデータ生成部６０に出力する。
【００２８】
ダミーデータ生成部６０に入力されたキャリアレベル情報は、ダミーデータ生成の元となり、ダミーデータ生成部６０は生成したダミーデータをダミーデータ加算部３０に出力する。
【００２９】
次に本実施の形態の受信回路の動作について、図１の受信回路が、Ｗ−ＣＤＭＡ方式のＱＰＳＫ変調でチップレート３．８４Ｍｃｐｓ、帯域幅５ＭＨｚの周波数が隣り合った３本のキャリアが入力される無線基地局装置である場合を例にして、図１を参照して説明する。
【００３０】
アンテナ１０から入力された、複数の移動端末機から伝送された３本のＦ１、Ｆ２およびＦ３のアナログＲＦ信号は、アナログ周波数ダウンコンバータ部２０に入力される。
【００３１】
図２は、図１に示したアナログ周波数ダウンコンバータ部２０の内部構成を示すブロック図である。
【００３２】
図２に示すように、アナログ周波数ダウンコンバータ部２０は、受信部２１と、ダウンコンバータ部２２と、ＢＰＦ（バンドパスフィルタ）２３とを有して構成される。
【００３３】
受信された３本のアナログＲＦ信号は、受信部２１に入力され、図示しないＤｕｐｌｅｘｅｒ（デュプレクサ）により帯域を制限された後、図示しないＡＭＰ（アンプ）により増幅される。
【００３４】
次に、３本のアナログＲＦ信号は、ダウンコンバータ部２２に入力され、図示しない局部発振器から任意のローカル周波数を発生させ、図示しないミキサにより局部発振器から発生するローカル周波数と受信部２１から出力される３本のアナログＲＦ信号とを各々ミキシングして３本のアナログＩＦ信号として出力される。
【００３５】
次に、３本のアナログＩＦ信号は、ＢＰＦ２３に入力され、３本のアナログＩＦ信号の帯域幅に該当する帯域に帯域制限される。たとえば３本のＩＦ信号の中心周波数をそれぞれ、Ｆ１＝１０．３６ＭＨｚ、Ｆ２＝１５．３６ＭＨｚ、Ｆ３＝２０．３６ＭＨｚであれば、それぞれ５ＭＨｚの帯域幅を持つため、７．８６ＭＨｚから２２．８６ＭＨｚが通過可能なＳＡＷフィルタを用いる。
【００３６】
次に、ＢＰＦ２３から出力された３本のアナログＩＦ信号は、図１に示したダミーデータ加算部３０に入力され、３本のアナログＩＦ信号と同一中心周波数の３本のダミーデータ（ダミーデータ生成部６０によって生成されたダミーデータ）と加算され、３本の合成アナログＩＦ信号となる。このときのダミーデータの電力レベルは、それぞれの周波数ごとの加算結果が３本共に同電力レベルになり、且つ後段のブロックに最適なレベルとなるようにする（ダミーデータの加算方法の詳細は後述する）。
【００３７】
図３は、図１に示したデジタル周波数ダウンコンバータ部４０の内部構成を示すブロック図である。
【００３８】
図３に示すように、デジタル周波数ダウンコンバータ部４０は、ＡＤＣ（Analog to Digital Converter）４１と、デジタル処理部４２と、デジタル処理部４３と、デジタル処理部４４と、ＭＵＸ（multiplexer）４５とを有して構成される。
【００３９】
ダミーデータ加算部３０から出力された３本の合成アナログＩＦ信号は、デジタル周波数ダウンコンバータ部４０のＡＤＣ４１に入力され、合成アナログＩＦ信号から合成デジタルＩＦ信号に変換される。
【００４０】
次に、３本の合成デジタルＩＦ信号は、デジタル処理部４２、４３および４４に入力される。デジタル処理部４２、４３および４４では、まず、それぞれの合成デジタルＩＦ信号を抽出する。たとえばデジタル処理部４２ではＦ１、デジタル処理部４３ではＦ２、デジタル処理部４４ではＦ３の合成デジタルＩＦ信号を抽出できるようにする。具体的な実現方法はデジタルフィルタを用いればよい。
【００４１】
その後、デジタルフィルタでそれぞれ分離された３本の合成デジタルＩＦ信号はＱＰＳＫ復調され、Ｉ、Ｑチャネル信号に分離される。
【００４２】
次に、それぞれＱＰＳＫ復調された３本の合成デジタルＩＦ信号は、ＭＵＸ４５に入力され、マルチプレキシングされ、チャネル処理部５０に出力される。
【００４３】
一方、デジタル周波数ダウンコンバータ部４０のデジタル処理部４２、４３および４４では、デジタルフィルタ後のＦ１、Ｆ２およびＦ３のキャリアレベル情報をそれぞれダミーデータ生成部６０へ出力する。具体的にはＡＤＣ４１でデジタル変換され、デジタルフィルタ通過後のＦ１、Ｆ２およびＦ３のデータは振幅値であるため、一定期間の振幅の２乗平均値をそれぞれ算出すればよい。
【００４４】
図４は、図１に示したダミーデータ生成部６０の内部構成を示すブロック図である。
【００４５】
図４に示すように、ダミーデータ生成部６０は、マイクロコントローラ６１と、ＤＡＣ（Digital to Analog Converter）６２とを有して構成される。
【００４６】
ダミーデータ生成部６０のマイクロコントローラ６１では、デジタル周波数ダウンコンバータ部４０から出力されたＦ１、Ｆ２およびＦ３のキャリアレベル情報によりそれぞれの入力レベル情報を随時知ることができる。
【００４７】
次に、ダミーデータ生成方法について説明する。たとえばＡＤＣ４１の有効ビット数から求められるＡＤＣ４１への平均入力レベルを＋７．８ｄＢｍとし、図５および図６に示すように、ダミーデータ加算前の信号を希望波、ダミーデータを加算した後の信号を合成波とすると、Ｆ１、Ｆ２およびＦ３のＡＤＣ４１への希望波の入力レベルがそれぞれ０ｄＢｍ、＋３ｄＢｍ、−１０ｄＢｍであった場合は、Ｆ１、Ｆ２およびＦ３それぞれの合成波を＋３ｄＢｍにするためにＦ１は０ｄＢｍ、Ｆ２は不要、Ｆ３は＋２．７８ｄＢｍのダミーデータを加算する。ダミーデータの生成は具体的には、希望波の搬送波を、
希望波の搬送波Ｆ１＝Ａ１・ｓｉｎ（ω・ｔ）・・・式（１）
希望波の搬送波Ｆ２＝Ａ２・ｓｉｎ（ω・ｔ）・・・式（２）
希望波の搬送波Ｆ３＝Ａ３・ｓｉｎ（ω・ｔ）・・・式（３）
とすると、
ダミーデータＦ１＝Ａ４・ｓｉｎ（ω・ｔ＋θ）・・・式（４）
ダミーデータＦ２＝Ａ５・ｓｉｎ（ω・ｔ＋θ）・・・式（５）
ダミーデータＦ３＝Ａ６・ｓｉｎ（ω・ｔ＋θ）・・・式（６）
をマイクロコントローラ６１でそれぞれ生成し、ＤＡＣ６２でデジタル信号からアナログ信号に変換し、ダミーデータ加算部３０に出力すればよい。尚、ダミーデータは無変調波で生成すればよい。
【００４８】
また、具体的な加算方法はハイフリッド素子で実施すればよい。
【００４９】
なお、実際の希望波は変調波のため、加算後の合成波は、
合成波Ｆ１＝（Ａ１＋Ａ４）・ｓｉｎ（（ω１・ｔ＋ω４・ｔ＋θ）／２）・ｃｏｓ（（ω１・ｔ−ω４・ｔ−θ）／２）・・・式（７）
合成波Ｆ２＝（Ａ２＋Ａ５）・ｓｉｎ（（ω２・ｔ＋ω５・ｔ＋θ）／２）・ｃｏｓ（（ω２・ｔ−ω５・ｔ−θ）／２）・・・式（８）
合成波Ｆ３＝（Ａ３＋Ａ６）・ｓｉｎ（（ω３・ｔ＋ω６・ｔ＋θ）／２）・ｃｏｓ（（ω３・ｔ−ω６・ｔ−θ）／２）・・・式（９）
となるため、式（４）〜（６）のθが１８０度の場合でも加算後に打ち消しあうことがない。
【００５０】
以上より、図５および図７に示すように、希望波とダミーデータとを加算した合成波は、Ｆ１、Ｆ２およびＦ３すべて＋３ｄＢｍとなる。
【００５１】
また、ＡＤＣ４１の入力レベルは３本の＋３ｄＢｍの和となるため、７．８ｄＢｍとなる。このようにＡＤＣ４１の入力レベルのそれぞれの合成波が常に＋３ｄＢｍ一定になるように入力レベルを監視し、不足があればダミーデータを加算すればよい。
【００５２】
なお、ダミーデータ加算によりチャネル処理部５０で算出される各移動端末機のＳＩＲが低くなるが、この場合、無線基地局装置より移動端末機に対して、送信電力を上げる指示が通知される。よって、各移動端末機の通話は保持される。
【００５３】
また、基本的にＡＤＣ４１のダイナミックレンジをアンテナ１０から入力される希望波の入力レベルを想定して選定しておけば不要な構成であるが、図８に示すように、ダミーデータ生成部６０で算出した希望波の入力レベル情報を、自動利得制御部７０（ＡＧＣ（Automatic Gain Control）制御部７１とＤＡＣ７２とからなる。）のＡＧＣ制御部７１に入力し、希望波の入力レベルが過大の場合のみ電力レベルを減衰させる信号をＤＡＣ７２に出力し、デジタルからアナログ変換後にゲインコントロール部８０に出力して、あらかじめ希望波の全体の電力レベルを減衰させる構成を採用してもよい。
【００５４】
上述のように、本発明は、ダミーデータ生成部から生成されたダミーデータをマルチキャリア信号である希望波とダミーデータ加算部で各希望波キャリアをアナログ分配および合成することなく加算できるため、装置の小型化、価格が安価である、回路が安易な構成の受信装置を提供することができる。
【００５５】
なお、本発明の他の実施の形態として、その基本的構成は上述の実施の形態と同様にし、ダミーデータとして、移動端末機が送信するスクランブリングコードと異なるコードのＷ−ＣＤＭＡ波を使用することも可能である。この場合のメリットとしては、加算したダミーデータをチャネル処理部５０で逆拡散により抽出できるか否かを判断することにより回路の故障検出をすることができる点にある。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施の形態による受信装置の構成を示すブロック図である。
【図２】図１に示したアナログ周波数ダウンコンバータ部２０の内部構成を示すブロック図である。
【図３】図１に示したデジタル周波数ダウンコンバータ部４０の内部構成を示すブロック図である。
【図４】図１に示したダミーデータ生成部６０の内部構成を示すブロック図である。
【図５】信号レベルの一例を示す表図である。
【図６】希望波およびダミーデータの一例を示す図である。
【図７】合成波の一例を示す図である。
【図８】本発明の実施の形態において自動利得制御装部を設けた構成を示すブロック図である。
【図９】特許文献１に記載の従来の受信装置の構成を示すブロック図である。
【符号の説明】
【００５７】
１０  アンテナ
２０  アナログ周波数ダウンコンバータ部
２１  受信部
２２  ダウンコンバータ部
２３  ＢＰＦ
３０  ダミーデータ加算部
４０  デジタル周波数ダウンコンバータ部
４１  ＡＤＣ
４２  デジタル処理部
４３  デジタル処理部
４４  デジタル処理部
４５  ＭＵＸ
５０  チャネル処理部
６０  ダミーデータ生成部
６１  マイクロコントローラ
６２  ＤＡＣ
７０  自動利得制御部
７１  ＡＧＣ制御部
７２  ＤＡＣ
８０  ゲインコントロール部
９０  ＩＦアナログ処理部
９１  帯域通過フィルタ
９２  帯域通過フィルタ
９３  帯域通過フィルタ
９４  減衰器
９５  減衰器
９６  減衰器
９７  合成器
１００  減衰器制御部
【図１】
2009171148.tif 000003
【図２】
2009171148.tif 000004
【図３】
2009171148.tif 000005
【図４】
2009171148.tif 000006
【図５】
2009171148.tif 000007
【図６】
2009171148.tif 000008
【図７】
2009171148.tif 000009
【図８】
2009171148.tif 000010
【図９】
2009171148.tif 000011