(57)【要約】【課題】アンテナ付き集積回路パッケージを提供する。【解決手段】ストリップ導体３３０、２３０及び１３０が接続されている。ストリップ導体１３１及び２３１が接続され、スロット２２１ｓと電磁結合し、導波管Ｗｇを介してスロット２２２ｓに電磁結合し、更にストリップ導体２３２に結合する。各ストリップ導体はグランド層３２０ｇ、２２０ｇ、１２０ｇ、１２１ｇ、２２１ｇ、２２２ｇとマイクロストリップ線路を形成している。こうして、半導体基板１５０の素子領域ＤＡに形成された回路に、ストリップ導体３３０から入力でき、且つアンテナ２３２Ａから出力できるアンテナ付き集積回路パッケージとなる。【選択図】図２
2009038696.tif 000002
【特許請求の範囲】
【請求項１】
回路配線の形成された板状又は膜状の誘電体から成る実装基板と、回路配線及びアンテナの形成された板状の基体から成る筐体部と、集積回路チップとを電気的に接続した集積回路パッケージであって、
前記実装基板は、裏面に実装基板グランド層を、表面に実装基板ストリップ導体を有し、
前記筐体部は、前記基体の第１の面に、
集積回路チップを配設する凹部と、
前記凹部を除く部分に形成された導体から成る第１グランド層と、
第１グランド層の上に形成された第１誘電体層と、
第１誘電体層の上に形成された、筐体ストリップ導体と第１スロット結合ストリップ導体を有し、
前記筐体部は、前記基体の第２の面に、
導体から成る第２グランド層と、
第２グランド層の上に形成された第２誘電体層と、
第２誘電体層の上に形成された、第２スロット結合ストリップ導体とそれと接続された少なくとも１個の導体から成る平面アンテナを有し、
前記筐体部は、前記凹部を除く部分に形成された、前記第１の面から前記第２の面までを貫く貫通孔から成る導波管と、
前記導波管に結合する、第１グランド層の開口部から成る第１スロットと第２グランド層の開口部から成る第２スロットを有し、
前記第１スロット結合ストリップ導体と前記第１スロットとが結合し、
前記第２スロットと前記第２スロット結合ストリップ導体とが結合し、
前記集積回路チップは、その表面に、
チップグランド層と、
チップグランド層上に形成されたチップ誘電体層と、
チップ誘電体層上に形成された、チップストリップ導体とスロット接続チップストリップ導体とを有し、
前記筐体部の前記凹部に前記集積回路チップを固定して、前記筐体ストリップ導体と前記チップストリップ導体とを接続し、前記スロット接続チップストリップ導体と前記第１スロット結合ストリップ導体とを接続し、
前記筐体部の前記第１の面が前記実装基板の表面と向きあうように、前記集積回路チップを固定した前記筐体部を前記実装基板に固定して前記実装基板ストリップ導体と前記筐体ストリップ導体とを接続したことを特徴とするアンテナ付き集積回路パッケージ。
【請求項２】
ミリ波集積回路であることを特徴とする請求項１に記載のアンテナ付き集積回路パッケージ。
【請求項３】
前記筐体部の前記基体は導体から成ることを特徴とする請求項１又は請求項２に記載のアンテナ付き集積回路パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はミリ波集積回路のパッケージに関し、特にアンテナを入出力手段の１つとして有する集積回路パッケージに関する。本発明は、いわゆる３次元モノリシックマイクロ波集積回路（３Ｄ−ＭＭＩＣ）、即ち誘電体層を挟んだグランド層とストリップ導体とによるマイクロストリップ線路を表面に有する集積回路に有効である。尚、パッケージ実装とは、極めて小さいミリ波ＩＣを裸で実装基板に実装して例えば樹脂封止等するのではなく、予め別の筐体にマウントしてから実装基板にフリップチップ実装することで、当該筐体をミリ波ＩＣの保護筐体とするものを言うものとする。
【背景技術】
【０００２】
近年、ミリ波ＩＣも高集積化の方向にあり、これにともないハイブリッドＩＣからパッケージ実装になる可能性がある。すると、ＩＣ内部で配線が完結した場合、ＩＣパッケージからの高周波の出口はアンテナのみで十分となることも想定される。そこで、パッケージ自体にアンテナを装着し、実装基板の回路配線とは例えば入力信号線と定電位の供給線のみと接続し、ＩＣパッケージ内ですべてが完結する構造が最終的なスタイルとして登場してきた。
【０００３】
ここで公知技術として以下を挙げる。
【特許文献１】特開２００１−２９２０２６号公報
【特許文献２】特開２００２−０７６７２３号公報
【非特許文献１】Gildas P. Gauthier et al, "A 94 GHz Aperture-Coupled Micromachined Microstrip Antenna," IEEE MTT-s Digest, pp.993-996, 1998
【発明の開示】
【発明が解決しようとする課題】
【０００４】
非特許文献１は、ＩＣを実装した上、電磁結合を使って筐体上面に設けたアンテナを励振するものである。
回路配線基板の下面にコプレーナ線路を形成し、その一端を回路配線基板の上面のグランドと結合するマイクロストリップ線路に変換している。当該マイクロストリップ線路の終端は、回路配線基板の上面のグランドに設けられたスロットと電磁結合している。当該スロットは、支持筐体により回路配線基板の上面の上方で支持されたパッチアンテナに電磁結合している。非特許文献１の技術では、回路配線基板のアンテナを設けた側とは反対側にコプレーナ線路を形成しているので、ＩＣを実装すると更に保護筐体が必要となるか、樹脂封止する必要がある。このとき、放熱を良くする手段を更に追加する必要がある。  
【０００５】
特許文献１は、パッケージにアンテナを設けたものである。しかし、アンテナにビア接続しているので、パッケージは絶縁体を用いている。このため、金属パッケージのような放熱性は期待できない。また、特許文献１の構造は７７ＧＨｚのミリ波用のものではない。一般に高い周波数は電流消費が大きく、１０ｄＢｍ程度を出力する素子であっても放熱性は重要となる。この他、特許文献１の構造は低周波用であるので、共振現象や導波管を利用する電磁結合はサイズが大きくなりすぎるので、電磁結合を利用することがそもそも考慮されない周波数帯域である。即ち、特許文献１の構造は、パッケージの両面に設けた線路とアンテナとをパッケージ内部の電磁結合により行うことを前提としていない。
特許文献２は、マイクロストリップ／導波管変換器の例である。
【０００６】
そこで本発明者らは、筐体部の厚さ方向に導波管を設け、マイクロストリップ／導波管変換を行うアンテナ付き集積回路パッケージを着想し、本願発明を完成させた。
【課題を解決するための手段】
【０００７】
請求項１に係る発明は、
回路配線の形成された板状又は膜状の誘電体から成る実装基板と、回路配線及びアンテナの形成された板状の基体から成る筐体部と、集積回路チップとを電気的に接続した集積回路パッケージであって、
実装基板は、裏面に実装基板グランド層を、表面に実装基板ストリップ導体を有し、
筐体部は、基体の第１の面に、集積回路チップを配設する凹部と、凹部を除く部分に形成された導体から成る第１グランド層と、第１グランド層の上に形成された第１誘電体層と、第１誘電体層の上に形成された、筐体ストリップ導体と第１スロット結合ストリップ導体を有し、
筐体部は、基体の第２の面に、導体から成る第２グランド層と、第２グランド層の上に形成された第２誘電体層と、第２誘電体層の上に形成された、第２スロット結合ストリップ導体とそれと接続された少なくとも１個の導体から成る平面アンテナを有し、
筐体部は、凹部を除く部分に形成された、第１の面から第２の面までを貫く貫通孔から成る導波管と、導波管に結合する、第１グランド層の開口部から成る第１スロットと第２グランド層の開口部から成る第２スロットを有し、
第１スロット結合ストリップ導体と第１スロットとが結合し、
第２スロットと第２スロット結合ストリップ導体とが結合し、
集積回路チップは、その表面に、チップグランド層と、チップグランド層上に形成されたチップ誘電体層と、チップ誘電体層上に形成された、チップストリップ導体とスロット接続チップストリップ導体とを有し、
筐体部の凹部に集積回路チップを固定して、筐体ストリップ導体とチップストリップ導体とを接続し、スロット接続チップストリップ導体と第１スロット結合ストリップ導体とを接続し、
筐体部の第１の面が実装基板の表面と向きあうように、集積回路チップを固定した筐体部を実装基板に固定して実装基板ストリップ導体と筐体ストリップ導体とを接続したことを特徴とする。
ここにおいて、筐体部の基体が誘電体で形成されている場合は、導波管の少なくとも内面は導体で被膜されているものとする。
【０００８】
請求項２に係る発明は、ミリ波集積回路であることを特徴とする。
請求項３に係る発明は、筐体部の基体は導体から成ることを特徴とする。この場合、導体から成る基体が、第１スロット及び第２スロットを形作る部分以外においては、第１グランド層と第２グランド層と一体的になっていても良い。
【発明の効果】
【０００９】
本発明においては、実装基板に、筐体部の集積回路チップを搭載した側をフリップチップ様に実装し、筐体部の反対側に平面アンテナを設けている。即ち実装基板の表面側へ全てを実装した構成であり、筐体部にアンテナを設けているので極めて小型のアンテナ付き集積回路パッケージを実現できる。パッケージであるので耐環境性が高い。また、集積回路チップを筐体部に搭載するので、放熱性を持たせることも可能である。この際、筐体部は誘電体を用いても良いが、例えば金属を用いても良く、これにより更に放熱性を上げ、或いは筐体部の両面のグランド層の電位を安定してグランド電位とすることができる。
【００１０】
また、本発明においては、少なくとも筐体部と集積回路チップにおける回路配線を全てマイクロストリップ線路で形成するものであり、実装基板のマイクロストリップ線路と筐体部のマイクロストリップ線路の接合、筐体部のマイクロストリップ線路と集積回路チップのマイクロストリップ線路の接合を極めて理想的に行うことが可能である。
即ち、本発明においては各グランド層のグランド電位が十分に安定しているものとして、実装基板のマイクロストリップ線路と筐体部のマイクロストリップ線路の接合は、互いに向き合った実装基板ストリップ導体と筐体ストリップ導体とを接続している。筐体ストリップ導体とチップストリップ導体の位置関係は、最も適切に行われるならば、筐体部の第１グランド層とチップグランド層の位置関係も同様に適切に行うことが可能である。即ち、例えば第１誘電体層を可撓性のある薄膜として、筐体ストリップ導体とチップストリップ導体の接続部において、筐体部側の第１誘電体層と第１グランド層を除去すれば、筐体ストリップ導体とチップストリップ導体を直接又は薄いバンプを介して接合できる。この際、例えば筐体ストリップ導体とチップストリップ導体の接合部を左右に挟む様にして、集積回路チップ側のチップ誘電体層を除去してチップグランド層を露出させれば、第１グランド層とチップグランド層を直接又は薄いバンプを介して接合できる。このようなマイクロストリップ線路の接合は損失を十分に抑えることが可能である。これは筐体部側の第１スロット結合ストリップ導体と集積回路チップ側のスロット接続ストリップ導体との接合においても同様である。これは、集積回路チップを基体の凹部に接合する際、集積回路チップの回路配線と筐体部の回路配線との高さ（又は深さ）を同程度とすることで可能となる。
【００１１】
また、本発明においては、筐体部の第１スロットが第１グランド層に設けられ、第２スロットが第２グランド層に設けられているので、マイクロストリップ線路との結合が極めて容易となっている。このように、マイクロストリップ線路同士の接合により、実装基板ストリップ導体−筐体ストリップ導体−チップストリップ導体が低損失で接続され、マイクロストリップ線路同士の接合とマイクロストリップ／スロットの電磁結合により、スロット接続ストリップ導体−第１スロット結合ストリップ導体−第１スロット−導波管−第２スロット−第２スロット結合ストリップ導体−平面アンテナが低損失で接続される。こうして、本発明は、筐体部を有し、実装基板の回路配線と、平面アンテナと低損失で接続された集積回路チップを有する集積回路パッケージとなる。
【発明を実施するための最良の形態】
【００１２】
ポリイミドその他の樹脂フィルムの両面に金属膜を形成したフィルムキャリアを用いると、いわゆるフィンガー部を所望に形成でき、集積回路チップ上の線路との接続に用いることができる。実際、誘電体薄膜の両面に設けられた導体から成るマイクロストリップ線路は、集積回路の包装形態の一種であるテープキャリアの技術により容易に実現可能であるが、その他の公知の任意の方法を採用しても良い。テープキャリアの技術によれば、グランド層を設けた誘電体薄膜の、集積回路チップとの接続端を予めパターニングした後、ストリップ導体、例えば銅箔を貼り付けた後にエッチングでフィンガー状に形成すると良い。即ち、テープキャリアにチップを実装する際のインナーリードの形成技術がそのまま使用できる。
【００１３】
尚、以下の実施例では、本発明の構成例とは別に、アンテナ特性のシミュレーションと接続部における伝送損失のシミュレーションを簡略に実行するために、素子を有しない、マイクロストリップ線路による導波路のみを形成した集積回路チップを用い、筐体部にアンテナを設けたものと設けないものを示すが、本発明はこれらに限定されるものではない。
【実施例１】
【００１４】
図１は本発明の具体的な一実施例に係るアンテナ付き集積回路パッケージ１０００の３つの構成部品の構造を示す断面図である。また、図２は、当該３つの構成部品を組み合わせて構成された、アンテナ付き集積回路パッケージ１０００の構造を示す断面図である。図１に示すように、アンテナ付き集積回路パッケージ１０００は、集積回路チップ１００、筐体部２００及び実装基板３００を主たる構成部品とし、これらをバンプで接続して図２の様に組み立てるものである。
【００１５】
図１の集積回路チップ１００は、その構成の概略を断面図として示してある。即ち、例えばＳｉＧｅ等から成る半導体基板１５０の表面（図１でｘｙ平面に平行なｚ軸の正側の面）に、チップグランド層１２０ｇ及び１２１ｇが形成され、各々の上に誘電体層１１０及び１１１が形成され、各々の上にチップストリップ導体１３０及びスロット接続チップストリップ導体１３１が形成されている。このうち、集積回路チップ１００表面中央部は、素子領域ＤＡであって、半導体基板１５０に形成された種々の素子の端子との接続部が形成されうる領域である。図１の集積回路チップ１００の表面は、当該素子領域ＤＡを挟んで、左側と右側に、それぞれマイクロストリップ線路を形成している。即ち、素子領域ＤＡ左側には誘電体層１１０を介してチップグランド層１２０ｇとチップストリップ導体１３０とから成るマイクロストリップ線路が形成されている。素子領域ＤＡ右側には誘電体層１１１を介してチップグランド層１２１ｇとスロット接続チップストリップ導体１３１とから成るマイクロストリップ線路が形成されている。
尚、間略のため、図１では半導体基板１５０とチップグランド層１２０ｇ及び１２１ｇが直接接触している図を示したが、チップグランド層１２０ｇ及び１２１ｇよりも下側（図１でｚ軸の負側）に、誘電体層を形成したものも図１に含まれるものとする。
【００１６】
図１の筐体部２００は、その構成の概略を断面図として示してある。即ち板状の誘電体から成る基体２５０の第１の面２５１（図１でｘｙ平面に平行なｚ軸の正側の面）に、凹部Ｃｖが設けられ、凹部Ｃｖを設けられていない第１の面２５１に、第１グランド層２２０ｇ及び２２１ｇが形成され、各々の上に第１誘電体層２１０及び２１１が形成され、各々の上に筐体ストリップ導体２３０及び第１スロット結合ストリップ導体２３１が形成されている。第１グランド層２２１ｇには第１スロット２２１ｓが形成されている。
また、板状の基体２５０の第２の面２５２（図１でｘｙ平面に平行なｚ軸の負側の面）に、第２グランド層２２２ｇが形成され、その上に第２誘電体層２１２が形成され、その上に第２スロット結合ストリップ導体２３２及びそれと接続した平面アンテナ２３２Ａが形成されている。第２グランド層２２２ｇには第２スロット２２２ｓが形成されている。
また、板状の基体２５０には、凹部Ｃｖが形成されていない部分で、第１の面２５１から第２の面２５２まで貫通する導波管Ｗｇが形成されており、導波管Ｗｇ内面は導体膜２６０ｇで被覆されている。
図１の筐体部２００の第１の面２５１には、凹部Ｃｖを挟んで、左側と右側に、それぞれマイクロストリップ線路が形成されている。即ち、凹部Ｃｖ左側には誘電体層２１０を介して第１グランド層２２０ｇと筐体ストリップ導体２３０とから成るマイクロストリップ線路が形成されている。凹部Ｃｖ右側には誘電体層２１１を介して第１グランド層２２１ｇと第１スロット結合ストリップ導体２３１とから成るマイクロストリップ線路が形成されている。ここにおいて、それら左右のマイクロストリップ線路は凹部Ｃｖに突き出したフィンガー部Ｆ０及びＦ１を有している。これらフィンガー部Ｆ０及びＦ１の形状は図３を用いて後述する。
【００１７】
図１の実装基板３００は、その構成の概略を断面図として示してある。即ち板状の誘電体３１０の裏面（図１でｘｙ平面に平行なｚ軸の正側の面）に、実装基板グランド層３２０ｇが形成されている。また、板状の誘電体３１０の表面（図１でｘｙ平面に平行なｚ軸の負側の面）に、実装基板ストリップ導体３３０が形成されている。また、板状の誘電体３１０を一部除去して実装基板グランド層３２０ｇを露出させたビアホールｖｈが形成されている。図１では、図面の構成を簡略とするため、実装基板３００のビアホールｖｈを１箇所としているが、実装基板３００のビアホールｖｈは、筐体部２００や集積回路チップ１００の回路配線に影響を及ぼさない位置であれば多数設けて良い。
【００１８】
図１の集積回路チップ１００と筐体部２００と実装基板３００とを組み合わせ、電気的に接続することで図２のアンテナ付き集積回路パッケージ１０００が構成できる。即ち、図１で示した向きで、集積回路チップ１００を筐体部２００の凹部Ｃｖに固定し、筐体部側の２つのマイクロストリップ線路のフィンガー部Ｆ０及びＦ１を加工して集積回路チップ１００の２つのマイクロストリップ線路と接続する。図２ではこれらのうち、チップストリップ導体１３０と筐体ストリップ導体２３０のバンプＢ１２ａによる接続部分と、スロット接続チップストリップ導体１３１と第１スロット結合ストリップ導体２３１のバンプＢ１２ｂによる接続部分とを明示し、グランド側であるチップグランド層１２０ｇ及び１２１ｇと、第１グランド層２２０ｇ及び２２１ｇの接合については破線のみとして詳細は省略した。
【００１９】
次に、筐体部２００の基体２５０の第１の面２５１側を下向き（図１でｚ軸の正方向）とし、実装基板３００の表面（図１でｘｙ平面に平行なｚ軸の負側の面）とを向かい合わせ、筐体ストリップ導体２３０と実装基板ストリップ導体３３０とをバンプＢ２３で接続する。また、ビアホールｖｈにバンプ２３ｇを形成して、筐体部２００の第１グランド層２２１ｇと実装基板３００の実装基板グランド層３２０ｇとを接続する。
尚、図２では示されていないが、第１グランド層２２０ｇは、実装基板３００のビアホールにより露出させた実装基板グランド層３２０ｇとバンプにより接続されており、また、第２グランド層２２２ｇは、誘電体から成る基体２５０に複数個形成されたビアホールにより第１グランド層２２０ｇ及び２２１ｇと接続されているものとする。
【００２０】
このように形成されたアンテナ付き集積回路パッケージ１０００は、実装基板ストリップ導体３３０、筐体ストリップ導体２３０及びチップストリップ導体１３０が、バンプＢ２３及びＢ１２ａにより接続され、且つ各々が実装基板グランド層３２０ｇ、第１グランド層２２０ｇ、チップグランド層１２０ｇとによるマイクロストリップ線路を形成しているので、他の線路に変換すること無く、実装基板３００の回路配線から集積回路チップ１００の素子領域ＤＡに高周波を入出力可能であり、また、実装基板３００の回路配線から集積回路チップ１００の素子領域ＤＡに所望の電位を印加することが可能である。
また、スロット接続チップストリップ導体１３１と第１スロット結合ストリップ導体２３１とがバンプ１２ｂにより接続され、第１スロット結合ストリップ導体２３１と第１スロット２２１ｓが電磁的に結合し、第１スロット２２１ｓと第２スロット２２２ｓが導波管Ｗｇを介して電磁的に結合し、第２スロット２２２ｓと第２スロット結合ストリップ導体２３２とが電磁的に結合し、第２スロット結合ストリップ導体２３２が平面アンテナ２３２Ａに接続しているので、集積回路チップ１００の素子領域ＤＡから平面アンテナ２３２Ａに高周波を入出力可能である。
【００２１】
このように、平面アンテナ２３２Ａを有する極めて小さな筐体部２００に、集積回路チップ１００を搭載して実装基板３００に実装することが可能となる。
【００２２】
図３に、図１のフィンガー部Ｆ０及びＦ１の加工と集積回路チップ１００との接続部分の近傍の構成を示す詳細図である。図３は各層の形状を示すために分解して示しているものであり、必ずしもこの手順で接続部分が形成されることを主張するものではない。また、図３．Ａと図３．Ｈの配置と図３．Ｉの配置は左右方向に対応する位置であるが、図３．Ｂ〜３．Ｄの配置は図３．Ａと図３．Ｈの配置とは左右方向にずれたものを示している。また、図３の説明では、ｚ軸の正側を向いている面を「表面」と記載する。
【００２３】
図３．Ａのように基体２５０が配置される。次に図３．Ｂ〜３．Ｄでマイクロストリップ線路のフィンガー部Ｆ０の構成を示すが、その左右方向の配置は図３．Ａの配置とはズレている事を注意する。まず、図３．Ｂの形状の第１グランド層２２０ｇがあり、その上部に図３．Ｃの形状の第１誘電体層２１０がある。図３．Ｃで破線で囲ったハッチング部は、第１誘電体層２１０の裏面で集積回路チップ１００のチップグランド層１２０ｇと接続される部分を示したものである。即ち、図３．Ｃのハッチング部は、第１誘電体層２１０表面に露出したものではない。また、図３．Ｂ及び図３．Ｃでハッチングの無い破線矩形部は、後に形成される筐体ストリップ導体２３０のバンプＢ１２ａが形成される位置を示している。
【００２４】
図３．Ｄのように、筐体ストリップ導体２３０が形成されている。筐体ストリップ導体２３０は第１誘電体層２１０表面に形成されていると共に、チップストリップ導体１３０とバンプＢ１２ａを介して接続される部分である、図３．Ｃで示したハッチングの無い破線矩形部に向かって延びたフィンガー部Ｆを有する。
【００２５】
図３．Ｅ〜図３．Ｈは集積回路チップ１００側の構成である。図３．Ｅのように半導体基板１５０が配置される。図３．Ｆのようにチップグランド層１２０ｇが半導体基板１５０の上に形成される。破線で示した矩形領域ＢＰは、以下に示す通り、チップ誘電体層１１０を介してチップストリップ導体１３０と筐体ストリップ導体２３０とが接続されるバンプ領域に対応する位置を示すものである。図３．Ｇのようにチップ誘電体層１１０がチップグランド層１２０ｇの上に形成され、チップ誘電体層１１０の２個の孔部によりチップグランド層１２０ｇが露出した部分が形成される。図３．Ｇにおける、チップ誘電体層１１０の孔部により露出したチップグランド層（図３．Ｇでハッチングされた部分）１２０ｇには、図３．Ｈのように必要な厚みを有するバンプＢ１２ｇ１及びＢ１２ｇ２が形成される。また、チップストリップ導体１３０の左端には、必要な厚みを有するバンプＢ１２ａが設けられる。こうして、バンプＢ１２ａ、バンプＢ１２ｇ１及びＢ１２ｇ２に、図３．Ｄで示した筐体ストリップ導体２３０のフィンガー部Ｆ先端の裏面と、第１グランド層２２０ｇの裏面とが接続される（図３．Ｉ）。図３．Ｉにおいて、ハッチングされた破線矩形部Ｂ１２ｇ１及びＢ１２ｇ２は紙面上側からは見えないのであるが、バンプＢ１２ｇ１及びＢ１２ｇ２により第１グランド層２２０ｇの裏面とチップグランド層１２０ｇが接続された領域を示している。同様に、ハッチングされた破線矩形部Ｂ１２ａは紙面上側からは見えないのであるが、フィンガー部Ｆ先端の裏面と、チップストリップ導体１３０とを接続するバンプＢ１２ａの領域を示している。
【００２６】
尚、図３は左右の各図が、ｚ軸方向に同じ高さであることを示すものではない。
また、全く同様に、図１のフィンガー部Ｆ１も加工されて集積回路チップ１００の回路配線と接続される。
【００２７】
図４は、図１の筐体部２００の誘電体から成る基体２５０に替えて、銅（Ｃｕ）等の導体から成る基体２７０ｇを用いた筐体部２９０の構成を示す断面図である。尚、図４においても、集積回路チップ１００と実装基板３００は図１と同様の構成とできる。図４の筐体部２９０は、導波管Ｗｇ内部の導体から成る被膜２６０ｇを付加する必要がない。また、第１グランド層２２０ｇ及び２２１ｇと、第２グランド層２２２ｇとを導体から成る基体２７０ｇで接続しているので、第２グランド層２２２ｇをグランド電位に保つのが容易である。また、銅（Ｃｕ）等の熱伝導率の高い金属を用いると、集積回路チップ１００の発する熱を放熱することが容易となる。尚、銅（Ｃｕ）等の導体から成る基体２７０ｇ自体がグランド電位になるので、第１スロット２２１ｓ及び第２スロット２２２ｓを形成する部分の第１グランド層２２１ｇ及び第２グランド層２２２ｇ、並びにフィンガー部Ｆ０及びＦ１部分の第１グランド層２２１ｇ及び第２グランド層２２２ｇを除くと、第１グランド層２２１ｇ及び第２グランド層２２２ｇを大部分省略することも可能である。
【００２８】
以下、更に構造を簡略化して行った、本願発明の接続部とアンテナの特性について述べる。
図５．Ａは、図２のアンテナ付き集積回路パッケージ１０００の、アンテナの放射特性を調べるためのシミュレーションに用いた、シミュレーション用回路パッケージ１２００の構成を示す斜視図（透過図）である。但し、筐体部としては図４の銅（Ｃｕ）から成る基体２７０ｇを有する筐体部２９０を用いるものとした。筐体部２９０の大きさはｘｙ面内で６ｍｍ×６ｍｍとした。また、平面アンテナ２３２Ａをｘ軸に対称に２個形成した。尚、集積回路チップ１００の素子領域ＤＡを省略し、何も形成していない半導体表面において、１本のマイクロストリップ線路を形成するものとした。即ち、図２（但し図４の筐体部２９０を用いる）で、素子領域ＤＡは無く、チップ誘電体層１１０及び１１１を直結し、チップグランド層１２０ｇ及び１２１ｇを直結し、チップストリップ導体１３０と第１スロット接続チップストリップ導体１３１を直結するものとした。
図５．Ｂは、第２スロット２２２ｓと第２スロット結合ストリップ導体２３２の結合部分の拡大図である。
【００２９】
図６は、図５．Ａのシミュレーション用回路パッケージ１２００のアンテナの放射特性のシミュレーション結果である。ｘ軸からｙ軸方向をφ、ｚ軸からｘ軸方向をθとし、θが０〜３６０度の範囲での７６ＧＨｚでの利得を示す。φ＝０度の場合、ｘ軸方向で正の向きの電界強度として１０ｄＢの利得が得られている。φ＝９０度の場合はｙ軸方向で正の向きの電界強度を示している。
【００３０】
図７は、図２のアンテナ付き集積回路パッケージ１０００の、バンプＢ２３とＢ１２ａの２箇所の接続部における損失を調べるためのシミュレーションに用いた、シミュレーション用回路パッケージ１３００の構成を示す斜視図（透過図）である。尚、筐体部には導波管も形成せず、アンテナを含めて第２の面側には何も形成しないものとし、図２の構成のうち、言わば左半分と同様に右半分を形成したものとした。
【００３１】
図８は、図７のシミュレーション用回路パッケージ１３００のシミュレーション結果を示すグラフ図である。広い周波数帯域で、伝送損失は２ｄＢ程度であった。集積回路チップ上での損失は通常１ｄＢ程度であるので、本構造における実装基板と筐体部および筐体部と集積回路チップとの信号線路接続は極めて良好であることが分かる。
【００３２】
筐体部及び集積回路チップのマイクロストリップ線路部分は、ストリップ導体とグランド層とが近くなるので、容量が大きくなる。このため、インピーダンスを合わせるために線路を細くし、インダクタンスを大きくしている。このように接続することで、ミリ波領域まで信号を伝送することができる。
【００３３】
上記実施例では、第１誘電体層２１０と２１１とが、集積回路チップ１００の下で連続していないものを示したが、絶縁体である誘電体膜２１０と２１１は、集積回路チップ１００の下で連続しているものとしても良い。これにより、先に集積回路チップ１００を当該連続した誘電体膜にマウントした後、筐体部２５０（又は２７０ｇ）に搭載するものとしても良い。当然、マウントに先んじて、連続した誘電体膜に孔部が形成され、バンプにより集積回路チップの回路配線が連続した誘電体膜の回路配線と接続される。
【産業上の利用可能性】
【００３４】
本発明は、ＳｉＧｅ、ＣＭＯＳ  ＩＣ、あるいはＧａＡｓで利用される３Ｄ−ＭＭＩＣに有効である。
【図面の簡単な説明】
【００３５】
【図１】本発明の具体的な一実施例に係るアンテナ付き集積回路パッケージ１０００の３つの構成部品の構造を示す断面図。
【図２】本発明の具体的な一実施例に係るアンテナ付き集積回路パッケージ１０００の構成を示す断面図。
【図３】図１のフィンガー部Ｆ０及びＦ１部の構成を示す詳細図。
【図４】本発明の変形例に係るアンテナ付き集積回路パッケージ１１００の３つの構成部品の構造を示す断面図。
【図５】図５．Ａは、シミュレーション用回路パッケージ１２００の構成を示す斜視図（透過図）、図５．Ｂは、その導波管Ｗｇにおけるスロット／マイクロストリップ線路の結合を示す詳細図。
【図６】シミュレーション用回路パッケージ１２００のシミュレーション結果を示すグラフ図。
【図７】シミュレーション用回路パッケージ１３００の構成を示す斜視図（透過図）。
【図８】シミュレーション用回路パッケージ１３００のシミュレーション結果を示すグラフ図。
【符号の説明】
【００３６】
１０００、１１００：アンテナ付き集積回路パッケージ
１００：集積回路チップ
１１０：チップ誘電体層
１２０ｇ、１２１ｇ：チップグランド層
１３０：チップストリップ導体
１３１：スロット接続チップストリップ導体
１５０：半導体基板
２００：筐体部
２１０、２１１：誘電体薄膜から成る第１誘電体層
２２０ｇ、２２１ｇ：第１グランド層
２２１ｓ：第１スロット
２３０：筐体ストリップ導体
２３１：第１スロット結合ストリップ導体
２１２：誘電体膜から成る第２誘電体層
２２２ｇ：第２グランド層
２２２ｓ：第２スロット
２３２：第２スロット結合ストリップ導体
２３２Ａ：平面アンテナ
２５０：誘電体から成る基体
２６０ｇ：導波管を構成する金属層
２７０ｇ：金属から成る基体
２９０：変形例に係る筐体部
３００：実装基板
３１０：板状の誘電体
３２０ｇ：実装基板グランド層
３３０：実装基板ストリップ導体
Ｃｖ：凹部
ＤＡ：素子領域
ｖｈ：ビアホール
Ｗｇ：導波管内部
Ｂ１２ａ、Ｂ１２ｂ、Ｂ１２ｇ１、Ｂ１２ｇ２、Ｂ２３ｇ：バンプ
【図１】
2009038696.tif 000003
【図２】
2009038696.tif 000004
【図３】
2009038696.tif 000005
【図４】
2009038696.tif 000006
【図５】
2009038696.tif 000007
【図６】
2009038696.tif 000008
【図７】
2009038696.tif 000009
【図８】
2009038696.tif 000010