(57)【要約】【課題】面積の増加及びＬＮＡの歪み特性の劣化を抑制し且つ入力インピーダンス補償を実現する半導体装置を提供する。【解決手段】半導体装置１０は、高利得モード及び低利得モードを選択するモード選択部１４と、前記モード選択部によって高利得モードが選択された場合に動作する第１増幅器１１と、前記モード選択部によって低利得モードが選択された場合に動作する第２増幅器１２と、前記第１増幅器１１の入力容量を補償する補償素子Ｃ１３１、前記モード選択部１４によって低利得モードが選択された場合に前記補償素子Ｃ１３１をＯＮにするスイッチＳＷ１３２及び前記補償素子Ｃ１３１の歪特性を緩和する線形素子Ｃ１３３を有するインピーダンス調整部１３と、を備える。【選択図】図１
2009100025.tif 000002
【特許請求の範囲】
【請求項１】
高利得モード及び低利得モードを選択するモード選択部と、
前記モード選択部によって高利得モードが選択された場合に動作する第１低雑音増幅器と、
前記モード選択部によって低利得モードが選択された場合に動作する第２増幅器と、
前記第１増幅器の入力容量を補償する補償素子、前記モード選択部によって低利得モードが選択された場合に前記補償素子をＯＮにするスイッチ及び前記補償素子の歪特性を緩和する線形素子を有するインピーダンス調整部と、を備えることを特徴とする半導体装置。
【請求項２】
前記補償素子は、前記第１増幅器の入力容量と等しい容量を持つ素子である請求項１に記載の半導体装置。
【請求項３】
前記第２増幅器は、前記第１増幅器と接続され、前記モード選択部によって低利得モードが選択された場合に動作するアッテネータを有する請求項１又は２に記載の半導体装置。
【請求項４】
前記第２増幅器は、前記第１増幅器及び前記インピーダンス調整部と接続され、インダクタ及びタンクを含むフィルタを有する請求項１又は２に記載の半導体装置。
【請求項５】
前記第２増幅器は、前記モード選択部によって低利得モードが選択された場合において、入力インピーダンスの抵抗成分を前記モード選択部によって高利得モードが選択された場合の入力インピーダンスの抵抗成分と等しくなるように制御する請求項１乃至４の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、無線通信システムなどの通信装置に用いられる増幅器の利得を切り替える半導体装置に関する。
【背景技術】
【０００２】
携帯端末や無線ＬＡＮのような無線通信システムにおいて高精度な通信を実現するには、受送信する信号を正確に増幅し且つ変復調する必要がある為、無線通信システムを構成する各回路ブロックが良好なＮＦ特性や歪み特性を満たすことが重要となる。
【０００３】
一般的には、大きな信号が入力する時の信号精度は、主に各回路ブロックの線形性に左右される為、大きな信号によって後段の回路ブロックが歪むことのないように出力信号レベルを調整する必要がある。例えば、低雑音増幅器（以下「ＬＮＡ」という）においては、良好なＮＦ特性を満たすように利得を切り替える必要がある。
【０００４】
従来の高周波回路の利得切り替え手法には、カスコード構成の増幅器においてカスコード段を流れる出力電流比を切り替える手法１、縮退インダクタの大きさを可変させる手法２及び利得モードに応じて回路構成を変える手法３などがある。
【０００５】
手法１は、カスコード構成の増幅器に適用される。しかし、手法１では、その線形性は主に入力段のソース接地回路のトランスコンダクタンス(Ｇｍ)の非線形性に依存する為、線形性自体は高利得時／低利得時で変わらず、良好なＮＦ特性が得られるが、大きな信号が入力する時の線形性が損なわれるという課題がある。
【０００６】
手法２は、線形性の改善効果が得られる。しかし、手法２では、利得切り替えに伴う入力インピーダンスの変動を補償する入力インピーダンス補償を行う必要がある為、補償用回路の追加により損失等が増え、ＮＦ特性が劣化するという課題がある。
【０００７】
手法３は、幾つかの回路構成が考えられる。例えば、高利得時にはソース接地回路を使用し、低利得時にはゲート接地回路を使用する構成が考えられる。しかし、手法３では、各利得モードに対して独立したバイアスを確保する事及び高利得モード時に低利得モード用のブロック側で発生する雑音の影響が見えないようにする事を目的として、大きな容量とスイッチを使用して信号経路を切る必要がある為、面積が増大し、入力インピーダンス補償を必要とし且つスイッチの非線形性の影響を受けやすくなり低利得モード側の歪み特性が劣化するという課題がある。
【０００８】
例えば、特許文献１は、利得モードに応じて回路構成を変える手法３を開示している。しかし、特許文献１は、入力インピーダンス補償を実現し且つスイッチ事態の非線形性を抑制するものではない。
【特許文献１】特開２００２−１２４８４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、面積の増加及びＬＮＡの歪み特性の劣化を抑制し且つ入力インピーダンス補償を実現する半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１態様によれば、高利得モード及び低利得モードを選択するモード選択部と、前記モード選択部によって高利得モードが選択された場合に動作する第１増幅器と、前記モード選択部によって低利得モードが選択された場合に動作する第２増幅器と、前記第１増幅器の入力容量を補償する補償素子、前記モード選択部によって低利得モードが選択された場合に前記補償素子をＯＮにするスイッチ及び前記補償素子の歪特性を緩和する線形素子を有するインピーダンス調整部と、を備えることを特徴とする半導体装置が提供される。
【発明の効果】
【００１１】
本発明によれば、面積の増加及びＬＮＡの歪み特性の劣化を抑制し且つ入力インピーダンス補償を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。
【実施例１】
【００１３】
はじめに、本発明の実施例１について説明する。
【００１４】
図１は、本発明の実施例１に係る半導体装置１０の回路構成を示す回路図である。
【００１５】
本発明の実施例１に係る半導体装置１０は、第１増幅器（以下「ＬＮＡ」という）１１、第２ＬＮＡ１２、インピーダンス調整部１３及びモード選択部１４を備えている。
【００１６】
第１ＬＮＡ１１は、モード選択部１４によって高利得モードが選択された場合に動作する増幅器である。第１ＬＮＡ１１は、キャパシタＣ１１１、ＭＯＳトランジスタＭ１１２、インダクタＬ１１３及びスイッチＳＷ１１４を備えている。ＭＯＳトランジスタＭ１１２は、ソース接地回路である。
【００１７】
第２ＬＮＡ１２は、モード選択部１４によって低利得モードが選択された場合に動作する増幅器である。第２ＬＮＡ１２は、キャパシタＣ１２１、ＭＯＳトランジスタＭ１２２、共振回路１２３及びスイッチＳＷ１２４を備えている。ＭＯＳトランジスタＭ１２２は、ゲート接地回路である。
【００１８】
共振回路１２３は、所望の周波数帯において十分に高いインピーダンスとなるように、インダクタ及びキャパシタからなるＬＣ並列共振回路、インダクタ並びにトランジスタを有する。
【００１９】
図１の半導体装置１０において、第１ＬＮＡ１１がＭＯＳトランジスタＭ１１２からなるソース接地回路で構成され、第２ＬＮＡ１２がＭＯＳトランジスタＭ１２２からなるゲート接地回路で構成されているので、高利得モード時には第１ＬＮＡ１１がソース接地回路として動作し、低利得モード時には第２ＬＮＡ１２がゲート接地回路として動作する。
【００２０】
インピーダンス調整部１３は、補償素子Ｃ１３１、スイッチＳＷ１３２及び線形素子Ｃ１３３を備えている。
【００２１】
補償素子Ｃ１３１は、第１ＬＮＡ１１の入力容量（以下「入力インピーダンス」という）を補償するための素子である。補償素子Ｃ１３１の入力インピーダンス補償用の容量の素子値は、第１ＬＮＡ１１のＭＯＳトランジスタＭ１１２の入力インピーダンスであるキャパシタＣ１１１の素子値と等しくなるように設定されている。
【００２２】
スイッチＳＷ１３２は、モード選択部１４によって低利得モードが選択された場合に補償素子Ｃ１３１をＯＮにする。
【００２３】
モード選択部１４は、高利得モード及び低利得モードを選択する。モード選択部１４は、スイッチＳＷ１４１，１４２を備えている。モード選択部１４は、高利得モードを選択する場合には、スイッチＳＷ１４１をオンにし且つスイッチＳＷ１４２をオフにする。モード選択部１４は、低利得モードを選択する場合には、第１ＬＮＡ１１の入力インピーダンスが０になるようにスイッチＳＷ１４１をオフにし且つスイッチＳＷ１４２をオンにする。モード選択部１４は、高利得モード又は低利得モードを切り替える際に、第１ＬＮＡ１１のトランジスタＭ１１２又は第２ＬＮＡ１２のトランジスタＭ１２２のゲート・ソース間電位が十分低くなるようにする。
【００２４】
図２Ａ〜Ｃは、本発明の実施例１に係る半導体装置１０の動作を説明する概略図である。
【００２５】
図２Ａは、図１の半導体装置１０の第１ＬＮＡ１１、第２ＬＮＡ１２及びインピーダンス調整部１３を部分的に示している。なお、ブロックＡは、第２ＬＮＡ１２のキャパシタＣ１２１、ＭＯＳトランジスタＭ１２２及び共振回路１２３である。
【００２６】
図２Ｂは、図２Ａの半導体装置１０の高利得モード時の状態を示している。図２Ｂに示されるように、本発明の実施例１に係る半導体装置１０は、高利得モード時には第１ＬＮＡ１１のスイッチＳＷ１１４をオンにし且つ第２ＬＮＡ１２のスイッチＳＷ１２４及びインピーダンス調整部１３のスイッチＳＷ１３２をオフにしてソース接地回路のみが動作するようにする。
【００２７】
図２Ｃは、図２Ａの半導体装置１０の低利得モード時の状態を示している。図２Ｃに示されるように、本発明の実施例１に係る半導体装置１０は、低利得モード時には第２ＬＮＡ１２のスイッチＳＷ１２４及びインピーダンス調整部１３のスイッチＳＷ１３２をオンにし且つ第１ＬＮＡ１１のスイッチＳＷ１１４をオフにしてゲート接地回路のみが動作するようにする。
【００２８】
次に、本発明の実施例１に係る半導体装置１０の入力インピーダンスについて説明する。
【００２９】
図２Ａの第１ＬＮＡ１１の入力インピーダンスＺｉｎは、式１に示される。式１に示されるように、入力インピーダンスＺｉｎの実部はＧｍＬｓ／Ｃｇｓで表される。
【数１】
2009100025.tif 000003
【００３０】
本発明の実施例１に係る半導体装置１０は、高利得モードの時に所望の特性インピーダンスＺ０に対して入力整合をとった場合には、利得を切り替える時の入力インピーダンス変動を補償する為に、第２ＬＮＡ１２の入力インピーダンスの実部もＺ０になるように第２ＬＮＡ１２のＭＯＳトランジスタＭ１２２を動作させる。
【００３１】
本発明の実施例１によれば、第１ＬＮＡ１１のゲート・ソース間に接続される線形素子Ｃ１３３に対して、第１ＬＮＡ１１のキャパシタＣ１１１と同じ素子値を持つ補償素子Ｃ１３１とスイッチＳＷ１３２とが直列に接続された構成からなるブロックが並列に接続された構成を有するインピーダンス調整部１３により、従来と比べて、損失の低減及びスイッチＳＷ１３２の非線形性の緩和が実現でき、ひいては、面積の増加及びＬＮＡの歪み特性の劣化を抑制し且つ入力インピーダンス補償を達成することができる。
【実施例２】
【００３２】
次に、本発明の実施例２について説明する。本発明の実施例１は、キャパシタ、ＭＯＳトランジスタ及び共振回路からなるブロックを含む第２増幅器（以下「ＬＮＡ」という）を備える半導体装置の例であるが、本発明の実施例２は、アッテネータを含む第２ＬＮＡを備える半導体装置の例である。なお、本発明の実施例１と同様の内容についての説明は省略する。
【００３３】
図３は、本発明の実施例２に係る半導体装置２０の回路構成を示す回路図である。
【００３４】
本発明の実施例２に係る半導体装置２０は、第１ＬＮＡ２１、第２ＬＮＡ２２、インピーダンス調整部２３及びモード選択部２４を備えている。
【００３５】
第１ＬＮＡ２１は、モード選択部２４によって高利得モードが選択された場合に動作する増幅器である。第１ＬＮＡ２１は、キャパシタＣ２１１、ＭＯＳトランジスタＭ２１２、インダクタＬ２１３及びスイッチＳＷ２１４を備えている。ＭＯＳトランジスタＭは、ソース接地回路である。
【００３６】
第２ＬＮＡ２２は、モード選択部２４によって低利得モードが選択された場合に動作する増幅器である。第２ＬＮＡ２２は、アッテネータＡＴＴ２２１及びスイッチＳＷ２２４を備えている。第２ＬＮＡ２２は、高利得モード時にはソース接地回路として動作し、低利得モード時にはアッテネータＡＴＴ２２１により利得を減衰させるように動作する。
【００３７】
インピーダンス調整部２３は、補償素子Ｃ２３１、スイッチＳＷ２３２及び線形素子Ｃ２３３を備えている。
【００３８】
補償素子Ｃ２３１は、第１ＬＮＡ２１の入力容量（以下「入力インピーダンス」という）を補償するための素子である。補償素子Ｃ２３１の入力インピーダンス補償用の容量の素子値は、第１ＬＮＡ２１のＭＯＳトランジスタＭ２１２の入力インピーダンスであるキャパシタＣ２１１の素子値と等しくなるように設定されている。
【００３９】
スイッチＳＷ２３２は、モード選択部２４によって低利得モードが選択された場合に補償素子Ｃ２３１をＯＮにする。
【００４０】
モード選択部２４は、高利得モード及び低利得モードを選択する。モード選択部２４は、高利得モードを選択する場合には、図示されないスイッチをオンにする。モード選択部２４は、低利得モードを選択する場合には、第１ＬＮＡ２１の入力インピーダンスが０になるように図示されないスイッチをオフにする。
【００４１】
本発明の実施例２に係る半導体装置２０は、高利得モード時には第１ＬＮＡ２１のスイッチ２１４をオンにし且つ第２ＬＮＡ２２のスイッチＳＷ２２４及びインピーダンス調整部２３のスイッチＳＷ２３２をオフにしてソース接地回路のみが動作するようにする。
【００４２】
本発明の実施例２に係る半導体装置２０は、低利得モード時には第１ＬＮＡ２１のスイッチＳＷ２１４をオフにして第２ＬＮＡ２２のアッテネータＡＴＴ２２１のみが動作するようにする。
【００４３】
図４は、図３のアッテネータＡＴＴ２２１の構成例を示す回路図である。
【００４４】
図３のアッテネータＡＴＴ２２１は、例えば図４に示すような素子２２１Ａ〜Ｃからなるπ型アッテネータである。アッテネータＡＴＴ２２１は、スイッチＳＷを介してグラウンドＧＮＤに接続され、低利得モード時にオンとなるように制御する。アッテネータＡＴＴ２２１は、モード選択部２４によって低利得モードが選択された時に、高利得モードが選択された時の実数部（抵抗成分）と同じ入力インピーダンスとなるように制御する。
【００４５】
なお、素子２２１Ａ〜Ｃは、キャパシタであっても良いし、抵抗であっても良い。
【００４６】
本発明の実施例２に係る半導体装置２０は、高利得モードの時に所望の特性インピーダンスＺ０に対して入力整合をとった場合には、利得を切り替える時の入力インピーダンス変動を補償する為に、第２ＬＮＡ２２の入力インピーダンスの実部もＺ０になるように第２ＬＮＡ２２のアッテネータＡＴＴ２２１の入力インピーダンスを調整する。
【００４７】
また、アッテネータＡＴＴ２２１のみを信号経路に挿入して動作させる場合には、減衰量と同等のアイソレーション量しか確保できない。その為、回路動作に影響のないアイソレーション量を確保できる程度の減衰量に設定される。
【００４８】
本発明の実施例２によれば、アッテネータＡＴＴ２２１によって第２ＬＮＡ２２が構成された場合であっても、本発明の実施例１と同様の効果を得ることができる。
【実施例３】
【００４９】
次に、本発明の実施例３について説明する。本発明の実施例１は、キャパシタ、ＭＯＳトランジスタ及び共振回路からなるブロックを含む第２増幅器（以下「ＬＮＡ」という）を備える半導体装置の例であるが、本発明の実施例３は、フィルタを含む第２ＬＮＡを備える半導体装置の例である。なお、本発明の実施例１，２と同様の内容についての説明は省略する。
【００５０】
図５は、本発明の実施例３に係る半導体装置３０の回路構成を示す回路図である。
【００５１】
本発明の実施例３に係る半導体装置３０は、第１ＬＮＡ３１、第２ＬＮＡ３２、インピーダンス調整部３３及びモード選択部３４を備えている。
【００５２】
第１ＬＮＡ３１は、モード選択部３４によって高利得モードが選択された場合に動作する増幅器である。第１ＬＮＡ３１は、キャパシタＣ３１１、ＭＯＳトランジスタＭ３１２、インダクタＬ３１３及びスイッチＳＷ３１４を備えている。ＭＯＳトランジスタＭ３１２は、ソース接地回路である。
【００５３】
第２ＬＮＡ３２は、モード選択部３４によって低利得モードが選択された場合に動作する増幅器である。第２ＬＮＡ３２は、キャパシタＣ３２１、ＭＯＳトランジスタＭ３２２、スイッチＳＷ３２４、インダクタＬ３２５及びタンク３２６を備えている。ＭＯＳトランジスタＭ３２２は、ゲート接地回路である。
【００５４】
インダクタＬ３２５及びタンク２３６から構成されるフィルタは、モード選択部３４によって低利得モードが選択された時に、高利得モードが選択された時の実数部（抵抗成分）と同じ入力インピーダンスとなるように制御する。
【００５５】
図５の半導体回路３０において、第１ＬＮＡ３１がＭＯＳトランジスタＭ３１２からなるソース接地回路で構成され、第２ＬＮＡ３２がＭＯＳトランジスタＭ３２２からなるゲート接地回路で構成されているので、高利得モード時には第１ＬＮＡ３１がソース接地回路として動作し、低利得モード時には第２ＬＮＡ３２がゲート接地回路として動作する。
【００５６】
インピーダンス調整部３３は、補償素子Ｃ３３１、スイッチＳＷ３３２及び線形素子Ｃ３３３を備えている。
【００５７】
補償素子Ｃ３３１は、第１ＬＮＡ３１の入力容量（以下「入力インピーダンス」という）を補償するための素子である。補償素子Ｃ３３１の入力インピーダンス補償用の容量の素子値は、第１ＬＮＡ３１のＭＯＳトランジスタＭ３１２の入力インピーダンスであるキャパシタＣ３１１の素子値と等しくなるように設定されている。
【００５８】
スイッチＳＷ３３２は、モード選択部３４によって低利得モードが選択された場合に補償素子Ｃ３３１をＯＮにする。
【００５９】
モード選択部３４は、高利得モード及び低利得モードを選択する。モード選択部３４は、スイッチＳＷ３４１，３４２を備えている。モード選択部３４は、高利得モードを選択する場合には、スイッチＳＷ３４１をオンにし且つスイッチＳＷ３４２をオフにする。モード選択部３４は、低利得モードを選択する場合には、第１ＬＮＡ３１の入力インピーダンスが０になるようにスイッチＳＷ３４１をオフにし且つスイッチＳＷ３４２をオンにする。モード選択部３４は、高利得モード又は低利得モードを切り替える際に、第１ＬＮＡ３１のトランジスタＭ３１２又は第２ＬＮＡ３２のトランジスタＭ３２２のゲート・ソース間電位が十分低くなるようにする。
【００６０】
本発明の実施例３に係る半導体装置３０は、高利得モードの時に所望の特性インピーダンスＺ０に対して入力整合をとった場合には、利得を切り替える時の入力インピーダンス変動を補償する為に、第２ＬＮＡ３２の入力インピーダンスの実部もＺ０になるように第２ＬＮＡ３２のＭＯＳトランジスタＭ３２２を動作させる。また、第２ＬＮＡ３２には、第１ＬＮＡ３１のスイッチＳＷ３１４をオフにした事により見えなくなるインダクタＬ３１３と同じ素子値のインダクタＬ３２５が端子Ｙ´〜Ｚ´間に挿入される。
【００６１】
なお、本発明の実施例３に係る半導体装置３０の動作は本発明の実施例１に係る半導体装置１０の動作と同様であるので、説明を省略する。
【００６２】
本発明の実施例３によれば、インダクタＬ３２５及びタンク３２６を含むフィルタによって第２ＬＮＡ３２が構成された場合であっても、本発明の実施例１と同様の効果を得ることができる。
【図面の簡単な説明】
【００６３】
【図１】図１は、本発明の実施例１に係る半導体装置１０の回路構成を示す回路図である。
【図２】Ａ〜Ｃは、本発明の実施例１に係る半導体装置１０の動作を説明する概略図である。
【図３】本発明の実施例２に係る半導体装置２０の回路構成を示す回路図である。
【図４】図３のアッテネータＡＴＴ２２１の構成例を示す回路図である。
【図５】本発明の実施例３に係る半導体装置３０の回路構成を示す回路図である。
【符号の説明】
【００６４】
１０，２０，３０  半導体装置
１１，２１，３１  第１ＬＮＡ
１２，２２，３２  第２ＬＮＡ
１３，２３，３３  インピーダンス調整部
１４，２４，３４  モード選択部
【図１】
2009100025.tif 000004
【図２】
2009100025.tif 000005
【図３】
2009100025.tif 000006
【図４】
2009100025.tif 000007
【図５】
2009100025.tif 000008