(57)【要約】【課題】アレイ基板、液晶表示装置およびこれらの製造方法が提供される。【解決手段】アレイ基板は、基板と、基板の上に形成されたデータ線と、データ線の上に形成された保護膜と、保護膜の上に形成されてゲート電極を含むゲート線と、保護膜の上に形成されてデータ線とオーバーラップするキャパシタ線と、ゲート線およびキャパシタ線の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成された半導体膜と、データ線を露出させ、保護膜とゲート絶縁膜とを通過するように形成されたコンタクトホールと、半導体膜および前記ゲート絶縁膜の上に形成されて透明導電物質で形成されたソース電極およびドレイン電極と、を含む。【選択図】図１２
2009265662.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成されたデータ線と、
前記データ線の上に形成された保護膜と、
前記保護膜の上に形成されてゲート電極を含むゲート線と、
前記保護膜の上に形成されて前記データ線とオーバーラップするキャパシタ線と、
前記ゲート線および前記キャパシタ線の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成された半導体膜と、
前記データ線を露出させ、前記保護膜と前記ゲート絶縁膜とを通過するように形成されたコンタクトホールと、
前記半導体膜および前記ゲート絶縁膜の上に形成されて透明導電物質で形成されたソース電極およびドレイン電極と、
を含むことを特徴とするアレイ基板。
【請求項２】
前記ドレイン電極から延長されて前記ゲート絶縁膜の上に形成された画素電極をさらに含むことを特徴とする請求項１項に記載のアレイ基板。
【請求項３】
前記画素電極は、反射性導電物質、半透過性導電物質、酸化インジウムスズ（ＩＴＯ）、および酸化インジウム・酸化亜鉛（ＩＺＯ）のうち選択された少なくとも一つの物質から成ることを特徴とする請求項２項に記載のアレイ基板。
【請求項４】
前記キャパシタ線の幅は、前記データ線の幅より広いことを特徴とする請求項１項に記載のアレイ基板。
【請求項５】
第１基板と、
前記第１基板の上に形成されたデータ線と、
前記データ線の上に形成された保護膜と、
前記保護膜の上に形成されてゲート電極を含むゲート線と、
前記保護膜の上に形成されて前記データ線とオーバーラップするキャパシタ線と、
前記ゲート線および前記キャパシタ線の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成された半導体膜と、
前記データ線を露出させ、前記保護膜と前記絶縁膜とを通過するように形成されたコンタクトホールと、
前記半導体膜および前記ゲート絶縁膜の上に形成されたドレイン電極およびソース電極と、
前記ゲート絶縁膜の上で前記ドレイン電極から延長された画素電極と、
前記第１基板と対向してブラックマトリックスを含む第２基板と、
前記第１基板と前記第２基板との間に形成される液晶層と、
を含み、
互いに隣接した前記画素電極の間の距離は、前記ブラックマトリックスの幅、前記キャパシタ線の幅、および前記データ線の幅より狭いことを特徴とする液晶表示装置。
【請求項６】
前記ソース電極、前記ドレイン電極および前記画素電極は、透明導電物質を含むことを特徴とする請求項５項に記載の液晶表示装置。
【請求項７】
前記キャパシタ線の幅は、前記データ線の幅より広いことを特徴とする請求項５項に記載の液晶表示装置。
【請求項８】
基板の上にデータ線を形成し、
前記データ線の上に保護膜を形成し、
前記保護膜の上にゲート電極を含むゲート線と、前記データ線とオーバーラップするキャパシタ線とを形成し、
前記ゲート線および前記キャパシタ線の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に半導体膜を形成し、
前記データ線が露出するように前記保護膜と前記ゲート絶縁膜とを通過するコンタクトホールを形成し、
前記ゲート絶縁膜の上に透明導電物質から成るソース電極とドレイン電極とを形成すること、
を含むアレイ基板の製造方法。
【請求項９】
前記キャパシタ線の幅は、前記データ線の幅より広いことを特徴とする請求項８項に記載のアレイ基板の製造方法。
【請求項１０】
第１基板の上にデータ線を形成し、
前記データ線の上に保護膜を形成し、
前記保護膜の上にゲート電極を含むゲート線と、前記データ線とオーバーラップするキャパシタ線とを形成し、
前記ゲート線および前記キャパシタ線の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に半導体膜を形成し、
前記データ線が露出されるように前記保護膜と前記ゲート絶縁膜とを通過するコンタクトホールを形成し、
前記ゲート絶縁膜の上にソース電極、ドレイン電極、およびドレイン電極から延長された画素電極を形成し、
前記第１基板と対向する第２基板の上にブラックマトリックスを形成し、
前記第１基板と前記第２基板との間に液晶層を形成すること、
を含み、
互いに隣接する前記画素電極の間の距離が前記ブラックマトリックスの幅、前記キャパシタ線の幅、および前記データ線の幅より狭いことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板、液晶表示装置およびこれらの製造方法に関するものであって、より詳細には開口率が向上されたアレイ基板、液晶表示装置およびこれらの製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は平面パネル表示装置のうちの一つである。液晶表示装置はアレイ基板、アレイ基板と向かい合う対向基板、およびアレイ基板と対向基板との間に形成された液晶層を含む。画素電極と共通電極とが液晶表示装置に形成されて液晶層に電界を形成する。画素電極はアレイ基板の上に形成されて、共通電極は対向基板の上に形成される。各画素電極は、薄膜トランジスタのドレイン電極に接続される。画素電極には薄膜トランジスタを通してデータ信号が印加されて、画素電極と共通電極との間に形成された電界によって液晶層内の液晶分子が駆動される。
【０００３】
液晶層での液晶分子の配列は電界によって調節されることにより、液晶層を通過する光透過率が変わる。したがって、画像が表示される。
【０００４】
液晶表示装置の輝度を向上させるために、液晶表示装置の開口率を増加させる必要がある。しかし、画素電極とデータ線との間のカップリング効果によって発生する寄生容量を避けるためには、画素電極とデータ線との間に一定の距離を維持しなければならない。したがって、画素電極のサイズが減ることによって開口率は低くなる。また、二つの基板の間で発生しうるミスアラインメントを避けるために、ブラックマトリックスが充分に広く形成されなければならない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許２００２−０１８８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、寄生容量を増加させずに開口率を向上させることができるアレイ基板、液晶表示装置およびこれらの製造方法を提案する。
【０００７】
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていない他の技術的課題は、次の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によるアレイ基板は、基板と、基板の上に形成されたデータ線と、データ線の上に形成された保護膜と、保護膜の上に形成されてゲート電極を含むゲート線と、保護膜の上に形成されてデータ線とオーバーラップするキャパシタ線と、ゲート線およびキャパシタ線の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成された半導体膜と、データ線を露出させ、保護膜とゲート絶縁膜とを通過するように形成されたコンタクトホールと、半導体膜およびゲート絶縁膜の上に形成されて透明導電物質で形成されたソース電極およびドレイン電極と、を含む。
【０００９】
本発明の一実施形態による液晶表示装置は、第１基板と、第１基板の上に形成されたデータ線と、データ線の上に形成された保護膜と、保護膜の上に形成されてゲート電極を含むゲート線と、保護膜の上に形成されてデータ線とオーバーラップするキャパシタ線と、ゲート線およびキャパシタ線の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成された半導体膜と、データ線を露出させ、保護膜とゲート絶縁膜とを通過するように形成されたコンタクトホールと、半導体膜およびゲート絶縁膜の上に形成されたドレイン電極およびソース電極と、ゲート絶縁膜の上でドレイン電極から延長された画素電極と、第１基板と対向してブラックマトリックスを含む第２基板と、第１基板と第２基板との間に形成される液晶層と、を含む。ここで、互いに隣接した画素電極の間の距離は、ブラックマトリックスの幅、キャパシタ線の幅、およびデータ線の幅より狭いことが好ましい。
【００１０】
本発明の一実施形態によるアレイ基板の製造方法は、基板の上にデータ線を形成し、データ線の上に保護膜を形成し、保護膜の上にゲート電極を含むゲート線と、データ線とオーバーラップするキャパシタ線とを形成し、ゲート線及びキャパシタ線の上にゲート絶縁膜を形成し、ゲート絶縁膜の上に半導体膜を形成し、データ線が露出するように保護膜とゲート絶縁膜とを通過するようにコンタクトホールを形成し、ゲート絶縁膜の上に透明導電物質から成るソース電極とドレイン電極とを形成すること、を含む。
【００１１】
本発明の一実施形態による液晶表示装置の製造方法は、第１基板の上にデータ線を形成し、データ線の上に保護膜を形成し、保護膜の上にゲート電極を含むゲート線と、データ線とオーバーラップするキャパシタ線とを形成し、ゲート線およびキャパシタ線の上にゲート絶縁膜を形成し、ゲート絶縁膜の上に半導体膜を形成し、データ線が露出されるように保護膜とゲート絶縁膜とを通過するコンタクトホールを形成し、ゲート絶縁膜の上にソース電極、ドレイン電極およびドレイン電極から延長された画素電極を形成し、第１基板と対向する第２基板の上にブラックマトリックスを形成し、第１基板と第２基板との間に液晶層を形成すること、を含む。ここで、互いに隣接する画素電極の間の距離がブラックマトリックスの幅、キャパシタ線の幅、およびデータ線の幅より狭いことが好ましい。
【００１２】
その他実施形態の具体的な事項は、詳細な説明および図に含まれている。
【発明の効果】
【００１３】
前述した構成を適用する場合、データ線と画素電極との間に保護膜とゲート絶縁膜とが形成されて、カップリング効果によって発生しうる干渉を防止することができ、隣接する画素電極の間の距離を狭く形成することができ、表示装置の開口率を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態によるアレイ基板の平面図である。
【図２】図１の線Ａ−Ａ’に沿って切断した断面図である。
【図３】本発明の一実施形態によるアレイ基板の平面図である。
【図４】図３の線Ｂ−Ｂ’に沿って切断した断面図である。
【図５】本発明の一実施形態によるアレイ基板の平面図である。
【図６】図５の線Ｃ−Ｃ’に沿って切断した断面図である。
【図７】本発明の一実施形態によるアレイ基板の平面図である。
【図８】図７の線Ｄ−Ｄ’に沿って切断した断面図である。
【図９】本発明の一実施形態によるアレイ基板の平面図である。
【図１０】図９の線Ｅ−Ｅ’に沿って切断した断面図である。
【図１１】図９のＸ領域の拡大平面図である。
【図１２】図１１の線Ｆ−Ｆ’に沿って切断した断面図である。
【発明を実施するための形態】
【００１５】
本発明の利点および特徴、ならびにそれらを達成する方法は、図面と共に詳細に後述される実施形態を参照すれば明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で実現されることが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範囲によってのみ定義される。なお、明細書全体にかけて、同一の参照符号は同一の構成要素を指すものとする。
【００１６】
以下、図面を参照して本発明の実施形態を具体的に説明する。図１〜図１０は本発明の一実施形態による液晶表示装置の製造方法を順次に示す平面図およびこれらの断面図である。
【００１７】
図１は、本発明の一実施形態によるアレイ基板の平面図であり、図２は、図１の線Ａ−Ａ’に沿って切断した断面図である。
【００１８】
本実施形態のアレイ基板は、第１基板１００、第１基板１００の上に形成されたデータ線１１０、データ線１１０の上に形成された保護膜１２０を含む。第１基板１００は、光が通過できる透明な物質で形成され、非アルカリの特性を有してもよい。透明な物質は、透明な合成樹脂で形成されてもよい。データ線１１０は、導電物質で形成されてもよく、導電物質は低抵抗物質、例えば、アルミニウムが含まれた導電物質、銅が含まれた導電物質、銀が含まれた導電物質、モリブデンが含まれた導電物質、またはチタンが含まれた導電物質を含んでもよい。データ線１１０は、単一層または複数層で形成されてもよい。複数層は、低抵抗特性を有する第１層と接触特性が良い第２層とで形成されてもよい。データ線１１０は、データパッド（図示せず）をさらに含んでもよい。保護膜１２０は絶縁層を含んでおり、絶縁層は例えば、有機絶縁膜、窒化シリコン膜またはアクリルを含む物質で形成されてもよい。
【００１９】
図３は、本発明の一実施形態によるアレイ基板の平面図であり、図４は、図３の線Ｂ−Ｂ’に沿って切断した断面図である。
【００２０】
ゲート電極１４０を含むゲート線１３０と、キャパシタ線１５０とが保護膜１２０の上に形成される。そして、ゲート絶縁膜１６０がゲート線１３０およびキャパシタ線１５０の上に形成される。ゲート線１３０は互いに平行になるように形成される。ゲート線１３０は、金属または導電物質、例えば、アルミニウム（Ａｌ）、アルミニウム合金、モリブデン（Ｍｏ）、モリブデン合金、クロム（Ｃｒ）、クロム合金、タンタル（Ｔａ）、タンタル合金、銅（Ｃｕ）または銅合金を含んでもよい。ゲート線１３０は、単一層または複数層で形成されてもよい。複数層は、低抵抗の特性を有する第１層と接触特性が良い第２層とで形成されてもよい。ゲート線１３０は、ゲートパッド（図示せず）をさらに含んでもよい。例えば、ゲート電極１４０は、データ線１１０とオーバーラップしないように形成される。
【００２１】
キャパシタ線１５０は、データ線１１０とオーバーラップしないように形成される。例えば、キャパシタ線１５０の幅は、データ線１１０の幅より広く形成され、キャパシタ線１５０がデータ線１１０を実質的にすべて覆うように形成されてもよい。キャパシタ線１５０は、ゲート線１３０と同じ物質で形成されてもよい。
【００２２】
ゲート絶縁膜１６０は、例えば、有機絶縁膜、窒化シリコン膜、酸化シリコン膜またはアクリルを含む物質からなってもよい。一実施形態において、ゲート絶縁膜１６０は、単一層または複数層で形成されてもよい。複数層は、誘電率が異なる第１誘電層と第２誘電層とで形成されてもよい。
【００２３】
図５は、本発明の一実施形態によるアレイ基板の平面図であり、図６は、図５の線Ｃ−Ｃ’に沿って切断した断面図である。
【００２４】
アクティブ層の役割をする半導体膜１７０がゲート絶縁膜１６０の上に形成される。半導体膜１７０は、ゲート絶縁膜１６０上に島形状で形成される。半導体膜１７０は、アモルファスシリコン膜からなってもよい。半導体膜１７０の上にオーミックコンタクト層（図示せず）がさらに形成されてもよい。オーミックコンタクト層は、ドープされてマイクロ結晶化されたアモルファスシリコン、金属シリサイド、またはＮ＋がドープされたアモルファスシリコンからなってもよい。
【００２５】
図７は、本発明の一実施形態によるアレイ基板の平面図であり、図８は、図７の線Ｄ−Ｄ’に沿って切断した断面図である。
【００２６】
第１コンタクトホール１８０は、データ線１１０が露出するように、保護膜１２０およびゲート絶縁膜１６０を通して形成される。ゲートパッド（図示せず）とデータパッド（図示せず）を各々露出するように第２コンタクトホール（図示せず）と第３コンタクトホール（図示せず）とが保護膜１２０およびゲート絶縁膜１６０を通して形成される。
【００２７】
図９は、本発明の一実施形態によるアレイ基板の平面図であり、図１０は、図９の線Ｅ−Ｅ’に沿って切断した断面図であり、図１１は、図９のＸ領域の拡大平面図であり、図１２は、図１１の線Ｆ−Ｆ’に沿って切断した断面図である。
【００２８】
ソース電極２１０とドレイン電極２２０とが半導体膜１７０およびゲート絶縁膜１６０の上に形成される。ソース電極２１０とドレイン電極２２０とは、透明導電物質で形成される。
【００２９】
ソース電極２１０は、第１コンタクトホール１８０を通して、データ線１１０と電気的に接続される。
【００３０】
ドレイン電極２２０は、ゲート絶縁膜１６０の上に形成された画素電極２３０と接続される。例えば、本実施形態と同様にドレイン電極２２０は画素電極２３０と同一な物質で同一な層に形成されてもよく、画素電極２３０は、ドレイン電極２２０から延長されて形成されてもよい。画素電極２３０は、反射性導電（ｒｅｆｌｅｃｔｉｖｅ  ｃｏｎｄｕｃｔｉｖｅ）物質、半透過性導電（ｔｒａｎｓｆｌｅｃｔｉｖｅ  ｃｏｎｄｕｃｔｉｖｅ）物質、酸化インジウムスズ（ＩＴＯ）または酸化インジウム・酸化亜鉛（ＩＺＯ）からなってもよい。
【００３１】
このような積層構造物は、本発明の一実施形態によるアレイ基板１０を構成する。
【００３２】
図１０を参照すれば、アレイ基板１０に対向する対向基板２０は、第２基板３００と、第２基板３００上に形成されて、光漏れを防止するブラックマトリックス３１０と、第２基板３００上に画素電極２３０と対応するように形成されたカラーフィルター３１２と、カラーフィルター３１２上に形成された共通電極３１４とを含む。液晶層３２０は、アレイ基板１０と対向基板２０との間に形成される。
【００３３】
一実施形態において、データ線１１０を介して隣接する画素電極２３０の間の距離（ｄ）は、ブラックマトリックス３１０、キャパシタ線１５０およびデータ線１１０の幅より狭くなるように形成する。
【００３４】
したがって、アレイ基板１０と対向基板２０とを含む液晶表示装置の開口率を向上させることができる。
【００３５】
以上、図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野における通常の知識を有する者は、本発明を、その技術的思想や必須の特徴を変更しない範囲で、他の具体的な形態において実施されうることを理解することができる。したがって、上記実施形態はすべての面で例示的なものであり、限定的でないと理解しなければならない。
【産業上の利用可能性】
【００３６】
本発明の高開口率アレイ基板、およびこれの製造方法は液晶表示装置に適用され得る。
【符号の説明】
【００３７】
１０    アレイ基板
２０    対向基板
１００    第１基板
１１０    データ線
１２０    保護膜
１３０    ゲート線
１４０    ゲート電極
１５０    キャパシタ線
１６０    ゲート絶縁膜
１７０    半導体膜
１８０    第１コンタクトホール
２１０    ソース電極
２２０    ドレイン電極
２３０    画素電極
３１０    ブラックマトリックス
３２０    液晶層
【図１】
2009265662.tif 000003
【図２】
2009265662.tif 000004
【図３】
2009265662.tif 000005
【図４】
2009265662.tif 000006
【図５】
2009265662.tif 000007
【図６】
2009265662.tif 000008
【図７】
2009265662.tif 000009
【図８】
2009265662.tif 000010
【図９】
2009265662.tif 000011
【図１０】
2009265662.tif 000012
【図１１】
2009265662.tif 000013
【図１２】
2009265662.tif 000014