(57)【要約】【課題】高周波数域での発振を防止して安定した動作を実現できると共に、低雑音で高利得の増幅回路を提供すること。【解決手段】ＦＥＴ１のドレイン−ゲート間を電圧負帰還部１１を介して接続し、ＦＥＴ１のドレイン−ゲート間に接続される抵抗成分を２分割して一方の抵抗Ｒ１をドレイン近傍に配置し、他方の抵抗Ｒ２をゲートの近傍に配置する。電圧負帰還部１１に含まれるコンデンサ４とゲート側の抵抗Ｒ２との接続点とグラウンドとの間に小容量のコンデンサＣ３を接続し、放送帯域に対応した低周波数では高インピーダンスとなり、高周波数では電圧負帰還部１１を低インピーダンスにするような容量に設定する。さらに、ＦＥＴ１のドレイン直下及びゲート直下のグラウンドパターン２３を切り欠いて切り欠き部２４，２５を形成する。【選択図】図１
2009021938.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタのゲート−ドレイン間に第１の抵抗及び第１のコンデンサを介在させてドレイン側からゲート側に電圧を負帰還させる負帰還回路を備えた負帰還増幅回路であって、
前記第１の抵抗は前記電界効果トランジスタのゲート近傍に配置され、一端が前記ゲートに接続される一方、他端が前記第１のコンデンサの一端に接続され、
前記負帰還回路は、前記第１の抵抗と前記第１のコンデンサとの接続点とグラウンドとの間に接続された第２のコンデンサを有することを特徴とする負帰還増幅回路。
【請求項２】
前記負帰還回路は、前記電界効果トランジスタのドレイン近傍に配置され、一端が前記ドレインに接続される一方、他端が前記第１のコンデンサの他端に接続された第２の抵抗を有することを特徴とする請求項１記載の負帰還増幅回路。
【請求項３】
前記電界効果トランジスタが多層基板の表面に載置され、
前記多層基板の内層にグラウンドパターンが形成され、
前記電界効果トランジスタのゲート直下及びドレイン直下のグラウンドパターンを切り欠いた切り欠き部を形成したことを特徴とする請求項１又は請求項２記載の負帰還増幅回路。
【請求項４】
バイポーラトランジスタのべース−コレクタ間に第１の抵抗及び第１のコンデンサを介在させてコレクタ側からベース側に電圧を負帰還させる負帰還回路を備えた負帰還増幅回路であって、
前記第１の抵抗は前記バイポーラトランジスタのベース近傍に配置され、一端が前記ベースに接続される一方、他端が前記第１のコンデンサの一端に接続され、
前記負帰還回路は、前記第１の抵抗と前記第１のコンデンサとの接続点とグラウンドとの間に接続された第２のコンデンサを有することを特徴とする負帰還増幅回路。
【請求項５】
前記負帰還回路は、前記バイポーラトランジスタのコレクタ近傍に配置され、一端が前記コレクタに接続される一方、他端が前記第１のコンデンサの他端に接続された第２の抵抗を有することを特徴とする請求項４記載の負帰還増幅回路。
【請求項６】
前記バイポーラトランジスタが多層基板の表面に載置され、
前記多層基板の内層にグラウンドパターンが形成され、
前記バイポーラトランジスタのベース直下及びコレクタ直下のグラウンドパターンを切り欠いた切り欠き部を形成したことを特徴とする請求項４又は請求項５記載の負帰還増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ（ＦＥＴ）のドレイン−ゲート間又はバイポーラトランジスタのコレクタ−ベース間に電圧負帰還を掛けて高周波信号を増幅する負帰還増幅回路に関する。
【背景技術】
【０００２】
従来、ＦＥＴのドレイン−ゲート間に抵抗及び容量を接続して電圧負帰還させるようにしたソース接地型増幅器がある。図６は従来のソース接地型増幅器の回路構成図である。ＦＥＴ１のゲート−ドレイン間を介して入力端子ＩＮと出力端子ＯＵＴとの間を接続し、ＦＥＴ１のドレイン−ゲート間に電圧負帰還部２が接続されている。電圧負帰還部２は、ゲートに負帰還を掛けるために抵抗３及び直流カットコンデンサ４の直列回路で構成されている。増幅回路が発振するのを防止するために、ＦＥＴ１のゲートとグラウンドとの間にダンパ抵抗５を直列に接続すると共に、ソースとグラウンドとの間にダンパ抵抗６を直列に接続している。ＦＥＴ１のソースは、コンデンサ７を介して高周波的にグラウンドに接続されている。また、ＦＥＴ１のドレインにはインダクタＬ１及び抵抗８を直列に介して電源直流電圧Ｖｄｄが印加される。なお、インダクタＬ１の一端はコンデンサ９を介して高周波的にグラウンドに接続されている。入力端子ＩＮ及び出力端子ＯＵＴは直流カットコンデンサＣ１，Ｃ２を介してソース接地型増幅器に接続されている。  
【０００３】
以上のように構成されたソース接地型増幅器では、入力端子ＩＮに高周波信号が印加されると、ＦＥＴ１のゲートがオンしてＦＥＴ１のドレイン−ソース間に電流が流れると共にゲート電圧に対して位相が反転しているドレイン電圧が電圧負帰還部２を介してゲート電圧に負帰還される。このとき、ゲート及びドレインとグラウンドとの間にそれぞれ直列に接続したダンパ抵抗５，６により発振が抑えられる。
【０００４】
上記ソース接地型増幅器をＵＨＦ帯のＴＶ受信機用低雑音増幅器などの高周波増幅回路として用いている（例えば、特許文献１参照）。電圧負帰還部２を介して負帰還を掛けて、地波デジタル放送信号の放送帯域（例えば４７０ＭＨｚ〜７７０ＭＨｚ）において、一定の利得を得るようにしている。
【０００５】
ところで、ＴＶ受信機用低雑音増幅器には、妨害波による混変調と雑音の影響を低減する観点から、高利得なＦＥＴを採用する傾向にある。最近は動作周波数が非常に高く２０ＧＨｚまで増幅作用のあるＦＥＴが用いられるようになっている。
【特許文献１】特開２００１−０９４３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、高周波増幅回路に高利得なＦＥＴを採用した場合、例えば５ＧＨｚ以上の高周波数においてドレイン−ゲート間に存在する寄生容量が無視できなくなり、ドレイン信号が負帰還せずに、寄生容量で位相が進み正帰還して発振する可能性があった。
【０００７】
図７（ａ）（ｂ）を参照してソース接地型増幅器が高周波数で発振する原理について説明する。寄生容量１０はドレイン及びゲートの配線パターンとグラウンドとの間に形成される寄生容量である。図７（ａ）に示すように、例えば１ＧＨｚ以下の低周波数の場合は、ドレイン−ゲート間に寄生容量１０が存在しても、図中に矢印で示すようにドレインに現れた信号は寄生容量１０のパスを通らずに、抵抗３を通ってゲートへ帰還される為、負帰還となる。ところが、図７（ｂ）に示すように、例えば５ＧＨｚ以上の高周波数の場合は、図中に矢印で示すようにドレインに現れた信号は寄生容量１０を通ってゲートへ帰還する。ドレイン信号が寄生容量１０を通過することで位相が９０°進む為、正帰還となるので、発振する可能性がある。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、高周波数域での発振を防止して安定した動作を実現できると共に、低雑音で高利得の増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の負帰還増幅回路は、電界効果トランジスタのゲート−ドレイン間に第１の抵抗及び第１のコンデンサを介在させてドレイン側からゲート側に電圧を負帰還させる負帰還回路を備えた負帰還増幅回路であって、前記第１の抵抗は前記電界効果トランジスタのゲート近傍に配置され、一端が前記ゲートに接続される一方、他端が前記第１のコンデンサの一端に接続され、前記負帰還回路は、前記第１の抵抗と前記第１のコンデンサとの接続点とグラウンドとの間に接続された第２のコンデンサを有することを特徴とする。
【００１０】
この構成によれば、高周波数では第２のコンデンサが低インピーダンスとなるので、ゲート及びドレインの配線パターンとグラウンドパターンとの間に形成される寄生容量で正帰還される信号が第２のコンデンサからグラウンドに流れる。また、寄生容量で位相が９０度進んだ一部の信号がグラウンドに流れずにゲート側に帰還されるが、第１の抵抗によって振幅が減衰される。その結果、上記寄生容量が存在しても、正帰還ループが形成されなくなり、発振が防止される。
【００１１】
上記負帰還増幅回路において、前記負帰還回路は、前記電界効果トランジスタのドレイン近傍に配置され、一端が前記ドレインに接続される一方、他端が前記第１のコンデンサの他端に接続された第２の抵抗を有することが望ましい。
【００１２】
この構成により、第２の抵抗により、ドレインから負帰還回路に入る信号を抑制できて、負帰還量を調整することができると共に正帰還ループが形成されるのを防止できる。
【００１３】
また本発明は、上記負帰還増幅回路において、前記電界効果トランジスタが多層基板の表面に載置され、前記多層基板の内層にグラウンドパターンが形成され、前記電界効果トランジスタのゲート直下及びドレイン直下のグラウンドパターンを切り欠いた切り欠き部を形成したことを特徴とする。
【００１４】
この構成により、電界効果トランジスタのゲート及びドレインの配線パターンとグラウンドパターンとの間の寄生容量が極めて小さくなり、寄生容量を通過する信号がほとんどなくなるので、上記第２のコンデンサによる高周波数での低インピーダンス効果と併せて、正帰還ループが形成されなくなる。
【００１５】
本発明の負帰還増幅回路は、バイポーラトランジスタのべース−コレクタ間に第１の抵抗及び第１のコンデンサを介在させてコレクタ側からベース側に電圧を負帰還させる負帰還回路を備えた負帰還増幅回路であって、前記第１の抵抗は前記バイポーラトランジスタのベース近傍に配置され、一端が前記ベースに接続される一方、他端が前記第１のコンデンサの一端に接続され、前記負帰還回路は、前記第１の抵抗と前記第１のコンデンサとの接続点とグラウンドとの間に接続された第２のコンデンサを有することを特徴とする。
【００１６】
この構成によれば、高周波数では第２のコンデンサが低インピーダンスとなるので、ベース及びコレクタの配線パターンとグラウンドパターンとの間に形成される寄生容量で正帰還される信号が第２のコンデンサからグラウンドに流れる。また、寄生容量で位相が９０度進んだ一部の信号がグラウンドに流れずにベース側に帰還されるが、第１の抵抗によって振幅が減衰される。その結果、上記寄生容量が存在しても、正帰還ループが形成されなくなり、発振が防止される。
【００１７】
上記負帰還増幅回路において、前記負帰還回路は、前記バイポーラトランジスタのコレクタ近傍に配置され、一端が前記コレクタに接続される一方、他端が前記第１のコンデンサの他端に接続された第２の抵抗を有することが望ましい。
【００１８】
この構成により、第２の抵抗により、コレクタから負帰還回路に入る信号を抑制できて、負帰還量を調整することができると共に正帰還ループが形成されるのを防止できる。
【００１９】
また本発明は、上記負帰還増幅回路において、前記バイポーラトランジスタが多層基板の表面に載置され、前記多層基板の内層にグラウンドパターンが形成され、前記バイポーラトランジスタのベース直下及びコレクタ直下のグラウンドパターンを切り欠いた切り欠き部を形成したことを特徴とする。
【００２０】
この構成により、バイポーラトランジスタのベース及びコレクタの配線パターンとグラウンドパターンとの間の寄生容量が極めて小さくなり、寄生容量を通過する信号がほとんどなくなるので、上記第２のコンデンサによる高周波数での低インピーダンス効果と併せて、正帰還ループが形成されなくなる。
【発明の効果】
【００２１】
本発明によれば、高周波数域での発振を防止して安定した動作を実現できると共に、低雑音で高利得の増幅回路を提供できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は本発明の一実施の形態に係る負帰還増幅回路の構成図である。なお、図６に示す増幅回路と同一部分には同一符号を付して説明の重複を避ける。
【００２３】
本実施の形態は、ＦＥＴ１のドレイン−ゲート間が電圧負帰還部１１を介して接続される。電圧負帰還部１１は、ＦＥＴ１のドレイン−ゲート間に接続される抵抗成分を２分割して第２の抵抗となる一方の抵抗Ｒ１をドレイン近傍に配置し、第１の抵抗となる他方の抵抗Ｒ２をゲートの近傍に配置する。さらに、電圧負帰還部１１に含まれる第１のコンデンサとなる直流カットコンデンサ４とゲート側の抵抗Ｒ２との接続点とグラウンドとの間に第２のコンデンサとなる小容量のコンデンサＣ３を接続している。本例ではコンデンサＣ３を０．５ｐＦ程度に設定しているが、放送帯域に対応した低周波数では高インピーダンスとなり、従来回路で発振していた高周波数では電圧負帰還部１１を低インピーダンスにするような容量に設定することが望ましい。
【００２４】
本実施の形態では、ＦＥＴ１のドレイン配線パターンとグラウンドパターンとの間に形成される寄生容量及びＦＥＴ１のゲート配線パターンとグラウンドパターンとの間に形成される寄生容量を小さくするために、ＦＥＴ１のゲート及びドレイン直下のグラウンドパターンを切り欠いている。
【００２５】
図２（ａ）（ｂ）はＦＥＴ１のゲート及びドレイン直下のグラウンドパターンを切り欠いた状態を示す概略的な上面図及び断面図である。モジュール基板２０の表層には配線パターン２１が形成されており、その中にはＦＥＴ１のゲート１ａ、ドレイン１ｂ、ソース１ｃの配線パターンを含む。表層の配線パターン２１に対して絶縁層２２を挟んでグラウンドパターン２３が形成されている。また、グラウンドパターン２３の背面に絶縁層２６を挟んでモジュール用グラウンドパターン２７が形成されている。
【００２６】
本実施の形態は、ＦＥＴ１のゲート１ａ及びドレイン１ｂ直下のグラウンドパターン２３を切り欠いて切り欠き部２４，２５を形成している。ゲート１ａ及びドレイン１ｂとグラウンドパターン２３との間に形成されていた寄生容量は、切り欠き部２４，２５によって１／１０程度まで減少させている。
【００２７】
また、配線パターン２１はスルーホール２８を介してグラウンドパターン２３、さらにモジュール用グラウンドパターン２７に導通されている。グラウンドパターン２３に配置するスルーホール２８で微小インダクタが形成される（以下、「グラウンドパターン残留インダクタ」という）。
【００２８】
次に、以上のように構成された本実施の形態の動作について説明する。
図３（ａ）（ｂ）を参照してコンデンサＣ３及び抵抗Ｒ１，Ｒ２による発振抑制作用について説明する。例えば、１ＧＨｚ以下の低周波数では、ゲート１ａ、ドレイン１ｂの配線パターンとグラウンドパターン２３との間に寄生容量１０が存在しても、ドレイン１ｂから寄生容量を介しての電圧負帰還部１１の配線パターンへの飛びつきはほとんど発生しない。
【００２９】
また、コンデンサ４と抵抗Ｒ２との接続点を、コンデンサＣ３を介してグラウンドに接続しているが、低周波数ではコンデンサＣ３が高インピーダンスとなるので、電圧負帰還部１１を通ってゲート１ａに帰還される信号が、コンデンサＣ３を介してグラウンドに流れることはない。
【００３０】
したがって、放送帯域を含む低周波数では、図３（ａ）に矢印で示すように負帰還ループが形成され、１８０度位相の異なるドレイン電圧がゲートに印加される。
【００３１】
また、例えば５ＧＨｚ以上の高周波数では、コンデンサＣ３が低インピーダンスとなるので電圧負帰還部１１が低インピーダンスとなる。後述するように、切り欠き部２４，２５によりドレイン電圧の位相を変化させる寄生容量自体がほとんど存在しない状態であるが、仮に寄生容量１０を介して電圧負帰還部１１の配線パターンへの飛びつきが生じたとしても、図３（ｂ）に示すようにその信号はコンデンサＣ３を介してグラウンドに流れるため、正帰還ループが形成されるのを防止できる。また、寄生容量１０を介して電圧負帰還部１１の配線パターンへ飛びついた信号の一部がゲート側に流れたとしても、抵抗Ｒ２で振幅が大幅に減衰されるため、正帰還ループが形成されて増幅回路が発振するといった不具合を防止できる。また、抵抗Ｒ１により、ドレインから電圧負帰還部１１に入る信号を抑制できて、負帰還量を調整することができる。
【００３２】
次に、図４（ａ）（ｂ）を参照して切り欠き部２４，２５の有無による正帰還ループの形成の有無について説明する。ＦＥＴ１のゲート１ａ及びドレイン１ｂ直下のグラウンドパターン２３に切り欠き部２４，２５を形成しない場合、図４（ａ）に矢印で示すように寄生容量１０で９０度位相のずれた信号がゲートに帰還される。したがて、正帰還ループが形成されて発振する可能性がある。
【００３３】
一方、本実施の形態のように、ＦＥＴ１のゲート１ａ及びドレイン１ｂ直下のグラウンドパターン２３を切り欠いて切り欠き部２４，２５を形成することにより、ゲート１ａ及びドレイン１ｂの配線パターンとグラウンドパターン２３との間に形成される寄生容量１０は１／１０程度まで小さくなる（例えば、０．１ｐＦ程度）。この程度まで小さい寄生容量１０であれば高周波領域においても存在しないものとして扱うことができる。したがって、図４（ｂ）に示すように、寄生容量１０を通るパスは生じないので、正帰還ループは形成されないため発振を防止できる。
【００３４】
このように本実施の形態によれば、電圧負帰還部１１の抵抗を２分割すると共にコンデンサ４と抵抗Ｒ２との接続点とグラウンドとの間に小容量のコンデンサＣ３を接続したので、低周波数ではコンデンサＣ３が高インピーダンスとなるので電圧負帰還が掛り、高周波数ではコンデンサＣ３が低インピーダンスとなって寄生容量１０を通過して９０度位相の進んだ信号をグラウンドに流すので正帰還による発振を防止することができる。しかも、寄生容量１０を通過した一部の信号がゲート側に流れたとしての抵抗Ｒ２で減衰されるため正帰還による影響を非常に小さく抑えることができる。
【００３５】
また、本実施の形態によれば、ＦＥＴ１のゲート１ａ及びドレイン１ｂ直下のグラウンドパターン２３を切り欠いて切り欠き部２４，２５を形成したので、ゲート１ａ及びドレイン１ｂの配線パターンとグラウンドパターン２３との間に形成される寄生容量１０を非常に小さくすることができ、この点からも寄生容量１０を通る正帰還ループの形成を防止できる効果が期待できる。
【００３６】
本発明は上記一実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で変形実施可能である。例えば、上記一実施の形態におけるＦＥＴ１に代えてバイポーラトランジスタを用いることもできる。
【００３７】
図５はＦＥＴ１に代えてバイポーラトランジスタを用いた負帰還増幅回路の構成図である。なお、図１に示す増幅回路と同一部分には同一符号を付して、説明の重複を避ける。
【００３８】
本変形例では、バイポーラトランジスタ３１のコレクタ−ベース間に、電圧負帰還部１１を接続している。電圧負帰還部１１を構成する一方の抵抗Ｒ１はコレクタ近傍に配置し、他方の抵抗Ｒ２はベース近傍に配置している。バイポーラトランジスタ３１のエミッタは抵抗６を介して直流的に接地され、コンデンサ７を介して高周波的に接地されている。バイポーラトランジスタ３１のベースには電圧Ｖｄｄが抵抗３２を介して常にバイアス電圧として印加されるように構成している。
【００３９】
上記一実施の形態と同様に、バイポーラトランジスタ３１のコレクタ、ベース直下のグラウンドパターン２３を切り欠いて切り欠き部２４，２５を形成している。これにより、ベース及びコレクタの配線パターンとグラウンドパターン２３との間に形成される寄生容量１０を小さくして正帰還ループの形成を防止できる。
【産業上の利用可能性】
【００４０】
本発明は、電界効果トランジスタ又はバイポーラトランジスタを用いた高周波増幅回路に適用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施の形態に係る負帰還増幅回路の構成図
【図２】（ａ）上記一実施の形態においてゲート及びドレイン直下のグラウンドパターンを切り欠いた状態を示す概略的な上面図、（ｂ）ゲート及びドレイン直下のグラウンドパターンを切り欠いた状態を示す概略的な断面図
【図３】（ａ）上記一実施の形態において低周波数で負帰還ループが形成された状態を示す説明図、（ｂ）上記一実施の形態において高周波数で正帰還ループの形成を防止した状態を示す説明図
【図４】（ａ）切り欠き部無しの場合に正帰還ループが形成される状態を示す説明図、（ｂ）切り欠き部有りの場合に正帰還ループが形成されるのを防止した状態を示す説明図
【図５】バイポーラトランジスタを用いた変形例に係る負帰還増幅回路の構成図
【図６】従来のソース接地型増幅器の回路構成図
【図７】（ａ）ソース接地型増幅器において負帰還ループが形成された状態を示す説明図、（ｂ）ソース接地型増幅器において寄生容量により正帰還ループが形成される状態を示す説明図
【符号の説明】
【００４２】
１…ＦＥＴ
２、１１…電圧負帰還部
３…抵抗
４…直流カットコンデンサ（第１のコンデンサ）
５、６…ダンパ抵抗
７…コンデンサ
８…抵抗
９…コンデンサ
１０…寄生容量
２０…モジュール基板
２１…配線パターン
２２、２６…絶縁層
２３…グラウンドパターン
２４、２５…切り欠き部
２７…モジュール用グラウンドパターン
２８…スルーホール
３１…バイポーラトランジスタ
Ｒ１…抵抗（第２の抵抗）
Ｒ２…抵抗（第１の抵抗）
Ｃ１，Ｃ２…直流カットコンデンサ
Ｃ３…コンデンサ（第２のコンデンサ）
Ｌ１…インダクタ
【図１】
2009021938.tif 000003
【図２】
2009021938.tif 000004
【図３】
2009021938.tif 000005
【図４】
2009021938.tif 000006
【図５】
2009021938.tif 000007
【図６】
2009021938.tif 000008
【図７】
2009021938.tif 000009