(57)【要約】【課題】簡単な構成で、且つ若干の工程数の増加のみで、オフ電流の低減を図ったポリシリコン薄膜トランジスタを備える表示装置を提供する。【解決手段】絶縁基板と、前記絶縁基板上に形成された薄膜トランジスタとを有する表示装置であって、前記薄膜トランジスタの半導体層は、多結晶シリコン層と、前記多結晶シリコン層の上層に形成された第１の非晶質シリコン層と、前記第１の非晶質シリコン層の上層に形成された第２の非晶質シリコン層とを有する。【選択図】  図３
2009099636.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板上に形成された薄膜トランジスタとを有する表示装置であって、
前記薄膜トランジスタの半導体層は、多結晶シリコン層と、前記多結晶シリコン層の上層に形成された第１の非晶質シリコン層と、前記第１の非晶質シリコン層の上層に形成された第２の非晶質シリコン層とを有することを特徴とする表示装置。
【請求項２】
絶縁基板と、前記絶縁基板上に形成された複数の薄膜トランジスタとを有する表示装置であって、
前記絶縁基板は、画素領域と前記画素領域を囲む周辺領域を有し、
前記複数の薄膜トランジスタは、複数の第１の薄膜トランジスタと複数の第２の薄膜トランジスタとを有し、
前記複数の第１の薄膜トランジスタは、前記画素領域に形成され、
前記複数の第２の薄膜トランジスタは、前記周辺領域に形成され、
前記複数の第１の薄膜トランジスタの半導体層は、第１の非晶質シリコン層と、前記第１の非晶質シリコン層の上層に形成された第２の非晶質シリコン層とを有し、
前記複数の第２の薄膜トランジスタの半導体層は、多結晶シリコン層を有し、前記多結晶シリコン層の上層に前記第１の非晶質シリコン層および前記第２の非晶質シリコン層とが形成されていることを特徴とする表示装置。
【請求項３】
前記第１の非晶質シリコン層と前記第２の非晶質シリコン層とは、水素濃度が異なることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記第２の非晶質シリコン層の水素濃度は、前記第１の非晶質シリコン層の水素濃度よりも小さいことを特徴とする請求項１から請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記第１の非晶質シリコン層の層厚は、１０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１から請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記第２の非晶質シリコン層の層厚は、５０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１から請求項５のいずれか１項に記載の表示装置。
【請求項７】
絶縁基板と、前記絶縁基板上に形成された薄膜トランジスタとを有する表示装置の製造方法であって、
前記薄膜トランジスタは半導体層を有し、
非晶質シリコン層を成膜し、脱水素処理を行った後に、前記非晶質シリコン層にレーザを照射して結晶化させ多結晶シリコン層を形成する第１の工程と、
前記多結晶シリコン層の上層に、第１の非晶質シリコン層を形成する第２の工程と、
前記第１の非晶質シリコン層の上層に第２の非晶質シリコン層を形成する第３の工程とを有することを特徴とする表示装置の製造方法。
【請求項８】
前記第１の非晶質シリコン層と前記第２の非晶質シリコン層とは、水素濃度が異なることを特徴とする請求項７に記載の表示装置の製造方法。
【請求項９】
前記第２の非晶質シリコン層の水素濃度は、前記第１の非晶質シリコン層の水素濃度よりも小さいことを特徴とする請求項７または請求項８に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に、薄膜トランジスタを備える表示装置に関する。
【背景技術】
【０００２】
この種の表示装置は、その表示部にマトリックス状に配置された複数の画素を有し、その各画素列を、その各画素に備えられる薄膜トランジスタを、ゲート信号線を介して供給する走査信号によってオンさせることによって順次選択し、この選択のタイミングに合わせて、該画素列の各画素に他の画素列の対向する画素に共通に接続されたドレイン信号線を介して映像信号を供給するように構成されている。
【０００３】
また、前記各画素の集合体からなる表示領域の周辺に、表示装置を駆動させる駆動回路が形成されることもあり、該駆動回路も薄膜トランジスタを備えて構成される。
【０００４】
前記薄膜トランジスタとして、従来は半導体層をアモルファスシリコンで形成したものが、用いられていた。また、移動度の高さから、半導体層をポリシリコンで形成したものも用いられている。特に駆動回路においては、ポリシリコン薄膜トランジスタが用いられている。
【０００５】
これらの薄膜トランジスタは、例えば、前記ゲート信号線に接続されるゲート電極と、絶縁膜を介して前記ゲート電極を跨いで形成される半導体層と、前記ドレイン信号線と接続されて前記半導体層上に形成されるドレイン電極と、前記画素電極と接続され前記ドレイン電極と対向して前記半導体層上に形成されるソース電極とから構成されている。
【０００６】
前記ドレイン電極とソース電極の間の半導体層はチャネル領域として機能し、前記ゲート電極への印加電圧に応じ、前記チャネル領域を介して前記ドレイン電極とソース電極との間に電流が流れることになる。
【０００７】
また、前記薄膜トランジスタは、前記チャネル領域とドレイン電極および前記チャネル領域とソース電極との間にそれぞれ電界緩和領域を設けるのが通常となっている。該電界緩和領域は比較的高抵抗からなる半導体層で構成され、この電界緩和領域によって、前記チャネル領域とドレイン電極および前記チャネル領域とソース電極との間に電界集中が生じるのを回避させ、これによりオフ電流の緩和が図れるようになる。
【０００８】
そして、このような電界緩和領域は、半導体層のチャネル領域とドレイン領域との間およびチャネル領域とソース領域との間に平面的に配置された構造のもの、および、ドレイン電極およびソース電極と重なって垂直的に配置された構造のものが知られている。後者の構造としては、たとえば下記特許文献１に詳細に開示がなされている。
【０００９】
【特許文献１】特開２００１−１０２５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ボトムゲート構造ポリシリコン薄膜トランジスタにおいて、ドレイン端の電界を緩和するため、ＬＤＤ構造が適用されている。ＬＤＤ構造を適用すると、フォトマスク、不純物注入工程が必要であり、スループットが悪くなる。また、ＬＤＤ構造は面積が必要となるため、開口率が低くなる等のデメリットがある。そこで、上記特許文献１では、電界緩和領域を平面ではなく垂直方向に形成している。具体的には半導体層が電界緩和の役目をしている。半導体層が薄い場合は、ｎ−層を縦方向に追加し電界緩和している。
【００１１】
しかしながら、電界緩和領域が垂直に形成されたものにあっては、チャネル領域として機能する半導体層とは別に、電界緩和領域として機能する半導体層の形成がひつようとなる。このため、構成が複雑となり、それによって製造の工数の増大をもたらす不都合を有するものであった。また、半導体層による垂直方向の電界緩和だけでは、オフ電流低減の効果が十分ではない。
【００１２】
本発明の目的は、極めて簡単な構成で、さらに若干の工程数の増加のみで、オフ電流の低減を図ったポリシリコン薄膜トランジスタを備える表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）絶縁基板と、前記絶縁基板上に形成された薄膜トランジスタとを有する表示装置であって、前記薄膜トランジスタの半導体層は、多結晶シリコン層と、前記多結晶シリコン層の上層に形成された第１の非晶質シリコン層と、前記第１の非晶質シリコン層の上層に形成された第２の非晶質シリコン層とを有する。
（２）絶縁基板と、前記絶縁基板上に形成された複数の薄膜トランジスタとを有する表示装置であって、前記絶縁基板は、画素領域と前記画素領域を囲む周辺領域を有し、
前記複数の薄膜トランジスタは、複数の第１の薄膜トランジスタと複数の第２の薄膜トランジスタとを有し、前記複数の第１の薄膜トランジスタは、前記画素領域に形成され、前記複数の第２の薄膜トランジスタは、前記周辺領域に形成され、前記複数の第１の薄膜トランジスタの半導体層は、第１の非晶質シリコン層と、前記第１の非晶質シリコン層の上層に形成された第２の非晶質シリコン層とを有し、前記複数の第２の薄膜トランジスタの半導体層は、多結晶シリコン層を有し、前記多結晶シリコン層の上層に前記第１の非晶質シリコン層および前記第２の非晶質シリコン層とが形成されている。
（３）（１）または（２）において、前記第１の非晶質シリコン層と前記第２の非晶質シリコン層とは、水素濃度が異なる。
（４）（１）から（３）のいずれかにおいて、前記第２の非晶質シリコン層の水素濃度は、前記第１の非晶質シリコン層の水素濃度よりも小さい。
（５）（１）から（４）のいずれかにおいて、前記第１の非晶質シリコン層の層厚は、１０ｎｍ以上１００ｎｍ以下であることを特徴とする。
（６）（１）から（５）のいずれかにおいて、前記第２の非晶質シリコン層の層厚は、５０ｎｍ以上１００ｎｍ以下である。
（７）絶縁基板と、前記絶縁基板上に形成された薄膜トランジスタとを有する表示装置の製造方法であって、前記薄膜トランジスタは半導体層を有し、非晶質シリコン層を成膜し、脱水素処理を行った後に、前記非晶質シリコン層にレーザを照射して結晶化させ多結晶シリコン層を形成する第１の工程と、前記多結晶シリコン層の上層に、第１の非晶質シリコン層を形成する第２の工程と、前記第１の非晶質シリコン層の上層に第２の非晶質シリコン層を形成する第３の工程とを有する。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００１５】
極めて簡単な構成で、さらに若干の工程数の増加のみで、オフ電流の低減を図ったポリシリコン薄膜トランジスタを形成することが可能となる。
【００１６】
また、アモルファスシリコン薄膜トランジスタの特性を損なうことなく、ポリシリコン薄膜トランジスタのオフ電流を低減することが可能となる。また、良好な特性を有するアモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタを、同一基板上に同時に形成可能となる。
【００１７】
よってアモルファスシリコン薄膜トランジスタは画素用トランジスタに、ポリシリコン薄膜トランジスタは周辺部の駆動回路部分に適用した表示装置が低コストで製造可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の表示装置を、図面を参照して詳細に説明する。
【００１９】
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２０】
図１は本願発明の表示装置を構成する、薄膜トランジスタを形成した絶縁基板を示す図である。絶縁基板１は例えばガラスを材料として用いたガラス基板からなる。
【００２１】
絶縁基板１には表示領域１０１が形成されている。表示領域には、複数の画素が形成されている。
【００２２】
表示領域の外側の周辺領域には、ＲＧＢ切替スイッチ１０２やシフトレジスタ１０３等の駆動回路が形成されている。これらの駆動回路は、絶縁基板１上に内蔵されている。
【００２３】
表示領域１０１の画素にはアモルファスシリコン薄膜トランジスタが用いられ、周辺領域の駆動回路にはポリシリコン薄膜トランジスタが用いられている。つまり、同一の絶縁基板１にアモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタが同時に形成されている。
【００２４】
図２は、同一基板にアモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタを同時形成した時の、従来のポリシリコン薄膜トランジスタの断面構造を示す図である。絶縁基板であるガラス基板２０１上にゲート電極２０２が形成され、その上層にゲート絶縁膜２０３が形成されている。更に、ゲート絶縁膜２０３の上層に、チャネル層としてポリシリコン層２０４とアモルファスシリコン層２０５が形成されている。２０６はｎ+アモルファスシリコン層であり、２０７はソース電極・ドレイン電極である。
【００２５】
図３に本願発明のポリシリコン薄膜トランジスタの断面構造を示す。図２と比較して異なる点は、チャネル層が、ポリシリコン層２０４と、第１のアモルファスシリコン層３０１と、第２のアモルファスシリコン層３０２の３層構造になっている点である。第１のアモルファスシリコン層３０１及び第２のアモルファスシリコン層３０２は、水素化アモルファスシリコンで形成されている。水素化アモルファスシリコンの水素濃度は、第２のアモルファスシリコン層３０２の方が第１のアモルファスシリコン層３０１よりも小さい。
【００２６】
図４に本願発明のアモルファスシリコン薄膜トランジスタの断面構造を示す。図示しない従来のアモルファスシリコン薄膜トランジスタにおいては、チャネル層としてのアモルファスシリコン層は１層である。これに対し、図４に示す通り、本願発明のアモルファスシリコン薄膜トランジスタにおいては、チャネル層が、第１のアモルファスシリコン層３０１と、第２のアモルファスシリコン層３０２の２層構造になっている。これは、図３に示すポリシリコン薄膜トランジスタと、アモルファスシリコン薄膜トランジスタとが同一基板上に同時形成されるからである。
【００２７】
図５に従来構造と本願発明におけるポリシリコン薄膜トランジスタの動特性の比較を示す。横軸はゲート電圧Ｖｇ（Ｖ）であり、縦軸はドレイン電流Ｉｄ（Ａ）である。
【００２８】
図５において、（Ａ）の曲線が従来構造の特性であり、（Ｂ）の曲線が本願発明の特性である。従来構造では、オフ電流が下がりきらず、１０ｎＡ以上流れているのに対し、本発明では１０ｐＡ以下に低減されている。これは、バックチャネル側のアモルファスシリコン層（第２のアモルファスシリコン層３０２）の水素濃度を小さくし、電流の流れにくい性質にしたためである。
【００２９】
図６に従来構造と本願発明におけるアモルファス薄膜トランジスタの動特性の比較を示す。横軸はゲート電圧Ｖｇ（Ｖ）であり、縦軸はドレイン電流Ｉｄ（Ａ）である。
【００３０】
図６において、（Ａ）の曲線が従来構造の特性であり、（Ｂ）の曲線が本願発明の特性である。図６に示す通り、アモルファスシリコン薄膜トランジスタにおいても、オフ電流が低減されている。
【００３１】
本願発明のポリシリコン薄膜トランジスタ及びアモルファスシリコン薄膜トランジスタの製造プロセスを、図７から図１１に示す。
【００３２】
図７から図１１において（ａ）は、周辺領域に形成されるポリシリコン薄膜トランジスタの製造プロセスを示し、（ｂ）は表示領域に形成されるアモルファスシリコン薄膜トランジスタの製造プロセスを示している。
【００３３】
図７に示す通り、ガラス基板２０１上にＭｏ等の高融点金属またはその合金をスパッタリングにより５０から１５０nm程度の厚さで成膜する。次に、成膜した膜を、ホトリソグラフィ、エッチングによりパターン形成しゲート電極２０２に加工する。その後、ＳｉＯもしくはＳｉＮ等で形成される絶縁膜を１００から３００nm程度の厚さで成膜して、ゲート絶縁膜２０３とする。
【００３４】
更に、ゲート絶縁膜２０３上にアモルファスシリコン膜７０１をＣＶＤを用いて５０から３００nm程度の厚さで成膜して半導体層を形成する。さらに、脱水素処理を行なったあと、パルスまたは連続発振レーザ７０２等によりアモルファスシリコンを結晶化させ、ポリシリコン層２０４を形成させる。このとき、図７（ｂ）にしめす表示領域の薄膜トランジスタにおいては、結晶化を行っていないが、結晶化させても良い。
【００３５】
次に、図８に示すように、ホトリソグラフィ・エッチングにより周辺領域のポリシリコン層２０４のみ島状に加工し、表示領域のポリシリコン層はエッチングにより除去する。
【００３６】
次に、図９に示すように、ＣＶＤを用いて第１のアモルファスシリコン層３０１、第２のアモルファスシリコン層３０２、ｎ+アモルファスシリコン層２０６をそれぞれ、１０から１００ｎｍ、５０から１００ｎｍ、１０から５０ｎｍ程度の厚さで成膜して、ホトリソグラフィ・エッチングにより島状に加工する。このとき、第２のアモルファスシリコン層３０２の水素濃度は、第１のアモルファスシリコン層３０１の水素濃度よりも小さい。
【００３７】
次に、図１０に示すように、ソース電極・ドレイン電極を形成するために、Ａｌ等の金属またはその合金をスパッタリングにより３００から５００ｎｍ程度の厚さで成膜する。その際、Ａｌ膜の拡散を防止やコンタクト抵抗低減のために、ＴｉまたはＭｏ等の高融点金属またはその合金をバリアメタル層として、Ａｌ層の上下に形成してもよい。このバリアメタル層の厚さは３０から１００ｎｍ程度で良い。その後、ホトリソグラフィ・エッチングにより、ソース電極・ドレイン電極２０７を形成する。また、半導体層のチャネルを形成するため、n+アモルファスシリコン層２０６もこのときエッチングされる。また、第２のアモルファスシリコン層３０２の一部もエッチングされる。
【００３８】
次に、図１１に示すように、保護絶縁膜１１０１として、例えばＳｉＮをＣＶＤにより１００から２００ｎｍ程度の厚さで成膜する。次に、平坦化有機膜１１０２を塗布する。この平坦化有機膜１１０２は感光性樹脂を用い、ホトリソグラフィによりコンタクトホールを形成する事が出来る。これをマスクに保護絶縁膜１１０１にコンタクトホールを形成した後、画素電極１１０３となる透明導電膜、たとえばＩＴＯをスパッタリングにより３０から１００ｎｍ程度の厚さで成膜する。
【００３９】
以上の製造プロセスにより、同一基板上に、オフ電流が低減された良好な特性をもつポリシリコン薄膜トランジスタとアモルファスシリコン薄膜トランジスタを同一基板上に、同時形成することができる。
【００４０】
よって、アモルファスシリコン薄膜トランジスタは画素用トランジスタに、ポリシリコン薄膜トランジスタは周辺部の駆動回路部分に適用した表示装置が低コストで製造可能となる。
【００４１】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００４２】
【図１】本発明の表示装置における、薄膜トランジスタを形成した絶縁基板を示す図である。
【図２】従来のポリシリコン薄膜トランジスタの断面構造を示す図である。
【図３】本願発明のポリシリコン薄膜トランジスタの断面構造を示す図である。
【図４】本願発明の表示領域に形成されたアモルファスシリコン薄膜トランジスタの断面構造を示す図である。
【図５】従来構造と本願発明におけるポリシリコン薄膜トランジスタの動特性の比較を示す図である。
【図６】従来構造と本願発明におけるアモルファスシリコン薄膜トランジスタの動特性の比較を示す図である。
【図７】本願発明のポリシリコン薄膜トランジスタ及びアモルファスシリコン薄膜トランジスタの製造プロセスを示す図である。
【図８】図７に続く、本願発明のポリシリコン薄膜トランジスタ及びアモルファスシリコン薄膜トランジスタの製造プロセスを示す図である。
【図９】図８に続く、本願発明のポリシリコン薄膜トランジスタ及びアモルファスシリコン薄膜トランジスタの製造プロセスを示す図である。
【図１０】図９に続く、本願発明のポリシリコン薄膜トランジスタ及びアモルファスシリコン薄膜トランジスタの製造プロセスを示す図である。
【図１１】図１０に続く、本願発明のポリシリコン薄膜トランジスタ及びアモルファスシリコン薄膜トランジスタの製造プロセスを示す図である。
【符号の説明】
【００４３】
１  絶縁基板
１０１  表示領域
１０２  ＲＧＢ切替スイッチ
１０３  シフトレジスタ
２０１  ガラス基板
２０２  ゲート電極
２０３  ゲート絶縁膜
２０４  ポリシリコン層
２０５  アモルファスシリコン層
２０６  ｎ+アモルファスシリコン層
２０７  ソース電極・ドレイン電極
３０１  第１のアモルファスシリコン層
３０２  第２のアモルファスシリコン層
７０１  アモルファスシリコン膜
７０２  パルスまたは連続発振レーザ
１１０１  保護絶縁膜
１１０２  平坦化有機膜
１１０３  画素電極
【図１】
2009099636.tif 000003
【図２】
2009099636.tif 000004
【図３】
2009099636.tif 000005
【図４】
2009099636.tif 000006
【図５】
2009099636.tif 000007
【図６】
2009099636.tif 000008
【図７】
2009099636.tif 000009
【図８】
2009099636.tif 000010
【図９】
2009099636.tif 000011
【図１０】
2009099636.tif 000012
【図１１】
2009099636.tif 000013