(57)【要約】【課題】配線間に設けられた絶縁膜への電界集中が抑制され、微細化されても、絶縁破壊が抑制され、十分な信頼性を有する半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、基板上に形成され、ビアホール５０６ｃと、ビアホール５０６ｃの上部に連結された配線溝（上層配線溝）５０５ｃとを有する第１の絶縁膜（第２の層間絶縁膜）５０４と、ビアホール５０６ｃに埋め込まれたビア５０６と、ビア５０６に電気的に接続され、配線溝（上層配線溝）５０５ｃに埋め込まれた金属配線（上層配線）５０５と、ビアホール５０６ｃの側面に設けられ、金属配線（上層配線）５０５の側面と第１の絶縁膜（第２の層間絶縁膜）５０４との間に挟まれて形成された第２の絶縁膜（絶縁膜）５０８とを備えている。平面的に見て、ビア５０６は、隣接する金属配線（上層配線）５０５間の領域に、はみ出す事無く形成されている。【選択図】図１
2009099833.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、ビアホールと、前記ビアホールの上部に連結された配線溝とを有する第１の絶縁膜と、
前記ビアホールに埋め込まれたビアと、
前記ビアに電気的に接続され、前記配線溝に埋め込まれた金属配線と、
前記ビアホールの側面に設けられ、前記金属配線の側面と前記第１の絶縁膜との間に挟まれて形成された第２の絶縁膜とを備えている半導体装置。
【請求項２】
前記金属配線は複数あり、
前記金属配線間の距離と比較して、前記ビアホールに隣接する前記金属配線と前記ビアホールとの距離は、短いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の絶縁膜は、前記金属配線と前記第１の絶縁膜との間から、前記ビアと前記第１の絶縁膜との間にわたって設けられ、
前記第２の絶縁膜の水平断面形状は、かまぼこ型である請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の絶縁膜は、前記金属配線のうち前記ビア上に形成された部分の少なくとも一方の側面において、前記第１の絶縁膜との間に挟まれて形成されている請求項１又は２に記載の半導体装置。
【請求項５】
前記１の絶縁膜は、低誘電率膜である請求項１〜４のうちいずれか１つに記載の半導体装置。
【請求項６】
前記第１の絶縁膜は、ＳｉＯＣ、ＳｉＣＮＨ、又はＳｉＯＣＨからなる請求項５に記載の半導体装置。
【請求項７】
前記第２の絶縁膜は、前記第１の絶縁膜と同等以上の電気的絶縁性を有する請求項１〜６のうちいずれか１つに記載の半導体装置。
【請求項８】
前記ビアが形成された領域は、平面的に見て前記金属配線が形成された領域に含まれている請求項１〜７のうちいずれか１つに記載の半導体装置。
【請求項９】
前記ビアの側面の１部は、前記金属配線の側面の一方と同一面を形成している請求項１〜８のうちいずれか１つに記載の半導体装置。
【請求項１０】
基板に第１の絶縁膜を形成した後、前記第１の絶縁膜にビアホールを形成する工程（ａ）と、
前記工程（ａ）の後、前記ビアホールの側面に第２の絶縁膜を堆積する工程（ｂ）と、
前記工程（ｂ）の後、前記第１の絶縁膜の上部を選択的に除去することで、少なくとも一方の側面が前記第２の絶縁膜に接し、前記ビアホールの上部に連結された配線溝を形成する工程（ｃ）と、
前記工程（ｃ）の後、前記配線溝及び前記ビアホールに導電膜を埋め込んでから前記導体膜の一部を除去することで、前記ビアホールに設けられたビアと、前記ビアと電気的に接続され、前記ビア上に設けられた部分の少なくとも一方の側面が前記第２の絶縁膜に接する金属配線とをそれぞれ形成する工程（ｄ）とを備えている半導体装置の製造方法。
【請求項１１】
前記工程（ｄ）では、前記第２の絶縁膜は、前記ビアの上部の側面から前記金属配線の側面にわたって形成されている請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｄ）では、両側面が前記第２の絶縁膜に接するように、前記金属配線を形成する請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記工程（ｂ）の後、且つ、前記工程（ｃ）の前に、前記ビアホールにレジストを埋め込む工程をさらに備え、
前記工程（ｃ）は、前記配線溝を形成した後、前記レジストを除去する工程を有している請求項１０〜１２のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｄ）は、デュアルダマシン法を用いて、前記ビアと前記金属配線とを同時に形成する工程である請求項１０〜１３のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１５】
前記第１の絶縁膜は、低誘電率膜である請求項１０〜１４のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１６】
前記第１の絶縁膜は、ＳｉＯＣ、ＳｉＣＮＨ、又はＳｉＯＣＨからなる請求項１０〜１５のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１７】
前記第２の絶縁膜は、前記第１の絶縁膜と同等以上の電気的絶縁性を有する請求項１０〜１６のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１８】
前記工程（ｂ）は、ＰＥＣＶＤ法を用いてシリコン酸化膜からなる前記第２の絶縁膜を堆積する工程である請求項１０〜１７のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化、及び高速化に伴って、配線構造の微細化及び多層化が進行している。ここで、半導体集積回路装置の高速化の要求に応えるため、配線の材料としては、Ｃｕを主とした低抵抗な材料が使用されている。また、配線層が形成された層間絶縁膜の材料としては、低誘電率を有する材料が用いられている。配線は、例えば層間絶縁膜に配線溝を形成した後、該配線溝にＣｕを埋め込む、埋め込み配線技術により形成される。
【０００３】
しかし、Ｃｕは熱や電界により絶縁膜中に拡散し易い。このＣｕの拡散は、ＴＤＤＢ（Time Dependence on Dielectric Breakdown）を引き起こし、半導体装置の信頼性を低下させてしまう。そのため、配線溝の底面及び側面を、Ｔａ等の高融点を有する金属からなる金属防止膜で被膜し、配線の上面をＳｉＮ系などの膜で覆うことにより、Ｃｕが絶縁膜中に拡散するのを防いでいる。
【０００４】
一方、配線間の層間絶縁膜として低誘電率膜を用いた場合、絶縁耐性が低くなるというおそれがある。ここで、配線構造がより微細化され、さらには多層化されると、隣り合う配線同士の距離は小さくなる。その結果、微細化された配線間の層間絶縁膜として誘電率の低い絶縁膜を使用すると、絶縁耐性の劣化が問題となってくる。
【０００５】
そこで、埋め込み配線技術を用いた場合に絶縁耐性を向上させる手法として、配線のうち電界が集中する箇所が絶縁膜の研磨面から離れるように配線を形成する方法が提案されている（例えば特許文献１参照）。また、低誘電率膜の絶縁耐性が低下することや、低誘電率膜の加工時に絶縁耐性が劣化する課題に対して、配線間に設けられた層間絶縁膜の材料とは異なる、絶縁性の高い材料からなる絶縁性バリア層を配線間に挿入することで、絶縁耐性を高める技術が提案されている（例えば特許文献２参照）。
【特許文献１】特開２００６−１７９９４８号公報
【特許文献２】国際公開第０４／１０７４３４号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記の２つの手法によると、全ての配線領域に対して、互いに隣接する配線間の絶縁耐性を向上させる必要があるため、配線の抵抗が増大する不具合が生じる。そこで、互いに隣接する配線間の領域のうち、どの箇所が絶縁耐性が低いかについて検討する必要がある。
【０００７】
図５は、配線間に電圧を加えた際に、配線間に発生するリーク電流を測定した結果を示す図である。なお、上層配線と下層配線とを接続するビア（ビアホール）が設けられていない領域において、互いに隣接する配線間の分離距離を変えて測定した結果をそれぞれ示している。図５に示すように、配線間の分離距離が大きいほど、配線間に発生するリーク電流は小さくなっている。この結果より、配線間に設けられた絶縁膜の絶縁耐性は、配線間の分離距離が大きくなるに連れて向上することが分かる。
【０００８】
また、図６は、配線間に設けられた絶縁膜のＴＤＤＢ寿命の測定結果を示す図である。ここで、ＴＤＤＢ寿命とは、絶縁破壊の時間的依存性を客観的に計る尺度であって、例えば高温の測定条件下で配線間に高電圧を加えた際の電圧印加から絶縁破壊までの時間を言う。なお、図６における横軸及び縦軸は、故障時間及びワイブルプロットをそれぞれ表しており、ビアホールが設けられていない領域において、互いに隣接する配線間の距離を変えて測定した結果をそれぞれ示している。図６に示すように、配線間の分離距離が大きいほど、ＴＤＤＢ寿命が延びている。この結果より、配線間に設けられた絶縁膜の信頼性は、配線間の分離距離が大きくなるに連れて向上することが分かる。
【０００９】
以上の結果より、配線間の分離距離が大きくなるほど、配線間に設けられた絶縁膜の絶縁性及び信頼性が高くなることが確認できたが、図５及び図６に示す結果は、ビアホールが設けられていない場合の結果である。そこで、ビアホールが設けられた領域における配線間の絶縁耐性について検討した。その結果を図７を用いて説明する。
【００１０】
図７は、ビアホールが設けられた場合（接続孔有り）及びビアホール（接続孔無し）が設けられていない場合において、それぞれ配線間に電圧を加えた際に配線間に発生するリーク電流を測定した結果を示す図である。図７から、ビアホールが設けられていない場合に比べ、ビアホールが設けられた場合はリーク電流が大きくなっており、絶縁耐性が低くなることが分かる。この理由について、図８〜図１１を用いて以下に説明する。
【００１１】
図８（ａ）は、デュアルダマシン法を用いた６５ｎｍ以細デバイスにおける、多層配線構造を有する従来の半導体装置の構成を示す平面図である。また、図８（ｂ）は、図８（ａ）に示すVIIIｂ−VIIIｂ線における断面図である。図８（ａ）、（ｂ）に示すように、従来の半導体装置は、基板（図示せず）上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１に埋め込まれて形成され、拡散防止膜１０２ａとＣｕ膜１０２ｂとから構成された下層配線１０２と、第１の層間絶縁膜１０１及び下層配線１０２の上に形成された第１の絶縁性拡散防止膜１０３と、第１の絶縁性拡散防止膜１０３上に形成された第２の層間絶縁膜１０４と、第２の層間絶縁膜１０４の上部に埋め込まれて形成され、拡散防止膜１０５ａとＣｕ膜１０５ｂとから構成される上層配線１０５と、第１の絶縁性拡散防止膜１０３及び第２の層間絶縁膜１０４を貫通し、下層配線１０２の上面に達するビアホール１０６ｃに設けられ、上層配線１０５と下層配線１０２とを接続するビア１０６と、上層配線１０５及び第２の層間絶縁膜１０４の上に形成された第２の絶縁性拡散防止膜１０７とを備えている。なお、ビア１０６は、上層配線１０５と同様にして、ビアホール１０６ｃの内面に形成された拡散防止膜１０５ａとビアホール１０６ｃに埋め込まれたＣｕ膜１０５ｂとから構成されている。
【００１２】
上述の構成を有する従来の半導体装置は、図８（ａ）に示すように、平面的に見てビアホール１０６ｃ（ビア１０６）の一部が、互いに隣接する上層配線１０５間の領域にはみ出している。このため、ビア１０６が形成された領域では、互いに隣接する上層配線１０５間の分離距離がその他の領域と比較して局所的に小さくなっている。この場合、ビア１０６のはみ出し部分において局所的な電界集中が発生する結果、ビア１０６が形成された領域では、配線間に設けられた絶縁膜の絶縁耐性が劣化する問題が生じる。
【００１３】
ここで、ビア１０６が上層配線１０５間の領域にはみ出すのを防止するためには、上層配線１０５を形成する際に、幅がビアホール１０６ｃの直径よりも大きくなるように、上層配線１０５用の配線溝を設ければ問題はない。しかし、下層配線１０２とビア１０６の接触面積を広く取るためには、直径が上層配線１０５用の配線溝よりも大きくなるようにビアホール１０６ｃを形成することが求められている。その結果、ビア１０６と上層配線１０５の接続部分におけるビアホール１０６ｃの直径は、上層配線１０５の配線幅よりも大きくなってしまう。また、半導体装置の微細化の進行に伴い、特にビアホール１０６ｃを上層配線の配線溝よりも先に形成するデュアルダマシン法を用いると、例えばビアホール１０６ｃの形成時に発生するミスアライメントにより、平面的に見てビア１０６の一部が上層配線１０５からはみ出して形成される可能性が高くなる。
【００１４】
ここで、半導体装置の多層配線構造の形成時にビアの一部が上層配線からはみ出して形成される場合について、図９〜図１１を参照しながら詳しく説明する。図９（ａ）、図１０（ａ）、図１１（ａ）は、それぞれ従来の多層配線構造の形成工程における、ビアホールを形成した後の状態を示す平面図である。また、図９（ｂ）、図１０（ｂ）、図１１（ｂ）は、それぞれ多層配線構造の形成工程における、上層配線用の配線溝を形成した後の状態を示す平面図である。
【００１５】
最初に、図９（ａ）、（ｂ）に示すように、直径３０１が上層配線９０５の配線溝３１０の幅３０２よりも小さく、あるいは、等しく且つ配線とのミスアライメントが無いようにビアホール９００を形成すると、互いに隣接する上層配線９０５間の分離距離３０３は、ビアの有無にかかわらず一定となる。この場合、電界強度が局部的に増大することはないため、上層配線９０５間に設けられた層間絶縁膜９０４の絶縁耐性が低下する可能性は小さい。
【００１６】
一方、図１０（ａ）、（ｂ）は、例えば下層配線とビアとの接触面積を広くするために、直径３０１が上層配線９０５の配線溝の幅３０２よりも大きくなるようにビアホール９１０を形成する場合を示している。図１０（ｂ）から、平面的に見て配線溝３１０からビアホール９１０がはみ出して形成されていることが分かる。ここで、配線溝３１０の側面からビアホール９１０の側面までの距離をはみ出し量Ｅ１とすると、ビアホール９１０が形成された領域では、互いに隣接する上層配線９０５間の分離距離３０４が、その他の領域における上層配線９０５間の分離距離３０３よりもはみ出し量Ｅ１だけ小さくなる。
【００１７】
さらに、図１１（ａ）、（ｂ）は、例えば、ビアホール形成時にミスアライメントが発生した場合を示している。図１１（ｂ）から、平面的に見て配線溝３１０からビアホール９１１がはみ出して形成されていることが分かる。ここで、ミスアライメントにより生じる、配線溝３１０の側面からビアホール９１１の側面までの距離をはみ出し量Ｅ２とすると、図１０に示す場合と同様に、ビアホール９１１が形成された領域では、互いに隣接する上層配線９０５間の分離距離３０４が、その他の領域における上層配線９０５間の分離距離３０３よりはみ出し量Ｅ２だけ小さくなる。なお、下層配線とビアとの接触面積を広く確保する際にビアホール９１１のミスアライメントが発生した場合、ビアホール９１１が形成された領域における上層配線９０５間の分離距離３０４は、その他の領域に比べてさらに小さくなってしまう。
【００１８】
以上説明したように、多層配線構造を有する従来の半導体装置では、直径が上層配線の配線溝よりも大きいビアホールが形成された場合、あるいは配線溝と同じか小さいビアホールでもミスアライメントにより配線溝の側面からはみ出して形成された場合には、配線間に設けられた絶縁膜に局部的な電界集中が発生する結果、配線間の絶縁耐性が悪くなるおそれがある。
【００１９】
本発明は、上記の課題に鑑み、配線間に設けられた絶縁膜への電界集中が抑制され、微細化されても、絶縁破壊が抑制され、十分な信頼性を有する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、本発明の半導体装置は、基板と、前記基板上に形成され、ビアホールと、前記ビアホールの上部に連結された配線溝とを有する第１の絶縁膜と、前記ビアホールに埋め込まれたビアと、前記ビアに電気的に接続され、前記配線溝に埋め込まれた金属配線と、前記ビアホールの側面に設けられ、前記金属配線の側面と前記第１の絶縁膜との間に挟まれて形成された第２の絶縁膜とを備えている。
【００２１】
この構成によれば、例えば下層配線とビアとの接触面積を広く確保するために、平面的に見てビアホールが互いに隣接する金属配線間の領域にはみ出して形成された場合でも、はみ出したビアホールの側面には、金属配線と層間絶縁膜（第１の絶縁膜）の間に挟まれて形成された第２の絶縁膜が設けられている。このため、互いに隣接する金属配線間の分離距離が、ビアが形成されない領域に比べて小さくなるのを抑制することができる。これにより、配線間に電圧が印加されても、電界はビアホールのはみ出し領域に集中するのではなく、第２の絶縁膜と金属配線との界面に分散して加わるので、局所的な電界集中を大幅に防止できる。従って、本実施形態の半導体装置を用いれば、微細化されても、配線間に設けられた絶縁膜の絶縁破壊が抑制され、高い信頼性を有する半導体装置を実現することができる。
【００２２】
また、前記金属配線は複数あり、金属配線間の距離と比較して、前記ビアホールに隣接する金属配線と前記ビアホールとの距離は、短くなっていてもよい。
【００２３】
また、前記第２の絶縁膜は、前記金属配線と前記第１の絶縁膜との間から、前記ビアと前記第１の絶縁膜との間にわたって設けられ、前記ビアの上部第２の絶縁膜の水平断面形状は、かまぼこ型であってもよい。
【００２４】
また、前記第２の絶縁膜は、前記金属配線のうち前記ビア上に形成された部分の両側面少なくとも一方の側面において、前記第１の絶縁膜との間に挟まれて形成されていてもよい。
【００２５】
また、前記１の絶縁膜は、低誘電率膜であってもよい。この場合、前記第１の絶縁膜は、ＳｉＯＣ、ＳｉＣＮＨ、又はＳｉＯＣＨからなれば好ましい。
【００２６】
さらに、前記第２の絶縁膜は、前記第１の絶縁膜と同等以上の電気的絶縁性を有していてもよい。
【００２７】
また、前記ビアが形成された領域は、平面的に見て前記金属配線が形成された領域に含まれていてもよい。
【００２８】
また、前記ビアの側面の１部は、前記金属配線の側面の一方と同一面を形成していてもよい。
【００２９】
続いて、本発明の半導体装置の製造方法は、基板に第１の絶縁膜を形成した後、前記第１の絶縁膜にビアホールを形成する工程（ａ）と、前記ビアホールの側面に第２の絶縁膜を堆積する工程（ｂ）と、前記工程（ｂ）の後、前記第１の絶縁膜の上部を選択的に除去することで、少なくとも一方の側面が前記第２の絶縁膜に接し、前記ビアホールの上部に連結された配線溝を形成する工程（ｃ）と、前記工程（ｃ）の後、前記配線溝及び前記ビアホールに導電膜を埋め込んでから前記導体膜の一部を除去することで、前記ビアホールに設けられたビアと、前記ビアと電気的に接続され、前記ビア上に設けられた部分の少なくとも一方の側面が前記第２の絶縁膜に接する金属配線とをそれぞれ形成する工程（ｄ）とを備えている。
【００３０】
この方法によれば、工程（ｃ）で、少なくとも一方の側面が第２の絶縁膜に接するように配線溝を形成することで、平面的に見て互いに隣接する金属配線間の領域にはみ出したビアホールの側面に第２の絶縁膜が設けられたビアを形成することができる。これにより、互いに隣接する金属配線間の分離距離が、ビアの形成されない領域に比べて小さくなるのを抑制することができ、配線間に電圧が印加されても、ビアホールのはみ出し領域に局所的に電界が集中するのを抑制することができる。従って、本発明の半導体装置の製造方法を用いると、微細化されても、配線間に設けられた絶縁膜の絶縁破壊が抑制され、高い信頼性を有する半導体装置を製造することができる。
【００３１】
さらに、本発明の半導体装置の製造方法では、金属配線と第１の絶縁膜との間に第２の絶縁膜を介在させるために、工程（ｃ）で配線溝の幅を所定の幅から変更する必要がない。言い換えれば、所定の領域に配線溝を形成することで、平面的に見て金属配線からはみ出して形成されたビアホールのはみ出し領域にのみ、自己整合的に第２の絶縁膜を残存させることができる。従って、本発明の半導体装置の製造方法によれば、上述の効果に加えて、金属配線の抵抗を上昇させることなく、配線間に信頼性の高い絶縁膜を備えた半導体装置を比較的容易に製造することができる。
【００３２】
また、前記工程（ｄ）では、前記第２の絶縁膜は、前記ビアの上部の側面から前記金属配線の側面にわたって形成されていてもよい。
【００３３】
また、前記工程（ｄ）では、両側面が前記第２の絶縁膜に接するように、前記金属配線を形成してもよい。
【００３４】
また、前記工程（ｂ）の後、且つ、前記工程（ｃ）の前に、前記ビアホールにレジストを埋め込む工程をさらに備え、前記工程（ｃ）は、前記配線溝を形成した後、前記レジストを除去する工程を有していてもよい。
【００３５】
また、前記工程（ｄ）は、デュアルダマシン法を用いて、前記ビアと前記金属配線とを同時に形成する工程であってもよい。
【００３６】
また、前記第１の絶縁膜は、低誘電率膜であってもよい。この場合、前記第１の絶縁膜は、ＳｉＯＣ、ＳｉＣＮＨ、又はＳｉＯＣＨからなると好ましい。
【００３７】
また、前記第２の絶縁膜は、前記第１の絶縁膜と同等以上の電気的絶縁性を有していてもよい。
【００３８】
また、前記工程（ｂ）は、ＰＥＣＶＤ法を用いてシリコン酸化膜からなる前記第２の絶縁膜を堆積する工程であってもよい。
【発明の効果】
【００３９】
本発明の半導体装置及びその製造方法によれば、例えば多層配線構造の隣接する配線間に設けられた絶縁膜の絶縁破壊の発生を抑制することができるため、微細化されても、信頼性が高く、高速に動作可能な半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００４０】
（実施形態） 
以下、本発明の実施形態の係る半導体装置及びその製造方法について図面を参照しながら説明する。図１（ａ）は、本実施形態の半導体装置の構成を示す平面図である。また、図１（ｂ）は、図１（ａ）に示すIｂ−Iｂ線における断面図である。なお、図１（ａ）において、第２の絶縁性拡散防止膜５０７は省略されている。
【００４１】
図１（ａ）、（ｂ）に示すように、本実施形態の半導体装置は、基板（図示せず）と、基板上に形成され、上部に下層配線溝５０２ｃを有する第１の層間絶縁膜５０１と、下層配線溝５０２ｃに埋め込まれて形成され、Ｔａなどからなる第１の拡散防止膜５０２ａとＣｕなどからなる第１の金属膜５０２ｂとから構成された下層配線５０２と、第１の層間絶縁膜５０１及び下層配線５０２の上に形成された第１の絶縁性拡散防止膜５０３と、第１の絶縁性拡散防止膜５０３上に形成され、ビアホール５０６ｃと該ビアホール５０６ｃの上部に連結された上層配線溝５０５ｃとを有する第２の層間絶縁膜５０４とを備えている。
【００４２】
さらに、本実施形態の半導体装置は、ビアホール５０６ｃにＣｕなどからなる第２の金属膜５０５ｂが埋め込まれて形成されたビア５０６と、ビア５０６を介して下層配線５０２に電気的に接続され、上層配線溝５０５ｃにＣｕなどからなる第２の金属膜５０５ｂが埋め込まれて形成された上層配線５０５と、ビアホール５０６ｃの一部の側面に設けられ、上層配線５０５と第２の層間絶縁膜５０４との間に挟まれて形成された絶縁膜５０８と、第２の層間絶縁膜５０４、上層配線５０５及び絶縁膜５０８の上に形成された第２の絶縁性拡散防止膜５０７とを備えている。なお、ビアホール５０６ｃ及び上層配線溝５０５ｃの内面には、Ｔａなどからなる第２の拡散防止膜５０５ａが形成されている。なお、第１の拡散防止膜５０２ａ及び第２の拡散防止膜５０５ａ、並びに、第１の絶縁性拡散防止膜５０３及び第２の絶縁性拡散防止膜５０７は、配線の材料であるＣｕが層間絶縁膜中へ拡散するのを防ぐために、配線を取り囲むように設けられている。
【００４３】
続いて、図２（ａ）〜（ｃ）を参照しながら本実施形態の半導体装置におけるビアと上層配線が形成された領域について詳細に説明する。図２（ａ）及び（ｂ）は、それぞれ本実施形態の半導体装置の構成を示す鳥瞰図及び平面図である。また、図２（ｃ）は、図２（ｂ）に示すＡ−Ａ’線における断面図である。
【００４４】
図２（ａ）〜（ｃ）に示すように、本実施形態の半導体装置では、例えば下層配線とビアとの接触面積を十分に確保するため、ビアホール５０６ｃの開口径を上層配線５０５の配線幅よりも大きく設けた結果、ビアホール５０６ｃが互いに隣接する上層配線５０５間の領域にはみ出して形成されている。ここで、平面的に見て上層配線５０５からはみ出したビアホール５０６ｃの側面には、絶縁膜５０８が設けられている。この構成によれば、ビアホール５０６ｃに第２の金属膜５０５ｂ（図１参照）が埋め込まれて形成されるビア５０６は、互いに隣接する上層配線５０５間の領域にはみ出す事無く設けられる。具体的には、図２（ｂ）に示すように、絶縁膜５０８の水平断面形状は、かまぼこ型となっている。
【００４５】
本実施形態の半導体装置の特徴は、ビアホール５０６ｃの側面であって、上層配線５０５と第２の層間絶縁膜５０４との間に挟まれて形成された絶縁膜５０８を備えていることにある。この構成によれば、平面的に見てビアホール５０６ｃが互いに隣接する上層配線５０５間の領域にはみ出して形成された場合でも、はみ出したビアホール５０６ｃの側面には絶縁膜５０８が設けられているため、互いに隣接する上層配線５０５間の分離距離５１０（図１（ａ）参照）が、ビア５０６が形成されない領域に比べて小さくなるのを抑制することができる。これにより、配線間に電圧が加えられても、電界はビアホール５０６ｃのはみ出し領域に集中するのではなく、絶縁膜５０８と上層配線５０５との界面６０１（図２（ａ）参照）に分散して加わるので、局所的な電界集中を大幅に防止できる。従って、本実施形態の半導体装置を用いれば、微細化されても、配線間に設けられた絶縁膜の絶縁破壊が抑制され、高い信頼性を有する半導体装置を実現することができる。
【００４６】
次に、本実施形態の半導体装置の製造方法について説明する。図３（ａ）〜（ｆ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【００４７】
まず、図３（ａ）に示すように、半導体からなる基板（図示せず）上に第１の層間絶縁膜５０１を形成する。その後、第１の層間絶縁膜５０１に下層配線溝５０２ｃを形成し、該下層配線溝５０２ｃの内面にＴａなどからなる第１の拡散防止膜５０２ａ、Ｃｕなどからなる第１の金属膜５０２ｂを順次堆積する。これにより、第１の拡散防止膜５０２ａと第１の金属膜５０２ｂとから構成される下層配線５０２を形成することができる。次に、第１の層間絶縁膜５０１及び下層配線５０２の上に、例えばＳｉＣＮ系の材料からなる第１の絶縁性拡散防止膜５０３を形成する。
【００４８】
続いて、第１の絶縁性拡散防止膜５０３上に、第２の層間絶縁膜５０４、及び例えばＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により形成されたシリコン酸化膜である、ＰＥＴＥＯＳ（Plasma-Enhanced Tetraethylorthosilicate）膜などからなるキャップ膜５１１を順次形成する。その後、キャップ膜５１１、第２の層間絶縁膜５０４、及び第１の絶縁性拡散防止膜５０３の一部を除去して、ビアホール５０６ｃを開口する。この時、第１の絶縁性拡散防止膜５０３は、膜厚が１０ｎｍ程度となるまで除去する。
【００４９】
次に、図３（ｂ）に示すように、ビアホール５０６ｃの内面上及びキャップ膜５１１上に、絶縁膜５０８を堆積する。堆積する絶縁膜５０８の膜厚は、ビアホール５０６ｃの開口部が塞がらない程度とする。なお、絶縁膜５０８の材料として、例えばＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により形成されたシリコン酸化膜である、ＰＥＴＥＯＳ（Plasma-Enhanced Tetraethylorthosilicate）膜を用い、第２の層間絶縁膜５０４の材料として、低誘電率膜のＳｉＯＣ膜を用いた場合、絶縁膜５０８のうち、ビアホール５０６ｃの上部の側面に形成された部分と、キャップ膜５１１上に形成された部分との膜厚比は、ほぼ１となる。これは、ＰＥＴＥＯＳ膜が比較的良好な被膜性を示すためである。また、ビアホール５０６ｃの底に近くなるにつれて被膜性が低下し、ビアホール５０６ｃ底部ではほとんど被膜されないようにＰＥＣＶＤの成膜条件（ＲＦ−ＰＯＷＥＲや圧力など）を調整することも可能である。なお、本工程で堆積する絶縁膜５０８の膜厚は、ビアホール５０６ｃの開口時の直径Ｒ１、後の工程で形成する上層配線溝の配線幅Ｒ２、及び上層配線溝のミスアライメント量Ｒ３を考慮して設定すればよい。例えば、Ｒ１＝９０ｎｍ、Ｒ２＝７０ｎｍ、Ｒ３＝１０ｎｍの場合、ビアホール５０６ｃのうち平面的に見て互いに隣接する上層配線５０５間の領域にはみ出す部分の最大長さは、２０ｎｍと推定できる。この時、膜厚が２０ｎｍとなるように絶縁膜５０８を堆積すると、後の工程で互いに隣接する上層配線５０５間の領域にビア５０６がはみ出すことなく形成されるため好ましい。
【００５０】
次に、図３（ｃ）に示すように、ビアホール５０６ｃの内部にレジスト５０９を塗布により埋め込んで熱処理を行ったのち、エッチングバックによりビアホール５０６ｃ内部にのみレジストを残す。これによりビアホール５０６ｃの内部がレジスト５０９により保護されるため、後の工程で上層配線溝をドライエッチングにより形成する際に、熱処理後のエッチングバックによってビアホール５０６ｃの下面が下層配線５０２まで達して下層配線にダメージを及ぼすのを抑制することができる。なお、本工程でビアホール５０６ｃ内にレジスト５０９を埋め込み易くするためには、上述の図３（ｂ）に示す工程で、ビアホール５０６ｃの上部を塞がない程度の膜厚で、絶縁膜５０８を形成するとよい。ただし、ビアの比抵抗の上昇を抑制するためには、ビアホール５０６ｃの下部の側面に形成された絶縁膜５０８の膜厚は、ビアホール５０６ｃの上部の側面における膜厚よりも小さい方が好ましい。これは、ビアホール５０６ｃの側面に形成される絶縁膜５０８の膜厚が大きいほど、ビアの形成領域が小さくなり、抵抗が上昇するおそれがあるからである。従って、図３（ｂ）に示す絶縁膜５０８を形成する工程では、ビアホール５０６ｃの下部の側面における被膜性が比較的悪くなる条件下で、ＰＥＴＥＯＳ膜を堆積してもよい。
【００５１】
次に、図３（ｄ）に示すように、図示しないがレジストパターンを絶縁膜５０８の上に形成し、これをマスクとしてエッチングをすることで、第２の層間絶縁膜５０４の一部を除去して、ビアホール５０６ｃの上部に連結された上層配線溝５０５ｃを形成する。この時、絶縁膜５０８のうち上層配線溝５０５ｃの形成領域に設けられた部分は第２の層間絶縁膜５０４とともに除去される一方、ビアホール５０６ｃの一部の側面に設けられた部分は残存する。また、ビアホール５０６ｃ部分における上層配線溝５０５ｃの深さは、上層配線溝５０５ｃのエッチング前におけるビアホール５０６ｃ内のレジスト５０９の高さや、第２の層間絶縁膜５０４とビアホール５０６ｃ内のレジスト５０９とのエッチング時の選択比で調整することが可能である。従って、これによりビアホール５０６ｃの一部の側面への残存深さ（ビアホール５０６ｃの底部から残存する絶縁膜５０８の上面までの高さ）も調整できる。次いで、ビアホール５０６ｃ内に埋め込まれたレジスト５０９を除去する。
【００５２】
続いて、図３（ｅ）に示すように、多段階のドライエッチング法を行うことで、キャップ膜５１１の表面とビアホール５０６ｃの底部の絶縁膜５０８および、及び第１の絶縁性拡散防止膜５０３を除去して、ビアホール５０６ｃのうち、上層配線溝５０５ｃの形成領域以外の側面に設けられた絶縁膜５０８が残るように下層配線５０２の上面を露出させる。具体的には、深さ方向への選択除去性を高めた条件（たとえば低圧力、高いバイアスなど）で絶縁膜５０８を除去した後、第１の絶縁性拡散防止膜５０３をエッチングバックにより除去する。この時、キャップ膜５１１も合わせて除去しても良いし、耐湿性が低いなど第２の層間絶縁膜５０４の種類によっては残しても良い。図３（ｅ）には、キャップ膜５１１を残さない場合を図示した。これにより、本工程では、絶縁膜５０８をビアホール５０６ｃの一部の側面に残すとともに、ビアホール５０６ｃを下層配線５０２にまで到達させることができる。
【００５３】
次に、図３（ｆ）に示すように、ビアホール５０６ｃ及び上層配線溝５０５ｃの内面及び絶縁膜５０８上に、ＴａとＴａＮの積層膜などからなる第２の拡散防止膜５０５ａ、Ｃｕシード膜（図示せず）を順次堆積する。その後、ビアホール５０６ｃ及び上層配線溝５０５ｃを埋めるように、Ｃｕシード膜上にＣｕからなる第２の金属膜５０５ｂを電解メッキ法により堆積する。続いて、ビアホール５０６ｃ及び上層配線溝５０５ｃの内部以外に形成された第２の拡散防止膜５０５ａ及び第２の金属膜５０５ｂをＣＭＰ（Chemical Mechanical Polishing）法によりそれぞれ除去する。これにより、第２の拡散防止膜５０５ａと第２の金属膜５０５ｂとから構成されるビア５０６及び上層配線５０５を同時に形成することができる。なお、図３（ｅ）では図示していないが、多段階のドライエッチングによってキャップ膜５１１の表面とビアホール５０６ｃの底部に形成された絶縁膜５０８、及び第１の絶縁性拡散防止膜５０３を除去して、ビアホール５０６ｃのうち、上層配線溝５０５ｃの形成領域外の側面に設けられた絶縁膜５０８が残るように下層配線５０２の上面を露出させた場合に、ビアホール５０６ｃの上部および上層配線溝５０５ｃの上部は、エッチング時にテーパー（角落ち）が生じ、隣接する上層配線溝５０５ｃ間距離や、上層配線溝５０５ｃとビアホール５０６ｃの上部との距離が短くなる。その場合には、ビアホール５０６ｃ及び上層配線溝５０５ｃの内部以外に形成された第２の拡散防止膜５０５ａ及び第２の金属膜５０５ｂをＣＭＰ法によりそれぞれ除去する際に、テーパーの深さ以上にオーバー研磨することによりテーパーによる分離距離の低下を防ぐことが可能である。続いて、第２の層間絶縁膜５０４及び上層配線５０５上に第２の絶縁性拡散防止膜５０７を形成する。以上の方法により、本実施形態の半導体装置を製造することができる。
【００５４】
本実施形態の半導体装置の製造方法の特徴は、図３（ｂ）に示す工程でビアホール５０６ｃの側面に絶縁膜５０８を形成した後、図３（ｄ）に示す工程で、少なくとも一方の側面が絶縁膜５０８に接する上層配線溝５０５ｃを形成することにある。この方法によれば、例えば下層配線５０２とビア５０６との接触面積を十分に確保するため、ビアホール５０６ｃの開口径を上層配線溝５０５ｃの幅よりも大きく設けた場合でも、平面的に見て互いに隣接する上層配線５０５間の領域にはみ出したビアホール５０６ｃの側面に絶縁膜５０８が設けられたビア５０６が形成できる。これにより、互いに隣接する上層配線５０５間の分離距離が、ビア５０６が形成されない領域に比べて小さくなるのを抑制することができ、配線間に電圧が加えられても、ビアホール５０６ｃのはみ出し領域に局所的に電界が集中するのを抑制することができる。従って、本実施形態の半導体装置の製造方法を用いると、微細化されても、配線間に設けられた絶縁膜の絶縁破壊が抑制され、高い信頼性を有する半導体装置を製造することができる。
【００５５】
また、本実施形態の半導体装置の製造方法では、上層配線５０５と第２の層間絶縁膜５０４との間に絶縁膜５０８を介在させるために、図３（ｄ）に示す工程で上層配線溝５０５ｃの幅を所定の幅から変更する必要がない。言い換えれば、所定の領域に上層配線溝５０５ｃを形成することで、平面的に見て上層配線５０５からはみ出して形成されたビアホール５０６ｃのはみ出し領域にのみ、自己整合的に絶縁膜５０８を残存させることができる。従って、本実施形態の半導体装置の製造方法を用いると、上述の効果に加えて、上層配線５０５の抵抗を上昇させることなく、配線間に信頼性の高い絶縁膜を備えた半導体装置を比較的容易に製造することができる。
【００５６】
なお、本実施形態の半導体装置及びその製造方法において、第２の層間絶縁膜５０４が低誘電率膜から構成されていれば、配線間の寄生抵抗を低減できるためより好ましい。この場合、低誘電率膜の具体的な材料としては、ＳｉＯＣ、ＳｉＣＮ、又はＳｉＯＣＨなどが挙げられるが、これらに限定されるものではない。
【００５７】
また、絶縁膜５０８が第２の層間絶縁膜５０４よりも電気的絶縁性が高い膜から構成されていればより好ましい。これにより、例えば絶縁膜５０８の膜厚が小さく、ビアホール５０６ｃのはみ出し領域全体に絶縁膜５０８が埋め込まれない場合でも、隣接する上層配線５０５との絶縁性を十分に確保することが可能となる。
【００５８】
なお、本実施形態の半導体装置の製造方法では、上層配線５０５とビア５０６とを同時に形成するデュアルダマシン法を用いたが、これに限定されるものではない。
【００５９】
以下、本実施形態の半導体装置の変形例について説明する。図４（ａ）及び（ｂ）は、それぞれ本実施形態の半導体装置の変形例に係る、上層配線とビアが形成された領域を示す鳥瞰図及び平面図である。また、図４（ｃ）は、図４（ｂ）に示すＡ−Ａ’線における断面図である。
【００６０】
図４（ａ）〜（ｃ）に示すように、本実施形態の半導体装置の変形例では、平面的に見てビアホール５０６ｃが、互いに隣接する上層配線５０５間の領域の片側だけでなく、両側においてはみ出して形成されている。ここで、上層配線５０５のうちビア５０６上に形成された部分の両側面と第２の層間絶縁膜（図示せず）との間には、絶縁膜５０８が挟まれて形成されている。これにより、ビアホール５０６ｃのはみ出し領域が絶縁膜５０８で埋め込まれることで、互いに隣接する上層配線５０５間の分離距離が、ビア５０６が形成されない領域に比べて小さくなるのを抑制することができる。従って、本実施形態の半導体装置の変形例を用いても、上述の本実施形態の半導体装置と同様な効果を得ることができる。
【００６１】
なお、本実施形態の半導体装置の変形例は、本実施形態の半導体装置の製造方法の一部を変更することで製造することができる。具体的には、図３（ａ）〜（ｃ）に示す工程を順次行った後、図３（ｄ）に示す工程で、一方の側面だけでなく両側面が絶縁膜５０８に接するように上層配線溝５０５ｃを形成する。以降、上述の製造方法と同様な工程を行うことで、本実施形態の半導体装置の変形例を製造することができる。
【産業上の利用可能性】
【００６２】
本発明の半導体装置は、多層配線構造を有する半導体装置の微細化に有用である。
【図面の簡単な説明】
【００６３】
【図１】（ａ）は、本発明の実施形態の半導体装置の構成を示す平面図であり、（ｂ）は（ａ）に示すIｂ−Iｂ線における断面図である。
【図２】（ａ）〜（ｃ）は、本発明の実施形態の半導体装置の構成を示す図である。
【図３】（ａ）〜（ｆ）は、本発明の実施形態の半導体装置の製造方法を示す断面図である。
【図４】（ａ）〜（ｃ）は、本発明の実施形態の半導体装置に係る変形例を示す図である。
【図５】従来の半導体装置に係る配線間に発生するリーク電流を測定した結果を示す図である。
【図６】従来の半導体装置に係る配線間に設けられた絶縁膜のＴＤＤＢ寿命の測定結果を示す図である。
【図７】従来の半導体装置に係る配線間に電圧を加えた際に配線間に発生するリーク電流を測定した結果を示す図である。
【図８】（ａ）は、従来の半導体装置の構成を示す平面図であり、（ｂ）は（ａ）に示すVIIIｂ−VIIIｂ線における断面図である。
【図９】（ａ）、（ｂ）は、従来の多層配線構造の形成工程を示す平面図である。
【図１０】（ａ）、（ｂ）は、従来の多層配線構造の形成工程を示す平面図である。
【図１１】（ａ）、（ｂ）は、従来の多層配線構造の形成工程を示す平面図である。
【符号の説明】
【００６４】
５０１      第１の層間絶縁膜 
５０２      下層配線 
５０２ａ    第１の拡散防止膜 
５０２ｂ    第１の金属膜 
５０２ｃ    下層配線溝 
５０３      第１の絶縁性拡散防止膜 
５０４      第２の層間絶縁膜 
５０５      上層配線 
５０５ａ    第２の拡散防止膜 
５０５ｂ    第２の金属膜 
５０５ｃ    上層配線溝 
５０６      ビア 
５０６ｃ    ビアホール 
５０７      第２の絶縁性拡散防止膜 
５０８      絶縁膜 
５０９      レジスト 
５１０      分離距離 
５１１      キャップ膜 
６０１      界面 
【図１】
2009099833.tif 000003
【図２】
2009099833.tif 000004
【図３】
2009099833.tif 000005
【図４】
2009099833.tif 000006
【図５】
2009099833.tif 000007
【図６】
2009099833.tif 000008
【図７】
2009099833.tif 000009
【図８】
2009099833.tif 000010
【図９】
2009099833.tif 000011
【図１０】
2009099833.tif 000012
【図１１】
2009099833.tif 000013