(57)【要約】【課題】コンタクト抵抗が小さくかつゲートリーク電流の少ないノーマリオフ型のヘテロ構造電界効果型トランジスタを提供する。【解決手段】分極性を有する化合物半導体を用いて作製されたヘテロ接合電界効果型トランジスタにおいて、そのトランジスタに含まれるヘテロ接合界面は化合物半導体の極性面に平行な第１と第２の領域（１００ａ）とそれらの間の段差領域（１００ｂ）とを含み、それらの第１と第２の領域に平行な化合物半導体表面（１０１ａ）上に一対のソース・ドレイン電極（２ａ、２ｂ）が設けられ、それらのソース・ドレイン電極の間において段差領域に平行な化合物半導体表面（１０１ｂ）上にゲート電極（１）が設けられており、段差領域（１００ｂ）は極性面に対して角度を有する無極性面または半極性面を含んでいることを特徴としている。【選択図】図１
2009099774.tif 000002
【特許請求の範囲】
【請求項１】
分極性を有する化合物半導体を用いて作製されたヘテロ接合電界効果型トランジスタであって、
前記トランジスタに含まれるヘテロ接合界面は前記化合物半導体の極性面に平行な第１と第２の領域とそれらの間の段差領域とを含み、
前記第１と第２の領域に平行な化合物半導体表面上に一対のソース・ドレイン電極が設けられ、
前記ソース・ドレイン電極間において前記段差領域に平行な化合物半導体表面上にゲート電極が設けられており、
前記段差領域は前記極性面に対して角度を有する無極性面または半極性面を含んでいることを特徴とするトランジスタ。
【請求項２】
前記ゲート電極はショトキ電極であることを特徴とする請求項１に記載のトランジスタ。
【請求項３】
前記化合物半導体はウルツ鉱型結晶構造を有する窒化物系III‐Ｖ族化合物半導体であることを特徴とする請求項１または２に記載のトランジスタ。
【請求項４】
前記極性面は（０００１）面であることを特徴とする請求項３に記載のトランジスタ。
【請求項５】
前記無極性面は(１１−２０）面または（１０−１０）面であり、前記半極性面は（０１−１２）面または（０１−１１）面であることを特徴とする請求項３または４に記載のトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分極性を有する化合物半導体を利用したヘテロ接合電界効果型トランジスタ（ＨＦＥＴ）に関し、特にノーマリオフ型ＨＦＥＴの改善に関するものである。
【背景技術】
【０００２】
従来において、窒化物系III−Ｖ族化合物半導体を利用したＡｌＧａＮ／ＧａＮへテロ接合電界効果型トランジスタ（ＨＦＥＴ）では、ウルツ鉱型結晶構造（六方晶構造）を有するＡｌＧａＮ層とＧａＮ層の（０００１）面が基板表面と並行になるように形成されている。したがって、ＡｌＧａＮ層とＧａＮ層のピエゾ効果や自発分極によって電子が誘起され、ＡｌＧａＮ／ＧａＮ界面に２次元電子ガス（２ＤＥＧ）が形成される。
【０００３】
図４の模式的な断面図は、そのような２ＤＥＧが形成される様子を視覚的に図解している。なお、本願の図面において、長さ、幅、厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。特に、厚さは相対的に拡大されて示されている。また、図面における同一の参照符号は同一部分または相当部分を表している。
【０００４】
図４（Ａ）に示されているように、ＧａＮ層１１に比べてＡｌＧａＮ層１２は小さな結晶格子定数を有している。したがって、ＧａＮ層１１上にＡｌＧａＮ層１２をエピタキシャル結晶成長させた場合、図４（Ａ）中の矢印で示されているように、ＧａＮ層１１はＡｌＧａＮ層１２から圧縮応力を受け、逆にＡｌＧａＮ層１２はＧａＮ層１１から引張応力を受けることになる。そして、これらの応力が、ピエゾ効果を生じる原因となり得る。
【０００５】
また、図４（Ｂ）中の矢印で示されているように、ＡｌＧａＮ／ＧａＮ界面はｃ軸（［０００１］方向軸）に対して垂直な関係にある。ＧａＮ層１１のｃ軸方向においては、Ｎ原子面とＧａ原子面とが交互に積層されている。そして、Ｇａ原子面とＮ原子面との電気陰性度の相違に起因して、ＧａＮ層１１内においてｃ軸方向に自発分極が生じ得る。
【０００６】
以上のようなピエゾ効果や自発分極で生じた電子は、ＡｌＧａＮに比べてＧａＮが小さなエネルギバンドギャップを有するので、ＡｌＧａＮ／ＧａＮ界面においてＧａＮ層１１側に蓄積されて２ＤＥＧを形成する。
【０００７】
図５は、従来のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴの一例を模式的断面図で図解している。このヘテロ接合ＦＥＴにおいては、ＧａＮ層１３０の（０００１）表面上にＡｌＧａＮ層１３１がエピタキシャルに積層されている。ＡｌＧａＮ層１３１上においては、一対のソース・ドレイン電極２ａ、２ｂが形成されている。また、それらのソース・ドレイン電極２ａ、２ｂ間において、ゲート電極３０が形成されている。このゲート電極３０はショットキ電極であり、その下のＡｌＧａＮ層１３１内には空乏層４００が生成している。
【０００８】
このように構成されている図５のへテロ接合ＦＥＴにおいては、ＡｌＧａＮ／ＧａＮ界面に２次元電子ガス２６０が存在するので、ソース・ドレイン電極２ａ、２ｂ間に電圧を印加すれば、ゲート電圧がゼロの場合でもドレイン電流が流れる。したがって、このようなＨＦＥＴは、ノーマリオン型のＨＦＥＴと呼ばれている。
【０００９】
ところで、一般的な回路へＨＦＥＴを応用する場合、ゲート電圧がゼロの時にドレイン電流が流れることのないノーマリオフ型のＨＦＥＴが望ましい。したがって、先行技術においては、種々のノーマリオフ型ＨＦＥＴの作製が試みられている。
【００１０】
図６では、先行技術によるノーマリオフ型のＨＦＥＴの一例が模式的断面図で図解されている。図５に比べて、図６のＨＦＥＴは、ＡｌＧａＮ層１３１の表面に凹部１３１ａが形成され、その凹部にショットキゲート電極４０が形成されていることにおいて異なっている。この図６のＨＦＥＴにおいては、ショットキゲート電極４０がＡｌＧａＮ層１３１の表面の凹部１３１ａ内に形成されているので、その下の空乏層４１０が深い位置まで到達し得る。そして、その空乏層４１０の底面がＡｌＧａＮ／ＧａＮ界面に至れば、そこにおいて２次元電子ガス２６０ａが途切れることになる。すなわち、ゲート電極４０下には２次元電子ガス２６０ａが存在しておらず、図６のＨＦＥＴのノーマリオフ動作が可能となる。
【００１１】
他方、非特許文献１の信学技報、ＥＤ２００５−２０５、ｐｐ．３５−３９においては、ウルツ鉱型結晶構造においてピエゾ効果や自発分極によって深さ方向に分極電界を生じない無極性面を利用してノーマリオフ型ＨＦＥＴを作製する方法が開示されている。より具体的には、非特許文献１のノーマリオフ型ＨＦＥＴにおいては、ＧａＮ層の無極性面である（１１−２０）表面上にＡｌＧａＮ層をエピタキシャルに積層し、そのＡｌＧａＮ層の（１１−２０）表面上に一対のソース・ドレイン電極とそれらの間のショットキゲート電極が形成される。
【非特許文献１】信学技報、ＥＤ２００５−２０５、ｐｐ．３５−３９
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図６のＨＦＥＴを作製する場合、ＡｌＧａＮ層１３１の表面における凹部１３１ａは、ドライエッチングによって形成される。その場合、凹部１３１ａの底面近傍において半導体がダメージを受ける恐れがある。凹部１３１ａの底面近傍で半導体がダメージを受けることは、ゲート電極４０下のチャネル領域がダメージを受けることを意味し、ＨＦＥＴの特性に悪影響を及ぼすことが明らかである。
【００１３】
また、ショットキゲート電極４０下の空乏層４１０の深さをヘテロ接合界面近傍に至るように、凹部１３１ａの深さをドライエッチングによって高い精度で制御することは困難である。その結果、図６のＨＦＥＴにおいては、その安定した良好な特性と高い生産歩留まりを達成することが困難である。
【００１４】
他方、非特許文献１におけるように無極性の（１１−２０）表面上にソース・ドレイン電極を形成する場合、極性面（０００１）に平行なＡｌＧａＮ／ＧａＮ界面を利用する場合と同様にソース・ドレイン電極下にキャリアを生じさせるためには、ＡｌＧａＮ層にドーピングを行なう必要がある。なぜならば、無極性（１１−２０）表面に平行なＡｌＧａＮ／ＧａＮ界面には２次元電子ガスが生成していないからである。したがって、ソース・ドレイン電極のコンタクト抵抗を低減させるためには、ＡｌＧａＮ層のドーピング濃度を増やさなければならない。
【００１５】
しかし、そのドーピング濃度を増やし過ぎれば、ショットキゲート電極のリーク電流が増大するという問題がある。すなわち、ウルツ鉱型結晶構造の無極性面上にソース・ドレイン電極形成して得られるＨＦＥＴにおいては、ゲートリーク電流を増大させることなく、ソース・ドレイン電極のコンタクト抵抗を低減させることが困難である。
【００１６】
以上のような先行技術における状況に鑑み、本発明は、コンタクト抵抗が小さくかつゲートリーク電流が少なくて安定した特性を有するノーマリオフ型ＨＦＥＴを高い歩留まりで提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明によれば、分極性を有する化合物半導体を用いて作製されたヘテロ接合電界効果型トランジスタにおいて、そのトランジスタに含まれるヘテロ接合界面は化合物半導体の極性面に平行な第１と第２の領域とそれらの間の段差領域とを含み、それらの第１と第２の領域に平行な化合物半導体表面上に一対のソース・ドレイン電極が設けられ、それらのソース・ドレイン電極間において段差領域に平行な化合物半導体表面上にゲート電極が設けられており、段差領域は極性面に対して角度を有する無極性面または半極性面を含んでいることを特徴としている。
【００１８】
なお、そのゲート電極は、ショトキ電極であり得る。また、化合物半導体は、ウルツ鉱型結晶構造を有する窒化物系III‐Ｖ族化合物半導体であり得る。その窒化物系III‐Ｖ族化合物半導体の極性面は（０００１）面であって、(１１−２０）面または（１０−１０）面は無極性面であり、（０１−１２）面または（０１−１１）面は半極性面である。
【発明の効果】
【００１９】
以上のような本発明によれば、極性面に平行なヘテロ界面に沿った化合物半導体表面に一対のソース・ドレイン電極が形成されかつそれらの間に設けられた段差部において無極性面または半極性面に平行な化合物半導体表面にゲート電極が形成されるので、コンタクト抵抗が小さくかつゲートリーク電流が少なくて安定した特性を有するノーマリオフ型ＨＦＥＴを高い歩留まりで提供することができる。
【発明を実施するための最良の形態】
【００２０】
本発明者が鋭意検討を重ねた結果として、窒化物系III−Ｖ族化合物半導体の無極性面を部分的に利用することによって、ゲートリーク電流が少なくかつソース・ドレイン電極のコンタクト抵抗が小さいノーマリオフ型のＨＦＥＴを実現し得ることが見出された。
【００２１】
すなわち、本発明では、上述のように極性面に平行なヘテロ界面に沿った化合物半導体表面に一対のソース・ドレイン電極が形成されかつそれらの間に設けられた段差部において無極性面または半極性面に平行な化合物半導体表面にゲート電極が形成されることを特徴としている。
【００２２】
より具体的には、分極性を有する化合物半導体において、極性面に平行にヘテロ接合を形成した場合、ピエゾ効果および自発分極によってそのヘテロ界面に１０13ｃｍ-2程度のシートキャリア密度を有する２ＤＥＧが形成され、この２ＤＥＧに近接してソース・ドレイン電極を形成することによって、接触抵抗の小さいオーミックのソース・ドレイン電極を実現することができる。他方、極性面に対して角度をなす無極性面または半極性面に平行にヘテロ接合を形成した場合、そのヘテロ接合においてピエゾ分極や自発分極が生じないかまたは不十分であるので、そのヘテロ接合に沿って高密度の２ＤＥＧ（キャリア）が存在しない。その結果、リーク電流が少なくて優れた特性を有するゲート電極を形成することが可能となる。
【００２３】
(実施形態１)
図１においては、本発明の実施形態１によるＨＦＥＴが模式的断面図で図解されている。このＨＦＥＴに含まれるＧａＮ層１００は、（０００１）面に平行な主表面１００ａとその主表面に直交する（１１−２０）面または（１０−１０）面からなる段差表面１００ｂを有している。このような段差部は、例えば段差部を有するサファイア基板やＳｉＣ基板上にＧａＮ層を結晶成長させることによって形成し得るし、平坦なＧａＮ層表面にＲＩＥ（反応性イオンエッチング）などを施すことによって形成してもよい。
【００２４】
例えば、ＳｉＣ基板上において、Ｃｌ2やＳｉＣｌ4などの塩素系のガスまたはＣＦ4やＳＦ6などのフッ素系のガスを用いたＲＩＥまたはＩＣＰ（誘導結合プラズマ）によって、その基板表面に段差部を形成することができる。また、ＧａＮ層上においては、Ｃｌ2やＳｉＣｌ4などの塩素系のガスまたはＣＦ4やＳＦ6などのフッ素系のガスを用いたＲＩＥまたはＩＣＰによって、その表面に段差部を形成することができる。なお、このような異方性エッチングによって形成される段差部の側面はイオンやプラズマによるダメージを受けにくく、完成後のＨＦＥＴのチャネル領域におけるダメージとなる恐れが少ない。
【００２５】
ＧａＮ層１００上には、エピタキシャル結晶成長によって、ＡｌＧａＮ層１０１が積層される。したがって、そのＡｌＧａＮ層１０１も、（０００１）面に平行な主表面１０１ａとその主表面に直交する無極性の（１１−２０）面または（１０−１０）面からなる段差表面１０１ｂを有している。
【００２６】
このＡｌＧａＮ層１０１の主表面１０１ａ上では、段差部の右側と左側に配置された一対のソース・ドレイン電極２ａ、２ｂとしてオーミック電極が形成される。そして、それらのソース・ドレイン電極２ａ、２ｂ間の段差表面１０１ｂ上に、ゲート電極１としてショットキ電極が形成される。
【００２７】
なお、ゲート電極としては、例えば複数種の材料が積層されたＷＮ(窒化タングステン)／Ａｕ電極、Ｐｔを主原料とするＴｉ／Ｐｔ／Ａｕ電極、Ｔｉ／Ａｕ電極などを利用することができる。また、ソース・ドレイン電極としては、例えばＴｉ／Ａｌ／Ａｕ電極を利用することができる。
【００２８】
以上のように構成されている図１のＨＦＥＴでは、ソース・ドレイン電極２ａ、２ｂ下において極性面（０００１）に平行なＡｌＧａＮ／ＧａＮ界面１００ａに２次元電子ガス２００が生成しており、この２次元電子ガスはソース・ドレイン電極のコンタクト抵抗の低減に寄与し得る。したがって、ソース・ドレイン電極２ａ、２ｂのコンタクト抵抗を低減させるために、ＡｌＧａＮ層１０１に高濃度の不純物をドープする必要がない。
【００２９】
他方、ショットキゲート電極１下においては、無極性面（１１−２０）または（１０−１０）に平行なＡｌＧａＮ／ＧａＮ界面１００ｂに２次元電子ガス２００が生成しない。したがって、本実施形態１による図１のＨＦＥＴにおいては、ノーマリオフ動作が可能である。
【００３０】
また、上述のようにＡｌＧａＮ層１０１のドーピング濃度が低くてもよいことと、ショットキゲート電極１下に２次元電子ガス２００が生成しないこととの効果として、ショットキゲート電極１においてはリーク電流が効果的に抑制され得る。すなわち、本実施形態１による図１のトランジスタは、優れたゲート耐圧を有するノーマルオフ型ＨＦＥＴであり得る。
【００３１】
(実施形態２)
図２では、本発明の実施形態２によるＨＦＥＴが模式的断面図で図解されている。図１に比べて、この図２のＨＦＥＴにおいては、ＧａＮ層１００が（０００１）面に平行な主表面１００ａに対して９０度未満の角度で交差する半極性の（０１−１２）面または（０１−１１）面からなる傾斜段差表面１００ｃを有していることにおいて異なっている。これに伴って、ＡｌＧａＮ層１０１も半極性の（０１−１２）面または（０１−１１）面からなる傾斜段差表面１０１ｃを有しており、この傾斜段差表面１０１ｃ上にショットキゲート電極１０が形成されている。
【００３２】
このように構成されている図２のＨＦＥＴにおいても、ソース・ドレイン電極２ａ、２ｂ下における極性面（０００１）に平行なＡｌＧａＮ／ＧａＮ界面１００ａに２次元電子ガス２００が生成しており、この２次元電子ガスはソース・ドレイン電極のコンタクト抵抗の低減に寄与し得る。したがって、ソース・ドレイン電極２ａ、２ｂのコンタクト抵抗を低減させるために、ＡｌＧａＮ層１０１に高濃度の不純物をドープする必要がない。
【００３３】
また、ショットキゲート電極１０下においては、半極性面（０１−１２）または（０１−１１）に平行なＡｌＧａＮ／ＧａＮ界面１００ｃに２次元電子ガスが発生してもその濃度が希薄である。したがって、図２のＨＦＥＴにおいても、ノーマリオフ動作が可能である。
【００３４】
また、実施形態１の場合と同様に、本実施形態２においてもＡｌＧａＮ層１０１のドーピング濃度が低くてよいことと、ショットキゲート電極１０下に２次元電子ガスが生成してもその濃度が希薄なこととの効果として、ショットキ電極１０においてもゲートリーク電流が効果的に抑制され得る。すなわち、本実施形態２による図２のトランジスタも、優れたゲート耐圧を有するノーマルオフ型ＨＦＥＴであり得る。
【００３５】
(実施形態３)
図３では、本発明の実施形態３によるＨＦＥＴが模式的断面図で図解されている。図１に比べて、この図３のＨＦＥＴにおいては、ＧａＮ層１００が無極性の（１１−２０）面または（１０−１０）面からなる表面１０１ｂおよび半極性の（０１−１２）面または（０１−１１）面からなる表面１０１ｃを有する段差部を含んでいることにおいて異なっている。これに伴って、ＡｌＧａＮ層１０１も無極性の（１１−２０）面または（１０−１０）面からなる表面１０１ｂおよび半極性の（０１−１２）面または（０１−１１）面からなる表面１０１ｃを有する段差部を含んでおり、この段差部上にショットキゲート電極２０が形成されている。
【００３６】
このように構成されている図３のＨＦＥＴは、図１と図２に示されたＨＦＥＴの両者の特徴を含んでおり、それらの中間的特性を有していると言える。すなわち、本実施形態３による図３のトランジスタも、優れたゲート耐圧を有するノーマルオフ型ＨＦＥＴであり得る。
【００３７】
なお、上述の実施形態１−３ではＡｌＧａＮ／ＧａＮヘテロ接合を含むＨＦＥＴが例示されたが、本発明は分極性を有する他の種々の化合物半導体によるヘテロ接合を含むＨＦＥＴにも適用され得ることが明らかであろう。
【００３８】
また、上述の実施形態では、段差部を構成する結晶面として無極性の（１１−２０）面と（１０−１０）面および半極性の（０１−１２）面と（０１−１１）面が例示されたが、（１１−２０）面と（１０−１０）面に限らず（０００１）面に直交するその他の面も無極性であって、（０００１）面に対して傾斜しているその他の面も半極性面であり得ることが理解されよう。
【産業上の利用可能性】
【００３９】
以上のように、本発明によって、コンタクト抵抗が小さくかつゲートリーク電流の少ないノーマリオフ型ＨＦＥＴを高い生産歩留まりで提供することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態によるノーマリオフ型ＨＦＥＴを示す模式的断面図である。
【図２】本発明の他の実施形態によるノーマリオフ型ＨＦＥＴを示す模式的断面図である。
【図３】本発明のさらに他の実施形態によるノーマリオフ型ＨＦＥＴを示す模式的断面図である。
【図４】ＡｌＧａＮ／ＧａＮ界面においてピエゾ効果と自発分極によって２ＤＥＧが形成される様子を説明するための模式的断面図である。
【図５】従来のノーマリオン型ＨＦＥＴを示す模式的断面図である。
【図６】従来のノーマリオフ型ＨＦＥＴを示す模式的断面図である。
【符号の説明】
【００４１】
１、１０、２０、３０、４０  ゲート電極、２ａ、２ｂ  ソース・ドレイン電極、１１、１００、１３０  ＧａＮ層、１２、１０１、１３１  ＡｌＧａＮ層、１３１ａ  ＡｌＧａＮ層表面の凹部、１００ａ  ＧａＮ層の極性主面、１０１ａ  ＡｌＧａＮ層の極性主面、１００ｂ  ＧａＮ層における無極性の段差面、１０１ｂ  ＡｌＧａＮ層における無極性の段差面、１００ｃ  ＧａＮ層における半極性の傾斜段差面、１０１ｃ  ＡｌＧａＮ層における半極性の傾斜段差面、２００、２６０、２６０ａ  ２次元電子ガス、４００、４１０  空乏層。
【図１】
2009099774.tif 000003
【図２】
2009099774.tif 000004
【図３】
2009099774.tif 000005
【図４】
2009099774.tif 000006
【図５】
2009099774.tif 000007
【図６】
2009099774.tif 000008