(57)【要約】【課題】ＵＶ光が照射されても結晶中に結晶欠陥が形成されることを抑制し、撮像画面上に発生する白点やザラツキ等の画質低下を防止する。【解決手段】フォトダイオード部１２０の光入射側にＵＶ遮光層１４０を設け、ＵＶ遮光層１４０を形成する工程以降の各ドライエッチング工程で発生するＵＶ光をＵＶ遮光層１４０で遮光することで、フォトダイオード部１２０中のＳｉ−Ｓｉ結合やＳｉ−Ｈ結合が切断されてダングリングボンド（結晶欠陥）が形成されるのを抑制する。【選択図】図２
2009130111.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面側に形成された光電変換部と、
前記光電変換部の光入射側に設けられ、紫外線光に対して遮光性を持ち、且つ、可視光領域で透過性を持つ遮光層と
を備えたことを特徴とする固体撮像装置。
【請求項２】
前記遮光層は、導電性材料によって形成されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記遮光層を形成している材料は、３．２ｅＶ以上のバンドギャップエネルギーを持つ
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記光電変換部の光入射側に配線層を有し、
前記配線層の配線は、紫外線光に対して遮光性を持ち、且つ、可視光領域で透過性を持つ
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記配線層は多層配線からなり、
前記多層配線の少なくとも最上層の配線は、紫外線光に対して遮光性を持ち、且つ、可視光領域で透過性を持つ
ことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記半導体基板上に形成されたトランジスタを有し、
前記トランジスタのゲート電極部は、紫外線光に対して遮光性を持つ遮光層を有する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項７】
前記遮光層を形成している材料は、バンドギャップエネルギーが３ｅＶ以上で紫外線光を吸収し、導電性を持つ
ことを特徴とする請求項６記載の固体撮像装置。
【請求項８】
半導体基板の表面側に形成された光電変換部の光入射側に、紫外線光に対して遮光性を持ち、且つ、可視光領域で透過性を持つ遮光層を設け、
その後にドライエッチング処理を行う
ことを特徴とする固体撮像装置の製造方法。
【請求項９】
前記半導体基板の上にゲート電極層と、紫外線光に対して遮光性を持ち、且つ、可視光領域で透過性を持つ遮光層とを積層し、
その後にドライエッチングによって前記ゲート電極層と前記遮光層とを電極形状に形成する
ことを特徴とする請求項８記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
半導体プロセスにおいて、ドライエッチング工程でのＵＶ（Ultra Violet；紫外線）光の発生は避けられない。ドライエッチング工程で発生するＵＶ光がＳｉ結晶基板に照射されると結晶中のＳｉ−Ｓｉ結合が切断され、結晶中にダングリングボンド（結晶欠陥）が形成されることが知られている（例えば、非特許文献１参照）。
【０００３】
これは、Ｓｉ−Ｓｉの結合エネルギーが２ｅＶ程度であるのに対して、例えば、波長が４００ｎｍのＵＶ光の場合では３．１ｅＶ程度のエネルギーを持っているため、即ちＳｉ−Ｓｉ結合を切断するだけの高いエネルギーを持っているからである。このような結晶欠陥を含む基板に、熱や光などのエネルギーが与えられると、結晶欠陥からキャリアが生成される。
【０００４】
ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像装置において、基板中にダングリングボンド等の結晶欠陥が存在すると、熱エネルギーを与えることによってキャリアが発生するため、これが撮像画面上にランダムなザラツキや白点（白キズ）として現れ、画質の低下を引き起こす要因となっている。
【０００５】
上で述べたようなメカニズムによって、主に以下のような問題点が発生する。
・例えば、オンチップレンズ（Ｏｎ  Ｃｈｉｐ  Ｌｅｎｓ）を形成しているときに発生したＵＶ光がオンチップレンズで集光され、フォトダイオード部に結晶欠陥が多く形成される。
・上のような工程で形成された結晶欠陥は、既に配線やカラーフィルタが基板上に形成されているため、熱処理（アニール）や水素終端等のダメージ回復処理を施すことが困難である。そのため、後の工程で形成された結晶欠陥は回復されておらず、画質の低下を招くことになる。
【０００６】
そこで、従来技術は、結晶中の結晶欠陥（ダングリングボンド）を減少させる方法として、一般的に約８００度〜１０００の熱処理（アニール工程）によって結晶中のダメージを回復させたり、水素処理を施すことでＳｉ−Ｈ結合でダングリングボンドを終端させたりするような方法が採られている。
【０００７】
【非特許文献１】M. Okigawa, Y. Ishigawa, S. Kuagai, and S. Samuhawa,“Reduction of ultra violet radiation induced damage and its time-resolved measurement using time-modulated plasma,” in Proc. Symp. Plasma and Process Induced Damage, 2002, pp. 122≡125.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、これらの処理を施すことが出来る工程は限られている。例えば、アルミニウム配線を形成した後に高温アニールを行うことは配線を溶融させてしまうため不可能である。また、カラーフィルタを形成した後に、高温アニールを施すことはカラーフィルタにダメージを与えてしまうため非常に困難である。また、水素処理は、効果的にダングリングボンドを終端させるために配線を形成する前の工程で行うことが一般的であるが、完全にダングリングボンドを終端させることは難しい。
【０００９】
近年では、トランジスタ特性の向上を目的としてＵＶ光を照射して形成するＳＩＮ膜が用いられている。また、ドライエッチング工程は、通常、固体撮像装置を形成する工程の最後まで繰り返して行われ、上述のようにして結晶欠陥のダメージ回復を図った後でも、後のドライエッチング工程でＵＶ光が基板に照射されることによって再び結晶中に欠陥を発生させてしまう。このように、ＵＶ光は半導体プロセス中で頻繁にＳｉ基板に照射されており、Ｓｉ基板にダメージを与えている。
【００１０】
例えば、固体撮像装置上に設けられているマイクロレンズを形成するエッチング工程では、マイクロレンズの形成中や形成直後を含め、ＵＶ光がレンズで集光されている。したがって、ＵＶ光が照射されたフォトダイオード部の結晶基板中ではＳｉ−Ｓｉ結合やＳｉ−Ｈ結合が切断され、ダングリングボンドが形成されてしまう。
【００１１】
さらに、フォトダイオード部以外にも、例えばＣＣＤイメージセンサにおける電荷読み出し部のトランジスタやＣＭＯＳイメージセンサにおけるＡＭＰトランジスタ等の各トランジスタにおいても、各プロセスで行われるドライエッチング工程でＵＶ光が照射されており、これによってチャネル領域にダングリングボンドが形成されてしまう。
【００１２】
このように発生した結晶欠陥は、先に述べた理由によって熱処理や水素処理を施すことは、プロセス上困難なために結晶欠陥は回復されないままになっており、画質の低下を招く要因となっている。
【００１３】
本発明は、上記のような問題を解決すべくなされたものであり、その目的とするところは、ＵＶ光が照射されても結晶中に結晶欠陥が形成されることを抑制し、撮像画面上に発生する白点やザラツキ等の画質低下を防止可能な固体撮像装置および固体撮像装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明による固体撮像装置は、半導体基板の表面側に形成された光電変換部と、前記光電変換部の光入射側に設けられ、紫外線光に対して遮光性を持ち、且つ、可視光領域で透過性を持つ遮光層とを備えた構成となっている。この固体撮像装置の製造に当たっては、半導体基板の表面側に形成された光電変換部の光入射側に遮光層を設け、その後にドライエッチング処理を行うことになる。
【００１５】
上記構成の固体撮像装置において、遮光層を形成する工程以降の各ドライエッチング工程で発生する紫外線光が遮光層で遮光され、光電変換部への入射が阻止される。これにより、光電変換部中のＳｉ−Ｓｉ結合やＳｉ−Ｈ結合が切断されてダングリングボンド（結晶欠陥）が形成されるのを抑制できる。
【発明の効果】
【００１６】
本発明によれば、各ドライエッチング工程で発生する紫外線光に起因する結晶欠陥の発生を抑制できることにより、暗い場面を撮像しても、光電変換部から余分なキャリアが発生することがないため、白点（白キズ）や画面にざらつきのない良好な画質の撮像画像を得ることが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
図１は、本発明が適用される固体撮像装置、例えばＣＭＯＳイメージセンサの画素領域の構成の概略を示す平面パターン図である。
【００１９】
図１において、単位画素１１は、シリコン半導体基板の表面側に形成された受光部（光電変換部）であるフォトダイオード部１２と、半導体基板上に形成された例えば４つのトランジスタとによって構成されている。そして、単位画素１１がマトリクス状に複数個２次元状に配列されることによって画素領域１３を形成している。ここでは、図面の簡略化のために、画素領域１３の中心部分の互いに隣接する４つの単位画素１１Ａ，１１Ｂ，１１Ｃ，１１Ｄについて図示している。
【００２０】
単位画素１１の４つのトランジスタは、読出しトランジスタ、リセットトランジスタ、選択トランジスタおよび増幅トランジスタである。ただし、ここでのトランジスタ数は一例であり、例えば、３つのトランジスタの場合もある。３つのトランジスタからなる場合は、増幅トランジスタが選択トランジスタの機能を兼ねる。
【００２１】
図１には、読出しトランジスタ１４、リセットトランジスタ１５および増幅トランジスタ１６のみを図示し、選択トランジスタの図示を省略している。読出しトランジスタ１４は、フォトダイオード部１２の電荷蓄積領域１７と、フローティングディフュージョン領域となるソース・ドレイン領域１８と、基板上にゲート絶縁膜を介して形成されたゲート電極１９とによって形成されている。
【００２２】
リセットトランジスタ１５は、一方のソース・ドレイン領域１８と、他方のソース・ドレイン領域２０と、基板上にゲート絶縁膜を介して形成されたゲート電極２１とによって形成されている。リセットトランジスタ１５の他方のソース・ドレイン領域２０には、電源線２２を通して電源電圧Ｖｄｄが供給される。
【００２３】
増幅トランジスタ１６は、一方のソース・ドレイン領域２０と、他方のソース・ドレイン領域２３と、基板上にゲート絶縁膜を介して形成されたゲート電極２４とによって形成されている。増幅トランジスタ１６の他方のソース・ドレイン領域２３には、画素領域１３の画素列ごとに垂直方向に沿って配線された垂直信号線２５が接続される。
【００２４】
上記構成のＣＭＯＳイメージセンサにおいては、半導体基板の表面側にフォトダイオード部１２を形成するとともに、各トランジスタのソース・ドレイン領域を形成した後、半導体基板上にゲート酸化膜を介して各トランジスタのゲート電極を形成し、その上に層間絶縁膜を介して電源線２２および垂直信号線２５や、トランジスタのゲート電極の配線などを、多層配線（例えば、３層配線）にて形成し、さらにその上に層内レンズ、カラーフィルタおよびオンチップレンズなどを形成することになる（詳細については後述する）。
【００２５】
このＣＭＯＳイメージセンサを製造する半導体プロセスでは、トランジスタ特性の向上を目的としてＵＶ光を照射して形成するＳＩＮ膜が用いられる。また、ＵＶ光の発生が避けられないドライエッチング工程は、通常、ＣＭＯＳイメージセンサを形成する工程の最後まで繰り返して行われる。
【００２６】
そして、ドライエッチング工程の中でも、例えばオンチップレンズを形成するドライエッチング工程では、オンチップレンズを形成しているときに発生したＵＶ光がオンチップレンズで集光され、フォトダイオード部１２に結晶欠陥が多く形成されることが問題となる。
【００２７】
そこで、本実施形態では、ＣＭＯＳイメージセンサを製造する際に、ＵＶ光に対して遮光性を持ち、且つ、可視光領域で透過性を持つ遮光層あるいはＵＶ光に対して遮光性を持つ遮光層をＣＭＯＳイメージセンサ内の所定の部位に設けることで、Ｓｉ結晶基板にドライエッチング工程で発生するＵＶ光が照射されて形成される結晶欠陥を抑制する構成を採っている。以下に、その具体的な実施例について説明する。
【００２８】
［実施例１］
図２は、実施例１に係る固体撮像装置の素子構造の例を示す断面図である。本実施例１に係る固体撮像装置は、１単位画素内に１つの受光部（光電変換部）と１つのオンチップレンズ（マイクロレンズとも呼ばれる）とを含むＣＭＯＳイメージセンサとして構成されている。
【００２９】
具体的には、Ｎ型のシリコン半導体基板（以下、単に半導体基板と記述する）１１０の表面付近に、表面側から順に設けられているＰ+層１２１、Ｎ層１２２およびＰ-層１２３からなる受光部であるフォトダイオード部１２０が２次元配列で設けられる。半導体基板１１０の表面には、層間絶縁膜１３０が設けられている。ここまで述べた各層については、公知の技術（例えば、特開２００６−９３３１９号公報等参照）によって形成することができる。
【００３０】
層間絶縁膜１３０の上には、ＵＶ光に対して遮光性を持ち、且つ、可視光領域で透過性を持つＵＶ遮光層１４０が設けられる。ＵＶ遮光層１４０は、ＵＶ光を吸収または反射することにより、フォトダイオード部１２０へのＵＶ光の入射を遮断（遮光）する。
【００３１】
ここでは、一例として、ＵＶ遮光層１４０は、ＵＶ光を吸収し、且つ、導電性を持つＩＴＯ(Indium Tin Oxide)により公知の技術（例えば、『透明導電膜の技術』著者：日本学術振興会透明酸化物光・電子材料第１６６委員会、特開２００５−３０３２６６号公報等参照）によって形成される。
【００３２】
このように、ＵＶ遮光層１４０が導電性材料によって形成されて導電性を持つことで、当該ＵＶ遮光層１４０をフォトダイオード部１２０の表面の電位を固定するための電極として用いることができる。
【００３３】
ここで、ＵＶ遮光層１４０の材料としてＩＴＯを用いる理由について述べる。ＩＴＯのバンドギャップは、結晶性や形成方法にも依るが、一般的には３ｅＶ以上あるため、バンドギャップ以上の高エネルギーの光、即ち４１３ｎｍ以下の短波長のＵＶ光を吸収することが可能である。また、ＩＴＯには、可視光領域で光透過率が高いという特長がある。さらに、ＩＴＯは導電性を持つために電極として用いることができる（例えば、『透明導電膜の技術』著者：日本学術振興会透明酸化物光・電子材料第１６６委員会等参照）。
【００３４】
ここでは、ＵＶ遮光層１４０の材料として、ＩＴＯを用いた場合を例に挙げて説明したが、その材料としてはＩＴＯに限られるものではなく、ＵＶ光を吸収または反射することが可能で、好ましくは透過性を持つ導電膜であれば良く、ＩＴＯに代えて例えばＺｎＯやＩＺＯ、ＳｎＯ２等の透明な導電膜を用いることも可能である。
【００３５】
要は、ＵＶ遮光層１４０を形成する材料としては、３８０ｎｍ以下の短波長の光を吸収または反射することが可能なものであれば良い。また、可視光領域の波長λは４００ｎｍ〜８００ｎｍ程度であることから、
Ｅ［ｅＶ］＝１２４０／λ
なる一般式からすると、λ＝４００ｎｍのバンドギャップエネルギーが３．１ｅＶであることから、ＵＶ遮光層１４０を形成する材料としては、３．１ｅＶを超えるバンドギャップエネルギー、例えば３．２ｅＶ以上（１２４０／４００ｅＶよりも大）のバンドギャップエネルギーを有するものであれば良い。
【００３６】
ＵＶ遮光層１４０の上には、層間絶縁膜（図示を省略）を介して例えば１層目の配線１５１、２層目の配線１５２、３層目の配線１５３からなる３層配線の配線層１５０が形成され、その上に層内レンズ１６０が、さらにその上にカラーフィルタ１７０およびオンチップレンズ１８０が順に形成される。
【００３７】
上述したように、フォトダイオード部１２０の光入射側にＵＶ遮光層１４０を設けた構成を採ることにより、ＵＶ遮光層１４０を形成する工程以降の各ドライエッチング工程で発生するＵＶ光がＵＶ遮光層１４０で遮光されるために、フォトダイオード部１２０中のＳｉ−Ｓｉ結合やＳｉ−Ｈ結合が切断されてダングリングボンド（結晶欠陥）が形成されるのを抑制することができる。
【００３８】
このように、各ドライエッチング工程で発生するＵＶ光に起因する結晶欠陥の発生を抑制できることにより、暗い場面を撮像しても、フォトダイオード部１２０から余分なキャリアが発生することがないため、白点（白キズ）や画面にざらつきのない良好な画質の撮像画像を得ることが可能となる。
【００３９】
なお、ＵＶ遮光層１４０がＵＶ光に対して遮光性（吸収または反射）を持つことに加えて、可視光領域で透過性を持ち、特にＩＴＯは光透過率が高いことから、被写体を経た像光のフォトダイオード部１２０への入射に対して与える影響は、良好な画質の撮像画像を得る上で何ら問題にならないレベルのものである。
【００４０】
ここで、ＵＶ遮光層１４０を形成する工程以降の全てのドライエッチング工程で発生するＵＶ光についてＵＶ遮光層１４０で遮光するには、ＵＶ遮光層１４０を設ける部位としては、実施例１のフォトダイオード部１２０の表面と配線層１５０との間の部位が好ましいと言える。
【００４１】
ただし、ＵＶ遮光層１４０を設ける部位としては、フォトダイオード部１２０の表面と配線層１５０との間の部位に限られるものではなく、配線層１５０内、配線層１５０と層内レンズ１６０との間、あるいは層内レンズ１６０とカラーフィルタ１７０の間の各部位であっても良く、いずれの部位であっても、それら部位にＵＶ遮光層１４０を形成する工程以降の各ドライエッチング工程、特に問題となるオンチップレンズ１８０を形成するドライエッチング工程で発生するＵＶ光を遮光できる。
【００４２】
［実施例２］
図３は、実施例２に係る固体撮像装置の素子構造の例を示す断面図であり、図中、図２と同等部分には同一符号を付して示している。
【００４３】
本実施例２に係る固体撮像装置も、実施例１に係る固体撮像装置と同様に、１単位画素内に１つの受光部（光電変換部）と１つのオンチップレンズとを含むＣＭＯＳイメージセンサとして構成されている。
【００４４】
本実施例２に係るＣＭＯＳイメージセンサは、フォトダイオード部１２０の表面と配線層１５０との間の部位に、ＵＶ遮光層１４０が設けられている点でも、実施例１に係るＣＭＯＳイメージセンサと同じである。
【００４５】
そして、本実施例２に係るＣＭＯＳイメージセンサにおいて、実施例１に係るＣＭＯＳイメージセンサと異なるのは、配線層１５０の配線、本例では３層配線のうちの例えば最上層（３層目）の配線１５３を、ＵＶ光に対して遮光性を持ち、且つ、可視光領域で透過性を持ち、さらに導電性を併せ持つ材料によって形成した点にある。
【００４６】
３層目の配線１５３の材料、即ちＵＶ光に対して遮光性を持ち、且つ、可視光領域で透過性を持ち、さらに導電性を併せ持つ材料としては、ＵＶ遮光層１４０と同様に、ＩＴＯや、ＺｎＯやＩＺＯ、ＳｎＯ２等の透明な導電膜を用いることができる。
【００４７】
３層目の配線１５３は、フォトダイオード部１２０を覆うように設けられており、例えば、その他の部位で電源供給部に接続されて画素内に電源電圧を供給する電源配線として用いられる。
【００４８】
上述したように、ＵＶ光に対する遮光構造として、ＵＶ遮光層１４０と３層目の配線１５３との２重遮光構造とすることにより、特にオンチップレンズ１８０を形成する際に、ドライエッチング工程で発生するＵＶ光がオンチップレンズ１８０で集光されてフォトダイオード部１２０に非常に多く照射されるのを確実に防ぐことができるために、フォトダイオード部１２０中のＳｉ−Ｓｉ結合やＳｉ−Ｈ結合が切断されて結晶欠陥が形成されるのを抑制することができる。これにより、暗い場面を撮像しても、フォトダイオード部１２０から余分なキャリアが発生することがないため、白点や画面にざらつきのない良好な画質の撮像画像を得ることが可能となる。
【００４９】
また、３層目の配線１５３が可視光領域で透過性を持つことで、被写体を経て入射し、層内レンズ１６０およびオンチップレンズ１８０によって集光される像光の一部が、３層目の配線１５３によって遮断されてしまうことがなく、実施例１に係るＣＭＯＳイメージセンサに比べて画素の開口部を広くすることができるために、感度特性の良好なＣＭＯＳイメージセンサを得ることができる。
【００５０】
因みに、実施例１に係るＣＭＯＳイメージセンサの場合は、３層目の配線１５３が可視光領域で透過性を持たないことから、層内レンズ１６０およびオンチップレンズ１８０によって集光される像光の一部が、３層目の配線１５３で反射されてしまうことが多く、当該配線１５３によって反射された分だけフォトダイオード部１２０に入射する光量が減るため感度が落ちてしまう。
【００５１】
なお、本実施例２では、多層配線のうちの最上層の配線（本例では、３層目の配線１５３）を、ＵＶ光に対して遮光性を持ち、且つ、可視光領域で透過性を持ち、さらに導電性を併せ持つ材料によって形成するとしたが、最上層よりも下層の配線についても、少なくともＵＶ光に対して遮光性を持ち、且つ、可視光領域で透過性を持つ材料によって形成することも可能であり、画素の開口部をさらに広くすることができる。
【００５２】
また、上記実施例１，２では、固体撮像装置としてＣＭＯＳイメージセンサを例に挙げて説明したが、ＣＭＯＳイメージセンサに限られるものではなく、ＣＣＤイメージセンサにも同様に適用可能である。
【００５３】
［実施例３］
図４は、実施例３に係る固体撮像装置のチップ上に設けられているトランジスタの一般的な断面模式図である。
【００５４】
固体撮像装置のチップ上に設けられているトランジスタとしては、先述した読出しトランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタが挙げられる。
【００５５】
図４において、Ｎ型のシリコン半導体基板２１０（図２，図３の半導体基板１１０に相当）上にＰ型ウェル層２２０が形成され、Ｐ型ウェル層２２０内にソース／ドレイン領域となるＮ型領域２３０とドレイン／ソース領域となるＮ型領域２４０とがそれぞれ形成されている。
【００５６】
また、半導体基板２１０の表面上にはゲート酸化膜２５０を介して、ゲート電極層である例えばポリシリコン層２６１とＵＶ遮光層２６２とが積層されてなるゲート電極部２６０が形成されている。Ｐ型ウェル層２２０、Ｎ型領域２３０，２４０およびゲート電極部２６０により、Ｎ型トランジスタが構成されている。
【００５７】
ここで、ＵＶ遮光層２６２に用いる材料としては、好ましくはバンドギャップが３ｅＶ以上でＵＶ光を吸収し導電性を持つＩＴＯ、ＺｎＯ、ＩＺＯなどが良い。ただし、これらに限られるものではなく、Ａｌ、Ｔｉ、Ｃｕ、Ｗ、ＷＳｉ、ＴｉＳｉ、Ｍｏ、ＭｏＳｉ、Ｃｏ、ＣｏＳｉなどのＵＶ光を反射することが可能な金属膜やシリサイドでも良い。
【００５８】
続いて、半導体基板２１０上にトランジスタを形成する場合の製造工程について、図５のプロセスフロー図を用いて説明する。ここでは、本実施例３の要部であるゲート電極部２６０を形成するまでの製造工程について示している。
【００５９】
先ず、半導体基板２１０上に熱酸化によってゲート酸化膜２５０を形成し（工程１）、次いで、ゲート酸化膜２５０の上に例えばＣＶＤ（Chemical Vapor Deposition；化学気相堆積法）によってポリシリコン層２６１を形成する（工程２）。
【００６０】
次に、ポリシリコン層２６１の上に例えばＰＶＤ（Physical Vapor Deposition；物理気相堆積法）によって例えばＩＴＯ膜からなるＵＶ遮光層２６２を形成し（工程３）、次いで、ドライエッチングによってポリシリコン層２６１とＵＶ遮光層２６２とを電極形状に形成する（工程４）。以降、Ｎ型領域２３０，２４０の形成等が行われる。
【００６１】
上述したように、トランジスタのゲート電極部２６０を、ＵＶ光に対して遮光性を持つＵＶ遮光層２６２を有する構造とする、即ちトランジスタのチャネル領域の上方にＵＶ遮光層２６２を有することにより、トランジスタのゲート電極部２６０の電極形成以降のプロセスで、チャネル領域にＵＶ光が入射することを防止することができるために、ＵＶ光の照射によってチャネル領域内に結晶欠陥が形成されるのを抑制することができる。
【００６２】
このようにすることで、良好な特性を持つトランジスタを形成することができ、暗電流を制御することが可能となるために、画面上のざらつきを抑えることができ、よって画質をより一層向上させることができる。
【００６３】
なお、実施例３では、固体撮像装置のチップ上に設けられているＮ型トランジスタに適用した場合を例に挙げて説明したが、Ｎ型トランジスタに限らずＰ型トランジスタでも適用できることは言うまでもない。
【００６４】
また、実施例３では、固体撮像装置としてＣＭＯＳイメージセンサを例に挙げて説明したが、ＣＭＯＳイメージセンサに限られるものではなく、ＣＣＤイメージセンサにも同様に適用可能である。より具体的には、ＣＣＤイメージセンサの場合には、光電変換部から電荷転送部に信号電荷を読み出す読出しゲート部がトランジスタに相当する。
【００６５】
ＣＭＯＳ、ＣＣＤのいずれのイメージセンサの場合にも、画素内のトランジスタ（読出しゲート部）に限らず、単位画素が２次元配列されてなる画素領域と同じチップ（半導体基板）上に積層されている周辺回路部に備わっているトランジスタの全てのゲート電極部に対して適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明が適用されるＣＭＯＳイメージセンサの画素領域の構成の概略を示す平面パターン図である。
【図２】実施例１に係る固体撮像装置の素子構造の例を示す断面図である。
【図３】実施例２に係る固体撮像装置の素子構造の例を示す断面図である。
【図４】実施例３に係る固体撮像装置のチップ上に設けられているトランジスタの一般的な断面模式図である。
【図５】半導体基板上にトランジスタを形成するプロセスフロー図である。
【符号の説明】
【００６７】
１１…単位画素、１２，１２０…フォトダイオード部、１３…画素領域、１４…読出しトランジスタ、１５…リセットトランジスタ、１６…増幅トランジスタ、１１０，２１０…シリコン半導体基板、１４０，２６３…ＵＶ遮光層、１５０…配線層、１６０…層内レンズ、１７０…カラーフィルタ、１８０…オンチップレンズ、２２０…Ｐ型ウェル層、２６０…ゲート電極部
【図１】
2009130111.tif 000003
【図２】
2009130111.tif 000004
【図３】
2009130111.tif 000005
【図４】
2009130111.tif 000006
【図５】
2009130111.tif 000007