(57)【要約】【課題】  クロック信号の切り替え時における不要成分の発生を効果的に抑制できるクロックリカバリ回路を提供する。【解決手段】  異位相の選択クロック信号を複数の選択クロック信号群に分類し、前段選択制御信号により選択クロック信号の１つを前段出力クロック信号として出力する前段選択回路を、選択クロック信号群毎に備える前段選択回路群１４と、後段選択制御信号により前段出力クロック信号の１つを再生クロック信号ＲＣＬＫとして出力する後段選択回路１５と、受信データと再生クロック信号ＲＣＬＫの位相差に基づいて位相制御信号を出力する位相制御回路１１と、位相制御信号により特定される選択クロック信号を選択する前段選択制御信号を出力する前段選択制御回路１２と、切り替えが必要な場合に、現在の前段出力クロック信号と新たな前段出力クロック信号の論理値が同じになる期間に後段選択制御信号を出力する後段選択制御回路１３を備える。【選択図】        図１
2009130676.tif 000002
【特許請求の範囲】
【請求項１】
受信データに同期して再生した再生クロック信号を出力するクロックリカバリ回路であって、
周波数が等しく位相の異なる複数段階の選択クロック信号を受け付け、位相差が少なくとも最小位相差より大きい所定の分類用位相差以下の２つの前記選択クロック信号が同じ選択クロック信号群に含まれないように、前記選択クロック信号を夫々複数の前記選択クロック信号群に分類し、
所定の前記選択クロック信号群を構成する全ての前記選択クロック信号を受け付け、所定の前段選択制御信号に基づいて、前記選択クロック信号群を構成する前記選択クロック信号の内の１つを選択し、前段出力クロック信号として出力する前段選択回路を、前記選択クロック信号群毎に備える前段選択回路群と、
前記前段選択回路の夫々から前記前段出力クロック信号を夫々受け付け、所定の後段選択制御信号に基づいて、前記前段出力クロック信号の内の１つを選択し、現在選択されている前記前段出力クロック信号を新たに選択された前記前段出力クロック信号に切り替えて前記再生クロック信号として出力する後段選択回路と、
前記受信データの位相に対する前記再生クロック信号の位相の位相差を検出し、前記位相差に基づいて前記再生クロック信号の位相の切り替えが必要か否かを判定し、前記再生クロック信号の位相の切り替えが必要な場合に、切り替え後の前記再生クロック信号の位相を示す位相情報を含む位相制御信号を出力する位相制御回路と、
前記位相制御信号に基づいて、出力を切り替える必要がある前記前段選択回路に対し、前記位相情報によって特定される前記選択クロック信号を前記前段出力クロック信号として出力するための前段回路切り替え情報を含む前記前段選択制御信号を出力する前段選択制御回路と、
前記位相制御信号に基づいて、前記後段選択回路に対し、現在選択されている前記前段出力クロック信号を出力する前記前段選択回路と、前記位相情報によって特定される新たに選択された前記前段出力クロック信号を出力する前記前段選択回路が異なる場合に、現在選択されている前記前段出力クロック信号の論理値と新たに選択された前記前段出力クロック信号の論理値が同じ論理値となる期間に、新たに選択された前記前段出力クロック信号を前記再生クロック信号として出力するための後段回路切り替え情報を含む前記後段選択制御信号を出力する後段選択制御回路と、を備えることを特徴とするクロックリカバリ回路。
【請求項２】
前記後段選択制御回路は、現在選択されている前記前段出力クロック信号の論理値と新たに選択された前記前段出力クロック信号の論理値を比較し、現在選択されている前記前段出力クロック信号の論理値と新たに選択された前記前段出力クロック信号の論理値が同じ論理値となるタイミングで、前記後段選択制御信号を出力することを特徴とする請求項１に記載のクロックリカバリ回路。
【請求項３】
前記前段選択制御回路は、現在選択されている前記選択クロック信号を出力する前記前段選択回路と、前記位相情報によって特定される新たに選択された前記選択クロック信号を出力する前記前段選択回路が異なる場合に、新たに選択された前記選択クロック信号を出力する前記前段選択回路の出力切り替えタイミングにおいて、少なくとも現在選択されている前記選択クロック信号を出力する前記前段選択回路について、現在の切り替え状態を保持することを特徴とする請求項１または２に記載のクロックリカバリ回路。
【請求項４】
前記選択クロック信号群が、Ｎ段階の前記選択クロック信号からなり、前記選択クロック信号が、夫々、φ（ｎ）＝（３６０／Ｎ）×ｎ［度］（ｎ＝０〜Ｎ−１）の位相を有し、位相φ（ｎ１）（ｎ１はＮ以下の正の奇数）を有する前記選択クロック信号からなる第１選択クロック信号群と、位相φ（ｎ２）（ｎ２は０及び（Ｎ−１）以下の正の偶数）を有する前記選択クロック信号からなる第２選択クロック信号群の何れか一方に分類されており、
前記前段選択回路群が、前記第１選択クロック信号群を構成する前記選択クロック信号を受け付ける第１前段選択回路と、前記第２選択クロック信号群を構成する前記選択クロック信号を受け付ける第２前段選択回路とを備えて構成されることを特徴とする請求項１〜３の何れか１項に記載のクロックリカバリ回路。
【請求項５】
前記位相制御回路が、前記再生クロック信号の位相の切り替えが必要な場合に、前記再生クロック信号の位相を１段階ずつ変更するように、切り替え後の前記再生クロック信号を設定することを特徴とする請求項１〜４の何れか１項に記載のクロックリカバリ回路。
【請求項６】
前記前段選択回路における切り替えタイミングに対する前記後段選択回路における切り替えタイミングを規定するタイミング制御信号を生成するタイミング制御回路を備え、
前記後段選択制御回路が、前記タイミング制御信号に基づいて、前記再生クロック信号の切り替えを行うことを特徴とする請求項１〜５の何れか１項に記載のクロックリカバリ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信データに同期してクロック信号を再生するクロックリカバリ回路に関する。
【背景技術】
【０００２】
近年、データ通信における伝送データが高速化及び大容量化しており、これに伴って、ジッタ等が生じ易くなってきていることから、伝送データの高速化及び大容量化に対応して、伝送データを良好に受信できる技術が求められている。データ通信には多数のインターフェイス規格があり、インターフェイス規格の多くは、伝送データの送受信における周波数が規定されている。
【０００３】
データ通信において、送信データを伝送データとして送信する送信回路、及び、伝送データを受信データとして受け付ける受信回路では、一般的に、伝送データの送受信用のクロック信号として、ＰＬＬ回路（Ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ回路、位相同期回路）によって周波数逓倍されたクロック信号を用いている。送信回路及び受信回路は、夫々別個のＰＬＬ回路を備えて構成されるため、単にＰＬＬ回路を備えるのみでは、送信回路のクロック信号の位相と受信回路のクロック信号の位相は必ずしも一致した状態にはなっていない。送信データの位相に対する受信回路のクロック信号の位相のずれによっては、受信回路において受信データを適切なタイミングでラッチできない可能性があり、このような場合には、受信データの質が低下する可能性がある。
【０００４】
受信データを良好に受信するための従来技術として、受信データに同期してクロック信号を再生するクロックリカバリ回路を用い、クロックリカバリ回路において生成された再生クロック信号を用いて受信データのラッチタイミングを調整するクロックデータリカバリ回路がある（例えば、特許文献１参照）。
【０００５】
以下、従来技術に係るクロックリカバリ回路を備えたクロックデータリカバリ回路について、図５を基に簡単に説明する。ここで、図５は、従来技術に係るクロックデータリカバリ回路の概略一構成例を示している。
【０００６】
図５に示すように、クロックデータリカバリ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ、ＣＤＲ）回路は、周波数が等しく位相の異なる複数段階の選択クロック信号を生成するＰＬＬ回路２００と、ＰＬＬ回路２００から複数段階の選択クロック信号を受け付け、受信データの位相と一致した位相を有する再生クロック信号を出力するクロックリカバリ回路１００と、クロックリカバリ回路１００から再生クロック信号を受け付け、受信データを再生するデータ再生回路３００と、を備えて構成されている。
【０００７】
ＰＬＬ回路２００は、図５に示すように、入力信号として受け付けた２つのクロック信号の位相差に応じた電圧の位相差検出信号を出力する位相比較回路２０１と、位相差検出信号に基づいて位相差に応じた電圧値の発振制御信号を出力するチャージポンプ付ループフィルタ２０２と、発振制御信号の電圧値に応じた周波数で発振するＶＣＯ信号（選択クロック信号）を出力する電圧制御発振回路（Ｖｏｌｔａｇｅ  ｃｏｎｔｒｏｌｌｅｄ  ｏｓｃｉｌｌａｔｏｒ、ＶＣＯ）２０３と、ＶＣＯ信号を分周した分周クロック信号を生成する分周回路２０４と、を備え、位相比較回路２０１が、入力信号として、外部入力された基準クロック信号と分周クロック信号を受け付けるように構成されている。
【０００８】
図５に示す電圧制御発振回路２０３は、最終段の出力が初段に入力されるＮ段の差動インバータを備えて構成され、各差動インバータの出力を選択クロック信号として出力するように構成されている。即ち、電圧制御発振回路２０３は、Ｎ段階のＶＣＯ信号をクロックリカバリ回路１００に出力するように構成されており、ＶＣＯ信号は、夫々、φ（ｎ）＝（３６０／Ｎ）×ｎ［度］（ｎ＝０〜Ｎ−１）の位相を有している。
【０００９】
クロックリカバリ回路１００は、受信データの位相に対する再生クロック信号の位相の位相差を検出し、当該位相差を示す位相差検出信号を出力する位相比較回路１０１と、位相差検出信号に基づいて、再生クロック信号の位相の切り替えが必要と判定した場合に、再生クロック信号の位相が、受信データの位相に対し進んでいるか遅れているかを示す信号を位相制御回路１０３に出力するデジタルフィルタ１０２と、デジタルフィルタ１０２からの出力信号に基づいて、切り替えるＶＣＯ信号を選択し、後述するＭＵＸ（ｍｕｌｔｉｐｌｅｘｅｒ）１０４を制御するための制御信号を出力する位相制御回路１０３と、位相制御回路１０３からの制御信号に基づいて、出力するＶＣＯ信号を切り替えるＭＵＸ１０４と、を備えて構成されている。
【００１０】
より詳細には、デジタルフィルタ１０２は、位相比較回路１０１から出力された位相検出信号が、受信データの位相に対する再生クロック信号の位相が進む方向にずれていることを示す場合に加算し、遅れる方向にずれていることを示す場合に減算するカウンタを備えて構成されている。そして、デジタルフィルタ１０２は、カウンタ値が所定の判定値以上または所定の判定値以下の場合に、再生クロック信号の位相の切り替えが必要と判定する。
【００１１】
ＭＵＸ１０４は、図６に示すように、位相φ（０）〜φ（９）のＶＣＯ信号の夫々について設けられたスイッチ回路ＳＷ０〜ＳＷ９と、位相制御回路１０３からの制御信号に基づいてスイッチ回路ＳＷ０〜ＳＷ９をＯＮ状態及びＯＦＦ状態に切り替える切り替え信号Ｓａ〜Ｓｊを生成する切り替え制御回路と、選択されたＶＣＯ信号を再生クロック信号として出力するバッファ回路と、を備えて構成されている。ＭＵＸ１０４の切り替え制御回路は、再生クロック信号の位相を切り替える場合に、再生クロック信号の遷移時に、切り替え信号Ｓａ〜Ｓｊにより、選択されたＶＣＯ信号を伝送するスイッチ回路ＳＷ０〜ＳＷ９をＯＮ状態にし、現在選択されているスイッチ回路ＳＷ０〜ＳＷ９をＯＦＦ状態にするように構成されている。
【００１２】
尚、ＶＣＯ信号の数が多い場合に、バッファ回路の入力側の配線容量が大きくなり、信号遅延等の不具合を引き起こすのを防止するため、ＭＵＸ１０４のスイッチ回路を多段構成にしたクロックデータリカバリ回路がある（例えば、特許文献２参照）。ここで、図７は、スイッチ回路が２段構成のＭＵＸ１０４の例を示しており、前段のスイッチ回路ＳＷ０〜ＳＷ４からなる前段スイッチ回路群ＭＵＸ１が後段のスイッチ回路ＳＷ１１に、前段のスイッチ回路ＳＷ５〜ＳＷ９からなる前段スイッチ回路群ＭＵＸ２が後段のスイッチ回路ＳＷ１２に、夫々接続されている。このように構成することにより、バッファ回路の入力側の配線容量を小さくでき、信号遅延等の不具合を回避可能になる。
【００１３】
【特許文献１】特開２００３−１６８９７３号公報
【特許文献２】特開２００３−１７９４８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、上記特許文献１及び特許文献２に記載のクロックデータリカバリ回路では、ＭＵＸにおいてＶＣＯ信号を切り替える際、ＶＣＯ信号を切り替えるタイミングによっては、再生クロック信号にグリッチのような不要成分が生じる場合がある。具体的には、例えば、現在選択されているＶＣＯ信号若しくは新たに選択されたＶＣＯ信号の少なくとも何れか一方が遷移状態にある期間に、ＭＵＸにおいてＶＣＯ信号の切り替えが行われた場合には、グリッチが発生する可能性がある。再生クロック信号にグリッチ等の不要成分が生じると、再生クロック信号により動作するフリップフロップ回路等の順序回路が誤動作する等の問題がある。
【００１５】
以下、再生クロック信号におけるグリッチ等の不要成分の発生について、図８及び図９を基に簡単に説明する。ここで、図８は、図６に示すＭＵＸにおいて、再生クロック信号を、位相φ（４）のＶＣＯ信号から位相φ（５）のＶＣＯ信号に切り替える場合の信号波形を示している。図９は、図７に示すＭＵＸにおいて、前段スイッチ回路群ＭＵＸ１が位相φ（４）のＶＣＯ信号から位相φ（０）のＶＣＯ信号に、前段スイッチ回路群ＭＵＸ２が位相φ（９）のＶＣＯ信号から位相φ（５）のＶＣＯ信号に切り替わることにより、再生クロック信号を、位相φ（４）のＶＣＯ信号から位相φ（５）のＶＣＯ信号に切り替える場合の信号波形を示している。
【００１６】
図６に示すＭＵＸの場合、図８に示すように、再生クロック信号（位相φ（４）のＶＣＯ信号）の立ち下がり時（タイミングＴＳ）に、スイッチ回路ＳＷ４がＯＮ状態からＯＦＦ状態に切り替えられ、スイッチ回路ＳＷ５がＯＦＦ状態からＯＮ状態に切り替えられる。尚、現在の再生クロック信号の位相φ（４）と、新たに選択されたＶＣＯ信号の位相φ（５）は位相差が３６０／１０［度］であり比較的小さい。図６に示すＭＵＸでは、位相φ（４）の再生クロック信号の立ち下がりに同期して切り替えを行うので、スイッチ回路ＳＷ４及びＳＷ５の切り替えタイミングのずれ等により、位相φ（５）のＶＣＯ信号がＨレベルからＬレベルに遷移する期間、即ち、位相φ（５）のＶＣＯ信号がＬレベルに安定する前の状態で、スイッチ回路ＳＷ５の切り替えが行われる可能性がある。このような場合には、グリッチが生じる可能性がある。
【００１７】
図７に示すＭＵＸの場合、前段スイッチ回路群ＭＵＸ１は、再生クロック信号（位相φ（４）のＶＣＯ信号）の立ち下がり時（タイミングＴＳ）に、スイッチ回路ＳＷ４がＯＮ状態からＯＦＦ状態に切り替えられ、スイッチ回路ＳＷ０がＯＦＦ状態からＯＮ状態に切り替えられる。同様に、前段スイッチ回路群ＭＵＸ２は、タイミングＴＳで、スイッチ回路ＳＷ９がＯＮ状態からＯＦＦ状態に切り替えられ、スイッチ回路ＳＷ５がＯＦＦ状態からＯＮ状態に切り替えられる。更に、後段のスイッチ回路ＳＷ１１がＯＮ状態からＯＦＦ状態に、スイッチ回路ＳＷ１２がＯＦＦ状態からＯＮ状態に切り替えられ、これによって、再生クロック信号が、位相φ（４）のＶＣＯ信号から位相φ（５）のＶＣＯ信号に切り替えられる。
【００１８】
図９に示すように、位相φ（４）のＶＣＯ信号から位相φ（０）のＶＣＯ信号への切り替え、及び、位相φ（９）のＶＣＯ信号から位相φ（５）のＶＣＯ信号への切り替えについては、位相φ（４）と位相φ（０）の位相差、及び、位相φ（９）と位相φ（５）の位相差がある程度大きいため、比較的グリッチ等が発生し難い。しかし、後段のスイッチ回路ＳＷ１１及びスイッチ回路ＳＷ１２においては、位相φ（４）から位相φ（５）への切り替えとなり、図６に示すＭＵＸの場合と同様に、位相差が小さいことから、グリッチが生じる可能性がある。
【００１９】
本発明は上記の問題に鑑みてなされたものであり、その目的は、クロック信号の切り替え制御においてグリッチ等の不要成分の発生を効果的に抑制できるクロックリカバリ回路を提供する点にある。
【課題を解決するための手段】
【００２０】
上記目的を達成するための本発明に係るクロックリカバリ回路は、受信データに同期して再生した再生クロック信号を出力するクロックリカバリ回路であって、周波数が等しく位相の異なる複数段階の選択クロック信号を受け付け、位相差が少なくとも最小位相差より大きい所定の分類用位相差以下の２つの前記選択クロック信号が同じ選択クロック信号群に含まれないように、前記選択クロック信号を夫々複数の前記選択クロック信号群に分類し、所定の前記選択クロック信号群を構成する全ての前記選択クロック信号を受け付け、所定の前段選択制御信号に基づいて、前記選択クロック信号群を構成する前記選択クロック信号の内の１つを選択し、前段出力クロック信号として出力する前段選択回路を、前記選択クロック信号群毎に備える前段選択回路群と、前記前段選択回路の夫々から前記前段出力クロック信号を夫々受け付け、所定の後段選択制御信号に基づいて、前記前段出力クロック信号の内の１つを選択し、現在選択されている前記前段出力クロック信号を新たに選択された前記前段出力クロック信号に切り替えて前記再生クロック信号として出力する後段選択回路と、前記受信データの位相に対する前記再生クロック信号の位相の位相差を検出し、前記位相差に基づいて前記再生クロック信号の位相の切り替えが必要か否かを判定し、前記再生クロック信号の位相の切り替えが必要な場合に、切り替え後の前記再生クロック信号の位相を示す位相情報を含む位相制御信号を出力する位相制御回路と、前記位相制御信号に基づいて、出力を切り替える必要がある前記前段選択回路に対し、前記位相情報によって特定される前記選択クロック信号を前記前段出力クロック信号として出力するための前段回路切り替え情報を含む前記前段選択制御信号を出力する前段選択制御回路と、前記位相制御信号に基づいて、前記後段選択回路に対し、現在選択されている前記前段出力クロック信号を出力する前記前段選択回路と、前記位相情報によって特定される新たに選択された前記前段出力クロック信号を出力する前記前段選択回路が異なる場合に、現在選択されている前記前段出力クロック信号の論理値と新たに選択された前記前段出力クロック信号の論理値が同じ論理値となる期間に、新たに選択された前記前段出力クロック信号を前記再生クロック信号として出力するための後段回路切り替え情報を含む前記後段選択制御信号を出力する後段選択制御回路と、を備えることを第１の特徴とする。
【００２１】
上記特徴の本発明に係るクロックリカバリ回路は、前記後段選択制御回路は、現在選択されている前記前段出力クロック信号の論理値と新たに選択された前記前段出力クロック信号の論理値を比較し、現在選択されている前記前段出力クロック信号の論理値と新たに選択された前記前段出力クロック信号の論理値が同じ論理値となるタイミングで、前記後段選択制御信号を出力することを第２の特徴とする。
【００２２】
上記何れかの特徴の本発明に係るクロックリカバリ回路は、前記前段選択制御回路は、現在選択されている前記選択クロック信号を出力する前記前段選択回路と、前記位相情報によって特定される新たに選択された前記選択クロック信号を出力する前記前段選択回路が異なる場合に、新たに選択された前記選択クロック信号を出力する前記前段選択回路の出力切り替えタイミングにおいて、少なくとも現在選択されている前記選択クロック信号を出力する前記前段選択回路について、現在の切り替え状態を保持することを第３の特徴とする。
【００２３】
上記何れかの特徴の本発明に係るクロックリカバリ回路は、前記選択クロック信号群が、Ｎ段階の前記選択クロック信号からなり、前記選択クロック信号が、夫々、φ（ｎ）＝（３６０／Ｎ）×ｎ［度］（ｎ＝０〜Ｎ−１）の位相を有し、位相φ（ｎ１）（ｎ１はＮ以下の正の奇数）を有する前記選択クロック信号からなる第１選択クロック信号群と、位相φ（ｎ２）（ｎ２は０及び（Ｎ−１）以下の正の偶数）を有する前記選択クロック信号からなる第２選択クロック信号群の何れか一方に分類されており、前記前段選択回路群が、前記第１選択クロック信号群を構成する前記選択クロック信号を受け付ける第１前段選択回路と、前記第２選択クロック信号群を構成する前記選択クロック信号を受け付ける第２前段選択回路とを備えて構成されることを第４の特徴とする。
【００２４】
上記何れかの特徴の本発明に係るクロックリカバリ回路は、前記位相制御回路が、前記再生クロック信号の位相の切り替えが必要な場合に、前記再生クロック信号の位相を１段階ずつ変更するように、切り替え後の前記再生クロック信号を設定することを第５の特徴とする。
【００２５】
上記何れかの特徴の本発明に係るクロックリカバリ回路は、前記前段選択回路における切り替えタイミングに対する前記後段選択回路における切り替えタイミングを規定するタイミング制御信号を生成するタイミング制御回路を備え、前記後段選択制御回路が、前記タイミング制御信号に基づいて、前記再生クロック信号の切り替えを行うことを第６の特徴とする。
【発明の効果】
【００２６】
上記特徴のクロックリカバリ回路によれば、位相差が少なくとも最小位相差より大きい分類用位相差以下の２つの選択クロック信号が同じ選択クロック信号群に含まれないように分類し、選択クロック信号群毎に前段選択回路が設けられているので、前段選択回路におけるグリッチ等の不要成分の発生を効果的に抑制可能になる。尚、最小位相差は、より具体的には、位相の隣接する２つの選択クロック信号夫々の位相差の内、最も小さい位相差で規定される。
【００２７】
より具体的には、上述したように、選択回路において発生するグリッチ等の不要成分は、位相差が小さい２つの選択クロック信号を切り替える場合に発生する可能性が高くなる。つまり、位相差が最小位相差となる２つの選択クロック信号を切り替えるときが、最も不要成分が発生し易くなると考えられる。従って、上記特徴のクロックリカバリ回路によれば、分類用位相差を少なくとも最小位相差より大きい値に設定することで、選択回路における切り替え動作において、最もグリッチの発生し易い２つの選択クロック信号が、同じ選択クロック信号群に含まれないようにすることができる。これにより、上記特徴のクロックリカバリ回路の前段選択回路における切り替え動作は、最もグリッチの発生し易いと考えられる２つの選択クロック信号間の切り替え動作を含まないように設定でき、前段選択回路におけるグリッチの発生を効果的に抑制可能になる。
【００２８】
更に、上記特徴のクロックリカバリ回路によれば、後段選択回路が、現在選択されている前段出力クロック信号を出力する前段選択回路と新たに選択された前段出力クロック信号を出力する前段選択回路が異なる場合に、現在選択されている前段出力クロック信号の論理値と新たに選択された前段出力クロック信号の論理値が同じ論理値となる期間に、新たに選択された前段出力クロック信号を前記再生クロック信号として出力するように構成されているので、後段選択回路の切り替え動作におけるグリッチ等の不要成分の発生を効果的に抑制可能になる。
【００２９】
より具体的には、上記特徴のクロックリカバリ回路では、後段選択回路が、現在選択されている前段出力クロック信号を出力する前段選択回路と新たに選択された前段出力クロック信号を出力する前段選択回路が異なる場合に、前段出力クロック信号の切り替えを行うが、この場合は、現在選択されている前段出力クロック信号の位相と新たに選択された前段出力クロック信号の位相の位相差が小さい場合がある。このような場合には、現在選択されている前段出力クロック信号の論理値と新たに選択された前段出力クロック信号の論理値が同じ論理値となる期間、即ち、現在選択されている前段出力クロック信号と新たに選択された前段出力クロック信号の出力の両方が安定する期間に切り替えを行うことで、グリッチ等の不要成分の発生を効果的に抑制可能になる。
【００３０】
また、上記特徴のクロックリカバリ回路によれば、前段選択回路及び後段選択回路の多段構成にし、後段選択回路の切り替えタイミングを、現在選択されている前段出力クロック信号の論理値と新たに選択された前段出力クロック信号の論理値で規定するので、選択クロック信号数の増大に伴う配線容量の増大に起因する信号の劣化等を効果的に防止しながら、更に、簡単な回路構成でグリッチ等の不要成分の発生を効果的に抑制可能になる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明に係るクロックリカバリ回路（以下、適宜「本発明回路」と略称する）の実施形態を図面に基づいて説明する。
【００３２】
〈第１実施形態〉
本発明回路の実施形態について、図１〜図３を基に説明する。ここで、図１は、本実施形態の本発明回路１を備えるクロックデータリカバリ回路の概略構成を示しており、図２は、本実施形態の本発明回路１の概略構成を示している。
【００３３】
クロックデータリカバリ回路は、周波数が等しく位相の異なる複数段階の選択クロック信号を生成するＰＬＬ回路２００と、ＰＬＬ回路２００からの選択クロック信号を受け付け、受信データに同期して再生した再生クロック信号ＲＣＬＫを出力する本発明回路１と、再生クロック信号ＲＣＬＫを用いて受信データを再生するデータ再生回路３００と、を備えて構成されている。尚、ＰＬＬ回路２００及びデータ再生回路３００の構成は、図５に示す従来技術の構成と同じである。
【００３４】
本発明回路１は、図１に示すように、ＰＬＬ回路２００から複数段階の選択クロック信号を受け付け、位相差が少なくとも最小位相差より大きい所定の分類用位相差以下の２つの選択クロック信号が同じ選択クロック信号群に含まれないように、選択クロック信号を夫々複数の選択クロック信号群に分類し、所定の選択クロック信号群を構成する全ての選択クロック信号を受け付け、所定の前段選択制御信号に基づいて、選択クロック信号群を構成する選択クロック信号の内の１つを選択し、前段出力クロック信号として出力する前段選択回路を、選択クロック信号群毎に備える前段選択回路群１４と、前段選択回路の夫々から前段出力クロック信号を夫々受け付け、所定の後段選択制御信号に基づいて、前段出力クロック信号の内の１つを選択し、現在選択されている前段出力クロック信号を新たに選択された前段出力クロック信号に切り替えて再生クロック信号ＲＣＬＫとして出力する後段選択回路１５と、受信データの位相に対する再生クロック信号ＲＣＬＫの位相の位相差を検出し、位相差に基づいて再生クロック信号ＲＣＬＫの位相の切り替えが必要か否かを判定し、再生クロック信号ＲＣＬＫの位相の切り替えが必要な場合に、切り替え後の再生クロック信号ＲＣＬＫの位相を示す位相情報を含む位相制御信号を出力する位相制御回路１１と、位相制御信号に基づいて、出力を切り替える必要がある前段選択回路に対し、位相情報によって特定される選択クロック信号を前段出力クロック信号として出力するための前段回路切り替え情報を含む前段選択制御信号を出力する前段選択制御回路１２と、位相制御信号に基づいて、後段選択回路１５に対し、現在選択されている前段出力クロック信号を出力する前段選択回路と、位相情報によって特定される新たに選択された前段出力クロック信号を出力する前段選択回路が異なる場合に、現在選択されている前段出力クロック信号の論理値と新たに選択された前段出力クロック信号の論理値が同じ論理値となる期間に、新たに選択された前段出力クロック信号を再生クロック信号ＲＣＬＫとして出力するための後段選択回路１５切り替え情報を含む後段選択制御信号を出力する後段選択制御回路１３と、を備えて構成されている。
【００３５】
更に、本実施形態では、前段選択回路における切り替えタイミングに対する後段選択回路１５における切り替えタイミングを規定するタイミング制御信号を生成するタイミング制御回路１６を備えて構成されている。
【００３６】
より詳細には、本実施形態では、ＰＬＬ回路２００が、従来技術と同様に、Ｎ段階の選択クロック信号からなる選択クロック信号群を出力するように構成されている。選択クロック信号は、夫々、φ（ｎ）＝（３６０／Ｎ）×ｎ［度］（ｎ＝０〜Ｎ−１）の位相を有している。以下、ＰＬＬ回路２００が、１０段階（Ｎ＝１０、ｎ＝０〜９）の選択クロック信号を出力する場合を想定して説明する。
【００３７】
更に、本実施形態では、分類用位相差が、最小位相差となる３６０／Ｎ＝３６０／１０＝３６［度］より大きく、最小位相差の２倍（３６０／Ｎ×２）より小さい値に設定されている。本実施形態では、位相の隣接する２つの選択クロック信号間の位相差が、全て同じ位相差（３６０／Ｎ［度］＝最小位相差）となるように構成されているため、分類用位相差を、最小位相差より大きく最小位相差の２倍より小さい値に設定することで、位相の隣接する２つの選択クロック信号を異なる選択クロック信号群に分類することとなる。即ち、より具体的には、選択クロック信号が、夫々、位相φ（ｎ１）（ｎ１はＮ以下の正の奇数、ここでは、ｎ１＝１、３、５、７、９）を有する選択クロック信号からなる第１選択クロック信号群Ｇ１と、位相φ（ｎ２）（ｎ２は０及び（Ｎ−１）以下の正の偶数、ここでは、ｎ２＝０、２、４、６、８）を有する選択クロック信号からなる第２選択クロック信号群Ｇ２に分類されている。
【００３８】
前段選択回路群１４は、図２に示すように、本実施形態では、既知のセレクタ回路で構成された第１前段選択回路Ｍ１及び第２前段選択回路Ｍ２の２つの選択回路を備えて構成されている。第１前段選択回路Ｍ１は、第１選択クロック信号群Ｇ１を構成する位相φ（ｎ１）（ｎ１＝１、３、５、７、９）の選択クロック信号を受け付け、後述する前段選択制御回路１２から出力された前段選択制御信号ＥＳＥＬが示す選択クロック信号を前段出力クロック信号として出力する。第１前段選択回路Ｍ１は、前段選択制御信号ＥＳＥＬの遷移タイミングで出力が切り替わるように構成されている。第２前段選択回路Ｍ２は、第２選択クロック信号群Ｇ２を構成する位相φ（ｎ２）（ｎ２＝０、２、４、６、８）の選択クロック信号を受け付け、後述する前段選択制御回路１２から出力された前段選択制御信号ＯＳＥＬが示す選択クロック信号を前段出力クロック信号として出力する。第２前段選択回路Ｍ２は、前段選択制御信号ＯＳＥＬの遷移タイミングで出力が切り替わるように構成されている。
【００３９】
後段選択回路１５は、既知のセレクタ回路で構成されており、第１前段選択回路Ｍ１からの前段出力クロック信号ＥＣＬＫ及び第２前段選択回路Ｍ２からの前段出力クロック信号ＯＣＬＫを受け付け、後述する後段選択制御回路１３から出力された後段選択制御信号ＸＳＥＬに基づいて、第１前段選択回路Ｍ１からの前段出力クロック信号ＥＣＬＫ及び第２前段選択回路Ｍ２からの前段出力クロック信号ＯＣＬＫの何れか一方を再生クロック信号ＲＣＬＫとして出力する。後段選択回路１５は、後段選択制御信号ＸＳＥＬの遷移タイミングで出力が切り替わるように構成されている。
【００４０】
位相制御回路１１は、受信データ及び後段選択回路１５から出力された再生クロック信号ＲＣＬＫを受け付け、新たに選択した選択クロック信号の位相情報を含む位相制御信号ＰＨＡＳＥを生成して、後述する前段選択制御回路１２に出力する。更に、位相制御回路１１は、前段選択回路及び後段選択回路１５の切り替えタイミングの設定に用いるトリガ信号ＰＴＲＩＧを生成して、後述するタイミング制御回路１６に出力する。尚、トリガ信号ＰＴＲＩＧは、位相制御信号ＰＨＡＳＥの遷移に同期して立ち上がり、再生クロック信号ＲＣＬＫの立ち上がりに同期して立ち下がるように構成されている。
【００４１】
本実施形態の位相制御回路１１は、受信データの位相に対する再生クロック信号ＲＣＬＫの位相の位相差が、所定期間以上継続して所定位相差以上となる場合に、再生クロック信号ＲＣＬＫの位相を切り替える必要があると判定する。本実施形態では、受信データに対し再生クロック信号ＲＣＬＫの位相が進んでいると判定した場合には、１つ遅い位相の選択クロック信号を示す位相制御信号ＰＨＡＳＥを出力し、受信データに対し再生クロック信号ＲＣＬＫの位相が遅れていると判定した場合には、１つ早い位相の選択クロック信号を示す位相制御信号ＰＨＡＳＥを出力する。位相制御信号ＰＨＡＳＥは、本実施形態では、選択クロック信号の位相φ（ｎ）のｎの値を位相情報とするバイナリコードであり、ここでは、選択クロック信号の数Ｎが１０の場合を想定しているため、位相制御信号ＰＨＡＳＥは、４ビット構成（１０＜２４）となる。
【００４２】
更に、本実施形態の位相制御回路１１は、位相制御信号ＰＨＡＳＥの出力タイミングで１ビットのトリガ信号ＰＴＲＩＧを出力する。尚、本実施形態では、トリガ信号ＰＴＲＩＧがＨレベルの期間、即ち、立ち上がりから立ち下がりまでの期間に基づいて、前段選択回路の切り替えタイミングに対する後段選択回路１５の切り替えタイミングが設定されている。ここでは、選択クロック信号の１周期分に設定されているが、クロックデータリカバリ回路の構成やプロセス等に応じて適切な期間に設定する。
【００４３】
前段選択制御回路１２は、位相制御信号ＰＨＡＳＥから、新たに選択された選択クロック信号が第１前段選択回路Ｍ１の選択クロック信号であるか第２前段選択回路Ｍ２の選択クロック信号であるかを判定する位相識別回路１２０と、第１前段選択回路Ｍ１に前段選択制御信号ＥＳＥＬを出力するフリップフロップ回路１２１と、第２前段選択回路Ｍ２に前段選択制御信号ＯＳＥＬを出力するフリップフロップ回路１２２を備えている。
【００４４】
ここで、本実施形態では、位相制御信号ＰＨＡＳＥが、新たに選択された選択クロック信号の位相φ（ｎ）のｎの値を示すバイナリコードで構成されているため、最下位ビットの値によって、新たに選択された選択クロック信号が第１前段選択回路Ｍ１の選択クロック信号であるか第２前段選択回路Ｍ２の選択クロック信号であるかを判定できる。つまり、位相制御信号ＰＨＡＳＥの最下位ビットの値が‘１’の場合、即ち、ｎが奇数の場合は、新たに選択された選択クロック信号が第１前段選択回路Ｍ１の選択クロック信号であると判定でき、最下位ビットの値が‘０’の場合、即ち、ｎが偶数の場合は、新たに選択された選択クロック信号が第２前段選択回路Ｍ２の選択クロック信号であると判定できる。
【００４５】
本実施形態の前段選択制御回路１２では、位相識別回路１２０は、位相制御信号ＰＨＡＳＥの最下位ビットを信号ＯＥＳＥＬ０とし、位相制御信号ＰＨＡＳＥの上位３ビットを信号ＵＳＥＬとして、後述するタイミング制御回路１６を構成するフリップフロップ回路１６ｂを介して、フリップフロップ回路１２１及びフリップフロップ回路１２２に出力する。フリップフロップ回路１２１は、信号ＯＥＳＥＬ０を後述するタイミング制御回路１６でタイミング調整した信号ＯＥＳＥＬ１の立ち上がりで、信号ＵＳＥＬを前段選択制御信号ＥＳＥＬとして、第１前段選択回路Ｍ１に出力する。フリップフロップ回路１２２は、信号ＯＥＳＥＬ１の立ち下がりで、即ち、信号ＯＥＳＥＬ１の反転信号の立ち上がりで、信号ＵＳＥＬを前段選択制御信号ＯＳＥＬとして、第２前段選択回路Ｍ２に出力する。
【００４６】
このように構成することにより、現在選択されている選択クロック信号を出力する前段選択回路と、位相情報によって特定される新たに選択された選択クロック信号を出力する前段選択回路が異なる場合に、新たに選択された選択クロック信号を出力する前段選択回路の出力切り替えタイミングにおいて、少なくとも現在選択されている選択クロック信号を出力する前段選択回路について、現在の切り替え状態が保持される。
【００４７】
即ち、例えば、新たに選択された選択クロック信号が第１前段選択回路Ｍ１の選択クロック信号である場合、信号ＯＥＳＥＬ１の立ち上がりでフリップフロップ回路１２１が動作し、第１前段選択回路Ｍ１の出力が切り替わる。このとき、フリップフロップ回路１２２は、信号ＯＥＳＥＬ１の立ち下がりで動作するため、第２前段選択回路Ｍ２の出力は切り替わらず、現在の切り替え状態が保持される。同様に、新たに選択された選択クロック信号が第２前段選択回路Ｍ２の選択クロック信号である場合、信号ＯＥＳＥＬ１の立ち下がりでフリップフロップ回路１２２が動作し、第２前段選択回路Ｍ２の出力が切り替わる。このとき、フリップフロップ回路１２１は、信号ＯＥＳＥＬ１の立ち上がりで動作するため、第１前段選択回路Ｍ１の出力は切り替わらず、現在の切り替え状態が保持される。
【００４８】
後段選択制御回路１３は、第１前段選択回路Ｍ１からの前段出力クロック信号ＥＣＬＫの論理値と第２前段選択回路Ｍ２からの前段出力クロック信号ＯＣＬＫの論理値を比較するＡＮＤ回路１３ａと、後段選択制御信号ＸＳＥＬを出力するフリップフロップ回路１３ｂを備えて構成されている。
【００４９】
ＡＮＤ回路１３ａは、第１前段選択回路Ｍ１からの前段出力クロック信号ＥＣＬＫと第２前段選択回路Ｍ２からの前段出力クロック信号ＯＣＬＫを受け付け、前段出力クロック信号ＥＣＬＫ及び前段出力クロック信号ＯＣＬＫの両方がＨレベルとなる場合にＨレベルとなり、これ以外の場合にＬレベルとなる信号ＣＬＫＡを、フリップフロップ回路１３ｂのクロック端子に出力する。
【００５０】
フリップフロップ回路１３ｂは、前段選択制御回路１２の位相識別回路１２０から出力された位相制御信号ＰＨＡＳＥの最下位ビットで構成される信号ＯＥＳＥＬ０を、後述するタイミング制御回路１６によりタイミング調整した信号ＯＥＳＥＬ２を、データとして受け付け、信号ＣＬＫＡの立ち上がりで、後段選択回路１５に対し後段選択制御信号ＸＳＥＬとして出力する。
【００５１】
このように構成することにより、信号ＯＥＳＥＬ１が変化した場合、即ち、現在選択されている選択クロック信号の前段選択回路と新たに選択された選択クロック信号の前段選択回路が異なる場合に、信号ＯＥＳＥＬ１を後述するタイミング制御回路１６によりタイミング調整した信号ＯＥＳＥＬ２が変化した後、最初に前段出力クロック信号ＥＣＬＫと前段出力クロック信号ＯＣＬＫの両方がＨレベルになるタイミングで、後段選択回路１５の出力を切り替えることができる。
【００５２】
タイミング制御回路１６は、前段選択制御回路１２におけるフリップフロップ回路１２１及び１２２のデータ信号とクロック信号のタイミングを調整するための遅延回路１６ａと、前段選択回路における切り替えタイミングを規定するフリップフロップ回路１６ｂと、後段選択回路１５における切り替えタイミングを規定するフリップフロップ回路１６ｃとで構成されている。
【００５３】
フリップフロップ回路１６ｂは、前段選択制御回路１２の信号ＯＥＳＥＬ１をトリガ信号ＰＴＲＩＧの立ち上がりでラッチすることにより、クロック端子に入力される信号ＯＥＳＥＬ１を信号ＵＳＥＬ対して遅延させ、フリップフロップ回路１２１及びフリップフロップ回路１２２の動作を安定させる。
【００５４】
フリップフロップ回路１６ｃは、前段選択制御回路１２の信号ＯＥＳＥＬ１をトリガ信号ＰＴＲＩＧの立ち下がりでラッチし、信号ＯＥＳＥＬ２を後段選択制御回路１３のフリップフロップ回路１３ｂのデータ入力端子に出力する。これにより、上述したように、トリガ信号ＰＴＲＩＧの立ち上がりから立ち下がりまでの時間が、前段選択回路の切り替えタイミングに対する後段選択回路１５の切り替えタイミングの遅延時間となり、前段選択回路の出力が安定した後に後段選択回路１５を切り替え動作さえることが可能になる。
【００５５】
以下、本発明回路１の動作について、図３を基に説明する。ここで、図３は、本発明回路１の信号波形例を部分的に示している。
【００５６】
尚、図３では、第１前段選択回路Ｍ１が、位相φ（４）の選択クロック信号を位相φ（６）の選択クロック信号に、第２前段選択回路Ｍ２が、位相φ（５）の選択クロック信号を位相φ（７）の選択クロック信号に切り替えることにより、再生クロック信号ＲＣＬＫを、位相φ（４）の選択クロック信号から順に、位相φ（７）の選択クロック信号に切り替える場合について示している。
【００５７】
時間Ｔ０では、第１前段選択回路Ｍ１が位相φ（５）の選択クロック信号を選択し、第２前段選択回路Ｍ２が位相φ（４）の選択クロック信号を選択し、後段選択回路１５が、第２前段選択回路Ｍ２の位相φ（４）の選択クロック信号を再生クロック信号ＲＣＬＫとして選択している。
【００５８】
時間Ｔ０において、位相制御回路１１から、再生クロック信号ＲＣＬＫの位相をφ（５）に切り替えるための位相制御信号ＰＨＡＳＥが前段選択制御回路１２に出力される。この場合、位相制御信号ＰＨＡＳＥは、最下位ビットが‘１’となるので、信号ＯＥＳＥＬ１がＨレベルとなる。更に、時間Ｔ０では、位相制御信号ＰＨＡＳＥの遷移に同期して立ち上がり、再生クロック信号ＲＣＬＫの立ち上がりに同期して立ち下がるトリガ信号ＰＴＲＩＧがタイミング制御回路１６に出力される。
【００５９】
時間Ｔ１において、トリガ信号ＰＴＲＩＧが立ち下がると、後段選択回路１５の出力が、前段出力クロック信号ＥＳＥＬの論理値と前段出力クロック信号ＯＳＥＬの論理値が共にＨレベルになるタイミングＴ１’で、第２前段選択回路Ｍ２の出力から第１前段選択回路Ｍ１の出力に切り替わる。即ち、タイミングＴ１’で、再生クロック信号ＲＣＬＫの位相が、位相φ（４）から位相φ（５）に切り替わる。
【００６０】
尚、時間Ｔ１では、再生クロック信号ＲＣＬＫの位相が、位相差の比較的小さい位相φ（４）と位相φ（５）の間で切り替わるため、出力の切り替えタイミングによっては、後段選択回路１５においてグリッチが発生する可能性がある。しかし、後段選択回路１５が、ＡＮＤ回路１３ａにより、前段出力クロック信号ＥＳＥＬの論理値と前段出力クロック信号ＯＳＥＬの論理値が共にＨレベルになるタイミングＴ１’（信号ＣＬＫＡの立ち上がり）で出力を切り替えるように構成されているため、前段出力クロック信号ＥＳＥＬが安定している状態で切り替え動作が行われる。これにより、グリッチ等の不要成分の発生を効果的に抑制できる。
【００６１】
時間Ｔ２において、位相制御回路１１から、再生クロック信号ＲＣＬＫの位相をφ（６）に切り替えるための位相制御信号ＰＨＡＳＥが前段選択制御回路１２に出力される。この場合、位相制御信号ＰＨＡＳＥは、最下位ビットが‘０’となるので、信号ＯＥＳＥＬ１がＬレベルとなる。更に、時間Ｔ２では、位相制御回路１１から、トリガ信号ＰＴＲＩＧがタイミング制御回路１６に出力される。トリガ信号ＰＴＲＩＧが立ち上がると、信号ＯＥＳＥＬ１がＬレベルなので、第２前段選択回路Ｍ２の出力が位相φ（４）の選択クロック信号から位相φ（６）の選択クロック信号に切り替わる。尚、位相φ（４）と位相φ（６）はある程度位相差があるので、グリッチが発生する可能性は低いが、仮にグリッチが発生しても、後段選択回路１５では第１前段選択回路Ｍ１の出力が選択されているので、第２前段選択回路Ｍ２の出力に発生したグリッチは再生クロック信号ＲＣＬＫに伝搬しない。
【００６２】
時間Ｔ３において、トリガ信号ＰＴＲＩＧが立ち下がると、後段選択回路１５の出力が、前段出力クロック信号ＥＳＥＬの論理値と前段出力クロック信号ＯＳＥＬの論理値が共にＨレベルになるタイミングＴ３’で、第１前段選択回路Ｍ１の出力から第２前段選択回路Ｍ２の出力に切り替わる。即ち、タイミングＴ３’で、再生クロック信号ＲＣＬＫの位相が、位相φ（５）から位相φ（６）に切り替わる。
【００６３】
時間Ｔ４において、位相制御回路１１から、再生クロック信号ＲＣＬＫの位相をφ（７）に切り替えるための位相制御信号ＰＨＡＳＥが前段選択制御回路１２に出力される。この場合、位相制御信号ＰＨＡＳＥは、最下位ビットが‘１’となるので、信号ＯＥＳＥＬ１がＨレベルとなる。更に、時間Ｔ４では、位相制御回路１１から、トリガ信号ＰＴＲＩＧがタイミング制御回路１６に出力される。トリガ信号ＰＴＲＩＧが立ち上がると、信号ＯＥＳＥＬ１がＨレベルなので、第１前段選択回路Ｍ１の出力が位相φ（５）の選択クロック信号から位相φ（７）の選択クロック信号に切り替わる。尚、位相φ（５）と位相φ（７）はある程度位相差があるので、グリッチが発生する可能性は低いが、仮にグリッチが発生しても、後段選択回路１５では第２前段選択回路Ｍ２の出力が選択されているので、第１前段選択回路Ｍ１の出力に発生したグリッチ再生クロック信号ＲＣＬＫに伝搬しない。
【００６４】
時間Ｔ５において、トリガ信号ＰＴＲＩＧが立ち下がると、後段選択回路１５の出力が、前段出力クロック信号ＥＳＥＬの論理値と前段出力クロック信号ＯＳＥＬの論理値が共にＨレベルになるタイミングＴ５’で、第２前段選択回路Ｍ２の出力から第１前段選択回路Ｍ１の出力に切り替わる。即ち、タイミングＴ５’で、再生クロック信号ＲＣＬＫの位相が、位相φ（６）から位相φ（７）に切り替わる。
【００６５】
〈別実施形態〉
〈１〉上記実施形態では、位相制御信号ＰＨＡＳＥが、新たに選択された選択クロック信号の位相φ（ｎ）のｎの値を示す４ビットのバイナリコードで構成された位相情報を含んで構成される場合を想定して説明したが、これに限るものではない。例えば、位相情報は、バイナリコードではなく、グレイコードで構成されていても良い。また、位相情報以外の他の情報を含んでいても良い。
【００６６】
〈２〉上記実施形態では、現在選択されている選択クロック信号の前段選択回路と新たに選択された選択クロック信号の前段選択回路が異なる場合に、第１前段選択回路Ｍ１と第２前段選択回路Ｍ２の出力が共にＨレベルになるタイミングで、後段選択回路１５の出力を切り替える場合について説明したが、これに限るものではない。
第１前段選択回路Ｍ１と第２前段選択回路Ｍ２の出力が共にＬレベルになるタイミングで後段選択回路１５の出力を切り替えるように構成しても良いし、第１前段選択回路Ｍ１と第２前段選択回路Ｍ２の出力が共にＨレベルになるタイミングとＬレベルになるタイミングの両方で後段選択回路１５の出力を切り替えるように構成しても良い。
【００６７】
〈３〉上記実施形態では、前段選択回路群１４が、２つの前段選択回路を備える場合について説明したが、これに限るものではない。図４に示すように、複数の前段選択回路Ｍ１〜Ｍｘ（ｘは任意の整数）を備えるように構成しても良い。また、上記実施形態では、位相の隣接する２つの選択クロック信号間の位相差が、全て同じ位相差である場合について説明したが、これに限るものではなく、位相の隣接する２つの選択クロック信号間の位相差が、夫々異なる位相差となっていても良い。
【００６８】
更に、上記実施形態では、２つの前段選択回路を備え、位相の隣接する２つの選択クロック信号間の位相差が同じに設定されていることから、分類用位相差が、最小位相差（３６０／Ｎ［度］）より大きく最小位相差の２倍（３６０／Ｎ×２）より小さい値に設定されている場合について説明したが、これに限るものではない。  
【００６９】
例えば、図４に示すように、複数の前段選択回路Ｍ１〜Ｍｘを備える場合、特に、位相の隣接する２つの選択クロック信号間の位相差が全て同じ位相差となるように構成されている場合には、分類用位相差を、例えば、（３６０／Ｎ）×（ｘ−１）［度］に設定する。この場合には、同じ選択クロック信号群に分類される選択クロック信号間の位相差を最も大きくとることができ、前段選択回路の切り替え動作において、よりグリッチ等の不要成分を発生し難くすることが可能になる。
【００７０】
〈４〉上記実施形態では、位相制御回路１１が、再生クロック信号ＲＣＬＫの位相の切り替えが必要な場合に、再生クロック信号ＲＣＬＫの位相を１段階ずつ変更するように構成したが、これに限るものではない。例えば、特に、クロックデータリカバリ回路のリセット時や起動時には、受信データに対する再生クロック信号ＲＣＬＫの位相差に応じて、複数段階ずつ変更するように構成しても良い。
【産業上の利用可能性】
【００７１】
本発明は、受信データに同期して再生した再生クロック信号を出力するクロックリカバリ回路、特に、クロックリカバリ回路を備えた高速シリアル通信用の受信回路、及び、高速シリアル光伝送通信用の受信回路等に適用できる。
【図面の簡単な説明】
【００７２】
【図１】本発明に係るクロックリカバリ回路を備えたクロックデータリカバリ回路の概略構成例を示す概略ブロック図
【図２】本発明に係るクロックリカバリ回路の概略構成例を示す概略ブロック図
【図３】本発明に係るクロックリカバリ回路の信号波形例を示す部分タイミングチャート
【図４】本発明に係るクロックリカバリ回路の別実施形態における概略構成例を示す概略ブロック図
【図５】従来技術に係るクロックデータリカバリ回路の概略構成例を示す概略ブロック図
【図６】従来技術に係るクロックデータリカバリ回路の選択回路の概略構成例を示す概略ブロック図
【図７】従来技術に係るクロックデータリカバリ回路の選択回路の概略構成例を示す概略ブロック図
【図８】従来技術に係るクロックデータリカバリ回路における信号波形例を示す部分タイミングチャート
【図９】従来技術に係るクロックデータリカバリ回路における信号波形例を示す部分タイミングチャート
【符号の説明】
【００７３】
１      本発明に係るクロックリカバリ回路
１１    位相制御回路
１２    前段選択制御回路
１３    後段選択制御回路
１３ａ  ＡＮＤ回路
１３ｂ  フリップフロップ回路
１４    前段選択回路群
１５    後段選択回路
１６    タイミング制御回路
１６ａ  遅延回路
１６ｂ  フリップフロップ回路
１６ｃ  フリップフロップ回路
１００  従来技術に係るクロックリカバリ回路
１０１  位相比較回路
１０２  デジタルフィルタ
１０３  位相制御回路
１０４  ＭＵＸ
１２０  位相識別回路
１２１  フリップフロップ回路
１２２  フリップフロップ回路
２００  ＰＬＬ回路
２０１  位相比較回路
２０２  ループフィルタ
２０３  電圧制御発振回路（ＶＣＯ）
２０４  分周回路
３００  データ再生回路
Ｇ１    第１選択クロック信号群
Ｇ２    第２選択クロック信号群
Ｍ１    第１前段選択回路
Ｍ２    第２前段選択回路
【図１】
2009130676.tif 000003
【図２】
2009130676.tif 000004
【図３】
2009130676.tif 000005
【図４】
2009130676.tif 000006
【図５】
2009130676.tif 000007
【図６】
2009130676.tif 000008
【図７】
2009130676.tif 000009
【図８】
2009130676.tif 000010
【図９】
2009130676.tif 000011