(57)【要約】【課題】少なくとも最上段の半導体素子の配線にワイヤボンドではなく金属粒子配線を採用することにより、ワイヤループによる高さ空間を確保する必要がなく、低背化を可能にする。【解決手段】マザー基板上には、ボンディングパッド領域及びそれらの間を接続する配線を形成する。複数個の半導体素子は、少なくとも一方向に、１段ずつずらせながら積層して接着する。１段ずつずらせたことにより生じた段差部に絶縁材料を塗布して、段差を軽減させる。段差を軽減させた傾斜部上で、各段半導体素子及びマザー基板のそれぞれに形成されているボンディングパッド領域の必要箇所間の配線をする。【選択図】        図２
2009267224.tif 000002
【特許請求の範囲】
【請求項１】
複数個の半導体素子をマザー基板上に積層搭載した積層型半導体装置において、
マザー基板上には、ボンディングパッド領域及びそれらの間を接続する配線を形成し、
前記複数個の半導体素子はそれぞれ、ボンディングパッド領域を形成し、
前記複数個の半導体素子は、少なくとも一方向に、或いはそれに直交する方向との両方向に、１段ずつずらせながら複数段の半導体素子を積層して接着し、
１段ずつずらせたことにより生じた段差部に絶縁材料を塗布して、段差を軽減させ、
絶縁材料を塗布して段差を軽減させた傾斜部上で、各段半導体素子及びマザー基板のそれぞれに形成されているボンディングパッド領域の必要箇所間を配線することから成る積層型半導体装置。
【請求項２】
前記絶縁材料の塗布をインクジェット法或いはディスペンサーで行い、かつ、前記傾斜部上での配線を、直描方式を用いて金属粒子配線で行う請求項１に記載の積層型半導体装置。
【請求項３】
前記傾斜部上での各段半導体素子間の配線を、直描方式を用いて金属粒子配線で行ない、かつ、最下段半導体素子とマザー基板との間の配線をボンディングワイヤにより接続する請求項２に記載の積層型半導体装置。
【請求項４】
前記直描方式により形成された銅配線に対して、原子状水素により金属表面酸化膜の還元、及び又は有機物の除去の処理をすることにより、配線描画後の低抵抗化を図る請求項２に記載の積層型半導体装置。
【請求項５】
前記マザー基板上にはポスト領域を形成し、かつ、このポスト領域に、外部接続用の外部電極を接続したポスト電極を接続し、該ポスト電極は、その複数個を支持部により一体に連結して構成した後、支持部を剥離することにより、ポスト電極が電気的に個々に分離される請求項１に記載の積層型半導体装置。
【請求項６】
前記ポスト電極に接続される水平配線部を形成し、該水平配線部に前記外部電極が接続される請求項５に記載の積層型半導体装置。
【請求項７】
前記マザー基板は、シリコン基板或いは有機基板により構成される請求項１に記載の積層型半導体装置。
【請求項８】
複数個の半導体素子をマザー基板上に積層搭載した積層型半導体装置の製造方法において、
マザー基板上には、ボンディングパッド領域及びそれらの間を接続する配線を形成し、
前記複数個の半導体素子はそれぞれ、ボンディングパッド領域を形成し、
前記複数個の半導体素子は、少なくとも一方向に、或いはそれに直交する方向との両方向に、１段ずつずらせながら複数段の半導体素子を積層して接着し、
１段ずつずらせたことにより生じた段差部に絶縁材料を塗布して、段差を軽減させ、
絶縁材料を塗布して段差を軽減させた傾斜部上で、各段半導体素子及びマザー基板のそれぞれに形成されているボンディングパッド領域の必要箇所間を配線することから成る積層型半導体装置の製造方法。
【請求項９】
前記絶縁材料の塗布をインクジェット法或いはディスペンサーで行い、かつ、前記傾斜部上での配線を、直描方式を用いて金属粒子配線で行う請求項８に記載の積層型半導体装置の製造方法。
【請求項１０】
前記傾斜部上での各段半導体素子間の配線を、直描方式を用いて金属粒子配線で行ない、かつ、最下段半導体素子とマザー基板との間の配線をボンディングワイヤにより接続する請求項９に記載の積層型半導体装置の製造方法。
【請求項１１】
前記直描方式により形成された銅配線に対して、原子状水素により金属表面酸化膜の還元、及び又は有機物の除去の処理をすることにより、配線描画後の低抵抗化を図る請求項９に記載の積層型半導体装置の製造方法。
【請求項１２】
前記マザー基板上にはポスト領域を形成し、かつ、このポスト領域に、外部接続用の外部電極を接続したポスト電極を接続し、このポスト電極は、その複数個を支持部により一体に連結して構成した後、この一体に連結されているポスト電極を前記マザー基板のポスト領域に固定し、この状態で、マザー基板の上面を支持部の下面まで樹脂封止し、その後、支持部を剥離することにより、ポスト電極が電気的に個々に分離される請求項８に記載の積層型半導体装置の製造方法。
【請求項１３】
前記ポスト電極に接続される水平配線部を形成し、該水平配線部に前記外部電極が接続される請求項１２に記載の積層型半導体装置の製造方法。
【請求項１４】
前記マザー基板は、シリコン基板或いは有機基板により構成される請求項８に記載の積層型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個の半導体素子をマザー基板上に積層搭載した積層型半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
基板上に、複数の半導体素子を積層搭載して、樹脂封止した積層型半導体装置が公知である（特許文献１，２参照）。図１０は、従来技術による積層型半導体装置を説明する図である。図において、下段LSIチップが、有機基板上にダイボンド材により接着されて、有機基板上の配線層とはボンディングワイヤにより接続されている。この下段LSIチップの上には、上段LSIチップが、スペーサチップ（或いはチップマウントのためのフィルムであるダイアタッチフィルム）を介して接着されている。この上段LSIチップもまた、基板上の配線層にボンディングワイヤにより接続されている。
【０００３】
しかし、従来技術では、ボンディングワイヤを用いることにより、上段LSIチップのワイヤループ高さが生じて、パッケージ高さが高くなるという問題があった。さらに、上段LSIチップのワイヤループ高さだけでなく、下段LSIチップのワイヤループ高さに相当する間隔を、積層するＬＳＩチップの間に開ける必要もあった。
【０００４】
また、有機基板を用いることにより、裏面の外部電極との接続が容易になるが、有機基板は、金属粒子配線（特許文献４参照）とは熱膨張係数が異なり温度サイクルの信頼度が確保できないために、有機基板上の配線層に金属粒子配線を用いることもできないという問題が生じる。一方、シリコン基板は、外部電極の形成のために、それを貫通する貫通電極を形成する必要があるが（特許文献３参照）、現在の貫通電極形成は低抵抗金属を充填するために低温処理が要求される一方、貫通孔の絶縁方法は、高温処理が必要となる。このように、半導体基板への貫通電極の形成とその絶縁方法にはまだ課題が残されていて、貫通電極を必要とせずに配線することが望まれる。
【特許文献１】特開２００２−２９９５４７号公報
【特許文献２】特開２００３−２４９６２１号公報
【特許文献３】特開２００１−１２７２４３号公報
【特許文献４】特開２００６−２１０８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、少なくとも最上段のＬＳＩチップの配線にワイヤボンドではなく直描方式による金属粒子（インクジェットやペースト）配線を採用することにより、ワイヤループによる高さ空間を確保する必要がなく、低背化を可能にすることを目的としている。さらに、下段LSIチップの配線に、金属粒子配線を採用することにより、ワイヤループ高さに相当する間隔を、積層するＬＳＩチップの間に開ける必要を無くすことを目的としている。
【課題を解決するための手段】
【０００６】
本発明の積層型半導体装置及びその製造方法は、複数個の半導体素子をマザー基板上に積層搭載して構成される。マザー基板上には、ボンディングパッド領域、及びそれらの間を接続する配線を形成する。複数個の半導体素子はそれぞれ、半導体基板面上にボンディングパッド領域を形成する。この複数個の半導体素子は、少なくとも一方向に、或いはそれに直交する方向との両方向に、１段ずつずらせながら複数段の半導体素子を積層して接着する。１段ずつずらせたことにより生じた段差部に絶縁材料を塗布して、段差を軽減させる。絶縁材料を塗布して段差を軽減させた傾斜部上で、各段半導体素子及びマザー基板のそれぞれに形成されているボンディングパッド領域の必要箇所間を配線する。
【０００７】
絶縁材料の塗布はインクジェット法或いはディスペンサーで行う。傾斜部上での各段半導体素子間の配線を、直描方式を用いて金属粒子配線で行ない、かつ、最下段半導体素子とマザー基板との間の配線は、金属粒子配線或いはボンディングワイヤにより行う。直描方式により形成された銅配線に対して、原子状水素により金属表面酸化膜の還元、及び又は有機物の除去の処理をすることにより、配線描画後の低抵抗化を図ることができる。
【０００８】
マザー基板上にはポスト領域を形成し、かつ、このポスト領域に、外部接続用の外部電極を接続したポスト電極を接続する。このポスト電極は、その複数個を支持部により一体に連結して構成した後、この一体に連結されているポスト電極をマザー基板のポスト領域に固定する。この状態で、マザー基板の上面を支持部の下面まで樹脂封止し、その後、支持部を剥離することにより、ポスト電極が電気的に個々に分離される。また、ポスト電極に接続される水平配線部を形成し、該水平配線部に外部電極が接続される。マザー基板は、シリコン基板或いは有機基板により構成される。
【発明の効果】
【０００９】
本発明によれば、ＬＳＩチップを斜めに配置し、階段状になる端部に金属粒子配線をするために、ワイヤループによる高さ空間を確保する必要がなく、積層ＬＳＩチップ間の間隔を最小にして、低背化が可能となる。さらに、下段LSIチップの配線に、金属粒子配線を採用することにより、ワイヤループ高さに相当する間隔を、積層するＬＳＩチップの間に開ける必要が無い。
【００１０】
従来のシリコン基板では、マザー基板から外部電極を取り出すためには貫通電極かあるいは別のパッケージ構造を用いるしかなかったが、ポスト電極部品を適用することにより、シリコン基板に対して簡潔に外部電極が形成できる。
【００１１】
マザー基板にシリコン基板を使うことにより、ＬＳＩチップとの熱膨張係数の差が少なく、信頼度が格段に向上する。また、マザー基板に有機基板を使うとＬＳＩチップ（シリコン）との熱膨張係数の差により、金属粒子配線が温度サイクル等で断線し易いが、マザー基板と最下段のＬＳＩチップの間の接続にワイヤボンドを用いることにより、マザー基板として有機基板の使用も可能になる。
【発明を実施するための最良の形態】
【００１２】
以下、例示に基づき本発明を説明する。図１は、マザー基板上面の配線層を例示する図である。シリコン基板として例示したマザー基板上には、ポスト領域、ボンディングパッド領域、及びそれらの間を接続する配線が形成されている。最初に、マザー基板となるシリコン基板上に、ウエハ状態でウエハプロセス（すなわちリソグラフィ）を用いて配線層の形成をする。例えば、この配線層の形成は、シリコン基板上面にシード層を形成する（例えばスパッタ層あるいはナノ金属材料を塗膜）。その後にレジストを塗り、配線パターンに現像し、エッチングし、レジストを除去する。ポスト領域及びボンディングパッド領域は、配線層（通常複数層ある最上層）と一緒に形成する。そして、保護膜で覆った後に、これら領域を開口する。或いは、配線層を、ナノ金属粒子を用いた金属粒子配線で直接パターンニングすることもできる。この場合は、ポスト領域及びボンディングパッド領域も金属粒子配線で一緒に描画する。
【００１３】
図２（Ａ）は、マザー基板上に複数個（５段として例示）の半導体素子（ＬＳＩチップ）を接着し、かつ配線した状態で示す平面図であり、（Ｂ）はその側面図である。マザー基板（シリコン基板）上に、まず第１（最下段）のＬＳＩチップがダイボンド材により接着される。ＬＳＩチップは、半導体（例えばシリコン）基板上に、通常の半導体プロセス技術を用いて形成される。半導体基板上面（おもて面）には、アクティブ領域及び配線領域を含むＬＳＩ領域と、その周辺部にボンディングパッド領域が形成される。ボンディングパッド領域は、ウエハ製造完成時には、アルミニューム配線また銅配線であるため、ウエハ完成後にバリアメタル（例えば金スパッタ、或いは金メッキ）を施した後に、メッキ、半田等を行う。
【００１４】
以下、同様にして、複数段のLSIチップを、１段ずつ接着する。この際、少なくとも一方向に、若しくはその両方向に少しずつずらせながら積み重ねる。図２は、横方向のみの傾斜部に配線した例を示すが、横方向に加えて、それに直交する方向の縦方向にも、或いは両方向の傾斜部に配線をすることもできる。全段を積層した後、段差部に絶縁材料（例えば、エポキシ系の材料）をインクジェット法或いはディスペンサー（絶縁材料を定量塗布する液体定量吐出装置）で塗布して、段差を軽減させる（傾斜した平坦面にする）。このインクジェット法は、後述する配線層形成のためのインクジェット法と同様な方法で、絶縁材料を塗布するものである。配線は、絶縁材料を塗布して段差を軽減させた傾斜部上で、各段LSIチップ及びマザー基板のそれぞれに形成されているボンディングパッド領域の必要箇所間を接続するように行う。配線は、金属粒子配線で行う。
【００１５】
金属粒子配線とは、インクジェット法或いはスクリーン印刷法のような直描方式で、配線層を、ナノ金属粒子で直接パターンニングする方法である（特許文献４参照）。有機溶媒中にナノ金属（銅、銀、金など）粒子が含有されており、それをプリンターで実用されているインクジェット法で所望のパターンを描く。その後、有機溶剤を蒸発させる熱処理が行われる。或いは、スクリーン印刷法の場合は、有機溶媒中にナノ金属粒子を含有させたナノペーストを、基板上にスクリーン印刷法で塗布した後、加熱焼成することにより、回路配線を形成することができる。
【００１６】
また、特許文献４に記載されているように、このような直描方式により形成された銅配線に対して、原子状水素により金属表面酸化膜の還元、及び又は有機物の除去の処理をすることにより、配線描画後の低抵抗化を図ることができる。
【００１７】
図３は、ポスト電極部品の例を示す図であり、（Ａ）及び（Ｂ）はそれぞれ単体パターンの側面断面図及び斜視図を示している。ポスト電極部品は、電鋳法を用いて、複数のポスト電極を導電性材料の支持部により一体に連結して構成される。なお、単体パターンとして例示したが、実際の製造においては、複数個連結した連結パターンとして作成して、製品完成直前に、チップ個片化のための切断を行って、製品として完成させることができる。ポスト電極は、例示したような円柱形状に限らず、矩形、多角形状等を含む柱状（棒状）形状であれば良い。
【００１８】
電鋳法自体は、周知の加工法である。電鋳法とは「電気メッキ法による金属製品の製造・補修又は複製法」であって、基本的には電気メッキと同様であるが、メッキ厚、メッキ皮膜の分離操作を行う点が、電気メッキとは異なる。また、母型よりメッキ皮膜を剥離して使用する場合、メッキ皮膜の物性の制御・管理が重要ポイントとなる。本発明で用いる電鋳法により成長させる導電性材料のメッキ金属としては、ニッケルまたは銅とか、ニッケル合金、或いは銅合金を含む材料を用いることができる。本発明で用いる母型材質としては、一般的な導電性材料であるステンレスを用いることができるが、それ以外に、例えばベースにシリコン基板を用いて、その表面をメッキパターンが剥離し易いようにメッキ用の電気を通す程度の薄い酸化膜等の材料で覆ったものを用いることができる。内部応力の生じないようなメッキ浴の組成やメッキ条件を選定する必要があり、ニッケルメッキの場合、メッキ浴として、スルファミン酸ニッケル浴が利用されている。
【００１９】
図１１は、フォトレジストを用いた電鋳部品の製造方法を示す工程図である。電鋳法は、図１１（ａ）に示すように、ステンレス等の母型の上面に、フォトレジスト（不導体被膜）を塗布する。次いで、パターンフィルムを通して露光するパターン焼き付け及びその後の現像により、非メッキ部分をフォトレジストパターンで覆った電鋳用原版を形成する（図１１（ｂ））。電鋳用原版のフォトレジストパターンの厚さは、製品（ポスト電極、或いは水平配線部）の厚さ以上であり、ポスト電極の場合は、ICのチップ厚より厚い、例えば50μｍから300μ前後の厚さとする。続いて、フォトレジストパターンの開口部にメッキ金属が形成される（図１１（ｃ））。適性温度に維持されたメッキ浴（例えば、スルフォミン酸ニッケル液）中に、陽極側に電鋳させようとする電鋳金属を入れ、陰極側にステンレス等の電鋳母型を配置する。陰極側の電鋳母型の表面上には、図１１（ｃ）に示すように、フォトレジストパターンが予め形成されている。電流を流すと、陽極側の電鋳金属が溶け出して、電鋳母型上のフォトレジストパターン開口部にメッキされる。
【００２０】
次に、図１１（ｄ）に示すように、平坦化加工が行われる。次に、レジストを除去すると（図１１（ｅ））、レジスト部分以外がそのまま水平配線部やポスト電極のような配線部となる。そして、このメッキ金属を電鋳母型から剥離する（図１１（ｆ））。形成されたメッキ金属と支持部の剥がしが、熱や圧力で容易に行うことができるのが、電鋳法の特徴である。
【００２１】
水平配線部を必要としないときは、図１１（ａ）〜（ｄ）に示す工程によりポスト電極が作成可能であるが、図３に例示のように、水平配線部付きのポスト電極部品の製造のためには、図１１（ａ）〜（ｄ）に示す工程を２回繰り返し、最初の工程で、支持部上に水平配線部パターンを形成した後、２回目の工程で、水平配線部パターンに接続されるポスト電極を形成する。
【００２２】
図４は、図２に示すマザー基板上に、図３に示したポスト電極部品のポスト電極を固定し、接続した状態で示す図である。ポスト電極は、マザー基板の所定のポスト領域に、半田接続或いは銀ペースト等の導電性ペーストによる接続等により、固定されかつ電気的に接続される。ポスト電極がマザー基板の所定の位置に固定された段階では、全てのポスト電極が、板状の支持部により一体に連結されている。一体に連結されているポスト電極が固定された後、この状態で、マザー基板の上面は、支持部の下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
【００２３】
図５は、支持部（電鋳母型）を剥離した後の状態で示す図である。支持部を剥離することにより、ポスト電極及びそれに接続された水平配線部が電気的に個々に分離される。
【００２４】
図６は、配線パターンの所定の位置（水平配線部の端部）に、外部接続用の外部電極（バンプ電極）を形成した後、上下反転させた状態で示す図である。但し、水平配線部を形成すること無く、ポスト電極の露出端を外部電極として用いること、或いはポスト電極の露出端にバンプ電極を形成して外部電極とすることも可能である。実際の製造においては、この後、チップ個片化のための切断を行って、製品として完成させる。これによって、ポスト電極の端面が水平配線部を介して外部電極に接続され、かつ複数段のLSIチップを積層搭載した積層型半導体装置が形成される。
【００２５】
次に、本発明の積層型半導体装置の別の例を、図７〜図９を参照して説明する。図７は、図１に示すようなマザー基板上に最下段ＬＳＩチップを接着して配線した状態で示す図である。図７において、最下段LSIチップとマザー基板の間は、ボンディングワイヤにより接続（ワイヤボンド接続）されている。図８は、２段目以降最上段までのＬＳＩチップを積層した状態で示す図である。図２を参照して上述した方法と同様にして、全てのＬＳＩチップを積層した後、インクジェット法で段差部を絶縁材料により塗布し、その後、ＬＳＩチップ間の必要な配線を直描方式による金属粒子配線で3次元に行う。
【００２６】
図９は、図６と同様に外部電極を形成した完成製品を示す図である。このように、最下段のＬＳＩチップのみワイヤボンド接続することにより、有機基板とシリコン基板（ＬＳＩチップ）との熱膨張係数差を緩和することが可能となるので、マザー基板に有機基板を用いることもできる。
【００２７】
多層または単層有機基板は、単層２層配線構造や複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。基板裏面に外部電極を備えて、ランドを外部電極と接続することができる。このような有機基板を用いることにより、有機基板上の配線層と裏面の外部電極との接続が容易になる。
【図面の簡単な説明】
【００２８】
【図１】マザー基板上面の配線層を例示する図である。
【図２】（Ａ）はマザー基板上に複数個（５段として例示）のＬＳＩチップを接着し、かつ配線した状態で示す平面図であり、（Ｂ）はその側面図である。
【図３】（Ａ）及び（Ｂ）はそれぞれポスト電極部品の単体パターンの側面断面図及び斜視図を示している。
【図４】図２に示すマザー基板上に、図３に示したポスト電極部品のポスト電極を固定し、接続した状態で示す図である。
【図５】支持部（電鋳母型）を剥離した後の状態で示す図である。
【図６】配線パターンの所定の位置に、外部接続用の外部電極を形成した後、上下反転させた状態で示す図である。
【図７】図１に示すようなマザー基板上に最下段ＬＳＩチップを接着して配線した状態で示す図である。
【図８】２段目以降最上段までのＬＳＩチップを積層した状態で示す図である。
【図９】図６と同様にバンプ電極を形成した完成製品を示す図である。
【図１０】従来技術による積層型半導体装置を説明する図である。
【図１１】フォトレジストを用いた電鋳部品の製造方法を示す工程図である。
【図１】
2009267224.tif 000003
【図２】
2009267224.tif 000004
【図３】
2009267224.tif 000005
【図４】
2009267224.tif 000006
【図５】
2009267224.tif 000007
【図６】
2009267224.tif 000008
【図７】
2009267224.tif 000009
【図８】
2009267224.tif 000010
【図９】
2009267224.tif 000011
【図１０】
2009267224.tif 000012
【図１１】
2009267224.tif 000013