(57)【要約】      （修正有）【課題】圧電性や耐電圧を下げることなく基板と下電極の密着性を簡便に向上し、耐久性を向上させる液体吐出ヘッドに用いられる圧電体素子を提供する。【解決手段】少なくとも振動板１０３と、密着層１０４，１０５、下電極１０６、圧電体層１０７、上電極１０８がこの順に構成された圧電素子において、上電極１０８の幅Ａ、圧電体１０７の幅Ｂ、下電極１０６の幅ＣがＡ＜ＢかつＡ＜Ｃの関係であり、かつ密着層１０４，１０５の厚さが圧電体層１０７に対応する領域において、上電極１０８と対応する領域より上電極１０８と対応しない領域の少なくとも一部分の方が厚いことを特徴とする。または、密着層材料が圧電体層１０７に対応する領域において、上電極１０８と対応する領域と上電極１０８と対応しない領域の少なくとも一部分とが異なることを特徴とする。【選択図】図１
2009016606.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも振動板と、密着層、下電極、圧電体層、上電極がこの順に構成された圧電素子において、
上電極の幅A、圧電体の幅B、下電極の幅CがA＜BかつA＜Cの関係であり、かつ密着層の厚さが圧電体層に対応する領域において、上電極と対応する領域より上電極と対応しない領域の少なくとも一部分の方が厚いことを特徴とする圧電体素子。
【請求項２】
少なくとも振動板と、密着層、下電極、圧電体層、上電極がこの順に構成された圧電素子において、
上電極の幅A、圧電体の幅B、下電極の幅CがA＜BかつA＜Cの関係であり、かつ密着層材料が圧電体層に対応する領域において、上電極と対応する領域と上電極と対応しない領域の少なくとも一部分とが異なることを特徴とする圧電体素子。
【請求項３】
上電極と対応する領域の密着層がTiまたはTaであることを特徴とする請求項1から2のいずれかに記載の圧電体素子。
【請求項４】
少なくとも吐出口と、吐出口に連通するインク流路、インク流路の少なくとも一部に請求項1から3のいずれかに記載の圧電体素子を設けることを特徴とする液体吐出ヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液体に外部からエネルギーを加えることによって所望の液体を吐出する液体吐出ヘッドを構成する圧電体素子に関する。
【背景技術】
【０００２】
パソコンの印刷装置として液体吐出装置を用いたプリンタが、印字性能が良く低コストなので広く利用されるようになっている。この液体吐出装置には、熱エネルギーによって液に気泡を発生させその圧力により液滴を吐出させるもの、静電気力により液体を吸引吐出させるもの、圧電体素子のような振動子による圧力を利用して液滴を吐出させるもの等が開発されている。
【０００３】
上記のうち圧電体素子を用いたものは、液滴量の制御が正確であることや吐出材料の制限が少ないことなどのメリットがあり、印刷装置だけでなく配線描画などの産業用途にも利用されている。構成としては液体を吐出する吐出口に連通した流路と、流路の一部に形成された圧力発生室、この圧力発生室に対応して設けられた圧電体素子、この圧電体素子が接合された振動板などを有する。圧電体素子に所定の電圧を印加すると圧電体素子が伸縮することによって、圧電体素子と振動板とが一体となって変形して圧力発生室内の液が圧縮され、それにより吐出口から液滴が吐出する。
【０００４】
圧電体素子の形成方法としては、振動板の表面全体に成膜技術により均一な圧電体層を形成し、この圧電体層をリソグラフィ技術により圧力発生室に対応する形状に切り分けて各圧力発生室毎に独立するように圧電体素子を形成する方法がある。これによれば圧電体素子を振動板に貼付ける作業が不要となって、リソグラフィ技術という精密でかつ簡便な手法で圧電体素子を形成することができるばかりでなく、圧電体素子の厚みを薄くできて高密度化が可能になるという利点がある。
【０００５】
一般的に薄膜による圧電体素子は、基板上に下電極を形成し、この下電極上に圧電体薄膜を形成し、さらに圧電体薄膜上に上電極を形成して構成される。圧電体薄膜の結晶性は主として、基板材料、下電極材料、圧電体薄膜の化学組成、結晶化させる為の焼成時の温度・時間などにより制御出来る。
【０００６】
このような圧電体薄膜素子において、結晶化させる為の焼成後の残留応力による密着性の低下から、駆動中に基板と下電極や下電極と圧電体薄膜において剥がれが生じるという問題がある。
【０００７】
これを解決する手段として特開平08-112896に見られるように、基板と下電極の界面に形成する密着層を2層化するなどして密着性の向上を実現することが提案されている。
【特許文献１】特開平08-112896号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら密着層は圧電体薄膜素子の耐電圧にも関わっている。圧電体薄膜の焼成時において、圧電体薄膜、電極、密着層などを構成する金属の相互拡散が生じるためだと考えられる。密着層を変えることは耐電圧にも影響するのでその最適化は容易ではい。最悪の場合、耐電圧、密着性を満たした条件を見出せない可能性もある。
【０００９】
本発明はこのような事情に鑑みてなされたものであって、その目的は、液体吐出ヘッドに用いられる圧電体素子の圧電性や耐電圧を下げることなく基板と下電極の密着性を簡便に向上し、耐久性を向上させることである。
【課題を解決するための手段】
【００１０】
発明者等は上記目的を達成するために本発明では、少なくとも振動板と、密着層、下電極、圧電体層、上電極がこの順に構成された圧電素子において、上電極の幅A、圧電体の幅B、下電極の幅CがA＜BかつA＜Cの関係であり、かつ密着層の厚さが圧電体層に対応する領域において、上電極と対応する領域より上電極と対応しない領域の少なくとも一部分の方が厚いことを特徴とする。これにより、耐電圧の低下させずに密着力を増すことが出来る。
【００１１】
また、少なくとも振動板と、密着層、下電極、圧電体層、上電極がこの順に構成された圧電素子において、上電極の幅A、圧電体の幅B、下電極の幅CがA＜BかつA＜Cの関係であり、かつ密着層材料が圧電体層に対応する領域において、上電極と対応する領域と上電極と対応しない領域の少なくとも一部分とが異なることを特徴とする。これにより、耐電圧の低下させずに密着力を増すことが出来る。
【００１２】
また、上電極と対応する領域の密着層がTiまたはTaであることを特徴とする。TiとTaは密着層として良好な材料なので本発明に特に適している。
【００１３】
また液体吐出ヘッドにおいて、少なくとも吐出口と、吐出口に連通するインク流路、インク流路の少なくとも一部に上記記載の圧電体素子を設けることを特徴とする。これにより、耐久性の高い液体吐出ヘッドを得ることが出来る。
【発明の効果】
【００１４】
本発明によれば変位にほとんど寄与しない領域（上電極領域外）の下電極下に形成される密着層の厚さや材料を変えることで、圧電体薄膜素子の耐電圧、圧電性を損なうことなく密着性を向上することができ、液体吐出ヘッドの耐久性向上を実現することができる。
【発明を実施するための最良の形態】
【００１５】
耐電圧、圧電性、密着性を満たすような圧電体素子を作成するために、従来は図2のように密着層を導入することが多い。201は基板、202は振動板が変位できるように形成された自由空間、203は振動板、204は密着層、206は下電極、207は圧電体薄膜、208は上電極である。
【００１６】
このような圧電体素子の上電極に駆動電圧を印加した際に、上電極端部において電界強度が大きくなるような分布が生じる。これが原因で変位分布が発生し、圧電体素子の端部で剥がれが生じやすい。
【００１７】
密着層の厚膜化による密着性向上により改善されるが、限界がある。例えば振動板と下電極の間にTiやTaを導入した場合、その膜厚を増すことで密着性を向上させることが出来るが、一方で耐電圧の低下が生じる場合がある。これは、圧電体薄膜の焼成時に金属同士の相互拡散が起因していると考えられる。
【００１８】
本発明による圧電体素子は、変位に寄与しない領域（上電極に対応する領域外）のみ下電極下に形成される密着層の厚さや材料を変えることで、耐電圧を損なうことなく、剥がれの生じやすい端部の密着性の向上を実現する。
【００１９】
図1は本発明による液体吐出ヘッドに適用する圧電体素子の実施態様例の断面模式図である。基板101にはインク流路となる圧力発生室となる自由空間102が形成されている。自由空間上には振動板103、第1の密着層104、第2の密着層105、下電極106、圧電体薄膜107、上電極108等が形成されている。
【００２０】
本発明においては、上電極の幅A、圧電体薄膜の幅B、下電極の幅CがそれぞれA＜BかつA＜Cの関係で、下電極の圧電体層に対応する領域において上電極と対応しない領域の少なくとも一部分の密着層（以下第2の密着層）の厚さが上電極と対応する領域の密着層（以下第1の密着層）よりも厚いか（図1の（a））、または上電極と対応しない領域の少なくとも一部分の密着層の材料が上電極と対応する領域と異なる（図1の（b））ことを特徴とする。さらには両方の特徴を持っていても良い。
【００２１】
A≧B、A≧Cの場合、耐電圧を下げてしまう場合がある。密着層の厚さや材料を変える領域は圧電体薄膜の領域内のみに存在していても、圧電体薄膜の領域内外両方に存在していても構わない。
【００２２】
以下に、本発明を図面を用いて説明する。図3は本発明の液体吐出ヘッドに用いられる圧電体素子の製造方法を模式的に示す工程図である。以下に各工程について説明する。尚、以下の工程（a）〜（i）は図3（a）〜（i）に対応する。
【００２３】
(a)
基板301を用意する。本発明において、基板としてはSi基板やSOI基板、ガラス基板、MgO基板、Al2O3基板などを用いることができるが、微細加工技術による高密度な駆動回路を作成しやすい点や酸化して良質な絶縁膜を形成しやすい点から好適にSi基板もしくはSOI基板を用いる。基板を微細加工する方法としてはRIE／DeepRIE（ICP）などのドライエッチングやTMAH(テトラ・メチル・アンモニウム・ハイドライド)／KOH（水酸化カリウム）による異方性エッチング、サンドブラストなどによる方法が可能であるが、深い微細加工が容易なDeepRIE（ICP）を好適に用いる。
【００２４】
Si基板とSOI基板を比較した場合、Si層302、埋め込みSiO2層303、薄膜Si層304から成るSOI基板は、薄膜Siを振動板にすることで膜厚精度の良い、剛性の高い振動板を形成することができるのでより好ましい。以下、SOI基板を例に説明する。
【００２５】
(b)
基板に熱酸化法やCVD法などでSiO2を形成する。フォトリソ技術によって後に圧力発生室となる自由空間305を設けるための所望のエッチングマスク層306をSi側に形成する。
【００２６】
(c)
第1の密着層307を形成する。密着層としてはTi、Taを用いる。成膜方法としては膜厚制御が容易で膜厚分布も良好な蒸着法、スパッタ法などの気相法を用いる。パターニングはフォトリソ技術を用いる。
【００２７】
本発明において、上電極の幅A、圧電体の幅B、下電極の幅CがA＜BかつA＜Cの関係で、上電極に対応する領域の下電極下に第1の密着層は形成される。
【００２８】
第1の密着層の厚さを以下の検討から導いた。まずSi基板上に密着層、下電極（Pt0.3μm）、圧電体（PZT3μm）、上電極（Pt0.3μm）を形成し、上電極、圧電体層を直径500μmの円形にパターニングしたサンプルを作成した。次に密着層の材料と厚みをふったサンプルについて、上電極に0〜50Vまで電圧を印加し、上下電極間のリーク電流を測定した。その結果を図６に示す。Tiにおいて35nm以上、Taにおいて25nm以上でリーク電流の急激な増大（膜の破壊）が発生する。第1の密着層の厚さは耐電圧を下げないために、Tiにおいて30nm以下、Taにおいて20nm以下の厚さにするのが良いことが分かる。
【００２９】
(d)
第2の密着層308を形成する。密着層としてはTi、Taを用いる。成膜方法としては膜厚制御が容易で膜厚分布も良好な蒸着法、スパッタ法などの気相法を用いる。パターニングはフォトリソ技術を用いる。
【００３０】
本発明において、上電極の幅A、圧電体の幅B、下電極の幅CがA＜BかつA＜Cの関係で、上電極に対応しない領域の下電極下に第2の密着層は形成される。
【００３１】
第2の密着層の厚さを以下の検討から導いた。まずSi基板上に密着層、下電極（Pt0.3μm）、圧電体（PZT3μm）を形成したサンプルを作成した。次に密着層の材料と厚みをふったサンプルについて2mm碁盤目テスト(JIS-K-5600準拠)を行った。碁盤目テストとは、カッターナイフで一定間隔で碁盤目を入れた試験片上の塗膜に、JIS  Ｚ1522に規定する幅18mmまたは24mm、粘着力 2.94N／10mm{300gf／10mm}以上のセロハン粘着テ−プをはり、はがした後の塗膜の付着状態を観察するテストである。今回は25マスの碁盤目を作成して評価した。その結果を図７に示す。第2の密着層の厚さは、Tiで40nm以上、Taで30nm以上の厚さにすれば密着性が良いのが分かる。
【００３２】
(e)
下電極309を形成する。下電極としては導電性が高く、圧電体薄膜形成工程等の焼成などに耐えうるものの中から適宜選択される。好ましいものの例としては、Pt、Au、Pd、Ir、Rh、Ruなどの貴金属材料が挙げられる。また、これら貴金属材料からなる合金や積層膜なども用いることができる。成膜方法としては膜厚制御が容易で膜厚分布も良好な蒸着法、スパッタ法などの気相法を用いる。厚さは適宜決定されてよいが、抵抗および応力の点から0.1〜1μm程度が好ましい。
【００３３】
本発明において上電極の幅A、圧電体薄膜の幅B、下電極の幅CがA＜BかつA＜Cの関係となるように、本工程で下電極をパターニングしても良い。
【００３４】
(f)
下電極上に蒸着法、スパッタ法などの気相法を用いてチタン酸ジルコン酸鉛(PZT)等の圧電体薄膜310の成膜および焼成を行う。
【００３５】
(g)
圧電体薄膜上に上電極311を形成する。上電極としては電極として慣用されているものを利用することができ、Cu、Ag、Au、Pt、Pd、Ir、Rh、Ruなどの貴金属材料を用いることができる。上電極と圧電体薄膜の密着を上げるために、TiやTaなどを成膜しても良い。
【００３６】
(h)
フォトリソ技術を利用して、上電極の幅A、圧電体薄膜の幅B、下電極の幅CがそれぞれA＜B、A＜Cの関係となるように上電極、圧電体薄膜、下電極のパターニングを行う。
【００３７】
(i)
DeepRIE（ICP）を用いて、圧力発生室となる自由空間305を形成する。SF6、C4F8を用いたBOSHプロセスを利用し、埋め込みSiO2層をエッチングストップ層にして自由空間を形成する。埋め込みSiO2層は変位の阻害となるので、ウェットまたはドライエッチングで除去する。
【００３８】
以上で本発明の液体吐出ヘッドに用いられる圧電体素子の製造工程が完了する。この後、図4のように吐出口などが形成されたノズルプレート401を自由空間側に接合したり、図5のように振動板側に圧力発生室や吐出口などが形成されたノズルプレート501を接合することで液体吐出ヘッドを製造することが出来る。
【００３９】
次に本発明の実施例を説明する。
【００４０】
［実施例1］
基板として6インチのSOI基板を利用する。構成としてはSi層が厚さ200μｍ、埋め込みSiO2層が0.5μm、薄膜Si層が5μmである。基板の表裏面に厚さ0.6μmのSi酸化膜を熱酸化法により形成した。さらに基板のSi層側表面にプラズマCVDによるSiO2を2μm形成した。リソグラフィ技術によりSi層側のSi酸化膜を、後にDeepRIE（ICP)によって圧力発生室を形成する際のエッチングマスクとなるようにパターニングした。
【００４１】
第1の密着層としてTiを10nmスパッタ法により成膜し、その後所望のパターニングを行った。また、第2の密着層としてTiを50nmスパッタ法により成膜、その後所望のパターニングを行った。また、下電極としてPtを300nmスパッタ法により成膜し、その後所望のパターニングを行った。
【００４２】
圧電体薄膜としてアモルファスPZT層をスパッタ法により3μm形成した。アモルファスPZT層を酸素雰囲気中で昇温1℃/min、650℃で5hrアニールし、結晶化を行った。焼成後、室温まで1℃/minで徐冷を行った。
【００４３】
上電極としてTi/Ptを0.5nm/300nmスパッタ法により成膜し、その後所望のパターニングを行った。
【００４４】
次にSF6、C4F8を用いたBOSHプロセスを利用したDeepRIEにより圧力発生室となる自由空間を形成した。その後、OFPR（登録商標）-800を薄膜Si層側表面全体に塗布した後、BHF溶液(NH4F+HF+H2O)に30分浸漬して埋め込みSiO2層を除去し、さらに剥離液にてOFPR（登録商標）-800も剥離した。
【００４５】
その後、吐出口などが形成されたノズルプレートを接着剤にて自由空間側に貼り合せた。
【００４６】
完成したヘッドにおいて、上電極（Pt）幅80μm、圧電体薄膜（PZT）幅100μm、下電極は基板全体に形成されている。上電極に対応する領域から3μm外側の全ての領域に第2の密着層を形成した。第1の密着層はその内側に形成されている。
【００４７】
このヘッドを40V、20kHzで駆動させたところ、5×1010パルス駆動させてもショートや剥がれなどの異常が生じなかった。また0〜50V程度の電圧を印加してもリーク電流の増大やショートは発生しなかった。
【００４８】
［実施例２］
第1の密着層としてTaを10nmスパッタ法により成膜し、その後所望のパターニングを行った。また、第2の密着層としてTaを50nmスパッタ法により成膜、その後所望のパターニングを行った以外は実施例1と同様に作成した。
【００４９】
完成したヘッドにおいて、40V、20kHzで駆動させたところ、5×1010パルス駆動させてもショートや剥がれなどの異常が生じなかった。また0〜50V程度の電圧を印加してもリーク電流の増大やショートは発生しなかった。
【００５０】
［実施例３］
第1の密着層としてTiを30nmスパッタ法により成膜し、その後所望のパターニングを行った。また、第2の密着層としてTaを30nmスパッタ法により成膜、その後所望のパターニングを行った以外は実施例1と同様に作成した。
【００５１】
完成したヘッドにおいて、40V、20kHzで駆動させたところ、5×1010パルス駆動させてもショートや剥がれなどの異常が生じなかった。また0〜50V程度の電圧を印加してもリーク電流の増大やショートは発生しなかった。
【００５２】
［実施例４］
第1の密着層としてTiを10nmスパッタ法により成膜し、その後所望のパターニングを行った。また、第2の密着層としてTaを50nmスパッタ法により成膜、その後所望のパターニングを行った以外は実施例1と同様に作成した。
【００５３】
完成したヘッドにおいて、40V、20kHzで駆動させたところ、5×1010パルス駆動させてもショートや剥がれなどの異常が生じなかった。また0〜50V程度の電圧を印加してもリーク電流の増大やショートは発生しなかった。
【００５４】
［比較例1］
基板として6インチのSOI基板を利用する。構成としてはSi層が厚さ200μｍ、埋め込みSiO2層が0.5μm、薄膜Si層が5μmである。基板の表裏面に厚さ0.6μmのSi酸化膜を熱酸化法により形成した。さらに基板のSi層側表面にプラズマCVDによるSiO2を2μm形成した。リソグラフィ技術によりSi層側のSi酸化膜を、後にDeepRIE（ICP)によって圧力発生室を形成する際のエッチングマスクとなるようにパターニングした。
【００５５】
密着層としてTiを10nmスパッタ法により成膜し、下電極としてPtを300nmスパッタ法により成膜した。
【００５６】
圧電体薄膜としてアモルファスPZT層をスパッタ法により3μm形成した。アモルファスPZT層を酸素雰囲気中で昇温1℃/min、650℃で5hrアニールし、結晶化を行った。焼成後、室温まで1℃/minで徐冷を行った。
【００５７】
上電極としてTi/Ptを0.5nm/300nmスパッタ法により成膜した。その後上電極、PZT層、下電極の順で所望のパターニングを行った。
【００５８】
次にSF6、C4F8を用いたBOSHプロセスを利用したDeepRIEにより圧力発生室となる自由空間を形成した。その後、OFPR（登録商標）-800を薄膜Si層側表面全体に塗布した後、BHF溶液(NH4F+HF+H2O)に30分浸漬して埋め込みSiO2層を除去し、さらに剥離液にてOFPR（登録商標）-800も剥離した。
【００５９】
その後、吐出口などが形成されたノズルプレートを接着剤にて自由空間側に貼り合せた。
【００６０】
完成したヘッドにおいて、上電極（Pt）幅80μm、圧電体薄膜（PZT）幅100μm、下電極は基板全体に形成されている。
【００６１】
このヘッドを40V、20kHzで駆動させたところ、1×1010パルス以下で剥がれが生じた。しかし0〜50V程度の電圧を印加してもリーク電流の増大やショートは発生しなかった。
【００６２】
［比較例２］
密着層としてTaを10nm形成する以外は比較例1と同様に作成した。
【００６３】
完成したヘッドにおいて、40V、20kHzで駆動させたところ、1×1010パルス以下で剥がれが生じた。しかし0〜50V程度の電圧を印加してもリーク電流の増大やショートは発生しなかった。
【００６４】
［比較例３］
密着層としてTiを40nm形成する以外は比較例1と同様に作成した。
【００６５】
完成したヘッドにおいて、40V、20kHzで駆動させたところ、3×1010パルス駆動以下でショートが発生した。しかし剥がれは発生しなかった。また0〜50V程度の電圧を印加した時にリーク電流の増大が発生した。
【００６６】
［比較例４］
密着層としてTaを30nm形成する以外は比較例1と同様に作成した。
【００６７】
完成したヘッドにおいて、40V、20kHzで駆動させたところ、3×1010パルス駆動以下でショートが発生した。しかし剥がれは発生しなかった。また0〜50V程度の電圧を印加した時にリーク電流の増大が発生した。
【図面の簡単な説明】
【００６８】
【図１】本発明における圧電素子の例
【図２】従来の圧電素子の例
【図３】本発明における圧電素子の形成フロー
【図４】本発明における圧電素子を利用した液体吐出ヘッドの例
【図５】本発明における圧電素子を利用した液体吐出ヘッドの例
【図６】圧電体素子の0〜50Vの電圧印加を行った時のリーク電流測定結果
【図７】2mm碁盤目テスト結果
【符号の説明】
【００６９】
101  基板
102  自由空間
103  振動板
104  第1の密着層
105  第2の密着層
106  下電極
107  圧電体薄膜
108  上電極
201  基板
202  自由空間
203  振動板
204  密着層
206  下電極
207  圧電体薄膜
208  上電極
301  基板
302  Si層
303  埋め込みSiO2層
304  薄膜Si層
305  自由空間
306  エッチングマスク層
307  第1の密着層
308  第2の密着層
309  下電極
310  圧電体薄膜
311  上電極
401  ノズルプレート
501  ノズルプレート
【図１】
2009016606.tif 000003
【図２】
2009016606.tif 000004
【図３】
2009016606.tif 000005
【図４】
2009016606.tif 000006
【図５】
2009016606.tif 000007
【図６】
2009016606.tif 000008
【図７】
2009016606.tif 000009