(57)【要約】【課題】製造工程を簡略化すると共に撮像部の暗電流を低減させる。【解決手段】ＭＯＳトランジスタのゲート電極を形成するＧＰエッチ処理工程と、ゲート電極の側壁にサイドウォールを形成するＳＷエッチ処理工程と、ゲート電極およびサイドウォールの形成後にアニール処理を行うアニール処理工程とを有している。このアニール処理後にソース・ドレイン領域を形成するＳ／Ｄ前注入処理と、ＬＤＤ用不純物拡散領域を形成するＬＤＤ注入処理とを行う。【選択図】図１
2009239058.tif 000002
【特許請求の範囲】
【請求項１】
ＬＤＤ構造の複数のＭＯＳトランジスタと複数のフォトダイオードを同一チップ内に有する固体撮像素子の製造方法において、
該ＭＯＳトランジスタのゲート電極を形成する工程と、該ゲート電極の側壁にサイドウォールを形成する工程と、該ゲート電極および該サイドウォールの形成後にアニール処理を行う工程とを有する固体撮像素子の製造方法。
【請求項２】
前記ゲート電極および前記サイドウォールの形成はドライエッチングにより行われ、該ドライエッチングによる前記フォトダイオード表面のダメージ回復のために前記アニール処理を行う請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記アニール処理後にソース・ドレイン領域およびＬＤＤ用不純物拡散領域を形成する請求項１または２に記載の固体撮像素子の製造方法。
【請求項４】
前記アニール処理後に、前記ゲート電極および前記サイドウォールをセルフアライメントとして不純物イオンを注入することにより不純物拡散領域を形成する工程と、該サイドウォールの厚さ方向に一部または全部を除去する工程と、該ゲート電極をセルフアライメントとしてＬＤＤ用不純物注入処理を行って、ＬＤＤ不純物拡散領域を形成すると共に、該不純物拡散領域をソース・ドレイン領域として形成する工程とを有する請求項３に記載の固体撮像素子の製造方法。
【請求項５】
前記サイドウォールを、ＳｉＮ膜およびＨＴＯ膜からなる２層構造で形成する請求項１〜４のいずれかに記載の固体撮像素子の製造方法。
【請求項６】
前記ＳｉＮ膜を１００〜２００オングストロームの膜厚に形成し、その上に、前記ＨＴＯ膜を４００〜１０００オングストロームの膜厚に形成する請求項５に記載の固体撮像素子の製造方法。
【請求項７】
前記ＨＴＯ膜を４００〜１０００オングストロームの膜厚に形成し、その上に、前記ＳｉＮ膜を１００〜２００オングストロームの膜厚に形成する請求項５に記載の固体撮像素子の製造方法。
【請求項８】
前記ＳｉＮ膜およびＨＴＯ膜のトータル膜厚はＬＤＤ構造に必要なサイドウォール幅に対応している請求項５〜７のいずれかに記載の固体撮像素子の製造方法。
【請求項９】
前記サイドウォールの形成時に、前記ゲート電極の側壁上のＳｉＮ膜以外のＳｉＮ膜を全て除去するかまたは当該ＳｉＮ膜の膜厚を薄く残すように除去する請求項５に記載の固体撮像素子の製造方法。
【請求項１０】
前記ＳｉＮ膜の除去は、シンター処理時に水素をブロックしない程度に薄いＳｉＮ膜を少なくともフォトダイオード上で残す請求項５に記載の固体撮像素子の製造方法。
【請求項１１】
前記サイドウォールを構成するＨＴＯ膜を、前記ＳｉＮ膜をエッチングストッパーとしてウェットエッチングによりエッチング除去する請求項５または６に記載の固体撮像素子の製造方法。
【請求項１２】
前記ＭＯＳトランジスタは、前記複数のフォトダイオードからそれぞれ撮像信号を読み出す読み出し回路を有するＣＭＯＳ型イメージセンサまたは、該信号電荷を所定方向に電荷転送させるための制御信号を出力するドライバー回路を有するＣＣＤ型イメージセンサに用いられている請求項１または３に記載の固体撮像素子の製造方法。
【請求項１３】
前記ゲート電極および前記サイドウォールの形成前または後に、前記複数のフォトダイオードおよびこれらを素子分離する素子分離部を形成する工程をさらに有する請求項１に記載の固体撮像素子の製造方法。
【請求項１４】
請求項１〜１３のいずれかに記載の固体撮像素子の製造方法により製造され、
前記ＭＯＳトランジスタのゲート電極の側壁に設けられるサイドウォールの２層構造のうちの１層が残っている固体撮像素子。
【請求項１５】
請求項１４に記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成され、ＭＯＳトランジスタを同一チップ内に有する固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器に関する。
【背景技術】
【０００２】
従来より、固体撮像素子の製造では、フォトダイオード（ＰＤ）を形成する半導体基板領域へのダメージは暗電流の増加や白傷欠陥の増加に直結するため、極力抑える必要がある。
【０００３】
そこで、従来の固体撮像素子では、ゲート電極の形成後に熱処理を行うことにより、そのゲート電極の形成時のドライエッチングで半導体基板領域に入ったダメージによる結晶欠陥を回復させている。
【０００４】
しかしながら、ＭＯＳトランジスタのゲート電極のサイドウォール形成時におけるドライエッチング後のダメージ回復のための熱処理により、既に不純物イオン処理が為されているＬＤＤ注入領域が熱拡散して広がってしまうことから、ＭＯＳトランジスタの短チャネル特性が劣化するために、この熱処理を行うことができない。そこで、現在は、サイドウォール形成時にフォトダイオード（ＰＤ）部をダメージから保護するために、フォトダイオード（ＰＤ）部の上方のみエッチングしないようなレイアウトのマスクを用いてフォトレジストをパターン形成した後に、ドライエッチング処理をすることにより、フォトダイオード（ＰＤ）部にダメージが極力入らないようにしている。これを図１０（ａ）〜図１０（ｄ）および図１１〜図１７を用いて説明する。
【０００５】
図１０（ａ）〜図１０（ｄ）は、特許文献１に開示されている従来の固体撮像素子の製造方法について説明するための各製造工程の縦断面図である。
【０００６】
従来の固体撮像素子の製造において、まず、周知のプロセスにより素子分離を行った後に、フォトダイオード（ＰＤ）部を形成する。即ち、図１０（ａ）に示すように、周辺回路１０１およびフォトダイオード領域１０２（画素領域）を含む半導体基板の表面にＬＯＣＯＳ分離膜１０３を形成する。さらに、半導体基板の表面のうち周辺回路１０１に対応する表面上に、ゲート絶縁膜１０４ａ上に形成されるドープトポリシリコン膜１０４ｂおよびＷＳｉ膜１０４ｃからなるゲート電極材料１０４Ａを成膜する（図１１）。パターニング用のフォトレジスト膜（図示せず）を所定形状にパターン形成し、これをマスクとしてドライエッチングしてゲート電極１０４を所定形状に形成（図１７のＧＰエッチ処理）し、その後、このフォトレジスト膜を剥離する（図１２）。その後、基板部全体をアニール処理（熱処理）して、ドライエッチングによりフォトダイオード領域１０２の各ＰＤ部に発生した結晶欠陥を回復させる。
【０００７】
次に、周辺回路１０１のＭＯＳトランジスタのゲート電極１０４の両側近くにＬＤＤ構造を作るべく、ＬＤＤ構造のために不純物イオンを注入（図１７のＬＤＤ注入処理）して拡散領域１１１（ＬＤＤ不純物注入領域）を形成する（図１３）。その後、図１０（ｂ）に示すように、その上に、サイドウォール形成膜１０５を１０００オングストローム〜３０００オングストローム程度の厚みで半導体基板の表面の全体に亘って堆積する（図１４）。膜種は、ここでは、ＴＥＯＳ酸化膜を用いているが、これに限るものではなく、膜厚についても、特に限定されるものではない。
【０００８】
続いて、フォトダイオード領域１０２に損傷を与えずにゲート電極１０４のサイドウォールを形成する過程が実行される。まず、図１０（ｃ）に示すように、サイドウォール形成膜１０５に対して全面エッチングバックを行い、２００オングストローム〜８００オングストローム程度の厚みの表面保護膜１０５ａを形成する。次に、その上にフォトレジスト材料を塗布し、リソグラフィ処理を行い、Ｐ+ またはＮ+ のソース／ドレイン用のどちらか一方のフォトレジスト１０６をパターニングする。ここでは、先に、Ｐ+ のソース／ドレイン用のフォトレジスト１０６をパターニングする事例を示している。
【０００９】
このように、Ｐ+のソース／ドレイン用のフォトレジスト１０６をパターニングした後に、図１０（ｄ）に示すように、残っている表面保護膜１０５ａをエッチングバック処理して除去し、ゲート電極１０４の側壁にサイドウォール１０７を形成する。要するに、フォトダイオード領域１０２を保護するためのフォトレジスト膜１０６をパターン形成し、これをマスクとしてドライエッチングし、その後、フォトレジスト膜１０６を剥離して、ＭＯＳトランジスタのゲート電極１０４の側壁上に表面保護膜１０５ａによりサイドウォール１０７を形成する（図１５；図１７のＳＷエッチ処理）。
【００１０】
ここまで、フォトダイオード領域１０２に損傷を与えずにゲート電極１０４のサイドウォール１０７を形成する過程を終了する。次に、図１０（ｄ）に示すように、フォトレジスト１０６をそのままにした状態でＰ+ のソース／ドレインの不純物注入１０８が行なわれ、これによって、ＬＤＤ不純物注入領域である拡散領域１１１の両側にＰ+ソース／ドレイン注入層１０９がそれぞれ形成される（図１６）。即ち、そのサイドウォール１０７をセルフアライメントとして用いてＭＯＳトランジスタのＰ+ソース／ドレイン注入層１０９を所定の不純物イオン注入により形成する。このＰ+ソース／ドレイン注入層１０９がＭＯＳトランジスタのソース領域およびドレイン領域となる。ここでは、Ｐ+のソース／ドレイン注入が行われているので、周辺回路１０１およびフォトダイオード領域１０２は、Ｐ型の半導体基板内に形成されたＮウェル領域内に形成されている。その後、周知のプロセスにより、その上に、層間絶縁膜さらにその上に金属配線層を形成する。
【００１１】
フォトダイオード領域１０２内の一部分（コンタクトホールを形成する部分）以外の大部分を、フォトレジスト１０６で覆うことができるので、フォトダイオード領域１０２の全面がプラズマに晒されてエッチングダメージ層１１０となっていたのと比較して、上記特許文献１の従来技術では、エッチングダメージ層１１０を低減することができるという効果が得られる。
【００１２】
また、フォトレジスト１０６で覆われ、フォトダイオード領域１０２のコンタクトホールを形成する部分以外の大部分が、保護酸化膜である表面保護膜１０５ａによっても、サイドウォールエッチングバックによるプラズマダメージを受けることなく、その結果、ＦＰＮ（ＦｉｘｅｄＰａｔｔｅｒｎ Ｎｏｉｓｅ：固定パターンノイズ）を低減することができるという効果が得られる。
【特許文献１】特開２００２−３１４０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１に開示されている上記従来の製造方法では、図１７に示すように、ＬＤＤ領域用の不純物イオン注入（ＬＤＤ注入処理）を行った後に、エッチングバックによりサイドウォール１０７を形成（ＳＷエッチ処理）しているため、サイドウォールエッチングバックによるプラズマダメージを回復させるために熱処理を行うと、ＬＤＤ領域が熱拡散してＭＯＳトランジスタの短チャネル特性が劣化することから、エッチングバックで発生するフォトダイオード領域１０２（撮像部）の結晶欠陥を回復するための熱処理が行えず、これを回避するため、フォトダイオード領域１０２以外を選択的にエッチングするためのフォトレジスト１０６によるフォト工程が別途必要になって、製造工程が簡略化できない。
【００１４】
また、サイドウォール形成時にフォトダイオード領域１０２のみエッチングしないためのフォトレジスト１０６を用いてエッチングすることにより、フォトダイオード領域１０２の各フォトダイオード（ＰＤ）部の表面を保護してここにダメージが入らないようにしているものの、これがために、フォトダイオード領域１０２上に、サイドウォール１０７形成時にＳｉＮ膜（表面保護膜１０５ａ）が残った状態では、各フォトダイオード（ＰＤ）部上のＳｉＮ膜が、後に行われるＨ２シンター処理時に水素のシリコン基板への拡散をブロックするため、フォトダイオード領域１０２の各画素表面の水素終端が不十分となり暗電流の増加につながるという問題がある。
【００１５】
本発明は、上記従来の問題を解決するもので、製造工程を簡略化すると共に撮像部の暗電流を低減させることができる固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の固体撮像素子の製造方法は、ＬＤＤ構造の複数のＭＯＳトランジスタと複数のフォトダイオードを同一チップ内に有する固体撮像素子の製造方法において、該ＭＯＳトランジスタのゲート電極を形成する工程と、該ゲート電極の側壁にサイドウォールを形成する工程と、該ゲート電極および該サイドウォールの形成後にアニール処理を行う工程とを有するものであり、そのことにより上記目的が達成される。
【００１７】
また、好ましくは、本発明の固体撮像素子の製造方法において、前記ゲート電極および前記サイドウォールの形成はドライエッチングにより行われ、該ドライエッチングによる前記フォトダイオード表面のダメージ回復のために前記アニール処理を行う。
【００１８】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるアニール処理後にソース・ドレイン領域およびＬＤＤ用不純物拡散領域を形成する。
【００１９】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるアニール処理後に、前記ゲート電極および前記サイドウォールをセルフアライメントとして不純物イオンを注入することにより不純物拡散領域を形成する工程と、該サイドウォールの厚さ方向に一部または全部を除去する工程と、該ゲート電極をセルフアライメントとしてＬＤＤ用不純物注入処理を行って、ＬＤＤ不純物拡散領域を形成すると共に、該不純物拡散領域をソース・ドレイン領域として形成する工程とを有する。
【００２０】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるサイドウォールを、ＳｉＮ膜およびＨＴＯ膜からなる２層構造で形成する。
【００２１】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるＳｉＮ膜を１００〜２００オングストロームの膜厚に形成し、その上に、前記ＨＴＯ膜を４００〜１０００オングストロームの膜厚に形成する。
【００２２】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるＨＴＯ膜を４００〜１０００オングストロームの膜厚に形成し、その上に、前記ＳｉＮ膜を１００〜２００オングストロームの膜厚に形成する。
【００２３】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるＳｉＮ膜およびＨＴＯ膜のトータル膜厚はＬＤＤ構造に必要なサイドウォール幅に対応している。
【００２４】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるサイドウォールの形成時に、前記ゲート電極の側壁上のＳｉＮ膜以外のＳｉＮ膜を全て除去するかまたは当該ＳｉＮ膜の膜厚を薄く残すように除去する。
【００２５】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるＳｉＮ膜の除去は、シンター処理時に水素をブロックしない程度に薄いＳｉＮ膜を少なくともフォトダイオード上で残す。
【００２６】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるサイドウォールを構成するＨＴＯ膜を、前記ＳｉＮ膜をエッチングストッパーとしてウェットエッチングによりエッチング除去する。
【００２７】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるＭＯＳトランジスタは、前記複数のフォトダイオードからそれぞれ撮像信号を読み出す読み出し回路を有するＣＭＯＳ型イメージセンサまたは、該信号電荷を所定方向に電荷転送させるための制御信号を出力するドライバー回路を有するＣＣＤ型イメージセンサに用いられている。
【００２８】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記ゲート電極および前記サイドウォールの形成前または後に、前記複数のフォトダイオードおよびこれらを素子分離する素子分離部を形成する工程をさらに有する。
【００２９】
本発明の固体撮像素子は、本発明の上記固体撮像素子の製造方法により製造され、前記ＭＯＳトランジスタのゲート電極の側壁に設けられるサイドウォールの２層構造のうちの１層が残っているものであり、そのことにより上記目的が達成される。
【００３０】
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。
【００３１】
上記構成により、以下、本発明の作用を説明する。
【００３２】
本発明においては、複数のフォトダイオードからなる画素領域と、各フォトダイオードからの信号電荷を読み出す読み出し回路や、各フォトダイオードからの信号電荷を所定方向に電荷転送するための制御信号を出力するドライバー回路などにＬＤＤ構造の高精細なＭＯＳトランジスタを同一チップ内に有する構造としている。
【００３３】
この場合に、ゲート電極およびサイドウォールの形成後にアニール処理を行うので、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を別工程で行う必要がなく、製造工程が簡略化されると共に、フォトダイオードの表面へのダメージに起因する暗電流を抑えた固体撮像素子を得ることが可能となる。また、ＬＤＤ注入処理やソース・ドレイン注入処理をアニール処理後に行うので、ＬＤＤ注入領域やソース・ドレイン領域が熱拡散して領域が広がることもなく安定したトランジスタ特性となる。さらに、フォトダイオード上にサイドウォール膜が残らないので、Ｈ２シンター処理時の水素が拡散しやすく、フォトダイオードの表面が十分に水素終端されることによっても暗電流を更に低減することも可能となる。
【００３４】
この場合、結果として、ＭＯＳトランジスタのゲート電極の側壁に設けられるサイドウォールの２層構造のうちの１層が残っている。
【発明の効果】
【００３５】
以上により、本発明によれば、ゲート電極およびサイドウォールの形成後にアニール処理を行うため、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を行うことなく、製造工程を簡略化することができると共に、フォトダイオードの表面へのダメージに起因する暗電流を抑えた固体撮像素子を得ることができる。また、フォトダイオード上にサイドウォール膜が残らないため、Ｈ２シンター処理時の水素がフォトダイオードの表面まで拡散しやすく、フォトダイオードの表面が十分に水素終端されることによっても暗電流を更に低減することができる。
【発明を実施するための最良の形態】
【００３６】
以下に、本発明の固体撮像素子およびその製造方法の実施形態１、２および、この固体撮像素子の実施形態１、２を、画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態３について図面を参照しながら詳細に説明する。
【００３７】
（実施形態１）
図１は、本発明の実施形態１に係る固体撮像素子の製造方法における各工程を示す工程図である。
【００３８】
図１において、ＬＤＤ構造のＭＯＳトランジスタとフォトダイオード（ＰＤ）を同一チップ内に有した本実施形態１の固体撮像素子１０（図示せず）の製造方法において、ＭＯＳトランジスタのゲート電極を形成する工程（ＧＰエッチ処理）と、ゲート電極の側壁にサイドウォール（ＳＷ）を形成する工程（ＳＷエッチ処理）と、これをアニール処理（熱処理）する工程と、ゲート電極およびサイドウォールをセルフアライメントとして不純物イオンの前注入を行ってソース・ドレイン領域となる不純物拡散領域を形成するＳ／Ｄ前注入工程（Ｓ／Ｄ前注入処理）と、サイドウォールを構成する膜の少なくとも一部を除去する工程と、ゲート電極だけをセルフアライメントとしてＬＤＤ用不純物注入を行ってＬＤＤ不純物拡散領域およびソース・ドレイン領域を形成する工程（ＬＤＤ・Ｓ／Ｄ注入処理）とを有しており、ゲート電極形成後に、サイドウォール膜を全面エッチング（ＰＤ部上の保護用フォトレジストが不要）することによりサイドウォール（ＳＷ）を形成し、これらのゲート電極形成時およびＳＷ形成時のドライエッチングによるＰＤ部表面のダメージにより発生した結晶欠陥を回復するための熱処理（アニール処理）を行うことでＰＤ部表面の結晶欠陥をなくすことができる。さらに、ソース・ドレイン前注入を行った後、サイドウォール（ＳＷ）を構成する例えば外側のＨＴＯ膜のみをＨＦなどでウェットエッチングして除去し、ゲート電極だけをセルフアライメントとしてＬＤＤ不純物イオン注入領域およびソース／ドレイン不純物イオン注入領域を形成する。
【００３９】
このように、ゲート電極およびサイドウォールの形成後にダメージ回復のためのアニール処理を行っているため、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を別工程で行う必要がなく、製造工程を簡略化すると共に、フォトダイオード表面へのダメージに起因する暗電流を抑えことができる。また、ＬＤＤ注入処理やソース・ドレイン注入処理をアニール処理後に行っているため、ＬＤＤ注入領域やソース・ドレイン領域が熱拡散して領域が広がることなく安定したトランジスタ特性とすることができる。さらに、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を設けないため、フォトダイオード上にサイドウォール膜が残らないので、Ｈ２シンター処理時の水素が拡散しやすく、フォトダイオードの表面が十分に水素終端されることによって暗電流を更に低減することもできる。
【００４０】
この場合、製造結果として、ＭＯＳトランジスタのゲート電極２の側壁に設けられるサイドウォール５を構成するＳｉＮ膜３およびＨＴＯ膜４の２層構造のうちの１層として例えばＳｉＮ膜３が残っている。
【００４１】
ここで、上記固体撮像素子１の製造方法についてさらに詳細に説明する。
【００４２】
本実施形態１の固体撮像素子１０の製造方法は、まず、フォトダイオードおよびゲート電極形成工程（ＧＰエッチ工程）において、周知のプロセスにより素子分離を行った後に、画素領域にフォトダイオード（ＰＤ）部を形成する。即ち、図２に示すように、周辺回路および画素領域を含む半導体基板の表面にＬＯＣＯＳ分離層などの画素分離層（図示せず）を形成する。さらに、半導体基板の表面のうち周辺回路側に対応する表面上に、ゲート絶縁膜（図示せず）を介してポリシリコン材料からなるゲート電極材料２ａを成膜する。さらに、図３に示すように、このゲート電極２の形成は、パターニング用のフォトレジスト膜を所定形状にパターン形成し、これをマスクとしてドライエッチングしてゲート電極２を所定形状に形成し、その後、フォトレジスト膜を剥離する。
【００４３】
次に、サイドウォール形成工程（ＳＷエッチ処理）において、周辺回路のＭＯＳトランジスタのゲート電極２の近くにＬＤＤ構造を作るべく、ＬＤＤ構造作製のために、図４に示すように、１００〜２００オングストロームのＳｉＮ膜３および４００〜１０００オングストロームのＨＴＯ膜４（高温で付けるＣＶＤによるシリコン酸化膜）の２層構造のサイドウォール形成膜を５００オングストローム〜１２００オングストローム程度の厚み（トータル膜厚はＬＤＤ構造に必要なＳＷ幅で決まる）で半導体基板表面全体に亘って堆積する。膜種は、ここでは、ＳｉＮ膜３およびＨＴＯ膜４の２層構造を用いているが、これに限るものではなく、膜厚についても、特に限定されるものではない。さらに、図５に示すように、ＳｉＮ膜３およびＨＴＯ膜４の２層構造のサイドウォール形成膜を全面エッチングバックして、周辺回路におけるＭＯＳトランジスタのゲート電極２の側壁上に、ＳｉＮ膜３およびＨＴＯ膜４の２層構造からなるサイドウォール５を形成する。
【００４４】
なお、サイドウォール５の形成時に、上記実施形態１のようにゲート電極２の側壁上のＳｉＮ膜３以外のＳｉＮ膜３を全て除去するようにしてもよいが、ごく薄い膜厚分だけ残すようにしてもよい。フォトダイオード（ＰＤ）部上に、水素をブロックしない程度に薄いＳｉＮ膜３（従来のＳｉＮ膜よりも薄い膜厚）が残っていれば、後のウェットエッチング時のダメージもより少なくなる。ＳｉＮ膜３にＰＤ上で水素をブロックしないように一または複数のスリットを入れて水素を通すようにしてもよい。
【００４５】
続いて、これにアニール処理（熱処理）を施して、前述したゲート電極形成処理およびサイドウォール形成処理時のドライエッチングにより画素領域の各ＰＤ表面に発生した結晶欠陥の回復させる。
【００４６】
その後、不純物イオン注入工程（Ｓ／Ｄ前注入処理）において、図６に示すように、ＭＯＳトランジスタのソース／ドレイン領域のための不純物注入処理が行なわれて各拡散層６がそれぞれ形成される。即ち、そのゲート電極２およびサイドウォール５をセルフアライメントとしてソース／ドレイン領域となる不純物拡散層６を所定の不純物イオン注入により形成する。
【００４７】
さらに、ＨＴＯ膜除去工程において、サイドウォール５を構成するサイドウォール用ＨＴＯ膜４を、ダメージが少ないウェットエッチングによりエッチング除去する。このとき、ＳｉＮ膜３はウェットエッチングのエッチングストッパーとして働く。
【００４８】
さらに、ＬＤＤ・ソース／ドレイン不純物イオン注入工程（ＬＤＤ・Ｓ／Ｄ注入処理）において、図８に示すように、ＭＯＳトランジスタのＬＤＤ構造のための不純物注入処理が行なわれてＬＤＤ用の不純物拡散層７が形成される。即ち、ゲート電極２だけをセルフアライメントとしてゲート電極２の両側にＬＤＤ用の不純物拡散層７をそれぞれ所定の不純物イオン注入により形成する。
【００４９】
このとき、各拡散層７のゲート電極２とは反対側の不純物拡散層６にそれぞれ、ＬＤＤ構造のための不純物注入処理が行われて、ソース／ドレイン注入層６ａが形成される。このソース／ドレイン注入層６ａがＭＯＳトランジスタのソース領域およびドレイン領域となる。ソース／ドレイン注入層６ａがＬＤＤ構造の不純物拡散層７よりも不純物濃度が濃く構成されている。この場合、ＳｉＮ膜３の有無と不純物濃度とは無関係である。
【００５０】
その後は、通常のＭＯＳトランジスタおよび固体撮像素子を製造する場合と同様に、周知のプロセスにより、その上に、層間絶縁膜さらにその上に金属配線層を形成する。
【００５１】
以上により、本実施形態１によれば、微細化した高精細なＭＯＳトランジスタを高速動作させようとすると、ＭＯＳトランジスタがすぐにオンになって誤動作する傾向があるため、ＭＯＳトランジスタをＬＤＤ構造にしてゲート電極のすぐ外側を薄い不純物濃度の拡散層とし、そのさらに外側にソース領域およびドレイン領域を設けている。このＬＤＤ構造、ソース領域およびドレイン領域の作成に関して、アニール処理をゲート電極形成処理およびサイドウォール形成処理後に行うことにより、従来、必要としていた画素保護用のフォトレジスト膜の形成を不要とすることができて製造工程を簡略化すると共に、撮像部の暗電流を低減させることができる。
【００５２】
このようなＬＤＤ構造を持つＭＯＳトランジスタは、信号電荷を読み出すための読み出し回路の他に、信号電荷を所定方向に電荷転送させるための制御信号を出力する画素領域周辺のドライバー回路にも用いられている。したがって、ＣＣＤ型イメージセンサおよびＣＭＯＳ型イメージセンサ共に、上記実施形態１を適用することができる。
【００５３】
ＣＣＤ型イメージセンサの各画素部では、受光素子として入射光を光電変換して信号電荷を生成する複数のフォトダイオードが設けられ、各フォトダイオードに隣接してフォトダイオードからの信号電荷を電荷転送するための電荷転送部およびこの上にこれを電荷転送制御するための電荷転送電極としてのゲート電極が配置されている。このような画素領域の周辺に周辺回路部が設けられ、信号電荷を所定方向に電荷転送させるためのドライバー回路が設けられており、このドライバー回路に、ＬＤＤ構造を持つＭＯＳトランジスタが多数配置されている。
【００５４】
ＣＭＯＳ型イメージセンサの各画素部では、その半導体基板の表面層として、光電変換部としての複数のフォトダイオードが形成されている。各フォトダイオードに隣接して、信号電荷がフローティングディヒュージョン部ＦＤに転送するための電荷転送トランジスタの電荷転送部が設けられている。この電荷転送部上には、ゲート絶縁膜を介して引き出し電極であるゲート電極が設けられている。さらに、このフォトダイオード毎にフローティングディフュージョン部ＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための複数のＭＯＳトランジスタからなる読出回路を有している。
【００５５】
（実施形態２）
上記実施形態１のサイドウォール形成工程（ＳＷエッチ処理）では、周辺回路のＭＯＳトランジスタのゲート電極２の両側近くにＬＤＤ構造を作るべく、ＬＤＤ構造作製のために、図４に示すように、１００〜２００オングストロームのＳｉＮ膜３および４００〜１０００オングストロームのＨＴＯ膜４（高温で付けるＣＶＤによるシリコン酸化膜）の２層構造のサイドウォール形成膜を５００オングストローム〜１２００オングストローム程度の厚み（トータル膜厚はＬＤＤ構造に必要なＳＷ幅で決まる）で半導体基板表面全体に亘って堆積する。さらに、図５に示すように、ＳｉＮ膜３およびＨＴＯ膜４の２層構造のサイドウォール形成膜を全面エッチングバックして、周辺回路におけるＭＯＳトランジスタのゲート電極２の側壁上に、ＳｉＮ膜３およびＨＴＯ膜４の２層構造からなるサイドウォール５を形成している。これに対して、本実施形態２のサイドウォール形成工程（ＳＷエッチ処理）では、周辺回路のＭＯＳトランジスタのゲート電極２の両側近くにＬＤＤ構造を作るべく、ＬＤＤ構造作製のために、図４に示すように、４００〜１０００オングストロームのＨＴＯ膜（ＳｉＯ２膜）およびその上の２００〜２００オングストロームのＳｉＮ膜（高温で付けるＣＶＤによるシリコン酸化膜）の２層構造のサイドウォール形成膜を５００オングストローム〜１２００オングストローム程度の厚み（トータル膜厚はＬＤＤ構造に必要なＳＷ幅で決まる）で半導体基板表面全体に亘って堆積する。
【００５６】
さらに、図５に示すように、ＨＴＯ膜（ＳｉＯ２膜）およびその上のＳｉＮ膜の２層構造のサイドウォール形成膜を全面エッチングバックして、周辺回路におけるＭＯＳトランジスタのゲート電極２の側壁上に、ＨＴＯ膜（ＳｉＯ２膜）およびその上のＳｉＮ膜の２層構造からなるサイドウォールを形成する。
【００５７】
本実施形態２の場合、上記実施形態１のＳｉＮ膜３とＨＴＯ膜４との２層構造とは、その成膜順が逆である。したがって、サイドウォール５の形成時に、ＳｉＮ膜の下部以外のＳｉＯ２膜について薄皮だけと言わず、全膜厚分を残しても、フォトダイオード（ＰＤ）部上に、シンター処理時の水素をブロックすることもなく、後のウェットエッチング時のダメージもより少なくなる。ＳｉＮ膜の下地膜であるＳｉＯ２膜は、上記実施形態１の場合のＳｉＮ膜の膜厚に比べて厚い膜が残ることになる。
【００５８】
以上により、上記実施形態１，２によれば、ＭＯＳトランジスタのゲート電極２を形成するＧＰエッチ処理工程と、ゲート電極２の側壁にサイドウォール５を形成するＳＷエッチ処理工程と、ゲート電極２およびサイドウォール５の形成後にアニール処理を行うアニール処理工程とを有している。このアニール処理後にソース・ドレイン領域を形成するＳ／Ｄ前注入処理と、ＬＤＤ用不純物拡散領域を形成するＬＤＤ注入処理とを行う。これによって、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を行うことなく製造工程を簡略化すると共に、撮像部の暗電流を低減させることができる。
【００５９】
（実施形態３）
図９は、本発明の実施形態３として、本発明の実施形態１の固体撮像素子１０または本発明の実施形態２の固体撮像素子１０Ａを含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【００６０】
図９において、本実施形態３の電子情報機器９０は、上記実施形態１の固体撮像素子１０または上記実施形態２の固体撮像素子１０Ａからの撮像信号を各種信号処理してカラー画像信号を得る固体撮像装置９１と、この固体撮像装置９１からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部９２と、この固体撮像装置９１からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段９３と、この固体撮像装置９１からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段９４とを有している。なお、この電子情報機器９０として、これに限らず、固体撮像装置９１の他に、メモリ部９２と、表示手段９３と、通信手段９４と、プリンタなどの画像出力装置９５とのうちの少なくともいずれかを有していてもよい。
【００６１】
この電子情報機器９０としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。
【００６２】
したがって、本実施形態３によれば、この固体撮像装置９１からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置９５により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部９２に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
【００６３】
なお、本実施形態１，２では、特に説明しなかったが、ＭＯＳトランジスタのゲート電極２を形成する工程と、このゲート電極２の側壁にサイドウォール５を形成する工程と、ゲート電極２およびサイドウォール５の形成後に、フォトダイオード（ＰＤ）部の表面のダメージを回復するためのアニール処理（熱処理）を行う工程とを有している。これによって、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を行うことなく、製造工程を簡略化すると共に、撮像部の暗電流を低減させることができる本発明の目的を達成することができる。
【００６４】
また、本実施形態１，２では、ゲート電極２およびサイドウォール５の形成前に、複数のフォトダイオードＰＤおよびこれらを素子分離する素子分離部を形成する工程を設けたが、これに限らず、ゲート電極２およびサイドウォール５の形成後に、アニール処理を行い、複数のフォトダイオードおよびこれらを素子分離する素子分離部を形成する工程を実行し、さらにソース／ドレイン注入処理およびＬＤＤ注入処理を行ってもよい。または、ゲート電極２およびサイドウォール５の形成後に、複数のフォトダイオードおよびこれらを素子分離する素子分離部を形成する工程を行い、さらにアニール処理を行った後に、ソース／ドレイン注入処理およびＬＤＤ注入処理を行ってもよい。
【００６５】
以上のように、本発明の好ましい実施形態１〜３を用いて本発明を例示してきたが、本発明は、この実施形態１〜３に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜３の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００６６】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成され、ＭＯＳトランジスタを同一チップ内に有する固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器の分野において、ゲート電極およびサイドウォールの形成後にアニール処理を行うため、従来のようにサイドウォール形成時にフォトダイオード以外を選択的にエッチするためのフォトマスクによるフォト工程を行うことなく、製造工程を簡略化することができると共に、フォトダイオードの表面へのダメージに起因する暗電流を抑えた固体撮像素子を得ることができる。また、フォトダイオード上にサイドウォール膜が残らないため、Ｈ２シンター処理時の水素がフォトダイオードの表面まで拡散しやすく、フォトダイオードの表面が十分に水素終端されることによっても暗電流を更に低減することができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態１に係る固体撮像素子の製造方法における各工程を示す工程図である。
【図２】図１のＧＰエッチ処理としてゲート電極材料成膜工程を模式的に示す要部縦断面図である。
【図３】図１のＧＰエッチ処理としてゲート電極形成工程を模式的に示す要部縦断面図である。
【図４】図１のＳＷエッチ処理としてサイドウォール形成膜堆積工程を模式的に示す要部縦断面図である。
【図５】図１のＳＷエッチ処理としてサイドウォール形成工程を模式的に示す要部縦断面図である。
【図６】図１のＳ／Ｄ前注入処理として不純物イオン注入工程を模式的に示す要部縦断面図である。
【図７】図１のＬＤＤ注入処理の前処理としてＨＴＯ膜除去工程を模式的に示す要部縦断面図である。
【図８】図１のＬＤＤ注入処理としてＬＤＤ・ソース／ドレイン不純物イオン注入工程を模式的に示す要部縦断面図である。
【図９】本発明の実施形態３として、本発明の実施形態１または２の固体撮像素子を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図１０】（ａ）〜（ｄ）は、特許文献１に開示されている従来の固体撮像素子の製造方法について説明するための各製造工程の縦断面図である。
【図１１】図１０（ａ）の製造工程としてゲート電極材料成膜工程を模式的に示す要部縦断面図である。
【図１２】図１０（ａ）の製造工程としてゲート電極形成工程を模式的に示す要部縦断面図である。
【図１３】図１０（ａ）の製造工程としてＬＤＤ注入工程を模式的に示す要部縦断面図である。
【図１４】図１０（ｂ）の製造工程としてサイドウォール形成膜堆積工程を模式的に示す要部縦断面図である。
【図１５】図１０（ｄ）の製造工程としてサイドウォール形成工程を模式的に示す要部縦断面図である。
【図１６】図１０（ｄ）の製造工程としてソース／ドレイン注入工程を模式的に示す要部縦断面図である。
【図１７】図１０（ａ）〜図１０（ｄ）の従来の固体撮像素子の製造方法における各製造工程を示す工程図である。
【符号の説明】
【００６８】
２  ゲート電極
２ａ  ゲート電極材料
３  ＳｉＮ膜
４  ＨＴＯ膜
５  サイドウォール
６  不純物拡散層
６ａ  ソース／ドレイン注入層（ソース領域，ドレイン領域）
７  ＬＤＤ構造の不純物拡散層（ＬＤＤ用不純物拡散領域）
１０、１０Ａ  固体撮像素子
９０  電子情報機器
９１  固体撮像装置
９２  メモリ部
９３  表示手段
９４  通信手段
９５  画像出力装置
ＰＤ  フォトダイオード
【図１】
2009239058.tif 000003
【図２】
2009239058.tif 000004
【図３】
2009239058.tif 000005
【図４】
2009239058.tif 000006
【図５】
2009239058.tif 000007
【図６】
2009239058.tif 000008
【図７】
2009239058.tif 000009
【図８】
2009239058.tif 000010
【図９】
2009239058.tif 000011
【図１０】
2009239058.tif 000012
【図１１】
2009239058.tif 000013
【図１２】
2009239058.tif 000014
【図１３】
2009239058.tif 000015
【図１４】
2009239058.tif 000016
【図１５】
2009239058.tif 000017
【図１６】
2009239058.tif 000018
【図１７】
2009239058.tif 000019