(57)【要約】【課題】水分の吸着等が確実に抑制される半導体装置の製造方法を適用する。【解決手段】半導体基板の主表面上にＬｏｗ−ｋ膜が形成される。Ｌｏｗ−ｋ膜中に銅の配線が形成される。配線を覆うようにＬｏｗ−ｋ膜上に、ＳｉＣＮ膜が形成される。次に、その状態で、半導体基板にアニールが施される。ＳｉＣＮ膜を覆うように、ＳｉＣＯ膜が形成される。ＳｉＣＮ膜を形成する工程、アニールを施す工程およびＳｉＣＯ膜を形成する工程は連続して行なわれる。【選択図】図８
2009267128.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面上に所定の誘電率を有する誘電体膜を形成する工程と、
前記誘電体膜中に銅を含む導電体部を形成する工程と、
前記導電体部を覆うように前記誘電体膜上に、銅の拡散を阻止する拡散防止膜を形成する工程と、
前記拡散防止膜によって覆われた状態で、前記半導体基板に所定の温度のもとでアニールを施す工程と、
前記拡散防止膜を覆うように、耐湿性を有する所定の膜を形成する工程と
を備え、
前記拡散防止膜を形成する工程、前記アニールを施す工程および前記耐湿性を有する所定の膜を形成する工程は、連続して行なわれる、半導体装置の製造方法。
【請求項２】
前記耐湿性を有する所定の膜を形成する工程は、前記アニールを施す工程の後、前記拡散防止膜に水分が再吸着する前に行われる、請求項１記載の半導体装置の製造方法。
【請求項３】
前記拡散防止膜を形成する工程、前記アニールを施す工程および前記耐湿性を有する所定の膜を形成する工程は、同じ製造装置内において行なわれる、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記拡散防止膜はＳｉＣＮ膜である、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記耐湿性を有する膜はＳｉＣＯ膜である、請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記ＳｉＣＯ膜の膜厚は薄くても２０ｎｍとされた、請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、誘電率の比較的低い誘電体膜を使用した半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置では、集積化や高速化に対応すべく微細化が進められ、配線工程においても微細化が進んでいる。従来の半導体装置では、半導体装置の微細化を推し進めることによって、高速化も同時に達成することができた。ところが、近年では、従来問題にはならなかった配線の遅延の問題が顕在化しつつある。配線の遅延は、配線抵抗Ｒと配線間の容量Ｃの積に比例し、ＲＣ遅延と称されている。
【０００３】
配線抵抗Ｒを下げるために、配線材料として比抵抗の低い銅（Ｃｕ）を適用することが検討されて、１３０ｎｍノード世代から徐々に銅配線が導入されて始めた。一方、容量Ｃを低減するために、配線層間材料として誘電率の比較的低い低誘電率膜、いわゆるＬｏｗ−ｋ膜の導入が行われている。９０ｎｍノードにおいては、誘電率ｋが約〜３程度の材料が適用されている。６５ｎｍノードや４５ｎｍノードでは、誘電率ｋが〜２．７程度のＵｌｔｒａ Ｌｏｗ−ｋ膜が適用され、そして、さらに先の世代では、さらに誘電率が低いＥｘｔｒａ Ｌｏｗ−ｋ膜が適用されようとしている。
【０００４】
また、半導体装置の微細化に伴って信頼性の問題が深刻化してきた。たとえば４５ｎｍノードでは、最小の配線幅は７０ｎｍになり、エレクトロマイグレーションによって配線に断線が容易に生じる。この他に、配線間の経時絶縁破壊（ＴＤＤＢ：Time Dependent Dielectric Breakdown）も、配線の微細化によって影響を受ける項目とされる。この経時絶縁破壊は配線間の分離寸法に依存し、分離寸法が短い方が耐性が劣化するが、たとえば９０ｎｍノードでは最小分離寸法は１４０ｎｍであったところ、４５ｎｍノードでは最小分離寸法は７０ｎｍとなり、半導体装置の微細化によって耐性がますます小さくなってきている。
【０００５】
上述した半導体装置の信頼性は、水分の影響を受けることがわかっている。従来は、水分に対して十分なマージンがあったために水分の影響は小さいものであったが、半導体装置の微細化が進むにしたがって水分の影響を無視することができなくなってきており、水分を除去することが重要となってきた。なお、この種の半導体装置を開示した文献の一つとして非特許文献１がある。
【非特許文献１】D.Edelstein,et al.,IEDM Technical Digest IEEE (1997).
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上下２層の銅配線が形成される従来の半導体装置では、下層の銅配線が形成される絶縁膜（誘電体膜）に浸透あるいは吸着している水分が絶縁膜から十分に脱離されない状態で、上層の配線層が形成されて、半導体装置が完成した時点でも絶縁膜中に水分が存在した。そのため、そのような残留の水分によって配線間のＴＤＤＢの不良やエレクトロマイグレーションが発生することがあった。
【０００７】
また、化学的機械研磨によって銅配線を形成する場合に、余分な銅（Ｃｕ）とバリアメタルを除去した後にアニールを行い、その後、拡散防止膜を形成することがある。その場合には、アニールを行った時点で下層の配線層が形成されている絶縁膜（誘電体膜）から水分が脱離されるが、水分は比較的短時間で絶縁膜に再吸着することになる。そのため、拡散防止膜を形成するまでのストレージが長くなると、絶縁膜に水分が吸着した状態で半導体装置が形成されることになり、配線間のＴＤＤＢやエレクトロマイグレーションを低減することができないことがあった。
【０００８】
本発明は上記問題点を解決するためになされたものであり、その目的は、水分の吸着等が確実に抑制される半導体装置の製造方法を適用することである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に所定の誘電率を有する誘電体膜を形成する。誘電体膜中に銅を含む導電体部を形成する。導電体部を覆うように誘電体膜上に、銅の拡散を阻止する拡散防止膜を形成する。拡散防止膜によって覆われた状態で、半導体基板に所定の温度のもとでアニールを施す。拡散防止膜を覆うように、耐湿性を有する所定の膜を形成する。拡散防止膜を形成する工程、アニールを施す工程および耐湿性を有する所定の膜を形成する工程は、連続して行なわれる。
【発明の効果】
【００１０】
本発明に係る半導体装置の製造方法によれば、誘電体膜中に銅を含む導電体部を形成した後に、銅の拡散を阻止する拡散防止膜を形成する工程、アニールを施す工程および耐湿性を有する所定の膜を形成する工程を連続して行なうことで、まず、誘電体膜に吸着していた水分が拡散防止膜を通って脱離されることになる。そして、拡散防止膜を覆うように形成される耐湿性を有する所定の膜によって、水分が脱離した拡散防止膜等に水分が再吸着するのを阻止することができる。その結果、銅を含む導電体部が水分によって腐食したり断線したりするのを阻止することができる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態に係る半導体装置の製造方法として、銅配線を備えた半導体装置の製造方法について説明する。
【００１２】
まず、図１に示すように、半導体基板１の主表面上にコンタクト層間膜２が形成される。そのコンタクト層間膜２に半導体基板１の表面を露出するコンタクトホール２ａが形成される。次に、そのコンタクトホール２ａ内にコンタクトプラグ２２が形成される。次に、コンタクト層間膜２上に第１配線がシングルダマシン法によって形成される。まず、コンタクトプラグ２２を覆うように、コンタクト層間膜２上にエッチングストッパ膜として第１の絶縁膜３が形成される。第１の絶縁膜３として、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣＮ膜、ＳｉＣＯ膜などを適用することができる。
【００１３】
その第１の絶縁膜３上に、所定の誘電率を有する誘電体膜として、第２の絶縁膜４が形成される。第２の絶縁膜４としては、シリコン酸化膜、ＳｉＯＦ膜、Ｌｏｗ−ｋ膜、ＵＬＫ膜、ＥＬＫ膜等を適用することができる。ここで、Ｌｏｗ−ｋ膜等を用いる場合には、アッシングによるダメージを避けるために。ｃａｐ膜として第３の絶縁膜を形成することがある。第３の絶縁膜としては、アッシングに対して耐性を有するシリコン酸化膜やＳｉＯＮ膜等が適用される。この工程では、この第３の絶縁膜５を形成した場合を示す。また、エッチングストッパー膜が不要な場合には、第１の絶縁膜を形成せずに第２の絶縁膜を直接形成することもある。
【００１４】
次に、第３の絶縁膜５上に所定の写真製版処理を施すことによって、配線パターンに対応したレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして第３の絶縁膜５および第２の絶縁膜４に異方性エッチングを施すことにより、第１の絶縁膜３の表面を露出する配線溝となる開口部６ａが形成される。その後、図２に示すように、アッシング法や薬液によるウェット法によって、レジストパターンが除去される。次に、図３に示すように、露出した第１の絶縁膜３にドライエッチングを施すことによって、コンタクトプラグ２２を露出し、配線が埋め込まれる配線溝６が形成される。
【００１５】
次に、配線溝６の内部に、スパッタ法により、拡散のバリアとなる、たとえばタンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）等のバリアメタル層（図示せず）が形成される。次に、スパッタ法により、めっき法でのシードとなるシード層（図示せず）が形成される。次に、図４に示すように、めっき法により、配線溝６を充填するように第２の絶縁膜５の表面上に銅膜７が形成される。次に、図５に示すように、銅膜７に化学的機械研磨処理を施すことにより、配線溝６の内部に位置する銅膜７およびバリアメタル層の部分を残して、第３の絶縁膜５の表面上に位置する銅膜７およびバリアメタル層の部分が除去される。
【００１６】
なお、第３の絶縁膜５は、ドライエッチングや化学的機械研磨の処理の際に除去されることがある。この第３の絶縁膜５は誘電率として比較的高い膜が適用されることから、配線全体の誘電率の上昇を抑える点からは、残すというよりは、より薄くあるいは除去することが好ましい。こうして、配線溝６に第１配線７７が形成される。
【００１７】
次に、第２配線がダマシン法によって形成される。まず、第１配線７７の材料である銅（Ｃｕ）の拡散を防止するために、図６に示すように、第４の絶縁膜８が形成される。第４の絶縁膜８としてはＳｉＮ膜あるいはＳｉＣＮ膜等が好ましいが、微細化に伴う誘電率の低減のためにＳｉＣＮ膜を適用することが好ましい。一方、これらの膜は、Ｌｏｗ−ｋ膜に比べて誘電率が高いため、その膜厚をできるだけ薄くすることによって、配線全体の実効誘電率を低減する必要がある。したがって、第４の絶縁膜８の膜厚は、５ｎｍ〜３０ｎｍ程度とすることが好ましい。
【００１８】
次に、図７に示すように、第４の絶縁膜８によって覆われた半導体基板１にアニール処理が施される。このアニール処理は、第１配線７７が形成されている第２の絶縁膜４等に存在する水分を脱離することが目的とされる。そのため、アニール処理は、水分が充分に脱離する程度の高温で処理する必要がある。発明者らの調査によれば、１５０℃程度から水分の脱離が始まる。このことから、充分に水分を脱離させるためには、温度約２００℃以上のもとでアニール処理を施すことが好ましい。
【００１９】
次に、図８に示すように、耐水性を有する第５の絶縁膜９が形成される。第５の絶縁膜９としては、ＳｉＮ膜あるいはＳｉＣＯ膜が好ましいが、誘電率の低減のためには比較的誘電率の低いＳｉＣＯ膜を適用することがより好ましい。ＳｉＣＯ膜では、その膜厚が約２０ｎｍ以上であれば十分な耐水性を有しているとされる。
【００２０】
ここで、上述した図６から図８に示す工程、すなわち、第４の絶縁膜８を形成してから第５の絶縁膜９を形成するまでは、水分の再吸着を防止するために連続して行う必要がある。第４の絶縁膜８としてＳｉＣＮ膜を形成し、第５の絶縁膜としてＳｉＣＯ膜を形成する場合には、これらの膜は、同一の製造装置内においてプラズマＣＶＤ法によって形成することができる。したがって、この場合には、ＳｉＣＮ膜を形成した後、同じチャンバー内で引き続いてアニール処理を施し、さらに、ＳｉＣＯ膜を形成することで、一つの製造装置内でこれらの工程を連続して行なうことができる。第４の絶縁膜８を一旦離脱した水分は、脱離後数分程度から再吸着を始めるため、これらの工程を連続して行なわなければ、水分の再吸着を阻止するのが困難になる。
【００２１】
次に、図９に示すように、第６の絶縁膜１０が形成される。第６の絶縁膜１０としては、シリコン酸化膜、ＳｉＯＦ膜、Ｌｏｗ−ｋ膜、ＵＬＫ膜、ＥＬＫ膜等を適用することができる。Ｌｏｗ−ｋ膜等を適用する場合には、アッシングによるダメージを避けるためにｃａｐ膜として第７の絶縁膜を形成ことがある。第７の絶縁膜としては、アッシングに対して耐性を有するシリコン酸化膜やＳｉＯＮ膜等が適用される。この工程では、第７の絶縁膜１１を形成した場合を示す。
【００２２】
次に、第７の絶縁膜１１上に所定の写真製版処理を施すことによって、ビアパターンに対応したレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして第７の絶縁膜１１および第６の絶縁膜１０に異方性エッチングを施すことにより、第５の絶縁膜９の表面を露出してビアとなる開口部が形成される。その後、アッシング法や薬液によるウェット法によって、レジストパターンが除去される。次に、図１０に示すように、露出した第５の絶縁膜９と第４の絶縁膜８にドライエッチングを施すことによって、第１配線７７の表面を露出してビアとなる溝１２が形成される。
【００２３】
次に、所定の写真製版処理を施すことによって、配線パターンに対応したレジストパターン（図示せず）が形成される。次に、図１１に示すように、レジストパターンをマスクとして第７の絶縁膜１１および第６の絶縁膜１０に異方性エッチングを施すことにより、第５の絶縁膜９の表面を露出する配線溝となる開口部１３ａが形成される。その後、アッシング法や薬液によるウェット法によって、レジストパターンが除去される。次に、図１２に示すように、露出した第５の絶縁膜９および第４の絶縁膜８にドライエッチングを施すことによって、第１配線７７を露出し、配線が埋め込まれる配線溝１３が形成される。
【００２４】
次に、配線溝１３の内部に、スパッタ法により、拡散のバリアとなる、たとえばタンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）等のバリアメタル層（図示せず）が形成される。次に、スパッタ法により、めっき法でのシードとなるシード層（図示せず）が形成される。次に、図１３に示すように、めっき法により、配線溝１３を充填するように第７の絶縁膜１１の表面上に銅膜１４が形成される。
【００２５】
次に、図１４に示すように、銅膜１４に化学的機械研磨処理を施すことにより、配線溝１３の内部に位置する銅膜１４およびバリアメタル層の部分を残して、第７の絶縁膜１１の表面上に位置する銅膜１４およびバリアメタル層の部分が除去される。なお、第７の絶縁膜１１は、ドライエッチングや化学的機械研磨の処理の際に除去されることがある。こうして、配線溝１３に第２配線７８が形成される。なお、第２配線の形成方法を繰り返すことによって、第２配線上に第３配線および第４配線等を順次形成することができる。
【００２６】
上述した半導体装置の製造方法では、第４の絶縁膜８を形成してから第５の絶縁膜９を形成するまでを、同一の製造装置内にて連続的に処理される。このとき、第４の絶縁膜８としてのＳｉＣＮ膜は水分を通す性質を有しているため、まず、第４の絶縁膜８としてのＳｉＣＮ膜を形成した後にアニール処理を施すことで、第１配線７７が形成されている第２の絶縁膜４に吸着していた水分がＳｉＣＯ膜を通って脱離される。そして、第５の絶縁膜９として、耐水性のＳｉＣＯ膜がＳｉＣＮ膜を覆うように形成されることで、水分が再吸着するのを阻止することができる。
【００２７】
これにより、第２の絶縁膜４に吸着していた水分によって、第１配線７７の銅の成分が染み出してリーク電流が生じたり、また、銅の成分が腐食して断線が生じるのを抑制することができる。また、第２の絶縁膜として、配線間の容量を抑えるために誘電率のより低い膜を適用しても、水分が再付着することもなく、配線間の容量を抑えてＲＣ遅延を防止することができる。
【００２８】
なお、上述した半導体装置の製造方法では、第４の絶縁膜８を形成してから第５の絶縁膜９を形成するまでを、同一の製造装置内にて連続的に処理する場合を例に挙げて説明したが、たとえば、次のような形成方法でもよい。一旦アニールを施した半導体基板を約１時間程度大気中で放置した後に、再びアニールを施すと、再吸着した水分が脱離するのが観測された。このことから、アニールを施した後、湿度の管理された環境を経てＳｉＣＯ膜を形成するようにしてもよい。
【００２９】
また、ＳｉＣＯ膜については、膜厚が薄くなりすぎると水分を通してしまうことになる。そこで、昇温脱ガス分析法（ＴＤＳ：Thermal Desorption Spectroscopy）による評価を行ったところ、少なくとも２０ｎｍ以上であれば、耐水性を確保できることが確認された。なお、評価の条件として、室温から１０００℃まで昇温レート約１℃／秒とした。
【００３０】
さらに、上述した半導体装置の製造方法では、銅配線の形成工程を例に挙げて説明したが、この製造方法は、銅配線に限られず、銅を含んだ導電体部を所定の誘電率の誘電体膜に形成する場合に適用することができる。
【００３１】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】同実施の形態において、図１に示す工程の後に行なわれる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行なわれる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行なわれる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行なわれる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行なわれる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行なわれる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行なわれる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行なわれる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行なわれる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行なわれる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行なわれる工程を示す断面図である。
【符号の説明】
【００３３】
１  半導体基板、２  コンタクト層間膜、２ａ  コンタクトホール、３  第１の絶縁膜、４  第２の絶縁膜、５  第３の絶縁膜、６  配線溝、７  銅膜、８  第４の絶縁膜、９  第５の絶縁膜、１０  第６の絶縁膜、１１  第７の絶縁膜、１２  ビア溝、１３  配線溝、１４  銅膜、２２  コンタクトプラグ、７７  第１配線、７８  第２配線。
【図１】
2009267128.tif 000003
【図２】
2009267128.tif 000004
【図３】
2009267128.tif 000005
【図４】
2009267128.tif 000006
【図５】
2009267128.tif 000007
【図６】
2009267128.tif 000008
【図７】
2009267128.tif 000009
【図８】
2009267128.tif 000010
【図９】
2009267128.tif 000011
【図１０】
2009267128.tif 000012
【図１１】
2009267128.tif 000013
【図１２】
2009267128.tif 000014
【図１３】
2009267128.tif 000015
【図１４】
2009267128.tif 000016