(57)【要約】【課題】ゲート電極の剥がれを防止することができる半導体装置を提供すること。【解決手段】半導体基板上に形成されたＧａＮ系の材料からなるバッファ層上にアンドープＡｌＧａＮ層１３が形成され、このアンドープＡｌＧａＮ層１３上に、アンドープＡｌＧａＮ層１３とオーミック接合されたドレイン電極１５及びソース電極１６が、互いに離間して形成されている。また、アンドープＡｌＧａＮ層１３上におけるこれらの電極１５、１６の間には、Ｎｉ、Ａｕをこの順で積層した金属からなるゲート電極１７が形成されている。このゲート電極１７は、その端部１７−２がアンドープＡｌＧａＮ層１３の周囲のＧａＮバッファ層１２上に絶縁膜１４を介してＴｉを含む金属で形成された下地金属１８上に形成されている。【選択図】図１Ａ
2009267358.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたＧａＮ系の材料からなるバッファ層と、
このバッファ層上に形成されたＧａＮ系の材料からなる能動層と、
この能動層上に離間して形成され、前記能動層とオーミック接合されたドレイン電極及びソース電極と、
これらの電極間近傍の前記バッファ層上に形成され、少なくともＴｉが含まれている材料からなる下地金属と、
前記ドレイン電極と前記ソース電極との間において、前記能動層とショットキー接合するように形成され、少なくとも一端が前記下地金属上に延長形成されたゲート電極と、
を具備することを特徴とする半導体装置。
【請求項２】
前記下地金属は、前記ドレイン電極及び前記ソース電極と同一材料からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極は、Ｎｉ、Ａｕがこの順で積層された金属もしくは、Ｐｔ、Ａｕがこの順で積層された金属のいずれかの材料で形成されたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記下地金属上に形成された前記ゲート電極の電極幅は、前記能動層上に形成されたゲート電極の電極幅よりも広いことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ゲート電極は、その一端のみが前記下地金属上に延長形成されたことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記能動層の周囲の前記バッファ層上には素子分離層が形成され、
この素子分離領域上に前記下地金属が形成されたことを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記能動層の周囲の前記バッファ層上には絶縁膜が形成され、
前記下地金属は、前記絶縁膜上に形成されたことを特徴とする請求項４に記載の半導体装置。
【請求項８】
半導体基板上に形成されたＧａＮ系の材料からなるバッファ層と、
このバッファ層上に形成されたＧａＮ系の材料からなる能動層と、
前記能動層上に交互に配列形成され、前記能動層とオーミック接合された複数のドレイン電極及び複数のソース電極と、
これらの各ドレイン電極と各ソース電極と間に形成され、前記能動層とショットキー接合された複数のゲート電極と、
前記バッファ層上に形成され、前記複数のソース電極の一端が接続された複数のソース電極パッドと、
これらの複数のソース電極パッドに対向した前記バッファ層上に形成され、前記複数のドレイン電極の一端が接続されたドレイン電極パッドと、
前記複数のソース電極パッドと前記能動層との間の前記バッファ層上に、少なくともＴｉが含まれている材料で形成された下地金属と、
この下地金属上に形成され、前記複数のゲート電極の一端がそれぞれ接続されたゲート電極接続線路と、
前記各ソース電極パッドの間の前記バッファ層上に形成され、前記ゲート電極接続線路に一端が接続された複数のゲート電極パッドと、
を具備することを特徴とする半導体装置。
【請求項９】
前記ドレイン電極及び前記ソース電極と同一材料からなることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記ゲート電極及び前記ゲート電極接続線路は、Ｎｉ、Ａｕがこの順で積層された金属もしくは、Ｐｔ、Ａｕがこの順で積層された金属のいずれかの材料で形成されたことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記能動層の周囲の前記バッファ層上には素子分離層が形成され、
この素子分離領域上に前記下地金属が形成されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記能動層の周囲の前記バッファ層上には絶縁膜が形成され、
前記下地金属は、前記絶縁膜上に形成されたことを特徴とする請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波帯で動作する半導体装置に関する。
【背景技術】
【０００２】
ＧａＮなどの化合物半導体を用いた電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、優れた高周波特性を有しており、マイクロ波帯で動作する半導体装置として、広く実用化されている。
【０００３】
このＦＥＴは、例えば以下のような構造である。すなわち、ＳｉＣ基板上にＧａＮバッファ層が形成され、このＧａＮバッファ層上には、能動層を有するアンドープＡｌＧａＮ層が形成されている。そして、このアンドープＡｌＧａＮ層上には、Ｔｉ、Ａｌ、Ｎｉ、Ａｕがこの順で積層されたドレイン電極及びソース電極がリフトオフ法により形成され、アンドープＡｌＧａＮ層とオーミック接合されている。また、これらドレイン電極とソース電極との間には、Ｐｔ、Ａｕがこの順で積層された金属またはＮｉ、Ａｕがこの順で積層された金属からなるゲート電極が、同様にリフトオフ法により形成され、アンドープＡｌＧａＮ層とショットキー接合されている。
【０００４】
しかし、上述したＦＥＴにおいて、ＧａＮ層はＰｔやＮｉとの反応性が悪い半導体層であるため、ＧａＮ層とＰｔまたはＧａＮ層とＮｉとの密着性はあまり良好でない。このため、ゲート電極をリフトオフ法にて形成すると、形成されたゲート電極が剥がれるという問題があった。
【０００５】
これを回避するために、２〜２０Å/ｓeｃ程度の蒸着速度でゲート電極を形成することで、ゲート電極とＧａＮ層との密着性を良好にする方法が知られている（特許文献１）。
【０００６】
しかし、さらなるＦＥＴの高性能化のためにゲート長を短くした場合、ＧａＮ層とゲート電極との接合面は小さくなるため、上述した方法でも十分な密着性を有することが困難になってくるといった問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−１７８１８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、ゲート電極の剥がれを防止することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明による半導体装置は、半導体基板上に形成されたＧａＮ系の材料からなるバッファ層と、このバッファ層上に形成されたＧａＮ系の材料からなる能動層と、この能動層上に離間して形成され、前記能動層とオーミック接合されたドレイン電極及びソース電極と、これらの電極間近傍の前記バッファ層上に形成され、少なくともＴｉが含まれている材料からなる下地金属と、前記ドレイン電極と前記ソース電極との間において、前記能動層とショットキー接合するように形成され、少なくとも一端が前記下地金属上に延長形成されたゲート電極と、を具備することを特徴とするものである。
【００１０】
また、本発明による半導体装置は、半導体基板上に形成されたＧａＮ系の材料からなるバッファ層と、このバッファ層上に形成されたＧａＮ系の材料からなる能動層と、前記能動層上に交互に配列形成され、前記能動層とオーミック接合された複数のドレイン電極及び複数のソース電極と、これらの各ドレイン電極と各ソース電極と間に形成され、前記能動層とショットキー接合された複数のゲート電極と、前記バッファ層上に形成され、前記複数のソース電極の一端が接続された複数のソース電極パッドと、これらの複数のソース電極パッドに対向した前記バッファ層上に形成され、前記複数のドレイン電極の一端が接続されたドレイン電極パッドと、前記複数のソース電極パッドと前記能動層との間の前記バッファ層上に、少なくともＴｉが含まれている材料で形成された下地金属と、この下地金属上に形成され、前記複数のゲート電極の一端がそれぞれ接続されたゲート電極接続線路と、前記各ソース電極パッドの間の前記バッファ層上に形成され、前記ゲート電極接続線路に一端が接続された複数のゲート電極パッドと、を具備することを特徴とするものである。
【発明の効果】
【００１１】
本発明によれば、ゲート電極の剥がれを防止することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】第１の実施形態に係る半導体装置を示す上面図である。
【図１Ｂ】図１Ａの破線Ａ−Ａ´に沿った断面図である。
【図１Ｃ】図１Ａの破線Ｂ−Ｂ´に沿った断面図である。
【図２Ａ】第１の実施形態に係る半導体装置の形成方法を説明する上面図である。
【図２Ｂ】図２Ａの破線Ａ−Ａ´に沿った断面図である。
【図２Ｃ】図２Ａの破線Ｂ−Ｂ´に沿った断面図である。
【図３Ａ】第１の実施形態に係る半導体装置の形成方法を説明する上面図である。
【図３Ｂ】図３Ａの破線Ａ−Ａ´に沿った断面図である。
【図３Ｃ】図３Ａの破線Ｂ−Ｂ´に沿った断面図である。
【図４Ａ】第１の実施形態に係る半導体装置の形成方法を説明する上面図である。
【図４Ｂ】図４Ａの破線Ａ−Ａ´に沿った断面図である。
【図４Ｃ】図４Ａの破線Ｂ−Ｂ´に沿った断面図である。
【図５Ａ】第１の実施形態に係る半導体装置の形成方法を説明する上面図である。
【図５Ｂ】図５Ａの破線Ａ−Ａ´に沿った断面図である。
【図５Ｃ】図５Ａの破線Ｂ−Ｂ´に沿った断面図である。
【図６Ａ】第１の実施形態に係る半導体装置の形成方法を説明する上面図である。
【図６Ｂ】図６Ａの破線Ａ−Ａ´に沿った断面図である。
【図６Ｃ】図６Ａの破線Ｂ−Ｂ´に沿った断面図である。
【図７】第１の実施形態の変形例を示す上面図である。
【図８Ａ】第２の実施形態に係る半導体装置を示す上面図である。
【図８Ｂ】図８Ａの破線Ａ−Ａ´に沿った断面図である。
【図８Ｃ】図８Ａの破線Ｂ−Ｂ´に沿った断面図である。
【発明を実施するための形態】
【００１３】
以下に、本発明の実施形態について図１〜図８を参照して説明する。
【００１４】
（第１の実施形態）
まず、本発明の第１の実施形態について、図１〜図６を参照して説明する。
【００１５】
図１Ａは、第１の実施形態に係る半導体装置を示す上面図であり、図１Ｂは、図１Ａの破線Ａ−Ａ´に沿った構造断面図であり、図１Ｃは、図１Ａの破線Ｂ−Ｂ´に沿った構造断面図である。
【００１６】
第１の実施形態に係る半導体装置において、図１Ｂ、図１Ｃに示すように、例えばＳｉＣ基板１１等の半導体基板上には、ＧａＮバッファ層１２が形成されている。このＧａＮバッファ層１２上には、図１Ａに示すように、ＧａＮバッファ層１２上の一部の領域に能動層であるアンドープＡｌＧａＮ層１３が島状に形成されている。さらに、このアンドープＡｌＧａＮ層１３の周囲のＧａＮバッファ層１２上には、例えばＳｉＮからなる絶縁膜１４が形成されている。
【００１７】
アンドープＡｌＧａＮ層１３上には、図１Ａに示すように、それぞれ長方形のドレイン電極１５及びソース電極１６が、互いに離間するように形成されている。これらのドレイン電極１５及びソース電極１６は、それぞれアンドープＡｌＧａＮ層１３とオーミック接合されており、例えばＴｉ、Ａｌ、Ｎｉ、Ａｕをこの順で積層した金属で形成されている。
【００１８】
ドレイン電極１５とソース電極との間の近傍のＧａＮバッファ層１２上、すなわち、ドレイン電極１５とソース電極１６との間において、ドレインソース間電流が流れる方向に対して垂直方向のＧａＮバッファ層１２上には、絶縁膜１４を介して下地金属１８が形成されている。この下地金属１８は、後述するゲート電極１７とオーミック接合される金属からなり、少なくともＴｉを含む金属からなる。具体的には、例えばＴｉ、Ａｌ、Ｎｉ、Ａｕがこの順で積層された金属であり、ドレイン電極１５及びソース電極１６と同一材料で形成することができる。
【００１９】
アンドープＡｌＧａＮ層１３上において、ドレイン電極１５とソース電極１６との間には、アンドープＡｌＧａＮ層１３とショットキー接合するようにゲート電極１７が形成されている。このゲート電極１７は、両端部が下地金属１８上に延長形成されており、下地金属１８とオーミック接合されるように形成されている。
【００２０】
このようなゲート電極１７は、図１Ａに示すように、ドレイン電極１５とソース電極１６との間のアンドープＡｌＧａＮ層１３上に形成されたゲート電極中央部１７−１と、このゲート電極中央部１７−１の両端にゲート電極中央部１７−１と一体形成され、下地金属１８上に形成されたゲート電極端部１７−２とで構成される。このようなゲート電極１７は、ゲート電極中央部１７−１の電極幅Ｌ１より、ゲート電極端部１７−２の電極幅Ｌ２が大きくなるように形成されている。ここで電極幅Ｌ１、Ｌ２とは、ドレイン−ソース間電流が流れる方向に対して平行な方向のゲート電極１７の長さをいう。以上に示すゲート電極１７は、例えばＮｉ、Ａｕをこの順で積層した金属で形成されている。
【００２１】
このように、本実施形態に係る半導体装置においては、ＧａＮバッファ層１２と密着性のよいＴｉを含む金属によって下地金属１８が形成され、この下地金属１８とゲート電極端部１７−２とがオーミック接合するようにゲート電極１７が形成されている。このゲート電極１７は、Ｔｉと密着性のよい金属で形成されるため、下地金属１８に密着固定することができる。従って、ゲート電極１７を強固に固定することができ、例えばゲート電極１７を形成する際のリフトオフ工程において、ゲート電極１７が剥がれることを防止することが可能となる。
【００２２】
次に、本実施形態に係る半導体装置の製造方法について、図２〜図６を参照して説明する。なお、図２Ａは、図１Ａに対応する半導体装置の上面図を示し、図２Ｂは、図１Ｂに対応する半導体装置の構造断面図を示し、図２Ｃは、図１Ｃに対応する半導体装置の構造断面図を示す。図３〜図６においても同様である。
【００２３】
初めに、図２Ａ〜図２Ｃに示すように、ＳｉＣ基板１１上にＧａＮバッファ層１２を積層形成する。続いて、このＧａＮバッファ層１２上にアンドープＡｌＧａＮ層１３を一様に積層した後、このアンドープＡｌＧａＮ層１３を島状に残すようにエッチングすることにより、アンドープＡｌＧａＮ層１３を形成する。
【００２４】
次に、図３Ａ〜図３Ｃに示すように、アンドープＡｌＧａＮ層１３の周囲のＧａＮバッファ層１２上に、絶縁膜１４を形成する。
【００２５】
次に、図４Ａ〜図４Ｃに示すように、ＧａＮバッファ層１２上に形成された絶縁膜１４上の下地金属１８を形成する領域に第１の開口１９を有し、アンドープＡｌＧａＮ層１３上のドレイン電極１５及びソース電極１６を形成する領域に第２の開口２０を有する第１のレジスト層２１を形成する。この第１のレジスト層２１の第１の開口１９、第２の開口２０は、パターニングによって形成される。
【００２６】
次に、図５Ａ〜図５Ｃに示すように、第１のレジスト層２１上からＴｉ、Ａｌ、Ｎｉ、Ａｕをこの順で全面蒸着し、ドレイン電極１５及びソース電極１６を形成するとともに、下地金属１８を形成する。
【００２７】
次に、図６Ａ〜図６Ｃに示すように、第１のレジスト層２１を除去した後、絶縁膜１４及びアンドープＡｌＧａＮ層１３上に、ドレイン電極１５及びソース電極１６を覆うように第２のレジスト層２３を形成する。この第２のレジスト層２３は、ゲート電極１７を形成する領域に第３の開口２２を有している。
【００２８】
最後に、第３の開口２２が形成された第２のレジスト層２３上から、Ｎｉ、Ａｕをこの順で全面蒸着することでゲート電極１７を形成した後、第２のレジスト層２３を除去することで、図１Ａ〜図１Ｃに示す半導体装置を形成することができる。このとき、ゲート電極１７は、ゲート電極端部１７−２が下地金属１８と強固に密着固定されている。従って、ゲート電極１７が剥がれることなく、第２のレジスト層２３を除去することが可能となる。
【００２９】
なお、上述の第１の実施形態に係る半導体装置は、図７にその上面図を示すように、ゲート電極１７が、ゲート電極中央部１７−１と、この一方の端部のみに一体形成されたゲート電極端部１７−２とで構成されていても、上述と同様の効果を得ることができる。
【００３０】
（第２の実施形態）
次に、本発明の他の実施形態として、第２の実施形態に係る半導体装置について、図８Ａ〜図８Ｃを参照して説明する。
【００３１】
図８Ａは、第２の実施形態に係る半導体装置を示す上面図であり、図８Ｂは、図８Ａの破線Ａ−Ａ´に沿った構造断面図であり、図８Ｃは、図８Ａの破線Ｂ−Ｂ´に沿った構造断面図である。
【００３２】
図８Ｂ及び図８Ｃに示すように、第２の実施形態に係る半導体装置において、例えばＳｉＣ基板５１等の半導体基板上には、ＧａＮバッファ層５２、アンドープＡｌＧａＮ層５３がこの順で積層されている。また、アンドープＡｌＧａＮ層５４の周囲のＧａＮバッファ層５２上には、例えばＳｉＮからなる絶縁膜５４が形成されている。
【００３３】
また、アンドープＡｌＧａＮ層５３上には、複数のＦＥＴ５８をそれぞれ構成するドレイン電極５５、ソース電極５６、ゲート電極５７が形成されている。複数のドレイン電極５５とソース電極５６とは、これらがアンドープＡｌＧａＮ層５３上に交互に配置されるように形成されており、これらのドレイン電極５５とソース電極５６との間には、それぞれゲート電極５７が形成されている。ここで、ドレイン電極５５及びソース電極５６は、アンドープＡｌＧａＮ層５４とオーミック接合されており、例えばＴｉ、Ａｌ、Ｎｉ、Ａｕをこの順で積層した金属で形成されている。また、ゲート電極５７は、アンドープＡｌＧａＮ層５４とショットキー接合されており、例えばＮｉ、Ａｕをこの順で積層した金属で形成されている。第２の実施形態に係る半導体装置においては、以上に説明した例えば１００個のＦＥＴ５８が、並列に形成されている。
【００３４】
このような第２の実施形態に係る半導体装置において、図８Ａに示す任意の１つのＦＥＴ５８ａ（図８Ａの点線で囲まれたＦＥＴ５８ａ）に着目すると、この着目したＦＥＴ５８ａに隣接する２つのＦＥＴ５８ｂにおいて、着目するＦＥＴ５８ａが有するドレイン電極５５またはソース電極５４は、このＦＥＴ５８ａに隣接する他のＦＥＴ５８ｂのドレイン電極５５またはソース電極５４と共通している。
【００３５】
図８Ａに示すように、並列に形成された複数のＦＥＴ５８を有する半導体装置において、互いに隣接する任意の２つのＦＥＴ５８に形成されたそれぞれのソース電極５６の一端は、ＧａＮバッファ層５２上に絶縁膜５４を介して形成されたソース電極パッド５９に接続されている。また、全てのドレイン電極５５は、これらの一端が、ＧａＮバッファ層５２上の複数のソース電極パッド５９に対向する箇所に絶縁膜５４を介して形成されたドレイン電極パッド６０に接続されている。また、全てのゲート電極５７は、これらの一端が、ＧａＮバッファ層５２上のドレイン電極パッド６０に対向し、複数のソース電極パッド５９とアンドープＡｌＧａＮ層５３との間に、絶縁膜５４を介して形成されたゲート電極接続線路６１に接続されている。さらに、このゲート電極接続線路６１は、ＧａＮバッファ層５２において、それぞれのソース電極パッド５９の間に絶縁膜５４を介して形成された複数のゲート電極パッド６２に接続されている。なお、上述したソース電極５６は、ゲート電極接続線路６１と交差する箇所において、ゲート電極接続線路６１上に例えばエアブリッジにより互いに絶縁されて立体的に交差して形成される。
【００３６】
ここで、ソース電極パッド５９とこれに接続されるソース電極５６とは、一体形成されたものである。これと同様に、ドレイン電極パッド６０とドレイン電極５５とは、一体形成されたのである。さらに、ゲート電極５７とゲート電極接続線路６１とゲート電極パッド６２とは、一体形成されたものである。
【００３７】
上述した半導体装置において、ゲート電極接続線路６１は、ＧａＮバッファ層５２上に絶縁膜５４を介して形成された下地金属６３上に形成されている。この下地金属６３は、ゲート電極接続線路６１とオーミック接合される金属からなり、少なくともＴｉを含む金属からなる。具体的には、例えばＴｉ、Ａｌ、Ｎｉ、Ａｕがこの順で積層された金属であり、ドレイン電極５５及びソース電極５６と同一材料で形成することができる。
【００３８】
このような第２の実施形態に係る半導体装置の形成方法は、第１の実施形態の半導体装置の製造方法とほぼ同様であるため、詳しい説明は省略する。しかし、ソース電極５６とソース電極パッド５９及び、ドレイン電極５５とドレイン電極パッド６０及び、ゲート電極５７とゲート電極接続線路６１とゲート電極パッド６２及び、下地金属６３は、それぞれに対応する開口を有するレジスト層を介して金属蒸着した後、レジスト層を除去することで形成することができる。
【００３９】
このような第２の実施形態に係る半導体装置は、ＧａＮバッファ層１２と密着性のよいＴｉを含む金属によって下地金属６３が形成され、この下地金属６３とゲート電極接続線路６１とがオーミック接合している。このゲート電極接続線路６１は、Ｔｉと密着性のよい金属で形成されるため、下地金属６３に密着固定することができる。従って、ゲート電極接続線路６１を下地金属６３に強固に固定することができるため、ゲート電極５７及びゲート電極接続線路６１及びゲート電極パッド６２を一体形成する際のリフトオフ工程において、ゲート電極５７が剥がれることを防止することが可能となる。
【００４０】
なお、それぞれのソース電極パッド５９及びドレイン電極パッド６０及びそれぞれのゲート電極パッド６２は、例えばＴｉ、Ｐｔ、Ａｕがこの順で積層された金属で形成されたものであってもよい。
【００４１】
以上に、本発明の実施形態を示した。しかし、実施形態はこれに限るものではない。
【００４２】
例えば、各実施形態において、アンドープＡｌＧａＮ層１３、５３は、ＧａＮバッファ層１２、５２上に島状に形成された。これは、例えば第１の実施形態において、ゲート電極端部１７−２とドレイン電極１５またはソース電極１６との間に電流が流れることを防止するためである。しかし、このアンドープＡｌＧａＮ層１３、５３の周囲のＧａＮバッファ層１２、５２上には、素子分離層が形成されていてもよい。この素子分離層は、ＧａＮバッファ層１２、５２上にアンドープＡｌＧａＮ層１３、５３を一様に積層した後、アイソレーション法を用いてアンドープＡｌＧａＮ層１３、５３の能動層になる領域の周囲を不活性化することにより形成される。この場合、下地金属１８、６３は、素子分離層上に絶縁膜１４を介して形成される。
【００４３】
さらに、例えば第１の実施形態の場合、アンドープＡｌＧａＮ層１３は、ＧａＮバッファ層１２上に一様に形成されたものであってもよい。この場合、ゲート電極端部１７−２は、アンドープＡｌＧａＮ層１３上に下地金属１８を介して形成される。従って、アンドープＡｌＧａＮ層１３内部において、ゲート電極中央部１７−１が形成された領域とゲート電極端部１７−２が形成された領域とが互いに絶縁されるように形成する必要がある。第２の実施形態においても同様である。
【００４４】
また、各実施形態において、下地金属１８、６３は、絶縁膜１４、５４を介してＧａＮバッファ層１２、５２上に形成された。しかし下地金属１８、６３は、それぞれＧａＮバッファ層１２、５２上若しくは、アンドープＡｌＧａＮ層１３、５３若しくは、素子分離層上に絶縁膜１４、５４を介さずに形成されてもよい。
【００４５】
また、各実施形態において、絶縁膜１４、５４はＳｉＮで形成されたが、ＳｉＯ２で形成されたものであっても良い。
【００４６】
また、各実施形態において、ゲート電極１７、５７は、Ｎｉ、Ａｕをこの順で積層した金属であったが、Ｐｔ、Ａｕをこの順で積層した金属であっても、本願発明と同様の効果が得られる。
【００４７】
また、各実施形態においては、Ｔｉ、Ａｌ、Ｎｉ、Ａｕをこの順で積層した金属により下地金属１８、６３を構成していた。しかし、下地金属１８、６３には、一般にＧａＮ層と密着性のよいオーミック金属を使用した場合であっても、本願発明と同様の効果が得られる。
【００４８】
また、上述の各実施形態における半導体基板は、ＳｉＣ基板１１、５１に限らず、一般に用いられているサファイア基板等であってもよいし、ＧａＮバッファ層１２、５２は、不活性化されたバッファ層であってもよい。
【００４９】
また、第２の実施形態の半導体装置においては、ソース電極パッド５９に接続されるソース電極５６は２本であったが、ソース電極５６に接続される数は、この本数に限定されるものではない。さらに、ドレイン電極パッド６０及びゲート電極接続線路６１は、複数に分割されていてもよい。
【００５０】
また、例えば第１の実施形態に係る半導体装置の製造方法において、図５Ａ〜図５Ｃに示すように、ドレイン電極１５、ソース電極１６、下地金属１８を一体形成していた。しかし、下地金属１８は、少なくともＴｉを含む材料により形成されれば、ドレイン電極１５、ソース電極１６、下地金属１８は、別工程により、異なる材料で形成されてもよい。
【符号の説明】
【００５１】
１１・・・ＳｉＣ基板
１２・・・ＧａＮバッファ層
１３・・・アンドープＡｌＧａＮ層
１４・・・絶縁膜
１５・・・ドレイン電極
１６・・・ソース電極
１７・・・ゲート電極
１７−１・・・ゲート電極中央部
１７−２・・・ゲート電極端部
１８・・・下地金属
１９・・・第１の開口
２０・・・第２の開口
２１・・・第１のレジスト層
２２・・・第３の開口
２３・・・第２のレジスト層
５１・・・ＳｉＣ基板
５２・・・ＧａＮバッファ層
５３・・・アンドープＡｌＧａＮ層
５４・・・絶縁膜
５５・・・ドレイン電極
５６・・・ソース電極
５７・・・ゲート電極
５８、５８ａ、５８ｂ・・・ＦＥＴ
５９・・・ソース電極パッド
６０・・・ドレイン電極パッド
６１・・・ゲート電極接続線路
６２・・・ゲート電極パッド
６３・・・下地金属
【図１Ａ】
2009267358.tif 000003
【図１Ｂ】
2009267358.tif 000004
【図１Ｃ】
2009267358.tif 000005
【図２Ａ】
2009267358.tif 000006
【図２Ｂ】
2009267358.tif 000007
【図２Ｃ】
2009267358.tif 000008
【図３Ａ】
2009267358.tif 000009
【図３Ｂ】
2009267358.tif 000010
【図３Ｃ】
2009267358.tif 000011
【図４Ａ】
2009267358.tif 000012
【図４Ｂ】
2009267358.tif 000013
【図４Ｃ】
2009267358.tif 000014
【図５Ａ】
2009267358.tif 000015
【図５Ｂ】
2009267358.tif 000016
【図５Ｃ】
2009267358.tif 000017
【図６Ａ】
2009267358.tif 000018
【図６Ｂ】
2009267358.tif 000019
【図６Ｃ】
2009267358.tif 000020
【図７】
2009267358.tif 000021
【図８Ａ】
2009267358.tif 000022
【図８Ｂ】
2009267358.tif 000023
【図８Ｃ】
2009267358.tif 000024