(57)【要約】【課題】ＷＬＣＳＰの再配線技術を利用して形成された電気回路を備える半導体装置において、特性の向上と省スペース化を図りつつ、容易に製造が可能であり、歩留まりの低下を招くこともなく、低コスト化を実現できる、半導体装置を提供する。【解決手段】本発明の半導体装置１は、半導体回路が配された第一基板１１、前記第一基板の一面を覆う絶縁層１３上に配され、前記半導体回路の２つの電極１２ａ、１２ｂをそれぞれ露呈させる開口部の各々を通して電極と個別に電気的に接続された一端を有する２つの第一導電部２ａ、２ｂ、及び前記第一導電部の他端上にそれぞれ配された２つの第一バンプ１８ａ、１８ｂ、を有する第一装置１０を備える。また、第二基板２１、及び前記第二基板の一面上に配された第二導電部３を有する第二装置２０を備える。そして、前記第一バンプのそれぞれを前記第二導電部に接合させ、第一装置と第二装置とを電気的に接続させてなる。【選択図】図１
2009016557.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路が配された第一基板、前記第一基板の一面を覆い、かつ、前記半導体回路の２つの電極をそれぞれ露呈するように開口部を有する絶縁層、前記絶縁層上に配され、前記開口部の各々を通して前記電極と個別に電気的に接続された一端を有する２つの第一導電部、及び、前記第一導電部の他端上にそれぞれ配された２つの第一バンプ、を有する第一装置と、
第二基板、及び、前記第二基板の一面上に配された第二導電部、を有する第二装置と、
を少なくとも備え、
前記第一バンプのそれぞれを前記第二導電部に接合させ、前記第一装置と前記第二装置とを電気的に接続させてなることを特徴とする半導体装置。
【請求項２】
前記第一バンプは、スタッドバンプであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第一装置は、前記第一導電部を覆う保護膜を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第一バンプが配された領域より外縁域において、前記第一装置と前記第二装置は、複数個の第二バンプにより接合されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第二バンプは、スタッドバンプであることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記スタッドバンプは、前記第一装置及び／又は前記第二装置の接合部が金属薄膜を介して配されていることを特徴とする請求項２又は５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気回路を備える半導体装置に係り、詳しくは、ＷＬＣＳＰのＣｕめっき再配線技術を利用して形成された、例えば高周波用集積回路に利用されるインダクタ装置の性能向上、製造容易化、歩留まりの向上を図るようにした技術に関する。
【背景技術】
【０００２】
近年、携帯電話機を始めとする無線通信機器が一般に広く普及し、その小型軽量化が進んでいる。これらの無線通信機器の高周波回路において、使用される各部品には小型・薄型・軽量化が要求されている。例えば、高周波回路、無線回路に使用されるインダクタの場合、ＩＣ（Integrated Circuit）内にＣＭＯＳ（Complementary Metal Oxide Semiconductor） プロセス等で形成されるものと、外付け部品で構成されるものとに分類できる。ところが、前者は性能、とりわけＱ値が悪く、後者はスペースを取ってしまうという欠点があった。
そのため最近では、省スペース化、高Ｑ値の両方を改善すべく、ＷＬＣＳＰ（Wafer lebel Chip Size Package）の再配線技術を利用したインダクタが提案されている。
【０００３】
このＷＬＣＳＰの再配線技術（以下、「Ｃｕめっき再配線」という）を利用したインダクタのＱ値の向上を試みた例として、ＷＬＣＳＰの再配線で略線対称の差動型インダクタを形成するものがある（特許文献１参照）。その一例を、図１１及び図１２に示す。
まず、図１１に示すインダクタ装置は、回路素子が形成される回路素子形成層１０１上に形成された第一導体層１０４と、前記第一導体層１０４を覆う誘電体層１０３上に形成された第二導体層１０７とを、ビア１０８によって電気的に接続するものである。したがって、前記第一導体層１０４と前記第二導体層１０７と前記ビア１０８によって、Ｃｕ２層めっき配線で略線対称の差動型インダクタを形成している。
【０００４】
しかしながら上述のように、Ｃｕ２層めっき配線で形成される略線対称の差動型インダクタによって、Ｑ値等の特性の向上を図ることは、以下に述べる理由により非常に困難であった。
まず、一般的に、Ｃｕめっき再配線のデザインルールはＣＭＯＳプロセスよりもはるかに大きなものとなる。例えば、ＣＭＯＳプロセスは、コンマ数μｍレベルで配線形成等が実現できるが、Ｃｕめっき再配線では、現状数十μｍレベルにもなる（例えば、Ｌ／Ｓ：ライン・アンド・スペース＝４０／４０μｍ）。そのため、ビアのサイズはパッドも含め更に大きいものとなる（例えば、７０μｍ□）。よって、ビア部周辺では配線禁止領域が存在し、一定のデザインルール（Ｌ／Ｓ）を維持した状態で配線形成を行なうことは、非常に困難となる。また、この問題を回避するためには、例えば、最低でもＬ＜Ｓを満たすように配線間に十分なスペースを取る必要があるが、実際には、２Ｌ＜Ｓでも製造上厳しいものである。したがって、ビアのデザインルールに工夫がされていないことから、製造容易性、歩留まりの点で問題があった。
また、２層配線のため、工数が多くなると共に、コストが１層の約２倍かかり製造コストの増大を招くことになる。さらに、２層配線では、配線の厚膜化が困難であり、特性が低下してしまう。しかも、ビア周辺部の下部配線（第一導体層１０４）と上部配線（第二導体層１０７）が交差する（図１１に示す点線で囲った）部分において、上部配線の配線剥離、及び配線の細りが生じ易く、製造容易性、歩留まり、特性の点で問題があった。この理由としては、下部配線の形成によるフラットネスの悪化が挙げられる。これは当然、フォトリソグラフィの工程を難しくしていることに帰着される。
【０００５】
一方、図１２に示すインダクタ装置は、回路素子が形成される回路素子形成層１１１を覆う誘電体層１１３上に形成された第一導体層１１４と、前記第一導体層１１４を覆う保護膜層１１５上に樹脂層１１６を形成し、その上に形成された第二導体層１１７とを、前記保護膜層１１５及び前記樹脂層１１６に形成した貫通孔１１９を通して第三導体層１１８によって電気的に接続するものである。したがって、前記第一導体層１１４と前記第二導体層１１７と前記第三導体層１１８によって、Ｃｕ２層めっき配線で略線対称の差動型インダクタを形成している。
【０００６】
しかしながら、図１２に示すような差動型インダクタは、前述した差動型インダクタ（図１１）のビア部分を導電性の高アスペクト比の貫通孔を通した第三導体層で置き換えることで、その部分のスペースの削減を実現しようとするものの、以下に述べるような問題を有する。
まず、ビアの代わりに貫通孔を新たに設けることで、コストの増大を招いてしまう。しかも、貫通孔の製造プロセスは技術的に甚だ難しく、貫通孔を安定に製造する技術が未だ確立されていない。
また、樹脂の厚膜化を招く虞があり、コストと重量の増大により、低コストと商品軽量化の面において芳しくない。さらに、２層配線が必須となるため、工数の増加とコストの増大も招いてしまう。
【特許文献１】特開２００４−３３５７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであり、ＷＬＣＳＰの再配線技術を利用して形成された電気回路を備える半導体装置において、ビアや貫通孔を利用することなく、特性の向上と省スペース化を図りつつ、容易に製造が可能であり、歩留まりの低下を招くこともなく、低コスト化を実現できる、半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に係る半導体装置は、半導体回路が配された第一基板、前記第一基板の一面を覆い、かつ、前記半導体回路の２つの電極をそれぞれ露呈するように開口部を有する絶縁層、前記絶縁層上に配され、前記開口部の各々を通して前記電極と個別に電気的に接続された一端を有する２つの第一導電部、及び前記第一導電部の他端上にそれぞれ配された２つの第一バンプ、を有する第一装置と、第二基板、及び前記第二基板の一面上に配された第二導電部、を有する第二装置と、を少なくとも備え、前記第一バンプのそれぞれを前記第二導電部に接合させ、前記第一装置と前記第二装置とを電気的に接続させてなることを特徴とする。
【０００９】
また、本発明の請求項２に係る半導体装置は、請求項１に係る半導体装置において、前記第一バンプは、スタッドバンプであることを特徴とする。
【００１０】
また、本発明の請求項３に係る半導体装置は、請求項１又は２に係る半導体装置において、前記第一装置は、前記第一導電部を覆う保護膜を有することを特徴とする。
【００１１】
また、本発明の請求項４に係る半導体装置は、請求項１乃至３のいずれか１項に係る半導体装置において、前記第一バンプが配された領域より外縁域において、前記第一装置と前記第二装置は、複数個の第二バンプにより接合されていることを特徴とする。
【００１２】
また、本発明の請求項５に係る半導体装置は、請求項４に係る半導体装置において、前記第二バンプは、スタッドバンプであることを特徴とする。
【００１３】
また、本発明の請求項６に係る半導体装置は、請求項２又は５に係る半導体装置において、前記スタッドバンプは、前記第一装置及び／又は前記第二装置の接合部が金属薄膜を介して配されていることを特徴とする。
【発明の効果】
【００１４】
本発明の半導体装置は、第一基板に配された半導体回路の２つの電極に、一端が個別に電気的に接続された２つの第一導電部、及び前記第一導電部の他端上にそれぞれ配された２つの第一バンプ、を有する第一装置を備える。また、第二基板、及び前記第二基板の一面上に配された第二導電部を有する第二装置を備える。そして、前記第一バンプのそれぞれを前記第二導電部に接合させ、前記第一装置と前記第二装置とを電気的に接続させてなる。これにより、ＷＬＣＳＰのＣｕめっき再配線技術を利用して第一装置に形成した２つの第一導電部と、第二装置に形成した第二導電部をそれぞれ電気回路の一部として利用した半導体装置を構成することができる。しかも、前記２つの第一導電部と前記第二導電部とを電気的に接続するために、前記２つの第一バンプのそれぞれを前記第二導電部に接合させることで、前記第一導電部と前記第二導電部とが交差すること無く電気的に接続された、１層配線の電気回路を形成することができる。ゆえに、第一装置の第一基板に配された半導体回路からの信号は、例えば、一方の電極から一方の第一導電部、前記第一導電部から一方の第一バンプ、前記第一バンプから第二装置の第二導電部へと流れる。さらに、前記第二導電部から前記第一装置の他方の第一バンプ、前記第一バンプから他方の第一導電部、前記第一導電部から前記半導体回路の他方の電極へと流れることが可能となり、電気回路として機能することができる。
したがって、ＷＬＣＳＰのＣｕめっき再配線技術を利用して形成された電気回路を備える半導体装置において、ビアや貫通孔を利用することなく、特性の向上と省スペース化を図り、製造が安易で、歩留まりの低下を招くこともなく、低コスト化を実現する、半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１は、本発明に係る半導体装置に用いる第一装置および第二装置（ａ）と両者を組合
せてなる半導体装置（ｂ）の構造例を示す断面図である。すなわち、図１（ａ）は半導体
装置の構成前を、（ｂ）は半導体装置の構成後を、それぞれ表している。なお、後述する他の実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
【００１６】
本実施形態における半導体装置１（１Ａ）は、図１に示すように、第一装置１０（１０Ａ）と第二装置２０（２０Ａ）とを少なくとも備えている。
第一装置１０（１０Ａ）は、例えばインダクタ等の機能を備えた半導体回路（不図示）が配された第一基板１１と、第一基板１１の一面を覆い、かつ、前記半導体回路の２つの電極１２ａ、１２ｂをそれぞれ露呈するように開口部を有する絶縁層１３と、絶縁層１３上に配され、前記開口部の各々を通して電極１２ａ、１２ｂと個別に電気的に接続された一端を有する２つの第一導電部２ａ、２ｂ、及び第一導電部２ａ、２ｂの他端上にそれぞれ配された２つの第一バンプ１８ａ、１８ｂを有する。
一方、第二装置２０（２０Ａ）は、第二基板２１と、第二基板２１の一面上に配された第二導電部３を有する。
そして、半導体装置１（１Ａ）は、第一バンプ１８ａ、１８ｂのそれぞれを第二導電部３に接合させることにより、前述した第一装置１０（１０Ａ）と第二装置２０（２０Ａ）とを電気的に接続させてなる。
【００１７】
第一基板１１は、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップ（ＩＣチップ）であり、たとえばウエハ（基板）におけるＩＣチップ領域に、高周波信号用の回路部や、メモリ等を有する外部からの入力に応答して信号を発生する半導体回路を有する。
【００１８】
電極１２ａ、１２ｂは、第一導電部２ａ、２ｂが第一基板１１に配された半導体回路と電気的に接続されるための接続部である。この電極１２ａ、１２ｂとしては、各種導電性材料が採用可能であるが、ここではアルミニウム（Ａｌ）製パッドを採用している。
【００１９】
絶縁層１３は、第一基板１１の表層部を絶縁化処理することにより形成された樹脂層であり、例えばスピンコート法、スプレーコート法、電着法等により形成することができる。この絶縁層１３の材料としては、例えばポリイミド系樹脂、エポキシ系樹脂等が挙げられる。また、絶縁層１３の厚さは、例えば３〜１５μｍとすると良い。
【００２０】
第一導電部２ａ、２ｂは、電気回路の一部をなす配線層であり、例えば、差動型インダクタ等の電気回路の一部をなす。また、第一導電部２ａ、２ｂは、ＷＬＣＳＰのＣｕめっき再配線技術を利用して形成された、Ｃｕからなる再配線層により構成される。この第一導電部２ａ、２ｂの材料としては、Ｃｕが用いられ、その幅は、例えば５〜４０μｍ、厚さは、例えば５〜１０μｍである。これにより充分な導電性が得られる。
また、図では省略して示されているが、絶縁層１３と第一導電部２ａ、２ｂとの間には、互いの密着性を良くするシード層が配されている。このシード層としては、例えば、ＣｒやＴｉ等の金属薄膜が挙げられる。
【００２１】
また、第一導電部２ａ、２ｂは、例えば、絶縁層１３上に配され、開口部の各々の中にそれぞれ配された電極接続部１４ａ、１４ｂと個別に電気的に接続する２つのＩＣ回路接続部１５ａ、１５ｂと、絶縁層１３の上方に配された２つのバンプ実装パッド部１６、１７とから構成することができる。バンプ実装パッド部１６、１７は、バンプを載置する接触部１６ｂ、１７ｂからそれぞれ延設され、ＩＣ回路接続部１５ａ、１５ｂとバンプを載置する接触部１６ｂ、１７ｂとを電気的に接続する配線部１６ｃ、１７ｃを備える。また、バンプ実装パッド部１６、１７は、バンプを載置する接触部１６ｂ、１７ｂからそれぞれ延設され、電気的に開放端を有する未接続部を備えてもよい。
すなわち、図１では、第一電極接続部１４ａ、第一ＩＣ回路接続部１５ａ、及び第一バンプ実装パッド部１６により一方の第一導電部２ａを構成する。また、第二電極接続部１４ｂ、第二ＩＣ回路接続部１５ｂ、及び第二バンプ実装パッド部１７により他方の第一導電部２ｂを構成している。
【００２２】
第一バンプ１８ａ、１８ｂは、第二基板２１と電気的に接続するための端子であり、例えば半田印刷、ペースト印刷等、既知の方法によりボール状に形成される。この第一バンプ１８ａ、１８ｂの材料としては、半田または金等が挙げられる。また、第一バンプ１８ａ、１８ｂは、第二導電部３に整合して前記バンプ実装パッド部１６、１７にそれぞれ搭載されている。
【００２３】
第二基板２１は、絶縁体の板の表面や内部に、電気回路の配線をプリントして実装したプリント基板や、シリコン（Ｓｉ）などの半導体からなる基板を挙げることができる。
【００２４】
第二導電部３は、前記第二基板２１の一方の面に配された配線層である。この第二導電部３の材料としては、銅が好適に用いられ、その幅は、例えば２０〜１００μｍ、厚さは、例えば１５〜４０μｍである。また、第二導電部３は、第一導電部２ａ、２ｂと共に電気回路の一部をなし、例えば、差動型インダクタ等の電気回路の一部をなしている。
第二導電部３は、例えば、第二基板２１上に配された２つの接触部（パッド部とも呼ぶ）２２ａ、２２ｃと、これらの接触部２２ａ、２２ｃを互いに電気的に接続する配線部２２ｂとから構成することができる。
すなわち、第二導電部３は、第一バンプ１８ａと電気的に接続される一端が第一パッド部２２ａであり、第一バンプ１８ｂと電気的に接続される他端が第二パッド部２２ｃとなる。したがって、図１では、第一パッド部２２ａと配線部２２ｂと第二パッド部２２ｃとにより第二導電部３を構成している。
【００２５】
したがって、第一導電部２ａ、２ｂと第二導電部３とによって、例えば、差動型インダクタ等の電気回路を構成し、第一基板１１は、外部機器と非接触で通信により応答する場合、前記電気回路がメモリ内の特定情報を変調してインダクタとして機能する配線から出力するように構成される。
【００２６】
以上のように構成された本実施形態の半導体装置は、例えば、次のようにして製造することができる。図２及び図３に基づき、本実施形態の半導体装置の製造方法を説明する。
まず初めに、半導体回路が形成され、一面に２つの電極１２ａ、１２ｂを有する第一基板（以下、「半導体基板」とも呼ぶ。）１１を準備する［図２（ａ）参照］。
次に、半導体基板１１の半導体回路形成面上に、前記２つの電極１２ａ、１２ｂをそれぞれ露呈するように開口部１３ａ、１３ｂを有する絶縁層１３を形成する［図２（ｂ）参照］。
引き続き、絶縁層１３上に、たとえばＣｕめっき等により、開口部１３ａ、１３ｂの各々を通して電極１２ａ、１２ｂと個別に電気的に接続された一端を有する２つの第一導電部２ａ（１４ａ、１５ａ、１６）、２ｂ（１４ｂ、１５ｂ、１７）を形成する［図２（ｃ）参照］。この第一導電部２ａ、２ｂが、電気回路の配線層の一部となる。
さらに、前記２つの第一導電部２ａ、２ｂを構成するバンプ実装パッド部１６、１７のうち、バンプを載置する接触部１６ｂ、１７ｂ上に、それぞれ第一バンプ１８ａ、１８ｂを搭載する［図２（ｄ）参照］。これにより第一装置１０（１０Ａ）が作製される。
【００２７】
一方、第二基板（以下、「プリント基板」とも呼ぶ。）２１の一面上に、第一バンプ１８ａ、１８ｂと個別に電気的に接続される２つのパッド部２２ａ、２２ｃを形成する［図３（ａ）参照］。
次いで、前記２つのパッド部２２ａ、２２ｃを電気的に接続する配線部２２ｂを形成し、第二導電部３を作製する［図３（ｂ）参照］。この第二導電部３が、電気回路の配線層の一部となる。これにより第二装置２０（２０Ａ）が作製される。
ここでは、２つのパッド部２２ａ、２２ｃとこれらを繋ぐ配線部２２ｂとを個別に形成する例を示したが、これら全てに同じ部材を用い一緒に（同時に）形成することにより、第二導電部３としてもよい。
【００２８】
そして、図１（ａ）に示すように、半導体基板１１の第一バンプ１８ａ、１８ｂのそれぞれを、プリント基板２１の第二導電部３に接合させ、第一装置１０と第二装置２０とを電気的に接続させることにより、図１（ｂ）に示すような半導体装置１が得られる。
【００２９】
上述したとおり、本発明に係る半導体装置は、ビアや貫通孔を利用することなく、バンプを利用して第一装置と第二装置とを電気的に接続することによって、第一装置の第一導電部と第二装置の第二導電部とが、差動型インダクタ等の電気回路の一部として機能するように構成することができる。
この構成によれば、従来の問題、すなわち、ビア形成による歩留まりの問題やビア開口部のバラツキに起因する特性のバラツキの問題、製造容易化の問題、コスト削減の問題、などが解消されるとともに、ビア形成のために必須であった樹脂層が不要となり部品の軽量化も図ることができる。
また、この構成は、電気回路が差動型インダクタの場合に必須であったインダクタの配線交差部が不要となるので、配線の細り防止や配線形成の歩留まりの向上、製造の容易化、コストの削減、部品の軽量化を図ることができる。
さらに、インダクタの配線の一部を第二装置の配線としたことにより、歩留まりの向上と、コストの削減も同時に図れる。
またさらに、電気回路の配線の一部を第一バンプ、及び、第二導電部に置き換えたことにより、実装機能を付加してインダクタ装置を構築することができると同時に、半導体装置の固定機能を有し、実装上の信頼性向上を図ることもできる。
【００３０】
したがって、本発明によれば、ＷＬＣＳＰの再配線技術を利用して形成された、Ｃｕの１層配線からなる電気回路によって、めっき法により作製されたＣｕからなる再配線のポテンシャルを十分に生かした電気回路を実現し、特性の向上と装置全体の低消費電力化、省スペース化を図ることができる。しかも、その作業性は容易なものであり、歩留まりの低下を招くこともなく、低コスト化を図ることができる。
【００３１】
次に、本発明に係る第一装置の他の構成例について説明する。
図１に示した第一装置１０では、第一導電部２ａ、２ｂの一部を構成する第一バンプ実装パッド部１６及び第二バンプ実装パッド部１７が共に、絶縁層１３上に配された構成となっているが、本発明はこれに限定されるものではない。
＊旧図４に関する記載は全て削除する。
【００３２】
次に、本発明に係る第二装置の他の構成例について説明する。
図１に示した第二装置２０では、第二導電部３を構成する２つのパッド部２２ａ、２２ｃと配線部２２ｂが共に、第二基板２１の一面上に配された構成となっているが、本発明はこれに限定されるものではない。
＊旧図５に関する記載は全て削除し、旧図６を新図４に変更する。
図４は、本発明に係る半導体装置に用いる第二装置の他の構造例を示す断面図である。
【００３３】
図４に示す第二装置５０は、第二基板５１の一面に埋設された配線部５２ｂが配されている点で相違する。
【００３４】
次に、本発明に係る半導体装置の他の構成例について説明する。
図５乃至図１０は何れも、本発明に係る半導体装置の他の構造例を示す断面図である。
図５に示す半導体装置１Ｂは、前述した半導体装置１Ａに対して、第一バンプ２８ａ、２８ｂがスタッドバンプで構成された第一装置１０Ｂ（１０）を備えている点で相違する。
スタッドバンプは、従来のワイヤボンディング工程を適用することにより簡易に形成することができるものであり、接続信頼性を確保維持することができる。
この構成によれば、配線層の狭ピッチ化が図れるので、省スペース化を達成することが可能な半導体装置が得られる。
【００３５】
図６（ａ）に示す半導体装置１Ｃは、前述した半導体装置１Ａに対して、第一導電部２ａ、２ｂを覆う保護膜１９を有する第一装置１０Ｃ（１０）を備えている点で相違する。
一方、図６（ｂ）に示す半導体装置１Ｄは、前述した半導体装置１Ｂに対して、第一導電部２ａ、２ｂを覆う保護膜１９を有する第一装置１０Ｄ（１０）を備えている点で相違する。
保護膜１９は、第一導電部２ａ、２ｂが外気に曝されるのを防ぐものであり、耐食性を確保維持することができる。保護膜１９をなす材料としては、例えばポリイミド樹脂やエポキシ樹脂の他に、ＳｉＯ２  やＳｉＮ等が挙げられる。
この構成によれば、配線層を外気や外力から保護することが可能となる。また、保護膜１９は、たとえばバンプ実装パッド１６、１７に形成するものであっても構わない。さらに、保護膜１９の代わりに樹脂注入であっても良い。
【００３６】
また、図７（ａ）に示す半導体装置１Ｅは、第一バンプ１８ａ、１８ｂが配された領域より外縁域に、複数個の第三バンプ実装パッド部１６’・・１６’、及び複数個の第二バンプ１８’・・１８’を有する第一装置１０Ｅ（１０）と、複数個の固定用パッド部２４・・２４を有する第二装置２０Ｂ（２０）とを備えている。そして、この半導体装置１Ｅは、前述した半導体装置１Ａに対して、第一バンプ１８ａ、１８ｂが配された領域より外縁域において、第一装置１０Ｅと第二装置２０Ｂが、第二バンプ１８’・・１８’  により接合されている点で相違する。
一方、図７（ｂ）に示す半導体装置１Ｆは、スタッドバンプからなる第一バンプ２８ａ、２８ｂが配された領域より外縁域に、複数個の第三バンプ実装パッド部１６’・・１６’、及びスタッドバンプからなる複数個の第二バンプ２８’・・２８’を有する第一装置１０Ｆ（１０）と、複数個の固定用パッド部２４・・２４を有する第二装置２０Ｂ（２０）とを備えている。そして、この半導体装置１Ｆは、前述した半導体装置１Ｂに対して、第一バンプ２８ａ、２８ｂが配された領域より外縁域において、第一装置１０Ｆと第二装置２０Ｂが、第二バンプ２８’・・２８’により接合されている点で相違する。
これらの構成によれば、半導体装置１Ｅと半導体装置１Ｆは何れも、第二バンプには大きな応力が加わる一方で、第一バンプに加わる応力が相対的に減少し、第一装置と第二装置の接続時の安定（接続信頼性）を向上させることが可能な半導体装置が得られる。
【００３７】
また、図８（ａ）に示す半導体装置１Ｇは、前述した半導体装置１Ｅに対して、第一導電部２ａ、２ｂを覆う保護膜１９を有する第一装置１０Ｇ（１０）を備えている点で相違する。
一方、図８（ｂ）に示す半導体装置１Ｈは、前述した半導体装置１Ｆに対して、第一導電部２ａ、２ｂを覆う保護膜１９を有する第一装置１０Ｈ（１０）を備えている点で相違する。
これらの構成によれば、半導体装置１Ｇと半導体装置１Ｈは何れも、配線層を外気や外力から保護することが可能な半導体装置が得られる。
【００３８】
また、図９（ａ）に示す半導体装置１Ｉは、前述した半導体装置１Ｂに対して、スタッドバンプからなる第一バンプ２８ａ、２８ｂが、その接合部に金属薄膜６０ａを介して配されている第一装置１０Ｉ（１０）と、その接合部に金属薄膜６０ｂを介して配されている第二装置２０Ｃ（２０）とを接合している点で相違する。
一方、図９（ｂ）に示す半導体装置１Ｊは、前述した半導体装置１Ｄに対して、スタッドバンプからなる第一バンプ２８ａ、２８ｂが、その接合部に金属薄膜６０ａを介して配されている第一装置１０Ｊ（１０）と、その接合部に金属薄膜６０ｂを介して配されている第二装置２０Ｃ（２０）とを接合している点で相違する。
金属薄膜６０ａ、６０ｂをなす材料としては、例えばＡｕ、Ａｌ、Ａｇ、Ｃｕ等が挙げられる。この金属薄膜６０ａ、６０ｂは、第一装置１０Ｉ、１０Ｊ及び第二装置２０Ｃの両方の接合部に配してなる構成に限らず、第一装置１０Ｉ、１０Ｊ又は第二装置２０Ｃの何れかの接合部に配してなる構成であっても良い。
これらの構成によれば、半導体装置１Ｉと半導体装置１Ｊは何れも、スタッドバンプからなる第一バンプとの密着性が向上するとともに、金属拡散を防止することも可能な半導体装置が得られる。
【００３９】
また、図１０（ａ）に示す半導体装置１Ｋは、前述した半導体装置１Ｆに対して、スタッドバンプからなる第一バンプ２８ａ、２８ｂ及び第二バンプ２８’・・２８’が、その接合部に金属薄膜６０ａを介して配されている第一装置１０Ｋ（１０）と、その接合部に金属薄膜６０ｂを介して配されている第二装置２０Ｄ（２０）とを接合している点で相違する。
一方、図１０（ｂ）に示す半導体装置１Ｌは、前述した半導体装置１Ｈに対して、スタッドバンプからなる第一バンプ２８ａ、２８ｂ及び第二バンプ２８’・・２８’が、その接合部に金属薄膜６０ａを介して配されている第一装置１０Ｌ（１０）と、その接合部に金属薄膜６０ｂを介して配されている第二装置２０Ｄ（２０）とを接合している点で相違する。
この金属薄膜６０ａ、６０ｂは、第一装置１０Ｋ、１０Ｌ及び第二装置２０Ｄの両方の接合部に配してなる構成に限らず、第一装置１０Ｋ、１０Ｌ又は第二装置２０Ｄの何れかの接合部に配してなる構成であっても良い。
これらの構成によれば、半導体装置１Ｋと半導体装置１Ｌは何れも、スタッドバンプからなる第一バンプ及び第二バンプとの密着性が向上するとともに、金属拡散を防止することも可能な半導体装置が得られる。
【産業上の利用可能性】
【００４０】
本発明は、ＷＬＣＳＰの再配線技術を利用して形成された電気回路、例えば差動型インダクタ等として機能する電気回路を備えた半導体装置に広く適用できる。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る半導体装置に用いる第一装置および第二装置（ａ）と両者を組合せてなる半導体装置（ｂ）の構造例を示す断面図である。
【図２】図１に掲載した第一装置の製造方法を示す断面図である。
【図３】図１に掲載した第二装置の製造方法を示す断面図である。
【図４】本発明に係る半導体装置に用いる第二装置の他の構造例を示す断面図である。
【図５】本発明に係る半導体装置の他の構造例を示す断面図である。
【図６】本発明に係る半導体装置の他の構造例を示す断面図である。
【図７】本発明に係る半導体装置の他の構造例を示す断面図である。
【図８】本発明に係る半導体装置の他の構造例を示す断面図である。
【図９】本発明に係る半導体装置の他の構造例を示す断面図である。
【図１０】本発明に係る半導体装置の他の構造例を示す断面図である。
【図１１】従来の半導体装置（インダクタ装置）の構造例を示す図である。
【図１２】従来の半導体装置（インダクタ装置）の他の構造例を示す図である。
【符号の説明】
【００４２】
１  半導体装置、２ａ、２ｂ  第一導電部、３  第二導電部、１０  第一装置、１１  第一基板、１２ａ、１２ｂ  電極、１３  絶縁層、１８ａ、１８ｂ  第一バンプ、２０  第二装置、２１  第二基板。
【図１】
2009016557.tif 000003
【図２】
2009016557.tif 000004
【図３】
2009016557.tif 000005
【図４】
2009016557.tif 000006
【図５】
2009016557.tif 000007
【図６】
2009016557.tif 000008
【図７】
2009016557.tif 000009
【図８】
2009016557.tif 000010
【図９】
2009016557.tif 000011
【図１０】
2009016557.tif 000012
【図１１】
2009016557.tif 000013
【図１２】
2009016557.tif 000014