(57)【要約】【課題】誤放電を生じさせることなく暗コントラストを高めることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする【解決手段】単位表示期間内のサブフィールド各々の内の１のサブフィールドにおいて、ＰＤＰの行電極にリセットパルスを印加することにより放電セル各々を点灯モード（又は消灯モード）の状態に初期化するリセット行程と、点灯モードの状態にある放電セルのみをサスティンパルスの印加回数に対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を実行する。この際、単位表示期間に亘り消灯モードの状態を維持する放電セルの数、及びこのサブフィールドのサスティン行程において印加されるべきサスティンパルスの印加回数に応じて、上記リセットパルスのピーク電位を変更する。【選択図】  図１
2009222766.tif 000002
【特許請求の範囲】
【請求項１】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみをサスティンパルスの印加回数に対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え、
前記単位表示期間内の前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対の一方の行電極にリセットパルスを印加することにより、前記放電セルの各々を初期化するリセット行程を備え、
前記単位表示期間に亘り前記消灯モードの状態を維持する前記放電セルの数、及び前記１のサブフィールドの前記サスティン行程において印加されるべき前記サスティンパルスの印加回数に応じて前記リセットパルスのピーク電位を変更することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記１のサブフィールドの前記サスティン行程において印加されるべき前記サスティンパルスの印加回数が所定数よりも小なる場合には、所定数以上の場合に比して前記リセットパルスのピーク電位の絶対値を小さくすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記リセット行程は前記一方の行電極に第１リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記一方の行電極に前記第１リセットパルスとは逆極性の第２リセットパルスを印加するリセット行程後半部を含み、
前記単位表示期間に亘り前記消灯モードの状態を維持する前記放電セルの数、及び前記１のサブフィールドの前記サスティン行程において印加されるべき前記サスティンパルスの印加回数に応じて、前記第２リセットパルスのピーク電位を変更することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記１のサブフィールドの前記アドレス行程では、前記画素データに基づき選択的に前記放電セル各々で生起されるアドレス放電に応じて前記放電セルを前記消灯モードの状態から前記点灯モードの状態に遷移せしめることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記リセットパルスにおける前記ピーク電位を、前記プラズマディスプレイパネルの累積使用時間に応じて変更することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記単位表示期間に亘り前記消灯モードの状態を維持する前記放電セルの数が多い程、前記リセットパルスにおける前記ピーク電位の絶対値を小さくすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において、前記放電セル各々をアドレス放電せしめて前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみをサスティンパルスの印加回数に対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え、
前記単位表示期間内の前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対の一方の行電極にリセットパルスを印加することにより、前記放電セルの各々を初期化するリセット行程を備え、
前記１のサブフィールドの前記サスティン行程において印加されるべき前記サスティンパルスの印加回数に応じて前記リセットパルスのピーク電位を変更することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項８】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみをサスティンパルスの印加回数に対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え、
前記単位表示期間内の前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対の一方の行電極にリセットパルスを印加することにより、前記放電セルの各々を初期化するリセット行程を備え、
前記リセット行程は、前記一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程後半部を含み、
前記第２リセットパルスの印加が為される単位表示期間に亘り前記消灯モードの状態を維持する前記放電セルの数に応じて、前記第２リセットパルスの負極性のピーク電位を変更することを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネル（以下、ＰＤＰと称する）が製品化されてきている。ＰＤＰ内には、２枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面（背面基板と対向する面）には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、各画素に対応した放電セルが形成されている。
【０００３】
このようなＰＤＰに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００４】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数（又は期間）が夫々に割り当てられている複数のサブフィールド各々にて、１フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、各放電セル内の行電極及び列電極間において選択的にアドレス放電を生起させる。すると、かかるアドレス放電の生起された放電セル内では所定量の壁電荷が形成（又は消去）され、このアドレス放電の生起されなかった放電セル内ではその直前での壁電荷形成状態が維持される。この際、所定量の壁電荷が存在する放電セルは点灯モード、存在しない放電セルは消灯モードの状態に夫々設定される。サスティン行程では、放電セル各々の内で点灯モードの状態にある放電セルのみを、そのサブフィールドの輝度重み値に対応した分だけ繰り返し放電させてその放電に伴う発光状態を維持する。更に、先頭のサブフィールドにおいて上記アドレス行程に先立ち、初期化行程を実行する。かかる初期化行程では、全ての放電セルに対して一斉にリセットパルスを印加することにより、全放電セル内の行電極間においてリセット放電を生起させる。これにより、全放電セル内に残留する壁電荷の量が初期化される。
【０００５】
ここで、かかるリセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラスト、特に全体的に暗い画像が表示される際の暗コントラストが低下してしまうという問題があった。
【０００６】
そこで、表示すべき画像が暗くなるほど、つまり１画面内において消灯モードの状態になる放電セルの数が多い程、リセットパルスにおけるピーク電位を低くすることにより、リセット放電を微弱化して暗コントラスト向上を図るようにした駆動方法が提案された（例えば、特許文献１の図８参照）。
【０００７】
しかしながら、リセットパルスのピーク電位を低下させると、リセット放電の微弱化に伴い、所望の壁電荷形成状態にならない虞がある。その場合、後続のサスティン行程において誤った放電が生起されてしまうという問題が生じた。
【特許文献１】特開２００６−２４３００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、誤放電を生じさせることなく暗コントラストを高めることができるプラズマディスプレイパネル（以下、ＰＤＰと称する）の駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみをサスティンパルスの印加回数に対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え、前記単位表示期間内の前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対の一方の行電極にリセットパルスを印加することにより、前記放電セルの各々を初期化するリセット行程を備え、前記単位表示期間に亘り前記消灯モードの状態を維持する前記放電セルの数、及び前記１のサブフィールドの前記サスティン行程において印加されるべき前記サスティンパルスの印加回数に応じて前記リセットパルスのピーク電位を変更する。
【００１０】
又、請求項７記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間毎に複数のサブフィールド各々において、前記放電セル各々をアドレス放電せしめて前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみをサスティンパルスの印加回数に対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え、前記単位表示期間内の前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対の一方の行電極にリセットパルスを印加することにより、前記放電セルの各々を初期化するリセット行程を備え、前記１のサブフィールドの前記サスティン行程において印加されるべき前記サスティンパルスの印加回数に応じて前記リセットパルスのピーク電位を変更する。
【００１１】
又、請求項８記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみをサスティンパルスの印加回数に対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え、前記単位表示期間内の前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対の一方の行電極にリセットパルスを印加することにより、前記放電セルの各々を初期化するリセット行程を備え、前記リセット行程は、前記一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程後半部を含み、前記第２リセットパルスの印加が為される単位表示期間に亘り前記消灯モードの状態を維持する前記放電セルの数に応じて、前記第２リセットパルスの負極性のピーク電位を変更する。
【発明を実施するための最良の形態】
【００１２】
単位表示期間内のサブフィールド各々の内の１のサブフィールドにおいて、ＰＤＰの行電極にリセットパルスを印加することにより放電セル各々を点灯モード（又は消灯モード）の状態に初期化するリセット行程と、点灯モードの状態にある放電セルのみをサスティンパルスの印加回数に対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を実行する。この際、単位表示期間に亘り消灯モードの状態を維持する放電セルの数、及びこのサブフィールドのサスティン行程において印加されるべきサスティンパルスの印加回数に応じて、上記リセットパルスのピーク電位を変更する。
【００１３】
かかる駆動により、単位表示期間に亘り消灯モードの状態を維持する放電セルの数が多いほど、つまり表示されるべき画像が全体的に暗いほど、上記リセットパルスのピーク電位の絶対値を低くすれば、リセット放電に伴う発光輝度が低下して、暗コントラストを向上させることが可能となる。更に、この際、上記サスティン行程において印加すべきサスティンパルスの印加回数が所定数よりも小なる場合には、所定数以上の場合に比してリセットパルスのピーク電位の絶対値を低くする。かかる駆動によれば、サスティンパルスの印加回数が多い場合には少ない場合に比して強いリセット放電が生起されるようになるので、放電セルに形成される壁電荷の量を確実に所望量に初期化することが可能となる。よって、サスティンパルスの印加回数が多いことに起因するサスティン放電の誤放電を防止しつつも暗コントラスト向上を図ることが可能となる。
【実施例】
【００１４】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１５】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０と、入力映像信号に応じてかかるＰＤＰ５０を駆動する駆動部（後述する）と、から構成される。
【００１６】
ＰＤＰ５０は、表示面を担う前面基板(図示せぬ)と、放電ガスの封入された放電空間を挟んで前面基板と対向した位置に配置されている背面基板(図示せぬ)とを備える。前面基板上には、互いに交互にかつ平行に配置されている行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。背面基板上には、上記行電極各々に交叉して配置されている列電極Ｄ１〜Ｄｍが形成されている。尚、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎは、夫々互いに隣接するもの同士による一対の行電極Ｘ及びＹにて、ＰＤＰ５０の第１〜第ｎ表示ラインを担う構造となっており、各行電極対と列電極との交叉部(放電空間を含む)に画素を担う放電セルＰＣ（表示セル）が形成されている。すなわち、ＰＤＰ５０における１画面内には、ｎ×ｍ個の放電セルＰＣ1,1〜ＰＣn,mがマトリクス状に配置されている。
【００１７】
Ａ／Ｄ変換部１は、入力映像信号を各放電セルＰＣ毎にその輝度レベルを例えば８ビットで表す画素データＰＤに変換して、黒表示セル数計数部２、サスティンパルス数設定部３、及びＳＦデータ生成部４に供給する。
【００１８】
黒表示セル数計数部２は、入力映像信号に基づき、各フレーム（又はフィールド）毎に、そのフレーム（又はフィールド）の表示期間（以下、単位表示期間と称する）に亘り黒表示（輝度レベル０）の状態を維持する放電セルＰＣの数を計数する。そして、黒表示セル数計数部２は、この計数した黒表示状態を維持する放電セルＰＣの数を示す黒表示セル数信号ＢＮをピーク電位設定部５に供給する。
【００１９】
サスティンパルス数設定部３は、入力映像信号に基づき、各フレーム（又はフィールド）毎に、図２に示す如きサブフィールドＳＦ１〜Ｓ１４各々に割り当てるべきサスティンパルス数を求める。例えば、サスティンパルス数設定部３は、入力映像信号によって表される各フレーム（又はフィールド）毎の平均輝度レベルに基づき、そのフレーム（又はフィールド）内での各サブフィールドＳＦに割り当てるべきサスティンパルス数を決定する。この際、各サブフィールドＳＦに割り当てたサスティンパルス数をＰＤＰ５０の温度に応じて調整するようにしても良い。尚、サブフィールドＳＦ１〜Ｓ１４各々には、所定比重率にて先頭に配置されているものから順に大となる輝度重み値が予め割り当てられている。サスティンパルス数設定部３は、この各サブフィールドＳＦに割り当てられている輝度重みに従って、各サブフィールドＳＦに割り当てるべきサスティンパルス数を決定する。サスティンパルス数設定部３は、上述した如く求めた各ＳＦ毎のサスティンパルス数を示すサスティンパルス数信号ＳＮをＳＦデータ生成部４、ピーク電位設定部５及び駆動制御部５６に供給する。
【００２０】
累積使用時間計数部６は、このプラズマディスプレイ装置が工場出荷時から現時点までに電源オン状態となっていた期間の合計期間、つまり累積使用時間を計測し、この累積使用時間を示す累積使用時間信号ＲＴをピーク電位設定部５に供給する。
【００２１】
ピーク電位設定部５は、上記累積使用時間信号ＲＴ、サスティンパルス数信号ＳＮ及び黒表示セル数信号ＢＮに基づき、後述するリセットパルスＲＰ２Ｙ２の負極性ピーク電位となるべき負極性ピーク電位ＰＶを求め、この負極性ピーク電位ＰＶを示すピーク電位設定信号ＲＰＳをＹ電極ドライバ５３に供給する。尚、かかる負極性ピーク電位ＰＶを求めるにあたり、ピーク電位設定部５は、互いに同一のフレーム（フィールド）に対応したサスティンパルス数信号ＳＮ及び黒表示セル数信号ＢＮを夫々用いる。
【００２２】
ＳＦデータ生成部４は、Ａ／Ｄ変換部１から供給された各放電セルＰＣ毎の画素データＰＤ各々に対して誤差拡散処理及びディザ処理等からなる多階調化処理を施すことにより、入力映像信号によって表される全輝度範囲を図３に示す如く１６段階（第１〜第１６階調）で表す４ビットの多階調化画素データＰＤＳに変換する。尚、ＳＦデータ生成部４は、かかる変換を実施するにあたり、上記サスティンパルス数信号ＳＮによって示される各ＳＦ毎のサスティンパルス数に基づき、その変換後の多階調化画素データＰＤＳのパターンを変更する。そして、駆動制御部５６は、多階調化画素データＰＤＳを図３に示す如きデータ変換テーブルに従って１４ビットのＳＦデータＧＤに変換し、これを順次アドレスドライバ５５に供給する。尚、ＳＦデータＧＤの各ビット桁は、そのビット桁に対応したサブフィールドＳＦにおいて放電セルＰＣを点灯及び消灯モードの内のいずれの状態に設定するのかを示す。
【００２３】
駆動制御部５６は、図２に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御部５６は、図２に示す如き単位表示期間内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１Ｗ及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２Ｗ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷＤ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御部５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００２４】
尚、駆動制御部５６は、サブフィールドＳＦ各々のサスティン行程Ｉでは、上記サスティンパルス数信号ＳＮによって示されるサスティンパルス数の分だけ繰り返しサスティンパルスＩＰ（後述する）を印加させるべき制御信号をパネルドライバに供給する。
【００２５】
パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御部５６から供給された各種制御信号に応じて、例えば図４に示す第１パルス印加シーケンス、又は図５に示す第２パルス印加シーケンスに従って各種駆動パルスをＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに印加する。この際、図４に示される第１パルス印加シーケンスは、サスティンパルス数信号ＳＮにて示されるＳＦ２でのサスティンパルス数が「１」である場合に実施される駆動パルスの印加形態を示すものである。一方、図５に示される第２パルス印加シーケンスは、サスティンパルス数信号ＳＮにて示されるＳＦ２でのサスティンパルス数が「３」である場合に実施される駆動パルスの印加形態を示すものである。
【００２６】
尚、図４に示す第１パルス印加シーケンス及び図５に示す第２パルス印加シーケンス各々での駆動パルスの印加形態は、各ＳＦのサスティン行程Ｉにて繰り返し印加されるサスティンパルスＩＰの数が異なる点以外は同一である。よって、以下に、図４を用いて、パネルドライバによる駆動パルスの印加動作について説明する。
【００２７】
先ず、サブフィールドＳＦ１の第１リセット行程Ｒ１の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ１Ｙ１を全ての行電極Ｙ１〜Ｙｎに印加する。この間、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。上記リセットパルスＲＰ１Ｙ１の印加に応じて、全ての放電セルＰＣ各々の行電極Ｙ及び列電極Ｄ間において第１リセット放電が生起される。すなわち、第１リセット行程Ｒ１の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる
放電（以降、列側陰極放電と称する）を上記第１リセット放電として生起させるのである。かかる第１リセット放電に応じて、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成される。又、第１リセット行程Ｒ１の前半部では、Ｘ電極ドライバ５１が、かかるリセットパルスＲＰ１Ｙ１と同一極性であり、且つ、このリセットパルスＲＰ１Ｙ１の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有するリセットパルスＲＰＸを全ての行電極Ｘ１〜Ｘｎ各々に印加する。
【００２８】
引き続き、第１リセット行程Ｒ１の後半部では、Ｙ電極ドライバ５３が、図４に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位に到るパルス波形を有するリセットパルスＲＰ１Ｙ２を発生し、これを全ての行電極Ｙ１〜Ｙｎに印加する。この際、かかるリセットパルスＲＰ１Ｙ２の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。尚、リセットパルスＲＰ１Ｙ２のピーク電位は、上記第１リセット放電に応じて行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰ１Ｙ２の負極性ピーク電位は、後述する書込走査パルスＳＰＷの負極性ピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ１Ｙ２の負極性ピーク電位を書込走査パルスＳＰＷの負極性ピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、後述する第１選択書込アドレス行程Ｗ１Ｗでのアドレス放電が不安定となるからである。
【００２９】
かかる第１リセット行程Ｒ１の後半部において生起された第２リセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ１Ｙ２の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第１選択書込アドレス行程Ｗ１Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００３０】
次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Ｗでは、Ｙ電極ドライバ５３が、図４に示す如き負極性の所定電位を有するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、０ボルトの電圧を行電極Ｘ１〜Ｘｎ各々に印加しつづける。更に、第１選択書込アドレス行程Ｗ１Ｗでは、アドレスドライバ５５が、ＳＦデータＧＤ中のサブフィールドＳＦ１に対応したビット桁（例えば第１ビット）の論理レベルに応じた画素データパルスＤＰを生成する。例えば、アドレスドライバ５５は、ＳＦデータＧＤの第１ビットが、放電セルＰＣを点灯モードに設定させるべき論理レベル１である場合には正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０である場合には低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記書込走査パルスＳＰＷと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。かかる選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第１リセット行程Ｒ１において初期化された消灯モードの状態を維持する。
【００３１】
次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図４に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ１〜Ｙｎに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間には放電が生起されるものの、行電極Ｘ及びＹ間では放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。
【００３２】
尚、微小発光パルスＬＰにおける電位立ち上がり区間での時間経過に伴う変化率は、リセットパルス（ＲＰ１Ｙ１，ＲＰ２Ｙ１）における立ち上がり区間での変化率よりも高い。つまり、微小発光パルスＬＰの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第１リセット行程Ｒ１で生起される第１リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスＩＰよりもそのピーク電位が低い微小発光パルスＬＰによって生起された放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程ＬＬでは、第１リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Ｗでは、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。
【００３３】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、サスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ２Ｙ１を全ての行電極Ｙ１〜Ｙｎに印加する。この間、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Ｙ１の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得る正極生ピーク電位を有するリセットパルスＲＰ２Ｘを全ての行電極Ｘ１〜Ｘｎ各々に印加する。尚、リセットパルスＲＰ２Ｘの正極性ピーク電位はサスティンパルスＩＰにおける正極性ピーク電位以下の電位であるが、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Ｘを印加する代わりに、全ての行電極Ｘ１〜Ｘｎを接地電位（０ボルト）に設定するようにしても良い。上記リセットパルスＲＰ２Ｙ１の印加に応じて、放電セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間において、かかる微小発光行程ＬＬでの列側陰極放電よりも弱い第１リセット放電が生起される。
【００３４】
すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された放電セルＰＣ内では、上記リセットパルスＲＰ２Ｙ１の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【００３５】
サブフィールドＳＦ２の第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、図４に示すように時間経過に伴い緩やかに電位が下降して、ピーク電位設定信号ＲＰＳにて示される負極性ピーク電位ＰＶに到るパルス波形を有するリセットパルスＲＰ２Ｙ２を行電極Ｙ１〜Ｙｎに印加する。更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性の所定電位を有するベースパルスＢＰ＋を行電極Ｘ１〜Ｘｎ各々に印加する。この際、これら負極性のリセットパルスＲＰ２Ｙ２及び正極性のベースパルスＢＰ＋の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。尚、リセットパルスＲＰ２Ｙ２及びベースパルスＢＰ＋各々のピーク電位は、上記第１リセット放電によって行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電圧である。かかる第２リセット放電に応じて、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ２Ｙ２の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第２選択書込アドレス行程Ｗ２Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００３６】
次に、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Ｗでは、Ｙ電極ドライバ５３が、図４に示す如き負極性の所定電位を有するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、正極性の所定電位を有するベースパルスＢＰ＋を行電極Ｘ１〜Ｘｎ各々に印加する。更に、第２選択書込アドレス行程Ｗ２Ｗでは、アドレスドライバ５５が、ＳＦデータＧＤ中のサブフィールドＳＦ２に対応したビット桁（例えば第２ビット）の論理レベルに応じた画素データパルスＤＰを生成する。例えば、ＳＦデータＧＤの第２ビットが、放電セルＰＣを点灯モードに設定させるべき論理レベル１である場合には、アドレスドライバ５５は、正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０である場合には低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記書込走査パルスＳＰＷと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。かかる選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されることはない。よって、この放電セルＰＣは、その直前までの状態（点灯モード又は消灯モード）を維持する。
【００３７】
次に、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｘ群（Ｘ１〜Ｘｎ）及び行電極Ｙ群（Ｙ１〜Ｙｎ）に対して交互に繰り返し印加する。この際、上記サスティンパルス数信号ＳＮにて示される各ＳＦ毎のサスティンパルス数によって、ＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて繰り返し印加されるサスティンパルスＩＰの回数が設定される。例えば、サスティンパルス数信号ＳＮによって示されるＳＦ２のサスティンパルス数が「１」である場合には、Ｘ電極ドライバ５１及びＹ電極ドライバ５３の内のＹ電極ドライバ５３のみが、図４に示すように、ＳＦ２のサスティン行程Ｉにおいて１回分だけサスティンパルスＩＰを行電極Ｙ群に印加する。又、サスティンパルス数信号ＳＮによって示されるＳＦ２のサスティンパルス数が「３」である場合には、Ｘ電極ドライバ５１及びＹ電極ドライバ５３各々が、図５に示すように、ＳＦ２のサスティン行程Ｉにおいて行電極Ｙ群及びＸ群に対して交互に合計３回分のサスティンパルスＩＰを印加する。
【００３８】
かかるサスティン行程Ｉでは、サスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。この際、サスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射される。よって、サスティン放電が繰り返し生起された回数に応じた輝度が視覚されることになる。又、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。
【００３９】
そして、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、最終に印加されたサスティンパルスＩＰの直後、Ｙ電極ドライバ５３が、図４に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ１〜Ｙｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷＤにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４０】
サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性の所定電位を有するベースパルスＢＰ＋を行電極Ｙ１〜Ｙｎ各々に印加しつつ、図４に示す如き負極性のピーク電位を有する消去走査パルスＳＰＤを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。尚、ベースパルスＢＰ＋のピーク電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程ＷOの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ１〜Ｘｎ各々を接地電位（０ボルト）に設定する。更に、この選択消去アドレス行程ＷＤにおいて、アドレスドライバ５５は、そのサブフィールドＳＦに対応したＳＦデータＧＤ中のビット桁の論理レベルに応じたピーク電位を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、サブフィールドＳＦ３対応したＳＦデータＧＤ中の第３ビットが、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１である場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、ＳＦデータＧＤ中の第３ビットが、放電セルＰＣの現状態を維持させるべき論理レベル０である場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰＤの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記消去走査パルスＳＰＤと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰＤと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００４１】
そして、最終のサブフィールドＳＦ１４の消去行程Ｅでは、Ｙ電極ドライバ５３が、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ１〜Ｙｎに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００４２】
以上の如き駆動を、図３に示す如き１６通り（第１〜第１６階調）のＳＦデータＧＤに基づいて実行する。
【００４３】
先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図３に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。
【００４４】
次に、かかる第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。 
【００４５】
次に、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。
【００４６】
又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。従って、上述した如き駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を図３に示す如き１６段階の第１〜第１６階調にて表すことが可能となるのである。
【００４７】
このように、上記駆動では、最も輝度重みが小なるサブフィールドＳＦ１にて表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極Ｄ及び行電極Ｙ間で生起される放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示（輝度レベル０）よりも１段階だけ高輝度を表す（第２階調）場合には、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第２階調においては、サブフィールドＳＦ１に後続するＳＦ２の第２リセット行程Ｒ２ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。
【００４８】
尚、図３に示される駆動では、第４階調以降の各階調においてもサブフィールドＳＦ１において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベルα）である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第４階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【００４９】
ここで、図１に示されるプラズマディスプレイ装置においては、ピーク電位設定部５が、累積使用時間信号ＲＴ、サスティンパルス数信号ＳＮ及び黒表示セル数信号ＢＮに基づき、図４又は図５に示すサブフィールドＳＦ２の第２リセット行程Ｒ２の後半部で印加すべきリセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶを設定している。
【００５０】
すなわち、ピーク電位設定部５は、先ず、サスティンパルス数信号ＳＮに基づき、この第２リセット行程Ｒ２の実行後、最初に実行されるサスティン行程Ｉの属するサブフィールドＳＦ、つまりＳＦ２に割り当てられているサスティンパルス数を抽出する。次に、ピーク電位設定部５は、このＳＦ２に割り当てられているサスティンパルス数が所定数、例えば「３」よりも少ないか否かを判定する。ここで、サブフィールドＳＦ２に割り当てられているサスティンパルス数が所定数「３」以上である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴ、黒表示セル数信号ＢＮに拘わらず、所定の電位Ｌ５を負極化した電位（−Ｌ５）を、リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶとして設定する。
【００５１】
一方、ＳＦ２の割り当てサスティンパルス数が所定数「３」より少ない場合、ピーク電位設定部５は、図６に示す如き累積使用時間信号ＲＴ及び黒表示セル数信号ＢＮの大きさに基づく電位Ｌ１〜Ｌ５（Ｌ１＜Ｌ２＜Ｌ３＜Ｌ４＜Ｌ５）を負極化した電位を、リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶとして設定する。
【００５２】
すなわち、図６に示す如く、累積使用時間信号ＲＴにて示される累積使用時間が所定時間Ｂよりも短い場合には、ピーク電位設定部５は、黒表示セル数信号ＢＮにて示される黒表示状態の放電セルの数、つまり黒表示セルの数が多いほど低い電位Ｌを負極化したものを、リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶとする。
【００５３】
又、この際、かかる黒表示セルの数が所定数ｂ以上である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が短くなるほど低い電位Ｌを負極化したものを、リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶとする。
【００５４】
ここで、上記累積使用時間が所定時間Ｂよりも短く且つ黒表示セルの数が所定数ｂ以上となる条件下において、図４の如くＳＦ２の割り当てサスティンパルス数が所定数「３」より少ない場合には、電位Ｌ５よりも小なる電位Ｌ１〜Ｌ４を負極化したものを、負極性ピーク電位ＰＶとする。一方、図５の如くＳＦ２の割り当てサスティンパルス数が所定数「３」以上である場合には、上述したように、電位Ｌ５を負極化したものを負極性ピーク電位ＰＶとする。すなわち、ＳＦ２に割り当てられるべきサスティンパルス数が少ないほど、リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶの絶対値を低い値に設定するのである。
【００５５】
以上の如く、ピーク電位設定部５は、リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶを設定するにあたり、黒表示状態の放電セルの数（ＢＮ）が多いほどその負極性ピーク電位の絶対値を低くする（０ボルトに近づける）。これにより、黒表示状態の放電セルの数が多いほど、つまり表示画像が全体的に暗くなるほど、図４又は図５に示す如き第２リセット行程Ｒ２の後半部において、リセットパルスＲＰ２Ｙ２の印加に伴って行電極Ｙ及びＸ間に生じる電圧が低くなる。よって、かかる電圧に応じて生起されるリセット放電が微弱化してその放電に伴う発光輝度も低くなるので、暗コントラストの向上が図られる。
【００５６】
ところが、このリセット放電の微弱化に伴い、第２リセット行程Ｒ２において壁電荷を十分に消去することができなくなり、壁電荷の残留量が所定量よりも多くなってしまう場合がある。すると、直後の第２選択書込アドレス行程Ｗ２Ｗにおいて書込アドレス放電が生起されなかった放電セル、つまり消灯モード状態にあるべき放電セルが、その直後のサスティン行程Ｉにおいて誤ってサスティン放電してしまう虞が生じる。特に、かかるサスティン行程Ｉにおいて繰り返し印加されるサスティンパルスの数が多くなる程、このような誤放電の発生確率が高くなり、サスティンパルス数が少ない場合には誤放電の発生確率が低くなることが確認された。又、例えサスティンパルス数が少ない場合に上記の如き誤放電が発生しても、サスティンパルスＩＰの印加回数が少ない場合には輝度がそれほど高くないので、視覚的に気にはならないことも確認された。
【００５７】
そこで、ピーク電位設定部５では、このサスティン行程Ｉの割り当てサスティンパルス数（ＳＮ）が所定数「３」よりも少ない場合には誤放電が発生しにくい又は誤放電があっても目立たないという観点から、第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶの絶対値を低く設定する（Ｌ１〜Ｌ４）。これにより、リセット放電を微弱化して、暗コントラスト向上を図るのである。一方、サスティン行程Ｉの割り当てサスティンパルス数が所定数「３」以上の場合は、少ない場合に比べて、第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶの絶対値を高くする（Ｌ５）。これにより、全放電セル内の残留壁電荷の量を所定量より少なくできる程度にリセット放電の強度を高めて、上述した如き誤放電の発生を防ぐのである。
【００５８】
更に、プラズマディスプレイパネルには、その累積使用時間が長くなると放電が生起されにくくなるという傾向がある。
【００５９】
そこで、ピーク電位設定部５では、この累積使用時間（ＲＴ）が長くなる程、第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶの絶対値を高くすることにより、リセット放電の強度を高めて、上述した如き誤放電の発生を防ぐようにしている。
【００６０】
ここで、このピーク電位設定部５によって設定された負極性ピーク電位ＰＶを有する第２リセットパルスＲＰ２Ｙ２を生成すべく、Ｙ電極ドライバ５３には、図７に示す如き第２リセットパルス生成回路が搭載されている。
【００６１】
図７において、かかる第２リセットパルス生成回路は、直流電源Ｂ１、スイッチング素子Ｓ１、可変抵抗ＶＲ１及びピーク制御回路ＣＮＴを備える。
【００６２】
ピーク制御回路ＣＮＴは、ピーク電位設定部５から供給されたピーク電位設定信号ＲＰＳに応じて、スイッチング素子Ｓ１をオン状態又はオフ状態に制御するスイッチング信号ＳＷ１をこのスイッチング素子Ｓ１に供給する。又、ピーク制御回路ＣＮＴは、後述するピーク電位制御駆動Ｃを実行する場合には、ピーク電位設定信号ＲＰＳに応じて、直流電源Ｂ１が生成する電位ＰＶMAXを他の負極性電位に変更させるべき電源電圧変更信号ＰＷ１を直流電源Ｂ１に供給する。又、ピーク制御回路ＣＮＴは、後述するピーク電位制御駆動Ｄを実行する場合には、ピーク電位設定信号ＲＰＳに応じて、可変抵抗ＶＲ１の抵抗値を変更させるべき抵抗値変更信号ＲＣ１をこの可変抵抗ＶＲ１に供給する。
【００６３】
スイッチング素子Ｓ１は、オン状態を示す例えば論理レベル１のスイッチング信号ＳＷ１が供給された場合に限りオン状態となり、直流電源Ｂ１にて生成された負極性の電位ＰＶMAXを可変抵抗ＶＲ１を介して全行電極Ｙに印加する。一方、オフ状態を示す例えば論理レベル０のスイッチング信号ＳＷ１が供給された場合にはオフ状態となり、全行電極Ｙをハイインピーダンス状態に設定する。
【００６４】
ここで、ピーク制御回路ＣＮＴは、以下のピーク電位制御駆動Ａ〜Ｄのいずれか１に基づく制御を実行することにより、ピーク電位設定信号ＲＰＳにて示される負極性ピーク電位ＰＶを有する第２リセットパルスＲＰ２Ｙ２を行電極Ｙ上に生成させる。
【００６５】
ピーク電位制御駆動Ａでは、ピーク制御回路ＣＮＴは、ピーク電位設定信号ＲＰＳに応じた期間だけスイッチング素子Ｓ１をオン状態に設定する。これにより、例えば、図８の（Ｑ）に示す如き期間ＴＱMAXに亘りスイッチング素子Ｓ１をオン状態にした場合には、行電極Ｙ上の電位は徐々に低下し、その電位は直流電源Ｂ１にて生成された負極性の電位ＰＶMAXに到る。一方、図８（Ａ）に示すように、期間ＴＱMAXよりも小なる期間ＴＱ１の間だけスイッチング素子Ｓ１をオン状態にした場合には、行電極Ｙ上の電位は徐々に低下するものの、その電位は上記電位ＰＶMAXよりもその絶対値が小なる電位ＰＶ１に止まる。この際、かかる電位ＰＶ１が第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶとなる。そして、第２リセットパルスＲＰ２Ｙ２の電位がＰＶ１に到達後、Ｙ電極ドライバ５３は、直ちに次の第２選択書込アドレス行程Ｗ２Ｗにおいて行電極Ｙに印加すべきベースパルスＢＰ−の印加を開始する。よって、ピーク電位制御駆動Ａによれば、図８（Ａ）に示すように、行電極Ｙ上の電位が徐々に低下して負極性ピーク電位としてのＰＶ１に到った後、直ちにベースパルスＢＰ−の電位に推移するような波形を有する第２リセットパルスＲＰ２Ｙ２が生成される。
【００６６】
尚、ピーク電位制御駆動Ａによると、第２リセットパルスＲＰ２Ｙ２のパルス幅が上記ピーク電位設定信号ＲＰＳに応じて変動する為、フリッカを生じさせる可能性がでてくる。そこで、このような場合には、第２リセットパルスＲＰ２Ｙ２のパルス幅を短縮した時間分だけ、ＳＦ１〜ＳＦ１４各々のアドレス行程（Ｗ１Ｗ、Ｗ２Ｗ、ＷＤ）に費やされる期間を長くすることにより、上記の如きフリッカの発生を防止する。
【００６７】
ピーク電位制御駆動Ｂでは、ピーク制御回路ＣＮＴは、ピーク電位設定信号ＲＰＳに応じた期間だけスイッチング素子Ｓ１をオン状態に設定する。これにより、例えば、図８の（Ｑ）に示す如き期間ＴＱMAXに亘りスイッチング素子Ｓ１をオン状態にした場合には、ピーク電位制御駆動Ａの場合と同様に、行電極Ｙ上の電位は徐々に低下し、その電位は直流電源Ｂ１にて生成された負極性の電位ＰＶMAXに到る。この際、かかる電位ＰＶMAXが第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶとなる。一方、図８（Ｂ）に示すように、期間ＴＱMAXよりも小なる期間ＴＱ１の間だけスイッチング素子Ｓ１をオン状態にした場合には、行電極Ｙ上の電位は徐々に低下するものの、その電位は上記電位ＰＶMAXよりもその絶対値が小なる電位ＰＶ１に止まる。この際、かかる電位ＰＶ１が第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位ＰＶとなる。第２リセットパルスＲＰ２Ｙ２の電位がＰＶ１に到達後、ピーク制御回路ＣＮＴは、スイッチング素子Ｓ１をオフ状態に切り替えて、行電極Ｙをハイインピーダンス状態にする。この状態を所定期間（ＴＱMAX−ＴＱ１）に亘り維持した後、Ｙ電極ドライバ５３は、次の第２選択書込アドレス行程Ｗ２Ｗにおいて行電極Ｙに印加すべきベースパルスＢＰ−の印加を開始する。よって、ピーク電位制御駆動Ｂによれば、図８（Ｂ）に示すように、行電極Ｙ上の電位が徐々に低下して負極性ピーク電位としてのＰＶ１に到った後、この電位ＰＶ１の状態を所定期間（ＴＱMAX−ＴＱ１）に亘り維持した波形を有する第２リセットパルスＲＰ２Ｙ２が生成される。
【００６８】
ピーク電位制御駆動Ｃでは、ピーク制御回路ＣＮＴは、上記期間ＴＱMAXだけスイッチング素子Ｓ１をオン状態に設定すると共に、ピーク電位設定信号ＲＰＳに応じて、直流電源Ｂ１において生成させるべき負極性の電位ＰＶMAXを他の電位に変更する。よって、ピーク電位制御駆動Ｃにより、直流電源Ｂ１において生成させるべき負極性の電位ＰＶMAXを、この電位ＰＶMAXよりも小なる電位ＰＶ１に変更すると、図８（Ｃ）に示す如く、図８（Ｑ）の場合よりも早いタイミングで負極性のピーク電位ＰＶ１に到る波形を有する第２リセットパルスＲＰ２Ｙ２が生成される。
【００６９】
ピーク電位制御駆動Ｄでは、ピーク制御回路ＣＮＴは、上記期間ＴＱMAXだけスイッチング素子Ｓ１をオン状態に設定すると共に、ピーク電位設定信号ＲＰＳに応じて、可変抵抗ＶＲ１の抵抗値を変更する。よって、ピーク電位制御駆動Ｄにより、可変抵抗ＶＲ１の抵抗値を高くするほど、図８（Ｄ）の如く、第２リセットパルスＲＰ２Ｙ２における電位立下がり区間での時間経過に伴う電位変化率が低くなり、その分だけ最終的に到達する負極性ピーク電位の値が小さくなる。
【００７０】
尚、図４又は図５に示されるリセット行程（Ｒ１、Ｒ２）では、その前半部でリセットパルス（ＲＰ１Ｙ１、ＲＰ２Ｙ１）を行電極Ｙ１〜Ｙｎへ印加することにより列側陰極放電としての第１リセット放電を生起させるようにしているが、これらリセットパルスＲＰ１Ｙ１及びＲＰ２Ｙ１の内の一方、或いは両方の印加を省略しても良い。
【００７１】
例えば、図４又は図５に示される第１リセット行程Ｒ１に代わり、図９に示す如き第１リセット行程Ｒ１を採用する。図９に示す第１リセット行程Ｒ１の前半部では、行電極Ｙ１〜Ｙｎを接地電位に固定する。又、図４又は図５に示される第２リセット行程Ｒ２に代わり、図１０に示す如き第２リセット行程Ｒ２を採用する。図１０に示す第２リセット行程Ｒ２の前半部では、行電極Ｙ１〜Ｙｎを接地電位に固定する。
【００７２】
又、上記実施例において、ピーク電位設定部５は、ピーク電位設定信号ＲＰＳを生成する為のパラメータとして、累積使用時間信号ＲＴ、サスティンパルス数信号ＳＮ及び黒表示セル数信号ＢＮを用いているが、かかるパラメータの内で累積使用時間信号ＲＴについては省略しても構わない。
【００７３】
又、上記実施例においては、ＳＦ２のサスティン行程Ｉにおいて印加すべきサスティンパルス数が１回の場合（図４に示す）と、３回の場合（図５に示す）との２通りだけ例示したが、それ以上であっても構わない。
【００７４】
又、図１中にＰＤＰ５０の画面周辺の照度を検出する外光センサ（図示せぬ）を設け、ピーク電位設定回路５は、その照度が所定値以上である場合には黒表示セル数信号ＢＮに係らず、第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位を、その絶対値が大なる所定の負極性電位、例えば図６に示す電位Ｌ５に固定設定するようにしても良い。すなわち、比較的明るい環境下でＰＤＰの視聴を行う場合には、リセット放電を微弱化して暗コントラストを高めても、その差異が視聴者には視認されにくいので、この際、サスティン行程Ｉでの誤放電を防止すべく第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位の絶対値を高めに設定するのである。
【図面の簡単な説明】
【００７５】
【図１】本発明に基づくプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図３】各階調毎の発光パターンを示す図である。
【図４】図２に示される発光駆動シーケンスに従ってＰＤＰ５０に印加すべき各種駆動パルスにおける第１パルス印加シーケンスを示す図である。
【図５】図２に示される発光駆動シーケンスに従ってＰＤＰ５０に印加すべき各種駆動パルスにおける第２パルス印加シーケンスを示す図である。
【図６】ピーク電位設定部５による第２リセットパルスＲＰ２Ｙ２の負極性ピーク電位の設定動作の一例を示す図である。
【図７】第２リセットパルス生成回路の構成を示す図である。
【図８】第２リセットパルス生成回路におけるピーク電位制御駆動Ａ〜Ｄ各々での第２リセットパルスＲＰ２Ｙ２の生成動作を示す図である。
【図９】図４又は図５に示される第１リセット行程Ｒ１でのリセットパルスの他の印加形態を示す図である。
【図１０】図４又は図５に示される第２リセット行程Ｒ２でのリセットパルスの他の印加形態を示す図である。
【主要部分の符号の説明】
【００７６】
２        黒表示セル数設定部
３        サスティンパルス数設定部
５        ピーク電位設定部
６        累積使用時間計数部
５０      ＰＤＰ
５３      Ｙ電極ドライバ
５６      駆動制御部
【図１】
2009222766.tif 000003
【図２】
2009222766.tif 000004
【図３】
2009222766.tif 000005
【図４】
2009222766.tif 000006
【図５】
2009222766.tif 000007
【図６】
2009222766.tif 000008
【図７】
2009222766.tif 000009
【図８】
2009222766.tif 000010
【図９】
2009222766.tif 000011
【図１０】
2009222766.tif 000012