(57)【要約】【課題】高周波特性を重視する回路に接続される電極パッドの寄生容量の増大を抑える。【解決手段】半導体チップ１００は、複数の内部回路と、外縁近傍に設けられ、それぞれ複数の内部回路のいずれかに電気的に接続された複数の電極パッドとを含む。複数の電極パッドは、プローブが接するためのプローブ用領域１０４と、プローブ用領域１０４とは異なる位置に設けられ、ワイヤ１０８をボンディングするためのボンディング用領域とを含む長パッド１０２と、ボンディング用領域を含むがプローブ用領域を含まない構成とすることにより長パッド１０２よりもパッド面積が小さく形成された高周波信号を入出力する高周波用の小パッド１１０とを含む。【選択図】図１
2009130217.tif 000002
【特許請求の範囲】
【請求項１】
複数の内部回路が設けられた半導体チップ領域を有し、前記半導体チップ領域の外縁近傍に設けられ、それぞれ前記複数の内部回路のいずれかに電気的に接続された複数の電極パッドを含む半導体装置であって、
前記複数の電極パッドは、
プローブが接するためのプローブ用領域と、前記プローブ用領域とは異なる位置に設けられ、ワイヤをボンディングするためのボンディング用領域とを含む第１の電極パッドと、
前記ボンディング用領域を含むが前記プローブ用領域を含まない構成とすることにより前記第１の電極パッドよりもパッド面積が小さく形成された高周波信号を入出力する高周波用の第２の電極パッドと、
を含む半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記高周波信号は、８００ＭＨｚ以上の信号である半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記第１の電極パッドおよび前記第２の電極パッドは、前記半導体チップの前記外縁に沿った方向に幅、当該方向に垂直な方向に長さを有するように配置され、前記第２の電極パッドの長さが前記第１の電極パッドの長さよりも短い半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第２の電極パッドは、前記ワイヤをボンディングするボールの直径ｄに応じて、長さがｄ×１．５以下となるように構成された半導体装置。
【請求項５】
請求項３に記載の半導体装置において、
前記第１の電極パッドおよび前記第２の電極パッドは、当該電極パッドにボンディングされるワイヤの数ｎ、および各ワイヤをボンディングするボールの直径ｄに応じて、幅がｎ×ｄ×１．５以下となるように構成された半導体装置。
【請求項６】
請求項１から５いずれかに記載の半導体装置において、
前記第２の電極パッドは、前記第１の電極パッドよりも前記半導体チップ領域の内部に設けられた半導体装置。
【請求項７】
請求項１から６いずれかに記載の半導体装置において、
３つ以上の前記第２の電極パッドが、前記半導体チップ領域の一端近傍に前記一端に沿って一列に並べて配置され、
前記３つ以上の前記第２の電極パッドのうち、両端に配置された第２の電極パッドには、接地電位が印加された半導体装置。
【請求項８】
請求項１から７いずれかに記載の半導体装置を製造する方法であって、
前記第１の電極パッドに接続された前記内部回路を試験対象としてプロービングを行う工程と、
前記半導体装置をチップ化して、前記第１の電極パッドおよび前記第２の電極パッドを対象としてワイヤボンディングを行い、パッケージを組み立てる工程と、
前記ワイヤを介して、前記第１の電極パッドおよび前記第２の電極パッドに接続された前記内部回路を試験対象として試験する工程と、
を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および当該半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、チップサイズの縮小に伴って、プロービングおよびボンディングに用いられる電極パッドの面積も縮小されてきている。また、電極パッドにワイヤ（金線）をボンディングする際のワイヤの先のボール面積も縮小されてきており、ボールと電極パッドとの接触面積も減ってきている。そのため、面積の小さい電極パッドを用いた場合、電極パッド表面にプローブの針傷が残っていると、その後に電極パッドにワイヤをボンディングする際のボンディング強度が低下するという課題が生じる。
【０００３】
このようなボンディング強度の低下を防ぐために、テスト時にプローブが接するプローブ用領域と、テスト後にワイヤをボンディングするためのボンディング用領域とを異ならせるようにした電極パッドが用いられている。特許文献１（特開平１１−７４４６４号公報）には、それぞれ組み立て用パッドと探針用パッドとを合わせ持つ、大きさの異なる２つのパッドが記載されている。当該文献では、隣接するパッドの探針用パッドの位置をずらすことにより、テスタ用プローブカードを作成する場合に探針の針元の部分の針経が大きい場合でも狭ピッチでのプロービングが可能となっている。
【０００４】
また、特許文献２（特開平２−２４１０４６号公報）には、ワイヤボンディング用のパッドと、当該パッドよりも大面積のウェハプローバ用パッドとがそれぞれ設けられた構成が記載されている。ウェハプローバ用パッドに対するプロービングの後に、ウェハプローバ用パッドとワイヤボンディング用パッドおよび内部回路とを接続する配線が切断される。
【特許文献１】特開平１１−７４４６４号公報
【特許文献２】特開平２−２４１０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、電極パッドの異なる場所にボンディング用領域とプローブ用領域とを設けようとすると、プロービングとボンディングとを一箇所で行う場合に比べて電極パッドの面積が２倍近く大きくなってしまう。電極パッドの面積が増大すると、電極パッドと半導体基板との間の寄生容量も増大する。高周波特性を重視する回路に接続される電極パッドにおいては、このような寄生容量の増大が問題となる。
【課題を解決するための手段】
【０００６】
本発明によれば、
複数の内部回路が設けられた半導体チップ領域を有し、前記半導体チップ領域の外縁近傍に設けられ、それぞれ前記複数の内部回路のいずれかに電気的に接続された複数の電極パッドを含む半導体装置であって、
前記複数の電極パッドは、
プローブが接するためのプローブ用領域と、前記プローブ用領域とは異なる位置に設けられ、ワイヤをボンディングするためのボンディング用領域とを含む第１の電極パッドと、
前記ボンディング用領域を含むが前記プローブ用領域を含まない構成とすることにより前記第１の電極パッドよりもパッド面積が小さく形成された高周波信号を入出力する高周波用の第２の電極パッドと、
を含む半導体装置が提供される。
【０００７】
また、本発明によれば、
上記の半導体装置を製造する方法であって、
前記第１の電極パッドに接続された前記内部回路を試験対象としてプロービングを行う工程と、
前記半導体装置をチップ化して、前記第１の電極パッドおよび前記第２の電極パッドを対象としてワイヤボンディングを行い、パッケージを組み立てる工程と、
前記ワイヤを介して、前記第１の電極パッドおよび前記第２の電極パッドに接続された前記内部回路を試験対象として試験する工程と、
を含む半導体装置の製造方法が提供される。
【０００８】
このような構成により、高周波信号を入出力するパッドの半導体装置への寄生容量を低減できるため、内部回路と外部との信号のやり取りを良好に行うことができる。また、高周波信号を入出力するパッドにおいては、プロービングを行わず、組み立て後の試験のみを行うため、プローブの針傷が生じないので、パッドとワイヤのボンディング強度の低下も防ぐことができる。
【０００９】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明によれば、高周波特性を重視する回路に接続される電極パッドの寄生容量の増大を抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
本実施の形態において、半導体装置は、複数の内部回路が設けられた半導体チップ領域を有し、半導体チップ領域の外縁近傍に設けられ、それぞれ複数の内部回路のいずれかに電気的に接続された複数の電極パッドを含む。すなわち、半導体装置をチップ化した後に、電極パッドは半導体チップのチップ端付近に設けられる。複数の電極パッドは、半導体チップ上の内部回路に外部からの信号や電源を供給するためのワイヤをボンディングする機能を有する。本実施の形態において、複数の電極パッドは、高周波信号をやりとりする高周波用の電極パッドと、電源や低周波信号をやりとりする電極パッドとを含み、高周波用の電極パッドの面積を電源や低周波信号をやりとりする電極パッドよりも小さくする。なお、以下の実施の形態において、８００ＭＨｚ以上の信号を高周波信号とすることができる。
【００１３】
図１は、本実施の形態における半導体チップの構成を部分的に示す平面図である。図１（ａ）は、半導体チップのチップ端付近を部分的に示す図である。図１（ｂ）および図１（ｃ）は、それぞれ長パッド１０２および小パッド１１０の構成を示す平面図である。
【００１４】
半導体チップ１００は、長パッド（第１の電極パッド）１０２と小パッド（第２の電極パッド）１１０とを含む。長パッド１０２は、高周波用以外の電極パッド、小パッド１１０は、高周波用の電極パッドである。
【００１５】
長パッド１０２は、プローブ用領域１０４とボンディング用領域１０６’とを含む。長パッド１０２のボンディング用領域１０６’には、ボール１０６が設けられ、ボール１０６によってワイヤ１０８が長パッド１０２と電気的に接続されている。一方、小パッド１１０は、長パッド１０２よりもパッド面積が小さく、ボンディング用領域１１２’のみを含み、プローブ用領域を含まない。小パッド１１０のボンディング用領域１１２’には、ボール１１２が設けられ、ボール１１２によってワイヤ１１４が小パッド１１０に電気的に接続されている。ワイヤ１０８およびワイヤ１１４は、たとえば金線とすることができる。
【００１６】
ここで、半導体チップのチップ端（半導体チップ領域の外縁）に沿った方向に幅、当該方向に垂直な方向に長さを有するように長パッド１０２および小パッド１１０を配置することとする。この状態で、小パッド１１０の幅をＸ２、長さをＹ２とすると、Ｘ２およびＹ２は、ボール１１２の直径に応じて設定される。ボール１１２の直径は、組み立て技術、プロービング技術の進展によって変化するが、Ｘ２およびＹ２は、たとえばボール１１２の直径の１．５倍以下とすることができる。
【００１７】
長パッド１０２は、パッド面積が大きいほど、ボール形成する場所とプロービングする場所を区別することができるので、組み立てという面からは有利である。一方、長パッド１０２においても、パッド・基板間の寄生容量を低く抑えることが好ましいため、また半導体チップ１００を微細化するために、できるだけ小さい方がよい。長パッド１０２の幅をＸ１、長さをＹ１とすると、長パッド１０２の幅Ｘ１は、ボール１０６の直径に応じて設定される。ボール１１２の直径も、組み立て技術、プロービング技術の進展によって変化する。Ｘ１は、たとえばボール１０６の直径の１．５倍以下とすることができる。
【００１８】
長パッド１０２の長さＹ１は、小パッド１１０の長さＹ２より大きくなるように設計される。長パッド１０２の長さＹ１は、小パッド１１０の長さＹ２の１．５倍以上となるように設計することができる。これにより、プロービングを行った場合でも、ボール剥がれを抑えるようにすることができる。また、長パッド１０２の長さＹ１は、小パッド１１０の長さＹ２の２倍以下となるように設計される。これにより、寄生容量を抑えることができるとともに、半導体チップ１００のサイズを小さく保つことができる。
【００１９】
図８は、高周波回路で高性能な特性を要求されるＬＮＡ（Low Noise Amplifier）に信号を供給するための入力パッドとして長パッド１０２および小パッド１１０を用いた場合の、周波数（ＧＨｚ）とＬＮＡのノイズ特性（Noise Figure）（ｄＢ）との関係を示す図である。ここで、長パッド１０２は、小パッド１１０と同じ幅を有し、小パッド１１０の２倍の長さを有する構成とした。
【００２０】
周波数が８００ＭＨｚ以上となると、入力パッドとして長パッド１０２を用いた場合と小パッド１１０を用いた場合とで、ノイズ特性に１０％以上の差が生じることが示された。このような観点から、周波数が８００ＭＨｚ以上の高周波信号を入出力するための電極パッドとしては、小パッド１１０を用いることが好ましい。
【００２１】
図２は、本実施の形態における半導体チップ１００の製造手順を示すフローチャートである。
本実施の形態において、まず、半導体ウェハ上で、長パッド１０２のみを対象としてプロービングを行い、長パッド１０２に接続された内部回路を試験する（Ｓ１０）。つづいて、半導体装置をチップ化して、長パッド１０２および小パッド１１０を対象としてワイヤボンディングを行い、パッケージを組み立てる（Ｓ２０）。その後、ワイヤを介して長パッド１０２および小パッド１１０に接続された内部回路を試験する（Ｓ３０）。
【００２２】
すなわち、本実施の形態において、高周波特性の測定は、ウェハ状態では行わず、パッケージ組み立て後に行う。これにより、高周波用の小パッド１１０には、プローブ用領域を設ける必要がなくなり、小パッド１１０の面積を小さくすることができる。また、小パッド１１０にはプローブの針傷が生じないので、ワイヤ１１４のボンディング強度も高く保つことができる。
【００２３】
次に、図３から図７を参照して、半導体チップ１００における長パッド１０２および小パッド１１０の配置の具体例を説明する。各例は、それぞれ利点があり、適用される半導体チップ１００の種類に応じて、適宜好ましい配置が採用される。
【００２４】
図３は、半導体チップ１００のチップ端に、長パッド１０２および小パッド１１０が同列に配置された例を示す平面図である。小パッド１１０は、高周波回路領域１２０に接続される。ここでは、各パッドにはそれぞれワイヤが１本ずつボンディングされている。
【００２５】
図４は、３つの小パッド１１０（第１の小パッド１１０ａ、第２の小パッド１１０ｂ、および第３の小パッド１１０ｃ）が、半導体チップ１００の一端近傍に一端に沿って一列に並べて配置された構成を示す平面図である。この例においても、長パッド１０２および小パッド１１０は、半導体チップ１００のチップ端に同列に配置されている。ここでも、各パッドにはそれぞれワイヤが１本ずつボンディングされている。
【００２６】
図４（ａ）では、第１の小パッド１１０ａ、第２の小パッド１１０ｂ、および第３の小パッド１１０ｃに、それぞれ信号（Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３）、が印加されている。このような構成とすることにより、高周波信号を入出力するパッドの基板との寄生容量を低減できる。
【００２７】
また、同じ信号（たとえばＶｓｉｇ１）を複数のワイヤを介して印加する場合、一つの小パッド１１０から複数のワイヤを引き出せるように、小パッド１１０を幅広に構成することもできる。その例を図５に示す。この場合も、小パッド１１０は、引き出すワイヤの数をｎ、ボール１１２の直径をｄとすると、幅Ｘ２が、ｎ×ｄ×１．５以下となるようにすることができる。また、小パッド１１０の長さＹ２は、ボール１１２の直径ｄの１．５倍以下とすることができる。このような構成においても、長パッドよりも長さが短くワイヤあたりのパッド面積を小さくすることができるので寄生容量を低減できる。また一つの信号Ｖｓｉｇ１のリードを３本並列にすることにより、リードの寄生抵抗および寄生インダクタンスを低減することができる。
【００２８】
また、図４（ｂ）に示したように、３つの小パッド１１０のうち、両端に配置された第１の小パッド１１０ａおよび第３の小パッド１１０ｃには接地電位（ＧＮＤ）を印加するようにすることもできる。ここで、真ん中に配置された第２の小パッド１１０ｂにのみ信号（たとえばＶｓｉｇ１）を印加する。このような構成とすることにより、第２の小パッド１１０ｂおよび第２の小パッド１１０ｂに接続される高周波回路領域１２０を周囲の長パッド１０２や他の回路からシールドすることができる。なお、ここでは３つの小パッド１１０のみを示しているが、小パッド１１０の数を４以上として、両端に配置された小パッド１１０に接地電位を印加するとともに、その間に配置された複数の小パッド１１０に信号を印加するようにすることもできる。さらに、小パッド１１０の数を４以上として、接地電位を印加するパッドと信号を印加するパッドとを交互に配置するようにすることもできる。
【００２９】
図６は、長パッド１０２が小パッド１１０よりも半導体チップ１００内部に設けられた例を示す平面図である。
図６（ａ）は、図４（ａ）および図４（ｂ）に示したのと同様に、３つの小パッド１１０（第１の小パッド１１０ａ、第２の小パッド１１０ｂ、および第３の小パッド１１０ｃ）が並べて配置された構成を示す平面図である。この例において、第１の小パッド１１０ａ、第２の小パッド１１０ｂ、および第３の小パッド１１０ｃは、半導体チップ１００のチップ端に一列に配置されている。一方、長パッド１０２は、第１の小パッド１１０ａ、第２の小パッド１１０ｂ、および第３の小パッド１１０ｃよりも半導体チップ１００の内部に設けられている。また、長パッド１０２は、第１の小パッド１１０ａまたは第３の小パッド１１０ｃと幅方向に重なった千鳥状に配置される。これにより、多くのパッドを配置することができるため、微細化しつつピン数が多い製品にも対応可能となる。このような配置としても、ワイヤをボンディングする位置座標を予めボンダーに入力しておけば、組み立て上の問題なくボンディングを行うことができる。
【００３０】
このような構成においても、第１の小パッド１１０ａ〜第３の小パッド１１０ｃに同じ信号が印加されるようにしてもよく、第２の小パッド１１０ｂにのみ信号が印加されて、第１の小パッド１１０ａおよび第３の小パッド１１０ｃには、接地電位が印加されるようにしてもよい。
【００３１】
図６（ｂ）は、図６（ａ）に示した構成の第１の小パッド１１０ａおよび第３の小パッド１１０ｃを削除した例を示す図である。このように、第２の小パッド１１０ｂに隣接する小パッドを削除することにより、第２の小パッド１１０ｂと周囲のパッドとの寄生容量を低減することができる。なお、長パッド１０２において、ボンディング用領域１０６’とプローブ用領域１０４とは、図６（ａ）に示したようにプローブ用領域１０４をチップ端側に配置しても、図６（ｂ）に示したようにボンディング用領域１０６’をチップ端側に配置してもいずれでもよい。
【００３２】
図７は、小パッド１１０が長パッド１０２よりも半導体チップ１００内側に設けられた例を示す図である。図７（ａ）は、平面図、図７（ｂ）は、斜視図を示す。
【００３３】
ここでは、複数の長パッド１０２が半導体チップ１００のチップ端に一列に配置されており、小パッド１１０は、長パッド１０２よりも内側に配置されている。複数の小パッド１１０と複数の長パッド１０２とは、千鳥状に配置されている。これにより、多くのパッドを配置することができるため、微細化しつつピン数が多い製品にも対応可能となる。
【００３４】
また、このような構成とすることにより、小パッド１１０と高周波回路領域１２０との配線長を短くすることができ、小パッド１１０と高周波回路領域１２０とを結ぶ配線の寄生容量、寄生抵抗、寄生インダクタンスを効果的に削減することができる。一方、小パッド１１０から半導体チップ１００外部のステッチとの間のワイヤ１１４の長さを長くすることができるため、小パッド１１０とステッチとの間にワイヤ１１４を大きなループで長く引き回すことができて、インダクタンスを付加することも可能となる。たとえば、ワイヤ１１４として直径が２５μｍΦ程度の金線リードを用いた場合、０．８ｎＨ／ｍｍ程度のインダクタンスが得られる。従って、図７に示したように、小パッド１１０を半導体チップ１００内部に配置して、小パッド１１０とステッチまでの距離を５〜６ｍｍ程度とした場合、４〜５ｎＨ程度のインダクタンスを得ることができる。
【００３５】
なお、以上の実施の形態で示した具体例の全てにおいて、高周波用の小パッド１１０の下には、入出力保護回路等の回路を設けないようにすることができる。これにより、小パッド１１０と回路との間の寄生容量等が生じないようにすることができる。一方、チップ面積縮小のために、長パッド１０２の下には入出力保護回路等の回路を設けてもよい。
【００３６】
以上のように、本実施の形態における半導体チップ１００の構成および半導体チップ１００の製造方法（試験方法）により、高周波信号を入出力するパッドの寄生容量を低減できるため、内部回路と外部との信号のやり取りを良好に行うことができる。また、高周波信号を入出力するパッドにおいては、プロービングを行わず、組み立て後の試験のみを行うため、プローブの針傷が生じないので、パッドとワイヤのボンディング強度の低下も防ぐことができる。
【００３７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態における半導体チップの構成を部分的に示す平面図である。
【図２】本発明の実施の形態における半導体チップの製造手順を示すフローチャートである。
【図３】本発明の実施の形態における半導体チップにおける長パッドおよび小パッドの配置の具体例を示す図である。
【図４】本発明の実施の形態における半導体チップにおける長パッドおよび小パッドの配置の具体例を示す図である。
【図５】本発明の実施の形態における半導体チップにおける長パッドおよび小パッドの配置の具体例を示す図である。
【図６】本発明の実施の形態における半導体チップにおける長パッドおよび小パッドの配置の具体例を示す図である。
【図７】本発明の実施の形態における半導体チップにおける長パッドおよび小パッドの配置の具体例を示す図である。
【図８】高周波回路で高性能な特性を要求されるＬＮＡ（Low Noise Amplifier）に信号を供給するための入力パッドとして長パッドおよび小パッドを用いた場合の、周波数（ＧＨｚ）とＬＮＡのノイズ特性（Noise Figure）（ｄＢ）との関係を示す図である。
【符号の説明】
【００３９】
１００ 半導体チップ
１０２ 長パッド
１０４ プローブ用領域
１０６ ボール
１０６’ ボンディング用領域
１０８ ワイヤ
１１０ 小パッド
１１０ａ 第１の小パッド
１１０ｂ 第２の小パッド
１１０ｃ 第３の小パッド
１１２ ボール
１１２’ ボンディング用領域
１１４ ワイヤ
１２０ 高周波回路領域
【図１】
2009130217.tif 000003
【図２】
2009130217.tif 000004
【図３】
2009130217.tif 000005
【図４】
2009130217.tif 000006
【図５】
2009130217.tif 000007
【図６】
2009130217.tif 000008
【図７】
2009130217.tif 000009
【図８】
2009130217.tif 000010