(57)【要約】 【課題】  時分割調光時に負荷が何らか理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態に圧電トランスを保護し、限流試験規格を満足し、起動時、負荷オープン時、負荷インピーダンスが高い場合に誤判定をしない圧電トランス駆動回路を提供する。【解決手段】  圧電トランス入出力電圧検出回路２０７を設け、圧電トランス１０２に入力電圧が印加されている期間または、時分割駆動制御回路３０６が圧電トランス１０２を駆動させる信号を出力している期間において、圧電トランス１０２からの出力電圧がない場合や小さい場合に周波数掃引発振器２０５の掃引範囲を変更し、圧電トランス出力電力を小さくする。【選択図】  図１
2009100619.tif 000002
【特許請求の範囲】
【請求項１】
１次側電極から入力交流電圧を印加し、圧電効果を利用して２次側電極から出力交流電圧を出力する圧電トランスと、前記入力交流電圧を出力する駆動回路と、前記入力交流電圧の周波数信号を出力する周波数掃引発振器と、前記２次側電極に負荷の一方の端子を接続して、前記負荷の他方の端子から流出される電流を電圧に変換し第１の基準電圧と比較して前記周波数掃引発振器に周波数掃引方向を決定する信号を与える負荷電流比較回路と、前記出力交流電圧を入力し分圧整流し第２の基準電圧と比較した結果により前記周波数掃引発振器に周波数掃引方向を決定する信号を与える出力電圧比較回路と、前記駆動回路に対し駆動及び駆動停止の信号を出力する時分割駆動制御回路と、前記入力交流電圧及び前記出力交流電圧を入力し比較した結果を前記周波数掃引発振器に出力する圧電トランス入出力電圧検出回路を備えた圧電トランス駆動回路であって、前記圧電トランス入出力電圧検出回路に接続された、前記入力交流電圧と前記出力交流電圧が、前記入力交流電圧が印加されている所定期間内に、前記出力交流電圧がない場合には、前記周波数掃引発振器の周波数掃引範囲を変更することを特徴とする圧電トランス駆動回路。
【請求項２】
前記圧電トランス入出力電圧検出回路は、前記入力交流電圧に対する前記出力交流電圧の時間遅れ分の遅延回路を有し、前記入力交流電圧を前記遅延回路を介した後に前記出力交流電圧と比較することを特徴とする請求項１に記載の圧電トランス駆動回路。
【請求項３】
前記入力交流電圧が印加されている所定期間内に、前記出力交流電圧がない状態を一定時間継続した場合には、前記駆動回路の動作を停止する手段を備えたことを特徴とする請求項１または２のいずれかに記載の圧電トランス駆動回路。
【請求項４】
１次側電極から入力交流電圧を印加し、圧電効果を利用して２次側電極から出力交流電圧を出力する圧電トランスと、前記入力交流電圧を出力する駆動回路と、前記入力交流電圧の周波数信号を出力する周波数掃引発振器と、前記２次側電極に負荷の一方の端子を接続して、前記負荷の他方の端子から流出される電流を電圧に変換し第１の基準電圧と比較して前記周波数掃引発振器に周波数掃引方向を決定する信号を与える負荷電流比較回路と、前記出力交流電圧を入力し分圧整流し第２の基準電圧と比較した結果により前記周波数掃引発振器に周波数掃引方向を決定する信号を与える出力電圧比較回路と、前記駆動回路に対し駆動及び駆動停止の信号を出力する時分割駆動制御回路と、前記時分割駆動制御回路の出力及び前記出力交流電圧を入力し比較した結果を前記周波数掃引発振器に出力する圧電トランス入出力電圧検出回路を備えた圧電トランス駆動回路であって、前記圧電トランス入出力電圧検出回路に接続された前記時分割駆動制御回路の出力と前記出力交流電圧が、前記時分割駆動制御回路が前記圧電トランスを駆動させる信号を出力している所定期間内に前記出力交流電圧がない場合には、前記周波数掃引発振器の周波数掃引範囲を変更することを特徴とする圧電トランス駆動回路。
【請求項５】
前記圧電トランス入出力電圧検出回路は、前記時分割駆動制御回路が出力する前記圧電トランスを駆動させる信号に対する前記出力交流電圧の時間遅れ分の遅延回路を有し、前記時分割駆動制御回路が前記圧電トランスを駆動させる信号を前記遅延回路を介した後に前記出力交流電圧と比較することを特徴とする請求項４に記載の圧電トランス駆動回路。
【請求項６】
前記時分割駆動制御回路が前記圧電トランスを駆動させる信号を出力している所定期間内に前記出力交流電圧がない状態を一定時間継続した場合には、前記駆動回路の動作を停止する手段を備えたことを特徴とする請求項４または５のいずれかに記載の圧電トランス駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置のバックライト用放電管の電源装置に使用して好適な圧電トランスの駆動回路に関し、特に負荷が何らかの理由でグランド電位へ短絡された状態や負荷インピーダンスが低い状態において、圧電トランスを保護する機能を持つ圧電トランス駆動回路に関する。
【背景技術】
【０００２】
圧電トランスは、圧電材料に１次側及び２次側電極を設け、１次側電極に圧電トランスの共振周波数付近の入力交流電圧を印加して圧電トランスを共振させ、機械的振動により２次側電極に発生する出力交流電圧を取り出す素子である。
【０００３】
液晶表示装置のバックライト用放電管の電源装置に電圧を与える圧電トランスの駆動回路に要求される項目としては、負荷が何らかの理由により、オープンになった状態や、グランド電位と短絡された状態や、負荷インピーダンスが低い状態になったような場合でも圧電トランスが過振動により割れないよう対策が施されていることであり、特に時分割調光を採用する際にも対応できるような対策が施されていることが必要である。これらの項目に着目して従来の技術について説明する。
【０００４】
従来の圧電トランス駆動回路としては、特許文献１に開示されている技術がある。図７は、従来例１の圧電トランス駆動回路のブロック回路図である。駆動回路２０１は、圧電トランス１０２の１次側電極１０６に接続しており、周波数掃引発振器２０５からの周波数掃引信号を圧電トランス１０２の駆動に必要な交流波形に変換して、圧電トランス１０２を駆動する。圧電トランス１０２の２次側電極１０７は負荷１０３の負荷高圧側端子１０８に接続しており、圧電トランス１０２により昇圧した電圧を負荷高圧側端子１０８に与える。負荷１０３の負荷低圧側端子１０９は、負荷電流比較回路１０４に接続しており、負荷からの流出電流を、負荷電流比較回路１０４に流入する。負荷電流比較回路１０４では、流入してきた負荷電流を電流―電圧変換を行い、あらかじめ与えられている設定負荷電流値に相当する基準電圧ＶｒｅｆＡと比較をする。負荷電流比較回路１０４は、周波数掃引発振器２０５と接続しており、負荷電流比較回路１０４の比較結果を周波数掃引発振器２０５に与える。周波数掃引発振器２０５は、負荷電流比較回路１０４の比較結果に従って周波数掃引の方向を決めている。
【０００５】
図８は、圧電トランスの出力電力及び効率を示すグラフである。図８に示したように、圧電トランスの場合は、最大出力電力を示す駆動周波数以上の周波数で用いたほうが効率(電力比)が大きいことが知られている。
【０００６】
図９は、従来例１の圧電トランス駆動回路の圧電トランスの駆動周波数と負荷電流の時間変化を示すグラフである。図９に示したように、圧電トランスを効率良く駆動するためには、電圧利得の変化にともなって負荷電流が最大となる周波数以上の範囲にて、圧電トランスを駆動するために設定した負荷電流になるまで入力周波数を高い方から低い方に掃引し、設定負荷電流を通過した時点で駆動周波数掃引方向を反転し駆動周波数を上昇させ、再び設定負荷電流を通過した時点で周波数掃引方向を反転し駆動周波数を下降させる。この動作を繰り返すことにより負荷電流を設定値近傍に制御している。
【０００７】
一方、図１０は、従来例１の圧電トランス駆動回路の設定負荷電流値に達しない場合の圧電トランスの駆動周波数と負荷電流の時間変化を示すグラフである。図１０に示したように、あらかじめ設定してある掃引周波数の下限で駆動周波数掃引方向を反転し駆動周波数を上昇に切り換える。周波数の上昇はあらかじめ設定してある掃引周波数の上限まで上昇した時点で駆動周波数掃引方向を反転し駆動周波数を下降にし、再び設定負荷電流になる入力周波数になるまで周波数を高い方から低い方に掃引をはじめるようにしている。このような動作を繰り返すことにより負荷のインピーダンス変化が生じても設定負荷電流値に近づけることができる。この時、周波数の掃引上昇速度を下降速度より大きく設定することにより、負荷電流を設定値近傍に安定させる動作をより高速で行なえるとともに、発振の発生を防止している。
【０００８】
圧電トランスは、負荷インピーダンスの増加にともない電圧利得が増加する特性を持っているため、負荷が何らかの理由でオープンとなった場合には出力電圧が急激に増加し、それに伴い圧電トランスの振動速度も急激に増加し圧電トランスが割れてしまうことがある。
【０００９】
その対策として、従来例１の駆動回路においては、出力電圧を監視して制御を行っている。図７に示すように、出力電圧比較回路２０６が設けられており、出力電圧比較回路２０６では、圧電トランス１０２の２次電極１０７に出力される電圧を分圧整流する機能を有し、分圧整流した電圧をあらかじめ設定してある基準電圧VｒｅｆＢと比較し、圧電トランス１０２の２次側電極１０７に出力される電圧があらかじめ設定した出力電圧に対して越えているか否かを判定し、判定結果を周波数掃引発振器２０５に与える。周波数掃引発振器２０５は、出力電圧比較回路２０６の判定結果があらかじめ設定してある出力電圧を越えたと判定した場合は、周波数の掃引方向を周波数が減少する方向から周波数を増加する方向に反転し周波数掃引方向を切り換えるように制御する。
【００１０】
図１１は、従来例１の圧電トランス駆動回路の負荷オープン時に出力電圧が上昇した場合の圧電トランスの駆動周波数と出力電圧の時間変化を示すグラフである。上記のような図７における出力電圧比較回路２０６等により、設定電圧を越えないように駆動周波数を制御して過振動により圧電トランスが割われてしまうことを防止している。
【００１１】
また、図７に示す従来例１の圧電トランス駆動回路では、時分割駆動制御回路３０６が、駆動回路２０１と周波数掃引発振器２０５に接続されている。時分割駆動制御回路３０６は、圧電トランスの駆動周波数に対して１００分の１以下の低い周波数で、デューティ制御電圧Ｖｄｕｔｙに従って出力デューティが制御された信号を発生する。駆動回路２０１は、時分割駆動制御回路３０６からの駆動停止信号により、圧電トランス１０２の１次側電極１０６に与える駆動電圧の出力を一時的に停止する機能を有しており、圧電トランスの平均出力電力を制御している。また、周波数掃引発振器２０５は時分割駆動制御回路３０６からの駆動停止信号を受けると周波数掃引を停止し、停止時点の駆動周波数に対して周波数をわずかに高い方向にシフトさせる。時分割駆動制御回路３０６からの駆動停止信号解除信号により、再度周波数掃引を開始するときには停止時点の駆動周波数に対してわずかに高い周波数から周波数を減少する方向の周波数掃引を開始する機能を有する。この機能により、時分割駆動の駆動再開時に機械的共振の立ち上がりに伴う駆動波形に対する出力電圧の立ち上がり遅れに起因する負荷電流制御動作の不具合の発生の防止をしている。
【００１２】
次に、従来の圧電トランス駆動回路の他の例として特許文献２に開示されている技術について説明する。図１２は、従来例２の圧電トランス駆動回路における駆動周波数制御回路のブロック回路図である。図１２に示すように駆動周波数制御回路２８は、電流電圧変換回路２２、整流回路２３、比較器２４、積分器２５、比較器２６、ＶＣＯ（電圧制御発振器）２７から構成されている。なお、電流電圧変換回路２２、整流回路２３、比較器２４は図７における負荷電流比較回路１０４に相当する。積分器２５、比較器２６、ＶＣＯ２７は、図７における周波数掃引発振器２０５に相当する。
【００１３】
図１２において、負荷１０３から帰還される電流は、電流電圧変換回路２２内の分圧抵抗（図示せず）により分圧された電圧に変換され、整流回路２３で直流電圧に変換され、比較器２４に入力される。この比較器２４では入力電圧を基準電圧Ｖｒｅｆと比較し、入力電圧が小さい場合には、所定の信号を出力する。積分器２５はこの信号を積分して出力電圧を一定の割合で上昇させる信号を出力する。この積分器２５からの出力電圧は、ＶＣＯ２７に入力される。ＶＣＯ２７は入力された電圧値に反比例した周波数パルスを出力する電圧制御発振器でありこの周波数で圧電トランスを駆動する。よって比較器２４に基準電圧Ｖｒｅｆより小さい電圧が入力された場合は、圧電トランス駆動周波数は低下し続けるように設定されている。すなわち先の例の場合と同様に、図８に示した圧電トランスの駆動周波数がｆ１から低下するように設定されており、圧電トランス共振周波数に近づけることにより、圧電トランスの昇圧比が増加し圧電トランスの出力電流が増加するように構成されている。
【００１４】
図１２に示す回路においては、積分器２５の出力は比較器２６にも入力され基準電圧Ｖｍｉｎと比較される。積分器２５出力が基準電圧Ｖｍｉｎよりも大きくなった場合には、比較器２６は積分器２５に対しリセット信号を出力し、リセット信号を受けた時点で積分器２５はその出力を最小値にリセットする。これにより設定負荷電流値に達しない場合は先の例と同様に、図１０に示すように駆動周波数がある一定の範囲の間を掃引することになる。また出力電圧比較回路２０６からのリセット信号を受けた場合も積分器２５はその出力を最小値にリセットする。これにより負荷オープン時に出力電圧が上昇しても、圧電トランスの駆動周波数と出力電圧は図１１に示したように制御されている。
【００１５】
特許文献２で開示された回路には、時分割調光機能は記載されていない。しかし、時分割調光機能を持たせた場合には、積分器２５には時分割調光時に負荷１０３に電流を流さない期間が発生するので、この期間は積分器２５出力がその直前の出力電圧値を維持する機能を付与する必要がある。さらに従来技術においては負荷１０３に電流を流さない期間は積分器２５出力がその直前の出力電圧値より僅かに高い電圧値を維持する機能を付与することで、時分割調光の駆動再開時に機械的共振の立ち上がりに伴う駆動波形に対する出力電圧の立ち上がり遅れに起因する負荷電流制御動作の不具合の発生を防止することが行われている。
【００１６】
図１３は、従来例２の圧電トランス駆動回路の駆動周波数制御回路におけるＶＣＯのブロック回路図である。ＶＣＯ２７の出力周波数はコンデンサ４０に充放電される周波数で決定し、コンデンサ４０に充放電する周波数は充放電電流値で決定し、この充放電電流値は４個の定電流源で得られる電流値である。定電流源３４で得られる電流値は積分器２５の出力電圧で決定され、積分器２５の出力電圧が大きいほど得られる電流値は小さく設定される。定電流源３６で得られる電流値は、定電流源３４で得られる電流値の２倍になるように設定する。定電流源３５で得られる電流値は抵抗３９の値で決定され、抵抗３９の値が大きい程得られる電流値は小さく設定される。定電流源３７で得られる電流値は、定電流源３５で得られる電流値の２倍になるように設定する。
【００１７】
図１４は、従来例２の圧電トランス駆動回路におけるＶＣＯの動作タイミングチャートである。図１４（ａ）は、従来例２の圧電トランス駆動回路における比較器の非反転入力端子電圧Ｖｎを示す図であり、図１４（ｂ）は、従来例２の圧電トランス駆動回路における比較器の反転入力端子電圧Ｖｒを示す図であり、図１４（ｃ）は、従来例２の圧電トランス駆動回路における比較器の出力電圧Ｖｃを示す図であり、図１４（ｄ）は、従来例２の圧電トランス駆動回路におけるＶＣＯの出力電圧Ｖｖｃｏを示す図である。
【００１８】
コンデンサ４０にチャージされている電荷が無い状態では、比較器３８の反転入力端子電圧Ｖｒは非反転入力端子電圧Ｖｎよりもはるかに小さく、比較器３８の出力Ｖｃは高レベルとなる。比較器３８の出力が高レベルの間、スイッチ４１、スイッチ４２、スイッチ４３はオフ状態となり反転入力端子電圧Ｖｒと出力電圧Ｖｖｃｏは一定の割合で上昇を続ける。反転入力端子電圧Ｖｒと非反転入力端子電圧Ｖｎが同じ電圧になると、比較器３８の出力Ｖｃは低レベルになり、スイッチ４１、スイッチ４２、スイッチ４３はオン状態になる。非反転入力端子電圧Ｖｎはスイッチ４３がオンになることで分圧され低レベルとなる。コンデンサ４０に流れ込む電流である定電流源３４、定電流源３５の和よりも、コンデンサ４０から流れ出る定電流源３６定電流源３７の和のほうが大きいので、スイッチ４１がオンすることで反転入力端子電圧Ｖｒは一定の割合で下降を続ける。定電流源５０で得られる電流はスイッチ４２を経てグランドに流れ込むので出力電圧Ｖｖｃｏは０Ｖとなる。反転入力端子電圧Ｖｒが非反転入力端子電圧Ｖｎより低くなると、比較器３８の出力Ｖｃは高レベルになり、スイッチ４１、スイッチ４２、スイッチ４３はオフ状態になる。非反転入力端子電圧Ｖｎは高レベルとなる。反転入力端子電圧Ｖｒと出力電圧Ｖｖｃｏは再び一定の割合で上昇を続ける。
【００１９】
以上の動作を繰り返しＶＣＯ２７は発振する。また積分器２５の出力電圧によりＶＣＯ２７の発振周波数を変化させていた。
【００２０】
従来例２の場合には、図８に示したｆ１は、ＶＣＯ２７の発振周波数掃引範囲上限周波数である。このｆ１は、図１２における積分器２５の出力電圧下限値を変更しないかぎりは、図１３におけるＶＣＯ２７内の抵抗３９とコンデンサ４０の値で決定される。図１３に示す回路では抵抗３９を２つの抵抗が並列となる構成にし、一方は直接接地され、一方はスイッチ４４を介して接地する構造としている。抵抗３９をこのような構成とした場合、スイッチ４４をオン状態とすると抵抗３９の合成抵抗値は小さくなり定電流源３５定電流源３７の電流値は大きくなり、Ｖｖｃｏの周波数は高くなる。したがって図１２に示した回路では、負荷が何らか理由でオープンになった場合には、出力電圧比較回路２０６からＶＣＯ２７のスイッチ４４をＯＮさせる信号を出力させることにより圧電トランス１０２の駆動周波数範囲を昇圧比の低い向きに拡大させて、出力電圧を減少させ安全な動作を実現している。
【００２１】
ここで従来例１や従来例２の圧電トランス駆動回路においては、負荷が何らか理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態の対策については、図７や図１２に示した回路には記載されていない。
【００２２】
また、図７に示した従来例１の圧電トランス駆動回路において、圧電トランスの２次側電極１０７は、通常、負荷高圧側端子１０８に接続されるが、組み立て工程での不具合により誤ってグランド電位の部位に接触してしまう等で、負荷電流比較回路１０４に帰還される電流が無いような場合には、駆動回路はあらかじめ設定してある掃引周波数の下限で駆動周波数掃引方向を反転し駆動周波数を上昇に切り換える。周波数の上昇はあらかじめ設定してある掃引周波数の上限まで上昇した時点で駆動周波数掃引方向を反転して駆動周波数を下降し、再び周波数を高い方から低い方に掃引をはじめ、周波数はあらかじめ設定してある上限と下限の間を繰り返し掃引し続ける。この動作の途中で、１０２は非常に大きな振動速度を発生する周波数を通過するため、圧電トランス１０２が割れないように対策が必要である。
【００２３】
ところで、負荷インピーダンスが低い場合やグランドに短絡された場合には、圧電トランスから出力される電流は、安全基準として国際規格で定められた規格値以下でなければならない。そのためには負荷インピーダンスが低い場合やグランドに短絡された場合を想定して定められた限流試験規格を満たす必要がある。
【００２４】
この限流試験対策を施した技術が特許文献３に開示されている。図１５は、限流試験対策を施した従来例１の圧電トランス駆動回路のブロック回路図である。図１５において抵抗８ａ及び８ｂは、圧電トランス１０２の出力電圧を１／１００から１／１０００程度に分圧し、その分圧された電圧により出力電圧を検出する出力電圧検出抵抗である。圧電トランス１０２の出力がグランドと短絡した場合には、圧電トランス１０２の出力は概ゼロとなり抵抗８ａと８ｂの接続点に発生する出力検出電圧が基準電圧Ｖｒｅｆ３よりも小さくなるとコンパレータ１０ｂの出力が低レベルとなって電圧制御発振回路６の発振は停止され圧電トランス１０２の駆動も停止する。また、コンパレータ１０ｂの出力が低レベルとなった場合には、圧電トランス１０２の駆動周波数をあらかじめ設定してある掃引周波数範囲の上限にする方式も提案されている。
【００２５】
しかし図１５に示した回路では、時分割調光で圧電トランス１０２を駆動する場合には、負荷が何らかの理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態に対応できていない。時分割調光で圧電トランス１０２を駆動する場合には、所定の動作であっても圧電トランス１０２から電圧が出力されない期間がある。その期間においても圧電トランス１０２が電圧を出力していないのでコンパレータ１０ｂの出力が低レベルとなって電圧制御発振回路６の発振は停止され圧電トランス１０２の駆動も停止してしまうからである。また、コンパレータ１０ｂの出力が低レベルとなった場合には、圧電トランス１０２の駆動周波数をあらかじめ設定してある掃引周波数範囲の上限にする方式では、時分割調光時圧電トランス１０２の駆動停止期間に、あらかじめ設定してある掃引周波数範囲上限に駆動周波数が戻される。このため、圧電トランス１０２の駆動期間が開始時に駆動周波数は上限から適正な周波数に戻る時間が必要なため負荷に電流が流れ始める時間に遅れが発生し、その結果調光範囲を広くすることができないという問題があった。
【００２６】
また、負荷が何らか理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態の限流試験対策として、特許文献４に開示されている技術がある。図１６は限流試験対策を施した従来例２の圧電トランス駆動回路のブロック回路図である。図１６において駆動回路２０１から圧電トランス１０２に入力される入力電圧と、圧電トランス１０２の出力電圧の位相差に着目し、圧電トランス１０２に接続された負荷が開放状態や何らかの原因により短絡状態になった場合に圧電トランス１０２が過振動により割れることから保護するものである。Ｒ１、Ｒ２は、圧電トランス１０２の出力電圧を検出するための分圧抵抗である。位相検出回路１１は、駆動回路２０１から圧電トランス１０２へ入力される入力電圧と、Ｒ１、Ｒ２によって分圧された圧電トランス１０２出力電圧とが入力され、ふたつの入力の位相差を検出し、その位相差に応じた出力電圧を出力する。保護回路１２は位相検出回路１１からの検出電圧の変化に基づいて、迅速に発振回路１６の発振を停止させたり発振電圧を低下させるべく制御を行う。
【００２７】
しかし図１６に示した回路では、起動時、時分割調光時、負荷オープン時、負荷インピーダンスが高い場合などの駆動周波数変化が起きた場合には、限流試験規格を満足するための位相検出回路１１で位相差を検出して、発振回路１６の発振を停止させたり発振電圧を低下させてしまう可能性が高い。
【００２８】
例えば起動時には設定負荷電流値に達するまでに、図９に示したような駆動周波数変化をする。この間に、図１６における位相検出回路１１は圧電トランス１０２の入力電圧と出力電圧の位相差の変動を検出し、発振回路１６の発振を停止させたり発振電圧を低下させてしまう。この間に、位相差が変動しても位相検出回路１１が発振回路１６の発振を停止させたり発振電圧を低下させる信号を出力しないようにすることは可能であるが、信号の出力を停止させると負荷が何らかの理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態になった場合にも発振回路１６の発振を停止させたり発振電圧を低下させることができなくなり、本来の目的である圧電トランス１０２が割れることを防止したり、限流試験規格を満足することができなくなる。
【００２９】
さらに、負荷オープン時に出力電圧が上昇した場合にも、図１１に示したように周波数を掃引する動作を繰り返すため、図１６における位相検出回路１１は圧電トランス１０２の入力電圧と出力電圧の位相差の変動を検出し発振回路１６の発振を停止させたり発振電圧を低下させてしまう。放電管の場合は、図１１に示した動作を繰り返すうちに負荷インピーダンスが徐々に低下し、設定負荷電流値が流れるようになる。しかし、位相検出回路１１が圧電トランス１０２の入力電圧と出力電圧の位相差の変動を検出し発振回路１６の発振を停止させたり発振電圧を低下させる場合には、初期に負荷インピーダンスが高いものは設定負荷電流値が流れないことも起こり得る。
【００３０】
さらに時分割調光にて周波数掃引を開始するときには、停止時点の駆動周波数に対してわずかに高い周波数から周波数を減少する方向の周波数掃引を開始する機能を付与しているので、図１６における位相検出回路１１の場合は時分割調光時に、圧電トランス１０２の入力電圧と出力電圧の位相差の変動を検出し発振回路１６の発振を停止させたり発振電圧を低下させてしまう可能性があるという問題があった。
【００３１】
【特許文献１】特開平８−１０７６７８号公報
【特許文献２】特開平１０−５２０６８号公報
【特許文献３】特開平１０−３２７５８６号公報
【特許文献４】特開平１０−７５５７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００３２】
本発明は、負荷が何らか理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態に限流試験規格を満足し、起動時、負荷オープン時、負荷インピーダンスが高い場合にも圧電トランスが割れる不具合の対策を施し、特に時分割調光時にもこれらの対策が有効に機能するような圧電トランス駆動回路を提供しようとするものである。
【課題を解決するための手段】
【００３３】
本発明は、１次側電極から入力交流電圧を印加し、圧電効果を利用して２次側電極から出力交流電圧を出力する圧電トランスと、前記入力交流電圧を出力する駆動回路と、前記入力交流電圧の周波数信号を出力する周波数掃引発振器と、前記２次側電極に負荷の一方の端子を接続し、前記負荷の他方の端子から流出される電流を電圧に変換し第１の基準電圧と比較して前記周波数掃引発振器に周波数掃引方向を決定する信号を与える負荷電流比較回路と、前記出力交流電圧を入力し分圧整流し第２の基準電圧と比較した結果により前記周波数掃引発振器に周波数掃引方向を決定する信号を与える出力電圧比較回路と、前記駆動回路に対し駆動及び駆動停止の信号を出力する時分割駆動制御回路と、前記入力交流電圧及び前記出力交流電圧を入力し比較した結果を前記周波数掃引発振器に出力する圧電トランス入出力電圧検出回路を備えた圧電トランス駆動回路であって、前記圧電トランス入出力電圧検出回路に接続された、前記入力交流電圧と前記出力交流電圧が、前記入力交流電圧が印加されている所定期間内に、前記出力交流電圧がない場合には、前記周波数掃引発振器の周波数掃引範囲を変更することを特徴とする圧電トランス駆動回路である。
【００３４】
前記圧電トランス入出力電圧検出回路は、前記入力交流電圧に対する前記出力交流電圧の時間遅れ分の遅延回路を有し、前記入力交流電圧を前記遅延回路を介した後に前記出力交流電圧と比較することを特徴とする上記の圧電トランス駆動回路である。
【００３５】
前記入力交流電圧が印加されている所定期間内に、前記出力交流電圧がない状態を一定時間継続した場合には、前記駆動回路の動作を停止する手段を備えたことを特徴とする上記の圧電トランス駆動回路である。
【００３６】
１次側電極から入力交流電圧を印加し、圧電効果を利用して２次側電極から出力交流電圧を出力する圧電トランスと、前記入力交流電圧を出力する駆動回路と、前記入力交流電圧の周波数信号を出力する周波数掃引発振器と、前記２次側電極に負荷の一方の端子を接続して、前記負荷の他方の端子から流出される電流を電圧に変換し第１の基準電圧と比較して前記周波数掃引発振器に周波数掃引方向を決定する信号を与える負荷電流比較回路と、前記出力交流電圧を入力し分圧整流し第２の基準電圧と比較した結果により前記周波数掃引発振器に周波数掃引方向を決定する信号を与える出力電圧比較回路と、前記駆動回路に対し駆動及び駆動停止の信号を出力する時分割駆動制御回路と、前記時分割駆動制御回路の出力及び前記出力交流電圧を入力し比較した結果を前記周波数掃引発振器に出力する圧電トランス入出力電圧検出回路を備えた圧電トランス駆動回路であって、前記圧電トランス入出力電圧検出回路に接続された前記時分割駆動制御回路の出力と前記出力交流電圧が、前記時分割駆動制御回路が前記圧電トランスを駆動させる信号を出力している所定期間内に前記出力交流電圧がない場合には、前記周波数掃引発振器の周波数掃引範囲を変更することを特徴とする圧電トランス駆動回路である。
【００３７】
前記圧電トランス入出力電圧検出回路は、前記時分割駆動制御回路が出力する前記圧電トランスを駆動させる信号に対する前記出力交流電圧の時間遅れ分の遅延回路を有し、前記時分割駆動制御回路が前記圧電トランスを駆動させる信号を前記遅延回路を介した後に前記出力交流電圧と比較することを特徴とする上記の圧電トランス駆動回路である。
【００３８】
前記時分割駆動制御回路が前記圧電トランスを駆動させる信号を出力している所定期間内に前記出力交流電圧がない状態を一定時間継続した場合には、前記駆動回路の動作を停止する手段を備えたことを特徴とする上記の圧電トランス駆動回路である。
【発明の効果】
【００３９】
負荷が何らかの不具合によりグランド電位へ短絡された状態や負荷インピーダンスが低い状態における限流試験規格を満足し、圧電トランスの割れを防止する保護回路を備え、特に、時分割調光時の圧電トランス駆動停止期間にも誤判定をすることがなく有効に機能する保護回路を備えた圧電トランス駆動回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００４０】
以下に、図面を参照しながら本発明を実施するための最良の形態について説明する。
【００４１】
図１は、本発明の圧電トランス駆動回路の実施の形態１を示すブロック回路図である。図７に示した従来例１の圧電トランス駆動回路と基本的な回路構成は同じであるが、圧電トランス１０２の入力電圧と出力電圧を入力し比較した結果を周波数掃引発振器２０５に出力する圧電トランス入出力電圧検出回路２０７が付加された構成となっている。
【００４２】
図２は、本発明の圧電トランス駆動回路の実施の形態１における圧電トランス入出力電圧検出回路のブロック回路図である。図２における分圧・整流回路Ａ１４へは、図１における圧電トランス１次側電極１０６を接続し圧電トランス入力電圧を入力する。分圧・整流回路Ａ１４は、圧電トランス入力電圧を分圧後、整流し出力を比較器２０の非反転入力端子に入力する。図２における分圧・整流回路Ｂ１５へは図１における圧電トランスの２次側電極１０７を接続し、圧電トランス出力電圧を入力する。分圧・整流回路Ｂ１５は、圧電トランス出力電圧を分圧後整流し出力する。分圧・整流回路Ｂ１５から出力された信号はダイオード２１を介し比較器２０の反転入力端子へ入力される。比較器２０の反転入力端子へは直流電源１７から抵抗１８と抵抗１９にて分圧した電圧も印加させる。これは、図１における圧電トランス１０２の入力電圧と出力電圧がともに無い場合に比較器２０の出力が無いようにするためである。またこの分圧された電圧が分圧・整流回路Ｂ１５へ入力されないようにダイオード２１を設けている。図１における圧電トランス１０２に所定の電圧が入力されている時には、図２における分圧・整流回路Ａ１４の出力値は、直流電源１７を抵抗１８及び抵抗１９で分圧した値よりも大きくなるよう分圧・整流回路Ａ１４の分圧値を設定しておく。これにより、図１における圧電トランス１０２に所定の入力がされていて出力がない時には比較器２０が高レベルの出力をする。さらに図１における圧電トランス１０２が所定の出力をしているときには比較器２０の反転入力端子に入力される電圧が、図１における圧電トランス１０２に所定の電圧が入力されている時に比較器２０の非反転入力端子に印加される電圧値よりも大きい値となるように、分圧・整流回路Ｂ１５の分圧値を設定しておく。これにより、図１における圧電トランス１０２に正常な入力がされて所定の出力がされている場合には、比較器２０は出力しない。これらの構成により、圧電トランス１０２に正常な入力がされて、正常な出力がなされていない場合に比較器２０から出力するようにできる。
【００４３】
また、図１における圧電トランス１０２は電気信号を圧電トランスの１次側電極１０６から入力しそれを機械振動に変換し２次側へ伝達し２次側で電気信号に変換し出力する素子であるため、１次側へ入力された信号が２次側から出力されるまでにはわずかな時間遅れが発生する。したがって、１次側に入力されていても２次側から出力がない期間がわずかにある。この間の誤判定を確実に防止するには遅延回路を挿入することが望ましい。そこで、図２における分圧・整流回路Ａ１４の出力には、図１における圧電トランス１０２の入力に対する出力の時間遅れ分の遅延回路を接続し、その出力を図２における比較器２０の非反転入力端子に接続することが望ましい。この遅延回路の一例としては、コンデンサ（Ｃ）と抵抗（Ｒ）によるＣＲ時定数で遅延を作る回路構成で良い。
【００４４】
図３は、本発明の圧電トランス駆動回路の実施の形態１における周波数掃引発振器のブロック回路図である。図４は、本発明の圧電トランス駆動回路の実施の形態１における周波数掃引発振器のＶＣＯのブロック回路図である。図４に示す回路では、図１３に示した従来の圧電トランス駆動回路の例２におけるＶＣＯのブロック回路からスイッチ４２と定電流源５０とコンデンサが削除されている。また、抵抗３９を制御する信号が、図１３の回路では図７における出力電圧比較回路２０６から出力されていたが、図４の回路では図１における圧電トランス入出力電圧検出回路から出力されている。図１における圧電トランス１０２に入力があり出力がない場合にのみ、図２における圧電トランス入出力電圧検出回路２０７の比較器２０は出力し、この信号によりスイッチ４４がオン状態になるよう構成しているので、図１における圧電トランス１０２に入力があり出力がない場合に抵抗３９の合成抵抗値は小さくなり定電流源３５及び、定電流源３７からの電流値は大きくなり、ＶＣＯ１２７の周波数は高くなる。この構成により負荷が何らか理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態には、圧電トランス１０２を駆動する周波数が高くなり、これは図８で示したように圧電トランス１０２の出力電力が小さくなるため、圧電トランスが割れてしまうことを保護し限流試験規格を満足することが可能となる。
【００４５】
次に、本発明の圧電トランス駆動回路の実施の形態２を説明する。本発明の実施の形態２は実施の形態１とはＶＣＯの回路構成が異なるのみでその他は同じである。図５は、本発明の圧電トランス駆動回路の実施の形態２における周波数掃引発振器のＶＣＯのブロック回路図である。図５において、図４に示したＶＣＯとの違いは、反転回路４６とコンデンサ１４０である。コンデンサ１４０はスイッチ４５がオンすることでコンデンサが並列に接続される構成にしてある。スイッチ４５に高レベル信号が入力された場合にオンとなる構成にした場合には、図１における圧電トランス入出力電圧検出回路２０７とスイッチ４５の間には反転回路４６を挿入する必要がある。この構成とすると、負荷が何らかの理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態では、図１における圧電トランス入出力電圧検出回路２０７から信号が出力された場合には、反転回路４６からは出力がないためにスイッチ４５はオフとなり、コンデンサ１４０の容量値が小さくなるのでＶＣＯ１２７の出力周波数を高くすることができる。したがって、異常時には出力電力が小さくなるので、圧電トランスが割れることを保護し限流試験規格を満足することが可能となる。なおこの場合には定電流源３４及び、定電流源３６だけで所定の周波数掃引範囲が設定範囲になるよう電流値を決定する必要があるが、図４に比べ定電流源３５と定電流源３７を削除できるため回路規模の小型化が可能となる。
【００４６】
また、図１に示す圧電トランス入出力電圧検出回路２０７が圧電トランス１０２に入力があり出力がないと判定し周波数掃引発振器２０５に対しての出力を行う場合には、同時に駆動回路２０１に対しても出力するように構成し、駆動回路２０１は圧電トランス入出力電圧検出回路２０７からの入力が一定時間継続した場合に、圧電トランス１０２の駆動を停止するよう構成しておけば、負荷が何らか理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態に圧電トランス駆動回路は安全に停止することが可能となる。
【００４７】
次に、本発明の圧電トランス駆動回路の実施の形態３を説明する。図６は、本発明の圧電トランス駆動回路の実施の形態３を示すブロック回路図である。本発明の実施の形態３は、図１に示した本発明の圧電トランス駆動回路の実施の形態１と基本的な回路構成は同じであるが、圧電トランス入出力電圧検出回路２０７が、圧電トランス１次側電極１０６からの入力ではなく、時分割駆動制御回路３０６出力信号が入力されている点が異なる。時分割駆動制御回路３０６の出力信号は、図２における分圧・整流回路Ａ１４へ入力される。時分割駆動制御回路３０６の出力が、圧電トランス１０２を駆動する期間が高レベル、圧電トランス１０２の駆動を停止する期間が低レベルになるようにしておく。図２における圧電トランス入出力電圧検出回路２０７の直流電源１７を抵抗１８と抵抗１９で分圧した値は、時分割駆動制御回路３０６の出力が低レベルの時の分圧・整流回路Ａ１４出力よりも低い値に設定し、時分割駆動制御回路３０６出力が低レベルの時の分圧・整流回路Ａ１４出力よりも高い値に設定しておく。さらに図６における圧電トランス１０２が所定の出力をしているときに図２における比較器２０反転入力端子に入力される電圧は、時分割駆動制御回路３０６出力が高レベルの時の比較器２０非反転入力端子電圧よりも大きい値となるように、分圧・整流回路Ｂ１５の分圧値を設定しておく。なお、図２の構成の場合には、圧電トランス入出力電圧検出回路２０７の分圧・整流回路１４に入力される波形は矩形波となるので、分圧・整流回路Ａ１４では整流の機能を削除しても良い。
【００４８】
以上の構成により、図６において時分割駆動制御回路３０６出力が圧電トランス１０２を駆動する信号を出力している期間において圧電トランス１０２の出力がない場合にのみ図２における比較器２０は出力することになる。この構成により、図６において時分割駆動制御回路３０６が圧電トランスを駆動させる信号を出力している期間において圧電トランス１０２からの出力電圧がない場合や小さい場合に周波数掃引発振器の掃引範囲を変更し圧電トランス出力電力を小さくすることで、負荷が何らかの不具合によりグランド電位へ短絡された状態や負荷インピーダンスが低い状態において圧電トランスそのものが割れることを保護し限流試験規格を満足することができる。
【００４９】
図６に示した本発明の圧電トランス駆動回路の実施の形態３においても、圧電トランス１０２は電気信号を１次側電極１０６から入力しそれを機械振動に変換し２次側へ伝達し２次側で電気信号に変換し出力する素子のため、１次側へ入力された信号が２次側から出力されるまでにはわずかな時間遅れが発生する。そこで時間遅れに起因する誤動作を防止するためには、図２における分圧・整流回路Ａ１４の出力には、図１の圧電トランス１０２の入力に対する出力の時間遅れ分の遅延回路を接続し、その出力を図２における比較器２０の非反転入力端子に接続することが望ましい。この遅延回路の一例としては、コンデンサ（Ｃ）と抵抗（Ｒ）によるＣＲ時定数で遅延を作る回路構成で良い。
【００５０】
図６において圧電トランス入出力電圧検出回路２０７が、時分割駆動制御回路３０６が圧電トランスを駆動させる信号を出力している期間において圧電トランス１０２から出力がないと判定し周波数掃引発振器２０５に対しての出力をする場合には、同時に駆動回路２０１に対しても出力するように構成し、駆動回路２０１は圧電トランス入出力電圧検出回路２０７からの入力が一定時間継続した場合には、圧電トランス１０２の駆動を停止するように構成しておけば、負荷が何らか理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態に圧電トランス駆動回路は安全に停止することが可能となる。
【図面の簡単な説明】
【００５１】
【図１】本発明の圧電トランス駆動回路の実施の形態１を示すブロック回路図。
【図２】本発明の圧電トランス駆動回路の実施の形態１における圧電トランス入出力電圧検出回路のブロック回路図。
【図３】本発明の圧電トランス駆動回路の実施の形態１における周波数掃引発振器のブロック回路図。
【図４】本発明の圧電トランス駆動回路の実施の形態１における周波数掃引発振器のＶＣＯのブロック回路図。
【図５】本発明の圧電トランス駆動回路の実施の形態２における周波数掃引発振器のＶＣＯのブロック回路図。
【図６】本発明の圧電トランス駆動回路の実施の形態３を示すブロック回路。
【図７】従来例１の圧電トランス駆動回路のブロック回路図。
【図８】圧電トランスの出力電力及び効率を示すグラフ。
【図９】従来例１の圧電トランス駆動回路の圧電トランスの駆動周波数と負荷電流の時間変化を示すグラフ。
【図１０】従来例１の圧電トランス駆動回路の設定負荷電流値に達しない場合の圧電トランスの駆動周波数と負荷電流の時間変化を示すグラフ。
【図１１】従来例１の圧電トランス駆動回路の負荷オープン時に出力電圧が上昇した場合の圧電トランスの駆動周波数と出力電圧の時間変化を示すグラフ。
【図１２】従来例２の圧電トランス駆動回路における駆動周波数制御回路のブロック回路図。
【図１３】従来例２の圧電トランス駆動回路の駆動周波数制御回路におけるＶＣＯのブロック回路図。
【図１４】従来例２の圧電トランス駆動回路におけるＶＣＯの動作タイミングチャート。図１４（ａ）は、従来例２の圧電トランス駆動回路における比較器の非反転入力端子電圧Ｖｎを示す図、図１４（ｂ）は、従来例２の圧電トランス駆動回路における比較器の反転入力端子電圧Ｖｒを示す図、図１４（ｃ）は、従来例２の圧電トランス駆動回路における比較器の出力電圧Ｖｃを示す図、図１４（ｄ）は、従来例２の圧電トランス駆動回路におけるＶＣＯの出力電圧Ｖｖｃｏを示す図。
【図１５】限流試験対策を施した従来例１の圧電トランス駆動回路のブロック回路図。
【図１６】限流試験対策を施した従来例２の圧電トランス駆動回路のブロック回路図。
【符号の説明】
【００５２】
３、８ａ、８ｂ、１８、１９、３９、１３９    抵抗
４、９、２３    整流回路
５    誤差増幅回路
６    電圧制御発振回路
１０    電圧比較回路
１０ａ、１０ｂ    コンパレータ
１１    位相検出回路
１２    保護回路
１４    分圧・整流回路Ａ
１５    分圧・整流回路Ｂ
１６    発振回路
１７    直流電源
２０  ２４、２６、３８    比較器
２１    ダイオード
２２    電流電圧変換回路
２５    積分器
２７、１２７    ＶＣＯ
２８    駆動周波数制御回路
３４、３５，３６，３７，５０    定電流源
４１、４２、４３、４４、４５    スイッチ
４０、１４０    コンデンサ
４６    反転回路
１０２    圧電トランス  
１０３    負荷
１０４    負荷電流比較回路
１０６    圧電トランスの１次側電極
１０７    圧電トランスの２次側電極
１０８    負荷高圧側端子
１０９    負荷低圧側端子
２０１    駆動回路
２０５    周波数掃引発振器
２０６    出力電圧比較回路
２０７    圧電トランス入出力電圧検出回路
３０６    時分割駆動制御回路
【図１】
2009100619.tif 000003
【図２】
2009100619.tif 000004
【図３】
2009100619.tif 000005
【図４】
2009100619.tif 000006
【図５】
2009100619.tif 000007
【図６】
2009100619.tif 000008
【図７】
2009100619.tif 000009
【図８】
2009100619.tif 000010
【図９】
2009100619.tif 000011
【図１０】
2009100619.tif 000012
【図１１】
2009100619.tif 000013
【図１２】
2009100619.tif 000014
【図１３】
2009100619.tif 000015
【図１４】
2009100619.tif 000016
【図１５】
2009100619.tif 000017
【図１６】
2009100619.tif 000018