(57)【要約】【課題】従来の方法では、良質な量子ドット結晶が得られない。【解決手段】半導体微小突起構造体５１の製造方法においては、微小突起２１を形成し、その後加熱によって微小突起２１を構成する材料を気化させて微小突起２１を除去することにより穿孔４１を形成している。そのため、穿孔４１内の微小突起２１などによる残留物が低減できる。そのため、穿孔４１が形成された位置、すなわち微小突起２１を形成した所望の位置に高品質な半導体微小突起構造体５１を得ることができる。【選択図】図１
2009130281.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の材料からなる微小突起を形成する工程と、
前記半導体基板上の前記微小突起が形成された領域以外に、前記微小突起の高さ以下の膜厚の第２の材料からなる第２の層を形成し、前記微小突起と前記第２の層とで前記半導体基板を覆う工程と、
前記半導体基板を前記第１の材料の蒸発温度以上前記第２の材料の蒸発温度未満で加熱し、前記第１の材料を気化させて前記微小突起を除去し前記第２の層に穿孔を形成する工程と、
前記穿孔内に、第３の材料からなる半導体層を埋め込み半導体微小突起構造体を形成する工程と、を含む
ことを特徴とする半導体微小突起構造体の製造方法。
【請求項２】
請求項１に記載の半導体微小突起構造体の製造方法において、
走査線プローブ顕微鏡、集束電子ビーム、集束イオンビーム、およびフォトリソグラフィーのいずれかを用いて前記微小突起を形成することを特徴とする半導体微小突起構造体の製造方法。
【請求項３】
請求項１または２に記載の半導体微小突起構造体の製造方法において、
前記第１の材料と前記第３の材料は、同一の半導体化合物からなることを特徴とする半導体微小突起構造体の製造方法。
【請求項４】
請求項１乃至３いずれかに記載の半導体微小突起構造体の製造方法において、
前記第１の材料、前記第２の材料および前記第３の材料は、少なくとも２種類以上の元素から構成される化合物であることを特徴とする半導体微小突起構造体の製造方法。
【請求項５】
請求項１乃至４いずれかに記載の半導体微小突起構造体の製造方法において、
前記第２の材料は、ＧａＡｓ，ＡｌＡｓ，およびＡｌＧａＡｓのうちいずれかであることを特徴とする半導体微小突起構造体の製造方法。
【請求項６】
請求項１乃至５いずれかに記載の半導体微小突起構造体の製造方法において、
前記第１の材料および前記第３の材料は、ＩｎＡｓまたはＩｎＧａＡｓであり、かつ
前記第２の材料は、ＧａＡｓ，ＡｌＡｓ，およびＡｌＧａＡｓのうちいずれかであることを特徴とする半導体微小突起構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体微小突起構造体の製造方法に関する。
【背景技術】
【０００２】
バンドギャップの狭い半導体の微細構造が、バンドギャップの広い半導体によって２次元もしくは３次元にわたって囲まれた、いわゆる低次元量子構造は光・電子素子の高機能化、高性能化に有望であり、将来の光・電子産業発展の鍵として、近年多大な関心を集めている。特に３次元量子閉じこめ構造である量子ドットは、電子の強い閉じこめ効果に基づく状態密度の先鋭化に由来して、顕著な量子効果が多岐に渡り発現するため、従来にない優れた機能・性能を有する光・電子デバイスの基本構造としてその実現が期待されている。
【０００３】
化合物半導体を用いた量子ドットの形成方法として、Ｓｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（Ｓ−Ｋ）モード成長と呼ばれる成長方法が知られている（例えば非特許文献１）。Ｓ−Ｋモード成長とは、半導体基板上に、半導体基板とは格子定数が異なる材料、いわゆる格子不整合系材料を用いたウェッティングレアーと呼ばれる薄い中間層を形成し、この中間層を所望の厚みにエピタキシャル成長させる方法である。所望の厚みは、材料の種類に依存して決まり、臨界膜厚と呼ばれる。これにより、半導体基板上の薄い中間層の上に、島状のドット構造が自己組織的に形成される。この方法は結晶成長のみを利用しているため、良質な結晶からなる量子ドットが形成される。
【０００４】
一方、量子ドットを半導体基板上の所定の領域のみに結晶成長させる方法として、選択結晶成長がある（例えば非特許文献２）。選択結晶成長は、所望の開口が形成されたメタルマスクを用い、このメタルマスクの開口を通して分子線エピタキシ（ＭＢＥ）装置等により半導体原料を半導体基板上に照射する。これにより、半導体基板上の開口領域のみが照射され、半導体基板の開口領域のみに半導体微小構造が形成される。これにより、量子ドットの集合体の形成領域が制限される。
【０００５】
しかしながら、上記のいずれの方法でも、個別の量子ドットの所望の位置に形成することは困難であった。
【０００６】
このような問題を解決する手段として、特許文献１には電子、イオンビーム等によりＩＩＩ族原料の堆積位置を固定し、Ｖ族原料である窒素含有ガスを照射して窒化させ、位置制御することが提案されている。このような電子、イオンビーム等を用いて量子ドットを形成する方法を図３に示す。
【０００７】
図３に示すように、イオン（もしくは電子）銃３２１を用いて、試料表面上のある特定位置にイオン（もしくは電子）３２２を照射し（図３（ａ））、続けてこの照射によって局所的に励起した領域において、結晶成長原料を蒸発源３２３により照射する（図３（ｂ））。これにより、形成位置を制御された量子ドット３２４が得られる（図３（ｃ））。
【０００８】
また、特許文献２には走査プローブ顕微鏡（ＳＰＭ）を用いてＧａＡｓから成るレジスト層を除去して穴を形成し、この穴にＩｎＡｓドットを形成して、位置制御することが提案されている。このような走査プローブ顕微鏡を用いて量子ドットを形成する方法を図４に示す。
【０００９】
図４に示すように、プローブ４３３を用いて、半導体基板４３１上に形成したＧａＡｓ薄膜層から成るレジスト層４３２に、機械的に加工または、プローブ４３３と試料表面に電界を印加し、電気的に変質させて、ドット形成核４３４を形成する（図４（ａ）及び（ｂ））。続けてドット形成核４３４の上に連続して半導体層を成長させることにより、形成位置を制御された量子ドット構造４３５が得られる（図４（ｃ））。
【００１０】
さらに、非特許文献３には、量子ドットの形成位置を原子スケールで制御可能な新しいナノ構造作成法として、ナノジェットプローブ法が提案されている。この方法では、原子間力顕微鏡（ＡＦＭ）用に開発された自己検知型のカンチレバーを基本構造とした特殊プローブを用いている。このようなナノジェットプローブ法を図５に示す。
【００１１】
図５（ａ）に示すように、カンチレバー５４０は、半導体基板５４１とパルス電源５４５と接続されている。カンチレバー５４０の梁部にはＡＦＭ動作時に原子間力を検知するためのピエゾ薄膜５４２が形成され、また、カンチレバー５４０の端部にはピラミッド状の突起部５４３が設けられている。この突起部５４３は、その下方の先端部分にあらかじめ集束イオンビーム法により約０．５μｍ径の穴５４４が開けられている。また、突起部５４３の中空内部はドット原料してＩｎがあらかじめ蒸着により充填されている。
【００１２】
次に、図５（ｂ）に示すように、ナノドットの形成は、ＡＦＭの機構を用いて、突起部５４３の下方の先端部分を半導体基板５４１表面に約１０ｎｍ程度まで近接させた後、パルス電源５４５により電圧パルスを印加する。これにより、突起部５４３の下方の先端部分と半導体基板５４１表面の間が印加され、発生した電界により、突起部５４３に充填されたＩｎのうち突起部５４３の先端部分にあるＩｎが局所的に溶融し、その結果形成されたＩｎの微小な突起がクラスター化する。続けて、クラスター化したＩｎが、電界により穴５４４を通して引き出され、半導体基板５４１表面へＩｎドット構造体５４６として堆積する。
【００１３】
このように位置制御して形成されたＩｎドット構造体５４６は、真空トンネルで連結されている分子線エピタキシ装置へ搬送され、Ａｓを照射しながら熱処理されることにより、ＩｎＡｓドットへ変換する。すなわち、高Ａｓ圧下で半導体基板温度を低温から徐々に昇温させることにより、Ｉｎドット構造体５４６中にＡｓが取り込まれ、Ｉｎドット構造体５４６中でＩｎＡｓ結晶化が起こり、結果としてＩｎＡｓ量子ドットが形成される。ＩｎＡｓ量子ドットは、ＧａＡｓから成る半導体で埋め込んで利用される。
このようにして得られた量子ドットの形成位置は、ＡＦＭの走査機構により決定されているため、ナノメータスケールで制御可能である。
【００１４】
また、量子ドットの形成位置を制御する技術として、特許文献３，４に記載のものがある。
【特許文献１】特開２０００−３１５６５４号公報
【特許文献２】特開平１１−３４０４４９号公報
【特許文献３】特開２００３−３３８６１８号公報
【特許文献４】特開２００７−１７３７５１号公報
【非特許文献１】D.Leonard, M.Krishnamurthy, C.M.Reaves,S.P.Denbaars, and P.M.Petroff,Applied Physics Letters 63(23), pp.3203-3205, 1993.
【非特許文献２】Y.Y.LUO, A CAVUS, and M.C.TAMARGO, Journalof Electric Materials, 26(6), pp.511-514, 1997.
【非特許文献３】Shunsuke OHKOUCHI, Yusui NAKAMURA, HitoshiNAKAMURA and Kiyoshi ASAKAWA, Japanese Journal of Applied Physics 44(7B),pp.5777-5780, 2005.
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に記載された技術では、試料表面の量子ドットが形成される位置に予め形成された突起が汚染されやすく、そのため良質な量子ドット結晶が得られないといった問題があった。
【００１６】
また、特許文献２に記載された技術では、レジスト層を除去して穴を形成するため、穴内部にレジスト層が残留し、穴内部に形成される量子ドット結晶の汚染が発生するという問題があった。同様に、特許文献３に記載された技術も、凹部を形成するために酸化物をエッチングにより除去しているため、凹部内に残留物が生じるという問題があった。
【００１７】
また、特許文献４に記載の技術では、第１の材料超薄膜を蒸発させて穴を形成し、第２の材料超薄膜を成長させ、その後加熱により、残留物を除去している。すなわち、第２の材料超薄膜の成長後に、加熱して残留物の除去をしているため、得られる結晶が汚染される可能性があった。
【００１８】
また、非特許文献３に記載の技術では、ＩｎＡｓドット結晶を任意の位置に形成することは可能だが、原料であるＩｎが含有する不純物や結晶化プロセスの最適化の問題等の原因で、ＩｎＡｓ量子ドット結晶の品質が十分でなかった。
【課題を解決するための手段】
【００１９】
本発明による半導体微小突起構造体の製造方法は、
半導体基板上に第１の材料からなる微小突起を形成する工程と、
前記半導体基板上の前記微小突起が形成された領域以外に、前記微小突起の高さ以下の膜厚の第２の材料からなる第２の層を形成し、前記微小突起と前記第２の層とで前記半導体基板を覆う工程と、
前記半導体基板を前記第１の材料の蒸発温度以上前記第２の材料の蒸発温度未満で加熱し、前記第１の材料を気化させて前記微小突起を除去し前記第２の層に穿孔を形成する工程と、
前記穿孔内に、第３の材料からなる半導体層を埋め込み半導体微小突起構造体を形成する工程と、を含むことを特徴とする。
【００２０】
この半導体微小突起構造体の製造方法においては、微小突起を形成し、微小突起と第２の材料からなる層とで半導体基板を覆った後、加熱によって微小突起を構成する材料を気化させて除去することにより穿孔を形成している。そのため、穿孔内の残留物が低減できるため、穿孔が形成された位置に高品質な半導体微小突起構造体を得ることができる。
【発明の効果】
【００２１】
本発明によれば、所望の位置に形成された高品質な半導体微小突起構造体の製造方法が実現される。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しつつ、本発明による半導体微小突起構造体の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００２３】
（第１実施形態）
図１は、本発明による半導体微小突起構造体の製造方法の第１実施形態を示す工程図である。
半導体微小突起構造体５１の製造方法は、次の製造工程を含む。
（１）ＧａＡｓ基板１１上に第１の材料からなる微小突起２１を形成する工程。
（２）ＧａＡｓ基板１１上の微小突起２１が形成された領域以外に、微小突起２１の高さ以下の膜厚の第２の材料からなる半導体層３１を形成し、微小突起２１と半導体層３１とでＧａＡｓ基板１１を覆う工程。
（３）ＧａＡｓ基板１１を第１の材料の蒸発温度以上第２の材料の蒸発温度未満で加熱し、第１の材料を気化させて微小突起２１を除去し半導体層３１に穿孔４１を形成する工程。
（４）穿孔４１内に、第３の材料からなる半導体層を埋め込み半導体微小突起構造体５１を形成する工程。
【００２４】
以下に、半導体微小突起構造体５１の製造工程について詳細に説明する。
図１（ａ）に示すように、ＧａＡｓ基板１１に対しイオンビームを局所的に照射し（図３参照）、ＧａＡｓ基板１１上にＩｎＡｓを堆積させ、ＩｎＡｓ（第１の材料）からなる微小突起２１をＧａＡｓ基板１１の所望の位置に形成する。
【００２５】
微小突起２１の径または高さなどは、特に限定されず、任意に設定することができる。また、半導体微小突起構造体５１の形成位置、直径などを任意に調整することも可能となる。微小突起２１は、直径約２０ｎｍ〜５０ｎｍ、高さ約４ｎｍ〜１０ｎｍが好ましい。これにより、光・電子素子などの用途に応じた大きさの半導体微小突起構造体５１が形成できる。
【００２６】
次に、図１（ｂ）に示すように、ＧａＡｓ基板１１上の微小突起２１が形成された領域以外に微小突起２１の高さ以下の膜厚のＧａＡｓ（第２の材料）からなる半導体層３１を形成する。これによって、ＧａＡｓ基板１１は、微小突起２１と半導体層３１とで覆われる。半導体層３１は、公知の方法で形成することができる。例えば分子線得ピタキシ装置などが用いられる。
半導体層３１は微小突起２１の高さ以下の膜厚となるよう、あらかじめ微小突起２１の高さを測定し、測定結果に応じて成膜することにより調整される。微小突起２１は完全に埋設されないため、微小突起２１を構成するＩｎＡｓを気化させることができる。これにより、微小突起２１を除去し、穿孔４１を形成できる。
また、ＧａＡｓ基板１１は、微小突起２１と半導体層３１とで覆われるため、その後の工程で形成する半導体微小突起構造体５１を、微小突起２１が形成されていた領域に形成することが可能となる。
【００２７】
続けて、図１（ｃ）に示すように、ＧａＡｓ基板１１を加熱して、微小突起２１を構成するＩｎＡｓを気化させて微小突起２１を除去し、半導体層３１に穿孔４１を形成する。
加熱温度は、ＩｎＡｓ（第１の材料）の蒸発温度以上ＧａＡｓ（第２の材料）の蒸発温度未満とする。すなわち、第１の材料、第２の材料、および加熱処理時の圧力によって設定することができる。これにより、微小突起２１のみを除去することができる。
【００２８】
加熱処理は、例えば、１×１０−５ＴｏｒｒのＡｓ雰囲気中で行われる。これにより、加熱処理によってＩｎＡｓからなる微小突起２１の表面でＡｓの脱離が起こり、微小突起２１の表面が荒れるのを防ぐことができる。
本実施形態においては、上記１×１０−５ＴｏｒｒのＡｓ圧力下において、微小突起２１に含まれるＩｎＡｓの蒸発温度は約５００℃であり、一方、半導体層３１に含まれるＧａＡｓは同条件では蒸発しない。従って、加熱温度は、５１０℃と設定することができる。これにより、ＩｎＡｓが蒸発することによって微小突起２１が除去され、半導体層３１に穿孔４１が形成される。
【００２９】
さらに続けて、図１（ｄ）に示すように、穿孔４１内に、ＩｎＡｓ（第３の材料）からなる半導体微小突起構造体５１を形成する。
また、半導体微小突起構造体５１は、ＳＫモードに従い自己形成手法で穿孔４１内に形成される。これにより、穿孔４１内にイオン照射による損傷などを有さない良好な結晶品質のＩｎＡｓから成る半導体微小突起構造体５１が得られる。
【００３０】
半導体微小突起構造体５１の大きさは、導入する材料の供給量や、成長時間などによって適宜設定することができる。半導体微小突起構造体５１は、直径約２０ｎｍ〜５０ｎｍ、高さ約４ｎｍ〜１０ｎｍが好ましい。これにより、光・電子素子の用途に適した半導体微小突起構造体５１が得られる。
【００３１】
また、半導体微小突起構造体５１と微小突起２１とは、同じ半導体化合物を材料に用いてもよい。これにより、微小突起２１の品質が良好でない場合でも、ＩｎＡｓからなる良質な半導体微小突起構造体５１を等価的に得ることができる。
【００３２】
本実施形態の効果を説明する。
半導体微小突起構造体５１の製造方法においては、微小突起２１を形成し、微小突起２１と半導体層３１とでＧａＡｓ基板１１を覆った後、加熱によって微小突起２１を構成する材料を気化させて除去することにより穿孔４１を形成している。そのため、穿孔４１内の微小突起２１などによる残留物が低減できる。そのため、穿孔４１が形成された位置、すなわち微小突起２１が形成されていた位置に高品質な半導体微小突起構造体５１を得ることができる。
【００３３】
微小突起２１の形成は、走査型プローブ顕微鏡による機械的・電気的加工、集束電子ビームまたは集束イオンビームによるエッチング、集束電子ビームまたは集束イオンビームの構成元素の堆積、およびフォトリソグラフィー法による試料表面への凹凸構造の形成、半導体高指数表面に自己形成される凹凸構造の利用等いずれかをおこなってもよい。これにより、微小突起２１の形成位置が制御できる。
【００３４】
ここで、特許文献１などに記載されたような技術において、半導体微小突起構造体の形成位置を制御しようとする場合、半導体基板（試料）表面に、何らかの手法で突起もしくは穿孔構造が形成される。突起もしくは穿孔構造を形成する手法としては、走査型プローブ顕微鏡による機械的・電気的加工、集束電子ビームまたは集束イオンビームによるエッチング、集束電子ビームまたは集束イオンビームの構成元素の堆積、およびフォトリソグラフィー法による試料表面への凹凸構造の形成、半導体高指数表面に自己形成される凹凸構造の利用等が挙げられる。しかしながら、これらの手法により突起もしくは穿孔構造を形成した場合、突起もしくは穿孔構造の近傍には、残留ガス、不純物等による結晶の汚染が発生する。かりにこのような形成処理を超高真空中で連続して行ったとしても、この汚染の問題は解消されない。これらの汚染は、その後の結晶成長工程において、半導体微小突起構造体の欠陥等の発生源になる。これに対し、本実施形態における半導体微小突起構造体の製造方法では、これらの欠陥等の発生をもたらす可能性のある微小突起２１を周囲に拡散することなく、気化により除去し、かつ、同じ位置に、良質な結晶品質を有する、微小突起構造体を等価的に再び形成する手法を提供するものである。
【００３５】
本実施形態において形成された半導体微小突起構造体５１を用いて、光レーザー、量子情報処理装置などの光・電子等半導体装置が得られる。
【００３６】
（第２実施形態）
図２は、本発明による半導体微小突起構造体の製造方法の第２実施形態を示す工程図である。第１実施形態においてイオンビームを用いて微小突起を形成した例であったのに対し、本実施形態では走査プローブ顕微鏡を用いて微小突起を形成した例である。すなわち、微小突起形成以後の工程は、第１実施形態と同様である。
【００３７】
図２を用いて、ＩＩＩ族金属ドット６８の形成工程について詳細に説明する。
まず、第１実施形態と同様にして、シリコンをｎ型不純物として高ドープしたＧａＡｓ基板１１を分子線エピタキシ装置へ導入し、Ａｓ雰囲気で熱処理を行いながら、ＧａＡｓ基板１１上に形成されている自然酸化膜を除去する。
【００３８】
次に、図２（ａ）に示すように、ＧａＡｓ基板１１とパルス電源と接続されたカンチレバー６０を準備する。カンチレバー６０の梁部にはＡＦＭ動作時に原子間力を検知するためのピエゾ薄膜が形成され、また、カンチレバー６０の端部にはピラミッド状の突起部が設けられている。この突起部は、その下方の先端部分にあらかじめ集束イオンビーム法により約０．５μｍ径の穴６４が開けられている。また、突起部の中空内部はドット原料してＩｎがあらかじめ蒸着により充填されている。
【００３９】
続けて、ＩＩＩ族金属ドット６８ｂ（微小突起）を形成する。
ＩＩＩ族金属ドット６８ｂの形成は、まずＡＦＭの機構を用いて、突起部の下方の先端部分をＧａＡｓ基板１１表面に約１０ｎｍ程度まで近接させた後、パルス電源により電圧パルスを印加する。これにより、突起部の下方の先端部分とＧａＡｓ基板１１との間が印加され、発生した電界により、突起部に充填されたＩｎのうち突起部の先端部分にあるＩｎが局所的に溶融し、その結果形成されたＩｎの微小な突起がクラスター化する。続けて、クラスター化したＩｎが、電界により穴６４を通して引き出され、ＧａＡｓ基板１１上にＩＩＩ族金属ドット６８ａとして堆積する。
このようにして、１回パルス電圧を印加することにより直径約３０ｎｍ、高さ約５ｎｍのＩｎから成るＩＩＩ族金属ドット６８ａが形成される。
【００４０】
ＩＩＩ族金属ドット６８ａの形成位置は、ＡＦＭの走査機構により決定されるため、ナノメータスケールで制御可能となる。実際の、Ｉｎから成るからＩＩＩ族金属ドット６８ａは、形成周期２００ｎｍで試料表面の矩形特定領域に形成することができる。
【００４１】
続けて、このようにして形成されたＩＩＩ族金属ドット６８ａを、真空トンネルで連結されている分子線エピタキシ装置へ搬送し、図２（ｂ）に示すように、照射部６９からＡｓを照射しながら熱処理することにより、ＩｎからなるＩＩＩ族金属ドット６８ａをＩｎＡｓからなるＩＩＩ族金属ドット６８ｂへ変換する。すなわち、高Ａｓ圧下で半導体基板温度を低温から徐々に昇温させることにより、ＩＩＩ族金属ドット６８ａ中にＡｓが取り込まれ、ＩＩＩ族金属ドット６８ａ中でＩｎＡｓ結晶化が起こり、結果としてＩｎＡｓからなるＩＩＩ族金属ドット６８ｂが形成できる。
【００４２】
その後、図２（ｃ）から（ｅ）に示すように、第１実施形態と同様にして、ＩＩＩ族金属ドット６８ｂの高さよりも低い膜厚の半導体層３１を形成し、ＩＩＩ族金属ドット６８ｂを構成するＩｎＡｓの蒸発温度以上半導体層３１を構成するＧａＡｓの蒸発温度未満でＧａＡｓ基板１１を加熱し、ＩＩＩ族金属ドット６８ｂを除去して半導体層３１に穿孔４１を形成し、さらに半導体微小突起構造体５１を形成する。
これにより、位置制御に優れた高品質な半導体微小突起構造体５１が得られる。
【００４３】
本実施形態においても、ＩＩＩ族金属ドット６８の形成位置がナノメータスケールで調製されるため、位置制御に適した構造の半導体微小突起構造体５１の製造方法が実現されている。本実施形態のその他の効果は、上記実施形態と同様である。
【００４４】
なお、本実施形態においては、半導体微小突起構造体５１は、ナノメータスケールで形成位置が調整できるが、その場合に形成された半導体微小突起構造体５１の結晶品質は、原料の純度や、結晶化過程における処理温度があまり高くないため、高品質の半導体微小突起構造体５１が得られない場合がある。したがって、ナノメートルスケールで形成位置を調整するかは、半導体微小突起構造体の所望の特性に応じて選択すればよい。
【００４５】
本発明による半導体微小突起構造体の製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。
【００４６】
例えば、上記各実施形態においては、半導体基板として、ＧａＡｓ基板を示したが、加熱処理に耐えうる材料であればこれに限られない。
【００４７】
また、上記各実施形態においては、第１の材料、第２の材料、および第３の材料として、それぞれＩｎＡｓ、ＧａＡｓ、およびＩｎＡｓを用いた例を示したが、これに限られない。第１の材料、および第２の材料の蒸発温度に関する条件を満たす範囲内で適宜選択できる。
第１の材料、第２の材料、および第３の材料としては、少なくとも２個以上の構成元素を有する化合物に限られず、第１の材料、および第２の材料の蒸発温度に関する条件を満たす化合物の組合せであればよい。また、この条件を満たす化合物としては、例えば、第１の材料および第３の材料としてＩｎＡｓ、またはＩｎＧａＡｓ、および第２の材料としてＧａＡｓ、ＡｌＡｓ、またはＡｌＧａＡｓが挙げられる。
【００４８】
本実施形態においては、半導体微小突起構造体５１の形成方法として、ＳＢモード成長を利用した例を示したが、分子線エピタキシ装置法などを用いてもよい。結晶成長できるものであればこれに限られない。これにより、穿孔４１の位置のみに半導体微小突起構造体５１が形成される。
【００４９】
本実施形態においては、微小突起２１は、第２の材料から成る半導体層３１で埋め込まれているが、通常、量子ドット等の微小突起構造体は、微小突起構造体よりバンドギャップの大きい半導体層で埋め込まれた状態でデバイス等に適用されるので、本実施形態において半導体微小突起構造体５１の構成の状態でデバイス素子作製に適用が可能である。
【実施例】
【００５０】
本発明を実施例によりさらに具体的に説明するが、本発明はこれら具体例に限定されるものではない。
【００５１】
（実施例１）
ＧａＡｓ基板１１を分子線エピタキシ装置へ導入し、Ａｓ雰囲気で熱処理を行いながら、ＧａＡｓ基板１１上に形成されている自然酸化膜を除去した。
【００５２】
次に、図１（ａ）に示すように、シリコンをｎ型不純物として高ドープしたＧａＡｓ基板１１に対し分子線エピタキシ装置に装着されているイオンビーム源でイオンビームを局所的に照射し（図３参照）、ＧａＡｓ基板１１上にＩｎＡｓ（第１の材料）を堆積させた。これにより、ＧａＡｓ基板１１上に高さ約５ｎｍのＩｎＡｓからなる微小突起２１を形成した。
【００５３】
次に、図１（ｂ）に示すように、ＧａＡｓ基板１１上の微小突起２１が形成された領域以外に微小突起２１の高さ以下の膜厚のＧａＡｓ（第２の材料）からなる半導体層３１を形成した。すなわち、微小突起２１と半導体層３１とでＧａＡｓ基板１１を覆った。
微小突起２１の高さは約５ｎｍであったので、半導体層３１の厚さは、４ｎｍとした。
【００５４】
続けて、図１（ｃ）に示すように、ＧａＡｓ基板１１を加熱して、微小突起２１を構成するＩｎＡｓを気化させて微小突起２１を除去し、半導体層３１に穿孔４１を形成した
また、加熱処理は、１×１０−５ＴｏｒｒのＡｓ雰囲気中で行った。１×１０−５ＴｏｒｒのＡｓ圧下において、微小突起２１に含まれるＩｎＡｓの蒸発温度は約５００℃であり、一方、半導体層３１に含まれるＧａＡｓは同条件では蒸発しないため、加熱処理温度５１０℃として、１０分間行った。
これにより、ＩｎＡｓからなる微小突起２１が蒸発し、半導体層３１に穿孔４１が形成された。
【００５５】
さらに続けて、図１（ｄ）に示すように、ＳＫモードに従い自己形成手法を用いて、穿孔４１内に、ＩｎＡｓからなる半導体微小突起構造体５１を形成した。これにより、所望の位置に高品質な半導体微小突起構造体５１を得ることができた。
【００５６】
（実施例２）
実施例１では、イオンビームを用いて微小突起を形成したのに対し、実施例２では走査プローブ顕微鏡を用いて微小突起を形成した。すなわち、微小突起形成以後の工程は、実施例１と同様である。
【００５７】
図２に示すようにして、ＩＩＩ族金属ドット６８を形成した。
まず、実施例１と同様にして、自然酸化膜を除去したＧａＡｓ基板１１を用意した。
【００５８】
次に、図２（ａ）に示すように、ＧａＡｓ基板１１とパルス電源と接続されたカンチレバー６０を準備した。カンチレバー６０の梁部にはＡＦＭ動作時に原子間力を検知するためのピエゾ薄膜６２が形成され、また、カンチレバー６０の端部にはピラミッド状の突起部６３が設けられている。この突起部６３は、その下方の先端部分にあらかじめ集束イオンビーム法により約０．５μｍ径の穴６４が開けられている。また、突起部６３の中空内部にドット原料してＩｎを蒸着により充填した。
【００５９】
続けて、ＡＦＭの機構を用いて、突起部６３の下方の先端部分をＧａＡｓ基板１１表面に約１０ｎｍ程度まで近接させた後、パルス電源により電圧パルスを印加した。これにより、突起部６３の下方の先端部分とＧａＡｓ基板１１との間が印加され、発生した電界により、突起部６３に充填されたＩｎのうち突起部６３の先端部分にあるＩｎが局所的に溶融し、その結果形成されたＩｎの微小な突起がクラスター化した。続けて、クラスター化したＩｎが、電界により穴６４を通して引き出され、ＧａＡｓ基板１１上にＩＩＩ族金属ドット６８ａとして堆積した。
このようにして、１回パルス電圧を印加することにより直径約３０ｎｍ、高さ約５ｎｍのＩｎから成るＩＩＩ族金属ドット６８ａを形成した。
【００６０】
続けて、このようにして形成されたＩＩＩ族金属ドット６８ａを、真空トンネルで連結されている分子線エピタキシ装置へ搬送し、図２（ｂ）に示すように、照射部６９からＡｓを照射しながら熱処理して、ＩｎからなるＩＩＩ族金属ドット６８ａをＩｎＡｓからなるＩＩＩ族金属ドット６８ｂへ変換した。すなわち、高Ａｓ圧下で半導体基板温度を低温から徐々に昇温することにより、ＩＩＩ族金属ドット６８ａ中にＡｓが取り込まれ、ＩＩＩ族金属ドット６８ａ中でＩｎＡｓ結晶化が起こり、結果としてＩｎＡｓからなるＩＩＩ族金属ドット６８ｂが形成された。
【００６１】
ＩＩＩ族金属ドット６８ｂは、形成周期２００ｎｍで試料表面の矩形特定領域にナノメータスケールで制御して形成できた。
【図面の簡単な説明】
【００６２】
【図１】本発明による半導体微小突起構造体の製造方法の第１実施形態を示す工程図である。
【図２】本発明による半導体微小突起構造体の製造方法の第２実施形態を示す工程図である。
【図３】従来の半導体微小突起構造体の製造方法を示す工程図である
【図４】従来の半導体微小突起構造体の製造方法を示す工程図である。
【図５】従来の半導体微小突起構造体の製造方法を示す工程図である。
【符号の説明】
【００６３】
１１    基板
２１    微小突起
３１    半導体層
４１    穿孔
５１    半導体微小突起構造体
６０    カンチレバー
６２    ピエゾ薄膜
６３    突起部
６４    穴
６８ａ    ＩＩＩ族金属ドット
６８ｂ    ＩＩＩ族金属ドット
６９    照射部
【図１】
2009130281.tif 000003
【図２】
2009130281.tif 000004
【図３】
2009130281.tif 000005
【図４】
2009130281.tif 000006
【図５】
2009130281.tif 000007