(57)【要約】【課題】上下の基板が位置決め精度よく積層され、また薄型化が可能となる半導体装置を提供する。【解決手段】半導体チップ１８が配線パターン１４に電気的に接続されて搭載され、半導体チップ１８と配線パターン１４が樹脂２２によって封止された基板１０が、複数枚電気的に接続されて積層された半導体装置３２において、各基板１０は、１対の平行側壁面に、配線パターン１４の外部接続用端子部１４ｂが露出する凹溝２４が表裏面に開口して所要複数本形成され、凹溝２４内に、金属板を加工して形成されたリード部３０が、各基板１０の露出している外部接続用端子部１４ｂに電気的に接続して固定されていることを特徴とする。【選択図】図５
2009130088.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが配線パターンに電気的に接続されて搭載され、該半導体チップの少なくとも一部と配線パターンとが樹脂によって封止された基板が、複数枚電気的に接続されて積層された半導体装置において、
前記各基板は、１対の平行側壁面に、前記配線パターンの外部接続用端子部が露出する凹溝が所要複数本形成され、
前記凹溝内に、金属板を加工して形成されたリード部が、各基板の露出している前記外部接続用端子部に電気的に接続して固定されていることを特徴とする半導体装置。
【請求項２】
前記基板は隣接するもの同士直接接触して積層されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記各基板間が接着剤によって接着されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記各リード部の一端側が、積層された基板の外側方向に曲折する外部接続部に形成されていることを特徴とする請求項１〜３いずれか１項記載の半導体装置。
【請求項５】
前記各リード部の一端側が、積層された基板の内側方向に曲折する外部接続部に形成されていることを特徴とする請求項１〜３いずれか１項記載の半導体装置。
【請求項６】
前記各リード部の一端側が積層された基板の外側方向に曲折する外部接続部に形成されるとともに、各リードの他端側が積層された基板の内側方向に曲折する外部接続部に形成されていることを特徴とする請求項１〜３いずれか１項記載の半導体装置。
【請求項７】
前記各リード部の一端側および他端側が、共に、積層された基板の内側方向に曲折する外部接続部に形成されていることを特徴とする請求項１〜３いずれか１項記載の半導体装置。
【請求項８】
半導体チップが配線パターンに電気的に接続されて搭載され、該半導体チップの少なくとも一部と配線パターンとが樹脂によって封止された基板が、複数枚電気的に接続されて積層された半導体装置の製造方法において、
前記各基板に、１対の平行側壁面の同一位置に、前記配線パターンの外部接続用端子部が露出する凹溝が表裏面に開口して所要複数本形成されている基板を用い、
一端側が連結板によって連結され、他端側のリード部が櫛歯状に延びるリードフレームを対向して配置し、
前記各リード部が各基板の前記凹溝内を挿通するようにリード部をガイドとして、前記基板を所要数順次積層し、
該基板を所要数積層した状態で、リード部と各基板の凹溝内に露出する配線パターンの外部接続端子とをはんだ付けして固定し、
その後、前記リードフレームの前記連結部を除去してリード部を独立させることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
集積回路が形成された半導体チップを高密度実装するために、半導体チップそのものを、電気的接続をとって直接に複数枚積層するスルーシリコン（Through Si）技術が知られている。
しかしこのスルーシリコン方式では、同一チップを多段に積層できるが、チップそのものを加工するため、製造コストが高くなり、また、１つのチップに不良が発生した場合、全ての積層チップが不良品扱いとなってしまうという課題がある。
【０００３】
そこで、半導体チップそのものを直接に積層するのでなく、配線パターンが形成されたパッケージに、半導体チップを配線パターンと電気的に接続して搭載した薄型の基板を形成し、この基板を複数枚積層する半導体装置が知られている（特許文献１等）。
この特許文献１に開示されている半導体装置では、各基板の周辺部に位置決め用の切欠き部を形成している。また基板に、上下の基板の接続用にはんだボールを形成している。そして、切欠き部に位置決め用のピンを挿入して上下の基板の位置決めをするとともに、加熱してはんだボールをリフローして固着し、多層の半導体装置に形成するようにしている。
【特許文献１】特開２００１−２５７３０８
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されたように、半導体チップを搭載した基板を積層する場合には、積層後、１つの基板に不良が発生した場合でも、はんだを溶解して分離できるから、積層した基板全体が不良品となる不具合は避けられる。
しかしながら、特許文献１に記載された半導体装置の場合、各基板の位置決めのため、位置決め用ピンを有する専用の治具が必要となり、製造が厄介である。また、接続用のはんだボールが基板の間に介在するので、それだけ薄型化の妨げとなる課題がある。なお、はんだボールを用いるのでなく、ペースト状のはんだを塗布して上下の配線基板の導通をとる構造では、上下の配線基板に設けられた接続電極同士が離間していた場合に、はんだが細り断線の危険を伴う問題があった。
そこで、本発明は上記課題を解決すべくなされ、その目的とするところは、上下の基板が位置決め精度よく積層され、確実に電気的接続が行えるとともに、薄型化が可能となる半導体装置およびその製造方法を提供するにある。
【課題を解決するための手段】
【０００５】
本発明に係る半導体装置は、半導体チップが配線パターンに電気的に接続されて搭載され、該半導体チップの少なくとも一部と配線パターンとが樹脂によって封止された基板が、複数枚電気的に接続されて積層された半導体装置において、前記各基板は、１対の平行側壁面に、前記配線パターンの外部接続用端子部が露出する凹溝が所要複数本形成され、前記凹溝内に、金属板を加工して形成されたリード部が、各基板の露出している前記外部接続用端子部に電気的に接続して固定されていることを特徴とする。
【０００６】
前記基板を、隣接するもの同士直接接触して積層することができる。
また、各基板間を接着剤によって接着して積層することができる。
前記各リード部の一端側を、積層された基板の外側方向に曲折して外部接続部に形成することができる。
あるいは、前記各リード部の一端側を、積層された基板の内側方向に曲折して外部接続部に形成することができる。
【０００７】
あるいは、前記各リード部の一端側を積層された基板の外側方向に曲折して外部接続部に形成し、各リード部の他端側を積層された基板の内側方向に曲折して外部接続部に形成することができる。
あるいは、前記各リード部の一端側および他端側を、共に、積層された基板の内側方向に曲折して外部接続部に形成することができる。
【０００８】
また、本発明に係る半導体装置の製造方法は、半導体チップが配線パターンに電気的に接続されて搭載され、該半導体チップの少なくとも一部と配線パターンとが樹脂によって封止された基板が、複数枚電気的に接続されて積層された半導体装置の製造方法において、前記各基板に、１対の平行側壁面の同一位置に、前記配線パターンの外部接続用端子部が露出する凹溝が表裏面に開口して所要複数本形成された基板を用い、一端側が連結板によって連結され、他端側のリード部が櫛歯状に延びるリードフレームを対向して配置し、前記各リード部が各基板の前記凹溝内を挿通するようにリード部をガイドとして、前記基板を所要数順次積層し、この状態で、リード部と各基板の凹溝内に露出する配線パターンの外部接続端子とをはんだ付けして固定し、その後、前記リードフレームの前記連結部を除去してリード部を独立させることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、各基板はリード部によって容易、かつ確実に位置決めして積層され、また、半導体装置に完成後も、各基板間は強度のあるリード部によって連結されているので、単にはんだボールによって接合されているのに比して、基板間にずれが生じることがない。凹溝にリード部を設けることで、上下の外部接続端子同士が離間していた場合でも確実な導通を確保することが可能となる。
また、基板間にはんだボールが介在しないので、それだけ高さを低くでき、薄型化が達成できる。
【発明を実施するための最良の形態】
【００１０】
以下本発明における最良の実施の形態を添付図面に基づいて詳細に説明する。
図１は積層する基板１０の説明断面図である。
まず図１により、基板１０の製造方法の一例を説明する。
まず、薄い銅の支持板１２上に、配線パターン１４を電解めっきによって形成する。すなわち、支持板１２上にレジスト（図示せず）によってマスクパターンを形成し、このマスクパターンをマスクとして、支持板１２上に、金めっき、ニッケルめっき、金めっきをこの順に施して、３層のめっき皮膜を形成し、次いでレジストを除去して配線パターン１４に形成する。
【００１１】
図２は、配線パターン１４の一例を示す平面図である。１４ａは、半導体チップの金バンプが接合されるランド部、１４ｂは外部接続用端子部である。
なお、配線パターン１４の多層めっき構成は上記に限定されないことはもちろんである。しかし、支持板１２を、後にエッチングによって除去するので、配線パターン１４はこのエッチング液によって侵食されないめっき構成とする必要がある。
【００１２】
次に、配線パターン１４を覆って異方性導電性シート１６を載置する。異方性導電性シート１６は公知のものであり、樹脂シート中に導電性金属の微粒子を混入したもので、圧縮するとシートに導電性が生じるものである。
この異方性導電性シート１６上に半導体チップ１８を載置する。半導体チップ１８には、金バンプ２０が形成されている。この半導体チップ１８を押圧し、金バンプ２０を異方性導電性シート１６に押圧することで、半導体チップ１８と配線パターン１４との電気的導通をとる。
【００１３】
半導体チップ１８と配線パターン１４とを上記のように仮接続した後、成形機（図示せず）に組み込み、半導体チップ１８、異方性導電性シート１６、配線パターン１４の周りをモールド樹脂２２により封止する。
次いで、支持板１２をエッチングにより除去する。
次に、図２に示すように、基板１０の１対の平行側壁面（外部接続用端子部１４ｂが位置する側の側壁面）に、配線パターン１４の外部接続用端子部１４ｂが露出する凹溝（図２では断面がＶ溝）２４をダイサーやルーターによって複数本、切削、形成して基板１０に完成する。
凹溝２４は、あらかじめ配線パターン１４の端部をＶ字状に形成するとともに、モールド樹脂の凹溝２４を金型により成形できるように金型設計をしてもよい。
凹溝２４の内壁に露出する外部接続用端子１４ｂの先端面には、無電解めっきにより、ニッケルめっきを下地とする金めっきのめっき皮膜を形成する。あるいははんだめっき皮膜を形成する。
【００１４】
なお、凹溝２４の形状はＶ溝に限られず、図３（ａ）に示すような断面逆台形状（奥側が広い台形）、あるいは図３（ｂ）に示すような断面半円状等であってもよく、特には限定されない。要は、凹溝２４は、後記するリードフレームのリード部が内部に収容される大きさであればよい。
本実施の形態では、基板１０は上下方向に複数積層されるものであるが、各基板１０はその外形が同一形状の矩形であって、また、各基板１０における凹溝２４は一対の側壁面の同一位置に形成される。したがって、基板１０を複数枚積層した状態では、凹溝２４は１本の連続した凹溝となり、上下に開口する。なお、各基板１０は、外形が同一形状であればよく、搭載する半導体チップ１８は大きさが異なるものであってもよい。
【００１５】
なお、図示の基板１０の例では、半導体チップ１８の裏面側（金バンプ２０が形成されている面と反対側の面）が露出し、また配線パターン１４の上面側も露出しているが、これらはモールド樹脂２２中に埋没しているものであってもよい。
また、基板１０の構造も特に限定はされない。例えば、配線パターンを形成したポリイミド樹脂板上に、半導体チップを配線パターンと電気的に接続して搭載したタイプの基板であってもよい。この場合も、半導体チップと配線パターンをモールド樹脂で封止し、固着するようにするか、半導体チップと配線パターンとの間にアンダーフィル樹脂を充填し、両者を固着するようにする。また、配線パターンの外部接続端子部は、基板の一対の平行側壁面に設けた凹溝内壁に先端面を露出させるようにする。
【００１６】
次に、上記の基板１０を積層して半導体装置に形成する製造方法の一例を以下説明する。
図４は、リードフレーム２６の斜視図である。
リードフレーム２６は、所要厚さを有する金属板をプレス加工あるいはエッチング加工して形成される。リードフレーム２６は、一端側が連結板２８によって連結され、他端側は櫛歯状に延びるリード部３０に形成されている。
図４のリードフレーム２６では、リード部３０の先端部を左方に曲折して外部接続部３０ａに形成している。また、連結部２８近傍部分は右方に曲折している。
リードフレーム２６にはその表面上にはんだめっき皮膜が形成されている。
【００１７】
上記のリードフレーム２６を一対、互いに反対側を向くようにして、治具（図示せず）に対向して装着する（図５）。
次に図５に示すように、治具に対向して配置した一対のリードフレーム２６間に、各リード部３０が各基板１０の凹溝２４内を挿通するようにリード部３０をガイドとして、基板１０を所要数順次積層する。
リード部３０は、その弾性力により、凹溝２４内壁に露出している配線パターン１４の外部接続用端子部１４ｂに当接する。図６に、リード部３０が外部接続用端子部１４ｂに当接した状態を模式的に示す。
【００１８】
リード部３０は、所要厚さ（たとえば０．１２５ｍｍ）の金属板を加工して形成されるものであり、一定の強度を有している。したがって、一対のリードフレーム２６のリード部３０間に、リード部３０が凹溝２４内に嵌まり込むようにして基板１０がガイドされて積層されることによって、基板１０は容易、かつ正確に位置決めされる。
なお、一対のリードフレーム２６の、基板１０の挿入部側の先端部を外方に屈曲しておくと（図示せず）、基板１０をリード部３０間に挿入しやすくなる。
また、リードフレーム２６は、上記では一対のリードフレームを用いたが、櫛歯状のリード部が、共通の連結板から左右方向にＬ字状に屈曲して設けられた１つのリードフレーム（図示せず）を用いてもよい。
【００１９】
基板１０を積層する場合に、各基板１０間に、適宜な薄いセパレータ（図示せず）を介して積層してもよいし、接着剤を介して基板１０間を接着してもよいし、あるいは、半導体チップ１８および配線パターン１４がモールド樹脂２２中に埋没しているタイプのものでは、上下の基板１０を密に接触して積層してもよい。
【００２０】
上記のように、治具に対向配置した一対のリードフレーム２６間に複数枚の基板１０を積層した状態で、リフロー炉（図示せず）内に搬入し、リード部３０と、基板１０の凹溝２４内に露出する配線パターン１４の外部接続端子１４ｂとをはんだ付けして固定するようにすることで、基板１０とリードフレーム２６とが一体化される。
なお、凹溝２４にリード部３０を配置した後、はんだペーストを塗布して、上下基板１０間の電気的導通をとるようにしてもよい。
リードフレーム２６の連結部２８は、図５に示すように、積層した基板１０よりも外方に位置しているので、切断装置（図示せず）により容易に切断、除去できる。連結部２８を除去することによって、基板１０が多段に積層された半導体装置３２（図７）を得ることができる。この半導体装置３２は、外部接続部３０ａが、基板１０の内側方向に曲折する外部接続部に形成されていることになる。この外部接続部３０ａを介して、パッケージや実装基板（図示せず）に実装することができる。
【００２１】
各基板１０は上記のようにリード部３０によって位置決めして積層され、また、半導体装置３２に完成後も、各基板１０間は強度のあるリード部３０によって連結されているので、単にはんだボールによって接合されているのに比して、基板１０間にずれが生じることがない。
また、基板１０間にはんだボールが介在しないので、それだけ高さを低くでき、薄型化が達成できる。
【００２２】
リードフレーム２６の形状を種々に形成することによって、外部接続部３０ａを種々のものに形成できる。
図８に示す半導体装置３２は、各リード部３０の一端側が、積層された基板１０の外側方向に曲折する外部接続部３０ａに形成されている。
【００２３】
また、図９に示す半導体装置３２は、積層された基板１０の上面および下面に外部接続部が形成されていて、各リード部の一端側が積層された基板１０の外側方向に曲折する外部接続部３０ａに形成されるとともに、各リード部３０の他端側が積層された基板１０の内側方向に曲折する外部接続部３０ａに形成されている。
図９に示す半導体装置３２は、上下逆にして用いることもできる。
【００２４】
また、図１０に示す半導体装置３２は、各リード部３０の一端側および他端側が、共に、積層された基板１０の内側方向にアーチ状に曲折する外部接続部３０ａに形成されている。
この半導体装置３２を製造するには、用いるリードフレーム２６として、どちらか一方の外部接続部側を連結部２８によって連結するとともに、この連結部側が、積層された基板１０の外方に突出するように曲折したものを用い、このリードフレーム２６を、積層した基板１０に固定し、連結部２８を除去した後、この外部接続部を基板１０の内方側に向くように曲折する加工が必要となる。
なお、上記アーチ状に曲折した外部接続部３０ａの弾性力によって基板１０を押圧するようにすることで、はんだ付け前の基板１０を保持することもできる。
【００２５】
図１１は、図７に示す半導体装置３２を実装基板３４にはんだにより固定して実装した例を示す。また図１２は、図８に示す半導体装置３２を実装基板３４にはんだにより固定して実装した例を示す。また、図１３は、図８に示す半導体装置３２をＢＧＡ基板３６にはんだにより固定して実装した例を示す。
【図面の簡単な説明】
【００２６】
【図１】基板の説明断面図である。
【図２】基板の平面図である。
【図３】凹溝の断面形状の他の例を示す説明図である。
【図４】リードフレームの一例を示す説明図である。
【図５】基板の積層方法を示す説明図である。
【図６】リード部が凹溝内に挿入された状態の模式図である。
【図７】半導体装置に形成した説明図である。
【図８】他の半導体装置に形成した説明図である。
【図９】さらに他の半導体装置に形成した説明図である。
【図１０】またさらに他の半導体装置に形成した説明図である。
【図１１】図７の半導体装置を実装基板に実装した説明図である。
【図１２】図８の半導体装置を実装基板に実装した説明図である。
【図１３】図８の半導体装置をＢＧＡ基板に実装した説明図である。
【符号の説明】
【００２７】
１０  基板
１２  支持板
１４  配線パターン
１４ａ  ランド部
１４ｂ  外部接続用端子
１６  異方性導電性シート
１８  半導体チップ
２０  金バンプ
２２  モールド樹脂
２４  凹溝
２６  リードフレーム
２８  連結部
３０  リード部
３０ａ  外部接続部
３２  半導体装置
３４  実装基板
３６  ＢＧＡ基板
【図４】
2009130088.tif 000003
【図６】
2009130088.tif 000004
【図１】
2009130088.tif 000005
【図２】
2009130088.tif 000006
【図３】
2009130088.tif 000007
【図５】
2009130088.tif 000008
【図７】
2009130088.tif 000009
【図８】
2009130088.tif 000010
【図９】
2009130088.tif 000011
【図１０】
2009130088.tif 000012
【図１１】
2009130088.tif 000013
【図１２】
2009130088.tif 000014
【図１３】
2009130088.tif 000015