(57)【要約】【課題】高速動作を実現する薄膜トランジスタの誤動作を抑制した半導体装置を提供する。【解決手段】本発明による半導体装置は、前面（１１２ａ）および背面（１１２ｂ）を有する透明基板（１１２）と、透明基板（１１２）の前面（１１２ａ）に支持された第１半導体層（１２０）と、第１半導体層（１２０）上に選択的に設けられた絶縁層（１１４）と、薄膜トランジスタ（１４０）の活性層（１３２）であって、絶縁層（１１４）を介して第１半導体層（１２０）と対向する活性層（１３２）を含む第２半導体層（１３０）とを備える。第１半導体層（１２０）は、ゲッタリング元素と、第２半導体層の結晶化を促進した触媒元素とを含有しており、透明基板（１１２）の背面（１１２ｂ）の法線方向からみたときに活性層（１３２）は第１半導体層（１２０）と重なる。【選択図】図１
2009016600.tif 000002
【特許請求の範囲】
【請求項１】
前面および背面を有する透明基板と、
前記透明基板の前記前面に支持された第１半導体層と、
前記第１半導体層上に選択的に設けられた絶縁層と、
薄膜トランジスタの活性層であって、前記絶縁層を介して前記第１半導体層と対向する活性層を含む第２半導体層と
を備える半導体装置であって、
前記第１半導体層は、ゲッタリング元素と、前記第２半導体層の結晶化を促進した触媒元素とを含有しており、
前記透明基板の前記背面の法線方向からみたときに前記活性層は前記第１半導体層と重なっている、半導体装置。
【請求項２】
前記第１半導体層内の前記触媒元素の濃度は、前記第２半導体層内の前記触媒元素の濃度よりも高い、請求項１に記載の半導体装置。
【請求項３】
前記活性層は、ソース領域、チャネル領域およびドレイン領域を有しており、
前記第１半導体層は、前記活性層の前記チャネル領域よりも高い電気伝導率を有しており、
前記第１半導体層は、前記チャネル領域の導電性を制御するゲートとして機能する、請求項１または２に記載の半導体装置。
【請求項４】
前記第２半導体層は、前記第１半導体層と接触する接続部をさらに含み、
前記活性層の前記ソース領域および前記ドレイン領域、ならびに、前記接続部は、同じ不純物元素を含有している、請求項３に記載の半導体装置。
【請求項５】
前面および背面を有する透明基板を用意する工程と、
前記透明基板の前記前面に支持された第１半導体層であって、ゲッタリング元素を含有する第１半導体層を形成する工程と、
前記第１半導体層上に選択的に絶縁層を形成する工程と、
前記第１半導体層および前記絶縁層を覆う第２半導体層を形成する工程と、
結晶化を促進するための触媒元素を前記第２半導体層に付与する工程と、
前記第２半導体層に前記触媒元素を付与した後、熱アニール処理を行う工程であって、前記第２半導体層を結晶化するとともに前記第２半導体層内の触媒元素の少なくとも一部を前記第１半導体層に移動させる工程と、
前記熱アニール処理を行った後、前記第２半導体層のうち前記透明基板の前記背面の法線方向からみたときに前記第１半導体層と重なる部分を活性層として用いた薄膜トランジスタを形成する工程と
を包含する半導体装置の製造方法。
【請求項６】
前記薄膜トランジスタを形成する工程は、前記第２半導体層の一部を選択的に除去することにより、前記第２半導体層のうち前記薄膜トランジスタの前記活性層となる部分と前記第１半導体層とを分離する工程を含む、請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ガラス基板等の絶縁基板上に形成した非晶質半導体層を結晶化することにより、結晶構造を有する半導体層（以下、結晶質半導体層という。）を作製する技術が広く研究されている。結晶質半導体層は、例えば、多結晶半導体層、微結晶半導体層である。結晶質半導体層は非晶質半導体層よりも高いキャリア移動度を有しており、結晶質半導体層を用いて作製された薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）は、非晶質半導体層を用いて作製されたＴＦＴよりも高速に動作可能である。
【０００３】
非晶質半導体層を結晶化する方法として、非晶質半導体層に、結晶化の触媒となる触媒元素（例えば、ニッケル）を添加して加熱処理を行うＣＧＳ（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）法が知られている。ＣＧＳ法により、ガラスの歪み点以下の低温度で結晶化を行うことができる。また、ＣＧＳ法で得られる結晶質半導体層（例えば、多結晶シリコン層）の平均結晶粒径は、エキシマレーザビームの照射によって得られる結晶質半導体層の平均結晶粒径よりも大きく、高い移動度を実現することができる。
【０００４】
しかしながら、ＣＧＳ法で作製した結晶質半導体層を用いてＴＦＴを形成する場合、触媒元素がチャネル領域に残留していると、ＴＦＴのオフ電流が突発的に増大することがある。このため、触媒元素をゲッタリングするためのゲッタリング領域を設けて、オフ電流の突発的な増加を抑制することが知られている（例えば、特許文献１参照）。
【０００５】
以下、図６を参照して、特許文献１に開示されている結晶質半導体層の従来の製造方法を説明する。
【０００６】
まず、図６（ａ）に示すように、絶縁基板６１２上に半導体層６２０を形成する。例えば、絶縁基板６１２はガラス基板であり、半導体層６２０は非晶質シリコン層である。非晶質シリコン層は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法で形成される。その後、半導体層６２０上に酢酸ニッケル膜６１５を形成する。
【０００７】
次に、図６（ｂ）に示すように、加熱処理により、半導体層６２０を結晶化する。加熱処理時に、酢酸ニッケル膜６１５の酢酸ニッケルは熱分解されてニッケルとなり、このニッケルが半導体層６２０の結晶化を促進する。その後、半導体層６２０にエキシマレーザビームを照射して、レーザアニール処理を行う。これにより、触媒元素が分散される。先の工程において半導体層６２０の表面に酸化膜が形成されるため、酸化膜をフッ酸処理で除去する。
【０００８】
次に、図６（ｃ）に示すように、半導体層６２０上にレジスト層６３２を形成する。レジスト層６３２は、例えば窒化シリコンから形成される。
【０００９】
次に、図６（ｄ）に示すように、レジスト層６３２をエッチングすることにより、マスク６３４を形成する。その後、半導体層６２０のうちマスク６３４で覆われていない領域６２２にゲッタリング元素として燐を注入する。燐の注入された領域６２２をゲッタリング領域という。
【００１０】
次に、図６（ｅ）に示すように、加熱処理により、半導体層６２０内の触媒元素をゲッタリング領域６２２にゲッタリングする。これにより、半導体層６２０のうちマスク６３４で覆われている領域内の触媒元素濃度が低下する。
【００１１】
次に、図６（ｆ）に示すように、マスク６３４を利用してエッチングを行うことにより、半導体層６２０からゲッタリング領域６２２とともにゲッタリング領域６２２以外の領域の一部を除去する。このようにして、触媒元素濃度の低い半導体層６２０を形成することができる。この半導体層６２０はＴＦＴの活性層として用いられる。
【００１２】
また、ＴＦＴの活性層として用いる半導体層とは別に半導体層を設けて、ゲッタリングを行うことも知られている（例えば、特許文献２および３参照）。
【００１３】
以下、図７を参照して、特許文献２に開示されている結晶質半導体層の従来の製造方法を説明する。
【００１４】
まず、図７（ａ）に示すように、絶縁基板７１２上に第１半導体層７２０を形成する。例えば、絶縁基板７１２はガラス基板であり、第１半導体層７２０は非晶質シリコン層である。次に、第１半導体層７２０上にマスク７３４を形成する。マスク７３４は、例えば酸化シリコンから形成されている。マスク７３４には開口部が設けられており、第１半導体層７２０の一部はマスク７３４の開口部から露出されている。
【００１５】
次に、第１半導体層７２０およびマスク７３４上に酢酸ニッケル膜７１５を形成する。ニッケルは結晶化を促進するための触媒元素であり、これにより、触媒元素が第１半導体層７２０に付与される。
【００１６】
次に、図７（ｂ）に示すように、加熱処理を行い、第１半導体層７２０を結晶化する。加熱処理時に、酢酸ニッケル膜７１５のニッケルは、マスク７３４の開口部に対応する部分から第１半導体層７２０を横方向に移動する。これにより、第１半導体層７２０の結晶化が促進される。
【００１７】
次に、図７（ｃ）に示すように、マスク７３４の開口部から露出されている第１半導体層７２０の領域上に酸化シリコン膜７３６を形成する。その後、マスク７３４および酸化シリコン膜７３６を覆う第２半導体層７３０を形成する。第２半導体層７３０は、ゲッタリング元素として燐を含有している。
【００１８】
次に、図７（ｄ）に示すように、加熱処理を行い、第１半導体層７２０内の触媒元素の少なくとも一部を第１半導体層７２０から酸化シリコン膜７３６を介して第２半導体層７３０に移動させて、第１半導体層７２０内の触媒元素を第２半導体層７３０にゲッタリングする。これにより、第１半導体層７２０内の触媒元素濃度が低下する。
【００１９】
次に、図７（ｅ）に示すように、第２半導体層７３０およびマスク７３４を除去する。このようにして、触媒元素濃度の低い第１半導体層７２０を形成することができる。この第１半導体層７２０はＴＦＴの活性層として用いられる。
【００２０】
次に、図８を参照して、特許文献３に開示されている半導体装置の従来の製造方法を説明する。
【００２１】
まず、図８（ａ）に示すように、絶縁基板８１２上に第１半導体層８２０を形成する。絶縁基板８１２はガラス基板であり、第１半導体層８２０は非晶質シリコン層である。第１半導体層８２０はスパッタリング法で形成される。第１半導体層８２０は、ゲッタリング元素としてアルゴンを含有している。
【００２２】
次に、図８（ｂ）に示すように、第１半導体層８２０上に第１絶縁層８１４を形成する。第１絶縁層８１４は酸化シリコンから形成されている。第１絶縁層８１４はプラズマＣＶＤ法で形成される。
【００２３】
次に、図８（ｃ）に示すように、第１絶縁層８１４上に第２半導体層８３０を形成する。第２半導体層８３０は非晶質シリコン層である。第２半導体層８３０はプラズマＣＶＤ法で形成される。
【００２４】
次に、図８（ｄ）に示すように、第２半導体層８３０に触媒元素としてニッケルを添加する。ニッケルは第２半導体層８３０の全面に付与される。その後、加熱処理を行う。この加熱処理により、第２半導体層８３０が結晶化されるとともに第２半導体層８３０内に存在したニッケルは第１半導体層８２０にゲッタリングされる。
【００２５】
次に、図８（ｅ）に示すように、第２半導体層８３０にレーザビームを照射する。これにより、第２半導体層８３０の結晶性が向上する。レーザビームとしてエキシマレーザビームが用いられる。
【００２６】
次に、図８（ｆ）に示すように、第２半導体層８３０の一部を除去し、素子間分離を行う。このようにして形成された第２半導体層８３０はＴＦＴの活性層として用いられる。その後、第２半導体層８３０上に第２絶縁層８１６を形成する。
【００２７】
次に、図８（ｇ）に示すように、第２絶縁層８１６の上に金属層８４２を形成する。金属層８４２はＴＦＴのゲート電極として機能する。
【００２８】
次に、図８（ｈ）に示すように、第２半導体層８３０の金属層８４２によって覆われていない領域に不純物元素を注入する。不純物元素の注入は、例えば、イオンドーピング法で行われる。以上のようにしてＴＦＴ８４０が作製される。
【００２９】
また、ＴＦＴの活性層に光が入射すると、それに応じて、ＴＦＴが誤動作することがある。特に、半導体装置を用いて液晶表示装置のアクティブマトリクス基板を作製する場合、バックライトの光によってＴＦＴは誤動作しやすい。このようなＴＦＴの誤動作を防止するために、遮光膜を設けることが知られている（例えば、特許文献４参照）。
【００３０】
図９に、特許文献４に開示されている液晶表示装置９００を示す。液晶表示装置９００には、ＴＦＴ９４０および補助容量配線９４２の両方の下方にわたって広がる導電性遮光膜９５０が設けられている。導電性遮光膜９５０は、金属または金属化合物からなり、画素電極９４４と電気的に接続された半導体層９２０と容量を形成する。このため、導電性遮光膜９５０は、半導体層９２０の遮光膜として機能するだけでなくＴＦＴ９４０のリーク電流を低減している。
【特許文献１】特開平１０−２２３５３３号公報
【特許文献２】特開平１１−３５４４４８号公報
【特許文献３】特開２００３−１００６２９号公報
【特許文献４】特開２０００−４７２５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
特許文献１に開示されている製造方法では、触媒元素を用いて結晶化を行った後にゲッタリング領域を除去している。また、特許文献２に開示されている製造方法では、触媒元素を用いて結晶化を行った後にゲッタリング領域を含む第２半導体層を除去している。このように、特許文献１および特許文献２に開示されている製造方法では、ゲッタリング元素を含有する半導体層またはその一部を除去しているため、結晶質半導体層の製造工程数および製造時間が増大し、高速動作を行うＴＦＴを簡便に製造できない。
【００３２】
また、特許文献３に開示されている製造方法では、触媒元素が横方向に移動する結晶成長と触媒元素が縦方向に移動するゲッタリングとが同時に進行する。このため、第１半導体層と第２半導体層との間に設けられた絶縁層が厚いと、ゲッタリングよりも結晶成長が優先して起こり、粒径の大きな結晶性シリコンが得られる一方でゲッタリングが十分に行われない可能性がある。また、第１半導体層と第２半導体層との間に設けられた絶縁層が薄いと、結晶成長よりもゲッタリングが優先して起こるため、触媒元素の不足に起因して結晶性シリコンの粒径が小さくなったり、半導体層において十分に結晶化されない領域が残ってしまう可能性がある。このように、特許文献３の製造方法では、絶縁層が厚くても薄くても問題が発生し、絶縁層の厚さのバラツキに対するマージンが小さい。
【００３３】
また、特許文献４に開示されている液晶表示装置のように、ＴＦＴの誤動作を防止するために遮光層を作製すると、製造工程数および製造時間が増大する。
【００３４】
本発明は上記課題を鑑みてなされたものであり、その目的は、高速動作を実現する薄膜トランジスタの誤動作を抑制した半導体装置およびその簡便な製造方法を提供することにある。
【課題を解決するための手段】
【００３５】
本発明による半導体装置は、前面および背面を有する透明基板と、前記透明基板の前記前面に支持された第１半導体層と、前記第１半導体層上に選択的に設けられた絶縁層と、薄膜トランジスタの活性層であって、前記絶縁層を介して前記第１半導体層と対向する活性層を含む第２半導体層とを備える半導体装置であって、前記第１半導体層は、ゲッタリング元素と、前記第２半導体層の結晶化を促進した触媒元素とを含有しており、前記透明基板の前記背面の法線方向からみたときに前記活性層は前記第１半導体層と重なっている。
【００３６】
ある実施形態において、前記第１半導体層内の前記触媒元素の濃度は、前記第２半導体層内の前記触媒元素の濃度よりも高い。
【００３７】
ある実施形態において、前記活性層は、ソース領域、チャネル領域およびドレイン領域を有しており、前記第１半導体層は、前記活性層の前記チャネル領域よりも高い電気伝導率を有しており、前記第１半導体層は、前記チャネル領域の導電性を制御するゲートとして機能する。
【００３８】
ある実施形態において、前記第２半導体層は、前記第１半導体層と接触する接続部をさらに含み、前記活性層の前記ソース領域および前記ドレイン領域、ならびに、前記接続部は、同じ不純物元素を含有している。
【００３９】
本発明による半導体装置の製造方法は、前面および背面を有する透明基板を用意する工程と、前記透明基板の前記前面に支持された第１半導体層であって、ゲッタリング元素を含有する第１半導体層を形成する工程と、前記第１半導体層上に選択的に絶縁層を形成する工程と、前記第１半導体層および前記絶縁層を覆う第２半導体層を形成する工程と、結晶化を促進するための触媒元素を前記第２半導体層に付与する工程と、前記第２半導体層に前記触媒元素を付与した後、熱アニール処理を行う工程であって、前記第２半導体層を結晶化するとともに前記第２半導体層内の触媒元素の少なくとも一部を前記第１半導体層に移動させる工程と、前記熱アニール処理を行った後、前記第２半導体層のうち前記透明基板の前記背面の法線方向からみたときに前記第１半導体層と重なる部分を活性層として用いた薄膜トランジスタを形成する工程とを包含する。
【００４０】
ある実施形態において、前記薄膜トランジスタを形成する工程は、前記第２半導体層の一部を選択的に除去することにより、前記第２半導体層のうち前記薄膜トランジスタの前記活性層となる部分と前記第１半導体層とを分離する工程を含む。
【発明の効果】
【００４１】
本発明によれば、高速動作を実現する薄膜トランジスタの誤動作を抑制した半導体装置およびその簡便な製造方法を提供することができる。
【発明を実施するための最良の形態】
【００４２】
以下、図面を参照して、本発明による半導体装置、および、半導体装置の製造方法の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
【００４３】
まず、図１を参照して、本発明による半導体装置の実施形態を説明する。
【００４４】
本実施形態の半導体装置１００は、前面１１２ａおよび背面１１２ｂを有する透明基板１１２と、透明基板１１２の前面１１２ａに支持された第１半導体層１２０と、第１半導体層１２０上に選択的に設けられた第１絶縁層１１４と、ＴＦＴ１４０の活性層１３２を含む第２半導体層１３０とを備えている。活性層１３２は、第１絶縁層１１４を介して第１半導体層１２０と対向している。また、透明基板１１２と第１半導体層１２０との間にはベースコート層１１３が設けられている。活性層１３２のソース領域１３２ａ、ドレイン領域１３２ｂは不純物元素を含有しており、それぞれ、ソース電極１４４、ドレイン電極１４６と電気的に接続している。ゲート電極１４２は、第２絶縁層１１６を介して活性層１３２のチャネル領域１３２ｃと対向している。
【００４５】
第１半導体層１２０は、ゲッタリング元素、および、第２半導体層１３０の結晶化を促進した触媒元素を含有している。また、透明基板１１２の背面１１２ｂの法線方向からみたときに活性層１３２の全体は第１半導体層１２０と重なっており、透明基板１１２の背面１１２ｂからその法線方向に平行に活性層１３２に向かって進行する光は、第１半導体層１２０によって遮られる。これにより、ＴＦＴ１４０の誤動作が防止されている。
【００４６】
第１半導体層１２０内の触媒元素の濃度は第２半導体層１３０内の触媒元素の濃度よりも高い。例えば、第１半導体層１２０内の触媒元素の濃度は１×１０19〜９×１０19ａｔｏｍｓ／ｃｍ3であり、第２半導体層１３０内の触媒元素の濃度は８×１０18〜１×１０19ａｔｏｍｓ／ｃｍ3である。なお、触媒元素の濃度測定には、２次イオン質量分析（Ｓｅｃｏｎｄａｒｙ  ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）や誘導結合ブラズマ質量分析（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＩＣＰ−ＭＳ）が用いられる。
【００４７】
また、本実施形態の半導体装置１００では、第２半導体層１３０は接続部１３５をさらに有している。接続部１３５はソース領域１３２ａおよびドレイン領域１３２ｂと同様の不純物元素を含有しており、ボトムゲート電圧入力電極１５０は接続部１３５を介して第１半導体層１２０と電気的に接続している。
【００４８】
また、第１半導体層１２０は、ゲッタリング元素を含有していることにより、活性層１３２のチャネル領域１３２ｃよりも高い電気伝導率を有している。ボトムゲート電圧入力電極１５０から接続部１３５を介して第１半導体層１２０に電圧を印加すると、活性層１３２のチャネル領域１３２ｃの導電性を制御することができる。このように、第１半導体層１２０はボトムゲート電極としても機能し、ＴＦＴ１４０はダブルゲートトランジスタである。なお、半導体装置１００の構造は、電子顕微鏡などを用いた断面構造解析により、容易に検証することができる。
【００４９】
以下、図２を参照して、本発明による半導体装置の製造方法の実施形態を説明する。図２（ａ）〜（ｆ）は、それぞれ、本実施形態の半導体装置１００の製造工程を示す模式的な断面図である。
【００５０】
まず、図２（ａ）に示すように、前面１１２ａおよび背面１１２ｂを有する透明基板１１２を用意し、透明基板１１２の前面１１２ａ上にベースコート層１１３を形成し、その後、ベースコート層１１３上に第１半導体層１２０を形成する。第１半導体層１２０は、例えば、燐を含有するｎ型非晶質シリコン層である。この燐はゲッタリング元素として機能する。
【００５１】
次に、図２（ｂ）に示すように、第１半導体層１２０上に選択的に第１絶縁層１１４を形成する。第１絶縁層１１４には開口部が設けられており、第１絶縁層１１４の開口部から第１半導体層１２０が露出されている。
【００５２】
次に、図２（ｃ）に示すように、第１半導体層１２０および第１絶縁層１１４を覆う第２半導体層１３０を形成する。なお、第２半導体層１３０のうち、ＴＦＴ１４０の活性層となる部分は第１絶縁層１１４を介して第１半導体層１２０と対向する部分であり、この部分を対向部１３２とよぶ。また、第２半導体層１３０のうち、対向部１３２と第１半導体層１２０との両方と連続する部分を連続部１３４とよぶ。透明基板１１２の背面１１２ｂの法線方向からみたときに第２半導体層１３０の対向部１３２は第１半導体層１２０と重なっている。
【００５３】
次に、図２（ｄ）に示すように、第２半導体層１３０の上に酢酸ニッケル膜１１５を形成する。ニッケルは、結晶化を促進するための触媒元素であり、これにより、触媒元素が第２半導体層１３０に付与される。第２半導体層１３０内の触媒元素の濃度は２×１０19〜９×１０20ａｔｏｍｓ／ｃｍ3である。
【００５４】
次に、図２（ｅ）に示すように、熱アニール処理を行う。これにより、第２半導体層１３０の結晶化が行われる。このとき、第２半導体層１３０の対向部１３２に存在していた触媒元素は横方向に移動して、第２半導体層１３０の結晶化を促進する。触媒元素は、連続部１３４に到達すると、連続部１３４からゲッタリング元素を含有している第１半導体層１２０に移動する。これにより、第１半導体層１２０内の触媒元素の濃度は１×１０19〜９×１０19ａｔｏｍｓ／ｃｍ3となり、第２半導体層１３０内の触媒元素の濃度は８×１０18〜１×１０19ａｔｏｍｓ／ｃｍ3となる。このように、熱アニール処理により、第２半導体層１３０の結晶化が行われるとともに第２半導体層１３０内の触媒元素の少なくとも一部が第１半導体層１２０に移動する。
【００５５】
次に、図２（ｆ）に示すように、第２半導体層１３０の対向部１３２を活性層としたＴＦＴ１４０を形成する。具体的には、まず、第２半導体層１３０の連続部１３４の一部を除去することにより、第２半導体層１３０の対向部１３２から分離された接続部１３５を形成する。対向部１３２はＴＦＴの活性層となる。その後、活性層１３２、接続部１３５および第１絶縁層１１４を覆う第２絶縁層１１６を形成し、第２絶縁層１１６を介して活性層１３２と対向する位置にゲート電極１４２を形成する。その後、第２絶縁層１１６およびゲート電極１４２を覆う層間膜１１８を形成し、第２絶縁層１１６および層間膜１１８にコンタクトホールを形成する。このコンタクトホールにソース電極１４４、ドレイン電極１４６およびボトムゲート電圧入力電極１５０を形成する。半導体装置１００は以上のようにして作製される。
【００５６】
本実施形態の製造方法によれば、熱アニール処理により、結晶化とともにゲッタリングを行うため、製造工程および製造時間を短縮することができる。なお、一般的に、結晶質半導体層の作製は、非晶質半導体層と比較して、多くの工程数および長い作製時間を要する。特に、ＣＧＳ法で結晶質半導体層を作製する場合、図６および図７を参照して上述した特許文献１および２に開示されている製造方法では、ゲッタリングを行った後にゲッタリング元素を含有する半導体層またはその一部を除去している。これに対して、本実施形態では、ゲッタリング元素を含有する第１半導体層１２０を除去しておらず、従来の製造方法と比べて短時間で結晶質半導体層を作製することができる。
【００５７】
また、図８を参照して上述した特許文献３に開示されている製造方法では、熱アニール処理時において第２半導体層８３０内の触媒元素は横方向だけでなく縦方向にも移動し、この縦方向の移動により、ゲッタリングが行われている。これに対して、本実施形態の製造方法では、第２半導体層１３０の対向部１３２内の触媒元素は、連続部１３４に到達するまで横方向に移動し、連続部１３４を介して第１半導体層１２０に移動する。触媒元素が横方向に移動して結晶化された対向部１３２がＴＦＴ１４０の活性層として用いられるため、ＴＦＴ１４０は高速動作を実現することができる。
【００５８】
また、本実施形態では、ゲッタリング元素を含有する第１半導体層１２０を遮光層およびボトムゲートとして活用している。このため、遮光層およびボトムゲートを別途作製するための製造工程および製造時間を短縮することができる。
【００５９】
なお、上述した説明では触媒元素はニッケル（Ｎｉ）であったが、本発明はこれに限定されない。触媒元素は、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、ＦｅまたはＣｕであってもよく、またはこれらのうちの複数種の元素であってもよい。
【００６０】
また、上述した説明では、ゲッタリング元素は燐（Ｐ）であったが、本発明はこれに限定されない。ゲッタリング元素として、燐以外のｎ型を付与する周期表第５族Ｂに属する元素を用いてもよい。また、ゲッタリング元素として、上記周期表第５族Ｂに属する元素とともに周期表第３族Ｂに属する元素を用いてもよい。なお、ゲッタリング元素として燐やボロンを用いることにより、第１半導体層１２０の可視光の透過率が低下するため、第１半導体層１２０の遮光性を向上させることができる。また、第１半導体層１２０をボトムゲート電極として用いる場合、低抵抗を実現するために、ゲッタリング元素として周期表第５族Ｂに属する元素を用いることが好ましい。
【００６１】
ゲッタリングは、触媒元素の固溶度の違いに起因して行われている。半導体層に対する触媒元素の固溶度を比較すると、非晶質半導体層の固溶度は多結晶半導体層よりも高く、また、非晶質半導体層のうち、不純物元素のドーピングされた非晶質半導体層の固溶度は不純物元素のドーピングされていない非晶質半導体層よりも高い。触媒元素は、熱アニール処理工程において、固溶度の小さな領域から固溶度の大きな領域に移動するため、熱アニール処理の時間が長いほど、多くの触媒元素が第２半導体層１３０から第１半導体層１２０に移動し、反対に、第２半導体層１３０から第１半導体層１２０に移動した触媒元素は、第１半導体層１２０から第２半導体層１３０に移動しない。また、触媒元素は、熱アニール処理以外の様々な処理においても第２半導体層１３０から第１半導体層１２０に移動しない。
【００６２】
次に、図３から図５を参照して本実施形態の製造方法を更に詳細に説明する。
【００６３】
まず、図３（ａ）に示すように、前面１１２ａおよび背面１１２ｂを有する透明基板１１２を用意し、透明基板１１２の前面１１２ａ上にベースコート層１１３を形成する。透明基板１１２は、例えば、ガラス基板である。また、ベースコート層１１３は、例えば、プラズマ化学気相成長法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＥ−ＣＶＤ）法により、酸窒化シリコン膜および酸化シリコン膜を順番に堆積することにより、形成される。
【００６４】
次に、図３（ｂ）に示すように、ベースコート層１１３上に第１半導体層１２０を形成する。第１半導体層１２０は、燐を含有するｎ型非晶質シリコン層であり、この燐はゲッタリング元素として機能する。ｎ型非晶質シリコン層は、例えば、ＳｉＨ4（シラン）、ＰＨ3（ホスフィン）、ＮＨ3混合ガスを用いたＰＥ−ＣＶＤ法で形成される。なお、ＰＨ3の比率はＳｉＨ4の０．５％程度であり、第１半導体層１２０内の燐濃度は１×１０19〜１×１０22ヶ／ｃｍ3である。
【００６５】
次に、図３（ｃ）に示すように、第１半導体層１２０上に厚さ３０ｎｍ〜１００ｎｍ（例えば７０ｎｍ）の第１絶縁層１１４を形成する。第１絶縁層１１４は、酸化シリコン膜または窒化シリコン膜、あるいはそれらの積層膜からなり、ＰＥ−ＣＶＤ法で形成される。その後、第１絶縁層１１４のうち、ＴＦＴ１４０の活性層１３２とは対応しない領域にフォトリソ法で開口部を形成する。開口部の大きさは１．０μｍ□〜８．０μｍ□（例えば、５μｍ□）であり、第１半導体層１２０の一部は、第１絶縁層１１４の開口部から露出されている。
【００６６】
次に、図３（ｄ）に示すように、第１絶縁層１１４および第１半導体層１２０を覆う第２半導体層１３０を形成する。第２半導体層１３０は、例えば、非晶質シリコン層であり、ＰＥ−ＣＶＤ法で形成される。このように第２半導体層１３０を形成することにより、第２半導体層１３０の一部は第１半導体層１２０と接触する。第２半導体層１３０の対向部１３２は絶縁層１１４を介して第１半導体層１２０と対向しており、第２半導体層１３０の連続部１３４は、対向部１３２および第１半導体層１２０の両方と連続している。
【００６７】
次に、図３（ｅ）に示すように、第２半導体層１３０の上に酢酸ニッケル膜１１５を形成する。酢酸ニッケル膜１１５は、濃度１〜１０ｐｐｍ（重量百分率）の酢酸ニッケル水溶液をスピン塗布することによって形成される。これにより、第２半導体層１３０の表面に触媒元素であるニッケルが付与される。
【００６８】
次に、図３（ｆ）に示すように、熱アニール処理を行う。熱アニール処理は、例えば、５００〜６５０℃の温度で３０〜１８０分間行われる。これにより、触媒元素の付与されている第２半導体層１３０は、固相成長で結晶化する。また、第１半導体層１２０はゲッタリング元素を含有しているため、熱アニール処理時に、第２半導体層１３０の結晶化を促進した触媒元素は第２半導体層１３０の連続部１３４から第１半導体層１２０に移動する。
【００６９】
熱アニール処理の結果、図４（ｇ）に示すように、第２半導体層１３０は結晶化され、触媒元素の少なくとも一部は第１半導体層１２０にゲッタリングされる。
【００７０】
次に、図４（ｈ）に示すように、第２半導体層１３０に対してレーザアニール処理を行う。これにより、第２半導体層１３０の結晶性がさらに向上する。レーザビームとして、例えば、波長３０８ｎｍのパルスレーザビームが用いられる。
【００７１】
次に、図４（ｉ）に示すように、第２半導体層１３０をパターニングする。このパターニングはフォトリソ法で行われ、これにより、連続部１３４の一部が除去され、第２半導体層１３０は、ＴＦＴ１４０の活性層となる対向部１３２と、第１半導体層１２０と接触する接続部１３５とに分離される。また、必要に応じて、第１絶縁層１１４および第１半導体層１２０をフォトリソ法でパターニングしてもよい。
【００７２】
次に、図４（ｊ）に示すように、活性層１３２、接続部１３５および第１絶縁層１１４を覆う第２絶縁層１１６を形成する。この第２絶縁層１１６は、例えば、酸化シリコンまたは酸化シリコンおよび窒化シリコンの積層膜からなり、ＰＥ−ＣＶＤ法で形成される。第２絶縁層１１６は、ＴＦＴ１４０のゲート絶縁層として機能する。
【００７３】
次に、図４（ｋ）に示すように、第２絶縁層１１６上にゲート電極１４２を形成する。ゲート電極１４２は、タングステンおよび窒化タンタルの積層膜からなるゲート電極層をスパッタ法で形成し、このゲート電極層をフォトリソ法でパターニングすることによって、形成される。
【００７４】
次に、図４（ｌ）に示すように、ゲート電極１４２をドーピングマスクとして用いたセルフアライメントでドーピング処理を行う。ｎチャネルＴＦＴを作製する場合、ドーパント（不純物元素）として燐を用いる。一方、ｐチャネルＴＦＴを作製する場合、ドーパントとしてホウ素を用いる。ドーピング処理により、活性層１３２のソース領域１３２ａおよびドレイン領域１３２ｂにドーパントが注入される。また、このドーピング処理により、接続部１３５にもドーパントが注入される。
【００７５】
なお、接続部１３５のドーパント量やレーザアニール条件は、ソース領域およびドレイン領域のＮ型不純物濃度領域と等しくてもよい。ドーパント濃度は１×１０19〜１×１０22ヶ／ｃｍ3程度であり、レーザアニールにおいて、波長３０８ｎｍ、エネルギー２５０〜４５０ｍＪ／ｃｍ2のエキシマレーザビームが照射される。このため、ソース領域１３２ａ、ドレイン領域１３２ｂ、および、接続部１３５の特性は略等しい。なお、ＴＦＴに要求される特性に応じて、ゲート電極１４２のテーパー部や、フォトレジストをドーピングマスクとして用いて、さらにドーピングを行いＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造やＧＯＬＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造を形成してもよい。
【００７６】
次に、図５（ｍ）に示すように、第２絶縁層１１６およびゲート電極１４２を覆う層間膜１１８を形成する。層間膜１１８は、例えば、酸化シリコンと窒化シリコンの積層膜からなり、ＰＥ−ＣＶＤ法で形成する。あるいは、層間膜１１８の形成方法は、ＰＥ−ＣＶＤ法に限定されず、層間膜１１８は、ＳＯＧ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｇｌａｓｓ）材料をスピン塗布することによって形成されてもよい。
【００７７】
次に、図５（ｎ）に示すように、熱処理を行い、ドーパントを活性化する。熱処理は、例えば、５００〜７００℃の温度で３０分から１２０分間行われる。
【００７８】
次に、図５（ｏ）に示すように、第２絶縁層１１６および層間膜１１８の一部をフォトリソ法で除去することにより、コンタクトホールを形成する。このように形成されたコンタクトホールを介して、活性層１３２の一部および接続部１３５の一部が露出される。
【００７９】
次に、図５（ｐ）に示すように、コンタクトホールにソース電極１４４、ドレイン電極１４６およびボトムゲート電圧入力電極１５０を形成する。ソース電極１４４およびドレイン電極１４６は活性層１３２と接触しており、ボトムゲート電圧入力電極１５０は、接続部１３５と接触している。なお、これらの電極１４４、１４６、１５０は、チタン、アルミニウムの積層膜からなる電極層をスパッタ法で形成し、この電極層をフォトリソ法でパターニングすることによって形成される。
【００８０】
接続部１３５に注入されたドーパントを活性化することにより、接続部１３５は活性層１３２のチャネル領域１３２ｃよりも高い電気伝導率を有している。このため、第１半導体層１２０は接続部１３５を介してボトムゲート電圧入力電極１５０と電気的に接続されており、ボトムゲート電圧入力電極１５０から接続部１３５を介して第１半導体層１２０に電圧を印加することにより、活性層１３２のチャネル領域１３２ｃの導電性を制御することができる。このように、第１半導体層１２０はボトムゲート電極として機能する。
【００８１】
なお、金属や金属化合物をボトムゲート電極として用いた場合、金属や金属化合物の熱伝導率は酸化シリコン膜やシリコン膜よりも大きいため、ボトムゲート電極の配置されている部分と配置されていない部分との間でレーザアニール処理工程においてレーザビームによって与えられた熱の拡散の程度が大きく異なる。このため、半導体層の結晶性にバラツキが生じやすく、結果として、トランジスタの特性にバラツキが生じることがある。それに対して、ボトムゲートが半導体層で構成されていることにより、ボトムゲート電極の配置の有無による結晶性のバラツキを抑制することができる。
【００８２】
なお、上述した説明では、ソース電極１４４およびドレイン電極１４６とともにボトムゲート電圧入力電極１５０を形成したが、本発明はこれに限定されない。ボトムゲート電圧入力電極１５０を形成しなくてもよい。また、上述した説明では、連続部１３４の一部を除去して接続部１３５を形成したが、本発明はこれに限定されない。連続部１３４をすべて除去してもよい。
【００８３】
また、上述した説明では、不純物元素を注入したが、本発明はこれに限定されない。不純物元素の注入を省略してもよい。また、この場合、不純物元素の活性化率を向上させるためのアニール処理を省略してもよい。
【００８４】
また、上述した説明では、ゲッタリング元素として、周期表第５族Ｂや第３族Ｂに属する元素を用いたが、本発明はこれに限定されない。ゲッタリング元素として希ガス元素を用いてもよい。
【産業上の利用可能性】
【００８５】
本発明によれば、高速動作を実現するＴＦＴの誤動作を抑制した半導体装置を簡便に製造することができる。また、このような半導体装置は、例えば、液晶もしくは有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）などの表示装置に好適に用いられる。
【図面の簡単な説明】
【００８６】
【図１】本発明による半導体装置の実施形態を示す模式図である。
【図２】（ａ）〜（ｆ）は、それぞれ、本実施形態の半導体装置の製造工程を示す模式的な断面図である。
【図３】（ａ）〜（ｆ）は、それぞれ、本実施形態の半導体装置の製造工程を説明するための模式的な断面図である。
【図４】（ｇ）〜（ｌ）は、それぞれ、本実施形態の半導体装置の製造工程を説明するための模式的な断面図である。
【図５】（ｍ）〜（ｐ）は、それぞれ、本実施形態の半導体装置の製造工程を説明するための模式的な断面図である。
【図６】（ａ）〜（ｆ）は、それぞれ、結晶質半導体層の従来の製造方法を説明するための模式的な断面図である。
【図７】（ａ）〜（ｅ）は、それぞれ、結晶質半導体層の別の従来の製造方法を説明するための模式的な断面図である。
【図８】（ａ）〜（ｈ）は、それぞれ、半導体装置の従来の製造方法を説明するための模式的な断面図である。
【図９】（ａ）は、従来の液晶表示装置の模式的な断面図であり、（ｂ）は、（ａ）とは別の断面に沿った模式的な断面図である。
【符号の説明】
【００８７】
１００  半導体装置
１１２  透明基板
１１３  ベースコート層
１１４  第１絶縁層
１１６  第２絶縁層
１２０  第１半導体層
１３０  第２半導体層
１４０  ＴＦＴ
【図１】
2009016600.tif 000003
【図２】
2009016600.tif 000004
【図３】
2009016600.tif 000005
【図４】
2009016600.tif 000006
【図５】
2009016600.tif 000007
【図６】
2009016600.tif 000008
【図７】
2009016600.tif 000009
【図８】
2009016600.tif 000010
【図９】
2009016600.tif 000011