(57)【要約】【課題】  下面を研削または研磨されたシリコン基板の抗折強度を高くする。【解決手段】  半導体ウエハ２１の下面側を適宜に研削または研磨する。この状態では、半導体ウエハ２１の下面には研削または研磨によるダメージ層が形成されている。次に、ドライエッチングにより、半導体ウエハ２１の下面に形成されたダメージ層を除去する。これにより、半導体ウエハ２１をダイシングして得られた半導体装置のシリコン基板の抗折強度を高くすることができる。【選択図】  図９
2009060002.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ上に複数の突起電極が形成され、前記突起電極の周囲に封止膜が形成されたものを用意する工程と、
前記半導体ウエハの裏面を研削または研摩し、この後、前記半導体ウエハの裏面をドライエッチングする工程と、
前記半導体ウエハを前記封止膜と共にダイシングして半導体装置を複数個得る工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の発明において、前記半導体ウエハをダイシングする前に、前記突起電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法には、半導体基板の厚さを薄くして装置全体の厚さを薄くするため、ウエハ状態の半導体基板の裏面を研削または研磨し、ウエハ状態の半導体基板の裏面に樹脂からなる補強膜を形成し、所定の工程を経た後に、ウエハ状態の半導体基板等を切断して複数個の半導体装置を得るようにした方法がある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００１−２３０２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来の製造方法により得られた半導体装置では、半導体基板の裏面を研削または研磨すると、半導体基板の裏面に研削または研磨によるダメージ層（微細で鋭角な凸凹層）が形成され、このダメージ層を樹脂からなる補強膜で覆っても、半導体基板の抗折強度が低下するという問題があった。
【０００５】
そこで、この発明は、半導体基板の抗折強度を高めることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、半導体ウエハ上に複数の突起電極が形成され、前記突起電極の周囲に封止膜が形成されたものを用意する工程と、前記半導体ウエハの裏面を研削または研摩し、この後、前記半導体ウエハの裏面をドライエッチングする工程と、前記半導体ウエハを前記封止膜と共にダイシングして半導体装置を複数個得る工程と、を含むことを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記半導体ウエハをダイシングする前に、前記突起電極上に半田ボールを形成する工程を有することを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、半導体ウエハの裏面を研削または研摩した後に、半導体ウエハの裏面をドライエッチングすると、半導体ウエハの裏面に研削または研磨により形成されたダメージ層が除去され、ひいては半導体基板の抗折強度を高めることができる。
【発明を実施するための最良の形態】
【０００８】
図１はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
【０００９】
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
【００１０】
保護膜５の上面には配線７が設けられている。配線７は、保護膜５の上面に設けられた銅等からなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線７の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。
【００１１】
配線７の接続パッド部上面には銅からなる外部接続用の柱状電極（突起電極）１０が設けられている。配線７を含む保護膜５の上面にはエポキシ系樹脂等からなる封止膜１１がその上面が柱状電極１０の上面と面一となるように設けられている。柱状電極１０の上面には半田ボール１２が設けられている。
【００１２】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３およびポリイミド系樹脂等からなる保護膜５が形成され、接続パッド２の中央部が絶縁膜３および保護膜５に形成された開口部４、６を介して露出されたものを用意する。
【００１３】
この場合、半導体ウエハ２１の各半導体装置が形成される領域には所定の機能の集積回路が形成され、接続パッド２はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。また、半導体ウエハ２１の厚さは、図１に示すシリコン基板１の厚さよりもある程度厚くなっている。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。
【００１４】
次に、図３に示すように、絶縁膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００１５】
次に、下地金属層８の上面にメッキレジスト膜２３をパターン形成する。この場合、上部金属層９形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の下地金属層８の上面に上部金属層９を形成する。次に、メッキレジスト膜２３を剥離する。
【００１６】
次に、図４に示すように、上部金属層９を含む下地金属層８の上面にメッキレジスト膜２５をパターン形成する。この場合、上部金属層９の接続パッド部つまり柱状電極１０形成領域に対応する部分におけるメッキレジスト膜２５には開口部２６が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２５の開口部２６内の上部金属層９の接続パッド部上面に柱状電極１０を形成する。
【００１７】
次に、メッキレジスト膜２５を剥離し、次いで、上部金属層９をマスクとして下地金属層８の不要な部分をエッチングして除去すると、図５に示すように、上部金属層９下にのみ下地金属層８が残存される。この状態では、下地金属層８およびその上面に形成された上部金属層９により、配線７が形成されている。
【００１８】
次に、図６に示すように、配線７および柱状電極１０を含む保護膜５の上面全体に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜１１をその厚さが柱状電極１０の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１０の上面は封止膜１１によって覆われている。
【００１９】
次に、封止膜１１の上面側を適宜に研削または研磨して除去することにより、図７に示すように、柱状電極１０の上面を露出させるとともに、この露出された柱状電極１０の上面を含む封止膜１１の上面を平坦化する。
【００２０】
次に、図８に示すように、半導体ウエハ２１の厚さを薄くするため、半導体ウエハ２１の下面（裏面）側を適宜に研削または研摩する。この状態では、半導体ウエハ２１の下面には研削または研摩によるダメージ層（図示せず）が形成されている。そこで、次に、図９に示すように、半導体ウエハ２１の下面を後述の如くドライエッチングし、半導体ウエハ２１の下面に形成されたダメージ層を除去する。
【００２１】
次に、図１０に示すように、柱状電極１０の上面に半田ボール１２を形成する。次に、図１１に示すように、ダイシングストリート２２に沿って、ダイシング法により、封止膜１１、保護膜５、絶縁膜３および半導体ウエハ２１を切断すると、図１に示す半導体装置が複数個得られる。
【００２２】
ここで、図９に示すドライエッチング工程の具体例について説明する。ドライエッチング装置としては（株）ディスコ製のＤＦＥ８０６０を用い、エッチングガスとしてＳＦ６を用いた。ドライエッチング条件は、半導体ウエハ２１の直径が２００ｍｍ（８インチ）である場合には、ＲＦパワー２．０ｋＷとし、処理時間１２７ｓｅｃとし、エッチング量を３μｍ程度とした。半導体ウエハ２１の直径が３００ｍｍ（１２インチ）である場合には、ＲＦパワー２．８ｋＷとし、処理時間１６５ｓｅｃとし、エッチング量を３μｍ程度とした。エッチング量が３μｍ程度であると、半導体ウエハ２１の下面に形成されたダメージ層を十分に除去することができる。
【００２３】
次に、抗折強度試験について説明する。まず、試料として、上記ドライエッチング後のダイシングにより、仕上り寸法８．５１ｍｍ×５．８２ｍｍのものを得た。また、比較のために、比較試料として、半導体ウエハの下面を研削または研摩するだけで、上記のようなドライエッチングを行なわないものを用意した。なお、試料および比較試料の総厚は、封止膜１１の厚さを９０μｍ程度としたとき、２００μｍ程度とした。
【００２４】
そして、図１２に示すように、試料３１のシリコン基板１を一対の支持部材３２、３３の上面に載置し、矢印で示すように、試料３１の封止膜１１の上面中央部に荷重３０ｍｍ／ｍｉｎを加え、これにより複数の試料３１のシリコン基板１の抗折強度を測定し、また、複数の比較試料に対しても、同様に、シリコン基板の抗折強度を測定したところ、図１３に示す結果が得られた。
【００２５】
図１３から明らかなように、比較試料の場合には、抗折強度の最大値は０．６１ＭＰａであり、最小値は０．２２ＭＰａであり、平均値は０．４５ＭＰａであった。これに対し、試料の場合には、抗折強度の最大値は１．７９ＭＰａであり、最小値は０．５１ＭＰａであり、平均値は０．９３ＭＰａであった。このように、ドライエッチングを行なった試料の場合には、ドライエッチングを行なわない比較試料と比較して、抗折強度を高めることができる。
【００２６】
なお、エッチングガスはＳＦ６に限らず、プラズマ雰囲気中でシリコン表面をドライエッチングできるものであればよく、ＣＦ４等を用いてもよい。また、この発明は、図１に示す半導体装置に限らず、例えば、絶縁膜３の開口部４を介して露出された接続パッド２上に下地金属層および柱状電極を形成し、柱状電極の周囲における絶縁膜３上に封止膜を形成し、柱状電極上に半田ボールを形成した半導体装置にも適用することができる。
【図面の簡単な説明】
【００２７】
【図１】この発明の一実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面    図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】抗折強度試験を説明するために示す図。
【図１３】抗折強度試験結果を説明するために示す図。
【符号の説明】
【００２８】
１  シリコン基板
２  接続パッド
３  絶縁膜
５  保護膜
７  配線
８  下地金属層
９  上部金属層
１０  柱状電極
１１  封止膜
１２  半田ボール
２１  半導体ウエハ
【図１】
2009060002.tif 000003
【図２】
2009060002.tif 000004
【図３】
2009060002.tif 000005
【図４】
2009060002.tif 000006
【図５】
2009060002.tif 000007
【図６】
2009060002.tif 000008
【図７】
2009060002.tif 000009
【図８】
2009060002.tif 000010
【図９】
2009060002.tif 000011
【図１０】
2009060002.tif 000012
【図１１】
2009060002.tif 000013
【図１２】
2009060002.tif 000014
【図１３】
2009060002.tif 000015