(57)【要約】【課題】バーンイン試験の動作を外部クロックに基づく動作切り替えるために、外部から入力される制御信号やその入力のための専用の端子を必要としない。【解決手段】外部クロックＣＬＫ１と内蔵発振回路３で生成される内部クロックＣＬＫ２とをクロック選択回路４で動作クロックＣＬＫとして選択する。バーンインモードテストパターン作成回路は、動作クロックＣＬＫに同期してテストパターンを作成する。Ｄフリップフロップ７は、電源投入時のリセットにより外部クロックＣＬＫ１を選択するようにクロック選択回路４を制御する。また、カウンタ８は、電源投入時のリセットから内部クロックＣＬＫ２の所定のクロック数をカウントすることで所定時間を計測する。Ｄフリップフロップ５は、所定時間内に外部クロックＣＬＫ１の入力入力があると判定すると、外部クロックＣＬＫ１の選択を維持するようにクロック選択回路４を制御する。【選択図】図１
2009036591.tif 000002
【特許請求の範囲】
【請求項１】
集積回路装置の外部から供給される第１クロックと集積回路装置の内部で生成される第２クロックとを選択するクロック選択回路と、選択されたクロックに同期してテストパターンを作成するテストパターン作成回路とを備えている集積回路装置において、
電源投入時に計時指示が与えられてから所定時間を計測する時間計測回路と、
前記所定時間内に前記第１クロックの入力の有無を判定する入力判定回路と、
前記所定時間内に前記第１クロックの入力がないと判定されると、前記第２クロックを選択するように前記クロック選択回路を制御する一方、前記所定期間内に前記第１クロックの入力があると判定されると、前記第１クロックを選択するように前記クロック選択回路を制御する選択制御回路とを備えていることを特徴とする集積回路装置。
【請求項２】
前記時間計測回路は、前記第２クロックの所定のクロック数をカウントすることにより所定時間を計時することを特徴とする請求項１に記載の集積回路装置。
【請求項３】
前記テストパターン作成回路は、複数のパターン作成回路と、当該パターン作成回路のうちの１つを選択して動作させる選択回路とを備え、
前記第２クロックを選択するように前記クロック選択回路を制御されているときに、当該第２クロックで動作し、
前記選択回路は、前記クロック選択回路を介さずに入力される前記第１クロックに基づいて、前記パターン作成を選択することを特徴とする請求項１に記載の集積回路装置。
【請求項４】
前記複数のテスト回路は、それぞれ異なる表示パターンを発生する回路であることを特徴とする請求項３に記載の集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置のバーンイン試験を行う際のテスト用パターン作成回路をテストする方法に関するものである。
【背景技術】
【０００２】
集積回路装置の製造においては、回路形成後にその良品と不良品との選別を行うために様々な試験が実施されている。この試験としては、一般にバーンイン試験やテストモード動作試験が実施されている。バーンイン試験は、実際の動作条件での試験のほかに、内部回路を実際に使用する動作条件と同様に動作させ、集積回路装置の使用開始初期における故障の発生を未然に防止するための試験である。また、テストモード動作試験は、実際に使用する動作条件とは異なる条件や特別に構成したテスト専用の回路を用いることにより、テスト時間の短縮や、より細かい回路の動作試験などを行う試験である。
【０００３】
このバーンイン試験やテストモード動作試験を実施するために、専用のモード設定端子を設けることにより、集積回路装置のバーンイン設定やテストモード設定を行い、さらに入力端子よりテスト用の信号を入力するか、または、集積回路装置の内部で発生させた信号をテスト用の信号として用いていた。
【０００４】
図８に、バーンインモード回路の動作クロック設定を実現する従来の集積回路装置の構成の一例を示す。この集積回路装置と類似の集積回路装置が、例えば特許文献１に記載されている。
【０００５】
図８に示すように、集積回路装置（ＬＳＩ）１０１は、バーンインモードテストパターン作成回路１０２、クロック選択回路１０３、内蔵発振回路１０４、外部クロック入力端子Ｔ１０１、クロック選択端子Ｔ１０２およびバーンインモード選択端子Ｔ１０３を備えている。
【０００６】
この集積回路装置１０１では、バーンイン設定を実現する為に専用に設けられたバーンインモード選択端子Ｔ１０３を“Ｈ”に固定することで、バーンイン設定を実現している。バーンインモードテストパターン作成回路１０２は、バーンインモード選択端子Ｔ１０３から入力されるイネーブル信号ＥＮＢが“Ｈ”に固定されることにより、動作可能な状態になり、クロック選択回路１０３から入力される動作クロックＣＬＫに同期してテストパターンを生成して、内部回路１０５に与える。
【０００７】
クロック選択回路１０３は、外部クロック入力端子Ｔ１０１から入力される外部クロックＣＬＫ１と、内蔵発振回路１０４から出力される内部クロックＣＬＫ２とを、クロック選択端子Ｔ１０２の設定により切り替えて上記の動作クロックＣＬＫとして出力する。内蔵発振回路１０４はＣＲ発振回路等にて構成され、イネーブル信号ＥＮＢが“Ｈ”になることにより、発振を開始する。
【０００８】
この集積回路装置１０１にてバーンイン試験を行う場合、まず、バーンインモード選択端子Ｔ１０３を“Ｈ”に固定し、クロック選択端子Ｔ１０２を“Ｈ”に固定しておく。この状態で、内蔵発振回路１０４から出力される内部クロックＣＬＫ２がクロック選択回路１０３によって選択されて動作クロックＣＬＫとして入力されると、バーンインモードテストパターン作成回路１０２が動作する。バーンインモードテストパターン作成回路１０２によって作成されたバーンインモードテストパターンは、集積回路装置１０１内の内部回路１０５に与えられる。
【０００９】
バーンイン試験は、一度に多数のテストを行うため、外部からクロックや制御信号を与えると、測定冶具が複雑になることから、電源のみを与えて自己動作により実行される。このため、集積回路装置１０１は、内蔵発振回路１０４やバーンインモードテストパターン作成回路１０２を備えている。しかしながら、集積回路装置１０１の完成時の良・不良テスト時に、内蔵発振回路１０４やバーンインモードテストパターン作成回路１０２が正しく動作することをテストする必要がある。このテストでは、集積回路装置１０１の実際の動作と期待値とをテスタにて比較することにより、動作確認する。テスタが比較する期待値は、動作クロックＣＬＫ毎の集積回路装置１０１の動作を記述しているので、クロックの変化タイミングをテスタが把握する必要がある。しかしながら、テスタが出力するクロックで動作させれば、クロックの変化タイミングを把握する必要はない。また、内蔵発振回路１０４の発振周波数は回路にもよるが、数ＭＨｚ程度であるのに対し、テスタでは１０ＭＨｚや１００ＭＨｚ等の周波数でクロックを供給するので、テスト時間の短縮にもつながる。
【００１０】
バーンイン動作を行う前に、バーンインモードテストパターン作成回路１０２のテストを、上記のようにテスタにて行う為には、バーンインモード選択端子Ｔ１０３を“Ｈ”に固定し、クロック選択端子Ｔ１０２を“Ｌ”に固定しておく。そして、この状態で、外部クロック入力端子Ｔ１０１からの外部クロックＣＬＫ１をクロック選択回路１０３で選択して動作クロックＣＬＫとして与えることにより、バーンインモードテストパターン作成回路１０２を動作させる。これにより、バーンインモードテストパターン作成回路１０２は、テスト用のテストパターンを作成する。
【００１１】
この集積回路装置１０１に通常の動作をさせる場合には、このバーンイン設定を解除する必要がある。この為に、バーンインモード選択端子Ｔ１０３を“Ｌ”に固定した上で、通常の動作に必要な入力信号を入力する。
【００１２】
上記のように、クロック選択端子Ｔ１０２やバーンインモード選択端子Ｔ１０３を設けた場合、集積回路装置１０１のチップ面積の増大をもたらすばかりか、集積回路装置１０１を封止する為のパッケージにも端子を引き出す必要がある。
【００１３】
端子を削減するための技術として、特許文献２には、オートクリア信号と動作開始信号に基づいて、上記のようなバーンインモード選択端子Ｔ１０３を設けずにバーンイン動作もしくはテスト動作と、通常動作との動作モードを切り替える集積回路装置が開示されている。
【特許文献１】特開平４−２１８９３８号公報（１９９２年８月１８日公開）
【特許文献２】特開平９−１８４８７０号公報（１９９７年７月１５日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記特許文献２に記載された集積回路装置は、通常動作モード時はクロック入力端子から入力される外部からのクロックにより動作する。しかしながら、特許文献２には明記されていないが、この集積回路装置において、バーンイン動作は集積回路装置の内部で発生したクロックに基づいている。このため、上記のように、テスタにて、バーンインモードテストパターン作成回路自体のタイミングテストを外部クロックを用いて行うには、バーンインモードテストパターン作成回路の動作クロックを、内部クロックから、テスタによって供給される外部クロックへと切り替えなければならない。しかしながら、上記の集積回路装置は、そのような切り替えのための手段を備えていないので、やはり前述の集積回路装置１０１が有するクロック選択端子Ｔ１０２のような端子が必要となる。
【００１５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、バーンイン試験の動作を外部クロックに基づく動作に自動的に切り替えるために、外部から入力される制御信号およびその制御信号を入力するための専用の端子を用いる必要のない集積回路装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明に係る集積回路装置は、上記課題を解決するために、集積回路装置の外部から供給される第１クロックと集積回路装置の内部で生成される第２クロックとを選択するクロック選択回路と、選択されたクロックに同期してテストパターンを作成するテストパターン作成回路とを備えている集積回路装置において、電源投入時に計時指示が与えられてから所定時間を計測する時間計測回路と、前記所定時間内に前記第１クロックの入力の有無を判定する入力判定回路と、前記所定時間内に前記第１クロックの入力がないと判定されると、前記第２クロックを選択するように前記クロック選択回路を制御する一方、前記所定期間内に前記第１クロックの入力があると判定されると、前記第１クロックを選択するように前記クロック選択回路を制御する選択制御回路とを備えていることを特徴としている。
【００１７】
この構成では、選択制御回路によって、電源投入時の計時指示により、時間計測回路によって、電源投入時のリセットから所定時間が計測される。その所定時間内に第１クロックが入力されると、入力判定回路によって、所定時間内に第１クロックの入力がないと判定されると、選択制御回路によって、第２クロックを選択するようにクロック選択回路が制御される。一方、入力判定回路によって、所定期間内に第１クロックの入力があると判定されると、選択制御回路によって、第１クロックを選択するようにクロック選択回路が制御される。これにより、第１クロックおよび第２クロックを切り替えるために外部から入力される制御信号が必要なく、その制御信号を入力するための専用の端子も必要がない。
【００１８】
前記集積回路装置において、前記時間計測回路は、前記第２クロックの所定のクロック数をカウントすることにより所定時間を計時することが好ましい。これにより、時間計測のための特別な回路を設けることなく所定時間を容易に計測することができる。
【００１９】
前記集積回路装置において、前記テストパターン作成回路は、複数のパターン作成回路と、当該パターン作成のうちの１つを選択して動作させる選択回路とを備え、前記第２クロックを選択するように前記クロック選択回路を制御されているときに、当該第２クロックで動作し、前記選択回路は、前記クロック選択回路を介さずに入力される前記第１クロックに基づいて前記パターン作成回路を選択することが好ましい。この構成では、複数のテスト回路から１つを選択するために、選択回路が第１クロックを利用しているので、専用の制御信号を用いることなく、テスト回路を選択することができる。
【００２０】
この集積回路装置において、前記複数のテスト回路は、それぞれ異なる表示パターンを発生する回路であることが好ましい。これにより、表示パターンをパターン作成回路が発生するので、集積回路装置を表示装置を駆動するための駆動装置（ドライバＩＣ）に用いることができる。
【発明の効果】
【００２１】
本発明に係る集積回路装置は、以上のように、電源投入時に計時指示が与えられてから所定時間を計測する時間計測回路と、前記所定時間内に集積回路装置の外部から供給される第１クロックの入力の有無を判定する入力判定回路と、前記所定時間内に外部から前記第１クロックの入力がないと判定されると、集積回路装置の内部で生成される第２クロックを選択するようにクロック選択回路を制御する一方、前記所定期間内に前記第１クロックの入力があると判定されると、前記第１クロックを選択するように前記クロック選択回路を制御する選択制御回路とを備えているので、第１クロックおよび第２クロックを切り替えるために外部から入力される制御信号が必要なく、その制御信号を入力するための専用の端子も必要がない。したがって、バーンイン試験の動作を簡単に外部クロックに基づく動作に切り替えることができ、かつ集積回路装置の実装面積の削減および実装コストの削減等を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
本発明の一実施形態について図１ないし図３に基づいて説明すると、以下の通りである。
【００２３】
図１は、本発明の一実施形態に係る集積回路装置１の構成を示している。
【００２４】
図１に示すように、本実施の形態に係る集積回路装置（ＬＳＩ）１は、バーンインモードテストパターン作成回路２と、内蔵発振回路３と、クロック選択回路４と、Ｄフリップフロップ５〜７と、カウンタ８と、ＯＲ回路９と、パワーオンリセット１０と、外部クロック入力端子Ｔ１とを備えている。
【００２５】
バーンインモードテストパターン作成回路２は、入力されるイネーブル信号ＥＮＢが“Ｈ”に固定されることにより、動作可能な状態になり、クロック選択回路４から入力される動作クロックＣＬＫに同期してテストパターンを生成する。このテストパターンは、集積回路装置１に設けられた集積回路装置１の主回路となる内部回路３１に与えられる。このテストパターンは、バーンイン動作を行うための信号であり、内部回路３１を活性化（動作）させる。また、バーンインモードテストパターン作成回路２は、入力されるイネーブル信号ＥＮＢが“Ｌ”に固定されることにより、動作を停止する。
【００２６】
内蔵発振回路３は、ＣＲ発振回路等にて構成されている。この内蔵発振回路３は、イネーブル信号ＥＮＢが“Ｈ”になることにより、発振を開始して、内部クロックＣＬＫ２を出力する。
【００２７】
クロック選択回路４は、外部クロックＣＬＫ１および内部クロックＣＬＫ２の一方を選択して出力する回路であり、２つのＡＮＤ回路４ａ，４ｂと１つのＯＲ回路４ｃとによって構成されている。一方のＡＮＤ回路４ａには、上記の内部クロックＣＬＫ２とクロック選択信号ＳＥＬとが入力されている。他方のＡＮＤ回路４ｂには、外部クロック入力端子１１から入力された外部クロックＣＬＫ１が入力されるとともに、反転されたクロック選択信号ＳＥＬが入力されている。ＯＲ回路４ｃは、ＡＮＤ回路４ａまたはＡＮＤ回路４ｂから出力される内部クロックＣＬＫ２または外部クロックＣＬＫ１のいずれか一方を出力する。クロック選択回路４は、このような構成により、２値（“Ｈ”，“Ｌ”）のクロック選択信号ＳＥＬの状態によって、内部クロックＣＬＫ２または外部クロックＣＬＫ１の一方を動作クロックＣＬＫとして出力する。
【００２８】
Ｄフリップフロップ５は、クロック端子ｃｋに外部クロックＣＬＫ１が入力され、当該外部クロックＣＬＫ１の立ち上がりに同期して、データ入力端子Ｄへの入力値をデータ出力端子Ｑに反映させる。また、Ｄフリップフロップ５は、パワーオンリセット回路１０からのリセット信号ＲＳＴが“Ｈ”になることによりリセットされると、データ出力端子Ｑの値を“Ｌ”にする。
【００２９】
Ｄフリップフロップ６は、クロック端子ｃｋにカウンタ８からの出力パルスが入力され、データ入力端子Ｄへの入力が“Ｈ”であるので、上記の出力パルスの立ち上がりに同期して、データ出力端子Ｑの値は“Ｈ”になる。また、Ｄフリップフロップ６も、リセット信号ＲＳＴが“Ｈ”になることによりリセットされ、データ出力端子Ｑの値を“Ｌ”にする。また、Ｄフリップフロップ６のデータ出力端子Ｑは、クロック選択信号ＳＥＬである。
【００３０】
Ｄフリップフロップ７は、クロック端子ｃｋにスタート信号ＳＴＲが入力され、データ入力端子Ｄがへの入力が“Ｈ”であるので、スタート信号ＳＴＲの立ち上がりに同期して、データ出力端子Ｑの値は“Ｈ”になる。また、Ｄフリップフロップ７も、リセット信号ＲＳＴが“Ｈ”になることによりリセットされ、反転データ出力端子ＱＢの値を“Ｈ”にする。また、Ｄフリップフロップ７の反転データ出力端子ＱＢは、イネーブル信号ＥＮＢである。
【００３１】
上記のスタート信号ＳＴＲは、集積回路装置１に通常の動作を行う通常動作モードによる動作開始を指示する信号である。このスタート信号ＳＴＲは、外部から集積回路装置１に入力されるか、もしくは内部で作成される信号である。
【００３２】
カウンタ８は、クロック端子ＣＫから入力されるクロックをカウントし、あらかじめセットしておいたカウント数をカウントすると出力端子ＯＵＴから“Ｈ”の値を出力する。また、カウンタ８は、リセット端子Ｒが“Ｈ”になるとリセットされ、“Ｌ”になるとリセットを解除される。
【００３３】
ＯＲ回路９は、Ｄフリップフロップ５のデータ出力端子Ｄの出力値が入力されるとともに、イネーブル信号ＥＮＢが反転して入力される。
【００３４】
パワーオンリセット回路１０は、電源投入直後にアクティブ（“Ｈ”）となる前述のパワーオンリセット信号ＲＳＴを出力する。これにより、前述のＤフリップフロップ５〜７は、電源投入後にリセットされる。
【００３５】
続いて、上記のように構成される集積回路装置１の動作について説明する。図２および図３は、集積回路装置１の動作を示すタイミングチャートである。
【００３６】
集積回路装置１の動作については、次の３つのモードがある。
【００３７】
（１）通常動作および回路テスト（通常動作モード）
通常動作モードでは、スタート信号ＳＴＲがアクティブ（“Ｈ”）であるので、Ｄフリップフロップ７は、イネーブル信号ＥＮＢを“Ｌ”とする。このとき、集積回路装置１は、通常の動作を行う。このとき、入力される外部クロックＣＬＫ１は、集積回路装置１の内部回路３１の動作に用いられる。また、このモードにおいて、主回路の動作のテストも行われる。
【００３８】
（２）バーンイン試験
外部から電源電圧を与えるのみで、自己動作でバーンイン動作が行われる。電源投入後信号を与えなければこのモードになる。
【００３９】
（３）バーンイン回路テスト
電源投入後、外部クロックＣＬＫ１を入力して、バーンイン回路をテストすることが可能である。
【００４０】
上記（３）のバーンイン回路テストのモードでは、図２に示すように、電源投入によって、パワーオンリセット信号ＲＳＴがアクティブになり、Ｄフリップフロップ７がリセットされる。これにより、イネーブル信号ＥＮＢが“Ｈ”となるので、バーンインモードテストパターン生成回路２および内蔵発振回路３が動作可能な状態となる。
【００４１】
また、上記パワーオンリセット信号ＲＳＴにより、Ｄフリップフロップ６もリセットされ、クロック選択信号ＳＥＬは“Ｌ”となる。これにより、クロック選択回路４は、外部クロック入力端子Ｔ１からの外部クロックＣＬＫ１を選択して、動作クロックＣＬＫとしてバーンインモードテストパターン作成回路２に与える。
【００４２】
外部クロック入力端子Ｔ１から外部クロックＣＬＫ１が入力されると、バーンインモードテストパターン作成回路２は、外部クロックＣＬＫ１に基づいてテストパターンを作成する。テスタから供給されるクロックを上記外部クロック入力端子Ｔ１に与えることにより、バーンインモードテストパターン作成回路２のテストを行う。テスタから与えられたクロックによって作成された当該テストパターンを用いて、内部回路３１が動作する。テストパターンによる内部回路３１の動作は事前に分かっているので、クロックの入力回数による集積回路装置１の動作を期待値として作成しておくことが可能である。この期待値と実際の動作とを比較することにより、バーンインモードテストパターン作成回路２の動作テストができる。
【００４３】
また、Ｄフリップフロップ５は、外部クロックＣＬＫ１が入力されると、データ入力端子Ｄの“Ｈ”がデータ出力端子Ｑの値に反映され、ＯＲ回路９の出力は“Ｈ”（すなわち、カウンタ８のリセット端子Ｒの値）となる。これにより、カウンタ８は、カウント動作が不可能な状態となり、入力される内部クロックＣＬＫ２はカウントされず、カウンタ８の出力端子ＯＵＴは“Ｈ”にならない。このため、Ｄフリップフロップ６は、パワーオンリセット信号ＲＳＴによりリセットされた状態のままであり、クロック選択信号ＳＥＬは“Ｌ”の状態を保つ。このため、バーンインテストモードパターン生成回路２の動作クロックＣＬＫは、外部クロック入力端子Ｔ１からの入力クロックＣＬＫ１が選択されたままとなり、上記の（３）のバーンイン回路テストの状態が維持される。
【００４４】
上記（２）のバーンイン試験のモードでは、電源投入によって、パワーオンリセット信号ＲＳＴがアクティブになり、Ｄフリップフロップ７がリセットされる。これにより、イネーブル信号ＥＮＢが“Ｈ”となるので、バーンインモードテストパターン生成回路２および内蔵発振回路３が動作可能な状態となる。
【００４５】
また、上記パワーオンリセット信号ＲＳＴにより、Ｄフリップフロップ６もリセットされ、クロック選択信号ＳＥＬは“Ｌ”となる。これにより、クロック選択回路４は、外部クロック入力端子Ｔ１からの外部クロックＣＬＫ１を選択して、動作クロックＣＬＫとしてバーンインモードテストパターン生成回路２に与える。ここまでは、上記で説明したバーンイン回路テストのモードと同じであるが、このとき、外部クロック入力端子Ｔ１からのクロック入力がない場合、バーンインモードテストパターン作成回路２は動作しない。また、Ｄフリップフロップ５もリセットされた状態のままであるので、ＯＲ回路９の出力は“Ｌ”である。このため、カウンタ８は、電源投入後、Ｄフリップフロップ５のリセットによってリセット状態を解除されることにより、計時指示が与えられると、内蔵発振回路３から出力される内部クロックＣＬＫ２のカウンタ動作を行う。
【００４６】
図３に示すように、カウンタ８は、セットされた所定のカウント数をカウントすると、出力端子ＯＵＴから“Ｈ”の値を出力する。これにより、Ｄフリップフロップ６のデータ出力端子Ｄの値すなわちクロック選択信号ＳＥＬが“Ｈ”に変わる。すると、クロック選択回路４は、外部クロックＣＬＫ１に代えて内蔵発振回路３からの内部クロックＣＬＫ２を選択して動作クロックＣＬＫとして出力する。バーンインモードテストパターン生成回路２は、内部クロックＣＬＫ２が供給されることにより、バーンインモードテストパターン作成回路２がテストパターンの生成を開始し、内蔵発振回路３によるバーンイン動作が行われるようになる。
【００４７】
Ｄフリップフロップ６の出力が“Ｈ”になった後は、電源を再度立ち上げてパワーオンリセット回路１０からのパワーオンリセット信号ＲＳＴをアクティブにする以外に、Ｄフリップフロップ６の出力を“Ｌ”にすることができない。したがって、バーンインモードテストパターン生成回路２は、スタート信号ＳＴＲがアクティブになるまで、外部クロックＣＬＫ１の入力の有無に関係なく、内部クロックＣＬＫ２に基づいてパターン生成を続けて行う。
【００４８】
上記（１）の通常動作モードでは、電源投入によって、パワーオンリセット信号ＲＳＴがアクティブになり、Ｄフリップフロップ７がリセットされる。これにより、イネーブル信号ＥＮＢが“Ｈ”となるので、バーンインモードテストパターン生成回路２および内蔵発振回路３が動作可能な状態となる。
【００４９】
また、上記パワーオンリセット信号ＲＳＴにより、Ｄフリップフロップ６もリセットされ、クロック選択信号ＳＥＬは“Ｌ”となる。これにより、クロック選択回路４は、外部クロック入力端子Ｔ１からの外部クロックＣＬＫ１を選択して、動作クロックＣＬＫとしてバーンインモードテストパターン生成回路２に与える。ここまでは、上記で説明したバーンイン回路テスト、およびバーンイン試験のモードと同じであるが、通常動作モードでは、スタート信号ＳＴＲがアクティブとなるので、Ｄフリップフロップ７の反転データ出力端子ＱＢの値すなわちイネーブル信号ＥＮＢは、“Ｌ”となる。このとき、バーンインモードテストパターン作成回路２および内蔵発振回路３は動作を停止する。この結果、テスト動作から通常の動作へと移行する。
【００５０】
このように、上記の集積回路装置１は、電源投入後には、クロック選択回路４によって外部クロックＣＬＫ１を選択してバーンインモードテストパターン生成回路２に与える。一方、集積回路装置１は、電源投入後には、外部クロックＣＬＫ１の入力がないときに、カウンタ８が所定のカウント数まで内部クロックＣＬＫ２をカウントすることにより所定時間が経過すると、クロック選択回路４によって内部クロックＣＬＫ２を選択してバーンインモードテストパターン生成回路２に与える。
【００５１】
これにより、電源投入後に上記の所定時間が経過すると、内部クロックＣＬＫ２に基づくテストパターンを用いて、バーンイン動作が自動的に開始される。一方、上記の所定時間が経過するまでに外部クロックＣＬＫ１を入力すれば、バーンインの動作を自動的に外部クロックＣＬＫ１に基づく動作に切り替えることができる。それゆえ、外部クロックＣＬＫ１を用いたテスタにより、バーンイン動作を行うパターン作成回路の確認を容易にすることができる。
【００５２】
また、バーンイン試験はデバイスメーカーにて行われるので、デバイスを使用するユーザにおいては、動作に関係のない端子は不要である。このため、デバイスメーカーで行う試験のための設定端子はできるだけ少なくすることがユーザーメリットを高めるためには有効である。そこで、上記の集積回路装置１，１１を採用すれば、外部クロックＣＬＫ１を選択するために外部から入力される制御信号を入力するための専用の端子を用いる必要がない。したがって、デバイスの実装面積の削減および実装コストの削減等を図ることができる。これは、後述する集積回路装置１１についても同様である。
【００５３】
続いて、本発明の他の実施形態について図４および図５に基づいて説明する。
【００５４】
図４は、本発明の一実施形態に係る集積回路装置１１の構成を示している。図５は、集積回路装置１１におけるバーンインモードテストパターン作成回路１２の構成を示している。
【００５５】
図４に示すように、本実施の形態に係る集積回路装置（ＬＳＩ）１１は、前述の集積回路装置１と同様、内蔵発振回路３と、クロック選択回路４と、Ｄフリップフロップ５〜７と、カウンタ８と、ＯＲ回路９と、パワーオンリセット回路１０と、外部クロック入力端子Ｔ１とを備えている。したがって、集積回路装置１１では、クロック選択回路４による外部クロックＣＬＫ１または内部クロックＣＬＫ２の切り替え動作は、集積回路装置１と同様にして行われる。
【００５６】
また、集積回路装置１１は、集積回路装置１のバーンインモードテストパターン作成回路２の代わりにバーンインモードテストパターン作成回路１２を備えている。
【００５７】
バーンインモードテストパターン作成回路１２は、内部クロックＣＬＫ２での動作時に複数のテストモードの切り替えを行うことが、バーンインモードテストパターン生成回路２と異なる。このため、バーンインモードテストパターン生成回路１２は、バーンインモードテストパターン生成回路２と同様に動作クロックＣＬＫおよびイネーブル信号ＥＮＢが入力されるが、さらに外部クロックＣＬＫ１がクロック端子ＣＫＩＮに入力され、クロック選択信号ＳＥＬも入力される。
【００５８】
集積回路１１の動作について次の３つのモードがある。
【００５９】
（１）通常動作及び回路のテスト（通常動作モード）
通常動作モードは、集積回路１と同じである。
【００６０】
（２）バーンイン試験
外部から電源を与えるのみで、自己動作でバーンイン動作が行われるのは、集積回路１と同様であるが、集積回路１１では、本モード時未使用の外部クロック入力端子から切り替え信号を入力し、自己バーンイン動作の動作を切り替えることが可能になっている。
【００６１】
（３）バーンイン回路テスト
電源投入後、外部クロックＣＬＫ１にて、バーンイン回路をテストすることを可能とするモードであり、集積回路１のバーンイン回路テストと目的は同じである。
【００６２】
上記（１）通常動作モードは集積回路装置１と同じ動作であるため、説明は省略する。
【００６３】
上記（２）バーンイン試験の動作および、（３）バーンイン回路テストは、電源投入後、バーンイン試験開始および、テスト開始までの動作は集積回路装置１と同様であるので省略し、以降、集積回路装置１１の特徴である、バーンインモードテストパターン生成回路１２について詳しく説明する。
【００６４】
図５に示すように、バーンインモードテストパターン生成回路１２は、カウンタ１３、ＮＡＮＤ回路１４、選択回路１５，１６、セレクタ１７、ＡＮＤ回路１８〜１９、パターン作成回路２１〜２３およびトライステートバッファ２４〜２６を含んでいる。
【００６５】
カウンタ１３は、２つのＤフリップフロップ１３ａ，１３ｂによって構成されている。Ｄフリップフロップ１３ａは、クロック端子ＣＫに外部クロックＣＬＫ１が入力され、データ入力端子Ｄと反転データ出力端子ＱＢとが接続されている。また、Ｄフリップフロップ１３ａのデータ出力端子ＱがＤフリップフロップ１３ｂのクロック端子ＣＫに接続されている。Ｄフリップフロップ１３ｂにおいても、データ入力端子Ｄと反転データ出力端子ＱＢとが接続されている。Ｄフリップフロップ１３ａ，１３ｂは、ともにＮＡＮＤ回路１４の出力がリセット端子Ｒに入力される。カウンタ１３は、Ｄフリップフロップ１３ａ，１３ｂを備えることにより、２ビットのカウント値を出力する。Ｄフリップフロップ１３ａのデータ出力端子Ｑの値が第１ビットの値であり、Ｄフリップフロップ１３ｂのデータ出力端子Ｑの値が第２ビットの値である。
【００６６】
ＮＡＮＤ回路１４は、イネーブル信号ＥＮＢとクロック選択信号ＳＥＬとが入力される。したがって、ＮＡＮＤ回路１４は、イネーブル信号ＥＮＢおよびクロック選択信号ＳＥＬのいずれか一方が“Ｌ”のときにカウンタ１３に“Ｈ”のリセット信号を与える。
【００６７】
選択回路１５は、カウンタ１３の第１ビットの値、およびテスタから供給されるテストモード信号ＭＯＤ１の一方を選択して出力する回路であり、２つのＡＮＤ回路１５ａ，１５ｂと１つのＯＲ回路１５ｃとによって構成されている。一方のＡＮＤ回路１５ａには、上記の第１ビットの値とクロック選択信号ＳＥＬとが入力されている。他方のＡＮＤ回路１５ｂには、テストモード信号ＭＯＤ１が入力されるとともに、反転されたクロック選択信号ＳＥＬが入力されている。ＯＲ回路１５ｃは、ＡＮＤ回路１５ａまたはＡＮＤ回路１５ｂから出力される第１ビットの値またはテストモード信号ＭＯＤ１のいずれか一方を出力する。選択回路１５は、このような構成により、２値（“Ｈ”，“Ｌ”）のクロック選択信号ＳＥＬの状態によって、第１ビットの値またはテストモード信号ＭＯＤ１の一方を出力する。
【００６８】
選択回路１６は、カウンタ１３の第２ビットの値、およびテスタから供給されるテストモード信号ＭＯＤ２の一方を選択して出力する回路であり、２つのＡＮＤ回路１６ａ，１６ｂと１つのＯＲ回路１６ｃとによって構成されている。一方のＡＮＤ回路１６ａには、上記の第２ビットの値とクロック選択信号ＳＥＬとが入力されている。他方のＡＮＤ回路１６ｂには、テストモード信号ＭＯＤ２が入力されるとともに、反転されたクロック選択信号ＳＥＬが入力されている。ＯＲ回路１６ｃは、ＡＮＤ回路１６ａまたはＡＮＤ回路１６ｂから出力される第２ビットの値またはテストモード信号ＭＯＤ２のいずれか一方を出力する。選択回路１６は、このような構成により、２値（“Ｈ”，“Ｌ”）のクロック選択信号ＳＥＬの状態によって、第２ビットの値またはテストモード信号ＭＯＤ２の一方を出力する。
【００６９】
上記のテストモード信号ＭＯＤ１，ＭＯＤ２は、テスタから供給される信号である。
【００７０】
セレクタ１７は、選択回路１５，１６の出力に基づいて、後述するパターン作成回路２１〜２３のうちの１つを選択する回路であり、ＡＮＤ回路１７ａ〜１７ｃを有している。ＡＮＤ回路１７ａには、接地電位（“Ｌ”）および選択回路１６の出力がともに反転して入力される。ＡＮＤ回路１７ｂには、選択回路１５の出力が反転して入力される一方、選択回路１６の出力がそのまま入力される。ＡＮＤ回路１７ｃには、選択回路１５，１６の出力がともにそのまま入力される。
【００７１】
セレクタ１７は、選択回路１５，１６の２つの出力がともに“Ｌ”であるときに、ＡＮＤ回路１７ａからパターン作成回路２１を選択するためのアクティブの選択信号を出力する。また、セレクタ１７は、選択回路１５の出力が“Ｌ”であり、選択回路１５の出力が“Ｈ”であるときに、ＡＮＤ回路１７ｂからパターン作成回路２２を選択するためのアクティブの選択信号を出力する。また、セレクタ１７は、選択回路１５，１６の２つの出力がともに“Ｈ”であるときに、ＡＮＤ回路１７ｃからパターン作成回路２３を選択するためのアクティブの選択信号を出力する。
【００７２】
ＡＮＤ回路１８は、ＡＮＤ回路１７ａからの選択信号がアクティブであるときに、入力される動作クロックＣＬＫをパターン作成回路２１に出力する。ＡＮＤ回路１９は、ＡＮＤ回路１７ｂからの選択信号がアクティブであるときに、入力される動作クロックＣＬＫをパターン作成回路２２に出力する。ＡＮＤ回路２０は、ＡＮＤ回路１７ｃからの選択信号がアクティブであるときに、入力される動作クロックＣＬＫをパターン作成回路２３に出力する。
【００７３】
パターン作成回路２１は、ＡＮＤ回路１８から入力される動作クロックＣＬＫに基づいて第１のテストパターンを作成する。パターン作成回路２２は、ＡＮＤ回路１８から入力される動作クロックＣＬＫに基づいて第２のテストパターンを作成する。パターン作成回路２３は、ＡＮＤ回路１８から入力される動作クロックＣＬＫに基づいて第３のテストパターンを作成する。
【００７４】
トライステートバッファ２４は、ＡＮＤ回路１７ａからの選択信号がアクティブであるときに、パターン作成回路２１から出力されるテストパターンを出力する出力バッファである。トライステートバッファ２５は、ＡＮＤ回路１７ｂからの選択信号がアクティブであるときに、パターン作成回路２２から出力されるテストパターンを出力する出力バッファである。トライステートバッファ２６は、ＡＮＤ回路１７ｃからの選択信号がアクティブであるときに、パターン作成回路２３から出力されるテストパターンを出力する出力バッファである。
【００７５】
続いて、上記のように構成されるバーンインモードテストパターン作成回路１２を含む集積回路装置１１の動作について説明する。図６および図７は、集積回路装置１１の動作を示すタイミングチャートである。
【００７６】
集積回路装置１１において、前述の（２）のバーンイン試験のモードでは、図６に示すように、前述の集積回路装置１と同様、電源投入後には、パワーオンリセット信号ＲＳＴがアクティブになり、Ｄフリップフロップ７がリセットされる。これにより、イネーブル信号ＥＮＢが“Ｈ”になるので、クロック選択信号ＳＥＬが“Ｌ”になる。このため、バーンインモードテストパターン生成回路２および内蔵発振回路３が動作可能な状態となる。カウンタ８は、内蔵発振回路３の内部クロックＣＬＫ２のカウント動作を行う。そして、カウンタ８のカウント値が所定のカウント数に到達するまで外部クロックＣＬＫ１が入力されなければ、クロック選択信号ＳＥＬは“Ｈ”となる。すると、クロック選択回路４は、内蔵発振回路３からの内部クロックＣＬＫ２を選択して動作クロックＣＬＫとして出力する。この状態において、バーンインモードテストパターン生成回路１２は、イネーブル信号ＥＮＢが“Ｈ”であり、かつクロック選択信号ＳＥＬが“Ｈ”である。
【００７７】
このため、ＮＡＮＤ回路１４の出力が“Ｌ”となり、カウンタ１３のリセットが解除される。カウンタ１３（Ｄフリップフロップ１３ａ，１３ｂのデータ出力端子Ｑ）の出力が０（００）であるため、選択回路１５，１６の出力がともに“Ｌ”となる。このとき、セレクタ１７（ＡＮＤ回路１７ａ）は、ＡＮＤ１８およびトライステートバッファ２４を有効にする。これにより、パターン作成回路２１は、入力された動作クロックＣＬＫ（すなわち内部クロックＣＬＫ２）に基づいて、テストパターンを出力する。
【００７８】
次に、外部クロックＣＬＫ１のパルスが１回入力された場合、カウンタ１３の出力が１（０１）であるため、選択回路１５の出力が“Ｈ”となり、選択回路１６の出力が“Ｌ”となる。このとき、セレクタ１７（ＡＮＤ回路１７ｂ）は、ＡＮＤ回路１９およびトライステートバッファ２５を有効にする。これにより、パターン作成回路２２の回路は、入力された動作クロックＣＬＫに基づいて、テストパターンを出力する。
【００７９】
さらに、外部クロックＣＬＫ１のパルスが３回入力された場合、カウンタ１３の出力が３（１１）であるため、選択回路１５，１６の出力がともに“Ｈ”となる。このとき、セレクタ１７（ＡＮＤ回路１７ｃ）は、ＡＮＤ回路２０およびトライステートバッファ２６を有効にする。これにより、パターン作成回路２３の回路は、入力された動作クロックＣＬＫに基づいて、テストパターンを出力する。
【００８０】
上記のように、各パターン作成回路２１〜２３が動作している期間は、クロック選択信号ＳＥＬが“Ｈ”になっているため、外部クロックＣＬＫ１は、バーンインモードテストパターン作成回路１２の動作クロックとしては機能しない。このため、外部クロックＣＬＫ１をパターン作成回路２１〜２３を切り替えるための制御信号として使用しても問題ない。
【００８１】
引き続き、（３）バーンイン回路テストのモードについて説明する。
【００８２】
図６において、電源投入後には、前述のように内蔵発振回路３が動作可能な状態となる。この状態で、外部クロックＣＬＫ１から入力を行うと、集積回路装置１と同様、クロック選択回路４は、外部クロックＣＬＫ１を選択して、動作クロックＣＬＫとしてバーンインモードテストパターン生成回路２に与える。
【００８３】
外部クロックＣＬＫ１を動作クロックＣＬＫとして選択する本モードでは、外部クロック入力端子Ｔ１から外部クロックＣＬＫ１を与え、バーンインモードテストパターン作成回路１２の動作テストを行うことができる。この場合のバーンインモードテストパターン作成回路１２の動作を説明する。
【００８４】
図７に示すように、この場合、クロック選択信号ＳＥＬが“Ｌ”となっているためにＮＡＮＤ回路１４の出力が“Ｈ”となるので、カウンタ１３がリセットされて動作しない。このとき、選択回路１５，１６により、入力されているテストモード信号ＭＯＤ１，ＭＯＤ２がセレクタ１７に出力される。これにより、テストモード信号ＭＯＤ１，ＭＯＤ２の状態（アクティブまたは非アクティブ）に応じて、セレクタ１７がパターン作成回路２１〜２３のうちのいずれか１つを選択する。テストモード信号ＭＯＤ１，ＭＯＤ２は、外部クロックＣＬＫ１を発生する装置から与えられる状態設定用の信号である。
【００８５】
具体的には、テストモード信号ＭＯＤ１，ＭＯＤ２がともに“Ｌ”であれば、パターン作成回路２１が選択される。また、テストモード信号ＭＯＤ１が“Ｌ”であり、テストモード信号ＭＯＤ２が“Ｈ”であれば、パターン作成回路２２が選択される。さらに、テストモード信号ＭＯＤ１，ＭＯＤ２がともに“Ｈ”であれば、パターン作成回路２３が選択される。
【００８６】
そして、選択されたパターン作成回路２１〜２３の１つは、動作クロックＣＬＫ（外部クロックＣＬＫ１）に応じて、テストパターンを発生するので、そのテストパターンによって内部回路３１の動作確認が行われる。
【００８７】
テストパターンによる内部回路３１の動作は事前に分かっているので、クロックの入力回数による集積回路装置１１の動作を期待値として作成しておくことが可能である。この期待値と実際の動作とを比較することにより、バーンインモードテストパターン作成回路１２の動作テストができる。
【００８８】
ここで、集積回路装置１１を、表示駆動装置に使用した場合の例を下記に示す。表示駆動装置は、例えば液晶表示装置のような表示パネルを駆動するための集積回路装置である。この表示駆動装置としては、駆動のために各画素に選択的にデータを出力するデータドライバや、各走査ライン上の画素にデータを与えるために、走査ライン上のスイッチング素子を導通させるスキャンドライバなどがある。
【００８９】
表示駆動装置に使用される集積回路装置１１では、バーンインモードテストパターン作成回路１２のパターン作成回路２１〜２３として、互いに異なったテストパターンを表示する信号を発生する回路を構成しておく。
【００９０】
集積回路装置Ｉ１を表示パネルに実装した後、バーンインモードテストパターン作成回路１２の動作で作成されるテストパターンにて、表示パネルに表示動作を行わせることにより、集積回路装置のエージングを表示点灯状態で行うことが可能となる。エージング中にスイッチ等でパルスを作成し、外部クロック入力端子Ｔ１からパルスを入力することにより、表示パターンを変化させることが可能であるので、エージングによる表示品位の劣化がないことを複数のテストパターンにて確認できる。
【００９１】
テストパターンを切り替えて表示することは、内部回路３１内に自動で切り替わる回路を備えることで実現できるが、表示を確認するのは人間の目で行うことが多く、自動的にテストパターンが変化したのでは、細部の状態を見落とす可能性がある。また、検査スピードには個人差があるので、自動で画像を変化させるより、検査担当者によるテストパターンの切り替えるが確実かつ能率的である。このため、検査担当者が手動で操作できる切り替えスイッチを用いてパルス（外部クロックＣＬＫ１）を出力することにより、検査担当者の所望のタイミングでテストパターンを切り替えることができる。
【００９２】
なお、前述の各実施形態においては、パワーオンリセット回路１０から出力されるパワーオンリセット信号ＲＳＴによってＤフリップフロップ５〜７をリセットしているが、それ以外の方法でＤフリップフロップ５〜７をリセットしてもよい。例えば、集積回路装置１，１１がパワーオンリセット回路１０を持たない場合は、リセットのために、電源投入後に、外部よりリセット信号が入力される。
【００９３】
また、前述の各実施形態においては、Ｄフリップフロップ５，６をリセットして出力端子Ｑの値を利用し、Ｄフリップフロップ７をリセットして出力端子ＱＢの値を利用している。これに対し、集積回路装置１，１１においては、Ｄフリップフロップ５〜７をセット機能を持つＤフリップフロップに置き換えてもよい。この場合、Ｄフリップフロップ５，６をセットして出力端子ＱＢの値を利用し、Ｄフリップフロップ７をセットして出力端子Ｑの値を利用することになり、リセット機能を持つＤフリップフロップと論理的に同じ動作が得られる。このため、これらのＤフリップフロップ５〜７には、電源投入後にセット信号が与えられる。
【００９４】
本発明は、上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００９５】
本発明の集積回路装置は、クロックを外部からのクロックと集積回路装置内部で生成したクロックとを切り替えてテストに用いることによって、テスタによる外部からの集積回路装置のテストを行うことができるので、集積回路装置のテストの用途に好適に利用できる。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施の一形態を示す集積回路装置の構成を示すブロック図である。
【図２】上記集積回路装置の動作を示すタイミングチャートである。
【図３】上記集積回路装置の他の動作を示すタイミングチャートである。
【図４】本発明の実施の他の形態を示す集積回路装置の構成を示すブロック図である。
【図５】図４の集積回路装置におけるバーンインモードテストパターン作成回路の構成を示すブロック図である。
【図６】図４の集積回路装置および図５のバーンインモードテストパターン作成回路の動作を示すタイミングチャートである。
【図７】図４の集積回路装置および図５のバーンインモードテストパターン作成回路の他の動作を示すタイミングチャートである。
【図８】従来の集積回路装置の構成を示すブロック図である。
【符号の説明】
【００９７】
１，１１  集積回路装置
２，１２  バーンインモードテストパターン作成回路
３        内蔵発振回路
４        クロック選択回路
５〜７    Ｄフリップフロップ
８        カウンタ
９        ＯＲ回路
１０        パワーオンリセット回路
１３        カウンタ
１４        ＮＡＮＤ回路
１５，１６  選択回路
１７        セレクタ
１８〜２０  ＡＮＤ回路
２１〜２３  パターン作成回路
２４〜２５  トライステートバッファ
ＣＬＫ      動作クロック
ＣＬＫ１    外部クロック（第１クロック）
ＣＬＫ２    内部クロック（第２クロック）
【図１】
2009036591.tif 000003
【図２】
2009036591.tif 000004
【図３】
2009036591.tif 000005
【図４】
2009036591.tif 000006
【図５】
2009036591.tif 000007
【図６】
2009036591.tif 000008
【図７】
2009036591.tif 000009
【図８】
2009036591.tif 000010