(57)【要約】【課題】製品エリアを確保しつつ製品面積を低減して更なる小型化が可能であり、かつ、放熱特性に優れた電子部品搭載装置を提供する。【解決手段】半導体内蔵基板１は、半導体装置１０が、複数の絶縁層の積層体である基板２０中に埋め込まれるように搭載されたものである。半導体装置１０は、抵抗測定評価用の検査用電極Ｅａ，Ｅｂを有しており、それら検査用電極Ｅａ，Ｅｂは、互いに導通するとともに、両方とも終端（ターミネート）されておらず、換言すれば、導体層３０，３２，３４に接続しておらず、電気的に孤立した状態で基板２０内に埋め込まれている。【選択図】図３
2009267267.tif 000002
【特許請求の範囲】
【請求項１】
互いに導通しており、かつ、終端されていない少なくとも２つの検査用電極を有する電子部品と、
前記電子部品が内部に埋設された基体と、
を備える電子部品搭載装置。
【請求項２】
前記少なくとも２つの検査用電極のそれぞれに接続されており、前記基体内に設けられ、かつ、終端されていない検査用パッドを備える、
請求項１記載の電子部品搭載装置。
【請求項３】
前記検査用電極が、２つの第１電極、及び、該２つの第１電極間に設けられた１つの第２電極から構成される、
請求項１又は２記載の電子部品搭載装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品搭載装置に関する。
【背景技術】
【０００２】
コンピュータや携帯端末等の電子機器等の内部回路には、表面実装型の多種の電子部品が搭載されている。このような薄膜型の電子部品としては、例えば、半導体ＩＣ（半導体装置）等の能動部品や、キャパシタ（コンデンサ）、インダクタ、ＬＣ複合部品、集中定数デバイス、分布定数デバイス、抵抗器、バリスタ等の受動部品、さらには、これらが積層複合された複合部品等が挙げられる。近時、電子機器の更なる高性能化及び小型化の要求に応えるべく、これら各種電子部品の更なる薄型（薄膜）化が急務となっており、具体的には、例えば、ベアチップ（ダイ：Ｄｉｅ）状態の半導体ＩＣや他の機能部品をプリント基板等に搭載した電子部品内蔵基板モジュールの開発も急速に進んでいる。
【０００３】
かかるベアチップ状態の半導体ＩＣは、パッケージに収納された半導体ＩＣに比して電極ピッチが非常に狭いことから、これを例えばプリント基板等に搭載する場合、半導体ＩＣに設けられた電極（端子）とプリント基板に設けられた配線とを如何にして確実に接続するかが重要となる。また、他の電子部品についても、高密度実装に伴う更なる狭ピッチ化や縮小化に対応して確実な導体間接続や層間接続の実現が望まれている。
【０００４】
例えば、半導体ＩＣに設けられるバンプ電極と半導体ＩＣとの接続界面、又は、バンプと基板配線との接続界面に何らかの異常が発生してしまい、導通はしているが点接状態になっている等の事象が生じると、かかる電子デバイスは、使用における経時的な劣化に起因して将来的に断線してしまうおそれがある。そこで、品質保証の観点からは、そのような接続部位において点接状態の発生といった異常の有無等を検査することが極めて重大な課題となっている。そのような製品検査を行うために、例えば、特許文献１や特許文献２には、半導体ＩＣ等の電子部品が実装された基板の表面に検査電極用パッドが設けられた装置が記載されている。
【特許文献１】特開２００３−６８８０６号公報
【特許文献２】特開平９−２４６４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来の装置のように検査のためだけに設けられた電極や配線が、装置の表面や表層にまで形成されてしまうと、半導体ＩＣ等の電子部品の実装・動作に必要とされる他のビアホール、配線、パッドといった製品エリアが狭くなってしまい、その結果、製品面積の増大を招いていた。また、製品には、外来ノイズから電子部品を防御するため、及び／又は、電子部品が発するノイズの外部への漏洩を抑制するためのシールド構造を設ける必要が多々あるが、検査用の電極や配線を装置の表面や表層にまで形成しようとすると、そのシールド構造の形成が阻害されてしまうことも懸念される。
【０００６】
また、電子部品はその動作によって熱を発生するため、その熱を外部へ放散させて信頼性を確保するための放熱対策が必要であるが、熱源である電子部品が基板内部に埋め込まれている構造では、ヒートシンクや放熱フィン等の放熱部材を電子部品に直接取り付けることは困難であり、仮に取り付けたとしても、薄型化を達成できなくなってしまう。例えば、半導体装置がＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いＩＣである場合、そのスイッチングによって生じる熱は多量であり、半導体装置の近傍に熱が蓄積すると、熱応力による内部構造の形状変形（歪、膨張）や剥離が生じるおそれも考えられる。そのため、電子部品から発生する熱を効率的に外部へ放散させる必要がある。
【０００７】
そこで、本発明は、かかる事情に鑑みてなされたものであり、製品エリアを確保しつつ製品面積を低減して更なる小型化が可能であり、かつ、放熱特性に優れた電子部品搭載装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明による電子部品搭載装置は、互いに導通しており、かつ、終端（ターミネート）されていない、つまり、他の部位には接続されておらず電気的に孤立した（浮いている）少なくとも２つの検査用電極を有する電子部品と、その電子部品が内部に埋設された基体とを備える。
【０００９】
このように構成された電子部品搭載装置は、少なくとも２つの検査用の電極が基体内に埋設された言わば検査用電極埋設型の電子部品搭載（内蔵）装置であり、製造過程において、電子部品が基体に搭載された時点で、それらの検査用電極に一定のソース電流を送通させた状態で、それらの検査用電極を用いて電圧測定を行うことにより、検査用電極部分（検査用電極と電子部品との接続界面を含む部分）の抵抗値を評価し、その後、検査用電極ごと電子部品の上方に上層を形成することによって得ることができる。
【００１０】
そして、検査用電極が基体の表面や表層にまで形成されていないので、電子部品の実装・動作に必要とされるエリアを十分に確保しつつ製品面積の増大が抑えられる。また、電子部品からの発熱が検査用電極に伝導されるので、それらが放熱部として機能し、熱応力による電子部品やその周囲の内部構造、さらには電子部品搭載装置の形状変形（歪、膨張）や剥離等の発生が抑制される。さらに、検査用電極は、基体内部に埋め込まれているのでアンカーとしても機能し、電子部品搭載装置の形状変形や剥がれ等が更に抑えられる。
【００１１】
また、少なくとも２つの検査用電極のそれぞれに接続されており、基体内に設けられ、かつ、終端（ターミネート）されていない、つまり、他の部位には接続されておらず電気的に孤立した（浮いている）検査用パッド（電子部品の上層の導体パターン）を備えてもよい。この場合、検査用パッドが終端されていないので、検査用電極も終端されない。
【００１２】
このようにすれば、検査用パッドを形成した時点で、その検査用パッドを用いた検査用電極部分（検査用電極と電子部品との接続界面、検査用電極と検査用パッドとの接続界面、及び検査用電極間の接続状態）の抵抗値評価を行うことができ、検査装置等の検査用プローブの位置合わせが平易になるとともに、放熱効果とアンカー効果が更に高められるので有用である。
【００１３】
より具体的には、検査用電極が、２つの第１電極、及び、それら２つの第１電極間に設けられた１つの第２電極から構成されると好適である。
【００１４】
このようにすれば、製造過程において、電子部品が基体に搭載された時点で、２つの第１電極の一方と第２電極にソース電流送通用のプローブを接続する一方で、２つの第１電極の他方と第２電極に電圧測定用のプローブを接続することにより、いわゆる４端子法を用いた電圧測定が行われ、その結果、第２電極部分のみの抵抗値を選択的にかつ精密に評価することができる。
【００１５】
なお、このような２つの第１電極及び１つの第２電極からなる組（群）は１組に限られず、１つの電子部品に複数組設けられていてもよい。
【発明の効果】
【００１６】
本発明によれば、終端されていない少なくとも２つの検査用電極を有する電子部品が基体内部に埋設されているので、製品エリアを確保しつつ製品面積を低減することができ、これにより装置の更なる小型化を実現できる。また、基体内部に埋設された電極が放熱部及びアンカーとして機能するので、電子部品搭載装置の形状変化や剥離等の発生を抑止できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００１８】
図１乃至図３は、本発明による電子部品搭載装置の第１実施形態を製造する手順の一例を示す工程図である。半導体内蔵基板１（電子部品搭載装置）は、半導体装置１０（電子部品）が、複数の絶縁層２１〜２８が積層された基板２０（基体）中に埋め込まれるように搭載されたものである。
【００１９】
ここで、図７は、半導体装置１０の概略構造を示す斜視図である。半導体装置１０はベアチップ状態の半導体ＩＣ（ダイ）等の半導体部品であり、略矩形板状をなすその主面１０ａに多数のランド電極（図示せず）及びバンプ１２を有している。なお、図示においては、四隅にのみバンプ１２を表示し、それ以外のバンプ１２の表示を省略した。また、半導体装置１０の種類は、特に制限されるものではないが、例えば、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣが挙げられる。
【００２０】
さらに、特に限定されるものではないが、半導体装置１０の裏面１０ｂは研磨されており、これにより半導体装置１０の厚さｔ（主面１０ａから裏面１０ｂまでの距離）は、通常の半導体装置に比して薄くされており、例えば、好ましくは２００μｍ以下、より好ましくは２０〜５０μｍ程度とされる。また、裏面１０ｂは、半導体装置１０を薄型にするべく、エッチング、プラズマ処理、レーザ照射、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理を行うことができる。
【００２１】
なお、半導体装置１０の裏面１０ｂの研磨は、例えば、ウェハの状態で多数の半導体装置に対して一括して行い、その後、ダイシングにより個別の半導体装置１０に分離することができる。研磨により薄くする前にダイシングによって個別の半導体装置１０に切断分離した場合には、熱硬化性樹脂等により半導体装置１０の主面１０ａを覆った状態で裏面１０ｂを研磨することもできる。
【００２２】
また、バンプ１２は、導電性突起物の一種であり、その種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。なお、図示においては、プレートバンプを例示した。バンプ１２としてスタッドバンプを用いる場合には、金（Ａｕ）や銅（Ｃｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
【００２３】
バンプ１２に使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、接続性やマイグレーションを考慮すると金又は銅を用いることが好ましい。
【００２４】
なお、バンプ１２の寸法形状は、ランド電極間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極のピッチが約１００μｍである場合には、バンプ１２の最大径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプ１２は、ウェハのダイシングにより個別の半導体装置１０に切断分離した後、ワイヤボンダーを用いて各ランド電極に接合することができる。
【００２５】
また、基板２０は、半導体装置１０やその他の配線構造を外部から電気的に絶縁する絶縁層として機能し、用いられる材料としては、特に制限はなく、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
【００２６】
図１に戻り、半導体内蔵基板１の製造においては、まず、上述したような材料からなる絶縁性のシート部材（絶縁層２１）上に非硬化状態の樹脂層を形成し、その上に半導体装置１０をフェースアップ（主面１０ａが上を向いた状態）の状態で載置する。半導体装置１０には、バンプ１２と同等に設けられた２つの検査用電極Ｅａ，Ｅｂが他のバンプ１２とともに設けられている。また、これらの検査用電極Ｅａ，Ｅｂは、半導体装置１０の内部回路で、又は、再配線１４によって互いに電気的に導通している。
【００２７】
次に、樹脂層を硬化させて絶縁層２２を形成した後、検査用電極Ｅａ，Ｅｂのレベルまで絶縁層２３を形成し、検査用電極Ｅａ，Ｅｂに接続する上層配線である検査用パッドＰａ，Ｐｂ、及び、絶縁層２４を、適宜の製膜及びパターニング方法によって形成する。この状態で、図２に示す如く、検査用パッドＰａ，Ｐｂに、ソース電流を送通するためのプローブと電圧を測定するためのプローブを当接させ、電流送通用の回路Ｋａと電圧測定用の回路Ｋｂを画定する。これにより、回路Ｋａ，Ｋｂが重畳する部位である検査用パッドＰａ，Ｐｂ間の電圧が測定され、印加しているソース電流値とその電圧値とから、検査用パッドＰａから検査用パッドＰｂ間の抵抗値、具体的には、検査用パッドＰａと検査用電極Ｅａとの界面、検査用電極Ｅａと再配線１４との界面、再配線１４の一部、再配線１４と検査用電極Ｅｂとの界面、及び、検査用電極Ｅｂと検査用パッドＰｂとの界面を含む部分の抵抗値を選択的に求めることができる。
【００２８】
この抵抗値の測定評価を終了した後、測定用のプローブを取り外し、絶縁層２１側にお導体層３０が形成された絶縁層２６、絶縁層２７、及び、絶縁層２８を順次形成する。また、絶縁層２４下にビアホールを穿設し、適宜の製膜手法によって、そのビアホール内及び開口周辺に導体層３２を形成した後、ビアホール内を導体で埋め込んで層間ビアＨａを形成する。さらに、その上に絶縁層２５を設けた後、導体層３２上の部分にコンタクトホールを穿設し、適宜の製膜手法によって、そのコンタクトホール内及び絶縁層２５上に導体層３４を形成し、さらに、コンタクトホールを導体で埋め込んでプラグＨｂを形成して半導体内蔵基板１を得る。
【００２９】
なお、半導体装置１０は、他のバンプ１２が導体層３０，３２，３４に適宜接続されてよいが、上述の如く、検査用電極Ｅａ，Ｅｂは、互いに導通しているものの、両方とも終端（ターミネート）されておらず、換言すれば、導体層３０，３２，３４に接続しておらず、電気的に孤立した状態で、基板２０内に埋め込まれている。
【００３０】
このような構成を有する半導体内蔵基板２（電子部品搭載装置）によれば、検査用電極Ｅａ，Ｅｂ及び検査用パッドＰａ，Ｐｂが終端されておらず、電気的に導体層３０，３２，３４から孤立しており、基板２０の表面や表層にまで形成されていないので、半導体装置１０の実装・動作に必要とされる領域を十分に確保しつつ、製品面積の増大を抑えることができる。換言すれば、上述の如く、製造工程の途中で抵抗値の評価（検査）を行うことができるので、他の検査専用のビア、配線、パッド等が不要となり、その結果、製品構造が簡略小型化され、製品設計の自由度も増大するとともに、半導体装置１０の周辺を導体パターンで覆うシールド構造を形成することが平易となる。
【００３１】
また、半導体装置１０からの発熱が検査用電極Ｅａ，Ｅｂを通して検査用パッドＰａ，Ｐｂに伝導され、そこから放散されるので、検査用電極Ｅａ，Ｅｂが単なる検査用途のためだけでなく、放熱部として機能する。よって、熱応力による半導体装置１０やその周囲の内部構造、ひいては半導体内蔵基板１の形状変形（歪、膨張）や剥離等の発生を抑制することもできる。さらに、検査用電極Ｅａ，Ｅｂ及び検査用パッドＰａ，Ｐｂが基板２０の内部に埋め込まれているので、アンカーとしても機能する。これにより、半導体内蔵基板１の形状変形や剥がれ等を更に防止することができる。
【００３２】
図４乃至図６は、本発明による電子部品搭載装置の第２実施形態を製造する手順の一例を示す工程図である。半導体内蔵基板２（電子部品搭載装置）は、検査用電極Ｅａ，Ｅｂ及び検査用パッドＰａ，Ｐｂに代えて、検査用電極Ｅ１ａ，Ｅ１ｂ，Ｅ２及び検査用パッドＰ１ａ，Ｐ１ｂ，Ｐ２を備えること以外は、図３に示す半導体内蔵基板１と同様に構成されたものであり、また、図２に示す抵抗値測定評価用の回路Ｋａ，Ｋｂの線路が図５に示す如く異なること以外は、図１乃至図３に示す手順と同様の手順によって製造することができる。なお、検査用電極Ｅ１ａ，Ｅ１ｂが第１電極に相当し、検査用電極Ｅ２が第２電極に相当する。
【００３３】
すなわち、図５に示す状態（絶縁層２４から検査用パッドＰ１ａ，Ｐ１ｂ，Ｐ２が露呈した状態）において、検査用パッドＰ１ａ，Ｐ２に、ソース電流を送通するためのプローブを接続して電流送通用の回路Ｋａを画定するとともに、検査用パッドＰ１ｂ，Ｐ２に電圧を測定するためのプローブを接続して電圧測定用の回路Ｋｂを画定する。これにより、４端子法を用いて回路Ｋａ，Ｋｂが重畳する部位である部分、具体的には、検査用パッドＰ２と検査用電極Ｅ２との界面、検査用電極Ｅ２と再配線１４との界面を含む部分の電圧が選択に測定され、印加しているソース電流値とその電圧値とから、その部分のみの抵抗値を選択的にかつ正確に求めることができる。
【００３４】
ここで、本発明者の知見によれば、例えば、半導体内蔵基板では、半導体装置のバンプと半導体装置との接続界面、又は、バンプと基板配線との接続界面に何らかの異常が発生してしまい、導通はしているが点接状態になっている等の事象が生じることがあり、こうなると、かかる半導体内蔵基板は、使用における経時的な劣化に起因して将来的に断線してしまうおそれがある。このように接続部位が点接状態となっているものでは、その接続部位の抵抗値が、正常時の抵抗値に比して１ｍΩ〜数１０ｍΩ程度僅かに大きい傾向にある。よって、このような抵抗値の僅差の有無を測定することにより、将来問題となり得る接続部位の異常の有無を評価することが可能となる。
【００３５】
ところが、そのような評価を行うためには、測定対象である目的とする単独の接続部分のみの抵抗値を選択的に（抜き出して）測定する必要があるが、検査用の端子を設ける場合、その検査用の端子の抵抗値も測定値に含まれてしまうため、１ｍΩ〜数１０ｍΩ程度といった微小抵抗差を正確に測定することは非常に困難である。
【００３６】
また、半導体ＩＣの場合、基板配線との導通は、通常、半導体ＩＣを動作させるか、或いは、保護ダイオード特性を測定して確認するしかないのが現状である。しかし、動作を確認するだけでは、上述の如く点接状態でも導通しているため、その状態の発生の有無を正確に検知することは困難である。また、保護ダイオードの順方向電圧は抵抗値換算すると数十Ω（例えば１ｍＡで０．６５Ｖを抵抗換算すると６５Ω）もあるので、この点においても、１ｍΩ〜数１０ｍΩ程度の差異しか現れないような接続品質の問題を検知することは極めて困難である。さらに、詳細な断面解析等の破壊検査を行うことも考えられるものの、測定評価の信頼性や検査効率の観点からは、現実的ではないことが多い。
【００３７】
これに対し、図５に示す上述した測定によれば、検査用電極Ｅ２部分の抵抗値を選択的に測定評価することができるので、１ｍΩ〜数１０ｍΩ程度の微小抵抗差を正確に検出することが可能となり、これにより、半導体内蔵基板２に搭載された半導体装置１０において、経時的な劣化によって断線を引き起こすおそれがある異常の有無といった製品品質を適正に確認することができる。
【００３８】
また、半導体内蔵基板２においても、検査用電極Ｅ１ａ，Ｅ１ｂ，Ｅ２及び検査用パッドＰ１ａ，Ｐ１ｂ，Ｐ２が終端されておらず（電気的に導体層３０，３２，３４から孤立しており）、基板２０の表面や表層にまで形成されていないので、半導体装置１０の実装・動作に必要とされる領域を十分に確保しつつ、製品面積の増大を抑えることができ、しかも、検査用電極Ｅ１ａ，Ｅ１ｂ，Ｅ２が単なる検査用途のためだけでなく、放熱部及びアンカーとして機能することにより、半導体内蔵基板２の形状変形や剥がれ等を防止することができる。
【００３９】
なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、検査用パッドＰａ，Ｐｂ，Ｐ１ａ，Ｐ１ｂ，Ｐ２は、設けなくともよい。また、１つの半導体装置１０に検査用電極Ｅ１ａ，Ｅ１ｂ，Ｅ２からなる電極群を複数設けてもよい。さらに、検査用電極Ｅａ，Ｅｂ，Ｅ１ａ，Ｅ１ｂ，Ｅ２に代えて、半導体装置１０に設けられたランド電極直上の樹脂を開口してそこにめっき接続してもよく、或いは、ランド電極も設けず、半導体装置１０自体の電極直上の樹脂を開口してそこにめっき接続してもよいし、めっきに代えて導電性ペーストを充填してもよい。これらの場合、その開口部を埋めるＣｕ等のめっき導体や導電性ペーストが、検査用電極、第１電極、及び第２電極として機能する。
【００４０】
またさらに、半導体装置１０において検査用電極Ｅａ，Ｅｂ，Ｅ１ａ，Ｅ１ｂ，Ｅ２を設ける場所は、製造上、半導体装置１０の配線接続を代表する位置（例えば、半導体装置１０の４隅、周縁部、中央部等）を適宜選択することができ、或いは、製造条件に依存して、半導体装置の反り等の変形の変位量が比較的大きいと想定される箇所（配線の信頼性が懸念される箇所）を適宜選択することもできる。さらにまた、半導体内蔵基板１に、複数の半導体装置１０といった複数の電子部品が搭載される場合、個々の電子部品に対する検査用電極Ｅａ，Ｅｂ，Ｅ１ａ，Ｅ１ｂ，Ｅ２、及び／又は、検査用パッドＰａ，Ｐｂ，Ｐ１ａ，Ｐ１ｂ，Ｐ２の配置形状を統一すれば、測定治具の共通化を図ることができるので好ましい。
【産業上の利用可能性】
【００４１】
以上説明した通り、本発明の電子部品搭載装置によれば、終端されていない少なくとも２つの検査用電極を有する電子部品が基体内部に埋設されており、製品エリアを確保しつつ製品面積を低減して小型化を実現できるとともに、基体内部に埋設された電極が放熱部及びアンカーとして機能して、電子部品搭載装置の形状変化や剥離等の発生を抑止できるので、種々の電子部品を搭載する機器、装置、モジュール、システム、デバイス等、特に小型化及び高性能化が要求されるものに広く且つ有効に利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明による電子部品搭載装置の第１実施形態を製造する手順の一例を示す工程図である。
【図２】本発明による電子部品搭載装置の第１実施形態を製造する手順の一例を示す工程図である。
【図３】本発明による電子部品搭載装置の第１実施形態を製造する手順の一例を示す工程図である。
【図４】本発明による電子部品搭載装置の第２実施形態を製造する手順の一例を示す工程図である。
【図５】本発明による電子部品搭載装置の第２実施形態を製造する手順の一例を示す工程図である。
【図６】本発明による電子部品搭載装置の第２実施形態を製造する手順の一例を示す工程図である。
【図７】半導体装置の概略構造を示す斜視図である。
【符号の説明】
【００４３】
１，２…半導体内蔵基板（電子部品搭載装置）、１０…半導体装置（電子部品）、１０ａ…主面、１０ｂ…裏面、１２…バンプ、１４…再配線、２０…基板（基体）、２１〜２８…絶縁層、３０，３２，３４…導体層、Ｅ１ａ，Ｅ１ｂ…検査用電極（第１電極）、Ｅ２…検査用電極（第２電極）Ｅａ，Ｅｂ…検査用電極、Ｈａ…層間ビア、Ｈｂ…プラグ、Ｋａ，Ｋｂ…回路、Ｐａ，Ｐｂ，Ｐ１ａ，Ｐ１ｂ，Ｐ２…検査用パッド。
【図１】
2009267267.tif 000003
【図２】
2009267267.tif 000004
【図３】
2009267267.tif 000005
【図４】
2009267267.tif 000006
【図５】
2009267267.tif 000007
【図６】
2009267267.tif 000008
【図７】
2009267267.tif 000009