(57)【要約】【課題】装置に供給される電源電圧の電圧値が変動した場合であっても、一定の周波数のクロック信号を生成することのできる技術を提供する。【解決手段】マイクロプロセッサを備える装置は、マイクロプロセッサ１６０に供給される電源電圧Ｅｖｄｄ−Ａを生成する電源電圧生成部と、電源電圧Ｅｖｄｄ−Ａを受けて動作し、電源電圧の電圧値の変動に関わらずに一定の周波数の固定クロック信号ＲＣＫ０を生成する固定クロック信号生成部１１０と、を備える。【選択図】図３
2009100161.tif 000002
【特許請求の範囲】
【請求項１】
マイクロプロセッサを備える装置であって、
前記マイクロプロセッサに供給される電源電圧を生成する電源電圧生成部と、
前記電源電圧を受けて動作し、前記電源電圧の電圧値の変動に関わらずに一定の周波数の固定クロック信号を生成する固定クロック信号生成部と、
を備える、装置。
【請求項２】
請求項１記載の装置であって、
前記固定クロック信号生成部は、
前記電源電圧の供給を受けるとともに、前記電源電圧の電圧値に依存しない一定の電圧を供給する定電圧供給部と、
前記一定の電圧を受けて、前記固定クロック信号を生成する発振部と、
を備える、装置。
【請求項３】
請求項１または２記載の装置であって、さらに、
前記マイクロプロセッサに供給される周波数可変の動作クロック信号を生成する動作クロック信号生成部を備え、
前記電源電圧生成部は、前記動作クロック信号の周波数に応じて、前記電源電圧の電圧値を変動させる、装置。
【請求項４】
請求項１ないし３のいずれかに記載の装置であって、さらに、
前記マイクロプロセッサに割込みを発生させる割込管理部を備え、
前記固定クロック信号は、タイマ割込用の基準クロック信号として前記割込管理部に供給される、装置。
【請求項５】
半導体集積回路であって、
マイクロプロセッサに供給される電源電圧を生成する電源電圧生成部と、
前記電源電圧を受けて動作し、前記電源電圧の電圧値の変動に関わらずに一定の周波数の固定クロック信号を生成する固定クロック信号生成部と、
を備える、半導体集積回路。
【請求項６】
燃料電池使用機器であって、
マイクロプロセッサと、
前記マイクロプロセッサに供給される電源電圧を生成する燃料電池と、
前記電源電圧を受けて動作し、前記電源電圧の電圧値の変動に関わらずに一定の周波数の固定クロック信号を生成する固定クロック信号生成部と、
を備える、燃料電池使用機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号の生成に関するものである。
【背景技術】
【０００２】
従来、クロック信号の生成に関する技術としては、例えば特許文献１に開示されたものが知られている。
【０００３】
【特許文献１】特開平８−４４４６５号公報
【０００４】
この従来技術では、ＣＰＵへ供給されるクロック信号の周波数と、ＣＰＵへ供給される電源電圧の電圧値とを連動して変化させていた。したがって、タイマ割込み等の一定の周波数のクロック信号を必要とする場合には、ＣＰＵへ供給されるクロック信号をタイマ割込み等の基準とすることはできないという問題があった。
【０００５】
なおこのような問題は、ＣＰＵへ供給されるクロック信号の周波数と、ＣＰＵへ供給される電源電圧の電圧値とを連動して変化させる場合に限らず、一般に、電源電圧が外乱等によって変動してしまう場合であっても一定の周波数のクロック信号を必要とする装置全般に共通する問題であった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した従来の課題を解決するためになされたものであり、供給される電源電圧の電圧値が変動した場合であっても、一定の周波数のクロック信号を生成することのできる技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するために、以下の形態または適用例を取ることが可能である。
【０００８】
[適用例１]
マイクロプロセッサを備える装置であって、
前記マイクロプロセッサに供給される電源電圧を生成する電源電圧生成部と、
前記電源電圧を受けて動作し、前記電源電圧の電圧値の変動に関わらずに一定の周波数の固定クロック信号を生成する固定クロック信号生成部と、
を備える、装置。
【０００９】
適用例１の装置によれば、供給される電源電圧の電圧値が変動した場合であっても、一定の周波数の固定クロック信号を生成することができる。
【００１０】
[適用例２]
適用例１記載の装置であって、
前記固定クロック信号生成部は、
前記電源電圧の供給を受けるとともに、前記電源電圧の電圧値に依存しない一定の電圧を供給する定電圧供給部と、
前記一定の電圧を受けて、前記固定クロック信号を生成する発振部と、
を備える、装置。
【００１１】
適用例２の装置によれば、定電圧供給部が一定の電圧を発振部に供給するので、供給される電源電圧の電圧値が変動した場合であっても、一定の周波数の固定クロック信号を生成することができる。
【００１２】
[適用例３]
適用例１または２記載の装置であって、さらに、
前記マイクロプロセッサに供給される周波数可変の動作クロック信号を生成する動作クロック信号生成部を備え、
前記電源電圧生成部は、前記動作クロック信号の周波数に応じて、前記電源電圧の電圧値を変動させる、装置。
【００１３】
適用例３の装置によれば、動作クロック信号の周波数に応じて電源電圧の電圧値が変動した場合であっても、一定の周波数の固定クロック信号を生成することができる。
【００１４】
[適用例４]
適用例１ないし３のいずれかに記載の装置であって、さらに、
前記マイクロプロセッサに割込みを発生させる割込管理部を備え、
前記固定クロック信号は、タイマ割込用の基準クロック信号として前記割込管理部に供給される、装置。
【００１５】
適用例４の装置によれば、割込み管理部がタイマ割込用の基準クロック信号として固定クロック信号を用いるので、タイマ割込みのタイミングを正確にすることができる。
【００１６】
[適用例５]
半導体集積回路であって、
マイクロプロセッサに供給される電源電圧を生成する電源電圧生成部と、
前記電源電圧を受けて動作し、前記電源電圧の電圧値の変動に関わらずに一定の周波数の固定クロック信号を生成する固定クロック信号生成部と、
を備える、半導体集積回路。
【００１７】
［適用例６］
燃料電池使用機器であって、
マイクロプロセッサと、
前記マイクロプロセッサに供給される電源電圧を生成する燃料電池と、
前記電源電圧を受けて動作し、前記電源電圧の電圧値の変動に関わらずに一定の周波数の固定クロック信号を生成する固定クロック信号生成部と、
を備える、燃料電池使用機器。
【００１８】
なお、本発明は、種々の態様で実現することが可能である。例えば、情報処理装置、情報処理方法、情報処理システム、それらの方法または装置の機能を実現するための半導体集積回路、コンピュータプログラム、そのコンピュータプログラムを記録した記録媒体等の形態で実現することができる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１実施例：
Ｂ．第２実施例：
Ｃ．第３実施例：
Ｄ．変形例：
【００２０】
Ａ．第１実施例：
図１は、本発明の一実施例としての情報処理装置の構成を示すブロック図である。この情報処理装置は、ＣＰＵシステム１００と、加減速発振部２００と、ＲＯＭ部３００と、ＲＡＭ部４００と、記憶装置部５００と、入出力部６００と、バス７００とを備えている。ＣＰＵシステム１００は、バス７００を通じてシステム全体の動作を制御するとともに、固定クロック信号ＲＣＫ０を生成する。加減速発振部２００は、固定クロック信号ＲＣＫ０に基づいて、ＣＰＵシステム１００の同期動作を規定する周波数可変の動作クロック信号Ｆｃｌｋ−Ａを生成してＣＰＵシステム１００に供給する。また、加減速発振部２００は、情報処理装置の各種の回路（ＣＰＵシステム１００、ＲＯＭ部３００、ＲＡＭ部４００等）に供給する電源電圧Ｅｖｄｄ−Ａを発生している。さらに、加減速発振部２００は、この電源電圧Ｅｖｄｄ−Ａの電圧値を、動作クロック信号Ｆｃｌｋ−Ａの周波数ｆFclk-Aの値に応じて任意に設定することが可能である。つまり、加減速発振部２００は、動作クロック信号Ｆｃｌｋ−Ａの周波数ｆFclk-Aが大きい場合には、電源電圧Ｅｖｄｄ−Ａの電圧値を大きく設定し、逆に、動作クロック信号Ｆｃｌｋ−Ａの周波数ｆFclk-Aが小さい場合には、電源電圧Ｅｖｄｄ−Ａの電圧値を小さく設定することで、消費電力の低減を図ることが可能となる。電源電圧Ｅｖｄｄ−Ａの設定の方法については後述する。入出力部６００への入力は、キーボード、マウス、スタイラスペン、タッチパネル、ネットワークの受信回路などの入力デバイスから入力されるデータである。入出力部６００からの出力は、ＣＲＴディスプレイ、液晶等の平面表示体などの出力デバイスに与えられる信号である。
【００２１】
図２は、ＣＰＵシステム１００の内部構成を示すブロック図である。ＣＰＵシステム１００は、固定クロック信号生成部１１０と、５つの分周器１５１〜１５５と、分周値記憶部１５６と、割込管理部１５７と、ＣＰＵ部１６０とを備えている。固定クロック信号生成部１１０は、電源電圧Ｅｖｄｄ−Ａの供給を受けており、電源電圧Ｅｖｄｄ−Ａの電圧値が変化した場合であっても、周波数が一定である固定クロック信号ＲＣＫ０を生成する。固定クロック信号生成部１１０の内部構成については後述する。５つの分周器１５１〜１５５は、割込処理の種類に応じて対応付けられており、それぞれの割込処理に応じて設定された分周値で固定クロック信号ＲＣＫ０を分周し、それぞれタイマ割込クロック信号ＴＣＫ＿Ａ〜ＴＣＫ＿Ｅとして出力する。分周値記憶部１５６は、分周器１５１〜１５５の５つの分周値を記憶している。なお、分周値記憶部１５６に記憶されている５つの分周値は、ＣＰＵ部１６０によって任意の値に書き換えることも可能である。割込管理部１５７は、タイマ割込クロック信号ＴＣＫ＿Ａ〜ＴＣＫ＿Ｅの割込指令に応じて、ＣＰＵ部１６０にタイマ割込みをかける。
【００２２】
図３は、固定クロック信号生成部１１０の内部構成を示すブロック図である。固定クロック信号生成部１１０は、定電流回路１１１と、抵抗器１１２と、発振部１２０とを備えている。定電流回路１１１は、電源電圧Ｅｖｄｄ−Ａの電圧値の変動に関わらずに一定の電流を出力する。したがって、発振部１２０に供給される電圧値は、電源電圧Ｅｖｄｄ−Ａの電圧値に関わらずに、一定の電圧値となる。すなわち、定電流回路１１１と抵抗器１１２は定電圧回路として機能している。発振部１２０は、インバータ１２１と、水晶発振子１２２と、２つのコンデンサー１２３，１２４と、バッファ１２５とを備えている。前述したように、発振部１２０に供給される電圧値は一定となるため、バッファ１２５から出力される固定クロック信号ＲＣＫ０の周波数ｆRCK0は、電源電圧Ｅｖｄｄ−Ａの変動に関わらずに一定値となる。したがって、この固定クロック信号ＲＣＫ０を基準とすれば、電源電圧Ｅｖｄｄ−Ａの変動に関わらずに一定の周波数を有するタイマ割込クロック信号ＴＣＫ＿Ａ〜ＴＣＫ＿Ｅを生成することが可能となる。
【００２３】
図４は、情報処理装置のＯＳが行う電力制御の処理を示すフローチャートである。ステップＳ１０では、タイマ割込みの有無を監視する。タイマ割込みとしては、例えば、モータの回転速度の検出（モータ制御回路にＣＰＵシステム１００を適用した場合）や、Ｄ−ＲＡＭのリフレッシュ等がある。タイマ割込みが無かった場合は、タイマ割込みの有無の監視を継続する。タイマ割込みがあった場合は、ステップＳ２０〜Ｓ６０において、タイマ割込みの種別を判定し、ステップＳ７０〜Ｓ１１０において、タイマ割込みの種別に応じて電力制御を行いつつ、処理を実行する。ステップＳ１２０では、割込み処理に応じて変更された電力制御を、もとの低電力制御に戻し、再びタイマ割込みの有無を監視する。
【００２４】
図５は、割込処理Ａの内部の処理を示すフローチャートである。なお、この図５では割込処理Ａとして説明しているが、図４で説明した割込処理Ｂ〜Ｅの場合も同様である。ステップＳ７１では、タイマ割込みの種別に応じた割込状態テーブルを参照する。ステップＳ７２では、ＣＰＵシステム１００から加減速発振部２００に動作クロック信号Ｆｃｌｋ−Ａの周波数指令値が供給される。この周波数指令値は、割込状態テーブル内に格納されている。ステップＳ７３では、加減速発振部２００が、周波数指令値に応じて、電源電圧Ｅｖｄｄ−Ａの電圧値と、動作クロック信号Ｆｃｌｋ−Ａの周波数を変化させる。ステップＳ７４では、電源電圧Ｅｖｄｄ−Ａの電圧値と、動作クロック信号Ｆｃｌｋ−Ａの周波数が変化した状態で、処理Ａを実行する。処理Ａが終了すれば、図４のステップＳ１２０で、電源電圧Ｅｖｄｄ−Ａの電圧値と、動作クロック信号Ｆｃｌｋ−Ａの周波数を元に戻し、再び低電力制御にする。
【００２５】
図６は、電源電圧Ｅｖｄｄ−Ａが変化した場合における動作クロック信号Ｆｃｌｋ−Ａの周波数値ｆFclk-Aと固定クロック信号ＲＣＫ０の周波数値ｆRCK0を示すグラフである。なお、このグラフの縦軸は、対数スケールとして描かれている。この図６によれば、動作クロック信号Ｆｃｌｋ−Ａの周波数値ｆFclk-Aは、電源電圧Ｅｖｄｄ−Ａの電圧値と連動して変化させているが、固定クロック信号ＲＣＫ０の周波数値ｆRCK0は、電源電圧Ｅｖｄｄ−Ａの電圧値に関わらずに常に一定の値を示すことが理解できる。
【００２６】
図７は、加減速発振部２００の内部構成を示すブロック図である。加減速発振部２００は、電源電圧Ｅｖｄｄ−Ａを生成する回路として、上位電圧限界値記憶部２１０と、下位電圧限界値記憶部２１２と、上位周波数値記憶部２１４と、下位周波数値記憶部２１６と、電源電圧制御部２３０と、電圧補間器２５０と、ＤＡ変換器（ＤＡＣ）２６０と、基準周波数値記憶部２２６とを備えている。加減速発振部２００は、さらに、動作クロック信号Ｆｃｌｋ−Ａを生成する回路として、基準分周器２２０と、ＰＬＬ回路２７０と、基準分周値記憶部２２２と、分周値記憶部２２４と、を備えている。なお、基準分周値記憶部２２２及び分周値記憶部２２４は、電源電圧Ｅｖｄｄ−Ａを生成する回路としても利用される。ＰＬＬ回路２７０は、位相比較部２７２と、ループフィルタ（ＬＰＦ）２７４と、電圧制御発振器（ＶＣＯ）２７６と、分周器２７８とを備えている。
【００２７】
上位電圧限界値記憶部２１０と、下位電圧限界値記憶部２１２と、上位周波数値記憶部２１４と、下位周波数値記憶部２１６は、バス７００を介してＣＰＵシステム１００に接続されており、ＣＰＵシステム１００により設定された上位電圧限界値Ｅｍａｘと、下位電圧限界値Ｅｍｉｎと、上位周波数値Ｆｍａｘと、下位周波数値Ｆｍｉｎとを、それぞれ記憶している。電源電圧制御部２３０は、電源電圧Ｅｖｄｄ−Ａの電圧値を設定する設定電圧値Ｅｖｄｄを出力する。設定電圧値Ｅｖｄｄは、上位電圧限界値Ｅｍａｘを最大値とし、下位電圧限界値Ｅｍｉｎを最小値とする範囲の値として出力される。電圧補間器２５０は、設定電圧値Ｅｖｄｄに基づいて、設定電圧補間値Ｅｖｄｄ−Ｄを出力する。ただし、電圧補間器２５０は、電源電圧制御部２３０内に設けてもよく、また、省略することも可能である。なお、電源電圧制御部２３０および電圧補間器２５０の動作の詳細については後述する。ＤＡ変換器２６０は、設定電圧補間値Ｅｖｄｄ−Ｄをデジタル信号からアナログ信号に変換することによって電源電圧Ｅｖｄｄ−Ａを生成し、生成した電源電圧Ｅｖｄｄ−ＡをＣＰＵシステム１００等に供給する。電圧補間器２５０が省略されている場合では、ＤＡ変換器２６０は、設定電圧値Ｅｖｄｄをデジタル信号からアナログ信号に変換することによって電源電圧Ｅｖｄｄ−Ａを生成する。
【００２８】
基準分周値記憶部２２２と分周値記憶部２２４は、バス７００を介してＣＰＵシステム１００に接続されており、ＣＰＵシステム１００により設定された基準分周値Ｍと分周値Ｎとをそれぞれ記憶している。固定クロック信号ＲＣＫ０は、ＣＰＵシステム１００によって生成され、基準分周器２２０と、電圧補間器２５０に供給される。基準分周器２２０は、基準分周値記憶部２２２に記憶された分周値Ｍで固定クロック信号ＲＣＫ０を分周することによって、分周クロック信号ＲＣＫ１を生成する。
【００２９】
基準分周器２２０で生成された分周クロック信号ＲＣＫ１は、位相比較部２７２に基準信号として供給される。分周器２７８によって生成される分周信号ＤＶＣＫは、位相比較部２７２に比較信号として入力される。位相比較部２７２は、これら２つの信号ＲＣＫ１，ＤＶＣＫの位相差を示す誤差信号ＣＰＳを生成する。この誤差信号ＣＰＳは、チャ−ジポンプ回路を内蔵するループフィルタ２７４に送られる。ループフィルタ２７４内のチャージポンプ回路は、誤差信号ＣＰＳのパルスレベルとパルス数とに応じた電圧レベルを有する電圧制御信号ＬＰＳを生成して出力する。
【００３０】
電圧制御発振器２７６は、電圧制御信号ＬＰＳの電圧レベルに応じた発振周波数を有する動作クロック信号Ｆｃｌｋ−Ａを出力する。この動作クロック信号Ｆｃｌｋ−Ａは、分周値記憶部２２４に記憶された分周値Ｎに基づいて、分周器２７８で１／Ｎに分周される。分周器２７８で生成された分周信号ＤＶＣＫは、前述したように、位相比較部２７２に送られて分周クロック信号ＲＣＫ１と位相比較される。そして、２つの信号ＲＣＫ１，ＤＶＣＫの位相差が０になるように、動作クロック信号Ｆｃｌｋ−Ａの周波数が収束していく。収束後の動作クロック信号Ｆｃｌｋ−Ａの周波数は、分周クロック信号ＲＣＫ１の周波数ｆRCK1に分周値Ｎを乗じた値となる。
【００３１】
固定クロック信号ＲＣＫ０の周波数ｆRCK0と、分周クロック信号ＲＣＫ１の周波数ｆRCK1と、動作クロック信号Ｆｃｌｋ−Ａの周波数ｆFclk-Aとの関係は次の通りである。
ｆRCK1＝ｆRCK0／Ｍ    …（１）
ｆFclk-A＝Ｎ×ｆRCK1＝Ｎ×ｆRCK0／Ｍ    …（２）
【００３２】
例えば、ｆRCK0＝１０ＭＨｚ，Ｍ＝１００，Ｎ＝１０００とすれば、ｆRCK1＝１００ＫＨｚ，ｆFclk-A＝１００ＭＨｚとなる。
【００３３】
ＣＰＵシステム１００が、分周値記憶部２２４に記憶された分周値Ｎと、基準分周値記憶部２２２に記憶された基準分周値Ｍの値を書き換えると、動作クロック信号Ｆｃｌｋ−Ａの周波数ｆFclk-Aを連続的に任意の所望の値に設定することができる。これは、分周値記憶部２２４と基準分周値記憶部２２２とを設けるようにした利点である。前述した図５のステップＳ７２では、これらの分周値Ｍ，Ｎが周波数指令値としてＣＰＵシステム１００から加減速発振部２００に供給される。
【００３４】
図８は、電圧制御発振器２７６のＶＦ特性を示すグラフである。縦軸は、電圧制御発振器２７６に入力される電圧値Ｖｉｎ［Ｖ］を示し、横軸は、電圧制御発振器２７６から出力されるクロック信号の周波数値Ｆｖｃｏ［Ｈｚ］を示している。この電圧制御発振器２７６は、レンジ切り替えを要することなく１ＫＨｚから１２ＧＨｚの周波数域を有する動作クロック信号Ｆｃｌｋ−Ａを出力することが可能である。したがって、この電圧制御発振器２７６をＰＬＬ回路２７０に用いれば、１ＫＨｚから１２ＧＨｚの範囲内の周波数域ではレンジ切り替えを要しないため、レンジ切り替えによるサグやハザード等の問題が生じないという利点がある。また、ＣＰＵシステム１００がレンジ切り替えのための制御をする必要がないという利点もある。このように、電圧制御発振器２７６としては、ＣＰＵシステム１００に供給されるクロック信号の周波数域の全体にわたってレンジ切り替えが不要な回路を用いることが好ましい。
【００３５】
図９（Ａ）は、電源電圧制御部２３０の内部構成を示すブロック図である。電源電圧制御部２３０は、相関係数演算部２３２と、周波数指令値演算部２３４と、設定電圧値演算部２３６とを備えている。図９（Ｂ）は、上記３つの演算部２３２，２３４，２３６の演算式を示している。相関係数演算部２３２は、上位電圧限界値Ｅｍａｘと、下位電圧限界値Ｅｍｉｎと、上位周波数値Ｆｍａｘと、下位周波数値Ｆｍｉｎとに基づいて、相関係数Ｋを求める。周波数指令値演算部２３４は、基準分周値Ｍと、分周値Ｎと、基準周波数値記憶部２２６に記憶された基準周波数値Ｆｓｃとに基づいて、周波数指令値Ｆｃｌｋを求める。基準周波数値記憶部２２６は、バス７００に接続されており（図７）、ＣＰＵシステム１００によって基準周波数値Ｆｓｃが設定される。基準周波数値Ｆｓｃは、固定クロック信号ＲＣＫ０の周波数ｆRCK0と同一の周波数に設定される。設定電圧値演算部２３６は、相関係数Ｋと、周波数指令値Ｆｃｌｋと、下位周波数値Ｆｍｉｎとに基づいて、設定電圧値Ｅｖｄｄを求める。相関係数Ｋと、周波数指令値Ｆｃｌｋと、設定電圧値Ｅｖｄｄは、次の式によって求めることができる。
Ｋ＝（Ｅｍａｘ−Ｅｍｉｎ）／（log(Ｆｍａｘ)−log(Ｆｍｉｎ)）    …（３）
Ｆｃｌｋ＝Ｆｓｃ・Ｎ／Ｍ    …（４）
Ｆｃｌｋ＜Ｆｍｉｎのとき、
Ｅｖｄｄ＝Ｅｍｉｎ    …（５）
Ｆｍｉｎ≦Ｆｃｌｋ≦Ｆｍａｘのとき、
Ｅｖｄｄ＝Ｋ・(log(Ｆｃｌｋ)−log(Ｆｍｉｎ))＋Ｅｍｉｎ    …（６）
Ｆｍａｘ＜Ｆｃｌｋのとき、
Ｅｖｄｄ＝Ｆｍａｘ    …（７）
【００３６】
図９（Ｃ）は、周波数指令値Ｆｃｌｋと設定電圧値Ｅｖｄｄとの関係を示すグラフである。このグラフでは、周波数指令値Ｆｃｌｋの常用対数をとった値を横軸とし、設定電圧値Ｅｖｄｄを縦軸として示している。上記（２），（４）式から理解できるように、周波数指令値Ｆｃｌｋは、電圧制御発振器２７６から出力される動作クロック信号Ｆｃｌｋ−Ａの周波数fFclk-Aと等しい値として設定される。また、上記（３），（６）式で示したように、設定電圧値Ｅｖｄｄは、周波数指令値Ｆｃｌｋの常用対数をとった値に比例するように設定される。これは、動作クロック信号Ｆｃｌｋ−Ａおよび周波数指令値Ｆｃｌｋが広範囲の周波数域で変化した場合であっても、その周波数に対応して設定電圧値Ｅｖｄｄを定めることができるようにするためである。そして、周波数指令値Ｆｃｌｋが下位周波数値Ｆｍｉｎよりも小さい値を示した場合は、設定電圧値Ｅｖｄｄは下位電圧限界値Ｅｍｉｎに設定され、周波数指令値Ｆｃｌｋが上位周波数値Ｆｍａｘよりも大きい値を示した場合は、設定電圧値Ｅｖｄｄは上位電圧限界値Ｅｍａｘに設定される（（５），（７）式）。このようにすれば、ＣＰＵシステム１００等に供給される電源電圧Ｅｖｄｄ−Ａの上限値と下限値を規定することができるからである。
【００３７】
図１０（Ａ）は、電圧補間器２５０の内部構成を示すブロック図である。電圧補間器２５０は、第１設定電圧値記憶部２５２と、第２設定電圧値記憶部２５４と、電圧補間値生成部２５６とを備えている。第１設定電圧値記憶部２５２は、電源電圧制御部２３０（図７）から順次供給される設定電圧値Ｅｖｄｄを記憶する。設定電圧値Ｅｖｄｄの値は、基準分周値Ｍや分周値Ｎの値に応じて変化する。第１設定電圧値記憶部２５２は、設定電圧値Ｅｖｄｄの値が変化すると、すでに記憶されている変化前の設定電圧値Ｅｖｄｄ＿ｎを第２設定電圧値記憶部２５４に供給すると共に、変化前の設定電圧値Ｅｖｄｄ＿ｎを順次変化後の設定電圧値Ｅｖｄｄ＿ｎ＋１で上書きして記憶する。第２設定電圧値記憶部２５４は、第１設定電圧値記憶部２５２から供給された変化前（上書きされる前）の設定電圧値Ｅｖｄｄ＿ｎを記憶する。つまり、第１設定電圧値記憶部２５２が変化後の設定電圧値Ｅｖｄｄ＿ｎ＋１を記憶しているときは、第２設定電圧値記憶部２５４は、変化前の設定電圧値Ｅｖｄｄ＿ｎを記憶していることとなる。
【００３８】
図１０（Ｂ）は、電圧補間値生成部２５６から出力される設定電圧補間値Ｅｖｄｄ−Ｄと時間の経過との関係を示すグラフである。電圧補間値生成部２５６は、設定電圧値Ｅｖｄｄが変化していない場合は、第１設定電圧値記憶部２５２に記憶されている設定電圧値Ｅｖｄｄ＿ｎ＋１の値をそのまま設定電圧補間値Ｅｖｄｄ−Ｄとして出力する。設定電圧値Ｅｖｄｄが変化した場合は、電圧補間値生成部２５６は、第１設定電圧値記憶部２５２に新たに記憶された変化後の設定電圧値Ｅｖｄｄ＿ｎ＋１と、第２設定電圧値記憶部２５４に記憶された変化前の設定電圧値Ｅｖｄｄ＿ｎとを比較すると共に、それら２つの値の間を補間する補間値を、設定電圧補間値Ｅｖｄｄ−Ｄとして順次出力する。すなわち、設定電圧補間値Ｅｖｄｄ−Ｄは、変化前の設定電圧値Ｅｖｄｄ＿ｎの値から、変化後の設定電圧値Ｅｖｄｄ＿ｎ＋１の値に徐々に近づくように直線状の変化曲線にしたがって出力される。設定電圧補間値Ｅｖｄｄ−Ｄの生成方法としては、例えば、電圧補間値生成部２５６に固定クロック信号ＲＣＫ０を供給し、固定クロック信号ＲＣＫ０の１クロックごとに、変化前の設定電圧値Ｅｖｄｄ＿ｎに所定の値を加算または減算して設定電圧補間値Ｅｖｄｄ−Ｄとして出力する。そして、設定電圧補間値Ｅｖｄｄ−Ｄの値が変化後の設定電圧値Ｅｖｄｄ＿ｎ＋１の値と一致するまで、所定の値を加算または減算し続ければよい。このように設定電圧補間値Ｅｖｄｄ−Ｄを出力すれば、単位時間当たりの電源電圧Ｅｖｄｄ−Ａの変化量は一定となる。ＤＡ変換器２６０（図７）は、デジタル信号である設定電圧補間値Ｅｖｄｄ−Ｄをアナログ信号である電源電圧Ｅｖｄｄ−Ａに変換し、電源電圧Ｅｖｄｄ−ＡをＣＰＵシステム１００等に供給する。
【００３９】
したがって、基準分周値Ｍや分周値Ｎの値が大きく変化し、設定電圧値Ｅｖｄｄの値が急激に変化した場合であっても、電圧補間器２５０の出力の設定電圧補間値Ｅｖｄｄ−Ｄの値は緩やかに変化する。そのため、ＣＰＵシステム１００等に供給される電源電圧Ｅｖｄｄ−Ａの値が急激に変化することを抑制することが可能となる。
【００４０】
このように、第１実施例では、電源電圧Ｅｖｄｄ−Ａの電圧値を変動させた場合であっても、一定の周波数値を示す固定クロック信号ＲＣＫ０を生成することが可能である。そして、この固定クロック信号ＲＣＫ０を基準とすれば、電源電圧Ｅｖｄｄ−Ａの変動に関わらずに一定の周波数を有するタイマ割込クロック信号ＴＣＫ＿Ａ〜ＴＣＫ＿Ｅを生成することが可能となる。
【００４１】
なお、ＣＰＵ部１６０（図２）は、本発明におけるマイクロプロセッサに相当し、電源電圧制御部２３０（図７，図９）と、電圧補間器２５０（図７，図１０）と、ＤＡ変換器２６０（図７）は、本発明における電源電圧生成部に相当し、基準分周器２２０（図７）と、ＰＬＬ回路２７０（図７）は、本発明における動作クロック信号生成部に相当する。固定クロック信号生成部１１０（図３）内の定電流回路１１１と、抵抗器１１２は、本発明における定電圧供給部に相当する。
【００４２】
Ｂ．第２実施例：
図１１は、第２実施例における固定クロック信号生成部１１０ｂの内部構成を示す説明図である。この固定クロック信号生成部１１０ｂは、抵抗器１２７と、ツェナーダイオード１２８と、発振部１２０とを備えている。発振部１２０の内部構成は、第１実施例と同じである。また、固定クロック信号発生部以外の他の構成は第１実施例と同じである。
【００４３】
このように、抵抗器１２７とツェナーダイオード１２８とを用いて定電圧回路を構成しても、第１実施例と同様に、電源電圧Ｅｖｄｄ−Ａの電圧値が変動した場合であっても、一定の周波数値を示す固定クロック信号ＲＣＫ０を生成することが可能である。なお、抵抗器１２７と、ツェナーダイオード１２８は、本発明における定電圧供給部に相当する。
【００４４】
Ｃ．第３実施例：
図１２は、第３実施例における発振部１２０ｃの内部構成を示す説明図である。この発振部１２０ｃは、奇数個のインバータ１２９を直列に備えたリングオシレータである。発振部以外の他の構成は、第１および第２実施例と同じである。奇数個のインバータ１２９には、第１，第２実施例と同様に、電源電圧Ｅｖｄｄ−Ａの電圧値が変動した場合であっても、一定の電圧が供給される。したがって、この発振部１２０ｃを用いても、一定の周波数値を示す固定クロック信号ＲＣＫ０を生成することができる。
【００４５】
Ｄ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００４６】
Ｄ１．変形例１：
上記実施例では、発振部１２０の内部に水晶振動子を用いていたが（図３，図１１）、この代わりに、セラミック振動子等の種々の振動子を用いることも可能である。また、発振部としては、上記実施例の発振部１２０（図３，図１１），１２０ｃ（図１２）の構成の他に、一定の電圧が与えられれば、一定の周波数のクロック信号を生成するようなその他の種々の構成とすることが可能である。
【００４７】
Ｄ２．変形例２：
上記実施例では、固定クロック信号生成部１１０，１１０ｂの内部構成が示されているが（図３，図１１）、固定クロック信号発生部の内部構成はこれに限られず、発振部１２０，１２０ｃに供給される電圧値が一定となるようなその他の種々の構成とすることが可能である。
【００４８】
Ｄ３．変形例３：
上記実施例では、ＣＰＵシステム１００は、５つの分周器１５１〜１５５を備えていたが、分周器の数は５つに限られず、ＣＰＵシステム１００は任意の数の分周器を備えることができる。
【００４９】
Ｄ４．変形例４：
上記実施例では、加減速発振部２００は、電源電圧Ｅｖｄｄ−Ａの電圧値を、動作クロック信号Ｆｃｌｋ−Ａの周波数と連動させて変化させていたが、動作クロック信号Ｆｃｌｋ−Ａの周波数を変化させずに、電源電圧Ｅｖｄｄ−Ａの電圧値のみを変更するように加減速発振部２００を構成してもよい。また、本発明は、電源電圧の電圧値が外乱等によって変動してしまう場合にも適用可能であり、この場合にも、電源電圧の電圧値の変動によらずに、一定の周波数値を示す固定クロック信号を生成することができる。
【００５０】
Ｄ５．変形例５：
上記実施例では、タイマ割込みの種別に応じて電力制御を行っていたが、この代わりに、情報処理装置において起動するアプリケーションの種別や、Ｉ／Ｏ割込みの種別に応じて分周値Ｍ，Ｎの値を設定し、電力制御を行うことも可能である。
【００５１】
Ｄ６．変形例６：
上記実施例では、マイクロプロセッサとしてＣＰＵ部１６０を用いていたが、この代わりに、種々のデータ処理を行うマイクロプロセッサ、たとえば、画像処理用のプロセッサ（ＧＰＵ：Graphics Processing Unit）等を用いることも可能である。
【００５２】
Ｄ７．変形例７：
上記実施例では、加減速発振部２００によってＣＰＵシステム１００の周波数と電圧の制御を行っていたが、加減速発振部２００の全部または一部（たとえば、ＤＡ変換器２６０を除く加減速発振部２００等）を半導体集積回路で実現することも可能である。また、加減速発振部２００の全部または一部の機能を有する半導体集積回路を１チップＣＰＵまたはＤＳＰ内の回路に取り込んで１チップ化することも可能である。このようにして得られたチップを小型携帯機器、電子ペーパ等の極低消費電力化を要求する機器に搭載すれば、消費電力の低減を実現することが可能であり、これらの機器の高寿命化を容易に実現することができる。
【００５３】
Ｄ８．変形例８：
本発明による回路や装置は、携帯電話、携帯用パソコン、ＰＤＡ等の携帯機器にも適用可能である。本発明を携帯機器に適用した場合には、上述した種々の効果（低消費電力、周波数が供給電圧の電圧値に依存しない固定クロック信号の生成）が特に顕著である。同様に、本発明による回路や装置は、車両等の移動体にも適用可能であり、携帯機器に適用した場合と同様の効果を有する。
【００５４】
図１３は、本発明の実施例による回路を利用した携帯電話を示す説明図である。図１３（Ａ）は携帯電話７０１の外観を示しており、図１３（Ｂ）は、内部構成の例を示している。携帯電話７０１は、携帯電話７０１の動作を制御する制御回路７１０と、燃料電池７３０とを備えている。燃料電池７３０は、制御回路７１０に電源を供給する。制御回路７１０は、ＭＰＵ７１２と周辺回路７１４とを備えている。ＭＰＵ７１２は、図１のＣＰＵシステム１００に相当し、周辺回路７１４は、図１の加減速発振部２００と、ＲＯＭ部３００と、ＲＡＭ部４００と、記憶装置部５００とを含んでいる。この制御回路７１０内においても、上記実施例で説明した種々の処理を実現することが可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施例としての情報処理装置の構成を示すブロック図である。
【図２】ＣＰＵシステムの内部構成を示すブロック図である。
【図３】固定クロック信号発生部の内部構成を示すブロック図である。
【図４】情報処理装置のＯＳが行う電力制御の処理を示すフローチャートである。
【図５】割込処理の内部の処理を示すフローチャートである。
【図６】電源電圧が変化した場合における動作クロック信号の周波数値-Aと固定クロック信号の周波数値を示すグラフである。
【図７】加減速発振部の内部構成を示すブロック図である。
【図８】電圧制御発振器のＶＦ特性を示すグラフである。
【図９】電源電圧制御部の内部構成を示すブロック図である。
【図１０】電圧補間器の内部構成を示すブロック図である。
【図１１】第２実施例における固定クロック信号発生部の内部構成を示す説明図である。
【図１２】第３実施例における発振部の内部構成を示す説明図である。
【図１３】本発明の実施例による回路を利用した携帯電話を示す説明図である。
【符号の説明】
【００５６】
１００…ＣＰＵシステム
１１０…固定クロック信号発生部
１１０ｂ…固定クロック信号発生部
１１１…定電流発生装置
１１２…抵抗器
１２０…発振部
１２０ｃ…発振部
１２１…インバータ
１２２…水晶発振子
１２３…コンデンサー
１２５…バッファ
１２７…抵抗器
１２８…ツェナーダイオード
１２９…インバータ
１５１〜１５５…分周器
１５６…分周値記憶部
１５７…割込管理部
１６０…ＣＰＵ部
２００…加減速発振部
２１０…上位電圧限界値記憶部
２１２…下位電圧限界値記憶部
２１４…上位周波数値記憶部
２１６…下位周波数値記憶部
２１８…基準発振部
２２０…基準分周器
２２２…基準分周値記憶部
２２４…分周値記憶部
２２６…基準周波数値記憶部
２３０…電源電圧制御部
２３２…相関係数演算部
２３４…周波数指令値演算部
２３６…設定電圧値演算部
２５０…電圧補間器
２５２…第１設定電圧値記憶部
２５４…第２設定電圧値記憶部
２５６…電圧補間値生成部
２６０…ＤＡ変換器
２７０…ＰＬＬ回路
２７２…位相比較部
２７４…ループフィルタ
２７６…電圧制御発振器
２７８…分周器
３００…ＲＯＭ部
４００…ＲＡＭ部
５００…記憶装置部
６００…入出力部
７００…バス
７０１…携帯電話
７１０…制御回路
７１２…ＭＰＵ
７１４…周辺回路
７３０…燃料電池
【図１】
2009100161.tif 000003
【図２】
2009100161.tif 000004
【図３】
2009100161.tif 000005
【図４】
2009100161.tif 000006
【図５】
2009100161.tif 000007
【図６】
2009100161.tif 000008
【図７】
2009100161.tif 000009
【図８】
2009100161.tif 000010
【図９】
2009100161.tif 000011
【図１０】
2009100161.tif 000012
【図１１】
2009100161.tif 000013
【図１２】
2009100161.tif 000014
【図１３】
2009100161.tif 000015