(57)【要約】【課題】  加工対象膜のパターンを所望の位置に精度よく形成することが可能な半導体装置の製造方法を提供する。【解決手段】  加工対象膜上に、所定の方向に配列した複数の芯材部１３ａを形成する工程と、各芯材部の両側面に、第１の側壁部１６ａ及び第２の側壁部１７ａが当該順序で積層された積層側壁部１８を形成する工程と、芯材部を除去して、隣接する第１の側壁部間に第１のスペース及び隣接する第２の側壁部間に第２のスペースを有する構造を形成する工程と、芯材部を除去した後、第１の側壁部及び第２の側壁部の少なくとも一方を所望の後退量で後退させて積層側壁部をスリミングする工程とを備える。【選択図】      図６
2009239030.tif 000002
【特許請求の範囲】
【請求項１】
加工対象膜上に、所定の方向に配列した複数の芯材部を形成する工程と、
前記各芯材部の両側面に、第１の側壁部及び第２の側壁部が当該順序で積層された積層側壁部を形成する工程と、
前記芯材部を除去して、隣接する前記第１の側壁部間に第１のスペース及び隣接する前記第２の側壁部間に第２のスペースを有する構造を形成する工程と、
前記芯材部を除去した後、前記第１の側壁部及び前記第２の側壁部の少なくとも一方を所望の後退量で後退させて前記積層側壁部をスリミングする工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記スリミングされた積層側壁部をマスクとして用いて前記加工対象膜をエッチングする工程をさらに備えた
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記積層側壁部をスリミングする工程は、前記積層側壁部をスリミングしながら前記加工対象膜をエッチングする工程を含む
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記積層側壁部を形成する工程は、
前記加工対象膜及び前記芯材部を覆う第１の側壁材料膜を形成する工程と、
前記第１の側壁材料膜を異方性エッチングして前記芯材部の両側面に前記第１の側壁部を形成する工程と、
前記加工対象膜、前記芯材部及び前記第１の側壁部を覆う第２の側壁材料膜を形成する工程と、
前記第２の側壁材料膜を異方性エッチングして前記芯材部の両側面に前記第１の側壁部を介して前記第２の側壁部を形成する工程と、
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１の側壁部の後退量及び前記第２の側壁部の後退量は、前記第１のスペースのスペース幅及び前記第２のスペースのスペース幅に基づいて調整される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、微細パターンを形成することが難しくなってきている。このような問題に対し、芯材部の両側面に側壁部を形成し、芯材部を除去した後に残った側壁部をマスクとして用いて加工対象膜をエッチングする方法が提案されている（例えば、特許文献１参照）。このような方法を用いることで、芯材部のパターンの周期の１／２の周期のパターンを形成することが可能である。
【０００３】
しかしながら、上述した方法では、例えば芯材部の寸法が変化すると側壁部の位置が変動してしまう。そのため、側壁部をエッチングマスクとして形成される加工対象膜のパターンを、所望の位置に精度よく形成することができなくなってしまう。
【特許文献１】米国特許第５０１３６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、加工対象膜に形成するパターンを所望の位置に精度よく形成することが可能な半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の一視点に係る半導体装置の製造方法は、加工対象膜上に、所定の方向に配列した複数の芯材部を形成する工程と、前記各芯材部の両側面に、第１の側壁部及び第２の側壁部が当該順序で積層された積層側壁部を形成する工程と、前記芯材部を除去して、隣接する前記第１の側壁部間に第１のスペース及び隣接する前記第２の側壁部間に第２のスペースを有する構造を形成する工程と、前記芯材部を除去した後、前記第１の側壁部及び前記第２の側壁部の少なくとも一方を所望の後退量で後退させて前記積層側壁部をスリミングする工程と、を備える。
【発明の効果】
【０００６】
本発明によれば、加工対象膜のパターンを所望の位置に精度よく形成することが可能となる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態を図面を参照して説明する。
【０００８】
図１〜図１０は、本発明の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。
【０００９】
図１の工程では、まず、半導体基板を含む基板１１上に、加工対象膜１２として厚さ２００ｎｍ程度のポリシリコン膜を形成する。続いて、加工対象膜１２上に、芯材膜１３として厚さ２００ｎｍ程度のカーボン膜をＣＶＤ法で形成する。さらに、芯材膜１３上に、反射防止膜１４として厚さ５０ｎｍ程度のＳＯＧ膜を形成する。
【００１０】
次に、反射防止膜１４上にフォトレジストを塗布し、このフォトレジストを９０℃で６０秒間ベークして、厚さ１３０ｎｍ程度のフォトレジスト膜を形成する。続いて、フォトレジスト膜上に、トップコート材を塗布し、このトップコート材を９０℃で６０秒間ベークして、厚さ９０ｎｍ程度のトップコート膜を形成する。
【００１１】
次に、露光装置を用いて、フォトマスクに形成されたパターンをフォトレジスト膜に転写する。露光装置の開口数（ＮＡ）は１．０であり、露光光はＡｒＦ光（波長１９３．３ｎｍ）である。露光後、１１５℃で６０秒間ベークを行う。その後、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）の２．３８％水溶液を用いて現像を行い、さらに純水でリンスを行う。その結果、厚さ１２０ｎｍ程度のフォトレジストパターン１５が形成される。ここでは、フォトレジストパターン１５としてラインアンドスペースパターン（ピッチ１２０ｎｍ、ライン幅６０ｎｍ）を形成する。なお、トップコート材は現像液に溶けてしまうため、図１には存在しない。
【００１２】
図２の工程では、フォトレジストパターン１５をアッシング等の方法によってスリミングし、フォトレジストパターン１５の幅を狭くする。続いて、スリミングされたフォトレジストパターン１５をマスクとして用いて、反射防止膜１４及び芯材膜１３をエッチングする。さらに、フォトレジストパターン１５及び反射防止膜１４を除去する。これにより、加工対象膜１２上に、所定の方向に同一ピッチで配列した複数の芯材部１３ａが形成される。
【００１３】
なお、図２の工程は、以下のような変更が可能である。まず、フォトレジストパターン１５（スリミング処理されたフォトレジストパターンでもよいし、スリミング処理されていないフォトレジストパターンでもよい）をマスクとして用いて、反射防止膜１４及び芯材膜１３をエッチングする。さらに、フォトレジストパターン１５及び反射防止膜１４を除去することで、予備的な芯材部を得る。その後、予備的な芯材部をスリミングすることにより、芯材部１３ａを形成する。
【００１４】
上述した図２の工程で形成される芯材部１３ａの幅は、最終的に得られるラインアンドスペースパターン（ピッチ６０ｎｍ）のスペース幅（例えば、３０ｎｍ）よりも小さくなる場合がある。
【００１５】
図３の工程では、側壁材料膜（第１の側壁材料膜）１６としてシリコン酸化膜を全面に形成し、側壁材料膜１６で加工対象膜１２及び芯材部１３ａを覆う。
【００１６】
図４の工程では、異方性エッチングによって側壁材料膜１６をエッチングする。その結果、芯材部１３ａの両側面に側壁部（第１の側壁部）１６ａが形成される。
【００１７】
図５の工程では、側壁材料膜（第２の側壁材料膜）１７としてシリコン窒化膜を全面に形成し、側壁材料膜１７で加工対象膜１２、芯材部１３ａ及び側壁部１６ａを覆う。
【００１８】
図６の工程では、異方性エッチングによって側壁材料膜１７をエッチングする。その結果、芯材部１３ａの両側面に、側壁部（第１の側壁部）１６ａ及び側壁部（第２の側壁部）１７ａが積層された積層側壁部１８が形成される。すなわち、芯材部１３ａの両側面に側壁部１６ａを介して側壁部１７ａが形成される。なお、隣接する側壁部１７ａ間のスペース幅は、最終的に得られるラインアンドスペースパターン（ピッチ６０ｎｍ）のスペース幅（例えば、３０ｎｍ）よりも小さくなるようにする。
【００１９】
図７の工程では、カーボン膜で形成された芯材部１３ａを、酸素を用いたアッシングによって除去する。その結果、側壁部１７ａを挟まずに隣接する側壁部１６ａ間にスペース（第１のスペース）２１が形成され、側壁部１６ａを挟まずに隣接する側壁部１７ａ間にスペース（第２のスペース）２２が形成される。
【００２０】
次に、側壁部１６ａ及び側壁部１７ａの位置を、電子顕微鏡（例えば、ＣＤ−ＳＥＭ）によって計測する。この計測では、例えば、スペース２１のスペース幅Ｓ１及びスペース２２のスペース幅Ｓ２が計測される。
【００２１】
図８の工程では、上述した計測結果に基づき、側壁部１６ａ及び側壁部１７ａをそれぞれ所望の後退量で後退させて積層側壁部１８をスリミングする。すなわち、図７の工程で得られたスペース２１のスペース幅Ｓ１の方が、スペース２２のスペース幅Ｓ２よりも小さい場合には、側壁部１６ａの後退量が側壁部１７ａの後退量よりも大きくなるようにスリミング制御を行う。逆に、スペース２２のスペース幅Ｓ２の方が、スペース２１のスペース幅Ｓ１よりも小さい場合には、側壁部１７ａの後退量が側壁部１６ａの後退量よりも大きくなるようにスリミング制御を行う。その結果、スペース２１のスペース幅Ｓ１’とスペース２２のスペース幅Ｓ２’とは互いに等しくなる。なお、本実施形態では、積層側壁部１８のライン幅Ｌ’も、スペース幅Ｓ１’及びＳ２’と等しくなる。
【００２２】
上述した積層側壁部１８のスリミング処理は、Ｃ4Ｆ8ガスとＣＯガスの混合ガスを用いたプラズマエッチングによって行う。例えば、Ｃ4Ｆ8ガスとＣＯガスとの流量比（Ｃ4Ｆ8／ＣＯ）を増加させると、シリコン窒化膜のエッチングレート（Ｅ２）とシリコン酸化膜のエッチングレート（Ｅ１）との比（Ｅ２／Ｅ１）を増加させることができる。逆に、流量比（Ｃ4Ｆ8／ＣＯ）を減少させると、比（Ｅ２／Ｅ１）を減少させることができる。したがって、流量比（Ｃ4Ｆ8／ＣＯ）を調整することで、シリコン酸化膜で形成された側壁部１６ａの後退量、及びシリコン窒化膜で形成された側壁部１７ａの後退量を調整することが可能である。
【００２３】
図９の工程では、スリミングされた積層側壁部１８をマスクとして用いて加工対象膜１２をエッチングし、加工対象膜パターン１２ａを形成する。具体的には、ＨＢｒガス或いはＣｌ2ガスを用いて、加工対象膜（ポリシリコン膜）１２を異方性ドライエッチングすることで、加工対象膜パターン１２ａが形成される。
【００２４】
図１０の工程では、スリミングされた積層側壁部１８を、ＨＦ系溶液やリン酸系溶液によって除去する。これにより、加工対象膜パターン１２ａで形成されたラインアンドスペースパターンが得られる。すなわち、スペース幅Ｓが互いに等しく、ライン幅Ｌが互いに等しく、且つスペース幅Ｓとライン幅Ｌとが互いに等しいラインアンドスペースパターンが得られる。このようにして得られたラインアンドスペースパターンのピッチ（周期）は６０ｎｍであり（スペース幅Ｓ＝３０ｎｍ、ライン幅Ｌ＝３０ｎｍ）、図１に示したフォトレジストパターン１５のピッチ（周期、１２０ｎｍ）の１／２となっている。
【００２５】
以上のように、本実施形態によれば、芯材部１３ａの両側面に側壁部１６ａ及び側壁部１７ａが積層された積層側壁部１８を形成し、芯材部１３ａを除去した後、側壁部１６ａ及び側壁部１７ａをそれぞれ所望の後退量で後退させて積層側壁部１８をスリミングする。そのため、図７に示すように、芯材部１３ａや側壁材料膜１６、１７の寸法変動によってスペース２１のスペース幅Ｓ１とスペース２２のスペース幅Ｓ２とが異なったとしても、側壁部１６ａの後退量及び側壁部１７ａの後退量を調整して積層側壁部１８をスリミングすることで、図８に示すように、スペース２１のスペース幅Ｓ１’とスペース２２のスペース幅Ｓ２’とを等しくすることができる。その結果、スリミングされた積層側壁部１８をマスクとして用いて加工対象膜１２をパターニングすることで、図１０に示すように、互いに等しいスペース幅Ｓを有する加工対象膜パターン１２ａを形成することができる。したがって、本実施形態で示したような方法を用いることにより、加工対象膜のパターンを所望の位置に高精度で形成することができ、優れた半導体装置（半導体集積回路装置等）を得ることが可能となる。
【００２６】
図１１〜図１３は、本実施形態の比較例に係る半導体装置の製造方法の一部を模式的に示した断面図である。比較例では、図１１に示すように、芯材部１３ａの側面に単層の側壁部２８を形成する。その後、図１２の工程で芯材部１３ａを除去するが、芯材部１３ａの寸法が目標値からずれて形成されていると、スペース２１のスペース幅Ｓａとスペース２２のスペース幅Ｓｂとが等しくならない。この場合、比較例では、側壁部２８が単層構造であるため、スペース２１のスペース幅とスペース２２のスペース幅とが等しくなるように調整することができない。そのため、図１３に示すように、側壁部２８をエッチングマスクとして用いて形成される加工対象膜パターン１２ａも、スペース幅Ｓａとスペース幅Ｓｂとを等しくすることができない。本実施形態では、上述したような方法により、そのような問題を効果的に解決することができる。
【００２７】
なお、上述した実施形態では、積層側壁部１８をスリミングし、スリミングされた積層側壁部１８をマスクとして用いて加工対象膜１２をエッチングすることで加工対象膜パターン１２ａを形成したが、以下の変更例で示す方法によって加工対象膜パターン１２ａを形成するようにしてもよい。本変更例では、図７の工程で積層側壁部１８を形成した後、積層側壁部１８をスリミングしながら加工対象膜１２をエッチングする。すなわち、側壁部１６ａ及び側壁部１７ａをそれぞれ所望の後退量で後退させながら加工対象膜１２をエッチングする。エッチング条件（エッチングガスの種類や流量、プラズマの条件等）を適切に調整することで、積層側壁部１８のスリミングと加工対象膜１２のエッチングを同一工程で行うことが可能である。このような方法によっても、図１０に示すように、互いに等しいスペース幅Ｓを有する加工対象膜パターン１２ａを形成することができ、上述した実施形態と同様の効果を得ることができる。
【００２８】
また、上述した実施形態では、図４の工程で第１の側壁部１６ａを形成した後、図６の工程で第２の側壁部１７ａを形成することで積層側壁部１８を形成したが、以下の変更例で示す方法によって積層側壁部を形成するようにしてもよい。本変更例では、図２の工程で芯材部１３ａを形成した後、第１の側壁材料膜（シリコン酸化膜）を全面に形成し、さらに第２の側壁材料膜（シリコン窒化膜）を全面に形成する。すなわち、第１の側壁材料膜及び第２の側壁材料膜の積層側壁材料膜によって加工対象膜１２及び芯材部１３ａを覆う。その後、積層側壁材料膜を異方性エッチングすることで、芯材部１３ａの両側面に、第１の側壁部及び第２の側壁部が積層された積層側壁部を形成する。その後の基本的な工程は、図７〜図１０に示した工程と同様である。このような方法によっても、上述した実施形態と同様、互いに等しいスペース幅を有する加工対象膜パターンを形成することができ、上述した実施形態と同様の効果を得ることができる。
【００２９】
また、上述した実施形態では、第１の側壁部１６ａにシリコン酸化膜を用い、第２の側壁部１７ａにシリコン窒化膜を用いたが、第１の側壁部１６ａ及び第２の側壁部１７ａはこれらの膜に限定されない。第１の側壁部のエッチングレートと第２の側壁部のエッチングレートとの比を変化させることによって、側壁部１６ａの後退量及び側壁部１７ａの後退量を的確に制御することができれば、第１の側壁部及び第２の側壁部には種々の膜を用いることが可能である。通常は、第１の側壁部及び第２の側壁部には互いに異なった種類の膜を用いる。なお、上述した実施形態では、第１の側壁部１６ａ及び第２の側壁部１７ａをともにスリミングすることによりスペースや側壁部の膜厚等の寸法を制御しているが、第１の側壁部１６ａ及び第２の側壁部１７ａのいずれか一方をスリミングすることにより寸法制御することも可能である。
【００３０】
また、上述した実施形態では、芯材部１３ａを除去後に第１の側壁部１６ａ及び第２の側壁部１７ａをともにスリミングしているが、芯材部１３ａを除去前にスリミングすることにより、寸法を調整しておいてもよい。すなわち、図４に示す工程にて第１の側壁部１６ａの膜厚を予めスリミングして調整しておく場合や、図６に示す工程にて第２の側壁部１７ａの膜厚を予めスリミングして調整しておく場合が考えられる。
【００３１】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１０】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１１】本発明の実施形態の比較例に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１２】本発明の実施形態の比較例に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１３】本発明の実施形態の比較例に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【符号の説明】
【００３３】
１１…基板      １２…加工対象膜      １２ａ…加工対象膜パターン
１３…芯材膜      １３ａ…芯材部
１４…反射防止膜      １５…フォトレジストパターン
１６…側壁材料膜      １６ａ…側壁部
１７…側壁材料膜      １７ａ…側壁部
１８…積層側壁部      ２１…スペース      ２２…スペース
【図１】
2009239030.tif 000003
【図２】
2009239030.tif 000004
【図３】
2009239030.tif 000005
【図４】
2009239030.tif 000006
【図５】
2009239030.tif 000007
【図６】
2009239030.tif 000008
【図７】
2009239030.tif 000009
【図８】
2009239030.tif 000010
【図９】
2009239030.tif 000011
【図１０】
2009239030.tif 000012
【図１１】
2009239030.tif 000013
【図１２】
2009239030.tif 000014
【図１３】
2009239030.tif 000015