(57)【要約】      （修正有）【課題】フローティングボディを備える半導体基板と半導体基板の製造方法を提供する。【解決手段】基板領域１１０、絶縁領域１３０及びフローティングボディー領域１５０を備える半導体基板。絶縁領域１３０は、基板領域１１０上に位置する。フローティングボディー領域１５０は、絶縁領域１３０により基板領域１１０から分離され、絶縁領域１３０上に位置する。基板領域１１０とフローティングボディー領域１５０とは同じ特性を持つ材質で形成される。バルク基板をエッチングして少なくとも一つのフローティングボディーパターンを形成する第１工程と、フローティングボディーパターン下部のバルク領域をエッチングして、バルク基板を基板領域とフローティングボディー領域とに分離する第２工程と、フローティングボディー領域と基板領域との間を絶縁物質で満たす第３工程と、を含む半導体基板の製造方法。【選択図】図１
2009206515.tif 000002
【特許請求の範囲】
【請求項１】
基板領域と、
前記基板領域上に位置する絶縁領域と、
前記絶縁領域により基板領域から分離され、前記絶縁領域上に位置するフローティングボディー領域と、を備え、
前記基板領域とフローティングボディー領域とは同じ特性を持つ材質で形成されることを特徴とする半導体基板。
【請求項２】
前記基板領域は、
バルク半導体基板から形成されることを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記絶縁領域は、
酸化シリコンで形成されることを特徴とする請求項１に記載の半導体基板。
【請求項４】
前記半導体基板は、
前記フローティングボディー領域と平行に配置される複数のフローティングボディー領域をさらに備えることを特徴とする請求項１に記載の半導体基板。
【請求項５】
前記複数のフローティングボディー領域間には、
前記フローティングボディー領域を分離させる複数の絶縁膜が配置されることを特徴とする請求項４に記載の半導体基板。
【請求項６】
前記複数の絶縁膜は、
前記絶縁領域と連結されることを特徴とする請求項５に記載の半導体基板。
【請求項７】
前記フローティングボディー領域の厚さは、
可変的であることを特徴とする請求項１に記載の半導体基板。
【請求項８】
バルク基板をエッチングして少なくとも一つのフローティングボディーパターンを形成する第１工程と、
前記フローティングボディーパターン下部のバルク領域をエッチングして、前記バルク基板を基板領域とフローティングボディー領域とに分離する第２工程と、
前記フローティングボディー領域と基板領域との間を絶縁物質で満たす第３工程と、を含むことを特徴とする半導体基板の製造方法。
【請求項９】
前記第２工程は、
前記フローティングボディーパターン下部のバルク領域をエッチングすることによって、
前記エッチングされたフローティングボディーパターン下部のバルク領域下に位置する基板領域と、前記エッチングされたフローティングボディーパターン下部のバルク領域上に位置するフローティングボディー領域とに前記バルク基板を分離することを特徴とする請求項８に記載の半導体基板の製造方法。
【請求項１０】
前記第１工程は、
前記バルク基板を長軸方向である第１方向にエッチングして、前記第１方向に延びるフローティングボディーラインパターンを形成する工程と、
前記フローティングボディーラインパターンの両側を絶縁膜で満たす工程と、
前記フローティングボディーラインパターンと前記絶縁膜とを、前記フローティングボディーラインパターンが延びる第１方向と垂直の第２方向にエッチングして、前記第２方向に延びる少なくとも一つのフローティングボディーパターンを形成する工程と、を含むことを特徴とする請求項８に記載の半導体基板の製造方法。
【請求項１１】
前記第２工程は、
前記フローティングボディーパターンの側壁に保護膜を形成する工程と、
前記保護膜が形成されていない前記フローティングボディーパターンの両側に位置する底面を通じて、前記フローティングボディーパターン下部のバルク領域をエッチングする工程と、を含むことを特徴とする請求項１０に記載の半導体基板の製造方法。
【請求項１２】
前記第３工程は、
前記フローティングボディーパターンの上部及び側壁の保護膜を除去する工程と、
前記フローティングボディーパターンの下部に位置するエッチングされた領域と前記フローティングボディーパターンの両側空間とを絶縁物質で満たす工程と、を含むことを特徴とする請求項１１に記載の半導体基板の製造方法。
【請求項１３】
前記フローティングボディーパターンの高さは、
前記フローティングボディーラインパターンの高さより低いことを特徴とする請求項１０に記載の半導体基板の製造方法。
【請求項１４】
前記第２工程は、
選択的ウェットまたはドライエッチング方法を利用して、前記フローティングボディーパターン下部のバルク領域をエッチングすることを特徴とする請求項８に記載の半導体基板の製造方法。
【請求項１５】
前記第１工程は、
前記バルク基板を第１方向にエッチングして、前記第１方向に平行に延びる複数のフローティングボディーラインパターンを形成する工程と、
前記フローティングボディーラインパターンの間を絶縁膜で満たす工程と、
前記バルク基板を、前記フローティングボディーラインパターンが延びる第１方向と垂直の第２方向にエッチングして、前記第２方向に平行に延びる複数のフローティングボディーパターンを形成する工程と、を含むことを特徴とする請求項８に記載の半導体基板の製造方法。
【請求項１６】
前記第２工程は、
前記複数のフローティングボディーパターンの側壁に保護膜を形成する工程と、
前記フローティングボディーパターン間に位置する前記保護膜が形成されていない底面を通じて、前記フローティングボディーパターンの下部のバルク領域をエッチングする工程と、を含むことを特徴とする請求項１５に記載の半導体基板の製造方法。
【請求項１７】
前記第１工程は、
前記バルク基板を長軸方向である第１方向にエッチングして、前記第１方向に延びるフローティングボディーラインパターンを形成する工程と、
前記フローティングボディーラインパターンの両側を絶縁膜で満たす工程と、
前記絶縁膜を除いて前記バルク基板を、前記フローティングボディーラインパターンが延びる第１方向と垂直の第２方向にエッチングして、前記第２方向に延びる少なくとも一つのフローティングボディーパターンを形成する工程と、を含むことを特徴とする請求項８に記載の半導体基板の製造方法。
【請求項１８】
前記第２工程は、
前記フローティングボディーパターンの側壁に保護膜を形成する工程と、
前記保護膜が形成されていない前記フローティングボディーパターンの両側に位置する底面を通じて、前記フローティングボディーパターン下部のバルク領域をエッチングする工程と、を含むことを特徴とする請求項１７に記載の半導体基板の製造方法。
【請求項１９】
前記第１工程は、
前記バルク基板を短軸方向である第１方向にエッチングして前記第１方向に延びる複数のフローティングボディーラインパターンを形成する工程と、
前記フローティングボディーラインパターンの間を絶縁膜で満たす工程と、
前記フローティングボディーラインパターンと前記絶縁膜との広い面を基準とした両側を、前記フローティングボディーラインパターンが延びる第１方向と垂直の第２方向にエッチングして、前記第１方向に延びる複数のフローティングボディーパターンを形成する工程と、を含むことを特徴とする請求項８に記載の半導体基板の製造方法。
【請求項２０】
前記第２工程は、
前記フローティングボディーパターンの側壁に保護膜を形成する工程と、
前記フローティングボディーパターンの両側に位置して保護膜が形成されていない前記基板領域の上面を通じて、前記フローティングボディーパターン下部のバルク領域をエッチングする工程と、を含むことを特徴とする請求項１９に記載の半導体基板の製造方法。
【請求項２１】
前記第３工程は、
前記フローティングボディーパターンの上部及び側壁の保護膜を除去する工程と、
前記フローティングボディーパターンの下部に位置するエッチングされた領域と前記フローティングボディーパターンの両側空間とを絶縁物質で満たす工程と、を含むことを特徴とする請求項２０に記載の半導体基板の製造方法。
【請求項２２】
基板領域と、
前記基板領域上に位置する絶縁領域と、
前記絶縁領域により前記基板領域から分離され、前記絶縁領域上に位置するフローティングボディー領域と、
前記フローティングボディー領域上に形成される素子構造と、を備え、
前記基板領域とフローティングボディー領域とは同じ特性を持つ材質で形成されることを特徴とする半導体素子。
【請求項２３】
前記素子構造は、
トランジスタ、メモリ素子、センサーまたはスイッチング素子構造であることを特徴とする請求項２２に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板と半導体基板の製造方法に係り、特に、フローティングボディーを備える半導体基板と半導体基板の製造方法に関する。
【背景技術】
【０００２】
最近は、キャパシタを備えずに一つのトランジスタだけで具現される１−Ｔ  ＤＲＡＭが利用されている。１−Ｔ  ＤＲＡＭは、単純な製造工程によって製作されるだけではなく、向上したセンシングマージンを持つ。
【０００３】
しかし、１−Ｔ  ＤＲＡＭはＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）ウェーハ上で具現されねばならない。ＳＯＩウェーハ上で１−Ｔ  ＤＲＡＭを具現する場合に、ＳＯＩウェーハに起因してコストが上昇する問題がある。また、ＳＯＩウェーハの物性が完全に把握されていないため、１−Ｔ  ＤＲＡＭをＳｔａｎｄ−ａｌｏｎｅ形態で製作できず、組み込み形態で製作せざるをえないという問題がある。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】“Ｓ−ＲＣＡＴ（Ｓｐｈｅｒｅ−ｓｈａｐｅｄ−Ｒｅｃｅｓｓ−Ｃｈａｎｎｅｌ−ＡｒｒａｙＴｒａｎｓｉｓｔｏｒ）Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ７０ｎｍ  ＤＲＡＭ  ｆｅａｔｕｒｅ  ｓｉｚｅ  ａｎｄ  ｂｅｙｏｎｄ”、２００５  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、選択的エッチング技術を利用して、基板領域と同じ材質で形成されるフローティングボディー領域を具現する半導体素子製造方法を提供するところにある。
【課題を解決するための手段】
【０００６】
前記技術的課題を達成するための本発明による半導体基板は、基板領域、絶縁領域及びフローティングボディー領域を備える。絶縁領域は、基板領域上に位置する。フローティングボディー領域は、絶縁領域により基板領域から分離され、絶縁領域上に位置する。基板領域とフローティングボディー領域とは同じ特性を持つ材質で形成される。
【０００７】
基板領域は、バルク半導体基板から形成される。
【０００８】
本発明の実施形態による半導体基板の製造方法は、バルク基板をエッチングして少なくとも一つのフローティングボディーパターンを形成する第１工程と、前記フローティングボディーパターン下部のバルク領域をエッチングして、前記バルク基板を基板領域とフローティングボディー領域とに分離する第２工程と、前記フローティングボディー領域と基板領域との間を絶縁物質で満たす第３工程と、を含む。
【０００９】
前記第２工程は、選択的ウェットまたはドライエッチング方法を利用して、前記フローティングボディーパターン下部のバルク領域をエッチングする。
【００１０】
前記第１工程は、前記バルク基板を長軸方向である第１方向にエッチングして、前記第１方向に延びるフローティングボディーラインパターンを形成する工程と、前記フローティングボディーラインパターンの両側を絶縁膜で満たす工程と、前記フローティングボディーラインパターンと前記絶縁膜とを、前記フローティングボディーラインパターンが延びる第１方向と垂直の第２方向にエッチングして、前記第２方向に延びる少なくとも一つのフローティングボディーパターンを形成する工程と、を含む。
【００１１】
前記第２工程は、前記フローティングボディーパターンの側壁に保護膜を形成する工程と、前記保護膜が形成されていない前記フローティングボディーパターンの両側に位置する底面を通じて、前記フローティングボディーパターン下部のバルク領域をエッチングする工程と、を含む。
【００１２】
前記第１工程は、前記バルク基板を短軸方向である第１方向にエッチングして前記第１方向に延びる複数のフローティングボディーラインパターンを形成する工程と、
前記フローティングボディーラインパターンの間を絶縁膜で満たす工程と、
前記フローティングボディーラインパターンと前記絶縁膜との広い面を基準とした両側を、前記フローティングボディーラインパターンが延びる第１方向と垂直の第２方向にエッチングして、前記第１方向に延びる複数のフローティングボディーパターンを形成する工程と、を含む。
【００１３】
前記第２工程は、前記複数のフローティングボディーパターンの側壁に保護膜を形成する工程と、前記フローティングボディーパターン間に位置する前記保護膜が形成されていない底面を通じて、前記フローティングボディーパターンの下部のバルク領域をエッチングする工程と、を含む。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態による半導体基板の斜視図である。
【図２】図１の半導体基板で基板領域とボディー領域とを示す図面である。
【図３】図２で基板領域とボディー領域との間に酸化物領域が満たされた態様を示す図面である。
【図４】図１の半導体基板でボディー領域の厚さが薄くなった態様を示す図面である。
【図５】複数のボディー領域が形成された半導体基板を示す図面である。
【図６Ａ】本発明の実施形態による半導体基板の製造方法を示す斜視図である。
【図６Ｂ】本発明の実施形態による半導体基板の製造方法を示す斜視図である。
【図６Ｃ】本発明の実施形態による半導体基板の製造方法を示す斜視図である。
【図６Ｄ】本発明の実施形態による半導体基板の製造方法を示す斜視図である。
【図６Ｅ】本発明の実施形態による半導体基板の製造方法を示す斜視図である。
【図６Ｆ】本発明の実施形態による半導体基板の製造方法を示す斜視図である。
【図６Ｇ】本発明の実施形態による半導体基板の製造方法を示す斜視図である。
【図７】本発明の実施形態による半導体基板にワードラインパターンを形成させた態様を示す図面である。
【図８Ａ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図８Ｂ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図８Ｃ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図８Ｄ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図８Ｅ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図８Ｆ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図８Ｇ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図９】本発明の他の実施形態による半導体基板の斜視図である。
【図１０】図９の半導体基板で基板領域とボディー領域とを示す図面である。
【図１１】図１０で基板領域とボディー領域との間に酸化物領域９３０が満たされた態様を示す図面である。
【図１２Ａ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図１２Ｂ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図１２Ｃ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図１２Ｄ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図１２Ｅ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【図１２Ｆ】本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【発明を実施するための形態】
【００１５】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
【００１６】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
【００１７】
図１は、本発明の実施形態による半導体基板１００の斜視図である。
【００１８】
図１を参照すれば、本発明の実施形態による半導体基板は基板領域１１０、ボディー領域１５０及び絶縁領域１３０を備える。
【００１９】
絶縁領域１３０は、基板領域１１０上に位置する。ボディー領域１５０は、基板領域１１０から分離された状態で絶縁領域１３０上に位置する。すなわち、ボディー領域１５０（１５０−１、１５０−２、１５０−３）はフローティングボディー領域である。基板領域１１０とボディー領域１５０とは同じ特性を持つ材質で形成される。
【００２０】
絶縁領域１３０は酸化シリコンで形成されてもよく、または他の絶縁物質で形成されてもよい。また、２種以上の絶縁物質を備えてもよい。
【００２１】
本発明の実施形態による半導体基板は、互いに平行に配置される複数のボディー領域１５０を備えることができる。複数のボディー領域１５０の間には複数の絶縁膜が配置されうる。複数の絶縁膜は複数のボディー領域１５０を分離させる。ボディー領域間に配置される絶縁膜は絶縁領域１３０と連結されうる。
【００２２】
本発明の実施形態による半導体基板を製作するために、バルク基板の中間部分を選択的にエッチングすることによって、バルク基板を上段と下段とに分離できる。互いに分離された上段と下段とは、それぞれボディー領域１５０と基板領域１１０でありうる。
【００２３】
また、バルク基板上に所定の方向に延びる少なくとも一つのボディーパターンを形成させ、ボディーパターンの下部のバルク領域をエッチングすることによって、少なくとも一つのボディー領域１５０を形成させることができる。
【００２４】
図２は、図１の半導体基板で、基板領域１１０とボディー領域１５０とを示す図面である。図３は、図２で基板領域１１０とボディー領域１５０との間に絶縁領域１３０が満たされた態様を示す。
【００２５】
図２及び図３には、ボディー領域１５０と基板領域１１０とが互いに分離されている態様が図示される。この場合、基板領域１１０とボディー領域１５０とは同じ基板で形成されたため、基板領域１１０とボディー領域１５０とは同じ物質を含む。基板の中間部分を選択的にエッチングする過程は、非特許文献１を参照でき、その内容は本出願に含まれうる。
【００２６】
もし、ボディー領域１５０が基板領域１１０上でエピタキシャル成長過程を経て形成されると仮定すれば、ボディー領域１５０に含まれる物質は、基板領域１１０に含まれる物質と同じ特性を持たず、異なる特性を持つ。
【００２７】
本発明の実施形態による半導体基板は、バルク半導体基板で形成される。すなわち、バルク半導体基板の中間領域を選択的にエッチングすることによって、バルク半導体基板からボディー領域１５０を形成させることができる。したがって、基板領域上に絶縁領域を形成させ、かつエピタキシャル成長過程を経て絶縁領域上にボディー領域を形成させる半導体基板に比べて、本発明の実施形態による半導体基板は低コストで製作できる。
【００２８】
図４は、図１の半導体基板で、ボディー領域の厚さが薄くなった態様を示す図面である。
【００２９】
図４に示した半導体基板でボディー領域２５０の厚さは、図１に示した半導体基板でボディー領域１５０の厚さより薄い。このように、本発明の実施形態による半導体基板でボディー領域の厚さは変化する。
【００３０】
本発明の実施形態による半導体基板を製作する過程で選択的にエッチングする位置を調節すれば、ボディー領域１５０の厚さを調節できる。例えば、図１の半導体基板を製作する過程では、下端に近い領域を選択的にエッチングすることによって、ボディー領域１５０の厚さを厚くすることができる。一方、図４の半導体基板を製作する過程では、上端に近い領域を選択的にエッチングすることによって、ボディー領域２５０の厚さを薄くすることができる。
【００３１】
もし、ボディー領域１５０がエピタキシャル成長過程を経て形成されると仮定すれば、ボディー領域１５０の厚さは所定厚さ以上にならない。
【００３２】
図５は、複数のボディー領域が形成された半導体基板を示す図面である。
【００３３】
図５を参照すれば、本発明の実施形態による半導体基板には、複数のボディー領域１５０が形成される。基板の中間領域を選択的にエッチングすることによって、ボディー領域１５０を基板領域１１０から分離する。ボディー領域１５０と基板領域１１０との間には絶縁物質を満たして絶縁領域１３０を形成する。
【００３４】
また、バルク基板上に所定の方向に延びる複数のボディーパターンを形成させ、ボディーパターンの下部のバルク領域をエッチングすることによって、ボディー領域１５０を形成させることができる。
【００３５】
図５には、一方向に沿って複数のボディー領域１５０が形成された態様が図示されるが、他の方向に沿って複数のボディー領域が形成されることもある。例えば、一つの基板領域１１０上に複数のボディー領域１５０がアレイ形態に形成されることもある。
【００３６】
図６Ａないし図６Ｇは、本発明の実施形態による半導体基板の製造方法を示す斜視図である。
【００３７】
図６Ａを参照すれば、半導体基板の両側エッジの上端から所定の幅と所定の長さほどパターニングする。ここで、半導体基板は、バルクウェーハから生成されるバルク半導体基板でありうる。
【００３８】
パターニングの結果、パターニングされた部分間にあるボディーラインパターン１５０ａ、及びボディーラインパターン１５０ａの下にある基板領域１１０が形成される。ボディーラインパターン１５０ａの幅がどれほど求められるかによってパターニングする幅を変化させることができ、ボディーラインパターン１５０ａの厚さがどれほど求められるかによってパターニングする長さを変化させることができる。本明細書では、１５０領域が基板領域１１０から分離される以前には、１５０領域をボディーパターン１５０ｂまたはボディーラインパターン１５０ａと称し、１５０領域が基板領域１５０から分離された以後には１５０領域をボディー領域１５０と称する。
【００３９】
図６Ｂを参照すれば、図６Ａでパターニングされた部分を絶縁物質で満たして絶縁領域１３０を形成する。その結果、ボディーラインパターン１５０ａの両側面に絶縁領域１３０が位置する。絶縁領域１３０は、選択的エッチング技術によってボディーラインパターン１５０ａが基板領域１１０から分離されてボディー領域１５０が形成される場合に、ボディー領域１５０を支持する役割を行える。
【００４０】
図６Ｃを参照すれば、Ｚ方向にボディーラインパターン１５０ａと絶縁領域１３０とをパターニングする。図６Ｃには、パターニングした後の態様が図示される。それにより、ボディーラインパターン１５０ａと絶縁領域１３０とは、複数のボディーパターン１５０ｂと複数の絶縁領域１３０とに分離される。図６Ｃに示したパターニングは、ボディーラインパターン１５０ａと絶縁領域１３０との上端から所定の長さほどパターニングできる。
【００４１】
図６Ａ及び図６Ｂに示した１５０領域と、図６Ｃに示した１５０領域とは互いに区分できる。例えば、図６Ａ及び図６Ｂに示した１５０領域をボディーラインパターンと称し、図６Ｃに示した１５０領域をボディーパターンと称することができる。この場合、図６Ａを参照すれば、バルク基板を長軸方向である第１方向（Ｙ方向）にパターニングして、第１方向（Ｙ方向）に延びるボディーラインパターン（図６Ａの１５０ａ）を形成できる。図６Ｂを参照すれば、ボディーラインパターン（図６Ａの１５０ａ）の両側を絶縁領域１３０で満たすことができる。図６Ｃを参照すれば、ボディーラインパターン１５０ａと絶縁領域１３０とを、ボディーラインパターン１５０ａが延びる第１方向（Ｙ方向）と垂直の第２方向（Ｚ方向）にエッチングして、第２方向（Ｚ方向）に延びる少なくとも一つのボディーパターン（図６Ｃの１５０ｂ）を形成させることができる。
【００４２】
ボディーパターン（図６Ｃの１５０ｂ）の高さは、ボディーラインパターン（図６Ａまたは図６Ｂの１５０ａ）の高さより低い。
【００４３】
ボディーパターン１５０ｂと絶縁領域１３０との部分のうち、パターニングしようとする部分を除外した残りの部分にマスク１８０を覆った後、マスク１８０が覆われていない部分のみにパターニング過程を進めることができる。図６Ｃには、マスク１８０が覆われていない部分にパターニングされた態様が図示される。
【００４４】
図６Ｄ及び図６Ｅを参照すれば、パターニングされた内側面をマスク１８４でマスキングし、底面をマスク１８６でマスキングした後、底面のマスキング１８６を除去する。
【００４５】
次いで、マスキングが除去された底面（図６Ｅの１８６）を通じてボディーパターン１５０ｂの下部を選択的にエッチングする。図６Ｆには、ボディーパターン１５０ｂの下端が選択的にエッチングされ、ボディーパターン１５０ｂの底面１８８が露出される態様が図示される。
【００４６】
また、ボディーパターン１５０ｂの側壁に保護膜１８４を形成した後、保護膜１８４が形成されていないボディーパターン１５０ｂの両側に位置する底面（図６Ｅの１８６）を通じて、ボディーパターン１５０ｂ下部のバルク領域をエッチングできる。それにより、バルク基板を基板領域１１０とボディー領域１５０とに分離できる。すなわち、ボディーパターン１５０ｂ下部のバルク領域下に位置する基板領域１１０と、エッチングされたボディーパターン１５０ｂ下部のバルク領域上に位置するボディー領域１５０とに分離できる。
【００４７】
選択的エッチング過程は、選択的ウェットまたはドライエッチング方法を利用してボディーパターン１５０ｂ下部のバルク領域をエッチングできる。
【００４８】
図６Ｇを参照すれば、図６Ｆに示した選択的エッチング領域を絶縁物質で満たすことができる。さらに説明すれば、図６Ｅのように形成されているボディーパターン１５０ｂの上部及び側壁の保護膜１８４を除去した後、ボディーパターン１５０ｂの下部に位置するエッチングされた領域とボディーパターン１５０ｂの両側空間とを絶縁物質で満たすことができる。
【００４９】
図６Ａないし図６Ｇの過程は、図５に示した複数のボディー領域が形成された半導体基板を製造する場合にも適用できる。
【００５０】
図６Ａと類似して、図５に示したバルク基板を第１方向に平行に複数箇所エッチングして、第１方向に平行に延びる複数のボディーラインパターン１５０ａを形成する。次いで、図６Ｂと類似して、ボディーラインパターン１５０ａの間を絶縁領域１３０で満たす。次いで、図６Ｃと類似して、ボディーラインパターン１５０ａが延びる第１方向と垂直の第２方向にバルク基板をエッチングして、第２方向に平行に延びる複数のボディーパターン１５０ｂを形成する。図５には、一つのボディーラインパターン１５０ａで形成される複数のボディーパターン１５０ｂのうち、一つのボディーパターン１５０ｂのみ図示される。
【００５１】
次いで、図６Ｄと類似して、複数のボディーパターン１５０ｂの側壁に保護膜を形成し、図６Ｆと類似して、ボディーパターン１５０ｂ間に位置する保護膜が形成されていない底面を通じて、ボディーパターン１５０ｂの下部のバルク領域をエッチングできる。次いで、図６Ｇと類似して、ボディーパターン１５０ｂの下部に位置するエッチングされた領域とボディーパターン１５０ｂの間の空間とを絶縁物質で満たすことができる。
【００５２】
図７は、本発明の実施形態による半導体基板４００にワードラインパターンを形成させた態様を示す。
【００５３】
図７を参照すれば、本発明の実施形態による半導体基板で、ボディー領域４５０上にワードラインパターン４７２が形成されうる。ボディー領域４５０には不純物ドーピング領域（図示せず）が形成されうる。それにより、本発明の実施形態による半導体素子は、ＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）トランジスタとして利用できる。この場合、ワードラインパターン４７２の一部はトランジスタのベースの役割を行える。例えば、ワードラインパターン４７２の領域のうちボディー領域４５０の上端を過ぎる領域がトランジスタのベースの役割を行える。不純物ドーピング領域（図示せず）は、トランジスタのエミッタとコレクターの役割をそれぞれ行える。
【００５４】
または、本発明の実施形態による半導体素子は、ＢＪＴトランジスタ以外に、多様な回路素子で具現されることもある。例えば、本発明の実施形態による半導体素子は、トランジスタ、メモリ素子、センサーまたはスイッチング素子構造で具現されることもある。この場合、ボディー領域４５０上には、ワードラインパターン４７２の代りに他のパターンが形成される。
【００５５】
図８Ａないし図８Ｇは、本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【００５６】
図８Ａを参照すれば、バルク基板を長軸方向である第１方向（Ｙ方向）にエッチングして第１方向（Ｙ方向）に延びるボディーラインパターン８５０ａを形成する。図８Ｂを参照すれば、ボディーラインパターン８５０ａの両側を絶縁領域８３０で満たす。図８Ａ及び図８Ｂの過程は、図６Ａ及び図６Ｂの過程と同一であるので、それについての説明は省略する。
【００５７】
図８Ｃを参照すれば、Ｚ方向にボディーパターン８５０ｂをパターニングする。図８Ｃには、パターニングした後の態様が図示される。絶縁領域８３０を除いてボディーラインパターン８５０が延びる第１方向（Ｙ方向）と垂直の第２方向（Ｚ方向）にエッチングして、第２方向（Ｚ方向）に延びる少なくとも一つのボディーパターン８５０ｂを形成する。図６Ｃと異なって、図８Ｃでは絶縁領域８３０はパターニングされない。図８Ｃに示したパターニングは、ボディーパターン８５０ｂの上端から所定の長さほどパターニングされる。
【００５８】
ボディーパターン８５０ｂの部分のうちパターニングしようとする部分を除外した残りの部分、及び絶縁領域８３０にマスク８８０を覆った後、マスク８８０が覆われていない部分にのみパターニング過程を進めることができる。図８Ｃには、マスク８８０が覆われていない部分にパターニングされた態様が図示される。
【００５９】
図８Ｄ及び図８Ｅを参照すれば、パターニングされた内側面８８４と底面（図示せず）とをマスキングした後、底面（図示せず）のマスキングを除去する。次いで、マスキングが除去された底面を通じてボディーパターン８５０ｂの下端を選択的にエッチングする。図８Ｆには、ボディーパターン８５０ｂの下端が選択的にエッチングされ、ボディーパターン８５０ｂの底面８８８が露出される態様が図示される。図８Ｇを参照すれば、図８Ｆに示した選択的エッチング領域を絶縁物質で満たすことができる。結果的に、図８Ｇと図６Ｇの半導体基板１００、８００の態様は同一である。
【００６０】
図９は、本発明の他の実施形態による半導体基板９００の斜視図である。
【００６１】
図１０は、図９の半導体基板で基板領域９１０とボディー領域９５０とを示す図面である。
【００６２】
図１１は、図１０で基板領域９１０とボディー領域９５０との間に絶縁領域９３０が満たされた態様を示す。
【００６３】
図９ないし図１１に示した半導体基板を製作する過程と、図１ないし図３に示した半導体基板を製作する過程とで、選択的エッチング方向が異なる。図１ないし図３に示した半導体基板を製作するためには、Ｚ軸方向に選択的エッチングを行う。一方、図９ないし図１１に示した半導体基板を製作するためには、Ｙ軸方向に選択的エッチングを行う。
【００６４】
図９ないし図１１に示した本発明の他の実施形態による半導体基板でも、ボディー領域９５０は基板領域９１０から分離された状態で絶縁領域９３０上に位置する。また、ボディー領域９５０に含まれる物質は、基板領域９１０に含まれる物質と同じ特性を持つ。
【００６５】
また、本発明の他の実施形態による半導体基板を製作する過程で選択的にエッチングする位置を調節すれば、ボディー領域９５０の厚さを調節できる。
【００６６】
図１２Ａないし図１２Ｆは、本発明の他の実施形態による半導体基板の製造方法を示す斜視図である。
【００６７】
図１２Ａを参照すれば、半導体基板に絶縁領域９３０を形成させる。それにより、基板領域９１０の内部に絶縁領域９３０が挿入された形態が形成される。すなわち、バルク基板を短軸方向（Ｚ方向）にエッチングして短軸方向（Ｚ方向）に延びる複数のボディーラインパターン９５０ａを形成し、ボディーラインパターン９５０ａの間を絶縁領域９３０で満たす。図１２Ａのバルク基板のうち、上端から絶縁領域９３０が形成される深さまでの領域をボディーラインパターン９５０ａといい、残りの領域を基板領域９１０という。
【００６８】
図１２Ｂを参照すれば、半導体基板の両側エッジの上端から所定の幅と所定の長さほどパターニングする。前記パターニングは、ボディーラインパターン９５０と絶縁領域９３０とが共にパターニングされる方向に行われる。パターニングの結果、基板領域９１０の上端にボディーパターン９５０ｂ（９５０−１、９５０−２、９５０−３）が形成される。ボディーラインパターン９５０ａと絶縁領域９３０との広い面を基準にした両側を、ボディーラインパターン９５０ａが延びるＺ方向と垂直のＹ方向にエッチングして、Ｚ方向に延びる複数のボディーパターン９５０ｂを形成させることができる。
【００６９】
ボディーパターン９５０ｂと絶縁領域９３０との部分のうちパターニングしようとする部分を除外した残りの部分にマスク９８０を覆った後、マスク９８０が覆われていない部分にのみパターニング過程を進めることができる。例えば、ボディーパターン９５０ｂの側壁にマスク９８０を形成できる。
【００７０】
図１２Ｃを参照すれば、ボディーパターン９５０ｂの両側面にマスク９８４を覆い、基板領域９１０と絶縁領域９３０との露出された上端部分にマスク９８６を覆う。
【００７１】
図１２Ｄを参照すれば、基板領域９１０と絶縁領域９３０との露出された上端部分に覆われたマスク９８６を除去する。
【００７２】
図１２Ｅを参照すれば、マスクが除去された部分を通じてボディーパターン９５０ｂの下部のバルク領域を選択的にエッチングする。選択的エッチング技術を使用するため、絶縁領域９３０はエッチングされない。ボディーパターン９５０ｂの両側に位置して保護膜が形成されていない基板領域９１０の上面を通じて、ボディーパターン９５０ｂ下部のバルク領域をエッチングできる。
【００７３】
図１２Ｆを参照すれば、上部及び側壁に覆われたマスク９８０を除去する。
【００７４】
次いで、選択的エッチング領域を絶縁物質で満たして図９に示した半導体基板９００を完成する。ボディー領域９５０の上部及び側壁の保護膜を除去し、ボディー領域９５０の下部に位置するエッチングされた領域とボディー領域９５０との両側空間を絶縁物質で満たすことができる。
【００７５】
以上のように、図面と明細書で最適の実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により定められねばならない。
【産業上の利用可能性】
【００７６】
本発明は、メモリ関連の技術分野に好適に用いられる。
【符号の説明】
【００７７】
１１０  基板領域
１５０（１５０−１、１５０−２、１５０−３）  ボディー領域
１３０  絶縁領域
【図１】
2009206515.tif 000003
【図２】
2009206515.tif 000004
【図３】
2009206515.tif 000005
【図４】
2009206515.tif 000006
【図５】
2009206515.tif 000007
【図６Ａ】
2009206515.tif 000008
【図６Ｂ】
2009206515.tif 000009
【図６Ｃ】
2009206515.tif 000010
【図６Ｄ】
2009206515.tif 000011
【図６Ｅ】
2009206515.tif 000012
【図６Ｆ】
2009206515.tif 000013
【図６Ｇ】
2009206515.tif 000014
【図７】
2009206515.tif 000015
【図８Ａ】
2009206515.tif 000016
【図８Ｂ】
2009206515.tif 000017
【図８Ｃ】
2009206515.tif 000018
【図８Ｄ】
2009206515.tif 000019
【図８Ｅ】
2009206515.tif 000020
【図８Ｆ】
2009206515.tif 000021
【図８Ｇ】
2009206515.tif 000022
【図９】
2009206515.tif 000023
【図１０】
2009206515.tif 000024
【図１１】
2009206515.tif 000025
【図１２Ａ】
2009206515.tif 000026
【図１２Ｂ】
2009206515.tif 000027
【図１２Ｃ】
2009206515.tif 000028
【図１２Ｄ】
2009206515.tif 000029
【図１２Ｅ】
2009206515.tif 000030
【図１２Ｆ】
2009206515.tif 000031