(57)【要約】【課題】本発明は、チップ積層構造物及びその製造方法を提供する。【解決手段】本発明に係るよる構造物は、第１半導体素子ら及び第１半導体素子らに電気的に連結される第１接続パッドを含む第１チップと、第２半導体素子ら及び第２半導体素子らに電気的に連結されて第１接続パッドに対向される第２接続パッドを含んで、第１チップに積層される第２チップと、及び第１接続パッド及び第２接続パッドとの間に介されて、第１接続パッド及び第２接続パッドを電気的に連結する接続部材を含むことを特徴とする。それで、チップらが積層されないか、または接続パッドらが対向されない時より低い電気抵抗を有することによって高い信頼性（reliability）及び性能を有する。【選択図】図１
2009016830.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体素子ら及び前記第１半導体素子らに電気的に連結される第１接続パッドを含む第１チップと、
第２半導体素子ら及び前記第２半導体素子らに電気的に連結されて前記第１接続パッドに対向される第２接続パッドを含んで、前記第１チップに積層される第２チップと、及び
前記第１接続パッド及び前記第２接続パッドの間に介されて、前記第１接続パッド及び前記第２接続パッドを電気的に連結する接続部材と、を含むことを特徴とするチップ積層構造物。
【請求項２】
前記第１チップ及び前記第２チップの間の間隔は４ないし６μｍであることを特徴とする請求項１に記載のチップ積層構造物。
【請求項３】
前記第１チップは、
前記第１接続パッド及び前記第１半導体素子らに電気的に連結されて、前記第１チップの一部または全部を貫通する第１貫通電極を含むことを特徴とする請求項１に記載のチップ積層構造物。
【請求項４】
前記第２チップは、前記第２接続パッド及び前記第２半導体素子らに電気的に連結されて、前記第２チップの一部または全部を貫通する第２貫通電極を含むことを特徴とする請求項１に記載のチップ積層構造物。
【請求項５】
前記接続部材は、直径が４ないし６μｍであるボール形状を有することを特徴とする請求項１に記載のチップ積層構造物。
【請求項６】
前記接続部材は、高さが４ないし６μｍである柱形状を有することを特徴とする請求項１に記載のチップ積層構造物。
【請求項７】
前記接続部材は、厚さが４ないし６μｍであるソルダーペーストであることを特徴とする請求項１に記載のチップ積層構造物。
【請求項８】
前記接続部材は、前記第１及び前記第２接続パッドの平面的より広い断面積を有することを特徴とする請求項１に記載のチップ積層構造物。
【請求項９】
前記接続部材は、銅、アルミニウム、銀、亜鉛、金、タングステン及びチタンのうちで少なくとも一つを含む請求項１に記載のチップ積層構造物。
【請求項１０】
第１半導体素子ら及び前記第１半導体素子らに電気的に連結された第１接続パッドを含む第１チップ上に、前記第１接続パッドと電気的に接続する接続部材を配置する段階と、
前記第１チップ及び前記接続部材の表面に酸化防止膜を形成する段階と、
前記酸化防止膜を除去する段階と、及び
第２半導体素子ら及び前記第２半導体素子らに電気的に連結された第２接続パッドを含む第２チップ上に前記第１チップ及び前記接続部材を配置して、前記第２接続パッド及び前記接続部材を電気的に接続させる段階と、を含むことを特徴とするチップ積層構造物を製造する方法。
【請求項１１】
前記酸化防止膜を形成する段階で、前記酸化防止膜は重合体であることを特徴とする請求項１０に記載のチップ積層構造物を製造する方法。
【請求項１２】
前記酸化防止膜を形成する段階で、前記酸化防止膜はシクロヘキサン系樹脂、アクリル系樹脂、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、エポキシ樹脂及びフェノール系樹脂のうちで少なくとも一つを含むことを特徴とする請求項１０に記載のチップ積層構造物を製造する方法。
【請求項１３】
前記酸化防止膜を形成する段階で、前記酸化防止膜を形成するための材料を前記第１チップ及び前記接続部材の表面にＰＥＣＶＤ工程によって蒸着して前記酸化防止膜を形成することを特徴とする請求項１０に記載のチップ積層構造物を製造する方法。
【請求項１４】
前記ＰＥＣＶＤ工程は、１０ないし５００mTorrの圧力で、５０ないし２００℃の温度で進行されることを特徴とする請求項１３に記載のチップ積層構造物を製造する方法。
【請求項１５】
前記ＰＥＣＶＤ工程は、５ないし１０分間遂行されることを特徴とする請求項１４に記載のチップ積層構造物を製造する方法。
【請求項１６】
前記酸化防止膜を除去する段階で、前記酸化防止膜はテトラメチルハイドロックサイド、過酸化水素及び水を含む酸化防止膜除去剤によって除去される請求項１０に記載のチップ積層構造物を製造する方法。
【請求項１７】
前記酸化防止膜除去剤は、２．０ないし３．０モル％のテトラメチルハイドロックサイド、５．０ないし６．０モル％の過酸化水素及び９１．０ないし９３．０モル％の水を含む請求項１６に記載のチップ積層構造物を製造する方法。
【請求項１８】
前記酸化防止膜除去剤は、硫酸及び水を含むことを特徴とする請求項１６に記載のチップ積層構造物を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関するものであり、特に、チップ積層構造物及びその製造方法に関するものである。
【背景技術】
【０００２】
現在のポータブル電子製品市場は急激にその需要が増えており、これを満足するためにはシステムに実装される部品らの軽薄短小化が必須である。軽薄短小化のために、実装部品である半導体パッケージの個別の大きさを減らす方法と、多数個の個別半導体チップらをワンチップ化するＳＯＣ（system on chip）技術と、多数個の個別半導体チップらを一つのパッケージに集積するＳＩＰ（system in package）技術らが利用される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする技術的課題は、チップらの間に強い接着力を有して、収率を向上させて信頼性を向上させるチップ積層構造物及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
前記課題を達成するための本発明によるチップ積層構造物は、第１半導体素子ら及び前記第１半導体素子らに電気的に連結される第１接続パッドを含む第１チップと、第２半導体素子ら及び前記第２半導体素子らに電気的に連結されて前記第１接続パッドに対向される第２接続パッドを含んで、前記第１チップに積層される第２チップと、及び前記第１接続パッド及び前記第２接続パッドの間に介されて、前記第１接続パッド及び前記第２接続パッドを電気的に連結する接続部材と、を含む。
【０００５】
また、本発明によるチップ積層構造物を製造する方法は、第１半導体素子ら及び前記第１半導体素子らに電気的に連結された第１接続パッドを含む第１チップ上に、前記第１接続パッドと電気的に接続する接続部材を配置する段階と、前記第１チップ及び前記接続部材の表面に酸化防止膜を形成する段階と、前記酸化防止膜を除去する段階と、及び第２半導体素子ら及び前記第２半導体素子らに電気的に連結された第２接続パッドを含む第２チップ上に前記第１チップ及び前記接続部材を配置して、前記第２接続パッド及び前記接続部材を電気的に接続させる段階と、を含む。
【発明の効果】
【０００６】
本発明によるチップ積層構造物は、接続パッドらを対向されるようにチップらを配置して接続パッドらの間に上下のチップらを電気的に連結する接続部材を介する。よって、接続部材は接続パッドの平面的より広い断面積を有して、接続部材はチップらの間の間隔程度の長さを有する。よって、チップらが積層されないか、または接続パッドらが対向されない時より実施例による接続部材は低い電気抵抗を有するようになる。電気抵抗が低くなることによって、本発明によるチップ積層構造物は高い信頼性（reliability）及び性能を有するようになる。また、チップらが積層されているため外部の物理的な衝撃に対してチップらが水平に配置される時より強い。
【０００７】
本発明によるチップ積層構造物の製造方法は、チップ及び接続部材の表面に酸化防止膜を形成する。酸化防止膜は工程中に接続部材及びチップの金属が酸化されることを阻む。よって、本発明によるチップ積層構造物の製造方法は酸化防止膜を形成しない時より接続部材の抵抗を減少させることができるし、収率を向上させることができる。また、酸化防止膜除去剤はチップ及び接続部材の表面にある異物を除去して、チップ及び接続部材の表面ラフネスを減少させる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明に係る好適な実施例について、添付の図面に基づいて詳細に説明する。
【０００９】
（チップ積層構造物）
図１は、本発明の実施例によるチップ積層構造物の断面図である。
【００１０】
図１を参照すると、チップ積層構造物は、第１チップ１００、第２チップ２００及び接続部材３００を含む。
【００１１】
第１チップ１００は、第１シリコンウェハー１１０、第１半導体素子ら１２０、第１絶縁膜１３１、第１垂直配線１４１、第１水平配線１５１、第２絶縁膜１３２、第２垂直配線ら１４２、第２水平配線ら１５２、第３絶縁膜１３３、第１貫通電極１６０及び第１接続パッド１６１を含む。
【００１２】
第１シリコンウェハー１１０で使用される物質の例としては、単結晶シリコン（single crystal silicon）などをあげることができるし、第１シリコンウェハー１１０は、例えば、プレート（plate）形状を有する。
【００１３】
第１半導体素子ら１２０は、前記第１シリコンウェハー１１０上に形成される。第１半導体素子ら１２０は、例えば、シーモストランジスタ（ＣＭＯＳ transistor）、デーモス（ＤＭＯＳ：Double diffused ＭＯＳ）トランジスタ（transistor）、トランジスタ、キャパシタ（capacitor）及びバイポーラ接合型トランジスタ（bipolar-junction transistor）であることがある。
【００１４】
第１絶縁膜１３１は、前記第１シリコンウェハー１１０上に形成されて、前記第１半導体素子ら１２０を覆う。
【００１５】
第１垂直配線ら１４１は、前記第１絶縁膜１３１を貫通して形成されて、前記第１半導体素子ら１２０と電気的に連結される。前記第１垂直配線ら１４１に使用されることができる物質の例としては、銅（Cu）、アルミニウム（Al）、チタン（Ti）、タングステン（W）及び鉄（Fe）などをあげることができる。
【００１６】
第１水平配線１５１は、前記第１絶縁膜１３１上に形成されて、前記第１垂直配線１４１に電気的に連結される。前記第１水平配線ら１５１で使用されることができる物質の例としては銅、アルミニウム、チタン、タングステン及び鉄などをあげることができる。
【００１７】
第２絶縁膜１３２は、前記第１絶縁膜１３１上に形成されて、前記第１水平配線１５１を覆う。
【００１８】
第２垂直配線ら１４２は前記第２絶縁膜１３２を貫通して形状されて、前記第２水平配線１５２に電気的に連結される。
【００１９】
第２水平配線ら１５２は前記第２絶縁膜１３２上に形成されて、前記第２垂直配線１４２に電気的に連結される。
【００２０】
第３絶縁膜１３３は前記第２絶縁膜１３２上に形成されて、前記第２水平配線１５２を覆う。
【００２１】
第１貫通電極１６０は、前記第１シリコンウェハー１１０、前記第１絶縁膜１３１、前記第２絶縁膜１３２、前記第３絶縁膜１３３を貫通して形成される。前記第１貫通電極１６０で使用されることができる物質の例としては銅、タングステン及びアルミニウムなどをあげることができる。これとは異なり、前記第１貫通電極１６０は、前記第１チップ１００の一部を貫通して形成されることができる。例えば、前記第１シリコンウェハー１１０、前記第１絶縁膜１３１及び前記第２絶縁膜１３２の一部を貫通して形成されることができる。
【００２２】
第１接続パッド１６１は、前記第１チップ１００の外部に露出した前記第１貫通電極１６０の一端部または両端部である。前記第１半導体素子ら１２０は、前記第１垂直配線ら１４１、前記第１水平配線ら１５１、前記第２垂直配線ら１４２、前記第２水平配線ら１５２及び前記第１貫通電極１６０によって前記第１接続パッド１６１と電気的に連結される。よって、前記第１接続パッド１６１を通じて外部の装置から印加される信号が前記第１半導体素子ら１２０に印加されることができる。また、前記第１半導体素子ら１２０に保存されている信号が前記第１接続パッド１６１を通じて外部の装置に印加されることができる。
【００２３】
これとは異なり、第１接続パッド１６１は、前記第１貫通電極１６０に電気的に連結されて、前記第１チップ１００上に形成されることができる。前記第１接続パッド１６１は、前記第１貫通電極１６０と電気的に連結されるから、前記第１接続パッド１６１は前記第１半導体素子ら１２０と電気的に連結される。
【００２４】
第２チップ２００は、前記第１チップ１００に対向されて配置されて、所定の間隔Ｌで離隔されて配置される。前記間隔Ｌは、例えば、約４ないし６μｍである。前記第２チップ２００は、前記第１接続パッド１６１及び後述される第２接続パッド２６１が対向されるように配置される。前記第２チップ２００は、第２シリコンウェハー２１０、第２半導体素子ら２２０、第４絶縁膜２３１、第３垂直配線ら２４１、第３水平配線ら２５１、第５絶縁膜２３２、第４垂直配線ら２４２、第４水平配線ら２５２、第６絶縁膜２３３、第２貫通電極２６０及び第２接続パッド２６１を含む。
【００２５】
第２シリコンウェハー２１０で使用される物質の例としては単結晶シリコン（single crystal silicon）などをあげることができるし、前記第２シリコンウェハー２１０は、例えば、プレート形状を有する。
【００２６】
第２半導体素子ら２２０は、前記第２シリコンウェハー２１０上に形成される。第２半導体素子ら２２０は、例えば、シーモストランジスタ、デーモストランジスタ、トランジスタ、キャパシタ及びバイポーラ接合型トランジスタであることができる。
【００２７】
第４絶縁膜２３１は、前記第２シリコンウェハー２１０上に形成されて、前記第２半導体素子ら２２０を覆う。
【００２８】
第３垂直配線ら２４１は、前記第４絶縁膜２３１を貫通して形成されて、前記第２半導体素子ら２２０と電気的に連結される。前記第３垂直配線ら２４１で使用されることができる物質の例としては銅、アルミニウム、チタン、タングステン及び鉄などをあげることができる。
【００２９】
第３水平配線ら２５１は、前記第４絶縁膜２３１上に形成されて、前記第３垂直配線２４１に電気的に連結される。前記第３水平配線ら２５１で使用されることができる物質の例としては銅、アルミニウム、チタン、タングステン及び鉄などをあげることができる。
【００３０】
第５絶縁膜２３２は、前記第４絶縁膜２３１上に形成されて、前記第３水平配線ら２５１を覆う。
【００３１】
第４垂直配線ら２４２は、前記第５絶縁膜２３２を貫通して形状されて、前記第３水平配線２５１に電気的に連結される。
【００３２】
第４水平配線ら２５２は。前記第５絶縁膜２３２上に形成されて、前記第４垂直配線２４２に電気的に連結される。
【００３３】
第６絶縁膜２３３は、前記第５絶縁膜２３２上に形成されて、前記第４水平配線ら２５２を覆う。
【００３４】
第２貫通電極２６０は、前記第２シリコンウェハー２１０、前記第４絶縁膜２３１、前記第５絶縁膜２３２、前記第６絶縁膜２３３を貫通して形成される。前記第２貫通電極２６０で使用されることができる物質の例としては銅、タングステン及びアルミニウムなどをあげることができる。これとは異なり、前記第２貫通電極２６０は、前記第２チップ２００の一部を貫通して形成されることができる。例えば、前記第２シリコンウェハー２１０、前記第４絶縁膜２３１及び前記第５絶縁膜２３２の一部を貫通して形成されることができる。
【００３５】
第２接続パッド２６１は、前記第２チップ２００の外部に露出した前記第２貫通電極２６０の一端部または両端部である。前記第２半導体素子ら２２０は、前記第３垂直配線２４１、前記第３水平配線２５１、前記第４垂直配線２４２、前記第４水平配線２５２及び前記第２貫通電極２６０によって前記第２接続パッド２６１と電気的に連結される。よって、前記第２接続パッド２６１を通じて外部の装置から印加される信号が前記第２半導体素子ら２２０に印加されることができる。また、前記第２半導体素子ら２２０に保存されている信号が前記第２接続パッド２６１を通じて外部の装置で印加されることができる。
【００３６】
これとは異なり、第２接続パッド２６１は前記第２貫通電極２６０に電気的に連結されて、前記第２チップ２００上に形成されることができる。前記第２接続パッド２６１は、前記第２貫通電極２６０と電気的に連結されるから、前記第２接続パッド２６１は前記第２半導体素子ら２２０と電気的に連結される。
【００３７】
接続部材３００は、前記第１チップ１００及び前記第２チップ２００との間に介される。前記接続部材３００は、前記第１接続パッド１６１及び前記第２接続パッド２６１の間に介されて、前記第１接続パッド１６１及び前記第２接続パッド２６１に接触する。前記接続部材３００は、前記第１接続パッド１６１及び前記第２接続パッド２６１に電気的に接続される。
【００３８】
前記接続部材３００は、例えば、柱形状またはボール（ball）形状を有することができる。前記接続部材３００は、例えば、高さが約４ないし６μｍである柱形状または直径が約４ないし６μｍであるボール形状を有することができるし、厚さが約４ないし６μｍであるソルダーペーストであることができる。
【００３９】
図面には表示されなかったが、前記第１チップ１００、前記第２チップ２００及び前記接続部材３００は前記第１チップ１００及び前記第２チップ２００の側面に配置される固定部材及び／または前記第１チップ１００及び前記第２チップ２００の間に介される接着剤によって固定される。
【００４０】
前述した図１に図示された本実施例によるチップ積層構造物は、２層で積層されたチップを有するが、本発明はこれに限らないでチップ積層構造物は３層以上で積層されたチップを有することもできる。この場合、図１に図示されたチップら１００及び２００が積層された形態と同一な形態で３個以上のチップらが積層される。
【００４１】
（チップ積層構造物の製造方法）
図２ないし図５は、本発明の実施例によるチップ積層構造物の製造方法による工程を図示した断面図らである。
【００４２】
図２を参照すると、第１チップ１００が形成されて、第１接続パッド１６１上に接続部材３００が配置される。
【００４３】
第１チップ１００が形成されるために、第１シリコンウェハー１１０上に第１半導体素子ら１２０が形成される。前記第１半導体素子ら１２０が形成された第１シリコンウェハー１１０上に絶縁膜が形成されて、前記絶縁膜をマスク工程によって蝕刻して第１ビアホールらを有する第１絶縁膜１３１が形成される。前記第１ビアホールは金属によって満たされて、第１垂直配線ら１４１が形成される。
【００４４】
前記第１垂直配線ら１４１が形成された後、前記第１絶縁膜１３１を覆う金属膜が形成されて、前記金属膜はマスク工程によってパターニングされて、第１水平配線ら１５１が形成される。
【００４５】
前記第１水平配線ら１５１が形成された後、前記第１絶縁膜１３１上に前記第１水平配線ら１５１を覆う絶縁膜が形成されて、前記絶縁膜はマスク工程によって蝕刻して第２ビアホールらを有する第２絶縁膜１３２が前記第１絶縁膜１３１上に形成される。前記第２ビアホールらは金属で満たされて、第２垂直配線ら１４２が形成される。
【００４６】
前記第２垂直配線ら１４２が形成された後、前記第２絶縁膜１３２を覆う金属膜が形成されて、前記金属膜はマスク工程によってパターニングされて、第２水平配線ら１５２が形成される。
【００４７】
前記第２水平配線ら１５２が形成された後、前記第２絶縁膜１３２上に前記第２水平配線ら１５２を覆う第３絶縁膜１３３が形成される。
【００４８】
前記第３絶縁膜１３３が形成された後、マスク工程によって、前記第１シリコンウェハー１１０の一部、前記第１絶縁膜１３１、前記第２絶縁膜１３２及び前記第３絶縁膜１３３を貫通する第３ビアホールが形成されて、前記第３ビアホールに金属が満たされる。そして、前記第１シリコンウェハー１１０が水平方向に切断されて、第１貫通電極１６０が形成される。この時、前記第１貫通電極１６０の両端部が外部に露出するように形成されて、外部に露出した端部は第１接続パッド１６１である。前記金属で使用されることができる物質の例としては、銅、タングステン及びアルミニウムなどをあげることができる。前記第１貫通電極１６０は、前記第２水平配線ら１５２の一部と電気的に接続されるように形成される。
【００４９】
前記第１チップ１００が形成された後、前記第１貫通電極１６０の端部に接続部材３００を配置する。前記接続部材３００は導電体である。前記接続部材３００は金属である。前記接続部材３００で使用されることができる物質の例としては、銅、アルミニウム、銀、亜鉛、金、チタン、タングステン及びモリブデン（Mo）などをあげることができる。前記接続部材３００は、例えば、柱形状、ボール形状またはソルダーペースト形状を有することができる。前記接続部材３００は、例えば、高さが約４ないし６μｍである柱形状または直径が約４ないし６μｍであるボール形状を有することができる。前記接続部材３００は、厚さが約４ないし６μｍであるソルダーペーストであることができる。
【００５０】
図３を参照すると、前記接続部材３００が前記第１接続パッド１６１上に配置された後、前記第１チップ１００及び前記接続部材３００の表面に酸化防止膜１７０が形成される。
【００５１】
前記酸化防止膜１７０は、酸化防止膜材料を約１０ないし５００mTorrの圧力で、約５０ないし２００℃の温度で、約５ないし１０分間進行されるＰＥＣＶＤ（plasma enhanced chemical vapor deposition）工程によって前記第１チップ１００及び前記接続部材３００の表面に蒸着させて形成される。前記酸化防止膜材料は、例えば、重合体である。前記酸化防止膜材料は、例えば、シクロヘキサン系樹脂、アクリル系樹脂、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、エポキシ樹脂及びフェノール系樹脂のうちで少なくとも一つを含むことができる。
【００５２】
図４を参照すると、第２チップ２００が形成される。
【００５３】
第２チップ２００が形成されるために、第２シリコンウェハー２１０上に第２半導体素子ら２２０が形成される。前記第２半導体素子ら２２０が形成された第２シリコンウェハー２１０上に絶縁膜が形成されて、前記絶縁膜をマスク工程によって蝕刻して第４ビアホールを有する第４絶縁膜２３１が形成される。前記第４ビアホールらは金属によって満たされて、第３垂直配線２４１が形成される。
【００５４】
前記第３垂直配線２４１が形成された後、前記第４絶縁膜２３１を覆う金属膜が形成されて、前記金属膜をマスク工程によってパターニングして、第３水平配線２５１が形成される。
【００５５】
前記第３水平配線２５１が形成された後、前記第４絶縁膜２３１上に前記第３水平配線２５１を覆う絶縁膜が形成されて、前記絶縁膜をマスク工程によって蝕刻して第５ビアホールらを有する第５絶縁膜２３２が前記第４絶縁膜２３１上に形成される。前記第５ビアホールは金属で満たされて、第４垂直配線２４２が形成される。
【００５６】
前記第４垂直配線２４２が形成された後、前記第５絶縁膜２３２を覆う金属膜が形成されて、前記金属膜はマスク工程によってパターニングされて、第４水平配線２５２が形成される。
【００５７】
前記第４水平配線２５２が形成された後、前記第５絶縁膜２３２上に前記第４水平配線を覆う第６絶縁膜２３３が形成される。
【００５８】
前記第６絶縁膜２３３が形成された後、マスク工程によって、前記第２シリコンウェハー２１０の一部、前記第４絶縁膜２３１、前記第５絶縁膜２３２及び前記第６絶縁膜２３３を貫通する第６ビアホールが形成されて、前記第６ビアホールに金属が満たされる。前記第２シリコンウェハー２１０が水平方向に切断されて、第２貫通電極２６０が形成される。この時、前記第２貫通電極２６０の両端部が外部に露出するように形成されて、外部に露出した端部は第２接続パッド２６１である。前記金属で使用されることができる物質の例としては、銅、タングステン及びアルミニウムなどをあげることができる。前記第２貫通電極２６０は前記第４水平配線２５２の一部と電気的に接続されるように形成される。
【００５９】
前記第２チップ２００が形成された後、前記接続部材３００及び前記第２接続パッド２６１が対向されるように配置される。以後、酸化防止膜１７０に酸化防止膜除去剤が噴射されて酸化防止膜１７０が除去されて、前記第１チップ１００及び前記第２チップ２００が接近し、前記接続部材３００及び前記第２接続パッド２６１が接触する。よって、前記第１貫通電極１６０及び前記第２貫通電極２６０は前記接続部材３００によって電気的に連結される。
【００６０】
前記酸化防止膜除去剤は、例えば、テトラメチルハイドロックサイド（tetramethylhydroxide；ＴＭＨ）、過酸化水素及び水を含む。前記酸化防止膜除去剤は、例えば、約２．０ないし３．０モル％のＴＭＨ、約５．０ないし６．０モル％の過酸化水素及び約９１．０ないし９３．０モル％の水を含むことができる。前記酸化防止膜除去剤は、例えば、ふっ化アンモニウム（ＮＨ４Ｆ）、ＢＨＦ、過酸化水素及び水を含むことができる。前記酸化防止膜除去剤は、例えば、硫酸及び水を含むことができる。
【００６１】
前記酸化防止膜除去剤は、前記第１チップ１００及び前記接続部材３００に噴射されながら酸化防止膜１７０を除去する。前記酸化防止膜除去剤は同時に前記第１チップ１００及び前記接続部材３００の表面にある異物らを除去する。また前記酸化防止膜除去剤は同時に第１シリコンウェハー１１０の表面及び金属らの表面から突き出された部分と反応する。したがって、前記突き出された部分は除去される。すなわち、前記酸化防止膜除去剤は前記第１チップ１００及び前記接続部材３００の表面ラフネス（roughness）を減少させる。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例によるチップ積層構造物の断面図である。
【図２】本発明の実施例のチップ積層構造物の製造方法による工程を図示した断面図らである。
【図３】同じく、本発明の実施例のチップ積層構造物の製造方法による工程を図示した断面図らである。
【図４】同じく、本発明の実施例のチップ積層構造物の製造方法による工程を図示した断面図らである。
【図５】同じく、本発明の実施例のチップ積層構造物の製造方法による工程を図示した断面図らである。
【符号の説明】
【００６３】
１００  第１チップ、  １１０  第１シリコンウェハー、  １２０  第１半導体素子ら、  １３１  第１絶縁膜、  １３２  第２絶縁膜、  １３３  第３絶縁膜、  １４１  第１垂直配線、  １４２  第２垂直配線ら、  １５１  第１水平配線、  １５２  第２水平配線ら、  １６０  第１貫通電極、  １６１  第１接続パッド、  １７０  酸化防止膜、  ２００  第２チップ、  ３００  接続部材。
【図１】
2009016830.tif 000003
【図２】
2009016830.tif 000004
【図３】
2009016830.tif 000005
【図４】
2009016830.tif 000006
【図５】
2009016830.tif 000007