(57)【要約】【課題】疲労特性を向上させた強誘電体メモリ素子を低コストで製造する。【解決手段】本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３３ａを形成する工程と、第１電極３３ａ上に、結晶構造がペロブスカイト型の強誘電体膜３４ａを形成する工程と、強誘電体膜３４ａ上に第２電極３５ａを形成する工程と、を含む。第２電極３５ａを形成する工程は、イリジウム、ルテニウム、及びこれらの合金のうちいずれか一つからなる電極膜３５５ａを強誘電体膜３４ａに当接させて形成する処理と、電極膜３５５ａを熱酸化して酸化物電極膜３５１ａを形成する処理と、を含む。【選択図】図３
2009239134.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に第１電極を形成する工程と、
前記第１電極上に、結晶構造がペロブスカイト型の強誘電体膜を形成する工程と、
前記強誘電体膜上に第２電極を形成する工程と、を含み、
前記第２電極を形成する工程は、イリジウム、ルテニウム、及びこれらの合金のうちいずれか一つからなる電極膜を前記強誘電体膜に当接させて形成する処理と、前記電極膜を熱酸化して酸化物電極膜を形成する処理と、を含むことを特徴とする強誘電体メモリ素子の製造方法。
【請求項２】
前記強誘電体膜を形成する工程では、チタン酸ジルコン酸鉛を含んだ強誘電体膜を形成することを特徴とする請求項１に記載の強誘電体メモリ素子の製造方法。
【請求項３】
前記第２電極を形成する工程は、前記酸化物電極膜を形成する処理の後に、前記酸化物電極膜上に、イリジウム酸化物、ルテニウム酸化物、又はこれらの合金のうちいずれか一つからなる第２酸化物電極膜を形成する処理を含み、該第２酸化物電極膜を含んだ第２電極を形成することを特徴とする請求項１又は２に記載の強誘電体メモリ素子の製造方法。
【請求項４】
前記第２酸化物電極膜を形成する処理は、スパッタリング法を用いて行うことを特徴とする請求項１〜３のいずれか一項に記載の強誘電体メモリ素子の製造方法。
【請求項５】
前記電極膜を形成する処理では、厚さが２ｎｍ以上２０ｎｍ以下の電極膜を形成することを特徴とする請求項１〜３のいずれか一項に記載の強誘電体メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリ素子の製造方法に関する。
【背景技術】
【０００２】
強誘電体材料の自発分極を利用した強誘電体メモリ装置は、低電圧動作及び高速動作が可能な不揮発メモリ装置として期待されている。強誘電体メモリ装置は、多数のメモリセルを備えており、一つのメモリセルを１つのスイッチング素子及び１つの強誘電体キャパシタで構成することができる。そのため、ＤＲＡＭ並の高集積化が可能であり、大容量のメモリ装置としても期待されている。
【０００３】
ところで、強誘電体キャパシタにデータの書き換えを繰り返し行うと、読み出し信号量が初期状態から小さくなってしまう。例えば、強誘電体キャパシタに１０１１回程度の書き換えを行うと、信号量が読み出し不能になることがある。データの書き換え回数と信号量との関係は、疲労特性（Ｅｎｄｕｒａｎｃｅ  Ｆａｔｉｇｕｅ）と呼ばれている。強誘電体メモリ装置の信頼性を向上させる観点から、疲労特性を向上させることは極めて重要である。
【０００４】
書き換えにより信号量が低下する原因としては、強誘電体材料の劣化が考えられている。メモリセルを構成する強誘電体キャパシタは、下部電極、強誘電体膜及び上部電極が積層された構造となっている。強誘電体膜の形成材料（強誘電体材料）としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、以下ＰＺＴと称す）等のペロブスカイト型の金属酸化物が有望視されている。このような強誘電体膜にあっては、分極反転等によりその酸素が脱離して、酸素欠損を生じることがある。酸素欠損を生じた部位は分極反転に寄与しなくなるので、この部分が占める割合が大きくなるにつれて信号量が小さくなる。
【０００５】
強誘電体メモリ装置の動作時における酸素欠損を抑制する手法としては、例えば特許文献１に開示されている手法が挙げられる。特許文献１では、強誘電体膜上に、反応性スパッタリング法でイリジウム酸化物を成膜して、酸化物電極を形成している。強誘電体膜に含まれる酸素が、酸化物電極側に拡散しにくくなるので、酸素欠損を抑制することができると考えられる。
【特許文献１】特開２００７−３２４２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１の手法によれば疲労特性の向上が期待されるが、以下の理由により、強誘電体膜と酸化物電極との界面接合が良好とならないおそれがある。
強誘電体膜は自発分極量を大きくするために、その結晶構造を制御することが重要である。例えばＰＺＴを用いる場合には、強誘電体膜の結晶構造を正方晶に属する（１１１）配向に制御することにより、電荷取り出し率を改善することができる。一方、反応性スパッタリング法でイリジウム酸化物を成膜すると、ルチル型と呼ばれる結晶質あるいはアモルファス状の酸化物電極となる。正方晶の強誘電体膜がペロブスカイト型構造であることに対して、アモルファス状の酸化物電極がルチル型の結晶構造であるため、両者は格子整合しない。したがって、これらの界面接合を良好にすることは極めて困難である。良好な界面接合が得られない場合には、強誘電体膜と酸化物電極との間のショットキー隔壁が低くなり、リーク電流が増大してしまう。
【０００７】
界面接合を良好にする方法としては、強誘電体膜上に白金等の酸素透過性が高い材料で金属電極を形成し、この上に酸化物電極を形成する方法が考えられる。白金を用いれば、面心立方晶の金属電極を形成することができ、これと強誘電体膜とを良好に格子接合させることができると考えられる。しかしながら、白金は非常に高価な材料であるので高コストとなるおそれや、酸化物電極と強誘電体膜とが離間することにより酸素の拡散防止効果が低くなるおそれがある。
【０００８】
本発明は、前記事情に鑑み成されたものであって、強誘電体膜と上部電極との界面接合が良好とされ、かつ疲労特性を向上させた強誘電体メモリ素子を低コストで製造することができる方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００９】
本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極を形成する工程と、前記第１電極上に、結晶構造がペロブスカイト型の強誘電体膜を形成する工程と、前記強誘電体膜上に第２電極を形成する工程と、を含み、前記第２電極を形成する工程は、イリジウム、ルテニウム、及びこれらの合金のうちいずれか一つからなる電極膜を前記強誘電体膜に当接させて形成する処理と、前記電極膜を熱酸化して酸化物電極膜を形成する処理と、を含むことを特徴とする。
【００１０】
イリジウム、ルテニウム、及びこれらの合金のうちいずれか一つを成膜すると、結晶構造が面心立方晶の電極膜が得られる。面心立方晶の電極膜は、結晶構造がペロブスカイト型の強誘電体膜と良好に格子整合するので、これらの界面接合が良好になる。そして、電極膜を熱酸化すると、電極膜の結晶構造に基づいてその原子間に酸素が入り込むので、面心立方晶の結晶構造を反映した酸化物電極膜が得られる。したがって、強誘電体膜と酸化物電極膜との界面接合が良好になり、これらの間のショットキー障壁の高さを確保することができる。よって、強誘電体膜と酸化物電極との間のリークを防止することができ、良好な強誘電体メモリ素子とすることができる。
【００１１】
また、強誘電体膜に当接させて酸化物電極膜を形成するので、強誘電体膜の酸素が酸化物電極側に拡散することが抑制される。また、強誘電体膜に酸素欠損を生じた場合には、酸化物電極膜に含まれる酸素により酸素欠損を補充することができる。このようにして、強誘電体膜における酸素欠陥がほとんどなくなるので、分極反転等による酸素欠陥で強誘電体膜の自発分極量が低下することが抑制される。これにより、データの書込みや読出しによる信号量の低下が緩やかになり、ビット不良等を生じることが格段に低減されるので、高信頼性の強誘電体メモリ素子となる。
【００１２】
また、強誘電体膜と酸化物電極との間に、白金からなる金属電極を形成しないので、良好に酸素欠陥を防止することができるとともに、低コスト化が図られる。以上のように本発明によれば、良好な強誘電体メモリ素子を低コストで製造することが可能になる。
【００１３】
また、前記強誘電体膜を形成する工程では、チタン酸ジルコン酸鉛を含んだペロブスカイト型の強誘電体膜を形成することが好ましい。
ＰＺＴ（チタン酸ジルコン酸鉛）や、そのＢサイト金属にＮｂ（ニオブ）を添加したＰＺＴＮは、Ｚｒ（ジルコニウム）に比べてＴｉ（チタン）を多く含む組成を採用することにより、自発分極量を大きくすることができる。この組成域でＰＺＴやＰＺＴＮの結晶構造は、正方晶になっており、酸化物電極膜と極めて良好に格子整合させることができる。したがって、強誘電体膜の自発分極量を大きくすることができるとともに、酸化物電極膜との界面接合を極めて良好にすることができる。また、ＰＺＴやＰＺＴＮは、強誘電体材料として実績があるので、高信頼性の強誘電体膜とすることができる。
【００１４】
また、前記第２電極を形成する工程は、前記酸化物電極膜を形成する処理の後に、前記酸化物電極膜上に、イリジウム酸化物、ルテニウム酸化物、又はこれらの合金のうちいずれか一つからなる第２酸化物電極膜を形成する処理を含み、該第２酸化物電極膜を含んだ第２電極を形成することが好ましい。この場合には、前記第２酸化物電極膜を形成する処理は、スパッタリング法を用いて行うことが好ましい。
【００１５】
このようにすれば、酸化物電極膜を薄くした場合でも第２酸化物電極膜を厚くすることにより、第２電極の厚さを確保することができる。第２電極の厚さを確保すれば、酸化物電極膜や第２酸化物電極膜は水素バリア性を有するので、第２電極により強誘電体膜の還元を防止することができる。これにより、製造過程において還元雰囲気でプロセスを行った場合に、強誘電体膜に酸素欠損を生じることが防止され、プロセスの選択自由度を高めることができる。このように、プロセス耐性が高められているので、効率よく強誘電体メモリ素子を製造することが可能になる。
【００１６】
また、酸化物電極膜を薄くすることができるので、酸化物電極膜になる電極膜も薄くすることができる。電極膜を薄くすれば、この膜中に酸素を良好に拡散させることができるので、電極膜を均一に熱酸化することができる。これにより、酸化物電極膜と強誘電体膜とを良好に界面接合させることができ、良好な強誘電体メモリ素子とすることができる。
【００１７】
また、スパッタリング法によれば、第２酸化物電極膜の膜厚を高精度に制御することが可能になるので、第２電極の厚さを高精度にすることができる。また、スパッタリング法によれば、ＣＶＤ法等よりも成膜速度を高くすることができるので、プロセスの効率化が図られる。
【００１８】
また、前記電極膜を形成する処理では、厚さが２ｎｍ以上２０ｎｍ以下の電極膜を形成することが好ましい。
厚さが２ｎｍ以上の電極膜を形成すれば、熱酸化等により酸化物電極膜に膜割れや膜剥れ等を生じることが防止され、酸化物電極膜と強誘電体膜との界面接合を良好にすることができる。また、厚さが２０ｎｍ以下の電極膜を形成すれば、電極膜を均一に熱酸化することができ、良好な強誘電体メモリ素子とすることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。以降の説明では図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。強誘電体メモリ素子の製造方法を説明する前に、まず、これにより得られる強誘電体メモリ素子の構成例を説明する。
【００２０】
図１は、本例の強誘電体メモリ素子（強誘電体キャパシタ）を備えた強誘電体メモリ装置の要部を示す側断面構成図である。図１に示すように、強誘電体メモリ装置１はスタック型の構造となっており、トランジスタ２２を有する基体２と、基体２上に設けられた強誘電体キャパシタ３と、を備えている。
【００２１】
基体２は、例えば単結晶シリコンからなるシリコン基板（基板）２１上に設けられたトランジスタ２２と、トランジスタ２２を覆って設けられたＳｉＯ２からなる下地絶縁膜２３と、を備えて構成されている。シリコン基板２１の表層には素子分離領域２４が設けられており、素子分離領域２４の間が１つのメモリセルと対応している。なお、メモリセルは、強誘電体キャパシタ３と、強誘電体キャパシタ３への電気信号をスイッチングするトランジスタ２２を有するものである。また、強誘電体メモリ装置１は、多数のメモリセルを備えているが、図１にはその一つを拡大して示している。
【００２２】
トランジスタ２２は、シリコン基板２１上に設けられたゲート絶縁膜２２１と、ゲート絶縁膜２２１上に設けられたゲート電極２２２と、シリコン基板２１表層におけるゲート電極２２２の両側に設けられたソース領域２２３及びドレイン領域２２４と、ゲート電極２２２の側面に設けられたサイドウォール２２５と、から構成されている。本例では、ソース領域２２３上にこれと導通する第１プラグ２５が設けられており、ドレイン領域２２４上にこれと導通する第２プラグ２６が設けられている。
【００２３】
第１プラグ２５及び第２プラグ２６は、例えばＷ（タングステン）やＭｏ（モリブデン）、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｎｉ（ニッケル）等の導電材料からなるものである。第１プラグ２５は、本例ではビット線（図示略）と電気的に接続されており、これを介してソース領域２２３とビット線とが導通するようになっている。
【００２４】
本例では、第２プラグ２６上及びその周辺の下地絶縁膜２３上に、導電膜３１が形成されており、導電膜３１上に酸素バリア膜３２が形成されている。また、酸素バリア膜３２上に、強誘電体キャパシタ３が形成されている。強誘電体キャパシタ３は、下層から順に、下部電極（第１電極）３３、強誘電体膜３４及び上部電極（第２電極）３５が積層された構成となっている。下部電極３３は、酸素バリア膜３２と導電膜３１とを介して第２プラグ２６と電気的に接続されている。すなわち、下部電極３３とドレイン領域２２４は導通するようになっている。
【００２５】
導電膜３１は、例えばＴｉＮ等の導電材料からなるものであり、酸素バリア膜３２は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮ等の酸素バリア性を有する導電材料からなるものである。また、導電膜３１及び酸素バリア膜３２は、特に自己配向性に優れたＴｉを含む材料からなることが好ましく、このようにすれば下部電極３３、強誘電体膜３４の結晶配向を良好にすることができる。導電膜３１及び酸素バリア膜３２は、その結晶構造が面心立方晶に属する（１１１）配向となっている。
【００２６】
下部電極３３は、単層膜あるいは多層膜からなるものである。下部電極を構成する膜としては、Ｉｒ（イリジウム）、Ｐｔ（白金）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）のうちから少なくとも１つ、またはこれらの合金、あるいはこれらの酸化物からなる膜が挙げられる。イリジウムや白金等の貴金属からなる膜を用いれば、熱的・化学的に安定な下部電極とすることができる。本例では、イリジウムからなる単層膜の下部電極３３を採用しており、その結晶構造が面心立方晶に属する（１１１）配向となっている。
【００２７】
強誘電体膜３４は、一般式がＡＢＯ３で示される強誘電体材料からなっている。Ａサイト金属は、例えばＰｂ（鉛）あるいはＰｂの一部をＬａ（ランタン）あるいはＣａ（カルシウム）、Ｓｒ（ストロンチウム）に置換したものからなる。またＢサイト金属は、例えばＺｒ（ジルコニウム）又はＴｉからなり、これにＶ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、及びＭｇ（マグネシウム）のうちの１つ以上を添加してもよい。
【００２８】
強誘電体材料の具体例としては、ＰＺＴ（（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、チタン酸ジルコン酸鉛）や、そのＢサイト金属としてニオブを添加したＰＺＴＮ等が挙げられる。ＰＺＴやＰＺＴＮは強誘電体材料として実績があるので、これらを用いれば高信頼性とすることができる。ＰＺＴやＰＺＴＮを用いる場合には、自発分極量を大きくする観点から、Ｔｉの含有量をＺｒの含有量よりも多くすることが好ましい。この場合には、ヒステリシス特性を良好にする観点から、結晶構造が正方晶に属する（１１１）配向であるものが好ましい。本例の強誘電体膜３４は、ＰＴＺＮからなるものであり、ペロブスカイト型の結晶構造となっている。また、正方晶に属する（１１１）配向になっている。
【００２９】
上部電極３５は、本例ではグランド線（図示略）と電気的に接続されており、強誘電体膜３４に当接する酸化物電極膜３５１を有するものである。上部電極としては、酸化物電極膜のみからなる単層膜や、酸化物電極膜上に１層以上の膜が積層された多層膜を用いることができる。酸化物電極膜は、イリジウム酸化物、ルテニウム酸化物、又はこれらの合金のうちいずれか一つからなるものである。また、多層膜とする場合に酸化物電極膜上に積層する膜としては、先述した下部電極に適用可能な膜の他に、Ａｌ（アルミニウム）、Ａｇ（銀）、Ｎｉ（ニッケル）等からなる膜や、水素バリア性を有する膜等を用いることができる。水素バリア性を有する膜としては、イリジウム酸化物、ルテニウム酸化物、ＴｉＮ、ＴＩＡｌＮ等からなるものが挙げられる。
【００３０】
本例では、酸化物電極膜３５１と第２酸化物電極膜３５２とが積層された多層膜の上部電極３５を採用しており、酸化物電極膜３５１及び第２酸化物電極膜３５２は、いずれもイリジウム酸化物からなっている。酸化物電極膜３５１は、イリジウムからなり面心立方晶に属する（１１１）配向の電極膜が熱酸化されて形成されたものである。そのため、酸化物電極膜３５１は、電極膜の結晶構造を反映した結晶配向になっている。詳しくは、酸化物電極膜３５１におけるイリジウム原子の配列は、電極膜におけるイリジウム原子の配列とほぼ同様になっている。酸化物電極膜３５１は、イリジウム原子間に酸素原子が入り込んだ構造となっており、（１１０）配向や（１０１）配向を示す結晶構造になっている。
第２酸化物電極膜３５２は、反応性スパッタリング法で形成されたものであり、その結晶構造がルチル型となっている。また、第２酸化物電極膜３５２は、イリジウム酸化物からなっており、水素バリア性を有している。
【００３１】
以上のような構成により、前記トランジスタ２２のゲート電極２２２に電圧が印加されると、ソース領域２２３とドレイン領域２２４との間に電界が印加されてチャネルがオンとなり、ここに電流を流すことが可能となる。チャネルがオンとされると、ソース領域２２３と電気的に接続された前記ビット線からの電気信号は、ドレイン領域２２４に伝達され、さらにドレイン電極２２４と電気的に接続された強誘電体キャパシタ３の下部電極３３に伝達される。そして、強誘電体キャパシタ３の上部電極３５と下部電極３３との間に電圧を印加することができ、強誘電体膜３４に電荷（データ）を蓄積させることができる。このように、強誘電体キャパシタ３への電気信号をトランジスタ２２でスイッチングすることにより、強誘電体メモリ装置１は、データ（電荷）を読出しあるいは書込みすることができるようになっている。
【００３２】
次に、本発明に係る強誘電体メモリ素子（強誘電体キャパシタ）の製造方法の一実施形態について、強誘電体メモリ装置１を製造する方法に基づいて説明する。
【００３３】
図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）は、本実施形態の強誘電体キャパシタ３の製造方法を示す断面工程図である。なお、図２（ｂ）以降の図には、トランジスタ２２等の基体２の下層構造を省略して示している。
【００３４】
まず、図２（ａ）に示すように、公知の方法等を用いて基体２を形成する。具体的には、例えばシリコン基板２１にＬＯＣＯＳ法やＳＴＩ法等で素子分離領域２４を形成し、素子分離領域２４の間におけるシリコン基板２１上に熱酸化法等でゲート絶縁膜２２１を形成する。そして、ゲート電極２２２上に多結晶シリコン等からなるゲート電極２２２を形成する。そして、素子分離領域２４とゲート電極２２２との間におけるシリコン基板２１の表層に不純物を注入してドープ領域２２３、２２４を形成する。そして、エッチバック法等を用いてサイドウォール２２５を形成する。そして、サイドウォール２２５外側のドープ領域２２３、２２４に、不純物を再度注入して高濃度不純物領域とする。本実施形態では、ドープ領域２２３をソース領域として機能させ、ドープ領域２２４をドレイン領域として機能させる。
【００３５】
そして、トランジスタ２２が形成されたシリコン基板２１上に、例えばＣＶＤ法でＳｉＯ２を成膜して下地絶縁膜２３を形成する。そして、ソース領域２２３上とドレイン領域２２４上とにおける下地絶縁膜２３をエッチングして、ソース領域２２３を露出させる貫通孔とドレイン領域２２４を露出させる貫通孔とを形成する。そして、これら貫通孔内のそれぞれに、例えばＴｉとＴｉＮをスパッタリング法で順に成膜して、密着層（図示略）を形成する。
【００３６】
そして、前記貫通孔内を含む下地絶縁膜２３上の全面に、例えばＣＶＤ法でタングステンを成膜して前記貫通孔内にタングステンを埋め込む。そして、下地絶縁膜２３上をＣＭＰ法等で研磨することにより、下地絶縁膜２３上のタングステンを除去する。このようにして、ソース領域２２３上の貫通孔内に第１プラグ２５を埋設し、ドレイン領域２２４上の貫通孔内に第２プラグ２６を埋設する。以上のようにして基体２が得られる。
【００３７】
本実施形態では強誘電体キャパシタ３の形成に先立ち、図２（ｂ）に示すように下地絶縁膜２３上に導電膜３１ａ、酸素バリア膜３２ａを順に形成する。具体的には、下地絶縁膜２３上に、例えばＣＶＤ法やスパッタリング法等を用いてＴｉを成膜する。Ｔｉは高い自己配向性を有しているので、六方晶に属する（００１）配向の最密構造の膜が形成される。そして、この膜に例えば窒素雰囲気下で熱処理（例えば５００℃以上６５０℃以下）を施す窒化処理により、ＴｉＮからなる導電膜３１ａを形成する。熱処理の温度を６５０℃未満とすることでトランジスタ２２への熱影響を小さくすることができる。また、５００℃以上とすることで窒化処理の短縮化が図られる。形成された導電膜３１ａは、元のメタル状態のＴｉの配向性を反映して、面心立方晶に属する（１１１）配向となる。
【００３８】
そして、導電膜３１ａ上に例えばスパッタリング法やＣＶＤ法等を用いてＴｉＡｌＮを成膜して、酸素バリア膜３２ａを形成する。酸素バリア膜３２ａは、その下地となる導電膜３１ａに結晶配向をマッチングさせることにより、エピタキシャルライクに形成することができる。すなわち、導電膜３１ａの結晶配向を反映させて、面心立方晶に属する（１１１）配向の酸素バリア膜３２ａを形成することができる。
【００３９】
次いで、下地絶縁膜２３上に強誘電体キャパシタを形成する。
まず、図２（ｃ）に示すように、下地絶縁膜２３上に下部電極３３ａを形成し、その後に、下部電極３３上に強誘電体膜３４ａを形成する。具体的には、スパッタリング法でイリジウム、イリジウム酸化物、白金を順に成膜して、３層からなる多層膜の下部電極３３ａを形成する。酸素バリア膜３２ａの結晶配向を反映させて、面心立方晶に属する（１１１）配向の下部電極３３ａを形成することができる。
【００４０】
そして、下部電極３３ａ上に強誘電体材料を成膜するとともにこの膜を結晶化して強誘電体膜３４ａを形成する。強誘電体膜の形成方法としては、ゾルゲル法（ＣＳＤ法）やＭＯＣＶＤ法、スパッタリング法等を用いることができる。ここでは、強誘電体材料として、ＰＺＴ（（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、チタン酸ジルコン酸鉛）のＢサイト金属にニオブを添加したＰＺＴＮを用いる。また、ゾルゲル法を用いて、下部電極３３ａ上にＰＺＴＮの原料溶液を塗布、乾燥、脱脂した後、これを結晶化アニールにより結晶化させ強誘電体膜３４ａを形成する。
【００４１】
例えば、原料溶液の塗布には、スピンコート法等を用いることができる。また、原料溶液が塗布された基体２をホットプレート上で加熱することにより、これを乾燥、脱脂することができる。乾燥時の基板温度としては例えば１８０℃程度、脱脂時の基板温度としては例えば４００℃程度とする。また、酸素雰囲気中で、ランプアニール装置等を用いて基板温度７００℃程度に加熱することにより、結晶化アニールを行うことができる。ここでは、厚さが１５０ｎｍ程度の強誘電体膜３４ａを形成する。下部電極３３ａの結晶配向を反映させて、正方晶に属する（１１１）配向の強誘電体膜３４ａを形成することができる。
【００４２】
次いで、図３（ａ）に示すように、強誘電体膜３４ａ上に例えばスパッタリング法でイリジウムを成膜し、電極膜３５５ａを形成する。電極膜３５５ａは、強誘電体膜３４ａと良好に格子整合して形成され、面心立方晶に属する（１１１）配向の電極膜３５５ａを形成することができる。電極膜の厚さとしては、２ｎｍ以上２０ｎｍ以下とすることが好ましい。２ｎｍ以上にすれば、強誘電体膜３４ａが部分的に露出することがなくなる。ここでは、厚さが２０ｎｍ程度の電極膜３５５ａを形成する。
【００４３】
次いで、図３（ｂ）に示すように、電極膜３５５ａを熱酸化して酸化物電極膜３５１ａを形成する。熱酸化は、公知の方法を用いて行うことができ、熱処理するための熱処理装置としては、抵抗加熱方式の拡散炉、アニール炉、酸化炉、電気炉等のファーネスや、赤外線加熱方式のランプアニール装置、ＭＯＣＶＤ装置等を用いることができる。本実施形態では、電気炉を用いた炉アニールで電極膜３５５ａを熱酸化する。電気炉は、被処理物を保持（載置）可能な保持部を内部に有するチャンバと、チャンバ内にガスを供給するガス供給手段と、チャンバ内の雰囲気を加熱するヒーター等の加熱手段と、を備えた熱処理装置である。
【００４４】
このような電気炉を用いてイリジウム膜３３１の表層を熱酸化するには、まずチャンバ内に電極膜３５５ａが形成された基体２を保持する。そして、ガス供給手段を用いてチャンバ内に、例えば酸素ガスとアルゴンガスの混合ガスを供給する。供給する酸素ガス量及びアルゴンガス量の比を調整することにより、酸素分圧を調整することができる。酸素分圧の値ｐＯ２（％）は、チャンバ内の圧力ｐ（Ｔｏｒｒ）、チャンバに供給される酸素ガスの流量ｆＯ２（ｓｃｃｍ）、チャンバ内に供給されるガスの総流量ｆｔｏｔａｌ（ｓｃｃｍ）を用いて、式［ｐＯ２＝（ｐ／７６０）・（ｆＯ２／ｆｔｏｔａｌ）・１００］で定義される。
【００４５】
本実施形態では、酸素ガスのみを供給して酸素分圧を略１００％とし、前記ヒーターによりチャンバ内の雰囲気を例えば５５０〜６５０℃程度に、４０分間加熱することにより熱酸化する。酸素分圧を略１００％とし５５０℃以上に加熱すれば、電極膜３５５ａを十分かつ均一に熱酸化することができ、表面に凹凸（ヒロック）を生じることが防止される。また、６５０℃以下で加熱することで、トランジスタ２２（図１参照）への熱による悪影響をほとんどなくすことができる。また、電極膜３５５ａの厚さを２０ｎｍ以下としているので、電極膜３５５ａ中に良好に酸素を拡散させることができ、電極膜３５５ａを均一に熱酸化することができる。このようにして、電極膜３５５ａの結晶構造を反映した酸化物電極膜３５１ａが得られる。
【００４６】
通常は、イリジウムからなるターゲットを用いて、酸素雰囲気で反応性スパッタリング法によりイリジウム酸化物を成膜している。イリジウム原子は酸素原子を取り込みながら成膜され、ルチル型あるいは不定型のアモルファス状の膜となる。
一方、本実施形態のように、面心立方晶に属する（１１１）配向の電極膜３５５ａを熱酸化すると、そのイリジウム原子間に酸素原子が拡散する。これにより、酸化物電極膜３５１ａにおけるイリジウム原子の配列は、電極膜３５５ａにおけるイリジウム原子の配列とほぼ同様になる。そのため、酸化物電極膜３５１ａは、反応スパッタリング法による膜と異なり、結晶配向性を示すようになる。この結晶配向性は、前記酸素分圧により異なり、例えば酸素分圧を１％以下にすると主として（１０１）配向を示す。また、酸素分圧をほぼ１００％にすると、主として（１１０）配向を示す。
【００４７】
前記のように電極膜３５５ａと強誘電体膜３４ａとが良好に格子整合しており、酸化物電極膜３５１ａは電極膜３５５ａの結晶構造を反映しているので、酸化物電極膜３５１ａと強誘電体膜３４ａも良好に格子整合させることができる。したがって、酸化物電極膜３５１ａと強誘電体膜３４ａとの界面接合が良好になる。
【００４８】
次いで、図３（ｃ）に示すように、本実施形態では酸化物電極３５１ａ上に第２酸化物電極３５２ａを形成し、酸化物電極膜３５１ａと第２酸化物電極３５２ａとからなる上部電極３５ａを構成する。ここでは、酸化物電極膜３５１ａ上に、反応性スパッタリング法を用いてイリジウム酸化物を成膜して、第２酸化物電極膜３５２ａを形成する。第２酸化物電極膜３５２ａの厚さとしては、酸化物電極膜３５１ａの厚さとの合計が１５０ｎｍ程度になるようにする。このようにして、第２酸化物電極３５２ａにより、第２電極の厚さを確保することができる。
【００４９】
次いで、公知のフォトリソグラフィ法及びドライエッチング法等を用いて、下部電極３３ａ、強誘電体膜３４ａ、及び上部電極３５ａ等をパターニングし、強誘電体キャパシタ３を形成する。これにより図１に示した強誘電体メモリ装置１が得られる。
【００５０】
本発明の強誘電体メモリ素子の製造方法にあっては、結晶性の電極膜３５５ａを熱酸化して酸化物電極膜３５１ａを形成しているので、強誘電体膜３４ａと酸化物電極３５１ａとの界面接合を良好にすることができる。これにより、強誘電体膜３４ａと酸化物電極膜３５１ａとの間にリークを生じることが防止され、良好な強誘電体メモリ素子が得られる。また、シンプルな構造で界面接合を良好にすることができ、白金等の高価な材料を用いないことにより、低コスト化が図られる。また、強誘電体膜３４ａに当接して酸化物電極膜３５１ａを形成しているので、強誘電体膜３４ａに酸素欠陥が生じ難くなるので、強誘電体膜３４ａの疲労特性が改善される。以上のように、本発明によれば、良好な強誘電体メモリ素子を低コストで製造することが可能になる。
【図面の簡単な説明】
【００５１】
【図１】本発明の方法による強誘電体メモリ素子の例を示す側断面構成図である。
【図２】（ａ）〜（ｃ）は、第１実施形態の製造方法を示す断面工程図である。
【図３】（ａ）〜（ｃ）は、図２（ｃ）から続く断面工程図である。
【符号の説明】
【００５２】
１・・・強誘電体メモリ装置、２・・・基体、３・・・強誘電体メモリ素子、２１・・・シリコン基板（基板）、２２・・・トランジスタ、３３、３３ａ・・・下部電極、３４、３４ａ・・・強誘電体膜、３５、３５ａ・・・上部電極、３５１、３５１ａ・・・酸化物電極膜、３５２、３５２ａ・・・第２酸化物電極膜、３５５ａ・・・電極膜
【図１】
2009239134.tif 000003
【図２】
2009239134.tif 000004
【図３】
2009239134.tif 000005