(57)【要約】【課題】フレームレートを低下させずに広いダイナミックレンジを得ることができる固体撮像装置及びその処理方法を提供することを課題とする。【解決手段】光電変換により電荷を生成する光電変換素子と、前記生成された電荷の信号を読み出す読み出し手段と、前記生成された電荷量が基準値より少ないときの信号と基準値より多いときの信号とが相互に逆極性になるように前記読み出された信号に極性を付与する極性付与手段とを有することを特徴とする固体撮像装置が提供される。【選択図】図１
2009100216.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により電荷を生成する光電変換素子と、
前記生成された電荷の信号を読み出す読み出し手段と、
前記生成された電荷量が基準値より少ないときの信号と基準値より多いときの信号とが相互に逆極性になるように前記読み出された信号に極性を付与する極性付与手段と
を有することを特徴とする固体撮像装置。
【請求項２】
さらに、前記読み出された信号のレベルを検出するレベル検出手段を有し、
前記極性付与手段は、前記レベル検出手段による検出結果を基に前記極性を付与することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記読み出し手段は、第１の蓄積時間に前記光電変換素子で生成された電荷を第１の信号として読み出し、前記第１の蓄積時間よりも短い第２の蓄積時間に前記光電変換素子で生成された電荷を第２の信号として読み出し、
前記極性付与手段は、前記生成された電荷量が基準値より少ないときには前記第１の信号に極性を付与し、前記生成された電荷量が基準値より多いときには前記第２の信号に極性を付与して出力することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記読み出し手段は、前記光電変換素子に蓄積された電荷を第１の信号として読み出し、前記光電変換素子から溢れた電荷を第２の信号として読み出し、
前記極性付与手段は、前記生成された電荷量が基準値より少ないときには前記第１の信号に極性を付与し、前記生成された電荷量が基準値より多いときには前記第２の信号に極性を付与して出力することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項５】
前記第１の信号は入射光量に比例した信号であり、
前記第２の信号は入射光量の対数に比例した信号であることを特徴とする請求項４記載の固体撮像装置。
【請求項６】
さらに、前記極性付与手段により極性が付与された信号の極性を判定する極性判定手段を有することを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記極性判定手段は、前記判定された極性に応じて、前記判定した信号のアナログ／デジタル変換を制御することを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記光電変換素子を複数有し、各画素において互いに逆極性に切り替えられた信号のいずれか一方のみを出力することを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
光電変換により電荷を生成する光電変換素子を有する固体撮像装置の処理方法であって、
前記生成された電荷の信号を読み出す読み出しステップと、
前記生成された電荷量が基準値より少ないときの信号と基準値より多いときの信号とが相互に逆極性になるように前記読み出された信号に極性を付与する極性付与ステップと
を有することを特徴とする固体撮像装置の処理方法。
【請求項１０】
前記光電変換素子を複数有し、各画素において互いに逆極性に切り替えられた信号のいずれか一方のみを出力することを特徴とする請求項９記載の固体撮像装置の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその処理方法に関する。
【背景技術】
【０００２】
ダイナミックレンジの広い画像情報を得るための方法として下記のような提案がされている。
【０００３】
下記の特許文献１には、シャッター速度（フォトダイオードの電荷蓄積時間）を変え、フォトダイオードが飽和しないような短い時間と、充分に長い時間とで撮影して、各撮影画像を合成することでダイナミックレンジの広い画像情報を得る技術が開示されている。
【０００４】
また、下記の特許文献２には、フォトダイオードから溢れる光電荷をフローティングディフュージョンやフローティングディフュージョンを介して別途設けた蓄積容量素子に蓄積する技術が開示されている。フォトダイオードの信号を読み出すことに加えて、フォトダイオードが飽和し溢れ出した光電荷を別途読み出すことでダイナミックレンジの広い画像情報を得る。
【０００５】
また、下記の特許文献３には、フォトダイオードに蓄積した信号をリニア型の光電変換信号と、対数型の光電変換信号とに変換し、光強度のリニア比例した信号と、対数に比例した信号とをそれぞれ読み出す技術が開示されている。これにより、ダイナミックレンジの広い画像情報を得る。
【０００６】
特許文献２には、チップ内でフォトダイオードの飽和以下の出力か、以上の出力かを判定し、「フォトダイオードに蓄積した信号」と、「フォトダイオードに蓄積した信号」＋「フォトダイオードから溢れ出した信号」とを切り替えて出力することも開示されている。
【０００７】
【特許文献１】特開２００４−１５９２７４号公報
【特許文献２】特開２００５−３２８４９３号公報
【特許文献３】特開２００４−２１４７７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら前記特許文献１〜特許文献３の技術ではダイナミックレンジの広い画像情報を得るためには読み出し回数が増加するためフレームレートが低下するという問題があった。
【０００９】
また、チップ内での演算により、二つの信号を加算して出力する場合には、それぞれのゲイン設定や圧縮比等の演算に限界があり、良好な画像を得るための設定が困難であるという問題があった。
【００１０】
本発明の目的は、フレームレートを低下させずに広いダイナミックレンジを得ることができる固体撮像装置及びその処理方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の固体撮像装置は、光電変換により電荷を生成する光電変換素子と、前記生成された電荷の信号を読み出す読み出し手段と、前記生成された電荷量が基準値より少ないときの信号と基準値より多いときの信号とが相互に逆極性になるように前記読み出された信号に極性を付与する極性付与手段とを有することを特徴とする。
【００１２】
また、本発明の固体撮像装置の処理方法は、光電変換により電荷を生成する光電変換素子を有する固体撮像装置の処理方法であって、前記生成された電荷の信号を読み出す読み出しステップと、前記生成された電荷量が基準値より少ないときの信号と基準値より多いときの信号とが相互に逆極性になるように前記読み出された信号に極性を付与する極性付与ステップとを有することを特徴とする。
【発明の効果】
【００１３】
信号に極性を付与することにより、信号出力回数が一回で済むので、ダイナミックレンジの広い画像情報を確保しつつフレームレートを高速化することができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の実施の形態について、図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の出力端子の波形及びタイミング図である。図１におけるＯＵＴＳ、ＯＵＴＮは固体撮像装置の出力であり、差動出力の正出力端子と負出力端子である。
【００１５】
ＯＵＴＳ、ＯＵＴＮ両端子は出力の始めにリファレンスレベルを出力しており、本実施形態においては1ビット目の出力をした後、２ビット目の信号出力をする前に再びリファレンスレベルを出力している。このリファレンスレベルは、一般にセンサの暗電流成分や、回路固定パターンノイズ成分、ランダムノイズ成分等のオフセットレベルが無視できるほど小さいとすれば暗時における出力レベルにほぼ等しい。
【００１６】
暗時レベルに対し明時レベルの電圧が上昇する場合を正極性、暗時レベルに対し明時レベルの電圧が低下する場合を負極性とする。たとえばＯＵＴＳ端子において図中の1ビット目では正極性であるのに対し２ビット目においては負の極性を示している。このように出力の正・負の極性が入れ替わった状態を出力の極性が反転していると呼ぶ。
【００１７】
またＡＤＣＬＫはこの出力ＯＵＴＳ、ＯＵＴＮのＡ／Ｄ変換を行うためのサンプリングクロックで出力ＯＵＴＳ、ＯＵＴＮはこのＡＤＣＬＫの立ち上がりのタイミングでアナログデータを取り込みデジタルデータへの変換を行うものとする。
【００１８】
ＰＦＬＡＧはＯＵＴＳ、ＯＵＴＮの極性を判定するタイミングを制御するクロックであり、識別結果をハイレベル／ローレベルで記載したパルスがＭＯＤＥである。
【００１９】
１ビット目、３ビット目、４ビット目においては光強度が強くなるとＯＵＴＳ出力は電圧が上昇し（正極性）、ＯＵＴＮ端子出力は電圧が低下する(負極性)。
【００２０】
２ビット目、５ビット目では出力端子の極性が反転し、光が強くなるとＯＵＴＳ端子は電圧が低下し（負極性）、ＯＵＴＳ出力は電圧が上昇する（正極性）。
【００２１】
出力端子がＯＵＴＳ、ＯＵＴＮのどちらの極性であるかによって信号の読み出しの種類を２値の判定を行うことができる。そのため、たとえばフォトダイオードが飽和する範囲内の輝度であるか、フォトダイオードが飽和しているかの判別を出力端子の極性で識別することができる。
【００２２】
したがって図１においては２ビット目と５ビット目においてフォトダイオードが飽和する以上の光量であるため光量の順番は光量の低い順に、「３ビット目＜１ビット目＜４ビット目＜２ビット目＜５ビット目」となる。
【００２３】
このようにフォトダイオードの信号と、フォトダイオードが飽和した際のワイドダイナミックレンジ信号との二回の読み出しを行うこと無く、どちらか必要な方の信号情報とフォトダイオードが飽和したかの判定をする情報を得ることができる。そのため、フレームレートの低下を防ぎながら高ダイナミックレンジの画像情報の得ることができる。この際全画素に対してこのような読み出し方法を行なっても良いし、一部の画素に対して２つの信号の内いずれか一方を出力する動作を行なっても良い。すべての画素において本実施形態の読み出し方法を適用せずとも効果は得られる。これは他の実施形態においても同様である。
【００２４】
このようにして出力の極性で判定した、飽和、非飽和の情報を基にデータの処理を変更することで広いダイナミックレンジを実現する。例えば反転したビットに関しては、信号にゲインをかけた後、フォトダイオードの飽和レベル相当の出力と加算するという処理方法が可能になる。
【００２５】
なおＰＦＬＡＧにおける飽和、非飽和を判別するタイミングは１ビット分の出力期間内のどのタイミングでもよい。しかしながら本実施形態のようにＡ／Ｄ変換サンプリングのタイミングよりも先に、極性の判別を行い、その後Ａ／Ｄ変換を行うことが特に効率が良い。
【００２６】
これは事前に判定し判定結果がわかっていることで、Ａ／Ｄ変換後のデジタルデータの格納先をすでに決めた後Ａ／Ｄ変換を行うことができ、データの処理がスムーズに成るためである。図２の極性判定手段１３０は、極性の判定結果に応じて、Ａ／Ｄ変換を制御する。
【００２７】
図２は、本発明の第１の実施形態による固体撮像装置の等価回路図であり、図１の出力形態を実現するために効果的な等価回路の例である。また図３は図２の等価回路を駆動する動作タイミング図である。
【００２８】
１０１はフォトダイオードである。１０２は転送ＭＯＳＦＥＴである。１０３はリセットスイッチである。１０４は増幅ＭＯＳＦＥＴである。１０５はセレクトスイッチである。１０８はコンパレータである。１０９は定電流源である。１１０はラッチ回路である。１１１はＡＮＤ論理回路である。１１２はＡＮＤ論理回路である。１１３はスイッチＭＯＳＦＥＴである。１１４はスイッチＭＯＳＦＥＴである。１１５は保持容量である。１１６は保持容量である。１１７はスイッチＭＯＳＦＥＴである。１１８はスイッチＭＯＳＦＥＴである。１２０は差動増幅器である。
【００２９】
蓄積期間Ａにおける明時レベルが飽和レベルを超えていない画素については、蓄積期間Ａにおける暗時レベルを保持容量１１５に、明時レベルを保持容量１１６に保持する。蓄積期間Ａにおける明時レベルが飽和レベルを超えた画素に関しては、蓄積期間Ｂにおける暗時レベルと明時レベルを入れ替えて、明時レベルを保持容量１１５に、暗時レベルを保持容量１１６に保持し、差動増幅器１２０を介し読み出す。以下に図２の回路図と図３の動作タイミング図を用いて図１に示す出力端子の波形を実現する方法について詳細に説明する。
【００３０】
図２は固体撮像装置における複数に配置された画素のうち、２つの画素を抜き出したものである。また図３はその駆動パルスを示すタイミング図である。なお図２におけるＭＯＳトランジスタはすべてＮ型のＭＯＳトランジスタでありスイッチとして用いた際ゲート電極がハイレベルとなることでオン状態となるものとする。
【００３１】
図２においてｐｉｘ１、ｐｉｘ２は単位画素である。ｐｉｘ１、ｐｉｘ２は、光電変換素子であるフォトダイオード１０１と、フォトダイオード１０１で発生した信号を増幅する増幅手段である増幅ＭＯＳＦＥＴ１０４と、増幅ＭＯＳＦＥＴ１０４の入力を所定電圧にリセットするリセットスイッチ１０３から成る。さらに、フォトダイオード１０１と増幅ＭＯＳＦＥＴ１０４のゲート電極との導通を制御する画素転送スイッチ１０２、垂直共通出力線Ｖｌｉｎｅ１と増幅ＭＯＳＦＥＴ１０４の出力との導通を制御するセレクトスイッチ１０５が設けられている。
【００３２】
読み出し動作に先だって、所定の露光時間Ａが経過し、フォトダイオード１０１には光電荷が蓄積されているものとする。まず画素リセットパルスＰＲＥＳがハイレベルからローレベルとなり、増幅ＭＯＳＦＥＴ１０４のゲート電極のリセットが解除される（ｔ０）。
【００３３】
このゲート電極の電圧は、画素リセットスイッチ１０３がオンしているときに５極管領域にあれば、画素リセットスイッチ１０３のゲートハイレベルから閾値分だけ低下した電圧となり、３極管領域にあれば、ＶＤＤ電圧となる。そして、画素リセットスイッチ１０３がオフする際に、これらの電圧よりもわずかに低下する。これは、画素リセットスイッチ１０３がオンしている状態で形成される反転層電荷の流入や、画素リセットスイッチ１０３のゲートとソース間の寄生容量を介したフィードスルーによるものである。
【００３４】
ゲート電圧のリセットが解除された後の電圧をノイズレベルとして読み出しを行う（ｔ１）。増幅ＭＯＳＦＥＴ１０４はソースフォロア動作をし、ソースフォロアの出力が出力線Ｖｌｉｎｅ１上に暗時出力として現れる。
【００３５】
このときコンパレータ１０８の＋入力端子ＶＳＡＴには電源電圧ＶＤＤレベルが入力されており、Ｖｌｉｎｅ上の暗時出力はＶＤＤレベルよりも低い電圧であるためコンパレータ１０８の出力はハイレベルである。このためＡＮＤ論理回路１１１、ラッチ回路１１０を介してスイッチＭＯＳＦＥＴ１１３のゲート電圧はＰＴＮのタイミングでコントロールされる。
【００３６】
したがってＰＴＮがローレベルとなる瞬間に、暗時出力に対応したＶｌｉｎｅの電圧が保持容量１１５にサンプリングされる。なお、本実施形態ではコンパレータの＋入力端子をＶＤＤレベルとしたが暗時出力よりも十分に高い電圧であればＶＤＤで無くとも同様の効果が得られる
【００３７】
つづいて、画素において、信号ＰＴＸがハイレベルになり、画素転送スイッチ１０２が一定期間オンとなり（ｔ２）、フォトダイオード１０１に蓄積された光電荷が増幅ＭＯＳＦＥＴ１０４のゲート電極に転送される。この結果、ゲート電位は、転送された電荷をＱ、ゲート部の容量をＣＦＤとすると、Ｑ／ＣＦＤだけ暗時電圧から低下する。これに対応して、出力線Ｖｌｉｎｅ上には明時出力が現れる。
【００３８】
暗時出力のサンプリングと同様にコンパレータ１０８の＋入力端子ＶＳＡＴはＶＤＤレベルと成る。Ｖｌｉｎｅの電圧はＶＤＤレベルよりも低い電圧であるためコンパレータ１０８の出力はハイレベルでありＡＮＤ論理回路１１２、ラッチ回路１１０を介してスイッチＭＯＳＦＥＴ１１４ゲート電圧はＰＴＳのタイミングでコントロールされる。
【００３９】
したがってＰＴＳがローレベルになる瞬間（ｔ３）に増幅トランジスタ１０４のソースフォロアのバラツキとリセットＭＯＳトランジスタ１０３のリセットバラツキを含む明時出力に対応したＶｌｉｎｅの電圧が保持容量１１６にサンプリングされる。
【００４０】
以上の動作により保持容量１１５には所定の蓄積時間Ａにおける暗時レベル、保持容量１１６には蓄積時間Ａにおける明時レベルが保持されている。
【００４１】
ここでＶＳＡＴ端子の電圧をＶＤＤレベルから画素飽和レベルＶＳＡＴへと電圧を変化させる（ｔ４）。このＶＳＡＴ電圧はフォトダイオードが飽和した電荷を読み出した際に増幅トランジスタ１０４のソースフォロア動作の出力を介し、Ｖｌｉｎｅに現れた信号レベルに相当する。コンパレータ１０８はＶｌｉｎｅの電圧がこのＶＳＡＴ電圧よりも低い画素に関しては、コンパレータ１０８はハイレベルを出力し、ＶＳＡＴ電圧よりも高い画素はローレベルを出力する。ここで、Ｖｌｉｎｅの電圧がＶＳＡＴ電圧よりも低い画素はフォトダイオードが飽和している画素であり、ＶＳＡＴ電圧よりも高い画素はフォトダイオードが飽和レベルに達していない画素である。
【００４２】
次に、ＰＬＡＴがハイレベルとなりこの時点でのコンパレータ１０８の出力レベルがラッチ回路１１０の出力に保持される。したがってこの後Ｖｌｉｎｅの出力レベルが変化して、ＶＳＡＴとＶｌｉｎｅの関係が逆転してもラッチ回路１１０の出力レベルは変化しない。
【００４３】
したがって次回の読み出しにおいて、フォトダイオード１０１が飽和レベルに達した画素のみＰＴＳ、ＰＴＮによって上書きされ、それ以外の飽和レベルに達していない画素はＰＴＳ、ＰＴＮのパルスで上書きされることは無く保持される（ｔ５）。
【００４４】
その後フォトダイオード１０１はＰＲＥＳ、ＰＴＸをともにハイレベルとすることでリセット動作を行い、ＰＴＸの立ち下がりより次の蓄積が開始される（ｔ６）。この後蓄積時間Ａより短い蓄積（蓄積期間Ｂとする）を行い、この蓄積時間Ｂに蓄えられた電荷を、先の蓄積期間Ａの動作とタイミングと同様に読み出し動作を行う。
【００４５】
ただしこの際、暗時に対応する電圧を読み出す際に、ＰＴＳをハイレベルにすることで保持容量１１６に保持し（ｔ７）、明時に対応する電圧を読み出す際にＰＴＮがハイレベルにすることで保持容量１１５に保持する（ｔ８）。したがって先ほどの蓄積期間Ａ時とはスイッチＭＯＳＦＥＴ１１３、１１４のゲート電圧制御パルスＰＴＳ、ＰＴＮのタイミングが逆転している。
【００４６】
以上の動作を行うことで蓄積時間Ａにおける明時レベルが飽和レベルを超えていない画素については、蓄積時間Ａにおける暗時レベルが保持容量１１５に、明時レベルが保持容量１１６に保持されている。飽和レベルを超えている画素は、蓄積時間Ｂの明時レベルが保持容量１１５に、暗時レベルが保持容量１１６に保持されている。保持容量１１５と１１６に保存された信号の差分演算をすることで、光応答成分が取得される。
【００４７】
この差分処理を行った結果、蓄積時間Ａにおける明時レベルが飽和レベルを超えていない画素に関しては、ＯＵＴＳ端子からは、光があたるとリファレンスレベルよりも電圧が上昇する正極性で出力する。そして、ＯＵＴＮ端子からは反対に光があたるとリファレンスレベルよりも電圧が低下する負極性で出力される。逆に飽和を超えた画素に関しては、蓄積期間Ｂにおける信号レベルが、出力信号ＯＵＴＳ端子からは負極性で、ＯＵＴＮは反対に正極性で読み出される。
【００４８】
極性判定手段１３０は、このＯＵＴＳとＯＵＴＮの極性を判断し蓄積期間Ａの出力であるか蓄積期間Ｂの出力であるか識別することが可能である。したがって蓄積期間Ａと蓄積期間Ｂとの二つの出力すべてを読み出す必要が無く、読み出し回数は二倍に増えることが無いためフレームレートの低下を防ぎながら、ダイナミックレンジの広い画像情報を得ることができる。
【００４９】
なお、本実施形態においては蓄積時間Ａと蓄積期間Ｂの信号の極性を反転させて出力するために、ＰＴＳ、ＰＴＮのタイミングをコントロールした。この際、ＰＴＳ、ＰＴＮを入れ替える代わりに、垂直出力線ＣＨＳ、ＣＨＮを入れ替えることや、ＯＵＴＳ、ＯＵＴＮを入れ替えても同様の効果が得られる。
【００５０】
またＶｌｉｎｅとスイッチ１１３、１１４の間にクランプ回路や、増幅回路を配置して保持容量に信号を保持する前に、信号の増幅やクランプ動作を行っても本実施形態における効果には代わりはない。
【００５１】
さらに本実施形態ではＶＳＡＴとＶｌｉｎｅとの比較を行うことでフォトダイオードの飽和レベルを判定した。この際、フォトダイオードの飽和判定はこのＶｌｉｎｅで行う必要は無く、結果としてフォトダイオードの飽和レベルが判定できれば他のノードにおける電圧を比較に用いても同様の効果が得られる。
【００５２】
（第２の実施形態）
図４は、本発明の第２の実施形態による固体撮像装置の出力端子の波形及びタイミング図である。図４におけるＯＵＴは固体撮像装置の出力であり、図１における固体撮像装置の出力をシングルエンド出力に置き換えた出力波形とタイミング図を示している。
【００５３】
図４のように差動出力ではなくシングルエンドの出力形態においても、リセットレベルと出力レベルの比較や、リファレンスレベルと出力レベルの比較を行うことで、フォトダイオードが飽和したか否かの判定を行うことができ同様の効果が得られる。上記のリセットレベルと出力レベルの比較は、図４におけるＡ、ＢのそれぞれのタイミングにおけるＯＵＴレベルの比較である。上記のリファレンスレベルと出力レベルの比較は、ＢのタイミングにおけるＶＲＥＦレベルとＯＵＴレベルとの比較である。
【００５４】
図５は図２の出力形態を実現するために効果的な固体撮像装置の等価回路の例である。図５において、図２と同様の個所については同一符号を用いており説明を省略する。また図５の等価回路の詳細な説明に関しては第１の実施形態と同様であるため詳細な説明に関しては説明を省略する。また図５の動作タイミングに関しては図３と同一タイミングであるため、図面は図３と共通であり説明を省略する。
【００５５】
図５の出力形式はＣＨＳとＣＨＮの差分出力信号をリファレンス電圧ＶＲＥＦ基準に出力する差動アンプ１２１を有する。第１の実施形態と同様に蓄積時間Ａにおける明時レベルが飽和レベルを超えていない画素については、蓄積時間Ａにおける暗時レベルが保持容量１１５に、明時レベルが保持容量１１６に保持されている。飽和レベルを超えている画素は、蓄積時間Ｂの明時レベルが保持容量１１５に、暗時レベルが保持容量１１６に保持されている。その後、保持容量１１５と１１６に保存された信号の差分演算をすることで、光応答成分が取得される。
【００５６】
この差分処理を行った結果、蓄積時間Ａにおける明時レベルが飽和レベルを超えていない画素に関しては、ＯＵＴ端子からは、光があたるとリファレンスレベルよりも電圧が上昇する正極性で出力する。逆に飽和を超えた画素に関しては、蓄積期間Ｂにおける信号レベルが、出力信号ＯＵＴ端子からはリファレンスレベルよりも電圧が低下する負極性で出力する。
【００５７】
極性判定手段１３０は、このＯＵＴレベルのＶＲＥＦレベルに対する極性を判断し蓄積期間Ａの出力であるか蓄積期間Ｂの出力であるか識別することが可能である。したがって蓄積期間Ａと蓄積期間Ｂとの二つの出力すべてを読み出す必要が無く、読み出し回数は二倍に増えることが無いためフレームレートの低下を防ぎながら、ダイナミックレンジの広い画像情報を得ることができる。
【００５８】
（第３の実施形態）
図６は、本発明の第３の実施形態による固体撮像装置の等価回路図であり、図１の出力形態を実現するために第１の実施形態とは異なる効果的な等価回路の例である。図１と同一の出力形態を実現することが可能である。本実施形態を用いると低照度信号として、受光素子に蓄積される光電荷を読み出した信号を、また高照度信号を受光素子から漏れる光電荷を読み出した信号とした二つの信号を、極性を変更させて読み出すことが可能となる。
【００５９】
本実施形態においては図１の差動出力形式を実現するための説明であるが図４に示したシングルエンド出力形式の等価回路の出力形態でも同様の方式が可能であるが第２の実施形態と本実施形態との組み合わせであるため詳細な説明は省略する。
【００６０】
以下この極性の反転をさせて読み出しを行うための動作を図６の等価回路図と図７の駆動タイミング図を用いて詳細に説明する。
【００６１】
図６は、複数に配置された画素のうち２つの画素を抜き出したものである。また図７はその駆動パルスを示すタイミング図である。図６、７において図２、３と同一な部分には同符号を付してある。
【００６２】
図６における単位画素ｐｉｘ１、ｐｉｘ２は、保持容量１２２と、この保持容量１２２と増幅ＭＯＳＦＥＴ１０４のゲート電極との導通を制御する接続スイッチ１２１とを図２に対して追記された構成となっている。また接続スイッチ１２１の制御パルスがＰＣＳＳＥＬである。
【００６３】
蓄積期間における明時レベルが飽和レベルを超えていない画素については、蓄積期間における暗時レベルを保持容量１１５に、明時レベルを保持容量１１６に保持させる。飽和レベルを超えた画素に関しては、保持容量を入れ替えフォトダイオードから溢れ出した電荷分を保持容量１１５に、そのときの暗時レベルを保持容量１１６に保持し、差動増幅器１２０を介し読み出す。このようにしてフォトダイオード出力と、フォトダイオードからの溢れ出した電荷の読み出しとを、出力の極性を反転させて読み出すことを実現している。
【００６４】
読み出し動作にさきだって、所定の露光時間が経過し、フォトダイオード１０１には光電荷が蓄積されているものとする。またこの際、選択スイッチ１２１は導通状態であり、リセットスイッチ１０３は非導通状態である。そのため、フォトダイオードに蓄積可能な電荷量を超えた電荷分に関しては転送スイッチ１０２を介して増幅ＭＯＳＦＥＴのゲート容量ＣＦＤと保持容量１２２（以下ＣＳ）との和（ＣＦＤ＋ＣＳ）に蓄えられているものとする（ｔ０）。
【００６５】
始めにＰＣＳＳＥＬをローレベル、スイッチ１２１をオフにして容量ＣＦＤと容量ＣＳを切り離したのち、ＰＲＥＳを一定期間ハイレベル、リセットスイッチ１０３をオンする（ｔ１）。この後のフォトダイオードの暗時レベルを保持容量１１５に、明時レベルを保持容量１１６にサンプリングする動作は第２の実施形態と同様であるため説明を省略する（ｔ２〜ｔ３）。
【００６６】
またコンパレータ１０８、ラッチ回路１１０の動作も第２の実施形態と同様であり、飽和レベルを超えた画素のみ、保持容量１１５、１１６の上書きを行う。それ以外の飽和レベルに達していない画素に関しては、次回のＰＴＳ、ＰＴＮのパルスにより上書きされることは無く保持される。
【００６７】
この後フォトダイオードに溢れ出した電荷の読み出しを行う。まずリセットＭＯＳＦＥＴ１０３がオン・オフすることで増幅ＭＯＳＦＥＴ１０４のゲート電極リセットが行われ、さらにリセットが解除される（ｔ４）。このとき、ゲート電極を含む画素の寄生容量に暗時に対応する電圧が保持される。増幅ＭＯＳＦＥＴ１０４はソースフォロア動作をし、ソースフォロアの出力が出力線Ｖｌｉｎｅ上に暗時出力として現れる。
【００６８】
この暗時に対応する電圧を、ＰＴＳを一定期間ハイレベルとすることで、フォトダイオード１０１が飽和レベルに達した画素のみ保持容量１１６に保持する（ｔ５）。
【００６９】
つづいて、画素において保持容量１２２と容量ＣＦＤとの導通スイッチ１２１が一定期間オンとなり保持容量１２２に保持されたフォトダイオードから溢れた光電荷分と増幅ＭＯＳＦＥＴ１０４のゲート電極の容量ＣＦＤとの二つ容量間で容量分割される（ｔ６）。この結果、ゲート電位は、保持電荷をＱｃｓとすると、Ｑｃｓ／（ＣＦＤ＋ＣＳ）だけ暗時電圧から低下する。増幅ＭＯＳＦＥＴ１０４はソースフォロア動作をし、ソースフォロアの出力が出力線Ｖｌｉｎｅ上に保持容量１２２に保持された第二信号成分として現れる。
【００７０】
この第二信号成分に対応する電圧を、ＰＴＮを一定期間ハイレベルとすることで、フォトダイオード１０１が飽和レベルに達した画素のみ保持容量１１５に保持する（ｔ７）。
【００７１】
このとき暗時レベルに対応する電圧を保持容量１１６に、明時レベルに対応した溢れ電荷分の読み出しを保持容量１１５に保持している。そのため、先ほどのフォトダイオードに蓄積した信号成分、暗時レベル成分とはＰＴＳ、ＰＴＮのタイミングが逆転しており出力の極性が逆になる。
【００７２】
以上の動作を行うことでフォトダイオードに蓄積された明時レベルが飽和レベルを超えていない画素については、暗時レベルが保持容量１１５に、明時レベルが保持容量１１６に保持されている。明時レベルが飽和レベルを超えている画素は、容量ＣＳに保持された溢れ電荷を信号とする明時レベルを保持容量１１５に、暗時レベルを保持容量１１６に保持している。保持容量１１５と１１６に保存された信号の差分演算をすることで、光応答成分が取得される。
【００７３】
この差分処理を行った結果、フォトダイオードにおける明時レベルが飽和レベルを超えていない画素は出力信号ＯＵＴＳ端子からは正極性で、出力端子ＯＵＴＮ端子からは負極性で読み出される。フォトダイオードに蓄積された明時レベルが飽和レベルを超えた画素に関しては、ＯＵＴＳ端子から保持容量１１２に蓄積された溢れ電荷成分が負極性で、ＯＵＴＮ端子からは正極性で読み出される。
【００７４】
極性判定手段１３０は、このＯＵＴＳとＯＵＴＮの極性を判断しフォトダイオードの出力であるかフォトダイオードから溢れた電荷の信号出力であるかを識別することが可能である。したがってフォトダイオードと、溢れ出した電荷の二つの出力すべてを読み出す必要が無く、フォトダイオードが飽和した画素のみ溢れた電荷の出力を読み出すため、読み出し回数は二倍に増えることが無い。そのため、フレームレートの低下を防ぎながらダイナミックレンジの広い画像情報を得ることができる。
【００７５】
なお本実施形態ではフォトダイオードの電荷と溢れた電荷をそれぞれ読み出した。この際、フォトダイオードの信号を読み出した後、ＣＦＤのリセットを行わずスイッチ１２１を導通させてＣＳに保持した溢れ電荷とフォトダイオードの電荷を加算して読み出しても、同様の効果が得られる。
【００７６】
またフォトダイオードの蓄積電荷と、フォトダイオードから溢れた電荷とを二つの信号として極性を反転させている。この際、たとえばフォトダイオードの蓄積電荷をリニアに変換した読み出し出力と、ＭＯＳのサブスレッショルド特性等を用いて対数変換した読み出し出力とで極性を反転して読み出しても本実施形態の効果は十分に得られる。
【００７７】
第１〜第３の実施形態は、デジタルカメラやカメラ付き携帯電話などに搭載されるＣＭＯＳイメージセンサにおいて広いダイナミックレンジが望まれているイメージセンサに適用できる。また、広いダイナミックレンジが望まれてかつ、高フレームレートを要求するカメラシステムに特に適用できる。
【００７８】
第１〜第３の実施形態によれば、固体撮像装置のダイナミックレンジ拡大を目的に画素から読み出される低照度信号、高照度信号の異なる二つの信号の信号極性を逆極性にできる。どちらか一方の信号のみを出力しても、極性判断手段を用いることで信号の特定が可能になる。
【００７９】
従って、特許文献１〜特許文献３で必要であった信号出力回数を二回から一回に減らすことができ、ダイナミックレンジの広い画像情報を確保しつつフレームレートを高速化することができる。
【００８０】
また、低照度信号、もしくは高照度信号の識別を目的に識別用信号を設ける必要がなく、入出力パッド、及び配線の引き回しが不要になり配置、及び配線に関する自由度を増すことができる。
【００８１】
以上のように、第１〜第３の実施形態では、光電変換素子は、フォトダイオード１０１に対応し、光電変換により電荷を生成する。読み出し手段は、セレクトスイッチ１０５に対応し、前記生成された電荷の信号を読み出す。極性付与手段は、ＡＮＤ論理回路１１１，１１２、ＭＯＳＦＥＴ１１３，１１４，１１７，１１８、保持容量１１５，１１６、及び差動増幅器１２０（又は１２１）に対応する。前記極性付与手段は、前記生成された電荷量が基準値ＶＳＡＴより少ないときの信号と基準値ＶＳＡＴより多いときの信号とが相互に逆極性になるように前記読み出された信号に極性を付与する。
【００８２】
また、レベル検出手段は、コンパレータ１０８及びラッチ回路１１０に対応し、前記読み出された信号のレベルを検出する。前記極性付与手段は、前記レベル検出手段による検出結果を基に前記極性を付与する。
【００８３】
第１の実施形態では、前記読み出し手段は、第１の蓄積時間Ａに前記光電変換素子で生成された電荷を第１の信号として読み出し、前記第１の蓄積時間Ａよりも短い第２の蓄積時間Ｂに前記光電変換素子で生成された電荷を第２の信号として読み出す。前記極性付与手段は、前記生成された電荷量が基準値ＶＳＡＴより少ないときには前記第１の信号に極性を付与し、前記生成された電荷量が基準値ＶＳＡＴより多いときには前記第２の信号に極性を付与して出力する。
【００８４】
第３の実施形態では、前記読み出し手段は、前記光電変換素子に蓄積された電荷を第１の信号として読み出し、前記光電変換素子から溢れた電荷を第２の信号として読み出す。前記極性付与手段は、前記生成された電荷量が基準値ＶＳＡＴより少ないときには前記第１の信号に極性を付与し、前記生成された電荷量が基準値ＶＳＡＴより多いときには前記第２の信号に極性を付与して出力する。また、前記第１の信号は入射光量に比例した信号であり、前記第２の信号は入射光量の対数に比例した信号である。
【００８５】
第１〜第３の実施形態では、極性判定手段１３０は、前記極性付与手段により極性が付与された信号の極性を判定する。前記極性判定手段１３０は、前記判定された極性に応じて、前記判定した信号のアナログ／デジタル変換を制御する。例えば、極性の判定結果に応じて、アナログ／デジタル変換後のデジタルデータの格納先を制御する。
【００８６】
第１〜第３の実施形態では、前記光電変換素子を複数有し、各画素において互いに逆極性に切り替えられた信号のいずれか一方のみを出力する。
【００８７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１の実施形態による固体撮像装置の出力波形図及びタイミング図である。
【図２】本発明の第１の実施形態による固体撮像装置の等価回路図である。
【図３】本発明の第１の実施形態による固体撮像装置の動作タイミング図である。
【図４】本発明の第２の実施形態による固体撮像装置の出力波形図及びタイミング図である。
【図５】本発明の第２の実施形態による固体撮像装置の等価回路図である。
【図６】本発明の第３の実施形態による固体撮像装置の等価回路図である。
【図７】本発明の第３の実施形態による固体撮像装置の駆動を示すタイミング図である。
【符号の説明】
【００８９】
１０１  フォトダイオード
１０２  転送ＭＯＳトランジスタ
１０３  リセットスイッチ
１０４  増幅ＭＯＳＦＥＴ
１０５  セレクトスイッチ
１０８  コンパレータ
１０９  定電流源
１１０  ラッチ回路
１１１  ＡＮＤ論理回路
１１２  ＡＮＤ論理回路
１１３  スイッチＭＯＳＦＥＴ
１１４  スイッチＭＯＳＦＥＴ
１１５  保持容量
１１６  保持容量
１１７  スイッチＭＯＳＦＥＴ
１１８  スイッチＭＯＳＦＥＴ
１２０  差動増幅器
１２１  差動増幅器
【図１】
2009100216.tif 000003
【図２】
2009100216.tif 000004
【図３】
2009100216.tif 000005
【図４】
2009100216.tif 000006
【図５】
2009100216.tif 000007
【図６】
2009100216.tif 000008
【図７】
2009100216.tif 000009