(57)【要約】【課題】  積層セラミックコンデンサの外部電極を、ペースト電極層などを形成することなく、内部電極の露出面に直接めっきを行うことにより形成する場合、めっき層の膜応力が大きいと、接合不良やめっき膨れの不具合が出ることがあった。【解決手段】  前記外部電極の少なくとも内部電極と直接接続される部分がめっき層からなり、前記めっき層の膜応力が、１００ＭＰａ以下の圧縮応力、または１００ＭＰａ以下の引張応力であることを特徴とする。【選択図】  図１
2009267146.tif 000002
【特許請求の範囲】
【請求項１】
複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体に対し、前記積層体の表面に露出した内部電極層を電気的に接続するよう複数の外部電極が形成された積層セラミック電子部品において、
前記外部電極の少なくとも内部電極と直接接続される部分がめっき層からなり、
前記めっき層の膜応力が、１００ＭＰａ以下の圧縮応力、または１００ＭＰａ以下の引張応力であることを特徴とする、積層セラミック電子部品。
【請求項２】
前記めっき層の主成分が、Ｎｉ、またはＣｕであることを特徴とする、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記めっき層が電解めっきによって得られためっき層であることを特徴とする、請求項２に記載の積層セラミック電子部品。
【請求項４】
前記めっき層の上に、さらにめっき層が形成されていることを特徴とする、請求項１〜３に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層セラミック電子部品に関するものであり、特に、積層セラミック電子部品の外部電極に関するものである。
【背景技術】
【０００２】
従来より、積層セラミック電子部品として代表的な積層セラミックコンデンサは、複数の積層された誘電体セラミック層と、その界面に沿って形成された複数の層状の内部電極とを含む積層体に対し、前記積層体の表面に露出した内部電極を電気的に接続するよう複数の外部電極が形成されている。この従来の積層セラミックコンデンサの例を図４に示す。
【０００３】
図４によると、積層体１０２における、複数の内部電極１０４が露出する面、および複数の内部電極１０５が露出する面に、これらの複数の内部電極を電気的に接続するよう、外部電極が形成されている。一般的な外部電極の形成方法は、まず金属成分とガラス成分とを含む金属ペーストを前記露出する面に塗布し、熱処理して焼き付けることにより、ペースト電極層１０６および１０７が形成される。
【０００４】
そして、ペースト電極層１０６および１０７の表面に、Ｎｉを主成分とする第１のめっき層１０８および１０９が形成され、さらにその表面に、Ｓｎを主成分とする第２のめっき層１１０および１１１が形成される。すなわち外部電極は、ペースト電極層、第１のめっき層、および第２のめっき層の３層構造より形成される。
【０００５】
外部電極は、積層セラミックコンデンサがはんだを用いて基板に実装される際に、はんだとの濡れ性の高さが求められる。同時に、電気的に絶縁された状態の複数の内部電極を電気的に接続する役割が求められる。はんだ濡れ性の確保の役割はＳｎを主成分とする第２のめっき層１１０および１１１が果たしており、内部電極の電気的接続の役割は、ペースト電極層１０６および１０７が果たしている。第１のめっき層１０８および１０９は、はんだ実装時にはんだ喰われを防ぐため、第２のめっき層１１０および１１１の下地として役割をなしている。
【０００６】
しかし、ペースト電極層１０６および１０７は、その厚みが数十μｍ〜数百μｍと大きい。したがって、この積層セラミックコンデンサの寸法を一定の規格値に収めるためには、このペースト電極層の体積を確保する必要が生じる分、静電容量確保のための実効体積を減少させる必要が生ずる。一方、めっき層はその厚みが数μｍ程度であるため、仮に第１のめっき層および第２のめっき層のみで外部電極を構成できれば、実効体積をより多く確保することができる。
【０００７】
たとえば、特許文献１には、積層体の内部電極層の露出した側壁面に対し、側壁面に露出した内部電極層が短絡されるようにその全面に無電解めっきによって導電性金属層を析出させる方法が開示されている。
【０００８】
一方で、一般に、めっきによって形成されためっき層は、ある程度の膜応力、すなわち圧縮応力または引張応力を有する。特許文献１のように、少なくともめっき層を有する積層セラミック電子部品においては、めっき層の有する膜応力の寄与を考慮する必要がある。
【０００９】
たとえば、特許文献２では、セラミック電子部品本体と、その表面に形成されたペースト電極タイプの外部電極と、その上に形成されたＮｉめっき膜とを備えるセラミック電子部品が開示されており、かつ、Ｎｉめっき膜の膜応力が５０ｋｇｆ／ｍｍ2以下、すなわち約４９０ＭＰａ以下とすれば、熱的や機械的な応力が印加されてもクラックが生じにくい旨が記載されている。
【特許文献１】特開昭６３−１６９０１４号公報
【特許文献２】特開平２００２−１７０７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１のようにセラミック積層体の内部電極露出面に対して、ペースト電極層を挟まずに直接めっき層を形成する場合は、特許文献２のように膜応力が４９０ＭＰａ程度では、不具合が生じることがわかった。
【００１１】
具体的には、めっき層の膜応力が圧縮応力である場合、すなわち膜が平面方向に伸びようとする場合は、めっき層の表面に多数のめっき膨れが顕著に発生するという問題があった。これは、被めっき面がセラミックと内部電極とが混在する面であることから被めっき面の凹凸が激しく、圧縮応力が緩和されにくくなったためと考えられる。
【００１２】
また、めっき層の膜応力が引張応力である場合、すなわち膜が平面方向に縮もうとする場合は、めっき層の端部のセラミック積層体に対する固着力が低くなり、内部電極との接合不良の問題が生じるという問題があった。これは、被めっき面がセラミックと内部電極とが混在する面であることから被めっき面の凹凸が激しく、めっき層の固着力が従来より低くなったためと考えられる。
【００１３】
本発明はこのような問題点に鑑みなされたものであって、積層セラミック電子部品の外部電極を、膜応力が非常に小さいめっき層のみで形成することにより、実効体積率に優れ、かつ外観と信頼性に優れた外部電極を有する積層セラミック電子部品を提供するものである。
【課題を解決するための手段】
【００１４】
すなわち本発明は、複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体に対し、前記積層体の表面に露出した内部電極層を電気的に接続するよう複数の外部電極が形成された積層セラミック電子部品であって、前記外部電極の少なくとも内部電極と直接接続される部分がめっき層からなり、前記めっき層の膜応力が、１００ＭＰａ以下の圧縮応力、または１００ＭＰａ以下の引張応力であることを特徴とする。
【００１５】
また、本発明の積層セラミック電子部品は、前記めっき層の主成分が、Ｎｉ、またはＣｕであることが好ましい。
【００１６】
さらに、本発明の積層セラミック電子部品は、前記めっき層が電解めっきによって得られためっき層であることが好ましい。
【００１７】
なお、本発明の積層セラミック電子部品においては、前記めっき層の上に、さらにめっき層が形成されていてもよい。
【発明の効果】
【００１８】
本発明によれば、外部電極が実質的にめっき層のみで形成されるため、実効体積率に優れたセラミック電子部品を得ることができる。また、めっき層の膜応力が圧縮応力である場合、この圧縮応力が１００ＭＰａ以下と非常に小さいため、発生防止困難であっためっき膨れを効果的に防ぐことができる。また、めっき層の膜応力が引張応力である場合、この引張応力が
１００ＭＰａ以下と非常に小さいため、発生防止困難であった内部電極との接合不良を効果的に防ぐことができる。
【発明を実施するための最良の形態】
【００１９】
本発明の積層セラミック電子部品は、内部電極の露出面に対する外部電極の形成において、ペースト電極、スパッタ電極、蒸着電極などを伴わず、内部電極の露出面に対し、直接めっき層を形成することが前提となる。本発明の積層セラミック電子部品の一例である、積層セラミックコンデンサの例を図１に示す。
【００２０】
図１によれば、積層セラミックコンデンサ１において、複数の積層された誘電体セラミック層３と、前記誘電体セラミック層の界面に沿って形成された複数の内部電極４、５とを含む積層体２に対し、前記積層体２の表面に露出した複数の内部電極４、５をそれぞれ電気的に接続するよう、外部電極が形成される。外部電極は、まず内部電極４、５の露出する面に対し、第１のめっき層６、７が形成される。その上に必要に応じて耐はんだ喰われの役割をなす第２のめっき層８、９が形成され、さらにその上に必要に応じてはんだ濡れ性を確保するための第３のめっき層１０、１１が形成されることにより構成される。第２のめっき層８、９にはＮｉなどが用いられ、第３のめっき層１０、１１にはＳｎやＡｕなどが用いられる。また、外部電極はこのような３層構造である必要はなく、用途に応じて１層構造や２層構造であってもよい。
【００２１】
そして、本発明においては、第１のめっき層６、７の膜応力が非常に小さいことが特徴である。膜応力が圧縮応力である場合、圧縮応力が１００ＭＰａ以下である。また、膜応力が引張応力である場合、引張応力が１００ＭＰａ以下である。また、図１の積層セラミックコンデンサにおいては、膜応力が問題となるのは第１のめっき層６、７のみである。第２のめっき層８、９や第３のめっき層１０、１１には殆ど膜応力は発生せず、また仮に若干発生しても殆どセラミック積層体には影響しない。
【００２２】
そして、第１のめっき層の主成分は特に限られるものではないが、セラミック素体上へのつきまわりを重視するとＣｕなどが好ましく、耐はんだ喰われ性を重視するとＮｉなどが好ましい。
また、Ｃｕ、Ｎｉはめっき浴に添加剤を入れることにより膜応力を制御しやすく、この点においても好ましい。
【００２３】
また、第１のめっき層は、通電処理を行う電解めっきで形成されたものであることが好ましい。この場合は、被めっき面の少なくとも一部には導電成分が必要であり、これには内部電極の露出端が利用される。また、別の導電成分としては、予め付着された金属微粒子などがあげられる。
【００２４】
次に、本発明のセラミック電子部品の製造方法について、図１の積層セラミックコンデンサを例にとり説明する。
【００２５】
めっき前の積層体２は、露出している複数の内部電極４、５が、それぞれ電気的に絶縁された状態になっている。まず、電解めっきを行い、この内部電極４、５の露出部分に対し、めっき液中の金属イオンを析出させる。そして析出しためっき析出物をさらに成長させ、隣り合う内部電極４、５の露出部におけるめっき析出物を互いに接続させる。これを内部電極４、５の露出する全面にて進めることにより、内部電極４、５の露出する面に対し、直接、均質で緻密な第１のめっき層６、７を形成する。
【００２６】
いわば、本発明におけるめっき方法は、めっき析出物の成長力および展性の高さを利用したものである。電解めっきの場合は、誘電体セラミック層３の厚みが１０μm以下である場合、前記成長しためっき析出物が互いに接続しやすくなるので好ましい。
【００２７】
また、めっき前における、内部電極４、５の露出する面に対する内部電極の引っ込み量が、１μｍ以下であることが好ましい。これが１μmより大きいと、内部電極４の露出部分に電子が供給されにくく、めっき析出が生じにくくなるためである。この引っ込み量を小さくするには、サンドブラストやバレル研磨などの研磨を行えばよい。
【００２８】
さらに、めっき前における、内部電極４、５の露出する面に対して内部電極の端部が突出していることが好ましい。これは、サンドブラストなどの研磨条件を適宜調整することにより達成されるが、この研磨の際に内部電極４、５の突出した部分が被めっき面に平行な方向に伸びるため、隣り合う内部電極端部に析出しためっき析出物が互いに接続するのに要するめっき成長が低減される。この場合、誘電体セラミック層３の厚みが２０μｍ以下であれば、前記成長しためっき析出物が互いに接続しやすくなるので好ましい。
【００２９】
なお、第１のめっき層６、７が形成されれば、第２のめっき層８、９や第３のめっき層１０、１１は通常の電解めっきにて容易に形成できる。
【００３０】
次に、めっき方法の詳細について、電解めっきを例にとり説明する。
【００３１】
電解めっきの場合は、例えば、給電端子を備える容器中に、前記外部電極を形成する前の積層体および導電性メディアを投入し、金属イオンまたは金属錯体を含むめっき浴に浸漬し、前記容器を回転、揺動、または振動させながら通電する方法である。
【００３２】
このとき、めっき浴に各種添加剤を含有させておくと、通電により金属が析出する際、膜応力が様々な値に変化する。この各種添加剤は、市販のもを用いることができる。したがって、各種添加剤と、その他の条件、すなわち温度やｐＨなどを制御することにより、膜応力を所定の範囲に制御する。
【００３３】
また、第１のめっき層６、７を形成した後、熱処理を行うことによっても、膜応力を変化させることのできる場合がある。
【００３４】
なお、本発明のセラミック電子部品における外部電極は実質的にめっき層のみからなるが、複数の内部電極の接続に直接関わらない部分においてであれば、ペースト電極が形成されていても差し支えない。たとえば、内部電極が露出する端面に隣接する面へも外部電極を延長させたい場合には、厚膜ペースト電極を形成させてもよい。この場合、はんだ実装が行いやすくなるとともに、めっき層の端部からの水分浸入が効果的に防止される。
【００３５】
セラミック電子部品としては、積層セラミックコンデンサが代表的であるが、積層チップインダクタ、積層チップサーミスタなどにも応用可能である。すなわちセラミック層は、互いに電気的に絶縁されている状態であれば、その材質は特に問われるものではない。たとえば、誘電体セラミックに限らず、圧電体セラミック、半導体セラミック、磁性体セラミックなどでも構わないし、樹脂を含んだものでも構わない。もちろん、積層型の電子部品に限らず、内部電極を含まない単純なセラミック電子部品にも適用可能である。
【００３６】
また、図１の積層セラミックコンデンサにおいては、外部電極は１対であるが、外部電極が複数対備えるアレイタイプのものであってもよい。
【実験例】
【００３７】
［試料となる積層セラミックコンデンサの作製］
以下、本発明の積層セラミック電子部品の実験例について説明する。この実施例は、ある特定の積層体に対し、様々な膜応力を示す第１のめっき層を形成し、その影響をみたものである。なお、第２のめっき層および第３のめっき層は形成していない。
【００３８】
被めっき物として、長さ１.９０ｍｍ、幅１.０５ｍｍ、厚み１.０５ｍｍの積層セラミックコンデンサ用の積層体を用意した。誘電体層はチタン酸バリウム系誘電体材料からなり、内部電極はＮｉを主成分とするものであった。また、隣り合う内部電極間の誘電体層の厚みは１.０μｍであり、内部電極層の厚みは０.８μｍであり、内部電極層数は４２０層であった。
【００３９】
この積層体を乾燥後、研磨剤を用いてサンドブラスト処理を行い、内部電極の露出する積層体の面に対する内部電極の平均突出量を１μｍとした。
【００４０】
次に、上記積層体５００個を、容積３００ｍＬの回転バレル中に投入し、それに加えて、１.３mmφの鋼球を１００ｍＬ投入した。
【００４１】
一方で、Ｎｉ電解めっき浴とＣｕ電解めっき浴とを用意した。一方は、硫酸ニッケル、塩化ニッケル、ほう酸を主成分とする、ｐＨが４.２で浴温６０℃のワット浴であった。このワット浴をベースとし、表１の試料番号１〜１１に記載の添加剤を表１に示す量だけ添加し、それぞれ試料番号１〜１１用のめっき浴とした。
【００４２】
もう一方は、ピロリン酸銅を主成分とする、ｐＨが８.７で浴温２５℃の上村工業社製電解Ｃｕめっき浴であった。この電解Ｃｕめっき浴をベースとし、表１の試料番号１４〜１７に記載の添加剤を表１に示す量だけ添加し、それぞれ試料番号１４〜１７用のめっき浴とした。
【００４３】
前記回転バレルを、それぞれの試料番号のめっき浴に浸漬し、周速２.６ｍ／分にて回転させながら、電流密度０.１８Ａ／ｄｍ2にて通電を開始した。このようにして、内部電極の露出する積層体の表面に、厚み６μｍのＮｉめっき層またはＣｕめっき層が形成された。
【００４４】
次に、回転バレルよりそれぞれの試料番号の積層体を取り出した。このうち、試料番号１０、１１の積層体においては、５００個の積層体を二つのグループに二分し、この片方のグループの試料のみ、８００℃の窒素雰囲気中にて２時間熱処理を行い、これをそれぞれ試料番号１２、１３とした。熱処理を行わなかったもう片方のグループについては、そのまま試料番号１０、１１のままとした。このようにして、積層セラミックコンデンサの評価試料１〜１７を得た。
【００４５】
【表１】
2009267146.tif 000003
【００４６】
［試料の測定］
次に、得られた積層セラミックコンデンサにおいて、形成したＮｉめっき層およびＣｕめっき層の膜応力を、５００μｍのコリメータ径を有するμ−ＸＲＤ（微小部X線回折装置）を用いた側傾法により測定した。試料１〜１７における膜応力を表２に示す。なお、表２に記載の膜応力は、マイナスの値である場合は圧縮応力であり、プラスの値である場合は引張応力である。
【００４７】
次いで、試料番号１〜１７の積層セラミックコンデンサにおいて、以下のようにして、Ｎｉめっき層およびＣｕめっき層の内部電極との接合試験を行った。すなわち、まず、１５０℃で６０分間保持して２２時間室温放置した後に、初期の静電容量を測定した。この後、４０Ｖの電圧を５秒間印加し、その後ショートさせる、というサイクルを５サイクル行った。その後、１５０℃で６０分間保持して２２時間室温放置した後に、試験後の静電容量を測定した。この試験後の静電容量が初期の静電容量に対して１％以上変動していたチップを不良と判定した。この試験を１００個の試料について行い、不良率を表２に示した。
【００４８】
次に、試料番号１〜１７の積層セラミックコンデンサにおいて、Ｎｉめっき層およびＣｕめっき層の表面を観察し、めっき膨れの有無を調査した。この観察において１０μｍ径以上のめっき膨れが１つでも存在したチップは不良とし、１００個の試料について観察した不良率の結果を表２に示した。
【００４９】
【表２】
2009267146.tif 000004
【００５０】
［測定結果の分析］
表２の結果より、膜応力に対する接合不良発生率の変化を図２に示す。また、膜応力に対するめっき膨れ発生率の変化を図３に示す。
【００５１】
図２によると、接合不良に関しては、膜応力が圧縮応力の場合は問題ないが、引張応力の場合は１００ＭＰａを超えると急峻に増加することがわかる。
【００５２】
また、図３によると、めっき膨れに関しては、膜応力が引張応力の場合は問題ないが、圧縮応力の場合は１００ＭＰａを超えると急峻に増加することがわかる。
【００５３】
以上より、本発明のようにセラミック積層体の内部電極露出面に対して、ペースト電極層を挟まずに直接めっき層を形成する場合は、めっき層の膜応力が積層セラミック電子部品の信頼性に対し、従来以上に大きな影響を与える。特に、圧縮応力または引張応力が１００ＭＰａという非常に小さい値において臨界点を有する。
【図面の簡単な説明】
【００５４】
【図１】本発明の積層セラミック電子部品の一例である積層セラミックコンデンサの断面図。
【図２】接合不良発生率の膜応力に対する変化を表すグラフ。
【図３】めっき膨れ発生率の膜応力に対する変化を表すグラフ。
【図４】従来の積層セラミックコンデンサの断面図。
【符号の説明】
【００５５】
１          積層セラミックコンデンサ
２          積層体
３          誘電体セラミック層
４、５      内部電極層
６、７   第１のめっき層
８、９      第２のめっき層
１０、１１  第３のめっき層
１０６、１０７  ペースト電極層
【図１】
2009267146.tif 000005
【図２】
2009267146.tif 000006
【図３】
2009267146.tif 000007
【図４】
2009267146.tif 000008