(57)【要約】【課題】低コストで高解像度かつ実効感度の高いセンサ装置、エリアセンサ装置、および、この光センサ素子を内蔵した画像表示装置を提供する。【解決手段】入射光Ｌ１側に、少なくともセンサ素子２を被覆するように設置された遮光部と遮光部の中に設けた開口部に形成された集光部６とで構成されたマイクロレンズ３の集光部が、センサ素子２上に集光された光のスポットが該センサ素子２の光電変換層２ｂに到達するように設置される。これにより、入射光Ｌ１をセンサ素子２の光電変換層２ｂに集光し、センサ素子２の実効効率を向上し、かつ遮光部により、隣接センサ素子への迷光をカットする。【選択図】図６Ａ
2009130276.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成された光センサ素子と、更にその上部もしくは前記絶縁基板を介して前記光センサ素子と対向するように形成されたマイクロレンズとで構成された光センサ装置であって、
前記マイクロレンズは、少なくとも前記センサ素子を被覆するように設置された遮光部と、該遮光部の中に設けた開口部に形成された集光部とで構成され、
前記マイクロレンズの前記集光部の位置は、該マイクロレンズの集光部を通ってセンサ素子上に集光された光のスポットが前記センサ素子に有する光電変換層を含んで設置されていることを特徴とする光センサ装置。
【請求項２】
請求項１において、
前記マイクロレンズの前記集光部の位置は、該マイクロレンズの集光部を通ってセンサ素子上に集光された光のスポットが前記センサ素子に有する光電変換層を含み、かつ該センサ素子全体は含まずに設置されていることを特徴とする光センサ装置。
【請求項３】
絶縁基板上に形成され、マトリクス状に配置された光センサ素子と、更にその上部もしくは前記絶縁基板を介して前記光センサ素子と対向するようにされたマイクロレンズとで構成された画像表示装置であって、
前記マイクロレンズは、遮光部と遮光部の中に設けた開口部に形成された集光部の対が、光センサ素子の上部に1対１対応でマトリクス状に配置された、もしくは前記マトリクス状に配置された前記光センサ素子の上部全体を覆う遮光部と、該遮光部の中に、前記光センサ素子の上部に1対１対応でマトリクス状に配置された複数の開口部に形成された集光部とで構成され、
前記マイクロレンズの集光部の位置は、該マイクロレンズの集光部を通ってセンサ素子上に集光された光のスポットが、前記センサ素子に有する光電変換層を含んで設置されていることを特徴とする画像表示装置。
【請求項４】
請求項３において、
前記マイクロレンズの集光部の位置は、該マイクロレンズの集光部を通って前記センサ素子上に集光された光のスポットが、該センサ素子に有する光電変換層を含み、かつ該センサ素子全体を含まずに設置されていることを特徴とする画像表示装置。
【請求項５】
請求項３または４において、
前記マトリクス状に配置された前記光センサ素子の周辺部に、該マトリクス状に配置された複数の光センサ素子のセンシング動作、及び該光センサ素子からの複数の出力を増幅し、信号処理する機能を持つセンサドライバ回路が形成され、
かつ、前記センサドライバ回路は、前記絶縁基板上に形成された薄膜トランジスタ、ダイオード等のスイッチ素子で構成され、
かつ、前記光センサ素子に有する光電変換層は、前記スイッチ素子を構成する能動層と同じ半導体薄膜で形成されていることを特徴とする画像表示装置。
【請求項６】
請求項５において、
前記半導体薄膜は、多結晶シリコン膜、もしくは多結晶シリコンゲルマニウム膜であることを特徴とする画像表示装置。
【請求項７】
請求項１又は２において、
前記光センサ素子はゲート、ソース、ドレイン、チャネルで構成される薄膜トランジスタ型の素子であり、
前記マイクロレンズの集光部の位置は、該マイクロレンズの集光部を通ってセンサ素子上に集光された光のスポットが、ドレイン、ソース２つの電極のうち、センサ動作時に高電圧側となる電極とチャネルとの境界部、もしくは境界部近傍の前記チャネル側の上部に到達できるように設置されていることを特徴とする光センサ装置。
【請求項８】
請求項７において、
前記薄膜トランジスタ型のセンサ素子における前記ゲートが、ドレイン、ソース２つの電極のうち、センサ動作時に低電圧側となる電極に電気的に短絡されていることを特徴とする光センサ装置。
【請求項９】
請求項７において、
前記薄膜トランジスタ型のセンサ素子における、少なくともセンサ動作時に高電圧側となる電極とチャネルとの間に、ソース、ドレイン、チャネルと同じ半導体層で作成された低不純物導入層が設けられており、
前記低不純物導入層の不純物の濃度は、光非照射、電圧非印加条件下において、１×１０19個／ｃｍ3以下であり、かつ前記マイクロレンズの集光部の位置は、該マイクロレンズの集光部を通って前記センサ素子上に集光された光のスポットが、前記低不純物導入層に到達できるように設置されていることを特徴とする光センサ装置。
【請求項１０】
請求項１又は２において、
前記光センサ素子は、同一の半導体材料の膜で形成され、アクセプタタイプの不純物が導入されて電荷輸送の主たる担体が正孔である層（Ｐ層）と、不純物が導入されない真性層（Ｉ層）と、ドナータイプの不純物が導入されて電荷輸送の主たる担体が電子である層（Ｎ層）とで構成されるＰＩＮ型のダイオード素子、もしくは前記Ｐ層とＩ層とＮ層およびＩ層の上部に形成されたゲートとで構成されるゲート付きのＰＩＮ型のダイオード素子であり、
前記マイクロレンズの集光部の位置は、該マイクロレンズの集光部を通ってセンサ素子上に集光された光のスポットが、前記Ｉ層に到達できるように設置されていることを特徴とする光センサ装置。
【請求項１１】
請求項１０において、
前記該マイクロレンズの集光部の位置は、該マイクロレンズの集光部を通って前記センサ素子上に集光された光のスポットが、前記Ｉ層において前記Ｐ層に接する領域に到達できるように設置されていることを特徴とする光センサ装置。
【請求項１２】
請求項１０において、
前記マイクロレンズの集光部の位置は、該マイクロレンズの集光部を通ってセンサ素子上に集光された光のスポットが、前記Ｉ層において前記Ｐ層に接する領域を除いた領域に到達できるように設置されていることを特徴とする光センサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜基板上に形成した薄膜光センサ素子を用いた光センサ装置と画像表示装置に係り、特に、Ｘ線撮像装置、生体認証用近赤外線検出装置などの光センサアレイ、または、光センサを用いたタッチパネル機能、調光機能、入力機能を、表示パネルに内蔵した画像表示装置、例えば、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、無機ＥＬディスプレイ、ＥＣ（Electro Chromic）ディスプレイに使用される低温プロセス半導体薄膜トランジスタ、低温プロセス光伝導素子又は低温プロセス光ダイオード素子に好適なものである。
【背景技術】
【０００２】
Ｘ線撮像装置は、医療用装置として欠かせないものになっており、装置操作の簡素化、装置の低コスト化は急務となっている。また、最近では生体認証の一手段として、指静脈、手のひら静脈認証が注目されており、これらの情報の読み取り装置の開発が望まれている。これらの装置では、情報読み取りのために、外光検出用に、一定の面積を占める光センサアレイ、いわゆる、エリアセンサが必要であり、このエリアセンサを低コストで提供することが要求される。この要求から、ガラス基板に代表される安価な絶縁性基板上に、半導体形成プロセス（プレナプロセス）によって、エリアセンサを形成する方法が、下記非特許文献１で提案されている。
【０００３】
エリアセンサとは別の製品分野で光センサが要求されているものとして、中小型ディスプレイがある。中小型ディスプレイは、携帯電話、デジタルスチルカメラ、ＰＤＡ（携帯情報端末）といったモバイル機器の表示用途や車載用ディスプレイとして利用され、多機能化、高性能化が必要とされている。光センサは、調光機能（下記非特許文献２）、画像取り込み機能（下記非特許文献３）をディスプレイに付加するための、有力な手段として注目されている。
【０００４】
しかし、中小型ディスプレイでは、大型ディスプレイと異なり、パネルコストが低いため、光センサやセンサドライバを実装することによるコスト上昇は許されない。したがって、ガラス基板上に、画素回路を半導体形成プロセス（プレナプロセス）を利用して形成する時に、同時に光センサ素子やセンサドライバを形成し、コスト上昇を抑える技術が有効な技術となると考えられている。
【０００５】
以上の製品群において生じる課題は、安価な絶縁性基板上に、光センサ素子やセンサドライバを同時に形成する必要があることである。センサドライバは、通常、ＬＳＩで構成され、単結晶シリコンウェハ上に形成されたＭＯＳトランジスタ、または、それに順ずる高性能なスイッチ素子が必要とされる。安価な絶縁性基板上に、高性能なスイッチ素子を形成するためには、以下の技術が有効である。
【０００６】
アクティブマトリクス方式の液晶ディスプレイ、有機ＥＬディスプレイ、イメージセンサの画素、および画素駆動回路を構成するスイッチ素子として、チャネルが多結晶シリコンもしくは多結晶シリコンゲルマニウムで構成される薄膜トランジスタ（以下「多結晶シリコンＴＦＴ」、「多結晶シリコンゲルマニウムＴＦＴ」という）が開発されている。多結晶シリコンＴＦＴ、多結晶シリコンゲルマニウムＴＦＴは、他の駆動回路素子に比べ、駆動能力が大きい点で有利であり、画素と同一のガラス基板上に周辺駆動回路を搭載することができる。これにより、回路仕様のカスタム化、画素設計、形成工程の同時進行による低コスト化や、駆動ＬＳＩと画素の接続部の機械的脆弱性回避による高信頼化が実現できると期待される。
【０００７】
多結晶シリコンＴＦＴ、多結晶シリコンゲルマニウムＴＦＴは、コスト面の要請からガラス基板上に形成される。ガラス基板上にＴＦＴを形成するプロセスでは、ガラスの耐熱温度がプロセス温度を規定する。ガラス基板に熱的ダメージを与えることなく、高品質な多結晶薄膜を形成する方法として、エキシマレーザを用いて、前駆シリコン層を溶融、再結晶化する方法（ＥＬＡ法：Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌ）がある。この形成法で得られた多結晶シリコンＴＦＴは、従来の液晶ディスプレイに使用されているＴＦＴ（チャネルが非晶質シリコンで構成される）に比べ、駆動能力は１００倍以上に改善されるため、ドライバなど一部の回路がガラス基板上に搭載できる。
【０００８】
光センサをガラス基板上に形成する場合、光センサ素子は、開発コスト、開発期間の観点から、上記ＴＦＴで培われた製造方法を踏襲できるものであることが望ましい。光センサ素子は一般的に、光を受けて、その光のエネルギーにより電子と正孔の対を発生させる光電変換層、発生した電子、正孔対を電流として取り出すための２つ以上の電極によって構成されている。センサ素子の種類によっては、これらに加えて、絶縁層や、光電変換層と同じ層であるが、該当部分の発生電荷は光電流に寄与しないバッファ層などを含む。
【０００９】
非特許文献２、及び非特許文献３で適用されている光センサ素子は、アクセプタタイプの不純物が導入され、電荷輸送の主たる担体が正孔である層（Ｐ層）、不純物が導入されない真性層（Ｉ層）、ドナータイプの不純物が導入され、電荷輸送の主たる担体が電子である層（Ｎ層）で構成される、横方向に電流が流れるＰＩＮ型ダイオード素子であり、Ｐ層、Ｉ層、Ｎ層は、いずれも多結晶シリコン膜で形成されている。この他、Ｉ層の上部、もしくは、下記非特許文献４にあるように下部にゲート電極を設けたゲート付きＰＩＮ型ダイオード素子、あるいはＴＦＴ自体をセンサ素子として用いることも可能である。
【００１０】
生体認証装置は、センサ素子をマトリクス状に並べたセンサアレイ部を有する。センサアレイ部は、生体情報を画像信号として取得する機能を持ち、一般にＣＭＯＳセンサ、もしくはＣＣＤカメラで構成される。ＣＭＯＳセンサ、ＣＣＤカメラは、読み取り領域に対し受光領域が狭いため、受光面側に縮小光学系などが付加され、厚みが大きい構成となる。近年、パーソナルコンピュータなどのログイン、ＡＴＭ（自動預け入れ払い出し装置）、入退室管理のセキュリティー対策としての応用等が検討され、装置の薄型化、低コスト化が望まれている。
【００１１】
絶縁基板上に構成されたセンサ素子は、センサアレイの面積を低コストで拡大でき、縮小光学系が不要となることから、上記の目的に合致する装置を提供できる。上記の多結晶シリコン膜、もしくは多結晶シリコンゲルマニウム膜を用いて絶縁基板上に構成したセンサ素子は、低コストでコンパクト、かつ機械的強度に優れたセンサパネルを提供できる反面、感度に課題がある。多結晶化工程、もしくはＴＦＴ性能からの要求により、これらの膜の厚さは、１００ｎｍ以下に限定される。膜厚を１００ｎｍ以上にした場合、膜全体が充分に結晶化できない、あるいはスイッチＴＦＴのオフ状態時、リーク電流値が大きくなるという不具合が発生する。光センサの観点から見た場合、膜厚が小さいことは必ずしも好ましいことではない。
【００１２】
図１は、多結晶シリコン膜の膜厚を５０ｎｍ、５０００ｎｍとした時の光吸収率の波長依存性を説明する図である。図１において、太実線は５０ｎｍとした時の、また細点線は５０００ｎｍとした時の光吸収率特性を示す。膜厚が薄い（５０ｎｍ）場合、４００ｎｍ以上の光は５割以下しか吸収されない。特に、６００ｎｍ以上の高波長側は殆ど透過してしまう。膜厚を厚くすると光波長側の吸収率は増加する。図１では、膜厚５０００ｎｍの場合の光吸収率を示した。光センサの感度を決める因子は、吸収率以外にも光励起キャリアの平均寿命等があるが、本発明で用いる材料、膜厚の条件下では、主に膜厚が感度に効く因子となる。
【００１３】
また、エリアセンサの課題として、センサ素子同士が隣接している故に、着目するある一個の光センサ素子が、本来近傍のセンサ素子に検出されるべき光（以下迷光と呼ぶ）を検出してしまうという問題がある。この場合、着目するセンサ素子は、本来の光強度と、検出すべきではない光強度との和に対応する信号を出力することになり、シグナルとノイズの比（Ｓ/Ｎ）が小さくなってしまう。そのため、迷光はできるだけ抑制することが望ましい。
【００１４】
下記特許文献１に記載の方法は、迷光を抑制するために有効な手段である。センサ素子に対し光が入射する側にピンホールを開口させた遮光層を設け、その上部にピンホールに焦点が合うように、マイクロレンズアレイを形成する。これにより、一個のマイクロレンズ入射した光のみが集光され、対応したセンサ素子に検知されることとなる。
【非特許文献１】テクノロジー  アンド  アプリケーションズ  オブ  アモルファスシリコン  第２０４頁から第２２１頁（Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ ｏｆ Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ ｐｐ２０４−２２１）
【非特許文献２】シャープ技法  第９２号（２００５年）第３５頁から第３９頁（ＳＨＡＲＰ Ｔｅｃｈｎｉｃａｌ Ｊｏｕｒｎａｌ ｖｏｌ．９２ (２００５) ｐｐ３５−３９）
【非特許文献３】ディスプレイ国際会議予稿集  第３５９頁から第３６２頁(Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐｓ （２００３) ｐｐ３５９−３６２)
【非特許文献４】アクティブマトリクスフラットパネルディスプレイ国際会議予稿集  第２１５頁から第２１８頁（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ (２００７) ｐｐ２１５−２１８）
【特許文献１】特開平６−２４４３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
特許文献１に記載された方法の場合、ピンホールはセンサ素子に対し小さく、また集光された光の内、ピンホールより大きい径の部分はセンサに到達しない。従って、感度が低い光センサ素子に対しては、有効な方法とはいえない。また、この方法によるセンサ装置の作製工程では、センサ素子の位置とピンホールの位置、およびレンズアレイの位置の３つの対象に対して位置合わせを行わなくてはならない。工程の簡素化の観点からは、位置合わせの対象は少ないことが望ましい。
【００１６】
本発明は、光センサ素子と、センサドライバ回路（必要に応じて、画素回路、その他回路）とを、同一の絶縁膜基板上に、プレナプロセスを用いて形成し、センサドライバ回路を内蔵した低コストで高解像度かつ実効感度の高いセンサ装置、エリアセンサ装置、および、この光センサ素子を内蔵した画像表示装置を提供することを課題とする。
【課題を解決するための手段】
【００１７】
本発明は、上記課題を解決するための手段として、絶縁性基板上に光センサ素子を形成し、光が入射する側に、少なくともセンサ素子を被覆するように設置された遮光部と、遮光部の中に設けた開口部に形成された集光部とで構成されたマイクロレンズを、その集光部が、センサ素子上に集光された光のスポットが、センサ素子の光電変換層を含むように、かつセンサ素子全体を含まないように設置されているセンサ装置を提供する。これにより、入射光をセンサ素子の光電変換層に集光し、センサの実効効率を向上し、かつ、遮光部により、隣接センサ素子に検知されるべき入射光をカットし、迷光を低減することが可能となる。
【００１８】
あるいは、上記マイクロレンズを、センサ素子上に集光された光のスポットが、センサ素子の光電変換層に含まれるように配置することにより、更に実効変換効率が高い光センサ装置を提供することができる。
【００１９】
ここで触れる光のスポットとは、以下の領域を指す。集光部を通ってセンサ素子表面に到達する光は、一般に強度分布を持つ。例えば、集光部が円形の凸レンズ上であった場合、センサ素子上では、中心に向かってエネルギー密度が増すような同心円状の強度分布を持つ。センサ素子が検出できる光のエネルギー強度には、最小値が存在し、それは検出波長や、熱雑音、センサ固有のノイズによる。ノイズに起因する出力電流値（暗時のセンサ素子出力）をＩdarkとすると、センサ素子が検出できる光のエネルギー密度の最小値（ＬMIN）は
ＬMIN ＝（ｈν／γ）×（Ｉdark ／ｑ
となる。ｈはプランク定数、νは各検出光の周波数、ｑは素電荷、γはセンサ素子としての光電変換効率である。集光された光のうち、エネルギー密度がＬMIN以上となる領域を光のスポットと定義する。例えば、膜厚５００ｎｍの非晶質シリコンで作製したＴＦＴをセンサ素子に用いた場合、可視光に対する最小値（ＬMIN）は、およそ１０-5 から１０-6 Ｗ／ｍ2である。
【００２０】
又、本発明は、上記の特徴を有する光センサ素子とマイクロレンズの対を、同一絶縁基板上にマトリクス状に並べることにより、低コストで高解像度かつ実効感度の高いエリアセンサ装置を提供する。
【００２１】
本発明の別の手段として、上記マトリクス状に配置された光センサ素子の周辺部に、光センサ素子アレイのセンシング動作、及び光センサ素子アレイからの複数の出力を増幅、信号処理する機能を持つセンサドライバ回路が形成され、かつセンサドライバ回路は、センサ素子の光電変換層を形成する半導体膜と同じ膜で能動層を形成した薄膜トランジスタ、ダイオード等のスイッチ素子で構成されることを特徴としたエリアセンサ装置を提供する。スイッチ素子の特性を確保するために、上記の半導体薄膜は、多結晶シリコン膜、もしくは多結晶シリコンゲルマニウム膜とすると良い。
【００２２】
本発明で提供されるセンサ素子の例として、薄膜トランジスタ型の素子がある。この場合、マイクロレンズの集光部の位置は、集光部を通ってセンサ素子上に集光された光のスポットが、ドレイン、ソース２つの電極のうち、センサ動作時に高電圧側となる電極とチャネルとの境界部、もしくは、境界部近傍のチャネル側の上部に到達できるように設置した形で提供される。本発明のセンサ素子では、光電変換層は高電圧側となる電極とチャネルとの境界部近傍のチャネル側にあたり、その他のチャネル領域は、背景技術で記載したバッファ層となる。従って、このような設置にすると、光は集光されてセンサの光電変換層に到達し、変換効率の高いセンサ装置が提供できる。このセンサ装置の変形例として、ゲートが、ドレイン、ソース２つの電極のうち、センサ動作時に低電圧側となる電極に、電気的に短絡されている装置があるが、このデバイスはダイオードに相当する。センサ動作時はいわゆる逆電圧を印加されている場合に相当し、光電変換層は同じく、高電圧側となる電極とチャネルとの境界部、もしくは、境界部近傍のチャネル側の上部となる。
【００２３】
更に、変換効率を向上させる手段として、センサ動作時に高電圧側となる電極とチャネルとの間に、ソース、ドレイン、チャネルと同じ半導体層で作成された低不純物導入層が設けると、空乏層が低不純物導入層へ伸長し、より広い面積の光電変換層を得る。その部分に、光のスポットが到達できるようにマイクロレンズを設置することにより、更に変換効率の高いセンサ装置が提供できる。充分な空乏層伸長効果を得るためには、低不純物導入層の不純物量は、光非照射、電圧非印加条件下において、１×１０19 個／ｃｍ3 以下であることが望ましい。
【００２４】
本発明で提供されるセンサ素子の別の例として、同一の半導体層で形成されたアクセプタタイプの不純物が導入され、電荷輸送の主たる担体が正孔である層（Ｐ層）、不純物が導入されない真性層（Ｉ層）、ドナータイプの不純物が導入され、電荷輸送の主たる担体が電子である層（Ｎ層）で構成される、ＰＩＮ型のダイオード素子、もしくはＰ層、Ｉ層、Ｎ層、Ｉ層の上部に形成されたゲートとで構成されるゲート付きのＰＩＮ型のダイオード素子がある。これらのセンサ素子では、光電変換層はＩ層となる。従って、マイクロレンズの集光部の位置は、集光部を通ってセンサ素子上に集光された光のスポットがＩ層を含むか、Ｉ層に含まれる様に設置されたセンサ装置を提供する。
【００２５】
更に、変換効率を向上するために、マイクロレンズの集光部を通ってセンサ素子上に集光された光のスポットが、Ｉ層において、Ｐ層に接する領域に到達できるように設置されているセンサ装置を提供する。この領域では電界が集中し、発生した電荷は効率よく収集されるため、出力のより大きいセンサ装置が提供できる。
【００２６】
信号強度の大きさではなく、安定性を重視する場合は、マイクロレンズの集光部を通ってセンサ素子上に集光された光のスポットが、Ｉ層において、Ｐ層に接する領域を除いた領域に到達できるように設置されているセンサ装置を提供する。先に述べたように、電界はＩ層において、Ｐ層に接する領域に集中するため、それ以外の領域では、電界の変位は小さく、値は小さいが、安定した出力を供給するセンサ装置が提供できる。
【発明の効果】
【００２７】
本発明によれば、低コストで高解像度かつ実効感度の高いセンサ装置、エリアセンサ装置、および、この光センサ素子を内蔵した画像表示装置を提供できる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の最良の実施形態を実施例の図面を参照して詳細に説明する。
【実施例１】
【００２９】
図２は、本発明に係る光センサ装置の概念図である。図２の（ａ）は、絶縁基板上に形成された光センサ素子と、更にその上部にされたマイクロレンズとで構成された光センサ装置の断面図、図２の（ｂ）は、絶縁基板上に形成された光センサ素子（以下、単にセンサ素子、あるいはセンサとも言う）と、絶縁基板を介して光センサ素子と対向するようにされたマイクロレンズとで構成された光センサ装置の断面図である。図２の（ｃ）は、図２の（ａ）の場合は上面から、図２の（ｂ）の場合は下面から観察した時のセンサ装置の平面図である。
【００３０】
光センサ素子２は、絶縁基板１上に形成され、マイクロレンズ３は、光センサ素子２を被覆するように設置された遮光部５と、遮光部５の中に設けた開口部に形成された集光部６とで構成される。マイクロレンズ３の集光部６の位置は、マイクロレンズの集光部を通って集光された光が、光センサ素子２の光電変換層２ａを含むように設置されている。遮光部５は、迷光をより完全に遮蔽するために、より広い領域を被覆していることが望ましいが、少なくともセンサ２を覆うように形成されていれば良く、それより広い領域は、被覆していてもいなくても良い。２ｂは光電変換層２ａ以外の部分（電極、絶縁層、バッファ層）を示す。
【００３１】
集光部６は、所望の波長帯の光に対し透明かつレンズの役割を果たす必要がある。必要な透過率、屈折率は、光センサ素子２の感度、所望の波長帯、用途別の要求性能に依存するが、それに応じて材料を選択すると良い。集光部６の面積は検出領域内（図２Ｂ全体）でなるべく広く取り、かつ光センサ素子２の光電変換層２aに集光させることが望ましい。集光された光をＬ２で示す。これにより、検出領域内に入射した光をなるべく多く光電変換層２aで電流に変換でき、実効的な光電変換効率を向上させることができる。遮光部５に関しては、必ずしも全波長帯において黒体である材料を選択する必要は無い。所望の波長帯の光に対し、透過率が１％以下の材料であれば充分である。
【００３２】
図３Ａは、本発明に係る別の光センサ装置の概念図である。図３Ａの（ａ）は絶縁基板１上に形成された光センサ素子２と、更にその上部にされたマイクロレンズ３とで構成された光センサ装置の断面図、図３Ａの（ｂ）は、絶縁基板１上に形成された光センサ素子２と、絶縁基板１を介して光センサ素子２と対向するようにされたマイクロレンズ３とで構成された光センサ装置の断面図である。図３Ｂは、図３Ａの（ａ）の場合の上面から、図３Ａの（ｂ）の場合は下面から観察した時のセンサ装置の平面図である。図２Ａ、図２Ｂに示した装置との違いは、マイクロレンズ３の集光部６の位置がマイクロレンズ３の集光部６を通って集光された光Ｌ２が、センサ素子２の光電変換層２ａに含まれるように設置されている点である。
【００３３】
このような構成にすることで、集光された光Ｌ２は全て光電変換層２ａに届けられることとなる。集光部６を構成する材料として、図２Ａ、図２Ｂの場合と同一の材料を選択した場合、開口面積（集光部６が占める面積）は、図３Ａ、図３Ｂの場合は、図２Ａ、図２Ｂの場合に比べ、小さくなってしまう。しかし、集光部６の材料の最適化（例えば、屈折率、透過率の高い材料を選択）を行えば、開口面積を拡大することができ、実効的な光電変換効率を向上させることができる。
【００３４】
図４Ａおよび図４Ｂは、本発明に係るエリアセンサ装置の概念図である。図４Ａおよび図４Ｂに示す装置は、図２Ａ、図２Ｂで説明したセンサ素子２とマイクロレンズ３の対（遮光部と集光部の４対の断面を示す）をマトリクス状に配置したものに相当する。光センサ素子２はマトリクス状に絶縁基板１上に形成され、更にその上部、もしくは絶縁基板１を介して光センサ素子２と対向するように設けたマイクロレンズで構成される（図４Ａ、図４Ｂは上部に貼りあわせた例を示す）。マイクロレンズ３の集光部の位置は、マイクロレンズ３の集光部を通って集光された光が、センサ素子２の光電変換層（検出領域Ｒ１）を含むように設置されている。
【００３５】
図４Ａの場合、マイクロレンズ３は、遮光部と遮光部の中に設けた開口部に形成された集光部の対（ここでは４対）が、光センサ素子２の上部に1対１対応でマトリクス状に配置されていることが特徴である。必ずしも遮光部５は、マトリクス状に配置された光センサ素子群全体を被覆する必要は無いが、被覆することで迷光をより厳密に低減することが可能となる。図４Ｂの場合、マイクロレンズ３を構成している遮光部５は、マトリクス状に配置された光センサ素子２の上部全体を被覆している。遮光部５の中に形成された複数の集光部６は、光センサ素子２の上部に１対１対応となるようにマトリクス状に配置されている。
【００３６】
図５Ａ、図５Ｂは、本発明に係るエリアセンサ装置の別の概念図である。図５Ａ、図５Ｂの装置は、図３Ａ、図３Ｂで示したセンサ素子２とマイクロレンズ３の対をマトリクス状に配置したものに相当する。光センサ素子が、マトリクス状に分布するように、絶縁基板１上に形成され、更にその上部、もしくは絶縁基板１を介して光センサ素子２と対向するように、マイクロレンズ３をされた構成となっている（図５Ａ、図５Ｂは上部に貼りあわせた例を示す）。マイクロレンズ３の集光部６の位置は、マイクロレンズ３の集光部６を通って集光された光Ｌ２が、センサ素子２の光電変換層（検出領域Ｒ１）に含まれるように設置されている。
【００３７】
図５Ａの場合、マイクロレンズ３は、遮光部５と遮光部の中に設けた開口部に形成された集光部６の対が、光センサ素子２の上部に1対１対応でマトリクス状に配置されていることが特徴である。図５Ｂの場合、マイクロレンズ３を構成している遮光部５はマトリクス状に配置された光センサ素子２の上部全体を被覆していることが特徴である。遮光部５の中に形成された複数の集光部６は、光センサ素子２の上部に1対１対応となるようにマトリクス状に配置されている。
【００３８】
図６Ａ、図６Ｂは、本発明に係るエリアセンサ装置の別の概念を説明する図である。図６Ａは断面図、図６Ｂは図６Ａの平面図である。図４Ａ，図４Ｂもしくは図５Ａ、図５Ｂのエリアセンサの周辺部に、センサ素子２が形成されている同じ絶縁基板１上に形成された薄膜トランジスタ、ダイオード等のスイッチ素子ＴＲで構成されるドライバ回路２５が内蔵され、スイッチ素子ＴＲの能動層は、光センサ素子２の光電変換層２ｂを形成する半導体薄膜７と同じ膜で形成されている。２Ｍはマトリクス状に配置された光船さ素子とマイクロレンズからなるセンサ部である。
【００３９】
ドライバ回路２５は配線２６で各センサ素子２と電気的に接続されており、センサ素子２のセンシング動作、リセット、及びセンサ素子からの複数の出力を増幅、信号処理する機能を持つ。ドライバ回路２５の性能はそれを構成するスイッチ素子の特性で決まる。良好な特性を持つスイッチ素子を作製するためには、半導体膜を良質なものにする必要がある。絶縁基板１上に形成できる半導体膜としては、例えば、先の背景技術の項で触れた多結晶シリコン膜、もしくは多結晶シリコンゲルマニウム膜が挙げられる。
【００４０】
図７は、図６Ａ、図６Ｂのセンサ装置を構成するセンサ素子が薄膜トランジスタである場合のセンサ部分の断面図である。図７の（ａ）において、マイクロレンズ３で集光された入射光Ｌ１は、ドレイン、ソース２つの電極のうち、センサ動作時に高電圧側となる電極（高電圧側電極）２ｂＨに近いチャネルＣＨ側に到達するように集光部６が設置されている。センサ動作時に、光電変換層は、前記集光部２ａであるチャネルＣＨ、前記集光部以外の部分２ｂの一つである高電圧側電極２ｂＨの境界付近に数百ｎｍから数μｍの長さで形成される。図７の（ｂ）の場合、ゲート電極ＧＴの下部より光が入射するため、集光された光のスポットＬ２は光電変換層に光を集光すれば良いが、図７（ａ）の場合、ゲート電極ＧＴが入射光Ｌ１の経路を阻害する。ゲート電極ＧＴの直下の光電変換層へは、回折、散乱等で入射光を導くことになるが、入射光Ｌ１は集光され、エネルギー密度が大きいため、レンズで集光しない場合に比べ、実効的な変換効率向上の効果は充分に享受できる。
【００４１】
更に、効率を向上させるためには、検出したい光の波長帯に対し、透明な導電材料でゲート電極ＧＴを形成すれば良い。例えば、可視光から近赤外（波長にして４００から１０００ｎｍ）を透過させたい場合はゲート電極として、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）、ＺｎＯ（酸化亜鉛）、導電性ポリマーフィルムなどを用いると良い。図７では、ゲート電極ＧＴを、チャネルＣＨを基準として、絶縁基板１と対向する形で作製したが、チャネルＣＨを基準として、絶縁基板１と同じ側に作製しても良い。
【００４２】
センサ動作時はゲート電極の電圧を前記集光部以外の部分２ｂの他の一つである低電圧側電極２ｂＬの電圧以下とし、高電圧側電極２ｂＨの電圧を低電圧側電極２ｂＬの電圧より高い設定にする。すなわち、薄膜トランジスタをスイッチオフの状態で使用する。ゲート電極ＧＴの電圧を低電圧側電極２ｂＬの電圧と同じ値とする場合は、低電圧側電極２ｂＬとゲート電極ＧＴとを電気的に短絡すると良い。この場合、薄膜トランジスタは、ダイオードに逆バイアスを印加した場合と同等になる。
【００４３】
図８は、低電圧側電極とゲート電極ＧＴとを電気的に短絡した例とその等価回路図を示した図である。図８の（ａ）は断面図、図８の（ｂ）は等価回路（上側）と回路図（下側）である。図８の場合、低電圧側電極２ｂＬはコンタクトホールＨ１を介して、ゲート電極ＧＴはコンタクトホールＨ２を介して配線層２６と接続しており、両者は配線層２６を経由して電気的に短絡している。
【００４４】
図９は、図８のセンサ装置を構成するセンサ素子が図７の薄膜トランジスタを光センサ用途に改良した場合のセンサ部分の断面図である。図７の薄膜トランジスタとの違いは、センサ動作時に高電圧側電極２ｂＨとチャネルＣＨとの間に、ソース、ドレイン、チャネルと同じ半導体層で作成された低不純物導入層ＬＤ１が設けられている点である。図９の構成の場合、低不純物導入層ＬＤ１が光電変換層となる。すなわち、光電変換層はゲート電極ＧＴの外に引き出される。図９の（ａ）は入射光Ｌ１がゲート電極ＧＴ側から入ってくる場合、図９の（ｂ）は入射光Ｌ１がゲート電極ＧＴとは反対側から入ってくる場合を示す。
【００４５】
図９の（ａ）の場合のように、入射光Ｌ１がゲート電極ＧＴ側から入ってくる場合、集光された光Ｌ２は、ゲート電極ＧＴに経路を阻害されることなく光電変換層（低不純物導入層ＬＤ１）に入射できるため、実効的な変換効率が高い光センサを提供できる。低不純物導入層ＬＤ1の不純物濃度は小さいほど光電変換層が伸長するため、真性層であることが理想であるが、制御が難しいため、不純物を少量導入する。導入不純物濃度は、光非照射、電圧非印加条件下において、１×１０19 個／ｃｍ3 以下であること、導入原子は、薄膜トランジスタがＮ型トランジスタである場合は、りん（燐）を代表とするドナー原子、Ｐ型トランジスタである場合は、ボロンを代表とするアクセプタ原子を導入すると良い。
【００４６】
図９に記載の低不純物導入層ＬＤ２は必ずしも必要ではないが、通常の薄膜トランジスタの作製方法では、低不純物導入層ＬＤ１を形成する際、付随的に低不純物導入層ＬＤ２が形成されるために図示している。プロセスの構成を工夫することによって、低不純物導入層ＬＤ２を解消することは可能であるが、工程数が増えること、特性に致命的な影響を与えないことの理由から、低不純物導入層ＬＤ２が形成される場合を記載した。また、ゲート電極ＧＴの作製位置は、チャネルＣＨを基準として、絶縁基板１と対向する例を示したが、チャネルＣＨを基準として、絶縁基板１と同じ側に作製しても良いことは図７の例と同様である。
【００４７】
図１０は、図９のセンサ装置を構成するセンサ素子がゲート付きのＰＩＮ型のダイオード素子である場合のセンサ部分の断面図である。図１０の（ａ）は入射光Ｌ１がゲート電極ＧＴ側から入ってくる場合、図１０の（ｂ）は入射光Ｌ１がゲート電極ＧＴとは反対側から入ってくる場合を示す。この構成は、マイクロレンズ３で集光された入射光Ｌ１が、Ｉ層に到達できるように集光部６が設置されていることが特徴である。センサ動作時の光電変換層は、Ｉ層全体に形成される。図１０の（ａ）の場合、図７で説明した時と同様、ゲート電極ＧＴが入射光経路を阻害するが、集光された入射光は、エネルギー密度が大きいため、レンズで集光しない場合に比べ、実効的な変換効率は向上する。
【００４８】
更に効率を向上させるためには、先に述べた透明な導電材料でゲート電極ＧＴを形成すれば良い。図１０では、ゲート電極ＧＴをチャネルＣＨを基準として、絶縁基板１と対向する形で作製したが、チャネルＣＨを基準として絶縁基板１と同じ側に作製しても良い。更に、ゲート電極ＧＴを除いて、ＰＩＮ型のダイオード素子をセンサ素子としても良く、その場合も、マイクロレンズ３で集光された光が、Ｉ層に到達できるように集光部は設置される。
【００４９】
図１１は、図１０に示したセンサ素子において更に変換効率が向上するマイクロレンズアレイの配置を示した断面図である。図１１の（ａ）は入射光Ｌ１がゲート電極ＧＴ側から入ってくる場合、図１１の（ｂ）は入射光Ｌ１がゲート電極ＧＴとは反対側から入ってくる場合を示す。この構成は、マイクロレンズ３で集光された光が、Ｉ層のＰ層に接する領域に到達できるように設置されていることが特徴である。Ｉ層のＰ層に接する領域では、局所的に電界が集中する。特に、非晶質シリコン膜、もしくは非晶質シリコンゲルマニウム膜、もしくは多結晶シリコン膜、多結晶シリコンゲルマニウム膜ではその傾向が強い。この領域で発生した電荷は効率よく収集されるため、出力がより大きいセンサ装置が提供できる。しかし発生電荷の収率が向上する反面、シリコン膜の原子配列の不規則性に起因する収率の不安定性が存在する。用途によっては、出力安定性を要求する場合があるが、その場合は図１１の例は好ましくない。
【００５０】
図１２は、図１０に示したセンサ素子において出力が安定するマイクロレンズアレイの配置を示した断面図である。図１２の（ａ）は入射光Ｌ１がゲート電極ＧＴ側から入ってくる場合、図１２の（ｂ）は入射光Ｌ１がゲート電極ＧＴとは反対側から入ってくる場合を示す。この構成は、マイクロレンズで集光された光が、Ｉ層のＰ層に接する領域を除いた領域に到達できるように設置されていることが特徴である。Ｎ層、Ｐ層間にかかる電界はＩ層のＰ層に接する領域に局所的に集中し、それ以外の領域での変化は少なくなる。従って、Ｉ層のＰ層に接する領域を除いた領域では、シリコン膜の原子配列の不規則性に起因する収率の不安定性は顕在化せず、値は小さいが安定した出力のセンサ素子を提供することができる。
【００５１】
次に、センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分（ＣＭＯＳ構成でＮ型薄膜トランジスタとＰ型薄膜トランジスタを作製する場合を例に挙げる）の作製方法について、図１３を用いて説明する。
【００５２】
図１３Ａ乃至図１３Ｎは、センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図である。まず、絶縁基板１を用意する。ここでは、絶縁基板１として安価なガラス基板を例に説明するが、ポリエチレン・テレフタレート（ＰＥＴ）などに代表されるプラスチック基板、高価な石英基板、金属基板などの上にも作製できる。ガラス基板の場合、基板中にナトリウム、ボロンなどが含有され、半導体層に対する汚染源となるため、表面にシリコン酸化膜、シリコン窒化膜等のアンダーコート膜を成膜するのが望ましい。その上面にＣＶＤで非晶質シリコン膜、もしくは微結晶シリコン膜ＳＩを成膜する。その後、シリコン膜にエキシマレーザＥＬＡを照射し、多結晶化して多結晶シリコン膜ＰＳＩとする（図１３Ａ）。
【００５３】
ホトレジストＰＲを塗布し、ホトリソ工程で多結晶シリコン膜を島状ＰＳＩ−Ｌに加工し（図１３Ｂ）、ＣＶＤによりシリコン酸化膜からなるゲート絶縁膜ＧＩを成膜する。ゲート絶縁膜ＧＩの材料は、シリコン酸化膜に限定するものではなく、高い誘電率、高い絶縁性、低い固定電荷、界面電荷・準位密度、およびプロセス整合性を満足するものを選択するのが望ましい。次に、ゲート絶縁膜ＧＩを通して多結晶シリコン膜ＰＳＩにイオン注入により、ボロンを導入(図１３Ｃ中のＮＥＩ)、低濃度ボロン注入層（図１３Ｃ中のＮＥ層）を形成する。このときホト工程で、センサ素子のチャネル、低不純物導入層ＬＤ１、低不純物導入層ＬＤ２部分の非注入領域を決定し、不純物を導入しないようにする。
【００５４】
先に述べたとおり、低不純物導入層ＬＤ２は必須ではないので、ホトレジストＰＲの被覆域より除いても良い。受光層が極薄不純物導入層である場合には、あらかじめ極低濃度の不純物を導入しておく（導入方法は成膜時に不純物ガスを混入する方法、ゲート絶縁膜を通して多結晶シリコン膜全体にイオン注入する方法などがあるが、方法は特に問わない）。
【００５５】
さらに、ホト工程でＮ型薄膜トランジスタ域（Ｎ型ＴＦＴ域）Ｎ−ＴＦＴ、ホトセンサ域２などの非注入領域を決定した上で、イオン注入によりリンを導入し（図１３Ｄ中のＰＥＩ）、Ｐ型薄膜トランジスタ域（Ｐ型ＴＦＴ域）Ｐ-ＴＦＴの低濃度リン注入層(図１３Ｃ中のＰＥ層)ＰＥを形成する。
【００５６】
ＰＥ層、ＮＥ層の不純物は、薄膜トランジスタの閾値調整を目的としたもので、イオン注入の際のドーズ量は、１×１０11 ｃｍ-2から１×１０13 ｃｍ-2の間で最適値を導入する。このときＮＥ層、およびＰＥ層中の多数キャリアの濃度は１×１０15から１×１０17 個／ｃｍ3となることが分かっている。ボロン注入量の最適値はＮ型薄膜トランジスタの閾値、リン注入量の最適値はＰ型薄膜トランジスタの閾値で決定される。ＣＶＤもしくはスパッタによってゲート電極用の金属膜を成膜し、ホトリソ工程でゲート電極用の膜を加工する（図１３Ｅ）。ゲート電極用の膜は、必ずしも金属膜である必要はなく、高濃度の不純物を導入し、低抵抗化した多結晶シリコン膜、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）、ＺｎＯ（酸化亜鉛）、導電性ポリマーフィルムなどでも良い。
【００５７】
図１３Ｃで用いたマスクを再び利用し、ホト工程とイオン注入により、薄膜トランジスタのゲート電極ＧＴの両サイドにリンを導入し（図１３Ｆ中のＮＭＩ）、中濃度リン注入層(図１３Ｆ中のＮ−層)を形成する。この不純物導入は、Ｎ型薄膜トランジスタの信頼性向上を目的としたもので、イオン注入の際のドーズ量は、１×１０11 ｃｍ-2から１×１０15 ｃｍ-2の間で最適値を導入する。このときＮ−層中の多数キャリアの濃度は１×１０15から１×１０19 個／ｃｍ3となる。
【００５８】
ホト工程で非注入領域を決定した上で、Ｎ型薄膜トランジスタの電極およびＮ型電極の領域に、イオン注入によりリンを導入し(図１３Ｆ中のＮＩ)、高濃度リン注入層(図１３Ｆ中のＮ＋層領域)を形成する。イオン注入の際のリンのドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０15 ｃｍ-2以上が望ましい。このときＮ＋層中の多数キャリアの濃度は１×１０19 個／ｃｍ3以上となる。
【００５９】
図１３Ｄで用いたマスクを再び利用し、ホト工程でＮ型薄膜トランジスタ、Ｎ型電極などの非注入領域を決定した上で、Ｐ型薄膜トランジスタの電極およびＰ型電極の領域に、イオン注入によりボロンを導入し（図１３Ｈ中のＰＩ）、高濃度ボロン注入層(図１３Ｈ中のＰ＋層)を形成する。イオン注入の際のドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０15 ｃｍ-2以上が望ましい。このときＰ＋層中の多数キャリアの濃度は１×１０19 個／ｃｍ3以上となる。以上の工程により、薄膜トランジスタの電極が形成できる。
【００６０】
本実施例で注意すべきは、ＰＥ層には、ＮＥ層と同量のボロンが、Ｐ＋層にはＮ−層、およびＮ＋層と同量のリンが導入されていることである。これらは本来、導入不要な不純物であり、薄膜トランジスタおよび電極の多数キャリアの種類を維持するためには、それらを相殺する分の量のリン、ボロンを各層に導入する必要がある。本実施例はホト工程が簡略化でき、ホトマスクが削減できることが利点であるが、Ｐ型薄膜トランジスタの能動層に多くの欠陥が導入されるという欠点がある。その結果、Ｐ型薄膜トランジスタの特性が確保できない場合は、ホトマスク、ホト工程を増やし、ＰＥ層、Ｐ＋層を覆うことで、導入不要な不純物を入れないようにすることが望ましい。
【００６１】
ゲート電極の上部に、ＴＥＯＳ（テトラエトキシシラン）ガスを原料とし、ＣＶＤを用いて層間絶縁膜４を成膜した後、導入不純物の活性化アニールを行なう。次いで、ホトリソ工程により、電極部分にコンタクトホールＨを形成する（図１３Ｉ）。層間絶縁膜４は、後で形成する配線２６と、下層のゲート電極、および多結晶半導体層とを絶縁するものであるので、絶縁性があれば、どのような膜でも良い。但し、寄生容量を低減する必要があるので、低比誘電率、膜応力が小さいこと、また厚膜化に対し、プロセス整合性の良いものが望ましい。更に、表示機能と両立する場合には、膜の透明性が重要になり、可視光域に対し、透過率の高い材料であることが望ましい。本実施例では、例として、ＴＥＯＳガスを原料としたシリコン酸化膜を挙げた。
【００６２】
次に、配線材料を成膜し、ホトリソ工程により、配線２６を形成する（図１３Ｊ）。更に、ＣＶＤにより絶縁保護膜ＰＡＳ１を形成する（図１３Ｋ）。必要であれば、保護膜ＰＡＳ１の形成後、薄膜トランジスタ、センサ素子特性改善のための追加アニールを行なう。この膜の材料は、層間絶縁膜４と同様に、絶縁性があれば、どのような膜でも良い。必要に応じて、塗布絶縁膜や絶縁性レジスト材等で平坦化絶縁膜ＰＡＳ２を形成した後、ホトリソ工程により、配線とＩＴＯとのコンタクト用のコンタクトホールＨを形成する（図１３Ｌ）。ＩＴＯなどの透明電極膜を形成した後、ホトリソ工程により、透明電極層ＩＴＯを整形する（図１３Ｍ）。図１３Ｍは、光センサ素子を内蔵した画像表示装置（液晶表示装置）の基板を示している。透明電極層ＩＴＯは、液晶表示装置の対向電極となる。そのため図１３Ｍでは、薄膜トランジスタ（Ｐ−ＴＦＴ、Ｎ−ＴＦＴ）、及びセンサ素子（ホトセンサ）２の上部に透明電極層ＩＴＯが形成されている。認証装置など、表示機能がないエリアセンサ装置の場合は、透明電極層ＩＴＯは外部接続用のパッド部分に形成される。
図１３Ｎに本実施例で形成された薄膜トランジスタ（Ｐ−ＴＦＴ、Ｎ−ＴＦＴ）、光センサ素子２の例を示す。本実施例で説明した工程により、回路を構成する薄膜トランジスタと、図９に示した薄膜トランジスタ型のセンサ素子が同時に形成可能になる。
【００６３】
次に、センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分（ＣＭＯＳ構成でＮ型薄膜トランジスタとＰ型薄膜トランジスタを作製する場合を例に挙げる）の作製方法について、図１４Ａ乃至図１４Ｇを用いて説明する。図１４Ａ乃至図１４Ｇは、センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製法を説明する図である。ここでは、図１３Ａ乃至１３Ｎで説明した作成法と同様に、絶縁基板１として安価なガラス基板を例として説明するが、ＰＥＴなどに代表されるプラスチック基板、高価な石英基板、金属基板などの上にも作製できる。ガラス基板の場合は、表面アンダーコート膜を成膜するのが望ましい事、その上面にＣＶＤで非晶質シリコン膜、もしくは微結晶シリコン膜を成膜する。その後、シリコン膜にエキシマレーザを照射して多結晶化した後、ホトレジストＰＲを塗布し、ホトリソ工程で多結晶シリコン膜を島状に加工、ＣＶＤによりシリコン酸化膜からなるゲート絶縁膜を成膜することも図１３Ａ乃至１３Ｎの工程と同様である。
【００６４】
次に、ゲート絶縁膜ＧＩを通して多結晶シリコン膜にイオン注入により、ボロンを導入(図１４Ａ中のＮＥＩ)、低濃度ボロン注入層(図１４Ａ中のＮＥ層ＮＥ)を形成する。このときホト工程でセンサ素子の真性層（Ｉ層）の非注入領域を決定し、不純物を導入しないようにする。さらに、ホト工程でＮ型薄膜トランジスタ域（Ｎ型ＴＦＴ域）、ホトセンサ域などの非注入領域を決定した上で、イオン注入によりリンを導入し（図１４Ｂ中のＰＥＩ）、Ｐ型薄膜トランジスタ域（Ｐ型ＴＦＴ域）の低濃度リン注入層(図１４Ｂ中のＰＥ層ＰＥ)を形成する。ＰＥ層、ＮＥ層の不純物導入の目的、導入量は、図１３Ａ乃至１３Ｎの例と同様である。
【００６５】
ＣＶＤもしくはスパッタによってゲート電極用の金属膜を成膜し、ホトリソ工程でゲート電極ＧＴ用の膜を加工する（図１４Ｃ）。ゲート電極ＧＴ用の膜は、金属膜でも良いが、所望の波長帯に対し透明であることが望ましい。例としては、高濃度の不純物を導入し、低抵抗化した多結晶シリコン膜や、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）、ＺｎＯ（酸化亜鉛）、導電性ポリマーフィルムなどでも良い。図１４Ａで用いたマスクを再び利用し、ホト工程とイオン注入により、薄膜トランジスタのゲート電極ＧＴの両サイドにリンを導入し（図１４Ｄ中のＮＭＩ）、中濃度リン注入層(図１４Ｄ中のＮ−層)を形成する。この不純物導入の目的、ドーズ量は、Ｎ−層中の多数キャリアの濃度は図１３Ｆでの記述と同様である。
【００６６】
次に、ホト工程で非注入領域を決定した上で、Ｎ型薄膜トランジスタの電極およびＮ型電極の領域に、イオン注入によりリンを導入し(図１４Ｅ中のＮＩ)、高濃度リン注入層(図１４Ｅ中のＮ＋層領域)を形成する。イオン注入の際のリンのドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０15 ｃｍ-2以上が望ましい。このときＮ＋層中の多数キャリアの濃度は１×１０19 個／ｃｍ3以上となる。
【００６７】
次に、ホト工程でＮ型薄膜トランジスタ、Ｎ型電極などの非注入領域を決定した上で、Ｐ型薄膜トランジスタの電極およびＰ型電極の領域に、イオン注入によりボロンを導入し（図１４Ｆ中のＰＩ）、高濃度ボロン注入層(図１４Ｆ中のＰ＋層)を形成する。イオン注入の際のドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０15 cm-2以上が望ましい。このときP+層中の多数キャリアの濃度は1×1019 個／ｃｍ3以上となる。以上の工程により、薄膜トランジスタの電極が形成できる。図１４に示した工程を辿ると判るが、ホトマスクの合わせずれが無視できる場合には、図１４Ｆで用いたホトマスクを図１４Ｂで用いても同じ構造を実現でき、ホトマスク数を削減できる。
【００６８】
図１３に示した方法と同様に、ＰＥ層には、ＮＥ層と同量のボロンが、Ｐ＋層にはＮ−層、およびＮ＋層と同量のリンが導入されている。能動層に導入された欠陥によって、Ｐ型薄膜トランジスタの特性が確保できない場合は、ホトマスク、ホト工程を増やし、ＰＥ層、Ｐ＋層を覆うことで、導入不要な不純物を入れないことが望ましい。ＰＩＮトランジスタのゲート電極を除去する場合には、ホト工程により、ＰＩＮトランジスタを除くゲート電極をホトレジストで被覆し、エッチングにより除去できる。
【００６９】
ゲート電極上部に層間絶縁膜を成膜した後、導入不純物の活性化アニールを行ない、電極部分にコンタクトホールを形成する工程、次に配線材料を成膜し、ホトリソ工程により、配線を形成する工程、更にＣＶＤにより、絶縁保護膜を形成する工程、ホトリソ工程により、配線とＩＴＯとのコンタクト用のコンタクトホールを形成する工程、および透明電極膜を形成した後、ホトリソ工程により、液晶表示装置の対向電極、もしくは外部接続用のパッドを構成する透明電極層を整形する工程は図１３Ａから図１３Ｍに示したものと同じである
【００７０】
図１４Ｇに本実施例で形成された薄膜トランジスタ、光センサ素子の例を示す。本実施例で示した方法により、回路を構成する薄膜トランジスタと図９に示したゲート付きのＰＩＮダイオード型のセンサ素子が同時に形成可能になる。図１３Ａ乃至図１３Ｎ、図１４Ａ乃至図１４Ｇにおいて、ゲート電極ＧＴを、チャネルを基準として、絶縁基板１と対向する形で作製した。同様のプロセスを用いて、成膜順序、ホト工程を変えることによって、ゲート電極を、チャネルを基準として、絶縁基板と同じ側に作製することも可能である。
【００７１】
図１５Ａ乃至図１５Ｅは、遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの作製法を説明する図である。前記と同様の絶縁基板１上にデバイスを作製した基板に、平坦化のための保護膜を成膜したものの上部に遮光材ＳＬＤを成膜する（図１５Ａ）。遮光材ＳＬＤは必ずしも全波長帯において黒体である必要はなく、検出する波長帯に対し、透過率が１％以下の材料であれば充分である。成膜方法は、塗布、堆積、蒸着、印刷等があるが、遮光材の特性や、形成プロセスの整合性を考慮して選択すると良い。
【００７２】
次に、ホトレジストＰＲを塗布し、ホトリソ工程によって開口部ＡＰを形成する（図１５Ｂ）。開口部の位置は、開口部に形成される集光部を通った光がセンサ素子に到達する場所と、センサ素子の光電変換層との位置関係を考慮して決定する。開口部の面積は、なるべく広く取り、かつ光センサ素子の光電変換層に集光できることが望ましい。後述の集光部用透明膜の物性、センサ装置の構造を考慮して、最適設計される。次に、レンズとして機能する有機膜などの集光部用透明膜６Ｔ１を成膜する（図１５Ｃ）。集光部用透明膜６Ｔ１は検出する波長帯の光に対し、透明かつレンズの役割を果たす必要がある。必要な透過率、屈折率は、光センサ素子の感度、所望の波長帯、用途別の要求性能に依存するが、それに応じて材料を選択すると良い。次に、ホトレジストＰＲを塗布し、ホトリソ工程によって、集光部のみ集光部用透明膜６Ｔ１を残すように加工する（図１５Ｄ）。集光部用透明膜に光感光性材料（例えば透明レジスト材）を採用した場合、ホト工程のみにより本加工が可能である。最後に焼成、エッチング等の処理により、集光部用透明膜３をレンズ形状に加工して集光部を形成する（図１５Ｅ）。
【００７３】
マイクロレンズをマトリクス状に配置することは、ホトマスクのパタンを所望の形状に設計すれば良いので、上記の方法により、図４Ａと図４Ｂから図６Ａと図６Ｂで触れたマイクロレンズの構造（マイクロレンズアレイ）の構成は可能である。
【００７４】
図１６Ａと図１６Ｂは、図１５Ａ乃至図１５Ｅの工程で作製したマイクロレンズの実装例を示す断面図である。マイクロレンズ基板３１、及び絶縁基板上にデバイスを作製した基板（センサ・TFT基板）２-ＴＦＴにあらかじめ合わせパタンを作製し、アライナで位置合わせを行い、実装する。図１６Ａの（ａ）の図は、マイクロレンズ基板３１をセンサ２の上部に実装した例だが、平坦化膜ＰＡＳ２の膜厚を、集光された入射光Ｌ１の焦点位置調整に利用してもよい。図１６Ａの（ｂ）のマイクロレンズ基板３１をセンサ２の下部に実装した例では、上記と同様の焦点調整ができないが、マイクロレンズ基板３１と、センサ・ＴＦＴ基板２-ＴＦＴの間に透明なバッファ膜を挿入することによって、同様の調整が可能である。図１６Ｂはセンサ・ＴＦＴ基板２-ＴＦＴに直接マイクロレンズを作製した例であり、図１６Ａのような位置合わせ工程が省略できることが特徴である。
【００７５】
図１７Ａ〜図１７Ｃは、遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの別の作製法の説明図である。図１３Ａ〜図１３Ｎ、図１４Ａ〜図１４Ｇで示したような絶縁基板１上にデバイスを作製した基板に平坦化のための保護膜（図示せず）を成膜したものの上部に、遮光部ＳＬＤとなる材料を開口部ＡＰを残して印刷法により印刷し、開口部ＡＰに透明材料６Ｔ１を同じく印刷法により印刷し、充填する（図１７Ａ）。
【００７６】
次に、同じく印刷法によって開口部ＡＰの透明材料６Ｔ１の上に透明材料６Ｔ２を成膜する（図１７Ｂ）。透明材料６Ｔ１と透明材料６Ｔ２は、必ずしも同じ材料である必要はない。次に、再び印刷法によって開口部ＡＰの上に透明材料６Ｔ３を成膜する（図１７Ｃ）。透明材料６Ｔ１と透明材料６Ｔ２、及び透明材料６Ｔ３は、必ずしも同じ材料である必要は無い。以下、この工程を繰り返して、透明材料６Ｔ１と透明材料６Ｔ２及び透明材料６Ｔ３を積層した集光部を形成する。遮光材、透明材料、開口部の位置等の選定は図１５〜の説明で述べたとおりである。
【００７７】
最後に、本発明が提供する光センサ装置を用いた製品例を示す。図１８は、入力機能を持った画像表示装置を具備した携帯端末の斜視図である。この携帯端末（ＰＤＡ）は表示面にタッチセンサ(エリアセンサ：タッチパネル)を備え、このタッチセンサにスタイラスペンＰＮを用いて情報を入力する。図１９は、図１８に示した携帯端末の画像表示部分の構成をブロックで示した説明図である。同一の絶縁基板ＳＵＢ上に１画素もしくは複数画素と光センサ素子との組ＰＸ-Ｓがマトリクス状に配置されている。この光センサ素子の上部には、本発明のマイクロレンズが実装、もしくは内蔵されている。その周辺にセンサドライバ回路ＳＤＲ、画像表示用のゲートドライバ回路ＧＤＲ、データドライバ回路ＤＤＲが絶縁基板ＳＵＢ上に作製されている。
【００７８】
図１９では、検出回路ＳＲ、制御回路ＣＯＮＴをはじめとする回路の一部はＬＳＩで構成し、そのＬＳＩチップを絶縁基板ＳＵＢ上に搭載する構成になっている。これらの回路は、性能が見合えば、同一絶縁基板上に内蔵することができる。また、１画素もしくは複数画素と光センサ素子との組ＰＸ-Ｓには、増幅回路ＡＭＰやスイッチ群が含まれていても良い。図１９には、画面に入力された指タッチによる入力を検出回路ＳＲで検出した検出信号ＳＳのイメージ、検出信号を検出表示信号ＳＤＳに変換する変換回路Ｓ-Ｄの出力（検出表示信号ＳＤＳ）のイメージ、および外部表示信号ＥＸＤから起こされるイメージを表示してある。図１９に示した構成例は、光センサ装置部分が情報入力機能として働き、情報出力機能として働く画像表示部分と、各機能の情報を互いに送受でき、フィードバックできることを特徴とし、図１８に示すようなスタイラスペン、あるいはライトペン、もしくは指タッチによる入力機能内蔵型のディスプレイパネルに応用できる。
【００７９】
図２０は、コンピュータのログイン、金融取引、入退室の際の個人認証用の端末の一例を説明する斜視図である。この端末ＴＮＬのエリアセンサ部ＡＲＳに利用者の指を当てることで指紋パタンや、静脈パタンが画像処理される。端末ＴＮＬで処理した指紋パタンや、静脈パタンの画像処理データ出力は関連するシステムと連結して認証が行なわれる。図２１は、図２０に示した端末の構成をエリアセンサ部と回路処理部をブロック別に示した説明図である。同一絶縁基板上ＳＵＢに光センサ素子とマイクロレンズの組Ｍ-Ｓがマトリクス状に配置されている。
【００８０】
この端末では、外部システムからの読み出し制御信号に基づいて、制御回路ＣＯＮＴはＸ方向センサドライバＳＤＲ-ＸとＹ方向センサドライバＳＤＲ-Ｙを駆動して指紋パタンや静脈パタンといった認証対象を読み込む。読み込まれた画像信号は増幅回路ＡＭＰで所定レベルに増幅されて検出回路ＳＲに出力される。検出回路ＳＲの出力である検出信号ＳＳは画像処理回路ＤＳＣを経てパタン解析され、画像データ信号ＳＤＳとして外部システムへ転送される。検出信号ＳＳをイメージで示してある。図２１では、検出回路ＳＲ、制御回路ＣＯＮＴをはじめとする回路の一部はＬＳＩで構成し、そのＬＳＩチップを、絶縁性基板上に搭載する構成になっている。これらの回路は性能が見合えば、同一絶縁基板ＳＵＢ上に内蔵することができる。また、画像処理は外部システムで行なっても良い。
【図面の簡単な説明】
【００８１】
【図１】多結晶シリコン膜の膜厚を５０ｎｍ、５０００ｎｍとした時の光吸収率の波長依存性を説明する図である。
【図２】本発明に係る光センサ装置の概念図である。
【図３Ａ】本発明に係る別の光センサ装置の概念図である。
【図３Ｂ】本発明に係る別の光センサ装置の概念図である。
【図４Ａ】本発明に係るエリアセンサ装置の概念図である。
【図４Ｂ】本発明に係るエリアセンサ装置の概念図である。
【図５Ａ】本発明に係るエリアセンサ装置の別の概念図である。
【図５Ｂ】本発明に係るエリアセンサ装置の別の概念図である。
【図６Ａ】本発明に係るエリアセンサ装置の別の概念を説明する断面図である。
【図６Ｂ】本発明に係るエリアセンサ装置の別の概念を説明する平面図である。
【図７】図６Ａ、図６Ｂのセンサ装置を構成するセンサ素子が薄膜トランジスタである場合のセンサ部分の断面図である。
【図８】低電圧側電極とゲート電極ＧＴとを電気的に短絡した例とその等価回路図を示した図である。
【図９】図８のセンサ装置を構成するセンサ素子が図７の薄膜トランジスタを光センサ用途に改良した場合のセンサ部分の断面図である。
【図１０】図９のセンサ装置を構成するセンサ素子がゲート付きのＰＩＮ型のダイオード素子である場合のセンサ部分の断面図である。
【図１１】図１０に示したセンサ素子において更に変換効率が向上するマイクロレンズアレイの配置を示した断面図である。
【図１２】図１０に示したセンサ素子において出力が安定するマイクロレンズアレイの配置を示した断面図である。
【図１３Ａ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図である。
【図１３Ｂ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ａに続く図である。
【図１３Ｃ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｂに続く図である。
【図１３Ｄ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｃに続く図である。
【図１３Ｅ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｄに続く図である。
【図１３Ｆ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｅに続く図である。
【図１３Ｇ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｆに続く図である。
【図１３Ｈ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｇに続く図である。
【図１３Ｉ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｈに続く図である。
【図１３Ｊ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｉに続く図である。
【図１３Ｋ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｊに続く図である。
【図１３Ｌ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｋに続く図である。
【図１３Ｍ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｌに続く図である。
【図１３Ｎ】センサ素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製方を説明する図１３Ｍに続く図である。
【図１４Ａ】センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製法を説明する図である。
【図１４Ｂ】センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製法を説明する図１４Ａに続く図である。
【図１４Ｃ】センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製法を説明する図１４Ｂに続く図である。
【図１４Ｄ】センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製法を説明する図１４Ｃに続く図である。
【図１４Ｅ】センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製法を説明する図１４Ｄに続く図である。
【図１４Ｆ】センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製法を説明する図１４Ｅに続く図である。
【図１４Ｇ】センサ素子としてゲート付きのＰＩＮ型のダイオード素子、スイッチ素子として薄膜トランジスタを採用した場合のセンサ素子部分、センサドライバ回路等を構成するスイッチ素子部分の作製法を説明する図１４Ｆに続く図である。
【図１５Ａ】遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの作製法を説明する図である。
【図１５Ｂ】遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの作製法を説明する図１５Ａに続く図である。
【図１５Ｃ】遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの作製法を説明する図１５Ｂに続く図である。
【図１５Ｄ】遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの作製法を説明する図１５Ｃに続く図である。
【図１５Ｅ】遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの作製法を説明する図１５Ｄに続く図である。
【図１６Ａ】図１５Ａ乃至図１５Ｅの工程で作製したマイクロレンズの実装例を示す断面図である。
【図１６Ｂ】図１５Ａ乃至図１５Ｅの工程で作製したマイクロレンズの他の実装例を示す断面図である。
【図１７Ａ】遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの別の作製法の説明図である。
【図１７Ｂ】遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの別の作製法の図１７Ａに続く説明図である。
【図１７Ｃ】遮光部と遮光部の中に設けた開口部に形成された集光部とで構成されるマイクロレンズの別の作製法の図１７Ｂに続く説明図である。
【図１８】入力機能を持った画像表示装置を具備した携帯端末の斜視図である。
【図１９】図１８に示した携帯端末の画像表示部分の構成をブロックで示した説明図である。
【図２０】コンピュータのログイン、金融取引、入退室の際の個人認証用の端末の一例を説明する斜視図である。
【図２１】図２０に示した端末の構成をエリアセンサ部と回路処理部をブロック別に示した説明図である。
【符号の説明】
【００８２】
１・・・絶縁基板、２・・・光センサ素子、２a・・・光電変換層、２b・・・光電変換層以外の部分、３・・・マイクロレンズ、４・・・層間絶縁膜、５・・・遮光部、６・・・集光部。
【図１】
2009130276.tif 000003
【図２】
2009130276.tif 000004
【図３Ａ】
2009130276.tif 000005
【図３Ｂ】
2009130276.tif 000006
【図４Ａ】
2009130276.tif 000007
【図４Ｂ】
2009130276.tif 000008
【図５Ａ】
2009130276.tif 000009
【図５Ｂ】
2009130276.tif 000010
【図６Ａ】
2009130276.tif 000011
【図６Ｂ】
2009130276.tif 000012
【図７】
2009130276.tif 000013
【図８】
2009130276.tif 000014
【図９】
2009130276.tif 000015
【図１０】
2009130276.tif 000016
【図１１】
2009130276.tif 000017
【図１２】
2009130276.tif 000018
【図１３Ａ】
2009130276.tif 000019
【図１３Ｂ】
2009130276.tif 000020
【図１３Ｃ】
2009130276.tif 000021
【図１３Ｄ】
2009130276.tif 000022
【図１３Ｅ】
2009130276.tif 000023
【図１３Ｆ】
2009130276.tif 000024
【図１３Ｇ】
2009130276.tif 000025
【図１３Ｈ】
2009130276.tif 000026
【図１３Ｉ】
2009130276.tif 000027
【図１３Ｊ】
2009130276.tif 000028
【図１３Ｋ】
2009130276.tif 000029
【図１３Ｌ】
2009130276.tif 000030
【図１３Ｍ】
2009130276.tif 000031
【図１３Ｎ】
2009130276.tif 000032
【図１４Ａ】
2009130276.tif 000033
【図１４Ｂ】
2009130276.tif 000034
【図１４Ｃ】
2009130276.tif 000035
【図１４Ｄ】
2009130276.tif 000036
【図１４Ｅ】
2009130276.tif 000037
【図１４Ｆ】
2009130276.tif 000038
【図１４Ｇ】
2009130276.tif 000039
【図１５Ａ】
2009130276.tif 000040
【図１５Ｂ】
2009130276.tif 000041
【図１５Ｃ】
2009130276.tif 000042
【図１５Ｄ】
2009130276.tif 000043
【図１５Ｅ】
2009130276.tif 000044
【図１６Ａ】
2009130276.tif 000045
【図１６Ｂ】
2009130276.tif 000046
【図１７Ａ】
2009130276.tif 000047
【図１７Ｂ】
2009130276.tif 000048
【図１７Ｃ】
2009130276.tif 000049
【図２０】
2009130276.tif 000050
【図１８】
2009130276.tif 000051
【図１９】
2009130276.tif 000052
【図２１】
2009130276.tif 000053