(57)【要約】【課題】基板とＳＯＩ層との貼り合わせにおいて、別途装置を用いることなく、容易で精度高い貼り合わせを行うことができるＳＯＩ基板、さらには該ＳＯＩ基板を用いた半導体装置を提供することを課題とする。【解決手段】基板１００の上面の一部に凹部を形成し、該凹部に接合層１０４を介してＳＯＩ層１０５を貼り合わせた構成とする。予め設けられた凹部に合わせてＳＯＩ層１０５を貼り合わせることができるため、別途装置を用いずに容易に精度の高い貼り合わせを行うことができる。【選択図】図２
2009016644.tif 000002
【特許請求の範囲】
【請求項１】
上面の一部に凹部が設けられた基板と、
前記凹部に設けられた接合層と、
前記接合層上に設けられたＳＯＩ層と、を有するＳＯＩ基板。
【請求項２】
上面の一部に凹部が設けられた基板と、
前記凹部に設けられた接合層と、
前記接合層上に設けられたＳＯＩ層と、
前記凹部が設けられた部分以外の前記基板の上面の一部の上に設けられた半導体層と、を有するＳＯＩ基板。
【請求項３】
請求項２において、
前記ＳＯＩ層と前記半導体層は、同じ膜厚であるＳＯＩ基板。
【請求項４】
請求項２または請求項３において、
前記半導体層は、非晶質半導体であるＳＯＩ基板。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記ＳＯＩ層は、互いに隣り合って接するように設けられた複数のＳＯＩ層により構成されるＳＯＩ基板。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記ＳＯＩ層は、単結晶シリコンであるＳＯＩ基板。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記接合層は、酸化シリコン膜であるＳＯＩ基板。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載のＳＯＩ基板と、
前記ＳＯＩ基板におけるＳＯＩ層を覆うように設けられたゲート絶縁層と、
前記ゲート絶縁層を介して前記ＳＯＩ層上に設けられたゲート電極と、
前記ＳＯＩ層の一部に設けられた不純物領域と、
前記ゲート電極及び前記ゲート絶縁層上に設けられ、複数のコンタクトホールを有する絶縁層と、
前記コンタクトホールを介して前記不純物領域に接するように設けられた配線と、を有する半導体装置。
【請求項９】
請求項８に記載の半導体装置を用いた表示装置。
【請求項１０】
基板の上面の一部に凹部を形成し、
前記凹部に接合層を形成し、
前記接合層を介して基板とＳＯＩ層とを貼り合わせることにより接合するＳＯＩ基板の作製方法。
【請求項１１】
基板の上面の一部に凹部を形成し、
前記凹部に接合層を形成し、
前記接合層を介して基板とＳＯＩ層とを貼り合わせることにより接合し、
前記ＳＯＩ層上及び前記基板上に半導体層を形成し、
前記凹部が形成された部分以外の前記基板の上面にマスク層を選択的に形成し、
前記マスク層をマスクとしてエッチングすることにより、前記ＳＯＩ層上の半導体層を除去するＳＯＩ基板の作製方法。
【請求項１２】
請求項１０または請求項１１において、
前記ＳＯＩ層は、複数のＳＯＩ層が互いに隣り合って接するように前記基板と貼り合わせることにより接合するＳＯＩ基板の作製方法。
【請求項１３】
基板の上面の一部に凹部を形成し、
前記凹部に接合層を形成し、
前記接合層を介して前記基板と前記ＳＯＩ層を貼り合わせることにより接合し、
前記ＳＯＩ層上に選択的にマスク層を形成し、
前記マスク層をマスクとしてエッチングすることにより島状の前記ＳＯＩ層を形成し、
前記ＳＯＩ層を覆うようにゲート絶縁層を形成し、
前記ゲート絶縁層を介して前記ＳＯＩ層の一部の上にゲート電極を形成し、
前記ゲート電極をマスクとして不純物元素を添加することにより、前記ＳＯＩ層の一部に不純物領域を形成し、
前記ゲート電極上及び前記ゲート絶縁層上に絶縁層を形成し、
前記絶縁層の前記不純物領域上の部分にコンタクトホールを形成し、
前記コンタクトホールを介して前記不純物領域と接するように配線を形成する半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板及びＳＯＩ基板の作製方法、半導体装置及び半導体装置の作製方法、並びに表示装置に関する。
【背景技術】
【０００２】
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下ＳＯＩという）と呼ばれる半導体基板を使った半導体装置が開発されている。ＳＯＩ基板を用いて作製した半導体装置は、例えばトランジスタにおいては、ドレインと基板間における寄生容量を低減させることができるなど、半導体集積回路の性能を向上させるものとして注目を集めている。
【０００３】
単結晶半導体膜を用いたＳＯＩ基板を製造する方法が特許文献１に開示されている。特許文献１では、スマートカット法を利用して得られる単結晶シリコン薄膜を、高耐熱性ガラスである結晶化ガラス上に形成する方法について記載されている。
【特許文献１】特開平１１―１６３３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の技術では、スマートカット法によって、基板とＳＯＩ層の貼り合わせを行う場合、一部においてＳＯＩ層と基板とが十分に密着せずに剥がれやすい部分ができてしまうという問題がある。また、基板上の所望の位置にＳＯＩ層を貼り合わせる場合、目視で行っているため、所望の位置とのずれが生じてしまう。また、大面積の基板を用いるような大型の表示装置の製造工程において、基板上に単結晶半導体を用いたＳＯＩ層の貼り合わせを行う場合には、基板に対してＳＯＩ層に用いる単結晶半導体は、大きなものでも１２インチ程度と小さいため、大型の基板に対して所望の面積分のＳＯＩ層を形成するために複数のＳＯＩ層を必要とし、基板上の所望の位置に該複数のＳＯＩ層を接するように配置することにより貼り合わせを行うため、複数のＳＯＩ層を必要とする分、所望の位置とのずれが生じる可能性がより高くなるといった問題がある。
【０００５】
なお、本明細書においてＳＯＩ層とは、基板や絶縁層など、絶縁表面上に設けられた単結晶半導体（例えば単結晶シリコン）層のことをいう。
【０００６】
このような問題に鑑み、基板とＳＯＩ層を貼り合わせるために別途装置を用いることなく、高い精度で、また、容易に貼り合わせることができるＳＯＩ基板もしくは半導体装置、またはこれらの作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の一は、基板の一部に凹部を設け、凹部にＳＯＩ層を設ける構成のＳＯＩ基板である。
【０００８】
より具体的には、本発明の一は、上面の一部に凹部が設けられた基板と、凹部に設けられた接合層と、接合層上に設けられたＳＯＩ層と、を有するＳＯＩ基板である。
【０００９】
本発明の一は、上面の一部に凹部が設けられた基板と、凹部に設けられた接合層と、接合層上に設けられたＳＯＩ層と、凹部が設けられた部分以外の基板の一部の上に設けられた半導体層と、を有するＳＯＩ基板である。
【００１０】
なお、ＳＯＩ層と、半導体層は、同じ膜厚である構成とすることも可能である。
【００１１】
また、半導体層は、非晶質半導体である構成とすることも可能である。
【００１２】
また、ＳＯＩ層は、互いの隣り合って接するように設けられた複数のＳＯＩ層とを有する構成とすることも可能である。
【００１３】
また、ＳＯＩ層は、単結晶シリコンである構成とすることも可能である。
【００１４】
また、接合層は、酸化シリコン膜である構成とすることも可能である。
【００１５】
本発明の一は、上記記載のＳＯＩ基板と、ＳＯＩ基板におけるＳＯＩ層を覆うように設けられたゲート絶縁層と、ゲート絶縁層を介してＳＯＩ層上に設けられたゲート電極と、ＳＯＩ層の一部に設けられた不純物領域と、ゲート電極及びゲート絶縁層上に設けられ、複数のコンタクトホールを有する絶縁層と、コンタクトホールを介して不純物領域に接するように設けられた配線と、を有する半導体装置である。
【００１６】
本発明の一は、上記記載の半導体装置を用いた表示装置である。
【００１７】
本発明の一は、基板の上面の一部に凹部を形成し、凹部に接合層を形成し、接合層を介して基板とＳＯＩ層とを貼り合わせることにより接合するＳＯＩ基板の作製方法である。
【００１８】
本発明の一は、基板の上面の一部に凹部を形成し、凹部に接合層を形成し、接合層を介して基板とＳＯＩ層とを貼り合わせることにより接合し、ＳＯＩ層上及び基板上に半導体層を形成し、凹部が形成された部分以外の基板の上面の上にマスク層を選択的に形成し、マスク層をマスクとしてエッチングすることにより、ＳＯＩ層上の半導体層を除去するＳＯＩ基板の作製方法である。
【００１９】
なお、ＳＯＩ層は、複数のＳＯＩ層を互いに隣り合って接するように基板と貼り合わせることにより接合する方法を用いることも可能である。
【００２０】
本発明の一は、基板の上面の一部に凹部を形成し、凹部に接合層を形成し、接合層を介して基板とＳＯＩ層を貼り合わせることにより接合し、ＳＯＩ層上に選択的にマスク層を形成し、マスク層をマスクとしてエッチングすることにより島状のＳＯＩ層を形成し、ＳＯＩ層を覆うようにゲート絶縁層を形成し、ゲート絶縁層を介してＳＯＩ層の一部の上にゲート電極を形成し、ゲート電極をマスクとして不純物元素を添加することにより、ＳＯＩ層の一部に不純物領域を形成し、ゲート電極上及びゲート絶縁層上に絶縁層を形成し、絶縁層の不純物領域上の部分にコンタクトホールを形成し、コンタクトホールを介して不純物領域と接するように配線を形成する半導体装置の作製方法である。
【発明の効果】
【００２１】
本発明により、別途貼り合わせの装置を用いることなく、高い精度で、且つ容易に、基板上にＳＯＩ層を貼り合わせることができる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
（実施の形態１）
【００２３】
本実施の形態では、より高い精度で基板とＳＯＩ層を貼り合わせたＳＯＩ基板及びその作製方法について説明する。
【００２４】
まず始めに本発明のＳＯＩ基板におけるベース基板（以下基板という）について説明する。本発明のＳＯＩ基板におけるベース基板は、予め基板の一部に設けられた凹部を有する。基板に凹部を設ける方法について図１を用いて説明する。図１は、本発明のＳＯＩ基板の構成、及び作製工程を示す断面図である。なお、本実施の形態では、砥砂加工法（サンドブラスト法ともいう）を用いて基板の一部に凹部を形成する方法について説明する。
【００２５】
図１（Ａ）に示すように、基板１００上に選択的に第１のマスク１０１を形成する。また、第１のマスク１０１は、基板１００の表面にフィルムを貼りつけ、フィルムを紫外線にて露光し、弱アルカリ溶液にて現像し、乾燥して形成する。なお、基板１００の表面に貼りつけるフィルムは、砥砂加工の工程において耐性が高いとされる紫外線硬化型のウレタン樹脂を用いることが好ましい。また、第１のマスク１０１の厚さは０．０５ｍｍ〜０．５ｍｍとすると良い。
【００２６】
基板１００としては、ガラス基板、石英基板、半導体基板、またはプラスチック基板など様々な基板を適用できる。
【００２７】
次に図１（Ｂ）に示すように基板１００の表面に平均粒子径が３μｍ〜４０μｍの微細な粉末を噴射し、表面を削ることにより第１のマスク１０１を形成していない部分の一部を選択的に除去し、凹部１０２を形成する。なお、凹部形成後、基板１００を洗浄し、加工の際に生成された基板１００の屑を除去する。
【００２８】
なお、砥砂加工法に用いることのできる装置の一例として、新東ブレーター社製のＭＢ−１が挙げられるが、これに限定されず基板に凹部を形成することができる様々な装置を適用することができる。また、基板１００の加工方法についても、砥砂加工法に限定されず、凹部を形成できるのであれば他の加工方法を適用することも可能である。
【００２９】
以上により加工された基板は、図１（Ｃ）に示すように第１の領域１１０と、所定の幅の凹部を有する第２の領域１１１とを有する。
【００３０】
このとき、第２の領域１１１における凹部の表面は、後に単結晶半導体層の貼り合わせを行う部分であるため、平坦である方が望ましい。そこで、必要に応じて平坦化工程を設けておくとよい。平坦化技術の例としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨ともいう）処理などが挙げられる。
【００３１】
次に上記方法にて作製された凹部を有する基板を用いたＳＯＩ基板について説明する。
【００３２】
本実施の形態のＳＯＩ基板を図２、図３に示す。図２及び図３は、本実施の形態におけるＳＯＩ基板の構成を示す断面図である。
【００３３】
図２（Ａ）におけるＳＯＩ基板は、凹部を有する基板１００と、基板１００の第２の領域１１１における凹部に設けられた接合層１０４と接合層１０４上に設けられたＳＯＩ層１０５とを有する。
【００３４】
ＳＯＩ層１０５としては、単結晶半導体材料を適用することができ、例えば単結晶シリコンなどが挙げられる。その他に、水素イオン注入剥離法などを用いて単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体材料を適用することもできる。
【００３５】
接合層１０４は、平滑面を有し、親水性表面を有する。接合層１０４としては、酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）３）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００３６】
上記接合層１０４は、５ｎｍ乃至５００ｎｍの厚さで設けられることが好適である。この厚さであれば、被成膜表面の表面を平滑化すると共に、当該接合層の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。また、基板１００にも接合層１０４と同様の材料を用いた層を別途設ける構成とすることも可能である。すなわち、基板１００にＳＯＩ層１０５を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる接合層１０４を設けることで強固な接合を形成することができる。
【００３７】
図２（Ｂ）におけるＳＯＩ基板は、凹部を有する基板１００と、基板１００上に設けられたＳＯＩ層１０５と、基板１００とＳＯＩ層１０５の間に設けられたバリア層１０６と接合層１０４とを有する。
【００３８】
バリア層１０６としては、窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一又は複数の膜を積層して形成することができる。バリア層１０６を設けることにより、基板１００とＳＯＩ層１０５とを接合した場合に、基板１００がアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物を含む場合、それらの可動イオンが拡散してＳＯＩ層１０５が汚染されることを防ぐことができる。
【００３９】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【００４０】
図３（Ａ）におけるＳＯＩ基板は、凹部を有する基板１００と、凹部に設けられたＳＯＩ層１０５と、基板１００とＳＯＩ層１０５の間に設けられた接合層１０４と、ＳＯＩ層１０５と接合層１０４の間に設けられた窒素を含有する絶縁層１０８とを有する。
【００４１】
絶縁層１０８としては、上記図２（Ｂ）に示したバリア層１０６と同様の材料を適用することができる。絶縁層１０８を設けることにより、基板１００に可動イオンや水分等の不純物が含まれる場合、基板１００からＳＯＩ層１０５へ可動イオンや水分等の不純物が拡散してＳＯＩ層１０５が汚染されることを防ぐことができる。
【００４２】
図３（Ｂ）におけるＳＯＩ基板は、凹部を有する基板１００と、基板１００上に設けられたＳＯＩ層１０５と、基板１００とＳＯＩ層１０５の間に設けられた接合層１０４、バリア層１０６と、酸化シリコン層１０９とを有する。
【００４３】
バリア層１０６を設けることにより、基板１００とＳＯＩ層１０５とを接合した場合に、基板１００がアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物を含む場合、それらの可動イオンがＳＯＩ層１０５へ拡散してＳＯＩ層１０５が汚染されることを防ぐことができる。
【００４４】
さらに酸化シリコン層１０９を設け、接合層１０４と接合させることにより、基板１００上にＳＯＩ層１０５をより強固に固定することができる。酸化シリコン層１０９は熱酸化により形成されたものが好ましく、また、接合層１０４と同様にＴＥＯＳを用いて化学気相成長法により成膜したものを適用することも可能である。また、酸化シリコン層１０９としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の平坦性を反映して形成されるので好ましい。
【００４５】
なお、図３（Ｂ）において、第１の領域においてバリア層１０６及び接合層１０４を除去した構成について説明したが、これに限定されない。バリア層１０６及び接合層１０４を残したままの構成とすることも可能である。
【００４６】
次に上記図２乃至図３において説明した本実施の形態におけるＳＯＩ基板の作製方法について図４、図５、及び図６を用いて説明する。図４、図５、及び図６は、本実施の形態におけるＳＯＩ基板の作製工程を示す断面図である。なお、本実施の形態では、例として図２（ａ）、図３（Ｂ）に示すＳＯＩ基板の作製方法について説明する。
【００４７】
まず図４（Ａ）に示すように、清浄化された半導体基板２００に表面から電界で加速されたイオンを所定の深さに注入し、イオン注入層２０１を形成する。この半導体基板２００は、後のＳＯＩ層１０５となる部分を含むため、イオンの注入はＳＯＩ層１０５の厚さを予め考慮して行われる。当該ＳＯＩ層１０５の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとすることが好ましい。また、イオンを注入する際の加速電圧はこのような厚さを考慮した値に設定する。イオン注入層２０１は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを注入することで形成する。この場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと注入効率を高めることができ、注入時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
【００４８】
また、イオン注入の際にイオンを高ドーズ条件で注入するため、半導体基板２００の表面が粗くなってしまう場合がある。このとき、イオンが注入される面上にイオン注入に対する保護膜として窒化シリコン膜若しくは窒化酸化シリコン膜などを５０ｎｍ乃至２００ｎｍの厚さで形成することにより表面が粗くなるのを低減することができる。
【００４９】
次に、図４（Ｂ）で示すように、後に基板１００と接合させる面上に接合層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては、上述のように有機シランガスを用いて化学気相成長法により形成するのが好ましい。また、シランガスを用いて化学気相成長法により形成することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成したイオン注入層２０１から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板からＳＯＩ層を剥離する熱処理は、成膜温度よりも高い熱処理温度とすることが好適である。
【００５０】
次に図４（Ｃ）に示すように、予め作製した凹部を有する基板１００と半導体基板２００における接合層１０４が形成された面とを密接させる（貼り合わせるともいう）ことにより接合させる。このとき、接合させる面は、十分に清浄化しておく。接合面は、貼り合わせることによりファン・デル・ワールス力が作用し、さらに基板１００と半導体基板２００とを圧接することで水素結合により強固な接合を形成することが可能である。
【００５１】
また、より良好に接合を行うために、接合の前に半導体基板２００の表面を活性化することも好適である。例えば、半導体基板２００における基板１００と接合する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度で異種材料間において接合させることが容易となる。
【００５２】
さらに基板１００と半導体基板２００を貼り合わせることにより接合層１０４を介して接合させた後に加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、基板１００の耐熱温度以下であることが好ましい。また、加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、また、基板１００及び半導体基板２００の耐圧性を考慮して行う。
【００５３】
次に図５に示すように、基板１００と半導体基板２００を貼り合わせることにより接合させた後、熱処理を行い、イオン注入層２０１を劈開面として半導体基板２００の一部を基板１００から剥離する。このとき、熱処理の温度は接合層１０４の成膜温度以上、基板１００の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、イオン注入層２０１に形成された微小な空洞の体積変化が起こり、イオン注入層２０１に沿って劈開することが可能となる。接合層１０４は基板１００と接合しているので、基板１００上には半導体基板２００と同じ結晶性のＳＯＩ層１０５が残存することとなる。
【００５４】
以上の方法を用いることにより、図２（Ａ）に示した凹部を有する基板１００と、凹部に設けられた接合層１０４と、接合層１０４上に設けられたＳＯＩ層１０５とを有するＳＯＩ基板を作製することができる。
【００５５】
次に予め基板１００側に接合層１０４を設ける構成のＳＯＩ基板の作製方法について図６を用いて説明する。
【００５６】
まず図６（Ａ）に示すように半導体基板２００上に酸化シリコン層１０９を形成し、酸化シリコン層１０９上から半導体基板２００に電界をかけることにより加速したイオンを所定の深さに注入し、イオン注入層２０１を形成する。イオン注入層２０１は、水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを注入することにより形成する。また酸化シリコン層１０９を半導体基板２００上に形成することにより、イオンドーピングによって表面にダメージを受け、平坦性が損なわれるのを防ぐことができる。
【００５７】
次に図６（Ｂ）に示すように予め図１（Ｃ）の基板１００における第２の領域１１１の凹部第２の領域１０２にバリア層１０６及び接合層１０４を形成した基板１００と、半導体基板２００とを接合層１０４と酸化シリコン膜１０９が形成された面を密着させて接合させる。
【００５８】
次に図６（Ｃ）で示すように、イオン注入層２０１を劈開面として半導体基板２００の一部を剥離する。半導体層２００の一部を剥離する際の熱処理は、図５の場合における説明と同様にして行う。
【００５９】
以上の方法を用いることにより図３（Ｂ）で示した凹部を有する基板１００と、第２の領域に設けられたバリア層１０６と、バリア層１０６上に設けられた接合層１０４と、接合層１０４上に設けられた酸化シリコン層１０９と、酸化シリコン層１０９上に設けられたＳＯＩ層１０５とを有するＳＯＩ基板を作製することができる。
【００６０】
このように、本実施の形態によれば、ガラス基板等の耐熱温度が７００℃以下の基板１００であっても接合部の接着力が強固なＳＯＩ層１０５を得ることができる。また、基板１００としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどの無アルカリガラスと呼ばれる電子工業用に使われる各種ガラスを適用することが可能となる。すなわち、一辺が１メートルを超える基板上にＳＯＩ層を形成することができる。さらにこのような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。なお、本実施の形態においてガラス基板のみについて説明したが、これに限定されるものではない。
【００６１】
なお、本実施の形態において、図２（Ａ）及び図３（Ｂ）に示す構成のＳＯＩ基板を作製する例について説明したがこれに限定されない。図２（Ｂ）の構成の場合には、図４（Ｃ）の構成において基板１００と半導体基板２００との貼り合わせを行う前に基板１００の凹部にバリア層１０８を設けることにより作製することができる。また、図３（Ａ）の構成の場合には、図４（Ｂ）の構成において、接合層１０４を形成する前に絶縁層１０８を形成することにより作製することができる。
【００６２】
以上のように、本実施の形態におけるＳＯＩ基板は、凹部を有する基板に接合層を介してＳＯＩ層を凹部に合わせて貼り合わせるため、貼り合わせるために別途装置を用いることなく、精度の高い貼り合わせを容易に行うことができる。
【００６３】
また、基板とＳＯＩ層の貼り合わせを接合層を介しておこなっているため、密着性が高くなり、膜剥がれを低減することができる。
【００６４】
また、凹部に設けられたＳＯＩ層は、側面を基板に囲まれており、さらに熱処理などによりＳＯＩ層と基板との隙間はより小さくなるため、基板面積を有効に利用できる。
（実施の形態２）
【００６５】
本実施の形態では、凹部を有する基板上に単結晶半導体を用いて形成される層と、非単結晶半導体を用いて形成される層とを選択的に形成し、それぞれを同時にパターニングする方法について、図９を用いて説明する。図９は、本実施の形態におけるＳＯＩ基板の構成及び作製工程を示す断面図である。なお、本実施の形態では上記実施の形態１における図４及び図５で示したＳＯＩ基板の作製方法を参照して説明する。
【００６６】
まず始めに図９（Ａ）に示すように、基板６００における第２の領域６０６にＳＯＩ層６０１を接合層６０２を介して接合させた後、ＳＯＩ層６０１上及び基板６００の第１の領域６０５を覆うようにバリア層６０３を形成し、その後、半導体層６０４を形成する。このとき、第１の領域６０５における半導体層６０４の膜厚が、ＳＯＩ層６０１の膜厚と同じになるのが好適である。ＳＯＩ層６０１と半導体層６０４の膜厚を同じにすることにより、パターニングを同一工程で行うことができる。
【００６７】
半導体層６０４としては、非単結晶シリコン（例えばアモルファスシリコンなど）を適用することができる。
【００６８】
次に図９（Ｂ）に示すように、第１の領域６０５上に選択的にマスク層６０７を形成する。
【００６９】
次に図９（Ｃ）に示すように、マスク層６０７をマスクとしてエッチングする。エッチングにはドライエッチングなどを適用することができる。エッチングすることにより、ＳＯＩ層上の半導体層６０４は除去され、第１の領域６０５上に半導体層６０４を残すことができる。その後、マスク層６０７を除去する。
【００７０】
なお、本実施の形態において、ＳＯＩ層を貼り合わせた後に半導体層を設ける構成としたがこれに限定されない。半導体層を形成した後に基板とＳＯＩ層の貼り合わせを行うことも可能である。
【００７１】
以上のように、基板６００上の異なる領域にそれぞれ別の半導体材料を用いた層を形成することができる。これにより、用途に応じて異なる材料を用いて回路、素子などを作り分けることも可能である。
【００７２】
また、本実施の形態におけるＳＯＩ基板は、凹部を有する基板に接合層を介してＳＯＩ層を凹部に合わせて貼り合わせるため、貼り合わせるために別途装置を用いることなく、精度の高い貼り合わせを容易に行うことができる。
【００７３】
また、基板とＳＯＩ層の貼り合わせを接合層を介しておこなっているため、密着性が高くなり、膜剥がれを低減することができる。
【００７４】
また、凹部に設けられたＳＯＩ層は、側面を基板に囲まれており、さらに熱処理などによりＳＯＩ層と基板との隙間はより小さくなるため、基板面積を有効に利用できる。
【００７５】
なお、本実施の形態は、上記他の実施の形態の一部を置換、または組み合わせることが適宜可能である。
（実施の形態３）
【００７６】
本実施の形態では、基板に大面積を有する基板のように基板上に複数のＳＯＩ層を設ける場合のＳＯＩ基板の構成及び作製方法について説明する。なお、本実施の形態においては、基板とＳＯＩ層との間に接合層を設ける場合について説明する。
【００７７】
本実施の形態におけるＳＯＩ基板の構成について図１０に示す。図１０（Ａ）は本実施の形態におけるＳＯＩ基板の上面図、図１０（Ｂ）は図１０（Ａ）におけるＡ−Ｂ間における断面図である。
【００７８】
図１０に示すように、本実施の形態におけるＳＯＩ基板は、第１の領域８０５と凹部を有する第２の領域８０６を有する基板８００上の第２の領域８０６に接合層８０４を介して設けられた第１のＳＯＩ層８０２及び第２のＳＯＩ層８０３を有する。
【００７９】
凹部８０１は、第１のＳＯＩ層８０２または第２のＳＯＩ層８０３のＸＹ辺の整数（ｎ）倍の面積で予め形成する。これにより、凹部８０１に、第１のＳＯＩ層８０２及び第２のＳＯＩ層８０３を並べて形成することができる。このとき、第１のＳＯＩ層８００及び第２のＳＯＩ層の厚さは、基板８００における凹部８０１の深さよりも厚い方が望ましい。
【００８０】
また、本実施の形態におけるＳＯＩ層は、平面のみで構成される形状にすることがより好適である。基板８００の第２の領域８０６における凹部を平面のみで構成される形状に形成し、ＳＯＩ層も平面のみで構成される形状、すなわち全ての面を平面とすることにより、基板８００と第１のＳＯＩ層８０２及び第２のＳＯＩ層８０３間、または第１のＳＯＩ層８０２と第２のＳＯＩ層８０３とが互いに隣り合って接するように貼り合わせることが容易となる。また、平面のみで構成された形状に限定されず、第２の領域８０６における凹部と、第１のＳＯＩ層８０２及び第２のＳＯＩ層８０３とが互いに隣り合って接するように貼り合わせることができるように凹部及び単結晶半導体のいずれかを適宜設計しておけば、第１のＳＯＩ層８０２と第２のＳＯＩが異なる形状を有する構成とすることもできる。
【００８１】
なお、本実施の形態において、基板上に２つのＳＯＩ層を設けた例について説明したがこれに限定されない。凹部に複数のＳＯＩ層をそれぞれが互いに隣り合って接するように貼り合わせる構成とすることも可能である。
【００８２】
なお、本実施の形態において、複数のＳＯＩ層を互いに隣り合って接するように設けると説明したが、ここでの接するように設けるとは、各ＳＯＩ層同士が互いに隣り合って接する構成だけを意味するものではなく、間に僅かなマージンを有するものも含まれる。例えば４０インチの大型基板などを用いて作製する場合においては、２００μｍ以上３００μｍ程度のマージンがあっても隙間がない構成とみなすことができ、また、１００インチ以上の大型基板を用いて作製する場合には、数ｍｍ程度のマージンがあっても隙間がない構成とみなすことができる。
【００８３】
また、本実施の形態におけるＳＯＩ基板の作製方法は、基板と接合させた全てのＳＯＩ層の一部を一度に剥離することができる。
【００８４】
以上のように、本実施の形態におけるＳＯＩ基板は、１枚の基板上に複数のＳＯＩ層を貼り合わせる場合においても、凹部を有する基板に接合層を介してＳＯＩ層を凹部に合わせて貼り合わせるため、貼り合わせるために別途装置を用いることなく、精度の高い貼り合わせを容易に行うことができる。
【００８５】
また、基板とＳＯＩ層の貼り合わせを接合層を介しておこなっているため、密着性が高くなり、膜剥がれを低減することができる。
【００８６】
また、本実施の形態におけるＳＯＩ基板の作製方法を用いることにより、大面積の基板上に複数のＳＯＩ層を設ける場合においても、各半導体層の一辺の長さと、凹部の一辺の長さを、同じ整数の倍数に予め設計しておくことにより、より精度の高い貼り合わせを行うことができる。さらに凹部に設けられたＳＯＩ層は、側面を基板に囲まれており、さらに熱処理などによりＳＯＩ層と基板との隙間はより小さくなるため、基板面積を有効に利用できる。
【００８７】
なお、本実施の形態は、上記他の実施の形態の一部を置換、または組み合わせることが適宜可能である。
（実施の形態４）
【００８８】
本実施の形態では、上記実施の形態における本発明のＳＯＩ基板を用いた半導体装置の構成及び作製方法について図７と図８を参照して説明する。図７及び図８は、本実施の形態における半導体装置の作製工程を示す断面図である。
【００８９】
まず、図７（Ａ）に示すように、ＳＯＩ基板におけるＳＯＩ層１０５上にマスク層３０１を選択的に形成する。なお、本実施の形態におけるＳＯＩ基板として、上記実施の形態１における図４及び図５に示した方法で作製したＳＯＩ基板を用いて説明するが、上記実施の形態１に示した他の構成のＳＯＩ基板についても適用することができる。
【００９０】
次に、図７（Ｂ）に示すように、マスク層３０１をマスクとして、エッチングを行い、島状のＳＯＩ層１０５を形成する。次にＳＯＩ層１０５を覆うようにゲート絶縁層３０２を形成し、ゲート絶縁層３０２上に島状のＳＯＩ層１０５と同様に導電層を選択的にエッチングすることにより、ゲート電極３０３を形成する。なおゲート電極３０３は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料、若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料を用いて形成することもできる。また上記材料の一つまたは複数を選択し、積層構造することも可能である。上記材料の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、ゲート電極の１層目と２層目を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層の積層のみではなく、３層以上の構造とすることも可能である。例えば３層の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【００９１】
ゲート絶縁層３０２としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、及び窒化酸化シリコンのいずれか一つまたは複数を用いることができる。また、選ばれた材料を用いて積層構造とすることもできる。ゲート絶縁層３０２は、ＣＶＤ法やスパッタリング法等を用いて形成することができる。
【００９２】
次に、図７（Ｃ）に示すように、島状のＳＯＩ層１０５のいずれかを覆うようにマスク層３０４を形成し、マスク層３０４をマスクとして不純物元素３０５をドーピングする。なお、マスク層３０４としては、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いることができる。また、不純物元素３０５としては、リンなど５価の不純物元素もしくはホウ素など３価の不純物元素などを用いることができ、また、特に限定されるものではない。本実施の形態では、不純物元素３０５としてリンなど５価の不純物元素を用いる。
【００９３】
マスク層３０４により、選択的に不純物元素３０５をドーピングすることができる。マスク層３０４上にドーピングされた不純物元素３０５は、ＳＯＩ層１０５に達することはなく、また、ゲート電極３０３にドーピングされた不純物元素３０５もＳＯＩ層１０５に達することはない。
【００９４】
マスク層３０４が形成されていない部分のＳＯＩ層１０５には不純物３０５がドーピングされるので、不純物元素３０５を含むｎ型不純物領域３０６が形成される。ｎ型不純物領域３０６は、それぞれソース領域またはドレイン領域として機能する。
【００９５】
次に不純物元素３０５をドーピングした後はマスク層３０４を除去し、図７（Ｄ）に示すように、ｎ型不純物領域３０５が形成されていないＳＯＩ層１０５上にマスク層３０７を形成し、マスク層３０７をマスクとして、不純物元素３０８をドーピングする。本実施の形態では、不純物元素３０８としてホウ素など３価の不純物元素を用いる。なお、マスク層３０７としては、マスク層３０４と同様の材料を用いることができる。
【００９６】
マスク層３０７上にドーピングされた不純物元素３０８は、ＳＯＩ層１０５に達することはなく、また、ゲート電極３０３にドーピングされた不純物元素３０８もＳＯＩ層１０５に達することはない。
【００９７】
マスク層３０７が形成されていない部分のＳＯＩ層１０５には不純物元素３０８がドーピングされるので、不純物元素３０８がドーピングされたＳＯＩ層１０５には、不純物元素３０８を含むｐ型不純物領域３０９が形成される。ｐ型不純物領域３０９は、それぞれソース領域またはドレイン領域として機能する。
【００９８】
次に、図８（Ｅ）に示すように、ゲート電極３０３及びゲート絶縁層３０２を覆うように絶縁層３０９を形成し、絶縁層３０９を介してｎ型不純物領域３０６及び不純物領域３０９上にコンタクトホール３１０を形成する。なお、絶縁層３０９は、無機膜でも有機膜でもよく、また、平坦化処理を行う場合には有機膜であるのが望ましい。
【００９９】
次に、図８（Ｆ）に示すように、コンタクトホール３１０に配線３１１を形成する。配線３１１としては、アルミニウム若しくはアルミニウム合金を適用することができ、また、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する構成とすることも可能である。
【０１００】
以上のように、基板１００に貼り合わせることにより接合されたＳＯＩ層１０５を有するＳＯＩ基板を用いて半導体装置を作製することができる。
【０１０１】
また、本実施の形態における半導体装置は、図１１に示すような構成とすることも可能である。図１１の半導体装置は、凹部を有する基板１００と、凹部に設けられた接合層１０４と、接合層１０４上に設けられた第１の不純物領域３１２と第２の不純物領域３１３とを有するＳＯＩ層１０５と、ＳＯＩ層１０５を覆うように設けられたゲート絶縁層３０２と、ゲート絶縁層３０２を介してＳＯＩ層の一部の上に設けられたゲート電極３０３と、ゲート電極３０３の側面に設けられた絶縁層３１４と、ゲート電極３０３及びゲート絶縁層３０２上に設けられたコンタクトホールを有する絶縁層３０９と、コンタクトホールを介して第１の不純物領域３１１に接するように設けられた配線３１１と、を有する。このようにサイドウォールと呼ばれる絶縁層３１４を設けることにより、不純物濃度を調整することが可能である。
【０１０２】
以上のように、本実施の形態における半導体装置は、凹部を有する基板に接合層を介してＳＯＩ層を凹部に合わせて貼り合わせたＳＯＩ基板を適用することができる。該ＳＯＩ基板は、凹部に複数のＳＯＩ層を貼り合わせる場合においても、貼り合わせるために別途装置を用いることなく、精度の高い貼り合わせを容易に行うことができる。
【０１０３】
また、基板とＳＯＩ層の貼り合わせを接合層を介しておこなっているため、密着性が高くなり、膜剥がれを低減することができる。
【０１０４】
また、本実施の形態における半導体装置は、ＳＯＩ基板における凹部に設けられたＳＯＩ層の側面が基板に囲まれているため、さらに熱処理することにより複数のＳＯＩ層同士及び複数のＳＯＩ層と基板との隙間はより小さくなるため、基板面積をより有効に利用することができる。
【０１０５】
また、本実施の形態における半導体装置は、ＳＯＩ層の結晶方位が一定の単結晶半導体であるため、均一で高性能なトランジスタなどの半導体装置を得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動度などの高性能化を達成することができる。
【０１０６】
なお、本実施の形態は、上記他の実施の形態の一部を置換、または組み合わせることが適宜可能である。
（実施の形態５）
【０１０７】
本実施の形態では、本発明のＳＯＩ基板を用いた半導体装置の一例として、表示装置について説明する。
【０１０８】
まず始めに本実施の形態における表示装置において図１２を用いて説明する。図１２は、本実施の形態における表示装置の一例を示すブロック図である。本実施の形態における表示装置は、画素部４０５及び駆動回路部４０８を有し、画素部４０５には、信号線４１２が信号線駆動回路４０３から延伸して配置されている。画素部４０５には、走査線４１０が走査線駆動回路４０４から延伸して配置されている。そして、信号線４１２と走査線４１０との交差領域に、複数の画素がマトリクス状に配置されている。なお、複数の画素それぞれはスイッチング素子を有している。したがって、複数の画素それぞれに発光素子を制御するための電圧を独立して入力することができる。
【０１０９】
駆動回路部４０８は、制御回路４０２、信号線駆動回路４０３及び走査線駆動回路４０４を有する。制御回路４０２には映像信号４０１が入力されている。制御回路４０２は、この映像信号４０１に応じて、信号線駆動回路４０３及び走査線駆動回路４０４を制御する。そのため、制御回路４０２は、信号線駆動回路４０３及び走査線駆動回路４０４に、それぞれ制御信号を入力する。そして、この制御信号に応じて、信号線駆動回路４０３はビデオ信号を信号線４１２に入力し、走査線駆動回路４０４は走査信号を走査線４１０に入力する。そして、画素が有するスイッチング素子が走査信号に応じて選択され、画素の画素電極にビデオ信号が入力される。
【０１１０】
なお、制御回路４０２は、電源と、照明手段を有する構成とすることもできる。電源は、映像信号４０１に応じて制御し、照明手段へ電力を供給する手段を有している。照明手段としては、エッジライト式のバックライトユニット、又は直下型のバックライトユニットを用いることも可能である。ただし、照明手段４０６としては、フロントライトを用いてもよい。フロントライトとは、画素部の前面側に取りつけ、全体を照らす発光体及び導光体で構成された板状のライトユニットである。このような照明手段により、低消費電力で、均等に画素部を照らすことができる。
【０１１１】
図１２（Ｂ）に示すように走査線駆動回路４０４は、シフトレジスタ４４１、レベルシフタ４４２、バッファ４４３として機能する回路を有する。シフトレジスタ４４１にはゲートスタートパルス（ＧＳＰ）、ゲートクロック信号（ＧＣＫ）等の信号が入力される。
【０１１２】
図１２（Ｃ）に示すように信号線駆動回路４０３は、シフトレジスタ４３１、第１のラッチ４３２、第２のラッチ４３３、レベルシフタ４３４、バッファ４３５として機能する回路を有する。バッファ４３５として機能する回路とは、弱い信号を増幅させる機能を有する回路であり、オペアンプ等を有する。レベルシフタ４３４には、スタートパルス（ＳＳＰ）等の信号が、第１のラッチ４３２にはビデオ信号等のデータ（ＤＡＴＡ）が入力される。第２のラッチ４３３にはラッチ（ＬＡＴ）信号を一時保持することができ、一斉に画素部４０５へ入力させる。これを線順次駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第２のラッチは不要とすることができる。
【０１１３】
なお、本実施の形態において、画素部における画素構成には、様々なものを用いることができる。例えば、表示パネルとして、２つの基板の間に液晶層が封止された構成を用いることができる。一方の基板上には、トランジスタ、容量素子、画素電極又は配向膜などが形成されている。なお、一方の基板の上面と反対側には、偏光板、位相差板又はプリズムシートが配置されていてもよい。他方の基板上には、カラーフィルタ、ブラックマトリクス、対向電極又は配向膜などが形成されている。なお、他方の基板の上面と反対側には、偏光板又は位相差板が配置されていてもよい。なお、カラーフィルタ及びブラックマトリクスは、一方の基板の上面に形成されてもよい。なお、一方の基板の上面側又はその反対側にスリット（格子）を配置することで、３次元表示を行うことができる。
【０１１４】
なお、偏光板、位相差板及びプリズムシートをそれぞれ、２つの基板の間に配置することが可能である。あるいは、２つの基板のうちのいずれかと一体とすることが可能である。
【０１１５】
また、画素構成としては、２つの電極の間にＥＬ（エレクトロルミネッセンス）材料を設けた発光素子を用いる構成を適用することも可能である。
【０１１６】
ＥＬ材料を用いた発光素子において、画素電極側、すなわちトランジスタ等が形成されている側に光が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。
【０１１７】
下面放射の場合、画素電極は透明導電膜によって形成されるのが好適である。逆に、上面放射の場合、対向電極は透明導電膜によって形成されるのが好適である。
【０１１８】
カラー表示の発光装置においては、Ｒ、Ｇ、Ｂそれぞれの発光色を持つ発光素子を塗り分けても良いし、単色の発光素子を全体に塗り、カラーフィルタによってＲ、Ｇ、Ｂの発光を得るようにしても良い。
【０１１９】
以上のように本実施の形態における表示装置は、凹部を有する基板に接合層を介してＳＯＩ層を凹部に合わせて貼り合わせたＳＯＩ基板を用いた半導体装置を適用することができる。該ＳＯＩ基板は、凹部に複数のＳＯＩ層を貼り合わせる場合においても、貼り合わせるために別途装置を用いることなく、精度の高い貼り合わせを容易に行うことができる。
【０１２０】
また、本実施の形態における表示装置は、基板の凹部にＳＯＩ層を設けた構造のため、対向基板との貼り合わせの際に、ＳＯＩ層と対向基板の間にスペースを確保するために必要だったフィラーなどが不要になり、フィラーの分だけ薄い構造とすることができる。さらに、基板の周辺部と対向基板との間で封止を行うことで、より強度のある封止を行うことができる。
【０１２１】
さらに本実施の形態における表示装置において、封止する領域に乾燥剤を設ける場合であっても予め凹部を基板に設けた構成のため、新たに凹部を設けることなく、乾燥剤を設けることができる。
【０１２２】
また、大面積を有する基板を用いて作製される場合においても、各ＳＯＩ層の一辺の長さと、凹部の一辺の長さを、同じ整数の倍数に予め設計しておくことにより、高い精度で貼り合わせることができるため、基板面積を有効に利用して表示装置を作製することができる。
【０１２３】
なお、本実施の形態は、上記他の実施の形態の一部を置換、または組み合わせることが適宜可能である。
【０１２４】
（実施の形態６）
本実施の形態においては、本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の例について説明する。
【０１２５】
図１３は表示パネル９０１と、回路基板９１１を組み合わせた表示パネルモジュールを示している。表示パネル９０１は画素部９０２、走査線駆動回路９０３及び信号線駆動回路９０４を有している。回路基板９１１には、例えば、コントロール回路９１２及び信号分割回路９１３などが形成されている。表示パネル９０１と回路基板９１１とは接続配線９１４によって接続されている。接続配線にはＦＰＣ等を用いることができる。
【０１２６】
図１４は、テレビ受像機の主要な構成を示すブロック図である。チューナ９２１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路９２２と、映像信号増幅回路９２２から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路９３２により処理される。コントロール回路９３２は、走査線駆動回路９３４と信号線駆動回路９２４にそれぞれ信号を出力する。そして、走査線駆動回路９３４と信号線駆動回路９２４が表示パネル９３１を駆動する。デジタル駆動する場合には、信号線側に信号分割回路９３３を設け、入力デジタル信号をｍ個（ｍは正の整数）に分割して供給する構成としても良い。
【０１２７】
チューナ９２１で受信した信号のうち、音声信号は音声信号増幅回路９２５に送られ、その出力は音声信号処理回路９２６を経てスピーカ９２７に供給される。制御回路９２８は受信局（受信周波数）及び音量の制御情報を入力部９２９から受け、チューナ９２１又は音声信号処理回路９２６に信号を送出する。
【０１２８】
図１４とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図１５（Ａ）に示す。図１５（Ａ）において、筐体９４１内に収められた表示画面９４２は、表示パネルモジュールで形成される。なお、スピーカ９４３、入力手段（操作キー９４４、接続端子９４５、センサ９４６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９４７）などが適宜備えられていてもよい。
【０１２９】
図１５（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。このテレビ受像器には、表示部９５３、スピーカ部９５７、入力手段（操作キー９５６、接続端子９５８、センサ９５９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９６０）などが適宜備えられている。筐体９５２にはバッテリー及び信号受信器が収められており、そのバッテリーで表示部９５３、スピーカ部９５７、センサ９５９及びマイクロフォン９６０を駆動させる。バッテリーは充電器９５０で繰り返し充電が可能となっている。充電器９５０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。図１５（Ｂ）に示す装置は、操作キー９５６によって制御される。あるいは、図１５（Ｂ）に示す装置は、操作キー９５６を操作することによって、充電器９５０に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよい。あるいは、図１５（Ｂ）に示す装置は、操作キー９５６を操作することによって、充電器９５０に信号を送り、さらに充電器９５０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり、汎用遠隔制御装置であってもよい。なお、本実施の形態の各々の図で述べた内容（一部でもよい）を表示部９５３に適用することができる。
【０１３０】
次に、図１６を参照して、携帯電話の構成例について説明する。
【０１３１】
表示パネル９８１はハウジング１０００に脱着自在に組み込まれる。ハウジング１０００は表示パネル９８１のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル９８１を固定したハウジング１０００はプリント基板１００１に嵌入されモジュールとして組み立てられる。
【０１３２】
表示パネル９８１はＦＰＣ９９３を介してプリント基板１００１に接続される。プリント基板１００１には、スピーカ１００２、マイクロフォン１００３、送受信回路１００４、ＣＰＵ、コントローラなどを含む信号処理回路１００５及びセンサ１０１１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）が形成されている。このようなモジュールと、操作キー１００６、バッテリー１００７、アンテナ１０１０を組み合わせ、筐体１００９に収納する。表示パネル９８１の画素部は筐体１００９に形成された開口窓から視認できように配置する。
【０１３３】
表示パネル９８１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で表示パネル９８１に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）又はプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。携帯電話機の低コスト化を図ることができる。
【０１３４】
図１６に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図１６に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
【０１３５】
図１７（Ａ）はディスプレイであり、筐体１０２１、支持台１０２２、表示部１０２３、スピーカ１０２７、ＬＥＤランプ１０２９、入力手段（接続端子１０２４、センサ１０２５（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０２６、操作キー１０２８）等を含む。図１７（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図１７（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０１３６】
図１７（Ｂ）はカメラであり、本体１０３１、表示部１０３２、シャッターボタン１０３６、スピーカ１０４０、ＬＥＤランプ１０４１、入力手段（受像部１０３３、操作キー１０３４、外部接続ポート１０３５、接続端子１０３７、センサ１０３８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０３９）等を含む。図１７（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を記録媒体（外部又はデジタルカメラに内臓）に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図１７（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０１３７】
図１７（Ｃ）はコンピュータであり、本体１０５１、筐体１０５２、表示部１０５３、スピーカ１０６０、ＬＥＤランプ１０６１、リーダ／ライタ１０６２、入力手段（キーボード１０５４、外部接続ポート１０５５、ポインティングデバイス１０５６、接続端子１０５７、センサ１０５８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０５９）等を含む。図１７（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図１７（Ｃ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０１３８】
図１８（Ａ）はモバイルコンピュータであり、本体１１３１、表示部１１３２、スイッチ１１３３、スピーカ１１３９、ＬＥＤランプ１１４０、入力手段（操作キー１１３４、赤外線ポート１１３５、接続端子１１３６、センサ１１３７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１３８）等を含む。図１８（Ａ）に示すモバイルコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図１８（Ａ）に示すモバイルコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０１３９】
図１８（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、本体１１５１、筐体１１５２、表示部Ａ１１５３、表示部Ｂ１１５４、スピーカ部１１５７、ＬＥＤランプ１１６１、入力手段（記録媒体（ＤＶＤ等）読み込み部１１５５、操作キー１１５６、接続端子１１５８、センサ１１５９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１６０）等を含む。表示部Ａ１１５３は主として画像情報を表示し、表示部Ｂ１１５４は主として文字情報を表示することができる。
【０１４０】
図１８（Ｃ）はゴーグル型ディスプレイであり、本体１１７１、表示部１１７２、イヤホン１１７３、支持部１１７４、ＬＥＤランプ１１７９、スピーカ１１７８、入力手段（接続端子１１７５、センサ１１７６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１７７）等を含む。図１８（Ｃ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図１８（Ｃ）に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０１４１】
図１９（Ａ）は携帯型遊技機であり、筐体１１８１、表示部１１８２、スピーカ部１１８３、記憶媒体挿入部１１８５、ＬＥＤランプ１１８９、入力手段（操作キー１１８４、接続端子１１８６、センサ１１８７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１８８）等を含む。図１９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１９（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０１４２】
図１９（Ｂ）はテレビ受像機能付きデジタルカメラであり、本体１１９１、表示部１１９２、スピーカ１１９４、シャッターボタン１１９５、ＬＥＤランプ１２０１、入力手段（操作キー１１９３、受像部１１９６、アンテナ１１９７、接続端子１１９８、センサ１１９９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１２００）等を含む。図１９（Ｂ）に示すテレビ受像機付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから取得した情報を表示部に表示する機能を有する。なお、図１９（Ｂ）に示すテレビ受像機付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０１４３】
図２０は携帯型遊技機であり、筐体１２１１、第１表示部１２１２、第２表示部１２１３、スピーカ部１２１４、記録媒体挿入部１２１６、ＬＥＤランプ１２２０、入力手段（操作キー１２１５、接続端子１２１７、センサ１２１８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１２１９）等を含む。図２０に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２０に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０１４４】
図１７（Ａ）乃至（Ｃ）、図１８（Ａ）乃至（Ｃ）、図１９（Ａ）乃至（Ｃ）、及び図２０に示したように、電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。
【０１４５】
以上のように本発明のＳＯＩ基板を用いた半導体装置は、様々電子機器に適用することができる。本実施の形態に適用できるＳＯＩ基板は、凹部を有する基板に接合層を介してＳＯＩ層を凹部に合わせて貼り合わせたＳＯＩ基板を適用することができる。該ＳＯＩ基板は、凹部に複数のＳＯＩ層を貼り合わせる場合においても、貼り合わせるために別途装置を用いることなく、精度の高い貼り合わせを容易に行うことができるため、基板面積を有効に利用して電子機器を作製することができる。
【０１４６】
なお、本実施の形態は、上記他の実施の形態の一部を置換、または組み合わせることが適宜可能である。
【図面の簡単な説明】
【０１４７】
【図１】実施の形態１における本発明のＳＯＩ基板のベース基板の構成及び作製方法を示す断面図である。
【図２】実施の形態１における本発明のＳＯＩ基板の構成を示す断面図である。
【図３】実施の形態１における本発明のＳＯＩ基板の構成を示す断面図である。
【図４】実施の形態１における本発明のＳＯＩ基板の作製方法を示す断面図である。
【図５】実施の形態１における本発明のＳＯＩ基板の作製方法を示す断面図である。
【図６】実施の形態１における本発明のＳＯＩ基板の作製方法を示す断面図である。
【図７】実施の形態４における本発明のＳＯＩ基板を用いた半導体装置の作製方法を示す断面図である。
【図８】実施の形態４における本発明のＳＯＩ基板を用いた半導体装置の作製方法を示す断面図である。
【図９】実施の形態２における本発明のＳＯＩ基板の構成及び作製方法を示す断面図である。
【図１０】実施の形態３における本発明のＳＯＩ基板の構成を示す外観図及び断面図である。
【図１１】実施の形態４における本発明のＳＯＩ基板を用いた半導体装置の構成を示す断面図である。
【図１２】実施の形態５における本発明のＳＯＩ基板を用いた半導体装置を適用した表示装置の回路図である。
【図１３】実施の形態６における本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の構成を示す図である。
【図１４】実施の形態６における本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の構成を示すブロック図である。
【図１５】実施の形態６における本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の構成を示す図である。
【図１６】実施の形態６における本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の構成を示す図である。
【図１７】実施の形態６における本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の構成を示す図である。
【図１８】実施の形態６における本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の構成を示す図である。
【図１９】実施の形態６における本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の構成を示す図である。
【図２０】実施の形態６における本発明のＳＯＩ基板を用いた半導体装置を適用した電子機器の構成を示す図である。
【符号の説明】
【０１４８】
１００    基板
【図１】
2009016644.tif 000003
【図２】
2009016644.tif 000004
【図３】
2009016644.tif 000005
【図４】
2009016644.tif 000006
【図５】
2009016644.tif 000007
【図６】
2009016644.tif 000008
【図７】
2009016644.tif 000009
【図８】
2009016644.tif 000010
【図９】
2009016644.tif 000011
【図１０】
2009016644.tif 000012
【図１１】
2009016644.tif 000013
【図１２】
2009016644.tif 000014
【図１３】
2009016644.tif 000015
【図１４】
2009016644.tif 000016
【図１５】
2009016644.tif 000017
【図１６】
2009016644.tif 000018
【図１７】
2009016644.tif 000019
【図１８】
2009016644.tif 000020
【図１９】
2009016644.tif 000021
【図２０】
2009016644.tif 000022