(57)【要約】     【課題】  最頻出色を必要とする画像処理時に，ＣＰＵに，最頻出色を特定する処理を行わせる必要がない画像処理装置を、提供する。    【解決手段】    複合機等の画像処理装置に、処理対象画像データに関する出現色ヒストグラムをＳＲＡＭ２３上に作成しながら、処理対象画像データに関する最頻出色（最頻出色レジスタ２５）を求めてしまう出現色ヒストグラム作成回路２０（頻度レジスタ２４上の値を超える頻度をＳＲＡＭ２３に書き込む際に、当該頻度及び色データを，それぞれ，頻度レジスタ２４及び最頻出色レジスタ２５に記憶しておく回路）を搭載しておく。    【選択図】  図３
2009037277.tif 000002
【特許請求の範囲】
【請求項１】
外部回路が読出アクセスを行える最頻出色レジスタと、
頻度レジスタと、
外部回路が読出アクセスを行える複数の記憶領域を有する出現色ヒストグラム記憶回路と、
複数の色データからなる処理対象画像データ中の色データ毎に、前記出現色ヒストグラム記憶回路内の，その色データの値によって特定される記憶領域に記憶されている値を“１”増加させる処理を行う色データ処理回路であって、増加させた後の前記値である更新値が前記頻度レジスタに記憶されている値よりも大きな値であった場合には、前記最頻出色レジスタ，前記頻度レジスタに，それぞれ，当該更新値を記憶している前記記憶領域を示す情報，当該更新値を設定する処理を行う色データ処理回路と、
前記色データ処理回路による処理の完了を外部回路に通知するための処理完了通知回路と
を備えることを特徴とする出現色ヒストグラム作成回路。
【請求項２】
外部回路が読出アクセスを行える第２頻出色レジスタと、
第２頻度レジスタとを、さらに、備え、
前記色データ処理回路が、
前記更新値が，前記頻度レジスタに記憶されている値以下の，前記第２頻度レジスタに記憶されている値よりも大きな値であった場合には、前記第２頻出色レジスタ，前記第２頻度レジスタに，それぞれ，当該更新値を記憶している前記記憶領域を示す情報，当該更新値を設定する処理を行う回路である
ことを特徴とする請求項１記載の出現色ヒストグラム作成回路。
【請求項３】
前記色データ処理回路による処理が完了していない色データ数を監視し、当該色データ数が，記頻度レジスタ上の値から前記第２頻度レジスタ上の値を減じた値と一致したときに、前記色データ処理回路による処理を停止させる停止制御回路を、さらに備える
ことを特徴とする請求項２記載の出現色ヒストグラム作成回路。
【請求項４】
請求項１乃至請求項３のいずれかに記載の出現色ヒストグラム作成回路と、
前記出現色ヒストグラム作成回路による処理が行われた前記処理対象画像データに対して、前記出現色ヒストグラム作成回路内の前記最頻出色レジスタ上の情報を必要とする画像処理を行う画像処理手段と
を、備えることを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、最頻出色を必要とする画像処理を画像データに対して行う機能を有する画像処理装置と、そのような画像処理装置の構成要素として使用される出現色ヒストグラム作成回路とに、関する。
【背景技術】
【０００２】
コピー機等の画像処理装置（目的とする処理を行うために、画像データを加工する装置）にて行われる画像処理の中には、処理対象画像データ中の各色の出現頻度分布（以下、出現色ヒストグラムと表記する）を必要とするもの（例えば、特許文献１参照）が，存在している。
【０００３】
そして、出現色ヒストグラムの作成をＣＰＵに行わせたのでは、時間がかかってしまうことになるため、出現色ヒストグラムを必要とする画像処理を行う一般的な画像処理装置（例えば、特許文献２参照）には、出現色ヒストグラムを作成するためのハードウェア（以下、出現色ヒストグラム作成回路と表記する）が搭載されている。
【０００４】
ただし、既存の画像処理装置に搭載されている出現色ヒストグラム作成回路は、出現色ヒストグラムを作成することしか出来ない回路であるため、既存の画像処理装置は、最頻出色（最も、出現頻度が高い色）を必要とする画像処理〔最頻出色のみ，或いは，最頻出色及び出現色ヒストグラムを必要とする画像処理〕を実行すべき場合、当該画像処理を実際に開始する前に、ＣＰＵが、出現色ヒストグラム内の比較的多数（例えば、４０９６個）のデータ（出現頻度）を読み出して最頻出色を特定する処理を行うように構成された装置となっている。
【０００５】
【特許文献１】特開平７−８５２７５号公報
【特許文献２】特開２００２−３６９０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の課題は、最頻出色を必要とする画像処理時に，ＣＰＵに，最頻出色を特定する処理を行わせる必要がない画像処理装置と、それを用いることにより，そのような画像処理装置を実現できる出現色ヒストグラム作成回路とを、提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の出現色ヒストグラム作成回路は、外部回路が読出アクセスを行える最頻出色レジスタと、頻度レジスタと、外部回路が読出アクセスを行える複数の記憶領域を有する出現色ヒストグラム記憶回路と、複数の色データからなる処理対象画像データ中の色データ毎に、出現色ヒストグラム記憶回路内の，その色データの値によって特定される記憶領域に記憶されている値を“１”増加させる処理を行う色データ処理回路であって、増加させた後の値である更新値が頻度レジスタに記憶されている値よりも大きな値であった場合には、最頻出色レジスタ，頻度レジスタに，それぞれ，当該更新値を記憶している記憶領域を示す情報，当該更新値を設定する処理を行う色データ処理回路と、色データ処理回路による処理の完了を外部回路に通知するための処理完了通知回路とを、備える。
【０００８】
すなわち、本発明の出現色ヒストグラム作成回路は、処理対象画像データに関する出現色ヒストグラムを作成するための処理〔色データ処理回路による．色データ毎に，出現色ヒストグラム記憶回路内の，その色データの値によって特定される記憶領域に記憶されている値を“１”増加させる処理〕と、処理対象画像データに関する最頻出色を特定するための処理〔色データ処理回路による，更新値が頻度レジスタに記憶されている値よりも大きな値であった場合に、最頻出色レジスタ，頻度レジスタに，それぞれ，当該更新値を記憶している記憶領域を示す情報，当該更新値を設定する処理〕とを，並行的に行う回路構成を有する回路となっている。従って、この出現色ヒストグラム作成回路を用いておけば、最頻出色を必要とする画像処理時に，ＣＰＵに，最頻出色を特定する処理を行わせる必要がない画像処理装置（最頻出色を必要とする画像処理がより高速に完了する画像処理装置／請求項４記載の画像処理装置）を実現できることになる。
【０００９】
なお、本発明における“色データ”とは、有彩色或いは無彩色を示すデータのことであり、本発明の出現色ヒストグラム作成回路を製造するに際しては、そのような色データ自体と出現色ヒストグラム記憶回路上の記憶領域とが，１：１対応するようにしておくことも、特定の条件（Ｒ，Ｇ，Ｂ階調値の各上位ビットが等しい等）を満たす色データ群と、出現色ヒストグラム記憶回路上の記憶領域とが，１：１対応するようにしておくことも出来る。また、本発明の出現色ヒストグラム作成回路の構成要素である処理完了通知回路は、外部回路に対して．積極的／能動的に処理の完了を通知する回路（割り込み信号を出力する回路等）であっても良く、処理が完了しているか否かが分かる情報（外部回路が読出可能なもの）を保持する回路であっても良い。
【００１０】
また、外部回路が読出アクセスを行える第２頻出色レジスタと、第２頻度レジスタとを付加し、更新値が，頻度レジスタに記憶されている値以下の，第２頻度レジスタに記憶されている値よりも大きな値であった場合には、第２頻出色レジスタ，第２頻度レジスタに，それぞれ，当該更新値を記憶している記憶領域を示す情報，当該更新値を設定する処理を行う色データ処理回路を採用した形で、本発明の出現色ヒストグラム作成回路を製造しておくことも出来る。そして、そのように製造された出現色ヒストグラム作成回路を用いれば、出現頻度が２番目に大きな色（第２頻出色レジスタ上の情報から特定出来る色）を必要とする画像処理も高速に行える画像処理装置を製造できることになる。
【００１１】
また、本発明の出現色ヒストグラム作成回路を，第２頻出色レジスタの付加等を行ったものする場合には、さらに、色データ処理回路による処理が完了していない色データ数を監視し、当該色データ数が，記頻度レジスタ上の値から第２頻度レジスタ上の値を減じた値と一致したときに、色データ処理回路による処理を停止させる停止制御回路を付加しておくことが出来る。そして、そのような構成を有する出現色ヒストグラム作成回路を用いれば、最頻出色を必要とする実際の画像処理をより短時間で開始できる画像処理回路を製造できることになる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
【００１３】
《第１実施形態》
まず、図１及び図２を用いて、本発明の第１実施形態に係る画像処理装置１０の概要を、説明する。
【００１４】
図１に示してあるように、本実施形態に係る画像処理装置１０は、スキャナ１１と操作パネル１２とコントローラ１３と印刷エンジン１４とを備えた装置である。なお、画像処理装置１０は、ＰＣ（パーソナルコンピュータ）と接続しなくても使用可能な装置なのであるが、通常は、何台かのＰＣとネットワーク接続（及び／或いはダイレクト接続）して使用される装置（つまり、プリンタとしての機能を有する複合機）となっている。
【００１５】
本実施形態に係る画像処理装置１０が備える操作パネル１２は、ユーザから各種の指示を得るため（及び、画像処理装置１０の状態をユーザに提示するため）に、画像処理装置１０に設けられているユニットである。この操作パネル１２は、ＬＣＤ，複数のＬＥＤ，複数の押しボタンスイッチ等から構成されたユニットとなっている。
【００１６】
印刷エンジン１４は、用紙上にカラー／モノクロ印刷を行うためのユニットである。スキャナ１１は、自身にセットされた原稿をスキャンすることにより，当該原稿の画像データ（各画素に関する色データの集合）を生成するユニットである。このスキャナ１１は、各画素について，８ビットのＲ階調データ，８ビットのＧ階調データ及び８ビットのＢ階調データからなる色データを含む画像データを出力するものとなっている。
【００１７】
コントローラ１３は、画像処理装置１０内の各部を統合的に制御するための，図２に示した構成を有するユニットである。
【００１８】
そして、本実施形態に係る画像処理装置１０は、このコントローラ１３に実装されているメモリ制御ＡＳＩＣ内の出現色ヒストグラム作成回路２０（図では、“作成回路”）の構成／機能と、コントローラ１３のＲＯＭ上のファームウェアの内容のみが、既存の画像処理装置（本画像処理装置１０の元となった画像処理装置）と異なった装置となっている。
【００１９】
以上のことを前提に、以下、本実施形態に係る画像処理装置１０の構成及び動作をさらに具体的に説明する。
【００２０】
本実施形態に係る画像処理装置１０に用いられている出現色ヒストグラム作成回路２０（画像処理装置１０のコントローラ１３に搭載されているメモリ制御ＡＳＩＣ内の出現色ヒストグラム作成回路２０）は、図３に示してあるように、データ読出・アドレス変換回路２１，ＳＲＡＭ制御回路２２，ＳＲＡＭ２３，頻度レジスタ２４，最頻出色レジスタ２５を備えた回路である。
【００２１】
この出現色ヒストグラム作成回路２０が備えるＳＲＡＭ２３は、１ワードのデータを記憶可能な記憶領域を，４０９６個，有するＳＲＡＭ（１２ビットのアドレスで，リード／ライトする記憶領域を指定できるＳＲＡＭ）である。頻度レジスタ２４，最頻出色レジスタ２５は、いずれも、１ワード（１６ビット）のデータを記憶可能なレジスタであり、出現色ヒストグラム作成回路２０は、レジスタ２３，２４及びＳＲＡＭ２３に記憶されているデータを、ＣＰＵが読み出せる回路となっている。
【００２２】
データ読出・アドレス変換回路２１は、ＤＭＡ転送開始アドレスレジスタ，ＤＭＡ転送データ量レジスタ，スタートレジスタ，割込要否レジスタ等（いずれも，ＣＰＵがアクセス可能なレジスタ）を備えた回路である。そして、このデータ読出・アドレス変換回路２１は、スタートレジスタに所定値（本実施形態では、“１”）が書き込まれた場合、出現色ヒストグラム作成回路２０内に設けられているゼロクリア回路（図３に示していない，ＳＲＡＭの各記憶領域に“０”を書き込む回路）を機能させることにより、ＳＲＡＭ２３の全記憶領域を“０”クリアする処理と、頻度レジスタ２４及び最頻出色レジスタ２５を“０”クリアする処理とを行ってから、『ＳＤＲＡＭ（図２参照）上の，ＤＭＡ転送開始アドレスレジスタに設定されているアドレス以降のＤＭＡ転送データ数レジスタに設定されている数（以下、ＤＭＡ転送データ数と表記する）の色データ（３バイトデータ）を，各色成分の下位４ビットデータを除去した１２ビットデータ（Ｒ，Ｇ，Ｂの各階調データの上位４ビットを組み合わせたデータ）に変換した上で，順次，ＳＲＡＭ制御回路２２にＤＭＡ転送する処理』を開始する回路となっている。
【００２３】
また、データ読出・アドレス変換回路２１は、未転送データ数（＝ＤＭＡ転送データ数−ＤＭＡ転送が完了したデータ数）を管理（カウントして記憶）するための未転送データ数レジスタを備え，未転送データ数レジスタの値（未転送データ数）が“０”となった際に，スタートレジスタの値を“０”に戻す回路となっている。さらに、データ読出・アドレス変換回路２１は、割込要否レジスタに所定値が設定されていた場合には、未転送データ数が“０”となった際に，割込信号を出力する処理（メモリ制御ＡＳＩＣの特定の端子の信号レベルを変更する処理）を行う回路ともなっている。
【００２４】
ＳＲＡＭ制御回路２２は、データ読出・アドレス変換回路２１から，１２ビットの色データが入力される度に、図４に示した処理を行う回路である。
【００２５】
すなわち、ＳＲＡＭ制御回路２２は、色データが入力されると、その色データを注目アドレス（リード或いはライトアドレス）として使用して，ＳＤＲＡＭ２３上の注目アドレスデータＲＤを読み出す処理（ステップＳ１０１）と、ＲＤに１を加算したＷＤを、注目アドレスデータとしてＳＤＲＡＭ２３に書き戻す処理（ステップＳ１０２）とを行う回路であると共に、色データが入力されると、ＷＤと頻度レジスタ２４に記憶されているデータＭＦＤの大小関係を判断（ステップＳ１０３）し、ＷＤ＞ＭＦＤが成立していた場合（ステップＳ１０３；ＹＥＳ）には、ＷＤ，注目アドレス（入力された色データ）を、それぞれ、頻度レジスタ２４，最頻出色レジスタ２５にセット（ステップＳ１０４）する回路となっている。なお、図４の流れ図では、ステップＳ１０２の処理完了後に、ステップＳ１０４の処理が行われることになっているが、実際のＳＤＲＡＭ制御回路２２は、ステップＳ１０４の処理を，ステップＳ１０２の処理とほぼ同時に行う回路構成を有するものとなっている。
【００２６】
そして、本実施形態に係る画像処理装置１０は、そのファームウェアとして、ＳＤＲＡＭ上の画像データ（通常、スキャナ１１が生成した画像データ）に対して，その最頻出色を必要とする画像処理を行う場合、ＣＰＵが、各種情報設定を行うことにより出現色ヒストグラム作成回路２０を動作させた後，割込信号が入力されたとき（或いは、出現色ヒストグラム作成回路２０内のスタートレジスタの値が“０”となったとき）に、出現色ヒストグラム作成回路２０内の最頻出色レジスタ２５に記憶されているデータ（つまり、最頻出色）を読み出し、その読み出したデータを利用して実際の画像処理を行うことになるものが用意（作成）されて使用されている装置となっている。
【００２７】
以上、説明したように、本発明の第１実施形態に係る画像処理装置１０は、処理対象画像データ（データ読出・アドレス変換回路２１が１２ビット化して色データ毎にＳＲＡＭ制御回路２２へ供給する画像データ）に関する出現色ヒストグラムを作成しながら、処理対象画像データに関する最頻出色を求めてしまう出現色ヒストグラム作成回路２０を備えた装置となっている。そして、画像処理装置１０は、ＣＰＵが、出現色ヒストグラム作成回路２０が求めた最頻出色（最頻出色レジスタ２５の値）を用いて画像処理を行う装置であるため、この画像処理装置１０は、ＣＰＵが、ハードウェアによって用意された出現色ヒストグラムから最頻出色を求める処理を行わない分、既存の画像処理装置よりも、最頻出色を必要とする画像処理が早く完了する装置となっていることになる。
【００２８】
《第２実施形態》
本発明の第２実施形態に係る画像処理装置は、本発明の第１実施形態に係る画像処理装置１０と同様のハードウェア構成（図１，図２参照）を有する装置である。ただし、第２実施形態に係る画像処理装置に実装されているメモリ制御ＡＳＩＣは、図５に示した構成の出現色ヒストグラム作成回路３０を備えたものとなっている。
【００２９】
この出現色ヒストグラム作成回路３０が備えるＳＲＡＭ３３は、ＳＲＡＭ２３と同仕様・同用途のメモリである。第１頻度レジスタ３４１，第１頻出色レジスタ３５１は、それぞれ、頻度レジスタ２４，最頻出色レジスタ２５と同仕様・同用途のレジスタである。
【００３０】
第２頻出色レジスタ３５２は、出現色ヒストグラム作成回路３０が動作すると、出現頻度が２番目に大きな色データ（１２ビット長のもの；以下、第２頻出色と表記する）が記憶されることになるレジスタ（本実施形態では、１ワードのデータを記憶可能なもの）である。第２頻度レジスタ３４２は、出現色ヒストグラム作成回路３０が動作すると、第２頻出色の出現頻度（出現回数）が記憶されることになるレジスタ（本実施形態では、１ワードのデータを記憶可能なもの）である。
【００３１】
データ読出・アドレス変換回路３１は、データ読出・アドレス変換回路２１と同様の機能を有する回路である。ただし、データ読出・アドレス変換回路３１は、スタートレジスタに所定値（本実施形態では、“１”）が書き込まれた場合、第２頻度レジスタ３４２及び第２頻出色レジスタ３５２も“０”クリアする回路となっている。また、データ読出・アドレス変換回路３１は、停止制御回路３６（詳細は後述）から所定の停止指示信号が入力された場合、データのＤＭＡ転送処理を中止して、スタートレジスタの値を“０”に戻す処理や、割込信号を出力する処理を行った後に動作を停止する回路となっている。
【００３２】
ＳＲＡＭ制御回路３２は、データ読出・アドレス変換回路３１から，１２ビットの色データが入力される度に、図６に示した処理を行う回路である。
【００３３】
すなわち、ＳＲＡＭ制御回路３２は、色データが入力されると、ＳＲＡＭ制御回路２２が行うものと同内容の処理（ステップＳ２０１〜Ｓ２０４）を行う回路であると共に、ＦＤ１≧ＷＤ＞ＦＤ２が成立していた場合、ＷＤ，注目アドレス（入力された色データ）を、それぞれ、第２頻度レジスタ３４２，第２頻出色レジスタ３５２にセットする処理（ステップＳ２０５及びＳ２０６）を行う回路となっている。なお、ＦＤ１，ＦＤ２とは、それぞれ、第１頻度レジスタ３４１の値、第２頻度レジスタ３４２の値のことである。
【００３４】
また、ＳＲＡＭ制御回路３２は、上記した停止指示信号が停止制御回路３６から入力された場合、動作を終了する回路ともなっている。
【００３５】
停止制御回路３６（図５）は、データ読出・アドレス変換回路３１が管理している未転送データ数ＲＮ，第１頻度レジスタ３４１の値ＦＤ１，第２頻度レジスタ３４２の値ＦＤ２に関する関係式“ＲＮ＝ＦＤ１−ＦＤ２−１”が成立したとき〔つまり、その後に処理される全ての色データが第２頻出色データであっても、第２頻出色データの総数（ＦＤ２）が，現在の第１頻出色データの総数（ＦＤ１）を超えないことが確定したとき〕に、上記した停止指示信号を、データ読出・アドレス変換回路３１及びＳＲＡＭ制御回路３２に対して出力する機能を有する回路である。この停止制御回路３６は、動作させる（停止指示信号を出力させる）か否かをＣＰＵが指定できる回路となっている。
【００３６】
要するに、本実施形態に係る画像処理装置が備える出現色ヒストグラム作成回路３０は、停止制御回路３６を動作させなかった場合には、正確な出現色ヒストグラムを作成でき，かつ，第２頻出色も求めることができる回路として機能し、停止制御回路３６を動作させた場合には、作成される出現色ヒストグラム（ＳＲＡＭ３３上のデータ群）は正確なものとはならないが，第１頻出色をより短時間で求めることができる回路として機能するものとなっている。
【００３７】
そして、そのような出現色ヒストグラム作成回路３０を備えた装置であるが故に、本実施形態に係る画像処理装置は、最頻出色のみを必要とする画像処理を行う場合には、ＣＰＵが、停止制御回路３６が動作する状態で出現色ヒストグラム作成回路３０を動作させることになり、正確な出現色ヒストグラムや第２頻出色を必要とする画像処理を行う場合には、ＣＰＵが、停止制御回路３６が動作しない状態で出現色ヒストグラム作成回路３０を動作させることになるように、そのファームウェアを作成した装置となっている。
【００３８】
従って、本発明の第２実施形態に係る画像処理装置は、最頻出色のみを必要とする画像処理（正確な出現色ヒストグラムを必要としない処理）が第１実施形態に係る画像処理装置１０よりも早く完了する装置であると共に、第２頻出色も必要とする画像処理が第１実施形態に係る画像処理装置１０よりも早く完了する装置となっていると言うことが出来る。
【００３９】
《第３実施形態》
本発明の第３実施形態に係る画像処理装置は、本発明の第２実施形態に係る画像処理装置を変形したものである。このため、以下では、第２実施形態の説明時に用いたものと同じ符号を用いて、第２実施形態に係る画像処理装置と異なる部分を中心に、本発明の第３実施形態に係る画像処理装置の構成及び動作を説明することにする。
【００４０】
第３実施形態に係る画像処理装置に用いられている出現色ヒストグラム作成回路３０（メモリ制御ＡＳＩＣ上の回路）は、第２頻出色レジスタ３５２及び第２頻度レジスタ３４２を備えない回路である。さらに、第３実施形態に係る出現色ヒストグラム作成回路３０は、ＳＲＡＭ制御回路３２として、ステップＳ２０５，Ｓ２０６の処理を行わない回路が用いられ、停止制御回路３６が、第１頻度レジスタ３４１の値ＦＤ１が，データ読出・アドレス変換回路３１が管理しているＤＭＡ転送データ数の１／２を超えたときに、停止指示信号を出力する回路が用いられた回路となっている。
【００４１】
要するに、本実施形態に係る画像処理装置が備える出現色ヒストグラム作成回路は、停止制御回路３６を動作させなかった場合には、正確な出現色ヒストグラムを作成できる回路として機能し、停止制御回路３６を動作させた場合には、作成される出現色ヒストグラム（ＳＲＡＭ３３上のデータ群）は正確なものとはならないが，第１頻出色をより短時間で求めることができる回路として機能するものとなっている。
【００４２】
そして、そのような出現色ヒストグラム作成回路を備えた装置であるが故に、本実施形態に係る画像処理装置は、最頻出色のみを必要とする画像処理を行う場合には、ＣＰＵが、停止制御回路３６が動作する状態で出現色ヒストグラム作成回路３０を動作させることになり、正確な出現色ヒストグラムを必要とする画像処理を行う場合には、ＣＰＵが、停止制御回路３６が動作しない状態で出現色ヒストグラム作成回路３０を動作させることになるように、そのファームウェアを作成した装置となっている。
【００４３】
従って、本発明の第３実施形態に係る画像処理装置は、最頻出色のみを必要とする画像処理（正確な出現色ヒストグラムを必要としない処理）が第１実施形態に係る画像処理装置１０よりも早く完了する装置となっていると言うことが出来る。
【００４４】
《変形形態》
上記した各実施形態に係る画像処理装置，出現色ヒストグラム作成回路は、各種の変形を行うことが出来る。例えば、上記した出現色ヒストグラム作成回路２０，３０を、モノクロ多階調画像データに関する出現色（この場合、無彩色）ヒストグラムを作成する回路に変形し、各実施形態に係る画像処理装置を、モノクロ複合機に変形することが出来る。また、出現色ヒストグラム作成回路３０を、出現頻度がＮ（＞２）番目までの頻出色を求めることが出来る回路に変形することも出来る。
【００４５】
また、上記した画像処理装置は、いわゆる複合機であったが、出現色ヒストグラム作成回路２０，３０は、画像処理を行うどのような装置にも使用できるものである。従って、上記技術を利用して、複合機以外の画像処理装置（デジタルカメラ，スキャナ，ビデオデータの加工装置等）を実現しても良いことは、当然のことである。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１実施形態に係る画像処理装置の構成図。
【図２】第１実施形態に係る画像処理装置が備えるコントローラの構成図。
【図３】第１実施形態に係る画像処理装置に用いられているメモリ制御ＡＳＩＣが備える出現色ヒストグラム作成回路の構成図。
【図４】第１実施形態に係る出現色ヒストグラム作成回路内のＳＲＡＭ制御回路の機能を説明するための流れ図。
【図５】本発明の第２実施形態に係る画像処理装置に用いられているメモリ制御ＡＳＩＣが備える出現色ヒストグラム作成回路の構成図。
【図６】第２実施形態に係る出現色ヒストグラム作成回路内のＳＲＡＭ制御回路の機能を説明するための流れ図。
【符号の説明】
【００４７】
１０  画像処理装置、  １１  スキャナ、  １２  操作パネル
１３  コントローラ、  １４  印刷エンジン
２０，３０  出現色ヒストグラム作成回路
２１，３１  データ読出・アドレス変換回路
２２，３２  ＳＲＡＭ制御回路、  ２３，３３  ＳＲＡＭ
２４  頻度レジスタ、２５  最頻出色レジスタ
３４１  第１頻度レジスタ、  ３４２  第２頻度レジスタ
３５１  第１頻出色レジスタ、  ３５２  第２頻出色レジスタ、  ３６  停止制御回路
【図１】
2009037277.tif 000003
【図２】
2009037277.tif 000004
【図３】
2009037277.tif 000005
【図４】
2009037277.tif 000006
【図５】
2009037277.tif 000007
【図６】
2009037277.tif 000008