(57)【要約】【課題】回路面積の増大を抑えつつ、高精度に電圧値を測定する電圧測定装置を提供する。【解決手段】測定対象となる測定電圧値を基準電圧値と比較する単位比較器１００を複数有し、各々の単位比較器１００に同一の規範電圧値が入力され、各々の単位比較器１００が測定電圧値を規範電圧値に応じて決定される基準電圧値と比較する比較部１１と、各々の単位比較器１００を構成する回路素子の特性のバラツキによる変動分を含む、各々の単位比較器１００から得られる比較結果を分析して、測定電圧値を求める分析部１３とを備える。【選択図】  図１
2009236627.tif 000002
【特許請求の範囲】
【請求項１】
測定対象となる測定電圧値を基準電圧値と比較する単位比較器を複数有し、各々の該単位比較器に同一の規範電圧値が入力され、各々の該単位比較器が該測定電圧値を該規範電圧値に応じて決定される基準電圧値と比較する比較部と、
各々の上記単位比較器を構成する回路素子の特性のバラツキによる変動分を含む、各々の該単位比較器から得られる比較結果を分析して、上記測定電圧値を求める分析部とを備える電圧測定装置。
【請求項２】
上記分析部は、上記比較部が有する複数の単位比較器の合計数に対して、同一の比較結果が得られた単位比較器の数の比率を算出して、算出した比率に基づいて上記測定電圧値を求める請求項１記載の電圧測定装置。
【請求項３】
上記比較部は、上記測定電圧値に対して設定される測定範囲に応じて、設計された動作特性が異なる２種類以上の単位比較器を有する請求項２記載の電圧測定装置。
【請求項４】
上記分析部は、上記比較部が有する単位比較器のうち、所定の閾値電圧を境に異なる比較結果が得られる単位比較器を選択し、該選択した単位比較器による比較結果に応じて、上記測定電圧値が閾値を越えているか否かを判定する請求項２記載の電圧測定装置。
【請求項５】
電圧値を測定する測定点に対して並列接続され、測定点の測定電圧値を基準電圧値と比較する単位測定回路を複数有し、各々の該単位比較器に同一の規範電圧値が入力され、各々の該単位比較器が該測定電圧値を該規範電圧値に応じて設定された基準電圧値と比較する比較部と、
各々の上記単位比較器を構成する回路素子の特性のバラツキによる変動分を含む、各々の該単位比較器から得られる比較結果を分析して、上記測定電圧値を求める分析部とを備える集積回路基板。
【請求項６】
測定対象となる測定電圧値を基準電圧値と比較する複数の単位測定回路に、それぞれ同一の規範電圧値が入力され、各々の該単位比較器が該測定電圧値を該規範電圧値に応じて設定された基準電圧値と比較する比較ステップと、
各々の上記単位比較器を構成する回路素子の特性のバラツキによる変動分を含む、各々の該単位比較器から得られる比較結果を分析して、上記測定電圧値を求める分析ステップとを有する電圧測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば集積回路基板における任意の測定点の電圧値を測定する電圧測定装置、集積回路基板、及び、電圧測定方法に関するものである。
【背景技術】
【０００２】
ある時間における電圧を測定する電圧測定装置は、従来から、アナログ／デジタル変換器（Ａ／Ｄ変換器）やセンサなどに適用されている。
【０００３】
Ａ／Ｄ変換器では、スイッチと容量からなるサンプルホールド回路により変換対象の電圧を保持し、比較器により保持電圧と基準電圧とを逐次、また並列に比較して、対応するデジタル出力を得ている。ここで、ホールド回路中の容量は、電荷漏れによる保持電圧誤差を低減するために面積縮小が困難である。バラツキの大きい微細プロセスでは、デバイスサイズを意図的に大きく設計する必要があり、プロセススケーリングに従う回路面積低減が困難になりつつある。
【０００４】
これは、次のような理由による。すなわち、バラツキはチャネル領域下の不純物の揺らぎやその位置の揺らぎなどにより生じる。非特許文献１に示されているように、デバイス閾値分布の分散で代表されるバラツキは、デバイスサイズすなわちチャネル面積に反比例するからである。
【０００５】
また、電圧測定装置は、集積回路上の電源電圧変動を実現する既存のオンチップ電圧測定回路として、例えば次のようなものがある。
【０００６】
非特許文献２に記載されている電圧測定回路は、測定点における電圧を電流に変換してチップ外に導き、チップ外のオシロスコープなどで電流を電圧に変換して電圧変動を読み取る回路である。
【０００７】
非特許文献３に記載されている電圧測定回路は、電圧を電流に変換する回路と、電圧測定精度を高めるために、測定回路の前段に測定すべき電圧を保持するサンプリング回路とを備えている。
【０００８】
非特許文献４に記載されている電圧測定回路は、ソースフォロアの電圧を基準電圧と比較して、その比較結果をラッチコンパレータで保持して、保持した電圧を電流に変換してチップ外に導き、チップ外でオシロスコープなどで電流を電圧に変換して電圧変動を読み取る回路である。
【０００９】
【非特許文献１】M. Pelgrom, A. Duinmaijer and A. Welbers, “Matching properties of MOS transistors,” IEEE J. Solid-state circuits, Vol. 24, No. 5, pp. 1433-1439, Oct. 1989.
【非特許文献２】R. Ho, B. Amrutur, K. Mai, B. Wilburn, T. T. Mori, and M. Horowitz, “Applications of on-chip samplers for test and measurement of integrated circuits,” in Proc. Symp. VLSI Circuits, 1998, pp. 138139.
【非特許文献３】M. Takamiya, M. Mizuno, and K. Nakamura, “An on-chip, 100-GHz sampling rate, 8-channel sampling oscilloscope macro with embedded sampling clock generator,” in Proc. ISSCC, Feb. 2002, pp. 182183.
【非特許文献４】M. Nagata, T. Okumoto, and K. Taki, “A built-in technique for probing power supply and ground noise distribution within large-scale digital integrated circuits,” IEEE J. Solid-State Circuits, vol. 40, no. 4, pp. 813 819, 2005.
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上のような非特許文献２〜４に記載されている電圧測定回路には、例えば次のような問題点がある。
【００１１】
非特許文献２に記載された電圧測定回路では、キャリブレーションを行う際に用いるトランジスタと、測定時に用いるトランジスタの特性とが精度良く一致している必要がある。よって、測定精度を向上するためには、測定点毎に設けるトランジスタのサイズを大幅に小さくすることはできない。また、チップ端において電流から電圧に変換するときに十分な電圧を得てノイズマージンを確保するためには、電流増幅用のトランジスタをより大きくすることを要する。また、測定値の電圧はアナログ量で行われるため、チップ内で測定した値をデジタル化するには、さらにアナログ／デジタル変換器を付加するなどといったように、さらに大きな面積を要することとなる。
【００１２】
また、非特許文献３に記載された電圧測定回路では、高精度な電圧電流変換を行うために、電圧をサンプリングするためのキャパシタを設けているが、このキャパシタで保持される電圧がリーク電流や外来ノイズの影響によって変化しないようにする必要がある。こため、このキャパシタのサイズは、一定以上の大きさにする必要があり、回路の微細化に伴って小さくすることは困難である。また、電圧電流変換を行った後の回路構成は、非特許文献２に記載された電圧測定回路と同様に、電流増幅用のトランジスタのサイズが大きくなり、チップ上での電圧観測にはアナログ／デジタル変換器等を要するために面積が大きくなってしまう。
【００１３】
また、非特許文献４に記載された電圧測定回路では、差動トランジスタを有するラッチコンパレータが保持するオフセット電圧を小さくする必要があり、このためラッチコンパレータに係る回路面積を小さくすることが困難である。また、電圧電流変換を行った後の回路構成は、電流増幅用のトランジスタのサイズが大きくなり、チップ上での電圧観測にはアナログ／デジタル変換器等を要するために面積が大きくなってしまう。
【００１４】
本発明は、このような実情に鑑みて提案されたものであり、回路面積の増大を抑えつつ、高精度に電圧値を測定する電圧測定装置、この電圧測定装置が実装された集積回路基板、及び、電圧測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決するための手段として、本発明に係る電圧測定装置は、測定対象となる測定電圧値を基準電圧値と比較する単位比較器を複数有し、各々の単位比較器に同一の規範電圧値が入力され、各々の単位比較器が測定電圧値を規範電圧値に応じて決定される基準電圧値と比較する比較部と、各々の単位比較器を構成する回路素子の特性のバラツキによる変動分を含む、各々の単位比較器から得られる比較結果を分析して、測定電圧値を求める分析部とを備える。
【００１６】
また、本発明に係る集積回路基板は、電圧値を測定する測定点に対して並列接続され、測定点の測定電圧値を基準電圧値と比較する単位測定回路を複数有し、各々の単位比較器に同一の規範電圧値が入力され、各々の単位比較器が測定電圧値を規範電圧値に応じて設定された基準電圧値と比較する比較部と、各々の単位比較器を構成する回路素子の特性のバラツキによる変動分を含む、各々の単位比較器から得られる比較結果を分析して、測定電圧値を求める分析部とを備える。
【００１７】
また、本発明に係る電圧測定方法は、測定対象となる測定電圧値を基準電圧値と比較する複数の単位測定回路に、それぞれ同一の規範電圧値が入力され、各々の単位比較器が測定電圧値を規範電圧値に応じて設定された基準電圧値と比較する比較ステップと、各々の単位比較器を構成する回路素子の特性のバラツキによる変動分を含む、各々の単位比較器から得られる比較結果を分析して、測定電圧値を求める分析ステップとを有する。
【発明の効果】
【００１８】
本発明は、測定対象となる測定電圧値を基準電圧値と比較する複数の単位比較回路に、それぞれ同一の規範電圧値が入力され、各々の単位比較器が測定電圧値を規範電圧値に応じて設定された基準電圧値と比較し、各々の単位比較器を構成する回路素子の特性のバラツキによる変動分を含む、各々の単位比較器から得られる比較結果を分析して、測定電圧値を求めるので、回路面積の増大を抑えつつ、高精度に電圧値を測定することができる。
【発明を実施するための最良の形態】
【００１９】
本発明が適用された電圧測定装置は、集積回路基板における任意の測定点の電圧を測定する装置である。本実施の形態では、まず、図１に示すような構成を有する第１の実施形態に係る電圧測定装置１について詳細に説明する。
【００２０】
電圧測定装置１は、複数の単位比較器１００を有する比較部１１と、比較部１１が有する各単位比較器１００から得られる比較結果を保持するシフトレジスタ１２と、シフトレジスタ１２に保持された比較結果を分析する分析部１３と、これらの各部を制御する各種制御信号を出力する制御部１４を備える。
【００２１】
比較部１１は、例えばアレイ状に８×８の合計６４個の単位比較器１００が配列されている。そして、比較部１１は、電源電圧ＶＤＤによって各単位比較器１００を駆動させる。また、比較部１１は、例えば、図示しない集積回路基板における任意の測定点の測定電圧値Ｖｍｅａｓが入力され、制御部１４から、規範電圧値Ｖｒｅｆと、制御信号ＰＲＥＣＢと制御信号ＥＶＡＬとが入力され、入力されたＶｍｅａｓ、Ｖｒｅｆ、ＰＲＥＣＢ、ＥＶＡＬを、各単位比較器１００に供給する。
【００２２】
なお、比較部１１は、測定精度の向上を実現するためには、より多数の単位比較器１００を備えていることが望ましいが、以下では、便宜上、単位比較器１００を合計６４個備えていることを前提として説明する。
【００２３】
そして、比較部１１は、具体的には後述する各単位比較器１００から得られる比較結果Ｍ＿ＯＵＴ［００］〜Ｍ＿ＯＵＴ［６３］をそれぞれシフトレジスタ１２に出力する。
【００２４】
図２は、比較部１１が有する単位比較器１００の構成を示した図である。
【００２５】
単位比較器１００は、図２に示すように、制御部１４から供給される制御信号ＰＲＥＣＢ、ＥＶＡＬに従って、測定電圧値Ｖｍｅａｓを、規範電圧値Ｖｒｅｆに応じて決定される基準電圧値と比較して、比較結果を出力する回路である。
【００２６】
このような処理を行うため、単位比較器１００は、トランジスタＭ１〜Ｍ７と、キャパシタＣ１、Ｃ２とＮＯＴ演算素子Ｎとにより構成される。
【００２７】
トランジスタＭ１は、ノードＶ１の電圧値がＨＩＧＨのとき導通することによって、ノードＶ２からトランジスタＭ７を介して接地側に電流を流すスイッチング素子である。なお図中のＬ１、Ｗ１は、それぞれ集積回路基板上に実装されたトランジスタＭ１のゲート電極パターン長とゲート電極パターン幅を示している。
【００２８】
トランジスタＭ２は、ノードＶ２の電圧値がＨＩＧＨのとき導通することによって、ノードＶ１からトランジスタＭ７を介して接地側に電流を流すスイッチング素子である。なお、図中のＬ２、Ｗ２は、それぞれ集積回路基板上に実装されたトランジスタＭ２のゲート電極パターン長とゲート電極パターン幅を示している。
【００２９】
トランジスタＭ３は、ノードＶ１の電圧値がＬＯＷのとき、すなわち、ノードＶ２の電圧値がＨＩＧＨのとき導通することによって、電源電圧ＶＤＤをノードＶ２を介してトランジスタＭ２に印加して、ノードＶ２をＨＩＧＨに維持させるスイッチング素子である。
【００３０】
トランジスタＭ４は、ノードＶ２の電圧値がＬＯＷのとき、すなわち、ノードＶ１の電圧値がＨＩＧＨのとき導通することによって、電源電圧ＶＤＤをノードＶ１を介してトランジスタＭ１に印加して、ノードＶ１をＨＩＧＨに維持させるスイッチング素子である。
【００３１】
トランジスタＭ５は、制御信号ＰＲＥＣＢがＬＯＷのとき導通することによって、測定電圧値Ｖｍｅａｓを寄生キャパシタＣ１に印加させるスイッチング素子である。
【００３２】
トランジスタＭ６は、制御信号ＰＲＥＣＢがＬＯＷのとき導通することによって、規範電圧値Ｖｒｅｆを寄生キャパシタＣ２に印加させるスイッチング素子で、トランジスタＭ１、Ｍ３は反転増幅器を形成し、トランジスタＭ２、Ｍ４もまた反転増幅器を形成し、これらが互いの出力を入力に接続する形となっている。二つの反転増幅器の正帰還動作により、ノードＶ１，ノードＶ２の電位は一方がＨＩＧＨ、一方がＬＯＷとなる。
【００３３】
トランジスタＭ７は、制御信号ＥＶＡＬがＨＩＧＨのとき導通することによって正帰還動作のＯＮ／ＯＦＦを行う。すなわち、ノードＶ１と、ノードＶ２の電位を確定させるためのスイッチング素子である。
【００３４】
ＮＯＴ演算素子Ｎは、トランジスタＭ１が接地側に導通することによりノードＶ２がＬＯＷになったことを、ＨＩＧＨの比較結果Ｍ＿ＯＵＴとして出力する回路素子である。
【００３５】
以上のような構成からなる単位比較器１００では、測定電圧値Ｖｍｅａｓを、規範電圧値Ｖｒｅｆに応じて決定される基準電圧値（Ｖｒｅｆ＋Ｖｏｆｆ）と比較するため、次のような動作を行う。
【００３６】
まず、単位比較器１００は、制御信号ＰＲＥＣＢがＬＯＷのとき、トランジスタＭ５、Ｍ６を導通させて、キャパシタＣ１、Ｃ２にそれぞれ測定電圧値Ｖｍｅａｓ、規範電圧値Ｖｒｅｆを印加する。
【００３７】
そして、単位比較器１００は、制御信号ＰＲＥＣＢがＨＩＧＨになりトランジスタＭ５、Ｍ６が開放されると、制御信号ＥＶＡＬがＨＩＧＨになりトランジスタＭ７が導通して、トランジスタＭ１〜Ｍ４が動作する。
【００３８】
ここで、トランジスタＭ１とトランジスタＭ２とのペア、トランジスタＭ３とトランジスタＭ４とのペア、トランジスタＭ５とトランジスタＭ６とのペアにおいて、回路素子のバラツキによる変動分が無視できるほど小さく、設計された特性が完全一致する場合には、下記の式（１）、（２）式に示すような比較結果Ｍ＿ＯＵＴを得ることとなる。
【００３９】
Ｖｍｅａｓ＞Ｖｒｅｆならば、Ｍ＿ＯＵＴ＝１  （１）式
Ｖｍｅａｓ＜Ｖｒｅｆならば、Ｍ＿ＯＵＴ＝０  （２）式
【００４０】
厳密には、測定電圧値Ｖｍｅａｓと規範電圧値Ｖｒｅｆとが完全に等しい場合には比較結果が決定されないことになるが、現実世界においては熱揺らぎなどにより、測定電圧値Ｖｍｅａｓと規範電圧値Ｖｒｅｆとが完全に等しい時間は長時間継続せず、上記（１）式、（２）式のいずれかの状態となる。
【００４１】
設計された特性が完全に一致する場合には以上の比較結果が得られるが、近年の微細化された回路基板では、不純物濃度のバラツキなどにより、同じ動作特性となるように設計されたペアをなすトランジスタを、たとえ互いに最近傍に配置したとしても、ペアを構成するトランジスタ間で閾値やゲート寸法が異なるのが実情である。
【００４２】
したがって、各々の単位比較器１００では、トランジスタの特性のバラツキやキャパシタの寄生容量のバラツキに起因するオフセット電圧値Ｖｏｆｆの変動分に応じて、上述したように、測定電圧値Ｖｍｅａｓを、規範電圧値Ｖｒｅｆにオフセット電圧値Ｖｏｆｆを加えた基準電圧値（Ｖｒｅｆ＋Ｖｏｆｆ）と比較して、下記の（３）式、（４）式の比較結果Ｍ＿ＯＵＴを得ることとなる。
【００４３】
Ｖｍｅａｓ＞Ｖｒｅｆ＋Ｖｏｆｆならば、Ｍ＿ＯＵＴ＝１  （３）式
Ｖｍｅａｓ＜Ｖｒｅｆ＋Ｖｏｆｆならば、Ｍ＿ＯＵＴ＝０  （４）式
【００４４】
ここで、オフセット電圧値Ｖｏｆｆは、上述したバラツキによって、単位比較器１００毎に異なる固有の値となる。これは、実質的に、各単位比較器１００は、規範電圧値Ｖｒｅｆが同一であっても、互いに異なる基準電圧値を用いて比較処理を行っているからである。
【００４５】
規範電圧値Ｖｒｅｆを固定して、様々な値の測定電圧値Ｖｍｅａｓを単位比較器１００に入力すれば、比較結果が１と０とが切り替わる点を検出することによって、オフセット電圧値Ｖｏｆｆを求めることができる。
【００４６】
このようにして求められた各単位比較器１００のオフセット電圧値Ｖｏｆｆは、例えば、次のように分布する。
【００４７】
図３に示される実線は、Ｎ（Ｎは自然数。）個の単位比較器１００に対して同一の規範電圧値Ｖｒｅｆ（１［Ｖ］）を印加して、測定電圧Ｖｍｅａｓを０．８［Ｖ］〜１．２［Ｖ］まで変化させてそれぞれ比較を行った場合に、比較出力にｎ１（ｎ１は自然数。）個の１が表れたときの比率ｎ１／Ｎをプロットしたものである。この具体例から、各単位比較器１００におけるＶｏｆｆの値が、約±０．１５［Ｖ］の範囲内にあることがわかる。
【００４８】
電圧測定装置１では、上述したように比較部１１を構成する各単位比較器１００から得られるオフセット電圧値Ｖｏｆｆの分布を分析して、任意の測定電圧値に対して同一の比較結果を出力する比較部１１における単位比較器１００の比率と測定電圧値Ｖｍｅａｓとの対応関係を、予め分析部１３が有する内部メモリ１３１に記憶しておき、分析部１３が比較結果と内部メモリ１３１に記憶されている情報とを参照することによって測定電圧値Ｖｍｅａｓを求める。
【００４９】
次に、上述した単位比較器１００から得られる複数の比較結果Ｍ＿ＯＵＴ［００］〜Ｍ＿ＯＵＴ［６３］を保持して、順次分析部１３に供給するシフトレジスタ１２について説明する。
【００５０】
シフトレジスタ１２は、比較部１１を構成する各単位比較器１００からの比較結果Ｍ＿ＯＵＴを保持する記憶素子からなり、図４に示すようなタイミングチャートに従って、順次、比較部１１を構成する各単位比較器１００からの比較結果Ｍ＿ＯＵＴ［００］〜Ｍ＿ＯＵＴ［６３］を分析部１３に出力する。
【００５１】
すなわち、制御部１４は、プリチャージ動作として、制御信号ＰＲＥＣＢをＨＩＧＨからＬＯＷにすることによって、比較部１１を構成する各単位比較器１００のキャパシタＣ１、Ｃ２にそれぞれ測定電圧値Ｖｍｅａｓ、規範電圧値Ｖｒｅｆを印加させる。
【００５２】
次に、制御部１４は、制御信号ＰＲＥＣＢをＬＯＷからＨＩＧＨにするとともに、制御信号ＥＶＡＬをＬＯＷからＨＩＧＨにして、各単位比較器１００に対して、上述した比較処理をさせる。すなわち、制御信号ＥＶＡＬがＬＯＷからＨＩＧＨになると、各単位比較器１００では、測定電圧値Ｖｍｅａｓと基準電圧値（Ｖｒｅｆ＋Ｖｏｆｆ）との大小関係に応じて、ノードＶ１及びノードＶ２のうち何れか一方がＨＩＧＨに他方がＬＯＷになり、比較結果として出力される。
【００５３】
シフトレジスタ１２を構成する記憶素子に比較結果が保持されると、制御部１４は、制御信号ＬＯＡＤをＨＩＧＨにすることによって、各単位比較器１００により得られる比較結果を、シフトレジスタ１２を構成する各記憶素子に書き込む。次に、制御部１４は、制御信号ＬＯＡＤをＬＯＷにするとともに、シフトレジスタ１２にクロック信号Ｓ＿ＣＬＫを入力することで、出力信号Ｓ＿ＯＵＴとして順次分析部１３に出力する。
【００５４】
以上のようなタイミングチャートに従って、比較部１１及びシフトレジスタ１２が動作することによって、比較部１１を構成する各単位比較器１００により得られた比較結果が分析部１３に供給される。
【００５５】
制御部１４は、分析部１３に、各々の単位比較器１００から得られる比較結果に基づいて、各々の単位比較器１００を構成する回路素子の特性のバラツキによる変動分を分析させる。具体的には、制御部１４は、規範電圧値を変化させたときの単位比較器１００のオフセット電圧値Ｖｏｆｆの変動と、同一の比較結果を出力する単位比較器１００の比率との対応関係を得るため、次に示すような処理を各処理部に行わせる。
【００５６】
具体的に、電圧測定装置１では、図５に示すフローチャートに従った処理を制御部１４が行うことによって、分析部１３が測定電圧値を求めるために用いるテーブルを作成する。
【００５７】
ステップＳ１１において、制御部１４は、測定電圧値Ｖｍｅａｓを測定電圧範囲の中央値付近の電圧Ｖｃに設定する。制御部１４は、例えば電源電圧変動を測定したい場合として、Ｖｃ=１．０［Ｖ］に設定する。
【００５８】
ステップＳ１２において、制御部１４は、規範電圧値Ｖｒｅｆを初期電圧Ｖｒｅｆｉに設定する。ここで、制御部１４は、Ｖｒｅｆｉを、測定したい電圧範囲に応じて適宜設定する。この例において、制御部１４は、測定範囲を０．６［Ｖ］から１．４［Ｖ］として、Ｖｒｅｆｉを１．４［Ｖ］としている。
【００５９】
ステップＳ１３において、各制御信号を比較部１１及びシフトレジスタ１２に供給して、上述した図４に示したタイミングチャートに従った一連の測定動作「プリチャージ・評価・状態読み出し」の処理を行う。この結果、分析部１３には、各単位比較器１００により得られる比較結果として、１又は０が入力される。
【００６０】
ステップＳ１４において、制御部１４は、次のような評価処理を分析部１３に行わせる。すなわち、分析部１３は、評価結果として“１”の出力数を計数して、図６に示したテーブルのＣ列にその計数した個数を書き込む。すなわち、分析部１３は、Ｖｒｅｆｉに対応付けた行番号のうち、行番号１の欄Ｃにその個数を書き込む。また、分析部１３は、例えばＣ列に書き込まれた数に対応する個数の単位比較器１００が、Ｖｏｆｆ＝Ｖｒｅｆ−Ｖｃの関係から求まるオフセット電圧値Ｖｏｆｆ以下であるものとして、このオフセット電圧値ＶｏｆｆをＶｒｅｆｉと対応付けて行番号１の欄Ｂに書き込む。
【００６１】
ステップＳ１５において、制御部１４は、電圧ＶｒｅｆをΔｖｒｅｆだけ下げる。ここで、Δｖｒｅｆは、説明を簡単にするために０．１［Ｖ］としているが、希望する精度に応じてより細かい電圧や粗い電圧を用いることは可能である。応用によっては必ずしも一定電圧とする必要はなく、この場合には不等間隔のテーブルとなる。
【００６２】
ステップＳ１６において、制御部１４は、Ｖｒｅｆが下限電圧Ｖｒｅｆｌを下回っているか否かを判断する。ここで、制御部１４は、Ｖｒｅｆが下限電圧Ｖｒｅｆｌを下回っている場合は、テーブルが完成しているものとして、本処理工程を終了する。また、制御部１４は、Ｖｒｅｆが下限電圧Ｖｒｅｆｌに達していない場合には、再び、ステップＳ１３に戻って「プリチャージ・評価・状態読み出し」の処理を行い、ステップＳ１４の処理に従って、比較結果から得られる値を行番号２以降の各欄に書き込む処理を行う。
【００６３】
以上のようにして、電圧測定装置１では、図６に示すようなテーブル、すなわち、測定電圧値Ｖｍｅａｓを１［Ｖ］に固定したときに、規範電圧値を０．６［Ｖ］〜１．４［Ｖ］に０．１［Ｖ］刻みで変化させたときの、比較結果“１”を出力する単位比較器１００の数の変化を示したテーブルを作成する。
【００６４】
図６に示すテーブルは、例えば、図７に示すような対応関係に変換されて分析部１３の内部メモリ１３１に管理されることとなる。
【００６５】
すなわち、分析部１３は、図７に示すように、規範電圧値がＶｒｅｆの状態で、同一の比較結果“１”を出力する単位比較器１００の総数の変化と、測定電圧値Ｖｍｅａｓの変化との対応関係を内部メモリ１３１に記憶する。
【００６６】
分析部１３は、図７に示すようなテーブルを用いて、比較部１１を構成する単位比較器１００の合計数に対する同一の比較結果が得られた単位比較器１００の数の比率を算出して、算出した比率に基づいて、測定電圧値Ｖｍｅａｓを求める。
【００６７】
例えば、規範電圧値がＶｒｅｆを入力したときの比較結果が１であった単位比較器１００の数が合計６４個に対して５２個であったとき、分析部１３は、シフトレジスタ１２から供給される値“１”を計数して上述した図７に示すテーブルを参照することにより、測定電圧値ＶｍｅａｓがＶｒｅｆ＋０．２［Ｖ］であると求めることができる。
【００６８】
なお、このようなオフセット電圧値Ｖｏｆｆの分布に関する関係を示す情報は、上述したように実際に測定を行っても良いし、図３の実線が平均０、分散σ２の正規分布の累積度数分布でよく近似できることから、別途、何らかの方法でオフセット電圧値Ｖｏｆｆの分布の平均値と分散を事前に知っていれば、必ずしも事前測定は必要ないため、これを省略して測定手順を簡略化できる。より具体的には、例えば、ウェハー内の数チップにおける分散の測定で、ウェハー上全てのチップにおける電圧測定回路のオフセット電圧値Ｖｏｆｆの分散を代表させるなどの方法で可能となる。
【００６９】
以上のようにして、電圧測定装置１では、測定対象となる測定電圧値Ｖｍｅａｓを基準電圧値（Ｖｒｅｆ＋Ｖｏｆｆ）と比較する複数の単位比較器１００に、それぞれ同一の規範電圧値Ｖｒｅｆを入力し、各々の単位比較器１００が測定電圧値Ｖｍｅａｓを規範電圧値Ｖｒｅｆに応じて設定された基準電圧値（Ｖｒｅｆ＋Ｖｏｆｆ）と比較し、各々の単位比較器１００を構成する回路素子の特性のバラツキによる変動分を含む、各々の単位比較器１００から得られる比較結果を分析して、測定電圧値Ｖｍｅａｓを求めるので、回路面積の増大を抑えつつ、高精度に電圧値を測定することができる。
【００７０】
このようにして、回路面積の増大を抑えることができるのは、まず、第１に、微細化の進展により生じてきた問題のひとつである素子特性のバラツキの補償をする必要がないため、回路構成が単純になり回路実装面積を削減できるからである。また、第２に、電圧を測定するために、単位比較器１００を構成する素子特性のバラツキを利用するため、必然的に寸法の小さいトランジスタを用いる設計が可能となり、スケーリングに従う回路面積の低減が可能となるからである。
【００７１】
また、高精度に電圧値を測定することができるのは、１つの測定点に対して多数の比較部１１を並列接続することが可能であり、高速な測定が期待できるからである。多くの単位比較器を並列接続することで、オフセット電圧値Ｖｏｆｆが互いに近いがわずかに異なる単位比較器数を増加させることができることも電圧測定精度を向上できる理由である。
【００７２】
また、電圧測定装置１は、測定電圧値を数サンプリング保持して各サンプリングの電圧値を比較することによって高精度に電圧測定を行う従来の電圧測定処理では困難であった非繰返し波形に対する測定が可能となるといった利点がある。
【００７３】
以上のようにして、電圧測定装置１では、測定電圧値を測定する測定可能な範囲が、各々の単位比較器１００を構成する回路素子の特性のバラツキによる変動分のみによって決定される。例えば、上述した図３に示すような各単位比較器１００の基準電圧値の分布に関する情報の場合、精度良く測定可能な範囲は、規範電圧値に対して±０．１５［Ｖ］の範囲内となる。
【００７４】
このように、電圧測定装置１では、基準電圧値を調整することで、測定範囲の中心値をある程度変更可能であるが、２種類以上の動作特性が異なる単位比較器１００を比較部１１が有することにより、例えば、次のような理由から、電圧測定範囲(最大値と最小値)を変更することができる。
【００７５】
まず、単位比較器１００のオフセット電圧値Ｖｏｆｆの分布を、次のような物理モデルによって導出する導出過程について説明する。
【００７６】
単位比較器１００に入力する測定電圧値Ｖｍｅａｓと規範電圧値Ｖｒｅｆとの初期電圧をそれぞれＶ＿ｒｅｆ、Ｖ＿ｍｅａｓとし、それぞれが電源電圧値Ｖｄｄに近い値であるものとする。そして、制御信号ＰＲＥＣＢをＨＩＧＨに維持することによって、トランジスタＭ５とトランジスタＭ６をオフ状態にする。初期状態においてペアのトランジスタＭ１、Ｍ２は飽和領域で動作する。これら両方のトランジスタＭ１、Ｍ２が飽和領域で動作する範囲において、ノードＶ１とノードＶ２についてキルヒホッフの電流則から、下記の連立微分方程式が得られる。
【００７７】
【数１】
2009236627.tif 000003
【００７８】
（５）式において、Ｖｔ１、Ｖｔ２はそれぞれトランジスタＭ１、Ｍ２が導通する閾値となる電圧値を、μはキャリア移動度を、Ｃｏｘは単位ゲート酸化膜容量を、αはトランジスタ電流のα乗則モデルにおけるキャリアの速度飽和指数を表す。トランジスタＭ１、Ｍ２が飽和領域で動作する範囲は短いことから、測定電圧値Ｖｍｅａｓと規範電圧値Ｖｒｅｆを１次のＴａｉｌｏｒ展開により線形化して解くと、下記の（６）式が得られる。
【００７９】
【数２】
2009236627.tif 000004
【００８０】
ここで、Ｐ１、Ｐ２は、それぞれ、（７）式、（８）式で与えられる。
【００８１】
【数３】
2009236627.tif 000005
【００８２】
また、トランジスタＭ３、Ｍ４が導通するために必要な電圧をそれぞれＶｄ１、Ｖｄ２とし、その電圧に達するまでの時間ｔをそれぞれｔ１、ｔ２として、これを求めると、下記の（９）式が得られる。
【００８３】
【数４】
2009236627.tif 000006
【００８４】
（９）式の右辺のパラメータが既知である場合、ｔ１とｔ２の大小関係からトランジスタＭ３、Ｍ４のどちらの一方が先に導通するかを判定することができる。ここで、一方のトランジスタが導通状態になると、そのトランジスタが接続されているノード(例えばＶ１とする。)には、トランジスタを介して電源線から電流がさらに流入し電位がさらに上昇する一方、逆側のノード(例えばＶ２とする。)の電位は降下する。つまり、（９）式から、各パラメータのバラツキに対してｔ１とｔ２のいずれが大きいかを調べることで、オフセット電圧が同一である単位比較器１００の累積度数分布を知ることができる。
【００８５】
図８は、上述した（９）式を用いて求めた、同一の比較結果が得られる単位比較器１００の累積度数分布であり、ＳＰＩＣＥモンテカルロシミュレーションとよく一致することがわかる。図８では、曲線の傾きが大きい部分ほど電圧測定感度が高いことになる。
【００８６】
したがって、電圧測定装置１の設計においては、感度の高い領域を測定したい電圧の範囲と一致させるように各単位比較器１００の特性を設定する必要がある。特性を決定するための方法としては、まずＶｒｅｆを測定したい電圧近傍とすることである。
【００８７】
また、電圧測定装置１は、上述した式を用いて、規範電圧値Ｖｒｅｆを変化させる以外に、パラメータの変更により測定電圧範囲を調整できる。
【００８８】
ここで、図８の（１）で示される実線は、単位比較器１００を構成するペアのトランジスタのパターン長Ｌとパターン幅Ｗ、及び、キャパシタＣ１、Ｃ２の容量が同じような特性となるように設計された比較部１１に対応するオフセット電圧の累積度数分布を示している。
【００８９】
また、図８の（２）で示される破線は、例えば容量Ｃ１＝２×Ｃ２のように、単位比較器１００においてペアをなす素子が不平衡に設計された比較部１１に対応するオフセット電圧の累積度数分布を示している。
【００９０】
図８の（１）で示される実線に対応する単位比較器１００では、測定範囲（ａ）において測定感度が高い部分であり、また、図８の（２）で示される破線に対応する単位比較器１００では、測定範囲（ｂ）が測定感度の高い部分である。
【００９１】
よって、測定電圧値Ｖｍｅａｓが１［Ｖ］付近であれば図８の（１）で示される実線に対応する回路構成を比較部１１がとり、測定電圧値Ｖｍｅａｓが０．９［Ｖ］付近であれば図８の（２）で示される破線に対応する回路構成を比較部１１がとることで、Ｖｒｅｆを１［Ｖ］とした状態で、例えば、新たな電源ピンや電源生成回路を追加することなく、測定範囲を調整することができる。すなわち、電圧測定装置１では、比較部１１が有する単位比較器１００の特性に応じて、電圧測定範囲における測定感度を適応的に設定することができる。
【００９２】
さらに、測定可能な電圧範囲についても、例えば２種類以上の設計特性が異なる単位測定回路をアレイ中に組合せて使用することで調整することが可能である。図８の場合、（１）の累積度数分布を示す単位比較器１００の回路群と（２）の累積度数分布を示す単位比較器１００の回路群を組み合わせた比較部１１では、図５の測定範囲（ｃ）で示されるように、上述した測定範囲（ａ）、（ｂ）の幅である約５０［ｍＶ］に対して、測定可能範囲の幅を約８０［ｍＶ］に広くすることができる。
【００９３】
以上のようにして、電圧測定装置１では、設計された動作特性が異なる２種類以上の単位比較器１００を組み合わせて比較部１１を構成することによって、電圧測定範囲(最大値と最小値)を変更することができる。
【００９４】
また、測定したい電圧の絶対値を知りたい場合だけでなく、電圧観測の用途によっては、測定電圧がある値を上回るかまたは下回るかだけを知れば十分な場合がある。例えば、電源電圧降下が許容値を超えたかどうかを常時監視して、許容値以下の電圧であることを検出したら警告を発するなどの場合である。
【００９５】
分析部１３は、上述した同一の比較結果が得られた単位比較器１００の比率に応じて測定電圧値Ｖｍｅａｓを求める処理に代えて、測定電圧値が任意に設定した閾値を越えているか否かを、次のような処理を行うことで容易に判定することができる。
【００９６】
図９は、単位比較回路１００のオフセット電圧値の確率密度分布を示している。ここで、分析部１３は、閾値となる測定すべき電圧が、−１５０［ｍＶ］を下回ったかどうかを判定するものとする。すなわち、分析部１３は、比較部１１を構成する単位比較器１００のうち、例えば、判定基準の閾値電圧である−１５０［ｍＶ］を境に異なる比較結果が得られる単位比較器１００として、図６に示す斜線部分に該当する単位比較器１００を選択する。図６において、全体の面積に対する斜線部Ａの面積を５％とすると、例えば６４ｂｉｔの単位比較器１００からなる比較部１１では、３個程度が斜線部Ａに相当するオフセット電圧を持つこととなる。不純物の数や配置がバラツキの代表的な成因であることからもわかるように、オフセット電圧は単位比較器に固有の値をとり、チップが特定されれば、単位比較器１００毎のオフセット電圧は、一意に決定されるからである。
【００９７】
分析部１３は、測定処理を行う前に予め比較部１１を構成する各単位比較器１００のオフセット電圧を測定することにより、斜線部Ａに近い３個を特定しておけば、測定すべき電圧が−１５０［ｍＶ］を下回ったかどうかを、その３個の単位比較器１００により得られる比較結果のみを監視することで判定できる。
【００９８】
例えば、分析部１３は、３個の出力の過半数である２個以上が０を出力するときに、測定電圧値が−１５０［ｍＶ］を下回っていると判定する。逆に、分析部１３は、３個の出力のうち０が１個以下である場合には、測定電圧値が−１５０［ｍＶ］よりも大きいと判定する。具体的に、分析部１３は、このような判定を次のようにして行う。
【００９９】
分析部１３は、上述した斜線部Ａに相当する３つの単位比較器１００をそれぞれＡ１、Ａ２、Ａ３とし、これらの単位比較器１００により得られる比較結果の出力をＯＡ１、ＯＡ２、ＯＡ３とする。そして、分析部１３は、図１０に示すような、過半数が０であることを判定する論理回路Ｙ＝ｆ（ＯＡ１，ＯＡ２，ＯＡ３）の真理値表を予め作成しておく。なお、図１０を実現する論理回路は、論理合成プログラム等を用いることで簡単に作成可能である。この論理回路は、着目する３ビットのみが分析対象となる入力となる。逆に、それ以外の単位比較器１００から得られる６１ビットの比較結果については監視する必要がないため、これらの６１ビットのデータに関する分析処理を停止することができる。
【０１００】
なお、分析部１３は、より簡易的な論理演算として、斜線部Ａを代表する１ビットの単位比較器１００のみから得られる比較結果を判定の基準としてもよく、この場合、該当する１ビットの単位比較器１００の出力を監視するだけでよいため、より回路構成を簡略化させることができる。
【０１０１】
次に、図１１を参照して、第２の実施形態に係る電圧測定装置２について説明する。
【０１０２】
この電圧測定装置２は、第１の実施形態に係る電圧測定装置１と同様に、比較部１１と、シフトレジスタ１２と、分析部１３と、制御部１４とを備え、さらに、比較部１１を構成する複数の単位比較器１００から任意の単位比較器１００を選択するためのレジスタ１５をさらに備えるものである。
【０１０３】
レジスタ１５は、比較部１１を構成する６４ビットの単位比較器１００に１対１に対応する記憶素子からなり、制御部１４により各記憶素子の値が制御され、各記憶素子が１になったとき、この記憶素子に対応する単位比較器１００を動作させる選択信号ＥＬＭ＿ＥＮ［０１］〜［６３］を比較部１１に出力する。
【０１０４】
このような構成を有する電圧測定装置２は、このレジスタ１５に制御信号ＰＲＥＣ、ＥＶＡＬ等の信号をゲーティングしておき、出力を監視すべき対象となる単位比較器１００を示すレジスタ１５の各記憶素子からの出力に応じて、任意の単位比較器１００のみを動作させることにより、所望の単位比較器１００から得られる比較結果のみを分析部１３に供給させることができる。
【０１０５】
以上のような、第１の実施形態に係る電圧測定装置１、及び、第２の実施形態に係る電圧測定装置２は、次に示すような集積回路基板における任意の測定点に対して、上述した比較部１１が有する単位比較器１００を並列して接続して、この測定点における電圧値を測定することができる。特に、第１の実施形態に係る電圧測定装置１、及び、第２の実施形態に係る電圧測定装置２では、比較部１１を構成する各単位比較器１００の構成が、半導体上で実装しやすい回路構成を有しているので、以下に示すように、種々の集積回路基板内において測定対象となる測定点付近に容易に実装することができる。
【０１０６】
図１２は、本発明が適用された電圧測定装置が実装された集積回路基板５の構成例である。集積回路基板５は、図１２に示すように、５つの電圧測定回路５１、５２、５３、５４、５５を備える。電圧測定回路５１、５２、５３、５４は、それぞれ、本発明が適用された電圧測定装置であって、電源電圧降下を随時監視する。すなわち、集積回路基板５では、電圧測定回路５１〜５４が規定の電源電圧以下となる状態を検出することによって、例えば、電圧低下を知らせる警告の信号を発生させることができる。
【０１０７】
図１３は、本発明が適用された電圧測定装置を用いて電源電圧を測定及び監視する機能を持つ集積回路基板６の構成例である。集積回路基板６では、回路ブロック６１と、回路ブロック６２と、これらの回路ブロック６１、６２の動作を制御する動作制御回路６３と、本発明が適用された電圧測定回路６４、６５とを備える。集積回路基板６では、回路ブロック６１と回路ブロック６２に、それぞれ支線ＶＤＤＡ２とＶＤＤＢ２を介して電源配線ＶＤＤ２が接続されている。集積回路基板６では、例えば電圧測定回路６４、６５を、それぞれＶＤＤＡ２とＶＤＤＢ２に接続して、回路ブロック６１、６２における電圧変動を監視する。電圧測定回路６４、６５は、電圧測定結果を、動作制御回路６３に送信する。そして、動作制御回路６３は、送信されてきた電圧変動量に応じて、回路ブロック６１と回路ブロック６２とに制御信号を送信することによって、例えば、クロック周波数を低下させるなど回路動作を変更して更なる電圧降下を防止することができ、または、回路ブロック６１、６２に供給する電源電圧を発生させる電源電圧発生回路に対し、降下した電圧を補うよう供給する電源電圧をわずかに上昇させることができる。
【０１０８】
図１４は、本発明が適用された電圧測定装置をクロストークノイズの検出に用いた集積回路基板７の構成例である。集積回路基板７は、４つの回路ブロック７１、７２、７３、７４と、本発明が適用された電圧測定回路７５とを備える。集積回路基板７では、回路ブロック７１と回路ブロック７３とを回路ブロック７２を介して接続するため、平行に配線された長距離配線のクロストークノイズを電圧測定回路７５で監視して、例えば、図示しない動作制御回路により監視結果から信号の送出タイミングを変更することで、ノイズによる誤動作を防止することができる。
【０１０９】
図１５は、本発明が適用された電圧測定装置を信号受信回路として用いた集積回路基板８の構成例である。集積回路基板８は、４つの回路ブロック８１、８２、８３、８４と、本発明が適用された電圧測定回路８５とを備える。集積回路基板８では、電圧測定回路８５が、回路ブロック８１から回路ブロック８４に入力されるある瞬間における信号レベルを検出してデジタル値として出力し、それを保持することが可能である。このようにして、集積回路基板８では、電圧測定回路８５を、信号を受信する受信回路として用いることができる。
【０１１０】
例えば、集積回路基板８において、６４ビットの単位比較器１００を有する電圧測定回路を用いて２値信号の受信を行う場合には、６４ビットの半数である３２ビットよりも“１”の出力数が多い場合にはレベルＨを受信したと判定し、少ない場合にはレベルＬを受信したと判定することができる。また、集積回路基板８では、比較部１１が多数の単位比較器１００を有することを利用すれば、最適なしきい値を動的に決めることにより、より安定した信号の送受信が可能となる。なお、２値信号の受信に限らず、４値の信号送信など、任意信号レベルに拡張可能である。
【０１１１】
さらに、単一の集積回路基板内部の回路間の信号伝送に限定されず、図１６に示すように、集積回路基板９１と集積回路基板９２との間での信号伝送における受信回路として、電圧測定装置９３、９４を実装することも可能である。
【０１１２】
なお、本発明は、以上の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【０１１３】
【図１】本発明が適用された第１の実施形態に係る電圧測定装置の構成を示した図である。
【図２】比較部が有する単位比較器の回路構成を示した図である。
【図３】比較部が有する各単位比較器のオフセット電圧値Ｖｏｆｆの分布について説明するための図である。
【図４】電圧測定装置の動作を説明するためのタイミングチャートである。
【図５】規範電圧値を変化させたときの単位比較器のオフセット電圧値Ｖｏｆｆの変動と、同一の比較結果を出力する単位比較器の比率との対応関係を得るためのフローチャートである。
【図６】規範電圧値を変化させたときの単位比較器のオフセット電圧値Ｖｏｆｆの変動と、同一の比較結果を出力する単位比較器の比率との対応関係を示した図である。
【図７】同一の比較結果“１”を出力する単位比較器の総数の変化と、測定電圧値Ｖｍｅａｓの変化との対応関係を示した図である。
【図８】図８は、物理モデルによって導出されたオフセット電圧の累積度数分布を示した図である。
【図９】単位比較回路のオフセット電圧値の確率密度分布を示した図である。
【図１０】過半数が０であることを判定する論理回路Ｙ＝ｆ（ＯＡ１，ＯＡ２，ＯＡ３）の真理値表を示した図である。
【図１１】第２の実施形態に係る電圧測定装置の構成を示した図である。
【図１２】本発明が適用された電圧測定装置が実装された集積回路基板の構成例を示した図である。
【図１３】本発明が適用された電圧測定装置を用いて電源電圧を測定及び監視する機能を持つ集積回路基板の構成例を示した図である。
【図１４】本発明が適用された電圧測定装置をクロストークノイズの検出に用いた集積回路基板の構成例を示した図である。
【図１５】本発明が適用された電圧測定装置を信号受信回路として用いた集積回路基板の構成例を示した図である。
【図１６】集積回路基板と集積回路基板との間での信号伝送における受信回路として、本発明が適用された電圧測定装置を実装した構成例を示した図である。
【符号の説明】
【０１１４】
１、２、９３  電圧測定装置、１１  比較部、１２  シフトレジスタ、１３  分析部、１４  制御部、１５  レジスタ、１００  単位比較器、５、６、７、８、９１、９２  集積回路基板、５１−５４、６４、７５、８５  電圧測定回路、６１、６２、７１−７３、８１−８４  回路ブロック、６３  動作制御回路
【図１】
2009236627.tif 000007
【図２】
2009236627.tif 000008
【図３】
2009236627.tif 000009
【図４】
2009236627.tif 000010
【図５】
2009236627.tif 000011
【図６】
2009236627.tif 000012
【図７】
2009236627.tif 000013
【図８】
2009236627.tif 000014
【図９】
2009236627.tif 000015
【図１０】
2009236627.tif 000016
【図１１】
2009236627.tif 000017
【図１２】
2009236627.tif 000018
【図１３】
2009236627.tif 000019
【図１４】
2009236627.tif 000020
【図１５】
2009236627.tif 000021
【図１６】
2009236627.tif 000022