(57)【要約】【課題】III族窒化物半導体との密着性、電気的特性又は光学的特性に優れる絶縁膜を形成できるようにする。【解決手段】半導体装置は、ＳｉＣからなる基板１１上に成長したＧａＮ系半導体からなる活性領域１２Ａと、該活性領域１２Ａの周囲にＧａＮ系半導体が酸化されてなる絶縁酸化膜１２Ｂとを有している。活性領域１２Ａの上には、該活性領域１２Ａとショットキ接触すると共に、絶縁酸化膜１２Ｂの上に延びるように形成され該絶縁酸化膜１２Ｂ上に引き出し部１３ａを有するゲート電極１３と、該ゲート電極１３のゲート長方向側の両側部と間隔をおき、それぞれがソース電極及びドレイン電極となるオーミック電極１４とが形成されている。【選択図】図１
2009016848.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成されたIII族窒化物半導体からなる活性領域と、
前記基板上における前記活性領域の周辺部に形成され、前記III族窒化物半導体が酸化されてなる絶縁酸化膜とを備え、
前記絶縁酸化膜は、その表面から前記基板の深さ方向に向かって酸素の含有量が減少し且つ前記絶縁酸化膜における酸素の含有量は窒素の含有量よりも大きく、且つ、
前記絶縁酸化膜は、前記活性領域の表面を基準として該活性領域よりも基板側に深く形成されており、且つ
前記活性領域の上に形成されたオーミック電極と、
前記絶縁酸化膜と接し、前記活性領域から前記絶縁酸化膜の上に延びるように形成されたゲート電極とをさらに備えていることを特徴とする半導体装置。
【請求項２】
前記活性領域の上に形成されたオーミック電極と、
前記活性領域から前記絶縁酸化膜の上に延びるように形成されたゲート電極とをさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
基板の上にIII族窒化物半導体層を形成する半導体層形成工程と、
前記III族窒化物半導体層の上に、該III族窒化物半導体層の活性領域を覆い、且つシリコン、酸化シリコン又は窒化シリコンよりなる保護膜を形成する保護膜形成工程と、
形成された保護膜をマスクとして前記III族窒化物半導体層を、該III族窒化物半導体層の内部に酸素を拡散させて酸化することにより、前記基板の上の前記活性領域を除く領域に前記III族窒化物半導体層が酸化されてなる絶縁酸化膜を形成する酸化膜形成工程と、
前記保護膜を除去することにより、前記活性領域を露出する活性領域露出工程と、
前記絶縁酸化膜と接し、前記活性領域から前記絶縁酸化膜の上に延びるように電極を形成する工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項４】
前記活性領域露出工程よりも後に、
前記活性領域の上にオーミック電極を形成するオーミック電極形成工程と、
前記活性領域の上に前記絶縁酸化膜上にわたって延びるゲート電極を形成するゲート電極形成工程とをさらに備えていることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記半導体層形成工程と前記保護膜形成工程との間に、前記III族窒化物半導体層をアンモニアにさらすアンモニア処理工程をさらに備えていることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記アンモニア処理工程は、前記アンモニアをプラズマ化する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記酸化膜形成工程は、前記III族窒化物半導体層を酸素雰囲気で熱処理を行なう工程を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項８】
前記酸化膜形成工程は、前記III族窒化物半導体層に対して酸素のイオン注入を行ないながら熱処理を行なう工程を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項９】
基板の上に形成されたIII族窒化物半導体からなる活性領域と、
前記基板上における前記活性領域の周辺部に形成され、前記III族窒化物半導体が酸化されてなる絶縁酸化膜と、
前記絶縁酸化膜と接して形成された、アルミニウム、チタンと金とからなる多層膜、シリコン酸化膜又はシリコン窒化膜とを備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされるIII族窒化物半導体からなる半導体装置に関し、特にIII族窒化物半導体が酸化されてなる酸化膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＩｎｘＡｌｙＧａ１−ｘ−ｙＮの組成を持つIII族窒化物半導体、いわゆる窒化ガリウム（ＧａＮ）系化合物半導体は、電子のバンド間遷移が直接遷移であり且つバンドギャップが１．９５ｅＶ〜６ｅＶまで広範囲にわたって変化するため、ＬＥＤや半導体レーザ素子等の発光デバイスの材料として有望視されている。
【０００３】
近年、特に情報処理機器の高密度化及び高集積度化を実現するため、青紫色の波長を出力できる半導体レーザ素子の開発が盛んに行なわれている。また、ＧａＮは高い絶縁破壊電界強度、高い熱伝導率及び高い電子飽和速度を有しているため、高周波用のパワーデバイス材料としても有望である。なかでも、ＡｌＧａＮ／ＧａＮからなるヘテロ接合構造は、電界強度が１×１０５Ｖ／ｃｍにまで及び、ヒ化ガリウム（ＧａＡｓ）の２倍以上の電子速度を有するため、素子の微細化と共に高周波動作が期待できる。
【０００４】
III族窒化物半導体は、IV族元素のシリコン（Ｓｉ）又はゲルマニウム（Ｇｅ）等からなるｎ型ドーパントをドープすることによりｎ型特性を示すことから、電界効果トランジスタ（ＦＥＴ）への展開が図られている。また、III族窒化物半導体は、II族元素のマグネシウム（Ｍｇ）、バリウム（Ｂａ）又はカルシウム（Ｃａ）等からなるｐ型ドーパントをドープすることによりｐ型特性を示すことから、ｐ型半導体とｎ型半導体とのｐｎ接合構造からなるＬＥＤや半導体レーザ素子への展開が図られている。電子デバイスでは、電子の輸送特性に優れたＡｌＧａＮ／ＧａＮ系ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が広く検討されている。
【０００５】
以下、従来のＡｌＧａＮ／ＧａＮ系ＨＥＭＴについて図面を参照しながら説明する。
【０００６】
図２３（ａ）及び図２３（ｂ）は従来のＡｌＧａＮ／ＧａＮ系ＨＥＭＴであって、（ａ）は平面構成を示し、（ｂ）は（ａ）のXXIIIb−XXIIIb線における断面構成を示している。図２３（ａ）及び図２３（ｂ）に示すように、シリコンカーバイド（ＳｉＣ）からなる基板１０１の上には、第１のＨＥＭＴ１００Ａと第２のＨＥＭＴ１００Ｂとが、基板１０１をトランジスタごとにチップとして分割するためのスクライブ領域１１０を隔てて形成されている。
【０００７】
第１のＨＥＭＴ１００Ａ及び第２のＨＥＭＴ１００Ｂは、それぞれ、基板１０１の上に成長したＧａＮからなるバッファ層１０２の上に形成され、ＡｌＧａＮ／ＧａＮのヘテロ接合層がメサエッチングされてなる活性領域１０３を有している。
【０００８】
各活性領域１０３の上には、該活性領域１０３とショットキ接触するゲート電極１０４と、該ゲート電極１０４のゲート長方向側の両側部と間隔をおき且つ活性領域１０３とそれぞれオーミック接触するオーミック電極１０５とが形成されている。
【０００９】
各活性領域１０３の上方及びその周辺部はゲート電極１０４及びオーミック電極１０５を含めて全面にわたって絶縁膜１０６により覆われており、各絶縁膜１０６の上には、各ゲート電極１０４及び各オーミック電極１０５とそれぞれ電気的に接続されたパッド電極１０７が形成されている。各絶縁膜１０６は各パッド電極１０７が露出するように表面保護膜１０８により覆われている。
【００１０】
活性領域１０３を覆う絶縁膜１０６は、一般にシリコン酸化膜等からなり、活性領域１０３の表面保護と、ゲート電極１０４を形成する際にリフトオフ法による該ゲート電極１０４の形成を容易にするために設けられている。
【００１１】
ところで、図２３（ａ）に示すように、ゲート電極１０４は、パッド電極１０７と接続される引き出し部１０４ａを設ける必要があるため、ゲート電極１０４は活性領域１０３の上だけでなく、メサエッチングにより露出したＧａＮからなるバッファ層１０２の上にも形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、前記従来のＡｌＧａＮ／ＧａＮ系ＨＥＭＴは、引き出し部１０４ａとバッファ層１０２とは金属と半導体との接触、いわゆるショットキ接触となるため、メサエッチング時の半導体表面のダメージ等によりリーク電流が発生し易いという問題がある。このリーク電流はトランジスタのピンチオフ特性に大きく影響し、トランジスタ特性の劣化を引き起こす。
【００１３】
また、ＧａＮからなるバッファ層１０２と絶縁膜１０６との密着性が十分ではないため、絶縁膜１０６上に形成されているパッド電極１０７のワイヤボンディング工程において該絶縁膜１０６が剥がれるという問題がある。
【００１４】
さらに、ＳｉＣからなる基板１０１及びＧａＮ系半導体はいずれも硬度が高く、ＳｉやＧａＡｓと比べてチップ分割のためのスクライブ処理を行なうことが極めて困難である。そのため、スクライブ時に活性領域１０３に達するようなクラックが発生して歩留りが低下したり、スクライブ領域１１０の近傍の表面保護膜１０８や絶縁膜１０６が剥がれてしまい、信頼性が低下するという問題がある。
【００１５】
また、III族窒化物半導体を積層してなるレーザ構造体を用いた半導体レーザ素子には、一般にサファイアからなる基板が用いられる。サファイアを基板に用いる場合には、サファイアと該サファイア上に形成されたレーザ構造体との結晶軸の違いから、劈開によってレーザ共振器構造を形成するのが困難なため、共振器構造をドライエッチングにより形成する場合が多い。しかしながら、ドライエッチングにより共振器を形成すると、形成された共振器端面に固有の欠陥が生じて非発光中心が形成されるため、動作電流（しきい値電流）が大きくなったり、信頼性を低下させたりするという問題がある。
【００１６】
本発明は、前記従来の問題に鑑み、その目的は、III族窒化物半導体との密着性、電気的特性又は光学的特性に優れる絶縁膜を形成できるようにすることにある。
【課題を解決するための手段】
【００１７】
前記の目的を達成するため、本発明は、III族窒化物半導体からなる半導体装置を該III族窒化物半導体自体が直接酸化されてなる酸化膜を有する構成とする。
【００１８】
具体的に、本発明に係る第１の半導体装置は、基板の上に形成されたIII族窒化物半導体からなる活性領域と、基板上における活性領域の周辺部に形成され、III族窒化物半導体が酸化されてなる絶縁酸化膜とを備えている。
【００１９】
第１の半導体装置によると、基板上における活性領域の周辺部に形成され、III族窒化物半導体が酸化されてなる絶縁酸化膜を備えているため、後述するように、III族窒化物半導体と該III族窒化物半導体の酸化物からなる酸化膜との結合強度は、例えばIII族窒化物半導体とシリコン酸化膜との結合強度よりも３倍程度も大きくなる。このため、絶縁酸化膜と基板又は絶縁酸化膜と活性領域との密着性が良好となり、絶縁酸化膜の剥がれ等を防止できるので、その結果、装置の歩留まり及び信頼性が向上する。
【００２０】
第１の半導体装置は、活性領域の上に形成されたオーミック電極と、活性領域から絶縁酸化膜の上に延びるように形成されたゲート電極とをさらに備えていることが好ましい。このようにすると、ゲート電極における絶縁酸化膜上に位置する部分をゲート電極の引き出し部として用いても、該引き出し部はIII族窒化物半導体が酸化されてなる絶縁酸化膜との間でショットキ接触とならないため、この引き出し部にリーク電流が発生することがなくなるので、装置の信頼性が向上する。
【００２１】
本発明に係る第２の半導体装置は、ウェハ状の基板のスクライブ領域に囲まれてなる複数の素子形成領域にそれぞれ形成されたIII族窒化物半導体からなる複数の半導体装置を対象とし、基板の上におけるスクライブ領域の周辺部に形成され、III族窒化物半導体が酸化されてなる保護酸化膜を備えている。
【００２２】
第２の半導体装置によると、基板上におけるスクライブ領域の周辺部に、III族窒化物半導体が酸化されてなる保護酸化膜が形成されており、III族窒化物半導体と該保護酸化膜との結合強度はシリコン酸化膜等よりも大きいため、一のウェハ上に形成された複数の半導体装置をチップごとに分割する際に、素子形成領域を覆っている絶縁膜が剥がれたり、素子形成領域にクラックが発生したりすることがないので、装置の歩留まり及び信頼性が向上する。
【００２３】
本発明に係る第３の半導体装置は、基板の上に形成されたIII族窒化物半導体からなる活性領域と、基板の上に形成され、活性領域と電気的に接続されているパッド電極とを備え、基板とパッド電極との間には、III族窒化物半導体が酸化されてなる絶縁酸化膜が形成されている。
【００２４】
第３の半導体装置によると、基板とパッド電極との間には、III族窒化物半導体が酸化されてなる絶縁酸化膜が形成されているため、III族窒化物半導体とその絶縁酸化膜との結合強度はシリコン酸化膜等よりも大きいので、パッド電極が基板から剥がれることがなくなり、装置の歩留まり及び信頼性が向上する。
【００２５】
本発明に係る第４の半導体装置は、基板の上に形成され、複数のIII族窒化物半導体からなる共振器を有するレーザ構造体と、レーザ構造体における共振器の端面を含む側面に形成され、III族窒化物半導体が酸化されてなる保護酸化膜とを備えている。
【００２６】
第４の半導体装置によると、レーザ構造体における共振器の端面を含む側面に、III族窒化物半導体が酸化されてなる保護酸化膜が形成されているため、共振器ミラーのミラー面が、エッチング端面と保護酸化膜との界面により形成されてエッチング端面のままでなくなるので、エッチングによる欠陥等の影響を受けなくなる。その上、III族窒化物半導体を直接酸化させているため、端面コートの不具合によるリーク電流も生じなくなるので、高い信頼性を得ることができる。
【００２７】
本発明に係る第１の半導体装置の製造方法は、基板の上にIII族窒化物半導体層を形成する半導体層形成工程と、III族窒化物半導体層の上に該III族窒化物半導体層の活性領域を覆う保護膜を形成する保護膜形成工程と、形成された保護膜をマスクとしてIII族窒化物半導体層を酸化することにより、基板の上の活性領域を除く領域にIII族窒化物半導体層が酸化されてなる絶縁酸化膜を形成する酸化膜形成工程と、保護膜を除去することにより活性領域を露出する活性領域露出工程とを備えている。
【００２８】
第１の半導体装置の製造方法によると、III族窒化物半導体層の素子形成領域を覆う保護膜を形成した後、形成された保護膜をマスクとしてIII族窒化物半導体層を酸化することにより、基板の上の活性領域を除く領域に絶縁酸化膜を形成するため、本発明の第１の半導体装置を確実に実現できる。
【００２９】
第１の半導体装置の製造方法は、活性領域露出工程よりも後に、活性領域の上にオーミック電極を形成するオーミック電極形成工程と、活性領域の上に絶縁酸化膜上にわたって延びるゲート電極を形成するゲート電極形成工程とをさらに備えていることが好ましい。
【００３０】
第１の半導体装置の製造方法は、半導体層形成工程と保護膜形成工程との間に、III族窒化物半導体層をアンモニアにさらすアンモニア処理工程をさらに備えていることが好ましい。このようにすると、活性領域となる素子形成領域の表面がアンモニアにより酸化物等が除去されて清浄化されるため、活性領域のコンタクト抵抗率が低減するので、装置の電気的特性が良好となる。
【００３１】
この場合に、アンモニア処理工程が、アンモニアをプラズマ化する工程を含むことが好ましい。
【００３２】
本発明に係る第２の半導体装置の製造方法は、ウェハ状の基板の上にIII族窒化物半導体層を形成する半導体層形成工程と、III族窒化物半導体層に、該III族窒化物半導体層に形成される複数の素子形成領域と、各素子形成領域をそれぞれチップ状に分割する際の分割領域であるスクライブ領域とを設定する領域設定工程と、スクライブ領域の上に該スクライブ領域を覆う保護膜を形成する保護膜形成工程と、形成された保護膜をマスクとしてIII族窒化物半導体層を酸化することにより、基板の上のスクライブ領域の側方の領域にIII族窒化物半導体層が酸化されてなる保護酸化膜を形成する酸化膜形成工程とを備えている。
【００３３】
第２の半導体装置によると、スクライブ領域の上に該スクライブ領域を覆う保護膜を形成した後、形成された保護膜をマスクとしてIII族窒化物半導体層を酸化することにより基板の上のスクライブ領域の側方の領域に保護酸化膜を形成するため、スクライブ工程において、素子形成領域を覆っている絶縁膜が剥がれたり、素子形成領域にクラックが発生したりしない本発明の第２の半導体装置を確実に実現できる。
【００３４】
第１及び第２の半導体装置の製造方法において、保護膜がシリコン、酸化シリコン又は窒化シリコンからなることが好ましい。
【００３５】
本発明に係る第３の半導体装置は、基板の上にIII族窒化物半導体層を形成する半導体層形成工程と、III族窒化物半導体層に、該III族窒化物半導体層に形成される素子形成領域と、該素子形成領域に形成される素子の外部との導通を図るパッド電極形成領域とを設定する領域設定工程と、III族窒化物半導体層の上におけるパッド電極形成領域を除く領域を覆う保護膜を形成する保護膜形成工程と、形成された保護膜をマスクとしてIII族窒化物半導体層を酸化することにより、基板の上のパッド電極形成領域にIII族窒化物半導体層が酸化されてなる絶縁酸化膜を形成する酸化膜形成工程と、絶縁酸化膜の上にパッド電極を形成する工程とを備えている。
【００３６】
第３の半導体装置の製造方法によると、III族窒化物半導体層の上におけるパッド電極形成領域を除く領域を覆う保護膜を形成した後、形成された保護膜をマスクとしてIII族窒化物半導体層を酸化することにより、基板の上のパッド電極形成領域に絶縁酸化膜を形成するため、本発明の第３の半導体装置を確実に実現できる。
【００３７】
第１〜第３の半導体装置の製造方法において、酸化膜形成工程がIII族窒化物半導体層を酸素雰囲気で熱処理を行なう工程を含むことが好ましい。
【００３８】
また、第１〜第３の半導体装置の製造方法において、酸化膜形成工程がIII族窒化物半導体層に対して酸素のイオン注入を行ないながら熱処理を行なう工程を含むことが好ましい。
【００３９】
本発明に係る第４の半導体装置の製造方法は、基板の上に、複数のIII族窒化物半導体層を形成することにより、複数のIII族窒化物半導体層からなり共振器を含むレーザ構造体を形成するレーザ構造体形成工程と、レーザ構造体における共振器の両端面を露出する工程と、レーザ構造体における共振器の両端面を含む両側面を酸化することにより、両側面にIII族窒化物半導体層が酸化されてなる保護酸化膜を形成する酸化膜形成工程とを備えている。
【００４０】
第４の半導体装置の製造方法によると、レーザ構造体における共振器の両端面を露出した後、レーザ構造体における共振器の両端面を含む両側面を酸化することにより、該両側面にIII族窒化物半導体層が酸化されてなる保護酸化膜を形成するため、本発明の第４の半導体装置を確実に実現できる。また、端面コートを形成する工程を省くことができるため、製造工程を簡略化できる。
【００４１】
第４の半導体装置の製造方法において、酸化膜形成工程がIII族窒化物半導体層を酸素雰囲気で熱処理を行なう工程を含むことが好ましい。
【発明の効果】
【００４２】
本発明に係る第１の半導体装置及びその製造方法によると、基板上における活性領域の周辺部に、III族窒化物半導体が酸化されてなる絶縁酸化膜を形成するため、該絶縁酸化膜と基板又は絶縁酸化膜と活性領域との密着性が良好となるので、装置の歩留まり及び信頼性が向上する。
【００４３】
本発明に係る第２の半導体装置及びその製造方法によると、基板上におけるスクライブ領域の周辺部に、III族窒化物半導体が酸化されてなる保護酸化膜を形成するため、素子形成領域へのクラックの侵入等を防止できるので、スクライブ時の歩留まり及び信頼性を向上できる。
【００４４】
本発明に係る第３の半導体装置及びその製造方法によると、基板とパッド電極との間に、III族窒化物半導体が酸化されてなる絶縁酸化膜を形成するため、パッド電極が基板から剥がれることがなくなるので、装置の歩留まり及び信頼性が向上する。
【００４５】
本発明に係る第４の半導体装置及びその製造方法によると、レーザ構造体における共振器の端面を含む側面に、III族窒化物半導体が酸化されてなる保護酸化膜を形成するため、エッチングによる欠陥等の影響を受けなくなるので、装置の信頼性を向上できる。
【発明を実施するための最良の形態】
【００４６】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００４７】
図１（ａ）及び図１（ｂ）は本発明の第１の実施形態に係るＧａＮ系酸化分離型ＨＥＭＴであって、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。図１（ａ）及び図１（ｂ）に示すように、本実施形態に係るＨＥＭＴは、例えば、ＳｉＣからなる基板１１上に成長したＧａＮ系半導体からなる活性領域１２Ａと、該活性領域１２Ａの周囲にＧａＮ系半導体が酸化されてなる絶縁酸化膜１２Ｂとを有している。
【００４８】
活性領域１２Ａの上には、該活性領域１２Ａとショットキ接触すると共に、絶縁酸化膜１２Ｂの上に延びるように形成され該絶縁酸化膜１２Ｂ上に引き出し部１３ａを有するゲート電極１３と、該ゲート電極１３のゲート長方向側の両側部と間隔をおき、それぞれがソース電極及びドレイン電極となるオーミック電極１４とが形成されている。
【００４９】
ここで、従来のメサ分離型ＨＥＭＴと本実施形態に係る酸化分離型ＨＥＭＴとにおけるショットキ電極とオーミック電極との間の電圧−電流特性を比較する。図２４は従来のメサ分離型ＨＥＭＴを模した擬似素子の断面構成を示している。すなわち、ＳｉＣからなる基板１２１上には、ＧａＮ系半導体からなる島状の活性層１２２と、該活性層１２２の上に形成された島状のオーミック電極１２３と、活性層１２２と間隔をおき且つ基板とショットキ接触するショットキ電極１２４とが設けられている。ここでは、このショットキ電極１２４が図２３（ａ）に示す引き出し部１０４ａと対応する。この擬似素子は、図２５のような整流特性を示し、逆方向耐圧は大きいもののリーク電流はマイクロアンペア（μＡ）オーダーで流れる。このように、図２３（ａ）及び図２３（ｂ）に示す従来のメサ分離型ＨＥＭＴはゲート電極１０４の引き出し部１０４ａがメサ分離されたＧａＮからなるバッファ層１０２上に形成されているため、ゲート電極１０４の引き出し部１０４ａとバッファ層１０２との接触がショットキ接触となり、リーク電流が発生し易いことが分かる。
【００５０】
一方、本実施形態に係る酸化分離型ＨＥＭＴにおける絶縁酸化膜１２Ｂ上のショットキ電極１３と活性領域１２Ａ上のオーミック電極１４との間の電圧−電流特性は、図２に示すように、各電極間に１００Ｖ以上の電圧を印加してもナノアンペア（ｎＡ）オーダーの電流しか流れない。
【００５１】
図３はそれぞれのゲート幅が１００μｍの、本実施形態に係る酸化分離型ＨＥＭＴと従来のメサ分離型ＨＥＭＴとのドレイン電流のゲート電圧依存性を示している。ゲート電圧が高く、ドレイン電流が大きく流れる領域では特性に差は現われないが、ドレイン電流を絞り込んだピンチオフ付近では大きな差が現われている。すなわち、従来のメサ分離型ＨＥＭＴにおいては、ゲート電極１０４の引き出し部１０４ａに生じるリーク電流によってピンチオフ特性が劣化していることが分かる。
【００５２】
このように、本実施形態に係る酸化分離型ＨＥＭＴは、従来のメサ分離型ＨＥＭＴのようにゲート電極の引き出し部１３ａにおけるリーク電流が発生せず、ピンチオフ特性に優れたＨＥＭＴを得ることができる。
【００５３】
また、本実施形態に係る酸化分離型ＨＥＭＴは、絶縁酸化膜１２Ｂが、活性領域１２ＡとなるIII族窒化物半導体（ＧａＮ）自体の酸化により形成されているため、活性領域１２Ａの側端部と絶縁酸化膜１２Ｂとの境界部分にはメサ型ＨＥＭＴのような段差部が形成されず、なだらかとなる。このため、従来のＨＥＭＴのゲート電極１０４は、例えば製造時に活性領域１０３の側端部とバッファ層１０２の上面とからなる段差部によりゲート電極１０４が途切れる、いわゆる段切れが発生する虞があるが、本実施形態はその虞がなく、高い信頼性を確保することができる。
【００５４】
なお、本実施形態においては、ＨＥＭＴについて説明したが、これに限らず電界効果型トランジスタ（ＭＥＳＦＥＴ）やヘテロバイポーラトランジスタ（ＨＢＴ）等の素子分離が必要なデバイスであれば同様の効果を奏する。
【００５５】
また、本実施形態に係るＨＥＭＴは基板にＳｉＣを用いたが、これに限らず、サファイア等の、III族窒化物半導体からなる活性領域がエピタキシャル成長可能な基板であればよい。
【００５６】
以下、前記のように構成された酸化分離型ＨＥＭＴの製造方法について図面を参照しながら説明する。
【００５７】
図４（ａ）〜図４（ｃ）及び図５（ａ）〜図５（ｃ）は本実施形態に係る酸化分離型ＨＥＭＴの製造方法の工程順の断面構成を示している。
【００５８】
まず、図４（ａ）に示すように、例えば電子線エピタキシ（ＭＢＥ）法を用いて、ＳｉＣからなる基板１１の上に、ＧａＮ／ＡｌＧａＮの積層体１２を形成する。なお、積層体１２の詳細な構成は後述する。
【００５９】
次に、図４（ｂ）に示すように、例えば化学的気相成長（ＣＶＤ）法又はＭＢＥ法等を用いて積層体１２の上に全面にわたってＳｉからなる保護膜形成膜を形成し、その後、形成した保護膜形成膜に対してリソグラフィ法によるパターニングを行なって、積層体１２の上の島状の活性領域形成領域２０を覆う保護膜２１を形成する。
【００６０】
次に、図４（ｃ）に示すように、積層体１２上に保護膜２１を形成したまま、温度が約９００℃の酸素雰囲気で１時間程度の熱処理を行なうことにより、積層体１２における活性領域１２Ａを除く領域に積層体１２が酸化されてなる絶縁酸化膜１２Ｂを形成する。
【００６１】
次に、図５（ａ）に示すように、保護膜２１を弗硝酸を用いて除去することにより、活性領域１２Ａを露出し、その後、図５（ｂ）に示すように、蒸着法及びリソグラフィ法を用いて、活性領域１２Ａの上に、それぞれＴｉ／Ａｌからなるオーミック電極１４を選択的に形成する。
【００６２】
次に、図５（ｃ）に示すように、蒸着法及びリソグラフィ法を用いて、活性領域１２Ａの上に、各オーミック電極１４の間にそれぞれ間隔をおくと共に絶縁酸化膜１２Ｂ上にわたって延びるように、例えばＰｄ／Ｔｉ／Ａｕからなるゲート電極１３を選択的に形成する。この後は、図示はしていないが、活性領域１２Ａの上方及び周辺部にゲート電極１３及び各オーミック電極１４を含めて全面に、例えばシリコン酸化膜からなる保護絶縁膜を形成する。さらに、該保護絶縁膜の上に、各ゲート電極１３及びオーミック電極１４とそれぞれ電気的な導通を図る、例えばＴｉ／Ａｕからなるパッド電極を形成する。
【００６３】
このように、本実施形態に係るＨＥＭＴは、活性領域１２Ａを構成するIII族窒化物半導体をそのまま酸化させることにより素子分離を行なっている。そこで、前記のように形成された活性領域１２Ａと絶縁酸化膜１２Ｂとの素子間分離特性及び活性領域１２Ａの基板特性は、ＨＥＭＴの動作特性に極めて重要となるので、以下これを検証する。
【００６４】
図６は検証に用いた積層体１２の断面構成を示している。積層体１２は、基板１１上に順次成長した、厚さが約１００ｎｍのＡｌＮからなるバッファ層３１、厚さが約３μｍの真性ＧａＮからなる活性層３２、厚さが約２ｎｍの真性ＡｌＧａＮからなる第１障壁層３３、厚さが約２５ｎｍのｎ型ＡｌＧａＮからなる第２障壁３４層及び厚さが約３ｎｍの真性ＡｌＧａＮからなる第３障壁層３５により構成されている。
【００６５】
図７は積層体１２を９００℃の酸素雰囲気で熱処理を行なった際の絶縁酸化膜１２Ｂの膜厚の熱処理時間依存性を示している。図７に示すように、熱処理を１時間行なうと、膜厚が約１００ｎｍの絶縁酸化膜が形成され、４時間の熱処理を行なうと膜厚は約２００ｎｍとなる。図６に示すように、ＨＥＭＴの障壁層３３〜３５の総膜厚は約３０ｎｍであるため、絶縁酸化膜１２Ｂの膜厚は１００ｎｍ程度であれば十分である。
【００６６】
図８は絶縁酸化膜１２Ｂの膜厚と素子間のリーク電流との関係を示し、絶縁酸化膜１２Ｂの膜厚が８０ｎｍ以上であれば良好な分離特性が得られることが分かる。従って、図７及び図８の関係から、熱処理温度が９００℃の場合には、１時間程度の熱処理を行なえば、十分な素子分離を実現できることが分かる。
【００６７】
なお、酸化膜形成工程において、熱処理を酸素雰囲気で行なう代わりに、酸素イオンを積層体１２に注入しながら絶縁酸化膜１２Ｂを形成してもよい。
【００６８】
次に、基板特性を検証する。
【００６９】
ＨＥＭＴの活性領域１２Ａは熱処理によってその基板特性が劣化してはならない。そのため、本実施形態においては、熱処理による活性領域１２Ａの酸化を防止するため、保護膜２１にシリコン（Ｓｉ）を用いている。
【００７０】
図９（ａ）〜図９（ｃ）は本実施形態に係るＨＥＭＴのオージェ電子分光（ＡＥＳ）分析による基板の深さ方向の原子のプロファイルであって、図９（ａ）は温度が９００℃で１時間の熱処理を行ない保護膜２１を除去した後の素子分離部（絶縁酸化膜１２Ｂ）を示し、図９（ｂ）は膜厚が約１００ｎｍの保護膜２１によりマスクされた状態の活性領域１２Ａを示し、図９（ｃ）は比較用であって熱処理を施さない状態の積層体１２を示している。ここで、各グラフ中における、Ｇａはガリウム原子のプロファイルを示し、Ｎは窒素原子のプロファイルを示し、Ｏは酸素原子のプロファイルを示している。また、積層体１２における酸素原子のプロファイルに着目しているため、微量のアルミニウム原子は省略している。ここで、横軸はサンプルの表面からの深さ（ｎｍ）を表わし、縦軸は相対値（ピークトゥピーク）を表わしている。
【００７１】
図９（ａ）に示すように、素子分離部において熱処理前の積層体１２の構造が大きく崩れ、酸素原子が上面から活性層３２にまで拡散して絶縁酸化膜１２Ｂが形成されていることが分かる。この場合の絶縁酸化膜１２Ｂの膜厚は約１００ｎｍである。
【００７２】
また、図９（ｂ）に示すように、Ｓｉからなる保護膜２１でマスクされた活性領域１２Ａは、保護膜２１の上部の酸化が観測されるものの保護膜２１と活性領域１２Ａとの界面の反応もなく、図９（ｃ）における未処理のプロファイルと比べても、活性領域１２Ａの構造が変化せず熱処理前の構造が維持されていることが分かる。
【００７３】
さらに、［表１］に熱処理の前後における積層体１２のシートキャリア濃度とキャリア移動度とをホール測定法により室温で測定した評価結果を示す。
【００７４】
【表１】
2009016848.tif 000003
【００７５】
シートキャリア濃度及びキャリア移動度は共に熱処理の前後で大きな変化はなく、ＡＥＳ分析による分析結果と同様、この測定結果からも保護膜２１により活性領域１２Ａが保護されていることが分かる。
【００７６】
また、本発明においては、熱処理後の保護膜２１の除去処理も重要となる。保護膜２１が完全に除去できなかったり、除去時に活性領域１２Ａが損傷を負うと、トランジスタ特性に劣化を来たす。その上、保護膜２１の除去時に絶縁酸化膜１２Ｂがエッチングされてはならない。
【００７７】
そこで、本実施形態においては、Ｓｉからなる保護膜２１の除去に弗硝酸を用いたウェットエッチングを行なっている。
【００７８】
図１０は熱処理後の保護膜２１と絶縁酸化膜１２Ｂとの弗硝酸によるウェットエッチングのエッチング量の時間依存性を示している。図１０に示すように、保護膜２１は容易にエッチングされるが、絶縁酸化膜１２Ｂはほとんどエッチングされていないことが分かる。
【００７９】
なお、本実施形態においては、弗硝酸を用いたウェットエッチングにより保護膜２１の除去を行なったが、他のエッチング液を用いてもよい。また、エッチングにはドライエッチングを用いてもよい。
【００８０】
また、保護膜２１にシリコンを用いたが、酸化シリコンや窒化シリコン等の、熱処理による活性領域１２Ａの劣化を防止できる材料であればよい。この場合のエッチング液は、酸化シリコンであれば弗酸を含む溶液、例えばバッファード弗酸（ＢＨＦ）であればよく、窒化シリコンであれば熱燐酸のような燐酸を含む溶液であればよい。
【００８１】
（第１の実施形態の一変形例）
以下、本実施形態の一変形例に係る半導体装置の製造方法について図面を参照しながら説明する。本変形例は、図４（ａ）に示す積層体形成工程と図４（ｂ）に示す保護膜形成工程との間に、積層体１２の上面をプラズマ化されたアンモニアガスにさらすアンモニア処理工程を設けることを特徴とする。
【００８２】
図１１は活性領域１２Ａ上に形成されたオーミック電極１４のコンタクト抵抗をＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ）法により評価した評価結果を示している。ここでは、オーミック電極１４の幅を約１００μｍとし、各オーミック電極１４の間隔を２μｍ、４μｍ、６μｍ及び８μｍの４通りとしている。また、実線は本変形例のアンモニア処理の結果を表わし、破線は比較用のアンモニア処理を施さない場合を表わしている。図１１に示すように、アンモニア処理を施した場合と未処理の場合の直線の傾きはほぼ同一であり、活性領域１２Ａの両者のシート抵抗には差がないことが分かる。一方、コンタクト抵抗は、アンモニア処理を施した場合は未処理の場合と比べて３０％程度も低減している。このグラフから求めたコンタクト抵抗率は、未処理の場合でも６×１０−６Ωｃｍ２ と比較的良好な値を示すが、アンモニア処理を施した場合には、３×１０−６Ωｃｍ２ にまで低減する。これは、アンモニア処理によって活性領域１２Ａの表面の酸化物等の変質物が除去されて清浄化されるためと考えられる。
【００８３】
なお、本変形例においては、アンモニア処理をプラズマ化されたアンモニアガスを用いて行なったが、アンモニア溶液による煮沸処理を行なってもよい。
【００８４】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００８５】
図１２は本発明の第２の実施形態に係るＧａＮ系半導体装置におけるスクライブ領域の断面構成を示している。本実施形態に係るＧａＮ系半導体装置は、ウェハ上に複数の半導体装置が形成され、その後、各半導体装置をチップとして分割する際のスクライブ領域の周辺部に、ＧａＮ系半導体自体が酸化されてなる保護酸化膜を備えていることを特徴とする。図１２に示すように、例えばＳｉＣからなるウェハ状の基板４２の主面は、チップ形成領域４０と該チップ形成領域４０同士の間に設けられたスクライブ領域４１とに区画されている。
【００８６】
基板４２の主面上におけるスクライブ領域４１には、チップ形成領域４０の中央部に設けられる素子形成領域（図示せず）においてトランジスタ等の活性層となるＧａＮ系半導体からなる積層体４３Ａが形成されており、該主面上におけるスクライブ領域４１のチップ形成領域４０側の周辺部には、積層体４３Ａが酸化されてなる保護酸化膜４３Ｂと、該保護酸化膜４３Ｂの上に形成されたシリコン酸化膜等からなる表面保護膜である絶縁膜４４とが形成されている。
【００８７】
従来のＧａＮ系半導体装置にあっては、スクライブ領域４１の周辺部がＧａＮ系半導体との結合強度が相対的に小さいシリコン酸化膜等からなる絶縁膜４４によって覆われているため、スクライブ（チップ分割）時に、絶縁膜４４が剥がれ易い。しかしながら、本実施形態の絶縁膜４４は、該絶縁膜４４と結合強度が相対的に大きい、ＧａＮ系半導体が酸化されてなる保護絶縁膜４３Ｂの上に形成されているため、基板４２をチップごとに分割する際に、積層体４３Ａや基板４２にクラックが生じたり、絶縁膜４４が剥がれたりすることを防止できる。
【００８８】
図１３は本実施形態に係るウェハ状態の半導体装置と従来のウェハ状態の半導体装置とにおけるスクライブ時の不良率とスクライブ領域の幅との関係を比較した結果を表わしている。スクライブ領域の幅が１００μｍの場合の各チップの表面状態を観察すると、従来の半導体装置のチップは、約２０％のサンプルに不良が生じ、スクライブ領域の積層体に生じたクラックがチップの周縁部又はその内側にまで入り込み、素子形成領域上の絶縁膜に剥がれが生じている。
【００８９】
一方、本実施形態に係る半導体装置を観察すると、スクライブ領域４１における積層体４３Ａにクラックが発生しても、該クラックは保護酸化膜４３Ｂとの境界部分で止まっており、チップ形成領域４０への侵入は見られない。
【００９０】
図１３から分かるように、スクライブ領域４１の周辺部に、ＧａＮ系半導体を酸化した保護酸化膜４３Ａを設けているため、スクライブ領域４１の幅を１００μｍ程度にまで縮小しても、幅が１５０μｍのスクライブ領域を持つ従来の半導体装置よりも不良率は低い。その結果、本実施形態に係る半導体装置は、スクライブ領域４１の幅を小さくしてもスクライブ時の不良率を小さくできるため、一の基板４１（ウェハ）からの半導体装置の取れ数を増大できる。その上、絶縁膜４４の剥がれを防止できるため、装置の信頼性も大幅に向上する。
【００９１】
なお、本実施形態においては、保護酸化膜４３Ｂをチップ形成領域４０にまで形成しているが、図１４に示すように、その一変形例として、保護酸化膜４３Ｃをスクライブ領域４１の側部に沿うように環状に設けてもよい。この保護酸化膜４３Ｃの幅は５μｍ程度であれば十分である。
【００９２】
また、本実施形態においては、基板４２にＳｉＣを用いたが、サファイア等のＧａＮ系半導体からなる積層体４３Ａがエピタキシャル成長可能な基板であればよい。
【００９３】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００９４】
図１５（ａ）〜図１５（ｃ）、図１６（ａ）及び図１６（ｂ）は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００９５】
まず、図１５（ａ）に示すように、例えば電子線エピタキシ（ＭＢＥ）法を用いて、ＳｉＣからなるウェハ状の基板４２の上に、ＧａＮ／ＡｌＧａＮの積層体４３Ａを形成する。
【００９６】
次に、図１５（ｂ）に示すように、複数のチップ形成領域４０と該複数のチップ形成領域４０同士の間にスクライブ領域４１を設ける。該スクライブ領域４１には、ＣＶＤ法等を用いて積層体４３Ａの上にＳｉからなる保護膜形成膜を形成し、その後、形成した保護膜形成膜に対してリソグラフィ法によるパターニングを行なうことにより、基板４２の上におけるスクライブ領域４１を覆う保護膜２１を形成する。
【００９７】
次に、図１５（ｃ）に示すように、積層体４３Ａ上に保護膜２１を形成したまま、温度が約９００℃の酸素雰囲気で１時間程度の熱処理を行なうことにより、積層体４３Ａにおけるスクライブ領域４１の両側に位置するチップ形成領域４０に積層体４３Ａが酸化されてなる保護酸化膜４３Ｂが形成される。
【００９８】
この保護酸化膜４３Ｂの形成工程は、チップ形成領域４０の中央部の素子形成領域（図示せず）にトランジスタ等の半導体素子を形成する前であっても後であってもよい。但し、比較的高温の熱酸化処理を行なうため、良好な素子特性を維持するためには、素子を形成する前の方が好ましい。この場合には、第１の実施形態の図４（ｃ）に示した保護膜２１の形成工程と同一の工程で行なえばよい。
【００９９】
次に、図１６（ａ）に示すように、保護膜２１を弗硝酸を用いて除去し、その後、図１６（ｂ）に示すように、ＣＶＤ法等を用いてチップ形成領域４０の上に全面にわたって、例えば酸化シリコンからなる表面保護用の絶縁膜４４を形成し、その後、リソグラフィ法を用いて絶縁膜４４に対して選択的にエッチングを行なって、積層体４３Ａにおけるスクライブ領域４１を露出する。
【０１００】
このように、本実施形態によると、保護酸化膜４３ＢがＧａＮ系半導体からなる積層体４３Ａの酸化物であるため、基板４２及び絶縁膜４４との密着性が高い。また、スクライブ領域４１において、積層体４３Ａと保護酸化膜４３Ｂとが連続しているため、該保護酸化膜４３Ｂによって基板４２のスクライブ時にクラックが生じたとしても、生じたクラックがチップ形成領域４０の周縁部又はその内側にまで達することを阻止できる。
【０１０１】
なお、本実施形態においては、保護酸化膜４３Ｂの形成時に、積層体４３Ａのスクライブ領域４１をマスクする保護膜２１にシリコンを用いたが、これに限らず、シリコン酸化膜又はシリコン窒化膜等の熱処理による積層体４３Ａの劣化を防止できる材料であればよい。
【０１０２】
また、弗硝酸を用いたウェットエッチングにより保護膜２１の除去を行なったが、他のエッチング液を用いてもよく、エッチングにはドライエッチングを用いてもよい。
【０１０３】
また、保護酸化膜４３Ｂを形成する熱酸化工程は、酸素雰囲気の代わりに、ＧａＮ系半導体からなる積層体４３Ａに対して酸素イオンを注入することにより行なってもよい。
【０１０４】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【０１０５】
図１７は本発明の第３の実施形態に係るＧａＮ系半導体装置における外部との入出力端子となるパッド電極部の断面構成を示している。図１７に示すように、例えばＳｉＣからなるウェハ状の基板５２の主面は、素子形成領域５０と該素子形成領域５０に隣接して設けられたパッド電極形成領域５１とに区画されている。
【０１０６】
基板５２の主面上における素子形成領域５０にはトランジスタ等の活性層となるＧａＮ系半導体からなる積層体５３Ａが形成されており、パッド電極形成領域５１には、積層体５３Ａが酸化されてなる絶縁酸化膜５３Ｂと、該絶縁酸化膜５３Ｂの上に形成された、例えばＴｉ／Ａｕからなるパッド電極５４とが形成されている。なお、図示はしていないが、該パッド電極５４は素子形成領域５０に形成される素子と（図示せず）と配線によって電気的に接続されることはいうまでもない。
【０１０７】
このように、本実施形態に係るパッド電極５４は、ＧａＮ系半導体からなる積層体５３Ａの上に、該積層体５３Ａが酸化されてなる絶縁酸化膜５３Ｂを介在させて設けられているため、パッド電極５４と基板５２との密着性が高くなる。このため、例えば、パッド電極５４のワイヤボンド工程において該パッド電極５４が基板５２から剥がれることを防止できる。
【０１０８】
［表２］はＳｉＣからなる基板上にエピタキシャル成長したＧａＮ層と種々の薄膜材との密着性、及びＧａＮ層の上部を酸化させた酸化層と種々の薄膜材との密着性を定量的に評価した結果を表わしている。ここでは、評価方法としてセバスチャン法を用いている。
【０１０９】
【表２】
2009016848.tif 000004
【０１１０】
［表２］から、ＧａＮ層と密着性が高い絶縁膜は、ＧａＮ層を酸化させたＧａＮ酸化層のみであることが分かる。さらに、ＧａＮ酸化層は、金属材のみならずシリコンからなる絶縁膜との密着性にも優れていることが分かる。従って、高い密着性が必要とされるパッド電極部は、ＧａＮ系半導体からなる積層体５３Ａを酸化させてなる絶縁酸化膜５３Ｂの上に形成することが極めて有効となる。
【０１１１】
また、本実施形態においては、基板５２にＳｉＣを用いたが、サファイア等のＧａＮ系半導体からなる積層体５３Ａがエピタキシャル成長可能な基板であればよい。
【０１１２】
以下、前記のように構成された半導体装置のパッド電極部の製造方法について図面を参照しながら説明する。
【０１１３】
図１８（ａ）〜図１８（ｃ）、図１９（ａ）及び図１９（ｂ）は本実施形態に係る半導体装置のパッド電極部の製造方法の工程順の断面構成を示している。
【０１１４】
まず、図１８（ａ）に示すように、例えば電子線エピタキシ（ＭＢＥ）法を用いて、ＳｉＣからなる基板５２の上に、ＧａＮ／ＡｌＧａＮの積層体５３Ａを形成する。
【０１１５】
次に、図１８（ｂ）に示すように、積層体５３Ａの全領域を素子形成領域５０とパッド電極形成領域５１とに区画する。続いて、素子形成領域５０には、ＣＶＤ法等を用いて積層体５３Ａの上にＳｉからなる保護膜形成膜を形成し、その後、形成した保護膜形成膜に対してリソグラフィ法によるパターニングを行なうことにより、基板５２の上における素子形成領域５０を覆う保護膜２１を形成する。
【０１１６】
次に、図１８（ｃ）に示すように、積層体５３Ａ上に保護膜２１を形成したまま、温度が約９００℃の酸素雰囲気で１時間程度の熱処理を行なうことにより、積層体５３Ａにおけるパッド電極形成領域５１に積層体５３Ａが酸化されてなる絶縁酸化膜５３Ｂが形成される。
【０１１７】
この絶縁酸化膜５３Ｂの形成工程は、素子形成領域５０にトランジスタ等の半導体素子を形成する前であっても後であってもよい。但し、比較的高温の熱酸化処理を行なうため、素子の特性を良好に維持するためには、素子を形成する前の方が好ましい。この場合には、第１の実施形態の図４（ｃ）に示した保護膜２１の形成工程、又は第２の実施形態の図１５（ｃ）に示した保護膜２１の形成工程と同一の工程で行なえばよい。
【０１１８】
次に、図１９（ａ）に示すように、保護膜２１を弗硝酸を用いて除去した後、図１９（ｂ）に示すように、例えば蒸着法及びリソグラフィ法を用いて、パッド電極形成領域５１における絶縁酸化膜５３Ｂの上に、Ｔｉ／Ａｕからなるパッド電極５４を選択的に形成する。
【０１１９】
このように、本実施形態によると、パッド電極５４がＧａＮ系半導体からなる積層体５３Ａが酸化されてなる絶縁酸化膜５３Ｂ上に形成されるため、高い密着性を得ることができる。
【０１２０】
なお、本実施形態においては、パッド電極５４を絶縁酸化膜５３Ｂの上に直接形成しているが、［表２］に示すように、シリコンを含む絶縁膜はＧａＮ系半導体の酸化物との密着性が高いため、ＧａＮ系半導体の酸化物からなる絶縁酸化膜５３Ｂとパッド電極５４との間にシリコン酸化膜やシリコン窒化膜等の絶縁膜を介在させてもよい。
【０１２１】
また、積層体５３Ａの素子形成領域５０を保護する保護膜２１としてシリコンを用いたが、これに限らず、シリコン酸化膜又はシリコン窒化膜等の熱処理による積層体５３Ａの劣化を防止できる材料を用いてもよい。
【０１２２】
また、弗硝酸を用いたウェットエッチングにより保護膜２１の除去を行なったが、他のエッチング液を用いてもよく、エッチングにはドライエッチングを用いてもよい。
【０１２３】
また、絶縁酸化膜５３Ｂは、酸素雰囲気の代わりに、積層体５３Ａに対して酸素イオンを注入することにより形成してもよい。
【０１２４】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【０１２５】
図２０（ａ）及び図２０（ｂ）は本発明の第４の実施形態に係るIII族窒化物半導体レーザ装置であって、（ａ）は斜視図であり、（ｂ）は（ａ）のXXb−XXb線における断面構成を示している。図２０（ａ）に示すように、本実施形態に係る半導体レーザ装置は、主面の面方位が（０００１）面のサファイアからなる基板６１の上に順次形成された、ｎ型ＧａＮからなるｎ型コンタクト層６２と、ｎ型ＡｌＧａＮからなるｎ型クラッド層６３と、ＧａＩｎＮからなる活性層６４と、ｐ型ＡｌＧａＮからなるｐ型クラッド層６５と、ｐ型コンタクト層６６とを有している。このように、Ｉｎを含む活性層６４がＡｌを含むｎ型クラッド層６３とｐ型クラッド層６５によりその上下方向から挟まれたダブルヘテロ接合からなる共振器を含むレーザ構造体６０Ａを持つ。ここで、図２０（ａ）及び図２０（ｂ）に示すように、レーザ構造体６０Ａにおける出射端面６０ａと反射端面６０ｂとが対向する方向が共振器におけるレーザ光の共振方向となる。
【０１２６】
また、図２０（ａ）に示すように、ｐ型コンタクト層６６の上面には、例えばＮｉ／Ａｕからなるｐ側電極６７が形成されている。一方、ｎ型コンタクト層６２の一部は露出され、露出された上面には、例えばＴｉ／Ａｌからなるｎ側電極６８が形成されている。
【０１２７】
本実施形態の特徴として、図２０（ｂ）のレーザ光の出射光方向の断面図に示すように、レーザ構造体６０Ａにおける共振器ミラーとなる出射端面６０ａ及び反射端面６０ｂは、ｎ型クラッド層６３、活性層６４及びｐ型クラッド層６５が、基板６１の主面に対して垂直な方向にエッチングされてなり、エッチングされた端面は、該端面が酸化されてなる保護酸化膜７０により覆われている。従って、実質的な共振器端面は、活性層６４の端面と保護酸化膜７０との界面となる。
【０１２８】
このように、本実施形態に係る半導体レーザ装置は、共振器ミラーがエッチング端面のままでなく、保護酸化膜７０により覆われているため、エッチングによる欠陥等の影響を受け難い。さらに、保護酸化膜７０は、レーザ構造体６０Ａを形成する半導体層を直接に酸化させているため、リーク電流も発生せず、高い信頼性を得ることができる。
【０１２９】
さらに、本実施形態に係る半導体レーザ装置は、共振器端面の端面コートが不要となるため、製造工程を削減できる。なお、保護酸化膜７０の膜厚等により、出射端面と反射端面とにおけるレーザ光の反射率を最適化する必要がある。
【０１３０】
以下、前記のように構成された半導体レーザ装置の製造方法について図面を参照しながら説明する。
【０１３１】
図２１（ａ）〜図２１（ｃ）及び図２２（ａ）〜図２２（ｄ）は本実施形態に係る半導体レーザ装置の製造方法の工程順の断面構成を示している。ここでは、図２０（ａ）のXXb−XXb線における断面を示し、図２１（ｃ）は正面図である。
【０１３２】
まず、図２１（ａ）に示すように、例えば有機金属気相成長（ＭＯＶＰＥ）法を用いて、サファイアからなる基板６１上に、ｎ型コンタクト層６２、ｎ型クラッド層６３、活性層６４、ｐ型クラッド層６５及びｐ型コンタクト層６６を順次形成する。
【０１３３】
次に、図２１（ｂ）の断面図及び図２１（ｃ）の正面図に示すように、例えば電子サイクロトロン共鳴（ＥＣＲ）エッチング法を用い、レーザ構造体形成領域６０をマスクしてｐ型コンタクト層６６、ｐ型クラッド層６５、活性層６４、ｎ型クラッド層６３に対してｎ型コンタクト層６２が露出するまでエッチングを行なうことにより、ｎ型コンタクト層６２、ｎ型クラッド層６３、活性層６４、ｐ型クラッド層６５及びｐ型コンタクト層６６からなるレーザ構造体６０Ａを形成すると共に、ｎ型コンタクト層６２にｎ側電極形成領域６８Ａを形成する。
【０１３４】
次に、図２２（ａ）の断面図に示すように、ｐ側電極形成領域６７Ａ及びｎ側電極形成領域（図示せず）を覆うように、Ｓｉからなる保護膜２１を選択的に形成する。
【０１３５】
次に、図２２（ｂ）に示すように、レーザ構造体６０Ａに保護膜２１を形成したまま、温度が約９００℃の酸素雰囲気で１時間程度の熱処理を行なうことにより、レーザ構造体６０Ａにおけるｐ側電極形成領域６７Ａ及びｎ側電極形成領域を除く上面及び側面にレーザ構造体６０Ａが酸化されてなる保護酸化膜７０を形成する。
【０１３６】
次に、図２２（ｃ）に示すように、保護膜２１を弗硝酸を用いて除去することにより、ｐ型コンタクト層におけるｐ側電極形成領域６７Ａ及びｎ側電極形成領域を露出する。
【０１３７】
次に、図２２（ｄ）に示すように、ｐ側電極形成領域６７Ａにｐ側電極６７を形成し、また、ｎ側電極形成領域のｎ側電極を形成して、図２０（ａ）に示す半導体レーザ装置を得る。
【０１３８】
このように、本実施形態に係る製造方法によると、レーザ構造体６０Ａを構成するＧａＮ系半導体層及びそのエッチング端面を酸化させることにより、出射端面６０ａと反射端面６０ｂとに端面コートが不要となると共に、共振器ミラーが保護酸化膜７０とレーザ構造体６０Ａとの界面に形成できる。
【０１３９】
なお、本実施形態に係る半導体レーザ装置は、レーザ光の横モードの制御性を高めるために、活性層６４をストライプ形状に加工したり、ｐ型クラッド層６５に電流狭窄層を設けたりしてもよい。
【０１４０】
また、本実施形態においては、保護酸化膜７０の形成時に、ｐ側電極形成領域６７Ａ及びｎ側電極形成領域６８Ａをマスクする保護膜２１にシリコンを用いたが、これに限らず、シリコン酸化膜又はシリコン窒化膜等の熱処理によるｐ型コンタクト層６６及びｎ型コンタクト層６２の劣化を防止できる材料であればよい。
【０１４１】
また、弗硝酸を用いたウェットエッチングにより保護膜２１の除去を行なったが、他のエッチング液を用いてもよく、エッチングにはドライエッチングを用いてもよい。
【０１４２】
また、基板６１にサファイアを用いたが、これに限らず、ＳｉＣ等のＧａＮ系半導体層がエピタキシャル成長可能な基板であればよい。
【図面の簡単な説明】
【０１４３】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係るＧａＮ系酸化分離型ＨＥＭＴを示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における構成断面図である。
【図２】本発明の第１の実施形態に係る酸化分離型ＨＥＭＴにおける絶縁酸化膜上のショットキ電極と活性領域上のオーミック電極との電圧−電流特性を示すグラフである。
【図３】本発明の第１の実施形態に係る酸化分離型ＨＥＭＴと従来のメサ分離型ＨＥＭＴとのドレイン電流のゲート電圧依存性を示すグラフである。
【図４】（ａ）〜（ｃ）は本発明の第１の実施形態に係る酸化分離型ＨＥＭＴの製造方法を示す工程順の構成断面図である。
【図５】（ａ）〜（ｃ）は本発明の第１の実施形態に係る酸化分離型ＨＥＭＴの製造方法を示す工程順の構成断面図である。
【図６】本発明の第１の実施形態に係る酸化分離型ＨＥＭＴのＧａＮ系半導体からなる積層体の詳細を示す構成断面図である。
【図７】本発明の第１の実施形態に係る酸化分離型ＨＥＭＴにおける絶縁酸化膜の膜厚の熱処理時間依存性を示すグラフである。
【図８】本発明の第１の実施形態に係る酸化分離型ＨＥＭＴにおける絶縁酸化膜の膜厚と素子間のリーク電流との関係を示すグラフである。
【図９】（ａ）〜（ｃ）は本発明の第１の実施形態に係る酸化分離型ＨＥＭＴにおける基板の深さ方向の原子のプロファイルを示し、（ａ）は熱処理を行ない保護膜を除去した後の絶縁酸化膜のグラフであり、（ｂ）は保護膜によりマスクされた状態の活性領域を示すグラフであり、（ｃ）は熱処理を施さない状態の積層体を示す比較用のグラフである。
【図１０】本発明の第１の実施形態に係る酸化分離型ＨＥＭＴにおける熱処理後の保護膜と絶縁酸化膜との弗硝酸によるウェットエッチングのエッチング量の時間依存性を示すグラフである。
【図１１】本発明の第１の実施形態に係る酸化分離型ＨＥＭＴにおけるオーミック電極のコンタクト抵抗のアンモニア処理の有無による電極間隔依存性を示すグラフである。
【図１２】本発明の第２の実施形態に係るウェハ状態のＧａＮ系半導体装置におけるスクライブ領域を示す構成断面図である。
【図１３】本発明の第２の実施形態に係るウェハ状態の半導体装置と従来のウェハ状態の半導体装置とにおけるスクライブ時の不良率とスクライブ領域の幅との関係を示すグラフである。
【図１４】本発明の第２の実施形態の一変形例に係るウェハ状態のＧａＮ系半導体装置におけるスクライブ領域を示す構成断面図である。
【図１５】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１６】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１７】本発明の第３の実施形態に係るＧａＮ系半導体装置におけるパッド電極部を示す構成断面図である。
【図１８】（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１９】（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図２０】（ａ）及び（ｂ）は本発明の第４の実施形態に係るIII族窒化物半導体レーザ装置を示し、（ａ）は斜視図であり、（ｂ）は（ａ）のXXb−XXb線における構成断面図である。
【図２１】（ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体レーザ装置の製造方法を示し、（ａ）エピタキシャル成長後の構成断面図であり、（ｂ）は（ｃ）のXXIb−XXIb線における構成断面図であり、（ｃ）はレーザ構造体の正面図である。
【図２２】（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体レーザ装置の製造方法を示す工程順の構成断面図である。
【図２３】（ａ）及び（ｂ）は従来のウェハ状態のＧａＮ系半導体装置を示し、（ａ）は平面図であり、（ｂ）は（ａ）のXXIIIb−XXIIIb線における構成断面図である。
【図２４】従来のメサ分離型ＨＥＭＴを模した擬似素子の構成断面図である。
【図２５】図２４に示す擬似素子のショットキ電極と活性領域上のオーミック電極との電圧−電流特性を示すグラフである。
【符号の説明】
【０１４４】
１１    基板
１２    積層体
１２Ａ  活性領域
１２Ｂ  絶縁酸化膜
１３    ゲート電極
１３ａ  引き出し部
１４    オーミック電極
２０    活性領域形成領域
２１    保護膜
３１    バッファ層
３２    活性層
３３    第１障壁層
３４    第２障壁
３５    第３障壁層
４０    チップ形成領域（素子形成領域）
４１    スクライブ領域
４２    基板
４３Ａ  積層体
４３Ｂ  保護酸化膜
４３Ｃ  保護酸化膜
４４    絶縁膜
５０    素子形成領域
５１    パッド電極形成領域
５２    基板
５３Ａ  積層体
５３Ｂ  絶縁酸化膜
５４    パッド電極
６０Ａ  レーザ構造体
６０    レーザ構造体形成領域
６０ａ  出射端面
６０ｂ  反射端面
６１    基板
６２    ｎ型コンタクト層
６３    ｎ型クラッド層
６４    活性層
６５    ｐ型クラッド層
６６    ｐ型コンタクト層
６７    ｐ側電極
６７Ａ  ｐ側電極形成領域
６８    ｎ側電極
６８Ａ  ｎ側電極形成領域
７０    保護酸化膜
【図１】
2009016848.tif 000005
【図２】
2009016848.tif 000006
【図３】
2009016848.tif 000007
【図４】
2009016848.tif 000008
【図５】
2009016848.tif 000009
【図６】
2009016848.tif 000010
【図７】
2009016848.tif 000011
【図８】
2009016848.tif 000012
【図９】
2009016848.tif 000013
【図１０】
2009016848.tif 000014
【図１１】
2009016848.tif 000015
【図１２】
2009016848.tif 000016
【図１３】
2009016848.tif 000017
【図１４】
2009016848.tif 000018
【図１５】
2009016848.tif 000019
【図１６】
2009016848.tif 000020
【図１７】
2009016848.tif 000021
【図１８】
2009016848.tif 000022
【図１９】
2009016848.tif 000023
【図２０】
2009016848.tif 000024
【図２１】
2009016848.tif 000025
【図２２】
2009016848.tif 000026
【図２３】
2009016848.tif 000027
【図２４】
2009016848.tif 000028
【図２５】
2009016848.tif 000029