(57)【要約】      （修正有）【課題】処理データ格納用のＲＡＭの２メモリのサイズを半分にすることにより回路規模が削減されたスライディングウィンドウターボ復号処理装置と復号処理方法を提供する。【解決手段】第１ウィンドウとしての奇数ウィンドウにおいて、入力データメモリからのデータに基づいてフォワード処理を行ってアルファ値を求め、メモリ制御回路からの制御信号に応答してアルファ値を処理データメモリに書き込むライト処理を行い、第２ウィンドウとしての偶数ウィンドウにおいて、入力データメモリからのデータに基づいてバックワード処理を行ってベータ値を決定し、メモリ制御回路からの制御信号に応答して処理データメモリからアルファ値を読み出すリード処理を行い、読み出されたアルファ値とベータ値から外部データを決定し、決定された外部データを外部情報メモリに保持外部データとして格納する第１復号部を具備する。【選択図】図５
2009060455.tif 000002
【特許請求の範囲】
【請求項１】
組織データ、冗長データ、保持外部データを格納する入力データメモリと、
第１メモリ部と第２メモリ部とを有する処理データメモリと、前記第１メモリ部と前記第２メモリ部の各々は１ウィンドウの半分のサイズを有し、
外部情報メモリと、
前記処理データメモリに対して制御信号を生成するメモリ制御回路と、
第１ウィンドウとしての奇数ウィンドウにおいて、前記入力データメモリからの前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を求め、前記メモリ制御回路からの前記制御信号に応答して前記アルファ値を前記処理データメモリに書き込むライト処理を行い、前記第１ウィンドウの次の第２ウィンドウとしての偶数ウィンドウにおいて、前記入力データメモリから前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を決定し、前記メモリ制御回路からの前記制御信号に応答して前記処理データメモリから前記アルファ値を読み出すリード処理を行い、前記読み出されたアルファ値と前記ベータ値から外部データを決定し、前記決定された外部データを前記外部情報メモリに前記保持外部データとして格納する第１復号部と
を具備する
スライディングウィンドウターボ復号装置。
【請求項２】
請求項１において、
１コードブロック分の前記第１復号部の処理が完了したとき、インターリーブパターンを利用して、前記組織データ、前記冗長データ、前記外部情報メモリに格納された前記外部データに基づいて第２復号処理を行い復号結果を出力する第２復号部
を更に具備する
スライディングウィンドウターボ復号装置。
【請求項３】
請求項１又は２において、
前記第１復号部は、前記第２ウィンドウで前記コードブロックの第１部分に対して前記バックワード処理を実行すると共に、前記コードブロックの第２部分に対して前記フォワード処理を行う
スライディングウィンドウターボ復号処理装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記メモリ制御回路は、
前記メモリ制御回路は、前記第２ウィンドウにおいて、前記処理データメモリの同じアドレスに対するアクセスでは、前記バックワード処理の前記リード処理は前記フォワード処理の前記ライト処理に先行して行われるように、前記制御信号を生成する
スライディングウィンドウターボ復号処理装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記メモリ制御回路は、前記第２ウィンドウにおいて、あるクロックにおいて、前記第１メモリ部と前記第２メモリ部のうちの一方のあるアドレスの前記アルファ値の前記リード処理を行い、次のクロックにおいて前記アドレスと同じアドレスに前記フォワード処理により得られた前記アルファ値の前記ライト処理を行うとともに、他方のメモリ部から次の前記アルファ値のリード処理を行うように、前記制御信号を生成する
スライディングウィンドウターボ復号処理装置。
【請求項６】
組織データ、冗長データ、保持外部データを格納する入力データメモリと、
第１メモリ部と第２メモリ部とを有する処理データメモリと、前記第１メモリ部と前記第２メモリ部の各々は１ウィンドウの半分のサイズを有し、
外部情報メモリと、
前記処理データメモリに対して制御信号を生成するメモリ制御回路と、
第１ウィンドウにおいて、前記入力データメモリからの前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を求め、前記メモリ制御回路からの前記制御信号に応答して前記ベータ値を前記処理データメモリに書き込むライト処理を行い、前記第１ウィンドウの次の第２ウィンドウにおいて、前記入力データメモリから前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を決定し、前記メモリ制御回路からの前記制御信号に応答して前記処理データメモリから前記ベータ値を読み出すリード処理を行い、前記読み出されたベータ値と前記アルファ値から復号出力と外部データを決定し、前記決定された外部データを前記外部情報メモリに格納する第１復号部と
を具備する
スライディングウィンドウターボ復号装置。
【請求項７】
請求項６において、
１コードブロック分の前記第１復号部の処理が完了したとき、インターリーブパターンを利用して、前記組織データ、前記冗長データ、前記外部情報メモリに格納された前記外部データに基づいて第２復号処理を行い復号結果を出力する第２復号部
を更に具備する
スライディングウィンドウターボ復号装置。
【請求項８】
請求項６又は７において、
前記第１復号部は、前記第２ウィンドウで前記コードブロックの第１部分に対して前記フォワード処理を実行すると共に、前記コードブロックの第２部分に対して前記バックワード処理を行う
スライディングウィンドウターボ復号処理装置。
【請求項９】
請求項６乃至８のいずれかにおいて、
前記メモリ制御回路は、
前記メモリ制御回路は、前記第２ウィンドウにおいて、前記処理データメモリの同じアドレスに対するアクセスでは、前記フォワード処理の前記リード処理は前記バックワード処理の前記ライト処理に先行して行われるように、前記制御信号を生成する
スライディングウィンドウターボ復号処理装置。
【請求項１０】
請求項６乃至９のいずれかにおいて、
前記メモリ制御回路は、前記第２ウィンドウにおいて、あるクロックにおいて、前記第１メモリ部と前記第２メモリ部のうちの一方のあるアドレスの前記ベータ値の前記リード処理を行い、次のクロックにおいて前記アドレスと同じアドレスに前記バックワード処理により得られた前記ベータ値の前記ライト処理を行うとともに、他方のメモリ部から次の前記ベータ値のリード処理を行うように、前記制御信号を生成する
スライディングウィンドウターボ復号処理装置。
【請求項１１】
第１ウィンドウに渡って、組織データ、冗長データ、保持外部データに基づいてフォワード処理を行ってアルファ値を決定するステップと、
前記第１ウィンドウに渡って、前記決定されたアルファ値を第１メモリ部と第２メモリ部に交互に格納するステップと、
第２ウィンドウにおいて、前記第１メモリと第２メモリとから順番に前記アルファ値を読み出すステップと、
前記第２ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を決定するステップと、
前記読み出されたアルファ値と前記決定されたベータ値とから外部データを決定するステップと、
前記決定された外部データを外部情報メモリに格納するステップと、
前記第２ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいて前記フォワード処理を行って次アルファ値を決定するステップと、
前のクロックで前記アルファ値が読み出された前記第１メモリと第２メモリのアドレスに、前記次アルファ値を書き込むステップと
を具備する
スライディングウィンドウターボ復号処理方法。
【請求項１２】
第１ウィンドウに渡って、組織データ、冗長データ、保持外部データに基づいてバックワード処理を行ってベータ値を決定するステップと、
前記第１ウィンドウに渡って、前記決定されたベータ値を第１メモリ部と第２メモリ部に交互に格納するステップと、
第２ウィンドウにおいて、前記第１メモリと第２メモリとから順番に前記ベータ値を読み出すステップと、
前記第２ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を決定するステップと、
前記読み出されたベータ値と前記決定されたアルファ値とから外部データを決定するステップと、
前記決定された外部データを外部情報メモリに格納するステップと、
前記第２ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいて前記バックワード処理を行って次ベータ値を決定するステップと、
前のクロックで前記ベータ値が読み出された前記第１メモリと第２メモリのアドレスに、前記次ベータ値を書き込むステップと
を具備する
スライディングウィンドウターボ復号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スライディングウィンドウターボ復号処理に関し、特にスライディングウィンドウターボ復号処理装置とその方法に関する。
【背景技術】
【０００２】
近年、Ｃ．Ｂｅｒｒｏｕ等によりシャノン限界に近い誤り訂正符号としていわゆるターボ符号（Ｔｕｒｂｏ  ｃｏｄｅ）が提示され、移動体通信、情報記録システム、ディジタル放送等を含む広範囲の分野において用いられる高性能・高信頼性の符号として研究開発が進められている。
【０００３】
ターボ復号装置では、二つの畳込み符号器（要素符号器：ｅｌｅｍｅｎｔ  ｅｎｃｏｄｅｒ））に対応する二つの復号器（要素復号器：ｅｌｅｍｅｎｔ  ｄｅｃｏｄｅｒ）により軟判定（ｓｏｆｔ  ｄｅｃｉｓｉｏｎ）復号が行なわれる。軟判定では、送信されたデータの推定が行われる。一方の復号器の結果が外部情報として他方の復号器にフィードバックされながら繰返し復号が行われ、最終的に硬判定（ｈａｒｄ  ｄｅｃｉｓｉｏｎ）が行われる。硬判定では、受信データの”１”と”０”が確定される。
【０００４】
図１は、フォワード処理が先行されるときのスライディングウィンドウ（ＳＷ）ターボ復号装置の構成を示す図である。図１を参照して、ターボ復号装置は、入力情報用のメモリ（ＲＡＭ）１０２、二つの要素復号器１０４，１０６、復号器１０４での処理結果を格納するメモリ（ＲＡＭ）１０８、メモリ１０８からのデータと復号器１０６での処理結果とに外部情報処理を施して硬判定を行う処理ユニット１１０、インターリーバ情報を格納し、外部からのインターリーブパターン生成指示に応答してインターリーバ情報を出力するメモリ（ＲＡＭ）１１２、および外部情報を格納するためのメモリ（ＲＡＭ）１１４を備えている。メモリ１０８と１０２の各々は、２面（ウィンドウサイズの２倍）の容量を有している。１ウィンドウサイズ分の処理が完了したのち、２面構成のメモリのバンクが切り替えられる。
【０００５】
上記のようにターボ復号器は一般に二つの要素復号器を有するが、実際にはこれらの回路は１つの処理回路で実現されている。要素復号器１０４は、組織（Ｓｙｓｔｅｍａｔｉｃ）信号、冗長（Ｐａｒｉｔｙ１）信号、および前回の復号処理で得られた要素復号器１０６の外部情報（Ｅｘｔｒｉｎｓｉｃ）信号を、ターボ復号装置の入力情報ＲＡＭ１０２への入力として受信する。要素復号器１０４は、順次に復号を行うため、インターリーバ（Ｉｎｔｅｒｌｅａｖｅｒ）を利用しない。要素復号器１０４への入力は入力情報メモリ１０２からの組織信号、冗長信号、および帰還信号を利用する。帰還信号は、前回復号で得られた要素復号器からの外部情報信号であり、インターリーブの順で復号を行うため、インターリーバ・パターン（Ｉｎｔｅｒｌｅａｖｅｒ  Ｐａｔｔｅｒｎ）を利用する。
【０００６】
ターボ復号のための要素復号器に適用される軟出力復号アルゴリズムのために、最大事後確率復号処理（（ＭＡＰ：Ｍａｘｉｍｕｍ  Ａ  Ｐｏｓｔｅｒｉｏｒｉ  Ｐｒｏｂａｂｉｌｉｔｙ）復号処理）が用いられ、この方法が現在のところ最良であると言われている。しかしながら、装置規模や処理量が格段に大きくなるので、実装の使用に際しては、処理の簡略化のために、送られてきたデータが「１」であるか「０」であるかを、尤度の最大値に基づいて決定することで処理を簡略化したＭａｘ−Ｌｏｇ−ＭＡＰ（Ｍａｘ  Ｌｏｇａｒｉｔｈｍｉｃ  Ｍａｘｉｍｕｍ  Ａ  Ｐｏｓｔｅｒｉｏｒｉ）復号法が一般的に用いられる。Ｍａｘ−Ｌｏｇ−ＭＡＰ復号処理では、Ａｌｐｈａ値を計算するフォーワード（Ｆｏｒｗａｒｄ）処理とベータ（Ｂｅｔａ）値を計算するバックワード（Ｂａｃｋｗａｒｄ）処理が存在する。
【０００７】
しかし、データ伝送ではデータ長の増加のために、Ｍａｘ−Ｌｏｇ−ＭＡＰ復号処理に膨大なメモリー領域が必要となる。特にトレリス全体のパスメトリック情報を記憶するためのメモリー領域が必要となる。また、復号長の増加により、復号処理遅延も増えるため、Ｍａｘ−Ｌｏｇ−ＭＡＰ復号処理を実際のリアル-タイムシステムに適用することが困難である。
【０００８】
そのため、スライディングウィンドウ（ＳＷ：Ｓｌｉｄｉｎｇ  Ｗｉｎｄｏｗ）法と呼ばれている方式が広く使用されている。この方法では１コードブロックの復号長は複数のウィンドウに分けられ、ウィンドウサイズ分のトレリス内の尤度情報のみが格納され、このウィンドウ位置を復号長に達するまでシフトしていくことにより、メモリー領域の大幅な節約が図られている。スライディングウィンドウ法では、復号性能の向上のため各ウィンドウの初期値を改良するトレーニング付き方法と、初期値トレーニングなしの方法がある。トレーニング無しの方法では、回路規模の削減が図られている。
【０００９】
以下、初期値トレーニングなしの方法におけるターボ復号装置について説明する。各スライディングウィンドウ方法では、フォワード処理とバックワード処理の時間が１ウィンドウの時間に対応する。そこで、フォワード処理が先行して行われる処理方法と、バックワード処理が先行して行われる処理方法の二つ方法がある。
【００１０】
図１は、フォワード処理が先行して行なわれる場合の、従来のスライディング・ウィンドウ復号装置の機能構成を示すブロック図である。フォワード処理は１ウィンドウの始点方向から始められる。要素復号器１０４は、組織信号、冗長信号、および前回復号で得られた外部情報信号とからアルファ（Ａｌｐｈａ）値を算出する。その後、得られたＡｌｐｈａ値はメモリ１０８に格納される。こうして、フォワード処理より１ウィンドウ分処理が遅れる要素復号器１０６により行われるバックワード処理の結果とアルファ値とから、処理ユニット１１０は、軟出力値および外部情報を算出する。
【００１１】
演算に使用された全ての組織、冗長、および外部情報の信号は、バックワード処理のために入力情報メモリ１０２に格納される。バックワード処理は１ウィンドウの終点方向から開始される。バックワード処理では、フォワード処理で使用された組織、冗長、および外部情報の信号が読み出されながら、ベータ（Ｂｅｔａ）値が求められる。フォワード処理におけるアルファ値は、メモリ１０８から読み出され、処理ユニット１１０により、アルファ値とベータ値とから軟出力値および外部情報を求める演算が行われる。得られた外部情報は、外部情報メモリ１１４に格納される。
【００１２】
上記１コードブロックの処理が完了したとき、要素復号器１の処理が完了する。その後、要素復号器２の処理が開始される。要素復号器２の入力はターボ復号の入力ＲＡＭ１０２から組織、冗長、および要素復号器で得られた外部情報が読み出され、インターリーブの順で復号処理が行われる。このため、インターリーバ・パターンが利用される。要素復号器２の場合、入力情報ＲＡＭ１０２、Ａｌｐｈａ  ＲＡＭ１０８と同じように、インターリーバ情報ＲＡＭ１１２も二面であり、１ウィンドウ分のインターリーバ・パターンを格納する。
【００１３】
図２は、バックワード処理が先行して行なわれる場合の、従来のスライディング・ウィンドウ復号器の構成を示すブロック図である。組織、冗長、および前回復号で得られた要素復号器２の外部情報からＢｅｔａ値が算出される。得られたＢｅｔａ値はＢｅｔａ  ＲＡＭ１１６に退避される。こうして、バックワード処理より１ウィンドウ分遅れるフォワード処理と合わせながら、軟出力値および外部情報が算出される。Ｂｅｔａ値の格納と同時に、演算に使用された全ての組織、冗長１と外部情報は、フォワード処理のために入力情報ＲＡＭ１０２に退避される。バックワード処理は１ウィンドウの終点方向から開始される。Ｂｅｔａ  ＲＡＭ１１６と入力情報ＲＡＭ１０２の各々は、二面（ウィンドウサイズｘ二面）の容量を持っている。１ウィンドウサイズ分の処理が完了したとき、２面構成のメモリのバンクが切り替えられる。その後、バックワード処理で使用された組織、冗長１、および外部情報が読み出されながら、Ａｌｐｈａを計算するフォワード処理が行なわれる。バックワード処理における求められたＢｅｔａ値がＢｅｔａ  ＲＡＭ１１６から読み出されるタイミングを合わせて、軟出力値および外部情報を求める演算が行われる。求められた外部情報は外部情報ＲＡＭ１１４に格納される。バックワード処理は１ウィンドウの終点方向から開始される。
【００１４】
また、要素復号器１の場合、順次復号処理が行われるので、インターリーバ・パターンは使用されない。しかしながら、要素復号器２の場合、インターリーバの順に復号処理が行なわれるので、両面のインターリーバ・パターンＲＡＭが必要となる。この時の入力情報は、組織、冗長２、要素復号器１で得られた外部情報である。
【００１５】
図３は、フォワード処理が先行しておこなわれる場合の、Ａｌｐｈａ  ＲＡＭ１０８への従来方法のアクセス例を示す図である。インターリーバ情報ＲＡＭ１１２と入力情報ＲＡＭ１０２へのアクセスも同様である。要素復号器１では、繰り返し復号処理の１回目では、１ウィンドウ分の入力データがウィンドウの始めから順番にＡｌｐｈａ  ＲＡＭ１０８に書き込まれながら、第２バンクのＡｌｐｈａ  ＲＡＭ１０８に格納されている前のウィンドウのＡｌｐｈａ値がウィンドウの最後から順番に読み出される。その後、軟出力と外部情報を求める計算が行なわれる。１ウィンドウサイズ分の処理が完了したとき、メモリのバンクが切り替えられる。１コードブロックの復号処理が終わったら、要素復号器２の復号処理が開始される。要素復号器２の場合には、インターリーバ・パターンの順番で復号処理が行なわれる。
【００１６】
図４は、バックワード処理が先行して行なわれる場合の、Ｂｅｔａ  ＲＡＭ１１６への従来方法のアクセス例を示す図である。インターリーバ情報ＲＡＭ１１２と入力情報ＲＡＭ１０２へのアクセスも同様である。図４に示されるように、データ読み出しは順番に行われるが、書き込みは、逆順番に行なわれる。
【００１７】
二つのバンクを持つＲＡＭの構成が簡単であるが、スライディングウィンドウ復号処理のためにＲＡＭが多数使われるので、復号器の回路規模が大きくなる。特に携帯電話のような携帯性が厳密に要求された受信機では、回路規模削減の工夫をしなければならない。
【００１８】
上記説明と関連して、誤り訂正符号の復号方法が、特開２００４−８０５０８号公報に開示されている。この関連技術では、受信データ及び外部情報値に基づいて、トレリス線図上の始点から終点の方向にビタビ復号が行われて第１のパスメトリック値を算出するフォワード処理と、前記受信データ及び前記外部情報値に基づいて、前記フォワード処理とは逆方向に前記トレリス線図上のウィンドウごとに前記ビタビ復号を行って第２のパスメトリック値を算出するバックワード処理と、前記第１及び第２のパスメトリック値に基づいて前記外部情報値を算出する外部情報値算出処理とを備える復号処理が繰り返し行われる。前記バックワード処理では、前回繰り返し復号を行った際の前記ウィンドウ境界の前記第２のパスメトリック値が今回の前記ウィンドウ境界の前記第２のパスメトリック値の初期値として利用して繰り返し復号が行われる。このように、フォワード処理モジュール、バックワード処理モジュール及び学習処理モジュールのそれぞれに要素符号及び外部情報値を供給するためのメモリと、インターリーブパターンＩＬＰを一時保持しておくためのメモリは、４面バッファ構造とする必要がある。
【００１９】
また、ターボ復号装置が、特開２００６−２１７０４２号公報に開示されている。この関連技術では、ターボ復号装置は、ターボ符号により誤り訂正符号化されたデータに対してスライディングウィンドウを用いて誤り訂正復号を行う。ターボ復号装置は、通信路値が入力される通信路値メモリと、外部値についてインタリーブ処理を行うインタリーブメモリと、外部値についてデインタリーブ処理を行うデインタリーブメモリとを備えている。要素復号器は、前記通信路値メモリから読み出したスライディングウィンドウ幅の通信路値と事前値とに基づき復号処理を行う。対数尤度制御部は、前記要素復号器が出力する事後値と前記事前値とから外部値を生成し、それを前記要素復号器での復号処理の繰り返し回数に応じて前記インタリーブメモリと前記デインタリーブメモリとに切り替えて書き込む制御を行う。セレクタは、前記要素復号器での復号処理の繰り返し回数に応じて前記インタリーブメモリに記憶された外部値と前記デインタリーブメモリに記憶された外部値とを選択し、それを前記事前値として出力する。判定部は、前記デインタリーブメモリに記憶された外部値について硬判定処理を行う。前記通信路値メモリは、通信路値を記憶する通信路値メインメモリと、前記通信路値メインメモリからスライディングウィンドウ幅の単位で読み出される通信路値を一時記憶する第１の通信路値サブメモリと、前記第１の通信路値サブメモリからスライディングウィンドウ幅の単位で読み出される通信路値を一時記憶する第２の通信路値サブメモリとを備えている。前記要素復号器は、前記通信路値メインメモリからスライディングウィンドウ幅の単位で読み出した通信路値と前記事前値とに基づき後方確率計算を行うための前処理を行うトレーニング部と、前記トレーニング部での処理結果と前記第１の通信路値サブメモリからスライディングウィンドウ幅の単位で読み出した通信路値と前記事前値とに基づき後方確率計算を行う後方確率計算部と、前記後方確率計算部での計算結果を記憶する後方確率メモリと、前記第２の通信路値サブメモリからスライディングウィンドウ幅の単位で読み出した通信路値と前記事前値とに基づき前方確率計算を行う前方確率計算部と、前記後方確率メモリからスライディングウィンドウ幅の単位で読み出した後方確率と前記前方確率計算部がスライディングウィンドウ幅の単位で計算した前方確率とに基づき対数尤度を計算し、それを事後値として前記対数尤度制御手段に与える対数尤度計算部とを備えている。前記インタリーブメモリは、前記対数尤度制御部からの前記外部値をインタリーブするためのインタリーブメインメモリと、前記インタリーブメインメモリからスライディングウィンドウ幅の単位で読み出される外部値を一時記憶する第１のインタリーブサブメモリと、前記第１のインタリーブサブメモリからスライディングウィンドウ幅の単位で読み出される外部値を一時記憶する第２のインタリーブサブメモリとを備えている。前記デインタリーブメモリは、前記対数尤度制御部からの前記外部値をデインタリーブするためのデインタリーブメインメモリと、前記デインタリーブメインメモリからスライディングウィンドウ幅の単位で読み出される外部値を一時記憶する第１のデインタリーブサブメモリと、前記第１のデインタリーブサブメモリからスライディングウィンドウ幅の単位で読み出される外部値を一時記憶する第２のデインタリーブサブメモリとを備えている。こうして、通信路値及び事前値を格納するための大容量メモリにシングルポートメモリの使用が可能となっている。また、後方確率計算トレーニング処理、後方確率計算処理及び前方確率計算処理が並列に実行される。
【特許文献１】特開２００４−８０５０８号公報
【特許文献２】特開２００６−２１７０４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
従って、本発明の課題は、処理データ格納用のＲＡＭの２メモリのサイズを半分にすることにより回路規模が削減されたスライディングウィンドウターボ復号処理装置と復号処理方法を提供することである。
本発明の他の課題は、移動通信の受信端末、特にＷＣＤＭＡ搭載の受信端末において、処理データ格納用のＲＡＭへのアクセス制御を行うことにより、スライディングウィンドウターボ復号処理を最適化する技術を提供することである。
【課題を解決するための手段】
【００２１】
本発明の第１例によるスライディングウィンドウターボ復号装置は、組織データ、冗長データ、保持外部データを格納する入力データメモリと、第１メモリ部と第２メモリ部とを有する処理データメモリと、前記第１メモリ部と前記第２メモリ部の各々は１ウィンドウの半分のサイズを有し、外部情報メモリと、前記処理データメモリに対して制御信号を生成するメモリ制御回路と、第１ウィンドウとしての奇数ウィンドウにおいて、前記入力データメモリからの前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を求め、前記メモリ制御回路からの前記制御信号に応答して前記アルファ値を前記処理データメモリに書き込むライト処理を行い、前記第１ウィンドウの次の第２ウィンドウとしての偶数ウィンドウにおいて、前記入力データメモリから前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を決定し、前記メモリ制御回路からの前記制御信号に応答して前記処理データメモリから前記アルファ値を読み出すリード処理を行い、前記読み出されたアルファ値と前記ベータ値から外部データを決定し、前記決定された外部データを前記外部情報メモリに前記保持外部データとして格納する第１復号部とを具備する。
【００２２】
本発明の第２例によるスライディングウィンドウターボ復号装置は、組織データ、冗長データ、保持外部データを格納する入力データメモリと、第１メモリ部と第２メモリ部とを有する処理データメモリと、前記第１メモリ部と前記第２メモリ部の各々は１ウィンドウの半分のサイズを有し、外部情報メモリと、前記処理データメモリに対して制御信号を生成するメモリ制御回路と、第１ウィンドウにおいて、前記入力データメモリからの前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を求め、前記メモリ制御回路からの前記制御信号に応答して前記ベータ値を前記処理データメモリに書き込むライト処理を行い、前記第１ウィンドウの次の第２ウィンドウにおいて、前記入力データメモリから前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を決定し、前記メモリ制御回路からの前記制御信号に応答して前記処理データメモリから前記ベータ値を読み出すリード処理を行い、前記読み出されたベータ値と前記アルファ値から復号出力と外部データを決定し、前記決定された外部データを前記外部情報メモリに格納する第１復号部とを具備する。
【００２３】
本発明の第３例によるスライディングウィンドウターボ復号処理方法は、第１ウィンドウに渡って、組織データ、冗長データ、保持外部データに基づいてフォワード処理を行ってアルファ値を決定するステップと、前記第１ウィンドウに渡って、前記決定されたアルファ値を第１メモリ部と第２メモリ部に交互に格納するステップと、第２ウィンドウにおいて、前記第１メモリと第２メモリとから順番に前記アルファ値を読み出すステップと、前記第２ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を決定するステップと、前記読み出されたアルファ値と前記決定されたベータ値とから外部データを決定するステップと、前記決定された外部データを外部情報メモリに格納するステップと、前記第２ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいて前記フォワード処理を行って次アルファ値を決定するステップと、前のクロックで前記アルファ値が読み出された前記第１メモリと第２メモリのアドレスに、前記次アルファ値を書き込むステップとを具備する。
【００２４】
本発明の第４例によるスライディングウィンドウターボ復号処理方法は、第１ウィンドウに渡って、組織データ、冗長データ、保持外部データに基づいてバックワード処理を行ってベータ値を決定するステップと、前記第１ウィンドウに渡って、前記決定されたベータ値を第１メモリ部と第２メモリ部に交互に格納するステップと、第２ウィンドウにおいて、前記第１メモリと第２メモリとから順番に前記ベータ値を読み出すステップと、前記第２ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を決定するステップと、前記読み出されたベータ値と前記決定されたアルファ値とから外部データを決定するステップと、前記決定された外部データを外部情報メモリに格納するステップと、前記第２ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいて前記バックワード処理を行って次ベータ値を決定するステップと、前のクロックで前記ベータ値が読み出された前記第１メモリと第２メモリのアドレスに、前記次ベータ値を書き込むステップとを具備する。
【発明の効果】
【００２５】
以上のように、本発明によるスライディングウィンドウターボ復号処理装置と復号処理方法では、メモリの２バンクのサイズを半分にまで回路規模を削減することができる。
また、移動通信の受信端末、特にＷＣＤＭＡ搭載の受信端末において、ＲＡＭへのアクセス制御を行うことにより、スライディングウィンドウターボ復号処理を最適化する技術が提供される。
【発明を実施するための最良の形態】
【００２６】
以下に、添付図を参照して、本発明の実施例によるスライディングウィンドウターボ復号装置について詳細に説明する。
【００２７】
図５は、フォワード処理が先行しておこなわれる場合の、本発明の一実施例によるスライディングウィンドウターボ復号装置の構成を示すブロック図である。図５を参照して、ターボ復号装置は、入力情報ＲＡＭ２、フォワード処理部４、バックワード処理部６、処理データＲＡＭ８、外部情報処理部１０、インターリーバ情報ＲＡＭ１２、外部情報ＲＡＭ１４、およびＲＡＭ制御回路２０とを備えている。処理データＲＡＭ８は、２つのバンクを有する二面のメモリＲＡＭ０とＲＡＭ１を備えている。各メモリのサイズは、１ウィンドウのサイズの半分のサイズである。２つのバンクは、独立にアクセスされることができ、一方のバンクにリード処理が行われるとき、他方のバンクにライト処理を行うことができる。入力情報ＲＡＭ２とインターリーバ情報ＲＡＭ１２も処理データＲＡＭ８と同様の構成を有しており、同様に制御される。ＲＡＭ制御回路２０は、処理データＲＡＭ８の各メモリに対するリードアドレスとライトアドレスを示すリードポインタとライトポインタを有しており、各メモリに個別にリード命令とライト命令を出力する。入力情報ＲＡＭ２とインターリーバ情報ＲＡＭ１２に対しても同様である。ＲＡＭ制御回路２０は、リードポインタの値、ライトポインタの値、リード／ライト命令を制御信号として出力する。
【００２８】
入力情報ＲＡＭ２は、組織（Ｓｙｓｔｅｍａｔｉｃ）、冗長（Ｐａｒｉｔｙ１）、および前回の復号処理で得られた外部情報（Ｅｘｔｒｉｎｓｉｃ）の信号を保持している。ＲＡＭ制御回路２０からの制御信号に応答してフォワード処理部４は、入力情報ＲＡＭ２から組織、冗長、および外部情報の信号を読み出してフォワード処理を行いアルファ値を算出する。フォワード処理は１ウィンドウの始点方向から開始される。その後、ＲＡＭ制御回路２０からの制御信号に応答して、得られたアルファ値は処理データメモリ８のどちらかのメモリＲＡＭに格納される。アルファ値の格納と同時に、演算に使用された組織、冗長、および外部情報は、バックワード処理のために入力情報メモリ２に格納される。
【００２９】
フォワード処理より１ウィンドウ分遅れてバックワード処理部６が、起動され、ＲＡＭ制御回路２０からの制御信号に応答して入力情報ＲＡＭ２から組織、冗長、および外部情報の信号を読み出して、バックワード処理を行いベータ値を算出する。バックワード処理は１ウィンドウの終点方向から開始される。ＲＡＭ制御回路２０からの制御信号に応答してアルファ値がＲＡＭ８から読み出される。読み出されたアルファ値と算出されたベータ値とは、外部情報処理部１０に送られる。外部情報処理部１０は、それらの値から軟出力値および外部情報を算出する。算出された外部情報は、外部情報ＲＡＭ１４に一旦格納され、その後フォワード処理のときにフォワード処理部４に供給される。このとき、ＲＡＭ制御回路２０の制御に基づいて、供給してもよいし、他の方法により供給されてもよい。
【００３０】
１コードブロックの処理が終わったとき、要素復号処理１が完了し、要素復号処理２が開始される。要素復号処理２では、要素復号処理１で得られた外部情報に対して、インターリーバパターンで定まる順に復号処理が行なわれる。このため、インターリーバ・パターンが利用される。こうして、要素復号処理２の場合には、硬判定がなされ、出力される。また、要素復号処理２の場合、入力情報メモリ２、処理データメモリ８と同じように、インターリーバ情報メモリ１２が機能し、１ウィンドウ分のインターリーバ・パターンを格納する。
【００３１】
図６は、バックワード処理が先行しておこなわれる場合の、本発明の一実施例によるスライディングウィンドウ復号装置の構成を示すブロック図である。組織（Ｓｙｓｔｅｍａｔｉｃ）、冗長（Ｐａｒｉｔｙ）、および前回復号で得られた外部情報（Ｅｘｔｒｉｎｓｉｃ）の信号からベータ値が算出される。得られたベータ値はメモリ８に格納される。バックワード処理より１ウィンドウ分遅れてフォワード処理が行われ、軟出力値および外部情報が算出される。ベータ値の格納と同時に、演算に使用された組織、冗長、および外部情報の信号は、フォワード処理のために入力情報メモリ２に格納される。バックワード処理は１ウィンドウの終点方向から開始される。処理データメモリ８と入力情報メモリ２の各々は２つのバンクを有するが、それらのサイズが１／２ウィンドウである。このため、データの読み出し処理が書き込み処理に先行して行われる必要がある。すなわち、あるアドレスに格納されているデータが読み出されてから、同じアドレスに入力データが書き込まれる。また、メモリアクセス時のアドレス制御が、従来の２面メモリの方法より複雑になるので、メモリ制御回路２０が必要となる。
【００３２】
バックワード処理で使用された組織、冗長１、および外部情報の信号を読み出しながら、アルファ値を計算するフォワード処理が行なわれる。バックワード処理において求められたベータ値が処理データメモリ８から読み出され、アルファ値と共に外部情報処理部１０に供給される。外部情報処理部１０は、タイミングを合わせながら軟出力値および外部情報を求める。外部情報は外部情報メモリ１４に格納され、その後次の処理のために処理部４に供給され、入力情報ＲＡＭ２に格納される。バックワード処理は１ウィンドウの終点方向から開始される。また、要素復号処理１の場合、順番に復号処理が行われるので、インターリーバ・パターンは使用されないが、要素復号処理２の場合には、インターリーバパターンの順に復号処理が行われるので、処理データＲＡＭ８と同様な両面のインターリーバ情報メモリ１２が必要となる。この時の復号入力情報は、組織、冗長２、および要素復号処理１で得られた外部情報である。
【００３３】
次に、添付図面を参照して、本発明のスライディングウィンドウターボ復号装置の動作を説明する。スライディングウィンドウ復号処理では、１コードブロックがウィンドウサイズ毎に複数のサブコードブロックに分けられている。即ち、各サブコードブロックがウィンドウ毎に処理される。この例でウィンドウサイズは１２８である。処理データＲＡＭ８は２つのバンクとしてのメモリＲＡＭ０とＲＡＭ１を有しており、メモリＲＡＭ０とＲＡＭ１の各々のサイズは６４である。図７と図８は、フォワード処理が先行して行われる場合の実施例の動作を示す図である。
【００３４】
図７（ａ）は、偶数ウィンドウに対してリード処理が行われ、奇数ウィンドウに対してライト処理が行われるときの処理データＲＡＭ８の２つのバンクとしてのメモリＲＡＭ０とＲＡＭ１へのアクセスを示す図である。図７（ａ）の右側に示されるように、メモリＲＡＭ１のアドレス０−６３へのリード処理では、ＲＡＭ制御回路２０からの制御信号に応答して０〜１２６まで偶数のデータが読み出され、メモリＲＡＭ０の領域０−６３へのライト処理では、ＲＡＭ制御回路２０からの制御信号に応答して１２７〜１までの奇数番目のデータが書き込まれる。ＲＡＭ制御回路２０は、上記にように、リードアドレスとライトアドレス、リード命令とライト命令を生成する。また、図７（ａ）の左側に示されるように、メモリＲＡＭ０のアドレス０−６３へのリード処理では、ＲＡＭ制御回路２０からの制御信号に応答して１〜１２７までの奇数のデータが読み出され、メモリＲＡＭ０のアドレス０−６３へのライト処理では、ＲＡＭ制御回路２０からの制御信号に応答して１２６〜０までの偶数のデータが書き込まれる。ＲＡＭ制御回路２０は、上記にように、リードアドレスとライトアドレス、リード命令とライト命令を生成する。
【００３５】
図７（ｂ）は、奇数ウィンドウに対してリード処理が行われ、偶数ウィンドウに対してライト処理が行われるときのメモリＲＡＭ０とＲＡＭ１へのアクセスを示す図である。図７（ｂ）の右側に示されるように、メモリＲＡＭ１のアドレス０−６３へのリード処理では、ＲＡＭ制御回路２０からの制御信号に応答して１２７〜１までの奇数のデータが読み出され、メモリＲＡＭ１のアドレス０−６３へのライト処理では、ＲＡＭ制御回路２０からの制御信号に応答して０〜１２６までの偶数番目のデータが書き込まれる。上記にように、リードアドレスとライトアドレス、リード命令とライト命令を生成する。また、図７（ｂ）の左側に示されるように、メモリＲＡＭ０のアドレス０−６３へのリード処理では、ＲＡＭ制御回路２０からの制御信号に応答して１２６〜０までの偶数番目のデータが読み出され、メモリＲＡＭ０のアドレス０−６３へのライト処理では、ＲＡＭ制御回路２０からの制御信号に応答して１〜１２７までの奇数番目のデータが書き込まれる。上記にように、リードアドレスとライトアドレス、リード命令とライト命令を生成する。
【００３６】
図８の（ａ）〜（ｇ）は、本発明のスライディングウィンドウターボ復号装置の動作を示すタイミング図である。図８（ａ）でクロックの周期が変化して見えるが、これは単に図示の関係でそのように示されているだけで、実際には変化はしていない。図８の（ａ）〜（ｇ）を参照して、フォワード処理がバックワード処理より１ウィンドウ分先行するので、最初の時間帯では第１ウィンドウ（奇数ウィンドウ）に対する処理としてメモリＲＡＭ０とＲＡＭ１に対してライト動作のみが行われる。従って、図７（ａ）に示されるように、ＲＡＭ制御回路２０により生成される制御信号に応答してメモリＲＡＭ０とＲＡＭ１に対してデータ０−１２７が書き込まれる。具体的には、図７（ａ）に示すように、入力データ０−１２７が交互にメモリＲＡＭ０とＲＡＭ１に書き込まれる。例えば、第１ウィンドウの先頭のデータ０がＲＡＭ０の“６３”番地に書き込まれて、次にデータ１がＲＡＭ１の“６３”番地に格納される。以降の処理も同様である。
【００３７】
次の時間帯では、第１ウィンドウ（奇数ウィンドウ）に対するリード処理と、第２ウィンドウ（偶数ウィンドウ）に対するライト処理が行われる。この時間帯では、最初のクロックで第１ウィンドウに対するリード処理が開始され、次のクロックからは第１ウィンドウのリード処理と第２ウィンドウのライト処理が同時に行われる。第１ウィンドウに対するリード処理では、図７（ｂ）に示されるように、ＲＡＭ制御回路２０によりメモリＲＡＭ０とＲＡＭ１のアドレスと命令が指定される。これにより図８の（ｆ），（ｇ）に示されるように、データ１２７−０が読み出される。図７（ｂ）に示されるように、データが読み出されたメモリＲＡＭ０とＲＡＭ１のアドレスと命令が、ＲＡＭ制御回路２０により指定される。これにより、図８の（ｄ），（ｅ）に示されるように、データ０−１２７が書き込まれる。最後のデータ１２７が書き込まれるときには、第１ウィンドウのためのリード処理は行われていない。具体的には、図７（ｂ）に示すように、最初のクロックでデータ１２７がメモリＲＡＭ１のアドレス”０”から読み出される。続いて、次のクロックでデータ０がメモリＲＡＭ１のアドレス”０”に書き込まれる。同時に、メモリＲＡＭ０の”０”番地からデータ１２６が読み出される。この番地には、次のクロックでデータ１が書き込まれる。以下同様の処理が行われる。
【００３８】
このように、基本的には、２つのメモリＲＡＭ０とＲＡＭ１の一方でリード処理が行われ、同時に他方のＲＡＭではライト処理が行われる。また、同じアドレスに対してリード処理がライト処理に先行して行われる。
【００３９】
復号長（コードブロック長）に達するまで、以降のウィンドウの処理では基本的に図７（ａ）、（ｂ）に示すように交互に処理データメモリ８のメモリＲＡＭ０とＲＡＭ１がアクセスされるが、フォワード処理がバックワード処理より１ウィンドウ先行して行われるので、最後のウィンドウの処理はリード処理のみとなる。
【００４０】
図９と図１０は、バックワード処理が先行して行われる場合の実施例の動作を示す図である。
図９（ａ）は、偶数ウィンドウに対してリード処理が行われ、奇数ウィンドウに対してライト処理が行われるときの処理データＲＡＭ８の２つのバンクとしてのメモリＲＡＭ０とＲＡＭ１へのアクセスを示す図である。図９（ａ）の右側に示されるように、メモリＲＡＭ１のアドレス０−６３へのリード処理では、ＲＡＭ制御回路２０からの制御信号に応答して１２７〜１の奇数のデータが読み出され、メモリＲＡＭ１のアドレス０−６３へのライト処理では、ＲＡＭ制御回路２０からの制御信号に応答して０〜１２６の奇数のデータが書き込まれる。また、図９（ａ）の左側に示されるように、メモリＲＡＭ０のアドレス０−６３へのリード処理では、ＲＡＭ制御回路２０からの制御信号に応答して１２６〜０までの偶数のデータが読み出され、メモリＲＡＭ０のアドレス０−６３へのライト処理では、ＲＡＭ制御回路２０からの制御信号に応答して１〜１２７までの奇数のデータが書き込まれる。
【００４１】
図９（ｂ）は、奇数ウィンドウに対してリード処理が行われ、偶数ウィンドウに対してライト処理が行われるときのＲＡＭ０とＲＡＭ１へのアクセスを示す図である。図９（ｂ）の右側に示されるように、メモリＲＡＭ１のアドレス０−６３へのリード処理では、ＲＡＭ制御回路２０からの制御信号に応答して０〜１２６までの偶数のデータが読み出され、メモリＲＡＭ１のアドレス０−６３へのライト処理では、ＲＡＭ制御回路２０からの制御信号に応答して１２７〜１までの奇数のデータが書き込まれる。また、図９（ｂ）の左側に示されるように、メモリＲＡＭ０のアドレス０−６３へのリード処理では、ＲＡＭ制御回路２０からの制御信号に応答して１〜１２７までの奇数のデータが読み出され、メモリＲＡＭ０のアドレス０−６３へのライト処理では、ＲＡＭ制御回路２０からの制御信号に応答して１２６〜０までの偶数のデータが書き込まれる。
【００４２】
図１０の（ａ）〜（ｇ）は、本発明のスライディングウィンドウターボ復号装置の動作を示すタイミング図である。図１０の（ａ）〜（ｇ）を参照して、バックワード処理がフォワード処理より１ウィンドウ分先行するので、最初の時間帯では第１ウィンドウ（奇数ウィンドウ）に対する処理としてメモリＲＡＭ０とＲＡＭ１に対してライト動作のみが行われる。従って、図９（ａ）に示されるように、メモリＲＡＭ０とＲＡＭ１に対してデータ１２７−０が書き込まれる。具体的には、図９（ａ）に示されるように、入力データ１２７−０が交互にメモリＲＡＭ０とＲＡＭ１に書き込まれる。例えば、第１ウィンドウの先頭のデータ１２７がＲＡＭ０のアドレス”６３”に書き込まれて、次にデータ１２６がＲＡＭ１のアドレス”６３”に格納される。以降の処理も同様である。
【００４３】
次の時間帯では、第１ウィンドウ（奇数ウィンドウ）に対するリード処理と、第２ウィンドウ（偶数ウィンドウ）に対するライト処理が行われる。この時間帯では、最初のクロックで第１ウィンドウに対するリード処理が開始され、次のクロックからは第１ウィンドウのリード処理と第２ウィンドウのライト処理が同時に行われる。第１ウィンドウに対するリード処理では、図９（ｂ）に示されるように、メモリＲＡＭ０とＲＡＭ１のアドレスが指定される。これにより図１０の（ｆ），（ｇ）に示されるように、データ０−１２７が読み出される。データが読み出された領域に、図９（ｂ）に示されるように、メモリＲＡＭ０とＲＡＭ１のアドレスが指定される。これにより、図１０の（ｄ），（ｅ）に示されるように、データ１２７−０が書き込まれる。最後のデータ０が書き込まれるときには、第１ウィンドウのためのリード処理は行われていない。具体的には、図９（ｂ）に示すように、最初のクロックでデータ０がメモリＲＡＭ１のアドレス”０”から読み出される。続いて、次のクロックでデータ１２７がメモリＲＡＭ１のアドレス”０”に書き込まれる。同時に、メモリＲＡＭ０の”０”番地からデータ１が読み出される。この番地には、次のクロックでデータ１２６が書き込まれる。以下同様の処理が行われる。
【００４４】
このように、基本的には、２つのメモリＲＡＭ０とＲＡＭ１の一方でリード処理が行われ、同時に他方のＲＡＭではライト処理が行われる。また、同じ番地位置にはリード処理がライト処理に先行して行われる。
【００４５】
復号長（コードブロック長）に達するまで、以降のウィンドウの処理では基本的に図９（ａ）、（ｂ）に示すように交互に処理データメモリ８のメモリＲＡＭ０とＲＡＭ１がアクセスされるが、バックワード処理がフォワード処理より１ウィンドウ先行して行われるので、最後のウィンドウの処理はリード処理のみとなる。
【００４６】
以上のように、スライディングウィンドウターボ復号処理を行う場合、二面を持つＲＡＭの最適化処理により、従来方法より回路規模は半減できる（ＲＡＭサイズは半分にする）。このような小規模な復号回路は、携帯電話のような携帯性が厳格に要求される機器にターボ復号装置を搭載した場合に、特に要求されるものである。
尚、外部情報処理部１０では、先ず軟出力を計算する。ターボ復号は繰り返し復号のため、復号終了と判断された場合、軟出力から硬判定を行って復号結果を出力する。継続復号を行う場合には、軟出力などから更に外部情報を算出し、次の要素復号器へのフィードバック情報として使用される。
また、上記されているように、ターボ復号器は一般的に２つの要素復号器を有するが、実用上これらの回路は１つの処理回路で実現されている。要素復号１の場合、順次復号処理が行われるので、インターリーバ・パターンは使用されない。しかしながら、要素復号２の場合、インターリーバの順に復号が行われるので，外部情報ＲＡＭへのリードおよびライトのときにインターリーバ・パターンが使用される。これは、生成指示に従ってＲＡＭ１２で生成される。
【００４７】
本発明が例示的な実施例および使用方法に関連して開示される一方で、それらの多くの代替例、改変例、および変形例が本発明から逸脱することなく可能である。例えば、本発明のＲＡＭアクセス制御はターボ復号用と想定したが、本発明に従って、スライディングウィンドウ概念とした他の復号方法でも適用できる。また、本発明の実施例において、スライディングウィンドウ方法ではウィンドウの初期値のトレーニング処理なしとされたが、実際、トレーニング処理付きの場合でも適用できる。また、通信受信機に限らず、ターボ復号を使う他のいろいろ分野でも本発明の適用が可能である。
【図面の簡単な説明】
【００４８】
【図１】図１は、フォワード処理を先行するときの従来のスライディングウィンドウターボ復号処理装置の構成を示すブロック図である。
【図２】図２は、バックワード処理を先行するときの従来のスライディングウィンドウターボ復号処理装置の構成を示すブロック図である。
【図３】図３は、フォワード処理を先行するときの従来のＲＡＭのアクセスシーケンスを示す図である。
【図４】図４は、バックワード処理を先行するときの従来のＲＡＭのアクセスシーケンスを示す図である。
【図５】図５は、フォワード処理を先行するときの、本発明によるスライディングウィンドウターボ復号処理装置の構成を示すブロック図である。
【図６】図６は、バックワード処理を先行するときの、本発明によるスライディングウィンドウターボ復号処理装置の構成を示すブロック図である。
【図７】図７は、フォワード処理を先行するときの、本発明による二面ＲＡＭのアクセスシーケンスを示す図である。
【図８】図８は、フォワード処理を先行するときの、本発明による二面ＲＡＭのアクセスタイミングを示すタイミングチャートである。
【図９】図９は、バックワード処理を先行するときの従来の二面ＲＡＭのアクセスシーケンスを示す図である。
【図１０】図１０は、バックワード処理を先行するときの、本発明によるの二面ＲＡＭのアクセスタイミングを示すタイミングチャートである。
【符号の説明】
【００４９】
２：入力情報ＲＡＭ
４：フォワード処理部
６：バックワード処理部
８：処理データＲＡＭ
１０：外部情報処理と硬判定
１２：インターリーバ情報ＲＡＭ
１４：外部情報ＲＡＭ
【図１】
2009060455.tif 000003
【図２】
2009060455.tif 000004
【図３】
2009060455.tif 000005
【図４】
2009060455.tif 000006
【図５】
2009060455.tif 000007
【図６】
2009060455.tif 000008
【図７】
2009060455.tif 000009
【図８】
2009060455.tif 000010
【図９】
2009060455.tif 000011
【図１０】
2009060455.tif 000012