(57)【要約】【課題】本発明は、コストアップや電力損失を招くことなく、プッシュプル回路の出力短絡を検出することが可能な短絡検出回路を提供することを目的とする。【解決手段】本発明に係る短絡検出回路は、パルス信号Ｖｘと同期したダミーパルス信号Ｖｙを生成し、両信号間に所定の位相差が生じているか否かに応じて、ＯＵＴ１Ｐ端子の短絡検出を行う構成とされている。【選択図】図６８
2009130660.tif 000002
【特許請求の範囲】
【請求項１】
パルス信号を出力する外部端子の短絡検出を行う短絡検出回路であって、
前記パルス信号と同期したダミーパルス信号を生成し、両信号間に所定の位相差が生じているか否かに応じて、前記外部端子の短絡検出を行うことを特徴とする短絡検出回路。
【請求項２】
所定のマスク期間に亘って前記位相差が生じているときに、前記外部端子が短絡していると判断することを特徴とする請求項１に記載の短絡検出回路。
【請求項３】
前記外部端子が短絡していると判断したときに、前記パルス信号の出力動作を停止させることを特徴とする請求項１または請求項２に記載の短絡検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ級オーディオアンプやスイッチングレギュレータなどの出力短絡を検出する短絡検出回路に関するものである。
【背景技術】
【０００２】
トランジスタを２つ直列に接続したプッシュプル回路などの出力短絡は、センス抵抗を用いて検出することが一般的である。例えば、特許文献１では、その図１に示されているように、Ｎチャネル電界効果トランジスタのソース側に接続されたセンス抵抗を用いて、コンプリメンタリ回路に流れる電流を検出し、これが所定の閾値以上であるときに、スイッチ回路を駆動して電源を遮断する技術が開示・提案されている。
【特許文献１】特開平１１−２３９０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の短絡検出回路では、高価なセンス抵抗を用いる必要があるため、コストアップが招かれていた。また、上記従来の短絡検出回路では、センス抵抗に電流が流れることに伴い、不要な電力損失が生じていた。
【０００４】
本発明は、上記の問題点に鑑み、コストアップや電力損失を招くことなく、プッシュプル回路の出力短絡を検出することが可能な短絡検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明に係る短絡検出回路は、パルス信号を出力する外部端子の短絡検出を行う短絡検出回路であって、前記パルス信号と同期したダミーパルス信号を生成し、両信号間に所定の位相差が生じているか否かに応じて、前記外部端子の短絡検出を行う構成（第１の構成）とされている。
【０００６】
なお、上記第１の構成から成る短絡検出回路は、所定のマスク期間に亘って前記位相差が生じているときに、前記外部端子が短絡していると判断する構成（第２の構成）にするとよい。
【０００７】
また、上記第１または第２の構成から成る短絡検出回路は、前記外部端子が短絡していると判断したときに、前記パルス信号の出力動作を停止させる構成（第３の構成）にするとよい。
【発明の効果】
【０００８】
本発明に係る短絡検出回路であれば、コストアップや電力損失を招くことなく、プッシュプル回路の出力短絡を検出することが可能となる。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明に係る半導体装置の一実施形態を示すブロック図である。
【００１０】
まず、本実施形態の半導体装置１０の概要について述べる。
【００１１】
図１に示す半導体装置１０は、薄型テレビなどの省スペース・低発熱用途向けに開発された１７［Ｗ］＋１７［Ｗ］のステレオＤ級パワーアンプＩＣである。そのプロセス技術としては、ＢＣＤ［Bipolar, CMOS, and DMOS］プロセス技術が採用されており、出力パワー段のオン抵抗や配線抵抗による内部損失をできる限り排除することで、高効率９０％（１０［Ｗ］＋１０［Ｗ］出力、８［Ω］負荷時）が実現されている。さらに、小型裏面放熱タイプのパワーパッケージが採用されており、低消費電力・低発熱量を実現しているため、総合３４［Ｗ］出力まで外付け放熱器が不要となっている。半導体装置１０を用いれば、音声系システムの大幅な小型化・薄型化と、大迫力・高音質再生の両方のニーズに応えることが可能である。
【００１２】
次に、半導体装置１０の特長について述べる。
【００１３】
第１の特長は、高効率９０％（１０［Ｗ］＋１０［Ｗ］出力、８［Ω］負荷時）、及び低発熱を実現している点である。第２の特長は、外付け放熱器なしで、１７［Ｗ］＋１７［Ｗ］（１２［Ｖ］、４［Ω］負荷時）の出力を行うことが可能な点である。第３の特長は、最小４［Ω］までの定格負荷を駆動することが可能な点である。第４の特長は、電源オン／オフ時、及び、電源瞬断時のポップ音を低減している点である。第５の特長は、ソフト切換え技術により、高品位な音声ミュートを実現している点である。第６の特長は、スピーカへの過大出力を制限する出力電力制限機能を搭載している点である。第７の特長は、高温保護回路、天絡地絡保護回路、減電圧保護回路、及び、スピーカ直流電圧印加保護回路を内蔵しており、信頼性の高いデザインを採用している点である。第８の特長は、複数個の半導体装置１０を同時に使用する際に、これらを同期させるためのマスター／スレーブ機能を搭載しており、ビートノイズの発生を抑えることが可能な点である。第９の特長は、内部ＰＷＭ［Pulse Width Modulation］用サンプリングクロック周波数の調整機能（２５０［ｋＨｚ］〜４００［ｋＨｚ］）を搭載しており、ＡＭラジオへの不要輻射対策を容易に実現することが可能な点である。第１０の特長は、ステレオ出力をパラレル接続することにより、高出力３４［Ｗ］モノラルアンプを構成することが可能な点である。第１１の特長は、小型裏面放熱タイプのパワーパッケージを使用している点である。
【００１４】
上記の特長を有する本実施形態の半導体装置１０は、図１に示すように、第１のＤ級パワーアンプ部１と、第２のＤ級パワーアンプ部２と、パワーリミット部３と、ミュート制御部４と、保護ロジック部５と、パワーオフ検知部６と、ソフトミュート部７と、ランプ発振部８と、クロック制御部９と、を集積化して成る。
【００１５】
第１のＤ級パワーアンプ部１は、入力増幅回路１ａと、ＰＷＭ変調回路１ｂと、正相側ドライバ回路１ｃと、逆相側ドライバ回路１ｄと、正相側プッシュプル出力回路（Ｎチャネル型ＭＯＳ電界効果トランジスタ１ｅ、１ｆ）と、逆相側プッシュプル出力回路（ＮチャネルＭＯＳ型電界効果トランジスタ１ｇ、１ｈ）と、正相側ブートストラップ用のダイオード１ｉと、逆相側ブートストラップ用のダイオード１ｊと、を有して成り、外付けされたＬＣフィルタ回路と合わせて、ＢＴＬ形式のＤ級パワーアンプが形成されている。
【００１６】
第２のＤ級パワーアンプ部２は、入力増幅回路２ａと、ＰＷＭ変調回路２ｂと、正相側ドライバ回路２ｃと、逆相側ドライバ回路２ｄと、正相側プッシュプル出力回路（Ｎチャネル型ＭＯＳ電界効果トランジスタ２ｅ、２ｆ）と、逆相側プッシュプル出力回路（Ｎチャネル型ＭＯＳ電界効果トランジスタ２ｇ、２ｈ）と、正相側ブートストラップ用のダイオード２ｉと、逆相側ブートストラップ用のダイオード２ｊと、を有して成り、外付けされたＬＣフィルタ回路と合わせて、ＢＴＬ形式のＤ級パワーアンプが形成されている。
【００１７】
このように、スピーカの駆動手段として、ＢＴＬ形式のＤ級パワーアンプ１、２を用いる構成であれば、入力されたオーディオ信号の電圧レベルを平衡増幅することができるので、音響機器の電源効率を高めることが可能となる。
【００１８】
なお、Ｄ級パワーアンプ１、２を構成するＰＷＭ変調回路１ｂ、２ｂは、入力増幅回路２ａ、２ｂを介して入力されるアナログ信号を２相（正相、逆相）のデジタル信号に変換する手段であり、積分器、比較器、デッドタイム生成部などを有して成るが、その構成については、周知技術を適用すれば足りるため、ここでは詳細な説明を割愛する。
【００１９】
また、本実施形態の半導体装置１０では、ＰＷＭ変調回路１ｂ、２ｂを採用した構成を例に挙げて説明を行うが、本発明の構成はこれに限定されるものではなく、ΔΣ変調器を用いたＰＤＭ［Pulse Density Modulation］変調回路など、その他の形式のＡ／Ｄ変換回路を採用しても構わない。
【００２０】
パワーリミット部３は、半導体装置１０に接続されるスピーカの能力に応じて、出力電力に制限を加える手段である。なお、パワーリミット部３を用いた出力電力制限機能については、後ほど詳細に説明する。
【００２１】
ミュート制御部４は、装置外部（例えばマイコン）からのミュート制御信号を受け付けて、スピーカ出力のミュート制御を行う手段である。
【００２２】
保護ロジック部５は、半導体装置１０に搭載されている各種の保護機能（減電圧保護機能、高温保護機能、出力短絡保護機能、及び、出力ＤＣ電圧保護機能）が働いたときに、スピーカ出力を停止するとともに、ワーニング信号やエラー信号を装置外部に送出する手段である。なお、ワーニング信号は、比較的危険度が低く、異常状態が解除されれば、装置外部からの指示を待つことなく、自動復帰が可能な保護機能（本図の例では、減電圧保護機能と高温保護機能）が働いたときに送出される信号である。一方、エラー信号は、比較的危険度が高く、異常状態が解除されても、装置外部からの指示がない限り、自動復帰が行われない保護機能（本図の例では、出力短絡保護機能と出力ＤＣ電圧保護機能）が働いたときに送出される信号である。
【００２３】
パワーオフ検知部６は、電源瞬断を検出してスピーカ出力を停止させる手段である。なお、パワーオフ検知部６を用いた電源瞬断検出機能については、後ほど詳細に説明する。
【００２４】
ソフトミュート部７は、音声ミュートの時定数（ソフトミュート切換時間）を設定する手段である。なお、ソフトミュート部７の機能については、後ほど詳細に説明する。
【００２５】
ランプ発振部８は、ＰＷＭ信号の周波数を決定するためのランプ波信号（或いは三角波信号）を発生する手段である。
【００２６】
クロック制御部９は、半導体装置１０を複数用いる際に、各々で用いられるクロック信号の連携制御を行う手段である。なお、クロック制御部９の機能については、後ほど詳細に説明する。
【００２７】
また、本実施形態の半導体装置１０は、外部との電気的接続を確立する手段として、４４本の外部端子（１ピン〜４４ピン）を有して成る。
【００２８】
図２は、半導体装置１０の端子配置図である。また、図３〜図６は、いずれも、外部端子のピン番号、記号（端子名）、端子電圧（typ.値）、端子説明、及び、内部等価回路を示した対応表である。
【００２９】
ＩＮ１端子（１ピン）、及び、ＩＮ２端子（４４ピン）は、それぞれ、第１、第２チャネルのアナログ信号入力端子である。なお、ＩＮ１端子、及び、ＩＮ２端子には、それぞれ、外付けのコンデンサ（図１のＣ１、Ｃ４４を参照）を介して、第１、第２チャネルのオーディオ信号が入力される。
【００３０】
ＰＬＭＴ１端子（２ピン）、ＰＬＭＴ２端子（３ピン）、ＰＬＭＴ３端子（４ピン）、及び、ＰＬＭＴ４端子（５ピン）は、いずれも、パワーリミット部３の出力電力制限機能を実現するために用いられる外部端子である。なお、ＰＬＭＴ１端子は、電圧／電流変換端子であり、外付けの抵抗（図１のＲ２を参照）が接続される。ＰＬＭＴ２端子、及び、ＰＬＭＴ３端子は、いずれも電流／電圧変換端子であり、それぞれに外付けの抵抗（図１のＲ３、Ｒ４を参照）が接続される。ＰＬＭＴ５端子は、バイアス端子であり、外付けの抵抗とコンデンサ（図１のＲ３、Ｒ４、Ｃ５を参照）が接続される。
【００３１】
ＢＳＰ１Ｐ端子（６ピン）は、第１チャネルのプラス側ブートストラップ端子であり、外付けのコンデンサ（図１のＣ６を参照）が接続される。
【００３２】
ＶＣＣＰ１Ｐ端子（７ピン、８ピン）は、第１チャネルのプラス側パワー系電源端子である。なお、ＶＣＣＰ１Ｐ端子については、その抵抗値低減や電流能力向上を実現するために、７ピンと８ピンを１つのＶＣＣＰ１Ｐ端子とみなして使用される。
【００３３】
ＯＵＴ１Ｐ端子（９ピン、１０ピン）は、第１チャネルのプラス側ＰＷＭ信号出力端子であり、外付けの出力ＬＰＦ［Low Pass Filter］（図１のＬ９、Ｃ９、Ｃ１０を参照）が接続される。なお、ＯＵＴ１Ｐ端子については、その抵抗値低減や電流能力向上を実現するために、９ピンと１０ピンを１つのＯＵＴ１Ｐ端子とみなして使用される。
【００３４】
ＧＮＤＰ１端子（１１ピン、１２ピン）は、第１チャネルのパワー系接地端子である。なお、ＧＮＤＰ１端子については、その抵抗値低減や電流能力向上を実現するために、１１ピンと１２ピンを１つのＧＮＤＰ１端子とみなして使用される。また、ＧＮＤＰ１端子の電位は、半導体装置１０がいかなる動作状態であっても、常に系内の最低電圧となるように設計すべきである。
【００３５】
ＯＵＴ１Ｎ端子（１３ピン、１４ピン）は、第１チャネルのマイナス側ＰＷＭ信号出力端子であり、外付けの出力ＬＰＦ（図１のＬ１３、Ｃ１３、及び、Ｃ１０を参照）が接続される。なお、ＯＵＴ１Ｎ端子については、その抵抗値低減や電流能力向上を実現するために、１３ピンと１４ピンを１つのＯＵＴ１Ｎ端子とみなして使用される。
【００３６】
ＶＣＣＰ１Ｎ端子（１５ピン、１６ピン）は、第１チャネルのマイナス側パワー系電源端子である。なお、ＶＣＣＰ１Ｎ端子については、その抵抗値低減や電流能力向上を実現するために、１５ピンと１６ピンを１つのＶＣＣＰ１Ｎ端子とみなして使用される。
【００３７】
ＢＳＰ１Ｎ端子（１７ピン）は、第１チャネルのマイナス側ブートストラップ端子であり、外付けのコンデンサ（図１のＣ１７を参照）が接続される。
【００３８】
ＷＡＲＮＩＮＧ端子（１８ピン）は、ワーニング出力端子（動作ワーニングを知らせるための端子）であり、外付けの抵抗（図１のＲ１８を参照）が接続される。なお、ＷＡＲＮＩＮＧ端子の信号論理は、ワーニング時にハイレベルとなり、通常動作時にローレベルとなる。
【００３９】
ＥＲＲＯＲ端子（１９ピン）は、エラー出力端子（動作エラーを知らせるための端子）であり、外付けの抵抗（図１のＲ１９）が接続される。なお、ＥＲＲＯＲ端子の信号論理は、エラー時にハイレベルとなり、通常動作時にローレベルとなる。
【００４０】
ＭＵＴＥＸ端子（２０ピン）は、音声ミュート制御端子である。なお、その信号論理はミュートオフ時にハイレベルとなり、ミュートオン時にローレベルとなる。
【００４１】
Ｎ．Ｃ．端子（２１ピン、２２ピン）は、半導体装置１０の内部で何も接続されていないノンコネクト端子であり、オープン状態とするか、或いは、ＧＮＤに接続すればよい。
【００４２】
ＯＳＣ端子（２３ピン）は、サンプリングクロック信号の入出力端子であり、半導体装置１０を複数個使用する場合には、コンデンサ（図１のＣ２３を参照）を介して、各半導体装置１０のＯＳＣ端子を相互に接続すればよい。
【００４３】
ＭＳ端子（２４ピン）は、マスター／スレーブ切替端子であり、半導体装置１０を複数個使用する場合において、サンプリングクロック信号の供給源（マスター）となるか、供給先（スレーブ）となるかを切り替えるために用いられる。なお、ＭＳ端子の信号論理はスレーブ動作時にハイレベルとなり、マスター動作時にローレベルとなる。
【００４４】
ＲＯＳＣ端子（２５ピン）は、内部ＰＷＭ用サンプリングクロックの周波数設定端子であり、通常時にはオープン（図１を参照）で使用される。一方、内部ＰＷＭ用サンプリングクロックの周波数を調整する場合には、外付けの抵抗が接続される。
【００４５】
ＴＭ端子（２６ピン）は、音声ミュートの時定数設定端子であり、外付けのコンデンサ（図１のＣ２６を参照）が接続される。
【００４６】
ＶＨＯＬＤ端子（２７ピン）は、電源瞬断検出機能機能用の検出電圧設定端子であり、通常時には外付けのコンデンサ（図１のＣ２７を参照）のみが接続される。一方、検出電圧を調整する場合には、コンデンサと並列に抵抗が接続される。
【００４７】
ＢＳＰ２Ｎ端子（２８ピン）は、第２チャネルのマイナス側ブートストラップ端子であり、外付けのコンデンサ（図１のＣ２８を参照）が接続される。
【００４８】
ＶＣＣＰ２Ｎ端子（２９ピン、３０ピン）は、第２チャネルのマイナス側パワー系電源端子である。なお、ＶＣＣＰ２Ｎ端子については、その抵抗値低減や電流能力向上を実現するために、２９ピンと３０ピンを１つのＶＣＣＰ２Ｎ端子とみなして使用される。
【００４９】
ＯＵＴ２Ｎ端子（３１ピン、３２ピン）は、第２チャネルのマイナス側ＰＷＭ信号出力端子であり、外付けの出力ＬＰＦ（図１のＬ３１、Ｃ３１、及び、Ｃ３２を参照）が接続される。なお、ＯＵＴ２Ｎ端子については、その抵抗値低減や電流能力向上を実現するために、３１ピンと３２ピンを１つのＯＵＴ２Ｎ端子とみなして使用される。
【００５０】
ＧＮＤＰ２端子（３３ピン、３４ピン）は、第２チャネルのパワー系接地端子である。なお、ＧＮＤＰ２端子については、その抵抗値低減や電流能力向上を実現するために、３３ピンと３４ピンを１つのＧＮＤＰ２端子とみなして使用される。また、ＧＮＤＰ２端子の電位は、半導体装置１０がいかなる動作状態であっても、常に系内の最低電圧となるように設計すべきである。
【００５１】
ＯＵＴ２Ｐ端子（３５ピン、３６ピン）は、第２チャネルのプラス側ＰＷＭ信号出力端子であり、外付けの出力ＬＰＦ（図１のＬ３５、Ｃ３５、Ｃ３２を参照）が接続される。なお、ＯＵＴ２Ｐ端子については、その抵抗値低減や電流能力向上を実現するために、３５ピンと３６ピンを１つのＯＵＴ２Ｐ端子とみなして使用される。
【００５２】
ＶＣＣＰ２Ｐ端子（３７ピン、３８ピン）は、第２チャネルのプラス側パワー系電源端子である。なお、ＶＣＣＰ２Ｐ端子については、その抵抗値低減や電流能力向上を実現するために、３７ピンと３８ピンを１つのＶＣＣＰ２Ｐ端子とみなして使用される。
【００５３】
ＢＳＰ２Ｐ端子（３９ピン）は、第２チャネルのプラス側ブートストラップ端子であって、外付けのコンデンサ（図１のＣ３９を参照）が接続される。
【００５４】
ＶＣＣＡ（４０ピン）は、アナログ信号系の電源端子である。
【００５５】
ＦＩＬＰ端子（４１ピン）は、ＰＷＭ信号系のバイアス端子であり、外付けのコンデンサ（図１のＣ４１を参照）が接続される。
【００５６】
ＦＩＬＡ端子（４２ピン）は、アナログ信号系のバイアス端子であり、外付けのコンデンサ（図１のＣ４２を参照）が接続される。
【００５７】
ＧＮＤＡ端子（４３ピン）は、アナログ信号系の接地端子である。なお、ＧＮＤＡ端子の電位は、半導体装置１０がいかなる動作状態であっても、常に系内の最低電圧となるように設計すべきである。
【００５８】
次に、半導体装置１０を用いたアプリケーション回路について、例を挙げて説明する。
【００５９】
図７は、負荷抵抗４［Ω］のスピーカをステレオ動作させる場合のアプリケーション回路図である。なお、図７に示した回路では、電源電圧として、１０〜１６．５［Ｖ］の入力が想定されている。
【００６０】
図８は、負荷抵抗４［Ω］のスピーカをモノラル動作させる場合のアプリケーション回路図である。なお、図８に示した回路では、電源電圧として、１０〜１６．５［Ｖ］の入力が想定されている。本図に示すように、モノラル動作時には、ステレオ動作時と比較して、一部の外付け部品（図７、図８の２８〜３９ピン、及び、４４ピンを比較参照）を省略することができる。
【００６１】
図９は、負荷抵抗４［Ω］のスピーカをパラレル駆動によってモノラル動作させる場合のアプリケーション回路図である。なお、図９に示した回路では、電源電圧として、１０〜１６．５［Ｖ］の入力が想定されている。本図に示すように、第１、第２チャネルの出力をパラレルで用いることにより、半導体装置１０を高出力モノラルアンプとして動作させることが可能である。このような動作をさせる場合には、第１、第２チャネルの両入力端子に同じ信号を入力するとともに、出力ＬＣフィルタの後段で両出力のプラス側同士とマイナス側同士を接続し、これをスピーカの両端に接続すればよい。なお、図９に示した回路において、電源電圧１２［Ｖ］、負荷抵抗４［Ω］のときの出力は、２０［Ｗ］（全高調波歪みＴＨＤ［Total Harmonic Distortion］＝１０［％］）であり、そのときの効率は、９２［％］となる。また、電源電圧１２［Ｖ］、負荷抵抗２［Ω］のときには、３４［Ｗ］（ＴＨＤ＝１０［％］）まで出力することができる。
【００６２】
上記構成から成る半導体装置１０の電源ラインに関しては、出力コイル（図１のＬ９、Ｌ１３、Ｌ３１、Ｌ３５を参照）の逆起電力により、回生した電流の戻りが生じるため、回生電流の経路として、電源とＧＮＤとの間にコンデンサ（図１のＣ７、Ｃ８、Ｃ１５、Ｃ２９、Ｃ３７、Ｃ３８、Ｃ４０、Ｃ４３を参照）を入れるなどの対策を施すことが望ましい。その際、電解コンデンサを用いる場合には、低温環境下で容量値の低下が起こることなどを想定し、諸特性に問題のないことを十分に確認した上で、容量値を決定することが望ましい。なお、接続されている電源が十分な電流吸収能力を持たない場合、回生電流によって電源ラインの電圧が上昇し、半導体装置１０及びその周辺回路を含めて、絶対最大定格を超えるおそれがあるため、電圧クランプ用のダイオードを電源とＧＮＤとの間に挿入するなど、物理的な安全対策を施すことが望ましい。
【００６３】
次に、半導体装置１０のパッケージについて、図１０〜図１２を参照して説明する。
【００６４】
図１０は、半導体装置１０の外形寸法図である。なお、図１０中の寸法単位は、ミリメートルである。また、図１１は、半導体装置１０のフットプリントの一参考例を示す図であり、図１２は、フットプリントの設計値の一例を示す表である。
【００６５】
図１０〜図１２に示す通り、半導体装置１０は、小型裏面放熱タイプのパワーパッケージを使用しており、パッケージの裏側にはフレームが露出されている。従って、この部分に放熱処理を施すことにより、外付けの放熱器を要することなく、その放熱効率を上げて使用することができる。そのため、基板表面だけでなく、基板裏面にも放熱パターンをできるだけ広くとって使用することが望ましい。なお、フットプリントに関しては、図１２の表に例示した設計値に限らず、状況に合わせた適正化を図ればよい。
【００６６】
次に、上記構成から成る半導体装置１０の電気的特性を図１３に示す。
【００６７】
図１３は、半導体装置１０の電気的特性を示す表である。なお、図１３に示した電気的特性は、特に指定のない限り、Ｔａ＝２５［℃］、Ｖｃｃ＝１２［Ｖ］、ｆＩＮ＝１［ｋＨｚ］、Ｒｇ＝０［Ω］、ＲＬ＝８［Ω］、ＭＵＴＥＸ＝”Ｈ”、ＭＳ＝”Ｌ”での数値を示している。また、最大出力１、最大出力２、並びに、全高調波歪率の代表値に関しては、半導体装置１０の標準的な性能を示しており、基板レイアウトや使用部品、電源部に大きく依存する。
【００６８】
次に、外付け部品の決め方と制御方法について、詳細な説明を行う。
【００６９】
まず、電源端子（７、８、１５、１６、２９、３０、３７、３８、４０ピン）に関して図１４を参照しながら説明する。
【００７０】
図１４は、半導体装置１０の電源系統図である。
【００７１】
図１４に示すように、半導体装置１０の電源端子は５系統あり、そのうちの４系統は、出力パワー系の電源端子（ＶＣＣＰ１Ｐ、ＶＣＣＰ１Ｎ、ＶＣＣＰ２Ｐ、ＶＣＣＰ２Ｎ）であり、１系統は、アナログ信号系の電源端子（ＶＣＣＡ）である。
【００７２】
それぞれの電源端子には、デカップリングコンデンサ（Ｃ７、Ｃ８、Ｃ１５、Ｃ２９、Ｃ３７、Ｃ３８、Ｃ４１、Ｃ４３）を接続して使用することが望ましい。特に、出力パワー用の電源端子については、ＩＣ端子の直近に高周波特性の良いコンデンサを配置することが望ましい。また、全ての電源端子は、いずれも同一の電圧とし、同時に立ち上げ、立ち下げを行うことが望ましい。
【００７３】
次に、パワーダウンの方法について、詳細な説明を行う。
【００７４】
半導体装置１０をパワーダウンするには，半導体装置１０に印加している電源電圧を０［Ｖ］にすればよい。このとき、半導体装置１０のＭＵＴＥＸ端子（２０ピン）は、ローレベル（Ｌ）としておくことが望ましい。ＭＵＴＥＸ端子がハイレベル（Ｈ）の状態であると、マイコンからＭＵＴＥＸ端子に向けて電流が逆流する形となるからである。このような状態が想定される場合には、図１５で示すように、マイコンとＭＵＴＥＸ端子との間に、電流制限抵抗を挿入することが望ましい。ただし、１００［ｋΩ］の電流制限抵抗を接続した場合、ＭＵＴＥＸ端子の制御電圧としては、ハイレベル入力電圧が３．５［Ｖ］〜Ｖｃｃとなり、また、ローレベル入力電圧がＧＮＤ〜１．２［Ｖ］となることに留意すべきである。
【００７５】
次に、音声ミュート（２０、２６ピン）について、詳細な説明を行う。
【００７６】
半導体装置１０では、ＭＵＴＥＸ端子（２０ピン）をローレベルとすることにより、音声ミュートをかけることができる。なお、音声ミュート中においては、ＰＷＭ信号出力端子（９、１０、１３、１４、３１、３２、３５、３６ピン）の通常サンプリング動作がいずれも停止され、各出力がローレベルに固定される。また、音声ミュート中においては、半導体装置の消費電流を削減することができる（ミュートオフ時：２５［ｍＡ］（typ.）→ミュートオン時：１０［ｍＡ］（typ.））。
【００７７】
また、半導体装置１０では、音声ミュート制御時のポップ音を低減するために、ソフトミュート部７を用いて、ソフトミュート制御を行うことも可能である。
【００７８】
図１６は、音声ミュート制御（ソフトミュート制御）の一例を示すタイミングチャートである。
【００７９】
なお、ソフトミュート部７には、ソフトミュート切換時間Ｔｓｗを設定するための時定数回路が内蔵されており、ＴＭ端子（２６ピン）に接続されるコンデンサＣ２６（図１７を参照）の容量値に応じてソフトミュート切換時間Ｔｓｗを設定することが可能である。このソフトミュート切換時間Ｔｓｗは、下記の（１）式で求めることができる。
【００８０】
【数１】
2009130660.tif 000003
【００８１】
上記（１）式中の符号Ｃ２６は、ＴＭ端子に接続されるコンデンサＣ２６の容量値を示すパラメータであり、その推奨値は０．１［μＦ］である。コンデンサＣ２６の容量値を小さくすると、ソフトミュート切換時間Ｔｓｗは短くなるが、音声ミュート制御時のポップ音が発生しやすくなる。一方、コンデンサＣ２６の容量値を大きくすると、ソフトミュート切換時間Ｔｓｗは長くなるが、音声ミュート制御時におけるポップ音の発生を大幅に低減することが可能となる。また、半導体装置１０では、電源瞬断検出時においてもソフトミュート動作が行われるが、このときのソフトミュート切換時間Ｔｓｗは、上記した通常のソフトミュート切換時間Ｔｓｗの約１／１０となる。
【００８２】
なお、電源を立ち上げる場合には、ＭＵＴＥＸ端子（２０ピン）をローレベルの状態で立ち上げることが望ましい。また、電源を立ち下げる場合にも、同様に、ＭＵＴＥＸ端子をローレベルにしてから立ち下げることが望ましい。このようなシーケンスにより、電源オン／オフ時のポップ音を軽減することが可能となる。
【００８３】
次に、オーディオ入力回路（１、４４ピン）について図１８を参照しながら説明する。
【００８４】
図１８は、オーディオ入力回路（特にそのフロントエンド部分）を示す回路図である。
【００８５】
図１８に示すように、オーディオ信号が入力されるＩＮ１端子及びＩＮ２端子と前段回路との間には、カップリングコンデンサＣ１、Ｃ４４が接続される。従って、これらのコンデンサＣ１、Ｃ４４と、半導体装置１０の入力インピーダンスＲ１、Ｒ４４によって、１次ハイパスフィルタが形成される。なお、オーディオ入力端子の低域カットオフ周波数ｆｃ１、ｆｃ２は、コンデンサＣ１、Ｃ４４の容量値と、入力インピーダンスＲ１、Ｒ４４の抵抗値（＝２０［ｋΩ］（typ.））に応じて、下記の（２）式で決定される。
【００８６】
【数２】
2009130660.tif 000004
【００８７】
上記（２）式中の符号Ｃ１、Ｃ４４は、コンデンサＣ１、Ｃ４４の容量値を示すパラメータであり、符号Ｒ１、Ｒ４４は、半導体装置１０の入力インピーダンスＲ１、Ｒ４４の抵抗値を示すパラメータである。
【００８８】
ただし、コンデンサＣ１、Ｃ４４の容量値を大きく設定し過ぎると、電源起動時に入力端子電圧が安定するまでの時間が長くなる。入力端子電圧が安定するまでに、ＭＵＴＥＸ端子（２０ピン）をハイレベル（ミュートオフ）にしてしまうと、ポップ音が発生しやすくなるので、コンデンサＣ１、Ｃ４４の容量値については、これに十分留意した上で、最適値を設定することが望ましい。
【００８９】
次に、出力ＬＣフィルタ回路（９、１０、１３、１４、３１、３２、３５、３６ピン）について、図１９を参照しながら詳細に説明する。
【００９０】
図１９は、出力ＬＣフィルタ回路を示す回路図である。
【００９１】
出力ＬＣフィルタ回路は、負荷（スピーカ）に供給される可聴帯域以外の高周波成分を排除する手段である。半導体装置１０の出力ＰＷＭ信号には、２５０［ｋＨｚ］〜４００［ｋＨｚ］のサンプリングクロック周波数が使用されているため，この信号を十分に排除する必要がある。
【００９２】
コイルＬ及びコンデンサＣは、−１２［ｄＢ／ｏｃｔ］の減衰特性を持つ差動フィルタを構成している。スイッチング電流の大部分はコンデンサＣを流れ、スピーカ（負荷抵抗ＲＬ）に流れる電流はごく僅かになる。従って、このフィルタは不要輻射を低減する。また、コイルＬ及びコンデンサＣｇは、同相信号に対するフィルタを構成し、不要輻射をさらに低減する。
【００９３】
フィルタ定数は、負荷インピーダンスＲＬに依存し、Ｑ＝０．７０７におけるＬ、Ｃ、Ｃｇの算出式は、下記（３）式のようになる。
【００９４】
【数３】
2009130660.tif 000005
【００９５】
上記（３）式中の符号ＲＬは、負荷インピーダンス［Ω］を示すパラメータであり、符号ｆｃは、ＬＰＦカットオフ周波数［Ｈｚ］を示すパラメータである。
【００９６】
図２０は、代表的な負荷インピーダンス時の出力ＬＣフィルタ定数を示した表である。なお、図中（ａ）は、カットオフ周波数ｆｃを３０［ｋＨｚ］に設定する場合のフィルタ定数を示しており、図中（ｂ）は、カットオフ周波数ｆｃを４０［ｋＨｚ］に設定する場合のフィルタ定数を示している。
【００９７】
出力ＬＣフィルタ回路に使用するコイルは、直流抵抗成分が小さく、電流許容値に十分なマージンのある部品を選択することが望ましい。なお、コイルの直流抵抗成分が大きいと、電力損失が発生してしまう。また、不要輻射防止のために、通常は閉磁路タイプを選択することが望ましい。
【００９８】
また、出力ＬＣフィルタ回路に使用するコンデンサは、等価直列抵抗（ＥＳＲ［Equivalent Series Resistance］）が小さく、高周波域（１００［ｋＨｚ］以上）でインピーダンス特性が悪化しない部品を選択することが望ましい。また、耐圧については、高周波電流が多量に流れることを鑑み、耐圧に十分な余裕があるものを選択することが望ましい。
【００９９】
次に、ブートストラップ回路（６、１７、２８、３９ピン）について詳細に説明する。
【０１００】
６ピンと９、１０ピンとの間、１７ピンと１３、１４ピンとの間、２８ピンと３１、３２ピンとの間、並びに、３９ピンと３５、３６ピンとの間には、それぞれブートストラップ用のコンデンサ（図１のＣ６、Ｃ１７、Ｃ２８、Ｃ３９を参照）が接続される。低音を再生したときに、ブートストラップ電圧のリップルが発生しないように、十分大きな容量値のコンデンサを接続することが望ましく、その推奨値は０．６８［μＦ］以上である。
【０１０１】
次に、出力保護対策（９、１０、１３、１４、３１、３２、３５、３６ピン）について詳細に説明する。
【０１０２】
負荷短絡時や出力天絡地絡時、或いは、ＰＷＭサンプリング起動時には、出力に異常な電流が発生する場合がある。このとき、ＰＷＭ出力のオーバーシュート、アンダーシュートが非常に大きくなり，この電圧が半導体装置１０の耐圧を超えると、半導体装置１０が破壊することが考えられる。そのため、どのような場合でも各端子にかかる電圧が絶対最大定格を超えないように基板設計を行うことが重要である。なお、最大オーバーシュートの目安として、ＰＷＭ出力端子（９、１０、１３、１４、３１、３２、３５、３６ピン）は２０［Ｖ］以下、ブートストラップ端子（６、１７、２８、３９ピン）は４０［Ｖ］以下で設計することが望ましい。
【０１０３】
図２１は、出力保護対策の一例を示す回路図である。
【０１０４】
符号ａで示すように、高周波用デカップリングコンデンサを接続する場合には、端子から数［ｍｍ］以内の直近に配置することが望ましい。また、符号ｂで示すように、ショットキーダイオードを使用する場合には、ＰＷＭ出力端子と電源及びＧＮＤとの間で、端子の直近に接続することが望ましい。また、符号ｃで示す区間に配置すべき部品は、できる限り半導体装置１０の近くに配置することが望ましい。
【０１０５】
次に、最大出力電力について、図２２を参照しながら詳細に説明する。
【０１０６】
図２２は、ＢＴＬ［Bridge-Tied Load］形式で接続された出力部を示す回路図である。
【０１０７】
ＢＴＬ接続において、出力波形にクリップを生じることなく（ＴＨＤ＋Ｎ≦１％）、その出力を行うことが可能な最大出力電力Ｐｏ（１％）の概算値は、下記の（４）式で求めることができる。
【０１０８】
【数４】
2009130660.tif 000006
【０１０９】
上記（４）式中の符号ＲＬ、Ｖｃｃ、ｒＤＳ、及び、ｒＤＣは、それぞれ、負荷インピーダンス［Ω］、電源電圧［Ｖ］出力ＭＯＳトランジスタのオン抵抗［Ω］、及び、出力ＬＰＦ用コイルの直流抵抗成分［Ω］を示すパラメータである。
【０１１０】
また、このときの最大電流Ｉｏ（ｍａｘ）は、下記の（５）式で求めることができる。
【０１１１】
【数５】
2009130660.tif 000007
【０１１２】
さらに出力波形をクリップするまでドライブすると，歪みが無い場合よりも大きな出力電力が得られる。クリップした状態は、一般的にＴＨＤ＋Ｎ＝１０％で定量化され、そのときの最大出力電力Ｐｏ（１０％）は、下記の（６）式で求めることができる。
【０１１３】
【数６】
2009130660.tif 000008
【０１１４】
なお、実際の最大出力電力は、半導体装置１０の最大許容損失Ｐｄ、及び、接合部温度Ｔｊを考慮して決める必要がある。
【０１１５】
図２３は、最大出力電力と電源電圧との関係を示す図である。また、図２４は、最大許容損失Ｐｄ及び接合部温度Ｔｊを考慮したときの連続最大出力電力と電源電圧との関係を示す図である。
【０１１６】
図２４では、パッケージ熱抵抗θｊａが２７．８［℃／Ｗ］の基板（２層基板、裏面銅箔サイズ７０［ｍｍ］×７０［ｍｍ］）を使用し、周囲温度Ｔａが２５［℃］であるときの連続最大出力電力を示している。図中の点線で示した範囲については、最大許容損失Ｐｄ及び接合部温度Ｔｊに対するマージンがなく、実使用上は出力を行うことができない。
【０１１７】
例えば、負荷抵抗ＲＬが４［Ω］である場合について、図２５及び図２６を参照しながら、連続最大出力電力の検討を行う。
【０１１８】
図２５は、負荷４Ω時の効率−出力電力特性を示す図である。また、図２６は、周囲温度２５℃時における最大出力電力とパッケージ熱抵抗との関係を示す図である。
【０１１９】
負荷抵抗ＲＬが４［Ω］である場合、電源電圧Ｖｃｃが１０［Ｖ］であるときの出力電力は、図２３に基づいて、１２［Ｗ］であることが分かる。また、電源電圧Ｖｃｃが１０［Ｖ］で、出力電力が１２［Ｗ］であるときの効率ηは、図２５に基づいて、８５［％］であることが分かる。また、周囲温度Ｔａが２５［℃］で、パッケージ熱抵抗θｊａが２７．８［℃／Ｗ］で、効率ηが８５［％］であるときの最大出力電力は、図２６に基づいて、１２．９［Ｗ］であることが分かる。従って、電源電圧Ｖｃｃが１０［Ｖ］であるときには、出力電力１２［Ｗ］で連続出力を行うことが可能である。
【０１２０】
次に、内部ＰＷＭ用サンプリングクロックの周波数設定（２５ピン）について、詳細に説明する。
【０１２１】
ＲＯＳＣ端子（２５ピン）は、通常オープンで使用することができる。また、図２７で示すように、ＲＯＳＣ端子に抵抗Ｒ２５を接続することにより、ランプ発振部８で生成される内部ＰＷＭ用サンプリングクロックの周波数を調整することが可能である。なお、周波数の可変範囲は、２５０［ｋＨｚ］〜４００［ｋＨｚ］である。
【０１２２】
例えば、ＰＷＭ信号の高調波がＡＭ（中波）ラジオに妨害を与える場合には、ＲＯＳＣ端子に適切な抵抗Ｒ２５を接続し、サンプリングクロックの周波数を変更することで、上記の妨害を回避することが可能となる。ただし、ＲＯＳＣ端子を何らかの対策に使用する場合には、サンプリングクロックの周波数が半導体装置１０の製造バラツキや周囲温度、電源電圧の変化によって変動することを十分考慮した上で、抵抗Ｒ２５の抵抗値を決定することが望ましい。
【０１２３】
なお、サンプリングクロックの周波数ｆｓは、下記の（７）式で求めることが可能であり、その算出結果をまとめると、図２８の周波数表を得ることができる。
【０１２４】
【数７】
2009130660.tif 000009
【０１２５】
次に、マスター／スレーブ機能（２３、２４ピン）について、図２９を参照しながら詳細に説明する。
【０１２６】
図２９は、マスター／スレーブ接続方法を説明するためのブロック図である。
【０１２７】
６チャネルアンプなど、半導体装置１０を複数個同時に使用する場合、各ＩＣ間で内部ＰＷＭ用サンプリングクロックの周波数が異なると、それらが互いに干渉し合い、ビートノイズを発生するおそれがある。この問題を解決するためには、半導体装置１０のマスター／スレーブ機能を使用すればよい。
【０１２８】
マスター／スレーブ機能を用いれば、図２９に示すように、１つのＩＣをマスターとして動作させ、その他のＩＣをスレーブとして動作させることができる。マスター／スレーブの切り換えは、ＭＳ端子（２４ピン）の印加電圧によって選択することができる。ＭＳ端子の端子電圧がローレベルとされているＩＣはマスターとして動作し、ＭＳ端子の端子電圧がハイレベルとされているＩＣはスレーブとして動作する。
【０１２９】
マスターとして動作するＩＣは、ＯＳＣ端子（２３ピン）から三角波信号を出力する。なお、三角波信号の周波数については、ＲＯＳＣ端子（２５ピン）に外付けされた抵抗によって決定される。なお、各ＩＣはコンデンサを介して相互に接続される。
【０１３０】
１つのマスターＩＣが駆動できるスレーブＩＣの数は３個までである。３個以上のスレーブＩＣを接続する場合には、バッファアンプを挿入する必要がある。
【０１３１】
上記のマスター／スレーブ機能は、複数の半導体装置１０を同一基板上、或いは、同一筐体内で使用する場合を想定して設計されている。違う筐体へケーブルなどで信号を伝送すると波形がなまり、オーディオ性能が悪化するおそれがあるので、留意が必要である。また、マスター／スレーブ接続された各ＩＣの電源端子は、全て同時に立ち上げ、立ち下げすることが望ましい。
【０１３２】
次に、ＰＷＭ系バイアス端子（４１ピン）について説明する。
【０１３３】
ＦＩＬＰ端子（４１ピン）は、図３０に示すように、半導体装置１０内部のＰＷＭブロック（図１の１ｂ、２ｂを参照）にバイアス電圧を供給するバイアス回路のフィルタ端子であり、１［μＦ］のコンデンサＣ４１を介して接地端に接続される。
【０１３４】
次に、アナログ信号系バイアス端子（４２ピン）について説明する。
【０１３５】
ＦＩＬＡ端子（４２ピン）は、図３１に示すように、半導体装置１０内部のアナログブロック（図１の１ａ、２ａなどを参照）にバイアス電圧を供給するバイアス回路のフィルタ端子であり、１０［μＦ］のコンデンサＣ４２を介して接地端に接続される。
【０１３６】
次に、半導体装置１０の保護機能について詳細に説明する。
【０１３７】
半導体装置１０には、高温保護機能、出力天絡地絡保護機能、減電圧保護機能、スピーカ直流電圧印加保護機能、及び、電源瞬断検出機能といった各種の保護機能が具備されている。図３２は、保護機能の動作状態一覧表である。
【０１３８】
なお、高温保護機能に関して、保護開始温度及び保護解除温度（図中の＊１）は、いずれも半導体装置１０のジャンクション温度を監視対象とする。また、出力天絡保護機能、出力地絡保護機能、及び、スピーカ直流電圧印加保護機能に関して、ＰＷＭ出力状態がラッチ状態（図中の＊２）になると、異常状態が解除されても自動復帰されることはない。復帰の方法としては、電源をオフしてから再度オンするか、或いは、ＭＵＴＥＸ端子（２０ピン）をローレベルにしてから再度ハイレベルにすればよい。
【０１３９】
次に、電源瞬断検出機能（２７ピン）について詳細に説明する。
【０１４０】
図３３は、電源瞬断検出回路の一構成例を示す回路図である。
【０１４１】
テレビなどを使用中に突然コンセントが引き抜かれた場合であっても、電源瞬断検出回路を用いて電源の瞬断を検出し、スピーカ出力を自動的にソフトミュートすることができるので、ポップ音を大幅に軽減することが可能となる。
【０１４２】
なお、電源の瞬断時におけるソフトミュート切り換え時間Ｔｓｗは、ＴＭ端子（２６ピン）を用いて設定されたＭＵＴＥＸ端子（２０ピン）によるソフトミュート切換時間Ｔｓｗの約１／１０となる。
【０１４３】
図３３に示した電源瞬断検出回路は、ＶＣＣＡ端子（４０ピン）の印加電圧が瞬断によって降下し、ＶＨＯＬＤ端子（２７ピン）の印加電圧との差が約２［Ｖ］以下になると動作する。なお、ＶＨＯＬＤ端子の印加電圧は、通常、半導体装置１０内部の抵抗（１８０［ｋΩ］と３９０［ｋΩ］）による分圧比で決定される。また、半導体装置１０外部に抵抗Ｒ２７を追加することで、ＶＨＯＬＤ端子の印加電圧を調整することも可能である。また、半導体装置１０外部に接続されるコンデンサＣ２７は、電源瞬断中において検出電圧レベルをホールドする役目がある。
【０１４４】
図３４は、ＶＣＣＡ電源電圧、ＶＨＯＬＤ端子電圧、及び、電源瞬断検出電圧の関係を示す一覧表（抵抗Ｒ２７を使用していない場合）である。
【０１４５】
電源瞬断検出電圧を７［Ｖ］以下に設定すると、電源瞬断検出機能が動作する前に、減電圧保護機能が動作するため、電源瞬断に対する保護が働かなくなり、ポップ音が発生するおそれがある。そのため、電源瞬断検出電圧の設定に際しては、上記に留意した上で、セットによって電源の落ちる時間が異なることを考慮し、セットモデル毎に最適な値を設定することが望ましい。
【０１４６】
次に、ワーニング出力端子（１８ピン）について、図３５を参照しながら、詳細に説明する。
【０１４７】
図３５は、ワーニング出力端子の状態を示す表である。
【０１４８】
ワーニング出力端子（１８ピン）は、高温保護機能、及び、減電圧保護機能のいずれかが動作したときに、警告フラグを立ててその旨を報知するための端子である。保護動作中は、ワーニング出力端子からハイレベル信号が出力される。保護動作が解除されて通常動作に戻ると、ローレベル信号が出力される。
【０１４９】
なお、ワーニング出力端子のハイレベル電圧は、通常５［Ｖ］に設定されているが、電源電圧Ｖｃｃが６［Ｖ］以下になると、これに比例してワーニング出力端子のハイレベル電圧が低下し、電源電圧Ｖｃｃが４［Ｖ］以下では、警告フラグが正常に出力されなくなるので注意が必要である。
【０１５０】
次に、エラー出力端子（１９ピン）について、図３６を参照しながら詳細に説明する。
【０１５１】
図３６は、エラー出力端子の状態を示す表である。
【０１５２】
エラー出力端子（１８ピン）は、出力天絡地絡保護機能、及び、スピーカ直流電圧印加保護機能のいずれかが動作したときに、エラーフラグを立ててその旨を報知するための端子である。保護動作中は、エラー出力端子からハイレベル信号が出力される。保護動作が解除されて通常動作に戻ると、ローレベル信号が出力される。
【０１５３】
なお、エラー出力端子のハイレベル電圧は、通常５［Ｖ］に設定されているが、電源電圧Ｖｃｃが６［Ｖ］以下になると、これに比例してエラー出力端子のハイレベル電圧が低下し、電源電圧Ｖｃｃが４［Ｖ］以下では、エラーフラグが正常に出力されなくなるので注意が必要である。
【０１５４】
次に、出力電力制限機能（２、３、４、５ピン）について詳細に説明する。
【０１５５】
半導体装置１０は、過大出力によるスピーカの破壊を防止するために、パワーリミット部３を用いた出力電力制限機能を備えている。
【０１５６】
図３７は、出力電力制限設定用の外付け部品を示すブロック図である。
【０１５７】
図３７に示した外付けの抵抗Ｒ２、Ｒ３、Ｒ４の各抵抗値を調整することで、出力電力の制限値を任意に設定することが可能である。
【０１５８】
図３８は、出力電力制限機能を使用したときのスピーカ出力波形を示す図である。
【０１５９】
図３８に示すように、上記の出力電力制限機能では、スピーカ出力波形がソフトクリップされるので、出力電力制限時における聴感上の異音を大幅に低減することができる。
【０１６０】
抵抗Ｒ２、Ｒ３、Ｒ４の各機能について、より具体的な説明を行う。抵抗Ｒ２では、電圧／電流変換が行われ、パワーリミット部３の基準電流が決定される。また、抵抗Ｒ３、Ｒ４では、電流／電圧変換が行われ、出力波形の上下振幅制限値が決定される。従って、抵抗Ｒ２、Ｒ３、Ｒ４としては、精度の良いもの（±１％以内を推奨）を使用することが望ましい。コンデンサＣ５は、パワーリミット部３にバイアス電圧を供給するバイアス回路のフィルタ端子であり、０．１［μＦ］のコンデンサＣ５を介して接地される。
【０１６１】
ＴＨＤ＋ｎ＝１０％時の出力電力制限値をＰｏ［Ｗ］とし、スピーカの負荷インピーダンスをＲＬ［Ω］とすると、抵抗比Ｒ３／Ｒ２は、下記の（８）式で算出することができる（ただし、Ｒ３＝Ｒ４とする）。
【０１６２】
【数８】
2009130660.tif 000010
【０１６３】
なお、抵抗Ｒ２は、２０［ｋΩ］以上で設定することが望ましい。また、出力電力制限機能を使用しない場合は、Ｒ２＝Ｒ３＝Ｒ４とすればよい。
【０１６４】
図３９は、出力電力制限値の一設定例を示す表である。
【０１６５】
次に、電源オン／オフシーケンスについて詳細な説明を行う。
【０１６６】
まず、電源オン／オフシーケンスをマイコンで制御する場合について、図４０を参照しながら説明する。
【０１６７】
図４０は、マイコン使用時における電源オン／オフシーケンスを説明するためのタイミングチャートであり、上から順に、電源電圧ＶＣＣ、ＩＮ１端子（１ピン）及びＩＮ２端子（４４ピン）の端子電圧、ＭＵＴＥＸ端子（２０ピン）の端子電圧、ＰＭＷ出力、並びに、スピーカ出力を各々示している。
【０１６８】
半導体装置１０の起動時、ＩＮ１端子及びＩＮ２端子の端子電圧が安定する前に音声ミュートを解除すると、ポップ音が発生する。そのため、起動時には、ＩＮ１端子及びＩＮ２端子の端子電圧が十分安定する時間ｔ１を待ってから、ＭＵＴＥＸ端子の端子電圧を制御することが望ましい。
【０１６９】
時間ｔ１は、ＦＩＬＡ端子（４２ピン）に接続されるコンデンサＣ４２の容量値や、ＩＮ１端子及びＩＮ２端子と前段回路の間に各々接続されるカップリングコンデンサＣ１、Ｃ４４の容量値に依存する。ソフトミュート切り換え時間Ｔｓｗをかけて、音声ミュートが緩やかに解除され、徐々に音声が出力されるようになる。
【０１７０】
一方、半導体装置１０のパワーダウン時には、ソフトミュート切り換え時間Ｔｓｗの経過前に電源電圧ＶＣＣをパワーダウンすると、ポップ音が発生するおそれがある。そのため、パワーダウン時には、ＭＵＴＥＸ端子の端子電圧を制御して、音声ミュートをオンにした後、ソフトミュート切り換え時間Ｔｓｗ以上の時間を待ってから、電源電圧ＶＣＣをパワーダウンすることが望ましい。
【０１７１】
次に、マイコンを使用しない場合について、図４１と図４２を参照しながら説明する。
【０１７２】
図４１は、ミュート制御回路の一構成例を示す回路図である。また、図４２は、マイコン非使用時における電源オン／オフシーケンスを説明するためのタイミングチャートであり、上から順に、電源電圧ＶＣＣ、ＩＮ１端子（１ピン）及びＩＮ２端子（４４ピン）の端子電圧、ＭＵＴＥＸ端子（２０ピン）の端子電圧、ＰＭＷ出力、並びに、スピーカ出力を各々示している。
【０１７３】
先述したように、電源オン時のポップ音を防ぐためには、ＩＮ１端子及びＩＮ２端子の端子電圧が十分に安定してから、音声ミュートを解除する必要がある。そこで、所定の時間ｔ１をかけて、ＭＵＴＥＸ端子の端子電圧が所定のハイレベル（２．３［Ｖ］以上）に達するように、ミュート制御回路を構成するコンデンサＣ２２の容量値（推奨値：１００［μＦ］）、及び、抵抗Ｒ２２の抵抗値（推奨値：５１［ｋΩ］）を設定すればよい。ＭＵＴＥＸ端子がハイレベルに達した後、ソフトミュート切り換え時間をかけて、音声ミュートが緩やかに解除され、徐々に音声が出力されるようになる。
【０１７４】
一方、半導体装置１０のパワーダウン時には、電源瞬断検出機能とソフトミュート機能との協働作用によってポップ音の発生が抑えられる。ただし、半導体装置１０のパワーダウン後、ＭＵＴＥＸ端子がローレベルまで放電される前に電源を再度立ち上げると、ポップ音が発生するため、留意が必要である。なお、電源瞬断検出機能とソフトミュート機能との協働作用については、後ほど詳細に説明する。
【０１７５】
次に、基板パターンレイアウトの一例を図４３〜図４７に示す。
【０１７６】
図４３は、レイヤ１のシルクパターンレイアウトの一例を示すトップ面視図である。
【０１７７】
図４４は、レイヤ１の配線パターンレイアウトの一例を示すトップ面視図である。
【０１７８】
図４５は、レイヤ２のシルクパターンレイアウトの一例を示すトップ面視図である。
【０１７９】
図４６は、レイヤ２の配線パターンレイアウトの一例を示すトップ面視図である。
【０１８０】
図４７は、デモボード回路図であり、基本的には、半導体装置１０に、図１と同様の外部素子を接続した回路例が描写されている。なお、図４７に特有の部分について説明すると、図中の符号ＯＵＴ＜Ｌ＞、ＯＵＴ＜Ｒ＞は、各チャネルのスピーカが接続されるピンジャックとなっている。また、本図の例において、ＷＡＲＮＩＮＧ端子（１８ピン）及びＥＲＲＯＲ端子（１９ピン）は、それぞれ、黄色ＬＥＤ及び赤色ＬＥＤの点消灯制御用に用いられている。また、本図の例では、ＩＮ１端子及びＩＮ２端子（１、４４ピン）の前段に、入力ボリューム用の可変抵抗が挿入されている。
【０１８１】
次に、パターンレイアウトの注意点について詳細な説明を行う。
【０１８２】
図４８は、最も優先される部品配置を説明するための図である。
【０１８３】
符号ａで示すように、高周波用デカップリングコンデンサを接続する場合には、端子から数［ｍｍ］以内の直近に配置することが望ましい。また、符号ｂで示すように、ショットキーダイオードを使用する場合には、ＰＷＭ出力端子と電源及びＧＮＤとの間で、端子の直近に接続することが望ましい。また、符号ｃで示す区間に配置すべき部品は、できる限り半導体装置１０の近くに配置することが望ましい。また、符号ｄで示す抵抗は、配線が長いとノイズの影響を受けやすくなるため、端子から数［ｍｍ］以内の直近に配置することが望ましい。なお、符号ａ〜符号ｄの優先順位については、符号ａが最も高く、符号ｄが最も低い。
【０１８４】
図４９は、２番目に優先される部品配置を説明するための図である。
【０１８５】
本図の符号ｅで示すように、半導体装置１０とＬＣフィルタとの間の配線距離は、不要輻射を低減するために、できるだけ短くすることが望ましい。
【０１８６】
また、３番目に優先される部品配置としては、アナログ系電源端子（４０ピン）のデカップリングコンデンサを半導体装置１０の端子近くに配置することや、バイアス端子（４１、４２ピン）のデカップリングコンデンサを半導体装置１０の端子近くに配置することが挙げられる。
【０１８７】
次に、ＧＮＤ配線について、図５０を参照しながら詳細に説明する。
【０１８８】
図５０は、ＧＮＤ配線の分類を示すブロック図である。
【０１８９】
図５０で示すように、ＧＮＤ配線は、パワー信号系（Ｐｏｗｅｒ１、Ｐｏｗｅｒ２）、アナログ信号系（Ａｎａｌｏｇ）、及び、デジタル信号系（Ｄｉｇｉｔａｌ）に分類することが望ましい。
【０１９０】
また、先出の図４７で示したように、半導体装置１０の裏面に設けられた放熱エリアを１点アースとした上で、パワー信号系、アナログ信号系、デジタル信号系のＧＮＤ配線を互いに接続することが望ましい。このとき、ＧＮＤ配線は、できるだけ広くレイアウトすることが望ましい。
【０１９１】
また、基板の両面にＧＮＤ配線を行うことが可能である場合には、基板の両面にＧＮＤ配線を行い、基板の両面を多数のビアコンタクトで接続して、ＧＮＤ配線のインピーダンスを下げることが望ましい。なお、ビアコンタクトの数が少ないと、インピーダンスが高くなるので留意が必要である。
【０１９２】
また、基板の空きスペースは、放熱能力を上げるために、放熱エリアのＧＮＤ面積を広く設けることが望ましい。
【０１９３】
なお、オーディオ入力端子のＧＮＤとしては、アナログ信号系のＧＮＤを使用することが望ましい。
【０１９４】
次に、電源配線について、図５１を参照しながら詳細に説明する。
【０１９５】
図５１は、電源配線の一例を示す回路図である。
【０１９６】
先出の図５０や図５１で示すように、電源配線は、パワー信号系とアナログ信号系に分類することが望ましい。
【０１９７】
なお、パワー信号系の電源配線には大電流が流れるので、できるだけ幅の太い配線を行うことが望ましい。また、多層配線でビアコンタクトを使用する場合には、多数のビアコンタクトを配置して、配線インピーダンスを低減することが望ましい。
【０１９８】
また、図５１で示すように、半導体装置１０のＶＣＣ端子とＧＮＤ端子との間には、デカップリングコンデンサを接続することが望ましい。
【０１９９】
次に、出力配線について詳細に説明する。
【０２００】
出力配線は、第１、第２チャネル同士をできるだけ左右対称のレイアウトにすることが望ましい。また、出力ＬＣフィルタは、半導体装置１０の出力端子にできるだけ近く配置し、不要輻射を低減することが望ましい。また、コンデンサＣｇ（図１９を参照）は、各チャネルのパワー系ＧＮＤに接続することが望ましい。
【０２０１】
また、出力配線には大電流が流れるので、できるだけ幅の太い配線を行うことが望ましい。また、多層配線でビアコンタクトを使用する場合には、多数のビアコンタクトを配置して、配線インピーダンスを低減することが望ましい。
【０２０２】
次に、ステレオ動作時（ＲＬ＝８［Ω］）の代表特性データを図５２〜図６５に示す。なお、半導体装置１０では、ドライバ１ｃ、１ｄ、２ｃ、２ｄのスルーレートや電流能力の最適化を行うことによって、下記の諸特性を実現している。
【０２０３】
図５２は、ＴＨＤ＋Ｎと出力電力との関係を示す相関図であり、横軸は出力電力［Ｗ］を示し、縦軸はＴＨＤ＋Ｎ［％］を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、ＢＷ＝２０［Ｈｚ］〜２０［ｋＨｚ］の場合を示しており、周波数の一例として、１００［Ｈｚ］、１［ｋＨｚ］、６［ｋＨｚ］を挙げている。
【０２０４】
図５３は、ＴＨＤ＋Ｎと周波数の関係を示す相関図であり、横軸は周波数［Ｈｚ］を示し、縦軸はＴＨＤ＋Ｎ［％］を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、Ｐｏ＝１［Ｗ］、ＢＷ＝２０［Ｈｚ］〜２０［ｋＨｚ］の場合を示している。
【０２０５】
図５４は、電圧利得と周波数との関係を示す相関図であり、横軸は周波数［Ｈｚ］を示し、縦軸は電圧利得［ｄＢ］を示している。なお、本図では、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、Ｐｏ＝１［Ｗ］、Ｌ＝３３［μＨ］、Ｃ＝０．４７［μＦ］、Ｃｇ＝０．１［μＦ］の場合を示している。
【０２０６】
図５５は、クロストークと周波数の関係を示す相関図であり、横軸は周波数［Ｈｚ］を示し、縦軸はクロストーク［ｄＢ］を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、Ｐｏ＝１［Ｗ］、ＢＷ＝２０［Ｈｚ］〜２０［ｋＨｚ］の場合を示す。
【０２０７】
図５６は、クロストークと出力電力の関係を示す相関図であり、横軸は出力電力［Ｗ］を示しており、縦軸はクロストーク［ｄＢ］を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、ｆｉｎ＝１［ｋＨｚ］、ＢＷ＝２０［Ｈｚ］〜２０［ｋＨｚ］の場合を示している。
【０２０８】
図５７は、出力電力と電源電圧との関係を示す相関図であり、横軸は電源電圧［Ｖ］を示し、出力電力［Ｗ］を示している。なお、本図は、ＲＬ＝８［Ω］、ｆｉｎ＝１［ｋＨｚ］の場合を示しており、ＴＨＤの一例として、１［％］と１０［％］を挙げている。
【０２０９】
図５８は、効率と出力電力との関係を示す相関図であり、横軸は出力電力［Ｗ／ｃｈ］を示し、縦軸は効率［％］を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、ｆｉｎ＝１［ｋＨｚ］の場合を示している。
【０２１０】
図５９は、消費電流と出力電力との関係を示す相関図であり、横軸は総出力電力［Ｗ］を示し、縦軸は消費電流［Ａ］を示している。なお、本図では、ＲＬ＝８［Ω］、ｆｉｎ＝１［ｋＨｚ］の場合を示しており、電源電圧Ｖｃｃの一例としては、１０［Ｖ］、１２［Ｖ］、１６．５［Ｖ］を挙げている。
【０２１１】
図６０は、消費電流と電源電圧との関係を示す相関図であり、横軸は電源電圧［Ｖ］を示し、縦軸は消費電流［Ａ］を示している。なお、本図は、ＲＬ＝８［Ω］、無信号時の場合を示しており、サンプリング動作時とミュート時の挙動をそれぞれ示している。
【０２１２】
図６１は、出力雑音電圧のＦＦＴと周波数との関係を示す相関図であり、横軸は周波数［Ｈｚ］を示し、縦軸は出力雑音電圧［ｄＢＶ］を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、無信号時、ＢＷ＝２０［Ｈｚ］〜２０［ｋＨｚ］の場合を示している。
【０２１３】
図６２は、ソフトミュート解除時の波形を示すタイミングチャートであり、上から順番に、ＭＵＴＥＸ端子電圧、ＴＭ端子電圧、及び、スピーカ出力を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、Ｐｏ＝５００［ｍＷ］、ｆｉｎ＝５００［Ｈｚ］の場合を示している。
【０２１４】
図６３は、ソフトミュート動作時の波形を示すタイミングチャートであり、上から順番に、ＭＵＴＥＸ端子電圧、ＴＭ端子電圧、及び、スピーカ出力を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、Ｐｏ＝５００［ｍＷ］、ｆｉｎ＝５００［Ｈｚ］の場合を示している。
【０２１５】
図６４は、電源瞬断時の波形を示すタイミングチャート（２０［ｍｓｅｃ／ｄｉｖ］）であり、上から順に、ＶＣＣＡ端子電圧、ＶＨＯＬＤ端子電圧、ＴＭ端子電圧、及び、スピーカ出力を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、Ｐｏ＝５００［ｍＷ］、ｆｉｎ＝３［ｋＨｚ］の場合を示している。
【０２１６】
図６５は、電源瞬断時の波形を示すタイミングチャート（２［ｍｓｅｃ／ｄｉｖ］）であり、上から順に、ＶＣＣＡ端子電圧、ＶＨＯＬＤ端子電圧、ＴＭ端子電圧、及び、スピーカ出力を示している。なお、本図は、Ｖｃｃ＝１２［Ｖ］、ＲＬ＝８［Ω］、Ｐｏ＝５００［ｍＷ］、ｆｉｎ＝３［ｋＨｚ］の場合を示している。
【０２１７】
次に、電源瞬断検出機能とソフトミュート機能との協働作用について詳細に説明する。
【０２１８】
図６６は、パワーオフ検知部６、ソフトミュート部７、及び、入力増幅回路１ａ（ないしは２ａ）の一構成例を示す回路図である。
【０２１９】
パワーオフ検知部６の出力段は、Ｐチャネル型ＭＯＳ電界効果トランジスタ６０１と、抵抗６０２と、インバータ６０３と、を有して成る。
【０２２０】
トランジスタ６０１のソースは、電源端に接続されている。トランジスタ６０１のドレインは、抵抗６０２を介して接地端に接続される一方、インバータ６０３の入力端にも接続されている。なお、パワーオフ検知部６の前段については、図３３で示した通りであるため、重複した説明は割愛する。
【０２２１】
上記構成から成るパワーオフ検知部６において、インバータ６０３の出力論理は、通常時にはローレベルとなり、電源瞬断検出時にはハイレベルとなる。
【０２２２】
ソフトミュート部７は、定電流源７０１、７０２と、スイッチ７０３、７０４と、抵抗７０５と、Ｎチャネル型ＭＯＳ電界効果トランジスタ７０６と、定電流源７０７と、セレクタ７０８と、を有して成る。
【０２２３】
定電流源７０１の一端は、スイッチ７０３を介して電源端に接続されている。定電流源７０１の他端は、ＴＭ端子（２６ピン）に接続されている。定電流源７０２の一端は、ＴＭ端子に接続されている。定電流源７０２の他端は、スイッチ７０４を介して接地端に接続されている。トランジスタ７０６のドレインは、抵抗７０５を介してＴＭ端子に接続されている。トランジスタ７０６のソースは、接地端に接続されている。トランジスタ７０６のゲートは、インバータ６０３の出力端に接続されている。定電流源７０７の一端は、電源端に接続されている。定電流源７０７の他端（定電流Ｉの出力端）は、セレクタ７０８の共通端に接続されている。セレクタ７０８の制御端は、ＴＭ端子に接続されている。
【０２２４】
上記構成から成るソフトミュート部７において、定電流源７０７とセレクタ７０８は、ＴＭ端子（２６ピン）の端子電圧に応じて、駆動電流Ｉ１、Ｉ２を相補的に増減する駆動電流供給部として機能する。
【０２２５】
入力増幅回路１ａ（ないしは２ａ）は、抵抗１０１、１０２と、オペアンプ１０３、１０４と、を有して成る。
【０２２６】
オペアンプ１０３の反転入力端（−）は、抵抗１０１を介してＩＮ１端子（ないしは、ＩＮ２端子）に接続される一方、抵抗１０２を介して入力増幅回路１ａ（ないしは２ａ）の出力端にも接続されている。オペアンプ１０３の非反転入力端（＋）は、バイアス電圧ＢＩＡＳの印加端に接続されている。オペアンプ１０４の反転入力端（−）は、入力増幅回路１ａ（ないしは２ａ）の出力端に接続されている。オペアンプ１０４の非反転入力端（＋）は、バイアス電圧ＢＩＡＳの印加端に接続されている。オペアンプ１０３の出力端とオペアンプ１０４の出力端とは、互いに接続されており、その接続ノードは、入力増幅回路１ａ（ないしは２ａ）の出力端に接続されている。セレクタ７０８の第１選択端（第１駆動電流Ｉ１の出力端）は、オペアンプ１０４の駆動電流入力端に接続されている。セレクタ７０８の第２選択端（第２駆動電流Ｉ２の出力端）は、オペアンプ１０３の駆動電流入力端に接続されている。
【０２２７】
上記構成から成る入力増幅回路１ａ（ないしは２ａ）において、抵抗１０１、１０２及びオペアンプ１０３は、入力信号を反転増幅して出力する反転増幅段として機能し、オペアンプ１０４は、バイアス電圧ＢＩＡＳを出力するバッファ段として機能する。
【０２２８】
図６７は、駆動電流Ｉ１、Ｉ２の相関関係を示す図である。
【０２２９】
図６７を参照しながら、より具体的に述べると、セレクタ７０８は、ＴＭ端子の端子電圧がローレベルであるときには、第１駆動電流Ｉ１を定電流Ｉとし、第２駆動電流Ｉ２をゼロ値とするように、定電流源７０７で生成された定電流Ｉの分配を行う。このとき、入力増幅回路１ａ（ないしは２ａ）は、バッファ段のみが駆動されている状態、すなわち、音声ミュートされている状態となる。
【０２３０】
電源投入後、上記の音声ミュートを解除する際には、スイッチ７０３がオンとされ、スイッチ７０４がオフとされる。これにより、コンデンサＣ２６の充電が開始され、ＴＭ端子の端子電圧が徐々に上昇し始める。セレクタ７０８は、このような端子電圧の立ち上がりに応じて、Ｉ１＋Ｉ２＝Ｉという関係を維持しつつ、第１駆動電流Ｉ１及び第２駆動電流Ｉ２の増減を行う。すなわち、入力増幅回路１ａ（ないしは２ａ）では、バッファ段の駆動が徐々に弱められ、反転増幅段の駆動が徐々に強められる形となる。その結果、音声ミュートが徐々に解除される。
【０２３１】
その後、ＴＭ端子の端子電圧がハイレベルに至ると、セレクタ７０８は、第１駆動電流Ｉ１をゼロ値とし、第２駆動電流Ｉ２を定電流Ｉとするように、定電流源７０７で生成された定電流Ｉの分配を行う。従って、入力増幅回路１ａ（ないしは２ａ）は、反転増幅段のみが駆動されている状態、すなわち、音声ミュートが解除されている状態となる。
【０２３２】
一方、電源オフに先立って、音声ミュートをオンする際には、スイッチ７０３がオフとされ、スイッチ７０４がオンとされる。これにより、コンデンサＣ２６の放電が開始されて、ＴＭ端子の端子電圧が徐々に低下し始める。セレクタ７０８は、このような端子電圧の立ち下がりに応じて、Ｉ１＋Ｉ２＝Ｉという関係を維持しつつ、第１駆動電流Ｉ１及び第２駆動電流Ｉ２の増減を行う。すなわち、入力増幅回路１ａ（ないしは２ａ）では、バッファ段の駆動が徐々に強められ、反転増幅段の駆動が徐々に弱められる形となる。その結果、音声ミュートが徐々にオンされる。
【０２３３】
また、電源投入がされている状態（Ｉ１＝０、Ｉ２＝Ｉ）において、電源瞬断が検出された場合には、パワーオフ検出部６の出力信号がハイレベルとなるため、トランジスタ７０６がオンとなる。その結果、スイッチ７０３、７０４のオン／オフ状態に依らず、抵抗７０５を介する経路でコンデンサＣ２６が放電され、ＴＭ端子の端子電圧が徐々に低下する。セレクタ７０８は、このような端子電圧の立ち下がりに応じて、Ｉ１＋Ｉ２＝Ｉという関係を維持しつつ、第１駆動電流Ｉ１及び第２駆動電流Ｉ２の増減を行う。すなわち、入力増幅回路１ａ（ないしは２ａ）では、反転増幅段の駆動が徐々に弱められて、バッファ段の駆動が徐々に強められる形となる。
【０２３４】
なお、電源瞬断検出時の放電処理に要する時間（ソフトミュート切り換え時間Ｔｓｗ）は、定電流源７０２を用いた通常の放電処理に要する時間に比べて、約１／１０に設定されている。
【０２３５】
上記したように、電源瞬断検出機能とソフトミュート機能との協働作用により、電源電圧が完全に落ち切ってしまう前に、音声信号をソフトミュートすることができるので、ポップ音を大幅に低減することが可能となる。
【０２３６】
次に、プッシュプル出力回路の短絡検出機能について詳細な説明を行う。
【０２３７】
図６８は、保護ロジック部５（短絡検出回路部分）の一構成例を示す回路図である。
【０２３８】
保護ロジック部５は、Ｄ級パワーアンプ１の正相側プッシュプル出力回路（トランジスタ１ｅ、１ｆ）の出力短絡（天絡／地絡）を監視する手段として、Ｐチャネル型ＭＯＳ電界効果トランジスタ５０１と、Ｎチャネル型ＭＯＳ電界効果トランジスタ５０２と、位相比較回路５０３と、マスク回路５０４と、ラッチ回路５０５と、否定論理和回路５０６、５０７と、ロジック回路５０８と、抵抗５０９と、Ｎチャネル型ＭＯＳ電界効果トランジスタ５１０と、を有して成る。
【０２３９】
トランジスタ５０１のソースは、電源端に接続されている。トランジスタ５０１のドレインは、トランジスタ５０２のドレインに接続されている。トランジスタ５０２のソースは、接地端に接続されている。トランジスタ５０１、５０２のゲートは、いずれもトランジスタ１ｆのゲートに接続されている。すなわち、トランジスタ５０１、５０２は、監視対象のプッシュプル出力回路と同期制御されるダミープッシュプル出力回路を形成する。
【０２４０】
位相比較回路５０３は、ＯＵＴ１Ｐ端子（９、１０ピン）の出力電圧Ｖｘと、ダミープッシュプル出力回路の出力電圧Ｖｙとの位相比較（電圧比較）を行う手段であり、抵抗Ｒａ〜Ｒｈと、コンパレータＣＭＰａ、ＣＭＰｂと、論理和回路ＯＲａと、を有して成る。
【０２４１】
コンパレータＣＭＰａの反転入力端（−）は、抵抗Ｒａを介してＯＵＴ１Ｐ端子（出力電圧Ｖｘの印加端）に接続される一方、抵抗Ｒｂを介して電源端にも接続されている。コンパレータＣＭＰａの非反転入力端（＋）は、抵抗Ｒｃを介してダミープッシュプル出力回路の出力端（出力電圧Ｖｙの印加端）に接続される一方、抵抗Ｒｄを介して接地端にも接続されている。
【０２４２】
コンパレータＣＭＰｂの非反転入力端（＋）は、抵抗Ｒｅを介してＯＵＴ１Ｐ端子（出力電圧Ｖｘの印加端）に接続される一方、抵抗Ｒｆを介して電源端にも接続されている。コンパレータＣＭＰｂの反転入力端（−）は、抵抗Ｒｇを介してダミープッシュプル出力回路の出力端（出力電圧Ｖｙの印加端）に接続される一方、抵抗Ｒｈを介して接地端にも接続されている。
【０２４３】
なお、抵抗Ｒａ〜Ｒｄの抵抗値は、ＯＵＴ１Ｐ端子の地絡が生じていないときに、コンパレータＣＭＰａの反転入力端（−）が非反転入力端（＋）よりも高電位となるように調整されている。また、抵抗Ｒｅ〜Ｒｈの抵抗値は、ＯＵＴ１Ｐ端子の天絡が生じていないときに、コンパレータＣＭＰｂの反転入力端（−）が非反転入力端（＋）よりも高電位となるように調整されている。
【０２４４】
論理和回路ＯＲａの第１入力端は、コンパレータＣＭＰａの出力端に接続されている。論理和回路ＯＲａの第２入力端は、コンパレータＣＭＰｂの出力端に接続されている。従って、論理和回路ＯＲａの出力論理は、コンパレータＣＭＰａ、ＣＭＰｂのいずれか一方がハイレベルとなったときにハイレベルとなり、いずれもローレベルであるときにのみ、ローレベルとなる。
【０２４５】
マスク回路５０４は、論理和回路ＯＲａの出力論理が所定のマスク期間に亘ってハイレベルを維持したときにのみ、その出力論理をハイレベルとする手段であり、例えば、抵抗とコンデンサから成る時定数回路を用いることができる。このようなマスク回路５０４を挿入することにより、出力電圧Ｖｘ、Ｖｙの位相が多少ばらついた程度では、これを出力短絡と誤検出することがなくなるので、安定した出力動作を実現することが可能となる。
【０２４６】
ラッチ回路５０５は、マスク回路５０４の出力信号をラッチし、これをラッチ信号Ｖｚとして出力する手段である。なお、ＯＵＴ１Ｐ端子の出力短絡が検出されて、ラッチ信号Ｖｚがハイレベルにラッチされた後、半導体装置１０の電源を入れ直した場合や、ＭＵＴＥＸ端子を用いて半導体装置１０のリセットを行った場合には、ラッチ信号Ｖｚが再びローレベルに復帰される。
【０２４７】
論理和回路５０６、５０７は、ＰＷＭ変調回路１ｂ（不図示）から入力されるＰＷＭ信号とラッチ回路５０５から入力されるラッチ信号Ｖｚとの否定論理和演算を行い、その演算結果をドライバ回路１ｃに送出する手段である。従って、ラッチ信号Ｖｚがローレベルであるときには、ＰＷＭ信号がドライバ回路１ｃに反転出力され、トランジスタ１ｅ、１ｆがＰＷＭ信号に応じてスイッチングされる。一方、ラッチ信号Ｖｚがハイレベルであるときには、ＰＷＭ信号に依ることなく、ドライバ回路１ｃへの入力信号がローレベルに維持され、トランジスタ１ｅ、１ｆがいずれもオフとされる。
【０２４８】
ロジック回路５０８は、ラッチ信号Ｖｚに応じてトランジスタ５１０のオン／オフ制御を行う手段である。具体的には、ラッチ信号Ｖｚがハイレベルであるときに、トランジスタ５１０をオンとし、ラッチ信号Ｖｚがローレベルであるときに、トランジスタ５１０をオフとする。
【０２４９】
トランジスタ５１０のドレインは、抵抗５０９を介してＯＵＴ１Ｐ端子に接続されている。一方、トランジスタ５１０のソースは、接地端に接続されている。従って、ラッチ信号Ｖｚがハイレベルとなった場合、ＯＵＴ１Ｐ端子は、抵抗５０９及びトランジスタ５１０を介して接地される形となる。
【０２５０】
なお、図６８では、第１チャネルの正相側プッシュプル出力回路（トランジスタ１ｅ、１ｆ）を監視対象とする短絡検出回路のみを例に挙げたが、保護ロジック部５は、その余のプッシュプル出力回路についても、上記と同様の構成から成る短絡検出回路を用いて、各々の短絡検出を行っている。
【０２５１】
次に、上記構成から成る保護ロジック部５の短絡検出動作について、図６９を参照しながら詳細に説明する。
【０２５２】
図６９は、短絡検出動作を説明するためのタイミングチャートであり、上から順に、電圧Ｖｘ、Ｖｙ、Ｖｚを示している。なお、図６９（ａ）は、天絡時の挙動を示しており、図６９（ｂ）は、地絡時の挙動を示している。
【０２５３】
まず、図６９（ａ）を参照しながら、天絡検出動作について説明する。
【０２５４】
ＯＵＴ１Ｐ端子の天絡が生じていない場合、出力電圧Ｖｘ、Ｖｙに位相差（電圧差）は生じないため、コンパレータＣＭＰａ、ＣＭＰｂは、いずれもローレベルを出力する。従って、論理和回路ＯＲａの出力論理はローレベルとなり、ラッチ信号Ｖｚはローレベルに維持される。
【０２５５】
一方、ＯＵＴ１Ｐ端子の天絡が生じると、出力電圧Ｖｘのローレベルは、電源電圧Ｖｃｃに吊られて上昇するが、出力電圧Ｖｙのローレベルは０［Ｖ］近傍となる。このとき、出力電圧Ｖｘのローレベルが閾値電圧Ｖｔｈ１（＝０．１１Ｖｃｃ［Ｖ］）以上である場合には、コンパレータＣＭＰｂの出力論理がハイレベルとなり、論理和回路ＯＲａの出力論理がハイレベルとなる。このような状態が所定のマスク期間に亘って継続されると、ラッチ信号Ｖｚがハイレベルとなって、スピーカ出力がオフラッチされる。
【０２５６】
次に、図６９（ｂ）を参照しながら、地絡検出動作について説明する。
【０２５７】
ＯＵＴ１Ｐ端子の地絡が生じていない場合、出力電圧Ｖｘ、Ｖｙに位相差（電圧差）は生じないため、コンパレータＣＭＰａ、ＣＭＰｂは、いずれもローレベルを出力する。従って、論理和回路ＯＲａの出力論理はローレベルとなり、ラッチ信号Ｖｚはローレベルに維持される。
【０２５８】
一方、ＯＵＴ１Ｐ端子の地絡が生じると、出力電圧Ｖｘのハイレベルは、接地端に引き落とされて下降するが、出力電圧Ｖｙのハイレベルは、電源電圧Ｖｃｃ近傍となる。このとき、出力電圧Ｖｘのハイレベルが閾値電圧Ｖｔｈ２（＝０．８９Ｖｃｃ［Ｖ］）以下である場合には、コンパレータＣＭＰａの出力論理がハイレベルとなり、論理和回路ＯＲａの出力論理がハイレベルとなる。このような状態が所定のマスク期間に亘って継続されると、ラッチ信号Ｖｚがハイレベルとなって、スピーカ出力がオフラッチされる。
【０２５９】
上記したように、本発明に係る短絡検出回路は、パルス信号（出力電圧Ｖｘ）を出力するＯＵＴ１Ｐ端子の短絡検出を行うに際して、パルス信号（出力電圧Ｖｘ）と同期したダミーパルス信号（出力電圧Ｖｙ）を生成し、両信号間に所定の位相差が生じているか否かに応じて、ＯＵＴ１Ｐ端子の短絡検出を行う構成とされている。
【０２６０】
このような構成であれば、出力電圧Ｖｘと所定の閾値電圧とを比較する構成と異なり、出力電圧Ｖｘのスイッチング制御に同期した閾値電圧の切換制御（天絡検出用の閾値電圧と地絡検出用の閾値電圧との切換制御）を要することなく、ＯＵＴ１Ｐ端子の天絡検出と地絡検出を両方とも容易に実現することが可能となる。
【０２６１】
なお、上記の実施形態では、ステレオＤ級パワーアンプＩＣに本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の電源装置（スイッチングレギュレータＩＣ）や駆動装置（モータドライバＩＣ）にも広く適用することが可能である。
【０２６２】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【０２６３】
例えば、上記の説明で用いた各信号の論理は、あくまで例示であって、同様の動作を実現し得る限り、その論理は逆であっても構わない。
【産業上の利用可能性】
【０２６４】
本発明は、例えば、省スペース・低発熱用途向けのステレオＤ級パワーアンプＩＣに好適な技術である。
【図面の簡単な説明】
【０２６５】
【図１】は、本発明に係る半導体装置の一実施形態を示すブロック図である。
【図２】は、半導体装置１０の端子配置図である。
【図３】は、外部端子のピン番号、記号（端子名）、端子電圧、端子説明、及び、内部等価回路を示した対応表（その１）である。
【図４】は、外部端子のピン番号、記号（端子名）、端子電圧、端子説明、及び、内部等価回路を示した対応表（その２）である。
【図５】は、外部端子のピン番号、記号（端子名）、端子電圧、端子説明、及び、内部等価回路を示した対応表（その３）である。
【図６】は、外部端子のピン番号、記号（端子名）、端子電圧、端子説明、及び、内部等価回路を示した対応表（その４）である。
【図７】は、負荷抵抗４［Ω］のスピーカをステレオ動作させる場合のアプリケーション回路図である。
【図８】は、負荷抵抗４［Ω］のスピーカをモノラル動作させる場合のアプリケーション回路図である。
【図９】は、負荷抵抗４［Ω］のスピーカをパラレル駆動によってモノラル動作させる場合のアプリケーション回路図である。
【図１０】は、半導体装置１０の外形寸法図である。
【図１１】は、半導体装置１０のフットプリントの一参考例を示す図である。
【図１２】は、フットプリントの設計値の一例を示す表である。
【図１３】は、半導体装置１０の電気的特性を示す表である。
【図１４】は、半導体装置１０の電源系統図である。
【図１５】は、制御端子の電流制限方法を説明するための図である。
【図１６】は、音声ミュート制御の一例を示すタイミングチャートである。
【図１７】は、ソフトミュート部７の時定数回路を形成するために外付けされるコンデンサＣ２６を示すブロック図である。
【図１８】は、オーディオ入力回路を示す回路図である。
【図１９】は、出力ＬＣフィルタ回路を示す回路図である。
【図２０】は、代表的な負荷インピーダンス時のＬＣフィルタ定数を示す表である。
【図２１】は、出力保護対策の一例を示す回路図である。
【図２２】は、ＢＴＬ形式で接続された出力部を示す回路図である。
【図２３】は、最大出力電力と電源電圧との関係を示す図である。
【図２４】は、最大許容損失Ｐｄ及び接合部温度Ｔｊを考慮したときの連続最大出力電力と電源電圧との関係を示す図である。
【図２５】は、負荷４Ω時における効率−出力電力特性を示す図である。
【図２６】は、周囲温度２５℃時における最大出力電力とパッケージ熱抵抗との関係を示す図である。
【図２７】は、ランプ発振部８の発振周波数を可変制御するために外付けされる抵抗Ｒ２５を示すブロック図である。
【図２８】は、抵抗Ｒ２５の抵抗値とサンプリングクロックの周波数ｆｓとの関係を示す表である。
【図２９】は、マスター／スレーブ接続方法を説明するためのブロック図である。
【図３０】は、ＰＷＭ系バイアス回路用フィルタを示すブロック図である。
【図３１】は、アナログ信号系バイアス回路用フィルタを示すブロック図である。
【図３２】は、保護機能の動作状態一覧表である。
【図３３】は、電源瞬断検出回路の一構成例を示す回路図である。
【図３４】は、ＶＣＣＡ電源電圧、ＶＨＯＬＤ端子電圧、及び、電源瞬断検出電圧の関係を示す一覧表である。
【図３５】は、ワーニング出力端子の状態を示す表である。
【図３６】は、エラー出力端子の状態を示す表である。
【図３７】は、出力電力制限設定用の外付け部品を示すブロック図である。
【図３８】は、出力電力制限機能を使用した時のスピーカ出力波形を示す図である。
【図３９】は、出力電力制限値の一設定例を示す表である。
【図４０】は、マイコン使用時における電源オン／オフシーケンスを説明するためのタイミングチャートである。
【図４１】は、ミュート制御回路の一構成例を示す回路図である。
【図４２】は、マイコン非使用時における電源オン／オフシーケンスを説明するためのタイミングチャートである。
【図４３】は、レイヤ１のシルクパターンレイアウト例を示すトップ面視図である。
【図４４】は、レイヤ１の配線パターンレイアウト例を示すトップ面視図である。
【図４５】は、レイヤ２のシルクパターンレイアウト例を示すトップ面視図である。
【図４６】は、レイヤ２の配線パターンレイアウト例を示すトップ面視図である。
【図４７】は、デモボード回路図である。
【図４８】は、最も優先される部品配置を説明するための図である。
【図４９】は、２番目に優先される部品配置を説明するための図である。
【図５０】は、ＧＮＤ配線の分類を示すブロック図である。
【図５１】は、電源配線の一例を示す回路図である。
【図５２】は、ＴＨＤ＋Ｎと出力電力との関係を示す相関図である。
【図５３】は、ＴＨＤ＋Ｎと周波数との関係を示す相関図である。
【図５４】は、電圧利得と周波数との関係を示す相関図である。
【図５５】は、クロストークと周波数との関係を示す相関図である。
【図５６】は、クロストークと出力電力との関係を示す相関図である。
【図５７】は、出力電力と電源電圧との関係を示す相関図である。
【図５８】は、効率と出力電力との関係を示す相関図である。
【図５９】は、消費電流と出力電力との関係を示す相関図である。
【図６０】は、消費電流と電源電圧との関係を示す相関図である。
【図６１】は、出力雑音電圧のＦＦＴと周波数との関係を示す相関図である。
【図６２】は、ソフトミュート解除時の波形を示すタイミングチャートである。
【図６３】は、ソフトミュート動作時の波形を示すタイミングチャートである。
【図６４】は、電源瞬断時の波形を示すタイミングチャートである。
【図６５】は、電源瞬断時の波形を示すタイミングチャートである。
【図６６】は、パワーオフ検知部６、ソフトミュート部７、及び、入力増幅回路１ａ（ないしは２ａ）の一構成例を示す回路図である。
【図６７】は、駆動電流Ｉ１、Ｉ２の相関関係を示す図である。
【図６８】は、保護ロジック部５の一構成例を示す回路図である。
【図６９】は、短絡検出動作を説明するためのタイミングチャートである。
【符号の説明】
【０２６６】
１、２    第１、第２のＤ級パワーアンプ部
１ａ、２ａ    入力増幅回路
１ｂ、２ｂ    ＰＷＭ変調回路
１ｃ、２ｃ    正相側ドライバ回路
１ｄ、２ｄ    逆相側ドライバ回路
１ｅ、１ｆ、２ｅ、２ｆ    正相側プッシュプル出力回路（ＮＦＥＴ）
１ｇ、１ｈ、２ｇ、２ｈ    逆相側プッシュプル出力回路（ＮＦＥＴ）
１ｉ、２ｉ    正相側ブートストラップダイオード
１ｊ、２ｊ    逆相側ブートストラップダイオード
３    パワーリミット部
４    ミュート制御部
５    保護ロジック部
６    パワーオフ検知部
７    ソフトミュート部
８    ランプ発振部
９    クロック制御部
１０    半導体装置（ステレオＤ級パワーアンプＩＣ）
１０１、１０２    抵抗
１０３、１０４    オペアンプ
５０１、５０２    ダミープッシュプル出力回路（ＰＦＥＴ、ＮＦＥＴ）
５０３    位相比較回路
５０４    マスク回路
５０５    ラッチ回路
５０６、５０７    否定論理和回路
５０８    ロジック回路
５０９    抵抗
５１０    Ｎチャネル型ＭＯＳ電界効果トランジスタ
６０１    Ｐチャネル型ＭＯＳ電界効果トランジスタ
６０２    抵抗
６０３    インバータ
７０１、７０２    定電流源
７０３、７０４    スイッチ
７０５    抵抗
７０６    Ｎチャネル型ＭＯＳ電界効果トランジスタ
７０７    定電流源
７０８    セレクタ
Ｒａ〜Ｒｈ    抵抗
ＣＭＰａ、ＣＭＰｂ    コンパレータ
ＯＲａ    論理和回路
【図１】
2009130660.tif 000011
【図２】
2009130660.tif 000012
【図３】
2009130660.tif 000013
【図４】
2009130660.tif 000014
【図５】
2009130660.tif 000015
【図６】
2009130660.tif 000016
【図７】
2009130660.tif 000017
【図８】
2009130660.tif 000018
【図９】
2009130660.tif 000019
【図１０】
2009130660.tif 000020
【図１１】
2009130660.tif 000021
【図１２】
2009130660.tif 000022
【図１３】
2009130660.tif 000023
【図１４】
2009130660.tif 000024
【図１５】
2009130660.tif 000025
【図１６】
2009130660.tif 000026
【図１７】
2009130660.tif 000027
【図１８】
2009130660.tif 000028
【図１９】
2009130660.tif 000029
【図２０】
2009130660.tif 000030
【図２１】
2009130660.tif 000031
【図２２】
2009130660.tif 000032
【図２３】
2009130660.tif 000033
【図２４】
2009130660.tif 000034
【図２５】
2009130660.tif 000035
【図２６】
2009130660.tif 000036
【図２７】
2009130660.tif 000037
【図２８】
2009130660.tif 000038
【図２９】
2009130660.tif 000039
【図３０】
2009130660.tif 000040
【図３１】
2009130660.tif 000041
【図３２】
2009130660.tif 000042
【図３３】
2009130660.tif 000043
【図３４】
2009130660.tif 000044
【図３５】
2009130660.tif 000045
【図３６】
2009130660.tif 000046
【図３７】
2009130660.tif 000047
【図３８】
2009130660.tif 000048
【図３９】
2009130660.tif 000049
【図４０】
2009130660.tif 000050
【図４１】
2009130660.tif 000051
【図４２】
2009130660.tif 000052
【図４３】
2009130660.tif 000053
【図４４】
2009130660.tif 000054
【図４５】
2009130660.tif 000055
【図４６】
2009130660.tif 000056
【図４７】
2009130660.tif 000057
【図４８】
2009130660.tif 000058
【図４９】
2009130660.tif 000059
【図５０】
2009130660.tif 000060
【図５１】
2009130660.tif 000061
【図５２】
2009130660.tif 000062
【図５３】
2009130660.tif 000063
【図５４】
2009130660.tif 000064
【図５５】
2009130660.tif 000065
【図５６】
2009130660.tif 000066
【図５７】
2009130660.tif 000067
【図５８】
2009130660.tif 000068
【図５９】
2009130660.tif 000069
【図６０】
2009130660.tif 000070
【図６１】
2009130660.tif 000071
【図６２】
2009130660.tif 000072
【図６３】
2009130660.tif 000073
【図６４】
2009130660.tif 000074
【図６５】
2009130660.tif 000075
【図６６】
2009130660.tif 000076
【図６７】
2009130660.tif 000077
【図６８】
2009130660.tif 000078
【図６９】
2009130660.tif 000079