(57)【要約】【課題】  同期信号を与えたときの出力電圧のアンダーシュートを抑制することができ、安定した出力電圧を出力することができる信頼性の向上された外部信号同期型のスイッチング電源装置を提供する。【解決手段】  同期信号の、立ち上がりを検出する同期回路部１２と、同期回路部１２の検出結果に応じて三角波信号の波形および中心レベルを変化させて出力する三角波生成部３と、出力電圧Ｖｏｕｔに応じた帰還電圧との差の誤差信号を出力するエラーアンプＥｒｒＡｍｐと、三角波生成部３からの三角波信号および誤差増幅器からの誤差信号を比較し、比較信号を出力する比較器ＰＷＭＣｍｐと、比較信号に応じてＮＭＯＳトランジスタＭ１，Ｍ２のスイッチング態様を交互に切り換える電力供給回路と、同期回路部１２への同期信号の入力が開始されたとき、エラーアンプＥｒｒＡｍｐが出力する誤差信号を予め定める信号レベルにクランプさせるクランプ回路部２０とを含む。【選択図】      図３
2009130946.tif 000002
【特許請求の範囲】
【請求項１】
外部から与えられる同期信号の、立ち上がりまたは立下りを検出する同期回路部と、
三角波信号を出力可能であって、前記同期回路部の検出結果に応じて、前記三角波信号の波形および中心レベルを変化させて出力する三角波生成部と、
出力電圧を設定するための指令電圧と、前記出力電圧に応じた帰還電圧との差の誤差信号を出力する誤差増幅器と、
三角波生成部からの三角波信号および誤差増幅器からの誤差信号を比較し、比較信号を出力する比較回路と、
電源およびグランド間に直列接続された２個のスイッチ素子を有し、２個のスイッチ素子の間から前記負荷に前記電力を供給し、比較信号に応じて前記スイッチ素子のスイッチング態様を交互に切り換える電力供給回路と、
同期回路部への同期信号の入力が開始されたとき、誤差増幅器が出力する誤差信号を予め定める信号レベルにクランプさせるクランプ回路と、を含むことを特徴とする外部信号同期型のスイッチング電源装置。
【請求項２】
前記クランプ回路は、同期信号の最初の立ち上がりもしくは立下りを検出すると、誤差増幅器が出力する誤差信号を予め定める信号レベルにクランプさせることを特徴とする請求項１記載の外部信号同期型のスイッチング電源装置。
【請求項３】
前記クランプ回路は、
同期信号がアノードに与えられるダイオードと、
前記ダイオードのカソードおよびグランド間にそれぞれ並列に接続される第１抵抗素子および第１コンデンサと、
前記ダイオードのカソードに直列に接続される第２コンデンサと、
前記第２コンデンサの前記ダイオードが接続される端子とは反対側の端子に一端が接続される第２抵抗素子と、
第２抵抗素子の他端にベースが接続され、コレクタが誤差増幅器の出力部分に接続されるバイポーラトランジスタと、
前記バイポーラトランジスタのベースおよびエミッタ間に接続される第３抵抗素子と、
前記バイポーラトランジスタのエミッタおよびグランド間に接続される電圧源とを含むことを特徴とする請求項２記載の外部信号同期型のスイッチング電源装置。
【請求項４】
前記クランプ回路は、同期信号の１パルス分の波形に応じて、誤差増幅器が出力する誤差信号を予め定める信号レベルにクランプさせることを特徴とする請求項１記載の外部信号同期型のスイッチング電源装置。
【請求項５】
前記クランプ回路は、
入力部および出力部を備え、入力部に同期信号の１パルス分の波形が入力されると、出力部を予め定める電位に保持し、１パルス分の波形が入力された後、予め定める期間内に再び１パルス分の波形が入力されると、出力部を予め定める電位に維持するトリガ回路と、
出力部に一端が接続される第２抵抗素子と、
第２抵抗素子の他端にベースが接続され、コレクタが誤差増幅器の出力部分に接続されるバイポーラトランジスタと、
前記バイポーラトランジスタのベースおよびエミッタ間に接続される第３抵抗素子と、
前記バイポーラトランジスタエミッタおよびグランド間に接続される電圧源とを含むことを特徴とする請求項４記載の外部信号同期型のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部信号同期型のスイッチング電源装置に関する。
【背景技術】
【０００２】
図１は、従来の外部信号同期型のスイッチング電源装置１（以下、単にスイッチング電源装置という）の構成を示す回路図である。スイッチング電源装置１は、同期回路部２と、三角波生成部３と、スイッチング電源部４とを含んで構成される。同期回路部２は、コンデンサＣ１と抵抗素子Ｒ１とによって形成される微分回路５と、ダイオードＤと、同期信号の立ち上がりエッジを検出する検出回路７とを含んで構成される。
【０００３】
微分回路５の入力は、同期信号が与えられる入力端子６に接続され、微分回路５の出力は、ダイオードＤのアノードに接続される。検出回路７は、バイポーラトランジスタＴ１と、２つの抵抗素子Ｒ２，Ｒ３と、電圧源Ｖｃとを含んで構成される。バイポーラトランジスタＴ１のベースには、抵抗素子Ｒ２，Ｒ３の一端がそれぞれ接続され、抵抗素子Ｒ２の他端はダイオードＤのカソードに接続され、抵抗素子Ｒ３の他端はバイポーラトランジスタＴ１のエミッタに接続される。バイポーラトランジスタＴ１のエミッタには、電圧源Ｖｃの陽極が接続され、電圧源Ｖｃの負極は、グランドに接続される。
【０００４】
三角波生成部３は、コンデンサＣ２と、２つの電流源Ｉ１，Ｉ２と、スイッチ素子ＳＷと、２つの比較器ＯＰ１，ＯＰ２と、リセット・セット・フリップフロップ（以下、ＲＳフリップフロップという）ＦＦと、２つの電圧源Ｖａ，Ｖｂとを含んで構成される。
【０００５】
コンデンサＣ２は、バイポーラトランジスタＴ１のコレクタとグランド間に接続される。電流源Ｉ１，Ｉ２は、スイッチ素子ＳＷを介して直列に接続され、電流源Ｉ１とスイッチ素子ＳＷとの間の部位にバイポーラトランジスタＴ１のコレクタが接続される。電流源Ｉ２のスイッチ素子ＳＷと接続される端子とは反対側の端子は、グランドに接続される。
【０００６】
ＲＳフリップフロップＦＦは、スイッチ素子ＳＷの開閉動作を制御する。ＲＳフリップフロップＦＦのＱピンからの出力信号が「１」のときに、スイッチ素子ＳＷが閉じ、Ｑピンからの出力信号が「０」のときに、スイッチ素子ＳＷが開く。
【０００７】
比較器ＯＰ１の出力端子は、ＲＳフリップフロップＦＦのＲピンに接続され、比較器ＯＰ２の出力端子は、ＲＳフリップフロップＦＦのＳピンに接続される。比較器ＯＰ１の非反転入力端子は、電圧源Ｖａの陽極に接続され、電圧源Ｖａの負極はグランドに接続される。電圧源Ｖａの電圧をＶａとし、電圧源Ｖｂの電圧をＶｂとし、電圧源Ｖｃの電圧をＶｃとすると、Ｖａ、ＶｂおよびＶｃの関係は、Ｖａ＞Ｖｂ＞Ｖｃである。Ｖｂは、規定の出力電圧にあった形になるように、出力制御をかける電圧に選ばれる。後述するエラーアンプＥｒｒＡｍｐの出力がＶｂよりも低下し過ぎている場合には、フィードバック制御によってＶｂまで引き上げられることになる。
【０００８】
比較器ＯＰ１の反転入力端子は、電流源Ｉ１とスイッチ素子ＳＷとの間の部位に接続される。比較器ＯＰ２の非反転入力端子は、比較器ＯＰ１の反転入力端子に接続され、比較器ＯＰ２の反転入力端子は、電圧源Ｖｂの陽極に接続され、電圧源Ｖｂの負極はグランドに接続される。
【０００９】
比較器ＯＰ１の反転入力端子および比較器ＯＰ２の非反転入力端子に印加される電圧をＶｘとしたとき、Ｖａ＞Ｖｘ＞Ｖｂのときは、比較器ＯＰ１が「０」を表す信号を出力し、比較器ＯＰ２が「１」を表す信号を出力する。またＶｘ＞Ｖａ＞Ｖｂのときは、比較器ＯＰ１が「１」を表す信号を出力し、比較器ＯＰ２が「１」を表す信号を出力する。Ｖａ＞Ｖｂ＞Ｖｘのときは、比較器ＯＰ１が「１」を表す信号を出力し、比較器ＯＰ２が「０」を表す信号を出力する。
【００１０】
スイッチング電源部４は、抵抗素子Ｒ４，Ｒ５、コンデンサＣ３、エラーアンプ（オペアンプ）ＥｒｒＡｍｐ、比較器ＰＷＭＣｍｐ、インバータ素子Ｉｎ、トランジスタＭ１，Ｍ２、およびコイルＬを有している。スイッチング電源部４は、コイルＬから出力される出力電圧Ｖｏｕｔを抵抗素子Ｒ４，Ｒ５で分圧し、エラーアンプＥｒｒＡｍｐの非反転入力端子に入力する。エラーアンプＥｒｒＡｍｐは、誤差増幅器を構成し、分圧された出力電圧Ｖｏｕｔと指令電圧ＶＲＥＦとの差を出力する。
【００１１】
比較器ＰＷＭＣｍｐは、エラーアンプＥｒｒＡｍｐから出力される誤差信号と、三角波生成部から出力される発振電圧Ｖｏｓｃとが入力され、これらの大小を比較する。比較器ＰＷＭＣｍｐの反転入力端子は、エラーアンプＥｒｒＡｍｐの出力端子に接続され、比較器ＰＷＭＣｍｐの非反転入力端子は、比較器ＯＰ１の非反転入力端子および比較器ＯＰ２の反転入力端子に接続される。
【００１２】
比較器ＰＷＭＣｍｐは、比較結果をインバータ素子ＩｎおよびトランジスタＭ１に出力し、ソースに電源からの電圧Ｖｉｎが印加されるＮＭＯＳトランジスタＭ１と、ＮＭＯＳトランジスタＭ１のドレインにソースが接続されるＮＭＯＳトランジスタＭ２とのスイッチング態様を制御する。比較器ＰＷＭＣｍｐの出力端子は、インバータ素子Ｉｎの入力端子と、ＮＭＯＳトランジスタＭ１のゲートとに接続される。インバータ素子Ｉｎの出力端子は、ＮＭＯＳトランジスタＭ２のゲートに接続される。ＮＭＯＳトランジスタＭ１のドレインおよびＮＭＯＳトランジスタＭ２のソースには、コイルＬの一端が接続され、コイルＬの他端には、コンデンサＣ３と、直列接続された抵抗素子Ｒ４，Ｒ５とが並列に接続される。
【００１３】
図２は、外部信号同期型のスイッチング電源装置１の各部の電圧値を計測して示す波形図である。図２のグラフにおいて、横軸は時刻を表し、縦軸は電圧を表す。同期信号をＶｃｌｋで表し、微分回路５の出力電圧をＶ１で表し、バイポーラトランジスタＴ１のベースの電圧をＶ２で表し、電圧源Ｖａ，Ｖｂ，Ｖｃの出力電圧をそれぞれＶａ，Ｖｂ，Ｖｃで表し、三角波生成部３の出力電圧をＶｃｔで表し、エラーアンプＥｒｒＡｍｐの出力電圧をＶｆｂで表し、ＮＭＯＳトランジスタＭ１のドレインおよびＮＭＯＳトランジスタＭ２のソースにおける電圧をＶｓｗで表し、外部信号同期型のスイッチング電源装置１の出力電圧をＶｏｕｔで表す。
【００１４】
スイッチング電源装置１では、外部から同期信号が与えられていない状態（以下、フリーラン状態という）から、外部から同期信号が与えられる状態に、時刻ｔ１で移行するときに、三角波生成部３から出力される三角波信号の中心レベルがシフトすることによって、シフトした三角波信号とエラーアンプＥｒｒＡｍｐの出力電圧Ｖｆｂとの間の相関が変化してしまう。比較器ＰＷＭＣｍｐは、三角波信号とエラーアンプＥｒｒＡｍｐの出力電圧Ｖｆｂとを比較して、パルス波形を出力するが、三角波信号の中心レベルが急に低下してしまうと、パルス波形を出力しなくなってしまう。これはエラーアンプＥｒｒＡｍｐの出力の応答遅れのために生じる現象であり、時間が経過するとエラーアンプＥｒｒＡｍｐの出力が安定して、再び比較器ＰＷＭＣｍｐがパルス波形を出力するようになる。このように、スイッチング電源装置１では、時刻ｔ１が経過した後、スイッチング電源部４におけるトランジスタＭ１，Ｍ２のスイッチング動作が行われない期間が発生して、矢符Ａで示すように、出力電圧Ｖｏｕｔがアンダーシュートと呼ばれる形で、不所望に低下してしまう。これに伴って、スイッチング電源装置１の出力電圧が供給されている出力負荷が誤動作するおそれがある。
【００１５】
特許文献１〜３には、それぞれスイッチング電源についての発明が記載されているが、外部の同期信号に同期させてスイッチングを行う同期整流型のスイッチング電源については、全く開示されていない。
【００１６】
【特許文献１】特開平７−２２７０８２号公報
【特許文献２】特開２００７−２８７３２号公報
【特許文献３】特開２００６−９４５７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
したがって本発明の目的は、同期信号を与えたときの出力電圧のアンダーシュートを抑制することができ、安定した出力電圧を出力することができる信頼性の向上された外部信号同期型のスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１８】
本発明（１）は、外部から与えられる同期信号の、立ち上がりまたは立下りを検出する同期回路部と、
三角波信号を出力可能であって、前記同期回路部の検出結果に応じて、前記三角波信号の波形および中心レベルを変化させて出力する三角波生成部と、
出力電圧を設定するための指令電圧と、前記出力電圧に応じた帰還電圧との差の誤差信号を出力する誤差増幅器と、
三角波生成部からの三角波信号および誤差増幅器からの誤差信号を比較し、比較信号を出力する比較回路と、
電源およびグランド間に直列接続された２個のスイッチ素子を有し、２個のスイッチ素子の間から前記負荷に前記電力を供給し、比較信号に応じて前記スイッチ素子のスイッチング態様を交互に切り換える電力供給回路と、
同期回路部への同期信号の入力が開始されたとき、誤差増幅器が出力する誤差信号を予め定める信号レベルにクランプさせるクランプ回路と、を含むことを特徴とする外部信号同期型のスイッチング電源装置である。
【発明の効果】
【００１９】
本発明によれば、クランプ回路が、同期回路部への同期信号の入力が開始されたとき、誤差増幅器が出力する誤差信号を予め定める信号レベルにクランプすることによって、三角波生成部からの三角波信号と、誤差増幅器からの誤差信号との相関関係が急激に変化してしまうことが抑制され、比較回路の出力を安定化することができ、これによって出力電圧がアンダーシュートと呼ばれる形で、不所望に低下してしまうことが抑制される。したがって、安定した出力電圧を出力することができる信頼性の向上された外部信号同期型のスイッチング電源装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
図３は、本発明の実施の一形態の外部信号同期型のスイッチング電源装置（以下、スイッチング電源装置という）１１の構成を示す回路図である。スイッチング電源装置１１は、同期回路部１２と、三角波生成部１３と、スイッチング電源部１４と、クランプ回路部２０とを含んで構成される。
【００２１】
同期回路部１２は、外部から与えられる同期信号の、立ち上がりまたは立下りを検出する。同期回路部１２は、コンデンサＣ１と抵抗素子Ｒ１とによって形成される微分回路１５と、ダイオードＤ１と、同期信号の立ち上がりエッジを検出する検出回路１７とを含んで構成される。微分回路１５の入力は、入力端子１６に接続され、微分回路１５の出力は、ダイオードＤ１のアノードに接続される。検出回路１７は、バイポーラトランジスタＴ１と、２つの抵抗素子Ｒ２，Ｒ３と、電圧源Ｖｃとを含んで構成される。バイポーラトランジスタＴ１のベースには、抵抗素子Ｒ２，Ｒ３の一端がそれぞれ接続され、抵抗素子Ｒ２の他端はダイオードＤ１のカソードに接続され、抵抗素子Ｒ３の他端はバイポーラトランジスタＴ１のエミッタに接続される。バイポーラトランジスタＴ１のエミッタには、電圧源Ｖｃの陽極が接続され、電圧源Ｖｃの負極は、グランドに接続される。
【００２２】
三角波生成部３は、三角波信号を出力可能であって、同期回路部２の検出結果に応じて、三角波信号の波形および中心レベルを変化させて出力する。三角波生成部３は、コンデンサＣ２と、２つの電流源Ｉ１，Ｉ２と、スイッチ素子ＳＷと、リセット・セット・フリップフロップ（以下、ＲＳフリップフロップという）ＦＦと、２つの比較器ＯＰ１，ＯＰ２と、２つの電圧源Ｖａ，Ｖｂとを含んで構成される。
【００２３】
コンデンサＣ２は、バイポーラトランジスタＴ１のコレクタとグランド間に接続される。電流源Ｉ１，Ｉ２は、スイッチ素子ＳＷを介して直列に接続され、電流源Ｉ１とスイッチ素子ＳＷとの間の部位にバイポーラトランジスタＴ１のコレクタが接続される。ここで、電流源Ｉ１に流れる電流をＩとし、電流源Ｉ２に流れる電流を、２×Ｉとしている。
【００２４】
ＲＳフリップフロップＦＦは、スイッチ素子ＳＷの開閉動作を制御する。ＲＳフリップフロップＦＦのＱピンからの出力信号が「１」のときに、スイッチ素子ＳＷが閉じ、Ｑピンからの出力信号が「０」のときに、スイッチ素子ＳＷが開く。
【００２５】
比較器ＯＰ１の出力端子は、ＲＳフリップフロップＦＦのＲピンに接続され、比較器ＯＰ２の出力端子は、ＲＳフリップフロップＦＦのＳピンに接続される。比較器ＯＰ１の非反転入力端子は、電圧源Ｖａの陽極に接続され、電圧源Ｖａの負極はグランドに接続される。比較器ＯＰ１の反転入力端子は、電流源Ｉ１とスイッチ素子ＳＷとの間の部位に接続される。比較器ＯＰ２の非反転入力端子は、比較器ＯＰ１の反転入力端子に接続され、比較器ＯＰ２の反転入力端子は、電圧源Ｖｂの陽極に接続され、電圧源Ｖｂの負極はグランドに接続される。電圧源Ｖａの電圧をＶａとし、電圧源Ｖｂの電圧をＶｂとし、電圧源Ｖｃの電圧をＶｃとすると、Ｖａ、ＶｂおよびＶｃの関係は、Ｖａ＞Ｖｂ＞Ｖｃである。Ｖｂは、規定の出力電圧にあった形になるように、出力制御をかける電圧に選ばれる。後述するエラーアンプＥｒｒＡｍｐの出力がＶｂよりも低下し過ぎている場合には、フィードバック制御によってＶｂまで引き上げられることになる。
【００２６】
比較器ＯＰ１の反転入力端子および比較器ＯＰ２の非反転入力端子に印加される電圧をＶｘとしたとき、Ｖａ＞Ｖｘ＞Ｖｂのときは、比較器ＯＰ１が「０」を表す信号を出力し、比較器ＯＰ２が「１」を表す信号を出力する。またＶｘ＞Ｖａ＞Ｖｂのときは、比較器ＯＰ１が「１」を表す信号を出力し、比較器ＯＰ２が「１」を表す信号を出力する。Ｖａ＞Ｖｂ＞Ｖｘのときは、比較器ＯＰ１が「１」を表す信号を出力し、比較器ＯＰ２が「０」を表す信号を出力する。
【００２７】
スイッチング電源部１４は、三角波生成部３からの三角波信号に応じた電力を出力端子１８から出力する。スイッチング電源部１４は、誤差増幅器であるエラーアンプ（オペアンプ）ＥｒｒＡｍｐと、比較回路である比較器ＰＷＭＣｍｐと、電力供給回路を構成するインバータ素子Ｉｎ、トランジスタＭ１，Ｍ２、およびコイルＬとを含んで構成される。さらにスイッチング電源部１４は、抵抗素子Ｒ４，Ｒ５およびコンデンサＣ３を含んで構成される。
【００２８】
スイッチング電源部１４は、コイルＬから出力される出力電圧Ｖｏｕｔを抵抗素子Ｒ４，Ｒ５で分圧し、エラーアンプＥｒｒＡｍｐの非反転入力端子に入力する。エラーアンプＥｒｒＡｍｐは、出力電圧を設定するための指令電圧ＶＲＥＦと、出力電圧Ｖｏｕｔに応じた帰還電圧（出力電圧Ｖｏｕｔが抵抗素子Ｒ４，Ｒ５によって分圧された電圧）との差の誤差信号を出力する。
【００２９】
比較器ＰＷＭＣｍｐは、三角波生成部１３からの三角波信号およびエラーアンプＥｒｒＡｍｐからの誤差信号を比較し、比較信号を出力する。すなわち比較器ＰＷＭＣｍｐには、エラーアンプＥｒｒＡｍｐから出力される誤差信号と、三角波生成部３から出力される三角波信号とが入力され、これらの大小を比較する。比較器ＰＷＭＣｍｐの反転入力端子は、エラーアンプＥｒｒＡｍｐの出力端子に接続され、比較器ＰＷＭＣｍｐの非反転入力端子は、比較器ＯＰ１の非反転入力端子および比較器ＯＰ２の反転入力端子に接続される。
【００３０】
電力供給回路は、電源およびグランド間に直列接続された２個のスイッチ素子であるＮＭＯＳトランジスタＭ１，Ｍ１を有し、２個のＮＭＯＳトランジスタＭ１，Ｍ１が相互に接続される接続部位から負荷に電力を供給し、比較器ＰＷＭＣｍｐの比較信号に応じてＮＭＯＳトランジスタＭ１，Ｍ１のスイッチング態様を交互に切り換える。具体的には、比較器ＰＷＭＣｍｐは、比較結果をインバータ素子ＩｎおよびＮＭＯＳトランジスタＭ１に出力し、ソースに電源からの電圧Ｖｉｎが印加されるＮＭＯＳトランジスタＭ１と、ＮＭＯＳトランジスタＭ１のドレインにソースが接続されるＮＭＯＳトランジスタＭ２とのスイッチング態様を制御する。比較器ＰＷＭＣｍｐの出力端子は、インバータ素子Ｉｎの入力端子と、ＮＭＯＳトランジスタＭ１のゲートとに接続される。インバータ素子Ｉｎの出力端子は、ＮＭＯＳトランジスタＭ２のゲートに接続される。ＮＭＯＳトランジスタＭ１のドレインおよびＮＭＯＳトランジスタＭ２のソースには、コイルＬの一端が接続され、コイルＬの他端には、コンデンサＣ３と、直列接続された抵抗素子Ｒ４，Ｒ５とが並列に接続される。
【００３１】
以上の回路構成とすることによって、指令電圧ＶＲＥＦに応じた出力電圧ＶｏｕｔがコイルＬを介して出力端子１８に出力される。なお、出力電圧Ｖｏｕｔは、次式（１）で示される。
Ｖｏｕｔ＝｛１＋（Ｒ４／Ｒ５）｝×ＶＲＥＦ                       …（１）
【００３２】
なお式（１）のＲ４，Ｒ５は、抵抗素子Ｒ４，Ｒ５の抵抗値、ＶＲＥＦは、指令電圧ＶＲＥＦの電圧値である。
【００３３】
クランプ回路部２０は、同期信号の最初の立ち上がり検出すると、エラーアンプＥｒｒＡｍｐが出力する誤差信号を予め定める信号レベルにクランプさせる。クランプ回路部２０は、最初の信号、すなわち同期信号の最初の立ち上がりのみを検知し、その後の信号については検知しない。本実施の形態では、クランプ回路部２０は、同期信号の最初の立ち上がりを検出しているが、本発明の実施の他の形態では、クランプ回路部２０は同期信号の最初の立下りのみを検出し、その後の信号については検知しない構成としてもよい。
【００３４】
具体的には、クランプ回路部２０は、ダイオードＤ２と、第１抵抗素子である抵抗素子Ｒ６と、第１コンデンサであるコンデンサＣ３と、第２コンデンサであるコンデンサＣ５と、第２抵抗素子である抵抗素子Ｒ７と、バイポーラトランジスタＴ２と、第３抵抗素子である抵抗素子Ｒ８と、電圧源Ｖｄとを含んで構成される。ダイオードＤ２のアノードには、外部から与えられる同期信号が与えられる。抵抗素子Ｒ６とコンデンサＣ３とは、ダイオードＤ２のカソードおよびグランド間にそれぞれ並列に接続される。コンデンサＣ５は、ダイオードＤ２のカソードに直列に接続される。抵抗素子Ｒ７は、コンデンサＣ５のダイオードＤ２が接続される端子とは反対側の端子に一端が接続される。
【００３５】
またバイポーラトランジスタＴ２のベースは、抵抗素子Ｒ７の他端に接続され、そのコレクタはエラーアンプＥｒｒＡｍｐの出力端子に接続される。抵抗素子Ｒ８は、バイポーラトランジスタＴ２のベースおよびエミッタ間に接続される。電圧源Ｖｄは、バイポーラトランジスタＴ２のエミッタおよびグランド間に接続され、その陽極が前記エミッタに接続され、その負極が電圧源Ｖｃの陽極に接続される。
【００３６】
図４は、スイッチング電源装置１１の各部の電圧値を計測して示す波形図である。図４のグラフにおいて、横軸は時刻を表し、縦軸は電圧を表す。同期信号をＶｃｌｋで表し、微分回路５の出力電圧をＶ１で表し、バイポーラトランジスタＴ１のベースの電圧をＶ２で表し、ダイオードＤ２のカソードと、コンデンサＣ４の接続部位の電圧をＶ３で表し、バイポーラトランジスタＴ２のベースの電圧をＶ４で表し、電圧源Ｖａ，Ｖｂ，Ｖｃ，Ｖｄの出力電圧をそれぞれＶａ，Ｖｂ，Ｖｃ，Ｖｄで表し、三角波生成部の出力電圧をＶｃｔで表し、エラーアンプＥｒｒＡｍｐの出力電圧をＶｆｂで表し、ＮＭＯＳトランジスタＭ１のドレインおよびＮＭＯＳトランジスタＭ２のソースにおける電圧をＶｓｗで表し、外部信号同期型のスイッチング電源装置１の出力電圧をＶｏｕｔで表す。
【００３７】
Ｖ３は、同期信号の立ち上がりエッジをコンデンサＣ４によって拾って、保持した電圧である。したがって、その電圧はコンデンサＣ４で維持されるが、時間が経過すると低下する。しかしながら、コンデンサＣ４に維持される電圧が低下してしまう前に、次の同期信号のパルス波形が入力されることによって、再びコンデンサＣ４に電荷が蓄積される。これによって、図４のＶ３の電圧レベルは、同期信号が与えられている間は、ハイレベルが維持される。
【００３８】
図４に示すように、スイッチング電源装置１１では、フリーラン状態から、外部から同期信号が与えられる状態に移行するとき、すなわち時刻ｔ１で同期信号が立ち上がると、コンデンサＣ４に電荷が蓄積され、バイポーラトランジスタＴ２のベースおよびエミッタ間に電圧が印加されることによって、バイポーラトランジスタＴ２のソースおよびエミッタ間が導通する。これによって、エラーアンプＥｒｒＡｍｐの出力電圧ＶｆｂがＶｃ＋Ｖｄにクランプされることになる。Ｖ４は時刻ｔ１でその電圧が高くなった後、徐々に低下し、これに伴ってバイポーラトランジスタＴ２のソースおよびエミッタ間が非導通となる。Ｖｃ＋Ｖｄは、Ｖｂにほぼ等しくなるように選ばれている。このように、三角波生成部３から出力される三角波信号の中心レベルがシフトしても、エラーアンプＥｒｒＡｍｐが出力する誤差信号を予め定める信号レベル（Ｖｄ＋Ｖｃ）にクランプされるので、エラーアンプＥｒｒＡｍｐ自体は応答遅れを生じていても、比較器ＰＷＭＣｍｐから見ると、応答遅れが生じていないように動作させることができる。
【００３９】
これによって、三角波信号の中心レベルが急に低下してしまっても、比較器ＰＷＭＣｍｐがパルス波形を出力しなくなってしまうことが防止されるので、スイッチング電源装置１１では、図１に示す従来の技術のスイッチング電源装置１１とは異なり、時刻ｔ１が経過した後のしばらくの期間、スイッチング電源部４におけるトランジスタＭ１，Ｍ２のスイッチング動作が行われないというような不具合が発生しないので、出力電圧Ｖｏｕｔのアンダーシュートが抑制される。したがって、安定した出力電圧を出力することができるので、スイッチング電源装置１１の出力電圧が供給されている負荷が誤動作するおそれがなく、信頼性の向上されたスイッチング電源装置１１を提供することができる。
【００４０】
スイッチング電源装置１１は、たとえば車両に搭載されて用いられ、負荷としては、たとえばオーディオ機器およびカーナビゲーション機器などが接続される。たとえば、負荷がオーディオ機器であるとすると、通常は同期信号を与えないフリーラン状態とし、すなわち入力端子１６に与えられる信号レベルをローレベルにしておき、三角波生成部１３によって規定されるフリーラン周波数でＮＭＯＳトランジスタＭ１，Ｍ２をスイッチングして、予め定めるＡＭ（Amplitude Modulation）周波数の放送を受信して聞くときだけ、ＡＭ周波数にノイズが載らないようなスイッチング周波数となるように、同期信号を入力端子に与える。この場合、三角波信号の周波数は、３５０ｋＨｚ以上に選ばれ、同期信号によって、三角波信号の周波数が±２０ｋＨｚの範囲外となるように、周波数をずらすと、ＡＭ周波数にノイズが載ってしまうことを抑制することができる。
【００４１】
図５は、本発明の他の実施の形態のスイッチング電源装置３１の構成を示す回路図である。本実施の形態のスイッチング電源装置３１は、前述した図３に示す実施の形態のスイッチング電源装置１１に類似し、クランプ回路部４０の構成が異なるのみであるので、同様の構成には同様の参照符号を付してその説明を省略する。
【００４２】
クランプ回路部４０は、同期信号の１パルス分の波形に応じて、エラーアンプＥｒｒＡｍｐが出力する誤差信号を予める信号レベルにクランプさせる。具体的には、クランプ回路部４０は、１ショットトリガ回路４１と、コンデンサＣ５と、抵抗素子Ｒ７と、バイポーラトランジスタＴ２と、抵抗素子Ｒ８と、電圧源Ｖｄとを含んで構成される。
【００４３】
１ショットトリガ回路４１には、外部からの同期信号が入力される。１ショットトリガ回路４１は、同期信号の１パルス分の波形を取り出して、出力の信号レベルを、同期信号に同期させてローレベルからハイレベルに変化させ、再びハイレベルからローレベルに変化させる。すなわち、１ショットトリガ回路４１は、同期信号の１パルス分の波形に対応するクロック信号を生成して出力する。また１ショットトリガ回路４１は、１パルス分の信号が入力された後に、予め定める期間内に再び１パルス分の信号が入力されると、出力の信号レベルをローレベルに維持する。これによってクランプ回路４０は、最初の１パルス分の信号を検知して、その後の信号について検知しない構成となる。ローレベルの信号の電位は、たとえば０ボルト（Ｖ）に選ばれる。これによって、同期信号の最初の１パルス分の信号が１ショットトリガ回路４１に入力されたときにだけ、バイポーラトランジスタＴ２のソースおよびゲート間が導通して、エラーアンプＥｒｒＡｍｐの出力の信号レベルをＶｃ＋Ｖｄにクリップすることができる。
【００４４】
図６は、スイッチング電源装置３１の各部の電圧値を計測して示す波形図である。図６のグラフにおいて、横軸は時刻を表し、縦軸は電圧を表す。同期信号をＶｃｌｋで表し、微分回路５の出力電圧をＶ１で表し、バイポーラトランジスタＴ１のベースの電圧をＶ２で表し、ダイオードＤ２のカソードと、バイポーラトランジスタＴ２のベースの電圧をＶ４で表し、電圧源Ｖａ，Ｖｂ，Ｖｃ，Ｖｄの出力電圧をそれぞれＶａ，Ｖｂ，Ｖｃ，Ｖｄで表し、三角波生成部の出力電圧をＶｃｔで表し、エラーアンプＥｒｒＡｍｐの出力電圧をＶｆｂで表し、ＮＭＯＳトランジスタＭ１のドレインおよびＮＭＯＳトランジスタＭ２のソースにおける電圧をＶｓｗで表し、外部信号同期型のスイッチング電源装置１の出力電圧をＶｏｕｔで表す。
【００４５】
図６に示すように、スイッチング電源装置３１では、フリーラン状態から、外部から同期信号が与えられる状態に移行するとき、すなわち時刻ｔ１で同期信号が入力されると、１ショットトリガ回路４１が同期信号の１パルス分の波形を検出して、バイポーラトランジスタＴ２のベースおよびエミッタ間に電圧が印加されることによって、バイポーラトランジスタＴ２のソースおよびエミッタ間が導通する。これによって、エラーアンプＥｒｒＡｍｐの出力電圧をＶｆｂがＶｃ＋Ｖｄにクランプされることになる。Ｖ４は時刻ｔ１でその電圧が高くなった後、同期信号に応じて高くなった電圧を維持し、同期信号が立ち下がるとローレベル（グランドと等しい）になり、これに伴ってバイポーラトランジスタＴ２のソースおよびエミッタ間が非導通となる。このように、三角波生成部３から出力される三角波信号の中心レベルがシフトしても、エラーアンプＥｒｒＡｍｐが出力する誤差信号を予め定める信号レベル（Ｖｄ＋Ｖｃ）にクランプされるので、エラーアンプＥｒｒＡｍｐ自体は応答遅れを生じていても、比較器ＰＷＭＣｍｐから見ると、応答遅れが生じていないように動作させることができる。
【００４６】
このようにスイッチング電源装置３１は、前述した実施の形態のスイッチング電源装置１１と同様の効果を達成することができる。１ショットトリガ回路４１は、ソフトウェアを実行することによって動作する回路であるので、図６のグラフにおいて時刻ｔ１において、同期信号Ｖｃｌｋと、Ｖ４との立ち上がりは同時ではなく、実際には、Ｖ４の立ち上がりが同期信号の立ち上がりからわずかに遅れてしまうが、この遅れはわずかな時間であって、動作には影響を与えるものではない。１ショットトリガ回路４１は、ＡＤ（Analog Digital）コンバータとＤＳＰ（Digital Signal Processor）などのソフトウェアで動作するデジタル回路とによって構成することができる。したがって、半導体装置への集積化が容易となる。
【００４７】
以上の各実施の形態のスイッチング電源装置１１，３１は、たとえば三角波生成部３の機能を有し、かつ外部の同期信号に対する同期機能を有さないＩＣ（Integrated Circuit）に対して、同期回路部１２と、クランプ回路部２０またはクランプ回路部４０となどを付加して構成することができ、同期機能を付加してＩＣを作成し直す必要がなく、複雑な製造プロセスを必要としない。
【００４８】
また、前述の各実施の形態のスイッチチング電源装置１１，１３の同期回路部１２と、三角波生成部１３と、スイッチング電源部１４と、クランプ回路部２０，４０とは、前述した回路構成に限らず、同様の機能を有する構成であればよい。
【図面の簡単な説明】
【００４９】
【図１】従来の外部信号同期型のスイッチング電源装置１（以下、単にスイッチング電源装置という）の構成を示す回路図である。
【図２】外部信号同期型のスイッチング電源装置１の各部の電圧値を計測して示す波形図である。
【図３】本発明の実施の一形態の外部信号同期型のスイッチング電源装置１１の構成を示す回路図である。
【図４】スイッチング電源装置１１の各部の電圧値を計測して示す波形図である。図４のグラフにおいて、
【図５】本発明の他の実施の形態のスイッチング電源装置３１の構成を示す回路図である。
【図６】スイッチング電源装置３１の各部の電圧値を計測して示す波形図である。
【符号の説明】
【００５０】
１，１１，３１  スイッチング電源装置
２，１２  同期回路部
３，１３  三角波生成部
４，１４  スイッチング電源部
６，１６  入力端子
８，１８  出力端子
２０，４０  クランプ回路部
４１  １ショットトリガ回路
ＰＷＭＣｍｐ  比較器
ＥｒｒＡｍｐ  エラーアンプ
Ｍ１，Ｍ２  ＮＭＯＳトランジスタ
【図１】
2009130946.tif 000003
【図２】
2009130946.tif 000004
【図３】
2009130946.tif 000005
【図４】
2009130946.tif 000006
【図５】
2009130946.tif 000007
【図６】
2009130946.tif 000008