(57)【要約】【課題】高耐圧半導体装置において、高電圧配線に高電圧が印加されたとき、この配線から発生する電磁波が周囲のデバイス等に影響を与えるという課題があった。【解決手段】高電圧配線１５の下層および上層に、高電圧配線１５から発生する電磁波をシールドするためのガード配線１３および１７を設けた。【効果】高電圧配線１５から電磁波が発生しても、電磁波は下層配線１３および上層ガード配線１７によりシールドされ、高電圧配線１５周囲のデバイスへ到達せず、周囲のデバイスが電磁波により影響を受けることを防止できる。【選択図】図１
2009060033.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の表層部に形成された高耐圧能動素子領域と、前記高耐圧能動素子領域に対して高電圧を印加するための高電圧配線とを含む高耐圧半導体装置において、
前記高電圧配線の下層および上層に高電圧配線から発生する電磁波をシールドするためのガード配線が設けられていることを特徴とする、高耐圧半導体装置。
【請求項２】
前記ガード配線は、平面視で、前記高電圧配線を上下から挟むように、高電圧配線と略等しいレイアウトで配置されていることを特徴とする、請求項１記載の高耐圧半導体装置。
【請求項３】
半導体基板と、前記半導体基板の表層部に形成された高耐圧能動素子領域と、前記高耐圧能動素子領域に対して高電圧を印加するための高電圧配線とを含む高耐圧半導体装置において、
前記高電圧配線の下層に高電圧配線から発生する電界をシールドするためのガード配線が設けられ、このガード配線は接地電位に接続されていることを特徴とする、高電圧半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高耐圧半導体装置に関し、いわゆるパワーエレクトロニクス分野で主として使用される高電圧が印加される半導体装置に関する。
【背景技術】
【０００２】
高耐圧半導体装置には、高電圧が印加される高電圧金属配線が存在する。この配線に高電圧が印加された場合、Ｘ線、ベーター線、紫外線、赤外線、マイクロ波、短波・中波、超低周波、イオンなど広い帯域にわたる電磁波が発生する。
図５は、従来の高耐圧半導体装置の部分縦断面図であり、高電圧配線１およびその下方に配置された層間絶縁膜２および高電圧配線１を覆うように設けられた層間絶縁膜３を示す部分縦断面図である。高電圧配線１に高電圧が印加されると、破線４、５で示すように、高電圧配線１を中心に、高電圧配線１の周囲へ電磁波が放射される。発生した電磁波は、層間絶縁膜２、３を透過して、同一チップ内のデバイスや、混載されたチップのデバイスへ影響を与える。
【０００３】
また、高電圧配線１に高電圧が印加されると、電界が生じ、層間絶縁膜２の下方の半導体基板の表面に反転層や蓄積層が形成される。このため、半導体基板に形成された能動素子におけるリークの発生や耐圧の低下が起こる。
【特許文献１】特開平１１−１７７０２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は、上述の背景のもとになされたもので、高耐圧半導体装置において、高電圧配線に高電圧が印加されたときに、この配線から発生する電磁波をシールドする構造が設けられた半導体装置を提供することを主たる目的とする。
この発明は、また、高耐圧半導体装置において、高電圧配線に高電圧が印加されても、電界が半導体基板の表面等に悪影響を及ぼすことのない高耐圧半導体装置を提供することを他の目的とする。
【課題を解決するための手段】
【０００５】
請求項１記載の発明は、半導体基板と、前記半導体基板の表層部に形成された高耐圧能動素子領域と、前記高耐圧能動素子領域に対して高電圧を印加するための高電圧配線とを含む高耐圧半導体装置において、前記高電圧配線の下層および上層に高電圧配線から発生する電磁波をシールドするためのガード配線が設けられていることを特徴とする、高耐圧半導体装置である。
【０００６】
請求項２記載の発明は、前記ガード配線は、平面視で、前記高電圧配線を上下から挟むように、高電圧配線と略等しいレイアウトで配置されていることを特徴とする、請求項１記載の高耐圧半導体装置である。
請求項３記載の発明は、半導体基板と、前記半導体基板の表層部に形成された高耐圧能動素子領域と、前記高耐圧能動素子領域に対して高電圧を印加するための高電圧配線とを含む高耐圧半導体装置において、前記高電圧配線の下層に高電圧配線から発生する電界をシールドするためのガード配線が設けられ、このガード配線は接地電位に接続されていることを特徴とする、高電圧半導体装置である。
【発明の効果】
【０００７】
請求項１および２記載の発明によれば、高電圧配線の下層および上層にはガード配線が設けられているから、高電圧配線から電磁波が発生しても、電磁波はガード配線によりシールドされ、高電圧配線周囲のデバイスへ到達せず、周囲のデバイスが電磁波により影響を受けることを防止できる。
請求項３記載の発明によれば、高電圧配線の下層にガード配線が設けられ、ガード配線は、接地電位（ＧＮＤ）に接続されている。このため、高電圧配線からの電界は下層のガード配線で終端され、下層のガード配線の下方にある半導体基板表面の反転や蓄積を防ぐことができる。
【発明を実施するための最良の形態】
【０００８】
以下には、図面を参照して、この発明の実施形態について具体的に説明をする。
図１は、この発明の一実施形態にかかる高耐圧半導体装置の部分縦断面図である。高耐圧半導体装置１０は、半導体基板１１の表面に層間絶縁膜１２が積層され、その層間絶縁膜１２の上に下層配線１３が設けられている。下層配線１３は、後述するように、高電圧配線１５と略等しいレイアウトで配置されている。下層配線１３は層間絶縁膜１４で覆われており、層間絶縁膜１４の上には高電圧配線１５が配置されている。そして高電圧配線１５を覆うように、層間絶縁膜１４の上に層間絶縁膜１６が積層されている。さらに、層間絶縁膜１６の上には、高電圧配線１５上部および側方を囲むように上層ガード配線１７が設けられている。
【０００９】
下層ガード配線１３および上層ガード配線１７は、高電圧配線１５に比べて、その線の幅（図１で左右方向の寸法）が大きくされており、高電圧配線１５を下上から挟むとともに、高電圧配線１５の側方も下上ガード配線１３、１７間で挟むように配置されている。  このように高電圧配線１５の下上が、幅の広い下層ガード配線１３および上層ガード配線１７で挟まれていると、高電圧配線１５に高電圧が印加されたとき、高電圧配線１５から発生する電磁波は下層ガード配線１３および上層ガード配線１７でシールドされ、その下方および上方へは放射されない。よって、高電圧配線１５が発生する電磁波が同一チップ内（同一の半導体装置内）のデバイスや混載された半導体装置のデバイスに影響を及ぼすことを防止することができる。
【００１０】
図２Ａは、従来の高耐圧半導体装置において、半導体基板表面に反転層、蓄積層が生じることの説明図であり、図２Ｂは、この実施形態にかかる高耐圧半導体装置において、半導体基板表面に反転層、蓄積層が生じないようにされている構造を示す図解的な縦断面図である。
まず、図２Ａ（１）を参照して、従来の高耐圧半導体装置では、高電圧配線１５に負の高電圧が印加された場合、層間絶縁膜１４および層間絶縁膜１２の下方のたとえばＮ型半導体基板１１の表面領域にＮ型蓄積層１８が生じることがある。これは、高電圧配線１５に印加された負の高電圧に基づく電界により生じる現象である。
【００１１】
また、図２Ａ（２）を参照して、高電圧配線１５に正の高電圧が印加されると、層間絶縁膜１４および層間絶縁膜１２の下方のたとえばＰ型半導体基板１１の表面領域にはＮ型反転層１９が現れる。これも、高電圧配線１５に印加された正の高電圧の電界により生じる現象である。
半導体基板１１の表面に蓄積層１８や反転層１９が生じると、半導体基板１１の表層領域に形成された能動素子が本来の動作を生じなくなり、また、デバイス間でのリーク等が発生する。
【００１２】
そこで、この実施形態では、図２Ｂの（１）（２）に示すように、高電圧配線１５の下方、より具体的には層間絶縁膜１４および層間絶縁膜１２の間に、下層配線１３を設け、下層配線１３をＧＮＤに接続した構成を採用した。
このようにすると、高電圧配線１５に高電圧が印加されたときに、高電圧配線１５からの電界を下層配線１３で終端させることができ、その下方の半導体基板１１の表面に蓄積層や反転層が生じるのを防ぐことができる。
【００１３】
図３は、この発明の一実施形態に係る高耐圧半導体装置の配線構造を説明するための図解的な平面図である。半導体装置（チップ）２０の表層部には高電圧を印加するためのパッド２１が設けられ、パッド２１には高電圧配線１５が接続されている。高電圧配線１５の下方および上方には、それぞれ、下層ガード配線１３および上層ガード配線１７が、高電圧配線１５を下上から挟むように、高電圧配線１５と略等しいレイアウトで配置されている。
【００１４】
このように、高電圧配線１５が下上からガード配線１３、１７でサンドイッチされたことにより、高電圧配線１５から発生する電磁波が下層ガード配線１３および上層ガード配線１７によりシールドされ、電磁波が周囲のデバイス等に悪影響を与えることを防止できる。
すなわち、半導体装置２０に形成された高耐圧能動素子領域２２や低耐圧能動素子領域２３およびその能動素子領域２３へ電圧を供給するための低電圧配線２３やパッド２５等に、電磁波により影響が生じることを防止または低減することができる。
【００１５】
図４は、この発明の他の実施形態に係る高耐圧半導体装置の図解的な部分縦断面図である。図４の配線は、二層配線プロセスにより形成された構造であり、一層配線２４を下層ガード配線として利用した例が示されている。一層配線２４の周囲は層間絶縁膜２５で覆われており、層間絶縁膜２５の上に二層配線としての高電圧配線２６が形成されている。二層配線である高電圧配線２６の周囲はパッシベーション膜としてのポリイミド膜またはＳｉＮ膜２７で覆われており、さらにパッシベーション膜２７の表面に、高電圧配線２６を上方から覆うように上層ガード配線２８が設けられている。
【００１６】
この図４に示す構造によっても、高電圧配線２６から生じる電磁波を、一層配線２４および上層ガード配線２８により遮断することができ、電磁波が周囲のデバイスに悪影響等を及ぼすのを低減または阻止することができる。
この発明は、以上説明した実施形態に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
【図面の簡単な説明】
【００１７】
【図１】この発明の一実施形態に係る高耐圧半導体装置の部分縦断面図である。
【図２Ａ】従来の高耐圧半導体装置において、半導体基板表面に反転層、蓄積層が生じることを説明する図である。
【図２Ｂ】この実施形態に係る高耐圧半導体装置において、半導体基板表面に反転層、蓄積層が生じないようにされている構造を示す図解的な縦断面図である。
【図３】この発明の一実施形態に係る高耐圧半導体装置の配線構造を説明するための図解的な平面図である。
【図４】この発明の他の実施形態に係る高耐圧半導体装置の図解的な部分縦断面図である。
【図５】従来の高耐圧半導体装置における電磁波の問題を説明するための図解図である。
【符号の説明】
【００１８】
１０    高耐圧半導体装置
１１    半導体基板
１３    下層配線
１５    高電圧配線
１７    上層ガード配線
２４    一層配線
２６    高電圧配線
２８    上層ガード配線
【図１】
2009060033.tif 000003
【図２Ａ】
2009060033.tif 000004
【図２Ｂ】
2009060033.tif 000005
【図３】
2009060033.tif 000006
【図４】
2009060033.tif 000007
【図５】
2009060033.tif 000008