(57)【要約】【課題】低駆動電流（低輝度）領域において電流書込み動作能力を簡単な手段で向上させる。【解決手段】アクティブマトリクス型表示装置は、２次元状に配置された表示素子に電流を供給するための信号線と走査線が接続された画素回路１が配置される。画素回路１は、駆動トランジスタＭ３と、一方の端子が駆動トランジスタＭ３の制御端子に接続される容量素子Ｃ１とを有し、駆動トランジスタＭ３の第１主導通端子と容量素子Ｃ１の他方の端子は、表示素子に電流供給するための点灯電源ＰＶｄｄに接続される。電流書込み動作時に、信号線に供給される電流を駆動トランジスタＭ３に導通させ、点灯動作時に駆動トランジスタＭ３の導通電流を表示素子に注入する。書込み動作終了前に点灯電源ＰＶｄｄの電圧に対し所定値だけ電圧降下を開始させると共にその電圧降下を所定期間持続させる。【選択図】図１
2009037123.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配置された表示素子に電流を供給するための信号線と走査線が接続された画素回路が配置されたアクティブマトリクス型表示装置であって、
前記画素回路は、駆動トランジスタと、一方の端子が前記駆動トランジスタの制御端子に接続される容量素子とを有し、前記駆動トランジスタの第１主導通端子と前記容量素子の他方の端子は、前記表示素子に電流を供給するための点灯電源に接続され、
電流書込み動作時に、前記信号線に供給される電流を前記駆動トランジスタに導通させ、
点灯動作時に前記駆動トランジスタの導通電流を前記表示素子に注入し、
前記書込み動作の終了前に前記点灯電源の電圧に対し所定値だけ電圧降下を開始させると共にその電圧降下を一定期間持続させることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記画素回路は、前記走査線の制御信号によりオンオフ動作が制御されるトランジスタから成る第１スイッチ、第２スイッチ、及び第３スイッチをさらに有し、
前記第１スイッチは、前記駆動トランジスタの制御端子及び前記容量素子の一方の端子と前記信号線との間に配置され、
前記第２スイッチは、前記駆動トランジスタの第２主導通端子と前記信号線との間に配置され、
前記第３スイッチは、前記駆動トランジスタの第２主導通端子と前記表示素子の一方の端子との間に配置されることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記走査線は、第１走査線及び第２走査線を有し、
前記第１走査線は、前記第１スイッチ及び前記第２スイッチの各制御端子に接続され、
前記第２走査線は、前記第３スイッチの制御端子に接続されることを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記駆動トランジスタ、前記第１スイッチ、第２スイッチ、及び第３スイッチは、いずれもＴＦＴで構成されることを特徴とする請求項２又は３に記載のアクティブマトリクス型表示装置。
【請求項５】
前記駆動トランジスタは、ｐ型ＴＦＴで構成され、
前記第１スイッチ、第２スイッチ、及び第３スイッチは、いずれもｎ型ＴＦＴで構成されることを特徴とする請求項２ないし４のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項６】
２次元状に配置された表示素子に電流を供給するための信号線と走査線が接続された画素回路が配置されたアクティブマトリクス型表示装置の駆動方法であって、
前記画素回路は、駆動トランジスタと、一方の端子が前記駆動トランジスタの制御端子に接続される容量素子とを有し、前記駆動トランジスタの第１主導通端子と前記容量素子の他方の端子は、前記表示素子に電流を供給するための点灯電源に接続され、
電流書込み動作時に、前記信号線に供給される電流を前記駆動トランジスタに導通させ、
点灯動作時に前記駆動トランジスタの導通電流を前記表示素子に注入し、
前記書込み動作の終了前に前記点灯電源の電圧に対し所定値だけ電圧降下を開始させると共にその電圧降下を一定期間持続させることを特徴とするアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を注入して発光するエレクトロルミネッセンス素子（以後、ＥＬ素子と言う）を画像表示に使用したアクティブマトリクス型表示装置及びその駆動方法に関する。以後、本明細書では、ＥＬ素子を使用したアクティブマトリクス型表示装置をＥＬパネルと言う。
【背景技術】
【０００２】
＜アクティブマトリクス型表示装置＞
図４は、カラーＥＬパネルの全体構成例を示すものである。同図に示すカラーＥＬパネルは、表示素子（ＥＬ素子）及びその駆動回路を含む画素回路１が２次元状に配置される表示領域２のほか、列制御回路３、列レジスタ５、行レジスタ６、及び制御回路９を備えている。
【０００３】
表示領域２には、行方向及び列方向に沿ってマトリクス状に画素回路１が複数配置される。各々の画素回路１には、対応する列の信号線４と走査線７が接続される。該当行の画素回路１には、走査線７の制御信号（走査信号）によって、一斉に対応する信号線４に供給される表示信号が取り込まれる（行選択期間）。そして、走査信号が次行に移行すると、各々の画素回路１に含まれる表示素子が、取り込まれた表示信号に応じた輝度で点灯する（点灯期間）。画素回路１は、カラー表示するため、ＲＧＢ三原色の表示素子をもつ３つの組みから構成される。
【０００４】
各走査線７の走査信号は、行クロックＫＲと行走査開始信号ＳＰＲを入力される行数分のレジスタブロックを有する行レジスタ６によって生成される。各信号線４に供給される各列の表示信号は、列数分の列制御回路３によって生成される。３列ごとに配列されるＲＧＢ三原色の表示素子に対応して列制御回路３は３個の組みから構成される。各列の列制御回路３には、映像信号ＶＩＤＥＯとサンプリング信号ＳＰ及び水平制御信号８によって所望の表示信号を各列の信号線４に供給する。制御回路９には、映像信号ＶＩＤＥＯ９に対応した水平同期信号ＳＣが入力され、水平制御信号８を生成する。サンプリング信号ＳＰは、列制御回路３の１／３の数のレジスタからなる列レジスタ５によって生成される。列レジスタ５には、列クロックＫＣと列走査開始開始信号ＳＰＣ及び主に列レジスタ５のリセット動作を行う水平制御信号８が入力される。
【０００５】
＜画素回路＞
画素回路１には、使用されるＴＦＴ（薄膜トランジスタ）素子の特性バラツキに強い電流書込み型が一般的に採用される。この場合、信号線４に供給される表示信号は電流信号である。表示パネルの画素回路１は、一般的にＴＦＴで構成される。ＴＦＴは、特性バラツキが大きいので、特性バラツキに強い電流書込み型が使用されることが多い。
【０００６】
図５及び図６は、各々特許文献１、２に記載されている電流書込み型（「電流プログラミング方式」とも言う。）の画素回路の構成例である。同図に示す画素回路１は、表示素子であるＥＬ素子（図中のＥＬ）と、そのＥＬ素子の駆動回路とを有している。駆動回路は、同図の例では、ｎ型ＴＦＴから成るスイッチングトランジスタ（以下、トランジスタ）Ｍ１、Ｍ２、Ｍ４と、ｐ型ＴＦＴから成る駆動トランジスタＭ３と、容量素子（キャパシタ又は保持容量）Ｃ１とを含む。
【０００７】
画素回路１には、発光電源線ＰＶｄｄと、電流Ｉｄａｔａを供給する信号線ｄａｔａと、走査信号を供給する２本の走査線Ｐ１、Ｐ２とが接続され、ＥＬ素子の駆動回路を通して、電流書込み動作と点灯動作が行なわれる。ＥＬ素子は、アノード端子（電流注入端子）が、トランジスタＭ４、駆動トランジスタＭ３を介して発光電源線ＰＶｄｄ（第１の電源）に接続され、カソード端子が接地線（第２の電源）ＣＧＮＤに接続されている。
【０００８】
図７は、走査線Ｐ１、Ｐ２の各走査信号のタイムチャートを示す。
【０００９】
まず、電流書込み動作時（行選択期間Ｔ１）には、走査線Ｐ１、Ｐ２の各走査信号が、Ｐ１＝Ｈレベル、Ｐ２＝Ｌレベルになり、トランジスタは、Ｍ１、Ｍ２がオン、Ｍ４がオフとなる。そうすると、駆動トランジスタＭ３は、ドレイン端子がＭ４を介してＥＬ素子の電流注入端子（図５、図６の例ではアノード端子）と遮断される。この状態で、駆動トランジスタＭ３は、ゲート端子が信号線ｄａｔａと接続されると共に、ゲート端子とドレイン端子が短絡してダイオード接続状態になる。その結果、信号線ｄａｔａに供給される電流Ｉｄａｔａによって、駆動トランジスタＭ３の特性によって決定されるゲート電圧が発生して、ゲート端子−ソース端子間の保持容量Ｃ１に充電される。
【００１０】
次に、点灯動作時（点灯期間Ｔ２）には、走査線Ｐ１、Ｐ２の各走査信号が、Ｐ１＝Ｌレベル、Ｐ２＝Ｈレベルになり、トランジスタは、Ｍ１、Ｍ２がオフ、Ｍ４がオンとなる。そうすると、駆動トランジスタＭ３は、ドレイン端子がＥＬ素子の電流注入端子（図５、図６の例ではアノード端子）に接続される。この状態で、駆動トランジスタＭ３は、ゲート端子が信号線ｄａｔａと遮断されて開放状態になるので、電流書込み動作時にゲート端子−ソース端子間の保持容量Ｃ１に充電された電圧がそのままＭ３のゲート電圧になる。これにより、駆動トランジスタＭ３に流れる電流は概ね信号線ｄａｔａの電流Ｉｄａｔａになるため、ＥＬ素子はその電流Ｉｄａｔａに応じた発光輝度で点灯可能となる。
【特許文献１】米国特許第６３７３４５４号明細書
【特許文献２】米国特許第６６６１１８０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図５で示す画素回路１を表示パネルとして基板上に実際に構成する場合、図８で示すように各画素回路１に走査線Ｐ１、Ｐ２と信号線ｄａｔａの配線交差によって各々寄生容量ｃｘ１及びｃｘ４が付随する。また、高精細表示パネルでは、画素回路１の上から光取り出しを行なうトップエミッション方式が一般的である。このため、信号線ｄａｔａはＥＬ素子のアノード電極との重畳及びアノード電極と重畳しない領域では表示領域全面に製膜されているカソード透明電極と重畳するため、各々寄生容量ｃｘ２及びｃｘ３が付随する。これ以外に信号線ｄａｔａには、トランジスタＭ２の制御端子（ゲート端子）と主導通端子（ソース又はドレイン端子）間の容量ｃｘ５が付随する。
【００１２】
各列の信号線ｄａｔａに付随する寄生容量は、各列の画素回路に付随する寄生容量の総和になる。この信号線ｄａｔａに付随する寄生容量値はパネルサイズ及び表示数に依存する。例えば、３インチ４８０行の表示パネルにおいて、前記寄生容量値は５ｐＦ程度になる。図６の画素回路においても、この信号線ｄａｔａに付随する寄生容量は同程度になる。
【００１３】
しかしながら、図５及び図６で示す画素回路の電流書込み動作は、前記寄生容量値で大きく影響される。電流書込み動作能力（ＰＲＧ能力）は、次の（１）式で概略示される。
【００１４】
「ＰＲＧ能力」＝「書込み電流」×「書込み時間」÷「信号線寄生容量」  …（１）
この「ＰＲＧ能力」値を確保しないと、画素回路が一般的に構成されるＴＦＴ素子の特性バラツキによって正常な電流書込み動作は実現できないため、表示画質を著しく崩してしまう。特に書込み電流が小さい低輝度の表示画質が悪くなるとともに、画質の重要要素であるコントラスト比を大きくできない。「ＰＲＧ能力」を大きくするために、「信号線寄生容量」は、表示行数及び表示サイズでほとんど決定され大幅な低減が期待されないとともに、「書込み時間」についても表示画像のリフレッシュレートを維持するため大きくできない。
【００１５】
また、図５及び図６で示す画素回路では、書込み電流と駆動電流が概ね同等である。ＥＬ素子に注入する駆動電流は表示画像を決定するため、走査線Ｐ２による発光期間制御しない場合は大きくできないので書込み電流も大きくできない。発光期間制御を使用したとしても、ＥＬ素子の瞬時光量を大きくすることになるため、ＥＬ素子の大きな課題である輝度劣化を考慮すると、書込み電流は大幅に大きくできない。
【００１６】
本発明は、このような課題を解決するもので、低駆動電流（低輝度）領域における電流書込み動作能力（ＰＲＧ能力）を簡単な手段で向上させることを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明に係るアクティブマトリクス型表示装置は、２次元状に配置された表示素子に電流を供給するための信号線と走査線が接続された画素回路が配置されたアクティブマトリクス型表示装置であって、前記画素回路は、駆動トランジスタと、一方の端子が前記駆動トランジスタの制御端子に接続される容量素子とを有し、前記駆動トランジスタの第１主導通端子と前記容量素子の他方の端子は、前記表示素子に電流を供給するための点灯電源に接続され、電流書込み動作時に、前記信号線に供給される電流を前記駆動トランジスタに導通させ、点灯動作時に前記駆動トランジスタの導通電流を前記表示素子に注入し、前記書込み動作の終了前に前記点灯電源の電圧に対し所定値だけ電圧降下を開始させると共にその電圧降下を一定期間持続させることを特徴とする。
【００１８】
本発明において、前記画素回路は、前記走査線の制御信号によりオンオフ動作が制御されるトランジスタから成る第１スイッチ、第２スイッチ、及び第３スイッチをさらに有し、前記第１スイッチは、前記駆動トランジスタの制御端子及び前記容量素子の一方の端子と前記信号線との間に配置され、前記第２スイッチは、前記駆動トランジスタの第２主導通端子と前記信号線との間に配置され、前記第３スイッチは、前記駆動トランジスタの第２主導通端子と前記表示素子の一方の端子との間に配置されてもよい。
【００１９】
前記走査線は、第１走査線及び第２走査線を有し、前記第１走査線は、前記第１スイッチ及び前記第２スイッチの各制御端子に接続され、前記第２走査線は、前記第３スイッチの制御端子に接続されてもよい。
【００２０】
前記駆動トランジスタ、前記第１スイッチ、第２スイッチ、及び第３スイッチは、いずれもＴＦＴで構成されてもよい。前記駆動トランジスタは、ｐ型ＴＦＴで構成され、前記第１スイッチ、第２スイッチ、及び第３スイッチは、いずれもｎ型ＴＦＴで構成されてもよい。
【００２１】
本発明に係るアクティブマトリクス型表示装置の駆動方法は、２次元状に配置された表示素子に電流を供給するための信号線と走査線が接続された画素回路が配置されたアクティブマトリクス型表示装置の駆動方法であって、前記画素回路は、駆動トランジスタと、一方の端子が前記駆動トランジスタの制御端子に接続される容量素子とを有し、前記駆動トランジスタの第１主導通端子と前記容量素子の他方の端子は、前記表示素子に電流を供給するための点灯電源に接続され、電流書込み動作時に、前記信号線に供給される電流を前記駆動トランジスタに導通させ、点灯動作時に前記駆動トランジスタの導通電流を前記表示素子に注入し、前記書込み動作の終了前に前記点灯電源の電圧に対し所定値だけ電圧降下を開始させると共にその電圧降下を一定期間持続させることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、低駆動電流（低輝度）領域における電流書込み動作能力（ＰＲＧ能力）を簡単な手段で向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施例について図面を参照して説明する。
【００２４】
図１に示す本実施例に係るＥＬパネル（アクティブマトリクス型表示装置）は、前述した図４に示すカラーＥＬパネルの表示領域２に配置される画素回路１として、図５に示す電流書込み型の画素回路１を用いたものである。
【００２５】
同図に示す画素回路１は、表示素子であるＥＬ素子（「ＯＬＥＤ：Organic Light Emitting Diode」とも言う。）と、そのＥＬ素子の駆動回路とを有している。駆動回路は、ｎ型ＴＦＴから成るスイッチトランジスタ（以下、トランジスタ）Ｍ１、Ｍ２、Ｍ４と、ｐ型ＴＦＴから成る駆動トランジスタＭ３と、容量素子（キャパシタ又は保持容量）Ｃ１とを含む。画素回路１には、発光電源線ＰＶｄｄと、接地線ＣＧＮＤと、電流Ｉｄａｔａを供給する信号線（データ線）ｄａｔａと、トランジスタＭ１、Ｍ２、Ｍ４のオンオフ動作を制御するための走査信号を供給する２本の走査線Ｐ１、Ｐ２とが接続される。
【００２６】
ＥＬ素子は、アノード端子（電流注入端子）が、トランジスタＭ４、駆動トランジスタＭ３を介して発光電源線（以下、点灯電源）ＰＶｄｄに接続され、カソード端子が接地線ＣＧＮＤに接続されている。
【００２７】
駆動トランジスタＭ３のゲート端子（制御端子）は、トランジスタＭ１を介して信号線ｄａｔａに接続される一方、容量素子Ｃ１の一方の端子に接続される。駆動トランジスタＭ３のソース端子（第１主導通端子）は、発光電源線ＰＶｄｄと、容量素子Ｃ１の他方の端子に接続される。駆動トランジスタＭ３のドレイン端子（第２主導通端子）は、トランジスタＭ２を介して信号線ｄａｔａに接続される一方、トランジスタＭ４を介してＥＬ素子のアノード端子に接続される。
【００２８】
トランジスタＭ１（第１スイッチ）のソース及びドレイン端子の一方は、駆動トランジスタＭ３のゲート端子と、容量素子Ｃ１の一方の端子とに接続される。トランジスタＭ１のソース及びドレイン端子の他方は、信号線ｄａｔａと、トランジスタＭ２のソース及びドレイン端子の一方とに接続される。トランジスタＭ１のゲート端子は、走査線Ｐ１（第１走査線）に接続され、その走査信号（Ｌ及びＨレベル）によりオンオフ動作が制御される。
【００２９】
トランジスタＭ２（第２スイッチ）のソース端子及びドレイン端子の一方は、信号線ｄａｔａと、トランジスタＭ１のソース及びドレイン端子の他方とに接続される。トランジスタＭ２のソース端子及びドレイン端子の他方は、駆動トランジスタＭ３のドレイン端子と、トランジスタＭ４のソース及びドレイン端子の一方とに接続される。トランジスタＭ２のゲート端子は、走査線Ｐ１（第１走査線）に接続され、その走査信号（Ｌ及びＨレベル）によりオンオフ動作が制御される。
【００３０】
トランジスタＭ４（第３スイッチ）のソース端子及びドレイン端子の一方は、駆動トランジスタＭ３のドレイン端子と、トランジスタＭ２のソース端子及びドレイン端子の他方とに接続される。トランジスタＭ４のソース端子及びドレイン端子の他方は、ＥＬ素子のアノード端子に接続される。トランジスタＭ４のゲート端子は、走査線Ｐ２（第２走査線）に接続され、その走査信号（Ｌ及びＨレベル）によりオンオフ動作が制御される。
【００３１】
本実施例では、点灯電源Ｖｄｄの電圧制御は、ＥＬパネルの表示領域外の周辺回路又はＥＬパネルの外部に配置される電源電圧制御部１０により実施される。
【００３２】
図２は、本実施例の画素回路１の動作を示すタイムチャートである。同図では、点灯電源ＰＶｄｄと、（Ｎ−１）行、（Ｎ）行、（Ｎ＋１）行の各走査信号Ｐ１、Ｐ２との各動作タイミングを示す。なお、走査信号Ｐ１、Ｐ２の動作タイミングは、前述した図７の場合と同様であるため、その詳細について省略する。
【００３３】
図２に示すように、本実施例では、該当行の電流書込み期間Ｔ１（Ｐ１＝Ｌレベル）終了前に点灯電源ＰＶｄｄは電圧Ｖ１だけ低下させると共に、該当行の点灯期間Ｔ２の開始後（Ｐ２＝Ｈレベル）に点灯電源ＰＶｄｄは元の電圧に復帰させている。したがって、点灯電源ＰＶｄｄは、行周期毎の次行への書込み移行期間に一定電圧Ｖ１だけ低下している。この間の点灯電源ＰＶｄｄの動作制御は、本実施例では電源電圧制御部１０により実行される。
【００３４】
次に、図２と図３を参照して、本実施例の画素回路１の動作について説明する。
【００３５】
図３は、図１の画素回路１の駆動トランジスタＭ３のＶｇｓ（ゲート・ソース電圧）−Ｉｄ（ドレイン電流）特性曲線を示すものである。ドレイン電流Ｉｄは対数軸で示している。図３に示す特性曲線は、ＴＦＴを含めたＭＯＳ（Metal Oxide Semiconductor）トランジスタの一般的特性である。なお、画素回路１の動作は、行番号に限定されないので、以下の説明では、（Ｎ）行目の画素回路１について詳述する。ここでは、高駆動電流（高輝度）領域の動作時と、低駆動電流（低輝度）領域の動作時とに分けて説明する。
【００３６】
（高駆動電流領域の動作時）
最初に、高駆動電流領域の動作時について説明する。
【００３７】
まず、時刻ｔ１において、（Ｎ）行目の書込み動作（期間Ｔ１）が開始し、大きな電流の信号電流が信号線ｄａｔａに供給開始される。このとき、点灯電源ＰＶｄｄは電圧Ｖ１だけ低下している。
【００３８】
次に、時刻ｔ２において、点灯電源ＰＶｄｄは元の電圧に復帰し、正常な書込み動作開始される。そして、時刻ｔ３直前において、画素回路１の駆動トランジスタＭ３に導通電流は、信号電流が大きく、電流書込み動作は完了できるため、信号電流と等しい値となる。高駆動電流領域の動作時には、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ１」で示す点で、駆動トランジスタＭ３は動作する。
【００３９】
次に、時刻ｔ３において、点灯電源ＰＶｄｄは、電圧が所定値Ｖ１だけ低下する。このとき、駆動トランジスタＭ３のＶｇｓ電圧も低下する。
【００４０】
電圧低下ΔＶは、次の（２）式で概ね示される。
【００４１】
ΔＶ＝Ｃｓ／（Ｃｓ＋Ｃｇ）×Ｖ１  …（２）
Ｃｓ：各列の信号線ｄａｔａに付随する寄生容量
Ｃｇ：保持容量Ｃ１と駆動トランジスタＭ３のゲート容量の和
小型または高精細表示パネルでは、画素回路１は大きく専有できないため、保持容量Ｃ１及び駆動トランジスタＭ３のサイズは大きくできない。このため、駆動トランジスタＭ３の保持容量Ｃｇは、信号線ｄａｔａの寄生容量Ｃｓに比べて大幅に小さい。例えば、信号線寄生容量Ｃｓ＝５ｐＦに対して、保持容量Ｃｇ＝０．５ｐＦ程度である。駆動トランジスタＭ３の電圧低下ΔＶは、点灯電源ＰＶｄｄの電圧低下Ｖ１の９０％程度になる。このとき、駆動トランジスタＭ３は電圧低下ΔＶによって、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ２」で示す動作点に移動し、図示するように導通電流は低下する。
【００４２】
次に、時刻ｔ４までの期間において、大きな信号電流による電流書込みの復旧動作が行なわれる。そして、時刻ｔ４の直前において、電流書込みの復旧動作は完了できないが、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ３」の点で示すように所望信号電流に漸近した動作点で、時刻ｔ４を迎え、電流書込み動作（期間Ｔ１）を終了する。時刻ｔ４以後、点灯動作（期間Ｔ２）に移行するとともに、次行である（Ｎ＋１）行が同様に電流書込み動作に移行する。
【００４３】
次に、時刻ｔ５において、点灯電源ＰＶｄｄは再びもとの電圧に戻るが（Ｎ）行目の画素回路１は信号線ｄａｔａと接続されず、駆動トランジスタＭ３のゲート端子における電流経路は遮断されているので、Ｖｇｓ電圧は変化できない。このため、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ３」の点で示す駆動トランジスタＭ３の動作は概ね変化しない。この動作は、電流書込み動作を行っていない（Ｎ＋１）行目の画素回路１以外の全ての画素回路１に対しても同様である。つまり、点灯期間中の画素回路１は、点灯電源ＰＶｄｄの電圧降下Ｖ１に対して、点灯動作は概ね影響されない。
【００４４】
（低駆動電流領域の動作時）
次に、低駆動電流領域の動作時について説明する。
【００４５】
まず、時刻ｔ１において、（Ｎ）行目の書込み動作（期間Ｔ１）が開始し、所望の信号電流が信号線に供給開始される。このとき、点灯電源ＰＶｄｄは電圧が所定値Ｖ１だけ低下している。
【００４６】
次に、時刻ｔ２において点灯電源ＰＶｄｄは元の電圧に復帰し、正常な正常な書込み動作開始される。そして、時刻ｔ３直前において、画素回路１の駆動トランジスタＭ３に導通電流は、信号電流はある程度大きいため、信号電流とほぼ等しい値となる。低駆動電流領域の動作時には、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ４」で示す点で、駆動トランジスタＭ３は動作する。
【００４７】
次に、時刻ｔ３において、点灯電源ＰＶｄｄは電圧が所定値Ｖ１だけ低下する。このとき、駆動トランジスタＭ３のＶｇｓ電圧も、前述の（２）式で示されるように電圧低下ΔＶする。このとき、駆動トランジスタＭ３は電圧低下ΔＶによって、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ５」で示す動作点に移動し、図示するように導通電流は指数特性を有するサブスレッシュ領域の動作に移行するため、桁違いに大幅に電流低下する。
【００４８】
次に、時刻ｔ４までの期間において、信号電流は比較的小さいので信号電流による電流書込みの復旧動作が開始されるが、充分な動作が実現できない。時刻ｔ４の直前において、電流書込みの復旧動作はほとんど進行しないため、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ６」の点で示すように「Ｐ５」で示す動作点から大きな移動ができないまま、時刻ｔ４を迎えて電流書込み動作（期間Ｔ１）を終了する。時刻ｔ４以後、点灯動作（期間Ｔ１）に移行するとともに、次行である（Ｎ＋１）行が同様に電流書込み動作に移行する。
【００４９】
次に、時刻ｔ５において、点灯電源ＰＶｄｄは再びもとの電圧に戻るが、（Ｎ）行目の画素回路１は信号線ｄａｔａと接続されず、駆動トランジスタＭ３のゲート端子における電流経路は遮断されているので、Ｖｇｓ電圧は変化できない。このため、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ６」の点で示す駆動トランジスタＭ３の動作は概ね変化しない。この動作は、電流書込み動作を行なっていない（Ｎ＋１）行目の画素回路１以外の全ての画素回路１に対しても同様である。つまり、点灯期間中の画素回路１は、点灯電源ＰＶｄｄの電圧降下Ｖ１に対して点灯動作は概ね影響されない。
【００５０】
以上説明した動作において、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ６」で示される低輝度表示に必要な微少な駆動電流は、同図の同曲線上の「Ｐ４」で示される、桁違いに大きな書込み電流で実現できる。また、図３のＶｇｓ−Ｉｄ特性曲線上の「Ｐ３」で示される高輝度表示に必要な駆動電流は、同図の同曲線上の「Ｐ１」で示される、ほぼ等しい書込み電流で実現できる。つまり、小さなダイナミックレンジ（図３のＰ１−Ｐ４間のＲ１参照）の書込み電流で桁違いに大きなダイナミックレンジ（図３のＰ３−Ｐ６間のＲ２参照）の駆動電流を発生できるので、表示画質の重要要素であるコントラスト比を容易に確保できる。
【００５１】
しかも、点灯電源ＰＶｄｄの電圧低下量、タイミングｔ３及び電圧低下期間（ｔ４−ｔ３）によって動作設定は自在である。また、点灯電源ＰＶｄｄの電圧低下後の復帰タイミングｔ５についても、該当画素回路１の電流書込み終了後（点灯期間）である限定は無く、電流書込み期間内でも概ね狙いの動作は得られる。
【００５２】
さらに、以上説明した動作は、図３で示されるＭＯＳトランジスタの連続したＶｇｓ−Ｉｄ特性を利用しているのため、高駆動電流（高輝度）〜低駆動電流（低輝度）までシームレスな動作が実現できる。このことは、違和感の無い表示画像を得るために非常に重要なことである。
【００５３】
以上説明したように、本実施例では、電流書込み期間Ｔ１に駆動トランジスタＭ３のソース端子とドレイン端子を点灯電源ＰＶｄｄと信号線ｄａｔａの間に接続して両端子間に信号電流を流す。こうすることにより、駆動トランジスタＭ３のゲート−ソース端子間の容量素子Ｃ１に充電する。その後、電流書込み期間Ｔ１の終了前に点灯電源ＰＶｄｄの電位を所望値Ｖ１だけ電圧降下を開始させ、信号線ｄａｔａの電位に近づく方向に変化させ、その電圧降下を所望の一定期間持続させる。そして、点灯期間Ｔ２に、駆動トランジスタＭ３と信号線ｄａｔａとの接続を切り離し、点灯電源ＰＶｄｄの電位を元の電位に戻す。こうすることにより、容量素子Ｃ１の電圧を充電時の電圧より小さくして、該電圧に応じた電流をＥＬ素子に供給し発光させる。
【００５４】
すなわち、本実施例では、画素回路１において点灯電源ＰＶｄｄの電圧を電流書込み期間Ｔ１の終了前に所定値Ｖ１だけ電圧降下を開始させ、その電圧降下を一定期間持続させている。これにより、以下のような効果が得られる。
【００５５】
１）表示パネルの外部から実行可能な点灯駆動電源の制御によって電流書込み動作能力を向上させることができる。このため、表示パネルとしては従来構成のままでも容易に実現できる。
【００５６】
２）簡単な構成で各画素回路において所望駆動電流のための書込み電流を従来に比べて大きくできる。このため、電流書込み動作能力を向上させることができる。したがって、表示画質が向上する。
【００５７】
３）書込み電流に対する駆動電流の低減率は、書込み電流が小さくなるに従い大きくできる。このため、特に課題である低駆動電流（低輝度）領域における電流書込み動作能力を桁違いに大幅な向上ができる。
【００５８】
４）書込み電流に対する駆動電流の低減率は、書込み電流が大きい場合は小さくできることが可能である。このため、特にＴＦＴ回路で困難な高駆動電流（高輝度）領域における書込み電流は従来構成と大差無くて良い。
【００５９】
従って、本実施例によれば、低輝度表示に必要な微少な駆動電流を桁違いに大きな書込み電流で実現でき、低駆動電流（低輝度）領域における電流書込み動作能力を簡単な手段で大幅に向上させることができる。
【００６０】
なお、上記各実施例では、駆動トランジスタをｐ型ＴＦＴで構成し、スイッチングトランジスタＭ１、Ｍ２、Ｍ４をｎ型ＴＦＴで構成しているが、本発明はこれに限定されるものでない。使用するＴＦＴは、ｎ型、ｐ型いずれでも適用可能である。ＴＦＴの活性層はアモルファスシリコンを用いて構成されてもよく、シリコンを主体とした材料、又は金属酸化物を主体とした材料、或いは有機物を主体とした材料で構成されていてもよい。
【００６１】
また、応用例として、上記ＥＬパネルを表示装置に用いたテレビや携帯機器等の電子機器を構成することができる。
【産業上の利用可能性】
【００６２】
本発明は、ＥＬパネル及びこれに用いる画素回路並びにその駆動方法の用途に適用できる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施例に係るＥＬパネルの画素回路の構成を示す回路図である。
【図２】本発明の実施例に係るＥＬパネルの駆動動作を説明するタイムチャートである。
【図３】本発明の実施例に係るＥＬパネルの画素回路における駆動トランジスタの動作を説明するＶｇｓ−Ｉｄ特性図である。
【図４】カラーＥＬパネルの全体概念図である。
【図５】特許文献１（米国特許第６３７３４５４号明細書）に記載されている画素回路の構成を示す回路図である。
【図６】特許文献２（米国特許第６６６１１８０号明細書）に記載されている画素回路の構成を示す回路図である。
【図７】図５及び図６の画素回路の動作を説明するタイムチャートである。
【図８】図６の画素回路の信号線に付随する寄生容量を記入した回路図である。
【符号の説明】
【００６４】
１  画素回路
２  表示領域
３  列制御回路
４  信号線
５  列レジスタ
６  行レジスタ
７  走査線
８  水平制御信号
９  制御回路
１０  電源電圧制御部
Ｍ１、Ｍ２、Ｍ４  スイッチングトランジスタ
Ｍ３  駆動トランジスタ
Ｃ１  容量素子（キャパシタ又は保持容量）
【図１】
2009037123.tif 000003
【図２】
2009037123.tif 000004
【図３】
2009037123.tif 000005
【図４】
2009037123.tif 000006
【図５】
2009037123.tif 000007
【図６】
2009037123.tif 000008
【図７】
2009037123.tif 000009
【図８】
2009037123.tif 000010