(57)【要約】【課題】基板内に形成された複数の反応部を、高精度に温度制御することができる反応処理装置を提供する。【解決手段】ウエル基板２内に複数の反応部３を形成し、反応部３ごとに加熱部６を設ける。また、各加熱部６には、少なくとも、熱源となる薄膜トランジスタを備えた発熱部を設け、更に、発熱部と同一領域又は発熱部の周辺領域にＰＩＮダイオード等の比電圧−温度特性を有する素子を形成する。そして、予め得られた電圧値と温度との相関関係に基づいて発熱部の温度を検出し、その温度に基づいて、薄膜トランジスタに流す電流値を調節する。【選択図】図１
2009097982.tif 000002
【特許請求の範囲】
【請求項１】
基板内に形成された複数の反応部と、
前記反応部ごとに設けられた複数の加熱部と、を有し、
前記加熱部には、少なくとも、
熱源となる薄膜トランジスタを備えた発熱部と、
前記発熱部と同一領域又は前記発熱部の周辺領域に形成され、比電圧−温度特性
を有する素子を備え、予め得られた電圧値と温度との相関関係に基づいて、前記発
熱部の温度を検出する温度検出部と、
が設けられている反応処理装置。
【請求項２】
前記比電圧−温度特性を有する素子がＰＩＮ（p-intrinsic-n）ダイオードであり、前記ＰＩＮダイオードの電圧値から前記発熱部の温度を求めることを特徴とする請求項１に記載の反応処理装置。
【請求項３】
前記温度検出部で検出された温度情報に基づいて、前記薄膜トランジスタに流れる電流値が調節されることを特徴とする請求項２に記載の反応処理装置。
【請求項４】
前記発熱部は、カレントコピア回路又はカレントミラー回路であることを特徴とする請求項３に記載の反応処理装置。
【請求項５】
更に、走査線駆動回路と、
電流駆動回路と、
前記走査線駆動回路に接続され、行方向に配列された複数の走査線と、
前記電流駆動回路に接続され、列方向に配列された複数の検出線と、を有し、
前記走査線と前記検出線との各交点に前記加熱部が配置されていることを特徴とする請求項４に記載の反応処理装置。
【請求項６】
前記反応部で遺伝子増幅を行うＰＣＲ（Polymerase Cain Reaction）装置であることを特徴とする請求項５に記載の反応処理装置。
【請求項７】
更に、前記反応部に所定波長の励起光を照射する光照射部と、
前記励起光により発生した蛍光を検出する光検出部と、
を有することを特徴とする請求項６に記載の反応処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一基板内に複数の反応部が設けられた反応処理装置に関する。より詳しくは、ＤＮＡ増幅処理等の温度制御が必要な処理に使用される反応処理装置に関する。
【背景技術】
【０００２】
近年、遺伝子解析等の分野では、ＤＮＡマイクロアレイ等のように、同一基板内に複数の反応部が設けられた反応処理装置が使用されている。このような反応処理装置を、温度条件によって反応状態が変化する処理に適用する場合、高精度の温度制御が必要となる。
【０００３】
例えば、遺伝子増幅方法の１種であるＰＣＲ（Polymerase Cain Reaction；ポリメラーゼ連鎖反応）法は、（ｉ）熱変性、（ii）プライマーとのアニーリング、（iii）ポリメラーゼ伸長反応の３工程をこの順に連続して行う増幅サイクルを、繰り返し実施することによって、ＤＮＡ等を数十万倍にも増幅することができる処理方法であるが、各工程における温度制御が不十分であると、無関係なＤＮＡ配列を増幅してしまったり、目的とするＤＮＡが増幅しなかったりすることがある。このため、ＰＣＲ法では、増幅サイクルにおける各工程の温度を正確に制御する必要がある。
【０００４】
また、ＰＣＲ法は、増幅産物をリアルタイムでモニタリングすることにより、微量核酸を定量分析することもできるため、微量核酸の定量分析において標準的手法になりつつある。そこで、近時、より高精度な温度制御が可能で、ＰＣＲ法にも適用可能な反応処理装置が求められている。
【０００５】
一方、従来、ＰＣＲ法の各工程における加熱冷却には、一般にペルチェモジュールが用いられている（例えば、特許文献１参照。）。特許文献１に記載の温度制御装置では、温調された液体を循環させることにより、ペルチェモジュールの昇降温を補助し、温度スルーレートの向上を図っている。
【０００６】
また、半導体素子によって各反応部を加熱する構成の反応処理装置も提案されている（特許文献２及び３参照）。図１５は特許文献２に記載の従来の反応処理装置を示す断面図である。図１５に示すように、特許文献２に記載の反応処理装置１００は、半導体基板１０１上に電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が形成されており、その直上域に誘電体からなる壁１１３及び蓋１１４で囲まれた反応部１１５が設けられている。
【０００７】
この反応処理装置１００におけるＦＥＴは、半導体基板１０１の一方の面に形成されたゲート電極１０３と、その上に絶縁層１０４を介して形成されたチャネル領域１０６と、このチャネル領域１０６の両側に形成されたソース領域１０５及びドレイン領域１０７とで構成されている。これらソース領域１０５及びドレイン領域１０７は絶縁層１０２によって半導体基板１０１と電気的に分離されている。また、ＦＥＴと反応部１１５との間にはパッシベーション層１０８が設けられている。
【０００８】
そして、この反応処理装置１００では、ゲート電極１０３に電圧を印加すると共に、ソース電極１０９及びドレイン電極１１０に接続された配線１１１，１１２を介してソース領域１０５及びドレイン領域１０７間に電流を流すことにより、高抵抗のチャネル領域１０６が発熱し、反応部１１５が加熱される。
【０００９】
また、特許文献３に記載の反応処理装置では、基板上に上述した構成のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を集積化して形成することで、反応部を通流する流体を加熱可能にしている。
【００１０】
これら特許文献２，３に記載の反応処理装置では、ＭＯＳＦＥＴのゲート電位を変化させてソース・ドレイン間の抵抗を変化させることにより、反応部に与える熱量を調整することができる。
【００１１】
更に、従来、加熱装置に対応して形成された薄膜トランジスタにより、各反応部の温度を個別に制御する方法も開発されている（特許文献４参照）。特許文献４に記載のバイオセンサアレイでは、基板上に加熱装置としてＴａＮ膜及びＴａＳｉ２膜等からなるヒーターがマトリクス状に形成されており、各ヒーター上には薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が形成されている。また、各ヒーターに対応する位置にはＤＮＡプローブを担持するセンサが形成されている。
【００１２】
そして、このバイオセンサアレイでは、各ヒーターに接続されたヒーター電力配線と各ＴＦＴに接続されたゲート電極配線とにより任意のヒーターを選択し、ヒーター電力配線からヒーターに電力を供給することにより、そのヒーターを駆動することができる。更に、ゲート電極を走査することでＴＦＴを介して各センサに定電流を流して、発生する電圧から各サイトの温度を測定し、その値に基づいてヒーター電力線の電流を調整することにより、各反応部の温度を個別に制御している。
【特許文献１】特開２００７−１１０９４３号公報
【特許文献２】特開２００３−２９８０６８号公報
【特許文献３】特開２００４−０２５４２６号公報
【特許文献４】特開２００６−１７０６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、前述した従来の技術には、以下に示す問題点がある。即ち、特許文献１に記載の技術には、複数ある反応部の温度を個別に制御することができないという問題点がある。なお、ペルチェモジュールによって加熱冷却を行う場合でも、反応部ごとにペルチェモジュールを設置すれば、各反応部の温度を個別に制御できるが、そうすると装置の小型化及び反応部の集積化が困難となる。そして、このような大型で反応部の数が少ない反応処理装置は、一度に解析できるサンプル数が少なく、網羅的な解析ができないため、ＰＣＲ法には適さない。
【００１４】
一方、特許文献２，３に記載の反応処理装置は、装置の小型化及び反応部の集積化は実現することができるが、一般に半導体素子は、その特性に製造上のばらつきが生じやすく、各反応部に対して同様の温度制御を行っても、基板ごと又は同一基板上でも反応部ごとに、加熱量にばらつきが生じてしまうという問題点がある。
【００１５】
更に、ＦＥＴ等の半導体素子は、その特性に温度依存性があるため、印加電圧が同じでも温度によって加熱量が変化するという問題点もある。例えば、単結晶シリコンを使用したＭＯＳＦＥＴの場合、負の温度特性を有するため、印加電圧が一定であっても、温度が高くなるに従って電流値が減少する。
【００１６】
また、特許文献４に記載の反応処理装置は、複数の反応部における加熱温度及び加熱時間を個別に制御することができるが、各加熱素子に対する供給電流値のばらつきについては何ら考慮されていないため、制御基板からの供給電流に対する書込精度を各加熱用回路で正確に実現することは困難である。即ち、特許文献４に記載の反応処理装置では、供給電流を加熱用回路に高精度で供給することができないため、高精度な制御を行うことはできないという問題点がある。
【００１７】
更に、上述した従来の反応処理装置は、複数の反応部の加熱温度・時間を個別にかつ高精度に制御することができないため、ＰＣＲ法に適用した場合、各サンプルの増幅量を一定にすることができず、副産物を生じることがあるという問題点もある。
【００１８】
そこで、本発明は、基板内に形成された複数の反応部を、高精度に温度制御することができる反応処理装置を提供することを主目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る反応処理装置は、基板内に形成された複数の反応部と、前記反応部ごとに設けられた複数の加熱部と、を有し、前記加熱部には、少なくとも、熱源となる薄膜トランジスタを備えた発熱部と、前記発熱部と同一領域又は前記発熱部の周辺領域に形成され、比電圧−温度特性を有する素子を備え、予め得られた電圧値と温度との相関関係に基づいて、前記発熱部の温度を検出する温度検出部と、が設けられている。
この反応処理装置では、比電圧−温度特性を有する素子の電圧値を検出することで、発熱部の温度を高精度で求めることができる。
また、前記比電圧−温度特性を有する素子がＰＩＮ（p-intrinsic-n）ダイオードであってもよく、その場合、前記ＰＩＮダイオードの電圧値から前記発熱部の温度を求めることができる。
そして、この反応処理装置では、前記温度検出部で検出された温度情報に基づいて、前記薄膜トランジスタに流れる電流値が調節してもよい。
更に、前記発熱部は、例えば、カレントコピア回路又はカレントミラー回路とすることができる。
更にまた、本発明の反応処理装置においては、更に、走査線駆動回路と、電流駆動回路と、前記走査線駆動回路に接続され、行方向に配列された複数の走査線と、前記電流駆動回路に接続され、列方向に配列された複数の検出線と、を有していてもよく、その場合、前記走査線と前記検出線との各交点に前記加熱部が配置される。
更にまた、本発明の反応処理装置は、前記反応部で遺伝子増幅を行うＰＣＲ装置として使用することができる。
その場合、更に、前記反応部に所定波長の励起光を照射する光照射部と、前記励起光により発生した蛍光を検出する光検出部と、を有していてもよい。
【発明の効果】
【００２０】
本発明によれば、発熱部と同一領域又は前記発熱部の周辺領域に、比電圧−温度特性を有する素子が形成されているため、この素子の電圧値から発熱部の温度を高精度で求めることができ、その結果に基づいて発熱部の薄膜トランジスタの電流値を調節することにより、基板内に形成された複数の反応部を、高精度に温度制御することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る反応処理装置の好適な実施形態について、添付の図面を参照して説明する。なお、本発明は、以下に示す各実施形態に限定されるものではない。
【００２２】
先ず、本発明の第１の実施形態に係る反応処理装置について説明する。本実施形態の反応処理装置は、同一基板内に複数の反応部が設けられており、更に、反応部ごとに、その内部を加熱するための加熱部が設けられている。
【００２３】
図１は本実施形態の反応処理装置の構造を模式的に示す断面図である。図１に示すように、本実施形態の反応処理装置１は、ウエル基板２の一方の面に反応部３として、複数の凹部が例えばマトリクス状に形成されている。これら反応部３の大きさは、用途に応じて適宜設定することができる。また、ウエル基板２の材質も特に限定されるものではないが、例えば、ウエル基板２側から光を照射する必要がある場合は、透明材料又は光透過性材料で形成されていることが望ましい。
【００２４】
一方、ウエル基板２の反応部３が形成されている側の面には、反応部３に対応する位置にそれぞれ加熱部６が形成された絶縁性基板７が配置されている。この絶縁性基板７は、例えばフィルター４及び伝熱性が高くかつ厚さが１０μｍ程度と極めて薄い粘着性シーリングテープ８を介してウエル基板２と貼り合わされている。本実施形態の反応処理装置１における絶縁性基板７の材質は、特に限定するものではないが、絶縁性基板７側から蛍光を検出する必要がある場合には、蛍光検出を阻害するおそれがない透明基板を使用することが望ましい。各種透明基板の中でも、特に、比較的大型で、表面にＴＦＴ等の半導体素子を形成しやすいガラス基板が好適である。
【００２５】
この反応処理装置１は、反応部３において遺伝子増幅を行うＰＣＲ装置として使用することができる。その場合、反応部に励起光を照射するための光源等からなる光照射部（図示せず）を設けると共に、励起光により発生した蛍光を検出するために、絶縁性基板７にフォトダイオード等からなる光検出部５を設けることができる。更に、本実施形態の反応処理装置をＰＣＲ装置として使用する場合には、温度制御を補助するためのペルチェモジュール等を配置してもよい。
【００２６】
次に、本実施形態の反応処理装置１の加熱部６について、詳細に説明する。図２は本実施形態の反応処理装置における各加熱部を示すブロック図である。図２に示すように、本実施形態の反応処理装置の絶縁性基板７上には、走査線駆動回路１０と、電流駆動回路１１が設けられている。また、走査線駆動回路１０には行方向に配列された複数の走査線１２が接続されており、電流駆動回路１１には、列方向に配列された複数の検出線１３が接続されている。そして、これらの走査線１２及び検出線１３によりマトリクスが形成されており、これらの各交点に加熱部６を構成するヒーターユニット１４が配置されている。
【００２７】
図３は図２に示すヒーターユニット１４を構成する回路を示す図である。図３に示すように、ヒーターユニット１４には、少なくとも、発熱部を構成する電流制御温度発生回路１７と、発熱部の温度を検出するための温度検出部を構成する温度検出回路１８とが設けられている。電流制御温度発生回路１７には、電流が流れることにより発熱して熱源となる電界効果トランジスタが組み込まれており、温度検出回路１８には、ＰＩＮダイオード等の比電圧−温度特性を有する素子が組み込まれている。
【００２８】
本実施形態の反応処理装置における電流制御温度発生回路１７は、カレントコピア型の回路であり、４つのＮチャネル絶縁ゲート型電界効果トランジスタ（以下、単にトランジスタという）Ｔ１〜Ｔ４と、キャパシタＣ１が設けられている。
【００２９】
具体的には、ドレイン端子が電源電極ＶＤＤに接続されたトランジスタＴ２のソース端子に、トランジスタＴ１のドレイン端子が接続されており、トランジスタＴ１のソース端子は接地電極ＧＮＤに接続されている。また、トランジスタＴ２のソース端子とトランジスタＴ１のドレイン端子との間には、トランジスタＴ２側から順に、ドレイン端子がデータ線１５に接続されたトランジスタＴ３のソース端子、及びソース端子がキャパシタＣ１の一方の端子に接続されたトランジスタＴ４のドレイン端子が接続されている。
【００３０】
これらトランジスタＴ２〜Ｔ４のゲート端子は、いずれも書込走査線１６に接続されている。また、トランジスタＴ１のゲート端子は、トランジスタＴ４のドレイン端子とキャパシタＣ１の一方の端子との間に接続されている。更に、キャパシタＣ１の他方の端子は、トランジスタＴ１のソース端子と接地電極ＧＮＤとの間に接続されている。
【００３１】
また、温度検出回路１８には、２つのトランジスタＴ５，Ｔ６、及びＰＩＮダイオード（以下、単にダイオードともいう）Ｄ１が設けられている。具体的には、ドレイン端子がデータ線に接続され、ゲート端子が走査線１２に接続されたトランジスタＴ５のゲート端子に、トランジスタＴ５のゲート端子が接続されている。そして、これらトランジスタＴ５，Ｔ６のソース端子は、いずれもダイオードＤ１の一方の端子に接続されており、ダイオードＤ１の他方の端子は接地電極ＧＮＤに接続されている。
【００３２】
なお、図３に示すヒーターユニット１４では、発熱情報量電流線と温度情報検出用電流線とを共用することができ、データ線１５がこれらに該当する。
【００３３】
次に、上述した回路構成のヒーターユニット１４の動作について説明する。このヒーター１４では、電流制御温度発生回路１７の駆動電流は、電源電極ＶＤＤと接地電極ＧＮＤとの間を、トランジスタＴ１，Ｔ２を介して流れる。このとき、トランジスタＴ１，Ｔ２の抵抗成分によってジュール熱が発生するため、それを熱源として使用することができる。
【００３４】
この電流制御温度発生回路１７では、トランジスタＴ２と、トランジスタＴ３，Ｔ４とを独立制御しているため、信号書込時は書込走査線１６及び走査線１２を共に低レベルとし、書込終了後、即ち、書込走査線１６を高レベルとした後は、任意のタイミングで走査線１２を高レベルとすることで、発熱動作させることができる。
【００３５】
また、走査線１２を低レベルにすることで、発熱動作を簡便に停止することができるため、速やかに温度を低下させたい場合等に好適である。また、発熱動作時間を調節することも可能であるため、例えば、信号電流源が小さな電流を正確に生成することが困難である場合であっても、正確な微小発熱動作を実現することができる。なお、このような動作によって加熱が間欠的になることを避けたい場合には、加熱量情報が書き込まれてから次の加熱量情報が書き込まれるまでの期間内で、加熱と加熱停止とを複数回繰り返すことにより、より時間的に安定な加熱を行うことができる。
【００３６】
一方、温度検出回路１８では、走査線１２を選択した状態で検出用電流ＩｄｅｔをダイオードＤ１に流し、走査線単位で温度検出する。具体的には、２種類の電流をそれぞれ書き込んだ時の電圧差分に対して、温度依存性を利用することで、熱源の温度を外挿する。
【００３７】
図４は横軸にヒーター電流をとり、縦軸にダイオード電圧をとって、ダイオードＤ１の電圧値とヒーターユニット１４を流れる電流値との関係を示すグラフ図である。例えば、図４に示すダイオードＤ１の電流値が１０μＡ及び１００μＡのときの電圧値の差（ΔＶ）は下記数式１により求められる。なお、下記数式１に示すηは製造プロセス理想因子（≒１）であり、ｋはボルツマン係数（１．３８×１０−２３Ｊ／Ｋ）、ｑは電子電荷量（１．６×１０−１９Ｃ）、ＩＦ１及びＩＦ２はダイオードの電流値である。
【００３８】
【数１】
2009097982.tif 000003
【００３９】
また、上記数式１により求めた電圧値の差（ΔＶ）は、下記数式２により温度に換算することができる。
【００４０】
【数２】
2009097982.tif 000004
【００４１】
この温度検出回路１８では、ＰＩＮダイオードを検出素子として使用しているため、書込電流に対する絶対出力値として、高い電圧値を検出することができる。その結果、従来の加熱装置よりも温度検出における分解能が高くなるため、後述する温度調節工程において、アナログデジタルコンバーター等により、電圧アナログ検出値をデジタル信号に変換する際の精度が向上する。
【００４２】
また、温度検出回路１８では、駆動ラインと検出ラインとが独立しているため、トランジスタＴ１の抵抗成分の影響を受けなくなる。これにより、検出精度を大幅に向上させることができる。
【００４３】
そして、本実施形態の反応処理装置１においては、温度検出回路１８により検出した温度に基づき、電流制御温度発生回路１７で発熱する温度を調節する。その方法としては、例えば、前述した電流制御温度発生回路１７及び温度検出回路１８と併せて、アナログデジタルコンバーター、デジタルポテンショメーター及びＣＰＵを設け、ＣＰＵによって予め設定した温度となるように、電流制御温度発生回路１７に流す電流を調節する方法がある。その場合、設定温度は、外部コンピュータ、外部記録装置、ＣＰＵの内部記憶装置等に情報を記録しておくことできる。
【００４４】
具体的には、先ず、設定された温度に最適な電流値となるように、ＣＰＵからデジタル制御信号をデジタルポテンショメーターに出力する。これにより、デジタルポテンショメーターと電流制御温度発生回路１７とにより、加熱部が所定の温度に調整される。
【００４５】
一方、前述したように、温度検出回路１８は、反応領域の温度に応じて電圧値が変化する。この電圧値の変化を検出回路によって検出し、その信号をアナログデジタルコンバーターによってデジタル信号として変換し、デジタルデータとしてＣＰＵに取り込まれる。
【００４６】
ＣＰＵでは、この温度検出回路１８で検出された電圧値を温度に変換し、その結果得られた温度情報と設定温度その差分を演算処理する。そして、設定温度に最適な電流値となるように、デジタル信号をデジタルポテンショメーターに出力する。このように、温度検出回路１８で検出された温度情報をフィードバックして、電流制御温度発生回路１７に流す電流を調整することにより、反応部の温度をより高精度に制御することができる。
【００４７】
図５（ａ）〜（ｄ）は電流制御温度発生回路１７及び温度検出回路１８の配置を模式的に示す平面図である。上述した電流制御温度発生回路１７及び温度検出回路１８の配置は、特に限定されるものではなく、適宜設定することができ、例えば、図５（ｄ）に示すように絶縁性基板７上の同一領域内に形成しても、又は図５（ａ）〜（ｃ）に示すように相互に隣接する位置に形成してもよい。このように、１つの加熱部（ヒーターユニット１４）の中に発熱部である電流制御温度発生回路１７と、温度検出部である温度検出回路１８とを設けることにより、温度検出をリアルタイムに実行することができる。その結果、発熱量制御フィードバックを高精度で実現し、高精度の反応制御を実現することができる。
【００４８】
上述の如く、本実施形態の反応処理装置においては、反応部を加熱する加熱部に、ＰＩＮダイオードを備えた温度検出回路を設け、その比電圧−温度特性を利用して加熱部の温度を検出し、その結果に基づいて熱源となるトランジスタを備えた電流制御温度発生回路の電流値を調節しているため、半導体素子を使用した従来の制御方法に比べて、温度制御の精度を大幅に向上させることができる。これにより、熱源となる半導体素子の特性にばらつきがあっても、正確な発熱量を得ることができるため、ＰＣＲ法に適用した場合の信頼性が向上する。
【００４９】
また、本実施形態の反応処理装置では、各加熱部に設けられたヒーターユニット１４をアクティブマトリクス制御することにより、各反応部の温度を個別に制御することができる。このためＰＣＲ法に適用した場合に、網羅的に遺伝子の発現量を短時間で解析することが可能となる。
【００５０】
更に、発熱動作を走査線単位で停止することができるため、簡便かつ速やかに反応部の温度を下げることができると共に、発熱時間の制御も可能となる。その結果、微小な発熱制御も容易に行うことができる。
【００５１】
次に、本発明の第２の実施形態に係る反応処理装置について説明する。上述した第１の実施形態の反応処理装置では、ＰＩＮダイオードと２つのトランジスタで構成される温度検出回路を設けているが、本発明はこれに限定されるものではなく、温度検出回路のトランジスタは１つでもよい。
【００５２】
図６は本実施形態の反応処理装置における温度検出回路の構成を示す図である。図５に示すように、本実施形態における温度検出回路２８は、トランジスタＴ１５及びＰＩＮダイオードＤ１１がそれぞれ１つずつ設けられている。具体的には、トランジスタＴ１５のドレイン端子が検出線１３に、ソース端子がダイオードＤ１１の一方の端子に、ゲート端子が走査線１２にそれぞれ接続されている。また、ダイオードＤ１１の他方の端子は、接地電極ＧＮＤに接続されている。
【００５３】
そして、この温度検出回路２８も、図３に示す第１の実施形態の温度検出回路１８と同様に、検出線１３を選択した状態で検出用電流ＩｄｅｔをダイオードＤ１１に流すことにより、走査線１２単位で温度検出することができる。そして、温度検出回路１８で検出された温度情報をフィードバックして、電流制御温度発生回路に流す電流を調整することにより、反応部の温度を個別にかつ高精度に制御することができる。
【００５４】
なお、本実施形態の反応処理装置２８における上記以外の構成及び効果は、前述した第１の実施形態の反応処理装置と同様である。
【００５５】
また、前述した第１及び第２の実施形態の反応処理装置では、電流制御温度発生回路の構成を、４つのＮチャネル絶縁ゲート型電界効果トランジスタと、キャパシタとを備えるカレントコピア回路としているが、本発明はこれに限定されるものではなく、電流制御温度発生回路には、種々のカレントコピー回路及びカレントミラー回路を適用することができる。図７〜図１４は電流制御温度発生回路の変形例を示す回路図である。
【００５６】
具体的には、図７に示す第１変形例の電流制御温度発生回路のように、３つのスイッチＳＷ２１〜ＳＷ２３と、トランジスタＴ２１と、キャパシタＣ２１とで構成することもできる。その場合、駆動電流は、電源電極ＶＤＤと接地電極ＧＮＤとの間を、トランジスタＴ２１を介して流れ、トランジスタＴ２１及びスイッチＳＷ２３の抵抗成分によって発生するジュール熱により、反応部を加熱する。
【００５７】
また、図８に示す第２変形例の電流制御温度発生回路は、図７に示す第１変形例の回路とスイッチの接続関係が異なっているが、信号書込時にはスイッチＳＷ３１，ＳＷ３２をオンにすると共に、スイッチＳＷ３３をオフとし、また、発熱動作時にはスイッチＳＷ３１，ＳＷ３２をオフとすると共に、スイッチＳＷ３３をオンとすることで、第１変形例と同様の効果が得られる。
【００５８】
更に、図９に示す第３変形例の電流制御温度発生回路は、トランジスタＴ４１をＰチャネルトランジスタにしたものである。この回路は、電流の向きが異なるが、原理的には前述した第１変形例と同一の回路であり、同じ機能を発揮する。例えば、低温ポリシリコンによりこれらの素子を形成する場合、ＰＭＯＳの方が一般に特性が安定するため、この構成にすることで、より実用性が高くなる。
【００５９】
更にまた、図１０に示す第４変形例の電流制御温度発生回路は、トランジスタＴ５１のソース端子側から信号電流を引き出す点で、前述した第１変形例の回路と異なるが、各スイッチＳＷ５１〜ＳＷ５３の制御は様である。また、トランジスタＴ５１のゲート・ドレインを短絡した状態で信号電流を流し、それに応じて発生したゲート・ソース電圧ＶｇｓをキャパシタＣ５１に保持させるという動作原理も同じであり、第１変形例の電流制御温度発生回路と同様の機能を発揮する。
【００６０】
一方、図１１に示す第５変形例の電流制御温度発生回路は、第１変形例の回路に、トランジスタＴ２２、スイッチＳＷ２４、及びキャパシタＣ２２を追加したものである。この回路では、スイッチＳＷ２４は、スイッチＳＷ２２と同様に制御する。具体的には、トランジスタＴ２１に注目すると、第１変形例の回路と同様に、書込時と駆動時とでドレイン・ソース電圧Ｖｄｓは一般に一致しない。
【００６１】
しかしながら、例えば、駆動時のドレイン・ソース電圧Ｖｄｓの方が大きかった場合、信号電流Ｉｓｉｇよりも駆動電流Ｉｄｒｖの方が大きくなるものの、トランジスタＴ２２が飽和状態で動作していれば、即ち、定電流源に近い動作をしていれば、その微分抵抗が極めて大きいため、駆動電流Ｉｄｒｖが僅かに増加しただけでもトランジスタＴ２１のソース電位が大きく上昇する。これは、トランジスタＴ２１のゲート・ソース電圧Ｖｇｓを減少させて、駆動電流Ｉｄｒｖを減少させる方向に作用する。その結果、駆動電流Ｉｄｒｖが信号電流Ｉｓｉｇに対して大幅に増加することを抑制できるため、前述した第１変形例の回路に比べて、駆動電流Ｉｄｒｖと信号電流Ｉｓｉｇとの不一致性を改善することができる。
【００６２】
また、図１２に示す第６変形例の電流制御温度発生回路は、図３に示す回路の変形例である。一般にＴＦＴは欠損が生じやすく、例えばスイッチトランジスタをオフの状態において微小なリーク電流を流すと、不具合が確率的に発生する。このため、図３に示す回路の場合、トランジスタＴ４にリーク電流が生じた場合、このリーク電流によってキャパシタＣ１に保持された電圧が変化し、正しい初寝る状態を保持できないことがある。そこで、この第６変形例の回路では、図３に示すトランジスタＴ４を直列接続した２個のトランジスタＴ４ａ，Ｔ４ｂで構成している。更に、トランジスタＴ４として３個以上のトランジスタを直列に接続したり、また、トランジスタＴ２，Ｔ３を同様の構成にしたりすることも可能である。これにより、一方に不具合が生じた場合でも、全体としてはリーク電流を抑えることができる。
【００６３】
更に、図１３に示す第７変形例の電流制御温度発生回路は、図３に示す回路の変形例であり、トランジスタＴ２を、ダイオードＤ２としたものである。この第７変形例の回路では、電源電極ＶＤＤが走査線１２と並行に配線されており、信号書込時は、電源電位を低レベルにすることによりダイオードＤ２がオフ状態となり、駆動時は電源電位を高レベルにすることでダイオードＤ２はオン状態となる。本変形例の回路では、ダイオードＤ２がスイッチとして動作するため、図３に示す回路と同様の機能を発揮する。
【００６４】
更にまた、図１４に示す第８変形例の電流制御温度発生回路は、信号電流Ｉｓｉｇを電圧の形に変換するトランジスタＴ６１と、発熱のための電流を流すトランジスタＴ６２とが別に設けられている点で、図７に示す第１変形例の回路とは異なる。この回路では、信号書込時はスイッチＳＷ６１，ＳＷ６２をオンとし、信号電流ＩｓｉｇをトランジスタＴ６１に流す。
【００６５】
この第８変形例の回路では、信号電流Ｉｓｉｇと駆動電流Ｉｄｒｖの比を任意の調節することができる。例えば、微小な発熱をさせたい場合に、外部回路で微小な電流を発生させることが困難であれば、下記数式３の右辺が小さくなるようにチャネル幅を調節すればよい。逆に、微小な信号電流によって大きな駆動電流を制御できるように設計することも容易である。なお、下記数式３におけるＷ１はトランジスタＴ６１のチャネル幅であり、Ｗ２はトランジスタＴ６２のチャネル幅である。
【００６６】
【数３】
2009097982.tif 000005
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態に係る反応処理装置の構造を模式的に示す断面図である。
【図２】本発明の第１の実施形態の反応処理装置における各加熱部を示すブロック図である。
【図３】図２に示すヒーターユニット１４を構成する回路を示す図である。
【図４】横軸にヒーター電流をとり、縦軸にダイオード電圧をとって、ダイオードＤ１の電圧値とヒーターユニット１４を流れる電流値との関係を示すグラフ図である。
【図５】（ａ）〜（ｄ）は電流制御温度発生回路１７及び温度検出回路１８の配置を模式的に示す平面図である。
【図６】本発明の第２の実施形態の反応処理装置における温度検出回路の構成を示す図である。
【図７】電流制御温度発生回路の第１変形例を示す図である。
【図８】電流制御温度発生回路の第２変形例を示す図である。
【図９】電流制御温度発生回路の第３変形例を示す図である。
【図１０】電流制御温度発生回路の第４変形例を示す図である。
【図１１】電流制御温度発生回路の第５変形例を示す図である。
【図１２】電流制御温度発生回路の第６変形例を示す図である。
【図１３】電流制御温度発生回路の第７変形例を示す図である。
【図１４】電流制御温度発生回路の第８変形例を示す図である。
【図１５】特許文献２に記載の従来の反応処理装置を示す断面図である。
【符号の説明】
【００６８】
１、１００  反応処理装置
２  ウエル基板
３、１１５  反応部
４  フィルター
５  光検出部
６  加熱部
７  絶縁性基板
８  シーリングテープ
１０  走査線駆動回路
１１  電流駆動回路
１２  走査線
１３  検出線
１４  ヒーターユニット
１５  データ線
１６  書込走査線
１７  電流制御温度発生回路
１８、２８  温度検出回路
１０１  半導体基板
１０２、１０４  絶縁層
１０３  ゲート電極
１０５  ソース領域
１０６  チャネル領域
１０７  ドレイン領域
１０８  パッシベーション層
１０９  ソース電極
１１０  ドレイン電極
１１１、１１２  配線
１１３  壁
１１４  蓋
Ｃ１、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ４１、Ｃ５１、Ｃ６１  キャパシタ
Ｄ１、Ｄ２、Ｄ１１  ＰＩＮダイオード
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ４ａ、Ｔ４ｂ、Ｔ５、Ｔ６、Ｔ１５、Ｔ２１、Ｔ２２、Ｔ３１、Ｔ４１、Ｔ５１、Ｔ６１、Ｔ６２  トランジスタ
ＳＷ２１、ＳＷ２２、ＳＷ２３、ＳＷ２４、ＳＷ３１、ＳＷ３２、ＳＷ３３、ＳＷ４１、ＳＷ４２、ＳＷ４３、ＳＷ５１、ＳＷ５２、ＳＷ５３、ＳＷ６１、ＳＷ６２  スイッチ
Ｉｄｅｔ  検出用電流
Ｉｓｉｇ  信号電流
Ｖｇｓ  ゲート・ソース電圧
Ｖｄｓ  ドレイン・ソース電圧
ＧＮＤ  接地電極
ＶＤＤ  電源電極
【図１】
2009097982.tif 000006
【図２】
2009097982.tif 000007
【図３】
2009097982.tif 000008
【図４】
2009097982.tif 000009
【図５】
2009097982.tif 000010
【図６】
2009097982.tif 000011
【図７】
2009097982.tif 000012
【図８】
2009097982.tif 000013
【図９】
2009097982.tif 000014
【図１０】
2009097982.tif 000015
【図１１】
2009097982.tif 000016
【図１２】
2009097982.tif 000017
【図１３】
2009097982.tif 000018
【図１４】
2009097982.tif 000019
【図１５】
2009097982.tif 000020