(57)【要約】【課題】電力損失の低減を図り、さらには高効率化を達成できるＤＣ−ＤＣコンバータを提供する。【解決手段】負荷５への大部分の電力が、主電力変換器６１から発生する交流電圧Ｖａによって供給され、残りの電力分について、補助電力変換器７１のスイッチング素子７２を、可変したデューティでスイッチング動作させることで、負荷５への出力電圧Ｖｏを制御できる。その際、主電力変換器６１は、スイッチング素子６２のスイッチング動作に際してデューティを固定して、常に最適な動作点で動作させることができ、電力損失が少ない。また、補助電力変換器７１は、負荷５への出力電力が小さく、ＤＣ−ＤＣコンバータ５１全体に対する電力損失は少ない。【選択図】図１
2009060747.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧を第１の交流電圧に変換する主電力変換器と、前記主電力変換器よりも小さな電力容量を有し、前記直流入力電圧を第２の交流電圧に変換する補助電力変換器と、前記第１の交流電圧に前記第２の交流電圧を重畳した電圧を整流平滑し、負荷に直流出力電圧を供給する整流平滑部とにより構成され、前記入力と出力との間を絶縁するトランスを有し、
前記主電力変換器は主スイッチング素子を内蔵し、固定したデューティで前記スイッチング素子をスイッチング動作することで、前記第１の交流電圧を生成するように構成し、前記補助電力変換器は補助スイッチング素子を内蔵し、可変したデューティで前記補助スイッチング素子をスイッチング動作することで、前記第２の交流電圧を生成するように構成したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
直流入力電圧を第１の交流電流に変換する主電力変換器と、前記主電力変換器よりも小さな電力容量を有し、前記直流入力電圧を第２の交流電流に変換する補助電力変換器と、前記第１の交流電流に前記第２の交流電流を重畳した電流を整流平滑し、負荷に直流出力電流を供給する整流平滑部とにより構成され、前記入力と出力との間を絶縁するトランスを有し、
前記主電力変換器は主スイッチング素子を内蔵し、固定したデューティで前記スイッチング素子をスイッチング動作することで、前記第１の交流電流を生成するように構成し、前記補助電力変換器は補助スイッチング素子を内蔵し、可変したデューティで前記補助スイッチング素子をスイッチング動作することで、前記第２の交流電流を生成するように構成したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
前記補助電力変換器を複数台接続したことを特徴とする請求項１または２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記補助スイッチング素子のスイッチング周波数が、前記主スイッチング素子のスイッチング周波数のｎ倍（但し、ｎは１以上の自然数）であることを特徴とする請求項１または２記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流入力電圧を所望の直流出力電圧に変換するＤＣ−ＤＣコンバータに関し、特に電力損失を小さくし、高効率化を達成するためのＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
近年、基幹型通信用電源として、直流入力電圧をＤＣ４８Ｖの直流出力電圧に変換して、負荷である通信機器に供給できるＤＣ−ＤＣコンバータが多用されている。特に、入力側と出力側とを絶縁し、且つ効率の高い回路方式としては、絶縁トランスの漏れインダクタンスを利用した共振形のＤＣ−ＤＣコンバータが有効であるが、最適条件を維持したまま出力電圧を制御することが困難である。
【０００３】
こうした問題に対し、出力電圧を制御しつつ、絶縁トランスの漏れインダクタンスを利用して、絶縁トランスの入力側巻線に直流入力電圧を断続的に印加させるスイッチング素子のソフトスイッチングを達成した共振形のＤＣ−ＤＣコンバータが、例えば特許文献１などに開示されている。
【０００４】
図８は、こうした出力電圧を制御可能なＤＣ−ＤＣコンバータの概略構成を示したものである。同図において、１は入力側と出力側との間を電気的に絶縁しつつ、直流電源２から入力端子３Ａ，３Ｂに印加する直流入力電圧Ｖｉを、所望の直流出力電圧Ｖｏに変換して出力端子４Ａ，４Ｂから負荷５に供給する絶縁形のＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータ１は、前記直流入力電圧Ｖｉを正負交互の矩形状パルスからなる交流電圧Ｖａｃに変換する絶縁型の電力変換器１１と、電力変換器１１からの交流電圧Ｖａｃを整流して、整流電圧Ｖｄｃを出力する整流回路２１と、整流回路２１からの整流電圧Ｖｄｃを平滑して、出力端子４Ａ，４Ｂに直流出力電圧Ｖｏを出力する出力フィルタ３１と、を備えている。
【０００５】
ＤＣ−ＤＣコンバータ１の各部の構成について、さらに詳しく説明すると、絶縁型の電力変換器１１は、例えばＦＥＴなどの半導体素子で構成されるスイッチング素子１２と、絶縁トランス１３とによるインバータを内蔵している。このスイッチング素子１２と絶縁トランス１３の個数や接続形態については、特に限定しない。スイッチング素子１２は、図示しない制御部からのパルス駆動信号を受けて、オンまたはオフするいわゆるスイッチング動作を行なうようになっている。また絶縁トランス１３は、その入力（一次）側巻線と出力（二次）側巻線が電気的には絶縁するものの、磁気的には結合して設けられており、前記スイッチング素子１２のスイッチング動作に伴い、直流電源２からの直流入力電圧Ｖｉを断続的に絶縁トランス１３の入力側巻線に印加することで、絶縁トランス１３の出力側巻線から、入力側巻線と出力側巻線との巻線比に応じたピークレベルの交流電圧Ｖａｃが発生するようになっている。
【０００６】
整流回路２１は、例えばＦＥＴなどの半導体素子で構成される整流用のスイッチング素子２２を内蔵している。このスイッチング素子２２は、前記電力変換器１１を構成するスイッチング素子１２と同期してスイッチング動作するようになっている。整流回路２１の整流素子としては、他にダイオードを用いることも考えられるが、ダイオードの導通損によるＤＣ−ＤＣコンバータ１の効率低下を避けるためには、本例のようなスイッチング素子２２を用いるのが好ましい。こうしたスイッチング素子２２のスイッチング動作に伴い、前記交流電圧Ｖａｃが全波整流され、整流回路２１から整流電圧Ｖｄｃが出力される。
【０００７】
出力フィルタ３１は、逆Ｌ形に接続されたチョークコイル３２とコンデンサ３３とによるフィルタ回路で構成される。これにより、整流回路２１からの整流電圧Ｖｄｃが平滑され、出力端子４Ａ，４Ｂから負荷５に直流出力電圧Ｖｏが出力される。
【特許文献１】特開２０００−２９５８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した従来のＤＣ−ＤＣコンバータでは、次のような問題点がある。
【０００９】
負荷５に供給する直流出力電圧Ｖｏを制御するためには、例えばこの直流出力電圧Ｖｏを監視しながら、制御回路が電力変換器１１のスイッチング素子１２に供給するパルス駆動信号のデューティ（時比率）または周波数を可変させることが必要である。しかし、こうした制御の下では、例えば前記デューティを５０％に固定するなどの最適な動作条件で、電力変換器１１を常に動作させることは難しく、負荷５に供給する全ての電力を電力変換器１１が取り扱う現状では、ＤＣ−ＤＣコンバータ１として電力損失の増大が免れず、高効率化が達成できないという問題を有していた。
【００１０】
そこで本発明は、こうした問題に鑑み、電力損失の低減を図り、さらには高効率化を達成できるＤＣ−ＤＣコンバータを提供することをその目的とする。
【課題を解決するための手段】
【００１１】
本発明のＤＣ−ＤＣコンバータは、上記目的を達成するために、直流入力電圧を第１の交流電圧に変換する主電力変換器と、前記主電力変換器よりも小さな電力容量を有し、前記直流入力電圧を第２の交流電圧に変換する補助電力変換器と、前記第１の交流電圧に前記第２の交流電圧を重畳した電圧を整流平滑し、負荷に直流出力電圧を供給する整流平滑部とにより構成され、前記入力と出力との間を絶縁するトランスを有し、前記主電力変換器は主スイッチング素子を内蔵し、固定したデューティで前記スイッチング素子をスイッチング動作することで、前記第１の交流電圧を生成するように構成し、前記補助電力変換器は補助スイッチング素子を内蔵し、可変したデューティで前記補助スイッチング素子をスイッチング動作することで、前記第２の交流電圧を生成するように構成している。
【００１２】
また、本発明のＤＣ−ＤＣコンバータは、上記目的を達成するために、直流入力電圧を第１の交流電流に変換する主電力変換器と、前記主電力変換器よりも小さな電力容量を有し、前記直流入力電圧を第２の交流電流に変換する補助電力変換器と、前記第１の交流電流に前記第２の交流電流を重畳した電流を整流平滑し、負荷に直流出力電流を供給する整流平滑部とにより構成され、前記入力と出力との間を絶縁するトランスを有し、前記主電力変換器は主スイッチング素子を内蔵し、固定したデューティで前記スイッチング素子をスイッチング動作することで、前記第１の交流電流を生成するように構成し、前記補助電力変換器は補助スイッチング素子を内蔵し、可変したデューティで前記補助スイッチング素子をスイッチング動作することで、前記第２の交流電流を生成するように構成している。
【００１３】
上記何れの構成においても、前記補助電力変換器を複数台接続するのが好ましい。
【００１４】
また、前記補助スイッチング素子のスイッチング周波数は、前記主スイッチング素子のスイッチング周波数のｎ倍であることが好ましい。
【発明の効果】
【００１５】
請求項１の発明によれば、負荷への大部分の電力が、主電力変換器から発生する交流電圧によって供給され、残りの電力分について、補助電力変換器の補助スイッチング素子を、可変したデューティでスイッチング動作させることで、負荷への出力電圧を制御することが可能になる。その際、主電力変換器は、主スイッチング素子のスイッチング動作に際してデューティを固定して、常に最適な動作点で動作させることが可能であるため、電力損失が少ない。また、補助電力変換器は、可変したデューティで補助スイッチング素子をスイッチング動作させているものの、負荷への出力電力は小さく、ＤＣ−ＤＣコンバータ全体に対する電力損失は少ない。そのため、ＤＣ−ＤＣコンバータとして電力損失の低減を図ることができ、さらには高効率化を達成できる。
【００１６】
請求項２の発明によれば、負荷への大部分の電力が、主電力変換器から発生する交流電流によって供給され、残りの電力分について、補助電力変換器の補助スイッチング素子を、可変したデューティでスイッチング動作させることで、負荷への出力電流を制御することが可能になる。その際、主電力変換器は、主スイッチング素子のスイッチング動作に際してデューティを固定して、常に最適な動作点で動作させることが可能であるため、電力損失が少ない。また、補助電力変換器は、可変したデューティで補助スイッチング素子をスイッチング動作させているものの、負荷への出力電力は小さく、ＤＣ−ＤＣコンバータ全体に対する電力損失は少ない。そのため、ＤＣ−ＤＣコンバータとして電力損失の低減を図ることができ、さらには高効率化を達成できる。
【００１７】
請求項３の発明によれば、整流平滑部で得られる整流電圧または整流電流のリップル成分をより少なくして、整流平滑部ひいてはＤＣ−ＤＣコンバータの更なる小型化と、高速応答を達成できる。
【００１８】
請求項４の発明によれば、補助電力変換器の出力電力が小さいため、補助スイッチング素子におけるスイッチング損失の増加は少なく、補助スイッチング素子を高速にスイッチングさせることにより、補助電力変換器を小型化できる。また、整流平滑部で得られる整流電圧または整流電流のリップル成分がより少なくなり、整流平滑部ひいてはＤＣ−ＤＣコンバータの更なる小型化と、高速応答を達成できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明における電源装置の好ましい実施形態について、添付図面を参照しながら詳細に説明する。なお、従来例と同一の構成には同一の符号を付し、共通する箇所の説明は重複を避けるため、極力省略する。
【００２０】
図１は、本発明の好ましい一実施例で提案する絶縁形のＤＣ−ＤＣコンバータ５１の概略構成を示したものである。同図において、ＤＣ−ＤＣコンバータ５１は、入力側と出力側との間を電気的に絶縁しつつ、直流電源２から入力端子３Ａ，３Ｂに印加する直流入力電圧Ｖｉを、所望の直流出力電圧Ｖｏに変換して出力端子４Ａ，４Ｂから負荷５に供給するもので、前記直流入力電圧Ｖｉを正負交互の矩形状パルスからなる交流電圧Ｖａに変換する絶縁型の主電力変換器６１と、直流入力電圧Ｖｉを正負交互の矩形状パルスからなる別な交流電圧Ｖｂに変換する絶縁型の補助電力変換器７１と、前記主電力変換器６１からの交流電圧Ｖａに補助電力変換器７１からの交流電圧Ｖｂを重畳した加算電圧Ｖａｂを整流して、整流電圧Ｖｄｃを出力する整流回路２１と、整流回路２１からの整流電圧Ｖｄｃを平滑して、出力端子４Ａ，４Ｂに直流出力電圧Ｖｏを出力する出力フィルタ３１と、をそれぞれ備えている。
【００２１】
負荷５に大部分の電力を供給する主回路としての主電力変換器６１は、例えばＦＥＴなどの半導体素子で構成されるスイッチング素子６２と、絶縁トランス６３とによるインバータを内蔵している。このスイッチング素子６２と絶縁トランス６３の個数や接続形態については、特に限定しない。スイッチング素子６２は、図示しないパルス生成部からのパルス駆動信号を受けて、固定した周波数とデューティでスイッチング動作するようになっている。また絶縁トランス６３は、その入力側巻線と出力側巻線が電気的には絶縁するものの、磁気的には結合して設けられており、前記スイッチング素子６２のスイッチング動作に伴い、直流電源２からの直流入力電圧Ｖｉを受けて、絶縁トランス６３の入力側巻線に直流電圧を断続的に印加することで、絶縁トランス６３の出力側巻線から、入力側巻線と出力側巻線との巻線比に応じたピークレベルの交流電圧Ｖａが発生するようになっている。
【００２２】
一方、補助電力変換器７１は、負荷５に供給する直流出力電圧Ｖｏを制御するための補助回路として設けられ、例えばＦＥＴなどの半導体素子で構成されるスイッチング素子７２と、絶縁トランス７３とによるインバータを内蔵している。このスイッチング素子７２と絶縁トランス７３の個数や接続形態については、特に限定しない。スイッチング素子７２は、図示しない制御部からのパルス駆動信号を受けて、可変したデューティ（周波数はスイッチング素子６２と同一）でスイッチング動作するようになっている。また絶縁トランス７３は、その入力側巻線と出力側巻線が電気的には絶縁するものの、磁気的には結合して設けられており、前記スイッチング素子７２のスイッチング動作に伴い、直流電源２からの直流入力電圧Ｖｉを受けて、絶縁トランス７３の入力側巻線に直流電圧を断続的に印加することで、絶縁トランス７３の出力側巻線から、入力側巻線と出力側巻線との巻線比に応じたピークレベルの交流電圧Ｖｂが発生するようになっている。
【００２３】
本実施例では、主電力変換器６１からの交流電圧Ｖａと、補助電力変換器７１からの交流電圧Ｖｂとを加算した加算電圧Ｖａｂが、整流回路２１に印加されるように、主電力変換器６１と補助電力変換器７１の出力側が直列に接続される。つまり、ここでは所望の出力電圧Ｖｏを得るために、主電力変換器６１からの交流電圧Ｖａに対して、補助電力変換器７１から必要分だけ交流電圧Ｖｂを重畳する構成となっている。また、主電力変換器６１と補助電力変換器７１の各電力容量（交流電圧Ｖａおよび交流電圧Ｖｂ）は異なり、電力容量の大きな主電力変換器６１で、負荷５に大部分の主電力を供給する一方、電力容量の小さな補助電力変換器７１からの交流電圧Ｖｂを、主電力変換器６１からの交流電圧Ｖａに重畳することで、残りの必要な電力分の出力電圧Ｖｏを制御する。その他の構成は、従来例で示した図８と共通している。
【００２４】
次に、上記構成について、その作用を図２および図３の波形図に基づき説明する。図２は、主電力変換器６１からの交流電圧Ｖａの平均値Ｖａaveよりも、整流回路２１に印加される加算電圧Ｖａｂの平均値Ｖａｂaveを高くしたい場合（Ｖａave＜Ｖａｂave）の波形図であり、また図３は、交流電圧Ｖａの平均値Ｖａaveよりも、加算電圧Ｖａｂの平均値Ｖａｂaveを低くしたい場合（Ｖａave＞Ｖａｂave）の波形図である。また、これらの各図において、最上段は交流電圧Ｖａの経時変化を示しており、以下、交流電圧Ｖｂ，加算電圧Ｖａｂ，整流電圧Ｖｄｃの各経時変化を示している。
【００２５】
入力端子３Ａ，３Ｂ間に直流電源２を接続し、出力端子４Ａ，４Ｂ間に負荷５を接続した状態で、ＤＣ−ＤＣコンバータ５１を動作させると、主電力変換器６１を構成するスイッチング素子６２が、常に固定した周波数とデューティでスイッチング動作され、絶縁トランス６３の入力側巻線に正負交互の直流電圧が断続的に印加される。ここでいう直流電圧とは、直流電源２からの直流入力電圧Ｖｉそのものであってもよいし、直流入力電圧Ｖｉをコンデンサなどで分圧した電圧であってもよい。また、スイッチング素子６２に供給するパルス駆動信号のデューティは、主電力変換器６１として最も電力損失を小さくできる０．５とするのが好ましい。これにより、図２や図３の波形図に示すように、主電力変換器６１からは、同じ時間幅で正負交互に切替る交流電圧Ｖａが発生する。
【００２６】
一方、ＤＣ−ＤＣコンバータ５１の動作時には、補助電力変換器７１を構成するスイッチング素子７２も、前記スイッチング素子６２と同じ周波数で、且つ出力電圧Ｖｏを制御するために可変したデューティでスイッチング動作され、絶縁トランス７３の入力側巻線に正負交互の直流電圧が断続的に印加される。ここでいう直流電圧とは、直流電源２からの直流入力電圧Ｖｉそのものであってもよいし、直流入力電圧Ｖｉをコンデンサなどで分圧した電圧であってもよい。これにより、図２や図３の波形図に示すように、補助電力変換器７１からは、前記交流電圧Ｖａに同期しつつ、スイッチング素子７２に与えられるパルス駆動信号のデューティに依存した時間幅で、正負交互に切替る交流電圧Ｖｂが発生する。
【００２７】
ここで制御部は、所望の出力電圧Ｖｏが得られるように、スイッチング素子７２に供給するパルス駆動信号のデューティを可変すると共に、交流電圧Ｖａの平均値Ｖａaveよりも加算電圧Ｖａｂの平均値Ｖａｂaveを高くする場合には、交流電圧Ｖａと同極性で交流電圧Ｖｂが発生するように、また交流電圧Ｖａの平均値Ｖａaveよりも加算電圧Ｖａｂの平均値Ｖａｂaveを低くする場合には、交流電圧Ｖａと逆極性で交流電圧Ｖｂが発生するように、スイッチング素子７２にパルス駆動信号を供給する。
【００２８】
これを具体的に説明すると、交流電圧Ｖａの平均値Ｖａaveよりも加算電圧Ｖａｂの平均値Ｖａｂaveを高くしたい場合は、図２に示すように、正極性の電圧レベルＶａ１の交流電圧Ｖａが発生しているときに、正極性の電圧レベルＶｂ１の交流電圧Ｖｂを発生させ、負極性の電圧レベル−Ｖａ１の交流電圧Ｖａが発生しているときに、負極性の電圧レベル−Ｖｂ１の交流電圧Ｖｂを発生させる。整流回路２１への加算電圧Ｖａｂは、これらの交流電圧Ｖａ，Ｖｂを加算したものとなるので、これを全波整流して得た整流電圧Ｖｄｃは、交流電圧ＶｂとしてＶｂ１または−Ｖｂ１の電圧レベルが発生している期間中に、Ｖａ１＋Ｖｂ１となり、出力フィルタ３１を通して負荷５に供給する最終的な出力電圧Ｖｏは、交流電圧Ｖａの電圧レベルＶａ１よりも高くなる。
【００２９】
一方、交流電圧Ｖａの平均値Ｖａaveよりも加算電圧Ｖａｂの平均値Ｖａｂaveを低くしたい場合は、図３に示すように、正極性の電圧レベルＶａ１の交流電圧Ｖａが発生しているときに、負極性の電圧レベル−Ｖｂ１の交流電圧Ｖｂを発生させ、負極性の電圧レベル−Ｖａ１の交流電圧Ｖａが発生しているときに、正極性の電圧レベルＶｂ１の交流電圧Ｖｂを発生させる。整流回路２１への加算電圧Ｖａｂは、これらの交流電圧Ｖａ，Ｖｂを加算したものとなるので、これを全波整流して得た整流電圧Ｖｄｃは、交流電圧ＶｂとしてＶｂ１または−Ｖｂ１の電圧レベルが発生している期間中に、Ｖａ１−Ｖｂ１となり、出力フィルタ３１を通して負荷５に供給する最終的な出力電圧Ｖｏは、交流電圧Ｖａの電圧レベルＶａ１よりも低くなる。
【００３０】
このように本実施例では、ＤＣ−ＤＣコンバータ５１から負荷５への大部分の電力が、主電力変換器６１から発生する交流電圧Ｖａによって供給され、残りの電力分について、補助電力変換器７１のスイッチング素子７２を、可変したデューティでスイッチング動作させることで、負荷５への出力電圧Ｖｏを調整するようになっている。ここで、交流電圧Ｖｂの電圧レベルＶｂ１，−Ｖｂ１は、出力電圧Ｖｏの可変範囲に応じて、補助電力変換器７１にて設定すればよい。主電力変換器６１は、負荷５に供給する電力の大部分を取り扱うものの、スイッチング素子６２のスイッチング動作に際してデューティを固定して、常に最適な動作点で動作させることが可能であるため、電力損失が少ない。また、補助電力変換器７１は、可変したデューティでスイッチング素子７２をスイッチング動作させているが、負荷５への出力電力は小さく、ＤＣ−ＤＣコンバータ５１全体に対する電力損失は少ない。そのため、ＤＣ−ＤＣコンバータ５１として高効率化が期待できる。また、図２や図３の各波形図からも明らかなように、交流電圧Ｖａは常時電圧レベルＶａ１または電圧レベル−Ｖａ１となっており、そこに別な交流電圧Ｖｂが重畳されるので、従来例に比べて整流回路２１で得られる整流電圧Ｖｄｃの電圧変化量（リップル成分）が少なく、出力フィルタ３１ひいてはＤＣ−ＤＣコンバータ５１の小型化と、高速応答を達成できる。
【００３１】
次に、図１に示すＤＣ−ＤＣコンバータ５１の具体的な回路図を図４で説明する。同図において、主電力変換器６１は、入力端子３Ａ，３Ｂの両端間に接続する入力コンデンサ６５Ａ，６５Ｂの直列回路と、同じく入力端子３Ａ，３Ｂの両端間に接続するＦＥＴからなるスイッチング素子６２Ａ，６２Ｂと、入力コンデンサ６５Ａ，６５Ｂの接続点とスイッチング素子６２Ａ，６２Ｂの接続点との間に、その入力側巻線６６が接続される絶縁トランス６３と、からなる電流共振形ハーフブリッジコンバータとして構成される。
【００３２】
ここでの入力コンデンサ６５Ａ，６５Ｂは同じ静電容量を有し、直流入力電圧Ｖｉの半値（Ｖｉ／２）が、それぞれの入力コンデンサ６５Ａ，６５Ｂの両端間に発生するようになっている。また絶縁トランス６３は、２個の出力側巻線６７Ａ，６７Ｂを有する。なお６８Ａ，６８Ｂは、スイッチング素子６２Ａ，６２Ｂのドレイン・ソース間にそれぞれ逆並列接続されるダイオードで、これはスイッチング素子６２Ａ，６２Ｂに内蔵するボディダイオードとして設けられる。
【００３３】
補助電力変換器７１は、入力端子３Ａ，３Ｂの両端間にブリッジ接続されたＦＥＴからなる４個のスイッチング素子７２Ａ，７２Ｂ，７２Ｃ，７２Ｄと、絶縁トランス７３とによるフルブリッジコンバータで構成される。スイッチング素子７２Ａ，７２Ｂの直列回路と、スイッチング素子７２Ｃ，７２Ｄの直列回路が、共に入力端子３Ａ，３Ｂの両端間に接続され、絶縁トランス７３の入力側巻線７６が、スイッチング素子７２Ａ，７２Ｂの接続点と、スイッチング素子７２Ｃ，７２Ｄの接続点との間に接続される。また絶縁トランス７３は、２個の出力側巻線７７Ａ，７７Ｂを有する。なお７８Ａ，７８Ｂ，７８Ｃ，７８Ｄは、スイッチング素子７２Ａ，７２Ｂ，７２Ｃ，７２Ｄのドレイン・ソース間にそれぞれ逆並列接続されるダイオードで、これはスイッチング素子７２Ａ，７２Ｂ，７２Ｃ，７２Ｄに内蔵するボディダイオードとして設けられる。
【００３４】
絶縁トランス６３，７３の出力側には、前述した整流回路２１と出力フィルタ３１がそれぞれ設けられる。整流回路２１は、一方の出力側巻線６７Ａ，７７Ａの直列回路に直列接続する第１の整流ダイオード２３Ａと、他方の出力側巻線６７Ｂ，７７Ｂの直列回路に直列接続する第２の整流ダイオード２３Ｂとにより構成される。勿論、ＤＣ−ＤＣコンバータ５１全体の効率を向上させるために、整流ダイオード２３Ａ，２３Ｂに代わり、それぞれ整流用のスイッチング素子２２を用いてもよい。図４に示す回路例では、整流ダイオード２３Ａ，２３Ｂのカソードどうしが接続され、この接続点に出力フィルタ３１を構成するチョークコイル３２の一端が接続され、チョークコイル３２の他端と、絶縁トランス６３の出力側巻線６７Ａ，６７Ｂの接続点との間に、コンデンサ３３が接続される。そして、このコンデンサ３３の両端に出力端子４Ａ，４Ｂがそれぞれ接続される。
【００３５】
主電力変換器６１では、前述した固定したデューティで、各スイッチング素子６２Ａ，６２Ｂを交互にオン・オフさせるパルス駆動信号が、当該スイッチング素子６２Ａ，６２Ｂにそれぞれ与えられる。またここでは、絶縁トランス６３の漏れインダクタンスと、コンデンサ６５Ａ，６５Ｂとによる電流共振を実現するために、スイッチング素子６２Ａ，６２Ｂが共にオフになるデッドタイムが、前述のパルス駆動信号によって設けられる。これにより、各スイッチング素子６２Ａ，６２Ｂは、そのドレイン・ソース間に電流が流れない状態で、オン・オフの切替が行なわれるゼロ電流スイッチングが達成される。
【００３６】
そして、スイッチング素子６２Ａがオンし、スイッチング素子６２Ｂがオフすると、コンデンサ６５Ａの両端間に発生する直流電圧が絶縁トランス６３の入力側巻線６６のドット側端子に印加され、一方の出力側巻線６７Ａのドット側端子に誘起された電圧が、正極性の電圧レベルＶａ１の交流電圧Ｖａとして発生する。一方、スイッチング素子６２Ｂがオンし、スイッチング素子６２Ａがオフすると、今度はコンデンサ６５Ｂの両端間に発生する直流電圧が絶縁トランス６３の入力側巻線６６の非ドット側端子に印加され、他方の出力側巻線６７Ｂの非ドット側端子に誘起された電圧が、負極性の電圧レベル−Ｖａ１の交流電圧Ｖａとして発生するようになっている。
【００３７】
また、補助電力変換器７１は、対をなすスイッチング素子７２Ａ，７２Ｄと、対をなすスイッチング素子７２Ｂ，７２Ｃが交互にオン・オフを繰り返し、且つスイッチング素子７２Ａ，７２Ｂが同時オフ、またはスイッチング素子７２Ｃ，７２Ｄが同時オフになるデッドタイムを設けながら、これらのスイッチング素子７２Ａ，７２Ｂ，７２Ｃ，７２Ｄに可変したデューティでパルス駆動信号が与えられる。ここではスイッチング素子７２Ａ，７２Ｄがオンし、スイッチング素子７２Ｂ，７２Ｃがオフすると、直流入力電圧Ｖｉが絶縁トランス７３の入力側巻線７６のドット側端子に印加され、一方の出力側巻線７７Ａのドット側端子に誘起された電圧が、正極性の電圧レベルＶｂ１の交流電圧Ｖｂとして発生する。一方、スイッチング素子７２Ｂ，７２Ｃがオンし、スイッチング素子７２Ａ，７２Ｄがオフすると、今度はコンデンサ６５Ｂの両端間に発生する直流電圧が絶縁トランス７３の入力側巻線７６の非ドット側端子に印加され、他方の出力側巻線７７Ｂの非ドット側端子に誘起された電圧が、負極性の電圧レベル−Ｖｂ１の交流電圧Ｖｂとして発生するようになっている。
【００３８】
そして図４の提案回路では、電流共振形ハーフブリッジコンバータで構成される主電力変換器６１と、フルブリッジコンバータで構成される補助電力変換器７１とを用い、２つの絶縁トランス６３，７３により、主電力変換器６１から出力する交流電圧Ｖａと、補助電力変換器７１から出力する交流電圧Ｖｂとを直列に重畳することで、負荷５に供給する出力電圧Ｖｏを制御する。この結果、負荷５に供給する電力のうち、目標とする出力電圧Ｖｏの差分のみを補助電力変換器７１で変換する。これによって、大部分の電力は補助電力変換器７１を通過させることなく、高効率な共振形の主電力変換器６１を通過することになり、主電力変換器６１および補助電力変換器７１全体としての変換器容量の低減と、損失の低減を実現できる。しかも、ここでは、共振形の高効率を維持した上で、補助電力変換器７１からの交流電圧Ｖｂにより出力電圧Ｖｏを可変できる利点もある。
【００３９】
図５は、図４に示す提案回路の実験結果を示したものである。この図５では、負荷５が１０２Ｗで、入力電圧ＶｉをＤＣ３６Ｖ〜６０Ｖに変化させた時に、効率と損失がどのように変化するのかをプロットしている。なお、実験での出力電圧ＶｏはＤＣ４８Ｖとなるように制御され、また各スイッチング素子６２Ａ，６２Ｂのスイッチング周波数は２８６ｋＨｚであった。特に入力電圧Ｖｉが基準電圧であるＤＣ４８Ｖに近いところで、９２．１％の高い効率が得られている。またこのときの損失は、１０Ｗ以下に低減している。
【００４０】
図６は、ＤＣ−ＤＣコンバータ５１として最適な動作点において、主電力変換器６１を構成する絶縁トランス６３の入力側巻線６６を流れる入力電流ｉＴと、スイッチング素子６２Ｂのゲート・ソース間電圧Ｖｇｓとの経時変化を示したものである。同図に示すように、主電力変換器６１の共振周波数に合せて、スイッチング素子６２Ｂのオン・オフが切替り、ゼロ電流スイッチング（ＺＣＳ）が実現できていることがわかる。これにより、スイッチング素子６２Ｂのスイッチング損失を低減できる。ここでは、共振周波数が２８６ｋＨｚとして、主電力変換器６１の各素子を選定している。
【００４１】
図７は、ＤＣ−ＤＣコンバータ５１の別な変形例を示したものである。図１に示す例では、負荷５の出力電圧Ｖｏを制御する関係で、主電力変換器６１および補助電力変換器７１は、共に電圧出力形となっていたが、図７に示す例では、負荷５の出力電流Ｉｏを制御するために、主電力変換器６１および補助電力変換器７１が、共に電流出力形の構成となっている。この場合、主電力変換器６１で得られる交流電流ｉａと、補助電力変換器７１で得られる交流電流ｉｂを加算した加算電流ｉａｂが、整流回路２１に印加されるように、主電力変換器６１と補助電力変換器７１の出力側が並列に接続される。それ以外の各部の構成は、図１に示すものと共通しており、上述の説明で交流電圧Ｖａを交流電流ｉａとし、交流電圧Ｖｂを交流電流ｉｂとし、加算電圧Ｖａｂを加算電流ｉａｂとし、整流電圧Ｖｄｃを整流電流ｉｄｃとし、出力電圧Ｖｏを出力電流Ｉｏとして、各々置き換えることで、電圧出力形の主電力変換器６１および補助電力変換器７１と同様の作用効果を発揮する。
【００４２】
以上のように本実施例では、直流入力電圧Ｖｉを第１の交流電圧Ｖａに変換する主電力変換器６１と、主電力変換器６１よりも小さな電力容量を有し、直流入力電圧Ｖｉを第２の交流電圧Ｖｂに変換する補助電力変換器７１と、第１の交流電圧Ｖａに第２の交流電圧Ｖｂを重畳した電圧（加算電圧Ｖａｂ）を整流平滑し、負荷５に直流出力電圧Ｖｏを供給する整流平滑部としての整流回路２１および出力フィルタ３１とにより構成され、前記入力と出力との間を絶縁するトランスとしての絶縁トランス６３，７３を有し、主電力変換器６１は主スイッチング素子であるスイッチング素子６２を内蔵し、固定したデューティでスイッチング素子６２をスイッチング動作することで、第１の交流電圧Ｖａを生成するように構成する一方で、補助電力変換器７１は補助スイッチング素子である別なスイッチング素子７２を内蔵し、可変したデューティでスイッチング素子７２をスイッチング動作することで、第２の交流電圧Ｖｂを生成するように構成している。
【００４３】
この場合、負荷５への大部分の電力が、主電力変換器６１から発生する交流電圧Ｖａによって供給され、残りの電力分について、補助電力変換器７１のスイッチング素子７２を、可変したデューティでスイッチング動作させることで、負荷５への出力電圧Ｖｏを制御することが可能になる。その際、主電力変換器６１は、スイッチング素子６２のスイッチング動作に際してデューティを固定して、常に最適な動作点で動作させることが可能であるため、電力損失が少ない。また、補助電力変換器７１は、可変したデューティでスイッチング素子７２をスイッチング動作させているものの、負荷５への出力電力は小さく、ＤＣ−ＤＣコンバータ５１全体に対する電力損失は少ない。そのため、ＤＣ−ＤＣコンバータ５１として電力損失の低減を図ることができ、さらには高効率化を達成できる。
【００４４】
また、図７に示すように、直流入力電圧Ｖｉを第１の交流電流ｉａに変換する主電力変換器６１と、主電力変換器６１よりも小さな電力容量を有し、直流入力電圧Ｖｉを第２の交流電流ｉｂに変換する補助電力変換器７１と、第１の交流電流ｉａに第２の交流電流ｉｂを重畳した電流（加算電流ｉａｂ）を整流平滑し、負荷５に直流出力電流Ｉｏを供給する整流平滑部としての整流回路２１および出力フィルタ３１とにより構成され、前記入力と出力との間を絶縁するトランスとしての絶縁トランス６３，７３を有し、主電力変換器６１は主スイッチング素子であるスイッチング素子６２を内蔵し、固定したデューティでスイッチング素子６２をスイッチング動作することで、第１の交流電流ｉａを生成するように構成する一方で、補助電力変換器７１は補助スイッチング素子である別なスイッチング素子７２を内蔵し、可変したデューティでスイッチング素子７２をスイッチング動作することで、第２の交流電流ｉｂを生成するように構成してもよい。
【００４５】
この場合も、負荷５への大部分の電力が、主電力変換器６１から発生する交流電流ｉａによって供給され、残りの電力分について、補助電力変換器７１のスイッチング素子７２を、可変したデューティでスイッチング動作させることで、負荷５への出力電流Ｉｏを制御することが可能になる。その際、主電力変換器６１は、スイッチング素子６２のスイッチング動作に際してデューティを固定して、常に最適な動作点で動作させることが可能であるため、電力損失が少ない。また、補助電力変換器７１は、可変したデューティでスイッチング素子７２をスイッチング動作させているものの、負荷５への出力電力は小さく、ＤＣ−ＤＣコンバータ５１全体に対する電力損失は少ない。そのため、ＤＣ−ＤＣコンバータ５１として電力損失の低減を図ることができ、さらには高効率化を達成できる。
【００４６】
他の好ましい例として、図１や図７に示す補助電力変換器７１を複数台接続してもよい。この場合、電圧出力形の補助電力変換器７１では、主電力変換器６１と各補助電力変換器７１の出力側を直列に接続し、電流出力形の補助電力変換器７１では、主電力変換器６１と各補助電力変換器７１の出力側を並列に接続する。こうすると、ＤＣ−ＤＣコンバータ５１としての電力損失は増加するものの、整流回路２１で得られる整流電圧Ｖｄｃまたは整流電流ｉｄｃのリップル成分をより少なくして、出力フィルタ３１ひいてはＤＣ−ＤＣコンバータ５１の更なる小型化と、高速応答を達成できる。
【００４７】
また、補助電力変換器７１を構成するスイッチング素子７２のスイッチング周波数が、主電力変換器６１を構成するスイッチング素子６２のスイッチング周波数のｎ倍（但し、ｎは１以上の自然数）となるようなパルス駆動信号を、制御部からスイッチング素子７２に供給してもよい。この場合、補助電力変換器７１の出力電力が小さいため、スイッチング素子７２におけるスイッチング損失の増加は少なく、スイッチング素子７２を高速にスイッチングさせることにより、補助電力変換器７１を小型化できる。また、整流回路２１で得られる整流電圧Ｖｄｃまたは整流電流ｉｄｃのリップル成分がより少なくなり、出力フィルタ３１ひいてはＤＣ−ＤＣコンバータ５１の更なる小型化と、高速応答を達成できる。
【００４８】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。主電力変換器６１や補助電力変換器７１は、図４に示す提案回路以外の構成であってもかまわない。
【図面の簡単な説明】
【００４９】
【図１】本発明の好ましい一実施例におけるＤＣ−ＤＣコンバータの回路構成図である。
【図２】同上、図１における各部の動作波形図である。
【図３】同上、図１における各部の動作波形図である。
【図４】同上、図１の具体的な回路図である。
【図５】同上、図４の提案回路で、入力電圧を変化させた時の効率と損失の変化を示す特性図である。
【図６】同上、図４の提案回路で、主電力変換器の入力電流と、主電力変換器を構成するスイッチング素子のゲート・ソース間電圧との関係を示す波形図である。
【図７】本発明の別な変形例におけるＤＣ−ＤＣコンバータの回路構成図である。
【図８】従来例におけるＤＣ−ＤＣコンバータの回路構成図である。
【符号の説明】
【００５０】
２１  整流回路（整流平滑部）
３１  出力フィルタ（整流平滑部）
６１  主電力変換器
６２  スイッチング素子（主スイッチング素子）
６３  絶縁トランス（トランス）
７１  補助電力変換器
７２  スイッチング素子（補助スイッチング素子）
７３  絶縁トランス（トランス）
【図１】
2009060747.tif 000003
【図２】
2009060747.tif 000004
【図３】
2009060747.tif 000005
【図４】
2009060747.tif 000006
【図５】
2009060747.tif 000007
【図６】
2009060747.tif 000008
【図７】
2009060747.tif 000009
【図８】
2009060747.tif 000010