(57)【要約】【課題】チッピングの発生を抑制することができるラッピング用研磨布を提供する。【解決手段】本ラッピング用研磨布は、基材上に多数の突起部が規則正しく配置され、この突起部の上面と側面とがなす角度θを１０５°＜θ≦１３５°とする截頭円錐形状をなしあるいは、突起部の上面と側面とがなす角度θを４５°≦θ＜７５°とする逆截頭円錐形状をなし、突起部の上面の総面積をＳ１、研磨布表面積をＳ２、突起部の高さをＨ、前記上面の直径をＤ１、被研磨材に設ける細孔の直径をＤとするとき、０．１Ｓ２≦Ｓ１≦０．９Ｓ２、５０μｍ≦Ｈ≦１ｍｍ、Ｄ１≧２Ｄの関係を有する。【選択図】  図２
2009082995.tif 000002
【特許請求の範囲】
【請求項１】
基材上に多数の突起部が規則正しく配置され、この突起部の上面と側面とがなす角度θを１０５°＜θ≦１３５°とする截頭円錐形状をなしあるいは、前記突起部の上面と側面とがなす角度θを４５°≦θ＜７５°とする逆截頭円錐形状をなし、
前記突起部の上面の総面積をＳ１、研磨布表面積をＳ２、前記突起部の高さをＨ、前記上面の直径をＤ１、被ラッピング材に設ける細孔の直径をＤとするとき、
０．１Ｓ２≦Ｓ１≦０．９Ｓ２、５０μｍ≦Ｈ≦１ｍｍ、Ｄ１≧２Ｄ
の関係を有することを特徴とするラッピング用研磨布。
【請求項２】
前記截頭円錐形状の突起部および逆截頭円錐形状の突起部が一方向に交互に配置されることを特徴とする請求項１に記載のラッピング用研磨布。
【請求項３】
シリコンインゴットからシリコン円盤を切り出す工程と、
シリコン円盤にドリルにより多数の細孔を穿設する工程と、
請求項１または２に記載のラッピング用研磨布を用いて、細孔を設けたシリコン円盤をラッピングする工程を有する
ことを特徴とするプラズマエッチング装置用シリコン電極のラッピング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はラッピング用研磨布およびこれを用いたプラズマエッチング装置用シリコン電極のラッピング方法に係り、特に突起部の形状を改良したラッピング用研磨布およびこれを用いたプラズマエッチング装置用シリコン電極のラッピング方法に関する。
【背景技術】
【０００２】
従来、半導体集積回路の製造時、シリコンウェーハをエッチングするための装置として、プラズマエッチング装置が広く用いられ、このプラズマエッチング装置には、図１４に示すように、真空容器４１内に多数の細孔４２ａを有する電極板４２とウェーハ載置台４３を間隔をおいて設けている。
【０００３】
このプラズマエッチング装置を用いたシリコンウェーハのエッチングは、ウェーハ載置台４３上にシリコンウェーハＷを載置し、Ａｒの他にＣＨＦ３またはＣＦ３等を含むエッチングガスＧを電極板４２に設けられた貫通細孔４２ａを通してシリコンウェーハＷに向って流しながら高周波電源４５により電極板４２とウェーハ載置台４３との間に高周波電圧を印加し、この高周波電圧を印加することにより、供給されたエッチングガスＧは電極板４２とウェーハ載置台４３の間の空間でプラズマＰとなり、このプラズマＰがシリコンウェーハＷに当ってシリコンウェーハＷの表面をエッチングする。
【０００４】
電極板４２は、通常、カーボン、ガラス状カーボン、炭化シリコン、シリコンなどで作製される。
【０００５】
これらの材質のうち、シリコンを用いるシリコン電極は、カーボン電極に比べて、パーティクルの発生、ウェーハ汚染、反応物の排出、電極自身の耐エッチング性などに優れ、電極板としてシリコン電極が多く用いられている。
【０００６】
このシリコン電極は、シリコンインゴットからシリコン円盤を切り出し、シリコン円盤にドリルにより多数の細孔を穿設し、この細孔を設けたシリコン円盤をラッピングして製造する。
【０００７】
このラッピングは、両面あるいは片面ラップ盤を用い、砥粒を混入したスラリを供給しながら定盤に加工物を押し付け、回転させながら加工を行う。
【０００８】
しかし、従来のラッピング加工方法では、砥粒の粒径が大きいほど加工時に細孔端部に発生するチッピングサイズも大きくなり、そのため、粒径の小さい砥粒を選定することでチッピングの発生を抑制しているが、一方、砥粒の粒径が小さいほど除去レートは低下することから加工能率の悪化する問題がある。
【０００９】
ラッピング加工において発生したチッピングのうち、後工程のポリッシング加工において、通常の研磨量では除去しきれないチッピングについては、追加研磨を行う必要があり、ポリッシング工程の負荷が増大していた。
【００１０】
また、このような問題を回避するため、細孔内部ヘワックスを充填する方法があるが、細孔へ充填されたワックスがラッピング加工時にチッピング発生を抑制する役目を果たすが、ラッピング加工後のワックス除去洗浄が必要不可欠で、製造工程が複雑になる。
【００１１】
そこで、ラッピング時にチッピングの発生を抑制する手段が要望されている。
【００１２】
本発明者らは上記要望に鑑み、ラッピング時のチッピングの発生を抑制する手段を検討した結果、ラッピング用研磨布に設ける突起部の形状を改良することで、チッピングの発生を抑制することができることを見出し、本願発明をするに至った。
【００１３】
なお、シリコン円盤にガス流通用の細孔を超音波加工や研削加工等により複数個形成した後、シリコン円盤の外表面をラッピング加工して鏡面とするシリコン電極の製造方法が開示されている（例えば、特許文献１参照）。
【特許文献１】特開平８−２３６５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は上述した事情を考慮してなされたもので、チッピングの発生を抑制することができるラッピング用研磨布を提供することを目的とする。
【００１５】
また、製造工程が簡素化されたプラズマエッチング装置用シリコン電極のラッピング方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した目的を達成するため、本発明に係るラッピング用研磨布は、基材上に多数の突起部が規則正しく配置され、この突起部の上面と側面とがなす角度θを１０５°＜θ≦１３５°とする截頭円錐形状をなしあるいは、前記突起部の上面と側面とがなす角度θを４５°≦θ＜７５°とする逆截頭円錐形状をなし、前記突起部の上面の総面積をＳ１、研磨布表面積をＳ２、前記突起部の高さをＨ、前記上面の直径をＤ１、被ラッピング材に設ける細孔の直径をＤとするとき、０．１Ｓ２≦Ｓ１≦０．９Ｓ２、５０μｍ≦Ｈ≦１ｍｍ、Ｄ１≧２Ｄの関係を有することを特徴とする。
【００１７】
また、本発明に係るプラズマエッチング装置用シリコン電極のラッピング方法は、シリコンインゴットからシリコン円盤を切り出す工程と、シリコン円盤にドリルにより多数の細孔を穿設する工程と、上記ラッピング用研磨布を用いて、細孔を設けたシリコン円盤をラッピングする工程を有する。
【発明の効果】
【００１８】
本発明に係るラッピング用研磨布によれば、チッピングの発生を抑制することができるラッピング用研磨布を提供することができる。
【００１９】
また、本発明に係るプラズマエッチング装置用シリコン電極のラッピング方法によれば、製造工程が簡素化されたプラズマエッチング装置用シリコン電極のラッピング方法を提供することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の一実施形態に係るラッピング用研磨布について図面を参照して説明する。
【００２１】
図１は本発明の第１実施形態に係るラッピング用研磨布の平面図、図２はその側面図である。
【００２２】
図１および図２に示すように、本発明の第１実施形態に係るラッピング用研磨布１は、従来のラップ盤の定盤に貼り付けて用いるもので、例えば不織布からなり、基材２上に多数の突起部３が規則正しく配置され、この突起部３の上面３ａと側面３ｂとがなす角度θを１０５°＜θ≦１３５°とする截頭円錐形状である。
【００２３】
研磨布突起部エッジを直角ではなく傾斜をもたせることで、加工時の細孔端部へかかる加工抵抗を分散させチッピングの発生を極力抑える。この截頭円錐形状において、角度θが７５°以上１０５°以下となると、チッピング抑制効果が得られず、１３５°より大きくなると、研磨布の使用磨耗による研磨布突起上部の面積の変化量が大きくなり、研磨速度が変化するため、加工速度が低下してしまう。
【００２４】
さらに、上面３ａの総面積をＳ１、研磨布表面積をＳ２、突起部３の高さをＨ、上面３ａの直径をＤ１、被研磨材に設ける細孔の直径をＤとするとき、０．１Ｓ２≦Ｓ１≦０．９Ｓ２、５０μｍ≦Ｈ≦１ｍｍ、Ｄ１≧２Ｄの関係を有する。
【００２５】
突起部（研磨材層）３には樹脂バインダー（アクリル系）により、ダイヤモンド砥粒（粒径：数μｍ〜数１０μｍ）の立体構造が形成されている。
【００２６】
突起部３は規則正しく配置例えば一方向（Ｘ軸方向）に等ピッチで配置され、さらに、次列は半ピッチずらして配置される。
【００２７】
上面３ａの総面積をＳ１は１個の上面３ａの面積と、突起部３数の積で求められ、研磨布表面積をＳ２は、総面積をＳ１と、全突起部３の周囲面積と、基材２の露出部面積の和で求められる。Ｓ１が０．１Ｓ２≦Ｓ１≦０．９Ｓ２の範囲を外れると、チッピング抑制効果が得られない。
【００２８】
突起部３の高さＨは基材２表面と上面３ａ間の距離である。
【００２９】
高さＨが１ｍｍより大きくなると、突起部にかかる負荷により突起部が変形・脱落することがあり、研磨精度が低下してしまう。また、高さＨが５０μｍより小さくなると、研磨により生じる研磨くずなどが突起部間の溝に堆積してしまい、研磨くずの排出が滞るため、研磨速度が変化し、研磨精度が低下してしまうおそれがある。
【００３０】
また、Ｄ１が２Ｄより小さいと、突起部が細孔内部に入り込み易くなり、細孔エッジ部にひっかかり易くなるため、チッピング抑制効果が得られず、チッピングが発生する。
【００３１】
本第１実施形態のラッピング用研磨布によれば、チッピングの発生を抑制することができるラッピング用研磨布が実現する。
【００３２】
次に本発明の第２実施形態に係るラッピング用研磨布について説明する。
【００３３】
本第２実施形態は、第１実施形態の突起部が截頭円錐形状であるのに対して、突起部が逆截頭円錐形状である。
【００３４】
例えば、図３および図４に示すように、本発明の第２実施形態に係るラッピング用研磨布１１は、基材２上に多数の突起部１３が規則正しく配置され、この突起部１３の上面１３ａと側面１３ｂとがなす角度θを４５°≦θ＜７５°とする逆截頭円錐形状である。
【００３５】
角度θを鋭角にすることで突起部エッジの磨耗を促進させ、常にその先端角が丸みを帯びた形状となることで、加工時の細孔端部へかかる加工抵抗を分散させチッピングの発生を極力抑える。
【００３６】
この逆截頭円錐形状において、角度θが７５°以上１０５°以下になると、チッピング抑制効果が得られず、チッピングが発生する。角度θが４５°より小さいと研磨布の使用研磨による研磨布突起上部の面積の変化量が大きくなり、研磨速度が変化するため、加工精度が低下してしまう。
【００３７】
他の構成は図１および図２に示すラッピング用研磨布と異ならないので、同一符号を付して説明は省略する。
【００３８】
また、本発明の第３実施形態に係るラッピング用研磨布について説明する。
【００３９】
本第３実施形態は、第１実施形態の截頭円錐形状の突起部と第２実施形態の逆截頭円錐形状の突起部が混在する。
【００４０】
例えば、図５および図６に示すように、本発明の第３実施形態に係るラッピング用研磨布２１は、基材２上に多数の突起部３、１３が規則正しく混在して配置され、截頭円錐形状の突起部３および逆截頭円錐形状の突起部１３が一方向に交互に配置される。
【００４１】
また、本発明の一実施形態のプラズマエッチング装置用シリコン電極のラッピング方法を用いたシリコン電極の製造方法について、図７に示す製造フロー図に沿って説明する。
【００４２】
図７（ａ）に示すように、シリコンインゴットからシリコン円盤Ｐを切り出す（Ｐ１）。
【００４３】
図７（ｂ）に示すように、ダイヤモンドドリルにより、シリコン円盤Ｐに多数の細孔ｐを穿設する（Ｐ２）。
【００４４】
図７（ｃ）に示すように、ラップ盤の上定盤Ｌ１、下定盤Ｌ２に本第１実施形態のラッピング用研磨布１を貼り付け、シリコン円盤Ｐを両定盤Ｌ１、Ｌ２で挟み込み荷重をかけながら回転運動させ、水もしくは水に潤滑・冷却を目的とした水溶性油などを混合したものを供給しながらラッピングを行う（Ｐ３）。
【００４５】
このラッピング工程において、突起部３は上面３ａと側面３ｂとがなす角度θを１０５°＜θ≦１３５°とする截頭円錐形状であるので、チッピング発生が抑制される。
【００４６】
本研磨布は図２に示すような構造となっており、截頭円錐形状の突起部（研磨材層）には樹脂バインダー（アクリル系）によりダイヤモンド砥粒（粒径：数μｍ〜数十μｍ）の立体構造が形成されており、これらが基材の一方の面へ規則正しく配列されている。この截頭円錐形状には、ラッピング加工中における細孔開口部へのチッピング発生のリスクを軽減する効果がある。
【００４７】
図７（ｄ）に示すように、ラッピングされたシリコン円盤Ｐを混酸に浸し、エッチング処理する（Ｐ４）。
【００４８】
図７（ｅ）に示すように、エッチング処理されたシリコン円盤Ｐを研磨布を貼り付けた上下定盤間に挟んで研磨する（Ｐ５）。
【００４９】
図７（ｆ）に示すように、研磨が完了した後、シリコン円盤Ｐを取り出し、シリコン電極は完成する（Ｐ６）。
【００５０】
完成したシリコン電極は、チッピングの発生がない。ラッピング加工において発生するチッピングは、後工程のポリッシング加工により全て除去されるので、追加研磨を行う必要がなく、細孔内部ヘワックスを充填する方法を用いないので、ワックス除去洗浄が必要でなく、製造工程が簡素化される。
【実施例】
【００５１】
（試験１）
約φ０．５ｍｍの細孔を有するシリコン電極を製造するために、両面ラップ盤を用いてラッピング加工を実施した。
【００５２】
研磨布は図２に示す第１実施形態のものを用い、例えば突起部高さＨが約８００μｍ、上面直径Ｄ１が約３ｍｍ、上面と側面上の直線とが成す角度をθが１２０°とした（実施例１）。
【００５３】
ラッピング結果を図８に示す。図８からもわかるように、本発明を用いることで、従来例（ＦＯ♯１０００）に比べ除去レートは１．７倍、破砕層深さは０．１６倍となり、加工能率、品質ともに向上する。
【００５４】
（試験２）
試験１と同様にして、突起部の上面と側面とがなす角度θを変化させ（第１実施形態および第２実施形態）、細孔開口部のチッピング発生状況を調べた。
【００５５】
結果を図９に示す。角度θとチッピング面積率（％）の間には、図９に示すような相関関係がある。最適なθを選択することはチッピング発生の抑制効果があることがわかる。
【００５６】
４５°≦θ＜７５°、１０５°＜θ≦１３５°にするのが好ましいことがわかる。この範囲を外れると、孔明け加工において、細孔内壁には破砕層が存在しており、これがラッピング工程において研磨布（の突起部）と接触する際に細孔端部には加工抵抗がかかることでチッピングが発生する。研磨布突起部エッジを直角ではなく傾斜をもたせることで、第１実施形態の研磨布については、加工時の細孔端部へかかる加工抵抗を分散させチッピングの発生を極力抑えることを目的とし、第２実施形態の研磨布についてはθを鋭角にすることで突起部エッジの磨耗を促進させ、４５度常にその先端角が丸みを帯びた形状となることで第１実施形態と同様の効果を狙ったものである。
【００５７】
一方、研磨布のライフ内での圧力の変動（除去レートの変動に繋がる）について考慮した場合、θが９０°から離れた値ほど、この変動は大きく、また、突起部の上面直径Ｄ１が小さくなるに従い顕著となる。
【００５８】
図１０に示すように、チッピング抑制効果と加工条件（除去レート）の安定性の両方を考慮した場合、突起部θの値は相反する結果となる。
【００５９】
そこで、第３実施形態の研磨布のような第１および第２実施形態の突起部を組み合わせた研磨布が考えられる。このときの突起部θおよびθ´の値をθ＋θ´＝１８０（４５°≦θ＜７５°）と設定することで、常に研磨布とシリコン電極との接触面積を一定に保つことができ、上記の加工条件の安定化を図りつつチッピング抑制にも効果が得られる。
【００６０】
図１０において、チッピング抑制効果については、チッピング面積率（図９参考）が２％以上のものを「×印」、１．５〜２％のものを「△印」、１．５％以下のものを「○印」とした。
【００６１】
また、加工条件の安定性については、研磨布突起部のＤ１が約３ｍｍ（第１実施形態の研磨布）と約４．５ｍｍ（第２実施形態の研磨布）で、高さ８００μｍ（研磨布ライフ初期）から５０μｍ（研磨布ライフエンド）まで使用したときの除去レート変動率が１５％以下のものを「○印」、除去レート変動率が１５〜３０％のものを「△印」、除去レート変動率が３０％以上のものを「×印」とした。
【００６２】
「除去レート変動率（％）
＝（最大除去レート−最小除去レート）／最大除去レート×１００」
【００６３】
（試験３）
試験１と同様にして、上面３ａの総面積をＳ１と研磨布表面積をＳ２の関係を変化させて、チッピング抑制効果を調べる。
【００６４】
図１１に示す結果を得た。図１１からもわかるように、０．１Ｓ２≦Ｓ１≦０．９Ｓ２の範囲では、チッピング抑制効果が得られ、多数のチッピングの発生は認められなかったが（結果を○で示す）、この範囲を外れる、Ｓ１＝０．０１Ｓ２、１．１Ｓ２では、チッピング抑制効果が得られず、多数のチッピングの発生が認められた（結果を×で示す）。
【００６５】
（試験４）
試験１と同様にして、突起部の高さＨを変化させて、チッピング抑制効果を調べる。
【００６６】
図１２に示す結果を得た。図１２からもわかるように、Ｈが５０μｍ≦Ｈ≦１ｍｍの範囲では、チッピング抑制効果が得られ、多数のチッピングの発生は認められなかったが、この範囲を外れる、Ｈ＝４０μｍ、１．２ｍｍでは、チッピング抑制効果が得られず、多数のチッピングの発生が認められた。
【００６７】
（試験５）
試験１と同様にして、突起部の上面の直径をＤ１と細孔の直径をＤの関係を変化させて、チッピング抑制効果を調べる。
【００６８】
図１３に示す結果を得た。図１３からもわかるように、Ｄ１≧２Ｄの範囲では、チッピング抑制効果が得られ、多数のチッピングの発生は認められなかったが、この範囲を外れる、Ｄ１＝１．８Ｄでは、チッピング抑制効果が得られず、多数のチッピングの発生が認められた。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１実施形態に係るラッピング用研磨布の平面図。
【図２】本発明の第１実施形態に係るラッピング用研磨布の側面図。
【図３】本発明の第２実施形態に係るラッピング用研磨布の平面図。
【図４】本発明の第２実施形態に係るラッピング用研磨布の側面図。
【図５】本発明の第３実施形態に係るラッピング用研磨布の平面図。
【図６】本発明の第３実施形態に係るラッピング用研磨布の側面図。
【図７】本発明の一実施形態のプラズマエッチング装置用シリコン電極のラッピング方法を用いたシリコン電極の製造方法の製造フロー図。
【図８】本発明のラッピング用研磨布を用いた試験の加工状態を示す結果図。
【図９】本発明のラッピング用研磨布を用いた試験のチッピング発生状態を示す結果図。
【図１０】本発明のラッピング用研磨布を用いた試験の突起部角度θの効果を示す結果図。
【図１１】本発明のラッピング用研磨布を用いた試験の上面の総面積と研磨布表面積の相関の効果を示す結果図。
【図１２】本発明のラッピング用研磨布を用いた試験の突起部の高さの効果を示す結果図。
【図１３】本発明のラッピング用研磨布を用いた試験の突起部の上面の直径と細孔の直径の相関の効果を示す結果図。
【図１４】一般的なプラズマエッチング装置の概念図。
【符号の説明】
【００７０】
１  ラッピング用研磨布
２  基材
３  突起部
３ａ  上面
３ｂ  側面
【図１】
2009082995.tif 000003
【図２】
2009082995.tif 000004
【図３】
2009082995.tif 000005
【図４】
2009082995.tif 000006
【図５】
2009082995.tif 000007
【図６】
2009082995.tif 000008
【図７】
2009082995.tif 000009
【図８】
2009082995.tif 000010
【図９】
2009082995.tif 000011
【図１０】
2009082995.tif 000012
【図１１】
2009082995.tif 000013
【図１２】
2009082995.tif 000014
【図１３】
2009082995.tif 000015
【図１４】
2009082995.tif 000016