(57)【要約】【課題】電極材料がＩｎＳｂ内に拡散することを確実に阻止し、動作環境に影響されることなく安定した特性を長期間維持できる、信頼性の高い半導体装置を提供する。【解決手段】ＩｎＳｂを含む化合物半導体で成る半導体層１０、半導体層１０上に形成される絶縁層１１、絶縁層の一部を除去することによって形成された開口部１２、１３の全領域と接触する第１電極８、第１電極８上に形成された第２電極９によって半導体装置を構成し、第１電極８を、第２電極９に含まれる金属が半導体層１０に拡散することを防ぐ部材で形成する。【選択図】  図１
2009206357.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＳｂを含む化合物半導体で成る半導体層と、
前記半導体層上に形成される絶縁層と、
前記絶縁層の一部を除去することによって形成された開口部の全領域と接触する第１電極と、
前記第１電極上に形成された第２電極と、
を有して成り、
前記第１電極は、前記第２電極に含まれる金属が前記半導体層に拡散することを防ぐ部材で成ることを特徴とする化合物半導体装置。
【請求項２】
前記第１電極は、
前記第２電極に含まれる金属が前記半導体層に拡散することを防ぐ拡散防止電極層と、前記第２電極と電気的に接続される通常電極層と、を少なくとも含むことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第１電極は、Ｔｉ、Ｎｉ、Ｐｔ、の少なくとも１つを含む、またはＴｉ、Ｎｉ、Ｐｔ、の少なくとも１つを含む金属材料が２層以上積層されて成ることを特徴とする請求項１または２に記載の化合物半導体装置。
【請求項４】
前記第２電極は、
前記第１電極に対する密着性を高めるために設けられる密着向上層と、Ａｕを含み、前記密着層と電気的に接続される通常電極層と、を少なくとも含むことを特徴とする請求項１から請求項３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記密着向上層は、Ｔｉ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｌ、Ｃｕ、の少なくとも１つを含む、またはＴｉ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｌ、Ｃｕ、の少なくとも１つを含む金属材料が２層以上積層されて成ることを特徴とする請求項４に記載の化合物半導体装置。
【請求項６】
ＩｎＳｂを含む前記化合物半導体が、ＩｎＡｓxＳｂ1-x（０≦ｘ＜１）であることを特徴とする請求項１から５のいずれか１項に記載の化合物半導体装置。
【請求項７】
前記第１電極の厚さが、前記絶縁層より厚いことを特徴とする請求項１から６のいずれか１項に記載の化合物半導体装置。
【請求項８】
前記絶縁層の厚さが５０ｎｍ以上、１０００ｎｍ以下であることを特徴とする請求項１から７のいずれか１項に記載の化合物半導体装置。
【請求項９】
ＩｎＳｂを含む化合物半導体で成る半導体層を形成する半導体層形成工程と、
前記半導体層形成工程によって形成された半導体層上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層の一部を除去することによって開口部を形成する開口部形成工程と、
前記開口部形成工程において形成された開口部の全領域と接触する第１電極を形成する第１電極形成工程と、
前記第１電極形成工程において形成された第１電極上に、Ａｕを含む部材で成る第２電極を形成する第２電極形成工程と、
を含み、
前記第１電極は、前記第２電極から前記半導体層へ金属が拡散することを防ぐ部材で成ることを特徴とする化合物半導体装置の製造方法。
【請求項１０】
前記第１電極形成工程は、
前記開口部形成工程において前記開口部を形成するために使用されたレジストパターン上から前記第１電極の材料となる部材の層を形成する第１電極材料層形成工程と、
前記第１電極材料層形成工程において形成された前記層を前記レジストパターンと共に除去する第１リフトオフ工程と、
を含むことを特徴とする請求項９に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及び化合物半導体装置の製造方法に係り、特にＩｎＳｂを含む化合物半導体を用いた化合物半導体装置及び化合物半導体装置の製造方法に関する。
【背景技術】
【０００２】
３〜１０μｍの波長の光を検出する赤外線センサには、熱型のセンサと量子型のセンサの２種類がある。熱型センサは、焦電センサとサーモパイルが主流であり、幅広い用途で実用化されている。一方、量子型センサは、化合物半導体を原料とし、３μｍ以上の長波長の光を高い感度で検出するため、ＩｎＡｓ、ＩｎＳｂといった狭禁制帯幅を持つ材料を用いてｐｉｎ（Ｐ層とＮ層との間にＩ層を挟む）構造のフォトダイオードを形成する必要がある。
【０００３】
しかし、狭禁制帯幅の半導体材料で形成されたｐｉｎ構造のフォトダイオードは、室温ではダイオードとして機能することができず、冷却しなければ使用できないという欠点があった。
狭禁制帯幅の半導体材料で形成されたダイオードを室温で動作させるための従来技術として、例えば、特許文献１に記載された赤外線センサＩＣがある。この赤外線センサＩＣは、ｉ層とｐ層の間に禁制帯幅の広い半導体層を挿入させている。このようにすることにより、導電帯にある電子がｐ型半導体層に拡散することを防ぎ、室温で動作できる上、熱型のセンサと同等の性能が得られる量子型の赤外線センサを実現することができる。
【０００４】
また、化合物半導体薄膜を用いる機能素子では、入力電極、出力電極といった端子として、化合物半導体薄膜上に金属等の電極を形成する必要がある。特にＩｎＳｂのようなＳｂ系の化合物半導体に電極を形成する場合、ＩｎＳｂと電極間のオーミック性接触を得るため、電極にＣｕ、Ｉｎ、Ａｇ等の拡散性の高い金属が用いられる。拡散性が高い金属を用いることにより、電極材料をＩｎＳｂ内に拡散させ、ＩｎＳｂと電極間の界面状態を改善することができる。また、ＩｎＳｂと電極間にＩｎＳｂを硫化させた層を形成し、ＩｎＳｂ表面における酸化膜形成を防ぐことにより、良好な界面を形成して高温環境下で動作させる方法がある。このような従来技術としては、例えば、特許文献２が挙げられる。
【０００５】
特許文献２の従来技術は、素子内の電流の進行方向が化合物半導体薄膜の厚さ方向に垂直なプレーナ素子（例えばホール素子、磁気抵抗素子）では有効である。しかし、フォトダイオードのように、化合物半導体薄膜の厚さ方向と平行に電流が流れる素子では、電極から拡散する金属の量が制御できない場合には、電極拡散が半導体動作層まで進行し、素子機能が低下する、あるいは全く機能しなくなる可能性がある。
【０００６】
電極拡散を防止するための従来技術としては、例えば、特許文献３に記載された発明がある。特許文献３では、下地電極層Ｃｒ上にＮｉもしくはＴｉを拡散防止層として形成し、その上にＣｕもしくはＡｌ層を設け、ＣｕやＡｌの拡散を防止している。
【特許文献１】国際公開第ＷＯ２００５／０２７２２８号公報
【特許文献２】特開平６−１０４５０４号パンフレット
【特許文献３】特開平１０−２０９５２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記した特許文献３の技術は、ＩｎＳｂとＣｒ間で相互拡散が起きるため、上記した特許文献１、特許文献２と同様にフォトダイオード構造に適したものとはいえない。
また、ＩｎＳｂと電極間に金属材料を拡散防止層として挿入しても、ＩｎＳｂ上に直接電極を形成する場合には、電極の端部で拡散防止層となる層が薄くなり、端部から電極がＩｎＳｂ内に拡散するという不具合がある。
【０００８】
また、半導体層上に絶縁性保護膜を形成した上で電極を形成する場合、絶縁性保護膜の一部をエッチングにより除去し、半導体層上に電極が埋め込まれる。このとき、窓開け部における絶縁性保護膜の断面形状によっては、電極の埋め込みが確実に行われず、拡散防止層が完全に被覆されない状態で電極が形成されて電極拡散が発生することがある。
本発明は、上記した点に鑑みてなされたものであって、電極材料がＩｎＳｂ内に拡散することを確実に阻止し、動作環境に影響されることなく安定した特性を長期間維持できる、信頼性の高い半導体装置及びこの半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
以上の課題を解決するため、請求項１の本発明の化合物半導体装置は、ＩｎＳｂを含む化合物半導体で成る半導体層と、前記半導体層上に形成される絶縁層と、前記絶縁層の一部を除去することによって形成された開口部の全領域と接触する第１電極と、前記第１電極上に形成された第２電極と、を有して成り、前記第１電極は、前記第２電極に含まれる金属が前記半導体層のＩｎＳｂを含む化合物半導体に拡散することを防ぐ部材で成ることを防ぐことを特徴とする。
【００１０】
請求項２に記載の化合物半導体装置は、請求項１に記載の発明において、前記第１電極が、前記第２電極に含まれる金属が前記半導体層のＩｎＳｂを含む化合物半導体に拡散することを防ぐ拡散防止電極層と、前記第２電極と電気的に接続される通常電極層と、を少なくとも含むことを特徴とする。
請求項３に記載の化合物半導体装置は、請求項１または２に記載の発明において、前記第１電極が、Ｔｉ、Ｎｉ、Ｐｔ、の少なくとも１つを含む、またはＴｉ、Ｎｉ、Ｐｔ、の少なくとも１つを含む金属材料が２層以上積層されて成ることを特徴とする。
【００１１】
請求項４に記載の化合物半導体装置は、請求項１から請求項３のいずれか１項に記載の発明において、前記第２電極が、前記第１電極に対する密着性を高めるために設けられる密着向上層と、Ａｕを含み、前記密着層と電気的に接続される通常電極層と、を少なくとも含むことを特徴とする。
請求項５に記載の化合物半導体装置は、請求項４に記載の発明において、前記密着向上層が、Ｔｉ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｌ、Ｃｕ、の少なくとも１つを含む、またはＴｉ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｌ、Ｃｕ、の少なくとも１つを含む金属材料が２層以上積層されて成ることを特徴とする。
【００１２】
請求項６に記載の化合物半導体装置は、請求項１から５のいずれか１項に記載の発明において、ＩｎＳｂを含む前記化合物半導体が、ＩｎＡｓxＳｂ1-x（０≦ｘ＜１）であることを特徴とする。
請求項７に記載の化合物半導体装置は、請求項１から６のいずれか１項に記載の発明において、前記第１電極の厚さが、前記絶縁層より厚いことを特徴とする。
請求項８に記載の化合物半導体装置は、請求項１から７のいずれか１項に記載の発明において、前記絶縁層の厚さが５０ｎｍ以上、１０００ｎｍ以下であることを特徴とする。
【００１３】
請求項９に記載の化合物半導体装置の製造方法は、ＩｎＳｂを含む化合物半導体で成る半導体層を形成する半導体層形成工程と、前記半導体層形成工程によって形成された半導体層上に絶縁層を形成する絶縁層形成工程と、前記絶縁層の一部を除去することによって開口部を形成する開口部形成工程と、前記開口部形成工程において形成された開口部の全領域と接触する第１電極を形成する第１電極形成工程と、前記第１電極形成工程において形成された第１電極上に、Ａｕを含む部材で成る第２電極を形成する第２電極形成工程と、を含み、前記第１電極は、前記第２電極から前記半導体層へ金属が拡散することを防ぐ部材で成ることを特徴とする。
【００１４】
請求項１０に記載の化合物半導体装置の製造方法は、請求項９に記載の発明において、前記第１電極形成工程が、前記開口部形成工程において前記開口部を形成するために使用されたレジストパターン上から前記第１電極の材料となる部材の層を形成する第１電極材料層形成工程と、前記第１電極材料層形成工程において形成された前記層を前記レジストパターンと共に除去する第１リフトオフ工程と、を含むことを特徴とする。
【発明の効果】
【００１５】
請求項１の本発明は、第１電極が第２電極に含まれる金属が半導体層のＩｎＳｂを含む化合物半導体に拡散することを防ぐことができるので、電極材料がＩｎＳｂ内に拡散することを確実に阻止することができる。また、半導体層をｐｉｎ構造とすることにより、動作環境の温度等に影響されることなく安定した特性を長期間維持できる、信頼性の高い半導体装置を提供することができる。
請求項２に記載の発明は、拡散防止電極層と通常電極層とによって第１電極を形成できるので、拡散防止と導電性の両方の要求を満たすことができる。
請求項３に記載の発明は、拡散防止電極層に好適な部材を用いて第１電極を形成することができる。
【００１６】
請求項４に記載の発明は、第２電極に要求される、第１電極への密着性と導電性の両方を満たすことができる。
請求項５に記載の発明は、密着向上層に好適な部材を用いて第２電極を形成することができる。
請求項６に記載の発明は、好適な部材を用いて半導体層を形成することができる。
請求項７に記載の発明は、第１電極と第２電極との電気的な接続が絶縁層によって妨げられることを防ぐことができる。
請求項８に記載の発明は、開口部の深さを電極材料を埋め込むのに好適な範囲にすることができる。
【００１７】
請求項９に記載の発明は、第１電極が第２電極に含まれる金属が半導体層のＩｎＳｂを含む化合物半導体に拡散することを防ぐことができるので、電極材料がＩｎＳｂ内に拡散することを確実に阻止することができる。また、半導体層をｐｉｎ構造とすることにより、動作環境の温度等に影響されることなく安定した特性を長期間維持できる、信頼性の高い半導体装置の製造方法を提供することができる。
請求項１０に記載の発明は、絶縁性保護膜の窓開けを実施した後、窓開けに用いたレジストパターンを用いて第１電極を形成するため、電極形成用のレジストパターンを形成する必要が無く、フォトリソグラフィの工程を１つ省くことができる。さらに、窓開けされた部位の化合物半導体表面をレジストによる有機物で汚染されることが無いため、化合物半導体の表面と電極間の不純物の混入を防ぐことができる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の実施形態１から実施形態３の化合物半導体装置及び、その製造方法について、図面を用いて説明する。
（実施形態１）
（化合物半導体装置の構造）
図１は、本発明の実施形態１の化合物半導体装置（以下、実施形態１から実施形態３において単に素子ともいう）の断面図である。実施形態１の化合物半導体装置は、フォトダイオードに適用されるものであって、図１に示した構成は、フォトダイオードの１画素（ｐｉｎ構造）分に相当している。フォトダイオードにおいて、例えば電圧を出力する素子は、数十個から数千個直列接続された画素によって構成されている。
【００１９】
図１に示した構成は、ＧａＡｓ基板１、ＧａＡｓ基板１上に形成されたＩｎＳｂを含む化合物半導体で成る半導体層１０、半導体層１０上に形成された絶縁膜層１１、絶縁膜層１１に形成された開口部１２上に形成された第１電極８、第１電極８と接続する第２電極９を備えている。
半導体層１０は、ｎ+−ＩｎＳｂ層２、ｉ−ＩｎＳｂ層３、ｐ−ＡｌＩｎＳｂ層４、ｐ+−ＩｎＳｂ層５で構成されている。また、絶縁膜層１１は、第１絶縁性保護膜６、第２絶縁性保護膜７によって構成されている。さらに、ｎ+−ＩｎＳｂ層２の一部は上層のｉ−ＩｎＳｂ層３、ｐ−ＡｌＩｎＳｂ層４、ｐ+−ＩｎＳｂ層５から延出していて、延出部分Ａの上にも絶縁膜層１１が形成されている。延出部分Ａ上の絶縁膜層１１には、開口部１３が形成されている。
【００２０】
実施形態１の素子において、基板にはＧａＡｓ基板を用いることが最も好ましい。ただし、実施形態１は、このような構成に限定されるものでなく、Ｓｉ基板を用いてもよい。基板を半導体基板とすることは、各層のＩｎＳｂ系化合物半導体の結晶性を高めるために有効な手段である。
特に、ＩｎＳｂ系化合物半導体を赤外線センサに応用する場合、検出効率を高めるために赤外線を基板側から入射する必要がある。このため、基板には１μｍ以上の長波長の光である赤外線に対して透明となる材料を用いることは特に好ましい。半導体基板の面方位は、どの面方位を用いてもかまわない。例えば、（１００）面、（１１１）面、（１１０）面及び、これらを基準に角度をオフさせた基板を用いてもよい。
【００２１】
また、実施形態１のＩｎＳｂ系化合物半導体は、ＩｎＳｂはもちろんのこと、ＩｎＡｓyＳｂ1-y（０≦ｙ＜１）、ＡｌxＩｎ1-xＳｂ（０≦ｘ＜１）、ＧａxＩｎ1-xＳｂ（０≦ｘ＜１）のような３元系、ＡｌＧａＩｎＳｂ、ＡｌＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂのような４元系、ＡｌＧａＩｎＡｓＳｂのような５元系の部材を用いるものであってもよい。
また、実施形態１の半導体層１０は、ＩｎＳｂ系化合物半導体による積層構造で、かつｎ型半導体とｐ型半導体とを接合したｐｎ接合を形成する。半導体層１０は、ｎ−ＩｎＳｂ／ｐ−ＩｎＳｂの２層構造、ｎ−ＩｎＳｂ／ｉ−ＩｎＳｂ／ｐ−ＩｎＳｂの３層構造、ｎ−ＩｎＳｂ／ｉ−ＩｎＳｂ／ｐ−ＡｌＩｎＳｂ／ｐ−ＩｎＳｂの４層構造であってもよい。さらに、このような組成の化合物半導体を用いて形成された半導体層であってもよい。
【００２２】
また、ＩｎＳｂ系の化合物半導体層で構成される半導体層１０の各層（化合物半導体薄膜）は、ＭＢＥ法（Molecular Beam Epitaxy）を用いて形成することが好ましいが、真空蒸着法やスパッタ法を用いて形成してもよい。化合物半導体薄膜のｎ型及びｐ型の導電性の制御は、化合物半導体薄膜を結晶成長する際に、ｎ型伝導となる不純物、ｐ型伝導となる不純物を各々添加することによって行われる。ＩｎＳｂ系化合物半導体において、ｎ型伝導となる不純物には、Ｓｉ、Ｓｎ、Ｇｅ、Ｓ、Ｓｅ、Ｔｅ等がある。また、ｐ型伝導となる不純物には、Ｚｎ、Ｃｄ、Ｓｉ、Ｇｅ、Ｓｎ等がある。Ｓｉ、Ｓｎ、Ｇｅ等のIV族元素は、置換される位置により伝導性が変わるため、半導体薄膜形成時の原料供給量比（Ｖ／ＩＩＩ比）によっても導電性を制御することができる。
【００２３】
実施形態１における、ＩｎＳｂ系化合物半導体のエッチングは、ウェットエッチング、ドライエッチングのいずれによって行ってもよい。また、エッチングは、半導体層１０の各層を全て一度にエッチングしてもよいし、先ずｉ−ＩｎＳｂ層３、ｐ−ＡｌＩｎＳｂ層４、ｐ+−ＩｎＳｂ層５をエッチングし、その後素子分離のためｎ+−ＩｎＳｂ層２をエッチングするようにしてもよい。
【００２４】
エッチングを２回に分けて行う場合、ｐ型半導体層をウェットエッチングし、ｎ型半導体層をドライエッチングしてもよい。このようなエッチングの手法は、素子サイズを安定化させ、素子抵抗を安定化させる点で好ましい。
また、一般的に、ドライエッチングによってエッチングされた部材の形状（メサ形状）は断面の傾斜が比較的大きい。ウェットエッチングによってエッチングされた部材の断面は、エッチングの条件等による相違はあるものの、ドライエッチングに比べて緩やかである。実施形態１では、このようなエッチングの特性の相違を利用し、半導体層１０の望ましい形状に合わせてエッチング方法を使い分けてもよい。
【００２５】
また、実施形態１の絶縁膜層１１を構成する第１絶縁性保護膜６、第２絶縁性保護膜７には、ＳｉＮやＳｉＯ2等の誘電体膜が使用される。第１絶縁性保護膜６、第２絶縁性保護膜７は、スパッタリング法やプラズマＣＶＤ（Chemical Vapor Deposition）法により形成される。ＩｎＳｂ系化合物半導体は、熱により分解されたり結晶性が低下したりするので、処理は、より低温で行うことが望ましい。具体的には、３００℃以下が好ましく、２５０℃以下とすることがより好ましい。
【００２６】
第１絶縁性保護膜６、第２絶縁性保護膜７は、一般的にドライエッチングによってエッチングされる。最も好適なエッチングの手法はＲＩＥ（Reactive Ion Etching）法であり、エッチングガスにはＣＦ4やＳＦ6等が用いられる。この際、エッチングガスにＯ2を付加することは、フォトレジストのサイドエッチングを促進し、第１絶縁性保護膜６、第２絶縁性保護膜７のエッチング断面をより順テーパー化できる。順テーパー化は、電極材料を開口部１２、１３の底部分に堆積しやすくする点で好ましい。
【００２７】
第１絶縁性保護膜６、第２絶縁性保護膜７は、半導体層１０上の平坦な面に形成することが好ましい。第１絶縁性保護膜６、第２絶縁性保護膜７に形成される開口部１２の面積は、半導体層１０上の平坦面に収まるサイズであれば特に制限はない。また開口部１２の上面の形状は円形でも矩形でもよく、平坦部の形状に応じて自由に決定することができる。
実施形態１の第１電極８には、ＩｎＳｂ系化合物半導体とオーミック接触し、かつ、ＩｎＳｂ系化合物半導体との間で相互拡散して合金化しない金属を選択する必要がある。ＩｎＳｂ系化合物半導体は、ほとんどの金属とオーミック接触するため、どの電極材料を選択しても問題にはならない。ただし、合金化しないという条件を満たすため、電極材料としてはＴｉ、Ｎｉ、Ｐｔ等が拡散防止電極層として用いられる。
【００２８】
特にＴｉは、ＩｎＳｂ系化合物半導体に接する場合、針状結晶となりやすいため、Ｐｔ等の材料と２層構造とすることが好ましい。第１電極８は、開口部１２の全面を覆うように形成される。つまり、第１電極８は開口部１２と同サイズであることはもちろんのこと、開口部の縁から１μｍ以上、より好ましくは２μｍ以上大きく形成することが好ましい。
第２電極９には、第１電極８と密着性が高く、伝導性のより高い材料を用いる必要がある。密着性が高い材料としてＴｉ、Ｎｉ、Ｃｒ、Ｐｔ等が密着向上層として用いられる。また、導電性が高い材料としてはＡｕ、Ｃｕ、Ａｌ、Ａｇ等がある。導電性が高く、第１電極８との密着性が悪い材料は、密着性が高い材料との積層構造とすれば好ましい第２電極９を形成することができる。
【００２９】
（化合物半導体装置の製造方法）
以下に、実施形態１の化合物半導体装置の製造方法について説明する。なお、説明は、本発明の発明者らが化合物半導体装置を製造した例を挙げたものであり、実施形態１の製造方法は、説明した製造の条件に限定されるものではない。
図２（ａ）〜（ｆ）は、図１に示した化合物半導体装置の製造方法を説明するための図である。図２（ａ）に示したように、実施形態１では、先ず、ＧａＡｓ基板１上に基板表面１ａの側からｎ+−ＩｎＳｂ層２、ｉ−ＩｎＳｂ層３、ｐ−ＡｌＩｎＳｂ層４、ｐ+−ＩｎＳｂ層５を順にＭＢＥ法によって形成する。各層の厚さは、以下のとおりである。本明細書の実施形態１から３では、ｎ+−ＩｎＳｂ層２、ｉ−ＩｎＳｂ層３、ｐ−ＡｌＩｎＳｂ層４、ｐ+−ＩｎＳｂ層５を総称してＩｎＳｂ層とも記すものとする。
ｎ+−ＩｎＳｂ層          １μｍ
ｉ−ＩｎＳｂ層           ２μｍ
ｐ−ＡｌＩｎＳｂ層       ０．０２μｍ
ｐ+−ＩｎＳｂ層          ０．５μｍ
【００３０】
次に、ｐ+−ＩｎＳｂ層５の表面に、ＩｎＳｂ層をエッチングするためのレジストマスク（レジストパターン）が形成され、ウェットエッチングによりエッチングを行う。この際エッチングは、図２（ｂ）に示すように、ｎ+−ＩｎＳｂ２を残してエッチングを終了する。そして、第１絶縁性保護膜６としてＳｉＯ2膜をスパッタ法、あるいはプラズマＣＶＤ法によって形成する。形成される第１絶縁性保護膜６の厚さは、５００ｎｍである。第１絶縁性保護膜６は、図２（ｃ）に示すように、ｎ+−ＩｎＳｂ層２をエッチングするためのハードマスクに加工される。すなわち、第１絶縁性保護膜６は、半導体層１０の保護膜兼エッチングのハードマスクとして機能する。
【００３１】
第１絶縁性保護膜６をハードマスクに加工する工程では、フォトリソグラフィによってｎ+−ＩｎＳｂ層２の形状に沿ったレジストパターンが形成される。レジストパターンの形成後、ＲＩＥ法により、第１絶縁性保護膜６がエッチングされる。フォトレジストの除去後、ｎ+−ＩｎＳｂ層２は、ドライエッチング法によってエッチングされ、ＧａＡｓ基板１が露出する。この後、全面に、第２絶縁性保護膜７としてＳｉＮ膜が形成される。なお、第１絶縁性保護膜６、第２絶縁性保護膜７の合計の厚さは、５０ｎｍ以上、１０００ｎｍ以下であることが望ましい。このようにすれば、第１絶縁性保護膜６、第２絶縁性保護膜７形成されるに開口部１２、１３の深さ及び形状を第１電極８の部材で埋めるのに好適な範囲にすることができる。
【００３２】
半導体層１０は、図示しない他の複数の半導体層１０と共にＧａＡｓ基板１上に配置されている。実施形態１では、次に、図中の半導体層１０のｐ+−ＩｎＳｂ層５と、隣接する他の半導体層のｎ+−ＩｎＳｂ層２とを電気的に接続するため、あるいは図示しない電極パッドと接続するために、開口部１２、開口部１３が形成される。図２（ｄ）は、第１絶縁性保護膜６、第２絶縁性保護膜７を一度にエッチングして開口部１２、開口部１３を形成した状態を示した図である。
開口部１２、開口部１３は、ｐ+−ＩｎＳｂ層５及びｎ+−ＩｎＳｂ層２上の第１絶縁性保護膜６及び第２絶縁性保護膜７の一部を除去することによって形成される。実施形態１では、底面が２μｍφの円形形状なるように、第１絶縁性保護膜６及び第２絶縁性保護膜７を除去するものとした。
【００３３】
さらに、実施形態１では、図２（ｅ）に示すように、開口部１２、開口部１３を埋めるようにして真空蒸着法により第１電極８を形成する。なお、実施形態１では、第１電極８を、ＩｎＳｂ層の直上にＴｉ層８ｂを２００ｎｍを形成し、その上にＰｔ層８ａを２０ｎｍを形成した積層構造とした。また、第１電極８は、上面が５μｍφの円形形状を有していて、開口部１２、開口部１３のエッジから１．５μｍ延出して第１絶縁性保護膜６と重なっている。
このとき、図示したように、第１電極８の厚さを第１絶縁層保護膜６、第２絶縁性保護膜７の合計の厚さよりも厚くすれば、第１電極８と後に形成される第２電極９とが、第１絶縁層保護膜６、第２絶縁性保護膜７に妨げられることなく良好な電気伝導を有するように接続される。
【００３４】
次に、実施形態１では、図２（ｆ）に示すように、第２電極９を形成する。第２電極９は、ｎ+−ＩｎＳｂ層２上の第１電極８と、隣接する半導体層１０のｐ+−ＩｎＳｂ層５上の第１電極８や電極パッドとを接続する。実施形態１では、第２電極９を、厚さ１００ｎｍのＴｉ層９ｂと厚さ９００ｎｍのＡｕ層９ａの二層構造とした。このような第２電極９では、Ｔｉ層が密着向上層、Ａｕ層が通常電極層となっている。
なお、密着向上層はＴｉ層に限定されるものでなく、Ｎｉ、Ｐｔ、Ｃｒ、Ａｌ、Ｃｕ、の少なくとも１つを含む部材であってもよい。また、Ｔｉ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｌ、Ｃｕの少なくとも１つを含む金属材料が２層以上積層されたものであってもよい。
また、実施形態１では、第１電極８、第２電極９を、エッチングよりもダメージが小さいリフトオフによって形成するものとした。リフトオフによる第１電極８、第２電極９の形成については、実施形態３において詳述する。
【００３５】
図３は、図２に示した製造方法によって製造された化合物半導体装置のＩｎＳｂ層と第１電極８及び第２電極９の接合部分を拡大して示した図である。
以上述べた構成は、さらに、全体を保護膜で覆うことによって素子チップとなる。素子チップはリードフレーム上に実装され、電極パッドとリードフレームとが金ワイヤーで接続される。さらに、モールド樹脂で封止され、半導体素子となる。なお、赤外線の入射はＧａＡｓ基板１の側から行われる。このため、素子チップをダイボンディングする際には、リードフレーム台座に穴が空いているものを用いるか、あるいはカプトン（登録商標）シートのような耐熱性のシート上に実装し、樹脂モールド後にシートを剥離する。このような方法によれば、実装後にＧａＡｓ基板１の裏面が露出する構造となる。
【００３６】
（化合物半導体装置の試験）
本発明の発明者らは、３０個の実施形態１の半導体装置に対し、信頼性試験（１５０℃高温試験、高温高湿試験、ヒートサイクル試験（−４０℃〜２５℃））を実施した。この結果、いずれの試験においても、全ての素子について、素子抵抗の変動は５％以内であった。また、信頼性試験実施後の素子の断面をＳＥＭ（Scanning Electron Microscope）により観察した結果、第１電極８の金属がＩｎＳｂ層内に拡散していないことが分かった。
【００３７】
また、本発明の発明者らは、本発明によらない半導体装置を製造（実験用半導体装置と記す）し、実施形態１と同様の条件で試験して結果を比較した。以下、実験用半導体装置の製造と試験の結果について説明する。
図４は、実験用半導体装置を説明するための図である。また、図５は、図４に示した実験用半導体装置のＩｎＳｂ層と電極との接合部分の拡大図である。なお、図４、図５において、図１から図３において説明した構成については同様の符号を付し、説明の一部を略すものとする。
【００３８】
実験用半導体装置は、第１電極を形成せず、第２電極で使用された金属材料でなる電極を直接ＩｎＳｂ層上に形成する点で実施形態１の化合物半導体装置と相違する。すなわち、実験用半導体装置の製造工程では、ＧａＡｓ基板１上に、ｎ+−ＩｎＳｂ層２（１μｍ）、ｉ−ＩｎＳｂ層３（２μｍ）、ｐ−ＡｌＩｎＳｂ層４（０．０２μｍ）、ｐ+−ＩｎＳｂ層５（０．５μｍ）の４層構造をＭＢＥ法により形成する。そして、ｉ−ＩｎＳｂ層３、ｐ−ＡｌＩｎＳｂ層４、ｐ+−ＩｎＳｂ層５をエッチングし、第１絶縁性保護膜６を形成する。さらに、第１絶縁性保護膜をハードマスクとしてｎ+−ＩｎＳｂ層２をエッチングし、第２絶縁性保護膜７を形成して第１絶縁性保護膜６及び第２絶縁性保護膜７をエッチングして開口部１２、１３を形成する。以上の工程は、実施形態１と同様に行われる。
【００３９】
ただし、実験用半導体装置では、開口された開口部１２、開口部１３の直上に厚さが１００ｎｍのＴｉ層９ｂを形成し、その上に厚さが９００ｎｍのＡｕ層９ａを積層することによって第２電極９を形成した。第２電極の形成後、実験用半導体装置を真空蒸着法によって有機物による保護膜で覆い、素子チップを完成させた。素子チップを実施形態１と同様の方法で実装して、実験用素子とした。
【００４０】
３０個の実験用素子に対し、実施形態１の素子と同様の信頼性試験（１５０℃高温試験、高温高湿試験、ヒートサイクル試験（−４０℃〜１２５℃））を行った。この結果、１０００時間の高温高湿試験では、全ての素子について素子抵抗の変動は１０％以内であった。しかし、１５０℃高温試験では７素子、ヒートサイクル試験では１２素子で２０％以上の素子抵抗の変動が起こり、この素子の信頼性は「ＮＧ」と判定された。信頼性が「ＮＧ」と判定された素子の断面をＳＥＭを使って観察した結果、電極材料であるＡｕがＩｎＳｂ層内に拡散し、素子抵抗の低下及び素子としての性能低下を引き起こしていることが分かった。
以上の結果から、実施形態１は、第１電極６が存在することにより、第２電極９の材料がＩｎＳｂ層内に拡散することを防ぎ、温度等の環境の条件に影響されることがなく、安定した特性を長期間維持することができる半導体装置を提供することができるものといえる。
【００４１】
（実施形態２）
次に、本発明の実施形態２について説明する。実施形態２は、先に説明した実施形態１が絶縁層を第１絶縁性保護膜６、第２絶縁性保護膜７の二層構造としているのに対し、絶縁層を一層とするものである。
図６は、実施形態２の化合物半導体装置を説明するための図である。図７は、図６に示した化合物半導体装置のＩｎＳｂ層と第１電極８及び第２電極９の接合部分を拡大して示した図である。図示した構成のうち、実施形態１で説明した構成については同様の符号を付して示し、説明を一部略すものとする。
【００４２】
実施形態２では、ＧａＡｓ基板１上に、ｎ+−ＩｎＳｂ層２（１μｍ）、ｉ−ＩｎＳｂ層３（２μｍ）、ｐ−ＡｌＩｎＳｂ層４（０．０２μｍ）、ｐ+−ＩｎＳｂ層５（０．５μｍ）の４層構造をＭＢＥ法により形成する。そして、レジストパターンをフォトレジストにより形成し、ウェットエッチングによってＩｎＳｂ層をエッチングする。
この際、一度にｎ+−ＩｎＳｂ層２、ｉ−ＩｎＳｂ層３、ｐ−ＡｌＩｎＳｂ層４、ｐ+−ＩｎＳｂ層５を全て一度にエッチングしてもよいし、ｎ+−ＩｎＳｂ層２を残してエッチングしてもよい。
【００４３】
ただし、各層を一度にウェットエッチングした場合には、図１に示した延出部分Ａが形成されず、半導体層１０全体がメサ形状になる。このため、第１電極８、第２電極９を平坦な延出部分Ａでなく、メサ形状の斜面に形成しなければならなくなって、電極形成時のフォトリソグラフィにおける位置合わせの難度が高まる。また、ｎ+−ＩｎＳｂ層２を残してウェットエッチングする場合には、別途ｎ+−ＩｎＳｂ層２だけをエッチングする必要が生じ、エッチング工程が追加される。
【００４４】
また、実施形態２では、各素子の素子分離後、絶縁性保護膜１７としてＳｉＮやＳｉＯ2等をスパッタ法あるいはプラズマＣＶＤ法により一層だけ形成する。そして、開口部１２、開口部１３をフォトリソグラフィとＲＩＥ等のドライエッチング法によって形成する。開口部１２、開口部１３の形成によって、絶縁性保護膜１７が部分的に除去され、ＩｎＳｂ層２が露出される。実施形態２では、開口部１２、開口部１３を上面が２μｍφの円形形状を有するものとした。
【００４５】
さらに、実施形態２では、厚さが２００ｎｍのＴｉ層８ｂと厚さが２０ｎｍのＰｔ層８ａを順次形成し、リフトオフによって上面が直径５μｍφの円形形状を有する第１電極８を形成する。このため、第１電極８は、開口部１２、開口部１３のエッジから１．５μｍ延出して第１絶縁性保護膜１７と重なっている。第１電極８の形成後、第２電極９がリフトオフにより形成される。
【００４６】
以上のようにして形成された化合物半導体装置は、実施形態１と同様の方法でパッケージ、実装されて半導体素子となる。本発明の発明者らは、実施形態２の半導体素子３０個に対しても、実施形態１と同様の信頼性試験（１５０℃高温試験、高温高湿試験、ヒートサイクル試験（−４０℃〜１２５℃））を実施した。この結果、いずれの試験においても、全ての素子について抵抗の変動が５％以内という結果を得た。このような実施形態１の化合物半導体装置は、実施例１と同様に、電極がＩｎＳｂ内に拡散することも無く良好な断面を示しているものと予想される。
【００４７】
（実施形態３）
次に、本発明の実施形態３を説明する。実施形態３では、本発明の半導体装置の第１電極８、第２電極９の形成を説明する。
図８は、実施形態３の化合物半導体装置を説明するための図である。図９は、図８に示した化合物半導体装置のＩｎＳｂと第１電極８及び第２電極９の接合部分の形成を詳細に説明するための図である。図示した構成のうち、実施形態１で説明した構成については同様の符号を付して示し、説明を一部略すものとする。
【００４８】
実施形態３では、図８に示すように、ＧａＡｓ基板１上に、ｎ+−ＩｎＳｂ層２（１μｍ）、ｉ−ＩｎＳｂ層３（２μｍ）、ｐ−ＡｌＩｎＳｂ層４（０．０２μｍ）、ｐ＋−ＩｎＳｂ層５（０．５μｍ）の４層構造をＭＢＥ法により形成する。そして、ＩｎＳｂ層をエッチングするためのレジストパターンをフォトレジストにより形成し、ウェットエッチングによってエッチングする。実施形態３では、この際、ｎ+−ＩｎＳｂ層２を残してエッチングを終了する。
【００４９】
エッチング終了後、実施形態３では、絶縁性保護膜６として、スパッタ法あるいはプラズマＣＶＤ法によりＧａＡｓ基板１の全面に厚さ５００ｎｍのＳｉＯ2膜を形成する。絶縁性保護膜６上にｎ+−ＩｎＳｂ層２の形状に対応したレジストパターンが形成され、ＲＩＥ法により、第１絶縁性保護膜６がエッチングされる。フォトレジストの除去後、ｎ+−ＩｎＳｂ層２は、第１絶縁性保護膜６をハードマスクとしてドライエッチング法によってエッチングされる。この後、全面に、第２絶縁性保護膜７としてＳｉＮ膜が形成される。
【００５０】
次に、実施形態３では、ｐ+−ＩｎＳｂ層５とｎ+−ＩｎＳｂ層２と電極とを電気的に接続するための開口部１２、１３を形成する。このため、ＧａＡｓ基板１の全面にフォトレジストを塗布し、開口部１２、開口部１３の位置及び形状（パターン）に応じたマスクを使って露光し、現像する。この結果、図８に示した開口部１２、開口部１３形成用のレジストパターン１９が形成される。
【００５１】
第１絶縁性保護膜６、第２絶縁性保護膜７は、レジストパターン１９を使ってドライエッチングされる。なお、第２絶縁性保護膜７のエッチングは、ＣＦ4とＯ2との混合ガスを用い、第２絶縁性保護膜７となるＳｉＮ膜のサイドエッチングを促進させる条件で行う。また、続いて第１絶縁性保護膜６であるＳｉＯ2膜を、ＣＦ4ガスだけを用いてサイドエッチングが起きない条件でｐ+−ＩｎＳｂ層５が充分露出するまでエッチングする。この結果、図９（ａ）に示す断面形状の第１絶縁性保護膜６、第２絶縁性保護膜７が形成できる。
【００５２】
次に、実施形態３では、図９（ｂ）に示すように、レジストパターン１９を剥離することなく、レジストパターン１９上から第１電極８となる部材を真空蒸着して第１電極用膜８０を形成する。なお、実施形態３の第１電極用膜８０は、ｐ+−ＩｎＳｂ層５の直上に形成された厚さ２００ｎｍのＴｉ層８０ｂと、Ｔｉ層８０ｂの上に形成された厚さ２０ｎｍのＰｔ層８０ａとの二層構造を有している。
次に、レジストパターン１９は、図９（ｃ）のように、レジスト剥離用液や有機溶剤を用いて除去される。レジストパターン１９の剥離により、レジストパターン１９上の第１電極用層８０も除去される。この結果、開口部１２、図８に示した開口部１３にだけ第１電極用層８０が残り、第１電極８が形成される。
【００５３】
このような方法により第１電極８を形成する実施形態３によれば、ドライエッチングの工程を１つ省くことができるので、半導体装置の製造工程において生じるエッチングダメージを軽減することができる。また、第２絶縁性保護膜７をサイドエッチングが促進する条件でエッチングし、第１絶縁性膜６よりも大きく開口させることにより、第２絶縁性保護膜７とレジストパターン１９との間にレジスト剥離用の液等が浸透しやすくなり、第１電極用層８０を容易にリフトオフすることができる。
【００５４】
次に、実施形態３では、ＧａＡｓ基板１の全面にフォトレジストを塗布し、第２電極９のパターンに応じて露光し、現像する。この結果、図９（ｄ）に示すように、第２電極９に対応したレジストパターン２９が形成される。そして、図９（ｅ）に示すように、レジストパターン２９上から、第２電極９となる部材を真空蒸着して第２電極用層９０を形成する。第２電極用層９０は、ｐ+−ＩｎＳｂ層５の直上に形成された厚さ１００ｎｍのＴｉ層９０ｂと、Ｔｉ層９０ｂの上に形成された厚さ９００ｎｍのＡｕ層９０ａとの二層構造を有している。
【００５５】
第２電極用層９０の蒸着後、レジストパターン２９は、図９（ｆ）に示すように、フォトレジストの剥離用液あるいは有機溶剤に漬浸されて除去される。このとき、レジストパターン２９上の第２電極用層９０がレジストパターン２９と共に除去されるから、残った第２電極用層９０が第２電極９を形成する。
このような第２電極９の形成において、レジストパターン２９を形成するレジストの選択や露光、現像条件をレジストパターン２９の断面形状が逆テーパー形状となるようにすることにより、リフトオフを容易にし、第２電極９を容易に形成することができるようになる。
【００５６】
以上のようにして形成された化合物半導体装置は、実施形態１と同様の方法でパッケージ、実装されて半導体素子となる。
本発明の発明者らは、３０個の実施形態３の半導体素子に対しても、実施形態１、実施形態２と同様の信頼性試験（１５０℃高温試験、高温高湿試験、ヒートサイクル試験（−４０℃〜１２５℃））を実施した。この結果、いずれの試験においても、全ての素子について抵抗の変動が５％以内という結果を得た。また、信頼性試験実施後の素子の断面をＳＥＭにより観察した結果、第１電極８の金属がＩｎＳｂ層内に拡散していないことが分かった。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態１の化合物半導体装置を説明するための図である。
【図２】図１に示した化合物半導体装置の製造方法を説明するための図である。
【図３】図２に示した製造方法によって製造された化合物半導体装置のＩｎＳｂ層と第１電極、第２電極の接合部分を拡大して示した図である。
【図４】実験用半導体装置を説明するための図である。
【図５】図４に示した実験用半導体装置のＩｎＳｂ層と電極との接合部分の拡大図である。
【図６】本発明の実施形態２の化合物半導体装置を説明するための図である。
【図７】図６に示した化合物半導体装置のＩｎＳｂ層と第１電極、第２電極の接合部分を拡大して示した図である。
【図８】本発明の実施形態３の化合物半導体装置を説明するための図である。
【図９】図８に示した化合物半導体装置のＩｎＳｂと第１電極、第２電極の接合部分の形成を詳細に説明するための図である。
【符号の説明】
【００５８】
１  ＧａＡｓ基板
２  ｎ+−ＩｎＳｂ層
３  ｉ−ＩｎＳｂ層
４  ｐ−ＡｌＩｎＳｂ層
５  ｐ+−ＩｎＳｂ層
６  第１絶縁性保護膜
７  第２絶縁性保護膜
８  第１電極
９  第２電極
１０  半導体層
１２，１３  開口部
１７  絶縁性保護膜
１９，２９  レジストパターン
【図１】
2009206357.tif 000003
【図２】
2009206357.tif 000004
【図３】
2009206357.tif 000005
【図４】
2009206357.tif 000006
【図５】
2009206357.tif 000007
【図６】
2009206357.tif 000008
【図７】
2009206357.tif 000009
【図８】
2009206357.tif 000010
【図９】
2009206357.tif 000011