(57)【要約】【課題】制御対象物の状態を高周波帯域においても抑圧できる制御装置を低コストで提供する。【解決手段】制御装置１００Ａは、順方向系の第１処理部Ａと帰還系の第２処理部Ｂを備える。制御対象物５０の状態はセンサＳによってアナログ信号６ａとして検出される。ΔΣＡＤＣ６０はアナログ信号６ａをΔΣで変換してデジタル信号ｄ８を生成する。デジタル信号ｄ８は広帯域のビットストリームであり、これがループフィルタ７０を介して減算器２０の一方の端子にデジタル信号ｄ９として供給される。減算器２０の他方の端子にはオーバーサンプリングされたデジタル信号ｄ２が供給される。これにより、広帯域のフィードバックが実行される。【選択図】図１
2009130633.tif 000002
【特許請求の範囲】
【請求項１】
制御対象物を制御する制御装置において、
第１デジタル信号に基づいて前記制御対象物を制御する第１アナログ信号を生成する第１手段と、
前記制御対象物の状態を検出して前記第１手段に供給する第２手段とを備え、
前記第１手段は、
前記第１デジタル信号をオーバーサンプリングして第２デジタル信号を生成するオーバーサンプリング部と、
前記第２デジタル信号と前記第２手段から供給される第３デジタル信号を合成して第４デジタル信号を生成する合成部と、
前記第４デジタル信号に基づいて前記第１アナログ信号を生成して前記制御対象物を制御する処理部とを備え、
前記第２手段は、
前記制御対象物の状態を検出して第２アナログ信号を生成する状態検出部と、
前記第２アナログ信号をΔΣ方式で変換して１又は複数ビットの第５デジタル信号を生成するΔΣＡ／Ｄ変換部とを有し、前記第５デジタル信号に位相補償又はゲイン補償の少なくとも一方を施して前記第３デジタル信号として前記第１手段に供給するか、あるいは、前記第５デジタル信号を前記第３デジタル信号として前記第１手段に供給する、
ことを特徴とする制御装置。
【請求項２】
前記第２手段は、前記第５デジタル信号に位相補償又はゲイン補償の少なくとも一方を施して前記第３デジタル信号を生成するループフィルタを備えることを特徴とする請求項１に記載の制御装置。
【請求項３】
前記処理部は、
１ビット又は複数ビットのΔΣ方式で前記第４デジタル信号をアナログ信号に変換するΔΣD／Ａ変換部と、
当該アナログ信号の高域成分を除去して前記第１アナログ信号を生成するローパスフィルタとを備える、
ことを特徴とする請求項１又は２に記載の制御装置。
【請求項４】
前記第２手段は、前記制御対象物の状態を検出して前記第１手段に供給する替わりに、外乱を検知して前記第１手段に供給し、
前記状態検出部の替わりに、外乱を検出して前記第２アナログ信号として生成する外乱検出部を備える、
ことを特徴とする請求項２又は３に記載の制御装置。
【請求項５】
前記ループフィルタは、ループ特性を外部からの指示に応じて変更可能であることを特徴とする請求項２乃至４のうちいずれか１項に記載の制御装置。
【請求項６】
前記ループフィルタは、ループ特性を前記第２アナログ信号に含まれる歪又はノイズの状況に応じて変更可能であることを特徴とする請求項２乃至４のうちいずれか１項に記載の制御装置。
【請求項７】
前記第２手段は、
外乱を検出して第３アナログ信号として生成する外乱検出部と、
前記第３アナログ信号をΔΣ方式で変換して１又は複数ビットの第６デジタル信号を生成する第２のΔΣＡ／Ｄ変換部とをさらに備え、
前記ループフィルタは、前記第６デジタル信号に基づいてループ特性を動的に変化させる適応型フィルタである、
ことを特徴とする請求項２乃至４のうちいずれか１項に記載の制御装置。
【請求項８】
前記第２手段は、前記第５デジタル信号を前記第３デジタル信号として前記第１手段に供給し、
前記処理部は、
位相補償又はゲイン補償の少なくとも一方を施すループフィルタと、
前記ループフィルタの出力信号を、１ビット又は複数ビットのΔΣ方式でパルス幅変調されたアナログ信号に変換するΔΣD／Ａ変換部と、
当該アナログ信号の高域成分を除去して前記第１アナログ信号を生成するローパスフィルタとを備える、
ことを特徴とする請求項１に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御対象物を制御する制御装置に関する。
【背景技術】
【０００２】
入力されるデジタル信号に基づいて制御対象物を制御する場合、デジタル信号をＤＡ変換して得られたアナログ信号に基づいて制御対象物は制御される。この制御をフィードバック制御で実行する場合、アナログ信号をフィードバックする方式とデジタル信号をフィードバックする方式とがある。
【０００３】
アナログ信号をフィードバックする回路は、デジタル信号のようにサンプリングに伴う遅延がなく、しかもサンプリング周波数による帯域制限がないのでループ帯域を広げることが容易であるという利点がある。一方、デジタル信号をフィードバックする回路は、ループフィルタをデジタル回路で構成できるので、アナログ回路を構成する場合と比較して素子のばらつきを考慮してマージンを見込む必要がない。このため、デジタル信号をフィードバックする回路では、ループフィルタの安定度が高く、設計の自由度が広いのに加え、ループフィルタを動的に変更できるという利点がある。デジタル信号をフィードバックする回路としては、例えば特許文献１に記載されている回路が知られている。
【特許文献１】特表２００４−５３７８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、アナログ信号をフィードバックする回路は素子のバラツキなどの影響が大きく、高感度なループフィルタの設計が困難である。さらに素子の安定度も悪く設計の自由度が低く、ループフィルタの動的な変更も難しい。一方、デジタル信号をフィードバックする回路は、ＤＳＰ（Digital Signal Processor）で処理を行なうため、ループフィルタに関するこのような問題は生じないが、ＤＳＰにおける信号処理のサンプリング周波数では通常のＡ／ＤコンバータおよびＤ／Ａコンバータで遅延が発生するため、サンプリング周波数よりかなり低い帯域でしか歪やノイズといった誤差を抑圧ができないという問題がある。この問題を解決するためにサンプリング周波数を高くすると高価なＡ／ＤコンバータおよびＤ／Ａコンバータを使用しなければならず、コスト高を招くことになる。また、外乱を検出してこれを打ち消すようにフォードフォワード制御を実行する場合にも同様の問題がある。
【０００５】
本発明は、このような状況を鑑みたものであり、アナログ出力の歪を高周波帯域においても抑圧できる制御装置を低コストで提供することを解決課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る制御装置は、制御対象物を制御するものであって、第１デジタル信号（例えば、図１のｄ１）に基づいて前記制御対象物を制御する第１アナログ信号（例えば、図１のａ５）を生成する第１手段（例えば、図１のＡ）と、前記制御対象物の状態を検出して前記第１手段に供給する第２手段（例えば、図１のＢ）とを備え、前記第１手段は、前記第１デジタル信号をオーバーサンプリングして第２デジタル信号（例えば、図１のｄ２）を生成するオーバーサンプリング部と、前記第２デジタル信号と前記第２手段から供給される第３デジタル信号（例えば、図１のｄ９）を合成して第４デジタル信号（例えば、図１のｄ３）を生成する合成部と、前記第４デジタル信号に基づいて前記第１アナログ信号を生成して前記制御対象物を制御する処理部（例えば、図１の３０及び４０）とを備え、前記第２手段は、前記制御対象物の状態を検出して第２アナログ信号（例えば、図１のａ６）を生成する状態検出部と、前記第２アナログ信号をΔΣ方式で変換して１又は複数ビットの第５デジタル信号（例えば、図１のｄ８）を生成するΔΣＡ／Ｄ変換部とを有し、前記第５デジタル信号に位相補償又はゲイン補償の少なくとも一方を施して前記第３デジタル信号として前記第１手段に供給するか（図１参照）、あるいは、前記第５デジタル信号を前記第３デジタル信号として前記第１手段に供給する（図５参照）、ことを特徴とする。また、前記第２手段は、前記第５デジタル信号に位相補償又はゲイン補償の少なくとも一方を施して前記第３デジタル信号を生成するループフィルタを備えることが好ましい。
【０００７】
この発明によれば、制御対象物の状態を検出し、これをΔΣＡ／Ｄ変換部によってΔΣ変調された第５デジタル信号がフィードバックされる。ΔΣ変調の出力信号は、広帯域である反面、ビット数は少ない。したがって、Ａ／Ｄ変換部を安価に構成することができ、且つ、広帯域のフィードバックを実行できる。Ａ／Ｄ変換部やループフィルタによって遅延が発生しても、第１デジタル信号の帯域（ベースバンド）においては、極わずかであり位相遅れは殆ど発生しない。第１デジタル信号のサンプリングレートでフィードバックする場合には、位相遅れに配慮してループゲインを大きく取れないが、この発明によればループゲインを大きくすることができるので、歪やノイズを大幅に抑圧することができる。すなわち、ΔΣのビットストリームは低域において十分高い分解能を実現することができるので、フィードバック帯域の高周波化と高分解能とを同時に実現し、歪やノイズを大幅に抑圧することが可能となる。
【０００８】
ここで、前記処理部は、１ビット又は複数ビットのΔΣ方式で前記第４デジタル信号をアナログ信号に変換するΔΣD／Ａ変換部と、当該アナログ信号の高域成分を除去して前記第１アナログ信号を生成するローパスフィルタとを備えることが好ましい。この場合には、制御対象物をΔΣ変調で駆動できるので、安価な構成で高い精度の制御が可能となる。
【０００９】
一方、前記第２手段は、前記制御対象物の状態を検出して前記第１手段に供給する替わりに、外乱を検知して前記第１手段に供給し、前記状態検出部の替わりに、外乱を検出して前記第２アナログ信号として生成する外乱検出部を備えるものであってよい。この場合には、制御対象物の状態をフィードバックするわけではないので、フィードフォワード制御となるが、外乱を打ち消すことができるので、制御対象物を高い精度で制御することが可能となる。
【００１０】
ここで、前記ループフィルタは、ループ特性を外部からの指示に応じて変更可能であることが好ましい。外部からの指示は、ユーザーの操作によって指定されてもよいし、あるいは、上位の機器からの指令であってもよい。
また、前記ループフィルタは、ループ特性を前記第２アナログ信号に含まれる歪又はノイズの状況に応じて変更可能であることが好ましい。この場合には、自律的にループ特性を動的に変更することが可能となる。例えば、第２アナログ信号がクリップした成分や、無入力である場合には、これをループフィルタで検知して、ループフィルタの動作をオフにして、クリップに伴う歪や無音ノイズを出力させないことが可能となる。
さらに、前記第２手段は、外乱を検出して第３アナログ信号（例えば、図８に示す１１０ａの出力信号）として生成する外乱検出部と、前記第３アナログ信号をΔΣ方式で変換して１又は複数ビットの第６デジタル信号を生成する第２のΔΣＡ／Ｄ変換部とをさらに備え、前記ループフィルタは、前記第６デジタル信号に基づいてループ特性を動的に変化させる適応型フィルタであってもよい。
【００１１】
次に、上述した制御装置において、前記第２手段は、前記第５デジタル信号を前記第３デジタル信号として前記第１手段に供給し、前記処理部は、位相補償又はゲイン補償の少なくとも一方を施すループフィルタと、前記ループフィルタの出力信号を、１ビット又は複数ビットのΔΣ方式でパルス幅変調されたアナログ信号に変換するΔΣD／Ａ変換部と、当該アナログ信号の高域成分を除去して前記第１アナログ信号を生成するローパスフィルタとを備えることが好ましい。
【発明を実施するための最良の形態】
【００１２】
１．実施形態
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る制御装置１００Ａの基本的な構成を示すブロック図である。本図に示すように制御装置１００Ａは、第１処理部Ａと第２処理部Ｂとを備え、デジタル信号ｄ１を入力して制御対象物５０を制御する装置である。この例では、第１処理部Ａが順方向系であり、第２処理部Ｂが帰還系である。図中においてアナログ信号は実線で示し、デジタル信号は破線で示している。また、デジタル信号ｄ１、ｄ２、ｄ３及びｄ９は、Ｊ（Ｊは２以上の自然数）ビットであり、デジタル信号ｄ８（第５デジタル信号）はＫ（ＫはＪ＞Ｋの自然数）ビットであればよいが、この例では、Ｊ＝１６、Ｋ＝１である。
【００１３】
センサＳは制御対象物５０の状態を検出する。例えば、制御対象物５０がスピーカの場合は、センサＳ１としてマイクロフォンを用いる。スピーカから出力される音をマイクロフォンによって電気信号に変換してアナログ信号ａ６（第２アナログ信号）としてΔΣＡＤＣ６０に出力すればよい。また、制御対象物５０が例えばパワーアンプの場合は、制御対象物の状態は駆動信号となる。アナログ信号ａ６は、制御対象物５０で生じた歪やノイズ成分を含んでいる。本実施形態では制御対象物５０をモニタしたアナログ信号ａ６に基づくデジタル信号をフィードバックすることにより、歪やノイズ成分の抑圧を図っている。
【００１４】
デジタル信号ｄ１（第１デジタル信号）は、制御装置１００Ａに入力されるサンプリング周波数がｆｓの信号である。このデジタル信号ｄ１は、オーバーサンプリングフィルタ１０によりオーバーサンプリングされ、周波数ｆｎｓ（＞ｆｓ）のデジタル信号ｄ２（第２デジタル信号）に変換される。具体的には、デジタル信号ｄ１は１／ｆｓ周期のデータ列として与えられるが、オーバーサンプリングフィルタ１０は、これに基づいて補間処理を実行して、１／ｆｎｓ周期のデータ列からなるデジタル信号ｄ２を生成する。なお、周波数ｆｎｓは周波数ｆｓのｎ（ｎ＞２）倍であってもよい。
減算器２０には、デジタル信号ｄ２とループフィルタ７０から出力されるデジタル信号ｄ９（第３デジタル信号）が供給される。減算器２０はデジタル信号ｄ２からデジタル信号ｄ９を減算してデジタル信号ｄ３（第４デジタル信号）を生成する。減算器２０は、デジタル信号ｄ２とデジタル信号ｄ９とを合成してデジタル信号ｄ３を生成する手段として機能し、デジタル信号ｄ３は誤差信号として機能する。
【００１５】
デジタル信号ｄ３のサンプリングレートは周波数ｆｎｓである。このデジタル信号ｄ３のビット数を１ビットに制限して処理を行なうΔΣ方式のＤ／ＡコンバータであるΔΣＤＡＣ３０を用いてアナログ変換し、アナログ信号ａ４を得る。そしてアナログ信号ａ４を、ローパスフィルタ（以下、ＬＰＦと称する）４０を通して得られたアナログ信号ａ５（第１アナログ信号）で制御対象物５０を制御する。
【００１６】
制御対象物５０の状態は、直接的あるいは間接的にアナログ信号ａ６としてモニタされる。直接的なモニタ方法としては、例えば、パワーアンプの出力信号を取り込む検出装置が該当する。間接的なモニタ方法としては、例えば、スピーカ出力を取り込むマイクロフォン装置が該当する。アナログ信号ａ６はΔΣ方式のＡ／ＤコンバータであるΔΣＡＤＣ６０によりデジタル変換され、周波数ｆｎｓのデジタル信号ｄ８が生成される。フィードバックを安定させるためにループフィルタ７０を用いる。ループフィルタ７０は、位相補償又はゲイン補償の少なくとも一方を実行する。ループフィルタ７０がデジタル信号ｄ８に補償を施すことにより得られたデジタル信号ｄ９を減算器２０に入力することでフィードバック回路が構築される。ループフィルタ７０は、ＤＳＰで構成することができる。ループフィルタ７０をＤＳＰで構成することにより設計が容易となり、安定度も高くすることができる。
【００１７】
このように本実施形態では、アナログ出力をΔΣ方式のＡ／Ｄコンバータでデジタル変換し、ΔΣのビットストリームの状態でフィードバックを行なうことで、制御対象物５０の状態（アナログ信号ａ６）に含まれる歪やノイズを抑圧するようにしている。例えば、ｆｎｓ／ｆｓ＝２５６であるとすれば、ΔΣのビットストリームであるデジタル信号ｄ８は周波数が高いため、フィードバックされる成分の帯域を広げることができる。また、ΔΣのビットストリームは低域において十分高い分解能を実現することができる。この結果、高い精度でフィードバック制御を実行することができる。さらに、デジタル信号ｄ８のサンプリングレートは周波数ｆｎｓであり高周波であるが、ΔΣＡＤＣ６０は１ビットで足りるため、安価に構成することができる。加えて、ループフィルタ７０はＤＳＰ等によってデジタル処理を実行することで実現されるので、高い安定度を備えたフィルタを容易に設計することが可能となる。
【００１８】
ΔΣＤＡＣ３０の構成は特に限定されず、種々の回路を採用することができる。図２は、ΔΣＤＡＣ３０の構成の一例を示すブロック図である。本図の例では、ΔΣＤＡＣ３０は、量子化器３１とループフィルタ３３と加算器３２とで誤差フィードバック回路を構成している。ループフィルタ３３は、切捨誤差を処理するデジタルフィルタであり、複数個の遅延素子３４（３４ａ〜３４ｄ）、乗算器３５（３５ａ〜３５ｄ）、乗算器３６（３６ａ〜３６ｃ）と加算器３７、加算器３８とで構成される。なお、加算器３２には、ディザー信号Ｄｉｔｈｅｒとしてランダムノイズやオフセットを与える信号を入力することができる。
【００１９】
ΔΣＡＤＣ６０の構成も特に限定されず、種々の回路を採用することができる。図３は、ΔΣＡＤＣ６０の構成の一例を示すブロック図である。本図の例では、ΔΣＡＤＣ６０は、量子化器６５、デジタルフィルタ６８、遅延素子６６、乗算器６７、乗算器６１ａ、及び加算器６２ａを備える。従来、ΔΣＡＤＣ６０の出力側にはデジタル信号を間引くためのデシメーションフィルタが設けられるが、本実施形態ではデシメーションフィルタは用いずに、ΔΣのビットストリームのままデジタル信号ｄ８としてフィードバックに用いられる。つまり、本実施形態では、ΔΣＡＤＣ６０内の量子化器６５で出力された１ビット信号をそのまま補償用のループフィルタ７０に出力している。ただし、量子化器６５が１ビットではなく、Ｋビットで量子化する場合には、Ｋビットのまま位相補償用のループフィルタ７０に出力することになる。
【００２０】
デジタルフィルタ６８は、ΔΣ変調を行なうための積分器として機能し、複数の乗算器６１（６１ｂ〜６１ｄ）、加算器６２（６２ｂ〜６２ｄ）、乗算器６３（６３ａ〜６３ｃ）、遅延素子６４（６４ａ〜６４ｃ）及び加算器６７を備える。なお、加算器６２ａには、ディザー信号Ｄｉｔｈｅｒとしてランダムノイズやオフセットを与える信号を入力することができる。
【００２１】
次に、図１と図４とを参照して、制御装置１００Ａの動作について説明する。図４は、各信号の周波数スペクトルの分布概形を示す模式図である。入力信号であるデジタル信号ｄ１のサンプリング周波数がｆｓのとき、オーバーサンプリングフィルタ１０でｆｎｓにオーバーサンプリングすると、デジタル信号ｄ２の周波数スペクトルは、図４（Ａ）に示すように元の周波数スペクトルがそのままでｆｓ／２以上には何もないものとなる。ΔΣＤＡＣ３０におけるΔΣ変調でビット数を制限することにより、量子化ノイズがノイズシェイピングされる。この結果、アナログ信号ａ４の周波数スペクトルは、図４（Ｂ）に示すように量子化ノイズの低域成分が抑圧される。アナログ信号ａ４をＬＰＦ４０に通すことにより、残った高域の量子化ノイズが削除される。この結果、アナログ信号ａ５の周波数スペクトルは、図４（Ｃ）に示すものとなる。
【００２２】
次に、制御対象物５０は所定の周波数特性を有しているため、アナログ信号ａ６の周波数スペクトルは、図４（Ｄ）に示すようにアナログ信号ａ５の周波数スペクトルに所定の周波数特性を乗算したものとなる。アナログ信号ａ６に対してΔΣＡＤＣ６０によりＡ／Ｄ変換を行なうと、図４（Ｅ）に示すように量子化ノイズが高域に発生する。
次に、フィードバックを安定させるためループフィルタ７０を用いてデジタル信号ｄ８のゲインと位相の補償を行なう。この結果、デジタル信号ｄ９の周波数スペクトルは、図４（Ｆ）に示すものとなる。この例では、ΔΣのビットストリームの状態でフィードバックを行なっており、ループフィルタ７０のサンプリング周波数ｆｎｓは高いので、ｆｓ／２の帯域程度では位相遅延は発生しない。
【００２３】
２．変形例
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。以下の説明について、上述の実施形態と同じ部位については同じ符号を付し、説明は省略する。
【００２４】
（１）第１の変形例
図５は、第１の変形例である制御装置１００Ｂの構成を示すブロック図である。本例はＤ級アンプの歪を抑圧する制御装置である。すなわち、ループフィルタ７０の出力信号はΔΣＰＷＭ８０に入力される。ΔΣＰＷＭ８０ではマルチビットΔΣ方式によって得られたデジタル信号がＰＷＭ信号に変換される。そして、パワーＭＯＳ等で構成されたアンプ９０により電圧増幅を行なう。アンプ９０はＤ級動作する。なお、この例における制御対象物は、ＬＰＦ４０から出力される駆動信号である。このため、制御対象物の状態を検出するセンサＳは出力電流や出力電圧を検出する。
【００２５】
そして、コイル、容量、抵抗等を用いたアナログ回路のＬＰＦ４０を通すことによりＰＷＭキャリアを除去する。この過程においてアンプ９０、コイル等で歪やノイズが発生する。そこで本変形例では、ＬＰＦ４０の出力をΔΣ方式のＡ／ＤコンバータであるΔΣＡＤＣ６０によりデジタル変換し、ΔΣのビットストリームの状態でフィードバックを行なうことで歪やノイズを抑圧する。なお、この例では、ΔΣＰＷＭ８０を用いたが、本発明はこれに限定されるものではなく、ＤＥＭ（Dynamic Element Matching）を用いたマルチビットのΔΣ・ＤＥＭ・ＤＡＣを用いてもよい。
【００２６】
（２）第２の変形例
図６は、第２の変形例である制御装置１００Ｃの構成を示すブロック図である。本例は、スピーカ５５の出力に含まれるノイズを除去するアクティブノイズキャンセルを行なう制御装置である。すなわち、マルチビットΔΣ方式によって得られたデジタル信号をＰＷＭ信号に変換してノイズを除去し、アンプ９０を通してスピーカ５５を駆動する。例えば、アンプ９０はヘッドホンアンプとし、スピーカ５５はヘッドホンスピーカとすることができる。
【００２７】
このスピーカ５５の出力を、スピーカ５５の近傍に配置されたマイクロフォン１１０によりモニタし、ΔΣＡＤＣ６０とループフィルタＡ７０ａを通して、ΔΣのビットストリームの状態でフィードバックを行なう。これによりスピーカ５５で生じるノイズを除去している。また、同様にスピーカ５５で生じる歪みも除去される。このとき、ループフィルタＡ７０ａの特性をノイズの状況に応じて変化させることで最適なループ特性を実現するようにしてもよい。ループフィルタＡ７０ａの特性の変化は、外部からの指示に基づいて実行されてもよい。外部からの指示は、ユーザーの操作によって指定されてもよいし、あるいは、上位の機器からの指令であってもよい。
さらにノイズ状況を検出して自動的に変化させるようにしてもよい。例えば、アナログ信号ａ６がクリップした成分や、無入力である場合には、これをループフィルタ７０ａで検知して、ループフィルタ７０ａの動作をオフにして、クリップに伴う歪や無音ノイズを出力させないことが可能となる。
【００２８】
（３）第３の変形例
また、上述した第２の変形例におけるスピーカ５５からの出力をモニタするマイクロフォン１１０に代えて、図７に示す第３の変形例のように周囲のノイズを取り込むマイクロフォン１１０ａを用いるようにしてもよい。この場合、ノイズは制御対象物であるスピーカ５５に対して、外乱として作用する。したがって、マイクロフォン１１０ａは外乱を検出してアナログ信号を出力する手段として機能する。このとき、マイクロフォン１１０ａの出力を減算器２０に戻す。なお、減算器２０の替わりに加算器を用い、マイクロフォン１１０ａの出力を逆相で加算器に供給してもよい。
この例では、制御対象物の状態はフィードバックされず、外乱を打ち消すように動作するので、フィードフォワード方式の動作となる。騒音の多い環境でも、騒音が外乱としてマイクロフォン１１０ａに入力されると、これを打ち消すようにスピーカ５５が制御されるので、ユーザーは明瞭な音を聞くことができる。
【００２９】
（４）第４の変形例
さらには、図８に示す第４の変形例のようにしてもよい。すなわち、スピーカ５５の出力を、スピーカ５５の近傍に配置されたマイクロフォン１１０によりモニタし、ΔΣＡＤＣ６０ａによりΔΣのビットストリームに変換して減算器２０ａに入力する。減算器２０ａにてオーバーサンプリングフィルタ１０の出力との差分信号ｄ１０を算出する。一方、周囲のノイズをマイクロフォン１１０ａにより取り込んで、ΔΣＡＤＣ６０ｂによりΔΣのビットストリームに変換された信号を生成する。差分信号ｄ１０とΔΣＡＤＣ６０ｂから出力されるデジタル信号とを適応型フィルタ１２０に供給する。適応型フィルタ１２０は、ループ特性を、外乱などの状況に応じて特性を動的に変化させて、差分信号ｄ１０に位相補償又はゲイン補償の少なくとも一方を施してデジタル信号ｄ８を生成する。このデジタル信号ｄ８をフィードバックすることによって、精度の高いアクティブノイズをキャンセルを実現できる。
【００３０】
（５）第５の変形例
上述した実施形態では、ΔΣＡＤＣ６０において生成された周波数ｆｎｓのデジタル信号ｄ８をフィードバックしていた。この場合、周波数ｆｎｓが高周波であると、ループフィルタ７０を構成するＤＳＰの処理が重くなる。第５の変形例はこの点を改善するものである。図９に第５の変形例に係る制御装置１００Ｆのブロック図を示す。
制御装置１００Ｆは、減算器２０とΔΣＡＤＣ３０との間にアップサンプリングフィルタ２１を備え、ΔΣＡＤＣ６０とループフィルタ７０との間にダウンサンプリングフィルタ６１を備える点を除いて、図１に示す実施形態の制御装置１００Ａと同様に構成されている。但し、この例のオーバーサンプリングフィルタ１０は、周波数ｆｎｓより低い周波数ｆｓｐのデジタル信号ｄ２を生成する。周波数ｆｓ、ｆｓｐ、ｆｎｓは、ｆｓ＜ｆｓｐ＜ｆｎｓとなる。つまり、周波数ｆｓｐは、周波数ｆｓ及び周波数ｆｎｓの中間周波数となる。例えば、周波数ｆｓｐは周波数ｆｓの４倍であり、周波数ｆｎｓは周波数ｆｓの２５６倍である。
アップサンプリングフィルタ２１は、減算器２０から出力される周波数ｆｓｐのデジタル信号ｄ３をアップサンプリングして周波数ｆｎｓのデジタル信号ｄ３’を生成する。アップサンプリングフィルタ２１は、補間処理によってデジタル信号ｄ３’を生成してもよいが、構成を簡素化して処理負荷を軽減する観点から前置ホールドによってデジタル信号ｄ３’を生成することが好ましい。
ダウンサンプリングフィルタ６１は、周波数ｆｎｓのデジタル信号ｄ８に基づいて周波数ｆｓｐのデジタル信号ｄ８’を生成する。なお、ダウンサンプリングフィルタｆｎｓには、必要に応じてローパスフィルタの機能を持たせてもよい。
ループフィルタ７０は、周波数ｆｓｐで動作すればよいので、処理負荷を大幅に軽減することができる。
【００３１】
この変形例から、以下の発明を把握することができる。
制御対象物を制御する制御装置において、
第１周波数（ｆｓ）の第１デジタル信号（ｄ１）に基づいて前記制御対象物（５０）を制御する第１アナログ信号（ａ５）を生成する第１手段（Ａ）と、
前記制御対象物の状態を検出して前記第１手段に供給する第２手段（Ｂ）とを備え、
前記第１手段は、
前記第１デジタル信号をオーバーサンプリングして第２周波数（ｆｓｐ）の第２デジタル信号（ｄ２）を生成するオーバーサンプリング部（１０）と、
前記第２デジタル信号と前記第２手段から供給される前記第２周波数の第３デジタル信号（ｄ９）を合成して第４デジタル信号（ｄ３）を生成する合成部（２０）と、
前記第４デジタル信号（ｄ３）をアップサンプリングして第３周波数（ｆｎｓ）の第５
デジタル信号（ｄ３’）を生成するアップサンプリング部（２１）と、
前記第５デジタル信号をΔΣ方式で変換して第２アナログ信号（ａ４）を生成するΔΣＤ／Ａ変換部（３０）と、
前記第２アナログ信号の高域成分を除去して前記第１アナログ信号を生成するローパスフィルタ（４０）とを備え、
前記第２手段は、
前記制御対象物の状態を検出して第３アナログ信号（ａ６）を生成する状態検出部（Ｓ）と、
前記第３アナログ信号をΔΣ方式で変換して１又は複数ビットで前記第３周波数の第６デジタル信号（ｄ８）を生成するΔΣＡ／Ｄ変換部（６０）と、
前記第６デジタル信号をダウンサンプリングして前記第２周波数の第７デジタル信号を生成するダウンサンプリング部（６１）と、
前記第７デジタル信号に位相補償又はゲイン補償の少なくとも一方を施して前記第３デジタル信号として前記第１手段に供給するループフィルタ（７０）とを備えた、
ことを特徴とする制御装置。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態の構成を示すブロック図である。
【図２】ΔΣＤＡＣの構成の一例を示すブロック図である。
【図３】ΔΣＡＤＣの構成の一例を示すブロック図である。
【図４】各信号の周波数スペクトルの分布概形を示す模式図である。
【図５】本発明の第１の変形例の構成を示すブロック図である。
【図６】本発明の第２の変形例の構成を示すブロック図である。
【図７】本発明の第３の変形例の構成を示すブロック図である。
【図８】本発明の第４の変形例の構成を示すブロック図である。
【図９】本発明の第５の変形例の構成を示すブロック図である。
【符号の説明】
【００３３】
１０…オーバーサンプリングフィルタ、２０…減算器、２１…アップサンプリングフィルタ、３０…ΔΣＤＡＣ、４０…ＬＰＦ、５０…制御対象物、５５…スピーカ、６０…ΔΣＡＤＣ、６１…ダウンサンプリングフィルタ、７０…ループフィルタ、８０…ΔΣＰＷＭ、９０…アンプ、１００…制御装置、１１０…マイクロフォン、１２０…適応型フィルタ
【図１】
2009130633.tif 000003
【図２】
2009130633.tif 000004
【図３】
2009130633.tif 000005
【図４】
2009130633.tif 000006
【図５】
2009130633.tif 000007
【図６】
2009130633.tif 000008
【図７】
2009130633.tif 000009
【図８】
2009130633.tif 000010
【図９】
2009130633.tif 000011