(57)【要約】【課題】半導体チップのピックアップ工程において粘着テープを剥離するときの半導体チップへのストレスを低減することができ、回路の断線等の欠陥の発生を確実に防止して、製品品質をより向上することができる半導体装置の製造方法を提供する。【解決手段】半導体チップ２と粘着テープ１との粘着面に空間を持たせて半導体チップ２と粘着テープ１との粘着面積を減少させることにより、粘着テープ１の半導体チップ２からの剥離性を向上し、ダイボンド工程における半導体チップ２のピックアップ工程において粘着テープ１から半導体チップ２を剥がす際に発生する半導体チップ２の反りを低減する。【選択図】図１１
2009267179.tif 000002
【特許請求の範囲】
【請求項１】
粘着テープが貼り付けられた半導体チップを前記粘着テープから剥離する工程を有する半導体装置の製造方法であって、
前記半導体チップの前記粘着テープと粘着する面に凹み部を形成し、
前記粘着テープで前記凹み部を覆うように前記粘着テープに前記半導体チップを貼り付ける
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記凹み部として、溝を形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記凹み部は、
レーザ、ダイシングブレードのいずれかを使用して形成する
ことを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記半導体チップの厚みＴは、Ｔ＜１００μｍとする
ことを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項５】
前記半導体チップの厚みをＴとして、
前記凹み部の深さＤはＤ＜Ｔ／２とする
ことを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項６】
前記凹み部の形成場所は、
前記半導体チップの前記粘着テープと粘着する面で、かつ前記半導体チップの辺および頂点を含む外周にかかる部分とする
ことを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項７】
前記凹み部の形状は、
直線または曲線、
前記直線または前記曲線の対称配置形状、
前記直線または前記曲線の非対称配置形状、
前記直線または前記曲線の傾斜形状、
それらの形状の任意組み合わせ形状のいずれかとする
ことを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置製造プロセスのダイボンド工程において、粘着テープが貼り付けられた状態で個片化された半導体チップを粘着テープから剥離する工程を有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
市場成長が見込める次世代携帯電話、デジタルカメラ、携帯型オーディオプレーヤー等は、ユーザーから更なる高付加価値化が求められている。この高付加価値を実現するためには、半導体装置単体の更なる高密度化、小型化、薄型化、軽量化が必須となる。
【０００３】
この半導体装置の更なる高密度化、小型化、薄型化、軽量化を実現するために、半導体装置組立技術において、近年、半導体装置の高密度化についてはＬｏｗ−ｋ膜形成技術、薄型化については、積層実装工法である３次元積層構造が、高付加価値を達成できる極めて有効な手段であることから、各半導体装置メーカは積極的に採用しており、また更なる要素技術開発に注力している。
【０００４】
前記のＬｏｗ−ｋ膜とは、配線をカバーする絶縁に利用される誘電率の低い素材である。銅配線の採用に伴い、銅がシリコンに浸透しないような絶縁素材を利用する必要が生じた。しかし、そのような絶縁素材の多くは誘導率が高く、銅によって配線抵抗を下げても、銅配線をカバーする絶縁素材の配線容量（キャパシタンス）が増加して配線遅延を解消できない。
【０００５】
そこで、銅が浸透せず、かつ低誘導率の素材が求められており、そのような特性を有するＬｏｗ−ｋ膜が開発された。しかしながら、Ｌｏｗ−ｋ膜の他の特徴として、物理的強度が従来よりも大幅に脆弱となり、銅配線の断線が顕在化した。そこで従来以上に、半導体チップに対して、物理的ストレスに対する繊細な取り扱いが求められている。
【０００６】
また、積層実装工法である３次元積層構造は、半導体装置の高機能化を実現するために、開発された技術である。積層工法には、大きく２種類の工法が存在しており、半導体チップの電極を上面にして積層し、ワイヤーで電気的接続を施す工法と、半導体チップ側の電極を下向きにして、ハンダボール等で下層の半導体チップもしくは回路基板の電極と電気的に接続するフリップチップ工法である。
【０００７】
上記の２種類の工法は、ともに半導体チップを複数個搭載することとなり、開発当初は半導体装置の厚みの拡大が避けられず、半導体チップの積層数の増加による半導体装置の高機能化と半導体装置の厚みが相反する関係であった。
【０００８】
そこで、半導体チップ自体の小型化、特に薄型化の開発を進め、現在は厚さ１００μｍ未満の半導体チップを量産することが可能となった。そして半導体チップの薄型化に伴い、製造プロセスの中の一つであるダイボンド工程において、薄型化された半導体チップに加わる負荷を極力低減するピックアップ工法の技術開発が求められていた。
【０００９】
ダイボンド工程におけるピックアップ工法に関して、従来の製造プロセスでは、問題点が十分にクリアできるレベルであったが、Ｌｏｗ−ｋ膜形成技術、３次元積層構造の上記２点の技術革新により、半導体装置の製造プロセスにおいて、新たな対策が求められている。具体的には、ダイボンド工程において、粘着テープから半導体チップを剥離する際に、ストレスなくピックアップする技術を確立することが求められている。
【００１０】
ここで、従来の半導体装置の製造方法について、図面を用いて説明する。
図１は従来の半導体装置の製造方法におけるダイボンド工程の説明図であり、図１（ａ）は半導体チップピックアップ後の平面図であり、図１（ｂ）は半導体チップピックアップ前の断面図である。図２は従来の半導体装置の製造方法におけるダイボンド工程で使用される突き上げピンの先端部形状の説明図である。
【００１１】
従来の半導体装置の製造方法においては、粘着テープ１から半導体チップ２をピックアップして剥離する場合、まず、図１に示すように、半導体チップ２を吸着保持する吸着穴３を備えた吸着コレット４が、半導体チップ２上方から下降する。
【００１２】
次に、粘着テープ１の基材層の下方を突き上げステージ５の真空穴６で吸着保持した状態で、１本または複数本の鋭利な突き上げピン７を粘着テープ１の基材層の下方から突き上げて、粘着テープ１の粘着層と半導体チップ２との粘着面８の面積を減少させることにより、粘着テープ１と半導体チップ２との粘着力を低減させて、吸着コレット４で半導体チップ２をピックアップするようにしている。
【特許文献１】特開２００６−３４４６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記のような従来の半導体装置の製造方法においては、以下の問題点を有していた。
図２（ａ）に示すように、粘着テープ１を突き破るために針先端部の形状を多角形錐体９とした鋭利な突き上げピン７で、粘着テープ１と半導体チップ２を剥離することは可能であるが、それは、半導体チップ２の厚みが１００μｍ以上の強度の高いものに限られることであり、半導体チップ２が薄い場合は、半導体チップ２に大きなストレスが加わってしまう。
【００１４】
半導体チップ２の厚さが１００μｍ未満の場合では、半導体チップ２の反りによる弾性力１０の強度よりも粘着テープ１の粘着力１１の方が強力となり、突き上げピン７にて半導体チップ２を突き上げた際に、粘着テープ１の剥離のきっかけをつくることが困難となる。つまり、粘着テープ１を半導体チップ２から剥離する前に、半導体チップ２が粘着テープ１の変形に沿ってしまい、半導体チップ２に反り方向の応力１２が発生してしまう。その結果、半導体チップ２に反りが発生してしまい、Ｌｏｗ−ｋ膜および半導体チップが破損してしまう。
【００１５】
また、半導体チップ２にストレスを与えることなく剥離のきっかけをつくるために、図２（ｂ）〜図２（ｅ）に示すように、突き上げピン７の先端部を、球形状１３（図２（ｂ））、平面形状１４（図２（ｃ））、王冠形状１５（図２（ｄ））、超音波振動体１６（図２（ｅ））にした場合であっても、また、本数、高さ、突上げタイミング、停止時間など、品質に係る条件を調整したとしても根本的な対策ではないため、品質の管理が困難になる。
【００１６】
本発明は、上記従来の問題点を解決するもので、ダイボンド工程における半導体チップのピックアップ工程において粘着テープを剥離するときの半導体チップへのストレスを低減することができ、回路の断線等の欠陥の発生を確実に防止して、製品品質をより向上することができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明の請求項１記載の半導体装置の製造方法は、粘着テープが貼り付けられた半導体チップを前記粘着テープから剥離する工程を有する半導体装置の製造方法であって、前記半導体チップの前記粘着テープと粘着する面に凹み部を形成し、前記粘着テープで前記凹み部を覆うように前記粘着テープに前記半導体チップを貼り付けることを特徴とする。
【００１８】
また、本発明の請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、前記凹み部として、溝を形成することを特徴とする。
また、本発明の請求項３記載の半導体装置の製造方法は、請求項１または請求項２記載の半導体装置の製造方法であって、前記凹み部は、レーザ、ダイシングブレードのいずれかを使用して形成することを特徴とする。
【００１９】
また、本発明の請求項４記載の半導体装置の製造方法は、請求項１または請求項２記載の半導体装置の製造方法であって、前記半導体チップの厚みＴは、Ｔ＜１００μｍとすることを特徴とする。
【００２０】
また、本発明の請求項５記載の半導体装置の製造方法は、請求項１または請求項２記載の半導体装置の製造方法であって、前記半導体チップの厚みをＴとして、前記凹み部の深さＤはＤ＜Ｔ／２とすることを特徴とする。
【００２１】
また、本発明の請求項６記載の半導体装置の製造方法は、請求項１または請求項２記載の半導体装置の製造方法であって、前記凹み部の形成場所は、前記半導体チップの前記粘着テープと粘着する面で、かつ前記半導体チップの辺および頂点を含む外周にかかる部分とすることを特徴とする。
【００２２】
また、本発明の請求項７記載の半導体装置の製造方法は、請求項１または請求項２記載の半導体装置の製造方法であって、前記凹み部の形状は、直線または曲線、前記直線または前記曲線の対称配置形状、前記直線または前記曲線の非対称配置形状、前記直線または前記曲線の傾斜形状、それらの形状の任意組み合わせ形状のいずれかとすることを特徴とする。
【発明の効果】
【００２３】
以上のように本発明によれば、半導体チップと粘着テープとの粘着面に空間を持たせて半導体チップと粘着テープとの粘着面積を減少させることにより、粘着テープの半導体チップからの剥離性を向上し、ダイボンド工程における半導体チップのピックアップ工程において粘着テープから半導体チップを剥がす際に発生する半導体チップの反りを低減することができる。
【００２４】
そのため、半導体チップの薄型化が進むことで、半導体チップの反り方向の強度よりも粘着テープの粘着力の方が強力となってしまった場合にも、ダイボンド工程における半導体チップのピックアップ工程において粘着テープを剥離するときの半導体チップへのストレスを低減することができ、回路の断線等の欠陥の発生を確実に防止して半導体チップの製品歩留まりを十分に確保しつつ、品質をより向上することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を示す半導体装置の製造方法について、図面を参照しながら具体的に説明する。
図３は本実施の形態の半導体装置の製造方法における半導体ウェハ検査工程の説明図である。図４は本実施の形態の半導体装置の製造方法におけるバックグラインド工程の説明図である。図５は本実施の形態の半導体装置の製造方法における手順を示すフローチャートである。図６は本実施の形態の半導体装置の製造方法における溝加工工程の説明図であり、図６（ａ）はレーザを用いる場合を示し、図６（ｂ）はダイシングブレードを用いる場合を示し、その場合の側面図を図６（ｃ）に示している。図７は本実施の形態の半導体装置の製造方法における溝深さの説明図である。図８は本実施の形態の半導体装置の製造方法における溝加工位置の説明図であり、図８（ａ）は平面図であり、図８（ｂ）は断面図である。図９は本実施の形態の半導体装置の製造方法における溝形状の説明図であり、図９（ａ）は平面図であり、図９（ｂ）は断面図である。図１０は本実施の形態の半導体装置の製造方法におけるダイシング工程の説明図であり、図１０（ａ）はダイシングブレードを用いる場合を示し、その場合の側面図を図１０（ｂ）に示している。図１１は本実施の形態の半導体装置の製造方法におけるダイボンド工程の説明図である。
【００２６】
まず、図３に示す半導体ウェハ２１の表面２２に、周知の製造プロセスに従って半導体集積回路を形成した後、スクライブライン２３によって区画された複数の半導体チップ２のそれぞれのボンディングパッド２４にプローブ２５を当てて、半導体ウェハ２１の検査を行い、半導体チップ２ごとに良品と不良品を選別する。
【００２７】
次に、図４に示すように、半導体ウェハ２１の表面２２を保護するためにバックグラインドテープ３１を貼り付ける。この時、バックグラインドテープ３１に気泡や異物を混入すると研削面に多大な悪影響を与えるため、気泡が混入しないように、バックグラインドテープ３１と半導体ウェハ２１を加圧する機構を備えたローラを使用して、バックグラインドテープ３１を貼り付ける。
【００２８】
次に、半導体ウェハ２１の表面２２側をステージ３５にて吸着保持し、半導体ウェハ２１の裏面２６をグラインダ３２で研削し、さらに研削によって発生した半導体ウェハ２１の裏面２６のダメージ層をウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去することにより、後述する半導体ウェハ２１の厚さ（Ｔ）を１００μｍ未満、例えば５０〜９０μｍ程度まで薄くする。
【００２９】
前述のウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法は、半導体ウェハ２１の厚さ方向に進む処理速度が、グラインダ３２での研削における研削速度に比較して遅いものであるが、グラインダ３２による研削に比べて、これらの処理による半導体ウェハ２１の内部へのダメージが小さいだけでなく、グラインダ３２による研削によって発生した半導体ウェハ２１のウェハ内部のダメージ層を除去することができ、半導体ウェハ２１および半導体チップ２を割れにくくするという効果がある。
【００３０】
次に、図６（ａ）、（ｂ）、（ｃ）に示すように、半導体ウェハ２１の裏面２６に後述する凹み部としての溝１７の加工を行うために、バックグラインドテープ３１を貼り付けた半導体ウェハ２１を吸着保持ステージ３４に搭載する。
【００３１】
なお、上記の吸着保持ステージ３４に半導体ウェハ２１を搭載する機構には、溝１７の加工精度を向上するために、半導体ウェハ２１の搭載位置精度を確保する構造として、例えば、ノッチやオリフラを利用して規正ピンにて半導体ウェハ２１の外形を位置決めする方法を利用した構造、もしくは画像認識カメラを使用する方法を利用した構造を備えている。
【００３２】
その後、後述するレーザ、ダイシングブレードによる溝加工の際の衝撃にも位置ずれしないように、半導体ウェハ２１の表面２２側、つまり図６（ａ）、（ｂ）、（ｃ）ではバックグラインドテープ３１を、吸着保持ステージ３４にて真空保持する。
【００３３】
次に、図６（ａ）、（ｂ）、（ｃ）に示すように、半導体ウェハ２１の裏面２６に凹み部である溝１７を加工する。溝１７を加工する手段としては、例えば、図６（ａ）に示すレーザ５３、あるいは図６（ｂ）、（ｃ）に示すダイシングブレード５２を使用する。
【００３４】
ここで言うレーザ５３とは、図６（ａ）に示すようなレーザアブレーションを活用した工法であり、レーザ発信器５１から対象材料に吸収される波長で高強度のレーザ５３を半導体ウェハ２１に照射することにより、半導体ウェハ２１を表面層から溶融／蒸散させながら溝１７を掘り進んでいくレーザ加工技術である。また、半導体ウェハ２１を個片の半導体チップ２に切断する際に、レーザ発信器５１から発信する波長６００〜１２００ｎｍのレーザ光を用いることも可能である。
【００３５】
また、ダイシングブレード５２とは、図６（ｂ）に示すように、厚み４０μｍ〜５００μｍ程度の高速回転可能な薄刃砥石（ダイヤモンドなど）のことであり、高速回転しているダイシングブレード５２に半導体ウェハ２１を押し当てながら短冊状に切削加工を行う方式である。また、半導体ウェハ２１を個片の半導体チップ２に切断するダイシング工程では、前述のダイシングブレード５２を使用する切断方法を用いるのが主流である。
【００３６】
ここで、図７に示すように、半導体ウェハ２１の溝の深さ（Ｄ）６１は、半導体ウェハ２１の厚さ３３をＴとすると、半導体チップ２に形成されたＬｏｗ−ｋ膜の脆弱性、粘着テープ１の構造を考慮して、Ｄ＜Ｔ／２とするのが好ましい。
【００３７】
溝１７の役割は、図１０（ａ）に示すように、粘着テープ１と半導体チップ２との粘着面８に空間４１を形成するためであり、溝１７を設けることにより、粘着テープ１が半導体チップ２の溝１７周辺に粘着する粘着面８の面積が減少し、溝１７周辺の粘着力が低下する。その結果、粘着テープ１が半導体チップ２から剥がれるきっかけを低応力で実現することができる。
【００３８】
レーザ５３を使用して溝１７の深さ（Ｄ）６１を制御する方法は、図６（ａ）に示すレーザ発信器５１の出力を増減することで設定可能である。一方、ダイシングブレード５２を使用して溝の深さ（Ｄ）６１を制御する方法は、図６（ｂ）および図６（ｃ）に示すダイシングブレード５２の切り込み深さを上下動させることにより、所望の深さ加工が可能である。
【００３９】
次に、溝１７の形成場所は、図８に示すように、粘着テープ１と粘着する半導体チップの裏面２６側であり、半導体チップ２の辺および頂点を含む外周７１にかかることとする。溝１７が半導体チップの外周７１にかかることにより、ダイボンド工程の半導体チップ２のピックアップ工程において、突き上げピン７にて突き上げる際に、半導体チップ２から粘着テープ１を剥離するきっかけが作りやすくなる。
【００４０】
また、溝１７を設け、凹凸形状を形成することにより、半導体チップ２の裏面２６の表面積は増大するため、基板（もしくはリードフレームなど）に、接着剤（例えば、Ａｇペースト）を塗布して半導体チップ２を搭載して硬化した際に、半導体チップ２と基板（もしくはリードフレーム）とを保持する接着剤との接着力を、向上することができる効果も得られる。
【００４１】
次に、溝１７は、図９に示すように、直線形状８１、曲線形状８２、溝１７が半導体チップ２の外周７１の各辺の中心線Ｃ１に対して対称的に配置される対称配置形状８３、溝１７が半導体チップ２の外周７１の各辺の中心線Ｃ１に対して非対称に配置される非対称配置形状８４、溝１７が半導体チップ２の外周７１の各辺の中心線Ｃ１に対して傾斜するように形成される傾斜形状８５およびこれらの形状の任意混合のうちのいずれかを選択することも可能であり、同様に実施できる。
【００４２】
溝１７を備える目的は、半導体チップ２を粘着テープ１に貼り付けた際に、半導体チップ２と粘着テープ１との粘着面８に空間４１を持たせ、半導体チップ２と粘着テープ１との粘着面８の面積を減少させて、粘着テープ１を剥離する際に、半導体チップ２を反らさずに粘着テープから剥離することにより、半導体チップ１へのストレスを低減させることであり、半導体装置の仕様に合わせて、最適な溝１７の形状を加工できるよう、直線、曲線を混合した形状を選択できるものとする。
【００４３】
また、直線形状８１の加工は、レーザ５３、ダイシングブレード５２の両方の方法で可能であり、曲線形状８２については、ダイシングブレード５２では構成上不可能であるため、レーザ５３による加工のみとする。
【００４４】
本実施の形態の半導体装置の製造方法における工程フローは、図５に示すように、電気特性を検査する半導体ウェハ検査工程（ステップＳ５０１）と、バックグラインドテープ３１を半導体ウェハ２１に貼り付けるバックグラインドテープ貼り付け工程（ステップＳ５０２）と、半導体ウェハ２１の裏面２６を研削するバックグラインド工程（ステップＳ５０３）を施し、ここでは粘着テープ貼り付け工程（ステップＳ５０４）の前に、溝加工工程（ステップＳ５０８）を施す説明を記載しているが、バックグラインドテープ貼り付け工程（ステップＳ５０２）の前、またはバックグラインド工程（ステップＳ５０３）の前に、溝加工工程（ステップＳ５０８）を施すことも可能とする。
【００４５】
次に、図５に示すバックグラインド工程（ステップＳ５０３）済みの半導体ウェハ２１の裏面２６に、ダイシングブレード５２にて個片切断した後に半導体チップ２を保持するための粘着テープ１を貼り付ける（ステップＳ５０４）。粘着テープ１を貼り付ける際、バックグラインドテープ３１を貼り付けた時と同様に、気泡や異物を混入すると研削面に多大な悪影響を与えるため、気泡が混入しないように、粘着テープ１と半導体ウェハ２１を加圧する機構を備えたローラを使用して、粘着テープ１を貼り付ける。ここで使用する粘着テープ１は、ポリオレフィン（ＰＯ）、ポリ塩化ビニール（ＰＶＣ）、ポリエチレンテレフタレート（ＰＥＴ）などからなる樹脂フィルムの表面に、紫外線の照射によって硬化する紫外線（ＵＶ）硬化型粘着剤を塗布し、これを円形に裁断したものである。
【００４６】
次に、粘着テープ１に貼り付けた半導体ウェハ２１の表面２２に貼り付けているバックグラインドテープ３１を引き剥がす（ステップＳ５０５）。半導体ウェハ２１の表面２２には、集積回路が形成されているため、引き剥がしには繊細な扱いが求められており、ダメージを低減するための一つの手段として、引き剥がし速度を制御できる機構を備える構造が好ましい。
【００４７】
また、本実施の形態の工程フローでは、バックグラインドテープ３１を貼り付けた半導体ウェハ２１を、粘着テープ１に貼り付けた後に、バックグラインドテープ３１を引き剥がしているが、順序が逆、つまり半導体ウェハ２１に貼り付けられたバックグラインドテープ３１を引き剥がした後に、半導体ウェハ２１を粘着テープ１に貼り付けることも可能とする。
【００４８】
次に、図１０に示すように、ダイシングブレード５２を使って半導体ウェハ２１をダイシングする（ステップＳ５０６）ことにより、半導体ウェハ２１を複数個の半導体チップ２に分割して個片化する。このとき、分割されたそれぞれの半導体チップ２を粘着テープ１上に残しておくために、粘着テープ１は、完全には切断しない。
【００４９】
続いて、この状態で粘着テープ１に紫外線を照射すると、粘着テープ１に塗布されていた粘着剤が硬化してその粘着性が低下する。これにより、半導体チップ２が粘着テープ１から剥がれやすくなると共に、後述する半導体チップ２を剥離するダイボンド工程（ステップＳ５０７）で一旦粘着テープ１から剥離した半導体チップ２が粘着テープ１に最付着し難くなる。
【００５０】
次に、図１１に示すように、ダイシングブレード５２を使って個片に分割された半導体チップ２をピックアップする。粘着テープ１から半導体チップ２をピックアップする場合、半導体チップ２を吸着保持する吸着穴３を備えた吸着コレット４が、溝１７を加工した半導体チップ２の上方から下降する。
【００５１】
次に、粘着テープ１の基材層の下方を突き上げステージ５の真空穴６で吸着保持した状態で、１本または複数本の鋭利な突き上げピン７を粘着テープ１の基材層の下方から突き上げて、粘着テープ１の粘着層と溝１７を形成加工した半導体チップ２との粘着面８の面積を減少させて、粘着テープ１と半導体チップ２との粘着力を低減させる。
【００５２】
このようにして、粘着テープ１が半導体チップ２から剥がれるきっかけを、低応力で実現することができ、吸着コレット４で溝１７を加工した半導体チップ２をピックアップしている。
【００５３】
特に、厚さが１００μｍ未満、またはＬｏｗ−ｋ膜を形成した半導体チップ２の場合では、半導体チップ２の反り方向の応力１２を大幅に低減することができ、半導体チップ２が破損しないようにすることができる。
【産業上の利用可能性】
【００５４】
本発明の半導体装置の製造方法は、ダイボンド工程における半導体チップのピックアップ工程において粘着テープを剥離するときの半導体チップへのストレスを低減することができ、回路の断線等の欠陥の発生を確実に防止して、製品品質をより向上することができるもので、Ｌｏｗ−ｋ膜形成や３次元積層構造等による半導体チップの製造技術に有用である。
【図面の簡単な説明】
【００５５】
【図１】従来の半導体装置の製造方法におけるダイボンド工程の説明図
【図２】従来の半導体装置の製造方法におけるダイボンド工程で使用される突き上げピンの先端形状の説明図
【図３】本発明の実施の形態の半導体装置の製造方法における半導体ウェハ検査工程の説明図
【図４】同実施の形態の半導体装置の製造方法におけるバックグラインド工程の説明図
【図５】同実施の形態の半導体装置の製造方法における手順を示すフローチャート
【図６】同実施の形態の半導体装置の製造方法における溝加工工程の説明図
【図７】同実施の形態の半導体装置の製造方法における溝深さの説明図
【図８】同実施の形態の半導体装置の製造方法における溝加工位置の説明図
【図９】同実施の形態の半導体装置の製造方法における溝形状の説明図
【図１０】同実施の形態の半導体装置の製造方法におけるダイシング工程の説明図
【図１１】同実施の形態の半導体装置の製造方法におけるダイボンド工程の説明図
【符号の説明】
【００５６】
１    粘着テープ
２    半導体チップ
３    吸着穴
４    吸着コレット
５    突き上げステージ
６    真空穴
７    突き上げピン
８    粘着面
９    多角形錐体（突き上げピン先端部の形態）
１０    （半導体チップの）反りによる弾性力
１１    粘着力
１２    反り方向の応力
１３    球形状（突き上げピン先端部の形態）
１４    平面形状（突き上げピン先端部の形態）
１５    王冠形状（突き上げピン先端部の形態）
１６    超音波振動体（突き上げピン先端部の形態）
１７    溝
２１    半導体ウェハ
２２    半導体ウェハ（半導体チップ）の表面
２３    スクライブライン
２４    ボンディングパッド
２５    プローブ
２６    半導体ウェハの裏面
３１    バックグラインドテープ
３２    グラインダ
３３    半導体ウェハ厚さ（Ｔ）
３４    吸着保持ステージ
３５    ステージ
４１    空間
５１    レーザ発信器
５２    ダイシングブレード
５３    レーザ
６１    溝の深さ（Ｄ）
７１    半導体チップの外周
８１    直線形状
８２    曲線形状
８３    対称配置形状
８４    非対称配置形状
８５    傾斜形状
【図１】
2009267179.tif 000003
【図２】
2009267179.tif 000004
【図３】
2009267179.tif 000005
【図４】
2009267179.tif 000006
【図５】
2009267179.tif 000007
【図６】
2009267179.tif 000008
【図７】
2009267179.tif 000009
【図８】
2009267179.tif 000010
【図９】
2009267179.tif 000011
【図１０】
2009267179.tif 000012
【図１１】
2009267179.tif 000013