(57)【要約】【課題】吸収電流法による半導体装置の特に、微細・大規模・多様形状の配線の検査において、欠陥箇所の抽出・位置同定を容易に行うことを可能とする。【解決手段】検査配線の吸収電流像と、基準配線パターン像との差分処理で欠陥像部分のみを抽出し、さらにこれをＳＥＭ像に重畳する。基準配線パターン像は、正確に形成されたことが確認された基準配線の吸収電流像あるいは検査配線のＣＡＤパターン像からなる。【選択図】図３
2009130026.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の配線を有する被検査領域を荷電粒子線で走査して前記被走査領域に生じる吸収電流を検出し、前記走査に同期して前記吸収電流の変化を輝度変化として前記配線の検査配線吸収電流像を取得する工程と、
前記検査配線吸収電流像と予め取得した基準配線パターン像とを比較し、前記配線の欠陥箇所像を抽出する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記基準配線パターン像は、前記半導体装置とは異なる半導体装置の基準配線の基準配線吸収電流像からなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記基準配線パターン像は、前記半導体装置の前記配線のＣＡＤパターン像からなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
更に、前記被検査領域のＳＥＭ像を取得し、前記欠陥箇所像とを重畳する工程を有することを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。  
【請求項５】
更に、前記検査配線吸収電流像および／または前記基準配線吸収電流像を２値化する工程を有することを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の欠陥の検査工程を含む半導体装置の製造方法に関し、特に、配線などのショート性の欠陥箇所などを検出するとき、欠陥の発見や箇所の特定をより容易に行える検査工程を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＬＳＩデバイスの開発・量産にあたって、性能・歩留まり向上のために不良解析手法が一般に採用されている。これはプロセス工程において発生する予期しない欠陥の場所を特定し、分析し、そして原因を解明することで、プロセス工程の改善を図る手法であり、半導体デバイスの製造プロセスを開発する上で重要な技術として位置づけられている。
【０００３】
しかしながら、近年の著しいパターン微細化と高集積化の伴い、プロセス開発に用いられる配線ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）の規模が膨大かつ微細になってきており、この配線に生じた欠陥箇所の特定が難しくなってきている。
【０００４】
例えば、光学的な手法による欠陥箇所を特定する方法として、従来から、いわゆるＯＢＩＲＣＨ法（Ｏｐｔｉｃａｌ  Ｂｅａｍ  Ｉｎｄｕｃｅｄ  Ｒｅｓｉｓｔａｎｃｅ  ＣＨａｎｇｅ；レーザビームなど光ビームで加熱した際の配線など照射箇所の温度上昇に伴う抵抗変化を欠陥検出に用いる方法）の適用が検討されている。
【０００５】
図４は、このＯＢＩＲＣＨ法を説明するための図である。例えばＳｉ基板上に形成された金属配線１０１において、そのうちの２本、即ち金属配線１０１（ａ）と同１０１（ｂ）間に、ショート不良箇所１０２がある。図において、電流Ｉが流れている金属配線１０１にレーザ光１０３を照射すると、そのエネルギーの一部が熱に変換され、この熱の発生により局所的に温度が上昇して、電気抵抗が増大する。この現象を適用して、金属配線１０１の両端にプローブ１０４を接触させ、これに定電圧電源１０７で定電圧Ｖを印加し、電流Ｉを電流計１０６で測定しながら、レーザ光１０３をこの金属配線がある検査範囲を走査し、この際の電流変化を輝度変化として、図示していないディスプレイなどに表示させるようにする。
【０００６】
表示されたディスプレイ上の輝度は、電流変化が正の時は明るく、負の時は暗く表示され、例えば、正常に形成された配線部分などの部分を走査された場合は、電流変化量が一定で一定の明るさで表示されるが、電流変化量が他の箇所と異なる局所、例えば、ショート不良箇所など配線部分よりも微小に、高抵抗に形成された箇所は、より高い輝度表示とすることができる。
【０００７】
こうして、表示輝度差から欠陥箇所のみを表示することが可能となり、そのＯＢＩＲＣＨ像の表示例を、図４（２）の（２−１）に示す。図中、白い矩形分がショート不良箇所を表示している。通常、ＯＢＩＲＣＨ像の観察においては、当初、光学顕微鏡の低倍率でおよその不良箇所の位置を特定しておき、その後高倍率で詳細な位置を特定するといった方法が取られる。他方、図４（２）の（２−２）に示す光学顕微鏡での金属配線１０１の観察像を、図４（２）の（２−１）のＯＢＩＲＣＨ像と重畳させて、図４（２）の（２−３）のように合成像を得ることで、金属配線１０１におけるショート不良箇所１０２の発生場所が容易に確認することを可能とする提案もなされている。（特許文献１）。
【０００８】
しかし、ＯＢＩＲＣＨ法は基本的に光学的手段を用いることから、空間分解能（例えば〜１μｍ）以下の高密度パターン（例えば、０．１μｍライン＆スペースのパターンなど）における欠陥の検査方法としては、自ずから限界がある。
【０００９】
そこで、それに代わって、電子ビーム走査による半導体素子表面における金属配線などでの吸収電流を用いた素子検査法が検討されるようになってきた（特許文献２）。
【特許文献１】特開２００６−４７２９４号公報
【特許文献２】特開２００２−３４３８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図５は、電子ビーム走査による吸収電流像の取得によって金属配線でのショート不良箇所を特定するための方法を説明する図である。金属配線１０１を有し、そのうちの２つの金属配線１０１（ａ）と１０１（ｂ）との間にショート不良箇所１０２がある試料に照射された電子ビーム１０７は、背面散乱電子として試料から離脱する電子と試料内部に侵入する電子とに分けられる。試料からは、二次電子、オージェ電子などが放出される。試料への侵入する電流と放出される電流とに差が生じると、この差を相殺するために吸収電流Ｉａが発生する。吸収電流Ｉａは金属配線１０１に接触したプローブ１０４を介して電流計１０６で測定される。電子ビームの走査に同期させて、この吸収電流の検出値に応じて図示していないディスプレイに階調表示することで、電子ビームの走査範囲における吸収電流像を得ることができる。
【００１１】
図５（２）の（２−１）において、上記のようにして表示された吸収電流像の例を示すが、図から解るように、金属配線１０１として正常に形成された部分と共に、電気的に接続しているショート不良個所１０２も同様のコントラストで表示されることが多い。勿論、両者の抵抗値が異なれば、コントラストの階調差が生じ、原理的に分離可能ではあるが、実際上は、これは容易では無い。このため、大規模配線内の微小なショート不良、あるいはリーク不良場所の認識が困難であり、例えば、図５（２）の（２−２）に示すように、電子ビームの走査に同期してＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）像を取得し、これを参照しながら、不良箇所の特定を行うことが行われている（特許文献２）。
【００１２】
このような測定方法においては、例えば金属配線における電流が流れるパターン部分は、流れない部分と比べ（あるいは高抵抗部分と比べ）て、明白なコントラストをもって像が現れ、導通の判定ができる。従って、電極のオープン不良の場合は、断線箇所より先の電流路が無いことから、電極配線の吸収電流像は途中で途切れた形となるので、その判定は可能である。
【００１３】
一方、ショート不良、あるいは何らかの形で電流がリークしているリーク不良の場合は、電流路に沿って配線が存在する場合と同様なコントラストで表示される場合があり、不良箇所はそのままでは判断し難い。
【００１４】
近年、金属配線パターン、あるいはそれを開発するためのＴＥＧパターンは、ますます微細化及び、大規模化し、さらに、単なる矩形パターンのみならず、斜線、多角形、円形などを含む多様な形状が用いられるようになっている。従って、吸収電流像上での不良箇所の認識は、より困難さを増してきている。
【００１５】
そこで、本発明の課題は、電子ビーム走査による電流吸収法で、微細・大規模・多様な形状を有する、特に配線におけるショート不良・リーク不良などの欠陥箇所の検出・特定を容易かつ敏速に行うことができる半導体素子の検査方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の半導体装置の製造方法は、
半導体装置の配線を有する被検査領域を荷電粒子線で走査して前記被走査領域に生じる吸収電流を検出し、前記走査に同期して前記吸収電流の変化を輝度変化として前記配線の検査配線吸収電流像を取得する工程と、
前記検査配線吸収電流像と予め取得した基準配線パターン像とを比較し、前記配線の欠陥箇所像を抽出する工程とを有することを特徴とする。
【００１７】
そして、
前記基準配線パターン像は、前記半導体装置とは異なる半導体装置の基準配線の基準配線吸収電流像からなることを特徴とする。
【００１８】
そして、
前記基準配線パターン像は、前記半導体装置の前記配線のＣＡＤパターン像からなることを特徴とする。
【００１９】
そして、
更に、前記被検査領域のＳＥＭ像を取得し、前記欠陥箇所像とを重畳する工程を有することを特徴とする。
【００２０】
そして、
更に、前記検査配線吸収電流像および／または前記基準配線吸収電流像を２値化する工程を有することを特徴とする。
【発明の効果】
【００２１】
電子ビームの走査を行って吸収電流像を取得することで配線などの欠陥検査をする方法を有する半導体装置の製造方法において、本発明の方法によって、ＴＥＧなど半導体素子あるいは実際の半導体デバイスの、特に、微細・大規模・多様な形状を有する金属配線の検査において、ショート不良・リーク不良などの欠陥箇所の検出、その位置の特定を、容易かつ敏速に行うことができるといった効果を得ることができる。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
【００２３】
（実施例）
先ず、吸収電流を用いた素子検査法について説明する。
【００２４】
この電子ビーム走査による吸収電流像を取得して不良特定する方法については、製品化（例えば、ビームトレーサ、ＪＦＡＳ−７０００ＢＴ、日本電子製）が行われている。この検査方法のための装置模式図を、図６に示す。
【００２５】
図６において、電子ビーム１０８を発生・制御する鏡筒は排気可能な試料室１０９の上部に設置される。試料室１０９には、図示するように、試料台上に検査対象となる試料、例えばＴＥＧ形成のウエハ１１０が設置される。このウエハ１１０上を電子ビーム１０８が走査する。ウエハ上のコンタクト位置を適宜変更できる複数のプローブ１１１を用いて、走査によって発生する吸収電流１１２を検知し、これを、試料室１０９外部の電流アンプ１１３にて増幅し、吸収電流像用ディスプレイ１１４に表示する。試料室１０９内には、二次電子検出器１１５が設置され、検出した二次電子は、ＳＥＭ像用ディスプレイ１１６にてＳＥＭ像が表示される。吸収電流像用ディスプレイ１１４およびＳＥＭ像用ディスプレイ１１６は、表示される像がいずれも試料上の電子ビーム走査と同期させるために、電子ビーム走査制御器１１７と接続する。
【００２６】
図１〜３は、本実施例に係る方法を説明するための図である。
【００２７】
図１において、図１（１）は、ショート不良を含む、２つの櫛歯状パターンを組み合わせて構成した配線（ＴＥＧ）の吸収電流像＜ＡＣＩと称する＞の模式図であって、高い輝度（明パターン）で配線部分が現れている。この様な配線パターンは、素子のリークのモニタとして適宜用いられる。図中に、配線間をショートして接続する一つの欠陥が観察される。通常、この様なモニタパターンとして検討する場合は、例えば、０．１μｍパターン＆スペースにて数１００本単位で形成され、このパターン間に、例えば数個のショート箇所があった場合、検査配線のこの吸収電流像によってこれらを見出し、場所（所在座標あるいは配線箇所）を特定することは、容易では無い。
【００２８】
本実施例に係る方法では、この検査パターンと同じ配線パターンで、予め正しく形成されたと評価済みの配線パターン試料（基準配線パターン試料）を用意し、その吸収電流像を取得する。この場合、基準配線パターン試料は、本来の配線パターンを幾つかに分割して基準配線パターン試料を形成し、おのおのの吸収電流像を取得し、それらの電子信号像を合成して検査配線パターンと同等形状の吸収電流像を構成してもよい。図１（２）、（３）に、この場合は、2つの個々の櫛歯状パターンに分けて形成し、それぞれについての吸収電流像を得る＜それぞれ、Ｓ・ＡＣＩ（１）および、Ｓ・ＡＳＩ（２）と称する＞。この様に分割すれば、配線パターンの製造プロセスはより容易になり、欠陥のない基準配線パターンを形成できる可能性がより高まることが期待できる。
【００２９】
次に、図１（１）のＡＣＩと、（２）、（３）の、Ｓ・ＡＣＩ（１）およびＳ・ＡＳＩ（２）とでできる像とを比較して、図１（４）に示すように、互いに異なる部分の吸収電流像＜Ｆ・ＡＣＩと称する＞、つまりショート不良箇所を抽出することがでる。この様にして、容易かつ敏速な不良配線の検査結果を得ることができる。この不良箇所の画像抽出に関しては、例えば、ＡＣＩ画像から、Ｓ・ＡＣＩ（１）およびＳ・ＡＳＩ（２）の和の画像を差し引く、差分処理を行うことによって自動的に行うことも可能である。
【００３０】
上述のような、基準配線パターン試料を用い、この吸収電流像を得て検査像と比較する代わりに、基準配線パターンとして、設計およびマスク作成に用いられている、配線のＣＡＤパターンデータを用いても良い。ＣＡＤ配線データの配線パターン抽出し、電子ビーム走査領域とＣＡＤデータ領域とを一致化し、配線パターン部を明領域表示して基準配線パターンとする。これとＡＣＩ画像とで差分処理を行い、Ｆ・ＡＣＩを得ることが可能となる。
【００３１】
更に、図２において、図２（１）に、被検査領域、即ち検査のための電子ビーム走査領域における検査配線パターンのＳＥＭ像を示す＜ＳＥＭと称する＞。  図２（２）は、先に取得した、ショート欠陥部分の吸収電流像Ｆ・ＡＣＩである。これら両者を重畳したもの、即ち画像の和処理をおこなったものが、図２（３）の像＜ＳＥＭ＋Ｆ・ＡＣＩと称する＞である。この際、ＳＥＭ像とＦ・ＡＣＩ像とを、例えば異なる色で表示、重畳するなどを行い、より容易な欠陥発見と位置同定が可能となる。
【００３２】
ＳＥＭ像では、配線パターン以外の、その周辺を含めた像も取得でき、それらの像にパターン座標に関する情報が存在すれば、その座標情報保有像の位置と欠陥箇所の位置関係から、欠陥の素子内位置を容易に特定可能となる。
【００３３】
なお、ＳＥＭ像は基本的には素子表面像が得られるため、ショート配線欠陥が素子表面に出ていない場合は、吸収電流像では現れるがＳＥＭ像では基本的には観察はできないことは注意を要する。
【００３４】
また、上記の方法において、検査用配線試料、あるいは基準配線パターン試料の、各吸収電流像、つまり検査配線吸収電流像と基準配線吸収電流像を用いて、相互に、あるいはＣＡＤデータと比較する場合、各吸収電流像を得た後、当初の信号の階調レベルを、適宜閾値を定めて、明・暗の２階調にする、２値化処理を行う。この処理は、バックグラウンドノイズの影響抑制し、欠陥場所の所在場所を明瞭化するのに有効である。
【００３５】
図３は、本実施例に係る方法に適用する装置構成の模式図である。電子ビーム１を発生・制御する鏡筒は排気可能な試料室２の上部に設置される。試料室２には、図示するように、試料台上に検査対象となる試料、例えばＴＥＧ形成のウエハ３が設置される。このウエハ３上を電子ビーム１が走査する。ウエハ上のコンタクト位置を適宜変更できる複数のプローブ４を用いて、走査によって発生する吸収電流５を検知し、これを、試料室２外部の電流アンプ６で増幅し、吸収電流像７を得る。また試料室２内には、二次電子検出器８が設置され、ＳＥＭ像を取得可能とする。また、電子ビームを走査するための電子ビーム走査制御器９を有する。
【００３６】
検査用配線試料の吸収電流像７を得た後、信号２値化器１０を設けて２値化処理を行ってもよい。
【００３７】
一方、検査を行っている金属配線に関し、これと同じパターンで、欠陥が無く正確に形成されたパターン像、即ち基準配線パターン像１２を用意する。基準配線パターン像１２は、実際に正確に、欠陥無く形成された基準配線パターン試料の吸収電流像、即ち基準配線吸収電流像１１を用いても良いし、配線ＣＡＤパターンを基準パターンデータとして用いる、配線ＣＡＤパターンデータ１９から取得してもよい。また、基準配線パターン像１２は一つのまとまったパターンでも、幾つかのパターンを組み合わせて構成されて得られたものでもよい。基準配線吸収電流像１１を用いたときは信号２値化器１３で２値化処理を行い、基準配線パターン像１２を一旦メモリ１４に保存する。
【００３８】
次に、比較処理器１５において、検査素子の検査配線吸収電流像と基準配線パターン像とを比較し、欠陥部分の像のみ抽出し、この像と二次電子検出器８から得られたＳＥＭ像とを信号合成器１６で重畳し、その結果を輝度信号１７としてディスプレイ１８に表示する。このとき欠陥部分の像の色とＳＥＭ像の色とを異なるものにして表示してもよい。また、この際、各像は電子ビームの走査と同期させるために、電子ビーム走査制御器９からの信号を、メモリ１４、信号合成器１６、ディスプレイ１８等に入力する。
【００３９】
こうして、図２（３）に模式図に示したように、ＳＥＭ像と抽出欠陥（ショート）箇所が重畳して表示され、ショート欠陥場所の発見ならびにその電極パターンにおける（あるいはその周囲像における）位置関係が明瞭に把握できることとなる。
【００４０】
欠陥箇所の像を抽出し、ディスプレイ上で見やすくする工夫は、例えば、図１などに例示したような単にストライプ状の電極からなる配線を検査する場合、取得した吸収電流像上において、電子的に作成したストライプ状のパターンマスクをオーバーラップさせて、そのマスク間に現れる吸収電流像を欠陥箇所と判定する方法が提案されている（特開２００２−３４３８４３号公報）。しかし、この方法は、単純なパターンの組合せからなる電極を検査する場合は、多少の手間はかかっても有効と思われる。しかし、本実施例で検討している、特に、０．１μｍレベルの微細で、数１００パターン以上レベルの大規模で、ストライプのみならず、斜線、台形、多角形、円形など多様な形状を有する金属配線の検査において、ショート不良・リーク不良などの欠陥箇所の迅速かつ容易な検出に関しては、対応可能とは思われない。これらに対処するためには、上述した本発明の実施例に係る方法に依らざるを得ない。
【図面の簡単な説明】
【００４１】
【図１】本発明の検査法を用いる半導体装置の製造方法を説明する図（その１）
【図２】本発明の検査方法を用いる半導体装置の製造方法を説明する図（その２）
【図３】本発明の検査方法を用いる半導体装置の製造方法を実施する装置を説明する図
【図４】従来の方法を説明する図（その１）
【図５】従来の方法を説明する図（その２）
【図６】従来の方法を実施する装置を説明する図
【符号の説明】
【００４２】
１、１０７、１０８  電子ビーム
２、１０９  試料室
３、１１０  ウエハ
４、１１１  プローブ
５、１１２  吸収電流
６、１１３  電流アンプ
７    吸収電流像
８、１１５  二次電子検出器
９、１１７  電子ビーム走査制御器
１０、１３  信号２値化器
１１  基準配線吸収電流像
１２  基準配線パターン像
１４  メモリ
１５  比較処理器
１６  信号合成器
１７  輝度信号
１８  ディスプレイ
１９  配線ＣＡＤパターンデータ  
１０１  金属配線
１０２  ショート不良箇所
１０３  レーザ光
１０４  プローブ
１０５  定電圧電源
１０６  電流計
１０７  電子ビーム
１１４  吸収電流用ディスプレイ
１１６  ＳＥＭ像用ディスプレイ
【図１】
2009130026.tif 000003
【図２】
2009130026.tif 000004
【図３】
2009130026.tif 000005
【図４】
2009130026.tif 000006
【図５】
2009130026.tif 000007
【図６】
2009130026.tif 000008