(57)【要約】【課題】転送トランジスタによる光電変換素子から増幅トランジスタのゲート入力部への電荷の転送をより確実に行えるようにする。【解決手段】光電変換素子、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタを含む単位画素が行列状に配置されたＣＭＯＳイメージセンサにおいて、選択信号ＳＥＬをアクティブ状態にするタイミングを、リセット信号ＲＳＴがアクティブ状態から非アクティブ状態へ遷移した後であって、増幅トランジスタのゲート入力部の電位をリセットレベルとして読み出す前に設定し、転送トランジスタ２２がオンしたときの当該転送トランジスタ２２のゲート下とノードＦＤとの間の電位差（ポテンシャル差）を大きくする。【選択図】図３
2009130679.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタを含む単位画素が複数配置され、前記選択トランジスタによって前記単位画素を選択し、前記リセットトランジスタによって前記増幅トランジスタのゲート入力ノードをリセットし、前記転送トランジスタによって前記光電変換素子から前記増幅トランジスタのゲート入力ノードに電荷を転送する画素アレイ部と、
前記リセットトランジスタを駆動するリセット信号をアクティブ状態にし、前記リセット信号のアクティブ状態から非アクティブ状態への遷移後または前記リセット信号のアクティブ期間内に、前記選択トランジスタを駆動する選択信号をアクティブ状態にし、前記選択トランジスタのアクティブ期間内に前記転送トランジスタを駆動する転送信号をアクティブ状態にする駆動部と
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記駆動部はさらに、前記選択信号を前記リセット信号がアクティブ状態になる前にアクティブ状態にし、前記リセット信号のアクティブ期間内に非アクティブ状態にする
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
光電変換素子、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタを含む単位画素が複数配置され、前記選択トランジスタによって前記単位画素を選択し、前記リセットトランジスタによって前記増幅トランジスタのゲート入力ノードをリセットし、前記転送トランジスタによって前記光電変換素子から前記増幅トランジスタのゲート入力ノードに電荷を転送する固体撮像素子の駆動方法であって、
前記リセットトランジスタによるリセット動作後またはリセット動作中に、前記選択トランジスタをオン状態にする
ことを特徴とする固体撮像素子の駆動方法。
【請求項４】
光電変換素子、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタを含む単位画素が複数配置され、前記選択トランジスタによって前記単位画素を選択し、前記リセットトランジスタによって前記増幅トランジスタのゲート入力ノードをリセットし、前記転送トランジスタによって前記光電変換素子から前記増幅トランジスタのゲート入力ノードに電荷を転送する固体撮像素子と、
前記リセットトランジスタを駆動するリセット信号をアクティブ状態にし、前記リセット信号のアクティブ状態から非アクティブ状態への遷移後または前記リセット信号のアクティブ期間内に、前記選択トランジスタを駆動する選択信号をアクティブ状態にし、前記選択トランジスタのアクティブ期間内に前記転送トランジスタを駆動する転送信号をアクティブ状態にする駆動部と、
入射光を前記固体撮像素子の撮像面上に結像する光学系と
備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、固体撮像素子の駆動方法および撮像装置に関し、特に単位画素ごとに増幅機能を持つ固体撮像素子、当該固体撮像素子の駆動方法および当該固体撮像素子を用いた撮像装置に関する。
【背景技術】
【０００２】
単位画素ごとに増幅機能を持つ固体撮像素子として、ＣＭＯＳ集積回路と同様のプロセスで製造できるＣＭＯＳ型（または、ＭＯＳ型）の固体撮像素子（以下、「ＣＭＯＳイメージセンサ」と記述する）が知られている（例えば、特許文献１参照）。
【０００３】
ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスに付随した微細化技術により、単位画素ごとに増幅機能を持つアクティブ型の構造を容易に作ることができ、また画素アレイ部を駆動する駆動回路や、画素アレイ部の各画素から出力される信号を処理する信号処理回路などの周辺回路部を、画素アレイ部と同一チップ（基板）上に集積できるという特長を持っている。
【０００４】
図１２に、単位画素の構成の一例を示す。図１２に示すように、単位画素１００は、光電変換素子１０１、転送トランジスタ１０２、リセットトランジスタ１０３、増幅トランジスタ１０４および選択トランジスタ１０５を有する構成となっている。
【０００５】
図１３に、選択トランジスタ１０５を駆動する選択信号ＳＥＬ、リセットトランジスタ１０３を駆動するリセット信号ＲＳＴおよび転送トランジスタ１０２を駆動する転送信号ＴＲＦのタイミング関係を示す。
【０００６】
図１３から明らかなように、選択信号ＳＥＬは、時刻ｔ１１から時刻ｔ１８の期間でアクティブ（高レベル）状態になる。リセット信号ＲＳＴは、選択信号ＳＥＬのアクティブ期間内における時刻ｔ１２から時刻ｔ１３の期間でアクティブ状態になる。転送信号ＴＲＦは、選択信号ＳＥＬのアクティブ期間内における時刻ｔ１３よりも後の時刻ｔ１５から時刻ｔ１６の期間でアクティブ状態になる。
【０００７】
続いて、図１３のタイミングチャートを基に、図１４〜図１７のポテンシャル図を用いて、単位画素１００の動作について説明する。
【０００８】
時刻ｔ１１で選択トランジスタ１０５がオンし、単位画素１００が選択された状態において、時刻ｔ１２でリセットトランジスタ１０３がオンすると、増幅トランジスタ１０４のゲート電極に接続されているノード（フローティングディフュージョン）ＦＤの電位が電源電圧Ｖｄｄにリセットされる。このとき、画素出力線１１０の電位も高くなっている（図１４参照）。
【０００９】
時刻ｔ１３でリセットトランジスタ１０３がオフすると、リセットトランジスタ１０３の寄生容量によるカップリングでノードＦＤの電位および画素出力線１１０の電位が下がる。この状態において、時刻ｔ１４のタイミングでノードＦＤの電位がリセットレベルとして増幅トランジスタ１０４および選択トランジスタ１０５を通して画素出力線１１０に読み出される（図１５参照）。
【００１０】
次に、時刻ｔ１５で転送トランジスタ１０２がオンすることで、光電変換素子１０１に蓄積されていた電荷が転送トランジスタ１０２を通してノードＦＤに読み出される。これにより、ノードＦＤの電位が下がる（図１６参照）。そして、時刻ｔ１６で転送トランジスタ１０２がオフした後、時刻ｔ１７のタイミングでノードＦＤの電位が信号レベルとして増幅トランジスタ１０４および選択トランジスタ１０５を通して画素出力線１１０に読み出される（図１７参照）。
【００１１】
【特許文献１】特開２００５−３１１９３２号公報（特に、段落００２４〜００２７および図３）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した特許文献１記載の従来技術では、リセットトランジスタ１０３がオンする前に選択トランジスタ１０５がオンする駆動タイミングとなっているために、リセットトランジスタ１０３がオフするタイミングで、リセットトランジスタ１０３の寄生容量によるカップリングによってノードＦＤの電位が下がり、ポテンシャルが電源電圧Ｖｄｄに対応したレベル（一点鎖線）よりも浅くなる（図１５参照）。ノードＦＤの電位が下がるということは、転送トランジスタ１０２がオンしたときの当該転送トランジスタ１０２のゲート下とノードＦＤとの間の電位差が少なくなることを意味する。
【００１３】
そして、転送トランジスタ１０２がオンしたときに、転送トランジスタ１０２がオンしたときの当該転送トランジスタ１０２のゲート下とノードＦＤとの電位差が少ないと、転送トランジスタ１０２による光電変換素子１０１からノードＦＤへの電荷の転送を完全に行えなく、電荷の読み残し（転送残り）が発生する可能性がある。電荷の読み残しがあると、現フレームの画の情報が次フレームに残ることになるために、例えば動いている被写体を撮像したときに、次フレームでは現フレームの像が残るような画になり、画質の観点から問題になる。
【００１４】
そこで、本発明は、転送トランジスタによる光電変換素子から増幅トランジスタのゲート入力ノードへの電荷の転送をより確実に行うことが可能な固体撮像素子、当該固体撮像素子の駆動方法および当該固体撮像素子を用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は、光電変換素子、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタを含む単位画素が複数配置され、前記選択トランジスタによって前記単位画素を選択し、前記リセットトランジスタによって前記増幅トランジスタのゲート入力ノードをリセットし、前記転送トランジスタによって前記光電変換素子から前記増幅トランジスタのゲート入力ノードに電荷を転送する固体撮像素子において、前記リセットトランジスタを駆動するリセット信号をアクティブ状態にし、前記リセット信号のアクティブ状態から非アクティブ状態への遷移後または前記リセット信号のアクティブ期間内に、前記選択トランジスタを駆動する選択信号をアクティブ状態にし、前記選択トランジスタのアクティブ期間内に前記転送トランジスタを駆動する転送信号をアクティブ状態にする構成を採っている。
【００１６】
上記構成の固体撮像素子および当該固体撮像素子を用いた撮像装置において、選択信号をアクティブ状態にするタイミングを、リセット信号がアクティブ状態から非アクティブ状態へ遷移した後（または、リセット信号のリセット期間中）に設定することで、リセットトランジスタのオフ時の当該リセットトランジスタの寄生容量によるカップリングによって下がった増幅トランジスタのゲート入力ノードの電位を、その後選択トランジスタがオンするタイミングで、当該選択トランジスタの寄生容量によるカップリングによって増幅トランジスタのゲート入力ノードの電位を逆に持ち上げることができる。これにより、転送トランジスタがオンしたときの当該転送トランジスタのゲート下と増幅トランジスタのゲート入力ノードとの間の電位差が大きくなる。
【発明の効果】
【００１７】
本発明によれば、転送トランジスタがオンしたときの当該転送トランジスタのゲート下と増幅トランジスタのゲート入力ノードとの間の電位差を大きくできるために、光電変換素子から増幅トランジスタのゲート入力ノードへの電荷の転送をより確実に行うことが可能になる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
図１は、本発明が適用される固体撮像素子のシステム構成の概略を示すブロック図である。ここでは、固体撮像素子として、例えばＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。
【００２０】
［システム構成］
図１において、画素アレイ部１１、垂直駆動回路１２、シャッタ駆動回路１３、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路１４、水平駆動回路（列選択回路）１５、ＡＧＣ(Automatic Gain Control;自動利得制御)回路１６、Ａ／Ｄ（アナログ／デジタル）変換回路１７およびタイミングジェネレータ１８等が基板（チップ）１９上に集積されている。
【００２１】
以下、基板１９上に画素アレイ部１１およびその周辺回路部（１２〜１８）を搭載してなる半導体チップをセンサチップ１０と呼ぶものとする。
【００２２】
画素アレイ部１１は、一つまたは複数の光電変換素子を含む単位画素（以下、単に「画素」と記述する場合もある）が２次元アレイ状に配置され、これら単位画素の配列に対して各画素の信号を出力する画素出力線や、各画素を駆動する各種の制御線が配線された構成となっている。
【００２３】
単位画素としては、入射光を光電変換して蓄積する光電変換素子、当該光電変換素子から浮遊拡散領域（フローティングディフュージョン領域）に信号電荷を読み出す読み出し手段、前記浮遊拡散領域をリセットするリセット手段および前記浮遊拡散領域に読み出された信号電荷を増幅する増幅手段を少なくとも構成要素として含むものが用いられる。この種の単位画素の具体的な回路例については後述する。
【００２４】
垂直駆動回路１２は、画素アレイ部１１の各画素を行単位で読み出し行として選択し、信号読み出し動作やリセット動作を行うための駆動信号を画素アレイ部１１に供給する。シャッタ駆動回路１３は、垂直駆動回路１２と同様に画素アレイ部１１の各画素を行単位で選択するものである。このシャッタ駆動回路１３において、垂直駆動回路１２との駆動間隔を調節することにより、光電変換素子の露光時間（蓄積時間）を調節することができる。
【００２５】
ＣＤＳ回路１４は、画素アレイ部１１の１画素列または複数画素列ごとに配置され、垂直駆動回路１２によって選択された行から読み出された信号をＣＤＳ処理する。具体的には、各画素からリセットレベルと信号レベルとを受け取り、両者の差を取ることにより、画素ごとの固定パターンノイズを除去（キャンセル）する。
【００２６】
水平駆動回路１５は、ＣＤＳ回路１４においてＣＤＳ処理された後、各列ごとに保存されている信号を順番に選択する。ＡＧＣ回路１６は、水平駆動回路１５によって選択された列の信号を適当なゲインで増幅する。Ａ／Ｄ変換回路１７は、ＡＧＣ回路１６で増幅されたアナログ信号をデジタル信号に変換してチップ１９外へ出力する。
【００２７】
タイミングジェネレータ１８は、各種のタイミング信号を生成し、垂直駆動回路１２、シャッタ駆動回路１３、ＣＤＳ回路１４、水平駆動回路１５、ＡＧＣ回路１６、Ａ／Ｄ変換回路１７の各々を駆動する。
【００２８】
以上の構成は、ＣＭＯＳイメージセンサの一例であり、これに限られるものではない。すなわち、Ａ／Ｄ変換回路１７をセンサチップ１０内に持たない構成のもの、各画素列ごとに持つ構成のもの、ＣＤＳ回路１４を一つだけ持つ構成のもの、ＣＤＳ回路１４、ＡＧＣ回路１６等を含む出力系統を複数持つ構成のもの等であっても良い。
【００２９】
図２に、画素アレイ部１１およびその周辺回路部の具体的な構成の一例を示す。図２において、図１と同等部分には同一符号を付して示している。ここでは、図面の簡略化のために、画素アレイ部１１の画素配列を２行３列の画素配列として示している。なお、図２では、画素アレイ部１１に対するＣＤＳ回路１４および水平駆動回路１５の配置関係が図１の場合と上下逆になっている。
【００３０】
（画素アレイ部）
画素アレイ部１１には、単位画素２０が行列状に２次元配置されており、この行列状の画素配列に対して、列ごとに画素出力線３１が配線され、行ごとに各種の制御線、具体的には転送信号線３２、リセット信号線３３および選択信号線３４の３本の制御線が配線されている。画素アレイ部１１にはさらに、単位画素２０の各々に電源電圧Ｖｄｄを供給する電源電圧供給線３５が例えば格子状に配線されている。
【００３１】
（単位画素）
単位画素２０は、光電変換素子２１、転送トランジスタ２２、増幅トランジスタ２３、リセットトランジスタ２４および選択トランジスタ２５を有する４トランジスタの構成となっている。転送トランジスタ２２、増幅トランジスタ２３、リセットトランジスタ２４および選択トランジスタ２５は、例えばＮ型ＭＯＳトランジスタである。ただし、Ｎ型ＭＯＳトランジスタに限られるものではなく、Ｐ型ＭＯＳトランジスタを用いることも可能である。
【００３２】
光電変換素子２１は、アノード電極がグランドに接続されており、入射した光をその光量に応じた電子（または、正孔）の電荷に光電変換して蓄積する。
【００３３】
転送トランジスタ２２は、ソース電極が光電変換素子２１のカソード電極に、ゲート電極が転送信号線３２に、ドレイン電極が増幅トランジスタ２３のゲート入力部であるノード（フローティングディフュージョン）ＦＤにそれぞれ接続されている。この転送トランジスタ２２は、転送信号線３２を通してゲート電極に与えられる転送信号ＴＲＦがアクティブ（高レベル／電源電圧Ｖｄｄ）になるとオン状態になって、光電変換素子２１内に蓄積された電荷をノードＦＤに転送する。
【００３４】
増幅トランジスタ２３は、ゲート電極がノードＦＤに、ドレイン電極が電源電圧供給線３５に、ソース電極が選択トランジスタ２５のドレイン電極にそれぞれ接続されている。この増幅トランジスタ２３は、転送トランジスタ２２によって光電変換素子２１からノードＦＤに転送された電荷に応じた電圧をソース側に出力する。
【００３５】
リセットトランジスタ２４は、ソース電極がノードＦＤに、ドレイン電極が電源電圧供給線３５に、ゲート電極がリセット信号線３３にそれぞれ接続されている。このリセットトランジスタ２４は、リセット信号線３３を通してゲート電極に与えられるリセット信号ＲＳＴがアクティブになるとオン状態になって、ノードＦＤの電位を電源電圧供給線３５の電位（電源電圧Ｖｄｄ）にリセットする。
【００３６】
選択トランジスタ２５は、ドレイン電極が増幅トランジスタ２３のソース電極に、ゲート電極が選択信号線３４に、ソース電極が画素出力線３１にそれぞれ接続されている。この選択トランジスタ２５は、選択信号線３４を通してゲート電極に与えられる選択信号ＳＥＬがアクティブ状態になるとオン状態になって、増幅トランジスタ２３のソース電極と画素出力線３１との間を導通させる。
【００３７】
画素出力線３１には、行数分の単位画素２０が並列に接続されている。この画素出力線３１の一方の端部は、ＣＤＳ回路１４の列ごとの入力端に接続されている。また、画素出力線３１の他方の端部は、トランジスタ３６を介して接地されている。
【００３８】
トランジスタ３６は、ある一定の電流を供給するような飽和領域動作をするように、ゲート電極がバイアス電源３７によって一定の電圧でバイアスされている。すなわち、トランジスタ３６は、定電流源として動作する定電流トランジスタである。
【００３９】
この定電流トランジスタ３６は、選択された行の単位画素２０の増幅トランジスタ２３に定電流を供給し、当該増幅トランジスタ２３をソースフォロアとして動作させる。これにより、増幅トランジスタ２３のゲート電位、即ちノードＦＤの電位とある一定の電位差を持つ電圧が画素出力線３１に読み出される。
【００４０】
なお、ここでは、単位画素２０として、選択トランジスタ２５を増幅トランジスタ２３のソース電極と画素出力線３１との間に設けた構成のものを例に挙げたが、選択トランジスタ２５を電源電圧供給線３６と増幅トランジスタ２３のドレイン電極との間に設けた構成のものであってもよい。
【００４１】
（垂直駆動回路）
垂直駆動回路１２は、垂直選択回路１２１とその後段のロジック回路１２２によって構成されている。
【００４２】
垂直選択回路１２１は、例えば画素アレイ部１１の行数に対応した段数の単位回路（シフト段）からなるシフトレジスタを主として構成され、シフトレジスタの各シフト段から順次シフトパルスＳＰを出力する。
【００４３】
ロジック回路１２２は、画素アレイ部１１の各行につき３個の２入力ＡＮＤ回路１２２１，１２２２，１２２３によって構成され、垂直選択回路１２１から順次出力されるシフトパルスＳＰと、タイミングジェネレータ１８（図１参照）から供給される先述した転送信号ＴＲＦ、リセット信号ＲＳＴおよび選択信号ＳＥＬを入力とする。
【００４４】
ＡＮＤ回路１２２１，１２２２，１２２３は、垂直選択回路１２１から供給されるシフトパルスＳＰを各一方の入力としている。ＡＮＤ回路１２２１は、転送信号ＴＲＦを他方の入力とし、シフトパルスＳＰがアクティブのときに当該転送信号ＴＲＦを選択行の各画素２０に供給する。
【００４５】
ＡＮＤ回路１２２２は、リセット信号ＲＳＴを他方の入力とし、シフトパルスＳＰがアクティブのときに当該リセット信号ＲＳＴを選択行の各画素２０に供給する。ＡＮＤ回路１２２３は、選択信号ＳＥＬを他方の入力とし、シフトパルスＳＰがアクティブのときに当該選択信号ＳＥＬを選択行の各画素２０に供給する。
【００４６】
（画素の駆動信号）
図３に、単位画素２０を駆動する駆動信号、より具体的には、選択トランジスタ２５を駆動する選択信号ＳＥＬ、リセットトランジスタ２３を駆動するリセット信号ＲＳＴおよび転送トランジスタ２２を駆動する転送信号ＴＲＦのタイミング関係の一例を示す。
【００４７】
図３から明らかなように、リセット信号ＲＳＴは、時刻ｔ１から時刻ｔ２の期間でアクティブ（高レベル／電源電圧Ｖｄｄ）状態になる。選択信号ＳＥＬは、時刻ｔ２よりも後の時刻ｔ３から時刻ｔ８の期間でアクティブ状態になる。転送信号ＴＲＦは、選択信号ＳＥＬのアクティブ期間内における時刻ｔ５から時刻ｔ６の期間でアクティブ状態になる。
【００４８】
このように、選択信号ＳＥＬをアクティブ状態にするタイミングを、リセット信号ＲＳＴがアクティブ状態から非アクティブ状態へ遷移した後であって、ノードＦＤの電位をリセットレベルとして読み出す前に設定するようにした点が、本実施形態の特徴とするところである。
【００４９】
（回路動作）
続いて、図３のタイミングチャートを基に、図４〜図７のポテンシャル図を用いて、単位画素２０の動作について説明する。
【００５０】
時刻ｔ１でリセットトランジスタ２３がオンすると、増幅トランジスタ１０４のゲート入力部、即ちノードＦＤの電位が電源電圧Ｖｄｄにリセットされる（図４参照）。次に、時刻ｔ２でリセットトランジスタ２３がオフした後、時刻ｔ３で選択トランジスタ２５がオン状態になる。
【００５１】
このとき、リセットトランジスタ２３がオフするタイミングで、リセットトランジスタ２３の寄生容量によるカップリングによってノードＦＤの電位が下がり、ポテンシャルが一旦電源電圧Ｖｄｄに対応したレベルよりも浅くなるが、その後の選択トランジスタ２５がオンするタイミングで、選択トランジスタ２５の寄生容量によるカップリングでノードＦＤの電位が上がり、ポテンシャルがリセットトランジスタ２３のカップリングで浅くなったレベル（一点鎖線）よりも深くなる（図５参照）。
【００５２】
ここで、ノードＦＤの電位が上がるということは、転送トランジスタ２２がオンしたときの当該転送トランジスタ２２のゲート下とノードＦＤとの間の電位差が大きくなり、ポテンシャル差が大きくなることを意味する。
【００５３】
選択トランジスタ２５がオンし、単位画素２０が選択された状態において、時刻ｔ４のタイミングでノードＦＤの電位がリセットレベルとして増幅トランジスタ２４および選択トランジスタ２５を通して画素出力線３１に読み出される。画素出力線３１に読み出されたリセットレベルに対応する電圧は、後段のＣＤＳ回路１４（図１、図２参照）に読み込まれる。
【００５４】
次に、時刻ｔ５で転送トランジスタ２２がオンすることで、光電変換素子２１で光電変換され、当該光電変換素子２１に蓄積されていた電荷が転送トランジスタ２２を通してノードＦＤに読み出される（図６参照）。
【００５５】
このとき、選択トランジスタ２５の寄生容量によるカップリングによってノードＦＤの電位が上がった状態にあることで、転送トランジスタ２２がオンしたときの当該転送トランジスタ２２のゲート下とノードＦＤとの間の電位差が大きく、ポテンシャル差が大きいために、転送トランジスタ２２による光電変換素子２１からノードＦＤへの電荷転送の際に、電荷の読み残し（転送残り）の少ない転送が可能になる。
【００５６】
そして、時刻ｔ６で転送トランジスタ２２がオフした後、時刻ｔ７のタイミングでノードＦＤの電位が信号レベルとして増幅トランジスタ２４および選択トランジスタ２５を通して画素出力線３１に読み出される（図７参照）。
【００５７】
画素出力線３１に読み出された信号レベルに対応する電圧は、後段のＣＤＳ回路１４に読み込まれる。ＣＤＳ回路１４は、先に読み込んでおいたリセットレベルと今回読み込んだ信号レベルとの差を取るＣＤＳ処理を行うことで、単位画素２０ごとの固定パターンノイズ、より具体的には、増幅トランジスタ２４の閾値電圧Ｖｔｈのバラツキ等によって発生する固定的なパターンノイズをキャンセルする。
【００５８】
そして、ＣＤＳ回路１４に画素列ごとに保持されたＣＤＳ処理後の画素信号（固定パターンノイズがキャンセルされた本来の信号レベル）は、図２において、水平駆動回路１５によって順に選択され、水平信号線１４１を通してＡＧＣ回路１６（図１参照）等の後段の回路へ出力される。
【００５９】
［本実施形態の作用効果］
上述したように、光電変換素子２１、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５を含む単位画素２０が行列状に配置されたＣＭＯＳイメージセンサにおいて、選択信号ＳＥＬをアクティブ状態にするタイミングを、リセット信号ＲＳＴがアクティブ状態から非アクティブ状態へ遷移した後であって、増幅トランジスタ２４のゲート入力部（ノードＦＤ）の電位をリセットレベルとして読み出す前に設定することにより、次のような作用効果を得ることができる。
【００６０】
リセットトランジスタ２３がオンする前に選択トランジスタ２５がオンする駆動タイミングの従来技術では、選択トランジスタ２５がオンするタイミングで、選択トランジスタ２５の寄生容量によるカップリングによってノードＦＤの電位が上がったとしても、リセットトランジスタ２３によるリセット動作によってノードＦＤの電位が電源電圧Ｖｄｄにリセットされ、その後のリセットトランジスタ２３がオフするタイミングで、リセットトランジスタ２３の寄生容量によるカップリングによってノードＦＤの電位が下がってしまう。
【００６１】
これに対して、リセット信号ＲＳＴがアクティブ状態から非アクティブ状態へ遷移した後に選択信号ＳＥＬをアクティブにする駆動タイミングを採ることにより、リセットトランジスタ２３の寄生容量によるカップリングによって下がったノードＦＤの電位を、その後に選択トランジスタ２５がオンするタイミングで、選択トランジスタ２５の寄生容量によるカップリングによってノードＦＤの電位を逆に持ち上げることができる。
【００６２】
そして、ノードＦＤの電位が上がることで、転送トランジスタ２２がオンしたときの当該転送トランジスタ２２のゲート下とノードＦＤとの間の電位差（ポテンシャル差）が、リセットトランジスタ２３がオンする前に選択トランジスタ２５がオンする従来技術の場合よりも大きくなるために、転送トランジスタ２２による光電変換素子２１からノードＦＤへの電荷転送の際に、電荷の読み残し（転送残り）の少ない転送が可能になる。すなわち、従来と同じ回路構成のまま駆動タイミングを変更するだけで、光電変換素子２１からノードＦＤへの電荷の転送をより確実に行うことが可能になる。
【００６３】
このように、光電変換素子２１からノードＦＤへの電荷転送の際に、電荷の読み残しの少ない転送を実現できることにより、現フレームの画の情報が次フレームに残るのを回避できるために、特に動いている被写体を撮像する場合などにおいて、撮像画像の画質の向上を図ることが可能になる。
【００６４】
［他の実施形態１］
上記実施形態では、選択信号ＳＥＬをアクティブ状態にするタイミングを、リセット信号ＲＳＴがアクティブ状態から非アクティブ状態へ遷移した後に設定するとしたが、図８のタイミングチャートに示すように、選択信号ＳＥＬをアクティブ状態にするタイミングを、リセット信号ＲＳＴのアクティブ期間中、即ちリセット期間に設定するようにしてもよい。
【００６５】
このような駆動タイミングを採った場合には、リセットトランジスタ２３によるリセット動作によってノードＦＤの電位を電源電圧Ｖｄｄにリセットした後に、選択トランジスタ２５がオンするタイミングで、選択トランジスタ２５の寄生容量によるカップリングによってノードＦＤの電位を電源電圧Ｖｄｄから上げることができるために、その後のリセットトランジスタ２３がオフするタイミングで、リセットトランジスタ２３の寄生容量によるカップリングによってノードＦＤの電位が多少下がったとしても、ノードＦＤの最終的な電位としては、リセットトランジスタ２３がオンする前に選択トランジスタ２５がオンする場合よりも高くすることができる。
【００６６】
［他の実施形態２］
また、図９のタイミングチャートに示すように、先述した実施形態の駆動タイミング、即ち選択信号ＳＥＬをアクティブ状態にするタイミングを、リセット信号ＲＳＴがアクティブ状態から非アクティブ状態へ遷移した後であって、ノードＦＤの電位をリセットレベルとして読み出す前に設定することに加えて、選択信号ＳＥＬをリセット信号ＲＳＴがアクティブになる前の時刻ｔa でアクティブにし、リセット信号ＲＳＴが非アクティブになる前の時刻ｔb で非アクティブにする駆動タイミングを採ることも可能である。
【００６７】
このような駆動タイミングを採った場合には、リセットトランジスタ２３がオフするときの寄生容量によるカップリングの影響を画素出力線３１から切り離すことができる。そして、リセットトランジスタ２３がオフした後に選択信号ＳＥＬを再びアクティブ状態にすることで、先述した実施形態の場合と同様の作用効果を得ることができる。図１０に、リセット信号ＲＳＴが非アクティブになる時刻ｔ２と選択信号ＳＥＬを再びアクティブ状態になる時刻ｔ３との間の時刻ｔc の各部のポテンシャル関係を示す。
【００６８】
［変形例］
なお、本実施形態に係るＣＭＯＳイメージセンサは、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００６９】
また、本発明は、固体撮像素子への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００７０】
［撮像装置］
図１１は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１１に示すように、本発明に係る撮像装置５０は、レンズ群５１を含む光学系、固体撮像素子５２、カメラ信号処理回路であるＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７および電源系５８等を有し、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７および電源系５８がバスライン５９を介して相互に接続された構成となっている。
【００７１】
レンズ群５１は、被写体からの入射光（像光）を取り込んで固体撮像素子５２の撮像面上に結像する。固体撮像素子５２は、レンズ群５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子５２として、先述した各実施形態に係るＣＭＯＳイメージセンサが用いられる。
【００７２】
表示装置５５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、固体撮像素子５２で撮像された動画または静止画を表示する。記録装置５６は、固体撮像素子５２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００７３】
操作系５７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６および操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００７４】
上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その固体撮像素子５２として先述した各実施形態に係るＣＭＯＳイメージセンサを用いることにより、当該ＣＭＯＳイメージセンサでは、単位画素において光電変換素子から増幅トランジスタのゲート入力ノードへの電荷の転送をより確実に行うことができるために、特に動いている被写体を撮像する場合などにおいて、高画質の撮像画像を得ることができる。
【図面の簡単な説明】
【００７５】
【図１】本発明が適用される固体撮像素子のシステム構成の概略を示すブロック図である。
【図２】画素アレイ部およびその周辺回路部の具体的な構成の一例を示す回路図である。
【図３】本実施形態に係る選択信号ＳＥＬ、リセット信号ＲＳＴおよび転送信号ＴＲＦのタイミング関係を示すタイミングチャートである。
【図４】本実施形態に係る単位画素の動作説明に供するポテンシャル図（その１）である。
【図５】本実施形態に係る単位画素の動作説明に供するポテンシャル図（その２）である。
【図６】本実施形態に係る単位画素の動作説明に供するポテンシャル図（その３）である。
【図７】本実施形態に係る単位画素の動作説明に供するポテンシャル図（その４）である。
【図８】他の実施形態１に係る選択信号ＳＥＬ、リセット信号ＲＳＴおよび転送信号ＴＲＦのタイミング関係を示すタイミングチャートである。
【図９】他の実施形態２に係る選択信号ＳＥＬ、リセット信号ＲＳＴおよび転送信号ＴＲＦのタイミング関係を示すタイミングチャートである。
【図１０】他の実施形態２に係る動作説明に供するポテンシャル図である。
【図１１】本発明に係る撮像装置の構成の一例を示すブロック図である。
【図１２】単位画素の構成の一例を示す回路図である。
【図１３】従来技術の選択信号ＳＥＬ、リセット信号ＲＳＴおよび転送信号ＴＲＦのタイミング関係を示すタイミングチャートである。
【図１４】従来技術に係る単位画素の動作説明に供するポテンシャル図（その１）である。
【図１５】従来技術に係る単位画素の動作説明に供するポテンシャル図（その２）である。
【図１６】従来技術に係る単位画素の動作説明に供するポテンシャル図（その３）である。
【図１７】従来技術に係る単位画素の動作説明に供するポテンシャル図（その４）である。
【符号の説明】
【００７６】
１０…センサチップ、１１，１１Ａ，１１Ｂ，１１Ｃ…画素アレイ部、１２…垂直駆動回路、１３…シャッタ駆動回路、１４…ＣＤＳ回路、１５…水平駆動回路、１６…ＡＧＣ回路、１７…Ａ／Ｄ変換回路、１８…タイミングジェネレータ、２０…単位画素、２１…光電変換素子、２２…転送トランジスタ、２３…増幅トランジスタ、２４…リセットトランジスタ、２５…選択トランジスタ、３１…画素出力線
【図１】
2009130679.tif 000003
【図２】
2009130679.tif 000004
【図３】
2009130679.tif 000005
【図４】
2009130679.tif 000006
【図５】
2009130679.tif 000007
【図６】
2009130679.tif 000008
【図７】
2009130679.tif 000009
【図８】
2009130679.tif 000010
【図９】
2009130679.tif 000011
【図１０】
2009130679.tif 000012
【図１１】
2009130679.tif 000013
【図１２】
2009130679.tif 000014
【図１３】
2009130679.tif 000015
【図１４】
2009130679.tif 000016
【図１５】
2009130679.tif 000017
【図１６】
2009130679.tif 000018
【図１７】
2009130679.tif 000019