(57)【要約】【課題】窒化ガリウム系の高電子移動度トランジスタについて、２次元電子濃度及び電子移動度を高くするとともに、ショートチャネル効果を生じさせない。【解決手段】下地２０上に順次に積層されたチャネル層４０である第１ＧａＮ層と、電子供給層５０であるＡｌＮ層と、キャップ層６０である第２ＧａＮ層とを備える。ＡｌＮ層の厚みが２．５ｎｍ以上８ｎｍ以下である。【選択図】図１
2009206163.tif 000002
【特許請求の範囲】
【請求項１】
下地上に順次に積層された、チャネル層である第１ＧａＮ層と、電子供給層であるＡｌＮ層と、キャップ層である第２ＧａＮ層とを備え、
前記ＡｌＮ層の厚みが２．５ｎｍ以上８ｎｍ以下である
ことを特徴とするヘテロ接合型電界効果トランジスタ。
【請求項２】
前記第２ＧａＮ層上に、表面保護膜であるシリコン窒化膜を有する
ことを特徴とする請求項１に記載のヘテロ接合型電界効果トランジスタ。
【請求項３】
前記ＡｌＮ層が有機金属気相成長法により形成されている
ことを特徴とする請求項１又は２に記載のヘテロ接合型電界効果トランジスタ。
【請求項４】
前記ＡｌＮ層の厚みが５ｎｍ以下である
ことを特徴とする請求項１〜３のいずれか一項に記載のヘテロ接合型電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ヘテロ接合型電界効果トランジスタ、特に窒化ガリウム系高電子移動度トランジスタに関するものである。
【背景技術】
【０００２】
図８を参照して、従来のヘテロ接合型電界効果トランジスタについて説明する。図８は、従来のヘテロ接合型電界効果トランジスタを説明するための概略図であって、主要部の切断端面を示している。
【０００３】
ヘテロ接合型電界効果トランジスタ１１０は、下地１２０上に、チャネル層１４０であるＧａＮ層と、電子供給層１５０であるＡｌＧａＮ層とが順次に積層されて構成されている。ヘテロ接合型電界効果トランジスタ１１０は、電子供給層１５０であるＡｌＧａＮ層と、チャネル層１４０であるＧａＮ層のヘテロ構造を有している。この構造によれば、チャネル層１４０と電子供給層１５０の境界面であるヘテロ界面１４２に形成される２次元電子ガス（２ＤＥＧ）が高濃度であり、及び、電子移動度も高いので、高電子移動度トランジスタとして良好な特性を示す。以下、ＡｌＧａＮ／ＧａＮヘテロ構造を有するヘテロ接合型電界効果トランジスタである高電子移動度トランジスタを、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）と称することもある。
【０００４】
電子供給層１５０上には、オーミック接合で形成されたソース電極１８２及びドレイン電極１８４と、ショットキー接合で形成されたゲート電極１８０とが設けられている。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１１０は、例えば、チャネル層１４０と電子供給層１５０に不純物が注入されて形成された素子分離領域１３５により、他の素子と分離される。電子供給層１５０の上側表面１５２上には、表面保護膜１９０としてシリコン窒化膜が形成されている。
【０００５】
なお、例えば、電子供給層１５０の組成が、ＡｌｘＧａ１−ｘＮ（ｘ＝０．２５）の場合、電子供給層の厚み（活性層厚）ａが２５ｎｍのとき、２ＤＥＧ濃度が約１．０×１０１３ｃｍ−２であり、電子移動度が１５００ｃｍ２／Ｖ・ｓである。
【０００６】
トランジスタの高周波化のためには、遮断周波数ｆＴを大きくすることが有効であり、遮断周波数ｆＴを大きくするためには、ゲート長Ｌｇの短縮が最も有効であることが知られている。
【０００７】
ここで、ゲート長Ｌｇの短縮を行うと、ピンチオフ特性の不良やしきい値電圧の負の方向へのシフトなどの、いわゆるショートチャネル効果が生じる。ピンチオフ特性の不良は、電界効果トランジスタ（ＦＥＴ）の動作電圧の低下を招く。また、しきい値電圧のシフトは、設計値に対する許容範囲を狭めるため、歩留まり等への影響がある。
【０００８】
このショートチャネル効果を防ぐためには、活性層厚ａとゲート長Ｌｇとの比（アスペクト比）Ｌｇ／ａが５以上であることが望ましい（例えば、非特許文献１参照）。
【０００９】
上述のＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１１０では、活性層厚ａが２５ｎｍであるため、ゲート長Ｌｇが０．１μｍの短ゲート領域では、アスペクト比が４程度となり、ショートチャネル効果が起こってしまう。
【００１０】
ここで、活性層厚ａを小さく、すなわち電子供給層１５０の厚みを薄くしていくと、２ＤＥＧ濃度が低下してしまう。これに対し、ＡｌｘＧａ１−ｘＮのｘを大きく、すなわち、Ａｌ濃度を高めていき、最終的にＡｌＮにすれば、ＡｌｘＧａ１−ｘＮ（ｘ＝０．２５）の場合に比べて、電子供給層１５０の厚みを１／４以下にすることが理論上可能である。しかし、有機金属気相成長（ＭＯＣＶＤ）法でＡｌＧａＮを成長させる場合、ＡｌｘＧａ１−ｘＮのＡｌ濃度を高めていくと、ｘ＝０．５２程度でＡｌＧａＮ層の表面にひび割れが生じ、このひび割れがＦＥＴ特性に影響を与える（例えば、非特許文献２参照）。
【００１１】
Ａｌ濃度をｘ＝０．５２以上に高めたＡｌｘＧａ１−ｘＮと同様に、有機金属気相成長法でＡｌＮを成長させると、２ｎｍ厚程度のＡｌＮ層でも、その表面にひび割れが生じる。
【００１２】
ひび割れが生じる原因は明らかではないが、このひび割れのため、電子供給層１５０として、ＡｌＮ層や、ｘが０．６以上であるＡｌｘＧａ１−ｘＮ層を用いることができなかった。
【００１３】
また、ＡｌＮ層の形成までの工程については、ＭＯＣＶＤ法に換えて、プラズマ分子線エピタキシー（ＰＡＭＢＥ：Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法で行う方法もある（非特許文献３参照）。
【００１４】
非特許文献３では、ＰＡＭＢＥ法でのＡｌＮの成長温度が２００〜３００℃と低いため、ひび割れを起こすことなく、ＡｌＮの成長が可能としている。
【非特許文献１】福田益美、平地康剛著「ＧａＡｓ電界効果トランジスタの基礎」コロナ社  １９９２年、ｐｐ５６−５９
【非特許文献２】Ｍ．Ｍｉｙｏｓｈｉ  ｅｔ  ａｌ．，“Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  Ｄｉｆｆｅｒｅｎｔ−Ａｌ−Ｃｏｎｔｅｎｔ  ＡｌＧａＮ／ＧａＮ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  Ｈｉｇｈ−Ｅｌｅｃｔｒｏｎ−Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒｓ  Ｇｒｏｗｎ  ｏｎ  １００−ｍｍ−Ｄｉａｍｅｔｅｒ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅｓ  ｂｙ  Ｍｅｔａｌｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ”、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．４３，Ｎｏ．１２，２００４，ｐｐ．７９３９−７９４３
【非特許文献３】Ｍ．Ｈｉｇａｓｈｉｗａｋｉ  ｅｔ  ａｌ．，“ＡｌＮ／ＧａＮ  Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ  ＨＦＥＴｓ  Ｕｓｉｎｇ  Ｃａｔ−ＣＶＤ  ＳｉＮ”，ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，Ｖｏｌ．２７，Ｎｏ．９，２００６，ｐｐ．７１９−７２１
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ここで、非特許文献３では、電子供給層として、２．５ｎｍ程度の厚みのＡｌＮ層を形成した例について報告されている。しかしながら、得られた電子移動度が３６５ｃｍ２／Ｖ・ｓ程度であり、電子供給層にＡｌＧａＮを用いた場合に得られる１５００ｃｍ２／Ｖ・ｓの１／４程度しかない。
【００１６】
そこで、この出願に係る発明者らが鋭意研究を行ったところ、ＭＯＣＶＤ法により、電子供給層として、厚みが２．５ｎｍ〜８ｎｍのＡｌＮ層を形成し、さらにＡｌＮ層上にキャップ層としてＧａＮ層を形成すると、より大きな電子移動度が得られることを見出した。
【００１７】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、２次元電子濃度及び電子移動度が高く、かつ、ショートチャネル効果を起こさない、ヘテロ接合型電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【００１８】
上述した目的を達成するために、この発明の要旨によれば、下地上に順次に積層されたチャネル層である第１ＧａＮ層と、電子供給層であるＡｌＮ層と、キャップ層である第２ＧａＮ層とを備え、ＡｌＮ層の厚みが２．５ｎｍ以上８ｎｍ以下であるヘテロ接合型電界効果トランジスタが提供される。
【００１９】
この発明のヘテロ接合型電界効果トランジスタの好適な実施形態によれば、第２ＧａＮ層上に、表面保護膜であるシリコン窒化膜を有するのが良い。また、ＡｌＮ層は、有機金属気相成長法により形成されているのが良い。さらに、ＡｌＮ層の厚みは５ｎｍ以下であるのが好適である。
【発明の効果】
【００２０】
この発明のヘテロ接合型電界効果トランジスタによれば、２次元電子濃度及び電子移動度が高く、良好なデバイス特性が得られる。
【発明を実施するための最良の形態】
【００２１】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００２２】
図１を参照して、この発明のヘテロ接合型電界効果トランジスタについて説明する。なお、このヘテロ接合型電界効果トランジスタは、高電子移動度トランジスタ（ＨＥＭＴ）であるので、以下の説明では、ＨＥＭＴと称することもある。
【００２３】
図１は、この発明のヘテロ接合型電界効果トランジスタとしてＡｌＮ／ＧａＮ−ＨＥＭＴを説明するための概略図であって、主要部の切断端面を示している。
【００２４】
この発明のヘテロ接合型電界効果トランジスタ１０は、下地２０上に順次に積層された、チャネル層４０、電子供給層５０及びキャップ層６０を備えている。
【００２５】
下地２０は、結晶成長基板２２上にバッファ層２４を備えて構成される。
【００２６】
結晶成長基板２２として、例えば、炭化珪素（ＳｉＣ：シリコンカーバイド）基板が用いられる。なお、結晶成長基板２２として、ヘテロ接合型電界効果トランジスタで通常用いられているものと同様に、シリコン基板又はサファイア基板を用いても良い。
【００２７】
バッファ層２４は、結晶成長基板２２とチャネル層４０との間で格子緩和効果を生じさせるために設けられている。バッファ層２４は、例えばＡｌＮを有機金属気相成長法（ＭＯＣＶＤ法）で成長させることにより、１００ｎｍ程度の厚みで形成される。
【００２８】
チャネル層４０、電子供給層５０及びキャップ層６０は、バッファ層２４と同様にＭＯＣＶＤ法により順次に積層されて形成される。
【００２９】
チャネル層４０として、１０００ｎｍ程度の厚みのＧａＮ層（第１ＧａＮ層）が形成される。また、電子供給層５０として、ＡｌＮ層が形成される。さらに、キャップ層６０として、２．５ｎｍ程度の厚みのＧａＮ層（第２ＧａＮ層）が形成される。なお、電子供給層５０の厚みについては、後述する。
【００３０】
ここで、チャネル層４０である第１ＧａＮ層と、電子供給層５０であるＡｌＮ層との境界面である、ＡｌＮ／ＧａＮ−ヘテロ界面４５に、２次元電子ガス（２ＤＥＧ）が形成される。
【００３１】
キャップ層６０上には、表面保護膜９０が設けられている。表面保護膜９０として、例えばシリコン窒化膜が形成される。シリコン窒化膜は、プラズマＣＶＤ法や熱ＣＶＤ法など、任意好適な方法で形成することができるが、チャネル層４０、電子供給層５０及びキャップ層６０の形成に続いて、同じ装置内でＭＯＣＶＤ法により堆積させるのが良い。
【００３２】
ＡｌＮ／ＧａＮ−ＨＥＭＴ１０は、表面保護膜９０に設けられた開孔内に形成された電極を有している。例えば、ソース電極８２及びドレイン電極８４は、オーミック電極として形成され、また、ゲート電極８０は、ショットキー電極として形成される。これら電極を形成する工程は、リフトオフ法など、従来周知の技術を用いれば良く、ここでは説明を省略する。
【００３３】
また、ＡｌＮ／ＧａＮ−ＨＥＭＴ１０は、例えば、チャネル層４０及び電子供給層５０に不純物が注入されて形成された素子分離領域３５により、他の素子と分離される。
【００３４】
ＡｌＮ層はＡｌが多く含まれるため、表面酸化の影響を受けやすく、ひび割れを誘発する。このことから、ＡｌＮ層が大気暴露されると、ゲートリーク電流の抑制が難しい。この発明のＡｌＮ／ＧａＮ−ＨＥＭＴ１０では、電子供給層５０として形成されたＡｌＮ層が、キャップ層６０として形成された第２ＧａＮ層で被覆されているため、酸化を抑制できる。
【００３５】
図２及び図３を参照して、上面の状態を変えたときの表面ラフネスについて説明する。表面ラフネスは、表面の平坦度の評価に用いられるものであり、表面の高さ方向の位置の分布を、平均位置からの距離の２乗平均（ＲＭＳ）として算出したものである。
【００３６】
図２（Ａ）、（Ｂ）及び（Ｃ）は、上面に露出する材料（最表面材料）が異なる３種類の構造を示す模式図と、それぞれの原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）で観察したＡＦＭ像を示している。図３は、この３種類の構造体に対する表面ラフネスの測定結果を示している。
【００３７】
ここで、３種類の構造体における、結晶成長基板２２、バッファ層２４、チャネル層４０及び電子供給層５０の構造は、同一である。結晶成長基板２２上に、バッファ層２４として厚み１００ｎｍのＡｌＮ層、チャネル層４０として厚み１０００ｎｍの第１ＧａＮ層、及び電子供給層５０として厚み２．５ｎｍのＡｌＮ層が形成されている。
【００３８】
図２（Ａ）は、電子供給層５０上に、表面保護膜等が形成されていない場合、すなわち、ＡｌＮ層が最表面である場合を示している。この場合、ＡＦＭ像に示されるように、表面にひび割れが生じている。このときの表面ラフネスは、１．４７１ｎｍである（図３）。
【００３９】
図２（Ｂ）は、電子供給層５０上に、表面保護膜９５として厚さ１３ｎｍのシリコン窒化膜を形成した場合を示している。表面保護膜９５を設けることで、表面状態はやや改善されているが、依然としてひび割れが生じている。このときの表面ラフネスは、０．５５０ｎｍである（図３）。
【００４０】
図２（Ｃ）は、電子供給層５０上に、キャップ層６０として厚み２．５ｎｍの第２ＧａＮ層を形成した場合を示している。キャップ層６０を設けると、図２（Ｂ）に示した、シリコン窒化膜を形成した場合と比べて、さらに表面状態が改善されていて、ひび割れが生じていない。このときの表面ラフネスは、０．１９４ｎｍである（図３）。
【００４１】
ＡｌＮ層上に第２ＧａＮ層を設けることによってシリコン窒化膜を設けた場合よりも表面状態が改善するのは、第２ＧａＮ層を設けることにより、ＡｌＮ層の表面酸化の抑制に加えて、ＡｌＮ／ＧａＮの格子不整合が抑制されるなどの効果が得られるためと考えられる。
【００４２】
このように、良好な表面状態を得るためには、電子供給層５０であるＡｌＮ層上に、キャップ層６０である第２ＧａＮ層を設けるのが良い。
【００４３】
次に、電子供給層５０の厚みについて説明する。なお、以下の説明において、電子供給層５０、すなわちＡｌＮ層の厚みは設計値を示している。製造時のばらつきにより、製造後の実測値は、設計値に対して２割程度のばらつきが生じることもある。
【００４４】
２ＤＥＧ濃度を高めるためには、電子供給層５０であるＡｌＮ層の厚みをより大きくするのが良い。ＡｌＮ及びＧａＮは、格子定数がそれぞれ３．１１２Å及び３．１８７Åであり、その差が２．４％程度であるため、ＡｌＮ層を、ひび割れをおこすことなく形成できる臨界膜厚は、理論的には１０ｎｍ程度である。
【００４５】
図４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）及び（Ｅ）に、それぞれＡｌＮ層の厚みが０．５ｎｍ、２．５ｎｍ、６ｎｍ、８ｎｍ及び２０ｎｍの場合のＡＦＭ像を示す。ここでは、ＡｌＮ層上に形成された第２ＧａＮ層の表面について、１μｍ角の領域のＡＦＭ像を示している。
【００４６】
また、図５に、ＡｌＮ層の厚みと、表面ラフネスとの関係を示す。図５は横軸にＡｌＮ層厚（単位：ｎｍ）を取って示し、縦軸に表面ラフネス（ＲＭＳ）（単位：ｎｍ）を取って示している。
【００４７】
ＡｌＮ層の厚みが２．５ｎｍまでは、表面にひび割れがなく（図４（Ａ）及び（Ｂ））、表面ラフネスも０．２ｎｍ以下である（図５）。ＡｌＮ層の厚みが６ｎｍになると、表面にひび割れが発生し、ＡｌＮ層の厚みが大きくなるにつれて、ひび割れが顕著になる（図４（Ｃ）、（Ｄ）及び（Ｅ））。
【００４８】
図５に示されている、ＡｌＮ層の厚みと表面ラフネスの関係を見ると、ＡｌＮ層の厚みが６ｎｍ以上の領域では、ＡｌＮ層の厚みに対して、表面ラフネスは１次関数的に増加している。一方、ＡｌＮ層の厚みが２．５ｎｍまでは、ほぼ一定の値である。
【００４９】
そこで、ＡｌＮ層の厚みが０．５ｎｍと２．５ｎｍの２点を通る直線Ｉと、ＡｌＮ層の厚みが、６ｎｍ、８ｎｍ及び２０ｎｍの３点の近似直線ＩＩを引くと、直線Ｉと近似直線ＩＩは、ＡｌＮ層の厚みが約５ｎｍのところで交わっている。
【００５０】
従って、電子供給層であるＡｌＮ層の厚みを５ｎｍ以下とすれば、表面ラフネスの値が０．２ｎｍ以下であるような、良好な表面状態が得られると考えられる。
【００５１】
次に、図６を参照して、ＡｌＮ層の厚みに対する、シートキャリア濃度Ｎｓ、電子移動度μ及びシート抵抗Ｒｓについて説明する。図６は、シートキャリア濃度Ｎｓ、電子移動度μ及びシート抵抗Ｒｓの、ＡｌＮ層厚に対する依存性を示す特性図である。図６では、横軸にＡｌＮ層厚（単位：ｎｍ）を取って示し、縦軸に、シートキャリア濃度Ｎｓ（ｃｍ−２）とシート抵抗Ｒｓ（Ω／ｓｑ）及び移動度μ（ｃｍ２／Ｖ・ｓ）を取って示している。
【００５２】
ここで、ＡｌＮ層の厚みが０．５ｎｍのときは、キャリアが観測できなかった。これは、ＡｌＮ／ＧａＮヘテロ接合が不均一な構造になっているためと考えられる。また、ＡｌＮ層の厚みが２０ｎｍのときは、ホール測定による結果が得られなかった。これは、表面粗さの影響と考えられる。
【００５３】
ＡｌＮ層の厚みが２．５ｎｍ、６ｎｍ及び８ｎｍのときは、いずれの場合においても、電子移動度μが５００ｃｍ２／Ｖ・ｓ以上であり、非特許文献３に示されている値よりも良好な結果が得られている。特に、ＡｌＮ層の厚みが２．５ｎｍにおいては、電子移動度μは１２２６．８ｃｍ２／Ｖ・ｓと非常に高い値を示し、ＡｌｘＧａ１−ｘＮ（ｘ＝０．２５）／ＧａＮヘテロ構造で得られる値（１５００ｃｍ２／Ｖ・ｓ）に近い値となっている。
【００５４】
シート抵抗Ｒｓは、ＡｌＮ層の厚みに対する依存性は見られず、ほぼ一定の値を示している。また、シートキャリア濃度Ｎｓは、ＡｌＮ層の厚みが増加すると共に増加している。
【００５５】
図５及び図６から、電子移動度μの値は、表面ラフネスすなわち表面状態に大きく関係していると考えられる。表面ラフネスが増加、すなわち表面状態が悪化すると良好なヘテロ界面が形成されずに、電子移動度μが急激に減少する傾向が見られる。
【００５６】
図７に、表面ラフネス及び電子移動度の、ＡｌＮ層厚に対する依存性を示す。図７では、横軸にＡｌＮ層厚（単位：ｎｍ）を取って示し、縦軸に、表面ラフネス（ＲＭＳ）（ｎｍ）及び電子移動度μ（ｃｍ２／Ｖ・ｓ）とを取って示している。ＡｌＮ層の厚みが大きくなるにつれて、表面ラフネスは増加し、電子移動度μは低下している。
【００５７】
これらの結果から、電子供給層であるＡｌＮ層上にキャップ層である第２ＧａＮ層を備え、さらに、ＡｌＮ層の厚みを２．５ｎｍ以上８ｎｍ以下とすれば、従来のＡｌＮ／ＧａＮ−ＨＥＭＴよりも電子移動度が高いＡｌＮ／ＧａＮ−ＨＥＭＴが得られる。また、ＡｌＮ層の厚みをさらに５ｎｍ以下とすれば、ＡｌｘＧａ１−ｘＮ（ｘ＝０．２５）／ＧａＮ−ＨＥＭＴに近い、高い電子移動度が得られる。
【００５８】
上述した実施形態では、ヘテロ接合型電界効果トランジスタとして、キャップ層６０上に、ゲート電極８０をショットキー電極として形成した例について説明したが、この例に限定されない。
【００５９】
ヘテロ接合型電界効果トランジスタとして、キャップ層６０上に、ゲート絶縁膜として例えばシリコン窒化膜を備え、このゲート絶縁膜上にゲート電極を備えて構成される、いわゆるＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の電界効果トランジスタ（ＭＩＳＦＥＴ）としても良い。ＭＩＳ構造にすることにより、ゲートリーク電流を抑制することができる。
【図面の簡単な説明】
【００６０】
【図１】ヘテロ接合型電界効果トランジスタを説明するための概略図である。
【図２】上面の状態を変えたときの表面状態について説明するための図である。
【図３】上面の状態を変えたときの表面ラフネスについて説明するための図である。
【図４】ＡｌＮ層の厚みを変えた場合のＡＦＭ像である。
【図５】ＡｌＮ層の厚みと、表面ラフネスとの関係を示す図である。
【図６】シートキャリア濃度、電子移動度及びシート抵抗の、ＡｌＮ層厚に対する依存性を示す特性図である。
【図７】表面ラフネス及び電子移動度のＡｌＮ層厚に対する依存性を示す図である。
【図８】従来のヘテロ接合型電界効果トランジスタを説明するための概略図である。
【符号の説明】
【００６１】
１０    ヘテロ接合型電界効果トランジスタ    
２０    下地
２２    結晶成長基板
２４    バッファ層
３５    素子分離領域    
４０    チャネル層
４５    ＡｌＮ／ＧａＮ−ヘテロ界面
５０    電子供給層
６０    キャップ層
８０    ゲート電極
８２    ソース電極
８４    ドレイン電極
９０、９５    表面保護膜
【図１】
2009206163.tif 000003
【図３】
2009206163.tif 000004
【図５】
2009206163.tif 000005
【図６】
2009206163.tif 000006
【図７】
2009206163.tif 000007
【図８】
2009206163.tif 000008
【図２】
2009206163.tif 000009
【図４】
2009206163.tif 000010