(57)【要約】【課題】半田付けによる封止樹脂に対する弊害を防止した電子デバイスを提供する。【解決手段】セラミックベース１２にＩＣチップ１６が実装され、前記ＩＣチップ１６の周囲を樹脂２０により封止してなる電子デバイス１０において、デバイス側面上層部に前記樹脂２０を露出させるとともに下層部に前記セラミックベース１２を露出させ、前記セラミックベース１２の下部領域に切欠部２２を形成し、この切欠面２２ａに実装電極２４を形成した。【選択図】図１
2009239415.tif 000002
【特許請求の範囲】
【請求項１】
パッケージベースにＩＣチップが実装され、前記ＩＣチップの周囲を樹脂により封止してなる電子デバイスにおいて、
前記電子デバイス側面の上層部に前記樹脂を露出させ、
前記電子デバイス側面の下層部に前記パッケージベースを露出させ、
前記パッケージベースは、前記樹脂と前記パッケージベースとの境界から離間している位置に切欠部が形成され、
この切欠部に実装電極が形成されていることを特徴とする電子デバイス。
【請求項２】
前記パッケージベースは、圧電振動片が収容されリッドにより気密に封止される圧電振動片用凹部と、前記ＩＣチップが収容されるＩＣチップ用凹部とが形成され、
前記樹脂の表面と前記リッドの表面とを同一面に形成してなることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記リッドは前記ＩＣチップ用凹部の上面に延在され、
前記リッドに形成された注入孔により封止樹脂を充填封入してなることを特徴とする請求項１または２に記載の電子デバイス。
【請求項４】
パッケージベースの一方の面にＩＣチップ用凹部を形成し、
前記パッケージベースの他方の面にザグリを形成し、
前記ザグリに連通し前記ザグリより径の小さい貫通孔を通してメッキ液を流通させて前記ザグリに実装電極を形成し、
前記ＩＣチップ用凹部にＩＣチップを実装し前記ＩＣチップを樹脂で封止し、その後、平面視して前記ダム部の内側であって前記ザグリを通る切断線によりダイシングすることを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電振動子とＩＣチップとを一体成型した圧電デバイスに係り、特に圧電振動子とＩＣチップとの接続、ＩＣチップと二次実装機器との接続に係る実装技術に関する。
【背景技術】
【０００２】
従来より、情報通信機器やコンピュータ等のＯＡ機器、民生機器等の様々な電子機器に例えば電子回路のクロック源としての圧電振動子や圧電発振器、リアルタイムクロックモジュール等の圧電デバイスが広く使用されている。特に最近は、ＨＤＤ（ハードディスクドライブ）、モバイルコンピュータ又はＩＣカード等の小型情報機器、携帯電話や自動車電話等の移動体通信機器において小型薄型化が著しく、それらに用いられる圧電デバイスについてもより一層の小型化薄型化が要求されている。特許文献１においては、音叉型圧電振動片とその駆動用半導体集積回路とがベース上に搭載され、音叉型圧電振動子がポッティング剤により樹脂封止された構成が開示されている。
【特許文献１】特開２００３−５１７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記構成において、半田との接触面積を稼ぎ、ユーザ側の二次実装機器との半田付けを強固にするため、ベース下面の配線をベース側面にまで延伸させ、ベース側面とベース側面に隣接するベース下面とを半田付けする場合がある。しかしこの場合、ベースと樹脂との境界に半田が侵入することによりベースと樹脂との密着性が低下し、樹脂が欠けたり、樹脂から露出した半導体集積回路等に悪影響を及ぼす畏れがあり、特に低背化された圧電デバイスにおいてはその畏れが顕著となる。
【０００４】
そこで、本発明は上記問題点に着目し、低背化されたデバイスにおいてベースと樹脂との境界に半田が侵入することを防止した電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題を少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
【０００６】
［適用例１］パッケージベースにＩＣチップが実装され、前記ＩＣチップの周囲を樹脂により封止してなる電子デバイスにおいて、前記電子デバイス側面の上層部に前記樹脂を露出させ、前記電子デバイス側面の下層部に前記パッケージベースを露出させ、前記パッケージベースは、前記樹脂と前記パッケージベースとの境界から離間している位置に切欠部が形成され、この切欠部に実装電極が形成されていることを特徴とする電子デバイス。
【０００７】
上記構成により、パッケージベースに切欠が形成され、その上端がパッケージベースによる軒下が形成される。よってこの切欠面に半田付けをしても、前記軒下により半田のフラックスがパッケージベースと樹脂との境界に達することを防ぐことができる。さらに同一面に複数の切欠きを形成した場合は、切欠きに半田をとどめておくことができるので、側面に露出した実装電極同士が半田付けによりショートすること防止できる。
【０００８】
［適用例２］前記パッケージベースは、圧電振動片が収容されリッドにより気密に封止される圧電振動片用凹部と、前記ＩＣチップが収容されるＩＣチップ用凹部とが形成され、前記樹脂の表面と前記リッドの表面とを同一面に形成してなることを特徴とする請求項
１に記載の電子デバイス。
【０００９】
上記構成により、圧電デバイスの上面は段差のない平面となるため、圧電デバイスの製造時や圧電デバイスの実装時において圧電デバイスの上面を吸引することにより、圧電デバイスの取り回しを行うことが容易となる。さらにリッドは樹脂で封止されないので、圧電振動片のレーザ光を用いた周波数調整を、樹脂に影響されずに行うことができる。
【００１０】
［適用例３］前記リッドは前記ＩＣチップ用凹部の上面に延在され、前記リッドに形成された注入孔により封止樹脂を充填封入してなることを特徴とする請求項１または２に記載の電子デバイス。
【００１１】
上記構成により、注入孔から樹脂が注入されＩＣチップは前記樹脂により封止されるとともに、リッドは平坦性が高いので適用例２の場合より少ない吸引力で圧電デバイスの上面を吸引して、圧電デバイスの取り回しを行うことができる。
【００１２】
［適用例４］パッケージベースの一方の面に部にＩＣチップ用凹部を形成し、前記パッケージベースの他方の面にザグリを形成し、前記ザグリに連通し前記ザグリより径の小さい貫通孔を通してメッキ液を流通させて前記ザグリに実装電極を形成し、前記ＩＣチップ用凹部にＩＣチップを実装し前記ＩＣチップを樹脂で封止し、その後、平面視して前記ダム部の内側であって前記ザグリを通る切断線によりダイシングすることを特徴とする電子デバイスの製造方法。
【００１３】
上記構成により、ザグリに貫通孔を形成したためザグリにメッキ液を容易に流通させて、ザグリに実装電極を形成することを容易に行うことができるとともに、ダイシングによって個片化するので同一形態の電子デバイスを量産することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００１５】
図１に第１実施形態に係る電子デバイスを示す。図１（ａ）は断面図、図１（ｂ）は正面図、図１（ｃ）は平面図、図１（ｄ）は底面図である。また図２にダイシングにより個片化される第１実施形態の電子デバイスの模式図を示し、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ―Ａ線断面図である。第１実施形態に係る電子デバイス１０は、セラミックベース１２に形成された凹部１４にＩＣチップ１６及び圧電振動片１８が実装され、前記ＩＣチップ１６の周囲を樹脂２０により封止されるものであって、前記セラミックベース１２の下部領域に切欠部２２を形成し、この切欠部２２面に実装電極２４を形成した構成である。また、セラミックベース１２には圧電振動片１８とＩＣチップ１６とを異なる凹部１４に実装し、前記圧電振動片１８側の凹部１４にリッドを設け、前記封止樹脂２０表面とリッド表面とを同一面に形成してなる構成である。
【００１６】
矩形のセラミックベース１２は、ＩＣチップ１６及び圧電振動片１８が実装される基板であり、ベース部１２ａ、搭載凹部形成部１２ｂ、ダム部１２ｃ（図２参照）からなる三層構造を有するパッケージベースである。搭載凹部形成部１２ｂはベース部１２ａの上面に積層されることにより、セラミックベース１２上でＩＣチップ１６用の第１凹部１４ａと圧電振動片１８用の第２凹部１４ｂからなる搭載凹部１４を形成するものである。
【００１７】
ベース部１２ａ上面で第１凹部１４ａ底面に相当する部分にはＩＣチップ１６と電気的に接続する接続電極２６が配設され、また圧電振動片１８とＩＣチップ１６とを電気的に
接続するためのリードフレーム２８が配設されている。接続電極２６はタングステン等のペースト材料を焼結させて形成させたのちにＡｕ等のメッキを施したものであり、ＩＣチップ１６の電極パッド１６ａの配置を考慮して適切なパターニングがなされる。またリードフレーム２８は接続電極２６と同一材料、同一プロセスで形成されるものであり、一端が第２凹部１４ｂ底面に相当する位置に配設される圧電振動片１８を固定するマウント電極３０に接続され、他端が第１凹部１４ａ底面に相当する位置にまで伸び、ＩＣチップ１６に接続される。ダム部１２ｃ（図２参照）は搭載凹部形成部１２ｂ上で電子デバイス１０の外形を囲むように積層されるものである。ダム部１２ｃを構成する壁の厚みは後述のダイシング幅（図２参照）より狭い寸法に設計されている。
【００１８】
またベース部１２ａの平面視して搭載凹部形成部１２ｂ、ダム部１２ｃが重なる位置にはダイシング幅より広い幅を有するザグリ３２（図２参照）が形成され、前記ザグリ３２に連通してダム部１２ｃの幅より狭い断面形状でベース部１２ａ、搭載凹部形成部１２ｂ、及びダム部１２ｃを貫通する貫通孔３４（図２参照）が形成されている。ダム部３４は、後述のダイシングにより消失するが、樹脂封止の際に樹脂を材料とするポッティング剤が外部に漏れないように設けられたものであり、その上面の高さは後述のリッドの上面と同じ高さとなるように設計されている（図２参照）。ザグリ３２はダイシングにより一部残るが、この残った部分が上述の切欠部２２となる。貫通孔３４はザグリ３４にＡｕ等のメッキを行う際にメッキ液を充分に流通させるための孔であり、ダイシング後は消失する。なお、貫通孔３４はダム部１２ｃの上面にまで及ぶが、樹脂封止はダム部１２ｃの上面にまでは及ばないため、貫通孔３４から樹脂２０が進入することはない。
【００１９】
ベース部１２ａ下面にはユーザ側の実装機器（不図示）と接続する実装電極２４が配設されている。そしてベース部１２ａ側面には半円筒型の切欠部２２が形成されており、実装電極２４は平面視して接続電極２６と重なる部分から、ベース部１２ａ下面から切欠面２２ａにまで延伸されている。なお、ベース部１２ａにはベース部１２ａを貫通する貫通電極（不図示）が配設され、ベース部１２ａ上面の接続電極２６とベース部１２ａ下面の実装電極２４は貫通電極（不図示）を介して電気的に接続されている。これにより、電子デバイス１０は底面で実装機器（不図示）と電気的に接続可能あるとともに、側面も半田付け可能なため、接合面積を確保しつつ、実装機器（不図示）との接合強度を高めることができる。
【００２０】
ＩＣチップ１６は、少なくとも圧電振動片１８を駆動させる回路構造を有する半導体素子等から形成された駆動回路素子であり、その上面（ワイヤボンディングの画場合）もしくは下面（フリップチップボンディングの場合）に複数の電極パッド１６ａを有している。電極パッド１６ａの数や種類は、ＩＣチップ１６の種類により図１に示す場合よりも多い場合も少ない場合もあるが、第１実施形態においては、圧電振動片１８と電気的に接続されたゲート／ドレイン（Ｇ／Ｄ）端子、駆動回路に周波数調整データ等を書き込むためのデータ書き込み用端子、駆動回路の入出力端子、グランド端子などからなる実装端子とから構成されている。またＩＣチップ１６は、圧電振動片１８から出力される周波数の安定度を高めるために温度補償を行う回路や、圧電振動片１８から出力される周波数を設定電圧に応じて制御する回路を備えることができる。ＩＣチップ１６はベース部１２ａ上面に配設された接続電極２６及びリードフレーム２８と、ワイヤボンディングまたはフリップチップボンディングにより接続される。
【００２１】
ベース部１２ａ上面の第２凹部１４ｂ底面に相当する部分には、リードフレーム２８の端部が伸びており、リードフレーム２８の上で接続したマウント電極により圧電振動片１８がマウントされるとともに圧電振動片１８とリードフレーム２８が電気的に接続される。圧電振動片はＩＣチップからの交番電圧により固有振動数のもと発振するものであり、例えばＡＴカット圧電振動片、音叉型圧電振動片、ＳＡＷチップ等がある。第２凹部１４
ｂは平面視して第２凹部１４ｂの外形を覆うことができる寸法のリッド３６により蓋がなされている。よって、セラミックパッケージ１２の第２凹部１４ｂより外側の領域を圧電振動子を構成するシームリングの役割をさせ、セラミックパッケージと一体化させた圧電振動子が形成されることになる。なお、リッド３６は圧電振動片１８の周波数調整を行うレーザ光を透過させるためにはガラス等が用いられるが、その必要がない場合には金属等を用いてもよい。
【００２２】
圧電デバイス１０において、第１凹部１４ａおよびＩＣチップ１６の周囲はエポキシ樹脂等の樹脂２０により封止され、その高さはリッド３６上面の高さと同じになるように設計されている。このとき、リッド３６の第１凹部１４ａ側の側面は樹脂２０に封止されており、圧電デバイス１０の上面において樹脂２０とリッド３６は同一平面を形成している。
【００２３】
第１実施形態に係る電子デバイス１０の製造方法は、セラミックベース表面部（搭載凹部形成部１２ｂ上面）にＩＣチップ１６の搭載凹部１４（ＩＣチップ用凹部１４ｂ）を形成し、裏面部（ベース部１２ａ）の個片側面に対応する箇所にザグリ３２を形成し、前記搭載凹部１４の周囲にダム部１２ｃを形成するとともに前記ザグリ３２に連通する貫通孔３４を形成しておき、この貫通孔３４を利用して前記ザグリ３２に実装電極２４を形成し、前記搭載凹部１４にＩＣチップ１６を実装したあと、樹脂２０を充填して封止し、その後に前記ダム部１２ｃの内側であって前記ザグリ３２を通る切断線４８によりダイシングすることにより個片側面に切欠部２２を形成するものである。なお、個片側面とは、ダイシングによって形成される電子デバイス１０の側面である
【００２４】
まず、セラミックベースを構成するベース部１２ａ、搭載凹部形成部１２ｂ、ダム部１２ｃを所定の形状に形成する。ベース部１２ａ、搭載凹部形成部１２ｂ、及びダム部１２ｃを形成する雌型（マスク）（不図示）にセラミックの被焼結体を充填して成型し、各種電極形成用のペースト材料をベース部１２ａを形成する被焼結体の表面において所定の配置でスクリーン印刷等によりパターニングする。このときペースト材料は、ザグリ３２の側面にも塗布され、またベース部１２ａの上面と下面に形成される各種電極を電気的に接続するための貫通孔（不図示）にも充填される。そしてベース部１２ａ、搭載凹部形成部１２ｂ、及びダム部１２ｃに成型された被焼結体を所定の配置で積層したのち焼結する。このときペースト材料も被焼結体とともに焼結される。すると第１凹部１４ａ、第２凹部１４ｂ、ザグリ３２、貫通孔３４、及び各種電極を有するセラミックパッケージ１２が形成される。そして焼結して得られた各種電極（実装電極２４、接続電極２６、リードフレーム２８）にＡｕ等でメッキする。このとき、メッキ液はベース部１２ａ、搭載凹部形成部１２ｂ、及びダム部１２ｃを貫通する貫通孔３４を流通できるので、ザグリ３２の側面へメッキ液を充分に行き渡らせることができ、ザグリ３２の側面のメッキを十分に行うことができる。次に、第１凹部１４ａにＩＣチップ１６を搭載し、ワイヤボンディングまたはフリップチップボンディングによりＩＣチップ１６の電極パッド１６ａと対応する接続電極２６及びリードフレーム２８を接続する。また第２凹部１４ｂのリードフレーム２８の端部にマウント電極３０を配設し、マウント電極３０の上に圧電振動片１８を接続する。そして、第２凹部１４ｂはシーム溶接等を用いてリッド３６により封止する。次に樹脂２０を材料とする流動性のポッティング剤をリッド３６及びダム部１２ｃの上面と同じ高さになるまで第１凹部１４ａに充填させる。そしてポッティング剤に封止された電子デバイス１０を１５０℃程度の高温環境に数時間放置させ、ポッティング剤を硬化させる。最後に平面視で矩形のセラミックベース１２を切り出すため、ダム部１２ｃ、及び貫通孔３４を消失させる切断線４８によりダイシングを行うことで電子デバイス１０の製造工程は終了する。
【００２５】
このように製造された第１実施形態に係る電子デバイス１０において、ベース部１２ａ
側面に形成された切欠部２２の切欠面２２ａにはＡｕ等でメッキされた実装電極２４が延伸されているので、実装電極２４の切欠面２２ａに延伸された部分と、切欠面２２ａに接続する下面部分とで半田付けができ、半田との接触面積を稼ぐことができる。また切欠部２２の上端は搭載凹部形成部１２ｂ下端と接続しているが、切欠面２２ａに対して搭載凹部形成部１２ｂ下端が張り出しているため、軒下３８が形成されることとなる。よって半田付けの際、半田のフラックスが、この軒下３８によって、搭載凹部形成部１２ｂの下端から上に伝っていくことを防止できるので、搭載凹部形成部１２ｂの上端と樹脂との界面に半田のフラックスが侵入することを防止できる。また切欠部２２はベース部１２ａの同一の側面において複数形成可能であるが、半田はこの切欠部２２の内部にとどまっているため、切欠面２２ａに形成された実装電極２４が半田により互いにショートすることを防止できる。また樹脂２０の上面の高さとリッド３６の上面の高さは揃えられ、段差は生じない。よって、電子デバイス１０を吸引して取り回す際に、吸引可能な領域は電子デバイス１０の上面全てとなるため、電子デバイス１０を吸引しやすくなる。さらにリッド２６の上面は樹脂２０で封止されないので、圧電振動片１８のレーザ光を用いた周波数調整を、樹脂２０に影響されずに行うことができる。
【００２６】
図４に第１実施形態の部分拡大図を示す。第１実施形態に係る電子デバイス１０の実装電極は、図４の実装電極２４１に示すように形成してもよい。すなわち、実装電極２４１を、ベース部１２ａの側面に形成し、軒下部３８に形成しないようにしてもよい。この構成により、図４に示す断面図のように半田が軒下部３８に形成されないため、半田のフラックスが搭載凹部形成部１２ｂの下端から上に伝っていくことをより顕著に防止できる。
【００２７】
第２実施形態にかかる電子デバイス４０を図３に示す。図３（ａ）は正面から見た模式図、図３（ｂ）は平面図である。第２実施形態にかかる電子デバイス４０は基本的な構造及びその製造方法は第１実施形態のもの同様であるが、リッド４２が第２凹部のみならず平面視して第１凹部の大半を覆うほどの寸法を有している。すなわち、平面視してリッド４２は第１凹部１４ａを完全に覆うのではなく、第１凹部１４ａの第２凹部１４ｂから最も遠い領域に隙間４４を残した状態で第２凹部１４ｂを封止している。また、リッド４２は平面視して第１凹部１４ａに重なる領域に，ポッティング剤を第１凹部１４ａに注入させる注入孔４６が形成されている。これにより、ポッティング剤は注入孔４６から注入され、隙間４４から空気を逃がすことによりポッティング剤を第１凹部１４ａ全域に注入されて樹脂２０で満たすことができる。このときポッティング剤は第１実施形態と同様に、リッド４６の上面より高く充填しないように注入する。
【００２８】
よって、第２実施形態にかかる電子デバイス４０によれば、ポッティング剤を硬化させて形成される樹脂２０に比べて平坦性の高いリッド４２を大面積に設計して、電子デバイス４０の上面に配置しているので、第１実施形態の場合より少ない吸引力で圧電デバイス４０の上面を吸引して、圧電デバイス４０の取り回しを行うことができる。
【００２９】
いずれの実施形態においても電子デバイス１０、４０の個片化はダイシングによって行われる。すなわち、図２に示すように、平面視してセラミックベース１２を縦横に繰り返すパターニングが可能なセラミック素板を積層させ、圧電振動子、ＩＣチップをパターンごとに実装し樹脂で封止したのち、縦方向及び横方向のセラミックベース同士の境界でダイシングする。このときダム部１２ｃ及び貫通孔３４はダイシングにより消失し、ザグリ３２も切欠部２２を残して消失する。このようにダイシングすることで電子デバイス１０、４０を大量に製造可能となる。
【００３０】
また、実装電極２４は平面視して接続電極２６と重なる部分から始まり、切欠面２２ａまでベース部１２ａにおいて延伸しているが、実装機器（不図示）とのショートを回避するため、切欠面２２ａにある部分と切欠面２２ａ近傍の下面にある部分を残して所定の絶
縁材料で覆ってもよい。また実装電極２４が形成される切欠部２２は図１の紙面上、電子デバイス１０の横方向の側面にのみ形成されているが、これに限らず縦方向の側面に形成しても良い。
【図面の簡単な説明】
【００３１】
【図１】第1実施形態の電子デバイスの模式図である。
【図２】ダイシングにより個片化される第１実施形態の電子デバイスの模式図である。
【図３】第２実施形態の電子デバイスの模式図である。
【図４】第1実施形態の電子デバイスの部分拡大図である。
【符号の説明】
【００３２】
１０………電子デバイス、１２………セラミックベース、１４………搭載凹部、１６………ＩＣチップ、１８………圧電振動片、２０………樹脂、２２………切欠部、２４………実装電極、２６………接続電極、２８………リードフレーム、３０………マウント電極、３２………ザグリ、３４………貫通孔、３６………リッド、３８………軒下、４０………電子デバイス、４２………リッド、４４………隙間、４６………注入孔、４８………切断線。
【図１】
2009239415.tif 000003
【図２】
2009239415.tif 000004
【図３】
2009239415.tif 000005
【図４】
2009239415.tif 000006