(57)【要約】【課題】電子供給層で発生した電子をより効率的に電子走行層へ供給し、高移動度の電子走行層の特性を生かした高電子移動度トランジスタや磁気センサなどの半導体デバイスを提供すること。【解決手段】半導体基板１と、この半導体基板上に形成されたバッファ層２と、このバッファ層上に形成された電子走行層３と、この電子走行層上に形成されたスペーサ層４と、このスペーサ層上に形成された電子供給層５と、この電子供給層上に形成されたバリア層６と、このバリア層上に形成されたキャップ層７とからなる多層膜構造を備えている。電子供給層を形成する半導体の電子親和力が、この電子供給層の下にあるスペーサ層を形成する半導体の電子親和力より小さく構成されている。【選択図】図２
2009060042.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板上に形成されたバッファ層と、該バッファ層上に形成された電子走行層と、該電子走行層上に形成されたスペーサ層と、該スペーサ層上に形成された電子供給層と、該電子供給層上に形成されたバリア層と、該バリア層上に形成されたキャップ層とからなる多層膜構造を備え、
前記電子供給層を形成する半導体の電子親和力が、該電子供給層の下にあるスペーサ層を形成する半導体の電子親和力より小さいことを特徴とする半導体デバイス。
【請求項２】
前記電子走行層がＩｎxＧａ1-xＡｓ（０＜ｘ≦１）で、前記スペーサ層がＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）で、前記電子供給層が該スペーサ層を形成するＡｌyＧａ1-yＡｓzＳｂ1-zより電子親和力が小さいＡｌyＧａ1-yＡｓzＳｂ1-zであることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記電子走行層がＩｎxＧａ1-xＡｓ（０＜ｘ≦１）で、前記スペーサ層がＩｎjＡｌ1-jＡｓ（０≦ｊ≦１）で、前記電子供給層が該スペーサ層を形成するＩｎjＡｌ1-jＡｓより電子親和力が小さいＩｎjＡｌ1-jＡｓであることを特徴とする請求項１に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、より詳細には、衛星放送用の送受信用増幅素子や高速データ転送用素子として好適な高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）や高感度な磁気センサなどの半導体デバイスに関する。
【背景技術】
【０００２】
一般に、衛星放送の送受信用増幅素子等に代表されるＧＨｚ帯の高周波素子として、ＨＥＭＴが知られている。代表的なものには、ＧａＡｓ基板上のＧａＡｓ層やＩｎＰ基板上のＩｎ0.53Ｇａ0.47Ａｓ層を電子走行層として用いたものなどがあり、これらはいずれも、ＧａＡｓとＡｌＧａＡｓ、ＩｎＧａＡｓとＩｎＡｌＡｓのヘテロ構造界面に蓄積する２次元電子ガス層を利用したものである。
【０００３】
しかし、これらの素子によって、十数ＧＨｚ帯の電波の送受信が可能な素子を得るためには、０．２μｍ以下の極めて短いゲート長を有するＨＥＭＴが必要になる。このような長さのゲート電極を形成するには、光リソグラフイーが用いられることもあるが、高度の技術が必要になり、安定的に生産するのは容易ではない。しかもゲート長を短くすると、ゲート抵抗の増大によるノイズの増大、さらにはゲインの低下などの原因にもなるなどトランジスタの特性としても問題が生じてくる。このため、微細化技術が容易で、量産性があり、かつ、従来以上に高い周波数帯に対応できる新しい構造の高周波素子が求められている。
【０００４】
つまり、電子走行層の電子の走行速度が速く、比較的長いゲート長でも高い周波数帯に対応できる高周波素子が好ましい。さらに、このような高周波素子において、ゲート長の０．２μｍ以下、あるいは０．１μｍ以下までの一層の微細化を行なえば、更に高周波帯であるミリ波帯などへの応用も期待できるため、幅広い分野への応用が可能になる。これらの要求に応えるため、ＧａＡｓやＩｎ0.53Ｇａ0.47Ａｓに対して、電子移動度と飽和速度が圧倒的に大きいＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの良質な薄膜を、ＨＥＭＴの電子走行層に用いる研究が行なわれている。
【０００５】
電子移動度が高いという特徴は、ホール素子、磁気抵抗素子といった磁気センサにおいては高感度のセンサを実現するために重要な特性であり、磁気センサへの応用の点でも同様である。ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの高い電子移動度と飽和速度は、ＧａＡｓやＩｎ0.53Ｇａ0.47Ａｓを電子走行層として用いたＨＥＭＴに比べて長いゲート長を有するＨＥＭＴでも、十数ＧＨｚ帯あるいは、さらに高い周波数帯に対応する高周波素子を実現できる可能性を有している。
【０００６】
しかし、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ系ＨＥＭＴを実現する上では、電子供給層が如何なる材料であるかが重要な問題である。すなわち、電子供給層の伝導帯とチャネルの伝導帯との不連続の値が電子走行層へ電子を閉じ込めるために十分な大きさを持ち、電子濃度の値も適切で、かつ電子走行層であるＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓと結晶的にうまく整合がとれる材料である必要がある。
【０００７】
例えば、特許文献１によると、ＩｎＡｓと異なる格子定数をもつ汎用性のＧａＡｓ基板上に、ＩｎＡｓと実質的に格子整合するＡｌＧａＡｓＳｂ層、電子走行層としてのＩｎＡｓ層、さらにＩｎＡｓと実質的に格子整合するＡｌＧａＡｓＳｂ層を順次積層する構造をとることで、優れた高周波特性を有する電界効果トランジスタ（Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ；ＦＥＴ）を実現している。
【０００８】
ここでは、層中で発生した電子のみをキャリアとするＩｎＡｓ層が電子走行層として用いられており、意図的なドーピングによる電子供給は行われていない。これらのキャリアは意図せずにドープされたＡｌＧａＡｓＳｂ中のドナー不純物や、ＡｌＧａＡｓＳｂとＩｎＡｓとの界面から供給されているものである。更に低いオン抵抗（大きい相互コンダクタンス）のＨＥＭＴを得るためには、ＩｎＡｓ層のシート抵抗を下げなければならず、更に電子濃度を大きくする必要がある。つまり、ＩｎＡｓ電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術が必須となっている。このような技術の確立は、高感度で温度特性が良好な磁気センサを作成する上でも極めて重要な課題となっている。
【０００９】
まず、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子濃度を大きくする方法として、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層に直接ドナー不純物をドープする方法がある。ドナー不純物は、ドナー原子として作用するものなら何でも良く、例えばＴｅ、Ｓｅ、Ｓ、Ｓｉ、Ｓｎなどが挙げられる。しかし、この場合、ドナー不純物はＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ層中で不純物散乱源となり、電子移動度は低下してしまう。
【００１０】
ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子濃度を大きくするもう一つの方法として、変調ドープを用いる方法がある。この方法ではＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層にはドナー不純物はドープされておらず、ＡｌＧａＡｓＳｂ層のみにドナー不純物がドープされている。このときＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓとＡｌＧａＡｓＳｂとの伝導帯の不連続性のためにヘテロ界面のＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ側に電子の蓄積が起こる。
【００１１】
すなわち、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの電子親和力が大きいためＡｌＧａＡｓＳｂ層内のドナー不純物により供給された電子がＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ側に引きつけられて２次元電子ガス層を形成する。ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ層にはドナー不純物はドープされていないため、不純物散乱の影響もなく高い電子移動度を得ることができる。ここでドナー不純物がドープされる位置は、ＡｌＧａＡｓＳｂ層の厚さ方向に均一でも良く、分布があっても良く、また、ＡｌＧａＡｓＳｂ層の一部にドナー不純物がデルタドープされていても良い。
【００１２】
ところで、通常の非常に薄い領域にドーピングを行う方法では、次のような問題が起こる。つまり、非常に薄い領域に高濃度の不純物をドーピングすると、その領域の伝導帯は電子親和力が大きくなるため溝のように変形し、電子がたまりやすい状態になる。ここに電子がたまってしまうと、例えばＨＥＭＴのような高速動作トランジスタでは、その高速動作が阻害されて本来の特性が発揮できなくなってしまう問題があった。
【００１３】
【特許文献１】特開平５−９０３０１号公報（特許第３２００１４２号）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来の半導体デバイスでは、上述したように、ＡｌＧａＡｓＳｂ電子供給層へ高濃度のドーピングを行っても、発生した電子のうちの一部が電子走行層へ流れ込まずに電子供給層に残留するため、本来の高電子移動度を持ったＩｎＡｓあるいは高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の特性を利用した半導体デバイスの実現が困難であった。
【００１５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、電子供給層で発生した電子をより効率的に電子走行層へ供給し、高移動度の電子走行層の特性を生かした高電子移動度トランジスタや磁気センサなどの半導体デバイスを提供することにある。
【課題を解決するための手段】
【００１６】
本発明者は、上述した課題を解決するために鋭意研究を重ねた結果、特定半導体デバイス構造を形成することにより、上述した目的に適合することを見いだし、この知見に基づいて本発明をなすに至った。
【００１７】
つまり、本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、半導体基板と、該半導体基板上に形成されたバッファ層と、該バッファ層上に形成された電子走行層と、該電子走行層上に形成されたスペーサ層と、該スペーサ層上に形成された電子供給層と、該電子供給層上に形成されたバリア層と、該バリア層上に形成されたキャップ層とからなる多層膜構造を備え、前記電子供給層を形成する半導体の電子親和力が、該電子供給層の下にあるスペーサ層を形成する半導体の電子親和力より小さいことを特徴とする。
【００１８】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記電子走行層がＩｎxＧａ1-xＡｓ（０＜ｘ≦１）で、前記スペーサ層がＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）で、前記電子供給層が該スペーサ層を形成するＡｌyＧａ1-yＡｓzＳｂ1-zより電子親和力が小さいＡｌyＧａ1-yＡｓzＳｂ1-zであることを特徴とする。
【００１９】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記電子走行層がＩｎxＧａ1-xＡｓ（０＜ｘ≦１）で、前記スペーサ層がＩｎjＡｌ1-jＡｓ（０≦ｊ≦１）で、前記電子供給層が該スペーサ層を形成するＩｎjＡｌ1-jＡｓより電子親和力が小さいＩｎjＡｌ1-jＡｓであることを特徴とする。
【発明の効果】
【００２０】
本発明による多層膜構造を用いれば、従来は電子供給層に残留した電子が、より多く高電子移動度の電子走行層へ流れ込み、ＨＥＭＴや磁気センサなどを作製した際に本来の高速動作や高感度を達成しうる半導体デバイスを実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明の実施例について説明する。  
本発明の実施例について、電界効果トランジスタの一種である高電子移動度トランジスタ（ＨＥＭＴ）を例として説明する。しかし、本発明の趣旨に沿うものであれば、電界効果トランジスタ（ＦＥＴ）や磁気センサなど他の半導体デバイスについても同様である。
【００２２】
図１は、本発明の電界効果トランジスタを作製するための多層膜基板を示す断面構成図である。まず、本発明に用いられる基板１は、基板であれば何でも良いが、ＧａＡｓ基板、もしくはＧａＰ基板、表面に単結晶のＧａＡｓを成長させたＳｉ基板、サファイア基板などが好適である。なかでも半絶縁性で良質の単結晶基板が得られるＧａＡｓ基板は、特に好ましい。ここで言う半絶縁性とは、抵抗率が１０7Ω・ｃｍ以上のものを指す。
【００２３】
単結晶基板を用いる場合、基板の面方位は（１００）、（１１１）、（１１０）等が好ましい。これらの面方位から１°から５°ずらした面方位を用いることもある。なかでも（１００）は良質の薄膜を成長させる上で最適である。通常行われるように、基板表面を平坦化させ、清浄化させる目的で、基板と同じ材質の半導体を成長させたものを本発明の基板として使用しても良い。ＧａＡｓ基板上にＧａＡｓを成長させるのは、この最も代表的な１例である。
【００２４】
本発明のバッファ層２は、（ａ）ＩｎxＧａ1-xＡｓ電子走行層３と格子定数が近く、（ｂ）ＩｎxＧａ1-xＡｓ電子走行層３と比べて抵抗率が十分高く、（ｃ）ＩｎxＧａ1-xＡｓ電子走行層３と大きく格子定数の異なるＧａＡｓ等の基板上に直接積層した場合でも、欠陥の少ない平坦な表面を有していることが好ましい。この目的に合えば、基板１からＩｎxＧａ1-xＡｓ電子走行層３までの間を、連続的に格子定数が変化するグレーデッドバッファ層としたり、段階的に格子定数を変化させるバッファ層としたり、あるいはそれらを組み合わせたりと様々なバッファ層を用いることができる。
【００２５】
例えば、ＡｌyＧａ1-yＡｓzＳｂ1-zをバッファ層２として用いる場合は、ＩｎxＧａ1‐xＡｓ電子走行層３とＡｌyＧａ1-yＡｓzＳｂ1-zバッファ層２の格子定数は、ＩｎxＧａ1‐xＡｓ電子走行層３の膜厚が臨界膜厚を超えない程度に近ければ良い。例えば、ＩｎxＧａ1-xＡｓ電子走行層３の膜厚が１５ｎｍの場合、ＡｌyＧａ1-yＡｓzＳｂ1-zバッファ層２とＩｎxＧａ1-xＡｓ電子走行層３の格子定数は１．３％以内で一致していることが好ましい。他の材料を用いたバッファ層においても、同様の考え方が適用できる。
【００２６】
ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３のＩｎ組成ｘが０．５３以上１以下の場合、ＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）バッファ層２のＡｓ組成ｚは０以上０．７以下であることが好ましい。ＡｌyＧａ1-yＡｓzＳｂ1-zバッファ層２の抵抗率は、Ａｌ組成ｙが大きいほど高くなる一方、素子化プロセス中に酸化しやすいという懸念があり、Ａｌ組成ｙは０．５以上０．８以下の範囲であることが好ましい。
【００２７】
バッファ層２の表面の平坦性は、膜厚が厚いほど良好であるが、工業上はなるべく薄くすることが望ましい。すなわち、膜厚は、５ｎｍ以上３０００ｎｍ以下の範囲が好ましく、より好ましくは、１０ｎｍ以上１０００ｎｍである。
【００２８】
バッファ層２をＩｎxＧａ1‐xＡｓ電子走行層３への電子供給層として用いも構わないが、その場合ドーパントは厚さ方向に均一にドープされていても、分布があっても良く、デルタドープされていても良い。ここでデルタドープとは、分子線エピタキシー法を用いたIII−Ｖ族化合物半導体の薄膜成長において、ドーパントとＶ族元素を同時に照射して行なうドーピングの手法である。III族元素を照射しないため、薄膜の成長は進行しない状態でのドーピングとなる。その結果、デルタドープ層の膜厚は限りなくゼロに近く、厳密には数原子層程度の膜厚である。
【００２９】
本発明に用いられるＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３は、ゲート電極１０２などの制御電極にかかる電圧によって電子密度を変化させ、その電気伝導が制御される。ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３は、Ｉｎ組成ｘが大きいほど高い電子移動度が得られるので好ましく、特に、Ｉｎ組成ｘは０．５３以上１以下であることが好ましい。電子走行層はその厚みが薄すぎると、界面の平坦度や欠陥の影響を受けやすくなり、また厚すぎると制御電極による制御性に影響がでるため、膜厚として好ましくは２０００ｎｍ以下であり、より好ましくは、２ｎｍ以上１００ｎｍ以下、更に好ましくは、５ｎｍ以上６０ｎｍ以下である。
【００３０】
また、ＩｎxＧａ1-xＡｓ電子走行層３の電子濃度は、３×１０17ｃｍ-3以上２×１０18ｃｍ-3以下のとき、高い電子移動度を有し好ましい。しかしながら、その電子濃度は半導体デバイスのシート抵抗や高速応答性などデバイス特性上適宜決められるので、この濃度に限るものではない。
【００３１】
本発明に用いられるスペーサ層４は、（ａ）ＩｎxＧａ1-xＡｓ電子走行層３との格子定数が近く、（ｂ）ＩｎxＧａ1-xＡｓ電子走行層３と比べて抵抗率が十分高いことが好ましい。例えば、ＡｌyＧａ1-yＡｓzＳｂ1-zをスペーサ層４として用いる場合、ＩｎxＧａ1‐xＡｓ電子走行層３との格子定数の違いは、ＩｎxＧａ1‐xＡｓ電子走行層３の膜厚が臨界膜厚を超えない程度に近ければ良い。ＩｎxＧａ1-xＡｓ電子走行層３の膜厚が１５ｎｍの場合、ＡｌyＧａ1-yＡｓzＳｂ1-zスペーサ層４とＩｎxＧａ1-xＡｓ電子走行層３の格子定数は１．３％以内で一致していることが好ましい。
【００３２】
ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３のＩｎ組成ｘが０．５３以上１以下の場合、ＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）スペーサ層（４）のＡｓ組成ｚは０以上０．７以下であることが好ましい。
【００３３】
ＡｌyＧａ1-yＡｓzＳｂ1-zスペーサ層４の抵抗率は、Ａｌ組成ｙが大きいほど高くなる一方、素子化プロセス中に酸化しやすいという懸念があり、Ａｌ組成ｙは０．５以上０．８以下の範囲であることが好ましい。ＡｌyＧａ1-yＡｓzＳｂ1-zスペーサ層４の膜厚は、薄すぎると界面散乱の影響を受けるようになり厚すぎるとゲート電極からの制御性に影響がでるため１ｎｍ以上２０ｎｍの範囲が好ましい。更に好ましくは、３ｎｍ以上１０ｎｍ以下である。
【００３４】
次に、本発明に用いられる電子供給層５は、その下に形成されるスペーサ層４に比べて、電子親和力が小さくなるように元素の組成が決定される。電子親和力は、半導体材料の伝導帯底から１つの電子を真空中に取り出すためのエネルギーと定義されるが、ＡｌyＧａ1-yＡｓzＳｂ1-zの場合適当な組成を選択することにより、電子親和力を小さくすることができる。ＡｌyＧａ1-yＡｓzＳｂ1-zの場合は、Ｖ族元素の組成が決まればＡｌ組成を高くすると電子親和力を小さくすることができ、またＡｌ組成を高くしても格子定数の変化が少ないため、スペーサ層４を形成するＡｌyＧａ1-yＡｓzＳｂ1-zのＡｌ組成よりも高くすることにより、結晶欠陥を生じない範囲においては任意に決定することが可能である。
【００３５】
ＡｌyＧａ1-yＡｓzＳｂ1-z電子供給層５の場合は、電子走行層３に所望の濃度の電子を与えるためにドーピングを行っても構わない。ドーピングは電子供給層５の厚み方向に均一でも、分布があっても、また所望の厚みのところにデルタドープを行っても良い。電子供給層５の厚み方向に均一なドーピングを行う方法は、特定のところに高濃度のドーピングを行わないため高濃度不純物による結晶欠陥の発生を抑制でき、電子が補足されやすい伝導帯の谷構造を作りにくくなる。有限の厚さの電子供給層５に均一にドープすることで、結果的にウェハ面内での単位面積あたりの電子密度の均一性を上げることができ、また電子供給層５の厚みをコントロールすることで所望の濃度の電子を電子走行層３に供給することができるようになる。
【００３６】
本発明の電子供給層５の膜厚は、上述した理由から薄すぎると単位面積あたりの電子密度バラツキを発生させ、厚すぎると完全空乏化せずゲート電極による電子走行層３の制御に影響を及ぼすため、好ましくは、１ｎｍ以上１０ｎｍ以下、更に好ましくは、２ｎｍ以上５ｎｍ以下である。ｎ型ドーパントとしては、VI族元素ならＴｅ、Ｓｅ、Ｓ、IV族元素ならＳｉ、Ｓｎなどが知られている。
【００３７】
本発明に用いられるバリア層６は、（ａ）ＡｌyＧａ1-yＡｓzＳｂ1-z電子供給層５との格子定数が近く、（ｂ）ゲートなどの制御電極と電子供給層５の絶縁性を確保するためのものであり、この目的に合致すれば材料は特に限定されない。また、後に成膜するキャップ層７が前記目的に適合し、酸化に対する耐性が高いものを選択する場合は、バリア層６とキャップ層７は兼用して１層としても構わない。
【００３８】
しかし、通常は、ＡｌyＧａ1-yＡｓzＳｂ1-zでスペーサ層４や電子供給層５と同じ元素組成としたり、それら以上にＡｌ濃度が高いＡｌyＧａ1-yＡｓzＳｂ1-zとすることも可能である。ただし、スペーサ層と同様素子化プロセス中に酸化しやすいという懸念があるため、Ａｌ濃度ｙとしては０．５から０．８５が好ましい。膜厚は、薄すぎると絶縁性に問題があり、厚すぎるとゲート電極による電子走行層３の制御に影響を及ぼすため、好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは２ｎｍ以上２０ｎｍ以下である。
【００３９】
本発明に用いられるキャップ層７は、上述したバリア層６上に形成されるものであり、主たる目的はその下の層の酸化による変質を抑制するためのものである。従って、この目的に適合すれば、材料は任意に選択することができる。従って、半導体膜、ポリマー膜、絶縁膜が好適に用いることができる。また、バリア層６とキャップ層７を兼用して１層としても構わない。しかし、上述した電子供給層５やバリア層６と同一の成膜手順を経た方が、その下にある層の酸素への暴露を防止できるため、通常は半導体膜を用いる。キャップ層として用いることができる半導体膜としては、ＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）が好適であり、特に、ＧａＡｓＳｂやＧａＡｓが用いられる。キャップ層７の膜厚は、好ましくは、１ｎｍ以上１０ｎｍ以下である。
【００４０】
また、本発明のスペーサ層４に、ＩｎＡｌＡｓを用いる場合も、前記のＡｌＧａＡｓＳｂの場合と同様に、電子供給層５にＡｌ濃度を適当な量とすることで電子親和力が小さくなるようにＩｎＡｌＡｓを構成することが可能である。
【００４１】
以上の手順を経て、本発明の多層膜半導体デバイス基板は形成される。その形成方法は、通常の化合物半導体薄膜を形成する手法を適用することが可能であり、分子線エピタキシー（ＭＢＥ）や有機金属化合物気層成長法（ＭＯＣＶＤ）などが用いられる。
【００４２】
次に、以上の多層膜半導体デバイス基板を用いて、半導体デバイスの一つであるＨＥＭＴの構造について説明する。  
図２は、本発明の高電子移動度トランジスタ（ＨＥＭＴ）を示す断面構成図である。本発明の高電子移動度トランジスタは、半導体基板１と、この半導体基板１上に形成されたバッファ層２と、このバッファ層２上に形成された電子走行層３と、この電子走行層３上に形成されたスペーサ層４と、このスペーサ層４上に形成された電子供給層５と、この電子供給層５上に形成されたバリア層６と、このバリア層６上に形成されたキャップ層７とからなる多層膜構造を備えている。電子供給層５を形成する半導体の電子親和力が、この電子供給層５の下にあるスペーサ層４を形成する半導体の電子親和力より小さくなるように構成されている。
【００４３】
本発明に用いられるソース電極１０１及びドレイン電極１０３は、その下部のＩｎxＧａ1-xＡｓ電子走行層３とオーミック接合をとる必要がある。オーミック接合には、各種の構造があるが、図１では、ＩｎxＧａ1-xＡｓ電子走行層３に直接接合する構造をとっている。
【００４４】
ＩｎxＧａ1-xＡｓ電子走行層３はバンドギャップが狭く、電極をコンタクトしただけで、接触抵抗の低いオーミック接合が得られる。このためオーミック電極１０１，１０３の下部のみ、キャップ層７、バリア層６、電子供給層５、スペーサ層４を順次エッチングして、ＩｎxＧａ1-xＡｓチャネル層３表面を露出させて直接電極を形成することができる。
【００４５】
この場合、電極１０１，１０３とＩｎxＧａ1-xＡｓチャネル層３の間の接触抵抗を低減するために、合金化過程を行っても良いが、蒸着しただけでも良好なオーミック接合が得られる。このため、電極金属はＡｕＧｅ／Ｎｉ／Ａｕの３層構造をはじめとする公知の積層電極構造でも良いが、Ａｌ、Ｔｉ、Ａｕ、Ｗなどの単層の金属でも良く、極めて多くの組み合わせが適用可能である。
【００４６】
本発明に用いられるゲート電極１０２は、その下部に空乏層を形成できるものであれば良く、ショットキー接合を用いる方法のほか、ゲート電極とＩｎxＧａ1-xＡｓ電子走行層３の間に、絶縁物を挟んだＭＩＳ（ＭＥＴＡＬ−ＩＮＳＵＬＡＴＯＲ−ＳＥＭＩＣＯＮＤＵＣＴＯＲ）構造や、ＰＮ接合を利用することもできる。特に、キャップ層７やバリア層６を形成するＡｌyＧａ1-yＡｓzＳｂ1-zとショットキー接合を形成する材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、ＷＳｉ、Ａｕなどが好ましく、またこれらを積層構造にしたものも良い。
【００４７】
本発明のソース電極１０１、ゲート電極１０２、ドレイン電極１０３の構造は一例であり、キャップ層７の表面に低抵抗コンタクト層を設けるゲートリセス構造なども本発明の趣旨に添って製造することができ、その他公知の電極構造も適用することが可能である。
【産業上の利用可能性】
【００４８】
本発明により、ＧａＡｓ基板上に単位面積あたりの電子密度が均一な半導体デバイス用多層膜を形成することが可能となり、実用上の性能が安定した高性能な半導体デバイスを提供することが可能となる。
【図面の簡単な説明】
【００４９】
【図１】本発明の電界効果トランジスタを作製するための多層膜基板を示す断面構成図である。
【図２】本発明の高電子移動度トランジスタ（ＨＥＭＴ）を示す断面構成図である。
【符号の説明】
【００５０】
１  基板
２  バッファ層
３  電子走行層
４  スペーサ層
５  電子供給層
６  バリア層
７  キャップ層
１０１ソース電極
１０２  ゲート電極
１０３  ドレイン電極
【図１】
2009060042.tif 000003
【図２】
2009060042.tif 000004