(57)【要約】【課題】基板面積に比較して、ある程度大きなインダクタを有する場合であっても、バンプとインダクタを一つの基板上に共存させることができ、更なる小型化に寄与する半導体装置を提供する。【解決手段】本発明に係る半導体装置１Ａ（１）は、少なくとも一面に電極３を備えた半導体基板１０と、該半導体基板の一面を覆うように配された第一絶縁樹脂層１１と、第一絶縁樹脂層上に配され、電極と電気的に接続された第一導電層１２と、第一導電層上に配された第二絶縁樹脂層１３と、第二絶縁樹脂層上に配され、第一導電層と電気的に接続された第二導電層１４と、第二導電層と電気的に接続されたバンプ１５と、を備え、前記第一導電層及び前記第二導電層の一部はインダクタとして機能する部位１４ａを構成し、前記バンプと前記インダクタとは、平面視した際に互いに重なり合わない位置にあることを特徴とする。【選択図】図１
2009267212.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように配された第一絶縁樹脂層と、
前記第一絶縁樹脂層上に配され、前記電極と電気的に接続された第一導電層と、
前記第一導電層上に配された第二絶縁樹脂層と、
前記第二絶縁樹脂層上に配され、前記第一導電層と電気的に接続された第二導電層と、
前記第二導電層と電気的に接続されたバンプと、を備えた半導体装置であって、
前記第一導電層及び前記第二導電層の一部はインダクタとして機能する部位を構成し、
前記バンプと前記インダクタとは、平面視した際に互いに重なり合わない位置にあることを特徴とする半導体装置。
【請求項２】
前記インダクタは平面視で略四角形状をなし、その角部が、隣接するバンプ間に位置するように配されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記インダクタは平面視で略十字形状をなし、その凸部が、隣接するバンプ間に位置するように配されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記インダクタは平面視で略長方形状をなし、前記バンプと重なり合わないように、かつ、前記半導体基板の一端部から他端部までを占めるように配されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記インダクタは平面視で多角形状をなし、該インダクタをなす第二導電層を、前記バンプの近傍において斜めに配したことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導素子（インダクタ）を備えた半導体装置に関する。
【背景技術】
【０００２】
近年、コスト削減やチップ部品の低減を目的として、インダクタ（誘導素子）等の受動素子を半導体基板上に集積化した半導体装置が用いられている。インダクタ等の受動素子をＣｕめっき等の再配線で形成するウェハレベルパッケージ技術という形態が存在する。図６は、従来の半導体装置の一例を示す断面図（上段）と上方から見た平面図（下段）である（例えば、特許文献１参照）。この半導体装置１００では、受動素子（キャパシタ）を含む素子構造部ＲＡの隣に、バンプを含む電極構造部ＥＬが配されていることが分かる（図６上段）。これらの受動素子は、下地基板が高周波（無線）信号処理用ＩＣであるとき、多くの場合、ＩＣと導通がとられており、実装部もまたＩＣと電気的に接続され、装置全体を実装部を介して基板に実装することで、高周波ＩＣとして使用することができる。
【０００３】
高周波ＩＣに用いる受動素子として、インダクタ、キャパシタ、バラクタ、伝送線路、抵抗等が存在するが、この中で最も大きな面積を占有するのがインダクタである。即ち、半導体装置を構成する半導体基板上の限られたスペースに、面積の大きい素子構造部ＲＡ［図６下段では、インダクタ部と表記］と電極構造部ＥＬ［図６下段では、実装部（バンプ）と表記］とを共存させる必要がある。
高周波ＩＣに用いる受動素子として、インダクタ、キャパシタ、バラクタ、伝送線路、抵抗等が存在するが、この中で最も大きな面積を占有するのがインダクタである。即ち、限られた半導体装置（基板１０１）上のスペースに、面積の大きいインダクタ１０３と実装部（以後バンプ１０２）を共存させる必要がある。
高周波ＩＣに用いられる従来のインダクタ１０３としては、例えば図７（ａ）に示すような八角形状のもの、図７（ｂ）に示すように四角形状のもの、図７（ｃ）に示すような円形状のもの、図７（ｄ）に示すような略線対称形状のものなどが挙げられる。
【０００４】
インダクタのサイズが基板サイズに比して比較的小さければ、インダクタとバンプを同居させることが可能である。図８は、インダクタのサイズが基板サイズに比して比較的小さく、バンプ１０２とインダクタ１０３を一つの基板１０１上に共存可能である場合の半導体装置を示す平面図である。バンプ１０２はチップを囲むように配置される。
しかしながら、図９に示すように、ある程度大きなインダクタになると、バンプ１０２とインダクタ１０３を一つの基板１０１上に共存させるのは難しくなってくる。
【特許文献１】特開２００５−１０８９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明はこのような従来の実情に鑑みて考案されたものであり、基板面積に比較して、ある程度大きなインダクタを有する場合であっても、バンプとインダクタを一つの基板上に共存させることができ、更なる小型化に寄与する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１に記載の半導体装置は、少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように配された第一絶縁樹脂層と、前記第一絶縁樹脂層上に配され、前記電極と電気的に接続された第一導電層と、前記第一導電層上に配された第二絶縁樹脂層と、前記第二絶縁樹脂層上に配され、前記第一導電層と電気的に接続された第二導電層と、前記第二導電層と電気的に接続されたバンプと、を備えた半導体装置であって、前記第一導電層及び前記第二導電層の一部はインダクタとして機能する部位を構成し、前記バンプと前記インダクタとは、平面視した際に互いに重なり合わない位置にあることを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記インダクタは平面視で略四角形状をなし、その角部が、隣接するバンプ間に位置するように配されていることを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１において、前記インダクタは平面視で略十字形状をなし、その凸部が、隣接するバンプ間に位置するように配されていることを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項１において、前記インダクタは平面視で略長方形状をなし、前記バンプと重なり合わないように、かつ、前記半導体基板の一端部から他端部までを占めるように配されていることを特徴とする。
本発明の請求項５に記載の半導体装置は、請求項１において、前記インダクタは平面視で多角形状をなし、該インダクタをなす第二導電層を、前記バンプの近傍において斜めに配したことを特徴とする。
【発明の効果】
【０００７】
本発明では、インダクタの形状や配置を工夫し、バンプとインダクタとを、平面視した際に互いに重なり合わない位置に配することで、ある程度基板面積に比較して大きなインダクタを有する場合であっても、バンプとインダクタを一つの基板上に共存させることができる。これにより本発明では更なる小型化に寄与する半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
【０００９】
＜第一実施形態＞
図１は、本発明の半導体装置の一例を示す断面図である。図２は平面図である。
この半導体装置１Ａ（１）は、少なくとも一面に電極３を備えた半導体基板１０と、該半導体基板１０の一面を覆うように配された第一絶縁樹脂層１１と、前記第一絶縁樹脂層１１上に配され、前記電極と電気的に接続された第一導電層１２と、前記第一導電層１２上に順に配された第二絶縁樹脂層１３、第二導電層１４と、第二導電層１４と電気的に接続されたバンプ１５と、を備える。
【００１０】
そして本発明の半導体装置は、前記第二導電層１４の一部はインダクタ１４ａとして機能する部位を構成し、前記バンプ１５と前記インダクタ１４ａとは、平面視した際に互いに重なり合わない位置にあることを特徴とする。
ここで「平面視」とは、半導体装置１を半導体基板１０の一面側１０ｂにおいて（図１において上側から）、該一面１０ｂに対して垂直な方向から見た場合のことを言う。
【００１１】
特に、図２に示す半導体装置１Ａ（１）では、前記インダクタ１４ａは平面視で略四角形状をなし、その角部が、隣接するバンプ１５間に位置するように配されている。具体的には、半導体基板１０は略正方形状をなし、その四隅にそれぞれバンプ１５が配されている。そして、インダクタ１４ａは略正方形状をなすとともに、その角部が、隣接するバンプ１５間に位置するように、すなわち半導体基板１０に対して斜めに（ここでは斜め４５°に）なるように配されている。
【００１２】
本発明では、半導体基板１０上においてバンプ１５が配された部分以外の領域を最大限に利用できるように、インダクタ１４ａの形状や配置を工夫している。そして、バンプ１５とインダクタ１４ａとを、平面視した際に互いに重なり合わない位置に配することで、ある程度基板面積に比較して大きなインダクタ１４ａを有する場合であっても、バンプ１５とインダクタ１４ａを一つの基板上に共存させることができる。これにより、本発明の半導体装置１は、更なる小型化に寄与するものとなる。
この半導体装置１においては、集積回路（ＩＣ）２が形成された半導体基板１０の表面に集積回路２の電極３およびパッシベーション膜４が形成されている。
【００１３】
半導体基板１０は、少なくとも表層が絶縁部（図示略）をなす基材１０ａの一面上に、例えば電極３としてＡｌパッドを設け、さらにその上にＳｉＮまたはＳｉＯ２等のパッシベーション膜４（不動態化による絶縁膜）を形成してなるものである。このパッシベーション膜４には、電極３と整合する位置に開口部４ａが設けられており、この開口部４ａを通して電極３が露出されている。パッシベーション膜４は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。
ここでは、スパイラル形状のインダクタ１４ａを有する第二導電層１４を、集積回路２と電気的に接続するための電極３が、半導体基板１０の表面の２箇所に設けられている。
【００１４】
第一絶縁樹脂層１１は、前記半導体基板１０の一面を覆うように配され、各電極３と整合する位置に形成された開口部１１ａを有する。第一絶縁樹脂層１１は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。
第一絶縁樹脂層１１は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部１１ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００１５】
第一導電層１２は、前記第一絶縁樹脂層１１上に配され、電極３とスパイラル形状のインダクタ１４ａとを電気的に接続する再導電層（アンダーパス）である。第一導電層１２の一端部は、開口部１１ａを介して第一絶縁樹脂層１１を貫通し、電極３と電気的に接続されている。また、第一導電層１２の他端部は、第二絶縁樹脂層１３の開口部１３ａと整合する位置まで延びている。
第一導電層１２の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第一導電層１２は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００１６】
第二絶縁樹脂層１３は、前記第一導電層１２上に配され、半導体基板１０の表面に沿う位置が開口部１２ａとは異なる位置に開口した開口部１３ａを有する。この開口部１３ａは、第二導電層１４の一端部に整合する位置に形成されている。
第二絶縁樹脂層１３は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜１０μｍである。第二絶縁樹脂層１３は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部１３ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００１７】
第二導電層１４は、第二絶縁樹脂層１３上に配され、その一部に誘導素子としてのインダクタ１４ａを有する。第二導電層１４の一端部は、開口部１３ａを介して第二絶縁樹脂層１３を貫通しており、第一導電層１２の端部と接続されている。一方、第二導電層１４の他端部は、バンプ１５と接続されている。
第二導電層１４の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第二導電層１４は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００１８】
バンプ１５は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。バンプ１５は、例えば、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により形成することができる。
【００１９】
上述したように、本発明では、インダクタ１４ａの形状や配置を工夫し、バンプ１５とインダクタ１４ａとを、平面視した際に互いに重なり合わないように配することで、ある程度基板面積に比較して大きなインダクタ１４ａを有する場合であっても、バンプ１５とインダクタ１４ａを一つの基板上に共存させることができる。これにより、本発明の半導体装置１は、更なる小型化に寄与するものとなる。
【００２０】
＜第二実施形態＞
図３は、本発明の半導体装置の第二実施形態を示す平面図である。
この半導体装置１Ｂ（１）では、インダクタ１４ｂが平面視で略十字形状をなし、その凸部が、隣接するバンプ１５間に位置するように配されている。具体的には、略正方形状をなす半導体基板１０の四隅にそれぞれバンプ１５が配されている。そして、インダクタ１４ｂは略十字形状をなすとともに、その凸部が隣接するバンプ１５間に位置するように、すなわち、インダクタ１４ｂの凹部分にそれぞれバンプ１５が位置するように配されている。
【００２１】
インダクタ１４ｂを略十字形状とし、その凸部を、隣接するバンプ１５間に配することで、ある程度基板面積に比較して大きなインダクタ１４ｂを有する場合であっても、バンプ１５とインダクタ１４ｂを一つの基板上に共存させることができる。これにより、半導体装置１は、更なる小型化に寄与するものとなる。
【００２２】
＜第三実施形態＞
図４は、本発明の半導体装置の第三実施形態を示す平面図である。
この半導体装置１Ｃ（１）では、前記インダクタ１４ｃが平面視で略長方形状をなし、前記バンプ１５と重なり合わないように、かつ、前記半導体基板１０の一端部から他端部までを占めるように配されている。具体的には、略正方形状をなす半導体基板１０の四隅と、相対する２辺の中央部とに、それぞれバンプ１５が配されている。そして、インダクタ１４ｃは略長方形状をなすとともに、その長辺方向が、半導体基板１０の他の相対する２辺において一辺から他辺まで亘るように配されている。
【００２３】
インダクタ１４ｃを略長方形状とし、バンプ１５と重なり合わないように、かつ、半導体基板１０の一端部から他端部までを占めるように配することで、ある程度基板面積に比較して大きなインダクタ１４ｃを有する場合であっても、バンプ１５とインダクタ１４ｃを一つの基板上に共存させることができる。これにより、本発明の半導体装置１は、更なる小型化に寄与するものとなる。
【００２４】
＜第四実施形態＞
図５は、本発明の半導体装置の第四実施形態を示す平面図である。
この半導体装置１Ｄ（１）では、前記インダクタ１４ｄが平面視で多角形状をなし、該インダクタ１４ｄをなす第二導電層１４を、前記バンプ１５の近傍において斜めに配している。具体的には、略正方形状をなす半導体基板１０の四隅にそれぞれバンプ１５が配されている。そして、インダクタ１４ｄは略八角形状をなすとともに、バンプ１５の近傍において、その一辺が半導体基板１０に対して斜めになるように配している。
【００２５】
インダクタ１４ｄを多角形状とし、該インダクタ１４ｄをなす第二導電層１４を、前記バンプ１５の近傍において斜めに配することで、ある程度基板面積に比較して大きなインダクタ１４ｄを有する場合であっても、バンプ１５とインダクタ１４ｄを一つの基板上に共存させることができる。これにより、本発明の半導体装置１は、更なる小型化に寄与するものとなる。
【００２６】
以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
例えば、上述した実施形態では、インダクタとして、スパイラル形状のインダクタを例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、ソレノイド形状や、メアンダ形状、つづら折形状のインダクタでもよい。
また、上述した説明では、半導体基板上のインダクタ１つに対応する部分のみを図示したが、本発明は、複数の誘導素子を備えた半導体装置に適用することもできる。
【産業上の利用可能性】
【００２７】
本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。
【図面の簡単な説明】
【００２８】
【図１】本発明に係る半導体装置の一例を示す断面図。
【図２】図１に示す半導体装置の平面図。
【図３】本発明に係る半導体装置の他の一例を示す平面図。
【図４】本発明に係る半導体装置の他の一例を示す平面図。
【図５】本発明に係る半導体装置の他の一例を示す平面図。
【図６】従来の半導体装置の一例を示す断面図。
【図７】インダクタの形状の一例を示す平面図。
【図８】従来の半導体装置の一例を示す平面図。
【図９】従来の半導体装置の一例を示す平面図。
【符号の説明】
【００２９】
１（１Ａ〜１Ｄ）  半導体装置、１０  半導体基板、２  集積回路、３  電極、１１  第一絶縁樹脂層、１２  第一導電層、１３  第二絶縁樹脂層、１４  第二導電層、１４ａ〜１４ｄ  インダクタとして機能する部位［インダクタ（部）、誘導素子］、１５  バンプ。
【図１】
2009267212.tif 000003
【図２】
2009267212.tif 000004
【図３】
2009267212.tif 000005
【図４】
2009267212.tif 000006
【図５】
2009267212.tif 000007
【図６】
2009267212.tif 000008
【図７】
2009267212.tif 000009
【図８】
2009267212.tif 000010
【図９】
2009267212.tif 000011