(57)【要約】【課題】近年、半導体装置の薄型化に伴い、封止される封止体の厚さも薄くなってきている。モールド金型には、樹脂の充填性を向上させるために、キャビティ内の空気を外部に排出するためのエアベントが設けられているが、半導体装置の薄型化に伴い、このエアベントも小さくなっている。そのため、このエアベント部に樹脂が詰まり易くなった。この結果、形成される封止体に未充填領域（欠け領域）が形成されて、製品不良と成る可能性が高くなってきている【解決手段】本発明は、配線基板上の半導体チップを封止したほぼ矩形のレジン封止領域の金型のエア・ベント部に対応する角部の外部近傍を、光学系を用いて反射光により観測することにより、レジン充填状態を観測するに際して、前記外部近傍に金属パターンを含む検出パターン部を設けておくものである。【選択図】図１７
2009206328.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）配線基板のデバイス取り付け面上の平面形状がほぼ矩形のレジン封止領域となるべき部分の内部に、半導体チップを固定する工程；
（ｂ）レジン封止装置内において、金型を用いて前記半導体チップをレジンにより封止する工程；
（ｃ）前記配線基板の前記デバイス取り付け面上の前記金型のエア・ベント部に対応する前記レジン封止領域の角部の外部近傍を、光学系を用いて反射光により観測することにより、レジン充填状態を観測する工程、
ここで、前記工程（ｃ）は、前記レジン封止領域の前記角部の前記外部近傍に設けられた金属パターンを含む検出パターン部を観測することによって行われる。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記工程（ｃ）のレジン充填状態の観測は、前記レジン封止領域の前記角部の前記外部近傍に設けられた前記検出パターン部を、前記レジン封止装置内に設けられた光学系を用いて反射光により観測することによって実行される。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記金属パターンは、ソルダー・レジスト膜に覆われている。
【請求項４】
請求項１記載の半導体装置の製造方法において、前記金属パターンは、複数の図形に分割されている。
【請求項５】
請求項１記載の半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のソルダー・レジスト膜の開口部内にある。
【請求項６】
請求項１記載の半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のソルダー・レジスト膜上にある。
【請求項７】
請求項１記載の半導体装置の製造方法において、前記金属パターンは、銅を主要な成分とする内層金属層と金を主要な成分とする外層金属層を有する。
【請求項８】
請求項１記載の半導体装置の製造方法において、前記金属パターンは、銅を主要な成分とする膜からなる。
【請求項９】
請求項１記載の半導体装置の製造方法において、前記配線基板の前記デバイス取り付け面上の前記レジン封止領域の外部周辺には多数のランド・パターンが形成されている。
【請求項１０】
請求項１記載の半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のランド・パターンと同一の配線層で形成されている。
【請求項１１】
請求項１記載の半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のランド・パターンとは別の配線層で形成されている。
【請求項１２】
請求項１記載の半導体装置の製造方法において、前記配線基板は多層配線基板である。
【請求項１３】
請求項１記載の半導体装置の製造方法において、前記配線基板は有機配線基板である。
【請求項１４】
請求項１記載の半導体装置の製造方法において、前記配線基板は有機多層配線基板である。
【請求項１５】
請求項１記載の半導体装置の製造方法において、前記半導体装置は、ＰｏＰ型デバイスの下部パッケージである。
【請求項１６】
請求項１記載の半導体装置の製造方法において、前記半導体装置は、ＰｏＰ型デバイスの下部パッケージであり、前記配線基板の前記デバイス取り付け面上の前記レジン封止領域の外部周辺には、前記ＰｏＰ型デバイスの上部パッケージをバンプ電極を介して取り付けるための多数のランド・パターンが形成されている。
【請求項１７】
以下を含む半導体装置：
（ａ）第１のデバイス取り付け面を有する第１の配線基板；
（ｂ）前記第１のデバイス取り付け面上に固定された第１の半導体チップ；
（ｃ）前記第１のデバイス取り付け面上において、前記第１の半導体チップを封止した平面形状がほぼ矩形のレジン封止領域；
（ｄ）前記第１のデバイス取り付け面上の前記レジン封止領域の角部の外部近傍に設けられた金属パターンを含む検出パターン部；
（ｅ）前記第１のデバイス取り付け面上の前記レジン封止領域の外部周辺に設けられた多数のランド・パターン；
（ｆ）前記多数のランド・パターン上のバンプ電極を介して取り付けられた第２のデバイス取り付け面を有する第２の配線基板；
（ｇ）前記第２のデバイス取り付け面上に固定された第２の半導体チップ。
【請求項１８】
請求項１７記載の半導体装置において、前記金属パターンは、ソルダー・レジスト膜に覆われている。
【請求項１９】
請求項１７記載の半導体装置において、前記金属パターンは、複数の図形に分割されている。
【請求項２０】
請求項１７記載の半導体装置において、前記金属パターンは、前記第１の配線基板の前記第１のデバイス取り付け面上のソルダー・レジスト膜の開口部内にある。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置（または半導体集積回路装置、以下同じ）および半導体装置の製造方法に関し、特に、レジン封止型半導体装置または半導体装置のレジン封止工程に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開平成１１−２３８７４５号公報（特許文献１）には、有機配線基板等のインターポーザ（Ｉｎｔｅｒｐｏｓｅｒ）のデバイス取り付け面へフリップ・チップ・ボンディング（Ｆｌｉｐ  Ｃｈｉｐ  Ｂｏｎｄｉｎｇ）するＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）の組み立て方法が開示されている。そこには、チップの下面（デバイス面）とインターポーザのデバイス取り付け面との間に、アンダーフィル・レジンを注入して封止する際に、フィレット形成の状態をモニタする方法が示されている。すなわち、インターポーザのデバイス取り付け面のチップの各辺の外延部に、チップの辺と直行する方向に平行で長さが異なるダミー配線パターンを形成しておき、それが、どの程度までアンダーフィル・レジンに覆われるかを見てフィレットの形成状況を判断するものである。
【０００３】
日本特開２００７−１２３４５４号公報（特許文献２）または米国特許公開２００７−００９６２８７号公報（特許文献３）には、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）方式の半導体デバイスの上段パッケージ技術に関して、フィルム型インターポーザのデバイス取り付け面にチップをフリップ・チップ・ボンディングする技術が開示されている。そこには、フィルム型インターポーザの剛性を高めるために、チップの対向する一対の辺の外延部にあたるフィルム型インターポーザのデバイス取り付け面にダミー配線パターンを形成することが示されている。
【０００４】
【特許文献１】特開平１１−２３８７４５号公報
【特許文献２】特開２００７−１２３４５４号公報
【特許文献３】米国特許公開２００７−００９６２８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
最近の基板タイプ製品（一般に多層の有機配線基板等の上にチップを固定して、その上からレジンで半導体装置）等の金型による樹脂封止に関して、本願発明者らが検討したところによると、以下のような問題があることが明らかとなった。
【０００６】
近年、半導体装置の薄型化に伴い、封止される封止体の厚さも薄くなってきている。モールド金型には、樹脂の充填性を向上させるために、キャビティ内の空気を外部に排出するためのエアベントが設けられているが、半導体装置の薄型化に伴い、このエアベントも小さくなっている。そのため、このエアベント部に樹脂が詰まり易くなった。この結果、形成される封止体に未充填領域（欠け領域）が形成されて、製品不良と成る可能性が高くなってきている（未充填となる製品は、封止領域の角部まで樹脂の充填圧が掛からないことを意味し、この付近において、樹脂に微細なボイドが形成された状態となる）。これにより、封止体の内部に水分が浸入し易くなり、半導体装置の信頼性が低下する恐れがある。そこで、未充填不良の有無を検査する必要がある。しかし、基板タイプ製品ではリードフレーム・タイプ製品と異なり、基板が不透明なため透過方式による光学的な検査は適用できないという問題がある。
【０００７】
本発明の目的は、信頼性の高い半導体装置を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、本発明は、配線基板上の半導体チップを封止したほぼ矩形のレジン封止領域の金型のエア・ベント部に対応する角部の外部近傍を、光学系を用いて反射光により観測することにより、レジン充填状態を観測するに際して、前記外部近傍に金属パターンを含む検出パターン部を設けておくものである。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１２】
すなわち、配線基板上の半導体チップを封止したほぼ矩形のレジン封止領域の金型のエア・ベント部に対応する角部の外部近傍に、あらかじめ設けておいた金属パターンを含む検出パターン部を、レジン封止の後、光学系を用いて反射光により観測してレジン充填状態を確認するので、大量にレジン未充填製品を作りこむ可能性を低減することができる。
【発明を実施するための最良の形態】
【００１３】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１４】
１．以下の工程を含む半導体装置の製造方法：
（ａ）配線基板のデバイス取り付け面上の平面形状がほぼ矩形のレジン封止領域となるべき部分の内部に、半導体チップを固定する工程；
（ｂ）レジン封止装置内において、金型を用いて前記半導体チップをレジンにより封止する工程；
（ｃ）前記配線基板の前記デバイス取り付け面上のエア・ベント部に対応する前記レジン封止領域の前記金型の角部の外部近傍を、光学系を用いて反射光により観測することにより、レジン充填状態を観測する工程、
ここで、前記工程（ｃ）は、前記レジン封止領域の前記角部の前記外部近傍に設けられた金属パターンを含む検出パターン部を観測することによって行われる。
【００１５】
２．請求項１記載の半導体装置の製造方法において、前記工程（ｃ）のレジン充填状態の観測は、前記レジン封止領域の前記角部の前記外部近傍に設けられた前記検出パターン部を、前記レジン封止装置内に設けられた光学系を用いて反射光により観測することによって実行される。
【００１６】
３．請求項１または２記載の半導体装置の製造方法において、前記金属パターンは、ソルダー・レジスト膜に覆われている。
【００１７】
４．請求項１記載の半導体装置の製造方法において、前記金属パターンは、複数の図形に分割されている。
【００１８】
５．請求項１、２、および４記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のソルダー・レジスト膜の開口部内にある。
【００１９】
６．請求項１，２、および４記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のソルダー・レジスト膜上にある。
【００２０】
７．請求項１、２、および４から６記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、銅を主要な成分とする内層金属層と金を主要な成分とする外層金属層を有する。
【００２１】
８．請求項１から４、および６記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、銅を主要な成分とする膜からなる。
【００２２】
９．請求項１から８記載のいずれか一つの半導体装置の製造方法において、前記配線基板の前記デバイス取り付け面上の前記レジン封止領域の外部周辺には多数のランド・パターンが形成されている。
【００２３】
１０．請求項１から９記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のランド・パターンと同一の配線層で形成されている。
【００２４】
１１．請求項１から９記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のランド・パターンとは別の配線層で形成されている。
【００２５】
１２．請求項１から１１記載のいずれか一つの半導体装置の製造方法において、前記配線基板は多層配線基板である。
【００２６】
１３．請求項１から１１記載のいずれか一つの半導体装置の製造方法において、前記配線基板は有機配線基板である。
【００２７】
１４．請求項１から１１記載のいずれか一つの半導体装置の製造方法において、前記配線基板は有機多層配線基板である。
【００２８】
１５．請求項１から１４記載のいずれか一つの半導体装置の製造方法において、前記半導体装置は、ＰｏＰ型デバイスの下部パッケージである。
【００２９】
１６．請求項１から１４記載のいずれか一つの半導体装置の製造方法において、前記半導体装置は、ＰｏＰ型デバイスの下部パッケージであり、前記配線基板の前記デバイス取り付け面上の前記レジン封止領域の外部周辺には、前記ＰｏＰ型デバイスの上部パッケージをバンプ電極を介して取り付けるための多数のランド・パターンが形成されている。
【００３０】
１７．請求項１から１６記載のいずれか一つの半導体装置の製造方法において、前記半導体チップはワイヤ・ボンディングにより、前記配線基板の前記デバイス取り付け面上のリードと接続されている。
【００３１】
１８．請求項１から１６記載のいずれか一つの半導体装置の製造方法において、前記半導体チップはフリップ・チップ・ボンディングにより、前記配線基板の前記デバイス取り付け面に固定されている。
【００３２】
１９．以下を含む半導体装置：
（ａ）第１のデバイス取り付け面を有する第１の配線基板；
（ｂ）前記第１のデバイス取り付け面上に固定された第１の半導体チップ；
（ｃ）前記第１のデバイス取り付け面上において、前記第１の半導体チップを封止した平面形状がほぼ矩形のレジン封止領域；
（ｄ）前記第１のデバイス取り付け面上の前記レジン封止領域の角部の外部近傍に設けられた金属パターンを含む検出パターン部；
（ｅ）前記第１のデバイス取り付け面上の前記レジン封止領域の外部周辺に設けられた多数のランド・パターン；
（ｆ）前記多数のランド・パターン上のバンプ電極を介して取り付けられた第２のデバイス取り付け面を有する第２の配線基板；
（ｇ）前記第２のデバイス取り付け面上に固定された第２の半導体チップ。
【００３３】
２０．請求項１９記載の半導体装置において、前記金属パターンは、ソルダー・レジスト膜に覆われている。
【００３４】
２１．請求項１９または２０記載の半導体装置において、前記金属パターンは、複数の図形に分割されている。
【００３５】
２２．請求項１９から２１記載のいずれか一つの半導体装置において、前記金属パターンは、前記第１の配線基板の前記第１のデバイス取り付け面上のソルダー・レジスト膜の開口部内にある。
【００３６】
２３．請求項１９または２１記載の半導体装置において、前記金属パターンは、前記第１の配線基板の前記第１のデバイス取り付け面上のソルダー・レジスト膜上にある。
【００３７】
２４．請求項１９、２１、２２および２３記載のいずれか一つの半導体装置において、前記金属パターンは、銅を主要な成分とする内層金属層と金を主要な成分とする外層金属層を有する。
【００３８】
２５．請求項１９から２１、および２３記載のいずれか一つの半導体装置において、前記金属パターンは、銅を主要な成分とする膜からなる。
【００３９】
２６．請求項１９から２１記載のいずれか一つの半導体装置において、前記金属パターンは、前記ランド・パターンと同一の配線層で形成されている。
【００４０】
２７．請求項１９から２１記載のいずれか一つの半導体装置において、前記金属パターンは、前記ランド・パターンとは別の配線層で形成されている。
【００４１】
２８．請求項１９から２７記載のいずれか一つの半導体装置において、前記第１の配線基板は多層配線基板である。
【００４２】
２９．請求項１９から２７記載のいずれか一つの半導体装置において、前記第１の配線基板は有機配線基板である。
【００４３】
３０．請求項１９から２７記載のいずれか一つの半導体装置において、前記第１の配線基板は有機多層配線基板である。
【００４４】
３１．請求項１９から３０記載のいずれか一つの半導体装置において、前記半導体チップはワイヤ・ボンディングにより、前記第１の配線基板の前記第１のデバイス取り付け面上のリードと接続されている。
【００４５】
３２．請求項１９から３０記載のいずれか一つの半導体装置において、前記半導体チップはフリップ・チップ・ボンディングにより、前記第１の配線基板の前記第１のデバイス取り付け面に固定されている。
【００４６】
３３．以下の工程を含む半導体装置の製造方法：
（ａ）配線基板のデバイス取り付け面にマトリクス状に設けられた複数の単位デバイス領域の各々に、半導体チップを固定する工程；
（ｂ）レジン封止装置内において、金型を用いてレジンにより封止することにより、前記複数の単位デバイス領域の各々の内部領域において、前記半導体チップを封止したレジン封止領域を形成する工程；
（ｃ）前記レジン封止装置内において、前記配線基板の前記デバイス取り付け面の前記金型のエア・ベント部に対応する前記レジン封止領域の周辺部分を、前記レジン封止装置内に設けられた光学系を用いて反射光により観測することにより、レジン充填状態を観測する工程。
【００４７】
３４．請求項３３記載の半導体装置の製造方法において、前記配線基板は多層配線基板である。
【００４８】
３５．請求項３３記載の半導体装置の製造方法において、前記配線基板は有機配線基板である。
【００４９】
３６．請求項３３記載の半導体装置の製造方法において、前記配線基板は有機多層配線基板である。
【００５０】
３７．請求項３３から３６記載のいずれか一つの半導体装置の製造方法において、前記レジン封止領域は平面形状が、ほぼ矩形である。
【００５１】
３８．請求項３３から３６記載のいずれか一つの半導体装置の製造方法において、前記レジン封止領域は平面的に見て、ほぼ矩形であり、前記レジン封止領域の角部近傍の前記配線基板の前記デバイス取り付け面には、金属パターンを有する検出パターン部が設けられている。
【００５２】
３９．請求項３８記載の半導体装置の製造方法において、前記金属パターンは、ソルダー・レジスト膜に覆われている。
【００５３】
４０．請求項３３から３９記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、複数の図形に分割されている。
【００５４】
４１．請求項３３から３８および４０記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のソルダー・レジスト膜の開口部内にある。
【００５５】
４２．請求項３３から３８および４０記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のソルダー・レジスト膜上にある。
【００５６】
４３．請求項３３から３８、および４０および４２記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、銅を主要な成分とする内層金属層と金を主要な成分とする外層金属層を有する。
【００５７】
４４．請求項３３から４０、および４２記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、銅を主要な成分とする膜からなる。
【００５８】
４５．請求項３３から４４記載のいずれか一つの半導体装置の製造方法において、前記配線基板の前記デバイス取り付け面上の前記レジン封止領域の外部周辺には多数のランド・パターンが形成されている。
【００５９】
４６．請求項３８から４５記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のランド・パターンと同一の配線層で形成されている。
【００６０】
４７．請求項３８から４５記載のいずれか一つの半導体装置の製造方法において、前記金属パターンは、前記配線基板の前記デバイス取り付け面上のランド・パターンとは別の配線層で形成されている。
【００６１】
４８．請求項３３から４７記載のいずれか一つの半導体装置の製造方法において、前記半導体装置は、ＰｏＰ型デバイスの下部パッケージである。
【００６２】
４９．請求項３３から４７記載のいずれか一つの半導体装置の製造方法において、前記半導体装置は、ＰｏＰ型デバイスの下部パッケージであり、前記配線基板の前記デバイス取り付け面上の前記レジン封止領域の外部周辺には、前記ＰｏＰ型デバイスの上部パッケージをバンプ電極を介して取り付けるための多数のランド・パターンが形成されている。
【００６３】
５０．請求項３３から４９記載のいずれか一つの半導体装置の製造方法において、前記半導体チップはワイヤ・ボンディングにより、前記配線基板の前記デバイス取り付け面上のリードと接続されている。
【００６４】
５１．請求項３３から４９記載のいずれか一つの半導体装置の製造方法において、前記半導体チップはフリップ・チップ・ボンディングにより、前記配線基板の前記デバイス取り付け面に固定されている。
【００６５】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００６６】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、銅層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、銅、ニッケル等を主要な成分とする部材を含むものとする。
【００６７】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。まとえば、「矩形」または「ほぼ矩形」というときは、厳密な正方形又は長方形のみでなく、それらに類似したものを含む。たとえば、四隅を面取りした又は丸みを帯びさせた変形された正方形は矩形である。正方形を例にとれば、一般的に面取り等により、理想的正方形から除外された部分の面積が、前記理想的正方形の面積の１５％未満である場合は、変形された正方形は矩形である。
【００６８】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００６９】
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、ＳＯＩウエハ、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００７０】
６．「半導体チップ」というときは、一般的にはウエハ分割工程(ブレードダイシング、レーザダイシングその他のペレタイズ工程)後の半導体デバイス又は半導体集積回路を形成したダイ等を指す。ここでは主としてシリコン系のチップを、例にとって説明するが、GaAs系その他のデバイス・チップであってもよい。
【００７１】
７．「配線基板」というときは、一般的にはフレキシブル配線基板等を含む有機配線基板、セラミック配線基板、金属リードフレーム等の外、他のチップ、ウエハその他の薄膜状集積回路装置を指す。チップは配線基板上の単位デバイス領域内に設けられたダイ・ボンディング領域内に直接または他のチップを介して、ダイ・ボンディングされる。「多層配線基板」の「多層」とは、３層以上の配線層を有するものを言う。１枚のコア絶縁板の両面に配線層を形成したものは、単層基板である。「有機配線基板」とは、一部にグラス・ファイバのような無機物を多量に含んでいても、主要な構成が有機樹脂である場合を含む。たとえば、ガラス・エポキシ基板は、典型的な有機配線基板である。これと反対に、表面に有機物であるポリイミド系絶縁層を有するセラミック配線基板は、主要な構成がセラミックであるので、一般的に有機配線基板ではない。
【００７２】
８．本願で主に取り扱うトランスファー・モールド（または圧縮モールド）では、金型は上金型、中金型、および下金型が閉じたときにできる空間にできた各種の空間領域を用いてレジンを溶融、転送（移動）、注入（充填）、キュアー進行（圧縮モールドの場合は文字通りの意味での溶融、転送、注入はない）によって、レジン封止物を形成する。この過程を説明する際、前記各種の空間領域、すなわち、レジンタブレットを収容するポット部、このポット部に対向して設けられたカル(Cull)部、カル部とキャビティ部をつなぐランナー部、ランナー部とキャビティ部の境界領域に形成されたゲート等の金型に関する部分と、封止レジンによる封止体（配線基板上の領域を含む）のそれらに対応する部分の間で参照番号を共用する場合がある。なお、封止技術においては、金型の金属部分が意味を持つのではなく、その空隙部に意味があるので、図に表示する場合に、一部で、金型の金属部分を省略して、充填部材のみを明示する場合がある。
【００７３】
９．トップゲート型の金型とは、一般にキャビティの端部（パーティング面に沿って）にあるゲート部をキャビティの内部領域の上部（天井）に配置したものである。
【００７４】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００７５】
１．本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）を使用したＰｏＰ型半導体装置の説明（主に図１及び図２）
図１は本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）を使用したＰｏＰ型半導体装置の上下パッケージ積層前の状態を示すパッケージ断面図である。図２は本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）を使用したＰｏＰ型半導体装置の上下パッケージ積層後の状態を示すパッケージ断面図である。これらに基づいて本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）を使用したＰｏＰ型半導体装置を説明する。
【００７６】
図１又は図２に示すように、ＰｏＰ型半導体装置１７では、まず、主に大容量メモリ素子等のメモリ系のデバイス１２ａ，１２ｂを搭載した上部ＢＧＡパッケージ１６（トップ・パッケージ）と主にＳＯＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）デバイス、マイクロ・コンピュータ等のロジック系デバイス２を搭載した下部ＢＧＡパッケージ６を個々に製造して、電気的テスト等も可能な部分を済ませる。その後、上部ＢＧＡパッケージ１６が下部ＢＧＡパッケージ６上にバンプ電極１５を介して搭載される。通常、この上部ＢＧＡパッケージ１６の搭載工程は、セット・メーカで実施される。なお、システムの必要に応じて、上部ＢＧＡパッケージ１６にロジック系デバイスを搭載してもよいし、下部ＢＧＡパッケージ６にメモリ系のデバイスを搭載してもよい。また、チップの搭載方法は、ワイヤ・ボンディングによるもののほか、フリップ・チップ・ボンディングによるものでもよい。また、上部ＢＧＡパッケージ１６または下部ＢＧＡパッケージ６において、チップを積層してもよいし、単層であってもよい。また、バンプ電極は通常、鉛フリー半田ボールが使用されるが、必要に応じて、金系その他のボールであってもよい。以下、上部ＢＧＡパッケージ１６および下部ＢＧＡパッケージ６の製造工程の概要を説明する。また、配線基板は通常、配線層が４層から８層程度の有機多層配線基板が使われるが、単層配線基板でもよいし、有機基板以外の基板であってもよい。
【００７７】
下部ＢＧＡパッケージ６は通常、まず、ガラス・エポキシ基板、ガラス・エポキシ基板ベースのビルトアップ基板等の有機多層配線基板１のデバイス取り付け面１ａ（配線基板の第１の主面）に接着剤層を介して、たとえば、ロジック系半導体集積回路チップ２（第１の半導体チップ）をそのデバイス面（チップの第１の主面）を上にして、固定する。その後、金ワイヤ３（金を主要な成分とするボンディング・ワイヤ、以下同じ）でチップ２のデバイス面上のアルミニウム膜（アルミニウムを主要な成分とする膜、以下同じ）等からなるボンディング・パッドと有機多層配線基板１（第１の配線基板）のデバイス取り付け面１ａ（第１のデバイス取り付け面）上のリード間を接続する。その後、エポキシ系レジン等でチップ２を封止してレジン封止領域４（レジン封止体）を形成する。更に、有機多層配線基板１の第２の主面上のランド部に半田ボール等のバンプ電極５をマウントする。
【００７８】
一方、上部ＢＧＡパッケージ１６においては、まず、下側のチップ１２ａを有機多層配線基板１１（第２の配線基板）のデバイス取り付け面１１ａ（第２のデバイス取り付け面）に接着剤層を介して固定する。その後、上側チップ１２ｂをスペーサや接着剤層を介して固定する。そして、金ワイヤ１３でチップ１２ａ、１２ｂ（第２の半導体チップ）のデバイス面上のアルミニウム膜等からなるボンディング・パッドと有機多層配線基板１１のデバイス取り付け面１１ａ上のリード間を接続する。また、必要に応じて、チップ１２ａ、１２ｂ間でのワイヤ・ボンディング接続を行う。次に、エポキシ系レジン等でチップ１２ａ、１２ｂを封止してレジン封止領域１４（レジン封止体）を形成する。更に、有機多層配線基板１１の第２の主面上のランド部に半田ボール等のバンプ電極１５をマウントする。
【００７９】
２．本願の一実施の形態の半導体装置構造および半導体装置の製造方法の概要の説明（主に図３から図１２）
図３は本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の上面図である。図４は本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造途中（半導体チップ封止前）の上面図である。図５は本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造途中（半導体チップ封止後、基板分割前）の上面図である。図６は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（半導体チップのマウント前）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。図７は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（ペースト塗布工程）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。図８は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（半導体チップ接着工程）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。図９は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（ワイヤボンディング工程）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。図１０は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（封止工程途中）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。図１１は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（封止工程途中）を示すデバイス要部（図３のＣに対応および図１６のＶ−Ａ’断面に対応）断面図である。図１２は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（封止工程完了後）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。これらに基づいて、本願の一実施の形態の半導体装置構造および半導体装置の製造方法の概要を説明する。まず、ＰｏＰ型半導体装置の下部パッケージ６（またはボトム・パッケージ）の構造および組み立て工程の概要を説明する。
【００８０】
図３に示すように、ＰｏＰ型半導体装置の下部パッケージ６は配線基板１上に設けられた中央の半導体チップ２、それを封止するレジン封止領域４、およびその周辺外部の多数のランド部７を主要な構成要素とする。図４に示すように、通常、ＰｏＰ型半導体装置の下部パッケージ６（単位デバイス領域）は多数個同時に大きな配線基板１上にマトリクス上に配置されて、作られる。まず、配線基板１の表面１ａに半導体チップ２がマウントされる。次に、図５に示すように、半導体チップ２を含む周辺領域すなわちレジン封止領域４がレジンで封止される。その後、配線基板１の裏面に半田ボールが取り付けられる。その後、スクライブ・ラインＸ，Ｙに沿って、回転ブレード等により、基板ダイシングを実施することにより、個々の単位デバイス領域６に分割する。次に、図３のレジン封止領域４の角部Ｃ（デバイス要部）のＡ−Ａ’断面等を例にとり、有機多層配線基板１すなわちインターポーザ（Ｉｎｔｅｒｐｏｓｅｒ）の断面構造およびＰｏＰ型半導体装置の下部パッケージの組み立てプロセスを説明する。
【００８１】
図６に示すように、たとえば、両面に銅箔２３，２４が貼り付けられたガラス・エポキシ・コア基板２１にドリル等により、貫通ビア２２を形成し、貫通ビア２２の内面に銅をメッキする。次に、ガラス・エポキシ・コア基板２１の両面にドライ・フィルム・レジストを貼り付け、通常のリソグラフィによりパターニングする。パターニングされたドライ・フィルム・レジストをマスクとして、銅箔２３，２４をエッチングする。
【００８２】
次に、たとえば、エポキシ系絶縁フィルム２５をガラス・エポキシ・コア基板２１の両側に貼り付ける。次に、非貫通ビア４０等をレーザ等により形成する。続いて、配線基板の両面の全面に無電解メッキにより銅膜を形成する。再び、ドライ・フィルム・レジストを貼り付け、通常のリソグラフィによりパターニングする。パターニングされたドライ・フィルム・レジストが存在する状態で、銅膜上に銅の電解メッキを施すことにより厚い追加的なメッキ層を形成する。ドライ・フィルム・レジストを除去して、下層の銅層をエッチングで取り除くと、中間の配線層３３，３５等が形成される。
【００８３】
同様に、エポキシ系絶縁フィルム２６，２７を配線基板１の両側に貼り付ける。次に、非貫通ビア３９等をレーザ等により形成する。続いて、配線基板の両面の全面に無電解メッキにより銅膜を形成する。再び、ドライ・フィルム・レジストを貼り付け、通常のリソグラフィによりパターニングする。パターニングされたドライ・フィルム・レジストが存在する状態で、銅膜上に銅の電解メッキを施すことにより厚い追加的なメッキ層を形成する。ドライ・フィルム・レジストを除去して、下層の銅層をエッチングで取り除くと、上層の配線層３６，４２、検出パターン部３１等が形成される。
【００８４】
次に、両面にソルダー・レジスト膜を形成し、通常のリソグラフィによりパターニングし、配線基板１の裏面のランド部３２、表面のランド部７、およびリード部３８等の部分を開口する。この状態で、順にニッケル、金等（表面が金となる）がメッキされ、裏面のランド部３２、表面のランド部７、およびリード部３８等の表面にメッキ層３７が形成される。これで、配線基板１が完成したことになる。
【００８５】
次に、図７に示すように、配線基板１の表面の半導体チップ２を固定すべき部分に接着剤等の接着部材４５を塗布する。続いて、図８に示すように、ボンディング・パッド４６を有する半導体チップ２を固着する。更に、図９に示すように、ボンディング・パッド４６とリード部３８をボンディング・ワイヤで連結する。次に、この状態の配線基板１を封止装置のプレス部に導入し、図１０（図３及び図１６のＡ−Ａ’断面に当たる）に示すように中金型等の金型１３３（下金型等は、図を見やすくするため無視する）を閉じる。ここで、レジン封止領域４（金型１３３のキャビティ部）に封止レジン１２７を充填する。ここで、検出パターン部３１の上方には金型のエア・ベント部１３５があるのがわかる。一方、同一のタイミングでの図３及び図１６のＶ−Ａ’断面に当たるのが図１１である。ここでは、断面が金型のエア・ベント部１３５に沿ってとられている。
【００８６】
レジン封止領域４が完成すると、図１２に示すように、配線基板１の裏面のランド部に半田ボール５（バンプ電極）がマウントされる。この後、ダイシングにより、配線基板１が個々の単位デバイス領域に分割される。
【００８７】
３．本願の一実施の形態の半導体装置の基板構造の他の例の説明（主に図１３）
配線基板１は、セクション２に説明したものばかりではなく、種々の形式のものが、適用できる。以下の２セクションでは、特に、検出パターン部３１の形態について、配線基板１の他の例を示す。この例は、基板の製造プロセス上、検出パターン部３１の銅パターン上に自動的に金メッキがされるので、反射率が高く、且つ露出しているので、光学的検出感度は向上する。更に、製造上コストも比較的低い。
【００８８】
図１３は本願の一実施の形態（検出パターンがソルダー・レジストの開口部にある例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（半導体チップのマウント前）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。これに基づいて、本願の一実施の形態の半導体装置の基板構造の他の例を説明する。
【００８９】
図１３に示すように、このセクションの例は、検出パターン部３１上のソルダー・レジストが除去されている。その結果、金属パターンが表面に露出されている。また、ランド部７等への金メッキ等の際に、金属パターン上にも、同メッキ層が形成される。したがって、メッキ層がないときに比べて、金属パターンの反射率が向上する。反射率が向上した分、背景とのコントラストが向上するので、検出が容易になる。しかし、反面、上部ＢＧＡパッケージ１６を搭載する際の位置検出パターン等との干渉を考慮する必要がある。
【００９０】
４．本願の一実施の形態の半導体装置の基板構造の更に他の例の説明（主に図１４）
図１４は本願の一実施の形態（検出パターン部３１の金属パターンがソルダー・レジスト４１の上にある例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（半導体チップのマウント前）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。これに基づいて、本願の一実施の形態の半導体装置の基板構造の更に他の例を説明する。
【００９１】
図１４に示すように、このセクションの例は、セクション２の例で、図６の状態で、ソルダー・レジスト４１の上に更にたとえば銅パターン（他の金属パターンでもよい）を形成して作られる。この銅パターン上には、上層配線層３６と同様に、金等のメッキ層を形成してもよい。この形態の特徴は、上層配線層３６と異なるステップで検出パターン部３１を形成できるので、検出の目的に最適化したプロセスを適用することが容易である。ただし、プロセスはその分、複雑になる。また、検出パターンを銅膜で形成する場合は、酸化による反射率の変化に留意する必要がある。金等のメッキ層を形成すればこの問題は解消する。
【００９２】
５．本願の一実施の形態の半導体装置の製造方法のレジン充填状態検出等の詳細説明（主に図１５から図１９および図３２）
図１５は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせが正常な場合のレジン充填直前）を示すデバイス要部（図３のＣに対応）上面図である。図１６は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせが正常な場合のレジン充填時）を示すデバイス要部（図３のＣに対応）上面図である。図１７は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせが正常な場合のエア・ベントからのオーバフロー開始）を示すデバイス要部（図３のＣに対応）上面図である。図１８は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせが正常な場合のエア・ベントからのオーバフロー進展）を示すデバイス要部（図３のＣに対応）上面図である。図１９は本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせがずれている場合のエア・ベントからのオーバフロー進展）を示すデバイス要部（図３のＣに対応）上面図である。図３２は本願の一実施の形態の半導体装置の概略寸法の関係を示すデバイス要部（図３のＣに対応）上面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法のレジン充填状態検出の詳細を説明する。
【００９３】
先ずはじめに、以下の説明の理解を容易にするために、封止領域４の角部Ｃ又はその外部近傍（封止領域４の周辺部分）の具体的寸法の一例を示すとともに、各部の働きを説明する。図３２に示すように、封止領域４の角部Ｃには、封止領域４の外部に向けて、金型１３３（図１０）のエア・ベント部１３５がＹ字状に設けられている（図においてはその正射影を破線で示す）。このエア・ベント幅Ｗｖは、たとえば１５０マイクロ・メートル程度である。このエア・ベント部１３５の周辺には多数のランド部７が周期的に配置されている。このランド幅Ｄｐは３５０マイクロ・メートル程度である。ランド部７の間隔、すなわちランド間隔Ｗｉは３００マイクロ・メートル程度である。一方、検出パターン部３１の全幅、すなわち、検出パターン全幅Ｗａは４８２マイクロ・メートル程度である。また、検出パターン部３１の全長、すなわち、検出パターン全長Ｌｄは５００マイクロ・メートル程度である。検出パターン部３１を構成する金属パターンは２種類に分類され、エア・ベント部１３５と重なるように設けられた未充填検出用金属パターン３１ａと、エア・ベント部１３５から少しだけずれるように設けられた位置ずれ検出用金属パターン３１ｂとがある。金属パターン３１ａ、３１ｂは、たとえば、一辺が１０７マイクロ・メートル程度の正方形形状をしており、相互の間隔は、たとえば１８マイクロ・メートル程度である。なお、三角形のものは、正方形のものを２分割したものである。この未充填検出用金属パターン群の幅、すなわち、未充填検出用金属パターン列幅Ｗｂは、たとえば２３２マイクロ・メートル程度である。検出パターン部３１の全幅および検出パターン部３１の全長ともに、ランド部の径よりも大きいことが望ましい。これは、比較的定番率の光学系の仕様により、検査時間が短縮できるからである。なお、画像処理等を高速化できるのであれば、ランド部の径よりも、検出パターン部３１の全幅および検出パターン部３１の全長のいずれか一つが小さいか、両方とも小さいものを用いてもよい。
【００９４】
このように、検出パターン部３１を構成する未充填検出用金属パターン３１ａ（位置ずれ検出用金属パターン３１ｂ）を複数の類似の図形に分割すると、個々の図形の数を光学的に計数することで、容易に正常又は異常を判定することはできる。また、位置ずれ検出用金属パターン３１ｂを線対称に配置したので、ずれの方向も同時に検出することができる。そのため、条件の修正が自動又は半自動でスムースに行えるメリットがある。しかし、未充填検出用金属パターン３１ａは一体のものでも形状（たとえば、一体の金属領域の抜きパターンで検出パターンを構成する）を工夫するか、画像処理等を工夫（光学的に反射光量の総量を観測する）すれば同様の効果を得ることができることは言うまでもない。
【００９５】
次に、図１５から図１９に基づいて、具体的充填ステップ又は充填状態について説明する。比較的良好に調整されたモールド・プロセスでは、図１５に示すような充填状態を経過するものと見ることができる。すなわち、レジン１２７が充填されるべきレジン封止領域４（金型１３３のキャビティ部に相当する）のコーナ部１２７ａがまだ充填されていない状態である。この状態で、レジン充填ステップが停止したとすると、これは明らかにレジン未充填不良である。このときは、当然、検出パターン部３１上にはレジン１２７は到達していない。
【００９６】
図１６はレジン充填の次の段階を示す。この状態は１００％充填状態で、一応、封止レジン１２７が封止すべきレジン封止領域４を完全に充填した状態である。しかし、この状態では、各部分に十分圧力がかかったとは言えず、また、場所によっては未充填の部分もあると考えられる。すなわち、この状態で、レジン充填ステップが停止したとすると、この部分レジンは１００％重点後に十分圧力がかからないため、十分緻密なものになっていないので、出来上がった封止体４は一部多孔質で脆弱な構造を内包しており、信頼性の低いものとなる恐れがある。
【００９７】
図１７はレジン充填の次の段階を示す。この状態は１００％充填状態を超えて、エア・ベント部１３５からレジン１２７があふれ出し、ベント部レジン片１２７ｖの形成を開始した段階である。このとき、未充填検出用金属パターン３１ａのいくつかはベント部レジン片１２７ｖに覆われることとなる。この状態で、レジン充填ステップが停止したとしても、これは正常な状態に入ったといえる。すなわち、通常はこの状態以降に、レジン充填ステップが停止される。この場合、ベント部レジン片１２７ｖは微細（１ミリ・メートル以下程度）であり、ほとんど問題とならない。
【００９８】
図１８はレジン充填が更に進んだ段階を示す。ここでは、ベント部レジン片１２７ｖは未充填検出用金属パターン３１ａのすべてを埋めて、更に、エア・ベント部１３５のＹ字分岐を若干通り過ぎている。この状態で、レジン充填ステップが停止したとしても、これは正常な状態に入ったといえる。すなわち、通常はこの状態で、レジン充填ステップが停止される。この場合においても、ベント部レジン片１２７ｖは微細（１ミリ・メートル以下程度）であり、ほとんど問題とならない。
【００９９】
一方、図１９に示すように、検出パターン部３１が非対称に被覆される状況、すなわち、位置ずれ検出用金属パターン３１ｂがベント部レジン片１２７ｖで被覆される場合は、配線基板１と金型１３３の位置合わせに問題があると判断できる。
【０１００】
６．本願の一実施の形態の半導体装置の製造方法におけるトランスファーモールド型（トップゲート方式）レジン封止装置の構造および動作説明（主に図２０から図２５、および図３４）
このセクションおよびセクション７では、セクション２及び５で説明したレジンの充填プロセスを具体的なモールド装置を例にとり説明する。このセクションでは、トップ・ゲート方式によるトランスファー・モールドの例を説明し、セクション７では、圧縮モールドの例を説明する。トランスファー・モールドの長所は、ハロゲン・フリーの難燃性の封止レジンが作りやすい点にある。
【０１０１】
図２０は本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセスにおける封止装置のプレス部の上面図である。図２１は本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（金型を開いた状態で基板を収容した時点）における封止装置のプレス部の断面図である。図２２は本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（金型を閉じた時点）における封止装置のプレス部の断面図である。図２３は本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（レジンの流動開始時点）における封止装置のプレス部の断面図である。図２４は本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（レジンの充填開始時点）における封止装置のプレス部の断面図である。図２５は本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（レジンの充填完了時点）における封止装置のプレス部の断面図である。図３４は本願の一実施の形態の半導体装置の製造方法のレジン封止プロセスに使用する封止装置（トップ・ゲート方式によるトランスファー・モールドの例）の全体上面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法におけるトランスファーモールド型（トップゲート方式）レジン封止装置の構造及び動作を説明する。
【０１０２】
先ず、図３４に基づいて、トップ・ゲート方式によるトランスファー・モールド装置１５８の全体の平面構造および被処理製品の流れを説明する。図３４に示すように、図９の状態の配線基板１は、基板ローダ部１５９に受け入れられる。受け入れ情報に対応して、レジン・タブレット供給部１６１（タブレット供給機構を複数個有する）において、タブレット供給機構内のレジン・タブレット・フィーダ１６２が作動して、レジン・タブレット搬送治具１６３にレジン・タブレット１２７を供給する。次に、配線基板１とレジン・タブレット１２７を保持したレジン・タブレット搬送治具１６３は基板搬入部１６４によって、モールド金型セット部を複数有するプレス部１３５ａの一つのモールド金型セット部に移送される。そこで、配線基板１とレジン・タブレット１２７が所定の位置にセットされる。その後、金型が閉じて、キャビティにレジンが充填される。モールドが完了すると、配線基板１は基板搬出部１６５によって、レジン１２７のカル・ゲート部１２７ｃとともに、プレス部１３５ａの外に搬出される。その後、ゲート・ブレーク部１６６において、カル・ゲート部１２７ｃが分離される。配線基板１は検査部１５１において、レジン未充填の有無を検査された後、基板アンローダ部１６７に収容される。
【０１０３】
次に、図２０に基づいてプレス部１３５ａの平面構造を説明する。図２０に示すように、ポット・ブロック１２２にはレジン・タブレット１２７を収容する複数のポット１２３が設けられている。一方、キャビティ・ブロック１２１には、セットされる配線基板１の複数の単位デバイス領域６に対応して、各キャビティに開口するゲート開口部１２５ｂが設けられている。ここで、各ポット１２３は、カル部１２９(図２１)を介してランナ部１３０に連結されており、各ランナ部１３０は、ゲート・ランナ接続部１２５ａを介してゲート開口部１２５ｂと連結されている。続いて、図２１から図２５に基づいて、図２０のＢ−Ｂ’断面について、プレス部１３５ａの断面構造及びレジン充填プロセスを説明する。
【０１０４】
図２１に示すように、キャビティ・ブロックの下金型１２１上には、配線基板１が載置されている。中金型１３３の下面の半導体チップ２と対向する位置にはモールド・キャビティ１３４が設けられている。各モールド・キャビティ１３４の天井部にはゲート部１２５が連結されている。ポット・ブロック１２２のポット部１２３にはレジン・タブレット１２７が収容されており、プランジャ１２６がポット部１２３に挿入されている。上金型１２８の下面にはポット部１２３に対向する位置にカル部１２９が、中金型１３３に対向する位置にランナ部１３０がそれぞれ設けられている。
【０１０５】
次に、図２２に示すように、金型が閉じられ、プランジャ１２６が上昇を開始して、レジン充填が開始する。更に、図２３に示すように、レジン１２７が熱と圧力により溶融して、ランナ部１３０を移動する。続いて、図２４に示すように、溶融レジン１２７はランナ部１３０を越えてゲート部１２５に達する。図２５に示すように、最終的に、溶融レジン１２７は、各モールド・キャビティ１３４を満たす。その後、所定の時間の後、金型が開かれて、レジン封止された配線基板１が取り出される。
【０１０６】
７．本願の一実施の形態の半導体装置の製造方法における圧縮モールド型レジン封止装置の構造および動作説明（主に図２６から図３０、および図３４）
ここでは、液状レジンによるキャビティが上側にある金型を用いる方法を例にとり具体的に説明するが、配置が上下逆の場合もあるので、その場合は、以下の説明を上下反転させて考慮すればよい。すなわち、液状レジンの代わりに、パウダー・レジンを用いる場合は、下金型にキャビティを設けておき、キャビティにパウダー・レジンを投入した後に、配線基板１を上下逆にして、下金型上に載置するのが一般的である。
【０１０７】
図２６は本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（液状レジンを被処理基板にポッティングしている時点）における封止装置の断面図である。図２７は本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（金型を開いた状態で基板を収容した時点）における封止装置のプレス部の断面図である。図２８は本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（圧縮開始時点）における封止装置のプレス部の断面図である。図２９は本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（ほぼ充填した時点）における封止装置のプレス部の断面図である。図３０は本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（充填完了した時点）における封止装置のプレス部の断面図である。図３４は本願の一実施の形態の半導体装置の製造方法のレジン封止プロセスに使用する封止装置の全体上面図である。ただし、この図は主にトップ・ゲート方式によるトランスファー・モールドの全体構成に対応しているので、圧縮モールドの場合は、セクション６における説明において、レジン・タブレット供給部１６１を液状レジン・ポッティング部１６１と読み替える必要がある。また、カル・ゲート・ブレイクは必要でないので、ゲート・ブレーク部１６６は使用しない。
【０１０８】
以下、図２６から図３０及び図３４に基づいて、本願の一実施の形態の半導体装置の製造方法における圧縮モールド型レジン封止装置の構造および動作を説明する。
【０１０９】
図２６および図３４に示すように、配線基板１は、液状レジン・ポッティング部１６１において、ノズル１３７によって半導体チップ２上にシリンジ１３６内のパッケージ体積分の液状レジン１２７がポッティングされる。
【０１１０】
その後、図２７に示すように、金型が開いた状態で、配線基板１は、基板搬入部１６４を介して、プレス部１３５ｂに搬入され、下金型１２１上に載置される。この場合、中金型は中央の圧縮部１３３ａと周辺の周辺押さえ部１３３ｂに分かれている。また、中金型１３３ａ，１３３ｂと上金型１２８の間には、パッケージ加圧または周辺加圧のためのスプリング１４２が設けられている。更に配線基板１外部の下金型１２１上にはエア漏れ防止シール・リング１４３（真空引きに対応）が設置されている。なお、圧縮モールドの場合は、トップ・ゲートがないので、離形シート１４４を適用することができる。
【０１１１】
次に、図２８に示すように、エア漏れ防止シール・リング１４３でシールされた時点から、キャビティの真空引きしてキャビティ内を減圧するとともに、中金型１３３ａ，１３３ｂと上金型１２８が降下（かわりに又は同時に下型が上昇してもよい。他の部分でも同じ）を開始する。
【０１１２】
次に、図２９に示すように、中金型１３３ａ，１３３ｂと上金型１２８が更に降下するとともに、圧縮部１３３ａと周辺の周辺押さえ部１３３ｂが相対的に移動して（圧縮部１３３ａが相対的に降下）、キャビティを縮小・圧縮する。その後、図３０に示すように、この圧縮状態が所定の時間維持され、レジンの硬化が進行する。その後、金型が開かれて、レジン封止された配線基板１が取り出される。配線基板１が取り出された後は、カル・ゲート・ブレイクがない以外、セクション６と同一である。
【０１１３】
８．本願の一実施の形態の半導体装置の製造方法におけるレジン充填状態検査プロセスの全体の流れの説明（主に図３１および図３３から図３５；図１５から図１９及び図３２を参照）
ここでは、セクション６に説明したトップ・ゲート方式によるトランスファー・モールドの場合を例にとり具体的に説明するが、セクション７に説明した圧縮モールドにおいても、ほぼ同一であり、説明は繰り返さない。
【０１１４】
図３１は本願の一実施の形態の半導体装置の製造方法のレジン封止プロセス（レジン充填状態検査時点）における封止装置の検査部の正面図である。図３３は本願の一実施の形態の半導体装置の製造方法のレジン封止プロセス（レジン充填状態検査時点）における検査部中の被検査配線基板の上面図である。図３４は本願の一実施の形態の半導体装置の製造方法のレジン封止プロセスに使用する封止装置（トップ・ゲート方式によるトランスファー・モールドの例）の全体上面図である。図３５は本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセスのブロック・フロー図である。セクション５を参照しつつ、これらに基づいて、本願の一実施の形態の半導体装置の製造方法におけるレジン充填状態検査プロセスの全体の流れを説明する。
【０１１５】
まず、図３１、図３３、及び図３４に基づいて、検査部１５１の構成とそこでの検査動作の概要を説明する。図３１に示すように、検査部１５１内には、観測光学系１５２、照明系１５３、およびカメラ１５４等からなる観測系が固定されている（観測系が移動できるようにしてもよい）。被検査配線基板１はデバイス取り付け面１ａを上にして（必要に応じて、どちら向きでもよい）、基板移動機構上に置かれている。
【０１１６】
レジン未充填検査においては、図３３に示すように、観測領域Ｃ（レジン封止領域４の角部等）はスタートポイント１５６から矢印に従って移動する。通常の状態であれば、被検査配線基板１上のすべてのレジン封止領域４のすべての角部を観測し、エンドポイント１５７に至ることが望ましい。ただし、レジン未充填不良が一部の角部に集中的に現れる場合等には、他の角部を省略してもよい。また、一つの配線基板１に着目した場合、レジン未充填不良が平均してすべてのレジン封止領域４に現れる場合には、多数のレジン封止領域４の内、数個を抜き取り検査してもよい。
【０１１７】
なお、検査において、観測する領域は、効率を考慮すると図３２の点線で囲った検査パターン部３１等の周辺のランドを含まない領域に限定した方が有利である。なお、周辺のランドを含んでも問題ないように画像処理を行うのであれば、周辺のランド等を含んでもよい。観測結果の評価は、パターン・マッチングによって、基本的にベント部レジン片１２７ｖに覆われていない未充填検出用金属パターン３１ａの数をカウントする（またはベント部レジン片１２７ｖに覆われた未充填検出用金属パターン３１ａの数をカウントする）ことによって実行する。すなわち、図１６であれば、未充填検出用金属パターン３１ａ全８個の内、すべてが見えている。したがって、これはレジン未充填ありである。また、図１７の例では、未充填検出用金属パターン３１ａ全８個の内、４個は完全に見えている。したがって、レジン未充填なしと判断できる範囲である。更に、図１８の例では、未充填検出用金属パターン３１ａ全８個の内、すべてが見えない状態にある。したがって、レジン未充填なしと判断できる。
【０１１８】
一方、位置ずれ検出の方は、完全な状態で見える未充填検出用金属パターン３１ａの数と位置ずれ検出用金属パターン３１ｂの数の両方を見て、判定する。すなわち、図１９の例では、未充填検出用金属パターン３１ａ全８個の内、すべてが、少なくとも一部分ベント部レジン片１２７ｖに覆われている。そして、一方の側の位置ずれ検出用金属パターン３１ｂがすべて完全に見えている。したがって、基板が一方にずれていることがわかる。ただし、レジン未充填なしと判断できる範囲である。
【０１１９】
次に、図３４及び図３５に基づいて、量産におけるレジン未充填検査を含むモールドプロセスの全体の流れを説明する。セクション６で説明したように、プレス部１３５ａでレジンの充填が行われる（図３５のモールド工程１７１）。次に、モールド金型から配線基板１を取り出す（図３５の基板取り出し工程１７２）。次に、搬出部１６５においてレジンを冷却させる（図３５のカル・ゲート冷却工程１７３）。その後、ゲート・ブレーク部１６６において、カル・ゲート部１２７ｃの除去を行う（図３５のカル・ゲート・ブレーク工程１７４）。次に、検査部１５１において、レジン未充填の有無およびパッケージ位置ずれの有無を検査する（図３５のパッケージ未充填検査および位置ずれ検査工程１７５）。ここで、問題のない場合は、配線基板１をアンローダ部１６７の良品ステージに収容する（図３５の良品ステージ収納工程１７６）。ここまでが通常モールド・サイクル１９７である。その後は、通常モールド工程１７１へ戻り、以後自動的にこのモールド・サイクル１９７を繰り返す（図３５の自動モールド連続処理工程１７７）。
【０１２０】
次に、パッケージ未充填検査および位置ずれ検査工程１７５で問題が発見された場合を説明する。パッケージ未充填検査および位置ずれ検査工程１７５で問題が発見されると、先ず、検査部１５１において、当該問題のあった配線基板１に未充填または位置ずれを示す不良マークを印字する（図３５の不良マーク印字工程１８１）。次に、装置不良のアラームを表示し、装置を停止する（図３５の装置不良表示・停止工程１８２）。このとき、当該問題のあった配線基板１は、アンローダ部１６７の不良品ステージに収容する（図３５の不良品ステージ収納工程１８３）。この３工程が不良対応処理１９８である。
【０１２１】
また、装置不良表示・停止工程１８２において更に指示信号が出され、モールド装置１５８が自動的に、または、人手を借りて半自動で、一連の条件修正・チェック処理１９９を実行する。すなわち、モールド金型周辺の条件をチェックする（図３５のモールド金型・条件チェック工程１９１）。ここで、問題がなければ、通常のモールド工程１７１に戻る。問題があれば、その条件項目を修正する（図３５のＮＧ項目処置工程１９２）。続いて、停止したプロセスを再開し、修正した条件等でモールドを実行する（図３５の修正条件モール工程１９３）。モールドした配線基板１に対して検査部１５１において、パッケージ未充填検査および位置ずれ検査を実行する。ここで、問題がなければ、配線基板１をアンローダ部１６７の良品ステージに収容し、通常のモールド工程１７１に戻る。問題があれば、配線基板１をアンローダ部１６７の不良品ステージに収容し、再び、モールド金型・条件チェック工程１９１へ戻る（製品チェック工程１９４）。
【０１２２】
９．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２３】
例えば、前記実施形態のＰｏＰ型半導体装置では、２段重ね構造について具体的に説明したが、３段重ね以上でもよいことは、言うまでもない。また、前記実施形態のレジン未充填検査等においては、モールド装置内部に検査部をもうける例を中心に説明したが、本願発明はそれに限定されることなく、外部の検査装置を利用するものでもよいことは、言うまでもない。更に、前記実施形態においては、ＰｏＰ型半導体装置のボトム・パッケージ等に応用した場合を中心に説明したが、本願発明はそれに限定されることなく、ＰｏＰ型半導体装置のトップ・パッケージ等、その他一般のＢＧＡパッケージや配線基板上に半導体チップを搭載する半導体装置全般に適用できることは言うまでもない。また、前記実施形態においては、有機リジッド配線基板を使用したものに適用する例を中心に説明したが、本願発明はそれに限定されることなく、フレキシブル配線基板を使用したものにも適用できることは言うまでもない。更に、前記実施形態における有機リジッド配線基板はガラス・エポキシ系の配線基板を中心に説明したが、それ以外の有機リジッド配線基板でもよいことは言うまでもない。また、前記実施形態のトランスファー・モールドでは、トップゲート方式のみについて具体的に説明したが、本願発明はそれに限定されることなく、サイド・ゲート方式のトランスファー・モールドなどにも適用できることは言うまでもない。更に、液状樹脂封止や粉末状樹脂を用いた圧縮モールド等にも同様に適用できることは、前記したとおりである。
【図面の簡単な説明】
【０１２４】
【図１】本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）を使用したＰｏＰ型半導体装置の上下パッケージ積層前の状態を示すパッケージ断面図である。
【図２】本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）を使用したＰｏＰ型半導体装置の上下パッケージ積層後の状態を示すパッケージ断面図である。
【図３】本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の上面図である。
【図４】本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造途中（半導体チップ封止前）の上面図である。
【図５】本願の一実施の形態の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造途中（半導体チップ封止後、基板分割前）の上面図である。
【図６】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（半導体チップのマウント前）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。
【図７】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（ペースト塗布工程）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。
【図８】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（半導体チップ接着工程）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。
【図９】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（ワイヤボンディング工程）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。
【図１０】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（封止工程途中）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。
【図１１】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（封止工程途中）を示すデバイス要部（図３のＣに対応および図１６のＶ−Ａ’断面に対応）断面図である。
【図１２】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（封止工程完了後）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。
【図１３】本願の一実施の形態（検出パターンがソルダー・レジストの開口部にある例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（半導体チップのマウント前）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。
【図１４】本願の一実施の形態（検出パターンがソルダー・レジスト上にある例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（半導体チップのマウント前）を示すデバイス要部（図３のＣに対応および図１６のＡ−Ａ’断面に対応）断面図である。
【図１５】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせが正常な場合のレジン充填直前）を示すデバイス要部（図３のＣに対応）上面図である。
【図１６】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせが正常な場合のレジン充填時）を示すデバイス要部（図３のＣに対応）上面図である。
【図１７】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせが正常な場合のエア・ベントからのオーバフロー開始）を示すデバイス要部（図３のＣに対応）上面図である。
【図１８】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせが正常な場合のエア・ベントからのオーバフロー進展）を示すデバイス要部（図３のＣに対応）上面図である。
【図１９】本願の一実施の形態（検出パターンがソルダー・レジストに覆われている例）の半導体装置（ＰｏＰ型半導体装置の下部パッケージ）の製造方法の組み立てプロセス（金型と基板の合わせがずれている場合のエア・ベントからのオーバフロー進展）を示すデバイス要部（図３のＣに対応）上面図である。
【図２０】本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセスにおける封止装置のプレス部の上面図である。
【図２１】本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（金型を開いた状態で基板を収容した時点）における封止装置のプレス部の断面図である。
【図２２】本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（金型を閉じた時点）における封止装置のプレス部の断面図である。
【図２３】本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（レジンの流動開始時点）における封止装置のプレス部の断面図である。
【図２４】本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（レジンの充填開始時点）における封止装置のプレス部の断面図である。
【図２５】本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセス（レジンの充填完了時点）における封止装置のプレス部の断面図である。
【図２６】本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（液状レジンを被処理基板にポッティングしている時点）における封止装置の断面図である。
【図２７】本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（金型を開いた状態で基板を収容した時点）における封止装置のプレス部の断面図である。
【図２８】本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（圧縮開始時点）における封止装置のプレス部の断面図である。
【図２９】本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（ほぼ充填した時点）における封止装置のプレス部の断面図である。
【図３０】本願の一実施の形態の半導体装置の製造方法（圧縮モールドの例）のレジン封止プロセス（充填完了した時点）における封止装置のプレス部の断面図である。
【図３１】本願の一実施の形態の半導体装置の製造方法のレジン封止プロセス（レジン充填状態検査時点）における封止装置の検査部の正面図である。
【図３２】本願の一実施の形態の半導体装置の概略寸法の関係を示すデバイス要部（図３のＣに対応）上面図である。
【図３３】本願の一実施の形態の半導体装置の製造方法のレジン封止プロセス（レジン充填状態検査時点）における検査部中の被検査配線基板の上面図である。
【図３４】本願の一実施の形態の半導体装置の製造方法のレジン封止プロセスに使用する封止装置（トップ・ゲート方式によるトランスファー・モールドの例）の全体上面図である。
【図３５】本願の一実施の形態の半導体装置の製造方法（トップ・ゲート方式によるトランスファー・モールドの例）のレジン封止プロセスのブロック・フロー図である。
【符号の説明】
【０１２５】
１  配線基板
１ａ  配線基板のデバイス取り付け面（第１の主面）
２  半導体チップ
４  レジン封止領域（レジン封止体）
３１  検出パターン部
３１ａ  金属パターン
１３３  金型（中金型）
１３５  エア・ベント部
１５２  光学系
１５８  レジン封止装置
Ｃ  （レジン封止領域の）角部
【図１】
2009206328.tif 000003
【図２】
2009206328.tif 000004
【図３】
2009206328.tif 000005
【図４】
2009206328.tif 000006
【図５】
2009206328.tif 000007
【図６】
2009206328.tif 000008
【図７】
2009206328.tif 000009
【図８】
2009206328.tif 000010
【図９】
2009206328.tif 000011
【図１０】
2009206328.tif 000012
【図１１】
2009206328.tif 000013
【図１２】
2009206328.tif 000014
【図１３】
2009206328.tif 000015
【図１４】
2009206328.tif 000016
【図１５】
2009206328.tif 000017
【図１６】
2009206328.tif 000018
【図１７】
2009206328.tif 000019
【図１８】
2009206328.tif 000020
【図１９】
2009206328.tif 000021
【図２０】
2009206328.tif 000022
【図２１】
2009206328.tif 000023
【図２２】
2009206328.tif 000024
【図２３】
2009206328.tif 000025
【図２４】
2009206328.tif 000026
【図２５】
2009206328.tif 000027
【図２６】
2009206328.tif 000028
【図２７】
2009206328.tif 000029
【図２８】
2009206328.tif 000030
【図２９】
2009206328.tif 000031
【図３０】
2009206328.tif 000032
【図３１】
2009206328.tif 000033
【図３２】
2009206328.tif 000034
【図３３】
2009206328.tif 000035
【図３４】
2009206328.tif 000036
【図３５】
2009206328.tif 000037