(57)【要約】【課題】集積回路を有する半導体デバイスにおいてＩＣの直近でもＥＭＩ対策を行うことが可能な半導体デバイス及びその製造方法を提供する。【解決手段】集積回路を有する半導体基板１１と、半導体基板１１上に設けられた第１の絶縁層１４と、第１の絶縁層１４上に設けられた渦巻き状のコイル１０と、第１の絶縁層１４上において渦巻き状のコイル１０を覆う第２の絶縁層１６とを備えた半導体デバイスであって、半導体基板１１と第１の絶縁層１４との間に第１のフェライト層１２が設けられ、第１の絶縁層１４及び第２の絶縁層１６を覆う第２のフェライト層１３が設けられ、渦巻き状のコイル１０が、第１のフェライト層１２と第２のフェライト層１３との間に配置されている。【選択図】図１
2009016732.tif 000002
【特許請求の範囲】
【請求項１】
集積回路を有する半導体基板と、半導体基板上に設けられた第１の絶縁層と、第１の絶縁層上に設けられた渦巻き状のコイルと、前記第１の絶縁層上において前記渦巻き状のコイルを覆う第２の絶縁層とを備えた半導体デバイスであって、
前記半導体基板と前記第１の絶縁層との間に第１のフェライト層が設けられ、前記第１の絶縁層及び第２の絶縁層を覆う第２のフェライト層が設けられ、前記渦巻き状のコイルが、前記第１のフェライト層と第２のフェライト層との間に配置されていることを特徴とする半導体デバイス。
【請求項２】
前記半導体基板上に設けられ前記集積回路と導通するパッドと、前記渦巻き状のコイルとを導通する貫通配線を有することを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記第１のフェライト層と前記第１の絶縁層との間か又は前記第２のフェライト層と前記第２の絶縁層との間に、第３の絶縁層が設けられ、
前記第３の絶縁層には、一端が前記渦巻き状のコイルの内終端と導通し、他端が前記第１の絶縁層上に設けられた第１の電極パッドと導通する配線層が設けられ、
前記渦巻き状のコイルの外終端は、前記第１の絶縁層上に設けられた第２の電極パッドと導通していることを特徴とする請求項１又は２に記載の半導体デバイス。
【請求項４】
集積回路を有する半導体基板上に第１のフェライト層を設ける工程と、
前記第１のフェライト層上に第１の絶縁層を設ける工程と、
前記第１の絶縁層上に渦巻き状のコイルを設ける工程と、
前記第１の絶縁層上において前記渦巻き状のコイルを覆う第２の絶縁層を設ける工程と、
前記第１の絶縁層及び第２の絶縁層を覆う第２のフェライト層を設ける工程を有することを特徴とする半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、渦巻き状のコイルを備えた半導体デバイスに関するものであって、特にＩＣチップ上に渦巻き状のコイルを設けたときのノイズ抑制を図った半導体デバイス及びその製造方法に関する。
【背景技術】
【０００２】
デジタル機器や無線機器の普及に伴って、不要輻射（ＥＭＩ）ノイズ対策は、機器設計においてますます重要かつ必要になってきている。従来、ＥＭＩ対策部品として、フェライトビーズが知られている（非特許文献１，２、特許文献１，２参照）。フェライトビーズは、フェライト素子の中に通電用の内部電極を埋め込んだ構造をしており、フェライトが磁性体として働くことで、ＥＭＩノイズの元となる高周波電流成分を吸収する素子である。しかしながら、フェライトビーズは通常チップ部品であり、ＩＣの直近でＥＭＩ対策を行うことは不可能であり、実装面積も必要とする。また、小型化を目的として、プリント基板内に低ＥＭＩ回路基板を作製する提案もなされているが（特許文献３参照）、やはりＩＣの直近でＥＭＩ対策を行うことができない。また、両者ともプリント基板の設計段階からフェライトビーズを実装・設置する場所を検討する必要がある。
【非特許文献１】“フェライトビーズインダクタとは”、［ｏｎｌｉｎｅ］、株式会社村田製作所、［平成１９年５月１１日検索］、インターネット＜ＵＲＬ：  ｈｔｔｐ：／／ｗｗｗ．ｍｕｒａｔａ．ｃｏ．ｊｐ／ｅｍｃ／ｋｎｏｗｈｏｗ／ｐｄｆｓ／２３ｔｏ２５．ｈｔｍｌ＞
【非特許文献２】“テクの図鑑  ｖｏｌ．８  ―  ＧＨｚ帯のノイズを吸収  チップビーズ”、［ｏｎｌｉｎｅ］、平成１６年２月、ＴＤＫ株式会社、［平成１９年５月１１日検索］、インターネット＜ＵＲＬ：  ｈｔｔｐ：／／ｗｗｗ．ｔｄｋ．ｃｏ．ｊｐ／ｔｅｃｈｍａｇ／ｉｌｌｕｓｔｒａｔｅｄ／２００４０２／ｉｎｄｅｘ．ｈｔｍ＞
【特許文献１】特開２００１−１６７９２９号公報
【特許文献２】特許第３１５２３５０号公報
【特許文献３】特許第３６８４２３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、上記事情に鑑みてなされたものであり、集積回路を有する半導体デバイスにおいてＩＣの直近でもＥＭＩ対策を行うことが可能な半導体デバイス及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００４】
前記課題を解決するため、本発明は、集積回路を有する半導体基板と、半導体基板上に設けられた第１の絶縁層と、第１の絶縁層上に設けられた渦巻き状のコイルと、前記第１の絶縁層上において前記渦巻き状のコイルを覆う第２の絶縁層とを備えた半導体デバイスであって、前記半導体基板と前記第１の絶縁層との間に第１のフェライト層が設けられ、前記第１の絶縁層及び第２の絶縁層を覆う第２のフェライト層が設けられ、前記渦巻き状のコイルが、前記第１のフェライト層と第２のフェライト層との間に配置されていることを特徴とする半導体デバイスを提供する。
【０００５】
本発明の半導体デバイスにおいては、前記半導体基板上に設けられ前記集積回路と導通するパッドと、前記渦巻き状のコイルとを導通する貫通配線を有することが好ましい。
前記第１のフェライト層と前記第１の絶縁層との間か又は前記第２のフェライト層と前記第２の絶縁層との間に、第３の絶縁層が設けられ、前記第３の絶縁層には、一端が前記渦巻き状のコイルの内終端と導通し、他端が前記第１の絶縁層上に設けられた第１の電極パッドと導通する配線層が設けられ、前記渦巻き状のコイルの外終端は、前記第１の絶縁層上に設けられた第２の電極パッドと導通していることが好ましい。
【０００６】
また本発明は、集積回路を有する半導体基板上に第１のフェライト層を設ける工程と、前記第１のフェライト層上に第１の絶縁層を設ける工程と、前記第１の絶縁層上に渦巻き状のコイルを設ける工程と、前記第１の絶縁層上において前記渦巻き状のコイルを覆う第２の絶縁層を設ける工程と、前記第１の絶縁層及び第２の絶縁層を覆う第２のフェライト層を設ける工程を有することを特徴とする半導体デバイスの製造方法を提供する。
【発明の効果】
【０００７】
本発明によれば、渦巻き状のコイルを第１のフェライト層と第２のフェライト層との間に配置することにより、これらのフェライト層がノイズ吸収デバイスとして機能し、フェライトビーズと同様の構成をＩＣ基板上で実現することができる。これにより、集積回路（ＩＣ）の直近でＥＭＩ対策を取ることが可能になる。
【発明を実施するための最良の形態】
【０００８】
以下、最良の形態に基づき、図面を参照して本発明を説明する。
【０００９】
図１は、本発明の第１形態例に係る半導体デバイスを模式的に示す断面図である。第１形態例に係る半導体デバイスは、集積回路（図示略）を有する半導体基板１１と、半導体基板１１上に設けられた第１の絶縁層１４と、第１の絶縁層１４上に設けられた渦巻き状のコイル１０と、第１の絶縁層１４上において渦巻き状のコイル１０を覆う第２の絶縁層１６とを備えた半導体デバイスであって、半導体基板１１と第１の絶縁層１４との間に第１のフェライト層１２が設けられ、第１の絶縁層１４及び第２の絶縁層１６を覆う第２のフェライト層１３が設けられ、渦巻き状のコイル１０が、第１のフェライト層１２と第２のフェライト層１３との間に配置されたものである。
【００１０】
本形態例においては、半導体基板１１の片面にはパッシベーション膜などの保護膜１１ａが設けられ、第１のフェライト層１２は、保護膜１１ａの上に設けられている。また、渦巻き状のコイル１０は、第１の絶縁層１４上に設けられた配線層１５の一部として形成されている。半導体基板１１としては、例えばシリコン（Ｓｉ）基板が挙げられる。
【００１１】
図１に示す半導体デバイスによれば、渦巻き状のコイル１０を第１のフェライト層１２と第２のフェライト層１３との間に配置し、フェライトビーズと同様の構成をＩＣ基板上で実現することにより、集積回路（ＩＣ）の直近でＥＭＩ対策を取ることが可能になる。
【００１２】
第１形態例に係る半導体デバイスは、例えば以下の手順によって作製することができる。集積回路を有する半導体基板１１の保護膜１１ａ上に第１のフェライト層１２を設けた後、第１のフェライト層１２上に第１の絶縁層１４を設ける。次いで、第１の絶縁層１４上に渦巻き状のコイル１０を有する配線層１５を設けた後、第１の絶縁層１４上において渦巻き状のコイル１０を有する配線層１５を覆う第２の絶縁層１６を設ける。さらに、第１の絶縁層１４及び第２の絶縁層１６を覆う第２のフェライト層１３を設けることにより、図１に示す半導体デバイスを作製することができる。
【００１３】
また、本発明においては、図２に示すように、半導体基板２１上に集積回路と導通するパッド２１ｂを設け、このパッド２１ｂと渦巻き状のコイル２０とを導通する貫通配線２１ｃを有することができる。
【００１４】
図２に示す半導体デバイスによれば、渦巻き状のコイル２０を第１のフェライト層２２と第２のフェライト層２３との間に配置し、フェライトビーズと同様の構成をＩＣ基板上で実現することにより、集積回路（ＩＣ）の直近でＥＭＩ対策を取ることが可能になる。また、集積回路と導通するパッド２１ｂと渦巻き状のコイル２０とを貫通配線２１ｃで導通させることができる。
【００１５】
第２形態例に係る半導体デバイスは、例えば以下の手順によって作製することができる。集積回路を有する半導体基板２１の保護膜２１ａ上に第１のフェライト層２２を設けた後、パッド２１ｂと整合する位置で、第１のフェライト層２２を開口する。第１のフェライト層２２上に第１の絶縁層２４を設けた後、パッド２１ｂと整合する位置で、第１の絶縁層２４を開口する。次いで、パッド２１ｂと配線層２５との導通をとる貫通配線２１ｃを設けるとともに、第１の絶縁層２４上に渦巻き状のコイル２０を有する配線層２５を設けた後、その上に第２の絶縁層２６を設ける。さらに、第１の絶縁層２４及び第２の絶縁層２６を覆う第２のフェライト層２３を設けることにより、図２に示す半導体デバイスを作製することができる。
【００１６】
また、本発明においては、図３，図４に示すように、第１のフェライト層３２と第１の絶縁層３６との間に第３の絶縁層３４を設け、この第３の絶縁層３４上には、一端が渦巻き状のコイル３０の内終端と導通し、他端が第１の絶縁層３６上に設けられた第１の電極パッド３７ａと導通する配線層３５を設け、渦巻き状のコイル３０の外終端は、第１の絶縁層３６上に設けられた第２の電極パッド３７ｂと導通しているものとすることができる。図４に図示した例では、渦巻き状のコイルの巻数は４．５ターンであるが、特にこれに限定されるものではない。
【００１７】
図３，４に示す半導体デバイスによれば、渦巻き状のコイル３０を第１のフェライト層３２と第２のフェライト層３３との間に配置し、フェライトビーズと同様の構成をＩＣ基板上で実現することにより、集積回路（ＩＣ）の直近でＥＭＩ対策を取ることが可能になる。また、第１の電極パッド３７ａ及び第２の電極パッド３７ｂを通じて、渦巻き状のコイル３０に通電することができる。
【００１８】
第３形態例に係る半導体デバイスは、例えば以下の手順によって作製することができる。集積回路を有する半導体基板３１の保護膜３１ａ上に第１のフェライト層３２を設けた後、第１のフェライト層３２上に第３の絶縁層３４を設ける。次いで、第３の絶縁層３４上に配線層３５を設けた後、その上に第１の絶縁層３６を設け、渦巻き状のコイル３０と配線層３５との導通をとる部分で、第１の絶縁層３６を開口する。次いで、第１の絶縁層３６上に渦巻き状のコイル３０を有する配線層３７を設けた後、その上に第２の絶縁層３８を設ける。さらに、第３の絶縁層３４、第１の絶縁層３６及び第２の絶縁層３８を覆う第２のフェライト層３３を設けることにより、図３に示す半導体デバイスを作製することができる。
【００１９】
また、本発明においては、図５に示すように、第２のフェライト層４３と第２の絶縁層４６との間に第３の絶縁層４８を設け、第２の絶縁層４６と第３の絶縁層４８との間には、一端が渦巻き状のコイル４０の内終端と導通し、他端が第１の絶縁層４４上に設けられた第１の電極パッド４５ａと導通する配線層４７が設けられ、渦巻き状のコイル４０の外終端は、第１の絶縁層４４上に設けられた第２の電極パッド４５ｂと導通しているものとすることができる。
【００２０】
図５に示す半導体デバイスによれば、渦巻き状のコイル４０を第１のフェライト層４２と第２のフェライト層４３との間に配置し、フェライトビーズと同様の構成をＩＣ基板上で実現することにより、集積回路（ＩＣ）の直近でＥＭＩ対策を取ることが可能になる。また、第１の電極パッド４５ａ及び第２の電極パッド４５ｂを通じて、渦巻き状のコイル４０に通電することができる。
【００２１】
第４形態例に係る半導体デバイスは、例えば以下の手順によって作製することができる。集積回路を有する半導体基板４１の保護膜４１ａ上に第１のフェライト層４２を設けた後、第１のフェライト層４２上に第１の絶縁層４４を設ける。次いで、第１の絶縁層４４上に渦巻き状のコイル４０を有する配線層４５を設けた後、その上に第２の絶縁層４６を設け、渦巻き状のコイル４０と配線層４７との導通をとる部分で、第２の絶縁層４６を開口する。次いで、第２の絶縁層４６上に配線層４７を設けた後、その上に第３の絶縁層４８を設ける。さらに、第１の絶縁層４４、第２の絶縁層４６及び第３の絶縁層４８を覆う第２のフェライト層４３を設けることにより、図５に示す半導体デバイスを作製することができる。
【００２２】
また、本発明においては、図６に示すように、第１のフェライト層５２と第１の絶縁層５６との間に第３の絶縁層５４を設け、この第３の絶縁層５４上には、一端が渦巻き状のコイル５０の内終端と導通し、他端が第１の絶縁層５６上に設けられた第１の電極パッド５７ａと導通する配線層５５を設け、渦巻き状のコイル５０の外終端は、第１の絶縁層５６上に設けられた第２の電極パッド５７ｂと導通しており、半導体基板５１上に集積回路と導通するパッド５１ｂを設け、このパッド５１ｂと渦巻き状のコイル５０とを導通する貫通配線５１ｃを有することができる。
【００２３】
図６に示す半導体デバイスによれば、渦巻き状のコイル５０を第１のフェライト層５２と第２のフェライト層５３との間に配置し、フェライトビーズと同様の構成をＩＣ基板上で実現することにより、集積回路（ＩＣ）の直近でＥＭＩ対策を取ることが可能になる。また、集積回路と導通するパッド５１ｂと渦巻き状のコイル５０とを貫通配線５１ｃで導通させることができる。また、第１の電極パッド５７ａ及び第２の電極パッド５７ｂを通じて、渦巻き状のコイル５０に通電することができる。
【００２４】
第５形態例に係る半導体デバイスは、例えば以下の手順によって作製することができる。集積回路を有する半導体基板５１の保護膜５１ａ上に第１のフェライト層５２を設けた後、パッド５１ｂと整合する位置で、第１のフェライト層５２を開口する。第１のフェライト層５２上に第３の絶縁層５４を設けた後、パッド５１ｂと整合する位置で、第３の絶縁層５４を開口する。次いで、パッド５１ｂと配線層５５との導通をとる貫通配線５１ｃを設けるとともに、第３の絶縁層５４上に配線層５５を設けた後、その上に第１の絶縁層５６を設け、渦巻き状のコイル５０と配線層５５との導通をとる部分及びパッド５１ｂと配線層５７との導通をとる部分で、第１の絶縁層５６を開口する。次いで、パッド５１ｂと配線層５７との導通をとる貫通配線５１ｃを設けるとともに、第１の絶縁層５６上に渦巻き状のコイル５０を有する配線層５７を設けた後、その上に第２の絶縁層５８を設ける。さらに、第３の絶縁層５４、第１の絶縁層５６及び第２の絶縁層５８を覆う第２のフェライト層５３を設けることにより、図６に示す半導体デバイスを作製することができる。
【００２５】
また、本発明においては、図７に示すように、第２のフェライト層６３と第２の絶縁層６６との間に第３の絶縁層６８を設け、第２の絶縁層６６と第３の絶縁層６８との間には、一端が渦巻き状のコイル６０の内終端と導通し、他端が第１の絶縁層６４上に設けられた第１の電極パッド６５ａと導通する配線層６７が設けられ、渦巻き状のコイル６０の外終端は、第１の絶縁層６４上に設けられた第２の電極パッド６５ｂと導通しているものとすることができる。
【００２６】
図７に示す半導体デバイスによれば、渦巻き状のコイル６０を第１のフェライト層６２と第２のフェライト層６３との間に配置し、フェライトビーズと同様の構成をＩＣ基板上で実現することにより、集積回路（ＩＣ）の直近でＥＭＩ対策を取ることが可能になる。また、集積回路と導通するパッド６１ｂと渦巻き状のコイル６０とを貫通配線６１ｃで導通させることができる。また、第１の電極パッド６５ａ及び第２の電極パッド６５ｂを通じて、渦巻き状のコイル６０に通電することができる。
【００２７】
第６形態例に係る半導体デバイスは、例えば以下の手順によって作製することができる。集積回路を有する半導体基板６１の保護膜６１ａ上に第１のフェライト層６２を設けた後、パッド６１ｂと整合する位置で、第１のフェライト層６２を開口する。第１のフェライト層６２上に第１の絶縁層６４を設けた後、パッド６１ｂと整合する位置で、第１の絶縁層６４を開口する。次いで、パッド６１ｂと配線層６５との導通をとる貫通配線６１ｃを設けるとともに、第１の絶縁層６４上に渦巻き状のコイル６０を有する配線層６５を設けた後、その上に第２の絶縁層６６を設け、渦巻き状のコイル６０と配線層６７との導通をとる部分で、第２の絶縁層６６を開口する。次いで、第２の絶縁層６６上に配線層６７を設けた後、その上に第３の絶縁層６８を設ける。さらに、第１の絶縁層６４、第２の絶縁層６６及び第３の絶縁層６８を覆う第２のフェライト層６３を設けることにより、図７に示す半導体デバイスを作製することができる。
【００２８】
なお、上述の半導体デバイスにおいて、渦巻状のコイルを外部の電源から通電するため、第１の電極パッド３７ａ，４５ａ，５７ａ，６５ａ及び第２の電極パッド３７ｂ，４５ｂ，５７ｂ，６５ｂと整合する位置で、これら電極パッド上の絶縁層及び第２のフェライト層を開口し、その開口部に端子やバンプなどを設けることができる。
【００２９】
以上説明したように、本発明によれば、ＩＣチップ上に、ウエハレベルパッケージ（ＷＬＰ）技術を利用したオンチップノイズ吸収デバイスを形成することにより、ＩＣチップ内でノイズ対策が可能となる。これにより、実装面積の低減が可能となる。また、基板上の配置に関する設計の自由度が向上し、設計工数が不要となる。
【実施例】
【００３０】
本発明の実施例に係る半導体デバイスは、次の１．から７．の工程を行うことにより、製造することができる。
【００３１】
１．集積回路を有するＳｉ基板上に、スパッタ法にて第１のフェライト層となるＮｉ−Ｚｎフェライト膜を２μｍの膜厚で成膜する。次に、Ｓｉ基板の集積回路上のパッドと整合する位置で、第１のフェライト層を開口する。
２．第１のフェライト層上に第３の絶縁層を、プラズマＣＶＤ酸化膜により、１μｍの膜厚で形成し、パッドと整合する位置で、第３の絶縁層を開口する。
３．第３の絶縁層上に、第１の配線層（コイルの下部配線層）となるＣｕ層を、電解めっき法により、５μｍの膜厚で形成する。このときのＣｕめっきにより、集積回路上のパッドと第１の配線層との導通をとる貫通配線が、第１の配線層のＣｕ層とともに形成される。
【００３２】
４．第３の絶縁層上に、第１の配線層を覆う第１の絶縁層を、絶縁樹脂により１０μｍの膜厚で形成し、渦巻き状のコイルと第１の配線層との導通をとる部分で、第１の絶縁層を開口する。
５．第１の絶縁層上に、渦巻き状のコイルを有する第２の配線層となるＣｕ層を、電解めっき法により、１０μｍの膜厚で形成する。このときのＣｕめっきにより、第１の配線層と渦巻き状のコイルとの導通をとる貫通配線が、第２の配線層とともに形成される。渦巻き状のコイルの部分のＣｕ層の平面形状は、例えば５００μｍ角で、巻数は、例えば５．５ターンである。
【００３３】
６．第１の絶縁層上に、第２の配線層を覆う第２の絶縁層を、絶縁樹脂により１０μｍの膜厚で形成する。渦巻き状のコイルの両端に導通する第１の電極パッド及び第２の電極パッドを外部と導通するため、これら電極パッドと整合する位置で、第２の絶縁層を開口する。
７．第３の絶縁層、第１の絶縁層及び第２の絶縁層を覆う第２のフェライト層として、スパッタ法にてＮｉ−Ｚｎフェライト膜を２μｍの膜厚で成膜する。第１の電極パッド及び第２の電極パッドを外部と導通するため、これら電極パッドと整合する位置で、第２のフェライト層を開口する。
【００３４】
上記構成を用いることで、低周波領域では低インピーダンスを示し、高周波領域（ＧＨｚ帯）では顕著なインピーダンス増加を得ることができる。すなわち、高周波領域のノイズを阻害するオンチップノイズ抑制デバイスとして機能させることができる。
【産業上の利用可能性】
【００３５】
本発明は、デジタル機器、無線機器、各種電子機器等に利用することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１形態例に係る半導体デバイスを模式的に示す断面図である。
【図２】本発明の第２形態例に係る半導体デバイスを模式的に示す断面図である。
【図３】渦巻き状のコイルの一例を示す平面図である。
【図４】本発明の第３形態例に係る半導体デバイスを模式的に示す断面図である。
【図５】本発明の第４形態例に係る半導体デバイスを模式的に示す断面図である。
【図６】本発明の第５形態例に係る半導体デバイスを模式的に示す断面図である。
【図７】本発明の第６形態例に係る半導体デバイスを模式的に示す断面図である。
【符号の説明】
【００３７】
１０，２０，３０，４０，５０，６０…渦巻き状のコイル、１１，２１，３１，４１，５１，６１…半導体基板、１１ａ，２１ａ，３１ａ，４１ａ，５１ａ，６１ａ…保護膜、１２，２２，３２，４２，５２，６２…第１のフェライト層、１３，２３，３３，４３，５３，６３…第２のフェライト層、１４，２４，３６，４４，５６，６４…第１の絶縁層、１５，２５，３５，３７，４５，４７，５５，５７，６５，６７…配線層、１６，２６，３８，４６，５８，６６…第２の絶縁層、２１ｂ，５１ｂ，６１ｂ…パッド、２１ｃ，５１ｃ，６１ｃ…貫通配線、３４，４８，５４，６８…第３の絶縁層、３７ａ，４５ａ，５７ａ，６５ａ…第１の電極パッド、３７ｂ，４５ｂ，５７ｂ，６５ｂ…第２の電極パッド。
【図１】
2009016732.tif 000003
【図２】
2009016732.tif 000004
【図３】
2009016732.tif 000005
【図４】
2009016732.tif 000006
【図５】
2009016732.tif 000007
【図６】
2009016732.tif 000008
【図７】
2009016732.tif 000009