(57)【要約】【課題】多数のＬＳＩや半導体モジュール等の半導体部品を検査する場合に、被検査対象物が多くなっても、或いは測定個所が多くなっても、精度良く同時計測を行える検査装置を得る。【解決手段】絶縁基板（１１）の第１面に被検査対象物（１０）に接触可能な複数のプローブ接点（２２）を形成し、第２面に複数の第１電極端子（２３）を形成し、プローブ接点と第１電極端子との間を複数の貫通電極（２４）で電気的に接続したプローブ基板（１０）と、書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面にハードウェアに接続された複数の第２電極端子（３３）を具備する制御基板（３０）と、プローブ基板の第１電極端子と制御基板の第２電極端子との間に介在させた、相互に電気的に接続する複数の導電緩衝材（２６）と、から成る。【選択図】図３Ａ
2009270835.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の第１面に検査対象物に接触可能な複数のプローブ接点を形成し、第２面に複数の第１電極端子を形成し、絶縁基板を貫通する複数の貫通電極でプローブ接点と第１電極端子との間を電気的に接続させたプローブ基板と、
書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面に該ハードウェアに接続された複数の第２電極端子を具備する制御基板と、
該プローブ基板の第１電極端子と該制御基板の第２電極端子との間に介在させた、相互に電気的に接続する複数の導電性緩衝材と、
から成る半導体部品の検査装置。
【請求項２】
前記絶縁基板はシリコンからなり、前記プローブ接点は、該シリコンをエッチングして複数の錐状の突起を形成し、更にこれらの突起の表面に導電層を形成したものであることを特徴とする請求項１に記載の半導体部品の検査装置。
【請求項３】
前記プローブ接点はボンディングワイヤにより形成されたスプリング状端子から成ることを特徴とする請求項１に記載の半導体部品の検査装置。
【請求項４】
導電緩衝材は導電性ゴムからなることを特徴とする請求項１〜３のいずれか１項に記載の半導体部品の検査装置。
【請求項５】
導電緩衝材はボンディングワイヤにより形成されたスプリング状端子から成ることを特徴とする請求項１〜３のいずれか１項に記載の半導体部品の検査装置。
【請求項６】
制御基板は、書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面に該ハードウェアに接続された複数の第２電極端子を具備するシリコン基板と、該シリコン基板上に搭載され且つ接続された、電源回路及び入出力装置を搭載したプリント配線基板とから成ることを特徴とする請求項１〜５のいずれか１項に記載の半導体部品の検査装置。
【請求項７】
絶縁基板の第１面に検査対象物に接触可能な複数のプローブ接点を形成し、第２面に複数の第１電極端子を形成し、絶縁基板を貫通する複数の貫通電極でプローブ接点と第１電極端子との間を電気的に接続させたプローブ基板と、
書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面に該ハードウェアに接続された複数の第２電極端子を具備する制御基板と、
該プローブ基板の第１電極端子と該制御基板の第２電極端子との間を相互に電気的に接続し、且つ前記プローブ基板の複数のプローブ接点を検査対象物の複数の検査箇所に対して位置決め、接触させる位置決め装置と、
から成る半導体部品の検査装置。
【請求項８】
絶縁基板の第１面に複数のプローブ接点を形成し、第２面に複数の第１電極端子を形成し、プローブ接点と第１電極端子との間を絶縁基板を貫通する複数の貫通電極で電気的に接続したプローブ基板と、書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面に該ハードウェアに接続された複数の第２電極端子を具備する制御基板と、を用い、
前記プローブ基板の第１電極端子と前記制御基板の第２電極端子との間に導電性緩衝材を介在させて、相互に位置決めし且つ電気的に接続させ、前記プローブ基板の複数のプローブ接点を検査対象物の複数の検査箇所に対して位置決め、接触させることを特徴とする半導体部品の検査方法。
【請求項９】
前記プローブ基板と前記制御基板との間の位置決めは、相互の間に真空吸引力を作用させて行うことを特徴とする請求項８に記載の半導体部品の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は大規模集積回路（ＬＳＩ）又は半導体モジュール等の半導体部品の検査方法及び装置に関する。
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ）又は半導体モジュール等の半導体部品や半導体装置を製造する場合においては、シリコンから成る１枚の半導体ウエハ上にて、多数個分の半導体装置の回路形成等の加工が行われ、ウエハ上での加工工程が終了した後に、ダイシングにより切断され個々の半導体装置に分離される。半導体装置を検査するにあったては、個片化される前の半導体ウエハ上の複数の半導体チップ領域について同時に計測することのできるテスト装置も使われている。このように、複数の半導体チップ領域における多数の検査箇所を同時に計測する場合は、プローブカードが用いられる。
【０００３】
このプローブカードは、従来、多数の検査箇所にそれぞれ接触するプローブ接点ないし触針を有している。しかしながら、一度に同時に検査できる半導体ウエハ上の領域は、プローブカードがあたる範囲やプローブカードを含むテスト装置の処理能力に依存しているため、同時に計測できる領域としては、数個の半導体装置が限度であった。
【０００４】
また、モジュール化された半導体装置について複数の検査箇所を同時に計測する場合には、半導体装置がウエハから切断されて個片化した状態で試験用ソケットを用いて、複数箇所の同時測定を実現していた。
【０００５】
図１に半導体ウエハ１００上のチップ１０２を１個又は数個同時に測定することのできる従来の検査方法の概略を示す。プリント配線基板から成るプローブカード１１０は、その中心穴より複数の触針（プローブ）１１２を有し、これらの触針１１２が検査対象である１つ又は複数の半導体チップ１０２の所要な被測定箇所、例えば、半導体チップ１０２に設けられた電極２０４（図２）に接触するように設計されている。
【０００６】
図２は、大判の配線基板（プリント配線基板）に、個々の半導体モジュールとなる箇所が作製された状態を平面図である。大判の配線基板２００の一方の面（図の表面）には、外部接続端子０４が形成され、他方の面（図の表面）には、半導体チップや、チップキャパシタ等の部品（図示せず）が搭載されている。この大判の配線基板２００を個々に切り出し、半導体モジュール２０２を形成している。従来の検査装置では、個々に切り出された半導体モジュール２０２を、テストソケット（図示せず）に挿入し、検査を行なっていた。
【０００７】
従来知られている先行技術として、特許文献１（特開２００２−１７４６６９号公報）があるが、これによると、複数の集積回路デバイスを同時にテストするシステムにおいて、単一または複数のチャンネルのテスターからデーター値を受け取って、集積回路にエラー情報を提供するための、テスターに結合されたインターフェース回路を備える。このインターフェース回路はテスターから受け取ったデーター値を複数のデバイスに同時に送る。インターフェース回路は、デバイスから読み出してデーター値を使用して比較を行い、これに応じて、比較の結果を示すエラー値を生成する。同一または異なるチャンネルを介して、このエラー値をテスターに返すことができる。
【０００８】
特許文献２（特開２００４−２５９５３０号公報）では、半導体ソケットのような、ばね性のワイヤからなる外部接続端子が多数配列されている半導体検査装置において、接触端子の接触回数が数百回又は数千回と繰り返される場合においても、接触電圧を変化させずに、長期間にわたり安定して使用できるようにするために、外部接続端子の先端部に、剥離可能なめっき層を多層に形成しておき、外部接続端子の先端部の汚れに応じてエッチング洗浄して再使用に供する。
【０００９】
特許文献３（特開２００５−１２７９６１号公報）では、構造が簡単で、製造コストが低価格で、且つ多ピン化に対応可能な、半導体パッケージやチップを検査するためのテスト用基板を提供するものである。そして、このテスト用基板は、シリコン基板等のプローブ基板と、このプローブ基板の一面にワイヤボンディングにより形成した検査対象のバンプ又は端子の配列に対応して配列され、先端に細い突出部を有する複数のボールバンプと、プローブ基板の他面に配列された複数のマイクロスプリングと、各ボールバンプとマイクロスプリングとの間を電気的に接続するためのプローブ基板の位置面から他面へ貫通する導通ビアとから成る。
【００１０】
【特許文献１】特開２００２−１７４６６９号公報
【００１１】
【特許文献２】特開２００４−２５９５３０号公報
【００１２】
【特許文献３】特開２００５−１２７９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図１及び図２に示した従来のプローブカードを用いた半導体装置の検査方法によると、プローブカードがあたる範囲やプローブカードを含むテスト装置の処理能力に依存しているため、同時に計測できるのは数個の半導体装置が限度であった。また、モジュール化された半導体装置にあっては、個片化されたチップを個々に検査用ソケットに装着して、測定を実施しなければならず、短時間の大量処理には不向きであった。
【００１４】
特許文献１〜３に開示されている先行技術においても、半導体チップの試験装置においてテスト装置自体の耐久性、測定時間の短縮化等の改善はなされているものの、多数個の半導体装置について同時に計測するのは、個々のプローブのあたる範囲やその処理能力等には限界があり、多数個の検査対象物について満足のできる同時計測を実現することは実質的に困難であった。
【００１５】
そこで、本発明では、多数のＬＳＩや半導体モジュール等の半導体部品について、同時に測定を行う場合において、測定体対象物が多くなっても、或いは測定箇所が多くなっても、精度良く同時計測を行うことのできる半導体部品の検査方法及び装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
上記の課題を達成するために、本発明によれば、絶縁基板の第１面に検査対象物に接触可能な複数のプローブ接点を形成し、第２面に複数の第１電極端子を形成し、絶縁基板を貫通する複数の貫通電極でプローブ接点と第１電極端子との間を電気的に接続させたプローブ基板と、書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面に該ハードウェアに接続された複数の第２電極端子を具備する制御基板と、該プローブ基板の第１電極端子と該制御基板の第２電極端子との間に介在させた、相互に電気的に接続する複数の導電性緩衝材と、から成る半導体部品の検査装置が提供される。
【００１７】
この場合において、前記プローブを構成する絶縁基板はシリコンからなり、前記プローブ接点は該シリコンをエッチングして複数の錐状の突起を形成し、更にその表面に導電層を形成したものであることを特徴とする。或いは、前記プローブ接点はボンディングワイヤにより形成されたスプリング状端子から成ることを特徴とする。
【００１８】
導電性緩衝材は導電性ゴムからなることを特徴とする。或いは、導電性緩衝材はボンディングワイヤにより形成されたスプリング状端子から成ることを特徴とする。
【００１９】
また、本発明によると、絶縁基板の第１面に検査対象物に接触可能な複数のプローブ接点を形成し、第２面に複数の第１電極端子を形成し、絶縁基板を貫通する複数の貫通電極でプローブ接点と第１電極端子との間を電気的に接続させたプローブ基板と、書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面に該ハードウェアに接続された複数の第２電極端子を具備する制御基板と、該プローブ基板の第１電極端子と該制御基板の第２電極端子との間を相互に電気的に接続し、且つ前記プローブ基板の複数のプローブ接点を検査対象物の複数の検査箇所に対して位置決め、接触させる位置決め装置と、から成る半導体部品の検査装置が提供される。
【００２０】
更に、本発明によると、絶縁基板の第１面に複数のプローブ接点を形成し、第２面に複数の第１電極端子を形成し、プローブ接点と第１電極端子との間を絶縁基板を貫通する複数の貫通電極で電気的に接続したプローブ基板と、書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面に該ハードウェアに接続された複数の第２電極端子を具備する制御基板と、を用い、前記プローブ基板の第１電極端子と前記制御基板の第２電極端子との間に導電性緩衝材を介在させて、相互に位置決めし且つ電気的に接続させ、前記プローブ基板の複数のプローブ接点を検査対象物の複数の検査箇所に対して位置決め、接触させることを特徴とする半導体部品の検査方法が提供される。
【００２１】
この場合において、前記プローブ基板と前記制御基板との間の位置決めは、相互の間に真空吸引力を作用させて行うことを特徴とする。このように、プローブ基板と制御基板とが真空吸着により押圧され、接続されていると、故障時等の相互の交換が容易であり、好適なものとなる。
【発明の効果】
【００２２】
本発明によれば、複数のプローブ接点を有するプローブ基板と、書き換え可能なハードウェアを搭載又は内蔵可能した制御基板と、を導電性緩衝材を介在させて相互に位置決めすると共に、前記プローブ基板の複数のプローブ接点を検査対象物の複数の検査箇所に位置決め、接触させて、検査対象物の複数の箇所にて検査を行うので、半導体ウエハ内の複数の半導体チップを１回の試験ですべての計測を完了させることが可能となる。また、例えば、１つの半導体ウエハ内の全半導体チップを一度に検査することも可能である。
【００２３】
また、各種の検査対象物に応じて配列されたプローブ接点を有するプローブ基板と、単一の制御基板とを組合せることにより、種々の検査部位や計測範囲を有する検査対象物についての検査を行うことができる。
【００２４】
本発明の検査装置では、例えば、一つの半導体ウエハ上に形成された複数の半導体チップを、一度に検査できることを特徴としている。本発明では、例えば、半導体ウエハと同じ材質の、シリコン基板により、プローブ基板を形成する。よって、半導体ウエハの半導体チップの電極に準じた高精度・高密度で、プローブ接点を形成できる。また、制御基板も、例えば、半導体ウエハと同じ材質の、シリコン基板により形成する。よって、高精度・高密度で制御基板の電極端子を形成でき、容易に制御基板とプローブ基板を電気的に接続し、制御基板により、プローブ基板を制御可能となる。これにより、半導体ウエハに形成された全半導体チップの電極に対応したプローブ接点を接触させ、一度に検査を行うことが可能となる。なお、シリコン基板に替え、ガラス基板等、シリコン基板と同等の精度で加工可能な基板により、プローブ基板や制御基板を形成してもよい。また、プローブ基板や制御基板が高精度・高密度であるため、モジュール基板の場合も、大判の基板の状態で、全モジュール基板を、一度に検査可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【００２６】
図３Ａ及び図３Ｂは、本発明の第１実施形態に係る半導体部品の検査装置を示すものである。第１実施形態に係る半導体部品の検査装置において、検査対象物（デバイス・アンダー・テスト）（ＤＵＴ）１０は、例えば、多数個の半導体チップが形成された１枚の半導体ウエハであって、個々の半導体チップに切断される前の状態のものである。これらの多数の半導体チップのうちで１つ又は複数個の半導体チップに対して、複数の検査対象箇所ないし部位について検査をするものである。ただし、この第１実施形態では、単一の半導体ウエハ（ＤＵＴ）１０の全半導体チップを１つの検査範囲としている。
【００２７】
プローブ基板２０は、例えばシリコンから成る絶縁基板２１からなり、図示の下側の第１面には検査対象物に接触可能な複数のプローブ接点２２が形成されている。プローブ接点２２は、例えば、絶縁基板の材料であるシリコンをエッチングして複数の先端の尖った錐状の突起を形成し、次いで、絶縁基板２１であるシリコンの表面に熱酸化等で絶縁層を形成し、更にその突起部分の表面にのみ無電解めっき等で導電層２２ａを形成したものである。プローブ接点２２の配列は、検査を必要とする特定の検査対象物１０の計測位置に対応している。
【００２８】
プローブ基板２０の、図示の上側の第２面には、複数の電極端子２３が形成されている。これらの複数の電極端子２３は、後述する制御基板３０の電極端子３３の配列と対応した配列となっている。プローブ接点２２と電極端子２３との間をそれぞれ電気的に接続するために、絶縁基板１１の下面と上面との間を貫通する複数の貫通電極２４が設けられている。これらの貫通電極２４を形成するには、シリコンから成る絶縁基板２１にスルーホールを設け、次いで、シリコンの表面に熱酸化等で絶縁層を形成し、これらのスルーホールを金属ペーストで充填する、或いはめっき等の方法でビア形成する、等の方法が用いられる。
【００２９】
制御基板３０は、例えばシリコン基板３１から成り、図示の下側の第１面には、後述する導電性緩衝材２６を介してプローブ基板２０の電極端子２３に電気的に接触される電極端子３３が形成されている。制御基板３０の、図示の上側の第２面上には、例えばＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）又はリードオンメモリ（ＲＯＭ）等のような書き換え可能なハードウエア３５が搭載されている。そして、制御基板３０の上面の搭載されているハードウエア３５と下面の電極端子３３との間を電気的に接続するために、シリコン基板３１の下面と上面との間を貫通する複数の貫通電極３４が設けられている。これらの貫通電極３４の形成方法は、プローブ基板２０における貫通電極２４の形成方法と同じである。
【００３０】
制御基板３０の上側には、はんだボール４１を介してプリント配線基板４０が搭載される。このプリント配線基板４０上には、電源回路４２や入出力装置４３等が搭載されている。
【００３１】
検査対象物１０の検査にあたっては、プローブ基板２０の電極端子２３と制御基板３０の電極端子３３との間に導電性緩衝材２６を介在させて、相互に位置決めし且つ電気的に接続させると共に、プローブ基板２０の複数のプローブ接点２２を検査対象物１０の複数の検査箇所に対して位置決め・接触させる。導電性緩衝材２６としては、例えば、導電性ゴムを用いことができる。
【００３２】
プローブ基板２０と制御基板３０との間の位置決めを確実なものとするために、相互の間に真空吸引力を作用させて行うこともできる。図示の実施形態では、制御基板３０に設けた吸着口３７からプローブ基板２０と制御基板３０との間の空間を減圧し、相互間に真空吸引力を作用させる。プローブ基板２０と制御基板３０と間の空間は、図では詳細に示していないが、密閉空間として形成されている。
なお、密閉空間を形成するにあたっては、例えば、図３Ｂに示すように、プローブ基板２０周縁と制御基板３０周縁との間に、例えばゴムからなるシールリング６０を介在させて、これらの基板２０、３０間に密閉空間を形成する。この構成により真空吸引が容易になり、プローブ基板２０と制御基板３０の接続・位置決めが容易になる。
【００３３】
また、このようにプローブ基板２０の電極端子２３と制御基板３０の電極端子３３との間を電気的に接続するために、それらの間に導電性緩衝材２６を介在させ、且つプローブ基板２０と制御基板３０との間で真空吸引力を作用させているので、両電極端子間の電気的な接続はより一層確実なものと成り、電気的な接触について接触抵抗が増加することはない。
【００３４】
図４は、本発明の第２実施形態に係る半導体部品の検査装置を示すものである。第１実施形態と異なる点は、第１実施形態では、単一の検査対象物１０の領域を検査することを目的としていたが、この第２実施形態では、複数の検査対象物１０（例えば、半導体ウエハ）にわたる領域を１つの検査範囲としている。また、この第２実施形態では、プローブ基板のプローブ接点（或いは貫通電極）の配列と制御基板の電極端子（或いは貫通電極）の配列とが同じ場合を想定している。その他の点については、第１実施形態の場合と同様である。
【００３５】
図５は、ホストコンピュータ５０、プリント配線基板４０、制御部（制御基板３０）、プローブ基板２０、検査対象物１０の相互関係を示す図である。ホストコンピュータ５０より、ジェータグ（ＪＴＡＧ）等のインターフェースを使用して、制御部（ＦＰＧＡ又はＲＯＭ）に試験回路を登録する。制御基板３０とプローブ基板２０とを真空吸着等の手段を使用して導電性ゴムのような緩衝材２６を介して接続する。検査対象物である半導体ウエハ（ＤＵＴ）１０をセットし、プローブ基板２０と制御基板３０との接触をとる。ホストコンピュータ５０より試験開始信号を送信することで、各ＤＵＴ１０の試験を一斉に開始する。試験の終了後、適合又は不適合の結果を制御部からホストコンピュータ５０に送信する。ホストコンピュータ５０はすべての試験結果をまとめる。
【００３６】
図６は、本発明の第３実施形態に係る半導体部品の検査装置を示すものである。第１実施形態と異なる点は、第１実施形態では、プローブ接点２２として、プローブ基板２０を構成しているシリコン２１をエッチングして複数の錐状の突起を形成し、更にその表面に導電層を形成したものを使用したが、この第３実施形態では、プローブ接点として、ボンディングワイヤにより形成したスプリング状端子２２を使用する。このスプリング状端子は、通常使用されているボンディング装置（図示せず）により、貫通電極２４の端部より金線等の細いワイヤを引き出すことにより、略「く」字形に形成し、更に、ワイヤ表面にＮｉ、Ｃｏ又はＡｕめっき等を施し、緩衝性を持たせやすくする。これにより、プローブの先端針として機能するスプリング端子２２の先端部は、検査対象物１０の検査箇所に接触して撓むことにより接触を維持する。その他の点については、第１実施形態の場合と同様である。
【００３７】
図７は、本発明の第４実施形態に係る半導体部品の検査装置を示すものである。第１〜第３実施形態では、制御部として、制御基板３０とは別にプリント配線基板４０を構成していたが、この第４実施形態では、プリント配線基板４０を制御基板としてまとめて構成した。よって、制御基板でもあるプリント配線基板４０は、その上面に、例えばＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）及びリードオンメモリ（ＲＯＭ）等のような書き換え可能なハードウエア３５が搭載され、且つ電源回路４２や入出力装置４３等も同じプリント配線基板４０の上面に取り付けられる。したがって、この第４実施形態では、第１〜第３実施形態において必要としていた、制御基板３０とプリント配線基板４０とを接続するための、はんだボール４１等は必要なくなった。しかしながら、この第４実施形態では、前述の実施形態のように、プローブ基板２０とプリント配線基板４０との間に、インターフェースとしての機能をさせる部材が存在しないので、プリント配線基板４０の下面側の電極端子３３の配列を常に、プローブ基板２０の電極端子２３の配列と同じにしておく必要がある。
また、この第４実施形態では、プローブ基板２０とプリント配線基板４０との間の位置決めを確実なものとするために、相互の間に真空吸引力を作用させるが、そのための吸着口３７はプリント配線基板４０に設け、プローブ基板２０とプリント配線基板４０との間の空間を減圧し、相互間に真空吸引力を作用させる。この実施形態におけるプローブ基板２０とプリント配線基板４０と間の空間も、図では詳細に示していないが、密閉空間として形成されている。
【００３８】
図８は、本発明の第５実施形態に係る半導体部品の検査装置を示すものである。上述の第４実施形態では、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）及びリードオンメモリ（ＲＯＭ）等のような書き換え可能なハードウエア３５を制御基板としての機能するプリント配線基板４０の上に搭載していたが、この第５実施形態では、これらのハードウエア３５をプリント配線基板４０に内蔵させた。したがって、電源回路４２や入出力装置４３等はプリント配線基板４０の上に搭載した。その他の構成は、第４実施形態の場合と同様である。
【００３９】
図９は、本発明の第６実施形態に係る半導体部品の検査装置を示すものである。前述の実施形態では、プローブ基板２０と制御基板３０とを電気的に接続するのに、両電極端子２３、３３間に導電性緩衝材２６として、導電性ゴムを使用していたが、この第６実施形態では、ボンディングワイヤにより形成したスプリング状端子を使用する。このスプリング状端子は、前述の第３実施形態における、プローブ端子としてのスプリング状端子の場合と同様に、通常使用されているボンディング装置（図示せず）により、プローブ基板２０又は制御基板３０のいずれかの電極端子２３、３３の表面より金線等の細いワイヤを略「く」字形に引き出すことにより、形成することができる。このようなスプリング状端子２６は、プローブ基板２０の電極端子２３又は制御基板３０の電極端子３３のいずれかに予め設けておく。
【００４０】
図１０は、本発明の第７実施形態に係る半導体部品の検査装置を示すものである。第１実施形態では、シリコンから成る制御基板３０上にＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）及びリードオンメモリ（ＲＯＭ）等のような書き換え可能なハードウエア３５を搭載していたが、この第７実施形態では、これらのハードウエア３５をシリコンから成る制御基板３０に内蔵した（シリコン基板に作り込んだ）。その他の構成は、第１実施形態の場合と同じである。
【００４１】
図１１は、本発明の第８実施形態に係る半導体部品の検査装置を示すものである。前述の実施形態では、プローブ基板２０の電極端子２３と制御基板３０の電極端子３３とを電気的に接続する場合において、これらの電極端子２３、３３間に導電性緩衝材２６として導電性ゴムを介在させ（第１実施形態）、或いはスプリング状端子を介在させていた（第６実施形態）。この第８実施形態では、これらの電極端子２３、３３間に導電性緩衝材２６を介在させずに、電極端子２３、３３間を直接接触させる構成とした。その他の構成は、第１実施形態の場合と同じである。
【００４２】
図１２は、本発明の第９実施形態に係る半導体部品の検査装置を示すものである。この実施形態では、第７実施形態と同様、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）及びリードオンメモリ（ＲＯＭ）等のような書き換え可能なハードウエア３５をシリコンから成る制御基板３０に内蔵した。しかし、電源回路４２や入出力装置４３が搭載されているプリント配線基板４０を、シリコンから成る制御基板３０の上側に搭載するにあたって、上述の実施形態では、はんだボール４１を使用していたが、この第９実施形態では、はんだボール４１に代えて、スプリング状端子４８を使用した。このスプリング状端子４８は、前述の第３実施形態における、プローブ端子２２としてのスプリング状端子の場合と同様に、通常使用されているボンディング装置（図示せず）により、制御基板３０及びプリント配線基板４０のいずれかの電極端子の表面より金線等の細いワイヤを略「く」字形に引き出すことにより、形成することができる。このようなスプリング状端子４８は制御基板３０又はプリント配線基板４０のいずれかに予め設けておく。この他の構成は、第７実施形態の場合と同様である。
【００４３】
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
【産業上の利用可能性】
【００４４】
上述のように、本発明によれば、半導体ウエハ内の複数の半導体チップを１回の試験ですべての計測を同時に完了させることが可能となり、同時計測の測定部位を増加させることができ、半導体部品の大量生産に適合した検査装置及び方法が得られる。
【００４５】
また、各種の検査対象物に応じて配列されたプローブ接点を有するプローブ基板と、単一の制御基板とを組合せることにより、種々の検査部位や計測範囲を有する検査対象物についての検査を行うことができ、より広範囲の半導体部品を検査対象とすることができる。
【図面の簡単な説明】
【００４６】
【図１】従来の半導体ウエハの検査装置を示す。
【図２】大判の基板から個別の半導体モジュールを個片化した状態を示す。
【図３Ａ】本発明の第１実施形態に係る半導体部品の検査装置を示す。
【図３Ｂ】第１実施形態の変形例を示す。
【図４】本発明の第２実施形態に係る半導体部品の検査装置を示す。
【図５】本発明の半導体部品の検査装置の部材の相関関係を示す。
【図６】本発明の第３実施形態に係る半導体部品の検査装置を示す。
【図７】本発明の第４実施形態に係る半導体部品の検査装置を示す。
【図８】本発明の第５実施形態に係る半導体部品の検査装置を示す。
【図９】本発明の第６実施形態に係る半導体部品の検査装置を示す。
【図１０】本発明の第７実施形態に係る半導体部品の検査装置を示す。
【図１１】本発明の第８実施形態に係る半導体部品の検査装置を示す。
【図１２】本発明の第９実施形態に係る半導体部品の検査装置を示す。
【符号の説明】
【００４７】
１０    検査対象物（ＤＵＴ）
２０    プローブ基板
２１    絶縁基板
２２    プローブ接点
２３    電極端子
２４    貫通電極
２６    導電性緩衝材
３０    制御基板
３３    電極端子
３４    貫通電極
３７    吸着口
４０    プリント配線基板
５０    ホストコンピュータ
【図１】
2009270835.tif 000003
【図２】
2009270835.tif 000004
【図３Ａ】
2009270835.tif 000005
【図３Ｂ】
2009270835.tif 000006
【図４】
2009270835.tif 000007
【図５】
2009270835.tif 000008
【図６】
2009270835.tif 000009
【図７】
2009270835.tif 000010
【図８】
2009270835.tif 000011
【図９】
2009270835.tif 000012
【図１０】
2009270835.tif 000013
【図１１】
2009270835.tif 000014
【図１２】
2009270835.tif 000015