(57)【要約】【課題】  ドライプロセスを用いて、アスペクト比が高い貫通部に、微細な貫通配線を形成可能な半導体装置及びその製造方法を実現する。【解決手段】  配線１３に電流供給用のプローブを接触させて、貫通部１１ｅの方向に大電流を流すと、電流の方向に配線１３の金属元素が移動するエレクトロマイグレーションが生じる。配線１３は貫通部１１ｅの開口以外の領域がＳＯＩ基板１１の基板面１１ｄにより拘束されているために、拘束がない貫通部１１ｅの開口に金属元素が集約される。集約された金属元素は自己組織化によって細線状に配列され、金属細線１４が貫通部１１ｅの内部に電極２３に向かって成長し、配線１３と電極２３とを電気的に接続する。【選択図】  図１
2009267098.tif 000002
【特許請求の範囲】
【請求項１】
基板面に第１の素子とこの第１の素子と電気的に接続された第１の金属配線とを備えた第１の基板と、基板面に第２の素子とこの第２の素子と電気的に接続された第２の金属配線とを備えた第２の基板とが、前記第１の基板の裏面と前記第２の基板面とにおいて貼り合わされて形成された半導体装置であって、
前記第１の基板には、厚さ方向に貫通形成された貫通部が設けられ、前記第１の金属配線及び前記第２の金属配線の少なくとも一部がそれぞれ前記貫通部の開口に面しており、
前記第１の金属配線と前記第２の金属配線とは、前記第１の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、前記第１の金属配線を前記貫通部の内部の厚さ方向に成長させて形成された金属細線により電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記第１の金属配線は、ＡｌまたはＡｌを主成分とする合金からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属細線は、前記貫通部の内側面と接触しないように形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１の金属配線は、絶縁膜で覆われていることを特徴とする請求項１ないし請求項３のいずれか１つに記載の半導体装置。
【請求項５】
１組の前記第１の金属配線と前記第２の金属配線に対し、複数の前記貫通部が設けられており、各貫通部に前記金属細線が形成されていることを特徴とする請求項１ないし請求項４のいずれか１つに記載の半導体装置。
【請求項６】
前記第１の基板は、前記第１の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板であることを特徴とする請求項１ないし請求項５のいずれか１つに記載の半導体装置。
【請求項７】
基板面に第１の素子とこの第１の素子と電気的に接続された第１の金属配線とを備えた第１の基板と、基板面に第２の素子とこの第２の素子と電気的に接続された第２の金属配線とを備えた第２の基板とを用意し、
前記第１の基板の裏面より、一方の開口が第１の金属配線の少なくとも一部に面するように貫通部を貫通形成する工程と、
前記貫通部の他方の開口に前記第２の金属配線の少なくとも一部に面するように、前記第２の基板を前記第１の基板に貼り合わせる工程と、
前記第１の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、前記第１の金属配線を前記貫通部の内部の厚さ方向に成長させて、前記第１の金属配線と前記第２の金属配線とを電気的に接続する金属細線を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項８】
前記第１の金属配線は、ＡｌまたはＡｌを主成分とする合金からなることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記金属細線は、前記貫通部の内側面と接触しないように形成することを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の金属配線は、絶縁膜で覆われていることを特徴とする請求項７ないし請求項９のいずれか１つに記載の半導体装置の製造方法。
【請求項１１】
１組の前記第１の金属配線と前記第２の金属配線に対し、複数の前記貫通部を形成し、各貫通部に前記金属細線を形成することを特徴とする請求項７ないし請求項１０のいずれか１つに記載の半導体装置の製造方法。
【請求項１２】
前記第１の基板として、前記第１の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いることを特徴とする請求項７ないし請求項１１のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、素子と回路とを電気的に接続する貫通配線を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器はますます小型化が求められており、半導体装置の更なる高集積化の要求が高まっている。そこで、素子と回路基板との接続をワイヤで行うと、ワイヤの取り回しのためのスペースが必要となり、半導体装置の小型化が困難となるため、例えば、特許文献１には、素子と回路とを電気的に接続する貫通配線を備えた半導体装置が開示されている。
【特許文献１】特開２００７−１８０２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、めっきなどのウエットプロセスにより貫通配線を形成する場合には、アスペクト比が高い貫通孔に微細な貫通配線を形成することが困難であった。
【０００４】
そこで、本発明は、ドライプロセスを用いて、アスペクト比が高い貫通部に、微細な貫通配線を形成可能な半導体装置及びその製造方法を実現することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、上記目的を達成するため、請求項１に記載の発明では、基板面に第１の素子とこの第１の素子と電気的に接続された第１の金属配線とを備えた第１の基板と、基板面に第２の素子とこの第２の素子と電気的に接続された第２の金属配線とを備えた第２の基板とが、前記第１の基板の裏面と前記第２の基板面とにおいて貼り合わされて形成された半導体装置であって、前記第１の基板には、厚さ方向に貫通形成された貫通部が設けられ、前記第１の金属配線及び前記第２の金属配線の少なくとも一部がそれぞれ前記貫通部の開口に面しており、前記第１の金属配線と前記第２の金属配線とは、前記第１の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、前記第１の金属配線を前記貫通部の内部の厚さ方向に成長させて形成された金属細線により電気的に接続されている、という技術的手段を用いる。
【０００６】
請求項１に記載の発明によれば、第１の基板に形成された第１の金属配線と第２の基板に形成された第２の金属配線とは、第１の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、第１の金属配線を貫通部の内部の厚さ方向に成長させて形成された金属細線により電気的に接続することができる。これにより、ドライプロセスを用いて、アスペクト比が高い貫通部に、第１の素子と第２の素子とを電気的に接続するための貫通配線を形成することができる。
【０００７】
請求項２に記載の発明では、請求項１に記載の半導体装置において、前記第１の金属配線は、ＡｌまたはＡｌを主成分とする合金からなる、という技術的手段を用いる。
【０００８】
請求項２に記載の発明のように、第１の金属配線を、金属配線として一般に用いられているＡｌまたはＡｌを主成分とする合金から形成することができる。また、第１の金属配線をＡｌまたはＡｌを主成分とする合金により形成すると、金属細線の成長速度を早くすることができ、好適である。
【０００９】
請求項３に記載の発明では、請求項１または請求項２に記載の半導体装置において、前記金属細線は、前記貫通部の内側面と接触しないように形成されている、という技術的手段を用いる。
【００１０】
請求項３に記載の発明のように、本発明の半導体装置では、金属細線を貫通部の内側面と接触しないように形成することができる。これにより、貫通部の内側面に絶縁膜を形成する必要がない。
【００１１】
請求項４に記載の発明では、請求項１ないし請求項３のいずれか１つに記載の半導体装置において、前記第１の金属配線は、絶縁膜で覆われている、という技術的手段を用いる。
【００１２】
請求項４に記載の発明によれば、第１の金属配線は、絶縁膜で覆われているため、第１の金属配線に電流を流し、エレクトロマイグレーションを発生させる際に、絶縁膜により拘束されるために、貫通部の開口に形成されている拘束のない領域から厚さ方向に成長しやすくさせることができるので、金属細線の成長速度を早くすることができ、金属細線を短時間で形成することができる。
【００１３】
請求項５に記載の発明では、請求項１ないし請求項４のいずれか１つに記載の半導体装置において、１組の前記第１の金属配線と前記第２の金属配線に対し、複数の前記貫通部が設けられており、各貫通部に前記金属細線が形成されている、という技術的手段を用いる。
【００１４】
請求項５に記載の発明によれば、第１の金属配線と第２の金属配線とを複数の金属細線により接続することができるので、配線の信頼性を向上させることができる。
【００１５】
請求項６に記載の発明では、請求項１ないし請求項５のいずれか１つに記載の半導体装置において、前記第１の基板は、前記第１の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板である、という技術的手段を用いる。
【００１６】
請求項６に記載の発明のように、第１の基板として、第１の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を好適に用いることができる。例えば、第１の素子としては、ＭＥＭＳ技術により形成された加速度センサのセンサ部を形成することができる。
【００１７】
請求項７に記載の発明では、半導体装置の製造方法において、基板面に第１の素子とこの第１の素子と電気的に接続された第１の金属配線とを備えた第１の基板と、基板面に第２の素子とこの第２の素子と電気的に接続された第２の金属配線とを備えた第２の基板とを用意し、前記第１の基板の裏面より、一方の開口が第１の金属配線の少なくとも一部に面するように貫通部を貫通形成する工程と、前記貫通部の他方の開口に前記第２の金属配線の少なくとも一部に面するように、前記第２の基板を前記第１の基板に貼り合わせる工程と、前記第１の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、前記第１の金属配線を前記貫通部の内部の厚さ方向に成長させて、前記第１の金属配線と前記第２の金属配線とを電気的に接続する金属細線を形成する工程と、を備えた、という技術的手段を用いる。
【００１８】
請求項７に記載の発明によれば、第１の基板に形成された第１の金属配線と第２の基板に形成された第２の金属配線とは、第１の金属配線に電流を流し、エレクトロマイグレーションを発生させることにより、第１の金属配線を貫通部の内部の厚さ方向に成長させて形成された金属細線により電気的に接続することができる。これにより、ドライプロセスを用いて、アスペクト比が高い貫通部に、第１の素子と第２の素子とを電気的に接続するための貫通配線を形成することができる。
【００１９】
請求項８に記載の発明では、請求項７に記載の半導体装置の製造方法において、前記第１の金属配線は、ＡｌまたはＡｌを主成分とする合金からなる、という技術的手段を用いる。
【００２０】
請求項８に記載の発明のように、第１の金属配線を、金属配線として一般に用いられているＡｌまたはＡｌを主成分とする合金から形成することができる。また、第１の金属配線をＡｌまたはＡｌを主成分とする合金により形成すると、金属細線の成長速度を早くすることができ、好適である。
【００２１】
請求項９に記載の発明では、請求項７または請求項８に記載の半導体装置の製造方法において、前記金属細線は、前記貫通部の内側面と接触しないように形成する、という技術的手段を用いる。
【００２２】
請求項９に記載の発明のように、本発明の半導体装置では、金属細線を貫通部の内側面と接触しないように形成することができる。これにより、貫通部の内側面に絶縁膜を形成する必要がない。
【００２３】
請求項１０に記載の発明では、請求項７ないし請求項９のいずれか１つに記載の半導体装置の製造方法において、前記第１の金属配線は、絶縁膜で覆われている、という技術的手段を用いる。
【００２４】
請求項１０に記載の発明によれば、第１の金属配線は、絶縁膜で覆われているため、第１の金属配線に電流を流し、エレクトロマイグレーションを発生させる際に、絶縁膜により拘束されるために、貫通部の開口に形成されている拘束のない領域から厚さ方向に成長しやすくさせることができるので、金属細線の成長速度を早くすることができ、金属細線を短時間で形成することができる。
【００２５】
請求項１１に記載の発明では、請求項７ないし請求項１０のいずれか１つに記載の半導体装置の製造方法において１組の前記第１の金属配線と前記第２の金属配線に対し、複数の前記貫通部を形成し、各貫通部に前記金属細線を形成する、という技術的手段を用いる。
【００２６】
請求項１１に記載の発明によれば、第１の金属配線と第２の金属配線とを複数の金属細線により接続することができるので、配線の信頼性を向上させることができる。
【００２７】
請求項１２に記載の発明では、請求項７ないし請求項１１のいずれか１つに記載の半導体装置の製造方法において、前記第１の基板として、前記第１の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いる、という技術的手段を用いる。
【００２８】
請求項１２に記載の発明のように、第１の基板として、第１の素子が形成された素子形成基板が、埋込酸化膜を介して支持基板上に積層形成されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を好適に用いることができる。例えば、第１の素子としては、ＭＥＭＳ技術により形成された加速度センサのセンサ部を形成することができる。
【発明を実施するための最良の形態】
【００２９】
この発明に係る半導体装置及びその製造方法について、図を参照して説明する。ここでは、ＭＥＭＳ技術によりセンサ部が形成された加速度センサを例に説明する。
図１は、本実施形態の半導体装置の説明図である。図１（Ａ）は、断面説明図であり、図１（Ｂ）は、素子形成基板側から見た配線の拡大平面説明図である。図２及び図３は、本実施形態の半導体装置の製造工程を示す断面説明図である。図４は、配線または貫通部の形状の変更例を示す平面説明図である。
なお、各図では、説明のために一部を拡大して誇張して示している。
【００３０】
図１（Ａ）に示すように、加速度センサとして形成された半導体装置１０は、センサ部１２が形成されたＳＯＩ基板１１と、センサ部１２と電気的に接続され、センサ部１２から出力された加速度信号を演算処理する集積回路２２を備えた半導体基板２１とが貼り合わされて形成されている。
なお、センサ部１２は、公知の構成からなり、内部の構成の図示及び説明を省略する。
【００３１】
ＳＯＩ基板１１は、支持基板１１ａ上に埋込酸化膜１１ｂを介して素子形成基板１１ｃを積層して形成されている。センサ部１２は、素子形成基板１１ｃ及び埋込酸化膜１１ｂをエッチングすることにより所定の形状に形成されている。
【００３２】
素子形成基板１１ｃの基板面１１ｄには、センサ部１２と電気的に接続された配線１３が形成されている。配線１３は、スパッタにより形成されたＡｌ薄膜をパターニングして形成されている。配線１３をＡｌまたはＡｌを主成分とする合金により形成すると、後述する金属細線１４の成長速度を早くすることができ、好適である。
【００３３】
ＳＯＩ基板１１には、基板面１１ｄから裏面１１ｆに向かって貫通形成された貫通部１１ｅが設けられている。図１（Ｂ）に示すように、配線１３の一方の端部１３ｂ近傍において、配線１３が貫通部１１ｅの開口を覆っている。
【００３４】
半導体基板２１は、センサ部１２から出力された加速度信号を演算処理する集積回路２２と、集積回路２２と電気的に接続された電極２３とを備えており、基板面２１ａ側において、ＳＯＩ基板１１の裏面１１ｆと貼り付けられている。
【００３５】
電極２３の一部は、貫通部１１ｅの裏面１１ｆ側の開口に対応する位置に設けられている。配線１３と電極２３とは、貫通部１１ｅに挿通された金属細線１４により電気的に接続されている。ここで、金属細線１４は、後述する工程により配線１３から形成された太さ１μｍ程度のＡｌ細線であり、貫通部１１ｅの内壁とは接触しないように形成されている。 
【００３６】
この半導体装置１０の製造方法について、図２及び図３を参照して説明する。
まず、図２（Ａ）に示すように、公知の方法により形成された加速度センサのセンサ部１２と、センサ部１２と電気的に接続された配線１３とが形成されているＳＯＩ基板１１を用意する。
【００３７】
次に、図２（Ｂ）に示すように、フォトリソグラフィ法によりＳＯＩ基板１１の裏面１１ｆから基板面１１ｄに向かって、厚さ方向に貫通部１１ｅを貫通形成する。ここで、貫通部１１ｅは、配線１３の一端の近傍において貫通部１１ｅの開口を配線１３が覆うように形成する。
【００３８】
続いて、図３（Ｃ）に示すように、センサ部１２から出力された加速度信号を演算処理する集積回路２２と、集積回路２２と電気的に接続された電極２３とを備えた半導体基板２１を用意し、基板面２１ａ側において、接着または接合によりＳＯＩ基板１１の裏面１１ｆに貼り付ける。ここで、電極２３は、貫通部１１ｅの開口と対応する位置に配置されている。
【００３９】
続いて、図３（Ｄ）に示すように、配線１３の端部１３ａから端部１３ｂ（図１（Ｂ））に向かう方向に電流を流すことにより、貫通部１１ｅ内部で金属細線１４を成長させて、半導体基板２１の電極２３と電気的に接続する。
【００４０】
金属細線１４の形成方法について説明する。配線１３の端部１３ａ側が陽極、端部１３ｂ側が陰極となるように電流供給用のプローブを接触させて、貫通部１１ｅの方向に電流を流す。処理条件として、例えば、２５０℃に昇温した状態で、電流密度１ＭＡ／ｃｍ２の直流電流を流す。なお、金属細線１４を成長させることができるなら、処理条件は任意である。
【００４１】
配線１３にこのような大電流を流すと、電流の方向に配線１３の金属元素が移動するエレクトロマイグレーションが生じるが、貫通部１１ｅの開口以外の領域がＳＯＩ基板１１の基板面１１ｄにより拘束されているために、拘束がない貫通部１１ｅの開口に金属元素が集約される。集約された金属元素は自己組織化によって細線状に配列される。これにより、金属細線１４が貫通部１１ｅの内部に電極２３に向かって成長して形成される。
【００４２】
貫通部１１ｅの内部を厚さ方向に成長した金属細線１４は、電極２３に到達し、配線１３と電極２３とを電気的に接続する。
【００４３】
本工程によれば、金属細線１４を貫通部１１ｅの内側面と接触しないように成長させて形成することができる。これにより、貫通部１１ｅの内側面に絶縁膜を形成する必要がない。
【００４４】
上述の工程に続いて、熱処理または金属細線１４への通電を行うことにより、金属細線１４を電極２３に拡散させて両者の結合力を向上させることもできる。
【００４５】
（変更例）
図４（Ａ）に示すように、貫通部１１ｅに向かって、配線１３の幅を減少させる形状を採用することができる。貫通部１１ｅ側で電流密度が上昇するために、貫通電極１９の成長速度を速くすることができる。また、貫通部１１ｅから遠い側の配線１３の幅が広く形成されているので、貫通電極１９を形成するために必要な金属元素を十分に供給することができる。
【００４６】
図４（Ｂ）に示すように、１つの配線１３に対し、複数の貫通部１１ｅを設けてもよい。これによれば、ＳＯＩ基板１１の配線１３と、半導体基板２１の電極２３とを複数の貫通電極１９により接続することができるので、配線の信頼性を向上させることができる。
【００４７】
本実施形態では、配線１３を形成する材料として、Ａｌを用いたがこれに限定されるものではなく、例えば、Ｃｕ、Ａｇ、Ｓｎ、Ｎｉなど、他の拡散係数が高い材料を用いてもよい。
【００４８】
本実施形態では、半導体装置１０として、センサ部１２が形成されたＳＯＩ基板１１と、センサ部１２と電気的に接続され、センサ部１２から出力された加速度信号を演算処理する集積回路２２を備えた半導体基板２１とが貼り合わされて形成されている半導体装置を例示したが、これに限定されるものではなく、各種基板、素子などの組み合わせで構成することができる。
【００４９】
［最良の形態の効果］
（１）本発明の半導体装置１０及びその製造方法によれば、ＳＯＩ基板１１に形成された配線１３と半導体基板２１に形成された電極２３とは、配線１３に電流を流し、エレクトロマイグレーションを発生させることにより、配線１３を貫通部１１ｅの内部の厚さ方向に成長させて形成された金属細線１４により電気的に接続することができる。これにより、ドライプロセスを用いて、アスペクト比が高い貫通部１１ｅに、センサ部１２と集積回路２２とを電気的に接続するための貫通配線を形成することができる。
【００５０】
（２）半導体装置１０では、金属細線１４を貫通部１１ｅの内側面と接触しないように成長させて形成することができる。これにより、貫通部１１ｅの内側面に絶縁膜を形成する必要がない。
【００５１】
[その他の実施形態]
（１）図５に示すように、配線１３の表面を覆う絶縁膜１５を設けてもよい。配線１３の表面を絶縁膜１５で覆うことにより、配線１３に電流を流し、エレクトロマイグレーションを発生させる際に、配線１３が絶縁膜１５により拘束されるために、貫通部１１ｅの開口に形成されている拘束のない領域から、貫通電極１９を成長しやすくさせることができるので、貫通電極１９の成長速度を早くして短時間で形成することができる。絶縁膜１５としては、例えば、二酸化珪素膜を用いることができる。
【００５２】
（２）電極２３の配線に、金属細線１４と電極２３との結線が良好に行われているか否かを確認するためのＴＥＧパターンを形成してもよい。これにより、半導体装置１０の検査を簡便に行うことができる。
【００５３】
［各請求項と実施形態との対応関係］
ＳＯＩ基板１１が請求項１に記載の第１の基板に、センサ部１２が第１の素子に、配線１３が第１の配線に、半導体基板２１が第２の基板に、集積回路２２が第２の素子に、電極２３が第２の金属配線にそれぞれ対応する。
【図面の簡単な説明】
【００５４】
【図１】本実施形態の半導体装置の説明図である。図１（Ａ）は、断面説明図であり、図１（Ｂ）は、素子形成基板側から見た配線の拡大平面説明図である。
【図２】本実施形態の半導体装置の製造工程を示す断面説明図である。
【図３】本実施形態の半導体装置の製造工程を示す断面説明図である。
【図４】配線または貫通部の形状の変更例を示す平面説明図である。
【図５】本発明の半導体装置の変更例を示す断面説明図である。
【符号の説明】
【００５５】
１０    半導体装置
１１    ＳＯＩ基板（第１の基板）
１１ｄ  基板面
１１ｅ  貫通部
１２    センサ部（第１の素子）
１３    配線（第１の金属配線）
１４    金属細線
１５    絶縁膜
２１    半導体基板（第２の基板）
２１ａ  基板面
２２    集積回路（第２の素子）
２３    電極（第２の金属配線）
【図１】
2009267098.tif 000003
【図２】
2009267098.tif 000004
【図３】
2009267098.tif 000005
【図４】
2009267098.tif 000006
【図５】
2009267098.tif 000007