(57)【要約】【課題】低消費電力で、高速抵抗変化が可能であり、かつアモルファス相の保存安定性が良好である相変化膜を有する可変抵抗素子および不揮発性メモリ素子およびこれらを利用した半導体メモリを提供すること。【解決手段】抵抗変化に相変化を利用するデバイスであって、少なくともＩｎとＳｂを含む相変化膜を有し、Ｉｎ原子が１０ａｔｍ％以上４０ａｔｍ％以下であることを特徴とする可変抵抗素子。【選択図】図３
2009060047.tif 000002
【特許請求の範囲】
【請求項１】
抵抗変化に相変化を利用するデバイスであって、少なくともＩｎとＳｂを含む相変化膜を有し、Ｉｎ原子が１０ａｔｍ％以上４０ａｔｍ％以下であることを特徴とする可変抵抗素子。
【請求項２】
前記相変化膜と接する電極材料にＭｏ，Ｐｔ，Ａｕの中から選ばれた元素を用いることを特徴とする請求項１に記載の可変抵抗素子。
【請求項３】
前記相変化膜がＧｅ，Ｚｎ，Ｍｎ，Ｇａ，Ｃｕの少なくとも１種類の元素を含むことを特徴とする請求項１又は２に記載の可変抵抗素子。
【請求項４】
可変抵抗素子を有する不揮発性メモリ素子において、少なくとも１つの半導体素子と請求項１乃至３のいずれかに記載の可変抵抗素子により構成されることを特徴とする不揮発性メモリ素子。
【請求項５】
メモリセルを有する半導体メモリにおいて、１つのセルを構成する素子は、少なくとも１つの半導体素子と、請求項４に記載の相変化型不揮発性メモリ素子と、電源と、配線により構成され、前記相変化素子は、半導体素子と接地との間に配置されていることを特徴とする半導体メモリ。
【請求項６】
前記半導体素子はＭＯＳトランジスタであって、ワード線、ビット線がトランジスタのソース、ゲートにそれぞれ接地されることを特徴とする請求項５に記載の半導体メモリ。
【請求項７】
アドレスバスとコントロールバスを通じて、中央処理装置と直接連結される複数のメモリセルを有することを特徴とするデータプロセシングシステムにおいて、前記メモリセルは、請求項５又は６に記載の半導体メモリであることを特徴とするデータプロセシングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化に相変化を利用する可変抵抗素子、電気スイッチ素子や不揮発性メモリ素子およびこれらを用いた半導体メモリやデータプロセッシングシステムに関するものである。
【背景技術】
【０００２】
１９６８年にEnergy Conversion Devices（ＥＣＤ）社のOvshinskyによってカルコゲン化物（Ｔｅ，Ｓｅなどの周期律表第６族元素の化合物）を用いたスイッチングおよびメモリ現象が報告されて以来、アモルファスカルコゲン化物に関する研究が活発に行なわれてきた。カルコゲン化物材料を用いたスイッチング現象には、電圧によるしきいスイッチングとメモリスイッチングの２種類があり、しきいスイッチングは素子への印加電圧をあげていくと、しきい電圧において素子の抵抗値が急速に低下し絶縁体から導体にスイッチする効果であり、印加電圧を下げて電流値をホールド電流以下にすると抵抗値は再び増大してもとの絶縁体に戻る。しきい値電圧スイッチングは、主に電子的機構に基づく導電性チャンネルの生成と消滅を利用しており、アモルファスの構造変化はともなわない。このため、高速応答が可能であるが、不揮発性メモリとしては利用できない。一方、メモリスイッチングは、印加電圧とパルス幅を変えることにより、高抵抗のアモルファス状態と低抵抗の結晶状態を可逆的にスイッチさせるため、電圧を取り去っても記憶したままである不揮発性メモリとして利用できる。しかし、構造変化を伴うため、応答速度は遅くなる。これまでは、しきいスイッチングにはＴｅＡｓＳｉＧｅ、メモリスイッチングにはＧｅＴｅ共晶組成にＶ族やVI族元素を添加したカルコゲン化物材料が主に使われてきた。
【０００３】
例えば、非特許文献１（Physical review letters Vol.21(1968) p1450- ECD）では、蒸着法により形成された膜厚５００ｎｍ、面積１０４μｍ２のＴｅ48Ａｓ30Ｓｉ12Ｇｅ10をＣ電極で挟んだ素子にしきい電圧以上の電圧を印加すると高抵抗Off状態から低抵抗On状態へとスイッチすることが報告されている。
非特許文献２（JJAP Vol.28 No.6 June 1989 p1013-  金沢大）では、蒸着法により形成された２００〜３００ｎｍのＧｅｘＴｅ１００−ｘ（５≦ｘ≦３０）を電極で挟んだ素子に、３０〜１００μｓの電気パルスを印加することにより低抵抗On状態に、１μｓ以下の電気パルスを印加することにより高抵抗Off状態に可逆的にくり返しスイッチさせている。これらのカルコゲン化物は、その後、相変化光ディスクに応用され、Ｇｅ２Ｓｂ２Ｔｅ５化合物組成として一般的な材料となった。
【０００４】
Ｇｅ2Ｓｂ2Ｔｅ5化合物組成は電気メモリでも使用され、特許文献１（特表２００１−５０２８４８号公報）では、不揮発性メモリ用として、ＧｅＳｂＴｅ系の構成元素からなる化合物が相変化材料として用いられており、相変化材料の結晶−アモルファス間での状態変化に基づく電気抵抗差を利用して情報が記録される。ここでは、ＧｅＳｂＴｅはＳｂ／Ｔｅ組成比＜１の化合物が用いられている。この特許文献１は、活性な相変化性メモリ材料と不活性な誘電材料との混合物からなり、該相変化性メモリ材料が、Ｔｅ，Ｓｅ，Ｇｅ，Ｓｂ，Ｂｉ，Ｐｂ，Ｓｎ，Ａｓ，Ｓ，Ｓｉ，Ｐ，Ｏおよびそれらの混合物または合金からなるグループから選択された元素を含んでいる複合メモリ材料を提案するものであるが、しかし、このメモリのスイッチング速度は必ずしも十分ではなく、さらに記録速度の改善が望まれる。また、カルコゲナイド元素（Ｔｅ，Ｓｅ，Ｓなどの周期律表第６族元素）を含まない本発明とは異なる。
【０００５】
特許文献２（特開２００３−１００９９１号公報）では、さらにスイッチング速度を上げることを目的として、相変化材料にＳｂ／Ｔｅ組成比がＳｂ／Ｔｅ≧１であり、Ｓｂ，Ｔｅの他に３元素を含む材料が用いられている。すなわち、特許文献２には、相変化材料にＳｂ／Ｔｅ比がＳｂ／Ｔｅ≧１であり、Ｓｂ，Ｔｅのほかに３元素（Ｂ，Ａｌ，Ｓｉ，Ｇａ，Ｇｅ，Ａｇ，Ｉｎ，Ｂｉから選ばれる３元素）を含む材料を用いることにより、スイッチング速度が向上した相変化型不揮発性メモリ素子が開示されている。しかし、保存安定性の点からカルコゲナイド元素（Ｔｅ，Ｓｅ，Ｓなどの周期律表第６族元素）不含有の本発明とは異なる。
【０００６】
特許文献３（特開２００５−５９２５８号公報）では、ＳｅとＳｂとＴｅの合金からなる材料を用いることにより、高速アクセスと低消費電力化を可能とする技術を開示している。すなわち、特許文献３には、ＳｅとＳｂとＴｅとの合金からなる相変化情報記録媒体において、ＳｅＳｂＴｅの組成比をＳｅが所定の割合（好ましくは１０％，より好ましくは１５％）を下回らず、かつ、Ｔｅが別の所定の割合（好ましくは６０％）を下回らないようにすることで、融点が低く、酸化の影響を受けにくく、さらに結晶化の速度が速いとされる相変化型情報記録媒体が記載され、例えば相変化型情報記録媒体を利用する不揮発性メモリの低消費電力化を可能にする旨記載されている。しかし、アモルファス相の安定性に関する記述はない。また、カルコゲナイド元素（Ｔｅ，Ｓｅ，Ｓなどの周期律表第６族元素）を含まない本発明とは異なる。
【０００７】
特許文献４（特開２００５−１１７０３１号公報）では、Ｇｅ：１０〜２５％，Ｓｂ：１０〜２５％を含有し、残部がＴｅからなる組成を有する相変化材料にＳ，ＢｉおよびＰｂのうちの１種または２種以上を合計２〜７％含有させることにより、低消費電力化を可能とすることが開示されている。すなわち、特許文献４には、Ｇｅ：１０〜２５％，Ｓｂ：１０〜２５％を含有し、残部がＴｅからなる組成を有する相変化材料にＳ，ＢｉおよびＰｂのうちの１種または２種以上を合計２〜７％含有させることで融点を下げることができ、溶融のために必要な電流量を少なくすることができるので、消費電力を少なくすることができるとされる不揮発性メモリ用相変化膜及びそのためのスパッタリングターゲットが記載されている。融点を低下させつつ電気抵抗の低下を防ぐためにさらにＢ，Ａｌ，Ｃ，Ｓｉおよびランタノイド元素の内の１種または２種以上を合計で２〜１０％含有させることが記載されている。しかし、高速スイッチングや保存安定性に関する記載はない。また、カルコゲナイド元素（Ｔｅ，Ｓｅ，Ｓなどの周期律表第６族元素）を含まない本発明とは異なる。
【０００８】
特許文献５（特開２００４−３４５３４９号公報）では、高速記録媒体用の相変化材料としてＧｅＩｎＳｎＴｅＳｂが開示されている。ポリカーボネート基板に５０ｎｍ形成したＧｅＩｎＳｎＴｅＳｂの抵抗率変化についての記述はあるが、メモリ素子に関する記載はない。すなわち、特許文献５（特開２００４−３４５３４９号公報）には、Ｇｅｘ（ＩｎｗＳｎ１−ｗ）ｙＴｅｚＳｂ１−ｘ−ｙ−ｚ（０≦ｘ≦０．３、０．０７≦ｙ−ｚ、ｗ×ｙ−ｚ≦０．１、０＜ｚ、（１−ｗ）×ｙ≦０．３５、０．３５≦１−ｘ−ｙ−ｚ）で表わされる組成を主成分とすることにより、高速での記録消去が可能であり、記録信号の保存安定性が高く、再度オーバーライトを行なっても優れた記録信号特性を示すことができるとされる相変化記録材料、および情報記録用媒体が記載されている。主に光学的情報記録媒体に関する内容を中心に説明され、明細書中に不揮発性メモリにも使用できるとあるが、詳細な記述はない。また、カルコゲナイド元素（Ｔｅ，Ｓｅ，Ｓなどの周期律表第６族元素）を含まない本発明とは異なる。
【０００９】
特許文献６（特願２００６−７２８４１明細書）には、素子構成層として少なくともＧｅ，Ｓｂ，Ｓｎ元素を含有する相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、Ｓｎ原子が１０原子％以上であることを特徴とする相変化型不揮発性メモリ素子が記載され、このメモリ素子を用いることで、低消費電力で、高速記録・消去が可能であり、かつ保存信頼性が良好である旨説明されている。しかし、構成元素が本発明とは異なる。
【００１０】
これまで述べたように、スイッチング素子または不揮発性メモリに用いられてきた材料はＴｅやＳｅを含むカルコゲン化物である。その理由は、カルコゲン元素は化学結合に比較的自由度の大きい２配位鎖状構造をもつため、構造柔軟性に富みアモルファス化しやすい元素であるためである。しかし、カルコゲン元素を多く含む組成であるほど、結晶化速度は遅くなる。また、ＧｅＳｂＴｅ化合物組成は、結晶状態の抵抗率が比較的高いため、アモルファス状態と結晶状態の抵抗率変化量が小さい。今後、多値化などによって大容量化を進めていくことを考慮すると、アモルファス状態と結晶状態の抵抗率変化量がなるべく大きい相変化膜を用いた方が、大容量化が実現できる可能性が高い。また、ＧｅＳｂＴｅ化合物は融点が６００℃と高いため、消費電力も比較的大きい。ＡｇＩｎＳｂＴｅ材料系では、Ｓｂ量を増やしていくことによって結晶化速度を速くすることは可能である。しかし、Ｓｂ量を増やしていくにしたがい結晶化温度が下がり、アモルファス相の安定性が悪くなるという課題が発生する。
【００１１】
【特許文献１】特表２００１−５０２８４８号公報
【特許文献２】特開２００３−１００９９１号公報
【特許文献３】特開２００５−５９２５８号公報
【特許文献４】特開２００５−１１７０３１号公報
【特許文献５】特開２００４−３４５３４９号公報
【特許文献６】特願２００６−７２８４１明細書
【非特許文献１】Physical review letters Vol.21(1968) p1450- ECD
【非特許文献２】JJAP Vol.28 No.6 June 1989 p1013-  金沢大
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記のような問題点を解決するために新たな相変化材料の検討を行なった結果得られたものであり、低消費電力で、高速抵抗変化が可能であり、かつアモルファス相の保存安定性が良好である相変化膜を有する可変抵抗素子および不揮発性メモリ素子およびこれらを利用した半導体メモリを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題は、以下の本発明によって解決される。
（１）「抵抗変化に相変化を利用するデバイスであって、少なくともＩｎとＳｂを含む相変化膜を有し、Ｉｎ原子が１０ａｔｍ％以上４０ａｔｍ％以下であることを特徴とする可変抵抗素子」；
（２）「前記相変化膜と接する電極材料にＭｏ，Ｐｔ，Ａｕの中から選ばれた元素を用いることを特徴とする前記第（１）項に記載の可変抵抗素子」；
（３）「前記相変化膜がＧｅ，Ｚｎ，Ｍｎ，Ｇａ，Ｃｕの少なくとも１種類の元素を含むことを特徴とする前記第（１）項又は第（２）項に記載の可変抵抗素子」；
（４）「可変抵抗素子を有する不揮発性メモリ素子において、少なくとも１つの半導体素子と前記第（１）項乃至第（３）項のいずれかに記載の可変抵抗素子により構成されることを特徴とする不揮発性メモリ素子」；
（５）「メモリセルを有する半導体メモリにおいて、１つのセルを構成する素子は、少なくとも１つの半導体素子と、前記第（４）項に記載の相変化型不揮発性メモリ素子と、電源と、配線により構成され、前記相変化素子は、半導体素子と接地との間に配置されていることを特徴とする半導体メモリ」；
（６）「前記半導体素子はＭＯＳトランジスタであって、ワード線、ビット線がトランジスタのソース、ゲートにそれぞれ接地されることを特徴とする前記第（５）項に記載の半導体メモリ」；
（７）「アドレスバスとコントロールバスを通じて、中央処理装置と直接連結される複数のメモリセルを有することを特徴とするデータプロセシングシステムにおいて、前記メモリセルは、前記第（５）項又は第（６）項に記載の半導体メモリであることを特徴とするデータプロセシングシステム」。
【発明の効果】
【００１４】
前記第（１）項記載の本発明により、抵抗が高速変化する可変抵抗素子が提供され、さらに、アモルファス相の保存安定性と低消費電力を兼ね備えた可変抵抗素子が提供される。
前記第（２）項記載の本発明による電極材料を用いることにより、相変化時に電極と相変化材料の相互拡散が起こらず、くり返し耐久性が高い可変抵抗素子が提供される。
前記第（３）項記載の本発明により、さらによりアモルファス相の保存安定性が高い可変抵抗素子が提供される。
前記第（４）項記載の本発明による不揮発性メモリ素子は、前記第（１）項乃至（３）項に記載の可変抵抗素子を用いることにより、高速動作と、低消費電力とアモルファス相の保存安定性を兼ね備えているという極めて優れた効果を発揮する。
前記第（５）項および第（６）項記載の本発明による半導体メモリは、半導体素子と接地との間に、前記第（１）項乃至（４）項に記載の相変化メモリ素子を配置することにより、高速動作と低消費電力と保存安定性を兼ね備えたものになるという極めて優れた効果を奏する。
また、アドレスバスとコントロールバスを通じて、中央処理装置と直接連結される複数のメモリセルを有することを特徴とするデータプロセシングシステムにおいて、前記メモリセルが前記第（５）項および第（６）項記載の半導体メモリであることから、低消費電力でも高速動作が可能なデータプロセシングシステムを実現できるという極めて優れた効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を詳細に説明する。
前記課題を解決するために、第（１）項に記載の発明は、抵抗変化に相変化を利用するデバイスであって、Ｓｂを主成分とする相変化膜を有することを特徴とする可変抵抗素子であることを特徴とする。これまで一般的に、不揮発性メモリ素子には、ＴｅやＳｅなどのカルコゲン元素が少なくとも１０ａｔ％以上含まれたカルコゲン化物が用いられてきた。電気スイッチ素子や不揮発性メモリは、今後高速スイッチングや大容量化が期待されている。そのため、さらなる高速化を行なうには、ＴｅやＳｅなどのカルコゲン元素を１０ａｔ％未満とし、Ｓｂが主成分である相変化材料を用いると良いことがわかった。このとき、主成分とは、少なくともＳｂを６０％以上、好ましくは７０ａｔ％以上含むことを意味する。ＴｅやＳｅなどのカルコゲンが１０ａｔ％未満のＳｂが主成分であるＳｂＩｎ，ＳｂＧｅ，ＳｂＧａ，ＳｂＳｎＺｎ、ＳｂＳｎＧｅなどの材料は、結晶化速度が速く、結晶化温度も高く、高速相変化が可能であるうえに保存信頼性も良い。また、不揮発性メモリ素子において大容量化を進めるには、多値化が有力な技術である。多値化を行なう方法の一例として、印加する電圧によって形成するアモルファス相の面積を段階的に変えることによって２値以上の抵抗レベルによる多値化を行なうことができる。この場合、アモルファス相と結晶相との抵抗変化量が大きいほど、多値レベルが取りやすい。本発明の可変抵抗素子は、抵抗率変化量が１０３（Ω・ｃｍ）以上あるため、多値化への応用も有利である。
【００１６】
また、少なくともＩｎとＳｂを含む相変化膜を有し、Ｉｎ原子が１０％以上４０％以下であることを特徴とする可変抵抗素子である。アモルファス相と結晶相との相変化を高速に行なうことができ、かつ融点が低いため相変化に必要な消費電力を小さくでき、かつアモルファス相が安定な相変化膜が提供できる。Ｉｎ原子が１０％以下では、昇温速度１０℃／分での結晶化温度が１５０℃以下となり、アモルファス相が結晶化しやすく不安定になってしまう。また、Ｉｎ原子が１０ａｔ％以下では、結晶化速度が速すぎてアモルファス化も難しくなる。Ｉｎ量を多くするほど結晶化速度は遅くなっていくので、Ｉｎ量を最適化することにより、所望の結晶化速度を得ることができるが、Ｉｎ原子が４０％を超えると、結晶化速度が遅くなりすぎるので、Ｉｎ原子は１０％以上４０％以下とするのが好ましい。
【００１７】
本発明は、Ｉｎ，Ｓｂ以外の元素を添加しても良い。添加する元素によっていろいろな効果を得ることができるが、特に、Ｇｅ，Ｚｎ，Ｍｎ，Ｇａ，Ｃｕの少なくとも１種類の元素を含有する相変化膜を用いることにより、結晶化温度を高くし、アモルファス相の安定性をさらに良くすることができる。相変化層の膜厚は、２０ｎｍ以上５００ｎｍ以下とするのが良い。薄すぎると相変化膜が破壊しやすくなるため、相変化膜を変形させずに相変化を起こすための記録・消去条件が狭くなり、マージンが小さくなる。また、膜厚が厚すぎると、相変化を起こすための消費電力が大きくなってしまう。好ましくは、５０ｎｍ以上２００ｎｍ以下である。
【００１８】
第（２）項に記載の発明は、メモリ素子の電極についてであり、相変化膜と電極が接する場合は、Ｍｏ，Ｐｔ，Ａｕの中から選ばれた元素を用いると良い。Ａｌなどは抵抗値が低いため電極材料としては好ましいが、相変化膜と接する場合は、結晶化時にＡｌが相変化膜に固溶していってしまう。Ｍｏ，Ｐｔ，Ａｕは、高融点であり、かつ本発明の相変化膜と反応が起こりにくい材料であるため、これらの電極材料を用いる場合は、相変化膜と接した素子構成でも使用することができる。Ａｌなど相変化膜と固溶しやすい電極材料を使用したい場合は、相変化膜と電極材料との間に、ＴｉＮ，ＴｉＷ，ＴｉＣなどのＴｉ化合物をバリア層として設けると良い。
【００１９】
次に、第（４）項乃至第（７）項に記載の発明におけるメモリ素子の構成断面図の一例を図５に示す。図５において、基板はＳｉ基板、ＳＯＩ（Silicon on Insulator）基板などを用いることができる。基板上にメモリを選択するためのトランジスタや素子分離のためのダイオードが形成されている。素子分離領域は、シャロートレンチ素子分離法等により形成することができる。層間絶縁層は、基板と下部配線とデータラインを分離する。絶縁層を形成する材料としては、少なくともシリコン酸化物を含み、ＴＥＯＳ（Tetra ethylorthosilicate）を用いたＣＶＤ法、ＵＳＧ（Undoped silicate glass），ＳＯＧ（Spin on glass），高密度プラズマＣＶＤ法による酸化物等を用いる。下部配線、上部配線は、Ｍｏ，Ｐｔ，Ａｕ，Ａｌ，ＡｌＴｉ，ＡｌＳｉ，ＡｌＳｉＣｕ，Ｃｕ，ＣｕＴｉ，Ａｇ，ＡｇＰｄなどの金属材料を用いて形成される。下部配線および下部配線はコンタクトホールが微細である場合、ＷおよびＴｉＮなどをＣＶＤ法で形成して埋め込みプラグとする場合がある。相変化膜は、Ｉｎ，Ｓｂ元素を含有する。Ｉｎの組成範囲は１０ａｔ％以上４０ａｔ％以下であることが好ましい。高速結晶化をさらに望む場合は、１０ａｔ％以上３０ａｔ％以下が望ましい。
【００２０】
本発明の可変抵抗素子において、抵抗を変化させる方法の一例として、パルス状の電流で相変化膜を加熱し、電流値とパルス時間で冷却速度を調整することによって相変化を起こし、抵抗を変化させることができる。エネルギー密度の高い短いパルス電流を流すことにより、相変化膜を一度溶融させ、急冷させてアモルファス相を形成すると、高抵抗となる。エネルギー密度が低い長いパルス電流を流すことにより、徐冷させて、結晶相を形成すると、低抵抗となる。不揮発性メモリ素子の場合は、この抵抗変化でセット、リセットを行なう。また抵抗を変化させる方法として、半導体レーザを用いても良い。
【実施例】
【００２１】
以下、実施例により本発明を具体的に説明するが、本発明は、これらの実施例により限定されるものではない。
（実施例１〜６）
相変化膜の融点と結晶化温度の測定を以下の手順で行なった。表１に示す実施例および比較例の組成の相変化膜をそれぞれガラス基板上に、ＤＣマグネトロンスパッタリング法により膜厚２００ｎｍ形成した。スパッタリング法は、枚葉式スパッタリング装置ＤＶＤ  Ｓｐｒｉｎｔｅｒ（ＵＮＡＸＩＳ社製）を用いて、Ａｒガス雰囲気中で投入電力０．５ｋＷ，Ａｒガス圧力３×１０−３Ｔｏｒｒの条件で行なった。ガラス基板上の相変化膜をナイフで基板から剥離させて粉末状にし、ＤＴＡ（示差熱分析法）により融点を測定した。結晶化温度は、ＤＳＣ（示差走査熱量測定器）を用いて昇温速度１０℃／分で昇温させ結晶化が起こる温度を結晶化温度とした。結晶化温度が高いほど、アモルファス相は安定であるといえる。結果を表２，図１，図２に示す。
【００２２】
【表１】
2009060047.tif 000003
【００２３】
【表２】
2009060047.tif 000004
【００２４】
比較例１〜３の融点が６００℃以上であるのに対し、本発明の実施例１〜６は、５００℃以下と融点が低く、本発明の相変化膜をメモリ素子に用いたときに、溶融させるために必要な電流量を小さくできるので、相変化に必要な消費電力を小さくすることができる。また、比較例１〜３と比べると、実施例１〜６は結晶化温度が１５０℃以上であり、アモルファス相の安定性が良い。不揮発性メモリ素子を使用するデバイス駆動環境は高温になることもあるため、１５０℃以下でアモルファス相が結晶化してしまう相変化膜を不揮発性メモリ素子として使用するのは困難である。
【００２５】
（実施例７〜１２）
実施例１〜６と同様の手順で、表３に示す相変化膜の融点と結晶化温度の測定を行なった。結果を表４に示す。実施例７〜１２に示すように、ＩｎＳｂに添加元素Ｇｅ，Ｚｎ，Ｍｎ，Ｇａ，Ｃｕ，Ａｇを添加しても融点は５００℃以下と低く、本発明の相変化膜をメモリ素子に用いたときに、溶融させるために必要な電流量を小さくできるので、相変化に必要な消費電力を小さくすることができる。これらの中で、Ａｇを添加した場合は、１５０℃以下となりアモルファス相の安定性が悪くなったが、Ｇｅ，Ｚｎ，Ｍｎ，Ｇａ，Ｃｕを添加した場合は、結晶化温度が１７０℃以上となりアモルファス相の安定性が良くなることがわかった。特に、Ｇｅ，Ｚｎを添加すると結晶化温度が２１０℃以上となりアモルファス相の安定性が非常に良い。
【００２６】
【表３】
2009060047.tif 000005
【００２７】
【表４】
2009060047.tif 000006
【００２８】
（比較例４〜６）
実施例１〜６と同様の手順で、表５に示す比較例５〜６の相変化膜の融点と結晶化温度の測定を行なった。結果を表６に示す。比較例４の組成は、ＣＤ−ＲＷなどで用いられるＡｇＩｎＳｂＴｅに近い組成であり、Ｓｂが６１％付近の組成は、融点が５３７℃と比較的低く、結晶化温度も１７８℃とアモルファス相も安定である。しかし、この組成は、結晶化速度が遅い。ＡｇＩｎＳｂＴｅの四元系の場合、Ｓｂ量を多くすることで結晶化速度を速くすることができる。さらにＳｂ量を多くし結晶化速度を速くすると、融点は６００℃以上と高く、結晶化温度は１２０℃と低くなり、アモルファス相が結晶化しやすくなるため、実用的に用いることはできない。比較例６のＳｅＳｂＴｅは、結晶化速度も速く、融点も低く、低消費電力が可能であるが、結晶化温度が１５０℃以下と低く、アモルファス相の安定性が悪い。比較例７は、特許文献１などに示されるように従来から用いられている組成であり、結晶化温度は２００℃と高くアモルファス相の安定性は良いが、融点が６００℃と高めであり、低消費電力を実現するにはさらなる改善が必要である。
【００２９】
【表５】
2009060047.tif 000007
【００３０】
【表６】
2009060047.tif 000008
【００３１】
（実施例１３）
実施例１３は、ポリカーボネート基板上にＳｉＯ２を４０ｎｍ，相変化膜を１００ｎｍ、ＳｉＯ２を４０ｎｍ積層したサンプルについて結晶化時間を評価した。相変化膜は、実施例１，２，４，６，比較例４，７と同じ組成を用いてそれぞれ評価した。レーザービームで加熱し、相変化に伴う光学特性（反射光強度）の時間変化をフォトダイオードで検出して結晶化時間を求めた結果を図３、比較例４の結晶化時間を１０としたときの相対値で示した。本発明の相変化膜の中で、もっとも結晶化時間が遅い組成となるＩｎ40Ｓｂ60においても、比較例７のＧｅ2Ｓｂ2Ｔｅ5と比べると、１／１００以下と結晶化時間が速かった。Ｉｎ量が多くなるほど結晶化時間は速くなった。Ｉｎ４０％を超えると、比較例４と結晶化時間がほぼ同等になるので、高速結晶化を行ないたいときは、Ｉｎ４０％以下の組成を用いるのが良い。
【００３２】
（実施例１４〜１６）
実施例１４〜１６は、図４に示す構成のメモリ素子を用いて評価を行なった。ガラス基板上に下部電極としてＭｏ薄膜を膜厚１００ｎｍ成膜した後、フォトリソグラフィー法により電極形状に加工した。層間絶縁層としてＳｉＯ２薄膜を１５０ｎｍ成膜した後、フォトリソグラフィー法により１μｍ径の第一スルーホールを開口した。相変化膜は、Ｉｎ20Ｓｂ80（ａｔ％），Ｉｎ15Ｓｂ80Ｇｅ5（ａｔ％），Ｉｎ15Ｓｂ80Ｚｎ5（ａｔ％）の３種類について作製した。相変化膜の膜厚は、１００ｎｍとした。さらにＳｉＯ２の別の箇所に、電極取り出し口とするため、フォトリソグラフィー法により１μｍ径の第二スルーホールを開口し、Ｍｏ薄膜を１００ｎｍ成膜した。また、相変化膜上にも、上部電極として、Ｍｏ薄膜を５０ｎｍ成膜した。
成膜後のアモルファス状態の電気抵抗を測定後、結晶化させた。結晶化前の抵抗率は、約１．５（Ω・ｃｍ）であった。５ｍＡの電流を５０ｎｓ流し、相変化膜を結晶化させ、電気抵抗を測定した結果を表７に示す。すべて抵抗率は１０−４乗台であり、アモルファス相と結晶相との間で４桁近い抵抗率変化が生じることがわかった。アモルファス相と結晶相との間の抵抗率の差異が大きく、不揮発性メモリ素子として十分な特性である。下部電極および上部電極にＰｔまたはＡｕ薄膜を用いた場合でも、同様の抵抗率が得られ、アモルファス相と結晶相との間で相変化をくり返し１００００回以上行なっても結晶相の抵抗値は変化しなかった。一方、下部電極および上部電極にＡｌを用いた場合は、結晶化時にＡｌが相変化膜に固溶してしまい、結晶相での抵抗率は１０−４乗台まで下がらなかった。
【００３３】
【表７】
2009060047.tif 000009
【００３４】
（実施例１７〜１９）
実施例１７〜１９は、図５に示す構成のメモリ素子を用いた。Ｓｉ基板上に、メモリを選択するためのＭＯＳトランジスタおよび素子分離領域を形成した。ＭＯＳトランジスタは、一般的な構造を用い、ドレイン領域、ソース領域、ゲート電極から構成されている。その上に層間絶縁層としてＳｉＯ２を２００ｎｍ形成し、フォトリソグラフィー法によりコンタクトホールを形成し、下部配線および電極を形成した。その上に、相変化膜を１００ｎｍ、上部電極を１００ｎｍ形成した。相変化膜は、Ｉｎ32Ｓｂ68（ａｔ％）、Ｉｎ10Ｓｂ80Ｍｎ10（ａｔ％），Ｉｎ12Ｓｂ84Ｇａ4（ａｔ％）の３種類および比較例としてＡｇ6Ｉｎ7Ｓｂ59Ｔｅ28（ａｔ％）ついて作製した。下部電極および上部電極にはＭｏを用いた。メモリ素子の動作は、図６に示す動作回路を用いた。セットパルス発生回路、リセットパルス発生回路、リードパルス発生回路とそれぞれの出力がダイオードを介してメモリ素子に接続され、メモリ素子の出力側が抵抗を介して接地される。メモリ素子の出力部は電流波形モニタに接続される。メモリ素子の入力部分は電圧波形モニタ及びＡ／Ｄコンバータに接続される。リードパルス発生回路の出力にも抵抗が接続され、その両端はＡ／Ｄコンバータに接続される。表８に実施例１７〜１９において、結晶化およびアモルファス化時の電圧値、電流値、所要時間、消費電力を示す。
【００３５】
【表８】
2009060047.tif 000010
【００３６】
比較例５と比べると、実施例１７〜１９のメモリ素子は、結晶化およびアモルファス化にかかる時間が短く、消費電力も小さかった。また、実施例１７〜１９および比較例７の素子を、抵抗値が高いアモルファス相の状態で、１００℃で保管したところ、比較例７の素子は、３０分もしないうちに結晶化が起こり抵抗値は下がってしまった。一方、実施例１７〜１９の素子は、１００℃３００時間以上保管しても抵抗値に変化はみられなかった。
【図面の簡単な説明】
【００３７】
【図１】Ｉｎ含有率と融点の関係を示す図である。
【図２】Ｉｎ含有率と結晶化温度の関係を示す図である。
【図３】Ｉｎ含有率と結晶化時間の関係を示す図である。
【図４】メモリ素子の動作解析をするため用いた素子構成断面を示す図である。
【図５】本発明におけるメモリ素子の構成断面図の一例を示す図である。
【図６】メモリ素子の動作回路を示す図である。
【図１】
2009060047.tif 000011
【図２】
2009060047.tif 000012
【図３】
2009060047.tif 000013
【図４】
2009060047.tif 000014
【図５】
2009060047.tif 000015
【図６】
2009060047.tif 000016