(57)【要約】【課題】アモルファスシリコン基板によりＮチャンネル型駆動用ＴＦＴを構成する場合に生ずる不具合を解消し、発光素子のカソードが共通電極を構成する画素構成を備えた発光表示装置を提供すること。【解決手段】発光素子ＯＥＬに選択的に発光駆動電流を加えるための駆動用トランジスタＴ２と、前記駆動用トランジスタのゲート電位を制御する制御用トランジスタＴ１と、前記制御用トランジスタにより制御される駆動用トランジスタのゲート電位を保持する電荷保持用キャパシタＣＳが表示画素ごとに備えられる。加えて、前記キャパシタＣＳに電荷を書き込むタイミングにおいて、キャパシタの一端を基準電圧源Ｖ１に接続するスイッチングトランジスタＴ３が具備される。【選択図】図５
2009036933.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を表示画素としてマトリクス状に配列し、前記各発光素子に選択的に発光駆動電流を加えるための駆動用トランジスタと、前記駆動用トランジスタのゲート電位を制御する制御用トランジスタと、前記制御用トランジスタにより制御される前記駆動用トランジスタのゲート電位を保持すべく一端が前記駆動用トランジスタのゲートに接続された電荷保持用キャパシタとが前記表示画素ごとに備えられ、少なくとも前記駆動用トランジスタがアモルファスシリコンからなるＮチャンネル型トランジスタを構成したアクティブマトリクス型発光表示装置であって、
前記電荷保持用キャパシタの他端が、前記駆動用トランジスタのソースと前記発光素子との接続点に接続されると共に、前記電荷保持用キャパシタに駆動用トランジスタのゲート電位を制御するための電荷を書き込むタイミングにおいて、電荷保持用キャパシタの前記他端を基準電圧源に接続するスイッチングトランジスタがさらに具備されていることを特徴とするアクティブマトリクス型発光表示装置。
【請求項２】
前記基準電圧源の電圧値が可変されるように構成されていることを特徴とする請求項１に記載されたアクティブマトリクス型発光表示装置。
【請求項３】
一端が前記駆動用トランジスタのソースに接続された前記発光素子の他端には、前記スイッチングトランジスタがオン状態となるタイミングにおいて、前記基準電圧源の電位に対して、前記発光素子が発光駆動されるスレッショルド電圧に満たない電位差となる電位が印加されるように構成したことを特徴とする請求項１または請求項２に記載されたアクティブマトリクス型発光表示装置。
【請求項４】
一端が前記駆動用トランジスタのソースに接続された前記発光素子の他端は、前記スイッチングトランジスタがオン状態となるタイミングにおいて、オープン状態になされるように構成したことを特徴とする請求項１または請求項２に記載されたアクティブマトリクス型発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多数の発光素子を表示画素としてマトリクス状に配列し、これをＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）により選択的に発光駆動させて画像表示を行うアクティブマトリクス型発光表示装置に関する。
【背景技術】
【０００２】
多数の発光素子をマトリクス状に配列して構成されるディスプレイの開発が広く進められている。このようなディスプレイに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されており、既に一部において実用化されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた発光表示パネルとして、ＥＬ素子を単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者のパッシブマトリクス型表示パネルに比べて、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細なディスプレイに適している。
【０００４】
前記したようにＴＦＴを用いたアクティブマトリクス型発光表示パネルにおいては、ＴＦＴの半導体材料にアモルファスシリコンを用いたものと、ポリシリコンを用いたものが提案されている。前者のアモルファスシリコン基板は、低コストではあるが一般的に電子移動度が低い。また後者のポリシリコン基板は、アモルファスシリコン基板に比較して高価であり、また電子移動度は高い。
【０００５】
すなわち、ポリシリコン基板においてはアモルファスシリコン基板に比較して、同じ値の電流を流す場合において、ＴＦＴのサイズを小さくすることが可能となる。このために、発光画素として前記した有機ＥＬ素子を用いた発光表示パネルにおいては、ポリシリコン基板が適していると言われている。
【０００６】
図１には、ポリシリコン基板によるＰチャンネル型駆動用ＴＦＴを用いた最も基本的な２トランジスタ構成の画素回路を示している。図１においてＮチャンネル型データ書き込み用ＴＦＴ、すなわち制御用トランジスタＴ１のゲートは図示せぬ走査ドライバからの走査ラインに接続されており、またそのソースは図示せぬデータドライバからのデータラインに接続されている。また制御用トランジスタＴ１のドレインはＰチャンネル型駆動用ＴＦＴ、すなわち駆動用トランジスタＴ２のゲートに接続されると共に、電荷保持用キャパシタＣＳの一方の端子に接続されている。
【０００７】
前記駆動用トランジスタＴ２のソースは前記キャパシタＣＳの他方の端子に接続されると共に、電圧源ＶＡに接続されている。また駆動用トランジスタＴ２のドレインは、発光素子としての有機ＥＬ素子ＯＥＬのアノードに接続され、当該ＥＬ素子のカソードは電圧源ＶＫに接続されている。なお、図１においては、１つの表示画素の回路構成例を示しているが、この構成の表示画素が縦横方向にマトリクス状に配列されることにより発光表示装置が形成されている。
【０００８】
図１に示した画素構成において、制御用トランジスタＴ１のゲートに走査ラインを介してオン電圧（走査選択電圧＝Ｓｅｌｅｃｔ）が供給されると、トランジスタＴ１はソースに供給されるデータラインからのデータ電圧（Ｖｄａｔａ）に対応した電流を、ソースからドレインに流す。したがって、トランジスタＴ１のゲートがオン電圧の期間（データ書き込み期間）に、前記キャパシタＣＳが充電され、その電圧がトランジスタＴ２のゲートに供給される。これにより、トランジスタＴ２はそのゲート・ソース間電圧（Ｖｇｓ）に基づいた電流をドレインに接続されたＥＬ素子ＯＥＬに流し、ＥＬ素子ＯＥＬは発光状態となる。
【０００９】
また、制御用トランジスタＴ１のゲートがオフ電圧になると、トランジスタＴ１はいわゆるカットオフとなり、トランジスタＴ１のドレインは開放状態となるものの、駆動用トランジスタＴ２はキャパシタＣＳに蓄積された電荷によりゲート電圧が保持され、次の走査まで駆動電流を維持することで、ＥＬ素子ＯＥＬの発光も維持される。
【００１０】
ところで近年においては、周辺技術の進展により、より低コストで実現することができるアモルファスシリコン基板を使用した有機ＥＬ表示パネルが見直されている。一方、Ｎチャンネル型ＴＦＴとＰチャンネル型ＴＦＴとでは、一般的にＰチャンネル型ＴＦＴの電子移動度が低い。このために現状においてはアモルファスシリコンＰチャンネル型ＴＦＴは、実使用レベルに達しているとは言い難く、有機ＥＬ用アモルファスシリコンＴＦＴ基板はＮチャンネル型ＴＦＴのみで作成される。
【００１１】
図２はアモルファスシリコンを用いてＮチャンネル型ＴＦＴのみで作成された２トランジスタ構成の画素回路を示している。図２から理解できるとおり、制御用トランジスタＴ１および駆動用トランジスタＴ２は、前記したとおりＮチャンネルにより構成され、電荷保持用キャパシタＣＳは、駆動用トランジスタＴ２のソースとゲート間に接続される。そして、発光素子としての有機ＥＬ素子ＯＥＬは、電圧源ＶＡと駆動用トランジスタＴ２のドレインとの間に接続された構成にされる。
【００１２】
図２に示す画素構成においては、発光素子としての有機ＥＬ素子ＯＥＬのアノードが共通電極となる。したがって、発光素子のカソードが共通電極となる図１に示したものとは素子構造が異なるものとなる。すなわち、ポリシリコン基板で培った技術が、アモルファスシリコン基板に応用できないという問題が発生する。
【００１３】
さらに、アモルファスシリコンＴＦＴの他の欠点として、スレッショルド電圧（Ｖｔｈ）の経時変化が大きいという問題が挙げられる。これは、電流値により階調を制御する場合においては大きな欠点となり、前記スレッショルド電圧（Ｖｔｈ）の経時変化を補償するような回路構成も特許文献１などに提案されている。
【特許文献１】特開２００６−２８４７１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、アモルファスシリコン基板を用い、発光素子のカソードが共通電極となるような画素構成として、図３に示した構成が考えられる。図３に示した画素構成においては、駆動用トランジスタＴ２のドレインは電圧源ＶＡに直結され、同トランジスタＴ２のソースと電圧源ＶＫとの間に発光素子としての有機ＥＬ素子ＯＥＬを挿入した構成にされている。
【００１５】
図３に示した画素構成によると、制御用トランジスタＴ１による電荷保持用キャパシタＣＳへの電荷の書き込み時において、駆動用トランジスタＴ２のソースと発光素子との接続点、すなわち図３に示すＰ１点の電位が確定しないために、キャパシタＣＳに書き込まれる電荷量（電圧値）が不安定になるという不具合が発生する。
【００１６】
前記した問題を解消するために、一端が駆動用トランジスタＴ２のゲートに接続された電荷保持用キャパシタＣＳの他端を固定の電圧源Ｖ１に接続した図４に示す画素構成にすることが考えられる。この図４に示す画素構成によると、電荷保持用キャパシタＣＳへの書き込み電圧を一定にすることができる。
【００１７】
しかしながら図４に示す画素構成によると、駆動用トランジスタＴ２のゲート・ソース間電圧（Ｖｇｓ）が、発光素子としての有機ＥＬ素子の順方向電圧（Ｖｆ）のばらつきに依存して変動することになり、駆動用トランジスタＴ２の動作点が前記順方向電圧（Ｖｆ）によって変動するという不具合が発生する。
【００１８】
この発明は、アモルファスシリコン基板によりＮチャンネル型駆動用ＴＦＴを構成する場合に生ずる前記したような不具合を解消し、さらに発光素子のカソードが共通電極を構成する画素構成を備えたアクティブマトリクス型発光表示装置を提供することを課題とするものである。
【課題を解決するための手段】
【００１９】
前記した課題を解決するためになされたこの発明にかかるアクティブマトリクス型発光表示装置における好ましい基本形態は、請求項１に記載のとおり、発光素子を表示画素としてマトリクス状に配列し、前記各発光素子に選択的に発光駆動電流を加えるための駆動用トランジスタと、前記駆動用トランジスタのゲート電位を制御する制御用トランジスタと、前記制御用トランジスタにより制御される前記駆動用トランジスタのゲート電位を保持すべく一端が前記駆動用トランジスタのゲートに接続された電荷保持用キャパシタとが前記表示画素ごとに備えられ、少なくとも前記駆動用トランジスタがアモルファスシリコンからなるＮチャンネル型トランジスタを構成したアクティブマトリクス型発光表示装置であって、前記電荷保持用キャパシタの他端が、前記駆動用トランジスタのソースと前記発光素子との接続点に接続されると共に、前記電荷保持用キャパシタに駆動用トランジスタのゲート電位を制御するための電荷を書き込むタイミングにおいて、電荷保持用キャパシタの前記他端を基準電圧源に接続するスイッチングトランジスタをさらに具備した構成にされる。
【発明を実施するための最良の形態】
【００２０】
以下、この発明にかかるアクティブマトリクス型発光表示装置について、図に示す実施の形態に基づいて説明する。なお、以下に図５〜図８として示す各実施の形態においては、すでに説明した図１〜図４に示す各部と同一の機能を果たす部分を同一符号で示しており、したがってその詳細な説明は適宜省略する。また以下に説明する図５〜図８については、それぞれ１つの表示画素の回路構成を示しているが、すでに説明したとおり、この構成の表示画素が縦横方向にマトリクス状に配列されることにより発光表示装置が形成される。
【００２１】
先ず図５に示すこの発明にかかる第１の実施の形態においては、図３に示した画素構成に加えて、スイッチングトランジスタＴ３が加えられており、このスイッチングトランジスタＴ３を含む制御用トランジスタＴ１および駆動用トランジスタＴ２は、全てアモルファスシリコンからなるＮチャンネル型トランジスタ（ＴＦＴ）を構成している。
【００２２】
そして、一端が駆動用トランジスタＴ２のゲートに接続された電荷保持用キャパシタＣＳの他端は、前記駆動用トランジスタＴ２のソースと有機ＥＬ素子ＯＥＬのアノードとの接続点に接続されると共に、前記したスイッチングトランジスタＴ３のドレインに接続されている。また前記スイッチングトランジスタＴ３のソースは基準電圧源Ｖ１に接続されており、さらにトランジスタＴ３のゲートは、前記制御用トランジスタＴ１のゲートと共通接続され、これによりトランジスタＴ３のゲートにも図示せぬ走査ラインを介して走査選択電圧（Ｓｅｌｅｃｔ）が供給されるように構成されている。
【００２３】
すなわち、図５に示した実施の形態においては、制御用トランジスタＴ１のゲートとスイッチングトランジスタＴ３のゲートが共通接続されているので、前記した電荷保持用キャパシタＣＳに駆動用トランジスタＴ２のゲート電圧を書き込むタイミングにおいて、スイッチングトランジスタＴ３もオン動作し、電荷保持用キャパシタＣＳの前記他端を、基準電圧源Ｖ１に接続するように動作する。
【００２４】
したがって、図５に示した画素構成によると、すでに説明した図３に示す画素構成の問題点、すなわち制御用トランジスタＴ１による電荷保持用キャパシタＣＳへの電荷の書き込み時において、駆動用トランジスタＴ２のソースと発光素子との接続点の電位が確定しないという問題を解消することができ、キャパシタＣＳに書き込まれる電荷量（電圧値）を安定化させることができる。
【００２５】
そして、キャパシタＣＳへの電荷の書き込み時以外においてはトランジスタＴ１，Ｔ３をオフ状態とすることで、キャパシタＣＳに書き込まれた電荷量（電圧値）が駆動用トランジスタＴ２のゲート・ソース間電圧（Ｖｇｓ）として作用するので、駆動用トランジスタＴ２の動作点が発光素子の順方向電圧（Ｖｆ）のばらつきによって変動を受けるという問題を回避することができる。
【００２６】
図５に示した実施の形態においては、アモルファスシリコンによるＴＦＴ構成のために、特に駆動用トランジスタＴ２のスレッショルド電圧（Ｖｔｈ）の経時変化が大きいという問題点が残される。このために、駆動用トランジスタＴ２のドレイン電流の制御による画素の階調表現には向いていない。そこで図６に示す画素構成は、アモルファスシリコンによるＴＦＴ構成において、良好な階調表現を実現させる例を示している。
【００２７】
すなわち、図６は、この発明にかかる第２の実施の形態を示したものであり、この図６に示す実施の形態においては、図５に示した実施の形態に対してＮチャンネル型の消去用トランジスタＴ４がさらに加えられている。このトランジスタＴ４のドレインとソースは、前記した電荷保持用キャパシタＣＳの両端に接続されている。
【００２８】
図６に示した実施の形態においては、ＳＥＳ方式と呼ばれる画素の時分割階調表現を実現させるものである。これは１フレーム期間もしくはこれを複数に時分割したサブフレーム期間の途中において、トランジスタＴ４のゲートにオン電圧（消去信号＝Ｅｒａｓｅ）を加えることで、１フレーム期間もしくは１サブフレーム期間における実質的な画素の発光輝度、すなわち階調を制御するものである。
【００２９】
図６に示したＳＥＳ方式の階調制御によると、駆動用トランジスタＴ２は発光素子としての有機ＥＬ素子ＯＥＬに供給するドレイン電流の値を制御する必要はなく、トランジスタＴ２はいわばスイッチとしての機能を果たせばよい。したがって、図６に示した画素構成によると、アモルファスシリコンによるＴＦＴ構成においても、経時変化の影響を受けずに良好な階調表現を実現させることができる。そして、図６に示したＳＥＳ方式の画素構成を備えたものにおいても、図５に示した画素構成と同様の作用効果を得ることができる。
【００３０】
図７は、この発明にかかる第３の実施の形態を示したものであり、この図７に示す実施の形態においては、図５に示した実施の形態における基準電圧源Ｖ１が可変制御されるように構成されている。したがって、図７においては基準電圧源を符号ＶＶで示している。
【００３１】
すでに説明したとおり、アモルファスシリコンによるＴＦＴは、経時変化によりＴＦＴのスレッショルド電圧（Ｖｔｈ）が変化する。一般的にＮチャンネル型ＴＦＴにおいては、時間経過と共に、前記Ｖｔｈが上昇する特性を示す。このような経時変化にかかわらず同一値の基準電圧をＶ１をキャパシタＣＳの前記他端に印加した場合においては、時間経過と共に駆動用トランジスタＴ２の動作点にずれが生じ、表示不良の原因となる。
【００３２】
したがって、図７に示すように電圧値が可変制御される基準電圧源ＶＶを備えることで、経時変化による前記Ｖｔｈの変化にもかかわらず、駆動用トランジスタＴ２の動作点がほぼ一定となるように制御することができる。この場合、表示装置の累計表示時間に対応して、基準電圧源ＶＶを除々に増大させるように制御させることが考えられる。また前記した駆動用トランジスタＴ２のスレッショルド電圧（Ｖｔｈ）を測定し、その測定結果に基づいて、前記基準電圧源ＶＶの電圧値を制御するように構成することも考えられる。
【００３３】
図８は、この発明にかかる第４の実施の形態を示したものである。この図８に示す実施の形態においては、図５に示す構成に加えて発光素子のカソード側（共通電極側）に印加される電位が、スイッチＳ１を介して変更可能となるように構成されている。
【００３４】
すなわち、発光素子のカソード側に印加される電位が、図５に示したように常にＶＫであり、またスイッチングトランジスタＴ３のソースに加わる電位Ｖ１との関係が、ＶＫ＜Ｖ１であった場合には、キャパシタＣＳへの電荷の書き込み時におけるスイッチングトランジスタＴ３のオン動作により、発光素子にはＶ１−ＶＫの値の順方向電圧が印加されることになる。前記Ｖ１−ＶＫの値が、発光素子が発光するスレッショルド電圧以上の場合においては、前記発光素子は瞬時において点灯するため、表示画像の例えばコントラストが低下するなど表示品位の悪化を招く。
【００３５】
前記した問題を避けるために、図８に示す実施の形態においては、スイッチングトランジスタがオン状態となるタイミングにおいて、スイッチＳ１は電圧源Ｖ２を選択するように構成されている。すなわち、前記電圧源Ｖ２の値は、前記基準電圧源の電位Ｖ１との電位差Ｖ１−Ｖ２が、前記発光素子としての有機ＥＬ素子ＯＥＬが発光するスレッショルド電圧（Ｖｔｈ）に満たない電位差となるように設定されている。
【００３６】
したがって、スイッチングトランジスタＴ３がオン状態となるキャパシタＣＳへの電荷の書き込み時において、ＥＬ素子のカソードに前記した電圧源Ｖ２の電位が供給されることで、発光素子が不要に点灯するのを避けることができる。
【００３７】
なお、図８に示す実施の形態においては、スイッチングトランジスタＴ３がオン状態となるタイミングにおいて、スイッチＳ１は電圧源Ｖ２の電位を選択するようにしているが、スイッチングトランジスタＴ３がオン状態となるタイミングにおいて、発光素子のカソード側をオープン状態に制御するようにしても同様の効果を得ることができる。
【００３８】
なお、以上説明した実施の形態においては、画素を構成する発光素子として有機ＥＬ素子を用いた例を示しているが、この発明にかかる発光表示装置においては有機ＥＬ素子に限らず、電流駆動される他の発光素子を用いることができる。
【００３９】
また実施の形態においては、制御用トランジスタＴ１とスイッチングトランジスタＴ３のゲートが共に走査ラインに接続された構成にされているが、前記スイッチングトランジスタＴ３は制御用トランジスタＴ１のオン動作に同期してオン動作すればよい。したがって両者のゲートは必ずしも共通接続される必要はない。
【図面の簡単な説明】
【００４０】
【図１】従来のＰチャンネル型駆動用ＴＦＴを用いた画素構成の例を示した回路構成図である。
【図２】従来のＮチャンネル型駆動用ＴＦＴを用いた画素構成の例を示した回路構成図である。
【図３】発光素子のカソードが共通電極となる画素構成の例を示した回路構成図である。
【図４】図３に示す画素構成の問題点を解消する例を示した回路構成図である。
【図５】この発明にかかる表示装置に採用し得る画素構成の第１の実施の形態を示した回路構成図である。
【図６】同じく第２の実施の形態を示した回路構成図である。
【図７】同じく第３の実施の形態を示した回路構成図である。
【図８】同じく第４の実施の形態を示した回路構成図である。
【符号の説明】
【００４１】
ＣＳ    電荷保持用キャパシタ
ＯＥＬ  発光素子（有機ＥＬ素子）
Ｓ１    スイッチ
Ｔ１    制御用トランジスタ
Ｔ２    駆動用トランジスタ
Ｔ３    スイッチングトランジスタ
Ｔ４    消去用トランジスタ
【図１】
2009036933.tif 000003
【図２】
2009036933.tif 000004
【図３】
2009036933.tif 000005
【図４】
2009036933.tif 000006
【図５】
2009036933.tif 000007
【図６】
2009036933.tif 000008
【図７】
2009036933.tif 000009
【図８】
2009036933.tif 000010