(57)【要約】【課題】高周波のノイズを効果的に除去することができる半導体デバイス及びバイパスコンデンサの実装方法を得ることを目的とする。【解決手段】デバイス本体１１の裏側にある電源ピンのボール１２ａとグランドピンのボール１２ｂとの間にバイパスコンデンサ１３が実装されているように構成する。これにより、電源ピンとグランドピンの直近にバイパスコンデンサ１３が実装されるようになり、その結果、高周波のノイズを効果的に除去することができる半導体デバイスが得られる。【選択図】図１
2009239218.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線板に実装されるＢＧＡタイプ又はＬＧＡタイプの半導体デバイスにおいて、デバイス本体の裏側にある電源ピンとグランドピンの間にバイパスコンデンサが実装されていることを特徴とする半導体デバイス。
【請求項２】
デバイス本体に対するバイパスコンデンサの接着面に耐熱シールが貼り付けられていることを特徴とする請求項１記載の半導体デバイス。
【請求項３】
バイパスコンデンサがプリント配線板の表面に実装されていることを特徴とする請求項１記載の半導体デバイス。
【請求項４】
プリント配線板に実装されるＢＧＡタイプ又はＬＧＡタイプの半導体デバイスに対してバイパスコンデンサを実装するに際して、デバイス本体の裏側にある電源ピンとグランドピンの間にバイパスコンデンサを実装するバイパスコンデンサの実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、バイパスコンデンサが実装されている半導体デバイスと、半導体デバイスに対するバイパスコンデンサの実装方法とに関するものである。
【背景技術】
【０００２】
近年、ネットワーク通信速度の高速化や高機能化に伴って、通信系機器で使用される半導体デバイスも高速化及び高機能化の傾向にある。
半導体デバイスのパッケージタイプには様々な形式があり、汎用デバイスとしては、図５に示すようなＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）タイプや、図６に示すようなＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）タイプが広く用いられている。
近年では、半導体デバイスの高機能化や小型化に伴って、図７に示すようなＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプも広く用いられるようになってきている。
【０００３】
ＳＯＰタイプ及びＱＦＰタイプの半導体デバイスにおけるピン配置の構成は、図５及び図６に示すように、デバイス本体１に対してリードピン２が外側に広がっている構成である。
このため、プリント配線板上に実装する際、デバイス本体１を実装するスペースだけでなく、外側に広がっているリードピン２を実装するスペースも確保する必要があり、大きなスペースが必要となる。
【０００４】
これに対して、ＢＧＡタイプの半導体デバイスにおけるピン配置の構成は、図７に示すように、デバイス本体１の直下にボール３が配置されている構成である。
このため、プリント配線板上に実装する際、デバイス本体１を実装するスペースがあれば実装が可能であり、省スペース化を図ることができる。
【０００５】
ここで、例えば、通信系機器で使用される高速動作の半導体デバイスは、電圧レベルの速い変化に対応するために、低い電圧で動作するように設計されている。
このため、高い電圧で動作する半導体デバイスと比べて、外部からのノイズの影響を受け易い傾向がある。
ノイズを除去する目的で、半導体デバイスの電源ピンとグランドピンの間にバイパスコンデンサを実装する手法が一般的に知られている（例えば、特許文献１を参照）。
このとき、バイパスコンデンサは、電源ピンとグランドピンから近い場所に実装するほど、より効果的に高周波のノイズを除去することができる。
【０００６】
例えば、ＳＯＰタイプやＱＦＰタイプなど、リードピン２のパッケージタイプの半導体デバイスであれば、図８に示すように、電源ピンのリードピン２ａ及びグランドピンのリードピン２ｂの直近にバイパスコンデンサ４を実装することが比較的容易である。
これに対して、ＢＧＡタイプの半導体デバイスでは、デバイス本体１の直下にボール３があり、また、デバイス本体１の直下は、配線の層間切り返しに伴うスルーホールが多数配置されるなど、配線上や他の部品実装に伴う実装の制約などが多くあるため、一般的には、電源ピンとグランドピンの近い場所にバイパスコンデンサ４を実装することが困難である。
このため、図９に示すように、電源ピンのボール３ａ及びグランドピンのボール３ｂからプリント配線板５の裏面まで配線６を行って、プリント配線板５の裏面にバイパスコンデンサ４を実装する場合が多い。
【０００７】
【特許文献１】特開平０６−１８８７２９号公報（段落番号［００１５］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の半導体デバイスは以上のように構成されているので、プリント配線板５に実装するパッケージタイプがＢＧＡタイプであれば、省スペース化を図ることができる。しかし、ＢＧＡタイプの場合、電源ピンのボール３ａ及びグランドピンのボール３ｂからプリント配線板５の裏面まで配線６を行って、プリント配線板５の裏面にバイパスコンデンサ４を実装するようにすると、バイパスコンデンサ４の実装場所が、電源ピン及びグランドピンから離れた場所になる。このため、高周波のノイズ除去効果が不十分となり、誤動作の原因となる可能性があるなどの課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、高周波のノイズを効果的に除去することができる半導体デバイス及びバイパスコンデンサの実装方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る半導体デバイスは、デバイス本体の裏側にある電源ピンとグランドピンの間にバイパスコンデンサが実装されているようにしたものである。
【発明の効果】
【００１１】
この発明によれば、デバイス本体の裏側にある電源ピンとグランドピンの間にバイパスコンデンサが実装されているように構成したので、高周波のノイズを効果的に除去することができる効果がある。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１はこの発明の実施の形態１によるＢＧＡタイプの半導体デバイスを示す側面図及び背面図であり、図において、デバイス本体１１はＢＧＡタイプの半導体デバイスの本体であり、プリント配線板１４に実装されている。
ボール１２はデバイス本体１１の裏側に配置されているピンであり、複数のボール１２の中には電源ピンのボール１２ａやグランドピンのボール１２ｂが含まれている。
【００１３】
バイパスコンデンサ１３は電源ピンのボール１２ａとグランドピンのボール１２ｂとの間に配置されている。
なお、デバイス本体１１に対するバイパスコンデンサ１３の接着面には耐熱シールが貼り付けられている。
図２はこの発明の実施の形態１によるバイパスコンデンサの実装方法を示すフローチャートである。
【００１４】
次に動作について説明する。
この実施の形態１では、デバイス本体１１をプリント配線板１４に実装する際、デバイス本体１１の裏側に配置されている電源ピンのボール１２ａとグランドピンのボール１２ｂとの間にバイパスコンデンサ１３を実装するようにしている。
即ち、電源ピンのボール１２ａとグランドピンのボール１２ｂとの間に位置するように、バイパスコンデンサ１３をデバイス本体１１の裏側に実装する。
【００１５】
ただし、バイパスコンデンサ１３をデバイス本体１１の裏側に実装する際、リフロー半田付けの熱の影響で接着剤が劣化して、バイパスコンデンサ１３の位置ずれや、落下が発生することがないようにするために、デバイス本体１１に対するバイパスコンデンサ１３の接着面に耐熱シールを貼り付けてから（ステップＳＴ１）、そのバイパスコンデンサ１３をデバイス本体１１の裏面に実装するようにしている（ステップＳＴ２）。
ここでは、デバイス本体１１に対するバイパスコンデンサ１３の接着面に耐熱シールを貼り付けてから、そのバイパスコンデンサ１３をデバイス本体１１の裏面に実装するものについて示したが、これは一例に過ぎず、他の方法でバイパスコンデンサ１３を実装するようにしてもよい。
【００１６】
以上で明らかなように、この実施の形態１によれば、デバイス本体１１の裏側にある電源ピンのボール１２ａとグランドピンのボール１２ｂとの間にバイパスコンデンサ１３が実装されているように構成したので、電源ピンとグランドピンの直近にバイパスコンデンサ１３が実装されるようになり、その結果、高周波のノイズを効果的に除去することができる効果を奏する。
また、従来の実装方法では、バイパスコンデンサを実装していた箇所は、配線領域として使用することができなかったが、この実施の形態１の実装方法を用いることで、配線領域として使用可能になり、バイパスコンデンサを避けるように配線を引き回していた箇所や、配線領域の減少による層間切り返しを減少させることが可能になるため、配線設計を容易に行うことができる効果も奏する。
【００１７】
また、この実施の形態１によれば、デバイス本体１１に対するバイパスコンデンサ１３の接着面に耐熱シールが貼り付けられているように構成したので、リフロー半田付けの熱の影響を受けず、バイパスコンデンサ１３の位置ずれや、落下の発生を防止することができる効果を奏する。
【００１８】
実施の形態２．
図３はこの発明の実施の形態２によるＬＧＡタイプの半導体デバイスを示す側面図及び背面図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
デバイス本体２１はＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体デバイスの本体であり、プリント配線板１４に実装されている。
平面パット２２はデバイス本体２１の裏側に配置されているピンであり、複数の平面パット２２の中には電源ピンの平面パット２２ａやグランドピンの平面パット２２ｂが含まれている。
【００１９】
次に動作について説明する。
この実施の形態２では、デバイス本体２１をプリント配線板１４に実装する際、デバイス本体２１の裏側に配置されている電源ピンの平面パット２２ａとグランドピンの平面パット２２ｂとの間にバイパスコンデンサ１３を実装するようにしている。
即ち、電源ピンの平面パット２２ａとグランドピンの平面パット２２ｂとの間に位置するように、バイパスコンデンサ１３をデバイス本体２１の裏側に実装する。
【００２０】
ただし、バイパスコンデンサ１３をデバイス本体２１の裏側に実装する際、リフロー半田付けの熱の影響で接着剤が劣化して、バイパスコンデンサ１３の位置ずれや、落下が発生することがないようにするために、デバイス本体２１に対するバイパスコンデンサ１３の接着面に耐熱シールを貼り付けてから（図２のステップＳＴ１）、そのバイパスコンデンサ１３をデバイス本体２１の裏面に実装するようにしている（ステップＳＴ２）。
ここでは、デバイス本体２１に対するバイパスコンデンサ１３の接着面に耐熱シールを貼り付けてから、そのバイパスコンデンサ１３をデバイス本体２１の裏面に実装するものについて示したが、これは一例に過ぎず、他の方法でバイパスコンデンサ１３を実装するようにしてもよい。
【００２１】
以上で明らかなように、この実施の形態２によれば、デバイス本体２１の裏側にある電源ピンの平面パット２２ａとグランドピンの平面パット２２ｂとの間にバイパスコンデンサ１３が実装されているように構成したので、電源ピンとグランドピンの直近にバイパスコンデンサ１３が実装されるようになり、その結果、高周波のノイズを効果的に除去することができる効果を奏する。
また、従来の実装方法では、バイパスコンデンサを実装していた箇所は、配線領域として使用することができなかったが、この実施の形態２の実装方法を用いることで、配線領域として使用可能になり、バイパスコンデンサを避けるように配線を引き回していた箇所や、配線領域の減少による層間切り返しを減少させることが可能になるため、配線設計を容易に行うことができる効果も奏する。
【００２２】
また、この実施の形態２によれば、デバイス本体２１に対するバイパスコンデンサ１３の接着面に耐熱シールが貼り付けられているように構成したので、リフロー半田付けの熱の影響を受けず、バイパスコンデンサ１３の位置ずれや、落下の発生を防止することができる効果を奏する。
【００２３】
実施の形態３．
上記実施の形態１，２では、バイパスコンデンサ１３をデバイス本体１１，２１の裏側に実装するものについて示したが、バイパスコンデンサ１３をプリント配線板１４の表面に実装するようにしてもよい。
具体的には、以下の通りである。
【００２４】
ＢＧＡタイプ又はＬＧＡタイプのデバイス本体１１，２１をプリント配線板１４に実装する際、上記実施の形態１，２と同様に、デバイス本体１１，２１の裏側に配置されている電源ピンのボール１２ａ（または、平面パット２２ａ）とグランドピンのボール１２ｂ（または、平面パット２２ｂ）との間にバイパスコンデンサ１３を実装する。
ただし、この実施の形態３では、バイパスコンデンサ１３をデバイス本体１１，２１の裏側に実装するのではなく、図４に示すように、バイパスコンデンサ１３をプリント配線板１４の表面に実装する。
即ち、プリント配線板１４の表面上に配線１５を引くことにより、電源ピンのボール１２ａ（または、平面パット２２ａ）とグランドピンのボール１２ｂ（または、平面パット２２ｂ）との間に位置するように、バイパスコンデンサ１３をプリント配線板１４の表面に実装する。
この場合も、上記実施の形態１，２と同様に、高周波のノイズを効果的に除去することができる効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態１によるＢＧＡタイプの半導体デバイスを示す側面図及び背面図である。
【図２】この発明の実施の形態１によるバイパスコンデンサの実装方法を示すフローチャートである。
【図３】この発明の実施の形態２によるＬＧＡタイプの半導体デバイスを示す側面図及び背面図である。
【図４】この発明の実施の形態３によるＢＧＡタイプの半導体デバイスを示す側面図である。
【図５】ＳＯＰタイプの半導体デバイスを示す平面図及び側面図である。
【図６】ＱＦＰタイプの半導体デバイスを示す平面図及び側面図である。
【図７】ＢＧＡタイプの半導体デバイスを示す平面図及び側面図である。
【図８】リードピンのパッケージタイプの半導体デバイスにおけるバイパスコンデンサの実装態様を示す概略図である。
【図９】ＢＧＡタイプの半導体デバイスにおける従来のバイパスコンデンサの実装態様を示す概略図である。
【符号の説明】
【００２６】
１，１１，２１  デバイス本体、２  リードピン、２ａ  電源ピンのリードピン、２ｂ  グランドピンのリードピン、３，１２  ボール、３ａ，１２ａ  電源ピンのボール、３ｂ，１２ｂ  グランドピンのボール、４，１３  バイパスコンデンサ、５，１４  プリント配線板、６，１５  配線、２２  平面パット、２２ａ  電源ピンの平面パット、２２ｂ  グランドピンの平面パット。
【図１】
2009239218.tif 000003
【図２】
2009239218.tif 000004
【図３】
2009239218.tif 000005
【図４】
2009239218.tif 000006
【図５】
2009239218.tif 000007
【図６】
2009239218.tif 000008
【図７】
2009239218.tif 000009
【図８】
2009239218.tif 000010
【図９】
2009239218.tif 000011