(57)【要約】      （修正有）【課題】低電源で駆動でき、しかも高利得が得られる半導体装置及びその駆動方法を提供する。【解決手段】第1半導体領域１１及び第２半導体領域１０が接合面３０a,３０bで隣り合い、電位障壁を構成するｐｎ接合体と、前記接合面の近傍で前記第１半導体領域１１に絶縁体１２を介して接続される第１電極２２と、前記第１半導体領域１１に接続される第２電極２１と、前記第２半導体領域に接続される第３電極２０と、を備える。前記第２電極２１と前記第３電極２０との間に順方向バイアスを印加すると、前記接合面に対応して前記電位障壁が低下する。前記第１電極２２と前記第２電極２１との間に電位差を与えることにより、前記電位障壁が変化し、前記第１半導体領域１１は、前記絶縁体１３との境界の表層に、表面近傍領域が、駆動電流を流すチャネル３１として形成される。その結果、半導体装置は、トランジスタとして駆動され得る。【選択図】図１
2009060082.tif 000002
【特許請求の範囲】
【請求項１】
第1のキャリアの密度が第２のキャリアの密度より高い第1半導体領域及び該第２のキャリアの密度が前記第1のキャリアの密度より高い第２半導体領域が隣り合い、それにより
、電位障壁を構成する接合体を備え、
少なくとも前記第１半導体領域に絶縁体を介在させ前記第２半導体領域との間に電荷を付与する手段によってトランジスタとして駆動し得ることを特徴とする半導体装置。
【請求項２】
第1のキャリアの密度が第２のキャリアの密度より高い第1半導体領域及び該第２のキャリアの密度が前記第1のキャリアの密度より高い第２半導体領域が隣り合い、それにより
、電位障壁を構成する接合体を形成する工程と、
少なくとも前記第１半導体領域に絶縁体を介在させ前記第２半導体領域との間に電荷を付与する工程と、
を備え、それにより、トランジスタとして駆動し得ることを特徴とする半導体装置の駆動方法。
【請求項３】
前記第１半導体領域は、第1不純物濃度を持ち、
前記第２半導体領域は、第２不純物濃度を持ち、
前記接合体は、これら第1及び第２半導体領域が接合面で隣り合う半導体装置であって、
前記接合面の近傍で少なくとも前記第１半導体領域に絶縁体を介して接合される第１電極と、
前記第１半導体領域に接続される第２電極と、
前記第２半導体領域に接続される第３電極と、
を備え、
これら第２及び第３電極間に順方向バイアスが印加され、前記接合面に対応して前記電位障壁を低下させると共に、
前記第１電極と前記第２電極との間に電位差を与えることにより、前記電位障壁が変化し、前記第１半導体領域は、前記絶縁体との境界の表層に、前記第２キャリア密度の変化する表面近傍領域が、前記第２電極及び前記第３電極の間に駆動電流を流すチャネルとして形成される結果、トランジスタとして駆動され得ることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１半導体領域は、第1不純物濃度を持ち、
前記第２半導体領域は、第２不純物濃度を持ち、
前記接合体は、これら第1及び第２半導体領域が接合面で隣り合う半導体装置の駆動方法
であって、
前記接合面の近傍で少なくとも前記第１半導体領域に絶縁体を介して接合される第１電極を形成する工程と、
前記第１半導体領域に接続される第２電極を形成する工程と、
前記第２半導体領域に接続される第３電極を形成する工程と、
を備え、これら第２及び第３電極間に順方向バイアスが印加され、前記接合面に対応して前記電位障壁を低下させると共に、
前記第１電極と前記第２電極との間に電位差を与えることにより、前記電位障壁が変化し、前記第１半導体領域は、前記絶縁体との境界の表層に、前記第２キャリア密度の変化する表面近傍領域が、前記第２電極及び前記第３電極の間に駆動電流を流すチャネルとして形成される結果、トランジスタとして駆動され得ることを特徴とする請求項２に記載の半導体装置の駆動方法。
【請求項５】
第１のキャリアの密度が第２のキャリアの密度より高い第１半導体領域を挟む位置に、前記第２のキャリアの密度が前記第１のキャリアの密度よりも高い第２及び第３半導体が隣り合い、第１及び第２の電位障壁を構成する接合体と、
前記第１半導体領域は一方及び他方の面を持ち、該一方の面に絶縁体を介して接合された第１電極と、
前記第２半導体領域に接続される第２電極と、
前記第３半導体領域に接続される第３電極と、
前記第１半導体領域の両面のいずれかの面に接続される第４電極と、
を備える半導体であって、
前記第１電極と前記第４電極との間に電位差を与える手段により、前記第１及び第２の電位障壁のうち少なくともいずれか一方が変化し、前記第1半導体領域は、前記絶縁体と
の境界に、表面近傍領域が、駆動電流を流すチャネルとして形成され、これにより、トランジスタとして駆動され得ることを特徴とする半導体装置。
【請求項６】
第１のキャリアの密度が第２のキャリアの密度より高い第１半導体領域を挟む位置に、前記第２のキャリアの密度が前記第１のキャリアの密度よりも高い第２及び第３半導体が隣り合い、第１及び第２の電位障壁を構成する接合体を形成する工程と、
前記第１半導体領域は一方及び他方の面を持ち、該一方の面に絶縁体を介して接合された第１電極を形成する工程と、
前記第２半導体領域に接続される第２電極を形成する工程と、
前記第３半導体領域に接続される第３電極を形成する工程と、
前記第１半導体領域の両面のいずれかの面に接続される第４電極を形成する工程と、
を備える半導体の駆動方法であって、
前記第１電極と前記第４電極との間に電位差を与える工程を備え、これにより、前記第１及び第２の電位障壁のうち少なくともいずれか一方が変化し、前記第1半導体領域は、
前記絶縁体との境界に、表面近傍領域が、駆動電流を流すチャネルとして形成され、これにより、トランジスタとして駆動され得ることを特徴とする半導体装置の駆動方法。
【請求項７】
一方及び他方の面を持ち、前記一方の面上に絶縁体を介して第１電極が接合された第１不純物濃度を持つｐ形基板と、前記第１電極を挟む前記一方の面に埋め込まれる前記第１不純物濃度より高濃度の第１及び第２のｎプラス半導体領域と、
前記一方の面に埋め込まれる前記第１不純物濃度より高濃度のｐプラス半導体領域と、
前記第１のｎプラス半導体領域に直接接続される第２電極と、
前記第２のｎプラス半導体領域に直接接続される第３電極と、
前記ｐプラス半導体領域に直接接続される第４電極と、を備え、
前記第２電極及び前記第４電極間に順方向バイアスが印加される半導体であって、
前記第１電極と前記第４電極との間の動作領域において、前記第１電極に正の電位を与える手段によって、前記ｐ形基板における多数キャリアの正孔を排斥状態にして少数キャリアの伝導電子の拡散電流を増加させると共に、
前記動作領域を負の方向に移行させる電位を与え、前記ｐ形基板における多数キャリアの正孔を蓄積状態に近づけ少数キャリアの伝導電子の拡散電流を減少させることで、前記ｐ形基板の表層で前記第１のｎプラス半導体領域の伝導電子を前記ｐ形基板に移動させ、電界により制御可能とすることを特徴とする半導体装置。
【請求項８】
一方及び他方の面を持ち、前記一方の面上に絶縁体を介して第１電極が接合された第１不純物濃度を持つｐ形基板を形成する工程と、前記第１電極を挟む前記一方の面に埋め込まれる前記第１不純物濃度より高濃度の第１及び第２のｎプラス半導体領域を形成する工程と、
前記一方の面に埋め込まれる前記第１不純物濃度より高濃度のｐプラス半導体領域を形成する工程と、
前記第１のｎプラス半導体領域に直接接続される第２電極を形成する工程と、
前記第２のｎプラス半導体領域に直接接続される第３電極を形成する工程と、前記ｐプラス半導体領域に直接接続される第４電極を形成する工程と、を備え、
前記第２電極及び前記第４電極間に順方向バイアスが印加される半導体の駆動方法であって、
前記第１電極と前記第４電極との間の動作領域において、前記第１電極に正の電位を与える工程を備え、前記ｐ形基板における多数キャリアの正孔を排斥状態にして少数キャリアの伝導電子の拡散電流を増加させると共に、
前記動作領域を負の方向に移行させる電位を与える工程を更に備え、前記ｐ形基板における多数キャリアの正孔を蓄積状態に近づけ少数キャリアの伝導電子の拡散電流を減少させることで、前記ｐ形基板の表層で前記第１のｎプラス半導体領域の伝導電子を前記ｐ形基板に移動させ、電界により制御可能とすることを特徴とする半導体装置の駆動方法。
【請求項９】
一方及び他方の面を持ち、前記一方の面上に絶縁体を介して第１電極が接合された第１不純物濃度を持つｎ形基板と、前記第１電極を挟む前記一方の面に埋め込まれる前記第１不純物濃度より高濃度の第１及び第２のｐプラス半導体領域と、
前記一方の面に埋め込まれる前記第１不純物濃度より高濃度のｎプラス半導体領域と、
前記第１のｐプラス半導体領域に直接接続される第２電極と、
前記第２のｐプラス半導体領域に直接接続される第３電極と、
前記ｎプラス半導体領域に直接接続される第４電極と、を備え、
前記第２電極及び前記第４電極間に順方向バイアスが印加される半導体であって、
前記第１電極と前記第４電極との間の動作領域において、前記第１電極に負の電位を与える手段によって、前記ｎ形基板における多数キャリアの伝導電子を排斥状態にして少数キャリアの正孔の拡散電流を増加させると共に、
前記動作領域を正の方向に移行させる電位を与え、前記ｎ形基板における多数キャリアの伝導電子を蓄積状態に近づけ少数キャリアの正孔の拡散電流を減少させることで、前記ｎ形基板の表層で前記第１のｐプラス半導体領域の正孔を前記ｎ形基板に移動させ、電界により制御可能とすることを特徴とする半導体装置。
【請求項１０】
一方及び他方の面を持ち、前記一方の面上に絶縁体を介して第１電極が接合された第１不純物濃度を持つｎ形基板を形成する工程と、前記第１電極を挟む前記一方の面に埋め込まれる前記第１不純物濃度より高濃度の第１及び第２のｐプラス半導体領域を形成する工程と、
前記一方の面に埋め込まれる前記第１不純物濃度より高濃度のｎプラス半導体領域を形成する工程と、
前記第１のｐプラス半導体領域に直接接続される第２電極を形成する工程と、
前記第２のｐプラス半導体領域に直接接続される第３電極を形成する工程と、
前記ｎプラス半導体領域に直接接続される第４電極を形成する工程と、を備え、
前記第２電極及び前記第４電極間に順方向バイアスが印加される半導体の駆動方法であって、
前記第１電極と前記第４電極との間の動作領域において、前記第１電極に負の電位を与える工程を備え、前記ｎ形基板における多数キャリアの伝導電子を排斥状態にして少数キャリアの正孔の拡散電流を増加させると共に、
前記動作領域を正の方向に移行させる電位を与える工程を更に備え、前記ｎ形基板における多数キャリアの伝導電子を蓄積状態に近づけ少数キャリアの正孔の拡散電流を減少させることで、前記ｎ形基板の表層で前記第１のｐプラス半導体領域の正孔を前記ｎ形基板に移動させ、電界により制御可能とすることを特徴とする半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその駆動方法、特にMOS  FET（Metal−Oxide−Semiconductor  Field Effect Transistor）及びバイポーラトランジスタの構造を一部持つ半導体装置（電界効果バイポーラトランジスタ（Field Effect Bipolar Transistor）と命名する。）及びその駆動方法に関するものである。
【背景技術】
【０００２】
近年、集積回路製造における微細化技術の進歩に伴い、ゲート酸化膜の薄膜化及び拡散領域の薄層化により集積回路上で使用できる電源電圧が低下している。集積回路上で通常のバイポーラトランジスタを利用する場合、ベース領域へのバイアス電圧を必要とするために、低電圧、低消費電力で動作させることが困難であり、バイポーラトランジスタを汎用携帯機器の集積回路上に利用する上での障害になっている。
【０００３】
また、バイポーラトランジスタのもう一つの欠点として入力抵抗が低いという問題がある。他方、電界効果トランジスタは入力抵抗が大きいという特徴が有り、定常的なバイアス電流を必要としないために利便性の高い素子として現在の集積回路に幅広く利用されている。
【０００４】
バイポーラトランジスタの持つ指数関数特性は、電界効果トランジスタの二乗特性に比べて大きな利得を容易に実現できるという利点が有るが、現在は、バイポーラトランジスタの代わりに電界効果トランジスタが利用されている。電界効果トランジスタを利用した増幅器は、利得、出力抵抗、動作速度等の面でバイポーラトランジスタに劣るために、次世代の高速通信技術では、電界効果トランジスタに代わる素子が求められている。
【０００５】
ところで、半導体基板に直接電極を取り付けた半導体装置として、非特許文献１がある。非特許文献１は、ｐｎ接合にソース／ドレイン層を金属層として電極が埋め込まれたMOS  FETを示している。
【０００６】
【非特許文献１】東芝レビューVol.５６No.４（２００１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、低電圧で駆動でき、しかも高利得が得られる半導体装置及びその駆動方法は、存在していない。
【０００８】
そこで、本発明は、低電圧で駆動でき、しかも高利得が得られる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
（１）本発明の第１の構成は、第１不純物濃度を持ち、正孔密度が伝導電子密度より高い第１不純物濃度領域及び第２不純物濃度を持ち、前記伝導電子密度が前記正孔密度より高い第２不純物濃度領域が、接合面で接合される接合体と、前記接合面の近傍で前記第１不純物濃度領域に絶縁体を介して接続される第１電極と、前記第１不純物濃度領域に直接接続される第２電極と、前記第２不純物濃度領域に直接接続される第３電極と、を備え、前記接合面から前記第１不純物濃度領域に対応して電位障壁を構成すると共に、前記第１電極と前記第３電極との間に順方向バイアスを印加することにより、前記電位障壁が低下し、前記第１不純物濃度領域は、前記絶縁体との境界の表層に、前記第１不純物濃度の不足する表面近傍領域が、前記第１電極及び前記第３電極の間に駆動電流を流すチャネルとして形成される結果、トランジスタとして駆動され得ることを特徴とする半導体装置である。
【００１０】
（２）本発明の第２の構成は、第１不純物濃度を持ち、正孔密度が伝導電子密度より高い第１不純物濃度領域及び第２不純物濃度を持ち、前記伝導電子密度が前記正孔密度より高い第２不純物濃度領域が、接合面で接合される接合体を形成する工程と、前記接合面の近傍で前記第１不純物濃度領域に絶縁体を介して接続される第１電極を形成する工程と、前記第１不純物濃度領域に直接接続される第２電極を形成する工程と、前記第２不純物濃度領域に直接接続される第３電極を形成する工程と、を備え、前記接合面から前記第１不純物濃度領域に対応して電位障壁を構成すると共に、前記第１電極と前記第３電極との間に順方向バイアスを印加する工程を更に備え、前記電位障壁が低下し、前記第１不純物濃度領域は、前記絶縁体との境界の表層に、前記第１不純物濃度の不足する表面近傍領域が、前記第１電極及び前記第３電極の間に駆動電流を流すチャネルとして形成される結果、トランジスタとして駆動され得ることを特徴とする半導体装置の駆動方法である。
【００１１】
本発明の第1又は第２の構成によれば、第1不純物濃度領域及び第２不純物濃度領域から成る接合体に絶縁体を介して接続された第1電極と、第２不純物濃度領域に直接接続される第３電極との間に順方向バイアスが、印加される。この場合、電位障壁が低下するように作用する。前記第１不純物濃度領域は、前記絶縁体との境界の表層に、前記第１不純物濃度の不足する表面近傍領域が、前記第１電極及び前記第３電極の間に駆動電流を流すチャネルとして形成される。その結果、本発明の半導体装置は、トランジスタとして駆動され得る。
【００１２】
（３）本発明の第３の構成は、少数キャリアを伝導電子として含む第1半導体領域及び多数キャリアを伝導電子として含む第2半導体領域が接合面で接合された接合体と、該接合面の近傍で前記第１半導体領域に絶縁体を介して設けられた第１電極と、前記第1半導体領域に直接接続される第２電極と、前記第2半導体領域に直接接続される第３電極と、を備え、前記接合面から前記第１半導体領域に対応して電位障壁を構成すると共に、前記第１電極と前記第３電極との間に順方向バイアスすることにより、前記電位障壁が低下し、前記第1半導体領域は、前記絶縁体との境界に、表面近傍領域が、前記少数キャリアに依存性のある拡散電流としての駆動電流を流すチャネルとして形成され、これにより、トランジスタとして駆動され得ることを特徴とする半導体装置である。
【００１３】
（４）本発明の第４の構成は、少数キャリアを伝導電子として含む第1半導体領域及び多数キャリアを伝導電子として含む第2半導体領域が接合面で接合された接合体を形成する工程と、該接合面の近傍で前記第１半導体領域に絶縁体を介して設けられた第１電極を形成する工程と、前記第1半導体領域に直接接続される第２電極を形成する工程と、前記第2半導体領域に直接接続される第３電極を形成する工程と、を備え、前記接合面から前記第１半導体領域に対応して電位障壁を構成すると共に、前記第１電極と前記第３電極との間に順方向バイアスする工程を更に備えることにより、前記電位障壁が低下し、前記第1半導体領域は、前記絶縁体との境界に、表面近傍領域が、前記少数キャリアに依存性のある拡散電流としての駆動電流を流すチャネルとして形成され、これにより、トランジスタとして駆動され得ることを特徴とする半導体装置の駆動方法である。
【００１４】
本発明の第３又は第４の構成によれば、第1半導体領域及び第２半導体領域から成る接合体に絶縁体を介して接続された第1電極と、第２半導体領域に直接接続される第３電極との間に順方向バイアスが、印加される。この場合、電位障壁が低下するように作用する。前記第１半導体領域は、前記絶縁体との境界の表層に、前記第１半導体領域の少数キャリアの伝導電子が過剰となった表面近傍領域が、前記第１電極及び前記第３電極の間に駆動電流を流すチャネルとして形成される。その結果、本発明の半導体装置は、トランジスタとして駆動され得る。
【００１５】
本発明の第５の構成は、ｐｎ接合面で接合されるｐ形半導体領域及びｎ形半導体領域を構成するｐｎ接合体と、前記ｐｎ接合面の近傍でｐｎ接合体に絶縁体を介して接続された第１電極と、前記ｐ形半導体領域に直接接続された第２電極と、前記ｎ形半導体領域に直接接続された第３電極と、を備え、前記接合面から前記第１半導体領域に対応して電位障壁を構成すると共に、前記第１電極と前記第３電極との間の動作領域において順方向電圧を印加し、前記ｎ形半導体領域は、多数キャリアの伝導電子が前記電位障壁を越えて前記ｐ形半導体領域に拡散し、前記動作領域を負の方向に移行させ逆方向電圧を印加し、前記ｐ形半導体領域における多数キャリアの正孔を蓄積状態にして少数キャリアの伝導電子の拡散電流を減少させると共に、前記ｎ形半導体領域における少数キャリアの正孔を排斥状態にし、多数キャリアの伝導電子の拡散電流を増加させることで、前記ｐｎ接合体に流れる前記キャリアを電界により制御可能とすることを特徴とする半導体装置である。
【００１６】
本発明の第６の構成は、ｐｎ接合面で接合されるｐ形半導体領域及びｎ形半導体領域を構成するｐｎ接合体を形成する工程と、前記ｐｎ接合面の近傍でｐｎ接合体に絶縁体を介して接続された第１電極を形成する工程と、前記ｐ形半導体領域に直接接続された第２電極を形成する工程と、前記ｎ形半導体領域に直接接続された第３電極を形成する工程と、を備え、前記接合面から前記第１半導体領域に対応して電位障壁を構成すると共に、前記第１電極と前記第３電極との間の動作領域において順方向電圧を印加する工程と、を備え、前記ｎ形半導体領域は、多数キャリアの伝導電子が前記電位障壁を越えて前記ｐ形半導体領域に拡散し、前記動作領域を負の方向に移行させ逆方向電圧を印加する工程と、を更に備え、前記ｐ形半導体領域における多数キャリアの正孔を蓄積状態にして少数キャリアの伝導電子の拡散電流を減少させると共に、前記ｎ形半導体領域における少数キャリアの正孔を排斥状態にし、多数キャリアの伝導電子の拡散電流を増加させることで、前記ｐｎ接合体に流れる前記キャリアを電界により制御可能とすることを特徴とする半導体装置の駆動方法である。
【００１７】
本発明の第５及び第６の構成によれば、接合面から第１半導体領域に対応して電位障壁が構成されると共に、第１電極と第３電極との間の動作領域において順方向電圧が印加される。このとき、ｎ形半導体領域は、多数キャリアの伝導電子が前記電位障壁を越えてｐ形半導体領域に拡散する。動作領域を負の方向に移行させ逆方向電圧が印加された場合には、ｐ形半導体領域における多数キャリアの正孔が蓄積状態になり少数キャリアの伝導電子の拡散電流が減少すると共に、ｎ形半導体領域における少数キャリアの正孔が排斥状態になり、多数キャリアの伝導電子の拡散電流が増加する。これにより、ｐｎ接合体に流れるキャリアは、電界により制御可能となる。
【００１８】
本発明の第７の構成は、第1不純物濃度を持つ第１半導体領域と、
該第1半導体領域に絶縁体を介して接続された第1電極と、前記第1電極を挟む位置の前記第１半導体領域に構成される一方及び他方の埋め込み領域と、前記一方の埋め込み領域に直接接続される第２電極と、前記他方の埋め込み領域に直接接続される第３電極と、前記一方の埋め込み領域には、前記第1不純物濃度より高濃度の第1不純物プラス半導体が、埋め込まれ、前記他方の埋め込み領域には、前記第1不純物濃度と異なる第２不純物濃度を持つ第２不純物半導体の高濃度の第２不純物プラス半導体が、埋め込まれ、前記第１電極と前記第３電極との間の動作領域において順方向電圧を印加し、前記第1半導体領域におけるキャリアを蓄積状態にし、前記動作領域を負の方向に移行させ逆方向電圧を印加し、前記第２不純物プラス領域におけるキャリアを排斥状態にすることで、前記第２不純物プラス領域から前記第1不純物プラス領域に流れる前記キャリアを電界により制御可能とすることを特徴とする半導体装置である。
【００１９】
本発明の第８の構成は、第1不純物濃度を持つ第１半導体領域を形成する工程と、該第1半導体領域に絶縁体を介して接続された第1電極を形成する工程と、前記第1電極を挟む位置の前記第１半導体領域に構成される一方及び他方の埋め込み領域を形成する工程と、前記一方の埋め込み領域に直接接続される第２電極を形成する工程と、前記他方の埋め込み領域に直接接続される第３電極を形成する工程と、前記一方の埋め込み領域には、前記第1不純物濃度より高濃度の第1不純物プラス半導体が、埋め込まれ、前記他方の埋め込み領域には、前記第1不純物濃度と異なる第２不純物濃度を持つ第２不純物半導体の高濃度の第２不純物プラス半導体が、埋め込まれ、前記第１電極と前記第３電極との間の動作領域において順方向電圧を印加する工程を備え、前記第1半導体領域におけるキャリアを蓄積状態にし、前記動作領域を負の方向に移行させ逆方向電圧を印加する工程を更に備え、前記第２不純物プラス領域におけるキャリアを排斥状態にすることで、前記第２不純物プラス領域から前記第1不純物プラス領域に流れる前記キャリアを電界により制御可能とすることを特徴とする半導体装置の駆動方法である。
【００２０】
本発明の第７及び第８の構成によれば、第２電極は、一方の埋め込み領域において接続され、第1不純物濃度より高濃度の第1不純物プラス半導体が、埋め込まれている。また、第３電極は、他方の埋め込み領域において接続され、第1不純物濃度と異なる第２不純物濃度を持つ第２不純物半導体の高濃度の第２不純物プラス半導体が、埋め込まれている。第１電極と第３電極との間の動作領域において順方向電圧が印加される場合には、第1半導体領域におけるキャリアが蓄積状態になり、動作領域を負の方向に移行させ逆方向電圧が印加される。第２不純物プラス領域におけるキャリアが排斥状態になり、第２不純物プラス領域から第1不純物プラス領域に流れるキャリアは、電界により制御可能となる。
【発明の効果】
【００２１】
本発明の半導体装置及びその駆動方法によれば、ｐｎ接合体における拡散電流を電界により直接制御することが可能となる。コレクタ電流は、ゲート電圧およびエミッタ側ｐｎ接合の順方向バイアス電圧に対して指数関数特性を持つため、高利得の増幅器を容易に実現できる。
【００２２】
また、ベース領域へのキャリア注入を行うバイアス入力端子と信号入力を行うゲート端子が独立しているために、信号入力端子にバイアス電流や大きなバイアス電圧を必要とせず、低電源電圧化で動作するトランジスタを実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００２３】
本発明の実施の形態に係る半導体装置及びその駆動方法を述べる。本発明は、ｐｎ接合に電界制御を作用させる構造及び制御方式を創作したものであり、従来の電界効果トランジスタ及びバイポーラトランジスタの双方の利点を持ち、低電源電圧下で動作可能な半導体装置、すなわち、電界効果バイポーラトランジスタ（FEBT）である。
【００２４】
詳しく述べると、接合体に絶縁された電極を取り付けることにより、電極材料の仕事関数と接合体表面の不純物濃度によって決まるフェルミ準位の関係に従って接合体表面のエネルギーバンドは曲げられている。
【００２５】
エミッタ−ベース間のｐｎ接合を順方向にＶfだけバイアスすると、エミッタ領域の多数キャリアである伝導電子は拡散電位Ｖdからバイアス電圧Ｖfを差し引いたポテンシャルに相当する電位障壁Ｖsを越えてベース領域に拡散し、ベース領域の多数キャリアである正孔もまた同様にエミッタ領域に拡散する。ベース領域に拡散した伝導電子は、伝導電子の拡散長よりも短い距離に配置されたコレクタに取り込まれる。
【００２６】
この過程でゲート電極にわずかな負の電圧Vgnを印加してバイポーラトランジスタ領域に電界を印加すると、ベース領域のｐ形半導体は蓄積状態となるために正孔の表面濃度はゲート電圧Vgnに対してほぼ指数関数的に増加すると共に、フェルミ準位が価電子帯に近づき、ｐｎ接合の両領域間の表層領域におけるポテンシャル差はほぼVgnだけ増加する。この効果によりベース領域からの正孔の拡散電流の変化は少なく、エミッタ領域からの伝導電子の拡散電流が減少する。  
【００２７】
一方、負のゲート電圧Vgnの印加によりエミッタ領域のｎ形半導体は排斥状態となるため、伝導電子の表面濃度はゲート電圧Vgnに対してほぼ指数関数的に減少すると共に、フェルミ準位が真性半導体のフェルミ準位に近づきｐｎ接合の両領域間のポテンシャル障壁の差はほぼVgnだけ減少する。この効果によりエミッタ領域からの伝導電子の拡散電流の変化は少なく、ベース領域からの正孔の拡散電流が増加する。
【００２８】
これら２つの効果により、エミッタ領域を構成している半導体の不純物濃度がベース領域よりも高い場合で、ｐｎ接合の拡散電流がエミッタの伝導電子濃度で決定されている場合は、結果的にエミッタ−ベース間ｐｎ接合の電流は負のゲート電圧Vgnに対して指数的に減少する。
【００２９】
ゲート電極にわずかな正の電圧Vgpを印加した場合は、ベース領域のｐ形半導体は排斥状態となるために正孔の表面濃度はゲート電圧Vgpに対してほぼ指数関数的に減少すると共に、フェルミ準位が真性半導体のフェルミ準位に近づき、ｐｎ接合の両領域間のポテンシャル差はほぼVgpだけ減少する。この効果によりベース領域からの正孔の拡散電流の変化は少なく、エミッタ領域からの伝導電子の拡散電流が増加する。
【００３０】
一方、正のゲート電圧Vgpの印加によりエミッタ領域のｎ形半導体は蓄積状態となるため、伝導電子の表面濃度はゲート電圧Vgpに対してほぼ指数関数的に増加すると共に、フェルミ準位が伝導帯に近づきｐｎ接合の両領域間のポテンシャル差はほぼVgpだけ増加する。この効果によりエミッタ領域からの伝導電子の拡散電流の変化は少なく、ベース領域からの正孔の拡散電流が減少する。
【００３１】
これら２つの効果により、エミッタ領域を構成している半導体の不純物濃度がベース領域よりも高い場合で、ｐｎ接合の拡散電流がエミッタの伝導電子密度で決定されている場合は、結果的にエミッタ−ベース間ｐｎ接合の電流は正のゲート電圧Vgpに対して指数的に増加する。
【００３２】
コレクタ−ベース間のｐｎ接合が逆方向バイアスされている場合は、コレクタ−ベース間のｐｎ接合からの拡散電流はエミッタ−ベース間のｐｎ接合からの拡散電流に比べて無視できるほど小さく、エミッタ領域からエミッタ−ベース間のｐｎ接合を通って注入する伝導電子の拡散電流がコレクタ電流として観測される。
【００３３】
コレクタ−ベース間のｐｎ接合が順方向にバイアスされている場合は、ゲート電圧の印加によりコレクタ−ベース間のｐｎ接合においてもエミッタ−ベース間のｐｎ接合と同様の効果が発生し、これらを重ね合わせた電流がコレクタ電流として観測される。
【００３４】
エミッタ−ベース間のｐｎ接合の順方向バイアス電圧Vfを変化させた場合は、エミッタ−ベース間ｐｎ接合の電流の大きさをVfに対して指数関数的に変化させることができ、コレクタ電流もこれに従って変化する。エミッタ−ベース間のｐｎ接合の順方向バイアス電圧Vfとゲート電圧Vgは独立に制御することが可能であり、バイアス入力回路と信号入力回路とを分離できる。また、エミッタ−ベース間のｐｎ接合の順方向バイアス電圧Vfとゲート電圧Vgを同時に制御する場合は、双方の効果が重畳し高利得増幅デバイスとして機能させることが可能となる。
【実施例１】
【００３５】
図面につき本発明の実施例を示す。図は寸法通りではなく、しかも便宜上層の厚さ方向を拡大して示している。
【００３６】
図１Ａは本発明の電界効果バイポーラトランジスタの構造断面図であり、ｎ形半導領域１０、ｐ形半導体領域１１で構成されるｐｎ接合のｐ形半導体領域１１上に、絶縁皮膜１２によって絶縁された電界制御電極１３を配置して電界効果バイポーラトランジスタを構成する。電界効果バイポーラトランジスタへの電極の接続については、ｎ形半導体領域１０に対してはエミッタ電極２０を、ｐ形半導体領域１１に対してはコレクタ電極２１を、電界制御電極１３に対してはゲート電極２２を接合して電気的接続を行う。エミッタ電極２０、コレクタ電極２１、ゲート電極２２は絶縁層２３により絶縁されている。本発明の装置は、半導体製造手法を用いて製造可能で、特別な製造技術を導入することなく、最先端の集積回路上に容易に実現可能なものであり、工業的な利用価値が高いものである。
【００３７】
本発明の半導体装置、すなわち、電界効果バイポーラトランジスタの動作について説明する。本発明の電界効果バイポーラトランジスタは、ｎ形半導体領域１０とｐ形半導体領域１１で構成されるｐｎ接合３０ａ，３０ｂに電圧を印加することにより発生する拡散電流を、電界制御電極１３に与える電位によって発生する電界によりｐ形半導体領域の表面近傍領域３１における表面準位を制御することで、高利得でかつ低電源電圧下で動作可能なトランジスタを実現するものであり、ゲート電極２２からみた素子の入力抵抗が高いという特徴を有している。
【００３８】
はじめに、ｎ形半導領域１０、ｐ形半導体領域１１のみで構成されるｐｎ接合３０a、３０ｂの電流密度、すなわち、ゲート電極１３の影響を受けない場合の電流密度Jbulkについて考える。電子正孔対の発生による電流は無視できる程度に小さいものとし、ｐｎ接合の電流が主に担体の拡散電流で決定できるものとする。ｎ形半導体領域１０からｐ形半導体領域１１に注入される伝導電子密度ｎpは、
【００３９】
ｎp＝ｎp0×exp（−ｑVec／ｋT）、    （１）
【００４０】
となる。ここで、ｎp0はｐ形半導体領域１１における少数担体である伝導電子の密度、ｑは電気素量、ｋはボルツマン定数、Ｔは絶対温度、Ｖecはｎ形半導体領域１０を正としてｎ形半導体領域１０とｐ形半導体領域１１間のｐｎ接合に印加するエミッタ−コレクタ間電圧を表している。ｐｎ接合３０a、３０ｂの伝導電子による電流密度Jnは、式（１）で求められる伝導電子が、ｐ形半導体領域１１を拡散することによって定まり、
【００４１】
Jｎ＝ｑDnｎp0／Ln  ×（exp（−ｑVec／ｋT）−  １）、    （２）
【００４２】
となることが知られている。ここで、Ｄnは伝導電子の拡散定数、Lnは伝導電子の拡散長を表している。ｐ形半導体領域１１からｎ形半導体領域１０に注入される正孔密度ｐnは、
【００４３】
ｐn＝ｐn0×exp（−ｑVec／ｋT）、    （３）
【００４４】
となる。ここで、ｐn0はｎ形半導体領域１０における少数担体である正孔の密度を表している。ｐｎ接合３０a、３０ｂの正孔による電流密度Jpは、式（３）で求められる正孔が、ｎ形半導体領域１０を拡散することによって定まり、
【００４５】
Jｐ＝ｑDpｐn0／Lp  ×（exp（−ｑVec／ｋT）−  １）、    （４）
【００４６】
となる。ここで、Dpは正孔の拡散定数、Lpは正孔の拡散長を表している。ｐｎ接合３０a、３０ｂの電流密度Jbulkは、式（２）と式（４）によって求められる伝導電子による電流密度Ｊnと正孔による電流密度Ｊｐの和によって定まり、
【００４７】
Jbulk＝（ｑDnｎp0／Ln  ＋  ｑDpｐn0／Lp）×（exp（−ｑVec／ｋT）−  １）、    （５）
【００４８】
となる。図１Ｂ〜Ｇは、電界効果バイポーラトランジスタのエネルギーバンド図である。図１Ｂにおいて、Ecnはｎ形半導体領域１０の伝導帯のエネルギー準位、Evnはｎ形半導体領域１０の価電子帯のエネルギー準位、Efnはｎ形半導体領域１０のフェルミ準位、Ecpbはｐ形半導体領域１１の伝導帯のエネルギー準位、Ｅvpbはｐ形半導体領域１１の価電子帯のエネルギー準位、Ｅfpはｐ形半導体領域１１のフェルミ準位をそれぞれ表している。ｐｎ接合３０a、３０ｂは、エミッタ−コレクタ間の印加電圧Vecが零の場合、ｎ形半導体領域１０とｐ形半導体領域１１のフェルミ準位ＥfnとEfpが同じエネルギー準位となるように接合する。ｎ形半導体領域１０とｐ形半導体領域１１の伝導帯のエネルギー準位ならびに価電子帯のエネルギー準位は、それぞれ、拡散電位Vｄによって決まるエネルギー準位の段差ｑVdを持つ。ｐｎ接合３０a、３０ｂのエミッタ−コレクタ間に印加電圧Vecを印加した場合のエネルギーバンド図を図１Ｃに示す。ｐｎ接合３０a、３０ｂのエミッタ−コレクタ間に印加電圧Vecを印加すると、ｐ形半導体領域１１のエネルギーバンドがｑVecのエネルギー準位分だけ下方にシフトして接合する。このシフトにより、ｎ形半導体領域１０からみた伝導電子のエネルギー障壁の段差Ecpb−Ecn、ならびに、ｐ形半導体領域１１から見た正孔のエネルギー障壁の段差Evpb−EvnはｑVec分だけ減少することになり、それぞれのエネルギー障壁の減少に対応して式（５）に示されるようにｐｎ接合３０a、３０ｂの電流密度Jbulkは指数関数的に増加する。
【００４９】
次に、電界効果バイポーラトランジスタのｐ形半導体領域１１上に電界制御電極１３を配置した場合のｐｎ接合３０a、３０ｂの電流密度、すなわち、電界制御電極１３の影響を考慮した場合の電流密度について考える。ｐｎ接合３０ａの領域は電界制御電極１３から十分に離れており電界制御電極１３による電界の影響を受けない領域とすると、ｐｎ接合３０ａの領域における電流密度は、電界制御電極１３の影響を受けないことから、式（５）と同じになる。一方、ｐｎ接合３０ｂの領域における電流密度Ｊsurは、電界制御電極１３を接合することにより大きく変化する。ｐ形半導体の表面近傍領域３１の表面エネルギー準位φs0は、電界制御電極１３を構成する材料の仕事関数φｍとｐ形半導体領域１１のフェルミ準位φｓの差φms（＝φｍ−φｓ）によって、ｑ（φms−Vi）だけ変化する。ここでViは電界制御電極１３の接合により、電界制御電極の直下にある絶縁皮膜１２の両界面間に生じる電位差である。電界制御電極１３の接合により生じる電位差φmsは、絶縁皮膜１２の界面間の電位差Ｖiとｐ形半導体の表面近傍領域３１の表面電位φs0に分圧されている。ここでは、便宜上、絶縁被膜１２の内部や界面に存在する電荷等による影響は小さいものとし、また、ｐｎ接合３０ｂの領域の電流密度が主に表面近傍の特性で決まっているものとする。電界効果バイポーラトランジスタのｐ形半導体領域１１上に電界制御電極１３を配置した場合のエネルギーバンド図を図１Ｄに示す。図１Ｄのエネルギーバンド図において、エネルギー準位EcpsならびにEvpsは、それぞれ、ｐ形半導体領域１１の伝導帯のエネルギー準位Ｅcpbと価電子帯のエネルギー準位Evpbが電界制御電極１３を接合した効果によりｑφs0だけ低下した様子を示している。ｐ形半導体領域１１の表面近傍領域３１の状態は、ｑφs0の大きさにより、蓄積状態、排斥状態、弱反転状態、強反転状態になる。図１Ｄのエネルギーバンド図では、φs0＝０．１５V程度の場合で、ｐ形半導体の表面近傍領域３１の状態が排斥状態となっている例を図示している。電界制御電極１３を接合した場合のｐ形半導体の表面近傍領域３１における伝導電子密度ｎp１は、
【００５０】
ｎp1＝ｎp  ×  exp（ｑφs0／ｋT）  （６）
【００５１】
となる。室温においてはφs0が0.１５Vの場合、ｐ形半導体の表面近傍領域３１における伝導電子の密度は約４００倍に増加することがわかる。一方、ｎ形半導体領域１０上部へ電界制御電極１３を接合しない本実施例では、ｎ形半導体領域１０における正孔の密度ｐn１はｐnのまま変化しない。後述の実施例においては、ｎ形半導体領域１０に電界制御電極を施した例についても言及される。ｐｎ接合３０ｂの領域における電流密度Ｊsurは式（２）、式（４）および式（６）より、
【００５２】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Vec＋φs0）／ｋT）−exp（ｑφs0／ｋT））＋ｑDpｐn0／Lp×（exp（−ｑVec／ｋT）−１）、  （７）
【００５３】
となる。ここで、ｎ形半導体領域１０の不純物濃度がｐ形半導体領域１１の不純物濃度に対して十分に大きい場合は、正孔による電流は伝導電子による電流に対して十分に小さくなり、式（７）は、
【００５４】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Vec＋φs0）／ｋT）−exp（ｑφs0／ｋT））、  （８）
【００５５】
と近似される。ｐｎ接合３０ｂの領域における電流密度Ｊsurは、ｐ形半導体の表面近傍領域３１における伝導電子の拡散電流のみで決定される。式（５）と式（８）を比較するとJsurはJbulkに対してはるかに大きな電流を流すことがわかる。室温においてφs0が0.１５Vの場合、JsurはJbulkに対して約400倍の電流となる。したがって、ｑφs0が適切な大きさになるように電界制御電極１３とｐ形半導体領域１１の材料を選ぶことで、ｐｎ接合３０ａ，３０ｂの電流は、ｐｎ接合３０ｂの表面近傍領域を通過する電流密度Ｊsurによって決めることができる。さらに、図１Ｃと図１Ｄのエネルギーバンド図を比較すると、電界制御電極１３の接合による影響を受けるｐ形半導体の表面近傍領域３１の伝導帯エネルギー準位Ecpsは、電界制御電極１３の接合による影響を受けないｐ形半導体領域１１の伝導帯エネルギー準位Ecpbよりもｑφs0だけ低い。伝導電子は周りよりもエネルギー準位の低いｐ形半導体の表面近傍領域３１に拡散していく。図１Ａの断面図には示されないが、ｐ形半導体の表面近傍領域であって電界制御電極１３の影響を受けない領域、すなわち、電界制御電極１３を表面に施さないｐ形半導体領域が存在する場合がある。電界制御電極１３を表面に施さないｐ形半導体領域の伝導帯エネルギー準位Ｅcps1は、ｐ形半導体領域１１の伝導帯のエネルギー準位Espbと同じとなるために、電界制御電極１３を表面に施さないｐ形半導体領域にも電流は流れにくくなる。すなわち、ｐｎ接合の近傍に電界制御電極１３を接合することで、ｐｎ接合で発生する電流を選択的に流す電流路（チャンネル）を実現していることになる。
【００５６】
次に、電界効果バイポーラトランジスタの電界制御電極１３にゲート電圧Vｇを印加して、ｐｎ接合３０ｂの電流密度Jsurを制御することを考える。ゲート電圧Vgは、電界制御電極１３直下の絶縁皮膜１２における電界制御電極１３−絶縁被膜１２界面と絶縁被膜１２−ｐ形半導体領域１１界面の界面間電位差Ｖgiとｐ形半導体の表面近傍領域３１の表面電位φgsに分圧される。したがって、ゲート電圧Vgの印加により、ｐ形半導体の表面近傍領域３１の表面準位はφgsだけ変化する。界面間電位差Ｖgiとｐ形半導体の表面近傍領域３１の表面電位φgsの分圧の割合は、ｐ形半導体の表面近傍領域３１における電荷分布からポアソンの方程式を解くことにより正確に求めることができる。電界制御電極１３に正のゲート電圧Vgを印加した場合、すなわち、ｐ形半導体の表面近傍領域３１を排斥状態とした場合のエネルギーバンド図を図１Eに示す。電界制御電極１３に正のゲート電圧Vgを印加した場合、ｐ形半導体の表面近傍領域３１の伝導帯のエネルギー準位Ecpsと価電子帯のエネルギー準位Evpsは、図１Dと比べて図中＋の符号の方向にｑφgsだけ低下する。電界制御電極１３にさらに高い正のゲート電圧Vgを印加した場合、すなわち、ｐ形半導体の表面近傍領域３１を反転状態とした場合のエネルギーバンド図を図１Fに示す。電界制御電極１３にさらに高い正のゲート電圧Vgを印加した場合、ｐ形半導体の表面近傍領域３１の伝導帯のエネルギー準位Ecpsと価電子帯のエネルギー準位Evpsは、図１Ｄと比べて図中＋＋の符号の方向にｑφgsだけ低下するとともに、ｐ形半導体の表面近傍領域３１では、フェルミ準位Efpnが真性フェルミ準位を越えてｎ形化して反転層が形成され、さらに、ｐ形半導体の表面近傍領域３１の領域のフェルミ準位が傾斜することで、拡散電流に加えてドリフト電流が流れるようになる。電界制御電極１３に負のゲート電圧Vgを印加した場合、すなわち、ｐ形半導体の表面近傍領域３１を蓄積状態とした場合のエネルギーバンド図を図１Gに示す。電界制御電極１３に負のゲート電圧Vgを印加した場合、ｐ形半導体の表面近傍領域３１の伝導帯のエネルギー準位Ecpsと価電子帯のエネルギー準位Evpsは、図１Dに比べて、図中−の符号の方向にｑφgsだけ上昇する。このとき、ｐｎ接合３０ｂの領域における電流密度Ｊsurは式（８）より、
【００５７】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Vec＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））、  （９）
【００５８】
と求められる。負のゲート電圧を印加する場合、ｐｎ接合３０ｂの電流密度Jsurは、φgsの減少に伴い指数関数的に減少する。ゲート電圧を印加したことによる表面準位の変動量φgsと電界制御電極１３を接合したことによる表面準位の変動量φs0が等しくなるまでゲート電圧が低下すると、ｐ形半導体の表面近傍領域３１のエネルギーバンドはフラットバンドとなり電界制御電極１３を接合しない状態と等価となる。このとき、ｐｎ接合３０ｂの領域における電流密度Ｊsurは、ｐｎ接合３０ａの領域における電流密度Ｊbulkと等しくなる。図１Gのエネルギーバンド図は、この状態を示しており、図１Cと一致している。この状態が、電界によりｐｎ接合の拡散電流を制御するゲート電圧Vgの下限値を与える。ｐ形半導体の表面近傍領域３１のエネルギーバンドがフラットバンドとなるときのゲート電圧VgfはVgf＝φmsとなる。正のゲート電圧を印加する場合、ｐｎ接合３０ｂの電流密度Jsurは、式（９）に示すようにφgsの増加にともない指数関数的に増加する。ゲート電圧をさらに上昇させていくと、ｐ形半導体の表面近傍領域３１にｎ形半導体の強い反転層が形成され、電流は拡散電流に加えてドリフト電流が流れるようになり指数関数特性は失われる。したがって、本発明の電界効果バイポーラトランジスタは、電界制御電極１３に印加するゲート電圧Vgが、φｍｓから強い反転層が形成される電圧の範囲で入力電圧に対して指数関数の電流特性を持つ。また、ｐｎ接合の順方向バイアス電圧に対応するエミッタ−コレクタ間電圧Vecを調整することで電流のバイアスレベルをVecに関して指数的に変化させて設定することが可能である。
【００５９】
次に電界効果バイポーラトランジスタのエミッタ電流について考える。式（９）に示されるｐｎ接合３０ｂの電流密度Jsurは、ｐｎ接合３０ｂの接合面から、伝導電子の拡散長Lnの範囲に伝導電子を捕らえるコレクタ電極２１が存在しない場合の電流密度を示している。ｐ形半導体の表面近傍領域３１上の電界制御電極１３の長さＬが伝導電子の拡散長Lnよりも短い場合にｐｎ接合３０ｂの電流密度Jsurは、式（９）より、
【００６０】
Jsur＝ｑDnｎp0／L×（exp（ｑ（−Vec＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））、  （１０）
【００６１】
となり、ｐｎ接合３０ｂの領域における電流密度ＪsurはＬn／L倍に増加する。また、ｐ形半導体の表面近傍領域３１における伝導電子の拡散を円滑に行うためには、伝導電子を捕らえるコレクタ電極近傍のエネルギーバンドが、図１B〜Gのエネルギーバンド図に示すように、伝導電子に対してエネルギー準位がコレクタ電極２１に向かって低下するように接合している必要がある。図２Ａは、この条件を満たす場合の構成例を示している。コレクタ電極２１を高濃度のｐ形半導体領域２８を介してｐ形半導体領域１１に接合させている。電界効果バイポーラトランジスタのエミッタ電流Ieは、Jsurが流れる方向に対して垂直の断面で切断されるｐ形半導体の表面近傍領域３１の断面積Aを式（１０）に乗じることで、
【００６２】
Ie=AｑDnｎp0／L×（exp（ｑ（−Vec＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））、  （１１）
【００６３】
と求められる。さらに、エミッタ電流Ieが流れるｐ形半導体の表面近傍領域３１の平均的な厚みをｄとすると、ｐ形半導体の表面近傍領域３１の断面積Aは、図１Aにおける電界制御電極１３の奥行き方向の幅Wを用いてA＝ｄWと表され、電界効果バイポーラトランジスタのエミッタ電流Ieは、
【００６４】
Ie=ｑDnｎp0ｄW／L×（exp（ｑ（−Vec＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））、  （１２ａ）
【００６５】
となる。エミッタ電流Ieは電界制御電極１３の形状比W／Lに比例した電流となる。式（１１）および式（１２ａ）では、便宜上深さ方向の電流分布を簡単化して説明しているが、エミッタ電流Iｅはｐｎ接合３０ｂの電流密度Jsurの式（１０）を深さ方向に積分することでより正確に求めることができる。
【００６６】
実施例１の図２Ａに示す電界効果バイポーラトランジスタについて、図 3Aの測定回路を用いてエミッタ電流を測定した場合の測定結果を図3Bに示す。ゲート電圧Vgは、−0.70Vから0.01V刻みに0.70Vまで変化させて測定している。エミッタ−コレクタ間電圧Vecは、パラメータとして、0.00Vから−0.10V刻みに−0.80Vまで変化させて測定している。電界効果バイポーラトランジスタのエミッタ電流は、エミッタ電極２０に接続された電圧源を流れる電流として測定した。電界効果バイポーラトランジスタのｐ形半導体の表面近傍領域３１に強い反転層が形成される電圧は約0.6V、フラットバンド電圧は約−0.2Vである。電界効果バイポーラトランジスタの電界制御電極の形状は、W＝１０μｍ、L＝２μｍである。図３Bの測定結果では、ゲート電圧Vgがフラットバンド電圧−0.2Vから強い反転層が形成される電圧0.6Vの範囲で式（１０）の指数関数の特性が得られている。電界効果バイポーラトランジスタは、ゲート電圧Ｖgが0V近傍でも動作している。電界効果バイポーラトランジスタは入力信号にトランジスタを動作させるためのバイアス電圧を必要としないため、近年の低電源電圧化が要求されている集積回路において信号振幅を大きく確保することが可能である。ゲート電圧Vgの変動0.2Vに対してφgsは約0.12V変動し、この結果約１００倍の電流変動が実測されている。低消費電力化が要求される今日の集積回路において、低い出力バイアス電流で動作させる集積回路を構成する場合に、バイポーラトランジスタと同等の高利得増幅器を実現可能である。また、このときゲート電極に流れ込む電流は５０ｆA以下であり、電界効果バイポーラトランジスタは高い入力抵抗を持つ。エミッタ−コレクタ間電圧Vecの変動0.10Vに対して、約５０倍の電流変動が測定されている。エミッタ−コレクタ間電圧Vecにより、出力バイアス電流を広い電流レンジの範囲で設定可能である。ゲート電圧Vgの変動0.2Vおよびエミッタ−コレクタ間電圧Vecの変動0.10Vを同時に与えた場合は、約５０００倍の電流変動が実測されている。これらの実測結果は、前述の電界効果バイポーラトランジスタの動作原理と正確に対応し、動作原理が正しいことを裏付けるものである。実施例１では、ｎ形半導体領域１０の不純物濃度がｐ形半導体領域１１よりも十分に高いという例を示したが、濃度の関係が逆の場合は、電流を決定する担体を伝導電子から正孔に入れ替えることで同様に扱うことができる。
実施例１の変形として、図２Bに示すように、電界制御バイポーラトランジスタを絶縁層２７および２５で取り囲むと共に、コレクタ電極２１を高濃度のｐ形半導体領域２８を介してｐ形半導体領域１１に接合させている例を示す。本構成では、３０aにおける深層部の電流密度Jbulkを減少させることが可能となり、３０ｂにおける表面層の電流密度をより低い電流レンジまで拡張して利用することが可能となるため、低消費、低リーク、低ノイズな回路を実現できる。さらに、他の電界制御電極を絶縁層２５の下部に用意することで図２Aの表面型電界効果バイポーラトランジスタに代わる、多電極型電界効果バイポーラトランジスタを構成できる。
実施例１の変形として、図２Cに示すように、図１Aにおけるｎ形半導体領域１０を図２Cにおけるｐ形半導体領域１５に、図１Aにおけるｐ形半導体領域１１を図２Cにおけるｎ形半導体領域１６にそれぞれ入れ替えることで、相対な構造の電界効果バイポーラトランジスタを構成することが可能である。この場合、エミッタ電流Ｉeは、式（１２ａ）と同様に、
Ie=ｑDｐｐn0ｄW／L×（exp（ｑ（Vec−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （１２ｂ）
となる。ここで、ｐn0はｎ形半導体領域１６における少数担体である正孔の密度、φs1は電界制御電極１７を接合した場合のｎ形半導体の表面近傍領域における表面準位、φgsnは電界制御電極１７に電圧Ｖgを印加した場合のｎ形半導体の表面近傍領域における表面準位の変化量をそれぞれ表している。実施例１の変形では、式（１２ｂ）に示すように、正のゲート電圧を印加する場合にエミッタ電流は指数関数的に減少し、負のゲート電圧を印加する場合にエミッタ電流は指数的に増加する特性を持ち、ゲート電圧に対するエミッタ電流の変化が実施例１に対して反対の特性を持つ相対な電界効果バイポーラトランジスタを構成することが可能である。図２Cに示した実施例１の変形として、コレクタ電極２１を高濃度のｎ形半導体領域２９を介してｎ形半導体領域１６に接合させた場合の例を図２Dに示す。
実施例１の図２Dに示す電界効果バイポーラトランジスタについて、図４Aの測定回路を用いてエミッタ電流を測定した場合の測定結果を図４Bに示す。ゲート電圧Vgは、−0.70Vから0.01V刻みに0.70Vまで変化させて測定している。エミッタ−コレクタ間電圧Vecは、パラメータとして、0.00Vから0.10V刻みに0.80Vまで変化させて測定している。電界効果バイポーラトランジスタのエミッタ電流は、エミッタ電極２０に接続された電圧源を流れる電流として測定した。電界効果バイポーラトランジスタのｐ形半導体の表面近傍領域３１に強い反転層が形成される電圧は約-0.7V、フラットバンド電圧は約0.1Vである。電界効果バイポーラトランジスタの電界制御電極の形状は、W＝１０μｍ、L＝２μｍである。図４Bの測定結果では、ゲート電圧Vgがフラットバンド電圧0.1Vから強い反転層が形成される電圧−0.7Vの範囲で式（１２ｂ）の指数関数の特性が得られている。電界効果バイポーラトランジスタは、ゲート電圧Ｖgが0V近傍でも動作している。電界効果バイポーラトランジスタは入力信号にトランジスタを動作させるためのバイアス電圧を必要としないため、近年の低電源電圧化が要求されている集積回路において信号振幅を大きく確保することが可能である。ゲート電圧Vgの変動0.2Vに対してφgsは約０．１２V変動し、この結果約１００倍の電流変動が実測されている。低消費電力化が要求される今日の集積回路において、低い出力バイアス電流で動作させる集積回路を構成する場合に、バイポーラトランジスタと同等の高利得増幅器を実現可能である。また、このときゲート電極に流れ込む電流は５０ｆA以下であり、電界効果バイポーラトランジスタは高い入力抵抗を持つ。エミッタ−コレクタ間電圧Vecの変動0.10Vに対して、約５０倍の電流変動が測定されている。エミッタ−コレクタ間電圧Vecにより、出力バイアス電流を広い電流レンジの範囲で設定可能である。ゲート電圧Vgの変動0.2Vおよびエミッタ−コレクタ間電圧Vecの変動0.10Vを同時に与えた場合は、約５０００倍の電流変動が実測されている。これらの実測結果は、前述の電界効果バイポーラトランジスタの動作原理と正確に対応し、動作原理が正しいことを裏付けるものである。実施例１では、ｎ形半導体領域１０の不純物濃度がｐ形半導体領域１１よりも十分に高いという例を示したが、濃度の関係が逆の場合は、電流を決定する担体を伝導電子から正孔に入れ替えることで同様に扱うことができる。図２Cに示された実施例１の変形として、図２Eに示すように、電界制御バイポーラトランジスタを絶縁層２７および２５で取り囲むと共に、コレクタ電極２１を高濃度のｎ形半導体領域２９を介してｎ形半導体領域１６に接合させている例を示す。本構成では、３０aにおける深層部の電流密度Jbulkを減少させることが可能となり、３０ｂにおける表面層の電流密度をより低い電流レンジまで拡張して利用することが可能となるため、低消費、低リーク、低ノイズな回路を実現できる。さらに、他の電界制御電極を絶縁層２５の下部に用意することで図２Eの表面型電界効果バイポーラトランジスタに代わる、多電極型電界効果バイポーラトランジスタを構成できる。
【実施例２】
【００６７】
図5Aは本発明の電界効果バイポーラトランジスタにおける実施例２の構造断面図である。実施例２では、ｎ形半導領域１０とｐ形半導体領域１１で構成されるｐｎ接合のｐ形半導体領域１１上に、絶縁皮膜１２によって絶縁された電界制御電極１３を配置した電界効果バイポーラトランジスタと、ｎ形半導領域１４とｐ形半導体領域１１で構成されるｐｎ接合のｐ形半導体領域１１上に電界制御電極１３を配置した電界効果バイポーラトランジスタとを、ｐ形半導体領域１１を共通に配置して電界効果バイポーラトランジスタを構成する。電界効果バイポーラトランジスタへの電極の接続については、ｎ形半導体領域１０に対してはエミッタ電極２０を、ｐ形半導体領域１１に対してはベース電極２４を、ｎ形半導体領域１４に対してはコレクタ電極２１を、電界制御電極１３に対してはゲート電極２２を接合して電気的接続を行う。二つの電界効果バイポーラトランジスタで共通に使用するｐ形半導体領域１１の電位を与えるために、ベース電極２４を配置して４端子構造のトランジスタを構成している。ベース電極２４は便宜上素子の裏面に接続しているが、電界制御電極１３で覆われないｐ形半導体領域１１の表面から電気的接続を取ることができる。また、ｐ形半導体領域１１とベース電極２４の接合が抵抗的な接合とならない場合は、高濃度のｐ形半導体領域を介してｐ形半導体領域１１とベース電極２４を接合させる。エミッタ電極２０、コレクタ電極２１、ゲート電極２２は絶縁層２３により絶縁されている。本発明の実施例２の装置は、実施例１と同様に半導体製造手法を用いて製造可能で、特別な製造技術を導入することなく、最先端の集積回路上に容易に実現可能なものであり、工業的な利用価値が高いものである。
【００６８】
電界効果バイポーラトランジスタの動作について説明する。本発明の電界効果バイポーラトランジスタは、ｎ形半導体領域１０とｐ形半導体領域１１で構成されるｐｎ接合３０ａ，３０ｂに電圧を印加することにより発生する拡散電流を、電界制御電極１３に与える電位によって発生する電界によりｐ形半導体領域の表面近傍領域３１の表面準位を制御することで、低電源電圧下で動作する高利得なトランジスタを実現するものであり、ゲート電極２２から見た素子の入力抵抗が高いという特徴を有している。
【００６９】
はじめに、ｎ形半導領域１０、ｐ形半導体領域１１のみで構成されるｐｎ接合３０a、３０ｂの電流密度、すなわち、ゲート電極１３の影響を受けない場合の電流密度Jbulkについて考える。電子正孔対の発生による電流は無視できる程度に小さいものとし、ｐｎ接合の電流が主に担体の拡散電流で決定できるものとする。ｎ形半導体領域１０からｐ形半導体領域１１に注入される伝導電子密度ｎpは、
【００７０】
ｎp＝ｎp0×exp（−ｑVeb／ｋT）、    （１３）
【００７１】
となる。ここで、ｎp0はｐ形半導体領域１１における少数担体である伝導電子の密度、ｑは電気素量、ｋはボルツマン定数、Ｔは絶対温度、Ｖebはｎ形半導体領域１０を正としてｎ形半導体領域１０とｐ形半導体領域１１間のｐｎ接合に印加するエミッタ−ベース間電圧を表している。ｐｎ接合３０a、３０ｂの伝導電子による電流密度Jnは、式（１３）で求められる伝導電子が、ｐ形半導体領域１１を拡散することによって定まり、
【００７２】
Jｎ＝ｑDnｎp0／Ln  ×（exp（−ｑVeb／ｋT）−  １）、    （１４）
【００７３】
となる。ここで、Ｄnは伝導電子の拡散定数、Lnは伝導電子の拡散長を表している。ｐ形半導体領域１１からｎ形半導体領域１０に注入される正孔密度ｐnは、
【００７４】
ｐn＝ｐn0×exp（−ｑVeb／ｋT）、    （１５）
【００７５】
となる。ここで、ｐn0はｎ形半導体領域１０における少数担体である正孔の密度を表している。ｐｎ接合３０a、３０ｂの正孔による電流密度Jpは、式（１５）で求められる正孔が、ｎ形半導体領域１０を拡散することによって定まり、
【００７６】
Jｐ＝ｑDpｐn0／Lp  ×（exp（−ｑVeb／ｋT）−  １）、    （１６）
【００７７】
となる。ここで、Dpは正孔の拡散定数、Lpは正孔の拡散長を表している。ｐｎ接合３０a、３０ｂの電流密度Jbulkは、式（１４）と式（１６）によって求められる伝導電子による電流密度Ｊnと正孔による電流密度Ｊｐの和によって定まり、
【００７８】
Jbulk＝（ｑDnｎp0／Ln  ＋  ｑDpｐn0／Lp）×（exp（−ｑVeb／ｋT）−  １）、    （１７）
【００７９】
となる。図5Bは、電界効果バイポーラトランジスタのエネルギーバンド図である。Ecnはｎ形半導体領域１０の伝導帯のエネルギー準位、Evnはｎ形半導体領域１０の価電子帯のエネルギー準位、Efnはｎ形半導体領域１０のフェルミ準位、Ecpbはｐ形半導体領域１１の伝導帯のエネルギー準位、Ｅvpbはｐ形半導体領域１１の価電子帯のエネルギー準位、Ｅfpはｐ形半導体領域１１のフェルミ準位をそれぞれ表している。ｐｎ接合３０a、３０ｂは、エミッタ−ベース間の印加電圧Vebが零の場合、ｎ形半導体領域１０とｐ形半導体領域１１のフェルミ準位ＥfnとEfpが同じエネルギー準位となるように接合する。ｎ形半導体領域１０とｐ形半導体領域１１の伝導帯のエネルギー準位ならびに価電子帯のエネルギー準位は、それぞれ、拡散電位Vｄによって決まるエネルギー準位の段差ｑVdを持つ。ｐｎ接合３０a、３０ｂのエミッタ−ベース間に印加電圧Vebを印加した場合のエネルギーバンド図を図5Cに示す。ｐｎ接合３０a、３０ｂのエミッタ−ベース間に印加電圧Vebを印加すると、ｐ形半導体領域１１のエネルギーバンドがｑＶebのエネルギー準位分だけ下方にシフトして接合する。このシフトにより、ｎ形半導体領域１０からみた伝導電子のエネルギー障壁の段差Ecpb−Ecn、ならびに、ｐ形半導体領域１１から見た正孔のエネルギー障壁の段差Evpb−EvnはｑVeb分だけ減少することになり、それぞれのエネルギー障壁の減少に対応して式（１７）に示されるようにｐｎ接合３０a、３０ｂの電流密度Jbulkは指数関数的に増加する。
【００８０】
次に、電界効果バイポーラトランジスタのｐ形半導体領域１１上に電界制御電極１３を配置した場合のｐｎ接合３０a、３０ｂの電流密度、すなわち、電界制御電極１３の影響を考慮した場合の電流密度について考える。ｐｎ接合３０ａの領域は電界制御電極１３から十分に離れており電界制御電極１３による電界の影響を受けない領域とすると、ｐｎ接合３０ａの領域における電流密度は、電界制御電極１３の影響を受けないことから、式（１７）と同じになる。一方、ｐｎ接合３０ｂの領域における電流密度Ｊsurは、電界制御電極１３を接合することにより大きく変化する。ｐ形半導体の表面近傍領域３１の表面エネルギー準位φs0は、電界制御電極１３を構成する材料の仕事関数φｍとｐ形半導体領域１１のフェルミ準位φｓの差φms（＝φｍ−φｓ）によって、ｑ（φms−Vi）だけ変化する。ここでViは電界制御電極１３の接合により、電界制御電極の直下にある絶縁皮膜１２の両界面間に生じる電位差である。電界制御電極１３の接合により生じる電位差φmsは、絶縁皮膜１２の界面間の電位差Ｖiとｐ形半導体の表面近傍領域３１の表面電位φs0に分圧されている。ここでは、便宜上、絶縁被膜１２の内部や界面に存在する電荷等による影響は小さいものとし、また、ｐｎ接合３０ｂの領域の電流密度が主に表面近傍の特性で決まっているものとする。電界効果バイポーラトランジスタのｐ形半導体領域１１上に電界制御電極１３を配置した場合のエネルギーバンド図を図5Dに示す。図5Dのエネルギーバンド図において、エネルギー準位EcpsならびにEvpsは、それぞれ、ｐ形半導体領域１１の伝導帯のエネルギー準位Ｅcpbと価電子帯のエネルギー準位Evpbが電界制御電極１３を接合した効果によりｑφs0だけ低下した様子を示している。ｐ形半導体領域１１の表面近傍領域３１の状態は、ｑφs0の大きさにより、蓄積状態、排斥状態、弱反転状態、強反転状態になる。図5Dのエネルギーバンド図では、φs0＝０．１５V程度の場合で、ｐ形半導体の表面近傍領域３１の状態が排斥状態となっている例を図示している。電界制御電極１３を接合した場合のｐ形半導体の表面近傍領域３１における伝導電子密度ｎp１は、
【００８１】
ｎp1＝ｎp  ×  exp（ｑφs0／ｋT）  （１８）
【００８２】
となる。室温においてはφs0が0.１５Vの場合、ｐ形半導体の表面近傍領域３１における伝導電子の密度は約４００倍に増加することがわかる。一方、ｎ形半導体領域１０上部へ電界制御電極１３を接合しない本実施例では、ｎ形半導体領域１０における正孔の密度ｐn１はｐnのまま変化しない。後述の実施例においては、ｎ形半導体領域１０に電界制御電極を施した例についても言及される。ｐｎ接合３０ｂの領域における電流密度Ｊsurは式（１４）、式（１６）および式（１８）より、
【００８３】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Veb＋φs0）／ｋT）−exp（ｑφs0／ｋT））＋ｑDpｐn0／Lp×（exp（−ｑVeb／ｋT）−１）、  （１９）
【００８４】
となる。ここで、ｎ形半導体領域１０の不純物濃度がｐ形半導体領域１１の不純物濃度に対して十分に大きい場合、正孔による電流密度は伝導電子による電流密度に対して十分に小さくなり、式（１９）は、
【００８５】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Veb＋φs0）／ｋT）−exp（ｑφs0／ｋT））、  （２０）
【００８６】
と近似される。ｐｎ接合３０ｂの領域における電流密度Ｊsurは、ｐ形半導体の表面近傍領域３１における伝導電子の拡散電流のみで決定される。式（１７）と式（２０）を比較するとJsurはJbulkに対してはるかに大きな電流を流すことがわかる。室温においてφs0が0.１５Vの場合、JsurはJbulkに対して約400倍の電流となる。したがって、ｑφs0が適切な大きさになるように電界制御電極１３とｐ形半導体領域１１の材料を選ぶことで、ｐｎ接合３０ａ，３０ｂの電流は、ｐｎ接合３０ｂの表面近傍領域を通過する電流密度Ｊsurによって決めることができる。さらに、図５Cと図５Dのエネルギーバンド図を比較すると、電界制御電極１３の接合による影響を受けるｐ形半導体の表面近傍領域３１の伝導帯エネルギー準位Ecpsは、電界制御電極１３の接合による影響を受けないｐ形半導体領域１１の伝導帯エネルギー準位Ecpbよりもｑφｓ０だけ低い。伝導電子は周りよりもエネルギー準位の低いｐ形半導体の表面近傍領域３１に拡散していく。図５Aの断面図には示されないが、ｐ形半導体の表面近傍領域であって電界制御電極１３の影響を受けない領域、すなわち、電界制御電極１３を表面に施さないｐ形半導体領域が存在する場合がある。電界制御電極１３を表面に施さないｐ形半導体領域の伝導帯エネルギー準位Ｅcps1は、ｐ形半導体領域１１の伝導帯のエネルギー準位Espbと同じとなるために、電界制御電極１３を表面に施さないｐ形半導体領域にも電流は流れにくくなる。すなわち、ｐｎ接合の近傍に電界制御電極１３を接合することで、ｐｎ接合で発生する電流を選択的に流す電流路（チャネル）を実現していることになる。
【００８７】
次に、電界効果バイポーラトランジスタの電界制御電極１３にゲート電圧Vｇを印加して、ｐｎ接合３０ｂの電流密度Jsurを制御することを考える。ゲート電圧Vgは、電界制御電極１３直下の絶縁皮膜１２における電界制御電極１３−絶縁被膜１２界面と絶縁被膜１２−ｐ形半導体領域１１界面の界面間電位差Ｖgiとｐ形半導体の表面近傍領域３１の表面電位φgsに分圧される。したがって、ゲート電圧Vgの印加により、ｐ形半導体の表面近傍領域３１の表面準位はｑφgsだけ変化する。界面間電位差Ｖgiとｐ形半導体の表面近傍領域３１の表面電位φgsの分圧の割合は、ｐ形半導体の表面近傍領域３１における電荷分布からポアソンの方程式を解くことにより正確に求めることができる。電界制御電極１３に正のゲート電圧Vgを印加した場合、すなわち、ｐ形半導体の表面近傍領域３１を排斥状態とした場合のエネルギーバンド図を図5Eに示す。電界制御電極１３に正のゲート電圧Vgを印加した場合、ｐ形半導体の表面近傍領域３１の伝導帯のエネルギー準位Ecpsと価電子帯のエネルギー準位Evpsは、図5Dに比べて図中＋の符号の方向にｑφgsだけ低下する。電界制御電極１３にさらに高い正のゲート電圧Vgを印加した場合、すなわち、ｐ形半導体の表面近傍領域３１を反転状態とした場合のエネルギーバンド図を図5Fに示す。電界制御電極１３にさらに高い正のゲート電圧Vgを印加した場合、ｐ形半導体の表面近傍領域３１の伝導帯のエネルギー準位Ecpsと価電子帯のエネルギー準位Evpsは、図5Dに比べて図中＋＋の符号の方向にｑφgsだけ低下するとともに、ｐ形半導体の表面近傍領域３１では、フェルミ準位Efpnが真性フェルミ準位を越えてｎ形化して反転層が形成され、さらに、ｐ形半導体の表面近傍領域３１の領域のフェルミ準位が傾斜することで、拡散電流に加えてドリフト電流が流れるようになる。電界制御電極１３に負のゲート電圧Vgを印加した場合、すなわち、ｐ形半導体の表面近傍領域３１を蓄積状態とした場合のエネルギーバンド図を図5Gに示す。電界制御電極１３に負のゲート電圧Vgを印加した場合、ｐ形半導体の表面近傍領域３１の伝導帯のエネルギー準位Ecpsと価電子帯のエネルギー準位Evpsは、図5Dに比べて、図中−の符号の方向にｑφgsだけ上昇する。このとき、ｐｎ接合３０ｂの領域における電流密度Ｊsurは式（２０）より、
【００８８】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Veb＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋＴ））、  （２１）
と求められる。負のゲート電圧を印加する場合、ｐｎ接合３０ｂの電流密度Jsurは、φgsの減少に伴い指数関数的に減少する。ゲート電圧を印加したことによる表面準位の変動量φgsと電界制御電極１３を接合したことによる表面準位の変動量φs0が等しくなるまでゲート電圧が低下すると、ｐ形半導体の表面近傍領域３１のエネルギーバンドはフラットバンドとなり電界制御電極１３を接合しない状態と等価となる。このとき、ｐｎ接合３０ｂの領域における電流密度Ｊsurは、ｐｎ接合３０ａの領域における電流密度Ｊbulkと等しくなる。図5Gはこの状態を示しており、この状態が、電界によりｐｎ接合の拡散電流を制御するゲート電圧Vgの下限値を与える。ｐ形半導体の表面近傍領域３１のエネルギーバンドがフラットバンドとなるときのゲート電圧VgfはVgf＝φmsとなる。正のゲート電圧を印加する場合、ｐｎ接合３０ｂの電流密度Jsurは、式（２１）に示すようにφgsの増加にともない指数関数的に増加する。ゲート電圧をさらに上昇させていくと、ｐ形半導体の表面近傍領域３１にｎ形半導体の強い反転層が形成され、電流は拡散電流に加えてドリフト電流が流れるようになり指数関数特性は失われる。したがって、本発明の電界効果バイポーラトランジスタは、電界制御電極１３に印加するゲート電圧Vgが、φｍｓから強い反転層が形成される電圧の範囲で入力電圧に対して指数関数の電流特性を持つ。また、ｐｎ接合の順方向バイアス電圧に対応するエミッタ−ベース間電圧Vebを調整することで電流のバイアスレベルをVebに関して指数的に変化させて設定することが可能である。
【００８９】
次に電界効果バイポーラトランジスタのコレクタ電流について考える。式（２１）に示されるｐｎ接合３０ｂの電流密度Jsurは、ｐｎ接合３０ｂの接合面から、伝導電子の拡散長Lnの範囲に伝導電子を捕らえるコレクタ電極２１が存在しない場合の電流密度を示している。ｐ形半導体の表面近傍領域３１上の電界制御電極１３の長さＬが伝導電子の拡散長Lnよりも短い場合にｐｎ接合３０ｂの電流密度Jsurは、
【００９０】
Jsur＝ｑDnｎp0／L×（exp（ｑ（−Veb＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））、  （２２）
【００９１】
となり、ｐｎ接合３０ｂの領域における電流密度ＪsurはＬn／L倍に増加する。本発明の実施例２の構成、図5Aでは、p形半導体領域１１を共通にして、エミッタ電極２０に接続されるｎ形半導体領域１０とコレクタ電極２１に接続されるｎ形半導体領域１４は対称な構造になっている。従って、ｐｎ接合３０ａ、３０ｂとｐｎ接合３２ａ、３２ｂにおける電流密度は、式（２１）におけるエミッタ−ベース間電圧をコレクタ―ベース間電圧Vｃｂと入れ替えて考えることで、同様に考えることができる。ｐｎ接合３２ａ、３２ｂにおける電流密度Jsurcは、式（２１）より、
【００９２】
Jsurc＝−ｑDnｎp0／L×（exp（ｑ（−Vcb＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））、  （２３）
【００９３】
と求められる。ここで、Vcbはｎ形半導体領域１４を正としてｎ形半導体領域１４とｐ形半導体領域１１間のｐｎ接合に印加するコレクタ−ベース間電圧を表している。また、電流の向きを考慮して、−の符号が付けられている。式（２２）で求められた電流が流れるためには、ｐ形半導体の表面近傍領域３１をエミッタ電極からからコレクタ電極方向に向かって伝導電子が拡散できる濃度分布が存在する必要がある。この濃度分布は、ｐｎ接合３２ｂの電流密度Jsurcをｐｎ接合３０ｂの電流密度Jsurに比べて十分に小さく設定すること、すなわち、コレクタ−ベース間電圧Vcbを負に印加して、ｐｎ接合３２ａ、３２ｂを逆方向バイアス状態で動作させることで達成される。図5A〜5Gのエネルギーバンド図において、Ecncはｎ形半導体領域１４の伝導帯のエネルギー準位、Evncはｎ形半導体領域１４の価電子帯のエネルギー準位、Efncはｎ形半導体領域１４のフェルミ準位を表している。ｐｎ接合３２a、３２ｂのコレクタ−ベース間にｐ形半導体領域１１を負とする印加電圧Vcbを印加すると、ｎ形半導体領域１４のエネルギーバンドがｑＶcbのエネルギー準位分だけ下方にシフトして接合する。このシフトにより、ｎ形半導体領域１４からみた伝導電子のエネルギー障壁の段差Ecpb−Ecnc、ならびに、ｐ形半導体領域から見た正孔のエネルギー障壁の段差Evpb−EvncはｑVcb分だけ増加している。ｎ形半導体領域１０からｐ形半導体領域１１に注入した伝導電子は、ｐ形半導体領域１１を拡散し、エネルギー障壁の段差ｑＶcbを下ってｎ形半導体領域１４に接続されたコレクタ電極２１に到達する。電界効果バイポーラトランジスタのコレクタ電流Icは、式（２２）より、
【００９４】
Ic=AｑDnｎp0／L×（exp（ｑ（−Veb＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））、  （２４）
【００９５】
と求められる。さらに、コレクタ電流Icが流れるｐ形半導体の表面近傍領域３１の平均的な厚みをｄとすると、ｐ形半導体の表面近傍領域３１の断面積Aは、図5Aにおける電界制御電極１３の奥行き方向の幅Wを用いてA＝ｄWと表され、電界効果バイポーラトランジスタのコレクタ電流Icは、
【００９６】
Ic=ｑDnｎp0ｄW／L×（exp（ｑ（−Veb＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））、  （２５ａ）
【００９７】
となる。コレクタ電流Icは電界制御電極１３の形状比W／Lに比例した電流となる。式（２４）および式（２５ａ）では、便宜上深さ方向の電流分布を簡単化して説明しているが、コレクタ電流Icはｐｎ接合３０ｂの電流密度Jsurの式（２２）を深さ方向に積分することでより正確に求めることができる。また、実施例２の電界効果バイポーラトランジスタは、構造の対称性より、コレクタ−ベース間電圧Vcbとエミッタ−ベース間電圧Vebの電圧を入れ替えて与えることで、伝導電子の拡散電流の向きをコレクタ電極からエミッタ電極に向かうように制御することも可能である。
【００９８】
実施例２の図6Aに示す電界効果バイポーラトランジスタについて、図7Aの測定回路を用いてコレクタ電流Icを測定した場合の測定結果を図7Bに示す。図６Aは、実施例２の変形として、ベース電極２４を抵抗接触させるためのｐ型半導体領域２８をベース電極２４の下に配置した構成を示している。ゲート電圧Vgは、−0.60Vから0.01V刻みに1.00Vまで変化させて測定している。エミッタ−ベース間電圧Vebは、パラメータとして、0.00Vから−0.10V刻みに−0.80Vまで変化させて測定している。コレクタ−ベース間電圧Vcbは−1.0Vに固定している。電界効果バイポーラトランジスタのコレクタ電流Icは、コレクタ電極２１に接続された電圧源を流れる電流として測定した。電界効果バイポーラトランジスタのｐ形半導体の表面近傍領域３１に強い反転層が形成される電圧は約0.6V、フラットバンド電圧は約−0.2Vである。電界効果バイポーラトランジスタの電界制御電極の形状は、W＝１０μｍ、L＝２μｍである。図中、Vebが０Ｖの曲線は、電界効果トランジスタの特性の一部を表している。図7Bの測定結果では、ゲート電圧Vgがフラットバンド電圧−0.2Vから強い反転層が形成される電圧0.6Vの範囲で式（２５ａ）の指数関数の特性が得られている。電界効果バイポーラトランジスタは、ゲート電圧Ｖgが0V近傍でも動作している。電界効果バイポーラトランジスタは入力信号にトランジスタを動作させるためのバイアス電圧を必要としないため、近年の低電源電圧化が要求されている集積回路において信号振幅を大きく確保することが可能である。ゲート電圧Vgの変動0.2Vに対してφgsは約0.1２V変動し、この結果約１００倍の電流変動が実測されている。低消費電力化が要求される今日の集積回路において、低い出力バイアス電流で動作させる集積回路を構成する場合に、バイポーラトランジスタと同等の高利得増幅器を実現可能である。また、このときゲート電極に流れ込む電流は５０ｆA以下であり、電界効果バイポーラトランジスタは高い入力抵抗を持つ。エミッタ−ベース間電圧Vebの変動0.10Vに対して、約５０倍の電流変動が測定されている。エミッタ−ベース間電圧Vebにより、出力バイアス電流を広い電流レンジの範囲で設定可能である。ゲート電圧Vgの変動0.2Vおよびエミッタ−ベース間電圧Vebの変動0.10Vを同時に与えた場合は、約５０００倍の電流変動が実測されている。
【００９９】
最後に図8Aの測定回路を用いて電界効果バイポーラトランジスタの静特性を測定した場合の測定結果を図8Bに示す。コレクタ−ベース間電圧Vcbを−０．６Vから１．０Vまで０．０１V刻みに変化させて測定した結果である。エミッタ−ベース間電圧Vebは−０．５０Vに固定し、Vｇをパラメータとして−０．１Vから０．１０V刻みに０．７Vまで変化させて測定している。図８Bにおいて、ゲート電圧Vgが０．７Vの特性曲線ではｐ形半導体の表面近傍領域３１は反転状態、ゲート電圧Vgが０．６V〜０．３Vの特性曲線では弱反転状態、ゲート電圧Vgが０．２V〜−０．２Vの特性曲線では排斥状態、ゲート電圧Vgが−０．３V〜−０．５Vの特性曲線では蓄積状態の場合の動作をそれぞれ示している。コレクタ−ベース間電圧Vcbが０．０V以上の範囲で、コレクタ−ベース間電圧Vcbの変化に対してコレクタ電流Icが変化しない飽和特性が得られている。ゲート電圧がVg＝０．０Vの場合において、Vcb- Ic特性の飽和している領域における傾きから得られる出力抵抗Roは７．２MΩであり、ゲート電圧の変化から求めた伝達コンダクタンスgmは３２μSである。従って、gmとRoの積から求められる電界制御バイポーラトランジスタの固有利得は２３０であり、バイポーラトランジスタとMOSFETとの中間的な値を取り、同等の電流値を持つMOSFETに対して２〜３倍程度の固有利得を有する。
【０１００】
本発明における電界制御バイポーラトランジスタについて、図７BのVg-Ic特性の傾きより得られたgm、図８BのVcb-Ic特性の傾きより得られたRo、対応するIc, Vg, Veb, Vcbの測定条件、gmとRoの積より求められた固有利得の値gmRo、図７BのVebを変化させた場合のVg-Ic特性の傾きより得られたgmm、および、gmmとRoの積より求められた固有利得の値gmmRoを図２２の表１に示す。また、固有利得の値gmRoおよびgmmRoは、図７B中にも測定点に対応して記入されている。固有利得は、エミッタ−ベース間電圧Vebが−0.5Vの場合、７０〜４８６の範囲で得られる。さらに、コレクタ電流Icが５０μAの場合は、８４〜１１７の範囲で得られる。また、ゲート電圧とエミッタ−ベース間電圧双方の変化から求めた伝達コンダクタンスgmmは２１０μSである。gmmとRoの積から求められる電界制御バイポーラトランジスタの固有利得は１５００である。また、固有利得の値gmmRoは、図７B中にも測定点に対応して記入されている。
【０１０１】
実施例２の電界制御バイポーラトランジスタ、MOSFET、バイポーラトランジスタの代表的な特性の比較結果を図２４の表3に示す。図８Bにおいて、コレクタ−ベース間電圧Vcb＝−０．５Vの点でコレクタ電流Iｃの極性が入れ替わっている。この点を境に、式（２２）で示されるｐｎ接合３０ｂの電流Jsurと式（２３）で示されるｐｎ接合３２ｂの電流Jsurcの大小関係が入れ替わることにより、エミッタ電極とコレクタ電極が入れ替わった双方向トランジスタ動作をしている。本発明の電界効果バイポーラトランジスタは、双方向動作が可能であるという利点も備えている。
図６Aでは、便宜上、ベース電極に接続される高濃度のｐ形半導体領域28をコレクタ電極に接続されるｎ形半導体領域14近傍に配置して例を示しているが、ベース電極に接続される高濃度のｐ形半導体領域28はコレクタ電極に接続されるｎ形半導体領域14ならびにエミッタ電極に接続されるｎ形半導体領域11に対して等しい距離に配置することが望ましい。
これらの実測結果は、前述の電界効果バイポーラトランジスタの動作原理と正確に対応し、動作原理が正しいことを裏付けるものである。実施例２では、ｎ形半導体領域１０およびｎ形半導体領域１４の不純物濃度がｐ形半導体領域１１よりも十分に高いという例を示したが、濃度の関係が逆の場合は、電流を決定する担体を伝導電子から正孔に入れ替えることで同様に扱うことができる。ｎ形半導体領域１０の不純物濃度がｎ形半導体領域１４の不純物濃度と異なる場合でも、同様に取り扱うことができる。
実施例２の変形として、図６Bに示すように、電界制御バイポーラトランジスタを絶縁層２７および２５で取り囲むと共に、ベース電極２４をｐ形半導体領域２８を介してｐ形半導体領域１１に接合させている例を示す。他の製造手法で作られた、図６Bに示された電界効果バイポーラトランジスタの上面からの部分図を図６Cに示す。本構成では、３０aにおける深層部の電流密度Jbulkを減少させることが可能となり、３０ｂにおける表面層の電流密度をより低い電流レンジまで拡張して利用することが可能となるため、低消費、低リーク、低ノイズな回路を実現できる。さらに、他の電界制御電極を絶縁層２５の下部に用意することで図６Aの表面型電界効果バイポーラトランジスタに代わる、多電極型電界効果バイポーラトランジスタを構成できる。
実施例２の変形として、図６Dに示すように、図５Aにおけるｎ形半導体領域１０を図６Dにおけるｐ形半導体領域１５に、図５Aにおけるｐ形半導体領域１１を図６Dにおけるｎ形半導体領域１６に、図５Aにおけるｎ形半導体領域１４を図６Dにおけるｐ形半導体領域１８に、それぞれ入れ替えることで、相対な構造の電界効果バイポーラトランジスタを構成することが可能である。この場合、コレクタ電流Ｉｃは、式（２５ａ）と同様に、
Ic=ｑDｐｐn0ｄW／L×（exp（ｑ（Veb−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （２５ｂ）
となる。ここで、ｐn0はｎ形半導体領域１６における少数担体である正孔の密度、φs1は電界制御電極１７を接合した場合のｎ形半導体の表面近傍領域における表面準位、φgsnは電界制御電極１７に電圧Ｖgを印加した場合のｎ形半導体の表面近傍領域における表面準位の変化量をそれぞれ表している。実施例２の変形では、式（２５ｂ）に示すように、正のゲート電圧を印加する場合にコレクタ電流は指数関数的に減少し、負のゲート電圧を印加する場合にコレクタ電流は指数的に増加する特性を持ち、ゲート電圧に対するコレクタ電流の変化が実施例２に対して反対の特性を持つ相対な電界効果バイポーラトランジスタを構成することが可能である。図６Dに示した実施例２の変形として、ベース電極２４をｎ形半導体領域２９を介してｎ形半導体領域１６に接合させた場合の例を図６Eに示す。
実施例２の図6Eに示す電界効果バイポーラトランジスタについて、図９Aの測定回路を用いてコレクタ電流Icを測定した場合の測定結果を図９Bに示す。ゲート電圧Vgは、−1.0Vから0.01V刻みに0.6Vまで変化させて測定している。エミッタ−ベース間電圧Vebは、パラメータとして、0.00Vから0.10V刻みに0.80Vまで変化させて測定している。コレクタ−ベース間電圧Vcbは1.0Vに固定している。電界効果バイポーラトランジスタのコレクタ電流Icは、コレクタ電極２１に接続された電圧源を流れる電流として測定した。電界効果バイポーラトランジスタのｎ形半導体領域１６に強い反転層が形成される電圧は約-0.7V、フラットバンド電圧は約0.1Vである。電界効果バイポーラトランジスタの電界制御電極の形状は、W＝１０μｍ、L＝２μｍである。図中、Vebが０Ｖの曲線は、電界効果トランジスタの特性の一部を表している。図９Bの測定結果では、ゲート電圧Vgがフラットバンド電圧0.１Vから強い反転層が形成される電圧−0.7Vの範囲で式（２５ａ）の指数関数の特性が得られている。電界効果バイポーラトランジスタは、ゲート電圧Ｖgが0V近傍でも動作している。電界効果バイポーラトランジスタは入力信号にトランジスタを動作させるためのバイアス電圧を必要としないため、近年の低電源電圧化が要求されている集積回路において信号振幅を大きく確保することが可能である。ゲート電圧Vgの変動0.2Vに対してφgsは約0.1２V変動し、この結果約１００倍の電流変動が実測されている。低消費電力化が要求される今日の集積回路において、低い出力バイアス電流で動作させる集積回路を構成する場合に、バイポーラトランジスタと同等の高利得増幅器を実現可能である。また、このときゲート電極に流れ込む電流は５０ｆA以下であり、電界効果バイポーラトランジスタは高い入力抵抗を持つ。エミッタ−ベース間電圧Vebの変動0.10Vに対して、約５０倍の電流変動が測定されている。エミッタ−ベース間電圧Vebにより、出力バイアス電流を広い電流レンジの範囲で設定可能である。ゲート電圧Vgの変動0.2Vおよびエミッタ−ベース間電圧Vebの変動0.10Vを同時に与えた場合は、約５０００倍の電流変動が実測されている。
図１０Aの測定回路を用いて電界効果バイポーラトランジスタの静特性を測定した場合の測定結果を図１０Bに示す。コレクタ−ベース間電圧Vcbを−１．０Vから０．６Vまで０．０１V刻みに変化させて測定した結果である。エミッタ−ベース間電圧Vebは０．５０Vに固定し、Vｇをパラメータとして−０．９Vから０．１０V刻みに０．５Vまで変化させて測定している。図１０Bにおいて、ゲート電圧Vgが−０．９V〜−０．７Vの特性曲線ではｎ形半導体領域１６の表面は反転状態、ゲート電圧Vgが−０．６V〜−０．３Vの特性曲線では弱反転状態、ゲート電圧Vgが−０．２V〜０．１Vの特性曲線では排斥状態、ゲート電圧Vgが０．２V〜０．５Vの特性曲線では蓄積状態の場合の動作をそれぞれ示している。コレクタ−ベース間電圧Vcbが０．０V以下の範囲で、コレクタ−ベース間電圧Vcbの変化に対してコレクタ電流Icが変化しない飽和特性が得られている。本発明における電界制御バイポーラトランジスタについて、図9BのVg-Ic特性の傾きより得られたgm、図10BのVcb-Ic特性の傾きより得られたRo、対応するIc, Vg, Veb, Vcbの測定条件、gmとRoの積より求められた固有利得の値gmRo、図９BのVebを変化させた場合のVg-Ic特性の傾きより得られたgmm、および、gmmとRoの積より求められた固有利得の値gmmRoを図23の表２に示す。また、固有利得の値gmRo、および、gmmRoは、図9B中にも測定点に対応して記入されている。固有利得は、エミッタ−ベース間電圧Vebが0.5Vの場合、２２〜１０２の範囲で得られる。さらに、コレクタ電流Icが２０μAの場合は、３３〜４２の範囲で得られる。また、固有利得の値gmmRoは、図9B中にも測定点に対応して記入されている。
【０１０２】
実施例２の電界制御バイポーラトランジスタ、MOSFET、バイポーラトランジスタの代表的な特性の比較結果を図２４の表3に示す。図１０Bにおいて、コレクタ−ベース間電圧Vcb＝０．５Vの点でコレクタ電流Iｃの極性が入れ替わっている。本発明の電界効果バイポーラトランジスタは、双方向動作が可能である。
図６Eでは、便宜上、ベース電極に接続されるｎ形半導体領域２９をコレクタ電極に接続されるｐ形半導体領域１８近傍に配置して例を示しているが、ベース電極に接続されるｎ形半導体領域２９はコレクタ電極に接続されるｐ形半導体領域１８ならびにエミッタ電極に接続されるｐ形半導体領域１５に対して等しい距離に配置することが望ましい。
これらの実測結果は、前述の電界効果バイポーラトランジスタの動作原理と正確に対応し、動作原理が正しいことを裏付けるものである。実施例２の変形では、ｐ形半導体領域１５およびｐ形半導体領域１８の不純物濃度がｎ形半導体領域１６よりも十分に高いという例を示したが、濃度の関係が逆の場合は、電流を決定する担体を正孔から伝導電子に入れ替えることで同様に扱うことができる。ｐ形半導体領域１５の不純物濃度がｐ形半導体領域18の不純物濃度と異なる場合でも、同様に取り扱うことができる。
実施例２の変形として、図６Fに示すように、電界制御バイポーラトランジスタを絶縁層２７および２５で取り囲むと共に、ベース電極２４をｎ形半導体領域２９を介してｎ形半導体領域１６に接合させている例を示す。他の製造手法で作られた、図６Fに示された電界効果バイポーラトランジスタの上面からの部分図を図６Gに示す。本構成では、深層部の電流密度Jbulkを減少させることが可能となり、表面層の電流密度をより低い電流レンジまで拡張して利用することが可能となるため、低消費、低リーク、低ノイズな回路を実現できる。さらに、他の電界制御電極を絶縁層２５の下部に用意することで図６Eの表面型電界効果バイポーラトランジスタに代わる、多電極型電界効果バイポーラトランジスタを構成できる。
【実施例３】
【０１０３】
実施例３は、図１１に示すように、実施例１の電界効果バイポーラトランジスタにおいて、ｎ形半導体領域の上面にのみ電界制御電極を施した構成である。電界制御電極の影響を受けない場合のｐｎ接合の電流密度Ｊbulkは式（５）と同様に求められる。実施例１と異なり、電界制御電極を配置したことによるｐ形半導体領域の伝導電子密度np1は式（６）のように変化せずnpのままであり、その代わりにｎ形半導体領域の正孔密度ｐn1は
【０１０４】
ｐｎ1＝ｐｎ  ×  exp（−ｑφs1／ｋT）  （２６）
【０１０５】
のように変化する。ここで、φs1はｎ形半導体の表面近傍領域の表面エネルギー準位である。ｎ形半導体の表面近傍領域の表面エネルギー準位φs1は、電界制御電極を構成する材料の仕事関数φｍとｎ形半導体領域のフェルミ準位φｓｎの差φｍｓ（＝φｍ−φｓｎ）によって、ｑ（φms−Vi）だけ変化する。ここでViは電界制御電極の接合により、電界制御電極の直下にある絶縁皮膜の両界面間に生じる電位差である。電界制御電極の接合により生じる電位差φmsは、絶縁皮膜の界面間の電位差Ｖiとｎ形半導体の表面近傍領域の表面準位φs1に分圧されている。これらの表面準位の変化により、ｐｎ接合表面近傍における電流密度Ｊsurは式（２）、式（４）および式（２６）より、
【０１０６】
Jsur＝ｑDnｎp0／Ln×（exp（−ｑVec／ｋT）−１）＋ｑDpｐn0／Lp×（exp（ｑ（−Vec−φs1）／ｋT）−exp（−ｑφs1／ｋT））、  （２７）
【０１０７】
となる。電界制御電極にゲート電圧Vgを印加した場合は、実施例１と同様にゲート電圧Vgは、絶縁皮膜の界面間電位差Ｖginとｎ形半導体の表面近傍領域の表面準位φgsnに分圧される。ｐｎ接合における電流密度Ｊsurは式（２７）と表面準位φgsnを用いて、
【０１０８】
Jsur＝ｑDnｎp0／Ln×（exp（−ｑVec／ｋT）−１）＋ｑDpｐn0／Lp×（exp（ｑ（−Vec−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （２８）
【０１０９】
と表わすことができる。ｐ形半導体領域の不純物濃度をｎ形半導体領域の不純物濃度に対して十分に大きくした場合は、伝導電子による電流密度は正孔による電流密度に対して十分に小さくなり、式（２８）は、
【０１１０】
Jsur＝ｑDpｐn0／Lp×（exp（ｑ（−Vec−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （２９）
【０１１１】
と近似される。式（２９）の正孔の拡散電流式は、表面準位の極性を反転して考えれば、式（９）の伝導電子の拡散電流式と同様である。すなわち、式（９）における伝導電子の振舞いとは反対に、正孔の電流密度Jsurは正のゲート電圧に対して減少し、負のゲート電圧に対して増加する。この極性の違いを除けば、実施例３の電界効果バイポーラトランジスタは実施例１と同様の特性を示す。実施例１と同様に、コレクタ電極は高濃度のｐ形半導体領域を介してｐ形半導体領域に接合させてもよい。本実施例は、ゲート電圧に対するエミッタ電流の変化の極性が異なる２種類の電界効果バイポーラトランジスタを実現することで、今日のディジタル集積回路を低消費電力に構成する際に必要とされる相補電界効果バイポーラトランジスタを提供するものである。
【実施例４】
【０１１２】
実施例４は、図１２に示すように、実施例１の電界効果バイポーラトランジスタにおいて、ｎ形半導体領域の上面の一部にも電界制御電極を施した構成である。電界制御電極の影響を受けない場合、ｐｎ接合の電流密度Ｊbulkは式（５）と同様に求められる。電界制御電極を配置したことによる、ｐ形半導体の表面近傍領域の伝導電子密度np1は、実施例１の式（６）と同様に変化し、ｎ形半導体領域の正孔密度ｐn1は実施例３の式（２６）と同様に変化する。ｐｎ接合表面近傍における電流密度Ｊsurは式（２）、式（４）、式（６）および式（２６）より、
【０１１３】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Vec＋φs0）／ｋT）−exp（ｑφs0／ｋT））＋ｑDpｐn0／Lp×（exp（ｑ（−Vec−φs1）／ｋT）−exp（−ｑφs1／ｋT））、  （３０）
【０１１４】
となる。電界制御電極にゲート電圧Vgを印加した場合は、実施例１と同様にゲート電圧Vgは、絶縁皮膜の界面間電位差Ｖginとｎ形半導体の表面近傍領域の表面準位φgsnに分圧される。ｐｎ接合における電流密度Ｊsurは式（３０）とゲート電圧Vｇを印加することによる表面準位φgsならびにφgsnを用いて、
【０１１５】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Vec＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））＋ｑDpｐn0／Lp×（exp（ｑ（−Vec−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （３１）
【０１１６】
求められる。この結果は、実施例１における伝導電子の拡散電流密度の式（９）と実施例３における正孔の拡散電流密度の式（２９）を合わせた電流密度の式となっており、以下の動作は実施例１および実施例３と同様に考えることができる。実施例１と同様に、コレクタ電極は高濃度のｐ形半導体領域を介してｐ形半導体領域に接合させてもよい。
【０１１７】
実施例４におけるｐｎ接合の電流密度Jsurは、ゲート電圧Vｇに対して指数関数で増加する伝導電子の拡散電流と、ゲート電圧Vｇに対して指数関数で減少する正孔の拡散電流が、両少数担体の密度の比で加算される特性となる。本実施例は、電界制御電極がｐｎ接合を構成する半導体領域のうち、高濃度側の半導体領域の上部に張り出した場合に、張り出しによる特性への影響が少ないことを示しており、電界効果パイポーラトランジスタを製造する際の整合技術への負担を低減することで製造コストの低減が可能であることを示している。
【実施例５】
【０１１８】
実施例５は、図１３に示すように、実施例４の電界効果バイポーラトランジスタにおいて、ｎ形半導体領域上の電界制御電極とｐ形半導体領域上の電界制御電極を２つに分離した構成である。２つのゲート電極GnとGpにより、ｎ形半導体領域の正孔密度pn1とｐ形半導体領域の伝導電子密度np1を個別に制御することが可能となる。ゲート電極Gnに印加するゲート電圧Vgnによるｎ形半導体表面近傍領域の表面準位の変化をφgsn、ゲート電極Gｐに印加するゲート電圧Vgpによるｐ形半導体表面近傍領域の表面準位の変化をφgs、とするとｐｎ接合における電流密度Ｊsurは式（３１）と同様となり、以下の動作は実施例４と同様に考えることができる。実施例４と同様に、コレクタ電極は高濃度のｐ形半導体領域を介してｐ形半導体領域に接合させてもよい。実施例５におけるｐｎ接合の電流密度Jsurは、ゲート電圧Vgnに対して指数関数で増加する伝導電子の拡散電流と、ゲート電圧Vgpに対して指数関数で減少する正孔の拡散電流が、両少数担体の密度の比で加算される特性となる。本実施例の電界効果バイポーラトランジスタは、ゲート電極Gnを逆相入力、ゲート電極Gｐを正相入力とした２入力差動電界効果バイポーラトランジスタを構成している。
【実施例６】
【０１１９】
実施例６は、図１４に示すように、実施例１の電界効果トランジスタを2個、コレクタ電極に接続される半導体領域を共通にして配置した構成である。個々の電界効果バイポーラトランジスタの動作は、実施例１と同様となる。実施例１と同様に、コレクタ電極は高濃度のｐ形半導体領域を介してｐ形半導体領域に接合させてもよい。電界効果バイポーラトランジスタを集積化して信号処理等に利用する場合、近接して作成された特性のそろった電界効果バイポーラトランジスタを複数個利用して基本回路を構成する。本実施例は、信号処理の基本回路を集積化する場合に、コレクタ領域の面積を節約できるという利点を持つ。近年の高速通信機器を構成する際に不可欠である高利得差動増幅回路を提供するものである。
実施例６の変形として、コレクタ電極に接続されるｐ形半導体領域を共通にする代わりに、エミッタ電極に接続されるｎ形半導体領域を共通にして実施例６を構成することができ、それらの特性も同様に考えることができる。また、実施例６の変形として、エミッタ電極に接続されるｎ形半導体領域とコレクタ電極に接続されるｐ形半導体領域をそれぞれ共通にして二つの電界効果バイポーラトランジスタを並列に接続して構成することができ、それらの特性も同様に考えることができる。さらに、実施例６の変形として、実施例１の電界効果バイポーラトランジスタ２個の代わりに、実施例３、４、５の構造の電界効果バイポーラトランジスタ２個を用いて実施例６の電界効果バイポーラトランジスタを構成することができ、これらの特性も同様に考えることができる。
【実施例７】
【０１２０】
実施例７は、図１５に示すように、実施例２の電界効果バイポーラトランジスタにおいて、エミッタ電極に接続されるｎ形半導体領域の上面にのみ電界制御電極を施した構成である。電界制御電極の影響を受けない場合のｐｎ接合の電流密度Ｊbulkは式（１７）と同様に求められる。実施例２と異なり、電界制御電極を配置したことによるｐ形半導体領域の伝導電子密度np1は式（１８）のように変化せずnpのままであり、その代わりにエミッタ電極に接続されるｎ形半導体領域の正孔密度ｐn1は
【０１２１】
ｐｎ1＝ｐｎ  ×  exp（−ｑφs1／ｋT）  （３２）
【０１２２】
のように変化する。ここで、φs1はエミッタ電極に接続されるｎ形半導体の表面近傍領域の表面エネルギー準位である。エミッタ電極に接続されるｎ形半導体の表面近傍領域の表面エネルギー準位φs1は、電界制御電極を構成する材料の仕事関数φｍとエミッタ電極に接続されるn形半導体領域のフェルミ準位φｓｎの差φms（＝φｍ−φｓn）によって、ｑ（φms−Vi）だけ変化する。ここでViは電界制御電極の接合により、電界制御電極の直下にある絶縁皮膜の両界面間に生じる電位差である。電界制御電極の接合により生じる電位差φmsは、絶縁皮膜の界面間の電位差Ｖiとｎ形半導体の表面近傍領域の表面準位φs1に分圧されている。これらの表面準位の変化により、ｐｎ接合表面近傍における電流密度Ｊsurは式（１４）、式（１６）および式（３２）より、
【０１２３】
Jsur＝ｑDnｎp0／Ln×（exp（−ｑVeb／ｋT）−１）＋ｑDpｐn0／Lp×（exp（ｑ（−Veb−φs1）／ｋT）−exp（−ｑφs1／ｋT））、  （３３）
【０１２４】
となる。電界制御電極にゲート電圧Vgを印加した場合は、実施例２と同様にゲート電圧Vgは、絶縁皮膜の界面間電位差Ｖginとエミッタ電極に接続されるｎ形半導体の表面近傍領域の表面準位φgsnに分圧される。ｐｎ接合における電流密度Ｊsurは式（３３）と表面準位φgsnを用いて、
【０１２５】
Jsur＝ｑDnｎp0／Ln×（exp（−ｑVeb／ｋT）−１）＋ｑDpｐn0／Lp×（exp（ｑ（−Veb−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （３４）
【０１２６】
と表わすことができる。ｐ形半導体領域の不純物濃度をエミッタ電極に接続されるｎ形半導体領域の不純物濃度に対して十分に大きくした場合は、伝導電子による電流密度は正孔による電流密度に対して十分に小さくなり、式（３４）は、
【０１２７】
Jsur＝ｑDpｐn0／Lp×（exp（ｑ（−Veb−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （３５）
【０１２８】
と近似される。式（３５）の正孔の拡散電流式は、表面準位の極性を反転して考えれば、式（２１）の伝導電子の拡散電流式と同様である。すなわち、式（２１）における伝導電子の振舞いとは反対に、正孔の電流密度Jsurは正のゲート電圧に対して減少し、負のゲート電圧に対して増加する。この極性の違いを除けば、実施例７の電界効果バイポーラトランジスタは実施例２と同様の特性を示す。また、実施例７ではエミッタ電極に接続されるｎ形半導体領域の上面にのみ電界制御電極を施した構成を例として示しているが、構造の対称性より、エミッタ電極に接続されるｎ形半導体領域の上面の代わりに、コレクタ電極に接続されるｎ形半導体領域の上面にのみ電界制御電極を施した場合も同様に考えることができる。本実施例は、ゲート電圧に対するコレクタ電流の変化の極性が異なる２種類の電界効果バイポーラトランジスタを実現することで、今日のディジタル集積回路を低消費電力に構成する際に必要とされる相補電界効果バイポーラトランジスタを提供するものである。
【実施例８】
【０１２９】
実施例８は、図１６に示すように、実施例２の電界効果バイポーラトランジスタにおいて、エミッタ電極に接続されるｎ形半導体領域の上面の一部にも電界制御電極を施した構成である。電界制御電極の影響を受けない場合、ｐｎ接合の電流密度Ｊbulkは式（１７）と同様に求められる。電界制御電極を配置したことによる、ｐ形半導体の表面近傍領域の伝導電子密度np1は、実施例２の式（１８）と同様に変化し、エミッタ電極に接続されるｎ形半導体領域の正孔密度ｐn1は実施例７の式（３２）と同様に変化する。エミッタ電極に接続されるｎ形半導体領域とｐ形半導体領域で構成されるｐｎ接合表面近傍における電流密度Ｊsurは式（１４）、式（１６）、式（１８）および式（３２）より、
【０１３０】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Veb＋φs0）／ｋT）−exp（ｑφs0／ｋT））＋ｑDpｐn0／Lp×（exp（ｑ（−Veb−φs1）／ｋT）−exp（−ｑφs1／ｋT））、  （３６）
【０１３１】
となる。電界制御電極にゲート電圧Vgを印加した場合は、実施例２と同様にゲート電圧Vgは、絶縁皮膜の界面間電位差Ｖginとエミッタ電極に接続されるｎ形半導体の表面近傍領域の表面準位φgsnに分圧される。ｐｎ接合における電流密度Ｊsurは式（３６）とゲート電圧Vｇを印加することによる表面準位φgsならびにφgsnを用いて、
【０１３２】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Veb＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））＋ｑDpｐn0／Lp×（exp（ｑ（−Veb−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （３７ａ）
【０１３３】
と求められる。この結果は、実施例２における伝導電子の拡散電流密度の式（２１）と実施例７における正孔の拡散電流密度の式（３５）を合わせた電流密度の式となっている。コレクタ電極に接続されるｎ形半導体領域とｐ形半導体領域で構成されるｐｎ接合表面近傍における電流密度Ｊsurcは、
【０１３４】
Jsurc＝−ｑDnｎp0／Ln×（exp（ｑ（−Vｃｂ＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））−ｑDpｐn0／Lp×（exp（−ｑVｃｂ／ｋT）−１）、  （３７ｂ）
【０１３５】
と求められる。電流の向きを考慮して−の符号がつけられている。実施例８は式（３７ａ）と式（３７ｂ）を合わせた特性として、考えることができ、以下の動作は実施例２および実施例７と同様に考えることができる。実施例８におけるｐｎ接合の電流密度Jsur＋Jsurcは、エミッタ−ベース電圧Vebの下で、ゲート電圧Vｇに対して指数関数で増加するエミッタ電極からの伝導電子の拡散電流ならびにゲート電圧Vｇに対して指数関数で減少するエミッタへ向かう正孔の拡散電流と、コレクタ−ベース電圧Vcbの下で、ゲート電圧Vｇに対して指数関数で増加するコレクタ電極からの伝導電子の拡散電流ならびにゲート電圧Vｇに依存しないコレクタへ向かう正孔の拡散電流が、少数担体の密度の比で向きを考慮して加算された特性となる。また、実施例８ではエミッタ電極に接続されるｎ形半導体領域の上面の一部にも電界制御電極を施した構成を例として示しているが、構造の対称性より、エミッタ電極に接続されるｎ形半導体領域の上面の一部の代わりに、コレクタ電極に接続されるｎ形半導体領域の上面の一部に電界制御電極を施した場合も同様に考えることができる。本実施例は、エミッタ−ベース間ｐｎ接合を構成する半導体領域のうち、高濃度側の半導体領域の上部に電界制御電極が張り出した場合に、張り出しによる特性への影響が少ないことを示しており、電界効果パイポーラトランジスタを製造する際のマスク整合技術への負担を低減することで製造コストの低減が可能であることを示している。
【実施例９】
【０１３６】
実施例９は、図１７に示すように、実施例８の電界効果バイポーラトランジスタにおいて、エミッタ電極に接続されるｎ形半導体領域上の電界制御電極とｐ形半導体領域上の電界制御電極を２つに分離した構成である。２つのゲート電極GnとGpにより、エミッタ電極に接続されるｎ形半導体領域の正孔密度pn1とｐ形半導体領域の伝導電子密度np1を個別に制御することが可能となる。ゲート電極Gnに印加するゲート電圧Vgnによるエミッタ電極に接続されるｎ形半導体表面近傍領域の表面準位の変化をφgsn、ゲート電極Gｐに印加するゲート電圧Vgpによるｐ形半導体表面近傍領域の表面準位の変化をφgsとすると、ｐｎ接合における電流密度Ｊsur+Ｊsurcは式（３７ａ）と式（３７ｂ）の和で求まる。以下の動作は実施例８と同様に考えることができる。実施例９におけるｐｎ接合の電流密度Jsur＋Ｊsurcは、エミッタ−ベース電圧Vebの下で、ゲート電圧Vgnに対して指数関数で増加する伝導電子の拡散電流ならびに指数関数で減少する正孔の拡散電流と、コレクタ−ベース電圧Vcbの下で、ゲート電圧Vgpに対して指数関数で増加する伝導電子の拡散電流ならびにゲート電圧Vｇに依存しないコレクタへ向かう正孔の拡散電流が、各領域における少数担体の密度の比で向きを考慮して加算された特性となる。したがって、実施例９の電界効果バイポーラトランジスタは、ゲート電極Gnを逆相入力、ゲート電極Gｐを正相入力とした差動入力の電界効果バイポーラトランジスタを構成している。また、実施例９ではエミッタ電極に接続されるｎ形半導体領域の上面の一部にも電界制御電極を施した構成を例として示しているが、構造の対称性より、エミッタ電極に接続されるｎ形半導体領域上面の一部の代わりに、コレクタ電極に接続されるｎ形半導体領域の上面の一部にも電界制御電極を施した場合も同様に考えることができる。
【実施例１０】
【０１３７】
実施例１０は、図１８に示すように、実施例２に示される電界効果バイポーラトランジスタにおいて、エミッタ電極に接続されるｎ形半導体領域、ｐ形半導体領域、コレクタ電極に接続されるｎ形半導体領域の上部にまたがって電界制御電極を配置した構成である。エミッタ電極に接続されるｎ形半導体領域とｐ形半導体領域で構成されるｐｎ接合における電流密度Jsurは式（３７ａ）と同じになる。コレクタ電極に接続されるｎ形半導体領域とｐ形半導体領域で構成されるｐｎ接合における電流密度Jsurcは、
【０１３８】
Jsurc＝−ｑDnｎp0／Ln×（exp（ｑ（−Vcb＋φgs＋φs0）／ｋT）−exp（ｑ（φgs＋φs0）／ｋT））−ｑDpｐn0／Lp×（exp（ｑ（−Vcb−φs1−φgsn）／ｋT）−exp（ｑ（−φs1−φgsn）／ｋT））、  （３８）
【０１３９】
となる。電流の向きを考慮して−の符号がつけられている。式（３８）は電流の向きが異なる点を除いて式（３７ａ）と同様であるため、実施例１０は式（３７ａ）と式（３８）を合わせた特性として、実施例８と同様に考えることができる。実施例１０におけるｐｎ接合の電流密度Jsur＋Jsurcは、エミッタ−ベース電圧Vebの下で、ゲート電圧Vｇに対して指数関数で増加するエミッタ電極からの伝導電子の拡散電流ならびにゲート電圧Vｇに対して指数関数で減少するエミッタへ向かう正孔の拡散電流と、コレクタ−ベース電圧Vcbの下で、ゲート電圧Vｇに対して指数関数で増加するコレクタ電極からの伝導電子の拡散電流ならびにゲート電圧Vｇに対して指数関数で減少するコレクタへ向かう正孔の拡散電流が、少数担体の密度の比で向きを考慮して加算された特性となる。
【実施例１１】
【０１４０】
実施例１１は、図１９に示すように、実施例２に示される電界効果バイポーラトランジスタにおいて、ｐ形半導体領域上の電界制御電極を２つの電極に分割した構成である。エミッタ電極に接続されるｎ形半導体領域とｐ形半導体領域で構成されるｐｎ接合における電流密度Jsurは
【０１４１】
Jsur＝ｑDnｎp0／Ln×（exp（ｑ（−Veb＋φｇｓ＋φs0）／ｋT）−exp（ｑ（φｇｓ＋φs0）／ｋT））＋ｑDpｐn0／Lp×（exp（−ｑVeb／ｋT）−１）、  （３９）
【０１４２】
と求まる。一方、コレクタ電極に接続されるｎ形半導体領域とｐ形半導体領域で構成されるｐｎ接合における電流密度Jsurcは、
【０１４３】
Jsurc＝−ｑDnｎp0／Ln×（exp（ｑ（−Vcb＋φｇｓ＋φs0）／ｋT）−exp（ｑ（φｇｓ＋φs0）／ｋT））−ｑDpｐn0／Lp×（exp（−ｑVcb／ｋT）−１）、  （４０）
【０１４４】
と求められる。電流の向きを考慮して−の符号がつけられている。式（４０）は電流の向きが異なる点を除いて式（３９）と同様であるため、実施例１１は式（３９）と式（４０）を合わせた特性として、実施例２と同様に考えることができる。実施例１１におけるｐｎ接合の電流密度Jsur＋Jsurcは、エミッタ−ベース電圧Vebの下で、ゲート電圧Vｇに対して指数関数で増加するエミッタ電極からの伝導電子の拡散電流ならびにゲート電圧Vｇに依存しないエミッタへ向かう正孔の拡散電流と、コレクタ−ベース電圧Vcbの下で、ゲート電圧Vｇに対して指数関数で増加するコレクタ電極からの伝導電子の拡散電流ならびにゲート電圧Vｇに依存しないコレクタへ向かう正孔の拡散電流が、少数担体の密度の比で向きを考慮して加算された特性となる。したがって、実施例１１の電界効果バイポーラトランジスタは、ゲート電極G１を逆相入力、ゲート電極G２を正相入力とした差動入力の電界効果バイポーラトランジスタを構成している。
実施例１１の変形として、エミッタ電極に接続されるｎ形半導体領域の上面の一部にも張り出して電界制御電極を施した場合、すなわち、実施例８の構造を持つ２つの電界効果バイポーラトランジスタをベース電極に接続されるｐ形半導体領域を共通に用いて実施例１１を構成した場合も同様に考えることができる。また、実施例１１の変形として、エミッタ電極に接続されるｎ形半導体領域とコレクタ電極に接続されるｎ形半導体領域のみに電界制御電極を施した場合、すなわち、実施例７の構造を持つ２つの電界効果バイポーラトランジスタをベース電極に接続されるｐ形半導体領域を共通に用いて実施例１１を構成した場合も同様に考えることができる。
【実施例１２】
【０１４５】
実施例１２は、図２０に示すように、実施例２の電界効果バイポーラトランジスタ2個を、コレクタ電極に接続されるｎ形半導体領域を共通にして配置した構成である。個々の電界効果バイポーラトランジスタの動作は、実施例２と同様となる。２つの電界効果バイポーラトランジスタのエミッタ−ベース間ｐｎ接合に与える順方向バイアス電圧が等しい場合は、ベース電極に接続されるｐ形半導体領域を共通に使用する。電界効果バイポーラトランジスタを集積化して信号処理等に利用する場合、近接して作成された特性のそろった電界効果バイポーラトランジスタを複数個利用して基本回路を構成する。実施例１２は、信号処理の基本回路を集積化する場合に、コレクタ領域の面積を節約できるという利点を持つ。近年の高速通信機器を構成する際に不可欠である高利得差動増幅回路を提供するものである。
実施例１２の変形として、コレクタ電極に接続されるｎ形半導体領域を共通にする代わりに、エミッタ電極に接続されるｎ形半導体領域を共通にして実施例１２を構成することができ、それらの特性も同様に考えることができる。また、実施例１２の変形として、エミッタ電極に接続されるｎ形半導体領域とコレクタ電極に接続されるｎ形半導体領域をそれぞれ共通にして二つの電界効果バイポーラトランジスタを並列に接続して構成することができ、それらの特性も同様に考えることができる。さらに、実施例１２の変形として、実施例２の電界効果バイポーラトランジスタ2個の代わりに、実施例７、８、９、１０、１１の構造の電界効果バイポーラトランジスタ２個を用いて実施例１２の電界効果バイポーラトランジスタを構成することができ、それらの特性も同様に考えることができる。
【実施例１３】
【０１４６】
実施例１３は、図２１に示すように、実施例２の電界効果バイポーラトランジスタにおいて、ｐｎ接合の上部に電界制御電極が配置されない領域における式（１７）で示される電流密度Jbulkを低減することで、ゲート電圧による電流制御範囲を電界制御電極の構造により確保する例を示している。エミッタ電極に接続されるｎ形半導体領域を囲うように周囲をゲート電極に接続されるｐ形半導体領域で取り囲み、ｐ形半導体領域の全面を環状の電界制御電極で覆った構造を持つ。コレクタ電極に接続されるｎ形半導体領域は、ゲート電極に接続されるｐ形半導体領域を取り囲む構造を持つ。ベース電極を接続するための高濃度注入領域は、コレクタ電極に接続されるｎ形半導体領域の周囲を環状に取り囲んで装置を構成する。エミッタ電極に接続されるｎ形半導体領域を囲うように周囲を電界制御電極で取り囲むことで、エミッタ電極に接続されるｎ形半導体領域とｐ形半導体領域で構成されるｐｎ接合の電流密度をｐｎ接合の深部を除きすべて式（２０）に示される電流密度Jsurとして扱うことができる。本実施例では、エミッタ電極に接続されるｎ形半導体領域から、周囲に漏れ出る少数担体を低減することが可能となり、電界効果バイポーラトランジスタを用いて集積回路を構成する際に発生する寄生素子による諸問題を解決できる。
実施例１３の変形として、エミッタ電極に接続されるｎ形半導体領域を囲うように周囲を電界制御電極で取り囲む代わりに、周囲を埋め込み絶縁層で取り囲む構造を持たせることで同様の効果を得ることができる。また、実施例１３の変形として、実施例２の代わりに、実施例１、実施例３〜実施例１２の電界効果バイポーラトランジスタを用いて実施例１３の装置を構成することができ、それらの特性も同様に考えることができる。
【０１４７】
以上述べたように、本発明によれば、ｐｎ接合における拡散電流を電界効果により直接制御することが可能となり、電界制御により拡散電流を制御する新しい動作原理のトランジスタを構成することができる。電界効果バイポーラトランジスタは、コレクタ電流がゲート電圧およびエミッタ側ｐｎ接合の順方向バイアス電圧に対して指数関数特性を持つため、高利得の増幅器に応用できる。ゲート電極を入力として利用した場合の電界効果バイポーラトランジスタの静特性からは、数MΩ程度の高い出力抵抗Roを有していることがわかる。固有利得ｇｍ×Roは約２３０倍となり、バイポーラトランジスタに近い高利得増幅器を実現できる。電界効果バイポーラトランジスタは、ベース領域への担体注入を行うバイアス入力端子と信号入力を行うゲート端子が独立しているために、信号入力端子にバイアス電流や大きなバイアス電圧を必要とせず、低電源電圧下で動作する。電界効果バイポーラトランジスタは、ゲート電極が絶縁構造を有しているために、高い入力抵抗を持つ。ゲート電極とエミッタ電極双方を入力として利用した場合の固有利得ｇmm×Roは約１５００倍となり、電界の効果とバイポーラトランジスタの特性が重畳した高利得増幅デバイスとして機能する。電界効果バイポーラトランジスタでは、ｐｎ接合を構成する各半導体領域を個別の電界制御電極で制御することにより、各領域における少数担体の表面密度を個別に制御することが可能であり、差動入力等の機能を持つ高機能トランジスタを構成できる。電界効果バイポーラトランジスタでは、ｐｎ接合を構成する半導体の種類を入れ替えることで相対な構造を持ち相対な特性を持つトランジスタを構成できる。
【産業上の利用可能性】
【０１４８】
本発明では、高利得で高い入力抵抗を有し、信号入力端子に大きなバイアス電圧を必要とせず、今日の大規模集積回路において課題とされている問題を解決した低電源電圧動作が可能な高機能な電界効果バイポーラトランジスタとして使用され得る。また、電界効果バイポーラトランジスタは、製造において特別な技術を必要としないために、既存の集積回路技術と共存して利用できるという利点を持ち、極めて有効性の高い素子として利用され得る。
【図面の簡単な説明】
【０１４９】
【図１】図1Ａは、本発明の第１実施例の半導体装置（電界効果バイポーラトランジスタ）の原理を示す縦断面図である。  図１Ｂは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の縦断面図に対応したｐｎ接合深層部のエネルギーバンド図（ｐｎ接合に電圧を印加しない場合）である。  図１Ｃは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の縦断面図に対応したｐｎ接合深層部のエネルギーバンド図（ｐｎ接合を順方向バイアスした場合）である。  図１Ｄは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の縦断面図に対応したｐｎ接合表層部のエネルギーバンド図（Vg＝０V）である。  図１Ｅは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の縦断面図に対応したｐｎ接合表層部のエネルギーバンド図（排斥状態）である。  図１Ｆは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の縦断面図に対応したｐｎ接合表層部のエネルギーバンド図（反転状態）である。  図１Ｇは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の縦断面図に対応したｐｎ接合表層部のエネルギーバンド図（蓄積状態）である。
【図２】図２Ａは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、測定に使用した埋め込み構造の電界効果バイポーラトランジスタの縦断面図である。図２Ｂは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、周囲および底面を絶縁層で覆うことにより電界制御領域以外へのリーク電流を低減した構造の電界効果バイポーラトランジスタの縦断面図である。    図２Ｃは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、n形半導体領域とｐ形半導体領域とを入れ替えた電界効果バイポーラトランジスタの縦断面図である。    図２Ｄは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、図２Ｃに対応した埋め込み構造の電界効果バイポーラトランジスタの縦断面図である。    図２Ｅは、図１Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、図２Ｃに対応した周囲および底面を絶縁層で覆うことにより電界制御領域以外へのリーク電流を低減した構造の電界効果バイポーラトランジスタの縦断面図である。
【図３】図３Ａは、図２Ａに対応する本発明第１実施例の半導体装置（電界効果バイポーラトランジスタ）についての測定回路である。  図３Ｂは、図２Ａに対応する本発明第１実施例の半導体装置（電界効果バイポーラトランジスタ）においてエミッタ−コレクタ間電圧をパラメータとした場合のゲート電圧Vgに対するエミッタ電流Ieの測定結果を示すVg−Ie特性図である。
【図４】図４Ａは、図２Ｄに対応する本発明第１実施例の半導体装置（電界効果バイポーラトランジスタ）についての測定回路である。  図４Ｂは、図２Ｄに対応する本発明第１実施例の半導体装置（電界効果バイポーラトランジスタ）においてエミッタ−コレクタ間電圧をパラメータとした場合のゲート電圧Vgに対するエミッタ電流Ieの測定結果を示すVg−Ie特性図である。
【図５】図５Ａは、本発明の第２実施例の半導体装置（電界効果バイポーラトランジスタ）の断面図である。  図５Ｂは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の断面図に対応したｐｎ接合深層部のエネルギーバンド図（ｐｎ接合に電圧を印加しない場合）である。  図５Ｃは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の断面図に対応したｐｎ接合深層部のエネルギーバンド図（エミッタ側ｐｎ接合を順方向バイアス、コレクタ側ｐｎ接合を逆方向バイアスした場合）である。  図５Ｄは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の断面図に対応したｐｎ接合表層部のエネルギーバンド図（Vg＝０V）である。  図５Ｅは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の断面図に対応したｐｎ接合表層部のエネルギーバンド図（排斥状態）である。  図５Ｆは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の断面図に対応したｐｎ接合表層部のエネルギーバンド図（反転状態）である。  図５Ｇは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の断面図に対応したｐｎ接合表層部のエネルギーバンド図（蓄積状態）である。
【図６】図６Ａは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、測定に使用した埋め込み構造の電界効果バイポーラトランジスタの縦断面図である。図６Ｂは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、周囲および底面を絶縁層で覆うことにより電界制御領域以外へのリーク電流を低減した構造の電界効果バイポーラトランジスタの縦断面図である。    図６Ｃは、図６Ｂの上面図である。    図６Ｄは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、n形半導体領域とｐ形半導体領域とを入れ替えた電界効果バイポーラトランジスタの縦断面図である。    図６Ｅは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、図６Ｄに対応した埋め込み構造の電界効果バイポーラトランジスタの縦断面図である。    図６Ｆは、図５Ａの半導体装置（電界効果バイポーラトランジスタ）の変形例で、図６Ｄに対応した周囲および底面を絶縁層で覆うことにより電界制御領域以外へのリーク電流を低減した構造の電界効果バイポーラトランジスタの縦断面図である。    図６Ｇは、図６Ｆの上面図である。
【図７】図７Ａは、本発明の第２実施例において、図６Ａの構造の電界効果バイポーラトランジスタについて、エミッタ−ベース間電圧をパラメータとした場合のゲート電圧に対するコレクタ電流特性の測定における測定回路である。    図７Ｂは、本発明の第２実施例において、図６Ａの構造の電界効果バイポーラトランジスタについて、エミッタ−ベース間電圧をパラメータとした場合のゲート電圧に対するコレクタ電流の測定結果を示す図である。
【図８】図８Ａは、本発明の第２実施例において、図６Ａの構造の電界効果バイポーラトランジスタについて、ゲート電圧をパラメータとした場合のコレクタ−ベース間電圧に対するコレクタ電流特性の測定における測定回路である。    図８Ｂは、本発明の第２実施例において、図６Ａの構造の電界効果バイポーラトランジスタについて、ゲート電圧をパラメータとした場合のコレクタ−ベース間電圧に対するコレクタ電流の測定結果を示す図である。
【図９】図９Ａは、本発明の第２実施例において、図６Ｅの構造の電界効果バイポーラトランジスタについて、エミッタ−ベース間電圧をパラメータとした場合のゲート電圧に対するコレクタ電流特性の測定における測定回路である。    図９Ｂは、本発明の第２実施例において、図６Ｅの構造の電界効果バイポーラトランジスタについて、エミッタ−ベース間電圧をパラメータとした場合のゲート電圧に対するコレクタ電流の測定結果を示す図である。
【図１０】図１０Ａは、本発明の第２実施例において、図６Ｅの構造の電界効果バイポーラトランジスタについて、ゲート電圧をパラメータとした場合のコレクタ−ベース間電圧に対するコレクタ電流特性の測定における測定回路である。    図１０Ｂは、本発明の第２実施例において、図６Ｅの構造の電界効果バイポーラトランジスタについて、ゲート電圧をパラメータとした場合のコレクタ−ベース間電圧に対するコレクタ電流の測定結果を示す図である。
【図１１】本発明電界効果バイポーラトランジスタ実施例３の一部の断面図である。
【図１２】本発明電界効果バイポーラトランジスタ実施例４の一部の断面図である。
【図１３】本発明電界効果バイポーラトランジスタ実施例５の一部の断面図である。
【図１４】本発明電界効果バイポーラトランジスタ実施例６の一部の断面図である。
【図１５】本発明電界効果バイポーラトランジスタ実施例７の一部の断面図である。
【図１６】本発明電界効果バイポーラトランジスタ実施例８の一部の断面図である。
【図１７】本発明電界効果バイポーラトランジスタ実施例９の一部の断面図である。
【図１８】本発明電界効果バイポーラトランジスタ実施例１０の一部の断面図である。
【図１９】本発明電界効果バイポーラトランジスタ実施例１１の一部の断面図である。
【図２０】本発明電界効果バイポーラトランジスタ実施例１２の一部の断面図である。
【図２１】本発明電界効果バイポーラトランジスタ実施例１３の一部の表面図である。
【図２２】表１
【図２３】表２
【図２４】表３
【符号の説明】
【０１５０】
１０・・・ｎ形半導体領域、
１１・・・ｐ形半導体領域、
１２・・・絶縁被膜、
１３・・・電界制御電極、
１４・・・ｎ形半導体領域、
１５・・・ｐ形半導体領域、
１６・・・ｎ形半導体領域、
１７・・・電界制御電極、
１８・・・ｐ形半導体領域、
２０・・・エミッタ電極、
２１・・・コレクタ電極、
２２・・・ゲート電極、
２３・・・絶縁層、
２４・・・ベース電極、
２５・・・基板深部の絶縁層、
２６・・・基板、
２７・・・側面の絶縁層、
２８・・・ｐ形半導体領域、
２９・・・ｎ形半導体領域、
３０ａ，３２ａ・・・深部のｐｎ接合
３０ｂ，３２ｂ・・・表層部のｐｎ接合、
３１・・・ｐ形半導体領域の表層
【図１】
2009060082.tif 000003
【図２】
2009060082.tif 000004
【図３】
2009060082.tif 000005
【図４】
2009060082.tif 000006
【図５】
2009060082.tif 000007
【図６】
2009060082.tif 000008
【図７】
2009060082.tif 000009
【図８】
2009060082.tif 000010
【図９】
2009060082.tif 000011
【図１０】
2009060082.tif 000012
【図１１】
2009060082.tif 000013
【図１２】
2009060082.tif 000014
【図１３】
2009060082.tif 000015
【図１４】
2009060082.tif 000016
【図１５】
2009060082.tif 000017
【図１６】
2009060082.tif 000018
【図１７】
2009060082.tif 000019
【図１８】
2009060082.tif 000020
【図１９】
2009060082.tif 000021
【図２０】
2009060082.tif 000022
【図２１】
2009060082.tif 000023
【図２２】
2009060082.tif 000024
【図２３】
2009060082.tif 000025
【図２４】
2009060082.tif 000026