(57)【要約】【課題】  電源パッド間をショートさせることができるとともに、ショートさせた電源パッドを容易に電気的に分離することができる半導体集積回路を提供する。【解決手段】  用途の異なる二種類以上の電源パッドを含む複数の電源パッド１０と、これら複数の電源パッドのうちのいくつかとそれらに隣接する電源パッドとの間を短絡可能に接続する複数のスイッチング手段１１と、これら複数のスイッチング手段の制御端子を電源パッドの種類に応じて共通接続する少なくとも一つの制御線１２〜１４とを有する。【選択図】図１
2009130310.tif 000002
【特許請求の範囲】
【請求項１】
用途の異なる二種類以上の電源パッドを含む複数の電源パッドと、
前記複数の電源パッドのうちのいくつかとそれらに隣接する電源パッドとの間を短絡可能に接続する複数のスイッチング手段と、
前記複数のスイッチング手段の制御端子を前記電源パッドの種類に応じて共通接続する少なくとも一つの制御線と、
を有することを特徴とする半導体集積回路。
【請求項２】
前記複数の電源パッドは低電位側電源パッドであり、
前記少なくとも一つの制御線は、前記複数のスイッチング手段の全てに共通接続される唯一の制御線である、
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記複数の電源パッドは高電位側電源パッドであり、
前記少なくとも一つの制御線は、前記複数のスイッチング手段をそれぞれが接続されている高電位側電源パッドの種類に応じてグループ分けし、グループごとに共通接続する複数の制御線である、
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記複数の電源パッドは、二種類以上の低電位側電源パッドとそれに対応する高電位側電源パッドとを含み、
前記複数のスイッチング素子は、前記低電位側電源パッド同士、前記高電位側電源パッド同士を接続し、
前記少なくとも一つの制御線は、前記低電位側電源パッド同士を接続するスイッチング手段の全ての制御端子に共通接続される低電位側制御線と、前記高電位側電源パッド同士を接続するスイッチング手段をそれぞれが接続されている高電位側電源パッドの種類に応じてグループ分けし、グループごとに共通接続する複数の高電位側制御線とを含む、
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項５】
前記少なくとも一つの制御線に接続され、該制御線へ制御信号を供給することにより前記スイッチ手段を制御する制御手段を備えていることを特徴とする請求項１乃至４のいずれか一つに記載の半導体集積回路。
【請求項６】
前記制御手段は、フューズを含み、該フューズを切断することにより前記制御信号の論理レベルを変化させるよう構成されていることを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
前記制御手段は、フューズを含み、該フューズの切断／未切断状態と外部からの入力信号との組み合わせに応じて前記制御信号の論理レベルを変化させるよう構成されていることを特徴とする請求項５に記載の半導体集積回路。
【請求項８】
前記制御手段は、前記制御信号として第１及び第２の制御信号を生成するために、フューズを含み、該フューズを切断することにより前記第１の制御信号の論理レベルを変更し、かつ前記フューズの切断／未切断状態と入力信号との組み合わせに応じて前記第２の制御信号の論理レベルを変更するよう構成されていることを特徴とする請求項５に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に、プローブテストの際にプローブを接触させるパッド数を減らすことができる半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路の製造工程では、半導体基板上に多数の集積回路を形成した状態（ウェハ状態）で、プローブテストと呼ばれる電気的な検査が行われる。プローブテストは、プローブと呼ばれる探針をウェハに形成されたパッドに接触させることにより行われる。より多くの集積回路を同時に検査し、検査効率を上げるためには、各集積回路のパッドに接触させるプローブの数を減らす必要がある。換言すると、各集積回路においてプローブを接触させるパッドの数を減らす必要がある。
【０００３】
従来、プローブを接触させるパッドの数を減らす方法として、２つのパッド間をフューズで短絡する方法がある（例えば、特許文献１参照）。この方法によれば、２つのうち一方のパッドに所定の電位を与えることにより、他方のパッドにも同電位を与えることができる。また、検査終了後にフューズを切断すれば、これら２つのパッドを互いに独立したものとすることができる。
【０００４】
【特許文献１】特開平１０−２８４５５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
プローブテストの検査効率を上げるため、さらにプローブに接触させるパッドの数を減らすことが求められている。そこで、複数の電源パッド間を相互接続することが考えられるが、用途の異なる電源パッド同士を単純にアルミ配線等で接続した場合には、後に製品となった場合にノイズの回り込みなどの問題が生じる虞がある。
【０００６】
また、電源パッド間をフューズで接続する場合には、電流の集中を防ぐために多数組の電極バッド間をフューズで接続する必要があり、後に切断する場合に多数のフューズを切断しなければならないという問題点がある。
【０００７】
さらに、プローブに接触する電源パッドの数が減少したことにより、各プローブに流れる電流が増大した場合、プローブに比較的大きな電流を流し続けると、特に高温下で、プローブに接している電源パッド（アルミ）が溶融し、プローブの先端に付着して接触抵抗が増大する虞がある。
【０００８】
そこで本発明は、電源パッド間をショートさせることができるとともに、ショートさせた電源パッドを容易に電気的に分離することができる半導体集積回路を提供することを目的とする。
【０００９】
また、本発明は、プローブテストの際の電源パッドの溶融を防止することができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の要旨によれば、用途の異なる二種類以上の電源パッドを含む複数の電源パッドと、前記複数の電源パッドのうちのいくつかとそれらに隣接する電源パッドとの間を短絡可能に接続する複数のスイッチング手段と、前記複数のスイッチング手段の制御端子を前記電源パッドの種類に応じて共通接続する少なくとも一つの制御線と、を有することを特徴とする半導体集積回路が得られる。
【００１１】
この半導体集積回路によれば、制御線に制御信号を与えることにより、複数のスイッチング手段を一纏めにして制御することができる。
【００１２】
上記半導体集積回路において、前記複数の電源パッドは低電位側電源パッドであり、前記少なくとも一つの制御線は、前記複数のスイッチング手段の全てに共通接続される唯一の制御線であってよい。
【００１３】
または、前記複数の電源パッドは高電位側電源パッドであり、前記少なくとも一つの制御線は、前記複数のスイッチング手段をそれぞれが接続されている高電位側電源パッドの種類に応じてグループ分けし、グループごとに共通接続する複数の制御線であってよい。
【００１４】
あるいは、前記複数の電源パッドは、二種類以上の低電位側電源パッドとそれに対応する高電位側電源パッドとを含み、前記複数のスイッチング素子は、前記低電位側電源パッド同士、前記高電位側電源パッド同士を接続し、前記少なくとも一つの制御線は、前記低電位側電源パッド同士を接続するスイッチング手段の全ての制御端子に共通接続される低電位側制御線と、前記高電位側電源パッド同士を接続するスイッチング手段をそれぞれが接続されている高電位側電源パッドの種類に応じてグループ分けし、グループごとに共通接続する複数の高電位側制御線とを含むものであってもよい。
【００１５】
上記半導集積回路は、前記少なくとも一つの制御線に接続され、該制御線へ制御信号を供給することにより前記スイッチ手段を制御する制御手段をさらに備えてよい。
【００１６】
前記制御手段は、フューズを含み、該フューズを切断することにより前記制御信号の論理レベルを変化させるよう構成されてよい。
【００１７】
または、前記制御手段は、フューズを含み、該フューズの切断／未切断状態と外部からの入力信号との組み合わせに応じて前記制御信号の論理レベルを変化させるよう構成されてよい。
【００１８】
あるいは、前記制御手段は、前記制御信号として第１及び第２の制御信号を生成するために、フューズを含み、該フューズを切断することにより前記第１の制御信号の論理レベルを変更し、かつ前記フューズの切断／未切断状態と入力信号との組み合わせに応じて前記第２の制御信号の論理レベルを変更するよう構成されてよい。
【発明の効果】
【００１９】
本発明によれば、用途の異なる二種類以上の電源パッドを含む複数の電源パッドのうちのいくつかとそれらに隣接する電源パッドとの間にスイッチング手段を接続し、各スイッチング手段が接続されている電源パッドの種類に応じてその制御端子に制御線を共通接続するようにしたことで、制御線への制御信号の供給により一括して複数組の電源パッド間をショートさせまた電気的に分離させることができる。
【００２０】
また、フューズのみならず入力信号に応じて制御信号の論理レベルを変更する制御手段を採用することにより、プローブテストの際の電源パッドの溶融を防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００２２】
図１に、本発明の半導体集積回路（チップ）の電源パッド１０の配置例を示す。図１において、電源パッド１０はその用途に応じて四種類に分類されている。即ち、ＶＰＰポンプ用電源パッド（ＶＳＳＰ，ＶＤＤＰ）、ＳＡ用電源パッド（ＶＳＳＡ，ＶＤＤＡ）、ＤＬＬ用電源パッド（ＶＳＳＬ，ＶＤＤＬ）及びその他の電源パッド（ＶＳＳ，ＶＤＤ）である。図１において、上段が各種電源パッド１０の低電位側電源パッド（ＶＳＳパッド群）、下段が高電位側電源パッド（ＶＤＤパッド群）である。
【００２３】
図１において、斜線を施した電源パッドが、プローブテストの際にプローブに接触するパッドである。それ以外の電源パッドは、プローブテストの際にプローブに接触しないパッドである。本実施の形態に係る半導体集積回路は、これらプローブに接触しない電源パッドの各々と、それに隣接する電源パッドとを接続するスイッチング手段としてのＭＯＳトランジスタ１１を複数有している。
【００２４】
ＶＳＳパッド群に接続されたＭＯＳトランジスタは、全てＮＭＯＳであり、これらのゲートは第１の制御線１２に共通に接続されている。
【００２５】
ＶＤＤパッド群に接続されたＭＯＳトランジスタは、全てＰＭＯＳであり、これらのゲートは、第２の制御線１３又は第３の制御線１４に共通に接続されている。具体的には、電極パッドＶＤＤＰ−ＶＤＤＡ間を接続するＭＯＳトランジスタのゲートは第３の制御線１４に接続され、それ以外のＶＤＤパッド群に属する電極パッドの組み合わせに接続されたＭＯＳトランジスタのゲートは第２の制御線１３に接続されている。
【００２６】
上記構成において、ＭＯＳトランジスタがオンすることにより、そのＭＯＳトランジスタに接続されている電源パッド間がショートし、それらパッドの電位は等しくなる。プローブテストの際にプローブに接触しない電源パッドを、ＭＯＳトランジスタ（及び他の電源パッドとそれに接続されたＭＯＳトランジスタ）を介してプローブに接触する電源パッドに接続することにより、プローブに接触しない電源パッドもプローブと等しい電位にすることができる。
【００２７】
例えば、ＶＳＳパッド群の一番左に位置するＶＳＳＰパッドにはプローブが接触するが、その隣のＶＳＳＡパッドにはプローブは接触しない。しかしこれらのパッド間にはＭＯＳトランジスタが接続されているため、ＭＯＳトランジスタがオンすることによりこれらのＶＳＳＰ−ＶＳＳＡ間をショートさせることができる。その他の電源パッドについても同様である。
【００２８】
図１の第１乃至第３の制御線１２，１３及び１４に供給される制御信号ＳＨＯＲＴＮ，／ＳＨＯＲＴＰ，／ＳＨＯＲＴＰ２は、例えば、図２に示す制御回路によって生成される。
【００２９】
図２の制御回路は、フューズ２１を含み、制御信号ＳＨＯＲＴＮがフューズ未切断時に論理ハイレベル、フューズ切断時に論理ローレベルとなるよう論理回路を組み合わせて構成されている。また、この制御回路は、制御信号ＳＨＯＲＴＮを反転して制御信号／ＳＨＯＲＴＮＰを生成するよう構成されている。
【００３０】
さらに図２の制御回路は、ＰＯＮ（reset）、ＭＲＳ及びＴＥＳＴの各コマンド入力と、フューズ２１の切断／未切断状態に応じた制御信号／ＳＨＯＲＴＰ２を生成するよう構成されている。
【００３１】
図２の制御回路において、フューズ２１が未切断のとき、第１乃至第３の制御信号ＳＨＯＲＴＮ，／ＳＨＯＲＴＰ，／ＳＨＯＲＴＰ２は、全て活性化状態となる。即ち、全てのＭＯＳトランジスタはオン状態となり、ＶＳＳパッド群及びＶＤＤパッド群は、それぞれ同一の電位となる。これにより、電源パッドに接触させるプローブの数を減少させた状態でのプローブテストが可能になる。
【００３２】
フューズ２１が切断されると、第１及び第２の制御信号ＳＨＯＲＴＮ及び／ＳＨＯＲＴＰは、非活性化状態となり、これらの制御線に接続されたＭＯＳトランジスタはオフする。その結果、これらのＭＯＳトランジスタに接続された電源パッドは互いに電気的に独立した状態となる。これにより、その後実製品（ＴＳＯＰ等の組立品）とされた場合に、電源パッド介するノイズの回り込みを防止することができる。
【００３３】
第３の制御信号ＳＨＯＲＴＰ２は、第１及び第２の制御信号とは異なる目的を有している。第３の制御信号ＳＨＯＲＴＰ２は、フューズ未切断時には、他の制御信号ＳＨＯＲＴＮ及びＳＨＯＲＴＰと同様に、電源パッド間をショートさせるために用いられる。しかし、フューズが切断されたときには、消費電力あるいはピーク電流が比較的大きいＶＤＤＰ用の電源パッドへの電流集中を防止するため、ＶＤＤＰ用電源パッドとＶＤＤＡ用電源パッドとの間をショートさせるのに用いられる。これは、電源パッドに接触させるプローブの数を削減していないプローブカードを用いるプローブテストを想定したものである。
【００３４】
図３に、フューズ切断時の各入力コマンドと第３の制御信号のタイムチャートを示す。
【００３５】
図３に示すように、電源投入時、パワーオン信号ＰＯＮに従い第３の制御信号／ＳＨＯＲＴＰ２は活性化状態となり、ＶＤＤＰ−ＶＤＤＡパッド間はショート状態となる。これは、電源投入時に一斉にＶＰＰレベルを供給するのでＶＤＤＰの消費電流が大きくなるため、電流を分散させるためである。次に、ＭＲＳコマンドが入力されると、第３の制御信号／ＳＨＯＲＴＰ２は非活性状態となり、この制御信号により制御されるＭＯＳトランジスタはオフする。ここで、これらのＭＯＳトランジスタをオフさせるのは、ＶＰＰポンプによるノイズの回り込みなどを極力無くすためである。実際の製品としては、この状態（ＶＤＤＰ−ＶＤＤＡパッド間が電気的に分離された状態）で使用されることになる。
【００３６】
次に、ＴＥＳＴコマンドが入力されると、再び第３の制御信号／ＳＨＯＲＴＰ２は活性化状態となり、ＶＤＤＰ−ＶＤＤＡパッド間はショート状態となる。これは、フューズ切断後の最終プローブテスト等においてＶＤＤＰの電流分散を目的に使用できるように強制的に第３の制御信号／ＳＨＯＲＴＰ２は活性化状態にするためのものである。
【００３７】
以上説明したように、本実施の形態によれば、プローブテスト時のプローブに接触させる電源パッドの数を削減することができるだけでなく、制御線への制御信号の供給により一括して複数組の電源パッド間をショートさせまた電気的に分離させることができる。
【００３８】
また、大きな消費電流あるいはピーク電流が発生する場合に、電源パッドに流れる電流を分散させることで、パッドを構成するアルミの溶融を防止し、プローブへの付着を防止することができ、さらにプローブの使用回数を増加させることができる。
【００３９】
以上、本発明について一実施の形態に即して説明したが、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、四種類の電源パッドを含む場合について説明したが、これに限るものではない。電源パッドの種類は一種類でもよいが、互いに異なる用途の異なる電源パッド同士を接続すると効果的である。
【００４０】
また、上記実施の形態では、第１乃至第３の制御線を設けたが、目的に応じて一以上の制御線としてよい。例えば、ＶＳＳパッド群に接続されたスイッチ手段のみあるいはＶＤＤパッド群に接続されたスイッチ手段のみを制御線で共通接続するようにしてもよい。
【００４１】
更に、上記実施の形態では第３の制御信号／ＳＨＯＲＴＰ２を非活性状態にするコマンドとしてＭＲＳコマンドを用いたが、ＤＲＡＭのイニシャルシーケンスで使用される他のコマンド、例えば、ＰＡＬＬやＡＲＥＦなどのコマンドを用いてもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施の形態に係る半導体集積回路の電源パッド周辺の構成例を示す図である。
【図２】図１の電源パッドに接続されたＭＯＳトランジスタを制御する制御回路の構成例を示す回路図である。
【図３】図２の制御回路における制御信号／ＳＨＯＲＴＰ２と入力信号のタイムシャーとである。
【符号の説明】
【００４３】
１０    電源パッド
１１    ＭＯＳトランジスタ
１２    第１の制御線
１３    第２の制御線
１４    第３の制御線
【図１】
2009130310.tif 000003
【図２】
2009130310.tif 000004
【図３】
2009130310.tif 000005