(57)【要約】【課題】複数のキャパシタと複数のスイッチ素子とを用いて、交流電圧から複数の直流電圧を生成する。【解決手段】一端がグランドＧに接続された第１から第ＮのキャパシタＣ１〜Ｃ４と、一端が前記各キャパシタの他端に接続され、他端が電圧入力点１３に接続された第１から第Ｎのスイッチ素子Ｓ１〜Ｓ４と、一端が電圧入力点１３に接続され、他端がグランドＧに接続された第０のスイッチ素子Ｓ０と、前記第０から第Ｎのスイッチ素子を、第０、第１、第２、・・・、第Ｎの正順序で、それぞれ所定の時間ずつオンに制御し、次にそれと逆順序でそれぞれ所定の時間ずつオンに制御する制御手段１１と、を有し、前記第１から第Ｎのキャパシタ各々に、直流電圧を発生させる直流電圧発生回路である。【選択図】図１
2009130962.tif 000002
【特許請求の範囲】
【請求項１】
一端がグランドに接続された第１から第Ｎのキャパシタと、
一端が前記各キャパシタの他端に接続され、他端が電圧入力点に接続された第１から第Ｎのスイッチ素子と、
一端が電圧入力点に接続され、他端がグランドに接続された第０のスイッチ素子と、
前記第０から第Ｎのスイッチ素子を、第０、第１、第２、・・・、第Ｎの正順序で、それぞれ所定の時間ずつオンに制御し、次にそれと逆順序でそれぞれ所定の時間ずつオンに制御する制御手段と、を有し、
前記第１から第Ｎのキャパシタ各々に、直流電圧を発生させること
を特徴とする直流電圧発生回路。
【請求項２】
一端がグランドに接続された第１から第Ｎのキャパシタと、
一端が前記各キャパシタの他端に接続され、他端が電圧入力点に接続された第１から第Ｎのスイッチ素子と、
前記第１から第Ｎのスイッチ素子を、第１、第２、・・・、第Ｎの正順序で、それぞれ所定の時間ずつオンに制御し、次にそれと逆順序でそれぞれ所定の時間ずつオンに制御する制御手段と、を有し、
前記第１から第Ｎのキャパシタ各々に、直流電圧を発生させること
を特徴とする直流電圧発生回路。
【請求項３】
請求項１または請求項２記載の直流電圧発生回路であって、
前記スイッチ素子と前記電圧入力点との間にダイオードを備えること
を特徴とする直流電圧発生回路。
【請求項４】
請求項１または請求項２記載の直流電圧発生回路であって、
前記キャパシタと前記スイッチ素子との間にダイオードを備えること
を特徴とする直流電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源から直流電圧を生成する回路であって、特に交流電源から複数の直流電圧を生成する回路に関する。
【背景技術】
【０００２】
図１４は、一般的な直流電圧発生回路の回路構成の一例を示す図である。図１５、図１６および図１７は、各種の状態の電圧の波形を示したものである。この直流電圧発生回路は、入力される交流電源ＶＩＮ（図１５）をダイオード３１によりプラス電位部分だけ取り出し、図１６に示す波形の電圧とする。そして、直流電圧発生回路は、図１６に示す電圧を、Ｃ１とＲとによる積分回路に通すことにより平滑させ、図１７に示す直流電圧を生成する。
【０００３】
なお、このような直流電圧発生回路については、例えば非特許文献１および特許文献２に記載されている。
【非特許文献１】平野浩太郎、「基礎アナログ電子回路」、電子情報通信学会編、コロナ社、１９８９年、ｐ．42−46
【非特許文献２】瀬川毅、「基礎から学ぶ整流回路の設計」、トランジスタ技術２０００年５月号、ｐ．238−239
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の直流電圧発生回路では、１つの交流電源ＶＩＮから１つの直流電圧しか生成できないという問題がある。例えば、高密度集積回路などでは、複数の直流電圧を必要とする場合がある。
【０００５】
本発明は上記事情に鑑みてなされたものであり、本発明の目的は、交流電源から複数の直流電圧を生成する直流電圧発生回路を提供することにある。
【課題を解決するための手段】
【０００６】
第１の本発明は、一端がグランドに接続された第１から第Ｎのキャパシタと、一端が前記各キャパシタの他端に接続され、他端が電圧入力点に接続された第１から第Ｎのスイッチ素子と、一端が電圧入力点に接続され、他端がグランドに接続された第０のスイッチ素子と、前記第０から第Ｎのスイッチ素子を、第０、第１、第２、・・・、第Ｎの正順序で、それぞれ所定の時間ずつオンに制御し、次にそれと逆順序でそれぞれ所定の時間ずつオンに制御する制御手段と、を有し、前記第１から第Ｎのキャパシタ各々に、直流電圧を発生させる直流電圧発生回路である。
【０００７】
第２の本発明は、一端がグランドに接続された第１から第Ｎのキャパシタと、一端が前記各キャパシタの他端に接続され、他端が電圧入力点に接続された第１から第Ｎのスイッチ素子と、前記第１から第Ｎのスイッチ素子を、第１、第２、・・・、第Ｎの正順序で、それぞれ所定の時間ずつオンに制御し、次にそれと逆順序でそれぞれ所定の時間ずつオンに制御する制御手段と、を有し、前記第１から第Ｎのキャパシタ各々に、直流電圧を発生させる直流電圧発生回路である。
【０００８】
第３の本発明は、前記スイッチ素子と前記電圧入力点との間にダイオードを備える。
【０００９】
第４の本発明は、前記キャパシタと前記スイッチ素子との間にダイオードを備える。
【発明の効果】
【００１０】
本発明によれば、複数のキャパシタと複数のスイッチ素子とを用いて、交流電圧から複数の直流電圧を生成することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について説明する。
【００１２】
＜第１の実施形態＞    
図１は、本発明の第１の実施形態が適用された直流電圧発生回路の構成を示す回路図である。図示する直流電圧発生回路は、一端がグランドＧに接続された第１から第４のキャパシタＣ１〜Ｃ４と、一端が対応するキャパシタＣ１〜Ｃ４の他端に接続され、他端が電圧入力点１３に接続された第１から第４のスイッチ素子Ｓ１〜Ｓ４と、一端が電圧入力点１３に接続され、他端がグランドＧに接続された第０のスイッチ素子Ｓ０と、第０から第４のスイッチ素子Ｓ０〜Ｓ４を制御する制御回路１１と、を有する。電圧入力点１３には、交流電源（不図示）が発生する交流電圧ＶＩＮが入力される。図示する例では、４つのキャパシタＣ１〜Ｃ４と、これ対応する４つのスイッチ素子Ｓ１〜Ｓ４を備えるが、キャパシタおよびスイッチ素子の数はこれに限定されない。
【００１３】
制御回路１１は、前記スイッチ素子Ｓ０〜Ｓ４を、第０のスイッチ素子Ｓ０、第１のスイッチ素子Ｓ１、第２のスイッチ素子Ｓ２、第３のスイッチ素子Ｓ３、第４のスイッチ素子Ｓ４の正順序で、それぞれ所定の時間ずつオンに制御する。そして制御回路１１は、次に、逆順序（第３のスイッチ素子Ｓ３、第２のスイッチ素子Ｓ２、第１のスイッチ素子Ｓ１、第０のスイッチ素子Ｓ０）で、スイッチ素子をそれぞれ所定の時間ずつオンに制御する。
【００１４】
ここで、制御回路１１が、第０のスイッチ素子Ｓ０をオンにする制御信号をＴ０とし、第１のスイッチ素子Ｓ１をオンにする制御信号をＴ１とし、第２のスイッチ素子Ｓ２をオンにする制御信号をＴ２とし、第３のスイッチ素子Ｓ３をオンにする制御信号をＴ３とし、第４のスイッチ素子Ｓ４をオンにする制御信号をＴ４とする。なお、各スイッチ素子は、それら各スイッチ素子をそれぞれ制御する各制御信号が入力されない場合には、常にオフに制御されている。
【００１５】
第１のスイッチ素子Ｓ１は、例えば、図２に示すようにｎＭＯＳＦＥＴ（negative Metal Oxide Semiconductor Field Effect Transistor）とｐＭＯＳＦＥＴ（positive Metal Oxide Semiconductor Field Effect Transistor）とを並列接続させたアナログＣＭＯＳスイッチを用いることができる。図２に示す回路で構成された第１のスイッチ素子は、第１の制御信号Ｔ１が入力された場合に、Ｔ１はＨｉｇｈ、ＮＴ１はＬｏｗとなる。この時、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴは共にオンとなる。第１の制御信号Ｔ１が入力されない場合には、Ｔ１はＬｏｗ、ＮＴ１はＨｉｇｈとなる。この時、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴは共にオフとなる。
【００１６】
なお、第０のスイッチ素子Ｓ０及び第２〜第４のスイッチ素子Ｓ２〜Ｓ４の場合についても、図２に示す回路と同様の回路を用いることができる。また、図２で示す回路に限定することなく、例えば１個のｎＭＯＳＦＥＴを用いて各スイッチ素子を構成してもよい。
【００１７】
次に、図１に示す直流電圧発生回路の動作について説明する。図３は、制御回路１１から各スイッチ素子に入力される制御信号の波形を示したものである。制御回路１１は、図示するような制御信号Ｔ０〜Ｔ４をスイッチ素子Ｓ０〜Ｓ４に入力することにより、第０、第１、第２、第３および第４のスイッチ素子の正順序でそれぞれ所定の時間ずつオンに制御し、次に、第３、第２、第１および第０の逆順序で、スイッチ素子をそれぞれ所定の時間ずつオンに制御する。そして、制御回路１１は、これを繰り返す。
【００１８】
なお、制御回路１１が生成する図３に示ような制御信号Ｔ０〜Ｔ４は、例えば、以下の文献に記載されているように、Ｔ型フリップフロップ（Ｔ−ＦＦ）とＮＡＮＤ回路との組み合わせにより実現することができる。
【００１９】
Shunji Nakata et al., “A low power multiplier using adiabatic charging binary decision diagram circuit”, Jpn.J.Appl.Phys.39, pp.2305-2311 (2000)
図３に示す制御回路１１の動作を、以下に具体的に説明する。
【００２０】
制御回路１１は、時間ｔ０から時間ｔ１の間に、第０の制御信号Ｔ０を出力して第０のスイッチ素子Ｓ０をオンに制御する。次に、制御回路１１は、時間ｔ１から時間ｔ２の間に、第０のスイッチ素子Ｓ０をオフに制御すると共に、第１の制御信号Ｔ１を出力して第１のスイッチ素子Ｓ１をオンに制御する。
【００２１】
そして、制御回路１１は、時間ｔ２から時間ｔ３の間に、第１のスイッチ素子Ｓ１をオフに制御すると共に、第２の制御信号Ｔ２を出力して第２のスイッチ素子Ｓ２をオンに制御する。続いて、制御回路１１は、時間ｔ３から時間ｔ４の間に、第２のスイッチ素子Ｓ２をオフに制御すると共に、第３の制御信号Ｔ３を出力して第３のスイッチ素子Ｓ３をオンに制御する。そして、制御回路１１は、時間ｔ４から時間ｔ５の間に、第３のスイッチ素子Ｓ３をオフに制御すると共に、第４の制御信号Ｔ４を出力して第４のスイッチ素子Ｓ４をオンに制御する。
【００２２】
その後、制御回路１１は、時間ｔ５から時間ｔ６の間に、第４のスイッチ素子Ｓ４をオフに制御すると共に、第３の制御信号Ｔ３を出力して第３のスイッチ素子Ｓ３をオンに制御する。そして、制御回路１１は、時間ｔ６から時間ｔ７の間に、第３のスイッチ素子Ｓ３をオフに制御すると共に、第２の制御信号Ｔ２を出力して第２のスイッチ素子Ｓ２をオンに制御する。
【００２３】
その後、制御回路１１は、時間ｔ７から時間ｔ８の間に、第２のスイッチ素子Ｓ２をオフに制御すると共に第１の制御信号Ｔ１を出力して第１のスイッチ素子Ｓ１をオンに制御する。最後に、制御回路１１は、時間ｔ８から時間ｔ９の間に、第１のスイッチ素子Ｓ１をオフに制御すると共に、第０の制御信号Ｔ０を出力して第０のスイッチ素子Ｓ０をオンに制御する。
【００２４】
このような直流電圧発生回路の電圧入力点１３に、正弦波の入力電圧ＶＩＮを入力する。これにより、例えば、第１のスイッチ素子Ｓ１をオンにする制御信号Ｔ１がオンの場合、この期間における電圧入力点１３に入力された入力電圧ＶＩＮの平均化された直流電圧がキャパシタＣ１に充電される。同様に、第２、第３、第４のスイッチ素子Ｓ２〜Ｓ４をオンにする制御信号Ｔ２〜Ｔ４がそれぞれオンの場合、この期間の電圧入力点１３での入力電圧ＶＩＮの平均化された直流電圧がキャパシタＣ２〜Ｃ４にそれぞれ充電される。
【００２５】
以上により、本実施形態の直流電圧発生回路では、交流電圧から複数（４つ）の直流電圧を発生させることができる。
【００２６】
次に、本実施形態の直流電圧発生回路の安定動作を示すために、ＳＰＩＣＥ（電子回路のシミュレータ）を用いたシミュレーション結果を説明する。
【００２７】
電圧入力点１３での入力電源電圧ＶＩＮの最低および最高電圧をＶ＝０．０Ｖおよび２．０Ｖとし、キャパシタＣ１〜Ｃ４（タンクキャパシタＣｉ）の値は全て２０００ｐＦとする。また、スイッチ素子Ｓ０〜Ｓ４（トランジスタ）のゲート長およびゲート幅は、０．２５ｕｍおよび６ｕｍとする。周期は２００ｎｓで、周波数ｆは５ＭＨｚとする。
【００２８】
図４は、シミュレーションに用いた入力電圧ＶＩＮと、制御信号Ｔ０〜Ｔ４のタイミングチャートとを示す。また、図５は、ミュレーション結果である、各キャパシタＣ１〜Ｃ４と各スイッチ素子Ｓ１〜Ｓ４との間の各計測点２１〜２４（図１参照）での直流電圧ＶＣ１〜ＶＣ４の時間変化を示したものである。図５に示すように、時間が経過するにつれて、計測点２１では電圧ＶＣ１＝０．２５Ｖ、計測点２２では電圧ＶＣ２＝０．９５Ｖ、計測点２３では電圧ＶＣ３＝１．７Ｖ、計測点２４では電圧ＶＣ４＝１．９５Ｖに収束している。
【００２９】
また、制御信号Ｔ１〜Ｔ４のオンの時間の長さを変化させた場合のシミュレーション結果を、図６および図７に示す。図６は、入力電圧ＶＩＮと、制御信号Ｔ０〜Ｔ４のタイミングチャートとを示す。図６では、制御信号Ｔ２のオンの時間を、図４の場合と比べて短くしている。図７は、図６のタイミングチャートの場合のシミュレーション結果である、各計測点２１〜２４での電圧ＶＣ１〜ＶＣ４の時間変化を示したものである。この場合、時間が経過するにつれて、計測点２１では電圧ＶＣ１＝０．５Ｖ、計測点２２では電圧ＶＣ２＝1.０Ｖ、計測点２３では電圧ＶＣ３＝１．５Ｖ、計測点２４では電圧ＶＣ４＝２．０Ｖに収束している。
【００３０】
このように、各計測点２１〜２４での電圧ＶＣ１〜ＶＣ４は、各制御信号Ｔ１〜Ｔ４のオンにする時間の長さを変更することにより、その時間の入力電圧ＶＩＮの平均値として任意に設定することができる。
【００３１】
また、キャパシタＣ１〜Ｃ４（タンクキャパシタ）の値を、Ｃ１＝Ｃ３＝Ｃ４＝２０００ｐＦ、Ｃ２＝５００ｐＦとした場合のシミュレーション結果を、図８に示す。図８に示すシミュレーション結果では、図６と同様の制御信号Ｔ１〜Ｔ４のタイミングチャートを用いている。この場合、各計測点２１〜２４での電圧ＶＣ１〜ＶＣ４は、図７と同様の値で収束している。これらのシミュレーション結果により、本実施形態の直流電圧発生回路では、発生する直流電圧値はキャパシタＣ１〜Ｃ４（タンクキャパシタ）の値に依存しないことがわかる。
【００３２】
なお、図１に示す実施形態では、第０のスイッチ素子Ｓ０を備えることとしたが、図９に示す直流電圧発生回路のように、第０のスイッチ素子Ｓ０を備えないこととしてもよい。
【００３３】
次に、第０のスイッチ素子Ｓ０の作用効果について説明する。前述のとおり、交流電圧から複数の直流電圧に変換するプロセスにおいては、第０のスイッチ素子Ｓ０を備えなくてもよい。しかしながら、交流電圧から複数の直流電圧に変換した後、これらの直流電圧を用いてキャパシタＣ１〜Ｃ４を充電する場合において、第０のスイッチ素子Ｓ０の有無により違いが生じる。
【００３４】
すなわち、各キャパシタＣ１〜Ｃ４の電位は入力電圧ＶＩＮの最大電圧をＶＤＤとすると、Ｃ１＝１／４・ＶＤＤ、Ｃ２＝２／４・ＶＤＤ、Ｃ３＝３／４・ＶＤＤ、Ｃ４＝ＶＤＤとなる。図１に示す直流電圧発生回路では、これらの電位およびグランド電位と、図４に示すタイミングチャートの制御信号Ｔ０〜Ｔ４を生成する制御回路１１とを用いることにより、キャパシタＣ１〜Ｃ４の電位の総計を０→１／４・ＶＤＤ→２／４・ＶＤＤ→３／４・ＶＤＤ→ＶＤＤへと、段階的に充電することができる。
【００３５】
一方、第０のスイッチ素子Ｓ０を備えない図９に示す直流電圧発生回路の場合、キャパシタの電位をグランド電位とすることができず、この場合キャパシタＣ１〜Ｃ４の電位の総計は、１／４・ＶＤＤ→２／４・ＶＤＤ→３／４・ＶＤＤ→ＶＤＤと変化する。
【００３６】
したがって、第０のスイッチ素子Ｓ０を備えることにより、負荷であるキャパシタＣ１〜Ｃ４の電位をグランドから入力電圧ＶＩＮの最大電圧ＶＤＤまで変化させることができる。
【００３７】
以上説明したように、本実施形態の直流電圧発生回路では、簡単な回路構成で容易に交流電圧から複数の直流電圧を生成することができる。これにより例えば、高密度集積回路などで複数の直流電圧を必要とする場合に、本実施形態の直流電圧発生回路を用いることができる。
【００３８】
＜第２の実施形態＞    
第２の実施形態は、第１の実施形態の直流電圧発生回路（図１参照）に、ダイオードをさらに備えたものである。
【００３９】
第１から第４のいずれかの制御信号Ｔ１〜Ｔ４がオンの場合、この期間の入力電圧ＶＩＮの平均化された電圧が対応するキャパシタＣ１〜Ｃ４に出力されるが、充電時と放電時において両方向ともスイッチ素子Ｓ１〜Ｓ４（トランジスタ）に電流が流れ、ジュール熱が多く生じる。本実施形態では、このジュール熱を改善（低減）するために、第１の実施形態の直流電圧発生回路に、ダイオードをさらに備えることとする。
【００４０】
図１０から図１３は、本発明の第２の実施形態が適用された各種の直流電圧発生回路の構成を示す回路図である。
【００４１】
図１０および図１１は、スイッチ素子と電圧入力点１３との間にダイオード１７、１８を備えた直流電圧発生回路である。図１０に示すダイオード１７では、ＶＩＮからＶＩＮ’に流れる電流だけを流し、図１１に示すダイオード１８ではＶＩＮ’からＶＩＮに流れる電流だけを流す。
【００４２】
図１２および図１３は、各キャパシタＣ１〜Ｃ４と各スイッチ素子Ｓ１〜Ｓ４との間に複数のダイオード１７、１８を備えた直流電圧発生回路である。図１２に示すダイオード１７では各スイッチ素子Ｓ１〜Ｓ４から各キャパシタＣ１〜Ｃ４に流れる電流だけを流し、図１３に示すダイオード１８では各キャパシタＣ１〜Ｃ４から各スイッチ素子Ｓ１〜Ｓ４に流れる電流だけを流す。
【００４３】
なお、図１０から図１３の直流電圧発生回路は、ダイオード１７、１８を備えたこと以外については第１の実施形態と同様であるため、ここでは説明を省略する。また、第２の実施形態においても、第１の実施形態で説明したように、第０のスイッチ素子Ｓ０を備えないこととしてもよい。
【００４４】
第２の実施形態の直流電圧発生回路では、第１の実施形態と同様に、交流電圧から複数の直流電圧を発生させることができる。
【００４５】
また、第２の実施形態では、直流電圧発生回路にダイオードを備えることにより、充電時あるいは放電時の一方向（プラス電位からマイナス電位）のみに電流を流すことが可能になり、ジュール熱を大きく削減することができる。
【００４６】
なお、本発明は上記第１および第２の実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態に係る直流電圧発生回路の構成を示す回路図である。
【図２】スイッチ素子の構成を示す回路図である。
【図３】各スイッチ素子がオンに制御されるタイミングチャートを示す図である。
【図４】入力電圧と制御信号のタイミングチャートを示す図である。
【図５】図４の場合の各電圧値のシミュレーション結果である。
【図６】入力電圧と制御信号の他のタイミングチャートを示す図である。
【図７】図６の場合の各電圧値のシミュレーション結果である。
【図８】キャパシタ（タンクキャパシタ）の値を変更した場合の各電圧値のシミュレーション結果である。
【図９】本発明の第１の実施形態の直流電圧発生回路における変形例の回路図である。
【図１０】本発明の第２の実施形態に係る直流電圧発生回路の回路図である。
【図１１】本発明の第２の実施形態に係る直流電圧発生回路の回路図である。
【図１２】本発明の第２の実施形態に係る直流電圧発生回路の回路図である。
【図１３】本発明の第２の実施形態に係る直流電圧発生回路の回路図である。
【図１４】一般的な直流電圧発生回路の回路図である。
【図１５】図１４の直流電圧発生回路に入力される電圧の波形を示すものである。
【図１６】図１４の直流電圧発生回路で変換される電圧の波形を示すものである。
【図１７】図１４の直流電圧発生回路で変換される電圧の波形を示すものである。
【符号の説明】
【００４８】
Ｃ１〜Ｃ４  第１〜第４のキャパシタ
Ｓ１〜Ｓ４  第１〜第４のスイッチ素子
Ｓ０        第０のスイッチ素子
Ｔ０〜Ｔ４  第０〜第４の制御信号
Ｇ        グランド
１１      制御回路
１３      電力入力点
１７、１８  ダイオード
【図１】
2009130962.tif 000003
【図２】
2009130962.tif 000004
【図３】
2009130962.tif 000005
【図４】
2009130962.tif 000006
【図５】
2009130962.tif 000007
【図６】
2009130962.tif 000008
【図７】
2009130962.tif 000009
【図８】
2009130962.tif 000010
【図９】
2009130962.tif 000011
【図１０】
2009130962.tif 000012
【図１１】
2009130962.tif 000013
【図１２】
2009130962.tif 000014
【図１３】
2009130962.tif 000015
【図１４】
2009130962.tif 000016
【図１５】
2009130962.tif 000017
【図１６】
2009130962.tif 000018
【図１７】
2009130962.tif 000019