(57)【要約】【課題】保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供する。【解決手段】半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、ドレイン電極およびソース電極の一方若しくは両方の上面に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える半導体装置およびその製造方法。【選択図】図３
2009267347.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、
前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜と
を備えることを特徴とする半導体装置。
【請求項２】
前記中空保護膜は、前記ドレイン電極および前記ソース電極に接する第１のキャップ層と、前記第１のキャップ層上に配置された第２のキャップ層とを備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記中空保護膜はさらに前記第２のキャップ層上に配置された第３のキャップ層を備えることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１のキャップ層及び前記第２のキャップ層は、シリコン酸化膜からなることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第３のキャップ層はシリコン窒化膜からなることを特徴とする請求項３に記載の半導体装置。
【請求項６】
半導体基板と、
前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、
前記電界効果トランジスタの前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜と
を備えることを特徴とする半導体装置。
【請求項７】
前記中空保護膜は、前記ソース電極に接する第１のキャップ層と、前記第１のキャップ層上に配置される第２のキャップ層とを備えることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記中空保護膜はさらに前記第２のキャップ層上に配置された第３のキャップ層を備えることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１のキャップ層及び前記第２のキャップ層は、シリコン酸化膜からなることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記第１のキャップ層は金属層からなり、前記第２のキャップ層はシリコン酸化膜からなることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記第３のキャップ層はシリコン窒化膜からなることを特徴とする請求項８に記載の半導体装置。
【請求項１２】
半導体基板と、
前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、
前記電界効果トランジスタの前記ドレイン電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜と
を備えることを特徴とする半導体装置。
【請求項１３】
前記中空保護膜は、前記ドレイン電極に接する第１のキャップ層と、前記第１のキャップ層上に配置される第２のキャップ層とを備えることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記中空保護膜はさらに前記第２のキャップ層上に配置された第３のキャップ層を備えることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第１のキャップ層及び前記第２のキャップ層は、シリコン酸化膜からなることを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
前記第３のキャップ層はシリコン窒化膜からなることを特徴とする請求項１４に記載の半導体装置。
【請求項１７】
半導体基板上にゲート電極、ドレイン電極およびソース電極を形成して、電界効果トランジスタを形成する工程と、
前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の一方若しくは両方の上面に、内面が密着するように、前記半導体基板上に中空保護膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１８】
前記中空保護膜を形成する工程は、
前記ドレイン電極および前記ソース電極を除いた前記ゲート電極および前記半導体基板上に、犠牲層を形成する工程と、
前記ドレイン電極および前記ソース電極の一方若しくは両方の上面に接する第１のキャップ層を形成する工程と、
前記第１のキャップ層７の縁に開口部を形成する工程と、
前記開口部を通じて酸素プラズマを送り込み、前記犠牲層を酸素プラズマアッシャーによりガス化して除去し、中空部を形成する工程と、
前記第１のキャップ層上に第２のキャップ層を形成して、前記開口部を封止する工程と
を有することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記中空保護膜を形成する工程は、さらに前記第２のキャップ層上に第３のキャップ層を形成する工程を有することを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記第１のキャップ層は絶縁膜若しくは金属層からなり、前記第２のキャップ層は絶縁膜からなることを特徴とする請求項１９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、高周波半導体装置のパッケージにおいて、ウェーハレベルのパッケージを備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、高周波半導体装置に適用される電界効果トランジスタでは、気密性を持たせるために、金属やセラミックなどからなる筺体内に半導体装置および整合回路等を配置してパッケージングがなされていた。
【０００３】
ところが、このパッケージの筺体にかかるコストが大きく、このことが半導体装置のコスト面で、低価格化の障害になっていた。また、樹脂などによるポッティングでは、電気的に活性なゲート電極の容量増加によって利得低下が起こるという問題などが発生していた。
【０００４】
この問題を解決するための技術として、中空保護膜により半導体装置自体に気密性を持たせ、なおかつ、ゲート電極の容量を低減できるウェーハレベルパッケージングが本出願人会社で開発され、特許出願されている（特願２００８−０１３７２１）。
【０００５】
しかしながらこの技術を用いて電界効果トランジスタの能動部を覆うためには、中空部分の体積が大きく、保護膜の機械的強度が懸念されるという問題があった。
【０００６】
一方、パッシベーション膜による容量の増加を低減するために、パッシベーション膜と、高周波信号が入出力する金属電極との間に、中空領域を設けた半導体装置及びその製造方法については、既に開示されている（例えば、特許文献１参照。）。
【０００７】
一方、モールドに対するゲート電極の庇下の絶縁膜を除去することによって、ソース電極またはドレイン電極とゲート電極との間の寄生容量を低減させ、高周波特性を改善させる半導体装置及びその製造方法についても、既に開示されている（例えば、特許文献２参照。）。
【特許文献１】特開平６−１４０４４０号公報
【特許文献２】特開平１１−３５４５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するための本発明の一態様によれば、半導体基板と、前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜とを備える半導体装置が提供される。
【００１０】
本発明の他の態様によれば、半導体基板と、前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、前記電界効果トランジスタの前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜とを備える半導体装置が提供される。
【００１１】
本発明の他の態様によれば、半導体基板と、前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、前記電界効果トランジスタの前記ドレイン電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜とを備える半導体装置が提供される。
【００１２】
本発明の他の態様によれば、半導体基板上にゲート電極、ドレイン電極およびソース電極を形成して、電界効果トランジスタを形成する工程と、前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の一方若しくは両方の上面に、内面が密着するように、前記半導体基板上に中空保護膜を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１５】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１６】
[第１の実施の形態]
（素子構造）
本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成は、図１に示すように表される。第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的断面構造は、図２および図３に示すように表される。
【００１７】
第１の実施の形態に係る半導体装置は、図１〜図３に示すように、半導体基板４Ａと、半導体基板上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備える。
【００１８】
中空保護膜５は、ドレイン電極２およびソース電極３に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える。
【００１９】
中空保護膜５はさらに第２のキャップ層１０上に配置された第３のキャップ層１１を備える。
【００２０】
第１のキャップ層７及び第２のキャップ層１０は、絶縁膜で構成され、例えば、シリコン酸化膜（ＳｉＯ２膜）によって構成することができる。
【００２１】
第３のキャップ層１１は、絶縁膜で構成され、例えば、シリコン窒化膜（ＳｉＮ膜）によって構成することができる。
【００２２】
図１および図３に示すように、電界効果トランジスタ４は、中空保護膜５を備え、ゲート電極１、ドレイン電極２、およびソース電極３を有する電界効果トランジスタ４が半導体基板４Ａ上に形成されている。この電界効果トランジスタ４のゲート電極１、ドレイン電極２、およびソース電極３からなる電極部を覆うように、中空保護膜５が半導体基板４Ａ上に設けられる。ここで、中空保護膜５はドレイン電極２およびソース電極３の上面にその内面が密着するように設けられている。
【００２３】
（製造方法）
第１の実施の形態に係る半導体装置の製造方法は、図１〜図３に示すように、半導体基板４Ａ上にゲート電極１、ドレイン電極２およびソース電極３を形成して、電界効果トランジスタ４を形成する工程と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように、半導体基板４Ａ上に中空保護膜５を形成する工程とを有する。
【００２４】
また、中空保護膜５を形成する工程は、ドレイン電極２およびソース電極３を除いたゲート電極１および半導体基板４Ａ上に、犠牲層６を形成する工程と、ドレイン電極２およびソース電極３の一方若しくは両方の上面に接する第１のキャップ層７を形成する工程と、第１のキャップ層７の縁に開口部１２を形成する工程と、開口部１２を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成する工程と、第１のキャップ層７上に第２のキャップ層１０を形成して、開口部１２を封止する工程とを有する。
【００２５】
中空保護膜５を形成する工程は、さらに第２のキャップ層１０上に第３のキャップ層１１を形成する工程を有していても良い。
【００２６】
次に、図１〜図３を用いて、第１の実施の形態に係る半導体装置の製造方法を説明する。
【００２７】
（ａ）先ず、半導体基板４Ａ上に、ゲート電極１、ドレイン電極２およびソース電極３などからなる電界効果トランジスタ４を形成する。
【００２８】
（ｂ）次に、ドレイン電極２およびソース電極３を除いた部分、すなわち、ゲート電極１の能動部分および半導体基板４Ａ上に、例えば、感光性ポリイミドからなる犠牲層６を形成する。すなわち、半導体基板４Ａ上に犠牲層６を全面塗布した後、この犠牲層６に対して、ドレイン電極２およびソース電極３を除くゲート電極１の能動部を覆うようにパターニングする。なお、犠牲層６は、感光性ポリイミドに限らず、他の感光性耐熱材料でもよく、また、以後の工程に熱処理を用いないのであれば、フォトレジストなどの感光性材料でもよい。
【００２９】
（ｃ）次に、犠牲層６の上部に犠牲層６を被覆するように、例えば、絶縁膜からなる第１のキャップ層７を形成する。この第１のキャップ層７は、例えば、化学的気相堆積法（ＣＶＤ：Chemical Vapor Deposition）によりシリコン酸化膜を堆積することによって、形成することができる。
【００３０】
（ｄ）次に、図２に示すように、さらに、第１のキャップ層７の上部に感光性材料からなるフォトレジスト層８を形成する。
【００３１】
（ｅ）次に、図２に示すように、フォトレジスト層８により、第１のキャップ層７の縁が露出するようにパターニング処理を施す。このフォトレジスト層８を介して、例えば、反応性イオンエッチング（ＲＩＥ：Reactive ion Etching）法により、第１のキャップ層７のエッチングを行って、第１のキャップ層７の縁を露出させる。
【００３２】
（ｆ）次に、フォトレジスト層８を除去した後、第１のキャップ層７の縁に図示しないが開口部（抜き孔）を形成する。
【００３３】
（ｇ）次に、開口部を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部（空洞部）９を形成する。図３は、この犠牲層６が除去されて、中空部９が形成された状態を示す電界効果トランジスタの断面図であるが、同図に示すように、ゲート電極１の能動部分から犠牲層６が除去されて前記中空部９が形成されている。
【００３４】
（ｈ）次に、第２のキャップ層１０として、例えば、スパッタリング法により、絶縁膜として例えば、シリコン酸化膜を堆積させて、中空部９の気密性を確保する。
【００３５】
（ｉ）次に、図３に示すように、第２のキャップ層１０の上に第３のキャップ層１１として、例えば、プラズマ（Plasma）ＣＶＤ法により窒化膜を堆積させる。第３のキャップ層１１によって、気密性と耐湿性とを確保することができる。
【００３６】
このようにして、第１のキャップ層７、第２のキャップ層１０および第３のキャップ層１１を積層してからなる中空保護膜５が形成される。この中空保護膜５の最内（下）層である第１のキャップ層７は、ドレイン電極２およびソース電極３の上面に接触している。このため、ドレイン電極２およびソース電極３は、中空保護膜５をその内側から支持するため、中空保護膜５の機械的な強度が補強される。
【００３７】
なお、第３のキャップ層１１は、他の気密性および耐湿性に優れる絶縁膜でも良く、また、前記第２のキャップ層１０が十分な気密性および耐湿性を備えていれば、第３のキャップ層１１はなくても良い。
【００３８】
このように形成された中空保護膜５は、電気的に活性なゲート電極１以外の電極、すなわち、ドレイン電極２およびソース電極３が支柱となって支えられた構成になっているので、中空保護膜５の機械的強度は、その中空部分の体積が大きくなっても、弱まることはなく、また、電気的特性の悪影響も排除される。
【００３９】
（開口部）
第１の実施の形態に係る半導体装置の詳細な模式的平面パターン構成は、図４に示すように表される。図４から明らかなように、図２〜図３において示されていない開口部１２が、中空保護膜５の周辺部に示されている。この開口部１２は、製造工程上、第１のキャップ層７に対して形成され、その後の第２のキャップ層１０の製造工程によって、封止されるため、点線で示されている。
【００４０】
（変形例１）
第１の実施の形態の変形例１に係る半導体装置の詳細な模式的平面パターン構成は、図５に示すように、開口部１２が、中空保護膜５の周辺部に複数個配置されている例であり、その他の構成は第１の実施の形態と同様である。開口部１２を中空保護膜５の周辺部に複数個配置することによって、開口部１２を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成する工程の処理時間を短縮することができる。
【００４１】
（変形例２）
第１の実施の形態の変形例２に係る半導体装置の詳細な模式的平面パターン構成は、図６に示すように、開口部１２が、中空保護膜５の周辺部に矩形ストライプ状に配置されている例であり、その他の構成は第１の実施の形態と同様である。開口部１２を中空保護膜５の周辺部に矩形ストライプ状に配置することによって、開口部１２を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成する工程の処理時間をさらに短縮することができる。
【００４２】
第１の実施の形態の変形例２乃至３に係る半導体装置の模式的断面構造は、図７に示すように、半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備える。
【００４３】
中空保護膜５は、ドレイン電極２およびソース電極３に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える。
【００４４】
中空保護膜５はさらに第２のキャップ層１０上に配置された第３のキャップ層１１を備える。
【００４５】
第１のキャップ層７には、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
【００４６】
第１の実施の形態によれば、中空保護膜５が、ドレイン電極２およびソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ドレイン電極２およびソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
【００４７】
[第２の実施の形態]
（素子構造）
本発明の第２の実施の形態に係る半導体装置の模式的平面パターン構成は、図１若しくは図４〜図６と同様に表される。第２の実施の形態に係る半導体装置の模式的断面構造は、図８に示すように表される。
【００４８】
第２の実施の形態に係る半導体装置は、図４〜図６および図８に示すように、半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のソース電極３の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備える。
【００４９】
中空保護膜５は、ソース電極３に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える。
【００５０】
中空保護膜５はさらに第２のキャップ層１０上に配置された第３のキャップ層１１を備える。
【００５１】
第１のキャップ層７及び第２のキャップ層１０は、絶縁膜で構成され、例えば、シリコン酸化膜によって構成することができる。
【００５２】
第３のキャップ層１１は、絶縁膜で構成され、例えば、シリコン窒化膜によって構成することができる。
【００５３】
第１のキャップ層７には、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
【００５４】
第２の実施の形態によれば、中空保護膜５が、ソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
【００５５】
（変形例１）
第２の実施の形態の変形例１に係る半導体装置の詳細な模式的断面構造は、図９に示すように、第１のキャップ層７が全てのソース電極３に接する構成ではなく、例えば、ストライプ状に配置されたソース電極３を１つ飛びに接するように配置されている点に特徴を有する。
【００５６】
第１のキャップ層７には、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
【００５７】
第１のキャップ層７は、例えば、ストライプ状に配置されたソース電極３を２つ飛びに接するように配置されていても良い。或いは、第１のキャップ層７は、ソース電極３にランダムに接する構成を備えていても良い。
【００５８】
第２の実施の形態の変形例１によれば、中空保護膜５が、ソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
【００５９】
（変形例２）
第２の実施の形態の変形例２に係る半導体装置の詳細な模式的断面構造は、図１０に示すように、第１のキャップ層７０が金属層で構成されている点に特徴を有する。
【００６０】
第１のキャップ層７０は、例えば、アルミニウムによって構成することができる。
【００６１】
第１のキャップ層７０には、図１０に示すように、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
【００６２】
第２の実施の形態の変形例２によれば、金属層で形成される第１のキャップ層７０がソース電極３に接続されることから、第１のキャップ層７０の電位を接地電位とすることによって、シールド効果が得られ、電気的に安定な半導体装置が提供される。
【００６３】
また、第２の実施の形態の変形例２によれば、中空保護膜５が、ソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
【００６４】
（変形例３）
第２の実施の形態の変形例３に係る半導体装置の詳細な模式的断面構造は、図１１に示すように、第１のキャップ層７０が金属層で構成され、かつ、全てのソース電極３に接する構成ではなく、例えば、ストライプ状に配置されたソース電極３を１つ飛びに接するように配置されている点に特徴を有する。
【００６５】
第１のキャップ層７０には、図１０に示すように、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
【００６６】
第１のキャップ層７０は、例えば、ストライプ状に配置されたソース電極３を２つ飛びに接するように配置されていても良い。或いは、第１のキャップ層７０は、ソース電極３にランダムに接する構成を備えていても良い。
【００６７】
第２の実施の形態の変形例３によれば、金属層で形成される第１のキャップ層７０がソース電極３に接続されることから、第１のキャップ層７０の電位を接地電位とすることによって、シールド効果が得られ、電気的に安定な半導体装置が提供される。
【００６８】
また、第２の実施の形態の変形例３によれば、中空保護膜５が、ソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
【００６９】
[第３の実施の形態]
本発明の第３の実施の形態に係る半導体装置の模式的平面パターン構成は、図１若しくは図４〜図６と同様に表される。第３の実施の形態に係る半導体装置の模式的断面構造は、図１２に示すように表される。
【００７０】
第３の実施の形態に係る半導体装置は、図４〜図６および図１２に示すように、半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備える。
【００７１】
中空保護膜５は、ドレイン電極２に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える。
【００７２】
中空保護膜５はさらに第２のキャップ層１０上に配置された第３のキャップ層１１を備える。
【００７３】
第１のキャップ層７及び第２のキャップ層１０は、絶縁膜で構成され、例えば、シリコン酸化膜によって構成することができる。
【００７４】
第３のキャップ層１１は、絶縁膜で構成され、例えば、シリコン窒化膜によって構成することができる。
【００７５】
第１のキャップ層７には、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
【００７６】
第１のキャップ層７は、例えば、ストライプ状に配置されたドレイン電極２を２つ飛びに接するように配置されていても良い。或いは、第１のキャップ層７は、ドレイン電極２にランダムに接する構成を備えていても良い。
【００７７】
第３の実施の形態によれば、中空保護膜５が、ドレイン電極２を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ドレイン電極２を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
【００７８】
[その他の実施の形態]
上記のように、本発明は第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００７９】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００８０】
本発明の半導体装置は、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的断面構造図。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的断面構造図。
【図４】本発明の第１の実施の形態に係る半導体装置の詳細な模式的平面パターン構成図。
【図５】本発明の第１の実施の形態の変形例１に係る半導体装置の詳細な模式的平面パターン構成図。
【図６】本発明の第１の実施の形態の変形例２に係る半導体装置の詳細な模式的平面パターン構成図。
【図７】本発明の第１の実施の形態の変形例３に係る半導体装置の模式的断面構成図。
【図８】本発明の第２の実施の形態に係る半導体装置の模式的断面構成図。
【図９】本発明の第２の実施の形態の変形例１に係る半導体装置の模式的断面構成図。
【図１０】本発明の第２の実施の形態の変形例２に係る半導体装置の模式的断面構成図。
【図１１】本発明の第２の実施の形態の変形例３に係る半導体装置の模式的断面構成図。
【図１２】本発明の第３の実施の形態に係る半導体装置の模式的断面構成図。
【符号の説明】
【００８２】
１…ゲート電極
２…ドレイン電極
３…ソース電極
４…電界効果トランジスタ
４Ａ…半導体基板
５…中空保護膜
６…犠牲層
７，７０…第１のキャップ層
８…フォトレジスト層
９…中空部（空洞部）
１０…第２のキャップ層
１１…第３のキャップ層
１２…開口部（抜き穴）
１２Ａ…封止部
【図１】
2009267347.tif 000003
【図２】
2009267347.tif 000004
【図３】
2009267347.tif 000005
【図４】
2009267347.tif 000006
【図５】
2009267347.tif 000007
【図６】
2009267347.tif 000008
【図７】
2009267347.tif 000009
【図８】
2009267347.tif 000010
【図９】
2009267347.tif 000011
【図１０】
2009267347.tif 000012
【図１１】
2009267347.tif 000013
【図１２】
2009267347.tif 000014