(57)【要約】【課題】目的とする接続部位の抵抗値を選択的にかつ精密に測定評価することができ、これにより、製品品質を適正に確認することが可能な電子部品搭載装置を提供する。【解決手段】半導体内蔵基板１は、半導体装置１０が、複数の絶縁層の積層体である基板２０中に埋め込まれるように搭載されたものである。半導体装置１０は、抵抗測定評価用の電極Ｅ１ａ，Ｅ１ｂ，Ｅ２から構成される電極群Ｅを有しており、基板２０には、これらの電極に接続された検査端子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂから構成される検査端子群Ｓが形成されている。これらの電極群Ｅ及び検査端子群Ｓにより、ソース電流が送通される線路Ｋａ、及び、電圧測定用の線路Ｋｂが画定され、４端子法により電極Ｅ２部分の抵抗値が選択的かつ精密に測定評価される。【選択図】図２
2009267269.tif 000002
【特許請求の範囲】
【請求項１】
２つの第１電極、及び、該２つの第１電極間に設けられており、かつ、該２つの第１電極と導通する１つの第２電極を有する電子部品と、
前記電子部品が搭載された基体と、
前記２つの第１電極のそれぞれに電気的に接続された合計２つの第１検査端子と、
前記１つの第２電極に電気的に接続された２つの第２検査端子と、
を備える電子部品搭載装置。
【請求項２】
前記２つの第１検査端子のうちの一方、及び、前記２つの第２検査端子のうちの一方を結ぶ線路にソース電流が送通され、
前記２つの第１検査端子のうちの他方、及び、前記２つの第２検査端子のうちの他方が電圧測定用のプローブ端子として機能する、
請求項１記載の電子部品搭載装置。
【請求項３】
前記２つの第１電極、及び、前記１つの第２電極は、直線状に設けられたものである、
請求項１又は２記載の電子部品搭載装置。
【請求項４】
前記２つの第１検査端子を結ぶ仮想線と、前記２つの第２検査端子を結ぶ仮想線とが、平面視において交差する、
請求項１〜３のいずれか１項記載の電子部品搭載装置。
【請求項５】
前記２つの第１検査端子を結ぶ仮想線と、前記２つの第２検査端子を結ぶ仮想線とが、平面視において直交又は略直交する、
請求項１〜３のいずれか１項記載の電子部品搭載装置。
【請求項６】
前記２つの第１検査端子及び前記２つの第２検査端子の合計４つの検査端子のうちの２つの検査端子は、前記基体の一方面側に設けられており、
前記２つの第１検査端子及び前記２つの第２検査端子の合計４つの検査端子のうちの他の２つの検査端子は、前記基体の他方面側に設けられている、
請求項１〜５のいずれか１項記載の電子部品搭載装置。
【請求項７】
前記電子部品が複数搭載されており、
前記２つの第１検査端子及び前記２つの第２検査端子の個々の相対的な配置が、前記複数の電子部品で統一されている、
請求項１〜６のいずれか１項記載の電子部品搭載装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品搭載装置に関する。
【背景技術】
【０００２】
コンピュータや携帯端末等の電子機器等の内部回路には、表面実装型の多種の電子部品が搭載されている。このような薄膜型の電子部品としては、例えば、半導体ＩＣ（半導体装置）等の能動部品や、キャパシタ（コンデンサ）、インダクタ、ＬＣ複合部品、集中定数デバイス、分布定数デバイス、抵抗器、バリスタ等の受動部品、さらには、これらが積層複合された複合部品等が挙げられる。近時、電子機器の更なる高性能化及び小型化の要求に応えるべく、これら各種電子部品の更なる薄型（薄膜）化が急務となっており、具体的には、例えば、ベアチップ（ダイ：Ｄｉｅ）状態の半導体ＩＣや他の機能部品をプリント基板等に搭載した電子部品内蔵基板モジュールの開発も急速に進んでいる。
【０００３】
かかるベアチップ状態の半導体ＩＣは、パッケージに収納された半導体ＩＣに比して電極ピッチが非常に狭いことから、これを例えばプリント基板等に搭載する場合、半導体ＩＣに設けられた電極（端子）とプリント基板に設けられた配線とを如何にして確実に接続するかが重要となる。また、他の電子部品についても、高密度実装に伴う更なる狭ピッチ化や縮小化に対応して確実な導体間接続や層間接続の実現が望まれている。
【０００４】
例えば、半導体ＩＣに設けられるバンプ電極と半導体ＩＣとの接続界面、又は、バンプと基板配線との接続界面に何らかの異常が発生してしまい、導通はしているが点接状態になっている等の事象が生じると、かかる電子デバイスは、使用における経時的な劣化に起因して将来的に断線してしまうおそれがある。そこで、品質保証の観点からは、そのような接続部位において点接状態の発生といった異常の有無等を検査することが極めて重大な課題となっている。そのための検査測定手法として、例えば、特許文献１には、連設されたＡｌ電極（パッド）にバリアメタルを介してバンプ電極間のバリヤ抵抗を測定する、バンプ電極の評価装置が提案されている。
【特許文献１】特開平４−２０６５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、本発明者の知見によれば、上述したような接続部位が点接状態となっており将来的に断線のおそれが懸念されるものは、その接続部位の抵抗値が、正常時の抵抗値に比して１ｍΩ〜数１０ｍΩ程度僅かに大きい傾向にある。よって、このような抵抗値の僅差の有無を測定することにより、将来問題となり得る接続部位の異常の有無を評価することが可能となる。
【０００６】
そのような評価を行うために、特許文献１に記載された構成の評価装置を適用した場合、当該装置は、複数のバンプ電極のバリヤ抵抗を直列接続した状態で測定するものであることから、目的とする単独の接続部分のみの抵抗値を選択的に（抜き出して）測定することができない。また、上記従来装置は、バンプ電極を検査用の端子として用いるが、その検査用の端子の抵抗値も測定値に含まれてしまうため、この点においても、１ｍΩ〜数１０ｍΩ程度の微小抵抗差を正確に測定することは非常に困難である。
【０００７】
また、半導体ＩＣの場合、基板配線との導通は、通常、半導体ＩＣを動作させるか、或いは、保護ダイオード特性を測定して確認するしかないのが現状である。しかし、動作を確認するだけでは、上述の如く点接状態でも導通しているため、その状態の発生の有無を正確に検知することは困難である。また、保護ダイオードの順方向電圧は抵抗値換算すると数十Ω（例えば１ｍＡで０．６５Ｖを抵抗換算すると６５Ω）もあるので、この点においても、１ｍΩ〜数１０ｍΩ程度の差異しか現れないような接続品質の問題を検知することは極めて困難である。さらに、詳細な断面解析等の破壊検査を行うことも考えられるものの、測定評価の信頼性や検査効率の観点からは、現実的ではないことが多い。
【０００８】
そこで、本発明は、かかる事情に鑑みてなされたものであり、目的とする接続部位の抵抗値を選択的にかつ精密に測定評価することができ、これにより、製品品質を適正に確認することが可能な電子部品搭載装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明による電子部品搭載装置は、２つの第１電極（パッド等）、及び、それら２つの第１電極間に設けられており、かつ、それら２つの第１電極と導通する１つの第２電極（パッド等）を有する電子部品と、電子部品が搭載された基体と、２つの第１電極のそれぞれに電気的に接続された合計２つの第１検査端子と、１つの第２電極に電気的に接続された２つの第２検査端子とを備える。
【００１０】
このような構成の電子部品搭載装置においては、電子部品の２つの第１電極間に配された第２電極部分の電圧値が測定され、その測定値に基づいて、第２電極とそれに接続される配線構造との接続部位の抵抗値が評価される。
【００１１】
すなわち、２つの第１電極にそれぞれ接続された２つの第１検査端子、及び、１つの第２電極に接続された２つの第２検査端子の合計４つの検査端子が、それぞれ独立しており、２つの第１検査端子のうちの一方と、２つの第２検査端子の一方とを結ぶ線路（経路）にソース電流を送通した状態で、それら２つの第１検査端子のうちの他方、及び、それら２つの第２検査端子のうちの他方に電圧測定用の測定装置のプローブを接続することにより、いわゆる４端子法による測定対象部分の選択的な電圧を測定され、ソース電流値とその電圧測定値とから、測定対象である第２電極部分のみの電圧ひいては抵抗値を求めることが可能となる。
【００１２】
換言すれば、本発明による電子部品搭載装置は、２つの第１電極にそれぞれ接続された２つの第１検査端子のうちの一方、及び、１つの第２電極に接続された２つの第２検査端子のうちの一方を結ぶ線路にソース電流が送通（供給）され、それら２つの第１検査端子のうちの他方、及び、それら２つの第２検査端子のうちの他方が電圧測定用のプローブ端子として機能するものである。
【００１３】
また、２つの第１電極、及び、１つの第２電極は、直線状に設けられたものであることが好ましい。
【００１４】
このようにすれば、第１検査端子と第２検査端子の相対的な配置を適宜設定することにより、電流が送通される線路と電圧が測定される線路とが、電圧測定に及ぼす互いの影響（干渉）を最小化させることができる。さらに、本発明者の知見によれば、特に、基体内の電子部品の上層又は下層に、電源や接地用の導体のベタパターン（配線導体膜が面状に形成されたようなパターン）やメッシュパターン（配線導体が格子状に形成されたようなパターン）が設けられている場合、それらの配線構造を送回（迂回）する電流が、第２電極部分の電圧測定に影響を及ぼし得るのに対し、第１電極及び第２電極が直線状に設けられていると、そのような導体パターンを流れる電流の影響を排除し易くなる。
【００１５】
また、本発明者の検討によれば、各検査端子が、２つの第１検査端子を結ぶ仮想線と、２つの第２検査端子を結ぶ仮想線とが、平面視において交差するように設けられている、換言すれば、電流が送通される線路（経路）と、電圧を測定するための線路（経路）とが、電子部品搭載装置の平面方向において一致しない（すなわち平面視において重ならない）ようにすると、外部条件の変動、例えばバンプと配線の微小な位置ずれ等に対する電圧ひいては抵抗測定値の変動がより低く抑えられることが確認された。
【００１６】
この場合、各検査端子を、２つの第１検査端子を結ぶ仮想線と、第２検査端子を結ぶ仮想線とが、平面視において略直交するように配設すれば、上記のようなソース電流の電流値が変動したときの電圧ひいては抵抗測定値の変動を更に低く抑止できることも確認された。
【００１７】
より具体的には、２つの第１検査端子及び２つの第２検査端子の合計４つの検査端子のうちの２つの検査端子が、基体の一方面側に設けられており、２つの第１検査端子及び２つの第２検査端子の合計４つの検査端子のうちの他の２つの検査端子が、基体の他方面側に設けられていてもよい。
【００１８】
このようにすれば、専用の治具を必要としないため、一般的なフライングプローバーをそのまま使用できる。
【００１９】
また、基体に複数の電子部品が搭載されている場合、各電子部品における第１検査端子及び第２検査端子の個々の検査端子の相対的な配置が統一されていても好適である。
【００２０】
そうすれば、測定器（治具）を電子部品毎に用意する必要がなく、複数の電子部品に対して共通化できる。
【００２１】
なお、電極、及び、それに対応する検査端子は、それぞれ合計３つに限定されない。
【００２２】
すなわち、電極が４つ以上設けられており、それらが導通している場合、それらの中から任意の３つの電極１組を選択すれば、両端の２つの電極が第１電極となり、それらの間に位置する１つの電極が第２電極となる。また、この場合、第１電極と第２電極が隣接している（第２電極の直近の両隣に第１電極が存在する）と、キャンセルするべき抵抗値が小さくなるので望ましいが、第２電極の両隣より離れた電極を第１電極として選択しても構わない。
【発明の効果】
【００２３】
本発明によれば、電子部品に設けられた第１電極及び第２電極という合計３つの電極と、第１検査端子及び第２検査端子という合計４つの検査端子を用いた４端子法により、第２電極と配線構造との接続部分の抵抗値を選択的にかつ精密に測定評価することができるので、経時的な劣化によって断線を引き起こすおそれがあるような異常の有無といった製品品質を適正に確認することが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００２５】
図１は、本発明による電子部品搭載装置の好適な一実施形態を概略的に示す透過斜視図であり、図２は、図１におけるＩＩ−ＩＩ’線に沿う断面図である。半導体内蔵基板１（電子部品搭載装置）は、半導体装置１０（電子部品）が、複数の絶縁層が積層された基板２０（基体）中に埋め込まれるように搭載されたものである。
【００２６】
ここで、図６は、半導体装置１０の概略構造を示す斜視図である。半導体装置１０はベアチップ状態の半導体ＩＣ（ダイ）等の半導体部品であり、略矩形板状をなすその主面１０ａに多数のランド電極（図示せず）及びバンプ１２を有している。なお、図示においては、四隅にのみバンプ１２を表示し、それ以外のバンプ１２の表示を省略した。また、半導体装置１０の種類は、特に制限されるものではないが、例えば、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣが挙げられる。
【００２７】
さらに、特に限定されるものではないが、半導体装置１０の裏面１０ｂは研磨されており、これにより半導体装置１０の厚さｔ（主面１０ａから裏面１０ｂまでの距離）は、通常の半導体装置に比して薄くされており、例えば、好ましくは２００μｍ以下、より好ましくは２０〜５０μｍ程度とされる。また、裏面１０ｂは、半導体装置１０を薄型にするべく、エッチング、プラズマ処理、レーザ照射、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理を行うことができる。
【００２８】
なお、半導体装置１０の裏面１０ｂの研磨は、例えば、ウェハの状態で多数の半導体装置に対して一括して行い、その後、ダイシングにより個別の半導体装置１０に分離することができる。研磨により薄くする前にダイシングによって個別の半導体装置１０に切断分離した場合には、熱硬化性樹脂等により半導体装置１０の主面１０ａを覆った状態で裏面１０ｂを研磨することもできる。
【００２９】
また、バンプ１２は、導電性突起物の一種であり、その種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。なお、図示においては、プレートバンプを例示した。バンプ１２としてスタッドバンプを用いる場合には、金（Ａｕ）や銅（Ｃｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
【００３０】
バンプ１２に使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、接続性やマイグレーションを考慮すると金又は銅を用いることが好ましい。
【００３１】
なお、バンプ１２の寸法形状は、ランド電極間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極のピッチが約１００μｍである場合には、バンプ１２の最大径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプ１２は、ウェハのダイシングにより個別の半導体装置１０に切断分離した後、ワイヤボンダーを用いて各ランド電極に接合することができる。
【００３２】
また、基板２０は、半導体装置１０やその他の配線構造を外部から電気的に絶縁する絶縁層として機能し、用いられる材料としては、特に制限はなく、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
【００３３】
図１及び図２に戻り、半導体装置１０には、バンプ１２と同等に設けられた３つの電極からなる抵抗測定評価用の電極群Ｅが少なくとも１つ設けられている。電極群Ｅは、延在方向の両端に位置する電極Ｅ１ａ，Ｅ１ｂ（第１電極）とそれらの間に配された電極Ｅ２（第２電極）から構成されている。これらの電極Ｅ１ａ，Ｅ１ｂ，Ｅ２は、半導体装置１０の内部回路で、又は、再配線１４によって互いに電気的に導通している。なお、図１においては、中央に配された電極Ｅ２（第２電極）のみを図示した。また、これらの３つの電極Ｅ１ａ，Ｅ１ｂ，Ｅ２は、好ましくは、小さい抵抗（例えば１Ω以下）で接続される。これらの電極間の配線抵抗は、後述する４端子法において相殺（キャンセル）されるものの、この配線抵抗が過度に大きいと、電極Ｅ２部分の電圧測定の精度が低下することがある。
【００３４】
また、半導体内蔵基板１には、ビアに導体が埋め込まれてなる検査端子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂから構成される検査端子群Ｓが少なくとも１つ設けられている。検査端子Ｓ１ａ，Ｓ１ｂ（第１検査端子）は、電極群Ｅの両端電極である電極Ｅ１ａ，Ｅ１ｂに、導体で形成又は埋め込まれた配線３０及び層間ビアＨｂからなる配線構造を介して、それぞれ接続されており、半導体内蔵基板１における図示下面に露呈している。一方、検査端子Ｓ２ａ，Ｓ２ｂ（第２検査端子）は、電極Ｅ２に、導体で形成された配線３２を介して接続されており、半導体内蔵基板１における図示上面に露呈している。
【００３５】
このような構成を有する半導体内蔵基板１では、検査端子Ｓ１ａと検査端子Ｓ２ａに直流電圧を印加して電力を供給することにより、図２において一点鎖線で示す線路Ｋａ、すなわち、検査端子Ｓ１ａ、層間ビアＨａ、電極Ｅ１ａ、電極Ｅ２、及び、検査端子Ｓ２ａを含む配線ラインに一定のソース電流が送通される（電源、その他の回路構成は図示を省略した。後記線路Ｋｂについても同様とする。）。このソース電流が流れている状態で、電圧測定装置の検査プローブを検査端子Ｓ１ｂと検査端子Ｓ２ｂに接続することにより、図２において二点鎖線で示す線路Ｋｂ、すなわち、検査端子Ｓ１ｂ、層間ビアＨｂ、電極Ｅ１ｂ、電極Ｅ２、及び、検査端子Ｓ２ｂを含む配線ラインが、電圧測定用の線路として画定される。このように、検査端子Ｓ１ｂ，Ｓ２ｂは、電圧測定用のプローブ端子として機能する。
【００３６】
こうして、検査端子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを用いた４端子法により、線路Ｋａ，Ｋｂが重畳する部位である電極Ｅ２部分の電圧が測定され、印加しているソース電流値とその電圧値とから、電極Ｅ２と配線３２との接続界面の抵抗値を選択的に求めることができる。換言すれば、電極Ｅ２部分のみに４端子法におけるソースとセンスの両方がプロービングされる。よって、当該部分における１ｍΩ〜数１０ｍΩ程度の微小抵抗差を選択的にかつ正確に測定評価することが可能となり、半導体内蔵基板１に搭載された半導体装置１０において、経時的な劣化によって断線を引き起こすおそれがある異常の有無といった製品品質を適正に確認することができる。
【００３７】
また、検査端子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂのうち、検査端子Ｓ１ａ，Ｓ１ｂが、基板２０の一方面側に設けられており、検査端子Ｓ２ａ，Ｓ２ｂが基板２０の他方面側に設けられているので、例えば、一対（２つ）の検査プローブを備える簡易な構成の測定器（治具）を２つ用意するだけで、半導体内蔵基板１の両面から４端子測定を一時に行って検査時間の短縮を図ることが可能となる。
【００３８】
ここで、図２においては、検査端子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂが同一断面に設置されているように記載したが、これは、前述の如く、図２は、図１におけるＩＩ−ＩＩ’線断面図であり、配線３２よりも上の層がＩＩ−ＩＩ線に沿う断面で表され、配線３０よりも下の層がＩＩ’−ＩＩ’線に沿う断面で表されていることによる。
【００３９】
そこで、図３（Ａ）〜（Ｄ）は、検査端子Ｓ２ａ，Ｓ２ｂ、電極Ｅ１ａ，Ｅ１ｂ，Ｅ２、及び、検査端子Ｓ１ａ，Ｓ１ｂを、半導体内蔵基板１の図示上層から下層に向かって平面視したときのそれらの配置を模式的に示す平面図である。図１及び図２に示す電極配置は、図３（Ａ）に示されている。この図３（Ａ）では、電極Ｅ１ａ，Ｅ１ｂ，Ｅ２が直線状（図示Ｘ軸）に配置されており、検査端子Ｓ１ａ，Ｓ１ｂはそのＸ軸に平行である一方、検査端子Ｓ２ａ，Ｓ２ｂは、そのＸ軸に略直交する方向（図示Ｙ軸）に配設されている。
【００４０】
図３（Ｂ）〜（Ｄ）に示す配置は、検査端子Ｓ２ａ，Ｓ２ｂのＸ軸に対する角度位置が異なること以外は、図３（Ａ）に示す配置と同様である。図３（Ｂ）では、検査端子Ｓ２ａ，Ｓ２ｂは、Ｘ軸及びＹ軸から略４５度の角度を有して配設されており、図３（Ｃ）では、検査端子Ｓ２ａ，Ｓ２ｂが、Ｘ軸と平行して電極Ｅ１ａ，Ｅ１ｂ，Ｅ２及び検査端子Ｓ１ａ，Ｓ１ｂの延在方向と合致するように配設されており、図３（Ｄ）では、検査端子Ｓ２ａ，Ｓ２ｂは、Ｙ軸を挟むようにＶ字状に配設されている。
【００４１】
また、図４（Ａ）〜（Ｄ）は、図３（Ａ）〜（Ｄ）同様、検査端子Ｓ２ａ，Ｓ２ｂ、電極Ｅ１ａ，Ｅ１ｂ，Ｅ２、及び、検査端子Ｓ１ａ，Ｓ１ｂを、半導体内蔵基板１の図示上層から下層に向かって平面視したときのそれらの配置の他の例を模式的に示す平面図である。図４（Ａ）〜（Ｄ）に示す配置は、電極Ｅ１ａ，Ｅ１ｂ，Ｅ２、及び、検査端子Ｓ１ａ，Ｓ１ｂが非直線状（図示においてＬ字状）に配置されていること以外は、それぞれ図３（Ａ）〜（Ｄ）に示す配置と同様である。
【００４２】
これらのいずれの配置においても、検査端子Ｓ１ａ，Ｓ２ａ間を結ぶ線路Ｋａにソース電流を送通し、検査端子Ｓ１ｂ，Ｓ２ｂ間を結ぶ線路Ｋｂを電圧測定回路として用いることにより、電流経路と電圧測定経路が、電極Ｅ２部分以外の箇所で平面視において重なることがないので、電極Ｅ２部分での電圧測定ひいては抵抗値評価におけるソース電流の影響を排除することができ、電極Ｅ２と配線３２との界面抵抗を正確に検知することが可能である。
【００４３】
ここで、図５は、半導体装置１０における電極群Ｅの電極Ｅ１ａ，Ｅ１ｂ，Ｅ２の相対的な配置形状（整列形状）を例示した模式平面図であり、各電極群Ｅは、便宜上、符号Ｅα、Ｅβ、Ｅγで表されている。この半導体内蔵基板１では、半導体装置１０の上層又は下層に、電源又は接地用のメッシュ状導体パターンＭが形成されている。
【００４４】
電極群Ｅαの配置（図３（Ａ）〜（Ｄ）の電極配置に相当する。）で、検査端子Ｓ１ａ，Ｓ２ａ，Ｓ１ｂ，Ｓ２ｂを用いた上述の４端子法による電圧測定を行う場合、メッシュ状導体パターンＭは半導体装置１０にも接続されているので、極僅かではあるが、線路Ｋａに含まれる電極Ｅ１ａ，Ｅ２間を流れるソース電流の一部が不可避的にメッシュ導体へ迂回してしまい、電極Ｅ１ａ，Ｅ２近傍側のメッシュ導体を流れる電流経路が形成され得る。ただし、電極群Ｅαの場合、電極Ｅ１ａ,Ｅ２，Ｅ１ｂがこの順に直線状に配設されているので、電圧測定用の線路Ｋｂに含まれる電極Ｅ１ｂ側のメッシュ導体には、電流経路が殆ど形成されない。このことは、電極Ｅ１ａ,Ｅ２，Ｅ１ｂが図示斜めに直線状に配設された電極群Ｅγにおいても成立し、また、メッシュ状導体パターンＭがベタパターンに替っても成立する。
【００４５】
これに対し、電極群Ｅβ（個々の電極の向きが異なるが、図４（Ａ）〜（Ｄ）の電極配置に相当する。）では、電極Ｅ１ａ,Ｅ２，Ｅ１ｂがＬ字状に配設されているので、電極Ｅ１ａ，Ｅ２近傍のメッシュ導体を送回する迂回電流は、幾何学的に、電圧測定用の電極Ｅ２ｂの近傍も送回することとなる。このため、電極群Ｅβでは、メッシュ導体への迂回電流による電極Ｅ２部分の電圧測定への影響が、電極Ｅ１ａ,Ｅ２，Ｅ１ｂが直線状に配設された電極群Ｅα，Ｅγに比して大きいと考えられる。このことは、メッシュ状導体パターンＭがベタパターンに替っても成立する。
【００４６】
以上のことから、メッシュ状導体パターンＭやベタパターンが形成された半導体内蔵基板１では、特に、電極Ｅ１ａ,Ｅ２，Ｅ１ｂ配置を直線状にするか或いは直線状に近づける方が、Ｌ字状配置等の屈曲状配置に比して、メッシュ導体を送回する迂回電流による電極Ｅ２部分の電圧測定への影響を有効に抑止することができ、その結果、電極Ｅ２の電圧測定ひては抵抗値評価をより正確に実施できるので、有利であると言える。
【００４７】
さらに、電極Ｅ１ａ,Ｅ２，Ｅ１ｂを直線状に配置する場合、本発明者の検討結果によれば、特に、図３（Ａ），（Ｂ），（Ｄ）に示す検査端子Ｓ１ａ，Ｓ２ａ，Ｓ１ｂ，Ｓ２ｂの配置、すなわち、検査端子Ｓ１ａ，Ｓ１ｂを結ぶ仮想線（延在線：図示Ｘ軸に相当）と、検査端子Ｓ２ａ，Ｓ２ｂを結ぶ仮想線（延在線）とが、平面視において交差するような配置に設けられていると、外部条件の変動、例えば、バンプと配線の微小な位置ずれ等に対する電圧ひいては抵抗測定値の変動を十分に低く抑止できることが確認された。また、これらのなかでも、検査端子Ｓ１ａ，Ｓ１ｂを結ぶ仮想線と、検査端子Ｓ２ａ，Ｓ２ｂを結ぶ仮想線とが平面視において直交又は略直交する図３（Ａ）に示す検査端子配置が、特に効果的であることが判明した。
【００４８】
なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、電極群Ｅは、互いに導通する４つ以上の電極から構成されていてもよく、検査端子群Ｓもそれに応じた数の検査端子から構成されていてもよい。この場合、それらの電極の中から任意の３つの電極１組を選択すると、両端の２つの電極が電極Ｅ１ａ，Ｅ１ｂ（第１電極）として機能し、それらの間に位置する１つの電極が電極Ｅ２（第２電極）として機能する。このとき、電極Ｅ１ａ,Ｅ２，Ｅ１ｂは、隣接している（第２電極の両隣に第１電極が存在する）と、キャンセルするべき抵抗値が小さくなるのでより好ましいが、第２電極の両隣より離れた電極を第１電極として選択しても構わない。さらに、検査端子Ｓ１ａ，Ｓ２ａ，Ｓ１ｂ，Ｓ２ｂを基板２０の一方面側に露呈するようにしてもよく、また、可能であれば、検査端子Ｓ１ａ，Ｓ２ａ，Ｓ１ｂ，Ｓ２ｂのいずれかを、基板２０の側壁に形成した導体（例えば側壁にめっき形成した導体）等に接続して引き回してもよい。さらに、１つの半導体装置１０に電極群Ｅ及び検査端子群Ｓを複数設けてもよく、その場合、全て同一配置でもよく、電極群Ｅの場合、図５に示すように種々の配置形状の電極群Ｅを混在させても構わず、検査端子群Ｓの場合、測定治具の共通化を図る観点からは配置形状を統一することが好ましい。
【００４９】
またさらに、電極Ｅ１ａ，Ｅ１ｂ，Ｅ２に代えて、半導体装置１０に設けられたランド電極直上の樹脂を開口してそこにめっき接続してもよく、或いは、ランド電極も設けず、半導体装置１０自体の電極直上の樹脂を開口してそこにめっき接続してもよいし、めっきに代えて導電性ペーストを充填してもよい。これらの場合、その開口部を埋めるＣｕ等のめっき導体や導電性ペーストが、第１電極及び第２電極として機能する。さらにまた、半導体装置１０において電極群Ｅを設ける場所は、製造上、半導体装置１０の配線接続を代表する位置（例えば、半導体装置１０の４隅、周縁部、中央部等）を適宜選択することができ、或いは、製造条件に依存して、半導体装置の反り等の変形の変位量が比較的大きいと想定される箇所（配線の信頼性が懸念される箇所）を適宜選択することもできる。
【００５０】
また、半導体内蔵基板１に、複数の半導体装置１０といった複数の電子部品が搭載される場合、個々の電子部品に対する検査端子Ｓ１ａ，Ｓ２ａ，Ｓ１ｂ，Ｓ２ｂの配置形状を統一すれば、測定治具の共通化を図ることができるので好ましい。
【産業上の利用可能性】
【００５１】
以上説明した通り、本発明の電子部品搭載装置によれば、電子部品に設けられた第１電極及び第２電極という合計３つの電極と、第１検査端子及び第２検査端子という合計４つの検査端子を用いた４端子法により、第２電極と配線構造との接続部分の界面抵抗を選択的にかつ精密に測定評価することができ、これにより、製品品質を適正に確認することが可能となるので、種々の電子部品を搭載する機器、装置、モジュール、システム、デバイス等、特に小型化及び高性能化が要求されるものに広く且つ有効に利用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明による電子部品搭載装置の好適な一実施形態を概略的に示す透過斜視図である。
【図２】図１におけるＩＩ−ＩＩ’線に沿う断面図である。
【図３】（Ａ）〜（Ｄ）は、検査端子及び電極の平面視配置を模式的に示す平面図である。
【図４】（Ａ）〜（Ｄ）は、検査端子及び電極の平面視配置を模式的に示す平面図である。
【図５】半導体装置における電極群の電極の配置形状を示す模式平面図である。
【図６】半導体装置の概略構造を示す斜視図である。
【符号の説明】
【００５３】
１…半導体内蔵基板（電子部品搭載装置）、１０…半導体装置（電子部品）、１０ａ…主面、１０ｂ…裏面、１２…バンプ、１４…再配線、２０…基板（基体）、３０，３２…配線、Ｅ，Ｅα，Ｅβ，Ｅγ…電極群、Ｅ１ａ，Ｅ１ｂ…電極（第１電極）、Ｅ２…電極（第２電極）、Ｈａ，Ｈｂ…層間ビア、Ｋａ，Ｋｂ…線路、Ｍ…メッシュ状導体パターン、Ｓ…検査端子群、Ｓ１ａ，Ｓ１ｂ…検査端子（第１検査端子）、Ｓ２ａ，Ｓ２ｂ…検査端子（第２検査端子）。
【図１】
2009267269.tif 000003
【図２】
2009267269.tif 000004
【図３】
2009267269.tif 000005
【図４】
2009267269.tif 000006
【図５】
2009267269.tif 000007
【図６】
2009267269.tif 000008