(57)【要約】【課題】コストを抑えつつ、外部同期信号と内部同期信号との同期スピードを早くすることができるＰＬＬ装置、映像同期制御装置及び表示装置を提供する。【解決手段】位相差比較部１１が外部同期信号とフィードバックされて入力される内部同期信号との位相差を検出する。位相差判定部１２は、検出された位相差が所定のしきい値以上であるか否か又は所定のしきい値未満であるか否かを判定する。ＶＣＸＯ１８は、位相差判定部１２の判定結果に応じて、フィードバックされる出力信号の周波数を可変する。【選択図】図１
2009130429.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される外部同期信号とフィードバックされて入力される内部同期信号との位相差を検出する検出手段と、
前記検出手段により検出された位相差が所定のしきい値以上であるか否か又は所定のしきい値未満であるか否かを判定する判定手段と、
前記判定手段による判定結果に応じて、前記内部同期信号としてフィードバックされる出力信号の周波数を可変する発振手段と
を備えることを特徴とするＰＬＬ装置。
【請求項２】
外部から入力される外部同期信号とフィードバックされて入力される内部同期信号との位相差を検出する検出手段と、
前記検出手段により検出された位相差が所定のしきい値以上であるか否か又は所定のしきい値未満であるか否かを判定する判定手段と、
前記外部同期信号に対して、前記検出手段により検出された位相差よりも大きい位相差を有する位相差信号を生成する生成手段と、
前記検出手段により検出された位相差が所定のしきい値未満であると判定された場合には、前記検出手段により検出された位相差に相当する期間、前記内部同期信号としてフィードバックされる出力信号の周波数を可変し、前記検出手段により検出された位相差が所定のしきい値以上であると判定された場合には、前記生成手段により生成される位相差信号が有する位相差に相当する期間、前記内部同期信号としてフィードバックされる出力信号の周波数を可変する発振手段と
を備えることを特徴とするＰＬＬ装置。
【請求項３】
映像信号から水平同期信号を抽出する抽出手段と、
抽出された水平同期信号とフィードバックされて入力される内部同期信号との位相差を検出する検出手段と、
前記検出手段により検出された位相差が所定のしきい値以上であるか否か又は所定のしきい値未満であるか否かを判定する判定手段と、
前記判定手段による判定結果に応じて、前記内部同期信号としてフィードバックされる出力信号の周波数を可変する発振手段と
を備えることを特徴とする映像同期制御装置。
【請求項４】
映像信号から水平同期信号を抽出する抽出手段と、
抽出された水平同期信号とフィードバックされて入力される内部同期信号との位相差を検出する検出手段と、
前記検出手段により検出された位相差が所定のしきい値以上であるか否か又は所定のしきい値未満であるか否かを判定する判定手段と、
前記水平同期信号に対して、前記検出手段により検出された位相差よりも大きい位相差を有する位相差信号を生成する生成手段と、
前記検出手段により検出された位相差が所定のしきい値未満であると判定された場合には、前記検出手段により検出された位相差に相当する期間、前記内部同期信号としてフィードバックされる出力信号の周波数を可変し、前記検出手段により検出された位相差が所定のしきい値以上であると判定された場合には、前記生成手段により生成される位相差信号が有する位相差に相当する期間、前記内部同期信号としてフィードバックされる出力信号の周波数を可変する発振手段と
を備えることを特徴とする映像同期制御装置。
【請求項５】
請求項３又は４のいずれかに記載の映像同期制御装置を備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部同期信号と内部同期信号とを同期させるＰＬＬ装置、映像同期制御装置及び表示装置に関する。
【背景技術】
【０００２】
従来より、外部同期信号と内部同期信号とを同期させるＰＬＬ（フェーズロックループ）装置は知られている（例えば、特許文献１及び特許文献２参照）。
【０００３】
特許文献１のＰＬＬ装置は、基準信号と分周信号との位相差をカウントし、カウント値がしきい値を超えた場合に、カウント値に基づいて位相差がゼロになるように分周信号の位相を強制的にシフトし、位相差がゼロの状態からＰＬＬフィードバック制御を開始する。
【０００４】
特許文献２のＰＬＬ装置は、基準信号と分周信号との位相差が一定以上の大きさになった場合に、分周動作を停止し、次の分周信号が到来したときに、分周動作を再開し、基準信号と分周信号とを同期させる。
【特許文献１】特開２００６−１８６５０２号公報
【特許文献２】特開平５−２５２５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来のＰＬＬ装置では、位相差がゼロになるように分周信号の位相を強制的にシフトしたり、又は分周動作の停止・再開を実行することによって、基準信号と分周信号とを同期スピードを早くしているが、位相の強制シフトや分周動作の停止・再開のために、余分な回路等を必要としており、コストがかかる。
【０００６】
本発明は、コストを抑えつつ、外部同期信号と内部同期信号との同期スピードを早くすることができるＰＬＬ装置、映像同期制御装置及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明では、検出手段が外部同期信号（又は水平同期信号）とフィードバックされて入力される内部同期信号との位相差を検出し、判定手段が検出された位相差が所定のしきい値以上であるか否かを判定する。発振手段は、前記判定手段による判定結果に応じて、前記内部同期信号としてフィードバックされる出力信号の周波数を可変する。
【発明の効果】
【０００８】
本発明によれば、コストを抑えつつ、外部同期信号と内部同期信号との同期スピードを早くすることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１０】
図１は、本発明の実施の形態に係るＰＬＬ回路の構成を示す図である。
【００１１】
図１において、ＰＬＬ回路１は、位相比較部１１（検出手段）、位相差判定部１２（判定手段）、しきい値設定部１３、位相差生成部１４（生成手段）、位相差幅設定部１５、切替部１６、アクティブループフィルタ１７、ＶＣＸＯ（Voltage Controlled Xtal Osillator; 電圧制御可変水晶発振器）１８（発振手段）、及び分周器１９を備えている。
【００１２】
位相比較部１１は、外部同期信号と内部同期信号としての分周信号との位相比較を行い、位相差信号を生成して、位相差判定部１２、位相差生成部１４及び切替部１６に出力する。外部同期信号は、例えば、映像信号に含まれる水平同期信号（Hsync）である。
【００１３】
しきい値設定部１３は、外部同期信号と内部同期信号との位相差と比較するためのしきい値を設定する。しきい値設定部１３で設定されるしきい値は、不図示の操作部を介して変更可能である。この場合、しきい値設定部１３はしきい値を変更する変更手段として機能する。これにより、ユーザ所望のしきい値を設定することができる。
【００１４】
位相差判定部１２は、位相比較部１１から位相差信号を入力し、しきい値設定部１３からしきい値を入力し、位相差信号が示す外部同期信号と内部同期信号との位相差がしきい値設定部１３で設定されたしきい値以上であるか否か又はしきい値未満であるか否かを判定する。また、位相差判定部１２は、その判定結果を示す信号を切替部１６に出力する。
【００１５】
位相差幅設定部１５は、位相差生成部１４で生成される位相差信号の位相差の幅（即ち位相差の大きさ）を設定する。位相差幅設定部１５で設定される位相差の幅の値を位相差幅設定値という。また、位相差幅設定値は、不図示の操作部を介して変更可能である。この場合、位相差幅設定部１５は、位相差生成部１４で生成される位相差信号の位相差の幅（即ち位相差の大きさ）を変更する変更手段として機能する。これにより、ユーザ所望の位相差を有する位相差信号を生成することができる。また、位相差幅設定部１５は、位相差生成部１４で生成される位相差信号の位相差の幅（即ち位相差の大きさ）を外部同期信号の周期に依存させずに変更可能である。
【００１６】
位相差生成部１４は、位相差幅設定部１５で設定された位相差幅設定値に応じて、位相差信号を生成し、切替部１６に出力する。また、位相差生成部１４は、位相比較部１１からの位相差信号の出力タイミングに、自ら生成した位相差信号の出力タイミングを合わせる。
【００１７】
切替部１６は、位相比較部１１及び位相差生成部１４から位相差信号をそれぞれ入力し、さらに位相差判定部１２から判定結果を示す信号を入力する。そして、切替部１６は、位相差判定部１２からの判定結果を示す信号に基づいて、アクティブループフィルタ１７に出力する位相差信号を、位相比較部１１から出力された位相差信号及び位相差生成部１４から出力された位相差信号のいずれか一方に切り替える。
【００１８】
アクティブループフィルタ１７は、切替部１６から位相差信号を入力し、その位相差信号を平滑化して制御電圧を生成する。ＶＣＸＯ１８は、アクティブループフィルタ１７で生成された制御電圧に応じて発振周波数を変化させて、外部同期信号の周波数を逓倍化した出力信号、即ちクロック変調された出力信号を発振する。分周器１９は、フィードバックされた出力信号を分周して、内部同期信号としての分周信号を生成し、位相差比較部１１に出力する。
【００１９】
次に、外部同期信号と内部同期信号との位相差がしきい値未満である場合のＰＬＬ回路１の動作を説明する。
【００２０】
まず、位相比較部１１から位相差信号が出力されると、位相差判定部１２が位相差信号が示す位相差がしきい値設定部１３で設定されたしきい値以上か否かを判定する。この場合、外部同期信号と内部同期信号との位相差がしきい値未満であるので、位相差判定部１２は、位相差がしきい値未満である判定結果を示す信号を切替部１６に出力する。
【００２１】
切替部１６は、位相差判定部１２から入力する位相差がしきい値未満である判定結果を示す信号に基づいて、アクティブループフィルタ１７に出力する位相差信号を、位相比較部１１から出力された位相差信号に切り替え、当該位相差信号をアクティブループフィルタ１７に出力する。アクティブループフィルタ１７は、その位相差信号を平滑化して制御電圧を生成し、ＶＣＸＯ１８は、制御電圧に応じて発振周波数を変化させて、位相差に相当する期間、クロック変調された出力信号を発振する。分周器１９は、フィードバックされた出力信号を分周して、内部同期信号としての分周信号を生成し、位相差比較部１１に出力する。
【００２２】
以上の一連の処理は、外部同期信号と内部同期信号とが同期（ロック）するまで、繰り返し実行される。
【００２３】
図２は、外部同期信号と内部同期信号との位相差がしきい値未満である場合の外部同期信号、内部同期信号、位相差信号、ＶＣＸＯのクロック変調期間、及びしきい値との関係を示すタイミングチャートである。
【００２４】
同図に示すように、外部同期信号と内部同期信号との位相差が、しきい値設定部１３で設定されたしきい値未満であり、且つ当該位相差が正であり、水平同期期間（１Ｈ）の前半期間（０．５Ｈ）に収まる場合には、ＶＣＸＯ１８は、位相差に相当する期間だけ、発振周波数を高く変化させて、即ち、クロック周波数を高くして出力信号を発振する。この出力信号はフィードバックされて、分周器１９を介して内部同期信号として位相比較部１１に入力されるので、図２に示すように、外部同期信号と内部同期信号との位相差は徐々に減少し、最終的に、外部同期信号と内部同期信号とが同期する。
【００２５】
図３は、外部同期信号と内部同期信号との位相差がしきい値未満である場合の外部同期信号、内部同期信号、位相差信号、ＶＣＸＯのクロック変調期間、及びしきい値との関係を示すタイミングチャートである。
【００２６】
同図に示すように、外部同期信号と内部同期信号との位相差が、しきい値設定部１３で設定されたしきい値未満であり、且つ当該位相差が負であり、水平同期期間（１Ｈ）の後半期間（０．５Ｈ）に収まる場合には、ＶＣＸＯ１８は、位相差に相当する期間だけ、発振周波数を低く変化させて、即ち、クロック周波数を低くして出力信号を発振する。これにより、外部同期信号と内部同期信号との位相差は徐々に減少し、最終的に、外部同期信号と内部同期信号とが同期する。
【００２７】
次に、外部同期信号と内部同期信号との位相差がしきい値以上である場合のＰＬＬ回路１の動作を説明する。
【００２８】
まず、位相比較部１１から位相差信号が出力されると、位相差判定部１２が位相差信号が示す位相差がしきい値設定部１３で設定されたしきい値以上か否かを判定する。この場合、外部同期信号と内部同期信号との位相差がしきい値以上であるので、位相差判定部１２は、位相差がしきい値以上である判定結果を示す信号を切替部１６に出力する。
【００２９】
切替部１６は、位相差判定部１２から入力する位相差がしきい値以上である判定結果を示す信号に基づいて、アクティブループフィルタ１７に出力する位相差信号を、位相差生成部１４から出力された位相差信号に切り替え、当該位相差信号をアクティブループフィルタ１７に出力する。アクティブループフィルタ１７は、その位相差信号を平滑化して制御電圧を生成し、ＶＣＸＯ１８は、制御電圧に応じて発振周波数を変化させて、現在の外部同期信号と内部同期信号との位相差（即ち、位相比較部１１から出力された位相差信号の位相差）に相当する期間を超える期間、換言すれば、位相差生成部１４から出力された位相差信号の位相差に相当する期間、クロック変調された出力信号を発振する。分周器１９は、フィードバックされた出力信号を分周して、内部同期信号としての分周信号を生成し、位相差比較部１１に出力する。
【００３０】
以上の一連の処理は、外部同期信号と内部同期信号との位相差がしきい値未満になるまで、繰り返し実行される。外部同期信号と内部同期信号との位相差がしきい値未満になると、上述した外部同期信号と内部同期信号との位相差がしきい値以上である場合のＰＬＬ回路１の動作に移行する。
【００３１】
図４は、外部同期信号と内部同期信号との位相差がしきい値以上である場合の外部同期信号、内部同期信号、位相差信号、ＶＣＸＯのクロック変調期間、及びしきい値との関係を示すタイミングチャートである。
【００３２】
同図に示すように、外部同期信号と内部同期信号との位相差が、しきい値設定部１３で設定されたしきい値以上であり、且つ当該位相差が正であり、水平同期期間（１Ｈ）の前半期間（０．５Ｈ）に収まる場合には、ＶＣＸＯ１８は、位相比較部１１から出力された位相差信号の位相差に相当する期間を超える期間、具体的には、位相差生成部１４から出力された位相差信号の位相差に相当する期間、発振周波数を高く変化させて、即ち、クロック周波数を高くして出力信号を発振する。この出力信号はフィードバックされて、分周器１９を介して内部同期信号として位相比較部１１に入力されるので、外部同期信号と内部同期信号との位相差がしきい値以上の場合は、外部同期信号と内部同期信号との位相差がしきい値未満の場合よりも、外部同期信号と内部同期信号との位相差は早く減少する。
【００３３】
図５は、外部同期信号と内部同期信号との位相差がしきい値以上である場合の外部同期信号、内部同期信号、位相差信号、ＶＣＸＯのクロック変調期間、及びしきい値との関係を示すタイミングチャートである。
【００３４】
同図に示すように、外部同期信号と内部同期信号との位相差が、しきい値設定部１３で設定されたしきい値以上であり、且つ当該位相差が負であり、水平同期期間（１Ｈ）の後半期間（０．５Ｈ）に収まる場合には、ＶＣＸＯ１８は、位相比較部１１から出力された位相差信号の位相差に相当する期間を超える期間、具体的には、位相差生成部１４から出力された位相差信号の位相差に相当する期間、発振周波数を低く変化させて、即ち、クロック周波数を低くして出力信号を発振する。この出力信号はフィードバックされて、分周器１９を介して内部同期信号として位相比較部１１に入力されるので、外部同期信号と内部同期信号との位相差がしきい値以上の場合は、外部同期信号と内部同期信号との位相差がしきい値未満の場合よりも、外部同期信号と内部同期信号との位相差は早く減少する。
【００３５】
このように、外部同期信号と内部同期信号との位相差がしきい値以上の場合は、外部同期信号と内部同期信号との位相差がしきい値未満の場合よりも、ＶＣＸＯ１８のクロック変調の期間が長くなる、即ち、内部同期信号としてフィードバックされる出力信号の周波数が可変される期間が長くなるので、外部同期信号と内部同期信号との位相差がしきい値以上の状態を、外部同期信号と内部同期信号との位相差がしきい値未満の状態に早期に移行することができ、コストを抑制しつつ、外部同期信号と内部同期信号との同期スピードを早くすることができる。これにより、映像信号の切り替わり時に映像信号の乱れが軽減される、即ち、映像信号の切り替わりがスムーズになる。
【００３６】
図４、５の例では、位相差生成部１４の位相差信号の１クロックは、１個分の水平同期期間（１Ｈ）に含まれているが、位相差幅設定部１５で位相差生成部１４から出力される位相差信号の位相差の幅（大きさ）、即ち位相差幅設定値を１個分の水平同期期間（１Ｈ）以上の長さに設定してもよい。これにより、水平同期信号の周期に依存させずに、ユーザ所望の位相差を有する位相差信号を生成することができる。また、ＶＣＸＯ１８のクロック変調の期間を更に長くすることができるので、外部同期信号と内部同期信号との位相差がしきい値以上の状態を、外部同期信号と内部同期信号との位相差がしきい値未満の状態に早期に移行することができ、外部同期信号と内部同期信号との同期スピードを早くすることができる。
【００３７】
また、不図示の操作部を介してしきい値設定部１３で設定されるしきい値をより小さく変更すると、外部同期信号と内部同期信号との位相差がしきい値以上の状態が増加するので、ＶＣＸＯ１８のクロック変調の期間が長くなる。結果として、外部同期信号と内部同期信号との同期スピードを早くすることができる。
【００３８】
次に、ＰＬＬ回路１を適用した表示装置２について説明する。
【００３９】
図６は、表示装置２の概略構成を示す図である。
【００４０】
表示装置２は、映像同期制御装置３１、液晶パネル等の表示部３２、及びフレームメモリ３３を備える。映像同期制御装置３１は、映像同期制御としてスキャンコンバータ機能を有し、例えば、ＲＧＢ映像信号（水平走査周波数：１５．７５ＫＨｚ、垂直走査周波数：６０Ｈｚ）をＶＧＡ準拠の映像信号（水平走査周波数：３１．５ＫＨｚ、垂直走査周波数：６０Ｈｚ）に周波数変換する。具体的には、画面の水平走査線を２倍に変換（アップスキャンコンバート）して、テレビ画面をパソコン画面に変換させる処理を行う。
【００４１】
映像同期制御装置３１は、映像同期信号抽出部３５（抽出手段）、垂直同期信号分離部３６、水平同期信号分離部３７（抽出手段）、及びＰＬＬ回路１を備えている。映像同期信号抽出部３５は、受信した映像信号から水平・垂直が混合された映像同期信号を抽出する。垂直同期信号分離部３６は、映像同期信号から垂直同期信号Ｖsyncを分離して出力する。水平同期信号分離部３７は、映像同期信号から水平同期信号Ｈsyncを分離して出力する。ＰＬＬ回路１は、水平同期信号Ｈsync（１５．７５ＫＨｚ）を外部同期信号とみなして、入力した水平同期信号Ｈsyncの２倍の周波数をもつ水平同期信号Ｈsync（３１．５ＫＨｚ）を生成し出力する。
【００４２】
垂直同期信号分離部３６で分離された垂直同期信号Ｖsyncは、表示部３２へ送信され、ＰＬＬ回路１から出力された水平同期信号Ｈsync（３１．５ＫＨｚ）は、フレームメモリ３３や表示部３２などに送信される。
【００４３】
このように、ＰＬＬ回路１を表示装置２に適用することにより、映像信号の切替等で水平同期信号Ｈsyncが変動する要因を多く含む表示装置も、水平同期信号（外部同期信号）と内部同期信号との同期スピードを早くすることができる。これにより、映像信号の切り替わり時に映像信号の乱れが軽減される、即ち、映像信号の切り替わりがスムーズになる。また、高速に安定したＰＬＬフィードバック制御を行うことが可能になり、画質劣化を抑制することが可能になる。
【００４４】
ＰＬＬ回路１は映像信号の切り替え機能のある表示装置であれば、どのようなものにも対応可能である。例えば、ＰＬＬ回路１は、車両に搭載されるナビゲーション装置、ポータブルＤＶＤ装置、テレビ、又は携帯電話などに適用できる。
【００４５】
なお、本発明は、上述した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変形して実施することが可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態に係るＰＬＬ回路の構成を示す図である。
【図２】外部同期信号と内部同期信号との位相差がしきい値未満である場合の外部同期信号、内部同期信号、位相差信号、ＶＣＸＯのクロック変調期間、及びしきい値との関係を示すタイミングチャートである。
【図３】外部同期信号と内部同期信号との位相差がしきい値未満である場合の外部同期信号、内部同期信号、位相差信号、ＶＣＸＯのクロック変調期間、及びしきい値との関係を示すタイミングチャートである。
【図４】外部同期信号と内部同期信号との位相差がしきい値以上である場合の外部同期信号、内部同期信号、位相差信号、ＶＣＸＯのクロック変調期間、及びしきい値との関係を示すタイミングチャートである。
【図５】外部同期信号と内部同期信号との位相差がしきい値以上である場合の外部同期信号、内部同期信号、位相差信号、ＶＣＸＯのクロック変調期間、及びしきい値との関係を示すタイミングチャートである。
【図６】表示装置２の概略構成を示す図である。
【符号の説明】
【００４７】
１  ＰＬＬ回路
２  表示装置
１１  位相比較部
１２  位相差判定部
１３  しきい値設定部
１４  位相差生成部
１５  位相差幅設定部
１６  切替部
１７  アクティブループフィルタ
１８  ＶＣＸＯ（Voltage Controlled Xtal Osillator; 電圧制御可変水晶発振器）
１９  分周器
３１  映像同期制御装置
３５  映像同期信号抽出部
３６  垂直同期信号分離部
３７  水平同期信号分離部
【図１】
2009130429.tif 000003
【図２】
2009130429.tif 000004
【図３】
2009130429.tif 000005
【図４】
2009130429.tif 000006
【図５】
2009130429.tif 000007
【図６】
2009130429.tif 000008