(57)【要約】【課題】明るさに応じてカウンタ処理回路のカラム合計消費電流が行毎に変動することに起因する電流変動や電流増加を抑える。【解決手段】行列状に配列された複数の単位画素２０からの信号を列毎に並列に読み出すカラム処理回路１３として、ＡＤ変換機能を有するカラム処理回路を用いたＣＭＯＳイメージセンサにおいて、ＡＤ変換部を構成するカウンタ１３２として先カウントと後カウントの２つのカウント機能を持つカウンタを用い、切り替え回路１３５による先カウントと後カウントの切り替えを入力信号の信号レベルに応じて適応的に行う、具体的には、信号レベルが所定の基準レベルよりも低い、相対的に暗いシーンでは先カウントを、信号レベルが所定の基準レベルよりも高い、相対的に明るいシーンでは後カウントを選択するようにする。【選択図】図５
2009206709.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡＤ変換部を有するカラム処理回路とを備え、
前記ＡＤ変換部は、
前記アナログ信号と傾斜状の参照電圧とを比較し、前記アナログ信号と前記参照電圧とが交差するタイミングで出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、前記コンパレータの出力が反転したタイミング以降にカウント動作を行う第２のカウント機能とを有するカウンタと、
前記カウンタの機能を前記アナログ信号の信号レベルに応じて前記第１のカウント機能または前記第２のカウント機能に切り替える制御部とを有する
ことを特徴とする固体撮像装置。
【請求項２】
前記制御部は、前記アナログ信号をＡＤ変換する際の前記カウンタのカウント動作期間が短くなるように前記第１のカウント機能と前記第２のカウント機能とを切り替える
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記制御部は、前記アナログ信号の信号レベルが所定の基準レベルよりも低いときは前記第１のカウント機能に、前記アナログ信号の信号レベルが前記基準レベルよりも高いときは前記第２のカウント機能に切り替える
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記画素アレイ部の画素行毎に前記カウンタから出力されるディジタル値の行平均値を算出し、当該行平均値を基に次の画素行のＡＤ変換での前記カウンタの機能を前記第１のカウント機能または前記第２のカウント機能に切り替える信号処理回路を備える
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記信号処理回路は、前記カウンタの機能を前記行平均値が前記ＡＤ変換部の出力レンジ内の判定閾値よりも下のときに前記第１のカウント機能に、当該判定閾値よりも上のときに前記第２のカウント機能に切り替える
ことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
カラーフィルタを搭載した場合において、
前記信号処理回路は、前記カラーフィルタの色配列に応じて色毎に前記行平均値を算出し、前記カウンタの色毎のカウント動作に対して前記第１のカウント機能と前記第２のカウント機能との切り替えを行う
ことを特徴とする請求項４記載の固体撮像装置。
【請求項７】
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡＤ変換部を有するカラム処理回路とを備え、
前記ＡＤ変換部は、
前記アナログ信号と傾斜状の参照電圧とを比較し、前記アナログ信号と前記参照電圧とが交差するタイミングで出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、前記コンパレータの出力が反転したタイミング以降にカウント動作を行う第２のカウント機能とを有するカウンタとを有する固体撮像装置の駆動方法であって、
前記カウンタの機能を前記アナログ信号の信号レベルに応じて前記第１のカウント機能または前記第２のカウント機能に切り替える
ことを特徴とする固体撮像装置の駆動方法。
【請求項８】
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡＤ変換部を有するカラム処理回路とを備えた固体撮像装置と、
入射光を前記固体撮像装置の撮像面上に結像する光学系と
を具備する電子機器であって、
前記ＡＤ変換部は、
前記アナログ信号と傾斜状の参照電圧とを比較し、前記アナログ信号と前記参照電圧とが交差するタイミングで出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、前記コンパレータの出力が反転したタイミング以降にカウント動作を行う第２のカウント機能とを有するカウンタと、
前記カウンタの機能を前記アナログ信号の信号レベルに応じて前記第１のカウント機能または前記第２のカウント機能に切り替える制御部とを有する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
デジタルスチルカメラなど光を電気信号に変換して画像信号を出力する撮像装置において、その画像取込部（光電変換部）として用いられている固体撮像装置において、近年、画素数の増加や高フレームレート化に伴い、高速読み出しを実現する技術や低消費電力化を図る技術が必須の技術になっている。
【０００３】
固体撮像装置の一つであるＭＯＳ（ＣＭＯＳを含む）型イメージセンサは、ＣＭＯＳ集積回路と同様のプロセスで製造できる特徴を活かし、画素毎に電荷を電気信号に変換し、画素から読み出される電気信号を列毎、並列に処理することで読み出し速度を向上させることができる。その一方で、列毎に並列処理することで高速化は実現できるものの、並列処理するときに回路が消費する電流が局所的に集中することによる、電流増加や電流変動が懸念されている。
【０００４】
従来、行列状に配列された複数の画素からの信号を列毎に並列に読み出す読み出し回路として、列毎に画素信号をアナログ−ディジタル変換（以下、「ＡＤ変換」と記述する）する構成のものが知られている（例えば、特許文献１参照）。このＡＤ変換は、大まかには、次のようにして行われる（その詳細については後述する）。
【０００５】
先ず、垂直信号線に読み出されたアナログ電気信号Ｖｓｌを、列毎に配置されたコンパレータで参照電圧（ある傾きを持った線形に変化するスロープ波形）Ｖｓｌｏｐと比較すると同時に、コンパレータと同様に列毎に配置されたカウンタで一定周期のクロックに同期してカウント動作を開始する。その後、アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差し、コンパレータの出力が反転した時点でカウンタのカウント動作を停止する。そして、最終的なカウンタのカウント値が、アナログ電気信号Ｖｓｌの大きさに応じたディジタル信号となる。
【０００６】
【特許文献１】特開２００５−２７８１３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、カウンタの動作およびカウンタが消費する電流を図１６および図１７を用いて説明する。図１６に、撮像する対象がある程度明るいシーンでの状態を示す。明るさに応じて画素には信号が蓄積され、読み出し時、図１６に示すように、垂直信号線に読み出されたアナログ電気信号Ｖｓｌはリセットレベルよりも下がる。この信号変化量を読み出し回路がＡＤ変換する。
【０００８】
ここで、カウンタの消費電流は、カウンタがカウント動作している期間、即ち垂直信号線に読み出されるアナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差する時点まで発生する。そして、カウンタのカウント動作が停止した時点で消費する電流はほぼゼロになる。１回のＡＤ変換においてカウンタが消費する電流は図１６で示す瞬時電流の合計、即ち図中に網掛けで示す面積がそれにあたる。なお、図１６において、カウンタは画素のリセットレベルの読み出し時と信号レベルの読み出し時の２回動作し、その差分データを取り出す動作をしているが、これは一例であり、信号レベルのみの動作をする構成を取ることも可能である。
【０００９】
図１７に、撮像する対象が暗いシーンでのカウンタの動作状態を示す。このとき、垂直信号線に読み出されたアナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとはすぐに交差するためにカウンタの動作期間も短く、１回の読み出し動作で消費するカウンタの電流（図中に網掛けで示す瞬時電流の合計）は減少する。このように信号量に応じてカウンタの動作する期間が変動し、消費電流も信号に応じて変動してしまう。すなわち、１行に１回行われるＡＤ変換において全カラム合計の消費電流が行毎に変動し、入力信号が高いときにカウンタの消費電流は増加する。
【００１０】
図１８に、縦に白、黒、白、黒と変化する画像を撮ったときのカウンタの消費電流を示す。白を写している期間においてカウンタの消費電流は最大となり、黒を写している期間においては消費電流が最小となる。このように明るさに応じてカウンタのカラム合計消費電流は行毎に変動し、その変動は信号によって異なるためまったく無周期で電源を揺らすことになる。そして、その電源ゆれが読み出し回路に戻り、映像の劣化を引き起こすことがある。また、ＡＤ変換部に入力される信号がＡＤの入力レンジ上限に近いとき、カウンタの消費電流は増加してしまう。
【００１１】
そこで、本発明は、明るさに応じてカウンタ処理回路のカラム合計消費電流が行毎に変動することに起因する電流変動や電流増加を抑えることが可能な固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による固体撮像装置は、
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡＤ変換部を有するカラム処理回路とを備え、
前記ＡＤ変換部は、
前記アナログ信号と傾斜状の参照電圧とを比較し、前記アナログ信号と前記参照電圧とが交差するタイミングで出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、前記コンパレータの出力が反転したタイミング以降にカウント動作を行う第２のカウント機能とを有するカウンタと、
前記カウンタの機能を前記アナログ信号の信号レベルに応じて前記第１のカウント機能または前記第２のカウント機能に切り替える制御部とを有する
ことを特徴としている。
【００１３】
そして、上記構成の固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などの電子機器において、画像を取り込んだり、読み込んだりする画像取込部（光電変換部）として用いられる。
【００１４】
上記構成の固体撮像装置または当該固体撮像装置を用いた電子機器において、カウンタが第１のカウント機能と第２のカウント機能とを持つ。ここで、第１のカウント機能は、参照電圧の発生タイミングからコンパレータの出力が反転するタイミングするまでカウント動作を行うために、アナログ信号の信号レベルが小さいときの方が大きいときよりもカウント動作の期間が短くなる。一方、第２のカウント機能は、第１のカウント機能の場合と逆で、コンパレータの出力が反転したタイミング以降にカウント動作を行うために、アナログ信号の信号レベルが大きいときの方が小さいときよりもカウント動作の期間が短くなる。このことから、カウンタの機能をアナログ信号の信号レベルに応じて第１のカウント機能または第２のカウント機能に切り替えることで、ＡＤ変換する際のカウンタのカウント動作期間を短くできる。
【００１５】
本発明による固体撮像装置の駆動方法は、
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡＤ変換部を有するカラム処理回路とを備え、
前記ＡＤ変換部は、
前記アナログ信号と傾斜状の参照電圧とを比較し、前記アナログ信号と前記参照電圧とが交差するタイミングで出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、前記コンパレータの出力が反転したタイミング以降にカウント動作を行う第２のカウント機能とを有するカウンタとを有する固体撮像装置において、
前記カウンタの機能を前記アナログ信号の信号レベルに応じて前記第１のカウント機能または前記第２のカウント機能に切り替える
ことを特徴としている。
【００１６】
カウンタが第１のカウント機能と第２のカウント機能とを持つことで、これら機能を適宜切り替えて使うことができる。そして、これら２つのカウント機能は、アナログ信号の信号レベルに対するカウント動作期間の長短が逆になる。すなわち、第１のカウント機能では、アナログ信号の信号レベルが小さいときの方が大きいときよりもカウント動作の期間が短くなり、第２のカウント機能ではその逆、即ちアナログ信号の信号レベルが大きいときの方が小さいときよりもカウント動作の期間が短くなる。このことから、カウンタの機能をアナログ信号の信号レベルに応じて第１のカウント機能または第２のカウント機能に切り替えることで、ＡＤ変換する際のカウンタのカウント動作期間を短くできる。
【発明の効果】
【００１７】
本発明によれば、カウンタの機能をアナログ信号の信号レベルに応じて第１のカウント機能または第２のカウント機能に切り替えることで、ＡＤ変換する際のカウンタのカウント動作期間を短くできるためにカラム合計消費電流を低減でき、それに伴って明るさに応じたカラム合計消費電流の行毎の変動を抑えることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
［システム構成］
図１は、本発明が適用される固体撮像装置、例えばＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
【００２０】
図１に示すように、本適用例に係るＣＭＯＳイメージセンサ１０は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板上に集積された周辺回路部、即ち垂直走査回路１２、カラム処理回路１３、水平転送走査回路１４、参照電圧発生回路１５、出力アンプ１６、信号処理回路１７およびタイミング制御回路１８とを有する構成となっている。なお、信号処理回路１７については、チップ外に設けた構成を採ることも可能である。
【００２１】
画素アレイ部１１には、入射する可視光をその光量に応じた電荷量に光電変換する光電変換素子を含む図示せぬ単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。単位画素の具体的な構成については後述する。
【００２２】
画素アレイ部１１にはさらに、行列状の画素配列に対して、行ごとに画素駆動線ＤＬが行方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線ＶＬが列方向（画素列の画素の配列方向）に沿って形成されている。図１では、画素駆動線ＤＬについて１本として図示しているが、１本に限られるものではない。画素駆動線ＤＬの一端は、垂直走査回路１２の各行に対応した出力端に接続されている。
【００２３】
垂直走査回路１２は、シフトレジスタやアドレスデコーダなどによって構成され、その具体的な構成については図示を省略するが、信号を読み出す単位画素について行単位で順に選択走査を行うための読み出し走査系と、当該読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して当該読み出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃き出し走査を行うための掃き出し走査系とを有する構成となっている。
【００２４】
この掃き出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００２５】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
【００２６】
垂直走査回路１２によって選択走査された画素行の各単位画素から出力される信号（アナログ電気信号）は、垂直信号線ＶＬの各々を通してカラム処理回路１３に供給される。カラム処理回路１３は、画素アレイ部１１の画素列ごとに、選択行の各画素２０から出力されるアナログ電気信号をディジタル信号に変換しつつ読み出すＡＤ変換機能を有する読み出し回路である。このカラム処理回路１３の詳細な回路構成および回路動作については後述する。
【００２７】
水平転送走査回路１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理回路１３の各列の回路部分を順番に選択する。この水平転送走査回路１４による選択走査により、カラム処理回路１３で画素列毎にディジタル化された画素信号が順番に水平信号線ＨＬに読み出された後、出力アンプ１６を介して信号処理回路１７に供給される。
【００２８】
参照電圧発生回路１５は、カラム処理回路１３でＡＤ変換する際に用いられる参照電圧Ｖｓｌｏｐ、より具体的には、ある傾斜を持った線形に変化する傾斜状波形（ＲＡＭＰ波形）の参照電圧Ｖｓｌｏｐを発生する。
【００２９】
信号処理回路１７は、水平転送走査回路１４による選択走査により、カラム処理回路１３から水平信号線ＨＬおよび出力アンプ１６を経由して供給される画素信号に対して種々の信号処理を施して出力する。この信号処理回路１７での具体的な信号処理としては、例えば、黒レベル調整、列毎のばらつきの補正、色関係処理などが考えられる。ただし、これらの信号処理は一例に過ぎない。
【００３０】
タイミング制御回路１８は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、マスタークロックＭＣＫ等の基準信号に基づいて、垂直走査回路１２、カラム処理回路１３、水平転送走査回路１４および参照電圧発生回路１５などの回路動作のタイミング制御を行うとともに、カラム処理回路１３でＡＤ変換の際に用いる一定周期のクロックＣＬＫを生成する。
【００３１】
（単位画素の回路構成）
図２は、単位画素２０の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素２０は、光電変換素子、例えばフォトダイオード２１と、例えば転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタとを有する構成となっている。
【００３２】
ここでは、４つのトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示した転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３３】
この単位画素２０に対して、画素駆動線ＤＬとして、例えば、転送線ＤＬ１、リセット線ＤＬ２および選択線ＤＬ３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線ＤＬ１、リセット線ＤＬ２および選択線ＤＬ３の各一端は、図１に示す垂直走査回路１２の各画素行に対応した各出力端に、画素行単位で接続されている。
【００３４】
フォトダイオード２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。増幅トランジスタ２４のゲート電極と電気的に繋がったノード２６をＦＤ（フローティングディフュージョン）部と呼ぶ。
【００３５】
転送トランジスタ２２は、フォトダイオード２１のカソード電極とＦＤ部２６との間に接続され、高レベル（例えば、電源電位ＶＤ）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスＶｔが転送線ＤＬ１を介してゲート電極に与えられることによってオン状態となり、フォトダイオード２１で光電変換された光電荷をＦＤ部２６に転送する。
【００３６】
リセットトランジスタ２３は、ドレイン電極が電源電位ＶＤの電源線ＰＬに、ソース電極がＦＤ部２６にそれぞれ接続され、ＨｉｇｈアクティブのリセットパルスＶｒがリセット線ＤＬ２を介してゲート電極に与えられることによってオン状態となり、フォトダイオード２１からＦＤ部２６への信号電荷の転送に先立って、ＦＤ部２６の電荷を電源線ＰＬに捨てることによって当該ＦＤ部２６をリセットする。
【００３７】
増幅トランジスタ２４は、ゲート電極がＦＤ部２６に、ドレイン電極が電源線ＰＬにそれぞれ接続され、リセットトランジスタ２３によってリセットした後のＦＤ部２６の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力し、さらに転送トランジスタ２２によって信号電荷を転送した後のＦＤ部２６の電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。
【００３８】
選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線ＶＬにそれぞれ接続され、Ｈｉｇｈアクティブの選択パルスＶｓが選択線ＤＬ３を介してゲート電極に与えられることによってオン状態となり、単位画素２０を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線ＶＬに中継する。なお、選択トランジスタ２５については、電源線ＰＬと増幅トランジスタ２４のドレイン電極との間に接続した回路構成を採ることも可能である。
【００３９】
上記構成の単位画素２０において、電荷を電気信号に変換する増幅トランジスタ２４を有し、列毎に垂直信号線ＶＬと基準電位ノード（例えば、グランド）との間に接続された電流源１９を持つことで、画素に蓄積された電荷が電気信号として垂直信号線ＶＬに読み出される。
【００４０】
なお、単位画素２０としては、上記構成の４つのトランジスタ２２〜２５からなる画素構成のものに限られるものではなく、例えば、増幅トランジスタ２４と選択トランジスタ２５とを兼用した３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。すなわち、画素に蓄積された電荷を電気信号として列毎に共通な垂直信号線ＶＬに出力可能な構成のものであれば良い。
【００４１】
（カラム処理回路）
図１に戻り、ＡＤ変換機能を持つカラム処理回路１３の具体的な回路構成について説明する。図１に示すように、カラム処理回路１３は、各々画素アレイ部１１の画素列毎に配置されたコンパレータ１３１、カウンタ１３２およびラッチ１３３を有する回路構成となっている。
【００４２】
コンパレータ１３１は、単位画素２０から垂直信号線ＶＬに読み出されるアナログ電気信号Ｖｓｌを一方の入力、参照電圧発生回路１５で発生される傾斜状波形の参照電圧Ｖｓｌｏｐを他方の入力として両入力を比較し、アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングで出力が反転する。具体的には、コンパレータ１３１は、例えば、参照電圧Ｖｓｌｏｐに対してアナログ電気信号Ｖｓｌが低いときに“Ｈ”レベルを出力し、アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングで“Ｌ”レベルに反転する。なお、参照電圧発生回路１５は、タイミング制御回路１８によるタイミング制御の下に、傾斜状波形の参照電圧Ｖｓｌｏｐの発生を開始する。
【００４３】
カウンタ１３２は、タイミング制御回路１８によるタイミング制御の下に、参照電圧発生回路１５が参照電圧Ｖｓｌｏｐを発生すると同時に、タイミング制御回路１８から与えられる一定周期のクロックＣＬＫに同期してカウント動作を開始する。そして、カウンタ１３２は、アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングで、コンパレータ１３１の出力の反転を受けてカウント動作を停止する。
【００４４】
一例として、カウンタ１３２の入力側には、図３に示すように、ゲート回路１３４が設けられている。このゲート回路１３４は、コンパレータ１３１の出力が“Ｈ”レベルの期間においてゲート開となって、タイミング制御回路１８から与えられるクロックＣＬＫをカウンタ１３２に供給する。これにより、カウンタ１３２は、参照電圧Ｖｓｌｏｐの発生タイミングからアナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングまでの期間に亘ってクロックＣＬＫに同期してカウント動作を行う。
【００４５】
カウンタ１３２は、そのカウント値が参照電圧Ｖｓｌｏｐのある電位と一対一の対応をとりながら変化することで、アナログ電気信号Ｖｓｌをディジタル信号に変換する。すなわち、参照電圧Ｖｓｌｏｐの変化は、電圧の変化を時間の変化に変換するためのものであり、その時間をカウンタ１３２によって一定周期のクロックＣＬＫに同期してカウントすることでディジタル値に変換する。
【００４６】
以上から明らかなように、コンパレータ１３１は、アナログ電気信号Ｖｓｌと傾斜状波形の参照電圧Ｖｓｌｏｐとを比較することで、アナログ電気信号Ｖｓｌの大きさに対応した時間軸方向に大きさ（時間情報／パルス幅）を持つ比較結果を出力する。また、カウンタ１３２は、傾斜状波形の参照電圧Ｖｓｌｏｐが発生するタイミングからアナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングまでの期間に亘って一定周期のクロックＣＬＫに同期してカウント動作を行うことで、そのカウント値をアナログ電気信号Ｖｓｌの大きさに応じたディジタル信号として出力する。
【００４７】
すなわち、コンパレータ１３１およびカウンタ１３２は、アナログ電気信号Ｖｓｌをディジタル信号に変換するＡＤ変換部（ＡＤ変換器）を構成している。そして、カウンタ１３２のカウント値、即ちアナログ電気信号Ｖｓｌの大きさに応じたディジタル値は、タイミング制御回路１８によるタイミング制御の下に、ラッチ１３３に保持される。ラッチ１３３に保持された一行分のディジタル値は、水平転送走査回路１４による選択走査によって順番に水平信号線ＨＬに読み出され、出力アンプ１６を経由して信号処理回路１７に供給される。
【００４８】
［本実施形態の特徴部分］
上記構成のカラム処理回路１３において、本実施形態では、カウンタ１３２に次の２つのカウント機能を持たせることを特徴とする。２つのカウント機能の一つ目は、参照電圧Ｖｓｌｏｐの発生タイミングからコンパレータ１３１の出力が反転する（アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差する）タイミングまでの期間に亘ってクロックＣＬＫに同期してカウント動作を行う第１のカウント機能（以下、「先カウント」と呼ぶこととする）である。
【００４９】
２つのカウント機能の二つ目は、コンパレータ１３１の出力が反転したタイミングからカウンタ１３２がクロックＣＬＫに同期してカウント動作を行う第２のカウント機能（以下、「後カウント」と呼ぶこととする）である。具体的には、例えば図３に示す構成において、コンパレータ１３１の出力の反転を受けてゲート回路１３４がゲート開状態となってカウンタ１３２にクロックＣＬＫの供給を開始することで、カウンタ１３２がコンパレータ１３１の出力が反転したタイミングからクロックＣＬＫに同期してカウント動作を行うことになる。
【００５０】
例えば、先カウントの場合、カウンタ１３２はカウント動作開始前にカウント値がゼロに初期化されており、ゲート回路１３４によってクロックＣＬＫが伝達されると同時にアップカウントにてカウント動作を開始する。そして、コンパレータ１３１の出力が反転したタイミングで、カウンタ１３２はカウント動作を停止し、そのときのカウント値を保持することでＡＤ変換する。
【００５１】
図４に、カウンタ１３２の動作の一例を示す。図４の例では、３００クロック目にコンパレータ１３１の出力が反転し、そのときのカウント値を保持する。次に、後カウントの場合、カウンタ１３２のカウント値をカウント動作開始前にオール１、即ちカウンタ１３２のビット数が１０ビットなら１０２３に初期化する。そして、タイミング制御回路１８からクロックＣＬＫが供給され始めるが、初めゲート回路１３４がゲート閉状態にあることによってカウンタ１３２はカウント動作を停止している。
【００５２】
その後、コンパレータ１３１の出力の反転を受けてゲート回路１３４がゲート開状態となり、カウンタ１３２へのクロックＣＬＫの伝達を開始することで、当該クロックＣＬＫに同期してカウンタ１３２はカウント動作を開始する。ただし、このとき、カウンタ１３２はダウンカウントを行う。そして、クロックＣＬＫが１０２３クロックきた時点でカウント動作停止するので、カウンタ１３２のカウント値は３００となる。
【００５３】
本実施形態では、この先カウント、後カウントの両方を用いるようにする。ただし、カウント機能の構成はこの限りではない。例えば、後カウントにおいては、必ずしもダウンカウントにする必要はなく、アップカウントを行って、後の処理ブロック（例えば、信号処理回路１７）で最大値Ｍａｘからカウント値を減算する処理を行うことで、ダウンカウントの場合と同様なディジタル値を得ることができる。
【００５４】
アップカウントの場合の一例として、図４の場合を例に挙げると、後カウントをカウントアップ方式にするとカウンタ１３２のカウント値は７２３となり、後段で１０２３−７２３の減算処理を行うことでディジタル値として３００を得ることが可能である。
【００５５】
ただし、後カウントにおいてダウンカウントにした方が、カウント動作停止時のカウント値をそのままディジタルとして使え、アップカウントにした場合のように、後の処理ブロックで減算処理を行う必要がなくなるため、後の処理ブロックでの処理の軽減を図ることができる利点がある。
【００５６】
そして、本実施形態のポイントは、ＡＤ変換用のカウンタ１３２として、先カウントと後カウントの両方を切り替える機能を持つカウンタを用いるところにある。具体的には、図５に示すように、カウンタ１３２に入力されるクロックＣＬＫをコンパレータ１３１の出力によってマスクするが、コンパレータ１３１の出力を切り替え回路（ＳＥＬ）１３５によって正転、反転と切り替えて使うことで先カウント、後カウントの駆動切り替えを行う。
【００５７】
図５の回路構成において、ゲート回路１３４および切り替え回路１３５は、単位画素２０から出力されるアナログ電気信号Ｖｓｌの信号レベルに応じて、カウンタ１３２の機能を先カウント、後カウントに適宜切り替える制御部を構成している。この制御部の回路構成自体はこの限りではなく、先カウント、後カウントの切り替え機能を有する構成のものであればよい。
【００５８】
ここで、一般的に、ある画素に注目すると、注目画素に隣接する画素は注目画素に近いレベルの映像信号を出力する。もちろん、画像のエッジ部分等のように隣接する画素間で急激に映像信号のレベルが変化する場合はあるが、１画素単位で映像が白、黒と入れかわり変化する画はテストパターンでない限り発生はしない。本実施形態は、このような映像信号の特質を利用するものである。
【００５９】
図６に、コンパレータ１３１およびカウンタ１３２からなるＡＤ変換部の入力レンジに対して入力される信号が低いときのカウンタ１３２の動作を示す。図中、駆動Ａと書いているカウント動作は図４でいう先カウントの動作をし、駆動Ｂと書いているカウント動作は図４でいう後カウントの動作をする。
【００６０】
信号レベルが所定の基準レベルよりも低いときには、図６に示すように、先カウントである駆動Ａでは消費電流が少ないことは図１６で説明したとおりである。一方、信号レベルが所定の基準レベルよりも低いときに、後カウントである駆動Ｂの場合は、コンパレータ１３１の出力が反転してからのカウント動作となるので、カウント動作を行う期間が長い分だけ消費電流は増加する。
【００６１】
図７に、ＡＤ変換部の入力レンジに対して入力される信号が高いときのカウンタ１３２の動作を示す。この場合は、図６のときとは逆で、コンパレータ１３１の出力が反転するまでのカウント動作の期間が長くなるため、駆動Ａの方が駆動Ｂに対して消費電流が増加する。本実施形態では、この駆動Ａ、駆動Ｂの切り替えを入力信号（アナログ電気信号Ｖｓｌ）の信号レベルに応じて適応的に行うことで、カラム処理部１３、特にカウンタ１３２での消費電力の低減を図ることをポイントとしている。
【００６２】
上述したように、先カウントの場合は、信号レベルが所定の基準レベルよりも低い相対的に暗いシーンではカウンタ１３２の消費電流が減少し、信号レベルが所定の基準レベルよりも高い相対的に明るいシーンではカウンタ１３２の消費電流が増加する。逆に、後カウントの場合は、信号レベルが所定の基準レベルよりも低い相対的に暗いシーンではカウンタ１３２の消費電流が増加し、信号レベルが所定の基準レベルよりも高い相対的に明るいシーンではカウンタ１３２のカラム合計消費電流が減少する。
【００６３】
この点に鑑み、本実施形態においては、先カウントである駆動Ａと後カウントである駆動Ｂの切り替えを、単位画素２０から出力されるアナログ電気信号Ｖｓｌの信号レベルに応じて適応的に行う、具体的には、信号レベルが所定の基準レベルよりも低い、相対的に暗いシーンでは先カウントを、信号レベルが所定の基準レベルよりも高い、相対的に明るいシーンでは後カウントを選択するようにしている。
【００６４】
本実施形態のもうひとつのポイントを図８に示す。図８は、単位画素２０から得られるアナログ電気信号ＶｓｌをＡＤ変換した後のディジタル信号を処理する信号処理回路１７の構成の一例を示すブロック図である。
【００６５】
単位画素２０から得られるアナログ電気信号Ｖｓｌは、コンパレータ１３１、カウンタ１３２およびラッチ１３３からなるＡＤ変換部（ＡＤＣ）１３６でのＡＤ変換によってディジタル信号に変換される。その後、ディジタル信号は、水平信号線ＨＬおよび出力アンプ１６を通して図１に示す信号処理回路１７に入力される。
【００６６】
この信号処理回路１７１において、入力されたディジタル信号の行平均値を行平均値算出回路１７１で算出する。ここで、行平均は一行すべての画素の平均である必要はなく、図９に示すように、離散的に数ポイントの画素に限定して平均値を算出してもよい。これは、画像信号は縦横にある程度連続した信号を持つという特性を利用したものである。さらに、得られた行平均値がＡＤ変換部１３６の出力レンジに対して、例えばその半分よりも上か下かを駆動制御部１７２で判別する。
【００６７】
ここで、駆動制御部１７２で判別する閾値については、必ずしもＡＤ変換部１３６の出力レンジの半分である必要はない。図１０では、その判定閾値をＴＨと表している。行平均値がＡＤ変換部１３６の出力レンジの半分よりも上か下かの判定において、駆動制御部１７２は、判定閾値ＴＨよりも下ならば駆動Ａを選択、判定閾値ＴＨよりも上ならば駆動Ｂを選択するように制御を行う。
【００６８】
具体的には、駆動制御部１７２は、判定を行ったらその判定結果を次の行のＡＤ変換にフィードバックする。フィードバック先は図５の切り替え回路１３５になる。すなわち、駆動制御部１７２は、切り替え回路１３５の切り替え制御を行うことで駆動Ａまたは駆動Ｂを選択する。判定閾値ＴＨについては、ＡＤ変換部１３６の出力レンジの半分付近が望ましいが、消費電流が最小になるように調整することがさらに望ましい。
【００６９】
このように、行平均値の算出を行ってディジタル信号がいまＡＤ変換部１３６の出力レンジのどの程度にいるのかを判別し、次の行のＡＤ変換に対してフィードバック制御を行うことにより、カウンタ１３２の駆動形態としては常に最適な駆動Ａまたは駆動Ｂを選択することができる。
【００７０】
図１１は、あるパターンにおいて従来例に係るカウンタ制御の場合と本実施形態に係るカウンタ制御の場合の電流波形を比較した図である。フィードバック制御によってカウンタ１３２はフルカウントしなくなるため、判定閾値ＴＨをＡＤ変換部の出力レンジの半分付近閾値に設定することで電流変動は半分に抑えられ、さらに電流合計（電力）も低減できることがわかる。
【００７１】
以上では、行平均値の算出に当たって、白黒対応のＣＭＯＳイメージセンサの場合を例に挙げて説明したが、図１２に示すように、カラーフィルタを搭載したカラー対応のＣＭＯＳイメージセンサにおいては、平均値算出回路１７１Ｇ，１７１Ｒ，１７１ＢによってＧ（緑），Ｒ（赤），Ｂ（青）の色毎に行平均値を算出し、色毎の行平均値を基に次の行のＡＤ変換に対してフィードバック制御を行ってカウンタ１３２の色毎のカウント動作に対して駆動Ａまたは駆動Ｂを適用するようにすることで、色毎で低消費電力化を図ることが可能となる。図１３に、カラー対応の場合の離散的に数ポイントに限定して平均値を算出する例を示す。
【００７２】
図１４に、カラーフィルタを搭載したＣＭＯＳイメージセンサにおいて、色毎に行平均値を算出した際の消費電力を示す。このように、色毎に行平均値を算出し、次の行のＡＤ変換に対してフィードバック制御を行って色毎のカウント動作に対して駆動Ａまたは駆動Ｂを適用することで、図１１で説明したように、同様のカウンタ１３２での低消費電力化の効果を得ることができる。
【００７３】
以上説明したように、行列状に配列された複数の単位画素２０からの信号を列毎に並列に読み出すカラム処理回路１３として、ＡＤ変換機能を有するカラム処理回路を用いたＣＭＯＳイメージセンサ等の固体撮像装置において、ＡＤ変換部を構成するカウンタ１３２として先カウントと後カウントの２つのカウント機能を持つカウンタを用い、先カウントと後カウントの切り替えを入力信号の信号レベルに応じて適応的に行う、具体的には、信号レベルが所定の基準レベルよりも低い、相対的に暗いシーンでは先カウントを、信号レベルが所定の基準レベルよりも高い、相対的に明るいシーンでは後カウントを選択することで、カラム処理部１３、特にカウンタ１３２での低消費電力化、ひいては固体撮像装置の低消費電力化を図ることができる。
【００７４】
また、カウンタ１３２のカラム合計消費電流を抑えることができることで、電源ＩＣの負荷を低減できるとともに、明るさに応じて変化させるゲインによって消費電流が変化することがないため、一枚の画像読み出しにおける電流平滑化だけでなく、シーンの変化による電流変動も抑圧できる。
【００７５】
さらに、カウンタ１３２の瞬時電流を動作期間において平滑化できるためカウンタ１３２のカラム合計消費電流の変動が少なく、それに伴って電源電位の変動を抑えることができる。これにより、アナログ回路部分への電源電位の変動に起因するノイズの回り込みを抑えることができるため、カラム処理回路１３のノイズ特性（耐久性）を向上でき、それに伴って撮像画像の画質の向上を図ることができる。
【００７６】
［変形例］
上記実施形態では、画素アレイ部１１の画素列に対して、コンパレータ１３１およびカウンタ１３２を少なくとも含むＡＤ変換部が一対一の対応関係をもって配置されたカラム処理回路の場合を例に挙げて説明したが、これに限られるものではなく、複数の画素列に対してＡＤ変換部を１つずつ配置し、当該ＡＤ変換部を複数の画素列で時分割にて使用する構成のカラム処理回路にも同様に適用可能であることは言うまでもない。
【００７７】
また、上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列に対して所定の関係を持って、ＡＤ変換機能を有するカラム処理回路を配置してなるカラムＡＤ方式の固体撮像装置全般に対して適用可能である。
【００７８】
さらに、本発明は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限らず、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
【００７９】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００８０】
また、本発明は、固体撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００８１】
［撮像装置］
図１５は、本発明に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図１５に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子（撮像デバイス）１０２、カメラ信号処理回路であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有し、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【００８２】
レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した実施形態に係るＣＭＯＳイメージセンサ１０が用いられる。
【００８３】
表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００８４】
操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００８５】
上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像素子１０２として先述した実施形態に係るＣＭＯＳイメージセンサ１０を用いることで、当該ＣＭＯＳイメージセンサ１０では、ＡＤ変換機能を有するカラム処理回路のカウンタでの消費電力の低減によってＣＭＯＳイメージセンサ１０の低消費電力化を図ることができるため、撮像装置の低消費電力化を図ることができる。
【図面の簡単な説明】
【００８６】
【図１】本発明が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
【図２】単位画素の回路構成の一例を示す回路図である。
【図３】カウンタのクロック入力部の構成の一例を示すブロック図である。
【図４】カウンタの動作の一例を示すタイミング波形図である。
【図５】先カウントと後カウントの両方を切り替える機能をもつカウンタの構成の一例を示すブロック図である。
【図６】ＡＤ変換部の入力レンジに対して入力される信号が低いときのカウンタの動作を示すタイミング波形図である。
【図７】ＡＤ変換部の入力レンジに対して入力される信号が高いときのカウンタの動作を示すタイミング波形図である。
【図８】信号処理回路の構成の一例を示すブロック図である。
【図９】離散的に数ポイントに限定して平均値を算出する例を示す図である。
【図１０】判定閾値ＴＨとＡＤ変換部の出力レンジとの関係を示す図である。
【図１１】あるパターンにおいて従来例に係るカウンタ制御の場合と本実施形態に係るカウンタ制御の場合の電流波形を比較した図である。
【図１２】カラー対応の場合の行平均値を算出するための信号処理回路の構成を示すブロック図である。
【図１３】カラー対応の場合の離散的に数ポイントに限定して平均値を算出する例を示す図である。
【図１４】カラー対応の場合において、色毎に行平均値を算出した際の消費電力を示す図である。
【図１５】本発明に係る撮像装置の構成の一例を示すブロック図である。
【図１６】撮像する対象がある程度明るいシーンでのカウンタの動作状態を示す図である。
【図１７】撮像する対象が暗いシーンでのカウンタの動作状態を示す図である。
【図１８】縦に白、黒、白、黒と変化する画を撮ったときのカウンタの消費電流を示す図である。
【符号の説明】
【００８７】
１０…ＣＭＯＳイメージセンサ、１１…画素アレイ部、１２…垂直走査回路、１３…カラム処理回路、１４…水平転送走査回路、１５…参照電圧発生回路、１６…出力アンプ、１７…信号処理回路、１８…タイミング制御回路、１９…電流源、２０…単位画素、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ、１３１…コンパレータ、１３２…カウンタ、１３３…ラッチ、１３４…ゲート回路、１３５…切り替え回路、１３６…ＡＤ変換部
【図１】
2009206709.tif 000003
【図２】
2009206709.tif 000004
【図３】
2009206709.tif 000005
【図４】
2009206709.tif 000006
【図５】
2009206709.tif 000007
【図６】
2009206709.tif 000008
【図７】
2009206709.tif 000009
【図８】
2009206709.tif 000010
【図９】
2009206709.tif 000011
【図１０】
2009206709.tif 000012
【図１１】
2009206709.tif 000013
【図１２】
2009206709.tif 000014
【図１３】
2009206709.tif 000015
【図１４】
2009206709.tif 000016
【図１５】
2009206709.tif 000017
【図１６】
2009206709.tif 000018
【図１７】
2009206709.tif 000019
【図１８】
2009206709.tif 000020