(57)【要約】【課題】製造工程を複雑化することなく、転写技術を利用して寸法精度の高い微細パターンを形成できる。【解決手段】芯材パターン２の側面および上面を覆うようにａ−Ｓｉ膜３とＳｉ酸化膜４を順に形成した後、これらの膜をエッチバックして芯材パターン２の側壁部を形成する。側壁部には、ａ−Ｓｉ膜３とＳｉ酸化膜４が残存するため、側壁部５の幅にばらつきが生じなくなる。したがって、側壁部５をマスクとして下地のＴＥＯＳ膜１をパターニングしたときの精度向上が図れる。【選択図】図１
2009130035.tif 000002
【特許請求の範囲】
【請求項１】
パターン形成対象材上に第１の膜を形成する工程と、
前記第１の膜をパターニングして、芯材パターンを形成する工程と、
前記芯材パターンの側面および上面を覆うように前記パターン形成対象材上に第２の膜を形成する工程と、
前記第２の膜上に、前記第２の膜の保護材としての第３の膜を形成する工程と、
前記芯材パターンの側面に前記第２の膜および前記第３の膜を含む側壁部が形成され、かつ前記側壁部以外の前記第２膜および前記第３の膜が除去されるように、前記第２の膜および前記第３の膜をエッチングする工程と、
前記側壁部の間の前記芯材パターンを除去する工程と、
前記側壁部をマスクとして、前記パターン形成対象材に前記側壁部と対応した形状のパターンを転写する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の膜は、前記第３の膜よりもエッチングレートが早いことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の膜は、前記第３の膜よりも膜ストレスが大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第３の膜は、前記第２の膜の表面改質により形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第２の膜および前記第３の膜はいずれもＣＶＤ法により形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成対象材上に形成された芯材パターンを用いて、転写技術によりパターン形成対象材をパターニングして微細パターンを形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
転写技術を利用してパターンを形成する製法が知られている（特許文献１参照）。この種の製法の中で、パターン形成対象材上の芯材パターンの側面に形成された側壁部をパターン形成対象材に転写し、側壁部と同形状のパターンを形成する側壁転写プロセスが着目されている。この側壁転写プロセスでは、リソグラフィによるパターニングで形成された芯材パターンのピッチの半分以下のピッチの微細パターンを形成可能であり、集積度を倍以上に上げることができる。
【０００３】
しかしながら、従来の側壁転写プロセスでは、側壁部の頂部付近が丸まって、その幅が細くなってしまい、側壁部の幅を均一にすることが困難であり、パターン形成対象材上に転写されたパターンの幅も不均一になるという問題があった。
【特許文献１】特開２００２−２８０３８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、製造工程を複雑化することなく、転写技術を利用して寸法精度の高い微細パターンを形成可能な半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、パターン形成対象材上に第１の膜を形成する工程と、
前記第１の膜をパターニングして、芯材パターンを形成する工程と、
前記芯材パターンの側面および上面を覆うように前記パターン形成対象材上に第２の膜を形成する工程と、
前記第２の膜上に、前記第２の膜の保護材としての第３の膜を形成する工程と、
前記芯材パターンの側面に前記第２の膜および前記第３の膜を含む側壁部が形成され、かつ前記側壁部以外の前記第２膜および前記第３の膜が除去されるように、前記第２の膜および前記第３の膜をエッチングする工程と、
前記側壁部の間の前記芯材パターンを除去する工程と、
前記側壁部をマスクとして、前記パターン形成対象材に前記側壁部と対応した形状のパターンを転写する工程と、を備えることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００６】
本発明によれば、製造工程を複雑化することなく、転写技術を利用して寸法精度の高い微細パターンを形成することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【０００８】
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置の製造工程図である。まず、不図示の半導体基板上に、図１（ａ）に示すように、パターン形成対象材となるＴＥＯＳ膜１を形成する。次に、ＴＥＯＳ膜１の上に、ＣＶＤ法により、芯材パターン２の材料であるＳｉ３Ｎ４膜を形成する。このＳｉ３Ｎ４膜の膜厚は、芯材パターン２の膜厚となる。次に、Ｓｉ３Ｎ４膜をリソグラフィおよびＲＩＥ（Reactive Ion Etching）によりパターニングする。より具体的には、リソグラフィによる解像限界内でパターンを形成後、プラズマエッチングによりＳｉ３Ｎ４膜のスリミング処理を行い、所望のパターン幅を持つ芯材パターン２を形成する。
【０００９】
次に、図１（ａ）に示すように、芯材パターン２の側面および上面を覆うようにＣＶＤ法によりアモルファスシリコン膜（以下、ａ−Ｓｉ膜）３を形成する。このとき、ａ−Ｓｉ膜３はコンフォーマルに形成されるため、ａ−Ｓｉ膜３の肩部が丸まってしまう。
【００１０】
次に、図１（ｂ）に示すように、ａ−Ｓｉ膜３の表面に対してプラズマによる酸化処理を行って表面を改質し、数ｎｍ〜数十ｎｍ程度の側壁保護材となりうるＳｉ酸化膜４を形成する。
【００１１】
次に、図１（ｃ）に示すように、ａ−Ｓｉ膜３とＳｉ酸化膜４をエッチバックして、芯材パターン２の側壁部５以外のａ−Ｓｉ膜３とＳｉ酸化膜４を除去する。
【００１２】
ここで、ａ−Ｓｉ膜３とＳｉ酸化膜４をエッチバックする際には、プラズマエッチングが行われる。プラズマエッチングでは、Ｓｉ酸化膜４に対するａ−Ｓｉ膜３の選択比を大きく取ることができ、ａ−Ｓｉ膜３がより積極的に除去される。このため、側壁部５の肩部には、保護材としてＳｉ酸化膜４が薄く残存したままとなり、肩落ちが生じない。
【００１３】
これにより得られた側壁部５では、ａ−Ｓｉ膜３とＳｉ酸化膜４の二層構造となり、頂部付近での丸みが抑制される。仮にａ−Ｓｉ膜３の上にＳｉ酸化膜４が形成されていない場合は、ａ−Ｓｉ膜３をエッチバックしたときに、側壁部５の頂部付近が丸まって、頂部付近の幅が狭くなってしまう。
【００１４】
このように、本実施形態では、ａ−Ｓｉ膜３をエッチバックする前にａ−Ｓｉ膜３の上にＳｉ酸化膜４を形成することにより、側壁部５の幅のバラツキを抑制できる。
【００１５】
なお、ａ−Ｓｉ膜３とＳｉ酸化膜４をエッチングした後の側壁部５の幅は、その肩部のＳｉ酸化膜４は非常に薄いため、ａ−Ｓｉ膜３の膜厚と略等しく、ａ−Ｓｉ膜３が専ら側壁転写マスク材となって側壁部５を下地の膜に転写したときのパターン幅が定まる。
【００１６】
次に、ＲＩＥにより、芯材パターン２を除去する。これにより、ＴＥＯＳ膜１上には、図１（ｄ）に示すように、側壁部５のみが残存する。
【００１７】
次に、ＲＩＥにより、側壁部５をマスクとして、ＴＥＯＳ膜１への転写を行って、ＴＥＯＳ膜１をパターニングする（図１（ｅ））。このとき、側壁部５の肩部の薄いＳｉ酸化膜４もエッチングされて消失するが、残存する側壁部５のａ−Ｓｉ膜３は丸みがほとんどなく、幅も略一定であるため、ＴＥＯＳ膜１に転写したときにＴＥＯＳ膜１に形成されるパターン幅も変動しなくなる。これにより、所望の形状のパターンを精度よくＴＥＯＳ膜１に形成できる。
【００１８】
ａ−Ｓｉ膜３の上にＳｉ酸化膜４を形成しない場合は、ａ−Ｓｉ膜３をエッチバックして側壁部５を形成したときに、側壁部５の頂部付近が丸まってしまうことから、その丸みを抑制するには、ａ−Ｓｉ膜３の膜厚をより大きくする必要があった。ところが、本実施形態では、側壁部５に丸みが生じ難いため、ａ−Ｓｉ膜３の膜厚を大きくする必要もなくなり、生産性の向上が図れる。
【００１９】
このように、第１の実施形態では、芯材パターン２の側面および上面を覆うようにａ−Ｓｉ膜３とＳｉ酸化膜４を形成して側壁部５を二層構造にするため、その後にエッチバックを行ったときに、側壁部５の幅にばらつきが生じなくなり、ＴＥＯＳ膜１のパターニングの精度向上が図れる。
【００２０】
（第２の実施形態）
第２の実施形態は、第１の実施形態とは製法が一部異なるものである。
【００２１】
図２は本発明の第２の実施形態に係る半導体装置の製造工程図である。第１の実施形態と同様の手法で芯材パターン２を形成し（図２（ａ））、次に、ＣＶＤ法により、側壁転写マスク材６と側壁保護材７とからなる積層構造膜を形成する（図２（ｂ））。
【００２２】
側壁転写マスク材６と側壁保護材７は、プラズマエッチング時の選択性に優れており、側壁転写マスク材６は側壁保護材７よりもエッチングレートが大きい。したがって、積層構造膜を形成した後にプラズマエッチングを行うことにより、芯材パターン２の側壁部８の側壁保護材７は除去されずに残存し、これにより、側壁部８の肩落ちを抑制できる（図２（ｃ））。その後の工程は第１の実施形態と同様である。
【００２３】
図３は側壁転写マスク材６と側壁保護材７の材料の組合わせの一例を示す図である。側壁転写マスク材６としてａ−Ｓｉが用いられる場合は、側壁保護材７として熱酸化膜、ＴＥＯＳ、ＢＳＧまたはＳｉ３Ｎ４などが用いられる。また、側壁転写マスク材６としてＳｉ３Ｎ４が用いられる場合は、側壁保護材７として熱酸化膜、ａ−Ｓｉまたはポリシリコン（Ｐｏｌｙ−Ｓｉ）などが用いられる。また、側壁転写マスク材６としてＴＥＯＳが用いられる場合は、側壁保護材７としてａ−Ｓｉまたはポリシリコンなどが用いられる。
【００２４】
図３は一例であり、プラズマエッチング時の選択性に優れていれば、図３に示した以外の組み合わせを採用してもよい。
【００２５】
このように、第２の実施形態では、芯材パターン２の側面および上面を覆うように、エッチング選択性に優れた積層構造膜を形成した後、エッチバックして二層構造の側壁部を形成するため、第１の実施形態と同様に側壁部の肩落ちを防止でき、その後に下地のＴＥＯＳ膜１に転写したときに得られるパターン幅の精度向上が図れる。
【００２６】
（第３の実施形態）
第３の実施形態は、側壁部の形成方法が第１および第２の実施形態とは異なるものである。
【００２７】
図４は本発明の第３の実施形態に係る半導体装置の製造工程図である。図４は、転写技術を利用してゲートを形成する製法の一例を示している。
【００２８】
まず、基板１１上に、ゲートの材料となるパターン形成対象材１２、第１マスク材１３および第２マスク材１４を順に成膜した後、第２マスク材１４の上にレジストパターン１５を形成する（図４（ａ））。パターン形成対象材１２は、例えば不純物イオンが注入されたポリシリコン膜である。第１マスク材１３は例えばＳｉ酸化膜であり、第２マスク材１４は例えばポリシリコンである。
【００２９】
次に、レジストパターン１５を第２マスク材１４に転写し、レジストパターン１５よりも細い芯材パターン１６を形成する（図４（ｂ））。
【００３０】
次に、芯材パターン１６の側面および上面を覆うように、ＣＶＤ法にて側壁転写マスク材となる第１側壁形成膜１７を形成し、続いてその上に側壁保護材となる第２側壁形成膜１８をＣＶＤ法により堆積する（図４（ｃ））。
【００３１】
第１側壁形成膜１７と第２側壁形成膜１８は主要元素が同じであり、第１側壁形成膜１７のエッチングレートが第２側壁形成膜１８よりも大きくなるように、膜材料を選定する。例えば、第１側壁形成膜１７は不純物としてリンをイオン注入したポリシリコンで形成され、第２側壁形成膜１８は不純物を含まないポリシリコンで形成される。
【００３２】
第１側壁形成膜１７と第２側壁形成膜１８の主要元素がポリシリコンの場合、一方の膜に不純物イオンとしてリンを５×１０１５[ion/cm2]注入すると、エッチングガスとしてＨＢｒなどを用いる場合には約１．２倍のエッチングレートの差が生じ、不純物イオンとして砒素を注入した場合も同様にエッチングレートの差が生じる。また、第１側壁形成膜１７と第２側壁形成膜１８の主要元素がＳｉＮの場合、一方の膜に不純物イオンとして水素を５×１０１５[ion/cm2]注入すると、エッチングガスとしてＣＨ３Ｆなどを用いる場合には約１．２倍のエッチングレートの差が生じる。
【００３３】
次に、第１側壁形成膜１７と第２側壁形成膜１８に対してＨＢｒなどを用いたＲＩＥにより異方性エッチングを行って両膜をエッチバックし、芯材パターン１６の側面に側壁部１９を形成する（図４（ｄ））。このとき、第１側壁形成膜１７はリンがイオン注入されているため、第２側壁形成膜１８よりもエッチングレートが大きくなり、図４（ｄ）に示すように、側壁部１９における第２側壁形成膜１８の高さは、第１側壁形成膜１７よりも高くなる。側壁部１９の第２側壁形成膜１８は頂部付近にファセットが形成されるが、側壁部１９の底部から頂部付近までほぼ対象の形状を有しており、側壁部１９の幅の変動は小さくなる。
【００３４】
次に、ＲＩＥなどにより芯材パターン１６を除去する（図４（ｅ））。これにより、第１マスク材１３の上に、第１側壁形成膜１７と第２側壁形成膜１８からなる側壁部１９のみが形成される。このとき、側壁部１９の形状の非対称性が大きい場合は、再度ＨＢｒなどを用いたＲＩＥを行うことで、形状の制御が可能である。
【００３５】
次に、ＲＩＥにより、側壁部１９をマスクとして第１マスク材１３への転写を行い、第１マスク材１３を選択的に加工する（図４（ｆ））。続いて、選択的に加工された第１マスク材１３をマスクとして、ＲＩＥにより、パターン形成対象材１２を選択的に加工して、側壁部１９と対応した形状のゲートパターンを形成する。
【００３６】
このように、第３の実施形態では、芯材パターン１６を覆うように積層される第１側壁形成膜１７と第２側壁形成膜１８の主要元素を同一にし、かつ一方の膜に不純物イオンを注入して第１側壁形成膜１７のエッチングレートを第２側壁形成膜１８よりも大きくする。これにより、第１側壁形成膜１７と第２側壁形成膜１８をエッチバックしたときに、側壁部１９に第１側壁形成膜１７よりも高く第２側壁形成膜１８を形成でき、側壁部１９に肩落ちが生じ難くなって、その後に下地の膜に転写したときのパターン幅のばらつきを抑制できる。
【００３７】
（第４の実施形態）
第４の実施形態は、第１側壁形成膜１７と第２側壁形成膜１８とで、膜ストレスに違いを持たせるものである。
【００３８】
図５は本発明の第４の実施形態に係る半導体装置の製造工程図である。第１側壁形成膜１７ａと第２側壁形成膜１８ａをＣＶＤ法などにより積層する点は第３の実施形態と同一である（図５（ａ）〜図５（ｃ））。第１側壁形成膜１７ａと第２側壁形成膜１８ａは、主要元素は同一であるが、第１側壁形成膜１７ａは第２側壁形成膜１８ａよりも膜ストレスが大きいことを特徴とする。
【００３９】
例えば、第１側壁形成膜１７ａは膜ストレス９５０ＭパスカルのプラズマＣＶＤにて成膜したシリコン窒化膜であり、第２側壁形成膜１８ａは膜ストレス９００ＭパスカルのプラズマＣＶＤにて成膜したシリコン窒化膜である。第１側壁形成膜１７ａと第２側壁形成膜１８ａをＣＨ２Ｆ２などを用いたＲＩＥなどにより異方性エッチングを行ってエッチバックし、芯材パターン１６の側面に側壁部１９ａを形成する（図５（ｄ））。このとき、第１側壁形成膜１７ａと第２側壁形成膜１８ａの頂部付近にはファセットが形成され、芯材パターン１６から遠ざかるほど、側壁部１９ａの高さが低くなる。
【００４０】
膜ストレスの与え方の一例として、第１側壁形成膜１７ａまたは第２側壁形成膜１８ａの材料であるシリコン窒化膜にイオン衝撃を加えながら水素を導入し、単位体積当たりの原子数を増やして、シリコン窒化膜自身が膨張する応力、すなわち圧縮応力を持たせることができる。あるいは、シリコン窒化膜にイオン衝撃をさほど加えずに水素を導入した後、熱処理などを行って膜中の水素を抜くことで、単位体積当たりの原子数を減らして、シリコン窒化膜自身が収縮する応力、すなわち引っ張り応力を持たせることができる。
【００４１】
例えば、第１側壁形成膜１７ａには圧縮応力が与えられ、第２側壁形成膜１８ａには、何も応力をかけないか、引っ張り応力が与えられる。
【００４２】
次に、ＲＩＥ法などにより芯材パターン１６を除去し、第１マスク材１３の上に側壁部１９ａのみを残す（図５（ｅ））。このとき、側壁部１９ａを構成する第１側壁形成膜１７ａと第２側壁形成膜１８ａは、それぞれの膜ストレスにより変形する。第1側壁形成膜１７ａが膜ストレス９５０ＭパスカルのプラズマＣＶＤにて成膜された１５ｎｍのシリコン窒化膜で、第２側壁形成膜１８ａが膜ストレス９００ＭパスカルのプラズマＣＶＤにて成膜された１５ｎｍのシリコン窒化膜の場合、図５（ｅ）に示すように、芯材パターン１６間のスペース側に側壁部１９ａは約１５ｎｍ傾いた形状となる。この傾きは、第１側壁形成膜１７ａと第２側壁形成膜１８ａの膜ストレスと膜厚により変更可能である。これにより、側壁部１９ａは多少の傾きが生じるが、側壁部１９ａの幅のばらつきは抑制される。
【００４３】
次に、第３の実施形態と同様に、ＲＩＥにより、側壁部１９ａをマスクとして第１マスク材１３への転写を行い、第１マスク材１３を選択的に加工する。続いて、選択的に加工された第１マスク材１３をマスクとして、ＲＩＥにより、パターン形成対象材１２を選択的に加工して、側壁部１９ａと対応した形状のゲートパターンを形成する（図５（ｆ））。
【００４４】
このように、第４の実施形態では、芯材パターン１６を覆うように積層される第１側壁形成膜１７ａと第２側壁形成膜１８ａの膜ストレスの大きさを互いに変えるため、第１側壁形成膜１７ａと第２側壁形成膜１８ａをエッチバックしたときに、側壁部１９ａに第１側壁形成膜１７ａと第２側壁形成膜１８ａの両方を残存させることができ、側壁部１９ａの幅の変動を抑制できる。これにより、側壁部１９ａを下地の膜に転写したときのパターン幅にばらつきが生じなくなる。
【図面の簡単な説明】
【００４５】
【図１】（ａ）〜（ｅ）は本発明の第１の実施形態に係る半導体装置の製造工程図。
【図２】（ａ）〜（ｅ）は本発明の第２の実施形態に係る半導体装置の製造工程図。
【図３】側壁転写マスク材６と側壁保護材７の材料の組合わせの一例を示す図。
【図４】（ａ）〜（ｆ）は本発明の第３の実施形態に係る半導体装置の製造工程図。
【図５】（ａ）〜（ｆ）は本発明の第４の実施形態に係る半導体装置の製造工程図。
【符号の説明】
【００４６】
１  ＴＥＯＳ膜
２  芯材パターン
３  ａ−Ｓｉ膜
４  Ｓｉ酸化膜
５、８  側壁部
６  側壁転写マスク材
７  側壁保護材
１１  基板
１２  パターン形成対象材
１３  第１マスク材
１４  第２マスク材
１５  レジストパターン
１６  芯材パターン
１７、１７ａ  第１側壁形成膜
１８、１８ａ  第２側壁形成膜
１９  側壁部
【図１】
2009130035.tif 000003
【図２】
2009130035.tif 000004
【図３】
2009130035.tif 000005
【図４】
2009130035.tif 000006
【図５】
2009130035.tif 000007