(57)【要約】【課題】インターレース信号から変換されたプログレッシブ信号を再度インターレース信号に変換するに際し、補間ラインの信号を使用せず、原ラインの信号のみを使用するようにフォーマット変換を行うことで、変換後のインターレース信号の画質劣化を改善する。【解決手段】検出装置１３は、入力されたプログレッシブ信号が、インターレース信号の原ラインの信号と、その原ラインの信号を補間して得た補間ラインの信号とからなる、インターレース信号を変換して得た変換プログレッシブ信号であり、かつ、入力ラインの信号が原ラインの信号であるか補間ラインの信号であるかを検出する。ＰＩ変換器１４は、検出装置１３からの検出信号に基づき、ＡＤＣ１２からのプログレッシブ信号中の補間ラインの信号を間引いて、原ラインの信号のみからなるインターレース信号を出力する。【選択図】図１
2009267753.tif 000002
【特許請求の範囲】
【請求項１】
入力されたプログレッシブ信号が、インターレース信号の原ラインの信号と、その原ラインの信号を補間して得た補間ラインの信号とからなる、前記インターレース信号を変換して得た変換プログレッシブ信号であり、かつ、この変換プログレッシブ信号を構成するラインの信号が前記原ラインの信号であるか前記補間ラインの信号であるかを前記変換プログレッシブ信号の奇数ラインの信号及び偶数ラインの信号それぞれにおける垂直方向の高周波成分の大きさに基づいて検出する検出手段と、
前記検出手段の検出結果に基づき、前記入力されたプログレッシブ信号から前記補間ラインの信号を間引いて、前記原ラインの信号のみからなる元の前記インターレース信号に変換する変換手段と、
を有することを特徴とする画像フォーマット変換装置。
【請求項２】
前記検出手段は、
前記入力されたプログレッシブ信号の奇数ラインの信号における垂直方向の高周波成分である第１の高周波数成分を抽出する第１のフィルタ手段と、
前記入力されたプログレッシブ信号の偶数ラインの信号における垂直方向の高周波成分である第２の高周波数成分を抽出する第２のフィルタ手段と、
前記第１及び第２のフィルタ手段により抽出された前記第１の高周波数成分と前記第２の高周波数成分とを減算して、前記奇数ラインの信号が前記インターレース信号の原ラインの信号のときには正極性及び負極性のうち一方の極性で、前記偶数ラインの信号が前記インターレース信号の原ラインの信号のときには正極性及び負極性のうち他方の極性である差信号を生成する差信号生成手段と、
前記差信号を一定期間積分する積分手段と、
前記積分手段から出力された信号が、１フレーム期間で同一極性の正又は負の閾値以上のレベルの信号で、かつ、１フレーム期間毎に交互に異なる極性の前記正又は負の閾値以上のレベルの信号であるとき、前記入力されたプログレッシブ信号が前記変換プログレッシブ信号であると判定すると共に、前記積分手段から出力された前記正又は負の閾値以上のレベルの１ラインの信号が原ラインの信号であると判定する判別手段と
を有することを特徴とする請求項１記載の画像フォーマット変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像フォーマット変換装置に係り、特に映像信号のプログレッシブ信号（順次走査信号）をインターレース信号（飛び越し走査信号）に変換する画像フォーマット変換装置に関する。
【背景技術】
【０００２】
近年、ＤＶＤ(Digital Versatile Disc)、デジタル放送、ＴＶゲームなどにおいて、映像の高画質化に伴い映像信号フォーマットが多様化している。そして、それらの映像を再生する機器には、より高解像度の映像信号フォーマットに変換（アップコンバート）する機能を備えたものが多くなっている。
【０００３】
画像処理回路においてインターレース信号をプログレッシブ信号に変換する画像フォーマット変換技術は、従来から知られている（例えば、特許文献１参照）。図９は、上記の画像フォーマット変換技術を用いる画像フォーマット変換装置の一例のブロック図を示す。図９において、入力端子１に入力されたインターレース信号は、動き検出回路２及びプログレッシブ変換回路３へそれぞれ供給される。動き検出回路２は、入力インターレース信号に基づいて、補間する画素が動いているか、静止しているかを検出する。プログレッシブ変換回路３は、動き検出回路２の動き検出結果に応じて、入力端子１から入力されたインターレース信号に対して適宜補間に使用する画素を切り替える動き適応補間を行って、プログレッシブ信号に変換して出力端子４へ出力する。
【０００４】
図１０は、図９中のプログレッシブ変換回路３の一例の構成図を示す。図１０において、プログレッシブ変換回路３は、図９の入力端子１から入力端子３１を介してインターレース信号が分岐して入力される１フィールド遅延回路３２、１ライン遅延回路３３、及び補間フィルタ回路３４と、混合加算回路３５とからなる。図１０中の動き検出回路２は、図９中の動き検出回路２である。
【０００５】
次に、このプログレッシブ変換回路３の動作について、図１１を併せ参照して説明する。図１１において、画素Ｐ１１が補間により作り出そうとしている画素である。また、同じフィールド内で画面上、画素Ｐ１１の上にある画素がＰ１０、下にある画素がＰ１２、また１フィールド前と後で画面上、同じ位置にある画素をＰ０１、Ｐ２１とする。
【０００６】
図１０において、補間フィルタ回路３４は、入力されたインターレース信号と、１ライン遅延回路３３で１ライン遅延された信号とから図１１の画素Ｐ１１を補間する場合、
（１／２）・Ｐ１０＋（１／２）・Ｐ１２
なる演算式に基づいて演算した値の補間画素を生成する。すなわち、補間フィルタ回路３４は、同一フィールド内の補間画素Ｐ１１の上下画素Ｐ１０とＰ１２とから補間を行う（フィールド内補間）。この補間画素の空間周波数特性は図１２に示される。
【０００７】
混合加算回路３５は、１フィールド遅延回路３２で１フィールド遅延して得た現フィールドの画素Ｐ１１より１フィールド前の画素Ｐ０１の値に係数(1-k)を乗じた値と、補間回路３４から出力された補間画素の値に係数ｋを乗じた値とを混合加算する。上記の係数（１−ｋ）とｋは、動き検出回路２の動き検出結果に応じて設定される。
【０００８】
すなわち、動き検出回路２は、現フィールドの画素Ｐ１１より１フィールド前の画素Ｐ０１と１フィールド後の画素Ｐ２１との値の変化から動きを検出し、動きがあれば動画と検出して上記係数ｋを”１”とし、動きが無ければ静止画と検出して上記係数ｋを”０”とする。
【０００９】
これにより、混合加算回路３５は、動き検出回路２により入力画素が動画と検出されたときはｋ＝１が設定されるため、補間フィルタ回路３４から出力されるフィールド内補間により生成された補間画素をそのまま出力端子３６に出力する。また、混合加算回路３５は、動き検出回路２によりこの画素が静止画と検出されたときはｋ＝０が設定されるため、１フィールド遅延回路３２から出力された１フィールド遅延信号（図１１の画素Ｐ０１）をそのまま補間画素として出力端子３６に出力する。
【００１０】
一方、プログレッシブ信号をインターレース信号に変換する画像フォーマット変換装置も知られている（例えば、特許文献２参照）。この特許文献２記載の画像フォーマット変換装置では、プログレッシブ信号を１走査線毎に主信号と補助信号とに分離し、かつ、水平走査時間をインターレース走査系の時間に伸長し２系統のインターレース信号に変換し、その２系統のインターレース信号にそれぞれブランキング処理を施す構成である。
【００１１】
【特許文献１】特開２００４−３２８６５４号公報
【特許文献２】特開平８−１４００６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図９の画像フォーマット変換装置でインターレース信号から変換されたプログレッシブ信号は、インターレース信号の原ラインと補間ラインの各信号からなる。そして、このプログレッシブ信号のうち、図１０の画素Ｐ１０と画素Ｐ１２は、元のインターレース信号（原ライン）における画素であり、元のインターレース信号と比較して特性が劣化することはない。これに対し、画素Ｐ１１は前記のように補間により作られたライン（補間ライン）における画素であり、フィールド内補間の場合、フィールド間補間に比べ信号特性が劣化してしまう。
【００１３】
このようなインターレース信号から変換されたプログレッシブ信号に対して、再度元のインターレース信号へのフォーマット変換を行う場合、原ラインの信号のみから変換を行えば元のインターレース信号に変換できるが、補間ラインの信号のみでインターレース信号に変換した場合、空間周波数の高域成分が劣化した信号になってしまう。特許文献２のプログレッシブ信号からインターレース信号に変換する装置では、プログレッシブ信号のラインが原ラインか補間ラインかを判定する手段がないので、補間ラインを用いて変換してしまう可能性があり、上記の画質劣化を改善することはできない。
【００１４】
本発明は上記の点に鑑みなされたもので、インターレース信号から変換されたプログレッシブ信号を再度インターレース信号に変換するに際し、補間ラインの信号を使用せず、原ラインの信号のみを使用するようにフォーマット変換を行うことにより、変換後のインターレース信号の画質劣化を改善する画像フォーマット変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は上記の目的を達成するため、入力されたプログレッシブ信号が、インターレース信号の原ラインの信号と、その原ラインの信号を補間して得た補間ラインの信号とからなる、インターレース信号を変換して得た変換プログレッシブ信号であり、かつ、この変換プログレッシブ信号を構成するラインの信号が原ラインの信号であるか補間ラインの信号であるかを変換プログレッシブ信号の奇数ラインの信号及び偶数ラインの信号それぞれにおける垂直方向の高周波成分の大きさに基づいて検出する検出手段と、検出手段の検出結果に基づき、入力されたプログレッシブ信号から補間ラインの信号を間引いて、原ラインの信号のみからなる元のインターレース信号に変換する変換手段と、を有することを特徴とする。
【００１６】
ここで、上記の検出手段は、
入力されたプログレッシブ信号の奇数ラインの信号における垂直方向の高周波成分である第１の高周波数成分を抽出する第１のフィルタ手段と、入力されたプログレッシブ信号の偶数ラインの信号における垂直方向の高周波成分である第２の高周波数成分を抽出する第２のフィルタ手段と、第１及び第２のフィルタ手段により抽出された奇数ラインの高周波数成分と偶数ラインの高周波数成分とを減算して、奇数ラインの信号がインターレース信号の原ラインの信号のときには正極性及び負極性のうち一方の極性で、偶数ラインの信号がインターレース信号の原ラインの信号のときには正極性及び負極性のうち他方の極性である差信号を生成する差信号生成手段と、差信号を一定期間積分する積分手段と、積分手段から出力された信号が、１フレーム期間で同一極性の正又は負の閾値以上のレベルの信号で、かつ、１フレーム期間毎に交互に異なる極性の正又は負の閾値以上のレベルの信号であるとき、入力されたプログレッシブ信号が変換プログレッシブ信号であると判定すると共に、積分手段から出力された正又は負の閾値以上のレベルの１ラインの信号が原ラインの信号であると判定する判別手段とを有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、インターレース信号から変換されたプログレッシブ信号を再度インターレース信号に変換するに際し、補間ラインの信号を使用せず、原ラインの信号のみを使用するようにフォーマット変換を行うことにより、変換後のインターレース信号の画質劣化を改善することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面と共に詳細に説明する。
【００１９】
図１は、本発明になる画像フォーマット変換装置の一実施の形態のブロック図を示す。同図に示す本実施の形態の画像フォーマット変換装置１０は、入力端子１１を介して入力されるアナログ映像信号（ここでは、プログレッシブ信号）をデジタル映像信号に変換するＡ／Ｄ変換器（ＡＤＣ）１２と、ＡＤＣ１２から出力されたデジタル映像信号に対して所定の検出処理を行う検出装置１３と、ＡＤＣ１２から出力されたデジタル映像信号に対して、検出装置１３の検出結果に応じてプログレッシブ-インターレース変換（以下、ＰＩ変換という）を行ってインターレース信号を端子１５へ出力するＰＩ変換器１４とから構成される。
【００２０】
図２は、図１中の検出装置１３の一実施の形態の回路系統図を示す。同図に示すように、検出装置１３は、入力端子１３１を介して図１のＡＤＣ１２から入力されたデジタル映像信号を記憶するメモリ１３２と、メモリ１３２からライン単位に出力された信号の高周波数成分を濾波する高域フィルタ（ＨＰＦ）１３３及び１３４と、ＨＰＦ１３３及び１３４からそれぞれ出力された信号をレベル比較するレベル比較器１３５と、レベル比較器１３５の出力信号を積分する積分器１３６と、積分器１３６から出力された信号に対して所定の判別動作を行い、プログレッシブ信号である入力映像データが、原画像がプログレッシブの映像データであるか、インターレース信号をプログレッシブ信号に変換した映像データであるかを判別し、その判別結果を出力端子１３８を介して図１のＰＩ変換器１４へ出力する判別回路１３７とより構成される。
【００２１】
次に、本実施の形態の動作について説明する。
【００２２】
図２において、メモリ１３２は、ＡＤＣ１２によりデジタル映像信号（映像データ）に変換されたプログレッシブ信号を一時記憶した後、奇数（ｏｄｄ）ラインの映像データと、偶数（ｅｖｅｎ）ラインの映像データとに分けて出力する。高域フィルタ（ＨＰＦｏｄｄ）１３３は、メモリ１３２からの奇数ラインの映像データの高周波数成分を濾波してレベル比較器１３５に供給する。高域フィルタ（ＨＰＦｅｖｅｎ）１３４は、メモリ１３２からの偶数ラインの映像データの高周波数成分を濾波してレベル比較器１３５に供給する。
【００２３】
ここで、メモリ１３２の出力映像データが、インターレース信号をアップコンバートして得られたプログレッシブ信号の補間ラインの映像データの場合は、原ラインの映像データに比べて空間周波数の高域成分が劣化しているため、高域フィルタ１３３及び１３４の各出力信号は、入力映像データが補間ラインの場合は原ラインに比べてレベルが低く出力される。
【００２４】
従って、高域フィルタ１３３から出力される奇数ラインの信号から、高域フィルタ１３３４から出力される偶数ラインの信号を差し引いた信号を出力する信号レベル比較器１３５は、奇数ラインの信号が補間ラインの信号の場合は、マイナスの極性の信号を出力し、偶数ラインの信号が補間ラインの信号の場合は、プラスの極性の信号を出力する。
【００２５】
そして、これらの信号の極性関係は、同一フレームでは同一の状態を示す。また、前後のフレームでは反対の極性関係の状態を示す。これは補間ラインと原ラインの関係は１フレーム内では１ライン毎に交互に繰り返し、また次のフレームではその順序が入れ替わるためである。
【００２６】
積分器１３６は、レベル比較器１３５からの信号を積分する。判別回路１３７は、積分器１３６からの信号の極性に基づいて、入力信号のラインが原ラインが補間ラインかを判別し、その判別結果を出力端子１３８を介して図１のＰＩ変換器１４へ出力する。
【００２７】
次に、上記のメモリ１３２、高域フィルタ１３３及び１３４、レベル比較器１３５の動作について、更に具体的、かつ、詳細に説明する。
【００２８】
図３は、図１中の検出装置１３の一実施の形態の具体的回路系統図を示す。同図中、図２と同一構成部分には同一符号を付してある。図３において、入力端子１３１に対して縦続接続された１ライン遅延回路２１、２２及び２３は、図２のメモリ１３２を構成している。また、図３の垂直方向の高域フィルタ（以下、Ｖ−ＨＰＦと記す）２４、２５は、図２の高域フィルタ１３３、１３４を構成している。
【００２９】
次に、図３の検出装置１３の動作について説明する。図１のＡＤＣ１２によりデジタル映像信号（映像データ）に変換されたプログレッシブ信号は、入力端子１３１を介して１ライン遅延回路２１、２２及び２３によりそれぞれ１ラインずつ遅延される。Ｖ−ＨＰＦ２４は、１ライン遅延回路２１、２２、及び２３からそれぞれ出力される入力映像データを１ライン、２ライン、及び３ライン遅延した３つの遅延映像データを入力とし、その入力映像データに対してそれぞれ所定の演算式に基づいた演算を行って、入力映像データの高周波数成分を出力する。ここで、上記の所定の演算式は、図１１に示した同じフィールドの隣接する３ラインの画素Ｐ１０、Ｐ１１、Ｐ１２が入力される場合は、
（−１／４）×Ｐ１０＋（１／２）×Ｐ１１＋（−１／４）×Ｐ１２
である。図４は、このＶ−ＨＰＦ２４の空間周波数特性を示す。
【００３０】
もう一方のＶーＨＰＦ２５は、入力端子１３１の入力映像データと、１ライン遅延回路２１、及び２２からそれぞれ出力される入力映像データを１ライン、及び２ライン遅延した２つの遅延映像データとを入力とし、その入力映像データに対してそれぞれ所定の演算式に基づいた演算を行って、入力映像データの高周波数成分を出力する。このＶーＨＰＦ２５は、ＶーＨＰＦ２４と入力映像データが異なるだけで、Ｖ−ＨＰＦ２５と同じ構成である。従って、ＶーＨＰＦ２５の空間周波数特性は、Ｖ−ＨＰＦ２４と同じ図４の特性で表される。このようにして、Ｖ−ＨＰＦ２４からは奇数ラインの映像データの高周波数成分が出力され、Ｖ−ＨＰＦ２５からは次のラインの偶数ラインの映像データの高周波数成分が出力される。
【００３１】
次に、レベル比較器１３５は、ＶーＨＰＦ２４からの奇数ラインの信号から、Ｖ−ＨＰＦ２５からの次のラインの偶数ラインの信号を差し引いた差分信号を出力する。積分器１３６は、この差分信号の絶対値をとり、積分する処理を行う。判別器１３７は、積分器１３６から出力された信号に対して所定の判別動作を行い、プログレッシブ信号である入力映像データが、原画像がプログレッシブの映像データであるか、インターレース信号をプログレッシブ信号に変換した映像データであるかを判別して、その判別結果を出力端子１３８へ出力する。
【００３２】
次に、判別器１３７の判別動作について、実際の映像データが入力されたときの例を使って詳細に説明する。
【００３３】
図５は、原画像がプログレッシブの映像データを入力した場合の、ＶーＨＰＦ２４，２５の出力信号、レベル比較器１３５の出力信号、積分器１３６の出力信号のタイミングチャートをそれぞれ示す。また、図６は、図５と同じ画像をインターレース信号として取り込み、そのインターレース信号を図１０に示した回路により、プログレッシブ信号に変換した映像データを入力した場合の、ＶーＨＰＦ２４，２５の出力信号、レベル比較器１３５の出力信号、積分器１３６の出力信号のタイミングチャートをそれぞれ示す。
【００３４】
インターレース信号をプログレッシブ信号に変換した映像データの場合、補間ラインの映像データは図１２で示した高域減衰特性を示すため、図３のＶ−ＨＰＦ２４又は２５からは、図６に２で示すように、微小なレベルしか出力されない。そして、隣接したライン間の差分信号は、図６に３で示すように、プラスかマイナスの一定方向に現れる。
【００３５】
しかし、原ラインのみで構成されるプログレッシブ信号では、隣接ライン間の差に規則性はないため、レベル比較器１３５から出力される差分信号は、図５に３で示すようにプラス／マイナス両側に発生する。しかし、これは絵柄での影響を受けやすいため、本実施の形態では、積分器１３６により差分信号をある一定期間積分している。この積分器１３６の出力信号は、原ラインのみで構成されるプログレッシブ信号では図５に４で示す波形となり、インターレース信号をプログレッシブ信号に変換した映像データの場合は、図６に４で示す波形となる。
【００３６】
そして、図３の判別回路１３７は、この積分器１３６の出力信号が所定の閾値を超えたときに、入力映像データがインターレース信号をプログレッシブ信号に変換した映像データであると判断する。この実施の形態では、インターレース信号をプログレッシブ信号に変換した映像データの場合、上記差分信号の極性は原ラインが奇数ラインのときはプラスであり、原ラインが偶数ラインのときはマイナスである。従って、判別回路１３７は、積分器１３６の出力信号の極性が１フレーム期間プラスであれば、奇数ラインが原ラインであり、１フレーム期間マイナスであれば、偶数ラインが原ラインである、インターレース信号をプログレッシブ信号に変換した映像データであると判別する。
【００３７】
以上の動作が図１の検出装置１３の説明である。そして、図１のＰＩ変換器１４は、検出装置１３から出力された検出信号（判別回路１３７から出力される判別信号）に基づいて、ＡＤＣ１２から供給される入力映像データの入力ラインが、インターレース信号をプログレッシブ信号に変換した映像データの原ラインであるか補間ラインであるかを判別して、補間ラインだけを間引く。これにより、ＰＩ変換器１４は、インターレース信号をプログレッシブ信号に変換した映像データを再度、元のインターレース信号の原ラインのみからなるインターレース信号に変換することができ、そのインターレース信号を出力端子１５へ出力する。このようにして、インターレース信号をプログレッシブ信号に変換した映像データを再度、画質劣化の無い元のインターレース信号に変換することができる。
【００３８】
本発明により、表示素子の画素数より高い画素数の映像信号入力を表示する場合、画像処理回路の処理能力が小さくても表示可能であり、かつ、画質劣化を最小限にするＴＶが実現可能である。その具体的な説明を図７、図８の例を用いて説明する。
【００３９】
図７は、本実施の形態の画像フォーマット変換装置を用いた画像表示装置の一例のブロック図を示す。同図において、ＷＸＧＡ表示素子４２は、図８と同様に、１３６６×７６８の画素の表示素子である。ここで、図７において、インターレース信号から変換された有効走査線数１０８０本のプログレッシブ信号（１０８０ｐのプログレッシブ信号）を再度インターレース信号に変換してＷＸＧＡ表示素子４２により画像表示を行う場合、図１〜図３と共に説明した本実施の形態の画像フォーマット変換装置４３は、上記のプログレッシブ信号を元のインターレース信号の原ラインのみからなる有効走査線数１０８０本のインターレース信号（１０８０ｉのインターレース信号）に変換する。
【００４０】
画像処理回路４４は、画像フォーマット変換装置４３から出力された１０８０ｉのインターレース信号に対して所定の信号処理を行ってＷＸＧＡ表示素子４２に供給して画像表示させる。ここで、画像処理回路４４は、入力される１０８０ｉのインターレース信号の周波数７４.２ＭＨｚの処理能力を持つ回路でよく、従来の図８に示した画像処理回路４１の半分の動作周波数で済むため、回路規模、コスト、消費電力などを図８に示した画像表示装置に比べて削減できる。
【００４１】
このように、本実施の形態によれば、表示素子の画素数より高い画素数の映像信号入力を表示する場合、画像処理回路の処理能力が小さくても、上記表示素子により表示可能であり、かつ、画質劣化を最小限にする画像表示装置が実現可能である。
【００４２】
なお、本発明は上記の実施の形態に限定されるものではなく、例えば上記の実施の形態以外の有効走査線数のプログレッシブ信号やインターレース信号に本発明を適用することができることは勿論である。
【図面の簡単な説明】
【００４３】
【図１】本発明の画像フォーマット変換装置の一実施の形態のブロック図である。
【図２】図１中の検出装置１３の一実施の形態の回路系統図である。
【図３】図１中の検出装置１３の一実施の形態の具体的回路系統図である。
【図４】図３中のＶ−ＨＰＦの空間周波数特性を示す図である。
【図５】原画像がプログレッシブの映像データを入力した場合の図３の検出装置の各部の出力信号のタイミングチャートである。
【図６】インターレース信号をプログレッシブ信号に変換したプログレッシブの映像データを入力した場合の図３の検出装置の各部の出力信号のタイミングチャートである。
【図７】本発明の実施の形態の画像フォーマット変換装置を用いた画像表示装置の一例のブロック図である。
【図８】従来の画像フォーマット変換装置を用いた画像表示装置の一例のブロック図である。
【図９】従来の画像フォーマット変換装置の一例のブロック図である。
【図１０】図９中のプログレッシブ変換回路の一例の構成図である。
【図１１】プログレッシブ変換回路の動作説明図である。
【図１２】補間画素の空間周波数特性を示す図である。
【符号の説明】
【００４４】
１１、１３１  プログレッシブ信号入力端子
１２  Ａ／Ｄ変換器（ＡＤＣ）
１３  検出装置
１４  ＰＩ変換器（プログレッシブ−インターレース変換器）
１５  インターレース信号出力端子
２１〜２３  １ライン遅延回路
２４、２５  垂直方向の高域フィルタ（Ｖ−ＨＰＦ）
１３２  メモリ
１３３、１３４  高域フィルタ（ＨＰＦ）
１３５  レベル比較器
１３６  積分器
１３７  判別回路
【図１】
2009267753.tif 000003
【図２】
2009267753.tif 000004
【図３】
2009267753.tif 000005
【図４】
2009267753.tif 000006
【図５】
2009267753.tif 000007
【図６】
2009267753.tif 000008
【図７】
2009267753.tif 000009
【図８】
2009267753.tif 000010
【図９】
2009267753.tif 000011
【図１０】
2009267753.tif 000012
【図１１】
2009267753.tif 000013
【図１２】
2009267753.tif 000014