(57)【要約】【課題】出力側にスピーカリレーを設ける必要なく、ショックノイズの発生を防止することができるＤ級アンプを提供する。【解決手段】オペアンプ１１を用いて構成され、増幅対象となる信号が入力される積分回路１と、積分回路の出力を所定の基準電位と比較してＰＷＭ信号に変換する比較器２と、比較器が出力するＰＷＭ信号を増幅して出力するＤ級出力回路６と、Ｄ級出力回路の出力を積分回路に帰還する帰還回路１０とを備えた自励発振型のＤ級増幅装置において、自励発振が生じていない状態における前記積分回路の出力側の電位を、前記基準電位に近い所定の電位とする抵抗Ｒ１２を、オペアンプの帰還コンデンサＣ１１に対して並列に接続する。【選択図】図１
2009060466.tif 000002
【特許請求の範囲】
【請求項１】
オペアンプを用いて構成され、増幅対象となる信号が入力される積分回路と、
前記積分回路の出力を所定の基準電位と比較してＰＷＭ信号に変換する比較器と、
前記比較器が出力するＰＷＭ信号を増幅して出力するＤ級出力回路と、
前記Ｄ級出力回路の出力を前記積分回路に帰還する帰還回路とを備えた自励発振型のＤ級増幅装置において、
自励発振が生じていない状態における前記積分回路の出力側の電位を、前記基準電位に近い所定の電位とする抵抗を、前記オペアンプの帰還コンデンサに対して並列に接続したことを特徴とするＤ級増幅装置。
【請求項２】
前記Ｄ級出力回路は、
前記増幅されたＰＷＭ信号を出力するハイサイド側及びローサイド側の各スイッチング素子と、
前記比較器が出力するＰＷＭ信号の電位を前記スイッチング素子の駆動に適したレベルにシフトするレベルシフト回路と、
前記ハイサイド側のスイッチング素子を駆動するための電源をローサイド側のスイッチング素子のオンに際してチャージポンプ方式により生成するチャージポンプ回路とを備え、
前記レベルシフト回路は容量結合型のものであり、そのコンデンサにより、自励発振が生じていない状態において、出力側が、前記ローサイド側のスイッチング素子をオフとするローレベルとなるものであることを特徴とする請求項１に記載のＤ級増幅装置。
【請求項３】
前記Ｄ級出力回路が出力する増幅されたＰＷＭ信号を平滑化して復調するローパスフィルタを備え、
前記ローパスフィルタの出力側は抵抗を介して接地されていることを特徴とする請求項１又は２に記載のＤ級増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自励発振型ＰＷＭ方式のＤ級増幅装置に関する。
【背景技術】
【０００２】
従来、スイッチング技術を利用し、小型軽量及び大出力を両立させたアンプとして、Ｄ級アンプが知られている（たとえば、特許文献１参照）。
【０００３】
図４は従来の一般的な自励発振型ＰＷＭ方式のＤ級アンプの構成を示す回路ブロック図である。同図に示すように、このＤ級アンプは、入力信号ＩＮ及び帰還信号ＦＢの和を積分する積分回路１０、積分回路１０の出力をグラウンド電位と比較してＰＷＭ信号に変換するコンパレータ２０、コンパレータ２０の出力のレベルをシフトするレベルシフト回路３０、レベルシフト回路３０の出力及びこれを半転した信号に対してデッドタイム（Ｄｅａｄ  Ｔｉｍｅ）を付与するデッドタイム回路６０、デッドタイム回路６０の出力を増幅して駆動信号を生成するドライバＩＣ５０、ドライバＩＣ５０からの駆動信号に基づき、増幅されたＰＷＭ信号を出力するＤ級出力段４０、Ｄ級出力段４０の出力を平滑化してアナログ信号として出力するＬＣ型ローパスフィルタ７０、並びに、Ｄ級出力段４０の出力を積分回路１０のオペアンプ１０１の反転入力端子に抵抗Ｒ８１を経て帰還する帰還回路８０を備える。
【０００４】
この構成において、電源が投入されると、帰還回路８０によりＤ級出力段４０の出力からの正帰還がかかり、自励発振を生じる。この自励発振により、積分回路１０の出力は、入力信号ＩＮより十分高い一定周波数の三角波となる。ただし、これより周波数の低い入力信号ＩＮについては、帰還回路８０は負帰還路として作用し、増幅により発生する歪を減少させる。
【０００５】
その際、自励発振による三角波の生成が確実に行われるように、デッドタイム回路６０におけるゲート・オンと同時に、積分回路１０におけるオペアンプ１０１の反転入力端子に対し、トリガ回路９１からトリガパルスが入力される。このとき、積分回路１０の出力は、電源電圧になっている。積分回路であるため、オペアンプ１０１のゲインはＤＣ的には無限大のゲインとなり、電源電圧となるからである。このため、トリガパルスにより積分回路１０の出力をコンパレータ２０のグラウンドレベルまで変化させ、自励発振を開始させるためには、トリガパルスの波形としては、ある程度のレベルと期間を有するものが必要となる。
【０００６】
自励発振の開始後、積分回路１０は、三角波による搬送波を入力信号ＩＮにより変調した信号を出力する。この信号は、コンパレータ２０によりグラウンド電位と比較され、ＰＷＭ信号に変換される。ＰＷＭ信号の基準電位はレベルシフト回路３０によりグラウンド電位からＭＯＳＦＥＴ４２を駆動し得るレベルに引き上げられる。また、この信号がインバータ９２により反転され、ＭＯＳＦＥＴ４１を駆動するための信号とされる。これらのＭＯＳＦＥＴ４１及び４２を駆動するための信号は、デッドタイム回路６０によりＭＯＳＦＥＴ４１及び４２を重複することなくオン／オフするタイミングに整形され、ドライバＩＣ５０により増幅されて、ＭＯＳＦＥＴ４１及び４２の駆動に供される。ＭＯＳＦＥＴ４１及び４２の駆動によって±Ｂ電源からの負荷電流がオン／オフ制御され、増幅されたＰＷＭ信号がＤ級出力段４０から出力される。増幅されたＰＷＭ信号はＬＣ型ローパスフィルタ７０により平滑化されて復調され、入力信号ＩＮを増幅した出力信号ＯＵＴとして出力される。
【０００７】
【特許文献１】特開平１０−１５０３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このＤ級アンプによれば、トリガパルスに起因するショックノイズを回避するために、Ｄ級アンプの出力側においてスピーカリレーを設ける必要があるという問題がある。
【０００９】
図３はこの問題を示す。図中のａはトリガ回路９１からのトリガパルスの波形、ｂは積分回路１０の出力波形、ｃはＤ級アンプの出力ＯＵＴの波形である。同図に示すように、トリガパルスがオペアンプ１０１に入力された瞬間に自励発振が開始し、積分回路１０は三角波の出力を開始する。このため、トリガパルスの波形自体がＤ級アンプの出力波形ｃにおいて増幅されたかたちで現れて、ショックノイズとなる。そこで従来、Ｄ級アンプの出力側において、かかるショックノイズが発生し得る過渡期間においてスピーカを切り離すためのスピーカリレーを設けるようにしている。
【００１０】
本発明の目的は、このような従来技術の問題点に鑑み、出力側にスピーカリレーを設ける必要なく、ショックノイズの発生を防止することができるＤ級アンプを提供することにある。
【課題を解決するための手段】
【００１１】
この目的を達成するため、第１の発明に係るＤ級増幅装置は、オペアンプを用いて構成され、増幅対象となる信号が入力される積分回路と、前記積分回路の出力を所定の基準電位と比較してＰＷＭ信号に変換する比較器と、前記比較器が出力するＰＷＭ信号を増幅して出力するＤ級出力回路と、前記Ｄ級出力回路の出力を前記積分回路に帰還する帰還回路とを備えた自励発振型のＤ級増幅装置において、自励発振が生じていない状態における前記積分回路の出力側の電位を、前記基準電位に近い所定の電位とする電位設定用抵抗を、前記オペアンプの帰還コンデンサに対して並列に接続したことを特徴とする。
【００１２】
ここで、Ｄ級増幅装置としては、たとえば、Ｄ級オーディオアンプが該当する。所定の基準電位としては、たとえば、グラウンド電位が該当する。
【００１３】
この構成において、自励発振が生じていない状態においては、オペアンプのバイアス電流が電位設定用抵抗を流れることにより生じる電圧降下によって、積分回路の出力側の電位は、比較器における基準電位に近い所定の電位とされる。この状態において、前記基準電位及び所定電位間の電位差を積分回路の出力側において超えるような所定の振幅を有する信号が積分回路に入力されると、比較器への入力は前記基準電位を超えるので、比較器の出力は変化する。これを増幅してＤ級出力回路は出力するので、この出力が帰還回路を経て積分回路に帰還され、自励発振が開始される。すなわち、前記所定の振幅を有する信号がトリガとなって自励発振が開始される。
【００１４】
第２の発明に係るＤ級増幅装置は、第１発明において、前記Ｄ級出力回路は、前記増幅されたＰＷＭ信号を出力するハイサイド側及びローサイド側の各スイッチング素子と、前記比較器が出力するＰＷＭ信号の電位を前記スイッチング素子の駆動に適したレベルにシフトするレベルシフト回路と、前記ハイサイド側のスイッチング素子を駆動するための電源をローサイド側のスイッチング素子のオンに際してチャージポンプ方式により生成するチャージポンプ回路とを備え、前記レベルシフト回路は容量結合型のものであり、そのコンデンサにより、自励発振が生じていない状態において、出力側が、前記ローサイド側のスイッチング素子をオフとするローレベルとなるものであることを特徴とする。
【００１５】
第３の発明に係るＤ級増幅装置は、第１又は第２発明において、前記Ｄ級出力回路が出力する増幅されたＰＷＭ信号を平滑化して復調するローパスフィルタを備え、前記ローパスフィルタの出力側は抵抗を介して接地されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、自励発振が生じていない状態における積分回路の出力側の電位を、比較器における基準電位に近い所定の電位とする電位設定用抵抗を、積分回路のオペアンプの帰還コンデンサに対して並列に接続したので、該基準電位及び所定電位間の電位差を積分回路の出力側において超える程度の低レベルの振幅を有する信号をトリガとして自励発振を開始させることができる。したがって、低レベルの音声信号が入力するだけで、ショックノイズを伴うことなく自励発振が開始するので、出力側にスピーカリレーを設ける必要性を排除することができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の一実施形態に係る自励発振型ＰＷＭ方式のＤ級アンプの構成を示す回路ブロック図である。同図に示すように、このＤ級アンプは、入力信号を積分し、反転して出力する積分回路１、積分回路１の出力をグラウンド電位と比較してＰＷＭ信号に変換するコンパレータ２、コンパレータ２の出力側に接続されたレベルシフト回路３、レベルシフト回路３の出力及びこれを半転した信号に対してデッドタイム（Ｄｅａｄ  Ｔｉｍｅ）を付与するデッドタイム回路４、デッドタイム回路４の出力を増幅して駆動信号を生成するドライバＩＣ５、ドライバＩＣ５からの駆動信号に基づき、増幅されたＰＷＭ信号を出力するＤ級出力段６、Ｄ級出力段６の出力を平滑化し、アナログ信号として出力するローパスフィルタ７、並びにＤ級出力段６の出力をオペアンプ１１の反転入力端子に帰還する帰還回路１０を備える。
【００１８】
積分回路１はＤ級アンプへの入力信号ＩＮがコンデンサＣ１を介して入力される抵抗Ｒ１１、抵抗Ｒ１１の出力側が反転入力端子に接続され、非反転入力端子が接地されたオペアンプ１１、オペアンプ１１の反転入力端子及び出力端子間に設けられたコンデンサＣ１１及び抵抗Ｒ１２の並列回路を備える。入力信号ＩＮが無く、自励発振が生じていない無信号時においては、オペアンプ１１の反転入力端子は仮想接地によりグラウンド電位（０Ｖ）となる。また、抵抗Ｒ１２を有するので、積分回路１の出力側はほぼグラウンド電位となる。
【００１９】
たとえば、抵抗Ｒ１２が１［ＭΩ］の場合、積分回路１の出力側は−２００［ｍＶ］程度となる。この電位は、オペアンプ１１の入力部を構成するＰＮＰトランジスタのベース電流、すなわちオペアンプ１１の入力バイアス電流が、抵抗Ｒ１２を流れることにより発生する。この電位は抵抗Ｒ１２の抵抗値をより小さくすることによって、よりグランドレベルに近づけることができる。しかし、そうすると、歪の悪化につながるので、１００［ｋΩ］〜１［ＭΩ］とするのが好ましい。このように、積分回路１の出力側をほぼグラウンド電位としたことにより、入力信号ＩＮとして低レベルの入力信号や楽音信号が入力された場合でも、それをトリガとして自励発振を開始することができる。
【００２０】
積分回路１の出力側は抵抗Ｒ３を介してコンパレータ２の反転入力端子に接続される。コンパレータ２の非反転入力端子は接地される。コンパレータ２の反転入力端子及び非反転入力端子間には自励発振周波数（Ｒ３とＣ２１の時定数で決定される）を調整するコンデンサＣ２１が設けられる。
【００２１】
Ｄ級出力段６はハーフブリッジ型のものであり、負荷電源（±Ｂ）のマイナス側に接続されたローサイド側のパワーＭＯＳＦＥＴ６１及びプラス側に接続されたハイサイド側のパワーＭＯＳＦＥＴ６２を備える。Ｄ級出力段６の出力は帰還回路１０の抵抗Ｒ４を介してオペアンプ１１の反転入力端子に帰還される。
【００２２】
レベルシフト回路３は容量結合型のものであり、＋Ｖ電源及び−Ｂ電源間に設けられた抵抗Ｒ３１、コンデンサＣ３１及び抵抗Ｒ３２の直列回路、並びに抵抗Ｒ３２に対して並列に接続されたダイオードＤ３１（マイナス電圧を−０．６Ｖにクランプする）を有する。抵抗Ｒ３１及びコンデンサＣ３１間の接続点はコンパレータ２の出力端子に接続され、コンデンサＣ３１及び抵抗Ｒ３２間の接続点はデッドタイム回路４のローサイド側及びハイサイド側に接続される。ただし、ハイサイド側への接続は反転回路８を介して行われる。ダイオードＤ３１はアノード側が−Ｂボルト電源に接続される。
【００２３】
レベルシフト回路３は、自励発振時には、コンパレータ２からのＰＷＭ信号の基準電位（グラウンドレベル）を、グラウンドレベルより低い所定の基準電位及び−Ｂ電源の電位の間で振動するようにシフトする。このシフトされた信号はローサイド側のパワーＭＯＳＦＥＴ６１を駆動するために用いられる。この信号を反転回路８によって反転した信号は基準電位がハイサイド側のパワーＭＯＳＦＥＴ６２を駆動するができるようにシフトされたものとなっており、パワーＭＯＳＦＥＴ６２を駆動するのに用いられる。
【００２４】
ローパスフィルタ７はＤ級出力段６の出力及びＤ級アンプの出力端子９間に設けられたインダクタＬ７１、及び出力端子９及びグラウンド間に設けられたコンデンサＣ７１を有する。ただしこのままでは、出力端子９にスピーカが接続されていないとき、出力インピーダンスが無限大であるため、外来ノイズ等が抵抗Ｒ４を介して進入し、動作が不安定になるおそれがある。そこで本実施形態においては、コンデンサＣ７１に対して並列に抵抗Ｒ７１を設け、出力端子９をグラウンド電位とするようにしている。抵抗Ｒ７１の値は５［ｋΩ］程度でよい。
【００２５】
この構成において、自励発振が生じていない状態においては、レベルシフト回路３をコンデンサＣ３１による容量結合型のものとしたことにより、コンパレータ２の出力がハイレベルであるか又はローレベルであるかに関係なく、デッドタイム回路４のオン状態では、必ずパワーＭＯＳＦＥＴ６２のゲート（上ゲート）がハイレベル、パワーＭＯＳＦＥＴ６１のゲート（下ゲート）がローレベルとなる。そして、Ｄ級アンプの場合、ドライバＩＣ５における上ゲート用の電源はチャージポンプ方式で生成するようにしているため、下ゲートがオン状態とならない場合には、上ゲート電源は生成されず、ＭＯＳＦＥＴ６１及び６２は動作しない。したがって所定のトリガ信号が積分回路１に入力され、コンパレータ２の出力が反転するようになるまで、自励発振が生じることはない。
【００２６】
この状態において、入力信号ＩＮが入力されると、自励発振が開始される。すなわち、積分回路１はカットオフ周波数ｆｃ｛＝１／（Ｃ１１の容量×Ｒ１２の抵抗値）｝以下の周波数においては増幅器として作用し、たとえば抵抗Ｒ１１の抵抗値が１０［ｋΩ］、抵抗Ｒ１２の抵抗値が１［ＭΩ］であるとすると、ゲインは１００倍となる。したがって入力信号ＩＮの振幅が２［ｍＶ］（＝２００［ｍＶ］／１００）を超えると、積分回路１の出力は０［Ｖ］を超える。そうすると、コンパレータ２の出力は反転してローレベルとなり、下ゲートがハイレベルとなる。これにより、上ゲート電源も生成され、自励発振が開始されることになる。
【００２７】
図２はこの自励発振が開始されるときの積分回路１の出力波形を示す。積分回路１の出力側の電位−２００［ｍＶ］に対し、入力信号ＩＮに基づく信号波形が重畳し、０［Ｖ］に達した瞬間に自励発振が開始される様子が示されている。
【００２８】
本実施形態によれば、自励発振が生じておらずかつ入力信号ＩＮが無い状態における積分回路１の出力側電位をグラウンド電位より小さくかつグラウンド電位に近い値とする抵抗Ｒ１２を設けるようにしたため、低レベルの入力信号ＩＮをトリガ信号として自励発振を開始させることができる。したがって、従来のように比較的高レベルで長期間のトリガ信号を入力させる必要はなく、低レベルの音声信号を入力するだけで、自励発振を開始させることができる。これにより、ショックノイズを伴うことなく自励発振を開始させることができるので、出力側にスピーカリレーを設ける必要性を排除することができる。
【００２９】
また、レベルシフト回路３をコンデンサＣ３１による容量結合型のものとしたため、自励発振が生じる前のレベルシフト回路３における出力側の論理状態を、コンパレータ２の出力側のレベルがローレベルであるかハイレベルであるかに関係なくローレベルとすることができる。したがって、入力信号ＩＮによってレベルシフト回路３における出力側の論理状態が変化するようになるまで、自励発振が生じるのを防止することができる。
【００３０】
また、出力端子９及びグラウンド間に抵抗Ｒ７１を設けるようにしたため、出力端子９にスピーカが接続されていない状態において、外来ノイズ等が抵抗Ｒ４を介して進入し、Ｄ級アンプの動作が不安定となるのを防止することができる。
【００３１】
なお、本発明は上述実施形態に限定されることなく、適宜変形して実施することができる。たとえば、入力信号ＩＮに対してゲインを与えるオペアンプ等を積分回路１の前に設けるようにしてもよい。これによれば、ＲＣＡ入力等の外部入力の場合のようなより低レベルの入力信号ＩＮをトリガとして自励発振を開始させることができる。
【００３２】
また、上述においては、オペアンプ１１の入力部がＰＮＰトランジスタで構成されている場合について説明したが、オペアンプ１１は、入力部がＮＰＮトランジスタであるものや、ＦＥＴ入力型のものであってもよい。レベルシフト回路３をコンデンサＣ３１による容量結合型のものとして構成したため、コンパレータ２の出力がハイレベル又はローレベルであるかに関係なく、自励発振前におけるレベルシフト回路３の出力をローレベルとしておき、自励発振を開始させることができるからである。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態に係る自励発振型ＰＷＭ方式のＤ級アンプの構成を示す回路ブロック図である。
【図２】図１のＤ級アンプにおいて自励発振が開始されるときの積分回路の出力波形を示す図である。
【図３】図４の従来のＤ級アンプにおける問題点を示す図である。
【図４】従来の一般的な自励発振型ＰＷＭ方式のＤ級アンプの構成を示す回路ブロック図である。
【符号の説明】
【００３４】
１，１０：積分回路、２，２０：コンパレータ、３，３０：レベルシフト回路、４，６０：デッドタイム回路、５，５０：ドライバＩＣ、６，４０：Ｄ級出力段、７，７０：ローパスフィルタ、８，９２：反転回路、９：出力端子、１０，８０：帰還回路、１１，１０１：オペアンプ、４１，４２，６１，６２：パワーＭＯＳＦＥＴ、９１：トリガ回路、Ｃ１，Ｃ１１，Ｃ２１，Ｃ３１，Ｃ７１：コンデンサ、Ｄ３１：ダイオード、Ｌ７１：インダクタ、Ｒ３，Ｒ４，Ｒ１１，Ｒ１２，Ｒ３１，Ｒ３２，Ｒ７１，Ｒ８１：抵抗。
【図１】
2009060466.tif 000003
【図２】
2009060466.tif 000004
【図３】
2009060466.tif 000005
【図４】
2009060466.tif 000006