(57)【要約】【課題】積層電子部品において、積層体と導電体との間に隙間ができ、その隙間に半田が吸い上がり、半田フィレットが形成されず、実装基板に半田付けされない問題があった。【解決手段】  内部信号用電極と内部接地用電極とを誘電体で挟んで交互に積層した積層体と、内部信号用電極と接続される第１外部電極及び第２外部電極と、内部信号用電極より低抵抗な導電体とを備えた積層電子部品において、  前記導電体は、前記積層体の前記第１外部電極と前記第２外部電極とを挟み込むための一対の挟みこみ部と、該一対の挟み込み部を繋ぐ連結部とを備え、  該挟み込み部は、前記積層体の前記第１外部電極と前記第２外部電極とを締め付ける。【選択図】図１
2009206372.tif 000002
【特許請求の範囲】
【請求項１】
信号用内部電極と接地用内部電極とを誘電体で挟んで交互に積層した積層体と、
該積層体の第１端面において前記信号用内部電極と接続される第１外部電極と、前記第１端面と対向する第２端面において前記信号用内部電極と接続される第２外部電極と、
前記各々の信号用内部電極より低抵抗で、且つ、前記第１外部電極及び前記第２外部電極に接続される導電体と、
前記第１端面及び前記第２端面に垂直な第３端面において前記接地用内部電極に接続される第３外部電極と、前記第３端面に対向する第４端面において前記接地用内部電極に接続される第４外部電極と、を備えた積層電子部品であって、
前記導電体は、前記積層体の前記第１外部電極と前記第２外部電極とを挟み込むための一対の挟みこみ部と、該一対の挟み込み部を繋ぐ連結部とを備え、
該挟み込み部は、前記積層体の前記第１外部電極と前記第２外部電極とを締め付けることを特徴とする積層電子部品。
【請求項２】
前記一対の挟み込み部は、前記第１外部電極と前記第２外部電極と対向する対向面にメッキが施されていることを特徴とする請求項１に記載の積層電子部品。
【請求項３】
前記一対の挟み込み部は、前記第１外部電極と前記第２外部電極との接続にレーザ溶接されてなることを特徴とする請求項１に記載の積層電子部品。
【請求項４】
前記導電体は、銅板で形成されてなることを特徴とする請求項１乃至３のいずれかに記載の積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、特に、直流電流を電気負荷に供給する積層電子部品に関するものである。
【背景技術】
【０００２】
従来のアナログ回路の一部をデジタル回路に置き換えた回路、およびアナログ入出力を持つデジタル回路等のアナログ回路とデジタル回路とが混載される回路では、デジタル回路からアナログ回路への電磁干渉問題が深刻になってきている。
【０００３】
この対策には、高周波電流の発生源であるＬＳＩを供給電源系から高周波的に分離すること、すなわち、電源デカップリングの手法が有効である。
【０００４】
しかし、従来の電源デカップリングコンデンサに大電流の直流電流を流すと発熱し、電源デカップリングおよびその周辺部品が破壊するという問題があったため、電気回路装置（特許文献１）は発熱防止のために、積層セラミックコンデンサを銅板で覆うことが行われた。
【特許文献１】特開２００７−２０２１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来例に係る電気回路装置において、積層セラミックコンデンサを銅板で覆う場合、積層セラミックコンデンサ及び銅板のそれぞれの寸法公差などにより、積層セラミックコンデンサと銅板との間に隙間が形成される。
【０００６】
そのため、クリーム半田を塗布した実装基板上に、銅板で覆った積層セラミックコンデンサを載置してリフロー半田付けすると、積層セラミックコンデンサと銅板との間の隙間に半田が吸い上がり、半田フィレットが形成されず実装基板に半田付けされない問題があった。
【０００７】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、半田フィレットを形成して実装基板へ確実に半田付けされ、大電流が供給可能な積層電子部品を提供することである。
【課題を解決するための手段】
【０００８】
この発明によれば、信号用内部電極と接地用内部電極とを誘電体で挟んで交互に積層した積層体と、
該積層体の第１端面において前記信号用内部電極と接続される第１外部電極と、前記第１端面と対向する第２端面において前記信号用内部電極と接続される第２外部電極と、
前記各々の信号用内部電極より低抵抗で、且つ、前記第１外部電極及び前記第２外部電極に接続される導電体と、
前記第１端面及び前記第２端面に垂直な第３端面において前記接地用内部電極に接続される第３外部電極と、前記第３端面に対向する第４端面において前記接地用内部電極に接続される第４外部電極と、を備えた積層電子部品であって、
前記導電体は、前記積層体の前記第１外部電極と前記第２外部電極とを挟み込むための一対の挟みこみ部と、該一対の挟み込み部を繋ぐ連結部とを備え、
該挟み込み部は、前記積層体の前記第１外部電極と前記第２外部電極とを締め付けることを特徴とする。
【０００９】
好ましくは、前記一対の挟み込み部は、前記第１外部電極と前記第２外部電極と対向する対向面にメッキが施されていることを特徴とする。
【００１０】
好ましくは、前記一対の挟み込み部は、前記第１外部電極と前記第２外部電極との接続にレーザ溶接されてなることを特徴とする。
【００１１】
好ましくは、前記導電体は、銅板で形成されていることを特徴とする。
【発明の効果】
【００１２】
この発明による積層電子部品は、前記一対の挟み込み部が、前記第１外部電極と前記第２外部電極間を締め付けることにより、前記第１外部電極と前記導電体、前記第２外部電極と前記導電体との隙間が無くなるか又は少なくなることにより、半田が吸い上がらず、半田フィレットを形成でき実装基板上に確実に半田付けできる。
【００１３】
また、一対の挟み込み部の前記第１外部電極及び前記第２外部電極との対向面にメッキを施したことで、前記第１外部電極及び前記第２外部電極の表面に形成されたメッキを溶融し、一対の挟み込み部の対向面と前記第１外部電極及び前記第２外部電極を接続できる。
さらに、上記により導電体と積層体が接続されているため、実装基板への載置が容易となる。
【００１４】
また、前記一対の挟み込み部と前記第１外部電極及び前記第２外部電極との接続を容易なレーザ溶接し、その結果、導電体と積層体が接続されているため、実装基板への載置が容易、さらに、リフロー半田時の温度でも接続が外れる事がないため、基板への実装が容易となる。
【００１５】
また、導電体を銅板にすることで、電気伝導度が大きいことにより、より多くの電流を流せ、且つ、発熱も少なくなる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００１７】
［実施の形態１］
この発明の実施の形態１による積層電子部品の構成を、図１に示す。図１の（ａ）は、積層電子部品の斜視図であり、（ｂ）は同下面図、（ｃ）は（ａ）のＡ−Ａ‘線で切断した断面図、（ｄ）内部信号用電極の斜視図、（ｅ）内部接地用電極の斜視図である。
【００１８】
図１に示すように、積層電子部品１００は、内部信号用電極２、内部接地用電極３、誘電体１、導電体４（挟み込み部４０、連結部４１）とを有する。内部信号用電極２、内部接地用電極３は夫々約１μｍの膜厚を有する。誘電体１は、約１．７μｍの膜厚を有する。
【００１９】
内部信号用電極２は、第１外部電極２０及び第２外部電極２１にそれぞれ接続される。
【００２０】
内部接地用電極３は、第３外部電極及び第４外部電極にそれぞれ接続される。
【００２１】
誘電体層１は、たとえば、チタン酸バリウム（ＢａＴｉＯ３）からなり、内部信号用電極２、内部接地用電極３は、たとえば、ニッケル（Ｎｉ）からなる。
【００２２】
なお、図２に示すように、積層電子部品１００は、長さ方向Ｄ１および幅方向Ｄ２に直交する方向Ｄ３において高さを有する。そして、高さは、たとえば、２.５ｍｍに設定される。また、積層体１１０と導電体４の隙間Ｄ４有する。
【００２３】
図３から図４で、図１に示す積層電子部品１００の製造方法を説明する。図３（ａ）を参照して、誘電体層１（ＢａＴｉＯ３）となるグリーンシートの表面にＮｉペーストをスクリーン印刷により塗布し、誘電体層の表面にＮｉからなる内部信号用電極２を形成する。
同じようにして、誘電体層１（ＢａＴｉＯ３）となるグリーンシートの表面にＮｉペーストをスクリーン印刷により塗布し、Ｎｉからなる内部接地用電極３を形成する（図３の（ｂ）参照）。
【００２４】
その後、図３の（ｃ）のように、上記形成した誘電体層上の電極層を交互に積層し、作製された積層体１１０を１３５０℃の焼成温度で焼成して形成する。
【００２５】
その後、バレル研磨などを施し、内部信号用電極２及び内部接地用電極３を積層体１１０の表面に露出させる。
【００２６】
その後、積層体１１０の内部信号用電極２の露出面に接続するように、Ｃｕペーストなどを第１電極２０及び第２電極２１となるようにして塗布する。また、積層体１１０の内部接地用電極３の露出面に接続するように、Ｃｕペーストなどを第３電極３０及び第４電極３１となるように塗布する。
【００２７】
その後、焼成して積層体１１０の第１電極２０、第２電極２１、第３電極３０及び第４電極３１を形成する。さらに、第１電極２０、第２電極２１、第３電極３０及び第４電極３１の表面にはＮｉＳｎメッキなどを施す。（図４（ａ）参照）
次に、図４（ａ）（ｂ）に示すように一対の挟み込み部４０と連結部４１を形成した導電体４を、第１電極２０、第２電極２１、第３電極３０及び第４電極３１まで形成した積層体１１０の第１電極２０と第２電極２１を挟みこむように覆い一体化して積層電子部品１００を作製した。
【００２８】
ここで、一対の挟み込み部４０の実装基板側の間隔は、積層体１１０より短く形成しているため、一対の挟み込み部４０がクランプ機能を有し、締め付けることが出来る。
【００２９】
上記作製した積層電子部品１００は、積層体１１０と導電体４の隙間を無くしたこと又は少なくしたことにより半田が吸い上がらず、半田フィレットが形成でき、実装基板に確実に半田付けできる。また、導電体４は内部信号用電極２より低抵抗であるため、発熱が少なくなり、大電流を流しやすくなる。
【００３０】
また、上記においては、誘電体層１は、全て同じ誘電体材料（ＢａＴｉＯ３）によって構成されると説明したが、この発明においては、これに限らず、誘電体層１は、相互に異なる誘電体材料によって構成されていてもよく、２種類の誘電体材料によって構成されていてもよく、一般的には、１種類以上の誘電体材料によって構成されていればよい。この場合、誘電体層１を構成する各誘電体材料は、好ましくは、３０００以上の比誘電率を有する。
【００３１】
そして、ＢａＴｉＯ３以外の誘電体材料としては、Ｂａ（Ｔｉ，Ｓｎ）Ｏ３，Ｂｉ４Ｔｉ３Ｏ１２，（Ｂａ，Ｓｒ，Ｃａ）ＴｉＯ３，（Ｂａ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３，（Ｂａ，Ｓｒ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３，ＳｒＴｉＯ３，ＣａＴｉＯ３，ＰｂＴｉＯ３，Ｐｂ（Ｚｎ，Ｎｂ）Ｏ３，Ｐｂ（Ｆｅ，Ｗ）Ｏ３，Ｐｂ（Ｆｅ，Ｎｂ）Ｏ３，Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３，Ｐｂ（Ｎｉ，Ｗ）Ｏ３，Ｐｂ（Ｍｇ，Ｗ）Ｏ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３，Ｐｂ（Ｌｉ，Ｆｅ，Ｗ）Ｏ３，Ｐｂ５Ｇｅ３Ｏ１１およびＣａＺｒＯ３等を用いることができる。
【００３２】
さらに、上記においては、内部信号用電極２、内部接地用電極３および外部電極の各々は、ニッケル（Ｎｉ）からなると説明したが、この発明においては、これに限らず、内部信号用電極２、内部接地用電極３および外部電極の各々は、銀（Ａｇ）、パラジウム（Ｐｄ）、銀パラジウム合金（Ａｇ−Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銅（Ｃｕ）、ルビジウム（Ｒｕ）およびタングステン（Ｗ）のいずれかによって構成されていてもよい。
【００３３】
さらに、上記においては、導電体４は、Ｃｕからなると説明したが、この発明においては、これに限らず、導体板４は、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）およびニッケル（Ｎｉ）等の金属のバルク（導体板４１、４２よりも厚い金属板）からなっていてもよい。
【００３４】
また、導電体４を図５のような形状にすると、積層体１１０を挟み込みやすく、さらに締め付けられる。
【００３５】
また、図６のように挟み込み部４０の実装基板との接続する部分を広げても同様な効果があり、さらに、接触部分が広がったことで接触抵抗も下がる利点がある。
【００３６】
［実施の形態２］
実施の形態２による積層電子部品１００は、一対の挟み込み部４０の第１電極２０及び第２電極２１と対向する面にメッキを施した以外は、実施形態１と同様に作製した。
【００３７】
積層電子部品１００の一対の挟み込み部４０にメッキが施されたことにより、第１電極２０及び第２電極２１の表面のＳｎメッキが溶融する温度まで上昇させることで、一対の挟み込み部４０と第１電極２０及び第２電極２１とを接合一体化することができる。
【００３８】
その結果、積層電子部品１００の実装基板への載置が容易となり、リフロー半田付けも容易となる。
【００３９】
［実施の形態３］
実施の形態３による積層電子部品１００は、挟み込み部４０と第１電極２０、挟み込み部４０と第２電極２１の夫々をレーザ溶接した以外は、実施形態１と同様に作製した。
【００４０】
積層電子部品１００の一対の挟み込み部４０と第１電極２０及び第２電極２１を溶接で一体化することができ、リフロー半田付けの温度にも溶接がはずれることなく、積層電子部品１００の実装基板への載置が容易となり、リフロー半田付けも容易となる。
【００４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００４２】
【図１】本発明実施形態１に係る積層電子部品の（ａ）斜視図、（ｂ）下面図、（ｃ）Ａ−Ａ‘線で切断した断面図、（ｄ）内部信号用電極の斜視図、（ｅ）内部接地用電極の斜視図である。
【図２】本発明実施形態１に係る積層電子部品の寸法図である。
【図３】本発明実施形態１に係る積層電子部品の積層体形成の（ａ）内部信号用電極斜視図、（ｂ）内部接地用電極斜視図、（ｃ）積層体断面図である。
【図４】本発明実施形態１に係る積層電子部品の導電体取付けの（ａ）斜視図、（ｂ）完成斜視図である。
【図５】本発明実施形態１に係る導電体の他の形態図である。
【図６】本発明実施形態１に係る導電体の他の形態図である。
【符号の説明】
【００４３】
１    誘電体
２    内部信号用電極
２０  第１外部電極
２１  第２外聞電極
３    内部接地用電極
３０  第３外部電極
３１  第４外部電極
４    導電体
４０  挟み込み部
４１  連結部
【図１】
2009206372.tif 000003
【図２】
2009206372.tif 000004
【図３】
2009206372.tif 000005
【図４】
2009206372.tif 000006
【図５】
2009206372.tif 000007
【図６】
2009206372.tif 000008