(57)【要約】【課題】ＣＰＵ処理より高速で、また、小容量メモリを用いて画像回転処理を行うことができる、低価格の画像処理装置を提供する。【解決手段】画像データを交互に入力して出力する対となるメモリと、これらのメモリから出力される画像データを交互に入力し出力する対となるメモリと、回転角度値に基づき元画像データを回転させるためのアドレスを生成し各メモリにそれぞれに出力するアドレス生成回路とを有し、元画像データを分割して順番に対となるメモリに交互に入力し該メモリから交互に出力されるデータを、前記生成されたアドレスを使用して後続する対となるメモリに入力した後出力する。【選択図】図２４
2009100313.tif 000002
【特許請求の範囲】
【請求項１】
画像データを交互に入力して出力する対となる第１と第２のメモリと、
前記第１と第２のメモリから出力される画像データを交互に入力し出力する対となる第３と第４のメモリと、
入力された所定の角度値に基づき、元画像データを回転させるためのアドレスを生成して前記第１乃至第４のメモリにそれぞれに出力するアドレス生成回路とを有し、
入力画像保持手段によって保持された元画像データを分割して順番に前記第１と第２のメモリに交互に入力し、
前記第１と第２のメモリから交互にデータを出力し、これら出力データを前記アドレス生成回路から出力されたアドレスを使用して、前記第３と第４のメモリに交互に入力し、
前記第３と第４のメモリから交互にデータを出力する、
ことを特徴とする画像処理装置。
【請求項２】
注目画素の周辺の８画素を含む９画素それぞれのデータを保持する手段と、
前記９画素から注目画素の回転後のアドレスに近い３画素を選択出力する手段と、
前記３画素と注目画素との４画素から補間データを演算出力する手段と、からなる補間回路を更に有し、
前記第１と第２のメモリからの出力データを前記補間回路に入力し、該補間回路からの出力データを前記第３と第４のメモリに入力することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
画像データを交互に入力して出力する対となる第１と第２のメモリと、
前記第１と第２のメモリから出力される画像データを交互に入力し出力する対となる第５と第６のメモリと、
前記第５と第６のメモリから出力される画像データを交互に入力し出力する対となる第３と第４のメモリと、
入力された所定の角度値に基づき、元画像データを回転させるためのアドレスを生成して前記第１乃至第４のメモリに出力するアドレス生成回路とを有し、
入力画像保持手段によって保持された元画像データを分割して順番に前記第１と第２のメモリに交互に入力し、
前記第１と第２のメモリから交互にデータを出力し、これら出力データを前記アドレス生成回路から出力されたアドレスを使用して、前記第３と第４のメモリに交互に入力し、
前記第３と第４のメモリから交互にデータを出力し、これら出力データを、前記第５と第６のメモリに交互に入力し、
前記第５と第６のメモリから交互にデータを出力する、
ことを特徴とする画像処理装置。
【請求項４】
注目画素の周辺の８画素を含む９画素を保持する手段と、
前記９画素から注目画素の回転後のアドレスに近い３画素を選択出力する手段と、
前記３画素と注目画素との４画素から補間データを演算出力する手段とからなる補間回路を更に有し、
前記第１と第２のメモリからの出力データを前記補間回路に入力し、該補間回路からの出力データを前記第３と第４のメモリに入力することを特徴とする請求項３に記載の画像処理装置。
【請求項５】
画像データが入力される第１の先入れ先出し型メモリと、
前記第１の先入れ先出し型メモリから出力される画像データを交互に入力し出力する対となる第１と第２のメモリと、
入力された所定の角度値に基づき、元画像データを回転させるためのアドレスを生成して前記第１と第２のメモリに出力するアドレス生成回路と、
前記第１と第２のメモリから交互に出力されるデータを入力する第２の先入れ先出し型メモリとを有し、
入力画像保持手段によって保持された元画像データを分割して順番に前記第１の先入れ先出し型メモリに入力し、
前記第１の先入れ先出し型メモリからの出力データを前記アドレス生成回路から出力されたアドレスを使用して、前記第１と第２のメモリに交互に入力し、
前記第１と第２のメモリから交互にデータを出力し前記第２の先入れ先出し型メモリに入力し、該第２の先入れ先出し型メモリから出力する、
ことを特徴とする画像処理装置。
【請求項６】
注目画素の周辺の８画素を含む９画素それぞれのデータを保持する手段と、
前記９画素から注目画素の回転後のアドレスに近い３画素を選択出力する手段と、
前記３画素と注目画素との４画素から補間データを演算出力する手段とからなる補間回路を更に有し、
前記第１の先入れ先出し型メモリからの出力データを前記補間回路に入力し、該補間回路からの出力データを前記第１と第２のメモリに入力することを特徴とする請求項５に記載の画像処理装置。
【請求項７】
原稿をスキャンして画像データに変換する画像入力手段と、
画像データを用紙に印刷する画像形成手段と、
スキャン画像における原稿や画像の傾きを検出する手段と、
請求項１乃至６の何れか１つに記載の画像処理装置と、を有する事を特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置に関し、特に、画像に対して回転処理を行う画像処理装置およびこれを用いる画像形成装置に関する。
【背景技術】
【０００２】
特許文献１に記載の発明では、入力部と出力部に大容量メモリを使用して、以下の処理順序で入力画像の回転処理を行う画像処理装置。まず、第１のメモリ（大容量）に画像データを入力する。次に、第１のメモリから一部の画像データを出力して第２のメモリ（小容量）に入力し、第２のメモリ上で画像の回転処理を行う。更に、処理後の画像データを第２のメモリから出力して第３のメモリ（大容量）に入力する。この処理を第１のメモリ内の全画像データに対して繰返し処理して、第１のメモリに入力した画像の回転処理後の画像データを第３のメモリに入力する。最後に、第３のメモリ内の画像データを出力する技術が開示されている。
【０００３】
また、特許文献２には、入力画像の方向や傾きを判別し、画像の傾きを補正する画像処理方法が開示されている。この方法は、コンピュータプログラムとして実現されており、画像の回転処理はＣＰＵ（Central Processing Unit）で行う技術である。
【特許文献１】特開２００６−００５４９９号公報
【特許文献２】特開２００３−２５９１１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載の発明では、入力部と出力部に大容量メモリを使用しているので、装置が高価となる難点がある。また、特許文献２記載の発明では、ＣＰＵで画像の回転処理を行っているので、処理が低速であるとの難点がある。
【０００５】
本発明は、上記実情を考慮してなされたものであり、ＣＰＵ処理より高速で、また、小容量メモリを用いて画像回転処理を行うことができる、低価格の画像処理装置を提供する事を目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１に記載の発明は、画像データを交互に入力して出力する対となる第１と第２のメモリと、前記第１と第２のメモリから出力される画像データを交互に入力し出力する対となる第３と第４のメモリと、入力された所定の角度値に基づき、元画像データを回転させるためのアドレスを生成して前記第１乃至第４のメモリにそれぞれに出力するアドレス生成回路とを有し、入力画像保持手段によって保持された元画像データを分割して順番に前記第１と第２のメモリに交互に入力し、前記第１と第２のメモリから交互にデータを出力し、これら出力データを前記アドレス生成回路から出力されたアドレスを使用して、前記第３と第４のメモリに交互に入力し、前記第３と第４のメモリから交互にデータを出力する、ことにより前記画像データを回転させた画像データを得る画像処理装置であることを特徴とする。
【０００７】
また、請求項２に記載の発明は、請求項１に記載の画像処理装置において、注目画素の周辺の８画素を含む９画素それぞれのデータを保持する手段と、前記９画素から注目画素の回転後のアドレスに近い３画素を選択出力する手段と、前記３画素と注目画素との４画素から補間データを演算出力する手段と、からなる補間回路を更に有し、前記第１と第２のメモリからの出力データを前記補間回路に入力し、該補間回路からの出力データを前記第３と第４のメモリに入力することを特徴とする。
【０００８】
請求項３に記載の発明は、画像データを交互に入力して出力する対となる第１と第２のメモリと、前記第１と第２のメモリから出力される画像データを交互に入力し出力する対となる第５と第６のメモリと、前記第５と第６のメモリから出力される画像データを交互に入力し出力する対となる第３と第４のメモリと、入力された所定の角度値に基づき、元画像データを回転させるためのアドレスを生成して前記第１乃至第４のメモリに出力するアドレス生成回路とを有し、入力画像保持手段によって保持された元画像データを分割して順番に前記第１と第２のメモリに交互に入力し、前記第１と第２のメモリから交互にデータを出力し、これら出力データを前記アドレス生成回路から出力されたアドレスを使用して、前記第３と第４のメモリに交互に入力し、前記第３と第４のメモリから交互にデータを出力し、これら出力データを、前記第５と第６のメモリに交互に入力し、前記第５と第６のメモリから交互にデータを出力する、ことを特徴とする。
【０００９】
請求項４に記載の発明は、請求項３に記載の画像処理装置において、注目画素の周辺の８画素を含む９画素を保持する手段と、前記９画素から注目画素の回転後のアドレスに近い３画素を選択出力する手段と、前記３画素と注目画素との４画素から補間データを演算出力する手段とからなる補間回路を更に有し、前記第１と第２のメモリからの出力データを前記補間回路に入力し、該補間回路からの出力データを前記第３と第４のメモリに入力することを特徴とする。
【００１０】
請求項５に記載の発明は、画像データが入力される第１の先入れ先出し型メモリと、前記第１の先入れ先出し型メモリから出力される画像データを交互に入力し出力する対となる第１と第２のメモリと、入力された所定の角度値に基づき、元画像データを回転させるためのアドレスを生成して前記第１と第２のメモリに出力するアドレス生成回路と、前記第１と第２のメモリから交互に出力されるデータを入力する第２の先入れ先出し型メモリとを有し、入力画像保持手段によって保持された元画像データを、分割して順番に、前記第１の先入れ先出し型メモリに入力し、前記第１の先入れ先出し型メモリからの出力データを前記アドレス生成回路から出力されたアドレスを使用して、前記第１と第２のメモリに交互に入力し、前記第１と第２のメモリから交互にデータを出力し前記第２の先入れ先出し型メモリに入力し、該第２の先入れ先出し型メモリから出力する、ことを特徴とする。
【００１１】
請求項６に記載の発明は、請求項５に記載の画像処理装置において、注目画素の周辺の８画素を含む９画素それぞれのデータを保持する手段と、前記９画素から注目画素の回転後のアドレスに近い３画素を選択出力する手段と、前記３画素と注目画素との４画素から補間データを演算出力する手段とからなる補間回路を更に有し、前記第１の先入れ先出し型メモリからの出力データを前記補間回路に入力し、該補間回路からの出力データを前記第１と第２のメモリに入力することを特徴とする。
【００１２】
請求項７に記載の発明は、画像形成装置原稿をスキャンして画像データに変換する画像入力手段と、画像データを用紙に印刷する画像形成手段と、スキャン画像における原稿や画像の傾きを検出する手段と、請求項１乃至６の何れか１つに記載の画像処理装置と、を有する画像形成装置であることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、小容量メモリによって画像回転処理を行う、低価格で高速な画像処理装置を提供することができる。補間回路を備えたものでは、特に、画像回転による画質の劣化を防止することが可能になっている。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して、本発明の実施形態を詳細に説明する。図１に本発明に係る実施形態としての画像処理装置を含む画像形成装置の構成の概要図を示す。本実施の形態は、複写機、プリンタ、複合機（複写機、プリンタ、スキャナ、ファクシミリ装置の機能を有する機器）等における画像形成装置として適用可能である。図示した画像形成装置１００は、書類を光学的に読取り、画像データに変換する画像入力手段としてのスキャナ１、画像データを用紙に印刷して出力する画像出力手段としてのプリンタ２、スキャナ２から出力された画像データや、本装置全体の動作を制御するコンピュータプログラムを記憶するハードディスク装置３、本装置をユーザーが操作するための操作部４（ボタンやタッチパネル、文字や画像を表示するための液晶表示装置からなる）、本装置の動作を制御するためのＣＰＵ５（Central Processing Unit）、ＣＰＵ５がアクセスするデータやコンピュータプログラムを一時的に蓄積するとともに画像蓄積手段として機能する主メモリ６、そして、画像データの回転処理を行う画像回転手段としての画像回転処理部１０を含み構成され、これらが各種データをやり取りするためのデータバス７を介して接続されている。
【００１５】
画像回転処理部１０にて、スキャン画像における原稿や画像の傾きを補正するためには、まず原稿や画像の傾き角αを検出する。検出方法は、例えば、前掲の特許文献１にても開示されている既知の以下の方法のいずれかを使用すれば良い。第１の方法では、ＣＰＵ５で、原稿の４つの頂点座標を検出し、これらの頂点座標の位置関係から検出する。或いは、第２の方法として、操作部４の液晶表示装置に原稿のプリスキャン画像を表示し、これをもとにユーザーが傾き角を読取り、傾きを補正するための画像の回転角αとして入力し、ＣＰＵ５が所定の入力処理を行って、回転角αを画像回転処理部１０にデータバス７を経由して入力する。
【００１６】
［第１実施例］
画像回転処理部の第１の実施例の構成を図２のブロック図に示す。この画像回転処理部１０Ａは、データバス７の双方向データを入力データと出力データに分離するバッファ回路１１、入力データを交互に入力する１対の第１メモリ１２Ａと第２メモリ１２Ｂ、第１メモリ１２Ａと第２メモリ１２Ｂの出力データを選択して出力する第１データセレクタ１３、第１データセレクタから出力されたデータを交互に入力する１対の第３メモリ１４Ａと第４メモリ１４Ｂ、第３メモリ１４Ａと第４メモリ１４Ｂの出力データを選択して出力する第２データセレクタ１５、第１メモリ１２Ａと第２メモリ１２Ｂの書込みアドレスを生成する第１書込みアドレス生成回路１６、第１メモリ１２Ａと第２メモリ１２Ｂの読出しアドレスを生成する第１読出しアドレス生成回路１７、回転角を入力し画像を回転させた後のアドレスを生成し、第３メモリ１４Ａと第４メモリ１４Ｂの書込みアドレスとして出力する第２書込みアドレス生成回路１８（図２２参照）、第３メモリ１４Ａと第４メモリ１４Ｂの読出しアドレスを生成する第２読出しアドレス生成回路１９、第１メモリ１２Ａと第２メモリ１２Ｂおよび第３メモリ１４Ａと第４メモリ１４Ｂの入出力動作に対応してアドレスを切替えるアドレスセレクタ２１〜２４(第１アドレスセレクタ〜第４アドレスセレクタ)と、各アドレスセレクタと各データセレクタの入力データの切替え、各メモリのリードライト制御、バッファ回路のデータ入出力の切替えを行う制御回路２５とから成る。なお、回転角のデータαは、画像データとは別にデータバス経由で画像回転処理部１０に入力されて、第２書込みアドレス生成回路に入力されるが、そのための回路は図示を省略した。
【００１７】
本実施例によって画像の回転処理を行う時の入力画像と出力画像、および第１メモリ１２Ａ〜第４メモリ１４Ｂへ入出力する画像データとの関係を図３に示す。説明を簡単にするために、ここでは入力画像を副走査方向に５分割（A、B、C、D、E）して処理する場合を説明する。入力画像は図１のメモリに記憶されている。ここでは、１画素のデータは８ビット（１バイト）とし、バイト単位のアドレスを割り当ててメモリに記憶する。モノクロ画像の場合は、入力画像は１面分の処理であるが、カラー画像の場合はＲ（赤）、Ｇ（緑）、Ｂ（青）の３面分を順に処理する。５分割した画像データはそれぞれ主走査方向の順番に画素データを読み出し、データバス７を経由して、第１メモリ１２Ａと第２メモリ１２Ｂに交互に入力する。
【００１８】
図１においてメモリと画像回転処理部１０との間で、データバス７を経由して画像データを転送する場合、一般に画素データを１個ずつ転送するよりも、例えば、６４バイトや１２８バイト等のように、大量のデータを連続転送する方が、高速に転送できる。そのため、画像回転処理部１０のデータ入力部とデータ出力部にはデータを一時的に保存するためのメモリが必要になる。第１メモリ１２Ａと第２メモリ１２Ｂおよび第３メモリ１４Ａと第４メモリ１４Ｂはこの役割も果たしている。
【００１９】
特に、データ入力用の１対の第１メモリ１２Ａと第２メモリ１２Ｂ、及びデータ出力用の１対の第３メモリ１４Ａと第４メモリ１４Ｂとを使用する事で、データバスからのデータ入力と、データバスへのデータ出力とを連続的に行えるので、処理を効率的かつ高速化できる。図４に第１メモリ１２Ａ、第２メモリ１２Ｂの内部構成を、図５に第３メモリ１４Ａ、第４メモリ１４Ｂの内部構成を示す。
【００２０】
図４において、メモリ部へのデータ入力（書込み）は１６ビットデータ単位で行う。データ出力は、メモリ部から出力された１６ビットデータの上位８ビットと下位８ビットを個別のアドレスのデータとして出力するために、データセレクタを経由して出力する。データセレクタの入力データの切替えは、８ビットデータ単位の読出しアドレスの下位１ビットデータを使用する。これにより、メモリ部へのデータ入力（書込み）は１６ビットデータ単位で行え、データ出力（読出し）は８ビットデータ単位で行える。
【００２１】
図５においては、メモリ部へのデータ入力（書込み）は８ビットデータ単位で行い、データ出力（読出し）は１６ビットデータ単位で行う。入出力データのビット数が１６ビットであり、８ビットデータ単位でデータの書込みが行えるメモリ部を使用する。８ビットの入力データの各ビットの信号線を２つに分岐し、入力の８ビットデータを上位８ビットデータと下位８ビットデータに配置した１６ビットデータにする。メモリ部に入力する１６ビットデータの上位８ビットデータと下位８ビットデータのどちらのデータをメモリ部に書込むかは、８ビットデータ単位の書込みアドレスで判別する。例えば、８ビットデータ単位の書込みアドレスが偶数であれば下位８ビットデータを、奇数であれば上位８ビットデータをメモリ部に書込む。これにより、メモリ部へのデータ入力（書込み）は８ビットデータ単位で行え、データ出力（読出し）は１６ビットデータ単位で行える。
【００２２】
図２における第１メモリ１２Ａ、第２メモリ１２Ｂ及び第３メモリ１４Ａ、４を図４、図５に示した構成にする事により、画像回転処理は８ビットデータ単位で処理するが、データバス上では１６ビットデータ単位でデータ転送を行える。これにより、データバス７からのデータの入出力（メモリへの書込みと読出し）時間は、画像回転処理を行う時の８ビットデータ単位のメモリへの書込みと読出し時間の半分になる。これにより、画像データの入出力と回転処理とを同時進行でき、効率的な高速処理が可能になる。
【００２３】
以下に、図３を用いて、画像の回転処理を行う時の第１メモリ１２Ａ〜第４メモリ１４Ｂへの画像データの入出力方法を説明する。
【００２４】
まず、画像データAを第１メモリ１２Ａに入力する。その後、画像データBを第２メモリ１２Ｂに入力する。これらの入力には第１書込みアドレス生成回路が出力するアドレスを使用する。第２メモリ１２Ｂへの入力と並行して、第１読出しアドレス生成回路が出力するアドレスを使用して、第１メモリ１２Ａに入力された画像データAを第１メモリ１２Ａから主走査方向の順番で出力し、第２書込みアドレス生成回路から出力される回転後のアドレスを使用して第３メモリ１４Ａに入力する。この時、画像データAの一部であるA1は、回転後の出力画像からはみ出る部分であるため、第３メモリ１４Ａには入力しない。そして、A2の部分を第３メモリ１４Ａに、A3の部分を第４メモリ１４Ｂに入力する。A1以外にも、画像の回転によって出力画像からはみ出る部分があるが、これも第３メモリ１４Ａと第４メモリ１４Ｂには入力しない。この時点で、第１メモリ１２Ａに入力した画像データAは全て出力済みになるので、画像データCを第１メモリ１２Ａに入力する。
【００２５】
次に、第１メモリ１２Ａへの入力と並行して第２メモリ１２Ｂに入力された画像データBを第２メモリ１２Ｂから主走査方向の順番で出力し、第２書込みアドレス生成回路から出力される回転後のアドレスを使用して、B1の部分を第３メモリ１４Ａに、B2の部分を第４メモリ１４Ｂに入力する。B1の部分を第３メモリ１４Ａに入力し終えた時点で、第２読出しアドレス生成回路が出力するアドレスを使用して第３メモリ１４Ａのデータ出力を開始する。第３メモリ１４Ａのデータ出力終了後に、B3の部分を第３メモリ１４Ａに入力する。この時点で、第２メモリ１２Ｂに入力した画像データBは全て出力済みになるので、画像データDを第２メモリ１２Ｂに入力する。以下、この処理を順次繰返す。
【００２６】
このときの、各メモリのデータの入出力（書込みと読出し）のタイミングチャートを図６に示した。画像データA2とB1を第３メモリ１４Ａに入力し終えたら、第３メモリ１４Ａのデータを出力する。画像データA3とB2とC1を第４メモリ１４Ｂに入力し終えたら、第４メモリ１４Ｂのデータを出力する。タイミングチャートでは、処理動作を分かり易くするために、A2、A3、B1、B2等の画像データの書込みを一まとめにして行っているように記載してある。しかし、実際には、第１メモリ１２Ａと２の画像データは主走査方向の順番で読み出しているので、主走査方向の1列分（以後、これを1ライン分と呼ぶ事がある。）のデータがA2とA3になったり、B1とB2になったりするため、A2とA3のデータの書込みやB1とB2のデータの書込みは、1ライン分のデータの書込み時間内に行っている。
【００２７】
このようにして、画像回転処理部１０の入力段部の１対のメモリに交互に分割した画像データを順番に入力し、出力部の１対のメモリに交互に回転後のアドレスを使用して画像データを入力して出力することで、回転後の出力画像を分割して出力できる。出力画像データは、図１の主メモリ６に記憶される。
【００２８】
図７に図２中の制御回路２５に関わる各制御信号の制御タイミングを示す。
図７について詳述する。以下に、図２中および図７中に示した各制御信号の符号と機能をまとめて記す。
a1：アドレスセレクタ１の切替え信号
a2：アドレスセレクタ２の切替え信号
a3：アドレスセレクタ３の切替え信号
a4：アドレスセレクタ４の切替え信号
d1：第１データセレクタの切替え信号
d2：第２データセレクタの切替え信号
m1：第１メモリ１２Ａのリードライト切替え信号
m2：第２メモリ１２Ｂのリードライト切替え信号
m3：第３メモリ１４Ａのリードライト切替え信号
m4：第４メモリ１４Ｂのリードライト切替え信号
bsel：バッファ回路のデータ入出力の切替え信号
【００２９】
図６のタイミングチャートに示した第１メモリ１２Ａ、第２メモリ１２Ｂ、第３メモリ１４Ａ、第４メモリ１４Ｂの動作に合わせて、アドレスの切替えと出力データの切替えとリードライト切替えを行っている。特に、バッファ回路１１のデータ入出力の切替え信号（bsel）の入力と出力の切替え動作と、画像回転処理のための第１メモリ１２Ａと第２メモリ１２Ｂからデータを読出し第３メモリ１４Ａと第４メモリ１４Ｂに書込む動作とが同時進行している点が固有の特徴となっている。これにより、効率的な高速処理が実現されている。
【００３０】
図８に画像回転後のアドレス生成方法を示す。回転前の入力画像（元画像データ）は、主走査方向はＷ画素、副走査方向はＬラインから成る画像とする。主走査方向をｘ軸、副走査方向をｙ軸とし、回転前のある画素の座標を（x，y）とする。図の回転前画像の左上を原点（0、0）とする。座標は画素データを記憶しているメモリのアドレスであるため、図において原点の右側がx＞０、左側がx＜０の領域とし、原点の上側がy＜０、下側がy＞０の領域とする。
【００３１】
原点を中心として、角度θだけ画像を図のように回転させ、更に画像の中心座標が回転前後で概略一致するように平行移動させた後のある画素の座標を（Ｘ，Ｙ）とすると、回転前後の座標（x，y）と（Ｘ，Ｙ）には次式の関係がある。
X = xcosθ - ysinθ + W'      （式１）
Y = xsinθ + ycosθ - L'      （式２）
ただし、
W' = ( L/2 )sinθ      （式３）
L' = ( W/2 )sinθ      （式４）
（Ｘ，Ｙ）は、出力画像全体の座標であるので、これを出力部のメモリに対応するように、分割したアドレスを生成する。
【００３２】
ｘ及びXは１ライン上の画素番号を示し、ｙ及びYはライン番号を示す。図２における第２書込みアドレス生成回路の内部構成を、図９にブロック図で示す。図示回路は、回転前アドレス（ｘ、ｙ）を生成する回転前アドレス生成回路（カウンタ回路で実現できる）、回転角θをcosθとsinθに変換するテーブル（メモリで実現できる。）、乗算器、加算器、減算器からなり、入力された回転角θと、クロック信号に従って順に生成される回転前アドレス（ｘ、ｙ）に基づいて、式１と式２に示されたXとYを出力する。図中に各部に生成する値を記してある。
【００３３】
本実施例では、画像を副走査方向に分割してメモリに入力しているので、主操作方向のアドレス（X：画素番号）は、そのまま分割メモリ（第３メモリ１４Ａと第４メモリ１４Ｂ）の主操作方向のアドレスに使用する。分割メモリ（第３メモリ１４Ａと第４メモリ１４Ｂ）の副走査方向のアドレス（Y：ライン番号）は以下のように生成する。
【００３４】
例えば、図１０に示すように、回転後のアドレスのライン番号（Y）が１６ビットのデータであり、分割メモリのライン数が１０２４ラインであるとする。下位１０ビットを第３メモリ１４Ａと第４メモリ１４Ｂの副走査方向のアドレスに使用する。そして、第１１ビットを（第２書込みアドレス生成回路からの）第３メモリ１４Ａと第４メモリ１４Ｂの切替え信号として使用する。例えば、第１１ビットが「０」であれば第３メモリ１４Ａを、「１」であれば第４メモリ１４Ｂを選択する。これにより、Y（回転後のライン番号）の増加に伴い、自動的に第３メモリ１４Ａと第４メモリ１４Ｂとを交互に切替えられる。
【００３５】
このように、本実施例では、分割メモリが少なくとも主操作方向の画素データの容量を備え、画像を副走査方向に分割しているので、分割メモリのアドレス生成やメモリの切替えを容易に行うことができている。
【００３６】
画素番号:Xが負になったりＷを超えたり、画素番号:Yが負になったりＬを超えたら、その画素は出力画像からはみ出すことになるので、出力部のメモリには入力しない（反映されない）。他方、回転により出力画像に画素データが無い部分が生じる。従って、この部分にも違和感を生じさせない画素データを入力する（補填）ために、図１１に示すように出力部のメモリ（第３メモリ１４Ａと第４メモリ１４Ｂ）の所定の領域に特定の画素データを書込んでおくと良い。例えば、白、黒、グレー、カラー画像ならば特定の色、縞模様や格子模様、水玉模様等の特定の画像データパターン等を書込んでおく。又、入力画像の第１ラインや最終ライン、各ラインの第１画素や最終画素を事前に読取って、入力画像の第１ラインのデータは図の書込み領域の上部に、最終ラインのデータは図の書込み領域の下部に、各ラインの第１画素データは図の書込み領域の左部に、最終画素のデータは図の書込み領域の右部に書込んでも良い。これらにより、出力画像の周辺の画像データの無い部分の違和感を排除できる。
【００３７】
以上説明したように第１実施例の画像回転処理部１０を備えた画像処理装置では、入力部と出力部にデータを交互に入出力する１対の小容量メモリを使用し、画像データを分割して順番に入力部のメモリに入力し、画像を別途得られた所定の角度値に対応して回転させたアドレスを生成して、出力部のメモリに入力しているので、小容量メモリを用いて、既知のＣＰＵ処理の場合に比べてより高速に画像回転処理を行う画像処理装置を低価格で実現できる。
【００３８】
［第２実施例］
次に、図１２に画像回転処理部の第２の実施例を示す。この画像回転処理部１０Ｂは、第１の実施例に相当する構成を略全て備えた上で、更に、第１データセレクタ１３と、第３メモリ１４Ａ並びに第４メモリ１４Ｂの間に補間回路３０を挿入した構成となっている。前出の式１と式２に示した座標変換計算結果は、画素データを記憶しているメモリのアドレスであるため整数値に丸められている。１０進数であれば小数点未満４捨５入を行い、２進数であれば小数点未満０捨１入を行う。このため、回転後の画素データの位置が、出力画像におけるアドレスとずれる場合も少なくない。これにより、例えば、入力画像の直線が、回転後の出力画像では階段状の線になる等の画質の劣化が発生する。これを防止するために、第２の実施例では、最寄りの４画素を使用して、出力画像におけるアドレス上の画素データを補間演算によって生成する補間回路３０を挿入している。
【００３９】
図１３に、注目画素の回転後の位置（丸める前の計算結果の座標）と、丸めた後の回転後のアドレスとの位置関係によって、補間演算に使用する最寄りの４画素の変化の例を示す。丸め方に応じて位置関係は以下の４通りがある。なお、ここでは原稿の傾き補正のための画像回転を目的としているため、画像の回転角度は小さいと仮定し、回転角度は±45度未満とする。
【００４０】
図１３の（a）〜(d)は、それぞれ、
(a)………Ｘの小数点未満切り捨てとＹの小数点未満切り捨て
(b)………Ｘの小数点未満切り上げとＹの小数点未満切り捨て
(c)………Ｘの小数点未満切り捨てとＹの小数点未満切り上げ
(d)………Ｘの小数点未満切り上げとＹの小数点未満切り上げ
の場合を示している。
【００４１】
図に示すように、注目画素を中心にして周囲の８画素を含む９画素に１から９の番号を付けると、上記のそれぞれの場合の最寄りの４画素は以下のようになる。
(a)………1、2、4、5
(b)………2、3、5、6
(c)………4、5、7、8
(d)………5、6、8、9
【００４２】
また、入力画像から上記の９画素を抽出する場合は、画像の周辺部においては、注目画素の隣接画素が無い場合がある。入力画像の周辺部における９画素の抽出方法を図１４に示す。図に示すように、注目画素がライン上の第１画素か、最終画素か、それ以外の中間画素か、或いは注目画素が第１ライン上の画素か、最終ライン上の画素か、それ以外の中間ライン上の画素かによって、９通りの処理に分かれる。この方法では、中間ライン中間画素の場合（図１４中（５））を除き、画像の外端部の画素の補正にあたっては、画像の周辺部の画素データを１画素分外側に複製して９画素を抽出する。
【００４３】
図１３と図１４に示した処理方法を実現した補間回路の構成の一例を図１５にブロック図で示す。図１５の補間回路３０では、画素データを１個（１バイト）ずつ入力し、遅延回路３１(３１ａ〜３１ｆ)と1ライン分のメモリ３２(３２ａ，３２ｂ)によって３画素×３画素のマトリクス配置の９画素を保持する。図中のデータセレクタ３３に、座標変換計算の丸め方によって図１３に示した４通りの何れに該当するかを示す３画素選択条件データと、注目画素が図１４に示した９通りの何れに該当するかを示す周辺処理選択条件データを入力して、注目画素以外の３画素を選択して出力し、補間演算回路３４に入力する。注目画素データ５は、常に補間演算に使用するため、データセレクタを通さずに補間演算回路に入力する。このようにして補間演算に必要な最寄りの４画素を補間演算回路に入力する。
【００４４】
以下に、補間演算回路での処理を説明する。図１６に、補間演算時に使用する４画素（P1、P2、P3、P4）と、補間演算によって生成する出力画素（Ｎ）との位置関係を示す。図では、注目画素をP1とする。注目画素の回転後の位置（丸める前の計算結果の座標）と注目画素の回転後のアドレス（丸めた後の計算結果の座標）との差が丸め誤差である。主走査方向の丸め誤差をα、副走査方向の丸め誤差をβとする。
【００４５】
回転後の４画素から、補間演算によって注目画素Ｎを生成するためには、回転座標でのＮと４画素P1、P2、P3、P4との距離を算出する必要がある。その距離として図中のpとqを定義する。P1、P2、P3、P4、Ｎ、Ｎ１、Ｎ２が画素データの値（８ビット）を示すとして、出力画素Ｎを次式で算出する。
Ｎ１  ＝  ｐ・Ｐ２  ＋  （１−ｐ）・Ｐ１    （式５）
Ｎ２  ＝  ｐ・Ｐ４  ＋  （１−ｐ）・Ｐ３    （式６）
Ｎ    ＝  ｑ・Ｎ２  ＋  （１−ｑ）・Ｎ１    （式７）
上式の演算を行うために、αとβからｐとｑを算出する。図１３の(1)から(4)に示したように、注目画素の回転後の位置と回転後のアドレスの位置関係は４通りある。それに対応して、ｐとｑをαとβおよび回転角θで表した結果を図１７〜図２０の各図に示す。
【００４６】
まとめると、ｐとｑは次式で表される。
・(1)と(4)の場合
ｐ  ＝  α/cosθ +（βcosθ - αsinθ）tanθ    ……（式８）
ｑ  ＝  βcosθ - αsinθ                      ……（式９）
・(2)と(3)の場合
ｐ  ＝  αcosθ - βsinθ                      ……（式１０）
ｑ  ＝  β/cosθ +（αcosθ - βsinθ）tanθ  ……（式１１）
【００４７】
仮に、回転角θは小さい（θ≒０）とすると、以下の近似式を用いて更に簡素化したｐとｑが得られる。ただし、θの単位はラジアンである。
cosθ≒１    ……（式１２）
sinθ≒θ    ……（式１３）
tanθ≒θ    ……（式１４）
θ2≒０      ……（式１５）
・(1)と(4)の場合の近似式
ｐ  ≒  α + βθ    ……（式１６）
ｑ  ≒  β - αθ    ……（式１７）
・(2)と(3)の場合の近似式
ｐ  ≒  α - βθ    ……（式１８）
ｑ  ≒  β + αθ    ……（式１９）
【００４８】
以上詳細に説明したように、第２実施例の画像回転処理部１０を備えた画像処理装置では、前第１実施例の構成に加えて、詳述した補間回路３０を有していて、画像回転後のアドレス生成回路での丸め方と丸め誤差の値から、補間回路３０によって注目画素の回転後のアドレスにおける画素データを、最寄りの４画素から算出して出力画素データを生成できる。これにより、既に説明した第１実施例と同様の高速化の効果が得られることに加えて、画像回転処理による画質の劣化を防止する効果が更に得られる。
【００４９】
［第３実施例］
次に、図２１に画像回転処理部の第３の実施例を示す。この画像回転処理部１０Ｃは、入出力部のメモリ容量が少なく、より大きな回転角度の回転処理が可能な特徴を持っている。画像回転処理部１０Ｃは、第１の実施例に相当する構成(図２参照)を略全て備えた上で、更に、第５メモリ４１Ａと第６メモリ４１Ｂ、第５アドレスセレクタ４２、第６アドレスセレクタ４３、そして、第３書込みアドレス生成回路４４、第３読出しアドレス生成回路４５、第３データセレクタ４６を備えた構成となっている。
【００５０】
すなわち、画像回転処理部１０Ｃは、データバス７の双方向データを入力データと出力データに分離するバッファ回路１１、入力データを交互に入力する１対の第１メモリ１２Ａと第２メモリ１２Ｂ、第１メモリ１２Ａと第２メモリ１２Ｂの出力データを選択して出力する第１データセレクタ１３、第１データセレクタから出力されたデータを交互に入力する１対の第５メモリ４１Ａと第６メモリ４１Ｂ、第５メモリ４１Ａと第６メモリ４１Ｂの出力データを選択して出力する第３データセレクタ４６、第３データセレクタ４６から出力されたデータを交互に入力する１対の第３メモリ１４Ａと第４メモリ１４Ｂ、第３メモリ１４Ａと第４メモリ１４Ｂの出力データを選択して出力する第２データセレクタ１５、第１メモリ１２Ａと第２メモリ１２Ｂの書込みアドレスを生成する第１書込みアドレス生成回路１６、第１メモリ１２Ａと第２メモリ１２Ｂの読出しアドレスを生成する第１読出しアドレス生成回路１７、回転角を入力し画像を回転させた後のアドレスを生成し、第５メモリ４１Ａと第６メモリ４１Ｂの書込みアドレスとして出力する第３書込みアドレス生成回路４４、第５メモリ４１Ａと第６メモリ４１Ｂの読出しアドレスを生成する第３読出しアドレス生成回路４５、第３メモリ１４Ａと第４メモリ１４Ｂの書込みアドレスを生成する第２書込みアドレス生成回路１８、第３メモリ１４Ａと第４メモリ１４Ｂの読出しアドレスを生成する第２読出しアドレス生成回路１９、第１メモリ１２Ａと第２メモリ１２Ｂおよび第３メモリ１４Ａと第４メモリ１４Ｂおよび第５メモリ４１Ａと第６メモリ４１Ｂの入出力動作に対応してアドレスを切替えるアドレスセレクタ２１〜２４，４２，４３（第１アドレスセレクタ〜第６アドレスセレクタ）と、各アドレスセレクタと各データセレクタの入力データの切替え、各メモリのリードライト制御、バッファ回路のデータ入出力の切替えを行う制御回路２５Ｃとから成る。なお、回転角のデータαは、画像データとは別にデータバス経由で画像回転処理部１０Ｃに入力されて、第３書込みアドレス生成回路４４へと入力されるが、そのための回路は図示を省略した。
【００５１】
これは、図２に示した第１の実施例に対して、更に内部メモリとして、１対の第５メモリ４１Ａと第６メモリ４１Ａおよび関連回路を追加し、画像回転後のアドレスを使用して画像データを交互に入力するようにした実施例である。第１の実施例では、画像の回転角が大きくなると、第１メモリ〜第４メモリ（１２Ａ〜１２Ｄ）の容量を全て大きくする必要がある。しかし、この実施例では、画像の回転角は第５メモリと第６メモリの容量だけに関係し、第１メモリ〜第４メモリの容量とは無関係になる。つまり、第１メモリ〜第４メモリの容量は、入力画像を分割した各画像のデータ量よりも小さくできる。例えば、２５６バイトや５１２バイトのように、データバスを経由してデータを連続転送する時のデータ量の整数倍等の小容量のもので足りる。必ずしも入力画像の１ライン分の整数倍の容量にする必要は無く、容量をもっと小さくできる。従って、回転処理に使用するメモリ総体としては少ない容量増加で、画像の回転角を大きくできる。
【００５２】
この実施例では、第１メモリ１２Ａと第２メモリ１２Ｂは、単純にデータバス７から入力されるデータを交互に入力して、入力した順番どおりに第１データセレクタを経由して第５メモリ４１Ａと第６メモリ４１Ｂへと出力する。又、第３メモリ１４Ａと第４メモリ１４Ｂは、単純に第３データセレクタから出力されるデータを交互に入力して、入力した順番どおりに第２データセレクタを経由してデータバス７へ出力する。上述したように第１メモリ〜第４メモリ（１２Ａ，１２Ｂ，１４Ａ，１４Ｂ）の容量は画像の回転角とは無関係で良い。第１メモリ〜第４メモリは、データバス７と第５メモリ４１Ａと第６メモリ４１Ｂとの間でデータを転送するための一時的な保存手段としてのみ使用している。そして、画像の回転処理には、第５メモリ４１Ａと第６メモリ４１Ｂを使用する。
【００５３】
図２２に、画像の回転処理を行う時の入力画像と出力画像、および第５メモリ４１Ａと第６メモリ４１Ｂへ入出力する画像データとの関係を示す。まず、画像データAを第１メモリ１２Ａ、２を経由して、第３書込みアドレス生成回路から出力される回転後のアドレスを使用して第５メモリ４１Ａに入力する。この時、画像データAの一部であるA1は、回転後の出力画像からはみ出る部分であるため、第５メモリ４１Ａには入力しない。そして、A2の部分を第５メモリ４１Ａに、A3の部分を第６メモリ４１Ｂに入力する。
【００５４】
次に、画像データBを第１メモリ１２Ａ、２を経由して、第３書込みアドレス生成回路から出力される回転後のアドレスを使用して、第５メモリ４１Ａに入力する。B1の部分を第５メモリ４１Ａに入力し終えた時点で、第５メモリ４１Ａのデータ出力を開始する。第５メモリ４１Ａのデータ出力と並行して、B2の部分を第６メモリ４１Ｂに入力する。第５メモリ４１Ａのデータ出力終了後に、B3の部分を第５メモリ４１Ａに入力する。
【００５５】
次に、画像データCを第１メモリ１２Ａ、２を経由して、第３書込みアドレス生成回路から出力される回転後のアドレスを使用して、第６メモリ４１Ｂに入力する。C1の部分を第６メモリ４１Ｂに入力し終えた時点で、第３読出しアドレス生成回路が出力するアドレスを使用して、第６メモリ４１Ｂのデータ出力を開始する。第６メモリ４１Ｂのデータ出力と並行して、C2の部分を第５メモリ４１Ａに入力する。第６メモリ４１Ｂのデータ出力終了後に、C3の部分を第６メモリ４１Ｂに入力する。以下、この処理を繰返す。
【００５６】
図２３に、第５メモリ４１Ａと第６メモリ４１Ｂのデータ入出力（書込みと読出し）のタイミングチャートを示す。画像データA2とB1を第５メモリ４１Ａに入力し終えたら、第５メモリ４１Ａのデータを出力する。画像データA3とB2とC1を第６メモリ４１Ｂに入力し終えたら、第６メモリ４１Ｂのデータを出力する。タイミングチャートでは、処理動作を分かり易くするために、A2、A3、B1、B2等の画像データの書込みを一まとめにして行っているように記載している。しかし、実際には、入力画像の画素データは主走査方向の順番で読み出しているので、1ライン分のデータがA2とA3になったり、B1とB2になったりするため、A2とA3のデータの書込みやB1とB2のデータの書込みは、1ライン分のデータの書込み時間内に行う。
【００５７】
このようにして、内部メモリとしての１対のメモリ(第５メモリ４１Ｂと第６メモリ４１Ｂ)に交互に回転後のアドレスを使用して画像データを入力して出力する事で、回転後の出力画像を分割して出力できる。出力画像は、図１の主メモリ６に記憶される。
【００５８】
以上詳細に説明したように、この実施例では、入力部と出力部のメモリにデータを交互に入出力する１対の小容量メモリを使用し、更にデータを交互に入出力する１対の内部メモリを使用して、画像データを分割して入力部のメモリに順番に入力し、これを基に画像を回転させたアドレスを生成して、内部メモリに入力し、内部メモリのデータを出力部のメモリを経由して主メモリ６に出力する事で、入出力部のメモリ容量は少ないまま、より大きな回転角度の回転処理が、使用する全てのメモリの少ない容量増加で行える、ＣＰＵ処理より高速で、小容量メモリによる画像回転処理を行う低価格の画像処理装置を提供できる。
【００５９】
［第４実施例］
図２４に画像回転処理部の第４の実施例を示す。これは、第３の実施例に対して、第１データセレクタ１３と、第５メモリ並びに第６メモリの間に補間回路３０を挿入した構成となっている。補間回路３０は第２の実施例で説明した回路と同じものである。すなわち、各部の構成は、補間回路３０以外は、既に説明した第３実施例に対応した同一の構成（従って第２実施例と同一部分も含まれている）となっており、図２４では第２実施例および第３実施例と同一部分については、同一符号を付してあり、個々の説明は重複を避け省略する。図２４の構成の画像回転処理部１０Ｄは、要は、第３実施例と同様に入出力部の小容量メモリおよび内部メモリを含み主部が構成されていて、第２実施例で説明したと同等の補間回路３０も備えているため、画質の劣化も抑えて大きな回転角度の画像回転処理が高速に可能になっている。
【００６０】
［第５実施例］
次に、図２５に画像回転処理部の第５の実施例を示す。これは、第３の実施例における、入力部の第１メモリ１２Ａと第２メモリ１２Ｂおよびそれに関連するアドレスセレクタやデータセレクタ、アドレス生成回路を、先入れ先出し型（ＦＩＦＯ：First In First Out）のメモリ（第１ＦＩＦＯメモリ５２）とその駆動回路に置き換え、同様に、出力部の第３メモリ１４Ａと第４メモリ１４Ｂおよびそれに関連するアドレスセレクタやデータセレクタ、アドレス生成回路についても、先入れ先出し型の第２ＦＩＦＯメモリ５４とその駆動回路に置き換えた構成となっている。
【００６１】
先の第３の実施例においては、入出力部の第１メモリ１２Ａ、第２メモリ１２Ｂ、第３メモリ１４Ａ、第４メモリ１４Ｂは、単に画像データをデータバス７と第５メモリ４１Ａと第６メモリ４１Ｂとの間でデータ転送するための一時的な保存手段として機能しているに過ぎないため、ＦＩＦＯメモリを使用して同等機能が実現できる。第３の実施例と異なり、２個のメモリを交互に使用せずに、１個のメモリを使用し等価の動作を得ているので、メモリ容量をより小さくできる。
【００６２】
図２５に示す第５実施例の画像回転処理部１０Ｅでは、入力部と出力部それぞれに先入れ先出し型のＦＩＦＯメモリ５２、５４を使用し、更にデータを交互に入出力する１対の内部メモリである第５メモリ４１Ａ、第６メモリ４１Ｂを使用して、入力部の第１ＦＩＦＯメモリ５２から画像データを分割して順番に入力し、画像を回転させたアドレスを生成して、内部メモリ４１Ａ、４１Ｂに交互に入力し、内部メモリ４１Ａ、４１Ｂのデータを交互に出力して、出力部の先入れ先出し型の第１ＦＩＦＯメモリ５２を経由して出力する。なお、図中で第３の実施例と同一部分については、同一符号を付してあり、個々の説明は重複を避け省略する。このような構成とすることで、より少ない容量の入出力部のメモリで、大きな回転角度の回転処理が、ＣＰＵ処理より高速で、小容量メモリにより行える低価格の画像処理装置を実現している。
【００６３】
［第６実施例］
図２６に画像回転処理部の第６の実施例を示す。この画像回転処理部１０Ｆは、第５の実施例に対して、第１ＦＩＦＯメモリ５２の出力端と、第５メモリ４１Ａ並びに第６メモリ４１Ｂの並列接続した入力との間に補間回路３０を挿入した実施例である。なお、補間回路３０は第２の実施例と同じものである。これにより、重複する説明は省略するが、第５実施例と同等の作用・効果に加えて、補間回路３０の既述した作用によって画像回転による画質の劣化を防止するとの効果が付加される。
【００６４】
本願他の発明では、以上に説明した第１から第６の実施例の画像処理装置の何れかを、例えば、図１に示した画像形成装置の画像回転処理部として実装する事により、スキャン画像における原稿や画像の傾きを補正できる高速で低価格の画像形成装置を提供することができる。
【産業上の利用可能性】
【００６５】
本発明は、複写機、プリンタ、スキャナ、ファクシミリ装置等の画像処理装置に限らず、画像に対して回転処理を行うその他の装置にも適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明に係る画像形成装置の構成を示すブロック図である。
【図２】画像回転処理部の第２実施例の構成ブロック図である。
【図３】入力画像と出力画像、および第１メモリ〜第４メモリへ入出力する画像データとの関係を示す図である。
【図４】第１メモリ、第２メモリの内部構成を説明する図である。
【図５】第３メモリ、第４メモリの内部構成を説明する図である。
【図６】第１メモリ〜第４メモリにおけるデータ入出力（書込みと読出し）のタイミングチャートである。
【図７】制御回路に関わる各制御信号の制御タイミングを示す図である。
【図８】実施例における画像回転後アドレス生成方法の説明図である。
【図９】第２書込みアドレス生成回路の構成を示すブロック図である。
【図１０】出力部メモリへの副走査方向アドレス生成の説明図である。
【図１１】出力部メモリの状態を説明する図である。
【図１２】画像回転処理部の第２実施例の構成のブロック図である。
【図１３】補間演算回路での処理の説明図である。
【図１４】入力画像の周辺部の９画素の抽出方法を示す図である。
【図１５】実施例における補間回路の構成の一例を示すブロック図である。
【図１６】補間演算回路での処理の説明図である。
【図１７】補間演算回路での処理の説明図である。
【図１８】補間演算回路での処理の説明図である。
【図１９】補間演算回路での処理の説明図である。
【図２０】補間演算回路での処理の説明図である。
【図２１】画像回転処理部の第３実施例の構成のブロック図である。
【図２２】画像回転処理時の入力画像、出力画像、第５メモリと第６メモリへ入出力する画像データの説明図である。
【図２３】第５メモリと第６メモリのデータ入出力を説明するタイミングチャートである。
【図２４】画像回転処理部の第４実施例の構成のブロック図である。
【図２５】画像回転処理部の第５実施例の構成のブロック図である。
【図２６】画像回転処理部の第６実施例の構成のブロック図である。
【符号の説明】
【００６７】
１    スキャナ
２    プリンタ
３    ハードディスク装置
４    操作部
５    ＣＰＵ（Central Processing Unit）
６    主メモリ
７    データバス
１０、１０Ｂ、１０Ｃ    画像回転処理部
１０Ｄ、１０Ｅ、１０Ｆ    画像回転処理部
１１    バッファ回路
１２Ａ    第１メモリ
１２Ｂ    第２メモリ
１３    第１データセレクタ
１４Ａ    第３メモリ
１４Ｂ    第４メモリ
１５    第２データセレクタ
１６    第１書込みアドレス生成回路
１７    第１読出しアドレス生成回路
１８    第２書込みアドレス生成回路
１９    第２読出しアドレス生成回路
２１〜２４    アドレスセレクタ（第１アドレスセレクタ〜第４アドレスセレクタ）
２５    制御回路
３０    補間回路
３１（３１ａ〜３１ｆ）    遅延回路
３２（３２ａ，３２ｂ）    メモリ（1ライン分）
３３    データセレクタ
３４    補間演算回路
４１Ａ    第５メモリ
４１Ｂ    第６メモリ
４２、４３    アドレスセレクタ（第５アドレスセレクタ、第６アドレスセレクタ）
４４    第３読出しアドレス生成回路
４５    第３書込みアドレス生成回路
４６    第３データセレクタ
５２    第１ＦＩＦＯメモリ
５４    第２ＦＩＦＯメモリ
１００    画像形成装置（画像処理装置）
bsel    バッファ回路のデータ入出力の切替え信号
【図１】
2009100313.tif 000003
【図２】
2009100313.tif 000004
【図３】
2009100313.tif 000005
【図４】
2009100313.tif 000006
【図５】
2009100313.tif 000007
【図６】
2009100313.tif 000008
【図７】
2009100313.tif 000009
【図８】
2009100313.tif 000010
【図９】
2009100313.tif 000011
【図１０】
2009100313.tif 000012
【図１１】
2009100313.tif 000013
【図１２】
2009100313.tif 000014
【図１３】
2009100313.tif 000015
【図１４】
2009100313.tif 000016
【図１５】
2009100313.tif 000017
【図１６】
2009100313.tif 000018
【図１７】
2009100313.tif 000019
【図１８】
2009100313.tif 000020
【図１９】
2009100313.tif 000021
【図２０】
2009100313.tif 000022
【図２１】
2009100313.tif 000023
【図２２】
2009100313.tif 000024
【図２３】
2009100313.tif 000025
【図２４】
2009100313.tif 000026
【図２５】
2009100313.tif 000027
【図２６】
2009100313.tif 000028