(57)【要約】【課題】高い周波数において使用可能な集中定数型の回路構造を得る。【解決手段】平面状の接地電極８と、第１層に形成された複数の電極３−１〜３−３、４−１ａ〜４−３ａ、５−１、５−３、７−２，７−４と、第１層と接地電極８の間の第２層に形成された複数の電極４−１ｂ〜４−３ｂ、５−２，５−４、７−１、７−３とを備える。電極３−１〜３−３はインダクタを、電極４−１ａ〜４−３ａと４−１ｂ〜４−３ｂはシリーズキャパシタを、電極５−１〜５−４はシャントキャパシタを構成する。さらに、追加の接地電極６ａ，６ｂを設け、シャントキャパシタの対向電極７−１〜７−４は追加の接地電極６ａ，６ｂすることで、インダクタとシリーズキャパシタを接地電極から離すとともに、シャントキャパシタを接地電極と接近させる。これにより、理想に近いキャパシタ、インダクタを実現できる。【選択図】              図１
2009239498.tif 000002
【特許請求の範囲】
【請求項１】
高い周波数において使用可能な集中定数型の回路構造であって、接地電極と、前記接地電極上に形成された第２誘電体層と、前記第２誘電体層上に積層された第１誘電体層と、前記第１誘電体層上の第１層に形成された複数の電極と、前記第１誘電体層と前記第２誘電体層の間の第２層に形成された複数の電極と、を備え、
前記第１層又は第２層の電極によりインダクタが構成され、前記第１層の電極又は前記第２層の電極によりシャントキャパシタが構成され、
さらに、
前記第１層及び／又は前記第２層に形成され、前記接地電極と接続された追加の接地電極と、
前記シャントキャパシタの電極に対向して前記第１層及び／又は前記第２層に形成され、かつ、前記追加の接地電極に接続されたシャントキャパシタの接地側電極と、を備えることを特徴とするマイクロ波受動回路内蔵基板の構造。
【請求項２】
前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組を複数備え、
平面図において、
複数の前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組の間に、渦巻状の線路からなるスパイラルインダクタが配置され、
前記追加の接地電極は長方形状であって、その長辺が複数の前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組及び前記スパイラルインダクタの並びに沿って配置されていることを特徴とする請求項１記載のマイクロ波受動回路内蔵基板の構造。
【請求項３】
複数の前記シャントキャパシタの電極と複数の前記シャントキャパシタの接地側電極は、それぞれ、前記第１層と前記第２層に交互に配置されていることを特徴とする請求項２記載のマイクロ波受動回路内蔵基板の構造。
【請求項４】
さらに、互いに対向する前記第１層の電極及び前記第２層の電極の組によりシリーズキャパシタが構成され、
平面図において、
前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組は、前記シリーズキャパシタの電極の組に隣接して配置され、
前記追加の接地電極は長方形状であって、その長辺が前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組及び前記シリーズキャパシタの電極の組の並びに沿って配置されていることを特徴とする請求項１記載のマイクロ波受動回路内蔵基板の構造。
【請求項５】
前記第１誘電体層の厚みを、前記第２誘電体層の厚みよりも薄くしたことを特徴とする請求項１乃至請求項４いずれかに記載のマイクロ波受動回路内蔵基板の構造。
【請求項６】
前記第１誘電体層の比誘電率を、前記第２誘電体層の比誘電率よりも高くしたことを特徴とする請求項１乃至請求項５いずれかに記載のマイクロ波受動回路内蔵基板の構造。
【請求項７】
平面図において、少なくとも、前記インダクタを構成する電極及び前記シャントキャパシタを構成する電極と対向する部分には、前記接地電極が配置されていないことを特徴とする請求項１乃至請求項６いずれかに記載のマイクロ波受動回路内蔵基板の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波受動回路内蔵基板の構造に関し、特に、キャパシタ、インダクタをセラミック部品でなく配線で構成した、分布定数型回路と集中定数型回路を組み合わせたマイクロ波受動回路に関する。
【背景技術】
【０００２】
近年データ、画像等の大容量の通信のニーズが高まると同時に、無線により場所を選ばず通信が行える長所を生かして無線通信が重要性を増している。無線通信のシステムには、携帯電話をはじめとして、ブルートゥース、無線ＬＡＮ、ＵＷＢ等の多様なシステムが存在する。それらは個別に長所・短所があるため、複数のシステムを機器の中に内蔵したマルチ通信システム機器が強く求められてきている。機器が小さいことがユーザにとって大きな長所とみなされているため、複数の無線システムが搭載されてもそのサイズは大きくできず、無線回路の小型化が特に求められている。
【０００３】
無線のシステムは、通常、高周波のマイクロ波帯を使用するため、インダクタ、キャパシタなどの部品間の干渉を厳密に制御する必要がある。そのため、それらを設計時に考慮できる分布定数型回路が広く使用されている。しかし、そのサイズは集中定数型回路に比べると大きくなるという問題がある。これに対し、設計精度の点に問題があるものの、集中定数型回路は小形にできるという利点があり、広く使われている。これら２つの手法を組み合わせ、キャパシタ、インダクタをセラミック部品でなく配線で構成する手法は高設計精度、小形化が可能であり、魅力的な技術である。
【０００４】
以上の述べたことを整理すると、下記（ａ）〜（ｃ）のようになる。
（ａ）分布定数型回路：設計精度・性能は良好だが、サイズが大きい。
（ｂ）集中定数型回路：設計精度・性能に問題があるが、小型化可能。過去の技術の集積により、集中定数のインダクタ、キャパシタを用いて多様な回路機能を実現可能である。その設計資産を活用できる。
（ｃ）両者の組み合わせ：設計精度・性能と小型化を同時に実現できる。過去の技術の集積により、集中定数のインダクタ、キャパシタを用いて多様な回路機能を実現可能である。その設計資産を活用できる。
【０００５】
なお、集中定数型の回路とは、それを構成する回路要素（インダクタ，キャパシタなど）が構造的に分離されているものである。集中定数型の回路では、インダクタを構成する部分（電極）とキャパシタを構成する部分（電極）を区別することができる。
【０００６】
分布定数型回路に関する先行技術として、下記特許文献１〜４に記載されたものがある。
【特許文献１】国際公開番号ＷＯ２００４／０７５３３６号公報
【特許文献２】特開２００５−２７６８９４号公報
【特許文献３】特開２００６−１４８７６２号公報
【特許文献４】特開２００７−５９５１号公報
【０００７】
マイクロ波受動回路に係る集中定数型回路に関する先行技術として、下記特許文献５に記載されたものがある。
【特許文献５】特開２００６−１５６５５１号公報
【０００８】
図１２は、従来のマイクロ波受動回路内蔵基板の斜視図である。図１２において、２つの誘電体基板の表示は省略している。図１３（ａ）はその平面図、図１３（ｂ）は平面図におけるＡ−Ａ線矢視断面図である。図１４はその等価回路である。このマイクロ波受動回路内蔵基板は、２層の誘電体と、それらの表面に形成された線路（電極）及び接地面からなる。このマイクロ波受動回路は、エリプティック型の低域通過フィルタである（これは一例である）。
【０００９】
これらの図において、２１、２２は入出力端子、２３−１〜２３−３はスパイラルインダクタ（これを示す別の符号としてＬ１〜Ｌ３を用いることがある）、２４−１ａ〜２４−３ａはシリーズキャパシタの上側電極、２４−１ｂ〜２４−３ｂはシリーズキャパシタの下側電極、２５−１〜２５−４はシャントキャパシタの電極の上側電極、２８は接地面である（シャントキャパシタの電極の下側電極は接地面２８になる）。
【００１０】
入出力端子２１と、シャントキャパシタの電極の上側電極２５−１と、シリーズキャパシタの上側電極２４−１ａとは直流的に導通している（これらの間に直線が表示されているが、これは各要素を明確にするためであり、実際には一体に形成されている。以下同じ）。シリーズキャパシタの上側電極２４−２ａと、シャントキャパシタの電極の上側電極２５−３と、シリーズキャパシタの上側電極２４−３ａとは直流的に導通している。
【００１１】
シリーズキャパシタの下側電極２４−１ｂ及び２４−２ｂと、シャントキャパシタの電極の上側電極２５−２とは直流的に導通している。シリーズキャパシタの下側電極２４−３ｂと、シャントキャパシタの電極の上側電極２５−４と、入出力端子２２とは直流的に導通している。
【００１２】
図１２は、図１４からわかるように、インダクタＬ１〜Ｌ３とシリーズキャパシタＣＳ１〜ＣＳ３、及びシャントキャパシタＣＴ１〜ＣＴ４からなる受動回路である。インダクタＬ１〜Ｌ３とシリーズキャパシタＣＳ１〜ＣＳ３をそれぞれ並列に接続したものが直列に接続されている。そして、インダクタＬ１〜Ｌ３とシリーズキャパシタＣＳ１〜ＣＳ３からなる並列回路の両側にはシャントキャパシタＣＴ１〜ＣＴ４が接続されている。シャントキャパシタＣＴ１〜ＣＴ４の他端は接地されている。
【００１３】
図１２及び図１３からわかるように、インダクタ２３−１〜２３−３の一方の端（渦巻きの外側の端）は、シリーズキャパシタＣＳ１〜ＣＳ３の一方の電極２４−１ａ〜２４−３ａに接続され、インダクタ２３−１〜２３−３の他方の端（渦巻きの内側の端）は、ビア２９−１〜２９−３及びこれに連結している線路（符号は付していない）を介してシリーズキャパシタＣＳ１〜ＣＳ３の他方の電極２４−ｂ〜２４−３ｂに接続されている。
【００１４】
図１３（ｂ）からわかるように、図１２のマイクロ波受動回路内蔵基板は２つの誘電体基板２６，２７が積層されたものであり、上層の誘電体基板２６の上側（表面側）には、入出力端子２１、シャントキャパシタの電極の上側電極２５−１、２５−３、シリーズキャパシタの上側電極２４−１ａ〜２４−３ａが形成されている。なお、シャントキャパシタの電極の「上側電極」というのは、図１３（ｂ）において、対向する接地電極２８よりも上側に位置するという意味である。また、シリーズキャパシタの「上側電極」２４−１ａ〜２４−３ａというのは、図１３（ｂ）において、対向するシリーズキャパシタの下側電極２４−１ｂ〜２４−３ｂよりも上側に位置するという意味である。
【００１５】
上層の誘電体基板２６と下層の誘電体基板２７の間には、シャントキャパシタの電極の上側電極２５−２、２５−４、シリーズキャパシタの下側電極２４−１ｂ〜２４−３ｂ及び入出力端子２２が形成されている。
【００１６】
下層の誘電体基板２７の下側（表面側）には、その全面に接地電極２８が形成されている。
【００１７】
以上の構造により、インダクタＬ１〜Ｌ３とシリーズキャパシタＣＳ１〜ＣＳ３、及びシャントキャパシタＣＴ１〜ＣＴ４が構成されている。図１３（ｂ）の点線は、キャパシタを構成する２つの電極の組を示している。シャントキャパシタＣＴ１は、上側電極２５−１と接地電極２８とから構成される。シャントキャパシタＣＴ２は、上側電極２５−２と接地電極２８とから構成される。シャントキャパシタＣＴ３は、上側電極２５−３と接地電極２８とから構成される。シャントキャパシタＣＴ４は、上側電極２５−４と接地電極２８とから構成される。シリーズキャパシタＣＳ１は、上側電極２４−１ａと下側電極２４−１ｂとから構成される。シリーズキャパシタＣＳ２は、上側電極２４−２ａと下側電極２４−２ｂとから構成される。シリーズキャパシタＣＳ３は、上側電極２４−３ａと下側電極２４−３ｂとから構成される。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
一般にマイクロ波回路においてはグランド（接地）を明確に定義し、それをベースにその点で見たインピーダンスを制御することで反射損失を小さく設計する必要がある。これは、接地との容量がその点のインピーダンスに大きく影響を及ぼすことに起因している。従って、接地面は通常広い平面状の金属を設けて、その面内では高周波でもインダクタンスが小さく同電位に近い状況にして、その面を接地面とするのが良いとされている。このことから、従来のマイクロ波回路では、図１２及び図１３に示すように広い接地電極２８上に回路要素Ｌ１〜Ｌ３、ＣＳ１〜ＣＳ３及びＣＴ１〜ＣＴ４を構成していた。
【００１９】
図１２及び図１３の構成では、接地電極２８とシャントキャパシタＣＴ１〜ＣＴ４の電極２５−１〜２５−４の間隔が大きくなるため、同じ容量を実現するための電極面積が大きくなること以外にも寄生インダクタンスが大きくなるという問題があった（詳しくは、接地電極２８とシャントキャパシタＣＴ１〜ＣＴ４の電極２５−１〜２５−４の間隔が大きくなって特性インピーダンスが高くなり、後述の式（５）、（６）から、シャントキャパシタの単位長さのキャパシタンスが小さくなり、寄生インダクタンスが大きくなる。なお、この問題は発明者によって初めて明らかにされた）。
【００２０】
この発明は、集中定数型回路における上記問題点を解決し、小型で高性能な集中定数型の回路構造、言い換えれば、高い周波数において使用可能な集中定数型の回路構造を提供することを目的とする。
【課題を解決するための手段】
【００２１】
この発明に係るマイクロ波受動回路内蔵基板は、高い周波数において使用可能な集中定数型の回路構造であって、接地電極と、前記接地電極上に形成された第２誘電体層と、前記第２誘電体層上に積層された第１誘電体層と、前記第１誘電体層上の第１層に形成された複数の電極と、前記第１誘電体層と前記第２誘電体層の間の第２層に形成された複数の電極と、を備え、
前記第１層又は第２層の電極によりインダクタが構成され、前記第１層の電極又は前記第２層の電極によりシャントキャパシタが構成され、
さらに、
前記第１層及び／又は前記第２層に形成され、前記接地電極と接続された追加の接地電極と、
前記シャントキャパシタの電極に対向して前記第１層及び／又は前記第２層に形成され、かつ、前記追加の接地電極に接続されたシャントキャパシタの接地側電極と、を備えるものである。
【００２２】
さらに、前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組を複数備え、
平面図において、
複数の前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組の間に、渦巻状の線路からなるスパイラルインダクタが配置され、
前記追加の接地電極は長方形状であって、その長辺が複数の前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組及び前記スパイラルインダクタの並びに沿って配置されているものでもよい。
この構造では、前記スパイラルインダクタと前記シャントキャパシタの接地側電極が接近しているが、エッジ結合なので悪影響は少ない。
【００２３】
複数の前記シャントキャパシタの電極と複数の前記シャントキャパシタの接地側電極は、それぞれ、前記第１層と前記第２層に交互に配置されている。
言い換えれば、信号の流れる方向について見たとき、前記第１層に、前記シャントキャパシタの電極、前記シャントキャパシタの接地側電極、前記シャントキャパシタの電極、前記シャントキャパシタの接地側電極、・・・の順番で配置され、前記第２層に、前記シャントキャパシタの接地側電極、前記シャントキャパシタの電極、前記シャントキャパシタの接地側電極、前記シャントキャパシタの電極、・・・の順番で配置されている。
【００２４】
さらに、互いに対向する前記第１層の電極及び前記第２層の電極の組によりシリーズキャパシタが構成され、
平面図において、
前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組は、前記シリーズキャパシタの電極の組に隣接して配置され、
前記追加の接地電極は長方形状であって、その長辺が前記シャントキャパシタの電極及び前記シャントキャパシタの接地側電極の組及び前記シリーズキャパシタの電極の組の並びに沿って配置されているものでもよい。
この構造では、前記シリーズキャパシタと前記シャントキャパシタの接地側電極が接近しているが、エッジ結合なので悪影響は少ない。
【００２５】
前記第１誘電体層の厚みを、前記第２誘電体層の厚みよりも薄くしてもよい。
前記第１誘電体層の比誘電率を、前記第２誘電体層の比誘電率よりも高くしてもよい。
【００２６】
平面図において、少なくとも、前記インダクタを構成する電極及び前記シャントキャパシタを構成する電極と対向する部分には、前記接地電極を配置しないようにしてもよい。
【発明を実施するための最良の形態】
【００２７】
発明者は、集中定数型の回路構造の構成要素（特に、シリーズインダクタ、シャントキャパシタ及びシリーズキャパシタ）を高い周波数においても使用可能にするという目的を達成するための検討を行った結果、次の結論を得た（検討の詳細は後述する）。
【００２８】
（条件Ａ）高い周波数においても使用可能なシリーズインダクタの条件
特性インピーダンスを非常に大きくすれば、シャントキャパシタンス（寄生容量）の小さい理想的なシリーズインダクタ（以下、「シリーズインダクタ」を単に「インダクタ」と表記する）を実現できる。
【００２９】
（条件Ｂ）高い周波数においても使用可能なシャントキャパシタの条件
特性インピーダンスを非常に小さくすれば、シリーズインダクタンスの小さい理想的なシャントキャパシタを実現できる。
【００３０】
（条件Ｃ）高い周波数においても使用可能なシリーズキャパシタの条件
理想的なシリーズキャパシタを得るには寄生シャント容量が小さい方がよいので、偶モードのインピーダンスは大きいほうがよい。偶モードのインピーダンスは、接地との容量が小さい方が高くなるので、シリーズキャパシタは接地から遠ざけた方が有利である。この場合、シリーズキャパシタは偶モードの特性インピーダンスの逆数が小さい方が有利である。
【００３１】
（知見）
動作原理の項で説明するように接地との容量が充分小さく抑えられている場合は、接地の部分はどこに配置してもインダクタ、シリーズキャパシタの特性には大きな影響を与えない。
【００３２】
発明者は、上記（条件Ａ）〜（条件Ｃ）及び（知見）に基づき、以下の結論を得た。
【００３３】
（結論）
インダクタ並びにシリーズキャパシタを接地から離す。逆に、シャントキャパシタを接地に接近させる。
また、３層構造としたとき、接地と離れた方の誘電体層（第１誘電体層）の厚みを、接地の設けられた誘電体層（第２誘電体層）の厚みよりも薄くする。
また、第１誘電体層の比誘電率を、第２誘電体層の比誘電率よりも高くする。
以上により、所望の値のインダクタンスまたはキャパシタンスをもち、かつ理想に近いキャパシタ、インダクタを実現できる。
【００３４】
そして、発明者は、上記（結論）に従って、具体的な構造を創作した。その詳細は後述するが、要するに次のような構造である。
シャントキャパシタの接地側電極をインダクタならびにキャパシタを配置する面内に配置し、同一面に配置した接地用電極に接続する。これにより、シャント容量を小形化することができ、しかも、インダクタ、シリーズキャパシタの性能に与える影響が少なくてすむ。
【００３５】
発明の実施の形態１．
図１は、発明の実施の形態に係るマイクロ波受動回路内蔵基板の斜視図である。この図では、誘電体基板１０，１１の表示は省略している。
図２はその平面図である。
図３（ａ）は図２の平面図におけるＡ−Ａ線矢視断面図、図３（ｂ）は図２の平面図におけるＢ−Ｂ線矢視断面図である。
図４はその等価回路である。
【００３６】
このマイクロ波受動回路内蔵基板は、２層の誘電体と、それらの表面及び内部に形成された線路並びに表面に形成された接地面からなる。このマイクロ波受動回路は、エリプティック型の低域通過フィルタである。
【００３７】
これらの図において、１、２は入出力端子、３−１〜３−３はスパイラルインダクタ（これを示す別の符号としてＬ１〜Ｌ３を用いることがある）、４−１ａ〜４−３ａはシリーズキャパシタの上側電極、４−１ｂ〜４−３ｂはシリーズキャパシタの下側電極、５−１〜５−４はシャントキャパシタの電極の上側電極、６ａは誘電体基板１０（第１誘電体層）の上（第１層）に設けられた追加の接地電極、６ｂは誘電体基板１０（第１誘電体層）と誘電体基板１１（第２誘電体層）の間（第２層）に設けられた追加の接地電極、７−１〜７−４はシャントキャパシタの接地側電極、８は誘電体基板１１の下面（表面）に設けられた接地電極、９−１〜９−３はスパイラルインダクタ３−１〜３−３をシリーズキャパシタの下側電極４−１ｂ〜４−３ｂに接続するためのビア、９ｂ−１〜９ｂ−３は追加の接地電極６ａ，６ｂを接地電極８に接続するためのビア、１０は誘電体基板（第１誘電体層）、１１は誘電体基板（第２誘電体層）である。
【００３８】
入出力端子１、シリーズキャパシタの上側電極４−１ａ〜４−３ａ、シャントキャパシタの電極の上側電極５−１，５−３、シャントキャパシタの接地側電極７−２、７−４及び追加の接地電極６ａは、誘電体基板１０（第１誘電体層）の上（第１層）に設けられている。
【００３９】
入出力端子２、シリーズキャパシタの下側電極４−１ｂ〜４−３ｂ、シャントキャパシタの電極の上側電極５−２，５−４、シャントキャパシタの接地側電極７−１、７−３及び追加の接地電極６ｂは、誘電体基板１０（第１誘電体層）と誘電体基板１１（第２誘電体層）の間（第２層）に設けられている。
【００４０】
入出力端子１と、シャントキャパシタの電極の上側電極５−１と、シリーズキャパシタの上側電極４−１ａとは直流的に導通している（これらの間に直線が表示されているが、これは各要素を明確にするためであり、実際には一体に形成されている。以下同じ）。シリーズキャパシタの上側電極４−２ａと、シャントキャパシタの電極の上側電極５−３と、シリーズキャパシタの上側電極４−３ａとは直流的に導通している。
【００４１】
シャントキャパシタの接地側電極７−２は、追加の接地電極６ａと直流的に導通しているが、シリーズキャパシタの上側電極４−１ａと４−２ａとは導通していない。シャントキャパシタの接地側電極７−４も同様である。
【００４２】
シリーズキャパシタの下側電極４−１ｂ及び４−２ｂと、シャントキャパシタの電極の上側電極５−２とは直流的に導通している。シリーズキャパシタの下側電極４−３ｂと、シャントキャパシタの電極の上側電極５−４と、入出力端子２とは直流的に導通している。
【００４３】
シャントキャパシタの接地側電極７−３は、追加の接地電極６ｂと直流的に導通しているが、シリーズキャパシタの上側電極４−２ｂと４−３ｂとは導通していない。シャントキャパシタの接地側電極７−１も同様である。
【００４４】
図１〜図３の回路は、図４からわかるように、インダクタＬ１〜Ｌ３とシリーズキャパシタＣＳ１〜ＣＳ３、及びシャントキャパシタＣＴ１〜ＣＴ４からなる受動回路である。インダクタＬ１〜Ｌ３とシリーズキャパシタＣＳ１〜ＣＳ３をそれぞれ並列に接続したものが直列に接続されている。そして、インダクタＬ１〜Ｌ３とシリーズキャパシタＣＳ１〜ＣＳ３からなる並列回路の両側にはシャントキャパシタＣＴ１〜ＣＴ４が接続されている。シャントキャパシタＣＴ１〜ＣＴ４の他端は接地されている。
【００４５】
図１及び図２からわかるように、インダクタ３−１〜３−３の一方の端（渦巻きの外側の端）は、シリーズキャパシタＣＳ１〜ＣＳ３の一方の電極４−１ａ〜４−３ａに接続され、インダクタ３−１〜３−３の他方の端（渦巻きの内側の端）は、ビア９−１〜９−３及びこれに連結している線路（符号は付していない）を介してシリーズキャパシタＣＳ１〜ＣＳ３の他方の電極４−ｂ〜４−３ｂに接続されている。
【００４６】
図３からわかるように、図１及び図２のマイクロ波受動回路内蔵基板は２つの誘電体基板１０，１１が積層されたものであり、上層の誘電体基板１０の上側（第１層）には、入出力端子１、シャントキャパシタの電極の上側電極５−１、５−３、シリーズキャパシタの上側電極４−１ａ〜４−３ａなどが形成されている。なお、シャントキャパシタの電極の「上側電極」というのは、図３（ａ）において、接地電極８よりも上側に位置するという意味である。また、シリーズキャパシタの「上側電極」４−１ａ〜４−３ａというのは、図３（ａ）において、対向するシリーズキャパシタの下側電極４−１ｂ〜４−３ｂよりも上側に位置するという意味である。
【００４７】
下層の誘電体基板１１の下側（表面側）には、その全面に接地電極８が形成されている。
【００４８】
以上の構造により、インダクタＬ１〜Ｌ３とシリーズキャパシタＣＳ１〜ＣＳ３、及びシャントキャパシタＣＴ１〜ＣＴ４が構成されている。図３（ａ）の点線は、キャパシタを構成する電極の組を示している。
【００４９】
図１〜図３のマイクロ波受動回路内蔵基板によれば、第２層に追加の接地電極６ｂを設け、第１層に形成されたシャントキャパシタの電極５−１、５−３に対向するように、第２層に接地側電極７−１，７−３を設けるとともに、これらを前記追加の接地電極６ｂに接続した。同様に、第１層に追加の接地電極６ａを設け、第２層に形成されたシャントキャパシタの電極５−２、５−４に対向するように、第１層に接地側電極７−２，７−４を設けるとともに、これらを前記追加の接地電極６ａに接続した。この構成により、インダクタ並びにシリーズキャパシタは接地と離しつつ、シャントキャパシタを接地と接近させることができ、所望の値のインダクタンスまたはキャパシタンスをもち、かつ理想に近いキャパシタ、インダクタを実現できた。要するに、シャントキャパシタの接地側電極をインダクタならびにキャパシタを配置する面内に配置し、同一面に配置した接地用電極に接続することで、シャントキャパシタを小形化し、かつ、インダクタ、シリーズキャパシタの性能には影響が少ない構造を実現できたのである。
【００５０】
図１〜図３のマイクロ波受動回路内蔵基板によれば、シリーズキャパシタ、インダクタに与える影響を少なくしつつ、シャントキャパシタを小形に製作できる。
【００５１】
なお、電極（線路）の電気長が波長の１／４以下であることが望ましいが、分布定数線路の特性はその電気長が波長の１／２の長さの線路を足しても同じ特性となるので、非常な高周波の場合は波長の１／２の長さを足した電気長であってもよい。
【００５２】
誘電体基板１０，１１は絶縁体であれば概ね使用可能であり、例えば、プリント基板で通常用いられているＦＲ−４等の樹脂材料を用いることができる。当該樹脂材料を用いることで従来プロセスをそのまま使用でき、また安価に実現できる。
【００５３】
発明の実施の形態２．
前記（結論）では、「インダクタ並びにシリーズキャパシタは接地と大きく離し、逆にシャントの容量は接地と接近させる」ようにすると、所望の値のインダクタンスまたはキャパシタンスをもち、かつ理想に近いキャパシタ、インダクタを実現できる、と述べた。図１の構成によれば、「シャントの容量は接地と接近させる」ことは実現できているが、「インダクタ並びにシリーズキャパシタは接地と大きく離」すことは実現できていない。
【００５４】
インダクタ並びにシリーズキャパシタは接地と離すこと実現した構造を、図５及び図６に示す。図５は、発明の実施の形態に係る他のマイクロ波受動回路内蔵基板の斜視図である。この図では、誘電体基板１０，１１の表示は省略している。図６はその平面図である。
【００５５】
図５及び図６では、スパイラルインダクタ、シリーズキャパシタ、シャントキャパシタの部分は同じく作製されているが、プリント基板の最外層に設けられた接地電極８が縮小され、追加の接地電極６ａ，６ｂの下部にのみ接地電極８が設けられている。言い換えれば、図５及び図６は、図１及び図２の接地電極８のうちインダクタＬ１〜Ｌ３、シリーズキャパシタＣＳ１〜ＣＳ３に対向する部分が取り除かれたものである。
【００５６】
図５及び図６によれば、インダクタ、シリーズキャパシタと対向する最外層の接地電極を取り除いているため、インダクタ、シリーズキャパシタの寄生容量を低減することができ、良好な素子を製作できる。前記（結論）で述べたように、この接地部を除いてもインダクタ、シリーズキャパシタの性能には影響は少ない。シャントキャパシタは最外層８が無くなる分だけそのキャパシタンスが小さくなるが、接地電極７−１〜７−４がシャントキャパシタのそばに配置されており、そのキャパシタンスの方がはるかに大きいので、接地電極を縮小したことによる影響は全体として少ない。
【００５７】
発明の実施の形態３．
図７は、発明の実施の形態に係る他のマイクロ波受動回路内蔵基板の斜視図である。この図では、誘電体基板１０，１１の表示は省略している。
図８はその平面図である。
図９はその等価回路である。
【００５８】
これらの図において、１、２は入出力端子、３−１はスパイラルインダクタ（Ｌ１）、５−１及び５−２はシャントキャパシタの電極の上側電極、６ａは誘電体基板１０（第１誘電体層）の上（第１層）に設けられた追加の接地電極、６ｂは誘電体基板１０（第１誘電体層）と誘電体基板１１（第２誘電体層）の間（第２層）に設けられた追加の接地電極、７−１及び７−２はシャントキャパシタの接地側電極、８は誘電体基板１１の下面に設けられた接地電極、９−１はスパイラルインダクタ３−１をシャントキャパシタの上側電極５−２に接続するためのビア、９ｂ−１及び９ｂ−２は追加の接地電極６ａ，６ｂを接地電極８に接続するためのビア、１０は誘電体基板（第１誘電体層）、１１は誘電体基板（第２誘電体層）である。
【００５９】
入出力端子１、インダクタ３−１、シャントキャパシタの電極の上側電極５−１、シャントキャパシタの接地側電極７−２及び追加の接地電極６ａは、誘電体基板１０（第１誘電体層）の上（第１層）に設けられている。
【００６０】
入出力端子２、シャントキャパシタの電極の上側電極５−２、シャントキャパシタの接地側電極７−１及び追加の接地電極６ｂは、誘電体基板１０（第１誘電体層）と誘電体基板１１（第２誘電体層）の間（第２層）に設けられている。
【００６１】
シャントキャパシタの接地側電極７−２は、追加の接地電極６ａと直流的に導通している。シャントキャパシタの接地側電極７−１は、追加の接地電極６ｂと直流的に導通している。
【００６２】
図７及び図８の回路は、図９からわかるように、インダクタＬ１及びシャントキャパシタＣＴ１、ＣＴ２からなる受動回路である。
【００６３】
図７及び図８からわかるように、インダクタ３−１の一方の端（渦巻きの外側の端）は、シャントＣＴ１の電極５−１に接続され、インダクタ３−１の他方の端（渦巻きの内側の端）は、ビア９−１及びこれに連結している線路（符号は付していない）を介してシャントキャパシタＣＴ２の他方の電極５−２に接続されている。
【００６４】
図７及び図８からわかるように、このマイクロ波受動回路内蔵基板は２つの誘電体基板１０，１１が積層されたものであり、上層の誘電体基板１０の上側（第１層）には、入出力端子１、インダクタ３−１、シャントキャパシタの電極の上側電極５−１、追加の接地電極６ａ及びシャントキャパシタの接地側電極７−２が形成されている。誘電体基板１０と１１の間（第２層）には、入出力端子２、シャントキャパシタの電極の上側電極５−２、追加の接地電極６ｂ及びシャントキャパシタの接地側電極７−１が形成されている。
【００６５】
下層の誘電体基板１１の下側（表面側）には、その全面に接地電極８が形成されている。なお、発明の実施の形態２のように、追加の接地電極６ａ，６ｂの部分にのみ接地電極８を設けるようにしてもよい。
【００６６】
以上の構造により、インダクタＬ１及びシャントキャパシタＣＴ１、ＣＴ２が構成されている。
【００６７】
図７及び図８のマイクロ波受動回路内蔵基板によれば、第２層に追加の接地電極６ｂを設け、第１層に形成されたシャントキャパシタの電極５−１に対向するように、第２層に接地側電極７−１を設けるとともに、これを前記追加の接地電極６ｂに接続した。同様に、第１層に追加の接地電極６ａを設け、第２層に形成されたシャントキャパシタの電極５−２に対向するように、第１層に接地側電極７−２を設けるとともに、これらを前記追加の接地電極６ａに接続した。この構成により、インダクタは接地と離しつつ、シャントキャパシタを接地と接近させることができ、所望の値のインダクタンスまたはキャパシタンスをもち、かつ理想に近いキャパシタ、インダクタを実現できた。
【００６８】
上記発明の実施の形態１〜３では、基板１０として、その厚みが薄い材料である液晶ポリマを使用することができる。薄い基板材料を用いることで回路の小形化が可能である。従来のプリント基板材料では５０ｕｍ以下の厚さのものを得るのはかなり難しいが、液晶ポリマでは１０ｕｍ程度の薄い層も実現できるため、液晶ポリ間を使用することで、例えば誘電体１０は２５ｕｍ、誘電体１１は５７５ｕｍ（計６００ｕｍ）も実現できる。基板１０を薄くすることで、シャント容量では単線路の特性インピーダンスが低下し、線路長あたりのキャパシタンスが大きく取れる。したがって、一定のキャパシタンスを実現する場合はより小形化が可能である（前記（条件Ｂ））。一方、シリーズキャパシタの場合は、薄い材料を用いることで奇モードのインピーダンスを低下させることができ、同様に小型化が可能となる（前記（条件Ｃ））。
【００６９】
さらに、誘電体１０の比誘電率を高くするようにしてもよい。例えば、誘電体１０の比誘電率を７．６、その厚さを２５ｕｍとし、誘電体１１の比誘電率を２．８、その厚さ５７５ｕｍとする。キャパシタＣＳ、ＣＴの上下電極間の誘電体（誘電体基板１０）の比誘電率を上げることで、キャパシタのサイズを小形化できる。一方、薄い高誘電率基板１０の下に厚い低誘電率基板１１があるため、インダクタンスはほとんど影響を受けない（前記（条件Ａ））。従ってインダクタに影響をほとんど与えずキャパシタを小形化できる。
【００７０】
（動作原理の説明）
集中定数型の回路は、過去の設計資産も豊富にあり非常に多様な回路機能が実現できることが示されている。しかし集中定数のキャパシタ、インダクタは厳密にはサイズが無限小と定義され、現実の素子特性の極限として定義されるため特に周波数が高い場合はその実現性が課題となる。そこで実際に実現可能な構造から集中定数素子として近似してよい範囲を求めることで、実現可能な範囲で最良の条件を求め、その条件を容易に実現しやすいプイント基板の構造を考察しておく。
【００７１】
インダクタは基本的に単線路で実現されるが、厳密には線路は以下のＺ行列で表現される。
【００７２】
【数１】
2009239498.tif 000003
【００７３】
ここでＺ０は線路の特性インピーダンス、βは位相定数、ｄは線路長を示す。集中定数で近似できるとは、サイズが波長に比べて十分小さいと考えられるのでこの場合、ｋｄ≪１（式（２））が良い近似になると考えてよい。
【００７４】
この場合2次の微少量までテイラー展開すると以下の近似式が得られる。
【００７５】
【数２】
2009239498.tif 000004
ここで、ｖは電磁波の速度、ωは角周波数を示す。
【００７６】
この式と全く等しい周波数特性を有する集中定数の回路は、上記の線路を用いることで2次の微少量までの範囲で実現できると言ってよいことになる。
【００７７】
このような周波数特性をもつ集中定数の回路は図１０の回路で表現され、そのＺ行列は以下のように与えられる。
【００７８】
【数３】
2009239498.tif 000005
【００７９】
（３）式と４式が一致するようにインダクタンス（Ｌ）、シャントキャパシタンス（Ｃ）の値を選ぶと以下のようになる。ここでεｒは比誘電率を示す。
【００８０】
【数４】
2009239498.tif 000006
【００８１】
すなわちインダクタンス、キャパシタンスとも線路長ｄに比例するが、単位長あたりのキャパシタンスは特性インピーダンスＺ０に反比例し、一方単位長あたりのインダクタンスは特性インピーダンスＺ０に比例することがわかる。このことから特性インピーダンスを非常に大きくすれば、シャントキャパシタンスの小さい理想的なインダクタが実現でき、逆に特性インピーダンスを非常に小さくすれば、シリーズインダクタンスの小さい理想的なシャントキャパシタが実現できることになる。
【００８２】
また、シャントのインダクタンスに関しては、線路の先端をビアで接地に接続することで実現できる。プリント基板では上下を接地で覆った構造（ホモジニアス構造）でパターンを作製する場合が多いが、この場合は、特性インピーダンスは比誘電率の１／２乗に反比例するため、インダクタンスは比誘電率にはよらないことになる。これは、一般の構造でも近似的になりたつ。
【００８３】
次にシリーズのキャパシタは、図１１（ａ）に示すブロードサイド結合線路で実現される。同図は、誘電体基板１０に内部に互いに平行に配置された２つの電極からシリーズキャパシタＣＳが構成されることを示す。誘電体基板１０の両面には設置面８、８が設けられている。これらはシリーズキャパシタＣＳの電極と平行に配置されている。
【００８４】
式を簡単にするため、ホモジニアス構造での上下対称な結合線路のＺ行列は以下のように与えられるものとする。ここでＺｅ，Ｚｏは偶モード及び奇モードの特性インピーダンスを示す。
【００８５】
【数５】
2009239498.tif 000007
【００８６】
前と同じく２次の微少量までテイラー展開すると以下のようになる。
【００８７】
【数６】
2009239498.tif 000008
【００８８】
この式と同じ周波数特性を有する集中定数の回路は図１１（ｂ）に示す回路となり、そのＺ行列は以下のように与えられる。
【００８９】
【数７】
2009239498.tif 000009
【００９０】
（８）、（９）式が等しくなるようシリーズキャパシタＣ２、シャントキャパシタＣ１、シリーズインダクタＬを定めると以下のようになる。
【００９１】
【数８】
2009239498.tif 000010
【００９２】
理想的なシリーズキャパシタを得るには寄生シャント容量が小さい方がよいので、偶モードのインピーダンスが大きいほうが良い。偶モードのインピーダンスは接地との容量が小さい方が高くなるのでキャパシタは接地から遠ざけた方が有利となる。この場合シリーズキャパシタＣ２はＺｏの逆数が小さい方が有利であり、Ｚｏは接地との容量よりも結合線路間の容量が支配的となっているため接地容量が小さくなっても大きな影響は受けない。
【００９３】
以上述べたように、インダクタ並びにシリーズのキャパシタにもシャントの容量が寄生容量として付属するが、これは小さい方が良い。一方シャントの容量を作製したい場合はシャントの容量は大きくする必要がある。シャントの容量とは接地との容量なので、インダクタ並びにシリーズのキャパシタは接地と大きく離し、逆にシャントの容量は接地と接近させた上で、上記の式に基づき線路長を調整することで所望の値のインダクタンスまたはキャパシタンスをもち、かつ理想に近いキャパシタ、インダクタを実現できることになる。
【００９４】
一般にマイクロ波回路においてはグランドを明確に定義し、それをベースにその点で見たインピーダンスを制御することで反射損失を小さく設計する必要がある。これは接地との容量がその点のインピーダンスに大きく影響を及ぼすことに起因している。従って接地面は通常広い平面状の金属を設けて、その面内では高周波でもインダクタンスが小さく同電位に近い状況にして、その面を接地面とするのが良いとされている。このことから従来のマイクロ波回路の構造は図１２や図１３に示すように広い接地面上に回路を構成していた。この場合、接地電極２８とシャントキャパシタ２４の間隔が大きくなるため特性インピーダンスが高くなり、式（５）、（６）から容易にわかるとおり、シャントキャパシタの単位長さのキャパシタンスは小さく、寄生インダクタンスは大きくならざるをえないという欠点を有していた。
【００９５】
ここで前に解析した波長より充分短い線路の場合を考える。この近似は波長の１／４の電気長に近づくと近似が悪くなるため、最悪でも１／４波長以下であり通常はさらに電気長が小さい。このような線路、結合線路を用いた場合の特性を考える。まずインダクタの場合は特性インピーダンスが高いことが望ましいため、線路の配置は接地からの距離を大きくとるが、この場合式（６）からは単位長さあたりのインダクタ値は無限大に発散し、インダクタンス値は距離に依存し続けることになる。しかし実際には、接地から遠い場合は（６）式の近似から外れ単位長さあたりのインダクタンス値は飽和することが知られている（例えば、宮内一洋、山本平一、通信用マイクロ波回路、電子情報通学会、第３版、昭和６０年）。従って接地から遠い場合は接地の影響は小さくなることになる。
【００９６】
次に、シリーズキャパシタの場合は、寄生のシャントキャパシタンスを小さくするよう偶モードのインピーダンスを高く設定するため、この値は小さい。既に述べたようにシリーズのキャパシタンスはシリーズキャパシタを挟む誘電体の厚さでほぼ決定されるため、こちらも接地の距離にはほとんど影響を受けない。なお、シリーズキャパシタに付随するインダクタンスは、キャパシタを構成する結合線路長が通常短いため、もともと無視できる値である。以上からシリーズキャパシタの特性も接地の位置には影響をほとんど受けないことがわかる。
【００９７】
以上のことから、インダクタ、シリーズキャパシタとのキャパシタンスが小さくできるなら、接地の部分はどこに配置してもインダクタ、シリーズキャパシタの特性には大きな影響を与えないことが示された。接地電極を誘電体の両側に設けると、接地電極はインダクタ、シリーズキャパシタと極めて接近して配置されるので、この寄生キャパシタンスを小さくすることは難しい場合が多い。しかし、図１〜図３の構成にすると、接地電極とインダクタ、シリーズキャパシタは、対向したブロードサイド型のキャパシタンスではなく、横方向のエッジ結合型のキャパシタンスとなっている。エッジ結合型のキャパシタンスはブロードサイド型のキャパシタンスと比較して各段に小さいことが知られており、図１〜図３の構成では寄生キャパシタンスを充分小さく抑制できる。
【００９８】
このことから、シャントキャパシタの接地側電極をインダクタならびにキャパシタを配置する面内に配置し、同一面に配置した接地用電極に接続することで、シャント容量を小形化しかつインダクタ、シリーズキャパシタの性能には影響が少ない構造が実現できることが示された。ここでシャントキャパシタの信号側の電極は、上の面（第１層）となることもあるし、また下の面（第２層）となることもあるので、両方の面に接地用電極６ａ，６ｂを配置し、どちらの面でもシャント容量の接地用電極として用いられるようにしている。
【００９９】
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【図面の簡単な説明】
【０１００】
【図１】発明の実施の形態１に係るマイクロ波受動回路内蔵基板の斜視図である。
【図２】発明の実施の形態１に係るマイクロ波受動回路内蔵基板の平面図である。
【図３】図３（ａ）は図２の平面図におけるＡ−Ａ線矢視断面図、図３（ｂ）は図２の平面図におけるＢ−Ｂ線矢視断面図である。
【図４】発明の実施の形態１に係るマイクロ波受動回路内蔵基板の等価回路である。
【図５】発明の実施の形態２に係るマイクロ波受動回路内蔵基板の斜視図である。
【図６】発明の実施の形態２に係るマイクロ波受動回路内蔵基板の平面図である。
【図７】発明の実施の形態３に係るマイクロ波受動回路内蔵基板の斜視図である。
【図８】発明の実施の形態３に係るマイクロ波受動回路内蔵基板の平面図である。
【図９】発明の実施の形態３に係るマイクロ波受動回路内蔵基板の等価回路である。
【図１０】単線路の集中定数等価回路である。
【図１１】図１１（ａ）はシリーズキャパシタを構成するブロードサイド結合線路の構造説明図、図１１（ｂ）はその集中定数等価回路である。
【図１２】従来のマイクロ波受動回路内蔵基板の斜視図である。
【図１３】図１３（ａ）は従来のマイクロ波受動回路内蔵基板の平面図、図１３（ｂ）は平面図におけるＡ−Ａ線矢視断面図である。
【図１４】従来のマイクロ波受動回路内蔵基板の等価回路である。
【符号の説明】
【０１０１】
１、２  入出力端子
３−１〜３−３  スパイラルインダクタ
６ａ，６ｂ      追加の接地電極
７−１〜７−４  シャントキャパシタの接地側電極
８  接地電極
９−１〜９−３  ビア
１０  誘電体基板（第１誘電体層）
１１  誘電体基板（第２誘電体層）
２１、２２  入出力端子
２３−１〜２３−３  スパイラルインダクタ
２４−１ａ〜２４−３ａ  シリーズキャパシタの上側電極
２４−１ｂ〜２４−３ｂ  シリーズキャパシタの下側電極
２５−１〜２５−４  シャントキャパシタの電極の上側電極
２６  上層の誘電体基板
２７  下層の誘電体基板
２８  接地電極
２９−１〜２９−３  ビア
ＣＳ１〜ＣＳ３  シリーズキャパシタ
ＣＴ１〜ＣＴ４  シャントキャパシタ
Ｌ１〜Ｌ３      インダクタ
【図１】
2009239498.tif 000011
【図２】
2009239498.tif 000012
【図３】
2009239498.tif 000013
【図４】
2009239498.tif 000014
【図５】
2009239498.tif 000015
【図６】
2009239498.tif 000016
【図７】
2009239498.tif 000017
【図８】
2009239498.tif 000018
【図９】
2009239498.tif 000019
【図１０】
2009239498.tif 000020
【図１１】
2009239498.tif 000021
【図１２】
2009239498.tif 000022
【図１３】
2009239498.tif 000023
【図１４】
2009239498.tif 000024