(57)【要約】【課題】定電流制御機能並びに過電流制御機能の両方を適切に備えたモータ駆動回路を提供する。【解決手段】モータの駆動コイルに流れる電流の検出レベルが第１の閾値に達するまでの間、駆動トランジスタをオンオフしてモータを回転駆動させる駆動モードを設定し、検出レベルが第１の閾値に達したときから第１の所定時間が経過するまでの間、駆動コイルに流れる電流を回生させる回生モードを設定する定電流制御回路と、駆動コイルに流れる電流の検出レベルが過電流を表す第２の閾値に達したとき過電流を検出し、過電流を検出してから第２の所定時間の経過後に駆動トランジスタをオフさせる過電流制御回路と、定電流制御回路及び過電流制御回路に共用され第１又は第２の所定時間を設定し、且つ定電流制御回路による制御よりも過電流制御回路による制御の方を優先させる時間設定回路と、を備えるモータ駆動回路。【選択図】図１
2009100517.tif 000002
【特許請求の範囲】
【請求項１】
モータの駆動コイルに接続された駆動トランジスタをオンオフして当該駆動コイルに電流を流して当該モータを回転駆動させるモータ駆動回路において、
前記駆動コイルに流れる電流を定電流化すべく、前記駆動コイルに流れる電流の検出レベルが第１の閾値に達するまでの間、前記駆動トランジスタをオンオフして前記駆動コイルに電流を流して当該モータを回転駆動させる駆動モードを設定し、前記検出レベルが当該第１の閾値に達したときから第１の所定時間が経過するまでの間、前記駆動コイルに流れる電流を回生させる回生モードを設定する定電流制御回路と、
前記駆動コイルに流れる電流の検出レベルが過電流を表す第２の閾値に達したとき当該過電流を検出し、当該過電流を検出してから第２の所定時間の経過後に前記駆動トランジスタをオフさせる過電流制御回路と、
前記定電流制御回路及び前記過電流制御回路に共用され前記第１又は前記第２の所定時間を設定し、且つ前記定電流制御回路による制御よりも前記過電流制御回路による制御の方を優先させる時間設定回路と、
を備えたことを特徴とするモータ駆動回路。
【請求項２】
請求項１に記載のモータ駆動回路において、
前記定電流制御回路により前記回生モードが設定される前記第１の所定時間の間に、前記過電流制御回路により前記過電流が検出されたとき、前記時間設定回路はリセットされてから前記第２の所定時間を設定することを特徴とするモータ駆動回路。
【請求項３】
請求項１又は２に記載のモータ駆動回路において、
前記時間設定回路は、
コンデンサを充放電させる充放電回路と、
前記コンデンサの電圧を前記第１及び前記第２の所定時間に応じた基準電圧と比較して前記第１又は前記第２の所定時間を設定する比較回路と、
前記定電流制御回路により前記駆動モードが設定される場合には前記コンデンサを放電し、また、前記定電流制御回路により前記回生モードが設定される場合には前記第１の所定時間を設定すべく前記コンデンサを充電し、また、前記過電流制御回路により前記過電流が検出されたとき前記第２の所定時間を設定すべく前記コンデンサを充電する制御を前記充放電回路に対して行う充放電制御回路と、
を備えたことを特徴とするモータ駆動回路。
【請求項４】
請求項３に記載のモータ駆動回路において、
前記充放電制御回路は、前記定電流制御回路により前記回生モードが設定される前記第１の所定時間の間に、前記過電流制御回路により前記過電流が検出されたとき、前記コンデンサを放電して前記コンデンサの電圧を充電開始レベルにした後、前記第２の所定時間を設定すべく前記コンデンサの充電を開始すること、を特徴とするモータ駆動回路。
【請求項５】
請求項１乃至４のいずれかに記載のモータ駆動回路において、当該モータ駆動回路は、前記コンデンサを前記充放電回路に接続させるための端子を設けた集積回路であることを特徴とするモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動回路に関する。
【背景技術】
【０００２】
モータ駆動回路の分野では、モータを安定して且つ安全に回転駆動するために様々な機能が提案されている。例えば、以下に示す特許文献１には、ＰＷＭ定電流制御ドライバにおいて、モータの駆動コイルに流れる電流を定電流化して安定な回転駆動を実現させる定電流制御機能が設けられている。また、以下に示す特許文献２では、モータ駆動用のインバータ等で用いられるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を短絡現象に伴う過電流から保護して安全な回転駆動を実現させる過電流制御機能が提案されている。
【特許文献１】特開平７−７５３８７
【特許文献２】特開平５−１１１１４４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年のモータ駆動回路（例えば、ＰＷＭ定電流制御ドライバ）では、さらなる安全性の向上のために、上記の定電流制御機能と上記の過電流制御機能の両方を併せ持つモータ駆動回路の登場が待たれている。
【０００４】
そこで、モータ駆動回路において上記の定電流制御機能及び上記の過電流制御機能をそのまま単純に設けることを考えた場合、例えば、図５に示すような構成となる。尚、図５に示すモータ駆動回路１０は、Ｈブリッジ回路１１、駆動回路１２、定電流制御回路１３、過電流制御回路１４を備えた集積回路であり、その外部にモータの駆動コイル６と、定電流制御回路１３に用いられる抵抗７、コンデンサ８と、過電流制御回路１４に用いられるコンデンサ９と、が接続された場合とする。
【０００５】
Ｈブリッジ回路１１は、ソーストランジスタ１、２及びシンクトランジスタ３、４をＨブリッジ接続したものであり、駆動回路１２によって駆動される。尚、駆動回路１２は、定電流制御回路１３及び過電流制御回路１４の出力に従って、Ｈブリッジ回路１１を構成するトランジスタ１〜４をオン又はオフする。
【０００６】
定電流制御回路１３は、検知電圧Ｖｄｅｔの大きさに応じて、駆動コイル６に一定の電流が流れるようにＨブリッジ回路１１を動作させるべく駆動回路１２を制御するものである。具体的には、定電流制御回路１３は、コンパレータ１５、１８、定電流源１６、放電用トランジスタ１７、定電流ロジック回路１９を備えている。駆動コイル６に電流を流す場合には、ソーストランジスタ１及びシンクトランジスタ４のペア又はソーストランジスタ２及びシンクトランジスタ３のペアを相補的にオンオフする。すると、駆動コイル６、ひいては抵抗７に電流が流れ、抵抗７の非接地側の一端には駆動コイル６に流れる電流の大きさを表す検知電圧Ｖｄｅｔが出現する。
【０００７】
検知電圧Ｖｄｅｔが基準電圧Ｖｒｅｆ１より低い場合、コンパレータ１５から出力されるハイレベルの信号は放電用トランジスタ１７のゲート及び定電流ロジック回路１９に入力される。放電用トランジスタ１７はオンするため、コンデンサ８は電荷が蓄えられていない状態となり、コンパレータ１８から出力されるハイレベルが定電流ロジック回路１９に入力される。そして、定電流ロジック回路１９は、コンパレータ１５、１８からのハイレベルの信号入力を受け、ソーストランジスタ１及びシンクトランジスタ４のペアとソーストランジスタ２及びシンクトランジスタ３のペアを相補的にオンオフさせる駆動モードとするための制御信号を駆動回路１２に出力する。この間、抵抗７に電流が流れ続けて検知電圧Ｖｄｅｔは上昇する。
【０００８】
その後、検知電圧Ｖｄｅｔが基準電圧Ｖｒｅｆ１に達した場合、コンパレータ１５から出力されるローレベルの信号は放電用トランジスタ１７及び定電流ロジック回路１９に入力される。定電流ロジック回路１９はコンパレータ１５からのローレベルの信号入力を受け、シンクトランジスタ３、４をオンして駆動コイル６を流れる電流の回生を行う回生モードとする。この回生モードは、放電用トランジスタ１７のオフに伴いコンデンサ８の充電が開始されてコンパレータ１８の出力がハイレベルからローレベルに変化するまでの時間、継続する。
【０００９】
上記のように、定電流制御回路１３は、上記の駆動モードと上記の回生モードを繰り返すことにより、駆動コイル６に流れる電流を定電流化させる定電流制御機能を実現する。また、定電流制御回路１３は、回生モードを継続させる時間を設定するために、定電流源１６、放電用トランジスタ１７、コンパレータ１８によって構成した時間設定回路が設けられている。
【００１０】
過電流制御回路１４は、例えば、Ｈブリッジ回路１１で生じた短絡等によりトランジスタ１〜４を破壊するような過電流が流れているか否かを検出し、過電流が流れていることを検出した場合には、Ｈブリッジ回路１１内の全てのトランジスタ１〜４をオフさせるべく駆動回路１２を制御するものである。具体的には、過電流制御回路１４は、過電流検出部２０、コンパレータ２１、定電流源２２、放電用トランジスタ２３、過電流ロジック回路２４を備えている。
【００１１】
過電流検出部２０は過電流を検出したとき、ローレベルを過電流ロジック回路２４及び放電用トランジスタ２３に出力する。放電用トランジスタ２３はオフするため、コンデンサ９の充電が開始される。コンデンサ９の電荷が基準電圧Ｖｒｅｆ３に達するとそれに伴ってコンパレータ２１の出力はハイレベルからローレベルへ変化する。過電流ロジック回路２４は過電流検出部２０及びコンパレータ２１からのローレベルの信号入力を受けると、すなわち、検出された過電流がコンデンサ９の充電時間継続しノイズ等に起因するものでないことが確認されると、Ｈブリッジ回路１１内の全てのトランジスタ１〜４をオフさせるべく駆動回路１２を制御する制御信号を出力する。
【００１２】
上記のように、過電流制御回路１４は、過電流が検出されるとＨブリッジ回路１１内の全てのトランジスタ１〜４をオフさせる過電流制御機能を実現する。また、過電流制御回路１４は、検出された過電流が所定時間継続するか否かを念のために確認すべく、当該所定時間を設定するために、コンパレータ２１、定電流源２２、放電用トランジスタ２３によって構成した時間設定回路が設けられている。
【００１３】
以上、図５に示したモータ駆動回路の構成を採用することで、定電流制御機能及び過電流制御機能を両方備えることができるが、図５に示したモータ駆動回路の構成の場合、定電流制御機能では回生モードの時間を設定するための時間設定回路が必要となり、また、過電流制御機能では過電流が正しく検出されたか否か確認する時間を設定するための時間設定回路が必要となる。即ち、定電流制御機能用と過電流制御機能用の２系統分の時間設定回路が必要となる。従って、図５に示したモータ駆動回路の構成によれば、回路規模の増大化や、集積化した場合には端子数や外付け素子の増加といった問題が生じてくるので、定電流制御機能と過電流制御機能を両方備えることの実現が困難であった。
【課題を解決するための手段】
【００１４】
前記課題を解決するための主たる本発明は、モータの駆動コイルに接続された駆動トランジスタをオンオフして当該駆動コイルに電流を流して当該モータを回転駆動させるモータ駆動回路において、前記駆動コイルに流れる電流を定電流化すべく、前記駆動コイルに流れる電流の検出レベルが第１の閾値に達するまでの間、前記駆動トランジスタをオンオフして前記駆動コイルに電流を流して当該モータを回転駆動させる駆動モードを設定し、前記検出レベルが当該第１の閾値に達したときから第１の所定時間が経過するまでの間、前記駆動コイルに流れる電流を回生させる回生モードを設定する定電流制御回路と、前記駆動コイルに流れる電流の検出レベルが過電流を表す第２の閾値に達したとき当該過電流を検出し、当該過電流を検出してから第２の所定時間の経過後に前記駆動トランジスタをオフさせる過電流制御回路と、前記定電流制御回路及び前記過電流制御回路に共用され前記第１又は前記第２の所定時間を設定し、且つ前記定電流制御回路による制御よりも前記過電流制御回路による制御の方を優先させる時間設定回路と、を備えることとする。
【発明の効果】
【００１５】
本発明によれば、定電流制御機能並びに過電流制御機能の両方を適切に備えたモータ駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１６】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１７】
＝＝＝モータ駆動回路の全体構成＝＝＝
図１は、本発明の一実施形態に係るモータ駆動回路の全体構成を示すブロック図である。尚、図１において、図５に開示される構成と同一のものに対しては同一番号を付し、その説明を省略することとする。
【００１８】
図１において、モータ駆動回路１００は、Ｈブリッジ回路１１、駆動回路１２０、定電流制御回路１３０、過電流制御回路１４０、時間設定回路１５０を備えており、定電流制御機能並びに過電流制御機能の両方を併せ持つものである。
【００１９】
定電流制御回路１３０は、駆動コイル６に流れる駆動電流を検出し、検出された当該駆動電流が基準電流（第1の閾値）に達するまでは制御信号Ｃ１により駆動回路１２０を制御して駆動モードとする。一方、検出された当該駆動電流が第1の閾値に達した場合は制御信号Ｃ１により駆動回路１２０を制御して時間設定回路１５０が設定する第１の所定時間（以下、回生時間Ｔ１と呼ぶ。）の間、回生モードとする。
【００２０】
過電流制御回路１４０は、Ｈブリッジ回路１１内で生じる短絡現象によって、トランジスタ１〜４を破壊するような第２の閾値以上の過電流が流れているか否かを検出する。また、過電流が流れていることが検出された場合、さらに当該過電流の検出が時間設定回路１５０が設定する第２の所定時間（以下、待機時間Ｔ２と呼ぶ。）の間継続したとき、制御信号Ｃ２によって駆動回路１２０を制御してＨブリッジ回路１１内の全てのトランジスタ１〜４をオフする。
【００２１】
尚、Ｈブリッジ回路１１で生じる短絡現象の例として、図２を用いて説明する。尚、図２は、Ｈブリッジ回路１１が駆動モードに設定されている中で、ソーストランジスタ１及びシンクトランジスタ４のペアがオンしており、ソーストランジスタ２及びシンクトランジスタ３のペアがオフしている状態を示している。かかる状態で、何らかの外的要因によって、モータの接続端子Ａ又はトランジスタ１のソース電位側の端子が接地電位ＧＮＤに地絡するような場合、ソーストランジスタ１には過電流Ｉｄが流れてしまう。あるいは、モータの接続端子Ｂ又はシンクトランジスタ４のドレイン電位側の端子が電源電位ＶＤＤに天絡するような場合、シンクトランジスタ４には過電流Ｉｄが流れてしまう。そこで、過電流制御回路１４０は、このようなＨブリッジ回路１１の短絡の検出を、過電流Ｉｄの検出により行う。
【００２２】
時間設定回路１５０は、過電流制御回路１４０により過電流が検出されないとき、定電流制御回路１３０に対して回生時間Ｔ１を設定する。一方、過電流制御回路１４０により過電流が検出されたとき、回生時間Ｔ１の設定を停止して過電流制御回路１４０に対して待機時間Ｔ２を優先的に設定する。
【００２３】
具体的には、時間設定回路１５０が回生時間Ｔ１を設定する場合、定電流制御回路１３０が検出する駆動コイル６に流れる駆動電流が第1の閾値に達したことを契機として、回生時間Ｔ１が経過するまでカウントを行う。一方、時間設定回路１５０が待機時間Ｔ２を設定する場合、過電流制御回路１４０によって過電流が検出されたことを契機としてカウントを開始し、当該過電流が検出されている間は待機時間Ｔ２が経過するまで当該カウントを継続する。
【００２４】
尚、待機時間Ｔ２が経過するまでの間に当該過電流の検出が中断され、待機時間Ｔ２設定用のカウントがリセットされた場合、時間設定回路１５０は回生時間Ｔ１設定用のカウントを開始する。また、過電流制御回路１４０によって過電流が検出された際に、時間設定回路１５０が回生時間Ｔ１設定用のカウントを行っているとき、回生時間Ｔ１設定用のカウントはリセットされ、待機時間Ｔ２設定用のカウントを開始する。つまり、時間設定回路１５０は、過電流が検出されない通常時には回生時間Ｔ１設定用のカウントを行っており、過電流検出時は待機時間Ｔ２設定用のカウントを行っている。
【００２５】
＝＝＝モータ駆動回路の詳細な構成の具体例＝＝＝
図３は、図１に示す本発明の一実施形態に係るモータ駆動回路の詳細な構成を示す回路ブロック図である。尚、図３において、一点鎖線で囲まれたモータ駆動回路１００は集積化された集積回路であり、その外部には駆動コイル６、抵抗７、コンデンサ１０１が接続された場合である。
【００２６】
駆動回路１２０は、定電流制御回路１３０からの出力信号Ｉがハイレベルならば、駆動回路１２０はソーストランジスタ１及びシンクトランジスタ４のペア又はソーストランジスタ２及びシンクトランジスタ３のペアを相補的にオンオフして駆動モードとし、定電流制御回路１３０からの出力信号Ｉがローレベルならば、駆動回路１２０はシンクトランジスタ３、４をオンして回生モードとする。一方、過電流制御回路１４０からの出力信号Ｊがハイレベルの場合、駆動回路１２０は定電流制御回路１３０からの出力信号Ｉのレベルに関わらず、Ｈブリッジ回路１１内の全てのトランジスタ１〜４をオフする。
【００２７】
過電流制御回路１４０は、過電流検出部１４１、遅延回路１４２、ＲＳ−フリップフロップ１４３、ＮＡＮＤゲート１４４、ＡＮＤゲート１４５、ＮＯＲゲート１４６を有している。
【００２８】
過電流検出部１４１は、過電流が検出されない通常動作時はハイレベルとなり、過電流検出時はローレベルとなる第２制御信号を出力する。過電流検出部１４１は、４個のコンパレータ１４１ａ〜１４１ｄと、４個のＮＡＮＤゲート１４１ｅ〜１４１ｈと、ＡＮＤゲート１４１ｉを有する。コンパレータ１４１ａ〜１４１ｄは各々ソーストランジスタ２、１、シンクトランジスタ４、３の動作状態をハイレベル又はローレベルの論理レベル出力として検出するものである。コンパレータ１４１ａの＋端子にはＨブリッジ回路１１の電源電圧Ｖｄｄより所定電圧だけ低い基準電圧Ｖｒｅｆ４が印加され、その−端子にはソーストランジスタ２及びシンクトランジスタ４の接続点の電圧（ソーストランジスタ２のソース電圧）が印加される。
【００２９】
ここで、基準電圧Ｖｒｅｆ４を得る手段としては、例えば電源電圧Ｖｄｄを基準電圧Ｖｒｅｆ４まで降下させることが可能な抵抗値を有する抵抗を用いることができる。尚、オンしたソーストランジスタ２のドレイン・ソース電圧Ｖｄｓが基準電圧Ｖｒｅｆ４よりも大きくなると過電流状態として検出されるように、基準電圧Ｖｒｅｆ４が設定される。この基準電圧Ｖｒｅｆ４の設定により、コンパレータ１４１ａの出力は、過電流状態が検出されているときにハイレベルとなる。コンパレータ１４１ｄの−端子には基準電圧Ｖｒｅｆ５が印加され、そのコンパレータ１４１ｂの＋端子には基準電圧Ｖｒｅｆ４が印加され、その−端子にはソーストランジスタ１及びシンクトランジスタ３の接続点の電圧（ソーストランジスタ１のソース電圧）が印加される。コンパレータ１４１ｂの動作はコンパレータ１４１ａと同様である。
【００３０】
コンパレータ１４１ｃの−端子には抵抗７の非接地側の一端に現れる電圧よりも所定電圧だけ高い基準電圧Ｖｒｅｆ５が印加され、その＋端子にはソーストランジスタ２及びシンクトランジスタ４の接続点の電圧（シンクトランジスタ４のドレイン電圧）が印加される。
【００３１】
ここで、基準電圧Ｖｒｅｆ５を得る手段としては、例えば抵抗７の非接地側の電圧を基準電圧Ｖｒｅｆ５まで上昇させることが可能な抵抗値を有する抵抗を用いることができる。尚、オンしたシンクトランジスタ４のドレイン・ソース電圧Ｖｄｓが基準電圧Ｖｒｅｆ５よりも大きい電圧となると過電流状態として検出されるように、基準電圧Ｖｒｅｆ５が設定される。この基準電圧Ｖｒｅｆ５の設定により、コンパレータ１４１ｅの出力は、過電流状態が検出されているときにハイレベルとなる。コンパレータ１４１ｄの−端子には基準電圧Ｖｒｅｆ５が印加され、その＋端子にはソーストランジスタ１及びシンクトランジスタ３の接続点の電圧（シンクトランジスタ３のドレイン電圧）が印加される。コンパレータ１４１ｄの動作はコンパレータ１４１ｃと同様である。
【００３２】
ＮＡＮＤゲート１４１ｅ〜１４１ｈは各々、ソーストランジスタ２、１及びシンクトランジスタ４、３をオン又はオフするべく駆動回路１２０から出力される駆動信号のレベルと、コンパレータ１４１ａ〜１４１ｄの出力レベルとの論理積を反転出力する。尚、コンパレータ１４１aの出力は、過電流状態となっていなくても、シンクトランジスタ４のオンによって、オフしているソーストランジスタ２のソース電圧がＶｒｅｆ４よりも大きくなることからハイレベルとなってしまう。そこで、ＮＡＮＤゲート１４１ｅはソーストランジスタ２がオフしているとき、過電流状態ではないにも関わらず検出されたコンパレータ１４１aのハイレベルをマスクするために設けられる。ＮＡＮＤゲート１４１ｆ、１４１ｇ、１４１ｈについても同様の目的で設けられる。
【００３３】
ＡＮＤゲート１４１ｉは、ＮＡＮＤゲート１４１ｅ〜１４１ｈの論理積である第２制御信号を出力する。つまり、ＮＡＮＤゲート１４１ｅ〜１４１ｈの出力のうちいずれか一つがＬレベルとなる場合、ＡＮＤゲート１４１ｉからは駆動コイル６に予め定められた電流値（第２の閾値）を超えた過電流が流れていることを示すローレベルの第２制御信号が出力される。
【００３４】
過電流検出部１４１を構成するＡＮＤゲート１４１ｉの出力する第２制御信号がローレベルとなっても、過電流が一瞬だけ流れて正常な状態に復帰する場合もある。そのため、過電流が一定時間以上流れている場合に、Ｈブリッジ回路１１を保護することが必要であるとして、過電流制御回路１４０により駆動回路１２０を制御してＨブリッジ回路１１内の全てのトランジスタ１〜４をオフさせることが望ましい。そこで、遅延回路１４２は、第２制御信号がローレベルになることによる過電流動作の開始を遅延させるためのものである。
【００３５】
遅延回路１４２は、インバータ１４２ａと、４個のＤ型フリップフロップ（以下ＤＦＦと称する）１４２ｂ〜１４２ｅとを有する。ＤＦＦ１４２ｂ〜１４２ｅは各々Ｄ端子と／Ｑ端子が接続されており、初段のＤＦＦ１４１ｂのＣ端子にはクロック信号ＣＬＫが入力され、ＤＦＦ１４２ｂ〜１４２ｄの／Ｑ端子の出力が次段のＤＦＦ１４２ｃ〜１４２ｅのＣ端子に入力される。また、ＤＦＦ１４２ｂ〜１４２ｅのＲ端子にはインバータ１４２ａを介してＡＮＤゲート１４１ｉの出力が入力される。
【００３６】
例えば、第２制御信号がハイレベルである場合、過電流は検出されていないため、ＤＦＦ１４２ｂ〜１４２ｅはインバータ１４２ａのローレベル出力によってリセットされ、最終段のＤＦＦ１４２ｅの／Ｑ端子の出力はハイレベルのまま変わらない。また、第２制御信号がローレベルとなり、過電流が検出された状態となると、インバータ１４２ａのハイレベル出力によりＤＦＦ１４２ｂ〜１４２ｅはリセット解除された状態となり、初段のＤＦＦ１４２ｂが例えばクロック信号ＣＬＫの立上りを受ける都度、／Ｑ端子のローレベルからハイレベルへの変化が次段のＤＦＦ１４２ｃ〜１４２ｅのＣ端子に入力されていく。
【００３７】
そして、第２制御信号がローレベルに変化してから最終段のＤＦＦ１４２ｅのＣ端子がハイレベルに変化すると、上記の一定時間が経過することとなり、過電流制御回路１４０がＨブリッジ回路１１内の全てのトランジスタ１〜４をオフするための動作をするべく、最終段のＤＦＦ１４２ｅの／Ｑ端子の出力はローレベルとなる。一方、上記の一定時間が経過する前に第２制御信号がローレベルからハイレベルへと変化すると、ＤＦＦ１４２ｂ〜１４２ｅがリセットされてしまうため、最終段のＤＦＦ１４２ｅの／Ｑ端子の出力はハイレベルのままローレベルには変化しない。
【００３８】
ＲＳフリップフロップ１４３は２個のＮＡＮＤゲート１４３ａ、１４３ｂからなる。ＮＡＮＤゲート１４３ａの一方の入力（Ｓ端子）には遅延回路１４２の出力（ＤＦＦ１４２ｅの／Ｑ端子出力）が入力され、ＮＡＮＤゲート１４３ｂの一方の入力（Ｒ端子）には信号Ｋが入力される。尚、信号Ｋは、過電流制御回路１４０を電源投入時に初期リセットする際にローレベルとなり、初期リセット後ハイレベルとなる信号である。従って、ＲＳフリップフロップ１４３は、過電流制御回路１４０が初期リセットされたとき、過電流が検出されていないとき、及び過電流の検出後一定時間が経過していないときにハイレベルを出力し、過電流制御回路１４０が初期リセットされた後に過電流を検出すると、ローレベルを出力する。
【００３９】
ＮＡＮＤゲート１４４は、過電流検出部１４１の出力（第２制御信号）と後述する定電流制御回路１３０内のＲＳフリップフロップ１３７の出力（第１制御信号）とが入力される。つまり、ＮＡＮＤゲート１４４は、過電流が検出されず過電流検出部１４１の出力がハイレベルである場合、ＲＳフリップフロップ１３７の出力を反転出力する。一方、ＮＡＮＤゲート１４４は、過電流が検出されて過電流検出部１４１の出力がローレベルになると、ＲＳフリップフロップ１３７の出力変化に関わらずハイレベルを出力する。
【００４０】
従って、ＡＮＤゲート１４５の出力は、過電流が検出された状態のまま上記の一定時間が経過すると、前段のＮＡＮＤゲート１４４の出力に関わらずローレベルに固定される。つまり、ＮＡＮＤゲート１４４及びＡＮＤゲート１４５は、第１制御信号より第２制御信号を優先する。一方、ＮＯＲゲート１４６からの出力信号Ｊは、過電流の検出後に一定時間が経過したときのみ、後述するコンパレータ１５３の出力に依存して変化し、それ以外の場合にはローレベルに固定される。
【００４１】
定電流制御回路１３０は、抵抗７の非接地側の一端に現れる検知電圧Ｖｄｅｃの大きさに応じて、駆動コイル６に一定の電流が流れるようにＨブリッジ回路１１を動作させるべく駆動回路１２０を制御するものである。定電流制御回路１３０は、コンパレータ１３１、インバータ１３２、１３３、１３４、ＮＡＮＤゲート１３５、１３６、更には、ＮＡＮＤゲート１３７ａ、１３７ｂからなるＲＳフリップフロップ１３７を有する。
【００４２】
コンパレータ１３１は、−端子に印加される検知電圧Ｖｄｅｃと、＋端子に印加される基準電圧Ｖｒｅｆ６（第１の閾値）とを比較し、両入力電圧の大小に応じたレベルの電圧を比較結果として出力する。ＮＡＮＤゲート１３５は、インバータ１３２を介したコンパレータ１５３の出力とＲＳフリップフロップ１４３の出力との論理積を反転出力する。ＮＡＮＤゲート１３６はインバータ１３３を介したコンパレータ１３１の出力とＲＳフリップフロップ１４３の出力との論理積を反転出力する。
【００４３】
つまり、出力信号Ｊがローレベルであり、更に検知電圧Ｖｄｅｃが基準電圧Ｖｒｅｆ６よりも低い状態である場合、コンパレータ１３１の出力がハイレベルであるため、ＲＳフリップフロップ１３７の出力はローレベルとなり、出力信号Ｉはハイレベルとなる。一方、出力信号Ｊがローレベルであり、更に検知電圧Ｖｄｅｃが基準電圧Ｖｒｅｆ６を超えたとき、コンパレータ１３１の出力がローレベルに変化するため、ＲＳフリップフロップ１３７の出力はハイレベルとなり、出力信号Ｉはローレベルとなる。
【００４４】
時間設定回路１５０は、定電流制御回路１３０がＨブリッジ回路１１を回生モードとするためのローレベルの出力信号Ｉを出力する時間と、過電流制御回路１４０が過電流の検出からＨブリッジ回路１１内の全てのトランジスタ１〜４をオフするまでローレベルとなる出力信号Ｊを出力する時間と、を設定するものである。時間設定回路１５０は、コンデンサ１０１に電流を供給する定電流源１５４（充電回路）と、放電用トランジスタ１５２（放電回路であり、例えばＮチャンネル型のＭＯＳＦＥＴ）と、コンパレータ１５３（比較回路）と、ＮＡＮＤゲート１４４及びＡＮＤゲート１４５（放電制御回路）を有する。ＡＮＤゲート１４５の出力がローレベルであるとき、放電用トランジスタがオフすることにより、コンデンサ１０１には充電が行われる。そして、コンデンサ１０１の非接地側の充電電圧が基準電圧Ｖｒｅｆ７を超えると、コンパレータ１５３の出力がハイレベルからローレベルとなる。一方、ＡＮＤゲート１４５の出力がハイレベルであるとき、放電用トランジスタ１５２はオンし、コンデンサ１０１の放電が行われ、コンパレータ１５３の出力はハイレベルとなる。つまり、コンデンサ１０１が充電を開始してからコンパレータ１５３の出力がハイレベルからローレベルへと変化することに起因して、出力信号Ｉ、Ｊは変化する。
【００４５】
＝＝＝モータ駆動回路の動作の具体例＝＝＝
以下、図４の波形図を参照しつつ図３に示したモータ駆動回路の動作の一例について説明する。尚、説明の便宜上、時刻Ｔ０においてモータ駆動回路１００の電源投入が行われ、時刻Ｔ０から時刻Ｔ６に至る前までの時間において定電流制御が行われ、時刻Ｔ６において過電流が検出されるものとする。
【００４６】
先ず、時刻Ｔ０において電源投入が行われると、初期リセット時におけるローレベルの信号ＫとハイレベルのＤＦＦ１４２ｅの／Ｑ端子の出力Ｆを受けて、ＲＳフリップフロップ１４３の出力がハイレベルとなり、出力信号Ｊはローレベルとなる。一方、検知電圧Ｖｄｅｃは基準電圧Ｖｒｅｆ６よりも低い状態であるから、出力信号Ｉはハイレベルとなる。これにより、駆動回路１２０は、駆動モード用の駆動信号を出力する。こうして駆動コイル６に駆動電流が流れることから抵抗７に流れる電流が増大し、検知電圧Ｖｄｅｃは上昇する。また、ＲＳフリップフロップ１３７の出力（第１制御信号）がローレベル、ＡＮＤゲート１４４ｉの出力Ｅ（第２制御信号）がハイレベルであることから、ＡＮＤゲート１４５の出力Ｇがハイレベルとなり、放電用トランジスタ１５２がオンし、コンデンサ１０１の非接地側の電圧Ｄは０Ｖのまま変化しない。よって、コンパレータ１５３の出力Ｈはハイレベルである。
【００４７】
次に、検知電圧Ｖｄｅｃが上昇して、基準電圧Ｖｒｅｆ６に達すると（時刻Ｔ１）、出力信号Ｉはローレベルとなる。一方、出力Ｆ及びＲＳフリップフロップ１４３の出力はハイレベルのままであるため、出力信号Ｊはローレベルである。よって、駆動回路１２０は、ソーストランジスタ１、２のうち、オンしている一方のソーストランジスタをオフし、シンクトランジスタ３、４をオンさせる、又はシンクトランジスタ３、４のうち、オンしている一方のシンクトランジスタをオフし、ソーストランジスタ１、２をオンさせるための駆動信号を出力する。これにより、駆動コイル６に流れる駆動電流は回生されることから抵抗７への電流供給は遮断され、検知電圧Ｖｄｅｃは降下する。また、ＲＳフリップフロップ１３７の出力がハイレベルであり、出力Ｅがハイレベルであることから、出力Ｇがローレベルとなり、放電用トランジスタ１５２がオフし、電圧Ｄは上昇し始める。よって、電圧Ｄが基準電圧Ｖｒｅｆ７に達するまでの間（時刻Ｔ１〜Ｔ２：回生時間Ｔ１）、出力Ｈはハイレベルとなる。
【００４８】
電圧Ｄが基準電圧Ｖｒｅｆ７に達すると（時刻Ｔ２）、出力Ｈはローレベルとなる。よって、ＲＳフリップフロップ１３７の出力はローレベルとなり、信号Ｉはハイレベルとなるので、駆動回路１２０は時刻Ｔ０〜Ｔ１と同様の駆動信号を出力する。よって、検知電圧Ｖｄｅｃは上昇する。また、出力Ｇはハイレベルとなるため、放電用トランジスタ１５２がオンし、コンデンサ１０１の放電が行われて、電圧Ｄは基準電圧Ｖｒｅｆ７よりも低くなる。よって、出力Ｈは僅かにローレベルとなった後にハイレベルへと復帰する。
【００４９】
時刻Ｔ０〜Ｔ１間の動作は、出力信号Ｉがハイレベルとなり、検知電圧Ｖｄｅｃが上昇を始めてから、基準電圧Ｖｒｅｆ６に達するまでの間（時刻Ｔ２〜Ｔ３、時刻Ｔ４〜Ｔ５）、同様に行われる。また、時刻Ｔ１〜Ｔ２におけるモータ駆動回路１００の動作は、出力Ｇがローレベルとなり、電圧Ｄが上昇を始めてから、基準電圧Ｖｒｅｆ７に達するまでの間（時刻Ｔ３〜Ｔ４）、同様に行われる。このように、時刻Ｔ０〜Ｔ６の間で示されるコンデンサ１０１の充放電を繰り返すことにより、駆動コイル６に流れる電流の定電流制御が行われる。
【００５０】
コンデンサ１０１の充電が行われ、その非接地側の電圧Ｄが基準電圧Ｖｒｅｆ７よりも低い範囲で上昇している過程の時刻Ｔ６において、例えば、図２に示したようなＨブリッジ回路１１の短絡が発生したものとする。このとき、ＡＮＤゲート１４１ｅ〜１４１ｈの何れかの出力がハイレベルからローレベルへと変化し、これにより過電流検出部１４１の出力Ｅはローレベルとなる。これに伴い、放電用トランジスタ１５２はオンし、コンデンサ１０１の放電が行われ、コンデンサ１０１の非接地側の電圧Ｄは０Ｖとなる。
【００５１】
一方、ＤＦＦ１４２ｂ〜１４２ｅは、リセット解除され、クロック信号ＣＬＫの立上りが入力されるごとに／Ｑ端子の出力が順次変化する。そして上記の一定時間が経過して時刻Ｔ７になると、遅延回路１４０の最終段のＤＦＦ１４２ｅの／Ｑ端子からの出力Ｆがローレベルとなる。つまり、時刻Ｔ７において、Ｈブリッジ回路１１に過電流が流れているものと判断される。
【００５２】
また、出力Ｆがローレベルになることにより、ＲＳフリップフロップ１４３の出力がローレベルになることから、放電用トランジスタ１５２は、コンパレータ１３１の比較結果に関わらずローレベルの出力Ｇに従ってオフし、コンデンサ１０１は充電を開始する。つまり、時刻Ｔ６以前では、コンデンサ１０１は、定電流制御回路１３０へ回生時間Ｔ１を設定するために用いられ、時刻Ｔ６以降では、コンデンサ１０１は、待機時間Ｔ２を設定するために用いられる。
【００５３】
そして、時刻Ｔ８において、コンデンサ１０１の充電時における電圧Ｄが基準電圧Ｖｒｅｆ７に達すると、コンパレータ１５３の出力Ｈがローレベルとなることから、出力信号Ｊはハイレベルとなる。これにより駆動回路１２０は、Ｈブリッジ回路１１に対して全てのトランジスタ１〜４をオフするための信号を出力する。この結果、過電流によるモータ駆動回路１００の発熱や破壊を防止することができる。
【００５４】
尚、時刻Ｔ６〜Ｔ８の時間は過電流の検出に伴いＨブリッジ回路１１内の全てのトランジスタ１〜４をオフするまでの時間であり、モータの仕様等により要求される過電流制御機能を実行するまでの待機時間Ｔ２である。当該時刻Ｔ６〜Ｔ８の待機時間のうち時刻Ｔ６〜Ｔ７は過電流制御回路１４０を構成する遅延回路１４２が設定する時間（遅延時間）であり、時刻Ｔ７〜Ｔ８は時間設定回路１５０が設定する待機時間Ｔ２である。
【００５５】
以上、本実施形態によれば、定電流制御回路１３０が定電流制御を行う際に必要とされる回生時間Ｔ１と、過電流制御回路１４０が過電流の検出後からＨブリッジ回路１１内の全てのトランジスタ１〜４をオフするまでに必要とされる待機時間Ｔ２とを、定電流制御回路１３０及び過電流制御回路１４０に共用される１系統分の時間設定回路１５０によって設定することができる。従って、モータ駆動回路１００の回路規模の増大化を抑制でき、コストを抑えることが可能となる。モータ駆動回路１００を集積回路で構成する場合には、コンデンサ１０１を接続するための端子が１ピンで済むので、チップ面積を小さくすることが可能となる。
【００５６】
また、コンデンサ１０１の充放電を行わせる場合に、過電流の検出を示す第２制御信号を、定電流制御を行うための第１制御信号よりも優先させるため、過電流による発熱や破壊からモータ駆動回路１００を確実に保護することが可能となる。
【００５７】
以上、本発明に係る一実施形態につき説明したが、上記の実施形態の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることは勿論である。
【００５８】
例えば、本実施形態では遅延回路１４２を設けることにより過電流の検出からＨブリッジ回路１１内の全てのトランジスタ１〜４をオフするまでの時間を時間設定回路１５０が設定する待機時間Ｔ２よりも長く設定しているが、遅延回路１４２を設けずに、過電流の検出からＨブリッジ回路１１内の全てのトランジスタ１〜４をオフするまでの時間と時間設定回路１５０が設定する待機時間Ｔ２を等しく設定しても良い。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態に係るモータ駆動回路の概略構成を示す図である。
【図２】本発明に係る過電流の原因となる短絡現象を説明する図である。
【図３】本発明の一実施形態に係るモータ駆動回路の詳細な構成を示す図である。
【図４】本発明の一実施形態に係るモータ駆動回路の主要な信号の波形図である。
【図５】モータ駆動回路の構成を示す図である。
【符号の説明】
【００６０】
１、２  ソーストランジスタ
３、４  シンクトランジスタ
６  駆動コイル
１２０  駆動回路
１３０  定電流制御回路
１４０  過電流制御回路
１５０  時間設定回路
１０１  コンデンサ
１５４  定電流源
１５２  放電用トランジスタ
１５３  コンパレータ
１５１  放電制御回路
１４４  ＮＡＮＤゲート
１４２  遅延回路
【図１】
2009100517.tif 000003
【図２】
2009100517.tif 000004
【図３】
2009100517.tif 000005
【図４】
2009100517.tif 000006
【図５】
2009100517.tif 000007