(57)【要約】【課題】半導体層の表面の平坦性をより向上させることが可能な窒化物系半導体層を有する支持基板の形成方法を提供する。【解決手段】この窒化物系半導体層を有する支持基板の形成方法は、ｎ型ＧａＮ基板１１の主表面に溝部２１を形成する工程と、ｎ型ＧａＮ基板１１の主表面に、（１１−２０）面からなる主表面と、溝部２１の内側面２１ａを起点とした（０００−１）面からなる結晶成長面１２ａとを含む発光素子層１２を形成する工程と、発光素子層１２に支持基板３２を接合する工程とを備える。そして、溝部２１が、ｎ型ＧａＮ基板１１の主表面（（１１−２０）面）と発光素子層１２の（０００１）面とに実質的に平行な方向に延びる。【選択図】図９
2009238834.tif 000002
【特許請求の範囲】
【請求項１】
成長用基板の主表面に凹部を形成する工程と、
前記成長用基板の主表面に、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、Ｌ}面（ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる主表面と、前記凹部の一方の内側面を起点とした（０００−１）面、または、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる側面とを含む窒化物系半導体層を形成する工程と、
前記窒化物系半導体層に支持基板を接合する工程とを備え、
前記凹部が、前記成長用基板の主表面と前記窒化物系半導体層の（０００１）面とに実質的に平行な方向に延びる、窒化物系半導体層を有する支持基板の形成方法。
【請求項２】
前記窒化物系半導体層に前記支持基板を接合する工程の後に、前記成長用基板を除去する工程をさらに備える、請求項２に記載の窒化物系半導体層を有する支持基板の形成方法。
【請求項３】
前記成長用基板は、窒化物系半導体からなる、請求項１または２に記載の窒化物系半導体層を有する支持基板の形成方法。
【請求項４】
前記成長用基板の主表面は、（１−１００）面または（１１−２０）面のいずれかである、請求項１〜３のいずれか１項に記載の窒化物系半導体層を有する支持基板の形成方法。
【請求項５】
前記内側面は（０００−１）面を含み、
前記窒化物系半導体層を形成する工程は、（０００−１）面からなる前記内側面に対応する領域に、（０００−１）面からなる前記側面を有する前記窒化物系半導体層を形成する工程を含む、請求項１〜４のいずれか１項に記載の窒化物系半導体層を有する支持基板の形成方法。
【請求項６】
前記成長用基板は、下地基板と、前記下地基板上に形成された下地層とを含む、請求項１〜５のいずれか１項に記載の窒化物系半導体層を有する支持基板の形成方法。
【請求項７】
前記下地層はＡｌＧａＮを含み、
前記下地基板および前記下地層の格子定数を、それぞれ、ｃ１およびｃ２とした場合、ｃ１＞ｃ２の関係を有する、請求項１〜６のいずれか１項に記載の窒化物系半導体層を有する支持基板の形成方法。
【請求項８】
前記成長用基板の主表面に凹部を形成する工程は、
前記下地層に、前記成長用基板の主表面と前記下地層の（０００１）面とに実質的に平行な方向に延びるクラックを形成する工程をさらに含む、請求項１〜７のいずれか１項に記載の窒化物系半導体層を有する支持基板の形成方法。
【請求項９】
{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、Ｌ}面（ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる主表面と、成長用基板に形成された凹部の一方の内側面を起点とした（０００−１）面、または、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる側面とを含む窒化物系半導体層と、
前記窒化物系半導体層に接合される支持基板とを備える、窒化物系半導体層を有する支持基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系半導体層を有する支持基板およびその形成方法に関する。
【背景技術】
【０００２】
従来、窒化ガリウム（ＧａＮ）などの窒化物系材料からなる発光素子は、ＤＶＤシステムなどに用いられる記録／再生用の光源として４０５ｎｍ青紫色半導体レーザ（ＬＤ）として実用化が進んでいる。また、窒化物系材料を用いた青色や緑色で発振する半導体レーザ素子の開発が行われている。そして、近年、ＧａＮ基板の極性面（（０００１）面）上に形成した発光素子では、大きなピエゾ電界の影響により発光効率が低下することを考慮して、ＧａＮ基板の非極性面（ｍ面（１−１００）面やａ面（１１−２０）面など）上に結晶成長により発光素子層を形成した半導体レーザ素子が提案されている（たとえば、特許文献１および非特許文献２参照）。
【０００３】
【特許文献１】特開平８−２１３６９２号公報
【非特許文献２】Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ                    Ｐｈｙｓｉｃｓ  Ｖｏｌ．４６，Ｎｏ．９，２００７，                          ｐｐ．Ｌ１８７−Ｌ１８９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１および非特許文献２に開示された半導体レーザ装置では、製造プロセス上、発光素子層（半導体層）をＧａＮ基板の平坦な主表面上に結晶成長させて形成するために、結晶成長の過程において、発光素子層の上面（主表面）は一定の平坦性が確保される。しかしながら、発光素子層の平坦性をより確実に形成するという点を考慮した場合、上記特許文献１および非特許文献２に開示された半導体レーザ装置の製造プロセスでは、発光素子層の平坦性を確実に得るのが不十分であると考えられる。このため、上記特許文献１および非特許文献２に開示された半導体レーザ装置の製造プロセスでは、半導体層の表面の平坦性をより向上させるのが困難であるという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体層の表面の平坦性をより向上させることが可能な窒化物系半導体層を有する支持基板の形成方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００６】
上記目的を達成するために、この発明の第１の局面による窒化物系半導体層を有する支持基板の形成方法は、成長用基板の主表面に凹部を形成する工程と、成長用基板の主表面に、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、Ｌ}面（ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる主表面と、凹部の一方の内側面を起点とした（０００−１）面、または、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる側面とを含む窒化物系半導体層を形成する工程と、窒化物系半導体層に支持基板を接合する工程とを備え、凹部が、成長用基板の主表面と窒化物系半導体層の（０００１）面とに実質的に平行な方向に延びる。
【０００７】
この発明の第１の局面による窒化物系半導体層を有する支持基板の形成方法では、上記のように、成長用基板の主表面に凹部を形成する工程と、成長用基板の主表面に、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、Ｌ}面からなる主表面と、凹部の一方の内側面を起点とした（０００−１）面、または、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面とを含む窒化物系半導体層を形成する工程とを備えることによって、窒化物系半導体層が基板上に結晶成長する際に、成長層の上面（主表面）（窒化物系半導体層の{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、Ｌ}面）が成長する成長速度よりも、凹部の一方の内側面を起点とした（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面が形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、（０００−１）面や{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面を形成しない場合の窒化物系半導体層の成長層表面と比較して、半導体層の表面の平坦性をより向上させることができる。なお、この理由は、以下の通りと考えられる。
【０００８】
（０００−１）面や{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面のような成長速度の遅い面は表面エネルギーが小さい一方、成長速度の速い面の一例として、たとえば（１−１００）面などは表面エネルギーが大きいと考えられる。結晶成長中の表面は、表面エネルギーが小さい方がより安定であるため、上記（１−１００）面のみを成長面とした結晶成長を行う場合、（１−１００）面よりも表面エネルギーが小さい（１−１００）面以外の面が現れやすくなる。この結果、成長面（主表面）の平坦性が損なわれやすい。一方、本発明では、たとえば主表面として成長させる（１−１００）面などよりも表面エネルギーの小さい（０００−１）面や{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面を形成しながら成長面（（１−１００）面）を成長させるので、上記（１−１００）面のみを成長面とした結晶成長を行う場合に比べて、成長面（主表面）の表面エネルギーを小さくすることができる。これにより、成長面の平坦性が改善されると考えられる。
【０００９】
また、凹部の一方の内側面を起点として（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面を含む窒化物系半導体層を形成する工程を備えることによって、成長層の上面のみならず側面部についても（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる平坦な側面として形成することができる。したがって、この発明の窒化物系半導体層を有する支持基板の形成方法を半導体レーザ素子の形成方法に適用すれば、劈開工程を用いることなく、（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる共振器端面を有する窒化物系半導体層（発光層）を容易に形成することができる。
【００１０】
上記第１の局面による窒化物系半導体層を有する支持基板の形成方法において、好ましくは、窒化物系半導体層に支持基板を接合する工程の後に、成長用基板を除去する工程をさらに備える。このように構成すれば、除去後の成長用基板に表面処理などを行うことによって、この成長用基板を窒化物系半導体層の形成時の成長用基板として再度利用することができる。
【００１１】
上記第１の局面による窒化物系半導体層を有する支持基板の形成方法において、好ましくは、成長用基板は、窒化物系半導体からなる。このように構成すれば、窒化物系半導体からなる成長用基板上に窒化物系半導体層の結晶成長を利用して、（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面を有する窒化物系半導体層を容易に形成することができる。
【００１２】
上記第１の局面による窒化物系半導体層を有する支持基板の形成方法において、好ましくは、成長用基板の主表面は、（１−１００）面または（１１−２０）面のいずれかである。この場合に、本発明を、主表面がｍ面（（１−１００）面）やａ面（（１１−２０）面）の成長用基板上に窒化物系半導体層からなるレーザ素子層（発光層）を形成する場合に適用すれば、発光層に発生するピエゾ電場の影響が抑制されることによって、発光効率を向上させることができる。また、窒化物系半導体層の［０００１］方向に沿って導波路を形成することにより半導体レーザの利得を向上させる場合に、［０００１］方向と垂直な方向に延びる一対の共振器端面（（０００１）面および（０００−１）面の組み合わせ）のうちの（０００−１）端面を、窒化物系半導体層の結晶成長を利用して容易に形成することできる。
【００１３】
上記第１の局面による窒化物系半導体層を有する支持基板の形成方法において、好ましくは、内側面は（０００−１）面を含み、窒化物系半導体層を形成する工程は、（０００−１）面からなる内側面に対応する領域に、（０００−１）面からなる側面を有する窒化物系半導体層を形成する工程を含む。このように構成すれば、成長用基板の主表面上に（０００−１）面からなる側面を有する窒化物系半導体層を形成する際に、（０００−１）面からなる凹部の内側面を引き継ぐようにして半導体層の（０００−１）端面が形成されるので、（０００−１）面からなる側面を成長用基板上に容易に形成することができる。
【００１４】
上記第１の局面による窒化物系半導体層を有する支持基板の形成方法において、好ましくは、成長用基板は、下地基板と、下地基板上に形成された下地層とを含む。このように構成すれば、下地層に形成された凹部の内側面を利用して、（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面を有する窒化物系半導体層を容易に形成することができる。
【００１５】
上記第１の局面による窒化物系半導体層を有する支持基板の形成方法において、好ましくは、下地層はＡｌＧａＮを含み、下地基板および下地層の格子定数を、それぞれ、ｃ１およびｃ２とした場合、ｃ１＞ｃ２の関係を有する。このように構成すれば、下地基板上にＡｌＧａＮからなる下地層を形成する際に、下地層の格子定数ｃ２が下地基板の格子定数ｃ１よりも小さい（ｃ１＞ｃ２）ので、下地基板側の格子定数ｃ１に合わせようとして下地層の内部に引張応力が生じる。この結果、下地層の厚みが所定の厚み以上の場合にはこの引張応力に耐え切れずに下地層には（０００−１）面に沿ってクラックが形成される。これにより、下地層上に窒化物系半導体層の（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面を形成するための基準となる側面（凹部の内側面）を、容易に下地層に形成することができる。
【００１６】
上記第１の局面による窒化物系半導体層を有する支持基板の形成方法において、好ましくは、成長用基板の主表面に凹部を形成する工程は、下地層に、成長用基板の主表面と下地層の（０００１）面とに実質的に平行な方向に延びるクラックを形成する工程をさらに含む。このように構成すれば、下地層に形成されたクラックの片面（クラックの一方の内側面）を基準として、（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面を有する窒化物系半導体層を容易に形成することができる。
【００１７】
この発明の第２の局面による窒化物系半導体層を有する支持基板は、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、Ｌ}面（ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる主表面と、成長用基板に形成された凹部の一方の内側面を起点とした（０００−１）面、または、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる側面とを含む窒化物系半導体層と、窒化物系半導体層に接合される支持基板とを備える。
【００１８】
この発明の第２の局面による窒化物系半導体層を有する支持基板では、上記のように、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、Ｌ}面からなる主表面と、成長用基板に形成された凹部の一方の内側面を起点とした（０００−１）面、または、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面とを含む窒化物系半導体層を備えることによって、窒化物系半導体層が基板上に結晶成長する際に、成長層の上面（主表面）（窒化物系半導体層の{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、Ｌ}面）が成長する成長速度よりも、凹部の一方の内側面を起点とした（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面が形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。したがって、この発明の窒化物系半導体層を有する支持基板を半導体レーザ素子に適用すれば、（０００−１）面や{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面を形成しない場合の窒化物系半導体層の成長層表面と比較して、半導体層の表面の平坦性をより向上させた半導体レーザ素子を形成することができる。また、窒化物系半導体層が、成長用基板に形成された凹部の一方の内側面を起点とした（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面を含むことによって、成長層の上面のみならず側面部についても（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる平坦な側面として形成することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面に基づいて説明する。
【００２０】
図１は、本発明による窒化物系半導体層を有する支持基板の形成方法を用いて形成した半導体素子の概略的な構成を説明するための断面図である。図１を参照して、本発明の具体的な実施形態を説明する前に、本発明による窒化物系半導体層を有する支持基板の形成方法を用いて形成した半導体素子の概略的な構成について、ＬＥＤチップ１０を例として説明する。
【００２１】
図１に示すように、窒化物系半導体層９ａは、支持基板６と接合されている。窒化物系半導体層９ａには、側面１０ａと窒化物系半導体層９ａの主表面に対して傾斜した側面１０ｂとが形成されている。ここで、側面１０ａまたは側面１０ｂの一方は（０００−１）面からなる。さらに、側面１０ａまたは側面１０ｂの他方は、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなることが好ましい。
【００２２】
また、支持基板６としては、導電性を有する基板を用いてもよいし、絶縁性を有する基板を用いてもよい。導電性を有する基板としては、たとえば、Ｃｕ−Ｗ系、ＡｌおよびＦｅ−Ｎｉ系などの金属板や、単結晶のＳｉ、ＳｉＣ、ＧａＡｓおよびＺｎＯなどの半導体基板や、多結晶のＡｌＮ基板を用いてもよい。また、金属などの導電性の微粒子を分散させた導電性樹脂フィルムや、金属および金属酸化物の複合材料などを用いてもよいし、金属を含侵した黒鉛粒子焼結体で構成される炭素および金属の複合材料を用いてもよい。また、導電性を有する基板を用いる場合、半導体層を接合する側と反対側の表面（上面）に電極を形成してもよい。また、支持基板６として半導体基板を用いてもよい。
【００２３】
また、窒化物系半導体層９ａの支持基板６側には、第２電極５が形成されていてもよい。また、支持基板６と窒化物系半導体層９ａとの間に接合層があることが好ましい。接合層は、半田や導電性ペーストなどの材料からなる層を用いることができる。半田としては、ＡｕＳｎ、ＩｎＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＣｕＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎ、ＳｎＣｕ、ＳｎＢｉおよびＳｎＺｎＢｉなどからなる半田を用いることができる。
【００２４】
ここで、半導体素子が発光素子の場合、一般的に、窒化物系半導体層９ａは、第１半導体層１上に、発光層２が形成されている。発光層２上には、第２半導体層３が形成されている。発光層２のバンドギャップを、第１半導体層１および第２半導体層３のバンドギャップよりも小さくして二重ヘテロ構造を形成することによって、発光層２にキャリアを閉じ込めやすくすることができるとともに、ＬＥＤチップ１０の発光効率を向上させることが可能である。また、発光層２を単一量子井戸（ＳＱＷ）や多重量子井戸（ＭＱＷ）構造とすることにより、さらに発光効率を向上させることが可能である。この量子井戸構造の場合、井戸層の厚みが小さいので、井戸層が歪みを有する場合においても、井戸層の結晶性が悪化するのを抑制することができる。なお、井戸層は、発光層２の主表面２ａの面内方向に圧縮歪みを有する場合であっても、面内方向に引っ張り歪みを有する場合であっても、結晶性が悪化するのが抑制される。また、発光層２は、アンドープでもよく、ドーピングされていてもよい。なお、第１半導体層１は、本発明の「成長用基板」および「窒化物系半導体層」の一例であり、発光層２および第２半導体層３は、それぞれ、本発明の「窒化物系半導体層」の一例である。
【００２５】
また、ｐｎ接合型のＬＥＤチップ１０では、第１半導体層１と第２半導体層３とは互いに異なる導電性を有する。第１半導体層１がｐ型であり第２半導体層３がｎ型であってもよいし、第１半導体層１がｎ型であり第２半導体層３がｐ型であってもよい。
【００２６】
また、第１半導体層１および第２半導体層３は、発光層２よりもバンドギャップの大きいクラッド層（図示せず）などを含んでいてもよい。また、第１半導体層１および第２半導体層３は、それぞれ、発光層２側から近い順に、クラッド層とコンタクト層（図示せず）とを含んでいてもよい。この場合、コンタクト層は、クラッド層よりもバンドギャップが小さいことが好ましい。
【００２７】
また、第１半導体層１、発光層２および第２半導体層３は、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮおよびこれらの混晶からなるウルツ構造の窒化物系半導体層により形成される。たとえば、量子井戸の発光層２としては、井戸層としてＧａＩｎＮ、障壁層として井戸層よりもバンドギャップの大きいＡｌＧａＮ、ＧａＮおよびＧａＩｎＮを用いることができる。また、クラッド層およびコンタクト層としては、ＧａＮおよびＡｌＧａＮを用いることができる。
【００２８】
また、第１電極４は、第１半導体層１上の一部の領域に形成してもよい。また、第１電極４は、透光性を有するのが好ましい。
【００２９】
図２は、窒化物系半導体の結晶方位と、本発明における窒化物系半導体層を有する支持基板の形成方法を用いて半導体素子を形成する場合の成長用基板の主表面の法線方向の範囲を示した図である。次に、図２を参照して、半導体層の面方位と、成長用基板としてウルツ構造の窒化物系半導体または２Ｈ−ＳｉＣを成長用基板として用いるときの成長用基板の面方位とについて説明する。
【００３０】
図２に示すように、符号７ａで示される半導体層の主表面または成長用基板７の表面の法線方向は、それぞれ、［１１−２０］方向と略［１０−１０］方向とを結ぶ線３００（［Ｃ＋Ｄ、Ｃ、−２Ｃ−Ｄ、０］方向（Ｃ≧０およびＤ≧０であり、かつ、ＣおよびＤの少なくともいずれか一方が０ではない整数））、および、［１１−２０］方向と略［１１−２−５］方向とを結ぶ線４００（［１、１、−２、−Ｅ］方向（０≦Ｅ≦５））、および、［１０−１０］方向と略［１０−１−４］方向とを結ぶ線５００（［１、−１、０、−Ｆ］方向（０≦Ｆ≦４））、および、略［１１−２−５］方向と略［１０−１−４］方向とを結ぶ線６００（［Ｇ＋Ｈ、Ｇ、−２Ｇ−Ｈ、−５Ｇ−４Ｈ］方向（Ｇ≧０およびＨ≧０であり、かつ、ＧおよびＨの少なくともいずれか一方が０ではない整数））によって囲まれる範囲（斜線でハッチングされた領域）にある。
【００３１】
また、ｍ面（（１−１００）面）やａ面（（１１−２０）面）からなる半導体層上や成長用基板７上に窒化物系半導体層からなる発光素子を形成する場合、発光層（活性層）に発生するピエゾ電場の影響が抑制されることによって、発光効率を向上させることができる。また、窒化物系半導体層の［０００１］方向に沿って導波路を形成することにより半導体レーザの利得を向上させる場合、［０００１］方向と垂直な方向に延びる一対の共振器端面（（０００１）面および（０００−１）面）のうちの（０００−１）端面側を、窒化物系半導体層の結晶成長を利用して容易に形成することできる。
【００３２】
図３〜図５は、本発明による窒化物系半導体層を有する支持基板の形成方法の概略を説明するための断面図である。次に、図１および図３〜図５を参照して、ＬＥＤチップ１０の製造方法を例示しながら、本発明による窒化物系半導体層を有する支持基板の形成方法の概略的な製造プロセスについて説明する。
【００３３】
まず、図３に示すように、所定の方向に延びる複数の凹部７ａが形成された成長用基板７の上面上に、剥離層８を形成した後、側面１０ａと側面１０ｂとを有するように、窒化物系半導体層９ａを形成する。この際、成長用基板７と第１半導体層１との間にバッファ層を形成してもよい。
【００３４】
ここで、より具体的には、半導体層の主表面または成長用基板７の表面をａ面（（１１−２０）面）とすることにより、（０００−１）面からなる側面１０ａと（１１−２２）面からなる側面１０ｂとを形成することができる。また、半導体層の主表面または成長用基板７の表面をｍ面（（１−１００）面）とすることにより、（０００−１）面からなる側面１０ａと（１−１０１）面からなる側面１０ｂとを形成することができる。また、半導体層の主表面または成長用基板７の表面を（１−１０−４）面とすることにより、（１−１０１）面からなる側面１０ａと（０００−１）面からなる側面１０ｂとを形成することができる。また、半導体層の主表面または成長用基板７の表面を（１１−２−５）面とすることにより、（１１−２２）面からなる側面１０ａと（０００−１）面からなる側面１０ｂとを形成することができる。また、半導体層の主表面または成長用基板７の表面を（１−１０−２）面とすることにより、（０００−１）面からなる側面と（１−１０１）面からなる側面とを形成することができる。また、半導体層の主表面または成長用基板７の表面を（１１−２−２）面とすることにより、（０００−１）面からなる側面と（１１−２２）面からなる側面とを形成することができる。
【００３５】
剥離層８は、半導体層（第１半導体層１、発光層２および第２半導体層３）と比較して除去されやすい層や、機械的に分離されやすい層からなる。除去されやすい層としては、たとえば、半導体層と比較して融点や沸点が低い材料、半導体層と比較して分解しやすい材料、半導体層と比較して溶解しやすい材料、および、半導体層と比較して反応しやすい材料などからなる層がある。
【００３６】
また、半導体層をウルツ構造の窒化物系半導体により構成する場合、成長用基板７は、窒化物系半導体基板または異種基板を用いることが可能である。窒化物系半導体ではない異種基板としては、たとえば、六方晶構造および菱面体構造のα−ＳｉＣ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板、Ｓｉ基板、サファイア基板、スピネル基板およびＬｉＡｌＯ２基板などを用いることが可能である。また、ａ面（（１１−２０）面）を主表面とする窒化物系半導体を予め成長させたｒ面（（１−１０２）面）サファイア基板や、ａ面またはｍ面（（１−１００）面）を主表面とする窒化物系半導体を予め成長させたａ面ＳｉＣ基板またはｍ面ＳｉＣ基板などを使用することも可能である。また、ｍ面を主表面とする窒化物系半導体を予め成長させたＬｉＡｌＯ２やＬｉＧａＯ２基板などの（１００）面基板を使用することも可能である。なお、窒化物系半導体基板を用いることにより、最も結晶性のよい窒化物系半導体層を得ることができる。
【００３７】
その後、図４に示すように、窒化物系半導体層９ａを支持基板６に接合する。そして、図５に示すように、窒化物系半導体層９ａを成長用基板７から剥離する。この際、図５では、成長用基板７の下面側から剥離層８（破線で示す）に向かってレーザ照射を行い、剥離層８を蒸発させることによって窒化物系半導体層９ａを成長用基板７から剥離する例を示している。最後に、図１に示すように、第１半導体層１の下面上に第１電極４を形成する。このようにして、本発明による窒化物系半導体層を有する支持基板の形成方法を用いた半導体素子が形成される。
【００３８】
また、半導体素子が発光素子の場合、窒化物系半導体層９ａとして、第１半導体層１、発光層２および第２半導体層３を順次形成する。その後、窒化物系半導体層９ａ上に、第２電極５を形成する。
【００３９】
本発明による窒化物系半導体層を有する支持基板の形成方法では、上記のように、成長用基板７の主表面に複数の凹部７ａを形成する工程と、成長用基板７の主表面上に、凹部７ａの一方の内側面を起点とした（０００−１）面、または、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面１０ａまたは側面１０ｂを含む窒化物系半導体層９ａを形成する工程とを備えることによって、窒化物系半導体層９ａが基板上に結晶成長する際に、窒化物系半導体層９ａの上面（主表面）が成長する成長速度よりも、凹部７ａの一方の内側面を起点とした（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面１０ａまたは側面１０ｂが形成される成長速度が遅いので、窒化物系半導体層９ａの上面（主表面）が平坦性を保ちながら成長する。これにより、（０００−１）面や{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面を形成しない場合の窒化物系半導体層の成長層表面と比較して、窒化物系半導体層９ａの表面の平坦性をより向上させることができる。
【００４０】
また、凹部７ａの一方の内側面を起点として（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面１０ａまたは側面１０ｂを含む窒化物系半導体層９ａを形成する工程を備えることによって、窒化物系半導体層９ａの上面のみならず側面部についても（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる平坦な側面として形成することができる。したがって、本発明を半導体レーザ素子の形成方法に適用すれば、劈開工程を用いることなく、（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる共振器端面を有する窒化物系半導体層（発光層）を容易に形成することができる。
【００４１】
また、窒化物系半導体層９ａに支持基板６を接合する工程の後に、成長用基板７を除去する工程を備えることによって、除去後の成長用基板７に表面処理などを行うことにより、成長用基板７を窒化物系半導体層の形成時の成長用基板として再度利用することができる。
【００４２】
また、窒化物系半導体からなる成長用基板７を用いることによって、窒化物系半導体からなる成長用基板７上に窒化物系半導体層９ａの結晶成長を利用して、（０００−１）面または{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる側面１０ａまたは側面１０ｂを有する窒化物系半導体層を容易に形成することができる。
【００４３】
以下、本発明の実施形態を図面に基づいて説明する。
【００４４】
（第１実施形態）
図６は、本発明の第１実施形態による形成方法を用いて形成したＬＥＤチップの構造を示した断面図である。図７〜図９は、それぞれ、図６に示した第１実施形態によるＬＥＤチップの製造プロセスを説明するための平面図および断面図である。まず、図６および図９を参照して、第１実施形態による形成方法を用いて形成したＬＥＤチップ３０の構造について説明する。
【００４５】
この第１実施形態による形成方法を用いて形成したＬＥＤチップ３０は、ａ面（（１１−２０）面）を主表面とするウルツ鉱構造の窒化物半導体からなる。また、ＬＥＤチップ３０の形状は、平面的に見て（ＬＥＤチップ３０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
【００４６】
また、ＬＥＤチップ３０は、図６に示すように、発光素子層１２が形成されている。また、発光素子層１２には、約３μｍの厚みを有するｎ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｎ型コンタクト層を兼ねるｎ型クラッド層１３と、約２ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層（図示せず）と、Ｇａ０．９Ｉｎ０．１Ｎからなる障壁層（図示せず）とを積層したＭＱＷ構造からなる発光層１４とが形成されている。また、発光層１４上には、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層１５が形成されている。なお、発光素子層１２、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５は、それぞれ、本発明の「窒化物系半導体層」の一例である。
【００４７】
ここで、第１実施形態では、ｎ型クラッド層１３からｐ型クラッド層１５にかけて、発光素子層１２の（０００−１）面からなる結晶成長面１２ａと、（１１−２２）面からなる結晶成長面１２ｂとによって複数の凹部２０（図９参照）が形成されている。なお、結晶成長面１２ａは、本発明の「側面」の一例である。また、結晶成長面１２ａは、図９に示すように、後述する製造プロセス時にｎ型ＧａＮ基板１１の主表面に予め形成された溝部２１の（０００−１）面からなる内側面２１ａを引き継ぐように、ｎ型ＧａＮ基板１１の主表面に対して略垂直な方向（［１１−２０］方向）に延びるように形成されている。なお、ｎ型ＧａＮ基板１１は、本発明の「成長用基板」の一例である。また、図９に示すように、結晶成長面１２ｂは、溝部２１の（０００１）面からなる内側面２１ｂを起点とした傾斜面からなり、発光素子層１２の上面（主表面）に対して鈍角をなすように形成されている。なお、溝部２１および内側面２１ａは、それぞれ、本発明の「凹部」および「凹部の一方の内側面」の一例である。
【００４８】
また、図６に示すように、ｎ型クラッド層１３の下面上には、ＩＴＯからなるｎ側透光性電極１６が形成されている。また、ｎ側透光性電極１６上の一部の領域には、Ａｕからなるパッド電極１７が形成されている。また、凹部２０（図９参照）には、発光波長に対して透明なＳｉＯ２などの絶縁膜２２が所定の厚みを有するように形成されている。そして、略Ｖ字形状の絶縁膜２２の上面とｐ型クラッド層１５の上面とを覆うように、ｐ型クラッド層１５から近い順に約５ｎｍの厚みを有するＰｔ層と約２００ｎｍの厚みを有するＡｇ層と約１００ｎｍの厚みを有するＷ（タングステン）層とからなるｐ側電極１８が形成されている。このｐ側電極１８は、Ａｇ層を含むことにより発光層１４が発する光をｎ側透光性電極１６側に反射させる機能を有する。また、ｐ側電極１８には、ＡｕＳｎからなる接合層３３を介して、約１００μｍの厚みを有するＣｕＷからなる支持基板３２が接合されている。
【００４９】
次に、図５〜図９を参照して、第１実施形態によるＬＥＤチップ３０の製造プロセスについて説明する。
【００５０】
まず、図７に示すように、エッチング技術を用いて、ｎ型ＧａＮ基板１１のａ面（（１１−２０）面）からなる主表面に、［０００１］方向（Ａ方向）に約５μｍの幅Ｗ１を有するとともに、約２μｍの深さを有し、［１−１００］方向（Ｂ方向）に延びる複数の溝部２１を形成する。なお、図７では、太い斜線部分が溝部２１としてエッチングされた領域である。また、溝部２１は、Ａ方向に、約５０μｍ（＝Ｗ１＋Ｌ１（Ｌ１＝約４５μｍ））周期でストライプ状に形成される。
【００５１】
ここで、第１実施形態の製造プロセスでは、図８に示すように、溝部２１には、ｎ型ＧａＮ基板１１の（１１−２０）面に対して略垂直な（０００−１）面からなる内側面２１ａと、ｎ型ＧａＮ基板１１の（１１−２０）面に対して略垂直な（０００１）面からなる内側面２１ｂとが形成される。
【００５２】
次に、有機金属気相成長（ＭＯＣＶＤ）法を用いて、溝部２１を有するｎ型ＧａＮ基板１１上に、約２０ｎｍの厚みを有するＩｎ０．３５Ｇａ０．６５Ｎからなる剥離層３１、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５などを順次積層することにより、発光素子層１２を形成する。ここで、剥離層３１は、発光層１４のＭＱＷ活性層よりもバンドギャップが小さい材料からなる。具体的には、第１実施形態においては、剥離層３１は、発光層１４のＭＱＷ活性層のＩｎＧａＮよりもＩｎ組成の高いＩｎＧａＮが用いられる。
【００５３】
この際、第１実施形態では、図９に示すように、ｎ型ＧａＮ基板１１上に発光素子層１２を成長させた場合、［１−１００］方向に延びる溝部２１の（０００−１）面からなる内側面２１ａにおいて、発光素子層１２は、溝部２１の（０００−１）面を引き継ぐように［１１−２０］方向（Ｃ２方向）に延びる（０００−１）面からなる結晶成長面１２ａを形成しながら結晶成長する。
【００５４】
また、溝部２１の（０００−１）面に対向する（０００１）面（内側面２１ｂ）側では、発光素子層１２は、［１１−２０］方向（Ｃ２方向）に対して所定の角度（＝約５８°）傾斜した方向に延びる（１１−２２）面からなる結晶成長面（ファセット）１２ｂを形成しながら結晶成長する。すなわち、結晶成長面１２ｂは発光素子層１２の上面（主表面）に対して鈍角をなすように形成される。これにより、発光素子層１２の結晶成長面１２ａと結晶成長面１２ｂとが対向する領域（凹部２０）が、発光素子層１２から支持基板３２（図６参照）に向かって広がるように形成されるので、発光層１４からのＬＥＤ光を発光素子層１２の下面側（ｎ型クラッド層１３側）からＣ１方向（図６参照）に直接的に取り出すことに加えて、発光素子層１２の主表面に対して傾斜した結晶成長面１２ｂで反射させて発光素子層１２の下面側からＣ１方向に取り出すことができる。これにより、ＬＥＤチップ３０の発光効率をより向上させることが可能である。
【００５５】
なお、発光素子層１２を上述の方法により形成することによって、溝部２１などが無い平坦な基板上に積層された発光素子層１２に対してエッチング加工により結晶成長面１２ａまたは結晶成長面１２ｂに相当する側面を形成する場合と異なり、結晶成長面１２ａおよび１２ｂの形成にエッチング加工を必要としないので、ＬＥＤチップ３０の製造プロセスが簡素化される。また、結晶成長面１２ａおよび１２ｂは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層１４などに損傷が生じにくい。これにより、発光層１４からの光の取り出し効率を向上させることが可能である。
【００５６】
また、発光素子層１２に、結晶成長面１２ａと結晶成長面１２ｂとからなる複数の凹部２０が形成されるので、発光素子層１２は凹部２０によって横方向（図９のＡ方向）に分離される。これにより、後述する製造プロセスにおいて、発光素子層１２に支持基板３２を接合する際、および、発光素子層１２からｎ型ＧａＮ基板１１を剥離する際の応力に起因して、発光素子層１２にクラックが生じるのを抑制することが可能である。
【００５７】
その後、図６に示すように、発光素子層１２の結晶成長面１２ａ（（０００−１）面）および結晶成長面１２ｂ（（１１−２２）面）に挟まれた凹部２０（溝部２１を含む溝部２１の上部の領域）の上面に所定の厚みを有するように絶縁膜２２を形成する。そして、絶縁膜２２および発光素子層１２の上面を覆うようにｐ側電極１８を形成した後に、ｐ側電極１８側と支持基板３２とをＡｕＳｎからなる接合層３３を介して接合する。
【００５８】
そして、図５に示した製造プロセスと同様に、ｎ型ＧａＮ基板１１の下面側から剥離層３１に向かってレーザ照射を行う。その際、Ｎｄ：ＹＡＧレーザ光の第２高調波（波長：約５３２ｎｍ）を、約５００ｍＪ／ｃｍ２〜約２０００ｍＪ／ｃｍ２のエネルギ密度に調整した上で、ｎ型ＧａＮ基板１１の下面側からｎ型ＧａＮ基板１１に向けて断続的（パルス状）に照射する。これにより、剥離層３１の結晶結合が分解されて蒸発するとともに、発光素子層１２側がｎ型ＧａＮ基板１１から剥離される。なお、約５３２ｎｍの波長を有するレーザ光は、剥離層３１において吸収される一方、基板（ｎ型ＧａＮ基板１１および支持基板３２）および発光素子層１２では吸収されない。
【００５９】
最後に、図６に示すように、ｎ型クラッド層１３の下面上にＩＴＯのｎ側透光性電極１６を形成するとともに、ｎ側透光性電極１６の下面上の所定の領域にパッド電極１７を形成する。このようにして、第１実施形態によるＬＥＤチップ３０が形成される。
【００６０】
第１実施形態によるＬＥＤチップ３０の製造プロセスでは、上記のように、ｎ型ＧａＮ基板１１の主表面に溝部２１を形成する工程と、ｎ型ＧａＮ基板１１の主表面に、（１１−２０）面からなる主表面と、溝部２１の内側面２１ａを起点とした（０００−１）面からなる結晶成長面１２ａ、および、溝部２１の内側面２１ｂを起点とした（１１−２２）面からなる結晶成長面１２ｂとを含む発光素子層１２を形成する工程とを備えることによって、発光素子層１２がｎ型ＧａＮ基板１１上に結晶成長する際に、成長層の上面（発光素子層１２の（１１−２０）面）が成長する成長速度よりも、溝部２１の内側面２１ａを起点とした（０００−１）面からなる結晶成長面１２ａ、および、溝部２１の内側面２１ｂを起点とした（１１−２２）面からなる結晶成長面１２ｂが形成される成長速度が遅いので、成長層の上面（発光素子層１２の（１１−２０）面）が平坦性を保ちながら成長する。これにより、（０００−１）面や（１１−２２）面を形成しない場合の発光素子層１２の成長層表面と比較して、発光素子層１２の表面の平坦性をより向上させることができる。
【００６１】
また、第１実施形態によるＬＥＤチップ３０の製造プロセスでは、溝部２１の内側面２１ａを起点として（０００−１）面からなる結晶成長面１２ａ、および、溝部２１の内側面２１ｂを起点として（１１−２２）面からなる結晶成長面１２ｂを含む発光素子層１２を形成する工程を備えることによって、成長層の上面（主表面）のみならず側面部についても（０００−１）面および（１１−２２）面からなる平坦性を有する側面として形成することができる。これにより、発光素子層１２内部における発光層１４の発するＬＥＤ光は、エッチングなどより微細な凹凸形状が形成された側面を透過する場合と異なり、結晶成長面１２ａ（（０００−１）面）および結晶成長面１２ｂ（（１１−２２）面）で散乱するのが抑制される。すなわち、発光層１４の発する光は、散乱などに伴う光量の減少が抑制された状態でＬＥＤチップ３０の外部に向けて出射される。この結果、ＬＥＤチップ３０の発光効率が低下するのを抑制することができる。
【００６２】
また、第１実施形態によるＬＥＤチップ３０の製造プロセスでは、発光素子層１２に支持基板３２を接合する工程の後に、ｎ型ＧａＮ基板１１を除去する工程をさらに備えることによって、除去後のｎ型ＧａＮ基板１１に表面処理などを行うことによって、このｎ型ＧａＮ基板１１を発光素子層１２の形成時のｎ型ＧａＮ基板１１として再度利用することができる。
【００６３】
また、第１実施形態によるＬＥＤチップ３０の製造プロセスでは、成長用基板にＧａＮなどの窒化物系半導体からなるｎ型ＧａＮ基板１１を用いることによって、窒化物系半導体からなるｎ型ＧａＮ基板１１上に発光素子層１２の結晶成長を利用して、（０００−１）面からなる結晶成長面１２ａおよび（１１−２２）面からなる結晶成長面１２ｂを有する発光素子層１２を、容易に形成することができる。
【００６４】
また、第１実施形態によるＬＥＤチップ３０の製造プロセスでは、発光素子層１２を形成する工程が、ｎ型ＧａＮ基板１１に形成された溝部２１の（０００−１）面からなる内側面２１ａと対応する領域に、（０００−１）面からなる結晶成長面１２ａを有する発光素子層１２を形成する工程を含むことによって、ｎ型ＧａＮ基板１１の主表面上に（０００−１）面からなる側面（結晶成長面１２ａ）を有する発光素子層１２を形成する際に、（０００−１）面からなる溝部２１の内側面２１ａを引き継ぐようにして半導体層の（０００−１）端面が形成されるので、（０００−１）面からなる結晶成長面１２ａをｎ型ＧａＮ基板１１上に容易に形成することができる。
【００６５】
また、第１実施形態によるＬＥＤチップ３０の製造プロセスでは、発光素子層１２を形成する工程が、ｎ型ＧａＮ基板１１に形成された溝部２１の（０００１）面からなる内側面２１ｂと対応する領域に、（１１−２２）面からなる結晶成長面１２ｂを有する発光素子層１２を形成する工程を含むことによって、ｎ型ＧａＮ基板１１の主表面上に（１１−２２）面からなる側面（結晶成長面１２ｂ）を有する発光素子層１２を形成する際に、（０００１）面からなる溝部２１の内側面２１ｂの上端部を起点として半導体層の（１１−２２）端面が形成されるので、（１１−２２）面からなる結晶成長面１２ｂをｎ型ＧａＮ基板１１上に容易に形成することができる。
【００６６】
（第２実施形態）
図１０は、本発明の第２実施形態による形成方法を用いて形成したＬＥＤチップの構造を示した断面図である。図１１〜図１４は、それぞれ、図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための断面図および平面図である。図１０〜図１４を参照して、この第２実施形態によるＬＥＤチップ４０の製造プロセスでは、上記第１実施形態と異なり、ｎ型ＧａＮ基板４１上にｎ型ＡｌＧａＮからなる下地層５０を形成した後、発光素子層４２を形成する場合について説明する。なお、ｎ型ＧａＮ基板４１は、本発明の「成長用基板」および「下地基板」の一例である。
【００６７】
この第２実施形態による形成方法を用いて形成したＬＥＤチップ４０は、（１−１０−２）面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、ＬＥＤチップ４０の形状は、平面的に見て（ＬＥＤチップ４０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
【００６８】
ここで、第２実施形態によるＬＥＤチップ４０の製造プロセスでは、図１１に示すように、約４００μｍの厚みを有するｎ型ＧａＮ基板４１上に、約２０ｎｍの厚みを有するＩｎ０．３５Ｇａ０．６５Ｎからなる剥離層３１、約３μｍの厚みを有するとともにＧｅドープのｎ型ＧａＮからなるｎ型コンタクト層６０、および臨界膜厚（約３μｍ〜約４μｍよりも薄い）程度の厚みを有するｎ型ＡｌＧａＮからなる下地層５０をこの順に成長させる。ここで、臨界膜厚とは、互いに異なる格子定数を有する半導体層を積層した際に、格子定数差に起因したクラックが半導体層に発生しない場合の半導体層の最小の厚みを意味する。また、下地層５０が結晶成長する際、ｎ型ＧａＮ基板４１の格子定数ｃ１よりも下地層５０の格子定数ｃ２が小さい（ｃ１＞ｃ２）ので、所定の厚みに達した下地層５０は、ｎ型ＧａＮ基板４１の格子定数ｃ１に合わせようとして下地層５０の内部に引張応力Ｒ（図１１参照）が発生する。
【００６９】
この後、図１２に示すように、レーザ光またはダイヤモンドポイントなどにより、下地層５０にＡ方向と略直交する［１１−２０］方向（Ｂ方向）に、約５０μｍの間隔で破線状のスクライブ傷７０を形成する。また、スクライブ傷７０は、Ａ方向に、間隔Ｌ２（Ｌ２＝約１００μｍ）のピッチで複数形成される。これにより、図１３に示すように、下地層５０には、破線状のスクライブ傷７０を起点として、スクライブ傷７０が形成されていない下地層５０の領域にクラックが進行する。この結果、下地層５０を［１１−２０］方向（Ｂ方向）に分断する略直線状（ストライプ状）のクラック５１（図１３参照）が形成される。なお、クラック５１は、本発明の「凹部」の一例である。
【００７０】
ここで、ＧａＮとＡｌＧａＮとのｃ軸の格子定数の差の方が、ＧａＮとＡｌＧａＮとのａ軸の格子定数の差よりも大きいので、クラック５１は、下地層５０の（０００１）面とｎ型ＧａＮ基板４１の主表面の（１−１０−２）面とに平行な［１１−２０］方向（Ｂ方向）に形成されやすい。これにより、クラック５１には、下地層５０とｎ型コンタクト層６０との界面近傍まで達する内側面５１ａ（破線で示す）が形成される。なお、内側面５１ａは、本発明の「凹部の一方の内側面」の一例である。
【００７１】
その後、図１４に示すように、上記第１実施形態と同様の製造プロセスにより、下地層５０上に、約０．５μｍの厚みを有するｎ型ＧａＮからなるｎ型クラッド層４３と、約２ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層（図示せず）と、Ｇａ０．９Ｉｎ０．１Ｎからなる障壁層（図示せず）とを積層したＭＱＷからなる発光層４４と、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層４５とを順次積層することにより、発光素子層４２を形成する。なお、発光素子層４２、ｎ型クラッド層４３、発光層４４およびｐ型クラッド層４５は、それぞれ、本発明の「窒化物系半導体層」の一例である。
【００７２】
この際、第２実施形態では、ｎ型ＧａＮ基板４１上に発光素子層４２を成長させた場合、［１１−２０］方向にストライプ状に延びるクラック５１の内側面５１ａにおいて、発光素子層４２は、ｎ型ＧａＮ基板４１の［１−１０−２］方向（Ｃ２方向）に対して所定の角度（＝約４７°）傾斜した方向に延びる（０００−１）面からなる結晶成長面（ファセット）４２ａを形成しながら結晶成長する。また、クラック５１の内側面５１ａに対向する内側面５１ｂ側では、発光素子層４２は、ｎ型ＧａＮ基板４１の［１−１０−２］方向（Ｃ２方向）に対して所定の角度（＝約１５°）傾斜した方向に延びる（１−１０１）面からなる結晶成長面（ファセット）４２ｂを形成しながら結晶成長する。なお、結晶成長面４２ａは、本発明の「側面」の一例である。また、結晶成長面４２ａおよび４２ｂは、発光素子層４２の上面（主表面）に対してそれぞれ鈍角をなすように形成される。
【００７３】
なお、発光素子層４２を上述の方法により形成することによって、クラック５１などが無い平坦な基板上に積層された発光素子層４２に対してエッチング加工により結晶成長面４２ａまたは結晶成長面４２ｂに相当する側面を形成する場合と異なり、結晶成長面４２ａおよび４２ｂの形成にエッチング加工を必要としないので、ＬＥＤチップ４０の製造プロセスが簡素化される。また、結晶成長面４２ａおよび４２ｂは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層４４などに損傷が生じにくい。これにより、発光層１４からの光の取り出し効率を向上させることが可能である。
【００７４】
その後、第１実施形態と同様の製造プロセスにより、図１０に示した第２実施形態によるＬＥＤチップ４０が形成される。
【００７５】
第２実施形態によるＬＥＤチップ４０の製造プロセスでは、上記のように、ｎ型ＧａＮ基板４１上の下地層５０にクラック５１を形成する工程と、下地層５０上に、（１−１０−２）面からなる主表面と、クラック５１の内側面５１ａを起点とした（０００−１）面からなる結晶成長面４２ａ、および、クラック５１の内側面５１ｂを起点とした（１−１０１）面からなる結晶成長面４２ｂとを含む発光素子層１２を形成する工程とを備えることによって、発光素子層４２が下地層５０上に結晶成長する際に、成長層の上面（発光素子層４２の（１−１０−２）面）が成長する成長速度よりも、クラック５１の内側面５１ａを起点とした（０００−１）面からなる結晶成長面４２ａ、および、クラック５１の内側面５１ｂを起点とした（１−１０１）面からなる結晶成長面４２ｂが形成される成長速度が遅いので、成長層の上面（発光素子層４２の（１−１０−２）面）が平坦性を保ちながら成長する。これにより、（０００−１）面や（１−１０１）面を形成しない場合の発光素子層４２の成長層表面と比較して、発光素子層４２の表面の平坦性をより向上させることができる。
【００７６】
また、第２実施形態によるＬＥＤチップ４０の製造プロセスでは、クラック５１の内側面５１ａを起点として（０００−１）面からなる結晶成長面４２ａ、および、クラック５１の内側面５１ｂを起点として（１−１０１）面からなる結晶成長面４２ｂを含む発光素子層４２を形成する工程を備えることによって、成長層の上面のみならず側面部についても（０００−１）面および（１−１０１）面からなる平坦性を有する側面として形成することができる。これにより、発光素子層４２内部における発光層１４の発するＬＥＤ光は、エッチングなどより微細な凹凸形状が形成された側面を透過する場合と異なり、結晶成長面４２ａ（（０００−１）面）および結晶成長面４２ｂ（（１−１０１）面）で散乱するのが抑制されるので、ＬＥＤチップ４０の発光効率が低下するのを抑制することができる。
【００７７】
また、第２実施形態によるＬＥＤチップ４０の製造プロセスでは、ｎ型ＧａＮ基板４１上に下地層５０を形成する工程を備えることによって、下地層５０に形成されたクラック５１の内側面５１ａおよび５１ｂを利用して、（０００−１）面からなる結晶成長面４２ａおよび（１−１０１）面からなる結晶成長面４２ｂを有する発光素子層４２を容易に形成することができる。
【００７８】
また、第２実施形態によるＬＥＤチップ４０の製造プロセスでは、下地層５０はＡｌＧａＮを含み、ｎ型ＧａＮ基板４１および下地層５０の格子定数を、それぞれ、ｃ１およびｃ２とした場合、ｃ１＞ｃ２の関係を有するように構成することによって、ｎ型ＧａＮ基板４１上にＡｌＧａＮからなる下地層５０を形成する際に、下地層５０の格子定数ｃ２がｎ型ＧａＮ基板４１の格子定数ｃ１よりも小さい（ｃ１＞ｃ２）ので、ｎ型ＧａＮ基板４１側の格子定数ｃ１に合わせようとして下地層５０の内部に引張応力Ｒが生じる。この結果、下地層５０の厚みが所定の厚み以上の場合にはこの引張応力Ｒに耐え切れずに下地層５０には（０００−１）面に沿ってクラック５１が形成される。これにより、下地層５０上に発光素子層４２の（０００−１）面および（１−１０１）面を形成するための基準となる内側面５１ａおよび５１ｂを、容易に下地層５０に形成することができる。
【００７９】
また、第２実施形態によるＬＥＤチップ４０の製造プロセスでは、クラック５１の形成の際に、ｎ型ＧａＮ基板４１上に下地層５０を臨界膜厚程度の厚みに形成した後、下地層５０に対して、［１１−２０］方向（Ｂ方向）に延びる複数の破線状（約５０μｍ間隔）のスクライブ傷７０をＡ方向に間隔Ｌ２（＝約１００μｍ）のピッチで形成することによって、下地層５０には、破線状のスクライブ傷７０を起点としてＢ方向に平行に、かつ、Ａ方向に沿って等間隔のクラック７１が形成される。すなわち、格子定数差により自発的に形成されたクラックを利用して半導体層を積層させる場合と比較して、より容易に、発光面積が揃ったＬＥＤチップ４０（図１０参照）を形成することができる。
【００８０】
また、第２実施形態によるＬＥＤチップ４０の製造プロセスでは、発光素子層４２の結晶成長面４２ａおよび４２ｂを、それぞれ、発光素子層４２の主表面（（１−１０−２）面））に対して傾斜して鈍角をなすように形成することによって、発光素子層４２の結晶成長面４２ａと４２ｂとが対向する領域（凹部２０）が、発光素子層４２から支持基板３２に向かって広がるように形成されるので、発光層４４からのＬＥＤ光を発光素子層４２の下面側（ｎ型クラッド層４３側）からＣ１方向（図１０参照）直接的に取り出すことに加えて、発光素子層４２の主表面に対して傾斜した結晶成長面４２ａおよび４２ｂでそれぞれ反射させて発光素子層４２の下面側からＣ１方向に取り出すことができる。これにより、ＬＥＤチップ４０の発光効率をより向上させることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００８１】
（第３実施形態）
図１５は、本発明の第３実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を説明するための、窒化物系半導体レーザ素子の共振器方向に沿った面における断面図である。図１６および図１７は、図１５に示した第３実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を示した断面図である。まず、図１５〜図１７を参照して、第３実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子８０の構造について説明する。
【００８２】
本発明の第３実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子８０では、図１５に示すように、約１００μｍの厚みを有する支持基板８１に、約７μｍの厚みを有する半導体レーザ素子部９０と反射部９１とが、接合層８２を介して接合された構造を有している。また、半導体レーザ素子部９０は、発振波長が約４００ｎｍ帯のＧａＮ系半導体層により構成されている。
【００８３】
また、半導体レーザ素子部９０は、図１５および図１６に示すように、約３μｍ〜約４μｍの厚みを有するＧｅドープＡｌＧａＮからなる下地層５０上に、約３．５μｍの厚みを有する半導体レーザ素子層９３が形成されている。ここで、下地層５０は、ｎ型コンタクト層として機能する。また、半導体レーザ素子部９０は、図１５に示すように、約１５６０μｍの共振器長（Ａ方向の長さ）Ｌ１を有するとともに、［０００１］方向（Ａ方向）に、半導体レーザ素子層９３の主表面に対して略垂直な光出射面９０ａおよび光反射面９０ｂがそれぞれ形成されている。なお、半導体レーザ素子層９３は、本発明の「窒化物系半導体層」の一例であり、光反射面９０ｂは、本発明の「側面」の一例である。また、本発明において、光出射面９０ａおよび光反射面９０ｂは、光出射側および光反射側のそれぞれの共振器面から出射されるレーザ光強度の大小関係により区別される。すなわち、相対的にレーザ光の出射強度の大きい側が光出射面９０ａであり、相対的にレーザ光の出射強度の小さい側が光反射面９０ｂである。
【００８４】
また、半導体レーザ素子部９０の光出射面９０ａおよび光反射面９０ｂには、製造プロセスにおける端面コート処理により、ＡｌＮ膜やＡｌ２Ｏ３膜などからなる誘電体多層膜が、それぞれ形成されていてもよい。
【００８５】
ここで、第３実施形態では、半導体レーザ素子層９３は、後述する製造プロセス時に成長用基板として用いるｎ型ＧａＮ基板４１の非極性面であるｍ面（（１−１００）面）からなる主表面上に、下地層５０を介して形成されている。また、図１５に示すように、下地層５０には、下地層５０の結晶成長時に形成される（０００−１）面からなる内側面５１ａを有するクラック５１が形成されている。そして、半導体レーザ素子層９３の光反射面９０ｂは、下地層５０のクラック５１の内側面５１ａを引き継ぐように結晶成長した（０００−１）面からなる端面により構成されている。また、半導体レーザ素子層９３の光出射面９０ａは、［０００１］方向（図１５のＡ１方向）に垂直な端面であるｃ面（（０００１）面）からなる端面により構成されている。
【００８６】
また、第３実施形態では、図１５に示すように、窒化物系半導体レーザ素子８０には、半導体レーザ素子部９０の光出射面９０ａと対向するＡ１方向の領域に、溝部８３を隔てて反射部９１が形成されている。また、反射部９１には、半導体レーザ素子層９３（発光層９６）の光出射面９０ａに対して所定の角度（＝約６２°）傾斜した方向に延びる反射面９１ａが形成されている。また、反射面９１ａは、半導体レーザ素子層９３の形成時の結晶成長に伴う（１−１０１）面からなるファセット（成長面）により形成されている。そして、反射面９１ａ上には、約２００ｎｍの厚みを有するＡｇ層からなる反射膜８４が形成されている。これにより、窒化物系半導体レーザ素子８０では、後述する発光層９６の光出射面９０ａからＡ１方向に出射されたレーザ光が、光出射面９０ａと対向する端面９１ｂから入射して反射部９１内部をＡ１方向に透過するとともに反射面９１ａによって出射方向を略Ｃ１方向（光出射面９０ａに対して所定の角度（＝約３４°）傾斜した方向）に変化させて外部に出射させることが可能に構成されている。なお、反射膜８４としては、Ａｌなどを用いてもよい。また、Ａｌ２Ｏ３膜やＳｉＯ２膜などからなる誘電体多層膜により反射膜８４を構成してもよい。
【００８７】
また、半導体レーザ素子層９３は、ｎ型バッファ層９４と、ｎ型クラッド層９５と、発光層９６と、ｐ型クラッド層９７およびｐ型コンタクト層９８とを含んでいる。具体的には、図１５および図１６に示すように、下地層５０の上面上に、約１．０μｍの厚みを有するＧｅドープＡｌ０．０１Ｇａ０．９９Ｎからなるｎ型バッファ層９４と、約１．９μｍの厚みを有するＧｅドープのＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層９５とが形成されている。
【００８８】
また、ｎ型クラッド層９５上には、発光層９６が形成されている。この発光層９６は、図１７に示すように、ｎ型クラッド層９５（図１６参照）に近い側から順に、約２０ｎｍの厚みを有するＡｌ０．２Ｇａ０．８Ｎからなるｎ側キャリアブロック層９６ａと、約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなるｎ側光ガイド層９６ｂと、ＭＱＷ活性層９６ｅと、約０．０８μｍの厚みを有するアンドープＩｎ０．０１Ｇａ０．９９Ｎからなるｐ側光ガイド層９６ｆと、約２０ｎｍの厚みを有するＡｌ０．２５Ｇａ０．７５Ｎからなるキャリアブロック層９６ｇとから構成されている。また、ＭＱＷ活性層９６ｅは、約２．５ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の量子井戸層９６ｃと約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなる３層の量子障壁層９６ｄとが交互に積層されている。また、ｎ型クラッド層９５は、ＭＱＷ活性層９６ｅよりもバンドギャップが大きい。また、ｎ側キャリアブロック層９６ａとＭＱＷ活性層９６ｅとの間に、ｎ側キャリアブロック層９６ａとＭＱＷ活性層９６ｅとの中間のバンドギャップを有する光ガイド層などを形成してもよい。また、ＭＱＷ活性層９６ｅは、単層またはＳＱＷ構造で形成してもよい。
【００８９】
また、図１５および図１６に示すように、発光層９６上には、約０．５μｍの厚みを有するＭｇドープのＡｌ０．０７Ｇａ０．９３Ｎからなるからなるｐ型クラッド層９７が形成されている。また、ｐ型クラッド層９７は、ＭＱＷ活性層９６ｅよりもバンドギャップが大きい。また、ｐ型クラッド層９７上には、約３ｎｍの厚みを有するアンドープＩｎ０．０７Ｇａ０．９３Ｎからなるｐ型コンタクト層９８が形成されている。なお、ｎ型バッファ層９４、ｎ型クラッド層９５、発光層９６、ｐ型クラッド層９７およびｐ型コンタクト層９８は、それぞれ、本発明の「窒化物系半導体層」の一例である。
【００９０】
また、図１６に示すように、ｐ型コンタクト層９８の上面上の所定の領域には、約２００ｎｍの厚みを有するＳｉＯ２からなる電流ブロック層９９が形成されている。
【００９１】
また、ｐ型コンタクト層９８の上面上の電流ブロック層９９が形成されていない領域（図１６のＢ方向の中央部近傍）には、ｐ型コンタクト層９８の上面に近い方から順に、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側電極１００が形成されている。また、ｐ側電極１００は、電流ブロック層９９の上面上を覆うように形成されている。
【００９２】
また、図１５および図１６に示すように、下地層５０の下面上には、下地層５０から近い順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極１０１が形成されている。このｎ側電極１０１は、図１５に示すように、半導体レーザ素子部９０のＡ方向の両側部まで延びるように下地層５０の下面上の全面に形成されている。
【００９３】
図１８〜図２２は、図１５に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図５および図１５〜図２２を参照して、第３実施形態による窒化物系半導体レーザ素子８０の製造プロセスについて説明する。
【００９４】
まず、図１８に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ基板４１上に、約２０ｎｍの厚みを有するＩｎ０．３５Ｇａ０．６５Ｎからなる剥離層３１および約３μｍ〜約４μｍの厚みを有するＡｌＧａＮからなる下地層５０を成長させる。なお、下地層５０が結晶成長する際、ｎ型ＧａＮ基板４１の［０００１］方向の格子定数ｃ１よりもＡｌＧａＮからなる下地層５０の［０００１］方向の格子定数ｃ２が小さい（ｃ１＞ｃ２）ので、所定の厚みに達した下地層５０は、ｎ型ＧａＮ基板４１の格子定数ｃ１に合わせようとして下地層５０の内部に引張応力Ｒが発生する。この結果、下地層５０が局所的にＡ方向に縮むのに伴って、下地層５０には、図１８に示すようなクラック５１が形成される。ここで、ＧａＮとＡｌＧａＮとのｃ軸の格子定数の差の方が、ＧａＮとＡｌＧａＮとのａ軸の格子定数の差よりも大きいので、クラック５１は、下地層５０の（０００１）面とｎ型ＧａＮ基板４１の主表面の（１−１００）面とに平行な［１１−２０］方向（Ｂ方向）に沿ってストライプ状に延びるように形成されやすい。なお、図１８に示すように、第３実施形態では、下地層５０に自発的にクラック５１が形成される様子を模式的に示している。
【００９５】
なお、第３実施形態では、下地層５０を結晶成長させる際に、ｎ型ＧａＮ基板４１と下地層５０との格子定数差を利用することにより凹部としてのクラック５１を下地層５０に形成しているが、上記第２実施形態における製造プロセスと同様に、下地層５０を臨界膜厚程度に結晶成長させた後に、下地層５０の表面側から機械的スクライブ、レーザスクライブ、ダイシングおよびエッチングなどにより、（０００−１）面を含む内側面（凹部の内側面）を形成してもよい。また、上記手法を用いて凹部を形成する場合には、下地層５０をｎ型ＧａＮ基板４１と同様の格子定数を有するＧａＮとしてもよい。
【００９６】
また、第３実施形態では、図１８に示すように、下地層５０にクラック５１が形成される際に、クラック５１には、下地層５０の（０００−１）面からなり、下地層５０と剥離層３１との界面近傍まで達する内側面５１ａが形成される。また、内側面５１ａに対してクラック５１の反対側に内側面５１ｂが形成される。
【００９７】
また、クラック５１は、下地層５０の内部に発生する引張応力Ｒを利用して形成されるので、外部的な加工技術（たとえば、機械的スクライブ、レーザスクライブ、ダイシングおよびエッチングなど）により凹部（溝形状の窪み）を形成する場合と異なり、内側面５１ａを結晶学的面指数（０００−１）面に容易に一致させることが可能である。この結果、内側面５１ａを極めて平坦な（０００−１）面として形成することができるので、平坦な内側面５１ａ上に後述する発光素子層４２を結晶成長させる際、内側面５１ａの（０００−１）面を引き継ぐような平坦な側面（（０００−１）面）を有する発光素子層４２を容易に成長させることができる。
【００９８】
また、第３実施形態では、下地層５０の内部に剥離層３１の上面近傍まで達するクラック５１が形成されるので、ｎ型ＧａＮ基板４１と格子定数が異なる下地層５０の格子歪を開放することができる。したがって、下地層５０の結晶品質が良好になり、下地層５０上に形成される半導体レーザ素子層９３を高品質な結晶状態とすることができる。この結果、後述する工程で形成されるｎ型クラッド層９５、ｎ側キャリアブロック層９６ａ、キャリアブロック層９６ｆ、ｐ型クラッド層９７およびｐ型コンタクト層９８などの電気特性が向上されるとともに、これらの層内での光吸収を抑制することが可能となる。さらに、発光層９６（ｎ側キャリアブロック層９６ａ、ｎ側光ガイド層９６ｂ、ＭＱＷ活性層９６ｅ、ｐ側光ガイド層９６ｆおよびキャリアブロック層９６ｇ）の内部損失を低減するとともに、発光層９６の発光効率を向上させることが可能である。なお、第３実施形態では、下地層５０の内部に剥離層３１の上面近傍まで達するクラック５１を形成したが、下地層５０の厚み方向（図１８の矢印Ｃ１方向）に、下地層５０の厚みに相当する深さの溝部（凹部）を形成するようにしてもよい。このように構成しても、下地層５０の厚みに相当する深さの溝部によって下地層５０の内部歪を開放することができるので、クラック５１を形成する場合と同様の効果を得ることができる。
【００９９】
次に、図１９に示すように、ＭＯＣＶＤ法を用いて、クラック５１が形成された下地層５０上に、ｎ型バッファ層９４、ｎ型クラッド層９５、発光層９６（詳細は図１７参照）、ｐ型クラッド層９７およびｐ型コンタクト層９８を順次成長させて半導体レーザ素子層９３を形成する。
【０１００】
上記半導体レーザ素子層９３の形成において、具体的には、まず、基板温度を約１０００℃の成長温度に保持した状態で、Ｇａ原料であるＴＭＧａ（トリメチルガリウム）およびＡｌ原料であるＴＭＡｌ（トリメチルアルミニウム）を含んだＨ２からなるキャリアガスを反応炉内に供給して、下地層５０上にｎ型バッファ層９４を成長させる。次に、ＴＭＧａおよびＴＭＡｌと、ｎ型導電性を得るためのＧｅ不純物の原料であるＧｅＨ４（モノゲルマン）とを含んだＨ２からなるキャリアガスを反応炉内に供給して、ｎ型バッファ層９４上にｎ型クラッド層９５を成長させる。その後、ＴＭＧａおよびＴＭＡｌを含んだＨ２ガスを反応炉内に供給して、ｎ型クラッド層９５上にｎ側キャリアブロック層９６ａを成長させる。
【０１０１】
次に、基板温度を約８５０℃の成長温度に下げて保持した状態で、反応炉内にＮＨ３ガスを供給した窒素ガス雰囲気中にて、Ｇａ原料であるＴＥＧａ（トリエチルガリウム）およびＩｎ原料であるＴＭＩｎ（トリメチルインジウム）を供給して、ｎ側光ガイド層９６ｂ、ＭＱＷ活性層９６ｅおよびｐ側光ガイド層９６ｆを成長させる。そして、ＴＭＧａおよびＴＭＡｌを反応炉内に供給して、キャリアブロック層９６ｇを成長させる。これにより、発光層９６（図１７参照）が形成される。
【０１０２】
次に、基板温度を約１０００℃の成長温度に上昇させて保持した状態で、反応炉内にＮＨ３ガスを供給した水素ガスおよび窒素ガス雰囲気中にて、ｐ型不純物であるＭｇの原料であるＭｇ（Ｃ５Ｈ５）２（シクロペンタンジエニルマグネシウム）、Ｇａ原料であるＴＭＧａおよびＡｌ原料であるＴＭＡｌを供給して、発光層９６上にｐ型クラッド層９７を成長させる。その後、再び基板温度を約８５０℃の成長温度に下げて保持した状態で、反応炉内にＮＨ３ガスを供給した窒素ガス雰囲気中にて、Ｇａ原料であるＴＥＧａおよびＩｎ原料であるＴＭＩｎを供給して、ｐ型コンタクト層９８を成長させる。このようにして、下地層５０上に半導体レーザ素子層９３が形成される。
【０１０３】
ここで、第３実施形態による製造プロセスでは、図１９に示すように、下地層５０上に半導体レーザ素子層９３を成長させた場合、［１１−２０］方向（Ｂ方向）にストライプ状に延びるクラック５１の（０００−１）面からなる内側面５１ａにおいて、半導体レーザ素子層９３は、クラック５１の（０００−１）面を引き継ぐように［１−１００］方向（Ｃ２方向）に延びる（０００−１）面からなる光反射面９０ｂを形成しながら結晶成長する。
【０１０４】
また、第３実施形態による製造プロセスでは、図１９に示すように、クラック５１の内側面５１ａに対向する内側面５１ｂ側では、半導体レーザ素子層９３には、内側面５１ｂを起点として光反射面９０ｂに対して所定の角度（＝約６２°）傾斜した方向に延びる反射面９１ａが形成される。また、反射面９１ａは、半導体レーザ素子層９３の結晶成長に伴う（１−１０１）面からなるファセット（成長面）である。
【０１０５】
なお、半導体レーザ素子層９３を上述の方法により形成することによって、半導体レーザ素子層９３の結晶成長時に、ｎ型ＧａＮ基板４１の主表面に対して略垂直な光反射面９０ｂと反射面９１ａとを同時に形成することが可能となる。したがって、クラック５１などが無い平坦な基板上に積層された半導体レーザ素子層９３に対してエッチング加工により光反射面９０ｂまたは反射面９１ａに相当する端面を形成する場合と異なり、光反射面９０ｂおよび反射面９１ａの形成にイオンビームエッチングなどのエッチング加工を必要としないので、窒化物系半導体レーザ素子８０の製造プロセスを簡素化させることが可能である。
【０１０６】
そして、窒素ガス雰囲気中で、約８００℃の温度条件下でｐ型化アニール処理を行う。また、図１６に示すように、ｐ型コンタクト層９８の上面上に、フォトリソグラフィによりレジストパターンを形成した後、そのレジストパターンをマスクとしてドライエッチングなどを行うことにより、ＳｉＯ２からなる電流ブロック層９９を形成する。また、図１６および図２０に示すように、真空蒸着法を用いて、電流ブロック層９９上および電流ブロック層９９が形成されていないｐ型コンタクト層９８上に、ｐ側電極１００を形成する。また、図２０に示すように、真空蒸着法を用いて、反射面９１ａ上にＡｇ層からなる反射膜８４を形成する。そして、ｐ側電極１００側と支持基板８１とをＡｕＳｎからなる接合層８２を介して接合する。
【０１０７】
そして、図５に示した製造プロセスと同様に、ｎ型ＧａＮ基板４１の下面側から剥離層３１に向かってＣ２方向にレーザ照射を行うことにより、半導体レーザ素子層９３側がｎ型ＧａＮ基板４１から剥離される。
【０１０８】
その後、図２１に示すように、所定の共振器面を形成したい位置を、半導体レーザ素子層９３の裏面側（下面側）からｐ側電極１００まで達する方向（矢印Ｃ２方向）にドライエッチングを行うことにより、半導体レーザ素子層９３の一方の側面が平坦な略（０００１）面を有する溝部８３を形成する。これにより、溝部８３の一方の側面である略（０００１）面が、半導体レーザ素子部９０における一対の共振器面のうちの光出射面９０ａとして容易に形成される。また、溝部８３の他方の側面である略（０００−１）面が、反射部９１の端面９１ｂとして形成される。なお、溝部８３は、平面的に見て、クラック５１の延びる方向と略平行な［１１−２０］方向（Ｂ方向）に延びるように形成される。
【０１０９】
その後、図２１に示すように、半導体レーザ素子部９０（図１５参照）となる領域の下地層５０の下面上に、真空蒸着法を用いてｎ側電極１０１を形成する。そして、図２２に示すように、下地層５０の裏面側の所定の位置にレーザスクライブまたは機械式スクライブにより、半導体レーザ素子層９３の［０００１］方向（図１５のＡ１方向）と直交する［１１−２０］方向（図１５のＢ方向）に延びるように直線状のスクライブ溝１０２を形成する。この状態で、図２２に示すように、支持基板８１の下面側（下側）が開くように支持基板８１の上面側（上側）を支点として荷重を印加することにより、ウェハをスクライブ溝１０２の位置（劈開線９００）で劈開する。
【０１１０】
最後に、共振器方向（Ａ方向）に沿って素子を分割してチップ化することによって、図１５に示した第３実施形態による窒化物系半導体レーザ素子８０が形成される。
【０１１１】
第３実施形態による窒化物系半導体レーザ素子８０の製造プロセスでは、上記のように、ｎ型ＧａＮ基板４１上の下地層５０にクラック５１を形成する工程と、下地層５０上に、ｍ面（（１−１００）面）からなる主表面と、クラック５１の内側面５１ａを起点とした（０００−１）面からなる光反射面９０ｂ、および、クラック５１の内側面５１ｂを起点とした（１−１０１）面からなる反射面９１ａとを含む半導体レーザ素子層９３を形成する工程とを備えることによって、半導体レーザ素子層９３が下地層５０上に結晶成長する際に、成長層の上面（半導体レーザ素子層９３の（１−１００）面）が成長する成長速度よりも、クラック５１の内側面５１ａを起点とした（０００−１）面からなる光反射面９０ｂ、および、クラック５１の内側面５１ｂを起点とした（１−１０１）面からなる反射面９１ａが形成される成長速度が遅いので、成長層の上面（半導体レーザ素子層９３の（１−１００）面）が平坦性を保ちながら成長する。これにより、（０００−１）面や（１−１０１）面を形成しない場合の半導体レーザ素子層９３の成長層表面と比較して、半導体レーザ素子層９３の表面の平坦性をより向上させることができる。
【０１１２】
また、共振器面（半導体レーザ素子部９０の光出射面９０ａ）に対して所定の角度（＝約６２°）傾斜して延びるとともに発光層９６の主表面（（１−１００）面）と交差する（１−１０１）面からなる反射面９１ａを含む半導体レーザ素子層９３（反射部９１）を形成することによって、上記の面方位を有する反射面９１ａ（ファセット）は平坦性を有するので、光出射面９０ａから出射されたレーザ光は、エッチングなどより微細な凹凸形状を有する側面で散乱を起こしながら反射される場合と異なり、上記の面方位を有する反射面９１ａで散乱を起こすことなく出射方向を変化させて外部に出射される。この結果、窒化物系半導体レーザ素子８０の発光効率が低下するのを抑制することができる。
【０１１３】
また、第３実施形態による窒化物系半導体レーザ素子８０の製造プロセスでは、成長用基板として用いるｎ型ＧａＮ基板４１上に、主表面がｍ面（（１−１００）面）からなる半導体レーザ素子層９３（発光層９６）を形成することによって、半導体レーザ素子層９３（発光層９６）に発生するピエゾ電場を低減することができる。これにより、レーザ光の発光効率を向上させることができる。
【０１１４】
また、第３実施形態による窒化物系半導体レーザ素子８０の製造プロセスでは、ｍ面（（１−１００）面）からなる主表面を有するｎ型ＧａＮ基板４１を成長用基板として用いることによって、特に、無極性面からなる主表面を有するｎ型ＧａＮ基板４１上に半導体レーザ素子層９３（発光層９６）が形成されるので、半導体レーザ素子層９３に発生するピエゾ電場をより一層低減させることができる。これにより、レーザ光の発光効率をより一層向上させることができる。
【０１１５】
また、第３実施形態による窒化物系半導体レーザ素子８０の製造プロセスでは、結晶成長によって（０００−１）面からなる平坦な光反射面９０ｂを形成することによって、劈開工程を用いることなく、共振器端面（光反射面９０ｂ）を有する半導体レーザ素子部９０を容易に形成することができる。これにより製造プロセスを簡素化させることができる。
【０１１６】
（第４実施形態）
図２３は、本発明の第４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を説明するための、窒化物系半導体レーザ素子の共振器方向に沿った面における断面図である。まず、図２３を参照して、第４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子１２０の構造について説明する。
【０１１７】
本発明の第４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子１２０では、図２３に示すように、約１００μｍの厚みを有する支持基板８１に、約７μｍの厚みを有する半導体レーザ素子部１３０が、接合層８２を介して接合された構造を有している。また、半導体レーザ素子部１３０は、発振波長が約４００ｎｍ帯のＧａＮ系半導体層により構成されている。また、半導体レーザ素子部１３０は、約１５６０μｍの共振器長（Ａ方向の長さ）Ｌ１を有するとともに、［０００１］方向（Ａ方向）に、半導体レーザ素子層９３の主表面に対して略垂直な光出射面１２０ａおよび光反射面１２０ｂがそれぞれ形成されている。なお、光出射面１２０ａは、本発明の「側面」の一例である。
【０１１８】
ここで、第４実施形態では、半導体レーザ素子層９３は、後述する製造プロセス時に成長用基板として用いるｎ型ＧａＮ基板４１の（１１−２−５）面からなる主表面上に、下地層５０を介して形成されている。そして、半導体レーザ素子層９３の光出射面１２０ａは、下地層５０のクラック５１の内側面５１ａを引き継ぐように結晶成長した（１１−２２）面からなる側面により構成されている。また、半導体レーザ素子層９３の光反射面１２０ｂは、［−１−１２−２］方向（図２３のＡ１方向）に垂直な側面である（−１−１２−２）端面により構成されている。
【０１１９】
なお、第４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子１２０のその他の素子構造は、上記第３実施形態による窒化物系半導体レーザ素子８０の半導体レーザ素子部９０と同様である。
【０１２０】
図２４〜図２６は、図２３に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図５、図１６および図２３〜図２６を参照して、第４実施形態による窒化物系半導体レーザ素子１２０の製造プロセスについて説明する。
【０１２１】
まず、図２４に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ基板４１上に、約３μｍ〜約４μｍの厚みを有するＡｌＧａＮからなる下地層５０および約２０ｎｍの厚みを有するＩｎ０．３５Ｇａ０．６５Ｎからなる剥離層３１をこの順に形成する。この場合も、上記第３実施形態の製造プロセスと同様に、下地層５０の内部にｎ型ＧａＮ基板４１の上面近傍まで達するクラック５１が形成される。その後、剥離層３１上に、半導体レーザ素子層９３を結晶成長させる。
【０１２２】
ここで、第４実施形態による製造プロセスでは、図２４に示すように、下地層５０上に半導体レーザ素子層９３を成長させた場合、［１−１００］方向（Ｂ方向）にストライプ状に延びるクラック５１の内側面５１ａにおいて、半導体レーザ素子層９３は、内側面５１ａを引き継ぐように［１１−２−５］方向（Ｃ２方向）に延びる（１１−２２）面を形成しながら結晶成長する。これにより、半導体レーザ素子層９３の（１１−２２）面が、窒化物系半導体レーザ素子１２０の光出射面１２０ａとして形成される。
【０１２３】
また、第４実施形態による製造プロセスでは、クラック５１の内側面５１ｂ側において、半導体レーザ素子層９３は、［１１−２−５］方向（Ｃ２方向）に対して所定の角度（＝約５７°）傾斜した方向に延びる（０００−１）面からなる結晶成長面１２０ｃを形成しながら結晶成長する。
【０１２４】
そして、半導体レーザ素子層９３上に、ＳｉＯ２からなる電流ブロック層９９（図１６参照）とｐ側電極１００（図２４参照）とを形成する。その後、図２５に示すように、ｐ側電極１００側と支持基板８１とをＡｕＳｎからなる接合層８２を介して接合する。そして、図５に示した製造プロセスと同様に、ｎ型ＧａＮ基板４１の下面側からレーザ照射を行うことにより、半導体レーザ素子層９３側がｎ型ＧａＮ基板４１側から剥離される。なお、図２５では、剥離されるｎ型ＧａＮ基板４１や下地層５０などを破線で示している。
【０１２５】
その後、図２６に示すように、所定の共振器面を形成したい位置（図２５に示す結晶成長面１２０ｃの近傍）を、半導体レーザ素子層９３の裏面側（下面側）からｐ側電極１００まで達する方向（矢印Ｃ２方向）にドライエッチングを行うことにより、半導体レーザ素子層９３の一方の側面が平坦な略（−１−１２−２）面を有する溝部８３を形成する。これにより、溝部８３の一方の側面である略（−１−１２−２）面が、半導体レーザ素子部１３０（図２３参照）における一対の共振器面のうちの光反射面１２０ｂとして容易に形成される。なお、溝部８３は、平面的に見て、クラック５１の延びる方向と略平行な［１−１００］方向（Ｂ方向）に延びるように形成される。
【０１２６】
その後、図２６に示すように、半導体レーザ素子部１３０となる領域のｎ型バッファ層９４の下面上に、真空蒸着法を用いてｎ側電極１０１を形成する。そして、接合層８２の裏面側の所定の位置にレーザスクライブまたは機械式スクライブにより、［１−１００］方向（Ｂ方向）に延びるように直線状のスクライブ溝１０２を形成する。この状態で、図２６に示すように、支持基板８１の下面側（下側）が開くように支持基板８１の上面側（上側）を支点として荷重を印加することにより、ウェハをスクライブ溝１０２の位置（劈開線９００）で劈開する。
【０１２７】
最後に、共振器方向（図２６のＡ方向）に沿って素子を分割してチップ化することによって、図２３に示した第４実施形態による窒化物系半導体レーザ素子１２０が形成される。
【０１２８】
第４実施形態による窒化物系半導体レーザ素子１２０の製造プロセスでは、上記のように、ｎ型ＧａＮ基板４１の主表面に対して略垂直な略（１１−２２）面からなる光出射面１２０ａを形成することによって、製造プロセス上、半導体レーザ素子層９３の結晶成長時に同時にｎ型ＧａＮ基板４１に形成されたクラック５１の内側面５１ａを引き継ぐように、（１１−２２）面からなる光出射面１２０ａを形成することができる。これにより、劈開性の無い（１１−２２）面を共振器面とする場合でも、エッチング工程を用いることなく光出射面１２０ａを形成することができる。また、結晶成長により（１１−２２）面からなる光出射面１２０ａのみならず（０００−１）面からなる結晶成長面１２０ｃを一時的に形成することによって、半導体レーザ素子層９３の表面（主表面）の平坦性を向上させることができる。
【０１２９】
また、第４実施形態による窒化物系半導体レーザ素子１２０の製造プロセスでは、結晶成長を利用して（０００−１）面からなる平坦な光出射面１２０ａを形成することによって、劈開工程を用いることなく、共振器端面（光出射面１２０ａ）を有する半導体レーザ素子部１３０を容易に形成することができるので、製造プロセスを簡素化させることができる。なお、第４実施形態のその他の効果は、上記第３実施形態と同様である。
【０１３０】
（第５実施形態）
図２７は、本発明の第５実施形態による形成方法を用いて形成した電界効果トランジスタ（ＦＥＴ）の構造を示した斜視図である。まず、図２７を参照して、第５実施形態による形成方法を用いて形成したＦＥＴ２００の構造について説明する。
【０１３１】
本発明の第５実施形態による形成方法を用いて形成したＦＥＴ２００は、いわゆるリセス構造を有するＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）である。このＦＥＴ２００では、図２７に示すように、支持基板２０１上に接合層２０２を介して形成されている。また、ＦＥＴ２００は、絶縁膜２０３と、半導体層２０４と、半導体層２０４の主表面上に形成されたソース電極２０５、ドレイン電極２０６およびゲート電極２０７とから構成されている。ここで、支持基板２０１は、ＣｕＷからなり、絶縁膜２０３は、約２００ｎｍの厚みを有するＳｉＯ２からなる。
【０１３２】
また、半導体層２０４には、約３μｍの厚みを有するアンドープＧａＮからなる第１窒化物半導体層２０８と、約２５ｎｍの厚みを有するＡｌＧａＮからなる第２窒化物半導体層２０９と、約２５ｎｍの厚みを有するＳｉドープのｎ型ＧａＮからなるキャップ層２１０とが形成されている。また、キャップ層２１０は、第２窒化物半導体層２０９のゲート電極２０７近傍を除く領域上に形成され、第２窒化物半導体層２０９のゲート電極２０７が形成される領域が表面に露出している。なお、半導体層２０４、第１窒化物半導体層２０８、第２窒化物半導体層２０９およびキャップ層２１０は、それぞれ、本発明の「窒化物系半導体層」の一例である。
【０１３３】
ここで、第１窒化物半導体層２０８の一部の第２窒化物半導体層２０９との界面側には、Ｓｉなどのｎ型不純物がドーピングされている。これにより、ドレイン電流を増加させることが可能であり、ＦＥＴ２００の性能をより一層改善することが可能である。
【０１３４】
また、ゲート電極２０７は、ソース電極２０５およびドレイン電極２０６の配置方向と直交する長手方向が、半導体層２０４の［１１−２０］方向（図２７のＢ方向）と平行に形成されている。
【０１３５】
また、第２窒化物半導体層２０９は、第１窒化物半導体層２０８のバンドギャップよりも大きなバンドギャップを有し、第２窒化物半導体層２０９および第１窒化物半導体層２０８の間には、ヘテロ接合が形成される。このとき、第２窒化物半導体層２０９の一部には、Ｓｉなどのｎ型不純物がドーピングされており、ｎ型不純物の濃度とドーピング層の厚みとの積が、１×１０１３ｃｍ−２以上となるように、１×１０１３ｃｍ−２以上のドーズ量で不純物がドーピングされている。
【０１３６】
また、ゲート電極２０７は、たとえばＰｄ層とＡｕ層とからなり、第２窒化物半導体層２０９上に形成される。また、ソース電極２０５およびドレイン電極２０６は、たとえば、Ｔｉ層とＡｌ層とからなり、キャップ層２１０上に形成される。
【０１３７】
さらに、半導体層２０４には、（１−１００）面のヘテロ接合が形成されることによってヘテロ接合において分極により発生するキャリアが少なくなるので、ヘテロ接合のシートキャリア濃度を低くすることが可能である。すなわち、元来、窒化物系材料は、［０００１］方向に大きな自発分極を有しており、また、［０００１］方向の歪がある場合、ピエゾ効果による大きな分極が発生するために、ｃ面（（０００１）面）のヘテロ接合には、多くのキャリアが蓄積される。第５実施形態では、半導体層２０４の（１−１００）面のヘテロ接合を形成することによって、上記現象が発生するのが回避される。
【０１３８】
図２８〜図３３は、図２７に示した第５実施形態によるＦＥＴの製造プロセスを説明するための断面図である。次に、図２７〜図３３を参照して、第５実施形態によるＦＥＴ２００の製造プロセスについて説明する。
【０１３９】
まず、図２８に示すように、エッチング技術を用いて、ｎ型４Ｈ−ＳｉＣ基板２２１のｍ面（（１−１００）面）からなる主表面に、第１実施形態の製造プロセスと同様の形状を有する溝部２１を形成する。なお、ｎ型４Ｈ−ＳｉＣ基板２２１は、本発明の「成長用基板」の一例である。
【０１４０】
次に、ＭＯＣＶＤ法を用いて、溝部２１を有するｎ型４Ｈ−ＳｉＣ基板２２１上に、約２０ｎｍの厚みを有するＩｎ０．３５Ｇａ０．６５Ｎからなる剥離層３１、第１窒化物半導体層２０８、第２窒化物半導体層２０９およびキャップ層２１０を順次積層することにより、半導体層２０４を形成する。
【０１４１】
この際、第５実施形態では、図２８に示すように、溝部２１の（０００−１）面からなる内側面２１ａにおいて、半導体層２０４は、溝部２１の（０００−１）面を引き継ぐように［１−１００］方向（Ｃ２方向）に延びる（０００−１）面を形成しながら結晶成長する。これにより、半導体層２０４の（０００−１）面が、側面２０４ａとして形成される。また、溝部２１の（０００−１）面に対向する（０００１）面（内側面２１ｂ）側では、半導体層２０４は、内側面２１ｂを起点として側面２０４ａに対して所定の角度（＝約６２°）傾斜した方向に延びる（１−１０１）面からなる傾斜面２０４ｂ（ファセット）を形成しながら結晶成長する。
【０１４２】
その後、図２９に示すように、半導体層２０４のキャップ層２１０側に一時的な支持基板２２２を接合する。一時的な支持基板２２２として、たとえば、ポリエステルなどのフィルムの片面に熱剥離粘着材が形成された熱剥離シートを用い、フィルムの熱剥離粘着材が形成されている側を半導体層２０４に接着する。その後、上記第１実施形態と同様の製造プロセスにより、半導体層２０４からｎ型４Ｈ−ＳｉＣ基板２２１を剥がす。その後、図３０に示すように、露出された第１窒化物半導体層２０８の下面上に、ＳｉＯ２からなる絶縁膜２０３を形成する。さらに、ＡｕＳｎの接合層２０２を介して、ＣｕＷからなる支持基板２０１を接合する。その後、図３１に示すように、半導体層２０４から一時的な支持基板２２２（図３０参照）を剥がす。
【０１４３】
その後、図３２に示すように、半導体層２０４のキャップ層２１０に、エッチング技術を用いて［１１−２０］方向（Ｂ方向）に延びる溝部２２３を形成する。そして、図３３に示すように、キャップ層２１０上に、キャップ層２１０側から近い順にＴｉ層およびＡｌ層を蒸着するとともにリフトオフ法を用いて、ソース電極２０５およびドレイン電極２０６をそれぞれ形成する。さらに、キャップ層２１０に挟まれた溝部２２３の所定の位置に、キャップ層２１０側から近い順にＰｄ層およびＡｕ層を蒸着するとともにリフトオフ法を用いて、ゲート電極２０７を形成する。
【０１４４】
最後に、素子を分割してチップ化することによって、図２７に示した第５実施形態によるＦＥＴ２００が形成される。
【０１４５】
第５実施形態によるＦＥＴ２００の製造プロセスでは、上記のように、ｎ型４Ｈ−ＳｉＣ基板２２１の主表面に溝部２１を形成する工程と、ｎ型４Ｈ−ＳｉＣ基板２２１の主表面に、（１−１００）面からなる主表面と、溝部２１の内側面２１ａを起点とした（０００−１）面からなる側面２０４ａ、および、溝部２１の内側面２１ｂを起点とした（１−１０１）面からなる傾斜面２０４ｂとを含む半導体層２０４を形成する工程とを備えることによって、半導体層２０４がｎ型４Ｈ−ＳｉＣ基板２２１上に結晶成長する際に、成長層の上面（半導体層２０４の（１−１００）面）が成長する成長速度よりも、溝部２１の内側面２１ａを起点とした（０００−１）面からなる側面２０４ａ、および、溝部２１の内側面２１ｂを起点とした（１−１０１）面からなる傾斜面２０４ｂが形成される成長速度が遅いので、成長層の上面（半導体層２０４の（１−１００）面）が平坦性を保ちながら成長する。これにより、半導体層２０４の表面の平坦性をより向上させることができる。
【０１４６】
また、第５実施形態によりＦＥＴ２００を形成することによって、従来の（０００１）面のヘテロ接合を用いたＦＥＴのように高濃度のシートキャリアがヘテロ界面に蓄積されないので、ヘテロ界面の二次元電子ガス濃度を低減させることができる。すなわち、ピンチオフ電圧の精密な制御が可能となり、従来の（０００１）面のヘテロ接合を用いたＦＥＴとは異なる、ノーマリオフ型のＦＥＴを形成することができる。なお、第５実施形態のその他の効果は、上記第１実施形態と同様である。
【０１４７】
（第６実施形態）
図３４は、本発明の第６実施形態による形成方法を用いて形成した太陽電池の構造を示した断面図である。図３５〜図３７は、図３４に示した第６実施形態による太陽電池の製造プロセスを説明するための断面図である。まず、図３４および図３６を参照して、第６実施形態による形成方法を用いて形成した太陽電池３００の構造について説明する。
【０１４８】
本発明の第６実施形態による形成方法を用いて形成した太陽電池３００は、ｍ面（（１−１００）面）を主表面とするウルツ鉱構造の窒化物半導体からなる。また、太陽電池３００の形状は、平面的に見て（太陽電池３００の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
【０１４９】
また、太陽電池３００には、図３４に示すように、半導体層３１０が形成されている。また、半導体層３１０には、約０．０５μｍ〜約０．２μｍの厚みを有する約１×１０１８ｃｍ−３〜約１×１０１９ｃｍ−３のＳｉドープのＩｎ０．５Ｇａ０．５Ｎからなるｎ型層３１１と、約０．５μｍ〜約３μｍの厚みを有する約１×１０１６ｃｍ−３〜約１×１０１７ｃｍ−３のＭｇドープのＩｎ０．５Ｇａ０．５Ｎからなるｐ型層３１２とが形成されている。なお、半導体層３１０、ｎ型層３１１およびｐ型層３１２は、それぞれ、本発明の「窒化物系半導体層」の一例である。
【０１５０】
ここで、第６実施形態では、ｎ型層３１１からｐ型層３１２にかけて、半導体層３１０の（０００−１）面からなる結晶成長面３１０ａと、（１−１０１）面からなる結晶成長面３１０ｂとによって複数の凹部３２０が形成されている。なお、結晶成長面３１０ａは、本発明の「側面」の一例である。また、結晶成長面３１０ａは、図３６に示すように、後述する製造プロセス時にサファイア基板３０１上のＧａＮ層３０３の主表面に予め形成された溝部２１の（０００−１）面からなる内側面２１ａを引き継ぐように、ＧａＮ層３０３の主表面に対して略垂直な［１−１００］方向に延びるように形成されている。なお、サファイア基板３０１は、本発明の「成長用基板」の一例である。また、図３４に示すように、結晶成長面３１０ｂは、溝部２１の内側面２１ｂを起点とした傾斜面からなり、半導体層３１０の上面（主表面）に対して鈍角をなすように形成されている。
【０１５１】
また、図３４に示すように、ｎ型層３１１の下面上には、ＩＴＯからなるｎ側透光性電極３１３が形成されている。また、ｎ側透光性電極３１３の下面上の一部の領域には、Ａｕからなるｎ側パッド電極３１４が形成されている。また、凹部３２０には、透明なＳｉＯ２からなる絶縁膜３２１が所定の厚みを有するように形成されている。そして、略Ｖ字形状の絶縁膜３２１の上面とｐ型層３１２の上面とを覆うように、ｐ型層３１２から近い順にＡｇ層とＰｔ層とからなるｐ側電極３１５が形成されている。また、ｐ側電極３１５には、ＡｕＳｎからなる接合層３３を介して、下面上に導電膜３３１が形成され約１００μｍの厚みを有するＣｕＷからなる支持基板３３０が接合されている。また、導電膜３３１の下面上の所定の領域には、ｐ側パッド電極３１６が形成されている。
【０１５２】
ここで、支持基板３３０としては、たとえば、ガラスや金属板やポリイミド樹脂などを用いることができる。金属板としては、ステンレス、ＴｉおよびＣｒなどを用いることができる。また、ステンレスやＴｉなどからなる金属板の上に、ガラスなどの絶縁体を被覆した基板を用いることもできる。
【０１５３】
また、裏面電極の役割を有する導電膜３３１としては、たとえば、Ｍｏ、Ｔａ、Ｃｒ、Ｎｉ、Ｔｉまたはこれらの合金からなる金属膜などを用いることができる。所定の抵抗値を有する金属膜を裏面電極に用いることにより、薄膜型太陽電池のシリーズ抵抗を低減することができるので、太陽電池の変換効率を向上させることが可能である。
【０１５４】
また、太陽光を透過し、励起されたキャリアを収集するｎ側透光性電極３１３としては、近紫外域〜近赤外域で透光性を有し、かつ、導電性を有する材料からなる薄膜を用いることができる。具体的には、たとえば、透光性ＩＸＯ（Ｘ添加Ｉｎ２Ｏ３、Ｘとして、Ｓｎ、Ｍｎ、Ｍｏ、ＴｉおよびＺｎなど）、Ｆ添加ＳｎＯ２、Ａｌ添加ＺｎＯおよびＧａ添加ＺｎＯなどを用いることができる。
【０１５５】
また、ｎ側パッド電極３１４およびｐ側パッド電極３１６としては、たとえば、Ａｌ、ＭｇおよびＡｕなどを用いることができる。また、ｎ側パッド電極３１４およびｐ側パッド電極３１６が、それぞれ、ｎ側透光性電極３１３や導電膜３３１との密着性を向上させるために、ＡｌとＣｒや、ＡｌとＮｉや、ＡｌとＮｉＣｒなどかならなる複層の金属膜を用いてもよい。
【０１５６】
次に、図５および図３４〜図３７を参照して、第６実施形態による太陽電池３００の製造プロセスについて説明する。
【０１５７】
まず、図３５に示すように、ＭＯＣＶＤ法を用いて、サファイア基板３０１のｒ面（（１−１０２）面）からなる主表面上に、ＧａＮからなる低温バッファ層３０２とＧａＮ層３０３とをこの順に形成する。その後、エッチング技術を用いて、ＧａＮ層３０３に、［０００１］方向（Ａ方向）に約１μｍの幅を有するとともに、Ｃ１方向に約５μｍの深さを有し、［１１−２０］方向（Ｂ方向）に延びる複数の溝部２１を形成する。この際、溝部２１には、ＧａＮ層３０３の（１−１００）面に対して略垂直な（０００−１）面からなる内側面２１ａと、（０００１）面からなる内側面２１ｂとが形成される。
【０１５８】
次に、図３６に示すように、ＭＯＣＶＤ法を用いて、溝部２１を有するＧａＮ層３０３上に、Ｉｎ０．９Ｇａ０．１Ｎからなる剥離層３１と、約０．０５μｍ〜約０．２μｍの厚みを有する約１×１０１８ｃｍ−３〜約１×１０１９ｃｍ−３のＳｉドープのＩｎ０．５Ｇａ０．５Ｎからなるｎ型層３１１と、約０．５μｍ〜約３μｍの厚みを有する約１×１０１６ｃｍ−３〜約１×１０１７ｃｍ−３のＭｇドープのＩｎ０．５Ｇａ０．５Ｎからなるｐ型層３１２とを順次積層することにより、半導体層３１０を形成する。
【０１５９】
この際、第６実施形態では、図３６に示すように、溝部２１の（０００−１）面からなる内側面２１ａにおいて、半導体層３１０は、溝部２１の（０００−１）面を引き継ぐように［１−１００］方向（Ｃ２方向）に延びる（０００−１）面を形成しながら結晶成長する。これにより、半導体層３１０の（０００−１）面が結晶成長面３１０ａとして形成される。また、溝部２１の（０００−１）面に対向する（０００１）面（内側面２１ｂ）側では、半導体層３１０は、内側面２１ｂを起点として結晶成長面３１０ａに対して所定の角度（＝約６２°）傾斜した方向に延びる（１−１０１）面からなる結晶成長面３１０ｂ（ファセット）を形成しながら結晶成長する。
【０１６０】
その後、図３７に示すように、溝部２１と、結晶成長面３１０ａおよび結晶成長面３１０ｂに挟まれた凹部３２０（図３５に示す溝部２１を含む溝部２１の上部の領域）の上面に所定の厚みを有するようにＳｉＯ２からなる絶縁膜３２１を形成する。
【０１６１】
その後、図３７に示すように、絶縁膜３２１およびｐ型層３１２の上面の所定領域を覆うようにｐ側電極３１５を形成する。そして、ｐ側電極３１５側と支持基板３３０の下面上に形成された導電膜３３１とを、ＡｕＳｎからなる接合層３３を介して接合する。
【０１６２】
その後、図５に示した製造プロセスと同様に、サファイア基板３０１の下面側から剥離層３１（図３７参照）に向かってＣ２方向に約１０６５ｎｍの波長を有するＹＡＧレーザを照射することにより、半導体層３１０側がサファイア基板３０１側から剥離される。これにより、図３７に示した絶縁膜３２１ａおよび絶縁膜３２１ａのＡ２方向側の半導体層３１０も、サファイア基板３０１とともに除去される。
【０１６３】
その後、図３４に示すように、ｎ型層３１１の下面を表面洗浄した後に、ｎ型層３１１の下面上にＩＴＯからなるｎ側透光性電極３１３を形成するとともに、ｎ側透光性電極３１３の下面上の所定の領域に、ｎ側パッド電極３１４を形成する。また、導電膜３３１の下面上の所定の領域に、ｐ側パッド電極３１６を形成する。このようにして、図３４に示した第６実施形態による窒化物系半導体層を有する支持基板の形成方法を用いて形成した太陽電池３００が形成される。
【０１６４】
第６実施形態による太陽電池３００の製造プロセスでは、上記のように、サファイア基板３０１上のＧａＮ層３０３の主表面に溝部２１を形成する工程と、ＧａＮ層３０３の主表面に、（１−１００）面からなる主表面と、溝部２１の内側面２１ａを起点とした（０００−１）面からなる結晶成長面３１０ａ、および、溝部２１の内側面２１ｂを起点とした（１−１０１）面からなる結晶成長面３１０ｂとを含む半導体層３１０を形成する工程とを備えることによって、半導体層３１０がＧａＮ層３０３上に結晶成長する際に、成長層の上面（半導体層３１０の（１−１００）面）が成長する成長速度よりも、溝部２１の内側面２１ａを起点とした（０００−１）面からなる結晶成長面３１０ａ、および、溝部２１の内側面２１ｂを起点とした（１−１０１）面からなる結晶成長面３１０ｂが形成される成長速度が遅いので、成長層の上面（半導体層３１０の（１−１００）面）が平坦性を保ちながら成長する。これにより、半導体層３１０の表面の平坦性をより向上させることができる。なお、第６実施形態のその他の効果は、上記第１実施形態と同様である。
【０１６５】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１６６】
たとえば、上記第１実施形態によるＬＥＤチップ３０の製造プロセスでは、溝部２１が形成された成長用基板（ｎ型ＧａＮ基板１１）のａ面（（１１−２０）面）からなる主表面上に窒化物系半導体層（発光素子層１２）を成長させて、（０００−１）面および（１１−２２）面からなる側面（結晶成長面１２ａおよび結晶成長面１２ｂ）をそれぞれ形成した例について示したが、本発明はこれに限らず、ｍ面（（１−１００）面）を主表面とする成長用基板上に窒化物系半導体層を成長させてＬＥＤチップを形成してもよい。この場合、発光素子層１２には、成長用基板のｍ面に対して略垂直に延びる（０００−１）端面と、成長用基板のｍ面（（１−１００）面）に対して所定の角度（＝約６２°）を有しながら傾斜した方向に延びる（１−１０１）端面とが形成される。この変形例のように構成しても、上記第１実施形態による形成方法を用いて形成したＬＥＤチップ３０と同様に、発光素子層１２のｍ面が成長する成長速度よりも、（０００−１）端面および（１−１０１）端面が成長する成長速度が遅いので、成長層の上面（発光素子層１２のｍ面）が平坦性を保ちながら成長する。この結果、発光素子層１２の表面の平坦性をより向上させることができる。
【０１６７】
また、上記第２実施形態によるＬＥＤチップ４０の製造プロセスでは、クラック５１が形成された成長用基板（ｎ型ＧａＮ基板４１）の（１−１０−２）面からなる主表面上に窒化物系半導体層（発光素子層４２）を成長させて、（０００−１）面および（１−１０１）面からなる側面（結晶成長面４２ａおよび結晶成長面４２ｂ）をそれぞれ形成した例について示したが、本発明はこれに限らず、（１１−２−２）面を主表面とする成長用基板上に窒化物系半導体層を成長させてＬＥＤチップを形成してもよい。この場合、発光素子層４２には、成長用基板の（１１−２−２）面に対してそれぞれ所定の角度だけ傾斜して延びる（０００−１）端面と（１１−２２）端面とが形成される。この変形例のように構成しても、上記第２実施形態による形成方法を用いて形成したＬＥＤチップ４０と同様に、発光素子層４２の（１１−２−２）面が成長する成長速度よりも、（０００−１）端面および（１１−２２）端面が成長する成長速度が遅いので、成長層の上面（発光素子層４２のｍ面）が平坦性を保ちながら成長する。この結果、発光素子層４２の表面の平坦性をより向上させることができる。
【０１６８】
また、上記第３実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子８０では、成長用基板のｍ面（（１−１００）面）からなる主表面上に窒化物系半導体層を成長させて、一方の共振器面（光出射面）と、レーザ光を外部に反射させる反射面とを形成した例について示したが、本発明はこれに限らず、下記に例示する面方位からなる主表面を有する成長用基板を用いて窒化物系半導体層を成長させてもよい。
【０１６９】
たとえば、ａ面（（１１−２０）面）からなる主表面を有する成長用基板を用いてもよい。この場合、窒化物系半導体層の光出射側の共振器面（光出射面）およびレーザ光を外部に反射させる反射面は、それぞれ、（０００−１）面および（１１−２２）面からなるように構成される。また、反射面（（１１−２２）面）は、光出射面（（０００−１）面）に対して約５８°傾斜した方向に延びるように形成される。なお、光反射側の共振器面（光反射面）については、上記第１実施形態の製造プロセスと同様に、エッチングにより（０００１）面からなる光反射面が形成される。
【０１７０】
また、（１−１０−４）面からなる主表面を有する成長用基板を用いてもよい。この場合、窒化物系半導体層の光出射側の共振器面（光出射面）およびレーザ光を外部に反射させる反射面は、それぞれ、（１−１０１）面および（０００−１）面からなるように構成される。また、反射面（（０００−１）面）は、光出射面（（１−１０１）面）に対して約６５°傾斜した方向に延びるように形成される。なお、光反射面については、上記第１実施形態の製造プロセスと同様に、エッチングにより（−１１０−１）面からなる光反射面が形成される。
【０１７１】
また、（１１−２−５）面からなる主表面を有する成長用基板を用いてもよい。この場合、窒化物系半導体層の光出射側の共振器面およびレーザ光を外部に反射させる反射面は、それぞれ、（１１−２２）面および（０００−１）面からなるように構成される。また、反射面（（０００−１）面）は、光出射面（（１１−２２）面）に対して約５７°傾斜した方向に延びるように形成される。なお、光反射面については、エッチングにより（−１−１２−２）面からなる光反射面が形成される。
【０１７２】
また、（１−１０−２）面からなる主表面を有する成長用基板を用いてもよい。この場合、レーザ光を外部に反射させる反射面は（０００−１）面からなるように構成される。また、反射面（（０００−１）面）は、成長用基板の主表面と垂直な方向（［１−１０−２］方向）に対して約４７°傾斜した方向に延びるように形成される。したがって、レーザ光を半導体層の主表面と略垂直な方向（［１−１０−２］方向）に出射させることができる。なお、共振器面（光出射面および光反射面）については、半導体層のエッチングにより［１−１０−２］方向に延びる側面として形成される。
【０１７３】
また、（１１−２−３）面からなる主表面を有する成長用基板を用いてもよい。この場合も、レーザ光を外部に反射させる反射面は（０００−１）面からなるように構成される。また、反射面（（０００−１）面）は、成長用基板の主表面と垂直な方向（［１１−２−３］方向）に対して約４３°傾斜した方向に延びるように形成される。したがって、レーザ光を半導体層の主表面と略垂直な方向（［１１−２−３］方向）に出射させることができる。なお、共振器面（光出射面および光反射面）については、半導体層のエッチングにより［１１−２−３］方向に延びる側面として形成される。
【０１７４】
また、上記第４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子１２０では、成長用基板の（１１−２−５）面からなる主表面上に窒化物系半導体層を成長させて、一方の共振器面（光出射面）を形成した例について示したが、本発明はこれに限らず、下記に例示する面方位からなる主表面を有する成長用基板を用いて窒化物系半導体層を成長させてもよい。
【０１７５】
たとえば、ｍ面（（１−１００）面）からなる主表面を有する成長用基板を用いてもよい。この場合、窒化物系半導体層の光出射面は、（０００−１）面からなるように構成される。なお、光反射側の共振器面（光反射面）については、上記第４実施形態の製造プロセスと同様に、エッチングにより（０００１）面からなる光反射面が形成される。
【０１７６】
また、ａ面（（１１−２０）面）からなる主表面を有する成長用基板を用いてもよい。この場合、窒化物系半導体層の光出射面は、（０００−１）面からなるように構成される。なお、光反射側の共振器面（光反射面）については、上記第４実施形態の製造プロセスと同様に、エッチングにより（０００１）面からなる光反射面が形成される。
【０１７７】
また、（１−１０−４）面からなる主表面を有する成長用基板を用いてもよい。この場合、窒化物系半導体層の光出射面は、（１−１０１）面からなるように構成される。なお、光反射面については、上記第４実施形態の製造プロセスと同様に、エッチングにより（−１１０−１）面からなる光反射面が形成される。
【０１７８】
また、上記第４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子１２０では、半導体レーザ素子層９３の結晶成長による（１１−２２）面を光出射面１２０ａとするとともに、エッチングにより略（−１−１２−２）面からなる光反射面１２０ｂを形成した例について示したが、本発明はこれに限らず、（１１−２２）面が光反射面であるとともに、略（−１−１２−２）面を光出射面であるように構成してもよい。
【０１７９】
また、上記第２実施形態によるＬＥＤチップ４０の製造プロセスでは、下地層５０にクラック導入用のスクライブ傷７０を破線状（約５０μｍ間隔）に形成した例について示したが、本発明はこれに限らず、下地層５０のＢ方向（図１２参照）の両端部（ｎ型ＧａＮ基板４１の端部に対応する領域）にスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＢ方向に延びるクラック５１を容易に導入することができる。
【０１８０】
また、上記第３実施形態による窒化物系半導体レーザ素子８０の製造プロセスでは、ｎ型ＧａＮ基板４１と下地層５０との格子定数差を利用して下地層５０に自発的にクラック５１が形成されるのを利用した例について示したが、本発明はこれに限らず、上記第２実施形態の製造プロセスと同様に、ｎ型ＧａＮ基板上の下地層に破線状のスクライブ傷を形成することによってクラックの発生位置が制御されたクラックを形成するようにしてもよい。
【０１８１】
また、上記第３実施形態による窒化物系半導体レーザ素子８０の製造プロセスでは、ｎ型ＧａＮ基板４１と下地層５０との格子定数差によって下地層５０に自発的にクラック５１が形成されるのを利用した例について示したが、本発明はこれに限らず、下地層５０の両端部（ｎ型ＧａＮ基板４１のＢ方向の端部に対応する領域）にのみスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＢ方向に延びるクラック５１を容易に導入することができる。
【０１８２】
また、上記第２〜第４実施形態の製造プロセスでは、下地基板としてｎ型ＧａＮ基板を用いるとともに、ｎ型ＧａＮ基板上にＡｌＧａＮからなる下地層を形成した例について示したが、本発明はこれに限らず、下地基板としてＩｎＧａＮ基板を用いるとともに、ＩｎＧａＮ基板上にＧａＮまたはＡｌＧａＮからなる下地層を形成してもよい。
【０１８３】
また、上記第３および第４実施形態の製造プロセスでは、利得導波型のオキサイドストライプ構造を有する窒化物系半導体レーザ素子を形成する例について示したが、本発明はこれに限らず、リッジ部をＳｉＯ２またはＡｌＧａＮなどからなる電流ブロック層で埋め込んだ屈折率導波型のリッジ導波構造を有する窒化物系半導体レーザ素子を形成する場合にも、本発明を適用してもよい。
【０１８４】
また、上記第６実施形態では太陽電池３００を形成した例について示したが、本発明はこれに限らず、本発明の窒化物系半導体層を有する支持基板の形成方法を用いて、たとえば、光電変換膜や、光電変換素子や、撮像素子などを形成してもよい。
【図面の簡単な説明】
【０１８５】
【図１】本発明による窒化物系半導体層を有する支持基板の形成方法を用いて形成した半導体素子の概略的な構成を説明するための断面図である。
【図２】窒化物系半導体の結晶方位と、本発明における窒化物系半導体層を有する支持基板の形成方法を用いて半導体素子を形成する場合の成長用基板の主表面の法線方向の範囲を示した図である。
【図３】本発明による窒化物系半導体層を有する支持基板の形成方法の概略を説明するための断面図である。
【図４】本発明による窒化物系半導体層を有する支持基板の形成方法の概略を説明するための断面図である。
【図５】本発明による窒化物系半導体層を有する支持基板の形成方法の概略を説明するための断面図である。
【図６】本発明の第１実施形態による形成方法を用いて形成したＬＥＤチップの構造を示した断面図である。
【図７】図６に示した第１実施形態によるＬＥＤチップの製造プロセスを説明するための平面図である。
【図８】図６に示した第１実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。
【図９】図６に示した第１実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。
【図１０】本発明の第２実施形態による形成方法を用いて形成したＬＥＤチップの構造を示した断面図である。
【図１１】図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。
【図１２】図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための平面図である。
【図１３】図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための平面図である。
【図１４】図１０に示した第２実施形態によるＬＥＤチップの製造プロセスを説明するための断面図である。
【図１５】本発明の第３実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を説明するための、窒化物系半導体レーザ素子の共振器方向に沿った面における断面図である。
【図１６】図１５に示した第３実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を示した断面図である。
【図１７】図１５に示した第３実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を示した断面図である。
【図１８】図１５に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１９】図１５に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２０】図１５に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２１】図１５に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２２】図１５に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２３】本発明の第４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を説明するための、窒化物系半導体レーザ素子の共振器方向に沿った面における断面図である。
【図２４】図２３に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２５】図２３に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２６】図２３に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２７】本発明の第５実施形態による形成方法を用いて形成した電界効果トランジスタ（ＦＥＴ）の構造を示した斜視図である。
【図２８】図２７に示した第５実施形態によるＦＥＴの製造プロセスを説明するための断面図である。
【図２９】図２７に示した第５実施形態によるＦＥＴの製造プロセスを説明するための断面図である。
【図３０】図２７に示した第５実施形態によるＦＥＴの製造プロセスを説明するための断面図である。
【図３１】図２７に示した第５実施形態によるＦＥＴの製造プロセスを説明するための断面図である。
【図３２】図２７に示した第５実施形態によるＦＥＴの製造プロセスを説明するための断面図である。
【図３３】図２７に示した第５実施形態によるＦＥＴの製造プロセスを説明するための断面図である。
【図３４】本発明の第６実施形態による形成方法を用いて形成した太陽電池の構造を示した断面図である。
【図３５】図３４に示した第６実施形態による太陽電池の製造プロセスを説明するための断面図である。
【図３６】図３４に示した第６実施形態による太陽電池の製造プロセスを説明するための断面図である。
【図３７】図３４に示した第６実施形態による太陽電池の製造プロセスを説明するための断面図である。
【符号の説明】
【０１８６】
１  第１半導体層（成長用基板、窒化物系半導体層）
２  発光層（窒化物系半導体層）
３  第２半導体層（窒化物系半導体層）
７  成長用基板
９ａ  窒化物系半導体層
１０ａ、１０ｂ  側面
１１  ｎ型ＧａＮ基板（成長用基板）
１２、４２  発光素子層（窒化物系半導体層）
１２ａ、４２ａ、３１０ａ  結晶成長面（側面）
１３、４３  ｎ型クラッド層（窒化物系半導体層）
１４、４４  発光層（窒化物系半導体層）
１５、４５  ｐ型クラッド層（窒化物系半導体層）
２１  溝部（凹部）
２１ａ、５１ａ  内側面（凹部の一方の内側面）
４１  ｎ型ＧａＮ基板（成長用基板、下地基板）
３２、８１、２０１、３３０  支持基板
５０  下地層
５１  クラック（凹部）
９０ｂ  光反射面（側面）
９３  半導体レーザ素子層（窒化物系半導体層）
９４  ｎ型バッファ層（窒化物系半導体層）
９５  ｎ型クラッド層（窒化物系半導体層）
９６  発光層（窒化物系半導体層）
９７  ｐ型クラッド層（窒化物系半導体層）
９８  ｐ型コンタクト層（窒化物系半導体層）
１２０ａ  光出射面（側面）
２０４、３１０  半導体層（窒化物系半導体層）
２０４ａ  側面
２０８  第１窒化物半導体層（窒化物系半導体層）
２０９  第２窒化物半導体層（窒化物系半導体層）
２１０  キャップ層（窒化物系半導体層）
２２１  ｎ型４Ｈ−ＳｉＣ基板（成長用基板）
３０１  サファイア基板（成長用基板）
３１１  ｎ型層（窒化物系半導体層）
３１２  ｐ型層（窒化物系半導体層）
【図１】
2009238834.tif 000003
【図２】
2009238834.tif 000004
【図３】
2009238834.tif 000005
【図４】
2009238834.tif 000006
【図５】
2009238834.tif 000007
【図６】
2009238834.tif 000008
【図７】
2009238834.tif 000009
【図８】
2009238834.tif 000010
【図９】
2009238834.tif 000011
【図１０】
2009238834.tif 000012
【図１１】
2009238834.tif 000013
【図１２】
2009238834.tif 000014
【図１３】
2009238834.tif 000015
【図１４】
2009238834.tif 000016
【図１５】
2009238834.tif 000017
【図１６】
2009238834.tif 000018
【図１７】
2009238834.tif 000019
【図１８】
2009238834.tif 000020
【図１９】
2009238834.tif 000021
【図２０】
2009238834.tif 000022
【図２１】
2009238834.tif 000023
【図２２】
2009238834.tif 000024
【図２３】
2009238834.tif 000025
【図２４】
2009238834.tif 000026
【図２５】
2009238834.tif 000027
【図２６】
2009238834.tif 000028
【図２７】
2009238834.tif 000029
【図２８】
2009238834.tif 000030
【図２９】
2009238834.tif 000031
【図３０】
2009238834.tif 000032
【図３１】
2009238834.tif 000033
【図３２】
2009238834.tif 000034
【図３３】
2009238834.tif 000035
【図３４】
2009238834.tif 000036
【図３５】
2009238834.tif 000037
【図３６】
2009238834.tif 000038
【図３７】
2009238834.tif 000039