(57)【要約】【課題】高耐圧デバイスにおいて、ボンディング・パッドが高耐圧構造となっているものが望まれていた。【解決手段】ボンディング・パッド２２を構成する３層の金属膜層３７、３８、３９の下方の半導体領域２５が、その周囲の半導体領域２５から絶縁された状態となっている。そのために、ボンディング・パッド２２の下方の半導体領域周囲は、ＤＴＩ３６により取り囲まれている。【効果】ボンディング・パッド２２の下方の半導体領域２５の周囲をＤＴＩ３６で取り囲むことにより、ボンディング・パッド２２が周囲の半導体領域２５に対して電気的に遮断されたフローティング状態になっており、ボンディング・パッドは高耐圧構造となっている。【選択図】図１
2009016765.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表層部に形成された電子回路と、その電子回路を半導体基板外の回路と接続するために用いられるボンディング・パッドとを有する半導体装置において、
前記ボンディング・パッドは、前記半導体基板の表面に露出した接続用電極を有し、
前記接続用電極の下方の半導体領域を、その周囲の半導体領域から絶縁された状態にして前記接続用電極が前記周囲の半導体領域に対して電気的に遮断されたフローティング状態に保つために、前記接続用電極下方の半導体領域を取り囲む絶縁構造が設けられていることを特徴とする、半導体装置。
【請求項２】
前記絶縁構造は、ＤＴＩ（Deep Trench Isolation)を含むことを特徴とする、請求項１記載の半導体装置。
【請求項３】
前記ボンディング・パッドは、前記半導体基板の表層部に積層方向に配置された複数層の金属膜層を含み、
最上部の金属膜層が前記接続用電極を構成しており、
最下部の金属膜層の下方の半導体領域を取り囲むように、前記絶縁構造が設けられていることを特徴とする、請求項１または２記載の半導体装置。
【請求項４】
前記ＤＴＩは、平面視において、多角形状であることを含む、請求項２または３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に、ＩＣ，ＬＳＩ等の１つの半導体基板上に多数の電子回路が高密度に集積された半導体装置に関する。
【背景技術】
【０００２】
ＩＣやＬＳＩ等の電子回路が集積された半導体装置は、昨今、種々の分野において利用されている。たとえば、家電製品では、エアコン、冷蔵庫、モータドライバ等の制御回路として、車載装置では、昇圧コンバータやＬＩＮトランシーバの回路として、ＯＡ機器分野では、プリンタドライバや電源回路として、さらには、汎用機器の分野としては、高耐圧パワーＭＯＳ回路等として、多用途に利用されている。
【０００３】
このような半導体装置は、組み込まれた装置によっては、高電圧の入力電圧が印加されることがあり、半導体装置を外部の回路と接続するためのボンディング・パッドは、高耐圧設計であることが要求される。
半導体装置に備えられたボンディング・パッドの構成としては、たとえば図４に示すものが公知である。（たとえば特許文献１参照）
図４において、１はシリコン基板であり、シリコン基板１の上に素子間分離を行うＬＯＣＯＳ酸化膜２が積層され、その上にＰＭＤ (Pre-Metal Dielectric）膜３が積層されている。そしてＰＭＤ膜３の上に第１金属膜４としてＡｌ配線が設けられ、その周囲は層間絶縁膜７で絶縁され、層間絶縁膜７の上にさらに第２金属膜５としてＡｌ配線が設けられ、その周囲は層間絶縁膜８で絶縁され、層間絶縁膜８の上にさらに第３金属膜６としてＡｌ配線が設けられている。そして第３金属膜６の表面の一部を露出させて、半導体装置の上面はパッシベーション膜９で覆われている。第２金属膜５は第１金属膜４と直接接続され、第３金属膜６は第２金属膜５とを直接接続されるように、各Ａｌ配線が形成されたＰＡＤ構造となっている。（いわゆるデザインルール０．６μｍルール以上のＰＯＷＥＲ系デバイスにおいて主流となっているＰＡＤ構造である。）
従来のボンディング・パッドの構造は、上述のようになっており、接続電極である第３金属膜６の上面にワイヤボンディングが施される際に、ワイヤボンディングに対する強度が高いという利点がある。
【０００４】
一方、従来のボンディング・パッドの耐圧は、第１金属膜４とシリコン基板１間のＬＯＣＯＳ酸化膜２およびＰＭＤ膜３のトータルの膜厚に依存するため、ＬＯＣＯＳ酸化膜２およびＰＭＤ膜３の膜厚を厚くしなければ、耐圧を大きくすることができないという課題があった。
【特許文献１】特開平５−１７５１９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明は、上述の背景のもとになされたもので、電子回路およびその電子回路を外部回路と接続するために用いられるボンディング・パッドを有する半導体装置において、ボンディング・パッドが高耐圧構造となっている半導体装置を提供することを主たる目的とする。
この発明は、また、高電圧が印加される各種の装置に組み込むことのできる高耐圧設計の半導体装置を提供することを他の目的とする。
【０００６】
この発明は、さらに、新規な高耐圧構造を有するボンディング・パッドの構成を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１記載の発明は、半導体基板の表層部に形成された電子回路と、その電子回路を半導体基板外の回路と接続するために用いられるボンディング・パッドとを有する半導体装置において、前記ボンディング・パッドは、前記半導体基板の表面に露出した接続用電極を有し、前記接続用電極の下方の半導体領域を、その周囲の半導体領域から絶縁された状態にして前記接続用電極が前記周囲の半導体領域に対して電気的に遮断されたフローティング状態に保つために、前記接続用電極下方の半導体領域を取り囲む絶縁構造が設けられていることを特徴とする、半導体装置である。
【０００８】
請求項２記載の発明は、前記絶縁構造は、ＤＴＩ（Deep Trench Isolation)を含むことを特徴とする、請求項１記載の半導体装置である。
請求項３記載の発明は、前記ボンディング・パッドは、前記半導体基板の表層部に積層方向に配置された複数層の金属膜層を含み、最上部の金属膜層が前記接続用電極を構成しており、最下部の金属膜層の下方の半導体領域を取り囲むように、前記絶縁構造が設けられていることを特徴とする、請求項１または２記載の半導体装置である。
【０００９】
請求項４記載の発明は、前記ＤＴＩは、平面視において、多角形状であることを含む、請求項２または３記載の半導体装置である。
【発明の効果】
【００１０】
請求項１記載の発明によれば、ボンディング・パッドの下方の半導体領域は、周囲の半導体領域に対して電気的に遮断されたフローティング状態に保たれており、ボンディング・パッドに入力電圧として高電圧が印加されたり、サージ電圧が印加されても、ボンディング・パッドの絶縁破壊等を低減できる。つまり、ボンディング・パッドを高耐圧構造とすることができ、信頼性の高い高耐圧デバイスとすることができる。
【００１１】
ボンディング・パッドの下方に設ける絶縁構造は、請求項２記載のように、ＤＴＩを含む構造とすれば、製造が容易である。なぜなら、半導体基板に電子回路を形成する工程において、電子回路をＤＴＩで機能分離するのと同時に、ボンディング・パッド下方の半導体領域にもＤＴＩを形成すればよく、電子回路の製造工程を利用して、容易にボンディング・パッド下方にＤＴＩを含む絶縁構造を構成することができるからである。よって、製造工程数を増加することなく、ボンディング・パッド下方に絶縁構造を形成することができる。
【００１２】
請求項３記載のように、ボンディング・パッドを、複数層の金属膜層を含む構成とすることにより、耐圧構造のみならず、機械的強度の高いボンディング・パッドを有する半導体装置とすることができる。機械的強度が高い場合、ボンディング・パッドの金属膜層のうち、表面に露出した接続用電極にワイヤボンディングが施される際に、接続用電極がワイヤボンディングを確実に受け止め、導通不良や絶縁不良といったボンディング・パッドの機械的強度不足に起因する不具合を低減することができる。
【００１３】
請求項４記載のように、ボンディング・パッドの下方に設ける絶縁構造を、ＤＴＩを用いて平面視多角形状とすることによって、電界集中を緩和し、ボンディング・パッドをさらに高耐圧にする事ができる。
【発明を実施するための最良の形態】
【００１４】
以下には、図面を参照して、この発明の実施形態について具体的に説明をする。
図１は、この発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。この半導体装置２０は、半導体基板としてのＳＯＩ(Silicon on Insulator)基板の表層部に形成された電子回路領域２１およびボンディング・パッド２２を有している。ＳＯＩ基板は、ベースとなるシリコン基板２３の表面に設けられたたとえばＳｉＯ2 からなる絶縁層２４と、絶縁層２４の上に積層されたトランジスタ等を形成するのに必要なシリコン結晶薄膜層２５とを含んでいる。絶縁層２４は、一般にＢＯＸ(Buried Oxide)と称される。      
【００１５】
シリコン結晶薄膜層２５の表層部には、多数のトランジスタが形成されるとともに、各トランジスタのゲート、ソース、ドレインに電圧を印加するための配線としてたとえばＡｌ配線で形成された金属膜層が多層に形成されている。図１では、一例として、シリコン結晶薄膜層２５の表層部にｎ型不純物が高濃度にドーピングされたｎ+ 領域がトランジスタのたとえばドレイン２６として形成された状態が示されている。シリコン結晶薄膜層２５の上には素子間分離のためのＬＯＣＯＳ酸化膜２７が積層され、さらにその上にＰＭＤ膜２８が積層されている。これらＬＯＣＯＳ酸化膜２７およびＰＭＤ膜２８にトレンチが形成され、ドレイン２６に対してたとえばＡｌで形成された第１金属膜層２９が接続されている。第１金属膜層２９上は第１層間絶縁膜３０で覆われ、第１層間絶縁膜３０にトレンチが形成されて第１金属膜層２９と接続された第２金属膜層３１が配置され、さらに、第２金属膜層３１は第２層間絶縁膜３２によって覆われている。さらに、第２層間絶縁膜３２にトレンチが形成されて、第２金属膜層３１に接続された第３金属膜層３３が設けられている。そして第３金属膜層３３の上には半導体装置２０の表面を保護するためのパッシベーション膜３４が積層されている。
【００１６】
この半導体装置２０は、高耐圧デバイスであり、電子回路領域２１は低耐圧部２１Ｌと高耐圧部２１Ｈとに区画され、両者の間はＤＴＩ(Deep Trench Isolation) ３５で分離されている。すなわち、電子回路領域２１の下のシリコン結晶薄膜層２５には、低耐圧部２１Ｌとその外側の高耐圧部２１Ｈとの間にＤＴＩ３５が形成されている。ＤＴＩ３５は、シリコン結晶薄膜層２５に鉛直方向に形成されており、ＤＴＩ３５は薄膜層２５の下の絶縁層２４と接続されている。
【００１７】
ＤＴＩ３５の形成は、公知の工程を用いて行われる。簡単に説明すれば、ＤＴＩ３５を形成する領域を除き、シリコン結晶薄膜層２５の表面がディープトレンチ形成用ハードマスクで覆われ、シリコン結晶薄膜層２５がエッチングされる。このとき、絶縁層２４はエッチングストップ層として機能し、ディープトレンチが形成される。そして形成されたディープトレンチの内周面が酸化されて、ＳｉＯ2 の絶縁層が形成される。絶縁層形成後、トレンチ内はたとえばポリシリコンで埋められ、ＤＴＩ３５が完成する。
【００１８】
この実施形態に係る半導体装置２０では、上述のように低耐圧部２１Ｌと高耐圧部２１Ｈとを分離するためのＤＴＩ３５を形成する際に、同時に、ボンディング・パッド２２の下方のシリコン結晶薄膜層２５にもＤＴＩ３６が形成される。その結果、ボンディング・パッド２２は、ＤＴＩ３６によりフローティング状態に保たれることになる。
次に、ボンディング・パッド２２の構造について具体的に説明する。シリコン結晶薄膜層２５には、ＬＯＣＯＳ酸化膜２７およびＰＭＤ膜２８が積層されており、その上にＡｌで形成された第１金属膜層３７が設けられている。第１金属膜層３７は、電子回路領域２１の第１金属膜層２７を形成する際に一緒に形成される。第１金属膜層３７の周囲は第１層間絶縁膜３０で覆われている。第１層間絶縁膜３０にトレンチが形成されて、第１金属膜層３７の上にＡｌで形成された第２金属膜層３８が直接接続するように形成されている。第２金属膜層３８は電子回路領域２１の第２金属膜層３１を形成する際に一緒に形成される。第２金属膜層３８は第２層間膜３２で覆われており、その上にＡｌで形成された第３金属膜層３９が、第２金属膜層３８と直接接続するように形成されている。第３金属膜層３９は電子回路領域２１の第３金属膜層３３と同じ時に形成される。第３金属膜層３９の表面は露出されており、その周囲はパッシベーション膜３４で覆われている。つまり、ボンディング・パッド２２は、いわゆるデザインルール０．６μｍルール以上のＰＡＤ構造となっている。
【００１９】
この発明の一実施形態に係る半導体装置２０は、上記のように、ボンディング・パッド２２の下方のシリコン結晶薄膜層２５にＤＴＩ３６が形成され、ボンディング・パッド２２下方の半導体領域は、ＤＴＩ３６で取り囲まれて周囲の半導体領域と分離された構造となっている。このため、ボンディング・パッド２２は周囲の半導体領域に対して電気的に遮断されたフローティング状態に保たれている。よって、ボンディング・パッドは高電圧の印加が可能な構造となっている。また、ボンディング・パッド２２は、金属膜層３７、３８、３９が３層に積層された構造であり、機械的強度も十分に確保された構成となっている。
【００２０】
さらに、電子回路領域２１で生じたノイズは、一般に、シリコン結晶薄膜層２５を経てボンディング・パッド２２にも伝達されるが、シリコン結晶薄膜層２５を伝わるノイズは、ＤＴＩ３６で遮断されるため、ボンディング・パッド２２のノイズ耐性も向上されている。
図２は、ボンディング・パッド２２の下のシリコン結晶薄膜層２５に形成するＤＴＩ３６の平面形状を説明するための図である。図２（Ａ）は、ボンディング・パッド２２の断面構造を示す模式図で、基本的に図１に示す構成と同じである。図２（Ｂ）はＤＴＩ３６の平面視の形状を示す平面図である。
【００２１】
図２（Ａ）（Ｂ）を参照して、第１金属膜層３７、第２金属膜層３８および第３金属膜層３９は、平面視において、重なり合う領域が略正方形状をしている。一方、ＤＴＩ３６は、平面視において、３層の金属膜層３７、３８、３９が重なり合う略正方形領域の周囲を取り囲むように、略正方形状の溝となっている。これにより、たとえ３層の金属膜層３７、３８、３９に印加された高電圧がＰＭＤ膜２８およびＬＯＣＯＳ酸化膜２７をブレークスルーしてその下のシリコン結晶薄膜層２５ａに達しても、シリコン結晶薄膜層２５ａは周囲のシリコン結晶薄膜層２５ｂと電気的に遮断されており、ブレークスルー電圧が周囲の回路に不具合を及ぼすことはない。つまり、ボンディング・パッド２２を高耐圧構造とすることができる。
【００２２】
また、ボンディング・パッド２２の平面形状、換言すれば第１金属膜層３７、第２金属膜層３８および第３金属膜層３９の平面視における重複領域が、たとえば図３に示すように八角形の場合、その八角形を取り囲むような平面視が八角形のＤＴＩ３６を形成してもよい。ボンディング・パッド２２の平面形状をたとえば八角形とし、ＤＴＩ３６の平面形状も八角形とすれば、ボンディング・パッド２２への電界集中を緩和できるという利点がある。
【００２３】
ボンディング・パッド２２の平面形状は、図２、３で説明した形状に限定されるものではない。たとえば平面視が円形、楕円形、多角形等の種々の形状を採用することができる。そして、その場合、ＤＴＩ３６の平面形状も、ボンディング・パッド２２の平面形状と対応させ、かつ、ボンディング・パッド２２の周囲を取り囲む形状とすればよい。
また、この実施形態では、ボンディング・パッド２２の構造がいわゆる０．６μｍルール以上のＰＡＤ構造の場合を説明したが、０．５μｍルール以下のＰＡＤ構造、すなわち、ボンディング・パッド２２に含まれる金属膜層が直接接続されておらず、一対のビアホールによって電気的に接続されたＷ−Ｐｌｕｇ構造のものに対しても、本願発明を適用できる。
【００２４】
さらに、ボンディング・パッド２２が、その表面に単層の金属膜層を有する形式のものであっても、本願発明を適用できる。
上述の実施形態では、ボンディング・パッド２２の下方の半導体領域を取り囲む絶縁構造を、ＤＴＩにより実現した例を説明したが、絶縁構造は、ＤＴＩ以外の構造であってもよい。また、ボンディング・パッド下方の半導体領域は、上述の実施形態のように、１つのＤＴＩで取り囲まれた形状以外に、たとえば二重または三重のＤＴＩで取り囲まれた構造としてもよい。
【００２５】
その他、この発明は、実施形態に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
【図面の簡単な説明】
【００２６】
【図１】この発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。
【図２】ボンディング・パッド２２の下のシリコン結晶薄膜層２５に形成するＤＴＩ３６の平面形状を説明するための図である。
【図３】ボンディング・パッド２２の下のシリコン結晶薄膜層に形成するＤＴＩ３６の別の平面形状を説明するための図である。
【図４】従来のボンディング・パッドの構成例を示す図である。
【符号の説明】
【００２７】
２０    半導体装置
２１    電子回路領域
２２    ボンディング・パッド
２５    シリコン結晶薄膜層
２７    ＬＯＣＯＳ酸化膜
２８    ＰＭＤ膜
３６    ＤＴＩ
３７    第１金属膜層
３８    第２金属膜層
３９    第３金属膜層
【図１】
2009016765.tif 000003
【図２】
2009016765.tif 000004
【図３】
2009016765.tif 000005
【図４】
2009016765.tif 000006