(57)【要約】【課題】バンプを有する半導体装置において、半導体素子の電源供給系の電気抵抗に起因する電圧降下を低く抑える。【解決手段】本発明の半導体装置は、複数の電極パッドを有する配線基板２とその上にバンプ形成面を下向きにして搭載された半導体チップ３とを備えている。半導体チップ３の表面の周辺部には、円形状の複数の信号バンプ４が配設され、中央部にはいずれも長尺形状を有する複数の電源バンプ５とグランドバンプ６が配設されている。配線基板２の半導体チップ搭載面には、周辺部に信号バンプ接続用の円形状の電極パッド７が形成され、中央部にはいずれも長尺形状を有する電源バンプ接続用の電極パッド８およびグランドバンプ接続用の電極パッド９が形成されている。そして、半導体チップ３の各バンプが配線基板２の対応する電極パッドに接合されている。【選択図】図１
2009130074.tif 000002
【特許請求の範囲】
【請求項１】
一方の主面に複数の電極パッドを有する配線基板と、一方の主面に複数の突起状電極を有し、この突起状電極形成面を下向きにして前記配線基板の前記電極パッド形成面上に搭載された半導体素子を備え、前記半導体素子の前記突起状電極と前記配線基板の対応する電極パッドとを接合して成る半導体装置であり、
前記半導体素子の電源供給領域および／または接地領域に形成された前記突起状電極は長尺形状を有し、かつこれら長尺形状の突起状電極はそれぞれの長辺方向を平行に揃えて配列されていることを特徴とする半導体装置。
【請求項２】
前記長尺形状の突起状電極の長辺の長さは、前記電源供給領域および／または接地領域の長さの１／３以上であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体素子の長尺形状の突起状電極に対応する前記配線基板の電極パッドは、長尺形状を有しており、これらの長尺形状の電極パッドが、それぞれの長辺方向を平行に揃えかつ前記半導体素子の長尺形状の突起状電極と同じ向きに配列されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記半導体素子の長尺形状の突起状電極に対応する前記配線基板の電極パッドは、円形を有しており、これらの円形の電極パッドの複数個が対応する前記長尺形状の突起状電極と接合されていることを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記半導体素子と前記配線基板との間に絶縁性樹脂の封止層を有することを特徴とする請求項１乃至４のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、消費電力が高い高性能デバイスに対して有用な突起状電極を有する半導体装置に関する。
【背景技術】
【０００２】
従来から、半導体チップを配線基板に搭載し接続する実装技術の一つとして、フリップチップ接続がある。フリップチップ接続は、半導体チップの主面に多数の電極をマトリックス状に配置し、この電極を介して外部との信号の送受信や電源の供給を行う接続技術であり、マイクロプロセッサ等の高性能デバイスや、多くの信号ピンを必要とするシステムＬＳＩに用いられている。
【０００３】
フリップチップ接続により実装される半導体チップの主面（表面）の主面には、バンプと呼ばれる突起状電極が多数配置されている。通常、主面の周辺部には、信号用のバンプ（信号バンプ）が狭い間隔（ピッチ）ｐで配設されており、中央部には、電源供給用の電源バンプと接地用のグランドバンプが、それぞれ信号バンプの配設ピッチｐよりも広いピッチで配設されている。
【０００４】
従来から、マイクロプロセッサ等の高性能デバイスにおいては、半導体チップ内の電源供給系の電気抵抗に起因する電圧降下(＝抵抗×電流)が問題になっている。そして、半導体チップの機能素子Ａと電源バンプおよびグランドバンプとの距離を短縮し、前記した電気抵抗に起因する電圧降下をさらに小さくすることが求められている。
【０００５】
このような要求に合わせて、半導体チップ主面の電源供給領域および／または接地領域でも、信号バンプと同じ狭い配設ピッチｐで電源バンプおよびグランドバンプを配置することが考えられている。
【０００６】
しかしながら、このようなバンプ配置を有する半導体チップを搭載した半導体装置においては、以下に示す問題があった。すなわち、電源供給領域および／または接地領域においてバンプ間の間隔が狭くなるため、電源バンプ等の間の短絡が生じやすくなり、それに起因する不良が増大するおそれがあった。また、これらのバンプの狭ピッチ化に対応し、配線基板側の電極パッドおよび配線の設計が複雑化するため、製造歩留りの低下が生じやすかった。さらに、配線基板と半導体チップとの間に絶縁性樹脂の封止層を形成する工程で、絶縁性樹脂の注入および充填作業が難しくなるため、充填不良が発生しやすいか、あるいはスループットが低下するという問題があった。
【０００７】
なお、この種の関連技術として、半導体装置の一例が開示されている（例えば、特許文献１参照。）。
【特許文献１】特開２００１−２８４４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明はこれらの問題を解決するためになされたもので、突起状電極（バンプ）を有する半導体装置において、半導体素子の電源供給系の電気抵抗に起因する電圧降下を低く抑えることを目的としている。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る半導体装置は、一方の主面に複数の電極パッドを有する配線基板と、一方の主面に複数の突起状電極を有し、この突起状電極形成面を下向きにして前記配線基板の前記電極パッド形成面上に搭載された半導体素子を備え、前記半導体素子の前記突起状電極と前記配線基板の対応する電極パッドとを接合して成る半導体装置であり、前記半導体素子の電源供給領域および／または接地領域に形成された前記突起状電極は長尺形状を有し、かつこれら長尺形状の突起状電極はそれぞれの長辺方向を平行に揃えて配列されていることを特徴とする。
【発明の効果】
【００１０】
本発明の一態様に係る半導体装置によれば、電源供給系の電気抵抗に起因する電圧降下を低く抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１２】
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図であり、図２は、第１の実施形態における半導体チップのバンプ（突起状電極）の配置を示す平面図である。また、図３は、図２の破線で囲まれた部分を拡大して示す図である。
【００１３】
図１に示す第１の実施形態の半導体装置１は、一方の主面に複数の電極パッドを有するパッケージ用の配線基板２と、半導体チップ３を備えている。半導体チップ３は一方の主面である表面（素子形成面）に複数のバンプ（突起状電極）を有し、このバンプ形成面を下向きにして（フェースダウンで）配線基板２の電極パッド形成面上に搭載されている。
【００１４】
図２に示すように、半導体チップ３の表面の周辺部には、円形状の複数の信号バンプ４が、所定の間隔（配設ピッチｐ）で配設されている。そして、このような信号バンプ４に取り囲まれた半導体チップ４の中央部には、複数の電源バンプ５とそれと同数のグランドバンプ６が、交互に並べて配設されている。電源バンプ５とグランドバンプ６は、いずれも長尺形状を有し、それぞれの長辺が半導体チップ３の少なくとも一辺に平行になるように配列されている。長尺形状の電源バンプ５とグランドバンプ６の配置間隔（配設ピッチ）は、信号バンプ４の配設ピッチｐと等しくすることが好ましい。また、電源バンプ５とグランドバンプ６、および信号バンプ４の構成材料としては、スズ（Ｓｎ）をベースにした半田材料（Ｓｎ−Ｐｂ合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ｃｕ合金等）や、金（Ａｕ）、銅（Ｃｕ）等の単体金属を用いることができる。
【００１５】
電源バンプ５およびグランドバンプ６の平面形状は、辺あるいは径がそれに直交する方向の辺あるいは径に比べて長尺に構成された形状（長尺形状）であればよい。長方形、平行四辺形、長楕円形等とすることができる。
【００１６】
長尺形状の電源バンプ５およびグランドバンプ６の長辺あるいは長径の長さは、半導体チップ３の電源供給領域および／または接地領域の対応する長さ全体の１／３以上であれば、電源供給系の電気抵抗に起因する電圧降下抑制の効果を上げることができる。形成の容易さ等の点からは、電源供給領域および／または接地領域の長さと等しくすることが好ましい。
【００１７】
配線基板２の半導体チップ搭載面においては、周辺部に信号バンプ接続用の円形状の電極パッド７が形成されている。また、中央部には、いずれも長尺形状を有する電源バンプ接続用の電極パッド８およびグランドバンプ接続用の電極パッド９が、交互に並べて配置されている。電源バンプ接続用の電極パッド８およびグランドバンプ接続用の電極パッド９の平面形状は、長尺形状であれば特に限定されず、長方形、平行四辺形、長楕円形などとすることができる。これらの電極パッド８，９は、対応する電源バンプ５およびグランドバンプ６と同一の形状および長さとし、かつこれらのバンプに対応する位置に配置することが好ましい。
【００１８】
そして、半導体チップ３の各バンプが配線基板２の対応する電極パッドに接合されている。すなわち、半導体チップ３の円形状の信号バンプ４が配線基板２の信号バンプ接続用の電極パッド７に接合されており、半導体チップ３のいずれも長尺形状の電源バンプ５とグランドバンプ６が、配線基板２のいずれも長尺形状の電源バンプ接続用電極パッド８とグランドバンプ接続用電極パッド９にそれぞれ接合されている。
【００１９】
また、配線基板２と半導体チップ３との間には、絶縁性樹脂が注入・充填され、絶縁性樹脂から成る封止層１０が形成されている。さらに、配線基板２の半導体チップ搭載面と反対側の下面には、はんだボールのような外部接続用の電極（図示を省略する。）が配設されている。
【００２０】
このように構成される第１の実施形態の半導体装置においては、図３に拡大して示すように、半導体チップ３の機能素子Ａと長尺形状の電源バンプ５およびグランドバンプ６との距離の最大値がｐ／２となり、従来のバンプ配置に比べて大幅に短縮することができる。また、狭ピッチのバンプ配置に比べても、機能素子Ａと電源供給用のバンプとの距離を短縮することができる。
【００２１】
ここで、従来の半導体装置におけるバンプ配置を図４に示し、狭ピッチのバンプ配置を図５および図６に示す。図４に示すバンプ配置においては、電源バンプ５２およびグランドバンプ５３の配設ピッチは信号バンプ５４の配設ピッチｐの２倍になっており、半導体チップ５１内の機能素子Ａと電源バンプ５２およびグランドバンプ５３との距離の最大値はｐとなっている。また、図５および図６に示す狭ピッチのバンプ配置では、半導体チップ５１内の機能素子Ａと電源バンプ５２およびグランドバンプ５３との距離の最大値は、√２ｐ／２（＜ｐ）となる。
【００２２】
第１の実施形態の半導体装置においては、このような従来のバンプ配置に比べて、機能素子Ａと電源供給用のバンプとの距離を短縮することができるので、電源系の電圧降下を低減し、電気的特性に優れた半導体装置を得ることができる。
【００２３】
また、第１の実施形態の半導体装置においては、電源バンプ５およびグランドバンプ６間の短絡が発生しにくく、製造歩留りが向上する。さらに、半導体チップ３の電源バンプ５とグランドバンプ６がそれぞれ長尺形状を有しており、これらのバンプと半導体基板２側の電極パッド８，９との接合面積が従来に比べて増大しているため、半導体チップ３から発生する熱を、これらの長尺形状のバンプ（電源バンプ５とグランドバンプ６）および半導体基板２側の長尺形状の電極パッド８，９を介して効率的に放散させることができる。こうして、熱膨張により発生する熱応力を効果的に分散することができるので、温度サイクルに対する寿命も向上する。またさらに、絶縁性樹脂の注入および充填作業が容易であり、充填不良が発生しにくいという利点がある。
【００２４】
次に、本発明の別の実施形態について説明する。図７は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。
【００２５】
第２の実施形態において、半導体チップ３の素子形成面には、円形状の複数の信号バンプ４と、いずれも長尺形状の複数の電源バンプ５およびグランドバンプ６が、それぞれ第１の実施形態と同様に配設されている。
【００２６】
配線基板２の半導体チップ搭載面において、周辺部には信号バンプ接続用の円形状の複数の電極パッド７が形成されている。また中央部にも、円形状の複数の電源バンプ接続用の電極パッド８とグランドバンプ接続用の電極パッド９がそれぞれ形成されている。これら電源バンプ接続用の電極パッド８およびグランドバンプ接続用の電極パッド９は、それぞれが列をなすように形成され、かつ電源バンプ接続用電極パッド８の列とグランドバンプ接続用電極パッド９の列が、半導体チップ３側の長尺形状の電源バンプ５およびグランドバンプ６に対応するように交互に配列されている。
【００２７】
そして、半導体チップ３の円形状の信号バンプ４が、配線基板２の信号バンプ接続用の円形状の電極パッド７に接合されている。また、半導体チップ３の長尺形状の電源バンプ５が、配線基板２の対応する位置に形成された電源バンプ接続用の電極パッド８の列に接合され、半導体チップ３の長尺形状のグランドバンプ６が、配線基板２の対応する位置に形成されたグランドバンプ接続用の電極パッド９の列に接合されている。
【００２８】
また、配線基板２と半導体チップ３との間には、絶縁性樹脂から成る封止層１０が形成されている。さらに、配線基板２の半導体チップ搭載面と反対側の下面には、はんだボールのような外部接続用の電極（図示を省略する。）が配設されている。
【００２９】
このように構成される第２の実施形態の半導体装置においては、第１の実施形態の半導体装置と同様に、半導体チップ３の機能素子Ａと長尺形状の電源バンプ５およびグランドバンプ６との距離の最大値がｐ／２となり、従来からのバンプ配置に比べて、機能素子Ａと電源供給用のバンプとの距離を短縮することができる。したがって、高性能デバイスにおける電源系の電圧降下を低減し、電気的特性に優れた半導体装置を得ることができる。
【００３０】
また、配線基板２側の電源バンプ接続用の電極パッド８およびグランドバンプ接続用の電極パッド９の一部が欠損したとしても、同じ列に属する他の電極パッド８，９がそれを補って接続点となるため、半導体チップ３のバンプとの間に十分な電気接続が得られる。さらに、第１の実施形態に比べて、配線基板２の電極パッド８，９間の配線形成が可能であり、配線の自由度が大きいという利点がある。
【００３１】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、概略的に示したものにすぎず、また各構成の組成（材質）等については例示にすぎない。したがって、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、さまざまな形態に変更することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】第１の実施形態における半導体チップのバンプの配置を示す平面図である。
【図３】図２の破線で囲まれた部分を拡大して示す図である。
【図４】従来からの半導体装置における半導体チップのバンプ配置の一例を示す平面図である。
【図５】狭ピッチのバンプ配置を示す平面図である。
【図６】図５の破線で囲まれた部分を拡大して示す図である。
【図７】本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。
【符号の説明】
【００３３】
１…半導体装置、２…配線基板、３…半導体チップ、４…信号バンプ、５…電源バンプ、６…グランドバンプ、７…信号バンプ接続用の電極パッド、８…電源バンプ接続用の電極パッド、９…グランドバンプ接続用の電極パッド、１０…絶縁性樹脂から成る封止層。
【図１】
2009130074.tif 000003
【図２】
2009130074.tif 000004
【図３】
2009130074.tif 000005
【図４】
2009130074.tif 000006
【図５】
2009130074.tif 000007
【図６】
2009130074.tif 000008
【図７】
2009130074.tif 000009