(57)【要約】【課題】レーザアニールでラテラル結晶成長を引き起し、均一な結晶構造の半導体薄膜を形成する。【解決手段】基板上に光吸収層１０２を形成する工程と、光吸収層を所定の形状にパターニングする工程と、パターニングされた光吸収層を絶縁膜１０３で覆う工程と、絶縁膜上に半導体薄膜１０４を形成する工程と、パルス発振されたレーザ光を照射し半導体薄膜を結晶化するレーザアニール工程とを行う。絶縁膜１０３の厚さを１５０ｎｍ以下とすることにより、レーザアニール工程において、光吸収層１０２のパターンより内側に位置する半導体薄膜１０４の内部領域１０６においては、光吸収層からの熱伝導により半導体薄膜が融解するようにレーザ光でパルス加熱する加熱過程と、内部領域が融解した後、外部領域１０７との境界から内側に向かってラテラル成長が進行し、多結晶粒Ｌが生成する冷却過程が行われる。【選択図】図１
2009016667.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に光吸収層を形成する光吸収層形成工程と、
該光吸収層を所定の形状にパターニングするパターニング工程と、
パターニングされた該光吸収層を絶縁膜で覆う絶縁膜形成工程と、
該絶縁膜上に半導体薄膜を形成する半導体薄膜形成工程と、
パルス発振されたレーザ光を照射し該半導体薄膜を結晶化するレーザアニール工程とを行う薄膜半導体装置の製造方法において、
前記絶縁膜形成工程は、厚さが１５０ｎｍ以下で該絶縁膜を形成し、
前記レーザアニール工程は、該光吸収層のパターンより内側に位置する該半導体薄膜の内部領域で、該光吸収層から厚さが１５０ｎｍ以下の該絶縁膜を介した熱伝導により該半導体薄膜の少なくとも一部が融解するようにレーザ光で該基板をパルス加熱する加熱過程と、該内部領域の少なくとも一部が融解した後、該光吸収層の外側に位置する該半導体薄膜の外部領域との境界から、該内部領域の内側に向かってラテラル成長が進行し、該内部領域の少なくとも一部に多結晶粒が生成する冷却過程とを含むことを特徴とする薄膜半導体装置の製造方法。
【請求項２】
前記半導体薄膜が、シリコンまたはシリコンを主成分とすることを特徴とする請求項１に記載の薄膜半導体装置の製造方法。  
【請求項３】
前記レーザアニール工程は、波長が５００ｎｍ以上のレーザ光を基板に照射することを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
【請求項４】
前記レーザアニール工程は、パルス発振されたレーザ光を照射領域が重なる範囲で走査しながら基板に照射することを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
【請求項５】
前記光吸収層形成工程は、導電性材料を用いて光吸収層を形成し、前記パターニング工程は該導電性材料をパターニングしてゲート電極を含む配線に加工することを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
【請求項６】
前記光吸収層形成工程は、該光吸収層を形成する導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いることを特徴とする請求項５に記載の薄膜半導体装置の製造方法。
【請求項７】
前記光吸収層は、比抵抗が低いが融点も低いアルミニウム、銅などを成分とする低融点材料からなる低電気抵抗パターンが、高融点金属或いは高融点金属を成分とする合金またはシリサイドからなる光吸収パターンに、少なくとも部分的に覆われた多層構造としたことを特徴とする請求項５に記載の薄膜半導体装置の製造方法。
【請求項８】
絶縁性の基板に薄膜トランジスタが集積形成された薄膜半導体装置であって、
前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、
前記ゲート絶縁膜はその厚みが１５０ｎｍ以下であり、
前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、
前記半導体薄膜は、基板の上からレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域を有し、
前記チャネル領域は、該ラテラル成長領域に形成されていることを特徴とする薄膜半導体装置。
【請求項９】
前記半導体薄膜は、光吸収層のパターン及びゲート絶縁膜の順に形成した後に成膜され、
該ゲート絶縁膜の厚さを１５０ｎｍ以下とすることにより、該光吸収層のパターンより外側に位置する外部領域を溶融することなく、該光吸収層のパターンより内側に位置する該内部領域の少なくとも一部をレーザアニールで溶融することにより、該内部領域と該外部領域の境界から内側に向かってラテラル成長が進行し、該内部領域に多結晶粒が生成する過程を経て該ラテラル成長領域が形成されることを特徴とする請求項８に記載の薄膜半導体装置。
【請求項１０】
該レーザアニールで用いた該光吸収層は導電性材料からなり、前記ゲート電極は該導電性材料をそのまま若しくは加工して形成することを特徴とする請求項９に記載の薄膜半導体装置。
【請求項１１】
前記ゲート電極は、該導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いることを特徴とする請求項１０に記載の薄膜半導体装置。
【請求項１２】
前記ゲート絶縁膜は、比抵抗が低いが融点も低いアルミニウム、銅などを成分とする低融点材料からなる低電気抵抗パターンが、高融点金属或いは高融点金属を成分とする合金またはシリサイドからなる光吸収パターンに、少なくとも部分的に覆われた多層構造としたことを特徴とする請求項１０に記載の薄膜半導体装置。
【請求項１３】
絶縁性の基板に画素とこれを駆動する薄膜トランジスタとが集積形成された表示装置であって、
前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、
前記ゲート絶縁膜はその厚みが１５０ｎｍ以下であり、
前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、
前記半導体薄膜は所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域を有し、
前記チャネル領域は、該ラテラル成長領域に形成されていることを特徴とする表示装置。
【請求項１４】
前記半導体薄膜は、所定のパターンを有する光吸収層を下地に形成した後、該ゲート絶縁膜の上に成膜され、
該ゲート絶縁膜の厚さを１５０ｎｍ以下とすることにより、該光吸収層のパターンより外側に位置する外部領域を溶融することなく、該光吸収層のパターンより内側に位置する該内部領域の少なくとも一部をレーザアニールで溶融することにより、該内部領域と該外部領域の境界から内側に向かってラテラル成長が進行し、該内部領域に多結晶粒が生成する過程を経て該ラテラル成長領域が形成されることを特徴とする請求項１３に記載の表示装置。
【請求項１５】
該レーザアニールで用いた該光吸収層は導電性材料からなり、前記ゲート電極は該導電性材料をそのまま若しくは加工して形成することを特徴とする請求項１４に記載の表示装置。
【請求項１６】
前記ゲート電極は、該導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いることを特徴とする請求項１５に記載の表示装置。
【請求項１７】
前記ゲート電極は、比抵抗が低いが融点も低いアルミニウム、銅などを成分とする低融点材料からなる低電気抵抗パターンが、高融点金属或いは高融点金属を成分とする合金またはシリサイドからなる光吸収パターンに、少なくとも部分的に覆われた多層構造としたことを特徴とする請求項１５に記載の表示装置。
【請求項１８】
前記画素は、有機エレクトロルミネセンス素子からなることを特徴とする請求項１３に記載の表示装置。
【請求項１９】
前記画素は、該薄膜トランジスタに接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とからなることを特徴とする請求項１３に記載の表示装置。
【請求項２０】
絶縁性の基板に薄膜トランジスタが集積形成された薄膜半導体装置であって、
前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、
前記ゲート絶縁膜はその厚みが１５０ｎｍ以下であり、
前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、
前記半導体薄膜は、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域を有し、
前記チャネル領域は、該ラテラル成長領域に形成されていることを特徴とする薄膜半導体装置。
【請求項２１】
絶縁性の基板に薄膜トランジスタが集積形成された薄膜半導体装置であって、
前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、
前記ゲート絶縁膜はその厚みが１５０ｎｍ以下であり、
前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、
前記半導体薄膜は、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界に沿って多結晶粒が一列に配された多結晶領域を有し、
前記チャネル領域は、該多結晶領域に形成されていることを特徴とする薄膜半導体装置。
【請求項２２】
前記内部領域は、互いに離れた二本の境界の間に位置し、一方の境界に沿って配されたた多結晶粒の列と、他方の境界に沿って配された多結晶粒の列とが、内部領域の中央で互いに接していることを特徴とする請求項２１に記載の薄膜半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置及びその製造方法と、薄膜半導体装置で構成されたアクティブマトリクス型の表示装置に関する。より詳しくは、薄膜半導体装置の素子領域を形成する半導体薄膜の結晶化技術に関する。さらに詳しくは、レーザアニールによって半導体薄膜の異なる領域に温度差をつけ、これを利用して膜の平面方向（横方向）に結晶成長を誘起させるラテラル結晶成長技術に関する。
【背景技術】
【０００２】
薄膜半導体装置は薄膜トランジスタ（ＴＦＴ）を主要な構成デバイスとする。薄膜トランジスタは活性層として半導体薄膜を用いる。半導体薄膜としては例えばシリコン膜が一般的に用いられている。近年では、安価なガラス基板上に多結晶シリコン膜を形成して薄膜トランジスタの活性層とする開発が進んでいる。
【０００３】
ガラス基板上に低温で多結晶シリコン膜を形成する技術として、レーザ光照射による結晶化技術が開発されている。レーザ光の照射による結晶化（以下、レーザアニールと呼ぶ場合がある）は、非晶質シリコン膜にレーザ光のエネルギーを吸収させる事により膜のみを瞬間的に溶融させ、冷却過程で再結晶化する技術である。
【０００４】
最近では、連続発振のレーザ光を用いて結晶性の高い多結晶シリコン膜を得る技術が発表されている。この技術は、非晶質シリコン膜上において連続発振のレーザ光を走査し、半導体薄膜の固液界面を横方向に移動させる事で膜中に温度差を作り、この温度差を利用してシリコン膜中にラテラル結晶成長を起こす技術である。しかながら、走査速度が遅いと膜自体が突沸して消失してしまい、走査速度が速いと固液界面の移動速度を超えてしまいラテラル結晶成長が不十分になるといった点でプロセスマージンが狭い。
【０００５】
連続発振レーザ光の代わりにパルス発振レーザ光を利用したラテラル結晶成長技術が開発されており、例えば特許文献１に記載がある。この特許文献１では、基板上に非晶質シリコン膜を形成し、さらにこの非晶質シリコン膜の一部の上に金属膜を形成する。この金属膜をマスクとして非晶質シリコン膜の上方から一回目のレーザ光照射を行って金属膜でマスクされた非晶質シリコン膜の一部以外の部分を結晶化する。この後金属膜を除去し、非晶質シリコン膜の上方から２回目のレーザ光照射を行って非晶質シリコンの一部をラテラル成長で結晶化する。２回目のレーザ光照射により結晶化された多結晶シリコン膜を薄膜トランジスタのチャネル領域に用いる。その他ラテラル結晶成長技術では無いが、２回のエキシマレーザ光照射によりシリコン薄膜を結晶化して多結晶シリコン膜に転換する技術が特許文献２に記載されている。
【特許文献１】特開２００３−３１８１０８公報
【特許文献２】特開２００１−１０２５８９公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されたラテラル結晶化技術は、レーザ光を前後２回照射しており、その間金属マスク形成→１回目のレーザ照射→金属膜マスクを除去→２回目のレーザ照射という手順となるため結晶化の為のプロセスが複雑となり、生産性の上で好ましくない。
【課題を解決するための手段】
【０００７】
上述した従来の技術の課題に鑑み、本発明は半導体薄膜を半透過するレーザ光を照射することで、薄膜トランジスタの活性領域であるゲートパターン上に選択的にラテラル結晶成長を引き起こし、以って均一な結晶構造の多結晶半導体薄膜をゲートパターン上に形成する事を目的とする。
【０００８】
かかる目的を達成する為に以下の手段を講じた。即ち本発明は、基板の上に光吸収層を形成する光吸収層形成工程と、該光吸収層を所定の形状にパターニングするパターニング工程と、パターニングされた該光吸収層を絶縁膜で覆う絶縁膜形成工程と、該絶縁膜上に半導体薄膜を形成する半導体薄膜形成工程と、パルス発振されたレーザ光を照射し該半導体薄膜を結晶化するレーザアニール工程とを行う薄膜半導体装置の製造方法において、前記絶縁膜形成工程は、厚さが１５０ｎｍ以下で該絶縁膜を形成し、前記レーザアニール工程は、該光吸収層のパターンより内側に位置する該半導体薄膜の内部領域で、該光吸収層から厚さが１５０ｎｍ以下の該絶縁膜を介した熱伝導により該半導体薄膜の少なくとも一部が融解するようにレーザ光で該基板をパルス加熱する加熱過程と、該内部領域の少なくとも一部が融解した後、該光吸収層の外側に位置する該半導体薄膜の外部領域との境界から、該内部領域の内側に向かってラテラル成長が進行し、該内部領域の少なくとも一部に多結晶粒が生成する冷却過程とを含むことを特徴とする。
【０００９】
好ましくは、該半導体薄膜が、シリコンまたはシリコンを主成分とする。この場合、該光吸収層としては、シリコンの融点（１４１０℃）より高い温度に耐える耐熱性を持つものを使用することができる。具体的にはモリブデン（Ｍｏ、融点２６２３℃）、チタン(Ｔｉ、融点１６６６℃）、バナジウム(Ｖ、融点１９１７℃）、クロム（Ｃｒ、融点１８５７℃）、ジルコニウム（Ｚｒ、融点１８５２℃）、ニオブ（Ｎｂ、融点２４７０℃）、ハフニウム（Ｈｆ、融点２２３０℃）、タンタル（Ｔａ、融点２９８５℃）、タングステン（Ｗ、融点３４０７℃）等の高融点金属、あるいはこれらの合金、あるいは、これらのシリサイドを用いることができる。もしくは、上記金属膜の積層膜、上記金属化合物膜の積層膜、上記金属膜と上記金属化合物膜との積層膜を用いることができる。あるいは必要に応じて、アルミニウム、銅など比抵抗が低い材料の表側に高融点金属を重ねた配線、いわゆるクラッド構造の配線としても良い。
【００１０】
シリコンまたはシリコンを主成分とする半導体薄膜を例に取ると、好ましくは、前記レーザアニール工程は、半導体薄膜を部分的に透過する（半透過する）波長が５００ｎｍ以上のレーザ光を基板に照射する。又前記レーザアニール工程は、パルス発振されたレーザ光を照射領域が重なる範囲で走査しながら基板に照射する。又前記光吸収層形成工程は導電性材料を用いて光吸収層を形成し、前記パターニング工程は該導電性材料をパターニングしてゲート電極を含む配線に加工する。この場合、前記光吸収層形成工程は、光吸収層を形成する導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いる。あるいはアルミニウムなど比抵抗が低い材料の配線パターンの少なくとも一部が、高融点金属で覆われた構造の配線、いわゆるクラッド構造（被覆構造）の配線としても良い。
【００１１】
更に本発明は、絶縁性の基板に薄膜トランジスタが集積形成された薄膜半導体装置であって、前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、前記ゲート絶縁膜はその厚みが１５０ｎｍ以下であり、前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、前記半導体薄膜は、基板の上からレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域を有し、前記チャネル領域は、該ラテラル成長領域に形成されていることを特徴とする。
前記ラテラル成長領域は、内部領域と外部領域を分けるパターンの境界に沿って多結晶粒が一列に配された多結晶領域である。典型的には、前記内部領域が互いに離れた二本の境界の間に位置し、一方の境界に沿って配された多結晶粒の列と、他方の境界に沿って配された多結晶粒の列とが、内部領域の中央で互いに接している。
【００１２】
好ましくは前記半導体薄膜は、光吸収層のパターン及びゲート絶縁膜の順に形成した後に成膜され、該ゲート絶縁膜の厚さを１５０ｎｍ以下とすることにより、該光吸収層のパターンより外側に位置する外部領域を溶融することなく、該光吸収層のパターンより内側に位置する該内部領域の少なくとも一部をレーザアニールで溶融することにより、該内部領域と該外部領域の境界から内側に向かってラテラル成長が進行し、該内部領域に多結晶粒が生成する過程を経て該ラテラル成長領域が形成される。又該レーザアニール工程で用いた該光吸収層は導電性材料からなり、前記ゲート電極は該導電性材料をそのまま若しくは加工して形成する。又前記ゲート電極は、該導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いる。あるいはアルミニウム、銅などの比抵抗が低い材料を成分とする材料からなる配線パターンの表側に高融点金属を重ねた配線、いわゆるクラッド構造の配線としても良い。又前記薄膜トランジスタは、該チャネル領域と少なくとも該ドレイン領域との間に、該ドレイン領域より不純物濃度の低いＬＤＤ領域を備えていても良い。
【００１３】
加えて本発明は、絶縁性の基板に画素とこれを駆動する薄膜トランジスタとが集積形成された表示装置であって、前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、前記ゲート電極はその厚みが１５０ｎｍ以下であり、前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、前記半導体薄膜は所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域を有し、前記チャネル領域は、該ラテラル成長領域に形成されていることを特徴とする。
【００１４】
好ましくは前記画素は、有機エレクトロルミネセンス素子からなる。或いは前記画素は、該薄膜トランジスタに電気的に接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とからなる。
【発明の効果】
【００１５】
本発明は、絶縁膜の厚さを１５０ｎｍ以下にすることで、光吸収層に吸収されたレーザ光で光吸収層が加熱され、絶縁膜を伝わって半導体薄膜まで熱伝導して、光吸収層の上に重なる半導体薄膜を選択的に加熱、融解する効果により、光吸収層パターンの外にある半導体薄膜の外部領域を溶融せず、光吸収層パターンの内側にある半導体薄膜の内部領域を選択的に融解してラテラル成長させることを利用している。なお、本レーザアニール工程は原則的に１回のレーザ光照射で済むが、必要に応じて複数回照射しても良い。
なお半導体薄膜が入射光の概ね３〜１０％以上を吸収する波長のレーザ光を照射する場合には、光吸収層の上に重なる半導体薄膜が、光吸収層と重ならない部分（ガラス基板上に直に存在する部分）に比べて、絶縁膜／光吸収層の界面反射の分だけ高い強度のレーザ光で照射されることによっても、該内部領域の選択融解が促進される。しかしながら、光吸収層からの熱伝導が不可欠であり、従って絶縁膜の厚さが１５０ｎｍ以下であることが本発明が成立するための本質的な要件である。１５０ｎｍを越えると熱伝導が不十分になり、ラテラル成長が生じない、
【００１６】
半導体薄膜がシリコンまたはシリコンを主成分とする場合には、半導体薄膜による光吸収を低減することで光吸収層への入射レーザ光量を増加し、光吸収層と重なる部分を選択的に溶融する為に、波長範囲が５００ｎｍ以上のレーザ光を用いる事が効果的である。この様な波長のレーザを以下では長波長レーザと呼ぶことにする。この長波長レーザ光は紫外線エキシマレーザに比べると、シリコン膜の光吸収率が低い点に特徴がある。例えばシリコン薄膜の厚さが１００ｎｍ以下の場合、波長５３０ｎｍのグリーンレーザは室温でシリコン膜によって５〜１０％程度しか吸収されない。したがってゲート電極パターンを長波長レーザで選択的に加熱して、ゲート電極の内側に入る半導体薄膜の内部領域に選択的な溶融およびそれに引き続くラテラル結晶成長を誘起する事が可能になる。
【００１７】
本発明の製造方法によれば、レーザアニールに先立って形成する光吸収層のパターンにしたがって、ラテラル結晶成長を制御している。ラテラル結晶成長領域は、半導体薄膜の内部領域と外部領域を分けるパターンの境界に沿って多結晶粒が一列に配された多結晶領域である。典型的には前記内部領域は互いに離れた二本の境界の間に位置し、一方の境界に沿って配された多結晶粒の列と、他方の境界に沿って配された多結晶粒の列とが、内部領域の中央で互いに接している。これにより、内部領域内における多結晶シリコン粒界のサイズ及び方向制御が可能となり、電気的特性およびその均一性が著しく向上する。この内部領域を薄膜トランジスタのチャネル領域に用いることで、薄膜トランジスタの特性を顕著に改善する事が可能である。
【００１８】
さらに、照射領域が部分的にオーバーラップした場合でも、結晶粒のサイズや位置がほとんど変化しない為、パルス発振されたレーザ光を照射領域が部分的に重なる範囲で走査しながら基板に照射することも可能である。例えば照射領域が長手形状のラインビームを長軸方向で重ねて照射しても結晶性がほとんど変化しない。したがってラインビームを一部オーバーラップしながら照射する事で、ラインビームの幅を超える幅のデバイスを均一に結晶化処理する事が可能である。
【発明を実施するための最良の形態】
【００１９】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる薄膜半導体装置の製造方法の要部を示す模式図である。（ａ）及び（ｂ）は各々レーザアニール工程後の半導体装置の模式的な断面図および平面図を示す。基本的に、本発明にかかる薄膜半導体装置の製造方法は、光吸収層形成工程とパターニング工程と絶縁膜形成工程と半導体薄膜形成工程とレーザアニール工程とを含んでいる。（ａ）に示すように、まず光吸収層形成工程では、ガラス等からなる透明な基板１０１に光吸収層１０２を形成する。なお必要に応じて、基板１０１の表面側に予めＳｉＮｘやＳｉＯ２の等の薄膜からなる熱緩衝層を形成し、その上に光吸収層１０２を形成しても良い。続いてパターニング工程では、光吸収層１０２をエッチングで所定の形状にパターニングしている。
次の絶縁膜形成工程では、パターニングされた光吸収層１０２を厚さが１５０ｎｍ以下の絶縁膜１０３で覆う。絶縁膜１０３を２層以上のＳｉＮｘやＳｉＯ２からなる多層膜とすることも可能であるが、この場合は多層膜の総厚さが１５０ｎｍ以下となるようにする。
次に半導体薄膜形成工程では、この絶縁膜１０３上に半導体薄膜１０４を形成する。この半導体薄膜１０４は例えば非晶質シリコン膜である。
【００２０】
次に（ａ）に示す本発明のレーザアニール工程（以下本レーザアニール工程と称する場合がある）では、全固体グリーンレーザパルス光１０５を照射することによって、光吸収層１０２のパターン上の内部領域１０６の半導体薄膜１０４を選択的に溶融する。
この選択的な溶融は、光吸収層１０２のパターンがレーザ光１０５の照射によって直接（すなわち半導体薄膜１０４からの熱伝導によってではなく）加熱され、その熱が絶縁膜１０３を伝わって半導体薄膜１０４に熱伝導することにより達成される。なお、半導体薄膜１０４はレーザ光１０５を吸収し、それによって加熱されるものの、これが選択融解の第一要因ではない。このことは、例えば半導体薄膜１０４が非晶質シリコンの場合、非晶質シリコン層がほとんど吸収しない波長１．０６μｍのＮｄ：ＹＡＧレーザ光（基本波）照射によっても、内部領域１０６の非晶質シリコン層が選択的に溶融することから分かる。したがって、後述するように、絶縁膜１０３の膜厚が十分薄く、具体的には１５０ｎｍ以下の厚さであり、光吸収層１０２から半導体薄膜１０４への熱伝導が十分良好なことが、本発明が成立するための本質的な要件である。
【００２１】
さて、内部領域１０６が選択的に融解される際、外部領域１０７に位置するが内部領域１０６に近接し光吸収層１０２のパターンで規定される境界領域１０８の半導体薄膜の少なくとも一部も融解する。その原因としては（１）溶融した内部領域１０６のシリコン層からの横方向の熱伝導、（２）光吸収層１０２の端部で乱反射したレーザ光による加熱、および（３）光吸収層１０２の端部から絶縁層１０３を経由した熱伝導などが挙げられる。
次にレーザパルスが終息した後の冷却過程において、ラテラル成長が発生する。すなわち内部領域１０６に先立って固化し始める境界領域１０８に生成される核から生成した結晶粒を種として、境界領域１０８から内側に向かってラテラル成長が進行し、内部領域１０６に多結晶粒が生成する。（ａ）ではラテラル成長が進行する方向を矢印Ｇで表している。なお光吸収層１０２には、ラテラル成長期間中  半導体薄膜を保温し、ラテラル成長をより長い時間にわたり持続させ、その結果ラテラル成長長さ（すなわちラテラル成長した多結晶Ｌの長さＷＬ）を長くする効果もある。
【００２２】
（ｂ）に示すように、ラテラル成長は光吸収層１０２のパターンの両側から内側に向かって進行する為、ラテラル成長した多結晶粒Ｌのメジャーな粒界Ｒが丁度ラテラル成長領域１０９の幅方向の中央に生じる。（ｂ）から明らかなように、ラテラル成長領域１０９に含まれる多結晶粒Ｌはそのサイズ及び位置が光吸収層１０２のパターンにしたがって幾何学的に制御されている。この様に均一に制御されたラテラル成長領域１０９を薄膜トランジスタのチャネル領域に利用する事で、特性が均一な薄膜トランジスタを基板上に集積形成することが可能である。
【００２３】
好ましくはレーザアニール工程は、波長が５００ｎｍ以上の長波長レーザパルス光１０５を基板１０１に照射する。またレーザアニール工程は、場合によりパルス発振されたレーザ光１０５を照射領域が重なる範囲で走査しながら基板１０１に照射する。また光吸収層形成工程は導電性材料を用いて光吸収層１０２を形成し、パターニング工程はこの導電性材料をパターニングして例えば薄膜トランジスタのゲート電極を含む配線に加工する。さらに光吸収層形成工程は、光吸収層１０２を形成する導電性材料として高融点金属あるいは高融点金属を成分とする合金またはシリサイドを用いる。あるいはアルミニウムなど比抵抗が低い材料の配線パターンの少なくとも一部が、高融点金属で覆われたクラッド構造の配線としても良い。
【００２４】
レーザパルス終息後に熱散逸で温度が低下する時に、この多結晶粒Ｌは内部領域１０６の中央でぶつかって、メジャーな粒界Ｒを形成する。このメジャーな粒界Ｒは多結晶シリコン半導体薄膜の表面側の隆起部となって現れる。なお、光吸収層１０２のパターン幅が、ラテラル成長の可能な距離（典型的には２〜１０μｍ）の２倍よりも長い場合、メジャーな粒界Ｒは形成されず、パターンの両側から内側に向かって進行したラテラル成長のフロントがぶつかる前に、内部領域１０６の幅方向中央付近で、シリコン融液の温度低下に伴うランダム核発生が起きる。この場合、内部領域１０６の中央に沿って粒径が０．１μｍ以下の微結晶領域が形成され、ＴＦＴ特性が低下する原因となるので、ＴＦＴのチャネル長は、ラテラル成長距離の２倍以下となるように、光吸収層のパターンを設計することが望ましい。
【００２５】
図２は、本発明にかかる薄膜半導体装置の別の製造方法の要部を示す模式図である。図２（ａ）及び（ｂ）は各々、非晶質シリコン層がほとんど吸収しない波長１．０６μｍのＮｄ：ＹＡＧレーザ光（基本波）１２７を照射するレーザアニール工程後の半導体装置の模式的な断面図および平面図を示す。図１との違いは、半導体薄膜層１０４（ここでは非晶質シリコン）がレーザ光１２７をほとんど吸収しないため、外部領域１０７は非晶質シリコンのまま残留し、光吸収層１０２の上に位置する内部領域１０６のみで非晶質シリコン層の融解、およびそれに引き続くラテラル成長が起こる点である。
【００２６】
図３Ａは、本発明にしたがって結晶化された半導体薄膜の光学顕微鏡写真である。試料は、ガラス基板の上にゲート電極（＝光吸収層）を形成し、さらにその上に厚さ９０ｎｍのゲート絶縁膜を介して非晶質シリコン膜を厚さ５０ｎｍで形成したものである。このサンプルに対し、本レーザアニール工程を行う。具体的には、波長５２７ｎｍのＱスイッチ  Ｎｄ：ＹＬＦレーザー（米国・Ｃｏｈｅｒｅｎｔ社製  モデル  Ｅｖｏｌｕｔｉｏｎ  ３０）から０．６μｓの時間間隔を置いてグリーンレーザパルスを続けて２発照射するダブルパルス照射を１ｍｓ間隔で２回（すなわち２周期分）行い、光吸収パターン（厚さ６０ｎｍのＭｏ薄膜）上の非晶質シリコンをラテラル成長した多結晶に転換している。ダブルパルス照射は周期が１ｍｓで、２発のパルス間隔（位相差）は０．６μｓである。但し本照射条件は一例であって本発明はこの照射条件に限られるものではない。なお、レーザ光は光強度を均一化する光学系を通した後、矩形の穴の開いたスリットを通し整形している。試料への入射光強度は１発目及び２発目が夫々６００および５００ｍＪ／ｃｍ２とした。ゲート電極は高融点金属からなり、光吸収層の役割を果たしている。ゲート電極のパターンは幅が約７．５μｍである。写真から明らかなように、ゲート電極と重なる内部領域には、ラテラル結晶成長で生成した多結晶粒が整然と配列している。個々の多結晶粒を隔てる通常の粒界はチャネル領域の長さ方向（矢印Ｇの方向）とほぼ平行になっているが、中央のメジャーな粒界Ｒはチャネルの幅方向（矢印Ｇと直交する方向）と平行になっている。ゲート電極パターンの両側から内に向かって成長した多結晶粒はパターンの幅方向中央でぶつかり合い、メジャーな粒界Ｒを形成している。このように内部領域は、内部領域と外部領域の境界に沿って多結晶粒が一列に整然と配された多結晶領域であり、典型的にはこの内部領域は、互いに離れた二本の境界の間に位置し、一方の境界に沿って配された多結晶粒の列と、他方の境界に沿って配された多結晶粒の列とが、内部領域の中央粒界Ｒで互いに接している。また、ゲート電極のパターンの外側領域は多結晶化されてはいるが、その結晶粒は粒径が微細である為、光学顕微鏡で詳しく観察する事はできない。
【００２７】
図３Ｂは、図３Ａと同一試料の別の部分を、図３Ａと同じ倍率で撮影した光学顕微鏡写真である。ゲートパターンの幅は約１５μｍで図３Ａの約２倍あるが、そのためにゲートパターンの中央までラテラル成長することができず、ゲートパターンの幅方向の中央付近に、幅約７．５μｍの微結晶領域が発生している。微結晶領域の外側には、列幅約４μｍのラテラル成長領域が見られる。
この様な微結晶領域はＴＦＴ特性が低下する原因となるため好ましくはないが、例えばオン電流の値で言うと、微結晶領域がない場合の概ね５０〜７０％以上の特性（＝オン電流）は得られるので、表示デバイスの駆動回路の一部に用いることを排除するものではない。
【００２８】
図４は、図３Ａと同一の試料の更に別の部分を、図３Ａと同じ倍率で撮影した光学顕微鏡写真である。この場合、幅の異なるゲートパターン（光吸収層１０２）がＬ字型に直交しているが、そのパターンに従ってラテラル成長した結晶が配列していることが分かる。
【００２９】
図５はゲート絶縁膜の厚さが１７０ｎｍである以外は、図３Ａと同じ構造の試料に、図３Ａと概略同一の条件でグリーンレーザパルスを２発ずつ２回照射し、結晶化された半導体薄膜の光学顕微鏡写真である。この場合は光吸収層１０２と重なる半導体薄膜の内部領域でラテラル成長が起きていないことが分かる。
【００３０】
図６はゲート絶縁膜の厚さを５０〜２５０ｎｍの範囲で変化させた場合の、ラテラル成長長さの変化を示す。レーザアニール工程では、図３Ａと同一条件でグリーンレーザパルスを続けて２発照射するダブルパルス照射を１ｍｓ間隔で２回行い、結晶化された半導体薄膜（多結晶シリコン薄膜）を光学顕微鏡で観察し、ラテラル成長長さ（図１におけるＷＬ）を求めた。なおゲート絶縁膜は２層構造であり、まず厚さ５０ｎｍのＳｉＮｘ膜をプラズマＣＶＤ法で成膜し、引き続き厚さ０〜２００ｎｍのＳｉＯ２膜をプラズマＣＶＤ法で成膜した。この図から、ゲート絶縁膜の厚さが１５０ｎｍを超えるとラテラル成長長さが急速に短くなり、１７０ｎｍ以上では０．２μｍ以下となり、実質的にラテラル成長しないことが分かる。従って、チャネル長（＝ゲートパターンの幅）が０．４μｍ以上では、チャネルの幅方向の中央領域に微結晶領域が発生してしまいＴＦＴ特性が低下する。一方、通常の低温ポリシリコンＴＦＴを用いたフラットパネル駆動基板では通常、チャネル長が１μｍ以上のＴＦＴを含むため、ゲート絶縁膜の厚さを１５０ｎｍ以下の範囲とする必要がある。
【００３１】
本発明の方法によれば、結晶成長に先立って形成するゲート電極など金属配線パターンにしたがって、多結晶シリコン粒のサイズ制御及び多結晶シリコン粒界の位置制御が可能となり、これをチャネル領域に用いた場合薄膜トランジスタの特性及びその均一性が著しく向上する。さらに照射回数１回に代えて、２回（以上）照射した場合でも、上述の選択溶融→ラテラル成長を繰り返すだけで、結晶性や薄膜トランジスタ特性がほとんど変化しない為、レーザ光の照射領域を部分的に重ねて走査しながら照射処理を行う事ができる。この場合には、照射領域よりも大きな面積の半導体薄膜を均一に結晶化処理する事が可能になる。
【００３２】
図７及び図８を参照して、本発明にかかる薄膜半導体装置の製造方法の第１実施形態を詳細に説明する。この第１実施形態は、ガラスなどの絶縁性透明基板の上にボトムゲート構造の薄膜トランジスタを形成している。まず図７（ａ）に示すように、ガラス基板１０１上にゲート電極を含む金属配線パターン１０２を形成する。なお必要に応じて、基板１０１の表面側に予めＳｉＮｘやＳｉＯ２の等の薄膜からなる熱緩衝層を形成し、その上に光吸収層１０２を形成しても良い。例えば、厚さ１００ｎｍのＳｉＮｘと厚さ２００ｎｍのＳｉＯ２をプラズマＣＶＤ法で形成し熱緩衝層とすることができる。
その後、マグネトロン・スパッタ法を用いてモリブデン薄膜を厚さ６０ｎｍで形成した後、フォトリソグラフィーと反応性イオンエッチングによって、幅２〜２０μｍの範囲の金属配線パターン１０２を形成した。なおゲート電極を含む金属配線パターンには、モリブデン以外にシリコンの融点（１４１０℃）より高い温度での耐熱性を持つものを使用することができる。具体的には、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｈｆ、Ｔａ、Ｗ等の高融点金属、あるいはこれらの合金、あるいは、これらのシリサイドを用いることができる。あるいは必要に応じて、アルミニウム、銅など比抵抗が低い材料の表側に高融点金属を重ねた配線、いわゆるクラッド構造の配線としても良い。
【００３３】
次に図７（ｂ）に示すように、ゲート絶縁膜１０３として厚さ２５〜５０ｎｍのＳｉＮｘと厚さ３０〜５０ｎｍのＳｉＯ２をプラズマＣＶＤ法で形成し、引き続き原料ガスの切り替えのみで膜厚約３０〜６０ｎｍ程度の非晶質シリコンからなる半導体薄膜１０４をプラズマＣＶＤ法で形成した。このあと窒素雰囲気中、温度４００℃の炉で１〜３時間程度熱処理し、非晶質シリコン薄膜１０４の膜中水素量を０．１〜２［原子数％］程度まで低減する、いわゆる脱水素アニール処理を行った。なお、スパッタ法やＬＰ−ＣＶＤ法など、膜中の水素量が本質的に少ない成膜法を用いれば、この脱水素アニール処理は必要ない。さらに炉でのアニールに代えて、シリコン薄膜を完全に融解しない程度の比較的低いエネルギー密度でレーザ光を照射する事によりシリコン薄膜を加熱する、いわゆるレーザ脱水素処理を用いる事も可能である。
【００３４】
引き続き図７（ｂ）に示すように、固体レーザからパルス発振された第２高調波出力のレーザ光１０５を適切な照射光学系経由で照射する。固体レーザとしては、パルス発振のＱスイッチＮｄ：ＹＡＧレーザや、Ｎｄ：ＹＬＦレーザの基本波出力あるいは第２高調波出力を用いる事ができる。これらの基本波の波長は順に１０６４ｎｍ及び１０５３ｎｍであり、第２高調波出力の波長は順に５３２ｎｍ及び５２７ｎｍである。但し、ガラス上の境界領域１０８までラテラル成長領域とすることが可能で、かつガラス上の外部領域も平均結晶粒径が０．１μｍ以下と小さいながら多結晶化される第２高調波出力を照射する方が、チャネルに隣接する外部領域をＴＦＴのソースおよびドレイン領域として使用する、通常の低温ポリシリコンＴＦＴを製造する上では適しており、以下では第２高調波出力を用いた場合を例示することにする。
さて固体レーザは、レーザダイオード励起でも、アークランプやフラッシュランプなどによるランプ励起でも同様に採用可能であるが、出力安定性や励起光源の交換サイクルの観点から、レーザダイオード励起が好ましく、例えば米国Ｃｏｈｅｒｅｎｔ社のＥｖｏｌｕｔｉｏｎシリーズ（発振波長５２７ｎｍ）や、同社のＣＯＲＯＮＡシリーズ（発振波長５３２ｎｍ）を用いる事ができる。本実施形態では、米国Ｃｏｈｅｒｅｎｔ社のＥｖｏｌｕｔｉｏｎ３０を用い、繰り返し周波数１ｋＨｚ、パルス幅約１００〜２００ｎｓ、パルスエネルギー２０ｍＪの発振条件を用いた。照射光学系としてはコンデンサレンズ及びフライアイレンズなどからなる均一化光学系で照射スポット内の光強度分布を±５％以下に均一化した後、シリンドリカルレンズ、スリット及びコンデンサレンズからなる整形光学系によって、長さ５ｍｍ、幅０．１ｍｍに整形した線状ビームを用いた。この線状ビームを幅方向に走査する事で、大面積の半導体薄膜の結晶化を行う事ができる。エネルギー密度は３００〜９００ｍＪ／ｃｍ２の範囲とした。最適なエネルギー密度は光吸収層１０２、絶縁膜１０３、および半導体薄膜（非晶質シリコン層）１０４の各厚さ、およびレーザパルス波長、パルス幅（等）の関数であり、適時決める。
なお、発振タイミングを制御可能な２台のレーザを用いるか、あるいはダブルパルス発振可能なレーザを用いることによって、レーザ発振の１周期、例えば１ｋHz発振の場合には１ｍｓ内に、タイミング制御された２発のレーザパルスを照射可能なダブルパルス照射を用いることにより、ラテラル成長長さを延ばすことが可能である。この場合、２発目のレーザパルスは１発目から０．１〜５μｓ程度の遅れで照射し、１発目の照射によるラテラル成長が終息する前に入射し光吸収層１０２および半導体薄膜１０４を再加熱し、ラテラル成長時間を延長することで、ラテラル成長長さをより長くすることを目的とする。２発目のエネルギー密度は１発目の０．５〜１．２倍程度とする。
【００３５】
このレーザ光照射により、ゲート電極パターン１０２の直上および境界領域１０８にある半導体薄膜１０４の部分がラテラル成長領域１０９となる。前述したように、ラテラル成長領域１０９の成長方向は矢印Ｇで表されている。この選択融解を可能とする、ゲート電極パターンからの熱の伝導方向は上向きの矢印Ｈで表されている。
【００３６】
続いて図７（ｃ）に示すように、薄膜トランジスタの閾電圧Ｖｔｈを制御する目的で、多結晶化された半導体薄膜１０４に対してＶｔｈイオンインプランテーションを必要に応じて行う。例えば、ここではＢ＋イオンを１０ｋｅＶの加速エネルギーでドーズ量５×１０１１〜４×１０１２／ｃｍ２程度イオン注入する。
【００３７】
続いて前工程で結晶化された半導体薄膜１０４上にゲート電極１０２に整合させて絶縁性のストッパ膜１１０を形成する。その際先ずプラズマＣＶＤ法でＳｉＯ２膜を約２０ｎｍ〜３００ｎｍの厚みで形成する。ここでは、例えば、シランガスＳｉＨ４と亜酸化窒素ガスＮ２Ｏをプラズマ分解してＳｉＯ２膜を堆積する。次いで、このＳｉＯ２膜を所定の形状にパターニングしてストッパ膜１１０に加工する。この場合、裏面露光技術を用いてゲート電極１０２と自己整合するようにストッパ膜１１０をパターニングしている。なお、ストッパ膜１１０の直下に位置する半導体薄膜１０４の部分は、チャネル領域１１１として保護される。このチャネル領域１１１には、前述したように予めＶｔｈイオンインプランテーションによりＢ＋イオンが比較的低ドーズ量で注入されている。
【００３８】
続いてストッパ膜１１０をマスクとして、イオンドーピング１２０により不純物（Ｐ＋イオン）を半導体薄膜１０４に注入し、ＬＤＤ領域１１２を形成する。この時のドーズ量は、例えば５×１０１２〜１×１０１３／ｃｍ２であり、加速電圧は例えば１０ｋｅＶである。さらにストッパ膜１１０及びその両側のＬＤＤ領域１１２を被覆するようにフォトレジスト（図示省略）をパターニング形成した後、これをマスクとして不純物１２０（例えばＰ＋イオン）を高濃度で半導体薄膜１０４に注入し、ソース領域１０４Ｓ及びドレイン領域１０４Ｄを形成する。不純物注入には、例えばイオンドーピング１２０（イオンシャワー）を用いる事ができる。これは質量分離をかける事なく電界加速で不純物を注入するものであり、例えば１×１０１５／ｃｍ２程度のドーズ量で不純物を注入し、ソース領域１０４Ｓ及びドレイン領域１０４Ｄを形成する。加速電圧は例えば１０ｋｅＶである。
【００３９】
以上の後、紫外線ランプを使ったＲＴＡ（急速熱アニール）により、半導体薄膜１０４に注入された不純物の活性化を行う。このあと半導体薄膜１０４の不要な部分をパターニングし、ボトムゲート型の薄膜トランジスタを形成すると共に、この薄膜トランジスタを素子毎に分離する。
【００４０】
そのあと図８（ｄ）に示すように、基板１０１上の薄膜トランジスタを覆うように、プラズマＣＶＤによってＳｉＯ２を約１００ｎｍ〜２００ｎｍ、ＳｉＮｘを約２００ｎｍ〜４００ｎｍの厚みで連続して成膜し、層間絶縁膜１１６とする。この段階で窒素ガスまたはフォーミングガス中または真空中雰囲気下で３００℃〜４００℃程度の加熱処理を１時間行い、層間絶縁膜１１６に含まれる水素原子を半導体薄膜１０４中に拡散させる、いわゆる水素化アニールを行った。この後、層間絶縁膜１１６にコンタクトホールを開口し、Ｍｏ、Ａｌなどを１００ｎｍ〜１μｍの厚みでスパッタした後、所定の形状にパターニングしてソース領域１０４Ｓ及びドレイン領域１０４Ｄに接続されたソース電極１１３Ｓ及びドレイン電極１１３Ｄを形成する。さらに、感光性のアクリル樹脂などからなる平坦化層１１４を１〜３μｍ程度の厚みで塗布した後、フォトリソグラフィーによりドレイン電極１１３Ｄに達するコンタクトホールを開口した後、１２０〜２００℃程度の温度で焼成する。そして、平坦化層１１４の上に酸化インジュウム錫（Ｉｎ２Ｏ３＋ＳｎＯ２、以下ＩＴＯ）などからなる透明導電膜またはＡｇまたはＡｌなどからなる反射電極膜をスパッタした後、所定の形状にパターニングしてドレイン電極１１３Ｄに接続した画素電極１１５を形成する。なお、駆動回路部のトランジスタについては、画素電極１１５を形成しない。
【００４１】
以上のようにして絶縁性の基板１０１に薄膜トランジスタが形成された薄膜半導体装置が完成する。前述のように、この薄膜トランジスタは、ゲート絶縁膜１０３を間にして半導体薄膜１０４とゲート電極１０２が積層されている。半導体薄膜１０４は、ゲート電極１０２に重なるチャネル領域１１１と、チャネル領域１１１の両側に位置するソース領域１０４Ｓ及びドレイン領域１０４Ｄとを有する。半導体薄膜１０４は、レーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれている（図７（ｂ））。内部領域はグリーンレーザパルス光１０５を照射するレーザアニールにより、パターン境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域１０９を有する。ここで薄膜トランジスタのチャネル領域１１１（図７（ｃ））はラテラル成長領域１０９（図７（ｂ））に形成されている。
【００４２】
加えて薄膜トランジスタは、チャネル領域１１１と少なくともドレイン領域１０４Ｄとの間にドレイン領域１０４Ｄより不純物濃度の低いＬＤＤ領域１１２を備えている。このＬＤＤ領域１１２は、ラテラル成長領域１０９に形成されている。なお、このＬＤＤ領域はＮチャネル型トランジスタの耐圧を上げるために設けられるが、トランジスタの動作電圧が低く耐圧を必要としない場合は省略可能である。
【００４３】
以下に本発明にかかるレーザアニール加工の典型的なプロセスパラメータを挙げておく。
（１）ガラス基板にＭｏでゲートパターンを形成。
（２）プラズマＣＶＤでＳｉＮｘ、ＳｉＯ２、非晶質シリコン（ａ−Ｓｉ）の３層をこの順で連続成膜。但しＳｉＮｘとＳｉＯ２の厚みの合計は１５０ｎｍ以下。
（３）波長５３０ｎｍ前後のグリーンの全固体レーザパルスをオーバーラップ０〜９０％程度で照射し、Ｍｏゲートパターン上とその近傍にラテラル成長させる。
・ガラス上では、Ｍｏゲートパターン近くではラテラル成長、他は平均粒径が０．１μｍ程度以下の多結晶シリコンとなる。
【００４４】
図９Ａは、本発明の第１実施形態によって作製したＴＦＴ（薄膜トランジスタ）のＩｄｓ−Ｖｇｓ特性（太線）を、従来のエキシマレーザアニール（ＥＬＡ）によって作製したＴＦＴの特性（細線）と比較して示したグラフである。具体的には、大きさ３００ｍｍ×３５０ｍｍの基板に形成された、各１０個ずつのＴＦＴについて、ドレイン−ソース電圧Ｖｄｓが６Ｖの下でＩｄｓ−Ｖｇｓ特性を測定した。ＴＦＴはチャネル幅（Ｗ）が２０μｍ、チャネル長（Ｌ）が３．５μｍのＮチャネル型である。なお、ソース、ドレインの両側に、幅０．５μｍのＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を設けている。
【００４５】
図９Ａを見ると、本発明によるＴＦＴの特性の方が、ゲート電圧Ｖｇｓが０Ｖから上がって行く際に、ドレイン電流Ｉｄｓの立ち上がりがより急峻であり、さらにＶｇｓ＝６Ｖ付近の飽和電流領域におけるドレイン電流が高く、ＴＦＴ特性が優れていることが分かる。さらに、Ｉｄｓ−Ｖｇｓ特性曲線も揃っており、基板面内のばらつきが少なく、表示デバイスに用いた場合の表示ムラをより低減することが可能となる。
【００４６】
次に、特性を定量的に比較するために、これらのＩｄｓ−Ｖｇｓ特性から抽出される特性値を比較する。まずＥＬＡプロセスによって作製したＴＦＴ特性値を平均値±［（最大値−最小値）／２］という形で記すと、オン電流が２９０±１００μＡ、閾値電圧Ｖｔｈが１．３９±０．２Ｖ、電子移動度が９５±１５（ｃｍ２／Ｖ・ｓ）、スイングファクターが０．１７（Ｖ／ｄｅｃａｄｅ）であった。なおオン電流はゲート電圧が６Ｖの場合のドレイン電流Ｉｄｓであり、閾値電圧Ｖｔｈは、ドレイン電圧Ｖｄｓを６Ｖとした場合に、ドレイン電流Ｉｄｓが５７１ｎＡとなるゲート電圧Ｖｇｓとして求めた。一方、本発明により作製したＴＦＴ特性は、オン電流が５００±４０μＡ、閾値電圧Ｖｔｈが０．８±０．０９Ｖ、電子移動度が１５０±１２（ｃｍ２／Ｖ・ｓ）、スイングファクターが０．１１（Ｖ／ｄｅｃａｄｅ）であった。
【００４７】
以上の結果から、本発明により作製したＴＦＴでは、電子移動度が従来のＥＬＡプロセスによる場合の約１．６倍に増加した結果、オン電流が約１．７倍と高くなり、電流駆動能力が高まったことが分かる。さらに基板面内でＴＦＴ特性をより均一にできるため、表示デバイスに用いた場合の表示ムラをより低減することが可能となる。
【００４８】
図９Ｂは、本発明にかかる薄膜半導体装置の製造方法の第２実施形態を示す。第１実施形態の薄膜トランジスタの構造（図８（ｄ））と異なる点は、全固体グリーンレーザーアニールでゲートパターン上の領域でラテラル成長させた後、プラズマＣＶＤによりＳｉＯ２薄膜を厚さ７０ｎｍで成膜し、第２のゲート絶縁膜１１７とし、さらに第１のゲート電極１０２と同様にして、第２のゲート電極１１８を形成した点である。図では省略してあるが第１のゲート電極１０２と第２のゲート電極１１８は第１のゲート絶縁膜１０３と第２のゲート絶縁膜１１７を貫通するコンタクトホールを介してアルミ電極で接続され同電位になるようにする。かかるデュアルゲート構造により、第１実施形態の薄膜トランジスタに比べ、より高いオン電流と、より均一なトランジスタ特性を得ることが可能である。
【００４９】
図１０は、本発明にかかる表示装置の一例を示す模式的な断面図である。図示を容易にする為、１個の画素とこれを駆動する１個の薄膜トランジスタＴＦＴのみを表してある。画素はマトリクス状に配されており、画面を構成する。本実施例では、この画素は有機ＥＬ発光素子ＯＬＥＤからなり、透明電極１３０、有機ＥＬ層１４０及び金属電極１５０を順に重ねたものである。透明電極１３０は画素毎に分離しておりＯＬＥＤのアノードＡとして機能し、例えばＩＴＯなどの透明導電膜からなる。金属電極１５０は画素間で共通接続されており、ＯＬＥＤのカソードＫとして機能する。有機ＥＬ層１４０は例えば正孔輸送層と電子輸送層とを重ねた複合膜となっている。例えば、アノードＡ（正孔注入電極）として機能する透明電極１３０の上に正孔輸送層としてＤｉａｍｙｌｅを蒸着し、その上に電子輸送層としてＡｌｑ３を蒸着し、さらにその上にカソードＫ（電子注入電極）として機能する金属電極１５０を生成する。なお、Ａｌｑ３は、８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ  ａｌｕｍｉｎｕｍを表している。この様な積層構造を有するＯＬＥＤは一例に過ぎない。かかる構成を有するＯＬＥＤのアノード／カソード間に順方向の電圧を印加すると、電子や正孔などキャリアの注入が起こり、発光が観測される。ＯＬＥＤの動作は、正孔輸送層から注入された正孔と電子輸送層から注入された電子より形成された励起子による発光と考えられる。
【００５０】
一方、ＴＦＴは本発明にしたがって作製されたものであり、ガラス等からなる基板１０１の上に形成されたゲート電極１０２と、その上に重ねられた厚みが１５０ｎｍ以下のゲート絶縁膜１０３と、このゲート絶縁膜１０３を介してゲート電極１０２の上方に重ねられた半導体薄膜１０４とからなる。この半導体薄膜１０４は本発明にしたがってラテラル成長した多結晶シリコン薄膜からなる。薄膜トランジスタＴＦＴはＯＬＥＤに供給する電流の通路となるソースＳ、チャネルＣｈ及びドレインＤを備えている。チャネルＣｈは丁度ゲート電極１０２の直上に位置する。このボトムゲート構造のＴＦＴは層間絶縁膜１１６により被覆されており、その上にはソース電極１１３Ｓ及びドレイン電極１１３Ｄが形成されている。これらの上には別の層間絶縁膜１１４を介して前述したＯＬＥＤが成膜されている。層間絶縁膜１１４にはコンタクトホールが開口しており、ＯＬＥＤの透明電極１３０はこのコンタクトホールを介してＴＦＴのドレイン電極１１３Ｄに電気接続している。なお、本実施例では画素が有機エレクトロルミネッセンス素子ＯＬＥＤで構成されていたが、これに限られるものではない。例えば画素は、薄膜トランジスタＴＦＴに接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とで構成する事ができる。
【図面の簡単な説明】
【００５１】
【図１】本発明にかかる薄膜半導体装置の製造方法の基本構成を示す模式図である。
【図２】本発明にかかる薄膜半導体装置の製造方法の別の基本構成を示す模式図である。
【図３Ａ】本発明にしたがって製造された薄膜半導体の光学顕微鏡写真図で、ゲート絶縁膜厚が９０ｎｍの場合である。
【図３Ｂ】図３Ａの別の部分の光学顕微鏡写真図である。
【図４】図３Ａの別の部分の光学顕微鏡写真図である。
【図５】本発明のパラメータ範囲を説明するために製造された、ゲート絶縁膜厚が１７０ｎｍの場合の薄膜半導体の光学顕微鏡写真図である。
【図６】本発明のパラメータ範囲を説明するための、ラテラル成長長さとゲート絶縁膜厚の関係を示すグラフである。
【図７】本発明にかかる薄膜半導体装置の製造方法の第１実施形態を示す工程図である。
【図８】同じく第１実施形態の工程図である。
【図９Ａ】本発明にかかる薄膜半導体装置に含まれる薄膜トランジスタの電気特性を示すグラフである。
【図９Ｂ】本発明にかかる薄膜半導体装置の第２実施形態を示す断面構造図である。
【図１０】本発明にかかる表示装置の一例を示す模式的な断面図である。
【符号の説明】
【００５２】
１０１・・・基板、１０２・・・光吸収層（ゲート電極）、１０３・・・絶縁膜、１０４・・・半導体薄膜、１０６・・・内部領域、１０７・・・外部領域、１０８・・・境界領域、１０９・・・ラテラル成長領域
【図１】
2009016667.tif 000003
【図２】
2009016667.tif 000004
【図６】
2009016667.tif 000005
【図７】
2009016667.tif 000006
【図８】
2009016667.tif 000007
【図９Ａ】
2009016667.tif 000008
【図９Ｂ】
2009016667.tif 000009
【図１０】
2009016667.tif 000010
【図３Ａ】
2009016667.tif 000011
【図３Ｂ】
2009016667.tif 000012
【図４】
2009016667.tif 000013
【図５】
2009016667.tif 000014