(57)【要約】【課題】直線補間区間と非線形補間区間とつなぎ目部分で連続性が損なわれる。【解決手段】容量型Ｄ／Ａ変換回路を、第１の電位線と第１の容量との接続をビット値に応じて切り替え制御する第１のスイッチ素子と、第２の電位線と第１の容量との接続をビットの論理反転値に応じて切り替え制御する第２のスイッチ素子と、第２のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子と、第１の容量に充電された電位の総電位を出力する出力端子と、出力端子と一方の電極において接続され、第１の容量の最小値以上の容量値を有する第２の容量と、非線形動作時には第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を第２の電位線に接続し、線形動作時には反対側の電極を第２の電位線から切り離す第２のモードスイッチ素子とで構成する【選択図】図１３
2009100152.tif 000002
【特許請求の範囲】
【請求項１】
上位側ｐビットに対応する第１及び第２の電位をそれぞれ、第１の電位線と第２の電位線に出力する抵抗型ディジタル・アナログ変換回路と、
下位側ｑビットに応じて重み付けの異なる複数個の第１の容量と、下位側ｑビットの論理反転データ値に応じて、前記第１の電位線と前記第１の容量との接続を切り替え制御する第１のスイッチ素子と、下位側ｑビットのデータ値に応じて、前記第２の電位線と前記第１の容量との接続を切り替え制御する第２のスイッチ素子と、前記第１のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子と、複数個の前記第１の容量に充電された電位の総電位を出力する出力端子と、前記出力端子と一方の電極において接続され、前記第１の容量の最小値以上の容量値を有する第２の容量と、非線形動作時には前記第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を前記第１の電位線に接続し、線形動作時には前記反対側の電極を前記第１の電位線から切り離す第２のモードスイッチ素子とを有する特性切り替え機能付き容量型ディジタル・アナログ変換回路と
を有することを特徴とする複合型ディジタル・アナログ変換回路。
【請求項２】
請求項１に記載の複合型ディジタル・アナログ変換回路において、
ディジタルデータとアナログデータとの対応関係が線形となる領域においては、前記容量型のディジタル・アナログ変換回路が選択的に線形特性で駆動され、
ディジタルデータとアナログデータとの対応関係が非線形の領域においては、前記容量型のディジタル・アナログ変換回路が選択的に非線形特性で駆動される
ことを特徴とする複合型ディジタル・アナログ変換回路。
【請求項３】
請求項１又は２に記載の複合型ディジタル・アナログ変換回路は、
上位ビットに基づいて線形動作領域と非線形動作領域を判定し、判定結果に応じて第１及び第２のモードスイッチ素子を切り替え制御する
ことを特徴とする複合型ディジタル・アナログ変換回路。
【請求項４】
請求項１〜３のいずれか一つに記載の複合型ディジタル・アナログ変換回路において、
前記抵抗型のディジタル・アナログ変換回路は、事前に設定されたデータ値を境に、前記第１及び第２の電位線に出力する電位の上下関係を入れ替える
ことを特徴とする複合型ディジタル・アナログ変換回路。
【請求項５】
請求項１〜４のいずれか一つに記載の複合型ディジタル・アナログ変換回路において、
前記出力端子は、アナログバッファ回路の入力端子に接続される
ことを特徴とする複合型ディジタル・アナログ変換回路。
【請求項６】
対応ビットに応じて重み付けの異なる複数個の第１の容量と、
対応ビットの論理反転データ値に応じて、第１の電位線と前記第１の容量との接続を切り替え制御する第１のスイッチ素子と、
対応ビットのデータ値に応じて、第２の電位線と前記第１の容量との接続を切り替え制御する第２のスイッチ素子と、
前記第１のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子と、
複数個の前記第１の容量に充電された電位の総電位を出力する出力端子と、
前記出力端子と一方の電極において接続され、前記第１の容量の最小値以上の容量値を有する第２の容量と、
非線形動作時には前記第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を前記第１の電位線に接続し、線形動作時には前記反対側の電極を前記第１の電位線から切り離す第２のモードスイッチ素子と
を有することを特徴とする特性切り替え機能付き容量型ディジタル・アナログ変換回路。
【請求項７】
請求項６に記載の特性切り替え機能付き容量型ディジタル・アナログ変換回路は、
前記第２の容量と、対応する第２のモードスイッチ素子を複数組有し、
非線形動作時には、選択されたいずれか１つの第２の容量が選択的に前記第１の電位線に接続される
ことを特徴とする特性切り替え機能付き容量型ディジタル・アナログ変換回路。
【請求項８】
上位側ｐビットに対応する第１及び第２の電位をそれぞれ、第１の電位線と第２の電位線に出力する抵抗型ディジタル・アナログ変換回路と、下位側ｑビットに応じて重み付けの異なる複数個の第１の容量と、下位側ｑビットの論理反転データ値に応じて、前記第１の電位線と前記第１の容量との接続を切り替え制御する第１のスイッチ素子と、下位側ｑビットのデータ値に応じて、前記第２の電位線と前記第１の容量との接続を切り替え制御する第２のスイッチ素子と、前記第１のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子と、複数個の前記第１の容量に充電された電位の総電位を出力する出力端子と、前記出力端子と一方の電極において接続され、前記第１の容量の最小値以上の容量値を有する第２の容量と、非線形動作時には前記第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を前記第１の電位線に接続し、線形動作時には前記反対側の電極を前記第１の電位線から切り離す第２のモードスイッチ素子とを有する特性切り替え機能付き容量型ディジタル・アナログ変換回路とで構成される複合型ディジタル・アナログ変換回路と、
前記複合型ディジタル・アナログ変換回路から出力されるアナログデータで駆動される表示領域と、
前記表示領域に駆動動作タイミングを与えるタイミングコントローラと
をパネル基板上に有することを特徴とする表示パネルモジュール。
【請求項９】
対応ビットに応じて重み付けの異なる複数個の第１の容量と、対応ビットの論理反転データ値に応じて、第１の電位線と前記第１の容量との接続を切り替え制御する第１のスイッチ素子と、対応ビットのデータ値に応じて、第２の電位線と前記第１の容量との接続を切り替え制御する第２のスイッチ素子と、前記第１のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子と、複数個の前記第１の容量に充電された電位の総電位を出力する出力端子と、前記出力端子と一方の電極において接続され、前記第１の容量の最小値以上の容量値を有する第２の容量と、非線形動作時には前記第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を前記第１の電位線に接続し、線形動作時には前記反対側の電極を前記第１の電位線から切り離す第２のモードスイッチ素子とを有する特性切り替え機能付き容量型ディジタル・アナログ変換回路と、
前記特性切り替え機能付き容量型ディジタル・アナログ変換回路から出力されるアナログデータで駆動される表示領域と、
前記表示領域に駆動動作タイミングを与えるタイミングコントローラと
をパネル基板上に有することを特徴とする表示パネルモジュール。
【請求項１０】
上位側ｐビットに対応する第１及び第２の電位をそれぞれ、第１の電位線と第２の電位線に出力する抵抗型ディジタル・アナログ変換回路と、下位側ｑビットに応じて重み付けの異なる複数個の第１の容量と、下位側ｑビットの論理反転データ値に応じて、前記第１の電位線と前記第１の容量との接続を切り替え制御する第１のスイッチ素子と、下位側ｑビットのデータ値に応じて、前記第２の電位線と前記第１の容量との接続を切り替え制御する第２のスイッチ素子と、前記第１のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子と、複数個の前記第１の容量に充電された電位の総電位を出力する出力端子と、前記出力端子と一方の電極において接続され、前記第１の容量の最小値以上の容量値を有する第２の容量と、非線形動作時には前記第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を前記第１の電位線に接続し、線形動作時には前記反対側の電極を前記第１の電位線から切り離す第２のモードスイッチ素子とを有する特性切り替え機能付き容量型ディジタル・アナログ変換回路とで構成される複合型ディジタル・アナログ変換回路と、
前記特性切り替え機能付き容量型ディジタル・アナログ変換回路からアナログデータを入力するアナログデバイスと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、容量型ディジタル・アナログ変換回路（以下、「Ｄ／Ａ変換回路」という。）に関する。なお発明は、容量型Ｄ／Ａ変換回路と抵抗型Ｄ／Ａ変換回路を組み合わせた複合型Ｄ／Ａ変換回路、表示パネルモジュール及び電子機器としての側面も有する。
【背景技術】
【０００２】
この明細書では、容量型Ｄ／Ａ変換回路に着目する。容量型Ｄ／Ａ変換回路は、２進加重された複数の容量で構成されるＤ／Ａ変換回路であり、各容量に対する充電をビット値に応じて制御することにより２つの基準電圧に対応する分圧電圧を発生する。
【０００３】
特に、ＣＭＯＳプロセスでは容量比を高い精度で形成できる点で、抵抗型Ｄ／Ａ変換回路よりも入出力特性に優れている。
ところで、従来提案されている容量型Ｄ／Ａ変換回路は線形駆動を基本とする。
【０００４】
このため、入出力間に非線形の変換特性を持たせたい場合には工夫が必要となる。例えばＤ／Ａ変換回路のビット数を高くする方法や抵抗型Ｄ／Ａ変換回路との組み合わせ構造の採用が必要となる。
【特許文献１】特開平９−２７５３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、ビット数を増やす方法は回路面積の増大を伴う問題がある。このため、Ｄ／Ａ変換回路の形成や実装に十分な面積を確保できない場合には採用が困難である。また、抵抗型Ｄ／Ａ変換回路と組み合わせる場合には、線形領域から非線形領域へと切り替わる部分で出力電圧の連続変化が損なわれる問題がある。
【０００６】
図１に、全階調に対応する電圧を線形補間により発生する場合の入出力特性を示す。図２に、最高位ビット（ＭＳＢ）と最低位ビット（ＬＳＢ）に対応する電圧を非線形補間する場合の理想的な入出力特性を示す。図３に、図１と図２を重ね合わせた場合の入出力特性を示す。図３に破線で囲んで示すように、線形補間だけで電圧を発生する場合、線形特性から非線形特性に切り替わる付近で出力電圧のカーブが理想的なカーブから外れてしまう。
【課題を解決するための手段】
【０００７】
そこで、発明者は、以下の構成要素を有する複合型ディジタル・アナログ変換回路を提案する。
（ａ）上位側ｐビットに対応する第１及び第２の電位をそれぞれ、第１の電位線と第２の電位線に出力する抵抗型ディジタル・アナログ変換回路
（ｂ）（ｉ）下位側ｑビットに応じて重み付けの異なる複数個の第１の容量と、（ii）下位側ｑビットの論理反転データ値に応じて、第１の電位線と第１の容量との接続を切り替え制御する第１のスイッチ素子と、（iii） 下位側ｑビットのデータ値に応じて、第２の電位線と第１の容量との接続を切り替え制御する第２のスイッチ素子と、(iv)第１のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子と、（ｖ）複数個の第１の容量に充電された電位の総電位を出力する出力端子と、（vi）出力端子と一方の電極において接続され、第１の容量の最小値以上の容量値を有する第２の容量と、（vii） 非線形動作時には第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を第１の電位線に接続し、線形動作時には反対側の電極を第１の電位線から切り離す第２のモードスイッチ素子とを有する特性切り替え機能付きの容量型ディジタル・アナログ変換回路
【０００８】
なお、複合型ディジタル・アナログ変換回路は、ディジタルデータとアナログデータとの対応関係が線形となる領域においては、容量型のディジタル・アナログ変換回路が選択的に線形特性で駆動され、ディジタルデータとアナログデータとの対応関係が非線形の領域においては、容量型のディジタル・アナログ変換回路が選択的に非線形特性で駆動されることが望ましい。
【０００９】
また、この複合型ディジタル・アナログ変換回路では、上位ビットに基づいて線形動作領域と非線形動作領域を判定し、判定結果に応じて第１及び第２のモードスイッチ素子を切り替え制御することが望ましい。
【００１０】
また、この複合型ディジタル・アナログ変換回路では、抵抗型のディジタル・アナログ変換回路は、事前に設定されたデータ値を境に、第１及び第２の電位線に出力する電位の上下関係を入れ替えることが望ましい。
【００１１】
また、この複合型ディジタル・アナログ変換回路の出力端子は、アナログバッファ回路の入力端子に接続されることが望ましい。アナログバッファ回路に接続することで、駆動側の負荷容量が変換動作に影響するのを防ぐことができる。
【００１２】
なお、発明者は、以下の構成要素を有する特性切り替え機能付きの容量型ディジタル・アナログ変換回路を提案する。
（ａ）対応ビットに応じて重み付けの異なる複数個の第１の容量
（ｂ）対応ビットのデータ値に応じて、第１の電位線と第１の容量との接続を切り替え制御する第１のスイッチ素子
（ｃ）対応ビットの論理反転データ値に応じて、第２の電位線と第１の容量との接続を切り替え制御する第２のスイッチ素子
（ｄ）第２のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子
（ｅ）複数個の第１の容量に充電された電位の総電位を出力する出力端子
（ｆ）出力端子と一方の電極において接続され、第１の容量の最小値以上の容量値を有する第２の容量
（ｇ）非線形動作時には第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を第２の電位線に接続し、線形動作時には反対側の電極を第２の電位線から切り離す第２のモードスイッチ素子
【００１３】
なお、この容量型ディジタル・アナログ変換回路は、第２の容量と、対応する第２のモードスイッチ素子を複数組有し、非線形動作時には、選択されたいずれか１つの第２の容量が選択的に前記第１の電位線に接続されることが望ましい。
【００１４】
この他、前述した複合型ディジタル・アナログ変換回路やその一部を構成する容量型ディジタル・アナログ変換回路は、表示領域とタイミングコントローラを搭載する表示モジュールに適用することができる。同様に、これらのディジタル・アナログ変換回路は、変換出力であるアナログデータを入力するアナログデバイス、システム制御部及び操作入力部で構成される電子機器にも適用できる。
【発明の効果】
【００１５】
前述した特性切り替え機能付き容量型ディジタル・アナログ変換回路の場合、第１及び第２のモードスイッチの開閉制御により、１つの回路を線形動作モードでも非線形動作モードでも使用することができる。すなわち、線形動作モードと非線形動作モードの両方に対応する容量型ディジタル・アナログ変換回路を実現することができる。
【発明を実施するための最良の形態】
【００１６】
以下、発明をシステムディスプレイの駆動回路に適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１７】
（Ａ）形態例１
（Ａ−１）ディスプレイパネルの全体構成
図４に、この形態例で説明するディスプレイパネル１の平面構成例を示す。この形態例の場合、ディスプレイパネル１はシステムパネルであるものとする。すなわち、図４の場合、ガラス基板３の表面には表示領域５と同じプロセスを用い、信号線ドライバ７、走査線ドライバ９、タイミングコントローラ１１が形成されるものとする。
【００１８】
なお、形態例に係る表示領域５には、各画素に対応する輝度レベルを可変制御する画素回路と、その画素回路に駆動信号を与えるＮ本の走査制御線ＷＬとＭ本の信号線ＤＬが形成されているものとする。すなわち、ディスプレイパネル１はアクティブマトリクス駆動方式に対応するパネル構造を備えるものとする。
【００１９】
なお、表示領域５の周辺回路として形成される信号線ドライバ７及び走査線ドライバ９は、タイミングコントローラ１１から与えられるクロックにより動作するものとする。因みに、信号線ドライバ７には、Ｄ／Ａ変換回路１３が信号線に対応して１つずつＭ個内蔵されている。
【００２０】
この形態例の場合、Ｄ／Ａ変換回路１３には、上位ｐビットに対応するアナログ電圧を発生する抵抗型Ｄ／Ａ変換回路と、抵抗型のＤ／Ａ変換回路で発生されたアナログ電圧を基準電圧として下位ｑ（＝ｎ−ｐ）ビットに対応するアナログ電圧を発生する容量型Ｄ／Ａ変換回路とを組み合わせた複合型のＤ／Ａ変換回路を使用する。
【００２１】
なお、この形態例で使用するＤ／Ａ変換回路１３には、階調に応じてＤ／Ａ変換特性を切り替え制御可能なものを使用する。具体的には、白電位付近と黒電位付近については非線形で動作し、その他の階調範囲では線形で動作するものを使用する。この切り替え機能を実現するため、この明細書では、特性切り替え機能付きの容量型Ｄ／Ａ変換回路を提案する。
【００２２】
（Ａ−２）Ｄ／Ａ変換回路１３の構成
まず、Ｄ／Ａ変換回路１３の回路構成の説明に先立って、キーデバイスである容量型Ｄ／Ａ変換回路の回路構成を説明する。
【００２３】
（ａ）線形動作時に求められる容量型Ｄ／Ａ変換回路の構成
図５に、入出力特性が線形となる容量型Ｄ／Ａ変換回路の基本構成を示す。この容量型Ｄ／Ａ変換回路は、２進加重された４個の容量２１（第１の容量）と、対応ビットの論理反転データ値でそれぞれ開閉制御される第１のスイッチ２３と、対応ビットでそれぞれ開閉制御される第２のスイッチ２５で構成される。
【００２４】
なお、各容量の一方の電極は出力端子に共通に接続され、他方の電極は対応ビットの第１及び第２のスイッチと接続されている。
ここで、第１及び第２のスイッチは、対応ビットの論理値に応じていずれか一方が閉制御される。従って、出力端子には、データ値に応じて第１及び第２の基準電位を内分した電位が出現する。
【００２５】
図６に、入力データが４ビット（Ｄ０〜Ｄ３）で与えられる場合について、入力データと出力電圧Ｖｏｕｔとの対応関係を示す。なお図中上段は、入力データと出力電圧Ｖout との対応式であり、図中下段は具体的な入力データ値と出力電圧Ｖout との関係を表している。
【００２６】
図７は、入力データの全１６値（００００）〜（１１１１）と出力電圧Ｖout
との関係を示している。図７に示すように、入出力関係は線形に変化することが分かる。
【００２７】
（ｂ）非線形動作時に求められる容量型Ｄ／Ａ変換回路の構成
図８に、入出力特性が非線形となる容量型Ｄ／Ａ変換回路の基本構成を示す。この容量型Ｄ／Ａ変換回路は、２進加重された４個の容量２１（第１の容量）と、対応ビットでそれぞれ開閉制御される第２のスイッチ２５と、４個の容量２１に対して直列に接続される容量２７（第２の容量）とで構成される。
【００２８】
図８では、容量２７の容量値をＣｘで示す。この容量値Ｃｘは、容量２１の最小値Ｃ以上の値に設定される。
図９に、入力データが４ビット（Ｄ０〜Ｄ３）で与えられる場合について、入力データ値と出力電圧Ｖｏｕｔとの対応関係を示す。
【００２９】
なお図中上段は、入力データと出力電圧Ｖout との対応式であり、図中中段は、容量Ｃｘを変数とする場合の入力データと出力電圧Ｖout との関係を表し、図中下段は、容量値Ｃｘが４Ｃで与えられる場合における入力データと出力電圧Ｖout との関係を表している。
【００３０】
図１０は、容量２７の容量値Ｃｘが「２」の場合について、入力データの全１６値（００００）〜（１１１１）と出力電圧Ｖout との関係を示している。図１０に示すように、データ値が小さい範囲で入出力関係は大きく変化する。
また図１１は、容量２７の容量値Ｃｘが「４」の場合について、入力データの全１６値（００００）〜（１１１１）と出力電圧Ｖout との関係を示す。
【００３１】
また図１２は、容量２７の容量値Ｃｘが「８」の場合について、入力データの全１６値（００００）〜（１１１１）と出力電圧Ｖout との関係を示す。
図１０〜図１２に示すように、容量値Ｃｘの値が変われば、入出力関係も変化する。従って、目的や特性に応じて容量値Ｃｘの値を選択すれば、目的とする入出力関係を実現できる。
【００３２】
（ｃ）提案する容量型Ｄ／Ａ変換回路の形態例１
図１３に、発明者が提案する特性切り替え機能付き容量型Ｄ／Ａ変換回路の他の構成例を示す。図１３には、図５及び図７との対応部分に同一符号を付して示す。
図１３に示すように、提案する容量型Ｄ／Ａ変換回路は、線形型のＤ／Ａ変換回路と非線形型のＤ／Ａ変換回路とを組み合わせた構造でなり、線形動作時か非線形動作時かに応じて接続関係を変化させる２つのスイッチを搭載する。
【００３３】
スイッチの一つは、対応ビットの論理反転値で駆動される第１のスイッチ２３に対して直列に接続される第１のモードスイッチ３１である。図１３の場合、モードスイッチ３１には、Ｎ型の薄膜トランジスタを使用している。従って、モード切替信号が「Ｈレベル」であると、モードスイッチ３１が閉制御され、第１のスイッチ２３と第１の電位線Ｖｎ１とが電気的に接続される。
【００３４】
また、モード切替信号が「Ｌレベル」であると、モードスイッチ３１が開制御され、第１のスイッチ２３と第１の電位線Ｖｎ１とは電気的に分離される。
他のスイッチの一つは、容量２７に対して直列に接続される第２のモードスイッチ３３である。
【００３５】
図１３の場合、第２のモードスイッチ３３には、Ｐチャネル型の薄膜トランジスタを使用する。従って、第２のモードスイッチ３３は、第１のモードスイッチ３１とは逆に動作する。
【００３６】
すなわち、モード切替信号が「Ｈレベル」の場合にはモードスイッチ３３が開制御され、容量２７の一方の電極と第１の電位線Ｖｎ１とが電気的に分離される。これにより、容量２７の電極のうち出力端とは反対側の電極はフローティング状態に制御される。
【００３７】
また、モード切替信号が「Ｌレベル」の場合にはモードスイッチ３３が閉制御され、容量２７と第１の電位線Ｖｎ１とが電気的に接続される。
以上のように、モード切替信号が「Ｈレベル」の場合には、図１３に示す容量型Ｄ／Ａ変換回路の接続状態が図５の接続と同じになり、モード切替信号が「Ｌレベル」の場合には、図１３に示す容量型Ｄ／Ａ変換回路の接続状態が図８の接続と同じになる。
【００３８】
以上が図１３に示す容量型Ｄ／Ａ変換回路の基本構成である。ただし、図１３には、これらの他にも幾つかの素子が描かれている。これらの素子は、容量型Ｄ／Ａ変換回路の動作に必要な回路素子である。
【００３９】
例えば非線形特性を発生するために接続された容量２７と並列に第３の容量４１が接続されている。この第３の容量４１は、第１の容量２１の最小値と同じ大きさのものが使用される。第３の容量４１の一方の電極は出力端子に接続され、他方の電極は第１の電位線Ｖｎ１に接続されている。
【００４０】
この容量４１は、図１３に示す容量型Ｄ／Ａ変換回路を下位ｑビットを線形変換する場合に必要となる素子であり、その目的は隣接する基準電圧間での出力電圧の線形性の保証である。図１４に、その効果を示す。
【００４１】
図中の太線は第３の容量４１を用いない場合の入出力関係であり、図中の細線は第３の容量４１を図１３のように配置する場合の入出力関係である。なお、図１４では下位の基準電位が第１の電位線Ｖｎ１であり、上位の基準電位が第２の電位線Ｖｎ２で与えられるものとする。
【００４２】
図１４に示すように、図中太線の場合には、入力データの最小値「００００」は第１の電位線Ｖｎ１の電位に変換され、入力データの最大値「１１１１」は第２の電位線Ｖｎ２の電位に変換される。
【００４３】
しかし、入力データの最小値と最大値を第１及び第２の電位線を通じて与えられる基準電位にそれぞれ変換すると、隣接する別の基準電位区間の境界で異なる入力データが同じ電位に変換されてしまう。
【００４４】
すなわち、ある基準電位区間の入力データの最大値（例えば「１１１１」）と隣接する別の基準電位区間の入力データの最小値（例えば「００００」）とが同じ電圧に変換されてしまう。これでは、基準電位区間の接続部分で出力電圧の線形性が崩れてしまう。
【００４５】
一方、図中細線に示すように第３の容量４１を用いる場合には、ある基準電位区間の入力データの最大値（例えば「１１１１」）と隣接する別の基準電位区間の入力データの最小値（例えば「００００」）との間で線形性を維持することができる。
【００４６】
この他、図１３には、第１の容量２１、第２の容量２７、第３の容量４１に蓄積された電荷をリセットするためのスイッチ４３が、各容量と並列に接続される。これらのスイッチ４３は、リセット信号Ｒｓｔａが「Ｈレベル」のとき閉制御され、各容量の両極間を短絡するように動作する。勿論、変換動作中のリセット信号Ｒｓｔａは「Ｌレベル」である。
【００４７】
また、このリセット動作時には、第２のスイッチ２５と第２の電位線Ｖｎ２との間に接続されたスイッチ４５が開制御される。図１３の場合、スイッチ４５はＮチャネル型の薄膜トランジスタで構成されるため、リセット動作時にはリセット信号Ｒｓｔｂが「Ｌレベル」に制御される。勿論、変換動作中のリセット信号Ｒｓｔｂは「Ｈレベル」に制御される。
【００４８】
図１５に、線形動作時（モード選択信号が「Ｈレベル」の場合）における図１３の等価回路を示す。また、図１６に、非線形動作時（モード選択信号が「Ｌレベル」の場合における図１３の等価回路を示す。図１６の場合、第２の容量は、容量２７及び４１を合成した容量値４Ｃに見えるので、変換特性は図１１に示すものと同じになる。
【００４９】
この図１５及び図１６に示すように、図１３に示す容量型Ｄ／Ａ変換回路の採用により、モード選択信号のレベル選択により、１つの回路を基準電圧区間別に線形特性のＤ／Ａ変換回路又は非線形特性のＤ／Ａ変換回路として動作させることができる。
【００５０】
特に、この容量型Ｄ／Ａ変換回路を上位ｐビットに対応して発生された第１及び第２の電位を基準電圧として動作する下位ｑビット用のＤ／Ａ変換回路として使用する場合には、階調範囲別に変換特性を使い分けることができる。しかも、非線形特性は理想的な形状に制御できるため、線形変換領域から非線形変換領域への切り替わる部分で出力電圧の変化の連続性を高めることができる。
【００５１】
（ｄ）提案する容量型Ｄ／Ａ変換回路の形態例２
図１７に、発明者が提案する特性切り替え機能付き容量型Ｄ／Ａ変換回路の他の構成例を示す。なお、図１７には、形態例１に対応する図１３との対応部分に同一符号を付して表すことにする。
【００５２】
図１７と図１３を比較して分かるように、基本的な構成は形態例１と同じである。違いは、この形態例の場合、非線形動作時の特性カーブとして非線形特性１及び２の２種類が用意されており、いずれか一方を選択的に使用できることである。
このため、図１７では、出力端子に対して容量２７Ａ（容量値＝３Ｃ）と２７Ｂ（容量値＝５Ｃ）が接続されている。
【００５３】
そして、容量２７Ａに対応して第２のモードスイッチ３３Ａ及び３３Ｂが接続され、容量２７Ｂには第２のモードスイッチ３３Ｂのみが接続される。ただし、図１７では、容量２７Ａに対して、モードスイッチ３３Ａ及び３３Ｂを並列に接続する。このため、モードスイッチ３３Ａ及び３３Ｂのいずれか一方が閉動作されれば容量２７Ａの一方の電極を第１の電位線Ｖｎ１に接続することができる。
【００５４】
この形態例の場合、モードスイッチ３３Ａとモードスイッチ３３Ｂの制御には、それぞれ異なる特性切替信号ＣＯＮＴ１及び２を使用する。なお、図１７では、これらモードスイッチ３３Ａ及び３３ＢをＰチャネル型の薄膜トランジスタで構成する。
【００５５】
なお、図１７に示す容量型Ｄ／Ａ変換回路を線形動作させるとき、モードスイッチ３３Ａ及び３３Ｂは同時に開制御される。すなわち、特性切替信号ＣＯＮＴ１及び２は、共に「Ｈレベル」に制御される。この場合の等価回路を図１８に示す。
【００５６】
一方、図１７に示す容量型Ｄ／Ａ変換回路を非線形動作させる場合にあって、第２の容量の見かけ上の容量値Ｃｘを９Ｃに制御するとき、モードスイッチ３３Ｂが閉制御される。この場合の等価回路を図１９に示す。
【００５７】
これに対し、図１７に示す容量型Ｄ／Ａ変換回路を非線形動作させる場合にあって、第２の容量の見かけ上の容量値Ｃｘを４Ｃに制御するとき、モードスイッチ３３Ａのみが閉制御され、モードスイッチ３３Ｂは開状態に制御される。この場合の等価回路を図２０に示す。
【００５８】
参考までに、各制御内容と変換動作との対応関係を図２１に示す。
以上のように、図１７に示す容量型Ｄ／Ａ変換回路を採用すれば、１つの回路を線形特性のＤ／Ａ変換回路としても、非線形特性のＤ／Ａ変換回路としても動作させることができる。
【００５９】
しかも、図１７に示す容量型Ｄ／Ａ変換回路の場合には、非線形動作時の変換特性を切り換えることができる。従って、非線形特性をより望ましい特性に最適化することができる。
【００６０】
また、この形態例の場合も、図１７に示す容量型Ｄ／Ａ変換回路を下位ビットのＤ／Ａ変換に使用する場合には、入力データの範囲別に変換特性を使い分けることができる。しかも、変換特性が線形の範囲から非線形の範囲に切り替わる境界部分での連続性を高めることができる。
【００６１】
なお図１７では、特性切替信号ＣＯＮＴ１で第２のモードスイッチ３３Ａ及び３３Ｂの２つを同時に制御しているが、１つの特性切替信号で１つのモードスイッチのみを切替制御しても良い。
【００６２】
（ｅ）Ｄ／Ａ変換回路１３の形態例
以下、前述した容量型Ｄ／Ａ変換回路の応用例であるＤ／Ａ変換回路１３について説明する。
図２２に、提案するＤ／Ａ変換回路１３の機能ブロック構成を示す。なお、Ｄ／Ａ変換回路１３は、上位ビットのＤ／Ａ変換に抵抗型Ｄ／Ａ変換回路を使用し、下位ビットのＤ／Ａ変換に（ｃ）項又は（ｄ）項で説明した容量型Ｄ／Ａ変換回路を使用する。
【００６３】
このため、Ｄ／Ａ変換回路１３は、第１ラッチ部５１、第２ラッチ部５３、基準電圧源５５、抵抗型Ｄ／Ａ変換回路５７（図では、「Ｒ−ＤＡＣ」で示す。）、非線形／線形検出回路５９、容量型Ｄ／Ａ変換回路６１（図では、「Ｃ−ＤＡＣ」で示す。）、アナログバッファ部６３、セレクタ６５で構成する。
【００６４】
以下、各機能ブロックに求められる構成を説明する。
第１ラッチ部５１は、入力データを一時的に格納する記憶領域である。この形態例では８ビットデータを想定する。なお、ビット値は、最低位ビットから最高位ビットへ順番に、Ｄ０、Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７で与えられる。
【００６５】
第２ラッチ部５３は、中間階調値より上位側のデータ値が入力された場合に下位４ビット分のビット値Ｄ０、Ｄ１、Ｄ２、Ｄ３を反転して出力するための記憶領域である。ここで、上位側のデータ値の入力時に下位４ビット分のビット値を反転するのは、上位側のデータ値の下位４ビットを非線形変換する場合と下位側のデータ値の下位４ビットを非線形変換する場合とで変換カーブの極性を逆転するためである。
【００６６】
例えば図２３に示すように、容量型Ｄ／Ａ変換回路６１の非線形特性を入力データ値の大小関係に対して反転させるためである。なお、このＤ／Ａ変換回路１３が理想とする入出力特性は図２であるので、後述するように、抵抗型Ｄ／Ａ変換回路５７において第１の電位線と第２の電位線に出力する電圧の大小関係を上位データと下位データとで反転する仕組みも採用する。
【００６７】
図２４に、第２ラッチ部５３に対応する回路構成例を示す。第２ラッチ部５３は、まずラッチ段７１にて各ビット値を保持する。この際、インバータ回路においてビット値の論理レベルが反転されるので、ラッチ段７１の出力端には、インバータ回路が配置される。これにより、ラッチ段７１の出力が論理反転されて出力される。結果的に、入力時と同じ論理値のビット値Ｄ０〜Ｄ７が得られる。
【００６８】
なお、上位４ビットＤ４〜Ｄ７については、入力時の論理値がそのまま後段に出力される。一方、下位４ビットＤ０〜Ｄ３については、最上位ビットが「Ｈレベル」か「Ｌレベル」かによって論理値が入れ替わる。例えば最上位ビットが「Ｈレベル」であった場合、下位４ビットＤ０〜Ｄ３の論理反転値（すなわち、／Ｄ０、／Ｄ１、／Ｄ２、／Ｄ７）が出力される。
【００６９】
一方、最上位ビットが「Ｌレベル」であった場合、下位４ビットＤ０〜Ｄ３がそのまま出力される。このための回路が下位４ビットＤ０〜Ｄ３の出力段に配置される出力スイッチ７３と切替制御部７５である。
なお、第２ラッチ部５３の出力のうち上位４ビットＤ４〜Ｄ７は抵抗型Ｄ／Ａ変換回路５７と非線形／線形検出回路５９に出力され、下位４ビットＤ０〜Ｄ３は容量型Ｄ／Ａ変換回路に直接出力される。
【００７０】
抵抗型Ｄ／Ａ変換回路５７は、基準電圧源５５から供給される基準電圧Ｖ０〜Ｖ１６に基づいて、上位４ビットに対応する電圧範囲の上限電圧と下限電圧とを発生するのに用いられる。
図２５に、抵抗型Ｄ／Ａ変換回路５７の回路構成を示す。図２５に示すように、上位４ビットＤ４〜Ｄ７で構成されるデータ値に応じて２つの電位が選択されるゲート構成を採用する。
【００７１】
なお、この形態例の場合、上位４ビットで与えられるデータ値の中間値より小さい範囲では、第１の電位線Ｖｎ１の電位の方が第２の電位線Ｖｎ２の電位より大きくなるように各ゲートが配線されている。
【００７２】
一方、上位４ビットで与えられるデータ値の中間値より大きい範囲では、第２の電位線に出力される電位Ｖｎ２の方が第１の電位線に出力される電位Ｖｎ１より大きくなるように各ゲートが配線されている。
【００７３】
図２６に、上位４ビットに対応する抵抗型Ｄ／Ａ変換回路５７によって発生される出力電位とその変換特性を示す。
非線形／線形検出回路５９は、下位４ビットに対応する容量型Ｄ／Ａ変換回路６１（図１３又は図１７）の動作モードを、上位４ビットで与えられるデータ値に基づいて決定する回路デバイスである。
【００７４】
この形態例の場合、上位４ビットで与えられるデータ値の最大値「１１１１」と最小値「００００」が非線形動作領域として設定されており、その他の中間値は線形動作領域として設定されている。
【００７５】
図２７及び図２８に、この設定に対応する非線形／線形検出回路５９の回路構成例を示す。図２７は、容量型Ｄ／Ａ変換回路６１が図１３に示す回路構成の場合に用いる回路例に対応する。一方、図２８は、容量型Ｄ／Ａ変換回路６１が図１７に示す回路構成の場合に用いる回路例に対応する。
【００７６】
いずれの場合も、上位４ビットで与えられるデータ値が「１１１１」と「００００」の場合にモード切替信号は「Ｌレベル」となり、上位４ビットで与えられるデータ値がそれ以外の場合にはモード切替信号が「Ｈレベル」になる。
【００７７】
なお、上位４ビットで与えられるデータ値が「００００」の場合、特性切替信号ＣＯＮＴ１は「Ｈレベル」、特性切替信号ＣＯＮＴ２は「Ｌレベル」になる。この場合、容量型Ｄ／Ａ変換回路６１は、図１９に示す等価回路にて動作する。
【００７８】
一方、上位４ビットで与えられるデータ値が「１１１１」の場合、特性切替信号ＣＯＮＴ１は「Ｌレベル」、特性切替信号ＣＯＮＴ２は「Ｈレベル」になる。この場合、容量型Ｄ／Ａ変換回路６１は、図２０に示す等価回路にて動作する。
【００７９】
これにより上位４ビットで与えられるデータ値の最大値に適用する非線形特性と上位４ビットで与えられるデータ値の最小値に適用する非線形特性とで変換カーブを切り換えることができる。
勿論、第１の電位線と第２の電位線の電位は逆転しているので変換カーブの凸方向は反転する。
【００８０】
なお、この形態例の場合、容量型Ｄ／Ａ変換回路６１の出力段にはアナログバッファ部６３が配置される。これは、容量型Ｄ／Ａ変換回路６１の出力段の負荷が容量型Ｄ／Ａ変換回路６１から見えて変換特性が影響を受けるのを防ぐためである。
【００８１】
また、セレクタ６５は、生成されたアナログ電圧の出力先が複数ある場合の選択用である。従って、セレクタ６５を配置するか否かは適用する回路構成に依存する。
【００８２】
（Ａ−３）効果
以上のように、線形動作と非線形動作の両方が可能な図１３又は図１７に示す回路構成の容量型Ｄ／Ａ変換回路６１を下位４ビットのＤ／Ａ変換に適用することにより、黒階調と白階調については出力電圧が非線形の特性を持つように入力データをＤ／Ａ変換でき、中間階調については出力電圧が線形の特性を持つように入力データをＤ／Ａ変換できるＤ／Ａ変換回路１３を実現できる。
【００８３】
結果的に、入力データの階調情報を理想的な変換特性に従って電圧値に変換することができる。これにより、表示パネル上での黒付近や白付近の階調表現を理想的な状態に近づけることができる。すなわち、表示品質を高めることができる。
【００８４】
また、この形態例で説明したＤ／Ａ変換回路１３の場合には、非線形特性の表現に必要なビット数の増加が少なく済む。従って、ガラス基板上に形成する信号線ドライバ７（すなわち、Ｄ／Ａ変換回路１３）の回路面積を従来回路に比べて小さくすることができる。
【００８５】
このことは、表示パネルの面積を従来パネルに比べて小さくできることを意味する。
この結果、１枚のマザー基板から切り出すことができる表示パネルの枚数を増やすことができ、コスト競争力を高めることができる。
【００８６】
（Ｂ）他の形態例
（Ｂ−１）Ｄ／Ａ変換回路の他の構成例
前述の形態例の説明では、特性切替機能付き容量型Ｄ／Ａ変換回路を４ビットデータのＤ／Ａ変換処理に用いる場合について説明した。しかし、言うまでもなく、処理ビット長はこれに限らない。
【００８７】
また、前述の形態例の説明では、特性切替機能付き容量型Ｄ／Ａ変換回路を抵抗型Ｄ／Ａ変換回路と組み合わせて用いる場合について説明した。しかし、この容量型Ｄ／Ａ変換回路を単独でＤ／Ａ変換回路を構成しても良い。
【００８８】
また、前述の形態例の説明では、Ｄ／Ａ変換回路１３をシステムパネルの信号線ドライバ７に適用する場合について説明した。すなわち、Ｄ／Ａ変換回路を含む信号線ドライバ７をパネル基板上に表示領域と同じプロセスで形成する場合について説明した。しかし、信号線ドライバは独立した集積回路デバイスとして製造しても良い。この場合、当該集積回路デバイスを表示パネル上に実装することになる。
【００８９】
（Ｂ−２）ディスプレイパネルの種類
前述の形態例で説明したＤ／Ａ変換回路１３は、有機ＥＬパネル、プラズマディスプレイ、フィールドエミッションディスプレイその他の自発光型ディスプレイパネルだけでなく、液晶パネルディスプレイその他の駆動回路にも適用できる。
【００９０】
（Ｂ−３）その他電子機器への搭載例
前述の構造のＤ／Ａ変換回路（図２２）や特性切替機能付き容量型Ｄ／Ａ変換回路（図１３、図１７）は、ディスプレイパネル以外の電子機器にも搭載することができる。例えばディスプレイパネルを搭載しない電子機器にも搭載できる。
【００９１】
なお、いずれの電子機器の場合にも、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とは搭載される。なお、操作入力部は、電子機器に搭載するインターフェースに応じて様々な形態が考えられる。以下、幾つかの電子機器を例示する。
【００９２】
図２９に、テレビジョン受像機８１の外観例を示す。テレビジョン受像機８１は、フロントパネル８３の正面にディスプレイパネル８５を配置した構造を有している。テレビジョン受像機８１の筐体内には、チューナーや通信器に加え、前述したＤ／Ａ変換回路が搭載される。
【００９３】
図３０に、デジタルカメラ９１の外観例を示す。なお、図３０（Ａ）はデジタルカメラの正面側（被写体側）外観例であり、図３０（Ｂ）はデジタルカメラの背面側（撮影者側）外観例である。
【００９４】
デジタルカメラ９１は、保護カバー９３、撮像レンズ部９５、ディスプレイパネ９７、コントロールスイッチ９９、シャッターボタン１０１その他を筐体に配置した構造を有している。デジタルカメラ９１の筐体内には、電気信号をディジタル信号に変換するアナログ・ディジタル変換回路や記憶媒体その他が搭載される。なお、図３０の場合、Ｄ／Ａ変換回路はディスプレイパネ９７の構成部品として搭載される。
【００９５】
図３１に、ビデオカメラ１１１の外観例を示す。ビデオカメラ１１１は、本体１１３の前方に被写体を撮像する撮像レンズ１１５を配置し、本体１１３の背面に撮影スタート／ストップスイッチ１１７を配置し、本体１１３の側面にディスプレイパネル１１９を配置した構造を有している。
【００９６】
このビデオカメラ１１１の筐体内にも、電気信号をディジタル信号に変換するアナログ・ディジタル変換回路や記憶媒体その他が搭載される。なお、図３１の場合、Ｄ／Ａ変換回路はディスプレイパネ９７の構成部品として搭載される。
【００９７】
図３２に、携帯電話機１２１の外観例を示す。図３２に示す携帯電話機１２１は折りたたみ式であり、図３２（Ａ）が筐体を開いた状態の外観例であり、図３２（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００９８】
携帯電話機１２１は、上側筐体１２３、下側筐体１２５、連結部（この例ではヒンジ部）１２７、主ディスプレイパネル１２９、補助ディスプレイパネル１３１、ピクチャーライト１３３、撮像レンズ１３５を筐体表面に配置した構造を有している。
【００９９】
この携帯電話機１２１の筐体内には、電気信号をディジタル信号に変換するアナログ・ディジタル変換回路や記憶媒体その他が搭載される。また、Ｄ／Ａ変換回路は音声データをスピーカの駆動信号に変換するための部品として搭載される。
【０１００】
図３３に、コンピュータ１４１の外観例を示す。コンピュータ１４１は、下型筐体１４３、上側筐体１４５、キーボード１４７及びディスプレイパネル１４９で構成される。このコンピュータ１４１の筐体内にも、Ｄ／Ａ変換回路は音声データをスピーカの駆動信号に変換するための部品やディスプレイパネ１４９の構成部品として搭載される。
【０１０１】
これらの他、Ｄ／Ａ変換回路は、オーディオ再生装置、ゲーム機、電子ブック、電子辞書その他の電子機器にも搭載される。
【０１０２】
（Ｂ−４）その他
前述したＤ／Ａ変換回路には、発明の趣旨の範囲内で様々な変形例が考えられる。例えば本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１０３】
【図１】全階調を線形補間する場合の入出力特性を示す図である。
【図２】最高位ビットと最低位ビットを非線形補間する場合の理想的な入出力特性例を示す図である。
【図３】図１に示す特性と図２に示す特性との相違を説明する図である。
【図４】ディスプレイパネルの平面構成例を示す図である。
【図５】入出力特性が線形となる容量型Ｄ／Ａ変換回路の基本構成例を示す図である。
【図６】入力データが４ビットの場合の入出力関係を説明する図である。
【図７】図５に示すＤ／Ａ変換回路の入出力特性を示す図である。
【図８】入出力特性が非線形となる容量型Ｄ／Ａ変換回路の基本構成例を示す図である。
【図９】入力データが４ビットの場合の入出力関係を説明する図である。
【図１０】図８に示すＤ／Ａ変換回路の入出力特性を示す図である（Ｃｘ＝２の場合）。
【図１１】図８に示すＤ／Ａ変換回路の入出力特性を示す図である（Ｃｘ＝４の場合）。
【図１２】図８に示すＤ／Ａ変換回路の入出力特性を示す図である（Ｃｘ＝８の場合）。
【図１３】特性切替機能付きＤ／Ａ変換回路の構成例を示す図である。
【図１４】補間電圧範囲間の直線性の改善技術を説明する図である。
【図１５】図１３に示すＤ／Ａ変換回路が線形変換動作する場合の等価回路を示す図である。
【図１６】図１３に示すＤ／Ａ変換回路が非線形変換動作する場合の等価回路を示す図である。
【図１７】特性切替機能付きＤ／Ａ変換回路の他の構成例を示す図である。
【図１８】図１７に示すＤ／Ａ変換回路が線形変換動作する場合の等価回路を示す図である。
【図１９】図１７に示すＤ／Ａ変換回路が第１の非線形変換特性で動作する場合の等価回路を示す図である。
【図２０】図１７に示すＤ／Ａ変換回路が第２の非線形変換特性で動作する場合の等価回路を示す図である。
【図２１】各制御内容と変換動作との対応関係を示す図表である。
【図２２】複合型Ｄ／Ａ変換回路の構成例を示す図である。
【図２３】第２ラッチ部によるビット値の反転駆動の技術的な効果を説明する図である。
【図２４】第２ラッチ部の内部構成例を示す図である。
【図２５】抵抗型Ｄ／Ａ変換回路の内部構成例を示す図である。
【図２６】抵抗型Ｄ／Ａ変換回路による上位ビットの変換出力例を示す図である。
【図２７】非線形／線形検出回路の構成例を示す図である。
【図２８】非線形／線形検出回路の構成例を示す図である。
【図２９】電子機器の商品例を示す図である。
【図３０】電子機器の商品例を示す図である。
【図３１】電子機器の商品例を示す図である。
【図３２】電子機器の商品例を示す図である。
【図３３】電子機器の商品例を示す図である。
【符号の説明】
【０１０４】
１          ディスプレイパネル
７          信号線ドライバ
１３        Ｄ／Ａ回路
５１        第１ラッチ部
５３        第２ラッチ部
５５        基準電圧源
５７        抵抗型Ｄ／Ａ変換回路
５９        非線形／線形検出回路
６１        容量型Ｄ／Ａ変換回路
６３        アナログバッファ部
６５        セレクタ
【図１】
2009100152.tif 000003
【図２】
2009100152.tif 000004
【図３】
2009100152.tif 000005
【図４】
2009100152.tif 000006
【図５】
2009100152.tif 000007
【図６】
2009100152.tif 000008
【図７】
2009100152.tif 000009
【図８】
2009100152.tif 000010
【図９】
2009100152.tif 000011
【図１０】
2009100152.tif 000012
【図１１】
2009100152.tif 000013
【図１２】
2009100152.tif 000014
【図１３】
2009100152.tif 000015
【図１４】
2009100152.tif 000016
【図１５】
2009100152.tif 000017
【図１６】
2009100152.tif 000018
【図１７】
2009100152.tif 000019
【図１８】
2009100152.tif 000020
【図１９】
2009100152.tif 000021
【図２０】
2009100152.tif 000022
【図２１】
2009100152.tif 000023
【図２２】
2009100152.tif 000024
【図２３】
2009100152.tif 000025
【図２４】
2009100152.tif 000026
【図２５】
2009100152.tif 000027
【図２６】
2009100152.tif 000028
【図２７】
2009100152.tif 000029
【図２８】
2009100152.tif 000030
【図２９】
2009100152.tif 000031
【図３０】
2009100152.tif 000032
【図３１】
2009100152.tif 000033
【図３２】
2009100152.tif 000034
【図３３】
2009100152.tif 000035