(57)【要約】【課題】微細なパターンを形成することができる電子デバイス製造用基板およびそれを用いた電子デバイスの製造方法を提供する。【解決手段】電子デバイス製造用基板ＭＳは、露光光を用いたフォトリソグラフィを施して電子デバイスを製造するためのものであって、被加工基板ＷＳと、反射層ＲＦと、透明スペーサ層ＩＳと、フォトレジスト層ＰＲとを備えている。被加工基板ＷＳは主面を有している。反射層ＲＦは、被加工基板ＷＳ上に設けられ、かつ反射光の位相が互いに反位相となる第１の部分Ｐ１および第２の部分Ｐ２を有している。透明スペーサ層ＩＳは、反射層ＲＦ上に設けられ、露光光に対して透明なものである。フォトレジスト層ＰＲは、透明スペーサ層ＩＳ上に設けられ、反射光に対する感光性を有している。【選択図】図１
2009267024.tif 000002
【特許請求の範囲】
【請求項１】
露光光を用いたフォトリソグラフィを施して電子デバイスを製造するための電子デバイス製造用基板であって、
主面を有する被加工基板と、
前記被加工基板上に設けられ、かつ反射光の位相が互いに反位相となる第１および第２の部分を有する反射層と、
前記反射層上に設けられた、前記露光光に対して透明なスペーサ層と、
前記スペーサ層上に設けられ、前記反射光に対する感光性を有するフォトレジスト層とを備えた、電子デバイス製造用基板。
【請求項２】
前記主面は平坦な面である、請求項１に記載の電子デバイス製造用基板。
【請求項３】
前記第１および第２の部分は、前記主面上における平面パターンとして、ラインアンドスペースパターンとなるように互いに並走する帯形状を有している、請求項１または２に記載の電子デバイス製造用基板。
【請求項４】
前記第１および第２の部分の各々の帯形状は同じ幅を有している、請求項３に記載の電子デバイス製造用基板。
【請求項５】
前記第２の部分の上面は、前記第１の部分の上面に比して、前記スペーサ層内を伝搬する前記反射光の波長の１／４だけ前記主面上において高い位置に形成されている、請求項１〜４のいずれかに記載の電子デバイス製造用基板。
【請求項６】
前記第２の部分は前記第１の部分よりも厚い、請求項１〜５のいずれかに記載の電子デバイス製造用基板。
【請求項７】
前記反射層は、前記主面上に設けられた段差パターンと、前記段差パターンを覆うように前記主面上に設けられた金属層とを含む、請求項１〜６のいずれかに記載の電子デバイス製造用基板。
【請求項８】
前記段差パターンはフォトレジストからなる、請求項７に記載の電子デバイス製造用基板。
【請求項９】
前記段差パターンはフォトリソグラフィ法によりパターニングされている、請求項８に記載の電子デバイス製造用基板。
【請求項１０】
前記スペーサ層は、前記第２の部分上において、前記スペーサ層内を伝搬する前記反射光の波長の２倍以上の厚さを有する、請求項１〜９のいずれかに記載の電子デバイス製造用基板。
【請求項１１】
前記スペーサ層内を伝搬する前記反射光に対する前記スペーサ層の屈折率は１．４４以上である、請求項１〜１０のいずれかに記載の電子デバイス製造用基板。
【請求項１２】
前記スペーサ層は、固化処理により固化されたフォトレジストからなる、請求項１〜１１のいずれかに記載の電子デバイス製造用基板。
【請求項１３】
前記固化処理は、アルゴンイオンの注入を行なう処理を含む、請求項１２に記載の電子デバイス製造用基板。
【請求項１４】
前記固化処理は、紫外光を照射する処理を含む、請求項１２または１３に記載の電子デバイス製造用基板。
【請求項１５】
前記固化処理は、電子線を照射する処理を含む、請求項１２〜１４のいずれかに記載の電子デバイス製造用基板。
【請求項１６】
前記スペーサ層と前記フォトレジスト層との間に、前記露光光に対して透明な透明ハードマスク層をさらに備えた、請求項１〜１５のいずれかに記載の電子デバイス製造用基板。
【請求項１７】
前記主面と前記反射層との間に、エッチング停止層をさらに備えた、請求項１〜１６のいずれかに記載の電子デバイス製造用基板。
【請求項１８】
前記フォトレジスト層上に、前記反射光の一部を吸収する吸収層をさらに備えた、請求項１〜１７のいずれかに記載の電子デバイス製造用基板。
【請求項１９】
請求項１〜１８のいずれかに記載の電子デバイス製造用基板を用いた電子デバイスの製造方法であって、
前記フォトレジスト層および前記スペーサ層を介して前記反射層へ前記露光光を入射させ、前記反射層で反射した反射光により前記フォトレジスト層を露光する工程と、
前記露光されたフォトレジスト層を現像することで、レジストパターンを形成する工程とを備えた、電子デバイスの製造方法。
【請求項２０】
前記主面と前記フォトレジスト層とに挟まれた部分は反射型の位相シフトマスクとしての機能を有している、請求項１９に記載の電子デバイスの製造方法。
【請求項２１】
前記露光光は前記反射層へ入射する際に、入射角が４５°であり、かつ前記第１および第２の部分が互いに隣り合う方向に直交する進行方向を有し、かつ電界方向が入射面内にあるように偏光している、請求項１９または２０に記載の電子デバイスの製造方法。
【請求項２２】
前記レジストパターンをマスクとして前記主面をエッチングする工程をさらに備えた、請求項１９〜２１のいずれかに記載の電子デバイスの製造方法。
【請求項２３】
前記電子デバイス製造用基板は、前記スペーサ層と前記フォトレジスト層との間に設けられ、かつ前記露光光に対して透明な透明ハードマスク層を有し、
前記レジストパターンをマスクとして前記透明ハードマスク層をエッチングすることにより、前記透明ハードマスク層をパターニングする工程と、
前記パターニングされた透明ハードマスク層をマスクとして前記主面をエッチングする工程とをさらに備えた、請求項１９〜２１のいずれかに記載の電子デバイスの製造方法。
【請求項２４】
前記電子デバイス製造用基板は、前記スペーサ層と前記フォトレジスト層との間に設けられ、かつ前記露光光に対して透明な透明ハードマスク層と、前記主面と前記反射層との間に設けられたエッチング停止層とを有し、
前記レジストパターンをマスクとして前記透明ハードマスク層をエッチングすることにより、前記透明ハードマスク層をパターニングする工程と、
前記パターニングされた透明ハードマスク層をマスクとして、前記エッチング停止層が露出するまで、前記電子デバイス製造用基板を第１のエッチング条件によりエッチングする工程と、
前記第１のエッチング条件によるエッチングの後に、前記第１のエッチング条件と異なる第２のエッチング条件により前記エッチング停止層をエッチングすることにより、前記エッチング停止層をパターニングする工程と、
前記パターニングされたエッチング停止層をマスクとして前記主面をエッチングする工程とをさらに備えた、請求項１９〜２１のいずれかに記載の電子デバイスの製造方法。
【請求項２５】
前記主面のエッチングの後に、前記電子デバイス製造用基板の前記主面上の部分を除去する工程をさらに備えた、請求項２２〜２４のいずれかに記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトリソグラフィとエッチングとにより電子デバイスを製造するための電子デバイス製造用基板、およびそれを用いた電子デバイスの製造方法に関するものである。
【背景技術】
【０００２】
半導体デバイスなどの電子デバイスの分野において、より微細なパターンの形成技術が求められている。すなわちリソグラフィ工程における解像度を高めることが求められており、このためには光学系の開口数（ＮＡ：Numerical Aperture）を大きくするか、または、より短い波長の光源を用いる必要がある。
【０００３】
ＮＡを大きくする技術として、液浸露光技術がある（たとえば、非特許文献１参照）。この技術では、対物レンズとウエハとの間に液体を満たすことで、結像が行なわれる領域における露光光の実効的な波長が小さくされる。これにより、空気中で結像が行なわれる場合に比べて解像度を高めることができる。
【０００４】
また、より短い波長の光源を用いる検討として、波長１３ｎｍ程度の極端紫外光（ＥＵＶ：Extreme Ultra Violet）を用いるＥＵＶ露光技術の検討が行なわれている。この波長領域においては適当なレンズ材料が存在しないため、マスクを含めて光学系全体が反射光学素子（ミラー）で構成される。またＥＵＶは空気中での減衰が著しいので、光源から露光基板までの経路は真空とされる。
【０００５】
一方、上記のＮＡの向上や光源の短波長化に頼らずに微細なパターンを形成することができる技術として、近年、ダブルパターニング技術の検討が活発に行なわれている。この技術では、所望のパターンが２回に分けて形成される。すなわち、所望のパターンのピッチの２倍のピッチのパターンが、位置がずらされながら２回形成される。これにより１回のパターン形成のみでは形成不可能な微細なパターンが形成される。
【非特許文献１】M. Switkes et al., "Resolution Enhancement of 157 nm Lithography by Liquid Immersion", Proceedings of SPIE, Vol. 4691 (2002), pp. 459-465
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＮＡをより大きくするためには、より屈折率の大きな液浸液体が用いられる必要がある。現行の先端リソグラフィ技術であるＡｒＦ露光技術においては、実用的な液浸液体は水のみである。この場合ＮＡが１．３５程度の上限を有するため、解像度の向上に限度があるという問題がある。なお水の屈折率１．４４よりも大きな屈折率を有する液浸液体を利用するためには、屈折率の大きなレンズ材料も合わせて必要となる。しかしながら、このようなレンズ材料は、現時点、適当なものが得られていない。
【０００７】
また、より短い波長の光源を用いるＥＵＶ露光技術の実用化のためには、光源出力の確保やマスク欠陥の抑制が未解決の課題として残っているという問題がある。
【０００８】
一方、ダブルパターニング技術は、原理的な問題はないものの、パターン間の重ね合わせ誤差の影響が大きいため、実用的な歩留まりが得られないという問題がある。またパターン形成工程が複数回行なわれることにより工程数が増大することで、工程コストが高くなるという問題がある。
【０００９】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、微細なパターンを形成することができる電子デバイス製造用基板およびそれを用いた電子デバイスの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本実施の形態の電子デバイス製造用基板は、露光光を用いたフォトリソグラフィを施して電子デバイスを製造するための電子デバイス製造用基板であって、被加工基板と、反射層と、スペーサ層と、フォトレジスト層とを備えている。被加工基板は主面を有している。反射層は、被加工基板上に設けられ、かつ反射光の位相が互いに反位相となる第１および第２の部分を有している。スペーサ層は、反射層上に設けられ、露光光に対して透明なものである。フォトレジスト層は、スペーサ層上に設けられ、反射光に対する感光性を有している。
【発明の効果】
【００１１】
本実施の形態の電子デバイス製造用基板は、第１および第２の部分の各々からの反射光の位相が互いに反位相である反射型レベンソン位相シフトマスクを内包しているので、基板上部方向から露光光を入射すると、複数の反射回折光による干渉縞を形成することができる。この干渉縞を用いてフォトレジスト層を露光することで、微細なパターンを形成することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に本実施の形態の概要について説明する。図１は、本発明の実施の形態１における電子デバイス製造用基板の構成を概略的に示す断面図である。図２は、本発明の実施の形態１における電子デバイスの製造方法により製造された電子デバイスの構成を概略的に示す断面図である。
【００１３】
図１および図２を参照して、本実施の形態の電子デバイス製造用基板ＭＳは、ＡｒＦレーザによる波長λ＝１９３ｎｍの露光光を用いたフォトリソグラフィを施すことにより、デバイスパターンＰＴを含む電子デバイスＥＤを製造するためのものである。このために、電子デバイス製造用基板ＭＳは反射型の位相シフトマスクの構造を内部に有している。また電子デバイスＥＤは、たとえば半導体デバイスであり、この場合、デバイスパターンＰＴは半導体集積回路を形成している。より具体的には、電子デバイスＥＤは、たとえばＮＡＮＤフラッシュメモリなどを有するメモリデバイスである。
【００１４】
電子デバイス製造用基板ＭＳは、被加工基板ＷＳと、エッチング停止・ハードマスク層ＳＨ（エッチング停止層）と、段差層ＢＭ（段差パターン）と、反射層ＲＦと、透明スペーサ層ＩＳ（スペーサ層）と、透明ハードマスク層ＨＭと、フォトレジスト層ＰＲと、吸収反射防止層ＡＲ（吸収層）とを有している。
【００１５】
被加工基板ＷＳは、基板ＳＢと、被加工層ＷＲとを有している。被加工層ＷＲは、被加工基板ＷＳの主面側に形成されている。被加工基板ＷＳ上に、露光光を反射することができる反射層ＲＦと、露光光を屈折率ｎで透過させることができる透明スペーサ層ＩＳとが、順に形成されている。
【００１６】
反射層ＲＦは、第１の部分Ｐ１および第２の部分Ｐ２を有している。第１の部分Ｐ１および第２の部分Ｐ２は被加工基板ＷＳ主面上においてピッチＰｍで繰り返し配置されている。被加工基板ＷＳ上において第１の部分Ｐ１の上面と第２の部分Ｐ２の上面とは寸法Ｄｒだけ高さ位置が相違している。これにより、反射層ＲＦの上面（図中の上面）は、凹凸形状を有する反射面ＩＰとなっている。寸法Ｄｒは、以下の式（１）に示すように、透明スペーサ層ＩＳ中における反射光の波長の１／４である。
【００１７】
Ｄｒ＝（λ／ｎ）×（１／４）      ・・・（１）
この結果、第１の部分Ｐ１および第２の部分Ｐ２の各々の反射光の位相は、互いに反位相となっている。これにより、第１の部分Ｐ１および第２の部分Ｐ２の各々からの反射回折光の干渉縞が透明スペーサ層ＩＳ上に形成される。この干渉縞のピッチＰｐは、従来のレベンソン位相シフトマスクによる場合と同様、以下の式（２）で示すように、第１の部分Ｐ１および第２の部分Ｐ２のピッチＰｍの１／２となる。
【００１８】
Ｐｐ＝Ｐｍ×（１／２）      ・・・（２）
第１の部分Ｐ１および第２の部分Ｐ２は、通常のフォトリソグラフィ工程を用いて形成されており、ピッチＰｍの最小値は、波長λおよび投影露光系の開口率ＮＡを用いて、以下の式（３）で表される。
【００１９】
Ｐｍ＝λ／ＮＡ／２      ・・・（３）
たとえば波長λ＝１９３ｎｍを有するＡｒＦレーザ光と、開口率ＮＡ＝０．８を有する投影露光系とが用いられる場合、ピッチＰｍ＝１２０ｎｍとなる。式（２）により、ピッチＰｐ＝６０ｎｍの干渉縞が形成されることができる。この干渉縞により透明スペーサ層ＩＳ上に設けられたフォトレジスト層ＰＲが露光されることで、ピッチＰｐ＝６０ｎｍを有する微細なレジストパターンを形成することができる。このレジストパターンが被加工層ＷＲに転写されることで、基板ＳＢ上にピッチＰｐ＝６０ｎｍを有するデバイスパターンＰＴを含む電子デバイスＥＤを製造することができる。すなわち、ピッチＰｍ＝１２０ｎｍ未満のパターンを形成することができない通常の露光装置を用いつつ、最終的にピッチＰｐ＝６０ｎｍのデバイスパターンＰＴを形成することができる。
【００２０】
なお十分に微細な第１および第２の部分Ｐ１、Ｐ２を形成することができれば、干渉縞の最小ピッチＰｉは、以下の式（４）で示すように、原理上、媒質内での波長の１／２程度にまで微細化することができる。
【００２１】
Ｐｉ＝（λ／ｎ）×（１／２）      ・・・（４）
たとえば波長λ＝１９３ｎｍを有するＡｒＦレーザ光と、屈折率ｎ＝１．７のＡｒＦ用レジストが用いられる場合、最小ピッチＰｉ＝５７ｎｍとなる。よってこのＰｉよりも大きい上記ピッチＰｐ＝６０ｎｍは、原理上、達成可能な寸法である。
【００２２】
次に電子デバイス製造用基板ＭＳの構成の詳細について説明する。
基板ＳＢは、たとえばシリコンウエハである。被加工層ＷＲは、被加工基板ＷＳの主面側に形成されており、たとえば多結晶シリコン層である。被加工基板ＷＳの主面、すなわち被加工層ＷＲの基板ＳＢと反対側の面は、平坦な面である。具体的には、被加工基板ＷＳの主面は、被加工基板ＷＳの主面上の任意の点を中心として露光光の波長の３倍以上の範囲内において、凹凸が１／５波長以下である。
【００２３】
エッチング停止・ハードマスク層ＳＨは、電子デバイス製造用基板ＭＳを用いた電子デバイスＥＤの製造工程におけるエッチングの際に、エッチング停止層として機能することができる層である。たとえばエッチング停止・ハードマスク層ＳＨはシリコン酸化膜層であり、より具体的にはＳｉＯ2膜層である。
【００２４】
段差層ＢＭは、エッチング停止・ハードマスク層ＳＨを介して、被加工基板ＷＳの主面上に設けられている。段差層ＢＭは、固化されたフォトレジストから形成されている。段差層ＢＭの厚さ（図中縦方向の寸法）は、屈折率ｎを有する透明スペーサ層ＩＳ中での波長の１／４の寸法、すなわち（λ／ｎ）／４＝（１９３／１．７）／４＝２８．４ｎｍである。またフォトレジスト層ＰＲから形成されるレジストパターンの精度を確保する上で位相差を＋／−３°の範囲内に抑制する必要があることから、透明スペーサ層ＩＳの厚さ精度は、＋／−（λ／ｎ）×（３／３６０）×（１／２）、すなわち＋／−０．４７ｎｍである。
【００２５】
反射層ＲＦは、たとえば厚さ１０ｎｍのアルミニウム薄膜層であり、エッチング停止・ハードマスク層ＳＨおよび段差層ＢＭからなる凹凸面を均一な厚さで覆っている。この凹凸面の形状に対応して反射層ＲＦは、被加工基板ＷＳ上における高さ位置が互いに異なる第１の部分Ｐ１および第２の部分Ｐ２を有している。第１の部分Ｐ１は、エッチング停止・ハードマスク層ＳＨ上において、幅Ｗｂを有し、かつこの幅方向に直交する方向に延びる帯形状を有している。第２の部分Ｐ２は、段差層ＢＭ上において、幅Ｗｔを有し、かつこの幅方向に直交する方向に延びる帯形状を有している。第１の部分Ｐ１および第２の部分Ｐ２の各々は、互いに幅方向（図中の横方向）に隣り合っている。
【００２６】
幅Ｗｔと幅Ｗｂとの各々は、互いに等しく、たとえば７０ｎｍである。すなわち第１の部分Ｐ１および第２の部分Ｐ２の各々は、ライン部およびスペース部の各々が幅７０ｎｍを有する１：１ラインアンドスペース形状を有している。
【００２７】
なお上記のように反射層ＲＦに１：１のラインアンドスペース形状を付与するために、段差層ＢＭのパターンは反射層ＲＦの厚さを考慮して決定されている。たとえば、反射層ＲＦが幅Ｗｔ＝Ｗｂ＝７０ｎｍと厚さ１０ｎｍとを有する場合、段差層ＢＭは幅５０ｎｍのライン部および幅９０ｎｍのスペース部からなるラインアンドスペース形状を有するように形成されている。
【００２８】
透明スペーサ層ＩＳは、第２の部分Ｐ２上において、透明スペーサ層ＩＳ内を伝播する反射光の波長の２倍以上の厚さを有している。また透明スペーサ層ＩＳは、透明スペーサ層ＩＳ内を伝播する反射光の屈折率が１．４４以上となるような物性を有している。たとえば、透明スペーサ層ＩＳをレジストから形成することで、ＡｒＦレーザ光に対する屈折率を１．７とすることができる。この場合、透明スペーサ層ＩＳ内における波長の２倍は１９３／１．７×２＝２２７ｎｍである。よって透明スペーサ層ＩＳの厚さは、たとえば２３０ｎｍとされる。
【００２９】
透明ハードマスク層ＨＭは、透明スペーサ層ＩＳ上に設けられており、露光光に対しておおよそ透明である。透明ハードマスク層ＨＭは、たとえばシリコン酸化膜層であり、より具体的には低温形成されたＳｉＯ膜層である。
【００３０】
フォトレジスト層ＰＲは、透明ハードマスク層ＨＭを介して透明スペーサ層ＩＳ上に設けられており、反射光に対する感光性を有している。
【００３１】
図３は、本発明の実施の形態１における電子デバイス製造用基板の製造方法および電子デバイスの製造方法を説明するためのフロー図である。図３を参照して、本実施の形態におけるフローとして、ステップＳ１０にて、被加工基板ＷＳの主面上にマスク構造が形成される。ステップＳ２０にて、フォトレジスト層ＰＲが露光および現像されることにより、レジストパターンが形成される。ステップＳ３０にて、このパターンが被加工層ＷＲに転写されることにより、電子デバイスＥＤが形成される。以下において、ステップＳ１０、Ｓ２０およびＳ３０の各々について詳しく説明する。
【００３２】
まず被加工基板ＷＳの主面上にマスク構造を形成する工程（図３のステップＳ１０の工程）について詳しく説明する。図４は、本発明の実施の形態１におけるマスク構造の形成方法を説明するためのフロー図である。
【００３３】
図１および図４を参照して、ステップＳ１１にて、まず基板ＳＢ上に被加工層ＷＲが形成された被加工基板ＷＳが準備される。被加工層ＷＲ上にエッチング停止・ハードマスク層ＳＨが形成される。
【００３４】
ステップＳ１２にて、エッチング停止・ハードマスク層ＳＨ上に、パターン形状を有する段差層ＢＭが形成される。具体的には、まずエッチング停止・ハードマスク層ＳＨ上に、ＡｒＦ化学増幅型フォトレジストがスピン塗布される。次にＡｒＦスキャンステッパーにより露光が行なわれる。次に現像が行なわれることでフォトレジストのパターンが形成される。すなわちフォトリソグラフィ法によるパターニングが行なわれる。
【００３５】
ステップＳ１３にて、上記のフォトレジストのパターンにアルゴンイオンが注入されることで、フォトレジストが固化される。これにより段差層ＢＭが形成される。段差層ＢＭの厚さは、フォトレジストの塗布膜厚およびイオン注入のパラメータが調整されることにより、＋／−０．４７ｎｍの誤差範囲に収まるように精密に制御される。
【００３６】
ステップＳ１４にて、エッチング停止・ハードマスク層ＳＨおよび段差層ＢＭを覆うように、反射層ＲＦがスパッタ法によりコンフォーマルに形成される。この反射層ＲＦの形成により、反射型の位相シフトマスクの構造の本質的な部分が被加工基板ＷＳ上に形成される。
【００３７】
ステップＳ１５にて、反射層ＲＦ上に、ＡｒＦ用の化学増幅型レジストが塗布される。次にこのレジストが固化されることで、透明スペーサ層ＩＳが形成される。この固化処理の方法としては、アルゴンイオンの注入、紫外線の照射、または電子線の照射を用いることができる。
【００３８】
ステップＳ１６にて、透明スペーサ層ＩＳ上に、透明ハードマスク層ＨＭが形成される。
【００３９】
以上により、被加工基板ＷＳ上にマスク構造が形成される。
次にフォトレジスト層ＰＲを用いてレジストパターンを形成する工程（図３のステップＳ２０）について詳しく説明する。図５は、本発明の実施の形態１におけるフォトレジストパターンの形成方法を説明するためのフロー図である。
【００４０】
主に図１および図５を参照して、ステップＳ２１にて、フォトレジストの塗布により、透明ハードマスク層ＨＭ上にフォトレジスト層ＰＲが形成される。
【００４１】
ステップＳ２２にて、フォトレジスト層ＰＲ上に、吸収反射防止層ＡＲが形成される。吸収反射防止層ＡＲは、１パスでの吸収率が０．７となるように形成されている。この段階で、電子デバイス製造用基板ＭＳ（図１）の構成が得られる。
【００４２】
ステップＳ２３およびステップＳ２４のそれぞれにて、電子デバイス製造用基板ＭＳの露光および現像が行なわれる。以下にこの工程について詳しく説明する。
【００４３】
図６は、本発明の実施の形態１における電子デバイスの製造方法に用いられるフラッド露光装置の構成を説明するための概略的な断面図である。図７は、本発明の実施の形態１における電子デバイスの製造方法の露光工程における反射光の生成を説明するための図である。図８は、本発明の実施の形態１における電子デバイスの製造方法において電子デバイス製造用基板のフォトレジスト層が現像された様子を示す概略的な断面図である。
【００４４】
図６を参照して、電子デバイス製造用基板ＭＳの露光はフラッド露光装置ＦＥを用いて行なわれる。フラッド露光装置ＦＥは、ＡｒＦエキシマレーザＥＬと、ビーム成形光学系ＢＯと、ミラーＭＲと、筐体ＣＳとを有している。筐体ＣＳは、露光光を導入するための窓ＷＤを有している。また筐体ＣＳの内部は水で満たされている。筐体ＣＳ内へ電子デバイス製造用基板ＭＳが搬送される。ＡｒＦエキシマレーザＥＬから発せられたレーザ光は、ビーム成形光学系ＢＯにより成形された後、ミラーＭＲにより反射されることで、窓ＷＤに入射される。
【００４５】
主に図７を参照して、入射光ＬＩが、吸収反射防止層ＡＲと、フォトレジスト層ＰＲと、透明ハードマスク層ＨＭと、透明スペーサ層ＩＳとを順に経由して、反射層ＲＦの反射面ＩＰに入射する。これにより−１次回折光ＬＮおよび＋１次回折光ＬＰが生成される。
【００４６】
−１次回折光ＬＮおよび＋１次回折光ＬＰが互いに干渉することにより、図中の縦軸Ｅのグラフの実線および破線の各々で示す電界分布が形成される。実線および破線で示す電界分布のそれぞれは、半周期だけ異なる時刻での電界分布を表している。このグラフに示すように、電界の強度変化は定在波状となり、第１の部分Ｐ１および第２の部分Ｐ２の境界（図中の２点鎖線）を通るように厚み方向（図中縦方向）に沿ってこの定在波の節が延びる。
【００４７】
この結果、図中の縦軸Ｉのグラフの実線で示す反射光の強度分布は干渉縞を有する。反射光の強度Ｉは、第１の部分Ｐ１および第２の部分Ｐ２の境界近傍が暗部となり、隣り合う暗部の間に明部が形成される。すなわち反射光は、ピッチＰｍ（図１）の１／２のピッチの干渉縞を有する。この干渉縞を有する反射光の強度に応じて、フォトレジスト層ＰＲが感光される。すなわちフォトレジスト層ＰＲの露光が行なわれる。
【００４８】
なお、本実施の形態において被加工基板ＷＳと透明ハードマスク層ＨＭとの間に構成されているマスク、すなわち反射型レベンソン型位相シフトマスクでは、被加工基板ＷＳの主面に平行な平面による反射に対応する０次回折光の強度は抑制される。これは、第１の部分Ｐ１および第２の部分Ｐ２の各々の上面の段差（図１の寸法Ｄｒの段差）が１／４波長であることより、第１の部分Ｐ１および第２の部分Ｐ２の各々の反射０次回折光が互いに反位相となって打ち消しあうためである。
【００４９】
特に幅Ｗｔと幅Ｗｂ（図１）が等しくされることにより、反射０次回折光の強度を実質的にゼロにすることができる。この場合、奇数次の回折光のみが強度をもち、本実施の形態のようにマスクパターンのピッチＰｍが小さいときは、マスクの基本周期に一致する＋／−１次回折光ＬＰ、ＬＮのみが伝播可能となる。なお、より高次の回折光はエバネッセントモードとなり、マスク表面近傍でのみ、近接場(非伝播場)として存在する。
【００５０】
主に図８を参照して、現像が行なわれることにより、フォトレジスト層ＰＲ（図７）がパターニングされることでレジストパターンＰＰが形成される。レジストパターンＰＰは、デバイスパターンＰＴ（図２）のピッチＰｐと同一のピッチを有している。
【００５１】
以上により、レジストパターンＰＰが形成される。
次に被加工層ＷＲにパターンが転写される工程（図３のステップＳ３０）の工程について詳しく説明する。図９は、本発明の実施の形態１における電子デバイスの製造方法におけるパターンの転写方法を説明するためのフロー図である。図１０〜図１３のそれぞれは、本発明の実施の形態１における電子デバイスの製造方法におけるレジストパターンの転写の第１〜第４工程を概略的に示す断面図である。
【００５２】
主に図１０を参照して、ステップＳ３１（図９）にて、レジストパターンＰＰをマスクとして、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）により透明ハードマスク層ＨＭがエッチングされる。これにより透明ハードマスク層ＨＭがパターニングされる。
【００５３】
主に図１１を参照して、ステップＳ３２（図９）にて、透明ハードマスク層ＨＭをマスクとして、反射マスク構造、すなわち透明スペーサ層ＩＳ、反射層ＲＦ、および段差層ＢＭからなる構造のエッチングが開始される。このエッチングは、ＲＩＥにより、第１のエッチング条件で行なわれる。エッチングの進行にともない、被加工基板ＷＳ上には２種類の開口部Ｈ１およびＨ２が形成されていく。開口部Ｈ１およびＨ２のそれぞれの位置は、第１の部分Ｐ１およびＰ２（図１）が形成されていた位置に対応している。
【００５４】
開口部Ｈ１およびＨ２の両方においてエッチング停止・ハードマスク層ＳＨが露出した時点で、エッチングは停止される。このとき、エッチング停止・ハードマスク層ＳＨは、互いに膜構成が異なる開口部Ｈ１およびＨ２の間での実質的なエッチング時間の差、すなわちオーバーエッチ量の差が、エッチング停止・ハードマスク層ＳＨのわずかなエッチング量の差としてしか出現しないように働く。なおレジストパターンＰＰ（図１０）はこのエッチング工程の途中で消失する。
【００５５】
主に図１２を参照して、透明ハードマスク層ＨＭをマスクとして、エッチング停止・ハードマスク層ＳＨのエッチング速度が被加工層ＷＲのエッチング速度よりも速くなるような第２のエッチング条件で、エッチング停止・ハードマスク層ＳＨがエッチングされる。これによりエッチング停止・ハードマスク層ＳＨのパターニングが行なわれる。
【００５６】
主に図１３を参照して、ステップＳ３３（図９）にて、薬液浸漬処理により、反射マスク構造の残部が除去される。これにより、被加工層ＷＲ上にエッチング停止・ハードマスク層ＳＨのパターンが形成された構成が得られる。次に、このエッチング停止・ハードマスク層ＳＨのパターンをマスクとして、被加工層ＷＲのエッチングが行なわれる。これにより被加工層ＷＲのパターニングが行なわれる。次にエッチング停止・ハードマスク層ＳＨが除去される。
【００５７】
以上により、被加工層ＷＲへのパターン転写が行なわれる。これにより電子デバイスＥＤ（図２）が得られる。
【００５８】
本実施の形態によれば、図７に示すように、第１の部分Ｐ１および第２の部分Ｐ２の各々からの反射光の位相が互いに反位相であるので、反射回折光により強度Ｉの干渉縞を形成することができる。この干渉縞を用いてフォトレジスト層ＰＲを露光することで、微細なレジストパターンＰＰ（図８）を形成することができる。
【００５９】
また、電子デバイス製造用基板ＭＳ（図１）の被加工基板ＷＳの主面上に設けられる反射型マスク構造は、遮光部のないレベンソン型位相シフトマスクとなっている。これにより、生成される反射回折光、すなわち−１次回折光ＬＮおよび＋１次回折光ＬＰ（図７）の干渉で形成される干渉縞のピッチＰｐは、マスク構造のピッチＰｍ（図１）の１／２となる。よって、マスク構造よりも微細なピッチのレジストパターンＰＰ（図８）を形成することができる。また、この微細なレジストパターンＰＰを用いて、マスク構造よりも微細なデバイスパターンＰＴ（図２）を形成することができる。
【００６０】
また、この干渉縞のピッチの原理上の最小値は、式（４）により、屈折率ｎに反比例する。透明スペーサ層ＩＳの屈折率は１．７０とすることができるので、通常の液浸露光、すなわち屈折率１．４４を有する水を用いた液浸露光に比して、このピッチを１．４４／１．７０倍に縮小することができる。
【００６１】
具体的には、ピッチＰｍ＝１２０ｎｍのマスク構造（図１）を用いて、ピッチＰｐ＝６０ｎｍのデバイスパターンＰＴ（図２）を形成することができる。すなわち、高屈折液浸露光機やＥＵＶ露光機による実用的なパターン形成が困難な、ピッチ６０ｎｍ（ライン幅およびスペース幅の各々が３０ｎｍ）のパターン形成を行なうことができる。
【００６２】
また、本実施の形態は、高屈折液浸露光機またはＥＵＶ露光機などの高価な液浸露光機やＥＵＶ露光機ではなく、通常の露光機によって実施可能である。よって微細なパターン形成工程のプロセスコストの低減が可能である。
【００６３】
また透明スペーサ層ＩＳ（図１）は、第２の部分Ｐ２上において、透明スペーサ層ＩＳ内を伝搬する反射光の波長の２倍以上の厚さを有している。これにより、反射層ＲＦで生成される非伝播電磁波による近接電磁場を、透明スペーサ層ＩＳを経由してフォトレジスト層ＰＲに至るまでに十分に小さくすることができる。よって透明スペーサ層ＩＳ上において、ほぼ、通常の伝播モードによる電磁場のみが形成されることになる。このため、透明スペーサ層ＩＳ上のフォトレジスト層ＰＲを通常の伝播モードによる電磁場により感光させることができる。
【００６４】
また、本実施の形態の反射型マスク構造は、基板ＳＢに既に形成されているパターン（図１において図示せず）に重ね合わせて形成されることができる。よって、この既に形成されているパターンに対して高い重ねあわせ精度でレジストパターンＰＰ（図８）を形成することができる。
【００６５】
また透明ハードマスク層ＨＭが設けられているので、反射型マスク構造のエッチング（図１２）を精度よく行なうことができる。特に本実施の形態のように透明スペーサ層ＩＳおよび段差層ＢＭがフォトレジストで形成されている場合、透明ハードマスク層ＨＭなしで精度の高いエッチングを行なうことは困難である。
【００６６】
また吸収反射防止層ＡＲにより、反射層ＲＦで生成された−１次回折光ＬＮおよび＋１次回折光ＬＰ（図７）がフォトレジスト層ＰＲ内で多重反射することによる不要な干渉効果が抑制される。なお入射光ＬＩも吸収反射防止層ＡＲを透過するので、その減衰効果を考慮して露光量が定められる。
【００６７】
次に本実施の形態の変形例について説明する。図１４は、本発明の実施の形態１の変形例における電子デバイス製造用基板の構成を概略的に示す断面図である。図１４を参照して、本変形例の電子デバイス製造用基板ＭＳｖは、電子デバイス製造用基板ＭＳの反射層ＲＦおよび段差層ＢＭの代わりに、反射層ＲＶを有している。反射層ＲＶの形状は、反射層ＲＦおよび段差層ＢＭの各々の形状を合わせた形状と同じである。この反射層ＲＶの形状は、たとえばエッチングにより形成することができる。
【００６８】
なお、エッチング停止・ハードマスク層ＳＨのエッチング停止の機能およびハードマスクの機能が必要とされない場合には、エッチング停止・ハードマスク層ＳＨは形成されなくてもよい。
【００６９】
また、反射型マスク構造のエッチングマスクがレジストパターンＰＰでのみで十分な場合は、透明ハードマスク層ＨＭは不要である。
【００７０】
（実施の形態２）
本実施の形態は、実施の形態１におけるステップＳ２３（図５）の露光工程に特徴を有している。以下この露光工程について詳しく説明する。
【００７１】
図１５は、本発明の実施の形態２における電子デバイスの製造方法の露光工程において、反射層に入射する入射光と反射光から生成される回折光との様子を概略的に示す斜視図である。図１６〜図１８のそれぞれは、図１５の様子を矢印ＸＶＩ〜ＸＶＩＩＩから見た図である。なお図１６の視点は図７の視点に対応している。
【００７２】
主に図１５〜図１８を参照して、フォトレジスト層ＰＲ（図７）の露光工程において、フラッド露光装置ＦＥ（図６）を用いて露光光の照射が行なわれる。これにより反射層ＲＦの反射面ＩＰに入射光ＬＩが入射される。なお図中の反射面ＩＰは実施の形態１で説明した凹凸形状（図１５〜図１８において図示せず）を有している。
【００７３】
露光光は、入射光ＬＩと反射面ＩＰの法線ＮＭとが４５°の角度をなすように照射される。すなわち反射面ＩＰに対する入射光ＬＩの入射角は４５°とされる。
【００７４】
また露光光は、第１の部分Ｐ１および第２の部分Ｐ２が形成するラインアンドスペース形状の周期方向（図１６の横方向、図１７の縦方向）に直交する進行方向を入射光ＬＩが有するように照射される。すなわち入射光ＬＩは、第１の部分Ｐ１および第２の部分Ｐ２が互いに隣り合う方向に直交する進行方向を有する。また反射面ＩＰの平面視（図１７）においては、入射光ＬＩは、このラインアンドスペース形状の各ライン部が延在する方向に沿って進行する。
【００７５】
また露光光は、入射光ＬＩの電界方向ＥＩが入射面内にあるように偏光されている。すなわち入射光ＬＩはＴＭ(Transverse Magnetic)偏光の偏光面を有している。
【００７６】
入射光ＬＩが入射されることで０次回折光としての反射光は反射の法則に従い入射光ＬＩの方向に対して鏡面対称の方向へ反射される。しかしながら、実施の形態１で説明したように、０次回折光は強度を有していない。−１次回折光ＬＮおよび＋１次回折光ＬＰは、レベンソン型マスクによる回折のため、０次回折光の方向からラインアンドスペース形状の周期方向寄りに曲げられる。このとき、図１８に示すように、入射光ＬＩは反射面ＩＰに対して斜め４５°の斜面ＳＩ内にあり、＋１次回折光ＬＰ（図１８において図示せず）および−１次回折光ＬＮの各々は、鏡面対称の斜め４５°の斜面ＳＲ内にある。
【００７７】
入射光ＬＩの電界方向ＥＩは斜面ＳＩと直交している。また系の対称性より、−１次回折光ＬＮおよび＋１次回折光ＬＰのそれぞれの電界方向ＥＮ、ＥＰは、斜面ＳＲと直交している。これにより、−１次回折光ＬＮの電界方向ＥＮおよび＋１次回折光ＬＰの電界方向ＥＰの各々と、入射光ＬＩの電界方向ＥＩとが相互になす角度は９０°となる。この結果、−１次回折光ＬＮおよび＋１次回折光ＬＰの各々と、入射光ＬＩとは互いに干渉しない。
【００７８】
一方、電界方向ＥＮと電界方向ＥＰとは互いに平行であるため、−１次回折光ＬＮと＋１次回折光ＬＰとの間では完全な干渉が生じることになり、原理的にはコントラスト１の干渉縞が生成される。なお、入射光ＬＩは、フォトレジスト層ＰＲ（図７）を均一な強度で透過するので、この均一な強度と上記の干渉縞の強度とが加算された光強度により、フォトレジスト層ＰＲの感光（露光）が行なわれる。
【００７９】
仮に反射マスクの反射率が１であり、透明スペーサ層ＩＳおよび透明ハードマスク層ＨＭでの減衰が実質的にゼロであるときには、形成される明暗縞の強度振幅（最大値／最小値）は約２．８となる。現行のＡｒＦ用の化学増幅レジストでは、強度振幅（最大値／最小値）は約１．５あれば分離解像されるので、フォトレジスト層ＰＲ内に生成される強度振幅は、分離解像に十分なものとなる。
【００８０】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００８１】
本実施の形態によれば、−１次回折光ＬＮおよび＋１次回折光ＬＰの各々と、入射光ＬＩとの間の干渉が抑制される。これにより、フォトレジスト層ＰＲの膜厚方向（図７における縦方向）に沿って反射光の強度変化が生じることを抑制することができる。よって、エッチングのために十分な厚みを有するフォトレジスト層ＰＲを感光させることができる。
【００８２】
なお、仮に本実施の形態と異なり入射光ＬＩが反射面ＩＰに垂直に入射された場合、電界方向ＥＮおよびＥＰの各々と、電界方向ＥＩとが互いに平行な成分を有することになる。この結果、−１次回折光ＬＮおよび＋１次回折光ＬＰの各々と、入射光ＬＩとの間の干渉により、フォトレジスト層ＰＲの厚さ方向（図７の縦方向）に周期を有する明暗の縞が発生する。この周期は、フォトレジスト層ＰＲ中の光の波長の１／２となる。フォトレジスト層ＰＲの屈折率ｎが１．７程度の場合、この周期は約５６ｎｍである。このため被加工基板ＷＳ主面に平行な面内で明瞭なパターンを有するレジストパターンＰＰ（図８）を形成するためには、フォトレジスト層ＰＲの厚みを上記周期に比べて十分に小さくすることが必要となる。すなわち厚さ２０ｎｍ程度までの極めて薄いフォトレジスト層ＰＲしか露光することができなくなる。さらにこの薄いフォトレジスト層ＰＲの反射層ＲＦ上の高さ位置の誤差を数ｎｍ以下に抑える必要があるため、極めて高い精度の製造工程が必要となる。このため電子デバイスＥＤの製造を工業的に行なうことが困難となる。
【００８３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８４】
本発明は、フォトリソグラフィとエッチングとにより電子デバイスを製造するための電子デバイス製造用基板、およびそれを用いた電子デバイスの製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態１における電子デバイス製造用基板の構成を概略的に示す断面図である。
【図２】本発明の実施の形態１における電子デバイスの製造方法により製造された電子デバイスの構成を概略的に示す断面図である。
【図３】本発明の実施の形態１における電子デバイス製造用基板の製造方法および電子デバイスの製造方法を説明するためのフロー図である。
【図４】本発明の実施の形態１におけるマスク構造の形成方法を説明するためのフロー図である。
【図５】本発明の実施の形態１におけるフォトレジストパターンの形成方法を説明するためのフロー図である。
【図６】本発明の実施の形態１における電子デバイスの製造方法に用いられるフラッド露光装置の構成を説明するための概略的な断面図である。
【図７】本発明の実施の形態１における電子デバイスの製造方法の露光工程における反射光の生成を説明するための図である。
【図８】本発明の実施の形態１における電子デバイスの製造方法において電子デバイス製造用基板のフォトレジスト層が現像された様子を示す概略的な断面図である。
【図９】図９は、本発明の実施の形態１における電子デバイスの製造方法におけるパターンの転写方法を説明するためのフロー図である。
【図１０】本発明の実施の形態１における電子デバイスの製造方法におけるレジストパターンの転写の第１工程を概略的に示す断面図である。
【図１１】本発明の実施の形態１における電子デバイスの製造方法におけるレジストパターンの転写の第２工程を概略的に示す断面図である。
【図１２】本発明の実施の形態１における電子デバイスの製造方法におけるレジストパターンの転写の第３工程を概略的に示す断面図である。
【図１３】本発明の実施の形態１における電子デバイスの製造方法におけるレジストパターンの転写の第４工程を概略的に示す断面図である。
【図１４】本発明の実施の形態１の変形例における電子デバイス製造用基板の構成を概略的に示す断面図である。
【図１５】本発明の実施の形態２における電子デバイスの製造方法の露光工程において、反射層に入射する入射光と反射光から生成される回折光との様子を概略的に示す斜視図である。
【図１６】図１５の様子を矢印ＸＶＩから見た図である。
【図１７】図１５の様子を矢印ＸＶＩＩから見た図である。
【図１８】図１５の様子を矢印ＸＶＩＩＩから見た図である。
【符号の説明】
【００８６】
ＡＲ  吸収反射防止層、ＢＭ  段差層、ＢＯ  ビーム成形光学系、ＣＳ  筐体、ＥＤ  電子デバイス、ＥＩ，ＥＮ，ＥＰ  電界方向、ＦＥ  フラッド露光装置、ＥＬ  ＡｒＦエキシマレーザ、ＨＭ  透明ハードマスク層、ＩＰ  反射面、ＩＳ  透明スペーサ層、ＬＩ  入射光、ＬＮ  −１次回折光、ＬＰ  ＋１次回折光、ＭＲ  ミラー、ＭＳ，ＭＳｖ  電子デバイス製造用基板、Ｐ１  第１の部分、Ｐ２  第２の部分、ＰＲ  フォトレジスト層、ＰＴ  デバイスパターン、ＲＦ，ＲＶ  反射層、ＳＢ  基板、ＳＨ  エッチング停止・ハードマスク層、ＷＤ  窓、ＷＲ  被加工層、ＷＳ  被加工基板。
【図１】
2009267024.tif 000003
【図２】
2009267024.tif 000004
【図３】
2009267024.tif 000005
【図４】
2009267024.tif 000006
【図５】
2009267024.tif 000007
【図６】
2009267024.tif 000008
【図７】
2009267024.tif 000009
【図８】
2009267024.tif 000010
【図９】
2009267024.tif 000011
【図１０】
2009267024.tif 000012
【図１１】
2009267024.tif 000013
【図１２】
2009267024.tif 000014
【図１３】
2009267024.tif 000015
【図１４】
2009267024.tif 000016
【図１５】
2009267024.tif 000017
【図１６】
2009267024.tif 000018
【図１７】
2009267024.tif 000019
【図１８】
2009267024.tif 000020