(57)【要約】【課題】半導体基板の一方の表面にドリフト領域を備えて成る半導体装置とその製造方法において、簡単な構成により、半導体基板の少なくとも一部を除去して寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度と歩留まりの向上による低コスト化を実現可能とする。【解決手段】半導体装置１は、半導体基板２の一方の表面２１にドリフト領域３（左右の破線で挟まれた領域）を備えて成り、半導体基板２の他方の表面２２側から半導体基板２の少なくとも一部を除去してドリフト領域３またはその近傍に至る除去部２３が形成され、その除去部２３にガラスまたは樹脂による絶縁部材４が充填されている。半導体装置１は、ドリフト領域３の下部の除去部２３を形成することにより、寄生容量の低減、ならびに素子の高耐圧化を達成すると共に、絶縁部材４を充填することによって、十分な機械的強度が実現されている。【選択図】図１
2009016775.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の表面にドリフト領域を備えて成る半導体装置であって、前記半導体基板の他方の表面側から当該半導体基板の少なくとも一部を除去して前記ドリフト領域またはその近傍に至る除去部が形成され、前記除去部に絶縁部材であるガラスが設けられていることを特徴とする半導体装置。
【請求項２】
半導体基板の一方の表面にドリフト領域を備えて成る半導体装置であって、前記半導体基板の他方の表面側から当該半導体基板の少なくとも一部を除去して前記ドリフト領域またはその近傍に至る除去部が形成され、前記除去部に絶縁部材である樹脂が設けられていることを特徴とする半導体装置。
【請求項３】
前記ドリフト領域と前記除去部との間にｐ層またはｎ層が形成され、前記ｐ層またはｎ層が当該半導体基板の平面視における全面に広がっていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記ドリフト領域と前記除去部との間にｐ層またはｎ層が形成され、前記ｐ層またはｎ層が当該半導体基板の平面視における前記ドリフト領域を覆う領域に広がっていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
前記ドリフト領域と前記除去部との間にｐ層またはｎ層が形成され、前記ｐ層またはｎ層が当該半導体基板の平面視における前記ドリフト領域を除く領域に広がっていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項６】
前記ドリフト領域以外の領域に掘り込みが形成されており、前記掘り込みは前記半導体基板の一方の表面から前記除去部に至るように形成されていることを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記半導体基板の一方の表面に少なくとも２種類の絶縁層から成る積層構造が形成されていることを特徴とする請求項１乃至請求項６のいずれか一項に記載の半導体装置。
【請求項８】
前記半導体基板の一方の表面にワイヤボンディング用のパッドが形成されており、前記パッドは、前記除去部の上部を避けて形成されていることを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体装置。
【請求項９】
前記除去部が前記半導体基板の他方の表面側の全面に形成されていることを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項に記載の半導体装置の製造方法であって、
半導体基板の一方の表面にｐ型およびｎ型の拡散層を含むドリフト領域を形成して半導体素子を形成する素子形成工程と、
前記半導体素子に対する外部接続用の金属配線を形成する金属配線形成工程と、
前記半導体基板の他方の表面側から当該半導体基板の少なくとも一部を除去して前記ドリフト領域またはその近傍に至る除去部を形成すると共に前記除去部に絶縁部材であるガラスまたは樹脂を充填する絶縁部材充填工程と、を備え、
前記絶縁部材であるガラスまたは樹脂の変性または溶解に必要な温度が、前記金属配線の形成に用いる金属の融点より高い場合には、前記絶縁部材充填工程を前記金属配線形成工程よりも先に行い、それ以外の場合には、前記金属配線形成工程を前記絶縁部材充填工程よりも先に行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の一方の表面にドリフト領域を備えて成る半導体装置とその製造方法に関する。
【背景技術】
【０００２】
従来、シリコン基板の表面にｐ層、ｎ層が形成されている半導体中のキャリアが電界により移動するドリフト領域を持つＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ダイオード、サイリスタなどが形成されている半導体装置において、シリコン基板の裏面を介して寄生容量が発生し、半導体装置に電圧を印加したときにシリコン基板中の空乏層の影響を受けて理論値よりも耐圧が下がることが指摘されている。このような問題を解決する方法として、ドリフト領域を形成した部分の基板裏面のシリコンを除去することが有効である。この場合、裏面のシリコンに電気絶縁性かつ良熱伝導性の膜を形成して蓄熱の防止と機械強度の向上を図る半導体装置が知られている（例えば、特許文献１参照）。
【特許文献１】特表２００４−５１０３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した特許文献１に示されるような半導体装置においては、シリコンを除去した裏面に膜を形成したとしても、薄くなったドリフト領域の機械強度が充分ではなく、衝撃や樹脂封止の際の圧力によって半導体装置が破壊される虞がある。
【０００４】
本発明は、上記課題を解消するものであって、簡単な構成により、半導体基板の少なくとも一部を除去して寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度と歩留まりの向上による低コスト化を実現できる半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を達成するために、請求項１の発明は、半導体基板の一方の表面にドリフト領域を備えて成る半導体装置であって、前記半導体基板の他方の表面側から当該半導体基板の少なくとも一部を除去して前記ドリフト領域またはその近傍に至る除去部が形成され、前記除去部に絶縁部材であるガラスが設けられているものである。
【０００６】
請求項２の発明は、半導体基板の一方の表面にドリフト領域を備えて成る半導体装置であって、前記半導体基板の他方の表面側から当該半導体基板の少なくとも一部を除去して前記ドリフト領域またはその近傍に至る除去部が形成され、前記除去部に絶縁部材である樹脂が設けられているものである。
【０００７】
請求項３の発明は、請求項１または請求項２に記載の半導体装置において、前記ドリフト領域と前記除去部との間にｐ層またはｎ層が形成され、前記ｐ層またはｎ層が当該半導体基板の平面視における全面に広がっているものである。
【０００８】
請求項４の発明は、請求項１または請求項２に記載の半導体装置において、前記ドリフト領域と前記除去部との間にｐ層またはｎ層が形成され、前記ｐ層またはｎ層が当該半導体基板の平面視における前記ドリフト領域を覆う領域に広がっているものである。
【０００９】
請求項５の発明は、請求項１または請求項２に記載の半導体装置において、前記ドリフト領域と前記除去部との間にｐ層またはｎ層が形成され、前記ｐ層またはｎ層が当該半導体基板の平面視における前記ドリフト領域を除く領域に広がっているものである。
【００１０】
請求項６の発明は、請求項１乃至請求項５のいずれか一項に記載の半導体装置において、前記ドリフト領域以外の領域に掘り込みが形成されており、前記掘り込みは前記半導体基板の一方の表面から前記除去部に至るように形成されているものである。
【００１１】
請求項７の発明は、請求項１乃至請求項６のいずれか一項に記載の半導体装置において、前記半導体基板の一方の表面に少なくとも２種類の絶縁層から成る積層構造が形成されているものである。
【００１２】
請求項８の発明は、請求項１乃至請求項７のいずれか一項に記載の半導体装置において、前記半導体基板の一方の表面にワイヤボンディング用のパッドが形成されており、前記パッドは、前記除去部の上部を避けて形成されているものである。
【００１３】
請求項９の発明は、請求項１乃至請求項７のいずれか一項に記載の半導体装置において、前記除去部が前記半導体基板の他方の表面側の全面に形成されているものである。
【００１４】
請求項１０の発明は、請求項１乃至請求項９のいずれか一項に記載の半導体装置の製造方法であって、半導体基板の一方の表面にｐ型およびｎ型の拡散層を含むドリフト領域を形成して半導体素子を形成する素子形成工程と、前記半導体素子に対する外部接続用の金属配線を形成する金属配線形成工程と、前記半導体基板の他方の表面側から当該半導体基板の少なくとも一部を除去して前記ドリフト領域またはその近傍に至る除去部を形成すると共に前記除去部に絶縁部材であるガラスまたは樹脂を充填する絶縁部材充填工程と、を備え、前記絶縁部材であるガラスまたは樹脂の変性または溶解に必要な温度が、前記金属配線の形成に用いる金属の融点より高い場合には、前記絶縁部材充填工程を前記金属配線形成工程よりも先に行い、それ以外の場合には、前記金属配線形成工程を前記絶縁部材充填工程よりも先に行うものである。
【発明の効果】
【００１５】
請求項１の発明によれば、半導体基板の少なくとも一部を除去して成る除去部に絶縁部材であるガラスが設けられているので、寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度を有する半導体装置を実現できる。ガラスは、半導体基板との熱膨張率の差が小さい種々のものを用いることができ、除去部に充填して設けられる。ガラスは、除去部に（ゲル状の）ガラスを流し込むことにより充填できる。また、機械的強度の向上により、歩留まりの向上と低コスト化が可能である。
【００１６】
請求項２の発明によれば、半導体基板の少なくとも一部を除去して成る除去部に絶縁部材である樹脂が設けられているので、寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度を有する半導体装置を実現できる。樹脂は、半導体基板との熱膨張率の差が小さい種々のものを用いることができ、除去部に充填して設けられる。また、スピンコーティング可能な樹脂を用いることができる。また、機械的強度の向上により、歩留まりの向上と低コスト化が可能である。
【００１７】
請求項３の発明によれば、半導体基板の平面視における全面に広がって形成されているｐ層やｎ層を除去部形成時のエッチストップ層として用いることができるので、エッチングがドリフト領域に進行するのを防止して所望の形状の除去部が精度良く形成できており、寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度を有する半導体装置が実現されている。このようなエッチストップ層を備えているので半導体プロセスの信頼性が向上でき、歩留まりの向上と低コスト化が可能である。これは、半導体基板に形成されたｐ層やｎ層が、通常、他の層とは異なるエッチング速度を有することによる。
【００１８】
請求項４の発明によれば、半導体基板の平面視におけるドリフト領域を覆う領域に広がって形成されているｐ層やｎ層を除去部形成時のエッチストップ層として用いることができるので、エッチングがドリフト領域に進行するのを防止して所望の形状の除去部を精度良く形成できており、寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度を有する半導体装置が実現されている。このようなエッチストップ層を備えているので半導体プロセスの信頼性が向上でき、歩留まりの向上と低コスト化が可能である。
【００１９】
請求項５の発明によれば、半導体基板の平面視におけるドリフト領域を除く領域に広がって形成されているｐ層やｎ層を除去部形成時のエッチストップ層として用いることができるので、所望の形状の除去部を精度良く形成できており、寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度を有する半導体装置が実現されている。また、エッチストップ層として用いるｐ層やｎ層がドリフト領域を外した領域にあるので、ｐ層やｎ層の不純物がドリフト領域に拡散してドリフト領域における不純物濃度が変化するなどの影響を回避できる。このようなエッチストップ層を備えているので、半導体プロセスの信頼性が向上し、歩留まりの向上と低コスト化が可能である。
【００２０】
請求項６の発明によれば、半導体基板の一方の表面から除去部に至る掘り込みは、除去部形成のためのエッチング処理におけるエッチエンド検出に用いられるものであり、このような掘り込みを用いて除去部を形成するとエッチングプロセスの信頼性が向上するので、半導体装置は、歩留まりの向上と低コスト化されたものとなる。
【００２１】
請求項７の発明によれば、少なくとも２種類の絶縁層のエッチング速度を異なるものとしておくことにより、個々の絶縁層に対する寸法制御および形状制御が容易となり、半導体プロセスの信頼性が向上するので、半導体装置は、歩留まりの向上と低コスト化されたものとなる。
【００２２】
請求項８の発明によれば、接合時に圧力のかかるワイヤボンディング用のパッドが、機械強度の弱い除去部の上部を避けて形成されているので、ワイヤボンディングのプロセスおよび接合部の信頼性が向上するので、半導体装置は、歩留まりの向上と低コスト化されたものとなる。
【００２３】
請求項９の発明によれば、半導体基板の他方の面側の全面に形成された除去部にガラスや樹脂の絶縁部材を全面にわたって一様に備えることができるので、寄生容量の低減と高耐圧化をより確実に実現すると共に十分な機械的強度を有し、かつ小型化された半導体装置を実現できる。
【００２４】
請求項１０の発明によれば、絶縁部材と金属配線用の部材の温度特性に応じて製造工程の順番を選択し、高温が必要とされる工程を先に行い、後の工程ほど低温で実施できる工程とするので、ガラスや樹脂を用いた絶縁部材充填に必要とされる高熱による金属配線の変質や変形を防ぐことができ、逆に金属配線の形成時の熱による絶縁部材の変質や変形を防ぐことができ、従って、半導体装置の歩留りと信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態に係る半導体装置とその製造方法について、図面を参照して説明する。
【００２６】
（第１の実施形態）
図１は第１の実施形態に係る半導体装置の断面を示す。この半導体装置１は、半導体基板２の一方の表面２１にドリフト領域３（左右の破線で挟まれた領域）を備えて成り、半導体基板２の他方の表面２２側から半導体基板２の少なくとも一部を除去してドリフト領域３またはその近傍に至る除去部２３が形成され、その除去部２３にガラスまたは樹脂による絶縁部材４が充填されて設けられているものである。
【００２７】
半導体基板２は、ｎ型のシリコンウエハであり、その一方の表面２１側には、ｐ型領域、ｎ型領域などが形成されてＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ダイオード、サイリスタなどの、主に電力用の素子のいずれか、またはこれらの素子の複数が形成されている。図１には、ゲート電極Ｇ、ドレイン電極Ｄ、ソース電極Ｓを備えた素子部が、ドリフト領域３の内部に示されている。なお、半導体基板２の導電型や素子部構造は図１に示したものに限られず、必要に応じて所望の導電型や素子部構造を採用することができる。すなわち、ｎ型のシリコンウエハに限らずｐ型のものでもよい。また、半導体基板２は、エピウエハ、バルクウエハ、ＳＯＩウエハなどを用いることができる。除去部２３の形成には、ドライエッチングとウエットエッチングのいずれも用いることができる。
【００２８】
半導体装置１は、ドリフト領域３の下部のシリコンを除去した除去部２３を形成することにより、ドリフト領域３に形成した素子の動作に悪影響を及ぼす寄生容量の低減および素子の高耐圧化を達成している。さらに、除去部２３に充填したガラス、樹脂などの絶縁部材４は、除去部形成によって薄くなったドリフト領域３を支持して、外力や熱応力などによってドリフト領域３が破壊されるのを防止している。
【００２９】
除去部２３に充填するガラスや樹脂は、半導体基板２との熱膨張率の差が小さい種々のものを用いることができる。スピンコーティング可能な樹脂を用いることができる。また、ガラスや樹脂は、ドロドロの状態で半導体基板２の裏面の除去部２３に流し込むことにより成形することができる。このように大気中で絶縁部材４の充填を行うことにより、蒸着成膜やスパッタ成膜などのように真空技術を用いる場合と比べて、半導体装置１を生産性良く、かつ低コストで製造できる。
【００３０】
また、半導体装置１は、除去部２３にドリフト領域３を支持する絶縁部材４を設けたことによる機械的強度の向上により、歩留まりの向上と低コスト化が可能である。すなわち、ダイシングされてチップ状とされた半導体装置１（図１はこの状態を示す）をパッケージングする場合に、絶縁部材４が、チップのピックアップ時の衝撃や、封止用樹脂のモールド時の応力からチップのドリフト領域３を保護し、破壊されることを防ぐので、歩留まりが向上する。
【００３１】
（第２の実施形態）
図２は第２の実施形態に係る半導体装置の断面を示す。本実施形態の半導体装置１は、ドリフト領域３と除去部２３と間にｐ層またはｎ層から成るエッチストップ層１１が形成され、そのエッチストップ層１１が半導体基板２の平面視における全面に広がって形成されているものであり、他の点は上述の第１の実施形態の半導体装置１と同様である。なお、ドリフト領域３の詳細構造は、以下に示す各実施形態と同様に図示省略されており、その構造は第１の実施形態の半導体装置１と同様である。
【００３２】
上述のエッチストップ層１１は、埋め込みエピ層として形成することができ、また、エピ層の成長中に不純物濃度を変更することによって形成することができる。また、エッチストップ層１１は、基板張り合わせやイオン注入などによって埋め込み層として形成することができる。
【００３３】
このようなエッチストップ層１１を備えた半導体装置１は、エッチングがドリフト領域３に進行してドリフト領域３を過剰エッチングしてしまうのを防止でき、所望の形状の除去部を精度良く形成できるので、寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度が実現されている。半導体装置１は、このようなエッチストップ層を備えているので半導体プロセスの信頼性が向上でき、歩留まりの向上と低コスト化が可能である。これは、半導体基板２に形成されたｐ層やｎ層が、通常、他の層とは異なるエッチング速度を実現できることによる。
【００３４】
例えば、エッチストップ層１１がシリコンウエハ中に形成されたｐ層の場合、ドリフト領域３の下部のシリコンをウエットエッチによって除去するときのｐ層のエッチングスピードを通常のシリコンと比べて遅くできる。従って、ｐ層がエッチストップ層１１としての役割を果たし、エッチングの進み過ぎが防止される。
【００３５】
また、エッチストップ層１１がシリコンウエハ中に形成されたｎ層の場合、電気化学エッチングという手法を用いることにより、ｎ層のエッチングスピードを通常のシリコンと比べて遅くできるので、ｎ層がエッチストップ層１１としての役割を果たし、エッチングの進み過ぎが防止される。
【００３６】
（第３の実施形態）
図３は第３の実施形態に係る半導体装置の断面を示す。本実施形態の半導体装置１は、ドリフト領域３と除去部２３と間にｐ層またはｎ層から成るエッチストップ層１１が形成され、そのエッチストップ層１１が半導体基板２の平面視におけるドリフト領域３を覆う領域に広がって形成されているものであり、エッチストップ層１１の広がりがドリフト領域３を覆う領域に限定されている点が上述の第２の実施形態の半導体装置１と異なり、他の点は第２の実施形態と同様である。
【００３７】
上述のエッチストップ層１１は、パターン形成技術と組み合わせて、埋め込みエピ層として形成することができ、また、エピ層の成長中に不純物濃度を変更することによって形成することができる。また、エッチストップ層１１は、同様に、パターン形成技術と組み合わせて、基板張り合わせやイオン注入などによって埋め込み層として形成することができる。
【００３８】
本実施形態の半導体装置１は、上述の第２の実施形態と同様に、ｐ層またはｎ層を除去部形成時のエッチストップ層１１として用いることにより、エッチングがドリフト領域３に進行するのを防止して所望の形状の除去部２３が精度良く形成できており、寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度が実現されている。また、エッチストップ層１１と周辺部とのエッチング進行速度の違いを、エッチング量決定の目安とすることができるので、エッチングプロセスの効率化と信頼性向上、半導体装置１の低コスト化が実現される。例えば、このような目安を用いて、ウエットエッチングにおけるエッチング液の劣化に対応できる。
【００３９】
（第４の実施形態）
図４は第４の実施形態に係る半導体装置の断面を示す。本実施形態の半導体装置１は、ドリフト領域３と除去部２３と間にｐ層またはｎ層から成るエッチストップ層１１が形成され、そのエッチストップ層１１が半導体基板２の平面視におけるドリフト領域３を除く領域に広がっているものであり、エッチストップ層１１の広がりがドリフト領域３に関して上述の第３の実施形態の半導体装置１とは逆になっており、他の点は第３の実施形態と同様である。エッチストップ層１１は、第３の実施形態と同様に形成できる。
【００４０】
本実施形態の半導体装置１は、上述の第２の実施形態と同様に、ｐ層またはｎ層を除去部形成時のエッチストップ層１１として用いることにより、エッチングがドリフト領域３に進行するのを防止して所望の形状の除去部２３が精度良く形成できており、寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度が実現されている。また、エッチストップ層１１と周辺部とのエッチング進行速度の違いを、エッチング量決定の目安とすることができる。また、エッチストップ層１１がドリフト領域３から離れた場所に形成されているので、エッチストップ層１１のｐ層やｎ層のドーパントがドリフト領域３へと拡散することがなく、ドリフト領域３の不純物濃度の変動可能性を低減できる。
【００４１】
（第５の実施形態）
図５（ａ）は第５の実施形態に係る半導体装置の断面を示し、図５（ｂ）は半導体装置の製造途中段階を示す。本実施形態の半導体装置１は、ドリフト領域３以外の領域に掘り込み５が形成されており、その掘り込み５は半導体基板２の一方の表面２１から除去部２３に至るように形成されているものであり、他の点は第１の実施形態と同様である。
【００４２】
上述の掘り込み５は、図５（ｂ）に示すように、ドリフト領域３の形成と相前後して形成されたものであり、少なくとも除去部２３の形成の前に形成されたものである。この掘り込み５は、ドリフト領域３の下部のシリコンをウエットエッチによって除去するとき、エッチング量を決定するための目安とされ、除去部２３形成のためのエッチング処理におけるエッチエンド検出(掘り込み５が貫通したときエッチエンドとされる）に用いられたものである。掘り込み５は、その形成位置がドリフト領域３から離れているので、ドリフト領域３の特性に影響を与えることなく、エッチング量を決定する目安とすることができる。このような掘り込み５を用いて除去部２３を形成すると半導体プロセスの信頼性が向上するので、半導体装置１は、歩留まり向上と低コスト化とがなされたものとなる。
【００４３】
（第６の実施形態）
図６は第６の実施形態に係る半導体装置の断面を示し、図７は同半導体装置の外観を示す。本実施形態の半導体装置１は、半導体基板２の一方の表面２１にワイヤボンディング用のパッド６が形成されており、そのパッド６は、除去部２３の上部を避けて形成されているものである。本実施形態では、３つのパッド６が、半導体基板２の一方の表面２１から他方の表面２２まで除去されずに残っている基板部分２４における一方の表面２１上に形成されている。なお、このパッド６の個数と配置は、例示であって、これらに限るものではなく、その個数は２つ以上とすることができる。
【００４４】
上述の半導体装置１は、機械強度が弱い除去部２３の上部を避けて、ワイヤボンディング用のパッド６が形成されているので、接合時に圧力のかかるワイヤボンディングのプロセス信頼性と接合性能の信頼性とが向上するので、歩留まりの向上と低コスト化されたものとなる。
【００４５】
（第７の実施形態）
図８は第７の実施形態に係る半導体装置の断面を示す。本実施形態の半導体装置１は、半導体基板２の一方の表面２１に２種類の絶縁層７から成る積層構造が形成されているものである。絶縁層７は、下層７ａにエッチング速度が遅い材料（シリコンチッ化膜）を用い、上層７ｂに下層７ａよりもエッチング速度の速い材料を用いて形成する。このような構成の絶縁層７によると、絶縁層７の各層に、互いに影響されることなく容易に所望のパターン形状を付与することができる。その結果、半導体基板２の一方の表面２１にＭＯＳＦＥＴなどを形成する場合、ゲート酸化膜やゲート電極などを形成するためのパターンや開口を精寸法度良く作ることができる。
【００４６】
本実施形態の半導体装置１は、同一のプロセスに対して２種類の絶縁層のエッチング速度を異なるものとしておくことにより、個々の絶縁層に対する形状制御が容易となり、半導体プロセスの信頼性が向上するので、歩留まりの向上と低コスト化されたものとなる。なお、このような絶縁層は２種類の２層にかぎらず多種類の多層とすることができる。
【００４７】
（第８の実施形態）
図９は第８の実施形態に係る半導体装置の断面を示す。本実施形態の半導体装置１は、第１の実施形態において、除去部２３と絶縁部材４との間に絶縁層４１を形成して備えたものである。絶縁層４１は、除去部２３の形成の後に、ＣＶＤ成膜やスパッタ成膜などにより形成することができる。
【００４８】
上述の絶縁層４１は、ガラスや樹脂から成る絶縁部材４の絶縁性を補って、ドリフト領域３と半導体基板２の他方の表面２２側との絶縁をより確実にし、寄生容量の低減と高耐圧化をより確実にする。また、絶縁層４１は、除去部２３の表面と絶縁部材４と間にあってバッファ層やバリヤ層として機能する。バッファ層として、接合性の向上や、膨張係数の差の吸収などを行い、バリヤ層として、絶縁部材４からドリフト領域３への、ナトリウムＮａやカリウムＫなどの有害イオンの侵入阻止を行う。
【００４９】
（第９の実施形態）
図１０は第９の実施形態に係る半導体装置の断面を示す。本実施形態の半導体装置１は、除去部２３が半導体基板２の他方の表面２３ａ側の全面に形成されているものである。このような半導体装置１は、上述の第２の実施形態（図２）や第８の実施形態（図９）の半導体装置１を製造する際に、周辺のシリコン部分を含まないようにダイシングすることにより得られる。
【００５０】
本実施形態の半導体装置１は、半導体基板２の他方の表面２３ａ側の全面に形成された除去部２３にガラスや樹脂の絶縁部材４を全面にわたって一様に備えることができるので、寄生容量の低減と高耐圧化をより確実に実現すると共に十分な機械的強度を有するものを実現できる。また、この半導体装置１は、チップサイズが上述の実施形態のものより小さいものとなっている。
【００５１】
また、ドリフト領域３と絶縁部材４との間に備えた中間層８は、上述のエッチストップ層１１や絶縁層４１などを実現するものである。また、半導体基板２としてＳＯＩウエハを用いた場合、中間層８はＳＯＩウエハにおける絶縁層とすることができる。このような中間層８は、上述同様に、エッチストップ層、バッファ層、バリヤ層などとして機能し、半導体装置１の性能向上に寄与する。
【００５２】
（第１０の実施形態）
図１１は第１０の実施形態に係る半導体装置の製造方法のフローチャートを示す。本実施形態は、上述の第１乃至第９の実施形態のいずれかに係る半導体装置１の製造方法であって、半導体装置１の歩留りと信頼性を向上させ、ひいては低コスト化を実現できる製造方法に関し、製造工程中のプロセス温度に注目して工程の最適化を行うものである。以下では、図１１に加えて、図１も参照して説明する。なお、本実施形態では、一例として、ドレイン、ソース、およびゲートを備えた半導体素子を有する半導体装置の製造方法を示しているが、本発明はこのような半導体装置に限らず、ドリフト領域を有する一般の半導体素子、例えば、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ダイオード、サイリスタなどの、主に電力用の素子のいずれか、またはこれらの素子の複数を含む半導体装置の製造方法として適用される。
【００５３】
半導体装置１の製造には、主たる工程として以下の３工程、すなわち、素子形成工程（Ｓ１）と、絶縁部材充填工程（Ｓ３，Ｓ６）と、金属配線形成工程（Ｓ４，Ｓ５）と、が含まれる。なお、一般的な半導体製造工程における蒸着やスパッタやＣＶＤなどによる成膜、酸化、エッチング、パターニング、ドーピングや拡散、ダイシングなどの工程が、これらの３工程中の工程として、またはこれらの３工程以外の工程として、必要に応じて適宜行われる。
【００５４】
素子形成工程（Ｓ１）では、半導体基板２の一方の表面２１に、少なくともドレインやソースとなるｐ型およびｎ型の拡散層を含むドリフト領域３を形成し、ドレインおよびソースの間に絶縁されたゲートを形成する。
【００５５】
絶縁部材充填工程（Ｓ３，Ｓ６）では、半導体基板２の他方の表面２２側から半導体基板２の少なくとも一部を除去してドリフト領域３またはその近傍に至る除去部２３を形成すると共に除去部２３に、ガラスまたは樹脂などによる絶縁部材４を充填する。
【００５６】
金属配線形成工程（Ｓ４，Ｓ５）では、少なくともドレイン、ソース、およびゲートに対する外部接続用の金属配線、例えば、図１におけるゲート電極Ｇ、ドレイン電極Ｄ、ソース電極Ｓ等と、これらを外部に接続するための配線等を形成する。この工程では、ボンディング用のパッドなどに使用される金属膜も形成される。
【００５７】
上述の３工程は、図１１に示す順番で実行される。すなわち、３工程のうち、素子形成工程（Ｓ１）が実行され、その後、以下に示すように、ステップＳ２における条件判断に基づいて、後の工程ほどより低温プロセスとなるように他の２工程の順番が決定され、実行される。
【００５８】
絶縁部材４であるガラスまたは樹脂の変性または溶解に必要な温度が、金属配線の形成に用いる金属の融点より高い場合、つまり、絶縁部材充填工程の方が金属配線形成工程よりも高温プロセスの場合には（Ｓ２でＹｅｓ）、より高温プロセスである絶縁部材充填工程（Ｓ３）を行い、その後、より低温プロセスの金属配線形成工程（Ｓ４）を行う。
【００５９】
上記以外の場合には（Ｓ２でＮｏ）、金属配線形成工程（Ｓ５）を行い、その後、絶縁部材充填工程（Ｓ６）を行う。
【００６０】
本実施形態の半導体装置の製造方法によれば、絶縁部材４と金属配線用の部材の温度特性に応じて製造工程の順番を選択し、高温が必要とされる工程を先に行い、後の工程ほど低温で実施できる工程とするので、ガラスや樹脂を用いた絶縁部材充填に必要とされる高熱による金属配線の変質や変形を防ぐことができ、逆に金属配線の形成時の熱による絶縁部材の変質や変形を防ぐことができ、従って、半導体装置１の歩留りと信頼性を向上させることができる。
【００６１】
なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば、上記第１の実施形態から第９の実施形態に係る各半導体装置１は、互いにそれぞれの構造を取り込んだ構造の半導体装置１とすることができる。また、第６の実施形態におけるパッド６に関する説明は、ワイヤボンディング用のパッドに限らず、ボールやスタッドなどを用いる他のボンディング用のパッドについても、同様に適用できる。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１の実施形態に係る半導体装置の断面図。
【図２】第２の実施形態に係る半導体装置の断面図。
【図３】第３の実施形態に係る半導体装置の断面図。
【図４】第４の実施形態に係る半導体装置の断面図。
【図５】（ａ）は第５の実施形態に係る半導体装置の断面図、（ｂ）は同半導体装置の製造途中段階を示す断面図。
【図６】第６の実施形態に係る半導体装置の断面図。
【図７】同上半導体装置の一部を破断した斜視図。
【図８】第７の実施形態に係る半導体装置の断面図。
【図９】第８の実施形態に係る半導体装置の断面図。
【図１０】第９の実施形態に係る半導体装置の断面図。
【図１１】第１０の実施形態に係る半導体装置の製造方法のフローチャート。
【符号の説明】
【００６３】
１    半導体装置
２    半導体基板
２１    一方の表面
２２    他方の表面
３    デバイス形成領域
２３    除去部
４    絶縁部材
５    掘り込み
６    パッド
７，７ａ，７ｂ    絶縁層
１１，１２，１３    エッチストップ層（ｐ層、ｎ層）
【図１】
2009016775.tif 000003
【図２】
2009016775.tif 000004
【図３】
2009016775.tif 000005
【図４】
2009016775.tif 000006
【図５】
2009016775.tif 000007
【図６】
2009016775.tif 000008
【図７】
2009016775.tif 000009
【図８】
2009016775.tif 000010
【図９】
2009016775.tif 000011
【図１０】
2009016775.tif 000012
【図１１】
2009016775.tif 000013
【手続補正書】
【提出日】平成20年10月8日(2008.10.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
１    半導体装置
２    半導体基板
２１    一方の表面
２２    他方の表面
３    デバイス形成領域
２３    除去部
４    絶縁部材
５    掘り込み
６    パッド
７，７ａ，７ｂ    絶縁層
１１    エッチストップ層（ｐ層、ｎ層）
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2009016775.tif 000014
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2009016775.tif 000015