(57)【要約】【課題】小型で簡素な構成で繰り返し動作が可能な、高電圧化、大電流化を図った直流リレーを提供すること。【解決手段】直流回路に、主接点と並列に転流回路を設け、先に主接点を開極し回路電流をＭＯＳ−ＦＥＴを構成素子とした転流回路に転流させ、電流を限流させた後、副接点を開極させアークを抑え接点容量拡大を図る。また構成素子としてＭＯＳ−ＦＥＴを用いる事で繰り返し動作に対応できるようにした。【選択図】図１
2009206066.tif 000002
【特許請求の範囲】
【請求項１】
直流回路にそれぞれ直列に接続された主接点及び副接点と、前記主接点と並列接続されたＦＥＴを構成素子とした転流回路とを備え、前記直流回路の閉路時には、転流回路をオンにし、主接点が閉極したのち副接点が閉極し、前記直流回路の開路時には、転流回路はオン状態で副接点より先に主接点を開極し、次に前記転流回路をオフにすることで回路電流を限流したのち、副接点を開極することを特徴とするハイブリッド型直流リレー
【請求項２】
転流回路は、主接点の開極を検知し、ＦＥＴを制御することによって回路電流の限流を行い、ＦＥＴがオフした後副接点が開極し、副接点開極後はその後の動作準備として一定時間後、ＦＥＴをオンにすることを特徴とする請求項１記載のハイブリッド型直流リレー
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、直流リレーの接点の高電圧化、大電流化に関するものである。
【背景技術】
【０００２】  従来の直流リレーにおいては、高電圧，大電流化を図ろうとすると、リレー開極時に発生する接点間のアークを遮断する為に消弧装置を組み込む必要があるため、小型化できず、コストが高くならざるを得なかった。【０００３】  一方、小型、低価格で高電圧，大電流化の要求は根強く、直流回路に主接点及び副接点を直列にし、主接点と並列に転流回路を設け、先に主接点を開極し回路電流を転流回路に転流させ、電流を限流させた後、副接点を開極させることで、アークを抑えて直流回路を開路させる試みは、色々となされてきた。【０００４】特に、転流回路にＰＴＣを用いた方式が、小型で簡素な構成例として提案されている。
（特開２０００−６７７１０号公報）
【発明の開示】
【発明が解決しようとする課題】
【０００５】  しかし、上記ＰＴＣを転流回路に用いた提案においては、ＰＴＣが熱反応素子である為、転流後の限流の応答速度が遅く、この傾向は、定格の大きいＰＴＣを使用するに従って顕著になる。
又、復旧時には、放熱が必要である為、限流時の応答に比べ更に時間がかかり、繰り返し動作に不適当である。【０００６】  本発明は、上記問題を解決するためになされたもので、転流回路の構成素子がＰＴＣの場合と比べ、十分に高速応答な素子に替えることで、繰り返し動作に対応できる直流リレーの実現を目的とする。
【課題を解決するための手段】
【０００７】  上記目的を達成するために、本発明における転流回路の構成素子として図１に示すようにＦＥＴを採用することで、ＰＴＣに比べ十分な高速応答を確保すると共に、ＦＥＴのゲート電圧をＣＲによる時定数回路を通して制御することで、ＦＥＴが導通状態（オン）から遮断（オフ）になる際に転流電流を滑らかに限流させ、アークを抑えて直流回路を開路させることを特徴とする。又、前記時定数を変更することにより、任意の限流特性を得る事も可能である。【０００８】  更に、副接点開極後、すみやかにＦＥＴをオフ状態からオン状態に復帰させる事で、引き続き直流回路を閉路，開路とした際、転流回路に限流動作をさせる事が可能となり、繰り返し動作にも対応させる事ができる。
【発明を実施するための最良の形態】
【０００９】  以下、本発明の実施例を説明する。図２は本発明のハイブリッド型直流リレーを示す回路図である。ハイブリッド型直流リレーは、外部から制御される主接点１、前期主接点１と時間的に遅れを持って働く副接点２、転流回路の構成素子としてＭＯＳ−ＦＥＴ３、転流回路に流れる電流を電圧降下として検出する抵抗４、抵抗４の電圧降下と設定電圧５を比較して信号を出力するコンパレータ６、コンパレータの信号を受けてオン状態になり、一定時間後にオフ状態になるサイリスタ７、サイリスタ７がオン状態になった際に、ＦＥＴのゲート電圧を低下させる動作速度の調節に時定数として抵抗８とコンデンサ９で構成される。このとき設定電圧５は、主接点１が開極し、ＭＯＳ−ＦＥＴ３に電流が流れた際、抵抗４に発生する電圧降下より低い電圧とし、主接点１が開極したことを検知できる様にする。【００１０】  ＭＯＳ−ＦＥＴ３は、開路時に転流回路として動作する以外は常にオン状態である。【００１１】  直流回路の閉路時には、主接点１が閉極後、副接点２を閉極し回路を閉路する。【００１２】  直流回路の開路時は、主接点１が開極し、ＭＯＳ−ＦＥＴ３が転流路となり、主接点１の開極を転流電流による電圧降下の増加として抵抗４で検知する。抵抗４の電圧降下が設定電圧５より高くなったことをコンパレータ６が検出し、サイリスタ７のゲートへ信号を出力する。サイリスタ７はゲートに信号が与えられた事でオン状態になり、ＭＯＳ−ＦＥＴ３のゲート電圧を低下させ、回路電流を限流させる。このとき抵抗８とコンデンサ９によるＣＲ時定数回路を構成する事で滑らかに回路電流を限流することができ、電流遮断時に発生する動作過電圧を低減又は発生させないことを可能とする。更にサージ吸収ダイオード１０を設けることにより、より効果的に動作過電圧を低減させることもできる。【００１３】  副接点２の開極は、ＭＯＳ−ＦＥＴ３によって電流が十分絞られた状態で開極するためアーク発生の心配はない。抵抗８，抵抗１１，抵抗１２の抵抗値を選択することで、副接点が開極した後、一定時間後にサイリスタ７がオフ状態に復帰し、ＭＯＳ−ＦＥＴ３がオン状態になる事で繰り返し動作を可能とする。
【実施例】
【００１４】  ここで、本回路の効果を図３及び図５に示す実験回路を用いて行った結果について説明する。【００１５】まず、図３は、主接点１のみを用いたもので、主接点１に接点定格ＤＣ３０Ｖ，２０Ａのリレーを単独で使用し、負荷を通してＤＣ６０Ｖ，５Ａ通電した後、主接点１を開極すると，図４のような波形となり、電流を遮断することができずアークによる続流が発生した。【００１６】  図５に示すように、主接点１と並列にＭＯＳ−ＦＥＴ３に定格２００Ｖ，３０Ａ，オン抵抗３８ｍΩのＭＯＳ−ＦＥＴ３を接続し、主接点１と直列に副接点２を接続した場合は、同様の直流電圧ＤＣ６０Ｖ，５Ａに対して図６のように主接点１の開極により主接点１に流れていた電流が、ＭＯＳ−ＦＥＴ３に転流し、電流が限流され主接点にアークを発生させることなく開極動作している。
【発明の効果】
【００１７】以上のように本考案は、外部から制御される可能な主接点と時間的に遅れを持って働く副接点とＭＯＳ−ＦＥＴとを組み合わせ、アークが発生しない直流リレーを実現することで接点容量を拡大させ、且つ転流回路の構成素子にＭＯＳ−ＦＥＴを用いる事で繰り返し動作に対応できる直流リレーを可能とした。
【図面の簡単な説明】
【００１８】
【図１】本発明のハイブリッド型直流リレーの概略を示す説明図
【図２】本発明のハイブリッド型直流リレーを装備した電気回路図
【図３】本発明の実施例として示した主接点のみを接続した回路での構成図
【図４】図３の構成図に示す回路構成で行った際の試験結果
【図５】本発明の実施例として示した主接点１と並列に転流回路を接続し、主接点１と直列に副接点２を接続した回路での構成図
【図６】図５の構成図に示す回路構成で行った際の試験結果
【符号の説明】
【００１９】  １    主接点
２    副接点
３    ＭＯＳ−ＦＥＴ
４    抵抗
５    設定電圧
６    コンパレータ
７    サイリスタ
８    抵抗
９    コンデンサ
１０  サージ吸収ダイオード
１１  抵抗
１２  抵抗
１３  転流回路
【図１】
2009206066.tif 000003
【図２】
2009206066.tif 000004
【図３】
2009206066.tif 000005
【図４】
2009206066.tif 000006
【図５】
2009206066.tif 000007
【図６】
2009206066.tif 000008