(57)【要約】【課題】電源経路またはグランド経路のインダクタンス成分を低減させると共に、容易で安定した実装基板への実装を可能とする積層型半導体パッケージを提供する。【解決手段】積層型半導体パッケージは、実装基板１６側から数えて第１層目に配置され、半導体素子１３を搭載するとともに、実装基板１６と接合するための第１の半田ボール群１４を有した第１パッケージ基板１１と、第１パッケージ基板１１よりも上層に配置され、半導体素子１３を搭載するとともに外周部に実装基板１６側へ向けて突出する凸部１７を有し、凸部１７に実装基板１６と接合するための第２の半田ボール群１５を有した第２パッケージ基板１２とを具備している。【選択図】  図１
2009206230.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が実装される複数枚のパッケージ基板が積層されており、実装基板に実装される積層型半導体パッケージにおいて、前記実装基板側から数えて第１層目に配置され、半導体素子を搭載するとともに、前記実装基板と接合するための第１の半田ボール群を有した第１パッケージ基板と、該第１パッケージ基板よりも上層に配置され、半導体素子を搭載するとともに外周部に前記実装基板側へ向けて突出する凸部を有し、該凸部に前記実装基板と接合するための第２の半田ボール群を有した第２パッケージ基板とを具備していることを特徴とする積層型半導体パッケージ。
【請求項２】
前記第１および前記第２の半田ボール群は、同じ大きさおよび同じ材質の半田ボールで構成されていることを特徴とする請求項１記載の積層型半導体パッケージ。
【請求項３】
前記第２の半田ボール群の一部は、前記第２パッケージ基板に電源を供給するための経路を成すことを特徴とする請求項１または請求項２記載の積層型半導体パッケージ。
【請求項４】
前記第２の半田ボール群の一部は、前記第２パッケージ基板にグランド電位を供給するための経路を成すことを特徴とする請求項１または請求項２記載の積層型半導体パッケージ。
【請求項５】
前記第２パッケージ基板は、前記実装基板側に開口するキャビティ構造を有しており、該キャビティの周囲が前記凸部として用いられて前記第２の半田ボール群を有するとともに、前記キャビティ内に前記第１パッケージ基板が収容されていることを特徴とする請求項１乃至請求項４のいずれかに記載の積層型半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップが実装された複数の半導体パッケージを３次元的に複数積層した積層型半導体パッケージに関するものである。
【背景技術】
【０００２】
近年、電子機器の高性能化がますます進んでおり、これに対応して、使用される電気回路の規模は益々増大してきている。そこで電気回路の高密度化を実現するために、半導体パッケージを３次元的に積層配置した積層型半導体パッケージが使用されるようになっている。
【０００３】
３次元配置の積層型半導体パッケージの構造としては、ＰＯＰ（Package on Package）構造などが知られている。ＰＯＰ構造はパッケージとパッケージとを、はんだボールなどを介して上下に複数枚積層した構造となっており、一つのパッケージを実装するスペースにおいて複数のパッケージを実装することができる。この結果限られたスペースで高密度な実装を行なうことが可能となる。
【０００４】
半導体パッケージは、信号を伝達するためのシグナル線路と、電源およびグランド電位を供給するための電源経路およびグランド経路とを有している。電源経路およびグランド経路は、通常パッケージ内に形成した電極プレーンを用い、パッケージ外部からの電源電位およびグランド電位をチップ部品に供給する役割を果たしている。
【０００５】
この電源経路およびグランド経路はインダクタンス成分を持っており、このインダクタンス成分が増大したり変動が激しかったりする場合、半導体素子のスイッチング動作に伴うスイッチングノイズが大きくなり、信号伝送が行われるシグナル線路に影響を及ぼす。そして、シグナル線路における高速伝送の妨害になってしまう。
【０００６】
積層型半導体パッケージの場合、電源経路およびグランド経路は複数のパッケージ内の線路やパッケージ間を接続するはんだボールを介して形成されるため、経路におけるインダクタンス成分の変動が大きくなってしまう。この結果安定した信号品質を得られないという問題があった。
【０００７】
このような問題に対して、例えば特許文献１に示す構造のものが提案されている。図３はその断面図、図４は積層方向からみた透視図である。
【０００８】
３１は第１層目のパッケージ、３２は第２層目のパッケージ、３３は前記３１および３２に実装されるチップ部品、３６は実装基板、３４は第１の半田ボール群、３５は第２の半田ボール群である。
【０００９】
第１層目のパッケージ３１が実装基板３６に第１の半田ボール群３４を介して実装され、さらに第１層目のパッケージ３１に第２層目のパッケージ３２が積層されている。
【００１０】
第２層目のパッケージ３２は一部が第２の半田ボール群３５を介して直接実装基板３６に接続されている。第２層目への電源経路およびグランド経路は第２の半田ボール群３５を介して形成される。第２の半田ボール群の半田ボールは大径であることから実装基板３６と第２層目のパッケージ３２を直接接続することができる。このため、複数の半田ボールやパッケージを介して電源経路およびグランド経路を形成した場合に比べ、接続点が少なくなるためインダクタンス成分の変動が少なくなる。
【００１１】
この結果、第２層目のパッケージにおける電源経路およびグランド経路のノイズが軽減され高品質な伝送特性をもつ積層型半導体パッケージを実現できる。
【特許文献１】特開２００６−２９５１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記従来の構造の積層型半導体パッケージでは、第２層目への電源経路およびグランド経路として大径の半田ボールを用いているため、この半田ボールを多く配置することができない。電源経路およびグランド経路におけるインダクタンス成分は、並列接続により低減させることができるが、このような従来の構造では多くの電源経路およびグランド経路を確保することが困難であり、さらなるインダクタンス成分の低減を図りにくいという問題点があった。
【００１３】
また、大きさの異なる半田ボールを用いることによって半田ボールの融解温度の差が生じて融解時間のずれが起こることに対し、従来技術では大径である第２の半田ボール群を低融点材料とすることによって対応している。しかし、異なる融解点の材料であること、および半田ボールの大きさが異なるから、融解時間のずれを調整する手間がかかり、実装基板への実装プロセスが煩雑になるという問題点があった。
【００１４】
本発明はこれらの問題点を解決するために為されたもので、その目的は、電源経路またはグランド経路のインダクタンス成分を低減させると共に、容易で安定した実装基板への実装を可能とする積層型半導体パッケージを提供することにある。
【課題を解決するための手段】
【００１５】
本発明の積層型半導体パッケージは、半導体素子が実装される複数枚のパッケージ基板が積層されており、実装基板に実装される積層型半導体パッケージにおいて、前記実装基板側から数えて第１層目に配置され、半導体素子を搭載するとともに、前記実装基板と接合するための第１の半田ボール群を有した第１パッケージ基板と、該第１パッケージ基板よりも上層に配置され、半導体素子を搭載するとともに外周部に前記実装基板側へ向けて突出する凸部を有し、該凸部に前記実装基板と接合するための第２の半田ボール群を有した第２パッケージ基板とを具備していることを特徴とする。
【００１６】
また、好ましくは、前記第１および前記第２の半田ボール群は、同じ大きさおよび同じ材質の半田ボールで構成され、前記第２の半田ボール群の一部は、前記第２パッケージ基板に電源を供給するための経路を成しており、前記第２の半田ボール群の一部は、前記第２パッケージ基板にグランド電位を供給するための経路を成しており、前記第２パッケージ基板は、前記実装基板側に開口するキャビティ構造を有しており、該キャビティの周囲が前記凸部として用いられて前記第２の半田ボール群を有するとともに、前記キャビティ内に前記第１パッケージ基板が収容されていることを特徴とする。
【発明の効果】
【００１７】
本発明の積層型半導体パッケージによれば、半導体素子が実装される複数枚のパッケージ基板が積層されており、実装基板に実装される積層型半導体パッケージにおいて、前記実装基板側から数えて第１層目に配置され、半導体素子を搭載するとともに、前記実装基板と接合するための第１の半田ボール群を有した第１パッケージ基板と、該第１パッケージ基板よりも上層に配置され、半導体素子を搭載するとともに外周部に前記実装基板側へ向けて突出する凸部を有し、該凸部に前記実装基板と接合するための第２の半田ボール群を有した第２パッケージ基板とを具備していることから、実装基板と第２パッケージ基板との間の接続は、複数のパッケージ基板およびそれらの間の接続のための半田ボールを複数回通過する場合に比べてインダクタンスの変化点が少なくなり、インダクタンス成分の変動が抑えられ、伝送特性に与える影響を低く抑えることができる。
【００１８】
また、第１および第２の半田ボール群は、同じ大きさおよび同じ材質の半田ボールで構成されている場合は、実装基板へ実装する際の半田ボールの融解の状態を揃えることができる。つまり、各所の半田ボールの融解のタイミングが揃うため、半田材や半田ボールの大きさの調整などによって融解のタイミングを揃える必要がなく、実装を容易にすることが可能となる。
【００１９】
また、第２の半田ボール群の一部は、第２パッケージ基板に電源を供給するための経路またはグランド電位を供給するための経路を成している場合には、第２の半田ボール群は実装基板と第２パッケージ基板を直接接続しているため、電源経路またはグランド経路におけるインダクタンス成分の変動が少なくなり、安定した伝送特性を得ることができる。
【発明を実施するための最良の形態】
【００２０】
以下に、添付の図面を参照して、本発明の実施の形態について説明する。図１はパッケージ基板を２枚積層した本発明の積層型半導体パッケージの断面図、図２は図１の積層型半導体パッケージを積層方向（上面側）から第２パッケージ基板１２を透視して見た透視図である。
【００２１】
図１，図２において、１１は第１パッケージ基板、１２は第２パッケージ基板、１３は半導体素子、１４は第１の半田ボール群、１５は第２の半田ボール群、１６は実装基板である。第１パッケージ基板１１および第２パッケージ基板１２にはそれぞれ半導体素子１３が実装されている。
【００２２】
実装基板１６上に第１の半田ボール群１４を介して第１パッケージ基板１４が実装されており、さらに上層に半田ボール１９を介して第２パッケージ基板１２が実装されている。第２パッケージ基板１２は外周部に実装基板１６側へ向けて突出する凸部１７を有し、凸部１７の実装基板１６と対向する下面には第２の半田ボール群１５を介して直接実装基板１６に接続されている。
【００２３】
第１パッケージ基板１１および第２パッケージ基板１２は、例えばセラミックグリーンシート積層法によって積層されて積層体とされる。積層体は、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料から成る。あるいはポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を積層して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料などの電気絶縁材料を積層して多層の有機樹脂基板とされる。
【００２４】
基板の厚みや大きさは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性、基板形成の容易さ等の条件を満たすように適宜設定される。
【００２５】
本発明の積層型半導体パッケージの一実施形態例においては、第２パッケージ基板１２が実装基板１６側に実装基板１６と対向するように開口するキャビティ１８構造を有している。そして、キャビティ１８部には第１パッケージ基板１１が収容される形状となっている。すなわち、第２パッケージ基板１２は、平面視において、第１パッケージ基板１１より一回り大きい面積を有している。また、第２パッケージ基板の周辺部が実装基板１６側に突出する凸部１７の役割を果たし、凸部１７において第２の半田ボール群１５を介して実装基板１６に直接接続されている。この第２の半田ボール群１５、第２パッケージ基板１２の凸部１７を通り、第２パッケージ基板に形成された配線導体を通る電流経路は、その一部が、第２パッケージ基板１２に実装されている半導体素子１３を駆動させるための電源電位およびグランド電位を供給する経路を形成する。
【００２６】
近年の半導体素子１３は、集積度が高くなり、半導体素子１３のスイッチング動作に伴って、電源経路またはグランド経路には大きく変動する電源電流またはグランド電流が流れる。この場合、電源経路またはグランド経路のインダクタンス成分がスイッチングノイズの原因となって半導体素子１３の動作に影響を与えるため、パッケージ基板１１，１２のインダクタンス成分およびインダクタンス成分の変動を低く抑えることが重要となっている。
【００２７】
本発明の一実施形態の構造によると、実装基板１６と第２パッケージ基板１２の間の接続は半田ボール１５を介して行なわれ、複数のパッケージ基板およびそれらの間の接続のための半田ボールを複数回通過する場合に比べて、インダクタンスの変化点が少ない。この結果、インダクタンス成分の変動が抑えられ伝送特性に与える影響も低く抑えることができる。
【００２８】
さらに、本発明の一実施形態の構造によると、第２パッケージ基板１２に凸部１７が設けられており、これによって第２の半田ボール群１５の半田ボール１５の大きさが図３に示す従来の半田ボール３５と比べ小さくなっている。従来の構造では第２の半田ボール群３５の半田ボール３５が大きいため、多くの半田ボール３５を第２層目のパッケージ３２の周囲に配置することが難しく、電源経路・グランド経路を多く確保することが困難であった。本発明の構造では、第２の半田ボール群１５の半田ボール１５を小径とすることができるため多くの半田ボール１５を第２パッケージ基板１２の周囲に配置することが可能である。この結果、第２パッケージ基板１２への電源経路・グランド経路を並列に多く形成することができるので、パッケージ基板１２全体のインダクタンス成分を低くすることができる。この結果、電源経路・グランド経路に起因するノイズの影響が低減され、より高品質な伝送特性を実現することができる。
【００２９】
また、本発明は第１の半田ボール１４と第２の半田ボール１５を同じ大きさ、同じ材質のものとしている。半田ボール１４，１５は加熱されてある融解温度に達すると融解し、再び温度が下がることで固まり上下の基板を接合する。実装基板１６上に積層型半導体パッケージを形成し、実装する際にも加熱によって半田ボール１４，１５を融解させてパッケージ基板１１，１２および実装基板１６を接合させるが、使用する半田ボール１４，１５に融解温度の差がある場合各々の接合状態にばらつきが生じ、安定した実装が困難になる。
【００３０】
これを調整するために半田ボール１４，１５の材質を変更したり、半田ボール１４，１５の直径の大きさを変更したりすると、その調整に手間がかかり、実装プロセスが煩雑になることが考えられる。これに対し本発明では全ての半田ボール１４，１５が同一の形状および材質となっているため、常に安定した実装が可能になり、接合状態の調整などの手間もかからない。
【００３１】
本積層型半導体パッケージに用いられる半田ボールの材質として、Ｓｎ−Ｂｉ（すず-ビスマス），Ｎｉ−Ｐｄ−Ａｕ（ニッケル-パラジウム-金）またはＳｎ−Ａｇ−Ｃｕ（すず-銀-銅）等が挙げられる。半田ボールの直径は、積層型半導体パッケージの用途に応じて、適宜決めればよい。
【００３２】
以上のように本発明によれば、電源経路またはグランド経路のインダクタンス成分を効果的に低減させると共に、容易で安定した実装基板１６への実装を可能とする積層型半導体パッケージを提供することができる。
【００３３】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、図５，図６，図７にそれぞれ実施の形態の他の例として示すものでもよい。
【００３４】
すなわち、図５は第２パッケージ基板４２のキャビティ部に複数の第１パッケージ基板４１を積層したものを収容した構造である。この結果、第１パッケージ基板４１がいくつあっても第２パッケージ基板４２には安定した電源またはグランド電位を供給することができる。
【００３５】
図６は第２パッケージ基板５２の外周部の一部のみに凸部５７を形成した例である。第２パッケージ基板５２の大きさに制限がある場合でも、この構造を用いることによって第２パッケージ基板５２に安定した電源・グランド電位を供給することができる。
【００３６】
図７は第１パッケージ基板６１を第２パッケージ基板６２のキャビティ部に収容し、さらにこれらを第２パッケージ基板６３のキャビティ部に収容する構造としたものである。この構造によれば第２パッケージ基板６２と第２パッケージ基板６３とに同時に安定した電源・グランド電位を供給することができる。
【００３７】
また図５，図６，図７において、第１の半田ボール群４３，５３，６４および第２の半田ボール群４４，５４，６５のそれぞれの直径を略同一に揃えた大きさ、同様の材質のものとしているため、常に安定した実装が可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明の積層型半導体パッケージの実施の形態の一例を示す断面図である。
【図２】図１の積層型半導体パッケージを積層方向から見た透視図である。
【図３】従来の積層型半導体パッケージの実施の形態例を示す断面図である。
【図４】図３の積層型半導体パッケージを積層方向から見た透視図である。
【図５】本発明の積層型半導体パッケージの実施の形態の他の例を示す断面図である。
【図６】本発明の積層型半導体パッケージの実施の形態の他の例を示す断面図である。
【図７】本発明の積層型半導体パッケージの実施の形態の他の例を示す断面図である。
【符号の説明】
【００３９】
１１：第１パッケージ基板
１２：第２パッケージ基板
１３：半導体素子
１４：第１の半田ボール群
１５：第２の半田ボール群
１６：積層基板
１７：凸部
１８：キャビティ
【図１】
2009206230.tif 000003
【図２】
2009206230.tif 000004
【図３】
2009206230.tif 000005
【図４】
2009206230.tif 000006
【図５】
2009206230.tif 000007
【図６】
2009206230.tif 000008
【図７】
2009206230.tif 000009