(57)【要約】【課題】  本発明の目的は半導体をその基板から分離する方法を提供することである。【解決手段】  複数の棒状体を基板上に形成し、複数の棒状体上で半導体層をエピタキシー成長させ、更に、複数の棒状体の間の空隙にエッチング液を注入することによって、半導体層をその基板から分離する。複数の棒状体の間の空隙がエッチングの反応面積を大幅に増加させることができるため、本発明による方法によれば、エッチングによって半導体層を基板から分離する効率を向上させ、製造工程のコストを低減させることができ、しかも、基板に使われる材料も前記分離方法に制限されない。【選択図】      図９
2009270200.tif 000002
【特許請求の範囲】
【請求項１】
半導体をその基板から分離する方法であって、
基板の棒状体アレーに半導体層を成長させるステップと、
前記棒状体アレーに対してウェットエッチングを行うことにより、前記半導体層を前記基板から分離するステップとを含み、
前記棒状体アレーは、前記基板上に間隔を置いて散在している複数の棒状体であることを特徴とする、半導体をその基板から分離する方法。
【請求項２】
前記棒状体アレーの形成方式は、
前記基板上にマスクを配置するステップと、
当該マスクをアニーリングして複数のマスク部を形成するステップと、
当該複数のマスク部間の空隙を介して前記基板をエッチングすることにより前記複数の棒状体を作り出すステップと、
前記マスクを前記基板から分離するステップとを含むことを特徴とする請求項１記載の、半導体をその基板から分離する方法。
【請求項３】
前記マスクは、ニッケル層（Ni）、シルバー層（Ag）又はプラチナ層（Pt）を含んでおり、且つ、前記アニーリング方式は急速熱アニール処理であることを特徴とする請求項２記載の、半導体をその基板から分離する方法。
【請求項４】
前記マスクは、更に窒化ケイ素層（Si3N4）を含んでおり、当該窒化ケイ素層は前記基板の上に位置し、しかも、当該窒化ケイ素層上に前記ニッケル層、前記シルバー層又は前記プラチナ層が配置され、且つ、前記複数の棒状体と前記複数のマスク部の密度は２．２×１０９〜３×１０１０ｃｍ−２であり、前記棒状体アレーのサイズは５０〜３００ｎｍであることを特徴とする請求項３記載の、半導体をその基板から分離する方法。
【請求項５】
前記棒状体アレーに対するウェットエッチングは、前記複数の棒状体の間の空隙にエッチング液を注入することにより、前記棒状体アレーをエッチングするものであることを特徴とする請求項２記載の、半導体をその基板から分離する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体をその基板から分離する方法に関し、特に、ウェットエッチング方式によって半導体をその基板から分離する方法に関する。
【背景技術】
【０００２】
エピタキシー（Epitaxy）という用語は、ギリシャ語のEpi（Upon）とTaxis（Ordered）とによって合成されたものであり、ある材料を他の材料の上に秩序正しく配列することを意味する。半導体産業において、エピタキシー成長がCzochralski結晶引き上げプロセスと異なっているというのは、基板以外の素子製造工程には堆積された薄膜材料が必要であるということである。その発展の歴史と原理によって、次の３の種類に分類することができる。（１）液相エピタキシー（Liquid phase Epitaxy：LPE）、（２）気相エピタキシー（Vapor Phase Epitaxy：VPE）、（３）分子線エピタキシー（Molecular Beam Epitaxy：MBE）。気相エピタキシーは、その反応メカニズムによって、（a）化学気相成長法（Chemical Vapor Deposition：CVD）と（ｂ）物理気相成長法（Physical Vapor Deposition；PVD）の２種類に分けることができる。エピタキシー技術を用いて成長させた半導体薄膜の場合、反応のパラメータの制御が可能なだけではなく、薄膜が対応的にアモルファス系、多結晶または単結晶系結晶になることができ、しかもエピタキシーのプロセスにおいて、ドーピングソースを直接加えることができるので、拡散及びイオン・インプランテーションの手順を無くすことができる。
【０００３】
しかしながら、半導体のエピタキシー製造プロセスにおいて、半導体層と異質基板との間の格子定数と熱膨張係数との差異によって、エピタキシープロセスにおいて半導体に貫通転位及び熱応力が発生し易いといった問題点がある。従来、エピタキシーに用いる基板は、一般的に、後続の光電素子の製造段階に適用するための良好な特性を有さず、或いは、半導パッケージの応用に適しない。そのため、様々な半導体分離に関する技術が提案されている。
【０００４】
例えば、非特許文献１（Yablonovitch et al., Appl.Phys. Lett. 51,222(1987)）には、GaAs/AlAsの材料系の中で、パッケージAlAsの製造プロセスにおいて一部の犠牲層を作製する必要があるが、これらの犠牲層を湿式化学方式で溶解することにより、各層の構造を基板から分離することができるといった提案があった。しかしながら、この方法における横方向エッチング速度レートが小さすぎるため、非常に時間がかかる。
【０００５】
また、特許文献１（US4448636）に記載の米国特許では、金属膜を取り除く方法が開示されており、当該方法では、金属膜を光線で加熱することによって金属膜を取り除く目的を達成する。当該方法における主な技術は、基板と金属膜との間の有機犠牲層を加熱して、当該有機犠牲層を揮発させた後、金属膜を取り除くことができるというものである。しかしながら、当該発明に使用される有機犠牲層をＩＩＩ族窒化物のエピタキシー製造工程に応用することはできない。
【０００６】
非特許文献２（Y-F. Lu,Y. Aoyagi,Jpn. J. Appl. Phys. 34, L1669(1994)）に開示されている方法では、二酸化ケイ素（SiO2）層とガリウムヒ素との間の有機中間層に光を吸収させ、加熱によって温度上昇して二酸化ケイ素層が取り除かれる。
【０００７】
非特許文献３（Y-F.Lu, Y. Aoyagi, Jpn. J. Appl. Phys. 33, L324(1994)）に開示されている方法では、エキシマーレーザーによって二酸化ケイ素バーをGaAsから分離する。
【０００８】
非特許文献４（Leonard & Bedair, Appl. Phys. Lett. 68, 794(1996)）には、特定的にＩＩＩ族窒化物に適用する分離方法が開示されており、当該方法では、塩酸ガスの中でレーザー脈波によって窒化ガリウムをエッチングすることにより、分離処理を行う。
【０００９】
しかしながら、上述した幾つかの方法は半導体の分離処理を行うことはできるが、コストが高く、使用可能な材料の種類が分離方式に限定されて、効率が低く、半導体の構造を過度に破壊するなどの問題点がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】US4448636
【非特許文献】
【００１１】
【非特許文献１】Yablonovitch et al., Appl.Phys. Lett. 51,222(1987)
【非特許文献２】Y-F. Lu,Y. Aoyagi,Jpn. J. Appl. Phys. 34, L1669(1994)
【非特許文献３】Y-F.Lu, Y. Aoyagi, Jpn. J. Appl. Phys. 33, L324(1994)
【非特許文献４】Leonard & Bedair, Appl. Phys. Lett. 68, 794(1996)
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述した発明の背景において、産業上の利益の要求に応じて、本発明は、上述した従来の半導体製造工程において達成されなかった目標を達成することができる、半導体をその基板から分離する方法を提供する。
【課題を解決するための手段】
【００１３】
本発明の目的は、半導体をその基板から分離する方法を提供することである。まず、基板の上にマスクを配置し、当該マスクをアニーリングして複数のマスク部を形成し、その後、複数のマスク部間の空隙を介して基板をエッチングして複数の棒状体を獲得し、最後に、マスクを基板から分離することにより、棒状体アレーを有する基板を形成することができる。ここで、上記複数の棒状体は上記棒状体アレーを構成するものである。
【００１４】
次に、当該棒状体アレーで半導体層をエピタキシー成長させて、棒状体アレーをウェットエッチングすることにより、当該半導体層を基板から分離して独立式（free-standing）のブロック材又は薄膜を獲得する。
【図面の簡単な説明】
【００１５】
【図１】半導体をその基板から分離するフローを示す図である。
【図２】半導体をその基板から分離するフローを示す図である。
【図３】走査型電子顕微鏡（Scanning Electric Microscopy：SEM）で棒状体アレーを走査した局部の拡大図である。
【図４】ニッケル層の厚さの棒状体アレーのサイズと密度に対する影響を示す測定データの図である。
【図５】半導体をその基板から分離するフローを示す図である。
【図６】半導体をその基板から分離するフローを示す図である。
【図７】半導体をその基板から分離するフローの構成を示す図である。
【図８】半導体をその基板から分離するフローの構成を示す図である。
【図９】半導体をその基板から分離するフローの構成を示す図である。
【図１０】半導体をその基板から分離するフローの構成を示す図である。
【発明を実施するための形態】
【００１６】
本発明の検討方向は半導体をその基板から分離する方法である。本発明が徹底的に理解されるために、次に、ステップと構成を詳細に説明する。もちろん、本発明の実施は、当業者が熟知している半導体をその基板から分離する特殊な細部に限定されるものではない。また、本発明を必要以上に限定することを避けるために、公知の構成及びステップに関する詳細な記載を行わない。本発明の好ましい実施形態を以下の通り詳細に説明するが、これらの詳細な説明以外にも、本発明はその他の実施の形態に広く応用することができ、且つ、本発明の範囲はこれによって限定されず、後述の特許請求の範囲を基準とする。
【００１７】
半導体光電素子の製造を容易にするために、半導体をその基板から分離する方法は益々重要になってきている。そのため、様々な半導体を分離する方法が提案されている。例えば、光照射法を利用して、レーザー光に基板を貫通させて基板と半導体との間のインターフェースを照射させ、または、高温の下でエッチングを行うことにより半導体層と基板との間のインターフェースを直接取り除くことにより、半導体をその基板から分離して、独立式のブロック材又は薄膜を獲得し、更に、薄膜式の光電素子（thin film device）或いは垂直伝導型光電素子(vertical conductive device)を製造する。
【００１８】
また、特許番号がUS6740604である米国特許では、２つの半導体層を分離する方法を提案した。当該方法では、光線に２つの半導体層のうちの一層を貫通させて他層に照射させることにより、光線のエネルギーが吸収されて、２つの半導体層の間のインターフェースで分解作用を行わせる。分離しようとするインターフェースにおける光線の吸収性を向上させるために、前記２つの半導体層の間に吸収層を塗布することができる。そうすれば、２つの半導体層の間のインターフェースによる光線の吸収効率を向上させることができる。しかしながら、普通の灯光を上記照射光線とする場合、そのエネルギーが足りないため、分解作用を引き起こすことができない。そのため、一般的には、２つの半導体層の分離、又は半導体層をその基板から分離するのにレーザーが利用されている。その他に、基板をレーザーのビームが貫通するように、半導体の材料及びレーザーの波長と強度を慎重に選択しなければならず、しかも、基板上で成長した半導体層はレーザーを大量に吸収することができた後にのみ、上記分解作用を行うことができる。
【００１９】
それと類似して、特許番号がUS6071795である米国特許にも、窒化ガリウム（GaN）半導体層をそのサファイア（Sapphire）基板から分離する方法が開示されている。当該方法では、レーザーをサファイア基板から入射させ、そしてレーザーがサファイア基板を貫通して窒化ガリウム半導体層まで照射することにより、サファイア基板と窒化ガリウム半導体層との間にインターフェース層を形成する。最後に、当該インターフェース層をガリウムの融点（３０℃）以上に加熱することにより、インターフェース層におけるガリウムが融け、窒素が気化した後、窒化ガリウム（GaN）半導体層をサファイア（Sapphire）基板から分離することができる。しかしながら、レーザーがサファイア（Sapphire）基板を貫通し、且つ窒化ガリウム半導体層に大量に吸収されるようにするためには、上記レーザーは波長が２４８nm、脈幅が３８nsであるKrFパルスエキシマー・レーザー（KrF pulsed excimer laser）でなければならない。上述した２種類の半導体層の分離方法、又は半導体を基板から分離する方法はコストが高いだけではなく、光が透過することのできる基板を使用しなければ上記目的を達成することができない。
【００２０】
上述した光照射法以外に、エッチング技術によって半導体層をその基板から分離することもできる。この場合、製造工程のコストは低くなり、半導体材料及びレーザー波長に対する制限も無くなる。しかしながら、一般的に、従来のエッチング方法では、半導体表面にしか作用することができないため、通常この方式による反応は比較的に遅い。
【００２１】
そのため、本発明における半導体をその基板から分離する方法では、基板上に複数の棒状体を形成し、複数の棒状体の上に半導体層をエピタキシー成長させることを主な目的としている。複数の棒状体の間に沢山の空隙があるため、エッチング可能な反応面積が増えて、エッチングによる半導体を基板から分離する効率を向上させ、製造工程のコストを低減させることができる。当該方法の主なプロセスとして、まず、複数の間隔を置いて散在しているマスク部を有するマスクを基板上に形成し、そして、当該マスクを介して基板をエッチングすることにより、複数の棒状体を基板上に形成し、その後、複数の棒状体によってエピタキシーを行うことにより、複数の棒状体の上に半導体層を成長させ、最後に、前記複数の棒状体をエッチングすることにより半導体層をその基板から分離する。
【００２２】
基板上に上記複数の棒状体を形成するために、「Fabrication of GaN-based nanorod light emitting diodes using self-assemble nickel nano-mask and inductively coupled plasma reactive ion etching, Huang et al., Materials Science and Engineering B 113 (2004) 125-129」の論文には、関連の製造方法が提案されている。即ち、まずは、基板上にマスクを配置し、そして、当該マスクを急速熱アニール処理（Rapid Thermal Annealing：RTA）して、マスクに複数のマスク部を形成させ、その時に、複数のマスク部は基板上に間隔を置いて散在し、且つ、マスク部間に空隙が存在し、その後、複数のマスク部の間の空隙を介して基板に対して誘導結合型プラズマ反応性イオンエッチング（Inductively Coupled Plasma Reactive Ion Etching；ICP-RIE）行うことにより、基板から複数の棒状体を作り出し、最後に、基板から前記マスクを分離すれば、複数の棒状体を有する基板を形成することができる。
【００２３】
本発明はHuang et al.の製造方法を利用して、半導体を基板から分離する方法を提案する。本方法の主なステップのフローを図１に示す。図１に示したように、まず、ステップ１１０において基板の棒状体アレーで半導体層を成長させ、そして、ステップ１２０において当該棒状体アレーに対してウェットエッチングを行うことにより、半導体層を基板から分離すれば、独立式のブロック材或いは薄膜を得ることができる。但し、上記半導体層は窒化ガリウム（GaN）、窒化ガリウムインジウム（GaInN）、窒化アルミニウムガリウム（AlGaN）のうちの１つ又は任意の組み合わせを含むことができ、前記棒状体アレーは基板上に間隔を置いて散在している複数の棒状体である。
【００２４】
前記棒状体アレーの形成方式としては、Huang et al.の論文に記載されているように、次のステップが含まれている。即ち、図２に示したように、ステップ１１２において基板上にマスクを配置し、そしてステップ１１４において当該マスクをアニーリングして複数のマスク部を形成し、更に、ステップ１１６において複数のマスク部の間の空隙を介して基板をエッチングして前記の複数の棒状体を作り出し、最後に、ステップ１１８において基板からマスクを分離する。基板からマスクを分離した後に、ステップ１１０に進んで半導体のエピタキシー成長処理を実行することができる。
【００２５】
また、基板からマスクを分離した後に、半導体層のエッチングされた表面を修復するステップ１３０を更に含むことができる。この場合、半導体層表面の修復方法として、ドライエッチング、ウェットエッチング及び化学機械研磨処理（Chemical Mechanical Polishing；CMP）を用いることができる。
【００２６】
Huang et al.の論文の記載によると、マスクのアニーリング方式は急速熱アニール処理であり、更に、誘導結合型プラズマ反応性イオンエッチング（Inductively Coupled Plasma Reactive Ion Etching；ICP-RIE）を行うことにより、複数の棒状体を作り出し、急速熱アニール処理の好ましい温度は８００℃〜９００℃である。また、上記基板は、サファイア、酸化亜鉛（ZnO）、石英（Quartz）、ケイ素をメインとした半導体材料（例えば、Si、SiC、６H−SiC、４H−SiCなど）、ＩＩＩＶ族半導体材料（例えば、GaAs、AlGaAs、GaInAs、AlGaInAs、GaP、AlGaP、GaInP、AlGaInP、GaN、AlGaN、AlGaInNなど）、ＩＩＶＩ族半導体材料（例えば、ZnSe、CdTe、CuInGaSe2、CuInSe2など）のうちの１つ又はその組み合わせである。なお、ウェットエッチングによる分離を容易にするために、基板と半導体層の材料との間で高いエッチング選択率の特性を有する必要があることに注意すべきである。
【００２７】
また、上記マスクはニッケル（Ni）層を含むことができ、或いは基板とニッケル層との間に更に窒化ケイ素層（Si3N4）を含むことができる。また、当該マスクとしてニッケル層を使用する以外に、シルバー（Ag）層又はプラチナ（Pt）層を使用することもできる。異なる材料を使用することにより、複数のマスク部の密度を変えて、密度が異なる棒状体及び異なるサイズの棒状体アレーを作製することができる。ニッケル層、シルバー層又はプラチナ層の厚さが５０Åｍ〜１５０Åｍであり、窒化ケイ素層の厚さが２０００Åｍ〜４０００Åｍである場合に、その後に作製された複数の棒状体及び複数のマスク部の密度は約２．２×１０９〜３×１０１０ｃｍ−２であり、且つ、棒状体アレーのサイズは約５０〜３００nmである。
【００２８】
窒化ケイ素層の厚さが３０００Åｍ、ニッケル層の厚さがそれぞれ５０Åｍ、１００Åｍ、１５０Åｍであり、しかも８５０℃でマスクに対して急速熱アニール処理を行う場合に、上記棒状体アレーの外観、サイズ及び密度の外観図と密度データ図をそれぞれ図３、図４に示す。図３は走査型電子顕微鏡（Scanning Electric Microscopy：SEM）で棒状体アレーを走査した局部の拡大図である。図４はニッケル層の厚さの棒状体アレーのサイズと密度に対する影響を示す測定データの図である。棒状体アレーのサイズは複数の棒状体の平均直径であり、図３において、５０sccmの塩素ガス流量と２０sccmのアルゴンガス流量でエッチングを行い、エッチング電力は４００Wであり、エッチング空洞の作動圧力は５ｍTorrであり、エッチング時間は３minである。
【００２９】
また、後続の光電半導体素子の製造工程を容易にするために、ウェットエッチング方式で半導体層から棒状体アレーを分離する前に、次のステップを実行することができる。即ち、図５に示したように、ステップ１２２において金属鏡面層（Metal Mirror Layer）を半導体層上に形成し、そして、ステップ１２４において金属鏡面層上に導電基材を堆積し、最後に、ステップ１２６においてエッチング保護層を形成する。当該エッチング保護層は上記半導体層、金属鏡面層及び導電基材を覆う。図６に示したように、前記製造工程において、金属鏡面層を半導体層上に形成する前に、更に、ステップ１２８を実行し、化合物光電素子を半導体層上に形成することにより、化合物光電素子を金属鏡面層と半導体層との間に位置させることができる。
【００３０】
図７は上記製造工程の構成を示す図である。まず、ステップ１１２においてマスクを基板２１０の上に配置し、当該マスクはニッケル層２１２であり、その後、ステップ１１４において前記ニッケル層２１２をアニーリングすることにより、ニッケル層２１２に複数のマスク部２１４を形成させる。更に、ステップ１１６において複数のマスク部２１４の間の空隙を介して基板２１０をエッチングして複数の棒状体２１６間の空隙を作り出すことにより、複数の棒状体２１６を形成し、更にステップ１１８においてニッケル層２１２を基板２１０から分離する。
【００３１】
図８に示したように、ステップ１１２におけるマスクはニッケル層２１２を含む以外に、同時に、基板２１０とニッケル層２１２との間に窒化ケイ素層２１３を更に含むことができ、しかも、依然として前記製造工程を実行することができる。窒化ケイ素層マスク２１３とニッケル層２１２との接合により、インターフェース間の応力が大きくなるため、熱処理においてニッケル原子の遷移に影響を与え、ニッケル層２１２の凝集力を増加させる。そのため、窒化ケイ素とニッケル層が形成したマスクはアニーリングの後にHuang et al.の論文に記載のサイズに凝縮することができる。
【００３２】
更に、図７と図８に示したように、ステップ１１０において前記複数の棒状体２１６の頂端で半導体層２１８を成長するため、複数の棒状体２１６の間に複数の空隙が存在することで、エッチング可能な反応面積が増加する。更に、ステップ１２０において複数の棒状体２１６の間の空隙にエッチング液を注入して、複数の棒状体２１６をエッチングすることにより、半導体層２１８を基板２１０から分離する。
【００３３】
図９に示したように、半導体層２１８を基板２１０から分離する前に、まず半導体層２１８の上に金属鏡面層２２０を形成することができる（ステップ１２２）。その後、ステップ１２４において金属鏡面層２２０の上に導電基材２２２を堆積し、ステップ１２６においてエッチング保護層２２４を形成して半導体層２１８、金属鏡面層２２０および導電基材２２２を覆う。最後に、ステップ１２０において複数の棒状体２１６をエッチングして、半導体層２１８を基板２１０から分離する。エッチング処理を行う時に、半導体層２１８、金属鏡面層２２０及び導電基材２２２がエッチング保護層２２４によって覆われているため、エッチング保護層２２４の中の構造はエッチング液によって破壊されず、後続の光電素子の形成に有利である。
【００３４】
図１０に示したように、ステップ１２２の前に、予め半導体層２１８の上に化合物光電素子２２６を形成することができる（ステップ１２８）。その後、ステップ１２２において化合物光電素子２２６の上に金属鏡面層２２０を形成することにより、化合物光電素子を金属鏡面層と半導体層との間に位置させ、その後、上述したステップで後続の製造工程を行う。更に、図７、８、９、１０に示したように、上記全ての製造工程において、最後にステップ１３０を実行して半導体層２１８のエッチングされた表面を修復することができる。
【００３５】
本発明の半導体層を基板から分離する方法によれば、製造工程のコストを大幅に低減することができ、基板の材料が透光性を持たなければならないという制限もなくなり、更に、各層の材料の品質を悪化させることはない。
【００３６】
もちろん、上記実施の形態における記載により、本発明に様々な修正と差異が存在する可能性がある。そのため、付属する特許請求の範囲において本発明を理解する必要がある。上記詳細的な記載以外にも、本発明はその他の実施の形態において広く実行することができる。上記実施の形態は、本発明の好ましい実施の形態に過ぎず、本発明の特許請求の範囲を限定するものではない。本発明に開示された技術思想を離脱しない範囲で完成された等価的な改良又は修辞は全て後述の特許請求の範囲内に入る。
【符号の説明】
【００３７】
１１０〜１３０  ステップ
２１０  基板
２１２  ニッケル層
２１３  窒化ケイ素層
２１４  マスク部
２１６  棒状体
２１８  半導体層
２２０  金属鏡面層
２２２  導電基材
２２４  エッチング保護層
２２６  化合物光電素子
【図１】
2009270200.tif 000003
【図２】
2009270200.tif 000004
【図３】
2009270200.tif 000005
【図４】
2009270200.tif 000006
【図５】
2009270200.tif 000007
【図６】
2009270200.tif 000008
【図７】
2009270200.tif 000009
【図８】
2009270200.tif 000010
【図９】
2009270200.tif 000011
【図１０】
2009270200.tif 000012