(57)【要約】【課題】いかなる方向に積層ずれが生じても、容量の変動が殆ど生じず、特性が安定した製品が得られるようにする。【解決手段】複数の誘電体層１０を積層してなる積層体１２の内部に、第１の内部電極１４ａと第２の内部電極１４ｂとが間に誘電体層を介して交互に積層方向に配置されると共に、前記積層体の一方の端面に前記第１の内部電極と接続する第１の外部電極１６ａを、他方の端面に前記第２の内部電極と接続する第２の外部電極１６ｂをそれぞれ形成する。ここで、第１及び第２の内部電極は、誘電体層の周辺部を除く中央部に位置し第１の内部電極と第２の内部電極とで対向する容量形成パターン２０と、該容量形成パターンからそれぞれ対応する外部電極に至る細幅の引出パターン２２とからなる。【選択図】図２
2009130247.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層してなる積層体の内部に、第１の内部電極と第２の内部電極とが間に誘電体層を介して交互に積層方向に配置されると共に、前記積層体の一方の端面に前記第１の内部電極と接続する第１の外部電極を、他方の端面に前記第２の内部電極と接続する第２の外部電極をそれぞれ形成した積層チップコンデンサにおいて、
前記第１及び第２の内部電極は、誘電体層の周辺部を除く中央部に位置し第１の内部電極と第２の内部電極とで対向する容量形成パターンと、該容量形成パターンからそれぞれ対応する外部電極に至る細幅の引出パターンとからなることを特徴とする積層チップコンデンサ。
【請求項２】
前記引出パターンは、容量形成パターンから外部電極に向けて引き出される細幅の連絡部と、該連絡部から外部電極に達するように積層体の角部に向かって延びる延出部とからなる請求項１記載の積層チップコンデンサ。
【請求項３】
第１の内部電極と第２の内部電極の容量形成パターンは共に矩形状であり、一方の容量形成パターンは他方の容量形成パターンに対して縦横寸法が共に一回り異なる大きさになっている請求項１又は２記載の積層チップコンデンサ。
【請求項４】
引出パターンの幅が容量形成パターンの幅の１／３以下となっている請求項１乃至３のいずれかに記載の積層チップコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型のセラミックチップコンデンサに関し、更に詳しく述べると、内部電極の形状を工夫することにより、積層ずれが生じても容量値が変動し難くした積層チップコンデンサに関するものである。
【背景技術】
【０００２】
積層チップコンデンサは、複数の矩形状の誘電体層を積層してなる積層体の内部に、第１の内部電極と第２の内部電極とを間に誘電体層を介して交互に積層方向に配置し、積層体の一方の端面に第１の内部電極と接続する第１の外部電極を、他方の端面に第２の内部電極と接続する第２の外部電極を、それぞれ形成する構成になっている。言い換えれば、直方体状の積層体の両端面に一対の外部電極が位置し、それら一対の外部電極に対して内部電極が交互に並列に接続されている構造である。製法的には、印刷積層法あるいはシート積層法がある。
【０００３】
このような積層チップコンデンサでは、第１の内部電極と第２の内部電極とが上下方向（積層方向）で対向することになり、両方の内部電極で互いに対向している部分が容量形成領域となる。従来、内部電極は、一般に矩形状の誘電体層の外周側の３辺近傍部を除く長方形をなし、容量形成領域の幅でそのまま外部電極に至るように構成されている（例えば特許文献１参照）。
【０００４】
特許文献１には、第１の内部電極の幅寸法を第２の内部電極の幅寸法より小さく、しかも、第１の内部電極を第２の内部電極の幅方向両側縁の間に位置させる構造が開示されている。そのため、第１の内部電極の両側縁と第２の内部電極の両側縁とが上下方向に重なることがなく、積層体の周縁部において電極密度が極端に変化する部位を少なくでき、内部構造欠陥の発生を抑制できる利点がある。また、第１の内部電極が第２の内部電極に対して幅方向に多少ずれても、対向面積が変化しない利点もあるとされている。
【０００５】
しかし、積層ずれは内部電極の幅方向のみに生じるものではない。積層ずれは内部電極の長手方向にも生じる。内部電極の長手方向に積層ずれが生じると、それによって内部電極同士の対向面積が変化し、容量の変動を招来する。
【特許文献１】特開平１１−２１４２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、いかなる方向に積層ずれが生じても、容量の変動が殆ど生じず、特性が安定した製品が得られるようにすることである。本発明が解決しようとする他の課題は、外部電極に対してより一層確実に、しかも容易に内部電極を接続できるようにすることである。
【課題を解決するための手段】
【０００７】
本発明は、複数の誘電体層を積層してなる積層体の内部に、第１の内部電極と第２の内部電極とが間に誘電体層を介して交互に積層方向に配置されると共に、前記積層体の一方の端面に前記第１の内部電極と接続する第１の外部電極を、他方の端面に前記第２の内部電極と接続する第２の外部電極をそれぞれ形成した積層チップコンデンサにおいて、前記第１及び第２の内部電極は、誘電体層の周辺部を除く中央部に位置し第１の内部電極と第２の内部電極とで対向する容量形成パターンと、該容量形成パターンからそれぞれ対応する外部電極に至る細幅の引出パターンとからなることを特徴とする積層チップコンデンサである。前記引出パターンは、容量形成パターンから外部電極に向けて引き出される細幅の連絡部と、該連絡部から外部電極に達するように積層体の角部に向かって延びる延出部とからなる形状としてもよい。
【０００８】
ここで、第１の内部電極と第２の内部電極の容量形成パターンは共に矩形状であり、一方の容量形成パターンは他方の容量形成パターンに対して積層方向に垂直な面内での縦横寸法が共に一回り異なる大きさにするのが好ましい。縦横寸法の違いは、積層ずれの許容量と同程度以上に設定するのがよい。また、引出パターンの幅は、容量形成パターンの幅の１／３以下とするのが好ましい。引出パターンの幅が広くなりすぎると、積層ずれに対する容量変動が大きくなるし、幅が狭くなりすぎると断線の恐れが生じるからである。
【発明の効果】
【０００９】
本発明に係る積層チップコンデンサは、第１及び第２の内部電極が、誘電体層の周辺部を除く中央部に位置し、第１の内部電極と第２の内部電極とで対向する容量形成パターンと、該容量形成パターンからそれぞれの外部電極に至る細幅の引出パターンとからなる構成としたことにより、いかなる方向に積層ずれが生じても、容量の変動が殆ど生じないようにすることができる。特に、第１の内部電極と第２の内部電極の容量形成パターンを共に矩形状とし、一方の容量形成パターンは他方の容量形成パターンに対して縦横寸法が共に一回り異なる大きさにすると、前記容量変動の抑制効果は一層向上する。
【００１０】
また本発明に係る積層チップコンデンサにおいて、引出パターンを、容量形成パターンから外部電極に向けて引き出される細幅の連絡部と、該連絡部から外部電極に達するように積層体の角部に向かって延びる延出部とからなるようにすると、該延出部が積層体の側面に露出しやすくなり、外部電極に対してより一層確実に、しかも容易に接続できる。
【実施例】
【００１１】
図１は本発明の積層チップコンデンサの説明図であり、Ａは外観を、Ｂその縦断面を示している。この積層チップコンデンサは、図１に示すように、複数の誘電体層１０を積層してなる積層体１２の内部に、第１の内部電極１４ａと第２の内部電極１４ｂとが間に誘電体層１０を介して交互に積層方向に配置されると共に、前記積層体１２の一方の端面に前記第１の内部電極１４ａと接続する第１の外部電極１６ａを、他方の端面に前記第２の内部電極１４ｂと接続する第２の外部電極１６ｂをそれぞれ形成した構造である。積層方法としては、誘電体グリーンシートと、導電ペーストによる内部電極を、順次印刷積層する印刷積層法でもよいし、あるいは誘電体グリーンシート上に導電ペーストによる内部電極を印刷し、それを積層するシート積層法でもよい。いずれにしても、積層後に焼成処理される。
【００１２】
本実施例における内部電極を図２に示す。Ａは第１の内部電極１４ａを、Ｂは第２の内部電極１４ｂを表しており、Ｃはそれらが重なった状態を積層方向から透視的に表している。本実施例では、図２に示すように、前記第１の内部電極１４ａ及び第２の内部電極１４ｂは、誘電体層１０の周辺部を除く中央部に位置し第１の内部電極と第２の内部電極とで対向する容量形成パターン２０と、該容量形成パターン２０から第１の外部電極あるいは第２の外部電極に至る細幅の引出パターン２２とからなる。ここで、第１の内部電極１４ａと第２の内部電極１４ｂの容量形成パターン２０は共に矩形状であり、第１の内部電極１４ａの容量形成パターン２０は第２の内部電極１４ｂの容量形成パターン２０に対して縦横寸法が共に一回り大きく、その縦横寸法差が許容積層誤差と同程度以上に設定されている。図２のＣでは、両方の容量形成パターン２０が重なる部分を網目で示している。
【００１３】
このような積層チップコンデンサは、図３に示すような積層手順で製造する。誘電体層の材料として、ガラスを添加して低温焼結可能とした誘電体セラミックスを使用する。ここでは、ホウケイ酸ガラスをアルミナに体積比率で７０：３０で混合した誘電体セラミックス材料を使用し、それにバインダとしてＰＶＢやアクリル樹脂、可塑剤としてＤＢＰなどを添加して誘電体ペーストを調製し、それを印刷積層法で積層している。
Ａ工程：まず、誘電体ペーストを所定厚みまで印刷積層し下無地層３０を形成する。
Ｂ工程：その下無地層３０上に、導電ペーストで第１の内部電極３２を印刷する。
Ｃ工程：その上に、誘電体ペーストを所定厚みまで印刷積層し、パターン間無地層３４を形成する。
Ｄ工程：パターン間無地層３４上に、導電ペーストで第２の内部電極３６を印刷する。
Ｅ工程：その上に、誘電体ペーストを所定厚みまで印刷積層し、パターン間無地層３８を形成する。
上記Ｂ〜Ｅ工程を所定回数繰り返し、必要な数の内部電極を交互に形成する。
Ｆ工程：最後に、誘電体ペーストを所定厚みまで印刷積層し上無地層４０を形成する。
【００１４】
このようにして得られた積層体を焼成し、バレル研磨を施して両方の内部電極の端部（引出パターンの端部）を積層体の両端面に確実に露出させ、その両端面にそれぞれ外部電極を塗布・焼き付けることにより、図１に示すような外観を呈する積層チップコンデンサが製造される。なお、実際には、図３のような積層工程では、大きな面積の誘電体層を形成すると共に、内部電極を多数縦横に配列した多数個取りのパターンとし、全体を積層一体化した後、縦横に切断して個々の積層体チップにしてから焼成する方法が採られる。
【００１５】
ところで、最近の積層チップコンデンサ（例えば０６０３タイプ）では、許容できる積層誤差量は、一般的に積層方向に垂直な面内の縦横方向で最大±２０μｍ程度である。そこで、第１の内部電極の容量形成パターンを、第２の内部電極の容量形成パターンに対して縦横寸法が共に一回り大きくし、その縦横寸法差を許容積層誤差と同程度以上（例えば３０μｍ程度）に設定する。このようにすると、第１の内部電極の大きな容量形成パターンの範囲内であれば、第２の内部電極の小さな容量形成パターンが積層時にずれても、重なり面積は変化せず、容量値は殆ど変化しない。なお、引出パターンの幅は、２５〜３５μｍ程度とするのが好ましい。
【００１６】
製造方法的には、上記のような印刷積層法の他、シート積層法でもよい。シート積層法は、誘電体セラミックグリーンシート上に内部電極を印刷し、それを重ねる方法である。しかし、シート積層法では、内部電極の厚みが累積されるため、内部電極のある領域と無い領域とで厚さ（積層一体化時の圧力）が異なり、焼成後に変形や亀裂といった不良が発生し易い。それに対して印刷積層法は、内部電極のある領域と無い領域とで厚さが同じになるため、そのような不具合が生じず、好ましい方法である。
【００１７】
図４は、本発明に係る積層チップコンデンサの他の実施例の内部電極を示す説明図である。積層チップコンデンサの基本的な構成、積層法などは、内部電極を除いて、上記実施例と同様であってよいので、それらについての説明は省略する。第１の内部電極５０ａ及び第２の内部電極５０ｂは、誘電体層５２の周辺部を除く中央部に位置し第１の内部電極５０ａと第２の内部電極５０ｂとで対向する容量形成パターン５４と、該容量形成パターン５４から外部電極に至る引出パターンからなる。この実施例では、引出パターンは、外部電極に向けて引き出される細幅の連絡部５６と、該連絡部５６から外部電極に達するように積層体の角部に向かって延びる延出部５８とからなる。ここでは、延出部は一方の角部のみに向かって延びているが、両方の角部に向かって延びるパターンでもよい。
【００１８】
前述のように、焼成した積層体はバレル研磨が施される。バレル研磨の目的は、内部電極の端部を積層体の端面に確実に露出させることである。バレル研磨したとき、積層体は角部ほど削られ易い傾向がある。そこで本実施例のように、引出パターンが、容量形成パターンから外部電極に向けて引き出される細幅の連絡部と、該連絡部から外部電極に達するように積層体の角部に向かって延びる延出部とからなるようにすると、角部に位置する延出部が露出し易くなり、確実に且つ容易に外部電極と接続することが可能となる。
【００１９】
従来品と本発明品について、積層ずれ量に対する容量変動の関係を求めたシミュレーション結果を図５に示す。図６に、シミュレーションに用いた従来品と本発明品の構造を示す。Ａは従来品の内部電極を、Ｂは本発明品の内部電極を、Ｃは縦断面を、Ｄは本発明品の内部電極の重なり具合を、それぞれ示している。
【００２０】
なお、
チップサイズ：０６０３
誘電体材料：εｒ＝１７，５、ｔａｎδ＝８Ｅ−４
導電材料：ρ＝１．５９Ｅ−６
導体厚：０．００２ｍｍ
内部電極数：７
である。その他の各部の寸法は、表１の通りである。
【表１】
2009130247.tif 000003
【００２１】
積層ずれの方向は、積層体の長さ方向（図６のＡ，Ｂにおいて右方向）であり、従来品では内部電極同士の重なり面積が大きくなる方向である。図５から明らかなように、従来品では積層ずれ量が大きくなるにつれて容量が増加していくのに対して、本発明品では、積層ずれ量が大きくなっても容量の変化は殆ど生じていないことが分かる。
【図面の簡単な説明】
【００２２】
【図１】積層チップコンデンサの説明図。
【図２】本発明における内部電極の一例を示す説明図。
【図３】本発明に係る積層チップコンデンサの積層工程の説明図。
【図４】本発明における内部電極の他の例を示す説明図。
【図５】積層ずれ量に対する容量変動の関係を求めたシミュレーション結果を示すグラフ。
【図６】そのシミュレーション結果を得るための各部の寸法を示す説明図。
【符号の説明】
【００２３】
１０  誘電体層
１２  積層体
１４ａ  第１の内部電極
１４ｂ  第２の内部電極
１６ａ  第１の外部電極
１６ｂ  第２の外部電極
２０  容量形成パターン
２２  引出パターン
【図１】
2009130247.tif 000004
【図２】
2009130247.tif 000005
【図３】
2009130247.tif 000006
【図４】
2009130247.tif 000007
【図５】
2009130247.tif 000008
【図６】
2009130247.tif 000009