(57)【要約】【課題】ホットエレクトロンによる発光を抑制し且つフィールド間の発熱による影響の差を低減する固体撮像装置を提供する。【解決手段】本発明の固体撮像装置は、出力回路内の最終段のソースフォロア回路は、駆動トランジスタと、前記駆動トランジスタに接続された負荷トランジスタとを含み、信号出力期間のうちの電荷掃出し期間と前記複数の受光素子の露光期間とを含む第１の期間と、前記信号出力期間のうちの前記電荷掃出し期間以外の期間である第２の期間とで、異なるレベルをもつ制御信号を前記負荷トランジスタに印加することによって、前記第１の期間における前記最終段の前記駆動トランジスタのソースドレイン間電圧を、前記第２の期間における前記ソースドレイン間電圧よりも小さくする。【選択図】図２
2009267836.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像装置であって、
複数の受光素子が配列した固体撮像素子と、
少なくとも１段のソースフォロア回路を含み、前記受光素子からの信号を受けて出力する出力回路と、
前記出力回路内の最終段のソースフォロア回路からの出力信号を、インピーダンス変換により出力するバッファ回路を備え、
前記出力回路内の最終段のソースフォロア回路は、駆動トランジスタと、前記駆動トランジスタに接続された負荷トランジスタとを含み、
信号出力期間のうちの電荷掃出し期間と前記複数の受光素子の露光期間とを含む第１の期間と、前記信号出力期間のうちの前記電荷掃出し期間以外の期間である第２の期間とで、異なるレベルをもつ制御信号を前記負荷トランジスタに印加することによって、
前記第１の期間における前記最終段の前記駆動トランジスタのソースドレイン間電圧を、前記第２の期間における前記ソースドレイン間電圧よりも小さくする
ことを特徴とする固体撮像装置。
【請求項２】
前記最終段のソースフォロア回路の負荷トランジスタおよび前記バッファ回路は、前記固体撮像素子が形成された半導体基板の外部に備えられる
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記負荷トランジスタは接合電界効果トランジスタであり、
前記負荷トランジスタのゲートは接地され、
前記負荷トランジスタのドレインは前記最終段の駆動トランジスタのソースに接続された出力信号線に接続され、
前記負荷トランジスタのソースは前記制御信号を伝える制御信号線に接続され、
前記制御信号は、前記第１の期間ではハイレベルになり、前記第２の期間ではローレベルになるパルス信号であることを特徴とする請求項１または２記載の固体撮像装置。
【請求項４】
前記負荷トランジスタはバイポーラトランジスタであり、
前記負荷トランジスタのコレクタは前記最終段の駆動トランジスタのソースに接続された出力信号線に接続され、
前記負荷トランジスタのエミッタは接地され、
前記負荷トランジスタのベースは前記制御信号が伝える制御信号線に接続され、
前記制御信号は、前記第１の期間ではローレベルになり、前記第２の期間ではハイレベルになるパルス信号であることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記出力回路は、さらに、前記半導体基板の外部に、抵抗分割により定電圧を発生する抵抗分割回路を備え、
前記負荷トランジスタはバイポーラトランジスタであり、
前記負荷トランジスタのコレクタは前記最終段の駆動トランジスタのソースに接続された出力信号線に接続され、
前記負荷トランジスタのエミッタは前記制御信号が伝える制御信号線に接続され、
前記負荷トランジスタのベースは前記抵抗分割回路からの前記定電圧が供給され、
前記制御信号は、前記第１の期間ではハイレベルになり、前記第２の期間ではローレベルになるパルス信号であることを特徴とする請求項１または２記載の固体撮像装置。
【請求項６】
前記固体撮像装置は、さらに、前記半導体基板上に、前記固体撮像素子の周辺回路にバイアス電圧を供給するバイアス電圧発生回路を備え、
前記バイアス電圧発生回路は、電源配線と接地配線間に直列に接続された抵抗回路と電流源トランジスタとを備え、前記抵抗回路と前記電流源トランジスタとの接続点から前記バイアス電圧を出力し、
前記第１の期間と前記第２の期間とで異なるレベルの前記制御信号を前記電流源トランジスタに印加することによって、
前記第１の期間における前記電流源トランジスタの電流を、前記第２の期間における前記電流源トランジスタの電流よりも少なくする
ことを特徴とする請求項１〜５の何れかに記載の固体撮像装置。
【請求項７】
前記固体撮像装置は、さらに、前記半導体基板の外部に、前記固体撮像素子の周辺回路にバイアス電圧を供給するバイアス電圧発生回路を備え、
前記バイアス電圧発生回路は、電源配線と接地配線間に直列に接続された抵抗回路と電流源トランジスタとを備え、前記抵抗回路と前記電流源トランジスタとの接続点から前記バイアス電圧を出力し、
前記第１の期間と前記第２の期間とで異なるレベルの前記制御信号を前記電流源トランジスタに印加することによって、
前記第１の期間における前記電流源トランジスタの電流を、前記第２の期間における前記電流源トランジスタの電流よりも少なくする
ことを特徴とする請求項１〜５の何れかに記載の固体撮像装置。
【請求項８】
複数の受光素子が配列した固体撮像素子と、少なくとも１段のソースフォロア回路を含み、前記受光素子からの信号を受けて出力する出力回路と、前記出力回路内の最終段のソースフォロア回路からの出力信号を、インピーダンス変換により出力するバッファ回路とを備える固体撮像装置の駆動方法であって、
前記出力回路内の最終段のソースフォロア回路は、駆動トランジスタと、前記駆動トランジスタに接続された負荷トランジスタとを含み、
前記駆動方法は、
信号出力期間のうちの電荷掃出し期間と前記複数の受光素子の露光期間とを含む第１の期間において制御信号を前記負荷トランジスタに印加するステップと、
前記信号出力期間のうちの前記電荷掃出し期間以外の期間である第２の期間において前記制御信号を異なるレベルにして前記負荷トランジスタに印加するステップと
を有し、
前記第１の期間における前記最終段の前記駆動トランジスタのソースドレイン間電圧を、前記第２の期間における前記ソースドレイン間電圧よりも小さくする
ことを特徴とする固体撮像装置の駆動方法。
【請求項９】
請求項１記載の固体撮像装置を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、その駆動方法およびカメラに関する。
【背景技術】
【０００２】
ＣＣＤ固体撮像装置は、デジタルスチルカメラ（ＤＳＣ）やデジタルビデオカメラ（ＤＶＣ）の撮像装置として需要が拡大している。また、携帯電話に代表される携帯端末装置においても、カメラ機能を付加することが求められておりＣＣＤ固体撮像装置が広く用いられている。
【０００３】
しかし、ＣＣＤ固体撮像装置は、受光素子は温度の上昇に伴い、暗電流が増加する傾向がある為、信号出力部近傍の受光素子の暗電流が増加し局所的に画像が白くなり、シェーディングが発生し画像が劣化する。
【０００４】
その対策として、特許文献１に示されたように負荷トランジスタＭ２、Ｍ４、Ｍ６のゲートに制御入力端子を有し、撮像露光期間中においては信号出力部に流れる電流を低く抑え、且つ、撮像信号の出力期間においては、信号出力部を正常に動作させる制御信号として、垂直転送部を駆動する為の垂直転送パルスが印加されるように構成されている固体撮像素子と、固体撮像素子の駆動方法が提案されている。
【０００５】
以下、図１２を用いて、特許文献１に示された従来技術を説明する。
【０００６】
図１２は、従来技術の固体撮像素子の信号出力回路の構成を示す回路図である。同図のように、負荷トランジスタＭ２、Ｍ４、Ｍ６の各ゲート端子（制御入力端子）には、共通に、信号出力部に流れる電流（この場合はソース電流）を制御する制御信号が入力される。この制御信号は、一定電圧ではなく、タイミングジェネレータ（ＴＧ）から供給される垂直転送クロックパルスＶφで代用した制御クロックパルスが直接印加される。これにより、感光部の信号蓄積期間中に信号出力部に流れる電流を抑制するようにしている。つまり、タイミングジェネレータを、制御信号印加部として機能させている。このような構成の固体撮像素子では、感光部の信号蓄積期間においては、ＣＣＤの信号出力動作を行わないので、信号出力部を動作させる為の電流を流しておく必要がなく、動作制御クロックパルスＶφをＬｏｗバイアスにして、出力部のソース電流制御をカットオフあるいは低減し、信号出力期間においては、制御クロックパルスＶφをＨｉｇｈバイアスにして出力部の電流を大きくし、正常に動作させるような駆動方法を用いている。
【０００７】
図１３は、図１２で示された従来技術の駆動タイミング例を示す説明図である。図１３中の（Ａ）はメカニカルシャッタの動作タイミングを示し、図１３中の（Ｂ）は垂直転送クロックパルスＶφで代用した制御クロックパルスの動作タイミングを示している。
【０００８】
図１３より、まず、撮像露光期間においては、図１３中の（Ａ）に示すように、メカニカルシャッタを開き、感光部で信号電荷を蓄積し、その後、メカニカルシャッタを閉め信号蓄積を終了させる。次の不要電荷掃出し期間においては、図１３中の（Ｂ）に示すように、垂直転送クロックパルスＶφで、高速の垂直転送クロックパルスを印加することにより、垂直転送部に滞留する不要電荷を排出する。さらに次の信号出力期間においては、感光部に蓄積させた信号電荷を垂直転送部に読み出し、さらに、垂直転送部および水平転送部で信号電荷を転送し、信号出力部に出力させる。
【０００９】
そして、撮像露光期間で、負荷トランジスタＭ２、Ｍ４、Ｍ６の各ゲート端子（制御入力端子）共通に印加された垂直転送クロックパルスＶφをＬｏｗバイアスにしているため、負荷トランジスタＭ２、Ｍ４、Ｍ６をカットオフ状態あるいはソース電流を低減することができる。これにより、信号出力部における消費電力を大幅に低減するとともに、信号出力部での発熱量も低減できるので、信号出力部近傍の受光素子の暗電流が増加し局所的に画像が白くなり、シェーディングが発生することによる画像劣化を低減することができる。
【００１０】
一方、信号出力期間では、垂直転送クロックパルスＶφをＨｉｇｈバイアスとし、負荷トランジスタＭ２、Ｍ４、Ｍ６をオン状態とする。これにより、信号出力期間においては、信号出力部を正常な動作状態にすることができ、正常な信号出力動作を行なうことができる。
【００１１】
また、特許文献２には、信号出力部近傍の発熱による受光素子の暗電流増加で局所的に画像が白くなり、シェーディングが発生することによる画像劣化に対して、信号出力部の最終段のソースフォロア回路の電流源を複数の受光素子を含む固体撮像装置の素子外部に設ける技術が開示されている。
【特許文献１】特開２００３−２８３９２９号公報
【特許文献２】特開平４−２９１５８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１、特許文献２に示された従来技術では、ホットエレクトロンによる発光現象により画質が劣化するという課題がある。
【００１３】
図１４を用いてその課題を説明すると、ホットエレクトロンによる発光現象はソースからドレインに向かって走行してきた電子がドレイン近傍の高電界により衝突電離やアバランシェ増倍を起こし、電子−正孔対が生成され、この際電子と正孔の一部（ホットなもの）が酸化膜中に注入され発光する現象である。
【００１４】
ホットキャリア発生の条件は、ＭＯＳトランジスタに印加される電圧の条件、例えば、ソース−ドレイン間電圧Ｖｄｓで決まる。ソース−ドレイン間電圧Ｖｄｓに比例して、発光強度も高くなる為、電流量を低減してもホットキャリアによる発光は抑制できない。ホットエレクトロンによる発光現象は、固体撮像素子の周辺回路、例えば図１２に示した信号出力部や、図１５に示すようなバイアス電圧発生回路などにおいて電圧の条件によって発生する。
【００１５】
さらに、信号出力期間において、第一フィールドに対しては発熱の影響を抑制可能であるが、第二フィールドから最終フィールドまでは信号出力部は正常な動作状態すなわち負荷トランジスタＭ２、Ｍ４、Ｍ６はオン状態となって電流が流れている為、発熱の影響を抑制することができず、後のフィールド程、発熱の影響を大きく受けてしまう為、各フィールド間で効果に差が生じてしまうという課題も有している。
【００１６】
また、従来技術において、信号出力部以外の例えば図１５に示すような負荷トランジスタＭ７、抵抗素子Ｒｓ及び抵抗分割回路からなる電流源ユニットＣＳと抵抗素子Ｒｆｕｓｅで構成されるバイアス電圧発生回路についても、上記と同様の発熱による受光素子の暗電流増加で局所的に画像が白くなり、シェーディングが発生することによる画像劣化が生じる。
【００１７】
また、負荷トランジスタＭ７のドレインはバイアス電圧発生点Ｎに接続され、ソースは抵抗素子Ｒｓを介してＧＮＤに接地されており、抵抗素子Ｒｆｕｓｅは、電源端子ＶＤＤとバイアス電圧発生点Ｎとの間に直列に接続された抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄからなる。抵抗素子Ｒｂの両端はヒューズ素子を介して短絡されている。抵抗素子Ｒｃ、Ｒｄについても同様である。これらのヒューズ素子が選択的に切断されることにより、抵抗素子Ｒｆｕｓｅの抵抗値が適宜調整される。
【００１８】
抵抗分割回路は、電源端子とＧＮＤ端子との間に直列に接続された抵抗素子Ｒ８、Ｒ９で抵抗分割し、負荷トランジスタＭ７のゲートには、抵抗分割回路により得られた電圧ＶＣＳが抵抗素子Ｒ７を介して印加される。
【００１９】
抵抗素子Ｒｆｕｓｅ、Ｒｓ、Ｒ１、Ｒ２及び負荷トランジスタＭ７の電気的特性は、電源端子ＶＤＤに電圧が印加されたときに抵抗素子Ｒｆｕｓｅに標準電流が流れ、ＶＤＤに印加される電圧から標準電流と抵抗素子Ｒｆｕｓｅの積で求められる電圧分だけ降下した電圧Ｖｂを発生するように構成されているが、前記標準電流は撮像露光期間中も常時流れている為、従来技術では発熱の影響を抑制出来ないという課題を有している。
【００２０】
前記に鑑み、本発明は、信号出力部のホットエレクトロンによる発光を抑制し、各フィールド間の発熱による影響の差の低減を図り、ホットエレクトロンによる発光現象により画質が劣化することを抑制する固体撮像装置、その駆動方法およびカメラを提供する。
【課題を解決するための手段】
【００２１】
上記課題を解決するため本発明の固体撮像装置は、複数の受光素子が配列した固体撮像素子と、少なくとも１段のソースフォロア回路を含み、前記受光素子からの信号を受けて出力する出力回路と、前記出力回路内の最終段のソースフォロア回路からの出力信号を、インピーダンス変換により出力するバッファ回路とを備え、前記出力回路内の最終段のソースフォロア回路は、駆動トランジスタと、前記駆動トランジスタに接続された負荷トランジスタとを含み、信号出力期間のうちの電荷掃出し期間と前記複数の受光素子の露光期間とを含む第１の期間と、前記信号出力期間のうちの前記電荷掃出し期間以外の期間である第２の期間とで、異なるレベルをもつ制御信号を前記負荷トランジスタに印加することによって、前記第１の期間における前記最終段の前記駆動トランジスタのソースドレイン間電圧を、前記第２の期間における前記ソースドレイン間電圧よりも小さくするように構成されている。この構成によれば、出力回路に流れる電流の大部分は最終段のソースフォロア回路に流れるので、第１の期間（つまり露光期間および電荷履き出し期間）における、最終段の駆動トランジスタのソース−ドレイン間電圧を小さくすることにより、ドレイン近傍の高電界が緩和されてホットエレクトロンによる発光現象を抑制することができ、暗出力を低減することができる。その結果、ホットエレクトロンによる発光現象により画質が劣化することを抑制することができる。
【００２２】
また、電荷履き出し期間において出力回路の電流を抑制することにより出力回路の発熱を低減するので、電荷履き出し期間の次のフィールド読み出し期間での発熱による暗出力を低減し、フィールド間の発熱差による暗出力の差を低減することができる。
【００２３】
ここで、前記最終段のソースフォロア回路の負荷トランジスタおよび前記バッファ回路は、前記固体撮像素子が形成された半導体基板の外部に備えられてもよい。この構成によれば、出力回路のうち最も電流が多く流れる最終段のソースフォロア回路の負荷トランジスタと、前記バッファ回路とが半導体基板の外部に備えられるので、特に第２の期間において半導体基板に対する発熱の影響を遮断することができる。
【００２４】
ここで、前記負荷トランジスタは接合電界効果トランジスタであり、前記負荷トランジスタのゲートは接地され、前記負荷トランジスタのドレインは前記最終段の駆動トランジスタのソースに接続された出力信号線に接続され、前記負荷トランジスタのソースは前記制御信号を伝える制御信号線に接続され、前記制御信号は、前記第１の期間ではハイレベルになり、前記第２の期間ではローレベルになるパルス信号であるようにしてもよい。この構成によれば、前記負荷トランジスタが接合電界効果トランジスタ（ＪＦＥＴ）であるので、熱雑音を低くすることができる。さらに、ベースを接地するのでベース電位が０Ｖに安定し、ノイズ発生を抑えることができる。さらに、例えばバイポーラトランジスタを用いた場合よりも、回路の部品点数を削減し、回路を小型化することができる。
【００２５】
ここで、前記負荷トランジスタはバイポーラトランジスタであり、前記負荷トランジスタのコレクタは前記最終段の駆動トランジスタのソースに接続された出力信号線に接続され、前記負荷トランジスタのエミッタは接地され、前記負荷トランジスタのベースは前記制御信号が伝える制御信号線に接続され、前記制御信号は、前記第１の期間ではローレベルになり、前記第２の期間ではハイレベルになるパルス信号であるようにしてもよい。この構成によれば、前記負荷トランジスタがエミッタ接地トランジスタであることから、コレクタ−エミッタ間電圧Ｖｃｅが小さくても動作させることができ、ＤＣゲインの損失を少なくすることができる。また、バイポーラトランジスタが外部最終段バッファ回路に多く用いられる場合、電流源としての回路設計が容易である。
【００２６】
ここで、前記出力回路は、さらに、前記半導体基板の外部に、抵抗分割により定電圧を発生する抵抗分割回路を備え、前記負荷トランジスタはバイポーラトランジスタであり、前記負荷トランジスタのコレクタは前記最終段の駆動トランジスタのソースに接続された出力信号線に接続され、前記負荷トランジスタのエミッタは前記制御信号が伝える制御信号線に接続され、前記負荷トランジスタのベースは前記抵抗分割回路からの前記定電圧が供給され、前記制御信号は、前記第１の期間ではハイレベルになり、前記第２の期間ではローレベルになるパルス信号であるようにしてもよい。この構成によれば、エミッタ接地の場合と比べて、ベースの電圧変動を安定化させるので、コレクタ電流の変動やノイズを抑えることができる。
【００２７】
ここで、前記固体撮像装置は、さらに、前記半導体基板上に、前記固体撮像素子の周辺回路にバイアス電圧を供給するバイアス電圧発生回路を備え、前記バイアス電圧発生回路は、電源配線と接地配線間に直列に接続された抵抗回路と電流源トランジスタとを備え、前記抵抗回路と前記電流源トランジスタとの接続点から前記バイアス電圧を出力し、前記第１の期間と前記第２の期間とで異なるレベルの前記制御信号を前記電流源トランジスタに印加することによって、前記第１の期間における前記電流源トランジスタの電流を、前記第２の期間における前記電流源トランジスタの電流よりも少なくするように構成してもよい。この構成によれば、バイアス電圧発生回路におけるホットエレクトロンによる発光現象と発熱を抑制するとともに、各フィールド間におけるホットエレクトロンの発光現象と発熱抑制効果の差を低減することができる。
【００２８】
ここで、前記固体撮像装置は、さらに、前記半導体基板の外部に、前記固体撮像素子の周辺回路にバイアス電圧を供給するバイアス電圧発生回路を備え、前記バイアス電圧発生回路は、電源配線と接地配線間に直列に接続された抵抗回路と電流源トランジスタとを備え、前記抵抗回路と前記電流源トランジスタとの接続点から前記バイアス電圧を出力し、前記第１の期間と前記第２の期間とで異なるレベルの前記制御信号を前記電流源トランジスタに印加することによって、前記第１の期間における前記電流源トランジスタの電流を、前記第２の期間における前記電流源トランジスタの電流よりも少なくする構成としてもよい。この構成によれば、バイアス電圧発生回路の電流源トランジスタが半導体基板の外部に備えられるので、特に第２の期間において半導体基板に対する発熱の影響を遮断することができる。
【００２９】
また、本発明の固体撮像装置の駆動方法およびカメラは、上記と同様の作用効果を奏する。
【発明の効果】
【００３０】
これらの構成により、撮像露光期間と不要電荷掃出し期間においては、前記信号出力部に流れる電流を低く抑え、信号出力部を構成するソースフォロア回路の駆動トランジスタのソース−ドレイン間電圧Ｖｄｓを低減し、且つ前記撮像信号の不要電荷掃出し期間を除く出力期間においては前記信号出力部を正常に動作させる制御信号が印加されることから、ホットエレクトロンによる発光現象を抑制することができる。
【００３１】
また、不要電荷掃出し期間においても信号出力部に流れる電流を低く抑え、且つ前記撮像信号の不要電荷掃出し期間を除く出力期間においては信号出力部を正常に動作させる制御信号が印加されることから、各フィールド間におけるホットエレクトロンの発光現象と発熱抑制効果の差を低減することができる。
【００３２】
さらに、信号出力部以外のフォトダイオードの分光特性に影響のある基板バイアス電圧発生装置を除いたバイアス電圧発生回路などの内部周辺回路から発生するホットエレクトロンの発光現象と発熱を抑制することができる。
【００３３】
なお、ホットエレクトロンの発光現象と発熱は、例えば６００μｍ以下の半導体基板の厚みが薄い場合に画像への影響が大きくなる為、受光量に対応した信号電荷を蓄積する感光部と、前記感光部に蓄積された信号電荷を転送して出力する電荷転送部と、前記電荷転送部によって転送された信号電荷を撮像信号に変換して出力する信号出力部が６００μｍ以下の半導体基板上に設けられている場合に最も効果を有することができる。
【発明を実施するための最良の形態】
【００３４】
（第１の実施形態）
以下、本発明の第１の実施形態に係る固体撮像装置を説明する。
【００３５】
図１は、本発明の第１の実施形態に係る固体撮像装置を示した構成概略図である。
【００３６】
本実施形態の固体撮像装置は、ビデオカメラやデジタルスチルカメラなどの撮像機器に内蔵されており、レンズにより結像された被写体像を光電変換して画像情報を出力するものであり、図１に示すように、固体撮像素子１０、内部信号出力部１、外部信号出力部２、信号処理部３、及び駆動部４から構成される。
【００３７】
固体撮像素子１０は、駆動部４によって駆動され、レンズ（図示せず）により結像された被写体像が２次元状に複数個配列された各受光素子に投射され、各受光素子で光電変換により発生した輝度信号を、複数の垂直ＣＣＤ及び１個の水平ＣＣＤを用いて所定の順序で内部信号出力部１から外部信号出力部２へ出力する半導体デバイスである。内部信号出力部は、最終段がソースフォロア回路である従来の信号出力部から、当該ソースフォロア回路内の定電流源部である負荷トランジスタを削除した構成である。内部信号出力部１から削除された負荷トランジスタは、外部信号出力部２に備えられる。
【００３８】
なお、本明細書では水平ＣＣＤが１個の例を用いて説明するが、水平ＣＣＤは複数であってもよい。
【００３９】
外部信号出力部２は、固体撮像素子１０と信号処理部３との間に接続され、固体撮像素子１０の出力に対して、信号処理部３に出力する為に必要な変換を施す。
【００４０】
信号処理部３は、駆動部４に駆動指示を出し、外部信号出力部２から出力される輝度信号を処理して画像情報を外部へ出力するものである。
【００４１】
駆動部４は、信号処理部３からの駆動指示に基づいて、固体撮像素子１０を駆動する。
【００４２】
次に、図２は本発明の第１の実施形態に係る固体撮像装置の内部信号出力部１および外部信号出力部２の構成を示す概略図である。
【００４３】
図２より、内部信号出力回路１は、ＭＯＳトランジスタＭ１〜Ｍ５を用いた３段ソースフォロア回路で構成されている。Ｍ１、Ｍ３、Ｍ５が駆動トランジスタ、Ｍ２、Ｍ４が駆動トランジスタＭ１、Ｍ３を動作させる為の定電流源としての負荷トランジスタを成している。また、各駆動トランジスタＭ１、Ｍ３、Ｍ５のドレインは電源端子ＶＤＤに接続されている。また、負荷トランジスタＭ２、Ｍ４のゲートはＶＬＧの一定電圧によりバイアスされ、負荷トランジスタＭ２、Ｍ４のソースは、それぞれＧＮＤに接地されている。ＶＤＤには電荷検出部をリセットするのに必要なハイレベルな電圧が用いられている。
【００４４】
また、外部信号出力部２は、定電流回路部４０、最終段バッファ部３０から構成される。定電流回路部４０は前記従来の固体撮像素子内部の信号出力部に含まれている負荷トランジスタＭ６と抵抗素子Ｒｓｓで構成される定電流源部に相当する電気回路であり、本実施の形態では接合電界効果トランジスタ（ＪＦＥＴ）Ｊ１、抵抗素子Ｒ４から構成され、固体撮像素子内部の信号出力回路の最終段の駆動トランジスタと合わせてソースフォロア回路が形成される。外部信号出力部２は、固体撮像素子１０が形成された半導体基板の外部に備えられる。
【００４５】
また、最終段バッファ部３０は、固体撮像素子内部の出力バッファ回路と定電流回路部４０による出力信号をインピーダンス変換して画像情報を出力するバッファ回路であり、バッファトランジスタＱ１、抵抗素子Ｒ１、Ｒ２から構成される。
【００４６】
また、接合電界効果トランジスタ（ＪＦＥＴ）Ｊ１は、ゲート電極がＧＮＤに接地し、
ソース電極が抵抗素子Ｒ４を介して制御入力端子が設けられており、ドレイン電極が固体撮像素子の出力線に接続している。制御入力端子には、制御信号ＶφＬＧ１が入力される。
【００４７】
次に、図３は第１の実施形態に係る固体撮像装置の駆動タイミング例を示す説明図であって、（Ａ）はメカニカルシャッタの動作タイミングを示し、（Ｂ）は制御信号ＶφＬＧ１の動作タイミングを示している。
【００４８】
まず、撮像露光期間においては、（Ａ）に示すように、メカニカルシャッタを開き、感光部で信号電荷を蓄積し、その後、メカニカルシャッタを閉め信号蓄積を終了させる。
【００４９】
また、次の不要電荷掃出し期間において、垂直転送部に、高速の垂直転送クロックパルスを印加することにより、垂直転送部に滞留する不要電荷を排出する。
【００５０】
さらに次の信号出力期間においては、感光部に蓄積させた信号電荷を垂直転送部に読み出し、さらに、垂直転送部および水平転送部で信号電荷を転送し、信号出力部に出力させる。
【００５１】
そして、撮像露光期間と不要電荷掃出し期間で、（Ｂ）に示すように、定電流源の接合電界効果トランジスタ（ＪＦＥＴ）Ｊ１のソース電極に設けられた制御入力端子に印加された制御信号ＶφＬＧ１をＨｉｇｈバイアスにする。
【００５２】
これにより、接合電界効果トランジスタ（ＪＦＥＴ）Ｊ１をカットオフ状態あるいはドレイン電流を低減し、且つ、駆動トランジスタＭ５のソース−ドレイン間電圧Ｖｄｓを低減することができる。
【００５３】
すなわち、信号出力部におけるホットエレクトロンによる発光現象と発熱を抑制するとともに、各フィールド間におけるホットエレクトロンの発光現象と発熱抑制効果の差を低減することができるので、信号出力部近傍の受光素子の暗電流が増加し局所的に画像が白くなり、シェーディングが発生することによる画像劣化を低減することができる。
【００５４】
一方、不要電荷掃出し期間を除く信号出力期間では、制御信号ＶφＬＧ１をＬｏｗバイアスとし、接合電界効果トランジスタ（ＪＦＥＴ）Ｊ１をオン状態とする。これにより、信号出力期間においては、信号出力部を正常な動作状態にすることができ、正常な動作点で信号出力動作を行なうことができる。
【００５５】
すなわち、図３で説明した駆動では、駆動タイミングにより撮像露光期間と不要電荷掃出し期間において制御駆動ＶφＬＧ１をＨｉｇｈレベルにして、ソース抵抗Ｒ４にかかる電圧を低くし、信号出力部に流れる電流を低く抑える。また不要電荷掃出し期間を除く信号読出し期間においては、制御駆動ＶφＬＧ１をＬｏｗレベルにして、ソース抵抗Ｒ４にかかる電圧を高くし、信号出力部を正常に動作させる電流を流すことが特徴である。
【００５６】
以上のように、図面を用いて説明した固体撮像装置は、感光部の撮像露光期間と不要電荷掃出し期間においては、ＣＣＤの信号出力動作は行なわない。
【００５７】
図１〜図３により説明した本発明の第１の実施形態に係る固体撮像装置は、受光素子を含む固体撮像素子外部に設けた定電流源回路部４０の制御入力端子に固体撮像素子内部の信号出力部を構成する最終段の駆動トランジスタＭ５に流れる電流とソース−ドレイン間電圧Ｖｄｓを制御する制御信号として、タイミングジェネレータ（ＴＧ）から供給される制御信号ＶφＬＧ１を直接印加することで、感光部の撮像露光期間と不要電荷掃出し期間に固体撮像素子内部の信号出力部を構成する最終段の駆動トランジスタＭ５に流れる電流とソース−ドレイン間電圧Ｖｄｓのみを抑制する。
【００５８】
これにより、信号出力部に流れる電流の大部分が最終段のソースフォロア回路に流れており、且つ、３段ソースフォロア回路で構成されている信号出力回路において、駆動トランジスタＭ１、Ｍ３、Ｍ５の３段分のＶｔｈ分だけＤＣレベルが降下する為、最終段の駆動トランジスタＭ５のソース−ドレイン間電圧Ｖｄｓが大きくなる。Ｖｄｓの大きさに比例してホットエレクトロンによる発光強度も大きくなる。
【００５９】
このことから、ホットエレクトロンによる発光現象と発熱は最終段のソースフォロア回路の影響が支配的である為、信号出力部におけるホットエレクトロンによる発光現象と発熱を抑制するとともに、各フィールド間におけるホットエレクトロンの発光現象と発熱抑制効果の差を低減することができ、信号出力部近傍の受光素子の暗電流が増加し局所的に画像が白くなり、シェーディングが発生することによる画像劣化を低減することができ、素子特性の変更を最終段ソースフォロア回路だけに留めることができる。
【００６０】
言い換えれば、感光部の撮像露光期間と不要電荷掃出し期間においては、ＣＣＤの信号出力動作は行なわない。
【００６１】
したがって、本発明は信号出力部を動作させる為の電流を流して動作点を維持しておく必要がなく、制御信号ＶφＬＧ１をＨｉｇｈバイアスにして、出力部のソース電流制御をカットオフあるいは低減し、且つ、駆動トランジスタＭ５のソース−ドレイン間電圧Ｖｄｓを低減させ、不要電荷掃出し期間を除く信号出力期間においては、制御信号ＶφＬＧ１をＬｏｗバイアスにして出力部の電流を大きくし、正常な動作点で動作させることが出来る。
【００６２】
さらに、本発明は、接合電界効果トランジスタ（ＪＦＥＴ）を用いたことにより、熱雑音を低くすることができる。さらに、接合電界効果トランジスタ（ＪＦＥＴ）を用いたことにより、ベース端子をＧＮＤに接地する為、ベース電位が０Ｖで安定するので、ノイズを抑えることができる。さらに、接合電界効果トランジスタ（ＪＦＥＴ）を用いたことにより、例えばバイポーラトランジスタを用いた場合よりも、回路の部品点数を削減することが出来る。
【００６３】
以上をまとめると、本発明は、信号出力部を構成する３段ソースフォロア回路の、信号出力部に流れる電流の大部分を流す最終段のソースフォロア回路の定電流源部を複数の受光素子を含む固体撮像素子の外部に設けることによって、固体撮像素子の発熱量を出力部の最終段の定電流源部の発熱量分少なくすることができ、信号出力部近傍の発熱による受光素子の局所的な暗電流増加やシェーディングを抑制することができる。
【００６４】
なお、信号出力部の最終段のソースフォロア回路の電流源を複数の受光素子を含む固体撮像装置の素子外部に設ける技術は、発熱量が低減されることによって信号出力部を構成するソースフォロア回路のＭＯＳトランジスタの温度による特性劣化分が改善されるので、出力ゲインが向上し、駆動トランジスタのソース−ドレイン間電圧Ｖｄｓが低減し、ドレイン近傍の高電界が若干緩和されてトランジスタのホットエレクトロンによる発光現象の抑制にも一定の効果を有する。しかし、信号出力部近傍のホットエレクトロンによる発光現象による受光素子の局所的な暗電流増加やシェーディング抑制の効果は不十分である。
【００６５】
その理由は、信号出力部の最終段のソースフォロア回路の電流源を複数の受光素子を含む固体撮像装置の素子外部に設ける技術では、信号出力部の電流量を低減し、電流密度を小さくするだけでは、ソース−ドレイン間電圧Ｖｄｓの大きさにより生じるドレイン近傍の高電界は変わらないので、トランジスタのホットエレクトロンによる発光現象を十分に抑制することはできないためである。
【００６６】
そこで、本発明は、撮像露光期間と不要電荷掃出し期間においては前記信号出力部に流れる電流を低く抑え、且つ不要電荷掃出し期間を除く信号読出し期間においては前記信号出力部を正常に動作させる電流が流れるように駆動タイミングにより受光素子外部に設けた定電流回路部を制御することによって、定電流回路部の電流が低く抑えられている期間では最終段のソースフォロア回路の駆動トランジスタの電流密度が小さくなるとともに、ソース−ドレイン間電圧Ｖｄｓが低減され、ドレイン近傍の高電界も緩和されてトランジスタのホットエレクトロンによる発光現象を各段に抑制することが出来る。
【００６７】
一方、デジタルスチルカメラ（ＤＳＣ）やデジタルビデオカメラ（ＤＶＣ）の撮像装置の画像処理時に暗電流による画像劣化を補正する方法として、撮像動作直後に、撮像素子を遮光した状態で撮像時と同等の時間だけ蓄積動作を行い、暗電流成分のみの画像信号を取得し、もとの撮像画像信号から減算する処理等が用いられている。
【００６８】
したがって、本発明は、発熱とトランジスタのホットエレクトロンによる発光現象による信号出力部近傍の局所的な暗電流増加やシェーディングが大幅に抑制されるので、減算される暗出力が小さくなる分だけ飽和出力を大きくすることができる。
【００６９】
さらには、本発明は、撮像露光期間と不要電荷掃出し期間に前記信号出力部に流れる電流を低く抑えている為、その期間の信号出力部の低消費電力化を実現することができる。
【００７０】
なお、本発明は、数秒から数十秒の長時間の信号蓄積動作が行われる長秒蓄積モード時においては、発熱、ホットエレクトロンの課題がより顕在化するため、特に長秒蓄積モード時を用いる固体撮像装置に顕著な効果を得ることが出来る。
【００７１】
なお、本発明は、ｎ型のトランジスタを用いているが、本発明はこれに限らず、ｐ型のトランジスタを用いても構わない。
【００７２】
なお、本発明は、抵抗素子を用いているが、本発明はこれに限らず、ダイオード接続したトランジスタを代用しても構わない。
【００７３】
なお、本発明は、信号出力部の構成は、ＭＯＳトランジスタからなる３段ソースフォロア回路に限らず、他の構成であってもよい。たとえば、３段構成に限らず、１段または２段、あるいは４段以上の構成であってもよい。
【００７４】
なお、本発明は、バイアス電圧発生回路の構成は、抵抗素子の両端がヒューズ素子を介して短絡されており、抵抗素子Ｒｆｕｓｅの抵抗値が適宜調整できるようにしているが、抵抗素子の両端のヒューズ素子がなく、抵抗素子Ｒｆｕｓｅの抵抗値が調整できない構成であってもよい。また電流源ユニットＣＳは固体撮像素子内部に限らず受光素子を含む固体撮像素子外部に設けてもよい。
【００７５】
なお、本発明は、制御入力端子を接合電界効果トランジスタ（ＪＦＥＴ）Ｊ１のソース電極に設けているが、本発明はこれに限る必要はない。
【００７６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る固体撮像装置を説明する。まず、本実施形態の固体撮像装置を示した構成は、後述する図３で説明する部分以外は図１と同じである。
【００７７】
次に、図４は、本発明の第２の実施形態に係る固体撮像装置の信号出力部の構成を示す概略図である。
【００７８】
図４より、１は複数の受光素子を含む固体撮像素子内部の信号出力回路で、ＭＯＳトランジスタＭ１〜Ｍ５を用いた３段ソースフォロア回路で構成されている。Ｍ１、Ｍ３、Ｍ５が駆動トランジスタ、Ｍ２、Ｍ４が駆動トランジスタＭ１、Ｍ３を動作させる為の電流供給手段としての負荷トランジスタを成している。また、各駆動トランジスタＭ１、Ｍ３、Ｍ５のドレインは電源端子ＶＤＤに接続されている。また、負荷トランジスタＭ２、Ｍ４のゲートはＶＬＧの一定電圧によりバイアスされ、負荷トランジスタＭ２、Ｍ４のソースは、それぞれＧＮＤに接地されている。ＶＤＤには電荷検出部をリセットするのに必要なハイレベルな電圧が用いられている。
【００７９】
また、２は固体撮像素子外部の出力バッファ回路で、定電流源回路部４１、最終段バッファ部３０から構成される。定電流源回路部４は前記従来の固体撮像素子内部の信号出力部に含まれている負荷トランジスタＭ６と抵抗素子Ｒｓｓで構成される定電流源部に相当する電気回路であり、図４に示すように、エミッタ接地トランジスタＱ２、抵抗素子Ｒ３、Ｒ４から構成され、固体撮像装置の素子内部の信号出力回路の最終段の駆動トランジスタと合わせてソースフォロア回路が形成される。
【００８０】
また、最終段バッファ部３０は、固体撮像素子内部の出力バッファ回路と定電流回路部４１による出力信号をインピーダンス変換して画像情報を出力するバッファ回路であり、バッファトランジスタＱ１、抵抗素子Ｒ１、Ｒ２から構成される。
【００８１】
また、エミッタ接地トランジスタＱ２は、ベース電極に抵抗素子Ｒ３を介して制御入力端子を設けられており、コレクタ電極が固体撮像素子の出力線に接続され、エミッタ電極が抵抗素子Ｒ４を介して、ＧＮＤに接続されたＮＰＮトランジスタである。ここで、エミッタ接地トランジスタＱ２には、高周波の駆動を考慮して、ベース・コレクタ間の寄生容量が小さい等、周波数特性等の優れた小規模なトランジスタを用いる方が望ましい。
【００８２】
また、バッファトランジスタＱ１は、出力信号が抵抗素子Ｒ１を介してベース電極に印加され、コレクタ電極が電源電圧ＶＤＤに接続され、エミッタ電極が抵抗素子Ｒ２を介してＧＮＤに接地されたＮＰＮトランジスタである。
【００８３】
また、抵抗素子Ｒ１、Ｒ３は発振防止用の抵抗であり、必ずしも必要ではないが、出力信号を高速化する際に問題となる発振の防止あるいはオーバーシュートやアンダーシュートを抑制することができる。
【００８４】
図５は第２の実施形態に係る固体撮像装置の駆動タイミング例を示す説明図であって、（Ａ）はメカニカルシャッタの動作タイミングを示し、（Ｂ）は制御信号ＶφＬＧ２の動作タイミングを示している。
【００８５】
図５より、まず撮像露光期間においては、（Ａ）に示すように、メカニカルシャッタを開き、感光部で信号電荷を蓄積し、その後、メカニカルシャッタを閉め信号蓄積を終了させる。
【００８６】
また、次の不要電荷掃出し期間において、垂直転送部に、高速の垂直転送クロックパルスを印加することにより、垂直転送部に滞留する不要電荷を排出する。
【００８７】
さらに次の信号出力期間においては、感光部に蓄積させた信号電荷を垂直転送部に読み出し、さらに、垂直転送部および水平転送部で信号電荷を転送し、信号出力部に出力させる。
【００８８】
そして、撮像露光期間と不要電荷掃出し期間で、（Ｂ）に示すように、定電流源のエミッタ接地トランジスタＱ２のベース電極に設けられた制御入力端子に印加された制御信号ＶφＬＧ２をＬｏｗバイアスにする。
【００８９】
これにより、エミッタ接地トランジスタＱ２をカットオフ状態あるいはコレクタ電流を低減し、且つ、駆動トランジスタＭ５のソース−ドレイン間電圧Ｖｄｓを低減することができる。
【００９０】
すなわち、信号出力部におけるホットエレクトロンによる発光現象と発熱を抑制するとともに、各フィールド間におけるホットエレクトロンの発光現象と発熱抑制効果の差を低減することができるので、信号出力部近傍の受光素子の暗電流が増加し局所的に画像が白くなり、シェーディングが発生することによる画像劣化を低減することができる。
【００９１】
一方、不要電荷掃出し期間を除く信号出力期間では、制御信号ＶφＬＧ２をＨｉｇｈバイアスとし、エミッタ接地トランジスタＱ２をオン状態とする。これにより、信号出力期間においては、信号出力部を正常な動作状態にすることができ、正常な動作点で信号出力動作を行なうことができる。
【００９２】
以上説明したように、本発明は、感光部の撮像露光期間と不要電荷掃出し期間においては、ＣＣＤの信号出力動作は行なわないことを特徴とする。
【００９３】
これによって、本発明は信号出力部を動作させる為の電流を流して動作点を維持しておく必要がなく、制御信号ＶφＬＧ２をＬｏｗバイアスにして、出力部のソース電流制御をカットオフあるいは低減し、且つ、駆動トランジスタＭ５のソース−ドレイン間電圧Ｖｄｓを低減させ、不要電荷掃出し期間を除く信号出力期間においては、制御信号ＶφＬＧ２をＨｉｇｈバイアスにして出力部の電流を大きくし、正常な動作点で動作させることが出来き、ホットエレクトロンによる発光現象と発熱を抑制する効果の向上が見込める。
【００９４】
さらに、本実施形態では、バイポーラトランジスタであるエミッタ接地トランジスタＱ２を用いることにより、コレクタ−エミッタ間電圧Ｖｃｅが小さくても動作させることができ、ＤＣゲインの損失を少なくすることができる。
【００９５】
また、バイポーラトランジスタは外部最終段バッファ回路に多く用いられていたことから、定電流回路部の設計が容易であるという利点も備えている。
【００９６】
なお、本実施形態では、エミッタ接地トランジスタを用いる場合は、図６に示したような装置構成にすることにより、図３（第１の実施形態）に示された駆動と同じ駆動を用いることが出来る。
【００９７】
図５（第２の実施形態）で示した駆動では、定電流回路を構成するエミッタ接地トランジスタＱ２のベース電極に制御信号ＶφＬＧ２を印加する為、ベース電極の電圧変動が安定させにくいことから、コレクタ電流の変動やノイズを抑えることが難しい。図６で示した構成に変更することで、抵抗Ｒ５とＲ６で形成された抵抗分割回路が、所定の定電圧を抵抗分割し抵抗分割点から分割電圧を出力し、エミッタ接地トランジスタＱ２のベース電極に分割電圧を印加し、さらにコンデンサＣ１が抵抗分割回路の抵抗分割点とＧＮＤとの間に接続されることにより、ベース電極の電圧変動を安定化させることが出来る為、図４に示した構成よりもコレクタ電流の変動やノイズを抑えることができる。固体撮像装置のノイズ抑制に図３の駆動方法は有効である。
【００９８】
また、抵抗Ｒ５とＲ６で形成された抵抗分割回路により定電流源の動作点を最適な値に設定することが可能になり、定電流回路部４２の無効消費電力を皆無にすることが可能となる。
【００９９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る固体撮像装置を説明する。
【０１００】
図７は、本発明の第３の実施形態に係る固体撮像装置を示した構成概略図である。同図は、図１と比べて、固体撮像素子１０の代わりに固体撮像素子１１を備える。固体撮像素子１１は、固体撮像素子１０では記載を省略していた周辺回路６およびバイアス電圧発生回路７を明記している。周辺回路６は、例えばタイミングジェネレータであり、垂直転送パルスＶφ１〜Ｖφ６、水平転送パルスＨφ１、Ｈφ２などを生成する。バイアス電圧発生回路７は、バイアス電圧を発生して周辺回路６に供給する。
【０１０１】
なお、その他の装置構成については、図４を用いて説明した第２の実施形態に係る固体撮像装置と同じである。
【０１０２】
図８は、バイアス電圧発生回路６の構成を示す概略図である。
【０１０３】
図８より、バイアス電圧発生回路６は、主な構成として、抵抗素子Ｒｆｕｓｅと、電流源ユニットＣＳを備えている。抵抗素子Ｒｆｕｓｅは、電源端子ＶＤＤとバイアス電圧発生点Ｎとの間に直列に接続された抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄからなる。抵抗素子Ｒｂの両端はヒューズ素子を介して短絡されている。抵抗素子Ｒｃ、Ｒｄについても同様である。これらのヒューズ素子が選択的に切断されることにより、抵抗素子Ｒｆｕｓｅの抵抗値が適宜調整される。
【０１０４】
また、電流源ユニットＣＳは、負荷トランジスタＭ７、抵抗素子Ｒｓ、Ｒ７からなる。負荷トランジスタＭ７のドレイン電極はバイアス電圧発生点Ｎに接続され、ソース電極は抵抗素子Ｒｓを介してＧＮＤに接地されている。負荷トランジスタＭ７のゲート電極には、抵抗素子Ｒｇを介して制御入力端子が設けられており、図５で説明した制御信号ＶφＬＧ２が同じ動作タイミングで印加される。
【０１０５】
また、抵抗素子Ｒｆｕｓｅ、Ｒｓ及びトランジスタＭ７の電気的特性は、撮像露光期間と不要電荷掃出し期間で、図５に示すように、制御信号ＶφＬＧ２をＬｏｗバイアスにしているため、負荷トランジスタＭ７をカットオフ状態あるいはドレイン電流を低減することができる。
【０１０６】
これにより、バイアス電圧発生回路部におけるホットエレクトロンによる発光現象と発熱を抑制するとともに、各フィールド間におけるホットエレクトロンの発光現象と発熱抑制効果の差を低減することができる。
【０１０７】
一方、不要電荷掃出し期間を除く信号出力期間では、制御信号ＶφＬＧ２をＨｉｇｈバイアスとし、負荷トランジスタＭ７がオン状態となり、抵抗素子Ｒｆｕｓｅに標準電流が流れ、ＶＤＤに印加される電圧から標準電流と抵抗素子Ｒｆｕｓｅの積で求められる電圧分だけ降下した電圧Ｖｂを発生することができるようになり、バイアス電圧発生回路を正常な動作状態にすることができる。
【０１０８】
ただし、撮像露光期間中にフォトダイオードの分光特性に影響を与える基板バイアス電圧発生装置は前記従来と同様に制御入力端子を具備せず常時、標準電流が流れていることとする。
【０１０９】
以上のように、図８により説明した本発明の第３の実施形態に係る固体撮像装置およびその駆動方法において、信号出力部以外のバイアス電圧発生回路の電流源ユニットについても同様に制御入力端子を具備し、制御信号ＶφＬＧ２によりホットエレクトロンによる発光現象と発熱を抑制する特徴を備えている点にある。
【０１１０】
なお、本実施形態では、図９に示したような装置構成にすることにより、図３（第１の実施形態）に示された駆動と同じ駆動を用いることが出来る。
【０１１１】
図５（第２の実施形態）で示した駆動では、定電流回路を構成する負荷トランジスタＭ７のゲート電極に制御信号ＶφＬＧ２を印加する為、ゲート電極の電圧変動が安定させにくいことから、ドレイン電流の変動やノイズを抑えることが難しい。図９で示した構成に変更することで、抵抗Ｒｓを介して負荷トランジスタＭ７のソースには、制御信号ＶφＬＧ１が印加される。抵抗Ｒ８とＲ９で形成された抵抗分割回路が、所定の定電圧を抵抗分割し抵抗分割点から分割電圧を出力し、負荷トランジスタＭ７のゲート電極に分割電圧を印加されるので、ゲート電極の電圧変動を安定化させることが出来る為、図４に示した構成よりもコレクタ電流の変動やノイズを抑えることができる。固体撮像装置のノイズ抑制に図３の駆動方法は有効である。
【０１１２】
また、抵抗Ｒ８とＲ９で形成された抵抗分割回路により定電流源の動作点を最適な値に設定することが可能になり、定電流源の無効消費電力を皆無にすることが可能となる。
【０１１３】
以上、本発明に係る固体撮像素子について、第１〜第３実施形態に基づいて説明したが、本発明は、これらの実施形態に限定されるものではない。各実施形態における任意の構成要素を組み合わせて実現される別の形態や、各実施形態に対して本発明の主旨を逸脱しない範囲で各種変形を施して得られる変形例や、本発明に係る固体撮像素子を内蔵した各種機器も本発明に含まれる。
【０１１４】
たとえば、図１０に示されるように、本発明に係る固体撮像素子１０、外部信号出力部２、信号処理部３および駆動部４が内蔵されたカメラも本発明に含まれる。このカメラは、レンズ５００と、メカニカルシャッタ５０１と、固体撮像素子１０と、外部信号出力部２と、信号処理部３と、駆動部４と、外部インターフェイス部５０４とを備える。レンズ５００を通過した光は、固体撮像素子１０に入射する。信号処理部３は、駆動部４を介して固体撮像素子１０を駆動し、固体撮像素子１０からの出力信号を取り込む。その出力信号は、信号処理部３で各種信号処理が施され、外部インターフェイス部５０４を介して外部に出力される。ここで、固体撮像素子１０は、図３または図５のように駆動される。このようなカメラは、低ノイズ、低シェーディングの画像を得ることができ、例えば、図２５に示されるデジタルスチルカメラやビデオカメラとして実現される。
【産業上の利用可能性】
【０１１５】
本発明に係る固体撮像装置およびその駆動方法は、デジタルスチルカメラ（ＤＳＣ）やデジタルビデオカメラ（ＤＶＣ）、デジタルカメラ等に利用することができる。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施形態の係る固体撮像装置の装置概略図。
【図２】本発明の第１の実施形態に係る固体撮像装置の信号出力回路を示す装置構成図。
【図３】本発明の第１の実施形態に係る固体撮像素子の駆動タイミングを示す図。
【図４】本発明の第２の実施形態に係る固体撮像装置の信号出力回路を示す装置構成図。
【図５】本発明の第２の実施形態に係る固体撮像素子の駆動タイミングを示す図。
【図６】本発明の第２の実施形態に係る固体撮像装置の信号出力回路を示す装置構成図。
【図７】本発明の第３の実施形態の係る固体撮像装置の装置概略図。
【図８】本発明の第３の実施形態に係る固体撮像素子のバイアス電圧発生回路示す概略図。
【図９】本発明の第３の実施形態に係る固体撮像素子のバイアス電圧発生回路示す概略図。
【図１０】カメラの構成を示すブロック図。
【図１１】カメラの外観図。
【図１２】従来技術の固体撮像素子の信号出力回路の発熱対策の構成を示す概略図。
【図１３】従来技術の固体撮像素子の発熱対策の駆動タイミングを示す概略図。
【図１４】アバランシェホットキャリア（ＤＡＨＣ）概略図。
【図１５】従来技術の固体撮像素子のバイアス電圧発生回路の構成を示す概略図。
【符号の説明】
【０１１７】
１  内部信号出力部
２、２１、２２  外部信号出力部
３  信号処理部
４  駆動部
３０  最終段バッファ部
４０、４１、４２  定電流回路部
ＶＤＤ  電源電圧
Ｖｂ  バイアス電圧
Ｖφ  従来技術の制御入力端子に印加される制御クロックパルス
ＶφＬＧ１、ＶφＬＧ２  制御信号
Ｍ１、Ｍ３、Ｍ５  駆動トランジスタ
Ｍ２、Ｍ４、Ｍ６  負荷トランジスタ
【図１】
2009267836.tif 000003
【図２】
2009267836.tif 000004
【図３】
2009267836.tif 000005
【図４】
2009267836.tif 000006
【図５】
2009267836.tif 000007
【図６】
2009267836.tif 000008
【図７】
2009267836.tif 000009
【図８】
2009267836.tif 000010
【図９】
2009267836.tif 000011
【図１０】
2009267836.tif 000012
【図１１】
2009267836.tif 000013
【図１２】
2009267836.tif 000014
【図１３】
2009267836.tif 000015
【図１４】
2009267836.tif 000016
【図１５】
2009267836.tif 000017