(57)【要約】【課題】生産性を損なうことなく、配線基板等の反りおよび配線基板と半導体チップ等との接合不良が低減された半導体装置を提供する。【解決手段】一または二以上の配線基板３０３と、少なくとも二つ以上の半導体チップ３０１または半導体装置とを同時に加熱する一括リフロープロセスにより、配線基板に半導体チップまたは半導体装置を加熱接合するための半導体製造装置であって、該半導体製造装置が配線基板３０３を吸着固定するステージ３００と、半導体チップ３０１または半導体装置を非接触で加熱する熱源１００と、熱源１００の熱量を制御する制御部とを少なくとも備える。【選択図】      図１
2009130269.tif 000002
【特許請求の範囲】
【請求項１】
一または二以上の配線基板と、少なくとも二つ以上の半導体チップまたは半導体装置とを同時に加熱する一括リフロープロセスにより、配線基板に半導体チップまたは半導体装置を加熱接合するための半導体製造装置であって、
前記配線基板を吸着固定するステージと、前記半導体チップまたは前記半導体装置を非接触で加熱する熱源と、前記熱源の熱量を制御する制御部とを少なくとも備える半導体製造装置。
【請求項２】
前記ステージが前記配線基板を真空吸着により固定する、請求項１に記載の半導体製造装置。
【請求項３】
熱量を制御する前記制御部が、前記熱源をオン・オフすることにより、前記熱源の熱量を制御する、請求項１または２に記載の半導体製造装置。
【請求項４】
前記熱量を制御する制御部が、前記熱源を前記ステージから遠ざけることにより、前記熱源の熱量を制御する、請求項１または２に記載の半導体製造装置。
【請求項５】
さらに、前記半導体チップまたは半導体装置を選択的に加熱し、前記ステージの前記半導体チップまたは半導体装置の存在しない領域の加熱を抑制する局所的加熱部を有する、請求項１乃至４のいずれかに記載の半導体製造装置。
【請求項６】
前記局所的加熱部が、前記熱源と、前記半導体チップまたは半導体装置との間に設けられた遮光マスクである、請求項５に記載の半導体製造装置。
【請求項７】
前記熱源が熱風であり、前記局所的加熱部の前記半導体チップまたは半導体装置に対応する位置にノズルが設けられ、前記ノズルから選択的に前記半導体チップまたは半導体装置に熱風を送る構造を有する、請求項５に記載の半導体製造装置。
【請求項８】
さらに、前記ステージの温度を制御する温度調節部を備える、請求項１乃至７のいずれかに記載の半導体製造装置。
【請求項９】
前記温度調節部が水冷また空冷により、前記ステージの温度を制御する、請求項８に記載の半導体製造装置。
【請求項１０】
前記熱源が、赤外線ヒーター、熱風、およびヒーターブロックからなる群より選択される少なくとも一つである、請求項１乃至６、８および９のいずれかに記載の半導体製造装置。
【請求項１１】
一または二以上の配線基板と、少なくとも二つ以上の半導体チップまたは半導体装置とを同時に加熱する一括リフロープロセスにより、配線基板に半導体チップまたは半導体装置を加熱接合する半導体装置の製造方法であって、
ステージ上に一または二以上の前記配線基板を吸着固定する工程と、
前記配線基板上に前記半導体チップまたは半導体装置を配置する工程と、
前記配線基板に前記半導体チップまたは前記半導体装置を非接触で加熱する熱源により加熱接合し、前記熱源における熱量を制御することにより、半導体装置を得る工程と、
を含む半導体装置の製造方法。
【請求項１２】
半導体装置を得る前記工程において、前記熱源により前記半導体チップまたは半導体装置を選択的に加熱するとともに、前記ステージの前記半導体チップまたは半導体装置の存在しない領域の加熱を抑制する、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
半導体装置を得る前記工程において、前記熱源により、前記半導体チップまたは半導体装置を加熱するとともに、前記ステージにおいて、前記ステージ上の温度を制御することにより前記配線基板の温度を制御する、請求項１１または１２に記載の半導体装置の製造方法。
【請求項１４】
半導体装置を得る前記工程および／または前記工程前に、前記ステージを冷却することにより前記配線基板を冷却する工程をさらに含む、請求項１１乃至１３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一括リフロープロセスにおいて、配線基板に半導体チップまたは半導体装置を加熱接合する半導体製造装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、トランジスタ、抵抗、コンデンサ等の多数の回路素子が形成された半導体チップ等を配線基板に実装し、要求される回路動作や機能を果たすように、各回路素子間を結線して構成される。半導体チップ−配線基板間の結線方法としては、金線等によるワイヤーボンディング法、直接半導体チップを配線基板面に向けて接合するフリップチップ法等がある。半導体チップ等を実装した配線基板の裏面にははんだボールによる外部端子が形成される。
【０００３】
また、高密度実装技術において、複数の機能を一つのシステムによりシリコンチップ上で実現するＳｏＣ（システム・オン・チップ)、およびメモリー、ＣＰＵ（中央演算装置）等複数の機能を一つのパッケージ実装により実現するＳｉＰ（システム・イン・パッケージ）という技術がある。現在、ＳｏＣの補完技術としてＳｉＰ技術が注目を集めている。ここで、フリップチップ法のＳｉＰ技術への適用について説明する。ＳｉＰ技術において、フリップチップ法を用いた場合のパッケージ構造の例を図３および４に示す。図中、半導体チップ３０１の接続端子（はんだバンプ３１３）がエリア（フルグリッド）配置になっている。しかしながら、実際には外周一列または外周二列のペリフェラル配置の場合もある。
【０００４】
図３に、半導体チップ３０１を配線基板３０３に実装し、さらにチップスタック技術により他の半導体チップ３０２を積層させた半導体装置の概略図を示す。他の半導体チップ３０２は、ワイヤー３０５でベースパッケージの配線基板３０３と結線され、モールド樹脂３０９で半導体チップ３０１、３０２が被覆されている。配線基板３０３の下部にさらにはんだボール３１５が設けられている。また、図４に、半導体チップ３０１を配線基板３０３に実装後、さらに後述のＰｏＰ技術により他の半導体パッケージが積層された半導体装置を示す。いずれの場合においても、ワイヤーボンディング法を用いることができるが、信号の高速処理に対応するためには直接、信号端子を配線基板３０３に接続するフリップチップ法が好ましい。
【０００５】
パッケージ・オン・パッケージ（ＰｏＰ）技術とは、ＳｉＰ技術の中の一技術であり、パッケージ同士を積層する技術のことである。現在、ＳｉＰ技術の主流となっているチップスタック（チップ積層）技術と比べた際の主なメリットとしては、例えば、歩留まり向上およびテストの容易性などによる生産効率とコストの改善が挙げられる。その他のメリットとしては、不具合発生時に問題解析が容易になる点、受動部品も同一実装できることにより、高速・高密度を実現できる点が挙げられる。また、市販パッケージ品も搭載可能なため、多くのアプリケーションに適用可能となる。さらに、柔軟なモジュール形態・形状に対応でき、設計の柔軟性が向上する。
【０００６】
フリップチップ法は、高速処理が可能な点、また、ワイヤーをボンディングするための実装面積を有効活用できる点で有利である。しかしながら、フリップチップ法はその実装プロセスで必要となる温度が高く、常温に冷却された時の温度変化量が大きい。そのため、半導体チップと配線基板との熱膨張率の差が顕著となり、半導体チップおよび基板の反りが大きくなる傾向にある。ワイヤーボンディング法においては、プロセス上必要となる温度が１５０℃程度であるのに対し、フリップチップ法では２００℃以上必要な場合がある。特に、最先端の半導体チップの端子数は５００ピンを超えてきており、これらをフリップチップ法で接続するには、はんだを用いる必要がある。Ｐｂフリーはんだを用いる場合、最低でも２２０℃に加熱する必要がある。
【０００７】
また、フリップチップ法は半導体チップや配線基板の接合部の材料によって、プロセスも変わってくる。プロセスは大きく二つに分けることができる。第一の方法は、ローカルリフロープロセスである。ローカルリフロープロセスは、加圧圧着等の工法により、半導体チップ一つ毎に該チップ表面と配線基板とを向かい合わせて接合するプロセスである。第二の方法は、一括リフロープロセスである。一括リフロープロセスは、多数個取りの配線基板または複数の配線基板に、複数の半導体チップ等を搭載させ、そのままリフロー炉に流すことで加熱接合するプロセスである。
【０００８】
ローカルリフロープロセスについては種々の文献において記載されている。特許文献１には、半導体チップを加熱しながら、ステージ上に吸着保持された基板上に加圧する方法が記載されている。また、同時に基板をステージ側から強制冷却する手段が記載されている。特許文献２には、回路基板を保持するステージに冷却装置を備えることにより、回路基板の温度を半導体チップの温度よりも低く維持することが記載されている。これらの方法により、基板と半導体チップとの間の熱膨張率差を小さくし、パッケージの反りを防止することが記載されている。また、特許文献３には、被実装体側と半導体装置側とが略同等の熱プロファイルとなるように加熱および冷却することにより、反りを抑制することが記載されている。さらに、特許文献４には、レーザーによりチップ全体を直接加熱し、反りの無い安定した接続を得ることが記載されている。
【０００９】
ローカルリフロープロセスでは、配線基板をステージに固定して加熱および接合できるため、良好な接続性が得られ、熱時の配線基板の反りによる半導体チップとの接合不良は生じにくい。しかしながら、半導体チップ一つ毎に接合するため、生産性に劣る。上記文献記載の方法においても、ローカルリフロープロセスを採用するため、生産性に劣るという問題がある。
【００１０】
一方、一括リフロープロセスでは、ステージ上に配線基板を配置し、複数の半導体チップを搭載させてリフロー炉に流すため、生産性に優れる。しかしながら、配線基板はベルトに載せて連続搬送され、固定されていない。そのため、熱時の反りによる半導体チップと配線基板との接合不良が懸念される。特許文献５には、一括リフロープロセスにおいて、接合不良を防止するため、基板上に搭載された２つ以上のＩＣを、平面度を有する１つの加圧部材と一枚の配線基板支持部材とで挟み、弾性部材を介して一括接合することが記載されている。また、特許文献６において、配線基板の反りを矯正できる治具を用いる方法が記載されている。しかしながら、生産性を損なうことなく、熱時の反りによる半導体チップと配線基板との接合不良を防止する必要性が依然としてある。特に、配線基板の薄化により熱時の反りは増大傾向にある。携帯機器等の用途においては、常に半導体装置の薄型化の要求があり、接合不良が大きな問題となっている。
【特許文献１】特開２００４−４７６７０号公報
【特許文献２】特開２０００−２６０８２７号公報
【特許文献３】特開平９−２１９４１７号公報
【特許文献４】特開２０００−２９４６０２号公報
【特許文献５】特開２００４−１１９５９４号公報
【特許文献６】特開２００５−２０３６６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図５に、従来技術による一括リフロープロセスのイメージを断面図で示す。図を簡略化するため、半導体チップ一つで示す。実際は、複数個取り用の配線基板に複数の半導体チップを一括で搭載したり、複数の配線基板を治具に並べて複数の半導体チップを一括で搭載したりする。なお、図中の半導体装置の構造は、簡易的に半導体チップ３０１側にはんだバンプ３１３、配線基板３０３側に金属ランド３０４を形成している構造とする。
【００１２】
まず、配線基板３０３上に設けられた金属ランド３０４の上部に、フラックス３１７等の活性剤を供給する（図５（ａ）および（ｂ））。これにより、接合部に生じるはんだの酸化膜を除去し、半導体チップ３０１を搭載する際の接合性を向上させることができる。フラックス３１７の供給方法としては、半導体チップ３０１に形成されたはんだバンプ３１３に活性材を転写する方法、配線基板３０３の接合部としての金属ランド３０４に活性材を印刷、スプレー、ピン転写等で供給する方法等がある。図５では、配線基板３０３の金属ランド３０４にフラックス３１７を供給している。その後、半導体チップ３０１と配線基板３０３との接合部を位置合わせし（図５（ｃ））、半導体チップ３０１を配線基板３０３に搭載する（図５（ｄ））。その後、これらをリフロー炉に流す。半導体チップ３０１と配線基板３０３との加熱接合後、フラックスの残渣３１９を洗浄液により洗浄する（図５（ｅ）および（ｆ））。接合部を保護するためにアンダーフィル樹脂３１１を注入し、キュアする（図５（ｇ））。
【００１３】
しかしながら、実際には、図５のようにはいかず熱時には必ず反りが発生する。配線基板３０３は主にＣｕ配線と樹脂材料からなるが、Ｃｕ配線の密度は配線基板３０３内で均一ではない。また、樹脂材料の密度も配線基板３０３の表裏で異なる。したがって、配線基板３０３の反りによって図６のような未接合部５０１が発生する。また、接合されても、図７のように半導体チップ３０１と配線基板３０３と間のギャップにばらつきが発生する場合がある。図７では、大ギャップ５０３および小ギャップ５０４等、ギャップの大きさにばらつきが生じている。
【００１４】
上記特許文献においては、配線基板の熱時の反りを抑制することが記載されている。しかしながら、前述の通り、フリップチップ法はその実装プロセスで必要となる温度が高い。そのため、常温に冷却された時の温度変化量が大きくなる。また、半導体チップに用いられるシリコンと配線基板を構成するＣｕ配線、樹脂材料との熱膨張率との差が顕著になるため、さらに反りが大きくなる。フリップチップ法により半導体チップを実装したベースパッケージの一般的な反り形状の断面図を図８に示す。ベースパッケージの構造上、常温時は上に凸反り（以下、Ｃｒｙ反り）（図８（ａ））、はんだ溶融温度時は下に凸反り（以下、Ｓｍｉｌｅ反り）（図８（ｂ））となりやすい。
【００１５】
図９および１０に、半導体チップ３０１を配線基板３０３に実装した後、チップマウント接着材３０７を用いて、チップスタック技術によりさらに他の半導体チップ３０２を積層させる場合について示す。配線基板３０３が反れば、当然、半導体チップ３０１も反ることになる。さらに、反っている半導体チップ３０１に他の半導体チップ３０２を積層させると、剥がれ５０５等の不具合の原因になる。
【００１６】
図１１および１２に、半導体チップ３０１を配線基板３０３に実装した後、ＰｏＰ技術によりさらに半導体パッケージを積層させる場合について示す。ベースパッケージが反れば、積層させるパッケージ（以下、子パッケージ３２０）とベースパッケージ間で未接合部５０１が発生し、接合不良の原因になる。特に、ＰｏＰ技術を用いた半導体装置は、チップスタック技術を用いた半導体装置よりも取り付け高さが高くなるため、配線基板、モールド樹脂等の薄化が必要となってくる。そのため、これに伴い、ベースパッケージの剛性が下がり、反りが大きくなる。
【００１７】
本発明は上記事情に鑑みてなされたものであり、一括リフロープロセスによるフリップチップ法の問題点を改善するものである。
【課題を解決するための手段】
【００１８】
本発明によれば、一または二以上の配線基板と、少なくとも二つ以上の半導体チップまたは半導体装置とを同時に加熱する一括リフロープロセスにより、配線基板に半導体チップまたは半導体装置を加熱接合するための半導体製造装置であって、前記配線基板を吸着固定するステージと、前記半導体チップまたは半導体装置を非接触で加熱する熱源と、前記熱源の熱量を制御する制御部とを少なくとも備える半導体製造装置が提供される。
【００１９】
さらに、本発明によれば、一または二以上の配線基板と、少なくとも二つ以上の半導体チップまたは半導体装置とを同時に加熱する一括リフロープロセスにより、配線基板に半導体チップまたは半導体装置を加熱接合する半導体装置の製造方法であって、ステージ上に一または二以上の前記配線基板を吸着固定する工程と、前記配線基板上に前記半導体チップまたは半導体装置を配置する工程と、前記配線基板に前記半導体チップまたは半導体装置を非接触で加熱する熱源により加熱接合し、前記熱源における熱量を制御することにより、半導体装置を得る工程とを含む半導体装置の製造方法が提供される。
【００２０】
本発明によれば、配線基板がステージに吸着固定される。そのため、配線基板が加熱時にあばれたり、反りを生じることを抑制し、半導体チップまたは半導体装置との接合不良が生じることを防止することができる。また、一括リフロープロセスを用いるため、生産性を損なうことなく、配線基板および半導体チップ等の反りおよび接合不良を抑制することができる。
【発明の効果】
【００２１】
本発明によれば、生産性を損なうことなく、配線基板等の反りおよび配線基板と半導体チップ等との接合不良が低減された半導体装置を製造するための半導体製造装置および半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２３】
以下、本実施形態における半導体製造装置について説明する。本実施形態における半導体製造装置は、一または二以上の配線基板に少なくとも二つ以上の半導体チップまたは半導体装置を搭載させて、これらを同時に加熱接合する一括リフロープロセスにより半導体装置を製造するものである。
【００２４】
図１に、本実施形態における半導体製造装置の一例を示す。図１において、配線基板３０３上に複数の半導体チップ３０１を搭載させ、加熱接合する場合について示す。ここで、本実施形態では、一括リフロープロセスを採用し、一または二以上の配線基板３０３に少なくとも二つ以上の半導体チップ３０１を一括接合させる。本実施形態では、このような方法により、ローカルプロセスと比較して、生産性に優れたものとなる。図１では、簡易に半導体チップ２×２個取りの配線基板３０３を示す。
【００２５】
本実施形態において、配線基板３０３は複数個取り用の配線基板であり、一の配線基板３０３上に複数の半導体チップ３０１が搭載される。しかしながら、本実施形態はかかる態様に限定されず、複数の配線基板３０３をステージ上に並べて、これらの配線基板３０３上に複数の半導体チップ３０１を一括で搭載してもよい。
【００２６】
配線基板３０３は、配線基板３０３を吸着固定するステージ３００上に配置される。ステージ３００は配線基板吸着ステージ４０１を含み、配線基板３０３を吸着固定する。配線基板３０３がステージ３００上に常時吸着されることにより、一括リフロー炉内における加熱の際、配線基板３０３が変形してあばれることを抑制することができる。また、配線基板３０３のあばれが抑制されることにより、半導体チップ３０１を所望の場所に接合でき、接合不良の問題を回避できる。また、配線基板３０３が吸着固定されていることにより、配線基板３０３が矯正され、反りが抑制され、搭載される半導体チップ３０１の反りも抑制される。したがって、反りに起因した接合不良の問題も回避される。
【００２７】
ここで、配線基板吸着ステージ４０１は、好ましくは真空吸着により配線基板３０３を吸着固定する。ここで、配線基板３０３の固定は、治具を用いる等の物理的な固定方法と組み合わせてもよい。ステージ３００の構造は、配線基板３０３をステージ上に吸着固定できるものであれば特に限定されないが、例えば、真空吸着する場合、配線基板３０３が配列されたベースパッケージの外周、または部分的に内周に位置する吸着プレートに溝を掘って吸着したり、全面ポーラスにして吸着したりする。例えば、図１５に示すような構造がある。図１５（ａ）はステージ３００を上から見た平面図であり、図１５（ｂ）は図１５（ａ）のＡ−Ａ'断面図である。図１５において、ステージ上には多数の真空穴４０５が設けられており、その上に配線基板３０３が配置される。真空穴４０５から真空吸着することにより、配線基板３０３をステージ３００上に吸着固定することができる。図１６は、ステージ３００上に配線基板３０３が載った状態を示す。
【００２８】
ステージを構成する材料としては、リフロー炉内で使用可能であれば特に限定されないが、例えば、ステンレス鋼等の金属、セラミックス等が挙げられる。
【００２９】
本実施形態にかかる半導体製造装置は、さらに半導体チップ３０１を非接触で加熱する熱源１００を備える。ローカルリフローでは、通常、機器を介した固体熱伝導による加熱が行われている。一方、本実施形態では、一括リフロープロセスを採用するため、半導体チップ３０１一つ毎に加熱するのではなく、非接触で加熱する熱源１００により、複数の半導体チップ３０１を同時かつ均一に加熱する。熱源は、半導体チップ３０１を非接触で加熱することができるものであれば特に限定されないが、通常、半導体チップ３０１の上方より対流加熱または輻射加熱により加熱する。例えば、赤外線（ＩＲ）ヒーター、熱風、ヒーターブロック、これらの組み合わせ等が挙げられる。具体的な熱源の構成の例としては、図１に示すようなＩＲヒーター１０３と反射板１０１との組み合わせ、図２に示すようなヒーターブロック１０５と反射板１０１との組み合わせ等が挙げられる。配線基板３０３内での温度分布を均一にするため、配線基板３０３の面積に合わせて、熱源１００の大きさ、長さ、太さ、本数、または反射板１０１を調整してよい。また、ＩＲヒーター１０３、反射板１０１等を振動させてもよい。
【００３０】
さらに、本実施形態にかかる半導体製造装置は、熱源１００の熱量を制御する制御部を備える（図示せず）。従来の一括リフロー炉では、配線基板をベルト上に載せて連続搬送し、熱源出力は一定のままであった。そのため、温度プロファイル（温度変化）は基板を炉内で移動させることにより実現していた。一方、本実施形態においては、配線基板を同じ場所に固定していても、熱量を制御することにより、熱源１００の温度プロファルを制御することが可能である。熱源１００の熱量を制御する制御部の例としては、例えば、熱源１００をオン・オフするスイッチ、熱源１００をステージから遠ざける熱源移動部、熱源１００とステージ３００との間に設けられる断熱板等が挙げられる。加熱後、熱源をオフしたり、熱源を遠ざける等することにより、冷却の際、熱源からの熱を遮断でき、効率よく半導体装置の冷却を行うことができる。また、熱量を制御することにより、ステージが過度に加熱されるのを防止することができる。さらに、炉内の連続加熱を防止することができ、ステージの温度調節が容易となる。
【００３１】
本実施形態の半導体製造装置は、半導体チップ３０１を選択的に加熱する、局所的加熱部２００をさらに備えていてもよい。局所的加熱部２００は、半導体チップ３０１を選択的に加熱するとともに、ステージ３００の半導体チップ３０１の存在しない領域、すなわち半導体チップ３０１が存在しないためステージ３００表面が露出している部分が熱源１００により加熱されるのを抑制する。そのため、ステージ３００表面の加熱を抑制し、半導体チップ３０１だけを部分的に加熱することができる。局所的加熱部２００の例としては、例えば図１に示すような、熱源１００と半導体チップ３０１を搭載した配線基板３０３との間に設けられた遮光マスク２０１である。遮光マスク２０１は、例えば断熱素材により構成され、半導体チップ３０１が存在する領域のみにスリット、ガラス等が設けられている。また、局所的加熱部２００の他の例としては、例えば図１４に示すような機構がある。図１４において、熱源１００として熱風を噴出する機構、および局所的加熱部２００として各半導体チップ３０１上に選択的に配置されたノズル２０３を用いている。半導体チップ３０１上に配置されたノズル２０３から送られる熱風２０５により、半導体チップ３０１が選択的に加熱される。局所的加熱部２００により、半導体チップ３０１を加熱すると同時に、ステージ３００の熱源１００による加熱を抑制することができる。そのため、ステージ３００の温度調節が容易になる。また、ステージ３００の加熱により生じる配線基板３０３の変形、反り、およびダメージを防止することができる。
【００３２】
本実施形態にかかる半導体製造装置は、ステージ３００の温度を制御する温度調節部４０３を備えてもよい。温度調節部４０３により、ステージ３００の温度を加熱または冷却することができ、吸着固定される配線基板３０３の温度を制御することが可能となる。これにより、半導体チップ３０１と配線基板３０３との温度を独立制御することができる。また、温度を独立制御することがきるため、半導体チップ３０１と配線基板３０３との熱膨張収縮差に起因した反りを抑制することができる。例えば、ステージ３００を水冷または空冷することにより、加熱時や冷却時に配線基板３０３の温度を制御することができる。具体的な温度調節部４０３の構造の例としては、例えば、図１５に示すものがある。図１５において、ステージ３００内に冷却パイプ４０７が通っている。冷却パイプ４０７内に冷媒４０９を流すことにより、ステージ３００が冷却され、ステージ３００上の配線基板３０３も冷却される。
【００３３】
また、あらかじめステージを冷却して、配線基板３０３を冷却しておいてもよい。このように、半導体チップ３０１と配線基板３０３との接合時に温度差をもたせることで、半導体チップ３０１を構成するシリコン等と配線基板３０３を構成する樹脂、Ｃｕ配線等との熱膨張収縮差を調整することが可能となる。
【００３４】
図１３に、ステージ３００の温度を制御する温度調節部４０３により、配線基板３０３を温度制御した場合の具体的なデータを示す。図１３において、縦軸は配線基板３０３の反り量（μｍ）および横軸は半導体チップ３０１の温度（℃）を示す。図１３に示すデータは、配線基板３０３の熱時の反り要因を排除するため、配線基板３０３を真空吸着ステージにより矯正して採取した。ここで、通常、一括リフロープロセスにより半導体チップ３０１と配線基板３０３とを接合する場合、半導体チップ３０１と配線基板３０３とはほぼ同じ温度で接合される。はんだ溶融温度を２００℃、Ｓｉの熱膨張率を３ｐｐｍ、配線基板の熱膨張率を２５℃〜２００℃の範囲で平均１４ｐｐｍとする。一括リフロープロセスにより、温度２００℃で半導体チップ３０１と配線基板３０３とを接合し、２５℃まで冷却した場合、熱膨張率の差は１１ｐｐｍ×温度差１７５℃＝１９２５ｐｐｍとなる。したがって、１９２５ｐｐｍ分の応力により反りが発生する。図１３において、破線は一括リフロープロセスにおいて配線基板３０３温度を制御しなかった場合の反り挙動を示す。
【００３５】
一方、図１３のグラフにおいて、実線は、配線基板３０３の温度を制御した場合の半導体装置の反り挙動を示す。ステージ温度を調整することにより、配線基板３０３の温度を１００℃にあらかじめ冷却し、かつ配線基板３０３温度を１００℃に維持したまま、半導体チップ３０１と配線基板３０３とを接合した。半導体チップ３０１の収縮量は熱膨張率３ｐｐｍ×冷却温度幅（２００−２５）℃＝５２５ｐｐｍ、配線基板の収縮量は熱膨張率１４ｐｐｍ×冷却温度幅（１００−２５）℃＝１０５０ｐｐｍとなり、５２５ｐｐｍ分の応力により反りが発生する。したがって、配線基板の温度を１００℃下げることで１４００ｐｐｍ分の反り応力が低減できたことになる。すなわち、接合した際の温度がその後の反り挙動を左右する。したがって、配線基板３０３の温度を制御することにより、反り発生の要因となる応力を制御し、反り自体も制御することができる。
【００３６】
さらに、以下に本実施形態における半導体装置の製造方法について説明する。本実施形態では、一括リフロープロセスを用いるため、一または二以上の配線基板に少なくとも二つ以上の半導体チップを搭載して、同時に加熱する。
【００３７】
まず、ステージ上に一または二以上の配線基板を吸着固定する。吸着固定する方法としては、上述のような真空吸着等が挙げられる。さらに、位置合わせを行い、配線基板上に半導体チップを重ねて配置する。続いて、配線基板上に半導体チップが搭載された状態で、リフロー炉内において加熱により、配線基板に半導体チップが加熱接合される。
【００３８】
一括リフロープロセスでは、加熱接合する材料として、配線基板および半導体チップ等のいずれか、または両方の接合部に使える必要がある。配線基板と半導体チップ等との接合に用いられる、最も一般的な材料ははんだである。半導体チップ側にはんだを供給する場合、接合部に形成されたＡｕ、Ｃｕ等の金属によるバンプにはんだを供給してもよく、直接、はんだでバンプを形成してもよい。配線基板側にはんだを供給する場合は、接合部であるＡｕ、Ｃｕ等の金属によるランドにはんだを供給する。はんだを供給する方法は、例えば、はんだペースト印刷法やメッキ法などがある。
【００３９】
半導体チップ等を実装する面は一般的に配線基板の上面である。これは、実装ボールが配置されている配線基板の下面に半導体チップを実装すると、半導体装置の接続端子数に制限が出るためである。半導体チップが配線基板の上面に実装されるため、積層するパッケージとの接続端子は配線基板に実装された半導体チップの外周部に配置されることになる。
【００４０】
加熱接合は、半導体チップ等を非接触で加熱する熱源により行われる。また、かかる熱源の熱量は制御可能である。例えば、熱源のオン・オフを繰り返すことにより、ステージおよび半導体チップの連続加熱を防止することができる。炉内の連続加熱が防止されるため、ステージの温度調節、および半導体装置の冷却が容易になる。
【００４１】
さらに、本実施形態の方法においては、半導体チップを非接触で加熱する熱源により半導体チップを加熱するとともに、ステージの温度も独立して制御することが好ましい。ステージ温度の制御により、ステージ上の配線基板の温度を半導体チップと独立して制御することが可能となる。例えば、ステージ温度は、ステージを加熱または冷却する等により制御することができる。配線基板、半導体チップ等の構成材料、構造により、製造されるベースパッケージの反り挙動は異なる。また、用途により、所定の温度での反り挙動が制限される。そのため、配線基板、半導体チップ等の反り挙動を所定の温度で、独立して制御することが好ましい。例えば、通常、配線基板のほうが半導体チップよりも熱膨張率が大きく、反りやすいため、加熱接合前、加熱時、またはその両方においてステージを冷却しておくことが好ましい。配線基板を冷却して、半導体チップとの間で温度差をつけることで、冷却時の反り応力を低減することができる。
【００４２】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上記の実施形態では、配線基板上に半導体チップを搭載する例について説明したが、これに限定されず、半導体チップが実装された配線基板上に、さらに半導体チップを積層させてもよい。また、配線基板上に半導体パッケージ等の半導体装置を搭載してもよい。
【図面の簡単な説明】
【００４３】
【図１】実施形態に係る半導体製造装置の一例を模式的に示した断面図である。
【図２】実施形態に係る半導体製造装置の一例を模式的に示した断面図である。
【図３】フリップチップ法を用いるパッケージ構造の一例を示す断面図である。
【図４】フリップチップ法を用いるパッケージ構造の一例を示す断面図である。
【図５】一括リフロープロセスを説明する工程断面図である。
【図６】配線基板が反ることによる問題点を説明する図である。
【図７】配線基板が反ることによる問題点を説明する図である。
【図８】フリップチップ法により半導体チップを実装したベースパッケージの一般的な反り形状を示す図である。
【図９】反っている半導体チップにさらに半導体チップを積層させる際の問題点を説明する図である。
【図１０】反っている半導体チップにさらに半導体チップを積層させる際の問題点を説明する図である。
【図１１】反っているベースパッケージにさらに半導体装置を積層させる際の問題点を説明する図である。
【図１２】反っているベースパッケージにさらに半導体装置を積層させる際の問題点を説明する図である。
【図１３】配線基板の温度を制御した際の、ベースパッケージの反り挙動を示す図である。
【図１４】実施形態に係る局所的加熱部の一例を示す断面図である。
【図１５】実施形態に係るステージの構造の一例を模式的に示した平面図および断面図である。
【図１６】実施形態に係るステージの構造の一例を模式的に示した平面図である。
【符号の説明】
【００４４】
１００    熱源
１０１    反射板
１０３    ＩＲヒーター
１０５    ヒーターブロック
２００    局所的加熱部
２０１    遮光マスク
２０３    ノズル
２０５    熱風
３００    ステージ
３０１    半導体チップ
３０２    他の半導体チップ
３０３    配線基板
３０４    金属ランド
３０５    ワイヤー
３０７    チップマウント接着材
３０９    モールド樹脂
３１１    アンダーフィル樹脂
３１３    はんだバンプ
３１５    はんだボール
３１７    フラックス
３１９    フラックスの残渣
３２０    子パッケージ
４０１    配線基板吸着ステージ
４０３    温度調節部
４０５    真空穴
４０７    冷却パイプ
４０９    冷媒
５０１    未接合部
５０３    大ギャップ
５０４    小ギャップ
５０５    剥がれ
【図１】
2009130269.tif 000003
【図２】
2009130269.tif 000004
【図３】
2009130269.tif 000005
【図４】
2009130269.tif 000006
【図５】
2009130269.tif 000007
【図６】
2009130269.tif 000008
【図７】
2009130269.tif 000009
【図８】
2009130269.tif 000010
【図９】
2009130269.tif 000011
【図１０】
2009130269.tif 000012
【図１１】
2009130269.tif 000013
【図１２】
2009130269.tif 000014
【図１３】
2009130269.tif 000015
【図１４】
2009130269.tif 000016
【図１５】
2009130269.tif 000017
【図１６】
2009130269.tif 000018