(57)【要約】【課題】本発明は、周波数可変間隔（チャネルステップ）を細かく設定できると同時に位相比較周波数を高く設定し信号近傍の位相雑音を抑制することを目的とする。【解決手段】本発明に係るシンセサイザは、高周波信号を発生させる第１のループ８４に、第１のループ８４の基準周波数を調整するための第２のループ８５を設けたことを特徴とする。第２のループ８５が第１のループ８４の基準周波数を目的の周波数に調整する。第１のループ８４は、第２のループ８５の調整した基準周波数を用いて高周波信号を発生させる。第２のループ８５が第１のループ８４の基準周波数を微調整するので、第１のループ８４の分周回路の分母を小さくしても周波数設定の分解能は粗くならない。第１のループ８４の分周回路の分母を小さくしても、分解能を落とすことなく所望の周波数を発振する。【選択図】図１
2009016973.tif 000002
【特許請求の範囲】
【請求項１】
発振波の入力される入力端子と、
発振波を外部へ出力する出力端子と、
前記入力端子からの発振波を整数分周する入力側整数分周回路と、
前記出力端子に接続されている帰還路からの発振波を小数点分周する入力側帰還路小数点分周回路と、
前記入力側整数分周回路の出力と前記入力側帰還路小数点分周回路の出力との位相を比較する入力側位相比較回路と、
前記入力側位相比較回路の出力を平滑化する入力側低域周波数濾波回路と、
前記入力側低域周波数濾波回路の出力により発振周波数を決定して発振波を出力する入力側ＶＣＯと、
前記入力側ＶＣＯからの発振波を整数分周する出力側整数分周回路と、
前記出力端子に接続されている帰還路からの発振波を小数点分周する出力側帰還路小数点分周回路と、
前記出力側整数分周回路の出力と前記出力側帰還路小数点分周回路の出力との位相を比較する出力側位相比較回路と、
前記出力側位相比較回路の出力を平滑化する出力側低域周波数濾波回路と、
前記出力側低域周波数濾波回路の出力により発振周波数を決定して発振波を前記出力端子へ出力する出力側ＶＣＯと、
を備えることを特徴とするシンセサイザ。
【請求項２】
入力端子からの発振波を整数分周する入力側整数分周回路と、
帰還路からの発振波を小数点分周する入力側帰還路小数点分周回路と、
前記入力側整数分周回路の出力と前記入力側帰還路小数点分周回路の出力との位相を比較する入力側位相比較回路と、
前記入力側位相比較回路の出力を平滑化する入力側低域周波数濾波回路と、
前記入力側低域周波数濾波回路の出力により発振周波数を決定して発振波を出力する入力側ＶＣＯと、
前記入力側ＶＣＯからの発振波を整数分周する出力側整数分周回路と、
帰還路からの発振波を小数点分周する出力側帰還路小数点分周回路と、
前記出力側整数分周回路の出力と前記出力側帰還路小数点分周回路の出力との位相を比較する出力側位相比較回路と、
前記出力側位相比較回路の出力を平滑化する出力側低域周波数濾波回路と、
前記出力側低域周波数濾波回路の出力により発振周波数を決定して発振波を出力する出力側ＶＣＯと、を備え、
前記入力側帰還路小数点分周回路に発振波を入力する前記帰還路が前記入力側ＶＣＯからの帰還路であり、
前記出力側帰還路小数点分周回路に発振波を入力する前記帰還路が前記出力側ＶＣＯからの帰還路であることを特徴とするシンセサイザ。
【請求項３】
発振波の入力される入力端子と、
発振波を外部へ出力する出力端子と、
前記入力端子からの発振波を整数分周する入力側整数分周回路と、
前記出力端子に接続されている帰還路からの発振波を整数分周する入力側帰還路整数分周回路と、
前記入力側整数分周回路の出力と前記入力側帰還路整数分周回路の出力との位相を比較する入力側位相比較回路と、
前記入力側位相比較回路の出力を平滑化する入力側低域周波数濾波回路と、
前記入力側低域周波数濾波回路の出力により発振周波数を決定して発振波を出力する入力側ＶＣＯと、
前記入力側ＶＣＯからの発振波を整数分周する出力側整数分周回路と、
前記出力端子に接続されている帰還路からの発振波を小数点分周する出力側帰還路小数点分周回路と、
前記出力側整数分周回路の出力と前記出力側帰還路小数点分周回路の出力との位相を比較する出力側位相比較回路と、
前記出力側位相比較回路の出力を平滑化する出力側低域周波数濾波回路と、
前記出力側低域周波数濾波回路の出力により発振周波数を決定して発振波を前記出力端子へ出力する出力側ＶＣＯと、
を備えることを特徴とするシンセサイザ。
【請求項４】
入力端子からの発振波を整数分周する入力側整数分周回路と、
帰還路からの発振波を整数分周する入力側帰還路整数分周回路と、
前記入力側整数分周回路の出力と前記入力側帰還路整数分周回路の出力との位相を比較する入力側位相比較回路と、
前記入力側位相比較回路の出力を平滑化する入力側低域周波数濾波回路と、
前記入力側低域周波数濾波回路の出力により発振周波数を決定して発振波を出力する入力側ＶＣＯと、
前記入力側ＶＣＯからの発振波を整数分周する出力側整数分周回路と、
帰還路からの発振波を小数点分周する出力側帰還路小数点分周回路と、
前記出力側整数分周回路の出力と前記出力側帰還路小数点分周回路の出力との位相を比較する出力側位相比較回路と、
前記出力側位相比較回路の出力を平滑化する出力側低域周波数濾波回路と、
前記出力側低域周波数濾波回路の出力により発振周波数を決定して発振波を出力する出力側ＶＣＯと、を備え、
前記入力側帰還路整数分周回路に発振波を入力する前記帰還路が前記入力側ＶＣＯからの帰還路であり、
前記出力側帰還路小数点分周回路に発振波を入力する前記帰還路が前記出力側ＶＣＯからの帰還路であることを特徴とするシンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された発振波の信号周波数及びチャネル間隔を調整するシンセサイザに関し、特に出力信号に混入するスプリアスを除去するシンセサイザに関する。
【背景技術】
【０００２】
図５は、従来の整数分周ＰＬＬシンセサイザを示す概略構成図である。従来の一般的な整数分周ＰＬＬシンセサイザは、所望の信号周波数及びチャネル間隔を実現するため、分周回路１２６がチャネル間隔となる周波数まで分周し、位相比較回路１２７が分周回路１１１からの発振波との位相比較を行い、平滑回路１１４にて平滑化の後、ＶＣＯ１２０にて位相同期を行う。位相比較回路の雑音は、希望周波数からの分周数分だけ位相同期ループ内雑音となり発振出力信号の近傍に現れるため、できるだけ位相比較周波数を高くする工夫がなされている。
【０００３】
図６は、一般的に用いられているフラクショナル・シンセサイザ（小数点分周方式ＰＬＬ）である。位相比較回路１２９にて位相比較を行うために必要な信号を得るための分周器１２８の設定が小数設定可能となっている。周波数チャネルを細かく設定できると同時に比較周波数を高くできるため、ループ内雑音を低く抑えることができる。
【０００４】
しかし、小数点分周方式では、比較周波数のＭ分の１の周波数成分スプリアスが出力周波数信号の近傍に発生するという欠点があった。図７は、従来の整数分周ＰＬＬシンセサイザからの出力信号の一例である。比較周波数のＭの値が大きければ大きいほど、発生するスプリアスの離調周波数は低くなり、ループフィルタで除去することが困難となる。
【特許文献１】特開平６−７７８２３号公報
【特許文献２】特開平４−５９８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
周波数可変間隔（チャネルステップ）を細かく設定できると同時に位相比較周波数を高く設定し信号近傍の位相雑音を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係るシンセサイザは、高周波信号を発生させる第１のループに、第１のループの基準周波数を調整するための第２のループを設けたことを特徴とする。第２のループが第１のループの基準周波数を目的の周波数に調整する。第１のループは、第２のループの調整した基準周波数を用いて高周波信号を発生させる。
【０００７】
第２のループが第１のループの基準周波数を微調整するので、第１のループの分周回路の分母を小さくしても周波数設定の分解能は粗くならない。第１のループの分周回路の分母を小さくしても、分解能を落とすことなく所望の周波数を発振する。
【発明の効果】
【０００８】
本発明によれば、小数点分周により発生する近傍スプリアスを容易に抑制することが可能となるため、スプリアスが発生する離調周波数を高くしループフィルタによるスプリアス抑圧効果を高めることができる。
【発明を実施するための最良の形態】
【０００９】
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。
【００１０】
（実施形態１）
図１は、本実施形態に係るシンセサイザの一例を示す概略構成図である。本実施形態に係るシンセサイザは、高周波信号を発生させる第１のループ８４と、基準信号を発生させる第２のループ８５と、を備え、これらが２重の帰還ループを形成している。
【００１１】
第２のループ８５は、第１のループの基準周波数を目的の周波数に調整する。第１のループ８４は、第２のループ８５が微調整した基準周波数を用いて高周波信号を発生させる。第２のループ８５が、第１のループ８４で使用する基準周波数を高く設定した場合に生じる設定周波数の分解能の低下を防ぐ。高周波信号の安定化に必要な第１のループ８４の基準信号を第２のループ８５により制御することで、出力側帰還路小数点分周回路１７のカウンタ分周分母を小さくすることが可能となり、希望波近傍に発生するスプリアスを抑制することができる。比較的簡単な回路構成で発振器の低雑音化、低スプリアス化が実現可能である。また、第２のループ８５で生成する信号は、第１のループ８４で発生する信号のための基準信号であるため、第１のループ８４から出力される希望波に、スプリアスなどの大きな影響を与えることはない。以下、具体的に説明する。
【００１２】
本実施形態に係るシンセサイザは、入力端子１０と、入力側整数分周回路１１と、入力側帰還路小数点分周回路１２と、入力側位相比較回路１３と、入力側低域周波数濾波回路１４と、入力側ＶＣＸＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｘｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）１５と、出力側整数分周回路１６と、出力側帰還路小数点分周回路１７と、出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）２０と、出力端子２１と、を備える。
【００１３】
出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、出力側帰還路小数点分周回路１７とは、第１のループ８４を形成する。入力側位相比較回路１３と、入力側低域周波数濾波回路１４と、入力側ＶＣＸＯ１５と、出力側整数分周回路１６と、出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、入力側帰還路小数点分周回路１２は、第２のループ８５を形成する。
【００１４】
入力側整数分周回路１１は、入力端子１０からの発振波を整数分周する。入力端子１０からの発振波は、例えば、ＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｘｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）９の発振した発振波である。入力側整数分周回路１１は、入力端子１０からの発振波の周波数を、入力側位相比較回路１３の基準周波数になるように分周する。
【００１５】
入力側帰還路小数点分周回路１２は、出力端子２１に接続されている帰還路からの発振波を小数点分周する。帰還路は、出力端子２１の出力する発振波をフィードバックするための帰還路である。帰還路は、出力側ＶＣＯ２０の後段に接続される。入力側帰還路小数点分周回路１２は、出力端子２１の出力する周波数を、入力側位相比較回路１３の基準周波数に合わせる。
【００１６】
入力側位相比較回路１３は、入力側整数分周回路１１の出力と入力側帰還路小数点分周回路１２の出力との位相を比較する。入力側位相比較回路１３は、入力側帰還路小数点分周回路１２から入力された発振波を、入力側整数分周回路１１から入力された基準周波数と比較し、出力端子２１から出力されている発振波の位相差を検出する。入力側位相比較回路１３は、検出した位相差に応じた電圧を出力する。
【００１７】
入力側低域周波数濾波回路１４は、入力側位相比較回路１３の出力を平滑化する。入力側低域周波数濾波回路１４は、入力側位相比較回路１３の出力した信号に応じた電圧に平滑化する。入力側低域周波数濾波回路１４は、例えば、低域透過フィルタである。
【００１８】
入力側ＶＣＸＯ１５は、入力側低域周波数濾波回路１４の出力により発振周波数を決定して発振波を出力する。入力側ＶＣＸＯ１５は、ＶＣＸＯに限られず、ＶＣＯを用いることができる。他の実施形態でも同様に、入力側ＶＣＸＯ１５はＶＣＸＯに限られずＶＣＯを用いることができる。
【００１９】
出力側整数分周回路１６は、入力側ＶＣＸＯ１５からの発振波を整数分周する。入力側ＶＣＸＯ１５からの発振波の周波数を、出力側位相比較回路１８の基準周波数になるように分周する。
【００２０】
出力側帰還路小数点分周回路１７は、出力端子２１に接続されている帰還路からの発振波を小数点分周する。帰還路は、出力端子２１の出力する発振波をフィードバックするための帰還路であるので、出力側ＶＣＯ２０の後段に接続される。出力側帰還路小数点分周回路１７は、出力端子２１の出力する周波数を、出力側位相比較回路１８の基準周波数に合わせる。
【００２１】
出力側位相比較回路１８は、出力側整数分周回路１６の出力と出力側帰還路小数点分周回路１７の出力との位相を比較する。出力側位相比較回路１８は、出力側帰還路小数点分周回路１７から入力された発振波を、出力側整数分周回路１６から入力された基準周波数と比較し、出力端子２１から出力されている発振波の位相差を検出する。出力側位相比較回路１８は、検出した位相差に応じた電圧を出力する。
【００２２】
出力側低域周波数濾波回路１９は、出力側位相比較回路１８の出力を平滑化する。出力側低域周波数濾波回路１９は、出力側位相比較回路１８の出力した信号に応じた電圧に平滑化する。出力側低域周波数濾波回路１９は、例えば、低域透過フィルタである。
【００２３】
出力側ＶＣＯ２０は、出力側低域周波数濾波回路１９の出力により発振周波数を決定して発振波を出力端子２１へ出力する。
【００２４】
本実施形態に係るシンセサイザの具体的な動作の一例について説明する。入力端子１０に入力される発振波の周波数が１０ＭＨｚであり、本実施形態に係るシンセサイザの出力する所望の周波数を１２３４．５６ＭＨｚとする。
【００２５】
入力側整数分周回路１１は、入力端子１０から入力された１０ＭＨｚの発振波を１／１００に整数分周する。これによって、入力側位相比較回路１３の周波数１００ｋＨｚに合わせる。入力側帰還路小数点分周回路１２は、出力端子２１の出力する１２３４．５６ＭＨｚの発振波を、１／（Ｉ２＋Ｆ２／Ｍ２）＝１／（１２３４５＋６／１０）に小数点分周する。これによって、入力側位相比較回路１３の周波数１００ｋＨｚに合わせる。
【００２６】
入力側位相比較回路１３は、入力側整数分周回路１１から入力された周波数１００ｋＨｚの発振波に対する、出力端子２１の出力する１２３４．５６ＭＨｚの発振波の位相差を検出し、当該位相差に応じた信号を出力する。入力側低域周波数濾波回路１４は、入力側位相比較回路１３の出力する信号を平滑化した電圧を出力する。入力側ＶＣＸＯ１５は、入力側低域周波数濾波回路１４の出力する電圧の大きさに応じて、発振する周波数９．９９６４ＭＨｚの位相を調整する。第２のループ８５は、出力端子２１の出力する１２３４．５６ＭＨｚの発振波の位相差に応じて、第１のループ８４に入力する基準周波数９．９９６４ＭＨｚの微調整を行う。
【００２７】
出力側整数分周回路１６は、入力側ＶＣＸＯ１５から入力された周波数９．９９６４ＭＨｚの発振波を、１／１に整数分周する。これによって、出力側位相比較回路１８の周波数９．９９６４ＭＨｚに合わせる。出力側帰還路小数点分周回路１７は、出力端子２１の出力する１２３４．５６ＭＨｚの発振波を、１／（Ｉ１＋Ｆ１／Ｍ１）＝１／（１２３＋５／１０）に小数点分周する。これによって、出力側位相比較回路１８の周波数９．９９６４ＭＨｚに合わせる。
【００２８】
出力側位相比較回路１８は、出力端子２１の出力する１２３４．５６ＭＨｚの発振波の位相差に応じた信号を出力する。出力側低域周波数濾波回路１９は、出力側位相比較回路１８の出力する信号を平滑化した電圧を出力する。出力側ＶＣＯ２０は、出力側低域周波数濾波回路１９の出力する電圧の大きさに応じて、発振する周波数１２３４．５６ＭＨｚの位相を調整する。これによって、出力端子２１の出力する１２３４．５６ＭＨｚの発振波の位相差に応じて、出力端子２１から出力する発振波の周波数を周波数１２３４．５６ＭＨｚに微調整することができる。
【００２９】
出力側帰還路小数点分周回路１７の分母Ｍを１０とすることで、スプリアスをループフィルタで抑圧することができる。スプリアス発生の離調周波数をおよそ１ＭＨｚとできるため、十分な抑圧効果が得られることになる。分母を小さくしたことにより周波数設定の分解能が粗くなるため、所望の周波数が得られなくなる。例えば、ずれ、または周波数設定間隔が大きくなる。第２のループ８５が基準周波数を制御し（ここでは９．９９６４ＭＨｚ）、目的の周波数（この場合１２３４．５６ＭＨｚ）が得られるようになる。Ｉ２を１２３４５、Ｆ２を６、Ｍ２を１０とし、１２３４５．６分周することで所望の周波数が得られる。
【００３０】
（実施形態２）
図２は、本実施形態に係るシンセサイザの一例を示す概略構成図である。本実施形態に係るシンセサイザは、第１のループ８４と第２のループ８６とを備える点で実施形態１と共通する。しかし、本実施形態に係るシンセサイザは、第１のループ８４と第２のループ８６とがタンデム型の帰還ループを形成している点で実施形態１と相違する。
【００３１】
具体的には、本実施形態に係るシンセサイザは、入力端子１０と、入力側整数分周回路１１と、入力側帰還路小数点分周回路１２と、入力側位相比較回路１３と、入力側低域周波数濾波回路１４と、入力側ＶＣＸＯ１５と、出力側整数分周回路１６と、出力側帰還路小数点分周回路１７と、出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、出力端子２１と、を備える。そして、入力側帰還路小数点分周回路１２に発振波を入力する帰還路が入力側ＶＣＸＯ１５からの帰還路であり、出力側帰還路小数点分周回路１７に発振波を入力する帰還路が出力側ＶＣＯから２０の帰還路である。
【００３２】
出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、出力側帰還路小数点分周回路１７とは、第１のループ８４を形成する。入力側位相比較回路１３と、入力側低域周波数濾波回路１４と、入力側ＶＣＸＯ１５と、入力側帰還路小数点分周回路１２は、第２のループ８６を形成する。
【００３３】
入力側帰還路小数点分周回路１２は、入力側ＶＣＸＯ１５の出力する発振波をフィードバックするための帰還路からの発振波を小数点分周する。入力側帰還路小数点分周回路１２は、入力側ＶＣＸＯ１５の出力する周波数を、入力側位相比較回路１３の基準周波数に合わせる。
【００３４】
本実施形態に係るシンセサイザの具体的な動作の一例について説明する。入力端子１０に入力される発振波の周波数が１０ＭＨｚであり、本実施形態に係るシンセサイザの出力する所望の周波数を１２３４．５６ＭＨｚとする。
【００３５】
入力側整数分周回路１１は、入力端子１０から入力された１０ＭＨｚの発振波を１／１００に整数分周する。これによって、入力側位相比較回路１３の周波数１００ｋＨｚに合わせる。入力側帰還路小数点分周回路１２は、入力側ＶＣＸＯ１５の出力する周波数９．９９６４ＭＨｚの発振波を、１／（Ｉ２＋Ｆ２／Ｍ２）＝１／（９９＋９６４／１０００）に小数点分周する。これによって、入力側位相比較回路１３の周波数１００ｋＨｚに合わせる。
【００３６】
入力側位相比較回路１３は、入力側整数分周回路１１から入力された周波数１００ｋＨｚの発振波に対する、入力側ＶＣＸＯ１５の出力する周波数９．９９６４ＭＨｚの発振波の位相差を検出し、当該位相差に応じた信号を出力する。入力側低域周波数濾波回路１４は、入力側位相比較回路１３の出力する信号を平滑化した電圧を出力する。入力側ＶＣＸＯ１５は、入力側低域周波数濾波回路１４の出力する電圧の大きさに応じて、発振する周波数９．９９６４ＭＨｚの位相を調整する。第２のループ８６は、入力側ＶＣＸＯ１５の出力する周波数９．９９６４ＭＨｚの発振波の位相差に応じて、第１のループ８４に入力する基準周波数９．９９６４ＭＨｚの微調整を行う。出力側整数分周回路１６以降の動作については、実施形態１と同様である。
【００３７】
（実施形態３）
図３は、本実施形態に係るシンセサイザの一例を示す概略構成図である。本実施形態に係るシンセサイザは、第１のループ８４と第２のループ８７とを備え、これらが２重の帰還ループを形成している点で実施形態１と共通する。しかし、本実施形態に係るシンセサイザは、実施形態１における入力側帰還路小数点分周回路１２が入力側帰還路整数分周回路２４であり、実施形態１における入力側位相比較回路１３が入力側位相比較回路２５である点で相違する。
【００３８】
具体的には、本実施形態に係るシンセサイザは、入力端子１０と、入力側整数分周回路１１と、入力側帰還路整数分周回路２４と、入力側位相比較回路２５と、入力側低域周波数濾波回路１４と、入力側ＶＣＸＯ１５と、出力側整数分周回路１６と、出力側帰還路小数点分周回路１７と、出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、出力端子２１と、を備える。
【００３９】
出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、出力側帰還路小数点分周回路１７とは、第１のループ８４を形成する。入力側位相比較回路２５と、入力側低域周波数濾波回路１４と、入力側ＶＣＸＯ１５と、出力側整数分周回路１６と、出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、入力側帰還路整数分周回路２４は、第２のループ８７を形成する。
【００４０】
入力側帰還路整数分周回路２４は、出力端子２１に接続されている帰還路からの発振波を整数分周する。帰還路は、出力端子２１の出力する発振波をフィードバックするための帰還路である。帰還路は、出力側ＶＣＯ２０の後段に接続される。入力側帰還路整数分周回路２４は、出力端子２１の出力する周波数を、入力側位相比較回路２５の基準周波数に合わせる。出力端子２１から出力する発振波の所望の周波数や安定度、または設定する周波数間隔によって、帰還路からの発振波を整数分周する入力側帰還路整数分周回路２４を用いることができる。
【００４１】
入力側位相比較回路２５は、入力側整数分周回路１１の出力と入力側帰還路整数分周回路２４の出力との位相を比較する。入力側位相比較回路２５は、入力側帰還路整数分周回路２４から入力された発振波を、入力側整数分周回路１１から入力された基準周波数と比較し、入力側ＶＣＸＯ１５から出力されている発振波の位相差を検出する。
【００４２】
本実施形態に係るシンセサイザの具体的な動作の一例について説明する。入力端子１０に入力される発振波の周波数が１０ＭＨｚであり、本実施形態に係るシンセサイザの出力する所望の周波数を１２３４．５６ＭＨｚとする。
【００４３】
入力側整数分周回路１１は、入力端子１０から入力された１０ＭＨｚの発振波を１／１０００に整数分周する。これによって、入力側位相比較回路２５の周波数１０ｋＨｚに合わせる。入力側帰還路整数分周回路２４は、出力端子２１の出力する１２３４．５６ＭＨｚの発振波を、１／Ｎ＝１／１２３４５６に整数分周する。これによって、入力側位相比較回路１３の周波数１０ｋＨｚに合わせる。
【００４４】
入力側位相比較回路２５は、入力側整数分周回路１１から入力された周波数１０ｋＨｚの発振波に対する、出力端子２１の出力する１２３４．５６ＭＨｚの発振波の位相差を検出し、当該位相差に応じた信号を出力する。入力側低域周波数濾波回路１４は、入力側位相比較回路２５の出力する信号を平滑化した電圧を出力する。入力側ＶＣＸＯ１５は、入力側低域周波数濾波回路１４の出力する電圧の大きさに応じて、発振する周波数９．９９６４ＭＨｚの位相を調整する。これによって、第２のループ８７は、出力端子２１の出力する１２３４．５６ＭＨｚの発振波の位相差に応じて、第１のループ８４に入力する基準周波数９．９９６４ＭＨｚの微調整を行う。出力側整数分周回路１６以降の動作については、実施形態１と同様である。
【００４５】
（実施形態４）
図４は、本実施形態に係るシンセサイザの一例を示す概略構成図である。本実施形態に係るシンセサイザは、第１のループ８４と第２のループ８８とを備える点で実施形態３と共通する。しかし、本実施形態に係るシンセサイザは、第１のループ８４と第２のループ８８とがタンデム型の帰還ループを形成している点で実施形態３と相違する。
【００４６】
具体的には、本実施形態に係るシンセサイザは、入力端子１０と、入力側整数分周回路１１と、入力側帰還路整数分周回路２４と、入力側位相比較回路２５と、入力側低域周波数濾波回路１４と、入力側ＶＣＸＯ１５と、出力側整数分周回路１６と、出力側帰還路小数点分周回路１７と、出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、出力端子２１と、を備える。そして、入力側帰還路整数分周回路２４に発振波を入力する帰還路が入力側ＶＣＸＯ１５からの帰還路であり、出力側帰還路整数分周回路１７に発振波を入力する帰還路が出力側ＶＣＯ２０からの帰還路である。
【００４７】
出力側位相比較回路１８と、出力側低域周波数濾波回路１９と、出力側ＶＣＯ２０と、出力側帰還路小数点分周回路１７とは、第１のループ８４を形成する。入力側位相比較回路２５と、入力側低域周波数濾波回路１４と、入力側ＶＣＸＯ１５と、入力側帰還路整数分周回路２４は、第２のループ８８を形成する。
【００４８】
入力側帰還路整数分周回路２４は、入力側ＶＣＸＯ１５の出力する発振波をフィードバックするための帰還路からの発振波を整数分周する。入力側帰還路整数分周回路２４は、入力側ＶＣＸＯ１５の出力する周波数を、入力側位相比較回路２５の基準周波数に合わせる。
【００４９】
本実施形態に係るシンセサイザの具体的な動作の一例について説明する。入力端子１０に入力される発振波の周波数が１０ＭＨｚであり、本実施形態に係るシンセサイザの出力する所望の周波数を１２３４．５６ＭＨｚとする。
【００５０】
入力側整数分周回路１１は、入力端子１０から入力された１０ＭＨｚの発振波を１／１０００００に整数分周する。これによって、入力側位相比較回路２５の周波数１００Ｈｚに合わせる。入力側帰還路整数分周回路２４は、入力側ＶＣＸＯ１５の出力する周波数９．９９６４ＭＨｚの発振波を、１／Ｎ＝１／９９９６４に整数分周する。これによって、入力側位相比較回路２５の周波数１００Ｈｚに合わせる。
【００５１】
入力側位相比較回路１３は、入力側整数分周回路１１から入力された周波数１００ｋＨｚの発振波に対する、入力側ＶＣＸＯ１５の出力する周波数９．９９６４ＭＨｚの発振波の位相差を検出し、当該位相差に応じた信号を出力する。入力側低域周波数濾波回路１４は、入力側位相比較回路１３の出力する信号を平滑化した電圧を出力する。入力側ＶＣＸＯ１５は、入力側低域周波数濾波回路１４の出力する電圧の大きさに応じて、発振する周波数９．９９６４ＭＨｚの位相を調整する。第２のループ８８は、入力側ＶＣＸＯ１５の出力する周波数９．９９６４ＭＨｚの発振波の位相差に応じて、第１のループ８４に入力する基準周波数９．９９６４ＭＨｚの微調整を行う。出力側整数分周回路１６以降の動作については、実施形態１と同様である。
【産業上の利用可能性】
【００５２】
無線通信用途に用いられる周波数変換用局部発振器として利用することができる。
【図面の簡単な説明】
【００５３】
【図１】実施形態１に係るシンセサイザの一例を示す概略構成図である。
【図２】実施形態２に係るシンセサイザの一例を示す概略構成図である。
【図３】実施形態３に係るシンセサイザの一例を示す概略構成図である。
【図４】実施形態４に係るシンセサイザの一例を示す概略構成図である。
【図５】従来の整数分周ＰＬＬシンセサイザを示す概略構成図である。
【図６】一般的に用いられているフラクショナル・シンセサイザ（小数点分周方式ＰＬＬ）である。
【図７】従来の整数分周ＰＬＬシンセサイザからの出力信号の一例である。
【符号の説明】
【００５４】
９  ＴＣＸＯ
１０  入力端子
１１  入力側整数分周回路
１２  入力側帰還路小数点分周回路
１３  入力側位相比較回路
１４  入力側低域周波数濾波回路
１５  入力側ＶＣＸＯ
１６  出力側整数分周回路
１７  出力側帰還路小数点分周回路
１８  出力側位相比較回路
１９  出力側低域周波数濾波回路
２０  出力側ＶＣＯ
２１  出力端子
２４  入力側帰還路整数分周回路
２５  入力側位相比較回路
８４  第１のループ
８５、８６、８７、８８  第２のループ
１１１  分周回路
１１４  平滑回路
１２０  ＶＣＯ
１２６  分周回路
１２７  位相比較回路
１２８  分周器
１２９  位相比較回路
【図１】
2009016973.tif 000003
【図２】
2009016973.tif 000004
【図３】
2009016973.tif 000005
【図４】
2009016973.tif 000006
【図５】
2009016973.tif 000007
【図６】
2009016973.tif 000008
【図７】
2009016973.tif 000009