(57)【要約】【課題】加工精度を向上させるとともに、半導体素子が損傷するのを抑制することが可能な半導体素子の製造方法を提供する。【解決手段】この発光ダイオードアレイ１（半導体素子）の製造方法は、半導体基板２の主表面２ａ側にスクライブ溝２ｇを形成する工程と、半導体基板２のスクライブ溝２ｇが形成される位置の裏面２ｂ側に、幅Ｗ３を有するダイシング溝２ｆを形成する工程と、半導体基板２の裏面２ｂ側に形成されたダイシング溝２ｆの内部に、幅Ｗ３よりも小さい幅Ｗ４を有する分割溝２ｈをレーザ加工により形成する工程と、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する工程とを備えている。【選択図】図５
2009130324.tif 000002
【特許請求の範囲】
【請求項１】
基板の主表面側にスクライブ溝を形成する工程と、
前記基板の前記スクライブ溝が形成される位置の裏面側に、第１の幅を有する第１分割溝を形成する工程と、
前記基板の裏面側に形成された前記第１分割溝の内部に、前記第１の幅よりも小さい第２の幅を有する第２分割溝をレーザ加工により形成する工程と、
前記基板を前記スクライブ溝に沿って分割する工程とを備えることを特徴とする半導体素子の製造方法。
【請求項２】
前記基板の主表面側にスクライブ溝を形成する工程は、前記基板の裏面側に前記第１分割溝を形成する工程の後で、かつ、前記第１分割溝の内部に前記第２分割溝をレーザ加工により形成する工程の前に行われることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第１分割溝の深さは、前記基板の厚みの１／３以下の大きさであることを特徴とする請求項１または２に記載の半導体素子の製造方法。
【請求項４】
半導体素子は、発光ダイオードアレイであることを特徴とする請求項１〜３のいずれか１項に記載の半導体素子の製造方法。
【請求項５】
基板の端部の主表面側に形成されたスクライブ部と、
前記基板の端部の裏面側に形成された第１切り欠き部と、
前記基板の端部の前記第１切り欠き部よりも外側で、かつ、前記主表面側の部分に、前記第１切り欠き部に連続するようにレーザ加工により形成された第２切り欠き部とを備えることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子の製造方法および半導体素子に関する。
【背景技術】
【０００２】
従来、基板の主表面側や裏面側に溝を設けた後、基板を分割する半導体素子の製造方法が知られている（たとえば、特許文献１および特許文献２参照）。
【０００３】
図６は、上記特許文献１に開示された半導体基板の分割方法を説明するための断面図である。上記特許文献１には、図６に示すように、半導体層１０２が主表面１０１ａ上に形成されたウェハ状の半導体基板１０１の裏面１０１ｂに、ダイシングカッター（ダイシングブレード）を用いてダイシング溝（分割溝）１０１ｃを形成する工程と、ダイシング溝１０１ｃの幅方向（Ａ方向）の中央部に、ダイヤモンドポイントなどを用いて半導体基板１０１の裏面１０１ｂ側からスクライブ溝１０１ｄを形成する工程と、半導体基板１０１をスクライブ溝１０１ｄに沿って分割（劈開）する工程とを備えた半導体基板１０１の分割方法が開示されている。
【０００４】
上記特許文献１では、半導体基板１０１の裏面１０１ｂ側にダイシング溝１０１ｃを形成し、ダイシング溝１０１ｃにスクライブ溝１０１ｄを形成した後、半導体基板１０１をスクライブ溝１０１ｄに沿って分割（劈開）するので、例えばダイシングブレードを用いて半導体基板１０１の主表面１０１ａ側から裏面１０１ｂまでをフルカットすることにより半導体基板１０１を分割する場合に比べて、半導体素子（分割後の半導体基板１０１）の端部に欠けやバリが発生するのを抑制することが可能である。
【０００５】
図７〜図９は、上記特許文献２に開示された半導体チップ（半導体素子）の製造方法を説明するための断面図である。上記特許文献２には、基板２０１の主表面２０１ａ側および裏面２０１ｂ側に、それぞれ、スクライブ溝２０１ｃおよびダイシング溝２０１ｄを設けた後、基板２０１を分割（劈開）する半導体チップ（半導体素子）２００（図８参照）の製造方法が開示されている。
【０００６】
具体的には、上記特許文献２では、図７に示すように、基板２０１の半導体層２０２が形成された主表面２０１ａ側に、ダイヤモンド刃（ダイヤモンドポイント）などを用いてスクライブ溝２０１ｃを形成する。そして、基板２０１のスクライブ溝２０１ｃが形成された位置の裏面２０１ｂ側に、ダイシングブレードを用いてダイシング溝２０１ｄを形成する。次に、図８に示すように、基板２０１をスクライブ溝２０１ｃに沿って分割（劈開）することにより、基板２０１を個片化して複数の半導体チップ２００を形成する。その後、図９に示すように、半導体チップ２００の裏面２０１ｂ側からダイシング溝２０１ｄの幅方向（Ａ方向）の中央部に、ダイシングブレードを用いて、ダイシング溝２０１ｄの幅Ｗ１０１よりも小さい幅Ｗ１０２を有する溝２０１ｅを形成する。
【０００７】
上記特許文献２では、基板２０１を分割（劈開）した後にダイシング溝２０１ｄの幅方向（Ａ方向）の中央部に溝２０１ｅを形成するので、基板２０１を分割（劈開）する際に半導体チップ２００の端部に発生するバリ２０１ｆ（図８参照）を除去することが可能である。これにより、半導体チップ２００の寸法精度（加工精度）を向上させることが可能であるとともに、バリ２０１ｆが欠け落ちて半導体チップ２００の半導体層２０２などが損傷するのを抑制することが可能である。
【特許文献１】特開２００２−１９８３２６号公報
【特許文献２】特開２００６−２７８３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に開示された半導体基板１０１の分割方法では、半導体基板１０１の裏面１０１ｂ側からスクライブ溝１０１ｄを形成するので、半導体基板１０１の分割位置を、半導体基板１０１の主表面１０１ａ上の半導体層１０２の素子パターン（図示せず）に精度良く合わせるのが困難である。このため、加工精度を向上させるのが困難であるという問題点がある。
【０００９】
また、上記特許文献２に開示された半導体チップ（半導体素子）２００の製造方法では、基板２０１を分割（劈開）した後にバリ除去用の溝２０１ｅを形成するので、溝２０１ｅを形成する際に、半導体チップ２００（分割後の基板２０１）同士が接触して、半導体チップ２００が損傷する場合があるという問題点がある。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、加工精度を向上させるとともに、半導体素子が損傷するのを抑制することが可能な半導体素子の製造方法および半導体素子を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、この発明の第１の局面による半導体素子の製造方法は、基板の主表面側にスクライブ溝を形成する工程と、基板のスクライブ溝が形成される位置の裏面側に、第１の幅を有する第１分割溝を形成する工程と、基板の裏面側に形成された第１分割溝の内部に、第１の幅よりも小さい第２の幅を有する第２分割溝をレーザ加工により形成する工程と、基板をスクライブ溝に沿って分割する工程とを備える。
【００１２】
この第１の局面による半導体素子の製造方法では、上記のように、基板の主表面側にスクライブ溝を形成する工程と、基板をスクライブ溝に沿って分割する工程とを設けることによって、基板の分割位置を、基板の主表面上の素子パターンなどに精度良く合わせることができるので、加工精度を向上させることができる。
【００１３】
また、第１の局面による半導体素子の製造方法では、上記のように、第２分割溝をレーザ加工により形成することによって、第２分割溝をダイシングブレードを用いて形成する場合に比べて、第２分割溝を形成する際に基板に加わる衝撃や振動を小さくすることができる。これにより、第２分割溝を深く形成することができるので、スクライブ溝と第２分割溝との間の基板の厚みを小さくすることができる。ここで、基板をスクライブ溝に沿って分割（劈開）する場合、基板の厚みが小さい程、半導体素子（分割後の基板）の端部に欠けやバリが発生するのを抑制することができる。これにより、半導体素子の寸法精度（加工精度）を向上させることができる。また、基板をスクライブ溝に沿って分割（劈開）する場合、基板の厚みが小さい程、基板の主表面に対して斜めに分割された場合に、横方向の位置ずれを小さくすることができる。これによっても、半導体素子の寸法精度（加工精度）を向上させることができる。また、半導体素子の端部にバリが発生するのを抑制することができるので、基板を分割した後に、バリ除去用の溝を形成する必要がない。これにより、半導体素子（分割後の基板）同士が接触して、半導体素子が損傷するのを抑制することができる。
【００１４】
また、第１の局面による半導体素子の製造方法では、上記のように、第１分割溝の第１の幅よりも小さい第２の幅を有する第２分割溝を形成することによって、第２分割溝と主表面との間に位置する基板の厚みの小さい部分の幅を小さくすることができる。これにより、基板の分割後において、半導体素子（分割後の基板）の端部に位置する厚みの小さい部分の幅（横方向の長さ）を小さくすることができる。その結果、半導体素子の端部に衝撃などが加わった場合に、半導体素子の端部が欠けたり、その欠けたものによって半導体素子が損傷するのを抑制することができる。また、第２分割溝をレーザ加工により形成することによって、第２分割溝の第２の幅を、容易に、十分に小さくすることができるので、第２分割溝と主表面との間に位置する基板の厚みの小さい部分の幅を、容易に、十分に小さくすることができる。これにより、半導体素子の端部が欠けたり、その欠けたものによって半導体素子が損傷するのを、容易に、十分に抑制することができる。
【００１５】
また、第１の局面による半導体素子の製造方法では、上記のように、基板のスクライブ溝が形成される位置の裏面側に、第１の幅を有する第１分割溝を形成する工程と、第１分割溝の内部に、第１の幅よりも小さい第２の幅を有する第２分割溝を形成する工程と、基板をスクライブ溝に沿って分割する工程とを設けることによって、半導体素子（分割後の基板）の端部の裏面側に、第１分割溝が分割されることにより形成される第１切り欠き部と、第２分割溝が分割されることにより形成される第２切り欠き部とを設けることができる。この第１切り欠き部は、第２切り欠き部よりも基板の内側に形成されるので、半導体素子（分割後の基板）の裏面側を、例えば半田層を用いて製品基板などに実装する場合、第１切り欠き部に半田層の一部を収納させることができる。すなわち、第１切り欠き部（分割後の第１分割溝）を半田溜まりとして機能させることができる。これにより、半田層が半導体素子の主表面側に這い上がるのを抑制することができる。
【００１６】
上記第１の局面による半導体素子の製造方法において、好ましくは、基板の主表面側にスクライブ溝を形成する工程は、基板の裏面側に第１分割溝を形成する工程の後で、かつ、第１分割溝の内部に第２分割溝をレーザ加工により形成する工程の前に行われる。このように構成すれば、基板にスクライブ溝を形成する前に、第１分割溝を形成することができるので、基板にスクライブ溝を形成した後に第１分割溝を形成する場合と異なり、第１分割溝を形成する際に基板に加わる衝撃や振動によりスクライブ溝に沿って基板が割れるのを抑制することができる。また、基板にスクライブ溝を形成する工程を、第１分割溝の内部に第２分割溝を形成する工程の前に行うことによって、第２分割溝を形成した後にスクライブ溝を形成する場合と異なり、スクライブ溝を形成する際に基板に加わる衝撃や振動により第２分割溝に沿って基板が割れるのを抑制することができる。
【００１７】
上記第１の局面による半導体素子の製造方法において、好ましくは、第１分割溝の深さは、基板の厚みの１／３以下の大きさである。このように構成すれば、第１分割溝が形成された部分の基板の厚みが小さくなるのを抑制することができる。これにより、基板の主表面側にスクライブ溝を形成する際などに基板が割れるのを抑制することができる。
【００１８】
上記第１の局面による半導体素子の製造方法において、好ましくは、半導体素子は、発光ダイオードアレイである。このように、高い加工精度（寸法精度）が必要な発光ダイオードアレイを製造する際に本発明を適用するのは、特に効果的である。
【００１９】
この発明の第２の局面による半導体素子は、基板の端部の主表面側に形成されたスクライブ部と、基板の端部の裏面側に形成された第１切り欠き部と、基板の端部の第１切り欠き部よりも外側で、かつ、主表面側に、第１切り欠き部に連続するようにレーザ加工により形成された第２切り欠き部とを備える。
【００２０】
この第２の局面による半導体素子では、上記のように、基板の端部の主表面側にスクライブ部を設けることによって、基板の主表面側にスクライブ部を形成した後、基板をスクライブ部に沿って分割して半導体素子を製造することができる。これにより、基板の分割位置を、基板の主表面上の素子パターンなどに精度良く合わせることができるので、加工精度を向上させることができる。
【００２１】
また、第２の局面による半導体素子では、上記のように、基板の端部にレーザ加工により形成された第２切り欠き部を設けることによって、基板を分割する前の状態において、第２切り欠き部をダイシングブレードを用いて形成する場合に比べて、第２切り欠き部を形成する際に基板に加わる衝撃や振動を小さくすることができる。これにより、第２切り欠き部を深く形成することができるので、スクライブ部と第２切り欠き部との間の基板の厚みを小さくすることができる。ここで、基板をスクライブ部に沿って分割（劈開）する場合、基板の厚みが小さい程、半導体素子（分割後の基板）の端部に欠けやバリが発生するのを抑制することができる。これにより、半導体素子の寸法精度（加工精度）を向上させることができる。また、基板をスクライブ部に沿って分割（劈開）する場合、基板の厚みが小さい程、基板の主表面に対して斜めに分割された場合に、横方向の位置ずれを小さくすることができる。これによっても、半導体素子の寸法精度（加工精度）を向上させることができる。また、半導体素子の端部に欠けやバリが発生するのを抑制することができるので、基板を分割した後に、バリ除去用の溝を形成する必要がない。これにより、半導体素子（分割後の基板）同士が接触して、半導体素子が損傷するのを抑制することができる。
【００２２】
また、第２の局面による半導体素子では、上記のように、基板の端部に、第１切り欠き部よりも外側に配置された第２切り欠き部を設けることによって、第２切り欠き部と主表面との間に位置する基板の厚みの小さい部分の幅（横方向の長さ）を小さくすることができる。これにより、半導体素子（分割後の基板）の端部に位置する厚みの小さい部分の幅（横方向の長さ）を小さくすることができる。その結果、半導体素子の端部に衝撃などが加わった場合に、半導体素子の端部が欠けたり、その欠けたものによって半導体素子が損傷するのを抑制することができる。また、第２切り欠き部をレーザ加工により形成することによって、第２切り欠き部の幅（横方向の長さ）を、容易に、十分に小さくすることができるので、第２切り欠き部と主表面との間に位置する基板の厚み方向の小さい部分の幅（横方向の長さ）を、容易に、十分に小さくすることができる。これにより、半導体素子の端部が欠けたり、その欠けたものによって半導体素子が損傷するのを、容易に、十分に抑制することができる。
【００２３】
また、第２の局面による半導体素子では、上記のように、基板の端部の裏面側に形成された第１切り欠き部と、基板の端部の第１切り欠き部よりも外側に配置された第２切り欠き部とを設けることによって、第１切り欠き部を、第２切り欠き部よりも基板の内側に形成することができるので、半導体素子（分割後の基板）の裏面側を、例えば半田層を用いて製品基板などに実装する場合、第１切り欠き部に半田層の一部を収納させることができる。すなわち、第１切り欠き部を半田溜まりとして機能させることができる。これにより、半田層が半導体素子の主表面側に這い上がるのを抑制することができる。
【発明の効果】
【００２４】
以上のように、本発明によれば、加工精度を向上させるとともに、半導体素子が損傷するのを抑制することが可能な半導体素子を容易に得ることができる。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明の一実施形態による発光ダイオードアレイ（半導体素子）の構造を示した断面図である。図２は、図１に示した発光ダイオードアレイが製品基板に搭載された状態を示した断面図である。まず、図１および図２を参照して、本発明の一実施形態による発光ダイオードアレイ１の構造について説明する。なお、発光ダイオードアレイ１は、本発明の「半導体素子」の一例である。
【００２６】
本発明の一実施形態による発光ダイオードアレイ１は、図１に示すように、約３５０μｍの厚みを有する半導体基板２と、半導体基板２の主表面２ａ上に形成され、素子パターン（図示せず）が形成された半導体層３とを備えている。また、半導体層３の上面上、および、半導体基板２の裏面２ｂ上には、図示しない電極層がそれぞれ形成されている。なお、半導体基板２は、本発明の「基板」の一例である。
【００２７】
ここで、本実施形態では、半導体基板２（発光ダイオードアレイ１）には、Ａ方向の両端部の主表面２ａ側に、傾斜面からなるスクライブ面２ｃが形成されている。このスクライブ面２ｃは、後述するように、ダイヤモンドポイントを用いて形成されたスクライブ溝２ｇが分割されることにより形成されている。なお、スクライブ面２ｃは、本発明の「スクライブ部」の一例である。
【００２８】
また、本実施形態では、半導体基板２には、Ａ方向の両端部の裏面２ｂ側に、切り欠き部２ｄおよび２ｅが形成されている。この切り欠き部２ｄは、後述するように、ダイシングブレードを用いて形成されたダイシング溝２ｆが分割されることにより形成されている。その一方、切り欠き部２ｅは、後述するように、レーザ加工により形成された分割溝２ｈが分割されることにより形成されている。なお、切り欠き部２ｄは、本発明の「第１切り欠き部」の一例であり、切り欠き部２ｅは、本発明の「第２切り欠き部」の一例である。
【００２９】
また、切り欠き部２ｄは、約５０μｍ〜約１００μｍの深さＤ１を有するとともに、半導体基板２の端面からＷ１（＝約７５μｍ）内側の位置まで達するように形成されている。なお、深さＤ１は、本発明の「第１分割溝の深さ」の一例である。
【００３０】
また、本実施形態では、切り欠き部２ｅは、切り欠き部２ｄよりも外側で、かつ、主表面２ａ側に、切り欠き部２ｄに連続するように形成されている。また、切り欠き部２ｅは、約１５０μｍ〜約２００μｍの深さＤ２を有するとともに、半導体基板２の端面からＷ２（＝約５μｍ〜約１０μｍ）内側の位置まで達するように形成されている。
【００３１】
また、発光ダイオードアレイ１は、図２に示すように、半導体基板２の裏面２ｂ上の電極層（図示せず）が、半田層１０を介して製品基板２０に搭載される。このとき、半田層１０の一部は、切り欠き部２ｄに収納される。すなわち、切り欠き部２ｄは、半田溜まりとしての機能を有する。
【００３２】
図３〜図５は、図１に示した一実施形態による発光ダイオードアレイの製造方法を説明するための断面図である。次に、図１および図３〜図５を参照して、本実施形態による発光ダイオードアレイ１の製造プロセスについて説明する。
【００３３】
まず、主表面２ａ上に半導体層３が形成されたウェハ状の半導体基板２を準備する。そして、図３に示すように、半導体基板２の主表面２ａ（半導体層３）側を粘着シート３０に接着する。その後、半導体基板２の分割位置の裏面２ｂ側に、ダイシングブレードを用いてダイシング溝２ｆを形成する。このとき、ダイシング溝２ｆを、約５０μｍ〜約１００μｍの深さＤ１を有するとともに、約１５０μｍの幅Ｗ３を有するように形成する。なお、ダイシング溝２ｆは、本発明の「第１分割溝」の一例であり、幅Ｗ３は、本発明の「第１の幅」の一例である。
【００３４】
そして、粘着シート３０を剥がすとともに、図４に示すように、半導体基板２の裏面２ｂ側を粘着シート３１に接着する。その後、半導体基板２の主表面２ａ側に、半導体層３の素子パターン（図示せず）に合わせて、ダイヤモンドポイントを用いてＶ字状のスクライブ溝２ｇを形成する。このとき、スクライブ溝２ｇは、ダイシング溝２ｆに対向する位置に形成される。また、スクライブ溝２ｇは、約０．１μｍ〜約１μｍ程度の深さを有するように形成される。
【００３５】
次に、粘着シート３１を剥がすとともに、図５に示すように、半導体基板２の主表面２ａ（半導体層３）側を粘着シート３２に接着する。そして、本実施形態では、半導体基板２の裏面２ｂ側に形成されたダイシング溝２ｆの内部の幅方向（Ａ方向）の中央部に、レーザ加工により分割溝２ｈを形成する。このとき、分割溝２ｈを、約１５０μｍ〜約２００μｍ（半導体基板２の厚み（＝約３５０μｍ）の１／３以下の大きさ）の深さＤ２を有するとともに、約１０μｍ〜約２０μｍの幅Ｗ４を有するように形成する。なお、分割溝２ｈは、本発明の「第２分割溝」の一例であり、幅Ｗ４は、本発明の「第２の幅」の一例である。
【００３６】
その後、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する。このとき、スクライブ溝２ｇが分割されることにより、スクライブ面２ｃ（図１参照）が形成される。また、ダイシング溝２ｆが分割されることにより、切り欠き部２ｄ（図１参照）が形成される。また、分割溝２ｈが分割されることにより、切り欠き部２ｅ（図１参照）が形成される。
【００３７】
以上のようにして、図１に示した本実施形態による発光ダイオードアレイ１が複数形成される。
【００３８】
本実施形態では、上記のように、半導体基板２の主表面２ａ側にスクライブ溝２ｇを形成する工程と、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する工程とを設けることによって、半導体基板２の分割位置を、半導体基板２の主表面２ａ上に形成された半導体層３の素子パターン（図示せず）に精度良く合わせることができるので、加工精度を向上させることができる。
【００３９】
また、本実施形態では、分割溝２ｈをレーザ加工により形成することによって、分割溝２ｈをダイシングブレードを用いて形成する場合に比べて、分割溝２ｈを形成する際に半導体基板２に加わる衝撃や振動を小さくすることができる。これにより、分割溝２ｈを深く形成することができるので、スクライブ溝２ｇと分割溝２ｈとの間の半導体基板２の厚みを小さくすることができる。ここで、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する場合、半導体基板２の厚みが小さい程、発光ダイオードアレイ１の端部に欠けやバリが発生するのを抑制することができる。これにより、発光ダイオードアレイ１の寸法精度（加工精度）を向上させることができる。また、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する場合、半導体基板２の厚みが小さい程、半導体基板２の主表面２ａに対して斜めに分割された場合に、横方向（Ａ方向）の位置ずれを小さくすることができる。これによっても、発光ダイオードアレイ１の寸法精度（加工精度）を向上させることができる。また、発光ダイオードアレイ１の端部にバリが発生するのを抑制することができるので、半導体基板２を分割（劈開）した後に、バリ除去用の溝を形成する必要がない。これにより、発光ダイオードアレイ１（分割後の半導体基板２）同士が接触して、発光ダイオードアレイ１が損傷するのを抑制することができる。
【００４０】
また、本実施形態では、ダイシング溝２ｆの幅Ｗ３（＝約１５０μｍ）よりも小さい幅Ｗ４（＝約１０μｍ〜約２０μｍ）を有する分割溝２ｈを形成することによって、分割溝２ｈと主表面２ａとの間に位置する半導体基板２の厚みの小さい部分の幅を小さくすることができる。これにより、半導体基板２の分割後において、発光ダイオードアレイ１の端部に位置する半導体基板２の厚みの小さい部分（切り欠き部２ｅが形成された部分）の幅（Ａ方向の長さ）Ｗ２（＝約５μｍ〜約１０μｍ）を小さくすることができるので、発光ダイオードアレイ１の端部に衝撃などが加わった場合に、発光ダイオードアレイ１の端部が欠けたり、その欠けたものによって発光ダイオードアレイ１の半導体層３などが損傷するのを抑制することができる。また、分割溝２ｈをレーザ加工により形成することによって、分割溝２ｈの幅Ｗ４を、容易に、十分に小さくすることができるので、分割溝２ｈと主表面２ａとの間に位置する半導体基板２の厚みの小さい部分の幅を、容易に、十分に小さくすることができる。これにより、発光ダイオードアレイ１の端部が欠けたり、その欠けたものによって発光ダイオードアレイ１の半導体層３などが損傷するのを、容易に、十分に抑制することができる。
【００４１】
また、本実施形態では、半導体基板２の裏面２ｂ側に幅Ｗ３（＝約１５０μｍ）を有するダイシング溝２ｆを形成する工程と、ダイシング溝２ｆの内部に、幅Ｗ３よりも小さい幅Ｗ４（＝約１０μｍ〜約２０μｍ）を有する分割溝２ｈを形成する工程と、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する工程とを設けることによって、発光ダイオードアレイ１の端部の裏面２ｂ側に、ダイシング溝２ｆが分割されることにより形成される切り欠き部２ｄと、分割溝２ｈが分割されることにより形成される切り欠き部２ｅとを形成することができる。この切り欠き部２ｄは、切り欠き部２ｅよりも半導体基板２の内側に形成されるので、発光ダイオードアレイ１の裏面２ｂ側を、半田層１０を用いて製品基板２０などに実装する場合、切り欠き部２ｄに半田層１０の一部を収納させることができる。すなわち、切り欠き部２ｄを半田溜まりとして機能させることができる。これにより、半田層１０が発光ダイオードアレイ１の主表面２ａ側に這い上がるのを抑制することができる。
【００４２】
また、本実施形態では、半導体基板２の主表面２ａ側にスクライブ溝２ｇを形成する工程を、半導体基板２の裏面２ｂ側にダイシング溝２ｆを形成する工程の後で、かつ、ダイシング溝２ｆの内部に分割溝２ｈをレーザ加工により形成する工程の前に行うことによって、半導体基板２にスクライブ溝２ｇを形成する前に、ダイシング溝２ｆを形成することができるので、半導体基板２にスクライブ溝２ｇを形成した後にダイシング溝２ｆを形成する場合と異なり、ダイシングブレードを用いてダイシング溝２ｆを形成する際や、粘着シート３０および３１を貼り替える際に、半導体基板２に加わる衝撃や振動によりスクライブ溝２ｇに沿って半導体基板２が割れるのを抑制することができる。また、半導体基板２にスクライブ溝２ｇを形成する工程を、ダイシング溝２ｆの内部に分割溝２ｈを形成する工程の前に行うことによって、分割溝２ｈを形成した後にスクライブ溝２ｇを形成する場合と異なり、ダイヤモンドポイントなどを用いてスクライブ溝２ｇを形成する際や、粘着シート３１および３２を貼り替える際に、半導体基板２に加わる衝撃や振動により分割溝２ｈに沿って半導体基板２が割れるのを抑制することができる。
【００４３】
また、本実施形態では、ダイシング溝２ｆの深さＤ１（＝約５０μｍ〜約１００μｍ）を、半導体基板２の厚み（＝約３５０μｍ）の１／３以下の大きさにすることによって、ダイシング溝２ｆが形成された部分の半導体基板２の厚みが小さくなるのを抑制することができる。これにより、半導体基板２の主表面２ａ側にスクライブ溝２ｇを形成する際や、粘着シート３０および３１を貼り替える際に、半導体基板２に加わる衝撃や振動により半導体基板２が割れるのを抑制することができる。
【００４４】
また、本実施形態のように、高い加工精度（寸法精度）が必要な発光ダイオードアレイ１を製造する際に本発明を適用するのは、特に効果的である。
【００４５】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４６】
たとえば、上記実施形態では、発光ダイオードアレイからなる半導体素子に本発明を適用する例について示したが、本発明はこれに限らず、発光ダイオードアレイ以外の発光素子やその他の半導体素子にも適用可能である。
【００４７】
また、上記実施形態では、半導体基板の裏面側にダイシング溝を形成した後、半導体基板の主表面側にスクライブ溝を形成し、その後、半導体基板の裏面側に分割溝を形成した例について示したが、本発明はこれに限らず、半導体基板の裏面側にダイシング溝および分割溝を形成した後、半導体基板の主表面側にスクライブ溝を形成してもよいし、半導体基板の主表面側にスクライブ溝を形成した後、半導体基板の裏面側にダイシング溝および分割溝を形成してもよい。これらの場合、粘着シートを貼り替える工程を削減することができる。
【００４８】
また、上記実施形態では、ダイシング溝の深さを半導体基板の厚みの１／３以下の大きさにした例について示したが、本発明はこれに限らず、ダイシング溝の深さを半導体基板の厚みの１／３よりも大きい深さにしてもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態による発光ダイオードアレイ（半導体素子）の構造を示した断面図である。
【図２】図１に示した発光ダイオードアレイが製品基板に搭載された状態を示した断面図である。
【図３】図１に示した一実施形態による発光ダイオードアレイの製造方法を説明するための断面図である。
【図４】図１に示した一実施形態による発光ダイオードアレイの製造方法を説明するための断面図である。
【図５】図１に示した一実施形態による発光ダイオードアレイの製造方法を説明するための断面図である。
【図６】特許文献１に開示された半導体基板の分割方法を説明するための断面図である。
【図７】特許文献２に開示された半導体チップ（半導体素子）の製造方法を説明するための断面図である。
【図８】特許文献２に開示された半導体チップ（半導体素子）の製造方法を説明するための断面図である。
【図９】特許文献２に開示された半導体チップ（半導体素子）の製造方法を説明するための断面図である。
【符号の説明】
【００５０】
１  発光ダイオードアレイ（半導体素子）
２  半導体基板（基板）
２ａ  主表面
２ｂ  裏面
２ｃ  スクライブ面（スクライブ部）
２ｄ  切り欠き部（第１切り欠き部）
２ｅ  切り欠き部（第２切り欠き部）
２ｆ  ダイシング溝（第１分割溝）
２ｇ  スクライブ溝
２ｈ  分割溝(第２分割溝)
Ｄ１  深さ（第１分割溝の深さ）
Ｗ３  幅（第１の幅）
Ｗ４  幅（第２の幅）
【図１】
2009130324.tif 000003
【図２】
2009130324.tif 000004
【図３】
2009130324.tif 000005
【図４】
2009130324.tif 000006
【図５】
2009130324.tif 000007
【図６】
2009130324.tif 000008
【図７】
2009130324.tif 000009
【図８】
2009130324.tif 000010
【図９】
2009130324.tif 000011