(57)【要約】【課題】光の閉じ込めが不安定になるのを抑制しながら、放熱性（温度特性）を向上させることが可能な半導体レーザ素子の製造方法を提供する。【解決手段】この半導体レーザ素子１０の製造方法は、電流ブロック層１２５およびリッジ部１２７の上側を覆うように、リッジ部１２７上に凸部１２６ｅを有するキャップ層１２６を形成する工程と、凸部１２６ｅの上面１２６ｂ上に配置される部分１５ａの厚みが凸部１２６ｅ以外の上面１２６ｄ上に配置される部分１５ｂの厚みよりも小さくなるように、キャップ層１２６上にマスク層１５を形成する工程と、マスク層１５の部分１５ｂを途中の深さまで除去するとともに、マスク層１５の部分１５ａを除去して凸部１２６ｅの上面１２６ｂを露出させる工程と、マスク層１５の部分１５ｂをマスクとして、キャップ層１２６の領域１２６ａを所定の厚みだけ除去する工程とを備えている。【選択図】図５
2009130245.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１半導体層を形成する工程と、
前記第１半導体層の一部を除去することにより、前記第１半導体層に所定の方向に延びるリッジ部を形成する工程と、
前記第１半導体層のリッジ部以外の上面、および、リッジ部の側面を覆うように、電流ブロック層を形成する工程と、
前記電流ブロック層および前記第１半導体層のリッジ部の上側を覆うように、前記リッジ部上に前記所定の方向に延びる凸部を有する第２半導体層を形成する工程と、
前記凸部の上面上に配置される第１部分の厚みが前記第２半導体層の凸部以外の上面上に配置される第２部分の厚みよりも小さくなるように、前記第２半導体層上にマスク層を形成する工程と、
前記マスク層の第２部分を途中の深さまで除去するとともに、前記マスク層の第１部分を除去して前記凸部の上面を露出させる工程と、
前記マスク層の第２部分をマスクとして、前記第２半導体層の凸部が形成された第１領域を所定の厚みだけ除去する工程と、
前記第２半導体層上に電極層を形成する工程とを備えたことを特徴とする半導体レーザ素子の製造方法。
【請求項２】
前記マスク層は、ポジレジストからなり、
前記マスク層の第２部分を途中の深さまで除去するとともに、前記マスク層の第１部分を除去して前記凸部の上面を露出させる工程は、
前記マスク層の第２部分を途中の深さまで露光するとともに、前記マスク層の第１部分を前記凸部の上面に達する深さまで露光する工程と、
前記マスク層を現像することにより、前記マスク層の第２部分を途中の深さまで除去するとともに、前記マスク層の第１部分を前記凸部の上面に達する深さまで除去して前記凸部の上面を露出させる工程とを含むことを特徴とする請求項１に記載の半導体レーザ素子の製造方法。
【請求項３】
前記第２半導体層の第１領域を所定の厚みだけ除去する工程は、前記第２半導体層の第１領域の上面の高さ位置が、前記第２半導体層の第１領域以外の第２領域の上面の高さ位置以下になるように、前記第２半導体層の第１領域を除去する工程を含むことを特徴とする請求項１または２に記載の半導体レーザ素子の製造方法。
【請求項４】
前記第２半導体層の第１領域を所定の厚みだけ除去する工程は、前記第２半導体層の上面に、前記リッジ部の上面の幅よりも大きい幅を有する凹部を形成する工程を含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体レーザ素子の製造方法と、
第２半導体層上に形成された電極層をサブマウントに接合する工程とを備えたことを特徴とする半導体レーザ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体レーザ素子の製造方法および半導体レーザ装置の製造方法に関し、特に、リッジ部を有する半導体レーザ素子の製造方法および半導体レーザ装置の製造方法に関する。
【背景技術】
【０００２】
従来、リッジ部を有する半導体レーザ素子が知られている（たとえば、特許文献１参照）。
【０００３】
図９は、上記特許文献１に開示された半導体レーザ素子の構造を示した断面図である。上記特許文献１には、図９に示すように、基板２０１、ｎ型のバッファ層２０２、ｎ型クラッド層２０３、活性層２０４、ｐ型クラッド層２０５、ｎ型の電流狭窄層２０６、ｐ型のキャップ層２０７およびｐ側オーミック電極２０８を備えた半導体レーザ素子２００が開示されている。
【０００４】
上記特許文献１では、ｐ型クラッド層２０５には、所定の方向に延びるリッジ部２０５ａが形成されている。電流狭窄層２０６は、ｐ型クラッド層２０５のリッジ部２０５ａ以外の上面、および、リッジ部２０５ａの側面を覆うように形成されている。
【０００５】
また、上記特許文献１の半導体レーザ素子２００の製造方法としては、基板２０１上に、ｎ型のバッファ層２０２、ｎ型クラッド層２０３、活性層２０４、ｐ型クラッド層２０５を順次形成する。そして、ｐ型クラッド層２０５の所定領域を途中の深さまで除去することによって、ｐ型クラッド層２０５に、所定の方向に延びるリッジ部２０５ａを形成する。その後、ｐ型クラッド層２０５のリッジ部２０５ａ以外の上面、および、リッジ部２０５ａの側面を覆うように、電流狭窄層２０６を形成する。そして、電流狭窄層２０６の上面、および、ｐ型クラッド層２０５のリッジ部２０５ａの上面を覆うように、ｐ型のキャップ層２０７およびｐ側オーミック電極２０８を順次形成する。このとき、キャップ層２０７のリッジ部２０５ａ上に位置する部分の厚みＴ１０１は、キャップ層２０７のリッジ部２０５ａ上に位置する部分以外の部分の厚みＴ１０２と略同じ大きさに形成される。そして、キャップ層２０７のリッジ部２０５ａ上の部分には、所定の方向に延びる凸部２０７ａが形成される。このため、キャップ層２０７の凸部２０７ａの上面２０７ｂは、キャップ層２０７の凸部２０７ａ以外の部分の上面２０７ｃよりも高い位置に配置される。
【特許文献１】特開平９−３０７１８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された半導体レーザ素子２００では、キャップ層２０７の凸部２０７ａの上面２０７ｂは、キャップ層２０７の凸部２０７ａ以外の部分の上面２０７ｃよりも高い位置に配置されるので、リッジ部２０５ａの上面からｐ側オーミック電極２０８までの距離が大きくなりやすい。このため、リッジ部２０５ａ周辺の熱がキャップ層２０７を介してｐ側オーミック電極２０８に伝達されにくくなるので、半導体レーザ素子２００の放熱性（温度特性）を向上させることが困難であるという問題点がある。
【０００７】
この問題点を解決するために、ｐ型のキャップ層２０７を形成した後、キャップ層２０７の凸部２０７ａを除去する方法が考えられる。すなわち、図１０に示すように、キャップ層２０７の凸部２０７ａが形成されていない領域上にレジスト２１０を形成し、レジスト２１０をマスクとして、キャップ層２０７の凸部２０７ａを除去することにより、キャップ層２０７の凸部２０７ａが形成された領域の厚みを小さくする方法が考えられる。
【０００８】
この方法を用いる場合、キャップ層２０７の凸部２０７ａ上にレジスト２１０が形成されないように、レジスト２１０を形成する際の位置精度を考慮して、レジスト２１０を、キャップ層２０７の凸部２０７ａから所定の距離を隔てて形成する必要がある。
【０００９】
しかしながら、この方法を用いる場合、レジスト２１０を、キャップ層２０７の凸部２０７ａから所定の距離を隔てて形成する必要があるので、レジスト２１０をマスクとしてキャップ層２０７の凸部２０７ａを除去すると、図１１に示すように、キャップ層２０７のリッジ部２０５ａ上に位置する部分（凸部２０７ａ（図１０参照）が形成されていた部分）の周辺部分の厚みが小さくなる。このため、光の閉じ込めが不安定になりやすいという問題点がある。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、光の閉じ込めが不安定になるのを抑制しながら、放熱性（温度特性）を向上させることが可能な半導体レーザ素子の製造方法および半導体レーザ装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、この発明の第１の局面による半導体レーザ素子の製造方法は、基板上に第１半導体層を形成する工程と、第１半導体層の一部を除去することにより、第１半導体層に所定の方向に延びるリッジ部を形成する工程と、第１半導体層のリッジ部以外の上面、および、リッジ部の側面を覆うように、電流ブロック層を形成する工程と、電流ブロック層および第１半導体層のリッジ部の上側を覆うように、リッジ部上に所定の方向に延びる凸部を有する第２半導体層を形成する工程と、凸部の上面上に配置される第１部分の厚みが第２半導体層の凸部以外の上面上に配置される第２部分の厚みよりも小さくなるように、第２半導体層上にマスク層を形成する工程と、マスク層の第２部分を途中の深さまで除去するとともに、マスク層の第１部分を除去して凸部の上面を露出させる工程と、マスク層の第２部分をマスクとして、第２半導体層の凸部が形成された第１領域を所定の厚みだけ除去する工程と、第２半導体層上に電極層を形成する工程とを備えている。
【００１２】
この第１の局面による半導体レーザ素子の製造方法では、上記のように、第２半導体層の凸部が形成された第１領域を所定の厚みだけ除去する工程を設けることによって、第２半導体層のリッジ部上に位置する第１領域の厚みを小さくすることができる。これにより、リッジ部の上面から電極層までの距離を小さくすることができるので、リッジ部周辺の熱を、第２半導体層を介して電極層に伝達しやすくすることができる。その結果、半導体レーザ素子の放熱性（温度特性）を向上させることができる。
【００１３】
また、第１の局面による半導体レーザ素子の製造方法では、上記のように、凸部上に配置される第１部分の厚みが第２半導体層の凸部以外の上面上に配置される第２部分の厚みよりも小さくなるように、第２半導体層上にマスク層を形成する工程と、マスク層の第２部分を途中の深さまで除去するとともに、マスク層の第１部分を除去して凸部の上面を露出させる工程とを設けることによって、マスク層を、第２半導体層の凸部から所定の距離を隔てることなく、第２半導体層の凸部以外の上面上に形成することができる。これにより、マスク層の第２部分をマスクとして、第２半導体層の凸部が形成された第１領域を所定の厚みだけ除去する場合にも、第２半導体層のリッジ部上に位置する第１領域の周辺部分の厚みが小さくなるのを抑制することができる。その結果、光の閉じ込めが不安定になるのを抑制することができる。
【００１４】
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、マスク層は、ポジレジストからなり、マスク層の第２部分を途中の深さまで除去するとともに、マスク層の第１部分を除去して凸部の上面を露出させる工程は、マスク層の第２部分を途中の深さまで露光するとともに、マスク層の第１部分を凸部の上面に達する深さまで露光する工程と、マスク層を現像することにより、マスク層の第２部分を途中の深さまで除去するとともに、マスク層の第１部分を凸部の上面に達する深さまで除去して凸部の上面を露出させる工程とを含む。このように構成すれば、容易に、マスク層の第２部分を途中の深さまで除去するとともに、マスク層の第１部分を除去することにより凸部の上面を露出させることができる。
【００１５】
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、第２半導体層の第１領域を所定の厚みだけ除去する工程は、第２半導体層の第１領域の上面の高さ位置が、第２半導体層の第１領域以外の第２領域の上面の高さ位置以下になるように、第２半導体層の第１領域を除去する工程を含む。このように構成すれば、第２半導体層のリッジ部上に位置する第１領域の厚みを、十分に小さくすることができる。これにより、リッジ部の上面から電極層までの距離を、十分に小さくすることができるので、リッジ部周辺の熱を、第２半導体層を介して電極層に、十分に伝達しやすくすることができる。その結果、半導体レーザ素子の放熱性（温度特性）を、十分に向上させることができる。
【００１６】
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、第２半導体層の第１領域を所定の厚みだけ除去する工程は、第２半導体層の上面に、リッジ部の上面の幅よりも大きい幅を有する凹部を形成する工程を含む。このように構成すれば、リッジ部周辺の熱は、リッジ部の上面から電極層に伝達される場合、リッジ部の上面の幅よりも拡がった状態で電極層に伝達されるので、リッジ部周辺の熱を電極層に、より伝達しやすくすることができる。これにより、半導体レーザ素子の放熱性（温度特性）をより向上させることができる。
【００１７】
この発明の第２の局面による半導体レーザ装置の製造方法は、請求項１〜４のいずれか１項に記載の半導体レーザ素子の製造方法と、第２半導体層上に形成された電極層をサブマウントに接合する工程とを備える。このように構成すれば、光の閉じ込めが不安定になるのを抑制しながら、放熱性（温度特性）を向上させることが可能な半導体レーザ装置を製造することができる。
【発明の効果】
【００１８】
以上のように、本発明によれば、光の閉じ込めが不安定になるのを抑制しながら、放熱性（温度特性）を向上させることが可能な半導体レーザ素子および半導体レーザ装置を容易に製造することができる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の一実施形態による半導体レーザ素子を備えた半導体レーザ装置の構造を示した断面図である。図２は、図１に示した一実施形態による半導体レーザ素子の構造を示した断面図である。図３は、図１に示した一実施形態による半導体レーザ素子の半導体素子層の構造を示した拡大断面図である。まず、図１〜図３を参照して、本発明の一実施形態による半導体レーザ素子１０を備えた半導体レーザ装置１の構造について説明する。
【００２０】
本発明の一実施形態による半導体レーザ装置１は、図１に示すように、半導体レーザ素子１０と、半導体レーザ素子１０の主表面側が接合されるサブマウント２０と、サブマウント２０が搭載されるパッケージ３０とによって構成されている。
【００２１】
半導体レーザ素子１０は、図２に示すように、半導体基板１１と、半導体基板１１の主表面上に配置された半導体素子層１２と、半導体素子層１２の主表面上に配置された電極層１３と、半導体基板１１の下面（裏面）上に配置された電極層１４とによって構成されている。この半導体基板１１は、例えば約１００μｍの厚みを有し、半導体素子層１２は、例えば約６μｍの厚みを有する。なお、半導体基板１１は、本発明の「基板」の一例である。
【００２２】
また、半導体レーザ素子１０は、図１に示すように、サブマウント２０に搭載された状態では、電極層１３がサブマウント２０の後述する半田層２３に接合されている。
【００２３】
また、半導体レーザ素子１０の半導体素子層１２は、図３に示すように、半導体基板１１上に形成されたｎ型のバッファ層１２０、ｎ型クラッド層１２１、活性層１２２、ｐ型クラッド層１２３、コンタクト層１２４、ｎ型の電流ブロック層１２５およびｐ型のキャップ層１２６によって構成されている。なお、ｐ型クラッド層１２３およびコンタクト層１２４は、本発明の「第１半導体層」の一例である。また、キャップ層１２６は、本発明の「第２半導体層」の一例である。
【００２４】
ｐ型クラッド層１２３のＸ方向の中央部には、Ｘ方向に直交する方向（紙面に対して垂直方向）に延びる凸部１２３ａが形成されている。この凸部１２３ａ上に、コンタクト層１２４が形成されている。これらｐ型クラッド層１２３の凸部１２３ａおよびコンタクト層１２４によって、リッジ部１２７が形成されている。また、リッジ部１２７の下方には、光導波路１２ａが設けられている。
【００２５】
ｎ型の電流ブロック層１２５は、ｐ型クラッド層１２３の凸部１２３ａ以外の上面、および、リッジ部１２７の側面を覆うように形成されている。キャップ層１２６は、例えばＧａＡｓからなり、リッジ部１２７（コンタクト層１２４）および電流ブロック層１２５の上側を覆うように形成されている。
【００２６】
ここで、本実施形態では、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの上面１２６ｂの高さ位置は、キャップ層１２６のリッジ部１２７上以外の領域１２６ｃの上面１２６ｄの高さ位置と同じになるように形成されている。すなわち、キャップ層１２６は、領域１２６ａの厚みＴ１が領域１２６ｃの厚みＴ２よりも小さくなるように形成されており、キャップ層１２６の上面１２６ｂおよび１２６ｄは、平坦面に形成されている。なお、領域１２６ａは、本発明の「第１領域」の一例であり、領域１２６ｃは、本発明の「第２領域」の一例である。
【００２７】
電極層１３は、金属層からなり、キャップ層１２６よりも大きい熱伝導率を有する。
【００２８】
サブマウント２０は、図１に示すように、基材２１と、基材２１上に配置された電極層２２と、電極層２２の上面上の所定領域に配置された半田層２３と、基材２１の下面上に配置された電極層２４とによって構成されている。
【００２９】
図４〜図７は、図１に示した一実施形態による半導体レーザ素子の製造方法を説明するための拡大断面図である。次に、図１〜図７を参照して、本実施形態による半導体レーザ素子１０、および、半導体レーザ装置１の製造プロセスについて説明する。
【００３０】
まず、図４に示すように、半導体基板１１上に、ＭＯＣＶＤ（有機金属気相成長）法などにより、ｎ型のバッファ層１２０、ｎ型クラッド層１２１、活性層１２２、ｐ型クラッド層１２３およびコンタクト層１２４を結晶成長させる。
【００３１】
そして、コンタクト層１２４のＸ方向の中央部に、Ｘ方向に直交する方向（紙面に対して垂直方向）に延びるＳｉＯ2膜（図示せず）を形成した後、ＳｉＯ2膜（図示せず）をマスクとして、コンタクト層１２４の上面からｐ型クラッド層１２３の途中の深さまでを除去することによりリッジ部１２７を形成する。
【００３２】
そして、ｐ型クラッド層１２３の凸部１２３ａ（リッジ部１２７）以外の上面、および、リッジ部１２７の側面を覆うように、ｎ型の電流ブロック層１２５を結晶成長させる。このとき、選択成長により、ＳｉＯ2膜（図示せず）上にｎ型の電流ブロック層１２５は形成されない。その後、ＳｉＯ2膜（図示せず）を除去する。そして、コンタクト層１２４および電流ブロック層１２５上を覆うように、キャップ層１２６を結晶成長させる。このとき、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａには、Ｘ方向に直交する方向（紙面に対して垂直方向）に延びる凸部１２６ｅが形成される。そして、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａ（凸部１２６ｅ）の上面１２６ｂの高さ位置は、キャップ層１２６のリッジ部１２７上以外の領域１２６ｃの上面１２６ｄの高さ位置よりも、例えばＨ（＝約１．１μｍ）だけ高くなる。
【００３３】
次に、本実施形態では、図５に示すように、キャップ層１２６の上面１２６ｂおよび１２６ｄを覆うように、ポジレジストからなるマスク層１５を形成する。このとき、凸部１２６ｅ（領域１２６ａ）の上面１２６ｂ上に配置される部分１５ａの厚みＴ３が、凸部１２６ｅ以外の部分（領域１２６ｃ）の上面１２６ｄ上に配置される部分１５ｂの厚みＴ４（＝約１．５μｍ）よりも小さくなるように、マスク層１５を形成する。なお、粘度の低いポジレジストを用いる方が、マスク層１５の部分１５ａの厚みＴ３を、容易に、マスク層１５の部分１５ｂの厚みＴ４よりも小さくすることが可能である。なお、部分１５ａは、本発明の「第１部分」の一例であり、部分１５ｂは、本発明の「第２部分」の一例である。
【００３４】
そして、露光時間および光の強度を制御することにより、マスク層１５の部分１５ｂを途中の深さまで露光するとともに、マスク層１５の部分１５ａを凸部１２６ｅ（キャップ層１２６）に達する深さまで露光する。
【００３５】
その後、マスク層１５を現像することにより、図６に示すように、マスク層１５の部分１５ｂを途中の深さまで除去するとともに、マスク層１５の部分１５ａ（図５参照）を凸部１２６ｅ（キャップ層１２６）の上面に達する深さまで除去して凸部１２６ｅの上面を露出させる。このとき、マスク層１５の部分１５ｂは、キャップ層１２６の凸部１２６ｅから所定の距離を隔てることなく、凸部１２６ｅの側面に接触するように、キャップ層１２６の凸部１２６ｅ以外の上面１２６ｄ上に形成される。なお、マスク層１５の部分１５ｂは、例えば約０．５μｍの厚みに形成される。
【００３６】
そして、マスク層１５の部分１５ｂをマスクとしてウェットエッチングを行うことにより、キャップ層１２６の凸部１２６ｅが形成された領域１２６ａを所定の厚み（例えばＨ（＝約１．１μｍ）（図４参照））だけ除去する。なお、キャップ層１２６が、例えばＧａＡｓからなる場合、リン酸などを用いる。また、キャップ層１２６の領域１２６ａを所定の厚みだけ除去することにより、図７に示すように、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの上面１２６ｂの高さ位置が、キャップ層１２６のリッジ部１２７上以外の領域１２６ｃの上面１２６ｄの高さ位置と同じになる。すなわち、キャップ層１２６は、領域１２６ａの厚みＴ１（図３参照）が領域１２６ｃの厚みＴ２（図３参照）よりも小さくなるように形成され、キャップ層１２６の上面１２６ｂおよび１２６ｄは、平坦面に形成される。その後、マスク層１５（図６参照）を除去する。
【００３７】
そして、図３に示すように、キャップ層１２６（半導体素子層１２）の主表面上に、電極層１３を形成する。その後、図２に示すように、半導体基板１１の下面（裏面）上に、電極層１４を形成する。
【００３８】
以上のようにして、本実施形態による半導体レーザ素子１０が形成される。
【００３９】
次に、図１に示すように、半導体レーザ素子１０の電極層１３をサブマウント２０の半田層２３上に配置する。そして、サブマウント２０の半田層２３を溶融することにより、電極層１３（半導体レーザ素子１０）と半田層２３（サブマウント２０）とを接合する。その後、半導体レーザ素子１０が接合されたサブマウント２０をパッケージ３０に搭載する。
【００４０】
以上のようにして、本実施形態による半導体レーザ装置１が組み立てられる。
【００４１】
本実施形態では、上記のように、キャップ層１２６の凸部１２６ｅが形成された領域１２６ａを所定の厚みだけ除去する工程を設けることによって、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの厚みＴ１を小さくすることができるので、リッジ部１２７の上面から電極層１３までの距離を小さくすることができる。これにより、リッジ部１２７周辺の熱を、キャップ層１２６を介して電極層１３に伝達しやすくすることができるので、半導体レーザ素子１０の放熱性（温度特性）を向上させることができる。
【００４２】
また、本実施形態では、領域１２６ａ（凸部１２６ｅ）上に配置される部分１５ａの厚みが領域１２６ｃ上に配置される部分１５ｂの厚みよりも小さくなるように、キャップ層１２６上にマスク層１５を形成する工程と、マスク層１５の部分１５ｂを途中の深さまで除去するとともに、マスク層１５の部分１５ａを除去して凸部１２６ｅの上面１２６ｂを露出させる工程とを設けることによって、マスク層１５を、キャップ層１２６の凸部１２６ｅから所定の距離を隔てることなく、キャップ層１２６の凸部１２６ｅ以外の上面１２６ｄ上に形成することができる。これにより、マスク層１５の部分１５ｂをマスクとして、キャップ層１２６の凸部１２６ｅが形成された領域１２６ａを所定の厚みだけ除去する場合にも、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの周辺部分の厚みが小さくなるのを抑制することができる。その結果、光の閉じ込めが不安定になるのを抑制することができる。
【００４３】
また、本実施形態では、マスク層１５の部分１５ｂを途中の深さまで露光するとともに、マスク層１５の部分１５ａを凸部１２６ｅの上面１２６ｂに達する深さまで露光する工程を設けることによって、容易に、マスク層１５の部分１５ｂを途中の深さまで除去するとともに、マスク層１５の部分１５ａを除去することにより凸部１２６ｅの上面１２６ｂを露出させることができる。
【００４４】
また、本実施形態では、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの上面１２６ｂの高さ位置が、キャップ層１２６の領域１２６ｃの上面１２６ｄの高さ位置と同じになるように、キャップ層１２６の領域１２６ａ（凸部１２６ｅ）を除去する工程を設けることによって、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの厚みＴ１を、十分に小さくすることができる。これにより、リッジ部１２７の上面から電極層１３までの距離を、十分に小さくすることができるので、リッジ部１２７周辺の熱を、キャップ層１２６を介して電極層１３に、十分に伝達しやすくすることができる。その結果、半導体レーザ素子１０の放熱性（温度特性）を、十分に向上させることができる。
【００４５】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４６】
たとえば、上記実施形態では、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの上面１２６ｂの高さ位置が、キャップ層１２６の領域１２６ｃの上面１２６ｄの高さ位置と同じになるように、キャップ層１２６の領域１２６ａを除去する工程を設ける例について示したが、本発明はこれに限らず、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの上面１２６ｂの高さ位置が、キャップ層１２６の領域１２６ｃの上面１２６ｄの高さ位置よりも少し高くなるように、キャップ層１２６の領域１２６ａを除去してもよい。また、図８に示した本実施形態の変形例による半導体レーザ素子１０ａのように、キャップ層１２６のリッジ部１２７上に位置する領域１２６ａの上面１２６ｆの高さ位置が、キャップ層１２６の領域１２６ｃの上面１２６ｄの高さ位置よりも低くなるように、キャップ層１２６の領域１２６ａを除去してもよい。この場合、リッジ部１２７の上面から電極層１３までの距離を、さらに小さくすることができるので、リッジ部１２７周辺の熱を、キャップ層１２６を介して電極層１３に、さらに伝達しやすくすることができる。その結果、半導体レーザ素子１０ａの放熱性（温度特性）を、さらに向上させることができる。
【００４７】
また、この場合、図８に示すように、キャップ層１２６の領域１２６ａを所定の厚みだけ除去する際に、キャップ層１２６の上面（１２６ｄおよび１２６ｆ）に、リッジ部１２７の上面の幅Ｗ１よりも大きい幅Ｗ２を有する凹部１２６ｇを形成してもよい。このように構成すれば、リッジ部１２７周辺の熱は、リッジ部１２７の上面から電極層１３に伝達される場合、通常、リッジ部１２７の上面の幅よりもＸ方向に拡がった状態で電極層１３に伝達されるので、リッジ部１２７周辺の熱を電極層１３に、より伝達しやすくすることができる。これにより、半導体レーザ素子１０ａの放熱性（温度特性）をより向上させることができる。
【００４８】
また、上記実施形態では、マスク層をポジレジストにより構成した例について示したが、本発明はこれに限らず、マスク層を、ポジレジスト以外の材料により構成してもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態による半導体レーザ素子を備えた半導体レーザ装置の構造を示した断面図である。
【図２】図１に示した一実施形態による半導体レーザ素子の構造を示した断面図である。
【図３】図１に示した一実施形態による半導体レーザ素子の半導体素子層の構造を示した拡大断面図である。
【図４】図１に示した一実施形態による半導体レーザ素子の製造方法を説明するための拡大断面図である。
【図５】図１に示した一実施形態による半導体レーザ素子の製造方法を説明するための拡大断面図である。
【図６】図１に示した一実施形態による半導体レーザ素子の製造方法を説明するための拡大断面図である。
【図７】図１に示した一実施形態による半導体レーザ素子の製造方法を説明するための拡大断面図である。
【図８】本発明の一実施形態の変形例による半導体レーザ素子の半導体素子層の構造を示した拡大断面図である。
【図９】特許文献１に開示された半導体レーザ素子の構造を示した断面図である。
【図１０】特許文献１に開示された半導体レーザ素子のキャップ層の凸部を所定の厚みだけ除去する場合の製造方法を説明するための断面図である。
【図１１】特許文献１に開示された半導体レーザ素子のキャップ層の凸部を所定の厚みだけ除去する場合の製造方法を説明するための断面図である。
【符号の説明】
【００５０】
１  半導体レーザ装置
１０、１０ａ  半導体レーザ素子
１１  基板（半導体基板）
１３  電極層
１５  マスク層
１５ａ  部分（第１部分）
１５ｂ  部分（第２部分）
２０  サブマウント
１２３  ｐ型クラッド層（第１半導体層）
１２４  コンタクト層（第１半導体層）
１２５  電流ブロック層
１２６  キャップ層（第２半導体層）
１２６ａ  領域（第１領域）
１２６ｃ  領域（第２領域）
１２６ｅ  凸部
１２６ｇ  凹部
１２７  リッジ部
【図１】
2009130245.tif 000003
【図２】
2009130245.tif 000004
【図３】
2009130245.tif 000005
【図４】
2009130245.tif 000006
【図５】
2009130245.tif 000007
【図６】
2009130245.tif 000008
【図７】
2009130245.tif 000009
【図８】
2009130245.tif 000010
【図９】
2009130245.tif 000011
【図１０】
2009130245.tif 000012
【図１１】
2009130245.tif 000013