(57)【要約】【課題】増幅素子とスイッチとの間の配線を短くし、スイッチのオン／オフ時のリンギング及び逆起電圧等の発生を抑える。【解決手段】増幅装置は、ＦＥＴを備える増幅器１０と、バイアス電流供給線と増幅器１０との間に設置されるスイッチ１１と、バイアス電流の供給経路とは異なる経路において増幅器１０とアースとの間に設置されるスイッチ１２と、スイッチ１１，１２を制御する制御部１３とを備える。制御部１３は、増幅器１０に対する増幅能の駆動指令に応じて、スイッチ１２を開放させると共にスイッチ１１をオン制御し、増幅器１０に対する増幅能の停止指令に応じてスイッチ１１をオフ制御すると共にスイッチ１２を短絡させる。【選択図】図１
2009130621.tif 000002
【特許請求の範囲】
【請求項１】
一方の被制御端がバイアス供給源に接続され、他方の被制御端が接地される増幅素子を備え、信号入力端子が当該増幅素子の制御入力端に接続され、信号出力端子が前記一方の被制御端に接続される１又は複数の増幅器と、
前記バイアス供給源に接続するバイアス供給線から前記１又は複数の増幅器へのバイアス供給をオン／オフする第１のスイッチ手段と、
前記バイアスの供給経路とは異なる経路で前記一方の被制御端を短絡／開放させる第２のスイッチ手段と、
前記１又は複数の増幅器に対する駆動指令に応じて前記第２のスイッチ手段を開放させると共に前記第１のスイッチ手段をオン制御し、前記１又は複数の増幅器に対する停止指令に応じて前記第１のスイッチ手段をオフ制御すると共に前記第２のスイッチ手段を短絡させる制御部と
を備えることを特徴とする増幅装置。
【請求項２】
前記増幅器が複数存在し、それぞれが前記信号入力端からの入力信号を並列処理するとき、
前記第１のスイッチ手段は、前記複数の増幅器への前記バイアス供給を同時にオン／オフすることを特徴とする請求項１記載の増幅装置。
【請求項３】
前記増幅器が複数存在し、それぞれが前記信号入力端からの入力信号を並列処理するとき、
前記第２のスイッチ手段は、前記複数の増幅器それぞれにおける前記一方の被制御端を同時に短絡／開放させることを特徴とする請求項１記載の増幅装置。
【請求項４】
前記第１のスイッチ手段は、前記バイアス供給線から前記複数の増幅器それぞれへのバイアス供給を個別にオン／オフする複数のスイッチを備え、
前記第２のスイッチ手段は、前記複数の増幅器の一方の被制御端それぞれを個別に短絡／開放させる複数のスイッチを備えることを特徴とする請求項１記載の増幅装置。
【請求項５】
前記第１及び第２のスイッチ手段は、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor）をスイッチ素子として用いることを特徴とする請求項１記載の増幅装置。
【請求項６】
前記制御部は、前記駆動指令が与えられたとき、前記信号入力端子への信号入力が停止されたのちに前記第１及び第２のスイッチ手段を切替制御し、前記停止指令が与えられたとき、前記信号入力端への信号入力が開始されたのちに前記第１及び第２のスイッチ手段を切替制御することを特徴とする請求項１記載の増幅装置。
【請求項７】
前記増幅素子の制御入力端に入力される制御信号のレベルを操作する制御信号操作部をさらに備え、
前記制御部は、前記停止指令に応じて、前記制御信号操作部に前記制御信号のレベルを低下させるよう指示することを特徴とする請求項１記載の増幅装置。
【請求項８】
前記第１のスイッチ手段に入力される電流を監視する電流監視部と、
前記電流が、貫通電流であるか否かを判断し、貫通電流である場合、前記バイアス供給源をオフ制御する電源制御部と
をさらに備えることを特徴とする請求項１記載の増幅装置。
【請求項９】
制御入力端がバイアス供給源に接続され、一方の被制御端が接地される増幅素子を備え、信号入力端子が前記制御入力端に接続され、信号出力端子が前記増幅素子の他方の被制御端に接続される１又は複数の増幅器と、
前記バイアス供給源に接続するバイアス供給線から前記１又は複数の増幅器へのバイアス供給をオン／オフする第１のスイッチ手段と、
前記バイアスの供給経路とは異なる経路で前記制御入力端を短絡／開放させる第２のスイッチ手段と、
前記１又は複数の増幅器に対する駆動指令に応じて前記第２のスイッチ手段を開放させると共に前記第１のスイッチ手段をオン制御し、前記１又は複数の増幅器に対する停止指令に応じて前記第１のスイッチ手段をオフ制御すると共に前記第２のスイッチ手段を短絡させる制御部と
を備えることを特徴とする増幅装置。
【請求項１０】
前記増幅器が複数存在し、それぞれが信号入力端からの入力信号を並列処理するとき、
前記第１のスイッチ手段は、前記複数の増幅器への前記バイアス供給を同時にオン／オフすることを特徴とする請求項９記載の増幅装置。
【請求項１１】
前記増幅器が複数存在し、それぞれが信号入力端からの入力信号を並列処理するとき、
前記第２のスイッチ手段は、前記複数の増幅器それぞれにおける前記制御入力端を同時に短絡／開放させることを特徴とする請求項９記載の増幅装置。
【請求項１２】
前記第１のスイッチ手段は、前記バイアス供給線から前記複数の増幅器それぞれへのバイアス供給を個別にオン／オフする複数のスイッチを備え、
前記第２のスイッチ手段は、前記複数の増幅器の制御入力端それぞれを個別に短絡／開放させる複数のスイッチを備えることを特徴とする請求項９記載の増幅装置。
【請求項１３】
前記第１及び第２のスイッチ手段は、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor）をスイッチ素子として用いることを特徴とする請求項９記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば放送波を送信する無線装置において、放送波を増幅する増幅装置に関する。
【背景技術】
【０００２】
近年、限られた周波数帯を有効に利用するため、マイクロセル方式が用いられている。マイクロセル方式の一つであるＴＤＤ（Time Division Duplex：時分割複信）通信方式では、一つの周波数で送信と受信とを時間毎に切り替えて通信を行う。
【０００３】
ＴＤＤ通信方式における無線装置では、通信信号を増幅する増幅装置のオン／オフを高速に動作させる必要がある。増幅装置は、バイポーラトランジスタやＦＥＴ（Field Effect Transistor）により構成されるプッシュプル回路等による増幅素子を備えている。増幅装置では、キャパシタンス成分を有する増幅素子にバイアス電流を供給することによりオンとなり、バイアス電流の供給を停止することによりオフとなる。このとき、増幅装置を高速にオン／オフさせるためには、増幅素子の浮遊容量を迅速に充放電する必要がある。このため、バイアス電流の供給をオン／オフするスイッチと、増幅素子を短絡させるスイッチとが必要となる。
【０００４】
従来の増幅装置では、バイアス電流を供給するスイッチと増幅素子を短絡させるスイッチとがバイアス電流の供給系に設置されていた。しかしながら、この構造では、増幅装置の電源電圧又は電源電流が大きな場合にはスイッチにおける個々の部品サイズが大きくなるため、増幅素子とスイッチとの間の配線がどうしても長くなってしまう。増幅素子とスイッチとの間の配線が長くなると、その配線のインダクタンス成分によって、スイッチのオン／オフ時にリンギング又は逆起電圧等が発生し、増幅素子を破損させてしまうおそれがある。
【０００５】
なお、位相補償容量を持たない電圧フォロワー構成の帰還型充電（放電）手段と、ソースフォロワ放電（充電）手段を組み合わせて構成することにより、高速安定動作を達成し、低消費電力を図る手法が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−２５８８２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上のように、従来の増幅装置では、増幅素子とスイッチとの間の配線が長く、スイッチのオン／オフ時にリンギング又は逆起電圧等が発生し、増幅素子を破損させてしまうおそれがあった。
【０００７】
本発明は上記事情によりなされたもので、その目的は、増幅素子とスイッチとの間の配線を短くし、スイッチのオン／オフ時のリンギング及び逆起電圧等の発生を抑えることが可能な増幅装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る増幅装置は、一方の被制御端がバイアス供給源に接続され、他方の被制御端が接地される増幅素子を備え、信号入力端子が当該増幅素子の制御入力端に接続され、信号出力端子が前記一方の被制御端に接続される１又は複数の増幅器と、前記バイアス供給源に接続するバイアス供給線から前記１又は複数の増幅器へのバイアス供給をオン／オフする第１のスイッチ手段と、前記バイアスの供給経路とは異なる経路で前記一方の被制御端を短絡／開放させる第２のスイッチ手段と、前記１又は複数の増幅器に対する駆動指令に応じて前記第２のスイッチ手段を開放させると共に前記第１のスイッチ手段をオン制御し、前記１又は複数の増幅器に対する停止指令に応じて前記第１のスイッチ手段をオフ制御すると共に前記第２のスイッチ手段を短絡させる制御部とを備える。
【０００９】
これにより、第１のスイッチ手段と第２のスイッチ手段とがそれぞれ異なる経路に設置されため、第１及び第２のスイッチ手段と増幅器との間の配線を短くすることが可能となる。
【発明の効果】
【００１０】
本発明によれば、増幅素子とスイッチとの間の配線を短くし、スイッチのオン／オフ時のリンギング又は逆起電圧等の発生を抑えることが可能な増幅装置を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
【００１２】
（第１の実施形態）
図１は、本発明の一実施形態に係る増幅装置の構成を示す模式図である。図１における増幅装置は、ＦＥＴを備える増幅器１０と、バイアス電流供給線と増幅器１０との間に設置されるスイッチ１１と、バイアス電流の供給経路とは異なる経路において増幅器１０とアースとの間に設置されるスイッチ１２と、スイッチ１１，１２を制御する制御部１３とを有する。
【００１３】
上記増幅器１０において、ゲートはバイアス電圧供給線と接続され、ドレインはバイアス電流供給線と接続され、ソースは接地されている。そして、増幅器１０は、バイアス電圧供給線から供給される所定の電圧のバイアス電圧をゲートから受け取り、バイアス電流供給線からのバイアス電流をドレインから受け取る。
【００１４】
また、増幅器１０において、ゲートは信号入力端子と接続され、ドレインは信号出力端子と接続されている。これにより、信号入力端子に入力された無線信号は、増幅器１０で増幅され、信号出力端子から出力される。
【００１５】
上記スイッチ１１は、バイアス電流供給線から増幅器１０へのバイアス電流の供給をオン／オフする。上記スイッチ１２は、ドレインを短絡／開放させる。
【００１６】
上記制御部１３は、増幅器１０に対する増幅能の駆動指令に応じて、スイッチ１２を開放させると共にスイッチ１１をオン制御する。また、増幅器１０に対する増幅能の停止指令に応じてスイッチ１１をオフ制御すると共にスイッチ１２を短絡させる。
【００１７】
以上のように、上記第１の実施形態では、スイッチ１１をバイアス電流供給経路に設置し、スイッチ１２をバイアス電流供給経路とは異なる経路に設置するようにしている。これにより、増幅器１０とスイッチ１１間及び増幅器１０とスイッチ１２間の配線長を短くすることができる。
【００１８】
したがって、上記第１の実施形態に係る増幅装置は、スイッチ１１，１２のオン／オフ時のリンギング又は逆起電圧等の発生を抑えることができる。
【００１９】
また、上記第１の実施形態に係る増幅装置は、以下のように構成することも可能である。図２から図１０は、本発明の第１の実施形態に係る増幅装置の構成例を示す。
【００２０】
図２において、増幅器１０−１，１０−２は、並列に接続される。スイッチ１１は、バイアス電流供給線と増幅器１０−１，１０−２との間に設置され、増幅器１０−１，１０−２の両方へのバイアス電流の供給を同時にオン／オフする。スイッチ１２−１，１２−２は、バイアス電流供給経路とは異なる経路において増幅器１０−１，１０−２とアースとの間に設置される。スイッチ１２−１は、増幅器１０−１のドレインを選択的に短絡させ、スイッチ１２−２は、増幅器１０−２のドレインを短絡／開放させる。
【００２１】
制御部１３は、増幅器１０−１，１０−２に対する増幅能の駆動指令に応じて、スイッチ１２−１，１２−２を開放させると共にスイッチ１１をオン制御する。また、増幅器１０−１，１０−２に対する増幅能の停止指令に応じてスイッチ１１をオフ制御すると共にスイッチ１２−１，１２−２を短絡させる。
【００２２】
以上のように、スイッチ１１とスイッチ１２−１，１２−２とを別々の経路に設置することにより、１つのスイッチ１１を増幅器１０−１，１０−２間で共有することができ、かつ、各部品を最短で配線する部品配置を容易にする。
【００２３】
図３において、増幅器１０−１，１０−２は、並列に接続される。スイッチ１１−１，１１−２は、バイアス電流供給線と増幅器１０−１，１０−２との間に設置される。スイッチ１１−１は、増幅器１０−１へのバイアス電流の供給をオン／オフし、スイッチ１１−２は、増幅器１０−２へのバイアス電流の供給をオン／オフする。スイッチ１２は、バイアス電流供給経路とは異なる経路において増幅器１０−１，１０−２とアースとの間に設置され、増幅器１０−１，１０−２の両方のドレインを同時に短絡／開放させる。
【００２４】
制御部１３は、増幅器１０−１，１０−２に対する増幅能の駆動指令に応じて、スイッチ１２を開放させると共にスイッチ１１−１，１１−２をオン制御する。また、増幅器１０−１，１０−２に対する増幅能の停止指令に応じてスイッチ１１−１，１１−２をオフ制御すると共にスイッチ１２を短絡させる。
【００２５】
以上のように、スイッチ１１−１，１１−２とスイッチ１２を別々の経路に設置することにより、１つのスイッチ１２を増幅器１０−１，１０−２間で共有することができ、かつ、各部品を最短で配線する部品配置を容易にする。
【００２６】
図４では、スイッチ１１−ドレイン間及びスイッチ１２−ドレイン間の配線を抵抗値の低い配線にするようにしている。
【００２７】
これにより、バイアス配線のインピーダンスを小さくすることが可能となり、配線による電圧降下、リンギング及び逆起電圧を抑えることができる。さらに、増幅器がＤＰＤ（Digital Predistoter）機能を有する場合、そのメモリ効果を抑えることができる。
【００２８】
図５は、ノイズ除去等の目的により、図１におけるスイッチ１１，１２の近傍のバイアス配線にノイズ除去用コンデンサが設置される例を示す。一般に、ノイズ除去用のコンデンサを設置すると、そのキャパシタンス成分により、スイッチをオンにした際のスイッチ速度が遅くなる。そこで、図５では、バイアス電流供給経路を２系統備え、各バイアス電流供給経路にスイッチ１１−１，１１−２を設置するようにする。
【００２９】
これにより、スイッチ１１−１，１１−２全体におけるオン抵抗が減少するため、スイッチ速度が向上する。
【００３０】
なお、ここではバイアス電流供給経路が２系統である例について説明しているが、２系統に限定されるわけではない。また、ドレインを短絡させる経路が単系統である例について説明しているが、２系統以上であってもよい。
【００３１】
図６では、図１におけるスイッチ１１，１２をそれぞれＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）１４，１５に置き換えている。
【００３２】
これにより、ＭＯＳ−ＦＥＴ１４，１５の端子間容量のため、バイアス電流供給経路にノイズ除去用のコンデンサを設置しなくても、ノイズ除去やＤＰＤを備えた増幅器のメモリ効果を抑えることが可能となる。
【００３３】
図７及び図８では、増幅器１０はＢ級又はＣ級であり、スイッチ１１，１２近傍のバイアス配線にはノイズ除去用コンデンサが設置されている。
【００３４】
図７において、Ｂ級及びＣ級の増幅器は、増幅器への入力信号が有る状態より無い状態の方がドレインにおけるバイアス電流が小さいことが知られている。そこで、制御部１３は、増幅装置における増幅能の駆動指令が与えられたとき、増幅器１０への無線信号の入力が停止されたのちにスイッチ１２を開放させると共にスイッチ１１をオン制御する。例えば、制御部１３は、駆動指令が与えられると、増幅装置の前段に位置するバッファに、無線信号の停止を要求する旨を通知し、この通知に対する応答信号を受け取った場合、スイッチ１２及びスイッチ１１の切替制御をするようにしてもよい。
【００３５】
これにより、スイッチ１１の近傍に設置されたコンデンサをより早く充電することが可能となり、増幅器１０を高速にオンすることができる。
【００３６】
図８において、Ｂ級及びＣ級の増幅器は、増幅器への入力信号が無い状態より有る状態の方がドレインにおけるバイアス電流が大きいことが知られている。そこで、制御部１３は、増幅装置における増幅能の停止指令が与えられたとき、増幅器１０への無線信号の入力が開始されたのちにスイッチ１１をオフ制御すると共にスイッチ１２を短絡させる。例えば、制御部１３は、停止指令が与えられると、増幅装置の前段に位置するバッファに、無線信号の入力を要求する旨を通知し、この通知に対する応答信号を受け取った場合、スイッチ１２及びスイッチ１１の切替制御をするようにしてもよい。
【００３７】
これにより、スイッチ１１の近傍に設置されたコンデンサを早く放電することが可能となり、増幅器１０を高速にオフすることができる。
【００３８】
図９では、増幅装置は、ＦＥＴのゲート電圧を操作するゲート電圧操作部１６をさらに備える。制御部１３は、増幅装置における増幅能の停止指令を受け取ると、ゲート電圧を低下させるようゲート電圧操作部１６に指示を出す。
【００３９】
これにより、ゲート電圧を低下させると、図９に示すゲート電圧とドレイン電流との関係に基づいて、ドレイン電流が増大し、コンデンサの電荷を早く放電することが可能となる。つまり、増幅器１０を高速にオフすることができる。
【００４０】
図１０では、増幅装置は、スイッチ１１に入力される電流をモニタするモニタ部１７と、電源制御部１８とをさらに備える。電源制御部１８は、モニタ部１７でモニタされた電流が貫通電流であるか否かを判断し、貫通電流である場合、バイアス電流の電源１９をオフ制御する。
【００４１】
これにより、スイッチ１１のオン制御とスイッチ１２の短絡とが同時に行われてしまった場合でも、バイアス電流の電源をオフすることができるため、増幅装置のフェイルセーフ機能が実現できる。
【００４２】
（第２の実施形態）
図１１は、本発明の第２の実施形態に係る増幅装置の構造の模式図を示す。図１１における増幅装置は、ＦＥＴを備える増幅器１０と、バイアス電圧供給線と増幅器１０との間に設置されるスイッチ１１と、バイアス電圧の供給経路とは異なる経路において増幅器１０とアースとの間に設置されるスイッチ１２と、スイッチ１１，１２を制御する制御部１３とを有する。
【００４３】
上記増幅器１０において、ゲートはバイアス電圧供給線と接続され、ドレインはバイアス電流供給線と接続され、ソースは接地されている。そして、増幅器１０は、バイアス電圧供給線から供給される所定の電圧のバイアス電圧をゲートから受け取り、バイアス電流供給線からのバイアス電流をドレインから受け取る。
【００４４】
また、増幅器１０において、ゲートは信号入力端子と接続され、ドレインは信号出力端子と接続されている。これにより、信号入力端子に入力された無線信号は、ＦＥＴで増幅され、信号出力端子から出力される。
【００４５】
上記スイッチ１１は、バイアス電圧供給線から増幅器１０へのバイアス電圧の供給をオン／オフする。上記スイッチ１２は、ゲートを短絡／開放させる。
【００４６】
上記制御部１３は、増幅器１０に対する増幅能の駆動指令に応じて、スイッチ１２を開放させると共にスイッチ１１をオン制御する。また、増幅器１０に対する増幅能の停止指令に応じてスイッチ１１をオフ制御すると共にスイッチ１２を短絡させる。
【００４７】
以上のように、上記第２の実施形態では、スイッチ１１をバイアス電圧供給経路に設置し、スイッチ１２をバイアス電圧供給経路とは異なる経路に設置するようにしている。これにより、増幅器１０とスイッチ１１間及び増幅器１０とスイッチ１２間の配線長を短くすることができる。
【００４８】
したがって、上記第１の実施形態に係る増幅装置は、スイッチ１１，１２のオン／オフ時のリンギング又は逆起電圧等の発生を抑えることができる。
【００４９】
また、上記第２の実施形態に係る増幅装置は、以下のように構成することも可能である。図１２から図１５は、本発明の第２の実施形態に係る増幅装置の構成例を示す。
【００５０】
図１２において、増幅器１０−１，１０−２は、並列に接続される。スイッチ１１は、バイアス電圧供給線と増幅器１０−１，１０−２との間に設置され、増幅器１０−１，１０−２の両方へのバイアス電圧の供給を同時にオン／オフする。スイッチ１２−１，１２−２は、バイアス電圧供給経路とは異なる経路において増幅器１０−１，１０−２とアースとの間に設置される。スイッチ１２−１は、増幅器１０−１のゲートを選択的に短絡させ、スイッチ１２−２は、増幅器１０−２のゲートを短絡／開放させる。
【００５１】
制御部１３は、増幅器１０−１，１０−２に対する増幅能の駆動指令に応じて、スイッチ１２−１，１２−２を開放させると共にスイッチ１１をオン制御する。また、増幅器１０−１，１０−２に対する増幅能の停止指令に応じてスイッチ１１をオフ制御すると共にスイッチ１２−１，１２−２を短絡させる。
【００５２】
以上のように、スイッチ１１とスイッチ１２−１，１２−２とを別々の経路に設置することにより、１つのスイッチ１１を増幅器１０−１，１０−２間で共有することができ、かつ、各部品を最短で配線する部品配置を容易にする。
【００５３】
図１３において、増幅器１０−１，１０−２は、並列に接続される。スイッチ１１−１，１１−２は、バイアス電圧供給線と増幅器１０−１，１０−２との間に設置される。スイッチ１１−１は、増幅器１０−１へのバイアス電圧の供給をオン／オフし、スイッチ１１−２は、増幅器１０−２へのバイアス電圧の供給をオン／オフする。スイッチ１２は、バイアス電圧供給経路とは異なる経路において増幅器１０−１，１０−２とアースとの間に設置され、増幅器１０−１，１０−２の両方のゲートを同時に短絡／開放させる。
【００５４】
制御部１３は、増幅器１０−１，１０−２に対する増幅能の駆動指令に応じて、スイッチ１２を開放させると共にスイッチ１１−１，１１−２をオン制御する。また、増幅器１０−１，１０−２に対する増幅能の停止指令に応じてスイッチ１１−１，１１−２をオフ制御すると共にスイッチ１２を短絡させる。
【００５５】
以上のように、スイッチ１１−１，１１−２とスイッチ１２を別々の経路に設置することにより、１つのスイッチ１２を増幅器１０−１，１０−２間で共有することができ、かつ、各部品を最短で配線する部品配置を容易にする。
【００５６】
図１４は、ノイズ除去等の目的により、図１１におけるスイッチ１１，１２の近傍のバイアス配線にノイズ除去用コンデンサが設置される例を示す。一般に、ノイズ除去用のコンデンサを設置すると、そのキャパシタンス成分により、スイッチをオンにした際のスイッチ速度が遅くなる。そこで、図１４では、バイアス電圧供給経路を２系統備え、各バイアス電圧供給経路にスイッチ１１−１，１１−２を設置するようにする。
【００５７】
これにより、スイッチ１１−１，１１−２全体におけるオン抵抗が減少するため、スイッチ速度が向上する。
【００５８】
なお、ここではバイアス電圧供給経路が２系統である例について説明しているが、２系統に限定されるわけではない。また、ゲートを短絡させる経路が単系統である例について説明しているが、２系統以上であってもよい。
【００５９】
図１５では、図１１におけるスイッチ１１，１２をそれぞれＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）１４，１５に置き換えている。
【００６０】
これにより、ＭＯＳ−ＦＥＴ１４，１５の端子間容量のため、バイアス電圧供給経路にノイズ除去用のコンデンサを設置しなくても、ノイズ除去やＤＰＤを備えた増幅器のメモリ効果を抑えることが可能となる。
【００６１】
これにより、スイッチ１１の近傍に設置されたコンデンサを早く放電することが可能となり、増幅器１０を高速にオフすることができる。
【００６２】
（その他の実施形態）
なお、本発明は上記実施形態に限定されるものではない。例えば、上記各実施形態では、増幅器１０がＦＥＴを備える例について説明しているが、増幅素子はＦＥＴに限定されることは無い。
【００６３】
また、本発明は実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することが可能である。また、上記各実施形態により開示される複数の構成要素の適宜の組み合わせにより、種々の発明を実行できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る増幅装置の第１の実施形態の構成を示す模式図。
【図２】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図３】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図４】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図５】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図６】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図７】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図８】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図９】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図１０】上記第１の実施形態の増幅装置の構成例を示す模式図。
【図１１】本発明に係る増幅装置の第２の実施形態の構成を示す模式図。
【図１２】上記第２の実施形態の増幅装置の構成例を示す模式図。
【図１３】上記第２の実施形態の増幅装置の構成例を示す模式図。
【図１４】上記第２の実施形態の増幅装置の構成例を示す模式図。
【図１５】上記第２の実施形態の増幅装置の構成例を示す模式図。
【符号の説明】
【００６５】
１０，１０−１，１０−２…増幅器、１１，１１−１，１１−２，１２，１２−１，１２−２…スイッチ、１３…制御部、１４，１５…ＭＯＳ−ＦＥＴ、１６…ゲート電圧操作部、１７…モニタ部、１８…電源制御部、１９…電源。
【図１】
2009130621.tif 000003
【図２】
2009130621.tif 000004
【図３】
2009130621.tif 000005
【図４】
2009130621.tif 000006
【図５】
2009130621.tif 000007
【図６】
2009130621.tif 000008
【図７】
2009130621.tif 000009
【図８】
2009130621.tif 000010
【図９】
2009130621.tif 000011
【図１０】
2009130621.tif 000012
【図１１】
2009130621.tif 000013
【図１２】
2009130621.tif 000014
【図１３】
2009130621.tif 000015
【図１４】
2009130621.tif 000016
【図１５】
2009130621.tif 000017