(57)【要約】【課題】電流利得が高いトランジスタ素子を提供する。【解決手段】基板２上にヘテロバイポーラトランジスタ３が形成され、該ヘテロバイポーラトランジスタ３上に高電子移動度トランジスタ４が形成されたトランジスタ素子１において、上記ヘテロバイポーラトランジスタ３のベース層８の層厚が１２０ｎｍ以上である。【選択図】図１
2009016597.tif 000002
【特許請求の範囲】
【請求項１】
基板上にヘテロバイポーラトランジスタが形成され、該ヘテロバイポーラトランジスタ上に高電子移動度トランジスタが形成されたトランジスタ素子において、上記ヘテロバイポーラトランジスタのベース層の層厚が１２０ｎｍ以上であることを特徴とするトランジスタ素子。
【請求項２】
上記基板がＧａＡｓ、ＩｎＰ等の半絶縁性化合物基板であることを特徴とする請求項１記載のトランジスタ素子。
【請求項３】
上記基板がシリコン基板であることを特徴とする請求項１記載のトランジスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流利得が高いトランジスタ素子に関する。
【背景技術】
【０００２】
ヘテロバイポーラトランジスタ（ＨＢＴ）の動作は、基本的には通常のバイポーラトランジスタ（ＢＪＴ）と同様である。ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する。ところが、エミッタにバンドギャップの大きな半導体材料を用いたｎｐｎ型ＨＢＴでは、ベースエミッタ界面に障壁ができ、ホールがエミッタへ漏れるのを抑えることができる。よって、ＨＢＴでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。
【０００３】
図３に示されるように、従来のＨＢＴ素子３０１は、半絶縁性ＧａＡｓ基板３０２上に、サブコレクタ層３０３となるｎ型ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層３０４となるｎ型ＧａＡｓ層を厚さ７００ｎｍ、ベース層３０５となるｐ型ＧａＡｓ層を厚さ５０ｎｍ、エミッタ層３０６となるｎ型ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）を４０ｎｍ、エミッタコンタクト層３０７となるｎ型ＧａＡｓ層を１００ｎｍ、ｇｒａｄｅｄノンアロイ層３０８となるｎ型ＩＮｘＧａ１−ｘＡｓ層（ｘ＝０→０．５）を５０ｎｍ、均一組成ノンアロイ層３０９となるｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）を５０ｎｍ、を順に積層したものである。
【０００４】
一方、高電子移動度トランジスタ（ＨＥＭＴ;Hight electron mobility transistor）は、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を持つ。ヘテロ結合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。
【０００５】
図４に示されるように、従来のＨＥＭＴ素子４０１は、半絶縁性ＧａＡｓ基板４０２上に、アンドープＧａＡｓバッファ層４０３、ｎ型ＡｌｘＧａ１−ｘＡｓ電子供給層４０４、アンドープＡｌｘＧａ１−ｘＡｓスペーサ層４０５、アンドープＩｎｘＧａ１−ｘＡｓチャネル層４０６、アンドープＡｌｘＧａ１−ｘＡｓスペーサ層４０７、ｎ型ＡｌｘＧａ１−ｘＡｓ電子供給層４０８、ｎ型ＧａＡｓキャップ層４０９を順に積層したものである。
【０００６】
これらのトランジスタ素子は、主に携帯端末の送受信用パワー増幅器に用いられてきたが、近年、音声、データだけで動画像などの大容量で多様な情報を高速で送受信する必要がでてきた。このため、携帯端末の中で最も電力消費する部品である送信用パワー増幅器らも高性能化が求められ、低電圧で動作し、かつ、消費電力を少なくしなければならない。これらは、パワー増幅器の効率を上げることにより要望に応えることができるが、一般に、増幅器を高効率で動作させた場合には出力信号の歪みが大きくなるという問題がある。歪みにより、隣接する通信チャンネルに電波が漏れだすと、当該チャンネルの信号と隣接する通信チャンネルの信号とが干渉し、送信データが異なった値になる。
【０００７】
そこで、ＨＢＴとＨＥＭＴとを配線で繋いで用いるのではなく、ＨＢＴとＨＥＭＴを一体化することによって配線を減らし、消費電力と出力信号の歪みを抑えるようにしている。
【０００８】
図５に示したパワー増幅器モジュール５０１では、入力信号を駆動用ＨＥＭＴ５０２により増幅し、その増幅信号を後段の出力用ＨＢＴ５０３によりさらに増幅して出力信号とするように構成している。
【０００９】
特許文献１に開示されたトランジスタ素子は、ＧａＡｓ基板上にＨＢＴが形成され、そのＨＢＴ上にＨＥＭＴが形成されたものである。
【００１０】
【特許文献１】特開２００６−２２８７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、ＧａＡｓ基板上にＨＢＴを成長させた後に、そのＨＢＴ上にＨＥＭＴを成長させると、その際の成長温度（高温）のために結晶が劣化し、ＨＢＴの電流利得が低下してしまう。すなわち、ＨＢＴのみを成長させる場合には、ＨＢＴの成長直後に温度を下げることで成長温度によるＨＢＴの劣化を防ぐことができるが、ＨＢＴの成長の後、ＨＥＭＴを成長させると、ＨＢＴが長く成長温度にさらされてＡｓ抜けにより電流利得が低下する。
【００１２】
よって、ＧａＡｓ基板上にＨＢＴを成長させた後に、そのＨＢＴ上にＨＥＭＴを成長させても、電流利得が低下しないトランジスタ素子が望まれる。
【００１３】
そこで、本発明の目的は、上記課題を解決し、電流利得が高いトランジスタ素子を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために本発明は、基板上にヘテロバイポーラトランジスタが形成され、該ヘテロバイポーラトランジスタ上に高電子移動度トランジスタが形成されたトランジスタ素子において、上記ヘテロバイポーラトランジスタのベース層の層厚が１２０ｎｍ以上であるものである。
【００１５】
上記基板がＧａＡｓ、ＩｎＰ等の半絶縁性化合物基板であってもよい。
【００１６】
上記基板がシリコン基板であってもよい。
【発明の効果】
【００１７】
本発明は次の如き優れた効果を発揮する。
【００１８】
（１）電流利得が高い。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施形態を添付図面に基づいて詳述する。
【００２０】
図１に示されるように、本発明に係るトランジスタ素子１は、基板２上にヘテロバイポーラトランジスタ（ＨＢＴ）３が形成され、そのＨＢＴ３上に高電子移動度トランジスタ（ＨＥＭＴ）４が形成されたトランジスタ素子１において、上記ＨＢＴ３のベース層８の層厚が１２０ｎｍ以上であるものである。
【００２１】
本発明のトランジスタ素子の詳細な構造を製造方法と共に説明する。
【００２２】
半絶縁性ＧａＡｓ基板２上に、エピタキシャル成長により、バッファ層５となるｕｎ−ＧａＡｓ層を厚さ１００ｎｍ、サブコレクタ層６となるｎ型ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層７となるｎ型ＧａＡｓ層を７００ｎｍ、ベース層８となるｐ型ＧａＡｓ層を厚さ１２０ｎｍ、エミッタ層９となるｎ型ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）を厚さ４０ｎｍ、バラスト層１０となるｎ型ＧａＡｓ層を厚さ１００ｎｍ、バッファ層１１となるｕｎ−ＡｌｘＧａ１−ｘＡｓ層（ｘ＝０．２８）を厚さ５００ｎｍ、電子供給層１２となるｎ型ＡｌｘＧａ１−ｘＡｓ層（ｘ＝０．３）を厚さ３０ｎｍ、スペーサ層１３となるｕｎ−ＡｌｘＧａ１−ｘＡｓ層（ｘ＝０．３）を厚さ１０ｎｍ、チャネル層１４となるＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．１８）を厚さ１５ｎｍ、スペーサ層１５となるｕｎ−ＡｌｘＧａ１−ｘＡｓ層（ｘ＝０．３）を厚さ１０ｎｍ、電子供給層１６となるｎ型ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）を厚さ３０ｎｍ、ショットキー層１７となるｕｎ−ＧａＡｓ層を厚さ３０ｎｍ、ストッパ層１８となるｎ型ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）を厚さ１０ｎｍ、ノンアロイ層１９，２０となるｎ型ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）をそれぞれ厚さ５０ｎｍを順に積層することにより、本発明のトランジスタ素子１が製造される。
【００２３】
このトランジスタ素子１を動作試験したところ、ＨＢＴ３のベース抵抗は２２０Ω／ｓｑであった。電流利得は１２０（電流密度１ｋＡ／ｃｍ２）の増幅作用が得られた。ＨＥＭＴ４の移動度は４０００ｃｍ２／Ｖ・ｓ、シートキャリア濃度は２．１×１０１２ｃｍ−２、ピンチオフ電圧は−０．５Ｖであった。
【００２４】
次に、ベース層の層厚を従来の１２０ｎｍ未満から本発明の１２０ｎｍ以上まで変えて、他の条件は同じままでトランジスタ素子を製造し、動作試験により電流利得（電流増幅率）を調べた。その結果を図２に示す。
【００２５】
図２に示されるように、ベース層の層厚と電流利得（電流増幅率）とには関係がある。ベース層の層厚を厚くすることにより、同じベース抵抗では電流利得が高くなる。層厚が１２０ｎｍ以上になると、電流利得はほとんど変わらない。このことから、ベース層の層厚が１２０ｎｍ以上であれば十分に高い電流利得が得られると結論できる。なお、ベース抵抗はベース層の層厚とシートキャリア濃度との積で決まる。例えば、層厚を１００ｎｍから１２０ｎｍに厚くするときは、これに応じてシートキャリア濃度を２０％低くすることでベース抵抗が同じに保たれる。
【００２６】
本発明によれば、基板２上にＨＢＴ３が形成され、そのＨＢＴ３上にＨＥＭＴ４が形成されたトランジスタ素子１において、ＨＢＴ３のベース層８の層厚が１２０ｎｍ以上としたので、ベース層の層厚が１２０ｎｍ未満であった従来のトランジスタ素子に比べて電流利得を高くすることができる。
【００２７】
以上の実施形態では、基板として半絶縁性ＧａＡｓ基板を用いたが、Ｓｉ基板、ＩｎＰ基板に対しても本発明は適用できる。
【００２８】
本発明によれば、送信用パワー増幅器において使用されるとき、低電圧で動作し、出力信号の歪みを抑え、消費電力を軽減でき、かつ、電流利得を下げることのないトランジスタ素子を提供することができる。これは、ＨＢＴ３とＨＥＭＴ４が同じ基板２に形成され、ＨＢＴ３とＨＥＭＴ４を繋ぐ配線が省略できたので、消費電力が軽減され、出力信号の歪みが抑制されたことによる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態を示すトランジスタ素子の積層構造図である。
【図２】ベース層の層厚と電流増幅率との関係を示すグラフである。
【図３】ＨＢＴ素子の積層構造図である。
【図４】ＨＥＭＴ素子の積層構造図である。
【図５】従来のパワー増幅器モジュールの回路図である。
【符号の説明】
【００３０】
１  トランジスタ素子
２  半絶縁性ＧａＡｓ基板
３  ＨＢＴ
４  ＨＥＭＴ
５  バッファ層
６  サブコレクタ層
７  コレクタ層
８  ベース層
９  エミッタ層
１０  バラスト層
１１  バッファ層
１２  電子供給層
１３  スペーサ層
１４  チャネル層
１５  スペーサ層
１６  電子供給層
１７  ショットキー層
１８  ストッパ層
１９  ノンアロイ層
２０  ノンアロイ層
【図１】
2009016597.tif 000003
【図２】
2009016597.tif 000004
【図３】
2009016597.tif 000005
【図４】
2009016597.tif 000006
【図５】
2009016597.tif 000007