(57)【要約】【課題】ＬＯＣＯＳ酸化膜の縁部に凹部が形成されることを抑制できる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、シリコン基板１にパッド酸化膜１０を形成する工程と、パッド酸化膜１０上に窒化シリコン膜１２を形成する工程と、窒化シリコン膜１２に開口パターンを形成する工程と、窒化シリコン膜１２をマスクとしてシリコン基板１を熱酸化することにより、ＬＯＣＯＳ酸化膜２を形成し、かつ窒化シリコン膜１２の表面に窒酸化シリコン膜１２ａを形成する工程と、窒酸化シリコン膜１２ａを窒化する工程と、窒化された窒酸化シリコン膜１２ａ及び窒化シリコン膜１２を同一のエッチング処理で除去する工程とを具備する。【選択図】図１
2009016473.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板にパッド酸化膜を形成する工程と、
前記パッド酸化膜上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜に開口パターンを形成する工程と、
前記窒化シリコン膜をマスクとして前記シリコン基板を熱酸化することにより、ＬＯＣＯＳ酸化膜を形成し、かつ前記窒化シリコン膜の表面に窒酸化シリコン膜を形成する工程と、
前記窒酸化シリコン膜を窒化する工程と、
窒化された前記窒酸化シリコン膜及び前記窒化シリコン膜を、窒化シリコンのエッチング速度が酸化シリコンのエッチング速度より速い条件でエッチングすることにより除去する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記窒酸化シリコン膜を窒化する工程は、アンモニア雰囲気中で前記窒酸化シリコン膜を熱処理する工程である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記窒酸化シリコン膜を窒化する工程は、窒素含有プラズマで前記窒酸化シリコン膜を処理する工程である請求項１に記載の半導体装置の製造方法。
【請求項４】
前記窒酸化シリコン膜を窒化する工程は、前記窒酸化シリコン膜に窒素含有イオンを注入する工程である請求項１に記載の半導体装置の製造方法。
【請求項５】
前記ＬＯＣＯＳ酸化膜を形成する工程の後、前記窒酸化シリコン膜を窒化する工程の前に、前記ＬＯＣＯＳ酸化膜をレジスト膜で覆う工程を具備し、
前記窒酸化シリコン膜を窒化する工程の後に、前記レジスト膜を除去する工程を具備する請求項３又は４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＯＣＯＳ酸化膜を有する半導体装置の製造方法に関する。特に本発明は、ＬＯＣＯＳ酸化膜の縁部に凹部が形成されることを抑制できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図４の各図は、従来の半導体装置の製造方法を説明するための断面図である。まず図４（Ａ）に示すように、シリコン基板１００上にパッド酸化膜１１０及び窒化シリコン膜１１２を形成し、さらに窒化シリコン膜１１２に開口パターンを形成する。次いで、窒化シリコン膜１１２をマスクとしてシリコン基板１００を熱酸化する。これにより、シリコン基板１００には素子分離膜としてのＬＯＣＯＳ酸化膜１０２が形成される。このとき、窒化シリコン膜１１２の表層も酸化され、窒酸化シリコン膜１１２ａが形成される。
【０００３】
その後、図４（Ｂ）に示すように、窒酸化シリコン膜１１２ａを、フッ酸を用いたウェットエッチングにより除去する。このとき、ＬＯＣＯＳ酸化膜１０２の表層も除去され、ＬＯＣＯＳ酸化膜の縁部に急峻な凹部１０２ａが形成される（例えば特許文献１参照）。
【０００４】
次いで、図４（Ｃ）に示すように、窒化シリコン膜１１２を、熱燐酸を用いたウェットエッチングで除去し、さらにパッド酸化膜１１０を、フッ酸を用いたウェットエッチングにより除去する。次いで、ゲート絶縁膜１０３、ゲート電極１０４、低濃度不純物領域１０６、サイドウォール１０５、並びにソース及びドレインとなる不純物領域１０７をこの順に形成する。このようにして、素子領域に位置するトランジスタが形成される。
【０００５】
ゲート電極１０４は、ゲート絶縁膜１０３を含む全面上にポリシリコン膜を形成し、このポリシリコン膜をドライエッチングにより選択的に除去することにより形成される。このドライエッチング工程において、凹部１０２ａ内に位置するポリシリコン膜がポリシリコンパターン１０４ａとして残留することがある。
【０００６】
図５は、図４（Ｃ）の状態における半導体装置の平面図である。図４（Ｃ）の一部が図４のＡ−Ａ´断面図に相当する。本図に示すようにゲート電極１０４には、凹部１０２ａの近傍に位置する細線化部１０４ｂが形成される。細線化部１０４ｂが素子領域と重なっている場合、トランジスタの特性に影響を与える。
【０００７】
【特許文献１】特開平５−１９０５３９号公報（図６、第５段落）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記したように、ＬＯＣＯＳ酸化膜を形成するとき、マスクとなる窒化シリコン膜の表層に窒酸化シリコン膜が形成される。この窒酸化シリコン膜を除去する際に、ＬＯＣＯＳ酸化膜の縁部に急峻な凹部が形成される。この凹部が形成されると、ゲート電極形成時にエッチング残りが生じることがあり、かつゲート電極の細線化が生じることがある。
【０００９】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ＬＯＣＯＳ酸化膜の縁部に凹部が形成されることを抑制できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、
シリコン基板にパッド酸化膜を形成する工程と、
前記パッド酸化膜上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜に開口パターンを形成する工程と、
前記窒化シリコン膜をマスクとして前記シリコン基板を熱酸化することにより、ＬＯＣＯＳ酸化膜を形成し、かつ前記窒化シリコン膜の表面に窒酸化シリコン膜を形成する工程と、
前記窒酸化シリコン膜を窒化する工程と、
窒化された前記窒酸化シリコン膜及び前記窒化シリコン膜を、窒化シリコンのエッチング速度が酸化シリコンのエッチング速度より速い条件でエッチングすることにより除去する工程とを具備する。
【００１１】
この半導体装置の製造方法によれば、前記窒化シリコン膜を除去する工程の前に、前記窒酸化シリコン膜を窒化する工程があるため、前記窒酸化シリコン膜を、窒化シリコンのエッチング速度が酸化シリコンのエッチング速度より速い条件でエッチングすることにより除去することができる。このため、前記窒酸化シリコン膜を除去する工程において前記ＬＯＣＯＳ酸化膜がエッチングされることは抑制される。従って、ＬＯＣＯＳ酸化膜の縁部に凹部が形成されることを抑制できる。
【００１２】
前記窒酸化シリコン膜を窒化する工程は、アンモニア雰囲気中で前記窒酸化シリコン膜を熱処理する工程であってもよいし、窒素含有プラズマで前記窒酸化シリコン膜を処理する工程であってもよいし、前記窒酸化シリコン膜に窒素含有イオンを注入する工程であってもよい。
【００１３】
前記ＬＯＣＯＳ酸化膜を形成する工程の後、前記窒酸化シリコン膜を窒化する工程の前に、前記ＬＯＣＯＳ酸化膜をレジスト膜で覆う工程を具備し、前記窒酸化シリコン膜を窒化する工程の後に、前記レジスト膜を除去する工程を具備してもよい。この場合、前記窒酸化シリコン膜を窒化する工程において前記ＬＯＣＯＳ酸化膜の表層が窒化されることを防止でき、その結果、前記窒酸化シリコン膜を除去する工程において前記ＬＯＣＯＳ酸化膜がエッチングされることをさらに抑制できる。従って、ＬＯＣＯＳ酸化膜の縁部に凹部が形成されることをさらに抑制できる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態によって製造される半導体装置は、ＬＯＣＯＳ法によって素子分離膜が形成されている。
【００１５】
まず図１（Ａ）に示すように、シリコン基板１を熱酸化することにより、パッド酸化膜１０を形成する。パッド酸化膜１０の厚さは、例えば２０ｎｍ以上６０ｎｍ以下である。次いでパッド酸化膜１０上に、窒化シリコン膜１２を熱ＣＶＤ法により形成する。窒化シリコン膜１２の厚さは、例えば１００ｎｍ以上２００ｎｍ以下である。次いで、窒化シリコン膜１２上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜１２をエッチングする。これにより窒化シリコン膜１２には、開口パターンが形成される。その後、レジストパターンを除去する。
【００１６】
次いで図１（Ｂ）に示すように、窒化シリコン膜１２をマスクとしてシリコン基板１を熱酸化する。これによりシリコン基板１には、素子分離膜であるＬＯＣＯＳ酸化膜２が形成され、素子領域型の領域から分離される。このとき、窒化シリコン膜１２の表層も酸化され、窒化シリコン膜１２の表層に位置する窒酸化シリコン膜１２ａが形成される。
【００１７】
次いで図１（Ｃ）に示すように、窒酸化シリコン膜１２ａを窒化処理する。窒化処理の方法としては、例えばアンモニア雰囲気中で窒酸化シリコン膜１２ａを熱処理する方法、窒素プラズマで窒酸化シリコン膜１２ａを処理する方法、及び窒酸化シリコン膜１２ａに窒素イオンを打ち込む方法がある。熱処理により窒酸化シリコン膜１２ａを形成する場合、処理温度は例えば８００℃以上１０００℃以下であり、処理時間は例えば３０分以上２時間以下である。これにより、窒酸化シリコン膜１２ａに含まれる酸素の少なくとも一部が窒素に置換し、窒素シリコン膜をエッチングする条件で窒酸化シリコン膜１２ａがエッチングできるようになる。
【００１８】
なお、本処理において、ＬＯＣＯＳ酸化膜２の表層も窒化され、ＬＯＣＯＳ酸化膜２の表層に位置する酸窒化シリコン膜２ａが形成される。ただし、酸窒化シリコン膜２ａの窒素含有率は窒酸化シリコン膜１２ａの窒素含有率より低いため、窒素シリコン膜をエッチングする条件、すなわち窒化シリコンのエッチング速度が酸化シリコンのエッチング速度より速い条件における酸窒化シリコン膜２ａのエッチングレートは、窒酸化シリコン膜１２ａのエッチングレートより十分低い。
【００１９】
次いで、図２（Ａ）に示すように、熱燐酸を用いたウェットエッチングにより、酸窒化シリコン膜１２ａ及び窒化シリコン膜１２を同一工程で除去する。本工程において、酸窒化シリコン膜２ａもエッチングされる。しかし上記したように、酸窒化シリコン膜２ａのエッチングレートは、窒酸化シリコン膜１２ａのエッチングレートより十分低いため、酸窒化シリコン膜２ａも含めたＬＯＣＯＳ酸化膜２の厚さの減厚量は、従来と比較して小さくなる。このため、ＬＯＣＯＳ酸化膜２の縁部に急峻な凹部が形成されることは抑制される。
【００２０】
次いで、図２（Ｂ）に示すようにパッド酸化膜１０を、フッ酸を用いたウェットエッチングにより除去する。次いで、シリコン基板１を熱酸化する。これにより、素子領域に位置するシリコン基板１には、ゲート絶縁膜３が形成される。次いで、ゲート絶縁膜３及びＬＯＣＯＳ酸化膜２上に、ポリシリコン膜をＣＶＤ法により形成する。次いで、ポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、ゲート絶縁膜３上に位置するゲート電極４が形成される。ゲート電極４はＬＯＣＯＳ酸化膜２上まで延伸しているが、上記したように、ＬＯＣＯＳ酸化膜２の縁部に急峻な凹部が形成されることは抑制されるため、ポリシリコン膜のエッチング残りが生じることが抑制され、かつゲート電極４の細線化が生じることが抑制される。
【００２１】
次いで、ゲート電極４及びＬＯＣＯＳ酸化膜２をマスクとして、シリコン基板１に不純物を導入する。これにより素子領域に位置するシリコン基板１には、低濃度不純物領域６が形成される。次いで、ゲート電極４上を含む全面上に絶縁膜を形成し、この絶縁膜をエッチバックする。これによりゲート電極４の側壁上にはサイドウォール５が形成される。次いで、ゲート電極４、サイドウォール５、及びＬＯＣＯＳ酸化膜２をマスクとして、シリコン基板１に不純物を導入する。これにより素子領域に位置するシリコン基板１には、ソース及びドレインとなる不純物領域７が形成される。
このようにして、素子領域に位置するシリコン基板１にはトランジスタが形成される。なお、トランジスタを形成する工程において、窒酸化シリコン膜２ａは、少なくとも大部分が除去される。
【００２２】
以上、本実施形態によれば、ＬＯＣＯＳ酸化膜２を形成した後、窒化シリコン膜１２の表層に形成された窒酸化シリコン膜１２ａを窒化する処理を行い、その後、窒化シリコン膜１２を除去している。従って、窒酸化シリコン膜１２ａを含む窒化シリコン膜１２をエッチングにより除去する工程において、ＬＯＣＯＳ酸化膜２がエッチングされる量を少なくすることができる。この結果、ＬＯＣＯＳ酸化膜２の縁部に急峻な凹部が形成されることが抑制され、半導体装置の歩留まりが向上する。
【００２３】
また、従来方法においては、マスク膜となる窒化シリコン膜を除去する工程においてＬＯＣＯＳ酸化膜が除去されることを前提にして、ＬＯＣＯＳ酸化膜を厚めに形成していたが、本実施形態によれば、ＬＯＣＯＳ酸化膜２を厚めに形成する必要がなくなる。従って、ＬＯＣＯＳ酸化膜２のバーズビークの長さを小さくすることができ、その結果、微細な素子分離を行うことが可能になる。
【００２４】
図３は、第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態は、窒酸化シリコン膜１２ａを窒化処理する方法が、窒素プラズマで窒酸化シリコン膜１２ａを処理する方法又は窒酸化シリコン膜１２ａに窒素イオンを打ち込む方法である点、ＬＯＣＯＳ酸化膜２を形成する工程の後、窒酸化シリコン膜１２ａを窒化する工程の前に、ＬＯＣＯＳ酸化膜２をレジスト膜５０で覆う工程を有する点、及び、窒酸化シリコン膜１２ａを窒化する工程の後、窒酸化シリコン膜１２及び窒化シリコン膜１２を除去する工程の前にレジスト膜５０を除去する工程を有する点を除いて、第１の実施形態と同様である。
【００２５】
本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、窒酸化シリコン膜１２ａを窒化する工程において、ＬＯＣＯＳ酸化膜２はレジスト膜５０で覆われている為、ＬＯＣＯＳ酸化膜２の表層に酸窒化シリコン膜が形成されない。従って、窒酸化シリコン膜１２ａを含む窒化シリコン膜１２をエッチングにより除去する工程において、ＬＯＣＯＳ酸化膜２がエッチングされる量をさらに少なくすることができる。この結果、ＬＯＣＯＳ酸化膜２の縁部に急峻な凹部が形成されることがさらに抑制される。
【００２６】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００２７】
【図１】各図は第１の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図２】各図は図１の次の工程を説明するための断面図。
【図３】第２の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図４】各図は従来の半導体装置の製造方法を説明するための断面図。
【図５】図４（Ｃ）の状態における半導体装置の平面図。
【符号の説明】
【００２８】
１，１００…シリコン基板、２，１０２…ＬＯＣＯＳ酸化膜、２ａ…酸窒化シリコン膜、３，１０３…ゲート絶縁膜、４，１０４…ゲート電極、５，１０５…サイドウォール、６，１０６…低濃度不純物領域、７，１０７…不純物領域、１０，１１０…パッド酸化膜、１２，１１２…窒化シリコン膜、１２ａ，１１２ａ…窒酸化シリコン膜、５０…レジスト膜、１０２ａ…凹部、１０４ａ…ポリシリコンパターン、１０４ｂ…細線化部
【図１】
2009016473.tif 000003
【図２】
2009016473.tif 000004
【図３】
2009016473.tif 000005
【図４】
2009016473.tif 000006
【図５】
2009016473.tif 000007