(57)【要約】【課題】ＶＣＸＯ及び高周波数のクロックを使わずにデジタルテレビ放送の音声同期装置を提供すること。【解決手段】デジタルテレビ放送の音声同期装置は、入力クロックを逓倍した一定周波数のクロックを所定の分周比で分周して基本クロックを発生するクロック発生部と、放送波に含まれる基準時間情報とクロック発生部が発生した基本クロックでカウントした時間情報を比較する比較部と、比較部で得られた時間差分に関する情報に基づいて、クロック発生部に基本クロックの周波数の調整を指示する制御部と、基本クロックに基づいてサンプリングクロックを生成するサンプリングクロック生成部と、オーディオサンプリングクロック及び放送波に含まれる音声データを、音声ＤＡＣのサンプリングクロックと同期するようサンプリング変換するサンプリングレート変換部を備える。クロック発生部は、制御部からの指示に応じて、分周比が異なるクロックを所定のクロックパルス数間隔で挿入する。【選択図】図１
2009130506.tif 000002
【特許請求の範囲】
【請求項１】
入力クロックを逓倍した一定周波数のクロックを所定の分周比で分周して基本クロックを発生するクロック発生部と、
放送波に含まれる基準時間情報と前記クロック発生部が発生した前記基本クロックでカウントした時間情報を比較する比較部と、
前記比較部で得られた時間差分に関する情報に基づいて、前記クロック発生部に前記基本クロックの周波数の調整を指示する制御部と、
前記基本クロックに基づいてオーディオサンプリングクロックを生成するサンプリングクロック生成部と、
前記オーディオサンプリングクロック及び前記放送波に含まれる音声データを、音声ＤＡＣのサンプリングクロックと同期するよう、サンプリング変換するサンプリングレート変換部と、を備え、
前記クロック発生部は、前記制御部からの指示に応じて、分周比が異なるクロックを所定のクロックパルス数間隔で挿入することを特徴とするデジタルテレビ放送の音声同期装置。
【請求項２】
請求項１に記載の音声同期装置であって、
前記制御部は、前記比較部で得られた時間差分に関する情報に基づいて、前記クロックパルス数間隔を算出することを特徴とする音声同期装置。
【請求項３】
請求項１に記載の音声同期装置であって、
前記サンプリングクロック生成部は、前記基本クロックをカウントして前記オーディオサンプリングクロックを生成することを特徴とする音声同期装置。
【請求項４】
請求項１に記載の音声同期装置であって、
前記サンプリングレート変換部には、前記放送波に同期したサンプリングクロックを持つ音声データが入力され、
前記サンプリングレート変換部は、前記音声ＤＡＣのサンプリングクロックを持つ音声データを出力することを特徴とする音声同期装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルテレビ放送の音声同期装置に関する。
【背景技術】
【０００２】
従来のデジタルテレビ放送受信装置では、映像と音声の同期を取るために２７ＭＨｚのＶＣＸＯ（電圧制御水晶発振器）を使用して、受信システムＬＳＩへのクロック供給周波数を可変にすることで音声同期を行っていた。しかし、この方法では、ＶＣＸＯ付加によるコストアップと実装面積の増大が課題となっていた。この課題を解決する方法として、ＶＣＸＯを使わずに音声同期を取る方法が提案されている。しかし、当該音声同期方法の実現のためには高速クロックが必要である。
【０００３】
図８は、従来のデジタルテレビ受信装置を示すブロック図である。図８に示すデジタルテレビ受信装置は、内部システムクロックでカウントした内部時間とデジタルテレビ放送局が放送波に多重して送信してくる基準時間の差分を検出する回路を含むＴＳ処理回路８１０を備える。当該デジタルテレビ受信装置は、内部時間が基準時間よりも早い場合は、カウントする基準となる内部クロックを遅くする制御を行い、逆に遅い場合は、内部クロックを早くする制御を行う。
【０００４】
また、内部クロックの周波数制御のためには、内部システムに入力されるクロック信号の周波数を可変とするために、ＶＣＸＯを用いたＰＬＬ回路が用いられている。ＴＳ処理回路８１０で検出された差分情報は、ＶＣＸＯの制御信号に変換する電圧制御部８１１によって変換された後、ローパスフィルタ８１２を介してＶＣＸＯ８１３に入力される。ＶＣＸＯ８１３に与えられた電圧に対してリニアに周波数を変更できる特性を用いて、ＶＣＸＯ８１３からシステムＬＳＩに入力されるクロックの周波数を制御していた。入力されたクロックはＰＬＬ回路８１４に入力され、クロック生成回路８１５によって内部システムクロックが生成される。この方法により、内部時間と基準時間の差分が０になるように制御することができる。
【０００５】
システムクロックを基準としてシステム全体が動作し、ＴＳ処理部８１０から出力された映像データは映像デコーダ・映像出力部８１６で処理され、外部へ出力される。同様に、ＴＳ処理部８１０から出力された音声データは音声デコーダ８１７で処理され、サンプリングクロック生成回路８１８で生成されたサンプリングクロックでサンプリングされる。サンプリングされた音声データは、必要に応じてサンプリングレート変換部８１９でレート変換処理された後、音声ＤＡＣ８２０でアナログ形式に変換され、外部へ出力される。
【０００６】
上記説明したデジタルテレビ受信装置によれば、放送波と同期したクロックで映像及び音声の処理がなされるため、映像と音声の同期を実現できる。
【０００７】
一方、特許文献１には、図９に示すＶＣＸＯを使わずに音声同期を取る方法が開示されている。この方法では、ＬＳＩ内部クロックを基準として処理される音声データのＤＭＡ転送量を管理して、一定時間に処理される音声データ量をカウントし、音声データ量が放送局から送信されたタイムスタンプ情報に基づく本来の処理データ量に比べて多いか少ないかを判断する。一定時間に処理されるデータ量が本来の処理データ量より多い場合は、内部クロックが早くカウントしていることを意味し、逆に少ない場合は内部クロックが遅いことを意味する。当該方法では、この判断結果に応じて内部クロックでカウントしているカウンタ値を補正して、放送波と同期するクロックを再現する。そして、カウンタ値がずれた分の補正として、音声ＤＡＣへ入力させるサンプリング周波数を変化させる。この方法によれば、内部時間を補正しつつ、音声ＤＡＣへの入力周波数を変化させることで音声同期をとることができる。
【０００８】
より具体的には、ＴＳ処理部ロック９１０で放送波時間の抽出を行い、かつ、ＤＭＡＣ転送割り込み毎に内部時間情報をＣＰＵ９１７に出力する。ＴＳ分離ブロック９１１が映像データと音声データに分離した後、映像データはＶｉｄｅｏデコーダ９１２に入力され、音声データはＡｕｄｉｏデコーダ９１４に入力される。映像データは、Ｖｉｄｅｏデコーダ９１２で処理され、表示制御部９１３で処理された後、表示手段９１７に出力される。一方、音声データは、Ａｕｄｉｏデコーダ９１４で処理された後、ＤＭＡＣ９１６を使ってＡｕｄｉｏ制御部９１５に転送される。Ａｕｄｉｏ制御部９１５は、時間ずれの分だけＡｕｄｉｏ  ＤＡＣ９１８への入力サンプリング周波数ｆｓを変化させる処理を行う。
【０００９】
【特許文献１】特開２００６−１２９１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、音声ＤＡＣへ入力させるサンプリング周波数を変化させる方法では、音声ＤＡＣへのサンプリングクロックを人間の聴覚特性の範囲内で不自然にならない程度の変化に収めなければならなかった。その限界は０．２％程度と述べられており、例えば１ＳＥＧデジタル放送のサンプリング周波数で言うと４８ｋＨｚ±９６Ｈｚに相当する。音声ＤＡＣへ入力するサンプリング周波数についての詳細な記載はないが、以下の手法が現実的と考える。例えば１６ｂｉｔのステレオＰＣＭデータを、ある一定期間は４８．０００ｋＨｚのサンプリングクロックで再生して、放送局との同期のため次の一定期間を４８．０９６ｋＨｚとした場合は、ＤＡＣへ出力するビットクロックを６５１．０４ｎｓから６４９．７４ｎｓに変化させなければならない。その周期差は１．３ｎｓであり、この微小な差を実現しようとするクロックは７６９ＭＨｚとなる。さらに細かい単位で調整しようとした場合はさらに高い周波数が必要である。
【００１１】
このように、図８に示したデジタルテレビ受信装置ではＶＣＸＯが必要であるためコスト・実装面積が課題であり、図９に示したシステムでは高周波のクロックが必要であるため実装実現性が課題であった。
【００１２】
本発明の目的は、ＶＣＸＯ及び高周波数のクロックを使わずにデジタルテレビ放送の音声同期装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、入力クロックを逓倍した一定周波数のクロックを所定の分周比で分周して基本クロックを発生するクロック発生部と、放送波に含まれる基準時間情報と前記クロック発生部が発生した前記基本クロックでカウントした時間情報を比較する比較部と、前記比較部で得られた時間差分に関する情報に基づいて、前記クロック発生部に前記基本クロックの周波数の調整を指示する制御部と、前記基本クロックに基づいてオーディオサンプリングクロックを生成するサンプリングクロック生成部と、前記オーディオサンプリングクロック及び前記放送波に含まれる音声データを、音声ＤＡＣのサンプリングクロックと同期するよう、サンプリング変換するサンプリングレート変換部と、を備え、前記クロック発生部は、前記制御部からの指示に応じて、分周比が異なるクロックを所定のクロックパルス数間隔で挿入するデジタルテレビ放送の音声同期装置を提供する。
【００１４】
上記音声同期装置では、前記制御部は、前記比較部で得られた時間差分に関する情報に基づいて、前記クロックパルス数間隔を算出する。
【００１５】
上記音声同期装置では、前記サンプリングクロック生成部は、前記基本クロックをカウントして前記オーディオサンプリングクロックを生成する。
【００１６】
上記音声同期装置では、前記サンプリングレート変換部には、前記放送波に同期したサンプリングクロックを持つ音声データが入力され、前記サンプリングレート変換部は、前記音声ＤＡＣのサンプリングクロックを持つ音声データを出力する。
【発明の効果】
【００１７】
本発明に係るデジタルテレビ放送の音声同期装置によれば、
ＶＣＸＯ及び高周波数のクロックを使わずにデジタルテレビ放送との同期を取ることができる。その結果、音声同期装置のコスト削減及び実装面積削減を実現できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面を参照して説明する。
【００１９】
図１は、本発明の実施の形態に係るデジタルテレビ放送受信システムＬＳＩ装置を示すブロック図である。本実施形態のデジタルテレビ放送受信システムＬＳＩ装置（以下、単に「システムＬＳＩ」という。）は、トランスポートストリーム（以下「ＴＳ」という。）の処理を行うＴＳ処理部１１０と、基本クロックを発生するクロック発生部１１１と、放送波から抽出した基準時間情報と基本クロックでカウントした時間情報の時間差分に関する比較結果を参照して、クロック発生部１１１に周波数調整命令を下すＣＰＵ１１２と、映像ストリームを処理する映像デコーダ・映像出力部１１３と、音声デコーダ１１４と、サンプリングクロック生成部１１５と、サンプリングレート変換部１１６と、音声ＤＡＣ１１７とを備える。なお、音声ＤＡＣ１１７は、システムＬＳＩに必ずしも内蔵されていなくても良い。
【００２０】
図２は、図１に示したシステムＬＳＩが備えるＴＳ処理部１１０の内部構成を示すブロック図である。ＴＳ処理部１１０は、ＴＳ分離部２１０と、映像ストリームバッファ２１１と、音声ストリームバッファ２１２と、基本クロックをカウントする内蔵タイマ２１４と、ＴＳ分離部２１０でＴＳから取り出した時間情報２１３と内蔵タイマ２１４のタイマ値を比較する比較回路２１５と、比較回路２１５による比較結果を格納する比較結果レジスタ２１６とを有する。
【００２１】
本実施形態のシステムＬＳＩは以下の動作を行う。デジタルテレビ放送チューナーから得た放送信号をＴＳ処理部１１０が受信し、ＴＳ処理部１１０のＴＳ分離部２１０が当該放送信号を映像エレメンタリストリーム（Ｖ−ＥＳ）と音声エレメンタリストリーム（Ａ−ＥＳ）に分離する。このとき、ＴＳ分離部２１０は、基準時間情報を含むプログラムカウンタリファレンス情報を放送信号から抽出する。基準時間情報はレジスタに格納され、放送局からのデータによって一定間隔で更新される。
【００２２】
映像エレメンタリストリーム（Ｖ−ＥＳ）は、映像ストリームバッファ２１１に格納された後、映像デコーダ・映像出力部１１３によって映像デコード処理及び出力処理がなされ、システムＬＳＩの外部に出力される。音声エレメンタリストリーム（Ａ−ＥＳ）は、音声ストリームバッファ２１２に格納された後、音声デコーダ１１４によって音声デコード処理がなされＰＣＭデータが生成される。このＰＣＭデータのサンプリングクロック生成には、クロック発生部１１１が出力する放送波と同期した基本クロックを用いる。ＰＣＭデータは、音声ＤＡＣ１１７のサンプリング周波数に合致させるように、サンプリングレート変換部１１６でサンプリング変換され、音声ＤＡＣ１１７に入力される。音声ＤＡＣ１１７は、既定のサンプリング周波数に従って音声再生を行う。本実施形態では、音声は放送波と同期して再生が行われるため、映像と音声の同期関係が乱れることはない。
【００２３】
図３は、図１に示したシステムＬＳＩが備えるクロック発生部１１１の内部構成を示すブロック図である。クロック発生部１１１は、入力クロックを逓倍して高い周波数のクロックを生成するＰＬＬ回路３１０と、設定した値Ｍ（Ｍは正の整数）で複数の分周クロック、すなわち（Ｍ−１）分周、Ｍ分周、（Ｍ＋１）分周のクロックを生成する分周クロック生成部３１１と、ＣＰＵ１１２によって設定された異分周クロック挿入間隔レジスタ値に基づいて複数の分周クロックからひとつの分周クロックを選択して、放送波に同期した基本クロックを生成するクロック選択回路３１２と、ＣＰＵ１１２から送られた異分周クロック挿入間隔レジスタ値が格納される異分周クロック挿入間隔設定レジスタ３１３とを有する。
【００２４】
本実施形態のクロック発生部１１１によれば、基準となるクロック（Ｍ分周）に対して分周比の異なるクロック（（Ｍ−１）分周又は（Ｍ＋１）分周）を周期的に挿入することが可能となり、所望周期のクロックを得ることができるため、放送波に同期したクロックの生成が可能となる。
【００２５】
図４は、図３に示したクロック発生部１１１が生成する基本クロックの波形を示す図である。本実施形態の基本クロックは、ＰＬＬ回路３１０によって逓倍された２１６ＭＨｚのクロック４１０を分周して、クロック周波数を２７ＭＨｚより遅くしたい場合のクロック波形例である４１１、及び２７ＭＨｚより早めたい場合のクロック波形例である４１２のいずれかになり得る。
【００２６】
この波形例は以下の前提で記載したものである。システムの入力クロック、例えば携帯電話で一般的に使われる１２ＭＨｚの源振クロックをＰＬＬ回路３１０によって１８逓倍して２１６ＭＨｚとする。ＭＰＲＧ２−ＴＳのシステム周波数を得るために、２１６ＭＨｚのクロック４１０を８分周した２７ＭＨｚのクロックを生成する。また、クロック周波数調整用に、７分周クロックの３０．８６Ｍｚ及び９分周のクロックの２４ＭＨｚを生成する。２７ＭＨｚを中心としてクロックを早めたい場合は、図４の符号４１２に示すように、８分周のクロックに７分周のクロックを定期的に挿入することで周波数を早めることが可能である。一方、２７ＭＨｚを中心としてクロックを遅くしたい場合は、図４の符号４１１に示すように、８分周のクロックに９分周のクロックを定期的に挿入することで周波数を遅くすることが可能である。このように、基本クロックの周波数は、８分周のクロックパルスＮ回の間隔で、異なる分周比（７分周及び９分周）のクロックを挿入することで調整される。なお、本実施形態で説明したクロック周波数以外にもシステムによって異なる周波数を用いて同様の構成をとることは可能である。なお、８分周のクロックに異分周比のクロックが定期的に挿入される間隔Ｎは、ＣＰＵ１１２から設定される異分周クロック挿入間隔レジスタ値によって示される。
【００２７】
図５は、図３に示したクロック発生部１１１の異分周クロック挿入間隔設定レジスタ３１３に格納される異分周クロック挿入間隔設定値を求める算出式を示す図である。本実施形態の異分周クロック挿入間隔算出式によれば、クロック周波数をｆ、８分周のパルスＮ回間隔で分周比の異なるクロックを周期的に１回挿入する場合に、２７ＭＨｚより早い場合、遅い場合のクロック周波数ｆはそれぞれ図５に示される式５１０、式５１１となる。これらの式から、異分周クロック挿入間隔Ｎは式５２０及び式５２１で表わされる。
【００２８】
これらの式に基づいてＣＰＵ１１２が計算して得た異分周クロック挿入間隔Ｎをクロック発生部１１１の異分周クロック挿入間隔設定レジスタ３１３に格納することによって、クロック選択回路３１２は自動的にＮ回間隔で決まった分周比のクロックパルスを挿入して基本クロック周波数を生成する。本実施形態のクロック発生部１１１によれば、異分周クロックを挿入することによって、均一化した基本クロックの生成が可能となる。
【００２９】
図６は、図１に示したシステムＬＳＩが備えるサンプリングクロック生成部１１５の内部構成を示すブロック図である。サンプリングクロック生成部１１５は、基本クロックをカウントするカウンタ６１０と、上記カウンタ値からビットクロックを生成するビットクロック生成部６１１と、上記ビットクロックからＬＲクロックを生成するＬＲクロック生成部６１２とを有する。
【００３０】
本実施形態のサンプリングクロック生成部１１５によれば、放送波に同期していないＬＳＩの内部クロックではなく、同期調整した基本クロックからオーディオサンプリングクロックを生成することが可能となる。
【００３１】
図７は、図１に示したシステムＬＳＩが備えるサンプリングレート変換部１１６を示すブロック図である。サンプリングレート変換部１１６は、放送波に同期したビットクロック、ＬＲクロック、及び音声デコーダ１１４からのＰＣＭデータを入力とし、音声ＤＡＣ１１７のビットクロックに同期するように変換されたＰＣＭデータ及びＬＲクロックを出力する。
【００３２】
本実施形態のサンプリングレート変換部１１６によれば、放送波に同期したサンプルクロックの不連続性、及び源信号のサンプルクロックと音声ＤＡＣ１１７のサンプルクロックの非同期性を吸収することができる。本実施形態では、入力されるサンプリングクロックには異分周クロックのパルスが挿入されているため、パルス挿入の有無や個数によりサンプリングクロックが不連続に変化する。また、元々放送波に同期させたサンプリングクロックと音声ＤＡＣ１１７のサンプリングクロックは全く同一ではないため、そのままのサンプリングレートで再生すると音質劣化が生じる。このため、サンプリングレート変換部１１６によるサンプリングレート変換が必要となる。このサンプリングレート変換によれば、信号サンプルクロックの不連続性、及び源信号サンプルクロックと音声系ＤＡＣのサンプルクロックの非同期性を吸収することができる。
【００３３】
以上説明したように、本実施形態のシステムＬＳＩによれば、異分周クロック挿入間隔Ｎを調整して、異分周クロック挿入間隔Ｎ毎に異分周クロックを挿入するだけで、放送波に多重されてくる基準時間間隔と基本クロックをカウントする内蔵タイマ２１４が計測する同期間の時間を等しく制御することができる。また、一定時間内におけるクロックパルス数を均一にできるため、音声再生のためのサンプリングレート変換時の音質劣化を最小限に抑えることができる。この結果、基本クロックの周波数調整を適切に行い、サンプリングレート変換したＰＣＭデータを再生することで、ＶＣＸＯ及び高周波数のクロックを使わずにデジタルテレビ放送における音声同期を実現できる。
【産業上の利用可能性】
【００３４】
本発明に係るデジタルテレビ放送の音声同期装置は、ＶＣＸＯ及び高周波数のクロックを使わずにデジタルテレビ放送における音声同期装置等として有用であり、コスト削減と実装面積削減を実現できるため、携帯電話やＰＤＡ等といった小型・軽量化が求められる電子機器に有効に適用できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るデジタルテレビ放送受信システムＬＳＩ装置を示すブロック図
【図２】図１に示したシステムＬＳＩが備えるＴＳ処理部１１０の内部構成を示すブロック図
【図３】図１に示したシステムＬＳＩが備えるクロック発生部１１１の内部構成を示すブロック図
【図４】図３に示したクロック発生部１１１が生成する基本クロックの波形を示す図
【図５】図３に示したクロック発生部１１１の異分周クロック挿入間隔設定レジスタ３１３に格納される異分周クロック挿入間隔設定値を求める算出式を示す図
【図６】図１に示したシステムＬＳＩが備えるサンプリングクロック生成部１１５の内部構成を示すブロック図
【図７】図１に示したシステムＬＳＩが備えるサンプリングレート変換部１１６を示すブロック図
【図８】従来のデジタルテレビ受信装置を示すブロック図
【図９】ＶＣＸＯを使わずに音声同期を取るシステムのブロック図
【符号の説明】
【００３６】
１１０  ＴＳ処理部
１１１  クロック発生部
１１２  ＣＰＵ
１１３  映像デコーダ・映像出力部
１１４  音声デコーダ
１１５  サンプリングクロック生成部
１１６  サンプリングレート変換部
１１７  音声ＤＡＣ
２１０  ＴＳ分離部
２１１  映像ストリームバッファ
２１２  音声ストリームバッファ
２１４  内蔵タイマ
２１５  比較回路
２１６  比較結果レジスタ
３１０  ＰＬＬ回路
３１１  分周クロック生成部
３１２  クロック選択回路
３１３  異分周クロック挿入間隔設定レジスタ
６１０  システムクロックカウンタ
６１１  ビットクロック生成部
６１２  ＬＲクロック生成部
【図１】
2009130506.tif 000003
【図２】
2009130506.tif 000004
【図３】
2009130506.tif 000005
【図４】
2009130506.tif 000006
【図５】
2009130506.tif 000007
【図６】
2009130506.tif 000008
【図７】
2009130506.tif 000009
【図８】
2009130506.tif 000010
【図９】
2009130506.tif 000011