(57)【要約】【課題】  マルチチップ実装技術による実装時にも端面がダメージを受けず、高い歩留まりで実装可能な半導体素子を提供する。【解決手段】  半導体素子１５は、端面７からはみ出す形で形成された端面保護薄膜１を有し、付き合わせる相手側素子の対向面との間に端面保護薄膜１を挟みこむ形で実装される。実装時に端面保護薄膜１がクッションとなるため、半導体素子１５の端面７（特にコア層１７の周辺領域）が機械的ダメージを受けることがなく、半導体素子１５の劣化を回避できる。端面保護薄膜１は、半導体素子１５の端面７から入出射される光を遮らない位置にあり、端面保護薄膜１の膜厚は例えば０．５μｍ程度で十分薄いので、半導体素子１５と相手側素子との光結合効率は十分に高く維持される。【選択図】  図１
2009238953.tif 000002
【特許請求の範囲】
【請求項１】
端面を隣接部品に近接させて用いられる半導体素子であって、
前記端面からはみ出す形で形成された端面保護薄膜を有しており、
前記端面保護薄膜は、前記端面と前記隣接部品の対向面との間に挟みこまれる形で実装されるようになっていることを特徴とする半導体素子。
【請求項２】
前記端面から光を出射あるいは前記端面に光が入射する構造を有している請求項１に記載の半導体素子。
【請求項３】
前記隣接部品が、前記対向面から光が出射あるいは前記対向面に光が入射する構造を有しており、当該半導体素子の実装時に当該半導体素子と前記隣接部品とが光学的に結合可能とされている請求項１または２に記載の半導体素子。
【請求項４】
前記隣接部品が半導体素子である請求項１〜３のいずれか１項に記載の半導体素子。
【請求項５】
実装基板をさらに備えており、当該半導体素子と前記隣接部品とが前記実装基板上に実装されている請求項１〜４のいずれか１項に記載の半導体素子。
【請求項６】
前記端面がへき開により形成されている請求項１〜５のいずれか１項に記載の半導体素子。
【請求項７】
前記端面保護薄膜が、前記端面のへき開位置の近傍において前記半導体素子の表面から分離されている請求項６に記載の半導体素子。
【請求項８】
前記端面のへき開ラインに沿ってへき開ガイド溝が設けられている請求項６または７に記載の半導体素子。
【請求項９】
前記端面保護薄膜がＡｕ膜から形成されている請求項１〜８のいずれか１項に記載の半導体素子。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体素子の実装方法であって、
前記端面保護薄膜を前記端面に向けて折り曲げる工程と、
折り曲げられた前記端面保護薄膜を、前記半導体素子の前記端面と前記隣接部品の前記対向面との間に挟みこむようにして、前記半導体素子を前記隣接部品に近接させて固定する工程とを含み、
前記半導体素子の前記端面は、前記隣接部品の前記対向面に近接して固定されることを特徴とする半導体素子の実装方法。
【請求項１１】
前記薄膜を折り曲げる前記工程が、前記端面保護薄膜を前記隣接部品に接触させることによりなされる請求項１０に記載の半導体素子の実装方法。
【請求項１２】
前記薄膜を折り曲げる前記工程が、前記隣接部品以外の折り曲げ治具に前記端面保護薄膜を接触させることによりなされる請求項１０に記載の半導体素子の実装方法。
【請求項１３】
前記折り曲げ治具が、凸状に湾曲した曲面部と、その曲面部に連続すると共に前記端面に平行な平面部とを有しており、
前記薄膜を折り曲げる前記工程が、前記端面保護薄膜を前記曲面部に接触させてから、前記半導体素子を前記端面に平行に移動させて前記端面保護薄膜を前記平面部に接触させることによりなされる請求項１２に記載の半導体素子の実装方法。
【請求項１４】
実装基板が高さ基準面を有しており、
前記実装基板上に前記半導体素子を実装する際の高さ方向の位置決めが、前記高さ基準面に前記半導体素子の表面を押し当てること、あるいは、前記半導体素子の表面上に形成された素子側高さ基準面を前記高さ基準面に押し当てることによりなされる請求項１０〜１３のいずれか１項に記載の半導体素子の実装方法。
【請求項１５】
前記半導体素子が素子側アラインメントマーカーを有すると共に、実装基板が基板側アラインメントマーカーを有しており、
前記実装基板上に前記半導体素子を実装する際の横方向の位置決めが、前記素子側アラインメントマーカーと前記基板側アラインメントマーカーとの相対位置関係をモニターすることによりなされる請求項１０〜１４のいずれか１項に記載の半導体素子の実装方法。
【請求項１６】
請求項１〜９のいずれか１項に記載の半導体素子の製造方法であって、
半導体素子の本体の前記端面保護薄膜が形成される第１面に、第１レジスト膜を形成する工程と、
前記第１レジスト膜の一部を選択的に除去して、前記第１レジスト膜に窓を形成する工程と、
前記窓を覆うように、前記端面保護薄膜用の第１薄膜を前記第１レジスト膜上に形成し、前記窓を介して前記第１薄膜を前記第１面に接触させる工程と、
前記第１薄膜上の前記窓部を含む所定領域に第２レジスト膜を選択的に形成する工程と、
前記第１薄膜の前記第２レジスト膜から露出した部分を選択的に除去する工程と、
前記第１レジスト膜および前記第２レジスト膜を除去する工程とを備え、
前記第１薄膜の残存部分により、前記第１面に固定された前記端面保護薄膜を形成するようにしたことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端面を保護する構造を備えた半導体素子に関し、さらに言えば、マルチチップ実装技術に好適に使用される端面保護構造付き半導体素子と、その半導体素子の実装方法および製造方法に関する。
【背景技術】
【０００２】
近年、光通信などで用いる光集積回路の製造技術の一つとして、複数の光半導体素子を共通の実装基板の上に実装し、隣接する光半導体素子の端面同士を突き合わせる形で光結合させる、光半導体素子のマルチチップ実装技術が注目されている。
【０００３】
図１３に、従来のマルチチップ実装技術により実装された光集積回路の一例を示す。図１３（ａ）はその平面図、図１３（ｂ）は図１３（ａ）中の破線Ａ−Ａ’に沿った断面図である。
【０００４】
図１３に示すように、第１光半導体素子１０１と第２光半導体素子１０２は、共通の実装基板１１０上に融着材１０９により固定・実装されており、光半導体素子１０１と１０２の端面同士を突き合わせる形で、それぞれのコア層１０６，１０７の端部同士を突き合わせて光結合されている。また、実装基板１１０上には、両光半導体素子１０１および１０２の両側にパッド電極１０３および１０４がそれぞれ設けられている。両光半導体素子１０１および１０２は、ボンディングワイヤ１０５によってパッド電極１０４にそれぞれ電気的に接続されている。光半導体素子１０２は、さらに、石英導波路のコア層１０８を有する光回路１１２へと光結合されており（図１３では光回路の導入部のみ図示している）、全体として光集積回路を形成している。
本発明の他の関連技術としては、特許第３００３５９２号公報に開示された、発光面に保護膜を形成した半導体レーザ素子がある。
【特許文献１】特許第３００３５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来技術によるマルチチップ実装技術には問題点がある。それは、図１３に示した光集積回路の製造工程において、第１光半導体素子１０１の端面をそれに対向する第２光半導体素子１０２の端面に突き当てる際に、それらの端面、特にコア層１０６，１０７の周辺の端面突き当て部１１１が機械的ダメージを受け、光半導体素子１０１と１０２が劣化してしまう可能性が高いことである。
【０００６】
本発明の目的は、上記従来技術の問題点を考慮してなされたものであり、マルチチップ実装技術による実装時にも端面がダメージを受けず、高い歩留まりで実装可能な半導体素子と、その実装方法および製造方法を提供することにある。
【０００７】
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかである。
【課題を解決するための手段】
【０００８】
（１）  本発明の第１の観点による半導体素子は、
端面を隣接部品に近接させて用いられる半導体素子であって、
前記端面からはみ出す形で形成された端面保護薄膜を有しており、
前記端面保護薄膜は、前記端面と前記隣接部品の対向面との間に挟みこまれる形で実装されるようになっていることを特徴とするものである。
【０００９】
本発明の第１の観点による半導体素子では、上述したように、その端面からはみ出す形で端面保護薄膜が形成されており、当該半導体素子の実装時には、前記端面保護薄膜が当該半導体素子の端面と前記隣接部品の対向面との間に挟み込まれるので、前記端面と前記対向面の間に空隙が形成され、前記端面と前記対向面とが接触することがない。よって、マルチチップ実装技術により当該半導体素子を実装する際にも、当該半導体素子の前記端面（例えばコア層の近傍の端面）が接触ダメージを受けて劣化することがなく、高い歩留まりで実装することができる。
【００１０】
（２）  本発明の第１の観点による半導体素子の好ましい例では、当該半導体素子が、前記端面から光を出射あるいは前記端面に光が入射する構造を持つ。
【００１１】
（３）  本発明の第１の観点による半導体素子の他の好ましい例では、前記隣接部品が、前記対向面から光が出射あるいは前記対向面に光が入射する構造を有しており、当該半導体素子の実装時に当該半導体素子と前記隣接部品とが光学的に結合可能とされる。
【００１２】
（４）  本発明の第１の観点による半導体素子のさらに他の好ましい例では、前記隣接部品が半導体素子とされる。
【００１３】
（５）  本発明の第１の観点による半導体素子のさらに他の好ましい例では、実装基板をさらに備えており、当該半導体素子と前記隣接部品とが前記実装基板上に実装される。
【００１４】
（６）  本発明の第１の観点による半導体素子のさらに他の好ましい例では、前記端面がへき開により形成される。
【００１５】
（７）  本発明の第１の観点による半導体素子のさらに他の好ましい例では、前記端面保護薄膜が、前記端面のへき開位置の近傍において前記半導体素子の表面から分離される。
【００１６】
（８）  本発明の第１の観点による半導体素子のさらに他の好ましい例では、前記端面のへき開ラインに沿ってへき開ガイド溝が設けられる。
【００１７】
（９）  本発明の第１の観点による半導体素子のさらに他の好ましい例では、前記端面保護薄膜がＡｕ膜から形成される。
【００１８】
（１０）  本発明の第２の観点による半導体素子の実装方法は、
本発明の第１の観点による半導体素子の実装方法であって、
前記端面保護薄膜を前記端面に向けて折り曲げる工程と、
折り曲げられた前記端面保護薄膜を、前記半導体素子の前記端面と前記隣接部品の前記対向面との間に挟みこむようにして、前記半導体素子を前記隣接部品に近接させて固定する工程とを含み、
前記半導体素子の前記端面は、前記隣接部品の前記対向面に近接して固定されることを特徴とするものである。
【００１９】
本発明の第２の観点による半導体素子の実装方法では、上述した工程を備えているので、本発明の第１の観点による半導体素子を実装することができることが明らかである。
【００２０】
（１１）  本発明の第２の観点による半導体素子の実装方法の好ましい例では、前記薄膜を折り曲げる前記工程が、前記端面保護薄膜を前記隣接部品に接触させることによりなされる。
【００２１】
（１２）  本発明の第２の観点による半導体素子の実装方法の他の好ましい例では、前記薄膜を折り曲げる前記工程が、前記隣接部品以外の折り曲げ治具に前記端面保護薄膜を接触させることによりなされる。
【００２２】
（１３）  本発明の第２の観点による半導体素子の実装方法のさらに他の好ましい例では、前記折り曲げ治具が、凸状に湾曲した曲面部と、その曲面部に連続すると共に前記端面に平行な平面部とを有しており、前記薄膜を折り曲げる前記工程が、前記端面保護薄膜を前記曲面部に接触させてから、前記半導体素子を前記端面に平行に移動させて前記端面保護薄膜を前記平面部に接触させることによりなされる。
【００２３】
（１４）  本発明の第２の観点による半導体素子の実装方法のさらに他の好ましい例では、実装基板が高さ基準面を有しており、前記実装基板上に前記半導体素子を実装する際の高さ方向の位置決めが、前記高さ基準面に前記半導体素子の表面を押し当てること、あるいは、前記半導体素子の表面上に形成された素子側高さ基準面を前記高さ基準面に押し当てることによりなされる。
【００２４】
（１５）  本発明の第２の観点による半導体素子の実装方法のさらに他の好ましい例では、前記半導体素子が素子側アラインメントマーカーを有すると共に、実装基板が基板側アラインメントマーカーを有しており、前記実装基板上に前記半導体素子を実装する際の横方向の位置決めが、前記素子側アラインメントマーカーと前記基板側アラインメントマーカーとの相対位置関係をモニターすることによりなされる。
【００２５】
（１６）  本発明の第３の観点による半導体素子の製造方法は、
本発明の第１の観点による半導体素子の製造方法であって、
半導体素子の本体の前記端面保護薄膜が形成される第１面に、第１レジスト膜を形成する工程と、
前記第１レジスト膜の一部を選択的に除去して、前記第１レジスト膜に窓を形成する工程と、
前記窓を覆うように、前記端面保護薄膜用の第１薄膜を前記第１レジスト膜上に形成し、前記窓を介して前記第１薄膜を前記第１面に接触させる工程と、
前記第１薄膜上の前記窓部を含む所定領域に第２レジスト膜を選択的に形成する工程と、
前記第１薄膜の前記第２レジスト膜から露出した部分を選択的に除去する工程と、
前記第１レジスト膜および前記第２レジスト膜を除去する工程とを備え、
前記第１薄膜の残存部分により、前記第１面に固定された前記端面保護薄膜を形成するようにしたことを特徴とするものである。
【００２６】
本発明の第３の観点による半導体素子の製造方法では、上述した工程を備えているので、本発明の第１の観点による半導体素子を製造することができることが明らかである。
【発明の効果】
【００２７】
本発明の第１の観点による半導体素子によれば、マルチチップ実装技術による実装時にも端面がダメージを受けず、高い歩留まりで実装が可能である。
【００２８】
本発明の第２の観点による半導体素子の実装方法によれば、本発明の第１の観点による半導体素子を実装基板等に実装することができる。
【００２９】
本発明の第３の観点による半導体素子の製造方法によれば、本発明の第１の観点による半導体素子を製造することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。
【００３１】
（第１実施形態の半導体素子の構成）
まず、本発明の第１実施形態による半導体素子の構成について、図１を参照しながら説明する。
【００３２】
図１（ａ）は、第１実施形態による半導体素子の構成を示す平面図、図１（ｂ）は、図１（ａ）中の破線Ａ−Ａ’に沿った断面図、図１（ｃ）は、図１（ａ）中の破線Ｂ−Ｂ’に沿った断面図、図１（ｄ）は、同図（ａ）中の破線Ｃ−Ｃ’における断面図である。
【００３３】
本第１実施形態の半導体素子１５は、一方の端面７と他方の端面８から光を入出射する光半導体素子であり、図１（ａ）〜（ｄ）に示すように、半導体基板４の表面側には、上下一対のクラッド層２２と、それらクラッド層２２の間に挟まれた、光を導波するコア層１７とを備えている。一対のクラッド層２２とコア層１７は、ダブルへテロ構造を構成している。コア層１７は、半導体基板４の表面側の一端から他端までリブ状に連続して設けられている。コア層１７の両側は、埋め込み層２３で埋め込まれており、上側クラッド層２２の表面と埋め込み層２３の表面は平面を形成している。その平面は、絶縁膜２１で覆われている。コア層１７の上方には、上側クラッド層２２を介して対向する位置にｐ電極２が形成されている。半導体基板４の裏面側には、裏面電極５が設けられている。
【００３４】
絶縁膜２１の上には、矩形帯状の端面保護薄膜１が２個形成されている。これらの端面保護薄膜１は、ｐ電極２の両側にそれぞれ配置されており、また、半導体基板４に沿って横方向に端面７から突出している（はみ出している）。本第１実施形態では、端面保護薄膜１は厚さ０．５μmのＡｕ膜から形成されている。
【００３５】
半導体素子１５の構造の特徴は、その端面７から横方向にはみ出す形で端面保護薄膜１が形成されている点にあり、それ以外の構造は一般的なものである。
【００３６】
（第１実施形態の半導体素子の実装方法）
次に、図２〜図４を参照しながら、図１に示した半導体素子１５を光集積回路に実装する方法を説明する。
【００３７】
半導体素子１５を実装する前の光集積回路の状態は、図２に示すとおりである。図２に示すように、この光集積回路の実装基板上には、半導体素子１５の実装領域９に隣接して隣接半導体１０が実装されている。隣接半導体１０の実装領域９とは反対側には、隣接半導体１０に隣接して光回路１１が形成されている。実装領域９の内部には、半導体素子１５を接続・固定するための融着材１３が形成されている。融着材１３の位置と大きさは、半導体素子１５の表面に形成されたｐ電極２のそれと整合するように設定されている。実装領域９の両側には、パッド電極１２、１４が形成されている。
【００３８】
まず、図３（ａ）に示すように、半導体素子１５をその表面（端面保護薄膜１が形成された面）を実装基板１６側に向けて、つまり裏返して、実装基板１６近づける。
【００３９】
次に、図３（ｂ）に示すように、実装基板１６に実装済みの隣接半導体素子１０の対向面（図３では左側の面）に一対の端面保護薄膜１を接触させてから押圧し、端面保護薄膜１を端面７の方向へ折り曲げる。
【００４０】
次に、図３（ｃ）に示すように、端面７に沿って折り曲げられた一対の端面保護薄膜１を持つ半導体素子１５を、ｐ電極２が融着材１３上に重なり合うように実装領域９に配置する。この時、半導体素子１５は隣接半導体素子１０に隣接し、一対の端面保護薄膜１は、半導体素子１５の端面７と隣接半導体素子１０の対向面との間に挟まれた状態になる。その後、融着材１３を加熱・冷却して再凝固させることにより、ｐ電極２を実装基板１６に固定する。半導体素子１５は、こうして実装領域９内に実装される。
【００４１】
図４に示すように、一対の端面保護薄膜１は、コア層１７（ｐ電極２）の両側に配置されていて、コア層１７とは重なっていないので、実装状態では、半導体素子１５のコア層１７と隣接半導体素子１０のコア層１８との間に端面保護薄膜１が存在しない。このため、端面保護薄膜１によって光が遮られることはなく、半導体素子１５と隣接半導体素子１０とは光学的に結合された状態で実装される。なお、図４において、１９は光回路１１の石英導波路のコア層であり、隣接半導体素子１０のコア層１８に対して光学的に接続されている。
【００４２】
図３（ｃ）と図４（ａ）に示すように、半導体素子１５と隣接半導体素子１０の間に端面保護薄膜１が挟まれているため、図４（ｂ）に示すように、半導体素子１５の端面７と隣接半導体素子１０の対向面との間に空隙２０が存在している。したがって、図１３に示した従来例とは異なり、半導体素子１５の実装時に半導体素子１５の端面７、特にコア層１７の周辺の端面突き当て部が接触ダメージにより劣化することがなく、高い歩留まりで半導体素子１５を実装することができる。
【００４３】
本第１実施形態では、端面保護薄膜１の膜厚は０．５μmとされているから、図４（ｂ）に示した空隙２０の幅も０．５μmと十分に狭い。したがって、端面保護薄膜１の介在にかかわらず、半導体素子１５のコア層１７と隣接半導体素子１０のコア層１８との光学的結合は、十分に高く保たれる。ただし、この０．５μmという膜厚は、あくまでも一例であって、これ以外の膜厚であっても本発明の効果が失われるわけではない。
【００４４】
また、本第１実施形態では、端面保護薄膜１がＡｕ膜により形成されている。Ａｕの特質から、図３（ｂ）の工程において端面７の方向に折り曲げる際に、端面保護薄膜１が折れにくく、また、端面保護薄膜１に一度力を加えて曲げると、その力を除去しても、曲がった部分はその形を保ちやすいため、半導体素子１５の実装工程が容易となる。また、Ａｕには圧延性があるので、図３（ｃ）の工程において、半導体素子１５と隣接半導体素子１０の端面突き当て部の衝撃を吸収する材料として優れている。ただし、端面保護薄膜１としてＡｕ膜を用いるのは、あくまでも一例であって、この他の材料を用いても本発明の効果が失われるわけではない。
【００４５】
（第１実施形態の半導体素子の製造方法）
次に、図５〜図９を参照しながら、本発明の第１実施形態の半導体素子１５の製造方法について説明する。
【００４６】
前述のように、本第１実施形態による半導体素子１５の特徴は、図１に示すように、半導体素子１５の端面７からはみ出す形態で一対の端面保護薄膜１が形成されている点である。図５は、端面保護薄膜１を形成する前段階の半導体素子１５（以下、この構成を半導体素子１５の「本体」または「素子本体という）の構造を示しており、半導体基板４上に、コア層１７、クラッド層２２、ｐ電極２などが形成された一般的な光半導体素子の構造である。この段階に至るまでの製造方法は一般的なものであり、本発明の特徴と直接関係のないので、それらに関する詳細な説明は省略する。
【００４７】
図５に示した素子本体に対して、まず、図６に示すように、素子本体の表面（絶縁膜２１の表面）にレジスト膜２５を形成し、そのレジスト膜２５を通常のフォトリソグラフィ工程により選択的に除去して、窓２４を二つ形成する。窓２４の位置は、一対の端面保護薄膜１が素子本体の表面（絶縁膜２１の表面）に接触・固定される位置である。
【００４８】
次に、図７に示すように、素子本体の全表面にＡｕ膜２６を蒸着法あるいはスパッタ法により成膜した後、Ａｕ膜２６上の窓部２４を含む領域にレジスト膜２７を選択的に形成する。窓部２４を含む領域の形状と大きさは、一対の端面保護薄膜１のそれに合致させる。
【００４９】
次に、レジスト膜２７が形成された領域以外の部分にあるＡｕ膜２６を、エッチングにより除去すると、レジスト膜２７が形成された領域のみにＡｕ膜２６が残存する。そこで、両方のレジスト膜２５と２７を除去すると、素子本体の表面（絶縁膜２１の表面）に一対の端面保護薄膜１が形成される。その後、半導体基板４の裏面を研磨してからそこに裏面電極２８を形成すると、図８に示す状態となる。この時、端面保護薄膜１と絶縁膜２１との間にあったレジスト膜２５が除去された結果、端面保護薄膜１と絶縁膜２１との間には、空隙６が形成されている。
【００５０】
次に、図９（ａ）に示すように、空隙６が形成されている領域の下部にへき開治具２９の角が来るように、素子本体（一対の端面保護薄膜１が形成されている）をセットし、端面保護薄膜１以外の部分に対して、図９（ａ）に示した矢印の方向に力を加え、素子本体をへき開する。その結果、図９（ｂ）の状態となる。ここで、空隙６が形成されている領域の下部でへき開を行うことにより、図９（ｂ）のように、端面保護薄膜１を端面７からはみ出すかたちで形成することができる。
【００５１】
その後、素子本体の両側の端面７および８にそれぞれＡＲ（Anti Reflection、反射防止）膜３を形成すると、図１に示した本第１実施形態の半導体素子１５が完成する。
【００５２】
以上述べたように、本第１実施形態の半導体素子１５では、その端面７からはみ出す形で一対の端面保護薄膜１が形成されており、半導体素子１５の実装時には、端面保護薄膜１が半導体素子１５の端面７と隣接部品１の対向面との間に挟み込まれるので、端面７と前記対向面の間に空隙２０が形成され、端面７と前記対向面とが接触することがない。よって、マルチチップ実装技術により半導体素子１５を実装基板１６上に実装する際にも、半導体素子１５の端面７（特にコア層１７の近傍の端面）が接触ダメージを受けて劣化することがなく、高い歩留まりで実装することができる。
【００５３】
また、前記端面７はへき開により形成されているので、端面保護薄膜１を容易に端面７からはみ出す形で残すことができる。
【００５４】
また、端面保護薄膜１はＡｕ膜から形成されているため、端面７の方向に折り曲げる際に折れにくく、また、一度力を加えて曲げると、その力を除去しても曲がった部分はその形を保ちやすい。よって、半導体素子１５の実装工程が容易である。また、Ａｕには圧延性があるため、図３（ｃ）の工程において半導体素子１５の端面７と隣接半導体素子１０の対向面へ加わる衝撃を吸収する材料として優れている。
【００５５】
なお、本第１実施形態においては、Ａｕ膜２６を蒸着、あるいはスパッタにより成膜した後、エッチングにより端面保護薄膜１を形成しているが、本発明はこれに限定されない。レジストパターンを利用して必要な部分にのみＡｕ膜をメッキ成長させる、いわゆる選択Ａｕメッキプロセスにより、端面保護薄膜１を形成してもよい。その場合も、上記第１実施形態と同様の効果が得られる。
【００５６】
また、端面保護薄膜１としてＡｕ膜を用いているが、本発明はこれに限定されず、他の材料、例えばポリイミド膜などを用いてもよい。
【００５７】
また、図９に示すように、へき開治具２９の角の部分を用いてへき開しているが、本発明はこれに限定されない。他の形態の治具や装置を用いても、へき開するラインに沿って上面方向に開く方向に力を加えることで、へき開を行うことができる。
【００５８】
（第２実施形態）
次に、本発明の第２実施形態について、図１０を参照しながら説明する。図１０は、第１実施形態における図３に対応する。
【００５９】
本第２実施形態が上記第１実施形態と異なる点は、第１実施形態においては、図３に示すように、半導体素子１５の端面保護薄膜１を端面７の方向へ折り曲げる工程を、端面保護薄膜１を隣接半導体素子１０の対向面に接触・押圧させることで行っていたのに対し、本第２実施形態では、図１０（ａ）、（ｂ）に示すように、半導体素子１５の端面保護薄膜１の折り曲げを、端面保護薄膜１を折り曲げ治具３０に接触・押圧することで行う点と、図１０（ｃ）に示すように、予め端面保護薄膜１を折り曲げた状態の素子本体を、隣接半導体素子１０に近接させて実装する点とが異なる。
【００６０】
本第２実施形態のそれ以外の構成、動作、製造方法は、上記第１実施形態のそれと同じである。
【００６１】
本第２実施形態では、上述したように、端面保護薄膜１の折り曲げ工程を折り曲げ治具３０に接触・押圧することで行うため、その折り曲げ工程に適した形状に折り曲げ治具３０を設計しておけば、上記第１実施形態と比較して、より効率的で確実に折り曲げ工程を実施することができるという効果がある。
【００６２】
より具体的には、図１０に示したように、折り曲げ治具３０は、凸状に湾曲した曲面部３１と、その曲面部３１に連続すると共に端面７に平行な平面部３２とを有しており、端面保護薄膜１を折り曲げる工程が、端面保護薄膜１を曲面部３１に接触させてから、半導体素子１５を端面７に平行に移動させ、端面保護薄膜１を平面部３２に接触させることによりなされる。したがって、半導体素子１５を垂直下方に移動するという単純な動作のみにより、端面保護薄膜１の折り曲げ工程を実施できるのである。
【００６３】
この他、上記第１実施形態で得られた効果は、本第２実施形態でも同様に得られることは言うまでもない。
（第３実施形態）
次に、本発明の第３実施形態について、図１１を参照しながら説明する。図１１は、第１実施形態における図９に対応する。
【００６４】
本第３実施形態が上記第１実施形態と異なる点は、本第３実施形態における半導体素子１５が、図１１（ａ）に示すように、へき開ガイド溝３３を有する点である。へき開ガイド溝３３は、端面保護薄膜１を形成する前の段階において、ウェットエッチングにより形成する。半導体基板４の結晶軸に対して、端面７のへき開ラインに沿ってへき開ガイド溝３３の方向を適切に選び、異方性エッチャントを用いてエッチングする。こうすると、図１１（ａ）に示すようなＶ字型の溝を容易に形成することができる。
【００６５】
図１１（ａ）に示すように、へき開ガイド溝３３の下部にへき開治具２９の角が来るように、素子本体（一対の端面保護薄膜１が形成されている）をセットし、端面保護薄膜１以外の部分に対して、図１１（ａ）に示した矢印の方向に力を加え、素子本体をへき開する。その結果、図１１（ｂ）の状態となる。こうして、端面保護薄膜１を端面７からはみ出すかたちで形成することができる。
【００６６】
本第３実施形態のそれ以外の構成、動作、製造方法は、上記第１実施形態と同様である。
【００６７】
本第３実施形態では、上述したように、端面保護薄膜１の折り曲げ工程を、へき開ガイド溝３３を利用してへき開治具２９に接触・押圧することで行うため、上記第２実施形態と比較して、より効率的で確実に折り曲げ工程を実施することができるという効果がある。
【００６８】
この他、上記第１実施形態で得られた効果は、本第２実施形態でも同様に得られることは言うまでもない。
（第４実施形態）
次に、本発明の第４実施形態について、図１２を参照して説明する。
【００６９】
図１２は、本第４実施形態において、半導体素子１５を実装する前の状態の光集積回路を表す平面図で、上記第１実施形態における図２に対応する。
【００７０】
本第４実施形態が上記第１実施形態と異なる点は、本第４実施形態では、図１２に示すように、半導体素子１５を実装する部分に、高さ基準面としての台座３４と、横方向位置決め用の基板側アラインメントマーカー３５とが形成されていること、そして、図示していないが、半導体素子１５の表面（絶縁膜２１の表面）に素子側アラインメントマーカーが形成されており、さらに、その位置の真下（実装時には真上）の領域において裏面電極２８が選択的に除去されている。
【００７１】
本第４実施形態のそれ以外の構成、動作、製造方法は、上記第１実施形態と同様である。
【００７２】
本第４実施形態では、図１２に示すように、半導体素子１５を実装する部分に台座３４が形成されており、半導体素子１５の実装時にその表面を台座３４に押し当てることで、半導体素子１５の高さ方向の位置決めを行うことができる。また、半導体素子１５の実装時に、赤外線カメラにより基板側アラインメントマーカー３５と素子側アラインメントマーカーとを透視し、その相対位置関係をモニターすることで、半導体素子１５の横方向（水平面内）の位置決めを行うことができる。
【００７３】
以上述べたように、本第４実施形態の半導体素子１５では、実装時に、半導体素子１５の高さ方向の位置決めと横方向（水平面内）の位置決めを行うことができるという効果が得られる。この他、上記第１実施形態で得られた効果は、本第４実施形態でも同様に得られることは言うまでもない。
【００７４】
（その他の実施形態）
上述した第１〜第４の実施形態は、本発明の好適な例を示すものである。したがって、本発明はこれら実施形態に限定されず、種々の変形が可能なことは言うまでもない。
【００７５】
例えば、上記実施形態で示した半導体素子１５は、端面７から光を入出射する光半導体素子である例であるが、本発明はこれに限定されない。端面７を機械的ダメージから保護する必要のある任意の半導体素子に対しても、本発明は適用可能である。
【００７６】
また、上記実施形態は、端面保護薄膜１を形成した半導体素子１５の端面７を、隣接半導体素子１０の対向面に近接させて実装する例であるが、本発明はこれに限定されない。端面７を近接させる相手としては、近接させることで対向面がダメージを受ける可能性のあるものであれば、任意の素子を使用することができる。
【産業上の利用可能性】
【００７７】
本発明は、光通信、その他の用途で用いられるさまざまな光集積回路に適用可能である。
【図面の簡単な説明】
【００７８】
【図１】（ａ）は本発明の第１実施形態に係る半導体素子の構成を示す平面図、（ｂ）は（ａ）中の破線Ａ−Ａ’に沿った断面図、（ｃ）は（ａ）中の破線Ｂ−Ｂ’に沿った断面図、（ｄ）は（ａ）中の破線Ｃ−Ｃ’における断面図である。
【図２】本発明の第１実施形態に係る半導体素子を実装する前の光集積回路の状態を示す平面図である。
【図３】本発明の第１実施形態に係る半導体素子の実装方法を示す、図２中の破線Ｂ−Ｂ’に沿った断面図である。
【図４】（ａ）は本発明の第１実施形態に係る半導体素子を実装した後の光集積回路の状態を示す平面図、（ｂ）は（ａ）中の破線Ａ−Ａ’に沿った断面図である。
【図５】（ａ）は本発明の第１実施形態に係る半導体素子の製造方法を示す平面図、（ｂ）は（ａ）中の破線Ａ−Ａ’に沿った断面図、（ｃ）は（ａ）中の破線Ｂ−Ｂ’に沿った断面図である。
【図６】（ａ）は本発明の第１実施形態に係る半導体素子の製造方法を示す平面図、（ｂ）は（ａ）中の破線Ａ−Ａ’に沿った断面図、（ｃ）は（ａ）中の破線Ｂ−Ｂ’に沿った断面図で、図５の続きである。
【図７】（ａ）は本発明の第１実施形態に係る半導体素子の製造方法を示す平面図、（ｂ）は（ａ）中の破線Ａ−Ａ’に沿った断面図、（ｃ）は（ａ）中の破線Ｂ−Ｂ’に沿った断面図で、図６の続きである。
【図８】（ａ）は本発明の第１実施形態に係る半導体素子の製造方法を示す平面図、（ｂ）は（ａ）中の破線Ａ−Ａ’に沿った断面図、（ｃ）は（ａ）中の破線Ｂ−Ｂ’に沿った断面図で、図７の続きである。
【図９】（ａ）および（ｂ）は本発明の第１実施形態に係る半導体素子の製造方法を示す図８（ａ）中の破線Ｂ−Ｂ’に沿った断面図で、図８の続きである。
【図１０】本発明の第２実施形態に係る半導体素子の実装方法を示す、図３と同様の図である。
【図１１】本発明の第３実施形態に係る半導体素子の製造方法を示す、図９と同様の図である。
【図１２】（ａ）は本発明の第４実施形態に係る半導体素子の実装方法を示す、図２と同様の図、（ｂ）は（ａ）中の破線Ａ−Ａ’に沿った断面図である。
【図１３】（ａ）は従来のマルチチップ実装技術により実装された光集積回路の一例を示す平面図、（ｂ）は（ａ）中の破線Ａ−Ａ’に沿った断面図である。
【符号の説明】
【００７９】
１  端面保護薄膜
２  ｐ電極
３  ＡＲ膜
４  半導体基板
５  裏面電極
６  空隙
７  端面
８  端面
９  半導体素子の実装領域
１０  隣接半導体素子
１１  光回路（導入部）
１２  パッド電極
１３  融着材
１４  パッド電極
１５  半導体素子
１６  実装基板
１７  半導体素子のコア層
１８  半導体素子のコア層
１９  石英導波路のコア層
２０  空隙
２１  絶縁膜
２２  クラッド層
２３  埋め込み層
２４  窓
２５  レジスト膜
２６  Ａｕ膜
２７  レジスト膜
２８  裏面電極
２９  へき開治具
３０  折り曲げ治具
３１  凸状に湾曲した曲面部部
３２  端面に平行な平面部
３３  へき開ガイド溝
３４  台座
３５  アラインメントマーカー
１０１  第１光半導体素子
１０２  第２光半導体素子
１０３  パッド電極
１０４  パッド電極
１０５  ボンディングワイヤ
１０６  第１半導体素子のコア層
１０７  第２半導体素子のコア層
１０８  石英導波路のコア層
１０９  融着材
１１０  実装基板
１１１  コア層周辺の端面突き当て部
１１２  光回路（導入部）
【図１】
2009238953.tif 000003
【図２】
2009238953.tif 000004
【図３】
2009238953.tif 000005
【図４】
2009238953.tif 000006
【図５】
2009238953.tif 000007
【図６】
2009238953.tif 000008
【図７】
2009238953.tif 000009
【図８】
2009238953.tif 000010
【図９】
2009238953.tif 000011
【図１０】
2009238953.tif 000012
【図１１】
2009238953.tif 000013
【図１２】
2009238953.tif 000014
【図１３】
2009238953.tif 000015