(57)【要約】【課題】高い経時デバイス安定性及び動作安定性などが薄膜トランジスタを提供する。【解決手段】基板上１０に、ゲート電極１５、ゲート絶縁層１２、チャネル層１１、ソース電極１３及びドレイン電極１４が形成される薄膜トランジスタにおいて、チャネル層１１はインジウム、ゲルマニウム及び酸素を含んでいて、チャネル層１１におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．５以上０．９７以下である。【選択図】図１
2009206508.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁層を介して、チャネル層とゲート電極とが対向するように配置される薄膜トランジスタにおいて、
前記チャネル層はインジウム、ゲルマニウム及び酸素を含み、
前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．５以上０．９７以下であることを特徴とする薄膜トランジスタ。
【請求項２】
前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．５以上０．９以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．６以上０．９以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．５以上０．８５以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．５以上０．７５以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記チャネル層の比抵抗は、１０３Ω・ｃｍ以上、１０６Ω・ｃｍ以下であることを特徴とする請求項１から５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記チャネル層は、アモルファスであることを特徴とする請求項１から５のいずれか１項に記載の薄膜トランジスタ。
【請求項８】
前記ゲート絶縁層は、シリコン酸化物からなることを特徴とする請求項１から５のいずれか１項に記載の薄膜トランジスタ。
【請求項９】
請求項１から８のいずれか１項に記載の薄膜トランジスタと、
該薄膜トランジスタによって駆動される有機発光ダイオードとを備えることを特徴とする表示装置。
【請求項１０】
ZnとInとGeを含有した酸化物からなるチャンネル層を有した電界効果型トランジスタであって、前記酸化物の組成が図５７の点a、点b、点c、点dで囲まれた範囲の中にあることを特徴とする薄膜トランジスタ。
【請求項１１】
前記酸化物の組成が図５７の点a、点b、点e、点m、点lで囲まれた範囲の中にあることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１２】
前記酸化物の組成が図５７の点a、点b、点e、点f、点gで囲まれた範囲の中にあることを特徴とする請求項１０に記載の薄膜トランジスタ。 
【請求項１３】
前記酸化物の組成が図５７の点a、点n、点t、点hで囲まれた範囲の中にあることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１４】
前記酸化物の組成が図５７の点h、点i、点b、点e、点k、点lで囲まれた範囲の中にあることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１５】
前記酸化物の組成が図５７の点h、点i、点n、点tで囲まれた範囲の中にあることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１６】
前記酸化物の組成が図５７の点s、点u、点x、点y、点v、点bで囲まれた範囲の中にあることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１７】
前記酸化物の組成が図５７の点s、点u、点t、点nで囲まれた範囲の中にあることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１８】
オフ電流が10-13 アンペア以下であることを特徴とする請求項１６に記載の薄膜トランジスタ。
【請求項１９】
前記酸化物がアモルファスからなることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項２０】
前記トランジスタはゲート絶縁膜を有し、該ゲート絶縁層が酸化シリコンからなることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項２１】
請求項１０に記載の薄膜トランジスタと、該薄膜トランジスタによって駆動される有機発光ダイオードとを有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いる薄膜トランジスタ及びそれを用いた表示装置に関する。特に、有機エレクトロルミネセンスディスプレイ、無機エレクトロルミネセンスディスプレイ又は液晶ディスプレイに用いられる薄膜トランジスタ及び表示装置に関する。
【背景技術】
【０００２】
電界効果型トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ，ＦＥＴ）は、ゲート電極、ソース電極及びドレイン電極を備える。そして、ゲート電極に電圧を印加して、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流を制御する電子アクティブ素子である。
【０００３】
特に、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した薄膜を、チャネル層として用いるＦＥＴは薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）と呼ばれている。
【０００４】
薄膜トランジスタ（ＴＦＴ）は、大面積の基板上に多数を配することで、広範囲の用途に用いられる。例えば、ＴＦＴは、フラットパネルディスプレイの不可欠な構成要素である。
【０００５】
ＴＦＴ及びその関連電子デバイスは、従来、ガラス基板上に作製されてきた。
【０００６】
しかし、将来のディスプレイシステムには、性能に加えて、大きな寸法、さらには、より高い可搬性が求められる。ディスプレイの重さは、ガラス基板が大きくなるほど関心が高くなる。
【０００７】
解決策の一つは、可撓性（フレキシブル）プラスチック基板を使用するディスプレイシステムの開発にある。すなわち、プラスチック基板上に現行より低いプロセス温度でデバイスを作製することができ、良好なディスプレイ性能を提供することができる新しい薄膜トランジスタ技術の開発が求められる。
【０００８】
ＴＦＴとして、現在、最も広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層材料としたものである。ピクセル駆動用には、アモルファスシリコンＴＦＴが、画像全体の駆動・制御には、高性能な多結晶シリコンＴＦＴが実用化されている。
【０００９】
しかしながら、アモルファスシリコン、ポリシリコンＴＦＴをはじめ、これまで開発されてきたＴＦＴは、デバイス作成に高温プロセスが求められ、プラスチック板やフィルムなどの基板上に作成することが困難である。
【００１０】
一方、近年、ポリマー板やフィルムなどの基板上に、ＴＦＴを形成し、ＬＣＤやＯＬＥＤの駆動回路として用いることで、フレキシブル・ディスプレイを実現しようとする開発が活発に行われている。
【００１１】
プラスチックフィルム上などに成膜可能な材料として、低温で成膜でき、かつ電気伝導性を示す有機半導体膜が注目されている。
【００１２】
例えば、有機半導体膜としては、ペンタセンなどの研究開発が進められている。キャリア移動度は約０.５ｃｍ２(Ｖｓ)-１程度であり、アモルファスＳｉ−ＭＯＳＦＥＴと同等であることが報告されている。
【００１３】
しかし、ペンタセンなどの有機半導体は、熱的安定性が低く（＜１５０℃）、実用的なデバイスは実現していない。
【００１４】
また、最近では、ＴＦＴのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。たとえば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。
【００１５】
上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。
【００１６】
しかし、ＺｎＯを主成分とする化合物は室温で安定なアモルファス相を形成することができず、多結晶相になるために、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。また多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまう。
【００１７】
最近では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献１)。
【００１８】
このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。さらには、電界効果移動度が６−９程度でノーマリ・オフ型のトランジスタ特性が得られている。
【００１９】
また、可視光に対して透明であるという特徴を有している。
【００２０】
この文献では、Ｉｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９（原子比）の組成比を有するアモルファス酸化物をＴＦＴのチャネル層に用いている。
また従来のIn-Ga-Zn-O系の報告（非特許文献１、特許文献１）は、３つの金属元素を含有した多元酸化物半導体の例として知られている。
【非特許文献１】Ｋ．Ｎｏｍｕｒａ  ｅｔ．ａｌ，Ｎａｔｕｒｅ  ＶＯＬ．  ４３２，Ｐ.４８８-４９２(２００４-１１)
【非特許文献２】アプライド・フィジックス・レターズ、８９巻０６号２１０３頁（２００６年）
【非特許文献３】ソリッド・ステート・エレクトロニクス誌５０巻５００〜５０３頁（２００６年）
【特許文献１】特開2007-281409号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
これらの報告は、研究者及び業界の大きな注目を集めた。
【００２２】
しかし、酸化物材料によるＴＦＴを産業界において用いるためには、広い組成範囲でＴＦＴ動作を可能にする（組成マージンが大きい）とともに、少ない種類の金属元素の酸化物材料が望ましい。そうなれば、均一性、ＴＦＴ特性のより良好な制御及び製造コストの面で非常に有利になる。
【００２３】
ＡＭＯＬＥＤ（アクティブマトリクス有機発光ダイオード）の駆動ＴＦＴ及びスイッチングＴＦＴには、ＴＦＴ特性に加えて、高い経時デバイス安定性及び動作安定性が求められる。
【００２４】
また金属元素の組成マージン（例  In/(In+Ga+Zn) やZn/(Zn+In+Ga)）をさらに広げることが望まれている。本発明においては、３つの金属元素を有した酸化物半導体としてIn-Ge-Zn-O系を技術開示する。本発明の酸化物半導体 (In-Ge-Zn-O系)は、TFT用途において、従来の２種類もしくは３種類の金属元素を用いた酸化物系よりも広い組成マージンを有するという作用がある。TFT動作に対する組成マージンは、チャンネル材料が半導体としての電気的性質をもつかどうかやアモルファスであるかどうかに大きく依存する。
【００２５】
大きな組成マージンを有することは、第面積成膜や高速成膜を必要とする量産において、大きな利点となる。また、低コスト化の観点から、TFT用途の半導体材料は、高価な元素や希少な元素（InやGaなど）の含有量が小さいことが望まれる。
【００２６】
そこで、本発明は、上記の課題を解決する薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００２７】
本発明は、上記課題を解決するための手段として、ゲート絶縁層を介して、チャネル層とゲート電極とが対向するように配置される薄膜トランジスタにおいて、前記チャネル層はインジウム、ゲルマニウム及び酸素を含んでいて、前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．５以上０．９７以下であることを特徴とする。
【００２８】
また、本発明は、前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．５以上０．９０以下であることを特徴とする。
【００２９】
これにより、オン／オフ比、移動度及びサブスレッショルドスイング値の面で良好なＴＦＴ特性が得られる。
【００３０】
また、本発明は、前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．６以上０．９以下であることを特徴とする。
【００３１】
これにより、オン／オフ比、移動度、及びサブスレッショルドスイング値の面で良好なＴＦＴ特性が得られる。
【００３２】
また、本発明は、前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．５以上０．７５以下であることを特徴とする。
【００３３】
これにより、オン／オフ比、移動度、しきい値電圧、及びサブスレッショルドスイング値の面で良好なＴＦＴ特性が得られる。
【００３４】
また、本発明は、前記チャネル層におけるＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比が０．６以上０．７５以下であることを特徴とする。
【００３５】
これにより、サブスレッショルドスイング値、Ｏｎ／Ｏｆｆ、しきい値電圧及び良好な移動度といった優れた性質を有するノーマリ・オフ型トランジスタ特性が得られる。
【００３６】
また、本発明は、前記チャネル層の比抵抗は、１０３Ω・ｃｍから１０６Ω・ｃｍであることを特徴とする。
【００３７】
また、本発明は、前記チャネル層は、アモルファスであることを特徴とする。
【００３８】
これにより、環境に対しての安定性が高く、駆動に対する安定性が高い（駆動時の特性変動が小さい）トランジスタを実現できる。
【００３９】
ＴＦＴは、スイッチングデバイスとしてだけでなく有機発光ダイオード（ＯＬＥＤ）用アナログ電流ドライバとしても用いられ、しきい値電圧Ｖｔｈが変化するとそれに伴って個々の画素輝度（発光輝度）が変化する。そのため、アナログデバイスにとって長期安定性は重要である。
【００４０】
本発明では、０．５以上０．７５以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成範囲で、周囲環境条件における非常に高いデバイス安定性と駆動ストレス安定性とを実現することができる。
【００４１】
また、本発明は、前記ゲート絶縁層は、シリコン酸化物からなることを特徴とする。
【００４２】
これにより、μＦＥ、オン／オフ比、Ｖｔｈ及びＳ値を含むトランジスタ特性が優れ、信頼性の高い電界効果型トランジスタを提供することができる。
【００４３】
２種類の金属元素から構成される酸化物の一例として、Ｉｎ−Ｚｎ−Ｏ系材料の既報（非特許文献２）が知られている。別の例は、Ｉｎ−Ｇａ−Ｏ系（非特許文献３）である。 
【００４４】
しかし、我々が検討した実験結果によると、Ｉｎ−Ｚｎ−Ｏ系材料を用いたＴＦＴは、環境安定化が組成に依存し、良好な特性を安定して示すＩｎ／（Ｉｎ＋Ｚｎ）組成範囲はあまり広くない。一方、Ｉｎ−Ｇａ−Ｏ系の材料を用いたＴＦＴのオン／オフ比は小さくなり、Ｓ値は大きくなる。
【００４５】
本発明のＩｎ−Ｇｅ−Ｏ系ＴＦＴは、Ｉｎ-Ｚｎ−Ｏ系をはじめとする他の２種類の金属元素からなる酸化物を用いたＴＦＴと比べて、よりは広い組成範囲でＴＦＴ動作が可能である。
【００４６】
Ｉｎ−Ｚｎ−Ｏ系（非特許文献２）及びＩｎ−Ｇａ−Ｏ系（非特許文献３）の酸化物を比較すると、本ＴＦＴは、それぞれ安定性及び性能に優れている。
【００４７】
また本発明は、Zn, In ,Geを含有した酸化物半導体からなるチャンネルを有した薄膜トランジスタであって、 In/ (In + Ge) で表される組成比が0.50以上 0.97以下であり、さらにZn/( Zn + In + Ge) で表される組成比が0.80以下であるチャンネル層を有することを特徴とした薄膜トランジスタが挙げられる。
【００４８】
また本発明は、ZnとInとGeを含有した酸化物からなるチャンネル層を有した電界効果型トランジスタであって、上記酸化物の組成が図５７において、点a,b,c,dで囲まれた範囲の中にあることを特徴とする電界効果型トランジスタである。この組成範囲において、高いオンオフ電流比を（106以上 ）得ることができる。
【００４９】
また本発明は、上記酸化物の組成が図５７において、点a, b, e, m, l で囲まれた範囲の中にあることを特徴とする電界効果型トランジスタである。この組成範囲において、高いオンオフ電流比を（10９以上 ）と良好な移動度(33cm2/V-s)を得ることができる。
【００５０】
また本発明は、上記酸化物の組成が図５７において点a, b, e, f ,gで囲まれた範囲の中にあることを特徴とする電界効果型トランジスタである。この組成範囲において、高いオンオフ電流比を（10９以上 ）と良好な（小さな）サブスレッシュホルドスウィング値 S (V/dec)を得ることができる。
【００５１】
また本発明は、上記酸化物の組成が図５７において、点a, n, t, hで囲まれた範囲の中にあることを特徴とする電界効果型トランジスタである。この組成範囲において、高いオンオフ電流比を（10９以上 ）と高い移動度(37cm2/V-s)、小さなサブスレッシュホルドスウィング値(S (V/dec)£0.7)を得ることができる。
上記酸化物の組成が図５７において、点 h, i, b, e, k, lで囲まれた範囲の中にあることを特徴とする電界効果型トランジスタである。この組成範囲において、高いオンオフ電流比を（10９以上）と良好な移動度(33cm2/V-s)、良好な閾値電圧Vth (V)を得ることができる。
【００５２】
また本発明は、上記酸化物の組成が図５７において、点 h, i, n, tで囲まれた範囲の中にあることを特徴とする電界効果型トランジスタである。この組成範囲において、高いオンオフ電流比を（10９以上 ）と良好な移動度(37cm2/V-s)、小さなS値 (S(V/dec)£0.7)、良好な閾値電圧Vth (V)を得ることができる。
【００５３】
また本発明は、上記酸化物の組成が図５７において、点s, u, x, y, v, bで囲まれた範囲の中にあることを特徴とする電界効果型トランジスタである。この組成範囲において、高いオンオフ電流比を（1010以上 ）と高い移動度(39cm2/V-s)、小さなS値 (S(V/dec)£0.5)、良好な閾値電圧Vth (V)を得ることができる。
【００５４】
また本発明は、上記酸化物の組成が図５７において、点s, u, t, nで囲まれた範囲の中にあり、非常に小さいオフ電流(off current £ 10-13(A))を有した電界効果型トランジスタである。10-13(A)は１０−１３アンペアを示す。
【００５５】
また本発明は、上記酸化物の組成が図５７において、点 a, b, c 及び dで囲まれた範囲の中にあり、上記酸化物がアモルファスである電界効果型トランジスタである。
【００５６】
また本発明は、上記酸化物の組成が図５７において、点 a, b, c 及び dで囲まれた範囲の中にあり、破線で囲まれた範囲を以外にあり、上記酸化物がアモルファスである電界効果型トランジスタである。
このように、Ｉｎ−Ｇｅ−Ｏ系の酸化物を用いたＴＦＴは、非特許文献２及び３に記載される酸化物や他の材料系よりも広い組成マージンを有する。非特許文献１の３種類の金属元素を用いた酸化物Ｉｎ-Ｇａ-Ｚｎ−Ｏと比べて、本発明のＩｎ−Ｇｅ−Ｏ系は２種類の金属元素からなるため、製造コストの面で有利である。
【発明の効果】
【００５７】
本発明によれば、用いる元素の数が少ないため、良好なＴＦＴ性能を得るための費用対効果に優れた薄膜トランジスタを提供できる。さらに、２種類の金属元素酸化物材料系の中で、本発明の酸化物半導体（例：Ｉｎ−Ｇｅ−Ｏ）は、ＴＦＴ用途に用いた際に非常に広い組成マージンを有するという利点がある。すなわち、本発明によれば、組成変動に対しての特性変化が小さいという効果がある。
【００５８】
また、０．５以上０．９以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成範囲にわたって高いオン／オフ比と良好な移動度とが得られる。
【００５９】
また、本発明によれば、ＩｎとＧｅの組成比を制御することによって、ＴＦＴ特性を制御したり、ＴＦＴ性能を向上させたりすることができる。たとえば、サブスレッショルドスイング値（Ｓ値（Ｖ／Ｄｅｃ））、オン／オフ電流比（Ｏｎ／Ｏｆｆ）、電界効果移動度μＦＥ（ｃｍ２／Ｖｓｅｃ）、しきい値電圧Ｖｔｈ（Ｖ）、ターンオン電圧Ｖｏｎ（Ｖ）で示されるＴＦＴ性能を大いに改善することができる。
【発明を実施するための最良の形態】
【００６０】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００６１】
図１は、本発明の一実施形態としてのアモルファスＩｎ−Ｇｅ−Ｏを含む薄膜トランジスタの概略を示す断面図である。
【００６２】
図１（ａ）及び図１（ｂ）において、１０は基板、１１はチャネル層、１２はゲート絶縁層、１３はソース電極、１４はドレイン電極、１５はゲート電極である。ゲート絶縁層１２を介して、チャネル層１１とゲート電極１５とは、対向するように配置される。
【００６３】
電界効果型トランジスタは、ゲート電極１５、ソース電極１３及びドレイン電極１４を有する３端子デバイスである。
【００６４】
電界効果型トランジスタは、電圧ＶＧをゲート電極へ印加すると、チャネル層を通って流れるドレイン電流ＩＤを制御することができ、ソース電極とドレイン電極との間を流れる電流を制御する電子デバイスである。
【００６５】
図１（ａ）は、半導体チャネル層１１の上にゲート絶縁層１２とゲート電極１５を有するトップゲート構造の例である。図１（ｂ）は、ゲート電極１５の上にゲート絶縁層１２と半導体チャネル層１１を有するボトムゲート構造の例である。図１（ｃ）は、別のボトムゲート型トランジスタの例である。
【００６６】
図１（ｃ）では、ゲート絶縁体２２である熱酸化ＳｉＯ２が形成された基板２１の上にチャネル層（酸化物）２５を配する。２３はソース電極、２４はドレイン電極である。基板２１は、ｎ＋−Ｓｉからなり、ゲート電極としても機能する。
【００６７】
本実施形態では、ＴＦＴの構成は、上記の構造に限定されず、トップゲート又はボトムゲート型、スタガー型などの任意の構造に適用してもよい。
【００６８】
（チャネル層：Ｉｎ−Ｇｅ−Ｏ系）
本実施形態の薄膜トランジスタは、チャネル層がインジウムとゲルマニウムとを含むアモルファス酸化物を用いることができる。
【００６９】
特に、Ｉｎ、Ｇｅのアモルファス酸化物（Ｉｎ−Ｇｅ−Ｏ）、ＧｅとＺｎとのアモルファス酸化物（Ｚｎ−Ｇｅ−Ｏ）又はＩｎ、Ｚｎ及びＧｅのアモルファス酸化物（Ｉｎ−Ｚｎ−Ｇｅ−Ｏ）からなるアモルファス酸化物が望ましい材料である。ＩｎとＧｅとを含む他のアモルファス酸化物等を用いてもよい。
【００７０】
本実施形態において、アモルファス酸化物を構成する（酸素を含む）全元素に対するＩｎの割合は、１０％以上、４０％以下の範囲が望ましい。そして、Ｉｎ−Ｇｅ−Ｏからなるアモルファス酸化物は、全ての元素の中で酸素を最も多く含有し、２番目にインジウム、３番目にゲルマニウムを多く含有することが望ましい。
【００７１】
また、Ｚｎ−Ｇｅ−Ｏからなるアモルファス酸化物は、全ての元素の中で酸素を最も多く含有し、２番目に亜鉛、３番目にゲルマニウムを多く含有する。
【００７２】
また、Ｉｎ−Ｚｎ−Ｇｅ−Ｏからなるアモルファス酸化物は、全ての元素の中で酸素を最も多く含有し、２番目に亜鉛（又はインジウム）、３番目にインジウム（又は亜鉛）、４番目にゲルマニウムを多く含有する。
【００７３】
最初に、Ｉｎ−Ｇｅ−Ｏ材料をＴＦＴの活性層に用いる場合の好ましい組成範囲を説明する。
【００７４】
Ｉｎ−Ｇｅ−Ｏ系の材料は、Ｉｎ／（Ｉｎ＋Ｇｅ）で表される組成比の中で、比較的広い組成比の範囲にわたり、アモルファスの薄膜を作成できる。たとえばスパッタリング法を用いて室温で成膜すると、Ｇｅ／（Ｉｎ＋Ｇｅ）＞０．０３の場合にアモルファス酸化物薄膜が得られる。
【００７５】
上記したように、スパッタリング法で形成したＺｎＯの薄膜は多結晶構造を有し、粒径及び粒界効果によってＴＦＴの性能に悪影響を及ぼすことがある。このような観点から、チャネルを構成する酸化物がアモルファスであることはＴＦＴの性能にとって重要である。
【００７６】
次に、ＴＦＴ特性を調べる。
【００７７】
図２は、薄膜トランジスタを作製したときのＩｎ／（Ｉｎ＋Ｇｅ）組成比の関数としての電子電界効果移動度（μＦＥ）の例を示すグラフである。
【００７８】
図２に示すように、０．６以上０．９以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される広い組成範囲にわたって高いオン／オフ比と良好な移動度が得られる。図２に示したように、電界効果移動度はＩｎ含有率の増加とともに増加する。
【００７９】
電界効果移動度は、特に電流駆動能力及び最大スイッチング周波数に関わる半導体チャネル層の性能を定量化するために、最も重要なＴＦＴの電気的パラメータの一つである。 
【００８０】
要求される移動度の値は特定の用途によって異なるが、たとえば液晶表示デバイスに利用する場合は電界効果移動度０．１ｃｍ２／Ｖｓｅｃ以上が望ましい。有機ＥＬディスプレイデバイスに利用する場合には１ｃｍ２／Ｖｓｅｃの電界効果移動度を有することが望ましい。なお、有機エレクトロルミネセンス（有機ＥＬ）は、有機発光ダイオードとも呼ばれる。
【００８１】
また、Ｉｎ／（Ｉｎ＋Ｇｅ）で表される組成比が、０．６以上０．９７以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比で、ＯＬＥＤ（有機ＥＬ素子）を駆動するのに好適な移動度を得ることができる。
【００８２】
その中でも、０．６以上０．７５以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比を用いることで、閾値やＳ値の優れたＴＦＴを実現できるため、より好ましい。薄膜トランジスタのしきい値電圧Ｖｔｈが０Ｖ以上になると回路を構成しやすくなるために、好ましい。
【００８３】
図３は、Ｉｎ−Ｇｅ−Ｏシステム薄膜トランジスタのしきい値電圧の組成依存性を示すグラフである。
【００８４】
Ｉｎ／（Ｉｎ＋Ｇｅ）が０．６５以上０．７５以下のときに正のＶｔｈを示すことが、図３において見ることができる。さらに、サブスレッショルドスイング値Ｓ（Ｖ／Ｄｅｃ）を考えると、組成範囲が０．６５以上、０．７５以下の間で非常に小さなＳの値を得ることができるので非常に望ましい。
【００８５】
図４は、Ｉｎ／（Ｉｎ＋Ｇｅ）組成比の関数としてのサブスレッショルドスイング値Ｓ（Ｖ／ｄｅｃ）の値の変化の例を示すグラフである。
【００８６】
結論として、薄膜トランジスタのチャネル層にＩｎ−Ｇｅ−Ｏを適用すると、０．５以上０．９７以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される広い組成範囲においてＴＦＴ動作が可能である。特に、好ましい組成比は０．６≦Ｉｎ／（Ｉｎ＋Ｇｅ）≦０．７５の間である。 
【００８７】
望ましい酸化物（チャネル層）の厚さは、１０ｎｍから２００ｎｍの間である。さらに、好ましい厚さは２５ｎｍから７０ｎｍの間である。
【００８８】
良好なＴＦＴ特性の観点から、酸化膜の比抵抗が適切な値であることが好ましい。優れたＴＦＴ特性を得るためには、１０３Ω・ｃｍ以上、１０6Ω・ｃｍ以下のオーダーの比抵抗ρを有するアモルファス酸化膜をチャネル層中に利用することが望ましい。
【００８９】
本発明の発明者らが鋭意研究した結果、ＴＦＴは、適切な比抵抗（≧１０３Ω・ｃｍ）を有する酸化物半導体をチャネル層に適用すると、いわゆる、ノーマリ・オフ特性を示す挙動傾向を示す。
【００９０】
ノーマリ・オフ特性は、ゲート電圧を印加していないとき、しきい値電圧は正、トランジスタはオフ状態にあることを意味する。
【００９１】
膜の比抵抗は、金属元素の組成、成膜時の酸素分圧、膜厚及び成膜後アニール条件などを制御することによって制御することが可能である。
【００９２】
図５は、組成比Ｉｎ／（Ｉｎ＋Ｇｅ）に対する比抵抗の依存性を示すグラフである。
【００９３】
図５に示すように、膜の比抵抗はＩｎリッチな組成領域からＧｅリッチな組成領域へ移るにつれて大きくなることがわかる。
【００９４】
具体的には、図５に示すように、伝導体（〜１０−１Ω・ｃｍ）から半導体（〜１Ω・ｃｍから１０６Ω・ｃｍ）、半導体から絶縁体（１０７Ω・ｃｍより大きい）へと変化する。
【００９５】
高いしきい値と優れた経時安定性とを有するＴＦＴを得るためには、酸化物中に０．２５より高いＧｅ／（Ｇｅ＋Ｉｎ）で表されるＧｅ含有率を含むことが好ましい。
【００９６】
すなわち安定性を高くするためには、Ｉｎ／（Ｇｅ＋Ｉｎ）で表したＩｎ含有率は０．７５以下が望ましい。約１０１４〜１０１８／ｃｍ３の電子キャリア密度を有するアモルファス酸化膜を形成させることが望ましいが、そのような比抵抗を得ることは、成膜パラメータ及びチャネル層中の材料組成に依存する。
【００９７】
比抵抗が１０３Ω・ｃｍより小さければ、ノーマリ・オフ型トランジスタを実現することが困難であり、比抵抗が１０Ω・ｃｍより小さい場合にはオン−オフ比を大きくすることが難しい。
【００９８】
ソースドレイン電流は、ゲート電圧を印加してもオン−オフ挙動を示さず、極端な場合にはトランジスタ動作は示されない。キャリア密度（おそらく酸素欠損）が高いＩｎリッチな組成領域の場合である図６のプロットＤ及びＥにその挙動を見ることができる。図６は、アニール前のＩｎ−Ｇｅ−Ｏ薄膜トランジスタの伝達特性の組成依存性の例を示すグラフである。
【００９９】
一方、酸化物層が絶縁体なら、すなわち、一方、比抵抗が１×１０７Ω・ｃｍより大きいと、ソースドレイン電流を大きくすることは困難になる。電極間ソースドレイン電流は、ゲート電圧を印加してもオン−オフ挙動を示さず、極端な場合にはトランジスタ動作は示されない。
【０１００】
次に、比抵抗の経時変化について説明する。比抵抗の経時変化が小さな酸化物半導体を用いることが好ましい。そうすれば、しきい値電圧及びオフ電流の経時変化が小さな薄膜トランジスタを実現することができるからである。
【０１０１】
図７は、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５で表される組成比の薄膜を、大気中に放置した際の比抵抗の経時安定性を示すグラフである。
【０１０２】
酸化物半導体の比抵抗は、当初、成膜後約３００時間の間は時間とともに減少する傾向を示すことが観測されるが、最終的に安定化する。
【０１０３】
アニールすると、膜の比抵抗は非アニール膜より速い速度で安定化する。
【０１０４】
Ｇｅリッチな組成領域の最終的な比抵抗は、依然として高いオーダー（＞１０３Ωｃｍ）である。
【０１０５】
比抵抗が安定であることは、ＴＦＴ特性の経過時間安定性に対応しており、Ｉｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴが高い安定性を有することを示している。
【０１０６】
さらに、０．５以上０．７５以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成範囲で、伝達特性と、しきい値電圧及びオフ電流などのＴＦＴ特性とに、ほとんど経時変化がない。
【０１０７】
図８は、作製後直後のＴＦＴ伝達特性とＴＦＴ作製一ヶ月後とのＴＦＴ伝達特性の比較の例を示すグラフである。
【０１０８】
この経過時間安定性は、２種類の金属元素からなる酸化物Ｉｎ−Ｚｎ−Ｏと比較すると同等以上である。
【０１０９】
また、成膜時の酸素分圧を制御すると、薄膜中の酸素損失量を制御し、その結果、電子キャリア密度を制御することができる。
【０１１０】
図９は、他の成膜パラメータを一定に保持してＩｎ／（Ｉｎ＋Ｇｅ）＝０．６５及び０．７５の場合の成膜時の酸素分圧によるＩｎ−Ｇｅ−Ｏ薄膜の比抵抗の変化の例を示すグラフである。
【０１１１】
（ゲート絶縁層）
ゲート絶縁層は、絶縁体材料である。ゲート絶縁層１２として、例えば、シリコン酸化物ＳｉＯｘ又は窒素化シリコンＳｉＮｘ及びシリコンオキシナイトライドＳｉＯｘＮｙを用いてよい。ゲート絶縁層に用いることができるシリコン以外の酸化物は、ＧｅＯ２、Ａｌ２Ｏ３、Ｇａ２Ｏ３、Ｙ２Ｏ３及びＨｆＯ２等である。 
【０１１２】
これらの中でもＳｉＯｘは、ＣＶＤ法によって良質な膜を容易に形成でき好ましい。ＴＦＴの安定性もＳｉＯｘを用いた際に良好である。
【０１１３】
したがって、本発明においては、ＳｉＯ２をゲート絶縁材料として用いると良好なＴＦＴ性能を得ることができる。
【０１１４】
優れた絶縁特性を有する薄膜ゲート絶縁物を利用することによって、ソース−ゲート及びドレイン−ゲート電極間リーク電流を約１０−１２Ａ（アンペア）に調節することができる。 
【０１１５】
ゲート絶縁層の厚さは、例えば、５０〜３００ｎｍである。
【０１１６】
（電極）
ソース電極１３、ドレイン電極１４及びゲート電極１５の材料は高い導電率を有する。例えば、Ｐｔ又はＡｕ、Ｎｉ、Ｗ、Ｍｏ及びＡｇなどの金属電極を用いるとよく、又はＩｎ２Ｏ３：Ｓｎ及びＺｎＯなどの透明導電膜も用いてよい。Ａｕ及びＴｉ等の複数の層のカスケード構造も使用してよい。
【０１１７】
（基板）
ガラス基板、プラスチック基板及びプラスチックフィルム等を基板１０として用いてよい。
【０１１８】
上記で言及したチャネル層及びゲート絶縁層は、可視光に対して透明である。
【０１１９】
したがって、用いられる電極も可視光に対して透明なら、可視光域で全体が透明な薄膜トランジスタを作り出すことが可能である。
【０１２０】
（製造方法）
チャネル層の成膜の方法として、スパッタリング法（ＳＰ法）、パルスレーザ蒸着法（ＰＬＤ法）、電子ビーム蒸着法（ＥＢ法）及び原子層蒸着法などの気相蒸着法を用いると好ましい。気相蒸着法の中で、大量生産性を考慮するとＳＰ法が適当である。しかし、膜形成法は、これらの方法に限定されない。
【０１２１】
意図的な加熱をまったく行わずに基板の温度を室温に保持して成膜することができる。この技法によれば、プラスチック基板上の透明薄膜トランジスタの低温作製プロセスが可能になる。
【０１２２】
（特性）
次にＴＦＴ特性について説明する。
【０１２３】
電界効果型トランジスタは、ゲート電極１５、ソース電極１３及びドレイン電極１４を有する３端子デバイスである。
【０１２４】
電界効果型トランジスタは、電圧ＶＧをゲート電極へ印加してチャネル層を通って流れるドレイン電流ＩＤを制御することができ、ソース電極とドレイン電極との間を流れる電流のスイッチング挙動が示される電子デバイスである。
【０１２５】
ソース電極とドレイン電極との間に５Ｖから２０Ｖの間のドレイン電圧を印加し、さらに−２０Ｖから２０Ｖの間のゲート電圧を掃引することによって、チャネルを通る電流を制御する。
【０１２６】
図１０は、ＶＤ＝６Ｖの固定ドレイン電圧におけるｌｏｇ（ＩＤ）−ＶＧ（伝達特性）の例を示すグラフである。ここで五つのプロットは、チャネル層の組成が異なる５つのＴＦＴの特性を示している。
【０１２７】
図１１は、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５のチャネル層組成を有するＴＦＴにおいて、さまざまなＶＧにおけるＩＤ対ＶＤ（出力特性）の例を示すグラフである。 
【０１２８】
図１２は、０．６５及び０．７５のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比を有するＩｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴの伝達特性の二つの例を示すグラフである。
【０１２９】
下の表１には、これらの場合のＳ（Ｖ／ｄｅｃ）、Ｏｎ／Ｏｆｆ、Ｖｏｎ（Ｖ）、Ｖｔｈ（Ｖ）及びμ（ｃｍ２／Ｖｓｅｃ）の一覧を示す。表１において、５Ｅ＋１０は５×１０１０を意味する。
【０１３０】
【表１】
2009206508.tif 000003
【０１３１】
トランジスタの特性の違いは、たとえば、電界効果移動度μＦＥ、閾値電圧（Ｖｔｈ）、Ｏｎ／Ｏｆｆ比、Ｓ値などの違いとして表現することができる。
【０１３２】
電界効果移動度は、線形領域や飽和領域の特性から求めることができる。
【０１３３】
たとえば、トランスファ特性の結果から、√Ｉｄ−Ｖｇのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特にこだわらない限り、この手法で評価している。
【０１３４】
閾値電圧の求め方はいくつかの方法があるが、たとえば、√Ｉｄ−Ｖｇのグラフのｘ切片から閾値電圧Ｖｔｈを導くことが挙げられる。
【０１３５】
Ｏｎ／Ｏｆｆ比（オンオフ比）はトランスファ特性における、最も大きなＩｄと、最も小さなＩｄの値の比から求めることができる。
【０１３６】
Ｓ値は、トランスファ特性の結果から、Ｌｏｇ（Ｉｄ）−Ｖｄのグラフを作製し、この傾きの逆数から導出することができる。
【０１３７】
他にも、ターンオン電圧Ｖｏｎとして、ｌｏｇ（ＩＤ）−ＶＧ特性における電流立ち上がり開始の電圧（ゲート電圧）を評価することができる。
【０１３８】
上記で言及したものに加えて、さまざまなその他のパラメータによってトランジスタ特性の間の差を示すことができる。
【０１３９】
（利用）
これらのＴＦＴが示すＳの小さな値、ドレイン電流の高いオン／オフ比、良好な移動度及びノーマリ・オフ型特性は、将来のディスプレイシステムにおけるＯＬＥＤのＴＦＴ要件にとって非常に望ましい特性である。
【０１４０】
このような薄膜トランジスタを配した半導体装置（アクティブマトリックス基板）は、透明な基板とアモルファス酸化物ＴＦＴを用いているため、表示装置に適用した際にその開口率を増やすことができる。
【０１４１】
特に、有機ＥＬディスプレイに用いる際には、基板側からも光を取り出す構成（ボトムエミッション）を採用することが可能となる。
【０１４２】
本実施形態の半導体装置は、ＩＤタグ又はＩＣタグなどのさまざまな用途に用いることが考えられる。
【０１４３】
以下、具体的に、本実施形態の電界効果型トランジスタを配した半導体装置の一例として表示装置を詳細に説明する。
【０１４４】
本実施形態の電界効果型トランジスタの出力端子であるドレイン電極に、有機又は無機のエレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。
【０１４５】
以下に、表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
【０１４６】
例えば、図２１に示すように、基体１１１上に、チャンネル層１１２と、ソース電極１１３と、ドレイン電極１１４とゲート絶縁膜１１５と、ゲート電極１１６から構成される電界効果型トランジスタを形成する。
【０１４７】
そして、ドレイン電極１１４に、層間絶縁層１１７を介して電極１１８が接続されており、電極１１８は発光層１１９と接し、さらに発光層１１９が電極１２０と接している。 
【０１４８】
かかる構成により、発光層１１９に注入する電流を、ソース電極１１３からドレイン電極１１４に、チャンネル層１１２に形成されるチャンネルを介して流れる電流値によって制御することが可能となる。
【０１４９】
したがって、これを電界効果型トランジスタのゲート電極１１６の電圧によって制御することができる。ここで、電極１１８、発光層１１９、電極１２０は無機若しくは有機のエレクトロルミネッセンス素子を構成する。
【０１５０】
又は、図２２に示すように、ドレイン電極１１４が延長されて電極１１８を兼ねており、これを高抵抗膜１２１、１２２に挟まれた液晶セルや電気泳動型粒子セル１２３へ電圧を印加する電極１１８とする構成を取ることもできる。
【０１５１】
液晶セルや電気泳動型粒子セル１２３、高抵抗層１２１及び１２２、電極１１８、電極１２０は表示素子を構成する。
【０１５２】
これら表示素子に印加する電圧を、ソース電極１１３からドレイン電極１１４にチャンネル層１１２に形成されるチャンネルを介して流れる電流値によって制御することが可能となる。
【０１５３】
したがって、これをＴＦＴのゲート電極１１６の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性被膜中に封止したカプセルであるなら、高抵抗膜１２１、１２２は不要である。
【０１５４】
上記の２例において薄膜トランジスタとしては、スタガー構造（トップゲート型）の構成で代表させたが、本発明は必ずしも本構成に限定されるものではない。例えば、薄膜トランジスタの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、コプレナー型等他の構成も可能である。
【０１５５】
また、上記の２例においては、表示素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本実施形態は必ずしも本構成に限定されるものではない。
【０１５６】
例えば、薄膜トランジスタの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、いずれかの電極又は両電極が基体と垂直に設けられていてもよい。
【０１５７】
ここで、表示素子を駆動する一対の電極が、基体と平行に設けられた場合、表示素子がＥＬ素子若しくは反射型液晶素子等の反射型表示素子ならば、いずれかの電極が発光波長又は反射光の波長に対して透明であることが求められる。又は、透過型液晶素子等の透過型表示素子ならば、両電極とも透過光に対して透明であることが求められる。
【０１５８】
さらに、本実施形態の薄膜トランジスタでは、全ての構成体を透明にすることも可能であり、これにより、透明な表示素子を形成することもできる。また、軽量可撓で透明な樹脂製プラスチック基板など低耐熱性基体の上にも、かかる表示素子を設けることができる。
【０１５９】
次に、ＥＬ素子（ここでは有機ＥＬ素子）と電界効果型トランジスタを含む画素を二次元状に複数配置した表示装置について図２３を用いて説明する。
【０１６０】
図２３において、有機ＥＬ層２０４を駆動するトランジスタ２０１、及び画素を選択するトランジスタ２０２が示されている。
【０１６１】
また、コンデンサ２０３は選択された状態を保持するためのものであり、共通電極線２０７とトランジスタ２０２のソース部分との間に電荷を蓄え、トランジスタ２０１のゲートの信号を保持している。画素選択は走査電極線２０５と信号電極線２０６により決定される。
【０１６２】
より具体的に説明すると、画像信号がドライバ回路（不図示）から走査電極２０５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（不図示）から信号電極２０６を通してやはりパスル信号でトランジスタ２０２へと印加されて画素が選択される。そのときトランジスタ２０２がＯＮとなり信号電極線２０６とトランジスタ２０２のソースの間にあるコンデンサ２０３に電荷が蓄積される。
【０１６３】
これによりトランジスタ２０１のゲート電圧が所望の電圧に保持されトランジスタ２０１はＯＮになる。この状態は次の信号を受け取るまで保持される。トランジスタ２０１がＯＮである状態の間、有機ＥＬ層２０４には電圧、電流が供給され続け発光が維持されることになる。
【０１６４】
この図２３の例では１画素にトランジスタ２ヶ、コンデンサー１ヶの構成であるが、性能を向上させるためにさらに多くのトランジスタ等を組み込んでもよい。
【０１６５】
（チャンネル層に関する第２の実施態様：In-Ge-Zn-O系）
次に本発明の別の実施の形態 ( In-Ge-Zn-O  系チャンネル層) について説明する。
【０１６６】
本実施形態では、広い組成マージンを有し且つ高性能な特性を示すTFTを実現するために、新規な金属元素の組み合わせであるZnとInとGeを含有した酸化物チャンネルを有したTFTを技術開示する。本実施形態のIn-Ge-Zn-O系TFTはInとGaとZnを含有した酸化物チャネルを有したTFT（In-Ga-Zn-O系TFT）よりも、広い組成範囲にわたって、トランジスタ動作が可能である。
【０１６７】
このIn-Ge-Zn-O系TFT の注目すべき特徴は、非特許文献１や特許文献１に記された材料系よりも広い組成マージンを有することである。In-Ge-Zn-O系TFTは、非特許文献２のIn-Ga-Zn-O系TFTと同等もしくはそれ以上の安定性と半導体特性を示しうる。たとえば、金属組成比がIn : Ge : Zn = 42:13:45 のチャンネル層を配したIn-Ge-Zn-O系薄膜トランジスタにおいて、S-value として0.5 (V/decade)、電界効果移動度として 約7.00 cm2/Vs, 閾値電圧として 7.5Vの特性が得られている。図24の（ａ）には、In:Ge:Zn= 42:13:45のIn-Ge-Zn-O系TFTのトランスファ特性(Log (Id) vs. Vg) を示す。図 24の（ｂ） には出力特性を示す。 
【０１６８】
さらなる注目すべき点として、非特許文献１や特許文献１の材料系に比べて、In-Ge-Zn-O系TFT は作成時のプロセスマージンが大きいという特徴がある。特に、薄膜形成時の酸素分圧やチャンネル層の膜厚に対しての特性変動が小さい。 すなわち、本実施形態のIn-Ge-Zn-O系TFTは、In-Ga-Zn-O系TFTに比べて、コストや量産性に関して有利である。
【０１６９】
上記の特徴について、以下に図を用いて詳しく説明する。
【０１７０】
In-Ge-Zn-O系は、広い組成範囲にわたりTFTのチャンネル材料に好適なアモルファス状態の薄膜を得ることができる。スパッタ成膜した際にアモルファス相が得られる組成範囲を、図５７に記した。破線で囲まれた領域においては結晶性の膜が得られ、それ以外の領域がアモルファス膜が得られる。ここで、結晶とアモルファスの境界は固定したものではなく、成膜条件や膜厚などに影響を受ける。アモルファスであることは、高性能なTFTを実現するために、重要である。なぜなら、先にZnO膜について説明したように、多結晶膜においては結晶サイズのばらつきや結晶粒界などがTFT特性に悪い影響を与えるからである。In-Ge-Zn-O系は、In-Ga-Zn-O系やIn-Zn-O系に比べて、アモルファスとなりうる組成範囲（Zn/In比の範囲）が広いことから、TFTのチャンネル層として好適な材料である。
【０１７１】
次に、Geを含有することと作用を、In-Ge-Zn-O系とIn-Zn-O系を比較することで、説明する。特許文献１によると、In-Zn-O系TFTにおける組成マージン（良好なTFT動作が可能な組成範囲）は、Zn/(Zn+In)が 0.3以上 0.7 以下である。3 atomic% (原子パーセント)のGe を含有すると（すなわち Ge/(Zn+In+Ge) = 0.03 のとき）、組成マージンはZn/(Zn+In+Ge)の上限が0.80へと広がる。 5 atomic% のGe を含有すると、組成マージンはZn/(Zn+In+Ge)の上限が0.70へと広がる。すなわち、少量のGeを含有することで、Zn-In-O系に対して組成マージンを拡大することができる。 In-Ge-Zn-O 系は、Zn-In-O 系に比べて、半導体的な性質を示し且つアモルファスである組成範囲が広いために、TFT動作可能な組成範囲が広くなる。 
【０１７２】
環境安定性の観点から言うと、ある適当な量以上のGeを含有することが好ましい。Geを含有することで（Ge含有量が13 atomic%の組成t,やGe含有量が3 atomic%の組成iで）、抵抗率の大気中における経過時間安定性が向上する。
【０１７３】
Geを含有することで（Ge含有量が13 atomic%である点や点i Ge含有量が3 atomic%である点i）、抵抗率の大気中における経過時間安定性が向上し、抵抗率は時間とともにほとんど変化しなくなる。すなわち、GeをZn-In-O系材料に含有させることで、抵抗率の環境安定性に優れた酸化物半導体とすることができる。 
（In-Ge-Zn-O 系チャンネル層において好適な組成範囲）
次に、In-Ge-Zn-O 系材料をTFTのチャンネル層に適用した場合に好適な組成範囲について説明する。
【０１７４】
３元相図を示す図を用い、In-Ge-Zn-O 系酸化物において元素組成比およびその範囲を説明する。下図において、酸素の量は特に考慮していない。
下図は図５７と同一の図である。
2009206508.tif 000004
【０１７５】
たとえば、Inを３価、Geを４価、Znを２価とし、ストイキオメトリもしくはストイキオメトリ近傍の酸素量を含有してよい。 ストイキオメトリからのずれ（たとえば、酸素欠損など）は、後述の成膜時の酸素分圧やアニール条件などで制御することができる。
【０１７６】
たとえば、相図中の点"a" は、InとGeの総原子中におけるIn原子数の割合、すなわちIn/(In+Ge)が0.97であることを示す。また、この点のInの含有率は97 atomic% となる。
【０１７７】
相図中の破線の左側は、結晶化したIn-Ge-Zn-O膜が得られる領域であり、破線の右側はアモルファスのIn-Ge-Zn-O膜が得られる領域である。
【０１７８】
、Znが含まれない場合(In-Ge-O)について言えば、組成比In/(In+Ge) が0.97 より大きいと結晶化してしまい好ましくない。また、組成比In/(In+Ge)が 0.5より小さいと絶縁体になっていしまい、チャンネル層としては不適である。 
【０１７９】
特許文献１において、 In-Zn-O系では、 Zn/(Zn + In) が 0.7 以上で結晶化するため好ましくないこと、さらには30 atomic% 以下では低い抵抗の膜しか形成できないためチャンネルとして好ましくないことが記されている。
【０１８０】
Zn-In-O に3atomic% のGe を含有させることで、アモルファスとなる組成範囲を Zn/(Zn+In) =0.8 まで拡大することができる。
【０１８１】
相図中のそれぞれの点ａ〜点ｖの金属元素組成比 (atomic%) を以下に記す。
【０１８２】
(a) In:Ge:Zn=97:3:0
(b) In:Ge:Zn=17:3:80
(c) In:Ge:Zn=20:50:30
(d) In:Ge:Zn=50:50:0
(e) In:Ge:Zn=18:21:61
(f) In:Ge:Zn=40:40:20
(g) In:Ge:Zn=60:40:0
(h) In:Ge:Zn=84:16:0
(i) In:Ge:Zn=65:3:32
(k) In:Ge:Zn=50:20:30
(l) In:Ge:Zn=62:38:0
(m) In:Ge:Zn=25:38:37
(n) In:Ge:Zn=25:3:72
(w) In:Ge:Zn=33:3:64
(s) In:Ge:Zn=37:3:60
(u) In:Ge:Zn=45:15:40
(v) In:Ge:Zn=18:15:67
(x) In:Ge:Zn= 40:20:40
(y) In:Ge:Zn= 25:20:55
まず、相図を示す図５７中の点"a", "b", "c", "d" で囲まれる線の中の組成範囲について説明する。In-Ge-Zn-O薄膜の組成が、点"a", "b", "c", "d" で囲まれる線の中にあるとき、この薄膜をチャンネル層に用いることでトランジスタを実現できる（スイッチング動作を実現できる）。 この領域中の任意の組成の薄膜を選んでチャンネル層に用いることで、>106以上のオンオフ電流比を有したトランジスタを実現できる。
【０１８３】
次に、相図 を示す図５７中の 点"a", "b", "e", “f” , "g" で囲まれた領域の組成を有した薄膜を用いることで、小さなS値（サブスレッシュホルドスイング値）を有したトランジスタを再現良く実現できる。 
【０１８４】
点"w"の組成の近傍の膜（すなわち、Zn/(Zn + In) が 0.65 ± 0.05 ）を用いると、S値が小さく、移動度とオンオフ電流比が大きいトランジスタを実現でき、好ましい。また、この組成は、閾値電圧の値が０V近傍のトランジスタを作りうるという点でも好ましい組成である。 
【０１８５】
さらに、相図を示す図５７中の点"h", "i", “b” "e" “k”及び“l” で囲まれる組成範囲では、閾値電圧が０Vに近い値を有したトランジスタを実現できる。
【０１８６】
さらに、相図を示す図５７中の点"a", "b", “e”， "m" 及び“l” で囲まれる組成範囲では、比較的大きな移動度 (≧3cm2/V-s) のトランジスタを実現できる。
【０１８７】
さらに、相図を示す図５７中の点"a", "b", “e”，"f" 及び“gで囲まれる組成範囲では、小さなS値を有したトランジスタを容易に形成できる。
【０１８８】
さらに、相図を示す図５７中の点"a", "n" ，"t" 及び“h”で囲まれる組成範囲では、大きな移動度(≧7cm2/V-s) を有したトランジスタを容易に形成できる。
【０１８９】
特に、1010以上のオンオフ電流比を有し、S値の小さい、ノーマリ・オフ型トランジスタを実現できる。
【０１９０】
さらに、相図を示す図５７中の点"h", "i", “n” 及び"t"で囲まれる組成範囲では、大きな移動度(≧7cm2/V-s)と小さなS値(£0.7V/dec)、大きなオンオフ電流比を兼ね備えたノーマリ・オフ型のトランジスタを実現できる。
【０１９１】
さらに、相図を示す図５７中の点s”, “u”, “ｘ”, “y”“v”及び“b”で囲まれる組成範囲では、S値が非常に小さく、非常に高い移動度を有したノーマリ・オフ型のトランジスタを実現できる。
【０１９２】
さらに、相図を示す図５７中の点"a", "i" 及び"h"で囲まれる組成範囲では、負の閾値を有したトランジスタを容易に形成できる。成膜時の酸素分圧を選ぶことで、比較的にオン電流が大きく、ヒステリシスが小さいトランジスタを実現できる。すなわち、この組成範囲は、ノーマリオン型トランジスタを実現する際に有用である。
【０１９３】
さらに、相図を示す図５７中の点"l", "k ", "e", “c” 及び "d"で囲まれる組成範囲では、正の閾値を有したトランジスタを容易に形成できる。また、比較的、オフ電流が小さいトランジスタを実現できる。この組成範囲では、移動度はやや小さいけれども、低いキャリア濃度の薄膜を安定して形成することができる。また、Ge含有率が比較的大きいので光吸収端が短波長側にあり、波長４００ｎｍ付近での光透過性に優れる。また、屈折率は小さくなる。すなわち、この組成範囲は、それほど大きなオン電流を必要としないが、小さなオフ電流と高い光透過性が必要な場合に有用である。
【０１９４】
In-Ge-Zn-O  TFTのさまざまな組成におけるトランスファ特性の中で、比較的良好な特性を示した例を図 ２５に示す。
【０１９５】
特に良好な特性を示す図２５c と d は、相図を示す図５７の点“s”, “u”, “t”, “n”  で囲まれた影付き領域に属する。図２５a,b,c,d,eのそれぞれのＴＦＴのS (V/dec), On/Off, Von (V), Vth (V) and m(cm2/V-s)は、下記の表２にまとめられている。
【０１９６】
【表２】
2009206508.tif 000005
【０１９７】
（実施例１）
図１の（ａ）は、アモルファスＩｎ−Ｇｅ−Ｏチャネル層からなる本実施例のトップゲート型電界効果型トランジスタの断面概略図を示す。
【０１９８】
図１の（ａ）に示すように、ガラス基板（コーニング社製１７３７）上にアモルファスＩｎ−Ｇｅ−Ｏ酸化膜をチャネル層として成膜する。スパッタリングチャンバ中で、アルゴン及び酸素の混合雰囲気中で高周波スパッタリング法を用いてＩｎ−Ｇｅ−Ｏアモルファス酸化膜を形成する。
【０１９９】
図１３は、本発明の一実施形態としての電界効果型トランジスタのチャネル層を成膜するために用いた成膜システムの概略を示す図である。
【０２００】
図１３に示すように、本実施の形態の成膜システムは、真空排気能力を制御するゲートバルブ５７と、それぞれの気体のシステムへのガス流入量を制御するための個別のマスフローコントローラ５６とを有する。また、真空イオンゲージ計５４と、基板ホルダー５５と、基板５１と、ターボ分子ポンプ５３と、成膜室５８と、スパッタリングターゲット付きスパッタリングガン５２とを有する。
【０２０１】
５３は、成膜室５８を１×１０−５Ｐａ（背圧）に達するまで排気するターボ分子真空ポンプである。
【０２０２】
５５は、基板の位置をｘ、ｙ面内及び垂直なｚ方向に調節することができる基板ホルダーである。
【０２０３】
５２は、スパッタリングガンであり、上に酸化物ターゲット５２（ターゲット）を有する。これらの他に、成膜の間に起きる過熱によるスパッタリングガンへのいかなる損害も防ぐ冷却水供給がある。
【０２０４】
５９は、スパッタリングターゲットのためのｒｆ電源及びマッチングネットワークである。
【０２０５】
ガス導入系として、アルゴンガスと希釈酸素ガス（Ａｒ：Ｏ２＝９５：５）とのそれぞれに一つずつマスフローコントローラ（ＭＦＣ）がある。
【０２０６】
したがって、ＭＦＣでアルゴンと希釈酸素ガスの流入量を制御し、ゲートバルブを用いて全圧を制御することで、成膜室内に所定の雰囲気（全圧と酸素分圧）を形成できる。
【０２０７】
本実施態様では、２インチＧｅＯ２セラミックターゲットと二つの２インチＩｎ２Ｏ３セラミックターゲット（材料源）との同時スパッタリングによって、Ｉｎ−Ｇｅ−Ｏ膜をガラス基板上に成膜する。
【０２０８】
成膜中は、常に、各Ｉｎ２Ｏ３ターゲットには３５Ｗ、ＧｅＯ２ターゲットには３０Ｗの一定値にＲＦ電源を維持した。
【０２０９】
成膜時の全ガス圧及びＡｒ：Ｏ２流量比は、それぞれ０．４Ｐａ及び６９：１である。成膜速度は１１ｎｍ／分である。さらに、基板温度を室温（〜２５℃）に保持した。
【０２１０】
図１４は、アニールしたＩｎ／（Ｉｎ＋Ｇｅ）＝０．６５及び０．７５を有する酸化物チャネル層のＸ線回折パターンの例を示すグラフである。
【０２１１】
図１４に示す、この膜で得られたＸ線回折パターン（薄膜法、入射角０．５°）によると、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５で表される組成の場合、回折ピークはまったく見られなかった。すなわち、Ｉｎ−Ｇｅ−Ｏ膜はこの組成ではアモルファス構造を有する。
【０２１２】
膜の厚さは、２５ｎｍである。さらに、分光エリプソメトリ測定値から推定した平均根自乗平均（ｒｍｓ）表面粗さは、約０．１ｎｍである。
【０２１３】
蛍光Ｘ線分析（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ／（Ｉｎ＋Ｇｅ）＝０．６５であった。
【０２１４】
膜の比抵抗は、約１０５Ω・ｃｍである。
【０２１５】
電子キャリア密度は、１×１０１４／ｃｍ３と推定される。
【０２１６】
図１５は、Ｉｎ／（Ｉｎ＋Ｇｅ）の関数としてのホール移動度μhall（ｃｍ２／Ｖｓｅｃ）の例を示すグラフである。
【０２１７】
純アルゴン雰囲気中で成膜した酸化膜のホール測定を実行した。移動度は、Ｉｎ含有率の増加とともに増加することが明らかに分った。Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．９５の場合に、非常に高い移動度４０ｃｍ２／Ｖｓｅｃを実現することができる。
【０２１８】
次に、フォトリソグラフィーパターン形成法とリフトオフ法とによって、ドレイン電極１４及びソース電極１３をパターン形成した。ソース及びドレインは、それぞれ４０ｎｍ及び５ｎｍの厚さを有するＡｕとＴｉとの層状構造体である。
【０２１９】
さらに、ゲート絶縁物として厚さ１５０ｎｍのＳｉＯ２誘電体をスパッタリングで成膜する。ＳｉＯ２膜の比誘電率は約３．７である。
【０２２０】
さらに、標準的なフォトリソグラフィー法とリフトオフ法とを用いてゲート電極１５をパターン形成した。チャネルの幅及び長さは、それぞれ２００μｍ及び５０μｍである。
【０２２１】
（ＴＦＴ素子の特性の評価）
図１１は、室温で測定した、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５を有するＴＦＴの電流−電圧特性の例を示すグラフである。
【０２２２】
ソース電極−ドレイン電極間のドレイン電流ＩＤに対するドレイン電圧ＶＤの依存性を測定しながら一定のゲート電圧（ＶＧ）を加えると、ＶＤ＝約６Ｖで飽和する（ピンチオフ）典型的な半導体トランジスタ挙動が観測された。
【０２２３】
ＶＤ＝６ＶでＶＧを−２０から２０Ｖまで０．１Ｖきざみで変化させてＴＦＴの伝達特性ｌｏｇ（ＩＤ）対ＶＧを評価すると、しきい値ゲート電圧（Ｖｔｈ）３．５Ｖが得られる。
【０２２４】
さらに、ＶＧ＝２０ＶでＩＤ＝５×１０−４Ａのソースドレイン電流ＩＤが測定された。
【０２２５】
図１２は、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５で表される組成を有するアモルファスＩｎ−Ｇｅ−Ｏチャネル層を有するＴＦＴの伝達特性ｌｏｇ（ＩＤ）対ＶＧの例を示すグラフである。
【０２２６】
トランジスタのオン−オフ電流比は、１０１０以上であった。さらに、出力特性から電界効果移動度を計算すると、ＴＦＴの飽和領域で３．４ｃｍ２（Ｖｓｅｃ）の電界効果移動度μＦＥがそれぞれ得られる。
【０２２７】
しきい値電圧Ｖｔｈ（Ｖ）が３．５Ｖ、サブスレッショルドスイング値Ｓ（Ｖ／ｄｅｃ）が０．４Ｖ／ｄｅｃという小さなノーマリ・オフ型ＴＦＴ特性の良好なスイッチング性能が得られる。
【０２２８】
さらに、同様なプロセス条件下で二つ以上のＴＦＴを作製すると、同様なＴＦＴ特性を再現することが可能であった。
【０２２９】
すなわち、Ｉｎ−Ｇｅ−Ｏという新しいアモルファス酸化物半導体をＴＦＴのチャネル層へ利用することによって、優れたトランジスタ特性を実現することができた。
【０２３０】
これは、Ｉｎ−Ｇａ−Ｚｎ−Ｏシステムより少ない数の金属元素で構成される酸化物を用い、優れたＴＦＴ特性を実現することができるので、注目に値する。
【０２３１】
さらに、酸化物中にＧｅのような比較的に安価な元素を用いることによって、材料コストを減らすことができる。さらに、この材料は、環境への影響が少ないと予想される。
【０２３２】
したがって、材料コストが低く、ＴＦＴ性能が良好なことから、ＯＬＥＤの動作回路中に本発明のＩｎ−Ｇｅ−Ｏチャネル層薄膜トランジスタを使用すると有望である。
（実施例２）
本実施例においては、チャネル層の材料組成依存性を検討した例である。
【０２３３】
材料組成依存性を検討するために、成膜にコンビナトリアル法を用いる。すなわち、スパッタ法により様々な組成を有する酸化物の薄膜を一度に一枚の基板上に作製する手法を用いて検討している。
【０２３４】
ただし、この手法を必ずしも用いる必要はない、所定の組成の材料源（ターゲット）を用意して成膜してもよいし、複数のターゲットのそれぞれへの投入パワーを制御することで、所望の組成の薄膜を形成してもよい。
【０２３５】
コンビナトリアルスパッタリング法によって組成が分布した酸化物薄膜を基板上に成膜し、素子作成プロセスを行うことで、基板上にさまざまなチャネル組成を有したさまざまなＴＦＴを一度に作製した。引き続き、それぞれのＴＦＴを評価、比較した。
【０２３６】
基板表面に対して傾けた三つのスパッタデバイスを用いてＩｎ−Ｇｅ−Ｏ膜をスパッタ成膜した。ターゲットと基板上の所定の位置との間の距離及び角度に依存して、基板上の膜の組成が変化する。
【０２３７】
したがって、均一な厚さを有するが、広い組成分布を有する薄膜を３インチ基板上に得ることができる。
【０２３８】
それぞれが直径２インチのＧｅＯ２ターゲットと二つのＩｎ２Ｏ３ターゲットとを同時にスパッタリングすることによって、Ｉｎ−Ｇｅ−Ｏ薄膜チャネルを成膜する。Ｉｎ２Ｏ３ターゲット及びＧｅＯ２ターゲットへのｒｆパワーをそれぞれ３５Ｗ及び３０Ｗで一定に維持する。
【０２３９】
Ａｒで希釈した５％Ｏ２気体を使用することによって成膜時のＯ２分圧を正確に制御した。全圧は０．４Ｐａ、Ａｒ：Ｏ２＝６９：１である。基板温度を２５℃に保持した。 
【０２４０】
蛍光Ｘ線分析法、分光エリプソメトリ法、Ｘ線回折法（ＸＲＤ）によって薄膜の物理的性質を評価する一方、４端子比抵抗測定及びホール移動度測定によって電気的に測定した。
【０２４１】
さらに、コンビナトリアル法によって成膜したＩｎ−Ｇｅ−Ｏ薄膜を用い、ｎ型アモルファス酸化物チャネル層として有するボトムゲートトップコンタクト型ＴＦＴを作製し、室温でＴＦＴ特性を評価した。
【０２４２】
分光エリプソメトリ法によって測定したところ、薄膜の厚さは２５ｎｍ、厚さ分布は±１０％の中にある。
【０２４３】
０．５以上０．９以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成の場合、成膜直後の膜で得られたＸ線回折パターン（薄膜法、入射角０．５°）には、回折ピークは見えない。
【０２４４】
したがって、成膜直後のＩｎ−Ｇｅ−Ｏ膜は、この組成範囲ではアモルファス構造を有する。さらに、膜を空気中、３００℃で１時間アニールする。０．５以上０．９以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成の場合、アニール後の膜で得られたＸ線回折パターンには、回折ピークは見えない。
【０２４５】
したがって、アニールしたＩｎ−Ｇｅ−Ｏ膜は、この組成範囲ではアモルファス構造を有する。図１４のプロットＡ及びプロットＢは、０．６５及び０．７５のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比にそれぞれ対応するアニールした膜の回折パターンの例を示す。Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．９を超えると、膜は多結晶構造を有し、回折ピークを観測することができる。
【０２４６】
次に、Ｉｎ−Ｇｅ−Ｏ薄膜の比抵抗とその組成依存性について説明する。
【０２４７】
図５は、４端子法シート抵抗測定システムを用いて、Ｉｎ−Ｇｅ−Ｏ膜のシート抵抗Ｒｓの組成依存性を求めた結果を示すグラフである。
【０２４８】
ここで、膜厚は分光エリプソメトリ法によって測定し、厚さ及びシート抵抗Ｒｓの測定値を用いて膜の比抵抗を計算した。Ｉｎ−Ｇｅ組成比の変化による比抵抗ρの変化を調べた。
【０２４９】
図５に示すように、膜の比抵抗はＩｎリッチな組成領域からＧｅリッチな組成領域へ移るにつれて大きくなることがわかる。
【０２５０】
具体的には、図５に示すように、伝導体（〜１０−１Ω・ｃｍ）から半導体（〜０．１Ω・ｃｍから１０５Ω・ｃｍ）、半導体から絶縁体（１０６Ω・ｃｍより大きい）へと変化する。
【０２５１】
ＴＦＴは、０．５以上又は０．９７以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成範囲、すなわち半導体的挙動をする組成範囲において良好に動作する。
【０２５２】
プロットの形状とＴＦＴ性能との間に相関が存在することがわかる。
【０２５３】
図５のρ対組成比のプロットは、半導体領域で四つの勾配を有する。
【０２５４】
勾配は、
領域１：０．１Ω・ｃｍ≦ρ＜１Ω・ｃｍ、０．９≦Ｉｎ／（Ｉｎ＋Ｇｅ）≦０．９７に対応する、
領域２：１Ω・ｃｍ≦ρ＜１０３Ω・ｃｍ、０．７５＜Ｉｎ／（Ｉｎ＋Ｇｅ）＜０．９に対応する、
領域３：１０３Ω・ｃｍ≦ρ＜１０４Ω・ｃｍ、０．６５≦Ｉｎ／（Ｉｎ＋Ｇｅ）＜０．７５にほぼ対応する、
領域４：１０４Ω・ｃｍ≦ρ＜１０７Ω・ｃｍ、０．５≦Ｉｎ／（Ｉｎ＋Ｇｅ）≦０．６５に対応する、
に対応する。
【０２５５】
この傾向は、ＴＦＴ性能に密接に関連する。領域２の組成及び比抵抗と関連するＴＦＴ特性は、図１０のプロットＤ及びCとして示される。
【０２５６】
同様に、図５の領域２、３及び４の特性組成及び比抵抗を有するチャネル層のＴＦＴ伝達曲線は、図１０のプロットＣ、Ｂ及びＡによってそれぞれ表すことができる。
【０２５７】
図５の領域１から領域４へ見ていくと、ＴＦＴパラメータＳ、Ｖｔｈ、オン／オフ電流比が著しく改善されることが明らかにわかる。
【０２５８】
しかし、領域１（Ｉｎリッチな組成範囲）から領域４（Ｇｅリッチな組成範囲）へ見ていくと、比抵抗が高くなり、キャリア濃度が低くなるため、移動度は減少する。
【０２５９】
したがって、領域３及び領域４に対応する組成で、非常に良好なＴＦＴ特性を実現することができる。
【０２６０】
詳しく検討すると、領域４（Ｓ＝０．４）に対応するＴＦＴが最も良いＳ値（図１６）及び最も高い駆動安定性（図８）を有することがわかる。図１６は、Ｉｎ／（Ｉｎ＋Ｇｅ）原子比の関数としてのオン／オフ電流比の例を示すグラフである。
【０２６１】
ただし、領域４の移動度（移動度＝３．４ｃｍ２／Ｖｓｅｃ）は、領域３（移動度＝６ｃｍ２／Ｖｓｅｃ）より低い。領域３と領域４はともにＴＦＴチャネルとして好適な組成範囲である。
【０２６２】
図９を参照すると、Ｏ２分圧によるＩｎ−Ｇｅ−Ｏ膜比抵抗の変化を調べる。二つのプロットは、組成比Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５及び０．７５にそれぞれ対応する。
【０２６３】
所定の組成の膜比抵抗は、酸素分圧の増加とともに増加することがわかる。
【０２６４】
これは、酸素分圧の増加による酸素空孔の減少と関連付けることができると考えられる。さらに、酸素分圧を調節することによってＴＦＴ利用に適する比抵抗範囲も調整することができることが観測される。
【０２６５】
図７は、経過時間に伴うＩｎ−Ｇｅ−Ｏ膜の比抵抗の変化を測定した結果を示すグラフである。広い組成範囲のＩｎ−Ｇｅ−Ｏ薄膜を調べた。
【０２６６】
図７は、Ｉｎ／（Ｉｎ＋Ｇｅ）〜０．６５のＩｎ−Ｇｅ−Ｏの比抵抗の経時変化の例を示す。
【０２６７】
成膜直後のＩｎ−Ｇｅ−Ｏ薄膜比抵抗は、当初、成膜後約３００時間（１．５週）は時間とともに低下するが、最終的に安定化することが観測された。
【０２６８】
膜を空気中でアニールすると、比抵抗はより速い速度で安定化する。Ｇｅリッチな組成領域（０．５≧Ｇｅ／（Ｇｅ＋Ｉｎ）≧０．２５）において、最終的な安定した比抵抗がＴＦＴ用途に適切に良好である（１０５Ω・ｃｍ≧ρ≧１０３Ω・ｃｍ）。これによって、高Ｇｅ含有率領域におけるＴＦＴ特性の優れた安定性を説明することができる。
【０２６９】
次に、図１（ｃ）に示す構成の、ボトムゲート薄膜トランジスタを作製した。
【０２７０】
最初に、厚さ１００ｎｍの熱酸化ＳｉＯ２が形成されたｎ＋−Ｓｉ基板の上に、コンビナトリアルスパッタ法を用いてＩｎ−Ｇｅ−Ｏの組成傾斜膜を成膜した。
【０２７１】
さらに、フォトリソグラフィーパターン形成法とリフトオフ法とを用いて、Ａｕ（１００ｎｍ）／Ｔｉ（５ｎｍ）のソース電極及びドレイン電極をパターニング形成した。
【０２７２】
このようにして、さまざまな組成の活性層を有する多数のＦＥＴを有する薄膜を３インチ基板上に得た。最高プロセス温度は、１２０℃である。ＳｉＯ２はゲート絶縁体として働き、ｎ＋−Ｓｉはゲート電極である。
【０２７３】
次に、ＴＦＴ特性及びＴＦＴ安定性を評価する。
【０２７４】
図１（ｃ）において、ゲート電極２１はｎ＋−Ｓｉからなり、ゲート絶縁体２２はＳｉＯ２からなり、ソース電極２３及びドレイン電極２４はＡｕ／Ｔｉからなり、活性層２５はＩｎ−Ｇｅ−Ｏからなる。
【０２７５】
チャネルの幅及び長さは、それぞれ１５０μｍ及び１０μｍである。ドレイン電圧ＶＤ＝６Ｖを用いてＴＦＴの伝達特性を求める。
【０２７６】
最小ドレイン電流値に対する最大ドレイン電流値の比によってオン／オフ電流比を求めた。さらに、√ＩＤ（ＩＤ：ドレイン電流）対ゲート電圧（ＶＧ）グラフの傾きから電界効果移動度を計算した。
【０２７７】
さらに、√ＩＤ対ＶＧグラフのｘ切片を見てしきい値電圧Ｖｔｈを求めた。また、ｄＶＧ／ｄ（ｌｏｇＩＤ）グラフの最小値をＳ値（すなわち、電流を１桁増加させるのに必要な電圧ＶＧの値）として採用した。
【０２７８】
図６は、ｎ型Ｉｎ−Ｇｅ−Ｏチャネル層を有する電界効果型トランジスタ（ＦＥＴ）の伝達特性（ｌｏｇ（ＩＤ）対ＶＧ）の組成依存性を示すグラフである。 
【０２７９】
基板上のさまざまな位置におけるＴＦＴ特性を評価することによって、図６に示すように、Ｉｎ−Ｇｅ組成比によるＴＦＴの特性の変化を得た。ＴＦＴ特性は、基板上の位置の変化とともに、すなわちＩｎ：Ｇｅ組成比とともに変化することがわかる。
【０２８０】
図６には、さまざまな組成のＴＦＴのＩＤ−ＶＧ特性を示す（アニールなし）。 
【０２８１】
Ｇｅリッチな組成領域（例えば、Ａ及びＢ）では、小さな正のしきい値電圧とともに小さなオフ電流と大きなオン電流とが得られた。
【０２８２】
したがって、ノーマリ・オフ型ＴＦＴ特性が得られる。
【０２８３】
一方、Ｉｎリッチな組成領域（例えば、プロットＤ及びＥ）では、非常に大きなオフ電流が得られた。
【０２８４】
オフ電流が非常に高いため、Ｉｎが０．８５以上０．９以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成範囲のＴＦＴのオン／オフ比は〜１０１のオーダーと非常に小さい。 
【０２８５】
図６のプロットＤ及びＥに明らかに見られるように、Ｉｎ含有率が増加するにつれて、しきい値電圧はより負になる。これは、Ｉｎリッチな組成領域の高い導電率（多数のキャリア）によるのではないかと考えられる。したがって、より負のしきい値電圧（Ｖｔｈ）が得られた。
【０２８６】
０．５以上０．７５以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成範囲において、オン／オフ電流比＞１０９の比較的優れた特性が得られた。
【０２８７】
電界効果移動度μＦＥはＩｎ含有率の増加とともに増加するが、Ｓの値が大きくなることがわかる。良好なスイッチング周波数のためには高い移動度が望ましいが、オフからオンのスイッチング性能はＳ値によって決定される点に注意しなければならない。
【０２８８】
したがって、小さな正のＳ値が非常に望ましい。しかし、移動度の値は、所望の用途によって変化することがある。例えば、ＡＭＯＬＥＤ用途では、１ｃｍ２／Ｖｓｅｃ以上の移動度が望ましい。
【０２８９】
下の表３、４及び５に、組成比の関数としての成膜直後のＴＦＴ及びアニールしたＴＦＴのＳ、Ｖｔｈ、μの値の一覧をそれぞれ示す。
【０２９０】
【表３】
2009206508.tif 000006
【０２９１】
【表４】
2009206508.tif 000007
【０２９２】
【表５】
2009206508.tif 000008
【０２９３】
要約すると、０．６以上０．７５以下のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成マージン内の成膜直後のＩｎ−Ｇｅ−Ｏチャネル層ＴＦＴで、以下に示すような優れたＴＦＴ特性を得ることができる。すなわち、Ｏｎ／Ｏｆｆ（＞１０９）、ドレイン飽和電流ＩＤ（＞１０−４Ａ）、Ｖｔｈ（小さな正の値＞０）及び移動度（３ｃｍ２／Ｖｓｅｃ≦μ≦６ｃｍ２／Ｖｓｅｃ）という特性である。
【０２９４】
同じＴＦＴを空気中３００℃でアニールすると、ＴＦＴ特性はさらに改善される。
【０２９５】
図１０は、アニールしたＴＦＴの伝達特性（ｌｏｇ（ＩＤ）対ＶＧ）を示す。 
【０２９６】
組成の関数としてのＴＦＴ特性の傾向は、アニール前の状態と類似しているが、成膜直後のＴＦＴと比較すると、特にＩｎリッチな組成領域で、ＴＦＴ特性の絶対値に明らかな変化がある。
【０２９７】
図１０は、ＴＦＴをアニールした後の特性の組成依存性の例を示す。
【０２９８】
図１０のプロットＤ及びＥと、図６のプロットＤ及びＥとを比較すると、アニールによってＴＦＴ特性が改善されることを明らかに示している。
【０２９９】
良好なＴＦＴ特性を示す組成の範囲がさらに広がっていることが明らかに分る。例えば、それぞれＩｎ／（Ｉｎ＋Ｇｅ）＝０．６５、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．７５、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．８５の場合のプロット（Ｂ）、（Ｃ）、（Ｄ）は、良好なＴＦＴ特性を示す。
【０３００】
Ｇｅリッチな組成領域（例えばＡ及びＢ）では、小さな正のしきい値電圧Ｖｔｈとともに小さなオフ電流と大きなオン電流とが得られ、すなわちノーマリ・オフ型ＴＦＴ特性が得られる。この組成領域におけるＳ値は非常に低く（０．４≦Ｓ≦０．５５）、ＴＦＴのスイッチング特性に優れている。
【０３０１】
Ｇｅリッチな組成領域（例えば、Ａ及びＢ）では、オフ電流は若干小さくなり、したがって、Ｇｅリッチな組成領域では、オン／オフ比は大きくなる。
【０３０２】
図２に、アニールしたＴＦＴの電子電界効果移動度μＦＥのＩｎ：Ｇｅ組成依存性を示した。μＦＥは、Ｉｎ含有率の増加とともに増加することが分かる。
Ｉｎ／（Ｉｎ＋Ｇｅ）で表される組成が０．９７以下０．６５以上のとき、１７以下３．４ｃｍ２／Ｖ秒以上のμＦＥを得ることができる。 
【０３０３】
図３に、しきい値電圧の組成依存性を示した。薄膜トランジスタのしきい値電圧（Ｖｔｈ）が０Ｖ以上のとき、回路を構成することがは容易となり好ましい。図３に示すように、Ｉｎ／（Ｉｎ＋Ｉｎ）が０．７５以下のときＶｔｈは正になり、明らかに望ましい特性である。
【０３０４】
図４に、Ｓ値の組成依存性の例を示す。Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．５以上０．７５以下が望ましいことがわかる。この範囲ではＳ値として０．４から０．５５の間の小さな値を実現することができるからである。そのような小さなＳの値は、明らかにＴＦＴの優れたスイッチング（オフからオンへの）性能を示す。
【０３０５】
図１０に示した、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．５５（図１０、プロットＡ）のＴＦＴの場合、電界効果移動度の値、オン／オフ電流比、ターンオン電圧、しきい値電圧及びＳ値は、それぞれ以下のようになる。すなわち、電界効果移動度の値が３．４ｃｍ２（Ｖｓｅｃ）、オン／オフ電流比が４．５×１０１０、ターンオン電圧が−１．９ｖ、しきい値電圧が３．５ｖ、Ｓ値が０．４Ｖ／ｄｅｃである。
【０３０６】
Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．７５のＴＦＴ（図１０、プロットＢ）の場合、電界効果移動度の値、オン／オフ電流比、ターンオン電圧、しきい値電圧及びＳ値は、それぞれ以下のようになる。すなわち、電界効果移動度の値は６ｃｍ２／Ｖｓｅｃ、オン／オフ電流比は２×１０１０、ターンオン電圧は−５Ｖ、しきい値電圧は０Ｖ、Ｓ値は０．５５Ｖ／ｄｅｃである。
【０３０７】
次に、アモルファス酸化物半導体の中での、Ｉｎ−Ｇｅ−Ｏ系のメリットを調べるために、本発明の発明者らは、類似の構成を有するが異なる酸化物をチャネル層として有するＴＦＴを鋭意作製した。
【０３０８】
この目的のために、Ｉｎ−Ｍｇ−Ｏ及びＩｎ−Ａｌ−Ｏ、Ｉｎ−Ｇａ−ＯのＴＦＴを作製してＴＦＴ特性を比較した。
【０３０９】
本発明の発明者らは、Ｉｎ−Ｇｅ−Ｏ系の場合と同様に、Ｉｎ−Ｍｇ−Ｏ、Ｉｎ−Ａｌ−Ｏ及びＩｎ−Ｇａ−ＯのＴＦＴの検討を実施し、組成依存性の結果を得た。それぞれのＩｎ-Ｘ-Ｏ系において、良好な特性を示したＴＦＴを抽出し、それらを、Ｉｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴと比較した。
【０３１０】
図１７は、これらのそれぞれの材料系のＴＦＴ伝達特性（ｌｏｇ（ＩＤ）対ＶＧ）の例を示すグラフである。図１７において、Ｇｅ１及びＧｅ２は、０．３５、０．２５のＧｅ／（Ｇｅ＋Ｉｎ）で表される組成比を有するＴＦＴをそれぞれ表す。
【０３１１】
Ｉｎ−Ｇｅ−ＯのＴＦＴ特性は、明らかにＩｎ−Ｘ−Ｏ（Ｘ＝Ｇａ、Ａｌ、Ｍｇ）のどれよりも優れている。ここで、Ｘは、２金属酸化物システム中の第２の金属元素を表すために用いられる。第１の金属元素はインジウムである。
【０３１２】
図１８は、Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ａｌ−Ｏ及びＩｎ−Ｍｇ−Ｏ系の酸化物半導体を用いたＴＦＴのサブスレッショルドスイング値と本発明のＩｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴのサブスレッショルドスイング値とを比較した例を示す。図１８において、サブスレッショルドスイング値は、Ｓ（Ｖ／ｄｅｃ）で表される。
【０３１３】
図１９は、Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ａｌ−Ｏ及びＩｎ−Ｍｇ−Ｏ系の酸化物半導体を用いたＴＦＴのオン−オフ電流比と本発明のＩｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴのオン−オフ電流比との間の比較の例を示すグラフである。
【０３１４】
図２０は、Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ａｌ−Ｏ、Ｉｎ−Ｍｇ−Ｏ系の酸化物半導体を用いたＴＦＴの電界効果移動度と本発明のＩｎ−Ｇｅ−Ｏ系の酸化物半導体を用いたＴＦＴの電界効果移動度との比較の例を示すグラフである。
【０３１５】
図１８、１９及び２０でそれぞれ示したように、Ｓ（Ｖ／ｄｅｃ）、Ｏｎ／Ｏｆｆ及びμＦＥ（ｃｍ２／Ｖｓｅｃ）によってＴＦＴ特性を比較すると、この事実（In-Ge-O系酸化物半導体の優位性）は明らかである。
【０３１６】
このようにＩｎ−Ｇｅ−Ｏシステムでは、図１８−図２０に示したその他のＩｎ−Ｘ−Ｏシステムと比べて、小さなＳ値と大きな電界効果移動度とともに、高いオン／オフ比が得られることがわかる。
【０３１７】
Ｉｎ−Ｇｅ−Ｏ酸化物半導体とシリコン酸化物ゲート絶縁体との間に好ましい界面が容易に形成され、この界面が小さなＳ値を可能にすると考えられる。
【０３１８】
また、Ｉｎ−Ｇｅ−Ｏ系は、ＴＦＴ動作する組成比の領域がＩｎ−Ｚｎ−Ｏ系と比べて広いという特徴（利点）がある。下の表６を見れば、Ｉｎ−Ｇｅ−Ｏの場合とＩｎ−Ｚｎ−Ｏの場合とのＴＦＴ動作する組成範囲がわかる。Ｉｎ−Ｇｅ−Ｏ系のＴＦＴ動作する組成比の領域がＩｎ−Ｚｎ−Ｏ系より広いことがわかる。
【０３１９】
【表６】
2009206508.tif 000009
【０３２０】
Ｉｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴは、駆動ストレスに対しても良好である。
また、Ｉｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴは、経過時間に対しての安定性が良好である。
【０３２１】
図８に、作製直後と作製１ヶ月後とのＴＦＴの伝達特性を示した。図８は、Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５のチャネル組成に対応する。特性変化が小さいことがわかる。
【０３２２】
（実施例３）
本実施例は、アモルファスＩｎ−Ｇｅ−Ｏ酸化物半導体をプラスチック基板上のチャネル層へ利用する例である。
【０３２３】
本実施例の薄膜トランジスタの構成例を図１（ｂ）に示す。チャネルの長さは６０μｍ、チャネルの幅は１８０μｍである。基板１０は、ポリエチレンテレフタレート（ＰＥＴ）フィルムである。
【０３２４】
最初に、フォトリソグラフィーパターン形成法とリフトオフ法とによって、ゲート電極１５及びゲート絶縁層１２をＰＥＴ基板１０上にパターン形成する。
【０３２５】
ゲート電極１５は、厚さ５０ｎｍのＴａ層からなる。ゲート絶縁層ＳｉＯｘＮｙは、スパッタリング技法を用いて成膜され、厚さは１５０ｎｍである。さらに、ＳｉＯｘＮｙ膜の比誘電率は、約６である。
【０３２６】
次に、スパッタリングによってトランジスタのチャネル層を成膜し、フォトリソグラフィーパターン形成とリフトオフ技法とによって形状を定めた。
【０３２７】
チャネル層は、Ｉｎ−Ｚｎ−Ｇｅ−Ｏシステムのアモルファス酸化物１１からなり、組成Ｉｎ：Ｚｎ：Ｇｅは１．４：２．１：１である。
【０３２８】
上記で言及したアモルファス酸化物Ｉｎ-Ｚｎ-Ｇｅ膜は、アルゴンガス及び酸素ガス雰囲気中のｒｆスパッタリング法によって形成した。
【０３２９】
本実施態様における三つのターゲット（材料源）を同時にスパッタリングした。この目的のために、Ｉｎ２Ｏ３、ＧｅＯ２及びＺｎＯの三つの２インチ小型焼結ターゲットを使用する。
【０３３０】
各ターゲットへのＲＦパワーを制御することによって、Ｉｎ：Ｚｎ：Ｇｅ酸化物薄膜の組成を所望の値に制御することができる。全体の蒸着圧を０．４Ｐａに固定し、Ａｒで希釈した５％Ｏ２気体を使用することによって、Ａｒ：Ｏ２＝６９：１を用いてＯ２分圧を正確に制御した。基板温度は、室温（〜２５℃）に保持する。
【０３３１】
成膜直後の状態とアニール後状態とにおいて、酸化膜の回折パターン（薄膜法、入射角０．５度）に回折ピークは観測されない。すなわち、酸化膜はアモルファスである。アモルファス酸化膜の厚さは、約２５ｎｍである。
【０３３２】
さらに、アモルファス酸化膜の吸収端は、３ｅＶより大きく、光吸収スペクトルで分るように、電磁スペクトルの可視光域及び近赤外光域で非常に良好な透明性を示す。
【０３３３】
さらに、ソース電極、ドレイン電極及びゲート電極は、透明導電性酸化物とされているインジウムスズ酸化物からなっていた。インジウムスズ酸化物層の厚さは、１００ｎｍである。
【０３３４】
（ＴＦＴ素子の特性の評価）
室温条件でＰＥＴ基板上のＴＦＴの特性を測定する。トランジスタのオン−オフ比は、１０１０以上である。さらに、電子電界効果移動度μＦＥを計算したところ、３ｃｍ２（Ｖｓｅｃ）であった。
【０３３５】
さらに、本実施態様におけるＩｎ−Ｚｎ−Ｇｅチャネル層を有する薄膜トランジスタは、高い性能及び高い環境安定性を有する。
（実施例４）
本実施例は、チャンネル層にアモルファスからなるIn-Ge-Zn-O  を用い、図1の（ａ）  に断面図を示すトップゲート型の構造を有した電界効果トランジスタの例である。
【０３３６】
図 1（a） に示すように、チャンネル層として、アモルファスからなるIn-Ge-Zn-O  酸化物膜をガラス基板(Corning 社 1737) 上に形成する。 アモルファスIn-Ge-Zn-O  酸化物膜は、アルゴンと酸素の混合雰囲気中でＲＦスパッタ法で形成する。成膜装置は、図13に準じている。
【０３３７】
本実施例においてIn-Ge-Zn-O  膜は、３つの２インチサイズのセラミックターゲット（ZnO, GeO2 および In2O3）を用い、同時スパッタによりガラス基板上に形成した。RF 投入パワーは成膜時に一定に保たれており、ZnO, GeO2 および In2O3に対して、それぞれ電源45W, 30W, 35Wである。 成膜時の全圧は0.46Ｐａであり、ＡｒとＯ２の流量比は69:1である。 成膜レートは11nm/minである。成膜時に、基板加熱は行っていないため、基板温度はほぼ室温に保たれている。 
【０３３８】
図 26に示すように、組成比がIn:Ge:Zn＝42:13:45の薄膜のＸ線回折パターンは、回折ピークを持たず、薄膜はアモルファスである。
【０３３９】
膜厚は25nmであり、エリプソメトリによる評価によると表面粗さは約. 0.1nm と見積もられた。蛍光Ｘ線により組成分析を行うと、In:Ge:Zn=42:13:45であった。抵抗率は 105 W.cm.であり、電子キャリア濃度は1´1014/cm3を見積もられている。
【０３４０】
次に、ドレイン電極14 とソース電極 13 がリソグラフィー技術とリフトオフ法によりパターン形成される、ソースとドレインはAu とTi の積層電極からなり、それぞれの厚さは40nm 、 5nm,である。 さらに、ゲート絶縁層として厚さ100nm の SiO2をスパッタ法によりする。SiO2 膜の比誘電率は約3.7である。引き続き、ゲート電極15 がパターン形成された。チャンネル幅とチャンネル長は、それぞれ 200mm、50mmである。 
【０３４１】
(ＴＦＴ特性の評価)
図 24（b） は、組成比Zn:In:Ge＝45:13:42 のIn-Ge-Zn-Oチャンネルを有するIn-Ge-Zn-O TFTの電気特性の例を示している。測定は室温で行われている。図 24（b）に示すように、典型的な半導体トランジスタの振る舞いが観測された。一定のゲート電圧下でドレイン電圧を変化させながら、ドレイン電流を測定すると、, 約VD= 6 Vにおいて 電流飽和(pinch-off) が観測された。VD=6V においてVG が-30 から 30 Vの範囲でトランスファ特性 log (ID) vs. VGを評価した。VG=25Vにおけるソース/ドレイン電流IDは ID=5×10-4A であった。 オンオフ電流比は1011台であった。出力特性から電界効果移動度mFEを計算すると、飽和領域において 7.00 cm2(V-s) が得られた。ノーマリ・オフ型の良好なTFT特性を示し、Von と閾値電圧Vth (V) は -0.3 and 7.5Vであった。S値は0.5V/dec である。
【０３４２】
さらに、２回以上同様なプロセス条件でTFTを試作したところ、同様なTFT特性を再現することができた。
【０３４３】
すなわち、In-Ge-Zn-Oという新しいアモルファス酸化物をチャンネル層に適用することで、良好なトランジスタ特性が達成された。良好な特性のトランジスタの再現よく形成できる性に理由は定かでないが、真空やさまざまな酸素雰囲気中での安定性やチャンネル膜厚に対する特性変動が小さいことなどがその理由であると考えられる。
【０３４４】
図 27 と 図28 は、In-Zn-Ge-O系 TFTと In-Zn-Ga-O系TFTの比較を示す図である。図 27は、さまざまなZn/In 組成比に対するトランスファ特性の振る舞いを示している。図 27の左図は、In-Zn-Ge-O系において、 Ge 含有量は９ (atomic％)に固定されている。すなわち Ge/(Ge+Zn+In)＝0.09 である。右図は、In-Zn-Ga-O系において、 Ga 含有量は９ (atomic％)に固定されている。すなわち Ga/(Ga+Zn+In)＝0.09 である。 図 28は、さまざまなGe （もしくはGa）含有量に対するトランスファ特性の振る舞いを示している。図 28の左図は、In-Zn-Ge-O系において、 Zn/In比が約0.75に固定されている。図 28の右図は、In-Zn-Ga-O系において、 Zn/In比が約0.75に固定されている。図28の左図におけるトランスファ特性a, b, c, d, e の組成は、３元相図である 図 29の1D, 2D, 3D, 4D,5Dの組成に対応している。
【０３４５】
In-Zn-Ge-O系においては、Geが3atomic%以下の含有量で含有すれば（例えばGe/(Ge+Zn+In)=0.05 、Zn/In=0.75）、キャリア密度を低減し、スイッチオフすることができる。一方で、図２８Bに示すように、In-Zn-Ga-O系においては、同程度のGaの含有量ではキャリア濃度を低減し、スイッチをオフするのに不十分であることがわかる。すなわち、In-Zn-Ge-O系では、Ga/(Ga+In+Zn)=0.05 and Zn/In=0.75において、スイッチオフできていない。
【０３４６】
これはIn-Ge-Zn-O系の特筆すべき利点である。なぜなら、In-Ge-Zn-O系はより広い金属組成範囲において、良好なトランジスタ特性を実現できることを示しているからである。
【０３４７】
すなわち、本発明の新しい半導体材料であるIn-Ge-Zn-O系は、In-Ga-Zn-O系と比べて組成マージンに優れる。このことはIn-Ge-Zn-O系が量産時のコスト性能に優れることを意味する。
【０３４８】
さらに、 In-Ga-Zn-O 系においてアモルファスが得られる組成範囲は、Zn含有量においてZn.(Zn+In+Ga)＝ 0.7以下の範囲に限られるが、In-Ge-Zn-O系においては、 Zn/(Zn+In+Ge)＝0.8以下の範囲までアモルファスである。すなわちIn-Ge-Zn-O系はアモルファスの組成領域が広い。
【０３４９】
InやGaはZnに比べて比較的希少であり高価な元素であるため、Zn組成比が高い材料はコスト的に好ましい材料である。さらには環境性にも優れる。
【０３５０】
このように、In-Ge-Zn-O チャンネル層を適用したトランジスタは、良好な性能を示し、組成マージンが大きく、材料コストが低いという利点を有することから、有機LED表示装置の駆動回路にとって好適である。
（実施例５） 
本実施例では、コンビナトリアルスパッタ法を用いて成膜を行うことで、一度に薄膜材料の組成依存性を検討することができる。この技術をTFT試作に適用することで、一度にTFT特性のチャンネル組成依存性を検討することができる。RFスパッタによりコンビナトリアル法によって、基板上に広い組成範囲にわたり分布を有した膜を一度の成膜によって形成する。
【０３５１】
In-Ge-Zn-O薄膜は、基板に対して傾いて配置された３つのスパッタターゲットを用いて形成された。薄膜の組成は、基板上の位置に依存して変化している。このようにして、膜厚は均一(同一)で、組成の異なる膜を基板上に形成できる。ターゲットには２インチのセラミックターゲットZnO、GeO2、In2O3 を用いた。
【０３５２】
投入パワーは、 ZnO、InO3 、GeO2 に対して45W、35 W 、 30 - 45Wである。ここで、5%O2に希釈された Ar+O2 混合ガスとArガスを用い、流用を制御することで、酸素分圧を精度良く制御した。基板温度は、25°Cである。
【０３５３】
表７にはIn-Ge-Zn-O膜の薄膜形成条件を記した。 
組成傾斜膜の膜厚分布をエリプソメトリを用いて評価したところ、膜厚は25nm で、その分布は±10%以内であった。
【０３５４】
【表７】
2009206508.tif 000010
【０３５５】
In-Ge-Zn-O 組成分布膜を２５分割し、試料名を1B, 1C, 1D, 2A, 2B, 2C, 2D, 2E, 3A, 3B, 3C, 3D, 3E, 4B, 4C, 4Dとした。GeO2ターゲットへの投入パワーを調節することで、より広い組成範囲の検討が可能である。そろぞれの試料の組成比In : Ge : Znは、蛍光X線法により分析された。図29 の３元相図において組成が記されている。
【０３５６】
図29 はアモルファスの組成領域と結晶化した組成領域が記されている。アモルファスの同定には、X線回折法を用いている。図29に記された点においては、アモルファスであった。 In-Ge-Zn-O系において、結晶化した組成範囲は、Zn組成の大きい領域に存在する。結晶化した領域は図 29において破線で囲まれた影つき領域である。 注目すべきは、In-Ge-Zn-O系のアモルファスを示す組成範囲が、In-Ga-ZnO系においてアモルファスとなる範囲より広いことである。このようにアモルファスの組成範囲が広いことは、In-Ge-Zn-O系の利点の一つである。  
【０３５７】
分光エリプソメトリと分光評価により、Ge含有量の大きい組成1A, 2A, 3A, 4A, 5A, 1F において、光吸収端が短波長側にあり可視域の屈折率が小さいことがわかった。すなわち、透明な基板上に形成された際に、Ge含有量が大きい薄膜は透過性に優れるという利点がある。
【０３５８】
次に、抵抗率の組成依存性を評価した。成膜時の酸素分圧制御のために、Ar＋O2流量は２０sccmとしている。In含有量の大きい組成において抵抗率が小さく、Ge(もしくはZn)含有量の大きい組成において抵抗率が大きいことがわかった。特に、抵抗率の低減にはIn含有量の影響が大きい。これは、In含有量が大きい組成において酸素欠損量が多いことでキャリア濃度が大きいこと、さらには電子移動度が大きいためと考えられる。Ge含有量が多い組成においてはGe-Oの結合エネルギーが大きいため、酸素欠損ができにくいものと考えることができる。 
【０３５９】
In-Ge-Zn-O 薄膜は、In-Ga-Zn-O系薄膜と比べて、チャンネル層に好適な抵抗率を有した薄膜を広い組成範囲で得ることができることがわかった。
【０３６０】
次に、大気中300℃アニール後の薄膜について述べる。組成が1D , 2D, 3D, 4D, 5Dにおける、アニール前（as deposited）とアニール後(post annealed)の抵抗率(resistivity)を表８と 図 30に示す。 
【０３６１】
【表８】
2009206508.tif 000011
【０３６２】
表８ と 図 30 に示すように、抵抗率はアニールによって減少し、チャンネル層に適合した半導体的な振る舞いをする組成範囲が拡大する。
【０３６３】
次に、抵抗率のGe含有量依存性について述べる。図31 は抵抗率のGe含有量依存性を示している。ここで組成比Zn/(Zn+In)=0.4 である。Ge含有量が増えると抵抗率が大きくなることがわかる。 
【０３６４】
次に、抵抗率の成膜時の酸素分圧依存性について述べる。 酸素分圧によって、キャリア濃度を制御することができる。主に酸素欠損量が酸素分圧によって制御されていると考えられる。図32 は、In-Ge-Zn-O 膜のキャリア濃度の酸素分圧依存性を示している。酸素分圧を精密に制御することで、半導体特性を有した（キャリア濃度が1014 /cm3から 1018 /cm3程度の）薄膜を得ることができる。このような薄膜をチャンネル層に適用することで、好適な特性を示すTFTを実現することができる。図32 に示すように、典型的には0.008 Pa,の酸素分圧において半導体特性を示した薄膜を形成できる。酸素分圧が 0.01Pa 以上だと絶縁体になり、0.002Pa 以下だと伝導体になり、チャンネル層としては不適である。
【０３６５】
また、好適な酸素分圧は、チャンネル層の金属組成に依存する。ゆえに複数の酸素分圧での形成を検討した。
【０３６６】
図33 はIn-Ge-Zn-O 膜をAr+02 の流量が20sccm で成膜したときと、10sccm で成膜したのときの抵抗率を比較したものである。図 34 は300℃で1時間のアニールを行った膜の抵抗率である。Ar+O2 流量が小さいときに抵抗率が小さいことがわかる。これはAr+O2 流量が小さいときに、酸素欠損の量が増加したためと考えることができる。図 34に示すように、アニールにより抵抗率が減少する。図 35 と36 には、 相図を用いて抵抗率の振る舞いを記した。
【０３６７】
TFTのチャンネル層に適した抵抗率を示す組成範囲は、酸素分圧に依存して移動する。
（実施例６）
本実施例は、実施例2（In-Ge-O TFTs の組成依存性に関する実施例）と同様な手法で、In-Ge-Zn-O  TFT の組成依存性を検討した例である。TFT試作のコンビナトリアル手法を適用している。チャンネル層の薄膜形成手法は、実施例２に準じている。チャンネル層の膜厚は約25nmである。
【０３６８】
以下、In-Ge-Zn-O  TFTのトランスファ特性の組成依存性の結果について説明する。チャンネル層の成膜において、Ar+O2ガスの流量を20 sccmとしている。In-rich な組成(すなわち相図の図５７において点 “a”, “i”, “h”で囲まれた組成範囲)において、オン電流が比較的大きく、電子移動度が7 cm2(V・s)-1 以上の大きな値を示すことがわかった。Iｎの含有量が大きすぎる場合(含有量が97 atomic% 以上の場合)には、負のゲート電圧が印加された場合でさえ、正のゲート電圧が印加された場合と同程度の電流が流れてしまう。すなわち、このようなＩｎの含有量が大きすぎると、トランジスタ動作を示さなかった。
【０３６９】
チャンネル層の組成は、相図の図５７において点“a”, “i” and “h”で囲まれた範囲にある場合には、オン電流が大きく、ターンオン電圧が負のトランジスタが実現された。 
【０３７０】
一方、Ｇｅの含有量が増加するにつれて、オフ電流が減少する。また、移動度も小さくなる。閾値電圧は正の値を示し、結果としてノーマリ・オフ特性（ゲート電圧に電圧を印加しない場合、オフ状態となり、電流がほとんど流れない特性）が得られる。 Ge 含有量が 3 atomic％と 25atomic％ の間において、109以上のオンオフ電流比と小さなオフ電流が実現される。このとき、移動度は 3 から16 cm2 V/s の間の値が得られる。もっとも移動度の大きいトランジスタは、 InとZnの含有量が大きい組成で得られた。好ましい組成範囲は、Zn rich な組成  (Zn/(In+Zn+Ge)＝0.65) であり、全体的に良好なＴＦＴ特性が得られる。移動度、オンオフ電流比、閾値電圧、S値として、それぞれ 15.65 cm2(V・S)-1, 1 × 1011, 6 V, 0.26 V/decadeが得られた。Ｘ線回折の結果は、この好ましい組成領域でIn-Ge-Zn-O filmはアモルファスであることが確認された。さらに、非常に小さいＳ値を有したトランジスタが、 図５７の点“s”, “u”, “v” “b”で囲まれたＺｎ−ｒｉｃｈな領域で実現できた。 
【０３７１】
また、図５７の点“s”, “u”, “t”, “n” で囲まれた組成範囲において、すべてのＴＦＴ特性（移動度、オンオフ電流比、ノーマリ・オフ特性）が良好であった。
【０３７２】
抵抗率が数 Ωcm to 数100 Ωcm の薄膜をチャンネル層に用いた場合にＴＦＴ動作が実現されることが確認された。
【０３７３】
次に、Ar+O2流量が10 sccm の条件でチャンネル層が形成された場合のＴＦＴ特性について説明する。これによって、In-Ge-Zn-O 膜の成膜時の酸素分圧依存性が調べられた。アニール処理を行わない場合のＴＦＴに関して、酸素流量比を大きくするにつれて、オンオフ電流比と閾値電圧は増加する。In-Ge-Zn-O 膜の抵抗率は、20sccm のAr+O2ガス流量を用いた方が、10sccm の流量を用いた場合よりも大きい。結果として、トランジスタ動作が可能となる組成領域は、In-richな組成領域の方向に移動する。結果として、移動度の大きなTFTを得ることができる。 成膜時の酸素分圧が大きいと、アニール処理を施していないトランジスタにおいては、その閾値電圧が正の方向に移動することがわかった。すなわち、アニール処理を施していない（as-deposit）トランジスタにおいては、成膜時の酸素分圧（酸素流量）によって影響を受ける。
【０３７４】
一方で、300°C で１時間のアニール処理を施したＴＦＴにおいては、TFT の性能が、成膜時の酸素分圧にほとんど影響を受けなかった。アニール後の抵抗値が成膜時の酸素分圧によって影響を受けるような場合であっても、ＴＦＴ特性（オンオフ電流比、閾値電圧、移動度など）はほとんど変化しなかった。このことは、In-Ge-Zn-O系TFTは成膜時の酸素分圧に対しての特性マージンが広い、すなわちプロセスマージンが広いことを示している。この結果は図 37 , 図 38 および図 39に示されている。これらの図には、さまざまな金属元素組成における、成膜時の酸素分圧変化にともなうトランスファ特性の変化が記されている。1D はIn rich（ In含有量が60atomic％以上）の組成,  4Eは Zn richな組成（ Zn含有量が 60atomic％以上） 、3Aは Ge含有量が25atomic％の組成である。これらの組成におけるＴＦＴ特性は、表９にまとめた。
【０３７５】
表９ には、さまざまなチャンネル組成を有したTFTの組成が記されている。チャンネル層を成膜する際のAr+O2ガス流量に対してまとめられている。また、TFT形成後のアニール処理をせずに評価した（as-depo）データと、アニール後に評価したデータが記されている。
【０３７６】
【表９】
2009206508.tif 000012
【０３７７】
もっとも大きな電界効果移動度が得られた組成領域は、In richの組成領域や Zn-richの組成領域である。たとえば、11.5 cm2(V・S)-1という高い移動度を有した薄膜トランジスタが、Zn-In-Ge の組成比として、62 atomic%, 33 atomic%, 5 atomic%で実現された。すなわち、Znの含有量が最も大きい組成である。 同時に、オンオフ電流比、ターンオン電圧(Von), S値はそれぞれ 1 × 1011, -0.7V, and 0.6 V/decadeであった。チャンネル層成膜時のAr+O2ガス流量比を 20sccm にしても、ほぼ同様な特性が得られた。
【０３７８】
次に、さまざまなGe組成比のチャンネルを有するIn-Ge-Zn-O TFTについて、図 40と表１０とを用いて比較説明する。Ge/(In + Ge + Zn)で表されるGe含有量が 25 atomic% のトランジスタ特性を評価した結果、3 cm2/Vsを超える電界効果移動度を得ることが出来た。Ge 含有量が5 atomic% の酸化物を用いると、12 cm2/Vs を超える電界効果移動度を得ることが出来た。すなわち、Ge含有量を減らすと、電界効果移動度が大きくなる。
【０３７９】
【表１０】
2009206508.tif 000013
【０３８０】
閾値電圧が０V以上の薄膜トランジスタを用いると電子回路を構成することが容易になる、図 41 と 表１１は、In-Ge-Zn-O  系TFTにおけるターンオン電圧VonのGe含有量依存性を示している。ここでZn/In 組成比は固定されている。図41に示すように、正のターンオン電圧Von、結果として正の閾値電圧を有するTFTは、Ge/(Zn+In+Ge)が0.03以上0.5以下で得ることができる。Ge 含有量が 5atomic% の時、Von は 2.4であり、Ge 含有量が 25atomic% まで増えるにつれて、Von は正の大きな値10.3へと変化する。すなわち、Ge含有量を増やすことで、容易にノーマリオフトランジスタを実現できるようになる。Vonおよび閾値電圧Vthは、Ge含有量が増えるにつれて、より正の側に動く。
【０３８１】
【表１１】
2009206508.tif 000014
【０３８２】
高性能のスイッチング素子には、高いオンオフ電流比が望まれる。図 42と表１２ はオンオフ電流比への Geを含有させることの効果を示している。Ge 含有量が5atomic%の時、1E+11のオンオフ電流比が得られ、Ge 含有量が25atomic% まで増えるにつれて、オンオフ電流比は1E+10まで減少する。一般に、In-Ge-Zn-O 系のTFTは非常に大きなオンオフ電流比を示すが、Ge含有量を大きくすることで特に大きなオンオフ電流比を得ることができる。
【０３８３】
【表１２】
2009206508.tif 000015
【０３８４】
次に、Geを含有することによるS値への効果について説明する。図 43（a） と （ｂ）と表１３と表１４はS (V/dec) for In-Ge-Zn-O系TFTのS値のGe含有量依存性を示している。ここで、Zn/In組成比は0.4 及び2の結果が記してある。In リッチな組成を有する TFTs (図 43(a)) と Zn リッチの組成を有するTFT (図 43(b))で傾向が異なることが見て取れる。
【０３８５】
表１３に示すように、Zn/In＝0.4 でGe 含有量5atomic％ において、 S 値は 0.9程度であり、 Zn/In＝0.4 でGe含有量が25atomic％では S 値は 0.5 V/decである。すなわち、In リッチの組成では、S 値はGe含有量の増加とともに減少する。 
【０３８６】
【表１３】
2009206508.tif 000016
【０３８７】
Zn含有量が大きい組成に対しての、Geに効果については図 43 and 表１４に記した。Zn/In＝2 でGe 含有量が 5atomic％ において、S 値は約0.5である。Ge 含有量が25atomic％まで増えるにつれて、S値は 約1.3まで増加する。すなわち、Zn含有量の大きい組成のTFTにおいて、S値はGe含有量の増加とともに増加する。
【０３８８】
【表１４】
2009206508.tif 000017
【０３８９】
結果として、Ge含有量を減らすにつれて、電界効果移動度(mFE, cm2/Vs) とオンオフ電流比は増加し、Vthは負の方向に動く。一方で、In 含有量が45atomic％以上の場合には、 S 値はGe含有量が増加するとともに減少する。一方でIn 含有量が45atomic％以下の場合には (In/(In+Ge+Zn)<0.45)、S 値はGe含有量が増加するとともに増加する。
【０３９０】
移動度はTFT特性パラメータの中で重要な項目の一つである。なぜなら移動度は半導体チャンネル層の性能、特に電流駆動能力や最大駆動周波数をに寄与するからである。実際、液晶表示装置の用途では、0.1 cm2/V-s 以上の移動度が望まれる。また有機ELディスプレイへの用途には1 cm2/V-s 以上の移動度が必要である。要求される移動度は、用途に依存する。本実施例において、組成比Zn/(In+Zn) が 0.10 以上0.86以下、 Ge/(Ge+In+Zn)であらわされるGe含有量が0.03以上 0.3 以下の時に有機ELを駆動可能な移動度を実現できる。さらに、In/(In+Ge) で表される組成比が 0.10以上 0.75以下で、Ge/(Ge+In+Zn)で表されるGe含有量が0.03以上 0.15 以下の時に良好なTFT特性が得られ、好ましい。
【０３９１】
ゆえに、高移動度で小さなS値を有した薄膜トランジスタを得るためには、Ge 含有量は少ない方が好ましい。この観点から、Ge/(Ge+In+Zn) で表されるGe含有量は 0.3以下であることが好ましく、さらには0.03以上0.15以下であることが好ましい。 
【０３９２】
一方で、Zn含有量が0atomic％ であるIn-Ge-O をチャンネルとして用いたTFTのおいては、TFT特性は  図４４に示すように、In含有量が増えるにつれて、移動度が大きくなり、S値が大きくなり、 閾値電圧が負の方向に移動する。In/(In+Ge) で表される組成比が 0.9以下のときに、小さなS値が得られる。 加えて、In/(In+Ge) が0.50 以上or 0.85 以下において、非常に小さなS値を有したTFTを実現できる。
【０３９３】
次に、Ge含有量を固定した際に、Zn/In 比に対するTFT特性の振る舞いについての実験結果を説明する。
【０３９４】
図 45 と 表１５は電界効果移動度mFE, のZn/(In) 比依存性を示している。ここで Ge含有量は8.5atomic％である。 移動度は、Znを高濃度で含有する場合と、 Inを高濃度で含有する場合に大きい。
【０３９５】
【表１５】
2009206508.tif 000018
【０３９６】
図 46 と 表１６はVon のZn/In 比依存性を示す。
【０３９７】
【表１６】
2009206508.tif 000019
【０３９８】
Zn/In比が 1 より小さいと、 Vonが負の値になることが解る。Zn/In比が1より大きくなるにつれて、 Von （さらには Vth）が正の値を示すようになる。 
【０３９９】
図 47 と表１７はオンオフ電流比のZn/In比依存性を示している。 
【０４００】
【表１７】
2009206508.tif 000020
【０４０１】
広い組成範囲にわたり1010以上の大きなオンオフ電流比が得られることがわかる。 またオンオフ電流比はZn/In 比とともに単調増加する。
【０４０２】
図 48と表１８は S値のZn/In 比依存性を示している。S 値はZn/In比に対して単調増加することがわかる。
【０４０３】
【表１８】
2009206508.tif 000021
【０４０４】
次に、チャンネル層成膜時の酸素流量をさらに増やし、Ar+O2流量が40 sccm and 50 sccm において、In-Ge-Zn-O TFTを作成した。Ge含有量が大きい組成においては、ゲート電流を加えても電流の上昇が生じず、TFTはスイッチング特性を示さなかった。Ge含有量が少ない組成においては、大きな電界効果移動度と小さなS値はが得られた。特性値は、Ar+O2流量が20 sccm の時と遜色なかった。特に、Ge含有量が 15 atomic% 以下において、7 cm2/Vs 以上の電界効果移動度と1 V/decade 以下のS値を示した。
【０４０５】
以下に本実施例の結果、すなわちIn-Ge-Zn-OTFTの組成依存性について簡潔にまとめる。
【０４０６】
In-rich 組成(相図の図５７で点”a”, “i”, “h” で囲まれる領域)において、 移動度とオンオフ電流比が大きく、ヒステリシスが小さい。Vonは負である。
【０４０７】
Ge-rich 組成( 図５７の点"h" “v”, “c” “d”で囲まれる領域)において, オフ電流が小さくt (<1014(A))、 オンオフ電流比が大きく、閾値電圧が正である。光に対する安定性や光透過性に優れる。
【０４０８】
Zn-rich 組成(図５７の点“s”, “u”, “v”, “b” で囲まれる領域)において, 移動度とオンオフ電流比が大きく、オフ電流とS値が比較的小さい。また、駆動安定性が比較的良い。
【０４０９】
次に、成膜時の酸素分圧の影響に関して、言及する。
【０４１０】
成膜時の酸素分圧を増加すると、アニール処理を施こさない場合には、トランジスタ動作が可能な組成領域はIn-rich 側へと動く。このことは、移動度を大きくする観点で有利である。しかしながら、アニール処理を施した場合には、成膜時の酸素分圧の影響は大きくない。
【０４１１】
次に、DC駆動安定性の評価を行った結果について説明する。800 秒間にわたりゲート電圧Vg=12V と ソースドレイン電圧Vd=6Vの直流ストレスを加え、ストレス前後でTFT特性を比較評価した。 図 49（a） と 図 49（b） はストレス前後のトランスファ特性を示している。ここで、組成比はIn :Ge:Zn= 42:13:45 と In :Ge:Zn= 32:8:60である。それぞれ1.48V と 0.45Vの正側への閾値電圧シフトが見られた。駆動安定性はZn含有量が大きいときに良好であることがわかる。
【０４１２】
表１９は、さまざまなIn-Ge-Zn-Oチャンネルを有したTFTの特性一覧である。 表１９において、 "-" は未検討であることを示している。
【０４１３】
【表１９】
2009206508.tif 000022
【０４１４】
（実施例７）  
本実施例はIn-Ge-Zn-O系のTFTにおいて、Ge含有量が3 atomic% から 15 atomic% の範囲（実施例６より小さなGe含有量の範囲）での組成依存性を検討した例である。この組成範囲で良好な経過時間安定性と好適な特性を示すTFTを実現することができる。 また、素子間のばらつきやロット間ばらつきが小さく、結果として作成再現性に優れたTFTを実現できる。
【０４１５】
In-Ge-Zn-O 薄膜は実施例４と同様な装置により形成された。表２０に薄膜形成条件を示す。
【０４１６】
【表２０】
2009206508.tif 000023
【０４１７】
In-Ge-Zn-O 膜の抵抗率In-Ge組成比依存性(Zn含有量は固定)を評価すると、In-Ge-O系薄膜と同様な傾向を示すことがわかった。図 50 は、In-Ge-O系の抵抗率のIn/(In+Ge) 組成比依存性と In-Ge-Zn-O 系のIn/(In+Ge) 組成比依存性を比較した図である。In-Ge-Zn-O 系のおいて、Zn の含有量は0 と 25 atomic％である。図50 から、同じIn/(In+Ge) 組成比において、In-Ge-Zn-O 系の抵抗率はIn-Ge-O 系の抵抗率よりも大きいことがわかる。結果として、In-Ge-Zn-O 系は、In-Ge-O 系よりも、TFTのチャンネルに適した抵抗率(数 Ωcm to 数 100 Ωcm) を示す組成範囲が広いことがわかった。
【０４１８】
さらにIn-Ge-Zn-O 系の抵抗率は経過時間安定性が高い。特に、In rich な組成(In/(In+Ge)30.85)において、In-Ge-Zn-O  系はIn-Ge-O 系よりも抵抗率の安定性に優れている。
【０４１９】
In-Ge-Zn-O  TFT （Zn/(In+Ge+Zn)=0.25、0.953 In/(In+Ge)30.85） のトランスファ特性を作成直後の３ヶ月後に比較評価した結果を図 51 に示す。上記組成のTFTは、経過時間に対して高い安定性を有することがわかる。 
【０４２０】
次に、In-Ge-Zn-O TFTにおける組成依存性（Ge-ratio は 3 atomic% から 15 atomic% ）の検討結果を示す。TFTの構造は実施例６と同様である。
【０４２１】
In-Ge-Zn-O 系のチャンネル層を用いることで、 同様な特性を示すTFTを 再現良く作成することができた。特に、In含有量が65 atomic% 以上33 atomic％ 以下の組成で且つ Ge含有量が10atomic％の組成において、移動度は再現良く10 cm2/Vs 以上の値を示した。また、移動度、オンオフ電流比、閾値、S値は、In : Ge : Zn = 33 : 3 : 64においてもっとも優れた特性を示した。この際、移動度、オンオフ電流比、S値、ターンオン電圧、閾値電圧は、 15.65 cm2/Vs, 1011, 0.26 V/decade, 0.1V and 6 Vであった。このベスト組成の素子のトランスファ特性を図 52に示す。このように、Zn-Ge-In-O系を用いることで、非常に高い特性のTFTを実現できる。 
【０４２２】
特許文献１において、In-Ga-Zn-O系において好ましい組成としてIn:Ga:Zn= 38:5:57 が記されている。一方で、In-Ge-Zn-O 系でもっとも好ましい組成は、Zn:In:Ge= 64:33:3である。この組成は、Zn含有量が、In-Ga-Zn-O系の好適組成よりも大きいため、コスト性に優れている。
【０４２３】
次に、In-Ge-Zn-O 膜の経過時間安定性を調べるために、大気中保管による抵抗率変化を評価した。Ge含有量が3 atomic% 以上であると、Zn/Inがどのような値であっても、半年間大気中保管しても、抵抗率がほとんど変化しないことがわかった。図 5４ は、In:Ge:Zn=33:3:64のIn-Ge-Zn-Oの膜の抵抗率の経時変化を示す図である。経時変化がほとんどないことがわかる。図 53 は、Ge含有量が5atomic%のIn-Ge-Zn-Oの膜の抵抗率の経時変化を示す図である。さまざまなZn/In組成比のデータが記されている。5atomic%のGeが添加されていれば、どのようなZn/In比でも抵抗はほとんど変化しないことがわかる。
【０４２４】
次に、In-Ge-Zn-O膜を用いた TFT の特性の経過時間安定性を調べた。図５５にTFT特性の経時変化を示す。Zn:In:Ge=25:75:In:Ge:Zn=70:5:25の組成においては閾値電圧やオンオフ電流比などのTFT特性はほとんど変わらなかった。一方で、In:Ge:Zn=33:5:62の組成においては、閾値電圧が正の小さい値へのシフトが確認された。しかしながら、この閾値電圧Vthの変動はある期間をおいて止まり、その後安定なノーマリ・オフ特性を示すことがわかった。Ge含有量を13atomic％ に増やすと、 Zn組成が大きいTFTにおいてその環境安定性をさらに向上させることができる。
【０４２５】
次に、ノーマリ・オフ特性を示す In-Ge-Zn-O TFTについて述べる。この結果は図56に見ることができる。図56 は、閾値電圧がGe組成比で制御可能であることを示している。Ge含有量が大きくなると、閾値電圧が正の方向に動く。閾値電圧が小さな正の値を示す組成範囲はGe含有量が 3 から15 atomic％の間にある。
【０４２６】
このようにIn-Ge-Zn-O TFTはGe含有量が3 atomic% から 15 atomic% の範囲において、良好な特性を得ることが可能で、特性の素子間ばらつきがちいさく、特性のロット間ばらつきが小さい。特に、組成比In : Ge:Znが 3 33 : 3 :64 の酸化物をチャンネル層に適用した際に、経過時間安定性に優れ、性能の高いTFTを実現できる。
【０４２７】
表２１にはTFT特性の一覧を示す。さまざまな組成比における電界効果移動度、S値、閾値電圧が記されている。また、素子特性直後と3ヶ月経過後の特性が記されている。TFT特性は、広い組成範囲にわたって、長時間にわたって安定であることがわかる。
【０４２８】
【表２１】
2009206508.tif 000024
【０４２９】
３元相図の図５７を用いてまとめると、点 ”h”, ”i”, ”n” 及び “t” で囲まれる組成範囲の薄膜をチャンネル層に用いることで、高いオンオフ電流比と良好な移動度を示すノーマリ・オフ型のTFTを実現できる。特に、オンオフ電流比が109以上で、電界効果移動度が 7 cm2/Vs 以上のTFTを実現できる。
【０４３０】
さらに上記組成範囲の中で点“s”, “u”，“t”，“n”で囲まれた組成範囲のIn-Ge-Zn-O 膜をチャンネル層に用いることで、非常に優れた性能とDC駆動ストレス耐性を兼ね備えたTFTを実現できる。特に、ノーマリ・オフ特性を示し、オンオフ電流比が1010以上であり、電界効果移動度が 10cm2/Vs以上であり、S-value が 0.5 V/decade 以下であり、DC駆動ストレスにより閾値変動が１V以下のTFTを実現できる。 
【産業上の利用可能性】
【０４３１】
本発明において説明したように、本薄膜は、低温で形成することができ、アモルファスなので、ＰＥＴ膜を含む可撓性材料の上に電界効果型トランジスタを形成することができる。
【０４３２】
したがって、本発明に係わる薄膜トランジスタは、ＬＣＤ及び有機ＥＬディスプレイのスイッチング素子として利用することができる。さらに、本発明に係わる薄膜トランジスタは、可撓性ディスプレイ、ＩＣカード及びＩＤタグ等を含む透明（シースルー）型ディスプレイ分野で広い用途の可能性を有し得る。
【図面の簡単な説明】
【０４３３】
【図１】本発明の一実施形態としてのアモルファスＩｎ−Ｇｅ−Ｏを含む薄膜トランジスタの概略を示す断面図である。
【図２】薄膜トランジスタを作製したときのＩｎ／（Ｉｎ＋Ｇｅ）組成比の関数としての電子電界効果移動度（μＦＥ）の例を示すグラフである。
【図３】Ｉｎ−Ｇｅ−Ｏシステム薄膜トランジスタのしきい値電圧の組成依存性を示すグラフである。
【図４】Ｉｎ／（Ｉｎ＋Ｇｅ）組成比の関数としてのサブスレッショルドスイング値Ｓ（Ｖ／ｄｅｃ）の値の変化の例を示すグラフである。
【図５】組成比Ｉｎ／（Ｉｎ＋Ｇｅ）に対する比抵抗の依存性を示すグラフである。
【図６】アニール前のＩｎ−Ｇｅ−Ｏ薄膜トランジスタの伝達特性の組成依存性の例を示すグラフである。
【図７】Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５で表される組成比の薄膜を、大気中に放置した際の比抵抗の経時安定性を示すグラフである。
【図８】作製後直後のＴＦＴ伝達特性とＴＦＴ作製一ヶ月後とのＴＦＴ伝達特性の比較の例を示すグラフである。
【図９】他の成膜パラメータを一定に保持してＩｎ／（Ｉｎ＋Ｇｅ）＝０．６５及び０．７５の場合の成膜時の酸素分圧によるＩｎ−Ｇｅ−Ｏ薄膜の比抵抗の変化の例を示すグラフである。
【図１０】ＶＤ＝６Ｖの固定ドレイン電圧におけるｌｏｇ（ＩＤ）−ＶＧ（伝達特性）の例を示すグラフである。
【図１１】Ｉｎ／（Ｉｎ＋Ｇｅ）＝０．６５のチャネル層組成を有するＴＦＴにおいて、さまざまなＶＧにおけるＩＤ対ＶＤ（出力特性）の例を示すグラフである。
【図１２】０．６５及び０．７５のＩｎ／（Ｉｎ＋Ｇｅ）で表される組成比を有するＩｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴの伝達特性の二つの例を示すグラフである。
【図１３】本発明の一実施形態としての電界効果型トランジスタのチャネル層を成膜するために用いた成膜システムの概略を示す図である。
【図１４】アニールしたＩｎ／（Ｉｎ＋Ｇｅ）＝０．６５及び０．７５を有する酸化物チャネル層のＸ線回折パターンの例を示すグラフである。
【図１５】Ｉｎ／（Ｉｎ＋Ｇｅ）の関数としてのホール移動度μHall（ｃｍ２／Ｖｓｅｃ）の例を示すグラフである。
【図１６】Ｉｎ／（Ｉｎ＋Ｇｅ）原子比の関数としてのオン／オフ電流比の例を示すグラフである。
【図１７】これらのそれぞれの材料系のＴＦＴ伝達特性（ｌｏｇ（ＩＤ）対ＶＧ）の例を示すグラフである。
【図１８】Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ａｌ−Ｏ及びＩｎ−Ｍｇ−Ｏ系の酸化物を含むＴＦＴのサブスレッショルドスイング値と本発明のＩｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴのサブスレッショルドスイング値とを比較した例を示すグラフである。
【図１９】Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ａｌ−Ｏ及びＩｎ−Ｍｇ−Ｏ系の酸化物を含むＴＦＴのオン−オフ電流比と本発明のＩｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴのオン−オフ電流比との間の比較の例を示すグラフである。
【図２０】Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ａｌ−Ｏ、Ｉｎ−Ｍｇ−Ｏ系の酸化物を含むＴＦＴの電界効果移動度と本発明のＩｎ−Ｇｅ−Ｏ系の酸化物を含むＴＦＴの電界効果移動度との比較の例を示すグラフである。
【図２１】本発明に係る一実施形態としての表示装置の概略的な断面図である。
【図２２】本発明に係る一実施形態としての表示装置の概略的な断面図である。
【図２３】有機ＥＬ素子と薄膜トランジスタを含む画素を二次元状に配列した表示装置の構成を概略的に示した図である。
【図２４】(a) はIn-Ge-Zn-O TFTの(a)トランスファ特性(log (ID)vs. VG)の一例、(b)出力特性(IDvs. VD)の一例を示す図である。
【図２５】トランスファ特性(log (ID)vs. VG))を示す図である。ここで組成比In:Zn:Geは、 (a) 42:13:45, (b) 51:23:26, (c) 32:9:59, (d) 32:3:65 and (e) 34:36:30.である。
【図２６】In:Ge:Zn:O 膜のX線解説パターンを示す図である。組成比はIn:Ge:Zn=42:13:45である。
【図２７】In-Ge-Zn-O系TFTのトランスファ特性とIn-Ga-Zn-O系TFTのトランスファ特性を比較して示す図である。ここで (a) のIn-Ge-Zn-O ではGe 9atomic％ であり、(b)の In-Ga-Zn-O ではGa 9atomic％である。それぞれZn/In比の依存性が記されている。
【図２８】In-Ge-Zn-O系TFTのトランスファ特性とIn-Ga-Zn-O系TFTのトランスファ特性を比較して示す図である。 (a)In-Ge-Zn-O aと (b) In-Ga-Zn-O に対して、固定したZn/Inおける、さまざまGe(Ga)含有量のデータが記されている。
【図２９】In-Ge-Zn-O 系材料の構造特性を記した３元相図である。
【図３０】In-Ge-Zn-O膜の抵抗率のZn/In 比依存性を示す図である。組成比はGe/(In+Ge+Zn)=0.08であり、アニール前及びアニール後で測定している。
【図３１】In-Ge-Zn-O膜の抵抗率のGe量atomic％ 依存性を示す図である。ここでZn/In=0.4である。成膜時のAr+O2流量は20sccmである。
【図３２】In-Ge-Zn-O膜の抵抗率の成膜時の酸素分圧依存性を示す図である。
【図３３】は、In-Ge-Zn-O 膜の抵抗率のZn/In 比依存性を示す図である。ここでGe 含有量は8atomic％ であり、成膜時のArgon+Oxygen ガスの流量は (a)20sccm (b)10sccm である。
【図３４】In-Ge-Zn-O 膜の抵抗率のZn/In 比依存性を示す図である。ここでGe 含有量は8atomic％ であり、成膜時のArgon+Oxygen ガスの流量は (a)20sccm (b)10sccm である。大気中300℃のポストアニール処理を施している。
【図３５】In-Ge-Zn-O  膜の抵抗率マッピングを示す図である。成膜時の Ar+O2 の流量は20sccm であり、大気中300℃のポストアニール処理を施している。
【図３６】In-Ge-Zn-O  膜の抵抗率マッピングを示す図である。成膜時の Ar+O2 の流量は10sccm であり、大気中300℃のポストアニール処理を施している。
【図３７】トランスファ特性を示す図である。組成1D （ In:Ge:Zn= 66:8:26）であり、(a)は成膜時のAr/O2流量が20sccm、(b)は10sccmである。左図は、アニール処理を施していない。右図はポストアニール処理を施している。
【図３８】トランスファ特性を示す図である。組成3A （ In:Ge:Zn= 27:25:38）であり、(a)は成膜時のAr/O2流量が20sccm、(b)は10sccmである。左図は、アニール処理を施していない。右図はポストアニール処理を施している。
【図３９】はトランスファ特性を示す図である。組成４E （ In:Ge:Zn=33:5:62）であり、(a)は成膜時のAr/O2流量が20sccm、 (b)は10sccmである。左図は、アニール処理を施していない。右図はポストアニール処理を施している。
【図４０】電界効果移動度の Ge含有量 atomic％ 依存性を示す図である。Zn/In 組成比は一定である。
【図４１】ターンオン電圧 (Von, V)のGe含有量 atomic％ 依存性を示す図である。Zn/In 組成比は一定である。
【図４２】オンオフ電流比のGe含有量 atomic％ 依存性を示す図である。Zn/In 組成比は〜２である。
【図４３】サブスレッシュホルドスイング値 (S, V/dec ) のGe含有量 atomic％ 依存性を示す図である。Zn/In 組成比は、(a)が〜0.4、(b) が2である。
【図４４】In-Ge-O系TFT特性のIｎ含有量依存性を示す図である。
【図４５】In-Ge-Zn-O系TFTにおける電界効果移動度のZn/In組成比依存性を示す図である。  Ge含有量は8atomic％である。
【図４６】In-Ge-Zn-O系TFTにおけるVonのZn/In組成比依存性を示す図である。Ge含有量は8atomic％である。
【図４７】In-Ge-Zn-O系TFTにおけるオンオフ電流比のZn/In組成比依存性を示す図である。Ge含有量は8atomic％である。
【図４８】In-Ge-Zn-O系TFTにおけるサブスレッシュホルドスイング値のZn/In組成比依存性を示す図である。Ge含有量は8atomic％である。
【図４９】、In-Ge-Zn-O系TFTのDC駆動ストレスにより特性変化を示す図である。  (a )においてチャンネルの組成比は In:Ge:Zn=42:13:45であり、（ｂ）においては In:Ge:Zn=32:8:60 である。
【図５０】In-Ge-Zn-O 膜の抵抗率の組成比In/(In+Ge) 依存性を示す図である。Zn含有量が 0atomic％ と 25atomic％のデータが記されている。
【図５１】In-Ge-Zn-O TFT のトランスファ特性を示す図である。TFT作成直後の特性と３ヶ月後の特性が重ねて記されている。Zn/(Zn+In+Ge)=0.25であり、In/(In+Ge)は08.5,0.8,0.95の異なる３種類の特性が比較されている。
【図５２】In-Ge-Zn-O TFT のトランスファ特性を示す図である。 組成比はIn:Ge:Zn=33:3:64 であり、アニールを施していない素子の特性とポストアニール処理を施した素子の特性が記されている。
【図５３】In-Ge-ZnO膜の抵抗率（ohm.cm） vs 時間(hrs) を示す図である。Ge含有量は〜５％である、さまざまなZn/In  比の薄膜に対して記されている。
【図５４】In-Ge-ZnO膜の抵抗率（ohm.cm） vs 時間(hrs) を示す図である。組成比は、Zn:In:Ge = 64:33:3である。
【図５５】In-Ge-Zn-O TFT のトランスファ特性の経過時間変化を示す図である。素子作成後と３ヵ月後の特性が記されている。組成比はIn:Ge:Zn (a) = 68:5:27, (b) 45:5:50, (c) 32:5:62である。
【図５６】In-Ge-Zn-O TFT のトランスファ特性のGe含有量依存性を示す図である。
【図５７】In-Ge-Zn の組成を示す図である。
【符号の説明】
【０４３４】
１０  基板
１１  チャネル層
１２  ゲート絶縁層
１３  ソース電極
１４  ドレイン電極
１５  ゲート電極
２１  基板
２２  ゲート電極
２３  ソース電極
２４  ドレイン電極
２５  チャネル層
１１１  基体
１１２  チャンネル層
１１３  ソース電極
１１４  ドレイン電極
１１５  ゲート絶縁膜
１１６  ゲート電極
１１７  層間絶縁層
１１８  電極
１１９  発光層
１２０  電極
１２１  高抵抗膜
１２２  高抵抗膜
１２３  電気泳動型粒子セル
２０１  トランジスタ
２０２  トランジスタ
２０３  コンデンサ
２０４  有機ＥＬ層
２０５  走査電極線
２０６  信号電極線
２０７  共通電極線
【図２】
2009206508.tif 000025
【図３】
2009206508.tif 000026
【図４】
2009206508.tif 000027
【図５】
2009206508.tif 000028
【図６】
2009206508.tif 000029
【図７】
2009206508.tif 000030
【図９】
2009206508.tif 000031
【図１０】
2009206508.tif 000032
【図１１】
2009206508.tif 000033
【図１２】
2009206508.tif 000034
【図１４】
2009206508.tif 000035
【図１５】
2009206508.tif 000036
【図１６】
2009206508.tif 000037
【図３７】
2009206508.tif 000038
【図３８】
2009206508.tif 000039
【図３９】
2009206508.tif 000040
【図５５】
2009206508.tif 000041
【図５７】
2009206508.tif 000042
【図１】
2009206508.tif 000043
【図８】
2009206508.tif 000044
【図１３】
2009206508.tif 000045
【図１７】
2009206508.tif 000046
【図１８】
2009206508.tif 000047
【図１９】
2009206508.tif 000048
【図２０】
2009206508.tif 000049
【図２１】
2009206508.tif 000050
【図２２】
2009206508.tif 000051
【図２３】
2009206508.tif 000052
【図２４】
2009206508.tif 000053
【図２５】
2009206508.tif 000054
【図２６】
2009206508.tif 000055
【図２７】
2009206508.tif 000056
【図２８】
2009206508.tif 000057
【図２９】
2009206508.tif 000058
【図３０】
2009206508.tif 000059
【図３１】
2009206508.tif 000060
【図３２】
2009206508.tif 000061
【図３３】
2009206508.tif 000062
【図３４】
2009206508.tif 000063
【図３５】
2009206508.tif 000064
【図３６】
2009206508.tif 000065
【図４０】
2009206508.tif 000066
【図４１】
2009206508.tif 000067
【図４２】
2009206508.tif 000068
【図４３】
2009206508.tif 000069
【図４４】
2009206508.tif 000070
【図４５】
2009206508.tif 000071
【図４６】
2009206508.tif 000072
【図４７】
2009206508.tif 000073
【図４８】
2009206508.tif 000074
【図４９】
2009206508.tif 000075
【図５０】
2009206508.tif 000076
【図５１】
2009206508.tif 000077
【図５２】
2009206508.tif 000078
【図５３】
2009206508.tif 000079
【図５４】
2009206508.tif 000080
【図５６】
2009206508.tif 000081