(57)【要約】【課題】スイッチング動作を行う電源回路において、回路基板に対してインダクタンス素子を横置きに配置した場合でも、インダクタンス素子から発生する漏洩磁束が検出回路や制御回路の動作に与える影響を低減する。【解決手段】この電源回路は、複数のコア部材、及び、コアに巻回された巻線を有し、コア部材の突合せ面の延長面が回路基板に交差するように回路基板に実装されたインダクタンス素子と、インダクタンス素子の巻線に電流を流すことによりコアに磁束を生成するスイッチング素子と、所定の回路部分における電圧又は電流を検出してアナログ検出信号を生成する検出回路と、回路基板に実装され、アナログ検出信号に基づいてスイッチング動作を制御する制御回路とを具備し、検出回路、制御回路、及び、それらの間の配線が、コア部材の突合せ面の延長面と交差しない位置に配置されている。【選択図】図２
2009100609.tif 000002
【特許請求の範囲】
【請求項１】
配線パターンが形成された回路基板と、
複数のコア部材を組み合わせることにより形成された磁性体のコア、及び、前記コアに巻回された少なくとも１つの巻線を有し、前記複数のコア部材の突合せ面の延長面が前記回路基板に交差するように前記回路基板に実装されたインダクタンス素子と、
スイッチング動作によって前記インダクタンス素子の巻線に電流を流すことにより前記インダクタンス素子のコアに磁束を生成するスイッチング素子と、
所定の回路部分における電圧又は電流を検出して少なくとも１つのアナログ検出信号を生成する少なくとも１つの検出回路と、
前記回路基板に実装され、前記少なくとも１つの検出回路から出力される少なくとも１つのアナログ検出信号に基づいて、前記スイッチング素子のスイッチング動作を制御するためのディジタル制御信号を生成する制御回路と、
を具備し、前記少なくとも１つの検出回路、前記制御回路、及び、前記少なくとも１つの検出回路と前記制御回路との間で少なくとも１つのアナログ検出信号を伝送する少なくとも１つの配線が、前記インダクタンス素子の前記複数のコア部材の突合せ面の延長面と交差しない位置に配置されている、電源回路。
【請求項２】
前記制御回路が、
前記少なくとも１つの検出回路から出力される少なくとも１つのアナログ検出信号を少なくとも１つのディジタル検出信号に変換する少なくとも１つのアナログ／ディジタル変換回路と、
前記少なくとも１つのアナログ／ディジタル変換回路から出力される少なくとも１つのディジタル検出信号に基づいて、前記スイッチング素子のスイッチング動作を制御するためのディジタル制御信号を生成するディジタル信号プロセッサと、
を含む、請求項１記載の電源回路。
【請求項３】
前記インダクタンス素子が、トランスとチョークコイルとの内のいずれか１つを含む、請求項１又は２記載の電源回路。
【請求項４】
前記インダクタンス素子と前記制御回路との間に、電磁シールド機能を有する部材が配置されている、請求項１〜３のいずれか１項記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、インダクタンス素子に接続されたスイッチング素子を用いてスイッチング動作を行う電源回路に関し、特に、スイッチング動作によって昇圧又は降圧を行うスイッチング電源回路、又は、スイッチング動作によって交流電圧を生成するインバータに関する。
【背景技術】
【０００２】
近年においては、電子機器の小型軽量化に伴い、小型軽量で効率良く電力を取り出すことのできる電源として、スイッチング動作によって昇圧又は降圧を行うスイッチング電源や、スイッチング動作によって交流電圧を生成するインバータが広く使用されている。このようなスイッチング動作を行う電源回路においては、スイッチング素子に対する高速かつ高精度な制御が求められており、従来のアナログ回路を用いた制御に替わって、ディジタル回路を用いた制御が検討されている。
【０００３】
ディジタル回路を用いることにより、高周波ノイズや量子化誤差が発生したり制御信号の周波数帯域が制限されるというデメリットがあるものの、回路を集積化することにより制御回路の小型化が容易である。また、制御アルゴリズムを一般化することによって制御回路に汎用性を持たせることができるので、電源回路に対する様々な要求に応じて、能力の異なる複数種類のスイッチング素子を同一の制御回路と組み合わせることが容易となる。さらに、ディジタル制御技術には、通信機能や学習機能等の今後の発展が期待されている。
【０００４】
ところで、スイッチング動作を行う電源回路においては、トランスやチョークコイル等のインダクタンス素子が用いられている。一般に、トランスのコアは、複数のフェライトコア部材を組み合わせて構成されるので、それらのコア部材の突合せ面（ギャップ面）から漏洩磁束が発生し、電圧・電流検出回路や制御回路の動作に悪影響を与える。
【０００５】
このように、スイッチング電源トランスは磁界的なノイズ源となるので、従来は、スイッチングレギュレータの回路部分を他の回路部分から完全に分離して配置するか、相互に干渉しない程度の距離を設けて配置するか、ノイズ源となるスイッチング電源トランスを含む回路全体を磁気シールドするという手段が講じられていた。
【０００６】
関連する技術として、特許文献１には、コンパクトな構造で実効的なノイズ対策を可能とするフラットＣＲＴモニターの配置構造が開示されている。このフラットＣＲＴモニターにおいては、スイッチング電源トランスが、水平偏向コイルの中心線から平行シフトした位置で、且つ、スイッチング電源トランスのコアギャップを通る直線が水平偏向コイルの偏向中心に向かう姿勢で配置されており、スイッチング電源トランスの外部磁束と水平偏向コイルの外部磁束との相互干渉が最小となるようにしたことを特徴とする。
【０００７】
また、特許文献２には、電力変換効率の向上、及び、漏洩磁束の低減を図る共振型スイッチング電源回路が開示されている。特許文献２には、ギャップが形成されていない磁心に１次巻線と２次巻線とが形成された絶縁コンバータトランスが使用される。即ち、従来は、絶縁コンバータトランスのＥ−Ｅ字型コアの中央磁脚に０．５ｍｍ〜１．０ｍｍのギャップが形成されており、１次巻線と２次巻線との結合係数が０．８５程度になっていたが、特許文献２においては、Ｅ−Ｅ字型コアの中央磁脚にギャップを形成しないことにより、１次巻線と２次巻線との結合係数を０．９程度としている。しかしながら、２つのＥ字型コアを突き合せることによって絶縁コンバータトランスの磁心が形成されるので、複数のコア部材の突合せ面から漏洩磁束が発生することは避けられない。
【０００８】
図８は、検出回路から出力されるアナログ検出信号をディジタル検出信号に変換するアナログ／ディジタル変換回路と、ディジタル検出信号に基づいてディジタル制御を行うＤＳＰ（digital signal processor：ディジタル信号プロセッサ）とを内蔵した制御回路のＬＳＩを使用する電源回路の実装例を示す図である。回路基板１００上に、トランス２０とＬＳＩ９０とが実装されている。トランス２０のコア２３は、２つのＥ字型コア部材２３ａ及び２３ｂを組み合わせることによって構成されており、コア２３には１次巻線及び２次巻線（図示せず）が巻回されている。
【０００９】
図８に示すように、２つのＥ字型コア２３ａ及び２３ｂの突合せ面２３ｃ（ハッチング部分）から漏洩磁束２４が発生するが、通常のフェライトコアの場合には、５０Ｗクラスの電源用として高さＨ１が１０ｍｍ〜２０ｍｍ程度のＥ字型コアを組み合わせて用いるのが普通であり、突合せ面２３ｃの高さＨ１と、ＬＳＩ９０の通常のパッケージにおける２ｍｍ〜３ｍｍ程度の高さＨ２とが大幅に異なっているので、漏洩磁束２４は、ＬＳＩ９０の動作に対してあまり悪影響を及ぼさない。
【００１０】
しかしながら、最近のスイッチング電源やインバータにおいては、小型であるだけでなく薄型化が強く求められており、いわゆる１枚ボード構成として低背部品を用いる高密度な基板実装が必要となっている。電源回路を薄型化するためには、図９に示すように、回路基板１００に対してトランス２０を横置きに配置することが考えられる。ところが、図９に示すような配置においては、２つのＥ字型コア２３ａ及び２３ｂの突合せ面２３ｃ（ハッチング部分）から発生する漏洩磁束２４がＬＳＩ９０に交差するので、トランス２０がＬＳＩ９０に対してノイズ源となってしまう。
【特許文献１】特開平５−３２３８８９号公報（第１頁、図２）
【特許文献２】特開２００４−７９４０号公報（第４、８頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、上記の点に鑑み、本発明は、インダクタンス素子に接続されたスイッチング素子を用いてスイッチング動作を行う電源回路において、回路基板に対してインダクタンス素子を横置きに配置した場合でも、インダクタンス素子から発生する漏洩磁束が検出回路や制御回路の動作に与える影響を低減することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の１つの観点に係る電源回路は、配線パターンが形成された回路基板と、複数のコア部材を組み合わせることにより形成された磁性体のコア、及び、コアに巻回された少なくとも１つの巻線を有し、複数のコア部材の突合せ面の延長面が回路基板に交差するように回路基板に実装されたインダクタンス素子と、スイッチング動作によってインダクタンス素子の巻線に電流を流すことによりインダクタンス素子のコアに磁束を生成するスイッチング素子と、所定の回路部分における電圧又は電流を検出して少なくとも１つのアナログ検出信号を生成する少なくとも１つの検出回路と、回路基板に実装され、少なくとも１つの検出回路から出力される少なくとも１つのアナログ検出信号に基づいて、スイッチング素子のスイッチング動作を制御するためのディジタル制御信号を生成する制御回路とを具備し、少なくとも１つの検出回路、制御回路、及び、少なくとも１つの検出回路と制御回路との間で少なくとも１つのアナログ検出信号を伝送する少なくとも１つの配線が、インダクタンス素子の複数のコア部材の突合せ面の延長面と交差しない位置に配置されている。
【発明の効果】
【００１３】
本発明によれば、回路基板に対してインダクタンス素子を横置きに配置した場合でも、検出回路や制御回路等をインダクタンス素子の複数のコア部材の突合せ面の延長面と交差しない位置に配置することにより、インダクタンス素子から発生する漏洩磁束が検出回路や制御回路の動作に与える影響を低減することができる。これにより、アナログ微弱信号については磁束鎖交を避けてＳＮ比を向上させ、ディジタル信号についてはノイズイミュニティを高くすることができるので、外乱に強い電源回路を供給することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る電源回路の構成を示す図である。第１の実施形態においては、トランスを用いたスイッチング電源回路を例にとって説明する。
【００１５】
図１に示す電源回路は、入力端子１及び２に供給される交流電源電圧を整流及び平滑することにより直流電圧を生成する整流平滑回路１０と、１次側巻線２１に印加される交流電圧を昇圧又は降圧して２次側巻線２２から出力するトランス２０と、トランスの１次側巻線２１に直列に接続され、パルス状の駆動信号に従ってスイッチング動作を行うことにより１次側巻線２１に電流を流すスイッチング素子３０と、スイッチング素子３０を駆動するための駆動信号を生成する駆動回路４０と、トランスの１次側巻線２１に流れる電流を検出する１次側電流検出回路５０とを有している。
【００１６】
さらに、この電源回路は、トランスの２次側巻線２２に発生する電圧を半波整流するダイオード６１及び整流電圧を平滑するコンデンサ６２を含む整流平滑回路６０と、コンデンサ６２の両端における直流電圧を検出する２次側電圧検出回路７０と、整流平滑回路６０から出力端子３及び４を介して出力される電流を検出する２次側電流検出回路８０と、各種検出回路の検出結果に基づいてスイッチング素子３０のスイッチング動作を制御するための制御信号を生成して駆動回路４０に供給する制御回路（ＬＳＩ）９０と、アイソレータ１１１及び１１２とを有している。
【００１７】
整流平滑回路１０は、例えば、ダイオードブリッジとコンデンサとを含んでおり、入力端子１と入力端子２との間に印加される交流電圧をダイオードブリッジによって全波整流し、コンデンサによって平滑する。
【００１８】
トランス２０は、図９に示すように２つのＥ字型コア部材２３ａ及び２３ｂを組み合わせることによって構成された磁性体のコア２３と、コア２３に回巻された１次側巻線２１及び２次側巻線２２とを有している。１次側巻線２１の巻数をＮ１とし、２次側巻線２２の巻数をＮ２とすると、損失がないとした場合に、１次側と２次側との間の昇圧比は、Ｎ２／Ｎ１となる。なお、トランス２０に付されたドットの記号は、巻線の極性を示している。
【００１９】
一般に、スイッチング電源において、トランスの１次側から２次側への電力伝達方式としては、スイッチング素子がオンした時に１次側から２次側に電力を伝達するフォワード方式と、スイッチング素子がオフした時に１次側から２次側に電力を伝達するフライバック方式とがある。本実施形態においては、回路が比較的簡単で部品点数を少なくすることができるフライバック方式を採用している。
【００２０】
図１に示すようなフライバック型のスイッチング電源においては、トランスの１次側巻線２１と２次側巻線２２とが逆極性の関係となっており、スイッチング素子３０がオンしている間は、トランス２０の１次側電流は増加するが、トランス２０の２次側においてはダイオードで逆バイアスされているので２次側電流は流れない。トランス２０は、スイッチング素子３０がオンしている時に、コア２３にエネルギーを蓄える。
【００２１】
次に、スイッチング素子３０がオフすると、磁場が電流を維持しようとするので、トランス２０の電圧極性が反転して、トランス２０の２次側において電流が流れる。トランス２０の２次側電流は、トランスの２次側巻線２２に直列接続されたダイオード６１を介してコンデンサ６２に充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。スイッチング素子３０としては、例えば、ＭＯＳＦＥＴ（金属酸化物半導体−電界効果トランジスタ）等のパワートランジスタが用いられる。
【００２２】
図１において、１次側回路としては、駆動回路４０と、１次側電流検出回路５０とが該当し、２次側回路としては、２次側電圧検出回路７０と、２次側電流検出回路８０とが該当する。１次側回路及び２次側回路には、例えば、トランス２０の２つの補助巻線によって生成された交流電圧を整流及び平滑して得られた内部電源電圧がそれぞれ供給される。
【００２３】
制御回路（ＬＳＩ）９０は、ＤＳＰ（digital signal processor：ディジタル信号プロセッサ）９１と、Ａ／Ｄ変換器９２〜９４と、ＤＳＰ９１のＣＰＵに動作を行わせるためのソフトウェア（制御プログラム）が格納されているＥＥＰＲＯＭ等の不揮発性メモリ９６と、各種のデータを一時的に記憶するためのＤＲＡＭ及び／又はＳＲＡＭ等のメモリ９７とを内蔵している。
【００２４】
ＤＳＰ９１には、スイッチング電源回路の制御機能が一体化して収められている。Ａ／Ｄ変換器９２は、１次側電流検出回路５０から出力されるアナログの検出信号をディジタルの検出信号（検出データ）に変換してＤＳＰ９１に出力する。また、Ａ／Ｄ変換器９３は、２次側電圧検出回路７０から出力されるアナログの検出信号をディジタルの検出信号に変換してＤＳＰ９１に出力し、Ａ／Ｄ変換器９４は、２次側電流検出回路８０から出力されるアナログの検出信号をディジタルの検出信号に変換してＤＳＰ９１に出力する。
【００２５】
ここで、制御回路９０の基準電位は、２次側回路の基準電位と共通になっている。また、出力端子４がアース電位（接地電位）に接続されるので、２次側回路の基準電位はアース電位となるが、１次側回路の基準電位はアース電位からアイソレートされている。
【００２６】
従って、１次側電流検出回路５０とＡ／Ｄ変換器９２との間には、アイソレータ１１１が接続され、ＤＳＰ９１と駆動回路４０との間には、アイソレータ１１２が接続されている。アイソレータ１１１及び１１２としては、例えば、電気信号を光信号に変換して送信する送信部と、該送信部によって送信される光信号を受信して電気信号に変換する受信部とを有するフォトカプラ等の光信号伝送素子が用いられる。なお、１次側電流検出回路５０が、電流プローブのように、出力電流を電流経路に非接触で検出するタイプの検出回路である場合には、アース電位からアイソレートされた検出信号を生成することができるので、アイソレータ１１１を省略することができる。
【００２７】
ＤＳＰ９１は、Ａ／Ｄ変換器９２〜９４の内の少なくとも１つから出力される検出信号に基づいてディジタル信号処理を行うことにより、パルス幅変調（ＰＷＭ）によって、スイッチング素子３０を制御するための制御信号（ＰＷＭ信号）を生成する。なお、検出回路の数や検出回路が配置される回路部分は、必要に応じて適宜変更することができる。
【００２８】
例えば、ＤＳＰ９１は、２次側電圧検出回路７０の検出結果のみに基づいて制御信号を生成するようにしても良い。また、ＤＳＰ９１は、２次側電圧検出回路７０の検出結果と、２次側電流検出回路８０の検出結果とに基づいて、制御信号を生成するようにしても良い。一般に、従来のアナログ電源回路における出力制御は、出力電圧に基づいて行われるか出力電流に基づいて行われるかのいずれかであったが、ディジタル信号処理を用いることにより、出力電力に基づいて出力制御を行うこともできるようになる。
【００２９】
あるいは、ＤＳＰ９１は、１次側電流検出回路５０の検出結果と、２次側電圧検出回路７０の検出結果とに基づいて、制御信号を生成するようにしても良い。また、ＤＳＰ９１は、１次側電流検出回路５０の検出結果と、２次側電圧検出回路７０の検出結果と、２次側電流検出回路８０の検出結果とに基づいて、制御信号を生成するようにしても良い。
【００３０】
Ａ／Ｄ変換された検出信号を取り込んでからパルス変調のための演算を行って駆動信号を生成するまでに要する時間は、スイッチング素子３０のスイッチング周期内に収める必要があるが、制御回路９０において、汎用マイコンに比べて演算処理速度が速いＤＳＰ９１を用いることにより、スイッチング素子を１０ｋＨｚ〜５００ｋＨｚ程度の高い周波数でスイッチングさせることができる。そのために、ＤＳＰ９１は、４０ＭＨｚ〜１ＧＨｚ程度の周波数を有するクロック信号が供給されて動作する。ディジタル制御を行う際には、スイッチング動作によって発生するノイズが、検出回路５０、７０、８０、又は、制御回路９０を誤動作させるおそれがあるので、ノイズ対策が重要になってくる。
【００３１】
図２は、図１の電源回路が回路基板に実装された第１の実装例を示す図である。第１の実装例においては、電源回路全体が、配線パターンが形成された１つの回路基板１００に実装されている。図２には、回路基板１００に実装されたトランス２０及び制御回路（ＬＳＩ）９０等が示されている。
【００３２】
トランス２０のコア２３は、２つのＥ字型コア部材２３ａ及び２３ｂを組み合わせることによって構成されており、コア２３には、１次巻線２１及び２次巻線２２が巻回されている。電源回路を薄型化するために、トランス２０は、コア２３の主面が回路基板１００と平行になるように、回路基板１００上に横置きに配置されている。その場合には、２つのＥ字型コア２３ａ及び２３ｂの突合せ面２３ｃ（ハッチング部分）から発生する漏洩磁束が回路基板１００に交差するので、回路基板１００に実装されている回路に対して、トランス２０がノイズ源となってしまう。そこで、本実施形態においては、突合せ面２３ｃの延長面（回路基板１００に垂直で一点差線Ａ−Ａ'を通る面）と交差しない位置に、１次側電流検出回路５０、２次側電圧検出回路７０、及び、２次側電流検出回路８０の内で使用される少なくとも１つの検出回路と、ＬＳＩ９０と、使用される検出回路とＬＳＩ９０との間でアナログ検出信号を伝送する少なくとも１つの配線とを配置することにより、検出回路や制御回路が漏洩磁束の影響を受け難いようにしている。
【００３３】
図３は、図１の電源回路が回路基板に実装された第２の実装例を示す図である。第２の実装例においても、２つのＥ字型コア２３ａ及び２３ｂの突合せ面２３ｃの延長面（回路基板１００に垂直で一点差線Ｂ−Ｂ'を通る面）と交差しない位置に、使用される少なくとも１つの検出回路と、ＬＳＩ９０と、使用される検出回路とＬＳＩ９０との間でアナログ検出信号を伝送する少なくとも１つの配線とを配置することにより、検出回路や制御回路が漏洩磁束の影響を受け難いようにしている。
【００３４】
さらに、第２の実装例においては、スイッチング素子（パワートランジスタ）３０に、電磁シールド機能を有する放熱板３１が設けられており、この放熱板３１が、トランス２０とＬＳＩ９０との間に配置されることにより、ＬＳＩ９０に対する漏洩磁束の影響をさらに低減することができる。なお、放熱板３１は、２つのＥ字型コア２３ａ及び２３ｂの突合せ面２３ｃとＬＳＩ９０とを結ぶ直線に重なるように配置されることが望ましい。
【００３５】
放熱板３１以外にも、金属製のシールド板、又は、金属膜が形成された回路基板等を、シールド部材として用いることができる。漏洩磁束に応じてシールド部材に渦電流が流れることによって、シールド部材を通過する漏洩磁束が減衰する。さらに、シールド部材をアース電位（接地電位）に接続することによって、シールド部材の電位を固定することができる。
【００３６】
次に、本発明の第２の実施形態について説明する。
図４は、本発明の第２の実施形態に係る電源回路の構成を示す図である。第２の実施形態においては、チョークコイルを用いたＰＦＣ（power factor controller：力率改善コントロール回路）を例にとって説明する。
【００３７】
図４に示す電源回路は、入力端子１及び２に供給される交流電源電圧を整流する整流回路１１と、一端が整流回路１１に接続され、巻線に流れる電流によって発生する磁気エネルギーをコアに蓄えるチョークコイル１２０と、チョークコイル１２０の他端に接続され、パルス状の駆動信号に従ってスイッチング動作を行うことによりチョークコイル１２０に電流を流すスイッチング素子３０と、スイッチング素子３０を駆動するための駆動信号を生成する駆動回路４０と、整流回路１１からチョークコイル１２０に入力される電圧を検出する入力電圧検出回路１３０と、スイッチング素子３０に流れる電流を検出するスイッチング電流検出回路１４０と、チョークコイル１２０の他端に発生する電圧を半波整流するダイオード６１及び整流電圧を平滑するコンデンサ６２を含む整流平滑回路６０と、コンデンサ６２の両端における直流電圧を検出する出力電圧検出回路１５０と、整流平滑回路６０から出力端子３及び４を介して出力される電流を検出する出力電流検出回路１６０と、各種検出回路の検出結果に基づいてスイッチング素子３０のスイッチング動作を制御するための制御信号を生成して駆動回路４０に供給する制御回路（ＬＳＩ）９０とを有している。
【００３８】
ここで、チョークコイル１２０としてトランスの１次側巻線を用いる場合には、トランスの２次側巻線を内部電源の生成用に利用することができる。チョークコイル１２０は、スイッチング素子３０がオンしている時に、コアにエネルギーを蓄える。次に、スイッチング素子３０がオフすると、磁場が電流を維持しようとするので、チョークコイル１２０の電流がダイオード６１を介してコンデンサ６２に流れ、コンデンサ６２が充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。
【００３９】
制御回路（ＬＳＩ）９０は、ＤＳＰ９１と、Ａ／Ｄ変換器９２〜９５と、ＤＳＰ９１のＣＰＵに動作を行わせるためのソフトウェア（制御プログラム）が格納されているＥＥＰＲＯＭ等の不揮発性メモリ９６と、各種のデータを一時的に記憶するためのＤＲＡＭ及び／又はＳＲＡＭ等のメモリ９７とを内蔵している。
【００４０】
Ａ／Ｄ変換器９５は、入力電圧検出回路１３０から出力されるアナログの検出信号をディジタルの検出信号（検出データ）に変換してＤＳＰ９１に出力し、Ａ／Ｄ変換器９２は、スイッチング電流検出回路１４０から出力されるアナログの検出信号をディジタルの検出信号に変換してＤＳＰ９１に出力する。また、Ａ／Ｄ変換器９３は、出力電圧検出回路１５０から出力されるアナログの検出信号をディジタルの検出信号に変換してＤＳＰ９１に出力し、Ａ／Ｄ変換器９４は、出力電流検出回路１６０から出力されるアナログの検出信号をディジタルの検出信号に変換してＤＳＰ９１に出力する。
【００４１】
ＤＳＰ９１は、Ａ／Ｄ変換器９２〜９５の内の少なくとも１つから出力される検出信号に基づいてディジタル信号処理を行うことにより、パルス幅変調（ＰＷＭ）によって、スイッチング素子３０を制御するための制御信号（ＰＷＭ信号）を生成する。なお、検出回路及びＡ／Ｄ変換器の種類や数は、必要に応じて適宜変更することができる。
【００４２】
例えば、ＤＳＰ９１は、出力電圧検出回路１５０の検出結果のみに基づいて制御信号を生成するようにしても良い。また、ＤＳＰ９１は、出力電圧検出回路１５０の検出結果と、出力電流検出回路１６０の検出結果とに基づいて、制御信号を生成するようにしても良い。
【００４３】
あるいは、ＤＳＰ９１は、スイッチング電流検出回路１４０の検出結果と、出力電圧検出回路１５０の検出結果とに基づいて、制御信号を生成するようにしても良い。また、ＤＳＰ９１は、入力電圧検出回路１３０の検出結果と、スイッチング電流検出回路１４０の検出結果と、出力電圧検出回路１５０の検出結果と、出力電流検出回路１６０の検出結果とに基づいて、制御信号を生成するようにしても良い。
【００４４】
図５は、図４の電源回路が回路基板に実装された実装例を示す図である。この実装例においては、電源回路全体が、配線パターンが形成された１つの回路基板１００に実装されている。図５には、回路基板１００に実装されたチョークコイル１２０及び制御回路（ＬＳＩ）９０等が示されている。
【００４５】
チョークコイル１２０のコア１２２は、２つのＥ字型コア部材１２２ａ及び１２２ｂを組み合わせることによって構成されており、コア１２２には巻線１２１が巻回されている。電源回路を薄型化するために、チョークコイル１２０は、コア１２２の主面が回路基板１００と平行になるように、回路基板１００上に横置きに配置されている。その場合には、２つのＥ字型コア１２２ａ及び１２２ｂの突合せ面１２２ｃ（ハッチング部分）から発生する漏洩磁束が回路基板１００に交差するので、回路基板１００に実装されている回路に対して、チョークコイル１２０がノイズ源となってしまう。そこで、本実施形態においては、突合せ面１２２ｃの延長面（回路基板１００に垂直で一点差線Ｃ−Ｃ'を通る面）と交差しない位置に、入力電圧検出回路１３０、スイッチング電流検出回路１４０、出力電圧検出回路１５０、及び、出力電流検出回路１６０の内で使用される少なくとも１つの検出回路と、ＬＳＩ９０と、使用される検出回路とＬＳＩ９０との間でアナログ検出信号を伝送する少なくとも１つの配線とを配置することにより、検出回路や制御回路が漏洩磁束の影響を受け難いようにしている。
【００４６】
次に、本発明の第３の実施形態について説明する。
図６は、本発明の第３の実施形態に係る電源回路の構成を示す図である。第３の実施形態においては、交流電圧を整流及び平滑して得られた直流電圧を用いて、モータを駆動するための３相交流電圧を発生するモータ・インバータを例にとって説明する。
【００４７】
図６に示す電源回路は、図４に示すＰＦＣに、ＰＦＣから出力される直流電圧に基づいてスイッチング動作を行うことにより３相交流電圧を出力するインバータ回路１７０を追加したものである。
【００４８】
図７は、図６に示すインバータ回路の構成例を示す図である。図７に示すように、インバータ回路１７０は、Ｕ相の出力端子に接続されるＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子Ｑ１及びＱ２と、Ｖ相の出力端子に接続されるスイッチング素子Ｑ３及びＱ４と、Ｗ相の出力端子に接続されるスイッチング素子Ｑ５及びＱ６と、それらのスイッチング素子Ｑ１〜Ｑ６にそれぞれ並列に接続されたダイオードＤ１〜Ｄ６と、複数の制御信号に基づいてスイッチング素子Ｑ１〜Ｑ６をそれぞれ駆動するための駆動回路４０ａ〜４０ｆとを含んでいる。スイッチング素子Ｑ１〜Ｑ６は、駆動回路４０ａ〜４０ｆから出力される駆動信号に従って、ＰＦＣから出力される直流電圧とＵ相〜Ｗ相の出力端子との間でスイッチング動作を行うことにより、３相交流電圧を出力する。
【００４９】
本実施形態においても、チョークコイル１２０の複数のコア部材の突合せ面の延長面と交差しない位置に、入力電圧検出回路１３０、スイッチング電流検出回路１４０、出力電圧検出回路１５０、及び、出力電流検出回路１６０の内で使用される少なくとも１つの検出回路と、ＬＳＩ９０と、使用される検出回路とＬＳＩ９０との間でアナログ検出信号を伝送する少なくとも１つの配線とを配置することが必要である。また、チョークコイル１２０とＬＳＩ９０との間に電磁シールド機能を有するシールド部材を配置することにより、ＬＳＩ９０に対する漏洩磁束の影響をさらに低減することができる。
【００５０】
以上の実施形態においては、トランス又はチョークコイルのコアが２つのＥ字型コア部材を組み合わせることによって構成される場合について説明したが、トランス又はチョークコイルのコアは、Ｅ字型コア部材とＩ字型コア部材とを組み合わせることによって構成されても良いし、その他の形状を有する複数のコア部材を組み合わせることによって構成されても良い。
【産業上の利用可能性】
【００５１】
本発明は、インダクタンス素子に接続されたスイッチング素子を用いてスイッチング動作を行う電源回路において利用することが可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係る電源回路の構成を示す図である。
【図２】図１の電源回路が回路基板に実装された第１の実装例を示す図である。
【図３】図１の電源回路が回路基板に実装された第２の実装例を示す図である。
【図４】本発明の第２の実施形態に係る電源回路の構成を示す図である。
【図５】図４の電源回路が回路基板に実装された実装例を示す図である。
【図６】本発明の第３の実施形態に係る電源回路の構成を示す図である。
【図７】図６に示すインバータ回路の構成例を示す図である。
【図８】制御回路のＬＳＩを使用する電源回路の実装例を示す図である。
【図９】回路基板に対してトランスを横置きに配置した実装例を示す図である。
【符号の説明】
【００５３】
１、２  入力端子
３、４  出力端子
１０  整流平滑回路
１１  整流回路
２０  トランス
２１  １次側巻線
２２  ２次側巻線
２３  コア
２３ａ、２３ｂ  Ｅ字型コア部材
２４  漏洩磁束
３０  スイッチング素子
３１  放熱板
４０、４０ａ〜４０ｆ  駆動回路
５０  １次側電流検出回路
６０  整流平滑回路
６１  ダイオード
６２  コンデンサ
７０  ２次側電圧検出回路
８０  ２次側電流検出回路
９０  制御回路（ＬＳＩ）
９１  ＤＳＰ
９２〜９５  Ａ／Ｄ変換器
９６  不揮発性メモリ
９７  メモリ
１００  回路基板
１１１、１１２  アイソレータ
１２０  チョークコイル
１２１  巻線
１２２  コア
１２２ａ、１２２ｂ  Ｅ字型コア部材
１３０  入力電圧検出回路
１４０  スイッチング電流検出回路
１５０  出力電圧検出回路
１６０  出力電流検出回路
１７０  インバータ回路
Ｑ１〜Ｑ６  スイッチング素子
Ｄ１〜Ｄ６  ダイオード
【図１】
2009100609.tif 000003
【図２】
2009100609.tif 000004
【図３】
2009100609.tif 000005
【図４】
2009100609.tif 000006
【図５】
2009100609.tif 000007
【図６】
2009100609.tif 000008
【図７】
2009100609.tif 000009
【図８】
2009100609.tif 000010
【図９】
2009100609.tif 000011