(57)【要約】      （修正有）【課題】有機電界効果トランジスタを提供する。【解決手段】有機電界効果トランジスタが、硬化エポキシ樹脂を含むゲート絶縁層４を有する。エポキシ樹脂は、水酸（ＯＨ）基により捕獲中心が形成される従来のエポキシ樹脂と比較すると、捕獲中心８の濃度が低い。この捕獲中心のより低い濃度は、層全体にわたる水酸基の数を低減させることにより、及び／又は表面領域９中の水酸基の数を低減させる。【選択図】図１ａ
2009130368.tif 000002
【特許請求の範囲】
【請求項１】
電流−ゲート電圧伝達特性において、ターンオン電圧における１Ｖ未満の大きさのヒステリシスのシフトを示す、硬化エポキシ樹脂を含むゲート絶縁層を有する有機電界効果トランジスタ。
【請求項２】
ターンオン電圧における０．５Ｖ未満の大きさのヒステリシスのシフトを示す、請求項１に記載の有機電界効果トランジスタ。
【請求項３】
ターンオン電圧における０．２Ｖ未満の大きさのヒステリシスのシフトを示す、請求項１又は２に記載の有機電界効果トランジスタ。
【請求項４】
前記硬化エポキシ樹脂は、シリル基を含む、請求項１から３までのいずれか一項に記載の有機電界効果トランジスタ。
【請求項５】
前記硬化エポキシ樹脂は、トリフルオロメチル基を含む、請求項１から４までのいずれか一項に記載の有機電界効果トランジスタ。
【請求項６】
前記硬化エポキシ樹脂は、水酸基を実質的に含まない、請求項１から５までのいずれか一項に記載の有機電界効果トランジスタ。
【請求項７】
ペンタセンを含む有機半導体層を含む、請求項１から６までのいずれか一項に記載の有機電界効果トランジスタ。
【請求項８】
ゲート絶縁層と有機半導体層との間の界面では水酸基を実質的に含まない、硬化エポキシ樹脂を含むゲート絶縁層を有する有機電界効果トランジスタ。
【請求項９】
シリル基及び／又はトリフルオロメチル基を含む硬化エポキシ樹脂を含むゲート絶縁層を有する有機電界効果トランジスタ。
【請求項１０】
下部ゲート、上部電極配置構成を有する、請求項１から９までのいずれか一項に記載の有機電界効果トランジスタ。
【請求項１１】
上部ゲート、下部電極配置構成を有する、請求項１から９までのいずれか一項に記載の有機電界効果トランジスタ。
【請求項１２】
基板上にエポキシ樹脂を堆積するステップを含む、有機電界効果トランジスタを製造する方法であって、前記有機電界効果トランジスタは、電流−ゲート電圧伝達特性において、ターンオン電圧における１Ｖ未満の大きさのヒステリシスのシフトを示す、方法。
【請求項１３】
前記エポキシ樹脂を基板上に堆積するステップは、前記基板上に前記エポキシ樹脂をスピンコーティングするステップを含む、請求項１２に記載の方法。
【請求項１４】
シリル置換硬化剤を使用してエポキシ成分を硬化するステップを含む、請求項１２又は１３に記載の方法。
【請求項１５】
前記シリル置換硬化剤は、アルコール、又はシリル基で置換されたフェノール誘導体である、請求項１４に記載の方法。
【請求項１６】
前記シリル基は、Ｒ３Ｓｉ、Ｒ２Ｓｉ又はＲＳｉを含み、ここでＲは、フェニル基、アルキル基又はアルキルシロキサン基である、請求項１５に記載の方法。
【請求項１７】
フルオロ−アルキル置換硬化剤を使用してエポキシ成分を硬化するステップを含む、請求項１２又は１３に記載の方法。
【請求項１８】
前記フルオロ−アルキル置換硬化剤は、ペンダント基としてのトリフルオロメチル基を含む、請求項１７に記載の方法。
【請求項１９】
硬化剤を用いてフルオロ−アルキル置換エポキシ成分を硬化するステップを含む、請求項１２に記載の方法。
【請求項２０】
前記フルオロ−アルキル置換エポキシ成分は、トリフルオロメチル基を含む、請求項１９に記載の方法。
【請求項２１】
前記トリフルオロメチル置換エポキシ成分は、４，４’−（ヘキサフルオロイソプロピリデン）ジフェノールエポキシを含む、請求項２０に記載の方法。
【請求項２２】
基板上にエポキシ樹脂を堆積するステップを含む、有機電界効果トランジスタを製造する方法であって、前記エポキシ樹脂はエポキシ成分及びシリル置換硬化剤を含む、方法。
【請求項２３】
基板上にエポキシ樹脂を堆積するステップを含む、有機電界効果トランジスタを製造する方法であって、前記エポキシ樹脂はエポキシ成分及びトリフルオロメチル置換硬化剤を含む、方法。
【請求項２４】
基板上にエポキシ樹脂を堆積するステップを含む、有機電界効果トランジスタを製造する方法であって、前記エポキシ樹脂はトリフルオロメチル置換エポキシ成分及び硬化剤を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電界効果トランジスタ及び有機電界効果トランジスタを製造する方法に関する。
【背景技術】
【０００２】
フラットパネル・ディスプレイ、電子ペーパ、無線ＩＣタグ、環境センサ及びいくつかの他の形態の電子デバイスが、スイッチング素子として薄膜トランジスタを使用する。
【０００３】
現行では、薄膜トランジスタは、フォトリソグラフィ、化学気相成長法及びレーザ・アニーリングなどの様々な十分に確立した半導体加工技術を利用して、アモルファス・シリコン又は多結晶シリコンから製造される。しかし、これらのプロセスには多数の欠点がある。例えば、これらのプロセスは、多大な費用がかかる、大量の電力を消費する、及び／又は生産歩留まりの低下をこうむる傾向がある。さらに、これらのプロセスの少なくともいくつかは、高温（例えば３００℃超）にさらされることが可能な基板の使用を必要とする。
【０００４】
有機半導体及びゲート絶縁材料から製造される薄膜トランジスタは、より低い温度（例えば２００℃未満）で実施されるコーティング及びプリンティングなどのより安価な加工技術を利用するという点において利点がある。したがって、トランジスタは、より軽量で、可撓性で、機械的衝撃に対する弾性のより高いフレキシブル基板及び降伏デバイスの上に形成することが可能である。
【０００５】
スイッチング速度を上昇させるのを助けるさらに高い値の移動度（μ）を有する有機半導体を発見することに関心が集まりつつある。しかし、ゲート絶縁層用に使用される材料の選択は、動作性能にも影響を及ぼす。したがって、高抵抗率（例えば５０Ｖにおいて１×１０１５Ωｃｍ超）、高降伏電圧（例えば５ＭＶｃｍ−１超）、及び低ヒステリシス（例えば、１０００秒間の｜Ｖｔｈ｜から｜Ｖｔｈ｜＋２０Ｖまでのサイクル時に、ターンオン電圧において１Ｖを上回るＶｔｈのシフトを示す）などの望ましいゲート誘電性特性を有するとともに、低温（例えば２００℃未満）で溶解処理可能且つ硬化可能であるなどの好ましい加工特性を有する材料を発見するための取り組みがなされている。
【０００６】
既存のゲート誘電体材料は、これらの要件の少なくとも１つについて不十分な傾向がある。
【０００７】
一般に、有機デバイスにおいては、ポリイミドが誘電体として使用される。しかし、殆どのポリイミドは、２００℃を超える高い硬化温度を要し、そのため、多くのプラスチック基板と共に使用するのに適さない。予め転化された可溶性ポリイミドを使用して、より低い硬化温度を達成することができるが、通常これらは低可溶性であり、そのため、有機トランジスタが高電圧（例えば５０Ｖ超）で作動するのに通常必要な約１μｍを上回る厚さのフィルムを製造するために使用することは不可能である。
【０００８】
プリント回路基板においてなどの広範にわたる用途における絶縁体として、並びに集積回路パッケージにおけるシーリング剤として、エポキシ樹脂が使用されている。「プラスチック基板上の高性能薄膜トランジスタ用のプリント可能形態シリコン（Ａ  ｐｒｉｎｔａｂｌｅ  ｆｏｒｍ  ｏｆ  ｓｉｌｉｃｏｎ  ｆｏｒ  ｈｉｇｈ  ｐｅｒｆｏｒｍａｎｃｅ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ｏｎ  ｐｌａｓｔｉｃ  ｓｕｂｓｔｒａｔｅｓ）」（Ｅ．Ｍｅｎａｒｄ、Ｋ．Ｊ．Ｌｅｅ、Ｄ．−Ｙ．Ｋｈａｎｇ、Ｒ．Ｇ．Ｎｕｚｚｏ、Ｊ．Ａ．Ｒｏｇｅｒｓ著、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、８４巻、２６号、５３９８〜５４００頁）に記載されるように、Ｓｉ−ＦＥＴにおけるゲート絶縁層として、光硬化性エポキシ樹脂が使用されている。
【０００９】
また、有機デバイスにおける誘電体として、ジビニル−シロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）を使用し、スピンコーティングにより塗布することが可能である。しかし、ＢＣＢは、不活性雰囲気中にて高温で硬化する必要がある。
【００１０】
また、有機デバイスにおける誘電体として、ポリメタクリル酸メチル（ＰＭＭＡ）が使用されてきた。しかし、ＰＭＭＡは、ガラス転移温度が低い傾向があり、またデバイス加工の際に使用される他の有機溶剤中で容易に溶解する傾向がある。
【００１１】
また、誘電体として、フェノール系又はフェノール誘導体系のエポキシ樹脂を使用することが可能である。エポキシ樹脂は、溶液として適用し、低温で硬化することが可能である。しかし、このタイプのエポキシ樹脂を使用して形成されるＦＥＴは、大きなヒステリシスなど、電気特性の悪化をこうむる。
【００１２】
近年、ゲート誘電体として、ポリ（ビニルフェノール）が、その高い比誘電率を理由に使用されている。しかし、この材料は、可溶性の低下をこうむり、大きなヒステリシスを示す。さらに、ペンタセンと共に使用すると、デバイスは低い移動度を示す。例えば、ポリマーのみからなる論理回路は、「プリント可能な有機及びポリマー半導体材料並びにデバイス（Ｐｒｉｎｔａｂｌｅ  Ｏｒｇａｎｉｃ  ａｎｄ  Ｐｏｌｙｍｅｒｉｃ  Ｓｅｍｉｃｏｎｄｕｃｔｉｎｇ  Ｍａｔｅｒｉａｌｓ  ａｎｄ  Ｄｅｖｉｃｅｓ）」（Ｚｈｅｎａｎ  Ｂａｏ、Ｊｏｈｎ  Ａ．Ｒｏｇｅｒｓ、Ｈｏｗａｒｄ  Ｅ．Ｋａｔｚ著、Ｊｏｕｒｎａｌ  ｏｆ  Ｍａｔｅｒｉａｌｓ  Ｃｈｅｍｉｓｔｒｙ、９巻、１８９５〜１９０４頁（１９９９年））に記載されるように、ポリ（ビニルフェノール）を使用して製造されている。しかし、これらのデバイスは、経時的に著しく変化する電流−電圧特性を示す。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、有機電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の第１の態様によれば、電流−ゲート電圧伝達特性において、ターンオン電圧における１Ｖ未満の大きさのヒステリシスのシフトを示す、硬化エポキシ樹脂を含むゲート絶縁層を有する有機電界効果トランジスタが提供される。
【００１５】
この有機電界効果トランジスタは、ターンオン電圧における０．５Ｖ未満の大きさの、又は０．２Ｖ未満の大きさのヒステリシスのシフトを示すものであってよい。
【００１６】
この硬化エポキシ樹脂は、シリル基を含んでよい。この硬化エポキシ樹脂は、水酸基を実質的に含まなくてよい。この硬化エポキシ樹脂は、ハロメチル基、又はトリフルオロメチル基などのフルオロ−アルキル基を含んでよい。本発明のために、「ハロ−メチル」という語は、フッ素、塩素、臭素及びヨウ素から個別に選択される１つ、２つ又は３つのハロゲンで置換されたメチル基を包含する。「フルオロ−アルキル」という語は、１つ、２つ、３つ又はそれ以上のフッ素で置換されたアルキル基（好ましくはＣ１〜６アルキル基）を包含する。
【００１７】
この有機電界効果トランジスタは、ペンタセンを含む有機半導体層を含んでよい。
【００１８】
本発明の第２の態様によれば、ゲート絶縁層と有機半導体層との間の界面では水酸基を実質的に含まない硬化エポキシ樹脂を含むゲート絶縁層を有する有機電界効果トランジスタが提供される。
【００１９】
本発明の第３の態様によれば、シリル基及び／又はトリフルオロメチル基を含む硬化エポキシ樹脂を含むゲート絶縁層を有する有機電界効果トランジスタが提供される。
【００２０】
このトランジスタは、下部ゲート、上部電極配置構成、又は上部ゲート、下部電極配置構成を有してよい。
【００２１】
本発明の第４の態様によれば、基板上にエポキシ樹脂を堆積するステップを含む、有機電界効果トランジスタを製造する方法であって、この有機電界効果トランジスタが、電流−ゲート電圧伝達特性において、ターンオン電圧における１Ｖ未満の大きさのヒステリシスのシフトを示す方法が提供される。
【００２２】
基板上にエポキシ樹脂を堆積するステップは、基板上にエポキシ樹脂をスピンコーティングするステップを含んでよい。
【００２３】
この方法は、シリル置換硬化剤を使用してエポキシ成分を硬化するステップを含んでよい。このシリル置換硬化剤は、アルコール、又はシリル基で置換されたフェノール誘導体であってよい。このシリル基は、Ｒ３Ｓｉ、Ｒ２Ｓｉ又はＲＳｉを含んでよく、ここでＲは、フェニル基、アルキル基又はアルキルシロキサン基である。
【００２４】
この方法は、フルオロ−アルキル置換硬化剤を使用してエポキシ成分を硬化するステップを含んでよい。このフルオロ−アルキル置換硬化剤は、ペンダント基としてのトリフルオロメチル基を含んでよい。
【００２５】
この方法は、硬化剤を用いてフルオロ−アルキル置換エポキシ成分を硬化するステップを含んでよい。このフルオロ−アルキル置換エポキシ成分は、トリフルオロメチル基を含んでよい。このトリフルオロメチル置換エポキシ成分は、４，４’−（ヘキサフルオロイソプロピリデン）ジフェノールエポキシを含んでよい。
【００２６】
本発明の第５の態様によれば、基板上にエポキシ樹脂を堆積するステップを含む、有機電界効果トランジスタを製造する方法であって、エポキシ樹脂がエポキシ成分及びシリル置換硬化剤を含む方法が提供される。
【００２７】
本発明の第６の態様によれば、基板上にエポキシ樹脂を堆積するステップを含む、有機電界効果トランジスタを製造する方法であって、エポキシ樹脂がエポキシ成分及びトリフルオロメチル置換硬化剤を含む方法が提供される。
【００２８】
本発明の第７の態様によれば、基板上にエポキシ樹脂を堆積するステップを含む、有機電界効果トランジスタを製造する方法であって、エポキシ樹脂がトリフルオロメチル置換エポキシ成分及び硬化剤を含む方法が提供される。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態が、添付の図面を参照して、例示として説明される。
（構造）
【００３０】
図１、図２及び図３を参照すると、本発明による有機電界効果トランジスタ（ＦＥＴ）１が示されている。ＦＥＴ１は、「下部ゲート、上部電極」型配置構成を有し、ｐ型シリコン（Ｓｉ）基板により形成されるゲート２と、二酸化ケイ素（ＳｉＯ２）を含み１００ｎｍの厚さを有する無機ゲート絶縁層３と、低濃度の捕獲中心８（図１ａ）を有するエポキシ樹脂を含む有機ゲート絶縁層４と、この実施例においては（ｐ型）ペンタセンを含む有機半導体層５と、金（Ａｕ）を含むソース・コンタクト６及びドレイン・コンタクト７とを含む。２層以上の有機ゲート絶縁層を使用してよい。
【００３１】
図１ａを参照すると、このエポキシ樹脂は、水酸（ＯＨ）基により捕獲中心が形成される従来のエポキシ樹脂と比較すると、有機半導体層５との界面１０で、表面領域９における捕獲中心８の濃度が低い。この捕獲中心８のより低い濃度は、層４全体にわたる水酸基の数を低減させることにより、及び／又は表面領域９の水酸基の数を低減させることにより実現されると考えられる。
【００３２】
本発明のいくつかの実施形態では、エポキシ樹脂は、シリル置換硬化剤又はトリフルオロメチル置換硬化剤を使用してエポキシ成分を硬化することにより形成される。シリル置換硬化剤の場合、エポキシ基及びシリル基が、水酸基ではなくシリルエーテル基を形成する。トリフルオロメチル置換硬化剤の場合、トリフルオロメチル基が、トリフルオロメチル基と他のポリマーとの間の親和性の差異によって表面領域９に集まり、これにより、界面１０から遠ざけるように、表面領域９の外に水酸基を追いやる。
【００３３】
エポキシ成分としては、例えば以下の構造を有するエポキシ基を有する任意の試薬が可能である。
【化１】
2009130368.tif 000003
【００３４】
好ましいエポキシ成分は、ビスフェノールＡ型エポキシ、ビスフェノールＡＤ型エポキシ、ビスフェノールＦ型エポキシ及びノボラック型エポキシである。
【００３５】
シリル置換硬化剤は、アルコール、又はＲ３Ｓｉ、Ｒ２Ｓｉ、ＲＳｉ（ここでＲは、フェニル基、アルキル基又はアルキルシロキサン基である）などのシリル基で置換されたフェノール誘導体であってよく、例えば以下の構造を有する。
【化２】
2009130368.tif 000004
式中、１≦ｍ≦５００であり、各反復単位Ｘは、単独では以下の通りである。
【化３】
2009130368.tif 000005
【００３６】
好ましいシリル置換硬化剤は、以下の構造
【化４】
2009130368.tif 000006
（式中、１≦ｍ≦５００である）
を有するシリコン系フェノール樹脂である。
【００３７】
このシリコン系フェノール樹脂を用いてエポキシ成分を硬化することにより、以下の硬化エポキシ樹脂を形成することができる。
【化５】
2009130368.tif 000007
【００３８】
トリフルオロメチル置換硬化剤は、ペンダント基（又は複数ペンダント基）としてトリフルオロメチル基（又は複数のトリフルオロメチル基）を有する任意の成分であってよく、例えば以下の構造を有する。
【化６】
2009130368.tif 000008
【００３９】
好ましいトリフルオロメチル置換硬化剤は、以下の構造を有する４，４’−（ヘキサフルオロイソプロピリデン）ジフェノールである。
【化７】
2009130368.tif 000009
【００４０】
４，４’−（ヘキサフルオロイソプロピリデン）ジフェノール硬化剤を用いてエポキシ成分を硬化することにより、以下の硬化エポキシ樹脂を形成することができる。
【化８】
2009130368.tif 000010
【００４１】
硬化のために、イミダゾール、アミン又はルイス酸などの触媒を使用することが可能である。
【００４２】
本発明の他の実施形態においては、エポキシ樹脂は、硬化剤を用いてトリフルオロメチル置換エポキシ成分を硬化することによって形成される。この場合、硬化剤としては、ビスフェノールＡ型試薬、ビスフェノールＡＤ型試薬、ビスフェノールＦ型試薬又はフェノール誘導体などの、典型的には１つの分子中に２つのフェノール性水酸基を有するエポキシ成分のエポキシ基と反応し、それとの結合を形成することが可能な任意の薬剤が可能である。しかし、硬化剤は、シリル置換硬化剤又はトリフルオロメチル置換硬化剤であってよい。トリフルオロメチル置換エポキシは、４，４’−（ヘキサフルオロイソプロピリデン）ジフェノールエポキシなどの、ペンダント基（又は複数のペンダント基）としてのトリフルオロメチル基（又は複数のトリフルオロメチル基）を有する任意のエポキシであってよい。硬化のために、イミダゾール、アミン又はルイス酸などの触媒を使用することが可能である。
（製造）
【００４３】
本発明によるＦＥＴの実施形態及び比較実施例として使用されるＦＥＴが、次に説明する市販の材料を使用して製造された。
【００４４】
ビスフェノールＡ型ノボラック型エポキシ（Ｎ８６５）及びビスフェノールＡ型ノボラック（ＶＨ−４１７０）を、ＤＩＣ株式会社（Ｄａｉｎｉｐｐｏｎ  Ｉｎｋ  ａｎｄ  Ｃｈｅｍｉｃａｌｓ，Ｉｎｃ．）より入手した。
【００４５】
４，４’−（ヘキサフルオロイソプロピリデン）ジフェノール、２−エチル−４−メチル−イミダゾール（２Ｅ４ＭＺ）、無水アニソール及び無水１−メチル−２−ピロリジノンを、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ  Ｃｈｅｍｉｓｔｒｙ  Ｃｏ．より入手した。
【００４６】
シリル置換硬化剤であるオリゴマー（ジフェニルシロキサン−コ−ビス−（４−ヒドロキシフェニル）メタン）が、日立化成工業株式会社（Ｈｉｔａｃｈｉ  Ｃｈｅｍｉｃａｌ  Ｌｔｄ．）にて、ビスフェノールＦ及びジフェニルジメトキシシランより合成された。
【００４７】
ペンタセンをＳｉｇｍａ−Ａｌｄｒｉｃｈ  Ｃｈｅｍｉｓｔｒｙ  Ｃｏ．より入手し、さらなる精製なしに使用した。
【００４８】
図４ａに関して、２インチの、熱酸化された高導電性ｐ型シリコン・ウェーハ１１（以後、「熱酸化シリコン基板」と呼ぶ）を、ＫＮ  ｐｌａｔｓ  Ｌｔｄ．より入手した。
【００４９】
熱酸化シリコン基板１１は、０．００２〜０．００４Ωｃｍの導電性を有する高濃度ドープｐ型シリコン３の上の、１００ｎｍの厚さを有するＳｉＯ２の表層２を含む。また、クロム被覆したシリコン・ウェーハ（図示せず）を、ＫＮ  ｐｌａｔｓ  Ｌｔｄ．より入手した。クロム・ウェーハは、シリコン・ウェーハと、２０ｎｍの厚さを有するクロムの蒸着表層とを含むものだった。
（第１の実施形態）
【００５０】
図４ａから図４ｄを参照すると、本発明によるＦＥＴの第１の実施形態を、次に説明する方法により製造した。
【００５１】
ビスフェノールＡ型ノボラック型エポキシ（Ｎ８６５）、シリル置換硬化剤、アニソール及び１−メチル−２−ピロリジノンを計量し、サンプル管内に入れ、クリーン・ルーム内で振とうすることにより溶解させた。その溶液には、アニソール中の２−エチル−４−メチル−イミダゾール（２Ｅ４ＭＺ）溶液０．１ｐｈｒを添加する。重量は、以下の表Ｉのとおりである。
【表１】
2009130368.tif 000011
【００５２】
スピンコーティングの直前に、この溶液を、０．０２ｍ孔を有するメンブラン・フィルタであるＡｎｏｔｏｐ１０（Ｗｈａｔｍａｎ  Ｌｔｄ．）を介して濾過した。この溶液を、２ステップのスピニング、詳細には５００ｒｐｍで５秒間及び２０００ｒｐｍで６０秒間のスピニングにより、Ｎ２グローブ・ボックス内で熱酸化シリコン・ウェーハ上にスピンコーティングして、被覆された基板を形成した。被覆された基板を１００℃で１０分間乾燥し、Ｎ２グローブ・ボックス内のホット・プレート上で、２００℃で６０分間硬化した。結果として得られた構造が、図４ｂに図示される。
【００５３】
Ｎ２グローブ・ボックス内で熱蒸着システム（Ｋｕｒｔ  Ｊ．Ｌｅｓｋｅｒ  Ｃｏｍｐａｎｙ  Ｌｔｄ．）（図示せず）を使用して、ペンタセンとソース電極及びドレイン電極とを蒸着させた。水晶発振器で厚さ及び堆積速度をモニターした。
【００５４】
ペンタセンは、メタル・マスク（図示せず）を介して０．４Å／秒の速度で６０ｎｍの厚さまで堆積させた。その結果得られた構造が、図４ｃに図示される。
【００５５】
ソース電極及びドレイン電極は、別のメタル・マスク（図示せず）を介して０．４Å／秒の速度で２０ｎｍの厚さまで金を蒸着することによって形成させた。結果として得られた構造が、図４ｄに図示される。
【００５６】
図１から図３を再度参照すると、ＦＥＴ１は、１ｍｍのチャネル幅Ｗと、５ｍｍのチャネル長Ｌとを有する。
（第２の実施形態）
【００５７】
本発明によるＦＥＴの第２の実施形態は、異なる硬化剤が使用されたことを除けば、第１の実施形態を製造するために使用されたものと同一の方法を使用して製造した。特に、硬化剤として、シリル置換硬化剤の代わりに４，４’−（ヘキサフルオロイソプロピリデン）ジフェノールを使用した。
（比較実施例１）
【００５８】
ＦＥＴの第１の比較実施例は、異なる従来の硬化剤が使用されたことを除けば、本発明によるＦＥＴの第１の実施形態を製造するために使用されたものと同一の方法を使用して製造した。特に、硬化剤として、シリル置換硬化剤の代わりにＶＨ−４１７０を使用した。
（比較実施例２）
【００５９】
ＦＥＴの第２の比較実施例は、第１のタイプの従来の有機誘電体が使用されたことを除けば、本発明によるＦＥＴの第１の実施形態を製造するために使用されたものと同一の方法を使用して製造した。
【００６０】
ジビニル−シロキサン−ビス−ベンゾシクロブテン（Ｄｏｗ  Ｃｈｅｍｉｃａｌ  Ｃｏｍｐａｎｙ）（３０質量％）を、メシチレンを用いて１．９質量％まで希釈し、メンブレン・フィルタを介して濾過して、希釈された溶液を生成した。この希釈された溶液を、Ｎ２グローブ・ボックス内で２０００ｒｐｍの回転速度で４０秒間、熱酸化シリコン・ウェーハの上にスピンコーティングして、被覆されたウェーハを形成した。この被覆されたウェーハは、Ｎ２グローブ・ボックス内のホット・プレート上で、２９０度で１分間硬化させた。
【００６１】
硬化の後、先に説明したように、ペンタセンの層を堆積させ、ソース電極及びドレイン電極を画成した。
（比較実施例３）
【００６２】
ＦＥＴの第３の比較実施例は、第２のタイプの従来の有機誘電体が使用されたことを除けば、本発明によるＦＥＴの第１の実施形態を製造するために使用されたものと同一の方法を使用して製造した。
【００６３】
ポリ（４−ビニルフェノール）０．０２ｇ及び１，６−ビス（トリクロロシリル）ヘキサン０．０２ｇをテトラヒドロフラン９．６ｇと混合した。スピンコーティングの直前に、この溶液を、０．０２ｍ孔を有するメンブラン・フィルタであるＡｎｏｔｏｐ１０（Ｗｈａｔｍａｎ  Ｌｔｄ．）を介して濾過した。この溶液を、２ステップのスピニング、詳細には５００ｒｐｍで５秒間及び２０００ｒｐｍで６０秒間のスピニングにより、Ｎ２グローブ・ボックス内で熱酸化シリコン・ウェーハ上にスピンコーティングして、被覆された基板を形成した。被覆された基板は、Ｎ２グローブ・ボックス内のホット・プレート上で、２００℃で６０分間硬化させた。
【００６４】
硬化の後、先に説明したように、ペンタセンの層を堆積させ、ソース電極及びドレイン電極を画成した。
（比較実施例４）
【００６５】
ＦＥＴの第４の比較実施例は、第３のタイプの従来の有機誘電体を使用したことを除けば、本発明によるＦＥＴの第１の実施形態を製造するために使用したものと同一の方法を使用して製造した。
【００６６】
熱酸化シリコン・ウェーハを、１，１，１，３，３，３−ヘキサメチルジシラザン蒸気を用いて、水コンデンサが装着されたガラス・ボトル内のガラス・ホルダ上、及び１７０〜１８０℃に設定されたホット・プレート上で処理した。
【００６７】
硬化の後、先に説明したように、ペンタセンの層を堆積させ、ソース電極及びドレイン電極を画成した。
（測定）
【００６８】
本発明によるＦＥＴの実施形態及び比較実施例として使用されるＦＥＴは、以下の測定を利用して特徴付けられた。
（ポリマーの厚さ）
【００６９】
表面プロファイル測定デバイス（Ｄｅｋｔａｋ）（図示せず）を使用して、先鋭ナイフにより付けられるスクラッチを測定することにより、硬化エポキシ樹脂の厚さの値を求めた。
（表面モルホロジ）
【００７０】
原子間力顕微鏡（ＡＦＭ）（図示せず）を使用して、硬化エポキシ樹脂及び堆積されたペンタセンの表面形態を観察した。
（表面エネルギー）
【００７１】
３つのプローブ液、水、ホルムアミド及びグリセロールを用いて光学接触角及び表面張力計（ＣＡＭ２００、ＫＳＶ  Ｉｎｓｔｒｕｍｅｎｔｓ  Ｌｔｄ．）（図示せず）により測定した接触角から、ＶａｎＯｓｓモデルによってポリマー表面についての表面エネルギーの値を計算した。
（降伏電圧及びリーク電流）
【００７２】
Ｍｏｄｅｌ  ２３７  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  Ｓｏｕｒｃｅ−Ｍｅａｓｕｒｅ  Ｕｎｉｔ（Ｋｅｉｔｈｌｅｙ  Ｉｎｓｔｒｕｍｅｎｔｓ  Ｌｔｄ．）（図示せず）と、電極間に挟まれる誘電体層を含むテスト・サンプルとを使用して測定したＩ−Ｖ曲線より、降伏電圧及び抵抗率の値を求めた。
【００７３】
このテスト・サンプルは、背面電極を形成するクロム被覆された基板（図示せず）の上に製造した。個別の誘電体を、先に説明したものと同一のプロセスを使用して個別の基板の上（図示せず）に堆積させ、直径１ｍｍの金製ディスク（図示せず）を、シャドウ・マスクを介して蒸着させて、上部電極を形成した。
【００７４】
空気中で、室温にて、ニードル・プローブ・ステーション（図示せず）を使用して電極に接触させ、降伏電圧、抵抗率及び比誘電率の測定を行った。
（しきい値電圧及び移動度）
【００７５】
図５を参照すると、ＦＥＴ１２のヒステリシス及び移動度の測定を、Ｎ２グローブ・ボックス内に配置されたプローブ・ステーション（図示せず）と半導体パラメータ・アナライザ１３（４１５５Ｂ、Ａｇｉｌｅｎｔ  Ｌｔｄ．）とを用いて実施した。パラメータ・アナライザの共通パラメータは、０．５Ｖのステップのゲート電圧（ＶＧ）と、−１０Ｖのソース電圧（ＶＳ）であった。
【００７６】
ゲート電圧ＶＧに対する電流ＩＤの平方根のグラフ（図示せず）より得られる傾斜及び切片の値を使用する以下の等式１を使用して、移動度及びしきい値電圧を計算した。
【数１】
2009130368.tif 000012
式中、μは移動度、Ｖｔｈはしきい値電圧、ＩＤはソース−ドレイン電流、ＶＧはゲート電圧、ＣはＣ＝εε０（Ａ／ｄ）を使用して計算された静電容量であって、ここでＡはペンタセン層５（図３）の面積、ｄは誘電体層３、４（図２）の厚さである。チャネル長（Ｌ）とチャネル幅（Ｗ）との比率は、ＦＥＴの光学顕微鏡写真より求めた。
（ヒステリシス特性（Ｖｔｈのシフト））
【００７７】
ゲート・バイアスＶＧ＝−１（｜Ｖｔｈ｜＋２０）Ｖが印加される前後のＶｔｈの値を使用して、ヒステリシス特性を測定した。このゲート・バイアスは、各トランジスタに関して測定したしきい値電圧Ｖｔｈの関数である。
【００７８】
図６を参照すると、テスト・サイクルの際に印加されるソース電圧ＶＳのグラフ１４及びゲート電圧ＶＧのグラフ１５が示されている。このように、ソース電圧ＶＳが６０秒の期間にわたって０Ｖから−１（｜Ｖｔｈ｜＋２０）Ｖまで傾斜し、その一方で、一定のゲート電圧ＶＧ＝−１０Ｖが印加される。ソース電圧ＶＳが−１（｜Ｖｔｈ｜＋２０）Ｖに達すると、ゲート・バイアスＶＧは除かれる。
【００７９】
測定結果が以下の表ＩＩに図示される。
【表２】
2009130368.tif 000013
【００８０】
本発明の第１及び第２の実施形態と、第１、第２及び第３の比較実施例とにおいては、誘電体が、熱酸化シリコン・ウェーハの上にスピンコーティングされていることを指摘しておく。第４の比較実施例においては、誘電体は、熱酸化シリコン・ウェーハの上に蒸着により堆積されている。
【００８１】
降伏電圧及び抵抗率の値が以下の表ＩＩＩに図示される。
【表３】
2009130368.tif 000014
【００８２】
図７ａから図７ｆを参照すると、伝達特性（又は「伝達曲線」）が、本発明によるＦＥＴの第１及び第２の実施形態と、比較実施例として使用される第１、第２、第３及び第４のＦＥＴとのヒステリシス挙動を示す。
【００８３】
以上に説明された実施形態に多くの変更をなし得ることが理解されよう。
【００８４】
他の水酸基保護基、例えば−ＣＯＣＨ３などのエステル基を使用して、水酸基をマスクすることが可能である。他の適切な水酸基保護基が、例えば「Ｐｒｏｔｅｃｔｉｖｅ  Ｇｒｏｕｐｓ  ｉｎ  Ｏｒｇａｎｉｃ  Ｓｙｎｔｈｅｓｉｓ」（Ｔ．Ｗ．Ｇｒｅｅｎ、Ｐ．Ｇ．Ｍ．Ｗｕｔｓ著、Ｗｉｌｅｙ−Ｉｎｔｅｒｓｃｉｅｎｃｅ出版、第３版、１９９９年）に記載されている。
【００８５】
トリフルオロメチル置換硬化剤又はトリフルオロメチル置換エポキシ成分のトリフルオロメチル基の代わりに、トリクロロメチル基などの他のハロ−メチル基、或いはトリフルオロエチル基又はペンタフルオロエチル基などの他のフルオロ−アルキル基を使用してもよい。
【００８６】
他のデバイス配置構成を使用することができる。例えば、上部コンタクト配置構成の代わりに、ソース・コンタクト及びドレイン・コンタクトの上に有機半導体層が堆積される下部コンタクト配置構成を使用してよい。デバイス配置構成の例は、米国特許第６４３３３５９号に見ることが可能であり、これは参照により本明細書に組み込まれる。
【００８７】
ガラス又はポリカーボネートなどの他の基板を使用することができる。
【００８８】
Ｓｉ３Ｎ４などの他の無機誘電体を使用することができる。無機誘電体層は省くことができる。
【００８９】
他の有機半導体を使用することができる。例えば、アントラセン又はルブレンなどの他の半導体オリゴマーを使用することができる。ポリ（３−ヘキシルチオフェン）、ポリ（ｐ−フェニレンビニレン）又はポリ（９，９’−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（「Ｆ８ＢＴ」）などの半導体ポリマーを使用することができる。この有機半導体は、ｐ型又はｎ型であってよい。
【００９０】
導電性ポリマーなどの他のソース・コンタクト材料及びドレイン・コンタクト材料を使用することができる。
【００９１】
他の層厚及びデバイス形状を使用することができる。
【図面の簡単な説明】
【００９２】
【図１】図１は、本発明による有機電界効果トランジスタの斜視図である。
【図１ａ】図１ａは、図１に図示される有機電界効果トランジスタのゲート絶縁層と有機半導体層との間の界面の概略図である。
【図２】図２は、線Ａ−Ａに沿った、図１に図示される有機電界効果トランジスタの断面図である。
【図３】図３は、図１に図示される有機電界効果トランジスタの平面図である。
【図４】図４ａから図４ｄは、図１に図示される電界効果トランジスタの製造工程を示す図である。
【図５】図５は、試験回路及び試験用の有機電界効果トランジスタの図である。
【図６】図６は、ヒステリシス挙動を決定するソース−ドレイン電圧及びゲート電圧のグラフである。
【図７】図７ａから図７ｆは、本発明の実施形態に関する、ゲート・バイアスに対するソース−ドレイン電流のグラフである。
【符号の説明】
【００９３】
１  有機電界効果トランジスタ（ＦＥＴ）
２  ｐ型シリコン（Ｓｉ）基板により形成されるゲート
３  二酸化ケイ素（ＳｉＯ２）を含み１００ｎｍの厚さを有する無機ゲート絶縁層
４  エポキシ樹脂を含む有機ゲート絶縁層
５  （ｐ型）ペンタセンを含む有機半導体層
６  ソース・コンタクト
７  ドレイン・コンタクト
８  低濃度の捕獲中心
９  表面領域
１０  界面
１１  熱酸化された高導電性ｐ型シリコン・ウェーハ、熱酸化シリコン基板
１２  ＦＥＴ
１３  半導体パラメータ・アナライザ
１４  ソース電圧ＶＳのグラフ
１５  ゲート電圧ＶＧのグラフ
Ｌ  チャネル長
Ｗ  チャネル幅
【図１】
2009130368.tif 000015
【図１ａ】
2009130368.tif 000016
【図２】
2009130368.tif 000017
【図３】
2009130368.tif 000018
【図４】
2009130368.tif 000019
【図５】
2009130368.tif 000020
【図６】
2009130368.tif 000021
【図７】
2009130368.tif 000022