(57)【要約】【課題】３つ以上の入出力インタフェース装置で同時送受信を行うことができると共に各入出力インタフェース装置の出力を容易に判別することができるデータ転送システムを提供する。【解決手段】伝送路７に接続されるＬＳＩ１ａ，１ｂの出力電圧を異なる電位にする。例えば出力バッファ３ａ，３ｂの出力電圧を１Ｖ，２Ｖとする。これにより、伝送路７上の信号電位は、出力バッファ３ａ，３ｂが“Ｈ”，“Ｈ”のとき１．５Ｖ、“Ｈ”，“Ｌ”のとき０．５Ｖ、“Ｌ”，“Ｈ”のとき１．０Ｖ、“Ｌ”，“Ｌ”のとき０．０Ｖとなる。信号復元処理部４ａは伝送路７上の信号電位から０．２Ｖ以下で“Ｌ”、０．４Ｖ〜０．６Ｖで“Ｌ”、０．９Ｖ〜１．１Ｖで“Ｈ”、１．３Ｖ以上で“Ｈ”と判定し信号を復元する。信号復元処理部４ｂは０．２Ｖ以下で“Ｌ”、０．４Ｖ〜０．６Ｖで“Ｈ”、０．９Ｖ〜１．１Ｖで“Ｌ”、１．３Ｖ以上で“Ｈ”と判定し信号を復元する。【選択図】図１
2009130852.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子機器間を接続する伝送路に任意の電位の信号を出力する出力手段を備える出力インタフェース装置において、
前記出力手段は、電位の異なる信号を出力する少なくとも２つの出力バッファと、前記各出力バッファを選択して前記各出力バッファの出力信号の組合せにより前記伝送路に出力する信号の電位を変更する電位変更手段と、
を有する出力インタフェース装置。
【請求項２】
複数の電子機器を接続する伝送路上の信号に対して電圧値を変えて比較することで前記伝送路に出力された信号を復元する信号復元処理手段を備える入力インタフェース装置。
【請求項３】
複数の電子機器間のデータ転送に用いられるデータ転送システムであって、
請求項１に記載の出力インタフェース装置を少なくとも２つ備え、各出力インタフェース装置の出力信号を異なる電位に設定することによって、前記伝送路に複数の電位の信号を生成するデータ転送システム。
【請求項４】
請求項２に記載の入力インタフェース装置を備える請求項３に記載のデータ転送システム。
【請求項５】
前記入力インタフェース装置の前記信号復元処理手段は、前記伝送路の電位がローレベルのとき、前記伝送路上で相互に接続されている前記少なくとも２つの出力インタフェース装置のうち、どの出力インタフェース装置がローレベル出力状態にあるかをクロック信号又はチップセレクト信号を用いて判定する請求項４に記載のデータ転送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器間のデータ通信に用いて好適なデータ転送システムに関する。
【背景技術】
【０００２】
従来、伝送路においてデータ転送に用いられるものとして、例えば特許文献１で開示されたデータ転送システムがある。図１０は、特許文献１で開示されたデータ転送システムの概略構成を示すブロック図である。同図に示すデータ転送システムは、入出力インタフェース装置１０１ａ，１０１ｂを有する入出力制御用半導体集積回路（以下、ＬＳＩと呼ぶ）１００ａ，１００ｂを備える。これらＬＳＩ１００ａ，１００ｂの入出力インタフェース装置１０１ａ，１０１ｂは共に同様の構成を採り、全二重のデータ転送が可能となっている。
【０００３】
入出力インタフェース装置１０１ａは、転送しようとする出力データを伝送路１０７上に送出するデータ出力手段（機能論理１０６ａに接続されたフリップフロップ１０５ａ，出力バッファ１０３ａ）と、伝送路１０７上の伝搬データと出力データとから伝送路１０７を介して伝送されてきた入力データを復元するデータ入力手段（出力バッファ１０３ｂ，差動コンパレータ１０４ａ，機能論理１０６ａに接続されたフリップフロップ１０５ｂ）とを備える。なお、ＬＳＩ１００ａは、この入出力インタフェース装置１０１ａを少なくとも１つ有する。
【０００４】
入出力インタフェース装置１０１ｂも同様に、転送しようとする出力データを伝送路１０７上に送出するデータ出力手段（機能論理１０６ｂに接続されたフリップフロップ１０５ｃ，出力バッファ１０３ｃ）と、伝送路１０７上の伝搬データと出力データとから伝送路１０７を介して伝送されてきた入力データを復元するデータ入力手段（出力バッファ１０３ｄ，差動コンパレータ１０４ｂ，機能論理１０６ｂに接続されたフリップフロップ１０５ｄ）とを備える。なお、ＬＳＩ１００ｂは、入出力インタフェース装置１０１ａを少なくとも１つ有する。
【０００５】
伝送路１０７は、ＬＳＩ１００ａ，１００ｂを相互に接続させる多ビット構成のバスである。
【０００６】
【特許文献１】特開平８−１５３０５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上述した従来のデータ転送システムは、差動コンパレータ１０４ａ（１０４ｂ）に伝送路１０７上の伝搬データと出力バッファ１０３ｂ（１０３ｄ）の出力データを入力して比較することで通信相手の信号を復元しているため、同時送受信ができるのは入出力インタフェース装置１０１ａ、１０１ｂのみで、伝送路７に新たな入出力インタフェース装置を追加して接続しても、３つ以上の入出力インタフェース装置で同時送受信はできないという問題がある。
【０００８】
また、伝送路７で伝搬データの波形をモニタした場合、入出力インタフェース装置１０１ａ、１０１ｂの出力が“Ｈ”、“Ｌ”のときと、“Ｌ”、“Ｈ”のときに、伝送路７上の信号電位が同電位になるため、入出力インタフェース装置１０１ａ、１０１ｂのどちらからの出力か不明であり、外部信号によるデバッグができないという問題もある。
【０００９】
本発明は、係る事情に鑑みてなされたものであり、３つ以上の入出力インタフェース装置で同時送受信を行うことができると共に、各入出力インタフェース装置の出力を容易に判別することができるデータ転送システムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の出力インタフェース装置は、複数の電子機器間を接続する伝送路に任意の電位の信号を出力する出力手段を備える出力インタフェース装置において、前記出力手段は、電位の異なる信号を出力する少なくとも２つの出力バッファと、前記各出力バッファを選択して前記各出力バッファの出力信号の組合せにより前記伝送路に出力する信号の電位を変更する電位変更手段と、を有する。
【００１１】
この構成により、各出力バッファの出力信号を異なる電位にすることによって、伝送路に複数の電位の伝搬信号を生成することができる。
【００１２】
本発明の入力インタフェース装置は、複数の電子機器を接続する伝送路上の信号に対して電圧値を変えて比較することで前記伝送路に出力された信号を復元する信号復元処理手段を備える。
【００１３】
この構成により、伝送路上の信号電位を電圧値の異なる複数の信号の夫々と比較することで入力信号を復元することができる。したがって、３つ以上の入力インタフェース装置で同時送受信を行うことができると共に、各出力インタフェース装置の出力を容易に判別することができる。
【００１４】
本発明のデータ転送システムは、複数の電子機器間のデータ転送に用いられるデータ転送システムであって、上記いずれかの出力インタフェース装置を少なくとも２つ備え、各出力インタフェース装置の出力信号を異なる電位に設定することによって、前記伝送路に複数の電位の信号を生成する。
【００１５】
この構成により、伝送路で相互に接続された複数の電子機器それぞれの出力インタフェース装置の出力信号を異なる電位にすることによって、伝送路に複数の電位の伝搬信号を生成することができる。
【００１６】
また、上記構成において、上記入力インタフェース装置を備える。
【００１７】
この構成により、伝送路に出力された信号（入力信号）を復元することができる。したがって、３つ以上の入力インタフェース装置で同時送受信を行うことができると共に、各出力インタフェース装置の出力を容易に判別することができる。
【００１８】
また、上記構成において、前記入力インタフェース装置の前記信号復元処理手段は、前記伝送路の電位がローレベルのとき、前記伝送路上で相互に接続されている前記少なくとも２つの出力インタフェース装置のうち、どの出力インタフェース装置がローレベル出力状態にあるかをクロック信号又はチップセレクト信号を用いて判定する。
【００１９】
この構成により、どの出力インタフェース装置がローレベル出力状態にあるかを容易に判別することができる。
【発明の効果】
【００２０】
本発明によれば、各出力バッファの出力信号を異なる電位にしたので、伝送路に複数の電位の伝搬信号を生成することができる。これにより、伝送路で相互に接続された複数の電子機器の中からどの電子機器からの出力かを容易に特定することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を実施するための好適な実施の形態について、図面を参照して詳細に説明する。
【００２２】
（実施の形態１）
図１は、本発明の実施の形態１に係るデータ転送システムの概略構成を示すブロック図である。同図において、本実施の形態のデータ転送システムは、コンピュータ等の情報処理装置（電子機器）に用いられるものであり、入出力インタフェース装置２ａ，２ｂを有する入出力制御回路であるＬＳＩ１ａ，１ｂを備えている。ＬＳＩ１ａ及び１ｂは伝送路７を介して接続されている。ＬＳＩ１ａ，１ｂの入出力インタフェース装置２ａ，２ｂは共に同様の構成を採り、全二重のデータ転送が可能である。
【００２３】
ＬＳＩ１ａでは、機能論理６ａの出力信号をフリップフロップ（Ｆ.Ｆ.）５ａでラッチし、ラッチした出力信号を出力バッファ３ａから伝送路７に出力する。ＬＳＩ１ｂでは、機能論理６ｂの出力信号をフリップフロップ（Ｆ.Ｆ.）５ｃでラッチし、ラッチした出力信号を出力バッファ３ｂから伝送路７に出力する。ＬＳＩ１ａから出力される信号とＬＳＩ１ｂから出力される信号は、互いに電圧値の異なる信号である。
【００２４】
本実施の形態では、出力バッファ３ａの出力電圧は１ボルト、出力バッファ３ｂの出力電圧は２ボルトとしている。また、出力バッファ３ａ，３ｂの出力インピーダンスを同じ値としている。したがって、伝送路７上の信号電位は、図２に示すように、出力バッファ３ａ，３ｂからの出力信号の組合せにより、出力バッファ３ａが“Ｈ”（ハイレベル）で出力バッファ３ｂが“Ｈ”のときは１．５ボルトとなる（１ボルトと２ボルトの和の半分で１．５ボルト）。また、出力バッファ３ａが“Ｈ”で出力バッファ３ｂが“Ｌ”（ローレベル）のときは０．５ボルトとなる（１ボルトの半分で０．５ボルト）。また、出力バッファ３ａが“Ｌ”で出力バッファ３ｂが“Ｈ”のときは１．０ボルトとなる（２ボルトの半分で１．０ボルト）。また、出力バッファ３ａが“Ｌ”で出力バッファ３ｂが“Ｌ”のときは０．０ボルトとなる。
【００２５】
図３は、図１のＬＳＩ１ａ，１ｂの動作時における各部の信号を示すタイムチャートである。ここでは図１及び図３を用いて、伝送路７上の信号電位から受信信号の復元処理について説明する。ＬＳＩ１ａの信号復元処理部４ａでは、図２に示す伝送路７上の信号電位から０．２ボルト以下で“Ｌ”、０．４ボルト〜０．６ボルトで“Ｌ”、０．９ボルト〜１．１ボルトで“Ｈ”、１．３ボルト以上で“Ｈ”と判定し、信号を復元することで出力バッファ３ｂからの出力に一致することとなる。一方、ＬＳＩ１ｂの信号復元処理部４ｂでは、０．２ボルト以下で“Ｌ”、０．４ボルト〜０．６ボルトで“Ｈ”、０．９ボルト〜１．１ボルトで“Ｌ”、１．３ボルト以上で“Ｈ”と判定し、信号を復元することで出力バッファ３ａからの出力に一致することとなる。
【００２６】
信号復元処理部４ａ，４ｂにおいて、伝送路７上の信号の電位を判定するための信号の電圧値の範囲は調整可能であり、出力バッファ３ａ，３ｂのドライブ能力や回路構成、基板特性（配線によるインピーダンス、容量、反射等）に合わせて最適化する。
【００２７】
なお、伝送路７の信号の電位が“Ｌ”のとき、伝送路７上で相互に接続されたＬＳＩ１ａ，１ｂのいずれから“Ｌ”の信号が出力されているか、又は何も出力されていない状態かをデータラッチ用のクロック信号又はチップセレクト信号により判定することができる。
【００２８】
このように本実施の形態のデータ転送システムによれば、伝送路７に接続される各ＬＳＩ１ａ，１ｂの出力電圧を異なる電位にしたので、伝送路７上の波形を取得することで、信号の電位から各ＬＳＩ１ａ，１ｂの出力信号を容易に解析することができ、伝送路７で相互に接続されたＬＳＩ１ａとＬＳＩ１ｂの出力を容易に特定することができる。因みに、従来の構成では“Ｈ”及び“Ｌ”、“Ｌ”及び“Ｈ”のとき、信号電位は同電位になるため、波形をモニタしても各ＬＳＩ１０１ａ，１０１ｂの出力信号の解析ができなかった。
【００２９】
また、入出力制御用のＬＳＩ１ａ，１ｂにおいて、信号復元処理部４ａ，４ｂに出力バッファの出力データを入力して比較させる必要がないため、従来のものと比べて出力バッファ（図１０の出力バッファ１０３ｂ、１０３ｄ）を１点削減することができ、小型化及び低コスト化を図ることができる。
【００３０】
なお、本実施の形態では、ＬＳＩ１ａ，１ｂに１ビット分の入出力インタフェース装置のみを搭載しているが、１つのＬＳＩ１ａ，１ｂに複数の入出力インタフェース装置を搭載して、各々のＬＳＩ１ａ，１ｂを接続させるバスを多ビット構成としてもよい。
【００３１】
（実施の形態２）
図４は、本発明の実施の形態２に係るデータ転送システムの概略構成を示すブロック図である。本実施の形態のデータ転送システムは、入出力インタフェース装置２ａ，２ｂ，２ｃを有する入出力制御回路であるＬＳＩ１ａ，１ｂ，１ｃを備える。これらのＬＳＩ１ａ，１ｂ，１ｃは伝送路７を介して接続されている。
【００３２】
本実施の形態では、ＬＳＩ１ａの出力バッファ３ａから電圧１．０ボルトの信号を出力し、ＬＳＩ１ｂの出力バッファ３ｂから電圧２．０ボルトの信号を出力し、ＬＳＩ１ｃの出力バッファ３ｃから電圧４．０ボルトの信号を出力する。
【００３３】
伝送路７上の信号電位は、図５に示すように，出力バッファ３ａ，３ｂ，３ｃからの出力信号の組合せにより、出力バッファ３ａが“Ｈ”、出力バッファ３ｂが“Ｈ”、出力バッファ３ｃが“Ｈ”のときに２．３３ボルトとなる。また、出力バッファ３ａが“Ｈ”、出力バッファ３ｂが“Ｈ”、出力バッファ３ｃが“Ｌ”のときに１．０ボルトとなる。また、出力バッファ３ａが“Ｈ”、出力バッファ３ｂが“Ｌ”、出力バッファ３ｃが“Ｈ”のときに１．６７ボルトとなる。また、出力バッファ３ａが“Ｈ”、出力バッファ３ｂが“Ｌ”、出力バッファ３ｃが“Ｌ”のときに０．３３ボルトとなる。また、出力バッファ３ａが“Ｌ”、出力バッファ３ｂが“Ｈ”、出力バッファ３ｃが“Ｈ”のときに２．０ボルトとなる。また、出力バッファ３ａが“Ｌ”、出力バッファ３ｂが“Ｈ”、出力バッファ３ｃが“Ｌ”のときに０．６７ボルトとなる。また、出力バッファ３ａが“Ｌ”、出力バッファ３ｂが“Ｌ”、出力バッファ３ｃが“Ｈ”のときに１．３３ボルトとなる。また、出力バッファ３ａが“Ｌ”、出力バッファ３ｂが“Ｌ”、出力バッファ３ｃが“Ｌ”のときに０ボルトとなる。
【００３４】
前述した実施の形態１と同様に、ＬＳＩ１ａ，１ｂ，１ｃの信号復元処理部４ａ，４ｂ，４ｃがデータを復元することにより、ＬＳＩ１ａ、ＬＳＩ１ｂ、ＬＳＩ１ｃは互いの出力データを受信することができる。これにより、ＬＳＩ１ａ、ＬＳＩ１ｂ、ＬＳＩ１ｃの間で全多重のデータ転送を行うことが可能となる。
【００３５】
なお、伝送路７の信号の電位が“Ｌ”のとき、伝送路７上で相互に接続されたＬＳＩ１ａ，１ｂ，１ｃのいずれから“Ｌ”の信号が出力されているか、又は何も出力されていない状態かをデータラッチ用のクロック信号又はチップセレクト信号により判定することができる。
【００３６】
このように本実施の形態のデータ転送システムによれば、ＬＳＩ１ａ，１ｂ，１ｃの入出力インタフェース装置２ａ，２ｂ，２ｃの出力電圧を異なる電圧にして伝送路７上の信号電位を異なる電位にしたので、１つの伝送路７で３つ以上の信号を全多重しデータ送受信することができる。
【００３７】
なお、本実施の形態では、１ビット分の入出力インタフェース装置のみを搭載したが、１つのＬＳＩに複数の入出力インタフェース装置を搭載して、各々のＬＳＩを接続させる伝送路７を多ビット構成としてもよい。
【００３８】
また、本実施の形態では、１つの伝送路７で複数の入出力インタフェース装置間の全多重データ送受信が可能になるため、データ転送時のレイテンシの低減と、ＬＳＩの信号ピン数と端末の基板上の信号本数を従来の入出力制御用のＬＳＩより削減できる。これにより、小型化を図ることができる。因みに、従来は１つの伝送路で１対１の全二重転送しかできず、ＬＳＩの信号ピン数と基板上の信号線を１本しか削減できなかった。
【００３９】
（実施の形態３）
図６は、本発明の実施の形態３に係るデータ転送システムの概略構成を示すブロック図である。同図において、ＬＳＩ１ｄは、図１の入出力インタフェース装置２ａの入力部（信号復元処理部４ａ、フリップフロップ５ｂ）を削除した出力インタフェース装置２ｄ（出力バッファ３ｄ１，３ｄ２、フリップフロップ５ｄ）のみで構成される。出力バッファ３ｄ１は２Ｖの出力バッファ、出力バッファ３ｄ２は１Ｖの出力バッファであり、スイッチ８ｄ１、８ｄ２の切り替えにより出力電圧の選択ができる。すなわち、スイッチ８ｄ１をオン、スイッチ８ｄ２をオフで２Ｖ出力バッファである出力バッファ３ｄ１を選択でき、スイッチ８ｄ１をオフ、スイッチ８ｄ２をオンで１Ｖ出力バッファである出力バッファ３ｄ２を選択できる。他方、ＬＳＩ１ｅは、図１の入出力インタフェース装置２ｂの出力部（出力バッファ３ｂ、フリップフロップ５ｃ）を削除した入力インタフェース装置２ｅ（信号復元処理部４ｅ、フリップフロップ５ｇ）のみで構成される。
【００４０】
ＬＳＩ１ｄから種別［１］のデータを送信する場合は、スイッチ８ｄ１をオン、スイッチ８ｄ２をオフして２Ｖ出力バッファである出力バッファ３ｄ１を選択する。種別［２］のデータを送信する場合は、スイッチ８ｄ１をオフ、スイッチ８ｄ２をオンして１Ｖ出力バッファである出力バッファ３ｄ２を選択する。種別［１］と種別［２］のデータを同時に送信する場合は、スイッチ８ｄ１をオン、スイッチ８ｄ２をオンで２Ｖ出力バッファである出力３ｄ１と１Ｖ出力バッファである出力バッファ３ｄ２を選択する。
【００４１】
伝送路７上の信号電位は、図７に示すように、出力バッファ３ｄ１，３ｄ２からの出力信号の組合せにより、出力バッファ３ｄ１が“Ｈ”で出力バッファ３ｄ２が“Ｈ”のときに１．５ボルトとなる。また、出力バッファ３ｄ１が“Ｈ”で出力バッファ３ｄ２が“Ｌ”のときに０．５ボルトとなる。また、出力バッファ３ｄ１が“Ｌ”で出力バッファ３ｄ２が“Ｈ”のとき１．０ボルトとなる。また、出力バッファ３ｄ１が“Ｌ”で出力バッファ３ｄ２が“Ｌ”のとき０．０ボルトとなる。
【００４２】
ＬＳＩ１ｅがＬＳＩ１ｄの出力バッファ３ｄ１からの種別［１］の出力データを受信する場合は、信号復元処理部４ｅにて信号電位が０．２ボルト以下で“Ｌ”、０．４ボルト〜０．６ボルトで“Ｈ”、０．９ボルト〜１．１ボルトで“Ｌ”、１．３ボルト以上で“Ｈ”と判定して信号を復元する。また、ＬＳＩ１ｄの出力バッファ３ｄ２からの種別［２］の出力データを受信する場合は、信号復元処理部４ｅにて信号電位が０．２ボルト以下で“Ｌ”、０．４ボルト〜０．６ボルトで“Ｌ”、０．９ボルト〜１．１ボルトで“Ｈ”、１．３ボルト以上で“Ｈ”と判定して信号を復元する。なお、伝送路７上の信号の取り込みに、ＬＳＩ１ｄ、１ｅのデータラッチ用クロック信号、チップセレクト信号を用いることもできる。
【００４３】
このように本実施の形態のデータ転送システムによれば、ＬＳＩ１ｄは、それぞれ信号電位の異なる出力バッファ３ｄ１，３ｄ２、フリップフロップ５ｄ及びスイッチ８ｄ１，８ｄ２から成る出力インタフェース装置２ｄを有し、スイッチ８ｄ１，８ｄ２の切り替えより出力電圧の選択が可能であり、ＬＳＩ１ｅは、信号復元処理部４ｅ及びフリップフロップ５ｇから成る入力インタフェース装置２ｅを有し、ＬＳＩ１ｄの出力バッファ３ｄ１である２Ｖ出力バッファ、出力バッファ３ｄ２である１Ｖ出力バッファから出力される種別［１］と種別［２］のデータを復元するので、ＬＳＩ１ｄからＬＳＩ１ｅに多重データ転送を行うことが可能となる。
【００４４】
なお、本実施の形態では、ＬＳＩ１ｄは、２つの出力バッファ３ｄ１，３ｄ２を有するものであるが、出力バッファ３ｄ１，３ｄ２の出力信号の組合せにより伝送路７上の信号電位が全て異なれば、ＬＳＩ１ｄの出力バッファを３つ以上にすることもできる。
【００４５】
また、本実施の形態では、ＬＳＩ１ｄを出力制御用とし、ＬＳＩ１ｅを入力制御用としたが、ＬＳＩの用途により適宜選択すれば良い。このようにすることにより、ＬＳＩによって出力インタフェース装置又は入力インタフェース装置を削減することができるためＬＳＩの小型化並びにコスト削減ができる。
【００４６】
（実施の形態４）
図８は、本発明の実施の形態４に係るデータ転送システムの概略構成を示すブロック図である。同図において、本実施の形態に係るデータ転送システムは、出力制御用のＬＳＩ１ｄと、入力制御用のＬＳＩ１ｆと、入出力制御用のＬＳＩ１ａとを備え、伝送路７を介して接続されている。入力制御用のＬＳＩ１ｆは、図６のＬＳＩ１ｅの入力インタフェース装置２ｅ及び機能論理６ｅと同様の入力インタフェース装置２ｆ１，２ｆ２及び機能論理６ｆ１，６ｆ２を有する。
【００４７】
入出力制御用のＬＳＩ１ａの出力バッファ３ａからは電圧１．０ボルトの信号が出力され、出力制御用のＬＳＩ１ｄの出力バッファ３ｄ１からは電圧２．０ボルトの信号が出力され、出力制御用のＬＳＩ１ｄの出力バッファ３ｄ２からは電圧４．０ボルトの信号が出力される。
【００４８】
伝送路７上の信号電位は、図９に示すように、出力バッファ３ａ，３ｄ１，３ｄ２からの出力信号の組合せにより、次のようになる。出力バッファ３ａが“Ｈ”、出力バッファ３ｄ１が“Ｈ”、出力バッファ３ｄ２が“Ｈ”のときに２．３３ボルトとなる。また、出力バッファ３ａが“Ｈ”、出力バッファ３ｄ１が“Ｈ”、出力バッファ３ｄ２が“Ｌ”のときに１．０ボルトとなる。また、出力バッファ３ａが“Ｈ”、出力バッファ３ｄ１が“Ｌ”、出力バッファ３ｄ２が“Ｈ”のときに１．６７ボルトとなる。また、出力バッファ３ａが“Ｈ”、出力バッファ３ｄ１が“Ｌ”、出力バッファ３ｄ２が“Ｌ”のときに０．３３ボルトとなる。また、出力バッファ３ａが“Ｌ”、出力バッファ３ｄ１が“Ｈ”、出力バッファ３ｄ２が“Ｈ”のときに２．０ボルトとなる。また、出力バッファ３ａが“Ｌ”、出力バッファ３ｄ１が“Ｈ”、出力バッファ３ｄ２が“Ｌ”のときに０．６７ボルトとなる。また、出力バッファ３ａが“Ｌ”、出力バッファ３ｄ１が“Ｌ”、出力バッファ３ｄ２が“Ｈ”のとき１．３３ボルトとなる。また、出力バッファ３ａが“Ｌ”、出力バッファ３ｄ１が“Ｌ”、出力バッファ３ｄ２が“Ｌ”のとき０ボルトとなる。
【００４９】
ＬＳＩ１ａの入出力インタフェース装置２ａ、ＬＳＩ１ｆの入力インタフェース装置２ｆ１，２ｆ２は、出力バッファ３ａ，３ｄ１，３ｄ２の出力データをそれぞれ受信する。また、ＬＳＩ１ａの信号復元処理部４ａと、ＬＳＩ１ｆの信号復元処理部４ｆ１と４ｆ２は出力バッファ３ａ，３ｄ１，３ｄ２からの出力信号から必要とする信号をそれぞれ選択し、データを復元することができる。これにより、ＬＳＩ１ａ、ＬＳＩ１ｄ、ＬＳＩ１ｆの間で全多重のデータ転送を行うことが可能となる。
【００５０】
なお、図８において、伝送路７に３つのＬＳＩ１ａ，１ｄ，１ｆの４つのインタフェース装置２ａ，２ｄ，２ｆ１，２ｆ２を接続しているが、各ＬＳＩ１ａ，１ｄ，１ｆのインタフェース装置の出力電圧を異なる電圧にして伝送路７上の信号電位を全て異なる電位にすれば、１つの伝送路で５つ以上のインタフェース装置を接続し、信号を全多重化しデータ送受信することができる。
【００５１】
なお、伝送路７の信号の電位が“Ｌ”のとき、伝送路７上で相互に接続されたＬＳＩ１ａ，１ｂのいずれから“Ｌ”の信号が出力されているか、又は何も出力されていない状態かをデータラッチ用のクロック信号又はチップセレクト信号により判定することができる。
【００５２】
このように実施の形態４のＬＳＩは、信号を多重化する数だけＬＳＩの信号ピン数と基板上の信号線の数を従来のものより削減することができる。
【産業上の利用可能性】
【００５３】
本発明は、３つ以上の入出力インタフェース装置で同時送受信を行うことができると共に、各入出力インタフェース装置の出力を容易に判別することができるといった効果を有し、複数の電子機器間のデータ転送などに適用可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１に係るデータ転送システムの概略構成を示すブロック図
【図２】本発明の実施の形態１に係るデータ転送システムにおける伝送路上の信号電位の一例を示す図
【図３】本発明の実施の形態１に係るデータ転送システムのＬＳＩの動作時における各部の信号を示すタイムチャート
【図４】本発明の実施の形態２に係るデータ転送システムの概略構成を示すブロック図
【図５】本発明の実施の形態２に係るデータ転送システムにおける伝送路上の信号電位の一例を示す図
【図６】本発明の実施の形態３に係るデータ転送システムの概略構成を示すブロック図
【図７】本発明の実施の形態３に係るデータ転送システムにおける伝送路上の信号電位の一例を示す図
【図８】本発明の実施の形態４に係るデータ転送システムの概略構成を示すブロック図
【図９】本発明の実施の形態４に係るデータ転送システムにおける伝送路上の信号電位の一例を示す図
【図１０】従来のデータ転送システムの概略構成を示すブロック図
【符号の説明】
【００５５】
１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ  ＬＳＩ
２ａ、２ｂ、２ｃ  入出力インタフェース装置
２ｄ  出力インタフェース装置
２ｅ、２ｆ１、２ｆ２  入力インタフェース装置
３ａ、３ｂ、３ｃ、３ｄ１、３ｄ２  出力バッファ
４ａ、４ｂ、４ｃ、４ｅ、４ｆ１、４ｆ２  信号復元処理部
５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇ、５ｈ１、５ｈ２  フリップフロップ
６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ１、６ｆ２  機能論理
７  伝送路
８ｄ１、８ｄ２  スイッチ
【図１】
2009130852.tif 000003
【図２】
2009130852.tif 000004
【図３】
2009130852.tif 000005
【図４】
2009130852.tif 000006
【図５】
2009130852.tif 000007
【図６】
2009130852.tif 000008
【図７】
2009130852.tif 000009
【図８】
2009130852.tif 000010
【図９】
2009130852.tif 000011
【図１０】
2009130852.tif 000012