(57)【要約】【課題】半導体装置の製造方法に関し、光吸収膜を利用して実行する新たな製造方法を提供する。【解決手段】基板上に光吸収膜を堆積し、前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記第２の膜厚よりも薄い第３の膜厚の前記光吸収膜で覆われた第３領域とを形成し、前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法。【選択図】図４
2009130243.tif 000002
【特許請求の範囲】
【請求項１】
基板上に光吸収膜を堆積し、
前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記第２の膜厚よりも薄い第３の膜厚の前記光吸収膜で覆われた第３領域とを形成し、
前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法。
【請求項２】
基板上に光吸収膜を堆積し、
前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記光吸収膜が除去された第３領域とを形成し、
前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法。
【請求項３】
前記基板上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記光吸収膜は、前記基板及び前記ゲート電極上に堆積されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ゲート電極を構成する導電層が基板領域に形成されているような領域に、前記第１領域を形成し、
前記ゲート電極を構成する前記導電層が素子分離層上に形成されており、該素子分離層の面積が閾値よりも小さいような領域に、前記第２領域を形成し、
前記ゲート電極を構成する前記導電層が素子分離層上に形成されており、該素子分離層の面積が前記閾値よりも大きいような領域に、前記第３領域を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記基板上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記基板及び前記ゲート電極上に層間絶縁膜を形成し、
前記層間絶縁膜を加工して、前記基板及び前記ゲート電極の表面が露出するようなコンタクトホールを形成し、
前記基板及び前記ゲート電極の表面にシリサイド化用の金属膜を形成し、
前記光吸収膜は、前記金属膜上に堆積され、
更に、
領域の面積に占めるシリサイド領域の面積の割合が第１の閾値Ｘよりも大きい領域に、前記第１領域を形成し、
領域の面積に占めるシリサイド領域の面積の割合が前記第１の閾値Ｘよりも小さく第２の閾値Ｙよりも大きい領域に、前記第２領域を形成し、
領域の面積に占めるシリサイド領域の面積の割合が前記第２の閾値Ｙよりも小さい領域に、前記第３領域を形成する（ただし０＜Ｙ＜Ｘ＜１）ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＬＳＩの微細化は一般に、ＬＳＩの性能の向上をもたらす。トランジスタの寸法や配線の寸法の縮小により、トランジスタのスイッチング動作速度を高め、ＬＳＩの処理速度を高めることが可能となるからである。よって、ＬＳＩの性能を向上させるため、ＬＳＩの微細化が推進されてきた。しかしながら、ＬＳＩを微細化するためには、トランジスタの寸法や配線の寸法だけでなく、不純物拡散層の寸法も縮小する必要がある。特に、不純物拡散層は、水平方向だけでなく鉛直方向にも寸法を縮小する必要がある。そのため、浅く低抵抗な不純物拡散層を形成することが求められている。
【０００３】
不純物拡散層の形成工程は一般に、半導体基板中に不純物イオンを注入するイオン注入工程と、注入された不純物原子を活性化させる活性化アニール工程とを含む。半導体基板としてシリコン基板が採用される場合、不純物原子としては例えば、III族原子のボロン、V族原子の砒素、又はV族原子のリン等が注入される。浅い不純物拡散層を形成するためには、不純物を浅く注入する必要がある。そのため、イオン注入工程での注入深さを決定する重要な要因である加速エネルギーは、年々減少してきている。近年では、限界に近い加速エネルギーで不純物を注入するようになってきている。
【０００４】
一方、活性化アニール工程では、不純物の活性化率を高めるために、１０００℃以上の高温で熱処理を行う必要がある。しかしながら、温度が高くなるほど、不純物の拡散係数が大きくなり不純物の拡散長が長くなるため、浅い接合を形成することが困難になる。
【０００５】
活性化アニール工程に関しては、ランプアニール装置やレーザーアニール装置が注目されている。
【０００６】
しかしながら、ランプアニールでは、少なくとも数秒間の加熱時間がかかるため、熱拡散によりアニール温度が平準化されてしまう。そのため、ランプアニールにおいてアニール温度を所定の領域毎に変化させるのは困難である。
【０００７】
一方、レーザーアニールにおいては、加熱時間がミリ秒のオーダーであり平準化の効果が小さいので、基板上に温度差を発生させやすい。しかし、レーザーアニールでは、既に１個のチップ内にある程度のパターンが形成されている場合、チップ内の各領域を均等に加熱することができない。これにより、トランジスタの特性にばらつきが生じ、ＬＳＩの歩留りや生産性に悪影響が及んでしまう。
【０００８】
なお、特許文献１には、絶縁性基板上に光吸収膜を形成する工程を含む薄膜集積回路の製造方法が開示されている。また、特許文献２には、基板上の所定の領域に反射防止膜を選択的に形成する工程を含む半導体装置の製造方法が開示されている。しかし、これらの文献の方法で形成された膜では、目的を十分に達成できない場合がある。
【特許文献１】特開平８−１３９０１６号公報
【特許文献２】特開平９−２６０２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、半導体装置の製造方法に関し、光吸収膜を利用して実行する新たな製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の実施例は例えば、基板上に光吸収膜を堆積し、前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記第２の膜厚よりも薄い第３の膜厚の前記光吸収膜で覆われた第３領域とを形成し、前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法である。
【００１１】
本発明の実施例は例えば、基板上に光吸収膜を堆積し、前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記光吸収膜が除去された第３領域とを形成し、前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法である。
【発明の効果】
【００１２】
本発明により、半導体装置の製造方法に関し、光吸収膜を利用して実行する新たな製造方法が提供される。
【発明を実施するための最良の形態】
【００１３】
先ず、不純物拡散層の形成工程における活性化アニール工程について、本発明者らの知見に基づいた問題点について詳細に述べる。
【００１４】
活性化アニール工程では、ランプアニール装置が用いられる事が多い。ランプアニール装置は一般に、処理対象の基板を設置する処理室と、処理室を不活性雰囲気にするためのガスを処理室に導入するガス配管と、石英等の透明材料を介して基板に対向するよう処理室の外部に配置されたハロゲンランプとを備える。熱処理の際には、ランプが点灯され、ランプから放射される輻射光により基板が加熱される。
【００１５】
ランプアニール装置による活性化アニールの際、基板の温度は例えば、５０℃／秒程度の速度で昇温され、１０００℃から１１００℃の温度で１０秒から３０秒程度保持され、２０℃／秒程度の速度で降温されるよう制御される。しかしながら近年、不純物の拡散を抑制してより浅い接合を形成する必要性から、昇温中、温度保持中、及び降温中の不純物の拡散を更に抑制するような温度条件が採用されるようになっている。この場合、基板の温度は例えば、１５０℃／秒程度の速度で急速に昇温され、１０００℃から１１００℃の温度に到達すると直ちに降温が開始され、６０℃／秒程度の速度で急速に降温されるよう制御される。この場合、１０００℃から１１００℃の温度の保持時間は例えば、１秒以下に制御される。このようなアニールは、スパイクアニールと呼ばれる。低加速エネルギーでのイオン注入とスパイクアニールによる活性化アニールとを組み合わせることで、接合深さが２０ｎｍから３０ｎｍ程度の不純物拡散層を比較的低抵抗で形成することが可能となる。なお、基板中の不純物の濃度が１×１８ｃｍ−３となる深さを、接合深さと呼ぶ。
【００１６】
ＬＳＩの微細化の更なる進展に伴い、接合深さが１０ｎｍから２０ｎｍのより浅くより低抵抗な不純物拡散層を形成することが求められている。しかしながら、ランプアニール装置による活性化アニールでは、昇温中や降温中に不純物が拡散することが不可避であるため、このような不純物拡散層の形成にランプアニール装置で対処するのは困難である。そこで近年、昇温時間や降温時間を含む基板の加熱時間をミリ秒まで短縮可能なアニール装置として、ランプアニール装置やレーザーアニール装置が注目されている。
【００１７】
レーザーアニール装置は一般に、光源として使用されるレーザー発振源と、処理対象の基板に光を導くミラー等を含む光学系と、基板を設置する可動式のステージと、ステージが設置された処理室とを備えている。レーザーアニール装置は、ステージを高速で動かすことにより、レーザー光で基板を走査することができる。基板上のある一点をレーザー光で照射する時間は、１０ミリ秒以内という短時間である。レーザーアニール装置は更に、レーザー発振源の出力を適切に調整することにより、基板を１０００℃以上の温度に加熱することが可能である。レーザーアニール装置は更に、昇温時間と降温時間とを合わせて１０ミリ秒以下にすることができるため、不純物の拡散を抑制しつつ抵抗を低減した浅い不純物拡散層を形成することが可能である。そのため、レーザーアニール装置をＬＳＩの製造工程に適用する検討が進められている。
【００１８】
しかしながら、レーザーアニール装置による熱処理には、以下のような問題がある。
【００１９】
第１の問題点として、基板上に形成されたパターンに応じて基板に温度差が生じることが挙げられる。活性化アニールが実行される際には、基板上に既にある程度のパターンが形成されている。例えば、ＳＴＩ（Shallow Trench Isolation）や、ＡＡ（Active Area）や、ゲート電極を構成するゲート導電体（Gate Conductor：ＧＣ）は、基板上に既に設けられているのが普通である。基板がシリコン基板である場合、ＳＴＩ及びＧＣはそれぞれシリコン酸化物及びポリシリコンからなる事が多い。
【００２０】
ＳＴＩやＡＡやＧＣは一般に、１個のチップ内の各領域に均等に存在する訳ではない。例えば、メモリ回路とロジック回路と周辺Ｉ／Ｏ回路とでは一般に、ＳＴＩやＡＡやＧＣの存在密度は異なる。そのため、基板に光を照射すると、光の吸収率が基板上の領域毎に異なるという現象が生じる。そのため、レーザーアニールの際、アニール温度が基板上の領域毎に異なってしまう。これは、１個のチップ内の各領域を均等に加熱できないことを意味する。これにより、トランジスタの特性にばらつきが生じ、ＬＳＩの歩留りや生産性に悪影響が及ぶ。
【００２１】
このような事態を防止するための手法として、基板上に光吸収膜を形成するような手法が提案されている。当該手法では、輻射率の高い膜を基板上に形成しておくことにより、輻射光を所定の割合だけ当該膜に吸収させ、基板を熱伝導により加熱する。これにより、パターンの粗密の影響を抑制することができる。
【００２２】
しかしながら、単に光吸収膜を形成するだけでは解決できない問題があることが、本発明者らの研究によって明らかとなった。レーザー光による加熱は急速に行われるため、熱平衡が実現されない事が多い。そのため、熱伝導率の異なる材料が存在する領域間では温度差が生じる。例えば、ＧＣの材料であるポリシリコンと基板の材料であるシリコン単結晶は同等の熱伝導率を有し、約１．３W／ｃｍ・Ｋであるが、ＳＴＩの材料であるシリコン酸化物の熱伝導率はシリコンよりも遥かに小さい約０．００１５W／ｃｍ・Ｋである。そのため、ＳＴＩ上のＧＣから基板に拡散する熱量は、基板上のＧＣから基板に拡散する熱量より少なくなり、ＳＴＩ上のＧＣが高温で保持される時間は、基板上のＧＣが高温で保持される時間より長くなる。そのため、ＳＴＩ上のＧＣが融点を超える温度で加熱されて溶解するような事態も生じ得る。一方、ＳＴＩ上のＧＣが溶解しない程度にレーザー光の照射エネルギーを低下させると、不純物を十分に活性化させるという本来の目的が達成されない結果となる。
【００２３】
光吸収膜をパターニングして、光吸収膜のある部分とない部分とを作ることにより、光吸収率を領域ごとに変化させる手法も提案されている。しかし、この手法では光吸収率の違いは２段階しか設定できない。基板上には様々な種類の層が存在するため、光吸収膜の有無だけでアニール温度のばらつきを抑制するのは困難である。
【００２４】
第２の問題点として、上記の場合とは逆に基板上に意図的に温度差を発生させたい場合に、それを実現する方法がないことが挙げられる。これは例えば、金属シリサイドの形成工程において問題となる。ゲート電極やソースドレイン領域の表面には、金属シリサイドを形成する事が多い。金属シリサイドは、ゲート電極やソースドレイン領域の表面に金属膜を形成し、基板の熱処理によりゲート電極中やソースドレイン領域中のシリコン原子と金属膜中の金属原子とを反応させることにより形成される。未反応の金属は、熱処理後に薬液により除去される。
【００２５】
この工程では、ゲート電極やソースドレイン領域の面積に対してこれらの周囲のＳＴＩの面積が非常に大きい場合、これらの周囲に大量の金属原子が存在することになる。この場合、ゲート電極やソースドレイン領域には、金属原子が過剰に供給されることになる。そのため、異常反応が発生して正常な金属シリサイドが形成されなくなり、ゲート電極やソースドレイン領域におけるコンタクト抵抗が規格からはずれるという問題が生じる。
【００２６】
このような問題には、金属シリサイドの形成工程におけるアニール温度を領域毎に変化させることで対処できると考えられるのだが、それを実現する方法が存在しない。例えばランプアニールでは、少なくとも数秒間の加熱時間がかかるため、熱拡散によりアニール温度が平準化されてしまう。そのため、ランプアニールにおいてアニール温度を所定の領域毎に変化させるのは困難である。
【００２７】
一方、レーザーアニールにおいては、加熱時間がミリ秒のオーダーであり平準化の効果が小さいので、基板上に温度差を発生させやすい。しかし、レーザーアニールでは、既に１個のチップ内にある程度のパターンが形成されている場合、チップ内の各領域を均等に加熱することができない。これにより、トランジスタの特性にばらつきが生じ、ＬＳＩの歩留りや生産性に悪影響が及んでしまう。更には、上記のように光吸収膜のある部分とない部分とを形成して温度差を発生させる手法では、光吸収率の違いは２段階しか設定できない。また、表面に金属膜が存在する部分は光の反射率が極めて高いので、表面に金属膜が存在するが光吸収膜は存在しない部分では光がほとんど吸収されず、加熱することが困難である。よって、金属シリサイドの形成工程におけるレーザーアニールにこの手法を適用するのは困難である。
【００２８】
以下、本発明の実施例を、図面を参照して説明する。該図面では、同一又は類似の部分に同一又は類似の符号が付してある。該図面は模式的なものであり、該図面における種々の寸法同士の比率は、必ずしも現実の比率とは一致しない。
【００２９】
（第１実施例）
図１及び図２は、第１実施例の半導体装置１０１の製造工程図である。
【００３０】
先ず、図１ａのように、既知の方法等により、基板１１１上に素子分離層１１２を形成する。基板１１１はここでは、シリコン基板（シリコンウエハ）である。基板１１１は、半導体基板でも、ＳＯＩ（Semiconductor On Insulator）基板でも構わない。素子分離層１１２はここでは、ＳＴＩ（Shallow Trench Isolation）層である。素子分離層１１２はここでは、シリコン酸化膜である。図１ａには、基板領域１２１及び素子分離領域１２２が示されている。基板領域１２１は、基板１１１の表面に素子分離層１１２が設けられていない領域である。素子分離領域１２２は、基板１１１の表面に素子分離層１１２が設けられている領域である。
【００３１】
素子分離層１１２は例えば、以下のように形成される。先ず、基板１１１上にシリコン熱酸化膜を堆積し、当該シリコン熱酸化膜上にシリコン窒化膜を堆積する。次に、当該シリコン窒化膜上にフォトレジストを塗布し、当該フォトレジストをパターニングする。次に、当該フォトレジストをマスクとするドライエッチングにより、上記シリコン窒化膜と上記シリコン熱酸化膜とを部分的に除去して、基板１１１を部分的に露出させる。次に、薬液又はアッシングにより、上記フォトレジストを除去する。次に、上記シリコン窒化膜と上記シリコン熱酸化膜とをマスクとするドライエッチングにより、基板１１１の表面に素子分離用の溝を形成する。次に、当該溝にプラズマ酸化膜（シリコン酸化膜）を埋め込み、当該プラズマ酸化膜をＣＭＰ等により平坦化し、上記シリコン窒化膜と上記シリコン熱酸化膜とを除去する。このようにして、素子分離層１１２が形成される。次に、ウエル領域及びチャネル領域を形成するためのイオン注入を行う。当該イオン注入では、各領域に例えばボロン、砒素、又はリンが注入される。次に、注入された不純物を活性化させるための活性化アニールを行う。
【００３２】
次に、図１ｂのように、基板１１１上にゲート絶縁膜１３１を形成する。ゲート絶縁膜１３１はここでは、シリコン酸化膜である。次に、ゲート絶縁膜１３１上に、ゲート電極１３２を構成する導電層を形成する。当該導電層は、ゲート導電体（Gate Conductor：ＧＣ）に相当する。当該導電層はここでは、ポリシリコン層である。すなわち、ゲート電極１３２はここでは、ポリシリコン電極である。
【００３３】
ゲート絶縁膜１３１及びゲート電極１３２は例えば、以下のように形成される。先ず、基板１１１上にゲート絶縁膜１３１を堆積する。次に、ＬＰＣＶＤにより、ゲート絶縁膜１３１上にポリシリコン層を堆積する。次に、フォトリソグラフィ及びドライエッチングにより、上記ポリシリコン層とゲート絶縁膜１３１とをパターニングする。この工程にてパターニングされた上記ポリシリコン層が、ゲート電極（ゲート導電体）１３２となる。次に、ゲート電極１３２の側面に側壁絶縁膜を形成する。当該側壁絶縁膜は例えば、シリコン酸化膜、シリコン窒化膜、又はこれらの両方を含む絶縁膜である。
【００３４】
次に、図１ｃのように、フォトレジスト２０１のパターンを形成する。次に、ｐＭＯＳを形成する領域に、矢印Ａで示すように、III族原子のイオンを注入する。イオン種は例えば、ボロンイオン又は三フッ化ボロンイオンである。これにより、ｐＭＯＳ領域のゲート電極（ゲート導電体）１３２及びソースドレイン領域に不純物が導入される。
【００３５】
次に、図１ｄのように、フォトレジスト２０２のパターンを形成する。次に、ｎＭＯＳを形成する領域に、矢印Ｂで示すように、V族原子のイオンを注入する。イオン種は例えば、リンイオン又は砒素イオンである。これにより、ｎＭＯＳ領域のゲート電極（ゲート導電体）１３２及びソースドレイン領域に不純物が導入される。
【００３６】
次に、活性化のための熱処理（活性化アニール）を行う。この熱処理を高温で行うことで、ゲート電極１３２及びソースドレイン領域に注入された不純物原子の電気的な活性化率を高めることができる。これにより、ゲート電極１３２の空乏化を抑制できると共に、ソースドレイン領域の電気抵抗を低減することができる。これにより、トランジスタ特性の向上がもたらされる。一方、ソースドレイン領域に注入された不純物原子の拡散を抑制しないと、不純物原子がチャネル領域まで拡散し、トランジスタ特性の劣化につながる。そこで、当該活性化アニールには、基板１１１の温度を数ミリ秒で１０００度以上にまで上げることが可能なレーザーアニールを適用する。
【００３７】
本実施例では、レーザーアニールによる活性化アニールを行う前に、基板１１１の全面に光吸収膜を堆積する。本実施例では更に、当該活性化アニールの前に、当該光吸収膜の膜厚を、フォトリソグラフィ及びエッチングにより場所ごとに変化させる。当該光吸収膜は例えば、以下のように形成される。
【００３８】
先ず、図１ｅのように、基板１１１及びゲート電極（ゲート導電体）１３２上に光吸収膜３０１を堆積する。これにより、基板１１１の全面に一定膜厚の光吸収膜３０１が形成される。光吸収膜３０１は例えば、シリコン酸化膜、シリコン窒化膜、又はこれらの両方を含む積層膜である。光吸収膜３０１は例えば、主にカーボンからなる膜でもよい。光吸収膜３０１は、使用するレーザー光の波長に対する吸収率が０でないような膜であれば、上記以外の膜を使用することもできる。
【００３９】
次に、図１ｆのように、フォトリソグラフィにより、フォトレジスト２１１のパターンを光吸収膜３０１上に形成する。次に、図１ｇのように、フォトレジスト２１１をマスクとするドライエッチングにより、光吸収膜３０１を加工する。これにより、光吸収膜３０１が部分的に薄膜化される。次に、図２ａのように、薬液又はアッシングにより、フォトレジスト２１１を除去する。こうして、チップ１個分の範囲内で膜厚が２段階に変化する光吸収膜３０１が形成される。基板１１１上には、第１の膜厚Ｔ1の光吸収膜３０１で覆われた第１領域Ｒ1と、第１の膜厚Ｔ1よりも薄い第２の膜厚Ｔ2の光吸収膜３０１で覆われた第２領域Ｒ2とが形成される。
【００４０】
次に、図２ｂのように、フォトリソグラフィにより、フォトレジスト２１２のパターンを光吸収膜３０１上に形成する。次に、図２ｃのように、フォトレジスト２１２をマスクとするドライエッチングにより、光吸収膜３０１を加工する。これにより、光吸収膜３０１が部分的に薄膜化される。次に、図２ｄのように、薬液又はアッシングにより、フォトレジスト２１２を除去する。こうして、チップ１個分の範囲内で膜厚が３段階に変化する光吸収膜３０１が形成される。基板１１１上には、第１の膜厚Ｔ1の光吸収膜３０１で覆われた第１領域Ｒ1と、第１の膜厚Ｔ1よりも薄い第２の膜厚Ｔ2の光吸収膜３０１で覆われた第２領域Ｒ2と、第２の膜厚Ｔ2よりも薄い第３の膜厚Ｔ3の光吸収膜３０１で覆われた第３領域Ｒ3とが形成される。
【００４１】
本実施例では、第２領域Ｒ2の形成後に第３領域Ｒ3を形成するが、代わりに、第３領域Ｒ3の形成後に第２領域Ｒ2を形成してもよい。
【００４２】
次に、図２ｅのように、第１領域Ｒ1，第２領域Ｒ2，第３領域Ｒ3を有する基板１１１の活性化アニールを行う。すなわち、基板１１１にレーザー光を照射することにより、基板１１１をアニールする。図２ｅでは、基板１１１にレーザー光が照射される様子が、矢印Ｃで示されている。ここでは、レーザー光の照射エネルギー密度が４０Ｊ／ｃｍ２、加熱時間が１ミリ秒となるようなスキャン条件の下、活性化アニールが行われる。当該活性化アニールにより、ゲート電極（ゲート導電体）１３２及びソースドレイン領域１４１内の不純物が活性化され、ゲート電極（ゲート導電体）１３２及びソースドレイン領域１４１が完成する。次に、図２ｆのように、薬液又はアッシングにより、光吸収膜３０１を除去する。
【００４３】
なお、図２ｃの工程において、光吸収膜３０１を薄膜化する代わりに、光吸収膜３０１を除去してもよい。これにより、図２ｄのような基板１１１の代わりに、図３ａのような基板１１１が得られる。図３ａでは、基板１１１上に、第１の膜厚Ｔ1の光吸収膜３０１で覆われた第１領域Ｒ1と、第１の膜厚Ｔ1よりも薄い第２の膜厚Ｔ2の光吸収膜３０１で覆われた第２領域Ｒ2と、光吸収膜３０１が除去された第３領域Ｒ3とが形成されている。また、本実施例では、膜厚が３段階に変化する光吸収膜３０１を形成する代わりに、膜厚が４段階以上に変化する光吸収膜３０１を形成してもよい。このような光吸収膜３０１を有する基板１１１の例を、図３ｂ及び図３ｃに示す。図３ｂの第４領域Ｒ4では、光吸収膜３０１が薄膜化されている。図３ｃの第４領域Ｒ4では、光吸収膜３０１が除去されている。
【００４４】
以下、本実施例の光吸収膜３０１について、図２ｄを参照して詳細に説明する。但し、以下の説明は、膜厚が３段階に変化する光吸収膜３０１だけでなく、膜厚が４段階以上に変化する光吸収膜３０１にも適宜適用可能である。
【００４５】
消衰係数は、光吸収膜３０１の光学的な特性を示す指標の１つである。光吸収膜３０１の消衰係数が一定の場合、光吸収膜３０１の光吸収率は膜厚に応じて変化する。光吸収膜３０１の消衰係数をＫ、膜厚Ｔ1，Ｔ2，Ｔ3の光吸収膜３０１の光吸収率をＡ1，Ａ2，Ａ3とすると、近似的に以下の関係が成り立つと考えられる。
Ａ1：Ａ2：Ａ3 ＝ ＫＴ1：ＫＴ2：ＫＴ3 ・・・ (１)。
【００４６】
よって、膜厚ＴNと光吸収率ＡNとの間には、近似的に以下の関係が成り立つものと考えられる。Ｎは１，２，又は３であり、Ｃは定数である。
ＡN ＝ ＣＫＴN ・・・ (２)。
【００４７】
ここで、光吸収膜３０１に入射したが、光吸収膜３０１では吸収されず、基板１１１の表面に到達した光について考える。当該光の量をＱ、基板１１１の表面における反射率をＲとする。この場合、基板１１１で吸収される光の量は（１−Ｒ）Ｑとなり、基板１１１では吸収されずに反射される光の量はＲＱとなる。反射光ＲＱは、その一部が光吸収膜３０１で吸収されることになる。
【００４８】
ここで、光吸収膜３０１の単位面積に入射する光のエネルギー密度をＷとする。また、光吸収膜３０１で吸収される入射光のエネルギー密度をＷ1とする。また、光吸収膜３０１では吸収されずに基板１１１に到達する光のエネルギー密度をＷ2とする。また、基板１１１で吸収される光のエネルギー密度をＷ3とする。また、基板１１１では吸収されずに反射される光のエネルギー密度をＷ4とする。また、光吸収膜３０１で吸収される反射光のエネルギー密度をＷ5とする。この場合、Ｗ1，Ｗ2，Ｗ3，Ｗ4，Ｗ5は次のように与えられる。
Ｗ1 ＝ ＷＡN ＝ ＷＣＫＴN ・・・ (３)。
Ｗ2 ＝ Ｗ(１−ＡN) ＝ Ｗ(１−ＣＫＴN) ・・・ (４)。
Ｗ3 ＝ Ｗ2(１−Ｒ) ＝ Ｗ(１−Ｒ)(１−ＡN) ・・・ (５)。
Ｗ4 ＝ Ｗ2Ｒ ＝ ＷＲ(１−ＡN) ・・・ (６)。
Ｗ5 ＝ Ｗ4ＡN ＝ ＷＲ(１−ＡN)ＡN ・・・ (７)。
【００４９】
基板１１１及び光吸収膜３０１により吸収される光の量をＷTとする。当該光の量ＷTは次のように与えられる。
ＷT ＝ Ｗ1＋Ｗ3＋Ｗ5
＝ Ｗ{ＡN＋(１−Ｒ)(１−ＡN)＋Ｒ(１−ＡN)ＡN}
＝ Ｗ{１−Ｒ(１−ＡN)2} ・・・ (８)。
【００５０】
よって、Ｗ{１−Ｒ(１−ＡN)2}が実効的な光吸収量となる。よって、入射した光の量に対する吸収された光の量である光吸収率ＷT／Ｗは、{１−Ｒ(１−ＡN)2}となる。なお、０＜ＡN＜１である。ＷTはＡNの関数であり、ＡNはＴNの関数であるため、ＷTはＴNの関数となる。即ち、基板１１１及び光吸収膜３０１により吸収される光の量は、光吸収膜３０１の膜厚に応じて変化する。よって、基板１１１のアニール温度は、光吸収膜３０１の膜厚に応じて変化することになる。
【００５１】
本実施例では、光吸収膜３０１の膜厚を、ゲート導電体（ＧＣ）１３２の配置に応じて変化させる。
【００５２】
ゲート導電体１３２は一般に、基板領域１２１と素子分離領域１２２とにまたがって形成されている。基板１２１及び素子分離領域１２２の詳細については、図１ａを参照されたい。本実施例では、ゲート導電体１３２が基板領域１２１に形成されているような領域に、第１領域Ｒ1を形成し、ゲート導電体１３２が素子分離領域１２２に形成されているような領域に、第２領域Ｒ2及び第３領域Ｒ3を形成する。ゲート導電体１３２は一般に、基板領域１２１内に存在する部分と素子分離領域１２２内に存在する部分とを有し、前者の部分の面積は一般に後者の部分の面積よりも狭い。
【００５３】
また、基板１１１上には通常、様々な面積の素子分離層１１２が形成される。例えば、メモリ回路内の素子分離層１１２の面積は通常、周辺Ｉ／Ｏ回路内の素子分離層１１２の面積よりも狭い。本実施例では、ゲート導電体１３２が比較的狭い素子分離層１１２上に形成されているような領域に、第２領域Ｒ2を形成し、ゲート導電体１３２が比較的広い素子分離層１１２上に形成されているような領域に、第３領域Ｒ3を形成する。例えば、ゲート導電体１３２が素子分離層１１２上に形成されており、当該素子分離層１１２の面積が閾値よりも小さいような領域に、第２領域Ｒ2を形成し、ゲート導電体１３２が素子分離層１１２上に形成されており、当該素子分離層１１２の面積が上記閾値よりも大きいような領域に、第３領域Ｒ3を形成する。なお、ゲート導電体１３２が素子分離層１１２上に形成されており、当該素子分離層１１２の面積が上記閾値と等しいような領域については、第２領域Ｒ2を形成するようにしてもよいし、第３領域Ｒ3を形成するようにしてもよい。
【００５４】
ゲート導電体１３２の材料であるポリシリコンと基板１１１の材料であるシリコン単結晶は同等の熱伝導率を有し、約１．３Ｗ／ｃｍ・Ｋであるが、素子分離層１１２の材料であるシリコン酸化物の熱伝導率はシリコンよりも遥かに小さい約０．００１５Ｗ／ｃｍ・Ｋである。そのため、基板１１１のレーザーアニールの際、素子分離層１１２が密な領域では熱が基板１１１に伝わりにくいのに対し、素子分離層１１２が疎な領域では熱が基板１１１に伝わりやすい。熱伝導率が高いということは、一定時間内に熱が拡散する距離が長いことを意味する。レーザーにより加熱された部分は、熱が周囲に拡散することで温度が低下する。よって、熱伝導率の高い材料は熱伝導率の低い材料よりも早く温度低下する傾向がある。つまり、基板領域１２１は比較的冷めやすく、素子分離領域１２２は比較的冷めにくいという傾向がある。
【００５５】
そのため、基板１１１のレーザーアニールの際、基板領域１２１内のゲート導電体１３２と、比較的狭い素子分離層１１２上のゲート導電体１３２と、比較的広い素子分離層１１２上のゲート導電体１３２は、異なる温度履歴を示す。よって、これらのゲート導電体１３２のアニール温度が、異なる温度になってしまう。そこで、本実施例では、光吸収膜３０１の膜厚をゲート導電体１３２の配置に応じて変化させて、ゲート導電体１３２間のアニール温度のずれを抑制する。
【００５６】
図４は、ゲート導電体１３２の配置について説明するための図である。図４Ａ及び図４ａは、基板領域１２１に形成されたゲート導電体１３２を表す。図４Ａ及び図４ａはそれぞれ、断面図及び平面図である。図４Ｂ及び図４ｂは、比較的狭い素子分離層１１２上に形成されたゲート導電体１３２を表す。図４Ｂ及び図４ｂはそれぞれ、断面図及び平面図である。図４Ｃ及び図４ｃは、比較的広い素子分離層１１２上に形成されたゲート導電体１３２を表す。図４Ｃ及び図４ｃはそれぞれ、断面図及び平面図である。
【００５７】
レーザーアニール用のレーザーの例としては、波長０．７８μｍ乃至０．９８μｍの半導体レーザーや、波長１．０μｍ乃至１．１μｍのＮｄ：ＹＡＧレーザーが挙げられる。但し、レーザーアニール用のレーザーは、これらのレーザーには限定されない。光吸収膜３０１はここでは、主にカーボンからなる膜を堆積することにより形成する。上記の例のレーザーに対する当該光吸収膜３０１の消衰係数Ｋは、０．１５である。
【００５８】
ここで、光吸収膜３０１の加工方法の例を説明する。図４Ａの領域では、基板１１１及びゲート導電体１３２内の不純物を高濃度に活性化させることが望ましいので、光吸収膜３０１の膜厚を厚くする。図４Ａの領域における光吸収膜３０１の膜厚は例えば、４μｍとする。図４Ｃの領域では、ゲート導電体１３２の溶解を防ぐために、光吸収膜３０１の膜厚を薄くする。図４Ｃの領域における光吸収膜３０１の膜厚は例えば、２μｍとする。図４Ｂの領域における光吸収膜３０１の膜厚は、図４Ａの領域の膜厚と図４Ｃの領域の膜厚との間の膜厚とする。図４Ｃの領域における光吸収膜３０１の膜厚は例えば、３μｍとする。このようにして、基板１１１上には、第１の膜厚Ｔ1（＝４μｍ）の光吸収膜３０１で覆われた第１領域Ｒ1と、第１の膜厚Ｔ1よりも薄い第２の膜厚Ｔ2（＝３μｍ）の光吸収膜３０１で覆われた第２領域Ｒ2と、第２の膜厚Ｔ2よりも薄い第３の膜厚Ｔ3（＝２μｍ）の光吸収膜３０１で覆われた第３領域Ｒ3とが形成される。
【００５９】
このような光吸収膜３０１の例を図５に示す。図５は、光吸収膜３０１の膜厚について説明するための図である。図５Ａは、図４Ａと同様、基板領域１２１に形成されたゲート導電体１３２を表す。図５Ａの領域は、第１領域Ｒ1となっている。図５Ｂは、図４Ｂと同様、比較的狭い素子分離層１１２上に形成されたゲート導電体１３２を表す。図５Ｂの領域は、第２領域Ｒ2となっている。図５Ｃは、図４Ｃと同様、比較的広い素子分離層１１２上に形成されたゲート導電体１３２を表す。図５Ｃの領域は、第３領域Ｒ3となっている。
【００６０】
ここで、実効的な光吸収率ＷT／Ｗを算出する事にする。ここでは、膜厚２μｍの光吸収膜３０１の光吸収率ＡNを０．３、基板１１１の反射率Ｒを０．３とする。この場合、第１領域Ｒ1（Ｔ1＝４μｍ），第２領域Ｒ2（Ｔ2＝３μｍ），第３領域Ｒ3（Ｔ3＝２μｍ）の実効的な光吸収率ＷT／Ｗの比はそれぞれ、０．９５，０．９１，０．８５となり、基板１１１上での実効的な光吸収率ＷT／Ｗが、１０％程の幅で変化する。これにより、第１領域Ｒ1の不純物の十分な活性化と第３領域Ｒ3のゲート導電体１３２の溶解防止とを両立することが可能になる。
【００６１】
本実施例には、以下のような利点がある。
【００６２】
本実施例には第１に、光吸収膜３０１の膜厚を変化させることで素子分離層１１２上のゲート導電体１３２の過加熱を抑制できるので、レーザー光のエネルギー密度の設定自由度が高いという利点がある。光吸収膜３０１の膜厚が均一な場合には、基板領域１２１を十分に活性化させるためにレーザー光のエネルギー密度を高くすると、素子分離層１１２上のゲート導電体１３２が過剰に加熱されて溶解することがある。かといって、素子分離層１１２上のゲート導電体１３２が溶解しないようにレーザー光のエネルギー密度を低くすると、基板領域１２１の活性化が不十分となる。一方、本実施例においては、素子分離層１１２上のゲート導電体１３２の過加熱を抑制しつつ、基板領域１２１を十分に活性化させることが可能である。
【００６３】
本実施例には第２に、光吸収率ＷT／Ｗの変化をゆるやかにすることができるという利点がある。光吸収膜３０１のある部分とない部分とを作り、光吸収膜３０１の膜厚を２段階分変化させる場合、前者の部分と後者の部分とで光吸収率ＷT／Ｗが急激に変化する。よって、基板領域１２１の十分な活性化と素子分離層１１２上のゲート導電体１３２の過加熱の抑制との両立が困難な事が多い。一方、本実施例では、素子分離層１１２上のゲート導電体１３２の過加熱を抑制しつつ、基板領域１２１を十分に活性化させることが比較的容易である。本実施例では、必要に応じて、光吸収膜３０１の膜厚を４段階以上変化させることも可能である。
【００６４】
図６は、トランジスタの性能の評価結果を示したグラフである。曲線Ａは、本実施例のトランジスタの性能の評価結果を表す。当該トランジスタは、図１及び図２のような製造工程により製造されたものである。曲線Ｂは、比較例のトランジスタの性能の評価結果を表す。当該トランジスタは、均一な膜厚を有する光吸収膜３０１を利用して製造されたものである。なお、これらのトランジスタを製造する際には、素子分離層１１２上のゲート導電体１３２が溶解しない範囲内での最大の照射エネルギー密度で、レーザーアニールを実施した。
【００６５】
曲線Ａ及び曲線Ｂはそれぞれ、トランジスタのオフ時及びオン時にソースドレイン間に流れる電流値を測定し、オフ時及びオン時の電流値の関係を表示したものである。一定のオフ電流値に対してオン電流値が大きいほど、トランジスタの特性が優れている。図６によれば、曲線Ａの方がオン電流値が大きく、本実施例のトランジスタの特性の方が優れていることが解る。本実施例の製造方法では、素子分離層１１２上のゲート導電体１３２を過剰に加熱することなく、基板領域１２１を十分に活性化させることができる。よって、本実施例の製造方法によれば、優れた特性のトランジスタを製造することができる。
【００６６】
以上のように、本実施例では、光吸収膜３０１の膜厚を３段階以上に変化させる。これにより、アニール温度の不均一による不具合や、アニール温度を領域ごとに変化させられないことによる不具合を抑制することができる。
【００６７】
なお、本実施例の光吸収膜３０１は、レーザー光による活性化アニール用として有用であるだけでなく、その他の光による活性化アニール用としても有用である。本実施例の光吸収膜３０１は例えば、タングステンハロゲンランプ光やキセノンフラッシュランプ光による活性化アニール用としても有用である。ただし、アニール温度を制御することは特にレーザーアニールやフラッシュランプアニールにおいて必要となるものなので、本実施例の光吸収膜３０１は主にレーザーアニール用やフラッシュランプアニール用として有用である。
【００６８】
また、本実施例では例えば、ｐＭＯＳ領域（又はｎＭＯＳ領域）に第１領域Ｒ1を形成し、ｎＭＯＳ領域（又はｐＭＯＳ領域）に第２領域Ｒ2を形成し、その他の領域（例えばキャパシタ領域）に第３領域Ｒ3を形成してもよい。これは例えば、ｐＭＯＳとｎＭＯＳの一方のゲート電極がメタル電極で、ｐＭＯＳとｎＭＯＳの他方のゲート電極がポリシリコン電極の場合に有用である。
【００６９】
（第２実施例）
図７は、第２実施例の半導体装置１０１の製造工程図である。図７ａ乃至ｄの製造工程図は、図１ａ乃至ｇ及び図２ａ乃至ｆの後に続く製造工程図である。
【００７０】
図７ａは、図２ｆの工程の終了直後の基板１１１を表す。図７ａには、基板１１１と、素子分離層１１２と、ゲート絶縁膜１３１と、ゲート電極１３２と、ソースドレイン領域１４１と、側壁絶縁膜１５１とが示されている。
【００７１】
続いて、図７ｂのように、ＣＶＤ（化学気層成長）等により、基板１１１の全面に層間絶縁膜１６１を堆積する。これにより、基板１１１及びゲート電極１３２上に層間絶縁膜１６１が形成される。層間絶縁膜１６１はここでは、シリコン酸化膜である。次に、既知の方法等により、層間絶縁膜１６１を加工して、基板１１１及びゲート電極１３２の表面が露出するようなコンタクトホール１６２を形成する。これにより、基板１１１（ソースドレイン領域１４１）の表面と、ゲート電極１３２の表面とが露出する。次に、スパッタリング等により、基板１１１の全面に金属膜１６３を堆積する。これにより、基板１１１及びゲート電極１３２の表面に金属膜１６３が形成される。該金属膜１６３はここでは、シリサイド化用のニッケル膜である。
【００７２】
次に、金属膜１６３上に光吸収膜４０１を堆積する。これにより、基板１１１の上方に一定膜厚の光吸収膜４０１が形成される。光吸収膜４０１の例は、光吸収膜３０１の例と同様である。次に、光吸収膜４０１を加工する。基板１１１上には、第１の膜厚Ｔ1の光吸収膜４０１で覆われた第１領域Ｒ1と、第１の膜厚Ｔ1よりも薄い第２の膜厚Ｔ2の光吸収膜４０１で覆われた第２領域Ｒ2と、第２の膜厚Ｔ2よりも薄い第３の膜厚Ｔ3の光吸収膜４０１で覆われた第３領域Ｒ3とが形成される。光吸収膜４０１の加工方法の例は、光吸収膜３０１の加工方法の例と同様である。次に、第１領域Ｒ1，第２領域Ｒ2，第３領域Ｒ3を有する基板１１１のシリサイド化アニールを行う。該シリサイド化アニールには、レーザーアニールが含まれる。該レーザーアニールの後には、反応しなかった余分な金属膜１６３を、薬液により除去する。その後、２回目のアニール処理を、一般的なアニール装置により行う。当該シリサイド化アニールにより、図７ｃのように、基板１１１及びゲート電極１３２の表面に金属シリサイド層１６４が形成される。この工程の詳細については、後述する。
【００７３】
次に、図７ｄのように、コンタクトホール１６２内にコンタクト材料を埋め込む。これにより、金属シリサイド層１６４上にコンタクトプラグ１６５が形成される。コンタクトプラグ１６５はここでは、Ｗ（タングステン）プラグである。
【００７４】
以上のように、本実施例では、金属シリサイド層１６４の形成工程でレーザーアニールを利用する。以下、該レーザーアニールについて説明する。
【００７５】
本実施例のレーザーアニールでは、金属膜１６３の表面にレーザーを照射する。しかしながら、金属膜１６３は一般に光の反射率が高いため、金属膜１６３をレーザー光により加熱するのは困難である。そこで本実施例では、金属膜１６３の表面に光吸収膜４０１を形成する。そして本実施例では更に、コンタクト領域（シリサイド領域）の面積と絶縁体領域（非シリサイド領域）の面積との比率に応じて光吸収膜４０１の膜厚を変化させる。これにより、コンタクト領域の面積と絶縁体領域の面積との比率に応じて、アニール温度が変化することになる。
【００７６】
ここで、金属シリサイド層１６４が形成される領域であるシリサイド領域の面積をＳとする。本実施例では、図７ｂの工程で露出した基板１１１及びゲート電極１３２の表面がシリサイド領域となる。シリサイド領域では、シリコン（ここではシリコン基板及びポリシリコン電極）の表面に金属シリサイド層１６４が形成される。また、金属シリサイド層１６４が形成されない領域である非シリサイド領域の面積をＡとする。本実施例では、非シリサイド領域は層間絶縁膜１６１等の絶縁体で占められる。
【００７７】
レーザーアニールの際、シリサイド領域の金属はシリコンと反応するが、非シリサイド領域の金属は反応しない。よって、面積Ａが面積Ｓに比べて十分に広い場合、シリサイド領域の周囲には、未反応の金属原子が大量に存在することになる。この場合、シリサイド領域には、金属原子が過剰に供給されることになる。そのため、異常反応が起きて正常な金属シリサイドが形成されなくなり、ソースドレイン領域１４１及びゲート電極１３２のコンタクト抵抗が規格からはずれる場合がある。そこで本実施例では、面積Ａが面積Ｓに比べて十分に広い領域では、アニール温度が相対的に低くなるよう光吸収膜４０１の膜厚を設定する。これにより、異常反応の発生が抑制される。
【００７８】
本実施例では、半導体装置１０１のレイアウト設計の際に、設計図面の全領域を１μｍ×１μｍの正方形領域に分割する。そして、各正方形領域におけるシリサイド領域の面積率αを算出する。面積率αは、正方形領域の面積に占めるシリサイド領域の面積の割合を表し、α＝Ｓ／（Ｓ＋Ａ）で表される。本実施例では、各正方形領域におけるシリサイド領域の面積率αに応じて、各正方形領域の光吸収膜４０１の膜厚を変化させる。なお、各分割領域の形状は、正方形以外の形状でも構わない。
【００７９】
図８は、光吸収膜４０１の膜厚について説明するための図である。図８Ａ乃至Ｃはそれぞれ、正方形領域の上面図である。図８Ａ乃至Ｃにはそれぞれ、シリサイド領域１７１と非シリサイド領域１７２とが模式的に示されている。図８Ａには、面積率αが閾値Ｘよりも大きいような正方形領域が示されている。また、図８Ｂには、面積率αが閾値Ｘよりも小さく閾値Ｙよりも大きいような正方形領域が示されている。また、図８Ｃには、面積率αが閾値Ｙよりも小さいような正方形領域が示されている。但し、閾値Ｘと閾値Ｙとの間には、０＜Ｙ＜Ｘ＜１の関係が成り立つとする。ここでは、Ｘ＝０．５（５０％）とし、Ｙ＝０．１（１０％）とする。
【００８０】
本実施例では、図８Ａのような正方形領域に第１領域Ｒ1を形成し、図８Ｂのような正方形領域に第２領域Ｒ2を形成し、図８Ｃのような正方形領域に第３領域Ｒ3を形成する。この様子は、図８ａ乃至ｃに模式的に示されている。図８ａは図８Ａの断面図、図８ｂは図８Ｂの断面図、図８ｃは図８Ｃの断面図である。第１膜厚Ｔ1はここでは、１．５μｍとする。第２膜厚Ｔ2はここでは、０．７５μｍとする。第３膜厚Ｔ3はここでは、０．５μｍとする。なお、面積率αが閾値Ｘと等しいような正方形領域については、第１領域Ｒ1を形成するようにしてもよいし、第２領域Ｒ2を形成するようにしてもよい。また、面積率αが閾値Ｙと等しいような正方形領域については、第２領域Ｒ2を形成するようにしてもよいし、第３領域Ｒ3を形成するようにしてもよい。
【００８１】
ここで、実効的な光吸収率ＷT／Ｗを算出してみる。ここでは、金属膜１６３の光反射率を０．７とする。この場合、第１領域Ｒ1（Ｔ1＝１．５μｍ），第２領域Ｒ2（Ｔ2＝０．７５μｍ），第３領域Ｒ3（Ｔ3＝０．５μｍ）の実効的な光吸収率ＷT／Ｗの比はそれぞれ、０．５８，０．４５，０．４０となり、基板１１１上での実効的な光吸収率ＷT／Ｗが、１０％以上の幅で変化する。これにより、十分なアニール温度の変化が得られる。
【００８２】
本実施例においては、図８のような光吸収膜４０１を形成した後、基板１１１のシリサイド化アニールを行う。以下、当該シリサイド化アニールについて説明する。
【００８３】
先ず、基板１１１のレーザーアニールを行う。即ち、基板１１１にレーザー光を照射することにより、基板１１１をアニールする。ここでは、レーザー光の照射エネルギー密度が２０Ｊ／ｃｍ2、加熱時間が１ミリ秒となるようなスキャン条件の下、レーザーアニールが行われる。次に、薬液又はアッシングにより、光吸収膜４０１を除去する。次に、基板１１１を薬液に浸漬して、未反応のニッケルを除去する。当該薬液はここでは、硫酸と過酸化水素水との混合液とする。
【００８４】
次に、基板１１１のランプアニールを行う。当該ランプアニールはここでは、窒素等の不活性ガス雰囲気で、４５０℃から６００℃の温度で、３０秒間から６０秒間行われる。これにより、ニッケルとシリコンとが完全に反応して、ニッケルシリサイド層が形成される。以上のように、本実施例では、１回目のアニール工程ではレーザーアニールを行い、２回目のアニール工程ではランプアニールを行う。本実施例では、１回目のアニール後に過剰なニッケルが除去されるので、２回目のアニールとしてランプアニールを採用することができる。なお、１回目のアニールは、フラッシュランプアニールでもよい。
【００８５】
図９は、トランジスタの性能の評価結果を示したグラフである。曲線Ａは、本実施例のトランジスタ２０個の性能の評価結果を表す。これらのトランジスタは、図７ａ乃至ｄのような製造工程により製造されたものである。曲線Ｂは、比較例のトランジスタ２０個の性能の評価結果を表す。これらのトランジスタは、均一な膜厚を有する光吸収膜４０１を利用して製造されたものである。
【００８６】
曲線Ａ及び曲線Ｂはそれぞれ、２０個のトランジスタの接合リーク特性を表す。比較例では、接合リークが異常に大きいトランジスタが存在する事が解る。これに対し、本実施例では、接合リークが異常に大きいトランジスタは存在しない事が解る。よって、本実施例の製造方法によれば、良好な接合リーク特性を示すトランジスタが製造される事が期待される。
【００８７】
なお、半導体装置１０１の製造工程では、光吸収膜３０１及び光吸収膜４０１の両方を利用してもよいし、光吸収膜３０１及び光吸収膜４０１のいずれか一方のみを利用してもよい。また、光吸収膜３０１について行った説明は、光吸収膜４０１についても適宜適用可能である。
【図面の簡単な説明】
【００８８】
【図１】第１実施例の半導体装置の製造工程図である。
【図２】第１実施例の半導体装置の製造工程図である。
【図３】第１実施例の半導体装置の製造工程図（変形例）である。
【図４】ゲート導電体の配置について説明するための図である。
【図５】光吸収膜の膜厚について説明するための図である。
【図６】トランジスタの性能の評価結果を示したグラフである。
【図７】第２実施例の半導体装置の製造工程図である。
【図８】光吸収膜の膜厚について説明するための図である。
【図９】トランジスタの性能の評価結果を示したグラフである。
【符号の説明】
【００８９】
１０１  半導体装置
１１１  基板
１１２  素子分離層
１２１  基板領域
１２２  素子分離領域
１３１  ゲート絶縁膜
１３２  ゲート電極
１４１  ソースドレイン領域
１５１  側壁絶縁膜
１６１  層間絶縁膜
１６２  コンタクトホール
１６３  金属膜
１６４  金属シリサイド層
１６５  コンタクトプラグ
１７１  シリサイド領域
１７２  非シリサイド領域
２０１  フォトレジスト
２０２  フォトレジスト
２１１  フォトレジスト
２１２  フォトレジスト
３０１  光吸収膜
４０１  光吸収膜
【図１】
2009130243.tif 000003
【図２】
2009130243.tif 000004
【図３】
2009130243.tif 000005
【図４】
2009130243.tif 000006
【図５】
2009130243.tif 000007
【図６】
2009130243.tif 000008
【図７】
2009130243.tif 000009
【図８】
2009130243.tif 000010
【図９】
2009130243.tif 000011