(57)【要約】【課題】半導体電子部品がアンダーフィル封止されてなる半導体装置において、半導体電子部品の側面へのアンダーフィルの這い上がり不足を解消して十分なアンダーフィル封止強度を確保するとともに、アンダーフィルの基板表面への不要な流動拡散を防止する。【解決手段】ソルダーレジスト膜層３を有する基板２上に実装された略矩形平面形状を有する半導体電子部品１０がアンダーフィル５により封止されてなり、基板と半導体電子部品には親水性を向上させるための表面改質処理が施され、前記ソルダーレジスト膜層には、前記半導体電子部品の実装領域の周囲に、当該半導体電子部品の外形形状に沿う溝３０が画成され、当該溝の２重輪郭線の内側の線３１の４隅３３はＲ状であり、外側の線３２の４隅３４は直角である半導体装置１ａとした。【選択図】図１
2009267127.tif 000002
【特許請求の範囲】
【請求項１】
ソルダーレジスト膜層を有する基板上に実装された略矩形平面形状を有する半導体電子部品がアンダーフィル封止されてなる半導体装置であって、
前記基板、および半導体電子部品には、親水性を向上させるための表面改質処理が施され、
前記ソルダーレジスト膜層には、前記半導体電子部品の実装領域の周囲に、当該半導体電子部品の外形形状にほぼ沿う略矩形の平面形状をなす溝が画成され、
当該溝の略矩形の平面形状を縁取る２重輪郭線は、四隅の形状が、前記半導体電子部品側となる内側については角が面取りされたＲ形状であり、外側については直角に屈曲する形状であることを特徴とする半導体装置。
【請求項２】
前記溝の略矩形の平面形状を縁取る２重輪郭線は、略矩形状の前記半導体電子部品の一辺に隣接する辺に、外側に凸状となる凸部が形成されているとともに、当該凸部における少なくとも内側の輪郭線の両端が前記半導体電子部品の前記一辺の両端の内側に位置することを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ソルダーレジスト膜層を有する基板上に実装された略矩形平面形状を有する半導体電子部品がアンダーフィル封止されてなる半導体装置に関する。具体的には、半導体装置の信頼性を向上させるためのアンダーフィル封止技術の改良に関する。
【背景技術】
【０００２】
ＬＧＡ（Land Grid Array）、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Size Package）などの半導体電子部品、あるいはインターポーザ上にベアチップを搭載した半導体電子部品などが基板上に実装されてなる半導体装置では、半導体電子部品は、微細なバンプを端子として、その端子が基板上の印刷配線における導体部分（端子パッド）に半田などによって接続されることで実装される。この半導体装置では、その後のリフロー工程などにおいて基板が加熱されたり、高低差がある温度サイクルのある環境下に置かれたりすると、基板と半導体電子部品のパッケージを構成する樹脂などとの熱膨張差により上記の端子と端子パッドとの接続部に応力が発生する。この応力は、微細な接続部を断線させる原因となる。そして、このような断線を防止するための技術が本発明の対象であるアンダーフィル封止技術である。周知のごとく、アンダーフィル封止技術は、半導体電子部品と基板との隙間にアンダーフィル（例えば、紫外線硬化型の液状樹脂）を毛細管現象などを利用して充填した後、それを硬化させて固めることで接続の信頼性を確保するものである。
【０００３】
図４（Ａ）（Ｂ）に従来のアンダーフィル封止技術についての概略図を示した。（Ａ）は、半導体電子部品１０の側断面図であり、（Ｂ）は（Ａ）に示した半導体電子部品１０を基板２上に実装した状態を示す側断面図である。半導体電子部品１０は、半導体回路を構成するシリコン層１１の下層に、ガラスによるパッシベーション層（１２、１３）やエポキシ樹脂による絶縁樹脂層（再配線層）１４などが積層された構造となっている。基板２の表面にはプリント配線が形成されているとともに、その配線を保護するためにソルダーレジスト３が皮膜形成されている。また、周知のフォトリソグラフィ技術によってソルダーレジスト３の一部を開口することで、基板２上に実装される各種電子部品に対応する端子パッド４を基板２表層に露出させている。アンダーフィル５は、半導体電子部品１０を実装した後、当該半導体電子部品１０と基板２との隙間ｄに充填されて硬化される。
【０００４】
しかし、従来のアンダーフィル封止技術では、（Ｂ）に示すように、半導体電子部品１０の側面にアンダーフィル５が十分に這い上がらず、部品側面を十分にアンダーフィル５によって固定することができない場合があった。アンダーフィル５による半導体電子部品１０の側面への這い上がりが不足すると、積層構造を有する半導体電子部品１０の下層のみがアンダーフィル５によって固定されてしまうことになる。当然、半導体電子部品１０内部の各層間でも熱膨張差による応力が発生する。そのため、下層のみがアンダーフィル５で固定されていると、その上層との界面に掛かる応力を緩和することができず、例えば、パッシベーション層１２に亀裂が入ったり、パッシベーション層１２と再配線層１４との界面（１２−１４）に剥離が発生したりする。ベアチップをインターポーザ上に搭載した半導体電子部品では、ベアチップがインターポーザとの界面で剥離が発生する可能性もある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者らは、アンダーフィルの這い上がり不足の原因について考察し、半導体電子部品表面の表面張力が大きいため、すなわち親水性が不足しているためにアンダーフィルが弾かれるのではないか、と推察した。すなわち、表面張力の原因となる半導体電子部品表面や基板表面の不純物を除去することで親水性が向上し、アンダーフィルが半導体電子部品と基板との間隙に均一に充填され、かつ、アンダーフィルが部品側面に十分に這い上がるのではないかと考えた。そして、ＵＶ洗浄やプラズマクリーニング、あるいはコロナ放電など周知の基板洗浄技術に着目し、アンダーフィルで半導体電子部品側面を封止する前に、これら基板洗浄技術による表面改質処理を施すことで、アンダーフィルの這い上がり不足が解消できることを知見した。
【０００６】
しかしながら、半導体電子部品側面の親水性が向上してアンダーフィルの這い上がり不足が解消された一方で、基板表面の親水性も向上したため、アンダーフィルが封止の対象となる半導体電子部品の周囲にも広範囲に流動拡散し、基板上に実装される他の部品（周辺部品）にアンダーフィルが付着し、外観上問題がある。
【０００７】
本発明は上記課題に鑑みなされたもので、その目的は、半導体電子部品がアンダーフィル封止されてなる半導体装置において、前記半導体電子部品の側面へのアンダーフィルの這い上がり不足を解消して十分なアンダーフィル封止強度を確保するとともに、アンダーフィルの基板表面への不要な流動拡散を防止することにある。
【課題を解決するための手段】
【０００８】
本発明者らは、半導体装置の基板表面には、回路配線の保護を目的としたソルダーレジスト層が形成されていることに着目した。そして、基板において、改質処理によって親水性が向上したのはこのソルダーレジスト層の表面であり、このソルダーレジスト層の表面の一部に親水性が不足する部分、あるいはアンダーフィルの流動拡散を防止する構造があれば、アンダーフィルの半導体電子部品側面への這い上がり不足を解消しつつ、基板表面への不要な流動拡散を防止できると考えた。具体的には、基板において、半導体電子部品の周囲のソルダーレジスト膜に溝を画成すれば、この溝が「ダム」となってアンダーフィルの流動拡散を防止できると考えた。しかし、実際には、単純に半導体電子部品の外形に沿って矩形状の画成した場合、確実に半導体電子部品の側面、特に４隅の側面にアンダーフィルが上層まで這い上がらない場合や、溝に流入したアンダーフィルが溝の外側の壁面を乗り越えて基板に流入してしまう場合があった。そこで、溝の平面形状を縁取る２重輪郭線の細部の形状について鋭意検討を重ね、その結果、半導体電子部品の４隅の側面も上層まで確実にアンダーフィルが這い上がり、溝に流入したアンダーフィルを確実に溝の内部に止まらせることができる最適形状があることを知見した。
【０００９】
本発明は、上記考察や知見に基づきなされたもので、  ソルダーレジスト膜層を有する基板上に実装された略矩形平面形状を有する半導体電子部品がアンダーフィル封止されてなる半導体装置であって、
前記基板、および半導体電子部品には、親水性を向上させるための表面改質処理が施され、
前記ソルダーレジスト膜層には、前記半導体電子部品の実装領域の周囲に、当該半導体電子部品の外形形状にほぼ沿う略矩形の平面形状をなす溝が画成され、
当該溝の略矩形の平面形状を縁取る２重輪郭線は、四隅の形状が、前記半導体電子部品側となる内側については角が面取りされたＲ形状であり、外側については直角に屈曲する形状である半導体装置としている。
【００１０】
また、前記溝の略矩形の平面形状を縁取る２重輪郭線は、略矩形状の前記半導体電子部品の一辺に隣接する辺に、外側に凸状となる凸部が形成されているとともに、当該凸部における少なくとも内側の輪郭線の両端が前記半導体電子部品の前記一辺の両端の内側に位置する半導体装置とすればより好ましい。
【発明の効果】
【００１１】
本発明の半導体装置によれば、アンダーフィルが半導体電子部品の側面に十分に這い上がった状態で固定されているため、高い封止強度を有し、加熱時や温度サイクル環境下において断線しにくい構造とすることができる。また、不要なアンダーフィルが基板上に拡散して他の周辺部品に付着せず、リフローなどによって周辺部品が短絡したり断線したりすることがない。
【発明を実施するための最良の形態】
【００１２】
＝＝＝半導体装置の基板構造＝＝＝
図１に本発明の実施例における半導体装置の概略構造を示した。（Ａ）はその平面図であり、（Ｂ）は(Ａ）におけるａ−ａ矢視断面図である。本実施例の半導体装置１ａは、ガラスエポキシ基板の表面にプリント配線を印刷形成してなる基板２に、ソルダーレジストによる封止の対象となる半導体電子部品１０を実装した基本構造をなしている。本実施例において、半導体電子部品１０は、基板２のほぼ中央に実装され、この半導体電子部品１０の周囲にその他のＩＣやチップ部品などの周辺部品２０も実装されている。そして、基板２の表層には、プリント配線を保護するためのソルダーレジスト膜３が形成されている。
【００１３】
ソルダーレジスト膜３は、リソグラフィ技術によってパターニング形成され、その膜３が実装部品（１０，２０）と端子接続を行う端子パッド４の部分で開口している。すなわち、端子パッド４の部分が基板２の表層に露出している。半導体電子部品１０は、略矩形の平面形状の下面に多数の端子（図示せず）を備え、基板２と当該半導体部品１０との下面との隙間ｄにはアンダーフィル５が充填された状態で硬化している。そして、本実施例の半導体装置１ａは、端子パッド４の部分に加え、半導体電子部品１０の実装領域の周囲に溝３０を形成するように開口している。
【００１４】
＝＝＝溝の構造＝＝＝
上述したように、本実施例の半導体装置１ａでは、アンダーフィル５封止の対象となる半導体電子部品１０の実装領域の周囲にソルダーレジスト膜３を開口させてなる溝３０が形成されている。図２（Ａ）〜（Ｅ）に本実施例における上記溝３０の形状を具体的に示した。（Ａ）は溝３０の全体平面図であり、（Ｂ）〜（Ｅ）は、当該（Ａ）における円ｃ１〜ｃ４内の拡大図である。当該溝３０は、左右と上下の幅がそれぞれＬｗ、Ｌｈの略矩形平面形状の半導体電子部品１０の外形にほぼ沿う形状の略矩形の平面形状をなし、この溝３０の壁面の上縁によって、当該溝の幅ｗの２重輪郭線（３１，３２）が形成される。そして本発明は、この２重輪郭線（３１，３２）の形状に大きな特徴がある。本実施例では、上記略矩形の四隅における２重輪郭線（３１，３２）の形状が、半導体電子部品１０側となる内側の輪郭線３１と外側の輪郭線３２とで異なっており。（Ｂ）〜（Ｅ）に拡大して示したように、内側の隅３３はＲ状に面取りされ、外側の隅３４は直角に屈曲する形状となっている。
【００１５】
また、溝３０の平面形状は、完全な矩形ではなく、矩形の１辺に外側に凸状となる凸部３５を備えた形状であり、内側輪郭線３１は、凸部３５以外では略矩形形の半導体電子部品１０の各辺１５と距離ｔを隔てて離間し、当該凸部３５における内側輪郭線３６は、半導体電子部品１０において隣接する辺１７と距離Ｔ（＞ｔ）を隔てて離間している。そして、この凸部３５における内側輪郭線３６の長さＬｓは、半導体電子部品１０の辺（１５，１７）の長さＬｗより短く、当該凸部３５における内側輪郭線３１の両端３７は、半導体電子部品１０においてこれに平行する辺１７の両端１８より内側に位置している。
【００１６】
＝＝＝表面改質処理と溝の機能について＝＝＝
基板２と半導体電子部品１０は、表面改質処理が施されており、基板２表面と半導体電子部品１０のパッケージ表面の親水性を向上させている。  それによって、アンダーフィル５が半導体電子部品１０と基板２との隙間ｄに均一に充填され、かつ半導体電子部品１０の側面の上層まで十分に這い上がるようにしている。なお、本実施例では、半導体電子部品１０が実装された状態でプラズマクリーニングによる表面改質処理が施されている。
【００１７】
ここで、上記の溝３０は、表面改質処理によって、アンダーフィル５が半導体電子部品１０の実装領域外に流動拡散するのを防止するための「ダム」として機能する。そして、基板２と半導体電子部品３０との隙間ｄに充填されたアンダーフィル５が半導体電子部品１０の実装領域の外に向かって流動拡散しようとする際、溝３０の内側の輪郭線３１におけるエッジ効果によってその拡散をせき止めるとともに、アンダーフィル５を半導体電子部品１０方向に押し戻すことで、より確実に半導体電子部品１０の側面にアンダーフィル５が這い上がるようにしている。
【００１８】
また、溝３０の四隅（３１，３２）の形状は内側３３がＲ状となっており、溝３０の内側の輪郭線３１によって堰き止められたアンダーフィル５がＲの中心に向かって押し戻されることで、アンダーフィル５が半導体電子部品１０の角１６の側面にも確実に這い上がるようにしている。すなわち、内側の四隅３３が直角だと、その角によってアンダーフィル５が溝３０における直線延長方向に沿って流動し、半導体電子部品１０の角１６方向にアンダーフィル５が十分に戻らず、這い上がりに必要な量のアンダーフィル５が不足してしまう可能性がある。さらに、外側の輪郭線３２は、四隅３４が直角であり、溝３０内にアンダーフィル５が流入した際、そのアンダーフィル５を溝の直線延長方向に導き、余分なアンダーフィル５が溝３０の壁面を乗り越えて基板２上に拡散するのを防止している。
【００１９】
さらに、本実施例では、略矩形の溝３０の一辺に凸部３５があり、この凸部３５側から半導体電子部品１０と基板２との隙間ｄに向けてのアンダーフィル５を充填するようにしている。すなわち、周辺部品２０を含めて高密度に部品を基板２上に実装するためには、アンダーフィル５による封止領域を狭くする必要があり、溝３０と半導体電子部品１０との間隔ｔを広くとることができない。しかも、基板２表面において、溝３０の外側にアンダーフィル５を付着させないようにするためには、アンダーフィル５の充填は、溝３０の内側の輪郭線３２と半導体電子部品１０との間の位置から開始する必要がある。そこで、溝３０の一辺に凸部３５を設けて半導体電子部品１０と溝３０との間隔ｔを一部広げてＴとし、この部分からアンダーフィル５を充填することで、必要最小限の領域に確実にアンダーフィル５が充填されるようにしている。
【００２０】
＝＝＝アンダーフィル封止試験＝＝＝
次に、上記実施例の半導体装置１ａと従来の半導体装置とについて、アンダーフィルに５よる半導体電子部品１０の封止状態や信頼性を比較した。これら半導体装置は、いずれも、図１を基準として上下左右を規定すると、１０ｍｍ四方程度の外形サイズを有する基板２のほぼ中央に、半導体電子部品１０として、５ｍｍ四方程度（図２におけるＬｗとＬｈが５ｍｍ程度）の外形サイズを有するＷ−ＣＰＳ（Wafer level Chip Scale Package）を実装したものである。
【００２１】
従来の半導体装置としては、表面改質処理を施さなかったもの（比較例１）と、施したもの（比較例２）の２種類を用意した。使用したアンダーフィルは、一般的なエポキシ系樹脂タイプのものである。また、試験に用いた上記実施例の半導体装置（実施例）１ａと比較例２における表面改質処理は、周知のプラズマクリーニングによって行われた。
【００２２】
図３に実施例、比較例１、および比較例２の半導体装置（１ａ〜１ｃ）におけるアンダーフィル５の封止状態を示した。実施例の半導体装置１ａでは、半導体電子部品１０の側面に十分にアンダーフィル５が這い上がり、溝３０によってアンダーフィル５の流動拡散が確実に防止されている。一方、表面改質処理を行わず溝３０も無い比較例１の半導体装置１ｂでは、アンダーフィル５が側面に十分に這い上がらず、十分な封止強度を得ることができない。溝３０が無く、表面改質処理を行った比較例２の半導体装置１ｃでは、アンダーフィル５が側面の上層まで這い上がっているが、基板２の表面にも広く流動拡散している。
【００２３】
次に、上記実施例の半導体装置１ａと従来例１の半導体装置１ｂについて、温度サイクルによる信頼性試験（耐温度サイクル試験）と、外部応力に対する信頼性試験（耐応力試験）とを行った。耐温度サイクル試験は、サンプルとして、実施例の半導体装置１ａと従来例１の半導体装置１ｂをそれぞれ１２５個作製し、各サンプルについて、−４０℃から８０℃までの１２０℃の温度差を１５分かけて昇温したのち、同じ割合で降温させるサイクルを繰り返すことで行った。耐応力試験については実施例と従来例１のそれぞれの半導体装置（１ａ，１ｂ）を５個ずつサンプルとして作製し、各サンプルについて基板２を撓ませることで行った。
【００２４】
そして、耐温度サイクル試験では、従来例１の半導体装置１ｂが１００回の温度サイクルで３０％のサンプルにパッシベーション層１２に亀裂が発生したのに対し、実施例の半導体装置１ａでは、１０００回の温度サイクルを繰り返してもパッシベーション層１２に亀裂が発生したサンプルはなかった。また、耐応力試験では、従来例１の半導体装置１ｂが５ｍｍの撓み幅で全てのサンプルにおいてパッシベーション層１２に亀裂が生じたのに対し、本実施例の半導体装置１ａでは、基板を１０ｍｍ撓ませても全てのサンプルでパッシベーション層１２に亀裂が発生しなかった。
【００２５】
以上により、本発明の半導体装置は、アンダーフィルによる封止強度を確保しつつ、基板上の周辺部品が不要なアンダーフィルによって汚染されることがなく、極めて信頼性が高い、ということが実証できた。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例における半導体装置の概略構造図である。（Ａ）は平面図であり、（Ｂ）は側断面図である。
【図２】上記実施例の半導体装置に形成されている溝の構造図である。（Ａ）は溝の全体平面図であり、（Ｂ）〜（Ｅ）は、溝の一部拡大図である。
【図３】上記実施例の半導体装置と従来の半導体装置とにおける、アンダーフィルの封止状態を比較するための図である。（Ａ）は、上記実施例の半導体装置におけるアンダーフィルの封止状態を示す図であり、（Ｂ）（Ｃ）は、従来の半導体装置におけるアンダーフィルの封止状態を示す図である。
【図４】アンダーフィル封止技術についての説明図である。（Ａ）は一般的な半導体電子部品の断面構造図であり、（Ｂ）は半導体電子部品をアンダーフィルで封止した状態を示す図である。
【符号の説明】
【００２７】
１ａ〜１ｃ  半導体装置
２  基板
３  ソルダーレジスト層
４  端子パッド
５  アンダーフィル
１０  半導体電子部品
１２、１３  パッシベーション層
３０  溝
３１  内側輪郭線
３２  外側輪郭線
３３  溝の内側の四隅
３４  溝の外側の四隅
３５  凸部
【図１】
2009267127.tif 000003
【図２】
2009267127.tif 000004
【図３】
2009267127.tif 000005
【図４】
2009267127.tif 000006