(57)【要約】【課題】            ３次元実装工法の１つであるＣＯＷ工法では全数チップの組み立てに極めて長い時間を要する、半田接合が使えない、樹脂封止に長い時間を要する、封止樹脂に気泡が混入するなどの問題があった。【解決手段】        本発明は３次元実装工法の１つであるＣＯＷ工法の改良発明である。半田バンプが設けられたＩＣチップの電極と基板の電極を接合に際しＩＣチップの電極と基板の電極の接合を仮接合と本接合の二段階で実現する方法、装置を提案する。仮接合はＩＣチップまたは基板に機械的圧力を加えて半田バンプの一部を変形させて行うことを特徴とする。本接合はＩＣチップおよび基板全体を加熱し、リフロー接合し半田バンプの溶融に伴う半田のセルフアライメントを利用することを特徴とする。【選択図】          図１
2009110995.tif 000002
【特許請求の範囲】
【請求項１】
半田バンプが設けられたＩＣチップの電極と基板の電極を接合に際し前記ＩＣチップの電極と前記の基板の電極の接合を仮接合と本接合の二段階で実現する方法であって、
前記仮接合は前記ＩＣチップまたは前記基板に機械的圧力を加えて前記半田バンプの一部を変形させて行うことを特徴とすること、
前記本接合は前記ＩＣチップおよび前記基板全体を加熱し、リフロー接合し前記半田バンプの溶融に伴う半田のセルフアライメントを利用すること、
を特徴とする半導体接合方法。
【請求項２】
請求項１において前記基板の電極の表面に微細突起或いは微細凹部を設けることを特徴とする半導体接合方法。
【請求項３】
請求項１において、
前記ＩＣチップに半田バンプが設けられたダミー電極および前記基板にダミー電極を配置すること、
前記ＩＣチップのダミー電極の高さが前記ＩＣチップ電極より高いことを特徴とすること、
前記基板のダミー電極は微細突起或いは微細凹部を持つことを特徴とすること、
前記ＩＣチップのダミー電極と前記基板のダミー電極を接合させた後前記仮接合を行うこと、
を特徴とする半導体接合方法。
【請求項４】
請求項１において、
前記ＩＣチップにダミー突起を配置し、前記基板に位置あわせ穴を配置すること、
前記ＩＣチップのダミー突起の高さが前記ＩＣチップ電極より高いことを特徴とすること、
前記ＩＣチップのダミー突起を前記基板の位置あわせ穴に挿入した後前記仮接合を行うこと、
を特徴とする半導体接合方法。
【請求項５】
請求項１において前記仮接合を超音波接合法を用いて行う半導体接合方法。
【請求項６】
請求項１において、一枚の基板上に半田バンプが設けられた複数のＩＣチップを接合することを特徴とする半導体接合方法。
【請求項７】
請求項１において、半田バンプが設けられた複数のＩＣチップを上下に複数段にわたって積み重ねて接合し前記複数のＩＣチップを積層することを特徴とする半導体接合方法。
【請求項８】
請求項１において貫通電極の下方に接続された外部電極に半田バンプが設けられたＩＣチップと基板の電極を接合することを特徴とする半導体接合方法。
【請求項９】
請求項１において、基板が回路形成後のシリコンウエハであることを特徴とする半導体接合方法。
【請求項１０】
半田バンプが設けられたＩＣチップの電極と基板の電極を接合するに際し前記のＩＣチップの電極と前記の基板の電極の接合を仮接合と本接合の二段階で実現する方法であって、
前記基板上に各電極に対応した１個づつの貫通口を設けるように絶縁樹脂を塗布または絶縁フィルムを貼付すること、
前記ＩＣチップの電極と前記基板の電極が前記貫通口を通じて導通がなされること、
前記仮接合は前記ＩＣチップまたは前記基板に機械的圧力を加えて前記半田バンプの一部を変形させて行うことを特徴とすること、
前記本接合は前記ＩＣチップおよび前記基板全体を加熱し、リフロー接合し前記半田バンプの溶融に伴う半田のセルフアライメントを利用すること、
を特徴とする半導体接合方法。
【請求項１１】
請求項１または請求項１０の方法で製造された半導体積層基板を樹脂封止する事を特徴とする半導体製造方法。
【請求項１２】
請求項１または請求項１０の方法で製造された半導体積層基板を真空雰囲気を用いて樹脂封止を行うことを特徴とする半導体製造方法。
【請求項１３】
請求項１または請求項１０の方法で製造された半導体積層基板を真空印刷法を用いて樹脂封止を行うことを特徴とする半導体製造方法。
【請求項１４】
半田バンプが設けられたＩＣチップの電極と基板の電極を接合する装置であって、
超音波接合部とチップ供給部とフラックス塗布部とから構成されること、
超音波接合部が超音波ツールがを備え、チップ供給部がチップ取り部とチップ搬送部から構成されること、
フラックス塗布部がフラックス供給部とフラックス塗布ツールから構成されることを特徴とすること、
を特徴とする超音波接合装置。
【請求項１５】
請求項１４において超音波ツール部が可変加圧力機構を備えたことを特徴とする超音波接合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子実装方法及び装置に関する。
【背景技術】
【０００２】
従来の半導体実装方法における三次元実装方法には代表的な方法としてＷＯＷ工法（Ｗａｆｅｒ  Ｏｎ  Ｗａｆｅｒ）、ＣＯＷ工法（Ｃｈｉｐ  Ｏｎ  Ｗａｆｅｒ）、ＣＯＣ工法（Ｃｈｉｐ  Ｏｎ  Ｃｈｉｐ）の３つの方法がある。
【０００３】
ＷＯＷ工法は分割してチップになる回路部分が作り込まれた複数のウエハーを上下に積み重ね接合する方法である。不良品部分を取り除いたウエハーを扱うことは出来ないので、不良品が混じったウエハーをそのまま積み重ねなければならない。あらかじめ良品のチップのみを扱うＫＧＤ（Ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ）は扱えない。そのため不良品率が掛け合わせられ、結果として組み立て品の良品率が大幅に低下する。またサイズが異なるウエハーの接合は勿論出来ない。サイズの異なるチップの接合を行うにも、ウエハーの使用効率が低下する問題がある（大きいサイズのチップの配列ピッチに小さいサイズのチップのそれを合わせる必要があるから）。回路部分が作り込まれたウエハー同士の絶縁層部分や電極部分を接合するためには表面平坦化や表面洗浄や表面活性化などの前処理や高温高圧の接合条件が必要とされる。そのための設備は高真空、高温・高圧力、高精度アライメントなどが必要とされる。
【０００４】
ＣＯＷ工法は分割してチップになる回路部分が作り込まれた一枚目のウエハー上に、一個に分割されたいわゆるチップを積み重ね接合する方法である。一枚目のウエハーの不良品部分を除き、その他の良品部分にチップを搭載し、さらにその上に次のチップを搭載する。このように次々とチップを積み重ねる。予め検査し良品と判明しているチップを積み重ねる。事前の検査で不良品と判明したチップは積み重ねない。
【０００５】
つまり、ＷＯＷ工法の場合と異なり、良品のみを利用できる（即ちＫＧＤが扱える）利点がある。１枚目のウエハー上に２層目になるチップを１個づつ積み重ね、そしてバンプを介して接合する。金金接合や金錫接合などの手段を用い、高温、高圧に加熱加圧して接合する。次いで３層目になるチップを２層目のチップ上に積み重ね、バンプを介して金金接合や金錫接合などで接合する。これを順次繰り返すので、全数チップ組み立てには長い時間を要する。
【０００６】
【特許文献１】特開平５−１６０１９９  日東電工
【特許文献２】ＵＳ  ５，２８３，４４６  ＮＥＣ
【特許文献３】ＵＳ  ５，９７３，４０６  日立化成
【特許文献４】ＵＳ  ６，８５８，９４１  ＩＢＭ
【特許文献５】ＵＳ  ６，９２１，０１８  ＩＢＭ
【特許文献６】ＵＳ  ７，１３５，７７１  Ｉｎｔｅｌ
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記の半導体実装方法は高速高精度の設備が多数台数必要とする。また従来のＣＯＷ工法では低融点金属接合、例えば半田接合が使えないという問題点があった。例えば隣り合うチップの一方を半田接合し、次に隣のチップを半田接合すると、２度目の接合の際に最初の半田接合部が熱履歴を受け、接合が剥離する或いは劣化する。上下に積み重ねた場合も同様であり、隣り合うチップを順次半田接合することは同じ問題が起こるので使えない。
【０００８】
ＣＯＣ工法はウエハーを分割して得たチップを１個づつ上下に積み重ねる方法である。各チップは事前に検査が可能なので、良品のみを用いて積み重ねるので不良品を持ち込むことはない。即ちＫＧＤを取り扱える。
【０００９】
ＣＯＣ工法は１層目がウエハーでなくチップで有ることがＣＯＷ工法と相違するが、１個づつ積み重ね、１層目の上に２層目をバンプを介して金金接合や金錫接合などで接合する。次いで３層目になるチップを２層目のチップ上に積み重ね、バンプを介して金金接合や金錫接合などで接合する。これを順次繰り返すので、全数チップ組み立てにはＣＯＷ工法以上に長い時間を要する。
【００１０】
さらに高速高精度の設備が多数台数必要になる。３層以上を積み重ねるＣＯＣ工法では半田接合が使えない。理由は上下に積み重ねられた一組チップを半田接合し、次にその上に次のチップを半田接合すると、２度目の接合の際に最初の半田接合部が熱履歴を受け、バンプが潰れる或いは剥離する或いは接合部が劣化するなど問題が生じるからである。
【００１１】
本発明は３次元実装工法の一つであるＣＯＷ工法を改良する。従来のＣＯＷ工法では全数チップの組み立てに極めて長い時間を要する、半田接合が使えない、樹脂封止に長い時間を要する、封止樹脂に気泡が混入する、などの問題があった。本発明はこれらの課題を解決する。また全数チップの組み立てに極めて長い時間を要する、半田接合が使えない、など同様の課題が従来のＣＯＣ工法でもあった。本発明はこれらの課題も解決する。
【課題を解決するための手段】
【００１２】
本発明は従来のＣＯＷ工法を改良する方法である。１層目に相当するウエハー上に２層目に相当するチップを搭載する。搭載は２段階でおこなう。第１段階でチップをウエハー上に仮止めする（仮接合する）。２層目に相当するチップを１層目のウエハーの１個にチップに相当する回路区画部に、不良回路区画部部を除いて全てに搭載する。この搭載は仮止めである。
【００１３】
次いで３層目のチップをを２層目のチップ上に仮止めする。順次仮止めし、Ｎ層目のチップをＮ−１層目のチップ上に仮止めし、第１段階の仮止め工程（仮接合工程）を終了する。例えば１層目のウエハーがマンハッタン島に相当する。その１層目の上に２層目からＮ層目までチップが積み重ねられる。これを本出願ではＣＯＷ仮設ビルディングと呼ぶ。
【００１４】
次いで２段階目の本接合に移る。半田接合を用いた本接合について説明する。ＣＯＷ仮設ビルディングをリフロー炉に投入する。ＣＯＷ仮設ビルディングは仮止め工程（仮接合工程）に於いて、リフロー炉への搬送中にビルディングが分解或いは倒壊しないに十分な接合強度を与えられている。リフローはバッチオーブン或いはコンベアオーブンで行う。ＣＯＷ仮設ビルディングはリフロー炉に於いて所定の温度プロファイルに従い加熱リフローされ、半田バンプの溶融・冷却によって２層目からＮ層目までのチップが一括に接合される。これを本出願ではＣＯＷ完成ビルディングと呼ぶ。
【００１５】
半田バンプがリフローして液状になると表面張力と界面張力が作用し、バンプが相対する電極パッドの中心に移動する力が働く。いわゆるセルフアライメント作用である。リフロー時に各バンプと各電極パッドの設計寸法の分布（或いは実際の製造寸法の分布）に相応する精度でアライメントされる。仮止め工程ではバンプと電極パッドの相対位置が電極径の１／２程度迄ずれていても許される。
【００１６】
このように仮止め（仮接合）は低精度で構わない。従って従来のような高速高精度の設備が不要になりトータル設備コストを低減できる。ビア＆バンプ接合に於いてはバンプは既にビア内に位置規制されているので、ビアの径内の範囲で同様の作用が起きる。
【００１７】
次にＣＯＷ完成ビルディングに封止を行う。封止を行う前に仮止め或いは本接合において用いた副資材類、例えば半田フラックスなどは除去される。
【００１８】
ＣＯＷ完成ビルディングを空隙に樹脂を充填する。即ち封止する。ＣＯＷ完成ビルディングをケースに入れる。ケースは周囲全面を包み込むもの、或いは一部の周囲を囲むもの等。次いで真空中でケース中に液状樹脂を注入し、次いでケースを減圧、或いは大気圧に戻し、ＣＯＷビルディングの内外の圧力差、いわゆる真空差圧を利用し、狭い空隙中にまで液状樹脂を充填する。
【００１９】
或いはＣＯＷ完成ビルディングをステージにセットし、その上部に孔版マスクを配置し、スキージーを用いて樹脂を孔版を介してＣＯＷ完成ビルディングの空隙部に樹脂を押し込み封止する。樹脂の押し込みを真空中で実施し、次いで圧力を減圧する、或いは大気に戻し上記と同様に真空差圧を用いて狭い空隙中にまで液状樹脂を充填する。或いは真空中でディスペンサを用いて樹脂を空隙部に塗布し、同様に真空差圧を用い液状樹脂を充填することも出来る。
【００２０】
上記の封止方法によりチップ一括接合後のＣＯＷ完成ビルディングを一括で樹脂封止できる。接合及び封止を一括で行うことに拠り、組み立て時間が短縮し、且つ封止樹脂に気泡が含まれないなど品質も向上する。結果良品率が向上し製造コストが低減する。
本発明において１層目のシリコンウエハーをインターポーザー基板などの回路基板に置き換えてチップを積み重ね接合することも出来る。或いは本発明において１層目のシリコンウエハーの代わりにダミー基板を１層目として用い、チップをＮ層まで積み重ねて接合後、封止の前にダニー基板を分割し、次いでダミー基板を取り除くと、従来のＣＯＣ工法の代用工法となり，Ｎ−１層のＣＯＣチップ３次元集積体を得る。
【発明の効果】
【００２１】
本発明に拠ると更にチップ一括接合後に樹脂封止も一括して行う事ができる。本発明に拠り、３次元実装の接合・封止の組み立てのトータル時間を短縮し、設備費を削減し、その結果、製造コストを大幅に低減することが出来る。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について詳細に述べる。
【００２３】
図１に本接合及び封止したチップ３次元集積体を示した。回路が形成されたシリコンウエハー１０上にサイズの異なるチップ１１とチップ１２が２段に積層接合され、接合部が封止されている、図はシリコンウエハーの一部を示している。シリコンウエハー１０の厚さは３００ミクロン、チップ１，２の厚さは各１５０ミクロンである。
【００２４】
図２はチップ１１の仮接合を示す図である。チップ１２のバンプ径が６０ミクロン、バンプピッチが１２０ミクロンである。バンプは半田バンプで組成がＳｎ３Ａｇ０．５Ｃｕの例を示す。チップ１１の電極パッドはＡｌ系の初期電極パッド上にＮｉ膜、さらにその上にＡｕ膜が形成されている。チップ１２を図示されていない超音波ツールで保持し、チップ１１の電極とチップ１２のバンプを位置合わせし、チップ１２を押し付け、超音波発振し、チップ１２のバンプをチップ１１の電極に仮接合（仮止め、仮係留）する。超音波仮接合に当たりチップ温度は常温でも良いが、チップの温度を１５０℃程度まで加熱すると接合をより確実に安定して行える。
【００２５】
図３−（１）は回路形成済みのシリコンウエハー１０上にチップ１１、チップ１２が２段に積層仮接合された状態を示している。
【００２６】
図3−（２）は次いでチップ１１及びチップ１２が一括本接合された状態を示している。本接合は仮接合体を加熱し、半田バンプをリフローし全チップを一括本接合する。ジグに載せた仮接合集積体をリフロー加熱する。加熱は予熱、リフロー、冷却の３段階で行う。予熱が１８０℃〜２００℃、リフローが２３０℃〜２６０℃、全工程を１５〜３０秒で行う。リフロー後に洗浄工程を通してフラックスを洗浄する。勿論無洗浄タイプのフラックスを使用して洗浄を省くことも出来る。
【００２７】
ここで図４−（１）に示すような仮接合による位置ずれは、図４−（２）に示すとおりにリフロー加熱時にセルフアライメント効果により修正される。
【００２８】
またリフロー前に半田バンプや電極パッドの半田の酸化膜をプラズマ洗浄や真空イオン洗浄で取り除いていおいた場合にはフラックスレスリフローを行っても良い。微細バンプ、微細ピッチ、狭間隔の集積（積層）であればある程、フラックスの洗浄を確実に行うことが難しくなるので、無洗浄タイプのフラックスを用いる、或いは、フラックスレスでリフローすることが好ましい。フラックスを使う場合は勿論、フラックスレスで行う場合にもリフローは酸素濃度が低い雰囲気で行うことが望ましい。例えば窒素、窒素と水素の混合ガス、あるいは真空雰囲気中で行うことが好ましい。
【００２９】
図３の例ではシリコンウエハー１０とチップ１１とチップ１２の３段接合の例を示したが、シリコンウエハー１０とチップ１１だけの２段接合や、チップ１２の背面に更にチップを１段積み重ねた４段接合や、更に積み重ねて多段接合にすることも出来る。
【００３０】
仮接合時にバンプの先端を変形させるとその部分に半田の酸化膜が剥ぎ取られた新生面を生じる。その結果、安定して接合を行うことが出来る。更にフラックスを使わなくとも接合することも可能となる。
【００３１】
図５は次いで真空注型樹脂封止するプロセスを示している。液状のエポキシ樹脂系封止材を用いた。本接合済みの集積体を注型容器５２に入れ、真空室に載置した。次いで３Ｔｏｒｒまで真空引きし、封止材を加圧（差圧）ノズル５１から吐出して注型容器内に注入し集積体が液面下になるまで液状樹脂を充填する。次いで真空室を大気或いは低真空に戻し、所定時間保持する。次いで注入容器５２を真空室から取り出し、所定の条件で硬化処理する。この過程で極めて狭い隙間にまで樹脂を充填することが出来る。
【００３２】
樹脂封止された集積体は次いで図示していないダイシングマシンを用いて、個片に切断され、個片の三次元積層体となる。切断された別の実施例を図１６に示した。
【００３３】
図６は仮接合の別の実施形態を示している。チップ１１−１の背面の電極パッド２上には図６−（２）に示すように微細凹凸５が形成されている。電極パッド２はＡｌ系の初期電極パッド上にＮｉの突起径、突起高さが数ミクロンから数十ミクロンの微細突起、或いは微細凹部（以下微細凹凸と記載する）が形成されており、更にＮｉの上にＡｕ薄膜が形成されている。
【００３４】
チップ１２を図示されていない加熱加圧ツールで保持し、チップ１１の電極とをチップ１２のバンプを位置合わせし、チップ１２を加圧し、押し付け、バンプの先端を塑性変形させてチップ１２のバンプをチップ１１の電極に仮接合（仮止め、仮係留）する。加圧仮接合に当たりチップ温度は常温でも良いが、チップの温度を１５０℃程度まで加熱すると接合をより容易に確実に行える。
【００３５】
図７は仮接合されたバンプの機械的な変形の状態を示している。図７−（１）は超音波によりバンプが変形し、パッドとの界面組織が微細に凝着（図示では界面が直線に見える）している状態を示している。図７−（２）は微細凹凸５に押し付けられ変形している状態を示す。図７−（３）は位置合わせ穴６に挿入して変形している状態を示す。
【００３６】
さらに図８、図９に仮接合の別の実施形態を示す。図８はチップ１２−２にダミーバンプ１−２を、チップ１１−２に微細凹凸５−２を形成したダミー電極２−２を設け、ダミーバンプ1−２とダミー電極２−２を仮接合する例を、図９はチップ１２−３にダミーバンプ１−３を、チップ１１−３に位置合わせ穴６−３付きのダミー電極２−３を設け、ダミーバンプ１−３とダミー電極２−３を仮接合する例を示す。
【００３７】
さらに図１０、図１１、図１２に別の仮接合の別の実施例を示す。図１０、図１１、図１２共チップ１１もしくはチップ１１−１の背面の電極パッド側に絶縁樹脂が塗布され絶縁層４０が形成されている例を示す。塗布した樹脂の厚さは約２０ミクロンである。絶縁樹脂を塗布し、電極パッド部を開口し、チップ１２のバンプの位置合わせを容易にすると同時に、本接合時の位置ズレを防止することが出来る。電極パッド部の開口は塗布した絶縁樹脂を露光現像して開口する、或いはレーザーを利用して穴を開口する、或いは電極パッド部が開口したパタンを直接印刷する。絶縁樹脂を塗布する代わりに絶縁樹脂フイルムを貼り付けることもできる。しかし塗布する樹脂の上下に圧力差を持たせて行う精密スクリーン印刷によって一挙に開口パタンを形成する方法が経済性で優れている。
【００３８】
図１０が超音波の作用で仮接合する例を、図１１が電極パッド上の微細凹凸５を有して仮接合する例を、図１２には一部の開口を位置合わせ穴６として用いる例を示す。
【００３９】
図１３は仮接合本接合の別の実施例を示す。図１０、図１１、図１２で示した絶縁樹脂塗布膜４０が塗布された場合の集積体を示した。図から容易に分かるように、この例では絶縁樹脂塗布膜４０の上面とチップ１２の表面との間の間隙が極めて狭い。数ミクロンから十数ミクロンの超狭になる場合もある。この場合にも真空雰囲気中で塗布封止、注入封止（注型封止）或いは印刷封止することで、超狭部にまで封止樹脂５０を充填することが出来る。
【００４０】
シリコンウエハーやチップの厚さは薄い方が３次元集積体が薄くなるので、益々薄くなる傾向にある。本発明の方法はシリコンウエハーやチップの厚さが１５０ミクロン以下、或いは５０ミクロン以下の薄い場合にも適用できる。厚さが薄くなる程また、加熱したとき程、反りが大きくなる問題がある。反りの発生を防ぐために、また反りが発生しても接合を確実に行うために、高さを規制するジグを用いて仮接合、本接合を行う。ジグを用いた場合に、半田バンプの変形を許容以内に収めるため、半田バンプは加熱しても変形しない構造体との組み合わせにすることが好ましい。具体的にはチップの電極上に直接に半田のバンプを形成するのではなく、電極上に融点が高い金属、例えば銅のポストを立て、ポストの先端部にのみ半田バンプを形成する。或いは半田バンプの芯に融点が高い金属例えば銅を入れる。これは例えば微細な銅のボール周囲を半田コーティングした特殊な半田ボールを用いてバンプを形成することで実現できる。融点が異なる半田或いはその他の材料を組み合わせてバンプを形成すればよい。
【００４１】
バンプ径やバンプピッチとして６０ミクロン、１２０ミクロンの例を示したが、本発明に適用されるバンプ径は６０ミクロン以下、バンプピッチ１２０ミクロン以下の態様で実施加工である。バンプ径やバンプピッチ、電極パッド径が微細になると仮接合の前に電極パッド面を清浄にしておくことが重要である。更にリフローの不活性雰囲気や還元性雰囲気、或いは真空雰囲気、さらにはプラズマ洗浄とリフローを併用することでセルフアライメント作用を強化し、接合の精度を向上させることが出来る。１０ミクロンのバンプ径、２０ミクロンのバンプピッチの接合も可能であった。
【００４２】
バンプ材料としては上記の他に鉛系のＳｎＰｂ系や鉛フリー系のＳｎＡｇ系、ＳｎＺｎ系、ＳｎＢｉ系、ＳｎＩｎＳ、ＳｎＢｉ系、ＳｎＣｕ系、或いはそれらの混成系等であっても良い。またＳｎ単体やＡｕＳｎ系なども適用できる。また電極パッド材料としては上記ＮｉやＡｕ以外にＴｉ系、Ｗ系、Ｍｏ系、Ｃｕ系等を適用できる。ＣｕやＳｉなどを含むＡｌ系の初期電極上パッド上にこれらの材料をメッキ或いは蒸着或いはスパッタなどの方法で薄膜形成する。半田材料を電極パッドに用いることもできる。
【００４３】
封止用の材料としてはエポキシ樹脂系が代表的であるが、ポリイミド樹脂系、ポリアミド樹脂系、シリコン樹脂系、ＵＶ樹脂系の樹脂なども適用できる。通常に樹脂には熱膨張率を低減するためにのシリカやアルミ等のセラミック微粉末が大量に加えられている。
【００４４】
図１４はチップ２１内部に貫通電極（ＴＳＶ：シリコン貫通電極）６０が形成され、チップ上下両面に信号・電力の入出力用の電極が設けられたチップを３次元集積した例を示す。チップ下面（回路側）にバンプを、上面（背面側）に電極パッド６１が設けられているバンプ径が３０ミクロン、バンプピッチが６０ミクロン、貫通電極の径は約２０ミクロン、長さ（高さが）１００ミクロンの例を示した。図１４−（１）で示すように回路形成済みのシリコンウエハー２０の背面に電極パッドが形成されている。位置合わせを行った後、図１４−（２）で示すように第２段目のチップ２１を超音波接合を用いて仮接合した。シリコンウエハー２０上に２百数十個を次々と仮接合した。次いで図１４−（３）で示すように位置あわせを行った後、図１４−（４）で示すように第３段目に相当するチップ２２を同じく超音波接合を用いて仮接合した。仮接合での加圧力は２〜１０ｋｇ、ツール加熱温度位置あわせを行いずが１００〜１５０℃、仮接合時間は０．５秒〜１秒である。ついで図１４−（５）で示すように２段目、３段目を一括して本接合した。
【００４５】
図１５はチップを３次元集積後の樹脂封止の実施例を示した。３次元集積体をステージの載せ、その上部にスクリーン印刷用メタルマスクをセットする。マスクには３次元集積体の間隙に相当する位置にマスク開口部が設けられている。真空雰囲気下でスキージーの作用により液状樹脂がこの開口から３次元集積体に注入される。樹脂注入完了後、真空雰囲気に空気を導入して真空度を下げる、或いは大気に解放する。この真空度を下げる過程で差圧注入された樹脂が３次元集積体の狭い間隙にも導かれ充填される。３次元集積体は狭く複雑な空隙空間を多く持って構成されているので、前述の真空中塗布や真空注型と同様に３次元集積体の樹脂封止に適している。
【００４６】
図１６は３次元集積体の別の実施例を示す。チップ２２及びチップ２３には貫通電極が形成されそれぞれ半田バンプが形成されている。シリコンウエハー１０にチップ２１及び２２を搭載後、シリコンウエハー１０をに切断した。チップ２３は切断で分割されたシリコンウエハー２０の１区画である。バンプ６３材料は前記の半田系材料に限定されるものではない。半田系材料の他、金、銅、金合金、銅合金などが適用できる。但し半田バンプ６３に半田系材料を用いる際には、バンプ１、２より融点の低い半田材料を用い、ワイヤーボンド方式でバンプ形成し、半田バンプ６１、半田バンプ６２の融点より低い温度で基板に接合することが好ましい。半田バンプ６３に金或いは銅系材料を用いる際には、半田バンプ６３の表面をプラズマ処理によって清浄化後、半田バンプ６１、半田バンプ６２の融点より低温で接合することが好ましい。また、低融点の金属材料を相手方の電極との間に介在させて接合する、或いは導電性樹脂を用いて接合する、或いは絶縁性樹脂を用い樹脂の収縮を利用して加圧接合する等の、従来から知られている工法も好適に用いることができる。ここで用いる導電性樹脂樹脂や絶縁性樹脂は一般的に１２０℃から２００℃程度の温度で硬化できるので半田バンプ６１、６２に影響を及ぼさない。
【００４７】
次に図１７を用いて本発明の３次元集積体の製造装置を説明する。本装置は超音波接合方法を用いた製造装置である。超音波接合部１７０、チップ供給部１９０、フラックス塗布部１３０から構成されている。超音波接合部１７０が超音波ツール１００と基板保持テーブル１４０を備えている。超音波ツール部１００は図示しないチップ吸着口と、図示しない超音波伝達増幅部と、図示しない超音波振動子から構成されている。
【００４８】
超音波ツール部１００はＺ方向に移動する。超音波ツール部１００がチップ搬送部１５０からチップ１１０を受け取り、ＬＳＩ回路形成済みのシリコンウエハー１１２に位置合わせされた後、下降し、加圧し、超音波振動し、バンプを介してチップ１１０をシリコンウエハー１１２に接合する。
【００４９】
基板保持テーブル１４０はＸＹ方向に移動する。シリコンウエハー１１２を移動させ、チップ１１０の搭載位置を位置決めする。チップ搬送部１５０がＸＺ方向に移動する。チップ搬送部１５０がチップ取り部１５５から受け取ったチップ１１０を超音波ツール部１００の位置まで搬送する。ウエハー供給テーブル１２０はＸＹ方向に移動する。ウエハー１６０を所定位置に位置決めし、チップ取り部１５５が図示しないダイシングテープ上のダイシングされたウエハー１６０からチップ１１０を取り上げる。チップ取り部１５５は取り上げたチップ１１０をチップ搬送部１５０に受け渡す。
【００５０】
フラックス塗布ツール１３１はＸＺ方向に移動する。フラックス塗布ツール１３１はフラックス供給ステージ１３５上に設置された図示されていないフラックス薄膜形成部からフラックスを転写取り上げる。次いでシリコンウエハー１１２のチップ１１０の搭載位置上に移動し、チップ１１０の搭載前に、予めフラックスをシリコンウエハー１１２転写塗布する。フラックスの塗布方法にはこの例の他ディスペンサノズルから直接にシリコンウエハー１１２の搭載位置に塗布することもできる。
【００５１】
超音波接合部１７０は搭載圧力制御部１８０を備える。搭載圧力制御部１８０は図示しないサーボモーターと図示しない圧力測定器と図示しない超音波ツール高さ測定器と図示しないサーボモーター制御装置から構成される。超音波接合に際して、超音波ツールの高さを検知し超音波ツールの加圧力を調節する。接合初期には低圧にし、接合が進むと圧力を加え高圧にし、接合を安定させる。多段ににチップを積み重ねる際には、段数の増加に伴い加圧力を増大させ接合を安定させる。
【産業上の利用可能性】
【００５２】
半導体実装方法におけるＣＯＷ（Ｃｈｉｐ  Ｏｎ  Ｗａｆｅｒ）に広く応用できる。
【図面の簡単な説明】
【００５３】
【図１】図１は本接合及び封止したチップ３次元集積体を図示する。
【図２】図２はチップの仮接合を図示する。
【図３】図３は回路形成済みのシリコンウエハー上にチップが２段に積層仮接合された状態およびチップが一括本接合された状態を図示する。
【図４】図４は仮接合による位置ずれがセルフアライメント効果により修正される状態を図示する。
【図５】図５は真空注型樹脂封止するプロセスを図示する。
【図６】図６は仮接合の別の実施形態を図示する。
【図７】図７は仮接合されたバンプの機械的な変位の状態を図示する。
【図８】図８はチップにダミーバンプと微細凹凸を形成したダミー電極を設け、ダミーバンプとダミー電極を仮接合する例を図示する。
【図９】図９はチップにダミーバンプと位置合わせ穴付きのダミー電極を設け、ダミーバンプとダミー電極を仮接合する例を図示する。
【図１０】図１０は超音波の作用で仮接合する例を図示する。
【図１１】図１１は電極パッド上の微細凹凸を有して仮接合する例を図示する。
【図１２】図１２は一部の開口を位置合わせ穴として用いる例を図示する。
【図１３】図１３は超狭部にまで封止樹脂を充填することが出来る例を図示する。
【図１４】図１４はチップ内部に貫通電極が形成されたチップを３次元集積した例を図示する。
【図１５】図１５はスクリーン印刷用メタルマスクを用いて樹脂封止する例を図示する。
【図１６】図１６はシリコンウエハーを切断した３次元実装の例を図示する。
【図１７】図１７は超音波接合装置の例を図示する。
【図１】
2009110995.tif 000003
【図２】
2009110995.tif 000004
【図３】
2009110995.tif 000005
【図４】
2009110995.tif 000006
【図５】
2009110995.tif 000007
【図６】
2009110995.tif 000008
【図７】
2009110995.tif 000009
【図８】
2009110995.tif 000010
【図９】
2009110995.tif 000011
【図１０】
2009110995.tif 000012
【図１１】
2009110995.tif 000013
【図１２】
2009110995.tif 000014
【図１３】
2009110995.tif 000015
【図１４】
2009110995.tif 000016
【図１５】
2009110995.tif 000017
【図１６】
2009110995.tif 000018
【図１７】
2009110995.tif 000019