(57)【要約】【課題】高感度な撮像装置を提供する。【解決手段】このＣＭＯＳイメージセンサ（撮像装置）は、フォトダイオード部４と、フローティングディフュージョン領域５と、転送ゲート電極７と、転送ゲート電極８と、増倍ゲート電極９と、読出ゲート電極１０と、転送チャネル３とを備え、転送ゲート電極７、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０は、平面的に見て、フォトダイオード部４とフローティングディフュージョン領域５との間で、かつ、フォトダイオード部４の少なくとも一部とオーバーラップしないように設けられている。【選択図】図２
2009130015.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を蓄積する電界を発生させるための第１電極と、
信号電荷を増加させる電界を発生させるための第２電極と、
信号電荷を生成する光電変換部と、
信号電荷を電圧に変換するための電圧変換部と、
信号電荷を前記電圧変換部に転送するための第３電極と、
前記第１電極と前記第２電極との間に設けられ、信号電荷を転送するための第４電極と、
前記第１電極、前記第２電極、前記第３電極および前記第４電極の下方に設けられ、信号電荷の転送動作および増加動作が行われる転送チャネルとを備え、
前記第１電極、前記第２電極、前記第３電極および前記第４電極は、平面的に見て、前記光電変換部と前記電圧変換部との間で、かつ、前記光電変換部の少なくとも一部とオーバーラップしないように設けられている、撮像装置。
【請求項２】
前記第１電極は、前記光電変換部に隣接するように設けられ、前記第２電極は、前記第１電極と前記第２電極との間に設けられる前記第４電極の前記光電変換部側とは反対の側に隣接するように設けられている、請求項１に記載の撮像装置。
【請求項３】
前記第２電極は、前記光電変換部に隣接するように設けられ、前記第１電極は、前記第１電極と前記第２電極との間に設けられる前記第４電極の前記光電変換部側とは反対の側に隣接するように設けられている、請求項１に記載の撮像装置。
【請求項４】
前記第２電極により信号電荷が衝突電離する電界を発生させた状態で、前記第１電極に対応する転送チャネルに蓄積された信号電荷を前記第２電極に対応する転送チャネルに転送するように、前記第１電極および前記第４電極を制御する信号電荷の増加動作と、前記第２電極による電界により増加された信号電荷を前記第１電極に対応する転送チャネルに転送するように前記第１電極、前記第２電極および前記第４電極を制御する信号電荷の転送動作とを交互に行うように構成されている、請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記第２電極により信号電荷が衝突電離する電界を発生させた状態で、前記第１電極に対応する転送チャネルに蓄積された信号電荷を前記第２電極に対応する転送チャネルに転送する前記信号電荷の増加動作時と、前記第２電極による電界により増加された信号電荷を前記第１電極に対応する転送チャネルに転送する前記信号電荷の転送動作時とには、前記第３電極に対応する転送チャネルの電位が前記第４電極に対応する転送チャネルの電位よりも低くなるように制御されるように構成されている、請求項４に記載の撮像装置。
【請求項６】
前記第３電極の電極の信号電荷の転送方向に沿った方向の長さは、前記第３電極以外のいずれの電極の信号電荷の転送方向に沿った方向の長さよりも大きい、請求項１〜５のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特に、信号電荷を増加するための領域を備えた撮像装置に関する。
【背景技術】
【０００２】
従来、電子（信号電荷）を増倍（増加）させるための領域を備えた撮像装置（ＣＭＯＳイメージセンサ）が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、フォトダイオードからフローティングディフュージョン領域に向かって順番に、電子の転送チャネルに画素分離障壁を形成するための第１転送ゲート電極と、電子の転送チャネルに電子を一時的に蓄積するための第２転送ゲート電極と、電子を転送する際の障壁を形成する第３転送ゲート電極と、電子を衝突電離により増倍させる電界を発生させるための増倍ゲート電極と、増倍ゲート電極下に蓄積される電子を転送してデータを読み出すための読出ゲート電極との５本のゲート電極を備える撮像装置が開示されている。上記特許文献１では、第２転送ゲート電極下の転送チャネルと、増倍ゲート電極下の転送チャネルとの間で電子の増倍（増加）が繰り返し行われるように構成されている。
【０００４】
また、上記特許文献１には、フォトダイオードからフローティングディフュージョン領域に向かって順番に、フォトダイオードの表面上に形成され、フォトダイオードに電子を蓄積するための第１転送ゲート電極と、フォトダイオードに蓄積された電子を転送するための第２転送ゲート電極と、電子を衝突電離により増倍させる電界を発生させるための増倍ゲート電極と、増倍ゲート電極下に蓄積される電子を転送してデータを読み出すための読出ゲート電極との４本のゲート電極を備える撮像装置が開示されている。この４本のゲート電極を備える撮像装置では、第１転送ゲート電極下のフォトダイオードと、増倍ゲート電極下の転送チャネルとの間で電子の増倍が行われる。また、この４本のゲート電極を備える撮像装置は、上記５本のゲート電極を備える撮像装置と異なり、ゲート電極の数が１本少ないので、同一の画素サイズであればフォトダイオードの面積を大きくすることができるので、フォトダイオードの感度を高めることが可能となる。
【０００５】
【特許文献１】特開２００７−２３５０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の撮像装置にあっては、監視カメラや暗視カメラなど、光量が乏しい環境下で用いられる製品にも適したものであるが、近年のセキュリティ強化の需要もあり、撮像装置の感度については更なる向上が望まれている。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、高感度な撮像装置を提供することをその目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明の一の局面における撮像装置は、信号電荷を蓄積する電界を発生させるための第１電極と、信号電荷を増加させる電界を発生させるための第２電極と、信号電荷を生成する光電変換部と、信号電荷を電圧に変換するための電圧変換部と、信号電荷を電圧変換部に転送するための第３電極と、第１電極と第２電極との間に設けられ、信号電荷を転送するための第４電極と、第１電極、第２電極、第３電極および第４電極の下方に設けられ、信号電荷の転送動作および増加動作が行われる転送チャネルとを備え、第１電極、第２電極、第３電極および第４電極は、平面的に見て、光電変換部と電圧変換部との間で、かつ、光電変換部の少なくとも一部とオーバーラップしないように設けられている。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。
【００１０】
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図であり、図２は、本発明の第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図３は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。また、図４は、本発明の第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図５は、本発明の第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。まず、図１〜図５を参照して、第１実施形態によるＣＭＯＳイメージセンサの構造について説明する。なお、第１実施形態では、撮像装置の一例であるアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
【００１１】
第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、マトリクス状（行列状）に配置された複数の画素５０を含む撮像部５１と、行選択レジスタ５２と、列選択レジスタ５３とを備えている。
【００１２】
第１実施形態によるＣＭＯＳイメージセンサの画素５０の断面構造としては、図２および図３に示すように、ｐ型シリコン基板１の表面に、各画素５０をそれぞれ分離するための素子分離領域２が形成されている。また、素子分離領域２によって囲まれる各画素５０のｐ型シリコン基板１の表面には、ｎ−型不純物領域からなる転送チャネル３を挟むように所定の間隔を隔てて、ｎ型の不純物領域からなるフォトダイオード部（ＰＤ）４およびｎ＋型不純物領域からなるフローティングディフュージョン領域（ＦＤ）５が形成されている。また、フォトダイオード部４の表面には、ｐ＋型の不純物領域４ａが形成されている。これにより、フォトダイオード部４は、埋め込み型フォトダイオードとなる。なお、フォトダイオード部４およびフローティングディフュージョン領域５は、それぞれ、本発明の「光電変換部」および「電圧変換部」の一例である。
【００１３】
フォトダイオード部４は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、フォトダイオード部４は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。フローティングディフュージョン領域５は、転送チャネル３の不純物濃度（ｎ−）よりも高い不純物濃度（ｎ＋）を有する。また、フローティングディフュージョン領域５は、転送された電子による電荷信号を保持するとともに、この電荷信号を電圧に変換する機能を有する。また、フローティングディフュージョン領域５は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。これにより、フローティングディフュージョン領域５は、転送チャネル３を介してフォトダイオード部４と対向するように形成されている。
【００１４】
また、転送チャネル３の上面上に、ゲート絶縁膜６が形成されている。ここで、第１実施形態では、ゲート絶縁膜６の上面上の所定領域には、所定の間隔を隔てて、転送ゲート電極７と、転送ゲート電極８と、増倍ゲート電極９と、読出ゲート電極１０との４本のゲート電極が、平面的に見て、フォトダイオード部４とフローティングディフュージョン領域５との間で、かつ、フォトダイオード部４とオーバーラップしないように設けられている。また、第１実施形態では、転送ゲート電極７は、フォトダイオード部４と隣接するように形成されており、転送ゲート電極８は、転送ゲート電極７と増倍ゲート電極９との間に形成されている。また、読出ゲート電極１０は、増倍ゲート電極９とフローティングディフュージョン領域５との間に形成されている。また、読出ゲート電極１０は、フローティングディフュージョン領域５と隣接するように形成されている。なお、転送ゲート電極７、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０は、それぞれ、本発明の「第１電極」、「第４電極」、「第２電極」および「第３電極」の一例である。
【００１５】
また、図４に示すように、転送ゲート電極７、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０には、それぞれ、コンタクト部７ａ、８ａ、９ａおよび１０ａを介して、電圧制御のためのクロック信号Φ１、Φ２、Φ３およびΦ４を供給する配線層２０、２１、２２および２３が電気的に接続されている。なお、この配線層２０、２１、２２および２３は、行毎に形成されているとともに、各行の複数の画素５０の転送ゲート電極７、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０にそれぞれ電気的に接続されている。また、フローティングディフュージョン領域５には、コンタクト部５ａを介して信号を取り出すための信号線２４が電気的に接続されている。
【００１６】
また、図３に示すように、転送ゲート電極７、８および読出ゲート電極１０に、それぞれ、クロック信号Φ１、Φ２およびΦ４のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極７、８および読出ゲート電極１０に約２．９Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極７、８および読出ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された状態になるように構成されている。
【００１７】
また、増倍ゲート電極９にクロック信号Φ３のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極９に約２４Ｖの電圧が印加されるように構成されている。これにより、増倍ゲート電極９下の転送チャネル３が約２５Ｖの高い電位に調整された状態になるように構成されている。
【００１８】
また、転送ゲート電極７、転送ゲート電極８および増倍ゲート電極９にクロック信号Φ１、Φ２およびΦ３のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７、転送ゲート電極８および増倍ゲート電極９に約０Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極７下、転送ゲート電極８下および増倍ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態となるように構成されている。
【００１９】
ここで、第１実施形態では、読出ゲート電極１０にクロック信号Φ４のオフ信号（Ｌレベルの信号）が供給されている場合には、読出ゲート電極１０に約−２Ｖの電圧が印加されるように構成されている。これにより、読出ゲート電極１０下の転送チャネル３が、約０．５Ｖの電位に調整された状態となるように構成されている。
【００２０】
また、フォトダイオード部４およびフローティングディフュージョン領域５は、それぞれ、約３Ｖおよび約５Ｖの電位に調整された状態となるように構成されている。
【００２１】
また、図２に示すように、転送ゲート電極７下の転送チャネル３（電子蓄積部（一時的蓄積井戸）３ａ）は、転送ゲート電極７にオン信号（Ｈレベルの信号）が供給されている場合に、転送ゲート電極７下の転送チャネル３に電子を一時的に蓄積する電界が形成されるように構成されている。
【００２２】
また、転送ゲート電極８下の転送チャネル３は、転送ゲート電極８にオン信号（Ｈレベルの信号）が供給されている場合に、電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送するとともに、電子増倍部３ｂに蓄積された電子を電子蓄積部３ａに転送する機能を有する。また、転送ゲート電極８下の転送チャネル３は、転送ゲート電極８にオフ信号（Ｌレベルの信号）が供給されている場合に、電子蓄積部３ａと電子増倍部３ｂとを区分する電荷転送障壁として機能する。
【００２３】
また、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）は、増倍ゲート電極９にオン信号（Ｈレベルの信号）が供給されている場合に、約２５Ｖの電位に調整されることによって、電子を衝突電離させて増倍（増加）する高電界が形成されるように構成されている。また、電子の衝突電離は、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）と転送ゲート電極８下の転送チャネル３との境界部で発生するように構成されている。
【００２４】
また、読出ゲート電極１０下の転送チャネル３は、読出ゲート電極１０にオン信号（Ｈレベルの信号）が供給されている場合に、転送チャネル３（電子増倍部３ｂ）に蓄積された電子をフローティングディフュージョン領域５に転送する機能を有する。また、読出ゲート電極１０にオフ信号（Ｌレベルの信号）が供給されている場合に、転送チャネル３（電子増倍部３ｂ）とフローティングディフュージョン領域５とを区分する機能を有する。なお、第１実施形態では、転送ゲート電極７、８、増倍ゲート電極９および読出ゲート電極１０に、それぞれ、オフ信号（Ｌレベルの信号）が供給された場合、転送チャネル３においては、読出ゲート電極１０下における転送チャネル３の電位が最も低くなるように構成されている。
【００２５】
また、図４および図５に示すように、各々の画素５０は、転送ゲート電極７と、転送ゲート電極８と、増倍ゲート電極９と、読出ゲート電極１０と、リセットゲート電極１１を含むリセットゲートトランジスタＴｒ１と、増幅トランジスタＴｒ２と、画素選択トランジスタＴｒ３と、ＰＤ部リセットゲートトランジスタＴｒ４とを備えている。リセットゲートトランジスタＴｒ１のリセットゲート電極１１には、コンタクト部１１ａを介してリセットゲート線３０が接続されており、リセット信号が供給される。リセットゲートトランジスタＴｒ１のドレイン（リセットドレイン１２）は、コンタクト部１２ａを介して電源電位（ＶＤＤ）線３１に接続される。また、リセットゲートトランジスタＴｒ１のソースおよび読出ゲート電極１０のソースを構成するフローティングディフュージョン領域５と増幅トランジスタＴｒ２のゲート４０とは、コンタクト部５ａおよび４０ａを介して信号線２４により接続されている。また、増幅トランジスタＴｒ２のソースには、画素選択トランジスタＴｒ３のドレインが接続されている。また、画素選択トランジスタＴｒ３のゲート４１には、コンタクト部４１ａを介して行選択線３２が接続されるとともに、ソースには、コンタクト部４２を介して出力線３３が接続されている。また、ＰＤ部リセットゲートトランジスタＴｒ４は、リセットゲート電極４３を含むとともに、リセットゲート電極４３には、ＰＤ部リセット信号が供給される。第１実施形態では、以上の回路構成を行うことにより、読出ゲート電極１０のオンオフ制御は行毎に行われる一方で、読出ゲート電極１０以外のゲート電極のオンオフ制御は、画素５０全体に対して行われる。
【００２６】
図６は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。図７は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。次に、図６および図７を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作について説明する。
【００２７】
まず、図６の期間Ａにおいて、図７に示すように、転送ゲート電極７をオン状態にすることにより、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整された状態になる。このとき、フォトダイオード部４が約３Ｖの電位に調整されているので、フォトダイオード部４により生成されるとともに、蓄積された電子がフォトダイオード部４から転送ゲート電極７下の転送チャネル３に転送される。次に、転送ゲート電極７をオン状態のままにした状態で、転送ゲート電極８をオン状態にすることにより、転送ゲート電極７下および転送ゲート電極８下の転送チャネル３が約４Ｖの電位に調整される。これにより、転送ゲート電極７下の転送チャネル３に転送されていた電子が転送ゲート電極８下の転送チャネル３にも転送される。
【００２８】
次に、図６の期間Ｂにおいて、図７に示すように、転送ゲート電極８をオン状態にした状態で、転送ゲート電極７をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３が約４Ｖの電位に調整されたままの状態で、転送ゲート電極７下の転送チャネル３が約１Ｖの電位に調整される。これにより、転送ゲート電極７下の転送チャネル３に転送されていた電子が転送ゲート電極８下の転送チャネル３に転送される。
【００２９】
次に、図６の期間Ｃにおいて、図７に示すように、増倍ゲート電極９をオン状態にした後に、転送ゲート電極８をオフ状態にすることにより、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）が約２５Ｖの高い電位に調整された後に、転送ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、転送ゲート電極８下の転送チャネル３に転送されていた電子は、転送ゲート電極７下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約２５Ｖ）に調整されている増倍ゲート電極９下の転送チャネル３へと転送される。
【００３０】
次に、図６の期間Ｄにおいて、図７に示すように、電子が増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に蓄積された状態で、読出ゲート電極１０をオン状態にした後に、増倍ゲート電極９をオフ状態にすることにより、読出ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された後に、増倍ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、増倍ゲート電極９下の転送チャネル３に蓄積された電子は、約４Ｖの電位に調整された読出ゲート電極１０下の転送チャネル３を介して、増倍ゲート電極９下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約５Ｖ）に調整されているフローティングディフュージョン領域５へと転送される。
【００３１】
図８および図１０は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。図９および図１１は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。次に、図７〜図１１を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作について説明する。
【００３２】
まず、図７の期間Ａにおける転送ゲート電極７下の転送チャネル３に電子を転送させる動作の後、図８の期間Ｅにおいて、図９に示すように、転送ゲート電極７下の転送チャネル３に電子を保持した状態で、増倍ゲート電極９をオン状態にする。
【００３３】
次に、図８の期間Ｆにおいて、図９に示すように、転送ゲート電極８をオン状態にした後に、転送ゲート電極７をオフ状態にすることにより、転送ゲート電極７下の転送チャネル３が約１Ｖの電位に調整された状態になるとともに、転送ゲート電極８下の転送チャネル３が約４Ｖの電位に調整された状態となる。このため、転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子は、転送ゲート電極８下の転送チャネル３（約４Ｖ）を介して高い電位（約２５Ｖ）に調整されている増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）へと転送される。そして、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に転送された電子が増倍ゲート電極９下の転送チャネル３と転送ゲート電極８下の転送チャネル３との境界部を移動中に高電界からエネルギを得る。そして、高いエネルギを有する電子は、シリコン原子と衝突して電子と正孔とを生成する（衝突電離）。その後、衝突電離により生成された電子は、電界により増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に蓄積される。
【００３４】
次に、図８の期間Ｇにおいて、図９に示すように、転送ゲート電極８をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。
【００３５】
次に、図１０の期間Ｈにおいて、図１１に示すように、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に電子が保持された状態から、期間Ｉにおいて、転送ゲート電極７および転送ゲート電極８をオン状態にする。これにより、転送ゲート電極７下および転送ゲート電極８下のそれぞれの転送チャネル３の電位が約４Ｖの電位に調整された状態になる。そして、この状態から、増倍ゲート電極９をオフ状態にすることにより、増倍ゲート電極９下の転送チャネル３の電位が約１Ｖの電位に調整される。これにより、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に蓄積されていた電子が転送ゲート電極７下および転送ゲート電極８下の転送チャネル３（約４Ｖ）に転送される。
【００３６】
そして、図１０の期間Ｊにおいて、図１１に示すように、転送ゲート電極８をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３の電位が約１Ｖの電位に調整された状態になる。これにより、転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に電子が転送された状態となる。このように、第１実施形態では、上記した期間Ｅ〜Ｊの増倍動作を複数回（たとえば、約４００回）繰り返し行うことにより、フォトダイオード部４から転送された電子が約２０００倍に増倍される。なお、第１実施形態では、図９および図１１に示す期間Ｅ〜期間Ｊの電子の転送期間と電子の増倍期間とには、読出ゲート電極１０下の転送チャネル３の電位（約０．５Ｖ）が転送ゲート電極８下の転送チャネル３の電位（約１Ｖ）よりも低くなるように制御されている。
【００３７】
第１実施形態では、上記のように、ＣＭＯＳイメージセンサに、転送ゲート電極７、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０の４本のゲート電極を設けることによって、５本のゲート電極を備える従来のＣＭＯＳイメージセンサと異なり、ゲート電極の数が１本少ないので、同一の画素サイズであればフォトダイオード部４の面積を大きくすることができる。また、転送ゲート電極７、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０を、平面的に見て、フォトダイオード部４とフローティングディフュージョン領域５との間で、かつ、フォトダイオード部４とオーバーラップしないように設けることによって、フォトダイオード部４の表面上にゲート電極が形成されていないので、フォトダイオード部４の表面上にｐ＋型の不純物領域４ａを形成した埋め込み型フォトダイオードを形成することができる。これにより、フォトダイオード部４の表面上の界面準位による欠陥に起因して、フォトダイオード部４の表面上に暗電流が発生するのを抑制することができる。また、フォトダイオード部４の表面上にゲート電極が形成されていないことにより、ゲート電極による光の吸収に起因するフォトダイオード部４の感度の低下が抑制されるので、フォトダイオード部４の表面上にゲート電極が形成されている場合と異なり、撮像装置を高感度にすることができる。
【００３８】
また、第１実施形態では、上記のように、転送ゲート電極７を、フォトダイオード部４に隣接するように設け、増倍ゲート電極９を転送ゲート電極８のフォトダイオード部４とは反対の側に隣接するように設けることによって、転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）と増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）との間で電子の移動を繰り返すことにより、容易に、電子の増倍を行うことができる。
【００３９】
また、第１実施形態では、上記のように、増倍ゲート電極９により電子が衝突電離する電界を発生させた状態で、転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子を増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に転送するように、転送ゲート電極７および転送ゲート電極８を制御する電子の増倍動作（図９参照）と、増倍ゲート電極９による電界により増倍された電子を転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に転送するように転送ゲート電極７、転送ゲート電極８および増倍ゲート電極９を制御する電子の転送動作（図１１参照）とを交互に行うように構成されている。これにより、電子の増倍動作を複数回（たとえば約４００回）行うことができるので、電子の増倍率を向上させることができる。その結果、フォトダイオード部４から転送された電子の数を約２０００倍に増倍させることができる。
【００４０】
また、第１実施形態では、上記のように、増倍ゲート電極９により電子が衝突電離する電界を発生させた状態で、転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子を増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に転送する電子の増倍動作時（図９参照）と、増倍ゲート電極９による電界により増倍された電子を転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に転送する電子の転送動作時（図１１参照）とには、読出ゲート電極１０下の転送チャネル３の電位（約０．５Ｖ）を転送ゲート電極８下の転送チャネル８の電位（約１Ｖ）よりも低くなるように制御する。これにより、電子の転送動作時および増倍動作時に、読出ゲート電極１０下の転送チャネル３に発生する高いポテンシャルによる障壁（電荷障壁）を越えて、電子がフローティングディフュージョン領域５側に漏れるのを抑制することができるので、転送される電子の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。
【００４１】
（第２実施形態）
図１２は、本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。図１３は、本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。図７、図１２および図１３を参照して、この第２実施形態では、上記した第１実施形態とは異なり、電子の増倍動作時において、転送ゲート電極７に常にクロック信号Φ１のオン信号（Ｈレベルの信号）が供給されているＣＭＯＳイメージセンサの動作について説明する。なお、第２実施形態のＣＭＯＳイメージセンサの構成は、上記第１実施形態のＣＭＯＳイメージセンサの構成と同様である。
【００４２】
まず、図７の期間Ａにおける転送ゲート電極７下の転送チャネル３に電子を転送させる動作の後、図１２の期間Ｅにおいて、図１３に示すように、転送ゲート電極７下の転送チャネル３に電子を保持した状態で、増倍ゲート電極９をオン状態にする。
【００４３】
次に、図１２の期間Ｆにおいて、図１３に示すように、転送ゲート電極７をオン状態にしたままの状態で、転送ゲート電極８をオン状態にする。これにより、転送ゲート電極７下および転送ゲート電極８下の転送チャネル３が約４Ｖの電位に調整された状態となる。このように、転送ゲート電極７をオン状態にしたままの状態で、転送ゲート電極８をオン状態にすることにより、上記第１実施形態のように、転送ゲート電極７をオフ状態にした後、転送ゲート電極８をオン状態にする場合と異なり、転送ゲート電極の制御を簡略化することが可能となる。そして、転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子は、転送ゲート電極８下の転送チャネル３（約４Ｖ）を介して高い電位（約２５Ｖ）に調整されている増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）へと転送される。そして、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に転送された電子が増倍ゲート電極９下の転送チャネル３と転送ゲート電極８下の転送チャネル３との境界部を移動中に高電界からエネルギを得る。そして、高いエネルギを有する電子は、シリコン原子と衝突して電子と正孔とを生成する（衝突電離）。その後、衝突電離により生成された電子は、電界により増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に蓄積される。
【００４４】
次に、図１２の期間Ｇにおいて、図１３に示すように、転送ゲート電極８をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。
【００４５】
なお、第２実施形態のその他の動作は、上記第１実施形態と同様である。
【００４６】
また、第２実施形態の効果は、上記第１実施形態と同様である。
【００４７】
（第３実施形態）
図１４は、本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１５は、本発明の第３実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。図１４および図１５を参照して、この第３実施形態では、上記した第１実施形態と異なり、読出ゲート電極１０のゲート長が、他のゲート電極のゲート長よりも大きいＣＭＯＳイメージセンサについて説明する。
【００４８】
第３実施形態では、図１４および図１５に示すように、読出ゲート電極１０のゲート長Ｌ１は、読出ゲート電極１０以外のゲート電極のゲート長Ｌ２よりも大きくなるように構成されている。また、読出ゲート電極１０にクロック信号Φ４のオフ信号（Ｌレベルの信号）が供給されている場合には、読出ゲート電極１０に約−１．５Ｖの電圧が印加される。このとき、読出ゲート電極１０下の転送チャネル３は、約０．５Ｖの電位に調整された状態となる。なお、第３実施形態のその他の構成および動作は、上記第１実施形態の構成および動作と同様である。
【００４９】
第３実施形態では、上記のように、読出ゲート電極１０のゲート長Ｌ１を、読出ゲート電極１０以外のゲート電極のゲート長Ｌ２よりも大きくなるように構成することによって、読出ゲート電極１０のゲート長の大きさに比例して、読出ゲート電極１０下の転送チャネル３のポテンシャルにより発生する障壁（電荷障壁）の長さ（図１４の矢印Ｘ方向の長さ）も大きくなる。これにより、電子の増倍動作時、および、電子の転送動作時において、電子が読出ゲート電極１０下の転送チャネル３に発生する障壁（電荷障壁）を越えてフローティングディフュージョン領域５に漏れるのを、上記した第１および第２実施形態と異なり、より抑制することができる。その結果、電子蓄積部３ａからフローティングディフュージョン領域５に転送される電子の数にばらつきが発生するのをより抑制することができるので、データの読出しを正確に行うことができる。
【００５０】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【００５１】
（第４実施形態）
図１６は、本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１７は、本発明の第４実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。図１６および図１７を参照して、この第４実施形態では、上記した第１実施形態と異なり、増倍ゲート電極９がフォトダイオード部４に隣接するように設けられているＣＭＯＳイメージセンサについて説明する。
【００５２】
第４実施形態では、図１６および図１７に示すように、増倍ゲート電極９は、フォトダイオード部４に隣接するとともに、転送ゲート電極８に対して転送ゲート電極７および読出ゲート電極１０の反対側に設けられている。また、転送ゲート電極８と読出ゲート電極１０との間に転送ゲート電極７が設けられている。また、これに伴い、転送チャネル３内の電子蓄積部３ａの位置および電子増倍部３ｂの位置も反対になる。また、増倍ゲート電極９、転送ゲート電極８、転送ゲート電極７および読出ゲート電極１０には、それぞれ、電圧制御のためのクロック信号Φ１、Φ２、Φ３およびΦ４が供給されるように構成されている。
【００５３】
なお、第４実施形態のその他の構成は、上記第１実施形態と同様である。
【００５４】
図１８は、本発明の第４実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。図１９は、本発明の第４実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。次に、図１８および図１９を参照して、第４実施形態によるＣＭＯＳイメージセンサの電子の転送動作について説明する。
【００５５】
まず、図１８の期間Ａにおいて、図１９に示すように、増倍ゲート電極９をオン状態にすることにより、増倍ゲート電極９下の転送チャネル３が約２５Ｖの電位に調整された状態になる。このとき、フォトダイオード部４下が約３Ｖの電位に調整されているので、フォトダイオード部４に蓄積された電子が増倍ゲート電極９下の転送チャネル３に転送される。
【００５６】
次に、図１８の期間Ｂにおいて、図１９に示すように、転送ゲート電極８をオン状態にするとともに、増倍ゲート電極９をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、増倍ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、増倍ゲート電極９下の転送チャネル３に蓄積された電子は、増倍ゲート電極９下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極８下の転送チャネル３へ転送される。
【００５７】
次に、図１８の期間Ｃにおいて、図１９に示すように、転送ゲート電極７をオン状態にするとともに、転送ゲート電極８をオフ状態にすることにより、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、転送ゲート電極８下の転送チャネル３に転送された電子は、転送ゲート電極７下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極７下の転送チャネル３へ転送される。これにより、フォトダイオード部４から転送された電子が一時的に転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に蓄積される。
【００５８】
次に、図１８の期間Ｄにおいて、図１９に示すように、電子が一時的に転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に蓄積された状態で、読出ゲート電極１０をオン状態にするとともに、転送ゲート電極７をオフ状態にすることにより、読出ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極７下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子は、約４Ｖの電位に調整された読出ゲート電極１０下の転送チャネル３を介して、転送ゲート電極７下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約５Ｖ）に調整されているフローティングディフュージョン領域５へと転送される。
【００５９】
図２０は、本発明の第４実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。図２１は、本発明の第４実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。次に、図２０および図２１を参照して、第４実施形態によるＣＭＯＳイメージセンサの電子の増倍動作について説明する。
【００６０】
まず、電子の増倍動作は、図１９の期間Ｃの転送動作の後、図２０の期間Ｅにおいて、図２１に示すように、転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に電子が蓄積された状態で、増倍ゲート電極９をオン状態にすることにより、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）が約２５Ｖの高い電位に調整された状態となる。
【００６１】
次に、図２０の期間Ｆにおいて、図２１に示すように、転送ゲート電極８をオン状態にするとともに、転送ゲート電極７をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極７下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、転送ゲート電極７下の転送チャネル３に蓄積された電子は、転送ゲート電極７下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極８下の転送チャネル３へと転送される。また、転送ゲート電極８下の転送チャネル３に転送された電子は、転送ゲート電極８下の転送チャネル３の電位（約４Ｖ）よりも高い電位（約２５Ｖ）に調整されている増倍ゲート電極９下の転送チャネル３へと転送される。そして、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に転送された電子が増倍ゲート電極９下の転送チャネル３と転送ゲート電極８下の転送チャネル３との境界部を移動中に高電界からエネルギを得る。そして、高いエネルギを有する電子は、シリコン原子と衝突して電子と正孔とを生成する（衝突電離）。その後、衝突電離により生成された電子は、電界により増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に蓄積される。
【００６２】
次に、図２０の期間Ｇにおいて、図２１に示すように、転送ゲート電極８をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。
【００６３】
次に、上記した図１９の期間ＢおよびＣの電子の転送動作を行うことにより、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）に蓄積された電子が転送ゲート電極７下の転送チャネル３（電子蓄積部３ａ）に転送される。その後、上記した期間Ｅ〜期間Ｇの増倍動作および期間Ｂおよび期間Ｃの転送動作を複数回（たとえば、約４００回）繰り返し行うことにより、フォトダイオード部４から転送された電子が約２０００倍に増倍される。
【００６４】
第４実施形態では、上記のように、転送ゲート電極８と読出ゲート電極１０との間に転送ゲート電極７を設けるとともに、転送ゲート電極８に対して転送ゲート電極７および読出ゲート電極１０の反対側に増倍ゲート電極９を設けることによって、データの読出しを行う際に、電子が衝突電離する電界を発生させるための増倍ゲート電極９に印加される高電圧（約２４Ｖ）を変化させてフローティングディフュージョン領域５に電子を転送させることなく、転送ゲート電極７に印加される比較的低電圧（約２．９Ｖ）を変化させてフローティングディフュージョン領域５に電子を転送させることができる。このため、データの読出しを行う際に、増倍ゲート電極９下の転送チャネル３（電子増倍部３ｂ）における高い電位（約２５Ｖ）が変化することに起因して読出ゲート電極１０下の転送チャネル３の電位が変動するのを抑制することができるので、フローティングディフュージョン領域５に転送される電子の数にばらつきが発生するのをより効果的に抑制することができる。その結果、データの読出しを正確に行うことができる。
【００６５】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６６】
たとえば、上記第１〜第４実施形態では、ＣＭＯＳイメージセンサの一例として各画素において電荷信号を増幅するアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサを示したが、本発明はこれに限らず、各画素において電荷信号を増幅しないパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサにも適用可能である。
【００６７】
また、上記第１〜第４実施形態では、転送ゲート電極および読出ゲート電極がオン状態の場合に、転送ゲート電極および読出ゲート電極下の転送チャネルが約４Ｖの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極および読出ゲート電極がオン状態の場合に、転送ゲート電極および読出ゲート電極下の転送チャネルがそれぞれ異なる電位に調整された状態になるようにしてもよい。
【００６８】
また、上記第１〜第４実施形態では、ｐ型シリコン基板の表面にｎ型の転送チャネル、ｎ型のフォトダイオード部およびｎ型のフローティングディフュージョン領域を形成する例を示したが、本発明はこれに限らず、ｎ型シリコン基板の表面にｐ型ウェル領域を形成するとともに、そのｐ型ウェル領域の表面にｎ型の転送チャネル、ｎ型のフォトダイオード部およびｎ型のフローティングディフュージョン領域を形成するようにしてもよい。
【００６９】
また、上記第１〜第４実施形態では、信号電荷として電子を用いる例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【００７０】
また、上記第１〜第４実施形態では、ゲート電極が、平面的に見て、フォトダイオード部とオーバーラップしないように設けられる例を示したが、本発明はこれに限らず、ゲート電極の一部が、平面的に見て、フォトダイオード部とオーバーラップしてもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。
【図２】本発明の第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図３】本発明の第１実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。
【図４】本発明の第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。
【図５】本発明の第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。
【図６】本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。
【図７】本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。
【図８】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。
【図９】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。
【図１０】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。
【図１１】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。
【図１２】本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。
【図１３】本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。
【図１４】本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図１５】本発明の第３実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。
【図１６】本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図１７】本発明の第４実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。
【図１８】本発明の第４実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。
【図１９】本発明の第４実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。
【図２０】本発明の第４実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。
【図２１】本発明の第４実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。
【符号の説明】
【００７２】
３  転送チャネル
４  フォトダイオード部（光電変換部）
５  フローティングディフュージョン領域（電圧変換部）
７  転送ゲート電極（第１電極）
８  転送ゲート電極（第４電極）
９  増倍ゲート電極（第２電極）
１０  読出ゲート電極（第３電極）
【図１】
2009130015.tif 000003
【図２】
2009130015.tif 000004
【図３】
2009130015.tif 000005
【図４】
2009130015.tif 000006
【図５】
2009130015.tif 000007
【図６】
2009130015.tif 000008
【図７】
2009130015.tif 000009
【図８】
2009130015.tif 000010
【図９】
2009130015.tif 000011
【図１０】
2009130015.tif 000012
【図１１】
2009130015.tif 000013
【図１２】
2009130015.tif 000014
【図１３】
2009130015.tif 000015
【図１４】
2009130015.tif 000016
【図１５】
2009130015.tif 000017
【図１６】
2009130015.tif 000018
【図１７】
2009130015.tif 000019
【図１８】
2009130015.tif 000020
【図１９】
2009130015.tif 000021
【図２０】
2009130015.tif 000022
【図２１】
2009130015.tif 000023