(57)【要約】【課題】  ソース電極およびドレイン電極を遮光性金属によって形成しても、光電変換半導体薄膜のチャネル領域への光入射量を多くする。【解決手段】  少なくともチャネル保護膜４２下には光電変換半導体薄膜が設けられている。チャネル保護膜４２の上面には線状のソース電極Ｓおよびドレイン電極Ｄが互いに平行するように設けられている。そして、チャネル保護膜４２下に設けられた光電変換半導体薄膜のうち、ソース電極Ｓとドレイン電極Ｄとの間における部分がチャネル領域となり、このチャネル領域はソース電極Ｓおよびドレイン電極Ｄによって覆われていない。したがって、ソース電極Ｓおよびドレイン電極Ｄを遮光性金属によって形成しても、光電変換半導体薄膜のチャネル領域への光入射量を多くすることができる。【選択図】  図３
2009060001.tif 000002
【特許請求の範囲】
【請求項１】
光電変換半導体薄膜上にチャネル保護膜が設けられ、チャネル保護膜上にソース電極およびドレイン電極が設けられたフォトトランジスタにおいて、前記ソース電極および前記ドレイン電極は、前記チャネル保護膜の少なくとも一辺部上に当該一辺部に直交する方向に間隔をおいて設けられていることを特徴とするフォトトランジスタ。
【請求項２】
請求項１に記載の発明において、前記チャネル保護膜は方形状であり、前記ソース電極および前記ドレイン電極は、前記チャネル保護膜上およびその相対向する辺部の各外側に当該辺部に直交する方向に間隔をおいて設けられていることを特徴とするフォトトランジスタ。
【請求項３】
請求項１に記載の発明において、前記チャネル保護膜は線状で複数であって互いに平行に配置され、前記ソース電極および前記ドレイン電極は共に線状で複数であって前記チャネル保護膜の延びる方向に１本おきに配置されていることを特徴とするフォトトランジスタ。
【請求項４】
請求項１〜３のいずれかに記載の発明において、前記フォトトランジスタは、スイッチング素子として逆スタガ型でチャネル保護膜型の薄膜トランジスタを備えたアクティブマトリクス型の液晶表示装置のアクティブ基板上の表示領域以外の領域に設けられていることを特徴とするフォトトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はフォトトランジスタに関する。
【背景技術】
【０００２】
従来のフォトトランジスタには、基板の上面にゲート電極が設けられ、ゲート電極を含む基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に光電変換半導体薄膜が設けられ、光電変換半導体薄膜の上面両側にオーミックコンタクト層を介してソース電極およびドレイン電極が設けられたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−４７７１９号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来のフォトトランジスタでは、ソース電極およびドレイン電極を遮光性金属によって形成すると、ソース電極およびドレイン電極によって覆われた光電変換半導体薄膜のチャネル領域への光入射が阻止されるので、これを回避するため、ソース電極およびドレイン電極をＩＴＯ等の透光性導電材料によって形成するようにしている（上記特許文献１の第６９段落および第７２段落参照）。したがって、上記従来のフォトトランジスタでは、ソース電極およびドレイン電極の材料に節約を受けるという問題があった。
【０００５】
そこで、この発明は、ソース電極およびドレイン電極を遮光性金属によって形成しても、光電変換半導体薄膜のチャネル領域への光入射量を多くすることができるフォトトランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、光電変換半導体薄膜上にチャネル保護膜が設けられ、チャネル保護膜上にソース電極およびドレイン電極が設けられたフォトトランジスタにおいて、前記ソース電極および前記ドレイン電極は、前記チャネル保護膜の少なくとも一辺部上に当該一辺部に直交する方向に間隔をおいて設けられていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記チャネル保護膜は方形状であり、前記ソース電極および前記ドレイン電極は、前記チャネル保護膜上およびその相対向する辺部の各外側に当該辺部に直交する方向に間隔をおいて設けられていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記チャネル保護膜は線状で複数であって互いに平行に配置され、前記ソース電極および前記ドレイン電極は共に線状で複数であって前記チャネル保護膜の延びる方向に１本おきに配置されていることを特徴とするものである。
請求項４に記載の発明は、請求項１〜３のいずれかに記載の発明において、前記フォトトランジスタは、スイッチング素子として逆スタガ型でチャネル保護膜型の薄膜トランジスタを備えたアクティブマトリクス型の液晶表示装置のアクティブ基板上の表示領域以外の領域に設けられていることを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、ソース電極およびドレイン電極を、チャネル保護膜の少なくとも一辺部上に当該一辺部に直交する方向に間隔をおいて設けることにより、光電変換半導体薄膜のうち、ソース電極とドレイン電極との間においてチャネル保護膜下に形成された部分がチャネル領域となり、したがってソース電極およびドレイン電極を遮光性金属によって形成しても、光電変換半導体薄膜のチャネル領域への光入射量を多くすることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としてのフォトトランジスタを備えたアクティブマトリクス型の液晶表示装置におけるアクティブ基板上に形成されたものの一部を省略した全体的な等価回路的平面図を示す。ここで、この液晶表示装置におけるフォトトランジスタ１９の役目等について簡単に説明すると、アクティブ基板１上の表示領域２以外の領域に設けられ、外光の照度を検出し、この検出結果に基づいて、アクティブ基板１の裏面側に配置されたバックライト（図示せず）からの光の輝度を制御するためのものである。
【０００９】
さて、図１において、アクティブ基板１上において一点鎖線で示す方形状の表示領域２には複数の走査ライン３および複数のデータライン４がマトリクス状に設けられている。この場合、複数の走査ライン３は行方向に延びて設けられ、複数のデータライン４は列方向に延びて設けられている。
【００１０】
アクティブ基板１上の表示領域２において走査ライン３とデータライン４とで囲まれた領域内には画素電極５が設けられている。画素電極５はスイッチング素子としての薄膜トランジスタ６を介して走査ライン３およびデータライン４に接続されている。ここで、図１において、画素電極５は僅かに２個×２個だけ図示しているのは図示の明確化のためであり、実際には数百個×数百個もしくはそれ以上配置されている。
【００１１】
走査ライン３の左端部は、表示領域２の左側に設けられた走査用引き回し線７を介して、その左側の点線で示す走査ライン駆動用ドライバ搭載領域８内に設けられた走査用出力端子９に接続されている。データライン４の下端部は、表示領域２の下側に設けられたデータ用引き回し線１０を介して、その下側の点線で示すデータライン駆動用ドライバ搭載領域１１内に設けられたデータ用出力端子１２に接続されている。
【００１２】
走査ライン駆動用ドライバ搭載領域８内には走査用入力端子１３が設けられている。走査用入力端子１３は、その下側に設けられた走査用引き回し線１４を介して、その下側に設けられた走査用外部接続端子１５に接続されている。データライン駆動用ドライバ搭載領域１１内にはデータ用入力端子１６が設けられている。データ用入力端子１６は、その下側に設けられたデータ用引き回し線１７を介して、その下側に設けられたデータ用外部接続端子１８に接続されている。
【００１３】
アクティブ基板１上においてデータライン駆動用ドライバ搭載領域１１の右側には外光照度検出用のフォトトランジスタ１９が設けられている。フォトトランジスタ１９のゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄは、その各近傍に設けられたゲート電極用引き回し線２０、ソース電極用引き回し線２１およびドレイン電極用引き回し線２２を介して、その下側に設けられたフォトトランジスタ用外部接続端子２３、２４、２５に接続されている。
【００１４】
次に、この液晶表示装置の一部の具体的な構造について説明する。まず、図２は画素電極５および薄膜トランジスタ６の部分の断面図を示す。アクティブ基板１の上面の所定の箇所にはクロム等からなるゲート電極３１および該ゲート電極３１に接続された走査ライン３が設けられている。ゲート電極３１および走査ライン３を含むアクティブ基板１の上面には窒化シリコン等からなるゲート絶縁膜３２が設けられている。
【００１５】
ゲート電極３１上におけるゲート絶縁膜３２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜３３が設けられている。ゲート電極３１上における半導体薄膜３３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜３４が設けられている。チャネル保護膜３４の上面両側およびその両側における半導体薄膜３３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層３５、３６が設けられている。オーミックコンタクト層３５、３６の上面にはクロム等からなるソース電極３７およびドレイン電極３８が設けられている。
【００１６】
ここで、ゲート電極３１、ゲート絶縁膜３２、半導体薄膜３３、チャネル保護膜３４、オーミックコンタクト層３５、３６、ソース電極３７およびドレイン電極３８により、逆スタガ型でチャネル保護膜型の薄膜トランジスタ６が構成されている。
【００１７】
ゲート絶縁膜３２の上面の所定の箇所にはデータライン４が設けられている。この場合、データライン４は、下から順に、真性アモルファスシリコン層４ａ、ｎ型アモルファスシリコン層４ｂおよびクロム等からなる金属層４ｃの３層構造となっている。そして、真性アモルファスシリコン層４ａ、ｎ型アモルファスシリコン層４ｂおよび金属層４ｃは、ドレイン電極３８形成領域における半導体薄膜３３、オーミックコンタクト層３６およびドレイン電極３８に接続されている。
【００１８】
薄膜トランジスタ６およびデータライン４を含むゲート絶縁膜３２の上面には窒化シリコン等からなる層間絶縁膜３９が設けられている。ソース電極３７の所定の箇所に対応する部分における層間絶縁膜３９にはコンタクトホール４０が設けられている。層間絶縁膜３９の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極５が設けられている。画素電極５はコンタクトホール４０を介してソース電極３７に接続されている。
【００１９】
次に、図３はフォトトランジスタ１９の部分の透過平面図を示し、図４（Ａ）は図３のIVA−IVA線に沿う断面図を示し、図４（Ｂ）は図３のIVB−IVB線に沿う断面図を示し、図４（Ｃ）は図３のIVC−IVC線に沿う断面図を示す。アクティブ基板１の上面の所定の箇所にはクロム等からなるゲート電極Ｇおよび該ゲート電極Ｇに接続されたゲート電極用引き回し線２０が設けられている。ゲート電極Ｇおよびゲート電極用引き回し線２０を含むアクティブ基板１の上面にはゲート絶縁膜３２が設けられている。
【００２０】
ゲート電極Ｇ上におけるゲート絶縁膜３２の上面の所定の箇所には真性アモルファスシリコンからなる光電変換半導体薄膜４１が設けられている。光電変換半導体薄膜４１の平面形状については後で説明する。ゲート電極Ｇ上における光電変換半導体薄膜４１の上面の所定の箇所には窒化シリコンからなる方形状のチャネル保護膜４２が設けられている。
【００２１】
チャネル保護膜４２の図３における右辺部上面およびその右外側における光電変換半導体薄膜４１の上面にはｎ型アモルファスシリコンからなる線状のオーミックコンタクト層４３、４４が当該右辺部に直交する方向に間隔をおいて設けられている。オーミックコンタクト層４３、４４の上面にはクロム等の遮光性金属からなる線状のソース電極Ｓおよびドレイン電極Ｄが設けられている。
【００２２】
ここで、光電変換半導体薄膜４１の平面形状について説明する。光電変換半導体薄膜４１は、方形状のチャネル保護膜４２下に形成されたものと、線状のソース電極Ｓおよびドレイン電極Ｄ下に形成された線状のオーミックコンタクト層４３、４４下に形成されたものとからなっている。そして、光電変換半導体薄膜４１のうち、ソース電極Ｓとドレイン電極Ｄとの間においてチャネル保護膜４２下に形成された部分がチャネル領域となっている。
【００２３】
ここで、ゲート電極Ｇ、ゲート絶縁膜３２、光電変換半導体薄膜４１、チャネル保護膜４２、オーミックコンタクト層４３、４４、ソース電極Ｓおよびドレイン電極Ｄにより、逆スタガ型でチャネル保護膜型のフォトトランジスタ１９が構成されている。この場合、フォトトランジスタ１９をスイッチング素子としての薄膜トランジスタ６と同様に逆スタガ型でチャネル保護膜型としているのは、フォトトランジスタ１９を薄膜トランジスタ６の形成と同時に形成することにより、製造工程数が増加しないようにするためである。
【００２４】
ゲート絶縁膜３２の上面においてゲート電極Ｇの図３における右側の各所定の箇所にはソース電極用引き回し線２１およびドレイン電極用引き回し線２２が設けられている。この場合、ソース電極用引き回し線２１およびドレイン電極用引き回し線２２は、下から順に、真性アモルファスシリコン層２１ａ、２２ａ、ｎ型アモルファスシリコン層２１ｂ、２２ｂおよびクロム等からなる金属層２１ｃ、２２ｃの３層構造となっている。
【００２５】
そして、ソース電極用引き回し線２１を構成する真性アモルファスシリコン層２１ａ、ｎ型アモルファスシリコン層２１ｂおよび金属層２１ｃは、ソース電極Ｓの図３における右端部の部分において、光電変換半導体薄膜４１、オーミックコンタクト層４３およびソース電極Ｓに接続されている。
【００２６】
ドレイン電極用引き回し線２２を構成する真性アモルファスシリコン層２２ａ、ｎ型アモルファスシリコン層２２ｂおよび金属層２２ｃは、ドレイン電極Ｄの図３における右端部の部分において、光電変換半導体薄膜４１、オーミックコンタクト層４４およびドレイン電極Ｄに接続されている。フォトトランジスタ１９、ソース電極用引き回し線２１およびドレイン電極用引き回し線２２を含むゲート絶縁膜３２の上面には層間絶縁膜３９が設けられている。
【００２７】
以上のように、この実施形態のフォトトランジスタ１９では、線状のソース電極Ｓおよびドレイン電極Ｄを、チャネル保護膜４２の図３における右辺部上面およびその右外側に当該右辺部に直交する方向に間隔をおいて設けることにより、光電変換半導体薄膜４１のうち、ソース電極Ｓとドレイン電極Ｄとの間においてチャネル保護膜４２下に形成された部分がチャネル領域となり、したがってソース電極Ｓおよびドレイン電極Ｄをクロム等の遮光性金属によって形成しても、光電変換半導体薄膜４１のチャネル領域への光入射量を多くすることができる。
【００２８】
ところで、光電変換半導体薄膜４１は、ソース電極Ｓとドレイン電極Ｄとの間においてチャネル保護膜４２の図３における右外側には設けられていない（図４（Ｃ）参照）。しかるに、図３において矢印で示すように、光電変換半導体薄膜４１のチャネル領域のうち、チャネル保護膜４２の右辺近傍を電流が回り込んで流れるので、十分な光電流を流すことができる。
【００２９】
（第２実施形態）
図５はこの発明の第２実施形態としてのフォトトランジスタの部分の透過平面図を示し、図６（Ａ）は図５のVIA−VIA線に沿う断面図を示し、図６（Ｂ）は図５のVIB−VIB線に沿う断面図を示し、図６（Ｃ）は図５のVIC−VIC線に沿う断面図を示す。このフォトトランジスタ１９において、図３および図４に示す場合と異なる点は、線状のソース電極Ｓおよびドレイン電極Ｄを、チャネル保護膜４２の上面およびその相対向する左右辺部の各外側に当該辺部に直交する方向に間隔をおいて設けた点である。
【００３０】
この場合、図５において、ソース電極Ｓおよびドレイン電極Ｄの各左端面はゲート電極Ｇの左端面と面一となっている。また、ゲート電極Ｇおよびチャネル保護膜４２の図５における左右方向の幅は、図３に示すゲート電極Ｇおよびチャネル保護膜４２の左右方向の幅よりも小さくなっている。
【００３１】
このフォトトランジスタ１９では、光電変換半導体薄膜４１は、ソース電極Ｓとドレイン電極Ｄとの間においてチャネル保護膜４２の図５における右外側および左外側には設けられていない（図６（Ｃ）参照）。しかるに、図５において矢印で示すように、光電変換半導体薄膜４１のチャネル領域のうち、チャネル保護膜４２の右辺近傍および左辺近傍を電流が回り込んで流れるので、図３に示すフォトトランジスタ１９と比較して、約２倍の光電流を流すことができる。
【００３２】
また、このフォトトランジスタ１９では、ゲート電極Ｇおよびチャネル保護膜４２の図５における左右方向の幅が、図３に示すゲート電極Ｇおよびチャネル保護膜４２の左右方向の幅よりも小さくなっているので、それに対応する分だけ、素子面積を小さくすることができる。
【００３３】
（第３実施形態）
図７はこの発明の第３実施形態としてのフォトトランジスタの部分の透過平面図を示し、図８（Ａ）は図７VIIIA−VIIIAの線に沿う断面図を示し、図８（Ｂ）は図７のVIIIB−VIIIB線に沿う断面図を示し、図８（Ｃ）は図７のVIIIC−VIIIC線に沿う断面図を示す。このフォトトランジスタ１９において、図５および図６に示す場合と異なる点は、線状のドレイン電極Ｄをゲート電極Ｇの図７における左側に延ばし、ドレイン電極用引き回し線２２をゲート電極Ｇの図７における左側に設けた点である。この場合、図７において、ドレイン電極Ｄの右端面はゲート電極Ｇの右端面と面一となっている。
【００３４】
（第４実施形態）
図９はこの発明の第４実施形態としてのフォトトランジスタの部分の透過平面図を示し、図１０（Ａ）は図９のＸA−ＸA線に沿う断面図を示し、図１０（Ｂ）は図９のＸB−ＸB線に沿う断面図を示し、図１０（Ｃ）は図９のＸC−ＸC線に沿う断面図を示す。このフォトトランジスタ１９において、図７および図８に示す場合と異なる点は、線状で複数のチャネル保護膜４２を互いに平行に配置し、線状で複数のソース電極Ｓおよびドレイン電極Ｄをチャネル保護膜４２の延びる方向に１本おきに配置した点である。このようにした場合には、比較的小さい面積で大出力のフォトセンサを構成することができる。
【００３５】
なお、上記各実施形態では、この発明を、液晶表示装置において外光の照度を検出するためのフォトトランジスタに適用した場合について説明したが、これに限定されるものではない。例えば、複数のフォトトランジスタをマトリクス状に配置してなる２次元イメージセンサ等にも適用することができる。
【図面の簡単な説明】
【００３６】
【図１】この発明の第１実施形態としてのフォトトランジスタを備えたアクティブマトリクス型の液晶表示装置におけるアクティブ基板上に形成されたものの一部を省略した全体的な等価回路的平面図。
【図２】画素電極および薄膜トランジスタの部分の断面図。
【図３】フォトトランジスタの部分の透過平面図。
【図４】（Ａ）は図３のIVA−IVA線に沿う断面図、（Ｂ）は図３のIVB−IVB線に沿う断面図、（Ｃ）は図３のIVC−IVC線に沿う断面図。
【図５】この発明の第２実施形態としてのフォトトランジスタの部分の透過平面図。
【図６】（Ａ）は図５のVIA−VIA線に沿う断面図、（Ｂ）は図５のVIB−VIB線に沿う断面図、（Ｃ）は図５のVIC−VIC線に沿う断面図。
【図７】この発明の第３実施形態としてのフォトトランジスタの部分の透過平面図。
【図８】（Ａ）は図７のVIIIA−VIIIA線に沿う断面図、（Ｂ）は図７のVIIIB−VIIIB線に沿う断面図、（Ｃ）は図７のVIIIC−VIIIC線に沿う断面図。
【図９】この発明の第４実施形態としてのフォトトランジスタの部分の透過平面図。
【図１０】（Ａ）は図９のＸA−ＸA線に沿う断面図、（Ｂ）は図９のＸB−ＸB線に沿う断面図、（Ｃ）は図９のＸC−ＸC線に沿う断面図。
【符号の説明】
【００３７】
１  アクティブ基板
２  表示領域
３  走査ライン
４  データライン
５  画素電極
６  薄膜トランジスタ
１９  フォトトランジスタ
３２  ゲート絶縁膜
４１  光電変換半導体薄膜
４２  チャネル保護膜
４３、４４  オーミックコンタクト層
Ｇ  ゲート電極
Ｓ  ソース電極
Ｄ  ドレイン電極
【図１】
2009060001.tif 000003
【図２】
2009060001.tif 000004
【図３】
2009060001.tif 000005
【図４】
2009060001.tif 000006
【図５】
2009060001.tif 000007
【図６】
2009060001.tif 000008
【図７】
2009060001.tif 000009
【図８】
2009060001.tif 000010
【図９】
2009060001.tif 000011
【図１０】
2009060001.tif 000012