(57)【要約】      （修正有）【課題】出力補正をすることにより、Ａ／Ｄ変換の出力補正精度を向上させた出力補正手段を設けた制御回路を提供する。【解決手段】Ａ／Ｄ変換手段から出力される出力データを補正する出力補正手段を設けた制御回路１０において、外部出力１からＡ／Ｄ変換手段１２にデータを入力し、このデータをＡ／Ｄ変換し、このＡ／Ｄ変換された外部Ａ／Ｄ変換値と第二の記憶手段１４に記憶したゲイン補正値とを演算手段１５で乗算し、それを前記第二の記憶手段で記憶したオフセット補正値で加算してＡ／Ｄ補正値を演算し、前記外部に出力するよう構成してあることを特徴とする出力補正手段を設けた制御回路。【選択図】図１
2009130413.tif 000002
【特許請求の範囲】
【請求項１】
Ａ／Ｄ変換手段から出力される出力データを補正する出力補正手段を設けた制御回路において、
前記制御回路は、基準値を記憶しておく第一の記憶手段と、前記基準値と同値を入力してＡ／Ｄ変換する前記Ａ／Ｄ変換手段と、前記第一の記憶手段に記憶してある前記基準値及び前記Ａ／Ｄ変換手段で変換されたＡ／Ｄ変換値を用いてゲイン補正値及びオフセット補正値を演算する演算手段と、この演算手段により得られたゲイン補正値及びオフセット補正値を記憶する第二の記憶手段を備えてあり、
外部出力から前記Ａ／Ｄ変換手段にデータを入力し、このデータをＡ／Ｄ変換し、このＡ／Ｄ変換された外部Ａ／Ｄ変換値と前記第二の記憶手段に記憶した前記ゲイン補正値とを前記演算手段で乗算し、それを前記第二の記憶手段で記憶した前記オフセット補正値で加算してＡ／Ｄ補正値を演算し、前記外部に出力するよう構成してあることを特徴とする出力補正手段を設けた制御回路。
【請求項２】
前記第一の記憶手段と前記第二の記憶手段とを一つの記憶手段で構成してあることを特徴とする請求項１記載の出力補正手段を設けた制御回路。
【請求項３】
前記第二の記憶手段で記憶した前記ゲイン補正値、前記オフセット補正値並びに前記Ａ／Ｄ補正値を記憶する第三の記憶手段を第二の記憶手段とは別途に設けてあることを特徴とする請求項１又は２記載の出力補正手段を設けた制御回路。
【請求項４】
前記基準値及び前記Ａ／Ｄ変換値を２値有することを特徴とする請求項１乃至３のいずれかに記載の出力補正手段を設けた制御回路。
【請求項５】
前記演算手段は、前記ゲイン補正値を前記２値の基準値の差を前記２値のＡ／Ｄ変換値の差で除算して求めるように構成してあることを特徴とする請求項４記載の出力補正手段を設けた制御回路。
【請求項６】
前記演算手段は、前記オフセット補正値を前記基準値とこの基準値とは別の基準値からＡ／Ｄ変換したＡ／Ｄ変換値とを乗算したもの同士の差を前記２値のＡ／Ｄ変換値の差で除算して前記Ａ／Ｄ補正値を演算するように構成してあることを特徴とする請求項４又は５記載の出力補正手段を設けた制御回路。
【請求項７】
前記演算手段により演算した前記Ａ／Ｄ補正値をさらに補正して、前記外部に出力するよう構成してあることを特徴とする請求項１乃至６のいずれかに記載の出力補正手段を設けた制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換手段から出力される出力データを補正する出力補正手段を設けた制御回路に関するものである。
【背景技術】
【０００２】
Ａ／Ｄ変換手段から出力される出力データを補正する出力補正手段を設けた制御回路は、制御回路内部又は制御回路の外部に基準電源を設けてある。この基準電源から出力された出力データを基に出力補正をしていた。（特許文献１参照）。
【特許文献１】特開２００６−２２２７０１公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、内部に基準電源を設けた場合、電圧精度にバラツキがあり、結果として、Ａ／Ｄ変換の出力補正精度が落ちるという問題がある。また、デジタル制御を行う電源を用いた場合、Ａ／Ｄ変換の出力補正精度の低下は、電圧制御時において出力電圧の精度低下に直結する。電流制御時においても同様になる。客先仕様で出力電圧に高い精度を求められた場合、Ａ／Ｄ変換の出力補正精度を改善する必要がある。
【０００４】
本発明は、上記問題に鑑みてなされたものであり、出力補正をすることにより、Ａ／Ｄ変換の出力補正精度を向上させた出力補正手段を設けた制御回路を提供する。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明に係る出力補正手段を設けた制御回路は、Ａ／Ｄ変換手段から出力される出力データを補正する出力補正手段を設けた制御回路において、前記制御回路は、基準値を記憶しておく第一の記憶手段と、前記基準値と同値を入力してＡ／Ｄ変換する前記Ａ／Ｄ変換手段と、前記第一の記憶手段に記憶してある前記基準値及び前記Ａ／Ｄ変換手段で変換されたＡ／Ｄ変換値を用いてゲイン補正値及びオフセット補正値を演算する演算手段と、この演算手段により得られたゲイン補正値及びオフセット補正値を記憶する第二の記憶手段を備えてあり、外部出力から前記Ａ／Ｄ変換手段にデータを入力し、このデータをＡ／Ｄ変換し、このＡ／Ｄ変換された外部Ａ／Ｄ変換値と前記第二の記憶手段に記憶した前記ゲイン補正値とを前記演算手段で乗算し、それを前記第二の記憶手段で記憶した前記オフセット補正値で加算してＡ／Ｄ補正値を演算し、前記外部に出力するよう構成してあることを特徴とする。
【０００６】
本発明に係る出力補正手段を設けた制御回路は、前記第一の記憶手段と前記第二の記憶手段とを一つの記憶手段で構成してあることを特徴とする。
また、本発明に係る出力補正手段を設けた制御回路は、前記第二の記憶手段で記憶した前記ゲイン補正値、前記オフセット補正値並びに前記Ａ／Ｄ補正値を記憶する第三の記憶手段を第二の記憶手段とは別途に設けてあることを特徴とする。
【０００７】
本発明に係る出力補正手段を設けた制御回路は、前記基準値及び前記Ａ／Ｄ変換値を２値有することを特徴とする。
また、本発明に係る出力補正手段を設けた制御回路は、前記演算手段は、前記ゲイン補正値を前記２値の基準値の差を前記２値のＡ／Ｄ変換値の差で除算して求めるように構成してあることを特徴とする。
【０００８】
また、本発明に係る出力補正手段を設けた制御回路は、前記演算手段は、前記オフセット補正値を前記基準値とこの基準値とは別の基準値からＡ／Ｄ変換したＡ／Ｄ変換値とを乗算したもの同士の差を前記２値のＡ／Ｄ変換値の差で除算して前記Ａ／Ｄ補正値を演算するように構成してあることを特徴とする。
また、本発明に係る出力補正手段を設けた制御回路は、前記演算手段により演算した前記Ａ／Ｄ補正値をさらに補正して、前記外部に出力するよう構成してあることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、基準値と同値を入力してＡ／Ｄ変換するとともに、前記基準値及び前記Ａ／Ｄ変換値を用いてゲイン補正値及びオフセット補正値を演算し、外部出力からデータを入力し、このデータをＡ／Ｄ変換し、このＡ／Ｄ変換された外部Ａ／Ｄ変換値と前記ゲイン補正値とを乗算し、それを前記オフセット補正値で加算し、Ａ／Ｄ補正値を演算して、前記外部に出力することにより、従来の出力補正手段を設けた制御回路に比べて、Ａ／Ｄ変換の出力補正精度を向上させることができる。
【００１０】
また、第三の記憶手段を制御回路の外部に設けることにより、個々の内部基準のバラツキに対して、対応することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を用いて本発明出力補正手段を設けた制御回路に係る実施例を説明する。図１及び図２は本発明に係る制御回路の一実施例の構成図を示してある。本実施例の制御回路１０は電気・電子機器回路１（以後「主回路１」という。）に接続または内蔵している。本実施例の制御回路１０はマイコン部１１と不揮発性メモリ部１６とを有する。マイコン部１１は本発明の目的でもある出力補正を行う部分であり、不揮発性メモリ部１６はマイコン部１１で出力補正したデータを記憶する部分である。
【００１２】
本実施例は、主回路１から出力された出力データをＡ／Ｄ変換部１２に入力してＡ／Ｄ変換し、その出力データを補正する出力補正手段を設けた制御回路１０に関するものである。制御回路１０は前述した通りマイコン部１１を有する。本実施例に係る制御回路１０は２値の基準値と２値の電圧値をＡ／Ｄ変換したＡ／Ｄ変換値でゲイン補正値並びにオフセット補正値を演算するが、先ず、マイコン部１１には２値の基準値を記憶する第一の記憶手段であるＲＯＭ部１３を有する。また、Ａ／Ｄ変換するための電圧値を外部から入力するが、本実施例では高精度電圧発生部２０を設け、この高精度電圧発生部２０から２値の電圧値を取り込んで、Ａ／Ｄ変換部１２で入力する。なお、Ａ／Ｄ変換部１２はマイコン部１１内に有する。
【００１３】
マイコン部１１は演算部１５を有している。この演算部１５はＡ／Ｄ変換部１２で変換されるＡ／Ｄ変換値とＲＯＭ部１３から出力される２値の基準値からゲイン補正値並びにオフセット補正値を演算する。マイコン部１１は前記ゲイン補正値並びにオフセット補正値を記憶する第二の記憶手段であるＲＡＭ部１４を有している。このＲＡＭ部１４は演算部１５で演算されたゲイン補正値並びにオフセット補正値を記憶する他に、これらゲイン補正値並びにオフセット補正値を演算に用いるために演算部１５に出力する。また、ＲＡＭ部１４に記憶したゲイン補正値並びにオフセット補正値は、マイコン部１１の外部に有する不揮発性メモリ１６に記憶されるようにしてある。不揮発性メモリ１６はテーブルの格納庫の役割をする。なお、本実施例においては、ＲＯＭ部１３とＲＡＭ部１４を別個設けてあるが、ＲＯＭ部１３の機能をＲＡＭ部１４に持たせてもよい。
【００１４】
以上のように構成してある制御回路１０は以下のように作用する。先ず、ゲイン補正値及びオフセット補正値の書き込みについて図２図示の構成図に基づいて説明する。高精度電圧発生部２０より２値の電圧値を制御回路１０のＡ／Ｄ変換部１２に出力する。Ａ／Ｄ変換部１２はこの２値の電圧値をそれぞれＡ／Ｄ変換し、演算部１５に出力する。一方、ＲＯＭ部１３は２値の基準値を演算部１５に出力する。演算部１５に入力された２値のＡ／Ｄ変換値と基準値を下記数１によりゲイン補正値を、下記数２よりオフセット補正値を、それぞれ演算する。
【００１５】
先ず、Ａ／Ｄ補正値ｙの演算式は以下の通りである。なお、ｘは基準値又は検出値をＡ／Ｄ変換したＡ／Ｄ変換値であり、CalGainはゲイン補正値であり、CalOfficeはオフセット補正値である。
【数１】
2009130413.tif 000003
【００１６】
上記数１を、ローサイドの基準値ｕ１、及びハイサイドの基準値ｕ２に当てはめることができる。
【数２】
2009130413.tif 000004
【数３】
2009130413.tif 000005
【００１７】
続いて、上記数２を数３で減算する。
【数４】
2009130413.tif 000006
上記数４を変形すると、下記数５となる。
【数５】
2009130413.tif 000007
【００１８】
上記数２及び数３を変形すると、下記数６及び数７になる。
【数６】
2009130413.tif 000008
【数７】
2009130413.tif 000009
上記数６又は数７のCalGainに数５を代入すると、下記数８になる。
【数８】
2009130413.tif 000010
以上のように、演算したゲイン補正値及びオフセット補正値はＲＡＭ部１４及び不揮発性メモリ１６に記憶される。
【００１９】
続いて、不揮発性メモリ１６に記憶したゲイン補正値（CalGain）及びオフセット補正値（CalOffset）を利用してＡ／Ｄ補正値ｙを演算する作用について図１図示の構成図を用いて説明する。先ず、不揮発性メモリ１６からＲＡＭ部１４を経由してゲイン補正値及びオフセット補正値（CalOffset）を演算部１５に出力する。一方、主回路１の出力電圧をＡ／Ｄ変換部１２でＡ／Ｄ変換して、演算部１５に出力する。演算部１５ではこのＡ／Ｄ変換値ｘ、ゲイン補正値（CalGain）並びにオフセット補正値（CalOffset）を上記数１に代入してＡ／Ｄ補正値ｙを演算する。
【００２０】
以上のように演算されたＡ／Ｄ補正値をさらに補正する。これについては、図３図示のフローチャートに基づいて説明する。先ず、Ａ／Ｄ補正値を演算するまで（Ｓ１〜Ｓ３）については前述したとおりなので、説明を割愛する。続いて、Ａ／Ｄ補正値ｙを演算すると、計算結果が範囲内にあるか否かについて判定する（Ｓ４）。具体的に例えば、オフセット補正値（CalOffset）が負の値の場合にはＡ／Ｄ補正値は負になり得るため、計算結果が範囲内にないと判定される。Ａ／Ｄ補正値を外部（本実施例の場合は主回路１）へ出力することにより主回路１が誤操作するおそれがない場合は計算結果が範囲内とする。このように計算結果が範囲内の場合は、この値がＡ／Ｄ補正値として認定し（Ｓ６）、作業を終了する（Ｓ７）。
【００２１】
一方、計算結果が範囲内に無い場合、上述するように、例えばオフセット補正値（CalOffset）が負の値の場合には、オフセット補正値（CalOffset）を０にするなどの是正を行う（Ｓ６）。これにより、Ａ／Ｄ補正値を修正し（Ｓ６）、作業を終了する（Ｓ７）。作業を終了すると、このＡ／Ｄ補正値は外部へ出力される。本実施例の場合は主回路１に出力される。例えば、主回路１がスイッチング電源の場合は、スイッチ素子の制御端子に出力されることとなる。
【００２２】
以上の作用により、本発明は従来の出力補正手段を設けた制御回路に比べて、Ａ／Ｄ変換の出力補正精度を向上させることができる。また、本実施例においては、Ａ／Ｄ補正値を演算した後に、さらに補正を行うため、より出力補正制度を向上させることができる。
【産業上の利用可能性】
【００２３】
本発明によれば、基準値と同値を入力してＡ／Ｄ変換するとともに、前記基準値及び前記Ａ／Ｄ変換値を用いてゲイン補正値及びオフセット補正値を演算し、外部出力からデータを入力し、このデータをＡ／Ｄ変換し、このＡ／Ｄ変換された外部Ａ／Ｄ変換値と前記ゲイン補正値とを乗算し、それを前記オフセット補正値で加算し、Ａ／Ｄ補正値を演算して、前記外部に出力することにより、従来の出力補正手段を設けた制御回路に比べて、Ａ／Ｄ変換の出力補正精度を向上させることができ、産業上利用可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る出力補正手段を設けた制御回路の一実施例を示した回路構成図である。
【図２】図１図示実施例における補正値読み込み作業の際の回路構成図である。
【図３】図１図示実施例におけるＡ／Ｄ補正値決定におけるフローチャートである。
【符号の説明】
【００２５】
１  主回路
１０  制御回路
１１  マイコン部
１２  Ａ／Ｄ変換部
１３  ＲＯＭ部
１４  ＲＡＭ部
１５  演算部
１６  不揮発性メモリ部
２０  高精度電圧発生部
【図１】
2009130413.tif 000011
【図２】
2009130413.tif 000012
【図３】
2009130413.tif 000013