(57)【要約】【課題】チャージポンプ式昇圧回路において、入力電圧ＶＩＮの非整数倍の出力電圧ＶＯＵＴを生成する場合、整数倍の電圧から非整数倍の電圧を生成するレギュレータを高耐圧に構成する必要がある。【解決手段】昇圧された出力電圧ＶＯＵＴを抵抗Ｒ１，Ｒ２で分圧する。オペアンプＡは分圧電圧ＶＢがＶＲＥＦとなるように、その出力電圧ＶＡでコンデンサ駆動回路３０，３２の駆動クロックの振幅を制御する。これによりＶＯＵＴはフィードバック制御され、ＶＲＥＦ及び抵抗比（Ｒ１/Ｒ２）に応じて設定される非整数倍のＶＯＵＴが出力端子ＮＯＵＴから取り出される。【選択図】図１
2009060702.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に印加される入力電圧を昇圧し、出力端子から昇圧出力電圧を出力するチャージポンプ式昇圧回路において、
前記入力端子と前記出力端子との間に直列接続され、互いに隣接するものが交互に導通状態とされる複数のスイッチング素子と、
互いに隣接する一対の前記スイッチング素子の相互接続点に一方端が接続されたコンデンサと、
前記コンデンサの他方端にクロックパルスを供給して、当該コンデンサの一方端に接続され前記入力端子側に位置する前記スイッチング素子の前記導通状態に同期して前記他方端を第１の電位とし、前記コンデンサの一方端に接続され前記出力端子側に位置する前記スイッチング素子の前記導通状態に同期して前記他方端を第２の電位とするコンデンサ駆動回路と、
前記昇圧出力電圧を監視し、当該昇圧出力電圧が所定の基準電圧に応じた値となるように、前記クロックパルスの前記第１の電位又は前記第２の電位を調整するフィードバック制御を行うフィードバック制御回路と、
を有することを特徴とするチャージポンプ式昇圧回路。
【請求項２】
請求項１に記載のチャージポンプ式昇圧回路において、
前記フィードバック制御回路は、
前記昇圧出力電圧を分圧する分圧回路と、
前記基準電圧を生成する基準電圧源と、
前記分圧回路から出力される分圧電圧と、前記基準電圧との差に応じた出力を生成するアンプと、
を有し、
前記コンデンサ駆動回路は、前記アンプの出力を、前記第１の電位又は第２の電位のいずれか一方の供給源とすること、
を特徴とするチャージポンプ式昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ式昇圧回路に関し、特に、入力電圧の非整数倍の出力電圧を生成する回路に関する。
【背景技術】
【０００２】
図２は、従来のチャージポンプ式昇圧回路の回路図である。このチャージポンプ式昇圧回路２は、入力電圧ＶＩＮを３倍に昇圧するチャージポンプ部４と、チャージポンプ部４の出力電圧ＶＩＮを降圧して出力端子ＮＯＵＴに所望の出力電圧ＶＯＵＴを生成するレギュレータ部６とからなる。
【０００３】
チャージポンプ部４は、入力端子ＮＩＮとレギュレータ部６との間に直列接続された３つのスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３を有する。ＳＷ１とＳＷ２との接続点Ｎ１には第１のコンデンサＣ１の一方の端子が接続され、ＳＷ２とＳＷ３との接続点Ｎ２には第２のコンデンサＣ２の一方の端子が接続されている。入力端子ＮＩＮは回路の駆動電源に接続され、当該電源電圧が入力電圧ＶＩＮとされる。
【０００４】
コンデンサＣ１の他方の端子には電源電圧（＝入力電圧ＶＩＮ）との間にスイッチング素子ＳＷ４が接続され、接地電圧ＧＮＤ（＝０Ｖ）との間にスイッチング素子ＳＷ５が接続される。同様に、コンデンサＣ２の他方の端子にはＶＩＮとの間にスイッチング素子ＳＷ６が接続され、ＧＮＤとの間にスイッチング素子ＳＷ７が接続される。
【０００５】
ＳＷ１，ＳＷ３は制御クロックＣＬＫ１によりスイッチングされ、ＳＷ２はＣＬＫ１とは逆相の制御クロックＣＬＫ２によりスイッチングされる。ＳＷ４，ＳＷ５は制御クロックＣＬＫ１に応じて相補的にスイッチングする。また、ＳＷ６，ＳＷ７は制御クロックＣＬＫ２に応じて相補的にスイッチングする。例えば、ＳＷ１，ＳＷ３，ＳＷ５，ＳＷ６はＣＬＫ１がＨレベルのとき（このときＣＬＫ２はＬレベルとなる）に選択的にオン状態となり、ＳＷ２，ＳＷ４，ＳＷ７はＣＬＫ２がＨレベルのとき（このときＣＬＫ１はＬレベルとなる）に選択的にオン状態となるように構成される。
【０００６】
チャージポンプ部４とレギュレータ部６との接続点ＮＲには、チャージポンプ部４の出力電圧を平滑化するコンデンサＣoutが接続される。
【０００７】
定常状態では、ＣＬＫ１がＨレベルのときにＣ１は端子間電圧がＶＩＮとなる状態に充電され、Ｎ１の電位はＶＩＮとなる。ＣＬＫ２がＨレベルになると、Ｃ１の他方端の電位がＳＷ４のオンによりＧＮＤからＶＩＮに上昇するので、Ｎ１の電位は２ＶＩＮとなる。このとき、ＳＷ２及びＳＷ７がオン状態であることにより、Ｃ２は端子間電圧が２ＶＩＮとなる状態に充電される。また、ＣＬＫ１がＨレベルのときには、上述したＣ１の充電と並行してＣoutの充電も行われる。具体的には、端子間電圧２ＶＩＮに充電されたＣ２の他方端の電位がＳＷ６のオンによりＧＮＤからＶＩＮに上昇し、Ｎ２の電位が３ＶＩＮとなる。このとき、ＳＷ３がオン状態であることによりＣoutが充電され、ＮＲに電圧３ＶＩＮが得られる。
【０００８】
上述のチャージポンプ部４は２段のチャージポンプであったが、一般に、チャージポンプを（ｎ−１）段として、ＮＲにｎＶＩＮというｎ倍の昇圧電圧を得ることができる。
【０００９】
レギュレータ部６は、ｐチャネルＭＯＳトランジスタＴｒと、オペアンプＡとを含んで構成される。ＴｒはソースをＮＲに接続され、ドレインをＮＯＵＴに接続される。オペアンプＡは、非反転増幅回路を構成し、その出力電圧はＴｒのゲートに印加され、Ｔｒのチャネル電流を制御する。非反転入力端子（＋）には基準電圧ＶＲＥＦが印加され、反転入力端子（−）とＮＯＵＴとの間には帰還抵抗となるＲ１が接続され、また反転入力端子は抵抗Ｒ２を介してＧＮＤに接続される。オペアンプＡ及びｐチャネルのＭＯＳトランジスタＴｒは、Ｒ１とＲ２との接続点ＮＤの電位をＶＲＥＦとするようにＴｒのドレイン電流ＩＤをフィードバック制御する。その結果、ＮＯＵＴには次式で表される出力電圧ＶＯＵＴが得られる。
ＶＯＵＴ＝（１＋Ｒ１/Ｒ２）ＶＲＥＦ        ………（１）
【００１０】
レギュレータ部６は、Ｔｒのドレインに印加される電圧ｎＶＩＮ以下の範囲で、抵抗比Ｒ１/Ｒ２に応じて、ＶＩＮの非整数倍のＶＯＵＴを生成することができる。
【特許文献１】特開２００６−２８０１６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
レギュレータ部６は、チャージポンプ部４で生成された高電圧を印加される。すなわち、レギュレータ部６は高耐圧に構成する必要があるという問題があった。例えば、耐圧を上げるためにＭＯＳトランジスタＴｒのサイズを大きくすると、チャージポンプ式昇圧回路２を集積回路として構成する場合に、チップサイズが大きくなるという問題があった。また、Ｃoutの放電によるＶＯＵＴの変動を抑制するために、レギュレータ部６は一般にＩＤを小さくするように構成される。この場合、Ｔｒはほとんどオフに近い状態で動作されることになり、Ｔｒのゲート電圧は、ＮＲからソースに印加される電圧に応じた高電圧となり得る。そのため、このゲート電圧を生成するオペアンプＡも高耐圧に構成することが要求され、サイズが大きくなるといった問題があった。
【００１２】
本発明は上記問題点を解決するためになされたものであり、高耐圧のレギュレータ部を用いずに入力電圧ＶＩＮの非整数倍の出力電圧ＶＯＵＴを生成可能なチャージポンプ式昇圧回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係るチャージポンプ式昇圧回路は、入力端子に印加される入力電圧を昇圧し、出力端子から昇圧出力電圧を出力するものであって、前記入力端子と前記出力端子との間に直列接続され、互いに隣接するものが交互に導通状態とされる複数のスイッチング素子と、互いに隣接する一対の前記スイッチング素子の相互接続点に一方端が接続されたコンデンサと、前記コンデンサの他方端にクロックパルスを供給して、当該コンデンサの一方端に接続され前記入力端子側に位置する前記スイッチング素子の前記導通状態に同期して前記他方端を第１の電位とし、前記コンデンサの一方端に接続され前記出力端子側に位置する前記スイッチング素子の前記導通状態に同期して前記他方端を第２の電位とするコンデンサ駆動回路と、前記昇圧出力電圧を監視し、当該昇圧出力電圧が所定の基準電圧に応じた値となるように、前記クロックパルスの前記第１の電位又は前記第２の電位を調整するフィードバック制御を行うフィードバック制御回路と、を有する。
【発明の効果】
【００１４】
本発明によれば、フィードバック制御回路は、昇圧出力電圧を所定の基準電圧に応じた値に制御するために、昇圧出力電圧の変動を監視する。この監視電圧は、フィードバック制御を行う上で昇圧出力電圧の増減が把握できれば十分であり、昇圧出力電圧そのものである必要はなく、例えば、分圧した電圧等の比較的低い電圧とすることができる。すなわち、本発明では、まず、昇圧出力電圧を印加される高耐圧のレギュレータが不要である。また、入力電圧の非整数倍の電圧を生成するためのフィードバック制御回路は、昇圧出力電圧を直接印加されず、高耐圧に構成する必要がない。よって、本発明によれば、高耐圧に構成すべき部分を少なくでき、回路の小型化が可能である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１６】
図１は、本発明の実施形態であるチャージポンプ式昇圧回路２０の概略の回路図である。チャージポンプ式昇圧回路２０は、例えば、単一の半導体チップ上に集積回路として形成することができ、チャージポンプ部２２と、フィードバック制御回路２４とを含んで構成される。チャージポンプ部２２は、ここでは２段の昇圧を行う構成である。チャージポンプ部２２は、それぞれスイッチング素子として機能するＭＯＳトランジスタＳＷ１〜ＳＷ７、昇圧コンデンサＣ１，Ｃ２、及び出力コンデンサＣoutを含んで構成される。一方、フィードバック制御回路２４は、抵抗素子Ｒ１，Ｒ２、オペアンプＡ、及び基準電圧源ＶＲＥＦを含んで構成される。
【００１７】
ＳＷ１〜ＳＷ３は例えば、ｎチャネルＭＯＳトランジスタで構成され、入力端子ＮＩＮと出力端子ＮＯＵＴとの間に直列接続される。ＳＷ１〜ＳＷ３は、図示しないスイッチング制御回路からそれぞれのゲートにクロック信号ＣＬＫ１又はＣＬＫ２を印加される。ＣＬＫ１及びＣＬＫ２は、電圧ＶＨのＨレベルと、電圧ＶＬ（電圧ＶＬ＜ＶＨ）のＬレベルとを一定周期で切り換え、また互いに位相が反転した関係にある。ＳＷ１，ＳＷ３はＣＬＫ１を印加され、ＳＷ２はＣＬＫ２を印加される。これによりＳＷ１〜ＳＷ３は互いに隣り合う一対が相補的に動作し、一方がＨレベルを印加されオン状態（導通状態）のとき、他方はＬレベルを印加されてオフ状態（遮断状態）となる。
【００１８】
Ｃ１は、ＳＷ１とＳＷ２との接続点Ｎ１に一方端を接続され、他方端をＳＷ４及びＳＷ５からなるコンデンサ駆動回路３０に接続される。また、Ｃ２は、ＳＷ２とＳＷ３の接続点Ｎ２に一方端を接続され、他方端をＳＷ６及びＳＷ７からなるコンデンサ駆動回路３２に接続される。
【００１９】
コンデンサ駆動回路３０，３２を構成するＳＷ４，ＳＷ６は、例えばｐチャネルＭＯＳトランジスタで構成され、一方、ＳＷ５，ＳＷ７は、例えばｎチャネルＭＯＳトランジスタで構成される。ＳＷ４，ＳＷ６のソースはそれぞれオペアンプＡの出力端に接続され、ＳＷ５，ＳＷ７のソースはそれぞれＧＮＤに接続される。Ｃ１の他方端にはＳＷ４，ＳＷ５それぞれのドレインが接続される。ＳＷ４，ＳＷ５はそれぞれのゲートに共通にＣＬＫ１を印加される。ここでｐチャネルＭＯＳトランジスタは、ｎチャネルのものとは反対に、ゲートにＬレベルを印加されるとオン状態となり、Ｈレベルを印加されるとオン状態となる。よって、ＳＷ４，ＳＷ５はＣＬＫ１に応じて相補的にスイッチングする。一方、Ｃ２の他方端にはＳＷ６，ＳＷ７それぞれのドレインが接続される。ＳＷ６，ＳＷ７はそれぞれのゲートに共通にＣＬＫ２を印加され、ＣＬＫ２に応じて相補的にスイッチングする。
【００２０】
Ｃoutは、一方端を出力端子ＮＯＵＴに接続され、他方端をＧＮＤに接続される。Ｃoutは、ＳＷ３のスイッチングに応じて充放電され、その充電電圧がチャージポンプ式昇圧回路２０の出力電圧ＶＯＵＴとしてＮＯＵＴから出力される。スイッチングによるＶＯＵＴの変動を平滑化するために、Ｃoutは比較的大きな容量に設定され得る。
【００２１】
Ｒ１，Ｒ２はＮＯＵＴとＧＮＤとの間に直列に接続される。Ｒ１，Ｒ２はＶＯＵＴを分圧する分圧回路として機能し、Ｒ１，Ｒ２の接続点ＮＢに次式で表される分圧電圧ＶＢを生じる。
ＶＢ＝ＶＯＵＴ・Ｒ２／（Ｒ１＋Ｒ２）    ………（２）
【００２２】
オペアンプＡは、反転入力端子（−）をＮＢに接続され、非反転入力端子（＋）を基準電圧源ＶＲＥＦに接続される。オペアンプＡの出力電圧ＶＡは、ＳＷ４，ＳＷ６のソースに印加される。オペアンプＡはＶＯＵＴに応じた電圧ＶＢをモニターし、チャージポンプ部２２の動作状態を制御して、ＶＯＵＴを調整する。
【００２３】
ここで、オペアンプＡは一種の非反転増幅回路を構成し、反転入力端子が接続されるＮＢの電圧ＶＢを基準電圧ＶＲＥＦに保つようにチャージポンプ部２２を制御する。フィードバック制御回路２４は、このオペアンプＡの動作により、ＶＯＵＴを基準電圧ＶＲＥＦに応じた値とするフィードバック制御を行う。ちなみに、このＶＢをＶＲＥＦに保つ制御により得られるＶＯＵＴは（２）式から、
ＶＯＵＴ＝ＶＲＥＦ（１＋Ｒ１/Ｒ２）    ………（３）
となる。
【００２４】
次に本チャージポンプ式昇圧回路２０の動作を説明する。上述のようにＣＬＫ１がＨレベル（ＣＬＫ１＝Ｈ）のとき、ＣＬＫ２はＬレベル（ＣＬＫ２＝Ｌ）であり、一方、ＣＬＫ１がＬレベル（ＣＬＫ１＝Ｌ）のとき、ＣＬＫ２はＨレベル（ＣＬＫ２＝Ｈ）となる。
【００２５】
ＣＬＫ１＝Ｈのとき、Ｃ１の一方端は、ＳＷ１を介してＮＩＮに接続されてＶＩＮを印加され、他方端はコンデンサ駆動回路３０によりＧＮＤを印加され、これによりＣ１は充電される。定常状態に達したときのＣ１の充電電圧はＶＩＮとなる。
【００２６】
ＣＬＫ２＝Ｈのとき、ＳＷ２がオン状態となり、Ｃ２の一方端はＮ１に接続され、Ｎ１の電位を印加され、他方端はコンデンサ駆動回路３２によりＧＮＤを印加される。このとき、Ｎ１の電位とＮ２の電位とを平衡させるようにＣ１とＣ２との間で電荷移動が起こり、Ｃ１が放電される分、Ｃ２は充電される。ここで、Ｃ１の他方端はコンデンサ駆動回路３０によりオペアンプＡの出力電圧ＶＡ（＞０）を印加されるので、ＣＬＫ２＝Ｈとした時点では、Ｎ１の電位は（ＶＩＮ＋ＶＡ）となる。このＮ１の電位がＣ２の一方端に印加される。定常状態に達したときのＣ２の充電電圧は（ＶＩＮ＋ＶＡ）となる。
【００２７】
また、ＣＬＫ１＝Ｈのときには、ＳＷ１だけでなくＳＷ３もオン状態となり、上述のＣ１の充電と並行して、Ｃoutの充電も行われる。ＳＷ３がオンとなることにより、Ｃoutの一方端はＮ２に接続され、Ｎ２の電位を印加される。このとき、Ｎ２の電位とＮＯＵＴの電位とを平衡させるようにＣ２とＣoutとの間で電荷移動が起こり、Ｃ２が放電される分、Ｃoutが充電される。ここで、Ｃ２の他方端はコンデンサ駆動回路３２によりオペアンプＡの出力電圧ＶＡ（＞０）を印加されるので、ＣＬＫ１＝Ｈとした時点では、Ｎ２の電位は（ＶＩＮ＋２ＶＡ）となる。このＮ２の電位がＣoutの一方端に印加される。定常状態に達したときのＣoutの充電電圧は（ＶＩＮ＋２ＶＡ）となり、これがＶＯＵＴとして出力される。すなわち、
ＶＯＵＴ＝ＶＩＮ＋２ＶＡ    ………（４）
である。
【００２８】
ここでＶＡは（３）式、（４）式から、
ＶＡ＝｛ＶＲＥＦ（１＋Ｒ１/Ｒ２）−ＶＩＮ｝/２    ………（５）
が得られる。オペアンプＡは（５）式で表されるＶＡを動作点とし、非反転増幅動作を行う。例えば、ＶＯＵＴが（３）式で与えられる値から上昇することにより反転入力端子への入力電圧ＶＢが上昇すると、非反転入力端子（＋）の電位Ｖ＋と反転入力端子の電位Ｖ−との差（Ｖ＋−Ｖ−）が負になることに対応して、ＶＡは（５）式の動作点より低下する。その結果、（４）式で表されるＶＯＵＴも低下することとなる。逆に、ＶＯＵＴが（３）式で与えられる値より低下した場合には、オペアンプＡはＶＯＵＴを上昇させるように動作する。このようにフィードバック制御回路２４は、ＶＯＵＴが（３）式で表される基準電圧ＶＲＥＦに応じた値となるようにフィードバック制御を行う。
【００２９】
本チャージポンプ式昇圧回路２０は、（３）式が示すように、ＶＲＥＦ及び、Ｒ１とＲ２との比（Ｒ１/Ｒ２）に応じて、ＶＩＮの非整数倍のＶＯＵＴを得ることが可能である。特に、（Ｒ１/Ｒ２）を大きく設定すれば、ＶＲＥＦを高電圧とせずに、高電圧のＶＯＵＴを生成することができる。すなわち、オペアンプＡの入力端子電圧Ｖ＋，Ｖ−は高電圧としなくてよい。
【００３０】
また、従来の昇圧を行うチャージポンプ式昇圧回路２では、（ｎ−１）段の昇圧を行う構成とすれば、ｎＶＩＮ以下のＶＯＵＴが得られた。チャージポンプ式昇圧回路２０の昇圧段数も上述の２段に限定されず、任意の段数とすることができる。同一条件での比較のため、チャージポンプ式昇圧回路２０を昇圧段数（ｎ−１）とし、ｎＶＩＮ以下のＶＯＵＴを得る場合を考えてみる。この場合のＶＡは、（４）式に相当する次式、
ＶＯＵＴ＝ＶＩＮ＋（ｎ−１）ＶＡ    ………（６）
から、
ＶＡ＝｛ＶＯＵＴ−ＶＩＮ｝/（ｎ−１）    ………（７）
である。ＶＡの上限ＶＡ(max)は、ＶＯＵＴ＝ｎＶＩＮとする場合の値であり、その値は（７）式から次式で与えられる。
ＶＡ(max)＝ＶＩＮ    ………（８）
【００３１】
すなわち、オペアンプＡの出力電圧ＶＡも基本的に高電圧とする必要がない。つまり、オペアンプＡは入力端子、出力端子のいずれも高電圧とする必要がなく、高耐圧に構成しなくても済む。
【００３２】
ちなみに、チャージポンプ式昇圧回路２０では、ＶＡはＶＩＮを超える電圧にも設定され得るので、オペアンプＡの耐圧の範囲内にて、１段当たりの昇圧電圧をＶＩＮを超える値に設定し、少ない昇圧段数で従来よりも高いＶＯＵＴを得ることも可能である。
【００３３】
上述の説明から明らかなように、１段当たりの昇圧電圧はコンデンサ駆動回路３０，３２が昇圧コンデンサＣ１，Ｃ２の他方端に印加するコンデンサ駆動クロックの振幅で定まる。よって、コンデンサ駆動クロックの立ち下がり時の電圧ＶＣＬをＧＮＤに固定し、立ち上がり時の電圧ＶＣＨをオペアンプＡの出力電圧ＶＡで制御する上述の構成とは逆に、ＶＣＨを固定してＶＣＬをオペアンプＡを含む回路でフィードバック制御する構成も可能である。この場合には、例えば、ＶＯＵＴが上昇したときに、上述の構成とは逆にＶＡを上昇させてコンデンサ駆動クロックの振幅を縮小させるようにフィードバック制御回路を構成する。例えば、この場合にはオペアンプＡを用いて、上述の構成の非反転増幅回路ではなく反転増幅回路を構成する。
【００３４】
また、上述の実施形態は、電圧を正方向へ昇圧させる正電圧昇圧回路であったが、負方向へ電圧の絶対値を増加させる負電圧昇圧回路とすることもできる。例えば、負電圧昇圧回路は、図１に示す回路にて、コンデンサ駆動回路３０のＳＷ４及びＳＷ５のゲートにＣＬＫ２を印加し、コンデンサ駆動回路３２のＳＷ６及びＳＷ７のゲートにＣＬＫ１を印加する構成とすることにより実現可能である。この構成では、Ｃoutの充電電圧ＶＯＵＴは（４）式で表される電圧に代えて、（ＶＩＮ−２ＶＡ）となる。このＶＯＵＴはＶＩＮが負電圧である場合には明らかに、当該ＶＩＮと比較して負方向に絶対値が増加した電圧であり、昇圧された負電圧が得られることが理解される。なお、昇圧段数（ｎ−１）とすれば、ＶＯＵＴは（６）式に代えて、ＶＩＮ−（ｎ−１）ＶＡとなる。
【００３５】
本発明によれば、高耐圧のレギュレータが不要であり、またフィードバック制御回路２４を構成するオペアンプＡも高耐圧を要求されず、回路内にて高耐圧が要求される部分を少なくすることができる。よって、耐圧確保のためのトランジスタのサイズの大型化が抑制されるなどの点でチップサイズの小型化が容易となる。
【００３６】
なお、ＣＬＫ１，ＣＬＫ２を供給するスイッチング制御回路は、チャージポンプ式昇圧回路２０が形成される半導体チップ外に形成してもよいし、同一チップ上に形成してもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態であるチャージポンプ式昇圧回路の概略の回路図である。
【図２】従来のチャージポンプ式昇圧回路の回路図である。
【符号の説明】
【００３８】
２０  チャージポンプ式昇圧回路、２２  チャージポンプ部、２４  フィードバック制御回路、３０，３２  コンデンサ駆動回路、ＳＷ１〜ＳＷ７  ＭＯＳトランジスタ、Ｃ１，Ｃ２  昇圧コンデンサ、Ｃout  出力コンデンサ、Ａ  オペアンプ、Ｒ１，Ｒ２  抵抗。
【図１】
2009060702.tif 000003
【図２】
2009060702.tif 000004