(57)【要約】【課題】大型化せずに高耐電力化が図れるとともに、低損失化が図れる高周波スイッチ回路を得ること。【解決手段】１／４波長の長さを有し、一方端が入力端子６に接続され、他方端が出力端子７に接続される信号線路３と、１／４波長の長さを有して前記信号線路の短手方向の両側に並置され、前記信号線路の一方端に対応する端部が信号グランドに接続される結合線路４ａ，４ｂと、スイッチング素子８とインダクタ９との並列接続で構成され、前記スイッチング素子のオフ動作時に並列共振を生ずる並列回路であって、前記並列接続の一方の接続端が前記結合線路の他方端に接続され、他方の接続端が信号グランドに接続される並列回路５ａ，５ｂとを備えている。【選択図】        図１
2009206618.tif 000002
【特許請求の範囲】
【請求項１】
１／４波長の長さを有する信号線路であって、一方の端部が入力端子に接続され、他方の端部が出力端子に接続される信号線路と、
１／４波長の長さを有して前記信号線路の短手方向の少なくとも片側に並置される結合線路であって、前記信号線路の一方の端部に対応する一方の端部が信号グランドに接続される結合線路と、
スイッチング素子とインダクタとの並列接続で構成され、前記スイッチング素子のオフ動作時に並列共振を生ずる並列回路であって、前記並列接続の一方の接続端が前記結合線路の他方の端部に接続され、他方の接続端が信号グランドに接続される並列回路と、
を備えていることを特徴とする高周波スイッチ回路。
【請求項２】
前記スイッチング素子は、ワイドバンドギャップＦＥＴであることを特徴とする請求項１に記載の高周波スイッチ回路。
【請求項３】
前記入力端子と前記信号線路の一方の端部との間に、及び前記出力端子と前記信号線路の他方の端部との間に、前記信号線路との全体で１／４波長インピーダンス変換器を構成するインピーダンス変換線路がそれぞれ設けられている、ことを特徴とする請求項１または２に記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波スイッチ回路に関し、特に、入力電力が比較的大きな高周波回路で用いるのに好適な高周波スイッチ回路に関するものである。
【背景技術】
【０００２】
マイクロ波帯やミリ波帯の高周波回路で用いる従来の高周波スイッチ回路としては、例えば特許文献１に開示されたものが知られている。この特許文献１では、アンテナ端子（１）を２つの入出力端子（２、３）に選択的に接続する高周波スイッチ回路として、２つの入出力端子（２、３）を結ぶ伝送線路を１／４波長線路（４、５）で構成し、１／４波長線路（４、５）の両端においてアースとの間にインダクタ（１０１、１０２）とＦＥＴ（６、７）の直列回路を設けた構成が示されている。
【０００３】
この高周波スイッチ回路では、１／４波長線路の両端に接続されたＦＥＴの一方をオン制御し、他方をオフ制御することで、入力側から１／４波長線路の一端に向かう一方の経路を遮断経路にする制御と、入力側から１／４波長線路の他端に向かう他方の経路を通過経路にする制御とを同時に行って高周波信号の経路切替を実現している。
【０００４】
すなわち、遮断する経路側の１／４波長線路の端部に接続されたＦＥＴをオフ制御すると、オフ動作時の接合容量（オフ容量）とインダクタのインダクタンスとの直列回路で生ずる直列共振によって、当該遮断する経路側の１／４波長線路の端部は開放状態となるので、入力側から当該遮断経路を見たインピーダンスは無限大となる。一方、通過経路となる側の１／４波長線路の端部に接続されたＦＥＴをオン制御すると、オン動作時のオン抵抗とインダクタのインダクタンスとの直列回路では、直列共振は起こらないので、当該通過経路となる側の１／４波長線路の端部は開放状態とはならず、入力側から当該通過経路を見たインピーダンスは、高インピーダンスにはなるが無限大とはならない。
【０００５】
【特許文献１】特開平８−２１３８０２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した従来の高周波スイッチ回路では、高周波スイッチ回路自体の耐電力性は、ＦＥＴの耐電力性のみに依存している。ＦＥＴの耐電力性は、ＦＥＴのサイズに比例するので、入力電力が比較的大きな高周波回路に適用する場合は、ＦＥＴを縦列接続して個々のＦＥＴに流れる電流を分散させる構成が必要となり、高周波スイッチ回路が大型化するという問題がある。
【０００７】
また、上記した従来の高周波スイッチ回路では、通過経路となる１／４波長線路に対してＦＥＴが直列に接続されるので、ＦＥＴのオン抵抗が通過する高周波信号に損失を与えるという問題もある。
【０００８】
この発明は、上記に鑑みてなされたものであり、大型化せずに高耐電力化が図れるとともに、低損失化が図れる高周波スイッチ回路を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した目的を達成するために、この発明にかかる高周波スイッチ回路は、１／４波長の長さを有する信号線路であって、一方の端部が入力端子に接続され、他方の端部が出力端子に接続される信号線路と、１／４波長の長さを有して前記信号線路の短手方向の少なくとも片側に並置される結合線路であって、前記信号線路の一方の端部に対応する一方の端部が信号グランドに接続される結合線路と、スイッチング素子とインダクタとの並列接続で構成され、前記スイッチング素子のオフ動作時に並列共振を生ずる並列回路であって、前記並列接続の一方の接続端が前記結合線路の他端に接続され、他方の接続端が信号グランドに接続される並列回路とを備えていることを特徴とする。
【発明の効果】
【００１０】
この発明によれば、大型化せずに高耐電力化が図れるとともに、低損失化が図れるという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下に図面を参照して、この発明にかかる高周波スイッチ回路の好適な実施の形態を詳細に説明する。
【００１２】
実施の形態１．
図１は、この発明の実施の形態１による高周波スイッチ回路の回路構成を示す概念図である。図１に示すように、この実施の形態１による高周波スイッチ回路１は、回路基板２の表面に、１／４波長の信号線路３と、１／４波長の結合線路４ａ，４ｂと、並列回路５ａ，５ｂとが配置される構成である。
【００１３】
信号線路３の一方の端部は、入力端子６に接続され、他方の端部は、出力端子に接続される。結合線路４ａ，４ｂは、それぞれ、信号線路３の短手方向両側に、信号線路３とできるだけ密結合するように近接して並置される。結合線路４ａ，４ｂの一方の端部は、回路グランドに接続され、他方の端部は、並列回路５ａ，５ｂに接続される。なお、結合線路４ａ，４ｂは、できるだけインピーダンスを小さくするために、広めの線幅を持つように形成されている。
【００１４】
並列回路５ａ，５ｂは、それぞれ、スイッチング素子としてのＦＥＴ（例えば、ワイドバンドギャップＦＥＴ）８とインダクタ９とを並列接続した構成である。並列回路５ａの一方の端部は、結合線路４ａの他方の端部に接続され、並列回路５ａの他方の端部は、信号グランドに接続される。並列回路５ｂの一方の端部は、結合線路４ｂの他方の端部に接続され、並列回路５ｂの他方の端部は、信号グランドに接続される。そして、並列回路５ａ，５ｂにおける各ＦＥＴ８のゲート端子は、共通の電源部１０に接続されている。
【００１５】
次に、図１〜図３を参照して、動作について説明する。なお、図２は、遮断特性を示す特性図である。図３は、通過特性を示す特性図である。図２と図３では、横軸に周波数（ＧＨｚ）が示され、縦軸にＳパラメータで測定した減衰量（ｄＢ）が示されている。図２おいて、符号１５は、遮断モード時での信号線路の通過特性を示し、符号１６は、遮断モード時での結合線路４ａ，４ｂの反射特性を示す。図３において、符号１７は、通過モード時での信号線路の通過特性を示し、符号１８は、通過モード時での結合線路の反射特性を示す。
【００１６】
（遮断モード）
外部から入力端子６に供給されるマイクロ波帯やミリ波帯の高周波信号は、信号線路３を一方端側から他方端側に向かって伝搬する過程で、電磁結合によって両側の結合線路４ａ，４ｂに分流し、結合線路４ａ，４ｂの他方端に向かって伝搬する。
【００１７】
この状態で、電源部１０から並列回路５ａ，５ｂの各ＦＥＴ８にゲート信号を与えて、各ＦＥＴ８を同時にオフ動作させると、並列回路５ａ，５ｂは、各ＦＥＴ８のオフ容量とインダクタ９のインダクタンスとによって並列共振状態になり、結合線路４ａ，４ｂの他方端は、開放状態になる。
【００１８】
これによって、結合線路４ａ，４ｂの他端に向かって伝搬する高周波信号は、その他方端で反射される。図２に示す反射特性１６に示すように、反射を起こさない周波数帯もあるが、大部分の周波数帯で全反射や全反射に近い反射が起こる。
【００１９】
結合線路４ａ，４ｂの一方端に向かう反射波は、一部が結合線路４ａ，４ｂの一方端から回路グランドへ流出するが、他の一部は、電磁結合によって信号線路３に入り込み、信号線路３を一方端側に向かって進行するので、信号線路３を他方端側に向かって進行する高周波信号と干渉して減衰させる。したがって、信号線路３を他方端に向かって進行する高周波信号は、図２の通過特性１５に示すように、減衰したあるレベルの信号として出力端子７から外部へ送出されるが、所望周波数帯においては、遮断状態になる。
【００２０】
（通過モード）
外部から入力端子６に供給されるマイクロ波帯やミリ波帯の高周波信号は、信号線路３を一方端側から他方端側に向かって伝搬する過程で、電磁結合によって両側の結合線路４ａ，４ｂに分流し、結合線路４ａ，４ｂの他方端に向かって伝搬する。
【００２１】
この状態で、電源部１０から並列回路５ａ，５ｂの各ＦＥＴ８にゲート信号を与えて、各ＦＥＴ８を同時にオン動作させると、並列回路５ａ，５ｂは、各ＦＥＴ８のオン抵抗とインダクタ９のインダクタンスとの並列回路になり、並列共振は起こらない。つまり、結合線路４ａ，４ｂの他方端は、回路グランドに接続された状態になる。
【００２２】
結合線路４ａ，４ｂの他方端では、図３の反射特性１８に示すように、一部の周波数帯では反射を起こすが、大部分の周波数帯では反射が少ない特性となる。つまり、結合線路４ａ，４ｂの他方端での反射波が信号線路３を他方端に向かって進行する高周波信号に与える影響は少ない。したがって、信号線路３では、図３の通過特性１７に示すように、一部の周波数帯では遮断となるが、大部分の周波数帯の高周波信号が、劣化することなく通過できる通過状態になる。
【００２３】
以上のように、信号線路３を伝搬する高周波信号は、結合線路４ａ，４ｂに分流するので、並列回路５ａ，５ｂの各ＦＥＴ８に流れる高周波信号の電力量は、信号線路上にＦＥＴを直接接続する従来の高周波スイッチ回路よりも少なくなる。
【００２４】
そして、図１に示す構成では、２つの結合線路４ａ，４ｂを設けるので、従来の高周波スイッチ回路と同一の高周波電力が印加された場合でも、並列回路５ａ，５ｂの各ＦＥＴ８の耐電力量は、従来の高周波スイッチ回路におけるそれよりも２倍になる。加えて、ＦＥＴに高耐電力のワイドバンドギャップＦＥＴを用いるので、更なる高耐電力化が可能になる。
【００２５】
また、信号線路３には、ＦＥＴを接続しないので、従来の高周波スイッチ回路のようにＦＥＴのオン抵抗が高周波信号に損失を与えることが起こらない。つまり、低損失化が可能になる。
【００２６】
また、ＦＥＴに高耐電力のワイドバンドギャップＦＥＴを用いるので、高耐電力化のために、ＦＥＴを縦属接続する必要がなく、高周波スイッチ回路の小型化が可能になり、ＭＭＩＣ（モノリシックマイクロ波集積回路）化が可能になる。
【００２７】
（ＦＥＴの実装構造）
ところで、ＦＥＴ８の実装構造については、結合線路４ａ，４ｂの他方の端部との間、及び回路グランドとの間を、金ワイヤなどでボンディング接続する実装も考えられる。このようなボンディング接続の場合、マイクロ波帯やミリ波帯の高周波信号では、ボンディング接続に用いるボンディングワイヤのインダクタンス成分が問題になることが多い。
【００２８】
図４を参照して具体的に説明する。なお、図４は、ＰＩＮダイオードをボンディングワイヤで実装した従来の高周波スイッチ回路の構成例を示す図である。図４に示す高周波スイッチ回路は、ＰＩＮダイオード２０と、回路基板２１，２２上にそれぞれ形成された入出力線路２３，２４との間を、ボンディングワイヤ２４，２５にてそれぞれ接続した構成である。
【００２９】
図４に示す高周波スイッチ回路では、ＰＩＮダイオード２０の端子と入出力線路２３，２４との間を、ボンディングワイヤ２４，２５にてそれぞれ接続した構成であるので、比較的大きな耐電力を有した高周波スイッチ回路を構成することができる。
【００３０】
しかし、ボンディング接続による実装構造では、ボンディングワイヤのインダクタンス成分には、バラツキがあるので、マイクロ波帯やミリ波帯において結合線路４ａ，４ｂとの整合を図る場合、そのバラツキの影響を受けて結合線路４ａ，４ｂとの整合が困難になる。
【００３１】
これに対して、図１に示す構成では、ＦＥＴ８は、回路基板２にフリップチップ実装することができる。したがって、ボンディングワイヤのインダクタンス成分を除去することができ、特性バラツキの少ない高周波スイッチ回路を実現することができる。
【００３２】
実施の形態２．
図５は、この発明の実施の形態２による高周波スイッチ回路の回路構成を示す概念図である。なお、図５では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００３３】
図５に示すように、この実施の形態２による高周波スイッチ回路３０では、図１（実施の形態１）に示した構成において、入力端子６と信号線路３の一方の端部との間にインピーダンス変換線路３１ａが設けられ、出力端子７と信号線路３の他方の端部との間にインピーダンス変換線路３１ｂが設けられている。
【００３４】
インピーダンス変換線路３１ａ，３１ｂは、信号線路３との全体で１／４波長インピーダンス変換器を構成するように、図１に示した高周波スイッチ回路１の特性インピーダンスに対して適切なインピーダンスを選択して形成した第２の信号線路である。
【００３５】
図５に示した構成によれば、信号線路３とインピーダンス変換線路３１ａ，３１ｂとの全体で１／４波長インピーダンス変換器を構成しているので、所望周波数帯については、その信号特性を劣化させることなく、高周波信号を伝搬させることができる。
【００３６】
また、信号線路３のインピーダンスを低くすることができるので、ＦＥＴ８に印加される電力を低電力化することができ、実施の形態１よりも、更に、高耐電力化を図ることができる。
【産業上の利用可能性】
【００３７】
以上のように、この発明にかかる高周波スイッチ回路は、入力電力が比較的大きな高周波回路で用いるのに有用である。
【図面の簡単な説明】
【００３８】
【図１】この発明の実施の形態１による高周波スイッチ回路の回路構成を示す概念図である。
【図２】遮断特性を示す特性図である。
【図３】通過特性を示す特性図である。
【図４】ＰＩＮダイオードをボンディングワイヤで実装した従来の高周波スイッチ回路の構成例を示す図である。
【図５】この発明の実施の形態２による高周波スイッチ回路の回路構成を示す概念図である。
【符号の説明】
【００３９】
１  高周波スイッチ回路
２  回路基板
３  １／４波長の信号線路
４ａ，４ｂ  １／４波長の結合線路
５ａ，５ｂ  並列回路
６  入力端子
７  出力端子
８  スイッチング素子であるＦＥＴ（例えば、ワイドバンドギャップＦＥＴ）
９  インダクタ
１０  電源部
１５  遮断モード時での信号線路の通過特性
１６  遮断モード時での結合線路の反射特性
１７  通過モード時での信号線路の通過特性
１８  通過モード時での結合線路の反射特性
２０  ＰＩＮダイオード
２１，２２  回路基板
２３，２４  信号線路
３０  高周波スイッチ回路
３１ａ，３１ｂ  インピーダンス変換線路
【図１】
2009206618.tif 000003
【図２】
2009206618.tif 000004
【図３】
2009206618.tif 000005
【図４】
2009206618.tif 000006
【図５】
2009206618.tif 000007