(57)【要約】      （修正有）【課題】各処理ユニットの製造が非常に簡単になる処理システムを構成する。【解決手段】各処理ユニットＩＣ−１２７〜ＩＣ−０は、入力側シリアルデータバスＳＤＡから供給されるアドレスデータを取り込み、自己のアドレスかを検出し、自己アドレスと認識した場合には、入力側シリアルバスを利用して通信を行い、自己のアドレスでないと認識した場合に、入力されたアドレスに所定の変換を施し変換後のアドレスを出力側シリアルデータバスに出力するとともに入力側シリアルバスと出力側シリアルバスを接続する。各処理ユニットＩＣは、自己のアドレスを同一としておき、シリアルデータバスＳＤＡにのせるアドレスデータにより、任意の処理ユニットを特定することができる。【選択図】図１
2009238096.tif 000002
【特許請求の範囲】
【請求項１】
複数の処理ユニットを１つのシリアルデータバスに数珠つなぎに直列接続した処理システムであって、
各処理ユニットは、
入力側シリアルデータバスから供給されるアドレスデータを取り込み、自己のアドレスかを検出し、自己アドレスと認識した場合には、入力側シリアルバスを利用して通信を行い、自己のアドレスでないと認識した場合に、入力されたアドレスに所定の変換を施し変換後のアドレスを出力側シリアルデータバスに出力するとともに入力側シリアルバスと出力側シリアルバスを接続する処理回路と、
を有し、
各処理ユニットは、自己のアドレスを同一としておき、シリアルデータバスにのせるアドレスデータにより、任意の処理ユニットを特定することを特徴とする処理システム。
【請求項２】
請求項１に記載の処理システムにおいて、
各処理ユニットは、独立した半導体集積回路で構成されることを特徴とする処理システム。
【請求項３】
請求項１または２に記載の処理システムにおいて、
各処理ユニットは、
データを記憶するレジスタを有し、
前記処理回路において、自己のアドレスと認識した場合には、レジスタに記憶されているデータを入力側シリアルデータバスに送信することを特徴とする処理システム。
【請求項４】
請求項３に記載の処理システムにおいて、
各処理ユニットは、光検出器を有し、検出した光についてのデータを前記レジスタに書き込むことを特徴とする処理システム。
【請求項５】
請求項１〜４のいずれか１つのシステムにおいて、
前記前記処理回路は、アドレスに所定値を加算または減算する変換を施すことを特徴とする処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の処理ユニットを１つのシリアルデータバスに数珠つなぎに直列接続した処理システムに関する。
【背景技術】
【０００２】
従来より、処理ユニットにアドレスを与え、該当アドレスのＩＣと通信するシステムが知られている。例えば、シリアルのＩ２Ｃバスを用いてマイコンと複数の処理ユニットを接続し、各処理ユニットとマイコンが通信するシステムがある。この場合、Ｉ２ＣバスのシリアルデータバスＳＤＡにアドレスデータを送り、該当するアドレスの処理ユニットとマイコンが通信する。
【０００３】
【特許文献１】特開２００５−２５０６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、マイコンが複数の処理ユニットとの間で個別に通信を行うためには、各処理ユニットが自己のアドレスを個々に有しており、マイコンが各アドレスを指定することが必要である。従って、各処理ユニットが機能的には同一のものであって、それぞれについて個別のアドレスを設定する必要があった。
【課題を解決するための手段】
【０００５】
本発明は、複数の処理ユニットを１つのシリアルデータバスに数珠つなぎに直列接続した処理システムであって、各処理ユニットは、入力側シリアルデータバスから供給されるアドレスデータを取り込み、自己のアドレスかを検出し、自己アドレスと認識した場合には、入力側シリアルバスを利用して通信を行い、自己のアドレスでないと認識した場合に、入力されたアドレスに所定の変換を施し変換後のアドレスを出力側シリアルデータバスに出力するとともに入力側シリアルバスと出力側シリアルバスを接続する処理回路と、を有し、各処理ユニットは、自己のアドレスを同一としておき、シリアルデータバスにのせるアドレスデータにより、任意の処理ユニットを特定することを特徴とする。
【０００６】
本発明は、各処理ユニットは、独立した半導体集積回路で構成されることが好適である。
【０００７】
また、各処理ユニットは、データを記憶するレジスタを有し、前記処理回路において、自己のアドレスと認識した場合には、レジスタに記憶されているデータを入力側シリアルデータバスに送信することが好適である。
【０００８】
また、各処理ユニットは、光検出器を有し、検出した光についてのデータを前記レジスタに書き込むことが好適である。
【０００９】
また、前記前記処理回路は、アドレスに所定値を加算または減算する変換を施すことが好適である。
【発明の効果】
【００１０】
本発明によれば、各処理ユニットは、同一のアドレスを持っていればよい。このため各処理ユニットの製造が非常に簡単になる。すなわち、同一の処理ユニットを多数製造すればそれを個別にアドレス指定して利用するシステムを構成することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１２】
図１は、実施形態に係るシステムの構成を示す図である。このシステムでは、処理ユニットであるＩＣ−１２７〜ＩＣ−０の１２８個のＩＣが設けられている。そして、マイクロコンピュータ１０のＳＤＡ端子、ＳＣＬ端子には、シリアル転送ラインであるＩ２ＣバスのデータラインＳＤＡ（シリアルデータバス）、クロックラインＳＣＬが接続されている。データラインＳＤＡには数珠つなぎに、１２８個のＩＣ−１２７〜ＩＣ−０が直列して接続されている。また、各ＩＣには、クロックラインＳＣＬがそれぞれ接続されている。
【００１３】
従って、ＩＣ−１２７は、データラインＳＤＡを介し、マイクロコンピュータ１０に接続されているため、通常の場合と同じように、データ通信を行うことができるが、他のＩＣは、自己以外のＩＣを介し、マイクロコンピュータ１０と通信する。特に、本実施形態においては、ＩＣ−１２７〜ＩＣ−０は、同一のアドレスを自己のアドレスと認識する同一の構成を有している。そして、自己に供給されるアドレスについて所定の変換を施し、下流側に流す。
【００１４】
例えば、全てのＩＣ−１２７〜ＩＣ−０は、すべて自己のアドレスが０と認識しており、受け取ったアドレスに対し、−１して下流側に出力する。従って、マイクロコンピュータ１０がアドレスデータとして「３」を出力すると、ＩＣ−１２７には「３」、ＩＣ−１２６には「２」、ＩＣ−１２５には「１」、ＩＣ−１２４には「０」が入力され、ＩＣ−１２４が自己が指定されたと認識する。そこで、引き続くコマンドをＩＣ−１２４が取り込み、マイクロコンピュータ１０との間で所望の通信を行うことができる。なお、各ＩＣは、マイクロコンピュータ１０からのアドレスが自己を指定していなかった時には、入力と出力をショートする。一方、自己が指定されたＩＣは、出力をオープンにすることによって、その後ろのＩＣは、その後の通信に無関係になる。従って、マイクロコンピュータ１０がアドレスとして０〜１２７を順に出力することで、各ＩＣを順番に指定し通信することができる。
【００１５】
処理の内容としては、ＩＣ−１２４が指定された場合はその後送られてくるマイクロコンピュータ１０からのコマンドを取り込み、例えば内部にあるデータをデータラインＳＤＡに乗せ、これをマイクロコンピュータ１０が取り込むようなことなどがある。
【００１６】
なお、これら数珠つなぎＩＣ全体にメインアドレスを与えることで、まず全体を指定し、サブアドレスで、１つのＩＣを特定できる。
【００１７】
１つのＩＣにおける動作について、図２に基づいて説明する。まず、送られてくるデータからメインアドレスを取り込み、自己のメインアドレスに一致するかを判定する（Ｓ１１）。一致しなければ、処理を終了する。メインアドレスが一致すれば、次にサブアドレスが一致する（例えば、アドレス「０」）かを判定する（Ｓ１２）。サブアドレスが一致すれば、自己が指定されており、確認信号であるＡＣＫを返し（Ｓ１３）、データラインＳＤＡの出力側をオープンにする（Ｓ１４）。そして、自己とマイクロコンピュータ１０との間で通常の通信を行う（Ｓ１５）。
【００１８】
一方、Ｓ１２において、サブアドレスが一致しなかった場合には、取り込んだサブアドレスについて−１の演算を行い（Ｓ１６）、この減算したサブアドレスを下流に流す（Ｓ１７）。そして、データラインＳＤＡの入力側と、出力側を短絡する（Ｓ１８）。これによって、その後は自己のＩＣが存在しないのと同様にして、下流側のＩＣとマイクロコンピュータ１０が通信することが可能になる。
【００１９】
図３には、１つのＩＣの構成が示してある。データラインＳＤＡには、シフトレジスタ２０が接続され、このシフトレジスタ２０がクロックラインＳＣＬからのクロックに従って、ＳＤＡ上のデータを取り込む。シフトレジスタ２０には、処理回路２２が接続されており、この処理回路２２がシフトレジスタ２０に取り込まれたアドレスデータから自己が指定されているかを判定する。この例では、アドレス記憶部２４に自己のアドレスデータが記憶されており、処理回路がアドレス記憶部２４に記憶されているデータとシフトレジスタ２０に取り込まれたアドレスデータを比較することによって、自己がマイクロコンピュータ１０により指定されたか否かを判定する。
【００２０】
この判定で一致した場合には、処理回路２２は、スイッチ２６を操作して、出力側のＳＤＡをオープン状態にする。そして、シフトレジスタ２０を利用して、マイクロコンピュータ１０との間で通信を行う。
【００２１】
一方、処理回路２２において、自己のアドレスでないと判定された場合には、処理回路２２は、取り込んだアドレスデータを減算回路２８に供給し、ここで−１して出力側シフトレジスタ３０に書き込む。そこで、アドレスデータについて−１されたデータがＳＤＡを介し、下流側に供給される。なお、メインアドレスについてはそのまま下流側に流せばよい。そして、アドレスデータの出力が終わった場合には、処理回路２２は、スイッチ２６を操作して、ＳＤＡの入力側と出力側を短絡する。これによって、下流側のＩＣが通常の通り通信できるようになる。なお、次のアドレスデータが入力された場合に、シフトレジスタ２０に取り込まれたアドレスについて処理回路２２が判定する。
【００２２】
また、この例では、ＩＣは、フォトダイオード３２を有しており、この受光量を検出回路３４が検出し、レジスタ３６に書き込む。従って、このレジスタ３６に記憶している光量データを処理回路２２がシフトレジスタ２０を介し、マイクロコンピュータ１０に供給することができる。
【００２３】
例えば、液晶パネルのバックライトをＬＥＤで構成する場合に、ＬＥＤはかなりの個数になる。そして、このＬＥＤの光量を全体的に均一に保つためには、各部の光量を測定して光量制御を行う必要がある。
【００２４】
１つのＩＣで、５０個のバックライト用ＬＥＤの明るさ測定することとし、該当する５０個のバックライトを順次１つずつ点灯し、対応するＩＣが明るさ測定値をレジスタ３６に保存する。そして、レジスタ３６に記憶したデータを順次マイクロコンピュータ１０に送信する。これを１２８個ＩＣについて行うことで、すべてのＬＥＤについての明るさのデータをマイクロコンピュータ１０が取り込むことができる。
【００２５】
このような場合に、ＬＥＤが５０００個程度であれば、本実施形態のＩＣを１００個程度（上述の例では１２８）設け、各ＩＣの検出光量を得て、ＬＥＤの発光量を制御することができる。
【００２６】
各ＩＣにおいて、アドレスについて＋１してもよく、この場合には各ＩＣにおいて自己のアドレスが「１２７」認識し、マイクロコンピュータ１０から０〜１２７のアドレスを順次出力すればよい。また、この方式で、任意のＩＣを指定することも可能である。また、加算、減算する値は「１」でなくてもよく、その値をマイクロコンピュータ１０が認識していればシステムを構成することは可能である。
【００２７】
図４には、ＳＤＡにおけるデータフォーマットを示してある。このように、スタートコードＳの後に、メインアドレス、リードＲ又はライトＷのコマンド、アクノリッジＡＣＫ、サブアドレス、ＡＣＫ、データ、ＡＣＫ、データ、ＡＣＫ、終了Ｐというような順序であり、本実施形態では、サブアドレスについての取り扱いが従来のＩ２Ｃバスを用いる通信とは異なっている。
【００２８】
なお、上述の例では、各処理ユニットは、独立したＩＣで構成されている。しかし、必ずしも独立したＩＣでなくても、１つの基板上に同一構成のユニットを多数構成する場合にも適用できる。
【図面の簡単な説明】
【００２９】
【図１】実施形態の構成を示す図である。
【図２】各ＩＣの動作を説明するフローチャートである。
【図３】ＩＣの構成を示す図である。
【図４】データフォーマットを示す図である。
【符号の説明】
【００３０】
１０  マイクロコンピュータ、２０  シフトレジスタ、２２  処理回路、２４  アドレス記憶部、２６  スイッチ、２８  減算回路、３０  出力側シフトレジスタ、３２  フォトダイオード、３４  検出回路、３６  レジスタ。
【図１】
2009238096.tif 000003
【図２】
2009238096.tif 000004
【図３】
2009238096.tif 000005
【図４】
2009238096.tif 000006