(57)【要約】【課題】QAM方式による通信システムおよびその通信方法、ならびに受信装置およびその受信方法を提供。【解決手段】本発明のディジタル通信システムでは、送信装置10は、CRCビットを付加した送信信号116を生成し、また、受信装置30は、受信信号132が16QAMおよび64QAMのいずれの方式で送信されたかに拘らず、その信号132に基づくシンボル列134をデマッピング回路34で64QAM方式デマッピングしてビット列136を得て、CRC検出回路36によるビット列136に基づくCRC検出結果138に応じて、間引き回路38がビット列136に間引き処理を施すことにより、16QAM用デマッピング回路およびデータレート変更の通知を必要とせずにデータレートを判定することができる。【選択図】図１
2009033315.tif 000002
【特許請求の範囲】
【請求項１】
複数の直交振幅変調（Quadrature Amplitude Modulation：QAM）方式のうち、いずれかのQAM方式に応じたデータレートでパケットデータを送受信するディジタル通信システムにおいて、該システムは、
送信すべきデータに巡回冗長検査（Cyclic Redundancy Check：CRC）ビットを付加し、前記送信すべきデータの変調方式を前記複数のQAM方式から選択し、前記複数のQAM方式のそれぞれに対応する複数のマッピング処理のうち、選択したQAM方式に対応するマッピング処理を前記送信すべきデータに施し、前記マッピング処理後のデータを変調して送信する送信手段と、
受信したデータを復調して所定のデマッピング処理を施し、該所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合には前記所定のデマッピング処理後のデータに対して間引き処理を施す受信手段とを含むことを特徴とするディジタル通信システム。
【請求項２】
請求項１に記載のディジタル通信システムにおいて、該システムは、前記複数のQAM方式のうちで所定の低速データレート変調方式によるシンボルの空間配置が、前記複数のQAM方式のうちで所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるように、前記複数のマッピング処理および前記所定のデマッピング処理を行うことを特徴とするディジタル通信システム。
【請求項３】
請求項２に記載のディジタル通信システムにおいて、前記所定の低速データレート変調方式は16QAM方式であり、
前記所定の高速データレート変調方式は64QAM方式であり、
前記送信装置は、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に対応するマッピング処理を行い、
前記受信手段は、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に応じたデータレートで送信された前記パケットデータを受信し、前記所定のデマッピング処理として、受信したデータの送信時のデータレートに拘らず64QAM用デマッピングを行うことを特徴とするディジタル通信システム。
【請求項４】
請求項３に記載のディジタル通信システムにおいて、該システムは、64QAM方式によるシンボルに割り当てる６ビットの値の上位４ビットが、16QAM方式によるシンボルに割り当てられる４ビットと等しくなるように、前記複数のマッピング処理および前記所定のデマッピング処理を行い、
前記間引き処理は、前記所定のデマッピング処理後のデータの下位２ビットを除去することを特徴とするディジタル通信システム。
【請求項５】
複数のQAM方式のうち、いずれかのQAM方式に応じたデータレートで送受信されるパケットデータの通信方法において、該方法は、
前記パケットデータを送信するとき、送信すべきデータにCRCビットを付加し、前記送信すべきデータの変調方式を前記複数のQAM方式から選択し、前記複数のQAM方式のそれぞれに対応する複数のマッピング処理のうち、選択したQAM方式に対応するマッピング処理を前記送信すべきデータに施し、前記マッピング処理後のデータを変調して送信し、
前記パケットデータを受信するとき、受信したデータを復調して所定のデマッピング処理を施し、該所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合には前記所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする通信方法。
【請求項６】
請求項５に記載の通信方法において、該方法は、前記複数のQAM方式のうちで所定の低速データレート変調方式によるシンボルの空間配置が、前記複数のQAM方式のうちで所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるように、前記複数のマッピング処理および前記所定のデマッピング処理を行うことを特徴とする通信方法。
【請求項７】
請求項６に記載の通信方法において、前記所定の低速データレート変調方式は16QAM方式であり、
前記所定の高速データレート変調方式は64QAM方式であり、
前記パケットデータを送信するとき、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に対応するマッピング処理を行い、
前記パケットデータを受信するとき、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に応じたデータレートで送信された前記パケットデータを受信し、前記所定のデマッピング処理として、受信したデータの送信時のデータレートに拘らず64QAM用デマッピングを行うことを特徴とする通信方法。
【請求項８】
請求項７に記載の通信方法において、該方法は、64QAM方式によるシンボルに割り当てる６ビットの値の上位４ビットが、16QAM方式によるシンボルに割り当てられる４ビットと等しくなるように、前記複数のマッピング処理および前記所定のデマッピング処理を行い、
前記間引き処理は、前記所定のデマッピング処理後のデータの下位２ビットを除去することを特徴とする通信方法。
【請求項９】
複数のQAM方式のうち、いずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信されたパケットデータを受信する受信装置において、該装置は、
CRCビットが付加された前記パケットデータを受信し、受信したデータを復調して所定のデマッピング処理を施し、該所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合には前記所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする受信装置。
【請求項１０】
請求項９に記載の受信装置において、該装置は、前記複数のQAM方式のうちで所定の低速データレート変調方式によるシンボルの空間配置が、前記複数のQAM方式のうちで所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるようにマッピングされた前記パケットデータを受信し、
前記所定の低速データレート変調方式によるシンボルの空間配置が、前記所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるように配置されたデータに関して前記所定のデマッピング処理を行うことを特徴とする受信装置。
【請求項１１】
請求項１０に記載の受信装置において、前記所定の低速データレート変調方式は16QAM方式であり、
前記所定の高速データレート変調方式は64QAM方式であり、
該装置は、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信された前記パケットデータを受信し、前記所定のデマッピング処理として、受信したデータの送信時のデータレートに拘らず64QAM用デマッピングを行うことを特徴とする受信装置。
【請求項１２】
請求項１１に記載の受信装置において、該装置は、64QAM方式によるシンボルに割り当てる６ビットの値の上位４ビットが、16QAM方式によるシンボルに割り当てられる４ビットと等しくなるようにマッピングされた前記パケットデータを受信し、
64QAM方式によるシンボルに割り当てる６ビットの値の上位４ビットが、16QAM方式によるシンボルに割り当てられる４ビットと等しくなるように配置されたデータに関して、前記所定のデマッピング処理を行い、
前記間引き処理は、前記所定のデマッピング処理後のデータの下位２ビットを除去することを特徴とする受信装置。
【請求項１３】
複数のQAM方式のうち、いずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信されたパケットデータの受信方法において、該方法は、
CRCビットが付加された前記パケットデータを受信し、受信したデータを復調して所定のデマッピング処理を施し、該所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合には前記所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする受信方法。
【請求項１４】
請求項１３に記載の受信方法において、該方法は、前記複数のQAM方式のうちで所定の低速データレート変調方式によるシンボルの空間配置が、前記複数のQAM方式のうちで所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるようにマッピングされた前記パケットデータを受信し、
前記所定の低速データレート変調方式によるシンボルの空間配置が、前記所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるように配置されたデータに関して前記所定のデマッピング処理を行うことを特徴とする受信方法。
【請求項１５】
請求項１４に記載の受信方法において、前記所定の低速データレート変調方式は16QAM方式であり、
前記所定の高速データレート変調方式は64QAM方式であり、
該方法は、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信された前記パケットデータを受信し、前記所定のデマッピング処理として、受信したデータの送信時のデータレートに拘らず64QAM用デマッピングを行うことを特徴とする受信方法。
【請求項１６】
請求項１５に記載の受信方法において、該方法は、64QAM方式によるシンボルに割り当てる６ビットの値の上位４ビットが、16QAM方式によるシンボルに割り当てられる４ビットと等しくなるようにマッピングされた前記パケットデータを受信し、
64QAM方式によるシンボルに割り当てる６ビットの値の上位４ビットが、16QAM方式によるシンボルに割り当てられる４ビットと等しくなるように、配置されたデータに関して、前記複数のマッピング処理および前記所定のデマッピング処理を行い、
前記間引き処理は、前記所定のデマッピング処理後のデータの下位２ビットを除去することを特徴とする受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直交振幅変調（Quadrature Amplitude Modulation：QAM）方式でデータを通信する通信システムおよびその通信方法、ならびに受信装置およびその受信方法に関するものである。
【背景技術】
【０００２】
従来から、ディジタル通信システムにおいて、送受信されるデータのデータレートと通信品質とはトレードオフの関係にある。大部分の無線通信および一部の有線通信では、通信品質の時間変動が起こるので、たとえばADSLや無線LANなどの通信システムでは、データレートを動的に変動させることによって、トータルの通信速度を向上させることが一般的に行われている。
【０００３】
このようにデータレートを変動させる手法には、シンボルレートの変更、１シンボル当たりのビット数の変更または誤り訂正符号の符号化率の変動などの手法が考えられる。
【０００４】
たとえば、従来のディジタル通信システムにおける送信装置では、制御部からの指示に応じて変調方式を16QAMか64QAMに変更して送信して、１シンボル当たりのビット数を変更するものがある。16QAMは１シンボルに４ビットを割り当てる方式であり、64QAMは１シンボルに６ビットを割り当てる方式である。また、このようなシステムにおける受信装置では、同様にして、制御部からの指示に応じて復調方式を16QAMから64QAMに変更して受信する。
【０００５】
このような送信装置では、16QAM方式におけるマッピング処理が行われ、ＩチャネルとＱチャネルとが直交する空間上に16個の点を均等に配置し、各点に４ビットのデータを割り振る。この均等は、各点間の相互距離が等しくなる状態を意味する。ＩＱ空間上の所定の点では、送信と受信とで対応するように、16QAMの４ビットデータを割り当てて、任意のデータを割り当ててよいが、隣接する点で割り当てられるビットとの差、すなわちハミング距離を１にすることが望ましい。このようにハミング距離が１である状態をすべての点で成り立たせることにより、16QAM方式による送信信号をグレイコードにすることができる。
【０００６】
また、特許文献１に記載の伝送方式は、下位ビットから変調方式にあったビット数を使用していくことで、変調方式によらず信号配置を共有でき、たとえば16QAMと64QAMとで共通の非符号化の信号配置を行う。
【０００７】
この方式において、受信信号は非符号化ビットおよび符号化ビットに分けられ、非符号化ビットはサブビットごとに硬判定され、符号化ビットは復号された後に再符号化され、非符号化ビットの判定結果が非符号化ビットセレクタに入力すると、再符号化された符号化ビットに対応した代表シンボルが選択されて復号データとして出力される。このとき、16QAMの場合、非符号化ビットの下位２ビットのみが使用され、64QAMの場合、非符号化ビット下位４ビットのみが使用される。
【特許文献１】特開平08-265160号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のディジタル通信システムでは、送信装置におけるマッピングおよび受信装置におけるデマッピングにおいて、それらの変調方式が同じタイミングで切り替えられなければ、正確にデータレートの変更を行うことができない。
【０００９】
また、送信装置および受信装置は、それぞれ、複数の種類のマッピング回路およびデマッピング回路を保有しなければならず、それらの回路規模が増大することになる。
【００１０】
送信側と受信側とでデータレートの切替タイミングを合わせるために、たとえば無線LANによって、データをパケットと呼ばれる単位に分割し、パケットごとに先頭にヘッダと呼ばれる制御情報を含むビット列を添付することができる。
【００１１】
しかしながら、この場合、ヘッダは、16QAMで変調しなければならず、続くデータ部分の変調方式を指定するが、ヘッダ部分だけを送れないので、データレートが低下してしまう。さらに、ヘッダの内容の解析およびその解析結果に応じたデータレートの切替などの作業が余分に付加されてしまう。
【００１２】
本発明は、このような従来技術の欠点を解消し、効率よくQAM変調方式を切り替えることができる通信システムおよびその通信方法、ならびに受信装置およびその受信方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は上述の課題を解決するために、複数のQAM方式のうち、いずれかのQAM方式に応じたデータレートでパケットデータを送受信するディジタル通信システムは、送信すべきデータに巡回冗長検査（Cyclic Redundancy Check：CRC）ビットを付加し、この送信すべきデータの変調方式をこれらの複数のQAM方式から選択し、これらの複数のQAM方式のそれぞれに対応する複数のマッピング処理のうち、選択したQAM方式に対応するマッピング処理をこの送信すべきデータに施し、このマッピング処理後のデータを変調して送信する送信手段と、受信したデータを復調して所定のデマッピング処理を施し、この所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合にはこの所定のデマッピング処理後のデータに対して間引き処理を施す受信手段とを含むことを特徴とする。
【００１４】
また、複数のQAM方式のうち、いずれかのQAM方式に応じたデータレートで送受信されるパケットデータの通信方法は、このパケットデータを送信するとき、送信すべきデータにCRCビットを付加し、この送信すべきデータの変調方式をこれらの複数のQAM方式から選択し、これらの複数のQAM方式のそれぞれに対応する複数のマッピング処理のうち、選択したQAM方式に対応するマッピング処理をこの送信すべきデータに施し、このマッピング処理後のデータを変調して送信し、このパケットデータを受信するとき、受信したデータを復調して所定のデマッピング処理を施し、この所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合にはこの所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする。
【００１５】
さらに、複数のQAM方式のうち、いずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信されたパケットデータを受信する受信装置は、CRCビットが付加されたこのパケットデータを受信し、受信したデータを復調して所定のデマッピング処理を施し、この所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合にはこの所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする。
【００１６】
また、複数のQAM方式のうち、いずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信されたパケットデータの受信方法は、CRCビットが付加されたこのパケットデータを受信し、受信したデータを復調して所定のデマッピング処理を施し、この所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合にはこの所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする。
【発明の効果】
【００１７】
本発明のディジタル通信システムによれば、送信装置のマッピング回路は、16QAM方式によるシンボルが64QAM方式によるシンボルに空間上で重なるように配置し、64QAMシンボルのうち、重なった16個のシンボルの上位４ビットと16QAMシンボルの４ビットとが同一になるようにビット列を割り振り、64QAM方式および16QAM方式のいずれにおいてもグレイコードになるように送信データを生成するので、このような送信データを受信する受信装置では、受信データを64QAMデマッピングすると、デマッピング後のデータの下位２ビットを廃棄すれば16QAMデマッピングを行ったことになり、したがって、受信装置に16QAM用のデマッピング回路を備える必要が無くなる。
【００１８】
また、本発明のディジタル通信システムでは、送信装置がCRCビットを付加して送信データを生成するので、16QAM方式で変調された信号を受信した場合、その受信信号を64QAM方式で復調すると、CRC検出の結果に応じて受信信号の送信時のデータレートを自動的に判定することができる。したがって、データレートの変更を送信側から受信側に知らせるヘッダが不要になってデータレートが向上し、またヘッダの内容の解析が不要になるのでシステムを簡略化することができる。
【発明を実施するための最良の形態】
【００１９】
次に添付図面を参照して、本発明によるディジタル通信システムにおける送信装置および受信装置の実施例を詳細に説明する。たとえば、送信装置10は、直交振幅変調（Quadrature Amplitude Modulation：QAM）方式を使用した可変レート通信において、所望のパケットに基づく送信信号を送信するもので、図１に示すように、巡回冗長検査（Cyclic Redundancy Check：CRC）生成回路12が入力パケットにCRCビットを付加し、制御部14がスイッチ部16を制御して入力パケットを16QAMマッピング回路18または64QAMマッピング回路20に入力し、マッピングされたパケットをスイッチ部22を介して変調器24で送信信号に変換して送信するものである。
【００２０】
受信装置30は、QAM方式を使用した可変レート通信において、他の装置から送信された信号を受信して処理するもので、図２に示すように、受信信号を復調部32でシンボル列に変換して64QAMデマッピング回路34でビット列に変換し、CRC検出回路36がそのビット列からCRCビットを検出し、その検出結果に応じて間引き回路38がビット列に間引き処理を施すものである。なお、本発明の理解に直接関係のない部分は、図示を省略し、冗長な説明を避ける。
【００２１】
本発明のディジタル通信システムは、複数の変調方式のうち、いずれかの方式を選択して、その方式に応じたデータレートでパケットデータを送受信するものである。
【００２２】
CRC生成回路12は、送信すべきデータであるパケット102、すなわちビット列を入力して、たとえばあらかじめ決められている生成多項式に従って、CRCビットを生成するもので、このCRCビットをパケット102に付加して新たなパケット104を生成し、スイッチ部14に供給する。
【００２３】
制御部14は、本装置10が送信する信号の変調方式を選択し、その選択結果を示す制御信号106をスイッチ部16に供給するもので、たとえば、何らかの方式で伝搬路の通信品質を測定し、その通信品質に応じてデータレートを低速（16QAM）または高速（64QAM）に設定してスイッチ回路を切り替える。
【００２４】
本実施例の制御部14は、送信データを16QAMで送信すべき場合には、スイッチ部16がパケットデータ108を16QAMマッピング回路18に供給するようにスイッチ部16を制御し、また64QAMで送信すべき場合には、64QAMマッピング回路20に供給するようにスイッチ部16を制御する。
【００２５】
スイッチ部16は、制御信号106に応じて16QAMマッピング回路18または64QAMマッピング回路20への経路を切り替えて、パケット108をマッピング回路18または20に供給する。
【００２６】
16QAMマッピング回路18は、スイッチ部16を介して供給されるパケット108に基づいて、１シンボルにつき４ビットを割り当ててマッピングを行い、その結果のシンボル列を示すコンサレーション信号110を出力し、スイッチ部22を介して変調器24に供給する。16QAMマッピングでは、図３に示すように、ＩチャネルおよびＱチャネルが直交する空間上に均等に16個の点を配置して、各点に４ビットのデータを割り振ってシンボル列を生成し、好ましくはグレイコードの16QAMコンサレーション信号110を生成する。
【００２７】
64QAMマッピング回路20は、16QAMマッピング回路18と同様にして、スイッチ部16を介するパケット108に基づいて、１シンボルにつき６ビットを割り当ててマッピングし、その結果のコンサレーション信号112を出力し、スイッチ部22を介して変調器24に供給する。64QAMマッピングでは、図４に示すように、ＩおよびＱチャネルからなる空間上に均等に64個の点を置いて、各点に６ビットのデータを割り振って、好ましくはグレイコードの64QAMコンサレーション信号112を生成する。
【００２８】
本実施例では、マッピング回路18および20は、16QAMシンボルと64QAMシンボルのうち相当する16個のシンボルとがＩＱ空間上で重なるように配置を行い、それらの重なった16個のシンボルに関して、16QAMシンボルの４ビットと64QAMシンボルの上位４ビットとが同一になるようにビット列を割り振って、コンサレーション信号110および112をそれぞれ生成する。
【００２９】
たとえば、16QAMマッピングおよび64QAMマッピングによる各点は、それぞれ、図３および図４に示すように配置され、これらの図では、配置された各点を丸付き番号で示している。これらの図３および図４において、たとえば16QAMマッピングの丸付き番号０、１、２・・・15は、64QAMマッピングの丸付き番号０、２、５・・・63にそれぞれ対応して重なっている。
【００３０】
本実施例の16QAMマッピング回路18および64QAMマッピング回路20が、所定のビット列108をマッピング処理した場合、図５に示すように、互いに重なる点を対応させてシンボル列110および112をそれぞれ生成する。図５において、シンボル番号は、シンボル列110および112におけるシンボルの順番を示し、Ｉ値およびＱ値は、シンボル列110および112の各点の値を示す。
【００３１】
スイッチ部22は、マッピング回路18および20からそれぞれ得られるコンサレーション信号110および112をコンサレーション信号114として変調器24に供給し、変調器24は、そのコンサレーション信号114を変調し、本実施例では送信信号116に変換して送信する。
【００３２】
復調部32は、受信装置30が外部から受診した受信信号132を復調し、本実施例ではシンボル列134に変換して64QAMデマッピング回路34に供給する。
【００３３】
64QAMデマッピング回路34は、復調部32から得られるシンボル列134を64QAM方式でデマッピングし、本実施例では64QAMのビット列136に変換してCRC検出回路36および間引き回路38に供給する。
【００３４】
CRC検出回路36は、デマッピング回路34から得られるビット列136からCRCビットを検出し、その検出結果に応じた制御信号138を間引き回路38に供給して間引き回路38を制御するもので、CRCを検出できない場合に、間引きの実行を指示する制御信号138を出力する。
【００３５】
すなわち、CRC検出回路36は、CRCがOKである場合には、受信装置30の受信信号132が64QAMで送信されたものとして、間引き回路38に入力するビット列136に対する間引き処理を指示せずにそのまま出力させ、他方、CRCがNGまたはエラーである場合には、受信信号132が16QAMで送信されたものとして、ビット列136に対する間引き処理を指示する。
【００３６】
間引き回路38は、CRC検出回路36からの制御信号138に応じてビット列136の間引き処理を行う。本実施例の間引き回路38は、CRC検出回路36でCRCビットが検出された場合には、受信信号132が64QAMで送信されたものとみなして、入力のビット列136をそのままビット列140として後工程に出力し、CRCビットが検出されない場合には、受信信号132が16QAMで送信されたものとみなして、ビット列136から必要の無いビットの間引き処理を行い、その間引き結果のビット列140を後工程に出力する。
【００３７】
この間引き回路38は、たとえば、16QAMで変調された受信信号を64QAMで復調した場合に間引き処理を行うもので、すなわち１シンボル当たり６ビットのビット列136の下位２ビットを不要として除去または廃棄して間引き処理する。
【００３８】
次に、本実施例における送信装置10および受信装置30において、16QAM方式でパケットデータを送受信する動作例を図６のシーケンスチャートを参照しながら説明する。
【００３９】
本実施例では、送信装置10において、パケットデータ102の送信処理を開始すると、このパケットデータ102は、まずCRC生成回路12に供給され（S102）、たとえば図７に示すような、104ビットのパケットデータ102がCRC生成回路12に入力する。この図７では、このデータ102が16QAM方式で送信されるので、１シンボル当たり４ビットが割り当てられている。
【００４０】
CRC生成回路12では、たとえば国際電信電話諮問委員会（CCITT：Comite Consultatif
International Telegraphique et Telephonique）による多項式CRC-16が適応されてCRCビットが生成され、図８に示すように、104ビットのパケットデータ102に16ビットのCRCビットが付加されて120ビットのパケットデータ104が生成され（S204）、スイッチ部16に供給される。
【００４１】
また、送信装置10では、制御部14において、パケットデータ102の送信変調方式が選択され（S206）、本実施例では16QAM方式が選択されて、その選択結果に応じた制御信号106がスイッチ部16に供給される。スイッチ部16に入力したパケットデータ104は、この制御信号106に応じてパケットデータ108として16QAMマッピング回路18に供給される。
【００４２】
16QAMマッピング回路18において、120ビットのパケットデータ108は16QAM用にマッピングされて（S208）、図９に示すような30個のシンボル列を示すコンサレーション信号110に変換され、スイッチ部22を介して変調部24に供給される。このとき、パケットデータ108は、たとえば図５に示すような、64QAM用マッピングに対応する16QAM用マッピングによって処理される。
【００４３】
変調部24では、スイッチ部22を介して得られるコンサレーション信号114が変調されて送信信号116が生成され（S212）、外部に、たとえば受信装置30に向けて送信される（S214）。
【００４４】
他方、本実施例の受信装置30において、送信装置10からの送信信号116が、受信信号132として受信されると、この受信信号132は、まず復調器32に供給されて復調され（S214）、シンボル列134に復元される。
【００４５】
このシンボル列134は、64QAMデマッピング回路34に供給されて64QAM方式でデマッピングされ（S216）、本実施例では図10に示すように１シンボル当たり６ビットの30個のビット列136に変換されてCRC検出回路36および間引き回路38に供給される。
【００４６】
CRC検出回路36では、ビット列136に基づいてCRCビットの検出が行われ（S218）、本実施例の図10に示すビット列136は、各シンボルの下位２ビットが、16QAMでマッピングしたデータを64QAMでデマッピングしたために加えられてしまう余分なビットであるので、CRCチェックはエラーとなる。
【００４７】
このとき、CRC検出回路36では、エラーとなったCRCチェックに応じて、受信信号132が16QAM方式で送信されていることができ、間引き処理の実行を指示する制御信号138が間引き回路38に供給される。
【００４８】
また、間引き回路38では、この制御信号138に応じて、ビット列136が間引き処理され（S220）、各シンボルの下位２ビットが除去されて１シンボル当たり４ビットの適切なビット列140が生成される。その後、このビット列140は、受信回路30において所要の後工程に供給される。
【００４９】
次に、本実施例における送信装置10および受信装置30において、64QAM方式でパケットデータを送受信する動作例を図６のシーケンスチャートを参照しながら説明する。
【００５０】
本実施例では、送信装置10において、パケットデータ102の送信処理を開始すると、このパケットデータ102は、まずCRC生成回路12に供給され（S102）、たとえば図11に示すような、164ビットのパケットデータ102がCRC生成回路12に入力する。この図11では、このデータ102が64QAM方式で送信されるので、１シンボル当たり６ビットが割り当てられている。
【００５１】
CRC生成回路12では、たとえばCCITTによる多項式CRC-16が適応されてCRCビットが生成され、図12に示すように、164ビットのパケットデータ102に16ビットのCRCビットが付加されて180ビットのパケットデータ104が生成され（S204）、スイッチ部16に供給される。
【００５２】
また、送信装置10では、制御部14において、パケットデータ102の送信変調方式が選択され（S206）、本実施例では64QAM方式が選択されて、その選択結果に応じた制御信号106がスイッチ部16に供給される。スイッチ部16に入力したパケットデータ104は、この制御信号106に応じてパケットデータ108として64QAMマッピング回路20に供給される。
【００５３】
64QAMマッピング回路20において、180ビットのパケットデータ108は64QAM用にマッピングされて（S208）、図13に示すような30個のシンボル列を示すコンサレーション信号112に変換され、スイッチ部22を介して変調部24に供給される。
【００５４】
変調部24では、上記と同様にして、ステップS212においてスイッチ部22からのコンサレーション信号114が送信信号116に変調され、ステップS214においてこの送信信号116が受信装置30へと送信される。
【００５５】
他方、本実施例の受信装置30において、送信装置10からの送信信号116が、受信信号132として受信されると、上記と同様にして、この受信信号132は、ステップS214において復調器32にてシンボル列134に復調され、このシンボル列134は、ステップS216において64QAMデマッピング回路34にて64QAM方式でデマッピングされ１シンボル当たり６ビットのビット列136に変換されてCRC検出回路36および間引き回路38に供給される。
【００５６】
CRC検出回路36では、ビット列136に基づいてCRCビットの検出が行われ（S218）、本実施例ではCRCチェックがエラーとならないので、受信信号132が64QAM方式で送信されていることができ、間引き処理を指示しない制御信号138が間引き回路38に供給される。
【００５７】
また、間引き回路38では、この制御信号138によればビット列136は間引きされず、その後、このビット列136は、そのままビット列140として受信回路30において所要の後工程に供給される。
【００５８】
また、本発明の送信装置10および受信装置30による送信変調方式は、たとえば、直交周波数分割多重（Orthogonal Frequency Division Multiplex：OFDM）方式などの他の通信方式と組み合わされて構成されてもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明に係る送信装置の一実施例を示すブロック図である。
【図２】本発明に係る受信装置の一実施例を示すブロック図である。
【図３】図１に示す実施例の送信装置において16QAMマッピングで配置されたシンボルの例である。
【図４】図１に示す実施例の送信装置において64QAMマッピングで配置されたシンボルの例である。
【図５】図１に示す実施例の送信装置でマッピングされたシンボル列の例である。
【図６】図１および図２に示す実施例の送信装置および受信装置における動作手順を説明するシーケンスチャートである。
【図７】図１に示す実施例の送信装置で処理する16QAM方式のビット列の例である。
【図８】図７に示す16QAM方式ビット列にCRCビットを付加したビット列の例である。
【図９】図８に示す16QAM方式ビット列を16QAMマッピングで変換したシンボル列の例である。
【図１０】図９に示す16QAM方式シンボル列を図２に示す実施例の受信装置にて64QAMデマッピングで変換したビット列の例である。
【図１１】図１に示す実施例の送信装置で処理する64QAM方式のビット列の例である。
【図１２】図１１に示す64QAM方式ビット列にCRCビットを付加したビット列の例である。
【図１３】図１２に示す64QAM方式ビット列を64QAMマッピングで変換したシンボル列の例である。
【符号の説明】
【００６０】
10  送信装置
12  CRC生成回路
14  制御部
16、22  スイッチ部
18  16QAMマッピング回路
20  64QAMマッピング回路
24  変調器
30  受信装置
32  復調部
34  64QAMデマッピング回路
36  CRC検出回路
38  間引き回路
【図１】
2009033315.tif 000003
【図２】
2009033315.tif 000004
【図３】
2009033315.tif 000005
【図４】
2009033315.tif 000006
【図５】
2009033315.tif 000007
【図６】
2009033315.tif 000008
【図７】
2009033315.tif 000009
【図８】
2009033315.tif 000010
【図９】
2009033315.tif 000011
【図１０】
2009033315.tif 000012
【図１１】
2009033315.tif 000013
【図１２】
2009033315.tif 000014
【図１３】
2009033315.tif 000015