(57)【要約】【課題】  小型・薄型の半導体装置を実装するのに有用なプリント基板、小型・薄型の実装が可能な半導体装置、及びこれらの製造方法を提供する。【解決手段】  支持体上面に、所定の基準温度以上の温度条件下になると接着力が減衰する性質を有する第１接着層２を介して第１導電層３を形成し、少なくとも前記凹部の底面及び内側壁を覆うように第２導電層４を堆積し、第１導電層３及び第２導電層４に対してエッチングを施してプリント回路１６を形成し、その全面をレジスト５で覆い、レジスト５の上面に前記基準温度以上の温度条件下で第１接着層２よりも接着力の高い第２接着層６を介して半導体チップ７を載置し、チップ７とリード端子１１とを連絡するようにボンディングワイヤ８を形成し、チップ７及びボンディングワイヤ８を上側から樹脂封止層１２で封止し、所定の単位毎に切断し、且つ、加熱により支持体との間の接着力を減衰させて支持体から分離させる。【選択図】        図１
2009152372.tif 000002
【特許請求の範囲】
【請求項１】
表面に複数の凹部を有する平板上の支持体と、
絶縁性の第１接着層を介して前記支持体表面上に形成されると共に、所定のプリント回路領域内においてプリント回路の少なくとも一部を構成する第１導電層と、
前記プリント回路領域内において少なくとも前記凹部の底面及び内側壁を覆うと共に前記第１導電層と電気的に接続を有して形成され、前記プリント回路領域外のボンディング領域内において前記第１導電層の上層に形成された第２導電層と、
前記プリント回路領域の全面を覆うように形成されたレジストと、を備えてなり、
前記ボンディング領域上の導電層がボンディング用のリード端子として形成されると共に、前記リード端子と前記第２導電層とが電気的に接続し、
前記第１接着層が、所定の基準温度以上の温度条件下になると接着力が減衰する性質を有する材料で構成されることを特徴とするプリント基板。
【請求項２】
前記支持体が、ポリイミド又はポリエチレンナフタレートで構成されることを特徴とする請求項１に記載のプリント基板。
【請求項３】
前記第１接着層が、熱可塑性接着剤で構成されることを特徴とする請求項１又は２に記載のプリント基板
【請求項４】
前記リード端子の表面が、前記ボンディング領域内に係る前記第２導電層の直上層に形成された金属メッキ層であることを特徴とする請求項１〜３の何れか１項に記載のプリント基板。
【請求項５】
前記第１導電層が銅で構成され、前記第２導電層が銅メッキで構成されることを特徴とする請求項１〜４の何れか１項に記載のプリント基板。
【請求項６】
プリント回路が形成されているプリント回路領域と、前記プリント回路と接続するボンディング用のリード端子が形成されているボンディング領域と、を有してなるプリント基板と、
前記プリント基板の上層に載置され、当該プリント基板の前記リード端子と導電性のボンディングワイヤによって電気的に接続された半導体チップと、
前記半導体チップを前記プリント基板の上層側から封止する樹脂封止層と、を備え、
前記ボンディング領域内は、所定の基準温度以上の温度条件下になると接着力が減衰する性質を有する材料で構成される絶縁性の第１接着層及びその直上層に第１導電層を有し、
前記プリント回路領域内は、一部の領域に少なくとも露出面が第２導電層によって形成された下方に突出する凸部を有し、前記凸部以外の領域内において前記第１接着層上に前記第１導電層を有して前記プリント回路が形成され、更に、前記プリント回路領域の上層側の全面を覆うようにレジストが形成され、
前記半導体チップが、前記レジスト直上層において前記基準温度の温度条件下で前記第１接着層よりも接着力の高い材料で構成される第２接着層を介して載置され、
前記ボンディングワイヤが、前記半導体チップと前記プリント基板上の前記ボンディング領域の前記リード端子とを連絡するように形成され、
前記プリント基板が、請求項１〜５の何れか１項に記載のプリント基板の前記支持体を除くプリント基板本体部であることを特徴とする半導体装置。
【請求項７】
前記第１接着層が、熱可塑性接着剤で構成されることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記リード端子の表面が、前記ボンディング領域内に係る前記第２導電層の直上層に形成された金属メッキ層であることを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記第１導電層が銅で構成され、前記第２導電層が銅メッキで構成されることを特徴とする請求項６〜８の何れか１項に記載の半導体装置。
【請求項１０】
前記半導体チップを複数有する構成であり、
各半導体チップが接着層を介して上下方向に積層されると共に、複数の前記ボンディングワイヤによって、両半導体チップ夫々と前記接続用導電層とが電気的に接続されていることを特徴とする請求項６〜９の何れか１項に記載の半導体装置。
【請求項１１】
請求項１〜５の何れか１項に記載のプリント基板の製造方法であって、
前記支持体上面に、前記第１接着層を介して前記第１導電層を形成する第１工程と、
その後に、所定の領域内に、少なくとも前記支持体の上面位置よりも底面が深くなるように前記凹部を形成する第２工程と、
その後に、少なくとも前記凹部の底面及び内側壁を覆うように前記第２導電層を堆積する第３工程と、
その後に、前記第１導電層及び前記第２導電層に対してエッチングを施して前記プリント回路を形成する第４工程と、
その後に、前記プリント回路領域内の全面を前記レジストで覆う第５工程と、を有することを特徴とするプリント基板の製造方法。
【請求項１２】
前記第２工程において、前記第１導電層に対してエッチングを施した後、レーザ加工によって前記凹部を形成することを特徴とする請求項１１に記載のプリント基板の製造方法。
【請求項１３】
前記第２工程終了後、前記第３工程開始前に、洗浄工程を実行することを特徴とする請求項１２に記載のプリント基板の製造方法。
【請求項１４】
前記第５工程終了後に、前記ボンディング領域内の最上層にある導電層の上層に金属メッキ層を形成する工程を有することを特徴とする請求項１１〜１３の何れか１項に記載のプリント基板の製造方法。
【請求項１５】
前記第５工程終了後に、前記ボンディング領域内の最上層にある導電層の上層にニッケルめっき及び金めっきを施すことを特徴とする請求項１４に記載のプリント基板の製造方法。
【請求項１６】
請求項６〜１０の何れか１項に記載の半導体装置の製造方法であって、
前記支持体上面に、前記第１接着層を介して前記第１導電層を形成する第１工程と、
その後に、所定の領域内に、少なくとも前記支持体の上面位置よりも底面が深くなるように凹部を形成する第２工程と、
その後に、少なくとも前記凹部の底面及び内側壁を覆うように前記第２導電層を堆積する第３工程と、
その後に、前記第１導電層及び前記第２導電層に対してエッチングを施して前記プリント回路を形成する第４工程と、
その後に、前記プリント回路領域内の全面を前記レジストで覆う第５工程と、
その後に、前記レジストの上面に前記第２接着層を介して前記半導体チップを載置する第６工程と、
その後に、前記半導体チップと前記ボンディング領域上の導電層で形成された前記リード端子とを連絡するように前記ボンディングワイヤを形成する第７工程と、
その後に、前記半導体チップ及び前記ボンディングワイヤを上側から前記樹脂封止層で封止する第８工程と、
その後に、所定の単位毎に切断し、且つ、加熱により前記支持体との間の接着力を減衰させて前記支持体から分離させることで、前記凹部が下方に突出して形成された前記凸部を有する複数の半導体装置を形成する第９工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１７】
前記第９工程終了後、前記凸部の表面に酸化防止膜を塗布する第１０工程を有することを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記第２工程において、前記第１導電層に対してエッチングを施した後、レーザ加工によって前記凹部を形成することを特徴とする請求項１６又は１７に記載の半導体装置の製造方法。
【請求項１９】
前記第２工程終了後、前記第３工程開始前に、洗浄工程を実行することを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記第５工程終了後、前記第６工程開始前に、前記ボンディング領域内の最上層にある導電層の上層に金属メッキ層を形成する工程を有することを特徴とする請求項１６〜１９の何れか１項に記載の半導体装置の製造方法。
【請求項２１】
前記第５工程終了後、前記第６工程開始前に、前記ボンディング領域内の最上層にある導電層の上層にニッケルめっき及び金めっきを施すことを特徴とする請求項２０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージング技術に関し、特にプリント基板、半導体装置、及びこれらの製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の高集積化に伴って、半導体パッケージが備える外部接続用の端子数は増大傾向にある。これに際し、従来、接続端子を半導体パッケージの底面に格子状に配列したエリアアレイ状のパッケージ（Area Array Type）が採用されている。エリアアレイ状のパッケージは、ＰＧＡ（Pin Grid Array）、ＢＧＡ（Ball Grid Array）、及び、ＬＧＡ（Land Grid Array）と称されるものに大別される。
【０００３】
図８は、前記のＰＧＡ、ＢＧＡ、ＬＧＡタイプの半導体装置の概略断面構造図であり、（ａ）がＰＧＡを、（ｂ）がＢＧＡを、（ｃ）がＬＧＡを夫々表している。
【０００４】
図８（ａ）〜（ｃ）の各図において、基板１００の上層に載置された半導体チップ７と基板１００に搭載されたプリント回路とが導電性のボンディングワイヤ７によって電気的に接続され、チップ７が上側から樹脂封止層１２によって封止されている。
【０００５】
図８（ａ）に示されるＰＧＡタイプの場合、基板１００の底面から突出されている接続ピン１０１をプリント基板に設けた孔に挿通させた上で半田により接続を行っている。又、図８（ｂ）に示されるＢＧＡタイプの場合、基板１００の裏面に取り付けられたパッドに、裏面側からにスズや銅等からなる半田ボール１０２を半田付けして接続を行っている。更に、図８（ｃ）に示されるＬＧＡタイプの場合、ＢＧＡタイプのパッケージングの際に裏面側に取り付けられる電極パッド１０３をそのまま残し、ピンや半田ボールを形成せず、基板１００を貫通するコンタクト電極を介して当該電極パッド１０３とプリント回路とを電気的に接続する構成である。
【０００６】
又、下記特許文献１及び２には、上記従来の方法とは異なる方式によって格子状の電極を有する半導体装置が開示されている。
【０００７】
下記特許文献１に開示された方法によれば、半導体装置の外部電極を形成するに際し、電極となりうる金属ボールを基板に設けた所定の貫通穴部に載せ、上方から圧力を加えて上側の面をフラットにして、当該フラット面を半導体チップの電極から引き出したボンディングワイヤの接続端子として用いる。基板を分離した後には、金属ボールの一部が下方に突出して外部電極が形成される。
【０００８】
下記特許文献２に開示された方法によれば、半導体装置の電極を金属箔に設けた凹部に形成し、その上部にビルドアップ方式にて回路形成することで回路基板を形成し、その上層に半導体チップを搭載する。基板を分離した後には、凹部内に形成された電極が下方に突出して外部電極が形成される。
【０００９】
【特許文献１】特開２００６−６６５２１号公報
【特許文献２】特開２００５−２３６２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来技術のＰＧＡタイプの場合、裏面電極がピン形状であるために、ピン間ピッチの狭小化の向上に限界がある。又、半導体装置を搭載する電子機器のメイン基板には当該ピンを挿入するための孔部を形成する必要があるため、孔部が形成されていない反対側の面に他の電子部品が搭載できない領域ができることから、電子機器の小型化に不向きである。
【００１１】
従来技術のＢＧＡタイプの場合、半田ボールの外径が大きく、また、実装ボードへの半田付けの際に半田ボールの潰れが発生してピン間ショートを招来する場合があるため、ピン間ピッチの狭小化に限界がある。又、半導体チップを搭載した後に、半田ボールの融点以上の温度に昇温（約２６０℃）する必要があるため、半導体チップに与える熱応力などによるストレスが加わる事となる。更に、実装に際して半田ボールという特殊な部材を必要とする他、半田ボールを搭載するための専用の製造装置を要し、製造コストの高い半導体装置となる。
【００１２】
従来技術のＬＧＡタイプの場合、裏面側の電極部分が平面形状であるため、前記ＰＧＡやＢＧＡと比較して、ピンや半田ボールの無い極めてシンプルな構造であるが、電子機器のメイン基板に半田付けするに際し、電極のピッチを０．４ｍｍ以下程度の狭ピッチとした場合は、やはり半田付け時の電極間の短絡が発生しやすいという問題がある。
【００１３】
更に、特許文献１に記載の方法の場合、半導体チップ電極と半導体装置の電極間の電気的接続をワイヤボンドによってのみ行うため、信号配線の自由度が制約される。一般的に、ワイヤ間の電気的短絡を防止すべくワイヤ線同士が交差しないように実装される。このため、ワイヤ線同士を交差せずに両電極間を接続できるよう、半導体チップの電極並びに半導体装置の電極を配置する必要があり、電極位置が固定化されてしまう。
【００１４】
又、特許文献２に記載の方法の場合、半導体チップ電極と、半導体装置の電極間の電極との電気的接続を、プリント配線版内のビルドアップ構造によって行うものである。又、半導体装置の電極は、半田ペーストの印刷や、半田ボールをリフローソルダリング方式により取り付けることで形成されるものである。このため、薄型の半導体装置の製造や、半導体装置の電極ピッチの高密度化には不向きである。
【００１５】
本発明は、上記の問題点に鑑み、小型・薄型の半導体装置を実装するのに有用なプリント基板及びその製造方法を提供することを目的とする。又、小型・薄型の実装が可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明に係るプリント基板は、表面に複数の凹部を有する平板上の支持体と、絶縁性の第１接着層を介して前記支持体表面上に形成されると共に、所定のプリント回路領域内においてプリント回路の少なくとも一部を構成する第１導電層と、前記プリント回路領域内において少なくとも前記凹部の底面及び内側壁を覆うと共に前記第１導電層と電気的に接続を有して形成され、前記プリント回路領域外のボンディング領域内において前記第１導電層の上層に形成された第２導電層と、前記プリント回路領域の全面を覆うように形成されたレジストと、を備えてなり、前記ボンディング領域上の導電層がボンディング用のリード端子として形成されると共に、前記リード端子と前記第２導電層とが電気的に接続し、前記第１接着層が、所定の基準温度以上の温度条件下になると接着力が減衰する性質を有する材料で構成されることを第１の特徴とする。
【００１７】
本発明に係るプリント基板の上記第１の特徴構成によれば、凹部の底面及び内側壁を覆う第２導電層とリード端子とが電気的に接続されている。このため、プリント基板を前記基準温度以上に加熱して第１接着層の接着力を低下させて支持体を第１導電層から分離することで、凹部として形成されていた部分が下方に突出し、これによって裏面側の電極が形成される。
【００１８】
このため、裏面側の電極高さは凹部の深さによって、電極の径は凹部の孔径によって夫々調整することが可能となる。このため、凹部の径を小さくし、その間隔を狭くすることで電極の狭ピッチ化が可能であり、凹部の深さを深くすることで、その後の工程で電子機器のメイン基板と裏面電極とを半田によって電気的に接続する際、余剰の半田を下方に突出した裏面電極の外側壁に付着吸収させることができるため、隣接電極間が半田によって接続されてショートするという事態を回避することができる。
【００１９】
又、本発明に係るプリント基板は、上記第１の特徴構成に加えて、前記支持体が、ポリイミド又はポリエチレンナフタレートで構成されることを第２の特徴とする。
【００２０】
又、本発明に係るプリント基板は、上記第１又は第２の特徴構成に加えて、前記第１接着層が、熱可塑性接着剤で構成されることを第３の特徴とする。
【００２１】
又、本発明に係るプリント基板は、上記第１〜第３の何れか一の特徴構成に加えて、前記リード端子の表面が、前記ボンディング領域内に係る前記第２導電層の直上層に形成された金属メッキ層であることを第４の特徴とする。
【００２２】
又、本発明に係るプリント基板は、前記第１導電層が銅で構成され、前記第２導電層が銅メッキで構成されることを第５の特徴とする。
【００２３】
又、上記目的を達成するための本発明に係る半導体装置は、プリント回路が形成されているプリント回路領域と、前記プリント回路と接続するボンディング用のリード端子が形成されているボンディング領域と、を有してなるプリント基板と、前記プリント基板の上層に載置され、当該プリント基板の前記リード端子と導電性のボンディングワイヤによって電気的に接続された半導体チップと、前記半導体チップを前記プリント基板の上層側から封止する樹脂封止層と、を備え、前記ボンディング領域内は、所定の基準温度以上の温度条件下になると接着力が減衰する性質を有する材料で構成される絶縁性の第１接着層及びその直上層に第１導電層を有し、前記プリント回路領域内は、一部の領域に少なくとも露出面が第２導電層によって形成された下方に突出する凸部を有し、前記凸部以外の領域内において前記第１接着層上に前記第１導電層を有して前記プリント回路が形成され、更に、前記プリント回路領域の上層側の全面を覆うようにレジストが形成され、前記半導体チップが、前記レジスト直上層において前記基準温度の温度条件下で前記第１接着層よりも接着力の高い材料で構成される第２接着層を介して載置され、前記ボンディングワイヤが、前記半導体チップと前記プリント基板上の前記ボンディング領域の前記リード端子とを連絡するように形成され、前記プリント基板が、上記第１〜第５の何れか一の特徴構成を有するプリント基板の前記支持体を除くプリント基板本体部であることを第１の特徴とする。
【００２４】
本発明に係る半導体装置の上記第１の特徴構成によれば、第２導電層によって露出面が形成された下方に突出した凸部とメイン基板上の電極パッドとを半田付けすることで、半導体装置を電子機器のメイン基板に実装することができる。凸部は、半導体装置の裏面側において外部接続用の電極として機能するが、この電極は、下方に突出する形状であるため、前記メイン基板上の電極パッドとの間で半田付けを行った場合、半田付け時に発生した余剰の半田が裏面電極（凸部形状）の外側壁に付着可能である。このため、凸部の径及び凸部間距離を短くすると共に、凸部の下方向への高さを大きくすることで、電極間の距離を一定程度狭くしても、隣接電極同士が半田によって接続されてショートするという事態を回避することができ、高集積化が実現できる。
【００２５】
又、本発明に係る半導体装置は、上記第１の特徴構成に加えて、前記第１接着層が、熱可塑性接着剤で構成されることを第２の特徴とする。
【００２６】
又、本発明に係る半導体装置は、上記第１又は第２の特徴構成に加えて、前記リード端子の表面が、前記ボンディング領域内に係る前記第２導電層の直上層に形成された金属メッキ層であることを第３の特徴とする。
【００２７】
又、本発明に係る半導体装置は、上記第１〜第３の何れか一の特徴構成に加えて、前記第１導電層が銅で構成され、前記第２導電層が銅メッキで構成されることを第４の特徴とする。
【００２８】
又、本発明に係る半導体装置は、上記第１〜第４の何れか一の特徴構成に加えて、前記半導体チップを複数有する構成であり、各半導体チップが接着層を介して上下方向に積層されると共に、複数の前記ボンディングワイヤによって、両半導体チップ夫々と前記接続用導電層とが電気的に接続されていることを第５の特徴とする。
【００２９】
又、本発明に係るプリント基板の製造方法は、上記第１〜第４の何れか一の特徴構成の、プリント基板の製造方法であって、前記支持体上面に、前記第１接着層を介して前記第１導電層を形成する第１工程と、その後に、所定の領域内に、少なくとも前記支持体の上面位置よりも底面が深くなるように前記凹部を形成する第２工程と、その後に、少なくとも前記凹部の底面及び内側壁を覆うように前記第２導電層を堆積する第３工程と、その後に、前記第１導電層及び前記第２導電層に対してエッチングを施して前記プリント回路を形成する第４工程と、その後に、前記プリント回路領域内の全面を前記レジストで覆う第５工程と、を有することを第１の特徴とする。
【００３０】
本発明に係るプリント基板の製造方法の上記第１の特徴によれば、凹部の底面及び内側壁を覆う第２導電層と第１導電層とが電気的に接続される。このため、このプリント基板を前記基準温度以上に加熱して第１接着層の接着力を低下させて支持体を第１導電層から分離することで、凹部として形成されていた部分が下方に突出し、これによって裏面側の電極を形成することができる。
【００３１】
このとき、裏面側の電極高さは凹部の深さによって、電極の径は凹部の孔径によって夫々調整することが可能となる。このため、凹部の径を小さくし、その間隔を狭くすることで電極の狭ピッチ化が可能であり、凹部の深さを深くすることで、その後の工程で電子機器のメイン基板と裏面電極とを半田によって電気的に接続する際、余剰の半田を下方に突出した裏面電極の外側壁に付着吸収させることができるため、隣接電極間が半田によって接続されてショートするという事態を回避することができる。
【００３２】
又、本発明に係るプリント基板の製造方法は、上記第１の特徴に加えて、前記第２工程において、前記第１導電層に対してエッチングを施した後、レーザ加工によって前記凹部を形成することを第２の特徴とする。
【００３３】
又、本発明に係るプリント基板の製造方法は、上記第２の特徴に加えて、前記第２工程終了後、前記第３工程開始前に、洗浄工程を実行することを第３の特徴とする。
【００３４】
本発明に係るプリント基板の製造方法の上記第３の特徴によれば、レーザ照射によって付着する炭化物を除去することができ、当該付着物由来の電気的特性への影響を抑制することができる。
【００３５】
又、本発明に係るプリント基板の製造方法は、上記第１〜第３の特徴に加えて、前記第５工程終了後に、前記ボンディング領域内の最上層にある導電層の上層に金属メッキ層を形成する工程を有することを第４の特徴とする。
【００３６】
又、本発明に係るプリント基板の製造方法は、上記第４の特徴に加えて、前記第５工程終了後に、前記ボンディング領域内の最上層にある導電層の上層にニッケルめっき及び金めっきを施すことを第５の特徴とする。
【００３７】
本発明に係る半導体装置の製造方法は、上記第１〜第５の何れか一の特徴構成を有する半導体装置の製造方法であって、支持体上面に、前記第１接着層を介して前記第１導電層を形成する第１工程と、その後に、所定の領域内に、少なくとも前記支持体の上面位置よりも底面が深くなるように前記凹部を形成する第２工程と、その後に、少なくとも前記凹部の底面及び内側壁を覆うように前記第２導電層を堆積する第３工程と、その後に、前記第１導電層及び前記第２導電層に対してエッチングを施して前記プリント回路を形成する第４工程と、その後に、前記プリント回路領域内の全面を前記レジストで覆う第５工程と、その後に、前記レジストの上面に前記第２接着層を介して前記半導体チップを載置する第６工程と、その後に、前記半導体チップと前記ボンディング領域上の導電層で形成された前記リード端子とを連絡するように前記ボンディングワイヤを形成する第７工程と、その後に、前記半導体チップ及び前記ボンディングワイヤを上側から前記樹脂封止層で封止する第８工程と、その後に、所定の単位毎に切断し、且つ、加熱により前記支持体との間の接着力を減衰させて前記支持体から分離させることで、前記凹部が下方に突出して形成された前記凸部を有する複数の半導体装置を形成する第９工程と、を有することを第１の特徴とする。
【００３８】
本発明に係る半導体装置の製造方法の上記第１の特徴によれば、凹部の底面及び内側壁を覆う第２導電層が下方に突出されることで裏面の電極が形成される。このため、電子機器のメイン基板上に半田付けを行って本発明に係る半導体装置を実装するに際し、突出した電極の側壁部において余剰の半田を吸収することができるため、電極を狭ピッチ化した場合でも、隣接する電極間が半田によってショートする事態を回避することができる。
【００３９】
特に、前記第２工程によって凹部の深さを調整することによって裏面電極の突出高さを調整することができるため、凹部の深さを一定程度深くすることによって、電極間のショートを発生させることなく電極の狭ピッチ化を実現することができる
【００４０】
又、製造に際しては、エッチング処理及びレーザ照射処理等を行って支持体の一部領域に凹部を形成する工程、当該凹部の底面並びに内側壁を第２導電層で覆う工程、及び加熱処理を行って支持体をプリント基板から分離する工程、を行うことで裏面側に電極を有する半導体装置が実現できるため、単純な工程のみで実現できる。又、高価な装置や部品を必要としないため、製造コストが低廉化される。
【００４１】
又、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記第９工程終了後、前記凸部の表面に酸化防止膜を塗布する第１０工程を有することを第２の特徴とする。
【００４２】
又、本発明に係る半導体装置の製造方法は、上記第１又は第２の特徴に加えて、前記第２工程において、前記第１導電層に対してエッチングを施した後、レーザ加工によって前記凹部を形成することを第３の特徴とする。
【００４３】
又、本発明に係る半導体装置の製造方法は、上記第３の特徴に加えて、前記第２工程終了後、前記第３工程開始前に、洗浄工程を実行することを第４の特徴とする。
【００４４】
又、本発明に係る半導体装置の製造方法は、上記第１〜第４の何れか一の特徴に加えて、前記第５工程終了後、前記第６工程開始前に、前記ボンディング領域内の最上層にある導電層の上層に金属メッキ層を形成する工程を有することを第５の特徴とする。
【００４５】
又、本発明に係る半導体装置の製造方法は、上記第５の特徴に加えて、前記第５工程終了後、前記第６工程開始前に、前記ボンディング領域内の最上層にある導電層の上層にニッケルめっき及び金めっきを施すことを第６の特徴とする。
【発明の効果】
【００４６】
本発明の構成によれば、小型・薄型の半導体装置を実装するのに有用なプリント基板、並びに、小型・薄型の実装が可能な半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００４７】
以下において、本発明に係るプリント基板（以下、適宜「本発明基板」と称する）、半導体装置（以下、適宜「本発明装置」と称する）、及びこれらの製造方法（以下、適宜「本発明方法」と総称する）の実施形態について図面を参照して説明する。
【００４８】
尚、以下に示す各断面構造図は、模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。又、厚み等の寸法値は一例であって、これらの数値に限定されるものではない。
【００４９】
又、以下の各図面上において、図８と同一の構成要素については同一の符号を付している。
【００５０】
図１は、本発明装置の概略構造図であり、（ａ）が裏面側から見たときの平面図を、（ｂ）がＸ−Ｘ’線で切断したときの断面図の拡大図を夫々表している。
【００５１】
図１に示されるように、本発明装置１０は、プリント回路１６が形成されているプリント回路領域Ａ１とその外側のボンディング領域Ａ２を有し、ボンディング領域Ａ２内にボンディング用のリード端子１１が形成される。
【００５２】
プリント回路１６は、上層を絶縁性のレジスト５によって覆われており、更にその上層に、接着層６（以下、「第２接着層６」と記載）を介して半導体チップ７が載置されている。そして、この半導体チップ７と、前記ボンディング領域Ａ２内のリード端子１１とが導電性のボンディングワイヤ８によって連絡されることで、両者が電気的に接続される。
【００５３】
又、プリント回路１６は、絶縁層２の上層に形成された導電層３及び４によって形成されており、導電層４の一部は下方に突出した凸部の露出面にも形成されて裏面電極１５を構成する。尚、裏面電極１５の外表面には、更に、酸化防止のためのフラックス１３がコーティングされている。
【００５４】
更に、半導体チップ７及びボンディングワイヤ８の上層が絶縁性の樹脂封止層１２によって封止されている。
【００５５】
図２は、図１に示される本発明装置１０を、電子機器のメイン基板２０上に実装した状態を示す概略構造図である。裏面電極１５とメイン基板２０上の電極２２とがハンダペースト２１を介して連絡されることで両者が電気的に接続され、これによってメイン基板２０と半導体チップ７との間の電気的接続が形成される。
【００５６】
以下、図１に示した本発明装置１０の製造方法につき、図面を参照して説明する。図３〜図５は、本発明方法を用いて本発明装置を製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図３（ａ）〜（ｆ）、図４（ａ）〜（ｄ）、図５（ａ）〜（ｄ）に分けて図示している（紙面の都合上３図面に分かれている）。又、図６は、本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップは図６に示されるフローチャートの各ステップを表すものとする。
【００５７】
まず、図３（ａ）に示すように、支持体１の上面に、絶縁性の接着層２（以下、「第１接着層２」と記載）を介して導電層３（以下、「第１導電層３」と記載）を形成する（ステップ＃１）。
【００５８】
支持体１は、材料として例えばポリイミド又はポリエチレンナフタレートを用いることができる。より具体的には、ポリイミドであれば、新日鐵化学株式会社製のエスパネックス（登録商標）、三井化学株式会社製のネオフレックス（登録商標）、宇部興産株式会社製のユピセル（登録商標）等が利用可能である。又、ポリエチレンナフタレートであれば、帝人デュポンフィルム株式会社製のテオネックス（登録商標）等が利用可能である。又、第１導電層３としては例えば厚み８μｍ程度の銅箔を利用することができ、この銅箔の一方の面に第１接着層２を厚み２０〜５０μｍ程度で塗布又は貼付しておき、第１接着層２が形成された面と支持体１とを接触させることにより、第１接着層２を介して支持体１上に第１導電層３が接着形成される。
【００５９】
ここで、第１接着層２としては、後の工程において容易に剥がれることのないよう、十分な接着力を有する一方で、所定の基準温度（例えば２２０℃〜２５０℃程度）以上の温度条件下まで加熱処理が行われると接着力が減衰する性質を有する材料を利用するものとする。このような条件を満たす第１接着層２として、熱可塑性を示す接着剤を利用することができ、より具体的には、テクノアルファ株式会社製ステイスティック、東海サーモ株式会社製ホットメルト等が利用可能である。この基準温度は、少なくとも本発明に係るプリント基板が完成するまでに到達する最高温度以下である必要がある。
【００６０】
次に、図３（ｂ）に示すように、後の工程で裏面電極１５が形成される領域内の第１導電層３をエッチングして開口部を形成する（ステップ＃２）。開口部は裏面電極１５の電極ピッチに応じた間隔で形成し、例えば裏面電極１５の電極ピッチが０．３ｍｍ間隔である場合には、０．３ｍｍ間隔で第１導電層３に対してエッチングを行う。本ステップ＃２によって形成される開口部の直径は例えば１３５μｍ程度とする。
【００６１】
次に、図３（ｃ）に示すように、残存した第１導電層３をマスクとして第１接着層２並びに支持体１に対してレーザ光を照射して、支持体１を深さ方向に約８０μｍ程度掘り除く（ステップ＃３）。これにより、支持体１の表面位置よりも底面が深い凹部Ｂが形成される。
【００６２】
尚、レーザ光照射後には、炭化物が付着するため、この付着物を除去すべく酸及び純水を用いて洗浄工程を行う。
【００６３】
次に、図３（ｄ）に示すように、全面に導電層４（以下、「第２導電層４」と称する）を堆積する（ステップ＃４）。これにより、凹部Ｂの底面及び内側壁が第２導電層４で覆われる。この第２導電層４としては、例えば銅メッキを用いることができる。
【００６４】
次に、図３（ｅ）に示すように、プリント回路領域Ａ１内の導電層（３、４）をエッチングしてプリント回路１６を形成する（ステップ＃５）。
【００６５】
次に、図３（ｆ）に示すように、プリント回路領域Ａ１内の上面を絶縁性のレジスト５で上方から覆うように形成する（ステップ＃６）。
【００６６】
次に、図４（ａ）に示すように、ボンディング領域Ａ２内の第２導電層４上面にメッキ層を施してボンディング用のリード端子１１を形成する（ステップ＃７）。具体的には、ニッケルメッキ層を５〜１０μｍ程度の厚みで形成し、その上層に金メッキ層を０．２〜０．５μｍ程度の厚みで形成する。ステップ＃１〜＃７を経て本発明に係るプリント基板が製造される。
【００６７】
以下、このプリント基板を用いて半導体装置を製造する工程につき、引き続き説明する。
【００６８】
ステップ＃７の後、図４（ｂ）に示すように、接着層（以下、「第２接着層６」と記載）を介して半導体チップ７をレジスト５上に載置する（ステップ＃８）。
【００６９】
第２接着層６は、５〜２０μｍ程度の厚みとし、第１接着層２と異なり、前記基準温度（例えば２２０℃〜２５０℃程度）以上の温度条件下でも接着力が減衰しない性質を有する材料を利用する。第２接着層６として利用される材料の一例としては、一般的に半導体チップ搭載用熱硬化型銀ペーストや、ダイボンドフィルムとして広く知られるエポキシ系接着剤が利用可能である。
【００７０】
又、半導体チップ７は、厚みを７０μｍ程度の薄さになるまで研磨処理が施されたものを用いる。
【００７１】
次に、図４（ｃ）に示すように、導電性のボンディングワイヤ８によって半導体チップ７とボンディング領域Ａ２内のリード端子１１とを連絡し、これによってリード端子１１と半導体チップ７とを電気的に接続する（ステップ＃９）。
【００７２】
ボンディングワイヤ８としては、金又はアルミニウム等で線幅２０〜３０μｍの極細線を用い、高さ位置の最も高い部分が半導体チップ７の最上面よりも８０μｍ程度高い位置となるようにルーピング形状を有して形成する。
【００７３】
次に、図４（ｄ）に示すように、半導体チップ７及びボンディングワイヤ８に対する物理的保護及び防水のために、上側から樹脂封止層１２で樹脂封止する（ステップ＃１０）。樹脂封止層１２は例えばエポキシ樹脂を利用することができ、厚みを１００μｍ程度とする。本ステップ＃１０終了時点において、全体の厚みが約３００μｍ程度となる。
【００７４】
次に、図５（ａ）に示すように、回転切り歯を用いて公知のダイシング工法により、所定の単位毎に切断する（ステップ＃１１）。切断時には、後に剥離可能な接着フィルムを用いて全体を保持した状態で実行するものとして良い。
【００７５】
次に、図５（ｂ）に示すように、支持体１を半導体装置から分離する（ステップ＃１２）。具体的には、支持体１を含む半導体装置１の全体に対し、前記の基準温度（２２０〜２５０℃程度）以上であって、第２接着層６の接着力が減衰しない範囲内の温度条件下となるように加熱処理を行う。これにより、第１接着層２の接着力が低下して支持体１が分離される一方、レジスト５と半導体チップ７とは依然として第２接着層６によって接着された状態が維持される。尚、第１接着層２は、支持体１から分離されることで、予め塗布又は貼付されていた第１導電層３の面上に残存することとなる。
【００７６】
図５（ｃ）はステップ＃１２終了時の半導体装置を拡大したものであるが、支持体１が分離されることによって、半導体チップ７が形成されていない裏面側において、下方に突出した電極１５が形成されることになる。裏面電極１５のサイズの一例としては、突出高さが５０．５〜６０．０μｍ程度、直径が１２４．４〜１３５μｍ程度とすることができる。
【００７７】
ステップ＃１２の終了後、電極１５の露出面に対して酸化防止のためのフラックスコーティングを施す。
【００７８】
その後、半田ペースト２１を介して電子機器のメイン基板２０上の電極２２と裏面電極１５とを接続することで、メイン基板２０上に本発明に係る半導体装置を実装する（ステップ＃１３）。寸法の一例として、電極２２を直径１２０〜１３５μｍ程度とし、半田ペースト２１を高さ５０μｍ、直径１００μｍ程度とすることができる。
【００７９】
上述した本発明方法の場合、図５（ｃ）に示すように、裏面電極１５は、電極が形成されていない領域よりも下方に突出して形成される。このため、ステップ＃１３において半田付けを行う際、突出部の側壁部において余剰の半田を吸収することができるため、電極を狭ピッチ化（例えば０．３ｍｍ程度）した場合でも、隣接する電極間が半田によってショートする事態を回避することができる。特に、ステップ＃３に係るレーザ処理工程によって凹部Ｂの深さを調整することによって裏面電極１５の突出高さを調整することができるため、凹部Ｂの深さを一定程度深くすることによって、電極間のショートを発生させることなく電極の狭ピッチ化を実現することができる。
【００８０】
又、裏面電極１５は、ステップ＃４によって堆積された導電層によって実現されるため、半田ボールのような専用の装置や部品を必要とせず、低コストで製造することができる。
【００８１】
尚、上述の実施形態において、プリント回路の上層に載置される半導体チップ７が１層の場合のみを示したが、半導体チップ７の上層に、更に絶縁性の接着層を介して半導体チップを載置することで２層以上の半導体チップをプリント回路の上層に載置する構成とすることも可能である。図７は、プリント回路の上層に２層の半導体チップ７、７ａが載置された場合の本発明装置の一工程における概略構成を示す断面図である。この場合、チップ（７、７ａ）毎にリード端子１１と連絡するボンディングワイヤ８、８ａを形成すれば良い。
【００８２】
又、上述の実施形態において、ステップ＃７ではボンディング領域Ａ２内の第２導電層４上面にメッキ層を施してボンディング用のリード端子１１を形成するものとしたが、ステップ＃４においてボンディング領域Ａ２内には第２導電層４を形成しない場合には、第１導電層３の上面にメッキ層を施してリード端子１１を形成するものとして良い。この場合であっても、リード端子１１と第１導電層３とが接触し、第１導電層３と凹部Ｂの内側壁及び底面に形成された第２導電層４が接触するため、リード端子１１と第２導電層４が電気的に接続されることとなり、裏面電極１５とリード端子１１との電気的接続が確保される。
【図面の簡単な説明】
【００８３】
【図１】本発明に係る半導体装置の概略構造図
【図２】本発明に係る半導体装置を、電子機器のメイン基板上に実装した状態を示す概略構造図
【図３】本発明に係る半導体装置を製造する際の各工程における概略断面構造図（１）
【図４】本発明に係る半導体装置を製造する際の各工程における概略断面構造図（１）
【図５】本発明に係る半導体装置を製造する際の各工程における概略断面構造図（３）
【図６】本発明に係る半導体装置を製造する際の製造工程を工程順に示すフローチャート
【図７】本発明に係る半導体装置の別の実施形態の概略構造図
【図８】従来のＰＧＡ、ＢＧＡ、ＬＧＡタイプの半導体装置の概略断面構造図
【符号の説明】
【００８４】
１：    支持体
２：    第１接着層
５：    レジスト
６：    第２接着層
７：    半導体チップ
８：    ボンディングワイヤ
１０：    本発明に係る半導体装置
１１：    リード端子
１３：    フラックス
１５：    裏面電極
１６：    プリント回路
２０：    電子機器のメイン基板
２１：    ハンダペースト
２２：    メイン基板上の電極
１００：    基板
１０１：    接続ピン
１０２：    半田ボール
１０３：    電極パッド
Ａ１：    プリント回路領域
Ａ２：    ボンディング領域
Ｂ：    凹部
【図１】
2009152372.tif 000003
【図２】
2009152372.tif 000004
【図３】
2009152372.tif 000005
【図４】
2009152372.tif 000006
【図５】
2009152372.tif 000007
【図６】
2009152372.tif 000008
【図７】
2009152372.tif 000009
【図８】
2009152372.tif 000010