(57)【要約】【課題】半導体集積回路で実現する際、高い製造歩留でまたは高い安定性で所定の規則に準拠した特性を達成可能なウルトラワイドバンド・インパルスラジオ・送信機を提供すること。【解決手段】インパルス波形の送信パルスは、パターン発生器のパターン発生セルのチャージポンプChPump1…のプルアップ電流IPUとプルダウン電流IPDとにより生成される。半導体集積回路の第1キャリブレーション動作で、送信パルスの振幅バラツキが検出される。振幅検出結果に応答した第1キャリブレーション制御信号CAL_I PUにより、チャージポンプのプルアップ電流とプルダウン電流との少なくともいずれか一方を制御する。第2キャリブレーション動作で、送信パルスの繰り返しパルスの生成直後の直流レベルの変動も検出される。直流検出結果に応答した第2キャリブレーション制御信号CAL_I PDによって、チャージポンプのプルアップ電流とプルダウン電流とのアンバランスが低減される。【選択図】図６
2009033688.tif 000002
【特許請求の範囲】
【請求項１】
インパルス波形を持ち複数のタイミングでそれぞれ所定の振幅値を有する送信パルスを送信動作の間に出力端子に生成するウルトラワイドバンド・インパルスラジオ・送信機を構成するものであり、
前記送信パルスを生成する複数のパターン発生セルを含む発生器と、前記送信パルスの振幅と直流レベルの変動とを校正するキャリブレーションユニットとを具備して、
前記複数のパターン発生セルのそれぞれは、前記出力端子にプルアップ電流を流すプルアップ可変定電流トランジスタと前記出力端子にプルダウン電流を流すプルダウン可変定電流トランジスタとを含み、
前記発生器は、前記複数のパターン発生セルの前記プルアップ可変定電流トランジスタと前記プルダウン可変定電流トランジスタとにそれぞれプルアップバイアス電圧とプルダウンバイアス電圧とを供給するバイアス回路を含み、
前記キャリブレーションユニットは、前記出力端子の電圧をサンプリングするサンプリング回路と、前記サンプリング回路の出力に応答して前記バイアス回路の前記プルアップバイアス電圧と前記プルダウンバイアス電圧とを制御する制御回路とを含み、
前記発生器の前記複数のパターン発生セルの少なくとも１つのパターン発生セルは、第1キャリブレーション動作の間に、前記出力端子にパルス振幅を生成して、
前記キャリブレーションユニットの前記サンプリング回路は、前記第1キャリブレーション動作の間に、前記出力端子の前記パルス振幅をサンプリングして、
前記キャリブレーションユニットの前記制御回路は、前記第1キャリブレーション動作の間に、前記サンプリング回路の出力のサンプリング振幅情報の所定の第1基準値からの振幅誤差に応答した第1キャリブレーション制御信号を前記バイアス回路に供給して、
前記発生器の前記複数のパターン発生セルは、第2キャリブレーション動作の間に、前記プルアップ可変定電流トランジスタによるプルアップと前記プルダウン可変定電流トランジスタによるプルダウンとによって前記出力端子に繰り返しパルスを生成して、
前記キャリブレーションユニットの前記サンプリング回路は、前記第2キャリブレーション動作の間に、前記繰り返しパルスの生成直後の前記出力端子の直流レベルをサンプリングして、
前記キャリブレーションユニットの前記制御回路は、前記第2キャリブレーション動作の間に、前記サンプリング回路の出力のサンプリング直流レベル情報の所定の第2基準値からの直流レベル誤差に応答した第2キャリブレーション制御信号を前記バイアス回路に供給することを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
前記第1キャリブレーション動作の間に、前記第1キャリブレーション制御信号に応答して前記バイアス回路は前記発生器の前記複数のパターン発生セルの前記プルアップ電流と前記プルダウン電流の少なくとも何れか一方の電流値を校正することを特徴とする半導体集積回路。
【請求項３】
請求項２に記載の半導体集積回路において、
前記第2キャリブレーション動作の間に、前記第2キャリブレーション制御信号に応答して前記バイアス回路は前記発生器の前記複数のパターン発生セルの前記一方の電流値に対する前記プルアップ電流と前記プルダウン電流の他方の電流値のアンバランスを校正することを特徴とする半導体集積回路。
【請求項４】
請求項３に記載の半導体集積回路において、
前記制御回路は、前記サンプリング回路の前記サンプリング振幅情報と前記所定の第1基準値とを比較して、前記サンプリング回路の前記サンプリング直流レベル情報と前記所定の第2基準値とを比較する電圧比較器であることを特徴とする半導体集積回路。
【請求項５】
請求項３に記載の半導体集積回路において、
前記制御回路は、前記サンプリング回路の前記サンプリング振幅情報の電圧と前記サンプリング回路の前記サンプリング直流レベル情報の電圧をディジタル信号に変換するA/D変換器を含むことを特徴とする半導体集積回路。
【請求項６】
請求項３に記載の半導体集積回路において、
前記第1キャリブレーション動作の後に前記第2キャリブレーション動作が実行されることを特徴とする半導体集積回路。
【請求項７】
請求項３に記載の半導体集積回路において、
前記発生器は直流電圧から電源電圧に向かう正のピークを有する正のパルスと前記直流電圧から接地電圧に向かう負のピークを有する負のパルスとの交互反復生成による前記送信パルスを生成することを特徴とする半導体集積回路。
【請求項８】
請求項７に記載の半導体集積回路において、
前記発生器は第1発生器と第2発生器とからなり、
送信ベースバンド信号のレベルに応答して、前記第1発生器と前記第2発生器の一方は前記送信パルスの前記複数のタイミングの偶数番目で前記直流電圧から前記電源電圧に向かう正のピークを有する正のパルスのみを有する第1パルスを生成して、
前記送信ベースバンド信号の前記レベルに応答して、前記第1発生器と前記第2発生器の他方は前記送信パルスの前記複数のタイミングの奇数番目で前記直流電圧から前記電源電圧に向かう正のピークを有する正のパルスのみを有する第2パルスを生成して、
前記送信パルスは、前記第1パルスと前記第2パルスとの減算により生成されることを特徴とする半導体集積回路。
【請求項９】
請求項７に記載の半導体集積回路において、
前記発生器は第1発生器と第2発生器とからなり、
送信ベースバンド信号のレベルに応答して、前記第1発生器と前記第2発生器の一方は前記送信パルスの前記複数のタイミングの偶数番目で前記直流電圧から前記接地電圧に向かう負のピークを有する負のパルスのみを有する第1パルスを生成して、
前記送信ベースバンド信号の前記レベルに応答して、前記第1発生器と前記第2発生器の他方は前記送信パルスの前記複数のタイミングの奇数番目で前記接地電圧から前記電源電圧に向かう負のピークを有する負のパルスのみを有する第2パルスを生成して、
前記送信パルスは、前記第1パルスと前記第2パルスとの減算により生成されることを特徴とする半導体集積回路。
【請求項１０】
請求項７に記載の半導体集積回路において、
前記複数のパターン発生セルの前記プルアップ可変定電流トランジスタと前記プルダウン可変定電流トランジスタとはそれぞれPMOSとNMOSであることを特徴とする半導体集積回路。
【請求項１１】
半導体集積回路で実現され、インパルス波形を持ち複数のタイミングでそれぞれ所定の振幅値を有する送信パルスを送信動作の間に出力端子に生成するウルトラワイドバンド・インパルスラジオ・送信機を準備する準備ステップと、
第1キャリブレーション動作を実行する第1のステップと、第2キャリブレーション動作を実行する第2のステップと、
前記第1のステップと前記第2のステップとの後に前記インパルス波形を持ち前記複数のタイミングでそれぞれ前記所定の振幅値を有する前記送信パルスを送信する送信動作の第３のステップとを含むものであり、
前記半導体集積回路は、前記送信パルスを生成する複数のパターン発生セルを含む発生器と、前記送信パルスの振幅と直流レベルの変動とを校正するキャリブレーションユニットとを具備して、
前記複数のパターン発生セルのそれぞれは、前記出力端子にプルアップ電流を流すプルアップ可変定電流トランジスタと前記出力端子にプルダウン電流を流すプルダウン可変定電流トランジスタとを含み、
前記発生器は、前記複数のパターン発生セルの前記プルアップ可変定電流トランジスタと前記プルダウン可変定電流トランジスタとにそれぞれプルアップバイアス電圧とプルダウンバイアス電圧とを供給するバイアス回路を含み、
前記キャリブレーションユニットは、前記出力端子の電圧をサンプリングするサンプリング回路と、前記サンプリング回路の出力に応答して前記バイアス回路の前記プルアップバイアス電圧と前記プルダウンバイアス電圧とを制御する制御回路とを含み、
前記発生器の前記複数のパターン発生セルの少なくとも１つのパターン発生セルは、第1キャリブレーション動作の間に、前記出力端子にパルス振幅を生成して、
前記キャリブレーションユニットの前記サンプリング回路は、前記第1キャリブレーション動作の間に、前記出力端子の前記パルス振幅をサンプリングして、
前記キャリブレーションユニットの前記制御回路は、前記第1キャリブレーション動作の間に、前記サンプリング回路の出力のサンプリング振幅情報の所定の第1基準値からの振幅誤差に応答した第1キャリブレーション制御信号を前記バイアス回路に供給して、
前記発生器の前記複数のパターン発生セルは、第2キャリブレーション動作の間に、前記プルアップ可変定電流トランジスタによるプルアップと前記プルダウン可変定電流トランジスタによるプルダウンとによって前記出力端子に繰り返しパルスを生成して、
前記キャリブレーションユニットの前記サンプリング回路は、前記第2キャリブレーション動作の間に、前記繰り返しパルスの生成直後の前記出力端子の直流レベルをサンプリングして、
前記キャリブレーションユニットの前記制御回路は、前記第2キャリブレーション動作の間に、前記サンプリング回路の出力のサンプリング直流レベル情報の所定の第2基準値からの直流レベル誤差に応答した第2キャリブレーション制御信号を前記バイアス回路に供給することを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項１２】
請求項１１に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記第1キャリブレーション動作の間に、前記第1キャリブレーション制御信号に応答して前記バイアス回路は前記発生器の前記複数のパターン発生セルの前記プルアップ電流と前記プルダウン電流の少なくとも何れか一方の電流値を校正することを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項１３】
請求項１２に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記第2キャリブレーション動作の間に、前記第2キャリブレーション制御信号に応答して前記バイアス回路は前記発生器の前記複数のパターン発生セルの前記一方の電流値に対する前記プルアップ電流と前記プルダウン電流の他方の電流値のアンバランスを校正することを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項１４】
請求項１２に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記制御回路は、前記サンプリング回路の前記サンプリング振幅情報と前記所定の第1基準値とを比較して、前記サンプリング回路の前記サンプリング直流レベル情報と前記所定の第2基準値とを比較する電圧比較器であることを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項１５】
請求項１３に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記制御回路は、前記サンプリング回路の前記サンプリング振幅情報の電圧と前記サンプリング回路の前記サンプリング直流レベル情報の電圧をディジタル信号に変換するA/D変換器を含むことを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項１６】
請求項１３に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記第1キャリブレーション動作の後に前記第2キャリブレーション動作が実行されることを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項１７】
請求項１３に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記発生器は直流電圧から電源電圧に向かう正のピークを有する正のパルスと前記直流電圧から接地電圧に向かう負のピークを有する負のパルスとの交互反復生成による前記送信パルスを生成することを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項１８】
請求項１７に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記発生器は第1発生器と第2発生器とからなり、
送信ベースバンド信号のレベルに応答して、前記第1発生器と前記第2発生器の一方は前記送信パルスの前記複数のタイミングの偶数番目で前記直流電圧から前記電源電圧に向かう正のピークを有する正のパルスのみを有する第1パルスを生成して、
前記送信ベースバンド信号の前記レベルに応答して、前記第1発生器と前記第2発生器の他方は前記送信パルスの前記複数のタイミングの奇数番目で前記直流電圧から前記電源電圧に向かう正のピークを有する正のパルスのみを有する第2パルスを生成して、
前記送信パルスは、前記第1パルスと前記第2パルスとの減算により生成されることを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項１９】
請求項１７に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記発生器は第1発生器と第2発生器とからなり、
送信ベースバンド信号のレベルに応答して、前記第1発生器と前記第2発生器の一方は前記送信パルスの前記複数のタイミングの偶数番目で前記直流電圧から前記接地電圧に向かう負のピークを有する負のパルスのみを有する第1パルスを生成して、
前記送信ベースバンド信号の前記レベルに応答して、前記第1発生器と前記第2発生器の他方は前記送信パルスの前記複数のタイミングの奇数番目で前記接地電圧から前記電源電圧に向かう負のピークを有する負のパルスのみを有する第2パルスを生成して、
前記送信パルスは、前記第1パルスと前記第2パルスとの減算により生成されることを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【請求項２０】
請求項１７に記載のウルトラワイドバンド・インパルスラジオ・送信機の動作方法において、
前記複数のパターン発生セルの前記プルアップ可変定電流トランジスタと前記プルダウン可変定電流トランジスタとはそれぞれPMOSとNMOSであることを特徴とするウルトラワイドバンド・インパルスラジオ・送信機の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびウルトラワイドバンド・インパルスラジオ・送信機の動作方法に関し、特に、半導体集積回路で実現されるに際して、高い製造歩留でまたは高い安定性で所定の規則に準拠した特性を達成するのに好適な技術に関する。
【背景技術】
【０００２】
身の回りの機器同士が通信して、あらゆる機器が一つのネットワークにつながるユビキタス時代の到来が目指されている。身の回りの機器同士が通信するためには、短距離の無線通信でよく、そのため、ユビキタス社会が実現すれば、WPAN(Wireless Personal Area Network)市場は広がっていくと予想される。そして、WPANの通信方式の一つとして、ウルトラワイドバンド(Ultra Wide Band：UWB)方式が注目されている。
【０００３】
UWB方式は、通信速度当たりの消費電力が低いという特徴を有している。つまり、単位データを送信する際の消費エネルギー量が小さい。そのため、ユビキタス時代の一つのネットワークシステムであるセンサネットワークのような、長電池寿命を必要とするシステムにおける通信方式に適している。これを実現する通信方式として、低速版のUWBが注目されており、低速版UWBにはインパルスラジオ(Impulse Radio：IR)方式が適している。すなわち、ウルトラワイドインパルス送信機による送信インパルス信号の電圧・電流の波形は極めて短期間だけ単発的あるいは間欠的に存在するもので、この通常のRF送信機のような定常的キャリア信号を使用しないので超低消費電力の動作を可能とするものである。
【０００４】
従来、下記特許文献１には、スイッチモード・サーボアンプ等のパルス幅変調部として使用される三角波発生器から発生される三角波信号の振幅を負帰還によって制御する方式が記載されている。
【０００５】
一方、下記非特許文献１には、フラクショナルPLLシンセサイザの位相周波数検出器(PFD)・チャージポンプ(CP)のリニアリティーを改善するため、チャージポンプ(CP)のPMOS電流源とNMOS電流源とのミスマッチを制御することが記載されている。
【０００６】
また、下記非特許文献２には、連邦通信委員会(FCC)によるスペクトルマスク規則を満足するために、送信パルスの形状をディジタル制御するウルトラワイドバンド・インパルスラジオ・送信機が記載されている。この送信機は、タイミング・コントローラ、パルス発生器、電力増幅器で構成されている。タイミング・コントローラにはベースバンド信号が供給されることにより、タイミング・コントローラはパルス発生器の２個のパターン発生器への制御信号と電力増幅器への制御信号とを生成する。パルス発生器のディレイドロックドループ(DLL)にクロック信号が供給されることにより、DLLからタイミングの異なる複数の遅延信号が生成され２個のパターン発生器へ供給される。各パターン発生器は複数の遅延信号が供給され三角波を生成する複数のパターン発生セル(PG cell)を含み、パターン発生セルから生成される三角波の振幅はチャージポンプのPMOSとNMOSのゲートサイズに比例する。２個のパターン発生器の出力信号は電力増幅器で増幅された後、出力のバルン(Balun)で信号の減算が行われ、最終的な送信パルスが形成される。
【０００７】
【特許文献１】日本特許  第２７９０８８３号  公報
【非特許文献１】Enrico Temporiti et al，“Ａ 700-kHz Bandwidth ΣΔ Fractional Synthesizer With Spurs Compensation and Linearization Techniques for WCDMA Applications”，IEEE Journal of Solid-States Circuits，Vol．39， No．9， September 2004，pp1446〜1454．
【非特許文献２】Takayasu Norimatsu et al，“Ａ UWB-IR Transmitter With Digitally Controlled Pulse Generator”，IEEE Journal of Solid-States Circuits，Vol．42， No．6，JUNE 2007.pp1300〜1309．
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前記非特許文献２に記載されたディジタル制御方式を採用することにより、ウルトラワイドバンド・インパルス(UWB-IR)通信方式の送信パルスを形成することができる。
【０００９】
しかしながら、本発明者等の検討により、前記非特許文献２に記載されたディジタル制御方式では、UWB-IR方式の送信機を半導体集積回路に実現するに際して、高い製造歩留でまた高い安定性で連邦通信委員会によるスペクトルマスク規則等の規則を満足できないと言う問題が明らかとされた。すなわち、半導体集積回路の半導体チップに形成されるPMOSとNMOSの特性のバラツキまたは温度依存性により、連邦通信委員会によるスペクトルマスク等の規則を満足できないものである。
【００１０】
図１は本発明に先立って本発明者等によって検討されたウルトラワイドバンド・インパルスラジオ・送信機を示す図である。図１の送信機は、半導体集積回路1と、２個の出力整合回路2、3と、バルン4とで構成されている。半導体集積回路1は、タイミング・コントローラ10、パルス発生器11、電力増幅器12で構成されている。パルス発生器11は、ディレイドロックループ(DLL)110、２個のパターン発生器111、112によって構成されている。
【００１１】
図示されていないベースバンドLSIから半導体集積回路1のタイミング・コントローラ10には送信ディジタルベースバンド信号BBが供給され、タイミング・コントローラ10は電力増幅器12の制御信号PACLK、/PACLKとパルス発生器11の２個のパターン発生器111、112の制御信号PGENBとを生成する。パルス発生器11のディレイドロックドループ(DLL)110にクロック信号CLKが供給され、DLL110からタイミングの異なる複数の遅延信号が生成され２個のパターン発生器111、112へ供給される。各パターン発生器111、112は複数の遅延信号が供給され三角波パルスを生成する複数のパターン発生セル(PG cell)を含み、パターン発生セルから生成される三角波パルスの振幅はチャージポンプのPMOSとNMOSのゲートサイズに比例する。２個のパターン発生器111、112の出力信号PLSP、PLSNは、電力増幅器12により増幅される。電力増幅器12の出力信号は、出力整合回路2、3を介して出力のバルン4に供給される。バルン4で電力増幅器12の出力信号の減算が行われ、最終的な送信パルスOUTが形成される。
【００１２】
図２は、図１に示した送信機の動作を説明するための各部の波形を示す図である。UWB-IR方式の２個の送信インパルスOUTが生成されるタイミングで、クロック信号CLKがハイレベル“1”となる。すると、パルス発生器11の２個のパターン発生器111、112でのパターン発生を可能とするため、制御信号PGENBもハイレベル“1”とされる。また、電力増幅器12による増幅を可能とするため、制御信号PACLKもハイレベル“1”とされる。
【００１３】
クロック信号CLKに応答してパルス発生器11のディレイドロックドループ(DLL)110は、タイミングの異なる１５個の遅延信号を生成する。また図２の前半では、ベースバンドLSIから供給される送信ディジタルベースバンド信号BBのレベルは、例えば、ハイレベル“1”と仮定する。タイミング・コントローラ10から供給される送信ディジタルベースバンド信号BBのレベルに応答して、一方のパターン発生器111は１５個のタイミングT0、T1、T2…T14のうちの偶数番目のタイミングT1、T3…T13で７個のピークを持つ繰り返しパルス信号PLSPを生成する。他方のパターン発生器112は、１５個のタイミングT0、T1、T2…T14のうちの奇数番目のタイミングT2、T4…T12で６個のピークを持つ繰り返しパルス信号PLSNを生成する。
【００１４】
更に、図２の後半では、ベースバンドLSIから供給される送信ディジタルベースバンド信号BBのレベルは、例えば、ローレベル“0”と仮定する。タイミング・コントローラ10から供給される送信ディジタルベースバンド信号BBのレベルに応答して、一方のパターン発生器111は１５個のタイミングT0、T1、T2…T14のうちの奇数番目のタイミングT2、T4…T12で６個のピークを持つ繰り返しパルス信号PLSPを生成する。他方のパターン発生器112は、１５個のタイミングT0、T1、T2…T14のうちの偶数番目のタイミングT1、T3…T13で７個のピークを持つ繰り返しパルス信号PLSNを生成する。
【００１５】
２個のパターン発生器111、112の出力信号PLSP、PLSNは、電力増幅器12により増幅される。電力増幅器12の出力信号は、出力整合回路2、3を介して出力のバルン4に供給される。バルン4で電力増幅器12の出力信号の減算が行われ、最終的な送信パルスOUTが形成される。
【００１６】
図３は、図１に示した送信機の半導体集積回路の特性バラツキまたは温度変動によるUWB-IR通信方式の送信パルスの波形の変化と送信電力の周波数特性を示す図である。
【００１７】
図３(Ａ)で、設計値に対応するUWB-IR通信方式の送信パルスの波形100よりも小さな振幅の波形102では通信可能な通信距離が短くなると言う問題があり、波形100よりも大きな振幅の波形101では連邦通信委員会によるスペクトルマスク規則等の規則を満足できないと言う問題がある。
【００１８】
図３(Ｂ)は、図３(Ａ)に示した送信パルスの波形100、波形101、波形102にそれぞれ対応する送信電力の周波数特性を示すものである。図３(Ｂ)で、線106は連邦通信委員会によるスペクトルマスクに対応する特性であり、線103は図３(Ａ)の設計値の波形100に対応するものである。図３(Ｂ)で、線104は図３(Ａ)の設計値よりも大きな振幅の波形101に対応するものであり、線105は図３(Ａ)の設計値よりも小さな振幅の波形102に対応するものである。図３(Ｂ)で、図３(Ａ)の大きな振幅の波形101に対応する線104の送信電力が、２箇所でスペクトルマスクに対応する特性線106を超過していることが問題となる。
【００１９】
図４は、図１に示した送信機の半導体集積回路の特性バラツキまたは温度変動によるUWB-IR通信方式の送信パルスの波形の変化と送信電力の周波数特性を示す図である。
【００２０】
図１でパルス発生器11の２個のパターン発生器111、112の繰り返しパルス出力信号PLSP、PLSNは、図４(Ａ)の破線203、204に示すように直流レベル変動が無視できれば、問題は無い。しかし、繰り返しパルス出力信号PLSP、PLSNは、図４(Ａ)の直線205、206に示すように直流レベル変動(例えば、直流レベル低下)が無視できなくなると、問題となる。２個のパターン発生器111、112の繰り返しパルス出力信号PLSP、PLSNは、電力増幅器12、出力整合回路2、3、バルン4に供給され、バルン4で電力増幅器12の出力信号の減算が行われ、最終的な送信パルスOUTが形成される。最終的な送信パルスOUTも、図４(Ａ)の破線200に示すように直流レベル変動が無視できれば問題は無いが、図４(Ａ)の直線201に示すように直流レベル変動202(例えば、直流レベル低下)が無視できなくなると問題となる。
【００２１】
UWB-IR通信方式の送信パルスOUTに含まれるこの無視できない直流レベル変動202は、比較的低いRF送信周波数での不要輻射の原因となる。すなわち、図４(Ｂ)の線208に示すように１GHzから３GHz付近の比較的低いRF送信周波数において、不要輻射がスペクトルマスクに対応する特性線106を超過していることが問題となる。
【００２２】
本発明者等は、このような問題が生じるメカニズムの解明を行った。まず、図３(Ａ)に示した送信パルスの波形100、101、102のような振幅変動が生じるメカニズムは、次のようなものであった。すなちわ、それは、図１のパルス発生器11のパターン発生器111、112のパターン発生セルのチャージポンプのPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDのいずれか一方の電流(例えば、プルアップ電流)の変動に起因するものである。
【００２３】
次に、図４(Ａ)に示すような直流レベル変動202は、複数のパターン発生セルPG cellのチャージポンプのPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDの一方の電流に対する他方の電流(例えば、プルダウン電流)のアンバランスに起因することが明らかとされた。
【００２４】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。従って、本発明の目的とするところは、半導体集積回路で実現されるに際して、高い製造歩留でまたは高い安定性で所定の規則に準拠した特性を達成することが可能なウルトラワイドバンド・インパルスラジオ・送信機を提供することにある。
【００２５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２６】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２７】
即ち、本発明の代表的なウルトラワイドバンド・インパルスラジオ・送信機を構成する半導体集積回路は、前記送信パルス(OUT)を生成する複数のパターン発生セル(300)を含む発生器(111)と、前記送信パルス(OUT)の振幅と直流レベルの変動とを校正するキャリブレーションユニット(301、CAL)とを具備する(図７、図１０参照)。
【発明の効果】
【００２８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、半導体集積回路で実現されるに際して、高い製造歩留でまたは高い安定性で所定の規則に準拠した特性を達成することが可能なウルトラワイドインパルス送信機を提供することができる。
【発明を実施するための最良の形態】
【００２９】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３０】
〔１〕本発明の代表的な実施の形態による半導体集積回路は、インパルス波形を持ち複数のタイミングでそれぞれ所定の振幅値を有する送信パルス(OUT)を送信動作の間に出力端子(303)に生成するウルトラワイドバンド・インパルスラジオ・送信機を構成するものである。
【００３１】
前記半導体集積回路は、前記送信パルス(OUT)を生成する複数のパターン発生セル(300、PG Cell1、PG Cell2…PG Cell7)を含む発生器(111)と、前記送信パルス(OUT)の振幅と直流レベルの変動とを校正するキャリブレーションユニット(301、CAL)とを具備する(図７、図１０参照)。
【００３２】
前記複数のパターン発生セルのそれぞれは、前記出力端子(303)にプルアップ電流を流すプルアップ可変定電流トランジスタ(QP2)と前記出力端子(303)にプルダウン電流を流すプルダウン可変定電流トランジスタ(QN2)とを含む(図６参照)。
【００３３】
前記発生器(111)は、前記複数のパターン発生セルの前記プルアップ可変定電流トランジスタと前記プルダウン可変定電流トランジスタとにそれぞれプルアップバイアス電圧(VBP)とプルダウンバイアス電圧(VBN)とを供給するバイアス回路(403、CAL_Bias_CKt)を含む(図６参照)。
【００３４】
前記キャリブレーションユニット(301、CAL)は、前記出力端子(303)の電圧をサンプリングするサンプリング回路(410、411)と、前記サンプリング回路の出力に応答して前記バイアス回路の前記プルアップバイアス電圧と前記プルダウンバイアス電圧とを制御する制御回路(412、700)とを含む(図１１、図１５参照)。
【００３５】
前記発生器の前記複数のパターン発生セルの少なくとも１つのパターン発生セルは、第1キャリブレーション動作の間に、前記出力端子(303)にパルス振幅(PLSP)を生成する。
【００３６】
前記キャリブレーションユニットの前記サンプリング回路は、前記第1キャリブレーション動作の間に、前記出力端子の前記パルス振幅をサンプリングする。
【００３７】
前記キャリブレーションユニットの前記制御回路は、前記第1キャリブレーション動作の間に、前記サンプリング回路の出力のサンプリング振幅情報の所定の第1基準値からの振幅誤差に応答した第1キャリブレーション制御信号(306、CAL_IPU)を前記バイアス回路に供給する。
【００３８】
前記発生器の前記複数のパターン発生セルは、第2キャリブレーション動作の間に、前記プルアップ可変定電流トランジスタによるプルアップと前記プルダウン可変定電流トランジスタによるプルダウンとによって前記出力端子(303)に繰り返しパルス(PLSP)を生成する。
【００３９】
前記キャリブレーションユニットの前記サンプリング回路は、前記第2キャリブレーション動作の間に、前記繰り返しパルス(PLSP)の生成直後の前記出力端子(303)の直流レベル(Vsmp)をサンプリングする。
【００４０】
前記キャリブレーションユニットの前記制御回路は、前記第2キャリブレーション動作の間に、前記サンプリング回路の出力のサンプリング直流レベル情報の所定の第2基準値からの直流レベル誤差に応答した第2キャリブレーション制御信号(306、CAL_ΔIPD)を前記バイアス回路に供給することを特徴とする(図１６参照)。
【００４１】
前記実施の形態によれば、前記第1キャリブレーション動作によって、送信動作の間に出力端子(303)から生成される前記送信パルスの前記振幅が所定の第1基準値に校正されることができる。また、前記実施の形態によれば、前記第2キャリブレーション動作によって、送信動作の間に出力端子(303)から生成される前記送信パルスの繰り返しパルス(PLSP)の生成直後の前記出力端子(303)の直流レベル(Vsmp)が所定の第2基準値に校正されることができる。
【００４２】
好適な実施の形態による半導体集積回路では、前記第1キャリブレーション動作の間に、前記第1キャリブレーション制御信号に応答して前記バイアス回路は前記発生器(111)の前記複数のパターン発生セルの前記プルアップ電流と前記プルダウン電流の少なくとも何れか一方の電流値を校正するものである(図１１、図１２参照)。
【００４３】
他の好適な実施の形態による半導体集積回路では、前記第2キャリブレーション動作の間に、前記第2キャリブレーション制御信号に応答して前記バイアス回路は前記発生器の前記複数のパターン発生セルの前記一方の電流値に対する前記プルアップ電流と前記プルダウン電流の他方の電流値のアンバランスを校正するものである(図１５、図１６参照)。
【００４４】
より好適な実施の形態による半導体集積回路では、前記制御回路は、前記サンプリング回路の前記サンプリング振幅情報と前記所定の第1基準値とを比較して、前記サンプリング回路の前記サンプリング直流レベル情報と前記所定の第2基準値とを比較する電圧比較器(412)である(図１５参照)。
【００４５】
他のより好適な実施の形態による半導体集積回路では、前記制御回路は、前記サンプリング回路の前記サンプリング振幅情報の電圧と前記サンプリング回路の前記サンプリング直流レベル情報の電圧をディジタル信号に変換するA/D変換器(700)を含む(図１７参照)。
【００４６】
更により好適な実施の形態による半導体集積回路では、前記第1キャリブレーション動作の後に前記第2キャリブレーション動作が実行されるものである。
【００４７】
他の更により好適な実施の形態による半導体集積回路では、前記発生器は直流電圧から電源電圧に向かう正のピークを有する正のパルスと前記直流電圧から接地電圧に向かう負のピークを有する負のパルスとの交互反復生成による前記送信パルス(OUT)を生成するものである(図２参照)。
【００４８】
具体的な一つの実施の形態による半導体集積回路では、前記発生器は第1発生器(111)と第2発生器(112)とからなる。送信ベースバンド信号(BB)のレベルに応答して、前記第1発生器(111)と前記第2発生器(112)の一方は前記送信パルス(OUT)の前記複数のタイミングの偶数番目で前記直流電圧から前記電源電圧に向かう正のピークを有する正のパルスのみを有する第1パルス(PLSP)を生成する。前記送信ベースバンド信号(BB)の前記レベルに応答して、前記第1発生器(111)と前記第2発生器(112)の他方は前記送信パルス(OUT)の前記複数のタイミングの奇数番目で前記直流電圧から前記電源電圧に向かう正のピークを有する正のパルスのみを有する第2パルス(PLSN)を生成する。前記送信パルス(OUT)は、前記第1パルス(PLSP)と前記第2パルス(PLSN)との減算により生成される(図２参照)。
【００４９】
他の具体的な一つの実施の形態による半導体集積回路では、前記発生器は第1発生器(111)と第2発生器(112)とからなる。送信ベースバンド信号(BB)のレベルに応答して、前記第1発生器(111)と前記第2発生器(112)の一方は前記送信パルス(OUT)の前記複数のタイミングの偶数番目で前記直流電圧から前記接地電圧に向かう負のピークを有する負のパルスのみを有する第1パルス(PLSP)を生成する。前記送信ベースバンド信号(BB)の前記レベルに応答して、前記第1発生器(111)と前記第2発生器(112)の他方は前記送信パルス(OUT)の前記複数のタイミングの奇数番目で前記接地電圧から前記電源電圧に向かう負のピークを有する負のパルスのみを有する第2パルス(PLSN)を生成する。前記送信パルス(OUT)は、前記第1パルス(PLSP)と前記第2パルス(PLSN)との減算により生成される。
【００５０】
最も具体的な一つの実施の形態による半導体集積回路では、前記複数のパターン発生セル(300、PG Cell1、PG Cell2…PG Cell7)の前記プルアップ可変定電流トランジスタ(QP2)と前記プルダウン可変定電流トランジスタ(QN2)とはそれぞれPMOSとNMOSである(図６参照)。
【００５１】
〔２〕本発明の別の観点の代表的な実施の形態による動作方法は、半導体集積回路で実現され、インパルス波形を持ち複数のタイミングでそれぞれ所定の振幅値を有する送信パルスを送信動作の間に出力端子に生成するウルトラワイドバンド・インパルスラジオ・送信機を準備する準備ステップを含むものである。
【００５２】
前記動作方法は、第1キャリブレーション動作を実行する第1のステップと、第2キャリブレーション動作を実行する第2のステップとを含むものである。
【００５３】
前記動作方法は、前記第1のステップと前記第2のステップとの後に前記インパルス波形を持ち前記複数のタイミングでそれぞれ前記所定の振幅値を有する前記送信パルスを送信する送信動作の第３のステップとを含むものである。
【００５４】
前記半導体集積回路は、前記送信パルス(OUT)を生成する複数のパターン発生セル(300、PG Cell1、PG Cell2…PG Cell7)を含む発生器(111)と、前記送信パルス(OUT)の振幅と直流レベルの変動とを校正するキャリブレーションユニット(301、CAL)とを具備する(図７、図１０参照)。
【００５５】
前記複数のパターン発生セルのそれぞれは、前記出力端子(303)にプルアップ電流を流すプルアップ可変定電流トランジスタ(QP2)と前記出力端子(303)にプルダウン電流を流すプルダウン可変定電流トランジスタ(QN2)とを含む(図６参照)。
【００５６】
前記発生器(111)は、前記複数のパターン発生セルの前記プルアップ可変定電流トランジスタと前記プルダウン可変定電流トランジスタとにそれぞれプルアップバイアス電圧(VBP)とプルダウンバイアス電圧(VBN)とを供給するバイアス回路(403、CAL_Bias_CKt)を含む(図６参照)。
【００５７】
前記キャリブレーションユニット(301、CAL)は、前記出力端子(303)の電圧をサンプリングするサンプリング回路(410、411)と、前記サンプリング回路の出力に応答して前記バイアス回路の前記プルアップバイアス電圧と前記プルダウンバイアス電圧とを制御する制御回路(412、700)とを含む(図１１、図１５参照)。
【００５８】
前記発生器の前記複数のパターン発生セルの少なくとも１つのパターン発生セルは、前記第1キャリブレーション動作の間に、前記出力端子(303)にパルス振幅(PLSP)を生成する。
【００５９】
前記キャリブレーションユニットの前記サンプリング回路は、前記第1キャリブレーション動作の間に、前記出力端子の前記パルス振幅をサンプリングする。
【００６０】
前記キャリブレーションユニットの前記制御回路は、前記第1キャリブレーション動作の間に、前記サンプリング回路の出力のサンプリング振幅情報の所定の第1基準値からの振幅誤差に応答した第1キャリブレーション制御信号(306、CAL_IPU)を前記バイアス回路に供給する。
【００６１】
前記発生器の前記複数のパターン発生セルは、前記第2キャリブレーション動作の間に、前記プルアップ可変定電流トランジスタによるプルアップと前記プルダウン可変定電流トランジスタによるプルダウンとによって前記出力端子(303)に繰り返しパルス(PLSP)を生成する。
【００６２】
前記キャリブレーションユニットの前記サンプリング回路は、前記第2キャリブレーション動作の間に、前記繰り返しパルス(PLSP)の生成直後の前記出力端子(303)の直流レベル(Vsmp)をサンプリングする。
【００６３】
前記キャリブレーションユニットの前記制御回路は、前記第2キャリブレーション動作の間に、前記サンプリング回路の出力のサンプリング直流レベル情報の所定の第2基準値からの直流レベル誤差に応答した第2キャリブレーション制御信号(306、CAL_ΔIPD)を前記バイアス回路に供給する(図１６参照)。
【００６４】
《実施の形態の説明》
次に、実施の形態について更に詳述する。
【００６５】
《ウルトラワイドバンド・インパルスラジオ・送信機の基本的な構成》
図５は本発明の実施の形態によるウルトラワイドバンド・インパルスラジオ・送信機を示す図である。図５の送信機の基本的な構成は、図１に示した本発明に先立って本発明者等に検討された送信機の基本的な構成と同一である。図５の送信機も、半導体集積回路1と、２個の出力整合回路2、3と、バルン4とで構成されている。半導体集積回路1は、タイミング・コントローラ10、パルス発生器11、電力増幅器12で構成されている。パルス発生器11は、ディレイドロックドループ(DLL)110、２個のパターン発生器111、112によって構成されている。
【００６６】
図示されていないベースバンドLSIから半導体集積回路1のタイミング・コントローラ10には送信ディジタルベースバンド信号BBが供給され、タイミング・コントローラ10は電力増幅器12の制御信号PACLK、/PACLKとパルス発生器11の２個のパターン発生器111、112の制御信号PGENBとを生成する。パルス発生器11のディレイドロックドループ(DLL)110にクロック信号CLKが供給され、DLL110からタイミングの異なる複数の遅延信号が生成され２個のパターン発生器111、112へ供給される。各パターン発生器111、112は複数の遅延信号が供給され三角波パルスを生成する複数のパターン発生セル(PG cell)を含み、パターン発生セルから生成される三角波パルスの振幅はチャージポンプのPMOSとNMOSのゲートサイズに比例する。２個のパターン発生器111、112の出力信号PLSP、PLSNは、電力増幅器12により増幅される。電力増幅器12の出力信号は、出力整合回路2、3を介して出力のバルン4に供給される。バルン4で電力増幅器12の出力信号の減算が行われ、最終的な送信パルスOUTが形成される。
【００６７】
図５の送信機の半導体集積回路1が図１の送信機の半導体集積回路1と相違するのは、パルス発生器11の２個のパターン発生器111、112が図５の下部に示すようにキャリブレーションユニットCALをそれぞれ含むことである。半導体集積回路1のキャリブレーションユニットCALは、図５の送信機の通常のUWB-IR方式の通常の送信動作に先立って送信キャリブレーション動作を実行するものである。すなわち、パルス発生器11の２個のパターン発生器111、112のキャリブレーションユニットCALは、出力から生成される繰り返しパルス信号PLSP、PLSNの振幅値の校正と直流レベル変動の校正とを行うものである。それにより、最終的な送信パルスOUTの電気的特性が、連邦通信委員会によるスペクトルマスクの規制を満足するものとなる。この送信キャリブレーション動作の終了の後に、図５の送信機は通常のUWB-IR方式の通常の送信動作を開始する。
【００６８】
《キャリブレーションユニットによる校正動作》
図６は、図５に示したキャリブレーションユニットCALによる校正動作を説明するためのパターン発生器111、112の内部回路の構成と繰り返しパルス信号PLSP、PLSNの波形の校正動作とを示す図である。
【００６９】
《繰り返しパルス信号の三角波パルスピーク振幅の校正動作》
図６の右上には、図５の２個のパターン発生器111、112の三角波パルスを生成する複数のパターン発生セルの出力部の複数のチャージポンプChPump1、ChPump2…ChPump7が示されている。パターン発生器111、112の出力から生成される繰り返しパルス信号PLSP、PLSNの１３個のタイミングT1、T2…T13での三角波パルスピーク振幅は、１３個のパターン発生セルで決定される。繰り返しパルス信号PLSP、PLSNの１３個のタイミングでの三角波パルスピーク振幅は、１３個のパターン発生セルの出力部の複数のチャージポンプの定電流PMOSQp2のゲートサイズと定電流NMOSQn2のゲートサイズとにより決定される。それぞれのチャージポンプChPump1…では、定電流PMOSQp2と出力端子との間にスイッチPMOSQp1が接続され、出力端子と定電流NMOSQn2との間にはスイッチNMOSQn1が接続されている。スイッチPMOSQp1とスイッチNMOSQn1とのゲート入力端子には、チャージポンプ制御入力信号CP、CNが供給される。これらのチャージポンプ制御入力信号CP、CNは、送信ディジタルベースバンド信号BBのレベルとDLL110の複数の遅延信号で決定される１３個のタイミングT1、T2…T13とに応答して、生成される。チャージポンプ制御入力信号CP、CNは、１３個のタイミングT1、T2…T13で三角波パルスの発生有無を制御する。しかし、各タイミングでの三角波パルスピーク振幅は、定電流PMOSQp2と定電流NMOSQn2のゲートサイズによって決定されている。
【００７０】
図６の左上には、各チャージポンプChPump1…の定電流PMOSQp2、定電流NMOSQn2にバイアス電圧VBP、VBNを供給するためのキャリブレーションバイアス回路CAL_Bias_Cktが示されている。このバイアス回路CAL_Bias_Cktは、直流バイアス電圧Vbiasを直流バイアス電流±IPUに変換する電圧・電流変換器V/I_Cnvと、PMOSカレントミラーQBP1、QBP2と、バイアスNMOSQBN1とを含んでいる。電圧・電流変換器V/I_Cnvの直流バイアス電流±IPUは、PMOSカレントミラーQBP1、QBP2のダイオード接続入力PMOSQBP1に供給される。それによって、ダイオード接続入力PMOSQBP1の両端から、チャージポンプの定電流PMOSのためのバイアス電圧VBPが生成される。PMOSカレントミラーQBP1、QBP2の出力PMOS QBP2からのカレントミラー出力電流は、ダイオード接続バイアスNMOSQBN1に供給される。それによって、ダイオード接続バイアスNMOSQBN1の両端から、チャージポンプの定電流NMOSのためのバイアス電圧VBNが生成される。
【００７１】
図６の左下には、パターン発生器111の出力から生成される繰り返しパルス信号PLSPの７個のピークタイミングでの三角波パルスピーク振幅を示す図が示されている。７個のピークタイミングの１個目から４個目のピークタイミングまで三角波パルスピーク振幅は増加して、４個目から７個目のピークタイミングまで三角波パルスピーク振幅は減少する。各三角波パルスの前半上昇波形はチャージポンプの定電流PMOSのプルアップ電流IPU1、IPU2…IPU7による出力容量の時間積分電圧で決定され、後半低下波形はチャージポンプの定電流NMOSのプルダウン電流IPD1、IPD2…IPD7による出力容量の時間積分電圧で決定される。図６の左下に示すパターン発生器111の出力から生成される繰り返しパルス信号PLSPの７個のピークタイミングでの三角波パルスピーク振幅のバラツキは、主としてチャージポンプの定電流PMOSのプルアップ電流IPU1、IPU2…IPU7のバラツキに影響される。
【００７２】
図５に示したキャリブレーションユニットCALは三角波パルスピーク振幅のバラツキを検出して、その検出結果に応答した第1キャリブレーション制御信号CAL_IPUをキャリブレーションバイアス回路CAL_Bias_Cktの電圧・電流変換器V/I_Cnvに供給する。すると、第1キャリブレーション制御信号CAL_IPUに応答して、電圧・電流変換器V/I_Cnvは直流バイアス電圧Vbiasから直流バイアス電流±IPUへの変換率を変更する。従って、各チャージポンプChPump1…の定電流PMOSのためのバイアス電圧VBPが校正され、定電流PMOSのプルアップ電流IPU1、IPU2…IPU7の値が校正される。このようにして、キャリブレーションユニットCALによって、パターン発生器111から生成される繰り返しパルス信号PLSPの７個のピークタイミングでの三角波パルスピーク振幅のバラツキは自動的に校正されるものとなる。
【００７３】
キャリブレーションユニットCALからの第1キャリブレーション制御信号CAL_IPUは、例えば複数ビットのディジタル信号であり、キャリブレーションバイアス回路CAL_Bias_Ckt内部の複数ビットのレジスタに格納される。レジスタに格納された第1キャリブレーション制御信号CAL_IPUによって、電圧・電流変換器V/I_Cnvでの直流バイアス電圧Vbiasから直流バイアス電流±IPUへの変換率が設定される。
【００７４】
尚、チャージポンプの定電流PMOSのためのバイアス電圧VBPが校正される際に、チャージポンプの定電流NMOSのためのバイアス電圧VBNも変化される。複数のパターン発生セルPG cellのチャージポンプのPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDとのバランスが確保されていれば、繰り返しパルス信号PLSPの三角波パルスピーク振幅のバラツキの校正を行っても、繰り返しパルス信号PLSPの直流レベル変動が生じることはない。
【００７５】
《繰り返しパルス信号の直流レベルの校正動作》
しかし、複数のパターン発生セルPG cellのチャージポンプのPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDとがアンバランスとなると、図６の右下に示すように、繰り返しパルス信号PLSPの直流レベル変動が生じることになる。チャージポンプのPMOSのプルアップ電流IPUよりもNMOSのプルダウン電流IPDが大きければ繰り返しパルス信号PLSPの直流レベルは低下する一方、PMOSのプルアップ電流IPUよりもNMOSのプルダウン電流IPDが小さければ直流レベルは上昇する。図５に示したキャリブレーションユニットCALは繰り返しパルス信号PLSPの直流レベル変動を検出して、その検出結果に応答した第2キャリブレーション制御信号CAL_IPDをプルダウン電流増加可変電流源＋ΔIPDとプルダウン電流減少可変電流源−ΔIPDとに供給する。プルダウン電流増加可変電流源＋ΔIPDは電源電圧Vddと接地電圧との間でダイオード接続バイアスNMOSQBN1と直列接続され、プルダウン電流減少可変電流源−ΔIPDはダイオード接続バイアスNMOSQBN1と並列接続されている。
【００７６】
繰り返しパルス信号PLSPの直流レベルが低下すると、図５に示したキャリブレーションユニットCALは第2キャリブレーション制御信号CAL_ΔIPDによりプルダウン電流増加可変電流源＋ΔIPDの電流を減少して、プルダウン電流減少可変電流源−ΔIPDの電流を増加する。すると、ダイオード接続バイアスNMOSQBN1の両端のバイアス電圧VBNが減少して、チャージポンプの定電流NMOSのプルダウン電流IPD1、IPD2…IPD7は減少する。このようにして、キャリブレーションユニットCALによって、パターン発生器111から生成される繰り返しパルス信号PLSPの直流レベルの低下は自動的に上昇するように校正されるものとなる。逆に、繰り返しパルス信号PLSPの直流レベルが上昇すると、図５に示したキャリブレーションユニットCALは第2キャリブレーション制御信号CAL_ΔIPDによりプルダウン電流増加可変電流源＋ΔIPDの電流を増加して、プルダウン電流減少可変電流源−ΔIPDの電流を減少する。すると、ダイオード接続バイアスNMOSQBN1の両端のバイアス電圧VBNが増加して、チャージポンプの定電流NMOSのプルダウン電流IPD1、IPD2…IPD7は増加する。このようにして、キャリブレーションユニットCALによって、パターン発生器111から生成される繰り返しパルス信号PLSPの直流レベルの上昇は自動的に低下するように校正されるものとなる。
【００７７】
キャリブレーションユニットCALからの第2キャリブレーション制御信号CAL_ΔIPDは、例えば複数ビットのディジタル信号であり、キャリブレーションバイアス回路CAL_Bias_Ckt内部の複数ビットのレジスタに格納される。レジスタに格納された第2キャリブレーション制御信号CAL_ΔIPDによって、プルダウン電流増加可変電流源＋ΔIPDとプルダウン電流減少可変電流源−ΔIPDとの電流が設定される。
【００７８】
尚、図５の本発明の実施の形態によるUWB-IR送信機においても、図１の送信機と同様にパルス発生器11の２個のパターン発生器111、112の出力信号PLSP、PLSNは電力増幅器12、出力整合回路2、3を介してバルン4にて減算されて、図２に示すようにバルン4から最終的な送信パルスOUTが形成される。
【００７９】
また、図５の本発明の実施の形態によるUWB-IR送信機においても、図２に示すように、ベースバンドLSIからの送信ディジタルベースバンド信号BBがハイレベル“1”の場合には、ハイレベル“1”に対応する最終的な送信パルスOUTが形成される。ハイレベル“1”に対応する送信パルスOUTは、１５個のタイミングT0、T1、T2…T14のうちの偶数番目のタイミングT1、T3…T13で７個の正のピークを持ち、奇数番目のタイミングT2、T4…T12で６個の負のピークを持つ。更に、図５の本発明の実施の形態によるUWB-IR送信機においても、図２に示すように、ベースバンドLSIからの送信ディジタルベースバンド信号BBがローレベル“0”の場合には、ローレベル“0”に対応する最終的な送信パルスOUTが形成される。ローレベル“0”に対応する送信パルスOUTは、１５個のタイミングT0、T1、T2…T14のうちの偶数番目のタイミングT1、T3…T13で７個の負のピークを持ち、奇数番目のタイミングT2、T4…T12で６個の正のピークを持つ。
【００８０】
尚、図２に示すハイレベル“1”、ローレベル“0”に対応する最終的な送信パルスOUTは、UWB-IR通信方式でレイズドコサイン(raised-cosine)と呼ばれる包絡線を有する送信インパルス信号である。
【００８１】
《デイレイドロックドループとパターン発生器の構成》
図７は、図５に示したUWB-IR送信機の半導体集積回路1のパルス発生器11のディレイドロックドループ(DLL)110と２個のパターン発生器(PG_A、PG_B)111、112の構成を示す図である。
【００８２】
図７でディレイドロックドループ(DLL)110は、１６個の直列接続された遅延回路Dを含む遅延チェーンと、位相比較器PDと、遅延制御用チャージポンプ回路(CP)とを含んでいる。位相比較器PDの一方の入力端子と遅延チェーンの初段の遅延回路Dの入力端子とにクロック信号CLKが供給され、遅延チェーンの最終段の遅延回路Dの遅延出力信号が位相比較器PDの他方の入力端子に供給される。
【００８３】
従って、ディレイドロックドループ(DLL)110では、遅延チェーンの初段の遅延回路Dの入力端子のクロック信号CLKの位相と遅延チェーンの最終段の遅延回路Dの遅延出力信号の位相とが一致するように、遅延チェーンの１６個の各遅延回路Dの遅延時間が負帰還制御される。すなわち、遅延チェーンの初段の遅延回路Dの入力端子のクロック信号CLKの入力タイミングと最終段の遅延回路Dの遅延出力信号の出力タイミングとの時間差が、遅延チェーンの１６個の遅延回路Dの遅延時間の総和となる。尚、遅延チェーンの１６個の各遅延回路Dの各遅延時間は互いに略等しくなるように、負帰還制御される。
【００８４】
ディレイドロックドループ(DLL)110の遅延チェーンの遅延回路ペア間の１５個の遅延信号D0、D1、D2…D14は、パターン発生器(PG_A、PG_B)111、112の１３個のパターン発生セルPG cell1、PG cell2…PG cell6、PG cell7、PG cell6…PG cell2、PG cell1に供給される。この１３個のパターン発生セルには、タイミングコンローラ10からのパターン発生の制御信号PGENBと送信ディジタルベースバンド信号BBとが供給される。
【００８５】
一方のパターン発生器(PG_A)111の１３個のパターン発生セルの出力部のチャージポンプChPump1、ChPump2…ChPump7の出力は、一方の繰り返しパルス信号PLSPを生成する出力端子に共通接続されている。この出力端子には出力寄生容量Cと抵抗Rの一端とが接続され、抵抗Rの他端には基準電圧Vrefが供給されている。他方のパターン発生器(PG_B)112の１３個のパターン発生セルの出力部のチャージポンプChPump1、ChPump2…ChPump7の出力も、他方の繰り返しパルス信号PLSNを生成する出力端子に共通接続されている。この出力端子にも出力寄生容量Cと抵抗Rの一端とが接続され、抵抗Rの他端には基準電圧Vrefが供給されている。
【００８６】
《パターン発生器のパターン発生セルの構成》
図８は、図７に示したパターン発生器(PG_A、PG_B)111、112のパターン発生セルPG cell1、PG cell2…の構成を示す図である。図８に示すように、１３個のパターン発生セルPG cell1、PG cell2…PG cell6、PG cell7、PG cell6…PG cell2、PG cell1のそれぞれは、３個のNOR入力回路を含んでいる。タイミングコンローラ10からのパターン発生の制御信号PGENBが３個のNOR入力回路の一方の入力端子に供給され、３個のNOR入力回路の他方の入力端子にDLL(110)の遅延チェーンの遅延信号が供給される。１番目と２番目のNOR入力回路の出力はインバータを介して一方のフリップフロップの反転セット入力/Sと反転リセット入力/Rとに伝達され、２番目と３番目のNOR入力回路の出力は他方のフリップフロップの非反転セット入力Sと非反転リセット入力Rとに伝達される。
【００８７】
また、１３個のパターン発生セルPG cell1、PG cell2…PG cell6、PG cell7、PG cell6…PG cell2、PG cell1のそれぞれは、NOR出力回路とNAND出力回路とを含んでいる。NOR出力回路には送信ディジタルベースバンド信号BBと一方のフリップフロップの反転出力/Qとが供給され、NAND出力回路には送信ディジタルベースバンド信号BBの反転信号と他方のフリップフロップの非反転出力Qとが供給される。NOR出力回路の出力の一方のインバータとNAND出力回路の出力の他方のインバータとから、チャージポンプ制御入力信号CP、CNが生成される。このチャージポンプ制御入力信号CP、CNはパターン発生セルの出力部のチャージポンプのスイッチPMOSQp1とスイッチNMOSQn1とのゲート入力端子に供給される。
【００８８】
２個のパターン発生器111、112の内部で、１番目と13番目のパターン発生セルPG cell1の出力部のチャージポンプChPump1のPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDの電流値の重みは１倍に設定されている。また、2番目と12番目のパターン発生セルPG cell2の出力部のチャージポンプChPump2のPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDの電流値の重みは２倍に設定されている。更に、3番目と11番目のパターン発生セルPG cell3の出力部のチャージポンプChPump3のPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDの電流値の重みは３倍に設定されている。また、4番目と10番目のパターン発生セルPG cell4の出力部のチャージポンプChPump4のPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDの電流値の重みは４倍に設定されている。更に、5番目と9番目のパターン発生セルPG cell5の出力部のチャージポンプChPump5のPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDの電流値の重みは５倍に設定されている。また、6番目と8番目のパターン発生セルPG cell6の出力部のチャージポンプChPump6のPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDの電流値の重みは６倍に設定されている。更に、中央の7番目のパターン発生セルPG cell7の出力部のチャージポンプChPump7のPMOSのプルアップ電流IPUとNMOSのプルダウン電流IPDの電流値の重みは７倍に設定されている。
【００８９】
図９は、送信ディジタルベースバンド信号BBのレベルに応答してパルス発生器11の一方のパターン発生器(PG_A)111から形成されるパルス信号PLSPの波形を示す図である。
【００９０】
すなわち、図９に示すように送信ディジタルベースバンド信号BBのハイレベル“1” に応答して、一方のパターン発生器(PG_A)111から、１５個のタイミングT0、T1、T2…T14のうちの偶数番目のタイミングT1、T3…T13で７個の正のピークを持つ繰り返しパルス信号PLSPが生成される。また、送信ディジタルベースバンド信号BBのローレベル“0”に応じて、１５個のタイミングT0、T1、T2…T14のうちの奇数番目のタイミングT2、T4…T12で６個の正のピークを持つ繰り返しパルス信号PLSPが生成される。
【００９１】
《キャリブレーションユニットの構成》
図１０は、図５に示したキャリブレーションユニットCALの構成を更に詳細に示す図である。図１０において、キャリブレーションユニット(CAL)301は、図５のパターン発生器211、212に含まれた複数のパターン発生セルに対応するパターン発生セル(PG Cell)300と接続されている。
【００９２】
パターン発生セル(PG Cell)300から生成される繰り返しパルス信号PLSP(303)、PLSN(304) の振幅値のキャリブレーション期間では、キャリブレーションユニット(CAL)301はハイレベル“1”のキャリブレーションタイミング信号307(CAL_Tm_Cnt)を供給する。パターン発生セル(PG Cell)300から生成される繰り返しパルス信号PLSP(303)、PLSN(304)が、キャリブレーションユニット(CAL)301に供給される。それによって、キャリブレーションユニット(CAL)301は、繰り返しパルス信号PLSP(303)、PLSN(304)の振幅値の検出・校正と直流レベルの検出・校正とを行う。キャリブレーションユニット(CAL)301は繰り返しパルス信号の振幅値の設計目標値と検出値との比較によって第1キャリブレーション制御信号CAL_IPU(306)を生成して、パターン発生セル(PG Cell)300に供給する。尚、キャリブレーションの動作の間に、パターン発生セル(PG Cell)300には、タイミングコントローラ(TMC)10からローレベル“0”のパルス発生制御信号PGENBが供給される。
【００９３】
《振幅値制御のためのキャリブレーションユニットの構成》
図１１は、図１０に示したパターン発生セル(PG Cell)300と振幅値制御のためのキャリブレーションユニット(CAL)301の構成を更に詳細に示す図である。
【００９４】
図１１に示すパターン発生セル(PG Cell)300のチャージポンプ400は、図８に示したパターン発生セルの内部のチャージポンプChPump1…ChPump4…に対応している。図１１のチャージポンプ400の可変定電流源405とスイッチ406(SW1)とは、図８のチャージポンプChPump1…の定電流PMOSQp2とスイッチPMOSQp１とにそれぞれ対応している。また、図１１のチャージポンプ400のキャリブレーションバイアス回路403(CAL_Bias_Ckt)は、図６の左上のバイアス回路に対応している。従って、図１１のチャージポンプ400のキャリブレーションバイアス回路403(CAL_Bias_Ckt)から、バイアス電圧309(VBP)と直流バイアス電流±IPUとが、可変定電流源405に供給されている。
【００９５】
また、図１１に示すパターン発生セル(PG Cell)300の制御ロジック401は、図８に示したパターン発生セルの内部のNOR回路、NAND回路、インバータ、フリップフロップ等に対応するものである。従って、制御ロジック401からスイッチ406(SW1)に供給される制御信号417(CP[N])は、図６や図８に示したチャージポンプ制御入力信号CP[1]、CP[2]…CP[7]に対応している。
【００９６】
更に、図１１に示すパターン発生セル(PG Cell)300の出力端子303は、図７の繰り返しパルスPLSP、PLSNの出力端子に接続された出力寄生容量C、抵抗R、基準電圧Vrefに対応する負荷回路404(ZL)が接続されている。この負荷回路404(ZL)も、出力寄生容量C(408)、抵抗R(407)、基準電圧Vref(409)を含んでいる。
【００９７】
図１１に示すキャリブレーションユニット(CAL)301は、サンプリングスイッチ410(SmpSW)と、サンプリング容量411(C2)と、電圧比較器412(Comp)と、キャリブレーション制御信号生成器413(Cnrl_SG)とを含んでいる。サンプリングスイッチ410(SmpSW)の一方の信号端子はパターン発生セル(PG Cell)300の出力端子303に接続され、サンプリングスイッチ410(SmpSW)の他方の信号端子はサンプリング容量411(C2)と電圧比較器412(Comp)の反転入力端子に接続されている。キャリブレーション動作モードにおいて、キャリブレーション命令がキャリブレーション制御信号生成器413(Cnrl_SG)に供給される。キャリブレーション命令に応答してキャリブレーション制御信号生成器413(Cnrl_SG)は、パターン発生セル(PG Cell)300の制御ロジック401にキャリブレーションタイミング信号307(CAL_Tm_Cnt)を供給する。また、キャリブレーション制御信号生成器413(Cnrl_SG)は、サンプリング制御信号416(SmpSW)をサンプリングスイッチ410(SmpSW)の制御入力端子に供給する。
【００９８】
《振幅値制御のためのキャリブレーションの動作》
図１２は、図１１に示したパターン発生セル(PG Cell)300とキャリブレーションユニット(CAL)301とを用いた振幅値制御のためのキャリブレーションの動作を説明するための図である。図１２(Ａ)に示すように、タイミングコントローラ(TMC)10からのパルス発生制御信号308(PGENB)がローレベル“0”の期間に振幅値制御のためのキャリブレーション動作が実行される。制御ロジック401から供給される制御信号417(CP[N])がローレベル“0”となると、スイッチ406(SW1)はオン状態に制御される。すると、チャージポンプ400の可変定電流源405のプルアップ電流IPUが、スイッチ406(SW1)と出力端子303とを介して負荷回路404(ZL)へ供給される。この時には、サンプリングスイッチ410(SmpSW)の制御入力端子に供給されるサンプリング制御信号416(SmpSW)もハイレベル“1”とされており、サンプリングスイッチ410(SmpSW) はオン状態に制御されている。従って、チャージポンプ400の可変定電流源405のプルアップ電流IPUによって、サンプリング容量411(C2)と負荷回路404(ZL)の出力寄生容量C(408)とが充電される。
【００９９】
その結果、制御信号417(CP[N])がローレベル“0”の期間に、サンプリング容量411(C2)のサンプリング電圧414(Vsmp)と出力端子303の繰り返しパルス信号PLSPの電圧とは上昇する。このサンプリング電圧414(Vsmp)は、電圧比較器412(Comp)によって振幅キャリブレーション基準電圧415(Vref2)と比較される。出力端子303の繰り返しパルス信号PLSPの振幅が小さい場合には、振幅キャリブレーション基準電圧415(Vref2)よりもサンプリング電圧414(Vsmp)が低レベルとなる。すると、電圧比較器412(Comp)の出力の第1キャリブレーション制御信号306(CAL_IPU)は、高レベルとなる。従って、キャリブレーションバイアス回路403(CAL_Bias_Ckt)からチャージポンプ400の可変定電流源405に供給される直流バイアス電流±IPUのレベルが増大して、出力端子303の繰り返しパルス信号PLSPの振幅が増加する。
【０１００】
図１２(Ｂ)に示すように、出力端子303の繰り返しパルス信号PLSPの振幅が増加して、サンプリング電圧414(Vsmp)が振幅キャリブレーション基準電圧415(Vref2)と一致するまで、振幅値制御のキャリブレーション動作が実行される。
【０１０１】
尚、出力端子303の繰り返しパルス信号PLSPの振幅値制御のキャリブレーション動作の間に、図７のパターン発生器(PG_A、PG_B)111、112の１３個のパターン発生セルの１３個全てのチャージポンプの１３個の定電流PMOSQp2のプルアップ電流IPUによって、サンプリング容量411(C2)と負荷回路404(ZL)の出力寄生容量C(408)とを充電することが推奨される。しかし、電流値の重みが７倍に設定された中央の７番目のパターン発生セルPG Cell7のチャージポンプChPump7の定電流PMOSQp2のプルアップ電流IPUのみによって、これらの容量を充電することも可能である。
【０１０２】
《キャリブレーションバイアス回路》
図１３は、図１１のパターン発生セル300のチャージポンプ400のキャリブレーションバイアス回路403(CAL_Bias_Ckt)の構成を示す図である。
【０１０３】
図１３のキャリブレーションバイアス回路403(CAL_Bias_Ckt)は、フリップフロップ601、符号化器602、積分器601、電圧・電流変換器(V/I_Cnv)600、バンドギャップリファレンス回路(BGR)604で構成される。
【０１０４】
フリップフロップ601のデータ入力端子Dには、キャリブレーションユニット(CAL)301の電圧比較器412(Comp)の第1キャリブレーション制御信号306(CAL_IPU)が供給される。フリップフロップ601のトリガー入力端子には、タイミング・コントローラ10からの制御信号PGENBが供給される。符号化器602は、フリップフロップ601の出力から供給される入力信号“１”、“０”を出力信号“１”、“−１” に変換する。積分器601は符号化器602の出力を積分して、符号化器602の積分出力信号は電圧・電流変換器(V/I_Cnv)600の可変抵抗に制御信号として印加される。
【０１０５】
一方、電圧・電流変換器(V/I_Cnv)600の可変抵抗には、バンドギャップリファレンス回路(BGR)604からのバンドギャップリファレンス電圧VREFが供給されている。従って、バンドギャップリファレンス電圧VREFと電圧・電流変換器(V/I_Cnv)600の可変抵抗とによって、直流バイアス電流±IPUの値が設定される。
【０１０６】
キャリブレーションバイアス回路403(CAL_Bias_Ckt)からの可変直流バイアス電流±IPUは、図１１のパターン発生セル(PG Cell)300のチャージポンプ400に供給される。
【０１０７】
《A/D変換器を使用したキャリブレーションユニット》
図１４は、図１１に示したキャリブレーションユニット(CAL)301の内部の電圧比較器412(Comp)と振幅キャリブレーション基準電圧415(Vref2)とをA/D変換器(ADC)700と参照電圧データ(D_Vref)701とに置換したことを示す図ある。図１４のパターン発生セル(PG Cell)300の出力端子303の繰り返しパルス信号PLSPの振幅電圧は、A/D変換器(ADC)700によって振幅ディジタル信号に変換される。振幅キャリブレーション基準ディジタル信号としての参照電圧データ(D_Vref)701と振幅ディジタル信号との差分信号が第1キャリブレーション制御信号306(CAL_IPU)として、キャリブレーションバイアス回路403(CAL_Bias_Ckt)に供給される。図１４のキャリブレーションユニット(CAL)301によるキャリブレーション動作は、図１１のキャリブレーションユニット(CAL)301と同一であるので、説明は省略する。
【０１０８】
《直流レベル制御のためのキャリブレーションユニットの構成》
図１０に示したキャリブレーションユニット(CAL)301は繰り返しパルス信号の直流レベルの設計目標値と検出値との比較によって第2キャリブレーション制御信号CAL_IPD(306)を生成して、パターン発生セル(PG Cell)300に供給する。
【０１０９】
図１５は、図１０に示したパターン発生セル(PG Cell)300と振幅値制御と直流レベル制御とのためのキャリブレーションユニット(CAL)301の構成を更に詳細に示す図である。
【０１１０】
図１５に示すパターン発生セル(PG Cell)300のチャージポンプ400は、図８に示したパターン発生セルの内部のチャージポンプChPump1…ChPump4…に対応している。図１５のキャリブレーションユニット(CAL)301のキャリブレーション動作では、１３個のパターン発生セルPG Cell1、PG Cell2…PG Cell7…PG Cell2、PG Cell1のうち３個のパターン発生セルが活性化された例を示している。しかし、キャリブレーション動作で活性化されるパターン発生セルの数は、消費電力は増大するが誤差検出を容易とするため、増加することができる。図１５のキャリブレーションユニット(CAL)301のキャリブレーション動作は、チャージポンプ400のプルアップ用の可変定電流源814、816、818、スイッチ808、810、812とプルダウン用の可変定電流源815、817、819、スイッチ809、811、813とにより実行される。
【０１１１】
２個のパターン発生器(PG_A、PG_B)111、112のための図１５のキャリブレーションユニット(CAL)301は、繰り返しパルスPLSP、PLSNの直流レベルの検出・校正の動作に先立って、図１１と図１２とで説明したような繰り返しパルスPLSP、PLSNの振幅値の検出・校正の動作を実行する。すなわち、図１５では、チャージポンプChPump1…ChPump7…のプルアップ用可変定電流源814、816、818のプルアップ電流とプルダウン用可変定電流源815、817、819のプルダウン電流とが校正されることによって、繰り返しパルスPLSP、PLSNの振幅値が校正される。繰り返しパルスPLSP、PLSNの振幅値の検出・校正の動作の実行の後、キャリブレーションユニット(CAL)301は、繰り返しパルスPLSP、PLSNの直流レベルの検出・校正の動作を開始する。
【０１１２】
図１６は、図１５に示したパターン発生セル(PG Cell1)300とキャリブレーションユニット(CAL)301とによる直流レベルの動作を説明するための図である。
【０１１３】
キャリブレーション制御信号生成器413(Cnt_SG)からのキャリブレーションタイミング信号307(CAL_Tm_Cnt)に応答して、制御ロジック400は３個の三角波パルスを連続して生成するための制御信号を形成する。また、三角波パルスの連続生成の間に、キャリブレーション制御信号生成器413(Cnrl_SG)からのサンプリング制御信号416(SmpSW)によって、サンプリングスイッチ410(SmpSW)はオン状態に維持されている。また、制御信号802、803、804、805、806、807によって、スイッチ808、809、810、811、812、813が順次オン状態に制御されていく。その結果、可変定電流源814によるプルアップ、可変定電流源815によるプルダウン、可変定電流源816によるプルアップ、可変定電流源817によるプルダウン、可変定電流源818によるプルアップ、可変定電流源819によるプルダウンが、順次実行される。
【０１１４】
複数のパターン発生セルのチャージポンプのPMOSのプルアップ電流とNMOSのプルダウン電流のアンバランスによって、繰り返しパルスPLSPの直流レベルは三角波パルスの連続生成の直前と三角波パルスの連続生成の直後とで変化する。繰り返しパルスPLSPの直流レベルは、サンプリング容量411(C2)のサンプリング電圧414(Vsmp)で示されている。図１６の例では、三角波パルスの連続生成の直前のサンプリング電圧414(Vsmp)よりも、三角波パルスの連続生成の直後のサンプリング電圧414(Vsmp)が低下している。
【０１１５】
このサンプリング電圧414(Vsmp)は、電圧比較器412(Comp)によって直流レベルキャリブレーション基準電圧800(Vref3)と比較される。チャージポンプのPMOSのプルアップ電流よりNMOSのプルダウン電流が大きい場合には、直流レベルキャリブレーション基準電圧800(Vref3)よりも三角波パルスの連続生成の直後のサンプリング電圧414(Vsmp)が低レベルとなる。すると、電圧比較器412(Comp)の出力の第2キャリブレーション制御信号306(CAL_IPD)は、高レベルとなる。従って、キャリブレーションバイアス回路403(CAL_Bias_Ckt)からチャージポンプ400のプルダウン用の可変定電流源815、817、819に供給されるプルダウン電流減少可変電流源±ΔIPDのレベルが増大して、チャージポンプのNMOSのプルダウン電流が減少する。
【０１１６】
図１６(Ｂ)に示すように、出力端子303の三角波パルスの連続生成の直後のサンプリング電圧414(Vsmp)が増加して、サンプリング電圧414(Vsmp)が直流レベルキャリブレーション基準電圧800(Vref3)と一致するまで、直流レベル制御のキャリブレーション動作が実行される。
【０１１７】
チャージポンプのPMOSのプルアップ電流よりNMOSのプルダウン電流が小さい場合には、直流レベルキャリブレーション基準電圧800(Vref3)よりも三角波パルスの連続生成の直後のサンプリング電圧414(Vsmp)が高レベルとなる。すると、電圧比較器412(Comp)の出力の第2キャリブレーション制御信号306(CAL_IPD)は、低レベルとなる。従って、キャリブレーションバイアス回路403(CAL_Bias_Ckt)からチャージポンプ400のプルダウン用の可変定電流源815、817、819に供給されるプルダウン電流増加可変電流源±ΔIPDのレベルが増大して、チャージポンプのNMOSのプルダウン電流が増加する。
【０１１８】
《A/D変換器を使用したキャリブレーションユニット》
図１７は、図１５に示したキャリブレーションユニット(CAL)301の内部の電圧比較器412(Comp)と直流レベルキャリブレーション基準電圧800(Vref3)とをA/D変換器(ADC)700と参照電圧データ(D_Vref)1000とで置換したことを示す図ある。図１７のパターン発生セル(PG Cell)300の出力端子303の三角波パルスの連続生成の直後のサンプリング電圧414(Vsmp)は、A/D変換器(ADC)700によって振幅ディジタル信号に変換される。直流レベルキャリブレーション基準ディジタル信号としての参照電圧データ(D_Vref)1000と三角波パルスの連続生成の直後のサンプリング電圧414(Vsmp)との差分信号が第2キャリブレーション制御信号306(CAL_IPD)として、キャリブレーションバイアス回路403(CAL_Bias_Ckt)に供給される。図１７のキャリブレーションユニット(CAL)301によるキャリブレーション動作は、図１５のキャリブレーションユニット(CAL)301と同一であるので、説明は省略する。
【０１１９】
《カウンタを使用したキャリブレーションユニット》
図１８は、図１５に示したキャリブレーションユニット(CAL)301の内部の電圧比較器412(Comp)の出力にカウンタ1101と制御回路1102とを追加したことを示す図ある。
【０１２０】
初めに、チャージポンプ400のプルアップ用とプルダウン用の可変定電流源によってサンプリング容量411(C2)のサンプリング電圧414(Vsmp)の直流レベルが高い誤差なのか低い誤差なのかを判断しなくてはならない。そのため、直流レベル校正の開始の前に、直流レベルキャリブレーション基準電圧1100(Vref4)は、負荷回路404(ZL)の抵抗Rの他端に供給された基準電圧409(Vref)と同一のレベルに設定される。
【０１２１】
この条件で、図１５と図１６に示した実施の形態と同様に、図１８の制御ロジック401は図１９に示すように３個の三角波パルスの連続生成を行う。
【０１２２】
図１９は、図１８に示したパターン発生セル(PG Cell1)300とキャリブレーションユニット(CAL)301とによる直流レベルの動作を説明するための図である。
【０１２３】
３個の三角波パルスの連続生成による繰り返しパルスPLSPの直流レベルは、電圧比較器412(Comp)によって判定される。電圧比較器412(Comp)の判定結果1103が低い誤差を示す場合には、制御回路1102は直流レベルキャリブレーション基準電圧1100(Vref4)を基準電圧409(Vref)よりも低く設定する。
【０１２４】
次に、この状態で図１８の制御ロジック401は図１９に示すように三角波パルスの連続生成を行い、カウンタ1101は直流レベルキャリブレーションクロックCLKHのカウント動作を開始する。三角波パルスの連続生成によってサンプリング容量411(C2)のサンプリング電圧414(Vsmp)の直流レベルが直流レベルキャリブレーション基準電圧1100(Vref4)以下に低下すると、電圧比較器412(Comp)の出力1103はローレベルからハイレベルに変化する。その結果、カウンタ1101による直流レベルキャリブレーションクロックCLKHのカウント動作は、停止される。カウンタ1101による直流レベルキャリブレーションクロックCLKHのカウント値は、キャリブレーションバイアス回路403(CAL_Bias_Ckt)に供給される。カウンタ1101のカウント値に応答して、キャリブレーションバイアス回路403(CAL_Bias_Ckt)はチャージポンプ400のプルダウン電流減少可変電流源±ΔIPDのレベルを増大して、チャージポンプ400のNMOSのプルダウン電流を減少させる。カウンタ1101のカウント値が小さいほど、チャージポンプ400のNMOSのプルダウン電流の減少量は大きく設定されて、繰り返しパルスPLSPの直流レベルの検出・校正の動作が実行される。
【０１２５】
逆に電圧比較器412(Comp)によって判定された３個の三角波パルスの連続生成による繰り返しパルスPLSPの直流レベルが高い誤差を示す場合には、制御回路1102は直流レベルキャリブレーション基準電圧1100(Vref4)を基準電圧409(Vref)よりも高く設定する。
【０１２６】
次に、この状態で図１８の制御ロジック401は三角波パルスの連続生成を行い、カウンタ1101は直流レベルキャリブレーションクロックCLKHのカウント動作を開始する。三角波パルスの連続生成によってサンプリング容量411(C2)のサンプリング電圧414(Vsmp)の直流レベルが直流レベルキャリブレーション基準電圧1100(Vref4)以上に上昇すると、電圧比較器412(Comp)の出力1103はハイレベルからローレベルに変化する。その結果、カウンタ1101による直流レベルキャリブレーションクロックCLKHのカウント動作は、停止される。カウンタ1101による直流レベルキャリブレーションクロックCLKHのカウント値は、キャリブレーションバイアス回路403(CAL_Bias_Ckt)に供給される。カウンタ1101のカウント値に応答して、キャリブレーションバイアス回路403(CAL_Bias_Ckt)はチャージポンプ400のプルダウン電流増加可変電流源±ΔIPDのレベルを増大して、チャージポンプ400のNMOSのプルダウン電流を増加させる。カウンタ1101のカウント値が小さいほど、チャージポンプ400のNMOSのプルダウン電流の増加量は大きく設定されて、繰り返しパルスPLSPの直流レベルの検出・校正の動作が実行される。
【０１２７】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２８】
例えば、図２では一方のパターン発生器111の出力信号PLSPから他方のパターン発生器112の出力信号PLSNがバルン4で減算されて最終的な送信パルスOUTが形成された。
【０１２９】
他の実施の形態として、送信ディジタルベースバンド信号BBの論理レベルを反転すれば、他方のパターン発生器112の出力信号PLSNから一方のパターン発生器111の出力信号PLSPをバルン4で減算しても同一波形の最終的な送信パルスOUTを形成することができる。
【０１３０】
上記の実施の形態では、繰り返しパルスPLSP、PLSNは直流電圧から電源電圧に向かう正のピークを有する正のパルスのみで構成され、最終的な送信パルスOUTは繰り返しパルスPLSP、PLSNの減算により形成された。他の実施の形態では、繰り返しパルスPLSP、PLSNは直流電圧から接地電圧に向かう負のピークを有する負のパルスのみで構成され、最終的な送信パルスOUTは繰り返しパルスPLSP、PLSNの減算により形成されることもできる。しかし、この場合には最終的な送信パルスOUTの振幅は、主としてパターン発生セルのチャージポンプのプルダウン電流の電流値によって設定されるものとなる。
【図面の簡単な説明】
【０１３１】
【図１】図１は本発明に先立って本発明者等によって検討されたウルトラワイドバンド・インパルスラジオ・送信機を示す図である。
【図２】図２は、図１に示した送信機の動作を説明するための各部の波形を示す図である。
【図３】図３は、図１に示した送信機の半導体集積回路の特性バラツキまたは温度変動によるUWB-IR通信方式の送信パルスの波形の変化と送信電力の周波数特性を示す図である。
【図４】図４は、図１に示した送信機の半導体集積回路の特性バラツキまたは温度変動によるUWB-IR通信方式の送信パルスの波形の変化と送信電力の周波数特性を示す図である。
【図５】図５は本発明の実施の形態によるウルトラワイドバンド・インパルスラジオ・送信機を示す図である。
【図６】図６は、図５に示したキャリブレーションユニットによる校正動作を説明するためのパターン発生器の内部回路の構成と繰り返しパルス信号の波形の校正動作とを示す図である。
【図７】図７は、図５に示したUWB-IR送信機の半導体集積回路のパルス発生器のディレイドロックドループと２個のパターン発生器の構成を示す図である。
【図８】図８は、図７に示したパターン発生器のパターン発生セルの構成を示す図である。
【図９】図９は、送信ディジタルベースバンド信号のレベルに応答してパルス発生器の一方のパターン発生器から形成されるパルス信号の波形を示す図である。
【図１０】図１０は、図５に示したキャリブレーションユニットの構成を更に詳細に示す図である。
【図１１】図１１は、図１０に示したパターン発生セルと振幅値制御のためのキャリブレーションユニットの構成を更に詳細に示す図である。
【図１２】図１２は、図１１に示したパターン発生セルとキャリブレーションユニットとを用いた振幅値制御のためのキャリブレーションの動作を説明するための図である。
【図１３】図１３は、図１１のパターン発生セル300のチャージポンプのキャリブレーションバイアス回路の構成を示す図である。
【図１４】図１４は、図１１に示したキャリブレーションユニットの内部の電圧比較器と振幅キャリブレーション基準電圧とをA/D変換器と参照電圧データとに置換したことを示す図ある。
【図１５】図１５は、図１０に示したパターン発生セルと振幅値制御と直流レベル制御とのためのキャリブレーションユニットの構成を更に詳細に示す図である。
【図１６】図１６は、図１５に示したパターン発生セルとキャリブレーションユニットとによる直流レベルの動作を説明するための図である。
【図１７】図１７は、図１５に示したキャリブレーションユニットの内部の電圧比較器と直流レベルキャリブレーション基準電圧とををA/D変換器と参照電圧データとで置換したことを示す図ある。
【図１８】図１８は、図１５に示したキャリブレーションユニットの内部の電圧比較器412の出力にカウンタと制御回路とを追加したことを示す図ある。
【図１９】図１９は、図１８に示したパターン発生セルとキャリブレーションユニットとによる直流レベルの動作を説明するための図である。
【符号の説明】
【０１３２】
IC(1)  半導体集積回路
10  タイミング・コントローラ
11  パルス発生器
110  ディレイドロックドループ
111  パターン発生器
112  パターン発生器
12  電力増幅器
2  出力整合回路
3  出力整合回路
4  バルン
BB  送信ディジタルベースバンド信号
CLK  クロック信号
PACLK、/ PACLK  制御信号
PGENB  制御信号
OUT  送信パルス
PLSP  繰り返しパルス
PLSN  繰り返しパルス
100  設計値に対応する送信パルス
101  大きな振幅の送信パルス
102  小さな振幅の送信パルス
103  送信パルス100に対応する送信電力の周波数特性
104  送信パルス101に対応する送信電力の周波数特性
105  送信パルス102に対応する送信電力の周波数特性
106  スペクトルマスクに対応する送信電力の周波数特性
200  直流レベル変動の無視できる送信パルス
201  直流レベル変動の無視できない送信パルス
202  直流レベル変動
203、204  直流レベル変動の無視できる繰り返しパルス出力信号
205、206  直流レベル変動の無視できない繰り返しパルス出力信号
208  不要輻射
CAL  キャリブレーションユニット
CAL_Bias_Ckt  キャリブレーションバイアス回路
Vbias  直流バイアス電圧
V/I_Cnv  電圧・電流変換器
±I PU  直流バイアス電流
CAL_I PU  第1キャリブレーション制御信号
CAL_I PD  第2キャリブレーション制御信号
＋ΔI PD  プルダウン電流増加可変電流源
−ΔI PD  プルダウン電流減少可変電流源
VBP、VBN  バイアス電圧
ChPump1、ChPump2…ChPump7  チャージポンプ
QP2  プルアップ定電流PMOS
QP1  プルアップスイッチPMOS
QＮ1  プルダウンスイッチNMOS
QＮ2  プルダウン定電流NMOS
CP、CN  チャージポンプ制御入力信号
D0、D1、D2…D14  遅延信号
PG Cell1、PG Cell2…PG Cell7  パターン発生セル
C  出力寄生容量
R  抵抗
Vref  基準電圧
300  パターン発生セル
301  キャリブレーションユニット
307  キャリブレーションタイミング信号
306  第1キャリブレーション制御信号
401  制御ロジック
403  キャリブレーションバイアス回路
405  可変定電流源
406  スイッチ
303  出力端子
308  制御信号
404  負荷回路
410  サンプリングスイッチ
411  サンプリング容量
412  電圧比較器
413  キャリブレーション制御信号生成器
414  サンプリング電圧
415  振幅キャリブレーション基準電圧
416  サンプリング制御信号
417  制御信号
600  電圧・電流変換器
601  積分器
602  符号化器
603  フリップフロップ
604  バンドギャップリファレンス回路
700  A/D変換器
701  参照電圧データ
800  直流レベルキャリブレーション基準電圧
802、804、806  プルアップ制御信号
808、810、812  プルアップ用スイッチ
814、816、818  プルアップ用可変定電流源
803、805、807  プルダウン制御信号
809、811、813  プルダウン用スイッチ
815、817、819  プルダウン用可変定電流源
1100  直流レベルキャリブレーション基準電圧
1101  カウンタ
1102  制御回路
【図１】
2009033688.tif 000003
【図２】
2009033688.tif 000004
【図３】
2009033688.tif 000005
【図４】
2009033688.tif 000006
【図５】
2009033688.tif 000007
【図６】
2009033688.tif 000008
【図７】
2009033688.tif 000009
【図８】
2009033688.tif 000010
【図９】
2009033688.tif 000011
【図１０】
2009033688.tif 000012
【図１１】
2009033688.tif 000013
【図１２】
2009033688.tif 000014
【図１３】
2009033688.tif 000015
【図１４】
2009033688.tif 000016
【図１５】
2009033688.tif 000017
【図１６】
2009033688.tif 000018
【図１７】
2009033688.tif 000019
【図１８】
2009033688.tif 000020
【図１９】
2009033688.tif 000021