(57)【要約】【課題】表示品位の向上したアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供する。【解決手段】アクティブマトリクス型表示装置は、表示素子と、画素回路１８とを含んだ複数の画素部と、画素部の列毎に接続された複数の映像信号線と、映像信号線を介して画素回路に第１信号電流及び第２信号電流の和の信号電流を供給する信号線駆動回路と、を備えている。各画素回路１８は、画素部の選択及び非選択を制御する画素スイッチ２０ａと、画素部の選択時において第１信号電流に応じた第１駆動電流及び第２信号電流に応じた第２駆動電流の和の駆動電流を記憶する記憶部３２と、を含んでいる。各画素回路１８は、画素部の非選択時に記憶部３２に記憶された第１駆動電流及び第２駆動電流を順に表示素子に出力する。【選択図】      図２
2009069291.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第１信号電流及び第２信号電流の和の信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記画素部の選択及び非選択を制御する画素スイッチと、前記画素部の選択時において前記第１信号電流に応じた第１駆動電流及び前記第２信号電流に応じた第２駆動電流の和の駆動電流を記憶する記憶部と、を含み、前記画素部の非選択時に前記記憶部に記憶された前記第１駆動電流及び第２駆動電流を順に前記表示素子に出力するアクティブマトリクス型表示装置。
【請求項２】
前記第２信号電流は、前記第１信号電流のＮ倍であり、
前記第２駆動電流は、前記第１駆動電流のＮ倍であり、
前記各画素回路は、前記画素部の非選択時に前記第１駆動電流を第１表示期間、前記表示素子に出力し、前記第２駆動電流を前記第１表示期間の１／Ｎ倍である第２表示期間、前記表示素子に出力する請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記各画素回路は、前記画素部の非選択時に前記記憶部に記憶された前記第１駆動電流及び第２駆動電流を交互に前記表示素子に出力する請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記各画素部は、前記表示素子及び画素回路間に直列に接続された出力スイッチをさらに備え、
前記記憶部は、
電源電圧に接続されたソース及び前記出力スイッチに接続されたドレインを含み、前記第１駆動電流を出力する第１駆動トランジスタと、
前記電源電圧に接続されたソース及び前記出力スイッチに接続されたドレインを含み、前記第１駆動トランジスタに並列に接続され、前記第２駆動電流を出力する第２駆動トランジスタと、
前記第１駆動トランジスタのソース及びゲート間の電位、並びに前記第２駆動トランジスタのソース及びゲート間の電位を保持する保持容量と、
前記画素スイッチ、並びに第１及び第２駆動トランジスタのゲート間に接続され、前記画素部の選択時に導通状態となり、前記画素部の非選択時に非導通状態となる保持スイッチと、
前記第１駆動トランジスタのドレイン及び出力スイッチ間に接続され、前記第１駆動電流を出力させるかどうか切替える第１切替えスイッチと、
前記第２駆動トランジスタのドレイン及び出力スイッチ間に接続され、前記第２駆動電流を出力させるかどうか切替える第２切替えスイッチと、を有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項５】
前記各画素部は、前記表示素子及び画素回路間に直列に接続された出力スイッチをさらに備え、
前記記憶部は、
電源電圧に接続されたソース及び前記出力スイッチに接続されたドレインを含み、前記第１駆動電流を出力する第１駆動トランジスタと、
前記電源電圧に接続されたソース及び前記出力スイッチに接続されたドレインを含み、前記第１駆動トランジスタに並列に接続され、前記第２駆動電流を出力する第２駆動トランジスタと、を有し、
前記第２駆動トランジスタのゲート幅は、前記第１駆動トランジスタのゲート幅のＮ倍である請求項２に記載のアクティブマトリクス型表示装置。
【請求項６】
前記画素スイッチ、出力スイッチ、保持スイッチ、第１切替えスイッチ及び第２切替えスイッチは、それぞれＮチャネル型又はＰチャネル型のトランジスタで形成されている請求項４に記載のアクティブマトリクス型表示装置。
【請求項７】
前記画素スイッチ及び保持スイッチは、それぞれＮチャネル型のトランジスタで形成され、共通の制御信号により開閉制御される請求項４に記載のアクティブマトリクス型表示装置。
【請求項８】
前記画素スイッチ及び保持スイッチは、それぞれＰチャネル型のトランジスタで形成され、共通の制御信号により開閉制御される請求項４に記載のアクティブマトリクス型表示装置。
【請求項９】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、信号線駆動回路と、を備え、前記各画素回路は、前記画素部の選択及び非選択を制御する画素スイッチと、記憶部と、を含んでいるアクティブマトリクス型表示装置の駆動方法において、
前記画素スイッチにより前記画素部を選択し、
前記画素部の選択時において、前記信号線駆動回路より前記映像信号線を介して前記画素回路に第１信号電流及び第２信号電流の和の信号電流を供給し、前記第１信号電流に応じた第１駆動電流及び前記第２信号電流に応じた第２駆動電流の和の駆動電流を前記記憶部に記憶させ、
前記駆動電流を前記記憶部に記憶させた後、前記画素スイッチにより前記画素部を非選択し、
前記画素部の非選択時において、前記記憶部に記憶された前記第１駆動電流及び第２駆動電流を順に前記表示素子に出力するアクティブマトリクス型表示装置の駆動方法。
【請求項１０】
前記第２信号電流は、前記第１信号電流のＮ倍であり、
前記第２駆動電流は、前記第１駆動電流のＮ倍であり、
前記画素部の非選択時において、前記第１駆動電流を第１表示期間、前記表示素子に出力し、前記第２駆動電流を前記第１表示期間の１／Ｎ倍である第２表示期間、前記表示素子に出力する請求項９に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１１】
前記画素部の非選択時において、前記記憶部に記憶された前記第１駆動電流及び第２駆動電流を交互に前記表示素子に出力する請求項９に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１２】
前記各画素部は、前記表示素子及び画素回路間に直列に接続された出力スイッチをさらに備え、前記記憶部は、電源電圧に接続されたソース及び前記出力スイッチに接続されたドレインを含み、前記第１駆動電流を出力する第１駆動トランジスタと、前記電源電圧に接続されたソース及び前記出力スイッチに接続されたドレインを含み、前記第１駆動トランジスタに並列に接続され、前記第２駆動電流を出力する第２駆動トランジスタと、前記第１駆動トランジスタのソース及びゲート間の電位、並びに前記第２駆動トランジスタのソース及びゲート間の電位を保持する保持容量と、前記画素スイッチ、並びに第１及び第２駆動トランジスタのゲート間に接続され、前記画素部の選択時に導通状態となり、前記画素部の非選択時に非導通状態となる保持スイッチと、前記第１駆動トランジスタのドレイン及び出力スイッチ間に接続され、前記第１駆動電流を出力させるかどうか切替える第１切替えスイッチと、前記第２駆動トランジスタのドレイン及び出力スイッチ間に接続され、前記第２駆動電流を出力させるかどうか切替える第２切替えスイッチと、を有しているアクティブマトリクス型表示装置の駆動方法において、
前記画素スイッチを導通状態とし、前記画素部を選択し、
前記画素部の選択時において、前記出力スイッチを非導通状態とするとともに、前記第１切替えスイッチ、第２切替えスイッチ及び保持スイッチを導通状態とし、前記駆動電流を前記記憶部に記憶させ、
前記駆動電流を前記記憶部に記憶させた後、前記画素スイッチを非導通状態とし、前記画素部を非選択し、
前記画素部の非選択時において、前記第２切替えスイッチ及び保持スイッチを非導通状態とするとともに、前記出力スイッチ及び第１切替えスイッチを導通状態とし、前記第１駆動トランジスタから前記第１駆動電流を前記表示素子に出力し、前記第１切替えスイッチ及び保持スイッチを非導通状態とするとともに、前記出力スイッチ及び第２切替えスイッチを導通状態とし、前記第２駆動トランジスタから前記第２駆動電流を前記表示素子に出力する請求項９に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１３】
１垂直走査期間に１水平走査期間のみ前記画素部を選択し、他の水平走査期間にそれぞれ前記画素部を非選択し、
前記画素部の非選択時において、前記第１駆動電流を１水平走査期間、前記表示素子に出力し、前記第２駆動電流を前記第１期間の１／Ｎ倍の期間、前記表示素子に出力する請求項１０に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１４】
前記画素スイッチ、出力スイッチ、第１切替えスイッチ、第２切替えスイッチ及び保持スイッチにパルス信号を供給し、これらを導通状態及び非導通状態とし、
前記パルス信号を供給する際、前記パルス信号の立下り期間及び立ち上がり期間で、前記パルス信号の供給を０乃至５μ秒止める請求項１２に記載のアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置は、各画素に表示素子としての有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。画素回路は、例えば、有機ＥＬ素子に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。このような有機ＥＬ表示装置として、電流信号により画素回路への画像情報を供給する方式が知られている（例えば、特許文献１）。
【０００５】
電流信号により信号供給を行なう表示装置の場合には、十分な信号供給ができなくなる恐れがある。特に、書き込む電流値が小さい場合に書き込み不足に起因する表示不良が生じる、という問題があった。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示画像に不具合が生じる。
【０００６】
このような書き込み不足を防止するため、有機ＥＬ素子に対して上記駆動トランジスタと並列に接続されたダミーの駆動トランジスタを設けた有機ＥＬ表示装置が開発されている。なお、ダミーの駆動トランジスタは駆動トランジスタと同様に形成されている。この場合、１画素に、有機ＥＬ素子に供給したい階調電流の２倍の電流の電流信号を供給し、回路画素に電流信号を書き込んだ後、駆動トランジスタを介して階調電流を有機ＥＬ素子に供給する。
【０００７】
階調電流の２倍の電流の電流信号を回路画素に書き込むため、上記書き込み不足を防止することができる。低階調側での書き込みも良好に行うことができるため、表示画像に生じる不具合を抑制することができる。
【特許文献１】特開２００６−３０９１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記駆動トランジスタ及びダミーの駆動トランジスタは、製造誤差により、特性にバラツキが生じる場合がある。特性にバラツキが生じた駆動トランジスタ及びダミーの駆動トランジスタを用いた場合、所望の階調電流を有機ＥＬ素子に供給することはできない。このため、上記した場合、表示画像にムラ（さらつき）等の不具合が生じる。  
この発明は以上の点に鑑みなされたもので、その目的は、表示品位の向上したアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第１信号電流及び第２信号電流の和の信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記画素部の選択及び非選択を制御する画素スイッチと、前記画素部の選択時において前記第１信号電流に応じた第１駆動電流及び前記第２信号電流に応じた第２駆動電流の和の駆動電流を記憶する記憶部と、を含み、前記画素部の非選択時に前記記憶部に記憶された前記第１駆動電流及び第２駆動電流を順に前記表示素子に出力する。
【００１０】
また、本発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、信号線駆動回路と、を備え、前記各画素回路は、前記画素部の選択及び非選択を制御する画素スイッチと、記憶部と、を含んでいるアクティブマトリクス型表示装置の駆動方法において、
前記画素スイッチにより前記画素部を選択し、
前記画素部の選択時において、前記信号線駆動回路より前記映像信号線を介して前記画素回路に第１信号電流及び第２信号電流の和の信号電流を供給し、前記第１信号電流に応じた第１駆動電流及び前記第２信号電流に応じた第２駆動電流の和の駆動電流を前記記憶部に記憶させ、
前記駆動電流を前記記憶部に記憶させた後、前記画素スイッチにより前記画素部を非選択し、
前記画素部の非選択時において、前記記憶部に記憶された前記第１駆動電流及び第２駆動電流を順に前記表示素子に出力する。
【発明の効果】
【００１１】
この発明によれば、表示品位の向上したアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を、有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に適用した実施の形態について詳細に説明する。
【００１３】
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１０および有機ＥＬパネルを制御するコントローラ１２を備えている。
【００１４】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）、第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。
【００１５】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１６】
図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０ａ、出力スイッチ２６及び記憶部３２を備えている。
【００１７】
記憶部３２は、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ、保持スイッチ２１ｃ、第１駆動トランジスタ２２ａ、第２駆動トランジスタ２２ｂ及びキャパシタとしての保持容量ＣＳを備えている。
【００１８】
画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ、保持スイッチ２１ｃ、第１駆動トランジスタ２２ａ、第２駆動トランジスタ２２ｂ及び出力スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００１９】
本実施形態において、画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ、保持スイッチ２１ｃ、第１駆動トランジスタ２２ａ、第２駆動トランジスタ２２ｂ及び出力スイッチ２６をそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００２０】
画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ、保持スイッチ２１ｃ、第１駆動トランジスタ２２ａ、第２駆動トランジスタ２２ｂ及び出力スイッチ２６の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これらは、第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００２１】
第１駆動トランジスタ２２ａは、電圧電源線ＰＶＤＤと基準電圧電源線ＰＶＳＳとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。基準電圧電源線ＰＶＳＳおよび電圧電源線ＰＶＤＤは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。
【００２２】
第２駆動トランジスタ２２ｂは、電圧電源線ＰＶＤＤと基準電圧電源線ＰＶＳＳとの間で有機ＥＬ素子１６と直列に接続され、第１駆動トランジスタ２２ａと並列に接続され、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。第２駆動トランジスタ２２ｂのゲート幅は、第１駆動トランジスタ２２ａのゲート幅のＮ倍である。この実施の形態において、Ｎ＝２である。
【００２３】
保持容量ＣＳは、第１駆動トランジスタ２２ａのソース及びゲート間に接続され、映像信号により決定される第１駆動トランジスタ２２ａのゲート制御電位を保持するとともに、第２駆動トランジスタ２２ｂのソース及びゲート間に接続され、映像信号により決定される第２駆動トランジスタ２２ｂのゲート制御電位を保持する。
【００２４】
画素スイッチ２０ａは対応する映像信号線Ｘ（１〜ｎ）と、第１、第２駆動トランジスタ２２ａ、２２ｂのドレインとの間に接続され、そのゲートは対応する第１走査線Ｓｇａ（１〜ｍ）に接続されている。画素スイッチ２０ａは、第１走査線Ｓｇａ（１〜ｍ）から供給される制御信号Ｓａ（１〜ｍ）に応答してオン（導通状態）、オフ（非導通状態）される。画素スイッチ２０ａは、表示画素ＰＸの選択及び非選択を制御するものである。表示画素ＰＸの選択時において、画素スイッチ２０ａは、オンとなり、対応する映像信号線Ｘ（１〜ｎ）から映像信号を取り込む。
【００２５】
第１切替えスイッチ２１ａは、第１駆動トランジスタ２２ａのドレイン及び画素スイッチ２０ａ間に接続され、そのゲートは、第２走査線Ｓｇｂ（１〜ｍ）に接続されている。第１切替えスイッチ２１ａは、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号Ｓｂ（１〜ｍ）に応じてオン、オフされる。
【００２６】
第２切替えスイッチ２１ｂは、第２駆動トランジスタ２２ｂのドレイン及び画素スイッチ２０ａ間に接続され、そのゲートは、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号Ｓｃ（１〜ｍ）に応じてオン、オフされる。
【００２７】
保持スイッチ２１ｃは、第１、第２駆動トランジスタ２２ａ、２２ｂのゲート及び画素スイッチ２０ａ間に接続されている。保持スイッチ２１ｃのゲートは、第１走査線Ｓｇａ（１〜ｍ）に接続されている。保持スイッチ２１ｃは、第１走査線Ｓｇａ（１〜ｍ）からの制御信号Ｓａ（１〜ｍ）に応じてオン、オフされる。
【００２８】
第１切替えスイッチ２１ａ及び保持スイッチ２１ｃのオン、オフを制御することにより、第１駆動トランジスタ２２ａのゲート及びドレイン間の接続、非接続が制御される。第２切替えスイッチ２１ｂ及び保持スイッチ２１ｃのオン、オフを制御することにより、第２駆動トランジスタ２２ｂのゲート及びドレイン間の接続、非接続が制御される。保持スイッチ２１ｃは、第１、第２駆動トランジスタ２２ａ、２２ｂのゲート及びドレイン間の接続、非接続を制御するとともに、保持容量ＣＳからの電流リークを規制する。
【００２９】
出力スイッチ２６は、第１、第２駆動トランジスタ２２ａ、２２ｂのドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第４走査線Ｓｇｄ（１〜ｍ）に接続されている。出力スイッチ２６は、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号Ｓｄ（１〜ｍ）によりオン、オフ制御され、第１駆動トランジスタ２２ａおよび第２駆動トランジスタ２２ｂと有機ＥＬ素子１６との接続、非接続を制御する。つまり、出力スイッチ２６は第１駆動トランジスタ２２ａ側の電流経路および第２駆動トランジスタ２２ｂ側の電流経路と表示素子１６との接続、非接続を制御する。
【００３０】
次に図３を参照して、第１駆動トランジスタ２２ａおよび有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
第１駆動トランジスタ２２ａを構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなるチャネル層５０を備え、このチャネル層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。
【００３１】
チャネル層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。
【００３２】
ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。第１駆動トランジスタ２２ａのドレイン電極Ｄは、層間絶縁膜５４上に形成された配線及び第１切替えスイッチ２１ａ（図２）を介して出力スイッチ２６に接続されている。
【００３３】
なお、画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ、保持スイッチ２１ｃ、第２駆動トランジスタ２２ｂ及び出力スイッチ２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。
【００３４】
層間絶縁膜５４上には映像信号線Ｘ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００３５】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００３６】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００３７】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と対向する面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００３８】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００３９】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および図２に示すように、出力バッファを介して各行の表示画素ＰＸに４種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｓｄ（１〜ｍ）を供給する。制御信号Ｓａ（１〜ｍ）、制御信号Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、制御信号Ｓｄ（１〜ｍ）は、第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）に供給される。
【００４０】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して第１信号電流Ｉｓｉｇ及び第２信号電流ＮＩｓｉｇの和の信号電流（１＋Ｎ）Ｉｓｉｇを複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。なお、第２信号電流ＮＩｓｉｇは、第１信号電流ＩｓｉｇのＮ倍である。
【００４１】
図２に示すように、信号線駆動回路１５は、各映像信号線Ｘ（１〜ｎ）に接続された複数のソースＩＣ３０を備えている。各ソースＩＣ３０は、可変のＮチャネルＩＣで形成され、電流供給部として機能する。ソースＩＣ３０は、映像信号線Ｘ（１〜ｎ）を通して画素回路１８に、階調電流としての信号電流（１＋Ｎ）Ｉｓｉｇを供給する。信号電流（１＋Ｎ）Ｉｓｉｇは、同一の映像信号配線Ｘ（１〜ｎ）を用いて複数の表示画素ＰＸに供給される。
【００４２】
信号電流（１＋Ｎ）Ｉｓｉｇの電流量は、書き込み不足が生じない電流量に設定されている。つまり、信号電流（１＋Ｎ）Ｉｓｉｇの電流量は、一水平走査期間（ｔ）の、映像信号線Ｘの配線容量（Ｃｐ）に最高階調表示から最低階調表示までの電位変化分（最大電圧変化ΔＶ）を掛けた値に相当する電荷量よりも大きな値に設定される（（１＋Ｎ）Ｉｓｉｇ＞Ｃｐ×ΔＶ／ｔ）。信号電流（１＋Ｎ）Ｉｓｉｇは、例えば、有機ＥＬ表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。なお、信号電流（１＋Ｎ）Ｉｓｉｇは、階調に応じて可変する信号電流である。
【００４３】
上記のように構成された有機ＥＬ表示装置において、画素回路１８の動作は、信号電流書込み動作、第１表示動作としての第１発光動作及び第２表示動作としての第２発光動作に分けられる。
【００４４】
図４は、制御信号Ｓａ１、Ｓｂ１、Ｓｃ１、Ｓｄ１のオン、オフタイミング示すタイミングチャートである。図５は、１行目の表示画素ＰＸにおける画素回路１８の動作を模式的に示している。
【００４５】
まず、信号電流の書き込み期間について説明する。ここでは、書き込み期間は、１垂直走査期間（１Ｖ）に１水平走査期間（１Ｈ）のみである。  
図１、図２、図４及び図５に示すように、信号電流書き込み動作では、例えば、１行目の表示画素ＰＸに対し、第１走査線駆動回路１４ａから画素スイッチ２０ａ、保持スイッチ２１ｃ及び第１切替えスイッチ２１ａをオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓａ１、Ｓｂ１が出力される。
【００４６】
同時に、第２走査線駆動回路１４ｂから、第２切替えスイッチ２１ｂをオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓｃ１が出力されるとともに、出力スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓｄ１が出力される。
【００４７】
これにより、画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ及び保持スイッチ２１ｃがオン（導通状態）、出力スイッチ２６がオフ（非導通状態）に切換えられ、信号電流書込み動作が開始される。
【００４８】
信号電流書込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、例えば、階調に応じた所定の信号電流（１＋Ｎ）Ｉｓｉｇが映像信号線Ｘ１に供給され、画素スイッチ２０ａを介して、選択された表示画素ＰＸに供給される。
【００４９】
表示画素ＰＸにおいて、画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ及び保持スイッチ２１ｃはオン状態にあり、取り込まれた信号電流（１＋Ｎ）Ｉｓｉｇは、記憶部３２に供給され、第１、第２駆動トランジスタ２２ａ、２２ｂを書き込み状態とする。信号電流（１＋Ｎ）Ｉｓｉｇの内、第１信号電流Ｉｓｉｇが第１駆動トランジスタ２２ａに供給され第１駆動トランジスタ２２ａを書き込み状態とし、第２信号電流ＮＩｓｉｇが第２駆動トランジスタ２２ｂに供給され第２駆動トランジスタ２２ｂを書き込み状態とする。
【００５０】
しかしながら、第１、第２駆動トランジスタ２２ａ、２２ｂは、製造誤差により、特性にバラツキが生じる場合がある。この実施の形態において、第１、第２駆動トランジスタ２２ａ、２２ｂの特性にバラツキが生じている場合について説明する。この場合、信号電流（１＋Ｎ）Ｉｓｉｇの内、第１信号電流Ｉｓｉｇ＋ΔＩが第１駆動トランジスタ２２ａに供給され第１駆動トランジスタ２２ａを書き込み状態とし、第２信号電流ＮＩｓｉｇ−ΔＩが第２駆動トランジスタ２２ｂに供給され第２駆動トランジスタ２２ｂを書き込み状態とする。
【００５１】
これにより、電圧電源線ＰＶＤＤから第１駆動トランジスタ２２ａを通して映像信号線Ｘ１に書き込み電流Ｉｓｉｇ＋ΔＩが流れるとともに、電圧電源線ＰＶＤＤから第２駆動トランジスタ２２ｂを通して映像信号線Ｘ１に書き込み電流ＮＩｓｉｇ−ΔＩが流れる。そして、第１信号電流Ｉｓｉｇ＋ΔＩの電流量に対応した第１駆動トランジスタ２２ａのゲート及びソース間電位、並びに第２信号電流ＮＩｓｉｇ−ΔＩの電流量に対応した第２駆動トランジスタ２２ｂのゲート及びソース間電位が保持容量ＣＳに書き込まれる。
【００５２】
書き込み期間に続く１水平走査期間において、制御信号Ｓｄ１をオフ状態に維持したまま、制御信号Ｓａ１、Ｓｂ１、Ｓｃ１がオフ電位（ハイレベル）となり、画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ、保持スイッチ２１ｃ及び出力スイッチ２６がオフとなる。これにより、保持容量ＣＳは書き込まれた電位を保持し、信号電流書込み動作が終了する。
【００５３】
次に、第１表示期間としての第１発光期間について説明する。ここでは、第１発光期間の長さは、１水平走査期間である。
【００５４】
図１、図２、図４及び図６に示すように、制御信号Ｓａ１、Ｓｃ１をオフ状態に維持したまま、制御信号Ｓｂ１、Ｓｄ１がオン電位（ローレベル）となり、第１切替えスイッチ２１ａおよび出力スイッチ２６がオンとなる。これにより、第１発光動作が開始される。
【００５５】
第１発光期間において、第１駆動トランジスタ２２ａは、保持容量ＣＳに書き込まれたゲート制御電圧により、第１信号電流Ｉｓｉｇ＋ΔＩに対応した電流量の第１駆動電流Ｉｓｉｇ＋ΔＩを出力する。このため、第１駆動トランジスタ２２ａを通して供給された第１駆動電流Ｉｓｉｇ＋ΔＩが出力スイッチ２６を通して有機ＥＬ素子１６に出力される。これにより、第１発光期間（１Ｈ）、有機ＥＬ素子１６が発光し、第１発光動作が行われる。
【００５６】
次に、第２表示期間としての第２発光期間について説明する。ここで、第２発光期間の長さは、１水平走査期間の１／Ｎ倍であり、この実施の形態において、第２発光期間の長さは、１水平走査期間の１／２倍である。
【００５７】
図１、図２、図４及び図７に示すように、制御信号Ｓａ１をオフ状態に、Ｓｄ１をオン状態に維持したまま、制御信号Ｓｂ１がオフ電位（ハイレベル）となり、制御信号Ｓｃ１がオン電位（ローレベル）となり、第２切替えスイッチ２１ｂおよび出力スイッチ２６がオンとなる。これにより、第２発光動作が開始される。
【００５８】
第２発光期間において、第２駆動トランジスタ２２ｂは、保持容量ＣＳに書き込まれたゲート制御電圧により、第２信号電流ＮＩｓｉｇ−ΔＩに対応した電流量の第２駆動電流ＮＩｓｉｇ−ΔＩを出力する。第２駆動電流は、第１駆動電流の約Ｎ倍である。
【００５９】
このため、第２駆動トランジスタ２２ｂを通して供給された第２駆動電流ＮＩｓｉｇ−ΔＩが出力スイッチ２６を通して有機ＥＬ素子１６に出力される。これにより、第２発光期間（Ｈ／Ｎ）、有機ＥＬ素子１６が発光し、第２発光動作が行われる。第２発光期間後、制御信号Ｓｃ１がオフ電位（ハイレベル）となり、第２切替えスイッチ２１ｂがオフとなる。これにより、１水平走査期間から第２発光期間を引いた期間（１−１／Ｎ）Ｈ、有機ＥＬ素子１６は非発光状態となる。
【００６０】
その後、第１発光動作及び第２発光動作を交互に行う。言い換えると、第１駆動電流及び第２駆動電流を交互に有機ＥＬ素子１６に出力する。発光期間（表示期間）は、１フレーム期間後に、再び制御信号Ｓｄ１がオフ電位となるまでである。
【００６１】
次に、発光期間、有機ＥＬ素子１６に出力される平均の電流量について説明する。１水平走査期間あたり、第１駆動電流の電流量の平均はＩｓｉｇ＋ΔＩとなり、第２駆動電流の電流量の平均は、Ｉｓｉｇ−ΔＩ／Ｎとなる。上記したことから、発光期間、有機ＥＬ素子１６に出力される平均の電流量は、Ｉｓｉｇ＋ΔＩ／２（１−１／Ｎ）となる。この実施の形態において、Ｎ＝２であるため、上記平均の電流量は、Ｉｓｉｇ＋ΔＩ／４となる。
【００６２】
第１駆動電流及び第２駆動電流を交互に有機ＥＬ素子１６に出力しているため、第１駆動電流又は第２駆動電流のみを有機ＥＬ素子１６に出力している場合に比べ、有機ＥＬ素子１６に出力する駆動電流をＩｓｉｇに近づけることができる。
【００６３】
上記のように構成された有機ＥＬ表示装置及び有機ＥＬ表示装置の駆動方法によれば、映像信号電流の書き込みにおいて、映像信号線を介して画素回路１８の記憶部３２に１＋Ｎ倍の信号電流（１＋Ｎ）Ｉｓｉｇを供給し書き込む。発光時、第１信号電流に応じた第１駆動電流及び第２信号電流に応じた第２駆動電流をに表示素子１６へ出力する構成としている。映像信号線へ供給する信号電流の電流値を通常の１＋Ｎ倍にできるため、映像信号線の配線容量よりも十分に大きな値に設定することがでる。従って、低輝度で表示を行う場合でも、配線容量に影響されることなく、充分にかつ短時間で信号電流を書き込むことができ、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。
【００６４】
映像信号線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも低電流の映像信号の書き込み不足も解消することができる。例えば、従来では、最高階調表示（白表示）の映像信号の書き込みを行なった後、最低階調表示（黒表示）の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することも可能となる。
【００６５】
第１駆動電流及び第２駆動電流は、交互に表示素子１６に出力されている。このため、発光期間、有機ＥＬ素子１６に出力される平均の電流量は、第１駆動電流又は第２駆動電流のみを有機ＥＬ素子１６に出力している場合に比べ、Ｉｓｉｇに近づけることができる。これにより、製造誤差により、第１、第２駆動トランジスタ２２ａ、２２ｂの特性にバラツキが生じた場合であっても、表示画像に生じるムラ（さらつき）等の不具合を抑制することができる。
【００６６】
画素スイッチ２０ａ及び保持スイッチ２１ｃは、それぞれＰチャネル型のトランジスタで形成され、共通の制御信号Ｓａ１により開閉制御される。制御信号の数を削減できるため、消費電力の削減を図ることができる。  
上記したことから、表示品位の向上した有機ＥＬ表示装置及び有機ＥＬ表示装置の駆動方法を得ることができる。
【００６７】
次に、上記実施の形態の有機ＥＬ表示装置の駆動方法の変形例について説明する。  
図８に示すように、第２発光期間から非発光状態に切替える際、制御信号Ｓｃ１をオフ電位（ハイレベル）とし、第２切替えスイッチ２１ｂをオフにするのではなく、制御信号Ｓｄ１をオフ電位（ハイレベル）とし、出力スイッチ２６をオフにしても良い。上記した場合でも、上述した実施の形態と同様の効果を得ることができる。
【００６８】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００６９】
例えば、画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ、保持スイッチ２１ｃ及び出力スイッチ２６は、Ｐチャネル型のトランジスタに限らず、Ｎチャネル型のトランジスタにより構成してもよい。また、画素スイッチ２０ａおよび保持スイッチ２１ｃは、キャリアが同一であれば、Ｐチャンネル型あるいはＮチャネル型のいずれでも構成することができる。
【００７０】
第１切替えスイッチ２１ａは、電圧電源線ＰＶＤＤ及び第１駆動トランジスタ２２ａ間に直列に接続されても良い。第２切替えスイッチ２１ｂは、画素スイッチ２０ａ及び第２駆動トランジスタ２２ｂ間、又は電圧電源線ＰＶＤＤ及び第２駆動トランジスタ２２ｂ間に直列に接続されても良い。
【００７１】
第２信号電流あるいは第２駆動電流を、第１信号電流あるいは第１駆動電流のＮ倍とする際、第２駆動トランジスタ２２ｂのＷ／Ｌを、第１駆動トランジスタ２２ａのＷ／ＬのＮ倍とすれば良い。ここで、Ｗはゲート幅であり、Ｌはゲート長である。  
また、上述した実施の形態において、Ｎ＝２として説明したが、Ｎ＜２、２＜Ｎとしても良い。
【００７２】
画素スイッチ２０ａ、第１切替えスイッチ２１ａ、第２切替えスイッチ２１ｂ、保持スイッチ２１ｃ及び出力スイッチ２６を導通状態及び非導通状態にするため、これらのスイッチにパルス信号を供給するが、パルス信号を供給する際、パルス信号の立下り期間及び立ち上がり期間で、パルス信号の供給を０乃至５μ秒止めても良い。これにより、信号切り替わりタイミングの重なりを防止することができる。
【００７３】
この発明は、有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に限定されるものではなく、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法であれば適用可能である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態に係る有機ＥＬ表示装置を概略的に示す平面図。
【図２】上記有機ＥＬ表示装置における表示画素の等価回路を示す平面図。
【図３】上記有機ＥＬ表示装置の第１駆動トランジスタ及び有機ＥＬ素子を示す断面図。
【図４】上記有機ＥＬ表示装置の駆動方法における制御信号のオン、オフ（ｈｉｇｈ、ｌｏｗ）タイミングを、書き込み期間及び発光期間と併せて示すタイミングチャート。
【図５】上記有機ＥＬ表示装置の第１信号電流及び第２信号電流書き込み時における表示画素の等価回路を示す図。
【図６】上記有機ＥＬ表示装置の第１発光動作における表示画素の等価回路を示す図。
【図７】上記有機ＥＬ表示装置の第２発光動作における表示画素の等価回路を示す図。
【図８】図４に示した有機ＥＬ表示装置の駆動方法の変形例における制御信号のオン、オフ（ｈｉｇｈ、ｌｏｗ）タイミングを、書き込み期間及び発光期間と併せて示すタイミングチャート。
【符号の説明】
【００７５】
８…絶縁基板、１０…有機ＥＬパネル、１２…コントローラ、１４ａ、１４ｂ…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、１８…画素回路、２０ａ…画素スイッチ、２１ａ…第１切替えスイッチ、２１ｂ…第２切替えスイッチ、２１ｃ…保持スイッチ、２２ａ…第１駆動トランジスタ、２２ｂ…第２駆動トランジスタ、２６…出力スイッチ、３０…ソースＩＣ、ＣＳ…保持容量。
【図１】
2009069291.tif 000003
【図２】
2009069291.tif 000004
【図３】
2009069291.tif 000005
【図４】
2009069291.tif 000006
【図５】
2009069291.tif 000007
【図６】
2009069291.tif 000008
【図７】
2009069291.tif 000009
【図８】
2009069291.tif 000010