(57)【要約】【課題】ゲートに絶縁体を用いるＺｎＯ系トランジスタで、ゲート制御動作を迅速に行うことができるＺｎＯ系トランジスタを提供する。【解決手段】ＭｇＺＺｎＯ基板１上に、ＭｇＸＺｎＯ層２、ＭｇＹＺｎＯ層３が積層されている。ＭｇＸＺｎＯ層２とＭｇＹＺｎＯ層３の界面で２次元電子ガスが発生する。４はゲート絶縁膜であり、ＭｇＹＺｎＯ層３に接して形成されている。ゲート絶縁膜は、立方晶の結晶構造を有し、Ｍｇ及びＣａ成分を含んだ酸化物であるＭｇＣａＯ膜４で構成されている。ＭｇＣａＯ膜４上にはゲート電極５が形成される。このようにして、ゲート絶縁膜とＺｎＯ系半導体との格子不整合を緩和する。【選択図】        図１
2009212375.tif 000002
【特許請求の範囲】
【請求項１】
ＺｎＯ系半導体に絶縁体が接して形成されたゲート構造を備えたＺｎＯ系トランジスタであって、
前記絶縁体の少なくとも一部は立方晶の結晶構造を有する酸化物で構成されていることを特徴とするＺｎＯ系トランジスタ。
【請求項２】
前記ＺｎＯ系半導体は基板上に形成された積層体で構成されており、前記積層体は基板に近い側からＭｇＸＺｎＯ（０≦Ｘ＜１）層、ＭｇＹＺｎＯ（０＜Ｙ＜１）層の順に積層され、Ｍｇ組成がＸ＜Ｙを満たしていることを特徴とする請求項１記載のＺｎＯ系トランジスタ。
【請求項３】
前記ＭｇＸＺｎＯ層とＭｇＹＺｎＯ層の界面に発生する電子蓄積領域をチャネル領域とする請求項２に記載のＺｎＯ系トランジスタ。
【請求項４】
前記酸化物はＭｇ及びＣａを成分に含んでいることを特徴とする請求項１〜請求項３のいずれか１項に記載のＺｎＯ系トランジスタ。
【請求項５】
前記酸化物はＭｇＣａＯであることを特徴とする請求項４に記載のＺｎＯ系トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート構造を有するＺｎＯ系トランジスタに関する。
【背景技術】
【０００２】
近年、多機能物質として酸化物が注目されており、研究成果が次々と発表されているが、問題点もある。例えば、青色ＬＥＤに用いられる窒化物では、いくつか機能の違う薄膜を積層したりエッチングしたりすることにより、特異な機能を発現するデバイスを作製することができるが、酸化物は薄膜形成法がスパッタかＰＬＤ（パルスレーザーデポジション）などに限られており、半導体素子のような積層構造を作製しにくい。スパッタは通常結晶薄膜を得るのが難しく、ＰＬＤは基本的に点蒸発であるので、２インチ程度であっても大面積化が困難である。
【０００３】
酸化物で半導体素子のような構造が作れる手法としてプラズマを使った分子線エピタキシー法（Plasma assisted molecular beam epitaxy :PAMBE）が行われている。これを使った研究として最も注目されているものの一つがＺｎＯ系化合物である。
【０００４】
ＺｎＯやＭｇＺｎＯは、ウルツアイトという結晶構造で構成されているが、その結晶構造に起因して自発的な電気双極子モーメントを持っている。双極子モーメントは分極電荷を発生させるため、双極子モーメントが不連続になる界面では、分極電荷の差に相当するキャリア蓄積が発生する。この不連続面に同時にポテンシャルバリアが存在すると、電子は２次元ガスとなるため、ＨＥＭＴ（高電子移動度トランジスタ）が構成できる。これが、ＡｌＧａＮ／ＧａＮの界面を用いてＧａＮ系半導体でＨＥＭＴが盛んに研究されている理由である。
【０００５】
近年、ＺｎＯ／ＭｇＺｎＯの界面においても、非特許文献１に示すように、２次元電子ガスが存在することがわかった。上記文献では、２次元電子ガスの電子移動度は、６０００ｃｍ２Ｖ−１ｓ−１程度であったが、最近我々の得た結果では、既出願の特願２００８−２１９５３に示したように、１４０００ｃｍ２Ｖ−１ｓ−１を超える値を出すことがわかり、ＨＥＭＴ応用への展望が開けてきた。
【０００６】
ＨＥＭＴを構成するときには、チャネル部分のＯＮ−ＯＦＦ動作をするためのゲートが必要である。ゲート構造には、ショットキー型が用いられることが多いが、ショットキー型は、電子の漏れを抑制するのが難しいため、ゲートとドレイン間のリーク、ゲートとソース間のリーク等を起こしやすいという難点がある。そこで、絶縁体を用いてゲートを構成することが行われている。
【０００７】
ＭＩＳ型と呼ばれる絶縁体を用いたゲート構造は、半導体、絶縁体、金属電極の順に形成されるが、半導体に対して絶縁体を形成すると、全くの異種材料のため、必ず界面準位の発生を伴う。そのために、表面処理等に繊細な注意が必要なことが多い。III−Ｖ族半導体で構成される素子では、ＭＯＳ型と呼ばれるゲート構造が良く用いられるが、これは、金属電極−酸化物（絶縁体）−半導体の構造になっている。
【０００８】
III−Ｖ族半導体と、これと接触する酸化物とは全く種類の違う材料であるため、界面準位密度が高くなり、界面準位の制御が難しい。例えば、シリコン結晶とＳｉＯ２絶縁膜とは、ほとんど理想的な界面をもたらし、界面準位密度は非常に小さい。
【０００９】
ところで、界面準位は、半導体とゲート絶縁膜の界面においては、原子間の結合が不完全なために存在する欠陥、格子不整合等に起因して発生する。界面準位は、電子の動きを邪魔するために、トランジスタの出力性能が劣化するという問題があった。例えば、ＧａＡｓでは、どのような絶縁体との接合を作っても常にバンドギャップ内に高密度の界面準位が生じ、ｎ型ＭＩＳＦＥＴとしては働かない。また、ゲートのオン−オフ制御動作が遅い等の問題も発生する。
【非特許文献１】A Tsukazaki et al., Science315(2007)1338
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ＺｎＯ系半導体により、ＭＯＳ型又はＭＩＳ型のトランジスタを構成する場合にも同様な問題が発生する。例えば、一般的に良く用いられているＳｉＯ２では、ＺｎＯ系半導体との界面では界面準位密度が高くなって、ゲート制御動作が不完全なものとなっていた。
【００１１】
本発明は、上述した課題を解決するために創案されたものであり、ゲートに絶縁体を用いるＺｎＯ系トランジスタで、ゲート制御動作を適切に行うことができるＺｎＯ系トランジスタを提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１記載の発明は、ＺｎＯ系半導体に絶縁体が接して形成されたゲート構造を備えたＺｎＯ系トランジスタであって、前記絶縁体の少なくとも一部は立方晶の結晶構造を有する酸化物で構成されていることを特徴とするＺｎＯ系トランジスタである。
【００１３】
また、請求項２記載の発明は、前記ＺｎＯ系半導体は基板上に形成された積層体で構成されており、前記積層体は基板に近い側からＭｇＸＺｎＯ（０≦Ｘ＜１）層、ＭｇＹＺｎＯ（０＜Ｙ＜１）層の順に積層され、Ｍｇ組成がＸ＜Ｙを満たしていることを特徴とする請求項１記載のＺｎＯ系トランジスタである。
【００１４】
また、請求項３記載の発明は、前記ＭｇＸＺｎＯ層とＭｇＹＺｎＯ層の界面に発生する電子蓄積領域をチャネル領域とする請求項２に記載のＺｎＯ系トランジスタである。
【００１５】
また、請求項４記載の発明は、前記酸化物はＭｇ及びＣａを成分に含んでいることを特徴とする請求項１〜請求項３のいずれか１項に記載のＺｎＯ系トランジスタである。
【００１６】
また、請求項５記載の発明は、前記酸化物はＭｇＣａＯであることを特徴とする請求項４に記載のＺｎＯ系トランジスタである。
【発明の効果】
【００１７】
本発明によれば、ＺｎＯ系半導体に絶縁体が接して形成されたゲート構造を備えたＺｎＯ系トランジスタであって、この絶縁体の少なくとも一部は立方晶の結晶構造を有する酸化物で構成されているので、ＺｎＯ系半導体と酸化物との界面における格子不整合を小さくすることができ、界面準位密度を低下させることができる。したがってゲート制御動作を適切に行うことができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の一実施形態を説明する。図１は本発明によるＺｎＯ系トランジスタの断面構造の一例を示す。
【００１９】
以下、ＺｎＯ系半導体やＺｎＯ系薄膜等のＺｎＯ系とは、特に断らないかぎり、ＺｎＯ又はＺｎＯを含む化合物から構成されるものであり、具体例としては、ＺｎＯの他、IIＡ族元素とＺｎ、IIＢ族元素とＺｎ、またはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物を含むものを意味する。
【００２０】
図１〜図５は、ＺｎＯ系トランジスタとして特にＨＥＭＴ構造が示されている。これらの実施例では、ＺｎＯ系基板とその上に形成されたＭｇＸＺｎＯ（０≦Ｘ＜１）層、ＭｇＹＺｎＯ（０＜Ｙ＜１）層の積層構造（Ｘ＜Ｙ）を１組備え、ゲート構造が金属電極とＭｇＹＺｎＯ層とで絶縁体を挟んで形成されたＨＥＭＴの構造を示す。ここで、絶縁体は立方晶構造を有する酸化物であるとともに、Ｍｇ（マグネシウム）及びＣａ（カルシウム）成分を含んだ酸化物で構成されている。
【００２１】
１はＭｇＺＺｎＯ（０≦Ｚ＜１）基板、２はＭｇＸＺｎＯ（０≦Ｘ＜１）層、３はＭｇＹＺｎＯ（０＜Ｙ＜１）層を示す。ここで、Ｘ＜Ｙと、上側のＭｇＺｎＯの方がＭｇ組成比率を高くしている。これは、ＭｇＸＺｎＯ層２とＭｇＹＺｎＯ層３の界面で２次元電子ガスの発生が行われるようにするためである。
【００２２】
４はゲート絶縁膜であり、ＭｇＹＺｎＯ層３に接して形成され、上述したように立方晶の結晶構造を有し、Ｍｇ及びＣａ成分を含んだ酸化物であるＭｇＣａＯ膜で構成されている。５はゲート電極であり、ＭｇＣａＯ膜４に接して形成されており、金属Ａｕで構成される。また、６はソース電極、７はドレイン電極であり、いずれもＩｎＺｎ／Ｔｉ／Ａｕの金属多層膜で形成される。８は層間絶縁膜であり、ＳｉＯ２等で構成される。また、ＭｇＹＺｎＯ層３の一部はＩｎ拡散が行われたドナードープ部３ａを形成している。２ＤＥＧは、２次元電子ガス領域（電子蓄積層）を示し、ＭｇＸＺｎＯ層２とＭｇＹＺｎＯ層３の界面と図の点線で挟まれた領域を示している。ここで、ソース電極６と直下のドナードープ部３ａとでソース電極部を、ドレイン電極７と直下のドナードープ部３ａとでドレイン電極部を、ゲート電極５とＭｇＣａＯ膜４とでゲート電極部を構成している。
【００２３】
また、ソース電極６、ドレイン電極７のいずれも、ＩｎＺｎ／Ｔｉ／Ａｕの他に、ＩｎＺｎ／Ｔｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕ、Ｃｒ／Ａｕ、Ｃｒ／Ｐｄ／Ａｕの金属多層膜で構成することもできる。ゲート電極５についても、Ａｕの他に、Ａｌ、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ等で形成することができる。層間絶縁膜８についても、ＳｉＯ２の他に、ＳｉＯＮ、Ａｌ２Ｏ３等で構成することができる。ドナードープ部３ａについては、Ｉｎ拡散の他に、Ｇａ拡散、III族元素のイオンインプランテーション等を用いることができる。以下、図２〜図５まで、変形された構造の実施例を示すが、上記構成材料等の事項は、同様に適用される。
【００２４】
以上のように構成した場合、ＺｎＯ系半導体とＭｇＣａＯとは、格子不整合が小さくなり、界面において、原子間の結合が取りやすくなり、界面準位密度が下がる。ＺｎＯとＭｇＣａＯとの格子不整合を小さくできることは、「J. Nishi et al., Applied Surface Science vol.252 (2006)2507-2511」 に記載されている。ＺｎＯ系半導体は、ウルツ鉱構造（六方晶構造）であり、ＭｇＣａＯは立方晶（キュービッククリスタル）構造であるが、ＺｎＯ系半導体とＭｇＣａＯでは両方ともに酸化物であることにより、界面結合で有利である。酸化物の結合はイオン性が強いため、結合角の融通が効き易い。例えば、「H.Hosono J.Non-Crystal Solids. Vol.352,851(2006)」に示されるように、Ｓｉ（シリコン）のような完全共有結合では結合角にマージンがなく、異種材料が存在すると、必ず結合が切れ、界面準位ができるが、酸化物ではこの問題は小さくなる。さらに、特定の結晶面で接合すると、境界面では格子不整合を緩和することができ、界面準位密度を小さくすることができる。
【００２５】
例えば、ＺｎＯ系半導体をＣ面（０００１）成長させて、そのＣ面上にＭｇＣａＯの（１１１）が平行になるように結晶成長させる。そのとき、立方晶のＭｇＣａＯの（１１１）面の格子定数を調節して構成すると高い電界効果移動度が得られる。また、ＺｎＯ系半導体として用いるＭｇＺｎＯは、完全に結晶成長していなくとも、前記の高い電界効果移動度は得られる。これをＨＥＭＴに適用すると高周波特性を損なわないオン−オフ動作、ヒステリシスのないトランジスタを形成することができる。
【００２６】
また、立方晶の酸化物としては、上記ＭｇＣａＯの他に、ＭｇＯ（酸化マグネシウム）やＭｇＡｌ２Ｏ４（スピネル）を用いても良い。これらのゲート絶縁膜とＭｇＹＺｎＯ（０＜Ｙ＜１）層３とを接触させると、両方ともに酸化物というだけではなく、Ｍｇ成分も共通に含まれているので、成分が非常に近くなり、界面での原子間の結合が取りやすくなり界面準位密度を低下させることができる。
【００２７】
ところで、ＭｇＣａＯ膜４直下のＭｇＹＺｎＯ層３の厚みは、ＭｇＣａＯ膜４とＭｇＹＺｎＯ層３との接触によって発生する空乏層幅よりも厚くするとノーマリーオンとなり、薄くするとノーマリーオフにすることができる。なお、ノーマリーとは、ゲート電圧が０Ｖの状態においてと言う意味である。空乏層の幅は、直下のＭｇＹＺｎＯ層３のドナー濃度ＮＤによっておよそ決まる。
【００２８】
また、図１〜図５に記載されたＳはソース端子、Ｇはゲート端子、Ｄはドレイン端子を表わす。これらの端子は図示されていないが、層間絶縁膜８の一部が除去されて、ソース端子Ｓはソース電極６と、ドレイン端子Ｄはドレイン電極７と、ゲート端子Ｇはゲート電極５と接続されている。そして、ノーマリーオフの場合は、ゲート端子Ｇに正の電圧が印加されると、ゲート絶縁膜（ＭｇＣａＯ膜４）の直下に反転分布領域（チャネル領域）が生まれ、ソース−ドレイン間が導通する。
【００２９】
図２は、ＭｇＣａＯ膜４直下のＭｇＹＺｎＯ層３の膜厚を薄くしたリセスゲート構造を示す。この構造ではＭｇＣａＯ膜４直下部分の２次元電子ガスのキャリア濃度を薄くし、一方、抵抗を小さくすることが必要なソース電極部直下及びドレイン電極部直下の２次元電子ガスのキャリア濃度を濃くすることができ、電極の目的に応じた設計ができる。
【００３０】
トランジスタでは、ソース−ゲート間抵抗が高いと、ゲート電圧を高く設定しないと所望のドレイン−ソース間電流が得られなくなる。したがって、ソース−ゲート間抵抗を低くすることがトランジスタでは重要である。そこで、図３のように、ソース電極部とゲート電極部の間の距離を縮めた構造として、ソース−ゲート間抵抗を低くするように構成することもできる。
【００３１】
図４は耐圧を上げる構造としたものである。耐圧を上げる構造として用いられるフィールドプレート構造を使用した。層間絶縁膜８の一部にソース電極部と接続した電極６ａを配置し、この電極６ａとフィールドプレート４０とを接続し、フィールドプレート４０でゲート電極５の上部全体を覆うように層間絶縁膜８上に形成し、ドレイン側の電場をシールドして、ゲート電極５の端部分の破壊を防ぐ。
【００３２】
図５では、ソース電極６直下のドナードープ部３ｂの長さを長くして、導電性のＭｇＺＺｎＯ（０≦Ｚ＜１）基板４１に電気的に接続するように構成している。このように、フィールドプレート構造を表面と裏面の両側で形成し、更に耐圧を上げる構造をとることができる。なお、ＭｇＺＺｎＯ基板４１は、導電性の基板とするために、例えばアンドープもしくはＧａドープのＺｎＯ基板を用いる。
【００３３】
一方、図１〜図４に記載されているＭｇＺＺｎＯ基板１は、絶縁性の基板であり、例えば、ＮｉやＣｒ等の遷移金属をドープをしたＺｎＯ基板で構成される。また、上記図１〜図５までの実施例の構造を目的に応じて適宜組み合わせた構造としても良い。
【００３４】
図１〜図５に示されるＨＥＭＴの製造方法を以下に説明する。ＭｇＺＺｎＯ基板１又は４１を薄い塩酸で処理し、加熱した後、ＭｇＸＺｎＯ層２として例えばキャリア濃度が１７乗以下のアンドープＭｇＺｎＯ層又はｎ型ＭｇＺｎＯ層を成長させる。次に、ＭｇＹＺｎＯ層３としてｐ型ＭｇＺｎＯ層を積層する。Ｍｇはバンドギャップを広げるために添加している。アンドープＭｇＺｎＯ層、ｎ型ＭｇＺｎＯ層及びｐ型ＭｇＺｎＯ層の薄膜形成方法として、ＭＢＥ（分子線エピタキシー法）を用いた。ＭＢＥ以外に、ＣＶＤ（化学気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＰＬＤ（パルスレーザー堆積法）なども適用可能である。
【００３５】
ＭｇＺＺｎＯ基板１又は４１として例えばＺｎＯ基板を用い、ＺｎＯ基板の＋Ｃ面を結晶成長に使用した。他にもＺｎＯ基板の酸素極性面、Ｍ面も使用可能である。ＺｎＯ基板は予備加熱室で２５０℃に２０分間保持される。それから成長室に搬送され８００℃に加熱された後、成長温度に保たれる。成長温度は３００〜１０００℃である。主原料はＺｎ（純度９９．９９９９９％）と酸素ガス（純度９９．９９９９９％）を用いた。窒素ガスをｐ型のドーパントの原料として用いた。原料に用いるガスとして、他にオゾン（Ｏ３）、二酸化窒素（ＮＯ２）、一酸化二窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）なども適する。
【００３６】
ＺｎはＫセルのルツボ内で、２５０〜３５０℃に加熱され、成長用基板表面に供給される。Ｍｇを使用する場合は、Ｚｎと同様にＫセルのルツボ内で３００〜４００℃に加熱され、成長用基板表面に供給される。酸素ガスはそれぞれのラジカルセルを通って、成長用基板表面に到達する。ラジカルセル内では高周波が印加され、ガスはプラズマ状態になり化学活性の高い状態になる。高周波の周波数は１３．５６ＭＨｚ、出力は３００〜４００Ｗを適用したが、それ以外の周波数（２．４ＧＨｚ）や出力（５０Ｗ〜２ｋＷ）も適用可能である。酸素ガスは０．３〜３ｓｃｃｍ、窒素ガスの流量は０．２〜１ｓｃｃｍとした。以上のように、少なくとも１組のＭｇＸＺｎＯ（０≦Ｘ＜１）とＭｇＹＺｎＯ（０＜Ｙ＜１）の薄膜積層構造（Ｘ＜Ｙ）を形成する。
【００３７】
次に、ドナーを拡散又はインプランテーションしてドナードープ部３ａや３ｂを作製する。その後、ソース電極及びドレイン電極のパターニングを行い、蒸着又はスパッタで各電極を形成する。なお、インプランテーションによりドナードープ部を形成する場合は、インプランテーションを行った後、４００〜８００℃で焼き鈍しアニールした後、ソース電極及びドレイン電極のパターニングを行い、蒸着又はスパッタで各電極を形成する。電極にＩｎＺｎ系の合金を用いる場合は、２００〜５００℃でアニールを行う。
【００３８】
次に、スパッタ、ＭＢＥ法を用いて、ゲート絶縁膜であるＭｇＣａＯ膜４を形成する。続けてＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３など絶縁特性に優れた絶縁膜を重ねて形成するとなお望ましい。パターニング後、イオンミリングなどを使ってパターンを切る。
【００３９】
次に、ゲート絶縁膜上にゲート電極５を蒸着、もしくはスパッタで形成する。その後、層間絶縁膜８を形成する。次に、図４、５のように、フィールドプレートがある場合はフィールドプレート４０を形成する。
【００４０】
なお、図５の場合は、ソース電極６側のドナードープ部３ｂを深くドープする必要があるので、インプランテーションによりドナードープ部を形成する場合、ドナードープ部３ａと３ｂのフォトリソグラフィは別々に行い、ドナードープ部３ｂのインプランテーション後の焼き鈍しアニールの時間を長くする。
【図面の簡単な説明】
【００４１】
【図１】本発明のＺｎＯ系トランジスタの一構成例を示す図である。
【図２】本発明のＺｎＯ系トランジスタの一構成例を示す図である。
【図３】本発明のＺｎＯ系トランジスタの一構成例を示す図である。
【図４】本発明のＺｎＯ系トランジスタの一構成例を示す図である。
【図５】本発明のＺｎＯ系トランジスタの一構成例を示す図である。
【符号の説明】
【００４２】
１      ＭｇＺＺｎＯ基板
２      ＭｇＸＺｎＯ層
３      ＭｇＹＺｎＯ層
４      ＭｇＣａＯ膜
５      ゲート電極
６      ソース電極
７      ドレイン電極
８      層間絶縁膜
【図１】
2009212375.tif 000003
【図２】
2009212375.tif 000004
【図３】
2009212375.tif 000005
【図４】
2009212375.tif 000006
【図５】
2009212375.tif 000007