(57)【要約】【課題】ゲート電極層又はゲート電極を活性化するために熱処理をしても閾値の負側へのシフトを抑制した半導体装置の製造方法を提供する。【解決手段】炭化珪素基板１０上に酸化膜１８を形成する工程と、酸化膜１８上にゲート電極層２０を形成した後にパターニングしてゲート電極２２を形成する工程と、を有する半導体装置の製造方法であって、ゲート電極層２０又はゲート電極２２を、酸化性ガスと不活性ガスとの混合ガス雰囲気にて熱処理することを特徴とする半導体装置の製造方法。【選択図】図１
2009212365.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板上に酸化膜を形成する工程と、該酸化膜上にゲート電極層を形成した後にパターニングしてゲート電極を形成する工程と、を有する半導体装置の製造方法であって、
前記ゲート電極層又は前記ゲート電極を、酸化性ガスと不活性ガスとの混合ガス雰囲気にて熱処理することを特徴とする半導体装置の製造方法。
【請求項２】
前記酸化性ガスが前記混合ガスに対して５体積％以上５０体積％以下含有されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸化性ガスがＯ２、Ｎ２Ｏ、ＮＯ２、及びＨ２Ｏからなる群より選択される少なくとも１つであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記不活性ガスがＡｒ及び／又はＮ２であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記混合ガスでの熱処理を７５０℃以上９００℃以下で行うことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記酸化膜を、前記炭化珪素基板を熱酸化することにより形成することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記酸化膜を、化学的気相成長法により５００℃以上９００℃以下で形成することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記酸化膜を、前記酸化膜を形成する前にアモルファスシリコン層を形成し、該アモルファスシリコン層を熱酸化して形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記酸化膜を、テトラエトキシシランと酸素との混合ガス雰囲気にて形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記炭化珪素基板が、立方晶炭化珪素基板であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関するものであり、特に、炭化珪素基板を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）結晶を用いた半導体デバイスは、Ｓｉ結晶を用いた従来の半導体デバイスと比べて高耐圧、高温動作といった特徴がある。これは、炭素原子が含まれることで原子間距離が短くなりより強固な結合となるため、半導体のバンドギャップが２倍以上に大きくなる。その結果、２倍以上の電界まで耐圧が高まり、また高温まで半導体特性が保たれる。
【０００３】
このような炭化珪素基板上に酸化膜を形成する方法としては、Ｏ２等のドライ酸化やＨ２Ｏ等のＷｅｔ酸化等の酸化性雰囲気にて基板を熱処理する技術が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００７−２０１３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特に３Ｃ−炭化珪素基板上に酸化膜を形成すると、炭化珪素基板と酸化膜との界面に形成される界面準位及び固定電荷が問題となっている。これに対しては、４Ｈ−炭化珪素基板では使用する面方向によって最適な酸化条件が異なるが、Ｓｉ面では１３００℃程度のドライ酸化、Ａｒポストアニール、及びＨ２アニールが有効であり、また、１３５０℃のＮ２Ｏ酸化等も有効である。また、Ｃ面では１０００℃程度のＷｅｔ酸化が有効である。
一方、同様の条件を３Ｃ−炭化珪素基板にて評価すると、４Ｈ−炭化珪素のＣ面と特性が近く、ドライ酸化では固定電荷が非常に多く、Ｗｅｔ酸化が有効である。
また、一般的に、酸化膜上に、例えばポリシリコンにてゲート電極を形成した後、ゲート電極を活性化するため熱処理を行う。しかしながら、ゲート電極を活性化する際に行う熱処理により、炭化珪素基板とゲート酸化膜との界面に炭素が偏析（パイルアップ）してしまう。この偏析した炭素により炭化珪素基板とゲート酸化膜との界面準位の上昇、すなわち正の固定電荷が発生するため、フラットバンド電圧の絶対値が大きくなる。すると、半導体装置の閾値が負にシフトしてしまう。これは、前述のように、酸化膜（ゲート酸化膜）をＷｅｔ酸化にて形成した場合でも、負にシフトする問題点があった。また、閾値が負側にシフトする量が小さい場合には、燐等を注入することにより閾値を正側にシフトする補正をすることができるものの、シフトする量が大きい場合には、この方法にて対処することができない。
従って、ゲート電圧を印加していない状態であっても半導体装置に電流が流れてしまい、いわゆるノーマリーオフのデバイスを製造することができなかった。
【０００６】
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、ゲート電極層又はゲート電極を活性化するために熱処理をしても閾値の負側へのシフトを抑制した半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明者は鋭意検討した結果、下記の半導体装置の製造方法を用いることにより、上記問題を解決できることを見出し、上記目的を達成するに至った。
【０００８】
即ち、本発明の半導体装置の製造方法は、炭化珪素基板上に酸化膜を形成する工程と、該酸化膜上にゲート電極層を形成した後にパターニングしてゲート電極を形成する工程と、を有する半導体装置の製造方法であって、前記ゲート電極層又は前記ゲート電極を、酸化性ガスと不活性ガスとの混合ガス雰囲気にて熱処理することを特徴とする。
また、前記酸化性ガスが前記混合ガスに対して５体積％以上５０体積％以下含有されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ゲート電極層又はゲート電極を活性化するために熱処理をしても閾値の負側へのシフトを抑制した半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の半導体装置の製造方法は、炭化珪素基板上に酸化膜を形成する工程と、該酸化膜上にゲート電極層を形成した後にパターニングしてゲート電極を形成する方法と、を有する半導体装置の製造方法であって、前記ゲート電極層又は前記ゲート電極を、酸化性ガスと不活性ガスとの混合ガス雰囲気にて熱処理する。
半導体装置の製造方法では、以下の作用、効果を奏するものと推察される。
一般的にゲート電極を活性化させるためにゲート電極を熱処理するが、この熱処理により酸化膜中の炭素原子が炭化珪素基板と酸化膜との界面に偏在する。この炭素原子は正の固定電荷の挙動を示す原因となり、界面準位も増加し、フラットバンド電圧がマイナス側に増加する。すると閾値がマイナス側に大きくシフトするため、半導体装置のスイッチング特性が劣化してしまう。
しかしながら、本発明では、酸化性ガスと不活性ガスとの混合ガスにてゲート電極層又はゲート電極を熱処理するため、前記界面に偏在する炭素原子をＣＯやＣＯ２等の炭酸ガスとして消失することができる。
従って、炭化珪素基板と酸化膜との界面の固定電化と界面準位とを低減することができるため、フラットバンド電圧の絶対値を低減することができる。すなわち、閾値の負側へのシフトを抑制し、スイッチング特性が大幅に向上する。
また、本発明における混合ガスは不活性ガスを含有しているため、ゲート電極の酸化を抑制することができる。
さらに、ゲート電極層をパターニングしてゲート電極を形成した後にゲート電極を酸化性雰囲気で熱処理する場合、ゲート電極のエッジ部分のダメージが再酸化により回復するため、半導体装置の耐圧歩留まりが向上する。
【００１１】
以下、本発明の半導体装置の製造方法にて用いる炭化珪素基板、及び半導体装置の製造方法について、図面を参照して説明する。なお、図面には、この発明が理解できる程度に各構成部位の形状、大きさ及び配置関係が概略的に示されているにすぎず、これによりこの発明が特に限定されるものではない。以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これは好適例の一つにすぎず、従って、何らこれらに限定されない。また、導電型については、Ｎ型の炭化珪素基板を用いる態様を記載したが、Ｐ型であっても構わず、拡散層においても同様である。
【００１２】
〔炭化珪素基板〕
本発明の半導体装置の製造方法にて製造した半導体装置は、高耐圧、及び高温動作の観点から炭化珪素基板を用いているが、炭化珪素としては、例えば、２Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、８Ｈ−ＳｉＣ、１０Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ等が挙げられる。なお、これらは「Ｒａｍｓｄｅｌｌの表記法」で表したものであり、最初の数字は積層方向（ｃ軸方向）の１周期中に含まれるＳｉ−Ｃ単位層の数であり、後のアルファベットは、Ｃ：立方晶、Ｈ：六方晶、Ｒ：菱面体を表す。前記炭化珪素において、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣは２０００℃以上の高温にて製造され、３Ｃ−ＳｉＣは１８００℃以下の低温で製造することができる。これらの中で、３Ｃ−ＳｉＣは結晶内における電子の走行速度が最も高く（飽和電子速度はＳｉの２．７倍）、かつ従来のＳｉに類似した結晶構造（立方晶）である。従って、高速・高効率・微細化デバイスの製造が可能であり、尚且つ低温にて製造することができるという観点から、３Ｃ−ＳｉＣ基板を用いることが好ましい。
また、３Ｃ−ＳｉＣ基板は、Ｓｉを基板としてＣＶＤ法を用いたヘテロエピタキシャル成長により製造することができるため、大口径化が容易で基板製造コストを他の方法よりも低く抑えることができる。
【００１３】
＜第１の実施形態＞
本発明の第１の実施形態における半導体装置の製造方法を、図１、及び図２に沿って詳述する。
まず、図１（Ａ）のように、窒素をドープしたＮ型の炭化珪素基板１０の表層領域に、各種不純物を注入し、Ｐ型拡散層１２、Ｎ＋拡散層１４、及びＰ＋拡散層１６を形成する。例えば、Ｐ型拡散層１２やＰ＋拡散層１６にはＡｌイオンを注入し、Ｎ＋拡散層（ＭＯＳＦＥＴのソース部分）には燐を注入する。注入方法としては、例えば、従来のイオンインプランテーション法が挙げられる。その後、例えば、Ａｒ雰囲気中や１×１０−５Ｐａ以下の真空中、１５００〜１７００℃程度の温度で数分から６０分程度の処理時間で上記不純物の活性化と共に基板の結晶性を回復させる。
【００１４】
そして、図１（Ｂ）のように、炭化珪素基板１０の表面にゲート酸化膜１８を形成する。ゲート酸化膜１８（酸化膜）の形成には、例えば表層領域に前述の拡散層１２、１４、及び１６が形成された炭化珪素基板１０を熱酸化により形成することが好ましい。
熱酸化の条件としては、例えば、酸化性雰囲気であれば特に限定されないが、炭素原子の偏析を抑制する観点から、例えば、Ｈ２とＯ２との混合ガス雰囲気にて、熱酸化の保持温度及び保持時間を１１００〜１２００℃程度で３０分程度の処理時間で形成することが好ましい。前記混合ガス雰囲気、すなわちＷｅｔ雰囲気にてゲート酸化膜１８を形成すると、ゲート酸化膜１８中の炭素原子の偏析を抑制することができる。また、熱酸化の処理では、昇降温中も前記混合ガス中で行うことが好ましい。炭素原子の偏析を更に抑制することができるためである。
前記混合ガス中のＨ２とＯ２との混合比は、Ｈ２：Ｏ２＝１：２〜１：１００程度であることが好ましい。１：２未満であると、爆発の危険性がある。また、１：１００より大きいと、Ｏ２が多すぎるためドライ雰囲気に近い状態となり、ゲート酸化膜中の炭素原子が偏析され、固定電荷、及び界面電位の増加によるフラットバンド電圧が負側にシフトし、半導体装置の閾値が負側に大きくシフトしてしまうことがある。
【００１５】
次いで、図１（Ｃ）のように、燐を含むゲート電極層２０を形成する。ゲート電極層２０を形成する条件は、例えば、ＳｉＨ４ガスとＰＨ４ガスを１０：１程度の割合で流し、５００〜６００℃の温度で行う。ここで、ゲート電極層２０の抵抗を下げる必要がある場合には、ゲート電極層２０上にＷＳｉを１００〜３００ｎｍ程度形成すればよい。
この後、図１（Ｄ）のように、公知のフォトリソ、エッチング工程によりゲート電極２２を形成する。
【００１６】
このように形成したゲート電極２２を活性化するために熱処理を行う。この熱処理における熱処理の雰囲気ガスとしては、酸化性ガスと不活性ガスとの混合ガスを用いる。この混合ガスは、あらかじめ混合しておいた混合ガスを処理装置中に導入してもよく、酸化性ガスと不活性ガスとを別々に処理装置中に導入してもよい。
本発明における混合ガスの混合比は、混合ガスの全体積に対して酸化性ガスの含有量が５体積％以上５０体積％以下であることが好ましい。これらの範囲にあると、前述のように、フラットバンド電圧が低下し、ゲート電極２２の酸化を抑制するため、希フッ酸等で除去する工程を必要としない点で好ましい。このような範囲の中でも、１０体積％以上５０体積％以下であることが特に好ましい。この範囲であれば、閾値のシフトを抑制し、ゲート電極の酸化を抑制する本発明の効果を発現しやすくなる。また、前述のように、ゲート電極２２が、ポリシリコン上にＷＳｉを積層した構造であってもＷＳｉの酸化を抑制することができる。
本発明における酸化性ガスとしては、Ｏ２、Ｎ２Ｏ、ＮＯ２、及びＨ２Ｏからなる群より選択される少なくとも１つであることが好ましい。これらのガスであれば、炭化珪素基板１０とゲート酸化膜１８との界面近傍に偏析する炭素原子を除去することができる。
また、本発明における不活性ガスとしては、ゲート電極２２を酸化させないようなガスであれば特に限定されないが、汎用性等の観点から、例えばＡｒ及び／又はＮ２であることが好ましい。
ゲート電極層２０としては、ポリシリコン、ＷＳｉ、ＴｉＳｉ、ＮｉＳｉ、ＣｏＳｉ等が挙げられ、これらを少なくとも２層以上積層してもよい。特にポリシリコンを用いる場合には、熱処理によりポリシリコンの結晶化にて活性化する効果を奏する。
【００１７】
本発明におけるゲート電極２２の熱処理温度は７５０℃以上９００℃以下であることが好ましい。７５０℃未満であるとゲート電極２２が活性化せず、一方９００℃より大きいとゲート電極２２が酸化されてしまい、尚且つ炭素原子が多く偏析し閾値が負側に大きくシフトしてしまう。このような効果をより発現しやすくするための熱処理温度としては、７５０℃以上８００℃以下であることが好ましい。ここで、熱処理温度とは、熱処理保持温度のことを表す。また、このような熱処理温度での保持時間は、１０分以上３０分以下であることが好ましい。１０分未満であるとゲート電極２２が活性化せず、３０分より大きいとゲート電極２２が酸化されてしまい、尚且つ炭素原子が多く偏析してしまう。
【００１８】
これらの中でも、ゲート電極層２０又はゲート電極２２を熱処理する条件としては、酸化性ガスがＯ２又はＨ２Ｏであり、不活性ガスがＡｒ又はＮ２であり、酸化性ガスと不活性ガスとの混合ガスに対する酸化性ガスの含有量が１０体積％以上５０体積％以下であり、熱処理温度が７５０℃以上９００℃以下であり、保持時間が１０分以上３０分以下であることが特に好ましい態様として挙げられる。
【００１９】
なお、このゲート電極２２を活性化するための熱処理は、前述のようにフォトリソ、エッチング後のゲート電極２２に対して行ってもよく、フォトリソ、エッチング前のゲート電極層２０に行ってもよい。いずれのタイミングでゲート電極を活性化しても、炭化珪素基板とゲート酸化膜との界面に偏析する炭素原子を酸化性雰囲気中の酸素にて除去することができる。
【００２０】
最後に、図２（Ｅ）のように、露出しているゲート酸化膜をエッチングにより除去し、層間絶縁膜２４を形成し、例えばＡｌ、Ｃｕのコンタクトホール２６、及び配線（不図示）を形成して半導体装置を製造する。
【００２１】
＜第２の実施形態＞
本発明の第２の実施形態における半導体装置の製造方法を、図３、及び図４に沿って詳述する。
まず、図３（Ａ）のように、図１（Ａ）と同様にして炭化珪素基板３０の表層領域に、Ｐ型拡散層３２、Ｎ＋拡散層３４、及びＰ＋拡散層３６を形成する。
【００２２】
その後、図３（Ｂ）のように、炭化珪素基板３０上にアモルファスシリコン層３７を形成する。ＳｉＨ４雰囲気中、若しくはＳｉＨ２Ｃｌ２雰囲気中にて、５００℃以上５２０℃以下程度の温度で成膜する。５００℃未満であると成長速度が遅く、５２０℃より高い温度で成膜するとポリシリコンが形成されてしまう。アモルファスシリコン層３７の膜厚は、ＳｉＣ基板を酸化しないという観点から、所望のゲート酸化膜の１／３〜１／２程度である。
【００２３】
次いで、アモルファスシリコン層３７を形成した後、図３（Ｃ）のように、熱酸化によりゲート酸化膜３８を形成する。この熱酸化の条件としては、前述の第１の実施形態におけるゲート酸化膜１８の熱酸化において、熱処理温度を７５０℃以上９００℃以下の温度とした以外は、第１の実施形態と同様にして行った。
このように、ゲート酸化膜３８を形成する条件としては、化学的気相成長法（ＣＶＤ）法により、５００℃以上９００℃以下で成膜することが好ましい。すなわち、本発明における成膜温度は、前述のようにアモルファスシリコン層３７の成膜温度や熱酸化における熱処理温度をも含むものである。
【００２４】
最後に、図３（Ｄ）、図４（Ｅ）、及び図４（Ｆ）のように、図１（Ｃ）、図１（Ｄ）、及び図２（Ａ）に示す工程と同様にして、ゲート電極層４０を形成した後に、フォトリソ・エッチングによりゲート電極４２を形成する。そして、層間絶縁膜４４及びコンタクトホール４６を形成して半導体装置を製造する。
【００２５】
このように、本発明の第２の実施形態における半導体装置の製造方法では、ゲート酸化膜３８の酸化源を炭化珪素基板３０ではなくアモルファスシリコン層３７を酸化し、更に熱処理温度も炭化珪素基板が酸化されない温度にて行う。従って、炭化珪素基板３０中の炭素原子の影響を受けず、固定電圧や界面準位を低減したゲート酸化膜３８が得られる。また、その後にゲート電極４２を第１の実施形態と同様に７５０℃以上９００℃以下の温度で酸化性雰囲気にて活性化を行うため、炭化珪素基板３０とゲート酸化膜３８との界面近傍に炭素原子が偏析せずに、良好なゲート酸化膜３８を形成することができる。さらには、段差被覆性に優れるＣＶＤ膜を酸化してゲート酸化膜３８を形成することから、炭化珪素基板３０に存在する欠陥を抑制し、更には段差等に起因するゲート酸化膜耐圧の劣化をも抑制することができる。
【００２６】
＜第３の実施形態＞
本発明の第３の実施形態における半導体装置の製造方法は、前述した第２の実施形態における半導体装置の製造方法において、アモルファスシリコン層を熱酸化するのではなく、ゲート酸化膜をＣＶＤ法にて炭化珪素基板上に直接成膜する工程を有する。
具体的には、例えば、テトラエトキシシラン（ＴＥＯＳ）と酸素の混合ガス雰囲気中、低圧化にて６００℃以上９００℃以下の温度で成膜することが挙げられる。
前記混合ガスとしては、テトラエトキシシランの代わりにＳｉＨ４、Ｓｉ２Ｈ６を用いてもよい。また、酸素の代わりに、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏを用いてもよい。
成膜時の温度としては、９００℃以上であると炭化珪素基板中の炭素原子の偏析が著しく、６００℃以下ではＳｉ原料の分解が進まないため好ましくない。
【００２７】
前述のようにゲート酸化膜を成膜すると、第２の実施形態にて説明したように、ＣＶＤ法にて成膜しているので段差被膜性に優れることから、段差等に起因するゲート酸化膜耐圧の劣化をも抑制することができる。また、酸化するための工程を別途設ける必要がないため、製造工程及び製造時間を短縮させることができる。
【実施例】
【００２８】
本発明の半導体装置の製造方法により半導体装置を製造し、そのＣＶ特性、及びゲート電極の酸化について評価した。
〔実施例１〕
実施例１では、前述の第１の実施形態で説明した半導体装置の製造方法に準じて製造した。以下に詳細を記載する。
−半導体装置の製造−
まず、３Ｃ−ＳｉＣ基板に、窒素原子を１×１０１６／ｃｍ３ドープし、Ｎ型基板を準備する。次いで、Ｈ２Ｏ雰囲気（Ｗｅｔ雰囲気）中、昇降温速度が３０℃／ｍｉｎ．、１１７０℃で２５分間処理して３Ｃ−ＳｉＣを熱酸化しゲート酸化膜を形成した。そして、ＳｉＨ４ガスとＰＨ４ガスとをチャンバー内に流し５５０℃にて４００ｎｍのポリシリコン層を形成した。その後、酸素を１０％含んだ雰囲気（Ｎ２：Ｏ２＝５００ｓｃｍ：４５００ｓｃｍ）雰囲気中、８００℃、２０分の熱処理を行いゲート電極を活性化し、フォトリソ、エッチングにてゲート電極パターンを形成し、ＭＯＳキャパシタを製造した。
【００２９】
−半導体装置の評価−
・ＣＶ特性
ＣＶ特性の評価としては、アジレントテクノロジー社製のＬＣＲメータ（型番：４２７４Ａ）を用いて、測定周波数が１００ｋＨｚ、測定ステップ電圧０．２Ｖの条件にて、ゲート電圧と最大容量値で規格化したキャパシタンス（μＦ／ｃｍ２）とから得られるヒステリシスを測定し、当該ヒステリシスの負側へのシフトと傾きを評価した。また、このＣＶ特性の評価結果から、フラットバンド電圧Ｖｆｂを求めた。
評価結果を図５、及び表１に示す。
・ゲート電極の酸化
ゲート電極表面の酸化の程度については、下記のように段階的に評価した。
◎：特性評価する殆どの箇所でＣＶ曲線が得ることができ、ゲート電極表面の酸化の影響を無視することができる。
○：特性評価する際、多くの箇所でＣＶ曲線が得られず、ゲート電極表面の酸化の影響を受けている箇所が多い。酸化膜除去の工程を追加する場合がある。
△：ゲート電極表面に酸化膜が厚く形成されており、酸化膜を除去しなければＣＶ特性を評価することができなかった。
結果を表１に示す。
【００３０】
〔実施例２〕
実施例２では、前述の第１の実施形態で説明した半導体装置の製造方法に準じて製造した。
具体的には、実施例１において、ゲート電極を活性化するための熱処理雰囲気を、Ｎ２：Ｏ２＝２５００ｓｃｍ：２５００ｓｃｍに代えた以外は実施例１と同様にしてＭＯＳキャパシタを製造した。
結果を図５、及び表１に示す。
【００３１】
〔実施例３〕
実施例３では、前述の第２の実施形態で説明した半導体装置の製造方法に準じて製造した。
具体的には、実施例１において、熱酸化する代わりに、以下のようにしてゲート酸化膜を形成した以外は実施例１と同様にしてＭＯＳキャパシタを製造した。
まず、ＣＶＤ法にてＳｉＨ４雰囲気中、５１０℃にてアモルファスシリコン層を形成した。次いで、Ｈ２Ｏ雰囲気（Ｗｅｔ雰囲気）中、昇降温速度が３０℃／ｍｉｎ．、８５０℃で３０分間処理してアモルファスシリコン層を熱酸化しゲート酸化膜を形成した。
このようにして製造したＭＯＳキャパシタのＣＶ特性を評価した。評価結果は、実施例１と同様の結果が得られた。
【００３２】
〔実施例４〕
実施例４では、前述の第３の実施形態で説明した半導体装置の製造方法に準じて製造した。
具体的には、実施例３において、アモルファスシリコンを熱酸化する代わりに、以下のようにしてゲート酸化膜を形成した以外は実施例１と同様にしてＭＯＳキャパシタを製造した。
拡散層を形成した炭化珪素基板を、ＣＶＤ法にて、テトラエトキシシランと酸素との混合比が２：１の混合ガス中、１Ｐａ、７００℃で６０分間処理してゲート酸化膜を成膜した。
このようにして製造したＭＯＳキャパシタのＣＶ特性を評価した。評価結果は、実施例１と同様の結果が得られた。
【００３３】
〔比較例１〕
実施例１において、ゲート電極の熱処理雰囲気を、混合ガスの代わりにＮ２ガス中で熱処理した以外は実施例１と同様にしてＭＯＳキャパシタを製造し、当該製造方法にて製造したＭＯＳキャパシタのＣＶ特性を評価した。
結果を図５、及び表１に示す。
【００３４】
【表１】
2009212365.tif 000003
＊アモシリ：アモルファスシリコン
＊ＴＥＯＳ：テトラエトキシシラン
【００３５】
図５から明らかなように、本発明の半導体装置の製造方法にて製造したＭＯＳキャパシタ半導体装置は、ＣＶ特性が負側へのシフトが低減されている。また、表１より、ゲート電極の酸化については、ゲート電極のＶｆｂが小さいにもかかわらず酸化が進行していないことがわかった。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施形態における半導体装置の製造方法の、炭化珪素基板に拡散層を形成してからゲート電極を形成する工程の工程断面図である。
【図２】本発明の第１の実施形態における半導体装置の製造方法の、層間絶縁膜、及びコンタクトホールを形成する工程の工程断面図である。
【図３】本発明の第２の実施形態における半導体装置の製造方法の、炭化珪素基板に拡散層を形成してからゲート電極層を形成する工程の工程断面図である。
【図４】本発明の第２の実施形態における半導体装置の製造方法の、ゲート電極を形成してから層間絶縁膜及びコンタクトホールを形成する工程の工程断面図である。
【図５】本発明の半導体装置の製造方法、及び従来の製造方法にて製造した半導体装置のＣＶ特性を評価した結果を表す図である。
【符号の説明】
【００３７】
１０、３０  炭化珪素基板
１２、３２  Ｐ型拡散層
１４、３４  Ｎ＋拡散層
１６、３６  Ｐ＋拡散層
１８、３８  （ゲート）酸化膜
２０、４０  ゲート電極層
２２，４２  ゲート電極
２４、４４  層間絶縁膜
２６、４６  コンタクトホール
３７  アモルファスシリコン層
１００、２００  半導体装置
【図１】
2009212365.tif 000004
【図２】
2009212365.tif 000005
【図３】
2009212365.tif 000006
【図４】
2009212365.tif 000007
【図５】
2009212365.tif 000008