(57)【要約】【課題】  活性領域の表層部を熱酸化したときに、活性領域の縁に酸化膜の薄い部分が発生することを防止することができる半導体装置の製造方法を提供する。【解決手段】  半導体基板の表層部に、該半導体基板の表面よりも上方に突出した素子分離絶縁膜を形成することにより活性領域を画定する。活性領域の表面のうち、素子分離絶縁膜に接する一部の領域が、素子分離絶縁膜の突出部の陰になる条件で、半導体基板の表層部に、半導体基板の表層部の酸化速度を低下させる元素を斜め方向から注入する。この元素の注入後、活性領域の表面を熱酸化することにより、第１の酸化膜を形成する。【選択図】  図３−３
2009152392.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表層部に、該半導体基板の表面よりも上方に突出した素子分離絶縁膜を形成することにより活性領域を画定する工程と、
前記活性領域の表面のうち、前記素子分離絶縁膜に接する一部の領域が、該素子分離絶縁膜の突出部の陰になる条件で、前記半導体基板の表層部に、前記半導体基板の表層部の酸化速度を低下させる元素を斜め方向から注入する工程と、
前記元素の注入後、前記活性領域の表面を熱酸化することにより、第１の酸化膜を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
前記元素が窒素である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記元素を斜め方向から注入する工程において、前記素子分離絶縁膜の突出部の陰になる領域の幅が２５ｎｍ以上になる条件で注入を行う請求項１または２に記載の半導体装置の製造方法。
【請求項４】
半導体基板の表層部に形成されて活性領域を画定する素子分離絶縁膜と、
前記活性領域と交差するように、前記半導体基板の上に配置されたゲート電極と、
前記活性領域内において、前記ゲート電極と前記半導体基板との間に配置され、シリコンと酸素とを含み、前記素子分離絶縁膜に接する一部分の厚さが、それよりも内側の部分の厚さよりも厚い酸化膜を含むゲート絶縁膜と
を有し、
前記ゲート絶縁膜を構成する前記酸化膜は、少なくとも相対的に薄い部分において、前記半導体基板の表層部の酸化速度を低下させる元素を含有し、相対的に厚い部分においては、該元素を含有しないか、または相対的に薄い部分の該元素の濃度よりも低い濃度になるように該元素を含有する半導体装置。
【請求項５】
半導体基板の表層部に形成されて活性領域を画定する素子分離絶縁膜と、
前記活性領域と交差するように、前記半導体基板の上に配置されたゲート電極と、
前記活性領域内において、前記ゲート電極と前記半導体基板との間に配置されたゲート絶縁膜と
を有し、
前記ゲート絶縁膜と前記半導体基板との界面は、前記素子分離絶縁膜に接する一部の領域において、それよりも内側の領域よりも低くなっている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート構造を有する半導体装置の製造方法、及び半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路が形成された半導体装置の内部では、素子間の電気的な分離のために、シャロートレンチアイソレーション（ＳＴＩ）法が用いられる。ＳＴＩ法を用いると、シリコン局所酸化（ＬＯＣＯＳ）法を用いる場合に比べて、微細で深い素子分離領域を形成することができる。
【０００３】
ＳＴＩ法により素子分離絶縁膜を形成した後に、半導体基板表面への酸化膜の形成、ウェットエッチング等を繰り返すと、トレンチに埋め込まれた素子分離絶縁膜と、半導体基板との境界部に段差が生じる。活性領域内にＭＯＳトランジスタを形成する場合、段差部分のゲート絶縁膜が目標とする厚さよりも薄くなりやすい。ゲート絶縁膜が薄くなった部分は、閾値電圧の低い寄生トランジスタとして作用してしまう。また、ゲート絶縁膜の絶縁破壊耐性が低下してしまう。
【０００４】
下記の特許文献１に、段差部分のゲート絶縁膜が薄くなることを防止する方法が開示されている。この方法では、半導体基板の平坦部に窒素を添加した後に、表層部の熱酸化を行う。窒素が添加された領域は、熱酸化速度が低下する。窒素が添加されていない段差部の側面は、熱酸化速度が速いため、側面には、平坦面上の酸化膜に比べて厚い酸化膜が形成される。これにより、段差部においてゲート絶縁膜が薄くなることを防止することができる。
【０００５】
【特許文献１】特開２０００−２２３５６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された方法を適用すると、活性領域の縁に発生した段差部の側面に形成されるゲート絶縁膜の膜厚が目標値よりも薄くなることを防止できる。ところが、段差部の側面と、平坦面との境界には、両者がほぼ９０°の角度で交差する稜（角部）が形成されている。この稜の近傍には窒素が導入されているため、熱酸化速度が相対的に遅い。本願発明者の実験によると、この稜に沿って、ゲート絶縁膜の薄くなる領域が発生することが判明した。
【０００７】
本発明の目的は、活性領域の表層部を熱酸化したときに、活性領域の縁に酸化膜の薄い部分が発生することを防止することができる半導体装置の製造方法、及び半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
この半導体装置の製造方法は、
半導体基板の表層部に、該半導体基板の表面よりも上方に突出した素子分離絶縁膜を形成することにより活性領域を画定する工程と、
前記活性領域の表面のうち、前記素子分離絶縁膜に接する一部の領域が、該素子分離絶縁膜の突出部の陰になる条件で、前記半導体基板の表層部に、前記半導体基板の表層部の酸化速度を低下させる元素を斜め方向から注入する工程と、
前記元素の注入後、前記活性領域の表面を熱酸化することにより、第１の酸化膜を形成する工程と
を有する。
【０００９】
この半導体装置は、
半導体基板の表層部に形成されて活性領域を画定する素子分離絶縁膜と、
前記活性領域と交差するように、前記半導体基板の上に配置されたゲート電極と、
前記活性領域内において、前記ゲート電極と前記半導体基板との間に配置され、シリコンと酸素とを含み、前記素子分離絶縁膜に接する一部分の厚さが、それよりも内側の部分の厚さよりも厚い酸化膜を含むゲート絶縁膜と
を有し、
前記ゲート絶縁膜を構成する前記酸化膜は、少なくとも相対的に薄い部分において、前記半導体基板の表層部の酸化速度を低下させる元素を含有し、相対的に厚い部分においては、該元素を含有しないか、または相対的に薄い部分の該元素の濃度よりも低い濃度になるように該元素を含有する。
【００１０】
他の半導体装置は、
半導体基板の表層部に形成されて活性領域を画定する素子分離絶縁膜と、
前記活性領域と交差するように、前記半導体基板の上に配置されたゲート電極と、
前記活性領域内において、前記ゲート電極と前記半導体基板との間に配置されたゲート絶縁膜と
を有し、
前記ゲート絶縁膜と前記半導体基板との界面は、前記素子分離絶縁膜に接する一部の領域において、それよりも内側の領域よりも低くなっている。
【発明の効果】
【００１１】
斜め方向からの元素の注入時に陰になった領域の当該元素濃度は、活性領域の中央部分の当該元素濃度よりも低い。このため、酸化が速く進み、相対的に厚い酸化膜が形成される。これにより、活性領域の縁の近傍において、酸化膜が局所的に薄くなる現象を回避することができる。この方法を用いて、上記半導体装置を作製することができる。
【発明を実施するための最良の形態】
【００１２】
図１に、第１の実施例による半導体装置の平面図を示す。半導体基板の表層部に素子分離絶縁膜１１が形成されている。素子分離絶縁膜１１に囲まれた活性領域１２が画定される。ゲート電極５０が、活性領域１２と交差するように配置されている。活性領域１２のうち、ゲート電極５０の一方の側にソース領域５１が配置され、他方の領域にドレイン領域５２が配置される。ソース領域５１及びドレイン領域５２内に、それぞれ導電プラグ６５及び６６が配置される。
【００１３】
図２Ａ及び図２Ｂに、それぞれ図１の一点鎖線２Ａ−２Ａ、及び２Ｂ−２Ｂにおける断面図を示す。
【００１４】
シリコンからなる半導体基板１０の表層部に、ＳＴＩ法による素子分離絶縁膜１１が形成されている。素子分離絶縁膜１１に囲まれた活性領域１２の表層部に、ウェル１５が形成されている。活性領域１２内に、ＭＯＳトランジスタ５８が形成されている。ＭＯＳトランジスタ５８は、ゲート絶縁膜５３、ゲート電極５０、ソース領域５１、及びドレイン領域５２を含む。ゲート電極５０の側面に、サイドウォールスペーサ５９が形成されている。ゲート電極５０、ソース領域５１、及びドレイン領域５２の上面に、それぞれ金属シリサイド膜５５、５６、及び５７が形成されている。
【００１５】
層間絶縁膜６０が、ＭＯＳトランジスタ５８を覆う。層間絶縁膜６０を貫通する２つのビアホール内に、それぞれ導電プラグ６５及び６６が充填されている。導電プラグ６５及び６６は、それぞれソース領域５１及びドレイン領域５２に接続される。層間絶縁膜６０の上に、配線６７及び６８が形成されている。配線６７及び６８は、それぞれ導電プラグ６５及び６６に接続されている。
【００１６】
図２Ａに示すように、ゲート電極５０は、活性領域１２の一方の縁に接する素子分離絶縁膜１１の上から、反対側の縁に接する素子分離絶縁膜１１の上まで延在する。ゲート電極５０と、活性領域１２内の半導体基板１０との間に、ゲート絶縁膜５３が配置されている。ゲート絶縁膜５３は、例えば酸化シリコン（ＳｉＯ２）で形成されており、素子分離絶縁膜１１に接する一部分５３Ｂの厚さが、それよりも内側の部分５３Ａの厚さよりも厚い。
【００１７】
次に、図３Ａ〜図３Ｎを参照して、第１の実施例による半導体装置の製造方法について説明する。図３Ａ〜図３Ｎは、図１の一点鎖線２Ａ−２Ａにおける断面に相当する。
【００１８】
図３Ａに示すように、シリコンからなる基板１０の表面を熱酸化することによって、厚さ１０ｎｍのパッド酸化膜３０を形成する。パッド酸化膜３０の上に、ＳｉＮからなるマスク膜３１を形成する。マスク膜３１の形成は、例えば、原料ガスとしてジシラン（Ｓｉ２Ｈ６）とアンモニア（ＮＨ３）とを用いた化学気相成長（ＣＶＤ）により行うことができる。マスク膜３１の厚さは、５０ｎｍ〜１００ｎｍ程度とする。なお、マスク膜３１の材料に、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ等を用いてもよいし、マスク膜３１を、これらの材料からなる膜を含む積層構造にしてもよい。
【００１９】
図３Ｂに示すように、マスク膜３１に開口３１Ａを形成する。開口３１Ａは、図１に示した素子分離絶縁膜１１の平面形状に整合する。
【００２０】
図３Ｃに示すように、マスク膜３１をエッチングマスクとして用いて、パッド酸化膜３０及び半導体基板１０の表層部を異方性エッチングすることにより、トレンチ３２を形成する。この異方性エッチングには、例えばＣｌ２ガスを用いたドライエッチングを採用することができる。トレンチ３２の深さは、例えば２８０ｎｍとする。
【００２１】
図３Ｄに示すように、マスク膜３１の上にＳｉＯ２からなる埋込膜１１ａを堆積させる。トレンチ３２内が、埋込膜１１ａで埋め尽くされる。埋込膜１１ａは、例えば、原料としてシラン（ＳｉＨ４）とフォスフィン（ＰＨ３）とを用いた高密度プラズマ化学気相成長（ＨＤＰ−ＣＶＤ）により堆積させることができる。埋込膜１１ａの材料として、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ等を用いることも可能である。また、埋込膜１１ａを、これらの材料からなる膜を含む積層構造としてもよい。
【００２２】
マスク膜３１が露出するまで、埋込膜１１ａに化学機械研磨（ＣＭＰ）を施す。このとき、マスク膜３１をストッパとして用いる。マスク膜３１をストッパとして機能させるために、マスク膜３１及び埋込膜１１ａは、研磨速度が相互に異なる材料で形成されている。
【００２３】
図３Ｅに示すように、マスク膜３１が露出する。トレンチ３２内には、埋込膜１１ａの材料からなる素子分離絶縁膜１１が残る。また、ＣＭＰにより、マスク膜３１の表層部も薄く除去される。ＣＭＰ後、例えば１０００℃程度の高温でアニールを行うことにより、素子分離絶縁膜１１に内在している応力を低減させる。
【００２４】
図３Ｆに示すように、マスク膜３１及びパッド酸化膜３０をウェットエッチングにより除去する。マスク膜３１のエッチングには、例えばリン酸を用い、パッド酸化膜３０のエッチングには、例えばフッ酸を用いる。素子分離絶縁膜１１に囲まれた活性領域１２に半導体基板１０の表面が露出し、素子分離絶縁膜１１の上端が半導体基板１０の表面から突出した構造が得られる。突出部１１ｂの高さは、ＣＭＰ後のマスク膜３１と、パッド酸化膜３０との合計の厚さにほぼ等しい。
【００２５】
図３Ｇに示すように、半導体基板１０の表面を熱酸化することにより、犠牲酸化膜３５を形成する。犠牲酸化膜３５の厚さは、例えば１０ｎｍである。
【００２６】
図３Ｈに示すように、活性領域１２の表層部に、犠牲酸化膜３５を通して不純物を注入することにより、ウェル１５を形成する。
【００２７】
図３Ｉに示すように、半導体基板１０の表層部に、犠牲酸化膜３５を通して、斜め方向から窒素イオンを注入する。図３Ｉでは、左上方から右下方に向かって窒素イオンを注入する場合を示している。すなわち、イオンビームは、基板の法線を、図１に示したゲート電極５０が延在する一方の向きに傾けた直線と平行になる。このとき、図３Ｉにおいて、半導体基板１０の表面のうち、左側の素子分離絶縁膜１１（すなわち、ゲート電極５０が乗り上げる部分）に接する一部の領域１９が、素子分離領域１１の突出部１１ｂの陰になる。この陰の領域１９には、窒素が注入されない。陰にならなかった領域には窒素が注入され、窒素ドープ領域１８が形成される。
【００２８】
図３Ｊに示すように、イオンビームを反対側に傾けて、２度目の窒素イオンの注入を行う。このとき、図の右側の素子分離絶縁膜１１に接する一部の領域が、突出部１１ｂの陰になる。
【００２９】
イオンビームの傾斜方位を変えて２度の窒素イオンの注入を行うことにより、素子分離絶縁膜１１に接する一部の領域に窒素濃度が相対的に低い窒素低濃度領域１８Ｂが形成され、それよりも内側の部分に、窒素濃度が相対的に高い窒素高濃度領域１８Ａが形成される。
【００３０】
さらに、イオンビームを、図１に示したゲート電極５０の延在する方向とは直交する方位に傾けて、２回の窒素イオンの注入を行う。すなわち、斜め方向から合計４回の窒素イオンの注入を行う。窒素低濃度領域１８Ｂには、３回の注入により窒素イオンが導入され、窒素高濃度領域１８Ａには、４回の注入により窒素イオンが導入される。４回の窒素イオンの注入の加速エネルギ及びドーズ量は、すべて等しい。このため、窒素低濃度領域１８Ｂの窒素濃度は、窒素高濃度領域１８Ａの窒素濃度の７５％になる。注入条件は、例えば、窒素高濃度領域１８Ａの合計のドーズ量が１×１０１４〜１×１０１５ｃｍ−２となる条件とする。注入の深さは、及びイオンビームの入射角については、後に詳しく説明する。
【００３１】
さらに、閾値制御のためのチャネル注入を行った後、犠牲酸化膜３５を除去する。
【００３２】
図３Ｋに示すように、基板表面の窒素高濃度領域１８Ａ及び窒素低濃度領域１８Ｂが露出する。チャネル注入は、トランジスタごとに最適条件で行われるため、レジストパターンの形成と剥離の工程が複数回繰り返される。ＣＶＤで形成したＳｉＯ２からなる素子分離絶縁膜１１は、熱酸化で形成した犠牲酸化膜３５よりもエッチング速度が速い。このレジスト膜の剥離の際に、素子分離絶縁膜１１の露出した表面がエッチングされる。さらに、犠牲酸化膜３５を除去する際に、オーバエッチングを行う。突出部１１ｂの高さ、レジスト膜剥離の条件、オーバエッチングの条件等を調節すると、犠牲酸化膜３５を除去した後、半導体基板１０の表面と、素子分離絶縁膜１１の上面との高さが揃う。
【００３３】
図３Ｌに、素子分離絶縁膜１１と、活性領域１２との境界部分の断面図を示す。素子分離絶縁膜１１と、活性領域１２との境界部分に、素子分離絶縁膜１１の表層部がエッチングされることによって形成された凹部２０が発生する場合がある。凹部２０の側面には、半導体基板１０の表層部が露出する。このため、半導体基板１０の表面と、凹部２０の側面に露出した表面とが交差する角部２２が発生する。両者の交差角はほぼ９０°である。
【００３４】
図３Ｍ及び図３Ｎに示すように、半導体基板１０の表層部を熱酸化することにより、ＳｉＯ２からなるゲート絶縁膜５３を形成する。シリコンに導入されている窒素の濃度が高くなると、酸化速度が低下する。このため、窒素高濃度領域１８Ａの酸化速度が、窒素低濃度領域１８Ｂの酸化速度よりも遅い。これにより、窒素低濃度領域１８Ｂ内に形成されるゲート絶縁膜５３Ｂが、窒素高濃度領域１８Ａ内に形成されるゲート絶縁膜５３Ａよりも厚くなる。相対的に薄いゲート絶縁膜５３Ａの窒素濃度は、相対的に厚いゲート絶縁膜５３Ｂの窒素濃度よりも高い。
【００３５】
半導体基板１０の上面と、凹部２０の側面に露出している表面とが交わる角部２２は、窒素低濃度領域１８Ｂ内に位置する。このため、角部２２の近傍に形成されるゲート絶縁膜５３Ｂも、窒素高濃度領域１８Ａ内に形成されるゲート絶縁膜５３Ａよりも厚くなる。
【００３６】
その後、公知の方法により、図２Ａ及び図２Ｂに示したＭＯＳトランジスタ５８を作製する。ＭＯＳトランジスタ５８が完成するまでの工程について、以下に簡単に説明する。
【００３７】
ゲート絶縁膜５３及び素子分離絶縁膜１１の上に多結晶シリコン膜を形成する。この多結晶シリコン膜とゲート絶縁膜５３とを、図１に示したゲート電極５０の形状にパターニングする。ゲート電極５０をマスクとして、ソース及びドレインのエクステンション部を形成するためのイオン注入を行う。ゲート電極５０の側面上にサイドウォールスペーサ５９を形成する。ゲート電極５０及びサイドウォールスペーサ５９をマスクとして、ソース及びドレインの深い領域を形成するためのイオン注入を行う。ゲート電極５０、ソース領域５１、及びドレイン５２の表面に、自己整合シリサイド（サリサイド）プロセスを用いて、それぞれ金属シリサイド膜５５、５６、及び５７を形成する。
【００３８】
その後、基板全面に層間絶縁膜６０を形成する。ソース領域５１及びドレイン領域５２の上方に、それぞれ層間絶縁膜６０を貫通するビアホールを形成する。このビアホール内に、それぞれ導電プラグ６５及び６６を充填する。層間絶縁膜６０の上に配線６７及び６８を形成する。
【００３９】
図５に、活性領域の表層部に窒素を導入しない状態でゲート絶縁膜５３を形成したときの活性領域１２と素子分離絶縁膜１１との境界近傍の断面図を示す。表層部に窒素が導入されていないため、活性領域１２内の平坦な領域の酸化速度は均一である。この状態で活性領域１２の表層部を熱酸化すると、角部２２の近傍に、ゲート絶縁膜５３の薄い部分が発生することが実験により確かめられた。この膜厚の薄い部分に、閾値電圧が相対的に低い寄生トランジスタが形成されてしまう。さらに、電界の集中により、ゲート絶縁膜の絶縁破壊耐性が低下してしまう。
【００４０】
上記第１の実施例では、角部２２の近傍領域の酸化速度が、活性領域１２の中央部の酸化速度よりも速いため、ゲート絶縁膜５３に、中央部分に比べて膜厚の薄い部分が発生しない。これにより、望ましくない寄生トランジスタの形成や、ゲート絶縁膜の絶縁破壊耐性の低下を防止することができる。
【００４１】
上記第１の実施例では、ゲート絶縁膜５３として単層のＳｉＯ２膜を用いたが、ＳｉＯ２膜と、他の絶縁材料からなる膜との積層構造としてもよい。例えば、他の絶縁材料として、Ｈｆ、Ｇａ、Ａｌ、Ｌａ、Ｚｒ、Ｙ、Ｂｉ、Ｂａ、Ｒｕ、及びＣｕからなる群より選択された１つまたは複数の金属の酸化物または酸窒化物が挙げられる。ゲート絶縁膜５３を積層構造とする場合には、熱酸化により形成したＳｉＯ２膜の上に、他の絶縁膜をＣＶＤにより堆積させればよい。この場合、第１の実施例による方法で窒素の導入を行うことにより、積層構造を有するゲート絶縁膜の最も下のＳｉＯ２膜が、活性領域１２の縁において薄くなってしまうことを防止することができる。
【００４２】
また、熱酸化により形成したＳｉＯ２膜の表層部を窒化することにより、ＳｉＯ２膜とＳｉＯＮ膜との２層構造にしてもよい。窒化処理には、例えばＮ２ガスのプラズマを用いたプラズマ窒化、またはＮＨ３ガスやＮ２Ｏガスを用いたガス窒化を採用することができる。また、プラズマ窒化とガス窒化とを組み合わせてもよい。
【００４３】
ＳｉＯ２膜とＳｉＯＮ膜との２層構造を採用する場合、この２層を、「シリコンと酸素とを含むゲート絶縁膜」と考える。このゲート絶縁膜は、ＳｉＯ２の単層で構成したゲート絶縁膜と同様に、素子分離絶縁膜に接する一部分の厚さが、それよりも内側の部分よりも厚くなる膜厚分布を持つ。
【００４４】
上記第１の実施例では、図３Ｉ及び図３Ｊに示した窒素イオンの注入を、４方向から行った。図１に示したゲート電極５０と重なる素子分離絶縁膜１１によって陰が生じる２つの方位から行い、それに直交する方位からの窒素イオンの注入を省略してもよい。２つの方位からのみ窒素イオンの注入を行う場合には、窒素低濃度領域１８Ｂの窒素濃度が、窒素高濃度領域１８Ａの５０％になる。
【００４５】
図３Ｌに示した窒素程度領域１８Ｂの幅が狭すぎると、角部２２に起因して、窒素高度領域１８Ａの縁の近傍が角部１８Ｂの影響を受けて、その部分に形成される酸化膜の厚さが、活性領域１２の中央部分に形成される酸化膜の厚さよりも薄くなる場合がある。活性領域１２の中央部分に形成される酸化膜の厚さよりも薄い酸化膜が形成されないようにするために、窒素低濃度領域１８Ｂの幅を２５ｎｍ以上にすることが好ましい。窒素イオンの斜め注入時におけるイオンビームの入射角は、素子分離絶縁膜１１の突出部１１ｂの高さ、及び窒素低濃度領域１８Ｂの所望の幅から決定することができる。
【００４６】
窒素低濃度領域１８Ｂの幅が太くなりすぎると、ＭＯＳトランジスタの実効的なゲート幅が狭くなり、トランジスタの電気的特性に無視できない影響を与えることになる。ＭＯＳトランジスタの特性に大きな影響を与えないようにするために、ゲート幅方向に関する窒素高濃度領域１８Ａの寸法を、活性領域１２の寸法の９５％以上とすることが好ましい。
【００４７】
図３Ｉ及び図３Ｊに示した工程で形成される窒素高濃度領域１８Ａ及び窒素低濃度領域１８Ｂが薄すぎたために、図３Ｍに示した熱酸化工程で、窒素が導入されていない領域まで熱酸化が進むと、活性領域１２の中央部と周辺部との酸化膜の厚さの差が小さくなってしまう。このため、活性領域１２の縁に形成されるゲート絶縁膜５３が薄くなることを防止する十分な効果が得られなくなる。十分な効果を得るために、熱酸化によって形成されるゲート絶縁膜５３が、窒素高濃度領域１８Ａの底面よりも深い位置に達しないように、窒素高濃度領域１８Ａ及び窒素低濃度領域１８Ｂの厚さを設定することが好ましい。
【００４８】
上記第１の実施例では、シリコンの酸化速度を遅くするための不純物として窒素を用いたが、窒素に代えて、シリコンの酸化速度を遅くする作用を持つその他の不純物を用いてもよい。
【００４９】
次に、図４Ａ〜図４Ｊを参照して、第２の実施例による半導体装置の製造方法について説明する。
【００５０】
図４Ａに示した構造に至るまでの工程は、第１の実施例における図３Ｅに示した構造に至るまでの工程と共通である。
【００５１】
図４Ｂに示すように、マスク膜３１を除去し、その下のパッド酸化膜３０を露出させる。第１の実施例では、この段階でパッド酸化膜３０も除去したが、第２の実施例では、パッド酸化膜３０を残しておく。
【００５２】
図４Ｃに示すように、パッド酸化膜３０を通して窒素イオンを斜め注入することにより、窒素ドープ領域１８を形成する。一方の素子分離絶縁膜１１に接する一部の領域１９が、素子分離絶縁膜１１の突出部１１ｂの陰になる。
【００５３】
図４Ｄに示すように、パッド酸化膜３０を通して、反対の方位から窒素イオンを斜め注入する。さらに、図１に示したゲート電極５０の延在する方向と直交する２つの方位から窒素イオンを斜め注入する。これにより、図３Ｊに示した場合と同様に、窒素高濃度領域１８Ａ及び窒素低濃度領域１８Ｂが形成される。その後、パッド酸化膜３０を除去する。
【００５４】
図４Ｅに示すように、半導体基板１０の表層部を熱酸化することにより、ＳｉＯ２からなる犠牲酸化膜３５Ａを形成する。窒素低濃度領域１８Ｂの酸化速度が、窒素高濃度領域１８Ａの酸化速度より速いため、素子分離絶縁膜１１に接する一部の領域の犠牲酸化膜３５Ａが、中央部分の犠牲酸化膜３５Ａよりも厚くなる。犠牲酸化膜３５Ａの厚さは、活性領域１２の中央部分において、例えば約１０ｎｍになるようにする。
【００５５】
図４Ｆに示すように、犠牲酸化膜３５Ａを通して半導体基板１０の表層部に不純物を注入することにより、ウェル１５を形成する。さらに、閾値電圧調整のためのチャネル注入を行う。その後、犠牲酸化膜３５Ａを除去する。
【００５６】
図４Ｇ及び図４Ｈに示すように、半導体基板１０の表面が露出する。第１の実施例の場合と同様に、素子分離絶縁膜１１の上面は、半導体基板１０の上面とほぼ同じ高さになる。相対的に厚い犠牲酸化膜３５Ａが形成されていた領域の上面３３は、他の領域の上面よりも低くなる。すなわち、素子分離絶縁膜１１に接する一部の領域の上面３３が、それよりも内側の領域の上面より低くなる。
【００５７】
図４Ｈに示すように、図５に示した場合と同様に、素子分離絶縁膜１１の上面の縁がエッチングされることにより、段差３４が形成される。図５に示した例では、凹部２０の側面に露出した半導体基板の表面と、半導体基板１０の上面とがほぼ９０°で交わることにより、角部２２が形成された。第２の実施例では、素子分離絶縁膜１１に接する領域の半導体基板１１の上面３３が低くなる。素子分離絶縁膜３１に形成される段差３４の最下端と、低い上面３３との高さを整合させると、活性領域１２と素子分離絶縁膜１１との境界部分に、角部が形成されない。また、低い上面３３と、それよりも内側の平坦面とを接続する領域は、なだらから斜面になる。
【００５８】
低い上面３３が形成される領域には、窒素低濃度領域１８Ｂが残り、それよりも内側の領域には、窒素高濃度領域１８Ａが残る。なお、窒素低濃度領域１８Ｂの底面まで犠牲酸化膜３５Ａが到達していた場合には、窒素低濃度領域１８Ｂは残らず、低い上面３３には、窒素が導入されていない半導体基板１１の表面が露出する。また、犠牲酸化膜３５Ａが窒素高濃度領域１８Ａの底面まで達していた場合には、窒素高濃度領域１８Ａも残らず、活性領域１２の全面に、窒素の導入されていない半導体基板１０の表面が露出する。
【００５９】
図４Ｉ及び図４Ｊに示すように、半導体基板１０の表層部を熱酸化することにより、ＳｉＯ２からなるゲート絶縁膜５３を形成する。低い上面３３の表層部は、窒素高濃度領域１８Ａよりも酸化速度が速いため、低い上面３３の上に形成されるゲート絶縁膜５３は、相対的に厚くなる。低い上面３３と、それよりも内側の上面とは、なだらかな斜面で接続されているため、この部分には、ゲート絶縁膜５３が局所的に薄くなる現象は発生しない。その後の工程は、第１の実施例の場合と同一である。
【００６０】
活性領域１２の縁の上面が低くなっているため、活性領域１２と素子分離絶縁膜１１との境界部分に形成される活性領域１２側の段差は、図５に示した構造の段差に比べて低い。活性領域１２の縁におけるゲート絶縁膜５３の厚さが、この段差の高さ以上であれば、ゲート絶縁膜５３が局所的に薄くなる現象は生じない。
【００６１】
図４Ｅに示した犠牲酸化膜３５Ａを形成する工程で、犠牲酸化膜３５が窒素高濃度領域１８Ａの底面まで達し、犠牲酸化膜３５Ａを除去した後に窒素高濃度領域１８Ａが残っていない場合には、活性領域１２内の全面に亘って酸化速度がほぼ等しい。
【００６２】
図４Ｋに、窒素高濃度領域１８Ａが残っていない場合の断面図を示す。活性領域１２の全面に、ほぼ均一な厚さのゲート絶縁膜５３が形成される。この場合も、低い上面３０と、それよりも内側の上面とがなだらかな斜面で接続されるため、ゲート絶縁膜５３が局所的に薄くなる現象は生じない。
【００６３】
第２の実施例でも、ゲート絶縁膜５３が局所的に薄くなる領域が発生しない。このため、寄生トランジスタの形成や、ゲート絶縁膜の絶縁破壊耐性の低下を防止することができる。
【００６４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６５】
以上の第１及び第２の実施例を含む実施形態に関し、さらに以下の付記を開示する。
【００６６】
（付記１）
半導体基板の表層部に、該半導体基板の表面よりも上方に突出した素子分離絶縁膜を形成することにより活性領域を画定する工程と、
前記活性領域の表面のうち、前記素子分離絶縁膜に接する一部の領域が、該素子分離絶縁膜の突出部の陰になる条件で、前記半導体基板の表層部に、前記半導体基板の表層部の酸化速度を低下させる元素を斜め方向から注入する工程と、
前記元素の注入後、前記活性領域の表面を熱酸化することにより、第１の酸化膜を形成する工程と
を有する半導体装置の製造方法。
【００６７】
（付記２）
前記元素が窒素である付記１に記載の半導体装置の製造方法。
【００６８】
（付記３）
前記元素を斜め方向から注入する工程において、前記素子分離絶縁膜の突出部の陰になる領域の幅が２５ｎｍ以上になる条件で注入を行う付記１または２に記載の半導体装置の製造方法。
【００６９】
（付記４）
さらに、前記第１の酸化膜の上に、前記活性領域と交差するようにゲート電極を形成する工程を有する付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００７０】
（付記５）
前記第１の酸化膜を形成した後、さらに、
前記第１の酸化膜を除去する工程と、
前記第１の酸化膜が除去された領域の前記半導体基板の表層部を熱酸化することにより、第２の酸化膜を形成する工程と、
前記第２の酸化膜の上に、前記活性領域を横切るようにゲート電極を形成する工程と
を有する付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００７１】
（付記６）
前記半導体基板の少なくとも表層部がシリコンで形成されている付記１乃至５のいずれかに記載の半導体装置の製造方法。
【００７２】
（付記７）
半導体基板の表層部に形成されて活性領域を画定する素子分離絶縁膜と、
前記活性領域と交差するように、前記半導体基板の上に配置されたゲート電極と、
前記活性領域内において、前記ゲート電極と前記半導体基板との間に配置され、シリコンと酸素とを含み、前記素子分離絶縁膜に接する一部分の厚さが、それよりも内側の部分の厚さよりも厚い酸化膜を含むゲート絶縁膜と
を有し、
前記ゲート絶縁膜を構成する前記酸化膜は、少なくとも相対的に薄い部分において、前記半導体基板の表層部の酸化速度を低下させる元素を含有し、相対的に厚い部分においては、該元素を含有しないか、または相対的に薄い部分の該元素の濃度よりも低い濃度になるように該元素を含有する半導体装置。
【００７３】
（付記８）
前記ゲート絶縁膜を構成する前記酸化膜は、相対的に厚い部分の上面が、相対的に薄い部分の上面よりも低くなっている付記７に記載の半導体装置。
【００７４】
（付記９）
前記元素が窒素である付記７または８に記載の半導体装置。
【００７５】
（付記１０）
半導体基板の表層部に形成されて活性領域を画定する素子分離絶縁膜と、
前記活性領域と交差するように、前記半導体基板の上に配置されたゲート電極と、
前記活性領域内において、前記ゲート電極と前記半導体基板との間に配置されたゲート絶縁膜と
を有し、
前記ゲート絶縁膜と前記半導体基板との界面は、前記素子分離絶縁膜に接する一部の領域において、それよりも内側の領域よりも低くなっている半導体装置。
【図面の簡単な説明】
【００７６】
【図１】第１の実施例による半導体装置の平面図である。
【図２】（２Ａ）及び（２Ｂ）は、第１の実施例による半導体装置の断面図である。
【図３−１】（３Ａ）〜（３Ｄ）は、第１の実施例による半導体装置の、製造途中段階における断面図である。
【図３−２】（３Ｅ）〜（３Ｇ）は、第１の実施例による半導体装置の、製造途中段階における断面図である。
【図３−３】（３Ｈ）〜（３Ｊ）は、第１の実施例による半導体装置の、製造途中段階における断面図である。
【図３−４】（３Ｋ）は、第１の実施例による半導体装置の、製造途中段階における断面図であり、（３Ｌ）は、活性領域と素子分離絶縁膜との境界近傍の断面図である。
【図３−５】（３Ｍ）は、第１の実施例による半導体装置の、製造途中段階における断面図であり、（３Ｎ）は、活性領域と素子分離絶縁膜との境界近傍の断面図である。
【図４−１】（４Ａ）〜（４Ｄ）は、第２の実施例による半導体装置の、製造途中段階における断面図である。
【図４−２】（４Ｅ）〜（４Ｇ）は、第２の実施例による半導体装置の、製造途中段階における断面図であり、（４Ｈ）は、活性領域と素子分離絶縁膜との境界近傍の断面図である。
【図４−３】（４Ｉ）は、第２の実施例による半導体装置の、製造途中段階における断面図であり、（４Ｊ）及び（４Ｋ）は、活性領域と素子分離絶縁膜との境界近傍の断面図である。
【図５】参考例による方法で作製した半導体装置の、活性領域と素子分離絶縁膜との境界近傍の断面図である。
【符号の説明】
【００７７】
１０  基板
１１  素子分離絶縁膜
１１ａ  埋込膜
１１ｂ  突出部
１２  活性領域
１５  ウェル
１８  窒素ドープ領域
１８Ａ  窒素高濃度領域
１８Ｂ  窒素低濃度領域
２０  凹部
２２  稜
３０  パッド酸化膜
３１  マスク膜
３２  トレンチ
３３  低い上面
３４  段差
３５、３５Ａ  犠牲酸化膜
５０  ゲート電極
５１  ソース領域
５２  ドレイン領域
５３  ゲート絶縁膜
５５、５６、５７  金属シリサイド膜
５８  ＭＯＳトランジスタ
５９  サイドウォールスペーサ
６０  層間絶縁膜
６５、６６  導電プラグ
６７、６８  配線
【図１】
2009152392.tif 000003
【図２】
2009152392.tif 000004
【図３−１】
2009152392.tif 000005
【図３−２】
2009152392.tif 000006
【図３−３】
2009152392.tif 000007
【図３−４】
2009152392.tif 000008
【図３−５】
2009152392.tif 000009
【図４−１】
2009152392.tif 000010
【図４−２】
2009152392.tif 000011
【図４−３】
2009152392.tif 000012
【図５】
2009152392.tif 000013