(57)【要約】【課題】電流波形の歪みを低減する。【解決手段】接触端子を介して外部の給電端子へ電圧を印加する電圧印加装置１に設けられた給電プローブユニット１３０は、一端がスプリングプローブ１４１と接続されており、他端から入力された電圧をスプリングプローブ１４１へ伝送する接続電線１３３を有する。また、接続電線１３３の周囲を覆い、接続電線１３３の伸延方向における一端および他端それぞれとブスバー１５０とが接続されている電磁シールド部材１３２とを有する。【選択図】図２
2009301737.tif 000002
【特許請求の範囲】
【請求項１】
外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置であって、
一端が前記接触端子と接続されており、他端に入力した電圧を該接触端子へ伝送する接続電線と、
接地電位に保たれた接地部材と、
前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する歪み低減装置。
【請求項２】
請求項１に記載の歪み低減装置において、
前記接触端子の近傍に設けられている導電性部材を有し、
前記導電性部材と前記接触端子近傍の接続電線との周囲を覆い、前記電磁シールド部材と前記導電性部材と前記接地部材とに接続されているプローブシールドを有することを特徴とする歪み低減装置。
【請求項３】
外部装置へ電圧を印加するための接触端子を有する電圧印加装置であって、
前記電圧を発生する電圧発生器と、
前記電圧発生器が発生した電圧を入力し、該入力した電圧を所定の値の電圧に増幅し、該所定の値の電圧を出力する増幅器と、
一端が前記接触端子と接続されており、前記増幅器から出力されて他端より入力した電圧を該接触端子へ伝送する接続電線と、
接地電位に保たれた接地部材と、
前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する電圧印加装置。
【請求項４】
請求項３に記載の電圧印加装置において、
前記接触端子の近傍に設けられている導電性部材を有し、
前記導電性部材と前記接触端子近傍の接続電線との周囲を覆い、前記電磁シールド部材と前記導電性部材と前記接地部材とに接続されているプローブシールドを有することを特徴とする電圧印加装置。
【請求項５】
請求項３に記載の電圧印加装置において、
前記増幅器から出力されてきた電圧を増幅して極性を反転し、該反転した電圧を出力する反転増幅器を有し、
前記電磁シールド部材の前記接続電線の伸延方向における一端は、前記接地部材と接続されるに代えて、前記反転増幅器が前記反転した電圧を出力する端子と接続されていることを特徴とする電圧印加装置。
【請求項６】
請求項５に記載の電圧印加装置において、
前記増幅器から出力されてきた電圧が有する波形を所定の波形に変換し、該変換した所定の波形を有する電圧を前記反転増幅器へ出力する波形変換部を有し、
前記反転増幅器は前記波形変換部から出力された電圧を増幅して極性を反転し、該反転した電圧を出力することを特徴とする電圧印加装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪み低減装置および電圧印加装置に関する。
【背景技術】
【０００２】
ＦＥＤ（電界放出ディスプレイ）では冷陰極型の電子放出素子が用いられる。そのうちの１つである表面伝導型電子放出素子の構造、製造方法の一例が特許文献１に開示されている。
【０００３】
表面伝導型電子放出素子では、図１５（ｂ）に示す断面図のように、導電性膜３３０の一部に間隙が設けられ、当該間隙の近傍に炭素を主成分とする膜３５０が形成されている。間隙３４０は、1対の素子電極３２０の間に電圧を印加して導電性膜３３０に電流を流す処理によって形成される。
【０００４】
また、膜３５０は、「活性化処理」によって形成される。つまり、「フォーミング処理」を施した電子放出素子３００を炭素含有ガスを含む雰囲気中に設置して、素子電極３２０の間に電圧パルスを繰り返し印加することで、導電性膜３３０に電流を流す処理によって形成される。
【０００５】
しかしながら、上述のフォーミング処理や活性化処理を、電子放出素子３００がＭ行×Ｎ列のマトリクス状に配置された図１６に示した電子源基板４００の製造方法に単純に適用した場合、すべての電子放出素子３００に対する活性化処理を完了するまでに非常に長い時間が必要となってしまうという問題点がある。
【０００６】
また、活性化処理を行う時間が長くなるに伴って、電子放出素子３００の周囲の炭素含有ガスの量も変化してしまう。このように炭素含有ガスの量が変化する状況下で電子放出素子３００の活性化処理を行った場合、活性化処理によって形成される膜３５０が不均一となってしまう。そのため、電子放出素子３００それぞれの放出電流特性も不均一なものとなってしまうという問題点がある。
【０００７】
そこで、活性化処理の際は、行方向配線Ｙ１〜ＹＭの一部、列方向配線Ｘ１〜ＸＮの一部、または、行方向配線Ｙ１〜ＹＭの一部および列方向配線Ｘ１〜ＸＮの一部で構成される複数のブロックに列方向配線Ｘ１〜ＸＮや行方向配線Ｙ１〜ＹＭを分別し、活性化用の電圧パルスの印加をブロックごとに順次行うことで、活性化処理に要する時間の短縮と発熱量の抑制を図ることが考えられる（例えば、特許文献２参照。）。
【特許文献１】特開平７−２３５２５５号公報
【特許文献２】特開２０００−３１１５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、近年、ＦＥＤが具備する画像表示領域は大型化する傾向にある。これに伴って、画像表示領域を構成する電子源基板のサイズも大きなものとなる。そのため、特許文献５に開示された技術においては、電子源基板４００上の横方向および縦方向に配置された各電子放出素子３００に接続された行方向配線Ｙ１〜ＹＭや列方向配線Ｘ１〜ＸＮそれぞれへ活性化用の電圧パルスを印加するための供給端子を、画像表示領域（電子源基板４００）の外側に設ける必要がある。
【０００９】
このような構成をとる場合、当該供給端子とプローブを介して接続されたＸドライバまたはＹドライバから電子源基板４００上の列方向または行方向の電子放出素子３００へ活性化用の電圧パルスを印加する。
【００１０】
この場合、同時に選択された複数の電子放出素子３００へ電圧パルスを印加するため、各供給端子あたりの電圧パルスが有する電流値が大きなものとなる（例えば、数百ｍＡ〜数Ａ）。電圧パルスの電流値が大きくなるに伴って当該電圧パルスが有する電力値も大きくなるため、列方向および行方向の各ドライバが発生する熱量も大きなものとなる。そのため、列方向の各Ｘドライバおよび行方向の各Ｙドライバの小型化が困難となり、各ドライバを電子源基板４００の近傍に配置することができない。
【００１１】
行方向のＹドライバおよび列方向のＸドライバは、電力値の大きい電力が印加される行方向（縦方向）には行方向配線Ｙ１〜ＹＭの数Ｍの２倍の数、列方向（横方向）には列方向配線Ｘ１〜ＸＮの数Ｎと同一の数が必要となる。
【００１２】
例えば、画像表示領域のサイズが５０インチである平板型ディスプレイに用いられる電子源基板４００の場合、列方向の大きさは約１１０ｃｍであり、列方向配線Ｘ１〜ＸＮの数Ｎは約５７６０本であるため、必要なＸドライバの台数は約５７６０台となる。また、行方向（縦方向）の大きさは約６２ｃｍであり、行方向配線Ｙ１〜ＹＭの数Ｍは約１０８０本であるため、必要なＹドライバの数は約２１６０台となる。そのため、ＸドライバおよびＹドライバすべてを、電子源基板４００に活性化処理やフォーミング処理を行う製造装置の近傍に配置することは困難である。
【００１３】
また、図１６に示した電子源基板４００とＸドライバまたはＹドライバとを電気的に接続する場合、コンタクトピンを安定的に接触させるために、電子源基板４００の周端部に設けられた電圧パルス供給用の供給端子（通電用のピン）にスプリングを用いて与圧を加える給電プローブユニットが用いられることが多い。また、給電プローブユニットから各Ｘ−Ｙ側にそれぞれ配置される電圧パルス印加用のドライバ間を接続するための給電ケーブルは、給電点の数と同数だけ必要となる。
【００１４】
電子源基板４００上には列方向配線Ｘ１〜ＸＮとして５７６０本が必要であり、行方向配線Ｙ１〜ＹＭとしては１０８０本である。そのため、電子源基板４００の周端部に接続されるプローブピンの数は各走査線数の２倍必要となり列方向では１１５２０個、行方向では２１６０個の給電プローブユニットが必要となる。このような場合、すべての行方向配線Ｙ１〜ＹＭまたは列方向配線Ｘ１〜ＸＮを１つのプローブピン台を用いて電子源基板４００へ接触させることは困難である。そのため、所定数のプローブピンでそれぞれ構成されるプローブブロックにプローブピンを分別することが電子源基板４００の製造装置の構成上望ましい。
【００１５】
そのため、各プローブブロックごとに電子源基板４００に対して各プローブブロックを垂直に保持した状態で、プローブブロックから電子源基板に対して加重を加える機構を用いて、電子源基板４００の周端部にある各走査線の外部取出電極に対して安定して電気的に接触する。
【００１６】
また、電子源基板４００の製造装置への挿入、または、フォーミング処理または活性化処理された電子源基板４００の製造装置からの取出を行えるよう、プローブブロックを待避させることでプローブピンの先端と電子源基板４００との間隔を確保するプローブ待避機構を有する。
【００１７】
プローブブロックは、電子源基板４００の製造装置への挿入時または電子源基板４００の製造装置からの取出時に待避できる機構を有するため、プローブを接続するケーブルに対しては屈曲性が要求される。そのため、製造装置に装着された電子源基板４００の近傍にプローブブロック毎に分離したコネクタを設け、当該コネクタと、各Ｘドライバまたは各Ｙドライバとを給電ケーブルにより接続する。
【００１８】
当該給電ケーブルは、電子源基板４００の製造装置のプローブ近傍に配置してあるコネクタと、列方向または行方向に配置されている電子放出素子３００それぞれへドライバとを接続することが可能な長さを有することが必要となる。上述したようなサイズや発熱量などの観点から、各Ｘドライバや各Ｙドライバを電子源基板４００の近傍に配置できない場合、給電ケーブルが有する長さも長くなってしまう。電圧波形に対する電流波形の遅れは、給電ケーブルが長くなるに伴って大きくなるため、電流波形の歪みも大きなものとなってしまう。
【００１９】
以下、図１７（ａ）、１７（ｂ）および１７（ｃ）を参照して、電流波形の歪みについて詳細に説明する。
【００２０】
図１７（ａ）に示す回路は、電圧値Ｖの直流電圧を出力する直流電圧源ＤＣＳに対する負荷として、インダンクタンスＬと抵抗Ｒとが直列に接続されたＬＲ直列回路である。経過時間ｔが０［ｓｅｃ］に到達する前の状態においては、スイッチＳはオフである。このとき、当該ＬＲ直列回路は導通していないため、インダンクタンスＬと抵抗Ｒとに加わる電圧Ｖ＝０であり、ＬＲ直列回路に流れる電流Ｉ＝０である。
【００２１】
そして、経過時間ｔが0［ｓｅｃ］に到達してスイッチＳがオンとなった場合、当該ＬＲ直列回路は導通する。当該導通により、負荷であるインダンクタンスＬおよび抵抗Ｒへ、図１７（ｂ）に示す電圧値Ｖの直流電圧が印加される。このとき、ＬＲ直列回路に流れる電流ｉが有する図１７（ｃ）に示す電流値Iは、以下の式１で表わされる。
【００２２】
【数１】
2009301737.tif 000003
【００２３】
なお、上述の式１において、ＬＲ回路の時定数(＝L／Rである。ここで、時定数( は、電流値IがＶ／Ｒの約０．６３２倍に到達するまでに要する時間である。
【００２４】
インダクタンスＬの増大または抵抗Ｒの減少に伴って時定数( も増大する。そのため、このような場合には電圧波形に対する電流波形の歪みも大きくなる。
【００２５】
さらに、電子源基板４００を製造するための製造装置にて発生する電流波形の歪みについて説明する。
【００２６】
図１８に示すように、ドライバＤＲは、信号源ＳＧが発生した電子源基板４００を製造する上で必要とされる電圧パルスを増幅する。また、ドライバＤＲは、電子源基板の給電点Ｐ１に接続されており、給電ケーブルおよびプローブブロックケーブルを通じて、自己の出力を電子源基板４００に印加する。つまり、ドライバＤＲは、増幅した電圧パルスを、給電ケーブルとプローブブロックケーブルの合成インダクタンスＬｓおよび等価直列抵抗Ｒｓへ出力する。
【００２７】
図１６に示した電子源基板４００でも、マトリクス状に配線された行方向配線Ｙ１〜ＹＭおよび列方向配線Ｘ１〜ＸＮが有するインダクタンスＬｐが発生する。また、行方向配線Ｙ１〜ＹＭおよび列方向配線Ｘ１〜ＸＮが有する配線抵抗と電子放出素子３００の抵抗とを合計した抵抗Ｒｐが発生する。なお、図１８の例では、時定数( ＝（Ｌｓ＋Ｌｐ）／（Ｒｓ＋Ｒｐ）である。
【００２８】
上述の式１に示したインダクタンスＬは、図１８に示した例では、給電ケーブルとプローブブロックケーブルと行方向配線Ｙ１〜ＹＭおよび列方向配線Ｘ１〜ＸＮとのそれぞれが有する自己インダクタンスＬｓと結合インダクタンスＬｐとを加算した値となる。結合インダクタンスＬｐの値は、電圧パルスを印加する行方向配線Ｙ１〜ＹＭの数および列方向配線Ｘ１〜ＸＮの数や各配線同士の距離に応じて変化する。
【００２９】
ここで、電圧パルスが有する電圧波形に対する電流波形の歪みについて詳細に説明しておく。図１８に示したドライバＤＲから電子源基板４００へ、図１９（ａ）および１９（ｂ）に示す電圧波形を印加したものとする。つまり、ドライバＤＲは、周期Ｔごとに、供給時間Ｔ１の電圧パルスと供給時間Ｔ２の電圧パルスとを電子源基板４００へ印加する。この場合、図１９（ｃ）に示す電流波形の遅れ（ドライバが印加した電圧波形に対する電流波形の歪みＴｄ）が発生する。なお、図１９（ｃ）に示した電流波形の歪みＴｄの値は、時定数(＝（Ｌｓ＋Ｌｐ）／（Ｒｓ＋Ｒｐ）とほぼ同じ値となる。
【００３０】
そのため、電流波形の歪みを低減するには、上述の式１が示した時定数(（つまり、インダクタンスＬと抵抗Ｒとの比）を変更することが考えられる。
【００３１】
抵抗Ｒの値は、フォーミング処理（または、活性化処理）を同時に施す電子放出素子３００の数（つまり、同時に選択する行方向配線Ｙ１〜ＹＭの数または列方向配線Ｘ１〜ＸＮの数）を変更することにより、変化させることが可能である。
【００３２】
同時に選択する行方向配線Ｙ１〜ＹＭの数または列方向配線Ｘ１〜ＸＮの数を減少させた場合、抵抗Ｒの値の上昇により時定数( は減少するため、電流波形の歪みは改善される。しかしながら、同時に選択する行方向配線Ｙ１〜ＹＭの数または列方向配線Ｘ１〜ＸＮの数が減少するため、電子源基板４００を製造する際に当該電子源基板４００へ電圧パルスを印可する時間が長くなってしまい、電子源基板４００製造時の処理に要する時間を短縮することができないという問題点がある。
【００３３】
また、電流波形の歪みを低減するため、抵抗Ｒの値を増大させる方法に代えて、行方向配線Ｙ１〜ＹＭまたは列方向配線Ｘ１〜ＸＮが有するインダクタンスＬの値を低減させる方法も考えられる。なお、一般的に、電線１メートルあたり約１ｎＨのインダクタンスを有する。
【００３４】
行方向配線Ｙ１〜ＹＭまたは列方向配線Ｘ１〜ＸＮが有するインダクタンスＬを低減するためには、例えば、ＹドライバまたはＸドライバと電子源基板４００を加工する加工部が具備するコネクタとを接続する給電線として、電圧パルス印加用の接続電線と、接地電位に保つための接地線とを所定間隔でより合わせた「ツイストペア電線」を用いることが考えられる。ツイストペア構造では、行方向配線Ｙ１〜ＹＭまたは列方向配線Ｘ１〜ＸＮのループ内に発生した誘導電圧を互いに打ち消しあう。そのため、ツイストペア電線の使用により給電線におけるインダクタンスの発生量を１／１０〜１／５に低減することが可能となり、電流波形の歪みは低減する。
【００３５】
しかしながら、コネクタ〜プローブピンの接続に用いられる接続ケーブルには屈曲性が要求されるため、細線などを用いる必要がある。また、電子源基板４００の周端に設けられた電極に対して当該接続ケーブルを１対１で接続する必要がある。そのため、コネクタ〜プローブピンの接続用の接続ケーブルとして、接地線が必要とされるツイストペア電線や同軸ケーブルなどを適用することはできない。
【００３６】
さらに、電子源基板４００の周端に設けられた電極は、プローブピンを高密度に配置することにより構成されている。そのため、製造装置の構成上の観点からも、接地線が必要とされるツイスト電線や同軸ケーブルを適用することは困難であるという問題点がある。
【００３７】
また、プローブピンを支持するプローブブロックまでの電線やプローブブロック内の電線には、屈曲性や柔軟性が要求される。しかしながら、ツイストペア電線や同軸ケーブルなどは屈曲性や柔軟性に乏しく、プローブブロック内のプローブピン接続用のケーブルとして使用することはできない。つまり、プローブブロックの配線が有するインダクタンスＬの値を有効的に低減させ、電流波形の歪みを改善することができないという問題点がある。
【００３８】
本発明は、上述した課題を解決する歪み低減装置および電圧印加装置を提供することを目的とする。
【課題を解決するための手段】
【００３９】
上記課題を解決するために、本発明の歪み低減装置は、外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置であって、一端が前記接触端子と接続されており、他端に入力した電圧を該接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する。
【００４０】
上記課題を解決するために、本発明の電圧印加装置は、外部装置へ電圧を印加するための接触端子を有する電圧印加装置であって、前記電圧を発生する電圧発生器と、前記電圧発生器が発生した電圧を入力し、該入力した電圧を所定の値の電圧に増幅し、該所定の値の電圧を出力する増幅器と、一端が前記接触端子と接続されており、前記増幅器から出力されて他端より入力した電圧を該接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する。
【発明の効果】
【００４１】
本発明によれば、外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置において、一端が接触端子と接続されており、他端に入力した電圧を接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、接続電線の周囲を覆い、接続電線の伸延方向における一端および他端それぞれと接地部材とが接続されている電磁シールド部材とを有する構成としたため、電流波形の歪みを低減することができる。また、電子源基板の製造に要する時間を短縮することができる。
【発明を実施するための最良の形態】
【００４２】
（実施形態１）
以下、本発明の実施形態１に従った電圧印加装置（歪み低減装置を含む）を説明する。
【００４３】
以下では、実施形態１の電圧印加装置を、電子源基板に活性化処理を施す電子源製造システムにて具備するよう構成した場合を例に挙げて説明する。
【００４４】
なお、ここでいう電子源基板は、一般的な電子源基板と同じでよい。以下では、製造装置２による活性化処理の対象となる電子源基板は、複数の電子放出素子が単純マトリクス配置（素子数＝Ｍ×Ｎ）された構成を有する電子源基板４００である場合を例に挙げて説明する。
【００４５】
まず、本発明の電子源製造システムの全体構成を説明する。
【００４６】
図1に示すように、電子源製造システムは、電圧印加装置１と、製造装置２とを具備している。なお、電子源基板４００へ活性化処理用の電圧パルスを印加する場合、電圧印加装置１は複数台必要となるが、図１の例では簡単のために電圧印加装置１の台数を「１」として説明する。
【００４７】
電圧印加装置１は、製造装置２に格納されている電子源基板４００へ電圧を印加する。
【００４８】
製造装置２は、電圧印加装置１から印加された電圧を用いて、電子源基板４００の活性化処理を行う。つまり、有機物質のガスを含む雰囲気中にて、フォーミング処理が施された電子源基板４００の素子電極３２０間にパルス電圧を繰り返し印加する処理を行う。活性化処理により、素子電極３２０間の間隙の近傍に炭素を主成分とする膜３５０が形成される。
【００４９】
つぎに、電圧印加装置１の構成について説明する。
【００５０】
図２に示すように、電圧印加装置１は、電圧発生器１１０と、増幅器１２０と、給電プローブユニット１３０と、ブスバー１５０とを有する。
【００５１】
電圧発生器１１０は、任意の電圧値を有する電圧を生成し、生成した電圧を増幅器１２０へ出力する。
【００５２】
なお、電圧発生器１１０は、後述するＹＬ波形発生部１１１、ＹＲ波形発生部１１２およびＸ波形発生部１１３として機能する。
【００５３】
増幅器１２０は、電圧発生器１１０から出力されてきた電圧を入力し、入力した電圧を増幅する。
【００５４】
増幅器１２０の正極側の出力端子は、給電線Ｌ１を介して、給電プローブユニット１３０と接続されている。つまり、増幅器１２０は、増幅した電圧を給電線Ｌ１を介して給電プローブユニット１３０へ出力する。
【００５５】
また、増幅器１２０の負極側の出力端子は、ブスバー１５０と接続されている。
【００５６】
なお、増幅器１２０は、後述するＹＬドライバ１２１−１〜１２１−Ｍ、ＹＲドライバ１２２−１〜１２２−ＭまたはＸドライバ１２３−１〜１２３−Ｎとして機能する。
【００５７】
給電プローブユニット１３０は、「歪み低減装置」である。
【００５８】
給電プローブユニット１３０は、コネクタ１３１と、電磁シールド部材１３２と、接続電線１３３と、プローブ１４０とを有する。
【００５９】
コネクタ１３１は、増幅器１２０の正極側の出力端子と接続された給電線Ｌ１と、接続電線１３３とを接続する。
【００６０】
電磁シールド部材１３２は、例えば、金属などの導電率が高い材料で構成される。電磁シールド部材１３２は、接続電線１３３を覆い、その形状は、例えば、円筒状に成型されている。
【００６１】
接続電線１３３が伸延する方向における電磁シールド部材１３２の両端部には、端子がそれぞれ設けられている。
【００６２】
そのうちで電磁シールド部材１３２のコネクタ１３１側の端子（「導電性部材の一端」）は、シールド接地線Ｌ２を介して、ブスバー１５０と接続されている。
【００６３】
また、電磁シールド部材１３２のプローブ１４０側の端子（「導電性部材の他端」）はプローブシールド接続線Ｌ３と接続されている。
【００６４】
接続電線１３３は、一端がコネクタ１３１と接続されており、他端がプローブ１４０と接続されている。増幅器１２０から出力されてきた信号は、コネクタ１３１から入力され、接続電線１３３を介してプローブ１４０へ出力（伝送）される。
【００６５】
プローブ１４０は、スプリングプローブ１４１と、プローブピン絶縁ブロック１４２と、プローブベース１４３とを有する。
【００６６】
スプリングプローブ１４１は、増幅器１２０から出力されてきた電圧を外部へ出力する「接触端子」である。
【００６７】
スプリングプローブ１４１は、電子源基板４００の周端に設けられた「外部の給電端子」（後述するＹＬ端子ＴＹＬ１〜ＴＹＬＭ、ＹＲ端子ＴＹＲ１〜ＴＹＲＭまたはＸ端子ＴＸ１〜ＴＸＮ）と接触する。
【００６８】
プローブピン絶縁ブロック１４２は、絶縁性が高い材料（例えば、セラミックなど）で構成されている。プローブピン絶縁ブロック１４２は、スプリングプローブ１４１を固定する役割を果たす「固定部」である。また、プローブピン絶縁ブロック１４２は、スプリングプローブ１４１の短絡を防止する役割を果たす。
【００６９】
プローブベース１４３は、スプリングプローブ１４１と、プローブピン絶縁ブロック１４２とを格納する容体である。
【００７０】
プローブベース１４３は、少なくともその一部に「導電性部材」が設けられている。当該導電性部材には、プローブシールド接続線Ｌ３およびプローブブロック接地線Ｌ４が接続されている。なお、プローブベース１４３の全体を、導電性部材、つまり、導電率の高い金属などの材料で構成してもよい。
【００７１】
ブスバー１５０は、例えば、金属などの導電率の高い材料で構成されている。
【００７２】
ブスバー１５０は、接地されていることにより、その電位が接地電位ＧＮＤに保たれた「接地部材」である。
【００７３】
ブスバー１５０には、増幅器１２０の負極側の出力端子と、電磁シールド部材１３２と、プローブブロック接地線Ｌ４とが接続される。なお、ブスバー１５０は、後述するブスバー１５１〜１５４として機能する。
【００７４】
給電プローブユニット１３０（歪み低減装置）の接続電線１３３では、増幅器１２０から印加された電圧によって、コネクタ１３１からプローブ１４０へ向かう方向に電流が流れる。接続電線１３３上の電流により、接続電線１３３の周囲に磁界が発生する。このとき、電磁シールド部材１３２には、接続電線１３３上の電流による磁界を打ち消す方向の磁界を発生させるように起電力が誘起される。
【００７５】
当該誘起電力によって、電磁シールド部材１３２では、プローブベース１４３側の端部に設けられた端子から接地電位ＧＮＤに保たれたブスバー１５０側の端部に設けられた端子へ向かう方向に電流が流れる。つまり、電磁シールド部材１３２においては、接続電線１３３に流れる電流と逆の方向に起電流が流れる。当該逆の方向の起電流により、接続電線１３３上の電流によって発生した磁界を打ち消す方向の磁界が発生する。
【００７６】
これにより、接続電線１３３が有する固有インダクタンス成分が低減でき、ひいては、給電プローブユニット１３０が有するインダクタンスＬの値を低減することができる。さらに、インダクタンスＬが低減されることにより、増幅器１２０からの電圧の電圧波形に対する電流波形の遅れ（電流波形の歪み）を低減できる。
【００７７】
以下に、本願発明の発明者による測定結果を参照して、本発明の給電プローブユニット１３０（歪み低減装置）を用いたときのインダクタンスＬの低減効果について説明する。
【００７８】
給電プローブユニット１３０において、図３（ａ）に示す波形を有する電流パルスを通流した。
【００７９】
このとき、電磁シールド部材１３２に流れる電流波形を測定した場合、当該測定結果として図３（ｂ）に示す特性が得られた。
【００８０】
つまり、電磁シールド部材１３２には、接続電線１３３にて電流が流れる方向と逆向きの逆起電流が流れていることが確認できた。
【００８１】
電磁シールド部材１３２に流れた電流は、接続電線１３３を流れる電流が発生する磁界を打消す方向に誘導磁界を発生させる。このため、電磁シールド部材１３２上を流れた電流の電流値が大きいほど、給電プローブユニット１３０におけるインダクタンスＬが低減される。
【００８２】
図３（ｂ）に示した電磁シールド部材１３２に流れた電流の電流値は、図３（ａ）に示した接続電線１３３にて流れた電流の電流値の約１０％に相当する。そのため、給電プローブユニット１３０では、約１０％のインダクタンスＬが低減されている。
【００８３】
また、給電プローブユニット１３０にて、電磁シールド部材１３２と、シールド接地線Ｌ２、プローブシールド接続線Ｌ３およびプローブブロック接地線Ｌ４とを設けたことにより、給電プローブユニット１３０単体についてのインダクタンスＬも約１０〜１５％程度低減できる効果が得られている。
【００８４】
つぎに、製造装置２の構成について説明する。
【００８５】
図４に示すように、製造装置２は、活性化部２１と、制御部２２と、記憶部２３とを有する。
【００８６】
活性化部２１は、電子源基板４００を収容可能な容体（図示せず）を有しており、当該容体に収容された電子源基板４００に対して活性化処理を行う。
【００８７】
また、容体は、真空排気装置（図示せず）と接続されており、例えば、１０-2 〜１０-5［Torr］程度に真空排気されている。
【００８８】
また、活性化部２１は、ガス供給装置（図示せず）と接続されている。当該ガス供給装置は、活性化部２１が電子源基板４００の活性化処理を行っている間、容体へ還元性の微量のガスを供給する。
【００８９】
活性化部２１が活性化処理を行う電子源基板４００に設けられている電子放出素子は、例えば、図１５（ａ）および１５（ｂ）に示したような一般的な電子放出素子３００でよい。
【００９０】
なお、図５に示すように、活性化処理の処理対象となる電子源基板４００上には、活性化処理が施される表面伝導型の電子放出素子３００と接続された行方向配線Ｙ１〜ＹＭと列方向配線Ｘ１〜ＸＮとがマトリクス状に配置されている。
【００９１】
行方向配線Ｙ１〜ＹＭは、電子源基板４００上にてＹ方向に所定間隔で配置されたＭ本の配線である。なお、以下では、ｍ番目（ｍ：１〜Ｍのいずれか）の行方向配線Ｙ１〜ＹＭを「行方向配線Ｙｍ」で表す。
【００９２】
また、列方向配線Ｘ１〜ＸＮは、電子源基板４００上にてＸ方向に所定間隔で配置されたＮ本の配線である。なお、以下では、ｎ番目（ｎ：１〜Ｎのいずれか）の列方向配線Ｘ１〜ＸＮを「列方向配線Ｘｎ」で表す。
【００９３】
なお、図５に示した行方向配線Ｙ１〜ＹＭまたは列方向配線Ｘ１〜ＸＮと、Ｍ行×Ｎ列の単純マトリクス状に配置された電子放出素子３００との接続形態は、図１６に示した一般的な接続形態と同じである。
【００９４】
図４に示した制御部２２は、製造装置２全体の動作を制御する。
【００９５】
図６に示すように、制御部２２は、ブロック分別部２２１と、グループ分別部２２２と、列方向配線選択部２２３と、第１電圧制御部２２４と、行方向配線選択部２２５と、第２電圧制御部２２６と、第２電圧印加終了判別部２２７とを有する。
【００９６】
ブロック分別部２２１は、記憶部２３が記憶しているグループ分別テーブル２３１に基づいて、行方向配線Ｙ１〜ＹＭを後述する「第１所定数」のブロックＢＫに分別する。ブロック分別部２２１は、列方向配線Ｘ１〜ＸＮについてもブロックＢＫに分別してもよい。
【００９７】
グループ分別部２２２は、記憶部２３が記憶しているグループ分別テーブル２３１に基づいて、ブロック分別部２２１が分別したブロックＢＫそれぞれに含まれる列方向配線Ｙ１〜ＹＭを、後述する「第２所定数」ずつの列方向配線Ｙ１〜ＹＭを含む複数のグループＧＲに分別する。
【００９８】
列方向配線選択部２２３は、一定周期Ｔ（「所定期間」）ごとに、電圧印加装置１が具備する後述のセレクタ１６０（Ｘセレクタ１６３−１〜１６３−Ｎ）へ、列選択指示信号ＳＬＸまたは列非選択指示信号ＮＳＸを送信する。
【００９９】
第１電圧制御部２２４は、Ｘドライバ１２３−１〜１２３−ＮからのＸ電流検出信号ＩＸを入力して、電圧制御信号をＸ波形発生部１１３へ出力する。ここで、第１電圧制御部２２４が出力する電圧制御信号は、列方向配線Ｘ１〜ＸＮへ印加される後述の電圧パルスｖ１（第１電圧）の電圧値や波形を制御するための信号である。
【０１００】
行方向配線選択部２２５は、一定周期Ｔ（「所定期間」）ごとに、電圧印加装置１が具備するセレクタ１６０（ＹＬセレクタ１６１−１〜１６１−ＭまたはＹＲセレクタ１６２−１〜１６２−Ｍ）へ、行選択指示信号ＳＬＹまたは行非選択指示信号ＮＳＹを送信する。
【０１０１】
第２電圧制御部２２６は、ＹＬドライバ１２１−１〜１２１−ＭからのＹＬ電流検出信号ＩＹＬまたはＹＲドライバ１２２−１〜１２２−ＭからのＹＲ電流検出信号ＩＹＲを入力して、電圧制御信号をＹＬ波形発生部１１１またはＹＲ波形発生部１１２へ出力する。ここで、第２電圧制御部２２６が出力する電圧制御信号は、行方向配線Ｙ１〜ＹＭへ印加される後述の電圧パルスｖ２（第２電圧）の電圧値や波形を制御するための信号である。
【０１０２】
第２電圧印加終了判別部２２７は、電圧パルスｖ２の印加が終了した場合、行方向配線選択部２２５によるＹＬセレクタ１６１−１〜１６１−ＭまたはＹＲセレクタ１６２−１〜１６２−Ｍの選択が、行方向配線Ｙ１〜ＹＭすべてについて終了したかどうかを判別する。
【０１０３】
例えば、第２電圧印加終了判別部２２７は、行方向配線選択部２２５が選択したＹＬセレクタ１６１−１〜１６１−Ｍの数、および、ＹＲセレクタ１６２−１〜１６２−Ｍの数それぞれを計数する。そして、第２電圧印加終了判別部２２７は、該計数した値が「Ｍ」に到達した場合、行方向配線選択部２２５による選択が行方向配線Ｙ１〜ＹＭすべてについて終了したと判別する。
【０１０４】
図４に示した記憶部２３は、任意のデータ（例えば、グループ分別テーブル２３１）を記憶する。
【０１０５】
グループ分別テーブル２３１には、ブロック分別部２２１が行方向配線Ｙ１〜ＹＭを分別するブロックＢＫの数である「第１所定数」が記憶されている。
【０１０６】
また、グループ分別テーブル２３１には、ブロックＢＫそれぞれにおけるグループＧＲの数、および、グループ分別部２２２が各グループＧＲそれぞれへ割り当てる行方向配線Ｙ１〜ＹＭの数（第２所定数）が記憶されている。
【０１０７】
以下、活性化部２１が活性化処理を行う際の、電圧印加装置１と、製造装置２の処理対象となる電子源基板４００との間の接続形態について詳細に説明する。
【０１０８】
なお、以下の説明においては、図７に示すように、電圧印加装置１それぞれは、セレクタ１６０（ＹＬセレクタ１６１−１〜１６１−Ｍ、ＹＲセレクタ１６２−１〜１６２−ＭおよびＸセレクタ１６３−１〜１６３−Ｎ）を有しているものとする。
【０１０９】
セレクタ１６０は、例えば、リレーまたはアナログスイッチなどのスイッチで構成される。セレクタ１６０は、電圧印加装置１からの電圧の印加を、電子源基板４００上の行方向配線Ｙ１〜ＹＭまたは列方向配線Ｘ１〜ＸＮへ選択的に行うために設けられている。
【０１１０】
また、図８に示すように、電圧印加装置１の台数は、電子源基板４００の周端部に設けられた「給電端子」の数、つまり、図５に示したＹＬ端子ＴＹＬ１〜ＴＹＬMの数Mと、ＹＲ端子ＴＹＲ１〜ＴＹＲＭの数Mと、Ｘ端子ＴＸ１〜ＴＸＮの数Nとを加算した値（「２Ｍ＋Ｎ」）と同じである。
【０１１１】
図８に示したように、電圧印加装置１それぞれは、図２に示した電圧発生器１１０に相当するＹＬ波形発生部１１１とＹＲ波形発生部１１２とＸ波形発生部１１３とのいずれか１つを有する。
【０１１２】
ＹＬ波形発生部１１１は、任意の電圧を発生し、発生した電圧をＹＬドライバ１２１へ出力する。
【０１１３】
ＹＲ波形発生部１１２は、任意の電圧を発生し、発生した電圧をＹＲドライバ１２２へ出力する。
【０１１４】
さらに、図８に示したように、電圧印加装置１それぞれは、図２に示した増幅器１２０に相当するＹＬドライバ１２１−１〜１２１−ＭとＹＲドライバ１２２−１〜１２２−ＭとＸドライバ１２３−１〜１２３−Ｎとのいずれか１つを有する。
【０１１５】
ＹＬドライバ１２１−１〜１２１−ＭまたはＹＲドライバ１２２−１〜１２２−Ｍは、ＹＬ波形発生部１１１またはＹＲ波形発生部１１２から出力されてきた電圧を増幅し、当該増幅した電圧をＹＬセレクタ１６１−１〜１６１−ＭまたはＹＲセレクタ１６２−１〜１６２−Ｍへ出力する。
【０１１６】
ここで、ＹＬドライバ１２１−１〜１２１−ＭまたはＹＲドライバ１２２−１〜１２２−Ｍが増幅した電圧が有する各電圧値それぞれは、行方向配線Ｙ１〜ＹＭと接続された電子放出素子を活性化することができる電圧値である。
【０１１７】
なお、以下では、ｍ番目のＹＬドライバ１２１−１〜１２１−Ｍを「ＹＬドライバ１２１−ｍ」で表し、ｍ番目のＹＲドライバ１２２−１〜１２２−Ｍを「ＹＲドライバ１２２−ｍ」で表す。
【０１１８】
また、ＹＬドライバ１２１−ｍおよびＹＲドライバ１２２−ｍそれぞれは、自己が電子源基板４００の行方向配線Ｙｍへ流す電流の電流値を測定するための電流検出回路を有する。
【０１１９】
ＹＬドライバ１２１−ｍは、当該電流検出回路により測定した行方向配線Ｙｍへ流す電流値を示す「ＹＬ電流検出信号ＩＹＬ」を製造装置２が具備する第２電圧制御部２２６へ出力する。また、ＹＲドライバ１２２−ｍは、当該電流検出回路により測定した行方向配線Ｙｍへ流す電流値を示す「ＹＲ電流検出信号ＩＹＲ」を第２電圧制御部２２６へ出力する。
【０１２０】
図８に示したＹＬセレクタ１６１−１〜１６１−ＭおよびＹＲセレクタ１６２−１〜１６２−Ｍは、製造装置２が具備する行方向配線選択部２２５の指示に従って、行方向配線Ｙ１〜ＹＭを選択する。なお、以下では、ｍ番目（ｍ：１〜Ｍ）のＹＬセレクタ１６１−１〜１６１−Ｍを「ＹＬセレクタ１６１−ｍ」で表し、ｍ番目（ｍ：１〜Ｍ）のＹＲセレクタ１６２−１〜１６２−Ｍを「ＹＲセレクタ１６２−ｍ」で表す。
【０１２１】
ＹＬセレクタ１６１−ｍまたはＹＲセレクタ１６２−ｍは、ＹＬドライバ１２１−ｍまたはＹＲドライバ１２２−ｍから出力されてきた活性化用の電圧パルスｖ２を、自己が選択した行方向配線Ｙｍへ印加する。
【０１２２】
行方向（縦方向）に所定間隔で配置された行方向配線Ｙ１〜ＹＭは、電子源基板４００の左右で対称に配置されている。そのため、ＹＬセレクタ１６１−ｍおよびＹＲセレクタ１６２−ｍは、同じ行方向配線Ｙｍを同時に選択して、当該選択した行方向配線Ｙｍへ電圧を印加する。
【０１２３】
ＹＬドライバ１２１−１〜１２１−ＭとＹＲドライバ１２２−１〜１２２−Ｍとは、行方向配線Ｙ１〜ＹＭにそれぞれ異なる電圧値を入力することが可能である。なお、列方向配線Ｙ１〜ＹＭそれぞれに印加する電圧の波形や電圧値は、第２電圧制御部２２６からの電圧制御信号に従って変更する。
【０１２４】
また、電圧印加装置１は、製造装置２が活性化処理を行っている間、列方向配線Ｘ１〜ＸＮに対して一定周期で電圧パルスｖ１（第１電圧）を供給する。
【０１２５】
図８に示したＸ波形発生部１１３は、電圧パルスｖ１を生成し、生成した電圧パルスｖ１をＸドライバ１２３−１〜１２３−Ｎへ出力する。
【０１２６】
Ｘドライバ１２３−１〜１２３−Ｎは、Ｘ波形発生部１１３から出力されてきた電圧が有する電圧値を所定の電圧値に増幅する。なお、ここでいう所定の電圧値とは、列方向配線Ｘ１〜ＸＮと接続された電子放出素子それぞれを活性化することが可能な電圧値である。
【０１２７】
Ｘドライバ１２３−１〜１２３−Ｎは、列方向配線Ｘ１〜ＸＮにそれぞれ異なる電圧値を有する電圧を入力することが可能である。Ｘドライバ１２３−１〜１２３−Ｎが列方向配線Ｘ１〜ＸＮそれぞれに印加する電圧パルスｖ１が有する電圧波形の形状や電圧値は、第１電圧制御部２２４からの電圧制御信号に従って変更する。
【０１２８】
また、Ｘドライバ１２３−１〜１２３−Ｎは、電子源基板１０の列方向配線Ｘ１〜ＸＮへ流す電流を検出するための電流検出回路をそれぞれ有する。Ｘドライバ１２３−ｎは、当該電流検出回路により検出した列方向配線Ｘｎへ流す電流値を示す「Ｘ電流検出信号ＩＸ」を第１電圧制御部２２４へ出力する。
【０１２９】
製造装置２の制御部２２が有する第１電圧制御部２２４は、Ｘドライバ１２３からのＸ電流検出信号ＩＸを入力する。そして、第１電圧制御部２２４は、列方向配線Ｘ１〜ＸＮと接続された電子放出素子３００を活性化するために必要な電圧がかかるよう、Ｘ波形発生部１１３へ電圧制御信号を送る。当該電圧制御信号によって、Ｘドライバ１２３は、自己の出力電圧を設定する。
【０１３０】
つぎに、図８に示した接続形態のうちの列方向（ＹＬ側およびＹＲ側）における動作について詳細に説明する。なお、この説明例の電子源製造装置はＹＬ側とＹＲ側とが電子源基板４００を挟んで左右対称に構成されているため、ＹＲ側でも、ＹＬ側の動作と同一の動作がＹＬ側と同期して行われる。そのため、以下では、ＹＬ側の動作を中心に説明する。
【０１３１】
図９に示すＹＬ波形発生部１１１は、行方向の電子放出素子３００を活性化するための任意の電圧値を有する電圧を生成し、生成した電圧をＹＬドライバ１２１へ出力する。なお、ＹＲ側では、ＹＲ波形発生部１１２が、自ら生成した電圧をＹＲドライバ１２２へ出力する。
【０１３２】
ＹＬセレクタ１６１−１〜１６１−Ｍは、互いに並列に配設され、入力端子がＹＬドライバ１２１−１〜１２１−Ｍと接続され、その出力端子が電子源基板４００の周端部に設けられたＹＬ端子ＴＹＬ１〜ＴＹＬＭそれぞれと接続されている。
【０１３３】
ＹＬセレクタ１６１−１〜１６１−Ｍは、オンすることを指示する行選択指示信号ＳＬＹが行方向配線選択部２２５から入力された場合、導通する。
【０１３４】
ｍ番目のＹＬセレクタ１６１−ｍが導通した場合、当該導通したＹＬセレクタ１６１−ｍと接続された行方向配線ＹｍとＹＬドライバ１２１−ｍとが接続され、ＹＬドライバ１２１−ｍからの電圧が行方向配線Ｙｍに印加される。なお、ＹＲ側でもｍ番目のＹＲセレクタ１６２−ｍが同時に導通し、行方向配線ＹｍとＹＲドライバ１２２−ｍとが接続される。これにより、ＹＲドライバ１２２−ｍからの電圧も行方向配線Ｙｍに同時に印加される。
【０１３５】
なお、ＹＬドライバ１２１−１〜１２１−ＭまたはＹＲドライバ１２２−１〜１２２−Ｍそれぞれは、ＹＬセレクタ１６１−１〜１６１−ＭまたはＹＲセレクタ１６２−１〜１６２−Ｍへ異なる電圧値を有する電圧パルスを同時に出力する機能を有する。
【０１３６】
また、ＹＬセレクタ１６１−１〜１６１−Ｍは、オフすることを指示する行非選択指示信号ＮＳＹが行方向配線選択部２２５からそれぞれ入力された場合、行方向配線Ｙ１〜ＹＭとＹＬドライバ１６１−１〜１６１−Ｍとの接続を切断する。なお、ＹＲ側でも、行方向配線Ｙ１〜ＹＭとＹＲドライバ１６２−１〜１６２−Ｍとの接続が切断される。
【０１３７】
ＹＬセレクタ１６１−ｍがオフした場合、当該ＹＬセレクタ１６１−ｍと接続された行方向配線Ｙｍに対するＹＬドライバ１２１−ｍからの電圧の印加が停止する。なお、ＹＲ側でも、ＹＲセレクタ１６２−ｍと接続された行方向配線Ｙｍに対するＹＲドライバ１２２−ｍからの電圧の印加が停止する。
【０１３８】
つぎに、上記構成を有する実施形態１の電子源製造システムが、図５に示した単純マトリクス状に配置されてグループに分別された行方向配線Ｙ１〜ＹＭおよび列方向配線Ｘ１〜ＸＮへ電圧パルスを印加する動作を説明する。
【０１３９】
ここに、行方向配線Ｙ１〜ＹＭの数Ｍと列方向配線数Ｘ１〜ＸＮの数Ｎとは任意でよいが、以下では、行方向配線Ｙ１〜ＹＭの数Ｍが「１０８本」であり、列方向配線Ｘ１〜ＸＮの数Ｎが「１９２本」である場合を例に挙げて説明する。
【０１４０】
電子放出素子３００が有する図１５（ａ）に示した導電性膜３３０の活性化処理を行う場合、導電性膜３３０の両端に両極性の電圧パルスを同時に加える動作を、1つの導電性膜３３０ごとに順次実行する。これにより、所望の電子放出特性の電子放出素子３００を有する電子源基板４００を製造する。この両極性の活性化電圧パルスを、電圧パルスv１、電圧パルスv２とする。
【０１４１】
列方向配線Ｘ１〜Ｘ１９２それぞれには、一定周期Ｔ（所定期間）ごとに、活性化電圧パルスｖ１（「第１電圧」）が同時に印加される。
【０１４２】
また、行方向配線Ｙ１〜Ｙ１０８のうちで活性化処理をする行方向配線に、電圧パルスｖ１の列方向配線Ｘ１〜Ｘ１９２への印加と同期したタイミングにて、電圧パルスｖ２（「第２電圧」）を印加する。
【０１４３】
電子源基板４００の行方向配線Ｙ１〜Ｙ１０8のＹＬ端子ＴＹＬ１〜ＴＹＬ１０８またはＹＲ端子ＴＹＲ１〜ＴＹＲ１０８に電圧パルスｖ２を印加した場合、各行方向配線Ｙ１〜Ｙ１０８に流れる電流と行方向配線Ｙ１〜Ｙ１０８が有する抵抗とにより、電圧降下が発生する。
【０１４４】
電圧降下がない場合、電圧パルスｖ１の基準波高値が基準波高値Ｖ１であり、電圧パルスｖ２の基準波高値が基準波高値Ｖ２であるものとする。このとき、電子放出素子３００が具備する端子間の電位差は、基準波高値Ｖ１と基準波高値Ｖ２との和よりも小さくなる。
【０１４５】
そこで、各配線には、基準波高値Ｖ１およびＶ２を基準として電圧降下分が補正された電圧値を有する電圧が印加される。これにより、１０８行×１９２列の配線が交差する部分にそれぞれ位置する各電子放出素子３００に印加される電圧のばらつきが少なくなる。そのため、製造された電子源基板４００上の電子放出素子３００が有する電子放出特性のばらつきも抑制される。
【０１４６】
図１０に示すように、列方向配線Ｘ１〜Ｘ１９２には、上述のように、周期Ｔごとに、列方向配線選択部２２３が、列方向配線Ｘ１〜Ｘ１９２すべてを選択する（ステップＳ１１）。そして、列方向配線選択部２２３により選択された列方向配線Ｘ１〜Ｘ１９２すべてへ、Ｘドライバ１２３−１〜１２３−１９２からの電圧パルスｖ１が同時に印加される。
【０１４７】
一方、行方向については、周期Ｔごとに、行方向配線選択部２２５が、電圧パルスｖ２を同時に印加する行方向配線Ｙ１〜Ｙ１０８を選択する。この説明例では、以下に示す方法により、列方向配線選択部２２３は行方向配線Ｙ１〜Ｙ１０８を選択する。
【０１４８】
ブロック分別部２２１は、行方向配線Ｙ１〜Ｙ１０８を、隣接した連続する「第１所定数」ずつの行方向配線で構成される複数のブロックＢＫ１〜ＢＫ９に分別する。以下の説明例では、第１所定数が「９」の場合を例に挙げて説明する。
【０１４９】
つまり、ブロック分別部２２１は、連続して配置された１２本の行方向配線Ｙ１〜Ｙ１０８ごとに構成される「９つ」のブロックＢＫ１〜ＢＫ９に分別する。より具体的には、連続して配置された行方向配線Ｙ１〜Ｙ１２を１番目のブロックＢＫ１に分別し、行方向配線Ｙ１３〜Ｙ２４を２番目のブロックＢＫ２に分別する。残りのブロックＢＫ３〜ＢＫ９についても、同様にして行方向配線Ｙ２５〜Ｙ１０８をそれぞれ分別する。
【０１５０】
さらに、グループ分別部２２２は、ブロックＢＫ１〜ＢＫ９それぞれについて、連続して隣接する1本以上の行方向配線で構成される複数のグループに分別する。これにより、グループ分別部２２２は、各ブロックＢＫ１〜ＢＫ９内のすべての配線をグループ化する。
【０１５１】
ここで、同一のブロックＢＫ１〜ＢＫ９におけるグループを構成する行方向配線Ｙ１〜Ｙ１０８の数（第２所定数）は互いに等しいものとする。例えば、ブロックＢＫ１内のグループそれぞれに含まれる行方向配線Ｙ１〜Ｙ１２の数は同じである。つまり、ブロックＢＫ１について４つのグループを構成する場合、各グループに含まれる配線の数（第２所定数）はそれぞれ「３」である。
【０１５２】
なお、異なるブロックＢＫ１〜ＢＫ９同士の間では、各グループを構成する行方向配線Ｙ１〜Ｙ１０８の数はそれぞれ異なっていてもよい。
【０１５３】
なお、以下では、Ｋ番目のブロックＢＫ（この例では、Ｋ：１〜９）に含まれるＬ番目のグループＬ（Ｌ：整数）を、グループＧＲ−Ｋ−Ｌと表す。例えば、ブロックＢＫ１に含まれる３番目のグループであれば、グループＧＲ−１−３である。
【０１５４】
図１０に示したように、行方向配線Ｙ１〜Ｙ１０８への電圧パルスｖ２の印加に先立って、行方向配線選択部２２５は、ブロックＢＫ１〜ＢＫ９の全グループそれぞれから、各１本ずつの行方向配線を同時に選択する（ステップＳ１２）。
【０１５５】
例えば、ブロックＢＫ１について、行方向配線の数がそれぞれ「３」である４つのグループＧＲ−１−１、ＧＲ−１−２、ＧＲ−１−３およびＧＲ−１−４を構成したものとする。そして、グループＧＲ−１−１は行方向配線Ｙ１〜Ｙ３を含み、ＧＲ−１−２は行方向配線Ｙ４〜Ｙ６を含み、ＧＲ−１−３は行方向配線Ｙ７〜Ｙ９を含み、ＧＲ−１−４は行方向配線Ｙ１０〜Ｙ１２を含むものとする。
【０１５６】
この場合、電圧パルスｖ２の印加の際、行方向配線選択部２２５は、ブロックＢＫ１について、ＧＲ−１−１〜ＧＲ−１−４それぞれから少なくとも１つの行方向配線を選択する。例えば、行方向配線選択部２２５は、ＧＲ−１−１にて行方向配線Ｙ１を選択し、ＧＲ−１−２にて行方向配線Ｙ４を選択し、ＧＲ−１−３にて行方向配線Ｙ７を選択し、ＧＲ−１−４にて行方向配線Ｙ１０を選択する。行方向配線選択部２２５は、ブロックＢＫ２〜ＢＫ９それぞれに属するグループについても、同様の選択動作を行う。
【０１５７】
そして、周期Ｔ（所定期間）ごとに、選択された行方向配線Ｙ１〜Ｙ１０８への電圧パルスｖ２の印加（「第２電圧印加処理」）が、列方向配線Ｘ１〜Ｘ１９２への電圧パルスｖ１の印加（「第１電圧印加処理」）と同期して行われる。
【０１５８】
ＹＬドライバおよびＹＲドライバによる電圧パルスｖ２の印加の終了後、第２電圧印加終了判別部２２７は、行方向配線選択部２２５によるＹＬセレクタ１６１−１〜１６１−ＭまたはＹＲセレクタ１６２−１〜１６２−Ｍの選択が、行方向配線Ｙ１〜ＹＭすべてについて終了したかどうかを判別する（ステップＳ１３）。
【０１５９】
ＹＬセレクタ１６１−１〜１６１−ＭまたはＹＲセレクタ１６２−１〜１６２−Ｍの選択が行方向配線Ｙ１〜ＹＭすべてについて終了していないと第２電圧印加終了判別部２２７が判別した場合、列方向配線選択部２２３によるステップＳ１１の処理および行方向配線選択部２２５によるステップＳ１２の処理が再度実行される。
【０１６０】
なお、選択された行方向配線Ｙ１〜Ｙ１０８への電圧パルスｖ２の印加が終了した後のつぎの周期Ｔでは、列方向配線Ｘ１〜Ｘ１９２に印加される次の電圧パルスｖ１と同期して、行方向配線選択部２２５は、各グループＧＲにて電圧パルスｖ２がまだ印加されていない行方向配線Ｙ１〜Ｙ１０８を選択する。そして、ＹＬドライバ１２１−１〜１２１−１０８およびＹＲドライバ１２２−１〜１２２−１０８は、行方向配線選択部２２５が選択した行方向配線Ｙ１〜Ｙ１０８へ電圧パルスｖ２を印加する。
【０１６１】
活性化用の電圧パルスｖ２が印加された行方向配線Ｙ１〜Ｙ１０８と接続された電子放出素子３００では、炭素が堆積することにより、図１５（ｂ）に示した電子放出部３４０が形成される。
【０１６２】
このようにして、ブロックＢＫ１〜ＢＫ９それぞれに含まれるグループのうちから周期Ｔごとに行方向配線Ｙ１〜Ｙ１０８が行方向配線選択部２２５によって順次選択される。そして、選択された行方向配線Ｙ１〜Ｙ１０８に対応するＹＬドライバ１２１−１〜１２１−１０８およびＹＲドライバ１２２−１〜１２２−１０８による電圧パルスｖ２の印加が繰り返し行われる。各グループＧＲから選択される行方向配線Ｙ１〜Ｙ１０８の数は「１」に限らず、複数でもよい。
【０１６３】
行方向配線選択部２２５は、活性化処理の間、グループ分別テーブル２３１に基づいて、電圧印加装置１が具備するＹＬセレクタ１６１−１〜１６１−ＭおよびＹＲセレクタ１６２−１〜１６２−Ｍに、オンするよう指示するための「行選択指示信号ＳＬＹ」またはオフするよう指示するための「行非選択指示信号ＮＳＹ」を送信する。
【０１６４】
ＹＬセレクタ１６１−ｍが、行選択指示信号ＳＬＹに従ってオンとなって導通した場合、ＹＬドライバ１２１−ｍとＹＬ端子ＴＹＬｍとが接続される。また、ＹＲセレクタ１６２−ｍが、行選択指示信号ＳＬＹに従ってオンとなって導通した場合、ＹＲドライバ１２２−ｍとＹＲ端子ＴＹＲｍとが接続される。これにより、ＹＬドライバ１２１−ｍおよびＹＲドライバ１２２−ｍからの電圧パルスｖ２が行方向配線Ｙｍへ同時に印加される。
【０１６５】
そして、周期Ｔが経過するごとに活性化電圧を印加する行方向配線Ｙ１〜ＹＭの変更を行いつつ、活性化部２１による活性化処理を行う。
【０１６６】
以上説明したように、本発明によれば、給電プローブユニット１３０におけるインダクタンスＬを従来よりも低減することができる。
【０１６７】
そのため、給電プローブユニット１３０を通じて、電子源基板４００上の電子放出素子３００へ電圧パルスを印加した場合、電圧波形に対する電流波形の遅れＴｄに起因する電流波形の歪みを低減することができる。
【０１６８】
さらに、本発明によれば、活性化処理の対象となる電子源基板４００へ電流波形の歪みが抑制された電流を印加した状態で、活性化処理を行う。
【０１６９】
より具体的には、ＹＬドライバ１２１−１〜１２１−Ｍ、ＹＲドライバ１２２−１〜１２２−ＭおよびＸドライバ１２３−１〜１２３−Ｎそれぞれが発生した活性化用の電圧パルス（周期Ｔ）を、本発明の給電プローブユニット１３０を介して電子源基板４００上の各電子放出素子３００へ印加する。この場合、活性化処理に要する時間を短縮することができるとともに、処理対象となる電子源基板４００上の各電子放出素子３００への活性化処理を均一に行うことができる。
（実施形態２）
つぎに、実施形態２の電子源製造システムについて説明する。
【０１７０】
実施形態２の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【０１７１】
ただし、実施形態２の電子源製造システムは、図１に示した電圧印加装置１に代えて、電圧印加装置１Ａを有する。
【０１７２】
図１１に示すように、電圧印加装置１Ａが具備する給電プローブユニット１３０は、図２に示した構成に加えて、プローブシールド１４４を有する。
【０１７３】
図１２に示すように、プローブシールド１４４は、所定の形状を有するように成型された導電率の高い材料（例えば、金属など）で構成される。ここでいう所定の形状とは、例えば、「コ」の字型または「ロ」の字型などでもよい。
【０１７４】
プローブシールド１４４は、給電プローブユニット１３０が具備するプローブベース１４３（導電性部材）およびスプリングプローブ１４１と、「スプリングプローブ１４１（接触端子）近傍の接続電線１３３」（接続電線１３３のうちでプローブ１４０に含まれている部分）とを覆っている。
【０１７５】
また、プローブシールド１４４は、プローブベース１４３が少なくともその一部に具備する「導電性部材」と導通可能に接続されている。これにより、プローブシールド１４４は、プローブ１４０に含まれる接続電線１３３が有する固有インダクタンス成分を相殺する。
【０１７６】
プローブブロック接地線Ｌ４は、プローブシールド１４４とブスバー１５０（図８に示したブスバー１５１〜１５４）とを接続する。
【０１７７】
なお、プローブシールド１４４は、プローブシールド接続線Ｌ３を介して電磁シールド部材１３２と接続されている。そのため、プローブベース１４３内の接続電線１３３を流れる電流によって発生する誘導磁界が誘起する起電力が、電磁シールド部材１３２およびプローブシールド１４４にて短絡される。
【０１７８】
当該起電力を短絡することにより、給電プローブユニット１３０（コネクタ１３１とスプリングプローブ１４１との間）に発生する誘導磁界を打消す方向に起電流が発生する。
【０１７９】
これにより、接続電線１３３が有する固有のインダクタンス成分を低減することができる。つまり、図２に示した電圧印加装置1を用いた場合よりも、給電プローブユニット１３０が有するインダクタンスＬの値を低減することが可能となる。
（実施形態３）
つぎに、実施形態３の電子源製造システムについて説明する。
【０１８０】
実施形態３の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【０１８１】
ただし、実施形態３の電子源製造システムは、図１に示した電圧印加装置１に代えて、電圧印加装置１Ｂを有する。
【０１８２】
図１３に示すように、電圧印加装置１Ｂは、図２に示した電圧印加装置１の構成に加えて、反転増幅器１７０をさらに備える。
【０１８３】
増幅器１２０（ＹＬドライバ１１１、ＹＲドライバ１１２およびＸドライバ１１３）が増幅した電圧を出力する正極側の出力端子は、接続電線１３３に接続されるとともに反転増幅器１７０の入力端子にも接続されている。
【０１８４】
つまり、増幅器１２０（ＹＬドライバ１１１、ＹＲドライバ１１２およびＸドライバ１１３）は、自己が増幅した電圧を、接続電線１３３と反転増幅器１７０の入力端子とへ分配して出力する。
【０１８５】
反転増幅器１７０は、「反転処理」を実行する。
【０１８６】
反転増幅器１７０は、増幅器１２０が出力した電圧が有する電圧値を所定電圧値に変換する。当該電圧値の変換により、反転増幅器１７０は、接続電線１３３に流れている電流波形が有する振幅と同一の振幅を有する電流波形を生成する。
【０１８７】
さらに、反転増幅器１７０は、当該所定電圧値を有する電圧の極性を反転し、反転された極性を有する「反転増幅電圧」を出力する。
【０１８８】
また、反転増幅器１７０は、当該反転増幅電圧を、電磁シールド部材１３２と接続されているシールド接地線Ｌ２へ出力する。
【０１８９】
反転増幅器１７０から出力された反転増幅電圧による電流は、電磁シールド部材１３２を介して、プローブシールド接続線Ｌ３とプローブ１４０とへ流れる。
【０１９０】
また、反転増幅器１７０から出力された反転増幅電圧による電流は、プローブブロック接地線Ｌ４を通じて、接地電位ＧＮＤに保たれているブスバー１５０（図８に示したブスバー１５１〜１５４）へ流れる。
【０１９１】
実施形態３によれば、反転増幅器１７０は、接続電線１３３に流れている電流波形が有する振幅と同一の振幅を有する電流波形を生成して出力する。
【０１９２】
そのため、電磁シールド部材１３２において、接続電線１３３に流れている方向と逆方向の電流をより確実に流すことができる。
【０１９３】
当該逆方向に流れる電流は、接続電線１３３に流れている電流により発生する誘導磁界と逆方向の磁界（キャンセル磁界）を電磁シールド部材１３２にて発生する。そのため、接続電線１３３を流れる電流により発生する磁界と、反転増幅器１７０から出力された電圧によって発生する磁界とが相殺する。
【０１９４】
これにより、接続電線１３３が有するインダクタンスＬを低減させる効果を増大させることができる。
【０１９５】
なお、反転増幅器１７０には、出力電流については、増幅器１２０と同等の電流出力能力が要求される。しかしながら、出力電圧については、反転増幅器１７０は、電磁シールド部材１３２と直列接続されているシールド接地線Ｌ２とプローブシールド接続線Ｌ３とプローブブロック接地線Ｌ４との電圧降下分を補償する電圧を発生するだけでよい。そのため、反転増幅器１７０は、増幅器１２０よりも低電圧で駆動することが可能であり、反転増幅器１７０が発生する電力の電力値も小さなものでよい。
【０１９６】
また、反転増幅器１７０は、給電プローブユニット１３０ごとに設ける。しかしながら、増幅器１２０（図８の例では、ＹＬドライバ１２１−１〜１２１−Ｍ、ＹＲドライバ１２２−１〜１２２−ＭおよびＸドライバ１２３−１〜１２３−Ｎ）に対しては、給電プローブユニット１３０にて集合した給電線の数を、１台の反転増幅器１７０で駆動すればよい。
【０１９７】
そのため、反転増幅器１７０を設ける台数は、増幅器１２０（ＹＬドライバ１２１−１〜１２１−Ｍ、ＹＲドライバ１２２−１〜１２２−ＭおよびＸドライバ１２３−１〜１２３−Ｎ）の台数と比べて数十分の１でよい。
（実施形態４）
つぎに、実施形態４の電子源製造システムについて説明する。
【０１９８】
実施形態４の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【０１９９】
ただし、実施形態４の電子源製造システムは、図１に示した電圧印加装置１に代えて、電圧印加装置１Ｃを有する。
【０２００】
図１４に示すように、電圧印加装置１Ｃは、図１３に示した電圧印加装置１Ｂの構成に加えて、波形変換部１８０をさらに備える。
【０２０１】
波形変換部１８０は、増幅器１２０（図８に示したＹＬドライバ１２１−１〜１２１−Ｍ、ＹＲドライバ１２２−１〜１２２−ＭおよびＸドライバ１２３−１〜１２３−Ｎ）から出力された電圧が有する波形を所定の波形に変換する「変換処理」を行う。
【０２０２】
この説明例では、波形変換部１８０は、増幅器１２０からの電圧が有する波形を、当該波形を微分した波形に変換する場合を例に挙げて説明する。しかしながら、波形変換部１８０は、増幅器１２０からの電圧の波形を微分するに限らず、インダクタンスＬの低減が可能な波形へ変換する機能を有するものであれば、その構成は任意でよい。
【０２０３】
波形変換部１８０は、増幅器１２０から出力されてきた電圧の波形を微分し、微分した波形を有する「微分出力電圧」を反転増幅器１７０へ出力する。
【０２０４】
反転増幅器１７０は、波形変換部１８０からの微分出力電圧を反転増幅する。そして、反転増幅器１７０は、シールド接地線Ｌ２を介して、極性が反転された微分出力電圧を電磁シールド部材１３２へ出力する。
【０２０５】
その後、極性反転後の微分出力電圧による電流は、電磁シールド部材１３２、プローブシールド接続線Ｌ３、プローブベース１４３およびプローブブロック接地線Ｌ４を通じて、ブスバー１５０（図８の例では、ブスバー１５１〜１５４）へ流れる。
【０２０６】
実施形態４によれば、接続電線１３３に流れている電流波形の高周波成分と同一の振幅を有する微分電流波形を生成する。そして、電磁シールド部材１３２において、当該微分電流波形を、接続電線１３３にて電流が流れる方向と逆方向に流す。
【０２０７】
そのため、電磁シールド部材１３２において、接続電線１３３に流れている電流により発生する誘導磁界と逆方向（高周波成分を打ち消す方向）に磁界が発生する。
【０２０８】
一般的に、電流波形の歪みが及ぼす影響は、周波数成分が高い領域にて大きくなる。そのため、反転増幅器１７０に入力する電圧のうちの高周波成分のみを反転増幅して電磁シールド部材１３２へ印加することにより、接続電線１３３上を流れる電流の電流波形の歪みに影響するインダクタンス成分を低減することが可能となる。つまり、接続電線１３３上にて、印加された電圧波形に対する電流波形の歪みを低減することができる。
【０２０９】
また、反転増幅器１７０は、低周波成分の電圧を増幅することが不要となる。そのため、反転増幅器１７０が発生する電力は、実施形態３の電圧印加装置１Ｂよりも大幅に削減することが可能となる。そのため、電圧印加装置１Ｃの小型化や電子源製造システムの小型化などが可能となる。
【０２１０】
また、シールド接地線Ｌ２および電磁シールド部材１３２を介して、プローブシールド接続線Ｌ３およびプローブブロック接地線Ｌ４へ流れる電流の平均値も低下する。そのため、シールド接地線Ｌ２、プローブシールド接続線Ｌ３およびプローブブロック接地線Ｌ４として、断面積が小さな細線を適用することが可能となる。
【０２１１】
上述の実施形態１〜４では、電子源の製造装置２において、マトリクス状に配置された配線の交点の近傍に設けられた複数の電子放出素子３００の活性化処理を行う場合を例に挙げて説明をした。
【０２１２】
しかしながら、給電プローブユニット１３０を用いた波形歪み低減手法を電子源基板４００のフォーミング処理に適用した場合にも、複数の電子放出素子３００のフォーミング処理に要する時間を短縮する効果が得られる。また、均一な電子放出特性を有する電子放出素子３００を有する電子源基板４００を製造することが可能となる。
【図面の簡単な説明】
【０２１３】
【図１】電子源製造システムの模式図である。
【図２】図１に示した電圧印加装置の構成を示す図である。
【図３】電流波形の測定結果を示す図である。
【図４】図１に示した製造装置の構成を示す図である。
【図５】電子源基板における給電線の配置を示す図である。
【図６】図４に示した制御部の構成を示す図である。
【図７】電圧印加装置の構成を示す図である。
【図８】電圧印加装置と電子源基板との接続形態を示す図である。
【図９】図８に示した行方向（ＹＬ側）の接続形態を示す図である。
【図１０】製造装置が有する制御部の動作を示すフローチャートである。
【図１１】実施形態２の電圧印加装置の構成を示す図である。
【図１２】給電プローブユニットの接続形態を示す図である。
【図１３】実施形態３の電圧印加装置の構成を示す図である。
【図１４】実施形態４の電圧印加装置の構成を示す図である。
【図１５】表面伝導型電子放出素子の断面模式図である。
【図１６】給電線と素子電極との一般的な接続形態を示す図である。
【図１７】ＬＲ直列回路の構成を示す図である。
【図１８】製造装置が有するインダクタンスおよび抵抗の等価回路を示す図である。
【図１９】電子源基板へ印加される電圧と電流の波形を示す図である。
【符号の説明】
【０２１４】
１３２  電磁シールド部材
１３３  接続電線
１４１  スプリングプローブ
１４２  プローブピン絶縁ブロック
１４３  プローブベース
１５０  ブスバー
【図１】
2009301737.tif 000004
【図２】
2009301737.tif 000005
【図３】
2009301737.tif 000006
【図４】
2009301737.tif 000007
【図５】
2009301737.tif 000008
【図６】
2009301737.tif 000009
【図７】
2009301737.tif 000010
【図８】
2009301737.tif 000011
【図９】
2009301737.tif 000012
【図１０】
2009301737.tif 000013
【図１１】
2009301737.tif 000014
【図１２】
2009301737.tif 000015
【図１３】
2009301737.tif 000016
【図１４】
2009301737.tif 000017
【図１５】
2009301737.tif 000018
【図１６】
2009301737.tif 000019
【図１７】
2009301737.tif 000020
【図１８】
2009301737.tif 000021
【図１９】
2009301737.tif 000022