(57)【要約】【課題】小さいながら高い電流性能をもつ、ＬＣＤ駆動チップとその製造方法を提供する。【解決手段】基板に形成された第１導電型ウェルと、前記第１導電型ウェルに形成された第２導電型ドリフト領域と、前記第２導電型ドリフト領域内に形成された第１素子分離膜と、前記第１素子分離膜の一側に形成されたゲートと、前記第１素子分離膜と前記ゲートの間の第２導電型ドリフト領域内に形成された第２導電型第１イオン注入領域を含む。【選択図】図１
2009060107.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された第１導電型ウェルと、
前記第１導電型ウェルに形成された第２導電型ドリフト領域と、
前記第２導電型ドリフト領域内に形成された第１素子分離膜と、
前記第１素子分離膜の一側に形成されたゲートと、及び
前記第１素子分離膜と前記ゲートの間の第２導電型ドリフト領域内に形成された第２導電型第１イオン注入領域を含むことを特徴とするＬＣＤ駆動チップ。
【請求項２】
前記第１素子分離膜の他側の第２導電型ドリフト領域内に形成された、第２導電型第２イオン注入領域を更に含むことを特徴とする請求項１に記載のＬＣＤ駆動チップ。
【請求項３】
前記ゲートの側面に形成されたスペーサーを更に含むことを特徴とする請求項１に記載のＬＣＤ駆動チップ。
【請求項４】
基板に第１導電型ウェルを形成する段階と、
前記第１導電型ウェルに第２導電型ドリフト領域を形成する段階と、
前記第２導電型ドリフト領域内に第１素子分離膜を形成する段階と、
前記第１素子分離膜の一側にゲートを形成する段階と、及び
前記第１素子分離膜と前記ゲートの間の第２導電型ドリフト領域内に第２導電型第１イオン注入領域を形成する段階を含むことを特徴とするＬＣＤ駆動チップの製造方法。
【請求項５】
前記ゲートを形成する段階の後、前記第１素子分離膜の他側の第２導電型ドリフト領域内に、第２導電型第２イオン注入領域を形成する段階を更に含むことを特徴とする請求項４に記載のＬＣＤ駆動チップの製造方法。
【請求項６】
前記第２導電型第１イオン注入領域と前記第２導電型第２イオン注入領域を、同時に形成することを特徴とする請求項５に記載のＬＣＤ駆動チップの製造方法。
【請求項７】
前記ゲートを形成する段階の後、前記ゲートの側面に形成されたスペーサーの形成段階を更に含むことを特徴とする請求項４に記載のＬＣＤ駆動チップの製造方法。
【請求項８】
前記第２導電型第１イオン注入領域は、前記スペーサーをバッファーにしイオンが注入されて形成されることを特徴とする請求項７に記載のＬＣＤ駆動チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣＤ駆動チップとその製造方法に関するものである。
【背景技術】
【０００２】
ＬＣＤ（Liquid Crystal Display：ＬＣＤ）駆動チップは、幾つのも画面を分割して担当し、各パネルには複数の駆動チップが用いられている。
【０００３】
高電圧で作動される電力素子は、ハイレベルの電流を求める。
【０００４】
しかし、ハイレベルの電流を求める電力素子を充足させる高電圧素子は、そのサイズと漏れ（Leakage level）が大きいという欠点がある。
【０００５】
その一方、サイズと漏れの問題点が補完されると、また電流性能の低下といった問題が発生する。
【０００６】
高電圧素子で電流性能が低下する原因は、リサーフ（Reduce surface field）の目的で形成されるドリフト領域に、低い線量（Dose）の形成で電流密度が低いからである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
小さいながら高い電流性能を持つ、ＬＣＤ駆動チップとその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
実施例によるＬＣＤ駆動チップは、基板に形成された第１導電型ウェルと、前記第１導電型ウェルに形成された第２導電型ドリフト領域と、前記第２導電型ドリフト領域内に形成された第１素子分離膜と、前記第１素子分離膜の一側に形成されたゲートと、前記第１素子分離膜と前記ゲートの間の第２導電型ドリフト領域内に形成された第２導電型第１イオン注入領域を含む。
【０００９】
また、実施例によるＬＣＤ駆動チップの製造方法は、基板に第１導電型ウェルを形成する段階と、前記第１導電型ウェルに第２導電型ドリフト領域を形成する段階と、前記第２導電型ドリフト領域内に第１素子分離膜を形成する段階と、前記第１素子分離膜の一側にゲートを形成する段階と、及び前記第１素子分離膜と前記ゲートの間の第２導電型ドリフト領域内に第２導電型第１イオン注入領域を形成する段階を含む。
【発明の効果】
【００１０】
実施例によれば、素子分離膜とゲートの間のドリフト領域内に形成された高濃度のイオン注入領域を含むことで、高電圧素子の電流密度を高め、高い電流性能を確保できる。
【００１１】
また、実施例のＬＣＤ駆動チップとその製造方法によれば、ドリフト領域のチャンネル方向に素子分離膜を更に形成することで、電流が流れる基板の距離を実質的に拡張することで、小さいサイズで大きいサイズの役割を担うことができる。
【発明を実施するための最良の形態】
【００１２】
以下、実施例によるＬＣＤ駆動チップの製造方法を添付された図面を参照して説明する。
【００１３】
なお、実施例では、第１導電型をP-typeと、第２導電型をN-typeと説明しているが、これに限られているのではない。
【００１４】
実施例によるＬＣＤ駆動チップは、基板１１０に形成された第１導電型ウェル１２０と、前記第１導電型ウェル１２０に形成された第２導電型ドリフト領域１３０と、前記第２導電型ドリフト領域１３０内に形成された第１素子分離膜１４０ａと、前記第１素子分離膜１４０ａの一側に形成されたゲート１５０と、及び前記第１素子分離膜１４０ａと前記ゲート１５０の間の第２導電型ドリフト領域１３０内に形成された第２導電型第１イオン注入領域１７０ａを含むことができる。
【００１５】
また、実施例は、前記第１素子分離膜１４０ａの他側の第２導電型ドリフト領域１３０内に形成された第２導電型第２イオン注入領域１７０ｂを更に含むことができる。これによって、第２導電型イオン注入領域１７０は、第２導電型第１イオン注入領域１７０ａと第２導電型第２イオン注入領域１７０ｂを含むことができる。
【００１６】
また、実施例は、前記ゲート１５０の側面に形成されたスペーサー１６０を更に含むことができる。
【００１７】
また、実施例は、前記第１導電型ウェル１２０と第２導電型ドリフト領域１３０の隣接領域に形成された第２素子分離膜１４０ｂを更に含むことが出来る。これによって、素子分離膜１４０は、第１素子分離膜１４０ａと第２素子分離膜１４０ｂを含むことが出来る。
【００１８】
実施例のＬＣＤ駆動チップによれば、ドリフト領域１３０のチャンネル方向に第１素子分離膜１４０ａを更に形成することで、電流が流れる基板の距離を実質的に拡張することができ、小さいサイズで大きいサイズの役割をすることができる。
【００１９】
具体的に電力素子のサイズを小さくできる方法としては、高電圧時は、ソースとドレーンの役割をするドリフト領域１３０のチャンネル方向で、第１素子分離膜１４０ａを更に形成させる方法である。
【００２０】
こうすることで、ドリフト領域１３０がリサーフ機能をすることにおいて、小さなサイズで大きい役割をするようになる。これは、電流は基板の表面へと流れ、このように、電流が基板表面に移動する距離を拡張するように素子分離膜を形成することで、小さなドリフト領域でも大きいサイズのドリフト領域の機能をするようになる。
【００２１】
また、電場が形成される領域に第１素子分離膜が形成されることで、電場を分散させる役割をすることができる。
【００２２】
次に、実施例によれば、第１素子分離膜１４０ａとゲート１５０の間のドリフト領域１３０内に形成された高濃度のイオン注入領域１７０ａを含むことで、高電圧素子の電流密度を高め、高い電流性能を確保することができる。
【００２３】
具体的には、高濃度のイオン注入領域１７０を形成する段階で、電力素子用素子が形成されるようになるが、従来技術での高電圧では、イオン注入領域（ＮＨ＋、ＮＰ＋）が一定の領域に限られて形成されている。
【００２４】
しかし、実施例によれば、高電圧素子のＮ  Ｔｙｐｅ又はＰ  Ｔｙｐｅそれぞれ全体をオープンし、高濃度のイオン注入領域を形成することが出来る。
【００２５】
例えば、ゲートの側面にスペーサー１６０をバッファーにして、Ｎ  Ｔｙｐｅ又はＰ  Ｔｙｐｅそれぞれ全体に高濃度イオン注入領域（Ｎ＋又はＰ＋）１７０を形成することができる。
【００２６】
即ち、図１のように、最終ジャンクションプロフィール（Junction profile）でＡ領域にも高濃度のイオン注入領域が形成されることで、電力素子の電流密度を確保することができる。Ａ領域に高濃度のイオン注入領域が形成されることで電流密度が大きくなる理由は、既存のドリフト領域１３０である場合、線量が小さいので電流密度が当然小さくなるしかなかった。これを補った実施例は、Ａ領域にも高濃度のイオン注入領域１７０ａを形成することで電流密度を高めることができるようになった。
【００２７】
以下、図２と図３を参照しながら実施例によるＬＣＤ駆動チップの製造方法を説明する。なお、実施例では、第１導電型をＰ−ｔｙｐｅと、第２導電型をＮ−ｔｙｐｅと説明しているが、これに限られているのではない。
【００２８】
まず、図２のように、基板１１０に第１導電型ウェル１２０を形成する。例えば、基板１１０にＰ型イオンを注入しドライブイン（drive in）して高電圧用Ｐ型ウェル１２０を形成することができる。
【００２９】
次に、前記第１導電型ウェル１２０に第２導電型ドリフト領域１３０を形成する。例えば、Ｐ型ウェル１２０にＮ型イオンを注入しドライブインして高電圧用Ｎ型ドリフト領域１３０を形成することができる。
【００３０】
次に、前記第２導電型ドリフト領域１３０内に第１素子分離膜１４０ａを形成する。例えば、前記Ｎ型ドリフト領域１３０内にＳＴＩによって第１素子分離膜１４０ａを形成することができる。
【００３１】
この際、前記第１導電型ウェル１２０と第２導電型ドリフト領域１３０の隣接領域に第２素子分離膜１４０ｂを更に形成することが出来る。
【００３２】
実施例の実施形態によれば、ドリフト領域１３０のチャンネル方向に第１素子分離膜１４０ａを形成することで、電流が流れる基板の距離を実質的に拡張させ、小さいサイズで大きいサイズの役割をすることができる。
【００３３】
その次に、図３のように、前記第１素子分離膜１４０ａの一側にゲート１５０を形成させる。例えば、前記第２導電型ドリフト領域１３０と隣接している第１導電型ウェル１２０上にゲート１５０を形成することが出来る。その後、前記ゲート１５０の側面にスペーサー１６０を形成することが出来る。
【００３４】
次に、前記スペーサー１６０をバッファーにして、第２導電型高濃度イオン注入領域１７０を形成することができる。例えば、前記第１素子分離膜１４０ａとゲート１５０の間の第２導電型ドリフト領域１３０内に、第２導電型第１イオン注入領域１７０ａを形成することができる。
【００３５】
また、前記第１素子分離膜１４０ａの他側の第２導電型ドリフト領域１３０内に、第２導電型第２イオン注入領域１７０ｂを形成することができる。
【００３６】
この際、前記第２導電型第１イオン注入領域１７０ａと第２導電型第２イオン注入領域１７０ｂは、同時、又は順次に形成されることができる。
【図面の簡単な説明】
【００３７】
【図１】実施例によるＬＣＤ駆動チップの断面図。
【図２】実施例によるＬＣＤ駆動チップの製造方法の工程断面図。
【図３】実施例によるＬＣＤ駆動チップの製造方法の工程断面図。
【符号の説明】
【００３８】
１１０  基板、  １２０  第１導電型ウェル、  １３０  ドリフト領域、  １４０  素子分離膜、  １５０  ゲート、  １６０  スペーサー、  １７０  第２導電型イオン注入領域  、  １４０ａ  第１素子分離膜、  １４０ｂ  第２素子分離膜、  １７０ａ  第２導電型第１イオン注入領域、  １７０ｂ  第２導電型第２イオン注入領域。
【図１】
2009060107.tif 000003
【図２】
2009060107.tif 000004
【図３】
2009060107.tif 000005