(57)【要約】【課題】ノイズを低減するとともに、良好なオフセット電圧特性を得ることができる受光増幅回路を実現する。【解決手段】受光増幅回路１は、フォトダイオードＰＤで発生する光電流Ｉｂを電圧に変換する電流電圧変換回路２、フォトダイオードＰＤと接続されないが電流電圧変換回路２と同一の回路構成のリファレンス回路３と、電流電圧変換回路２の出力電圧とリファレンス回路３の出力電圧との差を増幅する差動回路４とを備えている。また、受光増幅回路１は、無信号時での電流電圧変換回路２の出力電圧とリファレンス回路３の出力電圧差を補償する補償回路５を備えている。また、リファレンス回路３のリファレンス抵抗Ｒref２１の抵抗値が、電流電圧変換回路２の帰還抵抗Ｒｆの抵抗値より小さく設定され、リファレンス回路３の入力トランジスタのバイアス電流が、電流電圧変換回路２の入力トランジスタのバイアス電流より小さい電流値で設定されている。【選択図】図１
2009212702.tif 000002
【特許請求の範囲】
【請求項１】
受光した光を光電流に変換する受光素子と、第１帰還抵抗および第１入力トランジスタを有し、当該受光素子に流れる光電流を電圧に変換する電流電圧変換回路と、第２帰還抵抗および第２入力トランジスタを有し、前記受光素子が接続されないこと以外は前記電流電圧変換回路と同一回路に構成されるリファレンス回路と、前記電流電圧変換回路および前記リファレンス回路の出力電圧差を増幅する差動回路とを備えた受光増幅回路において、
無信号時での前記電流電圧変換回路の出力電圧と前記リファレンス回路の出力電圧との差を補償する補償手段を備え、
前記第２帰還抵抗の抵抗値が、前記第１帰還抵抗の抵抗値より小さく設定され、前記第２入力トランジスタのバイアス電流が、前記第１入力トランジスタのバイアス電流より小さい電流値で設定されていることを特徴とする受光増幅回路。
【請求項２】
前記補償手段は、前記第２帰還抵抗と前記第２入力トランジスタのベースとが接続される接続部に前記出力電圧差を補償するための補償電流を供与する電流源であることを特徴とする請求項１記載の受光増幅回路。
【請求項３】
前記補償手段は、前記第１帰還抵抗と前記第１入力トランジスタのベースとが接続される接続部に前記出力電圧差を補償する補償電流を供与する電流源であることを特徴とする請求項１記載の受光増幅回路。
【請求項４】
前記補償電流は、前記第１帰還抵抗の抵抗値をＲfとし、前記第２帰還抵抗の抵抗値をＲrefとし、前記第１入力トランジスタのベース電流Ｉｂとし、前記第２入力トランジスタのベース電流Ｉｂrefとすると、
Ｒf／Ｒref×Ｉｂ−Ｉbref＋Ｖt×ln(Ｉb／Ibref)／Ｒref
と表されることを特徴とする請求項１または２記載の受光増幅回路。
【請求項５】
前記補償電流は、前記第１帰還抵抗の抵抗値をＲｆとし、前記第２帰還抵抗の抵抗値をＲrefとし、前記第１入力トランジスタのベース電流Ｉｂとし、前記第２入力トランジスタのベース電流Ｉｂrefとすると、
Ｉｂ−Ｒref／Ｒf×Ｉbref＋Ｖt×ln(Ｉb／Ｉbref)／Ｒf
と表されることを特徴とする請求項１または３記載の受光増幅回路。
【請求項６】
前記補償手段は、
第１カレントミラー回路と、
当該第１カレントミラー回路の出力を入力とする第２カレントミラー回路と、
前記第１入力トランジスタを駆動するバイアス電流に、前記第１帰還抵抗と前記第２帰還抵抗との抵抗比を乗じた大きさのバイアス電流を供与する第１トランジスタと、
当該第１トランジスタのコレクタにエミッタが接続されるとともに、ベースが前記第１カレントミラー回路の一方の出力に接続される第２トランジスタと、
前記第２入力トランジスタを駆動するバイアス電流と同一電流で駆動され、ベースが前記第１カレントミラー回路の他方の出力に接続される第３トランジスタとを含み、
前記第２カレントミラー回路から第１補償電流を供与する第１補償部と、
前記第１入力トランジスタを駆動するバイアス電流と同一電流で駆動され、前記第１入力トランジスタのベース−エミッタ間電圧と同一電圧を発生する第１電圧発生回路と、
当該第１電圧発生回路の出力に接続される第１抵抗と、
前記第２入力トランジスタを駆動するバイアス電流と同一電流で駆動され、前記第２入力トランジスタのベース−エミッタ間電圧と同一電圧を発生する第２電圧発生回路と、
当該第２電圧発生回路の出力に接続される第２抵抗と、
前記第１および第２抵抗に流れる電流の差を出力する第３カレントミラー回路とを含み、
当該第３カレントミラー回路から第２補償電流を供与する第２補償部とを有し、
前記第１および第２補償電流を合わせて前記補償電流を供与することを特徴とする請求項１、２または４記載の受光増幅回路。
【請求項７】
前記補償手段は、
第１カレントミラー回路と、
前記第１入力トランジスタを駆動するバイアス電流と同じバイアス電流を供与する第１トランジスタと、
前記第１トランジスタのコレクタにエミッタが接続されるとともに、ベースが前記第１カレントミラー回路の出力に接続される第２トランジスタと、
前記第２入力トランジスタを駆動するバイアス電流に前記第２帰還抵抗と前記第１帰還抵抗との抵抗比を乗じた大きさのバイアス電流を供与し、ベースが前記第１カレントミラー回路の出力に接続される第３トランジスタとを含み、
前記第１カレントミラー回路から第１補償電流を供与する第１補償部と、
前記第１入力トランジスタを駆動するバイアス電流と同一電流で駆動され、前記第１入力トランジスタのベース−エミッタ間電圧と同一電圧を発生する第１電圧発生回路と、
当該第１電圧発生回路の出力に接続される第１抵抗と、
前記第２入力トランジスタを駆動するバイアス電流と同一電流で駆動され、前記第２入力トランジスタのベース−エミッタ間電圧と同一電圧を発生する第２電圧発生回と、
当該第２電圧発生回路の出力に接続される第２抵抗と、
前記第１および第２抵抗に流れる電流の差を出力する第２カレントミラー回路とを含み、
当該第２カレントミラー回路から第２補償電流を供与する第２補償部とを有し、
前記第１および第２補償電流を合わせて前記補償電流を供与することを特徴とする請求項１、３または５記載の受光増幅回路。
【請求項８】
請求項１から７のいずれか１項に記載の受光増幅回路を備えていることを特徴とする光ピックアップ装置。
【請求項９】
請求項８に記載の光ピックアップ装置を備えていることを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクの再生または記録のために用いられる光ピックアップ装置に搭載される受光素子に付加される受光増幅回路に係り、詳しくは受光素子の光電流信号を増幅しかつ電圧に変換する受光増幅回路ならびにそれを備えた光ピックアップ装置および光ディスク装置に関するものである。
【背景技術】
【０００２】
ＤＶＤ、ＣＤなどの光ディスクは、音楽、映像、データ情報などを記録するメディアとして広く使用されている。メディアに記録された情報の再生、またはメディアへの情報の記録は、光ピックアップによって行われる。光ピックアップは、小型化や高性能化を図るために開発が進められている。
【０００３】
このような光ピックアップには、光ディスクからの反射光を受光するための受光素子が設けられている。受光素子は、コストダウンを目的とする部品点数の削減や伝達信号の高速化を図るため、受光可能な信号光量が低下してきている。このために、受光素子の開発においては、受光素子のノイズ低減が重要かつ不可欠な課題となっている。
【０００４】
また、近年では、青色レーザーダイオードに対応したピックアップが開発され、周波数帯域で２００ＭＨｚ以上の高速信号処理が必要とされている。
【０００５】
図８は、光ピックアップに用いられる受光素子としてのフォトダイオードＰＤＡ〜ＰＤＦの構成を示している。また、図９は、上記のフォトダイオードＰＤＡ〜ＰＤＦを含む１段差動回路による受光増幅回路１０１ａ〜１０１ｆの構成を示している。さらに、図１０は、従来の受光増幅回路１０１ａの詳細な構成を示している。
【０００６】
図８および図９を基に、受光増幅回路１０１ａ〜１０１ｆの基本的動作原理および主要特性であるオフセット電圧特性と増幅回路のノイズ低減手法とを以下に説明する。
【０００７】
図１０に示すように、フォトダイオードＰＤＡ〜ＰＤＦは、ＲＦ信号およびフォーカスエラー信号を生成するために、６つに分割された正方形をなしており、隣接して配されている。長方形をなすフォトダイオードＰＤＥ，ＰＤＦは、トラッキングエラー信号を生成するためにフォトダイオードＰＤＡ〜ＰＤＤの両側にそれぞれ配置されている。フォトダイオードＰＤＡ〜ＰＤＦは、それぞれ信号電圧Ｖａ〜Ｖｆを出力する。
【０００８】
各フォトダイオードＰＤＡ〜ＰＤＦは、それぞれの受光増幅回路１０１ａ〜１０１ｆにおける差動増幅回路ＡＭＰ１０１に接続されている。各受光増幅回路１０１ａ〜１０１ｆから出力される信号電圧ＶＡ〜ＶＦには、後段に設けられる演算処理ＩＣによって以下の演算処理が施されて、ＲＦ信号、フォーカスエラー信号およびトラッキングエラー信号が得られる。このため、各受光増幅回路１０１ａ〜１０１ｆの出力間の電圧精度が重要となる。また、信号電圧ＶＡ〜ＶＤについては、ＲＦ信号を生成するために使用されるので、Ｓ／Ｎ特性が重要な要素となる。
【０００９】
ＲＦ信号＝Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ                                    …（１）
フォーカスエラー信号＝Ｖａ＋Ｖｃ−（Ｖｂ＋Ｖｄ）                    …（２）
トラッキングエラー信号＝Ｖｅ−Ｖｆ                                  …（３）
上記のフォトダイオードＰＤＡを含む受光増幅回路１０１ａを一例として、信号光電流−電圧変換の動作原理を説明する。
【００１０】
信号光の照射により、フォトダイオードＰＤＡに光電流Ｉａが発生する。この光電流Ｉａは、受光増幅回路１０１ａの帰還抵抗Ｒ１により電圧に変換され、出力端子に信号光照射時の出力電圧Ｖonとして現れる。ここで、無信号光時の出力端子に現れる出力電圧をＶodとした場合、フォトダイオードＰＤＡへ入射する信号光により発生する信号電圧Ｖsigは、
Ｖsig＝Ｖon−Ｖod                                                  …（４）
と表される。ここで、光電流をＩａとし、帰還抵抗（ゲイン抵抗）の値をＲ１とすると、出力電圧Ｖonは、
Ｖon＝Ｒ１×Ｉａ＋Ｖref                                            …（５）
と表される。ここで、Ｖrefは、外部より与えられる基準電源電位である。
【００１１】
無信号状態でのトランジスタＴｒ１０１，Ｔｒ１０２のベース電流をそれぞれＩｂ１，Ｉｂ２とし、トランジスタＴｒ１０１，Ｔｒ１０２のベースエミッタ間の電圧をそれぞれＶBE１，ＶBE２とし、リファレンス抵抗Ｒ２の抵抗値をＲ２とすると、Ｖodは、
Ｖod＝Ｖref−Ｒ２×Ｉｂ２−ＶBE２＋ＶBE１＋Ｒ１×Ｉｂ１            …（６）
と表される。これにより、信号電圧Ｖｓｉｇは、
Ｖsig＝Ｒ１×Ｉａ−（−Ｒ２×Ｉｂ２−ＶBE２＋ＶBE１＋Ｒ１×Ｉｂ１）…（７）
と表される。式（７）における第２項以降が誤差となる。受光増幅回路では、式（２）に示すようなフォーカス信号での演算信号の精度の高いことが重要であるので、上記の誤差（オフセット電圧）によって演算信号の精度が低下することが問題となる。つまりＶod≒Ｖrefであることが重要な条件であり、これを満たすには、無信号光時に、
Ｒ１×Ｉｂ１＝Ｒ２×Ｉｂ２                                          …（８）
ＶBE１＝ＶBE２                                                      …（９）
という条件を満たすことが必要である。
【００１２】
無信号光時の出力電圧Ｖodの外部基準電圧Ｖrefからのずれをオフセット電圧Ｖoffとすると、このオフセット電圧Ｖoffは、
Ｖoff＝Ｖod−Ｖref                                                  …（10）
と表される。受光増幅回路におけるオフセット電圧は、±１５ｍＶ以下の精度が要求される。
【００１３】
一般に、受光増幅回路においてノイズ特性の抑制は重要な課題である。そのノイズとは、無信号状態におけるノイズであり、回路を構成する素子、主にトランジスタおよび抵抗により発生する。受光増幅回路において信号光により得られる電圧信号が十分大きい場合、信号電圧とノイズレベルの差異は大きく、つまりＳ／Ｎ特性良好であり問題とならない。しかしながら、前述したように、近年においては、信号光量の低下により、受光回路のノイズ低減が必須課題となっている。
【００１４】
ここで、受光増幅回路における重要項目であるノイズ特性について、その低減方法を図１０に示す受光増幅回路１０１ａを例に挙げて以下に説明する。
【００１５】
受光増幅回路１０１ａでの出力ノイズ値Ｖｎは、
Ｖｎ＝√（Ｎｉ１２＋Ｎｉ２２＋Ｎｒ１２＋Ｎｒ２２）                    …（11）
と表される。ここで、Ｎｉ１,Ｎｉ２は、トランジスタＴｒ１０１,Ｔｒ１０２より発生するショットノイズに起因するノイズを表し、Ｎｒ１，Ｎｒ２は、抵抗Ｒ１，Ｒ２より発生する熱雑音に起因するノイズを表している。これらのノイズは、それぞれ素子が起因するノイズの二乗平均となる。
【００１６】
ここで、Ｎｉ１，Ｎｉ２のトランジスタショットノイズについては、トランジスタＴｒ１０１，Ｔｒ１０２のバイアス電流を大幅に低減することが可能であれば、ノイズ低減が可能である。しかしながら、受光増幅回路１０１ａの応答特性を得るためには、極端な駆動電流削減は不可能である。また、帰還抵抗Ｒ１についても、所定の抵抗値に設定する必要があるので、低減することは不可能である。唯一リファレンス抵抗Ｒ２の抵抗値のみを小さな値とし、Ｒ１＞Ｒ２となる関係に設定できれば、ノイズ低減が可能となる。しかしながら、前述したように、従来の受光増幅回路１０１ａの構成では、オフセット電圧特性が悪化するため、Ｒ１＝Ｒ２が、必須条件となっている。
【００１７】
また、受光素子回路１０１ａにおいて、リファレンス抵抗Ｒ２による熱雑音を余分に発生させていることが行われる（例えば特許文献１）に記載されている。熱雑音は、√（４ｋＴＲ２Δｆ）と表される。ここで、ｋはボルツマン定数であり、Ｔは絶対温度であり、Δｆは雑音帯域幅である。
【００１８】
また、特許文献１では、そのような熱雑音を低減するために、熱雑音によるノイズを抵抗とコンデンサとによって積分する手法が開示されている。受光増幅回路１０１ａにおいては、この手法を実現するために、コンデンサＣ１がリファレンス抵抗Ｒ２とトランジスタＴｒ１０２のベースとの接続点とＧＮＤとの間に接続されており、リファレンス抵抗Ｒ２に固定電位（ＧＮＤ電位）を付与している。このようなコンデンサＣ１を設けることで、リファレンス抵抗Ｒ２およびコンデンサＣ１がノイズを積分するフィルタを構成するので、高周波のノイズを低減することが可能になる。
【００１９】
しかしながら、特許文献１の構成では、高周波ノイズの低減は可能であるものの、低周波領域でのノイズ低減を十分行うためには、コンデンサＣ１を極大の容量値とする必要があり、コスト面からも有利とならない。この為、コストを抑えつつ、高周波ノイズは勿論、低周波領域でのノイズ低減も十分行うことができるノイズ低減手法が必要とされている。
【００２０】
次に、図１１は、従来の高速信号処理を可能とする光ピックアップ用の受光増幅素子における受光増幅素子回路２０１ａ〜２０１ｆの構成を示している。また、図１２は、受光増幅回路２０１ａの詳細な構成を示している。
【００２１】
図１１および図１２を基に、高速型のピックアップ用の受光増幅回路２０１ａの基本的動作原理および主要特性であるオフセット電圧特性と増幅回路のノイズ低減手法を以下に説明する。
【００２２】
図１１に示すように、高速型の受光増幅素子においては、受光増幅回路２０１ａ〜２０１ｄは、それぞれ、初段回路である電流電圧変換回路２０２ａ〜２０２ｄと、電流電圧変換回路２０２ａ〜２０２ｄと同一構成のリファレンス回路２０３ａ〜２０３ｄと、電流電圧変換回路２０２ａ〜２０２ｄおよびリファレンス回路２０３ａ〜２０３ｄの出力電圧差を増幅する差動回路２０４ａ〜２０４ｄとにより構成される。ここで、受光素子ＰＤＡ〜ＰＤＤは、電流電圧変換回路２０２ａ〜２０２ｄのみに接続され、電流電圧変換回路２０２ａ〜２０２ｄの帰還抵抗Ｒｆの抵抗値と、リファレンス回路２０３ａ〜２０３ｄの帰還抵抗Ｒrefの抵抗値とは同一である。
【００２３】
また、一般的に、増幅回路はゲイン抵抗値が小さいほど高速化が可能である。このため、高速信号増幅に対応した２段増幅構成の受光増幅回路の場合、後段の差動回路にゲインを配分することで初段のゲイン抵抗を低減することができる。２段増幅構成の受光増幅回路では、１段増幅構成の受光増幅回路よりアンプの広帯域化が可能であり、高速増幅を可能とするが、その反面、ノイズ特性およびオフセット電圧特性の悪化を生じる。
【００２４】
後段増幅率２倍アンプの場合、初段アンプで発生した電流電圧変換回路とリファレンス回路との出力電圧差は、後段アンプで２倍され、オフセット電圧となる。
また、後段増幅率２倍アンプの場合、初段アンプでゲイン抵抗を１／２とすることで3dBノイズは改善するが、後段アンプで２倍増幅することで６dB悪化することとなり、合計として３ｄＢの悪化となる。つまり、アンプ高速化のためには、ノイズの悪化を伴い、この抑制が必要となっている。
【００２５】
以下に、受光増幅回路２０１ａの具体的な動作を説明する。ここで、以下の説明で使用するＲｆ、Ｒｓ１、Ｒｓ２、Ｒrefs、Ｒｆｓ、Ｖ１、Ｖ２およびＶｓ２の各値は、次のように定義される。
【００２６】
Ｒｆ：電流電圧変換回路の帰還抵抗（ゲイン抵抗）
Ｒｓ１：電流電圧変換回路２０２ａの出力と差動回路２０４ａの非反転入力との間抵抗
Ｒｓ２：リファレンス回路２０３ａの出力と差動回路２０４ａの反転入力との間の抵抗
Ｒrefs：差動回路２０４ａの非反転入力間抵抗と外部基準電圧Ｖrefとの間の抵抗
Ｒｆs：差動回路の帰還抵抗
Ｖ１：電流電圧変換回路２０２ａの出力電圧
Ｖ２：リファレンス回路出力
Ｖｓ１：差動回路２０４ａの非反転入力電位
Ｖｓ２：差動回路２０４ａの反転入力電位
Ｖｏ：差動回路２０４ａの出力端子電圧
無信号状態で、差動回路２０４ａの非反転入力電位Ｖｓ１および出力端子電圧Ｖｏ（ＶＡ）は、
Ｖｓ１＝（Ｖref−Ｖ１）×Ｒｓ１／（Ｒｓ１+Ｒrefs）+Ｖ１           …（12）
Ｖｏ＝(Ｖｓ２−Ｖ２)×（Ｒｆｓ＋Ｒｓ２）／Ｒｓ２＋Ｖ２            …（13）
と表される。ここで、Ｖｓ１＝Ｖｓ２、Ｒｓ１＝Ｒｓ２、Ｒrefs＝Ｒｆｓとした場合、出力端子電圧Ｖｏは、
Ｖｏ＝(Ｖ１−Ｖ２)×Ｒf／Ｒｓ２＋Ｖref                            …（14）
と表される。このように、差動回路２０４ａの出力ではＶ１とＶ２との電圧差が増幅される。つまり、（Ｖ１−Ｖ２）×Ｒf／Ｒｓ２がオフセット電圧となり、Ｖ１＝Ｖ２であることが理想的な状態となる。
【００２７】
また、信号が電流電圧変換回路２０２ａに入力される場合、Ｖ１とＶ２との電圧差が信号電圧であり、信号光入射状態での光電流をＩｐｄとし、信号光入射状態での差動回路出力Ｖonは、Ｖ１−Ｖ２＝Ｒf×Ｉpdであるので、
Ｖon＝Ｒfp×Ｒｆ／Ｒｓ２×Ｉpd＋Ｖref                            …（15）
と表される。
【００２８】
ここで、無信号状態での電流電圧変換回路２０２ａの入力トランジスタＴｒ１のエミッタ−ベース間電圧をＶBE１とし、ベース電流をＩb１とすると、出力電圧Ｖ１は、
Ｖ１＝ＶBE１＋Ｒｆ×Ｉｂ１                                        …（16）
と表される。同様に、リファレンス回路２０３ａの入力トランジスタＴｒ２のエミッタ−ベース間電圧をＶBE２とし、ベース電流をＩｂ２とすると、出力電圧Ｖ２は、
Ｖ２＝ＶBE２＋Ｒref×Ｉｂ２                                      …（17）
と表される。よって、無信号時にはＶ１＝Ｖ２である必要がある。
【００２９】
このことから、初段の電流電圧変換回路２０２ａとリファレンス回路２０３ａとは同一構成であることが重要である。また、電流電圧変換回路２０２ａとリファレンス回路２０３ａの帰還抵抗Ｒｆ，Ｒrefを同一の抵抗値とし、帰還抵抗Ｒｆ，Ｒrefで発生する電圧降下を同一とすることが、重要である。これに伴い、電流電圧変換回路２０２ａおよびリファレンス回路２０３ａの入力トランジスタＴｒ１，Ｔｒ２のエミッタ−ベース間電圧を同一としておく必要がある。つまり、帰還抵抗Ｒｆ，Ｒrefの抵抗値を同一とする必要があり、ＶBE1＝ＶBE2とすることから、入力トランジスタＴｒ１，Ｔｒ２のバイアス電流は、同一とする必要がある。
【００３０】
また、２段回路構成でのノイズ特性は、
Ｖnp＝√(Ｎｉｐ１２＋Ｎｉｐ２２＋Ｎｒｆ１２＋Ｎｒｆ２２)×後段増幅率  …（18）
と表される。ここで、Ｎｉｐ１，Ｎｉｐ２は、電流電圧変換回路２０２ａおよびリファレンス回路２０３ａの入力トランジスタＴｒ１，Ｔｒ２により電流電圧変換回路２０２ａおよびリファレンス回路２０３aが発生するショットノイズに起因するノイズを表している。また、Ｎrｆ１，Ｎrｆ２は、電流電圧変換回路２０２ａおよびリファレンス回路２０３ａの帰還抵抗Ｒｆ，Ｒrefにより発生する熱雑音に起因するノイズを表している。これらのノイズは、それぞれ素子が起因するノイズの二乗平均となる。さらには、ノイズは差動回路２０４ａにて増幅率倍に増大する。
【００３１】
差動回路２０４ａでの出力ノイズは、
Ｖns＝√（Ｎｉｓ１２＋Ｎｉｓ２２＋Ｎｒｆｓ１２＋Ｎｒｆｓ２２）        …（19）
と表される。ここで、Ｎｉｓ１，Ｎｉｓ２は、差動回路２０４ａにおける差動トランジスタ対より発生するショットノイズに起因するノイズを表している。また、Ｎｒｆｓ１，Ｎｒｆｓ２は、帰還抵抗Ｒfsおよびリファレンス抵抗Ｒrefsより発生する熱雑音に起因するノイズを表している。これらのノイズは、それぞれ素子が起因するノイズの二乗平均となる。
【００３２】
通常、２段回路構成の場合、初段回路で発生するノイズは後段で増幅されるので、全体の回路で生じるノイズの内、初段回路で発生するノイズが支配的となる。このため、従来の回路では、図１２に示すようなリファレンス回路２０３ａの入力トランジスタＴｒ２におけるベース−コレクタ間にコンデンサＣ１を付加することで、回路帯域を抑制し、ノイズ低減を実施してきた。
【００３３】
特許文献２には、従来型帯域制限（ノイズ低減）に加え、リファレンス回路の入力トランジスタのコレクタ−接地間に容量を設けることで、帯域制限を行いながら整定時間を短縮することを可能とすることが記載されている（図１参照）。また、特許文献２には、帰還抵抗およびリファレンス抵抗に流れる入力トランジスタのベース電流を補償することで帰還抵抗およびリファレンス抵抗に流れる電流を０とし、帯域制限容量の充電電流を抑制することが記載されている（特許文献２の図３参照）。
【００３４】
特許文献３には、ノイズを低減するとともに、良好なオフセット電圧特性を得ることができる受光増幅回路が開示されている。この受光増幅回路は、具体的には、エミッタ同士が接続された差動トランジスタ対（第１および第２トランジスタ）およびそのバイアス回路により構成される差動回路と、第１トランジスタのベースにエミッタを接続する第３トランジスタおよびそのバイアス回路からなる第１エミッタフォロア回路と、第２トランジスタのベースにエミッタを接続する第４トランジスタおよびそのバイアス回路４からなる第２エミッタフォロア回路とを備え、第３トランジスタのベースが、フォトダイオードおよびフォトダイオードの光電流を電圧変換するゲイン抵抗に接続され、第４トランジスタのベースが、オフセット調整用抵抗を介して外部より供与される基準電圧電源に接続されるように構成されている。この受光増幅回路では、ゲイン抵抗（帰還抵抗）の抵抗値がオフセット調整用抵抗（リファレンス抵抗）の抵抗値より大きく設定されていることで、低ノイズ回路特性を得ている。
【００３５】
特許文献４には、オフセット電圧抑制方法として、第１の電流電圧変換回路と同一の直流および交流回路特性を持つ第２の電流電圧変換回路の出力を利得１倍の反転増幅器で反転して差動増幅器の基準電圧とすることでオフセット電圧を抑制することが記載されている。
【特許文献１】特開平１１−２９６８９２号公報（１９９９年１０月２９日公開）
【特許文献２】特開２００６−２６２４１０号公報（２００６年９月２８日公開）
【特許文献３】特開２００７−２８７２８６号公報（２００７年１１月１日公開）
【特許文献４】特開２００２−９５６０号公報（２００２年１月１１日公開）
【発明の開示】
【発明が解決しようとする課題】
【００３６】
特許文献１の方法では、高周波ノイズを低減することができるものの、低周波領域でのノイズを十分に低減するためには、図１０に示す受光増幅回路１０１ａにおけるコンデンサＣ１の容量値を極大にする必要があるので、コスト面からも有利とはいえない。このため、上記の従来の手法に代わるノイズ低減手法が必要とされている。
【００３７】
特許文献２の方法では、従来型帯域制限によって高周波領域でのノイズ低減を実現することができるものの、低周波領域でのノイズを十分に低減することはできない。
【００３８】
特許文献３には、エミッタフォロア回路を用いて、帰還抵抗およびリファレンス抵抗に流れる電流を抑制して、帰還抵抗およびリファレンス抵抗の電圧差を抑制することにより、オフセット電圧特性を抑制し、ピックアップ用増幅回路に必要な特性を得ることが記載されている。しかしながら、特許文献３に記載された受光増幅回路は、差動回路構成であるので、差動増幅トランジスタのバイアス電流を低減することが困難であり、ショットノイズの低減は難しい。
【００３９】
特許文献４には、電流電圧変換回路と同一の帰還抵抗を有する電流電圧変換回路の出力を反転して基準電圧とすることでオフセット電圧を抑制することが記載されている。しかしながら、このような方法では、基準電圧発生回路が、電流電圧変換回路および反転回路により構成されるため、基準電圧発生回路の素子の不整合性により、よりオフセット電圧を発生する可能性がある。
【００４０】
また、光ピックアップ装置に用いられる受光増幅回路において、増幅回路の高速化および低ノイズ特性は重要な条件となってきている。高速信号処理を実現するには、２段構成の増幅回路が必要であり、ノイズ低減の方法として、リファレンス回路の帰還抵抗値の低減が考えられる。しかしながら、２段構成の増幅回路では、初段回路のノイズが後段の差動回路で増幅されるため、差動１段増幅回路と比較してノイズが悪化する。したがって、高速帯域信号処理を可能とする２段増幅回路においては、よりノイズ低減を可能とする方法が必要とされている。
【００４１】
また、ショットノイズを抑制するには、リファレンス回路の帰還抵抗を電流電圧変換回路の帰還抵抗より小さい抵抗値とし、加えて、電流電圧変換回路の入力トランジスタのバイアス電流を、高速信号処理に必要な駆動を可能とする所定の電流量とし、能力を必要としないリファレンス回路の入力トランジスタのバイアス電流を小さい値とすることが考えられる。しかしながら、この方法によっては、良好なオフセット特性が得られないという問題がある。
【００４２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、高速信号処理を可能とする受光増幅回路において、さらにノイズ低減を図りつつ、オフセット電圧特性を改善することにある。
【課題を解決するための手段】
【００４３】
本発明に係る受光増幅回路は、上記課題を解決するために、上記課題を解決するために、受光した光を光電流に変換する受光素子と、第１帰還抵抗および第１入力トランジスタを有し、当該受光素子に流れる光電流を電圧に変換する電流電圧変換回路と、第２帰還抵抗および第２入力トランジスタを有し、前記受光素子が接続されないこと以外は前記電流電圧変換回路と同一回路に構成されるリファレンス回路と、前記電流電圧変換回路および前記リファレンス回路の出力電圧差を増幅する差動回路とを備えた受光増幅回路において、無信号時での前記電流電圧変換回路の出力電圧と前記リファレンス回路の出力電圧との差を補償する補償手段を備え、前記第２帰還抵抗の抵抗値が、前記第１帰還抵抗の抵抗値より小さく設定され、前記第２入力トランジスタのバイアス電流が、前記第１入力トランジスタのバイアス電流より小さい電流値で設定されていることを特徴としている。
【００４４】
ショットノイズを低減するためには、増幅作用とは無関係のリファレンス回路について、リファレンス抵抗の低減による熱雑音低減と、高速増幅を必要としない第２入力トランジスタのバイアス電流を低減することが望ましい。このため、第２帰還抵抗の抵抗値が、第１帰還抵抗の抵抗値より小さく設定され、第２入力トランジスタのバイアス電流が、第１入力トランジスタのバイアス電流より小さい電流値で設定されていることにより、差動１段型回路では不可能であった、ショットノイズの抑制を可能とし、併せてリファレンス回路の帰還抵抗熱ノイズの抑制も可能とする。また、補償手段によって、無信号時での電流電圧変換回路およびリファレンス回路の出力電圧差が補償されるので、両出力電圧が等しくないことによって生じるオフセット電圧をなくすことができる。
【００４５】
受光素子と、帰還抵抗が接続する電流電圧変換回路と電流電圧変換回路と同一構成で帰還抵抗のみ接続するリファレンス回路が接続され、電流電圧変換回路とリファレンス回路の出力電圧差を増幅する差動回路とを備えた受光増幅回路において、
無信号時での前記電流電圧変換回路の出力とリファレンス回路の出力電位差を補償する補償手段を備え、
前記リファレンス回路の帰還抵抗の抵抗値が、必要な特性により設定される電流電圧変換回路の帰還抵帰還抵抗値と同一とすることなく小さい値に設定し、尚且つ、
前記リファレンス回路の入力トランジスタのバイアス電流が、所定の特性を得るために必要とされる電流電圧変換回路の入力トランジスタのバイアス電流と同一とすることなく小さくすることで可能とする。
【００４６】
特許文献１に開示された受光増幅回路では、ゲイン抵抗＝オフセット調整用抵抗／ｎとし、ｎ倍の駆動電流で制御される差動回路構成のオフセット調整機能回路を有することで、ノイズ低減を可能とする受光増幅回路が記載されている。これに対し、本発明の受光増幅回路では、帰還抵抗とリファレンス抵抗との電圧差の電流の補償電流を供与することによりノイズを抑制している。これにより、差動回路の差動トランジスタ対に流すバイアス電流は一定であり、その他に付加的なノイズは発生しない。一方、特許文献１の受光増幅回路では、オフセット調整用差動回路に流すバイアス電流をｎ倍とすることでトランジスタショットノイズを増大させており、ノイズの悪化が予想される。したがって、この点においても本発明の受光増幅回路は、従来の受光増幅回路に比べて良好なノイズ特性が得られる。
【００４７】
前記補償手段は、前記第２帰還抵抗と前記第２入力トランジスタのベースとが接続される接続部に前記出力電圧差を補償するための補償電流を供与する電流源であることが好ましい。また、前記補償電流は、前記第１帰還抵抗の抵抗値をＲfとし、前記第２帰還抵抗の抵抗値をＲrefとし、前記第１入力トランジスタのベース電流Ｉｂとし、前記第２入力トランジスタのベース電流Ｉｂrefとすると、Ｒf／Ｒref×Ｉｂ−Ｉbref ＋Ｖt×ln(Ｉb／Ibref)／Ｒrefと表されることが好ましい。
【００４８】
より具体的には、前記補償手段は、第１カレントミラー回路と、当該第１カレントミラー回路の出力を入力とする第２カレントミラー回路と、前記第１入力トランジスタを駆動するバイアス電流に、前記第１帰還抵抗と前記第２帰還抵抗との抵抗比を乗じた大きさのバイアス電流を供与する第１トランジスタと、当該第１トランジスタのコレクタにエミッタが接続されるとともに、ベースが前記第１カレントミラー回路の一方の出力に接続される第２トランジスタと、前記第２入力トランジスタを駆動するバイアス電流と同一電流で駆動され、ベースが前記第１カレントミラー回路の他方の出力に接続される第３トランジスタとを含み、前記第２カレントミラー回路から第１補償電流を供与する第１補償部と、前記第１入力トランジスタを駆動するバイアス電流と同一電流で駆動され、前記第１入力トランジスタのベース−エミッタ間電圧と同一電圧を発生する第１電圧発生回路と、当該第１電圧発生回路の出力に接続される第１抵抗と、前記第２入力トランジスタを駆動するバイアス電流と同一電流で駆動され、前記第２入力トランジスタのベース−エミッタ間電圧と同一電圧を発生する第２電圧発生回路と、当該第２電圧発生回路の出力に接続される第２抵抗と、前記第１および第２抵抗に流れる電流の差を出力する第３カレントミラー回路とを含み、当該第３カレントミラー回路から第２補償電流を供与する第２補償部とを有し、前記第１および第２補償電流を合わせて前記補償電流を供与することが好ましい。この構成により、第１補償部が、第１補償電流として、Ｒf／Ｒref×Ｉｂ−Ｉbrefを供与し、第２補償部が、第２補償電流として、Ｖt×ln(Ｉb／Ibref)／Ｒrefを供与する。
【００４９】
あるいは、前記補償手段は、前記第１帰還抵抗と前記第１入力トランジスタのベースとが接続される接続部に前記出力電圧差を補償する補償電流を供与する電流源であることが好ましい。また、前記補償電流は、前記第１帰還抵抗の抵抗値をＲｆとし、前記第２帰還抵抗の抵抗値をＲrefとし、前記第１入力トランジスタのベース電流Ｉｂとし、前記第２入力トランジスタのベース電流Ｉｂrefとすると、Ｉｂ−Ｒref／Ｒf×Ｉbref＋Ｖt×ln(Ｉb／Ｉbref)／Ｒfと表されることが好ましい。
【００５０】
より具体的には、前記補償手段は、第１カレントミラー回路と、前記第１入力トランジスタを駆動するバイアス電流と同じバイアス電流を供与する第１トランジスタと、前記第１トランジスタのコレクタにエミッタが接続されるとともに、ベースが前記第１カレントミラー回路の出力に接続される第２トランジスタと、前記第２入力トランジスタを駆動するバイアス電流に前記第２帰還抵抗と前記第１帰還抵抗との抵抗比を乗じた大きさのバイアス電流を供与し、ベースが前記第１カレントミラー回路の出力に接続される第３トランジスタとを含み、前記第１カレントミラー回路から第１補償電流を供与する第１補償部と、前記第１入力トランジスタを駆動するバイアス電流と同一電流で駆動され、前記第１入力トランジスタのベース−エミッタ間電圧と同一電圧を発生する第１電圧発生回路と、当該第１電圧発生回路の出力に接続される第１抵抗と、前記第２入力トランジスタを駆動するバイアス電流と同一電流で駆動され、前記第２入力トランジスタのベース−エミッタ間電圧と同一電圧を発生する第２電圧発生回と、当該第２電圧発生回路の出力に接続される第２抵抗と、前記第１および第２抵抗に流れる電流の差を出力する第２カレントミラー回路とを含み、当該第２カレントミラー回路から第２補償電流を供与する第２補償部とを有し、前記第１および第２補償電流を合わせて前記補償電流を供与することが好ましい。この構成により、第１補償部が、第１補償電流として、Ｉｂ−Ｒref／Ｒf×Ｉbrefを供与し、第２補償部が、第２補償電流として、Ｖt×ln(Ｉb／Ｉbref)／Ｒfを供与する。
【００５１】
本発明に係る光ピックアップ装置は、前述のように構成される各受光増幅回路を備えることにより、受光増幅回路におけるノイズの低減およびオフセット電圧特性の改善が図られる。それゆえ、特に、受光増幅回路が光ディスクから反射された光を信号電圧に変換するために用いれば、光ピックアップ装置の出力信号の品質を向上させることができる。また、本発明の光ディスク装置は、当該光ピックアップ装置を備えることにより、同様に光ピックアップ装置の出力信号の品質を向上させることができる。
【発明の効果】
【００５２】
本発明に係る受光増幅回路は、以上のように、受光した光を光電流に変換する受光素子と、第１帰還抵抗および第１入力トランジスタを有し、当該受光素子に流れる光電流を電圧に変換する電流電圧変換回路と、第２帰還抵抗および第２入力トランジスタを有し、前記受光素子が接続されないこと以外は前記電流電圧変換回路と同一回路に構成されるリファレンス回路と、前記電流電圧変換回路および前記リファレンス回路の出力電圧差を増幅する差動回路とを備えた受光増幅回路において、
無信号時での前記電流電圧変換回路の出力電圧と前記リファレンス回路の出力電圧との差を補償する補償手段を備え、
前記第２帰還抵抗の抵抗値が、前記第１帰還抵抗の抵抗値より小さく設定され、前記第２入力トランジスタのバイアス電流が、前記第１入力トランジスタのバイアス電流より小さい電流値で設定されているので、ノイズ低減用コンデンサを付加する従来の構成と比較して、より低周波領域からのノイズを低減することを可能とし、加えて、ピックアップ用の受光増幅回路に不可欠である良好なオフセット電圧特性を得ることができるという効果を奏する。また、このような受光増幅回路を備える光ピックアップ装置および当該光ピックアップ装置を備える光ディスク装置の信頼性を向上させることができるという効果も併せて奏する。
【発明を実施するための最良の形態】
【００５３】
〔実施の形態１〕
本発明の一実施形態について図１、図２、図８および図１１に基づいて説明すると、以下の通りである。
【００５４】
図１は、本実施の形態に係る受光増幅回路１の概略構成を示している。図２は、受光増幅回路１の詳細な回路構成を示している。
【００５５】
受光増幅回路１は、図１１に示す各受光増幅回路２０１ａ〜２０１ｄとして用いられ、図８に示すフォトダイオードＰＤＡ〜ＰＤＤで発生する光電流を電圧に変換して増幅する。なお、後述する実施の形態２の受光増幅回路１１（図３参照）も、同様に各受光増幅回路２０１ａ〜２０１ｄとして用いられる。
【００５６】
受光増幅回路１は、図１に示すように、フォトダイオードＰＤ、電流電圧変換回路２、リファレンス回路３、差動回路４および補償回路５を備えている。
【００５７】
フォトダイオードＰＤは、受けた光に応じた電流量の光電流Ｉｂを発生する受光素子である。
【００５８】
電流電圧変換回路２は、フォトダイオードＰＤを流れる光電流Ｉｂを電圧に変換して増幅する回路である。この電流電圧変換回路２は、アンプＡＭＰ１と、アンプＡＭＰ１の入出力端子間に接続される帰還抵抗Ｒｆとを有している。アンプＡＭＰ１の入力端子にフォトダイオードＰＤのカソードが接続されている。
【００５９】
リファレンス回路３は、アンプＡＭＰ２と、アンプＡＭＰ２の入出力端子間に接続されるリファレンス抵抗Ｒref２１（帰還抵抗）とを有している。このリファレンス回路３は、後述するように、フォトダイオードＰＤが接続されていない以外は電流電圧変換回路２と同じ回路構成となっている。
【００６０】
差動回路４は、電流電圧変換回路２の出力電圧とリファレンス回路３の出力電圧の差分を増幅する差動増幅回路である。この差動回路４は、差動アンプＡＭＰ３と、帰還抵抗Ｒfs２と、入力抵抗Ｒｓ２１，Ｒｓ２２と、リファレンス抵抗Ｒrefs２１とを有している。
【００６１】
入力抵抗Ｒｓ２１は、電流電圧変換回路２の出力端子と差動アンプＡＭＰ３の非反転入力端子との間に接続されている。一方、入力抵抗Ｒｓ２２は、リファレンス回路３の出力端子と差動アンプＡＭＰ３の反転入力端子との間に接続されている。リファレンス抵抗Ｒrefs２１は、一端に外部から与えられる基準電圧Ｖrefが入力され、他端が差動アンプＡＭＰ３の非反転入力端子に接続されている。帰還抵抗Ｒfs２は、差動アンプＡＭＰ３の反転入力端子と出力端子との間に接続されている。差動回路４は、上記の差分を増幅した電圧として出力端子から出力電圧Ｖｏを出力する。
【００６２】
補償回路５は、電流電圧変換回路２の出力電圧とリファレンス回路３の出力電圧との差を補償するために、後述する補償電流Ｉｓ２１をリファレンス回路３におけるアンプＡＭＰ２の入力端子から引き込む。
【００６３】
続いて、受光増幅回路１の詳細な構成について説明する。
【００６４】
図２に示すように、電流電圧変換回路２のアンプＡＭＰ１は、入力トランジスタＴｒ２１およびトランジスタＴｒ２１１〜Ｔｒ２１５を有している。
【００６５】
トランジスタＴｒ２１１，Ｔｒ２１２は、エミッタがともに電源ライン（電源電圧Ｖｃｃ）に接続され、ベースが互いに接続されている。トランジスタＴｒ２１１は、ベースとエミッタとが接続されている。このように、トランジスタＴｒ２１１，Ｔｒ２１２がカレントミラー回路を構成することから、トランジスタＴｒ２１２がバイアス電流Ｉ２１を流す定電流源として機能する。入力トランジスタＴｒ２１は、ベースがフォトダイオードＰＤのカソードに接続され、コレクタがトランジスタＴｒ２１２のコレクタに接続され、エミッタが接地されている。入力トランジスタＴｒ２１のベースは、電流電圧変換回路２の入力点（入力端子）である。上記の入力トランジスタＴｒ２１およびトランジスタＴｒ２１２は、電流電圧変換回路２における増幅部を構成している。
【００６６】
トランジスタＴｒ２１３は、コレクタがトランジスタＴｒ２１１のコレクタに接続され、エミッタが接地されている。また、トランジスタＴｒ２１３のベースには、図示しないバイアス回路から与えられるバイアス電圧が印加される。
【００６７】
トランジスタＴｒ２１４のコレクタは電源ラインに接続され、ベースがトランジスタＴｒ２１２のコレクタに接続されている。また、トランジスタＴｒ２１４のエミッタが電流電圧変換回路２の出力点（出力端子）となる。トランジスタＴｒ２１４のエミッタとトランジスタＴｒ２１のベースとの間に帰還抵抗Ｒｆ２１が接続されている。トランジスタＴｒ２１５は、コレクタがトランジスタＴｒ２１４のエミッタに接続され、エミッタが接地され、ベースに前記のバイアス電圧が印加される。トランジスタＴｒ２１５は、エミッタフォロワを構成していることから、トランジスタＴｒ２１４とともに電流電圧変換回路２における出力部を構成している。
【００６８】
リファレンス回路３のアンプＡＭＰ２は、入力トランジスタＴｒ２２およびトランジスタＴｒ２２１〜Ｔｒ２２５を有している。
【００６９】
トランジスタＴｒ２２１，Ｔｒ２２２は、エミッタがともに電源ラインに接続され、ベースが互いに接続されている。トランジスタＴｒ２２１は、ベースとエミッタとが接続されている。このように、トランジスタＴｒ２２１，Ｔｒ２２２がカレントミラー回路を構成することから、トランジスタＴｒ２２２がバイアス電流Ｉ２２を流す定電流源として機能する。入力トランジスタＴｒ２２は、コレクタがトランジスタＴｒ２２２のコレクタに接続され、エミッタが接地されている。入力トランジスタＴｒ２２のベースは、リファレンス回路３の入力点（入力端子）である。上記の入力トランジスタＴｒ２２およびトランジスタＴｒ２２２は、リファレンス回路３における増幅部を構成している。
【００７０】
トランジスタＴｒ２２３は、コレクタがトランジスタＴｒ２２１のコレクタに接続され、エミッタが接地されている。また、トランジスタＴｒ２２３のベースには、前記のバイアス電圧が印加される。
【００７１】
トランジスタＴｒ２２４のコレクタは電源ラインに接続され、ベースがトランジスタＴｒ２２２のコレクタに接続されている。また、トランジスタＴｒ２２４のエミッタがリファレンス回路３の出力点（出力端子）となる。トランジスタＴｒ２２４のエミッタとトランジスタＴｒ２２のベースとの間にリファレンスＲref２１が接続されている。トランジスタＴｒ２２５は、コレクタがトランジスタＴｒ２２４のエミッタに接続され、エミッタが接地され、ベースに前記のバイアス電圧が印加される。トランジスタＴｒ２２５は、エミッタフォロワを構成していることから、トランジスタＴｒ２２４とともにリファレンス回路３における出力部を構成している。
【００７２】
補償回路５は、第１補償部６および第２補償部７から構成されている。第１補償部６は、カレントミラー回路６１，６２と、トランジスタＴｒ６３〜Ｔｒ６６と、コンデンサＣ１とを有している。第２補償部７は、カレントミラー回路７ａ，７ｂと、電圧発生回路８，９と、コンデンサＣ２２〜Ｃ２４と、抵抗Ｒref２３，Ｒref２４とを有している。
【００７３】
まず、第１補償部６の構成について説明する。
【００７４】
カレントミラー回路６１は、トランジスタＴｒ６１ａ，Ｔｒ６１ｂによって構成されている。トランジスタＴｒ６１ａ，Ｔｒ６１ｂは、エミッタがともに電源ラインに接続され、ベースが互いに接続されている。トランジスタＴｒ６１ａは、ベースとエミッタとが接続されている。カレントミラー回路６２は、トランジスタＴｒ６２ａ，Ｔｒ６２ｂによって構成されている。トランジスタＴｒ６２ａ，Ｔｒ６２ｂのベースと互いに接続されている。トランジスタＴｒ６２ａは、コレクタがトランジスタＴｒ６１ｂのコレクタに接続され、エミッタが接地されている。また、トランジスタＴｒ６２ａのベースと接地ライン（ＧＮＤ）との間にはコンデンサＣ２１が接続されている。トランジスタＴｒ６２ｂは、エミッタが接地され、コレクタがリファレンス回路３における入力トランジスタＴｒ２２のベースに接続されている。
【００７５】
トランジスタＴｒ６４は、コレクタが電源ラインに接続され、エミッタがトランジスタＴｒ６５のコレクタに接続されている。トランジスタＴｒ６６は、コレクタが電源ラインに接続され、エミッタがトランジスタＴｒ６５のコレクタに接続され、ベースがトランジスタＴｒ６１ｂ，Ｔｒ６２ａのコレクタ（共通接続点）に接続されている。トランジスタＴｒ６５は、エミッタが接地され、ベースに前記のバイアス電圧が印加される。
【００７６】
続いて、第２補償部７の構成について説明する。
【００７７】
電圧発生回路８は、トランジスタＴｒ８１〜Ｔｒ８５と、ダイオードＤ８１，Ｄ８２とを有している。
【００７８】
トランジスタＴｒ８１，Ｔｒ８２は、エミッタがともに電源ラインに接続され、ベースが互いに接続されている。トランジスタＴｒ８１は、ベースとエミッタとが接続されている。このように、トランジスタＴｒ８１，Ｔｒ８２がカレントミラー回路を構成している。トランジスタＴｒ８３は、コレクタがトランジスタＴｒ８１のコレクタに接続され、エミッタが接地され、ベースに前記のバイアス電圧が印加されている。ダイオードＤ８１，Ｄ８２は、トランジスタがダイオード接続されることによって形成されており、トランジスタＴｒ８２のコレクタと接地ラインとの間に直列に接続されている。
【００７９】
トランジスタＴｒ８５のコレクタは電源ラインに接続され、ベースがトランジスタＴｒ８２のコレクタに接続されている。また、トランジスタＴｒ８５のエミッタが電圧発生回路８の出力点（出力端子）となる。トランジスタＴｒ８４は、コレクタがトランジスタＴｒ８５のエミッタに接続され、エミッタが接地され、ベースに前記のバイアス電圧が印加される。
【００８０】
また、トランジスタＴｒ８５のエミッタと接地ラインとの間には、抵抗Ｒref２３およびコンデンサＣ２４が並列に接続された回路が接続されている。
【００８１】
上記の電圧発生回路８では、トランジスタＴｒ８３により、トランジスタＴｒ８１，Ｔｒ８２からなるカレントミラー回路を介して、ダイオードＤ８１，Ｄ８２にバイアス電流Ｉ２２が供給される。これにより生じた電位が、バイアス電流Ｉ２１で駆動されるエミッタフォロワ回路（トランジスタＴｒ８４，Ｔｒ８５）にて出力される。
【００８２】
電圧発生回路９は、カレントミラー回路９１、トランジスタＴｒ９２〜Ｔｒ９４と、ダイオードＤ９１，Ｄ９２とを有している。この電圧発生回路９は、前記の電圧発生回路８と同一の回路構成となっている。
【００８３】
カレントミラー回路９１は、トランジスタＴｒ９１ａ，Ｔｒ９１ｂから構成されている。トランジスタＴｒ９１ａ，Ｔｒ９１ｂは、エミッタがともに電源ラインに接続され、ベースが互いに接続されている。トランジスタＴｒ９１ａは、ベースとエミッタとが接続されている。トランジスタＴｒ９２は、コレクタがトランジスタＴｒ９１ａのコレクタに接続され、エミッタが接地され、ベースに前記のバイアス電圧が印加されている。ダイオードＤ９１，Ｄ９２は、トランジスタがダイオード接続されることによって形成されており、トランジスタＴｒ９１ｂのコレクタと接地ラインとの間に直列に接続されている。
【００８４】
トランジスタＴｒ９４のコレクタは電源ラインに接続され、ベースがトランジスタＴｒ９１ｂのコレクタに接続されている。また、トランジスタＴｒ９４のエミッタが電圧発生回路９の出力点（出力端子）となる。トランジスタＴｒ９３は、コレクタがトランジスタＴｒ９４のエミッタに接続され、エミッタが接地され、ベースに前記のバイアス電圧が印加される。
【００８５】
また、トランジスタＴｒ９４のエミッタと接地ラインとの間には、抵抗Ｒref２２およびコンデンサＣ２３が並列に接続された回路が接続されている。
【００８６】
カレントミラー回路７ａは、トランジスタＴｒ７ａａ，Ｔｒ７ａｂから構成されている。トランジスタＴｒ７ａａ，Ｔｒ７ａｂは、エミッタがともに電源ラインに接続され、ベースが互いに接続されている。トランジスタＴｒ７ａａは、ベースとエミッタとが接続されている。トランジスタＴｒ７ａａのコレクタは、トランジスタＴｒ９４のエミッタに接続されている。
【００８７】
カレントミラー回路７ｂは、トランジスタＴｒ７ｂａ，Ｔｒ７ｂｂから構成されている。トランジスタＴｒ７ｂａは、コレクタがトランジスタＴｒ７ａｂのコレクタに接続され、エミッタが接地されている。また、トランジスタＴｒ７ｂｅのベースと接地ラインとの間には、コンデンサＣ２２が接続されている。トランジスタＴｒ７ｂｂは、エミッタが接地され、コレクタがリファレンス回路３における入力トランジスタＴｒ２２のベースに接続されている。
【００８８】
上記の電圧発生回路９では、トランジスタＴｒ９２により、カレントミラー回路９１を介して、ダイオードＤ９１，Ｄ９２にバイアス電流Ｉ２１が供給される。これにより生じた電位が、バイアス電流Ｉ２２で駆動されるエミッタフォロワ回路（トランジスタＴｒ９３，Ｔｒ９４）にて出力される。
【００８９】
上記のように構成される受光増幅回路１においては、電流電圧変換回路２の入力トランジスタＴｒ２１のバイアス電流Ｉ２１とリファレンス回路２の入力トランジスタＴｒ２２のバイアス電流Ｉ２２とは、その大きさがＩ２１＞Ｉ２２という関係を満たしている。また、帰還抵抗Ｒｆ２１と帰還抵抗Ｒref２１とは、その抵抗値がＲｆ２１≧Ｒref２１という関係を満たしている。但し、以下では、Ｒｆ２１＞Ｒref２１という関係を満たし、抵抗熱ノイズおよびショットノイズを低減するた場合の動作について説明する。
【００９０】
補償回路５は、下記の関係式で設定される補償電流Ｉｓ２１を入力トランジスタＴｒ２２のベースから引き抜く。
【００９１】
電流電圧変換回路２の入力トランジスタＴｒ２１のベース電流とリファレンス回路３の入力トランジスタＴｒ２２のベース電流とをそれぞれＩｂとＩｂrefとすると、補償電流Ｉｓ２１は、
Ｉｓ２１＝Ｒｆ２１／Ｒref２１×Ｉｂ
−Ｉｂref＋Ｖｔ×ln(Ｉｂ／Ｉｂref２１)／Ｒref２１        …(20)
と表される。
【００９２】
具体的に、図２示す回路構成を基に補償電流Ｉｓ２１の算出について説明する。ここで、以下の説明で使用するＩｂ２１、ＶBE２１、Ｉｂ２２、ＶBE２２、Ｖ２１およびＶ２２の各値は、次のように定義される。
【００９３】
Ｉｂ２１：入力トランジスタＴｒ２１のベース電流
ＶBE２１：入力トランジスタＴｒ２１のベース−エミッタ間電圧
Ｉｂ２２：入力トランジスタＴｒ２２のベース電流
ＶBE２２：入力トランジスタＴｒ２２のベース−エミッタ間電圧
Ｖ２１：電流電圧変換回路２の出力電圧
Ｖ２２：リファレンス回路３の出力電圧
補正電流Ｉｓ２１がない場合、出力電圧Ｖ２１，Ｖ２２は、
Ｖ２１＝Ｒｆ２１×Ｉｂ２１＋ＶBE２１                                …(21)
Ｖ２２＝Ｒref２１×Ｉｂ２２＋ＶBE２２                               …(22)
と表される。この場合、Ｉｂ２１≒Ｉｂ２２、ＶBE２１≒ＶBE２２であり、出力電圧Ｖ２１，Ｖ２２の電圧差は、
Ｖ２１−Ｖ２２＝Ｒｆ２１×Ｉｂ２１＋ＶBE２１
−（Ｒref２１×Ｉｂ２２＋ＶBE２２）                 …(23)
と表される。補正電流Ｉｓ２１が流れる場合、上記の電圧差は、
Ｖ２１−Ｖ２２＝Ｒｆ２１×Ｉｂ２１＋ＶBE２１
−（Ｒref２１×(Ｉｂ２２＋Ｉｓ２１)＋ＶBE２２）    …(24)
と表される。
【００９４】
Ｖ２１−Ｖ２２＝０となるためには、
Ｒref２１×(Ｉｂ２２＋Ｉｓ２１)＝Ｒｆ２１×Ｉｂ２１＋ＶBE２１−ＶBE２２
…(25)
および、
Ｉｓ２１＝Ｒｆ２１／Ｒref２１×Ｉｂ２１−Ｉｂ２２
＋(ＶBE２１−ＶBE２２)／Ｒref２１              …(26)
を満たす必要がある。また、ベース−エミッタ間電圧差は、
ＶBE２１−ＶBE２２＝Ｖt×ln(Ｉ２１/Ｉｓ)−Ｖt×ln(Ｉ２２/Ｉｓ)
＝Ｖt×ln(Ｉ２１/Ｉ２２)
＝Ｖt×ln(Ｉｂ２１/Ｉｂ２２)                      …(27)
と表される。よって、補償電流Ｉｓ２１は、
Ｉｓ２１＝Ｒｆ２１／Ｒref２１×Ｉｂ２１−Ｉｂ２２
＋Ｖt×ln(Ｉｂ２１/Ｉｂ２２)／Ｒref２１              …(28)
となる。
【００９５】
このように、補正電流Ｉｓ２１を流すことで、抵抗ノイズとショットノイズとを低減することができ、さらに良好なオフセット電圧特性を得ることができる。
【００９６】
ここで、上記のＶｔはＶｔ＝（ｋ×Ｔ）／ｑと表される。この式における各値は、次のように定義される。
【００９７】
ｋ：ボルツマン定数
ｑ：電子の電荷量
Ｔ：絶対温度
Ｉｓ：ＰＮ接合の飽和電流
以下に上記の各値の具体的な数値例を示す。但し、この数値例は、一般例であり、使用するプロセスによって異なる。
【００９８】
Ｒｆ２１＝５ｋΩ
Ｒref２１＝５ｋΩ
Ｉ２１＝１００μＡ
Ｉ２２＝１００μＡ
差動回路４の増幅率＝２倍
また、１ｋΩの抵抗による熱雑音スペクトルは、ｖ＝４ｎＶ/√Ｈｚ（実効値）である。これは、５０μＡの直流電流で発生するショットノイズに相当する。この場合、初段出力ノイズは、
初段出力ノイズ(Ｖｎp1)２
＝（(20nV/√Hz)２＋(20nV/√Hz)２＋(8nV/√Hz)２＋(8nV/√Hz)２）
＝928(nV/√Hz)２
となるので、後段の差動回路４で２倍された後段出力ノイズＶｎout１は、
Ｖｎout１＝60.9nV/√Hzとなる。
となる。
【００９９】
ここで、リファレンス抵抗Ｒref２１を前記の場合より低減して、Ｒref２１＝１ｋΩとし、バイアス電流Ｉ２２を前記の場合より小さくして、Ｉ２２＝１０μＡとすると、出力ノイズは、
出力ノイズ(Ｖｎp２)２
＝（(20nV/√Hz)２＋(4nV/√Hz)２＋(8nV/√Hz)２＋(0.8nV/√Hz)２）
＝480.64(nV/√Hz)２
となり、後段の差動回路４で２倍された後段出力ノイズＶｎout２は、
Ｖｎout２＝43.8nV/√Hz
となる。
【０１００】
よって、20×log(Vnout1/Vnout2)＝2.86dBとなり２ｄＢ以上のノイズ改善となる。
【０１０１】
また、補償電流Ｉｓ２１は、式２８の左辺の前半部分に基づく第１補償電流（Ｒf／Ｒref×Ｉｂ−Ｉｂref）と、式２８の左辺の後半部分に基づく第２補償電流Ｖｔ×ln（(Ｉｂ／Ｉｂref)／Ｒref）とからなっており、第１補償電流は帰還抵抗による電圧差補正に供され、第２補償電流はベース−エミッタ間電圧差の補正に供される。
【０１０２】
第１補償電流は、前記の第１補償部６により、カレントミラー回路６２を経て供与される。ここでは、後述する比較例の構成と異なり、電流電圧変換回路２における入力トランジスタＴｒ２１のバイアス電流Ｉ２１とリファレンス回路３における入力トランジスタＴｒ２２のバイアス電流Ｉ２２の２種類の電流を基に生成された第１および第２補償電流により補償電流が合成され供給される。
【０１０３】
具体的には、トランジスタＴｒ６３により、バイアス電流Ｉ２１に帰還抵抗Ｒｆ２１とリファレンス抵抗Ｒref２１との抵抗比（Ｒｆ２１／Ｒref２１）を乗じた大きさのバイアス電流が供与される。トランジスタＴｒ６４は、この電流で駆動される。一方、トランジスタＴｒ６６は、トランジスタＴｒ６５により供与されるバイアス電流Ｉ２２で駆動される。カレントミラー回路６１は、トランジスタＴｒ６４に流れるベース電流とトランジスタＴｒ６６に流れるベース電流との差をカレントミラー回路６２に出力する。これにより、カレントミラー回路６２は、その差電流を第１補償電流として流す。また、カレントミラー回路６２は、ノイズ低減用のコンデンサＣ２１が必要に応じて接続されることにより、第１補償電流のノイズ抑制を行う。
【０１０４】
具体的には、カレントミラー回路６１は、下記のようにして差電流をカレントミラー回路６２に出力することができる。
【０１０５】
まず、トランジスタＴｒ２２３，Ｔｒ６５は、同一のバイアス電流Ｉ２２（コレクタ電流）を流し、トランジスタＴｒ６３は、トランジスタＴｒ２１３のバイアス電流Ｉ２１の（Ｒｆ２１／Ｒref２１）倍のバイアス電流（コレクタ電流）を流すことを前提としている。ここでは、トランジスタＴｒ２２１，２２２のベース電流による誤差は無視し、トランジスタＴｒ２１１，２１２のベース電流による誤差を無視する。トランジスタＴｒ６６，Ｔｒ６４に流れる電流は、トランジスタＴｒ２２３，Ｔｒ６５のエミッタ面積を同一とし、トランジスタＴｒ２１３，Ｔｒ６３のエミッタ面積を同一とすることで調整可能となる。
【０１０６】
上記のように電流値を設定とすることで、前述式２８にしたがって、トランジスタＴｒ６４のベース電流よりトランジスタＴｒ６６のベース電流を差し引いた所望の第１補正電流を供与することが可能となる。
【０１０７】
但し、ここで、トランジスタＴｒ６１a，Ｔｒ６１ｂのベース電流による誤差を無視し、トランジスタＴｒ６２ａ,Ｔｒ６２ｂのベース電流による誤差を無視する。
【０１０８】
第２補償電流は、前記の第２補償部７により、カレントミラー回路７ｂを経て供与される。
【０１０９】
具体的には、電圧発生回路８において、トランジスタＴｒ８３，Ｔｒ８４でバイアス電流Ｉ２２が発生し、Ｔｒ８１，Ｔｒ８２からなるカレントミラー回路によって、ダイオードＤ８１，Ｄ８２にもバイアス電流Ｉ２２が流れる。このとき、トランジスタＴｒ８５のベースに生じた電圧が、トランジスタＴｒ８４，Ｔｒ８５からなるエミッタフォロワ回路から出力される。この電圧は、入力トランジスタＴｒ２２のベース−エミッタ間電圧ＶBE２２と同じ値である。この電圧が印加されることにより、リファレンス抵抗Ｒref２１と同じ抵抗値を有する抵抗Ｒref２３に電流が流れる。
【０１１０】
一方、電圧発生回路９において、トランジスタＴｒ９２，Ｔｒ９３でバイアス電流Ｉ２１が発生し、カレントミラー回路９１によって、ダイオードＤ９１，Ｄ９２にもバイアス電流Ｉ２１が流れる。このとき、トランジスタＴｒ９４のベースに生じた電圧が、トランジスタＴｒ９４，Ｔｒ９４からなるエミッタフォロワ回路から出力される。この電圧は、入力トランジスタＴｒ２１のベース−エミッタ間電圧ＶBE２１と同じ値である。この電圧が印加されることにより、リファレンス抵抗Ｒref２１と同じ抵抗値を有する抵抗Ｒref２２に電流が流れる。
【０１１１】
そして、カレントミラー回路７ａにおいては、トランジスタＴｒ７ａａが抵抗Ｒref２２に流れる電流を流すことにより、トランジスタＴｒ７ａｂにも同じ電流が流れるが、トランジスタＴｒ７ａｂから抵抗Ｒref２３へ電流が流れるので、カレントミラー回路７ｂのトランジスタＴｒ７ｂａには、抵抗Ｒref２２に流れる電流と抵抗Ｒref２３に流れる電流との差分が流れる。この差分電流は、第２補償電流に相当し、トランジスタＴｒ７ｂｂを介して流れる。
【０１１２】
また、第２補償部７においては、ノイズ低減用のコンデンサＣ２２〜Ｃ２４が必要に応じて接続され、第２補償電流のノイズ抑制を行う。
【０１１３】
ショットノイズを低減するためには、増幅作用とは無関係のないリファレンス回路について、リファレンス抵抗の低減による熱雑音低減と、高速増幅を必要としない第２入力トランジスタのバイアス電流を低減することが望ましい。このため、受光増幅回路１は、リファレンス抵抗Ｒref２１の抵抗値が、帰還抵抗Ｒｆ２１の抵抗値より小さく設定され、入力トランジスタＴｒ２２のバイアス電流が、入力トランジスタＴｒ２１のバイアス電流より小さい電流値で設定されている。これにより、差動１段型回路では不可能であった、ショットノイズの抑制を可能とし、併せてリファレンス回路の帰還抵抗熱ノイズの抑制も可能とする。
【０１１４】
但し、帰還抵抗Ｒｆがベースに接続される増幅用の入力トランジスタＴｒ２１は、信号増幅帯域を得るため、バイアス電流Ｉ２１を所定値に設定する必要がある。
【０１１５】
また、受光増幅回路１は、補償回路５を備えることによって、無信号時での電流電圧変換回路２およびリファレンス回路３の出力電圧差が補償されるので、両出力電圧が等しくないことによって生じるオフセット電圧をなくすことができる。したがって、良好なオフセット電圧特性を実現することができる。また、リファレンス回路３の入力トランジスタＴｒ２２のベース電流を補償することで、差動回路４に影響を加えることなく、良好な特性を得ることができる。
【０１１６】
〔実施の形態２〕
本発明の一実施形態について図３および図４に基づいて説明すると、以下の通りである。なお、前述の実施の形態１における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
【０１１７】
図３は、本実施の形態に係る受光増幅回路１１の概略構成を示している。図４は、受光増幅回路１１の詳細な回路構成を示している。
【０１１８】
受光増幅回路１１も、前述の受光増幅回路１と同様、図３および図４に示すように、フォトダイオードＰＤ、電流電圧変換回路１２、リファレンス回路１３、差動回路１４および補償回路１５を備えている。電流電圧変換回路１２、リファレンス回路１３および差動回路１４は、それぞれ前述の電流電圧変換回路２、リファレンス回路３および差動回路４と同じ機能を有しており、同一の回路構成を有している。
【０１１９】
電流電圧変換回路１２のアンプＡＭＰ１２は、入力トランジスタＴｒ３１およびトランジスタＴｒ３１１〜Ｔｒ３１５を有している。アンプＡＭＰ１２における入力トランジスタＴｒ３１およびトランジスタＴｒ３１１〜Ｔｒ３１５の接続構成は、電流電圧変換回路２のアンプＡＭＰ１における入力トランジスタＴｒ２１およびトランジスタＴｒ２１１〜Ｔｒ２１５の接続構成と対応しているので、ここではその説明を省略する。
【０１２０】
リファレンス回路１３のアンプＡＭＰ１２は、入力トランジスタＴｒ３２およびトランジスタＴｒ３２１〜Ｔｒ３２５を有している。アンプＡＭＰ１２における入力トランジスタＴｒ３２およびトランジスタＴｒ３２１〜Ｔｒ３２５の接続構成は、リファレンス回路３のアンプＡＭＰ２における入力トランジスタＴｒ２２およびトランジスタＴｒ２２１〜Ｔｒ２２５の接続構成と対応しているので、ここではその説明を省略する。
【０１２１】
差動回路１４は、差動アンプＡＭＰ１３と、帰還抵抗Ｒfs３と、入力抵抗Ｒｓ３１，Ｒｓ３２と、リファレンス抵抗Ｒrefs３１とを有している。これらの接続構成は、前述の差動回路４における差動アンプＡＭＰ３と、帰還抵抗Ｒfs２と、入力抵抗Ｒｓ２１，Ｒｓ２２と、リファレンス抵抗Ｒrefs２１と対応しているので、ここではその説明を省略する。
【０１２２】
補償回路１５は、前述の補償回路５と異なり、電流電圧変換回路１２の出力電圧とリファレンス回路１３の出力電圧との差を補償するために、後述する補償電流Ｉｓ２２を電流電圧変換回路２におけるアンプＡＭＰ１２の入力端子に流し込む。
【０１２３】
補償回路１５は、第１補償部１６および第２補償部１７から構成されている。第１補償部１６は、カレントミラー回路１６１と、トランジスタＴｒ１６２〜Ｔｒ１６５とを有している。第２補償部１７は、カレントミラー回路１７１と、電圧発生回路１８，１９と、コンデンサＣ３３，Ｃ３４と、抵抗Ｒｆ３２，Ｒｆ３３とを有している。
【０１２４】
まず、第１補償部１６の構成について説明する。
【０１２５】
カレントミラー回路１６１は、トランジスタＴｒ１６１ａ，Ｔｒ１６１ｂによって構成されている。トランジスタＴｒ１６１ａ，Ｔｒ１６１ｂは、エミッタがともに電源ラインに接続され、ベースが互いに接続されている。トランジスタＴｒ１６１ａは、ベースとエミッタとが接続されている。
【０１２６】
トランジスタＴｒ１６５は、コレクタが電源ラインに接続され、エミッタがトランジスタＴｒ１６４のコレクタに接続されている。トランジスタＴｒ１６３は、コレクタが電源ラインに接続され、エミッタがトランジスタＴｒ１６２のコレクタに接続され、ベースがトランジスタＴｒ１６１ｂ，Ｔｒ１６２ａのコレクタ（共通接続点）に接続されている。トランジスタＴｒ１６２，Ｔｒ１６４は、エミッタが接地され、ベースに前記のバイアス電圧が印加される。
【０１２７】
続いて、第２補償部１７の構成について説明する。
【０１２８】
電圧発生回路１８は、トランジスタＴｒ１８１〜Ｔｒ１８５と、ダイオードＤ１８１，Ｄ１８２とを有している。電圧発生回路１８におけるトランジスタＴｒ１８１〜Ｔｒ１８５と、ダイオードＤ１８１，Ｄ１８２の接続構成は、前述の電圧発生回路８におけるトランジスタＴｒ８１〜Ｔｒ８５と、ダイオードＤ８１，Ｄ８２との接続構成と対応しているので、ここではその説明を省略する。
【０１２９】
上記の電圧発生回路１８では、トランジスタＴｒ１８３により、トランジスタＴｒ１８１，Ｔｒ１８２からなるカレントミラー回路を介して、ダイオードＤ１８１，Ｄ１８２にバイアス電流Ｉ３２が供給される。これにより生じた電圧が、バイアス電流Ｉ３２で駆動されるエミッタフォロワ回路（トランジスタＴｒ１８４，Ｔｒ１８５）にて出力される。
【０１３０】
電圧発生回路１９は、カレントミラー回路１９１、トランジスタＴｒ１９２〜Ｔｒ１９４と、ダイオードＤ１９１，Ｄ１９２とを有している。この電圧発生回路１９は、前記の電圧発生回路１８と同一の回路構成となっている。また、電圧発生回路１９におけるカレントミラー回路９１、トランジスタＴｒ９２〜Ｔｒ９４と、ダイオードＤ９１，Ｄ９２との接続構成は、前述の電圧発生回路９におけるカレントミラー回路９１、トランジスタＴｒ９２〜Ｔｒ９４と、ダイオードＤ９１，Ｄ９２との接続構成と対応しているので、ここではその説明を省略する。
【０１３１】
カレントミラー回路１７１は、トランジスタＴｒ１７１ａ，Ｔｒ１７１ｂから構成されている。トランジスタＴｒ１７１ａ，１７１ｂは、エミッタがともに電源ラインに接続され、ベースが互いに接続されている。トランジスタＴｒ１７１ａは、ベースとエミッタとが接続されている。トランジスタＴｒ１７１ａのコレクタは、トランジスタＴｒ１９４のエミッタに接続されている。また、トランジスタＴｒ１７１ｂのコレクタは、トランジスタＴｒ１６１ｂのコレクタおよび入力トランジスタＴｒ３１のベースに接続されている。
【０１３２】
上記の電圧発生回路１９では、トランジスタＴｒ１９２により、カレントミラー回路１９１を介して、ダイオードＤ１９１，Ｄ１９２にバイアス電流Ｉ３１が供給される。これにより生じた電圧が、バイアス電流Ｉ３１で駆動されるエミッタフォロワ回路（トランジスタＴｒ１９３，Ｔｒ１９４）にて出力される。
【０１３３】
上記のように構成される受光増幅回路１１においては、電流電圧変換回路１２の入力トランジスタＴｒ３１のバイアス電流Ｉ３１とリファレンス回路１３の入力トランジスタＴｒ３２のバイアス電流Ｉ３２は、その大きさがＩ３１＞Ｉ３２という関係を満たしている。また、帰還抵抗Ｒｆ３１とリファレンスＲref３１とは、その抵抗値がＲｆ３１≧Ｒref３１という関係を満たす。
【０１３４】
補償回路１５は、下記の関係式で設定される補償電流Ｉｓ３１を入力トランジスタＴｒ３１のベースに流し込む。
【０１３５】
電流電圧変換回路１２の入力トランジスタＴｒ３１のベース電流とリファレンス回路１３の入力トランジスタＴｒ３２のベース電流とをそれぞれＩｂとＩｂrefとすると、補償電流Ｉｓ３１は、
Ｉｓ３１＝Ｉｂ−Ｒref／Ｒｆ×Ｉｂref+Ｖｔ×ln(Ｉｂ／Ｉｂref)／Ｒｆ  …(29)
と表される。
【０１３６】
具体的に、図４示す回路構成を基に補償電流Ｉｓ３１の算出について説明する。ここで、以下の説明で使用するＩｂ３１、ＶBE３１、Ｉｂ３２、ＶBE３２、Ｖ３１およびＶ３２の各値は、次のように定義される。
【０１３７】
Ｉｂ３１：入力トランジスタＴｒ３１のベース電流
ＶBE３１：入力トランジスタＴｒ３１のベース−エミッタ間電圧
Ｉｂ３２：入力トランジスタＴｒ３２のベース電流
ＶBE３２：入力トランジスタＴｒ３２のベース−エミッタ間電圧
Ｖ３１：電流電圧変換回路２の出力電圧
Ｖ３２：リファレンス回路３の出力電圧
補正電流Ｉｓ３１がない場合、出力電圧Ｖ３１，Ｖ３２は、
Ｖ３１＝Ｒｆ３１×Ｉｂ３１＋ＶBE３１                              …（30）
Ｖ３２＝Ｒref３１×Ｉｂ３２＋ＶBE３２                             …（31）
と表される。この場合、Ｉｂ３１≒Ｉｂ３２、ＶBE３１≒ＶBE３２であり、出力電圧Ｖ３１，Ｖ３２の電圧差は、
Ｖ３１−Ｖ３２＝
Ｒｆ３１×Ｉｂ３１＋ＶBE３１−（Ｒref３１×Ｉｂ３２＋ＶBE３２）  …（32）
補正電流Ｉｓ３１が流れる場合、出力電圧Ｖ３１，Ｖ３２は、
Ｖ３１−Ｖ３２＝Ｒｆ３１×(Ｉｂ３１−Ｉｓ３２)＋ＶBE３１
−（Ｒref３１×Ｉｂ３２＋ＶBE３２）               …（33）
Ｖ３１−Ｖ３２＝０となるためには、
Ｒｆ３１×(Ｉｂ３１−Ｉｓ３２)＋ＶBE３１＝Ｒref３１×Ｉｂ３２＋ＶBE３２                                                                           …(34)
Ｉｓ３２＝Ｉｂ３１−Ｒref３１／Ｒｆ３１×Ｉｂ３２
＋(ＶBE３１−ＶBE３２)／Ｒｆ３１                         …(35)
を満たす必要がある。また、ベース−エミッタ間電圧差は、
ＶBE３１−ＶBE３２＝Ｖt×ln(Ｉ３１/Ｉｓ)−Ｖt×ln(Ｉ３２/Ｉｓ)
＝Ｖt×ln(Ｉ３１/Ｉ３２)
＝Ｖt×ln(Ｉｂ３１/Ｉｂ３２)                    …(36)
と表される。よって、補償電流Ｉｓ３２は、
Ｉｓ３２＝Ｉｂ３１−Ｒref３１／Ｒｆ３１×Ｉｂ３２
＋Ｖt×ln(Ｉｂ３１/Ｉｂ３２)／Ｒｆ３１                  …(37)
となる。
【０１３８】
このように、補正電流Ｉｓ３１を流すことで、抵抗ノイズとショットノイズとを低減することができ、さらに良好なオフセット電圧特性を得ることができる。
【０１３９】
ここで、補償電流Ｉｓ３１は、式３６の左辺の前半部分に基づく第１補償電流（Ｉｂ−Ｒref／Ｒｆ×Ｉｂref）と、式３６の左辺の後半部分に基づく第２補償電流Ｖｔ×ln(Ｉｂ／Ｉｂref)／Ｒｆとからなっており、第１補償電流は帰還抵抗による電圧差補正に供され、第２補償電流はベース−エミッタ間電圧差の補正に供される。
【０１４０】
第１補償電流は、前記の第１補償部１６により、カレントミラー回路１６１を経て供与される。一方、第２補償電流は、前記の第２補償部１７により、カレントミラー回路１７１を経て供与される。
【０１４１】
具体的には、トランジスタＴｒ１６３は、トランジスタＴｒ１６２により供与されるバイアス電流Ｉ３１で駆動される。一方、トランジスタＴｒ１６４は、バイアス電流Ｉ３１にリファレンス抵抗Ｒref３１と帰還抵抗Ｒｆ３１との抵抗比（Ｒref３１／Ｒｆ３１）を乗じた大きさのバイアス電流を発生する。トランジスタＴｒ１６３は、この電流で駆動される。カレントミラー回路１６１は、トランジスタＴｒ１６３に流れる上記の電流とトランジスタＴｒ１６５に流れる上記の電流との差をトランジスタＴｒ１６１ｂから出力する。これにより、カレントミラー回路１６１は、その差電流を第１補償電流として流す。
【０１４２】
第２補償電流は、前記の第２補償部７により、カレントミラー回路７ｂを経て供与される。
【０１４３】
具体的には、電圧発生回路１８において、トランジスタＴｒ１８３，Ｔｒ１８４でバイアス電流Ｉ３２が発生し、Ｔｒ１８１，Ｔｒ１８２からなるカレントミラー回路によって、ダイオードＤ１８１，Ｄ１８２にもバイアス電流Ｉ３２が流れる。このとき、トランジスタＴｒ１８５のベースに生じた電圧が、トランジスタＴｒ１８４，Ｔｒ１８５からなるエミッタフォロワ回路から出力される。この電圧は、入力トランジスタＴｒ３２のベース−エミッタ間電圧ＶBE３２と同じ値である。この電圧が印加されることにより、帰還抵抗Ｒｆ３１と同じ抵抗値を有する抵抗Ｒｆ３３に電流が流れる。
【０１４４】
一方、電圧発生回路１９において、トランジスタＴｒ１９２，Ｔｒ１９３でバイアス電流Ｉ３１が発生し、カレントミラー回路１９１によって、ダイオードＤ１９１，Ｄ１９２にもバイアス電流Ｉ３１が流れる。このとき、トランジスタＴｒ１９４のベースに生じた電圧が、トランジスタＴｒ１９４，Ｔｒ１９４からなるエミッタフォロワ回路から出力される。この電圧は、入力トランジスタＴｒ３１のベース−エミッタ間電圧ＶBE３１と同じ値である。この電圧が印加されることにより、帰還抵抗Ｒｆ３１と同じ抵抗値を有する抵抗Ｒｆ３２に電流が流れる。
【０１４５】
そして、カレントミラー回路１７１においては、トランジスタＴｒ１７１ａが抵抗Ｒｆ３３に流れる電流を流すことにより、トランジスタＴｒ１７１ｂにも同じ電流が流れるが、トランジスタＴｒ１７１ｂから抵抗Ｒｆ３３へ電流が流れるので、カレントミラー回路１７１のトランジスタＴｒ１７１ａには、抵抗Ｒｆ３２に流れる電流と抵抗Ｒｆ３３に流れる電流との差分が第２補償電流として流れる。
【０１４６】
また、第２補償部１７においては、ノイズ低減用のコンデンサＣ３３，Ｃ３４が必要に応じて接続され、第２補償電流のノイズ抑制を行う。
【０１４７】
以上のように、受光増幅回路１１は、補償回路１５を備えることにより、電流電圧変換回路１２の入力トランジスタＴｒ３１のベースと電流電圧変換回路１２の帰還抵抗Ｒｆ３１との接続部に補償電流Ｉｓ３１を流し込む。これにより、バイアス電流Ｉ３１をバイアス電流Ｉ３２より大きくし、差動１段型回路では不可能であった、ショットノイズの抑制を可能とし、併せてリファレンス回路３の帰還抵抗熱ノイズの抑制を可能とすることで良好なオフセット電圧特性を実現することができる。また、リファレンス回路３の入力トランジスタＴｒ２２のベース電流を補償することで、差動回路４に影響を加えることなく、良好な特性を得ることができる。
【０１４８】
〔比較例〕
本発明の比較例について図５および図６に基づいて説明すると、以下の通りである。
【０１４９】
図５および図６は、それぞれ本比較例に係る受光増幅回路５１，６１の回路構成を示している。受光増幅回路５１，６１は、本願出願人によって出願された特願２００７-１８１４３３に記載されている。
【０１５０】
受光増幅回路５１は、ノイズを低減するとともに、良好なオフセット電圧特性を得るために、差動増幅回路ＡＭＰ１と、差動増幅回路ＡＭＰ１の出力端子と反転入力端子との間に接続される帰還抵抗Ｒｆと、差動増幅回路ＡＭＰ１の非反転入力端子に接続されるリファレンス抵抗Ｒrefと、帰還抵抗の端子間電圧と前記リファレンス抵抗の端子間電圧との差を補償するように、リファレンス抵抗Ｒrefと差動増幅回路ＡＭＰ１の非反転入力端子との接続点から補償電流Ｉｓ１を引き込む補償回路５２とを備えている。この受光増幅回路５１では、帰還抵抗Ｒｆ（ゲイン抵抗）と、リファレンス抵抗Ｒrefとが、それぞれの抵抗値がＲｆ＞Ｒrefという関係を満たしている。
【０１５１】
また、受光増幅回路６１は、ノイズを低減するとともに、良好なオフセット電圧特性を得るために、帰還抵抗の端子間電圧と前記リファレンス抵抗の端子間電圧との差を補償するように、受光増幅回路５１における補償回路５２の代わりに、帰還抵抗Ｒｆと差動増幅回路ＡＭＰ１の反転入力端子との接続点に補償電流Ｉｓ１１を流し込む回路６２とを備えている。
【０１５２】
受光増幅回路５１，６１によれば、Ｒｆ＞Ｒrefという関係により、低周波領域からのノイズを確実に低減することができ、帰還抵抗Ｒｆの端子間電圧とリファレンス抵抗Ｒrefの端子間電圧との差を補償する補償回路５２，６２により良好なオフセット電圧特性を得ることができる。
【０１５３】
上記の補償回路５２は、リファレンス抵抗Ｒrefが接続される差動増幅回路ＡＭＰ１の差動トランジスタ対の一方（非反転入力端子側）のベース電流を補償する。また、補償回路６２は、帰還抵抗Ｒｆが接続する差動増幅回路ＡＭＰ１の差動トランジスタ対の他方（反転入力端子側）のベース電流を補償する。
【０１５４】
しかしながら、受光増幅回路５１，６１では、抵抗による熱雑音の抑制が可能であるが、差動回路構成であるため、本実施の形態の受光増幅回路１，１１における入力トランジスタＴｒ２１，Ｔｒ２２のショットノイズの低減までには至っていない。
【０１５５】
前述のように、増幅作用とは無関係のリファレンス抵抗Ｒref２１を低減し、高速増幅を必要としない入力トランジスタのバイアス電流を低減することが望ましい。しかしながら、上記の受光増幅回路５１，６１は、差動増幅回路ＡＭＰ１における差動トランジスタ対がエミッタ結合型であるので、一方のトランジスタのバイアス電流を所定の値に設定し、他方のトランジスタのみバイアス電流を抑制することが難しい。
【０１５６】
これに対し、前述の受光増幅回路１，１１では、高速信号増幅に対応した２段増幅回路構成とし、初段回路（リファレンス回路３）にて、リファレンス抵抗Ｒref２１の低減と合わせて、入力トランジスタＴｒ２２のバイアス電流Ｉ２２を低減して、ショットノイズの抑制も可能としている。
【０１５７】
〔実施の形態３〕
本発明の一実施形態について図７に基づいて説明すると、以下の通りである。
【０１５８】
図７は、本発明の実施の形態に係る光ディスク装置７１の構成を示す斜視図である。
【０１５９】
図７に示すように、光ディスク装置７１は、光ピックアップ装置７２およびスピンドルモータ７３等を備えている。
【０１６０】
光ピックアップ装置７２は、レーザダイオード７４、信号用受光ＩＣ７５、レーザパワーモニタ用受光ＩＣ７５、コリメータレンズ７７、スポットレンズ７８、ビームスプリッタ７９、コリメータレンズ８０および対物レンズ８１を有している。
【０１６１】
レーザ光源としてのレーザダイオード７４は、光ディスク７０に照射するレーザビームを発する。レーザダイオード１２に供給される駆動電流は、図示しないレーザドライバにより生成される。
【０１６２】
レーザダイオード７４は、光ディスク装置７１が１種類の光ディスク７０を再生する装置であれば、単一波長のレーザビームを発する。また、レーザダイオード７４は、光ディスク装置７１が信号再生と信号記録とを行う装置であれば、信号再生時と信号記録時とでレーザパワーの異なる２種類のレーザビームを発する。
【０１６３】
信号用受光ＩＣ７５は、受光面に前述のフォトダイオードＰＤが配されており、光ディスク７０から反射されたレーザビームを受光して、検出信号として電気信号に変換するためのＩＣである。この信号用受光ＩＣ７５は、前述の受光増幅回路１または１１を内蔵している。
【０１６４】
レーザパワーモニタ用受光ＩＣ７５は、受光面にフォトダイオードが配されており、レーザダイオード７４から出射されるレーザビームの一部を受光して、検出信号として電気信号に変換するためのＩＣである。このレーザパワーモニタ用受光ＩＣ７５は、受光増幅回路を内蔵しているが、その受光増幅回路が受光増幅回路１または１１であってもよい。また、レーザパワーモニタ用受光ＩＣの位置は、レーザビームを検出に必要な量を受けることができる位置であれば、図示された位置に限定されない。
【０１６５】
上記のように構成される光ピックアップ装置７２において、レーザダイオード７４から出射されたレーザビームは、コリメータレンズ７７によって平行光束に変換され、ビームスプリッタ７９により偏向する。ビームスプリッタ７９からのレーザビームは、さらにコリメータレンズ８０を経て、対物レンズ８１によって光ディスク７０に集束される。光ディスク７０から反射したレーザビームは、対物レンズ８１およびコリメータレンズ８０を経て、ビームスプリッタ７９を透過した後、スポットレンズ７８によって信号用受光ＩＣ７５に集束される。信号用受光ＩＣ７５では、レーザビームが電気信号に変換され、この電気信号からＲＦ信号、トラッキングエラー信号などが生成される。
【０１６６】
このように、光ピックアップ装置７２においては、信号用受光ＩＣ７４が受光増幅回路１または１１を内蔵していることにより、受光増幅回路１または１１において、ノイズの低減およびオフセット電圧特性の改善が図られる。したがって、光ピックアップ装置７２の出力信号の品質が向上するので、光ピックアップ装置７２の信頼性が向上する。
【０１６７】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１６８】
本発明の受光増幅回路は、低周波領域からのノイズの低減化およびオフセット電圧特性の改善が図られているので、光ディスクに対する情報の記録または再生を行うための光ピックアップ装置に好適に利用できる。
【図面の簡単な説明】
【０１６９】
【図１】本発明の実施の形態１に係る受光増幅回路の概略構成を示す回路図である。
【図２】図１の受光増幅回路のより詳細な構成を示す回路図である。
【図３】本発明の実施の形態２に係る受光増幅回路の概略構成を示す回路図である。
【図４】図２の受光増幅回路のより詳細な構成を示す回路図である。
【図５】本発明の比較例に係る受光増幅回路の概略構成を示す回路図である。
【図６】本発明の比較例に係る他の受光増幅回路の概略構成を示す回路図である。
【図７】本発明の実施の形態３に係る光ディスク装置の概略構成を示す斜視図である。
【図８】本実施の形態１，２に係る受光増幅回路および一般的な受光増幅回路に接続されるフォトダイオードの構成を示す平面図である。
【図９】図８の各フォトダイオードが接続されている受光増幅回路の構成を示す回路図である。
【図１０】図９の受光増幅回路の詳細な構成を示す回路図である。
【図１１】本実施の形態１，２に係る高速信号処理型の受光増幅回路および一般的な高速信号処理型の受光増幅回路の構成を示す回路図である。
【図１２】図１１の受光増幅回路の詳細な構成を示す回路図である。
【符号の説明】
【０１７０】
１，１１  受光増幅回路
２，１２  電流電圧変換回路
３，１３  リファレンス回路
４，１４  差動回路
５，１５  補償回路（補償手段）
６，１６  第１補償部
７，１７  第２補償部
７ｂ  カレントミラー回路（第３カレントミラー回路）
８  電圧発生回路（第２電圧発生回路）
９  電圧発生回路（第１電圧発生回路）
６１  カレントミラー回路（第１カレントミラー回路）
６２  カレントミラー回路（第２カレントミラー回路）
１６１  カレントミラー回路（第１カレントミラー回路）
１７１  カレントミラー回路（第２カレントミラー回路）
Ｉｂ  光電流
Ｉ２１，Ｉ３１  バイアス電流
Ｉ２２，Ｉ３２  バイアス電流
Ｉｓ２１，Ｉｓ３１  補償電流
ＰＤ  フォトダイオード（受光素子）
Ｒf２１，Ｒf３２  帰還抵抗（第１帰還抵抗）
Ｒf２２  抵抗（第１抵抗）
Ｒf３２  抵抗（第１抵抗）
Ｒref２１，Ｒref３１  リファレンス抵抗（第２帰還抵抗）
Ｒref２３  抵抗（第２抵抗）
Ｒref３３  抵抗（第２抵抗）
Ｔｒ２１，Ｔｒ３１  入力トランジスタ（第１入力トランジスタ）
Ｔｒ２２，Ｔｒ３２  入力トランジスタ（第２入力トランジスタ）
Ｔｒ６３  トランジスタ（第１トランジスタ）
Ｔｒ６４  トランジスタ（第２トランジスタ）
Ｔｒ６６  トランジスタ（第３トランジスタ）
Ｔｒ１６２  トランジスタ（第１トランジスタ）
Ｔｒ１６３  トランジスタ（第２トランジスタ）
【図１】
2009212702.tif 000003
【図２】
2009212702.tif 000004
【図３】
2009212702.tif 000005
【図４】
2009212702.tif 000006
【図５】
2009212702.tif 000007
【図６】
2009212702.tif 000008
【図７】
2009212702.tif 000009
【図８】
2009212702.tif 000010
【図９】
2009212702.tif 000011
【図１０】
2009212702.tif 000012
【図１１】
2009212702.tif 000013
【図１２】
2009212702.tif 000014