(57)【要約】【課題】  スイッチング素子の零電流スイッチングを維持した状態で出力電圧を調整可能とする。【解決手段】  対をなすスイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８をブリッジ構成で接続して直流電源Ｅの電源電圧を交流に変換する変換回路部１１，１２を直流電源Ｅに対して二群設け、それら二群の各変換回路部１１，１２の出力側にトランスＴｒ１，Ｔｒ２および直列コンデンサＣ１，Ｃ２を介して整流回路部２１，２２を設け、それら二群の各整流回路部２１，２２を並列に接続したＤＣ−ＤＣコンバータにおいて、変換回路部１１，１２と整流回路部２１，２２との間に挿入接続されたトランスＴｒ１，Ｔｒ２および直列コンデンサＣ１，Ｃ２の回路定数を二群間でアンバランス状態に設定し、トランスＴｒ１，Ｔｒ２および直列コンデンサＣ１，Ｃ２の出力側に発生する電圧波形のパルス幅を可変することにより出力電圧を調整可能とする。【選択図】  図１
2009261126.tif 000002
【特許請求の範囲】
【請求項１】
対をなすスイッチング素子により直流電源の電源電圧を交流に変換する変換回路部を前記直流電源に対してｎ群設け、それらｎ群の各変換回路部の出力側にトランスおよび直列コンデンサを介して整流回路部を設け、それらｎ群の各整流回路部を並列に接続したＤＣ−ＤＣコンバータにおいて、
前記変換回路部と前記整流回路部との間に挿入接続されたトランスおよび直列コンデンサの回路定数をｎ群間でアンバランス状態に設定し、前記トランスおよび直列コンデンサの出力側に発生する電圧波形のパルス幅を可変することにより出力電圧を調整可能としたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記トランスの巻数比あるいは変成比のいずれかと直列コンデンサのキャパシタンスをｎ群間で異ならせることにより回路定数のアンバランス状態を設定した請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記直列コンデンサをトランスの二次側に接続し、前記各変換回路部をプッシュプルインバータで構成した請求項１又は２に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源回路に使用され、直流電源の電源電圧を昇圧あるいは降圧により異なった直流電圧に変換するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
例えば、直流電源回路に使用されるＤＣ−ＤＣコンバータの一例を図１０に示し、そのＤＣ−ＤＣコンバータの各スイッチング素子Ｑ１〜Ｑ４をオンオフさせるゲート信号Ｇのタイミングチャートを図１１に示す。
【０００３】
図１０に示すＤＣ−ＤＣコンバータは、二対のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３（ＭＯＳ−ＦＥＴ）をフルブリッジ構成で直流電源Ｅに接続した変換回路部１００と、その変換回路部１００の出力側に接続されたトランスＴｒと、そのトランスＴｒの二次側出力に接続され、二対のダイオードＤ１，Ｄ４とＤ２，Ｄ３からなる整流回路２００と、その整流回路２００の出力側に接続されたＬＣ平滑回路３００とで構成されている。
【０００４】
このＤＣ−ＤＣコンバータでは、図１１のタイミングチャートで示すように変換回路部１００のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３を交互にオンオフさせて交流波形出力を得る。この変換回路部１００の交流波形出力をトランスＴｒにより変成し、そのトランスＴｒの二次側出力を整流回路２００により整流すると共にＬＣ平滑回路３００により平滑することにより、所望の直流電圧を生成する。
【特許文献１】特許第３４６３８０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前述したＤＣ−ＤＣコンバータのトランス入力側から負荷側を見ると、一般的に誘導性負荷（遅れ負荷）に見え、その場合、スイッチング素子Ｑ１〜Ｑ４の電圧、つまり、ドレイン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄは図１２に示すような波形となる。図１３（ａ）は図１２に示すスイッチング素子Ｑ１〜Ｑ４のドレイン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄの各波形を模式的に表したものであり、同図（ｂ）はターンオン時のスイッチング損失Ｓ１とターンオフ時のスイッチング損失Ｓ２を示す。
【０００６】
スイッチング素子Ｑ１〜Ｑ４（ＭＯＳ−ＦＥＴ）におけるスイッチング損失には、図１３（ｂ）に示すように、スイッチング素子Ｑ１〜Ｑ４のターンオン時に生じるターンオンスイッチング損失Ｓ１と、スイッチング素子Ｑ１〜Ｑ４のターンオフ時に生じるターンオフスイッチング損失Ｓ２とがある。スイッチング損失は、スイッチング素子Ｑ１〜Ｑ４がオンからオフ及びオフからオンに変化する短時間の過渡状態において、ドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加されることで発生する。
【０００７】
なお、スイッチング損失については、誘導性負荷（遅れ負荷）の場合、ターンオフスイッチング損失Ｓ２の方がターンオンスイッチング損失Ｓ１よりも大きいのが一般的であり、ターンオンスイッチング損失Ｓ１は、回路定数の設定によっては発生しない場合もある。
【０００８】
このＤＣ−ＤＣコンバータを小型化しようとする場合、スイッチング周波数を高周波化すれば、トランスＴｒの小型化が図れることから、スイッチング周波数の高周波化は有効な手段である。しかしながら、スイッチング周波数が高くなると、そのスイッチング周波数に比例するスイッチング損失も増加することになり、スイッチング損失を低減するためには、スイッチング周波数の高周波化は好適な手段とはならない。
【０００９】
そこで、本出願人は、スイッチング損失の低減化を図り、零電流スイッチングＺＣＳ（Zero Current Switching）を実現容易にした高効率のＤＣ−ＤＣコンバータを先に提案している（特許文献１の図６参照）。
【００１０】
このＤＣ−ＤＣコンバータは、図１４に示すように、二対のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３およびＱ５，Ｑ８とＱ６，Ｑ７をフルブリッジ構成で接続した二群の変換回路部１１０，１２０を直流電源Ｅに対して並列に接続し、それら各変換回路部１１０，１２０とトランスＴｒ１，Ｔｒ２との間に直列コンデンサＣ１，Ｃ２を挿入接続し、各変換回路部１１０，１２０で対をなすスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３およびＱ５，Ｑ８とＱ６，Ｑ７のうち、一方のスイッチング素子Ｑ１，Ｑ２，Ｑ５，Ｑ６に対して他方のスイッチング素子Ｑ４，Ｑ３，Ｑ８，Ｑ７のスイッチング位相を１／６周期ずらすと共に、各変換回路部１１０，１２０間で対応するスイッチング素子Ｑ１とＱ４，Ｑ２とＱ６，Ｑ３とＱ７，Ｑ４とＱ８のスイッチング位相を１／４周期ずらすようにしたものである。
【００１１】
このように、変換回路部１１０，１２０とトランスＴｒ１，Ｔｒ２との間に直列コンデンサＣ１，Ｃ２を挿入接続し、かつ、各変換回路部１１０，１２０で対をなすスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３およびＱ５，Ｑ８とＱ６，Ｑ７のうち、一方のスイッチング素子Ｑ１，Ｑ２，Ｑ５，Ｑ６に対して他方のスイッチング素子Ｑ４，Ｑ３，Ｑ８，Ｑ７のスイッチング位相を１／６周期ずらすと共に、各変換回路部１１０，１２０間で対応するスイッチング素子Ｑ１とＱ５，Ｑ２とＱ６，Ｑ３とＱ７，Ｑ４とＱ８のスイッチング位相を１／４周期ずらすことにより、変換回路部１１０，１２０の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行い、その転流によりスイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。
【００１２】
以上の手段により、スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８のスイッチング損失を低減させ、スイッチング電流が零の時にオンやオフを行う零電流スイッチングＺＣＳ（Zero Current Switching）によって高効率変換を実現したＤＣ−ＤＣコンバータを提供している。
【００１３】
しかしながら、このＤＣ−ＤＣコンバータでは、スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８の零電流スイッチングを維持した状態で出力電圧Ｖｏｕｔを調整することが不可能であった。ここで、ＤＣ−ＤＣコンバータの入力側に太陽電池などの直流電源Ｅを接続した場合、その太陽電池による入力電圧の変動により出力電圧Ｖｏｕｔがそのまま変動することになり、出力電圧Ｖｏｕｔの安定化を図ることが困難となる。
【００１４】
なお、スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８を駆動するパルスタイミングで出力電圧Ｖｏｕｔを調整しようとすると、高効率を維持するためのスイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８の零電流スイッチングが成立しなくなり、スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８は電流を遮断することでスイッチング損失を発生するハードスイッチング動作となり、ＤＣ−ＤＣコンバータの変換効率を著しく低下させる。
【００１５】
そこで、本発明は本出願人が先に提案した特許文献に開示されたＤＣ−ＤＣコンバータを改善したもので、その目的とするところは、スイッチング素子の零電流スイッチングを維持した状態で出力電圧を調整可能とし得るＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１６】
前述の目的を達成するための技術的手段として、本発明は、対をなすスイッチング素子をブリッジ構成で接続して直流電源の電源電圧を交流に変換する変換回路部を直流電源に対してｎ群設け、それらｎ群の各変換回路部の出力側にトランスおよび直列コンデンサを介して整流回路部を設け、それらｎ群の各整流回路部を並列に接続したＤＣ−ＤＣコンバータにおいて、変換回路部と整流回路部との間に挿入接続されたトランスおよび直列コンデンサの回路定数をｎ群間でアンバランス状態に設定し、トランスおよび直列コンデンサの出力側に発生する電圧波形のパルス幅を可変することにより出力電圧を調整可能としたことを特徴とする。
【００１７】
本発明では、変換回路部と整流回路部との間に挿入接続されたトランスおよび直列コンデンサの回路定数をｎ群間でアンバランス状態に設定し、トランスおよび直列コンデンサの出力側に発生する電圧波形のパルス幅を可変することで出力電圧を調整可能としたことにより、ＤＣ−ＤＣコンバータの入力電圧の変動に対して一定の出力電圧を生成することができ、出力電圧の安定化を図ることができる。
【００１８】
本発明では、トランスの巻数比あるいは変成比のいずれかと直列コンデンサのキャパシタンスをｎ群間で異ならせることにより回路定数のアンバランス状態を設定することが望ましい。このようにすれば、トランスおよび直列コンデンサの回路定数のアンバランス状態を容易に設定することができる。
【００１９】
本発明では、直列コンデンサをトランスの二次側に接続し、各変換回路部をプッシュプルインバータで構成することが可能である。このように各変換回路部にプッシュプルインバータを使用すれば、回路の簡素化および部品点数の削減による低コスト化を図ることができる。
【発明の効果】
【００２０】
本発明によれば、変換回路部と整流回路部との間に挿入接続されたトランスおよび直列コンデンサの回路定数をｎ群間でアンバランス状態に設定し、トランスおよび直列コンデンサの出力側に発生する電圧波形のパルス幅を可変することで整流回路部の出力電圧を調整可能としたことにより、ＤＣ−ＤＣコンバータの入力電圧の変動に対して一定の出力電圧を生成することができ、出力電圧の安定化を図ることができる。
【００２１】
その結果、スイッチング素子の零電流スイッチングによりスイッチング損失の低減化を図った高効率のＤＣ−ＤＣコンバータにおいて、その零電流スイッチングを維持した状態で出力電圧を調整可能としたことにより、安定した出力電圧が得られる高効率のＤＣ−ＤＣコンバータを提供することができる。
【発明を実施するための最良の形態】
【００２２】
本発明に係るＤＣ−ＤＣコンバータの実施形態を以下に詳述する。図１は本発明の第一の実施形態におけるＤＣ−ＤＣコンバータの回路図、図２は本発明の第二の実施形態におけるＤＣ−ＤＣコンバータの回路図である。
【００２３】
これら第一および第二の実施形態におけるＤＣ−ＤＣコンバータは、二対のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３およびＱ５，Ｑ８とＱ６，Ｑ７（例えば、ＭＯＳ−ＦＥＴ、バイポーラトランジスタやＩＧＢＴ）をフルブリッジ構成で接続したｎ群、例えば二群の変換回路部１１，１２と、その変換回路部１１，１２の出力側に接続された二つのトランスＴｒ１，Ｔｒ２と、そのトランスＴｒ１，Ｔｒ２の二次側出力に接続され、二対のダイオードＤ１，Ｄ４とＤ２，Ｄ３およびＤ５，Ｄ８とＤ６，Ｄ７からなる二群の整流回路２１，２２と、その整流回路２１，２２の出力側に共通して接続されたＬＣ平滑回路３３とで構成されている。このＤＣ−ＤＣコンバータにおいて、二群の変換回路部１１，１２は直流電源Ｅに対して並列に接続されている。
【００２４】
なお、第一の実施形態では、各変換回路部１１，１２の出力側とトランスＴｒ１，Ｔｒ２の一次側との間に、直列コンデンサＣ１，Ｃ２が挿入接続されている。また、第二の実施形態では、トランスＴｒ１，Ｔｒ２の二次側と各整流回路部２１，２２の入力側との間に、直列コンデンサＣ１，Ｃ２が挿入接続されている。
【００２５】
図４は第一および第二の実施形態におけるＤＣ−ＤＣコンバータの各スイッチング素子Ｑ１〜Ｑ８をオンオフさせるゲート信号Ｇのタイミングチャート、図５は整流回路部２１，２２の出力電圧Ｖ１，Ｖ２、トランスＴｒ１，Ｔｒ２の一次側電圧、各スイッチング素子Ｑ１〜Ｑ８のドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄの波形図である。
【００２６】
このＤＣ−ＤＣコンバータでは、図４のタイミングチャートで示すように変換回路部１１，１２のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３およびＱ５，Ｑ８とＱ６，Ｑ７を交互にオンオフさせて交流波形出力を得る。この変換回路部１１，１２の交流波形出力をトランスＴｒ１，Ｔｒ２により変成し、そのトランスＴｒ１，Ｔｒ２の二次側出力を整流回路２１，２２により整流すると共にＬＣ平滑回路３３により平滑することにより、所望の直流電圧を生成する。
【００２７】
二群の変換回路部１１，１２では、図４のタイミングチャートで示すように一方の変換回路部１１で対をなすスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３のうち、一方のスイッチング素子Ｑ１，Ｑ２（スイッチング素子Ｑ２はスイッチング素子Ｑ１の反転）に対して他方のスイッチング素子Ｑ４，Ｑ３（スイッチング素子Ｑ３はスイッチング素子Ｑ４の反転）のスイッチング位相を１／３ｎ周期、例えば１／６周期遅らせる。また、変換回路部１１と１２間で対応するスイッチング素子Ｑ１とＱ５，Ｑ２とＱ６，Ｑ３とＱ７，Ｑ４とＱ８について、他方の変換回路部１２のスイッチング素子Ｑ５〜Ｑ８（スイッチング素子Ｑ６，Ｑ８はスイッチング素子Ｑ５，Ｑ７の反転）のスイッチング位相をスイッチング素子Ｑ１〜Ｑ４に対して１／２ｎ周期、例えば１／４周期遅らせる。さらに、他方の変換回路部１２で対をなすスイッチング素子Ｑ５，Ｑ８とＱ６，Ｑ７のうち、一方のスイッチング素子Ｑ５，Ｑ６（スイッチング素子Ｑ６はスイッチング素子Ｑ５の反転）に対して他方のスイッチング素子Ｑ８，Ｑ７（スイッチング素子Ｑ７はスイッチング素子Ｑ８の反転）のスイッチング位相を１／６周期遅らせる。
【００２８】
変換回路部１１，１２のスイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８は、図５に示すようなドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄでもってスイッチング動作する（図６の表参照）。ここで、図６の表は、各スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８の電流値の変化・推移を示す。負荷に一定電力を供給、つまり定電圧出力のもとで一定電流を供給するため、スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８からの出力電流の合計は、いずれのタイミングにおいても電流値１ｐｕとなる。すなわち、いずれかのタイミングで一方の変換回路部１１のスイッチング素子Ｑ１〜Ｑ４からの出力電流が０→１ｐｕに変化していれば、他方の変換回路部１２のスイッチング素子Ｑ５〜Ｑ８からの出力電流は１→０ｐｕに変化している。また、別のタイミングで一方の変換回路部１１のスイッチング素子Ｑ１〜Ｑ４からの出力電流が１ｐｕであれば、他方の変換回路部１２のスイッチング素子Ｑ５〜Ｑ８からの出力電流は０ｐｕである。
【００２９】
なお、区間ｔ１〜ｔ８は、０＜ｔ１≦１／４・Ｔ、０≦ｔ２＜１／４・Ｔ、０＜ｔ３≦１／４・Ｔ、０≦ｔ４＜１／４・Ｔ、０＜ｔ５≦１／４・Ｔ、０≦ｔ６＜１／４・Ｔ、０＜ｔ７≦１／４・Ｔ、０≦ｔ８＜１／４・Ｔの条件の範囲内で自由に変更可能である。この８つの条件はｏｒ条件であるが、ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５＋ｔ６＋ｔ７＋ｔ８＝Ｔを満たすことが必要である。電流が増減する区間ｔ１，ｔ３，ｔ５，ｔ７は回路定数により波形が異なるので、実際上、スイッチング損失が発生しない範囲に限られる。
【００３０】
各スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８のスイッチング動作により、トランスＴｒ１，Ｔｒ２の一次側電圧（図５の最上段から二番目）にトランスＴｒ１，Ｔｒ２の変成比をかけてその絶対値をとったもの、つまり、一次側電圧の波形を零点で折り返したもの（図５の最上段）が、トランスＴｒ１，Ｔｒ２の二次側電圧を整流回路部２１，２２により整流した結果に得られる出力電圧Ｖ１，Ｖ２となる。この整流回路部２１，２２の出力電圧Ｖ１，Ｖ２を転流により最も電圧値の高いところでトレースすることにより負荷電圧Ｖｏｕｔが生成される。この転流は、図５の矢印で示すタイミングでもって、スイッチング素子Ｑ１，Ｑ４→スイッチング素子Ｑ５，Ｑ８→スイッチング素子Ｑ２，Ｑ３→スイッチング素子Ｑ６，Ｑ７→スイッチング素子Ｑ１，Ｑ４の順で繰り返し行われる。
【００３１】
この変換回路部１１，１２では、スイッチング素子Ｑ１（Ｑ２）に対してスイッチング素子Ｑ４（Ｑ３）を１／６周期遅らせたタイミングでオンオフさせ、また、スイッチング素子Ｑ５（Ｑ６）をスイッチング素子Ｑ１（Ｑ２）に対して１／４周期遅らせたタイミングでオンオフさせ、さらに、スイッチング素子Ｑ８（Ｑ７）をスイッチング素子Ｑ５（Ｑ６）に対して１／６周期遅らせたタイミングでオンオフさせる。
【００３２】
第一の実施形態では、各変換回路部１１，１２の出力側とトランスＴｒ１，Ｔｒ２の一次側との間に直列コンデンサＣ１，Ｃ２が挿入接続され、第二の実施形態では、トランスＴｒ１，Ｔｒ２の二次側と各整流回路部２１，２２の入力側との間に直列コンデンサＣ１，Ｃ２が挿入接続されている。これにより、変換回路部１１，１２の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行う。また、スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８のオンオフタイミングを前述したようにずらすことにより、整流回路部２１，２２の出力電圧Ｖ１，Ｖ２は、転流によりスイッチング素子Ｑ１〜Ｑ８にドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加される状態がなくなるのでスイッチング損失が発生することはなく、理想的な零電流スイッチングＺＣＳ（Zero Current Switching）を実現している。また、転流のタイミングを決定するのは、転流のトリガとなっているスイッチング素子Ｑ３，Ｑ４，Ｑ７，Ｑ８であるが、これらのスイッチング素子Ｑ３，Ｑ４，Ｑ７，Ｑ８は、ゲート信号Ｇが付与されてターンオンしてもドレイン電流ＩｄがトランスＴｒ１，Ｔｒ２の漏れリアクタンスのために転流後瞬時にピーク電流に達するのではなく、電流の立ち上がりが抑制されることから、ターンオンスイッチング損失が発生することはない。
【００３３】
なお、以上で説明した第一および第二の実施形態では、二対のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３およびＱ５，Ｑ８とＱ６，Ｑ７をフルブリッジ構成で接続した変換回路部１１，１２を例示したが、二群の変換回路部１１，１２において、転流のタイミングを決定するため、転流のトリガとなっているのはスイッチング素子Ｑ３，Ｑ４，Ｑ７，Ｑ８であることから、それら以外のスイッチング素子Ｑ１，Ｑ２，Ｑ５，Ｑ６をコンデンサに置き換えてハーフブリッジ構成とすることも可能である。
【００３４】
また、第一および第二の実施形態では、二群の変換回路部１１，１２を直流電源Ｅに対して並列に接続した構成を例示したが、これら二群の変換回路部１１，１２を直流電源Ｅに対して直列に接続することも可能である。
【００３５】
前述したように、直列コンデンサＣ１，Ｃ２を、変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間あるいはトランスＴｒ１，Ｔｒ２と整流回路２１，２２との間に挿入接続したことにより、変換回路部１１，１２の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行っている。これにより、特許文献１で開示されたＤＣ−ＤＣコンバータでは、スイッチング素子Ｑ１〜Ｑ８のスイッチング損失を低減させて零電流スイッチングＺＣＳによって高効率変換を実現している。
【００３６】
しかしながら、この特許文献１に開示されたＤＣ−ＤＣコンバータでは、一方の変換回路部１１におけるトランスＴｒ１の巻数比および直列コンデンサＣ１のキャパシタンスと、他方の変換回路部１２におけるトランスＴｒ２の巻数比および直列コンデンサＣ２のキャパシタンスとを同一に設定していることから、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔは、入力電圧の変動に伴って変動することになり、その出力電圧Ｖｏｕｔを安定化を図ることが困難であった。
【００３７】
そこで、前述した第一および第二の実施形態におけるＤＣ−ＤＣコンバータでは、変換回路部１１，１２と整流回路部２１，２２との間に挿入接続されたトランスＴｒ１，Ｔｒ２および直列コンデンサＣ１，Ｃ２の回路定数を二群間でアンバランス状態に設定し、トランスＴｒ１，Ｔｒ２および直列コンデンサＣ１，Ｃ２の出力側に発生する電圧波形のパルス幅を可変することにより出力電圧Ｖｏｕｔを調整可能とする。
【００３８】
つまり、一方の変換回路部１１と整流回路部２１との間に挿入接続されたトランスＴｒ１の巻数比あるいは変成比のいずれかと直列コンデンサＣ１のキャパシタンスと、他方の変換回路部１２と整流回路部２２との間に挿入接続されたトランスＴｒ２の巻数比あるいは変成比のいずれかと直列コンデンサＣ２のキャパシタンスとを異ならせることにより回路定数のアンバランス状態を設定する。このように、トランスＴｒ１，Ｔｒ２の巻数比あるいは変成比のいずれかと直列コンデンサＣ１，Ｃ２のキャパシタンスとを異ならせることにより、トランスＴｒ１，Ｔｒ２および直列コンデンサＣ１，Ｃ２の回路定数のアンバランス状態を容易に設定することができる。
【００３９】
図７は第一の実施形態における整流回路部２１，２２の入力側に発生する電圧波形で、図中の破線は直列コンデンサＣ１，Ｃ２がない場合にトランスＴｒ１，Ｔｒ２から出力される矩形波電圧を示し、図中の実線はこのトランスＴｒ１，Ｔｒ２の矩形波電圧に直列コンデンサＣ１，Ｃ２の電圧が重畳された電圧、つまり、第一の実施形態における整流回路部２１，２２の入力側に発生する電圧を示す。
【００４０】
このトランスＴｒ１，Ｔｒ２（直列コンデンサＣ１，Ｃ２）の二次側に発生する電圧は、前述したように、変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間（トランスＴｒ１，Ｔｒ２と整流回路２１，２２との間）に直列コンデンサＣ１，Ｃ２を挿入接続したことにより、変換回路部１１，１２の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、図中白抜き矢印で示す転流タイミング時の前後で電圧差を大きくして転流動作を確実に行うようにしている。
【００４１】
図７に示すように、一方のトランスＴｒ１および直列コンデンサＣ１では、振幅の小さい矩形波電圧（小さい巻数比あるいは変成比）に小さいキャパシタンスによる振幅の大きいコンデンサ電圧を重畳することにより、パルス幅ＰＷ１を有する電圧波形となる。これに対して、他方のトランスＴｒ２および直列コンデンサＣ２では、振幅の大きい矩形波電圧（大きい巻数比あるいは変成比）に大きいキャパシタンスによる振幅の小さいコンデンサ電圧を重畳することにより、パルス幅ＰＷ２を有する電圧波形となる。つまり、前述の特許文献１におけるＤＣ−ＤＣコンバータでは、このパルス幅を常にＰＷ１＝ＰＷ２としていたのに対して、第一および第二の実施形態では、このパルス幅をＰＷ１≠ＰＷ２とすることにより、回路定数のアンバランス状態を設定している。
【００４２】
このようにパルス幅をＰＷ１≠ＰＷ２とすることにより、振幅の小さい矩形波電圧に振幅の大きいコンデンサ電圧が重畳された一方の整流回路部２１の入力側に発生する電圧Ｖ１’と、振幅の大きい矩形波電圧に振幅の小さいコンデンサ電圧が重畳された他方の整流回路部２２の入力側に発生する電圧Ｖ２’との関係は、それぞれの整流後の平均電圧において、Ｖ１’側がＶ２’側よりも小さくなる。
【００４３】
以上のようにして、一方のトランスＴｒ１および直列コンデンサＣ１の回路定数と他方のトランスＴｒ２および直列コンデンサＣ２の回路定数とでアンバランス状態を設定した上で、一方の整流回路部２１の入力側に発生する電圧Ｖ１’のパルス幅ＰＷ１と、他方の整流回路部２２の入力側に発生する電圧Ｖ２’のパルス幅ＰＷ２とを可変することにより、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを調整することができる。
【００４４】
例えば、一方の整流回路部２１の入力側に発生する電圧Ｖ１’のパルス幅ＰＷ１を、他方の整流回路部２２の入力側に発生する電圧Ｖ２’のパルス幅ＰＷ２よりも大きくすれば（ＰＷ１＞ＰＷ２）、一方の整流回路部２１の入力側に発生する電圧Ｖ１’を整流した後の平均電圧値が他方の整流回路部２２の入力側に発生する電圧Ｖ２’を整流した後の平均電圧値よりも小さいことから、一方の整流回路部２１の入力側に発生する電圧Ｖ１’を整流した後の平均電圧値と、他方の整流回路部２２の入力側に発生する電圧Ｖ２’を整流した後の平均電圧値との平均値であるＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔが低くなる。
【００４５】
逆に、一方の整流回路部２１の入力側に発生する電圧Ｖ１’のパルス幅ＰＷ１を、他方の整流回路部２２の入力側に発生する電圧Ｖ２’のパルス幅ＰＷ２よりも小さくすれば（ＰＷ１＜ＰＷ２）、他方の整流回路部２２の入力側に発生する電圧Ｖ２’を整流した後の平均電圧値が一方の整流回路部２１の入力側に発生する電圧Ｖ１’を整流した後の平均電圧値よりも大きいことから、一方の整流回路部２１の入力側に発生する電圧Ｖ１’を整流した後の平均電圧値と、他方の整流回路部２２の入力側に発生する電圧Ｖ２’を整流した後の平均電圧値との平均値であるＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔが高くなる。
【００４６】
このようにして、整流回路部２１，２２の入力側に発生する電圧のパルス幅ＰＷ１，ＰＷ２を可変することでＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを調整することができることにより、ＤＣ−ＤＣコンバータの入力電圧の変動に対して一定の出力電圧Ｖｏｕｔを生成することができ、出力電圧Ｖｏｕｔの安定化を図ることができる。
【００４７】
一方の整流回路部２１の入力側に発生する電圧Ｖ１’のパルス幅ＰＷ１と、他方の整流回路部２２の入力側に発生する電圧Ｖ２’のパルス幅ＰＷ２とを可変するには、変換回路部１１，１２のスイッチング素子Ｑ１〜Ｑ８のオンオフタイミングを調整すればよい。つまり、一方の整流回路部２１の入力側に発生する電圧Ｖ１’のパルス幅ＰＷ１は、図８および図９に示すように、一方の変換回路部１１のスイッチング素子Ｑ１，Ｑ４（またはスイッチング素子Ｑ２，Ｑ３）が同時にオンするパルス幅であり、他方の整流回路部２２の入力側に発生する電圧Ｖ２’のパルス幅ＰＷ２は、他方の変換回路部１２のスイッチング素子Ｑ５，Ｑ８（またはスイッチング素子Ｑ６，Ｑ７）が同時にオンするパルス幅である。
【００４８】
図８は一方の整流回路部２１の入力側に発生する電圧Ｖ１’のパルス幅ＰＷ１を、他方の整流回路部２２の入力側に発生する電圧Ｖ２’のパルス幅ＰＷ２よりも大きくして（ＰＷ１＞ＰＷ２）、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを低くする場合を例示する。ここで、図中のＴａは一方の変換回路部１１から他方の変換回路部１２へ電流が転流するのに要する時間、Ｔｂは他方の変換回路部１２から一方の変換回路部１１へ電流が転流するのに要する時間をそれぞれ示す。
【００４９】
従って、他方の整流回路部２２の入力側に発生する電圧Ｖ２’のパルス幅ＰＷ２は、ＰＷ２＝Ｔａ＋Ｔｂ＋αとなり、パルス幅ＰＷ２を可変するにはαを可変することになる。ここで、このパルス幅ＰＷ２の最小値はＴａ＋Ｔｂ（α＝０）であり、その最大値は１／２周期である。なお、図中のパルス幅ＰＷ１は最大値である１／２周期まで大きくしている。ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを低くする場合には、パルス幅ＰＷ２のαを小さくすることにより、そのパルス幅ＰＷ２を絞り込むことになる。
【００５０】
逆に、図９は一方の整流回路部２１の入力側に発生する電圧Ｖ１’のパルス幅ＰＷ１を、他方の整流回路部２２の入力側に発生する電圧Ｖ２’のパルス幅ＰＷ２よりも小さくして（ＰＷ１＜ＰＷ２）、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを高くする場合を例示する。
【００５１】
従って、一方の整流回路部２１の入力側に発生する電圧Ｖ１’のパルス幅ＰＷ１は、ＰＷ１＝Ｔａ＋Ｔｂ＋βとなり、パルス幅ＰＷ１を可変するにはβを可変することになる。ここで、このパルス幅ＰＷ１の最小値はＴａ＋Ｔｂ（β＝０）であり、その最大値は１／２周期である。なお、図中のパルス幅ＰＷ２は最大値である１／２周期まで大きくしている。ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを高くする場合には、パルス幅ＰＷ１のβを小さくすることにより、そのパルス幅ＰＷ１を絞り込むことになる。
【００５２】
以上で説明した第一の実施形態では、トランスＴｒ１，Ｔｒ２の一次側に直列コンデンサＣ１，Ｃ２を挿入接続したことにより、スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８の個体差によるオン抵抗やスイッチング速度のばらつきによって含まれる直流成分をカットしてトランスＴｒ１，Ｔｒ２の直流偏励磁を防止することも可能である。
【００５３】
また、第一および第二の実施形態では、二対のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３およびＱ５，Ｑ８とＱ６，Ｑ７をフルブリッジ構成で接続した変換回路部１１，１２を具備したＤＣ−ＤＣコンバータを例示したが、特に、第二の実施形態のように直列コンデンサＣ１，Ｃ２をトランスＴｒ１，Ｔｒ２の二次側に接続することが可能であることから、図３に示す第三の実施形態のように各変換回路部１１’，１２’をプッシュプルインバータで構成するようにしてもよい。
【００５４】
このプッシュプルインバータで構成された変換回路部１１’，１２’は、同図に示すように、直流電源Ｅの一端とトランスＴｘ１，Ｔｘ２との間に一対のスイッチング素子Ｑ１１とＱ１２，Ｑ１３とＱ１４を接続すると共に、直流電源Ｅの他端とトランスＴｘ１，Ｔｘ２の中間タップとを接続した回路構成を具備する。なお、直列コンデンサＣｓ１，Ｃｓ２はトランスＴｘ１，Ｔｘ２の二次側に接続される。このように各変換回路部１１’，１２’にプッシュプルインバータを使用することにより、回路の簡素化および部品点数の削減による低コスト化を図ることができる。
【００５５】
本発明は前述した実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内において、さらに種々なる形態で実施し得ることは勿論のことであり、本発明の範囲は、特許請求の範囲によって示され、さらに特許請求の範囲に記載の均等の意味、および範囲内のすべての変更を含む。
【図面の簡単な説明】
【００５６】
【図１】本発明の第一の実施形態におけるＤＣ−ＤＣコンバータの回路図である。
【図２】本発明の第二の実施形態におけるＤＣ−ＤＣコンバータの回路図である。
【図３】本発明の第三の実施形態におけるＤＣ−ＤＣコンバータの回路図である。
【図４】ＤＣ−ＤＣコンバータの各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。
【図５】整流回路部の出力電圧、トランスの一次側電圧、各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である。
【図６】図５のトランスの一次側電圧波形の１周期における各スイッチング素子のオンオフ状態を示す表である。
【図７】第一の実施形態におけるトランスあるいは第二の実施形態における直列コンデンサの二次側に発生する電圧を示す波形図である。
【図８】ＰＷ１＞ＰＷ２でＤＣ−ＤＣコンバータの出力電圧を低くする時に各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。
【図９】ＰＷ１＜ＰＷ２でＤＣ−ＤＣコンバータの出力電圧を高くする時に各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。
【図１０】ＤＣ−ＤＣコンバータの従来例を示す回路図である。
【図１１】図１０のＤＣ−ＤＣコンバータの各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。
【図１２】図１０の各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である。
【図１３】（ａ）は図１２に示すスイッチング素子のドレイン−ソース間電圧及びドレイン電流の各波形を示す模式図、（ｂ）はターンオン時とターンオフ時のスイッチング損失および導通損失を示す模式図である。
【図１４】本発明の前提となるＤＣ−ＤＣコンバータを示す回路図である。
【符号の説明】
【００５７】
１１，１２  変換回路部
２１，２２  整流回路部
Ｃ１，Ｃ２  直列コンデンサ
Ｅ  直流電源
Ｔｒ１，Ｔｒ２  トランス
Ｑ１〜Ｑ４，Ｑ５〜Ｑ８  スイッチング素子
ＰＷ１，ＰＷ２  パルス幅
【図１】
2009261126.tif 000003
【図２】
2009261126.tif 000004
【図３】
2009261126.tif 000005
【図４】
2009261126.tif 000006
【図５】
2009261126.tif 000007
【図６】
2009261126.tif 000008
【図７】
2009261126.tif 000009
【図８】
2009261126.tif 000010
【図９】
2009261126.tif 000011
【図１０】
2009261126.tif 000012
【図１１】
2009261126.tif 000013
【図１２】
2009261126.tif 000014
【図１３】
2009261126.tif 000015
【図１４】
2009261126.tif 000016