(57)【要約】【課題】正常電流が流れる時の給電電力の無駄な消費を極力少なくし、許容される短時間の小さなサージは流す遅延機能をもち、メインのトランジスタが過電流を遮断した後に流れる電流を微少にする。【解決手段】メイン回路をインバーテッド・ダーリントン回路で構成し、電流検出抵抗における電圧降下ではなく、メイン回路のトランジスタにおける電圧降下で負荷電流を検出し、メイン回路の制御回路はコンデンサと抵抗のＣＲ時定数による遅延機能をもって過電流を遮断し、負荷回路を保護する。【選択図】図１
2009033796.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧が供給されるプラス端子と、負荷に接続するマイナス端子の間に接続され、負荷電流を流す前段がＰＮＰトランジスタ（１２）で、後段がＮＰＮトランジスタ（１１）のインバーテッド・ダーリントン回路のメイン回路（１）と、
前記メイン回路（１）の前段ＰＮＰトランジスタ（１２）のベースと前記マイナス端子の間に接続され、正常時、前記メイン回路（１）の前段ＰＮＰトランジスタ（１２）のベース電流を流し、過電流時、前記メイン回路（１）の前段ＰＮＰトランジスタ（１２）のベース電流を遮断する前段がＰＮＰトランジスタ（１５）で、後段がＮＰＮトランジスタ（１４）のインバーテッド・ダーリントン回路の制御回路（３）と、
前記プラス端子と前記マイナス端子間に接続され、負荷電流の大きさを前記メイン回路（１）の電圧降下により検出して過電流遮断時間を調整する抵抗（３１）とコンデンサ（４１）の並列回路と抵抗（３２）とを含み、過電流時、前記制御回路（３）の前段ＰＮＰトランジスタ（１５）のエミッタ−ベース間を非導通にし、同時に、前記メイン回路（１）の前段ＰＮＰトランジスタ（１２）のエミッタ−ベース間を非導通にする過電流検出回路（６）とから構成されることを特徴とする半導体回路。
【請求項２】
直流電圧が供給されるプラス端子と、負荷に接続するマイナス端子の間に接続され、負荷電流を流す前段に第１ＰＮＰトランジスタ（１２）と第２ＰＮＰトランジスタ（１７）を直列に接続し、後段にＮＰＮトランジスタ（１１）を接続するインバーテッド・ダーリントン回路のメイン回路（２）と、
前記メイン回路（２）の前段の第１ＰＮＰトランジスタ（１２）のベースとマイナス端子間に接続され、正常時、前記メイン回路（２）の第１ＰＮＰトランジスタ（１２）のベースを流し、過電流時、第１ＰＮＰトランジスタ（１２）のベース電流を遮断する前段がＰＮＰトランジスタ（１５）で、後段がＮＰＮトランジスタ（１４）のインバーテッド・ダーリントン回路の第１制御回路（４）と、
前記メイン回路（２）の前段の第２ＰＮＰトランジスタ（１７）のベースと第１ＰＮＰトランジスタ（１２）のベース間に接続され、正常時、前記メイン回路（２）の第２ＰＮＰトランジスタ（１７）のベース電流を流し、過電流時、第２ＰＮＰトランジスタ（１７）のベース電流を遮断する前段がＰＮＰトランジスタ（１９）で、後段がＮＰＮトランジスタ（１８）のインバーテッド・ダーリントン回路の第２制御回路（５）と、
前記プラス端子と前記マイナス端子間に接続され、負荷電流の大きさを前記メイン回路（２）の電圧降下により検出して過電流遮断時間を調整する抵抗（３１）とコンデンサ（４１）の並列回路と抵抗（３２）とを含み、過電流時、前記第１制御回路（４）のＰＮＰトランジスタ（１５）のエミッタ−ベース間と前記第２制御回路（５）のＰＮＰトランジスタ（１９）のエミッタ−ベース間を非導通にし、同時に、前記メイン回路（２）の第１ＰＮＰトランジスタ（１２）と第２ＰＮＰトランジスタ（１７）のエミッタ−ベース間を非導通にする過電流検出回路（６）とから構成されることを特徴とする高電圧仕様の半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源と負荷の間に配置され、事故等により過電流が発生した場合に、これを検出し、過電流を遮断することにより、負荷を保護する２端子構造の半導体回路に関する。
【背景技術】
【０００２】
過電流を遮断する２端子構造の半導体回路の従来例として、例えば、特開２００５−３１１６３５号（以下、従来例１という）に記載されたものが知られている。
図４は、従来例１に記載された半導体電流遮断回路の構成を示す回路図である。同図に示すように、この回路は、直流電圧が供給されるプラス端子と、負荷に接続するマイナス端子の間に接続され、エミッタが抵抗７１を通じてプラス端子に接続され、コレクタがマイナス端子に接続されたＰＮＰトランジスタ６１と、エミッタがＰＮＰトランジスタ６１のベースに接続され、コレクタがマイナス端子に接続され、ベースが抵抗７２を介してプラス端子に接続されるとともに、抵抗７３を介してマイナス端子に接続するＰＮＰトランジスタ６２のダーリントン回路と、ＰＮＰトランジスタ６３のベースが抵抗７５を介してマイナス端子に接続されるとともに抵抗７４を介してＰＮＰトランジスタ６１のエミッタに接続され、コレクタがＰＮＰトランジスタ６２のベースに接続され、エミッタがプラス端子に接続される。
【０００３】
負荷に過電流が流れた場合には、過電流が抵抗７１での電圧降下として検出され、ＰＮＰトランジスタ６３のエミッタ−コレクタ間がオン（導通）することにより、ＰＮＰトランジスタ６２のエミッタ−コレクタ間がオフ（非導通）となり、それによりＰＮＰトランジスタ６１のエミッタ−コレクタ間もオフになり、ＰＮＰトランジスタ６１がオフし、過電流から負荷を保護する。
【特許文献１】特開２００５−３１１６３５公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来例１の半導体回路は、電流が流れ始める時のダーリントン回路における電圧降下は約１．４Ｖで、正常電流が流れる時の電圧降下は約１．７Ｖ以上で、さらに、抵抗７１における電圧降下もあり、トータルで約２Ｖの電圧降下となり、正常電流が流れる時に給電電力の大きな無駄がある。また、このダーリントン回路の電流増幅率は、ＰＮＰトランジスタ６１とＰＮＰトランジスタ６２の電流増幅率のほぼ積になるので、ＰＮＰトランジスタ６２のベース電流には、ＰＮＰトランジスタ６１のエミッタ電流の約０．００５〜０．００１の大きさの電流が必要になり、抵抗７３の抵抗値をあまり大きくできない。そのために、ＰＮＰトランジスタ６３が過電流を検出して後の自己保持状態において、ＰＮＰトランジスタ６３のエミッタ電流は、ある程度大きな電流が抵抗７３を通じて流れ続ける問題がある。
また、この半導体回路には、ＰＮＰトランジスタ６３が過電流を検出するにおいて、遅延機能がないので、外部から短時間の小さいサージが入っても、ＰＮＰトランジスタ６３は過電流として検出し、ＰＮＰトランジスタ６１をすぐに遮断させる問題がある。
さらに、このダーリントン回路は、ＰＮＰトランジスタで構成しているが、一般に入手できるＰＮＰトランジスタの高電圧仕様は、最高ＶＣＥＯ＝４００Ｖであるので、従来例１の半導体回路の定格（使用）電圧は、最高２００Ｖになり、それより高電圧仕様の回路を作れない問題がある。
本発明の半導体回路の目的は、正常電流が流れる時の、そのような給電電力の無駄な消費を極力少なくし、また、許容される短時間の小さなサージは流す遅延機能をもち、更に、メインのトランジスタが過電流を遮断した後に流れる電流を微少にすることができる半導体回路を提供し、そして、また、その半導体回路の定格（使用）電圧が最高４００Ｖ以上の高電圧仕様にする半導体回路を提供することにある。
【課題を解決するための手段】
【０００５】
この明細書では、トランジスタが導通して、ベース電流を流すことを、トランジスタがオンすると、また、トランジスタが非導通になって、ベース電流を止めることを、トランジスタがオフすると言います。
上記目的を達成するための本発明の半導体回路は、直流電圧が供給されるプラス端子と、負荷に接続するマイナス端子の間に接続され、負荷電流を流す前段がＰＮＰトランジスタ１２で、後段がＮＰＮトランジスタ１１のインバーテッド・ダーリントン回路のメイン回路１と、
メイン回路１の前段ＰＮＰトランジスタ１２のベースとマイナス端子の間に接続され、正常時、メイン回路１の前段ＰＮＰトランジスタ１２のベース電流を流し、過電流時、メイン回路１の前段ＰＮＰトランジスタ１２のベース電流を遮断する前段がＰＮＰトランジスタ１５で、後段がＮＰＮトランジスタ１４のインバーテッド・ダーリントン回路の制御回路３と、
プラス端子とマイナス端子間に接続され、負荷電流の大きさをメイン回路１の電圧降下により検出して過電流遮断時間を調整する抵抗３１とコンデンサ４１の並列回路と抵抗３２とを含み、過電流時、制御回路３の前段ＰＮＰトランジスタ１５のエミッタ−ベース間をオフにし、同時に、メイン回路１の前段ＰＮＰトランジスタ１２のエミッタ−ベース間をオフにする過電流検出回路６とから構成される。
過電流検出回路６は、コンデンサと抵抗のＣＲ時定数を変えることにより、保護される回路に合わせて過電流遮断時間を調整することができる。
【０００６】
また、本発明の高電圧仕様の半導体回路は、直流電圧が供給されるプラス端子と、負荷に接続するマイナス端子の間に接続され、負荷電流を流す前段に第１ＰＮＰトランジスタ１２と第２ＰＮＰトランジスタ１７を直列に接続し、後段にＮＰＮトランジスタ１１を接続するインバーテッド・ダーリントン回路のメイン回路２と、
メイン回路２の前段の第１ＰＮＰトランジスタ１２のベースとマイナス端子間に接続され、正常時、メイン回路２の第１ＰＮＰトランジスタ１２のベースを流し、過電流時、第１ＰＮＰトランジスタ１２のベース電流を遮断する前段がＰＮＰトランジスタ１５で、後段がＮＰＮトランジスタ１４のインバーテッド・ダーリントン回路の第１制御回路４と、
メイン回路２の前段の第２ＰＮＰトランジスタ１７のベースと第１ＰＮＰトランジスタ１２のベース間に接続され、正常時、メイン回路２の第２ＰＮＰトランジスタ１７のベース電流を流し、過電流時、第２ＰＮＰトランジスタ１７のベース電流を遮断する前段がＰＮＰトランジスタ１９で、後段がＮＰＮトランジスタ１８のインバーテッド・ダーリントン回路の第２制御回路５と、
プラス端子とマイナス端子間に接続され、負荷電流の大きさをメイン回路２の電圧降下により検出して過電流遮断時間を調整する抵抗３１とコンデンサ４１の並列回路と抵抗３２とを含み、過電流時、第１制御回路４のＰＮＰトランジスタ１５のエミッタ−ベース間と第２制御回路５のＰＮＰトランジスタ１９のエミッタ−ベース間をオフにし、同時に、メイン回路２の第１のＰＮＰトランジスタ１２と第２のＰＮＰトランジスタ１７のエミッタ−ベース間をオフにする過電流検出回路６とから構成される。
過電流検出回路６は、コンデンサと抵抗のＣＲ時定数を変えることにより、保護される回路に合わせて過電流遮断時間を調整することができる。
【発明の効果】
【０００７】
本発明は次の効果を有する。
（イ）本発明においては、電流検出抵抗における電圧降下ではなく、プラス端子とマイナス端子間（メイン回路）における電圧降下で負荷電流を検出するために、正常な電流が流れる時の電力消費のロスを減らすことができる。
（ロ）過電流が流れる時、制御回路がメイン回路の前段ＰＮＰトランジスタのベース電流を止めると、同時に、過電流検出回路がメイン回路の前段ＰＮＰトランジスタのエミッタ−ベース間をオフにすることによって、メイン回路の前段ＰＮＰトランジスタ、後段ＮＰＮトランジスタが過電流を遮断した時の漏れ電流をより小さくすることができる。
（ハ）メイン回路を制御回路が制御するので、半導体回路の電流増幅率は、メイン回路と制御回路の電流増幅率のほぼ積で非常に大きくなるため、メイン回路の負荷電流を調整する制御回路の可変抵抗は高抵抗である。それにより、メイン回路が過電流を遮断した後、半導体回路を流れる電流を微少にすることができる。
（ニ）半導体回路をインバーテッド・ダーリントン回路で構成することにより、電流が流れ始める時の電圧降下は約０．７Ｖで、正常電流が流れる時の電圧降下は約１．０Ｖになり、電力消費のロスを減らすことができる。
（ホ）メイン回路の前段ＰＮＰトランジスタを複数個直列に接続し、制御回路を複数個直列に接続することにより、定格（使用）電圧が４００Ｖ以上の高電圧仕様のインバーテッド・ダーリントン回路による半導体回路を作ることができる。
（へ）過電流検出回路のコンデンサと抵抗のＣＲ時定数によって過電流遮断時間を調整でき、そして、許容される短時間の小さいサージや過電流を流すこともできる。
【発明を実施するための最良の形態】
【０００８】
図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明の実施例１の半導体回路の回路図である。直流電圧が供給されるプラス端子と、負荷に接続するマイナス端子の間に接続され、負荷電流が流れるメイン回路１は、前段にＰＮＰトランジスタ１２を、後段にＮＰＮトランジスタ１１を接続し、ＰＮＰトランジスタ１２のエミッタはプラス端子に、コレクタはＮＰＮトランジスタ１１のベースに接続し、ＮＰＮトランジスタ１１のコレクタはプラス端子に、エミッタはマイナス端子に接続するインバーテッド・ダーリントン回路である。
制御回路３は、前段にＰＮＰトランジスタ１５を、後段にＮＰＮトランジスタ１４を接続し、ＰＮＰトランジスタ１５のエミッタはプラス端子に、コレクタはＮＰＮトランジスタ１４のベースに接続し、ベースは可変抵抗３３を介してマイナス端子に接続し、ＮＰＮトランジスタ１４のコレクタはメイン回路１のＰＮＰトランジスタ１２のベースに、エミッタはマイナス端子に接続するインバーテッド・ダーリントン回路である。
過電流検出回路６は、第１ＰＮＰトランジスタ１６のエミッタはプラス端子に、コレクタは制御回路３のＰＮＰトランジスタ１５のベースに接続し、ベースは抵抗３１とコンデンサ４１の並列回路を介してプラス端子に接続するとともに、抵抗３２を介してマイナス端子に接続し、第２ＰＮＰトランジスタ１３のエミッタはプラス端子に、コレクタはメイン回路１のＰＮＰトランジスタ１２のベースに、ベースは第１ＰＮＰトランジスタ１６のベースに接続する。
【０００９】
過電流検出回路６は、負荷電流の大きさをメイン回路１における電圧降下の大きさで検出する。負荷電流の大きさと、プラス端子とマイナス端子間における電圧降下の大きさの相関関係を調整するために、可変抵抗３３を可変して、制御回路３のＰＮＰトランジスタ１５のベース電流を可変し、メイン回路１の負荷電流を調整する。
プラス端子とマイナス端子間の電圧降下を、抵抗３１と抵抗３２で分圧し、コンデンサ４１が抵抗３２とのＣＲ時定数で充電されると第１ＰＮＰトランジスタ１６と第２ＰＮＰトランジスタ１３がオンする。
【００１０】
各部の動作を説明する。直流電源が接続されて、メイン回路１の電圧降下が約０．７Ｖ以上になると、制御回路３のＰＮＰトランジスタ１５がオンし、続いてＮＰＮトランジスタ１４、メイン回路１のＰＮＰトランジスタ１２とＮＰＮトランジスタ１１がオンし、負荷電流がＮＰＮトランジスタ１１に流れる。
負荷に過電流が流れた場合、メイン回路１のＮＰＮトランジスタ１１の電圧降下が大きくなり、過電流検出回路６のコンデンサ４１が充電され、コンデンサ４１にかかる電圧が約０．７Ｖ以上になると、第１ＰＮＰトランジスタ１６がオンする。第１ＰＮＰトランジスタ１６がオンすると、制御回路３のＰＮＰトランジスタ１５がオフし、ＮＰＮトランジスタ１４が順次オフする。また、同様に、コンデンサ４１にかかる電圧が約０．７Ｖ以上になると、第２ＰＮＰトランジスタ１３にベース電流が流れる。第２ＰＮＰトランジスタ１３のコレクタ電流は、ＮＰＮトランジスタ１４がオフのために殆ど流れない。ＮＰＮトランジスタ１４がオフし、第２ＰＮＰトランジスタ１３がオンすると、メイン回路１のＰＮＰトランジスタ１２とＮＰＮトランジスタ１１が順次オフになり過電流が遮断される。
制御回路３のＮＰＮトランジスタ１４がオフして、メイン回路１のＰＮＰトランジスタ１２のベース電流を止めることと、同時に、過電流検出回路６の第２ＰＮＰトランジスタ１３がオンして、メイン回路１のＰＮＰトランジスタ１２のエミッタ−ベース間電圧を下げることの２つの作用により、メイン回路１のＰＮＰトランジスタ１２が電流を遮断した時の漏れ電流をより微少にできる。その結果、ＮＰＮトランジスタ１１が電流を遮断した時の漏れ電流をより少なくできる。
【００１１】
また、１例として、電源電圧２００Ｖで、正常電流が４Ａ程度の負荷を保護する実施例を示す。各抵抗の抵抗値は、抵抗３１＝７ＫΩ、抵抗３２＝１０ＫΩ、可変抵抗３３＝１０ＫΩで、コンデンサ４１の静電容量は、０．５μＦである。各トランジスタの一般的な電流増幅率は、２０以上であるが、今回の回路のトランジスタの動作点は大きく違っているために電流増幅率が小さくなり、正常な負荷電流が４Ａの時、可変抵抗３３に約４０μＡが流れる。
過電流が流れて、ＮＰＮトランジスタ１１が負荷電流を遮断すると、電源電圧２００Ｖが半導体回路のプラス端子とマイナス端子間にかかるが、抵抗３２、可変抵抗３３の各々に２０ｍＡ流れ、半導体回路の過電流遮断時の電流を合計４０ｍＡに抑えることができる。
【００１２】
図２は、半導体回路のプラス端子とマイナス端子間の電圧であるメイン回路１のＮＰＮトランジスタ１１のコレクタ−エミッタ間電圧ＶＣＥとエミッタ電流（負荷電流）ＩＥの波形の１例を示す。コレクタ−エミッタ間電圧ＶＣＥが約０．７Ｖになるとエミッタ電流ＩＥが流れ始め、コレクタ−エミッタ間電圧ＶＣＥが約１．０Ｖで、負荷電流が４Ａになり、コレクタ−エミッタ間電圧ＶＣＥが約１．３Ｖで過電流検出回路６のＰＮＰトンジスタ１３、１６に電流が流れ、ＮＰＮトランジスタ１１のエミッタ電流ＩＥは急に減少して、負性抵抗特性になる。エミッタ電流ＩＥが減少し始めるコレクタ−エミッタ間電圧ＶＣＥやエミッタ電流ＩＥの減少の仕方は、抵抗３１、３２、可変抵抗３３の抵抗値を調整することにより設定できる。
また、過電流遮断時間は、過電流検出回路５のコンデンサ４１と抵抗３１、及び、抵抗３２とのＣＲ時定数により決まるので、コンデンサ４１の容量の大きさを変えることにより、調整することができる。
図１には示していないが、遮断の温度特性補正のために、メイン回路１のＮＰＮトランジスタ１１のエミッタ−ベース間に順方向のツェナーダイオードを接続し、制御回路３のＮＰＮトランジスタ１４のエミッタ−ベース間に順方向のツェナーダイオードを接続することもできる。
【００１３】
図３は、図１の半導体回路（実施例１）を高電圧仕様にした半導体回路（実施例２）の回路図である。図３において図１と共通する部分には、同じ符号を付している。直流電圧が供給されるプラス端子と、負荷に接続するマイナス端子の間に接続され、負荷電流が流れるメイン回路２は、前段に第１ＰＮＰトランジスタ１２と第２ＰＮＰトランジスタ１７を直列に接続し、後段にＮＰＮトランジスタ１１を接続し、前段第２ＰＮＰトランジスタ１７のエミッタがプラス端子に接続され、コレクタが前段第１ＰＮＰトランジスタ１２のエミッタに接続され、前段第１ＰＮＰトランジスタ１２のコレクタが後段ＮＰＮトランジスタ１１のベースに接続され、後段ＮＰＮトランジスタ１１のコレクタがプラス端子に接続され、エミッタがマイナス端子に接続され、前段第１ＰＮＰトランジスタ１２のコレクタ−エミッタ間に順方向の定電圧ダイオード５３を接続するインバーテッド・ダーリントン回路である。
第１制御回路４は、前段ＰＮＰトランジスタ１５のエミッタが、第２制御回路５の前段ＰＮＰトランジスタ１９のコレクタに接続され、ベースが第１可変抵抗３３を介してマイナス端子に接続され、コレクタが第１制御回路４の後段ＮＰＮトランジスタ１４のベースに接続され、第１制御回路４の後段ＮＰＮトランジスタ１４のコレクタがメイン回路２の第１ＰＮＰトランジスタ１２のベースに接続され、エミッタがマイナス端子に接続され、後段ＮＰＮトランジスタ１４のエミッタ−コレクタ間に順方向の定電圧ダイオード５４を接続するインバーテッド・ダーリントン回路であり、
第２制御回路５も、前段ＰＮＰトランジスタ１９のエミッタがプラス端子に接続され、ベースが第２可変抵抗３４を介して第１制御回路４の前段ＰＮＰトランジスタ１５のベースに接続され、コレクタが第２制御回路５の後段ＮＰＮトランジスタ１８のベースに接続され、第２制御回路５の後段ＮＰＮトランジスタ１８のコレクタがメイン回路２の前段第２ＰＮＰトランジスタ１７のベースに接続され、エミッタがメイン回路２の前段第１ＰＮＰトランジスタ１２のベースに接続するインバーテッド・ダーリントン回路である。
過電流検出回路６は、エミッタがプラス端子に接続され、コレクタが第２制御回路５の前段ＰＮＰトランジスタ１９のベースに接続され、ベースは抵抗３１とコンデンサ４１の並列回路を介してプラス端子に接続されると共に別の抵抗３２を介してマイナス端子に接続される第１ＰＮＰトランジスタ１６と、エミッタがプラス端子に接続され、コレクタがメイン回路２の前段第２ＰＮＰトランジスタ１７のベースに接続され、ベースが過電流検出回路６の第１ＰＮＰトランジスタ１６のベースに接続される第２ＰＮＰトランジスタ１３より構成される。
【００１４】
過電流検出回路６は、負荷電流の大きさをメイン回路２における電圧降下の大きさで検出する。負荷電流の大きさと、プラス端子とマイナス端子間における電圧降下の大きさの相関関係を調整するために、可変抵抗３３を可変して、第１制御回路４のＰＮＰトランジスタ１５のベース電流を可変し、可変抵抗３４を可変して、第２制御回路５のＰＮＰトランジスタ１９のベース電流を可変し、メイン回路２の負荷電流を調整する。
プラス端子とマイナス端子間の電圧降下を、抵抗３１と抵抗３２で分圧し、コンデンサ４１が抵抗３２とのＣＲ時定数で充電されると第１ＰＮＰトランジスタ１６と第２ＰＮＰトランジスタ１３がオンする。
【００１５】
各部の動作を説明する。直流電源が接続されて、メイン回路２の電圧降下が約０．９Ｖ以上になると、制御回路５のＰＮＰトランジスタ１９のベース電流と、制御回路４のＰＮＰトランジスタ１５のベース電流が、プラス端子から可変抵抗３４、３３を通じてマイナス端子へ流れ、ＰＮＰトランジスタ１５、１９がオンして、ＮＰＮトランジスタ１４、１８がオンする。ＮＰＮトランジスタ１４、１８がオンすると、メイン回路２のＰＮＰトランジスタ１２、１７がオンし、続いて、ＮＰＮトランジスタ１１がオンし、負荷電流がＮＰＮトランジスタ１１に流れる。
負荷に過電流が流れた場合、図１の半導体回路と同様に、メイン回路１のＮＰＮトランジスタ１１の電圧降下が大きくなり、過電流検出回路６のコンデンサ４１にかかる電圧が約０．７Ｖ以上になると、第１ＰＮＰトランジスタ１６、第２ＰＮＰトランジスタ１３がオンする。第１ＰＮＰトランジスタ１６がオンすると、第２制御回路５のＰＮＰトランジスタ１９がオフする。この時、ＰＮＰトランジスタ１９のベースはプラス端子の電圧になり、直列に接続した可変抵抗３４と可変抵抗３３の両端の電圧は、プラス端子とマイナス端子の電圧になる。可変抵抗３４と可変抵抗３３の接続箇所は、プラス端子とマイナス端子間の電圧の分圧点３５である。
第２制御回路５のＰＮＰトランジスタ１９がオフすると、ＮＰＮトランジスタ１８がオフして、第１制御回路４のＰＮＰトランジスタ１５とＮＰＮトランジスタ１４も順次オフする。また、同様に、コンデンサ４１にかかる電圧が約０．７Ｖ以上になると、過電流検出回路６の第２ＰＮＰトランジスタ１３にベース電流が流れる。第２ＰＮＰトランジスタ１３のコレクタ電流は、ＮＰＮトランジスタ１８がオフのために殆ど流れない。ＮＰＮトランジスタ１８とＮＰＮトランジスタ１４がオフし、第２ＰＮＰトランジスタ１３がオンすると、メイン回路２のＰＮＰトランジスタ１７、１２とＮＰＮトランジスタ１１が順次オフになり過電流が遮断される。
第１制御回路４のＮＰＮトランジスタ１４がオフして、メイン回路２の第１ＰＮＰトランジスタ１２のベース電流を止め、第２制御回路５のＮＰＮトランジスタ１８がオフして、メイン回路２の第２ＰＮＰトランジスタ１７のベース電流を止めることと、同時に、過電流検出回路６の第２ＰＮＰトランジスタ１３がオンして、メイン回路２の第２ＰＮＰトランジスタ１７のエミッタ−ベース間電圧を下げることの２つの作用により、実施例１と同様に、メイン回路２のＮＰＮトランジスタ１１が電流を遮断した時の漏れ電流をより少なくできる。
図３の高電圧仕様の半導体回路におけるＮＰＮトランジスタ１１のコレクタ−エミッタ間電圧ＶＣＥとコレクタ電流ＩＣの波形は、図１の半導体回路と同様に、負性抵抗特性になる。第１制御回路と第２制御回路を直列に接続しているために、コレクタ電流ＩＣの流れ始めは、約０．９Ｖになる。
１例として、コレクタ−エミッタ間電圧ＶＣＥが約１．２Ｖで、負荷電流が４Ａになり、コレクタ−エミッタ間電圧ＶＣＥが約１．５Ｖで過電流検出回路６のＰＮＰトンジスタ１３、１６に電流が流れ、ＮＰＮトランジスタ１１のエミッタ電流ＩＥは急に減少して、負性抵抗特性になる。エミッタ電流ＩＥが減少し始めるコレクタ−エミッタ間電圧ＶＣＥやエミッタ電流ＩＥの減少の仕方は、抵抗３１、３２、可変抵抗３３、３４の抵抗値を調整することにより設定できる。
【００１６】
メイン回路２のＮＰＮトランジスタ１１が過電流を遮断すると、プラス端子とマイナス端子間に電源電圧がかかるが、前段第１ＰＮＰトランジスタ１２のコレクタ−エミッタ間に順方向の定電圧ダイオード５３が並列に接続されているので、前段第１ＰＮＰトランジスタ１２にかかる電圧は定電圧ダイオード５３の定電圧の大きさに制限され、前段第２ＰＮＰトランジスタ１７には、電源電圧と、定電圧ダイオード５３の定電圧の大きさとの差の電圧がかかり、電源電圧を前段の第１ＰＮＰトランジスタ１２と第２ＰＮＰトランジスタ１７で分担することができる。例えば、電源電圧が４００Ｖで、定電圧ダイオード５３の定電圧が２００Ｖである場合、電源電圧４００Ｖは第１ＰＮＰトランジスタ１２が２００Ｖ、第２ＰＮＰトランジスタ１７が２００Ｖ分担する。
同様に、第１制御回路４のＮＰＮトランジスタ１４のエミッタ−コレクタ間に順方向の定電圧ダイオード５４が並列に接続されているので、ＮＰＮトランジスタ１４にかかる電圧は定電圧ダイオード５４の定電圧の大きさに制限され、第２制御回路５のＮＰＮトランジスタ１８には、電源電圧と、定電圧ダイオード５４の定電圧の大きさとの差の電圧がかかり、電源電圧を第１制御回路４のＮＰＮトランジスタ１４と第２制御回路５のＮＰＮトランジスタ１８で分担することができる。第１制御回路４のＮＰＮトランジスタ１４にかかる電圧と同じ電圧が、第１制御回路４のＰＮＰトランジスタ１５にかかるので、分圧点３５の電圧がＰＮＰトランジスタ１５のエミッタの電圧に近い電圧になるように可変抵抗３３、３４の抵抗値を選ぶことにより、過電流遮断時に、ＰＮＰトランジスタ１５のエミッタ−ベース間に大きな逆電圧がかからず、ＰＮＰトランジスタ１５の破壊を防ぐことができる。また同時に、ＰＮＰトランジスタ１５のベース電流を止め、ＰＮＰトランジスタ１５をオフにすることができる。
同様に、メイン回路２のＰＮＰトランジスタ１２のコレクタ−エミッタ間に順方向の定電圧ダイオード５３が並列に接続され、ＰＮＰトランジスタ１２のベースは第１制御回路４のＮＰＮトランジスタ１４のコレクタに接続されているので、メイン回路２の定電圧ダイオード５３と、第１制御回路４の定電圧ダイオード５４の定電圧の大きさを同じ電圧に設定すると、過電流遮断時に、メイン回路２のＰＮＰトランジスタ１２のエミッタ−ベース間に大きな逆電圧がかからず、ＰＮＰトランジスタ１２の破壊を防ぐことできる。
これにより、高電圧のＮＰＮトランジスタに適合した高電圧のＰＮＰトランジスタ回路を構成できるので、高電圧仕様の半導体回路を製作することができる。
上述のＮＰＮトランジスタとＰＮＰトランジスタと定電圧ダイオードと可変抵抗等の増設は、２個以上、直列に接続することができる。
ＮＰＮトランジスタには、高電圧仕様の製品があるが、ＰＮＰトランジスタには、高電圧仕様の製品がないために、図１の半導体回路のインバーテッド・ダーリントン回路は、前段のＰＮＰトランジスタが１個であるので、そのＰＮＰトランジスタの電圧仕様に制限されて、高電圧回路を構成することができないが、図３で示すような複数の制御回路を有すインバーテッド・ダーリントン回路では、前段のＰＮＰトランジスタが２個直列に接続されているので、そのＰＮＰトランジスタの電圧仕様の２倍の高電圧回路を構成することができる。
【００１７】
図１の半導体回路にスイッチを接続することにより、正常時の半導体回路を外部からオン、オフすることができる。図１の半導体回路における変更箇所のみ記載し、他の変更しない箇所の記載は略す。制御回路３の前段ＰＮＰトランジスタ１５のエミッタはスイッチを介してプラス端子に接続し、過電流検出回路６の第１ＰＮＰトランジスタ１６のベースは抵抗３１とコンデンサ４１の並列回路の一端に接続し、その並列回路の他端はスイッチを介してプラス端子に接続する。
同様に、図３の高電圧仕様の半導体回路も、スイッチを接続して、正常時の半導体回路を外部からオン、オフすることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の半導体回路。（実施例１）
【図２】半導体回路の電流、電圧波形図。
【図３】本発明の高電圧仕様の半導体回路。（実施例２）
【図４】従来例１の半導体回路。
【符号の説明】
【００１９】
１，２…メイン回路
３…制御回路
４…第１制御回路
５…第２制御回路
６…過電流検出回路
１１，１４，１８…ＮＰＮトランジスタ
１２，１３，１５，１６，１７，１９…ＰＮＰトランジスタ
３１，３２…抵抗
３３，３４…可変抵抗
４１…コンデンサ
５３，５４…定電圧ダイオード
【図１】
2009033796.tif 000003
【図２】
2009033796.tif 000004
【図３】
2009033796.tif 000005
【図４】
2009033796.tif 000006