(57)【要約】【課題】初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させる発振器を提供する。【解決手段】振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、発振部の出力電圧のピークを検出するピーク検出部と、ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ／ディジタル変換部と、ディジタル信号に基づいて所定の時間を計測する計測部と、ディジタル信号と計測部の出力に基づいて発振部の出力の切り替えを制御する切替信号と、計測部を制御する制御部と、を備える発振器である。【選択図】      図１
2009152747.tif 000002
【特許請求の範囲】
【請求項１】
振動子により発振信号を出力する発振器であって、
前記振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、
前記発振部の出力電圧のピークを検出するピーク検出部と、
前記ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ／ディジタル変換部と、
前記ディジタル信号に基づいて所定の時間を計測する計測部と、
前記ディジタル信号と前記計測部の出力に基づいて前記発振部の出力の切り替えを制御する制御部と、
を備えることを特徴とする発振器。
【請求項２】
前記発振部は、
発振余裕度の異なる複数のインバータを前記振動子と並列に接続し、前記インバータごとに電源供給を前記切替信号により制御し、前記発振部の出力信号を切り替えることを特徴とする請求項１に記載の発振器。
【請求項３】
前記制御部は、
前記発振部の出力切替えを制御する切替え信号と、
前記計測部を制御する制御信号と、
を出力することを特徴とする請求項１に記載の発振器。
【請求項４】
前記計測部は、
前記制御部から前記ディジタル信号の各ビットの入力制御をし、入力制御された前記ディジタル信号に基づいて所定の時間を計測することを特徴とする請求項２に記載の発振器。
【請求項５】
前記発振器に用いる振動子は水晶振動子であることを特徴とする請求項１〜３のいずれかに記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器の発振を安定させる技術に関する。
【背景技術】
【０００２】
発振器は発振余裕度が小さければ高調波は少なく、逆に、発振余裕度が大きければ高調波は多いという関係がある。高調波が少ない場合、システムとしてのＳ／Ｎが良くなり受信感度の向上するが、高調波が多い場合、Ｓ／Ｎが劣化する傾向にあり、受信性能の劣化をもたらす原因となる。
【０００３】
従って、システム性能を重視すると高調波は少ない方がよい。例えば、車載仕様を考慮すると発振余裕度が大きく且つ高調波が少ない回路が必要である。しかしながら、車載仕様を考慮した場合、発振余裕度は重要な項目であり、高調波も小さい回路を選択するのは困難な状況である。
【０００４】
特許文献１によれば、発振出力レベルを可変できる発振回路において、発振回路出力を計数する計数回路と、計数回路の出力に応じて発振出力レベルを制御する制御手段を備え、発振開始時に発振出力信号レベルを大とし、その後、計数回路の出力に応じて発振出力レベルを小とする提案がされている。上記により発振開始時発振回路の出力振幅を大とし、所定時間経過後に出力振幅を小とすることで、発振中は不要輻射の発生を抑制できるので、高調波妨害と消費電力を低減できる。
【０００５】
特許文献２によれば、振動子とアンプとを有する発振回路において、発振開始からアンプと並列的に動作するもう一つの並列アンプと、発振が安定したらその並列アンプを切り離すスイッチ回路と、並列アンプとスイッチとを制御する制御回路と、を備え、制御回路は発振出力を基にタイマ動作を行い、スイッチ回路および並列アンプを制御する専用タイマから構成される発振回路が提案されている。上記構成により発振開始直後における不安定期間を短縮し、発振安定期間に移行後は、消費電流およびノイズ発生を抑制する。
【０００６】
しかしながら、特許文献１、特許文献２はともにシュミットインバータの閾値を基に判定を行い、その後、カウンタやタイマにより、計測をして発振レベルを大から小へと移行させる水晶発振回路である。このため、シュミットインバータのデバイス変動により、閾値レベルが変化し、レベルの誤認識が生じやすいという問題がある。
【０００７】
つまり、シュミットインバータの閾値で検出をしているため、デバイス変動に弱く、実際のコア部分での振幅レベルを正確に判定できず、発振が安定な状態での切り替えが困難である。
【特許文献１】特開平７−１５４１４４号公報
【特許文献２】特開平８−２４２１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記のような実情に鑑みてなされたものであり、初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させる発振器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の態様のひとつである振動子により発振信号を出力する発振器であって、前記振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、前記発振部の出力電圧のピークを検出するピーク検出部と、前記ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ／ディジタル変換部と、前記ディジタル信号に基づいて所定の時間を計測する計測部と、前記ディジタル信号と前記計測部の出力に基づいて前記発振部の出力の切り替えを制御する制御部と、を備える構成である。
【００１０】
上記構成により、初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させる。
【００１１】
また、前記発振部は、発振余裕度の異なる複数のインバータを前記振動子と並列に接続し、前記インバータごとに電源供給を前記切替信号により制御し、前記発振部の出力信号を切り替える。
【００１２】
また、前記制御部は、前記発振部の出力切替えを制御する切替え信号と、前記計測部を制御する制御信号と、を出力する。
また、前記計測部は、前記制御部から前記ディジタル信号の各ビットの入力制御をし、入力制御された前記ディジタル信号に基づいて所定の時間を計測する。
【００１３】
また、前記発振器に用いる振動子は水晶振動子であってもよい。
【発明の効果】
【００１４】
本発明によれば、初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１に本発明の構成を示すブロック図を示す。図１に示す水晶発振器１は、発振部２（ＯＳＣ）、ピーク検出部３（ＰＤＥＴ）、アナログ／ディジタル変換部４（ＡＤＣ）、計測部５（τ）、制御部６（ＣＮＴＲ）から構成される。
【００１６】
発振部２（ＯＳＣ）は、発振余裕度（負性抵抗など）が異なる発振信号（Ｖｏｕｔ）を出力する。
ピーク検出部３（ＰＤＥＴ）、発振部２から出力された発振信号の出力レベルのピーク値を検出し、検出結果をアナログ／ディジタル変換部４に転送する。図１ではＰＤＥＴ信号を受信してピーク値を検出する。
【００１７】
アナログ／ディジタル変換部４（ＡＤＣ）は、ピーク検出部３から転送された検出結果をアナログ／ディジタル変換してディジタル信号に変換し、計測部５と制御部６に出力（ＡＤ［２：０］）する。ここで、図１ではディジタル信号（ＡＤ［２：０］）のビット幅は３ビットとしているが、発振余裕度の数分のビット幅にしてもよい。
【００１８】
計測部５（τ）は、アナログ／ディジタル変換部４から出力されるディジタル信号と制御部６から出力された選択信号（ＡＤ＿ＳＥＬ［２：０］）を取得し、これらの信号に基づいて所定の時間を計測し、計測結果（ＡＤ＿ＴＩＭＥ）を制御部６に通知する。
【００１９】
制御部６（ＣＮＴＲ）は、アナログ／ディジタル変換部４から出力されるディジタル信号と計測部５から出力された計測結果（ＡＤ＿ＴＩＭＥ）に基づいて、発振部２の出力を切り替える切替信号（ＳＥＬＢ、ＳＥＬＭ、ＳＥＬＳ）を生成する。また、選択信号（ＡＤ＿ＳＥＬ［２：０］）を生成して計測部５に出力する。
【００２０】
図２に一例として発振部２（ＯＳＣ）の構成を示すブロック図を示す。
図２に示す発振部２は３種類の発振余裕度を有した発振器で、水晶振動子２１、コンデンサ２２、２３、抵抗２４、インバータ２５、２６、２７、２８、スイッチ２０９、２１０、２１１、２１２、２１３、２１４から構成されている。
【００２１】
水晶振動子２１の両端のそれぞれにコンデンサ２２とコンデンサ２３が接続され、水晶振動子２１と並列に抵抗２４と異なる発振余裕度のインバータ２５、２６、２７が接続されている。また、インバータ２５、２６、２７の出力端子にはインバータ２８の入力端子が接続される。ここで、本例では水晶振動子を使用したが特に限定するものではなく、セラミックなどの振動子であればよい。
【００２２】
インバータ２５（Ｂ）、インバータ２６（Ｍ）、インバータ２７（Ｓ）はＰチャンネルトランジスタとＮチャンネルトランジスタによって構成されている。各Ｐチャネルトランジスタのソースは電源ＶＤＤ側のスイッチ２０９、２１１、２１３と接続されている。また、各ＮチャネルトランジスタのソースはグランドＧＮＤ側のスイッチ２１０、２１２、２１４と接続されている。ＰチャンネルトランジスタとＮチャンネルトランジスタのドレインは接続され、そのドレインはコンデンサ２３と水晶振動子２１とも接続されている。また、ＰチャンネルトランジスタとＮチャンネルトランジスタのゲートは接続され、そのゲートはコンデンサ２２と水晶振動子２１と接続されている。
【００２３】
インバータ２５（Ｂ）の電源供給ライン（ＶＤＤ、ＧＮＤ）に設けられたスイッチ２０９（ＶＤＤ側）、スイッチ２１０（ＧＮＤ側）を、制御部６で生成された切替信号ＳＥＬＢによりを制御し、インバータ２５（Ｂ）から出力される発振信号の切り替えを制御する。
【００２４】
インバータ２６（Ｍ）の電源供給ライン（ＶＤＤ、ＧＮＤ）に設けられたスイッチ２１１（ＶＤＤ側）、スイッチ２１２（ＧＮＤ側）を、制御部６で生成された切替信号ＳＥＬＭによりを制御し、インバータ２５（Ｍ）から出力される発振信号の切り替えを制御する。
【００２５】
インバータ２７（Ｓ）の電源供給ライン（ＶＤＤ、ＧＮＤ）に設けられたスイッチ２１３（ＶＤＤ側）、スイッチ２１４（ＧＮＤ側）を、制御部６で生成された切替信号ＳＥＬＳによりを制御し、インバータ２７（Ｓ）から出力される発振信号の切り替えを制御する。
【００２６】
なお、スイッチ２０９はインバータ２１５の出力により制御され、スイッチ２１１はインバータ２１７の出力により制御され、２１３はインバータ２１９の出力により制御される。また、スイッチ２１０はインバータ２１６の出力により制御され、スイッチ２１２はインバータ２１８の出力により制御され、スイッチ２１４はインバータ２２０の出力により制御される。上記のように構成することによりインバータ２５、２６、２７の切り替え制御をする。
【００２７】
図３に一例として計測部５（τ）の構成を示すブロック図を示す。
計測部５は、トランジスタ３１（例えば、ＰＭＯＳ）、コンパレータ３２、抵抗３３、コンデンサ３４、スイッチ３５、３６、３７から構成されている。
【００２８】
アナログ／ディジタル変換部４から出力される３ビットのディジタル信号はそれぞれ、スイッチ３５、３６、３７を介してトランジスタ３１のゲートに入力されるように接続されている。スイッチ３５にはディジタル信号ＡＤ２が入力され、スイッチ３６にはディジタル信号ＡＤ１が入力され、スイッチ３７にはディジタル信号ＡＤ０が入力される。
【００２９】
トランジスタ３１のドレイン（Ｄ）には電源（ＶＤＤ）が接続されている。トランジスタ３１のソース（Ｓ）には抵抗３３とコンデンサ３４の一方が接続されている。抵抗３３とコンデンサ３４は並列に接続され、抵抗３３とコンデンサ３４の他方の端子はグランド（ＧＮＤ）に接続されている。また、トランジスタ３１のソース（Ｓ）はコンパレータ３２の＋端子に接続されている。本例では所定の時間（Ｔ）を算出するためにこの抵抗３３とコンデンサ３４を用いているが、限定するものではなく例えばカウンタなどを用いてもかまわない。
【００３０】
コンパレータ３２の−端子には、閾値としてリファレンス電圧（ＲＥＦ）が供給され、コンパレータ３２の＋端子に入力される入力値と比較した比較結果を制御部６に転送する。コンパレータ３２は＋端子から入力される信号が閾値を越えている間「Ｈｉｇｈ」を出力する。
【００３１】
スイッチ３５、３６、３７は、制御部６から出力される選択信号（ＡＤ＿ＳＥＬ［２：０］）により切り替えられる。
図４に制御部６の動作と各信号のタイミングをタイムチャートを用いて説明する。
【００３２】
制御部６は論理回路により構成され、ディジタル信号（ＡＤ［２：０］）と計測部５の計測結果（ＡＤ＿ＴＩＭＥ）に基づいて、切替信号（ＳＥＬＢ、ＳＥＬＭ、ＳＥＬＳ）と選択信号（ＡＤ＿ＳＥＬ［２：０］）を出力する。
【００３３】
図４に示すタイムチャートは、縦軸に電圧レベルが示され、横軸に時間が示されている。縦軸の各（１）〜（１１）には、（１）Ｖｏｕｔ、（２）ＰＥ（電源のオン／オフ）、（３）ＡＤ０、（４）ＡＤ１、（５）ＡＤ２、（６）ＳＥＬＢ、（７）ＳＥＬＭ、（８）ＳＥＬＳ、（９）ＡＤ＿ＳＥＬ１、（１０）ＡＤ＿ＳＥＬ０、（１１）ＡＤ＿ＴＩＭＥの信号レベルが示されている。
【００３４】
タイミングＴ１では、電源がオンになり（２）ＰＥが立ち上がる、その後（１）Ｖｏｕｔが出力される。発振開始段階では、図１に示した発振部２の（６）ＳＥＬＢが「Ｈｉｇｈ」に設定され、図１に示した発振部２のＯＳＣＢとＯＳＣＳだけが選択されている。
【００３５】
タイミングＴ２では、Ｖｏｕｔは時間とともに発振出力が大きくなり、アナログ／ディジタル変換部４に予め設定されているレベルになると（３）ＡＤ０が「Ｈｉｇｈ」になる。さらに、Ｖｏｕｔの振幅が大きくなると、タイミングＴ３では（４）ＡＤ１が「Ｈｉｇｈ」になる。
【００３６】
タイミングＴ４では、発振信号（Ｖｏｕｔ）の振幅がある上限値に達すると、（５）ＡＤ２が「Ｈｉｇｈ」になる。ここで、ＡＤ０は下位ビットであり、ＡＤ２は上位ビットである。（３）ＡＤ０、（４）ＡＤ１、（５）ＡＤ２が「Ｈｉｇｈ」になると、計測部５（τ）が所定の時間Ｔ（図３では抵抗３３とコンデンサ３４の定数により決まる時間）を計測する。
【００３７】
タイミングＴ５では、Ｔ時間後（１１）ＡＤ＿ＴＩＭＥが「Ｈｉｇｈ」になる。（１１）ＡＤ＿ＴＩＭＥが「Ｈｉｇｈ」になると、（７）ＳＥＬＭを「Ｈｉｇｈ」となり、ＯＳＣＭを起動させる。
【００３８】
タイミングＴ６では、ＳＥＬＢを「Ｌｏｗ」にしてＯＳＣＢをダウンさせる。また、（５）ＡＤ２が「Ｌｏｗ」になり、新たに計測部５（τ）が所定の時間Ｔを計測する。
（９）ＡＤ＿ＳＥＬ１は「Ｈｉｇｈ」になり、スイッチ３６をオンにする。期間Ｔ５〜Ｔ６では、（６）ＳＥＬＢと（７）ＳＥＬＭを「Ｈｉｇｈ」にしておくことにより発振状態を連続させる。
【００３９】
タイミングＴ７では、Ｔ時間後（１１）ＡＤ＿ＴＩＭＥが「Ｈｉｇｈ」になる。
タイミングＴ８では、ＳＥＬＭを「Ｌｏｗ」にしてＯＳＣＭをダウンさせる。また、（４）ＡＤ１が「Ｌｏｗ」になる。
【００４０】
（１０）ＡＤ＿ＳＥＬ０は「Ｈｉｇｈ」になり、スイッチ３７をオンにする。期間Ｔ７〜Ｔ８では、（７）ＳＥＬＭと（８）ＳＥＬＳを「Ｈｉｇｈ」にしておくことにより発振状態を連続させる。
【００４１】
このように遷移をさせ、初期状態では、発振余裕度を最大にして、発振停止が生じないようにし、安定となるに従い、発振余裕度を小さくして、高調波も減少させていき、システムとしての受信感度の向上させる。
（実施例２）
図５に制御部６の動作と各信号のタイミングをタイムチャートを用いて説明する。
【００４２】
図５に示すように、ＳＥＬはＳＥＫＬＢから順次ＳＥＬＭまで段階的にオフしてもよい。
制御部６は論理回路により構成され、ディジタル信号（ＡＤ［２：０］）と計測部５の計測結果（ＡＤ＿ＴＩＭＥ）に基づいて、切替信号（ＳＥＬＢ、ＳＥＬＭ、ＳＥＬＳ）と選択信号（ＡＤ＿ＳＥＬ［２：０］）を出力する。
【００４３】
図５に示すタイムチャートは、縦軸に電圧レベルが示され、横軸に時間が示されている。縦軸の各（１）〜（１１）には、（１）Ｖｏｕｔ、（２）ＰＥ（電源のオン／オフ）、（３）ＡＤ０、（４）ＡＤ１、（５）ＡＤ２、（６）ＳＥＬＢ、（７）ＳＥＬＭ、（８）ＳＥＬＳ、（９）ＡＤ＿ＳＥＬ１、（１０）ＡＤ＿ＳＥＬ０、（１１）ＡＤ＿ＴＩＭＥの信号レベルが示されている。
【００４４】
タイミングＴ１では、電源がオンになり（２）ＰＥが立ち上がる、その後（１）Ｖｏｕｔが出力される。発振開始段階では、図１に示した発振部２の（６）ＳＥＬＢからＳＥＬＳが「Ｈｉｇｈ」に設定され、図１に示した発振部２のＯＳＣＢ、ＯＳＣＭ、ＯＳＣＳが選択されている。
【００４５】
タイミングＴ２では、ＯＳＣＢは時間とともに発振出力が大きくなり、アナログ／ディジタル変換部４に予め設定されているレベルになると（３）ＡＤ０が「Ｈｉｇｈ」になる。さらに、ＯＳＣＢの振幅が大きくなると、タイミングＴ３で（４）ＡＤ１が「Ｈｉｇｈ」になる。
【００４６】
タイミングＴ４では、発振信号（Ｖｏｕｔ）の振幅がある上限値に達すると、（５）ＡＤ２が「Ｈｉｇｈ」になる。（３）ＡＤ０、（４）ＡＤ１、（５）ＡＤ２が「Ｈｉｇｈ」になると、計測部５（τ）が所定の時間Ｔ（図３では抵抗３３とコンデンサ３４の定数により決まる時間）を計測する。
【００４７】
タイミングＴ５では、Ｔ時間後（１１）ＡＤ＿ＴＩＭＥが「Ｈｉｇｈ」になる。
タイミングＴ６では、ＳＥＬＢを「Ｌｏｗ」にしてＯＳＣＢをダウンさせる。また、（５）ＡＤ２が「Ｌｏｗ」になり、新たに計測部５（τ）が所定の時間Ｔを計測する。
【００４８】
（９）ＡＤ＿ＳＥＬ１は「Ｈｉｇｈ」になり、スイッチ３６をオンにする。
タイミングＴ７では、Ｔ時間後（５）ＡＤ＿ＴＩＭＥが「Ｈｉｇｈ」になる。
タイミングＴ８では、ＳＥＬＭを「Ｌｏｗ」にしてＯＳＣＭをダウンさせる。また、（４）ＡＤ１が「Ｌｏｗ」になる。
【００４９】
（１０）ＡＤ＿ＳＥＬ０は「Ｈｉｇｈ」になり、スイッチ３７をオンにする。
このように遷移をさせ、初期状態では、発振余裕度を最大にして、発振停止が生じないようにし、安定となるに従い、発振余裕度を小さくして、高調波も減少させていき、システムとしての受信感度の向上させる。
【００５０】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の水晶発振回路の構成を示すブロック図である。
【図２】発振部の構成を示すブロック図である。
【図３】計測部の構成を示すブロック図である。
【図４】実施例１の動作タイミングを示すタイムチャートである。
【図５】実施例２の動作タイミングを示すタイムチャートである。
【符号の説明】
【００５２】
１  水晶発振器、
２  発振部（ＯＳＣ）、
３  ピーク検出部（ＰＤＥＴ）、
４  アナログ／ディジタル変換部（ＡＤＣ）、
５  計測部（τ）、
６  制御部（ＣＮＴＲ）、
２１  水晶振動子、
２２、２３、３４  コンデンサ、
２４、３３  抵抗、
２５、２６、２７、２８、２１５、２１６、２１７、２１８、２１９、２２０  インバータ、
２０９、２１０、２１１、２１２、２１３、２１４  スイッチ、
３２  コンパレータ、
３５、３６、３７  スイッチ
【図１】
2009152747.tif 000003
【図２】
2009152747.tif 000004
【図３】
2009152747.tif 000005
【図４】
2009152747.tif 000006
【図５】
2009152747.tif 000007