(57)【要約】【課題】マイクロレンズの形状変化を抑えること。【解決手段】光電変換装置の製造方法は、光電変換素子が形成された基板に、前記光電変換素子の電極部に接触する貫通電極を形成する工程（図１（ｃ）〜（ｈ））と、前記貫通電極が形成された基板の上に前記光電変換素子の受光部に集光するためマイクロレンズを形成する工程（図１（ｉ））と、を含む。【選択図】図１
2009212463.tif 000002
【特許請求の範囲】
【請求項１】
主表面に光電変換素子が形成された基板内に前記光電変換素子の電極部に接触する貫通電極を形成する工程と、
前記貫通電極が形成された基板の前記主表面の上に前記光電変換素子の受光部に集光するためマイクロレンズを形成する工程と、
を含むことを特徴とする光電変換装置の製造方法。
【請求項２】
前記貫通電極を形成する工程の後かつ前記マイクロレンズを形成する工程の前に、前記基板の上にカラーフィルタを形成する工程を更に含み、
前記マイクロレンズは、前記カラーフィルタの上に形成されることを特徴とする請求項１に記載の光電変換装置の製造方法。
【請求項３】
前記マイクロレンズを形成する工程の後に、前記貫通電極の上に導電性のバンプを形成する工程を更に含むことを特徴とする請求項１又は請求項２に記載の光電変換装置の製造方法。
【請求項４】
前記貫通電極を形成する工程は、前記基板を非接触で搬送する工程を含むことを特徴とする請求項１乃至請求項３の何れか１項に記載の光電変換装置の製造方法。
【請求項５】
前記非接触で搬送する工程では、ベルヌイチャックを用いて前記基板を非接触で搬送することを特徴とする請求項４に記載の光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロレンズを有する光電変換装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化技術や多層配線技術を進めるだけでは、多機能・高機能の半導体集積回路の小型化・高集積化が困難であることがわかってきている。例えば、携帯電話にデジタルカメラの機能を持たせる場合、光電変換素子であるＣＣＤもしくはＣＭＯＳセンサだけでなく、画像信号の処理や演算を行うＣＰＵやメモリなどのチップを携帯電話の限られた空間内に配置する必要がある。このため、実装面積の小型化を目的として、光電変換素子の裏面にチップを貫通する貫通電極を設けることが提案されている。また、ＣＣＤやＣＭＯＳセンサには、通常、チップ上にカラーフィルタやマイクロレンズが形成されている。カラーフィルタは、カラーで撮像を行うために必要であり、マイクロレンズは集光力を向上させるために必要である。これらのカラーフィルタやマイクロレンズは、顔料・染料などの有機材料で一般的に形成される。
【０００３】
図７（ａ）〜（ｊ）は、従来の光電変換装置の製造方法を示す工程図である（特許文献１を参照）。ここで、１はシリコン基板などの基板、２は埋込酸化膜、３は光電変換装置の電極、４は保護膜、５はフォトレジスト、６は絶縁膜、７は導電材料、８は貫通電極を示す。また、９はカラーフィルタ、１０はマイクロレンズ、１１はバンプ、１３はガラス基板、１４は接着剤、１５は層間絶縁膜を示す。従来の光電変換装置の製造方法では、貫通電極８の形成工程（図７の（ｄ）〜（ｉ））が、基板１とガラス基板１３とを貼り合わせる工程（ｃ）の後に行われている。
【特許文献１】特開２００４−２０７４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の方法においては、ガラス基板１３を張り合わせたのちに貫通電極８の形成を行うため、ガラス基板１３の表面に傷が出来てしまう場合がある。また、ガラス基板１３との張り合わせを後にしたとしても、従来の貫通電極の形成工程は、マイクロレンズを形成した後に貫通電極を形成することになり、また、貫通電極８の形成の処理温度が２００℃前後となる成膜工程を含む場合がある。本発明者らは、このような場合には、基板に形成されたマイクロレンズが変形し、所望の光学特性が得られなくなる場合があることを見出した。
【０００５】
本発明は、上記の知見に基づいてなされたものであり、マイクロレンズの形状変化を抑えることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、光電変換装置の製造方法に係り、主表面に光電変換素子が形成された基板内に前記光電変換素子の電極部に接触する貫通電極を形成する工程と、前記貫通電極が形成された基板の前記主表面の上に前記光電変換素子の受光部に集光するためマイクロレンズを形成する工程と、を含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、マイクロレンズの形状変化を抑えることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の好適な実施形態を詳細に説明する。しかしながら、本発明の範囲は、以下の説明において、本発明を限定する旨の記載がない限り、これらの実施形態のみに限定されない。なお、本明細書において、部材の「上に形成する」とは、その部材の表面に直接形成することはもちろん、その部材の上に別の物が配置され、さらにその別の物の上に形成されることをも意味する。
【０００９】
（第１の実施形態）
図１は、本発明の好適な第１の実施形態に係る光電変換装置の製造方法を示す工程図である。ここで、１はシリコンウエハなどの基板、２は埋込酸化膜、３は光電変換素子（ＣＭＯＳイメージセンサなど）の電極、４は保護膜、５はフォトレジスト、６は絶縁膜、７は導電材料、８は貫通電極である。また、９はカラーフィルタ、１０はマイクロレンズ、１１はバンプ、１５は層間絶縁膜である。
【００１０】
図１（ａ）に示す工程では、基板１のデバイス形成面に光電変換素子などの半導体デバイスが形成された基板１を準備する。ここでは、半導体デバイスの一部として、埋込酸化膜２と光電変換素子の電極部３を例示している。また、基板のデバイス形成面を主表面とも称する。
【００１１】
図１（ｂ）に示す工程では、基板１のデバイス形成面の上にフォトレジストなどの保護膜４を形成する。
【００１２】
図１（ｃ）に示す工程では、基板１のデバイス形成面の裏面にフォトレジスト５を形成し、周知のリソグラフィ技術によりパターニングを行う。
【００１３】
図１（ｄ）に示す工程では、フォトレジスト５をマスクとして基板１を周知のエッチング工程によりエッチングし、埋込酸化膜２まで達する開口部を形成する。例えば、基板１がシリコンである場合、誘導結合型プラズマエッチング装置を用いたボッシュプロセスを適用し、デバイス形成面に形成された埋込酸化膜２が露出するまでエッチングを行うことができる。なお、ボッシュプロセスにおける基板温度は、約−１０℃が好適である。
【００１４】
図１（ｅ）に示す工程では、フォトレジスト５を酸素プラズマ処理などで除去した後、基板１のデバイス形成面の裏面及び開口部内部に絶縁膜６をプラズマＣＶＤなどにより形成する。このときの基板温度は、約４００℃が好適である。
【００１５】
図１（ｆ）に示す工程では、ドライエッチングなどによって開口部の底面に形成された絶縁層（絶縁膜６及び埋込酸化膜２）を除去して、デバイス形成面に形成された光電変換素子の電極部３の少なくとも一部を露出させる。
【００１６】
図１（ｇ）に示す工程では、基板１の上及び開口部内部に導電材料７を埋め込む。
【００１７】
図１（ｈ）に示す工程では、基板１の上の導電材料７をＣＭＰなどにより除去して、基板内に貫通電極８を形成する。例えば、Ｃｕ配線の貫通電極８を形成する場合、約４００℃の基板温度でＴｉＮ／Ｃｕ複合膜を形成し、約２５℃のＣｕ２Ｓ溶液中で電解めっきを行うことが好適である。
【００１８】
図１（ｉ）に示す工程では、保護膜４を除去した後、デバイス形成面の上にカラーフィルタ９を形成する。次いで、カラーフィルタ９の上に光電変換素子の受光部に集光するためマイクロレンズ１０をアレイ状に形成する。カラーフィルタ９及びマイクロレンズ１０は、保護膜（保護膜４とは異なる）、平坦化層、カラーフィルタ、平坦化層、マイクロレンズがこの順に積層された構造を持つ。
【００１９】
図１（ｊ）に示す工程では、デバイス形成面の裏面の貫通電極８の上に導電性のバンプ１１を形成する。導電性のバンプ１１としては、例えば、Ａｕのスタッドバンプが好適である。この後に、光電変換装置にガラスを設ける工程（パッケージ工程）が続く。
【００２０】
本実施形態では、マイクロレンズが形成された基板に貫通電極を形成するにあたって、比較的温度が高く、真空中での処理が必要な貫通電極の形成工程を先に行う。その後に、顔料などの有機材料で作られたカラーフィルタやマイクロレンズの形成工程を行う。これにより、マイクロレンズへ傷などを与えることなく、マイクロレンズの形状変化を抑えることができる。また、有機材料などからの脱ガスの影響を抑えることができる。
【００２１】
また、接着剤でガラスと貼り合わされた基板を用いないため、接着剤からの脱ガスも抑えられる。また、基板の搬送やハンドリングなどで、基板に貼り合わされたガラスの表面にゴミが付着したり、キズが発生したりすることがなくなる。さらに、ガラスと基板との間の中空構造内と、プロセス雰囲気内の圧力差により、基板が変形してしまう恐れもない。ガラスを基板に中空状態で貼り合せた場合、接着材料の選択や接着状態によっては、ステージ吸着時のガラス基板のソリのみが矯正され、シリコン基板表面のソリやうねりなどが矯正されずに残ってしまう場合がある。本実施形態では、このような問題がなく、露光パターンが基板表面でばらつき、製造歩留まりを低下させてしまうことがない。その結果、製造歩留の向上とそれに伴うチップの低コスト化が可能となる。
【００２２】
また、一般的な半導体プロセスの配線工程に準じた条件で貫通電極を形成できるため、製造歩留の向上の他、貫通電極の信頼性も向上できる。
【００２３】
本実施形態及び以下に示す各実施形態では、具体例として種々の手法や数値を挙げたが、本発明はこれらの手法や数値のみに限定されず、目的に応じて自由に選択することが可能である。例えば、シリコンのエッチングは、ボッシュプロセスの他、クライオプロセスをはじめとするＳＦ６とＯ２を使用するエッチング方法も用いることが可能である。また、ここでは導電材料としてＣｕを用いたが、Ｎｉ、Ｔｉ、Ｗ、Ｃｏ、Ｔａ、Ａｌ又はその合金などを用いてもよい。また、チップ接続用の導電性のバンプの材料としては、Ａｕ、Ｃｕ、Ｎｉ、Ａｌ、Ｓｎなどを含む合金材料を用いてもよい。例えば、Ｓｎを含む合金としてＳｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉなどを使用することができる。また、導電性のバンプの形成方法としては、蒸着、めっき、印刷などの方法を用いてもよい。
【００２４】
（第２の実施形態）
図２は、本発明の好適な第２の実施形態に係る光電変換装置の製造方法を示す工程図である。ここで、図２（ａ）〜（ｉ）は、図１（ａ）〜（ｉ）と同様であるため、説明を省略する。
【００２５】
図２（ｊ）に示す工程では、基板１の上の酸化膜等の絶縁膜６を薄膜化して、基板１裏面から突き出たバンプ１１を形成する。
【００２６】
図２（ａ）〜（ｊ）に示す工程を用いて、第１の実施形態とほぼ同様の条件で光電変換装置を作製することができる。第１の実施形態との相違点は、バンプ１１を基板１の上の絶縁膜６の薄膜化により形成したことである。ここでは、例えば、ベルヌイチャックによりデバイス形成面を非接触で搬送及び処理できる市販の枚葉スピンエッチャを用いて、室温においてフッ酸などの薬液で絶縁膜６を薄膜化することができる。また、例えば、ＣＭＰにより、絶縁膜６を薄膜化してもよい。
【００２７】
本実施形態では、第１の実施形態と異なり、貫通電極とバンプとを一体形成している。個別にバンプを形成する場合、基板面内の貫通電極数（チップ数×１チップあたりのピン数）が増加するとともに処理時間が長くなる。チップの多機能化、小型化などでピン数、チップ数が増加するとスループットの低下と製造コストの増大が問題となる。本実施形態では、基板面内の貫通電極数が増加してもバンプ形成処理の時間は増加しない。そのため、スループット低下及びコスト上昇を抑えることが可能である。
【００２８】
（第３の実施形態）
図３は、本発明の好適な第３の実施形態に係る光電変換装置の製造方法を示す工程図である。
【００２９】
図３（ａ）に示す工程では、基板１に光電変換素子などの半導体デバイスを作製する。ここでは、半導体デバイスの一部として、光電変換素子の電極部３と層間絶縁膜１２を例示している。
【００３０】
図３（ｂ）に示す工程では、層間絶縁膜１２の上にフォトレジスト５を形成し、周知のリソグラフィ技術によりパターニングを行う。
【００３１】
図３（ｃ）に示す工程では、フォトレジスト５をマスクとして層間絶縁膜１２及び基板１をエッチングし、開口部を形成する。例えば、層間絶縁膜１２がシリコン酸化膜である場合、基板温度２５℃でシリコン酸化膜のエッチングを行うことができる。また、基板１がシリコンである場合、基板温度−１５℃でマグネトロンプラズマエッチング装置を用いてエッチングを行うことができる。
【００３２】
図３（ｄ）に示す工程では、酸素プラズマと有機剥離液でフォトレジスト５を剥離した後、層間絶縁膜１２の上及び開口部内部に絶縁膜６を形成する。例えば、プラズマＣＶＤによってシリコン酸化膜を絶縁膜６として形成した場合には、基板温度は、約４００℃が好適である。
【００３３】
図３（ｅ）に示す工程では、フォトレジスト（不図示）を形成してそのパターニングを行った後、層間絶縁膜１２をエッチングして、電極部３の上に開口部を設け、電極部３の少なくとも一部を露出させる。
【００３４】
図３（ｆ）に示す工程では、デバイス形成面の上及び開口部内部に導電材料７を形成する。例えば、Ｃｕ配線の貫通電極８を形成する場合、約３８０℃の基板温度でＴｉＮ／Ｃｕ複合膜を形成し、約２３℃のＣｕ２Ｓ溶液中で電解めっきを行うことが好適である。
【００３５】
図３（ｇ）に示す工程では、ＣＭＰなどより導電材料７を除去して、層間絶縁膜１２を露出させる。これにより基板１の上に貫通電極８が形成される。
【００３６】
図３（ｈ）に示す工程では、貫通電極８を覆う層間絶縁膜１２を更に形成した後、デバイス形成面の上にカラーフィルタ９を形成する。次いで、カラーフィルタ９の上に光電変換素子の受光部に集光するためマイクロレンズ１０をアレイ状に形成する。
【００３７】
図３（ｉ）に示す工程では、デバイス形成面の裏面より研削及び研磨を行って、導電材料７及び絶縁膜６を露出させる。研削及び研磨は、例えば、基板１裏面からグラインディング及び３段階のポリッシングを行って、開口部内部に充填した導電材料７を露出させることができる。
【００３８】
図３（ｊ）に示す工程では、デバイス形成面の裏面の貫通電極８の上に導電性のバンプ１１を形成する。導電性のバンプ１１としては、例えば、半田ボールが好適である。
【００３９】
本実施形態では、第１、第２の実施形態と異なり、貫通電極形成プロセスの中心となる開口部形成工程と開口部内へ絶縁膜及び導電材料を形成する工程とをデバイス形成面で行っている。これらの工程をデバイス形成面の裏面から行う場合、表面と裏面のパターンをアライメントしなければならないため、特殊な露光装置が必要となる。この場合、アライメント精度は１μｍ程度である。チップの多機能化、小型化などでピン数増加、チップ面積が縮小すると、貫通電極のサイズや電極間隔をより小さくする必要が生じる。表面のパターン同士でアライメントを行うことができれば、１μｍ以下のサイズ及び間隔で貫通電極を配置することが可能となり、有用である。また、裏面プロセス工程を極力少なくすることで、基板処理時に真空チャックなどがデバイス面に接触して傷つけられることが少なくなる。このことは、貫通電極を有する半導体デバイスを歩留良く作製できるとともに、デバイス面の保護の必要がないため工程簡略化とそれによる低コスト化が可能となる。
【００４０】
なお、開口部内の絶縁膜としては、シリコン酸化膜だけでなく、シリコン窒化膜などを用いてもよい。また、シリコンのエッチングは誘導結合プラズマエッチング装置によって、ボッシュプロセスやクライオプロセスなどで行うことも可能である。
【００４１】
（第４の実施形態）
図４は、本発明の好適な第４の実施形態に係る光電変換装置の製造方法を示す工程図である。ここで、図４（ａ）〜（ｉ）は、図３（ａ）〜（ｉ）と同様であるため、説明を省略する。
【００４２】
図４（ｊ）に示す工程では、基板１を薄膜化して、基板１裏面から突き出したバンプ１１を形成する。
【００４３】
図４（ａ）〜（ｊ）に示す工程を用いて、第３の実施形態とほぼ同様の条件で光電変換装置を作製することができる。第３の実施形態との相違点は、バンプ１１を基板１の薄膜化により形成したことである。ここでは、第２の実施形態で適用したベルヌイチャック仕様の市販の枚葉スピンエッチャを用いて、室温においてフッ酸などの薬液で基板１を薄膜化した。
【００４４】
このように、本実施形態によれば、貫通電極とバンプの一体形成と、貫通電極形成プロセスの中心工程をデバイス形成面より行うことの、双方の利点が得られる。なお、基板１の上の絶縁膜の薄膜化は、ＣＭＰによって行うことも可能である。
【００４５】
（第５の実施形態）
図５は。本発明の好適な第５の実施形態に係る光電変換装置の製造方法を示す工程図である。ここで、図５（ｅ）〜（ｉ）は、図３（ｆ）〜（ｊ）と同様であるため、説明を省略する。
【００４６】
図５（ａ）に示す工程では、基板１の上にフォトレジスト５を形成し、周知のリソグラフィ技術によりパターニングを行う。
【００４７】
図５（ｂ）に示す工程では、フォトレジスト５をマスクとして基板１を周知のエッチング工程によりエッチングし、開口部を形成する。例えば、基板１がシリコンである場合、ボッシュプロセスやクライオプロセスをはじめとする周知の手法によってエッチングを行うことができる。
【００４８】
図５（ｃ）に示す工程では、フォトレジスト５を硫酸過水溶液などで剥離した後、基板１の上及び開口部内部に熱酸化などにより絶縁膜６を形成する。
【００４９】
図５（ｄ）に示す工程では、基板１の上に光電変換装置などの半導体デバイスを作製する。ここでは、半導体デバイスの一部として、光電変換素子の電極部３と層間絶縁膜１２を例示的に示している。次いで、フォトレジスト（不図示）を形成してそのパターニングを行った後、層間絶縁膜１２をエッチングして、電極部３の上に開口部を設け、電極部３の少なくとも一部を露出させる。
【００５０】
本実施形態では第３、第４の実施形態と異なり、貫通電極形成プロセスのうち開口部形成工程と開口部内への絶縁膜形成工程とをデバイス形成プロセス前に行っている。デバイス形成後に開口部内へ絶縁膜を形成する場合、基板処理温度に制約が生じる。デバイス形成プロセスは、通常メタル配線工程を含んでいるので、例えばＡｌ配線を採用した場合、開口部内への絶縁膜形成は最高温度４５０℃で行わなければならない。しかし、この温度以下の領域での絶縁膜形成はプラズマＣＶＤでしか実用化されておらず、開口部のアスペクト比が増大するとカバレッジ性低下による絶縁膜の段切れなどが発生する可能性がある。本実施形態では、より高温の絶縁膜成膜方法を用いることにより、カバレッジ性が良好で絶縁耐圧特性にすぐれた絶縁膜を形成できる。その結果、貫通電極を設けたデバイスを歩留良く作製できるとともに、デバイス動作の信頼性を向上することが可能となる。
【００５１】
なお、開口部内の絶縁膜は、５００〜１０００℃の減圧ＣＶＤにより形成されたシリコン酸化膜やシリコン窒化膜などを用いてもよい。
【００５２】
（第６の実施形態）
図６は、本発明の好適な第６の実施形態に係る光電変換装置の製造方法を示す工程図である。ここで、図６（ａ）〜（ｈ）は、図５（ａ）〜（ｈ）と同様であるため、説明を省略する。
【００５３】
図６（ｉ）に示す工程では、基板１を薄膜化して、基板１裏面から突き出たバンプ１１を形成する。
【００５４】
図６（ａ）〜（ｉ）に示す工程を用いて、第５の実施形態とほぼ同様の条件で光電変換装置を作製することができる。第５の実施形態との相違点は、バンプを基板１の薄膜化により形成したことである。ここでは、例えば、第２の実施形態及び第４の実施形態で適用したベルヌイチャック仕様の市販の枚葉スピンエッチャを用いて、室温においてフッ酸などの薬液で基板１を薄膜化することができる。
【００５５】
このように、本実施形態によれば、貫通電極とバンプの一体形成と、貫通電極形成プロセスの開口部内の絶縁膜形成工程を高温で処理できることの、双方の利点が得られる。なお、基板１の上の絶縁膜の薄膜化はＣＭＰによって行うことも可能である。
【００５６】
以上のように、本発明の好適な各実施形態によれば、光電変換装置の製造工程において生じうるマイクロレンズの形状変化を抑えることができるため、光電変換装置を歩留良く製造することができるとともに、チップの信頼性向上を図ることができる。また、パッケージのガラス基板への傷を低減することが可能となるため、パッケージ工程での歩留を向上させることが可能となる。また、ＣＣＤやＣＭＯＳセンサチップを収めたパッケージを大幅に小型・軽量化することができるため、特に、光電変換装置は、一般的に半導体チップの中では最も大型であるため、パッケージの小型・軽量化へ大きく寄与する効果がある。
【００５７】
なお、本発明は、携帯電話、デジタルカメラ、監視カメラ及び産業用ロボットはもちろん、光電変換装置を有し、小型かつ高密度の実装技術を必要とする半導体機器に好適に適用されうる。
【図面の簡単な説明】
【００５８】
【図１】本発明の好適な第１の実施形態に係る光電変換装置の製造方法を示す工程図である。
【図２】本発明の好適な第２の実施形態に係る光電変換装置の製造方法を示す工程図である。
【図３】本発明の好適な第３の実施形態に係る光電変換装置の製造方法を示す工程図である。
【図４】本発明の好適な第４の実施形態に係る光電変換装置の製造方法を示す工程図である。
【図５】本発明の好適な第５の実施形態に係る光電変換装置の製造方法を示す工程図である。
【図６】本発明の好適な第６の実施形態に係る光電変換装置の製造方法を示す工程図である。
【図７】従来の光電変換装置の製造方法を示す工程図である。
【符号の説明】
【００５９】
１：基板
８：貫通電極
９：カラーフィルタ
１０：マイクロレンズ
１１：バンプ
【図１】
2009212463.tif 000003
【図２】
2009212463.tif 000004
【図３】
2009212463.tif 000005
【図４】
2009212463.tif 000006
【図５】
2009212463.tif 000007
【図６】
2009212463.tif 000008
【図７】
2009212463.tif 000009