(57)【要約】【課題】液晶表示装置のための信号発生装置を提供する。【解決手段】この装置は、液晶表示装置のオフセット除去のためのピンポン制御信号を発生する装置で、フレームを区別するためのブランク区間を持つ信号を用いて２フレームごとに交互する信号を発生させるピンポンフレーム制御部（ＰＦＣ）と、２ラインごとに交互する信号を出力するピンポンライン制御部（ＰＬＣ）と、ＰＬＣの出力信号とＰＦＣの出力信号とを演算してピンポン制御信号を発生させるＰＰＣ信号発生部と、を備えることを特徴とし、したがって、ＰＣＢ上にフレームを知らせる信号の追加配線作業無しでオフセットを除去するためのピンポン制御信号を生成でき、生産費用の節減、回路複雑度の低減、良質の画面具現が可能になるという効果を奏する。【選択図】図４
2009069828.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示装置のオフセット除去のためのピンポン制御信号を発生する装置において、
フレームを区別するためのブランク区間を持つ信号を用いて２フレームごとに交互する信号を発生させるピンポンフレーム制御部（ＰＦＣ）と、
前記ブランク区間を持つ信号を用いて２ラインごとに交互する信号を出力するピンポンライン制御部（ＰＬＣ）と、
前記ＰＬＣの出力信号と前記ＰＦＣの出力信号とを演算してピンポン制御信号を発生させるＰＰＣ信号発生部と、
を備えることを特徴とする液晶表示装置のための信号発生装置。
【請求項２】
前記ＰＦＣは、
前記ブランク区間を持つ信号により初期化され、直列に連結され、それぞれがクロック信号の周期（Ｔ）を（２ｎ−１−１）倍だけ遷移させ、２ｎＴの周期を持つ信号に変更させて出力するｎ個のカウンタと、
前記ｎ個のカウンタのうち、ｎ番目のカウンタから出力される信号及び前記ブランク区間を持つ信号により動作し、前記ブランク区間が認識された信号を出力する第１論理回路部と、
前記第１論理回路部から出力される信号を受信し、２フレームごとに交互する信号に変換して出力する第２論理回路部と、
を備えることを特徴とする、請求項１に記載の液晶表示装置のための信号発生装置。
【請求項３】
前記ｎは、前記液晶表示装置の画面解像度と周波数によって前記ブランク区間を持つ信号の最大周期よりも大きい正数値であることを特徴とする、請求項２に記載の液晶表示装置のための信号発生装置。
【請求項４】
前記ｎは、下記の数学式を満足する正の整数値を持つことを特徴とする、請求項２に記載の液晶表示装置のための信号発生装置。
2009069828.tif 000004
（ここで、ｍａｘ(Ｔｌｉｎｅ−ｔｉｍｅ)は、ラインタイムの周期最大値を表し、Ｔは、前記クロック信号の周期を表す。）
【請求項５】
前記ｎ個のカウンタは、
互いに直列連結されたｎ個のＴフリップフロップを備えることを特徴とする、請求項２に記載の液晶表示装置のための信号発生装置。
【請求項６】
前記第１論理回路部は、
前記ｎ番目のカウンタから出力される信号をＳ端子で受信し、前記ブランク区間を持つ信号をＲ端子で受信して動作し、正出力（Ｑ）値を前記ブランク区間が認識された信号として出力するＳＲフリップフロップであることを特徴とする、請求項２に記載の液晶表示装置のための信号発生装置。
【請求項７】
前記ＰＦＣは、
前記ブランク区間を持つ信号を一定時間遅延させて前記第１論理回路部に提供する遅延部をさらに備えることを特徴とする、請求項２に記載の液晶表示装置のための信号発生装置。
【請求項８】
前記ＰＦＣは、
前記ブランク区間を持つ信号が“０”である場合、前記ブランク区間を持つ信号を反転させるインバータと、
前記インバータで反転された信号を一定時間遅延させる遅延部と、
をさらに備えることを特徴とする、請求項２に記載の液晶表示装置のための信号発生装置。
【請求項９】
前記第２論理回路部は、
互いに直列連結された２個のフリップフロップを備えることを特徴とする、請求項２に記載の液晶表示装置のための信号発生装置。
【請求項１０】
前記フリップフロップは、Ｔフリップフロップであることを特徴とする、請求項９に記載の液晶表示装置のための信号発生装置。
【請求項１１】
前記ＰＬＣは、
前記ブランク区間を持つ信号を受信し、１ラインごとに交互に変わるレベルを持つ正出力信号とこれを反転した負出力信号を出力する第１論理素子と、
前記第１論理素子から出力された前記正出力信号を受信し、３番目のラインから交互を始め、２ラインごとに交互するレベルを持つ第１信号を出力する第２論理素子と、
前記負出力信号を受信し、２番目のラインから交互を始め、２ラインごとに交互するレベルを持つ第２信号を出力する第３論理素子と、
を備えることを特徴とする、請求項１に記載の液晶表示装置のための信号発生装置。
【請求項１２】
前記第１、第２及び第３論理素子はそれぞれ、Ｔフリップフロップであることを特徴とする、請求項１１に記載の液晶表示装置のための信号発生装置。
【請求項１３】
前記信号発生装置は、
１番目のラインと２番目のラインのポール信号の極性比較を通じて 選択制御信号を出力するセレクタと
前記選択制御信号に応答して、前記第２論理素子または前記第３論理素子から出力される前記第１信号または前記第２信号のいずれかを選択的に出力する信号選択部と、
を備えることを特徴とする、請求項１１に記載の液晶表示装置のための信号発生装置。
【請求項１４】
前記信号発生装置は、
前記ブランク区間を認識した信号を受信し、前記フレームごとに前記ＰＬＣを初期化させるためのリセット信号を発生させるリセット信号発生部をさらに備えることを特徴とする、請求項１に記載の液晶表示装置のための信号発生装置。
【請求項１５】
前記ＰＰＣ信号発生部は、
前記ＰＦＣの出力信号及び前記ＰＬＣの出力信号を受信して排他的論理和することを特徴とする、請求項１に記載の液晶表示装置のための信号発生装置。
【請求項１６】
前記ブランク区間を持つ信号は、ロード信号またはＤＩＯ信号であることを特徴とする、請求項１に記載の液晶表示装置のための信号発生装置。
【請求項１７】
液晶表示装置のオフセット除去のためのピンポン制御信号を発生する装置において、
フレームを区別するためのブランク区間を持つ信号から、フレームを認識した信号を生成するフレーム認識部と、
前記フレームを認識した信号を一定のフレームごとに交互する信号に変換して出力するピンポンフレーム制御部（ＰＦＣ）と、
前記ブランク区間を持つ信号を用いて一定のラインごとに交互する信号を出力するピンポンライン制御部（ＰＬＣ）と、
前記ＰＬＣの出力信号と前記ＰＦＣの出力信号とを演算してピンポン制御信号を発生させるＰＰＣ信号発生部と、
を備えることを特徴とする液晶表示装置のための信号発生装置。
【請求項１８】
前記信号発生装置は、
前記フレーム認識部から受信した前記フレームを認識した信号に応答して、前記ブランク区間が終わる時点から次のフレームの前記ブランク区間を持つ信号が入力されるまでの区間でリセット信号を発生するリセット信号発生部をさらに備え、
前記ＰＬＣは、前記リセット信号に応答してリセットされることを特徴とする、請求項１７に記載の液晶表示装置のための信号発生装置。
【請求項１９】
前記ＰＬＣは、
前記ブランク区間を持つ信号を受信し、１ラインごとに交互に変わるレベルを持つ正出力信号及びこれを反転させた負出力信号を出力する第１論理素子と、
前記第１論理素子から出力された前記正出力信号を受信し、３番目のラインから交互を始め、２ラインごとに交互するレベルを持つ第１信号を出力する第２論理素子と、
前記負出力信号を受信し、２番目のラインから交互を始め、２ラインごとに交互するレベルを持つ第２信号を出力する第３論理素子と、
を備えることを特徴とする、請求項１７に記載の液晶表示装置のための信号発生装置。
【請求項２０】
前記信号発生装置は、
ポール信号及び前記フレーム認識部から出力される前記フレームを認識した信号を用いて、１番目のラインと２番目のラインのポール信号の極性比較を通じて選択制御信号を発生させるセレクタと、
前記選択制御信号に応答して、前記第２論理素子または前記第３論理素子から出力される前記第１信号または前記第２信号のいずれかを選択的に出力する信号選択部と、
をさらに備えることを特徴とする、請求項１９に記載の液晶表示装置のための信号発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、液晶表示装置を駆動するドライバのオフセットを除去するためのピンポン（ｐｉｎｇｐｏｎｇ）制御信号を発生させる液晶表示装置のための信号発生装置に関する。
【背景技術】
【０００２】
液晶表示装置は、平板表示装置（ｆｌａｔ  ｐａｎｅｌ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）の中でも、消費電力が低く、携帯性が良好な技術集約的であり、付加価値が高い点から脚光を浴びている。
【０００３】
液晶表示装置は、薄膜トランジスタが形成されたアレイ基板とカラーフィルタ基板との間に介在された液晶を有し、この液晶の異方性による光の屈折率差を用いて映像効果を得る方式となっている。
【０００４】
今のところ、薄膜トランジスタと液晶層に信号電圧をかける下部透明電極である画素電極が行列方式で配列された能動行列液晶表示装置（ＡＭ−ＬＣＤ：Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｌｉｑｕｉｄ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）が解像度及び動映像具現能力に優れている点から最も注目されている。
【０００５】
このような液晶表示装置は、ノートブックモニターなどに広く使われるディスプレイ装置で、パネルの駆動はソースドライバとゲートドライバによって行われる。
【０００６】
図１は、一般的な液晶表示装置であるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）−ＬＣＤの構造を示す図である。
【０００７】
図１に示すように、ＴＦＴ−ＬＣＤは、液晶パネル１、ゲートドライバ２及びソースドライバ３で構成される。液晶パネル１の各ピクセル１１は、液晶キャパシタＣ１とスイッチによってモデリングされる。
【０００８】
ゲートドライバ２は、複数のゲートラインＧ１，…，Ｇｎを介してスイッチＴ１のゲートをオン／オフする。ソースドライバ３は、入力データによって該当のソースラインＳ１，Ｓ２，…，Ｓｍを介して階調電圧（ｇｒａｙ  ｓｃａｌｅ  ｖｏｌｔａｇｅ）を出力する。すなわち、ゲートドライバ２の出力電圧によってゲートラインＧ１，…，Ｇｎに連結されたスイッチＴ１がオンされると、ソースドライバ３から出力される階調電圧が、オンされたスイッチに連結された液晶キャパシタＣ１に印加される。
【０００９】
このような液晶表示装置を駆動するドライバでは、画面の質を向上させるためにオフセット（ｏｆｆｓｅｔ）を除去したり低減させる方法を用いる。その一つが、ドライバに含まれるアナログバッファにスイッチを追加し、效率的にオフセット特性を向上させるピンポン（ｐｉｎｇｐｏｎｇ）方法である。このようなバッファの一つが米国特許第６３３１８４６号（特許文献１）に開示されている。
【００１０】
図２は、一般的なドライバに含まれるピンポン機能を持つバッファ回路を示す図であり、図３は、ピンポン制御信号に応じたオフセット極性を示す図である。
【００１１】
図２に示すように、ピンポン機能を持つバッファ回路は、ピンポン制御信号ＰＰＣまたは反転ピンポン制御信号ＰＰＣＢに応答して動作する第１〜４スイッチ２１，２２，２３，２４、出力端の第５スイッチ２５及び差動増幅器２６、出力端の第５スイッチ２５に連結された抵抗Ｒ及びキャパシターＣで構成される。このようなバッファ回路において第１及び第２スイッチ２１，２２は、ピンポン制御信号ＰＰＣによって駆動され、第３及び第４スイッチ２３，２４は反転ピンポン制御信号ＰＰＣＢによって駆動される。
【００１２】
図２及び図３に示すように、ハイ（Ｈｉｇｈ）論理レベルのピンポン制御信号ＰＰＣとロー（Ｌｏｗ）論理レベルの反転ピンポン制御信号ＰＰＣＢを印加した後、ロー論理レベルのピンポン制御信号ＰＰＣとハイ論理レベルの反転ピンポン制御信号ＰＰＣＢを印加するので、バッファ回路ではオフセットの極性が変わることとなる。すなわち、一度はポジティブオフセットを加え、一度はネガティブオフセットを加えることで、可視的にオフセットを除去する。
【００１３】
このような機能を実現するには、スイッチを制御するための制御信号、すなわち、ピンポン制御信号ＰＰＣを発生させねばならないが、これは、フレームを認識する信号がある場合にのみ可能である。ここで、フレームとは、ディスプレイ画面が通常、１秒に６０回（６０Ｈｚ）の画面を表すが、このときの１画面のことをいう。
【００１４】
従来は、フレームのスタートを知らせる信号であるＧＳＰ（Ｇａｔｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）をピンポン制御信号ＰＰＣとして用いてきた。
【００１５】
このようにドライバオフセットを除去すべく通常的にＧＳＰ信号を用いてきたため、ソースドライバにピンを追加しなければならない他、ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）に信号配線を追加しなければならず、費用の上昇及び回路複雑度の増加を招くという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は上記の問題を解決するためのもので、その目的は、別途の追加信号無しでブランク区間を持つ信号に基づいてソースドライバのオフセット制御信号、すなわちピンポン制御信号を生成できる液晶表示装置のための信号発生装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記の目的を達成するための本発明は、液晶表示装置のオフセット除去のためのピンポン制御信号を発生する信号発生装置であって、フレームを区別するためのブランク区間を持つ信号を用いて２フレームごとに交互する信号を発生させるピンポンフレーム制御部（ＰＦＣ）と、２ラインごとに交互する信号を出力するピンポンライン制御部（ＰＬＣ）と、前記ＰＬＣの出力信号と前記ＰＦＣの出力信号とを演算してピンポン制御信号を発生させるＰＰＣ信号発生部と、を備えることを特徴とする液晶表示装置のための信号発生装置とした。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施例を、添付の図面を参照しつつ詳細に説明する。なお、下記の説明において、本発明の要旨を曖昧にすると判断される場合には、関連する公知構成または機能については適宜その説明を省略するものとする。
【００１９】
図４は、本発明の実施例によるディスプレイオフセット除去のためのピンポン制御信号を発生する信号発生装置を示すブロック図である。
【００２０】
同図の信号発生装置は、タイミングコントローラ４００、ＰＦＣ（Ｐｉｎｇｐｏｎｇ  Ｆｒａｍｅ  Ｃｏｎｔｒｏｌｌｅｒ）４１０、ＰＬＣ（Ｐｉｎｇｐｏｎｇ  Ｌｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ）４２０、リセット信号発生部４３０、セレクタ４４０、信号選択部４５０、ＰＰＣ（ＰｉｎｇＰｏｎｇ  Ｃｏｎｔｒｏｌ）信号発生部４６０を含む。
【００２１】
図４に示す装置においてタイミングコントローラ４００以外は、図１に示すソースドライバ３に含まれることができる。
【００２２】
タイミングコントローラ４００は、ラッチ（ｌａｔｃｈ）信号であるロード（ｌｏａｄ）信号ＬＯＡＤまたはＤＩＯ（Ｄｉｇｉｔａｌ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ）信号と極性信号であるポール信号ＰＯＬを発生させる。ここで、ロード信号は、アナログに変換されたデータ信号を液晶パネル（図示せず）に印加することを命令する信号であり、ＤＩＯ信号は、ＲＳＤＳ（Ｒｅｄｕｃｅｄ  Ｓｗｉｎｇ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）構造においてデータスタートパルス（ｄａｔａ  ｓｔａｒｔ  ｐｕｌｓｅ）を意味し、点対点（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ）の連結方式で連結され、動作クロック信号によってラッチされることによって順次に分配されるデータ信号を制御するためのスタートパルス信号である。
【００２３】
本発明のタイミングコントローラ４００は、１画面に対応する信号をソースドライバ（図示せず）及びゲートドライバ（図示せず）に提供した後、すなわち、１画面に全て撒き散らした後、数百μｓ期間のブランク区間においてロード信号またはＤＩＯ信号を発生させないと仮定する。したがって、ロード信号またはＤＩＯ信号は、フレームを区別するためのブランク区間を持つ信号となる。
【００２４】
図５は、図４に示すＰＦＣ４１０の一実施例のブロック図である。
【００２５】
ＰＦＣ４１０は、ロード信号またはＤＩＯ信号を用いて２フレームごとに交互する信号、すなわち、４フレームを周期として持つ信号を発生させる役割を果たす。このために、ＰＦＣ４１０は、図５に示すように、複数のカウンタ５０２／１，５０２／２，…，５０２／ｎ、第１論理回路部５０４、第２論理回路部５０６、レベルシフター５０８、バッファ５１０、遅延部５１２及びインバータ５１４を含む。
【００２６】
ロード信号ＬＯＡＤまたはＤＩＯ信号が各カウンタ５０２／１，５０２／２，…，５０２／ｎのリセット信号として提供される。この時、リセット信号は“０”または“１”になり得、リセット信号によって各カウンタ５０２／１，５０２／２，…，５０２／ｎを初期化させる。また、ロード信号ＬＯＡＤまたはＤＩＯ信号は、インバータ５１４にも入力される。ここで、ロード信号ＬＯＡＤまたはＤＩＯ信号が“０”である場合には、インバータ５１４を介して第１論理回路部５０４に“１”の論理レベルを持つ信号が提供される。
【００２７】
複数のカウンタ５０２／１，５０２／２，…，５０２／ｎは直列に連結され、ブランク区間を持つ信号であるロード信号またはＤＩＯ信号によって初期化される。直列に連結されたカウンタ５０２／１，５０２／２，…，５０２／ｎのそれぞれは、クロック信号の周期Ｔを（２ｎ−１−１）倍だけ遷移させ、２ｎＴの周期を持つ信号に変更させて出力する。
【００２８】
図６は、図５に示すカウンタの出力を説明するためのタイミング図である。
【００２９】
図６に示すように、１番目のカウンタ５０２／１は、Ｔの周期を持つクロック信号ＣＬＫを（２ｎ−１−１）倍だけ遷移（ｔｒａｎｓｉｔｉｏｎ）させ、２Ｔ周期を持つ信号に変換し、２番目のカウンタ５０２／２に出力する。ここで、ｎ＝１であるので、クロック信号ＣＬＫは０ｎｓだけ遷移する。
【００３０】
２番目のカウンタ５０２／２は、クロック信号ＣＬＫの周期Ｔを（２ｎ−１−１）倍だけ遷移させ、４Ｔの周期を持つ信号に変換し、３番目のカウンタ５０２／３に出力する。ここで、ｎ＝２であるので、クロック信号ＣＬＫはＴｎｓだけ遷移する。
【００３１】
ｎ番目のカウンタ５０２／ｎは、クロック信号ＣＬＫの周期Ｔを（２ｎ−１−１）Ｔｎｓだけ遷移させ、２ｎＴの周期を持つ信号に変換した後、これをＱ１２信号として第１論理回路部５０４に出力する。
【００３２】
この時、カウンタの数、すなわちｎは、液晶表示装置の画面解像度と周波数によってロード信号またはＤＩＯ信号の最大周期よりも大きい正数値を持つ。すなわち、下記の数学式１の条件を満足する正の整数値を持つようにカウンタ数（ｎ）が決定される。
【００３３】
【数１】
2009069828.tif 000003
【００３４】
ここで、ｍａｘ(Ｔｌｉｎｅ−ｔｉｍｅ)は、ラインタイムの周期最大値を表す。また、カウンタ数（ｎ）は、（２ｎ−１−１）×Ｔがブランク区間よりも小さくなるようにすべきである。一方、このような複数のカウンタ５０２／１，５０２／２，…，５０２／ｎは、前述したように、タイミングコントローラ４００から発生するロード信号またはＤＩＯ信号若しくはこのような信号の反転された信号に基づいて初期化される。例えば、各カウンタ５０２／１，５０２／２，…，５０２／ｎは、図６に示すように、Ｔフリップフロップで具現されることができる。
【００３５】
第１論理回路部５０４は、ｎ番目のカウンタ５０２／ｎの出力信号であるＱ１２及び遅延部５１２を介して入力される信号を入力として信号Ｑ１２ＳＲを出力する論理素子である。例えば、第１論理回路部５０４は、ＳＲフリップフロップで具現されることができる。
【００３６】
第１論理回路部５０４は、Ｑ１２信号をＳ端子で受け取り、正出力端子ＱからＱ１２ＳＲ信号を出力するが、Ｒ端子に“１”の信号が入力されると初期化される。ここで、Ｓ端子とＲ端子に入力される信号がいずれも“１”になるのを防止するためにＲ端子の前段に遅延部５１２が設置されている。遅延部５１２は、インバータ５１４から出力される信号が“１”である場合、これを所定時間遅延させてＲ端子に出力する。一方、ロード信号またはＤＩＯ信号が“０”である場合には、インバータ５１４で反転された信号が遅延部５１２を通じてＲ端子に入力される。
【００３７】
図７は、図５に示すＰＦＣ  ４１０の各部の信号を説明するためのタイミング図である。
【００３８】
本実施例では、２フレームごとに交互する信号ＰＦＣを発生するために、第１論理回路部５０４は、図７に示すように、ロード信号ＬＯＡＤのブランク（ｂｌａｎｋ）区間を認識するためにＱ１２ＳＲ信号を第２論理回路部５０６に出力する。Ｑ１２ＳＲ信号の１周期は１フレームである。
【００３９】
第２論理回路部５０６は、２つのフリップフロップ、例えば直列に連結された２つのＴフリップフロップで構成され、Ｑ１２ＳＲ信号を２フレームごとに交互する信号に変換して出力する。２フレームごとに交互する信号は、レベルシフター５０８を介して図２のピンポン制御スイッチ２１，２２，２３，２４をオン（ＯＮ）またはオフ（ＯＦＦ）させることのできる電圧レベルに変換される。ＰＦＣ  ４１０から出力された信号は、各画素に対してオフセット極性を交互に変え、時間的平均化（ｔｅｍｐｏｒａｌ  ａｖｅｒａｇｉｎｇ）を可能にする。
【００４０】
ＰＬＣ  ４２０は、１フレーム内で隣接した画素間オフセット極性を（交互に）異ならせ、空間的平均化（ｓｐａｔｉａｌ  ａｖｅｒａｇｉｎｇ）を可能にするためのピンポン制御信号を発生する。
【００４１】
すなわち、ＰＬＣ  ４２０は、第１、第２及び第３論理素子からなることができる。第１論理素子は、ブランク区間を持つ信号であるロード信号またはＤＩＯ信号を受信し、１ラインごとに交互に変わるレベルを持つ正出力信号とこれを反転した負出力信号を出力する。第２論理素子は、第１論理素子から出力された正出力信号を受信し、３番目のラインから交互を始め、２ラインごとに交互するレベルを持つ第１信号ＰＬＣ１を出力する。第３論理素子は、第１論理素子から出力される負出力信号を受信し、２番目のラインから交互を始め、２ラインごとに交互するレベルを持つ第２信号ＰＬＣ２を出力する。第１、第２及び第３論理素子はそれぞれ、Ｔフリップフロップ８００，８０２，８０４からなることができる。結局として、ＰＬＣ  ４２０は、ブランク区間を持つ信号、すなわちロード信号ＬＯＡＤを入力として２ラインごとに交互に変わるレベルを持つ信号ＰＬＣ１，ＰＬＣ２を生成して出力する。
【００４２】
図８は、図４に示すＰＬＣ  ４２０の本発明の実施例を示すブロック図であり、３つのＴフリップフロップ８００，８０２，８０４から構成される。
【００４３】
図８に示すように、ＰＬＣ  ４２０のＴフリップフロップ８００は、ロード信号ＬＯＡＤをＴ端子で受信し、ロード信号ＬＯＡＤの２倍の周期を持つ信号（Ｑａ）と、該信号（Ｑａ）を反転した信号（／Ｑａ）を出力する。Ｔフリップフロップ８０２は、Ｔフリップフロップ８００の正出力（Ｑａ）をＴ端子で受信し、該Ｔフリップフロップ８０２の負出力（／Ｑｂ）をＰＬＣ１信号として出力する。Ｔフリップフロップ８０４は、Ｔフリップフロップ８００の負出力（／Ｑａ）をＴ端子で受信し、該Ｔフリップフロップ８０４の負出力（／Ｑｃ）をＰＬＣ２信号として出力する。
【００４４】
図９は、図８に示すＰＬＣ  ４２０の各部の信号を示す波形図である。
【００４５】
すなわち、Ｔフリップフロップ８００は、図９に示すように、ロード信号の１番目の立ち上がり（ｒｉｓｉｎｇ）エッジで立ち上がり、２番目の立ち上がりエッジで立ち下がる（ｆａｌｌｉｎｇ）信号、すなわち、１ラインごとに交互に変わるレベルを持つ信号（Ｑａ）を出力し、（Ｑａ）信号が反転された信号（／Ｑａ）を出力する。したがって、図９に示すように、３番目のラインから交互を始めるＰＬＣ１信号がＴフリップフロップ８０２の負出力（／Ｑｂ）端子から出力されることができ、２番目のラインから交互を始めるＰＬＣ２信号がＴフリップフロップ８０４の負出力（／Ｑｃ）端子から出力されることができる。
【００４６】
ＰＬＣ  ４２０の各Ｔフリップフロップ８００，８０２，８０４は、リセット信号発生部４３０から発生するリセット信号によって初期化される。
【００４７】
このために、リセット信号発生部４３０は、ブランク区間を認識した信号、例えば、ＰＦＣ  ４１０から入力される図７に示す信号Ｑ１２ＳＲで、ブランク区間が終わる時点から次のフレームのロード信号ＬＯＡＤが入力されるまでの区間でリセット信号を発生する。リセット信号は、１フレーム単位に発生する。すなわち、リセット信号発生部４３０は、ブランク区間を認識した信号Ｑ１２ＳＲを受信し、フレームごとにＰＬＣ  ４２０を初期化させるリセット信号を発生する。これにより、ＰＬＣ  ４２０は、毎フレームごとに同一の信号を発生する。セレクタ４４０は、タイミングコントローラ４００から発生するポール信号及びＰＦＣ  ４１０から出力される信号Ｑ１２ＳＲを用いて、１番目のラインと２番目のラインのポール信号の極性比較を通じて選択制御信号を発生させる。すなわち、セレクタ４４０は、ポール信号のインバージョン（ｉｎｖｅｒｓｉｏｎ）形態を判断し、ＰＬＣ  ４２０から出力されるＰＬＣ１信号またはＰＬＣ２信号のいずれかを選択するための選択制御信号を信号選択部４５０に出力する。
【００４８】
図１０は、ＰＬＣ  ４２０の動作を説明するための波形図である。
【００４９】
図１０を参照すると、１番目のラインと２番目のラインのポール信号の極性が異なる場合には、液晶表示装置のモードがドット反転（ｄｏｔ  ｉｎｖｅｒｓｉｏｎ）または２対１反転（２−ｂｙ−１  ｉｎｖｅｒｓｉｏｎ）のモードであると判断し、ＰＬＣ１を選択するための選択制御信号を出力し、１番目のラインと２番目のラインのポール信号の極性が同一の場合、２ライン反転（２−ｌｉｎｅ  ｉｎｖｅｒｓｉｏｎ）のモードであると判断し、ＰＬＣ２を選択するための選択制御信号を出力する。
【００５０】
信号選択部４５０は、選択制御信号によってＰＬＣ  ４２０から出力されるＰＬＣ１またはＰＬＣ２信号のいずれかを選択するマルチプレクサで、選択された信号ＰＬＣをＰＰＣ信号発生部４６０に出力する。
【００５１】
図１１は、図４に示すＰＰＣ信号発生部４６０の入力及び出力信号を示す波形図である。
【００５２】
ＰＰＣ信号発生部４６０は、ＰＦＣ  ４１０から出力される２フレームごとに交互する信号ＰＦＣと、ＰＬＣ  ４２０で発生し信号選択部４５０を介して出力される、２ラインごとに交互する信号ＰＬＣを入力として排他的論理和するＥｘｃｌｕｓｉｖｅ−ＯＲゲート４６１からなることができる。ＰＰＣ信号発生部４６０は、図１１に示すように、信号ＰＦＣと信号ＰＬＣ間の排他的論理和（Ｅｘｃｌｕｓｉｖｅ−ＯＲ）演算を通じて最終的なピンポン制御信号ＰＰＣを出力する。すなわち、ＰＰＣ信号発生部４６０は、フレーム単位と画素単位の２オフセット除去アルゴリズムが同時に作動できるように最終信号ＰＰＣを発生する。このようなＰＰＣは、図２に示すピンポン機能を持つバッファ回路に出力される。
【００５３】
結果として、本発明による液晶表示装置のための信号発生装置は、ブランク区間を持つ信号であるロード信号またはＤＩＯ信号を用いて２フレームごとに交互する信号と２ラインごとに交互する信号を生成した後、これに基づいてピンポン制御信号を生成できる。したがって、ＰＣＢ上への追加配線作業無しでオフセットを除去するためのピンポン制御信号を生成でき、生産費用の節減、回路の複雑度の低減、良質の画面具現という効果を奏する。
【００５４】
図１２は、本発明の他の実施例によるディスプレイオフセット除去のためのピンポン制御信号を発生する信号発生装置のブロック図である。
【００５５】
同図の装置において、図４と同じ回路部分には同じ参照符号を付し、同図の装置についての説明において、図４と異なる部分についてのみ重点的に説明するものとする。
【００５６】
フレーム認識部９００は、フレームを区別するためのブランク区間を持つ信号であるロード信号またはＤＩＯ信号からフレームを認識した信号を生成し、生成されたフレームを認識した信号をＰＦＣ  ９０２に出力する。例えば、フレームを認識した信号は、図７に示す信号Ｑ１２ＳＲに該当する。フレーム認識部９００において、フレームを認識した信号を生成する具体的な回路は、図５に示す回路において複数のカウンタ５０２／１，５０２／２，…，５０２／ｎ、第１論理回路部５０４、遅延部５１２及びインバータ５１４からなることができる。
【００５７】
ここで、ＰＦＣ  ９０２は、フレームを認識した信号をフレーム認識部９００から受信し、受信した信号を一定のフレームごとに交互する信号に変換してＰＰＣ信号発生部４６０に出力する。例えば、ＰＦＣ  ９０２は、フレームを認識した信号を毎フレームごとに交互する信号に変換してＰＰＣ信号発生部４６０に出力しても良く、４フレームごとに交互する信号に変換してＰＰＣ信号発生部４６０に出力しても良く、２フレームごとに交互する信号に変換してＰＰＣ信号発生部４６０に出力しても良い。もし、２フレームごとに交互する信号に変換してＰＰＣ信号発生部４６０に出力する場合、ＰＦＣ  ９０２は、２つの直列に連結されたＴフリップフロップからなることができ、このようなＴフリップフロップは、図５に示す第２論理回路部５０６の２つのＴフリップフロップと同じ役割を果たす。
【００５８】
図１２に示すＰＬＣ  ４２０は、ブランク区間を持つ信号、すなわちロード信号ＬＯＡＤを入力として一定のラインごとに交互に変わるレベルを持つ信号ＰＬＣ１，ＰＬＣ２を生成して出力する。ここで、一定のラインとは、パネルの構成に応じて２ラインになっても良く、４ラインになっても良い。これを以外は、図１２に示すＰＬＣ  ４２０は、図４に示すＰＬＣ  ４２０と同じ機能を果たし、同じ構成を有する。
【００５９】
また、リセット信号発生部４３０は、フレームを認識した信号をフレーム認識部９００から受け取り、フレームを認識した信号に応答して、ブランク区間が終わる時点から次のフレームのロード信号ＬＯＡＤが入力されるまでの区間でリセット信号を発生する。リセット信号は１フレーム単位に発生される。
【００６０】
セレクタ４４０は、タイミングコントローラ４００から発生するポール信号及びフレーム認識部９００から出力されるフレームを認識した信号を用いて、１番目のラインと２番目のラインのポール信号の極性比較を通じて選択制御信号を発生させる。
【００６１】
以上では具体的な実施例に挙げて本発明を説明してきたが、本発明は、当該技術分野における当業者によって容易に変形実施可能であるということは自明である。これらの変形実施例も、本発明の特許請求の範囲に記載された技術思想に含まれるものと解釈されるべきである。
【図面の簡単な説明】
【００６２】
【図１】一般的な液晶表示装置であるＴＦＴ−ＬＣＤの構造を示す図である。
【図２】一般的なドライバに含まれるピンポン機能を持つバッファ回路を示す図である。
【図３】ピンポン制御信号によるオフセット極性を示す図である。
【図４】本発明の実施例によるディスプレイオフセット除去のためのピンポン制御信号を発生する信号発生装置のブロック図である。
【図５】図４のＰＦＣの一実施例を示すブロック図である。
【図６】図５に示すカウンタの出力を説明するための波形図である。
【図７】図５のＰＦＣの各部の信号を説明するための波形図である。
【図８】図４のＰＬＣの一実施例を示すブロック図である。
【図９】図８のＰＬＣの各部の信号を示す波形図である。
【図１０】ＰＬＣの動作を説明するための波形図である。
【図１１】図４のＰＰＣ信号発生部の入力及び出力信号を示す波形図である。
【図１２】本発明の他の実施例によるディスプレイオフセット除去のためのピンポン制御信号を発生する信号発生装置のブロック図である。
【符号の説明】
【００６３】
４００  タイミングコントローラ
４１０  ＰＦＣ
４３０  リセット信号発生部
４４０  セレクタ
４５０  信号選択部
４６０  信号発生部
４６０  ＰＰＣ信号発生部
４６１  Ｅｘｃｌｕｓｉｖｅ−ＯＲゲート
５０２  カウンタ
５０４  第１論理回路部
５０６  第２論理回路部
５０８  レベルシフター
５１０  バッファ
５１２  遅延部
５１４  インバータ
【図１】
2009069828.tif 000005
【図２】
2009069828.tif 000006
【図３】
2009069828.tif 000007
【図４】
2009069828.tif 000008
【図５】
2009069828.tif 000009
【図６】
2009069828.tif 000010
【図７】
2009069828.tif 000011
【図８】
2009069828.tif 000012
【図９】
2009069828.tif 000013
【図１０】
2009069828.tif 000014
【図１１】
2009069828.tif 000015
【図１２】
2009069828.tif 000016