(57)【要約】【課題】電子部品の実装面積を増大させることができ、且つ、グランド電極と金属シールドとの接続不良を抑止してグランド電極と導電性シールドとの接続強度を十分に確保することが可能な電子モジュール、及びその製造方法を提供する。【解決手段】電子モジュール１００は、半導体装置３０等が内蔵された多層基板１上に電子部品６０が実装され、それらがエポキシ樹脂等の封止層１１０で封止され、さらに、封止層１１０及び多層基板１が金属シールド１２０で覆われたものである。多層基板１と金属シールド１２０は、多層基板１の一部を切削することによって露出したグランド電極ＧＮにより電気的に接続されている。【選択図】図１
2009033114.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層内に設けられており、前記絶縁層の側面から一部が露出したグランド電極と、
前記絶縁層上に実装された電子部品と、
前記電子部品を封止する封止層と、
前記封止層を被覆し、前記グランド電極の露出部位において前記グランド電極と電気的に接続された導電性シールドと、
を具備する電子モジュール。
【請求項２】
前記露出部位を有するグランド電極が、前記絶縁層の垂直方向に複数存在する、請求項１に記載の電子モジュール。
【請求項３】
前記絶縁層の側面における前記グランド電極の露出部位が、前記絶縁層の垂線方向に対して傾きを有する、
請求項１又は２に記載の電子モジュール。
【請求項４】
電子部品を備える複数の電子モジュールを製造する方法であって、
絶縁層内にグランド電極を形成する工程と、
前記絶縁層上に、前記複数の電子モジュールに備わる複数の電子部品を実装する工程と、
前記絶縁層及び前記複数の電子部品上に該複数の電子部品を封止する封止層を形成する工程と、
前記絶縁層の側面から前記グランド電極の一部が露出するように、前記絶縁層及び前記封止層を切削する工程と、
前記封止層を被覆し、前記グランド電極の露出部位において前記グランド電極と電気的に接続する導電性シールドを形成する工程と、
前記複数の電子モジュールを個片化する工程と、
を有する電子モジュールの製造方法。
【請求項５】
前記絶縁層内にグランド電極を形成する工程においては、前記各電子モジュールが形成される領域のうち少なくとも２つの領域に跨るグランド電極を形成し、
前記絶縁層及び前記封止層を切削する工程においては、前記各電子モジュールが形成される領域を画定するように、且つ、前記絶縁層の側面から前記グランド電極の一部が露出するように、前記絶縁層及び前記封止層を切削する、
請求項４に記載の電子モジュールの製造方法。
【請求項６】
前記グランド電極を形成する工程においては、前記グランド電極を前記絶縁層の垂直方向に複数形成し、
前記絶縁層及び前記封止層を切削する工程においては、前記絶縁層の側面から前記複数のグランド電極が露出するように切削する、
請求項４または５に記載の電子モジュールの製造方法。
【請求項７】
前記絶縁層及び前記封止層を切削する工程においては、前記絶縁層の側面における前記グランド電極の露出部位が前記絶縁層の垂線方向に対して傾きを有するように切削する、
請求項４乃至６のいずれか１の請求項に記載の電子モジュールの製造方法。
【請求項８】
前記複数の電子モジュールを個片化する工程は、前記切削した面と反対の面から、前記切削位置まで切り込みを入れて切断する工程を含み、
前記切り込みを入れて切断する工程においては、前記絶縁層の底端部が前記導電性シールドの端面よりも内側に位置するように前記切り込みを入れる、請求項４乃至７のいずれか１の請求項に記載の電子モジュールの製造方法。
【請求項９】
前記切り込みを入れて切断する工程においては、前記切削に用いた切断刃よりも刃厚の厚い切断刃を用いて前記切り込みを入れる、請求項８に記載の電子モジュールの製造方法。
【請求項１０】
前記絶縁層の底端部が前記導電性シールドの端面よりも内側に位置する、請求項１乃至３のいずれか１の請求項に記載の電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子モジュール、及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び高性能化に伴い、搭載される電子モジュールにも小型化及び高性能化が要求されている。図１１は、従来の電子モジュール２００の要部を示す斜視図であり、図１２は、電子モジュール２００のＸＩＩ−ＸＩＩ線視断面図である。
【０００３】
図１１及び図１２に示すように、電子モジュール２００は、少なくとも片面に電子部品２２０が実装された回路基板２１０と、電子部品２２０を覆うエポキシ樹脂等から構成される封止層２２５と、封止層２２５を覆うように設けられた金属シールド２３０を備えて構成される。金属シールド２３０は、外部からの電磁波を遮蔽して回路特性を安定化させるとともに、電子部品２２０が発する電磁波を外部へ漏出させないといった電子部品２２０を正常に動作させる役割を担っている。
【０００４】
図１３は、封止層２２５及び金属シールド２３０が形成される前の回路基板２１０の上面図である。同図に示すように、回路基板２１０上の周縁部にはグランド電極２２１が形成されている。この回路基板２１０をエポキシ樹脂等からなる封止層２２５で覆った後、ダイシングブレード等の切断刃又は切削刃（図示略）を用いてグランド電極２２１上の封止層２２５の部位を切削することにより、グランド電極２２１を露出させる。
【０００５】
それから、封止層２２５及び露出されたグランド電極２２１上に、めっき等により金属シールド２３０を形成することで、グランド電極２２１と金属シールド２３０とを電気的・機械的に接続する（例えば、特許文献１参照）。
【特許文献１】特開２００４−１９３１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の電子モジュール２００は、グランド電極２２１が回路基板２１０の表面上にあるため、グランド電極２２１によって回路基板２１０の周縁部の領域面積が占有され、これにより、回路基板２１０上への電子部品２２０の実装面積が制限されるという問題がある。さらに、従来の電子モジュール２００は、電子部品２２０の実装面積を確保するという観点から、金属シールド２３０とグランド電極２２１との接続信頼性及び接続強度を高めるべくグランド電極２２１の露出面積を十分に大きく設定することは難しく、グランド電極２２１と金属シールド２３０との電気的及び機械的な接続強度が不足してしまうといったおそれもある。
【０００７】
さらにまた、切断刃を用いて封止層２２５を切削する際には、回路基板２１０の位置ずれ等により、切断刃による実際の切削位置が回路基板２１０に設定された目標位置からずれてしまい、その結果、目的のグランド電極２２１が露出せず、グランド電極２２１と金属シールド２３０との接続不良が生じる等の問題も生じ得る。
【０００８】
そこで、本発明は上記事情を鑑みてなされたものであり、電子部品の実装面積を増大させることができるとともに、グランド電極と導電性シールドとの接続強度を十分に確保することができ、しかも、切削位置のずれが生じてもグランド電極と金属シールドとの接続不良を抑止することが可能な電子モジュール、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明による電子モジュールは、絶縁層と、絶縁層内に設けられており、絶縁層の側面から一部が露出したグランド電極と、絶縁層上に実装された電子部品と、電子部品を封止する封止層と、封止層を被覆し、グランド電極の露出部位においてグランド電極と電気的に接続された導電性シールドと、を具備する。
【００１０】
かかる構成の電子モジュールにおいては、絶縁層上に実装された電子部品が封止層で封止され、それ全体が導電性シールドで覆われており、その導電性シールドが絶縁層から一部が露出したグランド電極と電気的に接続され、通常、グランド電極が筐体接地等の接地電位に接続されることにより、電子部品が外部から電磁気的にシールド（遮蔽）される。このように、基板表面に露出したグランド電極に導電性シールドを被せるように接続するのではなく、グランド電極の一部を絶縁層の側面から露出させ、その露出部位において導電性シールドと接続することにより、従来の電子モジュールにおいて必要であった基板表面上のグランド電極を設けるための周縁領域が削減される。換言すれば、電子部品の実装領域下方の外縁においてグランド電極と導電性シールドが接続されるので、両者の接続領域を別途確保する必要がない。
【００１１】
また、グランド電極を絶縁層の側面から露出させるには、絶縁層を深さ方向に掘削又は切削すればよく、深さ方向のレベルを合わせて封止層を除去してグランド電極の表面を露出させる従来に比して、グランド電極の一部が確実に露呈されるので、従来の電子モジュールで懸念される切削時の位置ずれによるグランド電極の非露出が確実に解消され、導電性シールドとの接続を確実ならしめ、且つ、両者の接続不良が防止される。
【００１２】
さらに、半導体装置（ＩＣ）等の能動部品が内蔵された基板モジュール等に、電子部品として例えば抵抗やキャパシタといった受動部品が実装された電子モジュールでは、基板モジュールの絶縁層内に既にグランド電極が設けられていることが多く、この場合、その基板モジュール内の既存のグランド電極を電子モジュールのグランド電極として兼用することが可能である。その結果、電子モジュールのシールド用の新たなグランド電極を形成する必要がなく、工程及び構成部材が削減されて生産性が格段に向上される。
【００１３】
ここで、上記構成にあっては、露出部位を有するグランド電極が、絶縁層の垂直方向に複数存在することが好ましい。このように絶縁層の垂直方向に露出されたグランド電極が複数存在するように構成することで、絶縁層の側面におけるグランド電極の露出面積が拡大され、導電性シールドとの接続強度をさらに増大させることが可能となる。
【００１４】
また、絶縁層の側面におけるグランド電極の露出部位側面が、絶縁層の垂線方向（絶縁層の平面方向に垂直な方向；法線方向）に対して所定の傾き（テーパ）を有することが好ましい。このように構成すれば、グランド電極が言わば斜めに切断されるので、その露出面積は、グランド電極を垂直に切断した場合の露出面積より大きくされる。よって、グランド電極と導電性シールドとの接続面積が更に増大される。
ここで、上記構成にあっては、絶縁層の底端部が導電性シールドの端面よりも内側に位置するのが望ましい。このように構成すれば、導電性シールドよりも絶縁層が外側に突き出てしまうことまく、基板の実質的な有効面積を大きくすることができ、モジュールの小型化を図ることが可能となる。
【００１５】
また、本発明による電子モジュールの製造方法は、電子部品を備える複数の電子モジュールを製造する方法であって、絶縁層内にグランド電極を形成する工程と、絶縁層上に、複数の電子モジュールに備わる複数の電子部品を実装する工程と、絶縁層及び複数の電子部品上に複数の電子部品を封止する封止層を形成する工程と、絶縁層の側面からグランド電極の一部が露出するように、絶縁層及び封止層を切削する工程と、封止層を被覆し、グランド電極の露出部位においてグランド電極と電気的に接続する導電性シールドを形成する工程と、を有する。かかる構成によれば、上記本発明による複数の電子モジュールを有効に製造することができる。
【００１６】
ここで、絶縁層内にグランド電極を形成する工程においては、各電子モジュールが形成される領域のうち少なくとも２つの領域に跨るグランド電極を形成し、絶縁層及び封止層を切削する工程においては、各電子モジュールが形成される領域を画定するように、且つ、絶縁層の側面からグランド電極の一部が露出するように、絶縁層及び封止層を切削することが好ましい。
【００１７】
かかる構成によれば、上記本発明による複数の電子モジュールを有効に製造することができるだけでなく、グランド電極を、各電子モジュールが形成される領域のうち少なくとも２つの領域に跨って（亘って）形成し、複数の電子モジュールに備わる複数の電子部品を実装して全体を封止層で封止した後、個々の電子モジュールを切り分けるように絶縁層を切削してグランド電極を分割し露出させ、その状態で複数の電子モジュール全体に導電性シールドを形成して一時にシールドを完成させてから、個片化するので、生産性を向上させることが可能となる。また、電子モジュールの基板周縁部上に電子部品の実装領域とは別にグランド電極と導電性シールドとの接続領域を確保する必要がないので、電子モジュール領域間の距離を狭めることができ、一つの共通基板における電子モジュールの配置密度が高められ、生産性が更に向上される。
【００１８】
このとき、グランド電極を形成する工程においては、グランド電極を絶縁層の垂直方向に複数形成し、絶縁層及び封止層を切削する工程においては、絶縁層の側面から複数のグランド電極が露出するように切削することが好ましい。例えば、複数の絶縁層と複数のグランド電極を交互積層して形成しておき、その絶縁層を深さ方向に切削することにより、複数のグランド電極を簡易に且つ確実に絶縁層の側面から露出させ得る。
【００１９】
また、絶縁層及び封止層を切削する工程においては、絶縁層の側面におけるグランド電極の露出部位が絶縁層の垂線方向に対して所定の傾き（テーパ）を有するように切削することが好ましい。具体的には、例えば、先端部側壁が尖塔状（先細り状）である切削刃のその先端部が、絶縁層におけるグランド電極の埋設部位まで達するようなダイシングを行なうことができる。
【００２０】
また、複数の電子モジュールを個片化する工程は、切削した面と反対の面から、切削位置まで切り込みを入れて切断する工程を含み、切り込みを入れて切断する工程においては、絶縁層の底端部が導電性シールドの端面よりも内側に位置するように切り込みを入れるのが望ましい。この方法によれば、電子モジュールを個片化する際、切断代が導電性シールドよりも外側に突き出てしまうことまく、基板の実質的な有効面積を大きくすることができ、モジュールの小型化を図ることが可能となる。ここで、切り込みを入れて切断する工程においては、切削に用いた切断刃よりも刃厚の厚い切断刃を用いて切り込みを入れるのが好ましい。
【発明の効果】
【００２１】
本発明の電子モジュール、及びその製造方法によれば、電子部品をシールドするための導電性シールドと、絶縁層の側面に露出したグランド電極とが接続されるので、従来の基板周縁部に設けていたグランド電極ひいてはその形成領域を削減して電子部品の実装面積を増大させて更なる高密度実装による小型化を実現できるとともに、グランド電極と導電性シールドを確実に接続でき、また、グランド電極の非露出による接続不良を防止して、製品の信頼性及び歩留まり並びに生産性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００２３】
第１実施形態
図１は、本実施形態に係る電子モジュールの要部を示す概略断面図である。電子モジュール１００は、電子部品６０が実装されるとともに半導体装置３０等が内蔵された多層基板１と、この多層基板１に実装されている電子部品６０をエポキシ樹脂等によって封止した封止層１１０と、この封止層１１０及び多層基板１を覆う金属シールド１２０とを備えるものである。多層基板１と金属シールド１２０は、多層基板１の一部を切削することによって露出したグランド電極ＧＮにより電気的に接続されている。
【００２４】
多層基板１は、基体１０の一方の面（図示下面）上に樹脂層４１が形成されており、樹脂層４１の内部に半導体装置３０が埋め込まれて配置されたものである。基体１０の他方の面（図示上面）上には、グランド電極ＧＮを含む配線５１が形成されており、基体１０の一方の面上に配置された半導体装置３０と、基体１０の他方の面上に配置された配線５１とは、接続部位１３において電気的に接続されている。
【００２５】
樹脂層４１の図示下面（基体１０とは反対側の面）にはグランド電極ＧＮを含む配線５２が形成されており、基体１０上の配線５１と、樹脂層４１上の配線５２とは、樹脂層４１を貫通するビア５３を介して電気的に接続されている。また、樹脂層４１の配線５２側の面上には、樹脂層４２が形成されている。
【００２６】
さらに、基体１０の配線５１側の面上には、樹脂層４３が形成されており、樹脂層４３の表面には配線５６が形成されている。配線５６と配線５１とは、樹脂層４３を貫通するビア５７を介して電気的に接続されており、配線５６には、抵抗やキャパシタ等の電子部品６０が設置されている。このように、樹脂層４１，４２，４３から本発明における「樹脂層」が構成されている。
【００２７】
ここで、樹脂層（絶縁層）４１，４２，４３に用いられる材料としては、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
【００２８】
また、図２は、半導体装置３０の構造を概略的に示す斜視図である。半導体装置３０は、ベアチップ状態の半導体ＩＣ（ダイ）等であり、略矩形板状をなす主面３０ａに多数のランド電極３１を有している。なお、図示においては、四隅にのみランド電極３１及び後述するバンプ３２を表示し、それ以外のランド電極３１の表示を省略した。また、半導体装置３０の種類は、特に制限されるものではないが、例えば、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣが挙げられる。
【００２９】
さらに、特に限定されるものではないが、半導体装置３０の裏面３０ｂは研磨されており、これにより半導体装置３０の厚さｔ（主面３０ａから裏面３０ｂまでの距離）は、通所の半導体ＩＣに比して薄くされており、例えば、好ましくは２００μｍ以下、より好ましくは２０〜５０μｍ程度とされる。また、裏面３０ｂは、半導体装置３０を薄型にするべく、エッチング、プラズマ処理、レーザ処理、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理を行なうと好ましい。
【００３０】
半導体装置３０の裏面３０ｂの研磨は、ダイシングにより個別の半導体装置３０に分離した後に行なうことが可能となる。なお、ウェハの状態で多数の電子部品に対して一括して研磨し、その後、ダイシングにより個別の半導体装置３０に分離してもよい。あるいは、ウェハの状態で多数の電子部品に対して一括して研磨し、その後、ダイシングにより個別の半導体装置３０に分離した後に、当該個別の電子部品を研磨してさらなる薄型化を図ってもよい。
【００３１】
また、各ランド電極３１には、導電性突起物の一種であるバンプ３２（端子）が形成されている。バンプ３２の種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。図示においては、スタッドバンプを例示した。バンプ３２としてスタッドバンプを用いる場合には、銀（Ａｇ）や銅（Ｃｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極３１上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性ペーストをスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、金属ペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
【００３２】
バンプ３２に使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、銅を用いることが好ましい。バンプ３２の材料として銅を用いると、例えば金を用いた場合に比して、ランド電極３１に対する高い接合強度を得ることが可能となり、半導体装置３０自体の信頼性が高められる。
【００３３】
また、バンプ３２の寸法形状は、ランド電極３１間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極３１のピッチが約１００μｍである場合には、バンプ３２の最大径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプ３２は、ウェハのダイシングにより個別の半導体装置３０に切断分離した後、ワイヤボンダーを用いて各ランド電極３１に接合することができる。
【００３４】
このような構成の半導体装置３０は、接続部位１３において各バンプ３２が配線５１に電気的に接続された状態で樹脂層４１の内部に配置されている（図１）。
【００３５】
次に、本実施形態に係る電子モジュール１００を複数個一括して製造する方法について、図３〜図８を参照して説明する。なお、各図では、各電子モジュール１００を分割するための切削基準ラインＳを一点鎖線で示す。
【００３６】
まず、図１に示す多層基板１を複数個連結して１つにした集合多層基板１ａを形成する（図３参照）。ここで、図７は、配線５１、５２等に形成されるグランド電極ＧＮと切削基準ラインＳとの関係を例示した平面図である。図７に示すように、配線５１、５２等に形成されるグランド電極ＧＮの電極幅Ｗ０は、配線幅に比して幅広く設計され、かつ、本実施形態では、隣接する多層基板１の配線５１、５２に跨るようにグランド電極ＧＮが形成される。いいかえれば、隣接する多層基板１に跨るグランド電極ＧＮを備えた集合多層基板１ａが形成される。このように、グランド電極ＧＮを形成することで、実際の切削位置が切削基準ラインＳからずれたとしても、そのずれがグランド電極ＧＮの電極幅Ｗ０の範囲であれば、グランド電極ＧＮを確実に露出させることができる。これにより、深さ方向のレベルを合わせて封止層を除去してグランド電極の表面を露出させる従来に比して、グランド電極の一部が確実に露呈されるので、従来の電子モジュールで懸念される切削時の位置ずれによるグランド電極の非露出が確実に解消され、導電性シールドとの接続を確実ならしめ、且つ、両者の接続不良が防止される。
【００３７】
次に、図４に示すように、集合多層基板１ａの表面に実装された電子部品６０を覆うようにエポキシ形樹脂からなる封止層１１０を形成する。封止層１１０は、例えば５００〜１００Ｐａ・ｓ程度のエポキシ樹脂と平均粒径が１００μｍ以下のフィラーと硬化剤を含む構成とする。フィラーとしては、シリカ、水酸化アルミ等の無機物が用いられる。また、硬化剤としては酸無水物、アミン系等の硬化剤を電子部品６０の機械的特性に応じて選択して用いる。
【００３８】
そして、固定枠とスキージ（図示略）等を利用してエポキシ樹脂からなる封止層１１０を電子部品６０の周辺に供給した後、真空チャンバーを用いて脱泡する。具体的には、真空チャンバーの真空度を１．０×１０2Ｐａ以下に設定することで脱泡することができる。
【００３９】
ここで、更にエポキシ樹脂内部に封じ込められていた気泡を無くすためには、エポキシ樹脂の供給前に真空チャンバー中で、１．０×１０2Ｐａ以下の真空度にした状態でエポキシ樹脂の供給を行えば良い。
【００４０】
その後、真空チャンバーの真空度を１．０×１０4Ｐａ以上に設定する。このように真空度を下げることで、初期の真空度との差圧によりペースト中の気泡を無くすことができる。
【００４１】
エポキシ樹脂の供給及び脱泡が終了すると、１００℃の炉に１時間、更に１５０℃の炉に３時間放置してエポキシ樹脂からなる封止層１１０の硬化を行う。このように２段階硬化を行うことで封止層１１０の硬化を徐々に進め、封止層１１０と集合多層基板１ａの熱膨張係数差、封止層１１０の硬化収縮による内部応力を緩和させている。その結果、集合多層基板１ａの反りを低減し熱サイクル等の信頼性を向上することができる。
【００４２】
更に前述した１５０℃の炉に３時間放置して封止層１１０を硬化した後、０．５℃／分以下で冷却する。このように温度を少しずつ下げることにより集合多層基板１ａの反りを更に少なくすることができる。
【００４３】
次に、図５に示すように、ダイシングブレード等を用いて封止層１１０及び集合多層基板１ａを、切削基準ラインＳにあわせて断面視Ｖ字形状（図５に示す傾斜角α参照）に切削することで、少なくとも一部のグランド電極ＧＮを露出させる。このように、切削基準ライン（多層基板の垂線方向）Ｓに対して所定の傾斜角αをもたせて切削することで、グランド電極ＧＮの露出面積を増大させている。前述したように、グランド電極ＧＮの露出部分は金属シールドと接続される。よって、グランド電極ＧＮの露出面積を増大させることで、金属シールドとの接続強度を増大することができる。なお、この工程では、切削によって各多層基板１を完全に切り離すのではなく、切削によって形成される溝の深さをグランド電極ＧＮが露出できる範囲に設定しておく（図５参照）。
【００４４】
ここで、図８は、多層基板１の切削面（多層基板の側面）の部分拡大図である。図８に示すように、本実施形態では基体１０の上層にライン幅ｗ１のグランド電極ＧＮが露出され、樹脂層４１の下層にライン幅ｗ２のグランド電極ＧＮが露出される。このように樹脂層４１等の絶縁層の垂直方向に露出されたグランド電極ＧＮが複数存在する（別言すれば、グランド電極ＧＮが絶縁層の垂直方向に複数露出部位が存在する）ように構成することで、絶縁層の側面におけるグランド電極ＧＮの露出面積が拡大され、金属シールドとの接続強度をさらに増大することができる。なお、ダイシングブレード等を用いて切削する際には、所望のライン幅のグランド電極ＧＮが露出されるように（所望のグランド電極ＧＮの露出面積が得られるように）、傾斜角αを設定すれば良い。
【００４５】
次に、図６に示すように、封止層１１０及びグランド電極ＧＮが露出された多層基板１にメッキ法により金属シールド（導電性シールド）１２０を形成する。これにより金属シールド１２０とグランド電極ＧＮが電気的に接続されるとともに、シールド効果が得られる。
【００４６】
詳述すると、まず、封止層１１０の表面にＰｄによる核付けを行い無電解法により銅メッキを０．５μｍ形成する。更に、電解法により銅メッキを行い封止層１１０の表面に緻密な１０μｍの銅メッキの金属シールド１２０を形成する。ここで、金属シールド１２０を形成する金属材料としては、銅（Ｃｕ）のほか、銀（Ａｇ）等の導電率の高い材質を用いることができる。かかる金属材料を用いて金属シールド１２０の導体抵抗を下げることで、良好なシールド効果が得られる。
【００４７】
ここで、無電解メッキは絶縁物上へのメッキ形成ができ、メッキ液が濡れている部分に対して均一に膜形成できる点に特徴がある。但し、膜形成速度が遅い点と３μｍ以上の厚み形成が困難であり、また、膜厚を厚くすると内部応力が高くなりモールド樹脂層とメッキ層の界面が剥離しやすくなるという欠点がある。そこで、本実施形態では、メッキ成長速度が速く厚膜形成ができる電解メッキを組み合わせることにより、低コストで高品質を確保している。
【００４８】
なお、形成する金属シールド１２０の膜厚は、略１ミクロン以上であることが好ましい。この金属シールド１２０の形成は、封止層１１０の表面に無電解メッキで銅の金属シールド１２０を形成した後、更にその表面を電解メッキで銅の金属シールド１２０を形成し金属シールド１２０を更に緻密なものにすることで、グランド電極ＧＮの接続抵抗を低くし封止層１１０に形成した金属シールド１２０のグランド電位を安定化することでシールド効果を高めている。
【００４９】
このように金属シールド１２０を形成した後、切削基準ラインＳに沿って多層基板１を個片化することで、図１に示す電子モジュール１００が複数形成される。なお、多層基板１（すなわち電子モジュール１００）を個片化する際、既に切削によって溝が形成されているため、ダイシングブレード等の切断刃を用いずとも個片化することができる。もちろん、ダイシングブレード等の切断刃を用いて多層基板１を個片化しても良い。
【００５０】
以上説明したように、本実施形態による電子モジュール１００及びその製造方法によれば、従来の如く基板表面に露出したグランド電極に導電性シールドを被せるように接続するのではなく、グランド電極ＧＮの一部を樹脂層４１、４２、４３等の絶縁層の側面から露出させ、その露出部位において導電性シールドとしての金属シールド１２０と接続することにより、従来の電子モジュールにおいて必要であった基板表面上のグランド電極を設けるための周縁領域が削減される。換言すれば、電子部品の実装領域下方の外縁においてグランド電極と導電性シールドが接続されるので、両者の接続領域を別途確保する必要がない。
【００５１】
また、本実施形態では、樹脂層４１、４２、４３等の絶縁層を深さ方向に切削することでグランド電極ＧＮを絶縁層の側面から露出させている。このため、深さ方向のレベルを合わせて封止層を除去してグランド電極の表面を露出させる従来に比して、グランド電極ＧＮの一部が確実に露呈されるので、従来の電子モジュールで懸念される切削時の位置ずれによるグランド電極の非露出が確実に解消され、導電性シールドとの接続を確実ならしめ、且つ、両者の接続不良が防止される。
【００５２】
また、本実施形態では、樹脂層４１、４２、４３等の絶縁層の側面におけるグランド電極ＧＮの露出部位側面が、絶縁層の垂線方向（絶縁層の平面方向に垂直な方向；法線方向）に対して所定の傾き（テーパ）を有するように、基板を切削する。これにより、グランド電極ＧＮは言わば斜めに切断され、その露出面積はグランド電極ＧＮを垂直に切断した場合の露出面積に比して大きくされ、グランド電極ＧＮと導電性シールドとの接続面積が更に増大される。
【００５３】
さらに、本実施形態では、グランド電極ＧＮを絶縁層の側面から露出させる際、樹脂層４１、４２、４３等の絶縁層におけるグランド電極ＧＮの埋設部位まで達するように切削した後、切削によって形成された溝に沿って折る等して各電子モジュールを個片化する。これに対し、従来の構成では、基板表面にグランド電極を露出させるために基板を切削した後、各電子モジュールを個片化する際には、あらためて個片化するために設定された基準位置にあわせて基板を切断する必要があるため、本実施形態では、電子モジュールを個片化する工程が簡略化され、生産性が格段に向上される。
【００５４】
なお、上述したとおり、本発明は、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において適宜変更を加えることが可能である。例えば、上述した実施形態では、多層基板１を切削する傾斜角αによって、グランド電極ＧＮの露出面積を変える場合について説明したが、これに代えて露出させるグランド電極ＧＮの数やグランド電極ＧＮの膜厚（図８参照）によって、グランド電極ＧＮの露出面積を変えても良い。この場合、露出させるグランド電極ＧＮの数やグランド電極ＧＮの膜厚を変えることで所望のグランド電極ＧＮの露出面積が得られるのであれば、傾斜させることなく（すなわち傾斜角α＝０°で）切削しても良い。もちろん、これらを適宜組み合わせてグランド電極ＧＮの露出面積を変えても良い。なお、露出すべきグランド電極ＧＮとして、各多層基板１に実装される電子部品６０のグランド電極を利用するほか、内蔵される半導体装置３０のグランド電極を利用する等、多層基板１に内層されるあらゆるグランド電極を利用することができる。
【００５５】
また、略均一な膜厚を有する金属シールド１２０に代えて、図９に示すように異なる膜厚を有する金属シールド１２０’を形成しても良い。図１０は、変形例２に係る電子モジュールの製造手順の一例を示す工程図であり、前掲図６に対応する図である。なお、図６と対応する部分には同一符号を付し、詳細な説明は割愛する。
【００５６】
図１０に示すように、封止層１１０及びグランド電極ＧＮが露出された多層基板１に、蒸着法やスパッタ法等を用いて、高さｈが略一定となる金属シールド１２０’を形成する。このような金属シールド１２０’を形成した後、ダイシングブレード等の切断刃を用いて切削基準ラインＳに沿って切断する。これにより、図９に示すような部位に応じて膜厚の異なる側面からの衝撃に強い電子モジュール１００’を形成することが可能となる。
【００５７】
さらに、銅等の金属材料を用いた金属膜で形成された金属シールド１２０に代えて、例えば４２アロイやコバール、リン青銅、鉄等の金属材料を用いた略箱型の金属キャップによって金属シールド１２０を形成しても良い。
【００５８】
またさらに、金属シールド１２０については、金属膜表面に防錆層を形成することでモジュール部品の耐環境性を高めても良い。防錆層としてはリフローに耐えうる樹脂をコーティング材として用いればよく、はんだによる配線基板への接合性を高めるべく、例えばＳｎ，Ｎｉ等の金属層をメッキ法やスパッタリング法等で形成してもよい。さらにまた、グランド電極ＧＮは、複数層でなく１層だけ設けてもよく、多層基板１におけるグランド電極ＧＮ以外に別の配線層を形成してもよい。
【００５９】
第２実施形態
図１４は、第１実施形態及び変形例に係る多層基板の個片化工程によって形成される電子モジュール１００の概略構成を示す図であり、図１５は、第２実施形態に係る多層基板の個片化工程によって形成される電子モジュール１００ａの概略構成を示す図である。なお、以下の説明では、電子部品が搭載される側の基板面を表面と呼び、反対側の基板面を裏面と呼ぶ。
【００６０】
第１実施形態では、ダイシングブレード等を用いて、多層基板から完全に切り離すことなく切削基準ラインＳにあわせて一部のグランド電極ＧＮを露出させるように切削（いわゆるハーフカット）し、封止層１１０、金属シールド１２０等を形成した後に、基板上部から切削基準ラインＳにあわせて切断（いわゆるフルカット）あるいは折り分けることで個片化する。これにより、個片化された複数の電子モジュール１００が形成されるが、図１４に示すように、個片化された各電子モジュール１００の底部は、切断代Ｓｄの分だけ外側に突き出る。よって、例えば図１４に示すように、電子モジュール１００の幅をＷ０に規定したとしても、電子モジュール１００の幅は切断代Ｓｄの分だけ大きくなり、大型化してしまう。このため、実際に電子モジュール１００を設計する際には、切断代Ｓｄを考慮する必要があり、基板の実質的な有効面積が小さくなってしまい、モジュールの小型化を図ることが難しい。
【００６１】
そこで、第２実施形態では、基板の表面から切削基準ラインＳにあわせて一部のグランド電極ＧＮを露出させるようにハーフカットを行った後、ハーフカットの際に用いた切断刃よりも刃厚の厚い切断刃を用いて裏面からハーフカット位置まで切り込み、フルカットを行う（図１５参照）。このように電子モジュールを個片化することで、各電子モジュールの底端部９０は、金属シールド１２０の端部よりも内側に位置することになる。よって、図１４に示すような金属シールド１２０よりも外側に突き出た切断代Ｓｄを考慮することなく電子モジュール１００の寸法を規定することができるため、基板の実質的な有効面積を大きくすることができ、モジュールの小型化を図ることが可能となる。
【００６２】
以下、本実施形態に係る電子モジュール１００ａを複数個一括して製造する方法について、図１６〜図２１を参照して説明する。なお、各図では、各電子モジュール１００ａを分割するための切削基準ラインＳを一点鎖線で示す。
図１６に示すように電子部品６０が実装された集合多層基板１ａを形成すると、図１７に示すように集合多層基板１ａの表面に実装された電子部品６０の配線５６を覆うようにレジスト５６ａを形成した後、電子部品６０の全体を覆うようにエポキシ樹脂からなる封止層１１０を形成する。
【００６３】
次に、ダイシングブレードを用いて集合多層基板１ａを基準ラインＳにあわせてハーフカットを行い、深さＤｃの凹部７０を形成する（図１８参照）。凹部７０の深さＤｃは、式（１）に示すように集合多層基板１ａに内層されている一部のグランド電極ＧＮが露出する深さＤｂよりも深く設定するのであれば、どのように設定しても良い。
Ｄｃ  ＞  Ｄｂ  ・・・（１）
【００６４】
このように、内層されたグランド電極ＧＮに露出部位が生じるように、ダイシングブレードによる切削を制御することで、グランド電極ＧＮと後述する金属シールド１２０とを側面で接続することが可能となる。
【００６５】
そして、凹部７０が形成された集合多層基板１ａの上に無電解法によるメッキ処理を行い、例えばメッキ厚１μｍ程度の導通用の給電膜（図示略）を形成した後、無電解法により集合多層基板１ａに銅メッキを０．５μｍ形成する。更に、電解法により銅メッキを行い封止層１１０の表面に緻密な２０μｍの銅メッキの金属シールド１２０を形成する（図１９参照）。
【００６６】
この後、電子モジュール１を個片化するべく、ダイシングブレードを用いてフルカットを行う。ここで、図２０は第１実施形態に係る個片化工程を例示した図であり、図２１は第２実施形態に係る個片化工程を例示した図である。図２０に示すように、ハーフカット時に用いた切断刃よりも刃厚の薄い切断刃を用いて表面からフルカットを行う場合には（式（２）参照）、個片化された各電子モジュール１００の底部は、切断代Ｓｄの分だけ外側に突き出る（図１４参照）。
Ｗｍ０  ＞  Ｗｍ１  ・・・（２）
Ｗｍ０；ハーフカットする際の刃厚
Ｗｍ１；表面からフルカットする際の刃厚
【００６７】
かかる方法で個片化した場合には、切断代Ｓｄの分だけ電子モジュール１００のサイズが大型化してしまう。ここで、切断代Ｓｄを小さくするために、フルカット時に使用する切断刃の刃厚を厚くすることも考えられるが、刃厚を厚くすると切断時に切断刃の側面が金属シールド１２０に接触し、シールド効果が損なわれる等の問題が懸念される。
【００６８】
そこで、第２実施形態では、図２１に示すように、ハーフカット時に用いた切断刃よりも刃厚の厚い切断刃を用いて裏面からフルカットを行う（式（３）参照）。フルカットを行う際には、ハーフカットと同様、基準ラインＳに沿って裏面からハーフカット位置まで切り込むことで切断する。なお、フルカットする際には、集合多層基板１ａの裏面にフルカット用の基準ラインを別途マークし、マークした基準ラインに沿って切断しても良い。
Ｗｍ０  ＜  Ｗｍ２  ・・・（３）
Ｗｍ０；ハーフカットする際の刃厚
Ｗｍ２；裏面からフルカットする際の刃厚
【００６９】
このように電子モジュール１００を個片化することで、図１５に示すように各電子モジュール１００の底端部９０は金属シールド１２０の端部よりも内側に位置することになる。よって、図１４に示すような金属シールド１２０よりも外側に突き出た切断代Ｓｄを考慮することなく電子モジュール１００の寸法を規定することができるため、基板の実質的な有効面積を大きくすることができ、モジュールの小型化を図ることが可能となる。また、集合多層基板１ａの裏面に接続端子などを設けた後に電子モジュールを個片化する場合も、集合多層基板１ａの裏面からフルカットを行うことで接続端子にダメージを与えることなく、電子モジュールを個片化することができる。
【００７０】
以上説明した実施形態では、ハーフカット時に用いた切断刃よりも刃厚の厚い切断刃を用いて裏面からフルカットする場合について説明したが、各電子モジュール１００の底端部９０が金属シールド１２０の端部よりも内側に位置するようにカットできるのであれば、どのような切断刃を用いても良い。
【００７１】
例えば、フルカット用の切断刃としてハーフカット時に用いた切断刃よりも刃厚の薄い切断刃を用いたとしても、グランド電極ＧＮの一部が露出されるように裏面からハーフカット位置まで２回切り込むことで（図２２参照）、図１５に示すような電子モジュール１００を得ることができる。また、断面凹部形状の特殊な切断刃を用いれば、１回の切り込みで図１５に示すような電子モジュールを得ることが可能である。
【００７２】
さらに、上述した実施形態では、グランド電極ＧＮの露出部位側面が絶縁層の平面方向に対して垂直になるように、ハーフカットを行ったが（例えば図２１参照）、上述した第１実施形態と同様、グランド電極ＧＮの露出部位側面が絶縁層の垂線方向（絶縁層の平面方向に垂直な方向；法線方向）に対して所定の傾き（テーパ）を有するように、ハーフカットを行い、その後に、封止層１１０や金属シールド１２０等を形成し、最後に裏面からフルカットを行うようにしても良い（図２３参照）。
【産業上の利用可能性】
【００７３】
以上説明した通り、本発明によれば、電子部品をシールドするための導電性シールドと、絶縁層の側面に露出したグランド電極とが接続されるので、従来の基板周縁部に設けていたグランド電極ひいてはその形成領域を削減して電子部品の実装面積を増大させて更なる高密度実装による小型化を実現できるとともに、グランド電極と導電性シールドを確実に接続でき、また、グランド電極の非露出による接続不良を防止して、製品の信頼性及び歩留まり並びに生産性を向上させることができるので、半導体装置等の能動部品、及び／又は、抵抗、キャパシタ等の受動部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものの製造に広くかつ有効に利用することができる。
【図面の簡単な説明】
【００７４】
【図１】本実施形態に係る電子モジュールの要部を示す概略断面図である。
【図２】半導体装置の構造を概略的に示す斜視図である。
【図３】電子モジュールを製造する手順の一例を示す工程図である。
【図４】電子モジュールを製造する手順の一例を示す工程図である。
【図５】電子モジュールを製造する手順の一例を示す工程図である。
【図６】電子モジュールを製造する手順の一例を示す工程図である。
【図７】グランド電極と切削基準ラインとの関係を例示した平面図である。
【図８】多層基板の切削面の部分拡大図である。
【図９】変形例に係る電子モジュールの要部を示す概略断面図である。
【図１０】電子モジュールを製造する手順の他の例を示す工程図である。
【図１１】従来の電子モジュールの要部を示す斜視図である。
【図１２】図１１に示す電子モジュールのＸＩＩ−ＸＩＩ線視断面図である。
【図１３】回路基板の要部を示す上面図である。
【図１４】個片化工程によって形成される電子モジュールの概略断面図である。
【図１５】個片化工程によって形成される電子モジュールの概略断面図である。
【図１６】電子モジュールを製造する手順の一例を示す工程図である。
【図１７】電子モジュールを製造する手順の一例を示す工程図である。
【図１８】電子モジュールを製造する手順の一例を示す工程図である。
【図１９】電子モジュールを製造する手順の一例を示す工程図である。
【図２０】電子モジュールを製造する手順の一例を示す工程図である。
【図２１】電子モジュールを製造する手順の一例を示す工程図である。
【図２２】電子モジュールを製造する手順の一例を示す工程図である。
【図２３】電子モジュールを製造する手順の一例を示す工程図である。
【符号の説明】
【００７５】
１…多層基板、１ａ…集合多層基板、１０…基体、１１，１１ａ…樹脂層、１２…導体、１３…接続部位、３０…半導体装置、３０ａ…主面、３０ｂ…裏面、３１…ランド電極、ＧＮ…グランド電極、３２…バンプ、４１，４２，４３…樹脂層、５１，５２…配線、６０…電子部品、１００，１００’…電子モジュール、１１０…封止層、１２０，１２０’…金属シールド。
【図１】
2009033114.tif 000003
【図２】
2009033114.tif 000004
【図３】
2009033114.tif 000005
【図４】
2009033114.tif 000006
【図５】
2009033114.tif 000007
【図６】
2009033114.tif 000008
【図７】
2009033114.tif 000009
【図８】
2009033114.tif 000010
【図９】
2009033114.tif 000011
【図１０】
2009033114.tif 000012
【図１１】
2009033114.tif 000013
【図１２】
2009033114.tif 000014
【図１３】
2009033114.tif 000015
【図１４】
2009033114.tif 000016
【図１５】
2009033114.tif 000017
【図１６】
2009033114.tif 000018
【図１７】
2009033114.tif 000019
【図１８】
2009033114.tif 000020
【図１９】
2009033114.tif 000021
【図２０】
2009033114.tif 000022
【図２１】
2009033114.tif 000023
【図２２】
2009033114.tif 000024
【図２３】
2009033114.tif 000025