(57)【要約】【課題】不要輻射ノイズの少ない差動伝送線路用コネクタを提供する。【解決手段】コネクタ３は、３組の差動信号をそれぞれ多重伝送する差動伝送パターン２と差動伝送ケーブル４とを接続する。差動伝送パターン２は３本の信号線２ａ，２ｂ，２ｃを備え、差動伝送ケーブル４もまた３本の信号線４ａ，４ｂ，４ｃを備える。差動伝送パターン２と差動伝送ケーブル４の長手方向に直交する平面において、各信号線は正三角形の頂点に位置する。コネクタ３は、差動伝送パターン２の長手方向に直交する平面のうちの所定の第１の平面と、差動伝送ケーブルの長手方向に直交する平面のうちの所定の第２の平面との間において、差動伝送パターン２の信号線２ａ，２ｂ，２ｃと、差動伝送ケーブル４の信号線４ａ，４ｂ，４ｃとを、互いに同一の長さで接続する３本の信号線３ａ，３ｂ，３ｃを備える。【選択図】図３
2009033710.tif 000002
【特許請求の範囲】
【請求項１】
信号送信機と、信号受信機と、を備え、
前記信号送信機は、
第１、第２及び第３の信号線を有する前記差動伝送路に接続され、
第１のビット情報信号に応答して、第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを送信する第１の差動ドライバと、
第２のビット情報信号に応答して、第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを送信する第２の差動ドライバと、
第３のビット情報信号に応答して、第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを送信する第３の差動ドライバと、
を備え、
上記第１出力信号と上記反転第３出力信号とを合成して第１の信号線に送信し、上記第２出力信号と上記反転第１出力信号とを合成して第２の信号線に送信し、上記第３出力信号と上記反転第２出力信号とを合成して第３の信号線に送信し、
上記第１出力信号の２値信号電圧の絶対値と上記第２出力信号の２値信号電圧の絶対値とは同一であり、上記第３出力信号の２値信号電圧の絶対値と上記第１出力信号の２値信号電圧の絶対値は異なるものであり、
前記信号受信機は、
前記第１、第２及び第３の信号線を有する前記差動伝送路に接続され、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する第１の差動レシーバと、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する第２の差動レシーバと、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する第３の差動レシーバと、
上記第３の終端抵抗に発生する第３の終端電圧の絶対値が所定のしきい値電圧を超えるか否かを判断する比較手段と、
上記第３の終端電圧の絶対値が所定のしきい値電圧を超えるとき、上記第１、第２及び第３の差動レシーバからそれぞれ出力される第１、第２及び第３のビット情報信号を出力する一方、上記第３の終端電圧の絶対値が所定のしきい値電圧を超えないとき、上記第３の差動レシーバから出力される第３のビット情報信号に基づいて第１、第２及び第３のすべてのビット情報信号を０または１として出力する制御手段と、
を備え、
上記しきい値電圧は、上記第１出力信号の２値信号電圧の絶対値と上記第３出力信号の２値信号電圧の絶対値との差の絶対値よりも大きくなるように設定される、
多重差動伝送システムに用いられる差動伝送線路用コネクタであって、かつ、３本の信号線をそれぞれ備え３組の差動信号をそれぞれ多重伝送する第１及び第２の差動伝送線路を接続するための差動伝送線路用コネクタであって、
上記第１の差動伝送線路の長手方向に直交する平面において、上記第１の差動伝送線路の３本の信号線は第１の三角形の頂点に位置し、
上記第２の差動伝送線路の長手方向に直交する平面において、上記第２の差動伝送線路の３本の信号線は第２の三角形の頂点に位置し、
上記差動伝送線路用コネクタは、上記第１の差動伝送線路の長手方向に直交する平面のうちの所定の第１の平面と、上記第２の差動伝送線路の長手方向に直交する平面のうちの所定の第２の平面との間において、上記第１の差動伝送線路の３本の信号線と上記第２の差動伝送線路の３本の信号線とをそれぞれ、互いに同一の長さで接続する３本の信号線を備える、
差動伝送線路用コネクタ。
【請求項２】
上記第１の三角形と上記第２の三角形の少なくとも一方は正三角形である、
請求項１記載の差動伝送線路用コネクタ。
【請求項３】
上記第１の三角形と上記第２の三角形はそれぞれ正三角形である、
請求項１記載の差動伝送線路用コネクタ。
【請求項４】
上記第１の三角形の各辺の長さと、上記第２の三角形の各辺の長さは互いに異なる、
請求項３記載の差動伝送線路用コネクタ。
【請求項５】
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、上記プリント配線基板の端面まで延在し、
上記差動伝送線路用コネクタは、上記プリント配線基板の端面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線に係る少なくとも一部の区間における３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置する、
請求項２乃至４のうちのいずれか１つに記載の差動伝送線路用コネクタ。
【請求項６】
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、上記プリント配線基板の端面まで延在し、
上記差動伝送線路用コネクタは、上記プリント配線基板の端面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置する、
請求項３又は４記載の差動伝送線路用コネクタ。
【請求項７】
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、
上記差動伝送線路用コネクタは、上記プリント配線基板の上面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線に係る少なくとも一部の区間における３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置する、
請求項２乃至４のうちのいずれか１つに記載の差動伝送線路用コネクタ。
【請求項８】
上記差動伝送線路用コネクタの３本の信号線は、上記プリント配線基板の上面に対して実質的に直交する区間と、上記第２の差動伝送線路の長手方向に対して実質的に平行な区間とを備える、
請求項７記載の差動伝送線路用コネクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速信号伝送方式の１つである差動伝送において、複数のデータビットの伝送を少ない本数の信号線を備えた差動伝送線路で実現する多重差動伝送を行うための、差動伝送線路用コネクタに関する。
【背景技術】
【０００２】
従来、高速信号の伝送には、電源電圧で論理振幅するシングルエンド信号が用いられてきたが、近年の高速データ転送の要求に伴う駆動周波数の高周波数化、バス幅の増大に対して、不要輻射ノイズ抑制と外来ノイズに対する耐性の観点から、低電圧差動信号伝送（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：ＬＶＤＳ）技術が利用されるケースが増えている。一般に、ＬＶＤＳでは、差動信号が流れる２本の伝送線路間には逆相の差動モード電流だけが流れるように差動ドライバＩＣは設計されている。
図３０は、第１の従来技術に係る差動伝送システムの回路図であり、図３１は、図３０の差動伝送システムの概略構成を示す斜視図である。図３０の差動伝送システムは、従来のＬＶＤＳインターフェースの構成の一例を示す。図３１に示すように、差動ドライバＩＣ９１１はプリント配線基板９１６上に設けられ、差動レシーバＩＣ９１３は、プリント配線基板９１６から遠隔した他のプリント配線基板９１７上に設けられ、差動ドライバＩＣ９１１と差動レシーバＩＣ９１３とは、＋側の信号線９１２ａ及び−側の信号線９１２ｂを備えた差動伝送線路として構成された差動伝送ケーブル９１２により接続される。ここで、差動伝送ケーブル９１２の一端は、プリント配線基板９１６上のコネクタ９１４を介して差動ドライバＩＣ９１１に接続され、差動伝送ケーブル９１２の他端は、プリント配線基板９１７上のコネクタ９１５を介して差動レシーバＩＣ９１３に接続される（図３１において、プリント配線基板９１６，９１７上の他の回路要素については、図示を省略する。）。これにより、差動ドライバＩＣ９１１に入力されたビット情報信号は、差動伝送ケーブル９１２を介して差動レシーバＩＣ９１３に伝送されて出力される。
【０００３】
図３０において、差動ドライバＩＣ９１１の＋側の出力端子（図３０では、点ｐ１により表す。）は、信号線９１２ａを介して、差動レシーバＩＣ９１３の＋側の入力端子に接続され、同様に、差動ドライバＩＣ９１１の−側の出力端子（図３０では、点ｐ２により表す。）は、信号線９１２ｂを介して、差動レシーバＩＣ９１３の−側の入力端子に接続される。差動伝送ケーブル９１２を終端するために、信号線９１２ａ上において差動レシーバＩＣ９１３に近接した点ｐ３と、信号線９１２ｂ上において差動レシーバＩＣ９１３に近接した点ｐ４とは、１００Ωの終端抵抗Ｒにより接続される。差動伝送ケーブル９１２は５０Ωの奇モードインピーダンスを有する。差動伝送ケーブル９１２の＋側信号線９１２ａと−側信号線９１２ｂの電気的特性は等しく、これらは平衡な伝送線路を形成しており、ＬＶＤＳではこの２本の信号線９１２ａ，９１２ｂにより１つのビット情報信号の伝送を行う。差動ドライバＩＣ９１１は、その入力端子から入力されたビット情報信号に基づいて、差動伝送ケーブル９１２の＋側と−側の間に電位差を生じるような１組の差動信号を生成する。詳しくは、差動ドライバＩＣ９１１は約３．５ｍＡの電流を出力し、１００Ωの終端抵抗Ｒの両端点ｐ３，ｐ４間に約３５０ｍＶの電圧を発生させる。差動レシーバＩＣ９１３は、終端抵抗Ｒの両端点ｐ３，ｐ４間に生じる約３５０ｍＶの差動信号を検出してＣＭＯＳレベル(電源電圧の２０〜４０％程度の電圧レベル。以下同様。)に変換し、変換後のビット情報信号を出力端子から出力する。
【０００４】
ＬＶＤＳでは、差動伝送ケーブル９１２の＋側の信号線９１２ａと−側の信号線９１２ｂとをそれぞれ流れる信号電流Ｉｓが同じ大きさを有し、かつ互いに逆の向きを有するので、それぞれに流れる電流によって発生する磁界は互いに打ち消しあうことに加えて、その信号レベルが小さいことから、不要輻射ノイズや、クロストークノイズの発生を抑制する。また、外来のノイズに対しても、影響の受け方が差動伝送ケーブル９１２の＋側と−側とで相対的に同じであれば信号の論理値に影響しないので、ＬＶＤＳはノイズ耐性にも優れている。しかしながら、ＬＶＤＳに限らず、プリント配線基板、伝送ケーブル等の差動伝送線路や終端回路等の差動インピーダンスのミスマッチや、差動伝送ケーブル９１２の信号線９１２ａ，９１２ｂ間のスキューなどによっても、差動伝送ケーブル９１２にはわずかな同相のコモンモード電流が流れてしまう。図３０の差動伝送ケーブル９１２において、差動モード電流成分は、終端抵抗Ｒによって整合して終端されるものの、コモンモード電流成分については回路上流れる経路がなく、プリント配線基板９１６，９１７の持つ浮遊容量等を介してリターンする。そのため、差動伝送ケーブル９１２に発生するコモンモード電流成分が、ＬＶＤＳ伝送系から放射される不要輻射ノイズの主な原因となっていた。この点を解決するために、図３１に示すように、２本の信号線９１２ａ，９１２ｂを平行にかつ直近の位置関係にレイアウトし、差動インピーダンスのミスマッチを防いでいる（例えば、特許文献１を参照）。上述の方法では、２本の信号線９１２ａ，９１２ｂから構成された差動伝送ケーブル９１２に流れるコモンモード電流が抑制され、伝送ノイズ及び不要輻射ノイズを抑制できる。
【０００５】
しかしながら、図３０及び図３１の差動伝送システムでは、通常のシングルエンド伝送方式に比べて、上述したような高速伝送における多くのメリットを有するが、１つのデータビットを伝送するために２本の信号線９１２ａ，９１２ｂを必要とするので、多ビット伝送を実現するには信号線の数が多くなり、差動伝送ケーブル９１２が太くなること、また、プリント配線基板９１６，９１７上の配線領域が大きくなることなどの問題点があった。この問題を解決する１つの方法として、３本の信号線を用いてその中の１つの信号線を相補データ線として利用することで、従来の差動伝送では４本の信号線が必要であった２つのデータビットの伝送を、３本の信号線で実現する方法が考えられている（例えば、特許文献２を参照）。
図３２は、第２の従来技術に係る差動伝送システムの概略構成を示す斜視図であり、図３３は、図３２の差動伝送ケーブル９１２Ａの横断面図である。差動ドライバＩＣ９１１Ａと差動レシーバＩＣ９１３Ａとは、３本の信号線９１２ａ，９１２ｂ，９１２ｃから構成された差動伝送ケーブル９１２Ａにより接続される。ここで、差動伝送ケーブル９１２Ａの一端は、プリント配線基板９１６上のコネクタ９１４Ａを介して差動ドライバＩＣ９１１Ａに接続され、差動伝送ケーブル９１２Ａの他端は、プリント配線基板９１７上のコネクタ９１５Ａを介して差動レシーバＩＣ９１３Ａに接続される差動ドライバＩＣ９１１Ａに入力された第１のビット情報信号は、信号線９１２ａ，９１２ｂを介して差動レシーバＩＣ９１３Ａに伝送され、同様に、差動ドライバＩＣ９１１Ａに入力された第２のビット情報信号は、信号線９１２ｂ，９１２ｃを介して差動レシーバＩＣ９１３Ａに伝送される。信号線９１２ａ，９１２ｂを終端するための終端抵抗と、信号線９１２ｂ，９１２ｃを終端するための終端抵抗とが、差動レシーバＩＣ９１３Ａ内に設けられる。差動伝送ケーブル９１２Ａの３本の信号線９１２ａ，９１２ｂ，９１２ｃを図３３に示すように配置した場合、互いに近接する２本の信号線９１２ａ，９１２ｂ間及び９１２ｂ，９１２ｃ間と、両サイドの信号線９１２ａ，９１２ｃ間とでは、距離が異なり（Ｌ５１≠Ｌ５３、Ｌ５２≠Ｌ５３）、差動インピーダンスを一定に保つことができないので伝送される信号間の互いの電磁界を打ち消すことができず、不要輻射ノイズを削減することができないという新しい課題が生じた。
【特許文献１】特開２００１−２６７７０１号。
【特許文献２】特許第３５０７６８７号。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、以上の課題を解決し、３本の信号線を備えて複数の信号を差動伝送する差動伝送ケーブルを接続するためのコネクタであって、不要輻射ノイズの少ない差動伝送線路用コネクタを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の態様に係る差動伝送線路用コネクタは、信号送信機と、信号受信機と、を備える多重差動伝送システムに用いられる差動伝送線路用コネクタであって、かつ、３本の信号線をそれぞれ備え、３組の差動信号をそれぞれ多重伝送する第１及び第２の差動伝送線路を接続するための差動伝送線路用コネクタである。
上記第１の差動伝送線路の長手方向に直交する平面において、上記第１の差動伝送線路の３本の信号線は第１の三角形の頂点に位置し、
上記第２の差動伝送線路の長手方向に直交する平面において、上記第２の差動伝送線路の３本の信号線は第２の三角形の頂点に位置し、
上記差動伝送線路用コネクタは、上記第１の差動伝送線路の長手方向に直交する平面のうちの所定の第１の平面と、上記第２の差動伝送線路の長手方向に直交する平面のうちの所定の第２の平面との間において、上記第１の差動伝送線路の３本の信号線と上記第２の差動伝送線路の３本の信号線とをそれぞれ、互いに同一の長さで接続する３本の信号線を備える。
【０００８】
そして、多重差動伝送システムを構成する信号送信機は、第１、第２及び第３の信号線を有する差動伝送路に接続され、第１の差動ドライバと、第２の差動ドライバと、第３の差動ドライバと、を備える。
第１の差動ドライバは、第１のビット情報信号に応答して、第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを送信する。
第２の差動ドライバは、第２のビット情報信号に応答して、第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを送信する。
第３の差動ドライバは、第３のビット情報信号に応答して、第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを送信する。
そして、多重差動伝送システムを構成する信号送信機は、上記第１出力信号と上記反転第３出力信号とを合成して第１の信号線に送信し、上記第２出力信号と上記反転第１出力信号とを合成して第２の信号線に送信し、上記第３出力信号と上記反転第２出力信号とを合成して第３の信号線に送信する。また、上記第１出力信号の２値信号電圧の絶対値と上記第２出力信号の２値信号電圧の絶対値とは同一であり、上記第３出力信号の２値信号電圧の絶対値と上記第１出力信号の２値信号電圧の絶対値は異なるものである。
【０００９】
多重差動伝送システムを構成する信号受信機は、第１、第２及び第３の信号線を有する差動伝送路に接続され、第１の差動レシーバと、第２の差動レシーバと、第３の差動レシーバと、比較手段と、制御手段と、を備える。
第１の差動レシーバは、上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する。
第２の差動レシーバは、上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する。
第３の差動レシーバは、上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する。
【００１０】
比較手段は、上記第３の終端抵抗に発生する第３の終端電圧の絶対値が所定のしきい値電圧を超えるか否かを判断する。
制御手段は、上記第３の終端電圧の絶対値が所定のしきい値電圧を超えるとき、上記第１、第２及び第３の差動レシーバからそれぞれ出力される第１、第２及び第３のビット情報信号を出力する一方、上記第３の終端電圧の絶対値が所定のしきい値電圧を超えないとき、上記第３の差動レシーバから出力される第３のビット情報信号に基づいて第１、第２及び第３のすべてのビット情報信号を０または１として出力する。
そして、上記しきい値電圧は、上記第１出力信号の２値信号電圧の絶対値と上記第３出力信号の２値信号電圧の絶対値との差の絶対値よりも大きくなるように設定される。
上記差動伝送線路用コネクタにおいて、上記第１の三角形と上記第２の三角形の少なくとも一方は正三角形であることを特徴とする。
【００１１】
また、上記差動伝送線路用コネクタにおいて、上記第１の三角形と上記第２の三角形はそれぞれ正三角形であることを特徴とする。
さらに、上記差動伝送線路用コネクタにおいて、上記第１の三角形の各辺の長さと、上記第２の三角形の各辺の長さは互いに異なることを特徴とする。
またさらに、上記差動伝送線路用コネクタにおいて、
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、上記プリント配線基板の端面まで延在し、
上記差動伝送線路用コネクタは、上記プリント配線基板の端面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線に係る少なくとも一部の区間における３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置することを特徴とする。
【００１２】
また、上記差動伝送線路用コネクタにおいて、
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、上記プリント配線基板の端面まで延在し、
上記差動伝送線路用コネクタは、上記プリント配線基板の端面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置することを特徴とする。
さらに、上記差動伝送線路用コネクタにおいて、
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、
上記差動伝送線路用コネクタは、上記プリント配線基板の上面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線に係る少なくとも一部の区間における３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置することを特徴とする。
【００１３】
またさらに、上記差動伝送線路用コネクタにおいて、上記差動伝送線路用コネクタの３本の信号線は、上記プリント配線基板の上面に対して実質的に直交する区間と、上記第２の差動伝送線路の長手方向に対して実質的に平行な区間とを備えたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、３本の信号線をそれぞれ有する異なる差動伝送線路を接続する際に各信号線の経路長を一定に保つことができるため、信号線ごとの信号の遅れが発生せず、そのため、伝送される信号間の互いの電磁界を打ち消し、不要輻射ノイズの少ない差動伝送線路用コネクタを提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
［第１の実施形態］
＜１．１：差動伝送システムおよび差動伝送線路用コネクタについて＞
図１は、本発明の第１の実施形態に係る差動伝送システムの構成を示す斜視図であり、図２は、図１の差動伝送システムの回路図である。本実施形態の差動伝送システムでは、３本の信号線から構成された差動伝送線路を介して、３つのビット情報信号をＬＶＤＳにより同時に差動伝送する（すなわち、多重差動伝送を行う）。図１を参照すると、両面基板である第１のプリント配線基板８上に設けられた差動ドライバＩＣ１と、第１のプリント配線基板８とは異なる両面基板である第２のプリント配線基板９上に設けられた差動レシーバＩＣ７とは、３本の信号線から構成された差動伝送線路により互いに接続されている。ここで、差動伝送線路は、プリント配線基板８の差動伝送パターン２、差動伝送ケーブル４、及びプリント配線基板９の差動伝送パターン６から構成され、差動伝送パターン２は３本の信号線２ａ，２ｂ，２ｃを備え、差動伝送ケーブル４もまた３本の信号線４ａ，４ｂ，４ｃを備え、差動伝送パターン６もまた３本の信号線６ａ，６ｂ，６ｃを備えている。差動伝送パターン２の各信号線２ａ，２ｂ，２ｃと差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃとは、プリント配線基板８に設けられたコネクタ（差動伝送線路用コネクタ）３を介して互いに接続され、同様に、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃと差動伝送パターン６の各信号線６ａ，６ｂ，６ｃとは、プリント配線基板９に設けられたコネクタ（差動伝送線路用コネクタ）５を介して互いに接続されている。
【００１６】
最初に、差動伝送線路（すなわち、差動伝送パターン２、差動伝送ケーブル４及び差動伝送パターン６から構成される線路）を用いて３つのビット情報信号を同時に差動伝送する方法について詳述する。図２に示すように、本実施形態の差動伝送システムにおいて、差動ドライバＩＣ１は差動ドライバ回路１ａ，１ｂ，１ｃを備えて構成され、差動レシーバＩＣ７は、差動増幅器である差動レシーバ回路７ａ，７ｂ，７ｃと終端抵抗Ｒ１，Ｒｂ，Ｒｃとを備えて構成される。
差動ドライバＩＣ１において、差動ドライバ回路１ａの＋側の出力端子ａ１は信号線２ａに接続され、その−側の出力端子ａ２は信号線２ｂに接続され、差動ドライバ回路１ｂの＋側の出力端子ｂ１は信号線２ｂに接続され、その−側の出力端子ｂ２は信号線２ｃに接続され、差動ドライバ回路１ｃの＋側の出力端子ｃ１は信号線２ｃに接続され、その−側の出力端子ｃ２は信号線２ａに接続される。差動ドライバ回路１ａ，１ｂ，１ｃはそれぞれ約３．５ｍＡの電流を出力し、差動ドライバＩＣ１に到来するビット情報信号に応答して差動信号を発生させる。詳しくは、差動ドライバ回路１ａは、差動ドライバＩＣ１に到来する第１ビット情報信号に応答して、信号線２ａ，４ａ，６ａから構成される第１の信号線と、信号線２ｂ，４ｂ，６ｂから構成される第２の信号線との間に電位差を生じるような１組の差動信号（すなわち、所定振幅の信号と、その反転信号）を発生させる。例えば、ビット情報信号が「０」であるときには、差動ドライバ回路１ａは、＋側の出力端子ａ１から負の電位の信号を出力し、−側の出力端子ａ２から正の電位の信号を出力する一方、ビット情報信号が「１」であるときには、差動ドライバ回路１ａは、＋側の出力端子ａ１から正の電位の信号を出力し、−側の出力端子ａ２から負の電位の信号を出力する。同様に、差動ドライバ回路１ｂは、差動ドライバＩＣ１に到来する第２ビット情報信号に応答して、信号線２ｂ，４ｂ，６ｂから構成される第２の信号線と、信号線２ｃ，４ｃ，６ｃから構成される第３の信号線との間に電位差を生じるような差動信号を発生させ、差動ドライバ回路１ｃは、差動ドライバＩＣ１に到来する第３ビット情報信号に応答して、信号線２ｃ，４ｃ，６ｃから構成される第３の信号線と、信号線２ａ，４ａ，６ａから構成される第１の信号線との間に電位差を生じるような差動信号を発生させる。差動伝送線路の全体は、３本の信号線のうちの任意の一対の信号線間において、例えば５０Ωの奇モードインピーダンスを有する。３本の信号線の電気的特性は互いに等しく平衡な伝送線路を形成し、この３本の信号線により３つのビット情報信号の伝送を行う。また、差動レシーバＩＣ７において、信号線６ａ，６ｂの対を終端するように終端抵抗Ｒａが設けられ、信号線６ｂ，６ｃの対を終端するように終端抵抗Ｒｂが設けられ、信号線６ｃ，６ａの対を終端するように終端抵抗Ｒｃが設けられる。終端抵抗Ｒａ，Ｒｂ，Ｒｃは、例えば差動インピーダンスと等しい１００Ωの抵抗値をそれぞれ有し、各終端抵抗Ｒａ，Ｒｂ，Ｒｃの両端には、差動ドライバ回路１ａ，１ｂ，１ｃが出力した約３．５ｍＡの電流の電流方向に従って、約＋３５０ｍＶ又は約−３５０ｍＶの電圧が発生する。差動レシーバ回路７ａは、終端抵抗Ｒａの両端点間に生じる正又は負の電位を検出することにより、伝送された第１ビット情報信号を復元し、復元された第１ビット情報信号をＣＭＯＳレベルに変換して出力する。同様に、差動レシーバ回路７ｂは、終端抵抗Ｒｂの両端点間に生じる正又は負の電位を検出することにより、伝送された第２ビット情報信号を復元し、復元された第２ビット情報信号をＣＭＯＳレベルに変換して出力し、差動レシーバ回路７ｃは、終端抵抗Ｒｃの��端点間に生じる正又は負の電位を検出することにより、伝送された第２ビット情報信号を復元し、復元された第２ビット情報信号をＣＭＯＳレベルに変換して出力する。
【００１７】
差動伝送線路を介してビット情報信号が伝送されたとき、差動レシーバＩＣ７は以下のように、伝送される前のビット情報信号を復元する。
表１は、伝送されるビット情報信号と、第１、第２及び第３の信号線の差動レシーバＩＣ７側の端部（すなわち、信号線６ａ，６ｂ，６ｃのそれぞれにおける差動レシーバＩＣ７側の端部）における電位（終端電位）との関係を示したビット割り当て表である。終端電位の値は、説明の簡単化のために正規化してある。
【００１８】
【表１】
2009033710.tif 000003
【００１９】
ここで、各信号線の終端電位について説明する。１本の信号線には、ドライバ側において、２つの差動ドライバ回路によって発生された２つの電圧信号Ｖ１，Ｖ２が重畳されて印加され、レシーバ側において、レシーバ全体のインピーダンスＺが装荷される。信号線の内部抵抗をｒとすると、信号線の終端電位Ｖは次式で表される。
【００２０】
【数１】
2009033710.tif 000004
【００２１】
ここで、ｒ≪Ｚとおくことができるので、近似的に次式で表される。
【００２２】
【数２】
2009033710.tif 000005
【００２３】
表２は、各終端抵抗Ｒａ，Ｒｂ，Ｒｃにおける電流方向を示した表である。
【００２４】
【表２】
2009033710.tif 000006
【００２５】
このように、第１、第２及び第３の信号線に加わる電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線から輻射されるノイズが互いに打ち消しあうため、ノイズの少ない伝送が可能である。
＜１．２：差動伝送用コネクタを含む多重差動伝送システム＞
ここで、より具体的に、本発明の実施形態に係る差動伝送用コネクタを含む多重差動伝送システムについて説明する。
（１．２．１：第１の多重差動伝送システム）
図１３は、本発明の実施形態に係る差動伝送用コネクタを含む第１の多重差動伝送システムの構成を示すブロック図である。図１３において、第１の多重差動伝送システムは、信号送信機（差動ドライバＩＣ）１と信号受信機（差動レシーバＩＣ）７とが信号伝送路（差動伝送線路）２０を介して接続されて構成される。信号送信機１は、（ａ）ハイレベル又はローレベルを有するビット情報信号Ｂ１に応答して、第１出力信号Ｓ１１ａとその位相反転信号である反転第１出力信号Ｓ１１ｂを出力する差動ドライバ１ａと、
（ｂ）ハイレベル又はローレベルを有するビット情報信号Ｂ２に応答して、第２出力信号Ｓ１２ａとその位相反転信号である反転第２出力信号Ｓ１２ｂを出力する差動ドライバ１ｂと、
（ｃ）ハイレベル又はローレベルを有するビット情報信号Ｂ３に応答して、第３出力信号Ｓ１３ａとその位相反転信号である反転第３出力信号Ｓ１３ｂを出力する差動ドライバ１ｃとを備える。それぞれ出力信号の２値電圧レベルは±１［Ｖ］で互いに等しく、差動ドライバ１ａ，１ｂ，１ｃはクロックＣＬＫの立ち上がりタイミングで各出力信号を送信するように動作する。
【００２６】
なお、説明便宜のため、図１３に示すように、図２における各信号線２ａ、コネクタ３、信号線４ａ、コネクタ５、信号線６ａを、まとめて２０ａとし、図２における各信号線２ｂ、コネクタ３、信号線４ｂ、コネクタ５、信号線６ｂを、まとめて２０ｂとし、図２における各信号線２ｃ、コネクタ３、信号線４ｃ、コネクタ５、信号線６ｃを、まとめて２０ｃとする。また、２０ａ、２０ｂ、２０ｃをまとめて信号伝送路２０として、以下、説明する。
信号伝送路（差動伝送線路）２０は信号線２０ａ，２０ｂ，２０ｃにより構成される。ここで、差動ドライバ１ａからの第１出力信号Ｓ１１ａと、差動ドライバ１ｃからの反転第３出力信号Ｓ１３ｂとが合成された後、信号線２０ａに送出される。また、差動ドライバ１ｂからの第２出力信号Ｓ１２ａと、差動ドライバ１ａからの反転第１出力信号Ｓ１１ｂとが合成された後、信号線２０ｂに送出される。さらに、差動ドライバ１ｃからの第３出力信号Ｓ１３ａと、差動ドライバ１ｂからの反転第２出力信号Ｓ１２ｂとが合成された後、信号線２０ｃに送出される。
【００２７】
信号受信機７は、それぞれビット情報判定器（図１９を参照して後述するように、終端電圧Ｖ１，Ｖ２，Ｖ３が負であるか否かを判断するコンパレータで構成される。）である３個の差動レシーバ７ａ，７ｂ，７ｃと、クロック再生回路２４と、３個の終端抵抗４１，４２，４３とを備えて構成される。信号線２０ａと信号線２０ｂの間に終端抵抗４１が接続され、当該終端抵抗４１に流れる電流の方向又は終端抵抗４１に発生する終端電圧Ｖ１の極性は差動レシーバ７ａにより検出される。また、信号線２０ｂと信号線２０ｃの間に終端抵抗４２が接続され、当該終端抵抗４２に流れる電流の方向又は終端抵抗４２に発生する終端電圧Ｖ２の極性は差動レシーバ７ｂにより検出される。さらに、信号線２０ｃと信号線２０ａの間に終端抵抗４３が接続され、当該終端抵抗４３に流れる電流の方向又は終端抵抗４３に発生する終端電圧Ｖ３の極性は差動レシーバ７ｃにより検出される。クロック再生回路２４は、立ち上がり検出回路及びＰＬＬ回路を含み構成され、３本の信号線２０ａ，２０ｂ，２０ｃに伝送される伝送信号の立ち上がりエッジを検出することにより所定の周期を有するクロックＣＬＫを再生して各差動レシーバ７ａ，７ｂ，７ｃに出力する。各差動レシーバ７ａ，７ｂ，７ｃは、入力されるクロックＣＬＫの立ち上がりで後述するようにビット情報の判定を実行して、それぞれビット情報信号Ｂ１，Ｂ２，Ｂ３を出力する。
【００２８】
図１４は、図１３の各差動ドライバ１ａ，１ｂ，１ｃの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図であり、図１５は図１３の信号伝送路（差動伝送線路）２０の信号線２０ａ，２０ｂ，２０ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。各差動レシーバ７ａ，７ｂ，７ｃは、入力されるビット情報信号に応じて、図１４に示される出力信号を出力し、このとき、入力される３ビットのビット情報信号に応じて、信号伝送路（差動伝送線路）２０の信号線２０ａ，２０ｂ，２０ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３は図１６に示すようになる。
図１６は図１３の多重差動伝送システムにおいて伝送されるビット情報と、信号伝送路（差動伝送線路）２０の各信号線２０ａ，２０ｂ，２０ｃを伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３との関係を示す図であり、図１７は図１３の信号線２０ａ，２０ｂ，２０ｃの信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３を説明するための信号送信機１と各信号線２０ａ，２０ｂ，２０ｃとの等価回路を示す回路図である。ここで、各信号線２０ａ，２０ｂ，２０ｃの信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３について、図１６及び図１７を参照して説明する。
【００２９】
各信号線２０ａ，２０ｂ，２０ｃには２つの差動ドライバ（１ａ，１ｂ；１ｂ，１ｃ；１ｃ，１ａ）からの信号電圧Ｖｉ１，Ｖｉ２が重畳される。各差動ドライバ１ａ，１ｂ，１ｃの内部抵抗をｒとし、信号受信機７の終端抵抗４１，４２，４３のインピーダンスをＺとする（差動レシーバ７ａ，７ｂ，７ｃの入力インピーダンスは無限大（理想値）とする。）と、各信号線２０ａ，２０ｂ，２０ｃに発生する信号電圧Ｖｓは、次式で表される。
【００３０】
【数３】
2009033710.tif 000007
【００３１】
ここで、ｒ≪Ｚとおくことができるので、近似的に次式で表される。
【００３２】
【数４】
2009033710.tif 000008
【００３３】
図１８は図１３の多重差動伝送システムにおいて伝送されるビット情報と、信号受信機７の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３の極性との関係を示す図である。
図１８から明らかなように、３つの信号線２０ａ，２０ｂ，２０ｃに重畳したときに隣接する１対の信号線間に生じる電位差（終端抵抗４１，４２，４３の終端電圧）により、その電流の方向又はその終端電圧の極性を判定することで、全ビットが０及び全ビットが１の場合以外の６状態において各差動ドライバ１ａ，１ｂ，１ｃが出力したビット情報信号を復号することが可能である。また、信号伝送路（差動伝送線路）２０の各信号線２０ａ，２０ｂ，２０ｃに印加される信号電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線２０ａ，２０ｂ，２０ｃから輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００３４】
図１９は、図１３の信号受信機７の各差動レシーバ７ａ，７ｂ，７ｃによって実行されるビット情報判定処理を示すフローチャートである。
図１９において、まず、ステップＳ１において各差動レシーバ７ａ，７ｂ，７ｃによって、各終端抵抗４１，４２，４３に流れる電流方向が負であるか否か、又は各終端抵抗４１，４２，４３の終端電圧Ｖｉ（ｉ＝１，２，３）が負であるか否かを判定する。ＹＥＳのときはステップＳ２に進み、ビット情報Ｂｉに０を設定する一方、ＮＯのときはステップＳ３に進みビット情報Ｂｉに１を設定する。そして、当該ビット情報判定処理を終了する。
（１．２．２：第２の多重差動伝送システム）
図２０は、本発明の実施形態に係る差動伝送用コネクタを含む第２の多重差動伝送システムの構成を示すブロック図である。図２０において、第２の多重差動伝送システムは、信号送信機（差動ドライバＩＣ）１Ａと信号受信機（差動レシーバＩＣ）７Ａとが信号伝送路（差動伝送線路）２０を介して接続されて構成される。信号送信機１Ａは、第１の多重差動伝送システムと同様に、３個の差動ドライバ１ａ，１ｂ，１３Ａを備え、差動ドライバ１ａ，１ｂ，１３Ａと信号線２０ａ，２０ｂ，２０ｃとの接続方法は第１の多重差動伝送システムと同様であり、差動ドライバ１ａと差動ドライバ１ｂの出力信号の２値電圧レベルは±１［Ｖ］で等しいが、差動ドライバ１３Ａの出力信号の２値電圧レベルは±１．５［Ｖ］であって、その絶対値は差動ドライバ１ａ，１ｂに比較して高く設定されている。
【００３５】
信号受信機７Ａは、第１の多重伝送システムの信号受信機７に比較して、しきい値電圧源４４を有する比較器２５と、比較器２５からの出力信号により連動して切り替え制御される切替スイッチ２６，２７と、絶対値演算器２８とをさらに備えたことを特徴としている。第２の多重伝送システムにおいて、絶対値演算器２８は終端抵抗４３の終端電圧Ｖ３を検出した後、その絶対値｜Ｖ３｜を演算して、それを示す電圧信号を比較器２５の非反転入力端子に出力する。比較器２５は終端電圧Ｖ３の絶対値｜Ｖ３｜をしきい値電圧源４４からのしきい値電圧Ｖｔｈと比較して、｜Ｖ３｜＞｜Ｖｔｈ｜のときハイレベルの制御信号を切替スイッチ２６，２７に出力することにより、切替スイッチ２６，２７を接点ａ側に切り替える一方、｜Ｖ３｜≦｜Ｖｔｈ｜のときローレベルの制御信号を切替スイッチ２６，２７に出力することにより、切替スイッチ２６，２７を接点ｂ側に切り替える。各差動レシーバ７ａ，７ｂ，７ｃは、入力されるクロックＣＬＫの立ち上がりで後述するようにビット情報の判定を実行して、それぞれビット情報信号Ｂ１，Ｂ２，Ｂ３を出力する。ここで、切替スイッチ２６，２７が接点ａ側に切り替えられているとき（図２４のステップＳ１１でＹＥＳのときでステップＳ２１−Ｓ２３の処理が実行される。）差動レシーバ７ａからのビット情報信号Ｂ１は切替スイッチ２６の接点ａ側を介して出力され、差動レシーバ７ｂからのビット情報信号Ｂ２は切替スイッチ２７の接点ａ側を介して出力され、差動レシーバ７ｃからのビット情報信号Ｂ３はそのまま出力される。一方、切替スイッチ２６，２７が接点ｂ側に切り替えられているとき（図２４のステップＳ１１でＮＯのときでステップＳ１２−Ｓ１４の処理が実行される。）差動レシーバ７ｃからのビット情報信号Ｂ３の判定結果（０００又は１１１）を有するビット情報信号がビット情報信号Ｂ１，Ｂ２，Ｂ３として出力される。
【００３６】
差動ドライバ１ａ，１ｂ，１３Ａの各出力信号の２値信号電圧の絶対値をＶｄ１，Ｖｄ２，Ｖｄ３とすると、第２の多重差動伝送システムにおける設定条件（Ｖｄ３＞Ｖｄ１（例えば、Ｖｄ１＝Ｖｄ２＝１．０［Ｖ］；Ｖｄ３＝１．５［Ｖ］のとき））においては、ビット情報信号０００、１１１とその他全部のビット情報信号を区別する方法であって、以下の条件のもとで実行できる。
（１）｜Ｖｄ１｜＝｜Ｖｄ２｜
（２）｜Ｖｄ３｜≠｜Ｖｄ１｜：Ｖｄ３＝Ｖｄ１のとき、ビット情報信号０００，１１１を送ると各信号線間電位差が０になり判定不可となるため。
（３）｜Ｖｄ３｜≠｜３Ｖｄ１｜：Ｖｄ３＝３Ｖｄ１のとき、ビット情報信号０１０〜１０１を送ると各信号線間電位差に０が発生し判定不可となるため。
（４）｜Ｖｄ３｜＞｜Ｖｄ１｜／２：しきい値｜Ｖｔｈ｜が０以下になり判定不可となるため。
（５）｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜：しきい値条件である。これにより、比較器２５及び絶対値演算器２８でのみ判断可能となる。
【００３７】
当該第１の設定例において、しきい値Ｖｔｈは０．５［Ｖ］＜Ｖｔｈ＜１．０［Ｖ］となるように設定され、例えば、Ｖｔｈ＝０．８［Ｖ］である。
図２１は、図２０の各差動ドライバ１ａ，１ｂ，１３Ａの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形を示す信号波形図である。また、図２２は、図２０の信号伝送路（差動伝送線路）２０の信号線２０ａ，２０ｂ，２０ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。さらに、図２３は図２０の多重差動伝送システムにおいて伝送されるビット情報と、各信号線２０ａ，２０ｂ，２０ｃを伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機７Ａの各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【００３８】
以上説明したように、１つの差動ドライバ１３Ａのみの信号電圧レベルを他の差動ドライバ１ａ，１ｂの信号電圧レベルと異なる値とし、全ビット補償回路を形成する回路素子２５−２８を具備することで、全ビットが０及び全ビットが１の場合も含めた全８状態のビット情報信号を復号することが可能である。また、信号伝送路（差動伝送線路）２０の各信号線２０ａ，２０ｂ，２０ｃに印加される信号電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線２０ａ，２０ｂ，２０ｃから輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
図２４は、図２０の多重差動伝送システムにおいて信号受信機７Ａの各差動レシーバ７ａ，７ｂ，７ｃ及び比較器２５によって実行されるビット情報判定処理の第１の実施例を示すフローチャートである。
【００３９】
図２４において、まず、ステップＳ１１において比較器２５により終端抵抗４３の終端電圧Ｖ３の絶対値｜Ｖ３｜がしきい値Ｖｔｈを超えるか否かを判断する。なお、本多重伝送システムでは、｜Ｖ１−Ｖ３｜＜｜Ｖｔｈ｜は上述のしきい値条件（｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜）で予め設定されている。ステップＳ１１でＮＯのときはステップＳ１２に進み一方、ＹＥＳのときはステップＳ２１に進み、各差動レシーバ７ａ，７ｂ，７ｃによって各終端抵抗４１，４２，４３の終端電圧Ｖｉ（ｉ＝１，２，３）の極性が負であるか否かが判断され、ＹＥＳのときはステップＳ２２に進みビット情報信号Ｂｉに０を設定する一方、ＮＯのときはステップＳ２３に進みビット情報信号Ｂｉに１を設定する。そして、当該ビット情報判定処理を終了する。ステップＳ１２において終端抵抗４３の終端電圧Ｖ３が負であるか否かが判断され、ＹＥＳのときはステップＳ１３に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に０を設定する一方、ＮＯのときはステップＳ１４に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に１を設定する。そして、当該ビット情報判定処理を終了する。
【００４０】
≪変形例≫
図２５は、第２の多重差動伝送システムの変形例に係る多重差動伝送システムの構成を示すブロック図である。本変形例の多重差動伝送システムは、図２０の第２の多重差動伝送システムに比較して、図２５に示すように、信号受信機７Ａに代えて、信号受信機７Ｂを備え、信号受信機７Ｂにおいて、切替スイッチ２６，２７に代えて、プログラムメモリ５０ａを有して図２６のビット情報判定処理（プログラムメモリ５０ａに予め格納される。）を実行する復号処理器５０を備えたことを特徴としている。なお、絶対値演算器２８は、終端抵抗４２の終端電圧Ｖ２を検出してその絶対値｜Ｖ２｜＝｜Ｖ１＋Ｖ３｜を演算してその演算結果を示す信号を比較器２５の非反転入力端子に出力する。
本変形例に係る多重差動伝送システムにおいては、ビット情報信号０００及び１１０と、１１１及び０００とを区別する方法であって、以下の条件のもとで実行できる。
（１）｜Ｖｄ１｜＝｜Ｖｄ２｜
（２）｜Ｖｄ３｜≠｜Ｖｄ１｜：Ｖｄ３＝Ｖｄ１のとき、ビット情報０００，１１１を送ると各信号線間電位差が０になり判定不可となるため。
（３）｜Ｖｄ３｜≠｜３Ｖｄ１｜：Ｖｄ３＝３Ｖｄ１のとき、ビット情報０１０〜１０１を送ると各信号線間電位差に０が発生し判定不可となるため。
（４）｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜：しきい値条件である。これにより、比較器２５及び絶対値演算器２８でのみ判断可能となる。なお、図２５において、絶対値演算器２８は終端電圧Ｖ２の絶対値｜Ｖ２｜を演算して比較器２５に出力する。
【００４１】
図２５において、復号処理器５０は例えばＣＰＵ又はＤＳＰで構成され、クロック再生回路２４からのクロックに同期して、差動レシーバ７ａ，７ｂ，７ｃ及び比較器２５からの各信号に基づいて、プログラムメモリ５０ａに格納された図２６のビット情報判定処理を実行することにより、復号処理を実行してビット情報信号Ｂ１，Ｂ２，Ｂ３を発生して出力する。
図２６は、図２５の多重差動伝送システムにおいて信号受信機７Ｂの復号処理器５０によって実行されるビット情報判定処理の第２の実施例を示すフローチャートである。図２６において、ステップＳ２１−Ｓ２３は差動レシーバ７ａ，７ｂ，７ｃにより実行される処理であり、ステップＳ２４は復号処理器５０単独で実行される処理であり、ステップＳ１１−Ｓ１４は差動レシーバ７ｃ及び比較器２５により実行される処理である。
【００４２】
図２６において、まず、各差動レシーバ７ａ，７ｂ，７ｃによって各終端抵抗４１，４２，４３の終端電圧Ｖｉ（ｉ＝１，２，３）の極性が負であるか否かが判断され、ＹＥＳのときはステップＳ２２に進みビット情報信号Ｂｉに０を設定する一方、ＮＯのときはステップＳ２３に進みビット情報信号Ｂｉに１を設定した後、ステップＳ２４に進む。ステップＳ２４では、ビット情報信号Ｂ１，Ｂ２，Ｂ３が０００、００１、１１０又は１１１であるか否かが判断され、ＹＥＳのときはステップＳ１１に進む一方、ＮＯのときは当該ビット情報判定処理を終了する。ステップＳ１１において比較器２５により終端抵抗４３の終端電圧Ｖ２の絶対値｜Ｖ２｜＝｜Ｖ１＋Ｖ３｜がしきい値Ｖｔｈを超えるか否かを判断する。なお、本変形例では、｜Ｖ１−Ｖ３｜＜｜Ｖｔｈ｜は上述のしきい値条件（｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜）で予め設定されている。ステップＳ１１でＮＯのときはステップＳ１２に進み一方、ＹＥＳのときは当該ビット情報判定処理を終了する。ステップＳ１２において終端抵抗４３の終端電圧Ｖ３が負であるか否かが判断され、ＹＥＳのときはステップＳ１３に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に０を設定する一方、ＮＯのときはステップＳ１４に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に１を設定する。
【００４３】
（１．２．３：第３の多重差動伝送システム）
図２７は、本発明の実施形態に係る差動伝送用コネクタを含む第３の多重差動伝送システム（図２０の構成を用いて設定条件のみ異なる。）において伝送されるビット情報と、各信号線２０ａ，２０ｂ，２０ｃを伝送する伝送信号の各信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機７（または７Ａ）の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。第３の多重差動伝送システムは、第２の多重差動伝送システムに比較して設定条件のみが異なり、Ｖｄ３＜Ｖｄ１（例えば、Ｖｄ１＝Ｖｄ２＝１．０［Ｖ］；Ｖｄ３＝０．８［Ｖ］のとき）と設定されることを特徴としている。なお、装置構成は図２０の多重差動伝送システムを用いる。
図２８は、第３の多重差動伝送システムにおいて、信号受信機７Ａの各差動レシーバ７ａ，７ｂ，７ｃ及び比較器２５によって実行されるビット情報判定処理の第３の実施例を示すフローチャートである。図２８のビット情報判定処理は、図２４のビット情報判定処理に比較して、ステップＳ１３の処理と、ステップＳ１４の処理が入れ替わるのみである。以上のように構成された第３の多重差動伝送システムは、第２の多重差動伝送システムと同様の作用効果を有する。
【００４４】
≪変形例≫
図２９は、第３の多重差動伝送システムの変形例に係る多重差動伝送システム（図２５の構成を用いて設定条件のみ異なる。）において信号受信機７Ｂの復号処理器５０によって実行されるビット情報判定処理の本変形例を示すフローチャートである。ここで、装置構成は図２５の多重差動伝送システムを用いる。図２９のビット情報判定処理は、図２６のビット情報判定処理に比較して、ステップＳ１３の処理と、ステップＳ１４の処理が入れ替わるのみである。以上のように構成された第３の多重差動伝送システムの変形例の多重差動伝送システムは、第２の多重差動伝送システムの変形例の多重差動伝送システムと同様の作用効果を有する。
＜１．３：差動伝送線路の特徴及び差動伝送線路のコネクタの特徴＞
以下、本実施形態に係る差動伝送線路の特徴及び差動伝送線路のコネクタ３の特徴について、図３乃至図６を参照して説明する。図３は、図１のＡ−Ａ’線における切断面を示す縦断面図であり、図４は、図１のＢ−Ｂ’線におけるプリント配線基板８の切断面を示す横断面図であり、図５は、図１のＣ−Ｃ’線におけるコネクタ３の構成を示す正面図であり、図６は、図１のＤ−Ｄ’線における差動伝送ケーブル４の切断面を示す横断面図である。
【００４５】
本実施形態の差動伝送線路は、図４及び図６に示すように、その横断面において差動伝送線路の３本の信号線のうちのどの１対の信号線間の距離も、他の２対の信号線間の距離の和よりも短く（すなわち、３本の信号線は三角形の頂点にそれぞれ位置し）、好ましくは、その横断面において各信号線が物理的に互いに等距離にあって、従ってその横断面において各信号線が正三角形の頂点に位置するように構成されている。詳しくは、まず図４を参照すると、プリント配線基板８の差動伝送パターン２は、誘電体材料にてなるプリント配線基板８の上面に互いに所定距離だけ離隔して設けられた導体パターンである信号線２ａ，２ｃと、プリント配線基板８の下面において、信号線２ａ，２ｃからそれぞれ所定距離だけ離隔して設けられた導体パターンである信号線２ｂとを備えている。本実施形態では、図４に示すように、横断面における信号線２ａ，２ｂ，２ｃの中心間の物理的な距離は等しい（Ｌ１＝Ｌ２＝Ｌ３）。本実施形態ではさらに、信号線２ａ，２ｂ，２ｃのパターンをエッチング等により形成した後、各信号線２ａ，２ｂ，２ｃを埋設するように、プリント配線基板８と同じ誘電体材料を積層させている。これにより、差動伝送パターン２においては、信号線２ａ，２ｂ，２ｃのうちのどの信号線間の空間も同じ誘電体材料によって充たされ、従って各信号線２ａ，２ｂ，２ｃは電気的にも互いに等距離にある。差動ドライバＩＣ１はプリント配線基板８の上面に設けられ、その３つの出力端子のうちの２つは信号線２ａ，２ｃに接続され、もう１つの出力端子は、ビア導体などによりプリント配線基板８を貫通して信号線２ｂに接続され、信号線２ａ，２ｂ，２ｃは、差動ドライバＩＣ１の出力端子からプリント配線基板８の端面に至るまで延在する。本実施形態の差動伝送パターン２では、差動伝送パターン２の長手方向に直交する任意の横断面において、差動ドライバＩＣ１の出力端子からの信号線２ａ，２ｂ，２ｃの経路長は、互いに等しくなるように構成されている。プリント配線基板９の差動伝送パターン６においてもまた、差動伝送パターン２と同様に、横断面における信号線６ａ，６ｂ，６ｃの中心間の物理的及び電気的な距離が等しくなるように構成される。さらに図６を参照すると、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃは、中心導体４ａａ，４ｂａ，４ｃａと、その周囲に設けられたゴム又はビニル等の絶縁被覆４ａｂ，４ｂｂ，４ｃｂとから構成され、また、互いに同じ断面形状を有し、特に中心導体４ａａ，４ｂａ，４ｃａは互いに同じ断面積を有するように構成される。本実施形態では、図６に示すように、横断面における信号線４ａ，４ｂ，４ｃの中心間の物理的な距離は等しい（Ｌ１１＝Ｌ１２＝Ｌ１３）。従って、信号線４ａ，４ｂ，４ｃのうちの任意の一対の信号線間の物理的な距離は所定値に等しく、さらに、図６に示すように、信号線４ａ，４ｂ，４ｃから構成される差動伝送ケーブル４は、横断面において１２０度の回転対称性を有する。本実施形態の差動伝送線路は、上記の形状を備えたことにより、その効果として、３本の信号線を容易に等間隔に維持できるので、差動インピーダンスを一定に保つことができるとともに、信号電流で発生する電磁界を互いに打ち消すことができ、従って、不要輻射ノイズの少ない多重差動伝送ケーブルを実現することができる。
【００４６】
図４及び図６に示す本実施形態の差動伝送パターン２及び差動伝送ケーブル４は、図３２に示す従来技術のコネクタ９１４Ａ，９１５Ａによっては接続することができない。本実施形態の差動伝送パターン２及び差動伝送ケーブル４の信号線を等長に接続するとともに、信号線間の距離を常に等しく構成することができるコネクタは、従来は存在しなかった。従って、コネクタを介した接続を含む差動伝送線路の全体にわたって、信号の遅れを発生させず、信号電流で発生する電磁界を互いに打ち消し、不要輻射ノイズの少ない差動伝送を実現するという新たな課題が生じているが、この課題は、以下に説明する本実施形態のコネクタ３によって解決することができる。
図３及び図５に示すように、誘電体樹脂によりほぼ直方体形状に形成されたコネクタ３は、その１つの面においてプリント配線基板８の端面に連結され、また、プリント配線基板８に連結された面に対向したもう１つの面において、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃを接続するための端子３Ｅａ，３Ｅｂ，３Ｅｃを備えて構成される。コネクタ３において、プリント配線基板８に連結された面は、好ましくは、差動伝送パターン２の長手方向に直交するように設けられる。コネクタ３はまた、その内部に埋設された互いに等長の信号線３ａ，３ｂ，３ｃを備え、各信号線３ａ，３ｂ，３ｃの一端は、プリント配線基板８に連結された面においてコネクタ３の外部に露出し、ハンダづけ等により差動伝送パターン２の信号線２ａ，２ｂ，２ｃに電気的に接続される一方、各信号線３ａ，３ｂ，３ｃの他端は、端子３Ｅａ，３Ｅｂ，３Ｅｃにそれぞれ電気的に接続される。これにより、コネクタ３の信号線３ａ，３ｂ，３ｃは、差動伝送パターン２の長手方向に直交する所定の第１の平面（例えば、図１のＢ−Ｂ’線における切断面。それに代わって、差動ドライバＩＣ１の３つの出力端子を含む面であってもよい。）と、差動伝送ケーブル４の長手方向に直交する所定の第２の平面（例えば、図１のＤ−Ｄ’線における切断面）との間において、差動伝送パターン２の３本の信号線２ａ，２ｂ，２ｃと差動伝送ケーブル４の３本の信号線４ａ，４ｂ，４ｃとをそれぞれ等長に接続する。それと同時に、差動伝送パターン２の各信号線２ａ，２ｂ，２ｃに接続された信号線３ａ，３ｂ，３ｃの一端は、図４に示す信号線２ａ，２ｂ，２ｃの中心と同様に互いに等距離（Ｌ１＝Ｌ２＝Ｌ３）だけ離隔されるように設けられ、端子３Ｅａ，３Ｅｂ，３Ｅｃは、図６に示す差動伝送ケーブル４の信号線４ａ，４ｂ，４ｃの中心導体４ａａ，４ｂａ，４ｃａと同様に互いに等距離（Ｌ１１＝Ｌ１２＝Ｌ１３）だけ離隔されるように設けられる。さらに、差動ドライバＩＣ１の３つの出力端子からそれぞれ同じ経路長である信号線３ａ，３ｂ，３ｃの点を含む任意の面において、信号線３ａ，３ｂ，３ｃは互いに等距離だけ離隔されるように設けられている。ここで、差動ドライバＩＣ１の３つの出力端子からそれぞれ同じ経路長である信号線３ａ，３ｂ，３ｃの点を含む面は、プリント配線基板８に連結されたコネクタ３の面と、それに対向するコネクタ３の面との間にあって、それらの面に平行な横断面でもあり、また、信号線３ａ，３ｂ，３ｃの長手方向に実質的に直交する平面であるとみなすこともできる。
【００４７】
差動伝送パターン２の各信号線２ａ，２ｂ，２ｃ間の距離（Ｌ１＝Ｌ２＝Ｌ３）と、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃ間の距離（Ｌ１１＝Ｌ１２＝Ｌ１３）とは、必ずしも同一ではない。本実施形態では、後者の距離の方が長いと仮定している。このため、本実施形態のコネクタ３は、信号線間の距離変換を行っている。本実施形態では、コネクタ３の信号線３ａ，３ｂ，３ｃは、プリント配線基板８の差動伝送パターン２に近接した部分（図３において直線Ｅ−Ｅ’で示す。）から、差動伝送ケーブル４に近接した部分（図３において直線Ｆ−Ｆ’で示す。）まで、信号線３ａ，３ｂ，３ｃ間の距離が次第に増大するように、直線状に形成される。また、信号線３ａ，３ｂ，３ｃ間の距離が次第に増大している区間では、差動ドライバＩＣ１の３つの出力端子からそれぞれ同じ経路長である信号線３ａ，３ｂ，３ｃの点を頂点とする三角形の重心は、常に、この三角形を含む面に垂直な直線Ｇ１−Ｇ２上に存在する。なお、差動伝送パターン２の各信号線２ａ，２ｂ，２ｃ間の距離（Ｌ１＝Ｌ２＝Ｌ３）と、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃ間の距離（Ｌ１１＝Ｌ１２＝Ｌ１３）とが同一である場合には、当然ながら、コネクタ３の信号線３ａ，３ｂ，３ｃは互いに平行に設けられる。
【００４８】
また、各端子３Ｅａ，３Ｅｂ，３Ｅｃは、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃの中心導体４ａａ，４ｂａ，４ｃａをそれぞれ収容して保持し、電気的接続を確立するように構成される。好ましくは、コネクタ３及び差動伝送ケーブル４のそれぞれは、互いに機械的接続を確立するための着脱可能なロック機構をさらに備えるが、図３では図示の簡単化のために省略している。
コネクタ５もまた、コネクタ３と同様に構成され、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃと、プリント配線基板９の差動伝送パターン６の各信号線６ａ，６ｂ，６ｃとを接続する。
以上説明したように、本実施形態の差動伝送線路のコネクタ３，５は、当該コネクタの内部において３本の信号線を等長に構成するとともに、信号線間の距離を常に等しく構成することができるので、信号の遅れを発生させず、信号電流で発生する電磁界を互いに打ち消すことができ、従って、不要輻射ノイズの少ない多重差動伝送を実現することができる。
【００４９】
［第２の実施形態］
図７は、本発明の第２の実施形態に係る差動伝送システムの構成を示す斜視図であり、図８は、図７のＨ−Ｈ’線における切断面を示す縦断面図であり、図９は、図７のＩ−Ｉ’線におけるコネクタ３Ａの構成を示す正面図である。本実施形態では、第１の実施形態におけるプリント配線基板８，９の端面に設けられたコネクタ３，５に代えて、プリント配線基板８Ａ，９Ａの上面に設けられたコネクタ３Ａ，５Ａを備えたことを特徴とする。
以下、本実施形態に係る差動伝送線路のコネクタ３Ａの特徴について、図８及び図９を参照して説明する。本実施形態において、プリント配線基板８Ａの差動伝送パターン２は、差動ドライバＩＣ１の出力端子から、コネクタ３Ａを設けるためのプリント配線基板８Ａの所定位置にまで延在する。プリント配線基板８Ａの差動伝送パターン２の横断面は、図４を参照して説明した第１の実施形態に係るプリント配線基板８の場合と同様に構成される。プリント配線基板８Ａはさらに、プリント配線基板８Ａの下面から上面に貫通したビア導体２ｄであって、信号線２ｂにおける差動ドライバＩＣ１から遠隔した側の端部をプリント配線基板８Ａの上面まで延長するビア導体２ｄをさらに備える。従って、プリント配線基板８Ａの上面において、ビア導体２ｄの上端は、信号線２ａ，２ｃにおける差動ドライバＩＣ１から遠隔した側の各端部の中点に位置する。誘電体樹脂によりほぼ直方体形状に形成されたコネクタ３Ａは、その底面において、プリント配線基板８Ａの上面に接するように設けられ、また、その側面において、第１の実施形態の場合と同様の、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃを接続するための端子３Ｅａ，３Ｅｂ，３Ｅｃを備えて構成される。コネクタ３Ａはまた、その内部に埋設された信号線３Ａａ，３Ａｂ，３Ａｃであって、差動伝送パターン２の長手方向に直交する所定の第１の平面と差動伝送ケーブル４の長手方向に直交する所定の第２の平面との間において、差動伝送パターン２の３本の信号線２ａ，２ｂ，２ｃと差動伝送ケーブル４の３本の信号線４ａ，４ｂ，４ｃとをそれぞれ等長に接続する信号線３Ａａ，３Ａｂ，３Ａｃを備える。各信号線３Ａａ，３Ａｂ，３Ａｃの一端はコネクタ３Ａの底面に露出し、ハンダづけ等により信号線２ａ、ビア導体２ｄ及び信号線２ｃにそれぞれ電気的に接続される一方、各信号線３Ａａ，３Ａｂ，３Ａｃの他端は、端子３Ｅａ，３Ｅｂ，３Ｅｃにそれぞれ電気的に接続される。
【００５０】
本実施形態において、コネクタ３Ａの各信号線３Ａａ，３Ａｂ，３Ａｃは、プリント配線基板８Ａに対して垂直な方向に向かって互いに平行に設けられた平行区間と、ほぼ横方向（すなわち、差動伝送ケーブル４の長手方向に対して実質的に平行な方向）に向かって設けられ、信号線間の距離を調整するための距離調整区間とを備えて構成される。ここで、各信号線３Ａａ，３Ａｂ，３Ａｃの平行区間を含む面は、コネクタ３Ａにおける端子３Ｅａ，３Ｅｂ，３Ｅｃが設けられた面と平行になる。各信号線３Ａａ，３Ａｂ，３Ａｃの平行区間は、プリント配線基板８Ａ上の信号線２ａの端部、ビア導体２ｄの上端、及び信号線２ｃの端部の位置から上に向かって垂直に延在するように設けられる。このとき、信号線３Ａａの平行区間の長さＬ２１と、ビア導体２ｄの長さＬ２３及び信号線３Ａｂの平行区間の長さＬ２２の和と、信号線３Ａｃの平行区間の長さＬ２１とが、互いに等しくなるように構成される。つまり、
Ｌ２１＝Ｌ２２＋Ｌ２３
となるように構成される。
【００５１】
従って、各信号線３Ａａ，３Ａｂ，３Ａｃの平行区間の上端部は、差動伝送パターン２の横断面における各信号線２ａ，２ｂ，２ｃの中心と同様に互いに等距離（Ｌ１＝Ｌ２＝Ｌ３）だけ離隔されるように設けられる。また、各信号線３Ａａ，３Ａｂ，３Ａｃの距離調整区間は、平行区間の各上端部から端子３Ｅａ，３Ｅｂ，３Ｅｃに向かって延在するようにそれぞれ設けられる。このとき、信号線３Ａａの距離調整区間の長さＬ２４と、信号線３Ａｂの距離調整区間の長さＬ２５と、信号線３Ａｃの距離調整区間の長さＬ２４とが、互いに等しくなるように構成され、さらに、信号線３Ａａ，３Ａｂ，３Ａｃの距離調整区間の長手方向に実質的に直交する任意の平面（詳しくは、差動ドライバＩＣ１の３つの出力端子からそれぞれ同じ経路長である信号線３Ａａ，３Ａｂ，３Ａｃの距離調整区間内の点を含む任意の面）において、信号線３Ａａ，３Ａｂ，３Ａｃは互いに等距離だけ離隔されるように設けられている。従って、各信号線３Ａａ，３Ａｂ，３Ａｃの距離調整区間は、図３のコネクタ３の信号線３ａ，３ｂ，３ｃにおける、直線Ｅ−Ｅ’と直線Ｆ−Ｆ’で挟まれた区間と同様に構成される。なお、差動伝送パターン２の各信号線２ａ，２ｂ，２ｃ間の距離（Ｌ１＝Ｌ２＝Ｌ３）と、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃ間の距離（Ｌ１１＝Ｌ１２＝Ｌ１３）とが同一である場合には、当然ながら、コネクタ３Ａの信号線３Ａａ，３Ａｂ，３Ａｃの距離調整区間は互いに平行に設けられる。
【００５２】
コネクタ５Ａもまた、コネクタ３Ａと同様に構成され、差動伝送ケーブル４の各信号線４ａ，４ｂ，４ｃと、プリント配線基板９Ａの差動伝送パターン６の各信号線６ａ，６ｂ，６ｃとを接続する。
以上説明したように、本実施形態の差動伝送線路のコネクタ３Ａ，５Ａは、当該コネクタにおいて３本の信号線を等長に接続するとともに、距離調整区間において信号線間の距離を常に等しく構成することができるので、信号の遅れを発生させず、信号電流で発生する電磁界を互いに打ち消すことができ、従って、不要輻射ノイズの少ない多重差動伝送を実現することができる。また、本実施形態の差動伝送線路のコネクタ３Ａ，５Ａによれば、第１の実施形態のようにプリント配線基板８，９の端面にコネクタ３，５を設けることに制限されないので、プリント配線基板８Ａ，９Ａにコネクタ３Ａ，５Ａを実装する自由度を向上させることができる。
【００５３】
［第３の実施形態］
以下、本発明の第３の実施形態に係る差動伝送線路のコネクタ３Ｂについて説明する。本実施形態に係る差動伝送システムの概略構成は、図７に示す構成と同様である。第１及び第２の実施形態では、プリント配線基板８，９，８Ａ，９Ａの各差動伝送パターン２，６は、信号線を埋設するように誘電体材料を積層させていたが、本実施形態では、このような余分な積層プロセスを省略している。このため、本実施形態では、信号線２ａ，２ｂ，２ｃ間の電気的な距離を等しくするために信号線２ａ，２ｂ，２ｃ間の物理的な距離を変化させる必要があり、本実施形態のコネクタ３Ｂは、信号線の横断面の形状変換を行うことを特徴とする。
図１０は、本実施形態に係るコネクタ３Ｂの構成を示す縦断面図である。図１１は、本実施形態に係るプリント配線基板８Ｂの切断面を示す横断面図であり、図１のＢ−Ｂ’線に対応する位置におけるプリント配線基板８Ｂの切断面を示す。図１２は、図１０のコネクタ３Ｂの構成を示す正面図であり、図７のＩ−Ｉ’線に対応する位置におけるコネクタ３Ｂの正面図である。図１１において、信号線２ａ，２ｃ間の空間は空気により充たされ、信号線２ａ，２ｂ間の空間及び信号線２ｂ，２ｃ間の空間は誘電体材料により充たされているので、各信号線２ａ，２ｂ，２ｃ間の電気的な距離を等しくするように、信号線２ａ，２ｂ間の距離Ｌ４１と、信号線２ｂ，２ｃ間の距離Ｌ４２とは、信号線２ａ，２ｃ間の距離Ｌ４３よりも長く構成される（Ｌ４１＝Ｌ４２＜Ｌ４３）。
【００５４】
ここで、「電気的な距離を等しく」する具体的方法について説明する。
信号線２ａ，２ｂ間の空間および信号線２ｂ，２ｃ間の空間を充たしている誘電体材料の比誘電率をεｒとし、信号線２ａ，２ｃ間の空間を充たしている物質の比誘電率をεｒoとすると、
Ｌ４３＝Ｌ４１・ｓｑｒｔ（εｒ／εｒｏ）
Ｌ４３＝Ｌ４２・ｓｑｒｔ（εｒ／εｒｏ）
（ｓｑｒｔ（ｘ）は、ｘの平方根を表す。）
の関係を充たすように、距離Ｌ４１、Ｌ４２およびＬ４３を設定することで、「電気的な距離を等しくする」ことができる。
なお、図１１の場合、信号線２ａ、２ｃ間の空間を充たす物質は、空気であるので、
εｒｏ＝１
と近似することができるので、図１１の場合、
Ｌ４３＝Ｌ４１・ｓｑｒｔ（εｒ）
Ｌ４３＝Ｌ４２・ｓｑｒｔ（εｒ）
（ｓｑｒｔ（ｘ）は、ｘの平方根を表す。）
の関係を充たすように、距離Ｌ４１、Ｌ４２およびＬ４３を設定することで、「電気的な距離を等しくする」ことができる。つまり、距離Ｌ４１、Ｌ４２およびＬ４３が上式の関係を充たすように、信号線２ａ，２ｂ，２ｃを配置することで、各信号線２ａ，２ｂ，２ｃ間の電気的な距離を等しくすることができる。
【００５５】
図１０及び図１２を参照すると、本実施形態のコネクタ３Ｂの各信号線３Ｂａ，３Ｂｂ，３Ｂｃは、第２の実施形態のコネクタ３Ａの各信号線３Ａａ，３Ａｂ，３Ａｃと同様に、垂直方向に向かって互いに平行に設けられた平行区間と、ほぼ横方向に向かって設けられ、信号線間の距離を調整するための距離調整区間とを備えて構成される。信号線３Ｂａの平行区間の長さＬ３１と、ビア導体２ｄの長さＬ３３及び信号線３Ｂｂの平行区間の長さＬ３２の和と、信号線３Ｂｃの平行区間の長さＬ３１とが、互いに等しくなるように構成される。つまり、
Ｌ３１＝Ｌ３２＋Ｌ３３
となるように構成される。
従って、各信号線３Ｂａ，３Ｂｂ，３Ｂｃの平行区間の上端部は、図１１の差動伝送パターン２の横断面における各信号線２ａ，２ｂ，２ｃの中心と同様に、二等辺三角形の頂点に位置するように設けられる。また、各信号線３Ｂａ，３Ｂｂ，３Ｂｃの距離調整区間は、平行区間の各上端部から端子３Ｅａ，３Ｅｂ，３Ｅｃに向かって延在するようにそれぞれ設けられる。このとき、信号線３Ｂａの距離調整区間の長さＬ３４と、信号線３Ｂｂの距離調整区間の長さＬ３５と、信号線３Ｂｃの距離調整区間の長さＬ３４とが、互いに等しくなるように構成される。また、信号線３Ｂａ，３Ｂｂ，３Ｂｃの距離調整区間の長手方向に実質的に直交する任意の平面（詳しくは、差動ドライバＩＣ１の３つの出力端子からそれぞれ同じ経路長である信号線３Ｂａ，３Ｂｂ，３Ｂｃの距離調整区間内の点を含む任意の面）において、信号線３Ｂａ，３Ｂｂ，３Ｂｃを頂点とする三角形の形状が二等辺三角形から正三角形に次第に変化し、端子３Ｅａ，３Ｅｂ，３Ｅｃに近接した所定区間において実質的に正三角形になる（すなわち、信号線３Ｂａ，３Ｂｂ，３Ｂｃ間の距離がＬ１１＝Ｌ１２＝Ｌ１３になる）ように、信号線３Ｂａ，３Ｂｂ，３Ｂｃの距離調整区間は形成されている。
【００５６】
本実施形態の差動伝送線路のコネクタ３Ｂによれば、差動伝送パターン２の信号線２ａ，２ｂ，２ｃと差動伝送ケーブル４の信号線４ａ，４ｂ，４ｃとのうちの両方が正三角形の頂点に位置していることを必要とせず、その一方の信号線が正三角形とは異なる形状の三角形（例えば二等辺三角形）の頂点に位置していてもよい。
以上説明したように、本実施形態の差動伝送線路のコネクタ３Ｂは、当該コネクタ３Ｂにおいて３本の信号線を等長に接続することができるので、信号の遅れを発生させず、信号電流で発生する電磁界を互いに打ち消すことができ、従って、不要輻射ノイズの少ない多重差動伝送を実現することができる。また、本実施形態の差動伝送線路のコネクタ３Ｂによれば、第１及び第２の実施形態のようにプリント配線基板８，８Ａ，９，９Ａの各差動伝送パターン２，６の信号線を埋設するように誘電体材料を積層させる必要がないので、差動伝送線路の製造を簡略化することができる。
【００５７】
≪変形例≫
説明した各実施形態では、差動伝送ケーブル（差動伝送線路２０）の奇モードインピーダンスを５０Ωとし、その差動インピーダンスを１００Ωとして説明したが、インピーダンスはその他の値をとってもよい。また、説明した各実施形態では、差動ドライバＩＣ１の中に３つの差動ドライバ回路１ａ，１ｂ，１ｃが形成され、差動レシーバＩＣ７の中に３つの終端抵抗Ｒａ，Ｒｂ，Ｒｃと３つの差動レシーバ回路７ａ，７ｂ，７ｃが形成された場合を例として説明したが、１つのＩＣに１つの回路が形成されたＩＣを複数個プリント配線基板８，８Ａ，９，９Ａ上に実装することによっても、同様の効果を有する。また、説明した各実施形態では、差動レシーバＩＣ７の中に終端抵抗Ｒａ，Ｒｂ，Ｒｃが形成された場合を例として説明したが、終端抵抗Ｒａ，Ｒｂ，Ｒｃを外付け部品としてプリント配線基板９，９Ａ上に実装することによっても、同様の効果を有する。
【００５８】
また、説明した各実施形態では、プリント配線基板８，８Ａ，９，９Ａは両面基板であるとしたが、３層以上の多層基板として構成してもよい。この場合、差動伝送パターン２の信号線２ａ，２ｂ，２ｃ及び差動伝送パターン６の信号線６ａ，６ｂ，６ｃは、多層基板であるプリント配線基板の複数の導体層に形成される。また、説明した実施形態では、ＬＶＤＳを例として説明したが、その他の差動伝送方式であっても、同様の効果を有する。
また、第１の実施形態では、プリント配線基板８，９の各差動伝送パターン２，６は、信号線を埋設するように誘電体材料を積層させていたが、第３の実施形態と同様に、このような余分な積層プロセスを省略してもよい。この場合、第１の実施形態の差動伝送線路のコネクタ３は、信号線２ａ，２ｂ，２ｃ間の電気的な距離を等しくするために、信号線２ａ，２ｂ，２ｃ間の物理的な距離を変化させ、信号線の横断面の形状変換を行う。従って、信号線の長手方向に実質的に直交する任意の平面（詳しくは、差動ドライバＩＣ１の３つの出力端子からそれぞれ同じ経路長であるコネクタ内の各信号線の点を含む任意の面）において、信号線を頂点とする三角形の形状が二等辺三角形から正三角形に次第に変化し、端子３Ｅａ，３Ｅｂ，３Ｅｃに近接した所定区間において実質的に正三角形になる（すなわち、信号線間の距離がＬ１１＝Ｌ１２＝Ｌ１３になる）ように、信号線は形成される。
【００５９】
［付記］
本発明は、次のように表現することも可能である。
（付記１０）
３本の信号線をそれぞれ備え、３組の差動信号をそれぞれ多重伝送する第１及び第２の差動伝送線路を接続するための差動伝送線路用コネクタであって、
上記第１の差動伝送線路の長手方向に直交する平面において、上記第１の差動伝送線路の３本の信号線は第１の三角形の頂点に位置し、
上記第２の差動伝送線路の長手方向に直交する平面において、上記第２の差動伝送線路の３本の信号線は第２の三角形の頂点に位置し、
上記差動伝送線路用コネクタは、上記第１の差動伝送線路の長手方向に直交する平面のうちの所定の第１の平面と、上記第２の差動伝送線路の長手方向に直交する平面のうちの所定の第２の平面との間において、上記第１の差動伝送線路の３本の信号線と上記第２の差動伝送線路の３本の信号線とをそれぞれ、互いに同一の長さで接続する３本の信号線を備えたことを特徴とする、
差動伝送線路用コネクタ。
【００６０】
（付記１１）
上記第１の三角形と上記第２の三角形の少なくとも一方は正三角形であることを特徴とする、
付記１記載の差動伝送線路用コネクタ。
（付記１２）
上記第１の三角形と上記第２の三角形はそれぞれ正三角形であることを特徴とする、
付記１記載の差動伝送線路用コネクタ。
（付記１３）
上記第１の三角形の各辺の長さと、上記第２の三角形の各辺の長さは互いに異なることを特徴とする、
付記３記載の差動伝送線路用コネクタ。
【００６１】
（付記１４）
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、上記プリント配線基板の端面まで延在し、
上記差動伝送線路用コネクタは、上記プリント配線基板の端面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線に係る少なくとも一部の区間における３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置することを特徴とする、
付記２乃至４のうちのいずれか１つに記載の差動伝送線路用コネクタ。
（付記１５）
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、上記プリント配線基板の端面まで延在し、
上記差動伝送線路用コネクタは、上記プリント配線基板の端面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置することを特徴とする、
付記３又は４記載の差動伝送線路用コネクタ。
【００６２】
（付記１６）
上記第１の差動伝送線路の３本の信号線は、多層基板であるプリント配線基板の複数の導体層に形成され、
上記差動伝送線路用コネクタは、上記プリント配線基板の上面において上記第１の差動伝送線路に接続され、
上記差動伝送線路用コネクタの３本の信号線に係る少なくとも一部の区間における３本の信号線は、当該３本の信号線の長手方向に実質的に直交する平面において正三角形の頂点に位置することを特徴とする、
付記２乃至４のうちのいずれか１つに記載の差動伝送線路用コネクタ。
（付記１７）
上記差動伝送線路用コネクタの３本の信号線は、上記プリント配線基板の上面に対して実質的に直交する区間と、上記第２の差動伝送線路の長手方向に対して実質的に平行な区間とを備えたことを特徴とする、
付記７記載の差動伝送線路用コネクタ。
【産業上の利用可能性】
【００６３】
本発明の差動伝送線路用コネクタは、３本の信号線をそれぞれ有する異なる差動伝送線路をコネクタを介して接続する際に、コネクタ内部でも３つの信号線の経路長を同一に保持することができ、従って、信号線毎の信号の遅れを発生させず、不要輻射ノイズの少ない多重差動伝送を実現する。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施形態に係る差動伝送システムの構成を示す斜視図である。
【図２】図１の差動伝送システムの回路図である。
【図３】図１のＡ−Ａ’線における切断面を示す縦断面図である。
【図４】図１のＢ−Ｂ’線におけるプリント配線基板８の切断面を示す横断面図である。
【図５】図１のＣ−Ｃ’線におけるコネクタ３の構成を示す正面図である。
【図６】図１のＤ−Ｄ’線における差動伝送ケーブル４の切断面を示す横断面図である。
【図７】本発明の第２の実施形態に係る差動伝送システムの構成を示す斜視図である。
【図８】図７のＨ−Ｈ’線における切断面を示す縦断面図である。
【図９】図７のＩ−Ｉ’線におけるコネクタ３Ａの構成を示す正面図である。
【図１０】本発明の第３の実施形態に係るコネクタ３Ｂの構成を示す縦断面図である。
【図１１】本発明の第３の実施形態に係るプリント配線基板８Ｂの切断面を示す横断面図である。
【図１２】図１０のコネクタ３Ｂの構成を示す正面図である。
【図１３】本発明の第１の実施形態に係る差動伝送線路を含む第１の多重差動伝送システムの構成を示すブロック図である。
【図１４】図１３の各差動ドライバ１ａ，１ｂ，１ｃの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。
【図１５】図１３の信号伝送路（差動伝送線路）２０の信号線２０ａ，２０ｂ，２０ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。
【図１６】図１３の多重差動伝送システムにおいて伝送されるビット情報と、信号伝送路（差動伝送線路）２０の各信号線２０ａ，２０ｂ，２０ｃの各信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３との関係を示す図である。
【図１７】図１３の信号線２０ａ，２０ｂ，２０ｃの各信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３を説明するための信号送信機１と各信号線２０ａ，２０ｂ，２０ｃとの等価回路を示す回路図である。
【図１８】図１３の多重差動伝送システムにおいて伝送されるビット情報と、信号受信機７の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３の極性との関係を示す図である。
【図１９】図１３の信号受信機７の各差動レシーバ７ａ，７ｂ，７ｃによって実行されるビット情報判定処理を示すフローチャートである。
【図２０】本発明の第１の実施形態に係る差動伝送線路を含む第２の多重差動伝送システムの構成を示すブロック図である。
【図２１】図２０の各差動ドライバ１ａ，１ｂ，１３Ａの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形を示す信号波形図である。
【図２２】図２０の信号伝送路（差動伝送線路）２０の信号線２０ａ，２０ｂ，２０ｃを介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。
【図２３】図２０の多重差動伝送システムにおいて伝送されるビット情報と、各信号線２０ａ，２０ｂ，２０ｃを伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機７Ａの各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【図２４】図２０の多重差動伝送システムにおいて信号受信機７Ａの各差動レシーバ７ａ，７ｂ，７ｃ及び比較器２５によって実行されるビット情報判定処理の第１の実施例を示すフローチャートである。
【図２５】第２の多重差動伝送システムの変形例に係る多重差動伝送システムの構成を示すブロック図である。
【図２６】図２５の多重差動伝送システムにおいて信号受信機７Ｂの復号処理器５０によって実行されるビット情報判定処理の第２の実施例を示すフローチャートである。
【図２７】本発明の第１の実施形態に係る差動伝送線路を含む第３の多重差動伝送システム（図２０の構成を用いて設定条件のみ異なる。）において伝送されるビット情報と、各信号線２０ａ，２０ｂ，２０ｃを伝送する伝送信号の各信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機７Ｂの各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【図２８】第３の多重差動伝送システムにおいて信号受信機７Ｂの各差動レシーバ７ａ，７ｂ，７ｃ及び比較器２５によって実行されるビット情報判定処理の第３の実施例を示すフローチャートである。
【図２９】第３の多重差動伝送システムの変形例に係る多重差動伝送システム（図２５の構成を用いて設定条件のみ異なる。）において信号受信機７Ｂの復号処理器５０によって実行されるビット情報判定処理の第４の実施例を示すフローチャートである。
【図３０】第１の従来技術に係る差動伝送システムの回路図である。
【図３１】図３０の差動伝送システムの概略構成を示す斜視図である。
【図３２】第２の従来技術に係る差動伝送システムの概略構成を示す斜視図である。
【図３３】図３２の差動伝送ケーブル９１２Ａの横断面図である。
【符号の説明】
【００６５】
１，１Ａ…差動ドライバＩＣ、
１ａ，１ｂ，１ｃ…差動ドライバ回路、
２，６…差動伝送パターン、
２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３Ａａ，３Ａｂ，３Ａｃ，３Ｂａ，３Ｂｂ，３Ｂｃ，４ａ，４ｂ，４ｃ，６ａ，６ｂ，６ｃ…信号線、
２ｄ…ビア導体、
３，３Ａ，３Ｂ，５，５Ａ…コネクタ、
３Ｅａ，３Ｅｂ，３Ｅｃ…端子、
４…差動伝送ケーブル、
４ａａ，４ｂａ，４ｃａ…中心導体、
４ａｂ，４ｂｂ，４ｃｂ…絶縁被覆、
７，７Ａ，７Ｂ…差動レシーバＩＣ、
７ａ，７ｂ，７ｃ…差動レシーバ回路、
８，８Ａ，８Ｂ，９，９Ａ…プリント配線基板、
Ｒａ，Ｒｂ，Ｒｃ…終端抵抗。
【図１】
2009033710.tif 000009
【図２】
2009033710.tif 000010
【図３】
2009033710.tif 000011
【図４】
2009033710.tif 000012
【図５】
2009033710.tif 000013
【図６】
2009033710.tif 000014
【図７】
2009033710.tif 000015
【図８】
2009033710.tif 000016
【図９】
2009033710.tif 000017
【図１０】
2009033710.tif 000018
【図１１】
2009033710.tif 000019
【図１２】
2009033710.tif 000020
【図１３】
2009033710.tif 000021
【図１４】
2009033710.tif 000022
【図１５】
2009033710.tif 000023
【図１６】
2009033710.tif 000024
【図１７】
2009033710.tif 000025
【図１８】
2009033710.tif 000026
【図１９】
2009033710.tif 000027
【図２０】
2009033710.tif 000028
【図２１】
2009033710.tif 000029
【図２２】
2009033710.tif 000030
【図２３】
2009033710.tif 000031
【図２４】
2009033710.tif 000032
【図２５】
2009033710.tif 000033
【図２６】
2009033710.tif 000034
【図２７】
2009033710.tif 000035
【図２８】
2009033710.tif 000036
【図２９】
2009033710.tif 000037
【図３０】
2009033710.tif 000038
【図３１】
2009033710.tif 000039
【図３２】
2009033710.tif 000040
【図３３】
2009033710.tif 000041