(57)【要約】【課題】製品歩留まりが高く、表示品位の向上したアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供する。【解決手段】アクティブマトリクス型表示装置は、複数の映像信号線と、複数の画素回路１８−１、１８−２、１８−３と、複数の表示素子と、駆動部と、を備えている。駆動部は、第１書き込み期間に、１映像信号線に接続されたＮ個の画素回路を選択し、上記Ｎ個の画素回路全体にＮ倍の信号電流を供給し、最終書き込み期間に、上記Ｎ個の画素回路の内、１個の画素回路を続けて選択するとともに他のＮ−１個の画素回路を非選択し、上記１個の画素回路に１倍の信号電流を供給し、表示期間に、続けて選択された上記１個の画素回路からこの画素回路に接続された表示素子に駆動電流を出力させる。【選択図】      図４
2009069514.tif 000002
【特許請求の範囲】
【請求項１】
複数の映像信号線と、
前記各映像信号線に接続された複数の画素回路と、
前記複数の画素回路に接続された複数の表示素子と、
第１書き込み期間に、１映像信号線に接続されたＮ個の画素回路を選択し、前記１映像信号線を介して選択された前記Ｎ個の画素回路全体にＮ倍の信号電流を供給し、前記第１書き込み期間後の最終書き込み期間に、前記Ｎ個の画素回路の内、１個の画素回路を続けて選択するとともに他のＮ−１個の画素回路を非選択し、前記１映像信号線を介して選択された前記１個の画素回路に１倍の信号電流を供給し、前記最終書き込み期間後の表示期間に、前記第１書き込み期間から前記最終書き込み期間までの間続けて選択された前記１個の画素回路からこの画素回路に接続された表示素子に駆動電流を出力させる駆動部と、を備えているアクティブマトリクス型表示装置。
【請求項２】
Ｎ未満であるとともに１を超える自然数をＭとすると、
前記駆動部は、前記第１書き込み期間及び最終書き込み期間の間の第２書き込み期間に、前記Ｎ個の画素回路の内、Ｍ個の画素回路を続けて選択するとともに他のＮ−Ｍ個の画素回路を非選択し、前記１映像信号線を介して選択された前記Ｍ個の画素回路全体にＭ倍の信号電流を供給し、前記最終書き込み期間に、前記Ｎ個の画素回路の内、前記Ｍ個の画素回路の内の１個の画素回路を続けて選択するとともに他のＮ−１個の画素回路を非選択し、前記１映像信号線を介して選択された前記１個の画素回路に１倍の信号電流を供給する請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記駆動部は、前記最終書き込み期間に、前記１倍の信号電流を供給する方向の最前に位置する前記１個の画素回路を続けて選択する請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記駆動部は、前記第２書き込み期間に、前記Ｍ倍の信号電流を供給する方向の最前側に位置する前記Ｍ個の画素回路を続けて選択する請求項２に記載のアクティブマトリクス型表示装置。
【請求項５】
基板上の表示領域にマトリクス状に配設され、それぞれ前記画素回路及び表示素子を１つずつ有した複数の画素部をさらに備え、
前記駆動部は、前記画素部の画素回路を選択する請求項１に記載のアクティブマトリクス型表示装置。
【請求項６】
前記駆動部は、列方向に連続したＮ行の前記画素部の画素回路を選択する請求項５に記載のアクティブマトリクス型表示装置。
【請求項７】
基板上の表示領域にマトリクス状に配設され、それぞれ前記画素回路及び表示素子を１つずつ有した複数の画素部をさらに備え、
前記複数の画素回路の一部は、前記表示領域から外れて位置し、互いに異なる行に位置したＮ−１個以上の前記画素回路が前記表示領域から外れた前記各映像信号線に接続され、
前記駆動部は、前記第１書き込み期間に、前記画素部の画素回路を選択するとともに、前記表示領域から外れて位置した画素回路を選択し、前記最終書き込み期間に、前記画素部の画素回路１個を続けて選択する請求項１に記載のアクティブマトリクス型表示装置。
【請求項８】
基板上の表示領域にマトリクス状に配設され、それぞれ前記画素回路及び表示素子を１つずつ有した複数の画素部と、
前記各映像信号線に接続され、互いに異なる行に位置したＮ−１個の前記画素回路に相当するダミー回路と、をさらに備え、
前記駆動部は、前記第１書き込み期間に、前記画素部の画素回路１個を選択するとともに、前記ダミー回路を選択し、前記最終書き込み期間に、前記画素部の画素回路１個を続けて選択する請求項１に記載のアクティブマトリクス型表示装置
【請求項９】
基板上の表示領域にマトリクス状に配設され、それぞれ各映像信号線に接続されたＮ個の画素回路及び前記Ｎ個の画素回路の何れか１個に接続された表示素子を有した複数の画素部をさらに備え、
前記駆動部は、前記第１書き込み期間に、前記画素部の前記Ｎ個の画素回路を選択し、前記最終書き込み期間に、前記画素部の前記表示素子に接続された画素回路１個を続けて選択する請求項１に記載のアクティブマトリクス型表示装置。
【請求項１０】
複数の映像信号線と、前記各映像信号線に接続された複数の画素回路と、前記複数の画素回路に接続された複数の表示素子と、を備えているアクティブマトリクス型表示装置の駆動方法において、
第１書き込み期間に、１映像信号線に接続されたＮ個の画素回路を選択し、前記１映像信号線を介して選択された前記Ｎ個の画素回路全体にＮ倍の信号電流を供給し、
前記第１書き込み期間後の最終書き込み期間に、前記Ｎ個の画素回路の内、１個の画素回路を続けて選択するとともに他のＮ−１個の画素回路を非選択し、前記１映像信号線を介して選択された前記１個の画素回路に１倍の信号電流を供給し、
前記最終書き込み期間後の表示期間に、前記第１書き込み期間から前記最終書き込み期間までの間続けて選択された前記１個の画素回路からこの画素回路に接続された表示素子に駆動電流を出力するアクティブマトリクス型表示装置の駆動方法。
【請求項１１】
Ｎ未満であるとともに１を超える自然数をＭとすると、
前記第１書き込み期間及び最終書き込み期間の間の第２書き込み期間に、前記Ｎ個の画素回路の内、Ｍ個の画素回路を続けて選択するとともに他のＮ−Ｍ個の画素回路を非選択し、前記１映像信号線を介して選択された前記Ｍ個の画素回路全体にＭ倍の信号電流を供給し、
前記最終書き込み期間に、前記Ｎ個の画素回路の内、前記Ｍ個の画素回路の内の１個の画素回路を続けて選択するとともに他のＮ−１個の画素回路を非選択し、前記１映像信号線を介して選択された前記１個の画素回路に１倍の信号電流を供給する請求項１０に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１２】
前記最終書き込み期間に、前記１倍の信号電流を供給する方向の最前に位置する前記１個の画素回路を続けて選択する請求項１０に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１３】
前記第２書き込み期間に、前記Ｍ倍の信号電流を供給する方向の最前側に位置する前記Ｍ個の画素回路を続けて選択する請求項１２に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１４】
基板上の表示領域にマトリクス状に配設され、それぞれ前記画素回路及び表示素子を１つずつ有した複数の画素部をさらに備えたアクティブマトリクス型表示装置の駆動方法において、
前記画素部の画素回路を選択する請求項１０に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１５】
列方向に連続したＮ行の前記画素部の画素回路を選択する請求項１４に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１６】
基板上の表示領域にマトリクス状に配設され、それぞれ前記画素回路及び表示素子を１つずつ有した複数の画素部をさらに備え、前記複数の画素回路の一部は、前記表示領域から外れて位置し、互いに異なる行に位置したＮ−１個以上の前記画素回路が前記表示領域から外れた前記各映像信号線に接続されたアクティブマトリクス型表示装置の駆動方法において、
前記第１書き込み期間に、前記画素部の画素回路を選択するとともに、前記表示領域から外れて位置した画素回路を選択し、
前記最終書き込み期間に、前記画素部の画素回路１個を続けて選択する請求項１０に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１７】
基板上の表示領域にマトリクス状に配設され、それぞれ前記画素回路及び表示素子を１つずつ有した複数の画素部と、前記各映像信号線に接続され、互いに異なる行に位置したＮ−１個の前記画素回路に相当するダミー回路と、をさらに備えたアクティブマトリクス型表示装置の駆動方法において、
前記第１書き込み期間に、前記画素部の画素回路１個を選択するとともに、前記ダミー回路を選択し、
前記最終書き込み期間に、前記画素部の画素回路１個を続けて選択する請求項１０に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１８】
基板上の表示領域にマトリクス状に配設され、それぞれ各映像信号線に接続されたＮ個の画素回路及び前記Ｎ個の画素回路の何れか１個に接続された表示素子を有した複数の画素部をさらに備えたアクティブマトリクス型表示装置の駆動方法において、
前記第１書き込み期間に、前記画素部の前記ｎ個の画素回路を選択し、
前記最終書き込み期間に、前記画素部の前記表示素子に接続された画素回路１個を続けて選択する請求項１０に記載のアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置は、各画素に表示素子としての有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。画素回路は、例えば、有機ＥＬ素子に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。このような有機ＥＬ表示装置として、電流信号により画素回路への画像情報を供給する方式が知られている（例えば、特許文献１）。
【０００５】
電流信号により信号供給を行なう表示装置の場合には、十分な信号供給ができなくなる恐れがある。すなわち、階調電流としての信号電流を画素回路に十分に書き込むことができず、有機ＥＬ素子に所望の駆動信号を出力することができない恐れがある。特に、信号電流の電流値が小さい場合に書き込み不足に起因する表示不良が生じる、という問題があった。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示画像に不具合が生じる。
【０００６】
このような書き込み不足を防止するため、例えば、画素回路に３倍の信号電流を書き込んだ後、駆動トランジスタを介して３倍の駆動電流を通常の１／３の期間、有機ＥＬ素子に出力する。
【０００７】
通常の３倍の信号電流を画素回路に書き込むため、上記書き込み不足を防止することができる。低階調側での書き込みも良好に行うことができるため、表示画像に生じる不具合を抑制することができる。
【特許文献１】特開２００６−３０９１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記した場合、有機ＥＬ素子に短い時間で大電流を出力する必要があるため、有機ＥＬ素子の製品寿命の低下を招いてしまう。また、有機ＥＬ素子を流れる瞬時電流が大幅に増大するため、瞬時電流に対応した回路の電源電圧の昇圧が必須となる。このため、消費電力の増大を招いてしまう。  
この発明は以上の点に鑑みなされたもので、その目的は、製品歩留まりが高く、表示品位の向上したアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
複数の映像信号線と、
前記各映像信号線に接続された複数の画素回路と、
前記複数の画素回路に接続された複数の表示素子と、
第１書き込み期間に、１映像信号線に接続されたＮ個の画素回路を選択し、前記１映像信号線を介して選択された前記Ｎ個の画素回路全体にＮ倍の信号電流を供給し、前記第１書き込み期間後の最終書き込み期間に、前記Ｎ個の画素回路の内、１個の画素回路を続けて選択するとともに他のＮ−１個の画素回路を非選択し、前記１映像信号線を介して選択された前記１個の画素回路に１倍の信号電流を供給し、前記最終書き込み期間後の表示期間に、前記第１書き込み期間から前記最終書き込み期間までの間続けて選択された前記１個の画素回路からこの画素回路に接続された表示素子に駆動電流を出力させる駆動部と、を備えている。
【００１０】
また、本発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、
複数の映像信号線と、前記各映像信号線に接続された複数の画素回路と、前記複数の画素回路に接続された複数の表示素子と、を備えているアクティブマトリクス型表示装置の駆動方法において、
第１書き込み期間に、１映像信号線に接続されたＮ個の画素回路を選択し、前記１映像信号線を介して選択された前記Ｎ個の画素回路全体にＮ倍の信号電流を供給し、
前記第１書き込み期間後の最終書き込み期間に、前記Ｎ個の画素回路の内、１個の画素回路を続けて選択するとともに他のＮ−１個の画素回路を非選択し、前記１映像信号線を介して選択された前記１個の画素回路に１倍の信号電流を供給し、
前記最終書き込み期間後の表示期間に、前記第１書き込み期間から前記最終書き込み期間までの間続けて選択された前記１個の画素回路からこの画素回路に接続された表示素子に駆動電流を出力する。
【発明の効果】
【００１１】
この発明によれば、製品歩留まりが高く、表示品位の向上したアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を、有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に適用した実施の形態について詳細に説明する。
【００１３】
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１０および有機ＥＬパネルを制御するコントローラ１２を備えている。
【００１４】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域Ｒ１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）、第１、第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。
【００１５】
走査線駆動回路１４ａ、１４ｂ及び信号線駆動回路１５は、表示領域Ｒ１から外れた非表示領域Ｒ２で絶縁基板８上に一体的に形成されている。コントローラ１２、走査線駆動回路１４ａ、１４ｂ及び信号線駆動回路１５は駆動部１１を形成している。
【００１６】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１７】
図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０、出力スイッチ２６及び記憶部３２を備えている。記憶部３２は、保持スイッチ２１、駆動トランジスタ２２及びキャパシタとしての保持容量ＣＳを備えている。
【００１８】
画素スイッチ２０、保持スイッチ２１、駆動トランジスタ２２及び出力スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素スイッチ２０、保持スイッチ２１、駆動トランジスタ２２及び出力スイッチ２６をそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１９】
画素スイッチ２０、保持スイッチ２１、駆動トランジスタ２２及び出力スイッチ２６の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これらは、第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００２０】
駆動トランジスタ２２は、電圧電源線Ｖｄｄと基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。基準電圧電源線Ｖｓｓおよび電圧電源線Ｖｄｄは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。  
保持容量ＣＳは、駆動トランジスタ２２のソース及びゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。
【００２１】
画素スイッチ２０は対応する映像信号線Ｘ（１〜ｎ）と、駆動トランジスタ２２のドレインとの間に接続され、そのゲートは対応する第１走査線Ｓｇａ（１〜ｍ）に接続されている。画素スイッチ２０は、第１走査線Ｓｇａ（１〜ｍ）から供給される制御信号Ｓａ（１〜ｍ）に応答してオン（導通状態）、オフ（非導通状態）される。画素スイッチ２０は、表示画素ＰＸの選択及び非選択を制御するものである。表示画素ＰＸの選択時において、画素スイッチ２０は、オンとなり、対応する映像信号線Ｘ（１〜ｎ）から映像信号を取り込む。
【００２２】
保持スイッチ２１は、駆動トランジスタ２２のゲート及び画素スイッチ２０間に接続されている。保持スイッチ２１のゲートは、第１走査線Ｓｇａ（１〜ｍ）に接続されている。保持スイッチ２１は、第１走査線Ｓｇａ（１〜ｍ）からの制御信号Ｓａ（１〜ｍ）に応じてオン、オフされる。
【００２３】
保持スイッチ２１のオン、オフを制御することにより、駆動トランジスタ２２のゲート及びドレイン間の接続、非接続が制御される。保持スイッチ２１ｃは、駆動トランジスタ２２のゲート及びドレイン間の接続、非接続を制御するとともに、保持容量ＣＳからの電流リークを規制する。
【００２４】
出力スイッチ２６は、駆動トランジスタ２２のドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第２走査線Ｓｇｂ（１〜ｍ）に接続されている。出力スイッチ２６は、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号Ｓｂ（１〜ｍ）によりオン、オフ制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。つまり、出力スイッチ２６は駆動トランジスタ２２の電流経路と表示素子１６との接続、非接続を制御する。
【００２５】
次に図３を参照して、駆動トランジスタ２２および有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
駆動トランジスタ２２を構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなるチャネル層５０を備え、このチャネル層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。
【００２６】
チャネル層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。
【００２７】
ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。駆動トランジスタ２２のドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介して出力スイッチ２６に接続されている。  
なお、画素スイッチ２０、保持スイッチ２１及び出力スイッチ２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。
【００２８】
層間絶縁膜５４上には映像信号線Ｘ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００２９】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００３０】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００３１】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と対向する面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００３２】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００３３】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１及び図２に示すように、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）を供給する。制御信号Ｓａ（１〜ｍ）、制御信号Ｓｂ（１〜ｍ）は、第１、第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）に供給される。
【００３４】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号電流Ｉｓｉｇを複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。なお、信号線駆動回路１５は、１倍の信号電流Ｉｓｉｇに限らず、Ｎ倍の信号電流ＮＩｓｉｇを複数の映像信号線Ｘ（１〜ｎ）に並列的に供給可能である。  
ここで、Ｎは自然数である。  
この実施の形態において、Ｎ＝３である。
【００３５】
図２に示すように、信号線駆動回路１５は、各映像信号線Ｘ（１〜ｎ）に接続された複数のソースＩＣ３０を備えている。各ソースＩＣ３０は、可変のＮチャネルＩＣで形成され、電流供給部として機能する。ソースＩＣ３０は、映像信号線Ｘ（１〜ｎ）を通して画素回路１８に、階調電流としての信号電流Ｉｓｉｇを供給する。又は、ソースＩＣ３０は、映像信号線Ｘ（１〜ｎ）を通して互いに異なる行に位置したＮ個の画素回路１８に、Ｎ倍の信号電流ＮＩｓｉｇを供給する。
【００３６】
信号電流Ｉｓｉｇは、映像信号配線Ｘ（１〜ｎ）を用いて１個の表示画素ＰＸに供給される。信号電流ＮＩｓｉｇは、同一の映像信号配線Ｘ（１〜ｎ）を用いてＮ個の表示画素ＰＸに供給される。
【００３７】
信号電流ＮＩｓｉｇの電流量は、書き込み不足が生じない電流量に設定されている。つまり、信号電流ＮＩｓｉｇの電流量は、一水平走査期間（ｔ）の、映像信号線Ｘの配線容量（Ｃｐ）に最高階調表示から最低階調表示までの電位変化分（最大電圧変化ΔＶ）を掛けた値に相当する電荷量よりも大きな値に設定される（ＮＩｓｉｇ＞Ｃｐ×ΔＶ／ｔ）。信号電流ＮＩｓｉｇは、例えば、有機ＥＬ表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。なお、信号電流Ｉｓｉｇは、階調に応じて可変する信号電流である。
【００３８】
上記のように構成された有機ＥＬ表示装置において、画素回路１８の動作は、第１書き込み動作、第２書き込み動作及び最終書き込み動作を含む書き込み動作、並びに表示動作としての発光動作に分けられる。  
次に、１列目の１行目の表示画素ＰＸを表示（発光）させる場合の画素回路１８の動作について説明する。ここで、ｍ行目の表示画素を表示画素ＰＸｍとする。表示画素ＰＸｍは、画素回路１８−ｍを含んでいる。
【００３９】
まず、第１書き込み動作について説明する。  
第１書き込み動作は、第１書き込み期間行われる。第１書き込み期間の長さは、例えば、１水平走査期間である。  
図４には、第１書き込み期間における１列目の１−３行目の表示画素ＰＸ１、ＰＸ２、ＰＸ３（画素回路１８−１、１８−２、１８−３）を示している。
【００４０】
図１、図２及び図４に示すように、第１書き込み動作では、例えば、１−３行目の表示画素ＰＸ１、ＰＸ２、ＰＸ３に対し、第１走査線駆動回路１４ａから画素スイッチ２０及び保持スイッチ２１をオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓａ１、Ｓａ２、Ｓａ３が出力される。
【００４１】
同時に、第２走査線駆動回路１４ｂから、出力スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓｂ１、Ｓｂ２、Ｓｂ３が出力される。  
これにより、画素スイッチ２０及び保持スイッチ２１がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）に切換えられる。これにより、Ｎ個の画素回路が選択され、第１書込み動作が開始される。選択された画素回路は、列方向に連続したＮ行の画素回路である。この実施の形態において、選択された画素回路１８−１、１８−２、１８−３は、列方向に連続した３行の画素回路である。
【００４２】
第１書込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、信号電流ＮＩｓｉｇが映像信号線Ｘ１に供給され、映像信号線Ｘ１及び画素スイッチ２０を介して、選択されたＮ個の表示画素全体に供給される。この実施の形態において、３個の画素回路１８−１、１８−２、１８−３全体に３倍の信号電流３Ｉｓｉｇが供給される。Ｎ（３）倍の信号電流を供給するため、書き込み不足は抑制される。
【００４３】
各画素回路１８−１、１８−２、１８−３において、画素スイッチ２０及び保持スイッチ２１はオン状態にあり、取り込まれた信号電流は、記憶部３２に供給され、駆動トランジスタ２２を書き込み状態とする。信号電流ＮＩｓｉｇの内、概ね１倍の信号電流Ｉｓｉｇが各画素回路の駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。
【００４４】
上記したことは、製造誤差により、画素回路１８−１、１８−２、１８−３の駆動トランジスタ２２の特性にバラツキが生じる場合があるためであり、実施の形態において、駆動トランジスタ２２の特性にバラツキが生じているとする。
【００４５】
これにより、各画素回路１８−１、１８−２、１８−３において、電圧電源線Ｖｄｄから駆動トランジスタ２２を通して映像信号線Ｘ１に概ねＩｓｉｇの書き込み電流が流れる。そして、概ねＩｓｉｇの信号電流に対応した駆動トランジスタ２２のゲート及びソース間電位が保持容量ＣＳに書き込まれる。保持容量ＣＳの到達電位は、画素回路１８−１、１８−２、１８−３の駆動トランジスタ２２の平均特性に合わせた値となる。このため、第１書込み動作により、画素回路１８−１の保持容量ＣＳの電位を目的の値に大まかに近づけることができる。
【００４６】
次に、第２書き込み動作について説明する。  
第２書き込み動作は、第１書き込み期間に続く第２書き込み期間行われる。第２書き込み期間の長さは、例えば、１水平走査期間である。  
図５には、第２書き込み期間における１列目の１−３行目の表示画素ＰＸ１、ＰＸ２、ＰＸ３（画素回路１８−１、１８−２、１８−３）を示している。
【００４７】
図１、図２及び図５に示すように、第２書き込み動作では、例えば第１走査線駆動回路１４ａから、１、２行目の表示画素ＰＸ１、ＰＸ２に対し、画素スイッチ２０及び保持スイッチ２１をオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓａ１、Ｓａ２が出力され、３行目の表示画素ＰＸ３に対し、画素スイッチ２０及び保持スイッチ２１をオフ状態とするレベル（オフ電位）、ここでは、ハイレベルの制御信号Ｓａ３が出力される。
【００４８】
同時に、第２走査線駆動回路１４ｂから、出力スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓｂ１、Ｓｂ２、Ｓｂ３が出力される。  
このため、画素回路１８−３の画素スイッチ２０及び保持スイッチ２１がオン（導通状態）からオフ（非導通状態）に切換えられる。
【００４９】
これにより、Ｎ個の画素回路の内、Ｍ個の画素回路が続けて選択され、他のＮ−Ｍ個の画素回路が非選択され、第２書込み動作が開始される。Ｎ個の画素回路の内、選択された画素回路は、列方向に連続したＭ行の画素回路である。選択されたＭ個の画素回路は、ソースＩＣ３０が後述するＭ倍の信号電流ＭＩｓｉｇを供給する方向の最前側に位置している。
【００５０】
ここで、ＭはＮ未満であるとともに１を超える自然数である。  
この実施の形態において、Ｍ＝２である。選択された画素回路１８−１、１８−２は、列方向に連続した２行の画素回路である。
【００５１】
第２書込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、信号電流ＭＩｓｉｇが映像信号線Ｘ１に供給され、映像信号線Ｘ１及び画素スイッチ２０を介して、選択されたＭ個の表示画素全体に供給される。この実施の形態において、２個の画素回路１８−１、１８−２全体に２倍の信号電流２Ｉｓｉｇが供給される。
【００５２】
各画素回路１８−１、１８−２において、画素スイッチ２０及び保持スイッチ２１はオン状態にあり、取り込まれた信号電流は、記憶部３２に供給され、駆動トランジスタ２２を書き込み状態とする。信号電流ＭＩｓｉｇの内、ほぼ１倍の信号電流Ｉｓｉｇが各画素回路の駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。
【００５３】
これにより、各画素回路１８−１、１８−２において、電圧電源線Ｖｄｄから駆動トランジスタ２２を通して映像信号線Ｘ１にほぼＩｓｉｇの書き込み電流が流れる。そして、ほぼＩｓｉｇの信号電流に対応した駆動トランジスタ２２のゲート及びソース間電位が保持容量ＣＳに書き込まれる。このため、第２書込み動作により、保持容量ＣＳの到達電位をほぼ目的の値とすることができる。
【００５４】
次に、最終書き込み動作について説明する。  
最終書き込み動作は、第２書き込み期間に続く最終書き込み期間行われる。最終書き込み期間の長さは、例えば、１水平走査期間である。  
図６には、最終書き込み期間における１列目の１−３行目の表示画素ＰＸ１、ＰＸ２、ＰＸ３（画素回路１８−１、１８−２、１８−３）を示している。
【００５５】
図１、図２及び図６に示すように、最終書き込み動作では、例えば第１走査線駆動回路１４ａから、１行目の表示画素ＰＸ１に対し、画素スイッチ２０及び保持スイッチ２１をオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓａ１が出力され、２、３行目の表示画素ＰＸ２、ＰＸ３に対し、画素スイッチ２０及び保持スイッチ２１をオフ状態とするレベル（オフ電位）、ここでは、ハイレベルの制御信号Ｓａ２、Ｓａ３が出力される。
【００５６】
同時に、第２走査線駆動回路１４ｂから、出力スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓｂ１、Ｓｂ２、Ｓｂ３が出力される。  
このため、画素回路１８−２の画素スイッチ２０及び保持スイッチ２１がオン（導通状態）からオフ（非導通状態）に切換えられる。
【００５７】
これにより、Ｎ個の画素回路の内、１個の画素回路が続けて選択され、他のＮ−１個の画素回路が非選択され、最終書込み動作が開始される。Ｎ個の画素回路の内、選択された１個の画素回路は、ソースＩＣ３０が後述する１倍の信号電流Ｉｓｉｇを供給する方向の最前に位置している。
【００５８】
最終書込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、信号電流Ｉｓｉｇが映像信号線Ｘ１に供給され、映像信号線Ｘ１及び画素スイッチ２０を介して、選択された１個の表示画素に供給される。この実施の形態において、１個の画素回路１８−１に１倍の信号電流Ｉｓｉｇが供給される。
【００５９】
画素回路１８−１において、画素スイッチ２０及び保持スイッチ２１はオン状態にあり、取り込まれた信号電流は、記憶部３２に供給され、駆動トランジスタ２２を書き込み状態とする。１倍の信号電流Ｉｓｉｇが画素回路１８−１の駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。
【００６０】
これにより、画素回路１８−１において、電圧電源線Ｖｄｄから駆動トランジスタ２２を通して映像信号線Ｘ１にＩｓｉｇの書き込み電流が流れる。そして、Ｉｓｉｇの信号電流に対応した駆動トランジスタ２２のゲート及びソース間電位が保持容量ＣＳに書き込まれる。このため、最終書込み動作により、保持容量ＣＳの到達電位を目的の値とすることができる。
【００６１】
書き込み期間後、例えば書き込み期間に続く１水平走査期間において、制御信号Ｓｂ１をオフ状態に維持したまま、制御信号Ｓａ１がオフ電位（ハイレベル）となり、画素回路１８−１の画素スイッチ２０、保持スイッチ２１ｃ及び出力スイッチ２６がオフとなる。これにより、保持容量ＣＳは書き込まれた電位を保持し、信号電流書込み動作が終了する。この実施の形態において、上記した際、制御信号Ｓｂ２、Ｓｂ３もオフ状態に維持され、制御信号Ｓａ２、Ｓａ３もオフ状態に維持される。
【００６２】
次に、表示期間としての発光期間について説明する。  
図７には、発光期間における１列目の１−３行目の表示画素ＰＸ１、ＰＸ２、ＰＸ３（画素回路１８−１、１８−２、１８−３）を示している。
【００６３】
図１、図２及び図７に示すように、制御信号Ｓａ１をオフ状態に維持したまま、制御信号Ｓｂ１がオン電位（ローレベル）となり、出力スイッチ２６がオンとなる。これにより、発光動作が開始される。
【００６４】
発光期間において、画素回路１８−１の駆動トランジスタ２２は、保持容量ＣＳに書き込まれたゲート制御電圧により、信号電流Ｉｓｉｇに対応した電流量の駆動電流Ｉｓｉｇを出力する。このため、駆動トランジスタ２２を通して供給された駆動電流Ｉｓｉｇが出力スイッチ２６を通して有機ＥＬ素子１６に出力される。これにより、発光期間、有機ＥＬ素子１６が発光し、発光動作が行われる。そして、有機ＥＬ素子１６は目的の輝度レベルにて発光する。この実施の形態において、上記した際、制御信号Ｓｂ２、Ｓｂ３もオフ状態に維持され、制御信号Ｓａ２、Ｓａ３もオフ状態に維持される。
【００６５】
第１書き込み動作、第２書き込み動作及び最終書き込み動作を含む書き込み動作を行った後、発光動作を行っているため、最終書き込み動作のみ行った後、発光動作を行った場合に比べ、有機ＥＬ素子１６に出力する駆動電流をＩｓｉｇに近づけることができる。
【００６６】
上記のように構成された有機ＥＬ表示装置及び有機ＥＬ表示装置の駆動方法によれば、駆動部１１は、第１書き込み期間に、映像信号線Ｘ１に接続されたＮ個の画素回路を選択し、上記Ｎ個の画素回路全体にＮ倍の信号電流を供給する。これにより、映像信号線へ供給する信号電流の電流値を通常のＮ倍にできるため、映像信号線の配線容量よりも十分に大きな値に設定することがでる。従って、低輝度で表示を行う場合でも、配線容量に影響されることなく、充分に信号電流を書き込むことができる。そして、表示（発光）させる表示画素ＰＸの保持容量ＣＳの電位を目的の値に大まかに近づけることができる。
【００６７】
駆動部１１は、第２書き込み期間に、上記Ｎ個の画素回路の内、Ｍ個の画素回路を続けて選択するとともに他のＮ−Ｍ個の画素回路を非選択し、上記Ｍ個の画素回路全体にＭ倍の信号電流を供給する。これにより、表示（発光）させる表示画素ＰＸの保持容量ＣＳの電位をほぼ目的の値とすることができる。
【００６８】
駆動部１１は、最終書き込み期間に、上記Ｎ個の画素回路の内、Ｍ個の画素回路の内の１個の画素回路を続けて選択するとともに他のＮ−１個の画素回路を非選択し、上記１個の画素回路に１倍の信号電流を供給する。これにより、表示（発光）させる表示画素ＰＸの保持容量ＣＳの電位を目的の値とすることができる。
【００６９】
駆動部１１は、表示期間に、第１書き込み期間から最終書き込み期間までの間続けて選択された上記１個の画素回路からこの画素回路に接続された有機ＥＬ素子１６に駆動電流を出力させる。これにより、有機ＥＬ素子１６を目的の輝度レベルにて発光させることができる。
【００７０】
上記したことから、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。  
また、表示期間において、有機ＥＬ素子１６に短い時間で大電流を出力する必要がないため、有機ＥＬ素子の製品寿命の低下と、消費電力の増大を防止することができる。
【００７１】
映像信号線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも低電流の映像信号の書き込み不足も解消することができる。例えば、従来では、最高階調表示（白表示）の映像信号の書き込みを行なった後、最低階調表示（黒表示）の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することも可能となる。
【００７２】
画素スイッチ２０及び保持スイッチ２１は、それぞれＰチャネル型のトランジスタで形成され、共通の制御信号Ｓａ１により開閉制御される。制御信号の数を削減できるため、消費電力の削減を図ることができる。  
上記したことから、製品歩留まりが高く、表示品位の向上した有機ＥＬ表示装置及び有機ＥＬ表示装置の駆動方法を得ることができる。
【００７３】
次に、上記実施の形態の有機ＥＬ表示装置の変形例について説明する。  
非表示領域Ｒ２に位置し、互いに異なる行に位置したＮ−１個以上の画素回路１８が各映像信号線に接続されていても良い。ここで、非表示領域Ｒ２に位置した画素回路はダミーの画素回路である。この場合、駆動部１１は、第１書き込み期間に、表示画素ＰＸの画素回路１８を選択するとともに、非表示領域Ｒ２に位置した画素回路１８を選択し、最終書き込み期間に、上記表示画素ＰＸの画素回路１個を、第１書き込み期間から続けて選択すれば良い。上記した場合でも、上述した実施の形態と同様の効果を得ることができる。
【００７４】
ここで、上記した変形例の一例を図８を用いて説明する。  
図８には、１列目のｍ行目の表示画素ＰＸｍ（画素回路１８−ｍ）と、ｍ＋１行目の画素回路１８−ｍ＋１と、ｍ＋２行目の画素回路１８−ｍ＋２とを示している。
【００７５】
１列目のｍ行目の表示画素ＰＸｍを表示（発光）させる場合、駆動部１１は、第１書き込み期間に、画素回路１８−ｍ、１８−ｍ＋１、１８−ｍ＋２に信号電流を書き込み、第２書き込み期間に、画素回路１８−ｍ、１８−ｍ＋１にのみ信号電流を書き込み、最終書き込み期間に、画素回路１８−ｍにのみ続けて信号電流を書き込み、表示期間に、画素回路１８−ｍからこの画素回路に接続された有機ＥＬ素子１６に駆動電流を出力させる。
【００７６】
なお、ダミーの画素回路は、１行目の表示画素ＰＸ１側にのみ設けられても良く、ｍ行目の表示画素ＰＸｍ側にのみ設けられても良く、両側にともに設けられても良い。
【００７７】
次に、上記実施の形態の有機ＥＬ表示装置の他の変形例について説明する。  
複数の表示画素ＰＸは、それぞれ各映像信号線に接続されたＮ個の画素回路１８及びこれらＮ個の画素回路の何れか１個に接続された有機ＥＬ素子１６を有していても良い。この場合、駆動部１１は、第１書き込み期間に、表示画素ＰＸのＮ個の画素回路１８を選択、最終書き込み期間に、上記表示画素ＰＸの有機ＥＬ素子１６に接続された画素回路１個を、第１書き込み期間から続けて選択すれば良い。上記した場合でも、上述した実施の形態と同様の効果を得ることができる。
【００７８】
ここで、上記した他の変形例の一例を図９を用いて説明する。  
図９には、１列目の１行目の表示画素ＰＸ１を示している。
【００７９】
１列目の１行目の表示画素ＰＸ１を表示（発光）させる場合、駆動部１１は、第１書き込み期間に、画素回路１８−１ａ、１８−１ｂ、１８−１ｃに信号電流を書き込み、第２書き込み期間に、画素回路１８−１ａ、１８−１ｂにのみ信号電流を書き込み、最終書き込み期間に、画素回路１８−１ａにのみ続けて信号電流を書き込み、表示期間に、画素回路１８−１ａからこの画素回路に接続された有機ＥＬ素子１６に駆動電流を出力させる。
【００８０】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００８１】
例えば、有機ＥＬパネル１０は、複数のダミー画素回路を有していても良い。ダミー画素回路は、各映像信号線に接続され、互いに異なる行に位置したＮ−１個の画素回路１８に相当するものである。なお、ダミー画素回路は、非表示領域Ｒ２に位置しても良く、表示領域Ｒ１に位置しても良く、各表示画素ＰＸに設けられていても良い。
【００８２】
この場合、駆動部１１は、第１書き込み期間に、表示画素ＰＸの画素回路１個を選択するとともに、ダミー画素回路を選択し、最終書き込み期間に、上記表示画素ＰＸの画素回路１個を続けて選択すれば良い。上記した場合でも、上述した実施の形態と同様の効果を得ることができる。
【００８３】
上記互いに異なる行に位置したＮ−１個の画素回路１８に相当するダミー画素回路を得る場合、例えば、ダミー画素回路の駆動トランジスタのＷ／Ｌを画素回路１８の駆動トランジスタ２２のＷ／ＬのＮ−１倍とすれば良い。ここで、Ｗはゲート幅であり、Ｌはゲート長である。
【００８４】
書き込み動作は、少なくとも第１書き込み動作及び最終書き込み動作を含んでいれば良い。  
上述した自然数Ｎは３を超える自然数であっても良い。  
第１書き込み動作と最終書き込み動作との間に２つ以上の書き込み動作を設けても良い。そして、書き込み動作が移行する毎に、前回選択した画素回路の内からいくつかの画素回路を続けて選択すれば良く、自然数Ｎを減少させれば良い。
【００８５】
例えば、画素スイッチ２０、保持スイッチ２１及び出力スイッチ２６は、Ｐチャネル型のトランジスタに限らず、Ｎチャネル型のトランジスタにより構成してもよい。また、画素スイッチ２０および保持スイッチ２１は、キャリアが同一であれば、Ｐチャンネル型あるいはＮチャネル型のいずれでも構成することができる。
【００８６】
この発明は、有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に限定されるものではなく、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法であれば適用可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の形態に係る有機ＥＬ表示装置を概略的に示す平面図。
【図２】上記有機ＥＬ表示装置における表示画素の等価回路を示す平面図。
【図３】上記有機ＥＬ表示装置の第１駆動トランジスタ及び有機ＥＬ素子を示す断面図。
【図４】上記有機ＥＬ表示装置の第１書き込み動作における表示画素の等価回路を示す図。
【図５】上記有機ＥＬ表示装置の第２書き込み動作における表示画素の等価回路を示す図。
【図６】上記有機ＥＬ表示装置の最終書き込み動作における表示画素の等価回路を示す図。
【図７】上記有機ＥＬ表示装置の発光動作における表示画素の等価回路を示す図。
【図８】上記有機ＥＬ表示装置の変形例の表示画素の等価回路を示す図であり、特に、非表示領域に位置したダミーの画素回路示す図。
【図９】上記有機ＥＬ表示装置の他の変形例の表示画素の等価回路を示す図であり、特に、複数の画素回路と有機ＥＬ素子とを含んでいる表示画素を示す図。
【符号の説明】
【００８８】
８…絶縁基板、１０…有機ＥＬパネル、１１…駆動部、１２…コントローラ、１４ａ、１４ｂ…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、１８，１８−（１〜ｍ）…画素回路、２０…画素スイッチ、２１…保持スイッチ、２２…駆動トランジスタ、２６…出力スイッチ、３０…ソースＩＣ、ＣＳ…保持容量、ＰＸ（１〜ｍ）…表示画素、Ｒ１…表示領域、Ｒ２…非表示領域、Ｘ（１〜ｎ）…映像信号線。
【図１】
2009069514.tif 000003
【図２】
2009069514.tif 000004
【図３】
2009069514.tif 000005
【図４】
2009069514.tif 000006
【図５】
2009069514.tif 000007
【図６】
2009069514.tif 000008
【図７】
2009069514.tif 000009
【図８】
2009069514.tif 000010
【図９】
2009069514.tif 000011