(57)【要約】      （修正有）【課題】低階調表示時の信号書き込み不足を無くすとともに発光電流のバラツキを抑制し、表示品位の向上したアクティブマトリクス型表示装置およびその駆動方法を提供する。【解決手段】表示装置は、映像信号線Ｘに映像信号、電流リセット信号、Ｎ（Ｎ＞１）倍電流リセット信号を出力する信号線駆動回路１５と、映像信号線に沿って配列された複数の画素部ＰＸと、を有している。画素部ＰＸの画素回路１８は、表示素子１６に駆動電流を出力するとともに、リセット電流を映像信号線に供給する駆動回路と、Ｎ倍電流リセット信号に対応するＮ倍リセット電流を映像信号線に供給するＮ倍電流リセット回路と、を有している。Ｎ倍電流リセット動作と、電流リセット動作と、映像信号を書込む信号書込み動作と、書込まれた映像信号に対応する大きさの駆動電流を駆動回路から表示素子に流す表示動作と、を順次行う。【選択図】図１
2009069395.tif 000002
【特許請求の範囲】
【請求項１】
複数の映像信号線と、
前記映像信号線に映像信号、電流リセット信号、Ｎ（Ｎ＞１）倍電流リセット信号を出力する電流源を有した信号線駆動回路と、
それぞれ表示素子と画素回路とを含み、前記映像信号線に沿って配列された複数の画素部であって、前記画素回路は、前記映像信号に対応した大きさの駆動電流を前記表示素子に出力するとともに、前記電流リセット信号に対応した大きさのリセット電流を前記映像信号線に供給する駆動回路と、前記Ｎ倍電流リセット信号に対応した前記リセット電流のＮ倍のＮ倍リセット電流を前記映像信号線に供給するＮ倍電流リセット回路と、を有している画素部と、
前記映像信号線を介して前記Ｎ倍電流リセット回路および駆動回路を前記信号線駆動回路に接続し、前記Ｎ倍電流リセット信号に対応する大きさのＮ倍リセット電流を前記Ｎ倍電流リセット回路および駆動回路から前記映像信号線に流して映像信号線をリセットするＮ倍電流リセット動作と、前記映像信号線に前記駆動回路を接続し、前記電流リセット信号に対応する大きさのリセット電流を前記駆動回路から前記映像信号線に流して映像信号線をリセットする電流リセット動作と、前記映像信号線を介して前記駆動回路に前記映像信号を書込む信号書込み動作と、前記書込まれた映像信号に対応する大きさの駆動電流を前記駆動回路から表示素子に流す表示動作と、を順次行う制御部と、
を備えたアクティブマトリクス型表示装置。
【請求項２】
前記駆動回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続され、前記映像信号に対応した大きさの駆動電流を出力するとともに、前記電流リセット信号に対応した大きさのリセット電流を出力する第１駆動トランジスタを備え、
前記Ｎ倍電流リセット回路は、前記第１駆動トランジスタのＮ倍のサイズを有し、第１端子が前記電圧電源に接続され第２端子が前記映像信号線に接続され、前記Ｎ倍電流リセット信号に対応した大きさのＮ倍リセット電流を映像信号線に出力する第２駆動トランジスタを備えている請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記駆動回路は、電圧電源間に前記表示素子および第１駆動トランジスタと直列に接続された出力スイッチと、前記第１駆動トランジスタの第１端子と制御端子との間の電位および前記第２駆動トランジスタの第１端子と制御端子との間の電位を保持する保持容量と、トランジスタにより形成され、前記第１駆動トランジスタの制御端子と第２端子と間に接続され第１駆動トランジスタの導通、非導通を制御する第１スイッチと、前記映像信号線と前記第１駆動トランジスタの制御端子との間に接続され、前記駆動回路と映像信号線との接続、非接続を制御する画素スイッチと、を備えている請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記Ｎ倍電流リセット回路は、前記電圧電源と映像信号線との間に前記第２駆動トランジスタと直列に接続された第２スイッチと、前記映像信号線と前記第１駆動トランジスタの第２端子および前記第２駆動トランジスタの第２端子との間に接続され、前記Ｎ倍電流リセット回路および駆動回路と映像信号線との接続、非接続を制御するリセットスイッチと、を備えている請求項３に記載のアクティブマトリクス型表示装置。
【請求項５】
複数の映像信号線と、
前記映像信号線に映像信号、Ｎ（Ｎ＞１）倍電流信号、電流リセット信号、Ｎ倍電流リセット信号を出力する電流源を有した信号線駆動回路と、
それぞれ表示素子と画素回路とを含み、前記映像信号線に沿って配列された複数の画素部であって、前記画素回路は、前記映像信号に対応した大きさの駆動電流を前記表示素子に出力するとともに、前記電流リセット信号に対応した大きさのリセット電流を前記映像信号線に供給する駆動回路を有している画素部と、
前記各映像信号線に接続され、前記Ｎ倍電流リセット信号に対応し前記リセット電流のＮ倍のＮ倍リセット電流を前記映像信号線に供給するＮ倍電流リセット回路と、
前記Ｎ倍電流リセット回路を前記映像信号線に接続し、前記Ｎ倍電流信号に対応する信号電流を前記Ｎ倍電流リセット回路から映像信号線に書込むＮ倍電流書込み動作と、前記Ｎ倍電流リセット回路および駆動回路を前記映像信号線に接続し、前記Ｎ倍電流リセット信号に対応する大きさのＮ倍リセット電流を前記Ｎ倍電流リセット回路および駆動回路から前記映像信号線に流して映像信号線をリセットするＮ倍電流リセット動作と、前記映像信号線に前記駆動回路を接続し、前記電流リセット信号に対応する大きさのリセット電流を前記駆動回路から前記映像信号線に流して映像信号線をリセットする電流リセット動作と、前記映像信号線を介して前記駆動回路に前記映像信号を書込む信号書込み動作と、前記書込まれた映像信号に対応する大きさの駆動電流を前記駆動回路から表示素子に流す表示動作と、を順次行う制御部と、
を備えたアクティブマトリクス型表示装置。
【請求項６】
前記各駆動回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続され、前記映像信号に対応した大きさの駆動電流を出力するとともに、前記電流リセット信号に対応した大きさのリセット電流を出力する第１駆動トランジスタを備え、
前記Ｎ倍電流リセット回路は、前記第１駆動トランジスタのＮ倍のサイズを有し、第１端子が電圧電源に接続され第２端子が前記映像信号線に接続され、前記Ｎ倍電流信号に対応した大きさのＮ倍信号電流、および、前記Ｎ倍電流リセット信号に対応した大きさのＮ倍リセット電流を映像信号線に出力する第２駆動トランジスタを備えている請求項５に記載のアクティブマトリクス型表示装置。
【請求項７】
前記駆動回路は、電圧電源間に前記表示素子および第１駆動トランジスタと直列に接続された出力スイッチと、前記第１駆動トランジスタの第１端子と制御端子との間の電位を保持する保持容量と、トランジスタにより形成され、前記第１駆動トランジスタの制御端子と第２端子と間に接続され第１駆動トランジスタの導通、非導通を制御する第１スイッチと、前記映像信号線と前記第１駆動トランジスタの制御端子との間に接続され、前記駆動回路と映像信号線との接続、非接続を制御する画素スイッチと、前記映像信号線と前記第１駆動トランジスタの第２端子との間に接続され、前記駆動回路と映像信号線との接続、非接続を制御するリセットスイッチと、を備えている請求項６に記載のアクティブマトリクス型表示装置。
【請求項８】
前記Ｎ倍電流リセット回路は、前記第２駆動トランジスタの第１端子と制御端子との間の電位を保持する保持容量と、トランジスタにより形成され、前記第２駆動トランジスタの制御端子と第２端子と間に接続され第２駆動トランジスタの導通、非導通を制御する第２スイッチと、前記映像信号線と前記第２駆動トランジスタの第２端子との間に接続され、前記Ｎ倍電流リセット回路と映像信号線との接続、非接続を制御する選択スイッチと、を備えている請求項７に記載のアクティブマトリクス型表示装置。
【請求項９】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項１ないし８のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項１０】
複数の映像信号線と、前記映像信号線に映像信号、電流リセット信号、Ｎ（Ｎ＞１）倍電流リセット信号を出力する電流源を有した信号線駆動回路と、それぞれ表示素子と画素回路とを含み、前記映像信号線に沿って配列された複数の画素部であって、前記画素回路は、前記映像信号に対応した大きさの駆動電流を前記表示素子に出力するとともに、前記電流リセット信号に対応した大きさのリセット電流を前記映像信号線に供給する駆動回路と、前記Ｎ倍電流リセット信号に対応した前記リセット電流のＮ倍のＮ倍リセット電流を前記映像信号線に供給するＮ倍電流リセット回路と、を有している画素部と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記Ｎ倍電流リセット回路および駆動回路を前記映像信号線に接続し、前記Ｎ倍電流リセット信号に対応する大きさのＮ倍リセット電流を前記Ｎ倍電流リセット回路および駆動回路から前記映像信号線に流して、映像信号線をＮ倍リセット電流によりリセットし、
前記Ｎ倍電流リセットに続いて、前記映像信号線に前記駆動回路を接続し、前記電流リセット信号に対応した大きさのリセット電流を前記駆動回路から前記映像信号線に流して、映像信号線を電流リセットし、
前記電流リセットの後、前記映像信号線を介して前記駆動回路に前記映像信号を書込み、
前記書込まれた映像信号に対応する大きさの駆動電流を前記駆動回路から表示素子に流して表示するアクティブマトリクス型表示装置の駆動方法。
【請求項１１】
複数の映像信号線と、前記映像信号線に映像信号、Ｎ（Ｎ＞１）倍電流信号、電流リセット信号、Ｎ倍電流リセット信号を出力する電流源を有した信号線駆動回路と、それぞれ表示素子と画素回路とを含み、前記映像信号線に沿って配列された複数の画素部であって、前記画素回路は、前記映像信号に対応した大きさの駆動電流を前記表示素子に出力するとともに、前記電流リセット信号に対応した大きさのリセット電流を前記映像信号線に供給する駆動回路を有している画素部と、前記各映像信号線に接続され、前記Ｎ倍電流リセット信号に対応し前記リセット電流のＮ倍のＮ倍リセット電流を前記映像信号線に供給するＮ倍電流リセット回路と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記Ｎ倍電流リセット回路を前記信号線駆動回路に接続し、前記Ｎ倍電流信号に対応するＮ倍信号電流を前記Ｎ倍電流リセット回路から映像信号線に供給して書込み、
前記Ｎ倍電流リセット回路および駆動回路を前記映像信号線に接続し、前記Ｎ倍電流リセット信号に対応した大きさのＮ倍リセット電流を前記Ｎ倍電流リセット回路および駆動回路から前記映像信号線に流して映像信号線をＮ倍リセット電流によりリセットし、
前記映像信号線に前記駆動回路を接続し、前記電流リセット信号に対応した大きさのリセット電流を前記駆動回路から前記映像信号線に流して映像信号線をリセットし、
前記リセットされた前記映像信号線を介して前記駆動回路に前記映像信号を書込み、
前記書込まれた映像信号に対応する大きさの駆動電流を前記駆動回路から表示素子に流して表示するアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置は、各画素に表示素子としての有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。画素回路は、例えば、有機ＥＬ素子と電源線との間に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。このような有機ＥＬ表示装置として、電流信号により画素回路への画像情報を供給する方式が知られている（例えば、特許文献１）。
【０００５】
電流信号により信号供給を行なう表示装置の場合、駆動トランジスタの閾値、移動度や寸法などのバラツキが駆動電流に与える影響を低減することができ、駆動トランジスタの特性のバラツキに起因する表示ムラの発生を抑制することができる。
【０００６】
しかしながら、電流信号により映像信号供給を行なう場合、信号供給を行なう配線の配線容量に起因して、十分な信号供給ができなくなる恐れがある。特に、画素回路に書き込む映像信号の電流値が小さい場合に書き込み不足に起因する表示不良が生じる、という問題がある。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で映像信号の書き込みが困難となり、表示上不具合が生じる。
【０００７】
このような配線容量に起因した映像信号の書き込み不足を防止するため、映像信号書き込みの前に、信号配線にリセット電流を供給し、信号配線の電位を所望の電位に設定する表示装置が提案されている（例えば、特許文献１）。このような構成の表示装置によれば、低階調表示においても、配線容量に起因する信号電流の書き込み不足を低減することが可能となる。
【特許文献１】米国特許第６３７３４５４号明細書
【特許文献２】特開２００６−２８４９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のように構成された表示装置において、リセット電流値が大きいと、発光時の電流ばらつきが大きくなり、表示ムラ発生の要因となる。逆に、リセット電流値が小さいと、信号配線負荷のため、所望の電位までリセットしきれず、低階調映像信号の書き込み不足を補償することが困難となる。
【０００９】
本発明は、上記課題に鑑みなされたもので、その目的は、低階調表示時の信号書き込み不足を無くすとともに発光電流のバラツキを抑制し、表示品位の向上したアクティブマトリクス型表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、複数の映像信号線と、前記映像信号線に映像信号、電流リセット信号、Ｎ（Ｎ＞１）倍電流リセット信号を出力する電流源を有した信号線駆動回路と、それぞれ表示素子と画素回路とを含み、前記映像信号線に沿って配列された複数の画素部であって、前記画素回路は、前記映像信号に対応した大きさの駆動電流を前記表示素子に出力するとともに、前記電流リセット信号に対応した大きさのリセット電流を前記映像信号線に供給する駆動回路と、前記Ｎ倍電流リセット信号に対応した前記リセット電流のＮ倍のＮ倍リセット電流を前記映像信号線に供給するＮ倍電流リセット回路と、を有している画素部と、前記映像信号線を介して前記Ｎ倍電流リセット回路および駆動回路を前記信号線駆動回路に接続し、前記Ｎ倍電流リセット信号に対応する大きさのＮ倍リセット電流を前記Ｎ倍電流リセット回路および駆動回路から前記映像信号線に流して映像信号線をリセットするＮ倍電流リセット動作と、前記映像信号線に前記駆動回路を接続し、前記電流リセット信号に対応する大きさのリセット電流を前記駆動回路から前記映像信号線に流して映像信号線をリセットする電流リセット動作と、前記映像信号線を介して前記駆動回路に前記映像信号を書込む信号書込み動作と、前記書込まれた映像信号に対応する大きさの駆動電流を前記駆動回路から表示素子に流す表示動作と、を順次行う制御部と、を備えている。
【００１１】
この発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、複数の映像信号線と、前記映像信号線に映像信号、電流リセット信号、Ｎ（Ｎ＞１）倍電流リセット信号を出力する電流源を有した信号線駆動回路と、それぞれ表示素子と画素回路とを含み、前記映像信号線に沿って配列された複数の画素部であって、前記画素回路は、前記映像信号に対応した大きさの駆動電流を前記表示素子に出力するとともに、前記電流リセット信号に対応した大きさのリセット電流を前記映像信号線に供給する駆動回路と、前記Ｎ倍電流リセット信号に対応した前記リセット電流のＮ倍のＮ倍リセット電流を前記映像信号線に供給するＮ倍電流リセット回路と、を有している画素部と、を備えたアクティブマトリクス型表示装置の駆動方法であって、  
前記Ｎ倍電流リセット回路および駆動回路を前記映像信号線に接続し、前記Ｎ倍電流リセット信号に対応する大きさのＮ倍リセット電流を前記Ｎ倍電流リセット回路および駆動回路から前記映像信号線に流して、映像信号線をＮ倍リセット電流によりリセットし、前記Ｎ倍電流リセットに続いて、前記映像信号線に前記駆動回路を接続し、前記電流リセット信号に対応した大きさのリセット電流を前記駆動回路から前記映像信号線に流して、映像信号線を電流リセットし、前記電流リセットの後、前記映像信号線を介して前記駆動回路に前記映像信号を書込み、前記書込まれた映像信号に対応する大きさの駆動電流を前記駆動回路から表示素子に流して表示する駆動方法である。
【発明の効果】
【００１２】
本発明によれば、低階調表示時の信号書き込み不足を無くすとともに発光電流のバラツキを抑制し、表示品位の向上したアクティブマトリクス型表示装置およびその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下図面を参照しながら、この発明の第１の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。  
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０およびこの有機ＥＬパネル１０の動作を制御するコントローラ１２を備えている。
【００１４】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）、を備えている。また、有機ＥＬパネル１０は、第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４および信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成され、コントローラ１２とともに制御部を構成している。
【００１５】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１６】
図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６を駆動し発光を制御する駆動回路２８と、映像信号線にリセット電流およびＮ倍リセット電流を流すＮ倍電流リセット回路３０と、を有している。この画素回路１８の駆動回路２８は、画素スイッチＳＳＴ、第１駆動トランジスタＤＲＴ１、第１スイッチＴＣＴ、出力スイッチＢＣＴ、キャパシタとしての保持容量Ｃｓを備えている。また、Ｎ倍電流リセット回路３０は、リセットスイッチＲＳＴ、第２スイッチＢＣＴ２、および第２駆動トランジスタＤＲＴ２を備えている。
【００１７】
画素スイッチＳＳＴ、第１駆動トランジスタＤＲＴ１、第１スイッチＴＣＴ、出力スイッチＢＣＴ、リセットスイッチＲＳＴ、第２スイッチＢＣＴ２、および第２駆動トランジスタＤＲＴ２は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。第２駆動トランジスタＤＲＴ２は、Ｎチャネル型の薄膜トランジスタにより構成されている。
【００１８】
本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。第２駆動トランジスタＤＲＴ２のサイズは、第１駆動トランジスタＤＲＴ１のサイズのＮ倍（Ｎ＞１）に形成されている。例えば、第１駆動トランジスタＤＲＴ１のチャネル長をＬ１、チャネル幅をＷ１とした場合、第１駆動トランジスタＤＲＴ１のサイズ（Ｗ１／Ｌ１）に対して、第２駆動トランジスタＤＲＴ２のサイズはＮ（Ｗ１／Ｌ１）に形成されている。後述するように、第２駆動トランジスタＤＲＴ２は、第１駆動トランジスタＤＲＴ１に対してＮ倍のリセット電流を出力する。
【００１９】
画素スイッチＳＳＴ、第１駆動トランジスタＤＲＴ１、第１スイッチＴＣＴ、出力スイッチＢＣＴ、リセットスイッチＲＳＴ、第２スイッチＢＣＴ２、および第２駆動トランジスタＤＲＴ２は、の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００２０】
第１駆動トランジスタＤＲＴ１は、高電位の電圧電源線Ｖｄｄと低電位の基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量の駆動電流を有機ＥＬ素子に出力する。ここでは、第１駆動トランジスタＤＲＴ１は、そのソースが電圧電源線Ｖｄｄに接続され、ドレインが有機ＥＬ素子１６の陽極に接続される。基準電圧電源線Ｖｓｓおよび電圧電源線Ｖｄｄは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。
【００２１】
保持容量Ｃｓは、第１駆動トランジスタＤＲＴ１のソース、ゲート間に接続され、映像信号により決定される第１駆動トランジスタＤＲＴ１のゲート制御電位を保持する。画素スイッチＳＳＴは、対応する映像信号線Ｘ（１〜ｎ）と第１駆動トランジスタＤＲＴ１のドレインとの間に接続され、そのゲートは対応する第１走査線Ｓｇａ（１〜ｍ）に接続されている。画素スイッチＳＳＴは、第１走査線Ｓｇａ（１〜ｍ）から供給される制御信号Ｓａ（１〜ｍ）に応答して、対応する映像信号線Ｘ（１〜ｎ）から映像信号を取り込む。
【００２２】
第１スイッチＴＣＴは、第１駆動トランジスタＤＲＴ１のドレイン、ゲート間に接続され、そのゲートは、第３走査線Ｓｇｃ（１〜ｍ）に接続されている。第１スイッチＴＣＴ１は、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号Ｓｃ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第１駆動トランジスタＤＲＴ１のゲート、ドレイン間の接続、非接続を制御する。
【００２３】
出力スイッチＢＣＴは、第１駆動トランジスタＤＲＴ１のドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第４走査線Ｓｇｄ（１〜ｍ）に接続されている。出力スイッチＢＣＴは、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号Ｓｄ（１〜ｍ）によりオン、オフ制御され、第１駆動トランジスタＤＲＴ１と有機ＥＬ素子１６との接続、非接続を制御する。
【００２４】
第２駆動トランジスタＤＲＴ２は、そのソースが電圧電源線Ｖｄｄに接続され、ドレインが映像信号線Ｘ１に接続される。第２駆動トランジスタＤＲＴ２は、第１スイッチＴＣＴのソースに接続されている。保持容量Ｃｓは、第２駆動トランジスタＤＲＴ２のソース、ゲート間に接続されている。
【００２５】
リセットスイッチＲＳＴは、そのドレインが対応する映像信号線Ｘ（１〜ｎ）に接続され、ソースが、第１駆動トランジスタＤＲＴ１および第２駆動トランジスタＤＲＴ２のドレインに接続され、更に、ゲートが第３走査線Ｓｇｃ（１〜ｍ）に接続されている。リセットスイッチＲＳＴは、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号Ｓｃ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第１および第２駆動トランジスタＤＲＴ１、ＤＲＴ２と、映像信号線Ｘ（１〜ｎ）との間の接続、非接続を制御する。
【００２６】
第２スイッチＢＣＴ２は、第２駆動トランジスタＤＲＴ２のドレインとリセットスイッチＲＳＴのソースとの間に接続され、そのゲートは、第２走査線Ｓｇｂ（１〜ｍ）に接続されている。第２スイッチＢＣＴ２は、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号Ｓｂ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第２駆動トランジスタＤＲＴ２と映像信号線Ｘ（１〜ｎ）との間の接続、非接続を制御する。
【００２７】
次に図３を参照して、第１駆動トランジスタＤＲＴ１および有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
第１駆動トランジスタＤＲＴ１を構成するＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。第１駆動トランジスタＤＲＴ１のドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介して出力スイッチＢＣＴに接続されている。
【００２８】
なお、第２駆動トランジスタＤＲＴ２、画素スイッチＳＳＴ、第１スイッチＴＣＴ、第２スイッチＢＣＴ２、リセットスイッチＲＳＴ、出力スイッチＢＣＴを構成する各薄膜トランジスタも上記と同一の構造に形成されている。前述したように、第２駆動トランジスタＤＲＴ２は、そのチャネル幅、つまり、チャネル領域５０ｃの幅が、第１駆動トランジスタのチャネル幅のＮ倍（Ｎ＞１）に形成されている。
【００２９】
層間絶縁膜５４上には映像信号線Ｘ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００３０】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００３１】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００３２】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と反対側の面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００３３】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００３４】
走査線駆動回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および第２に示すように、出力バッファを介して各行の表示画素ＰＸに４種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｓｄ（１〜ｍ）を供給する。これにより、各第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ（１〜ｍ）、制御信号Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、制御信号Ｓｄ（１〜ｍ）により駆動される。
【００３５】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号電流Ｉｓｉｇとし、複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。図２に示すように、信号線駆動回路１５は、各映像信号線Ｘ（１〜ｎ）に接続された複数の電流供給部１７を備えている。電流源として機能する電流供給部１７は、映像信号線Ｘ（１〜ｎ）を通して映像信号、電流リセット信号、Ｎ倍電流リセット信号を出力する。ここで、Ｎは、１よりも大きい整数である。映像信号、電流リセット信号およびＮ倍電流リセット信号は、それぞれ時分割することにより、同一の映像信号配線Ｘ（１〜ｎ）を用いて複数の表示画素ＰＸに供給される。
【００３６】
電流リセット信号に応じて画素回路から供給されるリセット電流Ｉｒ＝Ｉ０は、書き込む映像信号Ｉｓｉｇに対応した電流量に設定され、Ｎ倍電流リセット信号に応じて供給されるＮ倍リセット電流Ｉｒ＝（Ｎ＋１）Ｉ０は、映像信号配線Ｘのリセット不足が生じない十分に大きな電流量に設定されている。リセット電流Ｉ０は、定電流としてもよく、あるいは階調に応じて可変する電流としてもよい。また、Ｎ倍リセット電流（Ｎ＋１）Ｉ０は、低階調表示時と高階調表示時とでＮの値を変えても良い。
【００３７】
上記のように構成された有機ＥＬ表示装置において、画素回路１８の動作は、Ｎ倍電流リセット動作、電流リセット動作、信号書き込み動作、および発光動作に分けられる。
【００３８】
図４は、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｓｄ（１〜ｍ）のオン、オフ（ｈｉｇｈ、Ｌｏｗ）に伴う各素子のオン・オフタイミングを示す図である。図５は、ｍ行目の表示画素ＰＸにおける画素回路１８の動作を模式的に示している。
【００３９】
図４および図５に示すように、画像表示に際して、まず、Ｎ倍電流リセット動作を行う。Ｎ倍電流リセット動作では、例えば、ｍ行目の表示画素ＰＸに対し、走査線駆動回路１４から、出力スイッチＢＣＴおよび画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓａｍ、Ｓｄｍが出力される。同時に、走査線駆動回路１４から第１スイッチＴＣＴ、第２スイッチＢＣＴ２、およびリセットスイッチＲＳＴをオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓｂｍ、Ｓｃｍが出力される。これにより、出力スイッチＢＣＴおよび画素スイッチＳＳＴがオフ（非導通状態）、また、第１スイッチＴＣＴ、第２スイッチＢＣＴ２、およびリセットスイッチＲＳＴがオン（導通状態）に切換えられ、Ｎ倍電流リセット動作が開始される。
【００４０】
Ｎ倍電流リセット期間において、信号線駆動回路１５の対応する電流供給部１７から映像信号線Ｘ１にＮ倍電流リセット信号が出力され、リセットスイッチＲＳＴにより選択された表示画素ＰＸに供給される。
【００４１】
表示画素ＰＸにおいて、第１スイッチＴＣＴおよび第２スイッチＢＣＴはオン状態にあり、第１駆動トランジスタＤＲＴ１および第２駆動トランジスタＤＲＴ２は、それぞれゲートとドレインとが導通したダイオード接続状態にある。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１および第２駆動トランジスタＤＲＴ２を通して、映像信号線Ｘ１にＮ倍電流リセット信号に対応するＮ倍リセット電流（Ｎ＋１）Ｉ０が流れる。この際、第２駆動トランジスタＤＲＴ２のサイズは第２駆動トランジスタＤＲＴ１のサイズに対してＮ倍に形成されている。そのため、Ｎ倍リセット電流（Ｎ＋１）Ｉ０は、第１駆動トランジスタＤＲＴ１と第２駆動トランジスタＤＲＴ２とからほぼ１：Ｎの割合で供給される。すなわち、第１駆動トランジスタＤＲＴ１にはリセット電流Ｉ０、第２駆動トランジスタＤＲＴ２にはＮ倍のリセット電流Ｎ×Ｉ０が流れる。これにより、保持容量Ｃｓは、第１および第２駆動トランジスタにＮ倍リセット電流（Ｎ＋１）Ｉ０が流れるときのソース−ゲート間電位をゲート制御電位として保持するとともに、映像信号線Ｘ１はＮ倍リセット電流（Ｎ＋１）Ｉ０によりリセットされ、所望のＮ倍リセット電位に達する。
【００４２】
次に、図４および図６に示すように、制御信号Ｓｂｍがオフ電位（ハイレベル）となり、第２スイッチＢＣＴ２がオフとなる。これにより、電流リセット動作が開始する。  
電流リセット期間において、信号線駆動回路１５の対応する電流供給部１７から映像信号線Ｘ１にリセット電流信号が出力され、リセットスイッチＲＳＴにより選択された表示画素ＰＸに供給される。
【００４３】
表示画素ＰＸにおいて、第１スイッチＴＣＴはオン状態にあり、第１駆動トランジスタＤＲＴ１は、ゲートとドレインとが導通したダイオード接続状態にある。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１を通して、映像信号線Ｘ１にリセット電流Ｉ０が流れ、映像信号線Ｘ１は第１駆動トランジスタＤＲＴ１のトランジスタ特性に応じたリセット電位に達する。同時に、保持容量Ｃｓは、第１駆動トランジスタＤＲＴ１にリセット電流Ｉ０が流れるときのソース−ゲート間電位をゲート制御電位として保持する。
【００４４】
続いて、図４および図７に示すように、制御信号Ｓｃｍがオフ電位（ハイレベル）となり、リセットスイッチＲＳＴ、および第１スイッチＴＣＴがオフとなる。これにより、電流リセット動作が終了する。更に、制御信号Ｓａｍがオン電位（ローレベル）となり、画素スイッチＳＳＴがオンとなり、第２スイッチＢＣＴ２および出力スイッチＢＣＴはオフ（非導通状態）に維持される。これにより、信号書き込み動作が開始する。
【００４５】
信号書き込み期間において、信号線駆動回路１５から映像信号Ｉｓｉｇが映像信号線Ｘ１に出力され、画素スイッチＳＳＴを介して、選択された表示画素ＰＸに供給される。選択された表示画素ＰＸでは、画素スイッチＳＳＴが閉じている間、映像信号Ｉｓｉｇに対応する電流が保持容量Ｃｓから映像信号線Ｘ１に出力される。画素スイッチＳＳＴを閉じてから所定供給時間Ｔ経過した後、画素スイッチＳＳＴがオフに切り換えられる。表示階調に応じて供給時間Ｔを制御することにより、表示階調に対応するゲート制御電位（Ｉｓｉｇ×Ｔｓｉｇ＝Ｃｓｉｇ×ΔＶ）が保持容量Ｃｓに書き込まれる。
【００４６】
次に、図４および図８に示すように、制御信号Ｓａｍがオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、信号書込み動作が終了する。続いて、制御信号Ｓｄｍがオン電位（ローレベル）となり、出力スイッチＢＣＴがオンとなる。他のスイッチはオフに維持される。これにより、発光動作が開始される。
【００４７】
発光期間において、第１駆動トランジスタＤＲＴ１は、保持容量Ｃｓに書込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。これにより有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作が開始される。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｄｍがオフ電位となるまで発光状態を維持する。
【００４８】
上述したＮ倍電流リセット動作、電流リセット動作、信号書き込み動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００４９】
ところで、Ｎ倍電流リセット動作およびリセット動作を含んでいない有機ＥＬ表示装置では、例えば、ｍ−１行目の表示画素ＰＸで高階調域内の階調を表示した場合、ｍ−１行目選択期間を開始する時点において、映像信号線Ｘの電位は、最低階調に対応した電位よりも遥かに低い電位に設定されている。そのため、ｍ行目の表示画素ＰＸで低階調域内の階調を表示するためには、ｍ行目選択期間の書込動作により、映像信号線Ｘの電位を大幅に高める必要がある。すなわち、書込電流Ｉｓｉｇが小さいにも拘らず、映像信号線Ｘの電位を大幅に変化させなければならない。そのため、ｍ行目選択期間の書込動作によって駆動トランジスタＤＲＴ１のゲート電位を書込電流Ｉｓｉｇに対応した値に正確に設定することが難しい。
【００５０】
これに対し、上述した第１の実施形態に係る有機ＥＬ表示装置およびその駆動方法によれば、Ｎ倍電流リセット動作により映像信号線ＸをＮ倍リセット電流（Ｎ＋１）Ｉ０で確実にリセットとしてＮ倍リセット電位とした後、電流リセット動作により映像信号線Ｘをリセット電流Ｉ０でリセットし、映像信号線Ｘの電位を駆動トランジスタＤＲＴ１の特性に応じたリセット電位に設定している。この状態で、画素回路に映像信号の書込み動作を行った後、発光動作を開始している。比較的大きなＮ倍リセット電流により映像信号線ＸをＮ倍電流リセットすることにより、映像信号線のリセット不足を解消することができる。そして、Ｎ倍電流リセットの後、通常のリセット電流により映像信号線をリセットすることにより、映像信号線の電位を書き込む映像信号に対応する電位に近づけ、電位差を低減することができる。これにより、映像信号の書込み時、映像信号線の電位を大幅に変える必要がなく、映像信号線の電位を映像信号に応じた電位に確実に設定することができる。低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止し、発光電流のバラツキを防止することができる。
【００５１】
このように、本実施形態に係る有機ＥＬ表示装置およびその駆動方法によれば、低輝度で表示を行う場合でも、配線容量に影響されることなく、充分にかつ短時間で信号電流を書き込むことができ、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。
【００５２】
映像信号線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも低電流の映像信号の書き込み不足も解消することができる。例えば、従来では、最高階調表示（白表示）の映像信号の書き込みを行なった後、最低階調表示（黒表示）の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することも可能となる。また、中階調域及び高階調域内の階調においても、すなわち、全階調領域において、高い再現性で表示することができる。
【００５３】
なお、上述した第１の実施形態において、画素回路１８の第１スイッチＴＣＴ、第２スイッチＢＣＴ２、出力スイッチＢＣＴ、画素スイッチＳＳＴは、Ｐチャネル型のＴＦＴに限らず、Ｎチャネル型のＴＦＴにより構成してもよい。第１の実施形態において、画素回路は、図２に示した構造としたが、他の構造を採用することも可能である。例えば、第１スイッチＴＣＴは、第１駆動トランジスタＤＲＴ１のドレインとゲートとの間に接続する代わりに、第１駆動トランジスタＤＲＴ１のドレインとリセットスイッチＲＳＴとの間に接続してもよい。また、第２スイッチＢＣＴは、第２駆動トランジスタＤＲＴ２のドレインとリセットスイッチＲＳＴとの間に接続する代わりに、第２駆動トランジスタＤＲＴ２のソースと電圧電源線Ｖｄｄとの間に接続してもよい。
【００５４】
次に、図９を参照して、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。第２の実施形態において、前述した第１の実施形態と同一の部分には同一の参照符号を付してその詳細な説明を省略する。
【００５５】
前述した第１の実施形態において、表示領域内に設けられた各表示画素の画素回路１８がＮ倍電流リセット回路を備えている構成としたが、第２の実施形態によれば、Ｎ倍電流リセット回路は、映像信号配線毎に１つ設けられ、表示領域１１の外側に位置した非表示領域１１ｂにおいて基板上に設けられている。
【００５６】
すなわち、有機ＥＬパネル１０は、絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、および表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）を備えている。また、有機ＥＬパネル１０は、非表示領域１１ｂにそれぞれ設けられ行方向に延びた第５走査線Ｓｇｅ１および第６走査線Ｓｇｅ２を備えている。
【００５７】
有機ＥＬパネル１０は、第１、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動するとともに、第５走査線Ｓｇｅ１および第６走査線Ｓｇｅ２を駆動する走査線駆動回路、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路を備えている。走査線駆動回路および信号線駆動回路は、非表示領域１１ｂで絶縁基板８上に一体的に形成されている。
【００５８】
各表示画素ＰＸは、対向電極間に光活性層を備えた有機ＥＬ素子１６と、この表示素子に駆動電流を供給する画素回路１８と、を含んでいる。  
図９に示すように、画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御するとともに、映像信号線にリセット電流を流す電流信号方式の画素回路である。この画素回路１８は、画素スイッチＳＳＴ、第１駆動トランジスタＤＲＴ１、第１スイッチＴＣＴ、出力スイッチＢＣＴ、キャパシタとしての保持容量Ｃｓ、リセットスイッチＲＳＴを備えている。
【００５９】
画素スイッチＳＳＴ、第１駆動トランジスタＤＲＴ１、第１スイッチＴＣＴ、出力スイッチＢＣＴ、リセットスイッチＲＳＴは、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００６０】
第１駆動トランジスタＤＲＴ１は、高電位の電圧電源線Ｖｄｄと低電位の基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量の駆動電流を有機ＥＬ素子に出力する。ここでは、第１駆動トランジスタＤＲＴ１は、そのソースが電圧電源線Ｖｄｄに接続され、ドレインが有機ＥＬ素子１６の陽極に接続される。基準電圧電源線Ｖｓｓおよび電圧電源線Ｖｄｄは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。
【００６１】
保持容量Ｃｓは、第１駆動トランジスタＤＲＴ１のソース、ゲート間に接続され、映像信号により決定される第１駆動トランジスタＤＲＴ１のゲート制御電位を保持する。画素スイッチＳＳＴは、対応する映像信号線Ｘ（１〜ｎ）と第１駆動トランジスタＤＲＴ１のドレインとの間に接続され、そのゲートは対応する第１走査線Ｓｇａ（１〜ｍ）に接続されている。画素スイッチＳＳＴは、第１走査線Ｓｇａ（１〜ｍ）から供給される制御信号Ｓａ（１〜ｍ）に応答して、対応する映像信号線Ｘ（１〜ｎ）から映像信号を取り込む。
【００６２】
第１スイッチＴＣＴは、第１駆動トランジスタＤＲＴ１のドレイン、ゲート間に接続され、そのゲートは、第３走査線Ｓｇｃ（１〜ｍ）に接続されている。第１スイッチＴＣＴ１は、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号Ｓｃ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第１駆動トランジスタＤＲＴ１のゲート、ドレイン間の接続、非接続を制御する。
【００６３】
出力スイッチＢＣＴは、第１駆動トランジスタＤＲＴ１のドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第４走査線Ｓｇｄ（１〜ｍ）に接続されている。出力スイッチＢＣＴは、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号Ｓｄ（１〜ｍ）によりオン、オフ制御され、第１駆動トランジスタＤＲＴ１と有機ＥＬ素子１６との接続、非接続を制御する。
【００６４】
リセットスイッチＲＳＴは、そのドレインが対応する映像信号線Ｘ（１〜ｎ）に接続され、ソースが、第１駆動トランジスタＤＲＴ１および第１スイッチＴＣＴのドレインに接続され、更に、ゲートが第３走査線Ｓｇｃ（１〜ｍ）に接続されている。リセットスイッチＲＳＴは、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号Ｓｃ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第１駆動トランジスタＤＲＴ１と、映像信号線Ｘ（１〜ｎ）との間の接続、非接続を制御する。
【００６５】
一方、Ｎ倍電流リセット回路３０は、映像信号配線Ｘ（１〜ｎ）毎に１つ設けられ、表示領域１１の外側に位置した非表示領域１１ｂにおいて基板上に設けられている。映像信号線Ｘ（１〜ｎ）にＮ倍リセット電流を流すＮ倍電流リセット回路３０は、選択スイッチＳＳＴ２、第２駆動トランジスタＤＲＴ２、第２スイッチＴＣＴ２、キャパシタとしての保持容量Ｃｓを備えている。
【００６６】
選択スイッチＳＳＴ２、第２駆動トランジスタＤＲＴ２、第２スイッチＴＣＴ２は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、Ｎ倍電流リセット回路３０の各駆動トランジスタおよび各スイッチは、各画素回路１８の駆動トランジスタおよびスイッチと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００６７】
第２駆動トランジスタＤＲＴ２のサイズは、第１駆動トランジスタＤＲＴ１のサイズのＮ倍（Ｎ＞１）に形成されている。例えば、第１駆動トランジスタＤＲＴ１のチャネル長をＬ１、チャネル幅をＷ１とした場合、第１駆動トランジスタＤＲＴ１のサイズ（Ｗ１／Ｌ１）に対して、第２駆動トランジスタＤＲＴ２のサイズはＮ（Ｗ１／Ｌ１）に形成されている。後述するように、第２駆動トランジスタＤＲＴ２は、第１駆動トランジスタＤＲＴ１に対してＮ倍のリセット電流を出力する。
【００６８】
第２駆動トランジスタＤＲＴ２は、そのソースが高電位の電圧電源線Ｖｄｄに接続され、ドレインが映像信号線Ｘに接続される。保持容量Ｃｓは、第２駆動トランジスタＤＲＴ２のソース、ゲート間に接続され、電流信号により決定される第２駆動トランジスタＤＲＴ２のゲート制御電位を保持する。選択スイッチＳＳＴ２は、対応する映像信号線Ｘ（１〜ｎ）と第２駆動トランジスタＤＲＴ２のドレインとの間に接続され、そのゲートは対応する第６走査線Ｓｇｅ１に接続されている。選択スイッチＳＳＴ２は、第６走査線Ｓｇｅ１から供給される制御信号Ｓｅ１に応答して、対応する映像信号線Ｘ（１〜ｎ）から電流信号を取り込む。
【００６９】
第２スイッチＴＣＴ２は、第２駆動トランジスタＤＲＴ１のドレイン、ゲート間に接続され、そのゲートは、第５走査線Ｓｇｅ２に接続されている。第２スイッチＴＣＴ２は、第５走査線Ｓｇｅ２からの制御信号Ｓｅ２に応じてオン（導通状態）、オフ（非導通状態）され、第２駆動トランジスタＤＲＴ２のゲート、ドレイン間の接続、非接続を制御する。
【００７０】
なお、第１、第２駆動トランジスタＤＲＴ１、ＤＲＴ２、画素スイッチＳＳＴ、第１スイッチＴＣＴ、第２スイッチＴＣＴ２、リセットスイッチＲＳＴ、出力スイッチＢＣＴ、選択スイッチＳＳＴ２を構成する各薄膜トランジスタは、前述した第１の実施形態と同一の構造に形成されている。第２駆動トランジスタＤＲＴ２は、そのチャネル幅、つまり、チャネル領域の幅が、第１駆動トランジスタのチャネル幅のＮ倍（Ｎ＞１）に形成されている。チャネル領域の幅をＮ倍にする代わりとして、チャネル長をＮ倍としてもよい。
【００７１】
有機ＥＬ表示パネルの走査線駆動回路は、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｓｄ（１〜ｍ）、Ｓｅ１、Ｓｅ２を供給する。これにより、各第１、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ（１〜ｍ）、Ｓｃ（１〜ｍ）、制御信号Ｓｄ（１〜ｍ）により駆動される。また、第５および第６走査線Ｓｇｅ１、Ｓｇｅ２は、それぞれ制御信号Ｓｅ１、Ｓｅ２により駆動される。
【００７２】
信号線駆動回路は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号電流Ｉｓｉｇとし、複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。図９に示すように、信号線駆動回路は、各映像信号線Ｘ（１〜ｎ）に接続された複数の電流供給部１７を備えている。電流供給部１７は、映像信号線Ｘ（１〜ｎ）を通して映像信号、Ｎ倍電流信号、電流リセット信号、Ｎ倍電流リセット信号を出力する。ここで、Ｎは、１よりも大きい整数である。映像信号、電流リセット信号およびＮ倍電流リセット信号は、同一の映像信号配線Ｘ（１〜ｎ）を用いて複数の表示画素ＰＸおよびＮ倍電流リセット回路３０に供給される。
【００７３】
電流リセット信号に応じて供給されるリセット電流Ｉ０は、書き込む映像信号Ｉｓｉｇに対応した電流量に設定され、Ｎ倍電流リセット信号に応じて供給されるＮ倍リセット電流（Ｎ＋１）Ｉ０は、映像信号配線Ｘのリセット不足が生じない十分に大きな電流量に設定されている。リセット電流Ｉ０は、定電流としてもよく、あるいは階調に応じて可変する電流としてもよい。また、Ｎ倍リセット電流（Ｎ＋１）Ｉ０は、低階調表示時と高階調表示時とでＮの値を変えても良い。
【００７４】
上記のように構成された有機ＥＬ表示装置において、表示動作は、Ｎ倍電流書込み動作、Ｎ倍電流リセット動作、電流リセット動作、信号書き込み動作、および発光動作に分けられる。
【００７５】
図１０は、制御信号Ｓａ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｓｄ（１〜ｍ）、Ｓｅ１、Ｓｅ２のオン、オフ（ｈｉｇｈ、Ｌｏｗ）に伴う各素子のオン・オフタイミングを示す図である。図１１は、ｍ行目の表示画素ＰＸにおける画素回路１８およびＮ倍電流リセット回路３０の動作を模式的に示している。
【００７６】
図１０および図１１に示すように、画像表示に際して、まず、Ｎ倍電流書込み動作を行う。Ｎ倍電流書込み動作では、例えば、ｍ行目の表示画素ＰＸに対し、走査線駆動回路から、画素スイッチＳＳＴ、第１スイッチＴＣＴ、リセットスイッチＲＳＴ、および出力スイッチＢＣＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓａｍ、Ｓｃｍ、Ｓｄｍが出力される。これにより、画素スイッチＳＳＴ、第１スイッチＴＣＴ、リセットスイッチＲＳＴ、および出力スイッチＢＣＴがオフ（非導通状態）に切り換えられる。同時に、走査線駆動回路からＮ倍電流リセット回路３０の第２スイッチＴＣＴ２および選択スイッチＳＳＴ２をオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓｅ１、Ｓｅ２が出力される。これにより、第２スイッチＴＣＴ２および選択スイッチＳＳＴ２がオン（導通状態）に切換えられ、Ｎ倍電流書込み動作が開始される。
【００７７】
Ｎ倍電流書込み期間において、信号線駆動回路１５の対応する電流供給部１７から映像信号線Ｘ１にＮ倍電流信号が出力される。Ｎ倍電流リセット回路３０において、第２スイッチＴＣＴはオン状態にあり、第２駆動トランジスタＤＲＴは、ゲートとドレインとが導通したダイオード接続状態にある。これにより、電圧電源線Ｖｄｄから第２駆動トランジスタＤＲＴ１を通して、映像信号線Ｘ１にＮ倍電流信号に対応するＮ倍電流（Ｎ）Ｉ０、つまり、後述するリセット電流Ｉ０のＮ倍（Ｎ＞１）の電流が流れる。これにより、保持容量Ｃｓは、第２駆動トランジスタＤＲＴ２にＮ倍電流（Ｎ）Ｉ０が流れるときのソース−ゲート間電位をゲート制御電位として保持するとともに、映像信号線Ｘ１はＮ倍電流に対応する電位に達する。
【００７８】
次に、図１０および図１２に示すように、Ｎ倍電流リセット動作を行う。Ｎ倍電流リセット動作では、ｍ行目の表示画素ＰＸに対し、走査線駆動回路から第１スイッチＴＣＴおよびリセットスイッチＲＳＴをオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓｃｍが出力され、また、Ｎ倍電流リセット回路３０の第２スイッチＴＣＴ２をオフ状態とするハイレベルの制御信号Ｓｅ２が出力される。これにより、出力スイッチＢＣＴおよび画素スイッチＳＳＴがオフ（非導通状態）、第１スイッチＴＣＴおよびリセットスイッチＲＳＴがオン（導通状態）に切換えられ、また、第２スイッチＴＣＴ２がオフに切り換えられる。画素回路１８の出力スイッチＢＣＴ、画素スイッチＳＳＴ、およびＮ倍電流リセット回路３０の選択スイッチＳＳＴ２はオン状態に維持される。これにより、Ｎ倍電流リセット動作が開始される。
【００７９】
Ｎ倍電流リセット期間において、信号線駆動回路の対応する電流供給部１７から映像信号線Ｘ１にＮ倍電流リセット信号が出力され、電圧電源線Ｖｄｄと映像信号線Ｘ１との間に、Ｎ倍電流リセット信号に対応するＮ倍リセット電流（Ｎ＋１）Ｉ０が流れる。この際、第２駆動トランジスタＤＲＴ２のサイズは第２駆動トランジスタＤＲＴ１のサイズに対してＮ倍に形成されている。そのため、Ｎ倍リセット電流（Ｎ＋１）Ｉ０は、第１駆動トランジスタＤＲＴ１と第２駆動トランジスタＤＲＴ２とからほぼ１：Ｎの割合で供給される。
【００８０】
すなわち、リセットスイッチＲＳＴにより選択された表示画素ＰＸにおいて、第１スイッチＴＣＴはオン状態にあり、第１駆動トランジスタＤＲＴ１は、ゲートとドレインとが導通したダイオード接続状態にある。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１を通して、映像信号線Ｘ１にリセット電流信号Ｉ０が流れる。これにより、保持容量Ｃｓは、第１駆動トランジスタにリセット電流Ｉ０が流れるときのソース−ゲート間電位をゲート制御電位として保持する。また、Ｎ倍電流リセット回路３０の保持容量Ｃｓには、Ｎ倍リセット電流（Ｎ）Ｉ０を流すゲート制御電位が書き込まれているため、電圧電源線Ｖｄｄから第２駆動トランジスタＤＲＴ２を通して、映像信号線Ｘ１にＮ倍リセット電流（Ｎ）Ｉ０が流れる。これにより、映像信号線Ｘ１にはＮ倍リセット電流（Ｎ＋１）Ｉ０が流れる。従って、映像信号線Ｘ１は、Ｎ倍リセット電流（Ｎ＋１）Ｉ０によりリセットされ、所望のＮ倍リセット電位に達する。
【００８１】
次に、図１０および図１３に示すように、制御信号Ｓｅ２がオフ電位（ハイレベル）となり、選択スイッチＳＳＴ２がオフとなる。これにより、電流リセット動作が開始する。  
電流リセット期間において、信号線駆動回路の対応する電流供給部１７から映像信号線Ｘ１にリセット電流信号が出力される。リセットスイッチＲＳＴにより選択された表示画素ＰＸにおいて、第１スイッチＴＣＴはオン状態にあり、第１駆動トランジスタＤＲＴ１は、ゲートとドレインとが導通したダイオード接続状態にある。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１を通して、映像信号線Ｘ１にリセット電流Ｉ０が流れ、映像信号線Ｘ１は第１駆動トランジスタＤＲＴ１のトランジスタ特性に応じたリセット電位に達する。同時に、保持容量Ｃｓは、第１駆動トランジスタＤＲＴ１にリセット電流Ｉ０が流れるときのソース−ゲート間電位をゲート制御電位として保持する。
【００８２】
続いて、図１０および図１４に示すように、制御信号Ｓｃｍがオフ電位（ハイレベル）となり、リセットスイッチＲＳＴ、および第１スイッチＴＣＴがオフとなる。これにより、電流リセット動作が終了する。更に、制御信号Ｓａｍがオン電位（ローレベル）となり、画素スイッチＳＳＴがオンとなり、出力スイッチＢＣＴおよび選択スイッチＳＳＴ２はオフ（非導通状態）に維持される。これにより、信号書き込み動作が開始する。
【００８３】
信号書き込み期間において、信号線駆動回路から映像信号Ｉｓｉｇが映像信号線Ｘ１に出力され、画素スイッチＳＳＴを介して、選択された表示画素ＰＸに供給される。選択された表示画素ＰＸでは、画素スイッチＳＳＴが閉じている間、映像信号Ｉｓｉｇに対応する電流が保持容量Ｃｓから映像信号線Ｘ１に出力される。画素スイッチＳＳＴを閉じてから所定供給時間Ｔ経過した後、画素スイッチＳＳＴがオフに切り換えられる。表示階調に応じて供給時間Ｔを制御することにより、表示階調に対応するゲート制御電位（Ｉｓｉｇ×Ｔｓｉｇ＝Ｃｓｉｇ×ΔＶ）が保持容量Ｃｓに書き込まれる。
【００８４】
次に、図１０および図１５に示すように、制御信号Ｓａｍがオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、信号書込み動作が終了する。続いて、制御信号Ｓｄｍがオン電位（ローレベル）となり、出力スイッチＢＣＴがオンとなる。他のスイッチはオフに維持される。これにより、発光動作が開始される。
【００８５】
発光期間において、第１駆動トランジスタＤＲＴ１は、保持容量Ｃｓに書き込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。これにより有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作が開始される。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｄ１がオフ電位となるまで発光状態を維持する。
【００８６】
上述したＮ倍電流書込み動作、Ｎ倍電流リセット動作、電流リセット動作、信号書き込み動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００８７】
以上のように構成された第２の実施形態に係る有機ＥＬ表示装置およびその駆動方法によれば、前述した第１の実施形態と同様に、比較的大きなＮ倍リセット電流により映像信号線ＸをＮ倍電流リセットすることにより、映像信号線のリセット不足を解消することができる。そして、Ｎ倍電流リセットの後、通常のリセット電流により映像信号線をリセットすることにより、映像信号線の電位を書き込む映像信号電位に近づけ、電位差を低減することができる。これにより、映像信号の書込み時、映像信号線の電位を大幅に変える必要がなく、映像信号線の電位を映像信号に応じた電位に確実に設定することができる。従って、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止し、発光電流のバラツキを防止することができる。
【００８８】
このように、上記構成の有機ＥＬ表示装置によれば、低輝度で表示を行う場合でも、配線容量に影響されることなく、充分にかつ短時間で信号電流を書き込むことができ、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。また、第２の実施形態によれば、Ｎ倍電流リセット回路は、各画素回路に設けることなく、映像信号配線毎に非表示領域に設けられている。そのため、Ｎ倍電流リセット回路の数を低減し、製造コストの低減を図ることができるとともに、表示画素密度および開孔率を上げることが可能となる。
【００８９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００９０】
前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。また、トランジスタおよびスイッチの寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００９１】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の駆動トランジスタおよび有機ＥＬ素子を示す断面図である。
【図４】図４は、前記有機ＥＬ表示装置における制御信号のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す図である。
【図５】図５は、前記有機ＥＬ表示装置のＮ倍電流リセット動作時における表示画素の等価回路を示す平面図である。
【図６】図６は、前記有機ＥＬ表示装置の電流リセット動作時における表示画素の等価回路を示す平面図である。
【図７】図７は、前記有機ＥＬ表示装置の信号電流書き込み時における表示画素の等価回路を示す平面図である。
【図８】図８は、前記有機ＥＬ表示装置の発光動作時における表示画素の等価回路を示す平面図である。
【図９】図９は、この発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素およびＮ倍電流リセット回路の等価回路を示す平面図である。
【図１０】図１０は、第２の実施形態に係る有機ＥＬ表示装置における制御信号のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す図である。
【図１１】図１１は、第２の実施形態に係る有機ＥＬ表示装置のＮ倍信号書込み動作時における表示画素およびＮ倍電流リセット回路の等価回路を示す平面図である。
【図１２】図１２は、第２の実施形態に係る有機ＥＬ表示装置のＮ倍電流リセット動作時における表示画素およびＮ倍電流リセット回路の等価回路を示す平面図である。
【図１３】図１３は、第２の実施形態に係る有機ＥＬ表示装置の電流リセット動作時における表示画素およびＮ倍電流リセット回路の等価回路を示す平面図である。
【図１４】図１４は、第２の実施形態に係る有機ＥＬ表示装置の信号書込み動作時における表示画素およびＮ倍電流リセット回路の等価回路を示す平面図である。
【図１５】図１５は、第２の実施形態に係る有機ＥＬ表示装置の発光動作時における表示画素およびＮ倍電流リセット回路の等価回路を示す平面図である。
【符号の説明】
【００９２】
８…絶縁基板、１０…有機ＥＬパネル、１１…表示領域、１１ｂ…非表示領域、
１２…コントローラ、１４…走査線駆動回路、１５…信号線駆動回路、
１６…有機ＥＬ素子、１７…電流供給部、１８…画素回路、
３０…Ｎ倍電流リセット回路、５０ｃ…チャネル領域、ＳＳＴ…画素スイッチ、
ＳＳＴ２…選択スイッチ、ＤＲＴ１…第１駆動トランジスタ、
ＤＲＴ２…第２駆動トランジスタ、ＴＣＴ…第１スイッチ、ＴＣＴ２…第２スイッチ、
ＲＳＲ…リセットスイッチ、ＢＣＴ…出力スイッチ
【図１】
2009069395.tif 000003
【図２】
2009069395.tif 000004
【図３】
2009069395.tif 000005
【図４】
2009069395.tif 000006
【図５】
2009069395.tif 000007
【図６】
2009069395.tif 000008
【図７】
2009069395.tif 000009
【図８】
2009069395.tif 000010
【図９】
2009069395.tif 000011
【図１０】
2009069395.tif 000012
【図１１】
2009069395.tif 000013
【図１２】
2009069395.tif 000014
【図１３】
2009069395.tif 000015
【図１４】
2009069395.tif 000016
【図１５】
2009069395.tif 000017