(57)【要約】【課題】  簡単な製造工程で、自然酸化膜の影響を受けることなく、膜質のよいＯＮＯ構造で、その誘電体膜を薄く形成することができるキャパシタの製造方法を提供する。【解決手段】  ポリシリコンからなる下層電極３を形成し（図（ａ））、その下層電極３を、たとえば硫酸と硝酸との混合液のように、ポリシリコンを酸化する酸の溶液に浸漬させ、下層電極３の表面にシリコン酸化膜４を形成する（図（ｂ））。そして、そのシリコン酸化膜４上にシリコン窒化膜５を堆積し、そのシリコン窒化膜５の表面を酸化させる方法などにより、シリコン窒化膜５の表面にシリコン酸化膜６を形成し（図（ｃ））、その上に上層電極７を形成する（図（ｄ））ものである。【選択図】        図１
2009212363.tif 000002
【特許請求の範囲】
【請求項１】
下層電極と上層電極との間にシリコン酸化膜とシリコン窒化膜からなる誘電体膜を備えたキャパシタの製造方法において、
ポリシリコンからなる下層電極を形成する工程と、
該下層電極を、ポリシリコンを酸化する酸の溶液に浸漬させることにより、前記下層電極の表面にシリコン酸化膜を形成する工程と、
該シリコン酸化膜上にシリコン窒化膜を形成する工程と、
該シリコン窒化膜の表面にシリコン酸化膜を形成する工程と、
該シリコン酸化膜上に上層電極を形成する工程
とを具備することを特徴とするキャパシタの製造方法。
【請求項２】
前記ポリシリコンを酸化する酸の溶液が、硫酸と硝酸との混合液である請求項１記載のキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどの半導体装置内に組み込まれるキャパシタの製造方法に関する。さらに詳しくは、電極材料であるポリシリコンの表面に自然酸化膜のような不均一で不純物を巻き込みやすい酸化膜ではなく、非常に薄く、かつ、一定の厚さの酸化膜を形成して、非常に信頼性の高い誘電体膜を形成しながら、近年の半導体装置内の集積回路の高集積化に伴い、誘電体膜を薄くして小面積で高い静電容量が得られるキャパシタの製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の軽薄短小化に伴い、半導体装置に関しても、より一層の高集積化、小型化が要求されている。そのため、集積回路などに搭載されるキャパシタもより小さい面積で所望の高い静電容量を形成する必要がある。キャパシタの静電容量Ｃは、一対の電極で挟まれる誘電体膜の誘電率をε、面積をＳ、厚さをｄとすると、Ｃ＝ε・Ｓ／ｄで与えられるため、面積Ｓを小さくして同じ静電容量を得るためには、ｄを小さくするか、εを大きくする必要がある。そのため、半導体装置に作り込まれるキャパシタの誘電体膜としては、シリコン酸化膜（比誘電率：３.９）よりも誘電率の大きいシリコン窒化膜（比誘電率：６.９）を用いることが好ましい。しかし、シリコン窒化膜の単層では、シリコン窒化膜の成膜の際には欠陥が生じやすく、耐圧、長期信頼性上、使用に耐えられない。そのため、たとえばシリコン窒化膜の表面を熱酸化処理することにより表面にシリコン酸化膜を形成し、シリコン窒化膜の欠陥を修復すると共に、シリコン酸化膜との複層にすることによりリーク電流低減の効果を得ている。
【０００３】
しかし、このような半導体装置に搭載される従来のキャパシタの構造は、実際には、図３に示されるように、下層電極３の表面に、自然酸化膜８が３ｎｍ程度の厚さに形成されているため、自然酸化膜８とシリコン窒化膜５とシリコン酸化膜６とで、結果的にＯＮＯ構造の誘電体膜９になっている。図３において、１は半導体基板、２は半導体基板１の表面または配線層などの上に形成される絶縁膜、７は上層電極である。
【０００４】
この自然酸化膜８は、シリコン窒化膜を成膜する前の製造工程である、洗浄中や、乾燥中、あるいはシリコン窒化膜を形成するＬＰＣＶＤ炉で空気を巻き込んでポリシリコンからなる下層電極３が表面酸化されることにより形成されるもので、図３に示されるように、一様の厚さに酸化されるのではなく、部分的に酸化した均一性の悪い酸化膜であり、また、膜質が良好ではなく、キャパシタの絶縁特性を劣化させ、ＴＤＤＢ（Time Dependence Dielectric Breakdown）という寿命による絶縁膜破壊の特性が劣化することが知られている（たとえば特許文献１参照）。
【０００５】
そのため、この自然酸化膜８の上に、さらにＣＶＤ法または熱酸化法によりシリコン酸化膜を形成し、完全なＯＮＯ構造にしたり、前述の特許文献１に示される例では、電極のためのポリシリコン膜を形成した後、その表面を窒化処理により窒化膜を形成するか、積層構造でキャパシタを形成するのではなく、横方向に各層を並べ、誘電体膜を形成した後にポリシリコンからなる電極を形成することにより、全く電極表面と誘電体膜との間に自然酸化膜が形成されない工夫が施されたりしている。
【特許文献１】特開平５−２５１６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述のように、自然酸化膜８のままでは、その膜質が悪く、また、その膜厚が不均一で、ＴＤＤＢ特性が低下して信頼性が低下するという問題を有している。また、自然酸化膜の上にＣＶＤ法または熱酸化法によりさらにシリコン酸化膜を形成すると、シリコン酸化膜の厚さが厚くなり、前述のように、シリコン酸化膜の誘電率はシリコン窒化膜の誘電率よりも小さいため、誘電体膜９の厚さｄが大きくなり、かつ、誘電率εが小さくなることにより、面積を小さくしながら大きな静電容量のキャパシタを形成することができないという問題がある。
【０００７】
また、特許文献１に示されるように、自然酸化膜が形成されないように、ポリシリコンの表面を窒化処理により窒化膜とし、さらに酸化して酸化膜にする構造にすると、酸化膜にする際の熱処理により酸化膜は厚くなり、静電容量が低下するという問題があり、誘電体膜を形成してからポリシリコンからなる電極を形成する構造にすると、電極および誘電体膜を順次積層する積層構造では形成することができず、製造工程が複雑化し、非常に工数が増大してコストアップになるという問題がある。
【０００８】
本発明は、このような問題を解決するためになされたもので、簡単な製造工程で、自然酸化膜の影響を受けることなく、膜質のよいＯＮＯ構造で、かつ、その誘電体膜を薄く形成することができるキャパシタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明によるキャパシタの製造方法は、下層電極と上層電極との間にシリコン酸化膜とシリコン窒化膜からなる誘電体膜を備えたキャパシタの製造方法において、ポリシリコンからなる下層電極を形成する工程と、該下層電極を、ポリシリコンを酸化する酸の溶液に浸漬させることにより、前記下層電極の表面にシリコン酸化膜を形成する工程と、該シリコン酸化膜上にシリコン窒化膜を形成する工程と、該シリコン窒化膜の表面にシリコン酸化膜を形成する工程と、該シリコン酸化膜上に上層電極を形成する工程とを具備することを特徴としている。
【００１０】
前記ポリシリコンを酸化する酸の溶液としては、硫酸と硝酸との混合液を用いることができる。
【発明の効果】
【００１１】
本発明によれば、ポリシリコンを酸化する酸の溶液により、下層電極の表面にシリコン酸化膜を形成しているため、自然酸化膜が不均一に形成されていても、自然酸化膜が形成されていない部分に酸化膜が形成され、自然酸化膜が厚く形成されている部分は酸化が進まないため、下層電極の表面に非常に均一で、薄いシリコン酸化膜を形成することができる。さらに、このようなウェット処理によりシリコン酸化膜を形成することにより、表面に付着しやすいパーティクルは除去されやすいため、薄いシリコン酸化膜を形成することができる。とくに、ポリシリコンを酸化する酸の溶液として、硫酸と硝酸との混合液を用いることにより、硫酸に有機系のパーティクルを除去する作用があるため、その効果は大きい。その結果、自然酸化膜の影響を受けることがなく、ＴＤＤＢ特性を向上させることができ、長期信頼性も向上して、寿命を大幅に向上させながら、非常にシリコン酸化膜の厚さを薄くすることができるため、同じ静電容量を得るにも、キャパシタの面積を小さくすることができ、半導体装置の高集積化に大きく寄与することができる。
【００１２】
また、ポリシリコンを酸化する酸の溶液による酸化処理を行う前に、ウェット処理により自然酸化膜を除去しておけば、自然酸化膜がパーティクルなどの不純物を巻き込んでいても、その不純物を除去することができ、連続的にウェット処理による酸化処理を行うため、自然酸化膜を殆ど介在させることなく、膜質の良い緻密なシリコン酸化膜を下層電極の表面の全面に非常に薄く、均一な膜厚で形成することができる。すなわち、自然酸化膜除去処理後の乾燥処理や誘電体膜形成前の下層電極の空気中への露出工程を設ける必要がないため、自然酸化膜除去後で、シリコン酸化膜の形成前に自然酸化膜が再度形成されることは殆どない。その結果、より一層、耐圧特性やＴＤＤＢ特性を向上させながら、小さな面積で大きな静電容量のキャパシタが得られる。
【発明を実施するための最良の形態】
【００１３】
つぎに、図面を参照しながら本発明のキャパシタの製造方法について説明する。本発明によるキャパシタの製造方法は、図１にその製造工程を示す断面説明図が示されるように、ポリシリコンからなる下層電極３を形成し（図１（ａ））、その下層電極３を、たとえば硫酸と硝酸との混合液のように、ポリシリコンを酸化する酸の溶液（以下、酸化液ともいう）に浸漬させ、下層電極３の表面にシリコン酸化膜４を形成する（図１（ｂ））。そして、そのシリコン酸化膜４上にシリコン窒化膜５を堆積し、そのシリコン窒化膜５の表面を酸化させる方法などにより、シリコン窒化膜５の表面にシリコン酸化膜６を形成し（図１（ｃ））、その上に上層電極７を形成する（図１（ｄ））ものである。つぎに、具体例に基づき、以下に詳述する。
【００１４】
まず、キャパシタを形成するベースを準備する。図１に示される例は、半導体基板１の表面に設けられるＬＯＣＯＳ酸化膜やＣＶＤ法などにより形成されたシリコン酸化膜などの絶縁膜２上にキャパシタを形成する例で、図示しない配線などにより半導体基板に形成される回路と接続されるように形成されているが、キャパシタを形成する場所はこの例に限らず、任意の場所に形成することができ、また、下層電極３を直接半導体層と接続するように形成することもできる。
【００１５】
この絶縁膜２上に、たとえばＬＰＣＶＤ法により、モノシランを原料ガスとして、６００℃程度で、ポリシリコンを２００〜５００ｎｍ、たとえば３５０ｎｍ程度の厚さに堆積して下層電極３を形成する（図１（ａ）参照）。この下層電極３は、たとえばノンドープのポリシリコン膜を形成し、その後、イオン注入法により、たとえばヒ素（Ａｓ）を注入して約１０００℃のアニール処理をすることにより活性化する方法などにより、高濃度に不純物を含んだポリシリコン膜として形成する。
【００１６】
つぎに、この下層電極３用のポリシリコン膜が形成された半導体基板１を、ポリシリコンを酸化する酸化液中に浸漬し、ポリシリコン膜の表面を酸化させてシリコン酸化膜４を形成する（図１（ｂ）参照）。このポリシリコンを酸化する酸の溶液としては、たとえば濃度が９６ｗｔ％の濃硫酸と濃度が６９.５ｗｔ％の硝酸とを、１：１の割合で混合した溶液を用いることができ、１００℃で、１０〜２０分間浸漬することにより、表面に１〜３ｎｍ程度（たとえば２ｎｍ）の厚さのシリコン酸化膜４を形成することができる。この酸化液による酸化処理は、表面に自然酸化膜が形成されていても、既に自然酸化膜がある程度の厚さ形成されている部分では酸化が進行せず、自然酸化膜が形成されていない部分では酸化が進み、ポリシリコンの表面に凹凸がある場合でも、その凹部内にも酸化液は染み込んで酸化膜を形成することができ、下層電極３の表面全体を非常に薄くて均一なシリコン酸化膜４にすることができる。
【００１７】
しかし、この酸化液による処理を行う前に、たとえばフッ酸溶液などにより自然酸化膜を除去してから酸化処理を行うと、自然酸化膜の除去後連続的にウェット処理による酸化処理を行うことができるため、自然酸化膜を介在させないで、酸化液によるシリコン酸化膜４を形成することができる。その結果、不純物を含みやすい自然酸化膜を一切介在させることなく、下層電極３の表面に非常に薄くて均一なシリコン酸化膜４を形成することができ、耐圧の向上、およびＴＤＤＢ特性などの信頼性を、より一層向上させることができる。
【００１８】
つぎに、シリコン酸化膜４の表面に不純物が付着していないように清浄化した後に、たとえばジクロロシランとアンモニアとを原料としてＬＰＣＶＤ法により、６００〜７００℃でシリコン窒化膜５を４０ｎｍ程度の厚さに形成する（図１（ｃ）参照）。さらに引き続き、シリコン窒化膜５の表面を清浄化した後に、水蒸気雰囲気などの酸化性雰囲気で、８００〜９００℃のウェット熱酸化処理をすることにより、シリコン窒化膜５の表面を１〜３ｎｍ程度（たとえば２ｎｍ）の厚さのシリコン酸化膜６にする（図１（ｃ）参照）。このような熱処理によりシリコン酸化膜６を形成すると、シリコン酸化膜６の形成と同時にシリコン窒化膜５の欠陥も修復され、リーク電流の低減の効果があるが、ＣＶＤ法などによりシリコン酸化膜６を形成することもできる。
【００１９】
その後、下層電極３の形成と同様の方法で、高濃度に不純物を含んだポリシリコン膜を３５０ｎｍ程度の厚さに堆積して、上層電極７を形成する（図１（ｄ）参照）。その後、通常のホトリソグラフ法によりパターニングすることにより、所望の場所に占有面積の小さいキャパシタを製造することができる。なお、このキャパシタの誘電体膜９は、シリコン酸化膜４、シリコン窒化膜５およびシリコン酸化膜６のＯＮＯ構造で形成されるが、誘電率の小さいシリコン酸化膜４、６は両方合せても４ｎｍ程度と非常に薄く、残りの９０％程度が誘電率の大きいシリコン窒化膜であるため、平均誘電率は大きく、小面積で静電容量の大きいキャパシタが得られると共に、シリコン酸化膜は、下層および上層の両方共に、非常に均一な膜であるため、薄くても特性を劣化させることがない。
【００２０】
前述の９６ｗｔ％の濃度の濃硫酸と、６９.５ｗｔ％の濃度の硝酸とを１：１の割合で混合した酸化液を用いて、下層電極３の表面に２ｎｍのシリコン酸化膜４を形成して作製したキャパシタの長期信頼性を確かめるため、７.５ＭＶ／ｃｍの電界を両電極間に印加して、５０％が不良になる時間を調べた（ＴＤＤＢ特性）。その結果が、図２に、自然酸化膜のままの状態のもの、フッ酸処理（自然酸化膜の除去処理）したもの、硫酸過水処理（有機系パーティクルの除去処理）したものと対比して示されているように、本発明の硫酸と硝酸との混合液により酸化処理したものは、１桁寿命時間が長いことが分る。
【００２１】
以上説明したように、本発明によれば、キャパシタの誘電体膜として、ＯＮＯ構造としながら、下層電極３上のシリコン酸化膜４を酸化液による酸化処理により形成しているため、シリコン酸化膜の厚さを非常に薄く、しかも全面で均一な厚さに形成することができ、絶縁特性やＴＤＤＢ特性などの長期信頼性が大幅に向上しながら、小さな面積で大きな静電容量が得られ、今日の電子機器の軽薄短小化に伴い、半導体装置の高集積化の要請に対してもキャパシタの占有面積の縮小化を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明のキャパシタの製造方法の一実施形態を示す製造工程図である。
【図２】本発明によりポリシリコンを酸化する溶液で酸化膜を形成したキャパシタの長期信頼性の効果を他の処理と比較して示した図である。
【図３】従来のキャパシタの構成を示す断面説明図である。
【符号の説明】
【００２３】
１    半導体基板
２    絶縁膜
３    下層電極
４    シリコン酸化膜
５    シリコン窒化膜
６    シリコン酸化膜
７    上層電極
９    誘電体膜
【図１】
2009212363.tif 000003
【図２】
2009212363.tif 000004
【図３】
2009212363.tif 000005