(57)【要約】【課題】走査線に印加される電圧に起因する焼き付き防止手段を備えるとともに、横電界方式の優れた表示特性を低下させることのない液晶表示パネルを提供する。【解決手段】この液晶表示パネル１００は、基板１３２上に平行に形成された複数の走査線１０１及びコモン配線１０３と、信号線１０２と、走査線１０１と信号線１０２に区画された各画素領域内に形成されたコモン電極１０４及び画素電極１０５と、走査線１０１と同方向に延伸し、画素領域により構成されたアクティブ表示領域の外側でコモン配線１０３と電気的に接続された導電性材料からなる複数のシールド電極層１５０とを備えている。【選択図】図７
2009069332.tif 000002
【特許請求の範囲】
【請求項１】
基板上に平行に形成された複数の走査線及びコモン配線と、
前記走査線及び前記コモン配線と直交する方向に延伸する複数の信号線と、
前記走査線と前記信号線に区画された各画素領域内に形成されたコモン電極及び画素電
極と、
前記走査線と同方向に延伸し、前記画素領域により構成されたアクティブ表示領域の外
側で前記コモン配線と電気的に接続された導電性材料からなる複数のシールド電極層と、
を有することを特徴とする、液晶表示パネル。
【請求項２】
前記シールド電極層が前記走査線を覆うように絶縁層を介して形成されていることを特
徴とする、請求項１に記載の液晶表示パネル。
【請求項３】
前記シールド電極層がひと繋がりの帯状に形成されていることを特徴とする、請求項１
または請求項２に記載の液晶表示パネル。
【請求項４】
前記コモン配線の端部が櫛歯状に形成されていることを特徴とする、請求項１〜３のい
ずれか１に記載の液晶表示パネル。
【請求項５】
前記シールド電極層が前記コモン配線とアクティブ表示領域外側の両端で電気的に接続
されていることを特徴とする、請求項1〜４のいずれか1に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードないしＦＦＳ（
Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード等の横電界方式の液晶表示パネ
ルに関し、特に走査線に印可される電圧に起因する焼き付き防止手段及び配向不良防止手
段を備えた液晶表示パネルに関する。
【背景技術】
【０００２】
近年、電子辞書、携帯電話等の液晶表示部を備える電子機器は高精細化、小型化、広視
野角化が要求され、それに伴い、従来一般的な駆動方式として採用されていたアクティブ
マトリクス型の縦電界方式に替わり広視野角化に優れる横電界方式の液晶表示パネルが提
案されている。
【０００３】
縦電界方式の液晶表示パネルは、薄膜トランジスタと画素電極が形成された基板と、カ
ラーフィルタとコモン電極が形成された基板との間に液晶を封入して構成されている。そ
して、対向する画素電極とコモン電極間に電圧を印加して対向する基板間に縦電界を形成
し、画素電極とコモン電極の間に挟持された液晶分子を回転させることにより、光の透過
率を変化させて種々の映像を表示する。また、このような縦電界方式の液晶表示パネルに
は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モードやＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉ
ｇｎｍｅｎｔ）モード等が存在するが、いずれのモードにおいても縦電界方式の液晶表示
パネルは、視野角が狭いという問題があった。
【０００４】
そこで、縦電界方式の液晶表示パネルにおける視野角問題を解決するために、基板に対
して面内方向の横電界を発生させる横電界方式の液晶表示パネルが提案されている。横電
界方式の液晶表示パネルは、基板に対して面内方向に発生させた横電界により液晶分子を
基板に平行な面内で回転させることにより、光の透過率を変化させて種々の映像を表示す
る。このとき、横電界方式の液晶表示パネルにおける液晶分子の動きは、基板の面内方向
に限られ、縦電界方式の液晶表示パネルのように、液晶分子の長軸が基板の面内に対して
平行な方向から垂直方向まで変化することがない。このため、横電界方式の液晶表示パネ
ルは見る角度によって、複屈折性が大きく異なることがなく視角特性が非常に優れている
。
【０００５】
また、横電界方式の液晶表示パネルには、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎ
ｇ ）モードとＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードとがあり
、ＦＦＳモードはＩＰＳ技術をさらに改良して開口率を向上させた液晶表示パネルである
。
【０００６】
図９〜図１１は横電界方式の一つであるＩＰＳモードの液晶表示パネル６００の動作原
理を示す図で、図９はＩＰＳモードの液晶表示パネル６００のアレイ基板６３０上に形成
された画素領域を示す模式平面図であり、図１０は図９のE−Ｅ’線に沿った断面図であ
り、また、図１１は図９のＦ−Ｆ’線に沿った断面図である。なお、図１０、図１１は説
明上、図９に示した液晶表示パネル６００の画素領域を拡大して示し、液晶層６４０を構
成する液晶分子を模式的に示して液晶分子の動きを説明している。
【０００７】
図９〜図１１に示すように、ＩＰＳモードの液晶表示パネル６００は、アレイ基板６３
０とカラーフィルタ基板６２０の間に液晶層６４０を封入して構成されている。そして、
アレイ基板６３０はガラス基板６３２の表面に複数の走査線６０１及びコモン配線６０３
がそれぞれ平行に形成され、これら走査線６０１及びコモン配線６０３に直交する方向に
延伸する信号線６０２が複数形成されている。なお、信号線６０２は絶縁層を介して走査
線６０１及びコモン配線６０３上に直交するよう形成されており、これらはお互いに絶縁
状態にある。
【０００８】
また、各画素領域内にはコモン配線６０３と電気的に接続された櫛歯状のコモン電極６
０４が設けられるとともに、このコモン電極６０４の周囲を囲むように同じく櫛歯状の画
素電極６０５が設けられている。また、この画素電極６０５の表面は例えば、窒化珪素か
らなる保護絶縁膜６３３及びポリイミド等からなる配向膜６３４によって被覆されている
。
【０００９】
また、走査線６０１と信号線６０２の交差点近傍にはスイッチング素子としてのＴＦＴ
（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜電界効果トランジスタ）６１０が形
成されている。このＴＦＴ６１０は、走査線６０１上に半導体層６０９が配置され、信号
線６０２から延在して半導体層６０９上部に重なる延在部がＴＦＴ６１０のソース電極６
０６を構成し、半導体層６０９の下部の走査線６０１部分がゲート電極６０７を構成して
いる。また、半導体層６０９の一部分と重なる画素電極６０５の一部分がドレイン電極６
０８を構成している。
【００１０】
また、カラーフィルタ基板６２０はガラス基板６２２の表面にカラーフィルタ層６２３
、オーバーコート層６２５及び配向膜６２４が設けられている。そして、アレイ基板６３
０の画素電極６０５及びコモン電極６０４とカラーフィルタ基板６２０のカラーフィルタ
層６２３側とが互いに対向するようにアレイ基板６３０及びカラーフィルタ基板６２０を
対向させ、その間に液晶６４０を封入するとともに、両基板のそれぞれ外側に偏光板６２
１，６３１を偏光方向が互いに直交する方向となるように配置することにより、ＩＰＳモ
ードの液晶表示パネル６００が形成されている。
【００１１】
このＩＰＳモードの液晶表示パネル６００は、画素電極６０５とコモン電極６０４との
間に電界（図１０中、画素電極６０５から射出してコモン電極６０４に入射する矢印で電
気力線を示す）を形成すると、水平方向に配向していた液晶６４０の分子が水平方向に旋
回する。これにより、アレイ基板６３０の下方から液晶表示パネル６００に入射するバッ
クライトからの入射光（図１０、図１１中、白抜き矢印）の透過量を制御してカラーフィ
ルタ基板６２０上方へ出射させることができる。しかし、このＩＰＳモードの液晶表示パ
ネル６００は、広視野角で、コントラストに優れるといる長所があるが、コモン電極６０
４がコモン配線６０３ないし走査線６０１と同じ金属材料で形成されるために開口率及び
透過率が低く、又、視角による色変化があるという問題点が存在している。
【００１２】
そこで、近年、ＩＰＳモードの液晶表示パネル６００の低開口率及び低透過率という問
題点を解決するために、ＩＰＳモードの液晶表示パネル６００をさらに改良して、ＦＦＳ
モードの液晶表示パネル７００が提案されている。図１２〜図１４は横電界方式の一つで
あるＦＦＳモードの液晶表示パネル７００の動作原理を示す図で、図１２はＦＦＳモード
の液晶表示パネル７００におけるアレイ基板７３０上の画素領域を示す模式平面図であり
、図１３は図１０のＧ−Ｇ’線に沿った断面図であり、また、図１４は図１２のＨ−Ｈ’
線に沿った断面図である。なお、図１３、図１４は説明上、図１２に示した液晶表示パネ
ル７００の画素領域を拡大し、液晶層７４０を構成する液晶分子を模式的に示して液晶分
子の動きを説明している。
【００１３】
図１２〜図１４に示すように、このＦＦＳモードの液晶表示パネル７００は、アレイ基
板７３０とカラーフィルタ基板７２０の間に液晶を封入して液晶層７４０を形成している
。そして、アレイ基板７３０はガラス基板７３２の表面に複数の走査線７０１及びコモン
配線７０３がそれぞれ平行に形成され、これら走査線７０１及びコモン配線７０３に直交
する方向に信号線７０２が複数形成されている。なお、信号線７０２は絶縁層を介して走
査線７０１及びコモン配線７０３上に直交するよう形成されており、これらはお互いに絶
縁状態にある。
【００１４】
ここで、走査線７０１及び信号線７０２で区画された各画素領域内において、走査線７
０１に沿って設けられたコモン配線７０３を被覆するようにＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉ
ｎ  Ｏｘｉｄｅ）等からなる透明材料で形成されたコモン電極７０４が設けられ、このコ
モン電極７０４の表面に絶縁層７３３、７３５を介して画素電極７０５が設けられている
。また、画素電極７０５はＩＴＯ等の透明材料からなり、ストライプ状に複数のスリット
７０５ａが形成されている。そして、この画素電極７０５及び複数のスリット７０５ａの
表面は配向膜７３４により被覆されている。
【００１５】
また、走査線７０１と信号線７０２との交差点近傍にはスイッチング素子としてのＴＦ
Ｔ７１０が形成され、このＴＦＴ７１０は、走査線７０１と信号線７０２との間に半導体
層７０９が配置されている。ここで、半導体層７０９は延在された走査線７０１上の一部
を覆うように形成され、この半導体層７０９下部と重なる走査線７０１の延在部分がゲー
ト電極７０７を構成するとともに、半導体層７０９の上面の一部を覆うように信号線７０
２の一部が延在されてＴＦＴ７１０のソース電極７０６を構成し、また、半導体層７０９
の一部分と重なる画素電極７０５の一部分がドレイン電極７０８を構成している。
【００１６】
また、カラーフィルタ基板７２０は、ガラス基板７２２の表面にカラーフィルタ層７２
３、オーバーコート層７２５及び配向膜７２４が設けられている。そして、アレイ基板７
３０の画素電極７０５及びコモン電極７０４とカラーフィルタ基板７２０のカラーフィル
タ層７２３とが互いに対向するようにアレイ基板７３０及びカラーフィルタ基板７２０を
対向させ、その間に液晶を封入して液晶層７４０を形成するとともに、両基板のそれぞれ
外側に偏光板７２１、７３１を偏光方向が互いに直交する方向となるように配置すること
により、ＦＦＳモードの液晶表示パネル７００が形成されている。
【００１７】
このＦＦＳモードの液晶表示パネル７００は、図１３及び図１４に示すように、画素電
極７０５とコモン電極７０４の間に電圧を印加すると、スリット７０５ａを利用して画素
電極７０５からコモン電極７０４へ向かう電界（図中、画素電極７０５から出射する矢印
で電気力線を示す）を発生させることができる。このとき、電界は画素電極７０５の両側
から下方に形成されたコモン電極７０４方向に向かうが、横方向の電界と共に画素電極７
０５の縁の近傍でアレイ基板７３０に垂直な方向にも電界成分が発生している。これによ
り、スリット７０５ａ上に存在する液晶分子だけでなく画素電極７０５上に存在する液晶
分子も駆動することができる。また、画素電極７０５及びコモン電極７０４はＩＴＯ等の
透明材料で形成されているため、これら電極部分を表示に寄与させることで、ＦＦＳモー
ドの液晶表示パネル７００は、ＩＰＳモードの液晶表示パネル６００よりも画素開口率を
大きく設計することができる。また、ＦＦＳモードの液晶表示パネル７００は、ＩＰＳモ
ードの液晶表示パネル６００と同様に広視野角かつ高コントラストであり、更に高透過率
であるため明るい表示が可能となるという特徴を備えている。加えて、ＦＦＳモードの液
晶表示パネル７００は、ＩＰＳモードの液晶表示パネル６００よりも平面視で画素電極７
０５とコモン電極７０４との重複面積が大きいためにより大きな保持容量が副次的に生じ
、別途補助容量線を設ける必要がなくなるという長所も存在する。
【００１８】
なお、ＦＦＳモードの液晶表示パネル７００においては、ＩＰＳモードの液晶表示パネ
ル６００の場合と同様に、表示特性上、ラビング方向は信号線７０２と直交するほうがよ
く、また画素電極７０５とラビング方向とは微小角度の傾きを設けた方がよいことから、
画素電極７０５に設けるストライプ状のスリット７０５ａを走査線７０１ないしコモン配
線７０３に対して傾いた構造とすることが行なわれており、同じく視角によって色変化が
認められなくなるようにするため、図１５に示したＦＦＳモードの液晶表示パネル７００
のように、画素電極７０５に設けるストライプ状のスリットを「く」字状に配置してデュ
アルドメイン化することも行なわれている。
【００１９】
また、信号線７０２に対向する部分に設けられるカラーフィルタ基板７２０のブラック
マトリクスが直線状とならないようにし、ブラックマトリクスが目立たない画像表示に適
したものとするために、信号線７０２を走査線７０１と直交する方向にクランク状に設け
て複数のコモン電極７０４及び画素電極７０５をデルタ配置とすることもできる。
【００２０】
なお、図９に示したＩＰＳモードの液晶表示パネル６００においても、上述したＦＦＳ
モードの液晶表示パネルと同様、図１６に示すＩＰＳモードの液晶表示パネル６００のよ
うに、配向膜６２４、６３４のラビング方向を信号線６０２と直交させ、画素電極６０５
及びコモン電極６０４とラビング方向とに微小角度の傾きを設けるようにすると、表示品
質が向上する。また、画素電極６０５及びコモン電極６０４をその延在方向に左右で異な
る方向に傾けて配置してデュアルドメイン化することで、視角によって色変化が認められ
なくなるようにすることもできる。また、このようなＩＰＳモードの液晶表示パネル６０
０のように複数の画素電極６０５及びコモン電極６０４をデルタ配置にしてブラックマト
リクスが目立たない画素表示とすることも可能である。
【００２１】
なお、図１５に示すＦＦＳモードの液晶表示パネル７００は、図１２に示すＦＦＳモー
ドの液晶表示パネル７００の変形例であり、図１６に示すＩＰＳモードの液晶表示パネル
６００は、図９に示すＩＰＳモードの液晶表示パネル６００の一例であるため、これら各
モードの液晶表示パネルと同一の構成部分については同一の符号を付してその詳細な説明
は省略する。
【００２２】
ところで、液晶表示パネルは長時間使用すると焼き付き現象が生じることが知られてお
り、係る点はＩＰＳモードの液晶表示パネル６００の場合においてもＦＦＳモードの液晶
表示パネル７００の場合においても同様である。しかしながら、上述のような従来のＦＦ
Ｓモードの液晶表示パネル７００においては、この焼き付き現象が従来のＩＰＳモードの
液晶表示パネル６００に比すると大きく表れることが見出された。発明者等は、このＦＦ
Ｓモードの液晶表示パネル７００において焼き付き現象がＩＰＳモードの液晶表示パネル
６００の場合よりも大きく表れる原因について、発生する電界がその近傍の液晶分子の配
向に影響を及ぼすが、これは画素電極から液晶層へ向う電気力線の経路が、ＩＰＳモード
の液晶表示パネル６００の場合は対称であるのに対し、ＦＦＳモードの液晶表示パネル７
００の場合は非対称であることがその一因であると推定された。
【００２３】
すなわち、ＩＰＳモード及びＦＦＳモードの液晶表示装置パネルにおいては、走査線に
印加される電圧は所定の画素の非選択状態においては約−１０Ｖであり、選択状態におい
ては約＋１５Ｖであって、所定の画素が選択される時間は非常に短いために、約−１０Ｖ
の直流電圧が長時間に亘って印可される。ここで、ＩＰＳモードの液晶表示パネル６００
の場合、図１１の記載から明らかなように、画素電極６０５から走査線６０１に向かう電
界（図中、画素電極６０５から出射して走査線６０１に入射する矢印で電気力線を示す）
は、画素電極６０５から保護絶縁膜６３３、配向膜６３４を経て液晶層６４０に入り、液
晶層６４０から配向膜６３４、保護絶縁膜６３３を経て走査線６０１に至っている。この
ように、画素電極６０５から液晶層６４０へ至るまでの電気力線の経路と液晶層６４０か
ら走査線６０１へ至るまでの電気力線の経路とは対称となっている。
【００２４】
これに対し、ＦＦＳモードの液晶表示パネル７００の場合、図１４に示すように、画素
電極７０５から走査線７０１に向う電界（図中、画素電極７０５から出射して走査線７０
１に入射する矢印で電気力線を示す）は、画素電極７０５から、配向膜７３４を経て液晶
層７４０に入り、液晶層７４０から配向膜７３４、保護絶縁膜７３３を経て走査線７０１
に至っている。このように、画素電極７０５から液晶層７４０へ至るまでの電気力線の経
路と液晶層７４０から走査線７０１へ至るまでの電気力線の経路とは非対称となっている
。このため、ＦＦＳモードの液晶表示パネル７００は、ＩＰＳモードの液晶表示パネル６
００の場合よりも画素電極７０５ないしその表面の配向膜７３４は走査線７０１に印加さ
れる信号に起因する直流電界によって不可逆的影響を受けやすい。そして、これがＦＦＳ
モードの液晶表示パネル７００がＩＰＳモードの液晶表示パネル６００よりも焼き付き現
象が大きく表れる原因となっているものと推定される。
【００２５】
しかし、従来、走査線近傍で発生する上記液晶表示パネルの焼き付きについて、十分な
対策が検討されておらず、横電界方式の液晶表示パネルの発明としては、特許文献１に記
載されるＩＰＳモードの液晶表示パネルのように視野角の向上と高透過性、及び高画質化
を目的とするものが一般的であった。
【００２６】
【特許文献１】特開２００５−３３８２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかし、本発明者は、このようなＦＦＳモードの液晶表示パネルの焼き付き問題を低減
すべく種々検討を重ねた結果、画素電極から液晶層へいたるまでの電気力線の経路と液晶
層から走査線に至るまでの電気力線の経路を対称とすることはＦＦＳモードの液晶表示パ
ネルの動作原理からして困難であるが、走査線に印加される高電圧の信号に基づく直流電
界がその近傍の液晶に印加されないようにすることによりＦＦＳモードの液晶表示パネル
の焼き付き現象を低減させることができるだけでなく、ＩＰＳモードの液晶表示パネルに
おいても焼き付きを低減させることができることを見出し、本発明を完成するに至ったの
である。
【００２８】
本発明は、上記のような課題を解決するためになされたものであり、この発明の目的は
、走査線に印加される電圧に起因する焼き付き防止手段を備えるとともに、横電界方式の
優れた表示特性を低下させることのない液晶表示パネルを提供することを目的とすること
である。
【課題を解決するための手段】
【００２９】
上記目的を達成するために、この発明の第1局面による液晶表示パネルは、基板上に平
行に形成された複数の走査線及びコモン配線と、走査線及びコモン配線と直交する方向に
延伸する複数の信号線と、走査線と信号線に区画された各画素領域内に形成されたコモン
電極及び画素電極と、走査線と同方向に延伸し、画素領域により構成されたアクティブ表
示領域の外側でコモン配線と電気的に接続された導電性材料からなる複数のシールド電極
層とを有している。
【００３０】
この第１の局面による液晶表示パネルでは、上記のように、走査線と同方向に延伸する
導電性材料からなるシールド電極層が形成されているため、走査線に印加される高電圧の
信号によって発生する画素電極から走査線に向う電気力線は、画素電極から走査線に至る
前にシールド電極層により遮断される。したがって、シールド電極層の上部に位置する液
晶に印加される走査線からの電界成分を最小限に抑えることができ、走査線に印加される
高電圧の信号に基づく液晶表示パネルの焼き付き現象を大幅に低減することができる。
【００３１】
また、シールド電極をフローティング状態とするとシールド電極層の電位が不安定化す
るが、本発明による液晶表示パネルにおいてはシールド電極層とコモン配線とを電気的に
接続してシールド電極層の電位を安定化させている。これにより、走査線に印加される高
電圧の信号に基づく液晶表示パネルの焼き付き現象をさらに低減することができる。
【００３２】
また、本発明による液晶表示パネルにおいては、アクティブマトリクス領域外でシール
ド電極層とコモン配線とを電気的に接続している。通常、シールド電極層とコモン配線と
を走査線と信号線により区画された各画素領域内で電気的に接続する場合、液晶表示パネ
ルの構造及び製造工程上、画素電極の一部に切り欠き部を設けて、その切り欠き部にコン
タクトホールを設けてシールド電極層とコモン配線との導通を確保する必要がある。この
ため、液晶表示パネルの製造工程が複雑になるという問題が生じる。また、画素電極の一
部に切り欠き部を設けるため、この切り欠き部上部に存在する液晶分子を駆動することが
できない。したがって、シールド電極層をＩＴＯ等の透明材料で形成した場合においても
、この切り欠き部を表示に寄与させることができず、液晶表示パネルの画素開口率が低下
することになる。
【００３３】
しかし、本発明による液晶表示パネルにおいては、アクティブ表示領域の外側でシール
ド電極層とコモン配線とが電気的に接続するため、各画素領域内おいてに切り欠き部を設
ける必要がなく、画素電極の形成領域を狭めることもない。したがって、画素開口率を低
下させることなくシールド電極層を形成することができる。また、アクティブ表示領域の
高精細を図るためには、各画素領域内を微細化して表示領域内の画素数を増やす必要があ
る。したがって、シールド電極層の電位が安定化しないおそれがあるが、本発明による液
晶表示パネルのようにアクティブ表示領域の外側でシールド電極層とコモン配線を電気的
に接続する場合、この電気的接続領域を十分に確保することができる。このため、シール
ド電極層とコモン配線との電気的接続が表示領域の高精細化に影響を与えることが無い。
【００３４】
上記第１の局面による液晶表示パネルにおいて、好ましくは、シールド電極層が走査線
を覆うように絶縁層を介して形成されている。これにより、画素電極からの電界を効果的
に遮断して、走査線に印加される高電圧の信号に基づく横電界方式の液晶表示パネルの焼
き付き現象をさらに低減することができる。
【００３５】
上記第１の局面による液晶表示パネルにおいて、好ましくは、シールド電極層がひと繋
がりの帯状に形成されている。これにより、シールド電極層の形成により、画素電極の形
成領域を狭めることなく画素開口率を確保することができる。また、シールド電極層がひ
と繋がりであるため、アクティブ表示領域の外側でコモン配線とシールド電極層を電気的
に接続するのみで、アクティブ表示領域におけるシールド電極層の電位を安定化させるこ
とができる。
【００３６】
上記第１の局面による液晶表示パネルにおいて、好ましくは、コモン配線の端部が櫛歯
状に形成されている。これにより、コモン配線とシールド電極層の接続部位を広く設ける
ことができ、シールド電極層の電位をより安定化させることができる。
【００３７】
上記第１の局面による液晶表示パネルにおいて、好ましくは、シールド電極層がコモン
配線とアクティブ表示領域外側の両端で電気的に接続されている。これにより、コモン配
線とシールド電極層の接続部位を広く設けることができ、シールド電極層の電位をより安
定化させることができる。
【発明の効果】
【００３８】
以上のように、本発明によれば、走査線に印加される電圧に起因する焼き付き防止手段
を備えるとともに、所定の画素開口率が確保された液晶表示パネルを容易に提供すること
ができる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明を具体化した実施形態を、図面に基づいて詳細に説明する。ただし、以下
に示す実施形態は、本発明の技術思想を具体化するための液晶表示パネルとして横電界方
式のＦＦＳモードの液晶表示パネルを例示するものであって、本発明をこのＦＦＳモード
の液晶表示パネルに特定するものではなく、ＩＰＳモードの液晶表示パネル等特許請求の
範囲に含まれるその他の実施形態のものにも等しく適応し得るものである。
【００４０】
（第1実施形態）
図１は本発明の第１実施形態によるＦＦＳモードの液晶表示パネル１００の駆動システ
ムの回路構成図である。また、図２〜図５は横電界方式の一つであるＦＦＳモードの液晶
表示パネル１００の1画素分の動作原理を示し、図２は本発明の第１実施形態によるＦＦ
Ｓモードの液晶表示パネル１００におけるカラーフィルタ基板１２０を透視して表したア
レイ基板１３０上の画素領域を示す模式平面図である。また、図３は図２に示した第１実
施形態による液晶表示パネル１００のＡ−Ａ’線に沿った断面図であり、図４は図２のＢ
−Ｂ’線に沿った断面図であり、図５は図２のＣ−Ｃ’線に沿った断面図である。なお、
図３、図４は説明上、図２に示した液晶表示パネル１００の画素領域を拡大するとともに
、液晶層１４０を構成する液晶分子を模式的に示して液晶分子の動きを説明している。
【００４１】
図１に示すように、本発明の第１実施形態による液晶表示パネル１００は、アレイ基板
１３０上に複数の走査線１０１及びコモン配線１０３がそれぞれ平行に形成され、これら
走査線１０１及びコモン配線１０３に直交する方向に信号線１０２が複数形成されている
。また、複数の走査線１０１と信号線１０２により区画された画素領域が複数配列して液
晶表示パネル１００のアクティブ表示領域１８０を形成している。なお、図１においては
、説明上、画素領域の一部のみを示しその他の領域については省略する。
【００４２】
ここで、走査線１０１は、アクティブ表示領域１８０の外側でアレイ基板１３０端部に
設けられた走査電極駆動回路１０まで延伸し、これに接続されている。また、信号線１０
２は、アクティブ表示領域１８０の外側でアレイ基板１３０端部に設けられた信号電極駆
動回路２０まで延伸し、これに接続されている。また、アクティブ表示領域１８０の外側
には抵抗値の低い共通電極線３１が表示領域１８０の外周に沿って設けられ、この共通電
極線３１はアクティブ表示領域１８０の外側でアレイ基板１３０端部に設けられた共通電
極駆動回路３０に接続されている。また、コモン配線１０３はアクティブ表示領域１８０
の外側まで左右に延伸して共通電極線３１に接続されている。また、図１において図示さ
れていないが、走査線１０１上には絶縁膜を介して帯状のシールド電極層１５０が形成さ
れ、アクティブ表示領域１８０の外側でコモン配線、共通電極線、と電気的に接続されて
いる。また、これら各駆動回路は、図示していないが表示制御装置により制御されている
。なお、図１では、アクティブ表示領域１８０を構成する１画素領域に電極構造に相当す
る等価回路を示している。また、走査電極駆動回路１０はアレイ基板１３０の一端に設け
たが、画面サイズ等に応じて、一本の走査線１０１の両端に接続できるようアレイ基板１
３０の両端に走査電極駆動回路１０を設けて、左右両側から走査線１０１に給電してもよ
い。また、走査線１０１と接続される走査電極駆動回路１０と信号線１０２と接続される
信号電極駆動回路２０に替えて、信号線１０２と走査線１０１のどちらにも信号を供給す
ることが可能な駆動回路を配置してもよい。このとき、アクティブ表示領域１８０の外側
に延伸した各走査線１０１の両端をアクティブ表示領域１８０外側の一極に引き出して、
信号線１０２とともにその駆動回路に接続することで、駆動回路の数を減らして、アクテ
ィブ表示領域１８０外側の余分な空間を省略することができる。これにより、液晶表示パ
ネル１００の小型化を図ることができる。また、このとき、必要な駆動回路の数量を減ら
してコスト削減をすることもできる。なお、共通電極線３１とコモン配線１０３との接続
構造については、後述する。
【００４３】
図２〜図５に示すように、アクティブ表示領域１８０を構成する各画素領域は、平行に
形成された走査線１０１及び信号線１０２に区画された領域である。また、走査線１０１
に沿ってコモン配線１０３が平行に形成され、信号線１０２は走査線１０１及びコモン配
線１０３に直交する方向に形成されている。ここで、走査線１０１及び信号線１０２で区
画された各画素領域内において、走査線１０１に沿って設けられたコモン配線１０３を被
覆するようにＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等からなる透明材料で形成さ
れたコモン電極１０４が設けられている。また、コモン電極１０４の表面に絶縁層１３３
、１３５を介して画素電極１０５が設けられるとともに、走査線１０１を覆うように帯状
のシールド電極層１５０が絶縁層１３３、１３５を介して設けられている。また、画素電
極１０５及びシールド電極層１５０はＩＴＯ等の透明材料からなり、画素電極１０５はス
トライプ状に複数のスリット１０５ａが形成されている。また、画素電極１０５、複数の
スリット１０５ａ及びシールド電極層１５０の表面は配向膜１３４により被覆されている
。
【００４４】
本発明による第１実施形態のＦＦＳモードの液晶表示パネル１００では、図３に示すよ
うに、走査線１０１から離れた画素領域の中央部付近では、画素電極１０５からコモン電
極１０４へ向かう電界（図中、画素電極１０５から出射する矢印により電気力線により電
界方向を示す）が発生し、画素電極１０５の両側から下方に形成されたコモン電極１０４
方向に向かう。また、横方向の電界成分と共に画素電極１０５の縁の近傍でアレイ基板１
３０に垂直な方向にも電界成分が発生するため、スリット１０５ａ上に存在する液晶分子
だけでなく画素電極１０５上に存在する液晶分子を駆動することができる。
【００４５】
また、走査線１０１と隣接する画素領域においては、図４に示すように、画素電極１０
５から発生する電界（図中、画素電極１０５から出射する矢印により電気力線により電界
方向を示す）のうち走査線１０１方向に発生する電界は画素電極１０５から配向膜１３４
を経て液晶層１４０に入り、液晶層１４０から走査線１０１に向かう途中、シールド電極
層１５０により、遮断される。このため、本発明による第１実施形態のＦＦＳモードの液
晶表示パネル１００は、シールド電極層１５０を有さない従来のＦＦＳモードの液晶表示
パネルよりも画素電極１０５又は配向膜１３４が走査線１０１に印加される信号に起因す
る直流電界によって受ける不可逆的影響を抑えることができる。また、シールド電極層１
５０の上部に位置する液晶に印加される電界成分を最小限に抑えることができ、走査線１
０１近傍の焼き付き現象を大幅に低減することができる。
【００４６】
また、シールド電極層１５０をフローティング状態にすると電位が不安定化するため、
コモン配線１０３と電気的に接続させてシールド電極層１５０の電位を安定化する必要が
ある。しかし、図６に示すように、画素領域においてシールド電極層１５０と共通電極１
０４を接続する場合、ＦＦＳモードの液晶表示パネルの構造及び製造工程上、画素電極１
０５の一部に切り欠き部を設けるとともに、その切り欠き部にコンタクトホール１７３を
設け、シールド電極層１５０とコモン配線１０３との導通を確保する必要がある。このた
め、液晶表示パネル１００の製造工程が複雑になるという問題が生じる。また、画素電極
１０５の一部に切り欠き部を設けるため、この切り欠き部上部に存在する液晶分子を駆動
することができない。したがって、シールド電極層１５０をＩＴＯ等の透明材料で形成し
た場合においても、この切り欠き部を表示に寄与させることができず、液晶表示パネル１
００の画素開口率が低下することになる。なお、図６は走査線１０１上にシールド電極層
１５０が形成された第１実施形態のＦＦＳモードの液晶表示パネル１００の変形例であり
、第１実施形態のＦＦＳモードの液晶表示パネル１００と同一部分については同一の符号
が付してある。
【００４７】
これに対して、本発明による第１実施形態のＦＦＳモードの液晶表示パネル１００では
、シールド電極１５０がアクティブ表示領域１８０の外側において、コモン配線１０３と
電気的に接続されている。したがって、図２に示すように、シールド電極層１５０を走査
線１０１上に帯状に形成し、画素電極１０４の形成領域を確保するとともに画素電極１０
４事体にも切り欠き部分を設ける必要がない。したがって、シールド電極層１５０の電位
を安定化させるとともに、画素開口率の低下を抑えることができる。
【００４８】
また、シールド電極層１５０は画素電極１０５から走査線１０１方向に発生する電界を
遮断するためには、できるだけ幅広に設けることが好ましいが、シールド電極を幅広に形
成した場合、画素電極１０５の形成領域を狭め、画素開口率が低下するおそれがある。し
たがって、本発明による第１実施形態のＦＦＳモードの液晶表示パネル１００では、シー
ルド電極層１５０は走査線１０１上に焼き付き現象を抑えるのに必要な所定の幅で帯状に
形成されている。
【００４９】
また、アクティブ表示領域１８０の高精細化を図るためには、各画素領域内の面積を微
細化してアクティブ表示領域１８０内の画素数を増やす必要がある。このとき、図６に示
すような、液晶表示パネル１００の場合、画素領域内に設けられたシールド電極層１５０
とコモン電極１０４を電気接続するコンタクトホール１７３も微細化する必要がある。
【００５０】
図７は本発明の第１実施形態によるＦＦＳモードの液晶表示パネル１００のアクティブ
表示領域１８０外周の一部を示す模式平面図であり、図８は図７のＤ−Ｄ’線に沿った断
面図である。図７に示すように、コモン配線１０３はアクティブ表示領域１８０の外側ま
で延伸して、シールド電極層１５０とコンタクトホール１７１を介して電気的に接続され
ている。このとき、コモン配線１０３の端部は櫛歯状に形成され複数のコンタクトホール
１７１を介して接続されている。この構成により、シールド電極層１５０とコモン配線１
０３の電気接続部分の抵抗値を低く抑えシールド電極層１６０の電位を安定化させること
ができる。また、複数のコモン配線１０３は全て抵抗値の低い共通電極線３１に接続され
、この共通電極線３１を介して最終的に共通電極駆動回路３０に接続される（図１参照）
。このとき、本発明の第１実施形態によるＦＦＳモードの液晶表示パネル１００では共通
電極線３１から櫛歯状に延在した部分がコンタクトホール１７２を介して、シールド電極
層１５０と電気的に接続されている。この構成により、コモン配線１０３はシールド電極
層１５０を介して共通電極線３１と電気的に接続されている。また、共通電極線３１の延
在部を櫛歯状に形成し、複数のコンタクトホール１７２を介して共通電極線３１とシール
ド電極層１５０が電気接続されている。この構成により、シールド電極層１５０と共通電
極線１３１の電気接続部分の抵抗値を低く抑え、コモン配線１０３と共通電極線３１を安
定的に接続することが可能になる。また、シールド電極層１５０の電位もいっそう安定化
する。
【００５１】
なお、コモン配線１０３とシールド電極層１５０と共通電極線３１との接続部分はマト
リクス表示領域１８０の一端に設ける場合に限定されず、マトリクス表示領域１８０の両
端に設けてもよい。このとき、シールド電極層１５０の電位をさらに安定化させることが
できる。
【００５２】
次に、本発明の第１実施形態によるＦＦＳモードの液晶表示領域１００の構成について
具体的に説明する。図５に示すように、アレイ基板１３０はガラス基板等の透明基板１３
２上に形成された走査線１０１及びコモン配線１０３は、透明基板１３２の表面全体に亘
って下部がＡｌ金属からなり表面がＭｏ金属からなる２層膜を形成した後、フォトリソグ
ラフィー法及びエッチング法によって形成されたＭｏ／Ａｌの２層配線である。なお、Ｍ
ｏ／Ａｌの２層配線にしたのは、アルミ二ウムは抵抗値が小さいという長所を有するが、
その反面、腐食しやすく、ＩＴＯとの接触抵抗が高いなどの欠点があるためであり、アル
ミニウムをモリブテンで覆った多層構造にすることでそうした欠点を改善することができ
る。また、ここではコモン配線１０３を走査線１０１に沿って設けた例を示したが、隣接
する走査線１０１の中間に設けてもよい。
【００５３】
また、コモン電極１０４は走査線１０１及び信号線１０２で区画された各画素領域内に
おいて、コモン配線１０３を被覆するようにＩＴＯからなる透明材料で形成されている。
これは、一度、走査線１０１及びコモン配線１０３を形成した透明基板１３２の表面全体
に亘ってＩＴＯからなる透明電極層を被覆した後、フォトリソグラフィー法及びエッチン
グ法によって不要な透明電極層を除去して形成されている。また、画素領域内において、
コモン電極１０４はコモン配線１０３とは電気的に接続されるが、走査線１０１ないしゲ
ート電極１０７とは接続されないよう形成されている。
【００５４】
また、コモン電極１０４を形成した後、走査線１０１、コモン配線１０３、及びコモン
電極１０４を含む透明基板１３２全体に亘って窒化珪素層ないし酸化珪素からなるゲート
絶縁膜１３３が被覆されている。
【００５５】
また、走査線１０１と信号線１０２との交差点近傍にはスイッチング素子としてのＴＦ
Ｔ１１０が形成され、このＴＦＴ１１０は、走査線１０１と信号線１０２との間に半導体
層１０９が配置されている。このとき、半導体層１０９は走査線１０１から延在した所定
領域上に形成され、この半導体層１０９下部と重なる走査線１０１の延在部分がゲート電
極１０７を構成するとともに、半導体層１０９の上面の一部を覆うように信号線１０２の
一部が延在されてＴＦＴ１１０のソース電極１０６を構成し、また、半導体層１０９の一
部分と重なる画素電極１０５の一部分がドレイン電極１０８を構成している。
【００５６】
このＴＦＴ１１０は、まず、ＣＶＤ法により例えばアモルファス・シリコン（以下「ａ
‐Ｓｉ」）層をゲート絶縁膜１３３の表面全体に亘って被覆した後に、フォトリソグラフ
ィー法及びエッチング法によって、不要なａ‐Ｓｉ層を除去してＴＦＴ１１０形成領域で
ある走査線１０１の延在部にａ‐Ｓｉ層からなる半導体層１０９を形成する。次いで、Ｍ
ｏ／Ａｌ／Ｍｏの３層構造の導電性層を半導体層１０９の上面から透明基板１３２表面全
体に亘って被覆し、同じくフォトリソグラフィー法及びエッチング法によって、不要な部
分を除去して信号線１０２、ソース電極１０６及びドレイン電極１０８を形成し、アクテ
ィブ表示領域１８０の外周に沿って共通電極線３１を形成する。ここで、信号線１０２は
その一部が延在して半導体層１０９上面の一部と部分的に重なるように形成され、この半
導体層１０９上面と部分的に重なる信号線１０２の延在部がＴＦＴ１１０のソース電極１
０６となる。また、同様にドレイン電極１０８も半導体層１０９の表面の一部に部分的に
重なるよう形成されている。
【００５７】
また、ドレイン電極１０８はストライプ状に複数のスリット１０５ａが形成されたＩＴ
Ｏからなる画素電極１０５と電気的に接続されている。この製造工程はまず、信号線１０
２、ソース電極１０６及びドレイン電極１０８を形成した後、基板表面全体に窒化珪素層
からなるソース絶縁膜１３５を被覆し、ドレイン電極１０８に対応する位置のソース絶縁
膜１３５にコンタクトホール１７０を形成してドレイン電極の一部を露出させる。その後
、この表面全体に亘ってＩＴＯからなる透明導電性層を被覆し、同じくフォトリソグラフ
ィー法及びエッチング法によって、ストライプ状に複数のスリット１０５ａが形成された
画素電極１０５を、走査線１０１及び信号線１０２で囲まれた画素領域内のソース絶縁膜
１３５上に形成する。このとき、画素電極１０５はコンタクトホール１７０を介してドレ
イン電極１０８と電気的に接続される。
【００５８】
また、このとき、スリット１０５ａを有する画素電極１０５を形成するとともに、走査
線１０１上のソース絶縁膜１３５表面にシールド電極層１５０を形成する。また、図8に
示すように、アクティブ表示領域１８０の外側ではシールド電極層１５０がコモン配線１
０３及び共通電極線３１とそれぞれコンタクトホール１７１、１７２を介して電気的に接
続され、電位を安定化させている。これは、信号線１０２、ソース電極１０６及びドレイ
ン電極１０８を形成してソース絶縁膜１３５を被覆した後、アクティブ表示領域１８０の
外側の共通電極線３１に対応する所定位置のソース絶縁膜１３５にコンタクトホール１７
２を形成して共通電極線３１の一部を露出させるとともに、コモン配線１０３に対応する
所定位置のソース絶縁膜１３５及びゲート絶縁膜１３３にコンタクトホール１７１を形成
して、シールド電極層１５０となる透明導電性層を被覆して形成する。このとき、シール
ド電極層１５０はコンタクトホール１７１、１７２を介してコモン配線１０３及び共通電
極線３１と電気的に接続される。
【００５９】
なお、ＴＦＴ１１０の動作特性に影響を与えないようにするため、シールド電極層１５
０は半導体層１０９の表面を覆わないようにした方がよい。したがって、本発明の第１実
施形態によるＦＦＳモードの液晶表示領域１００では画素電極１０５の一部に切り欠き部
を設け、この部分にＴＦＴ１１０を配している。また、シールド電極１５０はＩＴＯに変
えてアルミ二ウム等の導電性金属で形成してもよい。また、この画素電極１０５及び複数
のスリット１０５ａ、シールド電極層１５０の表面は配向膜１３４により被覆されている
。
【００６０】
一方、カラーフィルタ基板１２０は、図３または図４に示すように、ガラス基板１２２
の表面にカラーフィルタ層１２３、オーバーコート層１２５及び配向膜１２４が設けられ
ている。そして、アレイ基板１３０の画素電極１０５及びコモン電極１０４とカラーフィ
ルタ基板１２０のカラーフィルタ層１２３とが互いに対向するようにアレイ基板１３０及
びカラーフィルタ基板１２０を対向させ、その間に液晶を封入して液晶層１４０を形成す
るとともに、両基板１２０，１３０のそれぞれ外側に偏光板１２１、１３１を偏光方向が
互いに直交する方向となるように配置することにより、ＦＦＳモードの液晶表示パネル１
００が形成されている。
【００６１】
なお、第1実施形態においては、画素電極１０５に設けるスリットとして一方向に傾い
たものを用いた例を示したが、従来例として図1５に示したＦＦＳモードの液晶表示パネ
ルのように画素電極１０５に設けるストライブ状のスリット１０５ａを「く」字状になる
ように配置してデュアルドメイン化するようにしてもよい。この場合、視角異方性を少な
くするために、コモン配線１０３の両側に設けられたスリット１０５ａの数はそれぞれの
側で同一であることが好ましく、また、コモン配線１０３に最も近接する両側のスリット
１０５ａの端部はコモン配線上で結合されているものとすることが好ましい。更には、図
示しないが、信号線１０２に対向する部分に設けられるカラーフィルタ基板１２０のブラ
ックマトリックスが直線状とならないようにして、ブラックマトリクスが目立たない画像
表示に適したものとするために、信号線１０２を走査線１０１と直交する方向にクランク
状に設けて複数の共通電極１０４及び画素電極１０５がデルタ配置となるようにしてもよ
い。
【００６２】
加えて第１実施形態において説明したＦＦＳモードの液晶表示パネル１００の構成、特
にシールド電極に関する構成を図９に示すようなＩＰＳモードの液晶表示パネル６００に
適応させることは容易に可能であるので、ここでは説明の重複をさけるためＩＰＳモード
の液晶表示パネル６００に本願発明の構成を適応したものに、従来例として示したＩＰＳ
モードの液晶表示パネル６００のように、画素電極及び対向電極と配向膜のラビング方向
とに微小角度の傾きを設けるようにすることで、デュアルドメイン化すること、及び画素
電極及び対向電極をデルタ配置にすることも可能であることは明白である。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態によるＦＦＳモードの液晶表示パネルの駆動システムの回路構成図である。
【図２】本発明の第１実施形態によるＦＦＳモードの液晶表示パネルを構成するアレイ基板上の画素領域を示した模式平面図である。
【図３】図２に示した本発明の第１実施形態によるＦＦＳモードの液晶表示パネルの画素領域におけるＡ−Ａ’線に沿った断面図である。
【図４】図２に示した本発明の第１実施形態によるＦＦＳモードの液晶表示パネルの画素領域におけるＢ−Ｂ’線に沿った断面図である。
【図５】図２に示した本発明の第１実施形態によるＦＦＳモードの液晶表示パネルの画素領域におけるＣ−Ｃ’線に沿った断面図である。
【図６】図２に示した本発明の第１実施形態によるＦＦＳモードの液晶表示パネルの画素領域における変形例を示す模式平面図である。
【図７】本発明の第１実施形態によるＦＦＳモードの液晶表示パネルを構成するアレイ基板上のアクティブ表示領域の外側を示した模式平面図である。
【図８】図７に示した本発明の第１実施形態によるＦＦＳモードの液晶表示パネルのアクティブ表示領域の外側におけるＤ−Ｄ’線に沿った断面図である。
【図９】従来のＩＰＳモードの液晶表示パネルを構成するアレイ基板の画素領域を示した模式平面図である。
【図１０】図９に示した従来のＩＰＳモードの液晶表示パネルの画素領域におけるＥ−Ｅ’線に沿った断面図である。
【図１１】図９に示した従来のＩＰＳモードの液晶表示パネルの画素領域におけるＦ−Ｆ’線に沿った断面図である。
【図１２】従来のＦＦＳモードの液晶表示パネルを構成するアレイ基板の画素領域を示した模式平面図である。
【図１３】図１２に示した従来のＦＦＳモードの液晶表示パネルの画素領域におけるＧ−Ｇ’線に沿った断面図である。
【図１４】図１２に示した従来のＦＦＳモードの液晶表示パネルの画素領域におけるＨ−Ｈ’線に沿った断面図である。
【図１５】図１２に示した従来のＦＦＳモードの液晶表示パネルの画素領域における変形例を示す模式平面図である。
【図１６】図９に示した従来のＩＰＳモードの液晶表示パネルの画素領域における変形例を示す模式平面図である。
【符号の説明】
【００６４】
１０                              走査電極駆動回路
２０                              信号電極駆動回路
３０                              共通電極駆動回路
３１                              共通電極線
１００                              液晶表示パネル
１０１、６０１、７０１              走査線
１０２、６０２、７０２              信号線
１０３、６０３、７０３              コモン配線
１０４                              コモン電極
１０５                              画素電極
１０５ａ                            スリット
１０６                              ソース電極
１０７                              ゲート電極
１０８                              ドレイン電極
１０９                              半導体層
１１０                              ＴＦＴ
１２０                              カラーフィルタ基板
１３０                              アレイ基板
１４０                              液晶層
１５０                              シールド電極層
１７０                              コンタクトホール
【図１】
2009069332.tif 000003
【図２】
2009069332.tif 000004
【図３】
2009069332.tif 000005
【図４】
2009069332.tif 000006
【図５】
2009069332.tif 000007
【図６】
2009069332.tif 000008
【図７】
2009069332.tif 000009
【図８】
2009069332.tif 000010
【図９】
2009069332.tif 000011
【図１０】
2009069332.tif 000012
【図１１】
2009069332.tif 000013
【図１２】
2009069332.tif 000014
【図１３】
2009069332.tif 000015
【図１４】
2009069332.tif 000016
【図１５】
2009069332.tif 000017
【図１６】
2009069332.tif 000018