(57)【要約】【課題】アナログ映像信号の校正を精度良く行う。【解決手段】複数のアナログ映像信号の中から、被選択信号として出力するアナログ映像信号を選択的に切り替える信号切替回路と、披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、複数のアナログ映像信号入力端子のうち少なくとも一つは、デジタル−アナログ変換回路の出力端子に接続され、デジタル−アナログ変換回路に所定のテストパターンが入力されると、デジタル出力信号と、基準データとを比較する比較部と、比較部における比較結果に基づき、ゲインの値とオフセットの値とを設定する設定部と、を備えた映像信号処理回路。【選択図】図１
2009152948.tif 000002
【特許請求の範囲】
【請求項１】
複数のアナログ映像信号入力端子を有し、前記アナログ映像信号入力端子から入力されたアナログ映像信号の中から、被選択信号として出力するアナログ映像信号を選択的に切り替える信号切替回路と、
前記信号切替回路の出力端子に接続され、前記披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、
前記アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、
デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、
前記複数のアナログ映像信号入力端子のうち少なくとも一つは、前記デジタル−アナログ変換回路の出力端子に接続され、
前記デジタル−アナログ変換回路に所定のテストパターンが入力されると、前記デジタル出力信号と、基準データとを比較する比較部と、
前記比較部における比較結果に基づき、前記ゲインの値と前記オフセットの値とを設定する設定部と、を備えたことを特徴とする映像信号処理回路。
【請求項２】
請求項１に記載の映像信号処理回路において、前記設定部は、前記デジタル出力信号の白レベルと、前記基準データの白レベルとに基づいて前記ゲインの値を設定し、前記デジタル出力信号の黒レベルと、前記基準データの黒レベルとに基づいて前記オフセットの値を設定することを特徴とする映像信号処理回路。
【請求項３】
請求項１または２に記載の映像信号処理回路を備えたことを特徴とする電子機器。
【請求項４】
複数のアナログ映像信号入力端子を有し、前記アナログ映像信号入力端子から入力されたアナログ映像信号の中から、被選択信号として出力するアナログ映像信号を選択的に切り替える信号切替回路と、
前記信号切替回路の出力端子に接続され、前記披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、
前記アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、
デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、
前記複数のアナログ映像信号入力端子のうち少なくとも一つは、前記デジタル−アナログ変換回路の出力端子に接続された映像信号処理回路の調整方法であって、
前記デジタル−アナログ変換回路に所定のテストパターンが入力されると、前記デジタル出力信号と、基準データとを比較する比較工程と、
前記比較工程における比較結果に基づき、前記ゲインの値と前記オフセットの値とを設定する設定工程と、を含むことを特徴とする映像信号処理回路の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号用とアナログ信号用からなる複数の映像入力端子を備えた映像信号処理回路、映像信号処理回路の調整方法、電子機器に関する。
【背景技術】
【０００２】
従来、例えば特許文献１に示すように複数の映像入力端子を備え、様々な解像度への出力に対応した表示装置が提案されているが、アナログ系の信号パスを調整するためにアナログ・ファンクション・ジェネレータを用いている。
【０００３】
【特許文献１】特開２０００−１０５１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、アナログ系の信号パスを調整するために使用するアナログ・ファンクション・ジェネレータ自体も定期的な校正を必要とすることから、映像信号処理回路のアナログ系の信号パスを、厳密に調整できない可能性があった。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
［適用例１］
複数のアナログ映像信号入力端子を有し、前記アナログ映像信号入力端子から入力されたアナログ映像信号の中から、被選択信号として出力するアナログ映像信号を選択的に切り替える信号切替回路と、前記信号切替回路の出力端子に接続され、前記披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、前記アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、前記複数のアナログ映像信号入力端子のうち少なくとも一つは、前記デジタル−アナログ変換回路の出力端子に接続され、前記デジタル−アナログ変換回路に所定のテストパターンが入力されると、前記デジタル出力信号と、基準データとを比較する比較部と、前記比較部における比較結果に基づき、前記ゲインの値と前記オフセットの値とを設定する設定部と、を備えたことを特徴とする映像信号処理回路。
【０００７】
この構成によれば、グレースケールなどのテストパターンをデジタル映像信号として入力することによりアナログ−デジタル変換回路のゲイン及びオフセットを調整することができるので、映像信号処理回路のアナログ系の信号パスを、デジタル・ファンクション・ジェネレータを用いて高精度で校正することができる。
【０００８】
［適用例２］
上記の映像信号処理回路において、前記設定部は、前記デジタル出力信号の白レベルと、前記基準データの白レベルとに基づいて前記ゲインの値を設定し、前記デジタル出力信号の黒レベルと、前記基準データの黒レベルとに基づいて前記オフセットの値を設定することを特徴とする映像信号処理回路。
【０００９】
この構成によれば、デジタル・ファンクション・ジェネレータを用いて生成された白と黒とを含むグレースケールなどのテストパターンをデジタル映像信号として入力することによりアナログ−デジタル変換回路のゲイン及びオフセットの値を調整することができるので、映像信号処理回路のアナログ系の信号パスを、デジタル・ファンクション・ジェネレータを用いて高精度で校正することができる。
【００１０】
［適用例３］
上記の映像信号処理回路を備えたことを特徴とする電子機器。
【００１１】
この構成によれば、グレースケールなどのテストパターンをデジタル映像信号として入力することによりアナログ−デジタル変換回路のゲイン及びオフセットの値を調整することができるので、上記の映像信号処理回路を備えた電子機器は、アナログ系の信号パスを、デジタル・ファンクション・ジェネレータを用いて高精度で校正することができる。
【００１２】
［適用例４］
複数のアナログ映像信号入力端子を有し、前記アナログ映像信号入力端子から入力されたアナログ映像信号の中から、被選択信号として出力するアナログ映像信号を選択的に切り替える信号切替回路と、前記信号切替回路の出力端子に接続され、前記披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、前記アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、前記複数のアナログ映像信号入力端子のうち少なくとも一つは、前記デジタル−アナログ変換回路の出力端子に接続された映像信号処理回路の調整方法であって、前記デジタル−アナログ変換回路に所定のテストパターンが入力されると、前記デジタル出力信号と、基準データとを比較する比較工程と、前記比較工程における比較結果に基づき、前記ゲインの値と前記オフセットの値とを設定する設定工程と、を含むことを特徴とする映像信号処理回路の調整方法。
【００１３】
この方法によれば、デジタル映像信号として入力されたテストパターンを用いてアナログ−デジタル変換回路のゲイン及びオフセットを調整することができるので、映像信号処理回路のアナログ系の信号パスを、デジタル・ファンクション・ジェネレータを用いて高精度で校正することができる。
【発明を実施するための最良の形態】
【００１４】
以下、映像信号処理回路の実施形態について図面に従って説明する。
【００１５】
（第１実施形態）
＜映像信号処理回路の構成＞
まず、第１実施形態に係る映像信号処理回路の構成について、図１を参照して説明する。図１は、第１実施形態に係る映像信号処理回路の構成を示すブロック図である。
【００１６】
図１に示すように、映像信号処理回路１は、デジタル入力インターフェースであるＨＤＭＩ（High-Definition Multimedia Interface）レシーバ１００と、デジタル−アナログ変換回路（ＤＡＣ：Digital to Analog Converter）１０６と、信号切替回路（ＭＵＸ：MUltipleXer）１０８と、アンチエイリアスフィルタ回路であるローパスフィルタ（ＬＰＦ：Low Pass Filter）１１０と、ゲイン及びオフセットを調整可能なアナログ−デジタル変換回路（ＡＤＣ：Analog to Digital Converter）１１２と、スケーラ１１４と、比較部及び設定部として機能するＣＰＵ１１６と、フレームメモリ１１８と、校正に用いる基準データ等を記憶するＲＯＭ１２０と、フラッシュメモリ１２２とから構成されている。
【００１７】
ＨＤＭＩレシーバ１００は、デジタル映像信号ＤＧＳを入力し、出力端子からデジタル信号ＤＳを出力する。デジタル信号ＤＳは、スケーラ１１４に入力されるとともに、ＤＡＣ１０６に入力される。
【００１８】
ＤＡＣ１０６は、ＨＤＭＩレシーバ１００の出力端子から出力されるデジタル信号ＤＳを入力し、出力端子からアナログ信号ＤＡＳを出力する。ＭＵＸ１０８は、アナログ映像信号ＡＧＳ１、アナログ映像信号ＡＧＳ２、アナログ信号ＤＡＳが入力される入力端子を有する。ＭＵＸ１０８にはさらに、被選択信号ＭＳとして出力するアナログ信号を切替えるための切替信号ＳＷが入力される。切替信号ＳＷは、ＣＰＵ１１６に入力される映像入力端子選択信号ＶＳに基づいて決定される。
【００１９】
ＬＰＦ１１０は、被選択信号ＭＳからエイリアス信号を濾波したアンチエイリアス信号ＬＳを出力する。ＡＤＣ１１２は、アンチエイリアス信号ＬＳを入力しデジタル信号ＡＤＳを出力する。ＡＤＣ１１２には、アンチエイリアス信号ＬＳを量子化する際の基準として、図示しない電源部から基準電圧Ｖｒｅｆが入力される。
【００２０】
ＣＰＵ１１６は、ＭＵＸ１０８がアナログ信号ＤＡＳを被選択信号ＭＳとして出力している状態で、デジタル信号ＡＤＳをフレームメモリ１１８に書き込み、ＲＯＭ１２０に記憶されている校正用基準値とデジタル信号ＡＤＳの値とを比較して差の値ＤＦを出力する。ＣＰＵ１１６は、差の値ＤＦに基づき、ＡＤＣ１１２が参照するゲインの値ＧＳ及びオフセットの値ＯＳを決定し、ＡＤＣ１１２が内蔵する図示しないレジスタと、フラッシュメモリ１２２とに、決定されたゲインの値ＧＳ及びオフセットの値ＯＳをそれぞれ記憶する。フラッシュメモリ１２２に記憶されたゲインの値ＧＳ及びオフセットの値ＯＳは、映像処理信号回路が起動する際にＡＤＣ１１２の図示しないレジスタにロードされて、アナログ映像信号ＡＧＳ１またはＡＧＳ２が入力されたときに、ＡＤＣ１１２の制御パラメータとして使用される。
【００２１】
＜映像信号処理回路の調整方法＞
次に、映像信号処理回路の調整方法について図２及び図３を参照して説明する。図２は、映像信号処理回路を調整するためのテストパターンであり、図３は、映像信号処理回路の調整方法を示すフローチャートである。
【００２２】
映像信号処理回路１は、アナログ系信号パスを調整するために、デジタル映像信号ＤＧＳとして図２に示すグレースケールのテストパターン２００を入力し、校正用基準値との比較をＣＰＵ１１６で行う。
【００２３】
ＣＰＵ１１６は、テストパターン２００の白（階調値＝２５５）のデータによりＡＤＣ１１２の最大の明るさであるゲインの値ＧＳを調整し、テストパターン２００の黒（階調値＝０）のデータによりＡＤＣ１１２の黒レベルであるオフセットの値ＯＳを調整する。
【００２４】
なお、図２に示すグレースケールのテストパターン２００は、０〜２５５までの階調を１７等分したパターンを例示しているが、これに限定するものではない。また、白と黒のデータを含んでいれば、カラーパターンでもよい。
【００２５】
次に、図３のフローチャートに基づき映像信号処理回路１の調整方法を説明する。
【００２６】
先ず、ステップＳ１００では、切替信号ＳＷによりＭＵＸ１０８がアナログ信号ＤＡＳを選択した状態にする。
【００２７】
次に、ステップＳ１０２では、デジタル映像信号ＤＧＳとして図２に示すグレースケールのテストパターン２００を入力する。
【００２８】
次に、ステップＳ１０４では、ＣＰＵ１１６（比較部）は、デジタル信号ＡＤＳのレベルが所定のレベル以上のとき白が入力されていると判断し、白レベルの校正用基準値との差の値ＤＦを算出する。
【００２９】
次に、ステップＳ１０６では、差の値ＤＦが０であるか否かを判定し、０である場合はゲインの値ＧＳが最適に設定されたのでステップＳ１１０に移行し、０でない場合はステップＳ１０８に移行する。
【００３０】
次に、ステップＳ１０８では、ＣＰＵ１１６（設定部）は、差の値ＤＦに基づいてゲインの値ＧＳを再設定し、ステップＳ１０４に移行する。
【００３１】
一方、ステップＳ１１０では、ＣＰＵ１１６（比較部）は、デジタル信号ＡＤＳのレベルが所定のレベル以下のとき黒が入力されていると判断し、黒レベルの校正用基準値との差の値ＤＦを算出する。
【００３２】
次に、ステップＳ１１２では、差の値ＤＦが０であるか否かを判定し、０である場合はオフセットの値ＯＳが最適に設定されたので処理を終了し、０でない場合はステップＳ１１４に移行する。
【００３３】
次に、ステップＳ１１４では、ＣＰＵ１１６（設定部）は、差の値ＤＦに基づいてオフセットの値ＯＳを再設定し、ステップＳ１１０に移行する。
【００３４】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００３５】
本実施形態では、グレースケールなどのテストパターンをデジタル映像信号として入力することによりアナログ−デジタル変換回路のゲイン及びオフセットの値を調整することができるので、アナログ・ファンクション・ジェネレータを使用することなくアナログ系の信号パスを高精度で校正することができる。
【００３６】
以上、映像信号処理回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００３７】
（変形例１）映像信号処理回路の変形例１について説明する。映像信号処理回路１を備えた電子機器として図４に示すプロジェクタ１０００を例示する。プロジェクタ１０００は、電源部１１００と、バラスト１２００と、放電ランプ１３００と、映像信号処理回路１と、ライトバルブを含む映像投影部１４００と、操作部１５００と、制御部１６００とから構成されている。プロジェクタ１０００は、操作部１５００を操作することによってプロジェクタ１０００の動作モードを校正モードに設定できる。制御部１６００は、動作モードが校正モードに設定されると、映像信号処理回路１に所定の映像入力端子選択信号ＶＳを出力するので、映像信号処理回路１においてデジタル映像信号ＤＧＳを用いたアナログ系の信号パスの校正が行われる。映像信号処理回路１を備えた電子機器としては、他にも液晶ディスプレイ、プラズマディスプレイなどの表示装置や、ノートパソコン、携帯電話、ＰＤＡなどが対象となる。
【図面の簡単な説明】
【００３８】
【図１】第１実施形態に係る映像信号処理回路の構成を示すブロック図。
【図２】映像信号処理回路を調整するためのテストパターン。
【図３】映像信号処理回路の調整方法を示すフローチャート。
【図４】映像信号処理回路を備えた電子機器の構成を示すブロック図。
【符号の説明】
【００３９】
１…映像信号処理回路、１００…ＨＤＭＩレシーバ、１０６…ＤＡＣ、１０８…ＭＵＸ、１１０…ＬＰＦ、１１２…ＡＤＣ、１１４…スケーラ、１１６…ＣＰＵ、１１８…フレームメモリ、１２０…ＲＯＭ、１２２…フラッシュメモリ、２００…テストパターン、１０００…プロジェクタ、１１００…電源部、１２００…バラスト、１３００…放電ランプ、１４００…映像投影部、１５００…操作部、１６００…制御部。
【図１】
2009152948.tif 000003
【図３】
2009152948.tif 000004
【図４】
2009152948.tif 000005
【図２】
2009152948.tif 000006