(57)【要約】【課題】電子デバイスの高い性能を確保すると共に、低コスト化や生産性の向上を図ることができる電子デバイスの製造方法を提供する。【解決手段】第１基板１１にＭｇＯなどの犠牲層１２を形成してパターニングし、ＳｉＯ2 などの支持層１３を形成する。犠牲層１２の上に支持層１３を間にして、ＴＦＴ，キャパシタなどの電子デバイス１４を形成し、ＳｉＮx などの保護層１５で覆う。保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させ、犠牲層１２をエッチングにより除去する。第２基板２１の表面の粘着層２２に、第１基板１１上の電子デバイス１４をを密着させ、第１基板１１を分離すると、電子デバイス１４が第２基板２１に転写される。転写したい電子デバイス１４のみの犠牲層１２を除去する等の方法により電子デバイス１４の選択転写も可能である。【選択図】図１６
2009152387.tif 000002
【特許請求の範囲】
【請求項１】
第１基板の一部に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層を形成する工程と、
少なくとも前記犠牲層を覆う支持層を形成する工程と、
前記犠牲層の上に前記支持層を間にして電子デバイスを形成する工程と、
前記支持層の一部を除去することにより前記犠牲層の一部を露出させる工程と、
前記犠牲層を除去する工程と
を含むことを特徴とする電子デバイスの製造方法。
【請求項２】
前記犠牲層を除去する工程ののち、第２基板の表面に設けられた粘着層に前記電子デバイスを密着させることにより、前記電子デバイスを前記第２基板に転写する工程を含む
ことを特徴とする請求項１記載の電子デバイスの製造方法。
【請求項３】
前記電子デバイスを複数形成し、前記複数の電子デバイスの一部を選択的に前記第２基板に転写する
ことを特徴とする請求項２記載の電子デバイスの製造方法。
【請求項４】
前記犠牲層を除去する工程において、前記第２基板に転写したいデバイスの犠牲層を除去する
ことを特徴とする請求項３記載の電子デバイスの製造方法。
【請求項５】
前記粘着層を紫外線硬化樹脂により構成し、前記電子デバイスを転写する領域以外の領域に紫外線を照射することにより前記粘着層の接着性を失わせる
ことを特徴とする請求項３記載の電子デバイスの製造方法。
【請求項６】
前記粘着層に凹凸を形成し、前記粘着層の凸部に前記電子デバイスを転写する
ことを特徴とする請求項３記載の電子デバイスの製造方法。
【請求項７】
前記粘着層上の、前記電子デバイスを転写しない領域に転写阻害膜を形成する
ことを特徴とする請求項３記載の電子デバイスの製造方法。
【請求項８】
前記電子デバイスを前記第２基板に転写する工程は、
表面に粘着層を有する中継基板に前記電子デバイスを密着させることにより、前記電子デバイスを前記第１基板から前記中継基板に転写する工程と、
表面に粘着層を有する第２基板に前記電子デバイスを密着させることにより、前記電子デバイスを前記中継基板から前記第２基板に転写する工程と
を含むことを特徴とする請求項２または３記載の電子デバイスの製造方法。
【請求項９】
前記電子デバイスを複数形成し、前記複数の電子デバイスの一部を選択的に前記中継基板に転写する
ことを特徴とする請求項８記載の電子デバイスの製造方法。
【請求項１０】
前記犠牲層を除去する工程において、前記中継基板に転写したいデバイスの犠牲層を除去する
ことを特徴とする請求項９記載の電子デバイスの製造方法。
【請求項１１】
前記中継基板の粘着層に凹凸を形成し、前記粘着層の凸部に前記電子デバイスを転写する
ことを特徴とする請求項９記載の電子デバイスの製造方法。
【請求項１２】
前記電子デバイスを前記第２基板に転写したのち、前記支持層にコンタクトホールを設け、前記コンタクトホールを介して前記電子デバイスに配線を接続する工程を含む
ことを特徴とする請求項２ないし１１のいずれか１項に記載の電子デバイスの製造方法。
【請求項１３】
前記支持層の上に電子デバイスを形成する工程において、前記電子デバイスの上に保護層を形成し、
前記電子デバイスを前記第２基板に転写したのち、前記保護層にコンタクトホールを設け、前記コンタクトホールを介して前記電子デバイスに配線を接続する工程を含む
ことを特徴とする請求項８ないし１１のいずれか１項に記載の電子デバイスの製造方法。
【請求項１４】
前記支持層の上に電子デバイスを形成する工程において、前記電子デバイスの上に保護層を形成し、前記保護層にコンタクトホールを設け、
前記電子デバイスを前記第２基板に転写したのち、前記コンタクトホールを介して前記電子デバイスに配線を接続する工程を含む
ことを特徴とする請求項８ないし１１のいずれか１項に記載の電子デバイスの製造方法。
【請求項１５】
前記電子デバイスを形成する工程において、前記配線の交差部を形成する
ことを特徴とする請求項１２ないし１４のいずれか１項に記載の電子デバイスの製造方法。
【請求項１６】
前記支持層を形成する工程において、少なくとも前記犠牲層を覆う第１の支持層および第２の支持層を形成し、
前記支持層の一部を除去して前記犠牲層の一部を露出させる工程において、前記第２の支持層を前記犠牲層の上面のみに残し、前記第１の支持層を、前記第２の支持層上の電子デバイスと前記第１基板の表面とに対して連続的な形状に形成する
ことを特徴とする請求項１ないし１５のいずれか１項に記載の電子デバイスの製造方法。
【請求項１７】
第１基板に電子デバイスを形成した転写用電子デバイス基板であって、
前記電子デバイスは支持層の上に形成されており、
前記支持層は、
前記第１基板の表面から離間して形成され、上面に前記電子デバイスが形成された本体部と、
前記本体部と前記第１基板の表面との間に形成された支持体と
を有することを特徴とする転写用電子デバイス基板。
【請求項１８】
前記電子デバイスを複数有し、
前記複数の電子デバイスの少なくとも一つについて、前記本体部の下面と前記第１基板の表面との間に、エッチングにより除去可能な犠牲層が設けられている
ことを特徴とする請求項１７記載の転写用電子デバイス基板。
【請求項１９】
前記複数の電子デバイスのうち前記犠牲層を有するもの以外は、前記本体部の下面と前記第１基板の表面との間に間隙を有する
ことを特徴とする請求項１８記載の転写用電子デバイス基板。
【請求項２０】
前記電子デバイスは、配線の交差部を含む
ことを特徴とする請求項１７ないし２０のいずれか１項に記載の転写用電子デバイス基板。
【請求項２１】
第２基板に電子デバイスと表示素子とを備えた表示装置であって、
前記電子デバイスの一方の面に支持層、他方の面に保護層が形成されており、
前記支持層または前記保護層に設けられたコンタクトホールを介して前記電子デバイスに配線が接続されている
ことを特徴とする表示装置。
【請求項２２】
前記電子デバイスは、第１基板の一部に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層を形成し、少なくとも前記犠牲層を覆う支持層を形成し、前記犠牲層の上に前記支持層を間にして電子デバイスを形成し、前記支持層の一部を除去することにより前記犠牲層の一部を露出させ、前記犠牲層を除去したのち、前記第２基板に転写することにより形成されたものである
ことを特徴とする請求項２１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、転写技術を用いた電子デバイスの製造方法、転写用電子デバイス基板および表示装置に関する。
【背景技術】
【０００２】
近年、プリンタブルエレクトロニクスと言われる領域の発展が目覚しい。目的は、これまで半導体製造技術を駆使して生産されてきた高価な電子部品を、印刷やナノインプリント法で製造することによって安価にすること、更には、基板をフィルムに置き換えることによってフレキシブルなデバイスを提供することなどである。そのため、有機半導体やナノ金属インクといった材料、印刷技術の開発が盛んに行われている。低コスト化やプロセスの低温化が図られる反面、信頼性や性能が犠牲になるというトレードオフになることが課題である。
【０００３】
一方、転写技術を用いたアクティブマトリクス基板の製造は、１９９０年代後半から取り組みが行われてきた。例えば特許文献１では、ガラス基板上にエッチングストッパー層を形成した上でＴＦＴ（Thin Film Transistor）素子を形成し、このＴＦＴ素子を中継基板で覆ってガラス基板のエッチング液から保護した状態で、ガラス基板を完全にエッチングして除去する方法が記載されている。最終的な製品は、中継基板から別の基板に選択的に転写することによって作製されている。
【０００４】
特許文献１に記載された方法では、１ｍｍ程度の厚みのガラス基板をエッチングするためにフッ酸、フッ化アンモニウム混合液のような強力なエッチング液を使用する必要があり、エッチングストッパー層を設けていてもＴＦＴ素子がエッチング液で損傷されるおそれがある。そのため、強力なエッチング液からＴＦＴ素子を保護することが課題であり、例えば特許文献２に記載されたように、エッチングストッパー層の材料や構造などの改善を行う必要がある。また、エッチング時間の増大によるスループットの低下も課題である。
【０００５】
また、特許文献３では、ガラス基板上に水素化アモルファスシリコン層などを形成し、その上にＴＦＴ素子を形成する。ＴＦＴ素子を接着剤により被転写基板に固着させ、背面よりレーザ光を照射して、加熱し、分離した水素の圧力の上昇により、ＴＦＴ素子をガラス基板から剥離するようにしている。
【０００６】
しかしながら、特許文献３に記載された方法では、ＴＦＴ素子の作製工程において水素化アモルファスシリコン層を最後まで保持する必要があり、プロセス上の制約が大きい。また、ＴＦＴ素子を分離する際のレーザ光の照射によるＴＦＴ素子の特性劣化、レーザを利用することによる設備投資の上昇、スループット、基板サイズの制約などの課題がある。
【０００７】
更に、特許文献４および特許文献５には、微細な半導体チップを印刷することを目的として、単結晶半導体基板の表面から微細なチップを取り出す技術が記載されている。これらの技術では、微細なチップはおおよそ半導体そのものである。
【０００８】
特許文献４では、基板の表面をエッチングストッパー層で覆い、結晶方位を利用した選択エッチングでチップ背面をエッチングすることにより、基板とチップとの接続面積を減らすようにしている。
【０００９】
特許文献５では、セミコンダクターエレメント（semiconductor element ）とよばれる微細な半導体チップを単結晶ウェハーから取り出すことを旨としている。また、それに類似したＧａＡｓ単結晶などを利用した光学素子チップを取り出すことも記載されている。基板とチップとの接続面積をコントロールする方法としては、特許文献４と同じく単結晶の異方性エッチングを利用する方法、等方性エッチングを利用する方法、また、シリコン（Ｓｉ）に限って言えばＳＯＩウェハーを用い、ＳｉＯ2 層をエッチングする方法が挙げられている。
【特許文献１】特許第３４４７６１９号明細書
【特許文献２】特開２００６−２４５０６７号公報
【特許文献３】特許第３８０９７１０号明細書
【特許文献４】米国特許出願公開第２００７／００３２０８９号明細書
【特許文献５】国際公開第２００５／１２２２８５号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献４または特許文献５のいずれの方法でも、微細な半導体チップと単結晶基板との連結部を形成する際にエッチング量をコントロールする必要があるので、小さなウェハーでは問題とならないが、面積が大きくなるとエッチングのムラが発生し歩留まりが低下することが懸念されていた。
【００１１】
また、単結晶を対象としているので、基板サイズに限りがあった。例えばシリコン（Ｓｉ）では現行で３００ｍｍウェハーが最大である。
【００１２】
更に、これらの技術では、半導体チップ中の応力を考慮していなかった。これは、単結晶基板を用いる場合には、チップ化したときに生じる応力はもともと小さく、問題にならないからであると考えられる。また、応力があったとしてもアニールによって軽減できるのであろうと考えられる。
【００１３】
本発明はかかる問題点に鑑みてなされたもので、その目的は、電子デバイスの高い性能を確保すると共に、低コスト化や生産性の向上を図ることができる電子デバイスの製造方法、転写用電子デバイス基板および表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明による電子デバイスの製造方法は、以下の（Ａ）〜（Ｅ）の工程を含むものである。
（Ａ）第１基板の一部に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層を形成する工程
（Ｂ）少なくとも犠牲層を覆う支持層を形成する工程
（Ｃ）犠牲層の上に支持層を間にして電子デバイスを形成する工程
（Ｄ）支持層の一部を除去することにより犠牲層の一部を露出させる工程
（Ｅ）犠牲層を除去する工程
【００１５】
本発明による転写用電子デバイス基板は、第１基板に電子デバイスを形成したものであって、電子デバイスは支持層の上に形成されており、支持層は、第１基板の表面から離間して形成され、上面に電子デバイスが形成された本体部と、本体部と第１基板の表面との間に形成された支持体とを有するものである。
【００１６】
本発明による表示装置は、第２基板に電子デバイスと表示素子とを備えたものであって、電子デバイスの一方の面に支持層、他方の面に保護層が形成されており、支持層または保護層に設けられたコンタクトホールを介して電子デバイスに配線が接続されているものである。
【００１７】
本発明の転写用電子デバイス基板では、本体部上の電子デバイスは、支持体により第１基板の表面から離間した状態で保持されている。よって、必要に応じて犠牲層をエッチング除去することにより、本体部上の電子デバイスは、支持体により中空に浮いた状態に保持される。この支持体と第１基板との接続面積を調整することにより、非常に小さな力で支持体が破断し、本体部および電子デバイスが第１基板から分離され、電子デバイスを容易に転写することが可能となる。よって、電子デバイスに損傷を与えかねない強力なエッチング液や高コストなレーザ照射装置などは不要となり、低コスト化および生産性の向上を図ることができる。
【００１８】
本発明の表示装置では、支持層または保護層に設けられたコンタクトホールを介して電子デバイスに配線が接続されているので、第２基板上に点在する孤立した電子デバイスが、配線により接続される。
【発明の効果】
【００１９】
本発明の電子デバイスの製造方法によれば、犠牲層として、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方を用いるようにしたので、高速エッチングが可能であると共に、３００℃以上の高温なプロセスも許容できる。よって、真空蒸着，スパッタあるいはＣＶＤなどのさまざまな成膜方法およびフォトリソグラフィを含む一般的な半導体製造技術を利用して、旧来と同様の高い性能や信頼性をもつ電子デバイスを形成することができる。また、電子デバイスは、犠牲層の上に支持層を間にして形成するようにしたので、犠牲層を除去する際のエッチングによってダメージを受けるおそれをなくすことができる。従って、この製造方法により得られた電子デバイスを用いて表示装置を構成すれば、電子デバイスの高い性能や信頼性を犠牲にすることなく、第２基板の材質の制約を小さくすることができ、フレキシブルな第２基板を用いた表示装置の実現も可能となる。
【００２０】
本発明の転写用電子デバイス基板によれば、本体部上の電子デバイスを、支持体により第１基板の表面から離間した状態で保持するようにしたので、非常に小さな力で支持体を破断させ、本体部および電子デバイスを第１基板から分離することができる。よって、電子デバイスを容易に転写することが可能となり、低コスト化および生産性の向上を図ることができる。
【００２１】
本発明の表示装置によれば、支持層または保護層に設けられたコンタクトホールを介して電子デバイスに配線を接続するようにしたので、本発明の製造方法により転写された電子デバイスを配線により接続してアクティブマトリクス駆動回路を構成することができる。よって、高性能な電子デバイスを用いつつ、第２基板上におけるプロセスを簡便なものにすることができ、歩留まりや生産性の向上、コスト低減などの効果を得ることができる。第２基板の材質の制約が小さくなり、フレキシブルな第２基板を使用することも可能となる。また、支持層を残すことにより、複雑に構成された電子デバイスの層内の応力分布を緩和することができ、更に信頼性を高めることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２３】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図２ないし図４はこの製造方法を工程順に表したものである。まず、図２（Ａ）に示したように、第１基板１１に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層１２を形成する（ステップＳ１０１）。
【００２４】
第１基板１１は、例えば、厚みが０．３ｍｍ〜５．０ｍｍであり、ガラス，合成石英，サファイア，シリコン，セラミックスなど、電子デバイスを形成するのに適した材質であることが望ましい。
【００２５】
犠牲層１２は、例えば、厚みが１０ｎｍ〜１０００００ｎｍであり、例えば、アルカリ金属の酸化物，炭酸化物，硫酸化物あるいは水酸化物、または、アルカリ土類金属の酸化物，炭酸化物，硫酸化物あるいは水酸化物により構成されている。
【００２６】
具体的には、アルカリ金属の酸化物，炭酸化物，硫酸化物あるいは水酸化物としては、例えば、酸化リチウム（Ｌｉ2 Ｏ），炭酸リチウム（Ｌｉ2 ＣＯ3 ），酸ナトリウム（炭酸ソーダ）（Ｎａ2 ＣＯ3 ），過炭酸ナトリウム（Ｎａ2 ＣＯ4 ），亜二チオン酸ナトリウム（亜ジチオン酸ナトリウム）（Ｎａ2 Ｓ2 Ｏ4 ），亜硫酸ナトリウム（Ｎａ2 ＳＯ3 ），亜硫酸水素ナトリウム（ＮａＨＳＯ3 ），硫酸ナトリウム（芒硝）（Ｎａ2 ＳＯ4 ），チオ硫酸ナトリウム（ハイポ）（Ｎａ2 Ｓ2 Ｏ3 ），亜硝酸ナトリウム（ＮａＮＯ2 ），硝酸ナトリウム（ＮａＮＯ3 ），硝酸カリウム（ＫＮＯ3 ），亜硝酸カリウム（ＫＮＯ2 ），亜硫酸カリウム（Ｋ2 ＳＯ3 ），硫酸カリウム（Ｋ2 ＳＯ4 ），炭酸カリウム（Ｋ2 ＣＯ3 ），炭酸水素カリウム（ＫＨＣＯ3 ），過炭酸カリウム（Ｋ2 ＣＯ4 ）が挙げられる。
【００２７】
アルカリ土類金属の酸化物，炭酸化物，硫酸化物あるいは水酸化物としては、例えば、酸化ベリリウム（ＢｅＯ），硫酸マグネシウム（ＭｇＳＯ4 ），酸化マグネシウム（ＭｇＯ），炭酸マグネシウム（ＭｇＣＯ3 ），硫酸カルシウム（ＣａＳＯ4 ），炭酸カルシウム（ＣａＣＯ3 ），酸化カルシウム（ＣａＯ），水酸化カルシウム（Ｃａ（ＯＨ）2 ），酸化ストロンチウム（ＳｒＯ），チタン酸ストロンチウム（ＳｒＴｉＯ3 ），クロム酸ストロンチウム（ＳｒＣｒＯ4 ），ストロンチアン鉱（ＳｒＣＯ3 ，炭酸ストロンチウム），天青石（ＳｒＳＯ4 ，硫酸ストロンチウム），硝酸ストロンチウム（Ｓｒ（ＮＯ3 ）2 ），過酸化バリウム（ＢａＯ2 ），酸化バリウム（ＢａＯ），水酸化バリウム（Ｂａ（ＯＨ）2 ），チタン酸バリウム（ＢａＴｉＯ3 ），硫酸バリウム（ＢａＳＯ4 ），炭酸バリウム（ＢａＣＯ3 ），酢酸バリウム（Ｂａ（ＣＨ3 ＣＯＯ）2 ），クロム酸バリウム（ＢａＣｒＯ4 ）が挙げられる。
【００２８】
次いで、図２（Ｂ）に示したように、犠牲層１２の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ１０２）、このレジスト膜をマスクとしたエッチングにより、犠牲層１２の一部を除去して所定の形状にパターニングする（ステップＳ１０３）。これにより、第１基板１１の一部（電子デバイスの形成予定領域）に、犠牲層１２が形成される。
【００２９】
続いて、図２（Ｃ）に示したように、第１基板１１の全面に支持層１３を形成する（ステップＳ１０４）。支持層１３は、犠牲層１２の上面に形成される部分については、後述する電子デバイス１４の層内の応力分布に対して変形しない程度の剛性および厚みを有する一方、犠牲層１２の側面に形成される部分については、後述する転写工程で容易に破断可能であることが望ましい。また、支持層１３は、後述する犠牲層１２のエッチングの際に電子デバイスが損傷を受けないための保護膜としての機能も有しており、上述した材料よりなる犠牲層１２をエッチングする溶液に対して不溶な材料、またはエッチングレートが５分の１（１／５）程度以下の材料により構成されていることが好ましい。なお、支持層１３は、必ずしも第１基板１１の全面に形成される必要はなく、少なくとも犠牲層１２を覆って形成されていればよい。
【００３０】
このような支持層１３は、例えば、厚みが１０ｎｍ〜１０００００ｎｍであり、酸化物，窒化物，金属または樹脂により構成されている。酸化物としては、例えば、ＳｉＯ2 ，Ａｌ2 Ｏ3 ，ＺｎＯ，ＮｉＯ，ＳｎＯ2 ，ＴｉＯ2 ，ＶＯ2 ，Ｉｎ2 Ｏ3 が挙げられる。窒化物としては、例えば、ＳｉＮx ，ＧａＮ，ＩｎＮ，ＴｉＮ，ＢＮ，ＡｌＮ，ＺｒＮが挙げられる。金属としては、例えば、Ａｕ，Ａｇ，Ｐｔ，Ｃｕ，Ｃｒ，Ｎｉ，Ａｌ，Ｆｅ，Ｔａが挙げられる。また、不純物を添加したＡｌ−Ｎｄ合金、またはＡｌＳｉなどでもよい。樹脂としては、例えば、アクリル樹脂，エポキシ樹脂またはポリイミド樹脂が挙げられる。
【００３１】
そののち、図２（Ｄ）に示したように、犠牲層１２の上に支持層１３を間にして、電子デバイス１４を形成する（ステップＳ１０５）。電子デバイス１４は、図２ないし図４ではその詳細な構成を省略しているが、ＴＦＴ，キャパシタ，抵抗，配線，透明電極，ＥＬ（Electro Luminescence）素子，カラーフィルタ，光学素子など、所望の機能を有する電子デバイスであればいかなるものでもよい。
【００３２】
電子デバイス１４を形成したのち、図２（Ｅ）に示したように、電子デバイス１４の上に保護層１５を形成する（ステップＳ１０６）。保護層１５は、例えば、厚みが１０ｎｍ〜１０００００ｎｍであり、酸化物，窒化物または樹脂により構成されている。酸化物としては、例えば、ＳｉＯ2 ，Ａｌ2 Ｏ3 ，ＺｎＯ，ＮｉＯ，ＳｎＯ2 ，ＴｉＯ2 ，ＶＯ2 ，Ｉｎ2 Ｏ3 が挙げられる。窒化物としては、例えば、ＳｉＮx ，ＧａＮ，ＩｎＮ，ＴｉＮ，ＢＮ，ＡｌＮ，ＺｒＮが挙げられる。樹脂としては、例えば、アクリル樹脂，エポキシ樹脂またはポリイミド樹脂が挙げられる。
【００３３】
保護層１５を形成したのち、保護層１５の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし（ステップＳ１０７）、このレジスト膜をマスクとしたドライエッチングまたはウエットエッチングにより、図３に示したように、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０８）。
【００３４】
犠牲層１２の一部を露出させたのち、図４に示したように、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。これにより、転写用電子デバイス基板１０が形成される。
【００３５】
転写用電子デバイス基板１０では、支持層１３は、本体部１３Ａの両側に支持体１３Ｂを有している。本体部１３Ａの上面には、電子デバイス１４が形成されている。本体部１３Ａと第１基板１１の表面との間には、犠牲層１２が除去されたことにより間隙が形成されており、本体部１３Ａおよびその上の電子デバイス１４は、支持体１３Ｂにより、中空に浮いた状態で保持されている。
【００３６】
図５は、レジスト膜の下の犠牲層１２のエッチングの様子を表す写真である。犠牲層１２の厚みは２００ｎｍ、材料はＭｇＯとし、エッチング液としては２％王水を用いている。図５から分かるように、１０ｓｅｃでエッチングが開始され、３０ｓｅｃではほぼエッチングが完了しており、ＭｇＯよりなる犠牲層１２は高速エッチングが可能であり、犠牲層１２のエッチング時間を短縮し、生産性向上に有効であることが分かる。
【００３７】
図６ないし図８は、犠牲層１２のエッチング前から後述する転写工程までを工程順に、実験結果の写真と共に表したものである。なお、この実験では、第１基板１１はガラス、犠牲層１２はＭｇＯ、支持層１３は厚み５０ｎｍのＳｉＯ2 、電子デバイス１４は厚み５０ｎｍのクロム（Ｃｒ）蒸着膜、保護膜１５は厚み２００ｎｍのＳｉＯ2 を用いた。図６（Ａ）〜図６（Ｃ）は、保護層１５および支持層１３のパターニングが完了した状態を表している。図７（Ｂ）および図７（Ｃ）の写真は、犠牲層１２のエッチングが完了した状態を表しており、犠牲層１２が除去されたので、厚みの薄い支持層１３の支持体１３Ｂに干渉縞が生じている。
【００３８】
犠牲層１２を除去したのち、図７（Ａ）に示したように、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。第２基板２１としては、シリコン（Ｓｉ），合成石英，ガラス，金属，樹脂フィルム，紙など、さまざまなものが選択できる。転写工程が主に機械的なものであり、熱や光の制約を受けないからである。
【００３９】
粘着層２２は、第２基板２１と電子デバイス１４との密着を良好にするためのものであり、例えば、第２基板２１の表面に紫外線硬化樹脂または熱硬化樹脂を塗布することにより形成する。また、粘着層２２は、シリコーンゴム，ブタジエンゴムあるいはＡＢＳ樹脂などの弾性樹脂を成膜することにより形成してもよい。この場合、いずれの樹脂においても、材料のヤング率が１０ＧＰａ以下のものが望ましい。
【００４０】
続いて、同じく図７（Ａ）に示したように、第２基板２１の表面に設けられた粘着層２２に第１基板１１上の電子デバイス１４を密着させる。第１基板１１を分離すると、図８（Ａ）に示したように、電子デバイス１４が第２基板２１に転写される（ステップＳ３０１）。図８（Ｂ），図８（Ｃ）は、転写後の状態を表している。本体部１３Ａ上の電子デバイス１４は、支持体１３Ｂにより中空に浮いた状態で保持されているので、非常に小さな力で支持体１３Ｂを破断させることができ、本体部１３Ａおよび電子デバイス１４を第１基板１１から分離させ、第２基板２１に容易に転写することが可能となる。
【００４１】
なお、図６ないし図８では、電子デバイス１４としてクロム膜を形成した場合の実験結果を示したが、例えば図９ないし図１１に示した他の電子デバイス１４を形成した場合にも、上述した製造方法を適用可能である。図９は、支持層１３上に、ゲート電極１１１，ゲート絶縁膜１１２，水素化アモルファスシリコン層１１３，ｎ＋アモルファスシリコン層１１４およびソース・ドレイン電極１１５を順に形成したＴＦＴの例を表している。ゲート電極１１１は、例えば、厚みが２００ｎｍであり、クロム（Ｃｒ）により構成されている。ゲート絶縁膜１１２は、例えば、厚みが３００ｎｍであり、窒化ケイ素（ＳｉＮx ）により構成されている。水素化アモルファスシリコン層１１３は、例えば、厚みが３００ｎｍであり、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）により構成されている。ｎ＋アモルファスシリコン層１１４は、例えば、厚みが５０ｎｍであり、ｎ＋アモルファスシリコン（ｎ＋ａ−Ｓｉ：Ｈ）により構成されている。ソース・ドレイン電極１１５は、例えば、厚みが２００ｎｍであり、クロム（Ｃｒ）により構成されている。
【００４２】
図１０は、支持層１３上に、電極１２１，絶縁膜１２２および電極１２３を順に形成したキャパシタの例を表している。電極１２１は、例えば、厚みが２００ｎｍであり、クロム（Ｃｒ）により構成されている。絶縁膜１２２は、例えば、厚みが２００ｎｍであり、二酸化ケイ素（ＳｉＯ2 ）により構成されている。電極１２３は、例えば、厚みが２００ｎｍであり、クロム（Ｃｒ）により構成されている。
【００４３】
図１１は、支持層１３上に、透明電極１３１，絶縁膜１３２，ＥＬ層１３３，絶縁膜１３４および電極１３５を順に形成したＥＬ素子（無機ＥＬ素子）の例を表している。透明電極１３１は、例えば、厚みが４００ｎｍであり、ＩＴＯにより構成されている。絶縁膜１３２は、例えば、厚みが１００ｎｍであり、二酸化ケイ素（ＳｉＯ2 ）により構成されている。ＥＬ層１３３は、例えば、厚みが１μｍであり、ＺｎＳ：Ｍｎにより構成されている。絶縁膜１３４は、例えば、厚みが５μｍであり、ＳｉＮx により構成されている。電極１３５は、例えば、厚みが５００ｎｍであり、クロム（Ｃｒ）により構成されている。
【００４４】
電子デバイス１４を第２基板２１に転写したのち、電子デバイス１４をより強固に第２基板２１に固定するために、図１２ないし図１４に示したような処理を行ってもよい（ステップＳ３０２）。なお、図１２ないし図１４では、電子デバイス１４として図９に示したＴＦＴを形成した場合を表している。
【００４５】
（固定方法１）
例えば、図１２（Ａ）に示したように、電子デバイス１４または保護層１５の表面と粘着層２２の表面とをシラノール基（ＳｉＯＨ）で修飾し、転写後に１２０℃程度で過熱、脱水することにより、図１２（Ｂ）に示したように、Ｓｉ−Ｏ−Ｓｉ結合を形成して固定する。このとき、電子デバイス１４または保護層１５の表面に、ＳｉＯ2 などの酸化物よりなる膜（図示せず）を形成し、Ｏ2 プラズマ処理，ＵＶ−Ｏ3 処理，オゾン水処理により水酸基で修飾してもよい。
【００４６】
（固定方法２）
図１３（Ａ）に示したように、電子デバイス１４または保護層１５の表面と粘着層２２の表面とに、それぞれ特性が異なるが、接触することで化学的に結合する官能基を有するシランカップリング剤を成膜する。図１３（Ｂ）に示したように、それぞれの処理が行われた電子デバイス１４または保護層１５と粘着層２２とを密着させて、過熱することで化学結合を促す。
【００４７】
シランカップリング剤の組み合わせとしては、以下のものが挙げられる。
１．イソシアネート基を有するシランカップリング剤とアミノ基を有するシランカップリング剤
例）イソシアネート基を有するシランカップリング剤の例
３−イソシアネートプロピルトリエトキシシラン
３−イソシアネートプロピルトリクロロシラン
例）アミノ基を有するシランカップリング剤の例
Ｎ−２（アミノエチル）３−アミノプロピルメチルジメトキシシラン
Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン
３−アミノプロピルトリメトキシシラン
【００４８】
２．エポキシ基を有するシランカップリング剤とアミノ基を有するシランカップリング剤
例）エポキシ基を有するシランカップリング剤の例
２−（３、４エポキシシクロヘキシル）エチルトリメトキシシラン
３−グリシドキシプロピルトリメトキシシラン
３−グリシドキシプロピルトリエトキシシラン
例）アミノ基を有するシランカップリング剤の例
Ｎ−２（アミノエチル）３−アミノプロピルメチルジメトキシシラン
Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン
３−アミノプロピルトリメトキシシラン
【００４９】
（固定方法３）
図１４（Ａ）に示したように、保護層１５の表面に特定の金属、例えばＡｕ，Ａｇ，Ｃｕ，Ｐｄ，Ｐｔなどの金属膜１５Ａを形成し、粘着層２２の表面に以下の官能基を有するシランカップリング剤を修飾する。図１４（Ｂ）に示したように、それぞれの処理が行われた電子デバイス１４または保護層１５と粘着層２２とを密着させて、過熱することで化学結合を促す。
【００５０】
１．メルカプト基
例）３−メルカプトプロピルメチルジメトキシシラン
３−メルカプトプロピルトリメトキシシラン
２．アミノ基
例）Ｎ−２（アミノエチル）３−アミノプロピルメチルジメトキシシラン
Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン
３−アミノプロピルトリメトキシシラン
３．フェニル基
例）フェニルトリエトキシシラン
【００５１】
このように本実施の形態の電子デバイスの製造方法では、犠牲層１２として、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方を用いるようにしたので、高速エッチングが可能であると共に、３００℃以上の高温なプロセスも許容できる。よって、真空蒸着，スパッタあるいはＣＶＤなどのさまざまな成膜方法およびフォトリソグラフィを含む一般的な半導体製造技術を利用して、旧来と同様の高い性能や信頼性をもつ電子デバイス１４を形成することができる。また、電子デバイス１４は、犠牲層１２の上に支持層１３を間にして形成するようにしたので、犠牲層１２を除去する際のエッチングによってダメージを受けるおそれをなくすことができる。
【００５２】
また、本実施の形態の転写用電子デバイス基板１０では、本体部１３Ａ上の電子デバイス１４を、支持体１３Ｂにより第１基板１１の表面から間隙をあけて保持するようにしたので、非常に小さな力で支持体１３Ｂを破断させ、本体部１３Ａおよび電子デバイス１４を第１基板１１から分離することができる。よって、電子デバイス１４を容易に転写することが可能となり、低コスト化および生産性の向上を図ることができる。
【００５３】
（第２の実施の形態）
図１５は、本発明の第２の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図１６はこの製造方法を工程順に表したものである。本実施の形態は、複数の電子デバイス１４の一部を選択的に第２基板２１に転写するようにしたものである。
【００５４】
まず、図１６（Ａ）に示したように、図２（Ａ）ないし図２（Ｅ）および図３に示した工程により、第１の実施の形態と同様にして、第１基板１１に、犠牲層１２，支持層１３，電子デバイス１４および保護層１５を形成し、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０１〜ステップＳ１０８）
【００５５】
犠牲層１２の一部を露出させたのち、図示しないレジスト膜を形成し、このレジスト膜を、フォトリソグラフィにより所定の形状にパターニングし（ステップＳ４０１）、第２基板２１に転写したい電子デバイス１４のみを露出させ、それ以外の電子デバイス１４をレジスト膜で覆う。そののち、図１６（Ｂ）に示したように、このレジスト膜をマスクとしたエッチングにより、第２基板２１に転写したい電子デバイス１４の犠牲層１２を除去する（ステップＳ４０２）。
【００５６】
転写したい電子デバイス１４の犠牲層１２を除去したのち、図７（Ａ）に示した工程により、第１の実施の形態と同様にして、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。
【００５７】
続いて、第２基板２１の表面に設けられた粘着層２２に第１基板１１上の電子デバイス１４を密着させる。第１基板１１を分離すると、図１６（Ｃ）に示したように、犠牲層１２を除去した電子デバイス１４のみが選択的に第２基板２１に転写される（ステップＳ４０３）。その際、図１２ないし図１４に示した工程により、第１の実施の形態と同様にして電子デバイス１４の固定を行うようにしてもよい（ステップＳ３０２）。
【００５８】
第１基板１１に残った電子デバイス１４は、同様にして選択転写を繰り返し行うことができる。また、第１基板１１は、すべての電子デバイス１４が抜き取られた時点で、不要物をエッチング除去し、第１基板１１を再利用することができる。第１基板１１は、数１で表される回数、繰り返して利用することができる。
【００５９】
（数１）
第１基板１１の繰り返し利用回数Ｎ＝
（第１基板１１上の電子デバイス１４の個数）／（第２基板２１に必要な電子デバイス１４の個数）
【００６０】
このような選択転写は、例えば図１７に示したような応用例が可能である。すなわち、まず、図１７（Ａ），図１７（Ｂ）および図１７（Ｃ）に示したように、３枚の別々の第１基板１１Ａ，１１Ｂ，１１Ｃに、電子デバイス１４としてＴＦＴ，キャパシタＣｓ，受光素子ＰＤをそれぞれ形成する。次いで、図１７（Ｄ）に示したように、１回目の選択転写工程で、第１基板１１ＡからＴＦＴを第２基板２１に転写する。続いて、図１７（Ｅ）に示したように、２回目の選択転写工程で、第１基板１１ＢからキャパシタＣｓを第２基板２１に追加して転写する。そののち、図１７（Ｆ）に示したように、３回目の選択転写工程で、第１基板１１Ｃから受光素子ＰＤを第２基板２１に追加して転写する。受光素子ＰＤを選択転写したのち、図１７（Ｇ）に示したように、転写されたＴＦＴ，キャパシタＣｓおよび受光素子ＰＤの間に配線Ｗを形成する。なお、配線工程については後述する。
【００６１】
この応用例では、ＴＦＴ，キャパシタＣｓおよび受光素子ＰＤを別々の第１基板１１Ａ〜１１Ｃ上に作製するので、個々の素子の高機能化を図ることができる。通常は、これらを同一の基板上に作製するため、製造工程の観点から一部の層を共通化し、そのために個々の素子としてみた場合に最も望ましい性能から外れた設計をする必要がある場合もあるからである。また、第１基板１１Ａ〜１１Ｃとしては、合成石英やシリコン（Ｓｉ）ウェハーなど多様化できる。第２基板２１の選択範囲が広がることは第１の実施の形態と同様である。また、第１基板１１上に電子デバイス１４を高密度に配置することができるので、エッチングなどで除去される材料を少なくして有効利用することができ、高生産性化が可能となり、多面取りが不要となる。
【００６２】
更に、電子デバイス１４の転写を、第１基板１１よりも大きな第２基板２１に対して繰り返し行うことで、大型基板のデバイス製造が可能となる。転写装置および配線形成工程は、大型基板に適応したものでなければならないが、大型基板用のＴＦＴ製造工程は不要であり、初期の設備投資を大幅に抑えられるという利点もある。
【００６３】
このように本実施の形態では、第２基板２１に転写したい電子デバイス１４の犠牲層１２を除去して、その電子デバイス１４のみを選択的に第２基板２１に転写するようにしたので、第１基板１１に高密度に配置された複数の電子デバイス１４の一部を、容易に選択転写することができる。
【００６４】
（選択転写の他の方法）
なお、選択転写方法としては、上述したように転写したい電子デバイス１４の犠牲層１２を除去する（犠牲層１２の選択エッチング）ほか、第２基板２１上の粘着層２２のパターン化を行う方法もある。以下、変形例１〜３としてそれらの方法について説明する。
【００６５】
（変形例１：紫外線硬化樹脂よりなる粘着層２２の選択的硬化）
粘着層２２を紫外線硬化樹脂により構成した場合の方法である。紫外線硬化樹脂は、光を照射するとその部分の樹脂が重合して硬度が高まると同時に、接着性を失う。その特徴を利用して、図１８（Ａ）に示したように、粘着層２２の領域２２Ａ（電子デバイス１４を転写する領域）には紫外線を照射せず、領域２２Ｂ（電子デバイス１４を転写しない領域）のみに紫外線を選択的に照射して、紫外線硬化樹脂の接着性を失わせる。そののち、第１の実施の形態と同様にして第２基板２１上の粘着層２２に第１基板１１上の電子デバイス１４を密着させる。そののち、第１基板１１を分離すると、図１８（Ｂ）および図１８（Ｃ）に示したように、粘着層２２の紫外線を照射しなかった領域２２Ａのみに電子デバイス１４が転写される。この場合、フォトマスクをプロキシミティ露光することで、容易に粘着層２２に紫外線を選択的に照射することができる。紫外線硬化樹脂の厚みは０．１μｍ〜１００μｍ程度が望ましい。
【００６６】
（変形例２：粘着層２２の凹凸の形成）
図１９（Ａ）に示したように、第２基板２１上に、例えばスピンコートまたはスリットコートにより、紫外線硬化樹脂または熱硬化樹脂を成膜し、粘着層２２を形成したのち、エンボス法により凹凸を形成する。凸部２２Ｃが、第１基板１１上の転写すべき電子デバイス１４と重なるように位置合わせして、第２基板２１上の粘着層２２の凸部２２Ｃに第１基板１１上の電子デバイス１４を密着させる。そののち、第１基板１１を分離すると、図１９（Ｂ）および図１９（Ｃ）に示したように、凸部２２Ｃに電子デバイス１４が転写される。この過程で必要に応じて紫外線照射を行ったり、過熱してもよい。樹脂の厚みは０．１μｍ〜１００μｍ程度が望ましい。凸部２２Ｃの高さは、例えば５００ｎｍ以上であることが望ましい。
【００６７】
なお、粘着層２２の凸部２２Ｃは、エンボス法のほか、レプリカ法により形成してもよいし、直接加工により形成してもよい。レプリカ法とは、所望の形状と反転した凹凸を平坦度の高いガラス基板などの上にフォトレジストにより形成し、その上に上述した樹脂を流し込み、加熱硬化させたのち、第２基板２１上に写し取る方法である。また、直接加工法とは、第２基板２１上に上述した樹脂を所望の厚みで塗布して、加熱硬化したのち、酸素プラズマによって表面を酸化、親水化してフォトレジストを塗布し、所望のパターンを形成し、このレジストをマスクとしたドライエッチングにより、不要な樹脂を除去する方法である。
【００６８】
（変形例３：転写阻害膜）
まず、図２０に示したように、例えばＰＥＳ（polyethersulphone ）フィルムよりなる第２基板２１上に、例えばシリコーンゴムの一種であるＰＤＭＳ（ポリジメチルシロキサン）などの弾性樹脂よりなる粘着層２２を形成する。樹脂の厚みは１μｍ〜１００００μｍ程度が望ましい。
【００６９】
次いで、同じく図２０に示したように、例えば印刷またはフォトリソグラフィなどの方法により、粘着層２２上の、電子デバイス１４を転写しない領域に、転写阻害膜２３を形成する。
【００７０】
この転写阻害膜２３は、例えば、ヤング率が１０ＰＧａ以上であり、厚みは１ｎｍ〜１ｍｍであり、かつ転写される電子デバイス１４の厚みよりも薄いことが望ましい。転写阻害膜２３が薄膜であったとしても、粘着層２２の表面を転写阻害膜２３で覆うことにより、粘着層２２が電子デバイス１４と密着することが困難となり、転写を阻害することが可能だからである。転写阻害膜２３の構成材料としては、ＳｉＯ2 ，ＳｉＮx のほか、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ，Ｃｒ，Ｔｉ，Ａｌなどの金属、ＰＴＦＥ（ポリテトラフルオロエチレン）などのフッ素樹脂、ポリイミド，フォトレジストなどが挙げられる。
【００７１】
続いて、図２１に示したように、粘着層２２の転写阻害膜２３で覆われていない領域２２Ａが、第１基板１１上の転写すべき電子デバイス１４と重なるように位置合わせして、第２基板２１上の粘着層２２の領域２２Ａに第１基板１１上の電子デバイス１４を密着させる。必要に応じて、図２２（Ａ）に示したようにステージ２４上でローラ２５により加圧してもよい。加圧力は例えば０．１ＭＰａ程度とすることができる。
【００７２】
そののち、第１基板１１を分離すると、図２２（Ｂ）および図２２（Ｃ）に示したように、粘着層２２の転写阻害膜２３で覆われていない領域２２Ａに電子デバイス１４が転写される。
【００７３】
なお、転写阻害膜２３は、単層であってもよいが、図２３に示したように、第１転写阻害膜２３Ａと第２転写阻害膜２３Ｂとの積層構造としてもよい。第１転写阻害膜２３Ａは、粘着層２２との密着性を高めるものであり、例えば、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ，Ｃｒ，Ｔｉ，Ａｌなどの金属により構成する。第２転写阻害膜２３Ｂは、例えばＰＴＦＥなどのフッ素樹脂により構成することが好ましい。より転写しにくくすることができ、歩留まりを上げることができるからである。
【００７４】
なお、これら変形例１〜３では、第１の実施の形態と同様にすべての電子デバイス１４の犠牲層１２を除去した場合について説明したが、変形例１〜３と第２の実施の形態とを組み合わせて、転写したい電子デバイス１４の犠牲層１２のみを除去したのち、変形例１〜３のいずれかの方法で選択転写を行うようにしてもよい。
【００７５】
（支持層１３の形状の条件）
以上の第１および第２の実施の形態、並びに変形例１〜３で説明した電子デバイスの製造方法において、電子デバイス１４を容易に転写するための支持層１３の形状の条件は、以下の通りである。
【００７６】
図２４に示したように、電子デバイス１４は、第１基板１１上において、支持体１３Ｂで支えられて中空に浮いた状態となる。このとき、支持体１３Ｂは、電子デバイス１４に対して９０°〜１５０°程度の傾きａを持って形成されていることが好ましい。これにより、支持体１３Ｂが水平または水平に近い場合と比べて、電子デバイス１４の転写時に、その屈曲部に応力が集中し、優先的に破断させることが可能となるからである。
【００７７】
また、支持体１３Ｂの幅は、電子デバイス１４の幅に比べて１：１以下であることが望ましい。より高密度に電子デバイス１４を配置することによって生産性の面で高い効果を得ることができるからである。
【００７８】
更に、転写の条件として、電子デバイス１４と第２基板２１との密着応力をσ（Ｄ２）、密着面積をＡ（Ｄ２）として、支持体１３Ｂの材料の破断応力をσ（ｓｕｓ）、支持体１３Ｂの幅をｗ（ｓｕｓ）、支持体１３Ｂの厚みをｔ（ｓｕｓ）、電子デバイス１４あたりの支持体１３Ｂの本数をｎとすると、数２が成り立つことが望ましい。
【００７９】
（数２）
σ（Ｄ２）×Ａ（Ｄ２）＞σ（ｓｕｓ）×ｗ（ｓｕｓ）×ｔ（ｓｕｓ）×ｎ
【００８０】
（第３の実施の形態）
図２５は、本発明の第３の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図２６はこの製造方法を工程順に表したものである。本実施の形態は、電子デバイス１４をいったん中継基板３１に選択転写したのち、中継基板３１から第２基板２１に転写するようにしたものである。
【００８１】
まず、図２６（Ａ）に示したように、図２（Ａ）ないし図２（Ｅ）および図３に示した工程により、第１の実施の形態と同様にして、第１基板１１に、犠牲層１２，支持層１３，電子デバイス１４および保護層１５を形成し、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０１〜ステップＳ１０８）
【００８２】
次いで、第２の実施の形態と同様にして、図示しないレジスト膜を形成し、このレジスト膜をフォトリソグラフィにより所定の形状にパターニングし（ステップＳ４０１）、第２基板２１に転写したい電子デバイス１４のみを露出させ、それ以外の電子デバイス１４をレジスト膜で覆う。続いて、図２６（Ｂ）に示したように、このレジスト膜をマスクとしたエッチングにより、第２基板２１に転写したい電子デバイス１４の犠牲層１２を除去する（ステップＳ４０２）。
【００８３】
そののち、図２６（Ｃ）に示したように、ガラスまたは樹脂フィルムよりなる中継基板３１を用意し、この中継基板３１の表面に粘着層３２を形成する。粘着層３２は、シリコーンゴム（例えば、ＰＤＭＳ）を成膜することによって形成してもよいし、または、紫外線照射により固着力が低下する粘着剤を成膜することによって形成してもよい。
【００８４】
中継基板３１に粘着層３２を形成したのち、同じく図２６（Ｃ）に示したように、中継基板３１の粘着層３２に第１基板１１上の電子デバイス１４を密着させる。そののち、第１基板１１を分離すると、犠牲層１２を除去した電子デバイス１４のみが選択的に中継基板３１に転写される（ステップＳ５０１）。
【００８５】
電子デバイス１４を中継基板３１に選択的に転写したのち、図７（Ａ）に示した工程により、第１の実施の形態と同様にして、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。
【００８６】
続いて、第２基板２１の表面に設けられた粘着層２２に、第１基板１１上の電子デバイス１４を密着させる。そののち、第１基板１１を分離すると、図２６（Ｄ）に示したように、電子デバイス１４が中継基板３１から第２基板２１に転写される（ステップＳ３０１）。中継基板３１の粘着層３２がシリコーンゴムよりなるものであれば、電子デバイス１４は中継基板３１に仮接着されている状態であるので、容易に第２基板２１へと転写される。また、中継基板３１の粘着層３２が、紫外線で固着力が低下する樹脂よりなるものであれば、紫外線を照射しながら転写する必要がある。なお、その際、図１２ないし図１４に示した工程により、第１の実施の形態と同様にして電子デバイス１４の固定を行うようにしてもよい（ステップＳ３０２）。
【００８７】
第１基板１１に残った電子デバイス１４は、第２の実施の形態と同様にして選択転写を繰り返し行うことができる。
【００８８】
このように本実施の形態では、電子デバイス１４を中継基板３１に転写したのちに第２基板２１に転写するようにしたので、第２基板２１に転写された電子デバイス１４の表裏の位置関係を、第１基板１１上における転写前の状態と同じにすることができる。よって、後述するように、コンタクトホールの形成を、転写前または犠牲層１２のエッチング前に行うことも可能となり、生産性を更に向上させることができる。
【００８９】
なお、本実施の形態では、電子デバイス１４を中継基板３１に選択転写したのちに第２基板２１に転写するようにしたが、電子デバイス１４をすべて中継基板３１に転写したのち、中継基板３１から第２基板２１に選択転写するようにしてもよい。
【００９０】
（変形例４）
図２７は、本発明の変形例４に係る電子デバイスの製造方法の概略的な流れを表すものであり、図２８および図２９はこの製造方法を工程順に表したものである。本変形例は、中継基板３１上の粘着層３２に電子デバイス１４を選択転写する際に、粘着層３２に、変形例２の粘着層２２の凸部２２Ｃと同様の凸部３２Ｃを形成するようにしたものである。このことを除いては、本変形例４は第３の実施の形態と同様であり、本変形例４の効果についても第３の実施の形態と同様である。
【００９１】
まず、図２８（Ａ）に示したように、図２（Ａ）ないし図２（Ｅ）および図３に示した工程により、第１の実施の形態と同様にして、第１基板１１に、犠牲層１２，支持層１３，電子デバイス１４および保護層１５を形成し、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０１〜ステップＳ１０８）。
【００９２】
次いで、図２８（Ｂ）に示したように、図４に示した工程により、第１の実施の形態と同様にして、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。
【００９３】
続いて、中継基板３１に、凸部３２Ｃを有する粘着層３２を形成する。凸部３２Ｃは、レプリカ法により形成してもよいし、直接加工により形成してもよい。レプリカ法とは、所望の形状と反転した凹凸を平坦度の高いガラス基板などの上にフォトレジストにより形成し、その上にＰＤＭＳなどのシリコーンゴムを流し込み、加熱硬化させたのち、中継基板３１上に写し取る方法である。また、直接加工法とは、中継基板３１上にＰＤＭＳなどのシリコーンゴムを所望の厚みで塗布して、加熱硬化したのち、酸素プラズマによって表面を酸化、親水化してフォトレジストを塗布し、所望のパターンを形成し、このレジストをマスクとしたドライエッチングにより、不要なシリコーンゴムを除去する方法である。
【００９４】
そののち、中継基板３１の粘着層３２の凸部３２Ｃに第１基板１１上の電子デバイス１４を密着させ、第１基板１１を分離すると、図２８（Ｃ）に示したように、凸部３２Ｃに接触した電子デバイス１４のみが選択的に中継基板３１に転写される（ステップＳ５０１）。
【００９５】
電子デバイス１４を中継基板３１に選択的に転写したのち、図７（Ａ）に示した工程により、第１の実施の形態と同様にして、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。
【００９６】
続いて、図２９（Ａ）に示したように、第２基板２１の表面に設けられた粘着層２２に、中継基板３１上の電子デバイス１４を密着させる。そののち、中継基板３１を分離すると、図２９（Ｂ）に示したように、電子デバイス１４が中継基板３１から第２基板２１に転写される（ステップＳ３０１）。中継基板３１の粘着層３２は、シリコーンゴムよりなるので、電子デバイス１４は容易に第２基板２１へと転写される。なお、その際、図１２ないし図１４に示した工程により、第１の実施の形態と同様にして電子デバイス１４の固定を行うようにしてもよい（ステップＳ３０２）。
【００９７】
なお、本変形例では、粘着層３２をシリコーンゴムにより構成した場合について説明したが、粘着層３２を紫外線で固着力が低下する樹脂により構成してもよい。
【００９８】
（第４の実施の形態）
図３０および図３１は、本発明の第４の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図３２ないし図３８はこの製造方法を工程順に表したものである。本実施の形態では、電子デバイス１４としてアモルファスシリコン薄膜トランジスタ（ａ−Ｓｉ：Ｈ／ＴＦＴ）を形成し、この電子デバイス１４を転写したのち配線を行う場合について説明する。
【００９９】
まず、図３２（Ａ）に示したように、第１の実施の形態と同様にして、第１基板１１に犠牲層１２を形成する（ステップＳ１０１）。第１基板１１としては、例えば液晶ディスプレイ用ガラス（例えば、コーニング社製♯１７３７ガラス、厚み０．７ｍｍ）を用いる。犠牲層１２としては、例えば蒸着法により、非晶質な酸化マグネシウム（ＭｇＯ）を２００ｎｍの厚みで成膜する。
【０１００】
次いで、図３２（Ｂ）に示したように、第１の実施の形態と同様にして、犠牲層１２をエッチングにより所定の形状にパターニングし、第１基板１１の一部（電子デバイスの形成予定領域）に犠牲層１２を形成する（ステップＳ１０２，ステップＳ１０３）。エッチング液としては、例えば、硝酸：５％、塩化水素：２０％、水：７５％の混合溶液を用いる。
【０１０１】
続いて、図３２（Ｃ）に示したように、第１の実施の形態と同様にして、支持層１３を形成する（ステップＳ１０４）。支持層１３としては、例えばプラズマＣＶＤ法により、ＳｉＯ2 を１００ｎｍの厚みで成膜する。
【０１０２】
そののち、犠牲層１２の上に支持層１３を間にして、電子デバイス１４としてａ−Ｓｉ：Ｈ／ＴＦＴを形成する（ステップＳ１０５、ステップＳ６０１〜ステップＳ６１３）。
【０１０３】
すなわち、まず、支持層１３の上に、例えばスパッタリングにより、例えばクロム（Ｃｒ）よりなるゲート電極層（図示せず）を２００ｎｍの厚みで形成する（ステップＳ６０１）。次いで、このゲート電極層の上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６０２）、このレジスト膜をマスクとしたウェットエッチングにより、ゲート電極層を所定の形状に成形する（ステップＳ６０３）。これにより、図３２（Ｄ）に示したように、ゲート電極４１を形成する。
【０１０４】
次いで、図３２（Ｅ）に示したように、例えばプラズマＣＶＤ法により、ゲート絶縁膜として、例えばＳｉＮx よりなる絶縁膜４２を３００ｎｍの厚みで形成する（ステップＳ６０４）。
【０１０５】
続いて、図３３（Ａ）に示したように、例えばプラズマＣＶＤ法により、水素化アモルファスシリコン層４３を２００ｎｍの厚みで形成し（ステップＳ６０５）、更に、例えばプラズマＣＶＤ法により、ＳｉＮx よりなるエッチングストッパー層４４を５０ｎｍの厚みで形成する（ステップＳ６０６）。
【０１０６】
そののち、図３３（Ｂ）に示したように、エッチングストッパー層４４の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６０７）、燐酸を用いたウェットエッチングにより、エッチングストッパー層４４を所定の形状に成形する（ステップＳ６０８）。同様にして、フォトリソグラフィおよびエッチングにより水素化アモルファスシリコン層４３および絶縁膜４２を所定の形状にパターニングする。エッチングは例えばドライエッチングによる。
【０１０７】
絶縁膜４２をパターニングしたのち、図３３（Ｃ）に示したように、例えばプラズマＣＶＤ法により、不純物添加をしたアモルファスシリコン層（ｎ＋ａ−Ｓｉ：Ｈ）４５を５０ｎｍの厚みで形成する（ステップＳ６０９）。
【０１０８】
続いて、同じく図３３（Ｃ）に示したように、例えばスパッタリング法により、クロム（Ｃｒ）よりなるソース／ドレイン電極層４６Ａを２００ｎｍの厚みで形成する（ステップＳ６１０）。そののち、ソース／ドレイン電極層４６Ａの上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６１１）、このレジスト膜をマスクとしたウェットエッチングにより、ソース／ドレイン電極層４６Ａを所定の形状に成形する（ステップＳ６１２）。これにより、図３４（Ａ）に示したように、ソース／ドレイン電極４６を形成する。
【０１０９】
続いて、図３４（Ｂ）に示したように、ソース／ドレイン電極４６をマスクとしたドライエッチングにより、ｎ＋ａ−Ｓｉ層４５を所定の形状に成形する（ステップＳ６１３）。以上により、電子デバイス１４が形成される。
【０１１０】
電子デバイス１４を形成したのち、図３４（Ｃ）に示したように、第１の実施の形態と同様にして、電子デバイス１４の上に保護層１５を形成する（ステップＳ１０６）。
【０１１１】
保護層１５を形成したのち、図３５に示したように、第１の実施の形態と同様にして、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０７，ステップＳ１０８）。
【０１１２】
犠牲層１２の一部を露出させたのち、図３６に示したように、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。エッチング液としては、例えば、硝酸：１０％、塩化水素：２０％、水：７０％の混合溶液を用いる。
【０１１３】
犠牲層１２を除去したのち、図２０に示した工程により、変形例３と同様にして、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。第２基板２１としては、例えばＰＥＳフィルム（住友ベークライト社製「スミライト（登録商標）」ＦＳ−１３００）を用いる。粘着層２２は、例えばダイコータを用い、ＰＤＭＳ（東レ・ダウコーニング社製「ＳＹＬＧＡＲＤ１８４」）を１００μｍの厚みで成膜し、６５℃で１２時間硬化させることにより形成する。
【０１１４】
次いで、同じく図２０に示した工程により、変形例３と同様にして、粘着層２２上の、電子デバイス１４を転写しない領域に転写阻害膜２３を形成する。転写阻害膜２３は、例えば蒸着法によりクロム（Ｃｒ）を２０ｎｍの厚みで成膜し、フォトリソグラフィによりパターニング加工する。
【０１１５】
続いて、図２１に示した工程により、変形例３と同様にして、粘着層２２の転写阻害膜２３で覆われていない領域２２Ａが、第１基板１１上の転写すべき電子デバイス１４と重なるように位置合わせして、密着させる。位置合わせには、例えばコンタクトアライナーを用いる。また、転写阻害膜２３その他のクロム（Ｃｒ）膜を形成するのと同時に、第１基板１１および第２基板２１のそれぞれに、位置合わせのためのアライメントマークを形成しておき、このアライメントマークを用いて位置合わせを行う。
【０１１６】
そののち、重ね合わせられた第１基板１１および第２基板２１をアライナーから取り外し、図２２（Ａ）に示した工程により、変形例３と同様にして、ステージ２４上でローラ２５により加圧する。加圧力は例えば０．１ＭＰａ程度とする。
【０１１７】
続いて、第１基板１１を分離すると、図２２（Ｂ）および図２２（Ｃ）に示した工程により、変形例３と同様に、粘着層２２の転写阻害膜２３で覆われていない領域に電子デバイス１４が選択的に転写される（ステップＳ４０３）。その際、図１２ないし図１４に示した工程により、第１の実施の形態と同様にして電子デバイス１４の固定を行うようにしてもよい（ステップＳ３０２）。
【０１１８】
そののち、図３７（Ａ）に示したように、第２基板２１に孤立して積載された電子デバイス１４の上にレジスト膜５１を形成し、フォトリソグラフィによりレジスト膜５１を所定の形状にパターニングし（ステップＳ３０３）、図３７（Ｂ）および図３８（Ａ）に示したように、レジスト膜５１をマスクとして、例えばフッ化アンモニウムを用いたウェットエッチングにより、支持層１３にコンタクトホール１３Ｃを設け、レジスト膜５１を剥離する（ステップＳ３０４）。コンタクトホール１３Ｃは、図３８（Ｂ）に示したように、ソース／ドレイン電極４６およびゲート電極４１上に形成される。
【０１１９】
続いて、第２基板２１の全面に、例えばスパッタリングまたは蒸着などの成膜法により、配線層として、図示しないクロム（Ｃｒ）膜を形成する（ステップＳ３０５）。このクロム膜は、転写阻害膜２３が形成されている部分にも重ねて形成される。なお、配線層の構成材料は、クロムのほか、Ａｌ，Ｃｕ，Ｔｉまたはそれらを含む合金でもよい。
【０１２０】
そののち、クロム膜の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし（ステップＳ３０６）、このレジスト膜をマスクとしたウェットエッチングによりクロム膜および転写阻害膜２３をパターニングして、図３９に示したように、電子デバイス１４のゲート電極４１上に形成されたコンタクトホール１３Ｃを介して、ゲート電極４１とゲート配線Ｘ１とを接続する（ステップＳ３０７）。
【０１２１】
ゲート配線Ｘ１を形成したのち、第２基板２１の全面に例えば感光性樹脂を塗布し、露光、焼成することにより、図４０（Ａ）に示したように、層間絶縁膜５２を形成する。その際、層間絶縁膜５２には、ソース／ドレイン電極４６へのコンタクトホール１３Ｃを露出させるように貫通孔を設けておく。
【０１２２】
層間絶縁膜５２を形成したのち、同じく図４０（Ａ）に示したように、ゲート配線Ｘ１と同様にして、電子デバイス１４のドレイン電極４６上に形成されたコンタクトホール１３Ｃを介して、ドレイン電極４６とドレイン配線Ｙ１とを接続し（ステップＳ３０５〜Ｓ３０７）、電子デバイス１４をゲート配線Ｘ１とドレイン配線Ｙ１とのマトリクスによって操作できるようにする。
【０１２３】
ドレイン配線Ｙ１を形成したのち、図４０（Ｂ）に示したように、電子デバイス１４のソース電極４６上に形成されたコンタクトホール１３Ｃを介して、例えばＩＴＯよりなる透明電極５３とソース電極４６とを接続する。これにより、アクティブマトリクス型液晶表示装置用のＴＦＴ基板が完成する。
【０１２４】
このように本実施の形態では、電子デバイス１４を第２基板２１に転写したのち、支持層１３にコンタクトホール１３Ｃを設け、このコンタクトホール１３Ｃを介して電子デバイス１４にゲート配線Ｘ１およびドレイン配線Ｙ１を接続するようにしたので、高性能な電子デバイス１４を用いつつ、第２基板２１上におけるプロセスを簡便なものとすることができ、歩留まりや生産性の向上、コスト低減などの効果を得ることができる。第２基板２１の材質の制約が小さくなり、フレキシブルな第２基板２１を用いることも可能となる。また、支持層１３を残すことにより、複雑に構成された電子デバイス１４の層内の応力分布を緩和することができ、更に信頼性を高めることができる。
【０１２５】
（第５の実施の形態）
図４１ないし図４３は、本発明の第５の実施の形態に係る電子デバイスの製造方法を工程順に表したものである。本実施の形態では、電子デバイス１４としてアモルファスシリコン薄膜トランジスタ（ａ−Ｓｉ：Ｈ／ＴＦＴ）と同時にキャパシタを形成するようにしたものである。
【０１２６】
まず、図４１（Ａ）に示したように、図３２（Ａ）に示した工程により、第４の実施の形態と同様にして、第１基板１１に犠牲層１２を形成する（ステップＳ１０１）。
【０１２７】
次いで、図４１（Ｂ）に示したように、図３２（Ｂ）に示した工程により、第４の実施の形態と同様にして、犠牲層１２をエッチングにより所定の形状にパターニングし、第１基板１１の一部（電子デバイスの形成予定領域）に犠牲層１２を形成する（ステップＳ１０２，ステップＳ１０３）。
【０１２８】
続いて、図４１（Ｃ）に示したように、図３２（Ｃ）に示した工程により、第４の実施の形態と同様にして、支持層１３を形成する（ステップＳ１０４）。
【０１２９】
そののち、犠牲層１２の上に支持層１３を間にして、電子デバイス１４としてａ−Ｓｉ：Ｈ／ＴＦＴ（ステップＳ１０５、ステップＳ６０１〜ステップＳ６１３）およびキャパシタを形成する。
【０１３０】
すなわち、まず、図３２（Ｄ）に示した工程により、第４の実施の形態と同様にして、支持層１３の上に、ＴＦＴのゲート電極およびキャパシタのコモン電極を形成するための電極層（図示せず）を形成する（ステップＳ６０１）。次いで、この電極層の上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６０２）、このレジスト膜をマスクとしたウェットエッチングにより、電極層を所定の形状に成形する（ステップＳ６０３）。これにより、図４１（Ｄ）に示したように、ＴＦＴのゲート電極４１と、キャパシタのコモン電極６１とを形成する。
【０１３１】
次いで、図４１（Ｅ）に示したように、図３２（Ｅ）に示した工程により、第４の実施の形態と同様にして、絶縁膜４２を形成する（ステップＳ６０４）。
【０１３２】
続いて、図４２（Ａ）に示したように、図３３（Ａ）に示した工程により、第４の実施の形態と同様にして、水素化アモルファスシリコン層４３を形成し（ステップＳ６０５）、更に、エッチングストッパー層４４を形成する（ステップＳ６０６）。
【０１３３】
そののち、図４２（Ｂ）に示したように、図３３（Ｂ）に示した工程により、第４の実施の形態と同様にして、エッチングストッパー層４４の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６０７）、ウェットエッチングにより、エッチングストッパー層４４を所定の形状に成形する（ステップＳ６０８）。同様にして、フォトリソグラフィおよびエッチングにより水素化アモルファスシリコン層４３および絶縁膜４２を所定の形状にパターニングする。
【０１３４】
絶縁膜４２をパターニングしたのち、図４２（Ｃ）に示したように、図３３（Ｃ）に示した工程により、第４の実施の形態と同様にして、不純物添加をしたアモルファスシリコン層（ｎ＋ａ−Ｓｉ：Ｈ）４５を形成する（ステップＳ６０９）。
【０１３５】
続いて、同じく図４２（Ｃ）に示したように、図３３（Ｃ）に示した工程により、第４の実施の形態と同様にして、ソース／ドレイン電極層４６Ａを形成する（ステップＳ６１０）。そののち、ソース／ドレイン電極層４６Ａの上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６１１）、図４３（Ａ）に示したように、図３４（Ａ）に示した工程により、第４の実施の形態と同様にして、このレジスト膜をマスクとしたウェットエッチングにより、ソース／ドレイン電極層４６Ａを所定の形状に成形し、ソース／ドレイン電極４６を形成する（ステップＳ６１２）。その際、ソース電極を変形させてコモン電極６１に対向させることにより、キャパシタを構成する。
【０１３６】
続いて、図４３（Ｂ）に示したように、図３４（Ｂ）に示した工程により、第４の実施の形態と同様にして、ソースドレイン電極４６をマスクとしたドライエッチングにより、ｎ＋ａ−Ｓｉ層４５を所定の形状に成形する（ステップＳ６１３）。以上により、電子デバイス１４としてＴＦＴ部およびキャパシタ部Ｃｓが形成される。
【０１３７】
電子デバイス１４を形成したのち、図４３（Ｃ）に示したように、図３４（Ｃ）に示した工程により、第４の実施の形態と同様にして、電子デバイス１４の上に保護層１５を形成する（ステップＳ１０６）。
【０１３８】
この電子デバイス１４は、第４の実施の形態と同様にして第２基板２１に転写し、ゲート配線Ｘ１，キャパシタ配線Ｘ２およびドレイン配線Ｙ１の接続を行うことができ、これによりアクティブマトリクスＴＦＴ基板を構成することができる。配線の形成工程においては、ゲート配線Ｘ１の接続工程と同時にキャパシタ配線Ｘ２の接続を行う。
【０１３９】
このように本実施の形態では、電子デバイス１４としてＴＦＴ部およびキャパシタ部Ｃｓを同時に形成することができる。
【０１４０】
なお、本実施の形態では、ＴＦＴ部のゲート絶縁膜と、キャパシタ部Ｃｓの絶縁膜とを、共通の絶縁膜４２としたが、それぞれに適した厚みに形成するようにしてもよい。
【０１４１】
（第６の実施の形態）
図４４ないし図４６は、本発明の第６の実施の形態に係る電子デバイスの製造方法を工程順に表したものである。本実施の形態では、電子デバイス１４としてアモルファスシリコン薄膜トランジスタ（ａ−Ｓｉ：Ｈ／ＴＦＴ）およびキャパシタを形成すると共に、ＴＦＴの配線の重なりの部分である交差部ＩＳを電子デバイス１４に内蔵させることにより、転写後の配線工程を簡素化することができるようにしたものである。
【０１４２】
まず、図４４（Ａ）に示したように、図４１（Ａ）に示した工程により、第５の実施の形態と同様にして、第１基板１１に犠牲層１２を形成する（ステップＳ１０１）。
【０１４３】
次いで、図４４（Ｂ）に示したように、図４１（Ｂ）に示した工程により、第５の実施の形態と同様にして、犠牲層１２をエッチングにより所定の形状にパターニングし、第１基板１１の一部（電子デバイスの形成予定領域）に犠牲層１２を形成する（ステップＳ１０２，ステップＳ１０３）。
【０１４４】
続いて、図４４（Ｃ）に示したように、図４１（Ｃ）に示した工程により、第５の実施の形態と同様にして、支持層１３を形成する（ステップＳ１０４）。
【０１４５】
そののち、犠牲層１２の上に支持層１３を間にして、電子デバイス１４としてａ−Ｓｉ：Ｈ／ＴＦＴ（ステップＳ１０５、ステップＳ６０１〜ステップＳ６１３）およびキャパシタを形成する。
【０１４６】
すなわち、まず、図４１（Ｄ）に示した工程により、第５の実施の形態と同様にして、支持層１３の上に、ＴＦＴのゲート電極およびキャパシタのコモン電極を形成するための電極層（図示せず）を形成する（ステップＳ６０１）。
【０１４７】
次いで、この電極層の上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６０２）、このレジスト膜をマスクとしたウェットエッチングにより、電極層を所定の形状に成形する（ステップＳ６０３）。これにより、図４５に示したように、ＴＦＴのゲート電極４１と、キャパシタのコモン電極６１とを形成する。その際、ゲート電極４１を延長させて、ゲート配線Ｘ１の一部を形成すると共に、コモン電極６１を延長させてキャパシタ配線Ｘ２の一部を形成する。これは、ゲート配線Ｘ１およびキャパシタ配線Ｘ２の最外部で、少なくとも１箇所ずつ、合計４箇所以上、後述する配線Ｗ（図４９参照。）とのコンタクトホールＴＨを設けることができるようにするためである。
【０１４８】
次いで、図４６（Ａ）に示したように、図４１（Ｅ）に示した工程により、第５の実施の形態と同様にして、絶縁膜４２を形成する（ステップＳ６０４）。
【０１４９】
続いて、図４６（Ｂ）に示したように、図４２（Ａ）に示した工程により、第５の実施の形態と同様にして、水素化アモルファスシリコン層４３を形成し（ステップＳ６０５）、更に、エッチングストッパー層４４を形成する（ステップＳ６０６）。
【０１５０】
そののち、図４６（Ｃ）に示したように、図４２（Ｂ）に示した工程により、第５の実施の形態と同様にして、エッチングストッパー層４４の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６０７）、ウェットエッチングにより、エッチングストッパー層４４を所定の形状に成形する（ステップＳ６０８）。同様にして、フォトリソグラフィおよびエッチングにより水素化アモルファスシリコン層４３および絶縁膜４２を所定の形状にパターニングする。
【０１５１】
絶縁膜４２をパターニングしたのち、図４６（Ｄ）に示したように、図４３（Ｃ）に示した工程により、第５の実施の形態と同様にして、不純物添加をしたアモルファスシリコン層（ｎ＋ａ−Ｓｉ：Ｈ）４５を形成する（ステップＳ６０９）。
【０１５２】
続いて、同じく図４６（Ｄ）に示したように、図４３（Ｃ）に示した工程により、第５の実施の形態と同様にして、ソース／ドレイン電極層４６Ａを形成する（ステップＳ６１０）。
【０１５３】
そののち、ソース／ドレイン電極層４６Ａの上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ６１１）、図４７（Ａ）に示したように、図４３（Ａ）に示した工程により、第５の実施の形態と同様にして、このレジスト膜をマスクとしたウェットエッチングにより、ソース／ドレイン電極層４６Ａを所定の形状に成形し（ステップＳ６１２）、ソース／ドレイン電極４６を形成する。その際、ソース電極を延長させてコモン電極６１に対向させることによりキャパシタを構成すると共に、ドレイン電極を延長させてドレイン配線Ｙ２の一部を形成する（図４７（Ａ）には図示せず、図４８参照。）。ドレイン配線Ｙ２は、ゲート配線Ｘ１およびキャパシタ配線Ｘ２と交差し、更にそれらを超えて伸びている。これは、ドレイン配線Ｙ２に、ゲート配線Ｘ１およびキャパシタ配線Ｘ２の外側で、少なくとも１箇所ずつ、合計２箇所以上、後述する配線Ｗ（図４９参照。）とのコンタクトホールＴＨを設けることができるようにするためである。また、ゲート配線Ｘ１およびキャパシタ配線Ｘ２にも、それぞれの両端に少なくとも一箇所ずつ、合計４箇所以上、配線ＷとのコンタクトホールＴＨが設けられる。
【０１５４】
続いて、図４７（Ｂ）に示したように、図４３（Ｂ）に示した工程により、第５の実施の形態と同様にして、ソース／ドレイン電極４６をマスクとしたドライエッチングにより、ｎ＋ａ−Ｓｉ層４５を所定の形状に成形する（ステップＳ６１３）。以上により、電子デバイス１４として、ＴＦＴ部およびキャパシタ部Ｃｓと共に、ゲート配線Ｘ１，ドレイン配線Ｙ１およびキャパシタ配線Ｘ２の交差部ＩＳが形成される。
【０１５５】
電子デバイス１４を形成したのち、図４７（Ｃ）に示したように、図４３（Ｃ）に示した工程により、第５の実施の形態と同様にして、電子デバイス１４の上に保護層１５を形成する（ステップＳ１０６）。
【０１５６】
保護層１５を形成したのち、図４８に示したように、図３５に示した工程により、第４の実施の形態と同様にして、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０７，ステップＳ１０８）。
【０１５７】
犠牲層１２の一部を露出させたのち、図３６に示した工程により、第４の実施の形態と同様にして、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。
【０１５８】
犠牲層１２を除去したのち、第４の実施の形態および変形例３と同様にして、電子デバイス１４を第２基板２１に転写する（ステップＳ２０１，Ｓ４０３，Ｓ３０２）。そののち、図３７および図３８に示した工程により、第４の実施の形態と同様にして、支持層１３にコンタクトホールＴＨを形成する（ステップＳ３０３，Ｓ３０４）。コンタクトホールＴＨは、図４８に示したように、ゲート配線Ｘ１，キャパシタ配線Ｘ２およびドレイン配線Ｙ１のそれぞれの両端に、合計６箇所設けられる。
【０１５９】
支持層１３にコンタクトホールＴＨを形成したのち、第４の実施の形態と同様にして、第２基板２１の全面に、配線層として、図示しないクロム（Ｃｒ）膜を形成する（ステップＳ３０５）。
【０１６０】
そののち、クロム膜の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし（ステップＳ３０６）、このレジスト膜をマスクとしたウェットエッチングによりクロム膜および転写阻害膜２３をパターニングして（ステップＳ３０７）、図４９に示したように、ゲート配線Ｘ１およびドレイン配線Ｙ１、キャパシタ配線Ｘ２を配線Ｗにより一工程で接続し、アクティブマトリクスＴＦＴ基板を構成することができる。
【０１６１】
このように本実施の形態では、電子デバイス１４に、ＴＦＴ部およびキャパシタ部Ｃｓと共に、ゲート配線Ｘ１，ドレイン配線Ｙ１およびキャパシタ配線Ｘ２の交差部ＩＳを内蔵させるようにしたので、転写したのちにゲート配線Ｘ１，ドレイン配線Ｙ１およびキャパシタ配線Ｘ２を配線Ｗにより一工程で接続することができる。よって、第２基板２１における配線工程を低減し、コストおよび信頼性を改善することができる。
【０１６２】
なお、本実施の形態では、ＴＦＴ部のゲート絶縁膜，キャパシタ部Ｃｓの絶縁膜，交差部ＩＳのゲート配線Ｘ１およびキャパシタ配線Ｘ２とドレイン配線Ｙ１との間の絶縁膜を、共通の絶縁膜４２としたが、それぞれに適した厚みに形成するようにしてもよい。
【０１６３】
（第７の実施の形態）
図５０は、本発明の第７の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図５１および図５２はこの製造方法を工程順に表したものである。本実施の形態は、第３の実施の形態または変形例４と同様に、電子デバイス１４をいったん中継基板３１に選択転写したのち、中継基板３１から第２基板２１に転写する場合に関するものであり、電子デバイス１４を第２基板２１に転写したのち、保護層１５にコンタクトホール１５Ｃを設け、このコンタクトホール１５Ｃを介して電子デバイス１４に配線Ｗを接続するようにしている。なお、以下の説明では、電子デバイス１４の中継基板３１および第２基板２１への転写を、変形例４と同様にして行った場合について説明する。
【０１６４】
まず、図５１（Ａ）に示したように、変形例４と同様にして、第１基板１１に、犠牲層１２，支持層１３，電子デバイス１４および保護層１５を形成し、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０１〜ステップＳ１０８）
【０１６５】
次いで、図５１（Ｂ）に示したように、変形例４と同様にして、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。
【０１６６】
続いて、図５１（Ｃ）に示したように、変形例４と同様にして、中継基板３１に、凸部３２Ｃを有する粘着層３２を形成し、凸部３２Ｃに第１基板１１上の電子デバイス１４を密着させ、第１基板１１を分離する。これにより、凸部３２Ｃに接触した電子デバイス１４のみが選択的に中継基板３１に転写される（ステップＳ５０１）。
【０１６７】
そののち、図７（Ａ）に示した工程により、第１の実施の形態と同様にして、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。
【０１６８】
第２基板２１に粘着層２２を形成したのち、図５２（Ａ）に示したように、変形例４と同様にして、この粘着層２２に、中継基板３１上の電子デバイス１４を密着させる。そののち、中継基板３１を分離すると、図５２（Ｂ）に示したように、電子デバイス１４が中継基板３１から第２基板２１に転写される（ステップＳ３０１）。なお、その際、図１２ないし図１４に示した工程により、第１の実施の形態と同様にして電子デバイス１４の固定を行うようにしてもよい（ステップＳ３０２）。
【０１６９】
このようにして中継基板３１を経て転写された電子デバイス１４は、第２基板２１上において、その表裏の位置関係が、第１基板１１上における転写前の状態と同じになっている。よって、図５２（Ｃ）に示したように、保護層１５にコンタクトホール１５Ｃを設けることができる。
【０１７０】
具体的には、電子デバイス１４が転写された第２基板２１の上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし（ステップＳ３０３）、このレジスト膜５１をマスクとして保護層１５をドライエッチングまたはウェットエッチングすることにより、保護層１５にコンタクトホール１５Ｃを設ける（ステップＳ３０４）。
【０１７１】
続いて、第２基板２１の全面に、例えばスパッタリングまたは蒸着などの成膜法により、配線層として、図示しないクロム（Ｃｒ）膜を形成する（ステップＳ３０５）。なお、配線層の構成材料は、クロムのほか、Ａｌ，Ｃｕ，Ｔｉまたはそれらを含む合金でもよい。
【０１７２】
そののち、クロム膜の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし（ステップＳ３０６）、このレジスト膜をマスクとしたドライエッチングまたはウェットエッチングによりクロム膜をパターニングして、図５２（Ｄ）に示したように、配線Ｗを形成する（ステップＳ３０７）。
【０１７３】
このように本実施の形態では、電子デバイス１４を中継基板３１を経て第２基板２１に転写したのち、保護層１５にコンタクトホール１５Ｃを設け、このコンタクトホール１５Ｃを介して電子デバイス１４に配線Ｗを接続するようにしたので、第３の実施の形態または変形例４と同様に、第２基板２１に転写された電子デバイス１４の表裏の位置関係を、第１基板１１上における転写前の状態と同じにしつつ、第４の実施の形態と同様に、第２基板２１上におけるプロセスを簡便なものとすることができ、歩留まりや生産性の向上、コスト低減などの効果を得ることができる。
【０１７４】
なお、上記説明では電子デバイス１４の具体的な構成については省略したが、電子デバイス１４の構成または種類は特に限定されず、例えば、第４の実施の形態のようにＴＦＴを形成してもよいし、第５の実施の形態のようにＴＦＴおよびキャパシタＣｓを形成してもよいし、第６の実施の形態のようにＴＦＴおよびキャパシタＣｓと共に交差部ＩＳを形成してもよい。
【０１７５】
（第８の実施の形態）
図５３は、本発明の第８の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図５４および図５５はこの製造方法を工程順に表したものである。本実施の形態は、第３の実施の形態または変形例４と同様に、電子デバイス１４をいったん中継基板３１に選択転写したのち、中継基板３１から第２基板２１に転写する場合に関するものであり、保護層１５にコンタクトホール１５Ｃを設けたのち、電子デバイス１４を第２基板２１に転写し、コンタクトホール１５Ｃを介して電子デバイス１４に配線Ｗを接続するようにしている。なお、以下の説明では、電子デバイス１４の中継基板３１および第２基板２１への転写を、変形例４と同様にして行った場合について説明する。
【０１７６】
まず、図５４（Ａ）に示したように、変形例４と同様にして、第１基板１１に、犠牲層１２，支持層１３，電子デバイス１４および保護層１５を形成し、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０１〜ステップＳ１０８）
【０１７７】
次いで、図５４（Ｂ）に示したように、変形例４と同様にして、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。
【０１７８】
続いて、図５４（Ｃ）に示したように、保護層１５の上にレジスト膜（図示せず）を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし（ステップＳ３０３）、このレジスト膜をマスクとして保護層１５をドライエッチングまたはウェットエッチングすることにより、保護層１５にコンタクトホール１５Ｃを設ける（ステップＳ３０４）。
【０１７９】
続いて、図５４（Ｄ）に示したように、変形例４と同様にして、中継基板３１に、凸部３２Ｃを有する粘着層３２を形成し、凸部３２Ｃに第１基板１１上の電子デバイス１４を密着させ、第１基板１１を分離する。これにより、凸部３２Ｃに接触した電子デバイス１４のみが選択的に中継基板３１に転写される（ステップＳ５０１）。
【０１８０】
そののち、図７（Ａ）に示した工程により、第１の実施の形態と同様にして、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。
【０１８１】
第２基板２１に粘着層２２を形成したのち、図５５（Ａ）に示したように、変形例４と同様にして、この粘着層２２に、中継基板３１上の電子デバイス１４を密着させる。そののち、中継基板３１を分離すると、図５５（Ｂ）に示したように、電子デバイス１４が中継基板３１から第２基板２１に転写される（ステップＳ３０１）。なお、その際、図１２ないし図１４に示した工程により、第１の実施の形態と同様にして電子デバイス１４の固定を行うようにしてもよい（ステップＳ３０２）。
【０１８２】
このようにして中継基板３１を経て転写された電子デバイス１４は、第２基板２１上において、その表裏の位置関係が、第１基板１１上における転写前の状態と同じになっていると共に、保護層１５にコンタクトホール１５Ｃが設けられている。
【０１８３】
続いて、第２基板２１の全面に、例えばスパッタリングまたは蒸着などの成膜法により、配線層として、図示しないクロム（Ｃｒ）膜を形成する（ステップＳ３０５）。なお、配線層の構成材料は、クロムのほか、Ａｌ，Ｃｕ，Ｔｉまたはそれらを含む合金でもよい。
【０１８４】
そののち、クロム膜の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし（ステップＳ３０６）、このレジスト膜をマスクとしたドライエッチングまたはウェットエッチングによりクロム膜をパターニングして、図５５（Ｃ）に示したように、配線Ｗを形成する（ステップＳ３０７）。
【０１８５】
このように本実施の形態では、保護層１５にコンタクトホール１５Ｃを設けたのち、電子デバイス１４を中継基板３１を経て第２基板２１に転写し、コンタクトホール１５Ｃを介して電子デバイス１４に配線Ｗを接続するようにしたので、第３の実施の形態または変形例４と同様に、第２基板２１に転写された電子デバイス１４の表裏の位置関係を、第１基板１１上における転写前の状態と同じにしつつ、第２基板２１上におけるプロセスを更に簡便なものとすることができ、歩留まりや生産性の向上、コスト低減などの効果を得ることができる。
【０１８６】
なお、コンタクトホール１５Ｃは、犠牲層１２のエッチング除去以前に形成してもよい。その場合、犠牲層１２のエッチング液に耐性のある金属電極材料を用いることが必要である。
【０１８７】
（液晶表示装置）
図５６は、第６の実施の形態の電子デバイス１４を備えたアクティブマトリクスＴＦＴ基板を用いて構成された液晶表示装置の断面構成を表したものである。この液晶表示装置は、例えば液晶テレビとして用いられるものであり、アクティブマトリクスＴＦＴ基板である第２基板２１と、ガラスよりなる対向基板７１が対向配置された構成を有している。第２基板２１および対向基板７１の周囲は、シール剤８１で封止され、内部に液晶よりなる液晶層８２が設けられている。第２基板２１および対向基板７１の外側には、それぞれ偏光板８３が設けられている。
【０１８８】
第２基板２１の表面の粘着層２２に、第６の実施の形態による電子デバイス１４が、第７または第８の実施の形態で説明した方法により転写されている。電子デバイス１４は配線Ｗが接続され、その上には、第４の実施の形態と同様の層間絶縁膜５２を間にして透明電極５３が形成されている。透明電極５３の表面には配向膜５４が形成されている。
【０１８９】
対向基板７１には、ブラックマトリクスとしての光遮蔽膜７２，赤色，緑色および青色のカラーフィルタ７３、オーバーコート層７４，ＩＴＯよりなる透明電極７５、並びに配向膜７６が順に形成されている。透明電極５３，液晶層８２および透明電極７５により液晶表示素子が構成されている。
【０１９０】
（第９の実施の形態）
図５７は、本発明の第９の実施の形態に係る転写用電子デバイス基板１０の構成を表している。この転写用電子デバイス基板１０は、支持層１３が第１の支持層１３Ｄおよび第２の支持層１３Ｅを有することを除いては、第１の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
【０１９１】
第１基板１１，犠牲層１２，電子デバイス１４および保護層１５については、第１の実施の形態と同様である。
【０１９２】
第１の支持層１３Ｄは、第１の実施の形態の支持層１３と同様に、本体部１３Ａの両側に支持体１３Ｂを有している。本体部１３Ａの上面には、第２の支持層１３Ｅおよび電子デバイス１４が形成されている。本体部１３Ａと第１基板１１の表面との間には、犠牲層１２が除去されたことにより間隙が形成されており、本体部１３Ａ，第２の支持層１３Ｅおよびその上の電子デバイス１４は、支持体１３Ｂにより、中空に浮いた状態で保持されている。
【０１９３】
第１の支持層１３Ｄは、支持体１３Ｂが転写工程で容易に破断可能となる厚みを有することが望ましい。また、第２の支持層１３Ｅは、第１の支持層１３Ｄの本体部１３Ａの厚みと、第２の支持層１３Ｅの厚みとの合計厚みが、電子デバイス１４の層内の応力分布に対して変形しない程度の剛性および厚みとなるように設定されていることが望ましい。第１の支持層１３Ｄおよび第２の支持層１３Ｅの構成材料は、第１の実施の形態の支持層１３の構成材料と同様である。
【０１９４】
このような転写用電子デバイス基板１０は、例えば、次のようにして製造することができる。
【０１９５】
まず、第１の実施の形態と同様にして、第１基板１１に、犠牲層１２，第１の支持層１３Ｄ，第２の支持層１３Ｅ，電子デバイス１４および保護層１５を形成する（ステップＳ１０１〜ステップＳ１０６）。
【０１９６】
次いで、第１の実施の形態と同様にして、保護層１５，第２の支持層１３Ｅおよび第１の支持層１３Ｄの一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０７，Ｓ１０８）。その際、第２の支持層１３Ｅを犠牲層１２の上面のみに残し、第１の支持層１３Ｄを、第２の支持層１３Ｅ上の電子デバイス１４と第１基板１１の表面とに対して連続的な形状に形成する。
【０１９７】
続いて、第１の実施の形態と同様にして、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。以上により、図５７に示した転写用デバイス基板１０が完成する。
【０１９８】
本実施の形態では、支持層１３が第１の支持層１３Ｄおよび第２の支持層１３Ｅを有するようにしたので、第１の支持層１３Ｄおよび第２の支持層１３Ｅの厚みを調整することにより、支持体１３Ｂを転写工程で容易に破断可能とすることができると共に、第１の支持層１３Ｄの本体部１３Ａおよび第２の支持層１３Ｅが、電子デバイス１４の層内の応力分布に対して変形しない程度の剛性および厚みを有するようにすることができる。
【０１９９】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【０２００】
また、上記実施の形態では、電子デバイス１４としてＴＦＴ、キャパシタ等の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
【０２０１】
更に、本発明は、液晶表示素子のほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
【０２０２】
加えて、転写する対象である電子デバイス１４としては、上記実施の形態で挙げたもののほか、ダイオード、太陽光発電素子、撮像デバイス、更に大規模な回路を有するＲＦＩＤタグなどのＩＣ、光学デバイス、マイクなどの音波デバイスが挙げられるが、この限りではない。
【０２０３】
更にまた、上記実施の形態では、転写用デバイス基板１０として、犠牲層１２が除去され、本体部１３Ａの下面と第１基板１１の表面との間に間隙が設けられており、すぐに転写可能となっている場合について説明したが、流通または輸送段階では犠牲層１２が設けられた状態とし、転写する前に犠牲層１２を除去するようにしてもよい。
【０２０４】
加えてまた、転写用デバイス基板１０における電子デバイス１４は、第１の実施の形態で作製した電子デバイス１４だけでなく、第２ないし第６の実施の形態で作製した電子デバイス１４でもよい。
【図面の簡単な説明】
【０２０５】
【図１】本発明の第１の実施の形態に係る電子デバイスの製造方法の流れを表す図である。
【図２】図１に示した製造方法を工程順に表す断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】ＭｇＯよりなる犠牲層のエッチングの様子を表す写真である。
【図６】犠牲層除去前の第１基板の断面図、写真およびその一部を拡大した写真である。
【図７】犠牲層除去後、転写完了前の第１基板の断面図、写真およびその一部を拡大した写真である。
【図８】転写後の第２基板の断面図、写真およびその一部を拡大した写真である。
【図９】電子デバイスの他の例を表す断面図である。
【図１０】電子デバイスの更に他の例を表す断面図である。
【図１１】電子デバイスの更に他の例を表す断面図である。
【図１２】電子デバイスの第２基板への固定方法の一例を説明するための図である。
【図１３】電子デバイスの第２基板への固定方法の他の例を説明するための図である。
【図１４】電子デバイスの第２基板への固定方法の更に他の例を説明するための図である。
【図１５】本発明の第２の実施の形態に係る電子デバイスの製造方法の流れを表す図である。
【図１６】図１５に示した製造方法を工程順に表す断面図である。
【図１７】図１５に示した製造方法の応用例を説明するための図である。
【図１８】変形例１を工程順に表す断面図である。
【図１９】変形例２を工程順に表す断面図である。
【図２０】変形例３を工程順に表す断面図である。
【図２１】図２０に続く工程を表す断面図である。
【図２２】図２１に続く工程を表す断面図である。
【図２３】図２２に続く工程を表す断面図である。
【図２４】支持体の構成を説明するための断面図である。
【図２５】本発明の第３の実施の形態に係る電子デバイスの製造方法の流れを表す図である。
【図２６】図２５に示した製造方法を工程順に表す断面図である。
【図２７】変形例４の製造方法の流れを表す図である。
【図２８】変形例４を工程順に表す断面図である。
【図２９】図２８に続く工程を表す断面図である。
【図３０】本発明の第４の実施の形態に係る電子デバイスの製造方法の流れを表す図である。
【図３１】図３０に示した電子デバイス形成工程の流れを表す図である。
【図３２】図３０および図３１に示した製造方法を工程順に表す断面図である。
【図３３】図３２に続く工程を表す断面図である。
【図３４】図３３に続く工程を表す断面図である。
【図３５】図３４に続く工程を表す断面図である。
【図３６】図３５に続く工程を表す断面図である。
【図３７】図３６に続く工程を表す断面図である。
【図３８】図３７（Ｂ）に対応する上面図およびその一部を拡大して表した上面図である。
【図３９】図３７および図３８に続く工程を表す上面図である。
【図４０】図３９に続く工程を表す上面図である。
【図４１】本発明の第５の実施の形態に係る電子デバイスの製造方法を工程順に表す断面図である。
【図４２】図４１に続く工程を表す断面図である。
【図４３】図４２に続く工程を表す断面図である。
【図４４】本発明の第６の実施の形態に係る電子デバイスの製造方法を工程順に表す断面図である。
【図４５】図４４に続く工程を表す断面図である。
【図４６】図４５に続く工程を表す断面図である。
【図４７】図４６に続く工程を表す断面図である。
【図４８】図４７に続く工程を表す断面図および上面図である。
【図４９】図４８に続く工程を表す上面図である。
【図５０】本発明の第７の実施の形態に係る電子デバイスの製造方法の流れを表す図である。
【図５１】図５０に示した製造方法を工程順に表す断面図である。
【図５２】図５１に続く工程を表す断面図である。
【図５３】本発明の第８の実施の形態に係る電子デバイスの製造方法の流れを表す図である。
【図５４】図５３に示した製造方法を工程順に表す断面図である。
【図５５】図５４に続く工程を表す断面図である。
【図５６】本発明を適用した液晶表示装置の構成を表す断面図である。
【図５７】図２４の変形例を表す断面図である。
【符号の説明】
【０２０６】
１０…転写用電子デバイス基板、１１…第１基板、１２…犠牲層、１３…支持層、１３Ａ…本体部、１３Ｂ…支持体、１３Ｃ…コンタクトホール、１４…電子デバイス、１５…保護層、２１…第２基板、２２，３２…粘着層、２３…転写阻害膜、３１…中継基板、４１…ゲート電極、４２…絶縁膜（ゲート絶縁膜）、５２…層間絶縁膜、５３…透明電極、６１…コモン電極
【図１】
2009152387.tif 000003
【図２】
2009152387.tif 000004
【図３】
2009152387.tif 000005
【図４】
2009152387.tif 000006
【図５】
2009152387.tif 000007
【図６】
2009152387.tif 000008
【図７】
2009152387.tif 000009
【図８】
2009152387.tif 000010
【図９】
2009152387.tif 000011
【図１０】
2009152387.tif 000012
【図１１】
2009152387.tif 000013
【図１２】
2009152387.tif 000014
【図１３】
2009152387.tif 000015
【図１４】
2009152387.tif 000016
【図１５】
2009152387.tif 000017
【図１６】
2009152387.tif 000018
【図１７】
2009152387.tif 000019
【図１８】
2009152387.tif 000020
【図１９】
2009152387.tif 000021
【図２０】
2009152387.tif 000022
【図２１】
2009152387.tif 000023
【図２２】
2009152387.tif 000024
【図２３】
2009152387.tif 000025
【図２４】
2009152387.tif 000026
【図２５】
2009152387.tif 000027
【図２６】
2009152387.tif 000028
【図２７】
2009152387.tif 000029
【図２８】
2009152387.tif 000030
【図２９】
2009152387.tif 000031
【図３０】
2009152387.tif 000032
【図３１】
2009152387.tif 000033
【図３２】
2009152387.tif 000034
【図３３】
2009152387.tif 000035
【図３４】
2009152387.tif 000036
【図３５】
2009152387.tif 000037
【図３６】
2009152387.tif 000038
【図３７】
2009152387.tif 000039
【図３８】
2009152387.tif 000040
【図３９】
2009152387.tif 000041
【図４０】
2009152387.tif 000042
【図４１】
2009152387.tif 000043
【図４２】
2009152387.tif 000044
【図４３】
2009152387.tif 000045
【図４４】
2009152387.tif 000046
【図４５】
2009152387.tif 000047
【図４６】
2009152387.tif 000048
【図４７】
2009152387.tif 000049
【図４８】
2009152387.tif 000050
【図４９】
2009152387.tif 000051
【図５０】
2009152387.tif 000052
【図５１】
2009152387.tif 000053
【図５２】
2009152387.tif 000054
【図５３】
2009152387.tif 000055
【図５４】
2009152387.tif 000056
【図５５】
2009152387.tif 000057
【図５６】
2009152387.tif 000058
【図５７】
2009152387.tif 000059