(57)【要約】【課題】デコード済みの前フレームとは異なる特徴を持つフレームをデコードする場合にも適切な電圧クロックの制御値を算出し、低消費電力化を可能とする動画像復号化装置を提供する。【解決手段】ストリーム入力処理部１１０はストリーム選別回路１１１とストリーム解析回路１１２を備え、動画像デコード処理部１２０は処理量判定回路１２１と電圧クロック制御回路１２２と動画像復号化処理回路１２３とビデオ特徴量保持回路１２４を備え、ストリーム解析回路１１２において、ストリーム入力処理と並行してフレーム単位でのビデオストリームデータの特徴量を抽出し、ビデオ特徴量保持回路１２４に転送することで、デコードするフレームの特徴量を基に動画像復号化処理回路１２３の電源電圧と動作クロック周波数を制御することができる。【選択図】図１
2009033227.tif 000002
【特許請求の範囲】
【請求項１】
ストリームデータを復号化する動画像復号化装置であって、
前記ストリームデータに含まれるビデオストリームデータの特徴量を抽出するストリーム入力処理部と、
前記ビデオストリームデータの特徴量に基づいて制御された電源電圧および／または動作クロック周波数で、前記ビデオストリームデータを復号化する動画像デコード処理部と、を備え、
前記動画像デコード処理部は、
前記ビデオストリームデータの特徴量に基づいてデコード処理量を算出し、当該デコード処理量の処理に最低限必要な電源電圧および／または動作クロック周波数に基づいて電圧クロック制御値を算出する処理量判定手段と、
前記電圧クロック制御値に基づいて前記電源電圧および／または前記動作クロック周波数を制御する電圧クロック制御手段と、
前記電源電圧および前記動作クロック周波数で動作し、前記ビデオストリームデータを復号化する動画像復号化処理手段と、を有する動画像復号化装置。
【請求項２】
請求項１記載の動画像復号化装置であって、
前記ビデオストリームデータを格納するメモリ手段と、
前記ストリーム入力処理部および前記動画像デコード処理部と前記メモリ手段との間のデータ転送を制御するメモリアクセス制御手段と、を備える動画像復号化装置。
【請求項３】
請求項１記載の動画像復号化装置であって、
前記ストリーム入力処理部は、
前記ストリームデータから前記ビデオストリームデータを選別するストリーム選別手段と、
前記ストリーム選別手段から供給される前記ビデオストリームデータの特徴量を抽出するストリーム解析手段と、を有する動画像復号化装置。
【請求項４】
請求項１記載の動画像復号化装置であって、
前記処理量判定手段は、前記ビデオストリームデータの特徴量を前記電圧クロック制御値に対応させる変換テーブルを有する動画像復号化装置。
【請求項５】
請求項３記載の動画像復号化装置であって、
前記ストリーム選別手段は、前記ストリームデータからオーディオストリームデータおよびセクションデータを選別するものである動画像復号化装置。
【請求項６】
請求項３記載の動画像復号化装置であって、
前記ストリーム解析手段は、前記ビデオストリームデータのフレーム単位のデータサイズを抽出するものである動画像復号化装置。
【請求項７】
請求項６記載の動画像復号化装置であって、
前記ストリーム解析手段は、フレーム開始を示すスタートコードを検出し、スタートコード間のデータサイズを計測することにより、前記フレーム単位のデータサイズを抽出する動画像復号化装置。
【請求項８】
請求項３記載の動画像復号化装置であって、
前記ストリーム解析手段は、前記ビデオストリームデータのピクチャ種別を抽出するものである動画像復号化装置。
【請求項９】
請求項１記載の動画像復号化装置であって、
前記動画像デコード処理部は、前記ビデオストリームデータ特徴量を保持する特徴量保持手段を有する動画像復号化装置。
【請求項１０】
請求項１記載の動画像復号化装置であって、
前記動画像デコード処理部は、デコード処理済みフレームのデコード情報履歴を保持するデコード履歴保持手段を有し、
前記処理量判定手段は、前記デコード情報履歴を参照して前記電圧クロック制御値を算出するものである動画像復号化装置。
【請求項１１】
請求項１０記載の動画像復号化装置であって、
前記動画像デコード処理部は、デコードするフレームのデコード処理時間を計測するタイマー手段を有し、
前記デコード情報履歴は、前記デコード処理時間を含むものである動画像復号化装置。
【請求項１２】
請求項１記載の動画像復号化装置と、
動画像を入力するビデオ入力手段と、
入力された動画像を符号化する動画像エンコード処理部と、
デコードした動画像を出力するビデオ出力手段と、を備える動画像処理システム装置。
【請求項１３】
ストリームデータを復号化する動画像復号化方法であって、
前記ストリームデータに含まれるビデオストリームデータの特徴量を抽出するステップと、
前記ビデオストリームデータの特徴量に基づいてデコード処理量を算出し、当該デコード処理量の処理に最低限必要な電源電圧および／または動作クロック周波数に基づいて電圧クロック制御値を算出するステップと、
前記電圧クロック制御値に基づいて前記電源電圧および／または前記動作クロック周波数を制御するステップと、
前記電源電圧および前記動作クロック周波数で前記ビデオストリームデータを復号化するステップと、を有する動画像復号化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像復号化処理を実行する半導体集積回路、またはその半導体集積回路を搭載したシステムにおいて、動画像復号化処理を低消費電力で実行する技術に関する。
【背景技術】
【０００２】
従来の低消費電力化を図った動画像復号化装置としては、復号化ブロックにおいてピクチャ種別毎の平均処理時間を蓄積しておき、デコードするピクチャ種別を基に、蓄積した平均処理時間を参照して装置全体の電圧・クロックを制御しているものがあった（例えば、特許文献１参照）。図１０は、前記特許文献1に記載された従来の動画像復号化装置を示すものである。
【０００３】
図１０において、復号化ブロック１００３はピクチャ種別PTを判定する。処理量判定部１００６はピクチャ種別PTとデコード時間DTを受けて、ピクチャ種別毎の平均処理時間NTを求め、蓄積メモリ１００７に蓄積する。処理負荷解析部1008はピクチャ種別ＰＴを基にして、蓄積メモリ１００７に格納された蓄積情報を参照して、電圧クロック制御値ＣＶを求める。電圧クロック制御部１００９は電圧クロック制御値ＣＶを受けて、動画像復号化装置１０００の動作電圧および動作クロック周波数のうち少なくとも一方の制御を行う。
【０００４】
従来のストリーム入力手段としては、ストリーム選別装置に入力されたトランスポートストリーム(TS)を内部記録バッファに蓄積し、指定したパケットID(PID)にしたがって映像用ストリーム、音声用ストリームとセクションデータストリームに選別して出力し、転送先のバッファメモリに格納するものがあった(例えば、特許文献２参照)。図１１は、前記特許文献2 に記載された従来のストリーム選別装置を示すものである。
【０００５】
図１１において、ストリーム選別装置１１００は、入力されたＭＰＥＧ２ＴＳを蓄積する入力ＴＳ用バッファ１１０１と、ＡＶ用ＴＳパケット及びデータ放送用パケットのＰＩＤを複数指定可能なＰＩＤレジスタ１１０３と、入力ＴＳ用バッファから出力されるストリームデータのＰＩＤを、ＰＩＤレジスタ１１０３に設定された複数のＰＩＤと比較し、ストリーム選別を実行するＰＩＤセレクタ１１０２と、PIDセレクタ１１０２からのレジスタIDとセクションデータTSを受けてパケット整形を実行するパケット整形器１１０４と、パケット整形器１１０４からのセクションデータTSを記録するセクションデータバッファ１１０５と、ＰＩＤセレクタ１１０２を経由して入力された映像・音声ＴＳ又はセクションデータバッファからのセクションデータTSのストリームデータを選択して出力する出力部１１０６を備える。
【０００６】
【特許文献１】特開２００４−１５３５５３号公報（第１３頁、図２）
【特許文献２】特開２００３−３２２９８号公報(第７頁、図２)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の動画像復号化装置の構成では、過去のデコード済みフレームのデコード処理時間を参照して装置の電圧クロックの制御値を算出するため、シーンチェンジや動きが激しい画像等で、デコード済みの前フレームとは異なる特徴を持つフレームをデコードする場合は、算出した電圧クロックの制御値を適切に追従させることができなかった。
【０００８】
さらに、前記従来の動画像復号化装置の構成では、過去のデコード済みフレームのデコード処理時間の平均処理時間を算出するまでは電圧クロックの制御値を下げることができなかった。
【０００９】
さらに、デコード部またはCPUでデコードする前に別途フレームの特徴量を抽出し、装置の電圧クロックの制御値の算出に反映させようとした場合は、フレームの特徴量抽出のためのメモリアクセス量の増加、あるいはデコード部に持つストリームデータ蓄積用バッファのバッファ容量増加を招くことがあった。ストリームデータ蓄積用バッファのバッファ容量増加の原因は、通常、デコード部は、マクロブロック単位での処理を行うため、１フレーム分のストリームデータを蓄積可能なバッファを搭載していないためである。
【００１０】
本発明は、前記従来の事情に鑑みてなされたものであって、新たなメモリアクセスの増加、あるいはデコード部のバッファ容量増加をすることなく、デコード済みの前フレームとは異なる特徴を持つフレームをデコードする場合にも適切な電圧クロックで動作し、低消費電力化を可能とする動画像復号化装置、動画像処理システム装置および動画像復号化方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る動画像復号化装置は、ストリームデータを復号化する動画像復号化装置であって、前記ストリームデータに含まれるビデオストリームデータの特徴量を抽出するストリーム入力処理部と、前記ビデオストリームデータの特徴量に基づいて制御された電源電圧および／または動作クロック周波数で、前記ビデオストリームデータを復号化する動画像デコード処理部と、を備え、前記動画像デコード処理部が、前記ビデオストリームデータの特徴量に基づいてデコード処理量を算出し、当該デコード処理量の処理に最低限必要な電源電圧および／または動作クロック周波数に基づいて電圧クロック制御値を算出する処理量判定手段と、前記電圧クロック制御値に基づいて前記電源電圧および／または前記動作クロック周波数を制御する電圧クロック制御手段と、前記電源電圧および前記動作クロック周波数で動作し、前記ビデオストリームデータを復号化する動画像復号化処理手段と、を有する。ここで、処理量判定手段が算出する電圧クロック制御値は、処理可能な範囲で電源電圧および／または動作クロック周波数を低減した値であり、ビデオストリームデータの特徴量に基づいて算出したデコード処理量の処理に最低限必要な電源電圧および／または動作クロック周波数を基準として一定範囲内の値となる電源電圧および／または動作クロック周波数を含む。
【発明の効果】
【００１２】
本発明によれば、ストリーム入力処理部が、ストリーム入力処理と並行してビデオストリームデータの解析を実行するため、デコードするフレームの特徴量抽出のための新たなメモリアクセス量の増加、あるいは動画像復号化処理手段に持つビデオストリームデータ蓄積用バッファのバッファ容量増加をすることなく、ストリーム入力処理部において、全てのビデオストリームデータが入力または生成されるため、フレーム単位でのビデオストリームデータの特徴量の抽出が可能であり、ビデオストリームデータの特徴量に基づいてデコード処理量を算出し、当該デコード処理量の処理に最低限必要な電源電圧および／または動作クロック周波数に基づく電圧クロック制御値で、ビデオストリームデータを復号化するため、シーンチェンジや動きが激しい画像等でデコード済みの前フレームとは異なる特徴を持つフレームをデコードする場合であっても、適切なクロックで動作し、動画像のデコード処理の低消費電力化を実現できる。
【発明を実施するための最良の形態】
【００１３】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態１における動画像復号化装置の構成図である。図１において、動画像復号化装置１００は、ストリーム入力処理部１１０と動画像デコード処理部１２０とメモリアクセス制御回路１３０とSDRAM１４０で構成される。ストリーム入力処理部１１０は、ストリーム選別回路１１１とストリーム解析回路１１２で構成される。
【００１５】
ストリーム選別回路１１１は、図１１のストリーム選別装置１１００と同じ構成のものであり、設定された制御情報にしたがって、入力されたトランスポートストリームからビデオストリームデータとオーディオストリームデータとセクションデータに選別する。
【００１６】
ストリーム選別回路１１１は、再生指示が入力された場合、外部から入力されるトランスポートストリーム(TS)、またはメモリアクセス制御回路１３０を介して入力される、SDRAM１４０に保持した録画記録されたトランスポートストリームを、設定された制御情報にしたがってビデオストリームデータとオーディオストリームデータとセクションデータに選別する。そして、ストリーム選別回路１１１は、それぞれに構築したビデオストリームデータとオーディオストリームデータとセクションデータをDMA等の手段を用いてメモリアクセス制御回路１３０経由でSDRAM１４０に転送する。
【００１７】
また、ストリーム選別回路１１１は、録画指示が入力された場合は、記録するため外部入力のトランスポートストリームをそのままメモリアクセス制御回路１３０経由でSDRAM１４０に転送する。
【００１８】
ビデオストリームデータの動画像符号化規格としては、MPEG規格が考えられる。MPEG規格には、MPEG-２、MPEG-４、MPEG-４AVC(H.２６４)等がある。
【００１９】
ストリーム解析回路１１２は、ストリーム選別回路１１１で選別されたビデオストリームデータを取得する。そしてストリーム選別回路１１１は、取得したビデオストリームデータを解析し、特徴量を抽出する。抽出した特徴量は、動画像デコード処理部１２０のビデオストリーム特徴量保持回路１２４に転送される。
【００２０】
動画像デコード処理部１２０は、処理量判定回路１２１と電圧クロック制御回路１２２と動画像復号化処理回路１２３とビデオストリーム特徴量保持回路１２４とで構成される。
【００２１】
処理量判定回路１２１は、ストリーム解析回路１１２から出力されビデオストリーム特徴量保持回路１２４に保持されたビデオストリームデータの特徴量を基にデコード処理量を判定し、そのデコード処理量の処理に最低限必要な電圧クロック制御値、すなわち、動画像復号化処理回路１２３の処理性能が処理可能となる範囲で電源電圧と動作クロック周波数を低減した電圧クロック制御値を算出する。
【００２２】
電圧クロック制御回路１２２は、処理量判定回路１２１から出力される電圧クロック制御値を受け、動画像復号化処理回路１２３の電源電圧と動作クロック周波数を制御する。
【００２３】
動画像復号化処理回路１２３は、SDRAM１４０に保持されたビデオストリームデータを取得して動画像のデコード処理を実行し、デコードした動画像をSDRAM１４０に書き戻す。デコード処理中に必要な中間データに関しても、SDRAM１４０に保持されており、動画像復号化処理回路１２３が必要時に読み出しを行う。動画像デコード処理部１２０では、基本的にマクロブロック単位でのデコード処理が実行される。
【００２４】
ビデオストリーム特徴量保持回路１２４は、ストリーム解析回路１１２から出力されるビデオストリームデータの特徴量を保持する回路であり、レジスタまたはSRAMメモリ等で構成される。ビデオストリーム特徴量保持回路１２４を備えることにより、ストリーム解析回路１１２から処理量判定回路１２１に直接ビデオストリームデータの特徴量を書き込むことができる。
【００２５】
メモリアクセス制御回路１３０は、複数の回路からのSDRAM１４０に対するメモリアクセスを制御する回路であり、ストリーム選別回路１１１とSDRAM１４０とのデータ転送、または動画像復号化処理回路１２３とSDRAM１４０とのデータ転送を制御する。
【００２６】
SDRAM１４０は、ストリーム選別回路１１１と転送するトランスポートストリームと、ビデオストリームデータとオーディオストリームデータとセクションデータ、動画像復号化処理回路１２３と転送するデコード処理中に必要な中間データとデコードした動画像データとその他制御に必要なデータを保持するメモリである。
【００２７】
ビデオストリーム解析回路１１２によるビデオストリームデータの特徴量抽出と、処理量判定回路１２１での電圧クロック制御値の算出処理に関してさらに具体的に説明する。
【００２８】
ビデオストリーム解析回路１１２は、ストリーム選別回路１１１で選別されて生成されたビデオストリームデータを解析し、１フレーム当たりのビットストリームのサイズとピクチャ種別を特徴量として抽出する。ここで、ビデオストリームデータはビデオPES(Packetized Elementary Stream)パケットとも呼ばれる。
【００２９】
図２に示すように、MPEG-２、MPEG-4規格においては、１フレームに相当するVOP(Video Object Plane)単位の先頭を表すVOPスタートコードが存在するためVOPスタートコード間のストリームデータのサイズを計測することでフレーム単位のストリームサイズを得ることができる。ピクチャ種別は、VOPスタートコードに続くVOPヘッダ内のVOPコーディングタイプを参照することでIピクチャ、Pピクチャ、Bピクチャのいずれかのピクチャ種別かを判別することができる。
【００３０】
MPEG-２システムのトランスポートストリームを用いたMPEG-４AVC(H.２６４)規格においては、ビデオストリームデータをピクチャ単位に区切ったアクセスユニットと呼ばれる単位が存在する。
【００３１】
アクセスユニットの先頭には、アクセスデリミタ(AUデリミタ)を表すNALユニットが規定される。NALユニットは、符号化データを含むスライス、あるいはシーケンスパラメータセットやピクチャパラメータセットのヘッダ情報のデータを含むネットワーク層で定義されたデータ単位となる。
【００３２】
図３にMPEG-４AVCのビデオストリームデータの構造を示す。NALユニットには先頭を表すNALスタートコードが存在する。NALスタートコードに続くNALヘッダは、NALユニットの種類を表すNALユニットタイプ(nal_unit_type)を含むのでNALユニットタイプがアクセスデリミタかどうかを判別することでアクセスユニットの先頭を検出することができる。
【００３３】
検出したアクセスユニットの先頭のNALヘッダから次のアクセスユニットの先頭までのビデオストリームデータのサイズを計測することでフレーム単位のストリームサイズを得ることができる。ピクチャ種別は、アクセスユニットデリミタに含まれるピクチャ種別を参照することでIピクチャ、Pピクチャ、Bピクチャのいずれかのピクチャ種別かを判別することができる。
【００３４】
抽出したビデオストリームデータの特徴量であるフレーム単位のストリームサイズとピクチャ種別は、ビデオストリーム特徴量保持回路１２４へ転送し格納する。
【００３５】
ビデオストリーム特徴量保持回路１２４における格納時のフォーマットとしては、図４のようなフォーマットが考えられる。表中のフレーム番号は内部での制御上付与したフレーム番号である。各フレーム番号に対して抽出したピクチャ種別と該フレームのビデオストリームデータサイズとを対応付ける。図４に示したように複数フレームの特徴量を管理するため、FIFO制御することが適切である。
【００３６】
処理量判定回路１２１での電圧クロック制御値の算出処理に関して説明する。フレーム当たりのビデオストリームデータのサイズが大きいとデコード処理量は大きくなる傾向にある。
【００３７】
例えば、デコード処理におけるビデオストリームデータの可変長復号処理(VLD)では、ビデオストリームデータのサイズが大きい程、復号処理量は大きくなり、また、逆量子化と逆周波数変換処理では、画面間差分が大きいため、0係数が少なく有意係数が多くなり演算処理量は大きくなる。
【００３８】
一方、動きの変化が少ない画像では、差分画像が小さくなるためビデオストリームデータのサイズは小さくなる。特に画面間差分の無いマクロブロック(MB)は差分画像の復号処理が無い(Not Coded MB)ため、「Not Coded」のマクロブロックが多い程、ストリームサイズとデコード処理量は極端に小さくなる。
【００３９】
処理量判定回路１２１は、デコード開始以前にあらかじめ、ピクチャ種別毎に、ビデオストリームデータのサイズと対応する電圧クロック制御値との対応を示す変換テーブルを設定しておく。
【００４０】
処理量判定回路１２１は、変換テーブルの設定に際して、デコードする動画像のフレームサイズとフレームレートと、動画像復号化処理回路１２３のデコード性能と、動画像復号化処理回路１２３のデコード処理に割り当てられる許容デコード時間と、ビデオストリームデータのビットレート情報等から変換テーブルの設定値を算出する。計測したフレーム単位のビデオストリームデータサイズやピクチャ種別を特徴量とすることにより、処理量判定回路１２１におけるデコード処理量判定の精度を向上することができる。
【００４１】
図５のグラフを用いて、変換テーブルの設定値の算出方法を説明する。図５において、縦軸は電圧クロック制御値を表し、横軸はビデオストリームデータのサイズを表す。電圧クロック制御値CVmaxは電源電圧とクロック周波数の最大設定値であり、動画像復号化処理回路１２３を最高性能で動作させる設定値となる。
【００４２】
ビデオストリームデータのサイズST4は、電圧クロック制御値CVmaxで動作させる場合の最小サイズとなり、ビデオストリームデータのサイズがST4以上のフレームに関しては、電圧クロック制御値CVmaxで動作させる。電圧クロック制御値CV0は、フレームのデコード処理に最低限必要なオフセット値となる。
【００４３】
ビデオストリームデータのサイズがST0以下のフレームに関しては、電圧クロック制御値CV0で動作させる。CV0、ST0、ST4の設定値を算出し、残りの設定値に関しては、線形補間により算出する。図５に示す傾きαの直線５０１は、線形補間により算出した設定値を示す。直線５０１に対して、設定可能な電圧クロック制御値の離散値CV1、CV2、CV3との交点から、それぞれST1、ST2、ST3を算出する。
【００４４】
したがって、ビデオストリームデータサイズから電圧クロック制御値への変換は図６の通りとなる。図５のグラフの通り算出した図６の変換テーブルを、ピクチャ種別毎に用意し、処理量判定回路１２１に設定する。
【００４５】
電圧クロック制御値が大きい程、電圧クロック制御回路１２２が制御する電源電圧は高く、動作クロック周波数は速くなるため、動画像復号化処理回路１２３の処理性能は高く、消費電力も高くなる。
【００４６】
図７は、フレームのデコード処理と電圧クロック制御値の時間推移と、それに対応する消費電力の時間推移の関係を示すグラフである。横軸は時刻であり、縦軸は設定された電圧クロック制御値を表す。期間７０１、７０２、７０３、７０４は、それぞれ、ｋ番目フレーム、(k+1)番目フレーム、(k+2)番目フレーム、(k+3)番目フレームのデコード処理期間を表す。
【００４７】
７０１〜７０４の各フレームのデコード処理期間に対応する電圧クロック制御値CV0〜CVmaxは、各フレームのピクチャ種別とビデオストリームデータのサイズにより処理量判定回路１２１で算出された制御値となる。このときの消費電力の時間推移は図７の下側のグラフとなる。消費電力の傾向は、上側のグラフの電圧クロック制御値の時間推移と同じ傾向となる。
【００４８】
図１に示す本発明の動画像復号化装置によれば、ストリーム入力処理手段において、ストリーム入力処理と並行してビデオストリームデータの解析を実行するため、デコードするフレームの特徴量抽出のための新たなメモリアクセス量の増加、あるいは動画像復号化処理手段に持つビデオストリームデータ蓄積用バッファのバッファ容量増加をすることなく、フレーム単位でのビデオストリームデータの特徴量の抽出が可能であり、シーンチェンジや動きが激しい画像等でデコード済みの前フレームとは異なる特徴を持つフレームをデコードする場合にも動画像復号化処理手段を適切な電源電圧とクロック周波数で制御し、動画像のデコード処理の低消費電力化を可能とする。
【００４９】
なお、動画像復号化装置１００を半導体集積回路で実現する例としては、ストリーム入力処理部110と動画像デコード処理部１２０とメモリアクセス制御回路１３０を含む回路を１チップのLSIで構成し、SDRAM１４０を別チップのLSIで構成することが考えられる。
【００５０】
なお、以上の説明では、ビデオストリーム特徴量保持回路124が動画像デコード処理部１２０に搭載されている場合の例を示したが、SDRAM１４０のメモリ上にFIFO構造で実装しても良い。この場合、処理量判定回路１２１は、ビデオストリーム解析回路１１２がSDRAM１４０に書き込んだビデオストリーム特徴量を、必要時にSDRAM１４０から読み出す。
【００５１】
なお、メモリであるSDRAM１４０はSDRAMに限定するものではない。ストリーム入力処理部110と動画像デコード処理部１２０とメモリアクセス制御回路１３０を含むLSIと同一チップに設けたSRAM、あるいはエンベディッドDRAMとしても良い。
【００５２】
なお、ストリーム入力処理部１１０と動画像デコード処理部１２０は、専用ハードウェアでの構成に限定するものではない。CPUによるソフトウェア処理で実現しても良い。
【００５３】
処理量判定回路１２１に設定する変換テーブルの設定値の算出方法は図５のグラフで説明した方法に限定するものではない。図５のグラフでは傾きが１つの直線の線形補間による算出をしたが、傾きが横軸方向の途中で変わるような折れ線を用いた算出方法等としても良い。
【００５４】
なお、フレームのデコード処理におけるリアルタイム保証に関しては、動画像復号化処理回路１２３に対して監視手段を新たに設け、マクロブロック単位での処理の進行度合いと残ビデオストリームデータサイズを比較して、必要に応じて、処理量判定回路１２１に通知して電圧クロック制御回路１２２へ出力する電圧クロック制御値を適応させることで、リアルタイム保証の精度を向上することができる。
【００５５】
（実施の形態２）
図８は、本発明の実施の形態２の動画像復号化装置の構成図である。図８において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
【００５６】
図８において、タイマー１２６は、動画像復号化処理回路１２３でのデコード処理時間を計測するタイマーである。デコード処理履歴保持回路１２５は、デコード済みフレームのデコード情報を保持する回路であり、レジスタまたはSRAMで構成される。
【００５７】
ストリーム入力処理部１１０へトランスポートストリームを入力し、ビデオストリームデータの特徴量を抽出して、動画像デコード処理部１２０で動画像復号化処理回路１２３の電圧クロックを制御して動画像をデコードする処理の流れは、実施の形態１で説明した流れと同様である。
【００５８】
図８の実施の形態２の動画像復号化装置は、実施の形態１の動画像復号化装置において、タイマー１２６とデコード処理履歴保持回路１２５を追加したものである。図８に示す動画像復号化装置は、処理量判定回路１２１での電圧クロック制御値の算出方法が、実施の形態１の動画像復号化装置とは異なる。
【００５９】
デコード処理履歴保持回路１２５は、タイマー１２６を用いてデコードするフレームのデコード処理時間を計測し、デコードしたフレームのピクチャ種別、ビデオストリームデータのサイズとデコード処理時間をデコード済みフレームのデコード情報履歴として保存する。
【００６０】
処理量判定回路１２１は、デコード処理履歴保持回路１２５に保存したデコード情報履歴を参照し、ピクチャ種別毎のビデオストリームデータのサイズと対応する電圧クロック制御値の変換テーブルを補正する。
【００６１】
かかる構成によれば、デコード処理済みのフレームのデコード情報履歴を電圧クロック制御値の変換テーブルに反映し、処理量判定回路１２１におけるデコード処理量判定と算出する電圧クロック制御値の精度を向上することができるため、動画像のデコード処理の低消費電力化ができる。
【００６２】
なお、デコード処理履歴保持回路１２５は、動画像デコード処理部１２０に搭載した場合で説明したが、SDRAM１４０のメモリ上にメモリ領域を確保して保存しても良い。この場合、処理量判定回路１２１が必要時にSDRAM１４０からデコード情報履歴を読み出す。
【００６３】
（実施の形態３）
図９は、本発明の動画像復号化装置を適用した動画像処理システム装置の構成例である。図９の動画像処理システム装置９００において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
【００６４】
CPU９１０は、動画像処理システム装置９００の制御用CPUである。ビデオ出力回路９２０は、動画像デコード処理部１２０でデコードした動画像を出力する回路であり、別途グラフィックス画像等の別画像との合成処理、回転処理、拡大縮小処理等の表示画像生成処理を実行し、外部の液晶表示デバイス等の表示デバイスへ出力する。
【００６５】
ビデオ入力回路９３０は、外部カメラからの動画像を入力する回路である。動画像エンコード処理部９４０は、ビデオ入力回路９３０から入力された動画像を符号化する。
【００６６】
メモリIF９５０は、外部のフラッシュメモリカード、あるいはハードディスクドライブ等の大容量記録装置とのIFである。ストリーム入力処理部１１０で受信したトランスポートストリーム、あるいは動画像エンコード処理部９４０で符号化し、音声データと多重化したトランスポートストリームを記録することでストリーミング録画ができる。シリアルIF９６０は、外部のスピーカーとマイクとのIFである。
【００６７】
動画像処理システム装置９００を半導体集積回路で実現する例としては、動画像処理システム装置９００を構成する構成要素の内、SDRAM１４０を除く残りの構成要素を含む回路を１チップのLSIで実現し、別チップのSDRAM１４０と接続することが考えられる。
【００６８】
動画像処理システム装置９００を適用する例としては、携帯電話等の携帯端末に搭載することが考えられる。例えば、１セグデジタルTVチューナーをストリーム入力処理部１１０への外部トランスポートストリーム入力に接続することで、１セグデジタルTV受信機能付き携帯端末を実現することができる。
【産業上の利用可能性】
【００６９】
本発明にかかる動画像復号化装置は、動画像の処理回路と入出力回路を有し、メディア処理を必要とする機器、特に、携帯電話、デジタルビデオカメラ等の携帯端末や、DVDレコーダ、ブルーレイディスク(BD)レコーダ、ハードディスク(HD)レコーダ等のホームサーバ機器に搭載される動画像復号化装置として有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施の形態１における動画像復号化装置の構成図
【図２】MPEG-２またはMPEG-４のビデオストリームデータの説明図
【図３】MPEG-４AVC(H.２６４)のビデオストリームデータの説明図
【図４】ビデオストリーム特徴量保持回路１２４に格納するデータフォーマットの説明図
【図５】処理量判定回路１２１に設定するビデオストリームデータサイズから電圧クロック制御値への変換テーブルの設定値算出方法を説明するグラフ
【図６】ビデオストリームデータサイズから電圧クロック制御値への変換テーブルの説明図
【図７】電圧クロック制御値の設定値と動画像復号化処理回路１２３の消費電力の時間推移を説明するグラフ
【図８】本発明の実施の形態２における動画像復号化装置の構成図
【図９】本発明の実施の形態３における動画像処理システム装置の構成図
【図１０】従来の動画像復号化装置の構成図
【図１１】従来のストリーム選別装置の構成図
【符号の説明】
【００７１】
１００  動画像復号化装置
１１０  ストリーム入力処理部
１１１  ストリーム選別回路
１１２  ストリーム解析回路
１２０  動画像デコード処理部
１２１  処理量判定回路
１２２  電圧クロック制御回路
１２３  動画像復号化処理回路
１２４  ビデオストリーム特徴量保持回路
１３０  メモリアクセス制御回路
１４０  SDRAM
２００  MPEG-２またはMPEG-４ビデオストリーム
３００  MPEG-４(H.２６４)ビデオストリーム
５０１  変換テーブル算出用傾きαの直線
７０１  k番目フレームのデコード期間
７０２  (k+1)番目フレームのデコード期間
７０３  (k+2)番目フレームのデコード期間
７０４  (k+3)番目フレームのデコード期間
８００  動画像復号化装置
１２５  デコード処理履歴保持回路
１２６  タイマー
９００  動画像処理システム装置
９１０  CPU
９２０  ビデオ出力回路
９３０  ビデオ入力回路
９４０  動画像エンコード処理部
９５０  メモリIF
９６０  シリアルIF
１０００  動画像復号化装置
１００１  ストリーム入力処理部
１００２  バッファメモリ
１００３  復号化ブロック
１００４  フレームバッファ
１００５  表示プロセッサ
１００６  処理量判定部
１００７  蓄積メモリ
１００８  処理量負荷解析部
１００９  電圧クロック制御部
１１００  ストリーム選別装置
１１０１  入力TS用バッファ
１１０２  PIDセレクタ
１１０３  PIDレジスタ
１１０４  パケット整形器
１１０５  セクションデータバッファ
１１０６  出力部
【図１】
2009033227.tif 000003
【図２】
2009033227.tif 000004
【図３】
2009033227.tif 000005
【図４】
2009033227.tif 000006
【図５】
2009033227.tif 000007
【図６】
2009033227.tif 000008
【図７】
2009033227.tif 000009
【図８】
2009033227.tif 000010
【図９】
2009033227.tif 000011
【図１０】
2009033227.tif 000012
【図１１】
2009033227.tif 000013