(57)【要約】【課題】１つのパッケージ内に収容される素子数の増加、素子形状の小型化や多様化等に伴う封止樹脂性やワイヤボンディング性を改善する。【解決手段】半導体装置１は、配線基板２上に積層して搭載された複数の半導体素子４、７、８を具備する。各半導体素子４、７、８の電極パッド５、１０、１１は配線基板２の接続パッド３と金属ワイヤ６、１２、１３を介して電気的に接続されている。上段側の半導体素子８は外周部分の一部が庇状に突出しており、この庇状突出部分の下方に存在する中空部は液状樹脂の硬化物からなる充填樹脂部１５で埋められている。複数の半導体素子４、７、８は配線基板２上に形成された封止樹脂層１４で一体的に封止されている。【選択図】図１
2009152341.tif 000002
【特許請求の範囲】
【請求項１】
素子搭載部と接続パッドとを有する配線基板と、
前記配線基板の前記素子搭載部上に配置され、少なくとも外形の一辺に沿って配列された電極パッドを有する第１の半導体素子と、
前記第１の半導体素子上に積層され、少なくとも外形の一辺に沿って配列された電極パッドを有すると共に、外周部分の少なくとも一部が庇状に突出した第２の半導体素子と、
前記配線基板の前記接続パッドと前記第１の半導体素子の電極パッドとを電気的に接続する第１の金属ワイヤと、
前記配線基板の前記接続パッドと前記第２の半導体素子の電極パッドとを電気的に接続する第２の金属ワイヤと、
前記第２の半導体素子の前記庇状の突出部分の下方に存在する中空部を埋めるように、前記中空部に充填された液状樹脂の硬化物からなる充填樹脂部と、
前記第１および第２の半導体素子を前記第１および第２の金属ワイヤと共に封止するように、前記配線基板上に形成された封止樹脂層と
を具備することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
さらに、前記第２の半導体素子上に積層され、前記第２の半導体素子より小形の第３の半導体素子と、
前記第３の半導体素子の積層領域を除く前記第２の半導体素子の表面領域に塗布された液状樹脂の硬化物からなる埋設樹脂部と
を具備することを特徴とする半導体装置。
【請求項３】
素子搭載部と接続パッドとを有する配線基板と、
前記配線基板の前記素子搭載部上に配置され、少なくとも外形の一辺に沿って配列された電極パッドを有する第１の半導体素子と、
前記第１の半導体素子上に積層され、少なくとも外形の一辺に沿って配列された電極パッドを有すると共に、前記第１の半導体素子より小形の第２の半導体素子と、
前記第２の半導体素子の積層領域を除く前記第１の半導体素子の表面領域に塗布された液状樹脂の硬化物からなる埋設樹脂部と、
前記配線基板の前記接続パッドと前記第１の半導体素子の電極パッドとを電気的に接続する第１の金属ワイヤと、
前記配線基板の前記接続パッドと前記第２の半導体素子の電極パッドとを電気的に接続する第２の金属ワイヤと、
前記第１および第２の半導体素子を前記第１および第２の金属ワイヤと共に封止するように、前記配線基板上に形成された封止樹脂層と
を具備することを特徴とする半導体装置。
【請求項４】
素子搭載部と接続パッドとを有する配線基板と、
前記配線基板の前記素子搭載部上に搭載され、少なくとも外形の一辺に沿って配列された電極パッドを有する半導体素子と、
前記配線基板の前記接続パッドと前記半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、
少なくとも前記金属ワイヤの前記半導体素子との接続側端部に塗布された液状樹脂の硬化物からなる絶縁樹脂部と、
前記半導体素子を前記金属ワイヤと共に封止するように、前記配線基板上に形成された封止樹脂層と
を具備することを特徴とする半導体装置。
【請求項５】
素子搭載部と接続パッドとを有する配線基板と、
前記配線基板の前記素子搭載部上に第１の接着剤層を介して接着され、少なくとも外形の一辺に沿って配列された電極パッドを有する第１の半導体素子と、
前記第１の半導体素子上に第２の接着剤層を介して接着され、少なくとも外形の一辺に沿って配列された電極パッドを有する第２の半導体素子と、
前記第２の半導体素子を固定するように、前記第２の半導体素子のパッド配列辺を除く少なくとも外形の一辺を含む外周面に沿って形成された固定樹脂部と、
前記配線基板の前記接続パッドと前記第１の半導体素子の前記電極パッドとを電気的に接続する第１の金属ワイヤと、
前記配線基板の前記接続パッドと前記第２の半導体素子の前記電極パッドとを電気的に接続する第２の金属ワイヤと、
前記第１および第２の半導体素子を前記第１および第２の金属ワイヤと共に封止するように、前記配線基板上に形成された封止樹脂層と
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。
【背景技術】
【０００２】
半導体記憶装置等の半導体装置では高容量化や高機能化等を図るために、１つのパッケージ内に複数の半導体素子を積層して封止した構造が主流になっている。また、１つのパッケージ内に収容する半導体素子の数は増加傾向にあり、さらに半導体素子の種類に関してもＮＡＮＤ型フラッシュメモリ、ＤＲＡＭ、コントローラ、ロジック素子等と多種類化している。半導体素子の多種類化に基づいて素子形状も多様化してきている。
【０００３】
上述したような積層型の半導体装置において、複数の半導体素子は配線基板上に接着剤層を介して順に積層される。接着剤層としては一般的に接着剤フィルムが使用される。配線基板上に搭載された半導体素子は、ワイヤボンディングを適用して配線基板と電気的に接続される。すなわち、各半導体素子の電極パッドと配線基板の接続パッドとは、金属ワイヤ（ボンディングワイヤ）を介して接続される。このような積層体を樹脂封止することによって、積層型の半導体パッケージ（半導体装置）が構成される。
【０００４】
積層型の半導体パッケージにおいては、それに収容する素子数の増加、素子形状の小型化や多様化等に伴って種々の問題が生じている。例えば、ＤＲＡＭやコントローラ等の端子数が多い半導体素子も積層することから、１つのパッケージ内のワイヤボンディング数が増加している。また、積層素子数の増加等に基づいて金属ワイヤを低ループ化する必要が生じている。これらに伴って、金属ワイヤと半導体素子との間隙や金属ワイヤ間の間隔が狭くなるため、通常の封止樹脂ではカーボン等の導電性充填剤の影響で、金属ワイヤ間や半導体素子との間でリークが発生するという問題が生じる。
【０００５】
特許文献１には樹脂封止時のワイヤ流れによる金属ワイヤ間のショートを防止するために、リードフレーム上に搭載された半導体素子とリードとをワイヤボンディングを適用して接続した後、隣接する金属ワイヤにペースト状の絶縁樹脂を塗布し、この絶縁樹脂を硬化させて金属ワイヤ間を固定することが記載されている。ここでは封止樹脂中の導電性充填剤の影響に基づく金属ワイヤ間のリーク等について考慮されていない。特に、金属ワイヤの低ループ化に伴う半導体素子との間でのリークについては何等対処されていない。
【０００６】
また、素子形状の多様化に伴って、複数の半導体素子を積層する場合に上段側の半導体素子の外周部が庇状に突出することが避けられない場合がある。庇状に突出した素子外周部の下方は中空状態となる。そのような部分には封止樹脂を十分に充填することが困難となる。特に、金属ワイヤが狭ピッチで多数存在する場合、金属ワイヤの下側は蜘蛛の巣状のトンネルの内部のような状態となり、封止樹脂の充填性が低下する。封止樹脂の未充填部（ボイド）は、その内部のエアーが半導体装置の半田接続時における高温雰囲気等で膨張することによって、半導体装置にクラック等の不具合を生じさせる要因となる。
【０００７】
特許文献２や特許文献３には、上段側半導体素子の庇状に突出した部分に対してワイヤボンディングを実施した場合のクラックや破損の発生を防止するために、上段側半導体素子の突出部分と配線基板との間の空間、あるいは下段側半導体素子と上段側半導体素子との間隙に液状樹脂を塗布し、これを硬化させて支持部材を形成することが記載されている。しかし、ここでは金属ワイヤの狭ピッチ化に基づく封止樹脂の未充填部（ボイド）の発生、またそれに伴うクラックの発生等について考慮されていない。
【０００８】
メモリ素子等の比較的大形の半導体素子上にコントローラ等の小形の半導体素子を積層する場合、封止樹脂のモールド成形時に充填速度に差が生じやすい。すなわち、上段の半導体素子に基づいて大きな段差が形成されるため、樹脂流に充填時差が生じやすくなる。これによって、樹脂流がエアーを巻き込んでボイドが発生する。ボイドは上記したクラック等を招くだけでなく、半導体素子の上部を覆う樹脂厚の薄肉化の原因となる。ボイドに起因して肉厚が薄くなった封止樹脂部分にレーザでマーキング等を行うと、レーザ光が樹脂を貫通して半導体素子にダメージを生じさせるおそれがある。
【０００９】
さらに、コントローラ等の小形の半導体素子に対してワイヤボンディングを実施した場合、ボンディング時に印加した荷重や超音波振動が接着剤層に吸収され、金属ワイヤの接続強度が低下するという問題がある。特に、小形の半導体素子では荷重や超音波振動が接着剤層に吸収されることに加えて、ボンディング時に超音波振動で半導体素子自体が動くことによって、超音波振動がさらに吸収されやすくなる。このため、金属ワイヤの必要な接続強度を得ることができず、接続不良の発生や信頼性の低下が問題となる。
【特許文献１】特開２００２−３６８０２９号公報
【特許文献２】特開２０００−２７７５５９号公報
【特許文献３】特開２００５−３４０４１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、パッケージ内に収容される素子数の増加、素子形状の小型化や多様化等に伴う樹脂封止性やワイヤボンディング性を改善することよって、信頼性や製造歩留り等を向上させた半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の態様に係る半導体装置は、素子搭載部と接続パッドとを有する配線基板と、前記配線基板の前記素子搭載部上に配置され、少なくとも外形の一辺に沿って配列された電極パッドを有する第１の半導体素子と、前記第１の半導体素子上に積層され、少なくとも外形の一辺に沿って配列された電極パッドを有すると共に、外周部分の少なくとも一部が庇状に突出した第２の半導体素子と、前記配線基板の前記接続パッドと前記第１の半導体素子の電極パッドとを電気的に接続する第１の金属ワイヤと、前記配線基板の前記接続パッドと前記第２の半導体素子の電極パッドとを電気的に接続する第２の金属ワイヤと、前記第２の半導体素子の前記庇状の突出部分の下方に存在する中空部を埋めるように、前記中空部に充填された液状樹脂の硬化物からなる充填樹脂部と、前記第１および第２の半導体素子を前記第１および第２の金属ワイヤと共に封止するように、前記配線基板上に形成された封止樹脂層とを具備することを特徴としている。
【００１２】
本発明の第２の態様に係る半導体装置は、素子搭載部と接続パッドとを有する配線基板と、前記配線基板の前記素子搭載部上に配置され、少なくとも外形の一辺に沿って配列された電極パッドを有する第１の半導体素子と、前記第１の半導体素子上に積層され、少なくとも外形の一辺に沿って配列された電極パッドを有すると共に、前記第１の半導体素子より小形の第２の半導体素子と、前記第２の半導体素子の積層領域を除く前記第１の半導体素子の表面領域に塗布された液状樹脂の硬化物からなる埋設樹脂部と、前記配線基板の前記接続パッドと前記第１の半導体素子の電極パッドとを電気的に接続する第１の金属ワイヤと、前記配線基板の前記接続パッドと前記第２の半導体素子の電極パッドとを電気的に接続する第２の金属ワイヤと、前記第１および第２の半導体素子を前記第１および第２の金属ワイヤと共に封止するように、前記配線基板上に形成された封止樹脂層とを具備することを特徴としている。
【００１３】
本発明の第３の態様に係る半導体装置は、素子搭載部と接続パッドとを有する配線基板と、前記配線基板の前記素子搭載部上に搭載され、少なくとも外形の一辺に沿って配列された電極パッドを有する半導体素子と、前記配線基板の前記接続パッドと前記半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、少なくとも前記金属ワイヤの前記半導体素子との接続側端部に塗布された液状樹脂の硬化物からなる絶縁樹脂部と、前記半導体素子を前記金属ワイヤと共に封止するように、前記配線基板上に形成された封止樹脂層とを具備することを特徴としている。
【００１４】
本発明の第４の態様に係る半導体装置は、素子搭載部と接続パッドとを有する配線基板と、前記配線基板の前記素子搭載部上に第１の接着剤層を介して接着され、少なくとも外形の一辺に沿って配列された電極パッドを有する第１の半導体素子と、前記第１の半導体素子上に第２の接着剤層を介して接着され、少なくとも外形の一辺に沿って配列された電極パッドを有する第２の半導体素子と、前記第２の半導体素子を固定するように、前記第２の半導体素子のパッド配列辺を除く少なくとも外形の一辺を含む外周面に沿って形成された固定樹脂部と、前記配線基板の前記接続パッドと前記第１の半導体素子の前記電極パッドとを電気的に接続する第１の金属ワイヤと、前記配線基板の前記接続パッドと前記第２の半導体素子の前記電極パッドとを電気的に接続する第２の金属ワイヤと、前記第１および第２の半導体素子を前記第１および第２の金属ワイヤと共に封止するように、前記配線基板上に形成された封止樹脂層とを具備することを特徴としている。
【発明の効果】
【００１５】
本発明の態様に係る半導体装置によれば、素子数の増加、素子形状の小型化や多様化等に伴う樹脂封止性やワイヤボンディング性を改善することができる。従って、製造歩留りや信頼性に優れる半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための形態について、図面を参照して説明する。まず、図１および図２を参照して、本発明の第１の実施形態による半導体装置について述べる。図１は第１の実施形態による半導体装置の構成を示す平面図、図２はそのＡ−Ａ線に沿った断面図である。これらの図に示す積層型の半導体装置１は、素子搭載用の回路基材として配線基板２を有している。配線基板２は半導体素子を搭載することが可能で、かつ表面や内部に設けられた配線網を有するものであればよい。回路基材はリードフレームのような素子搭載部と回路部とを一体化したものであってもよい。
【００１７】
配線基板２を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板を適用することができる。配線基板２の具体例としては、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板が挙げられる。配線基板２の下面側には、図示を省略した外部接続端子（半田バンプ等）が設けられる。配線基板２の上面には素子搭載部が設けられており、その周囲には外部接続端子（図示せず）と配線網（図示せず）を介して電気的に接続された接続パッド３が設けられている。接続パッド３はワイヤボンディング時の接続部となるものである。
【００１８】
配線基板２の素子搭載面（上面）には、第１の半導体素子４が図示を省略した接着剤層を介して接着されている。第１の半導体素子４はトランジスタを含む回路等が形成された素子本体の表面（上面）に配置された第１の電極パッド５を有している。第１の電極パッド５はＡｕワイヤ等の第１の金属ワイヤ６を介して配線基板２の接続パッド３と電気的に接続されている。第１の半導体素子４には外形形状が比較的大きいメモリ素子（ＮＡＮＤ型フラッシュメモリ等）が適用されるが、必ずしもこれに限られるものではない。
【００１９】
第１の電極パッド５は、第１の半導体素子４の外形を構成する辺のうち対向する二辺、具体的には対向する短辺に沿ってそれぞれ配列されている。配線基板２の接続パッド３は二列に配置された第１の電極パッド５のそれぞれに対応するように配置されている。第１の金属ワイヤ６は第１の電極パッド５から接続パッド３に向けて、もしくは接続パッド３から第１の電極パッド５に向けてワイヤリングされており、それらの各端部は接続パッド３と第１の電極パッド５に接続されている。
【００２０】
第１の半導体素子４上には、第２の半導体素子７と第３の半導体素子８とがスペーサ層９を介して順に積層されている。第２の半導体素子７、スペーサ層９および第３の半導体素子８はそれぞれ図示を省略した接着剤層を介して接着されている。第２および第３の半導体素子７、８はそれぞれトランジスタを含む回路等が形成された素子本体の表面（上面）に配置された第２および第３の電極パッド１０、１１を有している。第２の半導体素子７と第３の半導体素子８は同一の矩形形状を有しており、その間に第２および第３の半導体素子７、８より外形が小さいスペーサ層９が配置されている。
【００２１】
このように、第２の半導体素子７と第３の半導体素子８との間には、それらより長辺方向の長さが短いスペーサ層９を介在させているため、第３の半導体素子８の外周部分のうち、電極パッド１１が配列された辺（パッド配列辺（両短辺））を含む部分８ａは庇状に突出している。すなわち、第３の半導体素子８は両短辺がオーバーハング構造とされており、これら庇状に突出した部分８ａと第２の半導体素子７との間には間隙（中空部分）が形成される。第２の電極パッド１０はスペーサ層９に基づいて第２の半導体素子７と第３の半導体素子８との間に形成された中空部分に露出している。
【００２２】
第２および第３の半導体素子７、８は、第２および第３の電極パッド１０、１１が第１の半導体素子４の第１の電極パッド５と近接するように、第１の半導体素子４上に方向を揃えて積層されている。すなわち、第２および第３の電極パッド１０、１１は、それぞれ第１の半導体素子４のパッド配列辺（対向する二辺）の近傍に位置する二辺（両短辺）に沿って配列されている。第２および第３の半導体素子７、８には、外形形状が比較的大きいものの、第１の半導体素子４よりは小形のメモリ素子（ＤＲＡＭ等）が適用されるが、必ずしもこれに限られるものではない。
【００２３】
第２および第３の電極パッド１０、１１は、第１の電極パッド５と同様に、Ａｕワイヤ等の第２および第３の金属ワイヤ１２、１３を介して配線基板２の接続パッド３と電気的に接続されている。第２および第３の金属ワイヤ１２、１３は第１の金属ワイヤ６と同方向にワイヤリングされており、それらの各端部は接続パッド３と第２および第３の電極パッド１０、１１に接続されている。各電極パッド５、１０、１１に接続された金属ワイヤ（ボンディングワイヤ）６、１２、１３は、同方向にワイヤリングされている。
【００２４】
第１、第２および第３の半導体素子４、７、８が搭載された配線基板２上には、例えばエポキシ樹脂からなる封止樹脂層１４がモールド成形されている。第１、第２および第３の半導体素子４、７、８は、金属ワイヤ６、１２、１３等と共に封止樹脂層１４で一体的に封止されている。なお、図１は封止樹脂層１４の図示を省略している。図１および図２では３個の半導体素子を積層した構造を示したが、半導体素子の積層数はこれに限られるものではない。半導体素子の積層数は２層もしくは４層以上であってもよい。
【００２５】
上述したように、第３の半導体素子８は外周部分の一部を庇状に突出させているため、それら庇状の突出部分８ａの下方には第２の半導体素子７との間に中空部分が存在している。中空部分の前方には金属ワイヤ１３が存在しているため、中空部分に封止樹脂層１４の形成材料となる樹脂材料を充填することが困難となる。特に、第３の半導体素子８にＤＲＡＭ等の端子数が多い半導体素子を適用した場合、金属ワイヤ１３の下側は蜘蛛の巣状のトンネルの内部のような状態となり、封止樹脂材料の充填性がさらに低下する。封止樹脂の未充填部（ボイド）は、その内部のエアーが高温雰囲気等で膨張することによって、半導体装置１にクラック等の不具合を生じさせる原因となる。
【００２６】
そこで、第１の実施形態では第３の半導体素子８の庇状突出部分８ａと第２の半導体素子７との間の中空部分に液状樹脂の硬化物からなる充填樹脂部１５を配置している。すなわち、庇状の突出部分８ａと第２の半導体素子７との間の中空部分を予め埋めるように液状樹脂を充填し、この液状樹脂を硬化させて充填樹脂部１５を形成している。このように、庇状の突出部分８ａと第２の半導体素子７との間の中空部分を予め充填樹脂部１５で埋めておくことによって、封止樹脂層１４の未充填に基づくボイドの発生、さらにはボイド内のエアーの膨張によるクラック等の発生を抑制することができる。すなわち、製造歩留りや信頼性に優れる半導体装置１を提供することが可能となる。
【００２７】
充填樹脂部１５を構成する液状樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の絶縁性を有する熱硬化性樹脂の液状組成物を用いることができる。液状樹脂は紫外線硬化型等の光硬化性樹脂の液状組成物であってもよい。熱硬化性や光硬化性等を有する液状樹脂組成物を第３の金属ワイヤ１３上から供給し、金属ワイヤ１３間を介して第３の半導体素子８の庇状突出部分８ａと第２の半導体素子７との間の中空部分内に充填する。液状樹脂の充填にはアンダーフィル技術を応用することができる。そして、液状樹脂組成物の充填物を熱硬化もしくは光硬化させることで充填樹脂部１５を形成する。
【００２８】
上述したように、第３の半導体素子８の庇状突出部分８ａと第２の半導体素子７との間の中空部分を予め充填樹脂部１５を埋めた状態で、封止樹脂材料をモールド成形（トランスファ成形等）して封止樹脂層１４を形成することによって、封止樹脂の未充填部の発生を防止することができる。これによって、封止樹脂の充填不良に基づくボイドの発生、ひいては封止樹脂層１４におけるクラック等の発生が抑制されるため、積層型の半導体装置１の製造歩留りや信頼性を高めることが可能となる。また、樹脂封止時のボイドを防止することで、積層する半導体素子の組合せが広がる。さらに、封止樹脂を選定する際にボイドの抑制を考慮する必要がなくなるため、他の不具合（例えばワイヤ流れ）に特化した樹脂を選定することで、半導体装置１の製造歩留りをさらに高めることが可能となる。
【００２９】
次に、本発明の第２の実施形態による半導体装置について、図３ないし図８を参照して説明する。図３は第２の実施形態による積層型の半導体装置の構成を示す平面図、図４はそのＡ−Ａ線に沿った断面図である。これらの図に示す積層型の半導体装置２１は、素子搭載用の回路基材として配線基板２２を有している。配線基板２２は第１の実施形態の配線基板２と同様な構成を有し、ワイヤボンディング時の接続部となる接続パッド２３を備えている。配線基板２２の下面側には図示を省略した外部接続端子が設けられる。回路基材はリードフレーム等であってもよい。
【００３０】
配線基板２２の素子搭載面（上面）には、第１の半導体素子２４が図示を省略した接着剤層を介して接着されている。第１の半導体素子２４はトランジスタを含む回路等が形成された素子本体の表面（上面）に配置された第１の電極パッド２５を有している。第１の電極パッド２５は第１の金属ワイヤ２６を介して配線基板２２の接続パッド２３と電気的に接続されている。第１の半導体素子２４には外形形状が比較的大きいメモリ素子（ＮＡＮＤ型フラッシュメモリ等）が適用されるが、必ずしもこれに限られるものではない。
【００３１】
第１の電極パッド２５は、第１の半導体素子２４の外形を構成する辺のうち対向する二辺、具体的には対向する短辺に沿ってそれぞれ配列されている。配線基板２２の接続パッド２３は二列に配置された第１の電極パッド２５のそれぞれに対応するように配置されている。第１の金属ワイヤ２６は第１の電極パッド２５から接続パッド２３に向けて、もしくは接続パッド２３から第１の電極パッド２５に向けてワイヤリングされており、それらの各端部は接続パッド２３と第１の電極パッド２５に接続されている。
【００３２】
第１の半導体素子２４上には、それより小形の第２の半導体素子２７が積層されている。第２の半導体素子２７は図示を省略した接着剤層を介して第１の半導体素子２４に接着されている。第２の半導体素子２７はトランジスタを含む回路が形成された素子本体の表面（上面）に配置された第２の電極パッド２８を有している。第２の電極パッド２８は第２の半導体素子２７の外形を構成する辺のうち、隣接する二辺に沿って配列されている。第２の半導体素子２７はＬ型パッド構造を有している。
【００３３】
第１の半導体素子２４としてＮＡＮＤ型フラッシュメモリのようなメモリ素子を用いた場合、第２の半導体素子２７の具体例としては、メモリ素子より小さい外形形状を有するコントローラ素子が挙げられる。第２の半導体素子２７はこれに限られるものではなく、コントローラ素子と同様にＮＡＮＤ型フラッシュメモリ等に比べて小形なＰＳＲＡＭ（Ｐｓｅｕｄｏ Ｓｔａｔｉｃ ＲＡＭ）等であってもよい。第１の半導体素子２４は１個に限られるものではなく、複数個を積層して配置してもよい。
【００３４】
第２の半導体素子２７の電極パッド２８は、第２の金属ワイヤ２９を介して回路基板２２の接続パッド２３と電気的に接続されている。回路基板２２の接続パッド２３の一部は第２の電極パッド２８と対応するように配置されている。第２の金属ワイヤ２９は第２の電極パッド２８から接続パッド２３に向けて、もしくは接続パッド２３から第２の電極パッド２８に向けてワイヤリングされており、それらの各端部は接続パッド２３と第２の電極パッド２８に接続されている。
【００３５】
さらに、第１の半導体素子２４上には第２の半導体素子２７の積層領域を除く表面領域に埋設樹脂部３０が形成されている。すなわち、第１の半導体素子２４上の第２の半導体素子２７に基づく段差を解消するように、第１の半導体素子２４の表面領域に埋設樹脂部３０が形成されている。埋設樹脂部３０を構成する液状樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の絶縁性を有する熱硬化性樹脂の液状組成物を用いることができる。液状樹脂は紫外線硬化型等の光硬化性樹脂の液状組成物であってもよい。熱硬化性や光硬化性等を有する液状樹脂組成物を第１の半導体素子２４上に塗布し、この液状樹脂組成物の塗布層を熱硬化もしくは光硬化させることで埋設樹脂部３０を形成する。
【００３６】
第１および第２の半導体素子２４、２７が搭載された配線基板２２上には、例えばエポキシ樹脂からなる封止樹脂層３１がモールド成形されている。第１および第２の半導体素子２４、２７は、金属ワイヤ２６、２９や埋設樹脂部３０等と共に封止樹脂層３１で一体的に封止されている。なお、図３は封止樹脂層３１の図示を省略している。図３および図４では２個の半導体素子を積層した構造を示したが、半導体素子の積層数はこれに限られるものではない。半導体素子の積層数は３層もしくはそれ以上であってもよい。
【００３７】
上述したように、第１の半導体素子２４上にそれより小形の第２の半導体素子２７を積層する場合、第１の半導体素子２４上に第２の半導体素子２７に基づいて大きな段差が生じる。第２の半導体素子２７に基づく段差は、封止樹脂層３１をモールド成形（トランスファ成形等）する際の樹脂流（図中、矢印Ｘで示す）に充填時差を生じさせる。このため、樹脂流が回り込むことになる第２の半導体素子２７の下流側（樹脂流に対して下流側）でエアーを巻き込みやすくなり、これによりボイド（内部巣）が発生するおそれが生じる。そこで、第２の実施形態では第２の半導体素子２７の積層領域を除く第１の半導体素子２４の表面領域に埋設樹脂部３０を形成している。
【００３８】
図３は第２の半導体素子２７に基づく段差を埋めるように、第１の半導体素子２４上に第２の半導体素子２７と併設して埋設樹脂部３０を形成した状態を示している。この場合、第１の半導体素子２４の表面における段差領域（第２の半導体素子２７の積層領域を除く表面領域）の３／４程度が埋設樹脂部３０で埋められることになる。このように、第１の半導体素子２４上の段差領域の少なくとも一部を埋設樹脂部３０で埋めて小さくすることによって、第１の半導体素子２４の外側を回り込んだ樹脂流が合流しやすくなるため、エアーの巻き込みによるボイド（内部巣）の発生を抑制することができる。従って、マーキング用のレーザ光等から半導体素子２４を良好に保護することが可能となる。
【００３９】
埋設樹脂部３０は図５に示すように、エアーの巻き込みが生じやすい第２の半導体素子２７の下流側に相当する第１の半導体素子２４上の段差領域に形成してもよい。この場合には樹脂流がエアーを巻き込んだとしても半導体装置２１の外側に押し出されるため、封止樹脂層３１中のボイド（内部巣）の発生を抑制することが可能となる。さらに、埋設樹脂部３０は図６に示すように、第１の半導体素子２４上の段差領域の全面に埋設樹脂部３０を形成してもよい。この場合には埋設樹脂部３０自体がレーザ光等に対する保護層として機能するため、半導体素子２４をより効果的に保護することが可能となる。
【００４０】
このように、第２の半導体素子２７に基づく第１の半導体素子２４上の段差領域（第２の半導体素子２７の積層領域を除く表面領域）の少なくとも一部を予め埋設樹脂部３０で埋めた状態で、封止樹脂材料をモールド成形（トランスファ成形等）して封止樹脂層３１を形成することによって、樹脂流のエアーの巻き込みによるボイドの発生を抑制することができる。従って、半導体素子２４が良好に保護されるため、積層型の半導体装置１の製造歩留りや信頼性を高めることが可能となる。さらに、封止樹脂を選定する際にボイドの抑制を考慮する必要がなくなるため、他の不具合（例えばワイヤ流れ）に特化した樹脂を選定することで、半導体装置１の製造歩留りをさらに高めることが可能となる。
【００４１】
第２の実施形態の埋設樹脂部３０によるボイドの抑制構造は、第１の実施形態による装置構造と組合せて使用することで、樹脂封止性をより有効に高めることができる。図７および図８は第１の実施形態の構造と第２の実施形態の構造とを組合せた積層型の半導体装置４１を示している。なお、第２の実施形態と同一部分には同一符号が付されている。図７および図８に示す半導体装置４１において、配線基板２２上には第１の半導体素子２４として２個の半導体素子２４Ａ、２４Ｂがスペーサ層４２を介して積層されている。
【００４２】
２個の半導体素子２４Ａ、２４Ｂはそれぞれ電極パッド２５Ａ、２５Ｂを有している。半導体素子２４Ａと半導体素子２４Ｂとの間には、それらより長辺方向の長さが短いスペーサ層４２が介在されているため、半導体素子２４Ｂの外周部分の一部は庇状に突出している。庇状に突出した部分と半導体素子２４Ａとの間には間隙（中空部分）が形成され、その部分に電極パッド２５Ａが露出している。２個の半導体素子２４Ａ、２４Ｂの電極パッド２５Ａ、２５Ｂは、それぞれ金属ワイヤ２６Ａ、２６Ｂを介して配線基板２の接続パッド３と電気的に接続されている。
【００４３】
半導体素子２４Ｂの庇状突出部分と半導体素子２４Ａとの間の中空部分には、液状樹脂の硬化物からなる充填樹脂部４３が形成されている。さらに、半導体素子２４Ｂには半導体素子２７の積層領域を除く表面領域に液状樹脂の硬化物からなる埋設樹脂部３０が形成されている。このように、埋設樹脂部３０と充填樹脂部４３の双方を適用することによって、庇状突出部分による中空部分と小形の半導体素子に基づく段差領域とによる封止樹脂の充填不良を共に抑制することができる。従って、封止樹脂層３１の健全性がさらに向上するため、半導体装置１の製造歩留りや信頼性をより一層高めることが可能となる
【００４４】
次に、本発明の第３の実施形態による半導体装置について、図９ないし図１３を参照して説明する。図９は第３の実施形態による積層型の半導体装置の構成を示す平面図、図１０はそのＡ−Ａ線に沿った断面図である。これらの図に示す積層型の半導体装置５１は、素子搭載用の回路基材として配線基板５２を有している。配線基板５２は第１の実施形態の配線基板２と同様な構成を有し、ワイヤボンディング時の接続部となる接続パッド５３を備えている。配線基板５２の下面側には図示を省略した外部接続端子が設けられる。回路基材はリードフレーム等であってもよい。
【００４５】
配線基板５２の素子搭載面（上面）には、第１の半導体素子５４が図示を省略した接着剤層を介して接着されている。第１の半導体素子５４はトランジスタを含む回路等が形成された素子本体の表面（上面）に配置された第１の電極パッド５５を有している。第１の電極パッド５５は第１の金属ワイヤ５６を介して配線基板５２の接続パッド５３と電気的に接続されている。第１の半導体素子５４には外形形状が比較的大きいメモリ素子（ＮＡＮＤ型フラッシュメモリ等）が適用されるが、必ずしもこれに限られるものではない。
【００４６】
第１の電極パッド５５は、第１の半導体素子５４の外形を構成する辺のうち対向する二辺、具体的には対向する短辺に沿ってそれぞれ配列されている。配線基板５２の接続パッド５３は二列に配置された第１の電極パッド５５のそれぞれに対応するように配置されている。第１の金属ワイヤ５６は第１の電極パッド５５から接続パッド５３に向けて、もしくは接続パッド５３から第１の電極パッド５５に向けてワイヤリングされており、それらの各端部は接続パッド５３と第１の電極パッド５５に接続されている。
【００４７】
第１の半導体素子５４上には、それより小形の第２の半導体素子５７が積層されている。第２の半導体素子５７は図示を省略した接着剤層を介して第１の半導体素子５４に接着されている。第２の半導体素子５７はトランジスタを含む回路が形成された素子本体の表面（上面）に配置された第２の電極パッド５８を有している。第２の電極パッド５８は第２の半導体素子５７の外形を構成する辺のうち、隣接する二辺に沿って配列されている。第２の半導体素子５７はＬ型パッド構造を有している。
【００４８】
第１の半導体素子５４としてＮＡＮＤ型フラッシュメモリのような半導体メモリ素子を用いた場合、第２の半導体素子５７の具体例としては、半導体メモリ素子より小さい外形形状を有するコントローラ素子が挙げられる。第２の半導体素子５７はこれに限られるものではなく、コントローラ素子と同様にＮＡＮＤ型フラッシュメモリ等に比べて小形なＰＳＲＡＭ（Ｐｓｅｕｄｏ Ｓｔａｔｉｃ ＲＡＭ）等であってもよい。第１の半導体素子５４は１個に限られるものではなく、複数個を積層して配置してもよい。
【００４９】
第２の半導体素子５７の電極パッド５８は、第２の金属ワイヤ５９を介して回路基板５２の接続パッド５３と電気的に接続されている。回路基板５２の接続パッド５３の一部は第２の電極パッド５８と対応するように配置されている。第２の金属ワイヤ５９は第２の電極パッド５８から接続パッド５３に向けて、もしくは接続パッド５３から第２の電極パッド５８に向けてワイヤリングされており、それらの各端部は接続パッド５３と第２の電極パッド５８に接続されている。
【００５０】
第１および第２の半導体素子５４、５７が搭載された配線基板５２上には、例えばエポキシ樹脂からなる封止樹脂層６０がモールド成形されている。第１および第２の半導体素子５４、５７は、金属ワイヤ５６、５９等と共に封止樹脂層６０で一体的に封止されている。なお、図９は封止樹脂層６０の図示を省略している。図９および図１０では２個の半導体素子を積層した構造を示したが、半導体素子の積層数はこれに限られるものではない。半導体素子の積層数は３層もしくはそれ以上であってもよい。
【００５１】
第２の金属ワイヤ５９の第２の半導体素子５７との接続側端部（素子側端部）に関しては、封止樹脂層６０の厚さ、ひいては半導体装置５１の厚さを低減するために、立ち上り部分を小さくしてループ高さを低くすることが求められている。このため、第２の金属ワイヤ５９の素子側端部では第２の半導体素子５７と第２の金属ワイヤ５９との間隙が狭くなり、これによって第２の半導体素子５７と第２の金属ワイヤ５９との間でリークが生じるおそれがある。そこで、第３の実施形態では第２の金属ワイヤ５９の素子側端部に液状樹脂の硬化物からなる絶縁樹脂部６１が形成されている。
【００５２】
すなわち、第２の半導体素子５７と第２の金属ワイヤ５９との間の絶縁性を確保するように、第２の金属ワイヤ５９の素子側端部に液状樹脂を塗布し、この液状樹脂の塗布層を硬化させて絶縁樹脂部６１を形成している。絶縁樹脂部６１を構成する液状樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の絶縁性を有する熱硬化性樹脂の液状組成物を用いることができる。液状樹脂は紫外線硬化型等の光硬化性樹脂の液状組成物であってもよい。熱硬化性や光硬化性等を有する液状樹脂組成物を、第２の半導体素子５７のパッド配列辺に沿って配置された金属ワイヤ５９の素子側端部に塗布し、この液状樹脂組成物の塗布層を熱硬化もしくは光硬化させることで絶縁樹脂部６１を形成する。
【００５３】
第２の金属ワイヤ５９の素子側端部に液状樹脂の硬化物からなる絶縁樹脂部６１を形成することによって、第２の半導体素子５７と第２の金属ワイヤ５９との間の絶縁性を高めることができる。従って、第２の半導体素子５７上に第２の金属ワイヤ５９を低ループでワイヤリングする場合においても、第２の半導体素子５７と第２の金属ワイヤ５９との間のリークを防ぐことができる。絶縁樹脂部６１は図１１に示すように、少なくとも第２の金属ワイヤ５９の素子側端部を覆うように形成すればよい。絶縁樹脂部６１は図１２に示すように、第２の金属ワイヤ５９に沿って延在するように形成してもよい。この場合、絶縁樹脂部６１は第１の半導体素子５４上に達していてもよい。
【００５４】
第２の金属ワイヤ５９の素子側端部のみならず、接続パッド５３に向けてワイヤリングされた部分も覆うように絶縁樹脂部６１を形成することによって、第２の金属ワイヤ５９の絶縁性を高めることができる。従って、隣接する金属ワイヤ５９間でのリークを抑制することが可能となる。これはワイヤ数が多く、ワイヤ間の間隔が狭い場合に有効である。液状樹脂を第２の金属ワイヤ５９上に供給すると、ワイヤ間の間隔が狭い場合には表面張力で第２の金属ワイヤ５９の周囲を覆いつつ層状に塗布される。このような液状樹脂の塗布層を硬化させることで、ワイヤ間のリークの抑制に有効な絶縁樹脂部６１が得られる。
【００５５】
絶縁樹脂部６１の形成位置は第２の金属ワイヤ５９の素子側端部のみに限られるものではない。すなわち、図１３に示すように、第２の金属ワイヤ５９の素子側端部に形成された絶縁樹脂部６１Ａに加えて、第２の金属ワイヤ５９の接続パッド５３との接続側端部（基板側端部）を覆う絶縁樹脂部６１Ｂを適用することも有効である。これらに加えて、第２の金属ワイヤ５９の中間部分を覆う絶縁樹脂部をさらに追加してもよい。第２の金属ワイヤ５９の基板側端部に設けられた絶縁樹脂部６１Ｂは、樹脂モールド時におけるワイヤ流れやワイヤの転倒等を防止する効果も有する。
【００５６】
次に、本発明の第４の実施形態による半導体装置について、図１４ないし図１９を参照して説明する。図１４は第４の実施形態による積層型の半導体装置の構成を示す平面図、図１５はそのＡ−Ａ線に沿った断面図である。これらの図に示す積層型の半導体装置７１は、素子搭載用の回路基材として配線基板７２を有している。配線基板７２は第１の実施形態の配線基板２と同様な構成を有し、ワイヤボンディング時の接続部となる接続パッド７３を備えている。配線基板２の下面側には図示を省略した外部接続端子が設けられる。回路基材はリードフレーム等であってもよい。
【００５７】
配線基板７２の素子搭載面（上面）には、第１の半導体素子７４が図示を省略した接着剤層を介して接着されている。第１の半導体素子７４は少なくとも一つの外形辺に沿って配列された電極パッド（図示せず）を有しており、これら電極パッドは図示を省略した金属ワイヤを介して配線基板７２の接続パッドと電気的に接続されている。第１の半導体素子７４には外形形状が比較的大きいメモリ素子（ＮＡＮＤ型フラッシュメモリやＤＲＡＭ等）が適用されるが、必ずしもこれに限られるものではない。
【００５８】
第１の半導体素子７４上には、それより小形の第２の半導体素子７５が積層されている。第２の半導体素子７５は接着剤層７６を介して第１の半導体素子７４に接着されている。接着剤層７６としては一般的に接着剤フィルムが用いられる。第２の半導体素子７５は電極パッド７７を有している。電極パッド７７は第２の半導体素子７５の外形の一辺に沿って配列されている。第２の半導体素子７５は長辺片側パッド構造を有している。第２の半導体素子７５の電極パッド７７は、金属ワイヤ７８を介して回路基板７２の接続パッド７３と電気的に接続されている。
【００５９】
第１の半導体素子７４としてＮＡＮＤ型フラッシュメモリのようなメモリ素子を用いた場合、第２の半導体素子７５の具体例としてはメモリ素子より小さい外形形状を有するコントローラ素子が挙げられる。第２の半導体素子７５はこれに限られるものではなく、コントローラ素子と同様にＮＡＮＤ型フラッシュメモリ等に比べて小形なＰＳＲＡＭ（Ｐｓｅｕｄｏ Ｓｔａｔｉｃ ＲＡＭ）、あるいはロジック素子等であってもよい。第１の半導体素子７４は１個に限られるものではなく、複数個を積層して配置してもよい。
【００６０】
さらに、第２の半導体素子７５はパッド配列辺を除く少なくとも１つの外形辺を含む外周面に沿って形成された樹脂固定部７９で固定されている。すなわち、ワイヤボンディング時における半導体素子７５自体の振動、さらに半導体素子７５自体の振動に基づく金属ワイヤ７８のボンディング強度の低下を抑制するように、半導体素子７５のパッド配列辺を除く外周面に沿って液状樹脂を塗布し、この液状樹脂を硬化させて固定樹脂部７９を形成している。図１４および図１５は半導体素子７５のパッド配列辺を除く全ての外周面（三面）に沿って固定樹脂部７９を形成した状態を示している。
【００６１】
固定樹脂部７９を構成する液状樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の絶縁性を有する熱硬化性樹脂の液状組成物を用いることができる。液状樹脂は紫外線硬化型等の光硬化性樹脂の液状組成物であってもよい。熱硬化性や光硬化性等を有する液状樹脂組成物（液状樹脂）を半導体素子７５の外周面（パッド配列辺を含む外周面を除く）に塗布し、この液状樹脂組成物の塗布層を熱硬化もしくは光硬化させることで固定樹脂部７９を形成する。このように、パッド配列辺を含む外周面を除いて固定樹脂部７９を形成することで、液状樹脂の塗布に伴うパッド汚染の発生等を防ぐことができる。
【００６２】
固定樹脂部７９の形成位置は、半導体素子７５のパッド配列辺に応じて適宜に設定することができる。例えば、図１６および図１７は短辺両側パッド構造を有する第２の半導体素子７５を示している。このような場合、固定樹脂部７９は第２の半導体素子７５の両長辺を含む外周面に沿って形成される。図１８および図１９はＬ型パッド構造を有する第２の半導体素子７５を示している。このような場合、固定樹脂部７９は第２の半導体素子７５のパッド配列辺と対向する長辺および短辺に沿って形成される。いずれにしても、固定樹脂部７９は半導体素子７５のパッド配列辺を除く部分に形成される。
【００６３】
第１および第２の半導体素子７４、７５が搭載された配線基板７２上には、例えばエポキシ樹脂からなる封止樹脂層８０がモールド成形されている。第１および第２の半導体素子７４、７５は、金属ワイヤ７８等と共に封止樹脂層８０で一体的に封止されている。なお、図１４は封止樹脂層８０の図示を省略している。図１４および図１５では２個の半導体素子を積層した構造を示したが、半導体素子の積層数はこれに限られるものではない。半導体素子の積層数は３層もしくはそれ以上であってもよい。
【００６４】
上述したように、第２の半導体素子７５のパッド配列辺を除く外周面には固定樹脂部７９が形成されており、これによって第２の半導体素子７５の固定状態が高められている。固定樹脂部７９は、特に半導体素子７５の面方向へのずれを抑制するため、ワイヤボンディング時に超音波振動を金属ワイヤ７８に効率よく伝えることが可能となる。すなちわ、ワイヤボンディングは一般的に荷重（また必要に応じて熱）を加えつつ超音波振動を半導体素子の面方向に印加することによって実施される。この際、半導体素子の固定力が不十分で、超音波振動の印加と共に半導体素子が面方向にずれると、超音波振動が吸収されて印加が不十分となり、金属ワイヤの接合力や接合信頼性が低下する。
【００６５】
このような点に対して、固定樹脂部７９で半導体素子７５の面方向へのずれを抑制することによって、ワイヤボンディング時に印加する超音波振動を金属ワイヤ７８に効率よく伝えることができる。固定樹脂部７９は特に細長い半導体素子７５に対して有効である。さらに、固定樹脂部７９を半導体素子７５のパッド配列辺を除く外周面に形成することによって、液状樹脂が半導体素子７５上に這い上がったとしても、電極パッド７７を汚染することはない。これらによって、金属ワイヤ７８の半導体素子７５に対する接続性やその信頼性を高めることができる。すなわち、ワイヤボンディング性や接続信頼性に優れた半導体装置７１を提供することが可能となる。
【００６６】
なお、本発明は上記した各実施形態に限定されるものではなく、配線基板上に搭載された半導体素子の接続にワイヤボンディングを適用した各種の半導体装置に適用することができる。さらに、上記した各実施形態はそれぞれ組合せて適用することができ、それらも本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態による半導体装置の平面図である。
【図２】図１に示す半導体装置の断面図である。
【図３】本発明の第２の実施形態による半導体装置の平面図である。
【図４】図３に示す半導体装置の断面図である。
【図５】図３に示す半導体装置の変形例を示す平面図である。
【図６】図３に示す半導体装置の他の変形例を示す平面図である。
【図７】本発明の第２の実施形態による他の半導体装置の平面図である。
【図８】図７に示す半導体装置の断面図である。
【図９】本発明の第３の実施形態による半導体装置の平面図である。
【図１０】図９に示す半導体装置の断面図である。
【図１１】図９に示す半導体装置の一部を拡大して示す断面図である。
【図１２】図９に示す半導体装置の一部を拡大して示す他の断面図である。
【図１３】図９に示す半導体装置の変形例を示す平面図である。
【図１４】本発明の第４の実施形態による半導体装置の平面図である。
【図１５】図１４に示す半導体装置の断面図である。
【図１６】図１４に示す半導体装置の変形例を示す平面図である。
【図１７】図１６に示す半導体装置の断面図である。
【図１８】図１４に示す半導体装置の他の変形例を示す平面図である。
【図１９】図１８に示す半導体装置の断面図である。
【符号の説明】
【００６８】
１，２１，５１，７１…半導体装置、２，２２，５２，７２…配線基板、３，２３，５３，７３…接続パッド、４，２４，５４，７４…第１の半導体素子，５，１０，１１，２５，２８，５５，５８，７６…電極パッド、６，１２，１３，２６，２９，５６，５９，７８…金属ワイヤ、７，２７，５７，７５…第２の半導体素子、８…第３の半導体素子、９，４２…スペーサ層、１４，３１，６０…封止樹脂層、１５，４３…充填樹脂部、３１…埋設樹脂部、６１…絶縁樹脂部、７９…固定樹脂部。
【図１】
2009152341.tif 000003
【図２】
2009152341.tif 000004
【図３】
2009152341.tif 000005
【図４】
2009152341.tif 000006
【図５】
2009152341.tif 000007
【図６】
2009152341.tif 000008
【図７】
2009152341.tif 000009
【図８】
2009152341.tif 000010
【図９】
2009152341.tif 000011
【図１０】
2009152341.tif 000012
【図１１】
2009152341.tif 000013
【図１２】
2009152341.tif 000014
【図１３】
2009152341.tif 000015
【図１４】
2009152341.tif 000016
【図１５】
2009152341.tif 000017
【図１６】
2009152341.tif 000018
【図１７】
2009152341.tif 000019
【図１８】
2009152341.tif 000020
【図１９】
2009152341.tif 000021