(57)【要約】【課題】狭いスペースに設置でき、簡易な構成からなり、設置のためのコストを抑えたＣＰＵ異常検出系によってＣＰＵの異常を検出するようにした電動パワーステアリング装置を提供する。【解決手段】電流指令値を演算するＣＰＵと、ＣＰＵの動作を監視するＣＰＵ異常検出系とを具備しており、ＣＰＵ異常検出系は、エンジン回転信号及びＣＰＵ駆動信号が入力される論理回路と、論理回路の出力である論理回路信号を平滑するための平滑回路と、平滑回路の出力によりモータ駆動回路をＯＮ／ＯＦＦするリレー駆動回路とを具備している。【選択図】図１
2009190501.tif 000002
【特許請求の範囲】
【請求項１】
操舵トルク及び車速に基づいて電流指令値を演算し、前記電流指令値に基づいてステアリング機構に操舵捕助力を付与するモータを、モータ駆動回路を介して制御するようになっている電動パワーステアリング装置において、
前記電流指令値を演算するＣＰＵと、前記ＣＰＵの動作を監視するＣＰＵ異常検出系とを具備しており、前記ＣＰＵ異常検出系は、エンジン回転信号及びＣＰＵ駆動信号が入力される論理回路と、前記論理回路の出力である論理回路信号を平滑するための平滑回路と、前記平滑回路の出力により前記モータ駆動回路をＯＮ／ＯＦＦするリレー駆動回路とを具備したことを特徴とする電動パワーステアリング装置。
【請求項２】
前記ＣＰＵ駆動信号は、前記エンジン回転信号に対する前記ＣＰＵの所定演算で求められる請求項１に記載の電動パワーステアリング装置。
【請求項３】
前記リレー駆動回路が、ＯＮ／ＯＦＦスイッチング手段と、前記ＯＮ／ＯＦＦスイッチング手段をＯＮ／ＯＦＦする駆動部とで構成されている請求項１又は２に記載の電動パワーステアリング装置。
【請求項４】
前記ＣＰＵ異常検出系が、前記平滑回路の出力により、前記ＣＰＵをリセットするためのリセット回路を具備している請求項１乃至３のいずれかに記載の電動パワーステアリング装置。
【請求項５】
前記所定の演算が、前記エンジン回転信号を反転する演算である請求項１乃至４のいずれかに記載に記載の電動パワーステアリング装置。
【請求項６】
前記所定の演算が、前記エンジン回転信号を反転する演算に、前記エンジン回転信号をオフセット処理する演算又は前記エンジン回転信号の位相を変換する演算を組み合わせた演算である請求項１乃至４のいずれかに記載の電動パワーステアリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、操舵系に操舵補助力を付与するモータを制御するようになっている電動パワーステアリング装置に関し、特にＣＰＵにエンジン回転信号を入力して所定の演算を行うようにすることによって、ＣＰＵの動作を監視するＣＰＵ異常検出系を備えた電動パワーステアリング装置に関する。
【背景技術】
【０００２】
車両のステアリング装置をモータの回転力で補助負荷付勢する電動パワーステアリング装置は、モータの駆動力を減速機を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に補助負荷付勢するようになっている。かかる従来の電動パワーステアリング装置は、アシストトルク（操舵補助力）を正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、電流指令値とモータ電流検出値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にＰＷＭ（パルス幅変調）制御のデュ−ティ比の調整で行っている。
【０００３】
電動パワーステアリング装置の一般的な構成を図４に示して説明すると、ステアリングホイール１のコラム軸（ステアリングシャフト）２は減速ギア３、ユニバーサルジョイント４ａ及び４ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、ステアリングホイール１の操舵トルクを検出するトルクセンサ１０が設けられており、ステアリングホイール１の操舵力を補助するモータ２０が減速ギア３を介してコラム軸２に連結されている。電動パワーステアリング装置を制御するコントロールユニット３０には、バッテリ１３から電力が供給されると共に、イグニションキー１１を経てイグニションキー信号が入力される。コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴと車速センサ１２で検出された車速Ｖとに基づいてアシスト（操舵補助）指令の操舵補助指令値Ｉの演算を行い、演算された操舵補助指令値Ｉに基づいてモータ２０に供給する電流を制御する。
【０００４】
コントロールユニット３０は主としてＣＰＵ３１で構成されるが、そのＣＰＵ３１内部で実行される一般的な機能を示すと図５のようになる。例えば位相補償部３１１は独立したハードウェアとしての位相補償器を示すものではなく、ＣＰＵ３１で実行される位相補償機能を示している。
【０００５】
コントロールユニット３０の機能及び動作を説明すると、トルクセンサ１０で検出されて入力される操舵トルクＴは、操舵系の安定性を高めるために位相補償部３１１で位相補償され、位相補償された操舵トルクＴＡが操舵補助指令値演算部３１２に入力される。また、車速センサ１２で検出された車速Ｖも操舵補助指令値演算部３１２に入力される。操舵補助指令値演算部３１２は、入力された操舵トルクＴＡ及び車速Ｖに基づいてモータ２０に供給する電流の制御目標値である操舵補助指令値Ｉを決定し、操舵補助指令値Ｉは減算部３１０Ａに入力されると共に、応答速度を高めるためのフィードフォワード系の微分補償部３１４に入力され、減算部３１０Ａの偏差（Ｉ−ｉ）は比例演算部３１５及び積分演算部３１６に入力され、その比例出力及び積分出力は共に加算部３１０Ｂに入力される。積分演算部３１６はフィードバック系の特性を改善するためのものである。微分補償部３１４及び積分補償部３１６の出力も加算部３１０Ｂに加算入力され、加算部３１０Ｂでの加算結果である電流制御値Ｅが、モータ駆動信号としてモータ駆動回路３２に入力される。モータ２０のモータ電流値ｉはモータ電流検出回路３３で検出され、モータ電流値ｉは減算部３１０Ａに入力されてフィードバックされる。
【０００６】
モータ駆動回路３２の構成例を図６に示して説明すると、モータ駆動回路３２は加算部３１０Ｂからの電流制御値Ｅに基づいて電界効果トランジスタ（ＦＥＴ）ＦＥＴ１〜ＦＥＴ４の各ゲートを駆動するＦＥＴゲート駆動回路３２１、ＦＥＴ１〜ＦＥＴ４で成るＨブリッジ回路、ＦＥＴ１及びＦＥＴ２のハイサイド側を駆動する昇圧電源３２２等で構成されている。Ｈブリッジ回路には、バッテリ１３からイグニションキー１１及び電源リレーＲＬを経て電力が供給されている。ＦＥＴ１及びＦＥＴ２は、電流制御値Ｅに基づいて決定されるデューティ比Ｄ１のＰＷＭ（パルス幅変調）信号によってＯＮ／ＯＦＦされ、実際にモータに流れる電流Ｉｒの大きさが制御される。ＦＥＴ３及びＦＥＴ４は、デューティ比Ｄ１の小さい領域では所定１次関数式（ａ，ｂを定数としてＤ２＝ａ・Ｄ１＋ｂ）で定義されるデューティ比Ｄ２のＰＷＭ信号で駆動され、デューティ比Ｄ２も１００％に達した以降、ＰＷＭ信号の符号により決定されるモータ２０の回転方向に応じてＯＮ／ＯＦＦされる。
【０００７】
なお、上述の例では、モータ２０が２相モータである場合を考えているため、モータ駆動回路３２には４個のＦＥＴ１〜ＦＥＴ４で成るＨブリッジ回路を用いているが、モータ２０が３相モータである場合には、モータ駆動回路３２には６個のＦＥＴで成る３相ブリッジ回路を用いる。また、ＦＥＴ３及びＦＥＴ４にはシャント抵抗Ｒ１及びＲ２が接続されており、各接続点電圧がモータ電流検出回路３３に入力されてモータ電流値ｉが検出される。
【０００８】
このような電動パワーステアリング装置において、コントロールユニットのＣＰＵ部の暴走を検出するために、ＣＰＵ動作監視回路（ウォッチドッグタイマ）を備えた電子制御装置が特開平１１−１６７５０５号公報（特許文献１）に開示されている。特許文献１に記載の装置では、ＣＰＵ動作監視回路によってＣＰＵ部の動作異常が検出されると、動作異常検出信号が異常時出力停止回路へ供給され、ＣＰＵ部から出力される制御信号が被制御部へ供給されるのを阻止するようにしている。更に、ＣＰＵ部は、ＣＰＵ動作監視回路の動作並びに異常時出力停止回路の動作をチェックする監視動作テスト手段を備えている。
【０００９】
しかし、上述の特許文献１に記載の電子制御装置のように、ＣＰＵ部を１つの回路で監視するようにすると、その回路自身が異常を起こして異常監視機能が不能になった場合には、異常発生が看過される可能性がある。
【００１０】
そこで従来の電動パワーステアリング装置では、図７に示されるようにコントロールユニット３０に、電流指令値を演算するためのメインＣＰＵ３１と、メインＣＰＵ３１の動作（ＣＰＵ暴走等）を監視して、異常検出時にモータ駆動回路３２を遮断するリレーオフを行うＣＰＵ異常検出系４０とを具備している。ＣＰＵ異常検出系４０は、メインＣＰＵ３１の動作を監視するサブＣＰＵ４１と、メインＣＰＵ３１からの信号ＭＳとサブＣＰＵ４１からの信号ＳＳとで論理積演算を行うＡＮＤ回路４２と、ＡＮＤ回路４２の出力を平滑するための平滑回路４３と、平滑回路４３からのリレー駆動信号ＲＤが入力されるリレー駆動回路４４とを具備している。リレー駆動回路４４は、バッテリ１３にエミッタ接続されたトランジスタＴｒ２と、トランジスタＴｒ２のベースに抵抗Ｒ３を介して接地され、平滑回路４３からのリレー駆動信号ＲＤをベース入力とするトランジスタＴｒ１と、トランジスタＴｒ２のコレクタに接続されて接地されているダイオードＤ１とで構成されている。トランジスタＴｒ２のコレクタには、ダイオードＤ１と並列に電源リレーＲＬが接続されており、電源リレーＲＬのＯＮ／ＯＦＦを切り替えることによって、モータ駆動回路３２へのバッテリ１３からの電力の供給を行うか、遮断をするかの切り替えを行うようになっている。
【００１１】
そして、メインＣＰＵ３１が正常である場合には、メインＣＰＵ３１からの信号ＭＳとサブＣＰＵ４１からの信号ＳＳは共にＨｉｇｈになるためＡＮＤ回路の出力もＨｉｇｈになり、平滑回路４３からのリレー駆動信号ＲＤがＨｉｇｈになることで、トランジスタＴｒ１、Ｔｒ２が共にＯＮすることにより電源リレーＲＬもＯＮし、モータ２０を駆動するためのモータ駆動回路３２にバッテリ１３からの電力が供給される。一方、メインＣＰＵ３１に異常が検出された場合、メインＣＰＵ３１からの信号ＭＳ又はサブＣＰＵ４１からの信号ＳＳのいずれかがＬｏｗになり、ＡＮＤ回路４２の出力がＬｏｗになり、平滑回路４３からのリレー駆動信号ＲＤもＬｏｗになることで、トランジスタＴｒ１及びＴｒ２がＯＦＦになり、電源リレーＲＬがＯＦＦすることによって、モータ駆動回路３２へのバッテリ１３からの電力供給が遮断される。
【００１２】
また、特開２００３−２６０２４号公報（特許文献２）には、２つのＭＣＵ（又は２つのＣＰＵ）で異常の２重監視を行うようにした電動パワーステアリングの制御装置が開示されている。メインＭＣＵはモータの通常の電流制御の他、入出力部の異常を監視し、異常検出時にはアシスト停止処理等の異常対応処理を実行するフェールセーフ機能を有する。一方、サブＭＣＵはメインＭＣＵと同様に入出力部の異常監視を行い、異常検出時には異常対応処理を実行するフェールセーフ機能を有する。メインＭＣＵ及びサブＭＣＵは、内部ＷＤＴ（ウォッチドッグタイマ）回路によって自身の異常を監視すると共に、相互に異常を監視する構成となっている。そして、メインＭＣＵで異常が検出された場合には、外部ＷＤＴ回路によってメインＭＣＵにリセット信号が入力されるようになっている。
【特許文献１】特開平１１−１６７５０５号公報
【特許文献２】特開２００３−２６０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来の特許文献１及び２に記載の電動パワーステアリング装置では、メインＣＰＵ又はＭＣＵとサブＣＰＵ又はＭＣＵの２つのＣＰＵ又はＭＣＵを備えているため、基板のスペースを大きく取る必要があり、配線や検出系が複雑になるという問題がある。また、サブＭＣＵを設ける場合には、コストが高くなるという問題がある。
【００１４】
本発明は上述のような事情によりなされたものであり、本発明の目的は、狭い基板スペースに設置でき、簡易な構成から成り、設置のためのコストを抑えたＣＰＵ異常検出系によってＣＰＵの異常を検出し、異常が検出された場合に、モータを駆動するためのモータ駆動回路の電源をＯＦＦにすると共に、ＣＰＵをリセットするようにした電動パワーステアリング装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明は、操舵トルク及び車速に基づいて電流指令値を演算し、前記電流指令値に基づいてステアリング機構に操舵捕助力を付与するモータを、モータ駆動回路を介して制御するようになっている電動パワーステアリング装置に関し、本発明の上記目的は、前記電流指令値を演算するＣＰＵと、前記ＣＰＵの動作を監視するＣＰＵ異常検出系とを具備しており、前記ＣＰＵ異常検出系は、エンジン回転信号及びＣＰＵ駆動信号が入力される論理回路と、前記論理回路の出力である論理回路信号を平滑するための平滑回路と、前記平滑回路の出力により前記モータ駆動回路をＯＮ／ＯＦＦするリレー駆動回路とを具備したことによって達成される。
【００１６】
本発明の上記目的は、前記ＣＰＵ駆動信号は、前記エンジン回転信号に対する前記ＣＰＵの所定演算で求められることによって、或いは前記リレー駆動回路が、ＯＮ／ＯＦＦスイッチング手段と、前記ＯＮ／ＯＦＦスイッチング手段をＯＮ／ＯＦＦする駆動部とで構成されていることによって、或いは前記ＣＰＵ異常検出系が、前記平滑回路の出力により、前記ＣＰＵをリセットするためのリセット回路を具備していることによって、或いは前記所定の演算が、前記エンジン回転信号を反転する演算であることによって、或いは前記所定の演算が、前記エンジン回転信号を反転する演算に、前記エンジン回転信号をオフセット処理する演算又は前記エンジン回転信号の位相を変換する演算を組み合わせた演算であることによって、より効果的に達成される。
【発明の効果】
【００１７】
本発明に係る電動パワーステアリング装置によれば、エンジン回転信号をＣＰＵに入力して所定の演算を行い、ＣＰＵから出力されるＣＰＵ駆動信号とエンジン回転信号とからＣＰＵの動作を監視するようにしているので、サブＣＰＵやサブＭＣＵを備える必要がなく、基板回路の簡略化及び小型化が可能になり、低コストでＣＰＵの動作を監視できると共に、異常が検出されたときに、モータを駆動するためのモータ駆動回路の電源をＯＦＦにし、ＣＰＵをリセットすることができる。
【発明を実施するための最良の形態】
【００１８】
本発明に係る電動パワーステアリング装置は、ＣＰＵの動作を監視するために、エンジン回転信号を操舵補助指令値若しくは電流指令値を演算するためのＣＰＵに入力し、所定の演算を行ってＣＰＵから出力されたＣＰＵ駆動信号と、エンジン回転数信号とをＸＯＲ（排他的論理和）回路に入力する。更にＸＯＲ回路の出力を平滑回路に入力し、平滑回路の出力である平滑回路出力がＣＰＵの異常を示す場合には、モータを駆動するためのモータ駆動回路の電源をＯＦＦにすると共に、ＣＰＵをリセットする。このようにＣＰＵを１つにしているので、基盤回路の簡略化及び小型化が可能であり、低コストでＣＰＵの動作を監視することができる。
【００１９】
以下、図面を参照しながら本発明の実施形態について説明する。
【００２０】
図１は、本発明に係る電動パワーステアリング装置のＣＰＵの異常検出系を示す構成図である。
【００２１】
本発明に係る電動パワーステアリング装置は、電流指令値又は操舵補助指令値を演算するためのＣＰＵ３１と、ＣＰＵ３１の動作を監視するためのＣＰＵ異常検出系５０とをコントロールユニット３０内に具備している。ＣＰＵ異常検出系５０は、エンジン回転信号ＥＲとＣＰＵ３１からの出力信号であるＣＰＵ駆動信号ＣＤとが入力されるＸＯＲ（排他的論理和）回路５１が具備されており、ＸＯＲ回路５１に入力されるエンジン回転信号ＥＲの配線にはダイオードＤ２が設けられている。また、ＸＯＲ回路５１の出力であるＸＯＲ回路信号ＸＯが入力される平滑回路５２が備えられており、平滑回路５２の出力である平滑回路出力ＳＯはリレー駆動回路５３に入力されると共に、ダイオードＤ３を通った後にリセット回路５４に入力される。
【００２２】
リレー駆動回路５３のトランジスタＴｒ２のエミッタは、抵抗Ｒ４を介してそのベースと接続されると共に、バッテリ１３に接続されている。トランジスタＴｒ２のベースは抵抗Ｒ３を介してトランジスタＴｒ１のコレクタに接続され、トランジスタＴｒ２のコレクタは電源リレーＲＬのコイルとダイオードＤ１（サージ保護用）との並列回路を介して接地されている。また、トランジスタＴｒ１のベースには平滑回路５２からの平滑回路出力ＳＯが入力されており、トランジスタＴｒ１のエミッタは接地されている。
【００２３】
リレー駆動回路５３は、平滑回路５２からの平滑回路出力ＳＯの電圧レベルによって、トランジスタＴｒ１のＯＮ／ＯＦＦ、更にトランジスタＴｒ２のＯＮ／ＯＦＦを切り替えて、電源リレーＲＬのＯＮ／ＯＦＦを切り替えるようになっており、電源リレーＲＬのＯＮ／ＯＦＦが切り替わることによって、モータ駆動回路３２へのバッテリ１３からの電力の供給を行うか、遮断をするかの切り替えを行うようにする回路である。なお、リレー駆動回路５３の構成は、特に図１に示される構成に限定されるものではない。
【００２４】
また、リセット回路５４はトランジスタＴｒ３とコンパレータ５５とを具備しており、平滑回路出力ＳＯがコンパレータ５５の基準電圧Ｖｒに対して低くなったときに、ＣＰＵ３１のリセット端子にＨｉｇｈを入力して、ＣＰＵ３１をリセットする。
【００２５】
このような構成において、エンジン回転信号ＥＲがＣＰＵ３１に入力されると、ＣＰＵ３１はこの入力信号に反転演算等の所定の演算を行い、ＣＰＵ駆動信号ＣＤとして出力する。ＸＯＲ回路５１は、エンジン回転信号ＥＲとＣＰＵ駆動信号ＣＤとを入力して排他的論理和演算を行い、ＸＯＲ回路信号ＸＯを出力するようにしている。排他的論理和演算であるので、エンジン回転信号ＥＲとＣＰＵ駆動信号ＣＤが一致するときにＸＯＲ回路信号ＸＯはＬｏｗになり、異なるときＨｉｇｈとなる。平滑回路５２はＸＯＲ回路信号ＸＯを入力して平滑を行い、平滑回路出力ＳＯを出力する。
【００２６】
エンジン回転信号ＥＲに反転等の所定の演算を行ったＣＰＵ駆動信号ＣＤは、実際にはエンジン回転信号ＥＲに所定の演算を行ったものから極わずかだけ遅れが生じる。また、ＸＯＲ回路５１における排他的論理和演算の判定には遅れが生じる。平滑回路５２は、これらの原因によって発生するエッジを防止して平滑するという機能を有しており、基本的にはコンデンサで構成される。
【００２７】
平滑回路出力ＳＯは、リレー駆動回路５３及びリセット回路５４に入力される。ＣＰＵ３１の動作が正常のとき平滑回路出力ＳＯはＨｉｇｈ信号になり、リレー駆動回路５３のトランジスタＴｒ１、Ｔｒ２が共にＯＮすることで電源リレーＲＬもＯＮになり、モータ２０を駆動するためのモータ駆動回路３２にバッテリ１３からの電力が供給される。
【００２８】
一方、ＣＰＵ３１の動作が異常である場合にはエンジン回転信号ＥＲとＣＰＵ駆動信号ＣＤは一致するので、平滑回路出力ＳＯはＬｏｗ信号になり、トランジスタＴｒ１及びＴｒ２がＯＦＦになることによって電源リレーＲＬがＯＦＦになり、モータ駆動回路３２へのバッテリ１３からの電力供給が遮断される。また、ＣＰＵ３１の動作が異常の場合、リセット回路５４によってＣＰＵ３１をリセットする。
【００２９】
ＣＰＵ３１の動作が正常である場合のエンジン回転信号ＥＲ、ＣＰＵ駆動信号ＣＤ、ＸＯＲ回路信号ＸＯ、平滑回路出力ＳＯ、リレー駆動信号ＲＬＤの関係は図２のようになる。エンジン回転信号ＥＲは、図２（ａ）に示されるようなパルス信号であり、ＣＰＵ３１における所定の演算が反転演算である場合、ＣＰＵ３１の出力であるＣＰＵ駆動信号は、図２（ｂ）のようにエンジン回転信号ＥＲのＨｉｇｈ部とＬｏｗ部が反転したパルス信号になる。図２（ａ）に示されるエンジン回転信号ＥＲと同図（ｂ）に示されるＣＰＵ駆動信号ＣＤがＸＯＲ回路５１に入力されて排他的論理和演算が行われると、エンジン回転信号ＥＲがＨｉｇｈのときにＣＰＵ駆動信号ＣＤはＬｏｗに、エンジン回転信号ＥＲがＬｏｗのときにＣＰＵ駆動信号ＣＤはＨｉｇｈになっているので、ＸＯＲ回路信号ＸＯは図２（ｃ）のようにＨｉｇｈ信号になる。このＸＯＲ回路信号ＸＯを平滑回路５２に入力して平滑を行って出力される平滑回路出力ＳＯは、図２（ｄ）に示されるようにＨｉｇｈ信号になり、図２（ｄ）の一点鎖線で示される基準値よりも高くなる。基準値はリレー駆動回路５３のトランジスタＴｒ１がＯＮ認識するレベルであり、図２（ｅ）に示されるようにリレー駆動信号ＲＬＤもＨｉｇｈ信号となり、リレー駆動回路５３の電源リレーＲＬはＯＮになって、モータ２０を駆動するモータ駆動回路３２にバッテリ１３の電力が供給される。また、平滑回路出力ＳＯはリセット回路５４にも入力されるが、平滑回路出力ＳＯがコンパレータ５５の基準電圧Ｖｒより高い信号であるので、ＣＰＵ３１はリセットされない。
【００３０】
なお、コンパレータ５５の基準電圧Ｖｒは抵抗分圧で設定しており、平滑回路出力ＳＯの基準値と同一に設定可能である。
【００３１】
一方、ＣＰＵ３１の動作が各種異常である場合のエンジン回転信号ＥＲ、ＣＰＵ駆動信号ＣＤ、ＸＯＲ回路信号ＸＯ、平滑回路出力ＳＯ、リレー駆動信号ＲＬＤは図３に示すようになる。図３（Ａ）はＣＰＵ３１がＨｉｇｈ故障した場合の例であり、図３（Ａ）の（ａ）のようなパルス信号のエンジン回転信号ＥＲに対して、ＣＰＵ３１で所定の演算をして出力されたＣＰＵ駆動信号ＣＤが図３（Ａ）の（ｂ）のようにＨｉｇｈ信号に固定される。この場合、図３（Ａ）の（ａ）に示されるエンジン回転信号ＥＲと同図（ｂ）に示されるＨｉｇｈのＣＰＵ駆動信号ＣＤがＸＯＲ回路５１に入力されて排他的論理和演算が行われると、エンジン回転信号ＥＲがＨｉｇｈパルスのときはＣＰＵ駆動信号ＣＤもＨｉｇｈであるので、ＸＯＲ回路信号ＸＯはＬｏｗになり、エンジン回転信号ＥＲがＬｏｗパルスのときはＣＰＵ駆動信号ＣＤがＨｉｇｈであるので、ＸＯＲ回路信号ＸＯはＨｉｇｈになる。その結果、ＸＯＲ回路信号ＸＯは図３（Ａ）の（ｃ）のようにエンジン回転信号ＥＲを反転したパルス信号になり、このＸＯＲ回路信号ＸＯは平滑回路５２に入力され、平滑回路５２で平滑された平滑回路出力ＳＯは同図（ｄ）のように、一点鎖線で示される基準値より低い信号になる。図３（Ａ）の（ｄ）のような基準値よりも低い平滑回路出力ＳＯがリレー駆動回路５３に入力されると、同図（ｅ）のようにリレー駆動信号ＲＬＤもＬｏｗ信号となり、リレー駆動回路５３の電源リレーＲＬがＯＦＦされ、モータ駆動回路３２へのバッテリ１４の電力供給が遮断される。また、平滑回路出力ＳＯはリセット回路５４に入力され、平滑回路出力ＳＯがコンパレータ５５の基準電圧Ｖｒより低い信号のため、リセット回路５４の出力でＣＰＵ３１がリセットされる。
【００３２】
また、ＣＰＵ３１が図３（Ｂ）の（ｂ）のようにＣＰＵ３１がＬｏｗ故障した場合の各信号は、同図（ａ）のエンジン回転信号ＥＲに対してＸＯＲ回路信号ＸＯは、エンジン回転信号ＥＲがＨｉｇｈパルスのときＨｉｇｈになり、エンジン回転信号ＥＲがＬｏｗパルスのときＬｏｗとなる。その結果、ＸＯＲ回路信号ＸＯは図３（Ｂ）の（ｃ）に示されるように、エンジン回転信号と同一波形のパルス信号となる。このＸＯＲ回路信号ＸＯを平滑回路５２で平滑した平滑回路出力ＳＯは図３（Ｂ）の（ｄ）のようになり、一点鎖線で示される基準値より低い信号となる。この平滑回路出力ＳＯがリレー駆動回路５３に入力されると、図３（Ｂ）の（ｅ）に示されるようにリレー駆動信号ＲＬＤもＬｏｗ信号となり、電源リレーＲＬはＯＦＦされ、モータ駆動回路３２へのバッテリ１４からの電力供給が遮断される。また、平滑回路出力ＳＯはリセット回路５４に入力され、平滑回路出力ＳＯがコンパレータ５５の基準電圧Ｖｒより低い信号のため、リセット回路５４の出力でＣＰＵ３１がリセットされる。
【００３３】
更に、ＣＰＵ３１が不定故障した場合の各信号は図３（Ｃ）のようになり、同図（ａ）のエンジン回転信号ＥＲに対してＣＰＵ駆動信号ＣＤは例えば図３（Ｃ）の（ｂ）のようになる。この場合、エンジン回転信号ＥＲとＣＰＵ駆動信号ＣＤに対して排他的論理和演算を行ったＸＯＲ回路信号ＸＯは図３（Ｃ）の（ｃ）のようになり、ＸＯＲ回路信号ＸＯを平滑した平滑回路出力ＳＯは図３（Ｃ）の（ｄ）のように、一点鎖線で示される基準値に対して高低の信号となる。この平滑回路出力ＳＯがリレー駆動回路５３に入力されると、リレー駆動信号ＲＬＤは図３（Ｃ）の（ｅ）のように、基準値よりも低い信号時間にＬｏｗ信号となり、電源リレーＲＬがＯＦＦされモータ駆動回路３２へのバッテリ１４からの電力供給が遮断される。また、平滑回路出力ＳＯがリセット回路５４に入力されると、平滑回路出力ＳＯにコンパレータ５５の基準電圧Ｖｒより低い部分が存在するため、ＣＰＵ３１がリセットされる。
【００３４】
ＣＰＵ３１がＨｉｇｈ故障した場合及びＣＰＵ３１がＬｏｗ故障した場合、図３（Ａ）の（ｃ）及び図３（Ｂ）の（ｃ）に示されるようにＸＯＲ回路信号ＸＯはパルス信号となる。パルス信号のＸＯＲ回路信号ＸＯを、平滑回路５２を通さずに直接リレー駆動回路５３に入力すると、電源リレーＲＬはＯＮ／ＯＦＦ発振する。パルス信号のＸＯＲ回路信号ＸＯを、平滑回路５２に通すこと
によって、平滑安定化された平滑回路出力ＳＯはリレー駆動の閾値である基準値よりも低いＬｏｗ信号となり、電源リレーＲＬはＯＦＦされる。
【００３５】
なお、エンジン回転信号ＥＲに対してＣＰＵ３１で行われる所定の演算は反転演算に限らず、反転演算とオフセット処理する演算或いは位相を変換する演算のような複雑な演算を組み合わせても良い。複雑な演算を組み合わせることによって、ＣＰＵ３１の暴走時の動作異常の検出度を高めることができる。
【００３６】
平滑回路出力ＳＯがＣＰＵ３１の暴走等によってＬｏｗ信号となった場合、リセット回路５４に設けられた駆動回路はＨｉｇｈ信号を出力して強制的にＣＰＵ３１をリセットする。また、リレー溶着チェック等の初期診断時には、リセット回路５４の駆動回路の電源をＯＦＦにして、モータ２０が駆動されるアシスト許可時のみ駆動回路の電源をＯＮにする。このようにすることによって、誤ってＣＰＵ３１がリセットされるのを防止する。
【００３７】
以上、本発明の実施形態について具体的に説明してきたが、本発明はこれに限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更可能である。上述では論理演算をＨｉｇｈで構成しているが、Ｌｏｗで構成しても良い。また、ＸＯＲ回路は他の論理素子を用いて構成することができ、電源リレーも電子スイッチ等の他のＯＮ／ＯＦＦスイッチング手段を用いることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る電動パワーステアリング装置のＣＰＵの異常検出系を示す図である。
【図２】ＣＰＵが正常に動作している場合の、エンジン回転信号とＣＰＵ異常検出系の各信号を示す波形図である。
【図３】ＣＰＵの動作が異常である場合の、エンジン回転信号とＣＰＵ異常検出系の各信号を示す波形図である。
【図４】一般的な電動パワーステアリング装置の構成例を示す図である。
【図５】電動パワーステアリング装置のコントロールユニットの構成例を示すブロック図である。
【図６】モータ駆動回路の構成例を示す結線図である。
【図７】従来の電動パワーステアリング装置のＣＰＵの異常検出系を示す図である。
【符号の説明】
【００３９】
１３            バッテリ
３０            コントロールユニット
３１            ＣＰＵ
５０            ＣＰＵ異常検出系
５１            ＸＯＲ（排他的論理和）回路
５２            平滑回路
５３            リレー駆動回路
５４            リセット回路
５５            コンパレータ
【図１】
2009190501.tif 000003
【図２】
2009190501.tif 000004
【図３】
2009190501.tif 000005
【図４】
2009190501.tif 000006
【図５】
2009190501.tif 000007
【図６】
2009190501.tif 000008
【図７】
2009190501.tif 000009