(57)【要約】【課題】本発明は、複数の半導体チップを備えた電子装置及びその製造方法に関し、電子装置の歩留まりを向上させることのできる電子装置及びその製造方法を提供することを目的とする。【解決手段】電極パッド２３を有する半導体チップ１４を封止する封止樹脂１６と、封止樹脂１６の下面１６Ａから突出する接続端子１７と、電極パッド２３と接続端子１７とを電気的に接続すると共に、封止樹脂１６により封止された金属ワイヤ１８と、を有する半導体装置１１−１，１１−２，１１−３を複数有し、封止樹脂１６の上部に、金属ワイヤ１８の一部を露出すると共に、他の半導体装置１１−２，１１−３の接続端子１７の一部を収容する凹部２６を設け、複数の半導体装置１１−１，１１−２，１１−３を積み重ねると共に、凹部２６から露出された部分の金属ワイヤ１８と他の半導体装置１１−２，１１−３に設けられた接続端子１７とを電気的に接続した。【選択図】図８
2009152385.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドを有した半導体チップと、前記半導体チップを封止する封止樹脂と、前記封止樹脂の下面に設けられ、前記封止樹脂の下面から突出する接続端子と、前記電極パッドと前記接続端子とを電気的に接続すると共に、前記封止樹脂により封止された金属ワイヤと、を有する半導体装置を複数備えた電子装置であって、
前記封止樹脂の上部に、前記金属ワイヤの一部を露出すると共に、他の前記半導体装置に設けられた前記接続端子の少なくとも一部を収容する凹部を設け、
複数の前記半導体装置を積み重ねると共に、前記凹部から露出された部分の前記金属ワイヤと前記他の半導体装置に設けられた前記接続端子とを電気的に接続したことを特徴とする電子装置。
【請求項２】
前記凹部から露出された部分の前記金属ワイヤと前記他の半導体装置に設けられた前記接続端子とを、はんだを介して、電気的に接続することを特徴とする請求項１記載の電子装置。
【請求項３】
前記金属ワイヤは、Ｃｕワイヤであることを特徴とする請求項１又は２記載の電子装置。
【請求項４】
請求項１ないし３のうち、いずれか１項記載の電子装置の製造方法であって、
前記複数の半導体装置を形成する半導体装置形成工程と、
前記複数の半導体装置の電気的検査を行い、前記電気的検査により良品と判定された半導体装置を取得する良品取得工程と、
前記良品と判定された半導体装置を複数積み重ね、前記凹部から露出された部分の前記金属ワイヤと、他の前記良品と判定された半導体装置に設けられた前記接続端子とを電気的に接続する接続工程と、を含むことを特徴とする電子装置の製造方法。
【請求項５】
前記接続工程では、はんだを介して、前記凹部から露出された部分の前記金属ワイヤと前記他の半導体装置に設けられた前記接続端子とを電気的に接続することを特徴とする請求項４記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に係り、複数の半導体チップを備えた電子装置及びその製造方法に関する。
【背景技術】
【０００２】
図１は、従来の電子装置の断面図である。
【０００３】
図１を参照するに、従来の電子装置２００は、配線基板２０１と、異なる大きさとされた半導体チップ２０２〜２０４と、封止樹脂２０５と、外部接続端子２０６とを有する。
【０００４】
配線基板２０１は、コア基板２１１と、貫通ビア２１２と、パッド２１３，２１６と、ソルダーレジスト層２１４，２１７とを有する。
【０００５】
コア基板２１１は、板状とされた基板であり、貫通孔２１９を有する。貫通ビア２１２は、貫通孔２１９に設けられている。貫通ビア２１２の上端部は、パッド２１３と接続されており、貫通ビア２１２の下端部は、パッド２１６と接続されている。パッド２１３は、コア基板２１１の上面２１１Ａに設けられている。パッド２１３は、貫通ビア２１２の上端部と接続されている。パッド２１３は、半導体チップ２０２と電気的に接続された金属ワイヤ２２２（例えば、Ａｕワイヤ）と接続されている。
【０００６】
ソルダーレジスト層２１４は、パッド２１３の上面を露出するように、コア基板２１１の上面２１１Ａに設けられている。パッド２１６は、コア基板２１１の下面２１１Ｂに設けられている。パッド２１６は、貫通ビア２１２の下端部と接続されている。パッド２１６には、はんだボールを用いた外部接続端子２０６が設けられている。ソルダーレジスト層２１７は、外部接続端子２０６が配設される部分のパッド２１６を露出するように、コア基板２１１の下面２１１Ｂに設けられている。
【０００７】
半導体チップ２０２は、半導体基板２２６と、半導体集積回路２２７と、電極パッド２２８と、保護膜２２９とを有する。半導体集積回路２２７は、半導体基板２２６の表面側に設けられている。電極パッド２２８は、半導体集積回路２２７上に設けられており、半導体集積回路２２７と電気的に接続されている。電極パッド２２８には、一方の端部が配線基板２０１のパッド２１３と接続された金属ワイヤ２２２が接続されている。これにより、半導体チップ２０２は、配線基板２０１と電気的に接続されている。保護膜２２９は、電極パッド２２８を露出するように、半導体集積回路２２７上に設けられている。
【０００８】
上記構成とされた半導体チップ２０２としては、例えば、メモリー用半導体チップを用いることができる。半導体チップ２０２に設けられた電極パッド２２８の面積は小さく、また、電極パッド２２８の配設ピッチは狭い。そのため、半導体チップ２０２単体で、半導体集積回路２２７の動作確認（具体的には、例えば、書き込み検査や読み込み検査等の電気的検査）を行うことは困難である。半導体チップ２０２は、半導体基板２２６の裏面に貼り付けられた粘着部材２３２により、配線基板２０１のソルダーレジスト層２１４上に接着されている。
【０００９】
半導体チップ２０３は、半導体基板２３４と、半導体集積回路２３５と、電極パッド２３６と、保護膜２３７とを有する。半導体集積回路２３５は、半導体基板２３４の表面側に設けられている。電極パッド２３６は、半導体集積回路２３５上に設けられており、半導体集積回路２３５と電気的に接続されている。電極パッド２３６には、半導体チップ２０２の電極パッド２２８と接続された金属ワイヤ２２３と、半導体チップ２０４の電極パッド２４４と接続された金属ワイヤ２２４とが接続されている。これにより、半導体チップ２０３は、半導体チップ２０２，２０４と電気的に接続されている。保護膜２３７は、電極パッド２３６を露出するように、半導体集積回路２３５上に設けられている。
【００１０】
上記構成とされた半導体チップ２０３としては、例えば、メモリー用半導体チップを用いることができる。半導体チップ２０３に設けられた電極パッド２３６の面積は小さく、また、電極パッド２３６の配設ピッチは狭い。そのため、半導体チップ２０３単体で、半導体集積回路２３５の動作確認（具体的には、例えば、書き込み検査や読み込み検査等の電気的検査）を行うことは困難である。半導体チップ２０３は、半導体基板２３４の裏面に貼り付けられた粘着部材２３２により、半導体チップ２０２の保護膜２２９上に接着されている。
【００１１】
半導体チップ２０４は、半導体基板２４２と、半導体集積回路２４３と、電極パッド２４４と、保護膜２４５とを有する。半導体集積回路２４３は、半導体基板２４２の表面側に設けられている。電極パッド２４４は、半導体集積回路２４３上に設けられており、半導体集積回路２４３と電気的に接続されている。電極パッド２４４には、半導体チップ２０３の電極パッド２３６と接続された金属ワイヤ２２４が接続されている。これにより、半導体チップ２０４は、半導体チップ２０３と電気的に接続されている。保護膜２４５は、電極パッド２４４を露出するように、半導体集積回路２４３上に設けられている。
【００１２】
上記構成とされた半導体チップ２０４としては、例えば、メモリー用半導体チップを用いることができる。半導体チップ２０４に設けられた電極パッド２４４の面積は小さく、また、電極パッド２４４の配設ピッチは狭い。そのため、半導体チップ２０４単体で、半導体集積回路２４３の動作確認（具体的には、例えば、書き込み検査や読み込み検査等の電気的検査）を行うことは困難である。半導体チップ２０４は、半導体基板２４２の裏面に貼り付けられた粘着部材２３２により、半導体チップ２０３のソルダーレジスト層２３５上に接着されている。
【００１３】
封止樹脂２０５は、積層された半導体チップ２０２〜２０４及び金属ワイヤ２２２〜２２４を封止するように、配線基板２０１上に設けられている。封止樹脂２０５としては、例えば、熱硬化性を有したモールド樹脂を用いることができる。
【００１４】
外部接続端子２０６は、配線基板２０１のパッド２１６に配設されている。外部接続端子２０６は、マザーボード等の実装基板（図示せず）と電気的に接続される端子である。外部接続端子２０６としては、例えば、はんだボールを用いることができる。
【００１５】
図２〜図７は、従来の電子装置の製造工程を示す図である。図２〜図７において、従来の電子装置２００と同一構成部分には同一符号を付す。
【００１６】
図２〜図７を参照して、従来の電子装置２００の製造方法について説明する。始めに、図２に示す工程では、周知の手法により、配線基板２０１を製造する。次いで、図３に示す工程では、複数の半導体チップ２０２〜２０４を準備する。複数の半導体チップ２０２〜２０４は、良品と確定されていない半導体チップである。
【００１７】
次いで、図４に示す工程では、半導体チップ２０２〜２０４に設けられた半導体基板２２６，２３４，２４２の下面に粘着部材２３２を貼り付ける。次いで、図５に示す工程では、配線基板２０１上に、粘着部材２３２が形成された半導体チップ２０２〜２０４を順次積層し、その後、金属ワイヤ２２２〜２２４を用いて、配線基板２０１及び半導体チップ２０２〜２０４をワイヤボンディング接続する。
【００１８】
次いで、図６に示す工程では、封止樹脂２０５（例えば、モールド樹脂）により、半導体チップ２０２〜２０４及び金属ワイヤ２２２〜２２４を封止する。
【００１９】
次いで、図７に示す工程では、配線基板２０１のパッド２１６に外部接続端子２０６（例えば、はんだバンプ）を形成する。これにより、電子装置２００が製造される（例えば、特許文献１参照。）。
【特許文献１】特開２００７−５８００号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、従来の電子装置２００では、良品と確定されていない半導体チップ２０２〜２０４を配線基板２０１上に積層させていたため、半導体チップ２０２〜２０４に不良品が存在した場合、不良品の半導体チップ２０２〜２０４を有した電子装置２００も不良品となってしまう。これにより、電子装置２００の歩留まりが低下してしまうという問題があった。
【００２１】
そこで本発明は、上述した問題点に鑑みなされたものであり、電子装置の歩留まりを向上させることのできる電子装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明の一観点によれば、電極パッドを有した半導体チップと、前記半導体チップを封止する封止樹脂と、前記封止樹脂の下面に設けられ、前記封止樹脂の下面から突出する接続端子と、前記電極パッドと前記接続端子とを電気的に接続すると共に、前記封止樹脂により封止された金属ワイヤと、を有する半導体装置を複数備えた電子装置であって、前記封止樹脂の上部に、前記金属ワイヤの一部を露出すると共に、他の前記半導体装置に設けられた前記接続端子の少なくとも一部を収容する凹部を設け、複数の前記半導体装置を積み重ねると共に、前記凹部から露出された部分の前記金属ワイヤと前記他の半導体装置に設けられた前記接続端子とを電気的に接続したことを特徴とする電子装置が提供される。
【００２３】
本発明によれば、封止樹脂の上部に、金属ワイヤの一部を露出すると共に、他の半導体装置に設けられた接続端子の少なくとも一部を収容する凹部を設けることにより、電気的検査（例えば、書き込み検査や読み込み検査等の検査）において良品と判定された半導体装置（ＫＧＤ（Known Good Die）と判定された半導体チップのみを備えた半導体装置）のみを積み重ねて、電子装置を構成することが可能となるため、電子装置の歩留まりを向上させることができる。
【００２４】
また、請求項１ないし３のうち、いずれか１項記載の電子装置の製造方法であって、前記複数の半導体装置を形成する半導体装置形成工程と、前記複数の半導体装置の電気的検査を行い、前記電気的検査により良品と判定された半導体装置を取得する良品取得工程と、前記良品と判定された半導体装置を複数積み重ね、前記凹部から露出された部分の前記金属ワイヤと、他の前記良品と判定された半導体装置に設けられた前記接続端子とを電気的に接続する接続工程と、を含むことを特徴とする電子装置の製造方法が提供される。
【００２５】
これにより、予め良品と判定された半導体装置のみを積み重ねて、電子装置を構成することが可能となるため、電子装置の歩留まりを向上させることができる。
【発明の効果】
【００２６】
本発明によれば、複数の半導体チップを備えた電子装置の歩留まりを向上できる。
【発明を実施するための最良の形態】
【００２７】
次に、図面に基づいて本発明の実施の形態について説明する。
【００２８】
（実施の形態）
図８は、本発明の実施の形態に係る電子装置の断面図である。
【００２９】
図８を参照するに、本実施の形態の電子装置１０は、半導体装置１１−１，１１−２，１１−３が積み重ねられた構成とされている。半導体装置１１−１，１１−２，１１−３は、積み重ねられる前に行われる電気的検査（例えば、書き込み検査や読み込み検査等の検査）において、良品と判定された半導体装置である。
【００３０】
半導体装置１１−１は、半導体装置１１−２，１１−３と同様な構成とされている。そこで、説明の便宜上、半導体装置１１−１の構成要素の符号には、「−１」を付し、半導体装置１１−２の構成要素の符号には、「−２」を付し、半導体装置１１−３の構成要素の符号には、「−３」を付して、半導体装置１１−１〜１１−３の構成について、以下に説明する。
【００３１】
半導体装置１１−１は、粘着部材１３−１と、半導体チップ１４−１と、封止樹脂１６−１と、接続端子１７−１と、金属ワイヤ１８−１とを有する。
【００３２】
粘着部材１３−１は、半導体チップ１４−１の下面（具体的には、後述する半導体基板２１−１の裏面２１−１Ｂ）に設けられている。粘着部材１３−１は、半導体装置１１−１を製造する際、後述する図９に示す導電性を有した支持体３５に半導体チップ１４−１を固定するための部材である。粘着部材１３−１の下面１３−１Ａは、封止樹脂１６−１の下面１６−１Ａと略面一となるように構成されている。粘着部材１３−１としては、例えば、ダイアタッチフィルムや接着剤等を用いることができる。
【００３３】
半導体チップ１４−１は、半導体基板２１−１と、半導体集積回路２２−１と、電極パッド２３−１と、保護膜２４−１とを有する。半導体基板２１−１は、板状とされた基板である。半導体基板２１−１としては、例えば、シリコン基板を用いることができる。半導体基板２１−１としてシリコン基板を用いた場合、半導体基板２１−１の厚さは、例えば、５０μｍ〜１００μｍとすることができる。
【００３４】
半導体集積回路２２−１は、半導体基板２１−１の表面２１−１Ａ側に設けられている。半導体集積回路２２−１は、図示していない拡散層、絶縁膜、ビア、及び配線により構成された回路である。
【００３５】
電極パッド２３−１は、半導体集積回路２２−１上に設けられている。電極パッド２３−１は、半導体集積回路２２−１に設けられた拡散層、ビア、及び配線（全て図示せず）と電気的に接続されている。
【００３６】
保護膜２４−１は、電極パッド２３−１の上面を露出するように、半導体集積回路２２−１上に設けられている。保護膜２４−１は、半導体集積回路２２−１を保護するための膜である。保護膜２４−１としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。また、ＳｉＮ膜やＰＳＧ膜等の膜の上にポリイミド膜を形成してもよい。
【００３７】
上記構成とされた半導体チップ１４−１としては、例えば、メモリー用半導体チップ（具体的には、例えば、ＮＡＮＤ型フラッシュメモリー）を用いることができる。
【００３８】
封止樹脂１６−１は、半導体チップ１４−１と、金属ワイヤ１８−１の一部とを封止している。封止樹脂１６−１の下面１６−１Ａは、粘着部材１３−１の下面１３−１Ａと略面一となるように構成されている。封止樹脂１６−１は、半導体装置１１−２に設けられた接続端子１７−２の一部を収容可能な凹部２６−１を有する。
【００３９】
凹部２６−１は、接続端子１７−２と対向する封止樹脂１６−１の上部に設けられている。凹部２６−１は、凹部２６−１に収容された部分の接続端子１７−２との間に隙間が形成されるような形状（接続端子１７−２の外形サイズよりも少し大きい）とされている。凹部２６−１は、金属ワイヤ１８−１の一部を露出している。つまり、凹部２６−１の内壁の一部は、凹部２６−１から露出された部分の金属ワイヤ１８−１で構成されている。凹部２６−１は、接続端子１７−２の一部を収容することにより、凹部２６−１と接続端子１７−２との隙間に設けられたはんだ２７−１を介して、接続端子１７−２と金属ワイヤ１８−１とを電気的に接続するためのものである。
【００４０】
このように、半導体装置１１−１に設けられた封止樹脂１６−１の上部に、半導体装置１１−２に設けられた接続端子１７−２の一部を収容すると共に、接続端子１７−１及び半導体チップ１４−１と電気的に接続された金属ワイヤ１８−１の一部を露出する凹部２６−１を設けることにより、電気的検査（例えば、読み込み検査や書き込み検査等の検査）において良品と判定された半導体装置１１−１上に、電気的検査（例えば、読み込み検査や書き込み検査等の検査）において良品と判定された半導体装置１１−２（この場合、他の半導体装置）を実装することが可能となるため、電子装置１０の歩留まりを向上させることができる。
【００４１】
接続端子１７−２の突出量（封止樹脂１６−２の下面１６−２Ａからの接続端子１７−２の突出量）が１００μｍの場合、凹部２６−１の深さは、例えば、８０μｍとすることができる。
【００４２】
上記構成とされた封止樹脂１６−１としては、例えば、モールド樹脂を用いることができる。封止樹脂１６−１としてモールド樹脂を用いる場合、モールド樹脂は、例えば、トランスファーモールド法により形成することができる。この場合、モールド樹脂の材料としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。また、半導体チップ１４−１の厚さが６０μｍ〜１００μｍの場合、半導体チップ１４−１上に形成された部分の封止樹脂１６−１の厚さは、例えば、９０μｍとすることができる。
【００４３】
接続端子１７−１は、封止樹脂１６−１の下面１６−１Ａに設けられている。接続端子１７−１の上部は、金属ワイヤ１８−１と接続されている。接続端子１７−１は、金属ワイヤ１８−１を介して、電極パッド２３−１と電気的に接続されている。これにより、接続端子１７−１は、半導体チップ１４−１と電気的に接続される。接続端子１７−１は、半導体装置１１−１に半導体装置１１−２を実装する前に、電気的検査装置（例えば、プローブ装置）を用いて、半導体装置１１−１の電気的検査（例えば、半導体チップ１４−１への読み込み検査や書き込み検査等の検査）を行う際、電気的検査装置の検査用端子が接続される端子である。半導体装置１１−１は、この電気的検査により、良品と判定された半導体装置である。言い換えれば、半導体装置１１−１は、ＫＧＤ（Known Good Dieと判定された半導体チップ１４−１のみを備えた半導体装置である。
【００４４】
また、接続端子１７−１は、電子装置１０の外部接続端子として機能する。電子装置１０をマザーボード等の実装基板（図示せず）に実装する際、接続端子１７−１は、例えば、実装基板のパッド（図示せず）と電気的に接続される。接続端子１７−１としては、例えば、実装基板のパッド（図示せず）側からＡｕ層（例えば、厚さ０．１μｍ）と、Ｐｄ層（例えば、厚さ０．１μｍ）と、Ｎｉ層（例えば、厚さ３μｍ）と、Ａｕ層（例えば、厚さ０．５μｍ）とを順次積層したＡｕ／Ｐｄ／Ｎｉ／Ａｕ積層膜を用いることができる。
【００４５】
金属ワイヤ１８−１は、その一方の端部が電極パッド２３−１と接続されており、他方の端部が接続端子１７−１の上部と接続されている。金属ワイヤ１８−１は、その一部が凹部２６−１から露出されている。凹部１８−１から露出された部分の金属ワイヤ１８−１は、凹部２６−１の面２６−１Ａの一部を構成している。凹部２６−１から露出された部分の金属ワイヤ１８−１は、はんだ２７−１を介して、半導体装置１１−２に設けられた接続端子１７−２と電気的に接続されている。凹部１８−１から露出されていない部分の金属ワイヤ１８−１は、封止樹脂１６−１により封止されている。金属ワイヤ１８−１としては、例えば、Ｃｕワイヤを用いるとよい。
【００４６】
このように、はんだ２７−１を介して、半導体装置１１−２に設けられた接続端子１７−２と電気的に接続される金属ワイヤ１８−１としてＣｕワイヤを用いることにより、はんだ２７−１を溶融させて、接続端子１７−２と金属ワイヤ１８−１とを電気的に接続する際、はんだ２７−１に金属ワイヤ１８−１が溶け出すことを防止できる。
【００４７】
金属ワイヤ１８−１としてＣｕワイヤを用いた場合、金属ワイヤ１８−１の直径は、例えば、２５μｍとすることができる。また、Ｃｕワイヤは、ボンディング装置により形成することができる。電極パッド２３−１の上面を基準としたときの金属ワイヤ１８−１の高さＴ１は、例えば、４０μｍとすることができる。
【００４８】
半導体装置１１−２は、粘着部材１３−２と、半導体チップ１４−２と、封止樹脂１６−２と、接続端子１７−２と、金属ワイヤ１８−２とを有する。
【００４９】
粘着部材１３−２は、半導体チップ１４−２の下面（具体的には、後述する半導体基板２１−２の裏面２１−２Ｂ）に設けられている。粘着部材１３−２は、半導体装置１１−２を製造する際、後述する図９に示す導電性を有した支持体１５に半導体チップ１４−２を固定するための部材である。粘着部材１３−２の下面１３−２Ａは、封止樹脂１６−２の下面１６−２Ａと略面一となるように構成されている。粘着部材１３−２としては、例えば、ダイアタッチフィルムや接着剤等を用いることができる。
【００５０】
半導体チップ１４−２は、半導体基板２１−２と、半導体集積回路２２−２と、電極パッド２３−２と、保護膜２４−２とを有する。半導体基板２１−２は、板状とされた基板である。半導体基板２１−２としては、例えば、シリコン基板を用いることができる。半導体基板２１−２としてシリコン基板を用いた場合、半導体基板２１−２の厚さは、例えば、５０μｍ〜１００μｍとすることができる。
【００５１】
半導体集積回路２２−２は、半導体基板２１−２の表面２１−２Ａ側に設けられている。半導体集積回路２２−２は、図示していない拡散層、絶縁膜、ビア、及び配線により構成された回路である。
【００５２】
電極パッド２３−２は、半導体集積回路２２−２上に設けられている。電極パッド２３−２は、半導体集積回路２２−２に設けられた拡散層、ビア、及び配線（全て図示せず）と電気的に接続されている。
【００５３】
保護膜２４−２は、電極パッド２３−２の上面を露出するように、半導体集積回路２２−２上に設けられている。保護膜２４−２は、半導体集積回路２２−２を保護するための膜である。保護膜２４−２としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。また、ＳｉＮ膜やＰＳＧ膜等の膜の上にポリイミド膜を形成してもよい。
【００５４】
上記構成とされた半導体チップ１４−２としては、例えば、メモリー用半導体チップ（具体的には、例えば、ＮＡＮＤ型フラッシュメモリー）を用いることができる。
【００５５】
封止樹脂１６−２は、半導体チップ１４−２と、金属ワイヤ１８−２の一部とを封止している。封止樹脂１６−２の下面１６−２Ａは、粘着部材１３−２の下面１３−２と略面一となるように構成されている。封止樹脂１６−２は、半導体装置１１−２に設けられた接続端子１７−３の一部を収容可能な凹部２６−２を有する。
【００５６】
凹部２６−２は、封止樹脂１６−２の上面１６−２Ｂに対応する封止樹脂１６−２のうち、接続端子１７−３と対向する部分の封止樹脂１６−２に設けられている。凹部２６−２は、凹部２６−２に収容された部分の接続端子１７−３との間に隙間が形成されるような形状（接続端子１７−３の外形サイズよりも少し大きい）とされている。凹部２６−２は、金属ワイヤ１８−２の一部を露出している。凹部２６−２は、半導体装置１１−３（この場合、他の半導体装置）に設けられた接続端子１７−３の一部を収容することにより、凹部２６と接続端子１７−３との隙間に設けられたはんだ２７−２を介して、接続端子１７−２と金属ワイヤ１８−２とを電気的に接続するためのものである。
【００５７】
このように、半導体装置１１−２に設けられた封止樹脂１６−２の上部に、半導体装置１１−３に設けられた接続端子１７−３の一部を収容すると共に、接続端子１７−２及び半導体チップ１４−２と電気的に接続された金属ワイヤ１８−２の一部を露出する凹部２６−２を設けることにより、電気的検査（例えば、半導体チップ１４−２への読み込み検査や書き込み検査等の検査）において良品と判定された半導体装置１１−２上に、電気的検査（例えば、読み込み検査や書き込み検査等の検査）において良品と判定された半導体装置１１−３を実装することが可能となるため、電子装置１０の歩留まりを向上させることができる。
【００５８】
接続端子１７−３の突出量（封止樹脂１６−３の下面１６−３Ａからの接続端子１７−３の突出量）が１００μｍの場合、凹部２６−２の深さは、例えば、８０μｍとすることができる。
【００５９】
上記構成とされた封止樹脂１６−２としては、例えば、モールド樹脂を用いることができる。封止樹脂１６−２としてモールド樹脂を用いる場合、モールド樹脂は、例えば、トランスファーモールド法により形成することができる。この場合、モールド樹脂の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。また、半導体チップ１４−２の厚さが６０μｍ〜１００μｍの場合、半導体チップ１４−２上に形成された部分の封止樹脂１６−２の厚さは、例えば、９０μｍとすることができる。
【００６０】
接続端子１７−２は、封止樹脂１６−２の下面１６−２Ａに設けられている。接続端子１７−２の上部は、金属ワイヤ１８−２と接続されている。接続端子１７−２は、金属ワイヤ１８−２を介して、電極パッド２３−２と電気的に接続されている。これにより、接続端子１７−２は、半導体チップ１４−２と電気的に接続される。接続端子１７−２は、半導体装置１１−２を半導体装置１１−１に実装する前に、電気的検査装置（例えば、プローブ装置）を用いて、半導体装置１１−２の電気的検査（例えば、半導体チップ１４−２への読み込み検査や書き込み検査等の検査）を行う際、電気的検査装置の検査用端子が接続される端子である。半導体装置１１−２は、この電気的検査により、良品と判定された半導体装置である。言い換えれば、半導体装置１２−１は、ＫＧＤ（Known Good Dieと判定された半導体チップ１４−２のみを備えた半導体装置である。
【００６１】
接続端子１７−２は、良品と判定された半導体装置１１−１上に、良品と判定された半導体装置１１−２を実装する際、半導体装置１１−１と半導体装置１１−２とを電気的に接続するための内部接続端子である。接続端子１７−２は、凹部２６−１に配置されたはんだ２７−１を介して、金属ワイヤ１８−１と電気的に接続されている。接続端子１７−２としては、例えば、はんだ２７−１と接触する側からＡｕ層（例えば、厚さ０．１μｍ）と、Ｐｄ層（例えば、厚さ０．１μｍ）と、Ｎｉ層（例えば、厚さ３μｍ）と、Ａｕ層（例えば、厚さ０．５μｍ）とを順次積層したＡｕ／Ｐｄ／Ｎｉ／Ａｕ積層膜を用いることができる。
【００６２】
金属ワイヤ１８−２は、その一方の端部が電極パッド２３−２と接続されており、他方の端部が接続端子１７−２の上部と接続されている。金属ワイヤ１８−２は、その一部が凹部２６−２から露出されている。凹部１８−２から露出された部分の金属ワイヤ１８−２は、凹部２６−２の面２６−２Ａの一部を構成している。凹部２６−２から露出された部分の金属ワイヤ１８−２は、はんだ２７−２を介して、半導体装置１１−３に設けられた接続端子１７−３と電気的に接続されている。凹部１８−２から露出されていない部分の金属ワイヤ１８−２は、封止樹脂１６−２により封止されている。金属ワイヤ１８−２としては、例えば、Ｃｕワイヤを用いるとよい。
【００６３】
このように、はんだ２７−２を介して、半導体装置１１−３に設けられた接続端子１７−３と電気的に接続される金属ワイヤ１８−２としてＣｕワイヤを用いることにより、はんだ２７−２を溶融させて、接続端子１７−３と金属ワイヤ１８−２とを電気的に接続する際、はんだ２７−２に金属ワイヤ１８−２が溶け出すことを防止できる。
【００６４】
金属ワイヤ１８−２としてＣｕワイヤを用いた場合、金属ワイヤ１８−２の直径は、例えば、２５μｍとすることができる。電極パッド２３−２の上面を基準としたときの金属ワイヤ１８−２の高さＴ２は、例えば、４０μｍとすることができる。
【００６５】
半導体装置１１−３は、粘着部材１３−３と、半導体チップ１４−３と、封止樹脂１６−３と、接続端子１７−３と、金属ワイヤ１８−３とを有する。
【００６６】
粘着部材１３−３は、半導体チップ１４−３の下面（具体的には、後述する半導体基板２１−３の裏面２１−３Ｂ）に設けられている。粘着部材１３−３は、半導体装置１１−３を製造する際、後述する図９に示す導電性を有した支持体３５に半導体チップ１４−３を固定するための部材である。粘着部材１３−３の下面１３−３Ａは、封止樹脂１６−３の下面１６−３Ａと略面一となるように構成されている。粘着部材１３−３としては、例えば、ダイアタッチフィルムや接着剤等を用いることができる。
【００６７】
半導体チップ１４−３は、半導体基板２１−３と、半導体集積回路２２−３と、電極パッド２３−３と、保護膜２４−３とを有する。半導体基板２１−３は、板状とされた基板である。半導体基板２１−３としては、例えば、シリコン基板を用いることができる。半導体基板２１−３としてシリコン基板を用いた場合、半導体基板２１−３の厚さは、例えば、５０μｍ〜１００μｍとすることができる。
【００６８】
半導体集積回路２２−３は、半導体基板２１−３の表面２１−３Ａ側に設けられている。半導体集積回路２２−３は、図示していない拡散層、絶縁膜、ビア、及び配線により構成された回路である。
【００６９】
電極パッド２３−３は、半導体集積回路２２−３上に設けられている。電極パッド２３−３は、半導体集積回路２２−３に設けられた拡散層、ビア、及び配線（全て図示せず）と電気的に接続されている。
【００７０】
保護膜２４−３は、電極パッド２３−３を露出するように、半導体集積回路２２−３上に設けられている。保護膜２４−３は、半導体集積回路２２−３を保護するための膜である。保護膜２４−３としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。また、ＳｉＮ膜やＰＳＧ膜等の膜の上にポリイミド膜を形成してもよい。
【００７１】
上記構成とされた半導体チップ１４−３としては、例えば、メモリー用半導体チップ（具体的には、例えば、ＮＡＮＤ型フラッシュメモリー）を用いることができる。
【００７２】
封止樹脂１６−３は、半導体チップ１４−３と、金属ワイヤ１８−３の一部とを封止している。封止樹脂１６−３の下面１６−３Ａは、粘着部材１３−３の下面１３−３と略面一となるように構成されている。封止樹脂１６−３は、先に説明した凹部２６−１，２６−２と同様な形状とされた凹部２６−３を有する。
【００７３】
凹部２６−３は、封止樹脂１６−３の上部に設けられている。凹部２６−３は、金属ワイヤ１８−３の一部を露出している。凹部２６−３から露出された部分の金属ワイヤ１８−３は、凹部２６−３の面２６−３Ａの一部を構成している。
【００７４】
このように、半導体装置１１−３に設けられた封止樹脂１６−３の上部に、接続端子１７−３及び半導体チップ１４−３と電気的に接続された金属ワイヤ１８−３の一部を露出する凹部２６−３を設けることにより、電気的検査（例えば、半導体チップ１４−３への読み込み検査や書き込み検査等の検査）において良品と判定された半導体装置１１−３上に、電気的検査（例えば、読み込み検査や書き込み検査等の検査）において良品と判定された半導体装置１１−１又は半導体装置１１−２を実装することができる。
【００７５】
上記構成とされた封止樹脂１６−３としては、例えば、モールド樹脂を用いることができる。封止樹脂１６−３としてモールド樹脂を用いる場合、モールド樹脂は、例えば、トランスファーモールド法により形成することができる。この場合、モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。モールド樹脂の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。また、半導体チップ１４−３の厚さが６０μｍ〜１００μｍの場合、半導体チップ１４−３上に形成された部分の封止樹脂１６−３の厚さは、例えば、９０μｍとすることができる。
【００７６】
接続端子１７−３は、封止樹脂１６−３の下面１６−３Ａに設けられている。接続端子１７−３の上部は、金属ワイヤ１８−３と接続されている。接続端子１７−３は、金属ワイヤ１８−３を介して、電極パッド２３−３と電気的に接続されている。これにより、接続端子１７−３は、半導体チップ１４−３と電気的に接続される。接続端子１７−３は、半導体装置１１−３を半導体装置１１−２に実装する前に、電気的検査装置（例えば、プローブ装置）を用いて、半導体装置１１−３の電気的検査（例えば、半導体チップ１４−３への読み込み検査や書き込み検査等の検査）を行う際、電気的検査装置の検査用端子が接続される端子である。半導体装置１１−３は、この電気的検査により、良品と判定された半導体装置である。
【００７７】
接続端子１７−３は、良品と判定された半導体装置１１−２上に、良品と判定された半導体装置１１−３を実装する際、半導体装置１１−２と半導体装置１１−３とを電気的に接続するための内部接続端子である。接続端子１７−３は、凹部２６−２に配置されたはんだ２７−２を介して、金属ワイヤ１８−２と電気的に接続されている。これにより、接続端子１７−３は、半導体装置１１−２を介して、半導体装置１１−１に設けられた接続端子１７−１と電気的に接続されている。接続端子１７−３としては、例えば、はんだ２７−２と接触する側からＡｕ層（例えば、厚さ０．１μｍ）と、Ｐｄ層（例えば、厚さ０．１μｍ）と、Ｎｉ層（例えば、厚さ３μｍ）と、Ａｕ層（例えば、厚さ０．５μｍ）とを順次積層したＡｕ／Ｐｄ／Ｎｉ／Ａｕ積層膜を用いることができる。
【００７８】
金属ワイヤ１８−３は、その一方の端部が電極パッド２３−３と接続されており、他方の端部が接続端子１７−３の上部と接続されている。金属ワイヤ１８−３は、その一部が凹部２６−３から露出されている。凹部１８−３から露出された部分の金属ワイヤ１８−３は、凹部２６−３の面２６−３Ａの一部を構成している。凹部１８−３から露出されていない部分の金属ワイヤ１８−３は、封止樹脂１６−３により封止されている。金属ワイヤ１８−３としては、例えば、Ｃｕワイヤを用いるとよい。金属ワイヤ１８−３としてＣｕワイヤを用いた場合、金属ワイヤ１８−３の直径は、例えば、２５μｍとすることができる。電極パッド２３−３の上面を基準としたときの金属ワイヤ１８−３の高さＴ３は、例えば、４０μｍとすることができる。
【００７９】
本実施の形態の電子装置によれば、半導体装置１１−１に設けられた封止樹脂１６−１の上部に、半導体チップ１４−１及び接続端子１７−１と電気的に接続された金属ワイヤ１８−１の一部を露出すると共に、半導体装置１１−２に設けられた接続端子１７−２の一部を収容する凹部２６−１を設け、半導体装置１１−２に設けられた封止樹脂１６−２の上部に、半導体チップ１４−２及び接続端子１７−２と電気的に接続された金属ワイヤ１８−２の一部を露出すると共に、半導体装置１１−３に設けられた接続端子１７−３の一部を収容する凹部２６−２を設けることにより、電気的検査（例えば、書き込み検査や読み込み検査等の検査）において良品と判定された半導体装置１１−１〜１１−３（ＫＧＤ（Known Good Die）と判定された半導体チップ１４−１，１４−２，１４−３のみを備えた半導体装置）を積み重ねて、電子装置１０を構成することが可能となるため、電子装置１０の歩留まりを向上させることができる。
【００８０】
なお、本実施の形態において、半導体装置１１−３に設けられた凹部２６−３を樹脂で封止してもよい。また、本実施の形態において、凹部２６−２，２６−３の形状を、接続端子１７−２，１７−３全体を収容するような形状としてもよい。
【００８１】
図９〜図２１は、本発明の実施の形態の電子装置の製造工程を示す図である。図９〜図２１では、電気的検査において良品と判定された後の半導体装置及びその構成要素の符号に「−１」又は「−２」或いは「−３」を付し、電気的検査において良品と判定される前の半導体装置及びその構成要素には、良品と判定された後の半導体装置及びその構成要素の符号から「−１」、「−２」、及び「−３」を取り除いた符号を用いる。具体的には、例えば、電気的検査において良品と判定された半導体装置の符号を１１−１，１１−２，１１−３とした場合、電気的検査が行われる前の半導体装置の符号を１１とする。また、図９〜図２１において、本実施の形態の電子装置１０と同一構成部分には同一符号を付す。
【００８２】
図９〜図２１を参照して、本実施の形態の電子装置１０の製造方法について説明する。始めに、図９に示す工程では、導電性を有した支持体３５の上面３５Ａに、開口部３６Ａを有したレジスト膜３６を形成する。導電性を有した支持体３５としては、例えば、Ｃｕ板を用いることができる。開口部３６Ａは、接続端子１７の形成領域に対応する部分の支持体３５の上面３５Ａを露出するように形成する。
【００８３】
次いで、図１０に示す工程では、支持体３５に、接続端子１７の形状に対応した凹部３８を形成する。凹部３８は、接続端子１７を形成するためのものである。
【００８４】
次いで、図１１に示す工程では、凹部３８に接続端子１７を形成する。このとき、接続端子１７の上面１７Ａが支持体３５の上面３５Ａと略面一となるように、接続端子１７を形成する。具体的には、例えば、接続端子１７としてＡｕ／Ｐｄ／Ｎｉ／Ａｕ積層膜を用いる場合、支持体３５を給電層とする電解めっき法により、Ａｕ層（例えば、厚さ０．１μｍ）と、Ｐｄ層（例えば、厚さ０．１μｍ）と、Ｎｉ層（例えば、厚さ３μｍ）と、Ａｕ層（例えば、厚さ０．５μｍ）とを順次析出成長させることにより、接続端子１７を形成する。なお、電解めっき法により、凹部３８に接続端子１７を形成した際、接続端子１７の上部が窪んだ形状になったとしても、接続端子１７の窪みは、封止樹脂１６により封止される。
【００８５】
次いで、図１２に示す工程では、図１１に示すレジスト膜３６を除去する。次いで、図１３に示す工程では、粘着部材１３により、支持体３５の上面３５Ａに、半導体基板２１、半導体集積回路２２、電極パッド２３、及び保護膜２４を備えた半導体チップ１４（例えば、メモリー用半導体チップ）を固定する。粘着部材１３は、半導体基板２１の裏面２１Ｂと支持体３５の上面３５Ａとに接触するように配置する。粘着部材１３としては、例えば、ダイアタッチフィルムや接着剤等を用いることができる。
【００８６】
なお、半導体チップ１４に設けられた電極パッド２３の面積は小さく、かつ電極パッド２３の配設ピッチは狭いため、半導体チップ１４単体で、半導体チップ１４の書き込み検査や読み込み検査等の電気的検査を行うことは困難である。そのため、この段階での半導体チップ１４は、良品と判定された半導体チップ（ＫＧＤ（Known Good Die））ではない。言い換えれば、半導体チップ１４は、良品の可能性もあるし、不良品の可能性もある半導体チップである。
【００８７】
次いで、図１４を示す工程では、金属ワイヤ１８により、接続端子１７と電極パッド２３とを電気的に接続する。このとき、後述する図１５に示す金型４１に設けられた突出部４２と金属ワイヤ１８の一部とが接触するように、金属ワイヤ１８を配置する。金属ワイヤ１８としては、例えば、Ｃｕワイヤを用いるとよい。このように、金属ワイヤ１８としてＣｕワイヤを用いることにより、はんだ１７を介して、他の半導体装置に設けられた接続端子１７と金属ワイヤ１８とを電気的に接続する際、はんだ１７に金属ワイヤ１８が溶け出すことを防止できる。
【００８８】
次いで、図１５に示す工程では、凹部２６の形状に対応する突出部４２を有した金型４１を支持体３５上に配置し、金型４１と支持体３５との隙間を充填するように、モールド樹脂を配置することにより、凹部２６を有した封止樹脂１６を形成する。このとき、封止樹脂１６の上面１６Ｂ及び下面１６Ａは、略平坦な面に形成される。封止樹脂１６は、半導体チップ１４と、金属ワイヤ１８の一部（突出部４２と接触していない部分の金属ワイヤ１８）とを封止するように形成する。封止樹脂１６を形成する際、金型４１の突出部４２と接触する部分の金属ワイヤ１８は、突出部４２により変形させられて、凹部２６の面２６Ａの一部を構成する。
【００８９】
次いで、図１６に示す工程では、図１５に示す金型４１を除去する。次いで、図１７に示す工程では、エッチングにより、図１６に示す支持体３５を除去する。これにより、半導体装置１１が製造される。
【００９０】
次いで、図１８に示す工程では、複数の半導体装置１１を準備する。この段階では、複数の半導体装置１１には、良品の半導体装置１１と、不良品の半導体装置１１とが混在している。
【００９１】
次いで、図１９に示す工程では、図１８に示す工程において準備した複数の半導体装置１１の電気的検査（例えば、半導体チップ１４への読み込み検査や書き込み検査等の検査）を行って、良品と判定された半導体装置１１−１，１１−２，１１−３を取得する（良品取得工程）。具体的には、上記電気的検査は、例えば、電気的検査装置（例えば、プローブ装置）を用いて、各半導体装置１１の接続端子１７に電気的検査装置の検査用端子（図示せず）を接触させることで行う。
【００９２】
次いで、図２０に示す工程では、凹部２６−１にはんだ２７−１を形成すると共に、凹部２６−２にはんだ２７−２を形成する。
【００９３】
次いで、図２１に示す工程では、半導体装置１１−１の上方に、半導体装置１１−２，１１−３を配置し、はんだ２７−１，２７−２を溶融させて、はんだ２７−１を介して、金属ワイヤ１８−１と接続端子１７−２とを電気的に接続すると共に、はんだ２７−２を介して、金属ワイヤ１８−２と接続端子１７−３とを電気的に接続する（接続工程）。これにより、半導体装置１１−１上に半導体装置１１−２と、半導体装置１１−３とが順次積み重ねられた構成とされた電子装置１０が製造される。
【００９４】
本実施の形態の電子装置の製造方法によれば、電気的検査（例えば、読み込み検査や書き込み検査等の検査）を行って、良品と判定された半導体装置１１−１，１１−２，１１−３を取得し、良品と判定された半導体装置１１−１，１１−２，１１−３のみを積み重ね（半導体装置１１−１，１１−２，１１−３を電気的に接続する）て、電子装置１０を構成することが可能となるため、電子装置１０の歩留まりを向上させることができる。
【００９５】
なお、本実施の形態の電子装置１０の製造方法では、凹部２６−１，２６−２に、はんだ２７−１，２７−２を設けた場合を例に挙げて説明したが、はんだ２７―１を接続端子１７−２の表面に設けると共に、はんだ２７−２を接続端子２７−３の表面に設けて、半導体装置１１−１，１１−２，１１−３を電気的に接続してもよい。
【００９６】
図２２は、本発明の本実施の形態の変形例に係る電子装置の断面図である。図２２において、本実施の形態の電子装置１０（図８参照）と同一構成部分には同一符号を付す。
【００９７】
図２２を参照するに、本実施の形態の変形例の電子装置５０は、本実施の形態の電子装置１０に設けられた半導体装置１１−３の代わりに、電気的検査（例えば、読み込み検査や書き込み検査等の検査）により、良品と判定された半導体装置５１を設けた以外は、電子装置１０と同様に構成される。
【００９８】
半導体装置５１は、半導体装置１１−３に設けられた封止樹脂１６−３の代わりに、封止樹脂５２を設けると共に、金属ワイヤ１８−３の形状が図８に示す金属ワイヤ１８−３と一部異なる以外は、半導体装置１１−３と同様に構成される。
【００９９】
封止樹脂５２は、封止樹脂１６−３に設けられた凹部２６−３が形成されていない以外は、封止樹脂１６−３と同様に構成される。
【０１００】
このように、最上層に配置する半導体装置には、封止樹脂５２に凹部２６−３を有していない半導体装置５１を設けてもよい。
【０１０１】
上記構成とされた本実施の形態の変形例の電子装置５０は、本実施の形態の電子装置１０と同様な効果を得ることができる。また、電子装置５０は、先に説明した電子装置１０の製造方法と同様な手法により製造することができる。
【０１０２】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１０３】
例えば、本実施の形態では、良品と判定された３つの半導体装置（具体的には、半導体装置１１−１，１１−２，１１−３、又は半導体装置１１−１，１１−２，５１）を積み重ねた場合を例に挙げて説明したが、電子装置１０，５０を構成する良品と判定された半導体装置の数は、２つでもよいし、４つ以上でもよい。
【産業上の利用可能性】
【０１０４】
本発明は、複数の半導体チップを備えた電子装置及びその製造方法に適用できる。
【図面の簡単な説明】
【０１０５】
【図１】従来の電子装置の断面図である。
【図２】従来の電子装置の製造工程を示す図（その１）である。
【図３】従来の電子装置の製造工程を示す図（その２）である。
【図４】従来の電子装置の製造工程を示す図（その３）である。
【図５】従来の電子装置の製造工程を示す図（その４）である。
【図６】従来の電子装置の製造工程を示す図（その５）である。
【図７】従来の電子装置の製造工程を示す図（その６）である。
【図８】本発明の実施の形態に係る電子装置の断面図である。
【図９】本発明の実施の形態の電子装置の製造工程を示す図（その１）である。
【図１０】本発明の実施の形態の電子装置の製造工程を示す図（その２）である。
【図１１】本発明の実施の形態の電子装置の製造工程を示す図（その３）である。
【図１２】本発明の実施の形態の電子装置の製造工程を示す図（その４）である。
【図１３】本発明の実施の形態の電子装置の製造工程を示す図（その５）である。
【図１４】本発明の実施の形態の電子装置の製造工程を示す図（その６）である。
【図１５】本発明の実施の形態の電子装置の製造工程を示す図（その７）である。
【図１６】本発明の実施の形態の電子装置の製造工程を示す図（その８）である。
【図１７】本発明の実施の形態の電子装置の製造工程を示す図（その９）である。
【図１８】本発明の実施の形態の電子装置の製造工程を示す図（その１０）である。
【図１９】本発明の実施の形態の電子装置の製造工程を示す図（その１１）である。
【図２０】本発明の実施の形態の電子装置の製造工程を示す図（その１２）である。
【図２１】本発明の実施の形態の電子装置の製造工程を示す図（その１３）である。
【図２２】本発明の本実施の形態の変形例に係る電子装置の断面図である。
【符号の説明】
【０１０６】
１０，５０  電子装置
１１，１１−１，１１−２，１１−３，５１  半導体装置
１３，１３−１，１３−２，１３−３  粘着部材
１３Ａ，１３−１Ａ，１３−２Ａ，１３−３Ａ，１６Ａ，１６−１Ａ，１６−２Ａ，１６−３Ａ  下面
１４，１４−１，１４−２，１４−３  半導体チップ
１６，１６−１，１６−２，１６−３，５２  封止樹脂
１６Ｂ，１７Ａ，３５Ａ  上面
１７，１７−１，１７−２，１７−３  接続端子
１８，１８−１，１８−２，１８−３  金属ワイヤ
２１，２１−１，２１−２，２１−３  半導体基板
２１Ａ，２１−１Ａ，２１−２Ａ，２１−３Ａ  表面
２１Ｂ，２１−１Ｂ，２１−２Ｂ，２１−３Ｂ  裏面
２２，２２−１，２２−２，２２−３  半導体集積回路
２３，２３−１，２３−２，２３−３  電極パッド
２４，２４−１，２４−２，２４−３  保護膜
２６，２６−１，２６−２，２６−３，３８  凹部
２６Ａ，２６−１Ａ，２６−２Ａ，２６−３Ａ  面
２７−１，２７−２  はんだ
３５  支持板
３６  レジスト膜
３６Ａ  開口部
４１  金型
４２  突出部
Ｔ１，Ｔ２，Ｔ３  高さ
【図１】
2009152385.tif 000003
【図２】
2009152385.tif 000004
【図３】
2009152385.tif 000005
【図４】
2009152385.tif 000006
【図５】
2009152385.tif 000007
【図６】
2009152385.tif 000008
【図７】
2009152385.tif 000009
【図８】
2009152385.tif 000010
【図９】
2009152385.tif 000011
【図１０】
2009152385.tif 000012
【図１１】
2009152385.tif 000013
【図１２】
2009152385.tif 000014
【図１３】
2009152385.tif 000015
【図１４】
2009152385.tif 000016
【図１５】
2009152385.tif 000017
【図１６】
2009152385.tif 000018
【図１７】
2009152385.tif 000019
【図１８】
2009152385.tif 000020
【図１９】
2009152385.tif 000021
【図２０】
2009152385.tif 000022
【図２１】
2009152385.tif 000023
【図２２】
2009152385.tif 000024