(57)【要約】【課題】簡単な工程により導波路リッジ頂部の半導体層と電極の接触面積の減少を防ぎ、導波路リッジ頂部の半導体層がエッチングによって損傷を受けるのを防ぐことができる半導体光素子の製造方法を得る。【解決手段】レジストをマスクとして第２の半導体層を途中までドライエッチングして、底部に第２の半導体層を残した凹部およびこの凹部に隣接した導波路リッジを形成する。レジストを残したまま導波路リッジおよび凹部上に絶縁膜を形成する。レジスト上に形成された絶縁膜と凹部上に形成された絶縁膜のエッチングレートの違いを利用して、凹部上に形成された絶縁膜を残しつつ、レジスト上に形成された絶縁膜を除去してレジストを露出させる。露出させたレジストを除去する。レジストを除去した後に、導波路リッジ頂部に電極を形成する。【選択図】図５
2009212386.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１導電型の第１の半導体層、活性層および第２導電型の第２の半導体層を順次積層する工程と、
前記第２の半導体層上にレジストを塗布し、フォトリソグラフィにより前記レジストをストライプ状にパターニングする工程と、
前記レジストをマスクとして前記第２の半導体層を途中までドライエッチングして、底部に前記第２の半導体層を残した凹部およびこの凹部に隣接した導波路リッジを形成する工程と、
前記レジストを残したまま前記導波路リッジおよび前記凹部上に絶縁膜を形成する工程と、
前記レジスト上に形成された前記絶縁膜と前記凹部上に形成された前記絶縁膜のエッチングレートの違いを利用して、前記凹部上に形成された前記絶縁膜を残しつつ、前記レジスト上に形成された前記絶縁膜を除去して前記レジストを露出させる工程と、
露出させた前記レジストを除去する工程と、
前記レジストを除去した後に、前記導波路リッジ頂部に電極を形成する工程とを備えることを特徴とする半導体光素子の製造方法。
【請求項２】
前記絶縁膜を形成する工程は、スパッタリング法でＳｉＯ２膜を形成する工程であることを特徴とする請求項１に記載の半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導波路リッジ頂部に電極を形成する半導体光素子の製造方法に関し、特に簡単な工程により導波路リッジ頂部の半導体層と電極の接触面積の減少を防ぎ、導波路リッジ頂部の半導体層がエッチングによって損傷を受けるのを防ぐことができる半導体光素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、光ディスクの高密度化に必要である青色領域から紫外線領域の発光が可能な半導体レーザとして、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた窒化物系半導体レーザの研究開発が盛んに行われ、既に実用化されている。
【０００３】
このような青紫色ＬＤ（以下レーザダイオードをＬＤと記載する）はＧａＮ基板上に化合物半導体を結晶成長させて形成される。代表的な化合物半導体として、ＩＩＩ族元素とＶ族元素とが結合したＩＩＩ−Ｖ族化合物半導体がある。複数のＩＩＩ族原子やＶ族原子が様々な組成比で結合することにより、混晶化合物半導体が得られる。青紫色ＬＤに使用される化合物半導体として、例えばＧａＮ，ＧａＰＮ、ＧａＮＡｓ、ＩｎＧａＮ，ＡｌＧａＮなどがある。
【０００４】
導波路リッジ型のＬＤにおいて、導波路リッジは絶縁膜で覆われている。この絶縁膜には導波路リッジ頂部に開口が設けられ、この開口を介して導波路リッジの最上層であるコンタクト層に電極が接続されている。
【０００５】
絶縁膜の開口は、導波路リッジを形成するときに使用したレジストマスクを用いたリフトオフ法により形成される。このレジストマスクはコンタクト層の表面に沿って窪んでいるため、リフトオフ後も絶縁膜の一部がこの窪みの部分に残留する。この残留した絶縁膜により、電極がコンタクト層と接触する接触面積は、導波路リッジ頂部のコンタクト層の全表面積よりも小さくなるという問題があった。
【０００６】
赤色ＬＤでは、コンタクト層の材料としてコンタクト抵抗が比較的低いＧａＡｓ等が使用されるため、接触面積が減少しても電極とのコンタクト抵抗はあまり増加しない。しかし、青紫色ＬＤでは、コンタクト層の材料としてコンタクト抵抗が比較的高いＧａＮ等が使用されるため、接触面積の減少により電極とのコンタクト抵抗が大きく増加し、動作電圧が上昇してしまう。
【０００７】
この問題を解消するため、以下の方法が提案されている。まず、半導体積層構造上に電極を形成する。次に、電極上にレジストを形成し、電極をエッチングし、さらに半導体積層構造を途中までエッチングして導波路リッジを形成する。次に、レジストを残したままでウェハ上面に絶縁膜を形成する。次に、レジストを除去して導波路リッジの上面を露出させる。次に、電極を覆うようにｐ型パッド電極を形成する（例えば、特許文献１の９頁４２〜５０行および図１参照）。
【０００８】
また、以下の方法も提案されている。まず、半導体積層構造の一部をエッチングして導波路リッジを形成する。次に、導波路リッジの表面に絶縁膜を形成する。次に、絶縁膜の上に下層レジストと上層レジストを順番に形成する。ただし、下層レジストとして波長３００ｎｍ未満の光だけに反応するものを用い、上層レジストとして波長３００ｎｍ以上の光だけに反応するものを用いる。次に、導波路リッジ近傍の下層レジストを露出するように上層レジストをパターニングする。次に、導波路リッジ上の絶縁膜を露出させるように下層レジストをパターニングする。次に、導波路リッジ外側の絶縁膜を除去するためにエッチングを行う。次に、残存している下層レジストおよび上層レジストを除去し、金属層を電極として蒸着する（例えば、特許文献２の段落００２４〜００３４および図７乃至図１８参照）。
【０００９】
また、以下の方法も提案されている。まず、メタルマスクを用いてコンタクト層をエッチングする。次に、メタルマスクを残したままコンタクト層をマスクとして半導体積層構造をエッチングして導波路リッジを形成する。次に、絶縁膜を全面に形成し、メタルマスクとその上に形成した絶縁膜をリフトオフで除去する。次に、リソグラフィによりｐ側電極を露出させたレジストを形成する。このレジストをマスクとして電極材料を真空蒸着する。次に、レジストとその上の電極材料をリフトオフで除去して、導波路リッジのコンタクト層に接触する電極を形成する（例えば、特許文献３の段落００２５〜００３４および図１参照）。
【００１０】
また、以下の方法も提案されている。まず、コンタクト層上に第１の保護膜を形成し、この第１の保護膜上にストライプ状の第２の保護膜を形成する。次に、第２の保護膜をつけたまま第１の保護膜をエッチングした後、第２の保護膜を除去して、第１の保護膜をストライプ状に成形する。次に、第１の保護膜をマスクとして半導体積層構造を途中までエッチングすることにより導波路リッジを形成する。次に、第１の保護膜とは異なる絶縁材料である第３の保護膜を導波路リッジの側面とエッチングで露出した半導体層の平面に形成する。次に、第１の保護膜のみををリフトオフで除去し第３の保護膜とコンタクト層の上に、コンタクト層と電気的に接続する電極を形成する（例えば、特許文献４の段落００２０〜００２７および図１参照）。
【００１１】
これらの方法により導波路リッジのコンタクト層と電極との接触面積の減少を防ぐことができる。しかし、金属の電極と半導体層とを同時にエッチングする工程や、２層のレジストを使用する場合に下層レジストを残して上層レジストのエッチングを停止する工程や、メタルマスクを用いる工程や、複数の保護膜を使用した場合にリフトオフを行う工程等の複雑な工程を含むため、特性の揃ったデバイスを安定に製造することができず、工程の自由度が低かった。
【００１２】
そこで、簡単な工程により、導波路リッジのコンタクト層と電極の接触面積の減少を防ぐため、以下の方法が提案されている。まず、半導体層を積層したウェハに溝部を形成することにより導波路リッジを形成する。次に、ウェハ全面にＳｉＯ２膜を形成する。次に、導波路リッジ頂部よりも溝部において膜厚が厚くなるようにレジストを形成する。次に、ドライエッチングにより、溝部のレジストを残しながら導波路リッジ頂部におけるレジストを除去する。次に、レジストをマスクとしてエッチングを行って、溝部の側面および底部に形成されたＳｉＯ２膜を残しつつ、導波路リッジ頂部に形成されたＳｉＯ２膜を確実に除去する。次に、レジストを除去した後、導波路リッジ頂部に電極を形成する。
【００１３】
また、以下の方法も提案されている。まず、ｐ型コンタクト層の上面にストライプ状の金属層を形成する。次に、熱処理（合金化）を行ってｐ側オーミック電極を形成する。次に、ｐ側オーミック電極をマスクとし、エッチングガスとしてＣｌ２を用いてｐ型ガイド層が露出するまでエッチングを行う（例えば、特許文献５の段落００３５〜００３８および図２参照）。
【００１４】
また、以下の方法も提案されている。まず、ｐ側コンタクト層のほぼ全面にＳｉ酸化物からなる第１の保護膜を形成し、この第１の保護膜の上にストライプ状の第３の保護膜を形成する。第３の保護膜をつけたまま第１の保護膜をエッチングし、第３の保護膜を除去して、ストライプ状の第１の保護膜を形成する。次に、第１の保護膜が形成されていない部分からｐ側コンタクト層をエッチングして、第１の保護膜の直下部分に保護膜の形状に応じたストライプ状の導波路領域を形成する。次に、第１の保護膜と異なる絶縁材料である第２の保護膜を、ストライプ状の導波路の側面、エッチングされて露出した窒化物半導体層（ｐ側クラッド層）の平面、および第１の保護膜の上に形成する。次に、例えばフッ酸を用いたドライエッチングにより第１の保護膜を除去する。これにより、第１の保護膜上に形成された第２の保護膜だけが除去され、ストライプの側面およびｐ側クラッド層の平面には第２の保護膜が連続して形成される（例えば、特許文献６の段落００１８〜００２４および図６参照）。
【００１５】
また、以下の方法も提案されている。まず、サファイア基板上にＧａＮ系材料のエピタキシャル成長層を形成し、最上層のｐ−ＧａＮコンタクト層の上にストライプ状の第１のマスク（ＳｉＯ２膜）を形成する。次に、第１のマスクをマスクとしてドライエッチングを行って、導波路リッジストライプを形成する。次に、導波路リッジストライプの両脇および第１のマスク上に無選択にＡｌＧａＮ埋め込み層を形成し、ＡｌＧａＮ埋め込み層の上に第２のマスク（ＳｉＯ２膜）を形成し、さらにレジストをスピンコートにより形成する。このレジストは、導波路リッジストライプの両脇よりも導波路リッジストライプの頂上のＳｉＯ２膜に対応する部分が薄い。次に、酸素ガスなどによるドライエッチングにより、導波路リッジストライプ部に対応する部分のレジストを除去し、第２のマスクを露出させる。この露出された第２のマスクを、ＣＦ４を用いて選択的にエッチングし、ＡｌＧａＮ埋め込み層を露出させる。次に、残ったレジストをアッシングにより除去して第２のマスクを露出させる。この第２のマスクをマスクとしてウェットエッチングを行ってＡｌＧａＮ埋め込み層を除去し、導波路リッジ頂部の第１のマスクを露出させる。次に、ウェットエッチングにより第１のマスクと第２のマスクを除去する（例えば、特許文献７の段落００３０〜００４０および図２〜図１２参照）。
【００１６】
また、以下の方法も提案されている。まず、サファイア基板上にＭＯＣＶＤ等によりＧａＮ系積層構造を形成する。次に、この積層構造のコンタクト層上にストライプ状の電極を形成する。次に、この電極をマスクとして導波路リッジを形成する。次に、導波路リッジの両側および導波路リッジに含まれるクラッド層の両側面およびコンタクト層の両側面それぞれの下部を含むように絶縁層を形成する。次に、絶縁層の上にレジストを塗布する。このレジストは導波路リッジの上では薄く、導波路リッジの両脇では厚く形成され、レジストの頂面の高さはほぼ同じ高さになっている。次に、エッチングにより電極の頂面および両側面、コンタクト層の両側面それぞれの上部を露出させ、メサ構造と同じ幅を持つストライプ状の金属膜を形成する（例えば、特許文献８の段落００６４〜００７３および図３〜図６参照）。
【００１７】
【特許文献１】ＷＯ２００３／０８５７９０号公報
【特許文献２】特開２０００−２２２６１号公報
【特許文献３】特開２０００−３４０８８０号公報
【特許文献４】特開２００３−１４２７６９号公報
【特許文献５】特開２００４−２５３５４５号公報
【特許文献６】特開２０００−１１４６６４号公報
【特許文献７】特開２０００−１６４９８７号公報
【特許文献８】特開２００２−３３５０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
従来の方法では、まず、導波路リッジを形成し、ＳｉＯ２膜で覆う。次に、全面にレジストを塗布し、溝部のレジストを残しながら、導波路リッジ頂部のレジストを除去する。次に、このレジストをマスクとして、露出したＳｉＯ２膜を表面から一様にエッチングし、溝部の側面および底部のＳｉＯ２膜を残しつつ、導波路リッジ頂部のＳｉＯ２膜を除去し、導波路リッジ頂部にＳｉＯ２膜の開口部を形成する。
【００１９】
しかし、ＳｉＯ２膜を除去する際にドライエッチングを用いると、ＳｉＯ２膜に覆われていた導波路リッジ頂部の半導体層がエッチングによって損傷を受ける。例えば導波路リッジ頂部の半導体層がｐ型コンタクト層である場合は、コンタクト抵抗が増加してしまう。さらに、ＧａＮ系材料はウェットエッチングされ難いため、ｐ型コンタクト層がＧａＮ系材料で構成されている場合は、この損傷部分をウェットエッチングで取り除くことが難しい。
【００２０】
本発明は、上述のような課題を解決するためになされたもので、その目的は、簡単な工程により導波路リッジ頂部の半導体層と電極の接触面積の減少を防ぎ、導波路リッジ頂部の半導体層がエッチングによって損傷を受けるのを防ぐことができる半導体光素子の製造方法を得るものである。
【課題を解決するための手段】
【００２１】
本発明に係る半導体光素子の製造方法は、基板上に第１導電型の第１の半導体層、活性層および第２導電型の第２の半導体層を順次積層する工程と、第２の半導体層上にレジストを塗布し、フォトリソグラフィによりレジストをストライプ状にパターニングする工程と、レジストをマスクとして第２の半導体層を途中までドライエッチングして、底部に第２の半導体層を残した凹部およびこの凹部に隣接した導波路リッジを形成する工程と、レジストを残したまま導波路リッジおよび凹部上に絶縁膜を形成する工程と、レジスト上に形成された絶縁膜と凹部上に形成された絶縁膜のエッチングレートの違いを利用して、凹部上に形成された絶縁膜を残しつつ、レジスト上に形成された絶縁膜を除去してレジストを露出させる工程と、露出させたレジストを除去する工程と、レジストを除去した後に、導波路リッジ頂部に電極を形成する工程とを備える。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００２２】
本発明により、簡単な工程により導波路リッジ頂部の半導体層と電極の接触面積の減少を防ぎ、導波路リッジ頂部の半導体層がエッチングによって損傷を受けるのを防ぐことができる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施の形態に係る半導体光素子の製造方法について図面を参照しながら説明する。
【００２４】
まず、図１に示すように、予めサーマルクリーニングなどにより表面を洗浄したｎ型ＧａＮ基板１１（基板）の一方の主面であるＧａ面上に、有機金属化学気相成長法（以下、ＭＯＣＶＤ法という）により、例えば１０００℃の成長温度でｎ型ＧａＮからなるバッファ層１２を形成する。ｎ型ＧａＮ基板１１の層厚は１００μｍ程度であり、バッファ層１２の層厚は１μｍ程度である。
【００２５】
この上に、ｎ型クラッド層１３、ｎ型クラッド層１４、ｎ型クラッド層１５、ｎ側光ガイド層１６、ｎ側ＳＣＨ（Separate Confinement Heterostructure）層１７、活性層１８、ｐ側ＳＣＨ層１９、電子障壁層２０、ｐ側光ガイド層２１、ｐ型クラッド層２２、およびコンタクト層２３を順次積層する。
【００２６】
ここで、ｎ型クラッド層１３は層厚４００ｎｍのｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなり、ｎ型クラッド層１４は層厚１０００ｎｍのｎ型Ａｌ０．０４５Ｇａ０．９５５Ｎからなり、ｎ型クラッド層１５は層厚３００ｎｍのｎ型Ａｌ０．０１５Ｇａ０．９８５Ｎからなり、ｎ側光ガイド層１６は層厚８０ｎｍのアンドープＩｎ０．０２Ｇａ０．９８Ｎからなり、ｎ側ＳＣＨ層１７は膜厚３０ｎｍのアンドープＩｎ０．０２Ｇａ０．９８Ｎからなる。
【００２７】
活性層１８は、ｎ側ＳＣＨ層１７上に、層厚５ｎｍのアンドープＩｎ０．１２Ｇａ０．８８Ｎのウエル層、層厚８ｎｍのアンドープＩｎ０．０２Ｇａ０．９８Ｎのバリア層、および層厚５ｎｍのアンドープＩｎ０．１２Ｇａ０．８８Ｎのウエル層を順次積層した２重量子井戸構造である。
【００２８】
ｐ側ＳＣＨ層１９は膜厚３０ｎｍのアンドープＩｎ０．０２Ｇａ０．９８Ｎからなり、電子障壁層２０は層厚２０ｎｍのｐ型Ａｌ０．２Ｇａ０．８Ｎからなり、ｐ側光ガイド層２１は層厚１００ｎｍのｐ型Ａｌ０．２Ｇａ０．８Ｎからなり、ｐ型クラッド層２２は層厚５００ｎｍのｐ型Ａｌ０．０７Ｇａ０．９３Ｎからなり、コンタクト層２３の層厚２０ｎｍのｐ型ＧａＮからなる。
【００２９】
ｎ型クラッド層１３〜１５はｎ型（第１導電型）の第１の半導体層であり、ｐ型クラッド層２２とコンタクト層２３はｐ型（第２導電型）の第２の半導体層である。ただし、第２の半導体層は１層でも３層以上でもよい。なお、ｎ型不純物としてＳｉを用い、ｐ型不純物としてＭｇを用いる。
【００３０】
次に、図２に示すように、コンタクト層２３上にレジスト２４を塗布し、フォトリソグラフィによりレジスト２４をストライプ状にパターニングする。ストライプ状のレジスト２４の幅を１．５μｍ、ストライプ状のレジスト２４同士の間隔を１０μｍとする。なお、ｐ側光ガイド層２１より下側の層については変化が無いため、図示を省略する。
【００３１】
次に、図３に示すように、レジスト２４をマスクとして、例えばＲＩＥ（Reactive Ion Etching）により、コンタクト層２３とｐ型クラッド層２２をｐ型クラッド層２２の途中までドライエッチングする。これにより、底部にｐ型クラッド層２２を残したチャネル２５（凹部）、およびチャネル２５に隣接した導波路リッジ２６と電極パッド基台２７を形成する。
【００３２】
ここで、導波路リッジ２６はレーザダイオードの共振器端面となる劈開端面の幅方向の中央部分に配設され、共振器端面となる両劈開端面の間に延在している。この導波路リッジ２６はその長手方向の寸法、即ち共振器長は１０００μｍで、その長手方向に直交する方向の導波路リッジ幅が１μｍ〜数十μｍ、例えば１．５μｍである。電極パッド基台２７は、チャネル２５を介して導波路リッジ２６の両外側に形成された台状部である。導波路リッジ２６のチャネル２５の底面からの高さａは５００ｎｍ（０．５μｍ）程度である。チャネル２５の幅は１０μｍである。
【００３３】
次に、図４に示すように、レジスト２４を残したまま、ＣＶＤ法またはスパッタリング法又は蒸着法等により、チャネル２５、導波路リッジ２６および電極パッド基台２７上にＳｉＯ２膜２８（絶縁膜）を形成する。ＳｉＯ２膜２８の膜厚は０．２μｍである。ＳｉＯ２膜２８は、導波路リッジ２６および電極パッド基台２７上に残されたレジスト２４の上面および側面、チャネル２５の底面および側面を覆う。
【００３４】
ここで、レジスト２４上に形成されたＳｉＯ２膜２８の膜質は、チャネル２５上、即ちｐ型クラッド層２２およびコンタクト層２３上に形成されたＳｉＯ２膜２８の膜質と比べて緻密ではない。このため、レジスト２４上のＳｉＯ２膜２８の方がチャネル２５上のＳｉＯ２膜２８よりもエッチングレートが速い。特に、ＳｉＯ２膜２８がスパッタリング法を用いて形成された場合には、このエッチングレートの差が大きい。
【００３５】
このエッチングレートの違いを利用して、図５に示すように、バッファードフッ酸等を用いたウェットエッチングにより、チャネル２５上に形成されたＳｉＯ２膜２８を残しつつ、レジスト２４上に形成されたＳｉＯ２膜２８を除去してレジスト２４を露出させる。なお、ウェットエッチングの代わりに、ＣＦ４ガス等を使用するドライエッチングを行ってもよい。
【００３６】
次に、図６に示すように、露出させたレジスト２４を有機溶剤により除去する。なお、硫酸と過酸化水素水との混合液やＯ２アッシャを用いてレジスト２４を除去してもよい。また、アセトン超音波処理によりレジスト２４とレジスト２４上に形成されたＳｉＯ２膜２８を同時に除去するリフトオフ法の適用が考えられるが、超音波処理ではＳｉＯ２膜２８の残渣が発生することがあり好ましくない。
【００３７】
次に、図７に示すように、導波路リッジ２６頂部のコンタクト層２３上に、真空蒸着法によりＡｕＧａ、Ａｕ、ＰｔおよびＡｕを順次積層してｐ側電極２９（電極）を形成する。具体的には、全面にレジスト（図示せず）を塗布し、フォトリソグラフィにより導波路リッジ２６の最上層であるコンタクト層２３の上表面、導波路リッジ２６の側壁およびチャネル２５底部の一部に開口を形成する。そして、全面にｐ側電極２９を形成し、レジストとレジスト上に形成されたＳｉＯ２膜２８をリフトオフ法により除去する。この結果、ｐ側電極２９は、コンタクト層２３と電気的に接続され、ＳｉＯ２膜２８の上端、導波路リッジ２６の側壁のＳｉＯ２膜２８、およびチャネル２５底部のＳｉＯ２膜２８の一部を覆う。
【００３８】
次に、図８に示すように、ＳｉＯ２膜３０を形成する。具体的には、全面にレジスト（図示せず）を塗布し、フォトリソグラフィによりｐ側電極２９上を除く部分に開口を形成する。そして、全面に膜厚１００ｎｍのＳｉＯ２膜３０を蒸着により形成し、リフトオフ法によりｐ側電極２９上に形成されたレジストとレジスト上に形成されたＳｉＯ２膜３０をリフトオフ法により除去する。この結果、ＳｉＯ２膜３０は、電極パッド基台２７上、チャネル２５側壁のＳｉＯ２膜２８、およびチャネル２５底部のＳｉＯ２膜２８の一部を覆う。
【００３９】
次に、図９に示すように、ｐ側電極２９、チャネル２５およびＳｉＯ２膜３０上に真空蒸着法によりＴｉ、ＰｔおよびＡｕを積層してパッド電極３１を形成する。パッド電極３１は、ｐ側電極２９と電気的に接続され、チャネル２５内のｐ側電極２９、ＳｉＯ２膜２８およびＳｉＯ２膜３０を覆い、さらに電極パッド基台２７のＳｉＯ２膜３０上にまで延在している。
【００４０】
最後に、図１０に示すように、ｎ型ＧａＮ基板１１の裏面に真空蒸着法によりＴｉ、ＰｔおよびＡｕを順次積層してｎ側電極３２を形成する。以上の工程により、本実施の形態に係る導波路リッジ型の青紫色レーザダイオードが形成される。
【００４１】
以上説明したように、本実施の形態では、導波路リッジ２６頂部をレジスト２４で覆った状態でＳｉＯ２膜２８を形成するため、コンタクト層２３上にＳｉＯ２膜２８が残留することはない。従って、導波路リッジ２６頂部のコンタクト層２３とｐ側電極２９の接触面積の減少を防ぐことができる。また、エッチングレートの違いを利用してレジスト２４上に形成されたＳｉＯ２膜２８を除去するため、工程が簡単である。また、ＳｉＯ２膜２８にドライエッチングで開口部を形成する際に、コンタクト層２３上にレジスト２４が残されている。このレジスト２４が保護膜として機能し、レジスト２４は有機溶剤により除去するため、導波路リッジ２６頂部のコンタクト層２３がドライエッチングによって損傷を受けるのを防ぐことができる。よって、接触面積の減少や損傷によるコンタクト抵抗の増大を防いで、動作電圧の増加を防ぐことができる。
【００４２】
なお、ＳｉＯ２膜２８，３０の代わりに、ＳｉＯｘ（０＜ｘ＜２）、ＳｉＮ、ＳｉＯＮ，ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＡｌＮ、ＺｒＯ２、Ｎｂ２Ｏ５、ＭｇＯ、ＳｉＣなどの絶縁膜を用いてもよい。また、本実施の形態では、半導体光素子として青紫色ＬＤを例にして説明したが、これに限らず、本発明は赤色ＬＤなど半導体光素子全般に適用することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図２】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図３】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図４】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図５】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図６】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図７】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図８】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図９】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【図１０】本発明の実施の形態に係る半導体光素子の製造方法を説明するための断面図である。
【符号の説明】
【００４４】
１１  ｎ型ＧａＮ基板（基板）
１３  ｎ型クラッド層（第１の半導体層）
１４  ｎ型クラッド層（第１の半導体層）
１５  ｎ型クラッド層（第１の半導体層）
１６  ｎ側光ガイド層（第１の半導体層）
１７  ｎ側ＳＣＨ層（第１の半導体層）
１８  活性層
１９  ｐ側ＳＣＨ層（第２の半導体層）
２０  電子障壁層（第２の半導体層）
２１  ｐ側光ガイド層（第２の半導体層）
２２  ｐ型クラッド層（第２の半導体層）
２３  コンタクト層（第２の半導体層）
２４  レジスト
２５  チャネル（凹部）
２６  導波路リッジ
２８  ＳｉＯ２膜（絶縁膜）
２９  ｐ側電極（電極）
【図１】
2009212386.tif 000003
【図２】
2009212386.tif 000004
【図３】
2009212386.tif 000005
【図４】
2009212386.tif 000006
【図５】
2009212386.tif 000007
【図６】
2009212386.tif 000008
【図７】
2009212386.tif 000009
【図８】
2009212386.tif 000010
【図９】
2009212386.tif 000011
【図１０】
2009212386.tif 000012