(57)【要約】【課題】本発明は、ピンホールフリーのゲート絶縁膜を形成することによって、リーク電流を抑え、正常な駆動と表示を行うことができる薄膜トランジスタアレイを提供することを課題とした。【解決手段】少なくとも、ゲート配線、ゲート電極、キャパシタ配線、及びキャパシタ電極を形成する工程、ゲート絶縁膜を形成する工程、ソース配線、それに接続されたソース電極、画素電極、及びそれに接続されたドレイン電極とを形成する工程、ソースとドレイン間に半導体パターンを形成する工程、を有する薄膜トランジスタアレイの製造方法であって、該ゲート絶縁膜を形成する工程が、電着法であることを特徴とする薄膜トランジスタアレイの製造方法である。【選択図】  図１
2009152358.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、ゲート配線、ゲート電極、キャパシタ配線、及びキャパシタ電極を形成する工程、ゲート絶縁膜を形成する工程、ソース配線、それに接続されたソース電極、画素電極、及びそれに接続されたドレイン電極とを形成する工程、ソースとドレイン間に半導体パターンを形成する工程、を有する薄膜トランジスタアレイの製造方法であって、該ゲート絶縁膜を形成する工程が、電着法であることを特徴とする薄膜トランジスタアレイの製造方法。
【請求項２】
前記ゲート絶縁膜が有機絶縁体であることを特徴とする請求項１に記載の薄膜トランジスタアレイの製造方法。
【請求項３】
前記ゲート配線、ゲート電極、キャパシタ配線、及びキャパシタ電極パターンの角が、丸みを帯びた形状であることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタアレイの製造方法。
【請求項４】
前記半導体パターンが有機半導体からなり、該有機半導体を封止層で被覆する工程を有することを特徴とする請求項１から請求項３のいずれか一項に記載の薄膜トランジスタアレイの製造方法。
【請求項５】
前記画素電極上に開口部を有する層間絶縁膜を形成する工程、該開口部を通じて該画素電極と導通する上部画素電極を形成する工程、を有することを特徴とする請求項１から請求項４のいずれか一項に記載の薄膜トランジスタアレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置等に用いる薄膜トランジスタアレイの製造方法に関する。
【背景技術】
【０００２】
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコンやポリシリコンの薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を製造する技術が開発され、液晶ディスプレイに応用されている（例えば、非特許文献１）。
【０００３】
ＴＦＴの一例としては、図５に記載した形のものがあげられる。一般に、ＴＦＴはスイッチの役割を果たしており、ゲート配線２’に与えられた選択電圧によってＴＦＴをオンにした時に、ソース配線４’に加えられた信号電圧はドレイン５に接続された画素電極８に印加される。印加された電圧は、画素電極８／ゲート絶縁膜３／キャパシタ電極１０のサンドイッチ構造の蓄積キャパシタに保持される。ＴＦＴアレイの場合、ソースとドレインの区別は印加電圧の極性によって変わるため、どちらがどちらであるか一義的には決められない。そこで、便宜的に一方をソース、他方をドレインと呼ぶ。本明細書では、配線に接続されている方をソース、画素電極に接続されている方をドレインと呼ぶ。
【０００４】
近年、有機半導体が登場し、２００℃以下の低温でＴＦＴを製造できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。また、印刷法によってＴＦＴを形成することにより、安価で大面積なディスプレイが期待されている。ディスプレイとしては、液晶ディスプレイ、電子ペーパー、有機ＥＬディスプレイ等が挙げられる。
【０００５】
また、電着法による有機絶縁層をゲート電極の側面やソース配線上に用いたＳｉ系ＴＦＴの例がある（特許文献１）。
【非特許文献１】松本正一編著：「液晶ディスプレイ技術  −アクティブマトリクスＬＣＤ−」産業図書。
【特許文献１】特開２００３−７７９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、薄膜トランジスタアレイにおいては、ゲート電極（ゲート配線含む）またはキャパシタ電極（キャパシタ配線含む）と、ソース電極（ソース配線含む）またはドレイン電極（画素電極含む）の間でリーク電流が流れ、正常な駆動や表示ができないことがあった。このリーク電流は、ゲート絶縁膜中のピンホールを介して流れるものであることが分かった。
【０００７】
本発明は、この状況に鑑みてなされたもので、ピンホールフリーのゲート絶縁膜を形成することによって、リーク電流を抑え、正常な駆動と表示を行うことができる薄膜トランジスタアレイを提供することを課題とした。
【課題を解決するための手段】
【０００８】
上記課題を解決するための、請求項１の発明は、少なくとも、ゲート配線、ゲート電極、キャパシタ配線、及びキャパシタ電極を形成する工程、ゲート絶縁膜を形成する工程、ソース配線、それに接続されたソース電極、画素電極、及びそれに接続されたドレイン電極とを形成する工程、ソースとドレイン間に半導体パターンを形成する工程、を有する薄膜トランジスタアレイの製造方法であって、該ゲート絶縁膜を形成する工程が、電着法であることを特徴とする薄膜トランジスタアレイの製造方法である。
【０００９】
請求項２の発明は、前記ゲート絶縁膜が有機絶縁体であることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１０】
請求項３の発明は、前記のゲート配線、ゲート電極、キャパシタ配線、及びキャパシタ電極パターンの角が、丸みを帯びた形状であることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１１】
請求項１から請求項３の発明によって、ピンホールフリーのゲート絶縁膜を有する薄膜トランジスタを製造できる。
【００１２】
請求項４の発明は、前記半導体パターンが有機半導体からなり、該有機半導体を封止層で被覆する工程を有することを特徴とする薄膜トランジスタアレイの製造方法である。
【００１３】
有機半導体においては、成膜温度が２００℃以下と低温であるため、絶縁基板としてプラスチックを使用することができる。従って、フレキシブルディスプレイ用のＴＦＴアレイ付バックプレーンとして使用できる。さらに、有機半導体を封止層で被覆することで有機半導体の劣化を抑えることができる。
【００１４】
請求項５の発明は、前記画素電極上に開口部を有する層間絶縁膜を形成する工程、該開口部を通じて該画素電極と導通する上部画素電極を形成する工程、を有することを特徴とする薄膜トランジスタアレイの製造方法である。
【００１５】
この工程を付け加えることによって、半導体パターン上にまで延在する上部画素電極を形成できる。その結果、有効表示面積を大きくできるので、明るいコントラストの高いディスプレイのバックプレーンとして使用できる。
【発明の効果】
【００１６】
本発明によれば、ゲート絶縁膜を電着法で形成することにより、ピンホールフリーの緻密な膜とすることができ、リーク電流を抑制することができる。また、ゲート絶縁膜や半導体パターンが有機物であって、封止層で被覆することで長寿命のフレキシブルな薄膜トランジスタアレイとすることができる。さらに、層間絶縁膜および上部画素電極により、有効な表示面積を大きくすることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、図面の縮尺は、説明を分かりやすくするために正確には描かれていない。
【００１８】
図１及び図２は薄膜トランジスタアレイの製造工程の一例を平面及び断面で示した説明図である。右図はＴＦＴの上面図であり、左側図面は右図面をＡＡ’の２点鎖線の位置で断裁したときの断面で見た図である。まず、絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成する（図１（ａ））。これらは、アレイ外のショートバー２５によって短絡されている。
【００１９】
絶縁基板１としては、ガラス等のリジッド基板を用いることも可能であるが、フレキブルなプラスチック基板、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナ
フタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ナイロン等を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ等の各種金属が使用可能である。これらは、全面成膜後、常法のフォトリソ法で形成してもよいし、印刷法によって形成してもよい。印刷法では、例えばＡｇインク、Ａｕインク、Ｃｕインク、Ｎｉインク等を使用できる。
【００２０】
次に、ゲート絶縁膜３を形成する。その際には、図３で模式的に示す電着法を用いる。試料２０と対向電極２３を電着液に浸した状態で、直流通電を行い、電着液中の帯電した絶縁粒子を試料２０の電極表面まで移動し付着させる。試料側では、ショートバー２５を通して通電を行う。ゲート絶縁膜３を被着させたくない電極接続部には、あらかじめテープ２６を貼って液から絶縁しておく。電着法は、通電のない絶縁部分には被着しないので材料使用効率がよい。また、仮に一時的にピンホールが発生したとしても、ピンホール自体が被膜され最終的には消失する。電着絶縁膜としては無機物、有機物の両方が可能であるが、有機物の方がより緻密で均一な膜を形成できる。
【００２１】
有機物用の電着液は、イオン性樹脂を含有する水性の液体である。イオン性樹脂には、アミノ基やスルフォニル基を有するカチオン系や、カルボキシル基を有するアニオン系があるが、陰極に析出させるカチオン系の方が金属の溶出がないので望ましい。一例として、シミズ社製のエレコート、日本ペイント社製のＩＮＳＵＬＥＥＤ等があげられる。特にスルフォニル基を有するＩＮＳＵＬＥＥＤの場合、反応が不可逆的に進行するため、良質の絶縁膜を形成することができる。通常、電着後に焼成を行う。
【００２２】
なお、ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’のパターンは、図１のように丸みを帯びた形状が望ましい。直線を組み合わせた形状（図４）では、端点部分が上面と２つの側面が１点で接合している特別な場所となり、電着膜の質が悪く絶縁破壊し易くなる。特に凸の端点１２では、駆動時に電界も集中するために絶縁破壊し易い。しかし本発明のようにパターンに丸みを付ければ、微視的には上面と側面の２面の接合線となり、電着膜の質はさほど悪くならない。丸みの程度としては、曲率半径２ｕｍ以上が好適であり、さらには５ｕｍ以上が好適である。しかし、曲率半径はいくらでも大きくできるわけではなく、パターンを形成する必要から、一般的には画素サイズの１／１０程度が上限である。画素サイズが５００ｕｍ角であれば、曲率半径の上限は５０ｕｍ程度となる。凹の端点１３については、絶縁膜の質が悪くても駆動時の電界が弱いので凸の端点１２ほどの問題はなく丸みを付けなくてもよいが、念のため丸みを付けてもよい。
【００２３】
図１のように、ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’の端点上にソース電極４、ソース配線４’、ドレイン電極５、画素電極８が重ならない設計の場合、端点の絶縁性が悪くても問題は発生しない。しかし、印刷時のアライメントずれや、基材の伸縮によるずれを完全に解消することは困難であり、例えば図４のように端点上に電極が重なる場合、そこで絶縁破壊が起こり易い。（図４では、キャパシタ電極１０の凸の端点１２に、画素電極８が重なっている。）その場合でも、キャパシタ電極１０に丸みを付けてあれば、絶縁性を保つことができる。
【００２４】
次に、ソース電極４、ソース配線４’、ドレイン電極５、画素電極８を形成する。これらも、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ等の金属から選択して形成する。いずれも、全面成膜後、常法のフォトリソ法で形成してもよいし、印刷法によって形成してもよい。印刷法では、Ａｇインク、Ａｕインク、Ｃｕインク、Ｎｉインク等から選択して使用する。
【００２５】
さらに、ソース電極４とドレイン電極５の間に半導体６を形成する。半導体６としては、有機半導体が好適である。なぜなら、有機半導体は２００℃以下の低い成膜温度でも良好な半導体特性を示すからである。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体などから選択して用いる。有機半導体は、溶液をスピンコート、ダイコート、インクジェット等で塗布し焼成する方法や、蒸着法によって形成できる。なお、ソース電極４、ソース配線４’、ドレイン電極５、画素電極８を形成する前に、半導体６を形成することも可能である。
【００２６】
この状態でも画素電圧の電位を薄膜トランジスタで制御できるが、さらに以下の工程を付加することが望ましい。
【００２７】
まず、半導体６の表面に封止層７を形成する。封止層７は、半導体６の劣化を防止するためのものであり、フッ素化樹脂が好適である。製法としては、スクリーン印刷またはフレキソ印刷が好適である。
【００２８】
次に、画素電極８上に開口を有する層間絶縁膜９を形成する。層間絶縁膜９は、ソース配線４’、ゲート配線２’、キャパシタ配線１０’等の電圧が直接表示に及ぼす影響を小さくするためのものである。層間絶縁膜９としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が使用可能である。製法としては、スクリーン印刷が好適である。
【００２９】
最後に、上部画素電極１１を形成する。上部画素電極１１としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、蒸着、スパッタ等の成膜後に常法のフォトリソ法が適用できるが、Ａｇインク、Ｎｉインク、Ｃｕインク等から選択しスクリーン印刷するのが好適である。
【００３０】
なお、使用する前に前述のショートバー２５を切り離し、キャパシタ配線１０’と、各ゲート配線２’を分離する。
【実施例】
【００３１】
（実施例１）
本発明に係わる一実施例を、図１及び図２を再び使用して説明する。まず始めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、常法のフォトリソ法でゲート配線２’に接続されたゲート電極２、キャパシタ配線１０’に接続されたキャパシタ電極１０を形成した（図１（ａ））。これらはアレイ外部でショートバー２５に接続されている。また、パターン端の曲率半径は５μｍである。
【００３２】
次に、あらかじめゲート給電部及びキャパシタ給電部にテープ２６を貼った状態で、試料２０としての絶縁基板と対向電極２３（ステンレス）とを電着液２２（スルフォニウム基を有するカチオン系）に浸けて直流電源を接続し、ゲート絶縁膜３を電着した。試料を陰極として５Ｖの直流電圧を１８０秒間印加した後、電着液から取り出して洗浄し、１８０℃で１時間の焼成により厚さ１ｕｍの膜とした（図１（ｂ））。ゲート絶縁膜３は、ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’の上側面に均一に形成された。
【００３３】
さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極８として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図１（ｃ））。
【００３４】
次に、ポリチオフェン溶液を滴下して、１００℃で焼成することにより、半導体層６を形成した（図１（ｄ））。そして、フッ素化樹脂であるサイトップをスクリーン印刷して封止層７を形成した（図２（ｅ））。さらにエポキシ樹脂をスクリーン印刷して層間絶縁膜９を形成し（図２（ｆ））、Ａｇペーストをスクリーン印刷して上部画素電極１１を形成した（図２（ｇ））。
【００３５】
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製し、ほぼ想定通りに動作することを確認した。リークの箇所は、４８００画素中まったく検出されなかった。また、１００回の書き込みを行っても絶縁破壊は起きなかった。
【００３６】
（実施例２）
ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’として、直線を組み合わせた形状（図４）を用いた以外は、実施例１と同様の方法で薄膜トランジスタアレイを作製した。作製直後には、リーク箇所は４８００画素中まったく検出されなかった。しかし、１００回の画像書き込み後に調べると、ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’の端点上にソース電極４、ソース配線４’、ドレイン電極５、画素電極８が重なった部分において絶縁破壊が発生していた。
【００３７】
（比較例１）
ゲート絶縁膜２として、エポキシ樹脂をスピンコート後、１８０℃で焼成して厚さ１ｕｍの膜とした以外は、実施例１と同様の方法で薄膜トランジスタアレイを作製した。絶縁膜のピンホールに起因する絶縁不良が、４８００画素中２箇所で検出された。
【図面の簡単な説明】
【００３８】
【図１】（ａ）から（ｄ）は、本発明の薄膜トランジスタアレイの製造工程の一例を平面及び断面で示した図である。
【図２】（ｅ）から（ｇ）は、本発明の薄膜トランジスタアレイの製造工程の一例を平面及び断面で示した図である。
【図３】電着の方法を模式的に説明する図である。
【図４】絶縁破壊の起きやすい箇所を模式的に説明する図である。
【図５】従来の薄膜トランジスタの一例を平面及び断面で示した図である。
【符号の説明】
【００３９】
１    …  絶縁基板
２    …  ゲート電極
２’  …  ゲート配線
３    …  ゲート絶縁膜
４    …  ソース電極
４’  …  ソース配線
５    …  ドレイン電極
６    …  半導体層
７    …  封止層
８    …  画素電極
９    …  層間絶縁膜
１０    …  キャパシタ電極
１０’  …  キャパシタ配線
１１    …  上部画素電極
１２    …  凸の端点
１３    …  凹の端点
２０    …  試料
２１    …  容器
２２    …  電着液
２３    …  対向電極
２４    …  電源
２５    …  ショートバー
２５    …  絶縁テープ
【図１】
2009152358.tif 000003
【図３】
2009152358.tif 000004
【図４】
2009152358.tif 000005
【図５】
2009152358.tif 000006
【図２】
2009152358.tif 000007