(57)【要約】【課題】Ｎ原子を含むIII−Ｖ族化合物半導体層の結晶性をより向上させ得るIII−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、および半導体光素子を提供する。【解決手段】Ｎ原子を含むIII−Ｖ族化合物半導体層を製造する方法であって、III−Ｖ族化合物半導体層を構成する半導体結晶を半導体基板上に成長させてエピタキシャルウェハ１を形成する工程と、エピタキシャルウェハ１上におもり１０４を載せることで該半導体結晶に対して荷重を付与しつつ、該半導体結晶に対しその成長温度より高い温度で熱処理を行うアニール工程とを備える。【選択図】図３
2009212133.tif 000002
【特許請求の範囲】
【請求項１】
窒素原子を含むIII−Ｖ族化合物半導体層を製造する方法であって、
前記III−Ｖ族化合物半導体層を構成する半導体結晶を基板上に成長させる成長工程と、
前記半導体結晶に対して荷重を付与しつつ、前記半導体結晶に対し該半導体結晶の成長温度より高い温度で熱処理を行うアニール工程と
を備えることを特徴とする、III−Ｖ族化合物半導体層の製造方法。
【請求項２】
前記荷重の大きさが１．０［Ｎ／ｃｍ2］以上であることを特徴とする、請求項１に記載のIII−Ｖ族化合物半導体層の製造方法。
【請求項３】
前記荷重の大きさが２．０［Ｎ／ｃｍ2］以上であることを特徴とする、請求項２に記載のIII−Ｖ族化合物半導体層の製造方法。
【請求項４】
活性層を有する半導体光素子の製造方法であって、
窒素原子を含むIII−Ｖ族化合物半導体からなり前記活性層となるべき半導体結晶を基板上に成長させる成長工程と、
前記半導体結晶に対して荷重を付与しつつ、前記半導体結晶に対し該半導体結晶の成長温度より高い温度で熱処理を行うアニール工程と
を備えることを特徴とする、半導体光素子の製造方法。
【請求項５】
前記荷重の大きさが１．０［Ｎ／ｃｍ2］以上であることを特徴とする、請求項４に記載の半導体光素子の製造方法。
【請求項６】
前記荷重の大きさが２．０［Ｎ／ｃｍ2］以上であることを特徴とする、請求項５に記載の半導体光素子の製造方法。
【請求項７】
活性層を有する半導体光素子であって、
窒素原子を含むIII−Ｖ族化合物半導体からなり前記活性層となるべき半導体結晶を基板上に成長させる成長工程と、
前記半導体結晶に対して荷重を付与しつつ、前記半導体結晶に対し該半導体結晶の成長温度より高い温度で熱処理を行うアニール工程と
を含む製造方法により作製されることを特徴とする、半導体光素子。
【請求項８】
前記荷重の大きさが１．０［Ｎ／ｃｍ2］以上であることを特徴とする、請求項７に記載の半導体光素子。
【請求項９】
前記荷重の大きさが２．０［Ｎ／ｃｍ2］以上であることを特徴とする、請求項８に記載の半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、および半導体光素子に関するものである。
【背景技術】
【０００２】
非特許文献１には、分子線エピタキシー（ＭＢＥ；MolecularBeam Epitaxy）法によって成長したＧａＩｎＮＡｓ／ＧａＡｓ量子井戸活性層のアニールを高温・短時間で行う（ＲＴＡ；rapid thermalannealing）ことにより、フォトルミネッセンス（ＰＬ；Photoluminescence）強度の観点からみた量子井戸活性層の結晶性が向上することが記載されている。また、非特許文献２には、ＭＢＥチャンバでｉｎ−ｓｉｔｕアニールおよびＲＴＡを併用した例が記載されており、ｉｎ−ｓｉｔｕアニール後にＲＴＡを行うことによってＰＬ強度が向上したことが報告されている。
【非特許文献１】H.P.Xin et al., “Effects ofrapid thermal annealing on GaInNAs/GaAs multiple quantum wells” Journal ofCrystal Growth 201/202 (1999) pp.419-422
【非特許文献２】B. Damilano et al., “Growth and insitu annealing conditions for long-wavelength (Ga, In)(N, As)/GaAs lasers” APPLIEDPHYSICS LETTERS 86, 071105 (2005)
【発明の開示】
【発明が解決しようとする課題】
【０００３】
窒素（Ｎ）原子を含むIII−Ｖ族化合物半導体層には、Ｎ原子の添加に起因する非発光再結合中心が多数存在する。したがって、Ｎ原子を含むIII−Ｖ族化合物半導体層の結晶性を向上させるために上述したような様々な方法が試されているが、実用的な半導体光素子を実現するための満足な結晶性を得るには至っていない。
【０００４】
本発明は、上記した問題点を鑑みてなされたものであり、Ｎ原子を含むIII−Ｖ族化合物半導体層の結晶性をより向上させ得るIII−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、および半導体光素子を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記した課題を解決するために、本発明によるIII−Ｖ族化合物半導体層の製造方法は、窒素原子を含むIII−Ｖ族化合物半導体層を製造する方法であって、III−Ｖ族化合物半導体層を構成する半導体結晶を基板上に成長させる成長工程と、半導体結晶に対して荷重を付与しつつ、半導体結晶に対し該半導体結晶の成長温度より高い温度で熱処理を行うアニール工程とを備えることを特徴とする。
【０００６】
また、本発明による半導体光素子の製造方法は、活性層を有する半導体光素子の製造方法であって、窒素原子を含むIII−Ｖ族化合物半導体からなり活性層となるべき半導体結晶を基板上に成長させる成長工程と、半導体結晶に対して荷重を付与しつつ、半導体結晶に対し該半導体結晶の成長温度より高い温度で熱処理を行うアニール工程とを備えることを特徴とする。
【０００７】
また、本発明による半導体光素子は、活性層を有する半導体光素子であって、窒素原子を含むIII−Ｖ族化合物半導体からなり活性層となるべき半導体結晶を基板上に成長させる成長工程と、半導体結晶に対して荷重を付与しつつ、半導体結晶に対し該半導体結晶の成長温度より高い温度で熱処理を行うアニール工程とを含む製造方法により作製されることを特徴とする。
【０００８】
上記したIII−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、および半導体光素子においては、窒素原子を含むIII−Ｖ族化合物半導体層（活性層）を作製するために、当該半導体結晶に対して荷重を付与しつつ熱処理（アニール）を行っている。本発明者は、実験を重ねた結果、このように荷重を付与しつつアニールを行うことにより、Ｎ原子を含むIII−Ｖ族化合物半導体層における、ＰＬ強度の観点からみた結晶性が格段に向上することを見出した。このような知見は、本発明者が様々な組成の結晶に対してアニールを実施した経験を通じ、Ｎ原子を含むIII−Ｖ族化合物半導体結晶が有する歪み量（すなわち内部応力）に応じて最適なアニール条件が変化することから着想を得たものである。このように、上記したIII−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、および半導体光素子によれば、Ｎ原子を含むIII−Ｖ族化合物半導体層の結晶性をより向上させることができる。
【０００９】
また、上記したIII−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、または半導体光素子は、荷重の大きさが１．０［Ｎ／ｃｍ2］以上であることを特徴としてもよく、荷重の大きさが２．０［Ｎ／ｃｍ2］以上であることを特徴としてもよい。本発明者の実験によれば、荷重の大きさが１．０［Ｎ／ｃｍ2］以上であれば、荷重を付加しない場合と比較して結晶性が有意に向上する。また、荷重の大きさが２．０［Ｎ／ｃｍ2］を超えると結晶性向上効果がほぼ飽和するので、荷重の大きさが２．０［Ｎ／ｃｍ2］以上であれば上記効果を十分に達成できる。
【発明の効果】
【００１０】
本発明によるIII−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、および半導体光素子によれば、Ｎ原子を含むIII−Ｖ族化合物半導体層の結晶性をより向上させ得る。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照しながら本発明によるIII−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、および半導体光素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１２】
（第１の実施の形態）
まず、本発明に係るIII−Ｖ族化合物半導体層の製造方法の一実施形態として、III−Ｖ族化合物半導体層を有するエピタキシャルウェハを製造する方法について説明する。図１は、本実施形態の製造方法を経て製造されるエピタキシャルウェハの積層構造を示す側断面図である。図１に示されるように、このエピタキシャルウェハ１は、半導体基板２と、半導体基板２上に形成されたバッファ層３と、バッファ層３上に形成された多重量子井戸層４と、多重量子井戸層４上に形成されたキャップ層５とを備えている。
【００１３】
半導体基板２はIII−Ｖ族化合物半導体からなるウェハである。半導体基板２の構成材料としては、例えばガリウム砒素（ＧａＡｓ）を挙げることができる。また、後述する半導体光素子に用いられる場合、半導体基板２にはｎ型またはｐ型のドーパントが添加されているとよい。
【００１４】
バッファ層３は、III−Ｖ族化合物半導体からなる層である。バッファ層３の構成材料としては、半導体基板２と同一の材料、例えばＧａＡｓが好適である。バッファ層３の厚さは例えば０．５μｍであり、後述する半導体光素子に用いられる場合、バッファ層３は下部クラッド層として機能する。なお、バッファ層３には半導体基板２と同じ導電型のドーパントが添加されているとよい。
【００１５】
多重量子井戸層４は、III−Ｖ族化合物半導体からなる複数の層が積層されて成る。具体的には、多重量子井戸層４は、量子井戸層６およびバリア層７が交互に繰り返し積層されることにより構成されている。図１に示されるエピタキシャルウェハ１では、多重量子井戸層４は３層の量子井戸層６と２層のバリア層７とによって構成されている。量子井戸層６はＮ原子を含むIII−Ｖ族化合物半導体層であり、例えばＧａＩｎＮＡｓからなる。Ｉｎ組成は例えば３３％であり、Ｎ組成は例えば１．０％である。また、量子井戸層６の厚さは例えば７０［Å］である。バリア層７は例えばＧａＡｓからなり、その厚さは例えば１００［Å］である。
【００１６】
キャップ層５は、III−Ｖ族化合物半導体からなる層である。キャップ層５の構成材料としては、例えばＧａＡｓが好適である。キャップ層５の厚さは例えば０．１μｍである。
【００１７】
このような構成を備えるエピタキシャルウェハ１の製造方法について説明する。図２は、本実施形態によるエピタキシャルウェハ１の製造方法の手順を示すフローチャートである。まず、ｎ型ＧａＡｓからなる半導体基板２の表面にＡｓを照射しながら半導体基板２を６５０℃まで昇温し、表面の酸化物を除去する。次に、半導体基板２上にＧａＡｓバッファ層３をエピタキシャル成長させたのち（工程Ｓ１）、ＭＢＥ法を用いて多重量子井戸層４を形成する。多重量子井戸層４を形成する際には、量子井戸層６を構成する半導体結晶（ＧａＩｎＮＡｓ結晶）およびバリア層７を構成するＧａＡｓ結晶を交互にエピタキシャル成長させる（成長工程Ｓ２）。このとき、量子井戸層６およびバリア層７の組成比や厚さは上述のとおりである。特に、量子井戸層６（ＧａＩｎＮＡｓ結晶）を成長させる際には、金属Ｇａ、Ｉｎ、Ａｓを原料として炉内に供給しつつ、窒素ガスをＲＦプラズマガンを通して成長面に照射するとよい。ＧａＩｎＮＡｓ結晶の成長温度は、例えば４５０℃である。その後、多重量子井戸層４上にＧａＡｓキャップ層５をエピタキシャル成長させる。
【００１８】
続いて、量子井戸層６の結晶性を向上させるため、量子井戸層６を構成する半導体結晶に対しその成長温度より高い温度で熱処理を行う（アニール工程Ｓ３）。具体的には、半導体基板２の温度がＧａＩｎＮＡｓ結晶の成長温度より高くなるように半導体基板２を一定時間加熱する。
【００１９】
ここで、図３は、本実施形態におけるアニール工程の様子を示す図である。本実施形態のアニール工程では、量子井戸層６を構成する半導体結晶に対して荷重を付与しつつ、熱処理を行う。すなわち、図３に示されるように、カーボン製のトレイ（図示せず）に設置されたＧａＡｓからなるキャップウェハ１００上に、キャップ層５とキャップウェハ１００とが互いに接触する状態でエピタキシャルウェハ１を載置する。このようにキャップウェハ１００上にエピタキシャルウェハ１を載置するのは、アニールの際にＡｓが蒸発することによるＧａＡｓ表面の変質を防ぐためである。
【００２０】
続いて、エピタキシャルウェハ１とほぼ同じ直径のカーボンウェハ１０２をエピタキシャルウェハ１上に置き、その上におもり１０４を載置する。このときエピタキシャルウェハ１に付与される荷重の大きさ、すなわちおもりの質量をエピタキシャルウェハ１の面積で除した値は０．１［ｋｇ／ｃｍ2］以上（圧力に換算すると１．０［Ｎ／ｃｍ2］以上）であることが好ましく、０．２［ｋｇ／ｃｍ2］以上（圧力に換算して２．０［Ｎ／ｃｍ2］以上）であれば更に好ましい。なお、本実施形態ではエピタキシャルウェハ１上におもりを載置することで上記荷重を実現しているが、荷重を付与する手段はこれに限られるものではなく、例えば２枚の板材の間にエピタキシャルウェハ１を挟み込み、板材同士をネジ等で締め付けることにより荷重を定量的に付与してもよい。
【００２１】
そして、量子井戸層６を構成するＧａＩｎＮＡｓ結晶に対し、その成長温度より高い温度（例えば５５０［℃］〜８００［℃］）で熱処理（アニール）を行う。熱処理の方法としてはＲＴＡが好ましく、加熱時間は例えば１０秒である。以上の工程を経て、ＧａＩｎＮＡｓ量子井戸層６を有するエピタキシャルウェハ１が完成する。
【００２２】
本実施形態によるIII−Ｖ族化合物半導体層の製造方法によって得られる効果について説明する。本実施形態によるIII−Ｖ族化合物半導体層の製造方法においては、Ｎ原子を含むIII−Ｖ族化合物半導体層であるＧａＩｎＮＡｓ量子井戸層６を作製するために、当該半導体結晶（ＧａＩｎＮＡｓ結晶）に対して荷重を付与しつつ熱処理（アニール）を行っている。次の実施例に示されるように、本発明者は、このように荷重を付与しつつアニールを行うことにより、ＰＬ強度の観点からみたＧａＩｎＮＡｓ量子井戸層６の結晶性が格段に向上することを見出した。すなわち、本実施形態に係る製造方法によれば、ＧａＩｎＮＡｓ量子井戸層６の結晶性をより向上させることができる。
【００２３】
（実施例）
下の表１は、アニール工程において荷重を付与しない場合における、アニール温度とＰＬ強度（アニール温度が５５０［℃］のときの値を１とした相対値）との関係を示す表である。また、図４は、縦軸をＰＬ強度（相対値）とし、横軸をアニール温度として、表１に示された数値をプロットしたグラフである。表１および図４に示す数値は、アニール工程において荷重を付与しない点を除き、上述した第１実施形態に係る製造方法と同じ方法でエピタキシャルウェハ１を実際に作製し、計測した値である。
【表１】
2009212133.tif 000003
この実験により、アニール温度が７００［℃］付近のときにＰＬ強度が最大となることがわかった。
【００２４】
続いて、上述した第１実施形態に係る製造方法を用いてエピタキシャルウェハ１を実際に作製し、ＰＬ強度を測定した。この実験では、荷重を０．０５［ｋｇ／ｃｍ2］（０．５［Ｎ／ｃｍ2］）から０．４［ｋｇ／ｃｍ2］（４．０［Ｎ／ｃｍ2］）まで０．０５［ｋｇ／ｃｍ2］刻みで変化させ、それぞれの荷重に対応するエピタキシャルウェハ１を作製した上でＰＬ強度を測定した。また、アニール温度を、表１及び図４においてＰＬ強度が最も大きくなった７００［℃］とし、アニール時間を１０秒とした。なお、作製したエピタキシャルウェハ１の面積は１９．６２５［ｃｍ2］であった。
【００２５】
下の表２は、荷重の大きさとＰＬ強度（荷重を付与しないときの値を１とした相対値）との関係を示す表である。また、図５は、縦軸をＰＬ強度（相対値）とし、横軸を荷重の大きさとして、表２に示された数値をプロットしたグラフである。
【表２】
2009212133.tif 000004
【００２６】
表２および図５を参照すると、荷重を付与しつつＧａＩｎＮＡｓ量子井戸層６に対しアニールを行うことにより、ＰＬ強度の観点からみたＧａＩｎＮＡｓ量子井戸層６の結晶性が格段に向上していることがわかる。特に、荷重が０．１［ｋｇ／ｃｍ2］（１．０［Ｎ／ｃｍ2］）を超えるあたりからＰＬ強度が有意に大きくなっており、０．２［ｋｇ／ｃｍ2］（２．０［Ｎ／ｃｍ2］）以上で従来比約２倍のＰＬ強度が得られている。また、０．２［ｋｇ／ｃｍ2］（２．０［Ｎ／ｃｍ2］）を超えたあたりからＰＬ強度が飽和する傾向が見られた。
【００２７】
以上のように、荷重を付与しながらＧａＩｎＮＡｓ結晶にアニールを施すことにより、ＰＬ強度が増大し、ＧａＩｎＮＡｓ結晶の結晶性が向上することが明らかになった。荷重の大きさとしては、１．０［Ｎ／ｃｍ2］以上であることが好ましく、２．０［Ｎ／ｃｍ2］以上であると更に好適である。荷重の大きさが１．０［Ｎ／ｃｍ2］以上であれば、荷重を付加しない場合と比較して結晶性が有意に向上する。また、荷重の大きさが２．０［Ｎ／ｃｍ2］を超えると結晶性向上効果がほぼ飽和するので、荷重の大きさが２．０［Ｎ／ｃｍ2］以上であれば上記効果を十分に達成できる。
【００２８】
なお、以上のような効果は、例示したＧａＩｎＮＡｓ結晶のみならず、ＧａＮＡｓ、ＧａＩｎＮＡｓＳｂ、或いはＧａＮＰＡｓなど、Ｎ原子を含む他のIII−Ｖ族化合物半導体においても同様に得られるものである。また、第１実施形態ではＧａＩｎＮＡｓ結晶の成長方法としてＭＢＥ法を例示したが、例えば有機金属原料を用いる有機金属気相エピタキシー（ＯＭＶＰＥ）法といった他の成長方法を用いて成長させても同様の効果を得ることができる。
【００２９】
（第２の実施の形態）
図６は、本発明に係る半導体光素子の一実施形態として、ＬＥＤ１０の構成を示す側断面図である。図６に示されるＬＥＤ１０は、基板１２と、基板１２の主面１２ａ上に設けられたクラッド層（バッファ層）１４と、クラッド層１４上に設けられた活性層１７と、活性層１７上に設けられたクラッド層２８と、クラッド層２８上に設けられたコンタクト層３０とを備える。コンタクト層３０上には電極３２が設けられている。基板１２の主面１２ａとは反対側の面（裏面）１２ｂには電極３４が設けられている。
【００３０】
活性層１７は量子井戸構造を有する。活性層１７は、クラッド層１４上に設けられた量子井戸層１８と、量子井戸層１８上に設けられたバリア層２０と、バリア層２０上に設けられた量子井戸層２２と、量子井戸層２２上に設けられたバリア層２４と、バリア層２４上に設けられた量子井戸層２６とを備える。
【００３１】
なお、基板１２、クラッド層１４、および活性層１７の厚さや組成は、第１実施形態の半導体基板２、バッファ層３、および多重量子井戸層４と同様である。そして、量子井戸層１８，２２，及び２６の厚さ及び組成は第１実施形態の量子井戸層６と同様であり、バリア層２０，２４の厚さ及び組成は第１実施形態のバリア層７と同様である。すなわち、量子井戸層６は例えばＧａＩｎＮＡｓからなり、波長１．３〜１．５μｍの光がＬＥＤ１０から出射される。
【００３２】
図７は、半導体光素子の製造方法の手順を示すフローチャートである。本実施形態の半導体光素子の製造方法の一例として、ＬＥＤ１０の製造方法について説明する。
【００３３】
まず、ｎ型ＧａＡｓからなる基板１２の表面にＡｓを照射しながら基板１２を６５０℃まで昇温し、表面の酸化物を除去する。次に、基板１２上にクラッド層１４をエピタキシャル成長させたのち（工程Ｓ１１）、ＭＢＥ法を用いて活性層１７を形成する。活性層１７を形成する際には、量子井戸層１８，２２，及び２６を構成する半導体結晶（ＧａＩｎＮＡｓ結晶）およびバリア層２０，２４を構成するＧａＡｓ結晶を交互にエピタキシャル成長させる（成長工程Ｓ１２）。特に、量子井戸層１８，２２，及び２６（ＧａＩｎＮＡｓ結晶）を成長させる際には、金属Ｇａ、Ｉｎ、Ａｓを原料として炉内に供給しつつ、窒素ガスをＲＦプラズマガンを通して成長面に照射するとよい。ＧａＩｎＮＡｓ結晶の成長温度は、例えば４５０℃である。その後、活性層１７上にクラッド層２８およびコンタクト層３０（共にＧａＡｓ結晶）をエピタキシャル成長させる（工程Ｓ１３）。
【００３４】
続いて、量子井戸層１８，２２，及び２６の結晶性を向上させるため、量子井戸層１８，２２，及び２６を構成するＧａＩｎＮＡｓ結晶に対しその成長温度より高い温度で熱処理を行う（アニール工程Ｓ１４）。具体的には、基板１２の温度がＧａＩｎＮＡｓ結晶の成長温度より高くなるように基板１２を一定時間加熱する。このアニール工程における熱処理方法は、第１実施形態と同様である。すなわち、図３に示された方法により、量子井戸層１８，２２，及び２６を構成するＧａＩｎＮＡｓ結晶に対して荷重を付与しつつ、熱処理を行う。
【００３５】
最後に、必要に応じて、コンタクト層３０上に電極３２を形成すると共に、基板１２の裏面１２ｂ上に電極３４を形成する。以上の各工程を経ることにより、本実施形態の半導体光素子（ＬＥＤ１０）が完成する。
【００３６】
本実施形態による半導体光素子の製造方法においては、Ｎ原子を含むIII−Ｖ族化合物半導体層であるＧａＩｎＮＡｓ量子井戸層１８，２２，及び２６を作製するために、当該半導体結晶（ＧａＩｎＮＡｓ結晶）に対して荷重を付与しつつ熱処理（アニール）を行っている。これにより、第１実施形態と同様に、ＰＬ強度の観点からみたＧａＩｎＮＡｓ量子井戸層１８，２２，及び２６の結晶性を格段に向上させることができる。また、荷重の大きさとしては、第１実施形態と同様に、１．０［Ｎ／ｃｍ2］以上であることが好ましく、２．０［Ｎ／ｃｍ2］以上であると更に好適である。荷重の大きさが１．０［Ｎ／ｃｍ2］以上であれば、荷重を付加しない場合と比較して結晶性が有意に向上する。また、荷重の大きさが２．０［Ｎ／ｃｍ2］を超えると結晶性向上効果がほぼ飽和するので、荷重の大きさが２．０［Ｎ／ｃｍ2］以上であれば上記効果を十分に達成できる。
【００３７】
本発明によるIII−Ｖ族化合物半導体層の製造方法、半導体光素子の製造方法、および半導体光素子は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記した第２実施形態では半導体光素子の例としてＬＥＤを挙げたが、本発明は、例えばレーザダイオードといった他の様々な半導体光素子に適用可能である。
【図面の簡単な説明】
【００３８】
【図１】図１は、第１実施形態の製造方法を経て製造されるエピタキシャルウェハの積層構造を示す側断面図である。
【図２】図２は、第１実施形態によるエピタキシャルウェハの製造方法の手順を示すフローチャートである。
【図３】図３は、第１実施形態におけるアニール工程の様子を示す図である。
【図４】図４は、縦軸をＰＬ強度（相対値）とし、横軸をアニール温度として、表１に示された数値をプロットしたグラフである。
【図５】図５は、縦軸をＰＬ強度（相対値）とし、横軸を荷重の大きさとして、表２に示された数値をプロットしたグラフである。
【図６】図６は、本発明に係る半導体光素子の一実施形態として、ＬＥＤの構成を示す側断面図である。
【図７】図７は、半導体光素子の製造方法の手順を示すフローチャートである。
【符号の説明】
【００３９】
１…エピタキシャルウェハ、２…半導体基板、３…バッファ層、４…多重量子井戸層、５…キャップ層、６…量子井戸層、７…バリア層、１０…ＬＥＤ、１２…基板、１４，２８…クラッド層、１７…活性層、１８，２２，２６…量子井戸層、２０，２４…バリア層、３０…コンタクト層、３２，３４…電極、１００…キャップウェハ、１０２…カーボンウェハ、１０４…おもり。
【図１】
2009212133.tif 000005
【図２】
2009212133.tif 000006
【図３】
2009212133.tif 000007
【図４】
2009212133.tif 000008
【図５】
2009212133.tif 000009
【図６】
2009212133.tif 000010
【図７】
2009212133.tif 000011