(57)【要約】【課題】  信号配線数を増大させることなく、微細化等に伴う電源電圧の引き下げによる伝送品質への影響を低減できる信号伝送システムを提供する。【解決手段】  送信回路１０が、多値伝送データＤＣの値別に伝送データ用電流値を規定した信号変換条件に基づいて、送信対象の複数の２値電圧データを伝送データ用電流値の多値伝送データＤＣに変換し出力する多値伝送データ生成出力回路を備え、伝送データ用電流値の夫々が単位伝送データ用電流値の整数倍で規定され、多値伝送データ生成出力回路が、信号配線に対し単位伝送データ用電流値の電流を供給可能な単位電流駆動回路１３０を複数備えたデータ出力回路１３と、複数の２値電圧データを多値電流データに変換した後の多値電流データの伝送データ用電流値に基づいて、単位電流駆動回路１３０別に、電流供給を行うか否かを設定するための駆動制御信号を生成する駆動制御信号生成回路と、を備える。【選択図】        図１
2009152970.tif 000002
【特許請求の範囲】
【請求項１】
多値伝送データを出力する送信回路と、前記多値伝送データを伝送可能な信号配線と、を備えた信号伝送システムであって、
前記多値伝送データの伝送時に、前記信号配線の電圧値を所定の伝送用電圧値に保つ電圧調整回路を備え、
前記送信回路が、前記多値伝送データの値別に伝送データ用電流値を規定した信号変換条件に基づいて、送信対象の複数の２値電圧データを前記伝送データ用電流値の多値電流データに変換して前記多値伝送データを生成し出力する多値伝送データ生成出力回路を備えて構成され、
前記伝送データ用電流値の夫々が、所定の単位伝送データ用電流値の整数倍で規定され、
前記多値伝送データ生成出力回路が、
前記信号配線に対し前記単位伝送データ用電流値の電流を供給可能な単位電流駆動回路を複数備えたデータ出力回路と、
前記複数の２値電圧データを前記多値電流データに変換した後の前記多値電流データの伝送データ用電流値に基づいて、前記単位電流駆動回路別に、電流供給を行うか否かを設定するための駆動制御信号を生成する駆動制御信号生成回路と、を備えて構成されることを特徴とする請求項１に記載の信号伝送システム。
【請求項２】
前記単位電流駆動回路が、ゲート端子に前記駆動制御信号が入力され、ドレイン端子が前記信号配線に、ソース端子が内部ノードに夫々接続された制御用Ｎ型ＭＯＳトランジスタと、ゲート端子に所定のバイアス電圧が、ソース端子に接地電圧が夫々入力され、ドレイン端子が前記内部ノードに接続された電流供給用Ｎ型ＭＯＳトランジスタを備えて構成され、
前記駆動制御信号生成回路が、前記駆動制御信号の電圧値を、前記制御用Ｎ型ＭＯＳトランジスタ及び前記電流供給用Ｎ型ＭＯＳトランジスタを飽和領域で動作させることが可能な電圧値に設定することを特徴とする請求項１に記載の信号伝送システム。
【請求項３】
前記伝送データ用電流値の夫々が、前記単位伝送データ用電流値の偶数倍または奇数倍で規定され、
前記伝送データ用電流値の夫々に基づいて、前記伝送データ用電流値の夫々が前記単位伝送データ用電流値の偶数倍で規定される場合は、前記単位伝送データ用電流値の奇数倍で規定されるリファレンス電流に相当するリファレンス電圧を、前記伝送データ用電流値の夫々が前記単位伝送データ用電流値の奇数倍で規定される場合は、前記単位伝送データ用電流値の偶数倍で規定されるリファレンス電流に相当するリファレンス電圧を生成するリファレンス電圧生成回路と、
前記信号配線から前記多値伝送データを受け付け、受け付けた前記多値伝送データの電流値に相当する電圧値を前記リファレンス電圧と比較して、前記多値伝送データを複数の２値電圧データに変換して受信データを生成する受信データ生成回路と、を備えた受信回路を備えることを特徴とする請求項１または２に記載の信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送システム、特に、長距離信号配線を用いてデータを伝送する信号伝送システムに関する。
【背景技術】
【０００２】
従来のデータの伝送を行う信号伝送システムには、例えば、差動伝送方式によりデータを伝送する信号伝送システムがある（例えば、特許文献１及び非特許文献１参照）。
【０００３】
ここで、図１０は、差動伝送方式により２値データの伝送を行う信号伝送システム１０００の概略構成例を示している。図１０に示すように、信号伝送システム１０００は、伝送対象の送信データＤＴＸから相補的な１対の相補データ信号ＳＸ及びＳＸ＃を生成し送信する送信回路１１００と、相補データ信号ＳＸ及びＳＸ＃を伝送するための１対の信号配線ＬＸ及びＬＸ＃で構成される伝送経路１３００と、信号配線ＬＸ及びＬＸ＃から相補データ信号ＳＸ及びＳＸ＃を受信し、受信データＲＸを生成する受信回路１２００と、を備えて構成されている。
【０００４】
より具体的には、送信回路１１００は、送信データＤＴＸに基づいて電圧信号ＳＸを生成し信号配線ＬＸに出力する送信側駆動回路１１０１と、送信データＤＴＸの反転データＤＴＸ＃を生成する反転回路１１０２と、送信データＤＴＸの反転データＤＴＸ＃に基づいて電圧信号ＳＸ＃を生成し信号配線ＬＸに出力する送信側駆動回路１１０３とを備えて構成されている。受信回路１２００は、信号配線ＬＸ及びＬＸ＃から受信した相補データ信号ＳＸ及びＳＸ＃の電圧レベルを比較して受信データＲＸを生成する差動アンプ１２０１を備えて構成されている。
【０００５】
ここで、図１１は、図１０に示す信号配線ＬＸ及びＬＸ＃における相補データ信号ＳＸ及びＳＸ＃の波形を示しており、電源電圧ＶＤＤ＞電圧ＶＡ＞電圧ＶＢ＞接地電圧ＧＮＤとなるように設定されている。送信側駆動回路１１０１は、入力された送信データＤＴＸが“１”の場合、電圧ＶＡの電圧信号ＳＸに変換し、入力された送信データＤＴＸが“０”の場合、電圧ＶＢの電圧信号ＳＸに変換する。同様に、送信側駆動回路１１０２は、入力された反転データＤＴＸ＃が“１”の場合、電圧ＶＡの電圧信号ＳＸ＃に変換し、入力された反転データＤＴＸ＃が“０”の場合、電圧ＶＢの電圧信号ＳＸ＃に変換する。
【０００６】
更に、受信回路１２００の差動アンプ１２０１は、電圧信号ＳＸ及びＳＸ＃を比較して、電源電圧ＶＤＤと接地電圧ＧＮＤの間でフルスイングする信号に変換し、受信データＲＸとして出力する。
【０００７】
図１０に示す従来の差動伝送方式を用いた信号伝送システムでは、１対の信号配線ＬＸ及びＬＸ＃を用いてデータを伝送するため、電圧信号ＳＸの振幅を小さくすることができ、消費電力を低減することが可能になる。また、電圧信号ＳＸとＳＸ＃の電圧差により受信データを得るので、ノイズの影響を低減できる。
【０００８】
しかしながら、図１０に示す従来の差動伝送方式を用いた信号伝送システム（上記特許文献１及び非特許文献１に記載の信号伝送システム）は、伝送データを１対の信号配線ＬＸ及びＬＸ＃を用いて伝送する構成であるため、１つの信号経路を構成するために信号配線が２本必要になる。これにより、信号配線の占有面積の増加や、信号配線数が２倍になることによる製造コストの増大を招くという問題があった。
【０００９】
これに対し、１本の信号配線でデータの伝送を行う信号伝送システムとして、例えば、単一の信号配線を用い、多値データを伝送する信号伝送システムがある（例えば、特許文献２参照）。
【００１０】
ここで、図１２は、特許文献２に記載の信号伝送システム２０００の概略構成例を示している。尚、ここでは、２ビットのデータを伝送する場合について説明する。信号伝送システム２０００は、電圧信号を送信する送信回路２１００、電圧信号を伝送するための信号配線２３００と、信号配線２３００から電圧信号を受信して受信データを生成する受信回路２２００と、を備えて構成されている。
【００１１】
送信回路２１００は、送信側機能回路２１１０から出力される２値の電圧データを多値の電流データＤＡＣＯＵＴに変換するＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）２１２０と、電流データＤＡＣＯＵＴに応じた電流値の電流データを信号配線２３００に送信するための出力バッファとして機能するＰ型ＭＯＳトランジスタ２１３０を備えている。
【００１２】
ここで、図１３（ａ）は、ＤＡＣ２１２０の概略構成例を示している。ＤＡＣ２１２０は、２ビットの電圧データＤＯ０及びＤＯ１を１０進の電流データＤＡＣＯＵＴに変換する。ＤＡＣ２１２０は、図１３に示すように、出力端子がノードＮ２１０１に接続され、入力端子に電源電圧が入力される電流源ＣＳと、ゲート端子及びドレイン端子がノードＮ２１０１に夫々接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２１０２と、ゲート端子がノードＮ２１０１に接続され、ソース端子に接地電圧が入力され、Ｎ型ＭＯＳトランジスタＴＮ２１０２に対しカレントミラー接続されるＮ型ＭＯＳトランジスタＴＮ２１０３及びＮ型ＭＯＳトランジスタＴＮ２１０４と、ゲート端子及びドレイン端子が夫々ノードＮ２１０２に接続され、ソース端子に電源電圧が入力されたＰ型ＭＯＳトランジスタＴＰ２１０１と、ソース端子がノードＮ２１０２に、ドレイン端子がＮ型ＭＯＳトランジスタＮ３のドレイン端子に夫々接続され、ゲート端子に電圧データＤＯ０が入力されるＮ型ＭＯＳトランジスタＴＮ２１００と、ソース端子がノードＮ２１０２に、ドレイン端子がＮ型ＭＯＳトランジスタＮ４のドレイン端子に夫々接続され、ゲート端子に電圧データＤＯ１が入力されるＮ型ＭＯＳトランジスタＴＮ２１０１と、を備えて構成されている。
【００１３】
より詳細には、Ｎ型ＭＯＳトランジスタＴＮ２１０３は、Ｎ型ＭＯＳトランジスタＴＮ２１０２と同じ大きさの電流を流すようにトランジスタサイズが設定されている。Ｎ型ＭＯＳトランジスタＴＮ２１０４は、Ｎ型ＭＯＳトランジスタＴＮ２１０２の２倍の大きさの電流を流すようにトランジスタサイズが設定されている。そして、電圧データＤＯ０に応じてＮ型ＭＯＳトランジスタＴＮ２１００の状態をＯＮ状態とＯＦＦ状態の間で切り替えることにより、ノードＮ２１０２に対し、Ｎ型ＭＯＳトランジスタＴＮ２１０３の電流を供給するか否かを制御する。同様に、電圧データＤＯ１に応じてＮ型ＭＯＳトランジスタＴＮ２１０１の状態をＯＮ状態とＯＦＦ状態の間で切り替えることにより、ノードＮ２１０２に対し、Ｎ型ＭＯＳトランジスタＴＮ２１０４の電流を供給するか否かを制御する。
【００１４】
これにより、Ｐ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の大きさは、図１３（ｂ）に示すように、Ｎ型ＭＯＳトランジスタＴＮ２１０２を流れる電流の大きさを基準電流ＩＢ２０００とすると、電圧データＤＯ０及びＤＯ１がＬＬの場合は、電流の大きさが０となり、電圧データＤＯ０及びＤＯ１がＬＨの場合は、電流の大きさが基準電流ＩＢ２０００となり、電圧データＤＯ０及びＤＯ１がＨＬの場合は、電流の大きさが基準電流ＩＢ２０００の２倍となり、電圧データＤＯ０及びＤＯ１がＬＨの場合は、電流の大きさが基準電流ＩＢ２０００の３倍となる。
【００１５】
更に、出力バッファを構成するＰ型ＭＯＳトランジスタ２１３０とＰ型ＭＯＳトランジスタＴＰ２１０１はカレントミラー接続されており、Ｐ型ＭＯＳトランジスタ２１３０により、信号配線２３００にＰ型ＭＯＳトランジスタＴＰ２１０１を流れる電流と同じ大きさの電流値の電流データが出力されることとなる。
【００１６】
受信回路２２００は、図１２に示すように、信号配線２３００からの電圧信号を受け付ける入力バッファとして機能するＮ型ＭＯＳトランジスタ２２０１と、Ｎ型ＭＯＳトランジスタ２２０１にカレントミラー接続され、Ｎ型ＭＯＳトランジスタ２２０１を流れる電流と同じ大きさの電流値の電流データＡＤＣＩＮを出力するＮ型ＭＯＳトランジスタ２２０２と、Ｎ型ＭＯＳトランジスタ２２０２から出力される多値電流データＡＤＣＩＮを２値の電圧データに変換し受信側機能回路２２２０に出力するＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）２２１０と、を備えて構成されている。
【００１７】
尚、Ｎ型ＭＯＳトランジスタ２２０１は、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０と信号配線２３００を介して接続し、同じ電流を流すため、Ｎ型ＭＯＳトランジスタ２２０２を流れる電流の大きさは、送信回路２１００のＰ型ＭＯＳトランジスタ２１０１を流れる電流の大きさと同じになる。
【００１８】
ここで、図１４は、ＡＤＣ２２１０の概略構成例を示している。図１４に示すように、ＡＤＣ２２１０は、ゲート端子及びドレイン端子がノードＮ２２０１に接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２０１と、ノードＮ２２０２に基準電流を供給する基準電流源２２０３と、多値電流データＡＤＣＩＮに基づいて上位ビットＤＩ１を生成する比較回路２２１１と、多値電流データＡＤＣＩＮに基づいて下位ビットＤＩ０を生成する比較回路２２１２と、を備えて構成されている。
【００１９】
基準電流源２２０３は、所定の大きさの電流を供給する定常電流源ＢＧＲと、ゲート端子及びドレイン端子がノードＮ２２０２に接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２２０２を備えて構成されている。定常電流源ＢＧＲは、一般的に知られているバンドギャップリファレンス回路で構成され、制御電流に対する電源電圧依存性及び温度依存性の影響が補償されている。
【００２０】
比較回路２２１１は、ゲート端子がノードＮ２２０１に、ドレイン端子がノードＮ２２０３に夫々接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２１０と、ゲート端子にイネーブル信号ｅｎが入力され、ドレイン端子がノードＮ２２０３に、ソース端子がノードＮ２２０４に夫々接続されたＮ型ＭＯＳトランジスタＴＮ２２１０と、ゲート端子がノードＮ２２０３に、ドレイン端子がノードＮ２２０４に夫々接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２２１１と、ノードＮ２２０３の電圧レベルを２値電圧レベルに変換してデータＤＩ１を生成する増幅回路Ａ２２０１と、を備えて構成されている。
【００２１】
尚、Ｐ型ＭＯＳトランジスタＴＰ２２１０は、Ｐ型ＭＯＳトランジスタＴＰ２２０１に対してカレントミラー接続され、Ｐ型ＭＯＳトランジスタＴＰ２２０１とトランジスタサイズが同じに設定されており、多値電流データＡＤＣＩＮと同じ大きさの電流を流すように構成されている。ここで、基準電流源２２０３のＮ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の大きさは、送信回路２１００のＤＡＣ２１２０のＮ型ＭＯＳトランジスタＴＮ２１０２を流れる基準電流ＩＢ２０００の半分に設定されている。また、Ｎ型ＭＯＳトランジスタＴＮ２２１０とＮ型ＭＯＳトランジスタＴＮ２２１１は、基準電流源２２０３のＮ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の３倍（基準電流ＩＢ２０００の１．５倍）の大きさの電流を流すようにトランジスタサイズが設定されている。
【００２２】
このように構成することにより、比較回路２２１１は、イネーブル信号ｅｎがＨレベルのときに、多値電流データＡＤＣＩＮの電流値を基準電流源２２０３の電流値（基準電流ＩＢ２０００の１．５倍）と比較し、多値電流データＡＤＣＩＮの電流値が基準電流源２２０３の電流値より大きい場合（基準電流ＩＢ２０００の２倍または３倍の場合）はＨレベルの信号を、多値電流データＡＤＣＩＮの電流値が基準電流源２２０３の電流値より小さい場合（０または基準電流ＩＢ２０００の１倍の場合）はＬレベルの信号を、電圧データＤＩ１として出力する。
【００２３】
比較回路２２１２は、ゲート端子がノードＮ２２０１に、ドレイン端子がノードＮ２２０５に夫々接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２１１と、ゲート端子にデータＤＩ１が入力され、ドレイン端子がノードＮ２２０５に、ソース端子がノードＮ２２０６に接続されたＮ型ＭＯＳトランジスタＴＮ２２１２と、ゲート端子がノードＮ２２０２に、ドレイン端子がノードＮ２２０６に夫々接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２２１３と、ゲート端子にイネーブル信号ｅｎが入力され、ドレイン端子がノードＮ２２０５に、ソース端子がノードＮ２２０７に接続されたＮ型ＭＯＳトランジスタＴＮ２２１４と、ゲート端子がノードＮ２２０２に、ドレイン端子がノードＮ２２０７に夫々接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２２１５と、ノードＮ２２０５の電圧レベルを２値電圧レベルに変換する増幅回路Ａ２２０２と、を備えて構成されている。
【００２４】
尚、Ｐ型ＭＯＳトランジスタＴＰ２２１１は、Ｐ型ＭＯＳトランジスタＴＰ２２０１に対してカレントミラー接続され、Ｐ型ＭＯＳトランジスタＴＰ２２０１とトランジスタサイズが同じに設定されており、多値電流データＡＤＣＩＮと同じ大きさの電流を流すように構成されている。また、Ｎ型ＭＯＳトランジスタＴＮ２２１２とＮ型ＭＯＳトランジスタＴＮ２２１３は、基準電流源２２０３のＮ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の４倍の大きさの電流を流すようにトランジスタサイズが設定されている。Ｎ型ＭＯＳトランジスタＴＮ２２１４とＮ型ＭＯＳトランジスタＴＮ２２１５は、基準電流源２２０３のＮ型ＭＯＳトランジスタＴＰ２１０１を流れる電流と同じ大きさの電流を流すようにトランジスタサイズが設定されている。
【００２５】
このように構成することにより、比較回路２２１２は、イネーブル信号ｅｎがＨレベルのときに、電圧データＤＩ１がＨレベルの場合（多値電流データＤＡＣＩＮの電流値が基準電流ＩＢ２０００の２倍または３倍の場合）は、多値電流データＡＤＣＩＮの電流値を基準電流源２２０３の電流値の５倍の電流値（基準電流ＩＢ２０００の２．５倍）と比較し、電圧データＤＩ１がＬレベルの場合（多値電流データＤＡＣＩＮの電流値が０または基準電流ＩＢ２０００の１倍の場合）は、多値電流データＡＤＣＩＮの電流値を基準電流源２２０３の電流値と同じ大きさの電流値（基準電流ＩＢ２０００の０．５倍）と比較する。そして、多値電流データＡＤＣＩＮの電流値が比較対象の電流値より大きい場合（多値電流データＤＡＣＩＮの電流値が基準電流ＩＢ２０００の１倍または３倍の場合）はＨレベルの信号を、多値電流データＡＤＣＩＮの電流値が比較対象の電流値より小さい場合（多値電流データＤＡＣＩＮの電流値が０または基準電流ＩＢ２０００の２倍の場合）はＬレベルの信号を、電圧データＤＩ１として出力する。
【００２６】
信号配線２３００は、図１２に示すように、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０と、受信回路２２００のＮ型ＭＯＳトランジスタＴＮ２２０１の平衡関係で電圧値が決まる。即ち、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０の電圧特性は電圧データＤＯ０及びＤＯ１に応じて決まることから、信号配線２３００の電圧値は電圧データＤＯ０及びＤＯ１に応じた値となる。
【００２７】
【特許文献１】特開２００６-７４２８５号公報
【特許文献２】特開２００１-１５６６２１号公報
【非特許文献１】Ａｔｕｋｉ  ｉｎｏｕｅ他、“Ａ  Ｌｏｗ  Ｐｏｗｅｒ  ＳＯＩ  Ａｄｄｅｒ  Ｕｓｉｎｇ  Ｒｅｄｕｃｅｄ−Ｓｗｉｎｇ  Ｃｈａｒｇｅ  Ｒｅｃｙｃｌｉｎｇ  Ｃｉｒｃｕｉｔｓ”、ＩＳＳＣＣ  ２００１、Ｆｅｂｒｕａｒｙ７，２００１
【発明の開示】
【発明が解決しようとする課題】
【００２８】
特許文献２に記載の信号伝送システムは、信号経路を構成する信号配線の数が１本であるため、信号配線の専有面積の増大や製造コストの増大を押さえることができる。
【００２９】
しかしながら、特許文献２に記載の信号伝送システムは、送信回路２１００の出力が、Ｐ型ＭＯＳトランジスタＴＰ２１０１とＰ型ＭＯＳトランジスタ２１３０のカレントミラー回路で構成され、受信回路２２００の入力が、Ｎ型ＭＯＳトランジスタ２２０１とＮ型ＭＯＳトランジスタ２２０２のカレントミラー回路で構成されている。
【００３０】
カレントミラー回路により、送信回路２１００で生成した伝送データ（電流データ）の電流値を、受信回路２２００で正確に復元するには、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０を飽和領域で動作させる必要がある。このとき、信号配線２３００の電圧値は、電源電圧ＶＤＤの電圧値からＰ型ＭＯＳトランジスタ２１３０のしきい値電圧の電圧値を差し引いた電圧値より低く、Ｎ型ＭＯＳトランジスタ２２０１のしきい値電圧の電圧値より大きくなっている。従って、電源電圧が引き下げられると、ノイズの影響を受けて信号配線２３００の電圧値が変動した場合に、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０を飽和領域で動作させることが困難になり、Ｐ型ＭＯＳトランジスタ２１３０を流れる電流の大きさが、カレントミラー接続されているＤＡＣ２１２０のＰ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の大きさと異なることとなる可能性がある。
【００３１】
そうすると、受信回路２２００のＮ型ＭＯＳトランジスタ２２０２を流れる電流の大きさが、送信回路２１００のＰ型ＭＯＳトランジスタ２１０１を流れる電流の大きさと同じにならず、受信回路２２００が伝送データの電流値を正確に復元することができず、ＡＤＣ２２１０が正しく受信データを生成できなくなる可能性がある。近年、微細化が進み、これに伴って電源電圧が引き下げられる傾向にあるが、上述したように、特許文献２に記載の信号伝送システムでは、電源電圧の引き下げに十分に対応できない可能性があるという問題があった。
【００３２】
尚、図１０に示す従来の差動伝送方式を用いた信号伝送システムにおいても、電圧信号ＳＸ及びＳＸ＃の電圧レベルが、電源電圧ＶＤＤより低い電圧ＶＡ及び電圧ＶＢに設定されるため、微細化等に伴い電源電圧ＶＤＤが引き下げられると、電圧ＶＡと電圧ＶＢの間の電圧差が非常に小さくなる。そうすると、電圧信号ＳＸ及びＳＸ＃の振幅が非常に小さくなり、結果、伝送データの伝送品質が低下する可能性がある。
【００３３】
本発明は上記の問題に鑑みてなされたものであり、その目的は、信号配線数を増大させることなく、微細化等に伴う電源電圧の引き下げによる伝送品質への影響を低減できる信号伝送システムを提供する点にある。
【課題を解決するための手段】
【００３４】
上記目的を達成するための本発明に係る信号伝送システムは、多値伝送データを出力する送信回路と、前記多値伝送データを伝送可能な信号配線と、を備えた信号伝送システムであって、前記多値伝送データの伝送時に、前記信号配線の電圧値を所定の伝送用電圧値に保つ電圧調整回路を備え、前記送信回路が、前記多値伝送データの値別に伝送データ用電流値を規定した信号変換条件に基づいて、送信対象の複数の２値電圧データを前記伝送データ用電流値の多値電流データに変換して前記多値伝送データを生成し出力する多値伝送データ生成出力回路を備えて構成され、前記伝送データ用電流値の夫々が、所定の単位伝送データ用電流値の整数倍で規定され、前記多値伝送データ生成出力回路が、前記信号配線に対し前記単位伝送データ用電流値の電流を供給可能な単位電流駆動回路を複数備えたデータ出力回路と、前記複数の２値電圧データを前記多値電流データに変換した後の前記多値電流データの伝送データ用電流値に基づいて、前記単位電流駆動回路別に、電流供給を行うか否かを設定するための駆動制御信号を生成する駆動制御信号生成回路と、を備えて構成されることを第１の特徴とする。
【００３５】
上記特徴の本発明に係る信号伝送システムは、前記単位電流駆動回路が、ゲート端子に前記駆動制御信号が入力され、ドレイン端子が前記信号配線に、ソース端子が内部ノードに夫々接続された制御用Ｎ型ＭＯＳトランジスタと、ゲート端子に所定のバイアス電圧が、ソース端子に接地電圧が夫々入力され、ドレイン端子が前記内部ノードに接続された電流供給用Ｎ型ＭＯＳトランジスタを備えて構成され、前記駆動制御信号生成回路が、前記駆動制御信号の電圧値を、前記制御用Ｎ型ＭＯＳトランジスタ及び前記電流供給用Ｎ型ＭＯＳトランジスタを飽和領域で動作させることが可能な電圧値に設定することを第２の特徴とする。
【００３６】
上記何れかの特徴の本発明に係る信号伝送システムは、前記伝送データ用電流値の夫々が、前記単位伝送データ用電流値の偶数倍または奇数倍で規定され、前記伝送データ用電流値の夫々に基づいて、前記伝送データ用電流値の夫々が前記単位伝送データ用電流値の偶数倍で規定される場合は、前記単位伝送データ用電流値の奇数倍で規定されるリファレンス電流に相当するリファレンス電圧を、前記伝送データ用電流値の夫々が前記単位伝送データ用電流値の奇数倍で規定される場合は、前記単位伝送データ用電流値の偶数倍で規定されるリファレンス電流に相当するリファレンス電圧を生成するリファレンス電圧生成回路と、前記信号配線から前記多値伝送データを受け付け、受け付けた前記多値伝送データの電流値に相当する電圧値を前記リファレンス電圧と比較して、前記多値伝送データを複数の２値電圧データに変換して受信データを生成する受信データ生成回路と、を備えた受信回路を備えることを第３の特徴とする。
【発明の効果】
【００３７】
上記特徴の信号伝送システムによれば、送信回路を、信号配線に対し直接電流供給を行う、即ち、信号配線を直接駆動する単位電流駆動回路を設け、動作させる単位電流駆動回路の数によって多値電流データを多値伝送データとして生成するように構成したので、電源電圧が低い場合であっても、ＭＯＳトランジスタの特性やしきい値電圧に拘わらず、安定した多値伝送データ（多値電流データ）を生成することが可能になる。更に、送信回路が安定した多値伝送データを生成可能であることから、受信回路においてより正確にデータを復元することが可能になり、伝送品質の低下を効果的に防止できる。
【００３８】
更に、上記特許文献２に記載の信号伝送システムでは、上述したように、信号配線の電圧値がノイズの影響を受けて変動した場合に、受信回路が伝送データの電流値を正確に復元できない可能性がある。これに対し、上記特徴の信号伝送システムによれば、電圧調整回路を設けて信号配線の電圧値を一定に保つように構成しているので、ノイズの影響による信号配線の電圧変動を抑制できる。即ち、上記特徴の信号伝送システムは、電圧調整回路によりノイズの影響による信号配線の電圧変動を抑制するので、受信回路において伝送データの電流値をより正確に復元可能になり、伝送品質の向上を図ることができる。
【００３９】
また、特許文献２に記載の信号伝送システムでは、送信回路の出力及び受信回路の入力を夫々カレントミラー回路で構成するため、送信回路のカレントミラー回路を構成するＰ型ＭＯＳトランジスタ及び受信回路のカレントミラー回路を構成するＮ型ＭＯＳトランジスタの両方を良好に動作させるために、Ｎ型ＭＯＳトランジスタのしきい値電圧より大きい電源電圧を必要とし、電源電圧の引き下げに限界がある。これに対し、上記特徴の信号伝送システムによれば、送信回路の出力及び受信回路の入力をカレントミラー回路を用いて構成せず、直接的に信号配線を駆動する単位電流駆動回路を複数用いて送信回路を構成したので、電源電圧の引き下げにより適切に対応可能になる。
【００４０】
更に、特許文献２に記載の信号伝送システムでは、受信回路における電流データの判定を正確に行い、伝送品質を確保するためには、送信回路の電流源の特性と受信回路の電流源の特性の相関関係を適切に設定する必要があるが、このような相関関係の設定は手間がかかる。更に、送信回路の電流源の特性と受信回路の電流源の特性の相関関係を調整することが容易ではないことから、４値以上の多値化が困難である。これに対し、上記特徴の信号伝送システムによれば、送信回路の出力及び受信回路の入力をカレントミラー回路で構成せず、送信回路を単位電流駆動回路により直接的に信号配線を駆動するように構成したので、送信回路と受信回路の相関関係の設定等がより容易に実現でき、４値以上の多値化が容易になる。
【００４１】
また、上記第２及び第３の特徴の信号伝送システムによれば、本発明に係る信号伝送システムを、簡単な構成で実現でき、製造コストの増大をより効果的に押さえることが可能になる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明に係る信号伝送システム（以下、適宜「本発明システム」と略称する）の実施形態を図面に基づいて説明する。
【００４３】
本発明システムの構成について、図１〜図９を基に説明する。ここで、図１は、本発明システム１の概略構成例を示している。
【００４４】
本発明システム１は、図１に示すように、受信回路２０に対し多値伝送データＤＣを出力する送信回路１０と、送信回路１０から出力された多値伝送データＤＣを受信回路２０に伝送可能な信号配線３０と、を備えて構成されている。
【００４５】
尚、送信回路１０及び受信回路２０は、外部制御信号ＣＴＬまたは外部制御信号ＣＴＬの反転外部制御信号ＣＴＬ＃に応じて動作可否が設定されるように構成されている。また、本実施形態では、外部入力された２ビットの２値電圧データＤＯ１及びＤＯ０を多値電流データＤＣ（４値電流データ）に変換して信号配線３０上を伝送する場合を想定して説明する。
【００４６】
先ず、本発明システム１の送信回路１０の構成について、図４〜図５を基に説明する。
【００４７】
送信回路１０は、所定のバイアス電圧ＶＢＩＡＳを生成するバイアス回路１１と、多値伝送データＤＣの値別に伝送データ用電流値を規定した信号変換条件に基づいて、送信対象の複数の２値電圧データを伝送データ用電流値の多値電流データに変換して多値伝送データＤＣを生成し出力する多値伝送データ生成出力回路と、を備えている。ここで、図２は、バイアス回路１１の概略構成例を示している。
【００４８】
バイアス回路１１は、本実施形態では、一般的に使用されている既知のバイアス回路を利用して構成されており、反転外部制御信号ＣＴＬ＃がＨレベルの場合に動作し、Ｌレベルの場合に動作停止するように構成されている。より具体的には、バイアス回路１１は、図２に示すように、ゲート端子に反転外部制御信号ＣＴＬ＃が、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ１１１に接続されたＰ型ＭＯＳトランジスタＴＰ１１１と、ゲート端子及びドレイン端子がノードＮ１１２に、ソース端子がノードＮ１１１に夫々接続されたＰ型ＭＯＳトランジスタＴＰ１１２と、ゲート端子及びドレイン端子がノードＮ１１２に接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ１１１と、ゲート端子に反転外部制御信号ＣＴＬ＃が、ソース端子に接地電圧が夫々入力され、ドレイン端子がノードＮ１１２に接続されたＮ型ＭＯＳトランジスタＴＮ１１２と、を備えて構成されており、ノードＮ１１２の電圧がバイアス電圧ＶＢＩＡＳとして後述するデータ出力回路１３に対して出力される。
【００４９】
多値伝送データ生成出力回路は、所定の単位伝送データ用電流値の電流を信号配線３０に対して供給可能な単位電流駆動回路１３０を複数備えたデータ出力回路１３と、複数の２値電圧データを多値電流データＤＣに変換した後の伝送データ用電流値に基づいて、単位電流駆動回路１３０別に、電流供給を行うか否かを設定するための駆動制御信号ＳＥＬ２〜ＳＥＬ０を生成するデコーダ回路１２（駆動制御信号生成回路に相当）と、を備えて構成されている。ここで、図３は、データ出力回路１３の概略構成例を、図４は、デコーダ回路１２の概略構成例を、図５は、図４に示すデコーダ回路１２の動作を示している。
【００５０】
尚、本実施形態では、伝送データ用電流値の夫々が、単位伝送データ用電流値の偶数倍（０を含む）で規定されており、具体的には、伝送データ用電流値は、単位伝送データ用電流値の０倍、２倍、４倍、６倍に設定されている場合について説明する。
【００５１】
データ出力回路１３は、図３に示すように、伝送データ用電流値の最大値が単位伝送データ用電流値の６倍に設定されていることから、６つの単位電流駆動回路１３０を備えて構成されている。また、本実施形態では、伝送データ用電流値の夫々が単位伝送データ用電流値の偶数倍で規定されているため、後述するデコーダ回路１２から出力される駆動制御信号ＳＥＬ２〜ＳＥＬ０の夫々に対応して２つずつ単位電流駆動回路１３０が設けられている。従って、出力信号、即ち、多値電流データＤＣの電流値（伝送データ用電流値）は、（Ｈレベルの駆動制御信号数の２倍）×単位伝送データ用電流値となる。
【００５２】
単位電流駆動回路１３０は、ゲート端子に駆動制御信号が入力され、ドレイン端子がノードＮ１３０に、ソース端子が内部ノードＮ１３に夫々接続された制御用Ｎ型ＭＯＳトランジスタＴＳと、ゲート端子にバイアス回路１１から出力されるバイアス電圧ＶＢが、ソース端子に接地電圧が夫々入力され、ドレイン端子が内部ノードＮ１３に接続された電流供給用Ｎ型ＭＯＳトランジスタＴＤを備えて構成されている。また、全ての単位電流駆動回路１３０の制御用Ｎ型ＭＯＳトランジスタＴＳは同じトランジスタサイズに設定されている。同様に、全ての単位電流駆動回路１３０の電流供給用Ｎ型ＭＯＳトランジスタＴＤは同じトランジスタサイズに設定されている。
【００５３】
デコーダ回路１２は、図４及び図５に示すように、本実施形態では、２ビットの２値電圧データＤＯ１及びＤＯ０が“００”の場合、信号配線３０に出力する多値電流データＤＣの電流値（伝送データ用電流値）を０に設定しており、駆動制御信号ＳＥＬ２〜ＳＥＬ０が全てＬレベルとなる。２値電圧データＤＯ１及びＤＯ０が“０１”の場合、信号配線３０に出力する多値電流データＤＣの伝送データ用電流値を単位伝送データ用電流値の２倍に設定しており、駆動制御信号ＳＥＬ２がＨレベル、駆動制御信号ＳＥＬ１及びＳＥＬ０がＬレベルとなる。２値電圧データＤＯ１及びＤＯ０が“１０”の場合、信号配線３０に出力する多値電流データＤＣの伝送データ用電流値を単位伝送データ用電流値の４倍に設定しており、駆動制御信号ＳＥＬ２及びＳＥＬ１がＨレベル、駆動制御信号ＳＥＬ０がＬレベルとなる。また、２値電圧データＤＯ１及びＤＯ０が“１１”の場合、信号配線３０に出力する多値電流データＤＣの伝送データ用電流値を単位伝送データ用電流値の６倍に設定しており、駆動制御信号ＳＥＬ２〜ＳＥＬ０の全てがＨレベルとなる。
【００５４】
また、本実施形態のデコーダ回路１２は、制御用Ｎ型ＭＯＳトランジスタＴＳのゲート電圧としきい値電圧の関係、及び、電流供給用Ｎ型ＭＯＳトランジスタＴＤのゲート電圧としきい値電圧の関係を考慮して、駆動制御信号ＳＥＬ２〜ＳＥＬ０の電圧値を、制御用Ｎ型ＭＯＳトランジスタＴＳ及び電流供給用Ｎ型ＭＯＳトランジスタＴＤを飽和領域で動作させることが可能な電圧値に設定している。より具体的には、図４において、最終段のインバータセルの駆動能力を適切なものに設定する。
【００５５】
次に、本発明システム１の受信回路２０の構成について、図６〜図９を基に説明する。ここで、図６は、受信回路２０の概略構成例を示している。
【００５６】
受信回路２０は、図６に示すように、伝送データ用電流値の夫々に基づいて、単位伝送データ用電流値の奇数倍で規定されるリファレンス電流を生成するリファレンス回路２２（リファレンス電圧生成回路に相当）と、信号配線３０から多値伝送データＤＣを受け付け、受け付けた多値伝送データＤＣの電流値に相当する電圧値をリファレンス電圧と比較して、多値伝送データＤＣを複数の２値電圧データに変換して受信データを生成する受信データ生成回路２１と、を備えて構成されている。ここで、図７は、リファレンス回路２２の概略構成例を示している。
【００５７】
リファレンス回路２２は、本実施形態では、単位伝送データ用電流値の１倍、３倍、５倍の電流値に相当するリファレンス電圧を生成するように構成されており、図７に示すように、バイアス電圧ＶＢＩＡＳを出力するバイアス回路２２６と、単位伝送データ用電流値の１倍のリファレンス電流ＶＲＥＦ０を生成する第１リファレンス回路２２０と、単位伝送データ用電流値の３倍のリファレンス電流ＶＲＥＦ１を生成する第２リファレンス回路２２１と、単位伝送データ用電流値の５倍のリファレンス電流ＶＲＥＦ２を生成する第３リファレンス回路２２２と、を備えて構成されている。尚、バイアス回路２２６の構成は、送信回路１０のバイアス回路１１の構成と同じである。
【００５８】
より具体的には、第１リファレンス回路２２０は、単位伝送データ用電流値の電流をノードＮ２２１に対して出力する単位電流駆動回路２２７と、バスバイアス回路２２３を介してノードＮ２２１の多値電流データを受け付け、多値電圧データに変換する電流電圧変換回路Ｃ２２０と、を備えて構成されている。電流電圧変換回路Ｃ２２０は、ゲート端子及びドレイン端子がノードＮ２２２に接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２１と、ゲート端子に外部制御信号ＣＴＬが、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ２２２に接続されたＰ型ＭＯＳトランジスタＴＰ２２２と、を備えている。
【００５９】
第２リファレンス回路２２１は、夫々が単位伝送データ用電流値の電流をノードＮ２２３に対して出力する３つの単位電流駆動回路２２８、２２９、２２ａと、バスバイアス回路２２４を介してノードＮ２２３の多値電流データを受け付け、多値電圧データに変換する電流電圧変換回路Ｃ２２１と、を備えて構成されている。電流電圧変換回路Ｃ２２１は、ゲート端子及びドレイン端子がノードＮ２２４に接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２３と、ゲート端子に外部制御信号ＣＴＬが、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ２２４に接続されたＰ型ＭＯＳトランジスタＴＰ２２４と、を備えている。
【００６０】
第３リファレンス回路２２２は、夫々が単位伝送データ用電流値の電流をノードＮ２２５に対して出力する５つの単位電流駆動回路２２ｂ〜２２ｆと、バスバイアス回路２２５を介してノードＮ２２５の多値電流データを受け付け、多値電圧データに変換する電流電圧変換回路Ｃ２２２と、を備えて構成されている。電流電圧変換回路Ｃ２２２は、ゲート端子及びドレイン端子がノードＮ２２６に接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２５と、ゲート端子に外部制御信号ＣＴＬが、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ２２６に接続されたＰ型ＭＯＳトランジスタＴＰ２２６と、を備えている。
【００６１】
尚、バスバイアス回路２２３〜２２５の構成は、後述する受信データ生成回路２１のバスバイアス回路２３の構成と同じである。
【００６２】
受信データ生成回路２１は、図６に示すように、信号配線３０から多値電流データＤＣを受け付け、多値伝送データＤＣの伝送時に、信号配線３０の電圧値を所定の伝送用電圧値に保つバスバイアス回路２３（電圧調整回路に相当）と、バスバイアス回路２３から出力された多値電流データＶＢＯを多値電圧データＬＯに変換する電流電圧変換回路２４と、電流電圧変換回路２４から出力された多値電圧データＬＯの電圧値をリファレンス電圧ＶＲＥＦ２〜ＶＲＥＦ０と比較し、その結果を示す中間データ信号ＳＤ２〜ＳＤ０を出力する比較回路２５、比較回路２５から出力される中間データ信号ＳＤ２〜ＳＤ０を２ビットの２値電圧データに変換して受信データを生成するエンコーダ回路２６を備えて構成されている。ここで、図８は、バスバイアス回路２３の概略構成例を示しており、図９は、エンコーダ回路２６の概略構成例を示している。
【００６３】
バスバイアス回路２３は、図８に示すように、ゲート端子に信号配線３０から受け付けた多値電流データＤＣが、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ２３１に接続されたＰ型ＭＯＳトランジスタＴＰ２３１と、ゲート端子に反転外部制御信号ＣＴＬ＃が入力され、ソース端子がノードＮ２３１に、ドレイン端子がノードＮ２３２に夫々接続されたＰ型ＭＯＳトランジスタＴＰ２３２と、ゲート端子に反転外部制御信号ＣＴＬ＃が、ソース端子に接地電圧が夫々入力され、ドレイン端子がノードＮ２３２に接続されたＮ型ＭＯＳトランジスタＴＮ２３１と、ゲート端子に反転外部制御信号ＣＴＬ＃が、ソース端子に接地電圧が、ドレイン端子に多値電流データＤＣが夫々入力されたＮ型ＭＯＳトランジスタＴＮ２３２と、ゲート端子に多値電流データＤＣが、ソース端子に接地電圧が夫々入力され、ドレイン端子がノードＮ２３２に接続されたＮ型ＭＯＳトランジスタＴＮ２３３と、ゲート端子に電源電圧ＶＤＤが、ソース端子に接地電圧が、ドレイン端子に多値電流データＤＣが夫々入力されたＮ型ＭＯＳトランジスタＴＮ２３４と、ゲート眼視がノードＮ２３２に、ドレイン端子がノードＮ２３３に夫々接続され、ソース端子に多値電流データＤＣが入力されるＮ型ＭＯＳトランジスタＴＮ２３５と、を備えて構成されている。
【００６４】
電流電圧変換回路２４は、図６に示すように、ゲート端子及びドレイン端子に多値電流データＶＢＯが、ソース端子に電源電圧ＶＤＤが夫々入力されたＰ型ＭＯＳトランジスタＴＰ２４１と、ゲート端子に外部制御信号ＣＴＬが、ソース端子に電源電圧ＶＤＤが、ドレイン端子に多値電流データＶＢＯが夫々入力されたＰ型ＭＯＳトランジスタＴＰ２４２と、を備えて構成されている。
【００６５】
比較回路２５は、図６に示すように、電流電圧変換回路２４から出力される多値電圧データＬＯの電圧値（多値伝送データＤＣの電流値の相当値）とリファレンス電圧ＶＲＥＦ０の電圧値を比較し、多値電圧データＬＯの電圧値がリファレンス電圧ＶＲＥＦ０の電圧値より大きい場合にＨレベルの信号ＳＤ０を出力する電圧比較回路２５０と、多値電圧データＬＯの電圧値とリファレンス電圧ＶＲＥＦ１の電圧値を比較し、多値電圧データＬＯの電圧値がリファレンス電圧ＶＲＥＦ１の電圧値より大きい場合にＨレベルの信号ＳＤ１を出力する電圧比較回路２５１と、多値電圧データＬＯの電圧値とリファレンス電圧ＶＲＥＦ２の電圧値を比較し、多値電圧データＬＯの電圧値がリファレンス電圧ＶＲＥＦ２の電圧値より大きい場合にＨレベルの信号ＳＤ２を出力する電圧比較回路２５２と、を備えて構成されている。
【００６６】
エンコーダ回路２６は、図９に示すように、比較回路２５から出力される信号ＳＤ２〜ＳＤ０を受け付け、２ビットの２値電圧データを受信データとして生成する。より具体的には、図９（ａ）及び（ｂ）に示すように、信号ＳＤ２〜ＳＤ０が全てＨレベルの場合はＤＯＵＴ１、ＤＯＵＴ０が“００”の２値電圧データに、信号ＳＤ２及びＳＤ１がＨレベル、信号ＳＤ０がＬレベルの場合はＤＯＵＴ１、ＤＯＵＴ０が“０１”の２値電圧データに、
信号ＳＤ２がＨレベル、信号ＳＤ１及びＳＤ０がＬレベルの場合はＤＯＵＴ１、ＤＯＵＴ０が“１０”の２値電圧データに、信号ＳＤ２〜ＳＤ０が全てＬレベルの場合はＤＯＵＴ１、ＤＯＵＴ０が“１１”の２値電圧データに変換する。
【００６７】
〈別実施形態〉
〈１〉上記実施形態では、２ビットの２値電圧データを４値電流データに変換して伝送する場合について説明したが、これに限るものではない。ｈ（ｈは３以上の整数）ビット以上の２値電圧データを、２ｈ値電流データに変換して伝送するように構成しても良い。
【００６８】
〈２〉上記実施形態では、伝送データ用電流値の夫々が、単位伝送データ用電流値の偶数倍で規定され、受信回路２０のリファレンス回路２２が、単位伝送データ用電流値の奇数倍で規定されるリファレンス電流に相当するリファレンス電圧を生成する場合について説明したが、これに限るものではない。例えば、伝送データ用電流値の夫々を、単位伝送データ用電流値の奇数倍で規定し、受信回路２０のリファレンス回路２２が、単位伝送データ用電流値の奇数倍で規定されるリファレンス電流に相当するリファレンス電圧を生成するように構成しても良い。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る信号伝送システムの概略構成例を示す概略ブロック図
【図２】本発明に係る信号伝送システムを構成する送信回路のバイアス回路の概略構成例を示す概略ブロック図
【図３】本発明に係る信号伝送システムを構成する送信回路のデータ出力回路の概略構成例を示す概略ブロック図
【図４】本発明に係る信号伝送システムを構成する送信回路のデコーダ回路の概略構成例を示す概略ブロック図
【図５】本発明に係る信号伝送システムのデコーダ回路の動作を示す真理値表
【図６】本発明に係る信号伝送システムを構成する受信回路の概略構成例を示す概略ブロック図
【図７】本発明に係る信号伝送システムを構成する受信回路のリファレンス回路の概略構成例を示す概略ブロック図
【図８】本発明に係る信号伝送システムを構成する受信回路のバスバイアス回路の概略構成例を示す概略ブロック図
【図９】本発明に係る信号伝送システムを構成する受信回路のエンコーダ回路の概略構成例を示す概略ブロック図
【図１０】従来技術に係る信号伝送システムの概略構成例を示す概略ブロック図
【図１１】従来技術に係る信号伝送システムの伝送信号の例を示す波形図
【図１２】従来技術に係る信号伝送システムの概略構成例を示す概略ブロック図
【図１３】従来技術に係る信号伝送システムで用いられるＤＡＣの概略構成例を示す概略回路図
【図１４】従来技術に係る信号伝送システムで用いられるＡＤＣの概略構成例を示す概略回路図
【符号の説明】
【００７０】
１      本発明に係る信号伝送システム
１０    送信回路
１１    バイアス回路
１２    デコーダ回路（駆動制御信号生成回路）
１３    データ出力回路
２０    受信回路
２１    受信データ生成回路
２２    リファレンス回路（リファレンス電圧生成回路）
２３    バスバイアス回路（電圧調整回路）
２４    電流電圧変換回路
２５    比較回路
２６    エンコーダ回路
３０    信号配線
１３０  単位電流駆動回路
【図１】
2009152970.tif 000003
【図２】
2009152970.tif 000004
【図３】
2009152970.tif 000005
【図４】
2009152970.tif 000006
【図５】
2009152970.tif 000007
【図６】
2009152970.tif 000008
【図７】
2009152970.tif 000009
【図８】
2009152970.tif 000010
【図９】
2009152970.tif 000011
【図１０】
2009152970.tif 000012
【図１１】
2009152970.tif 000013
【図１２】
2009152970.tif 000014
【図１３】
2009152970.tif 000015
【図１４】
2009152970.tif 000016