(57)【要約】【課題】薄膜を積層して実装される、ピンホール欠陥等が低減される層状構造体を提供する。【解決手段】層状構造体は、基板４２０および表面４２４を有し、トップ電極層４２２を含む下部構造体４１０と、基板４３０および表面４３４を有し、能動層４３２を含む下部構造体４１２と、を備える。表面４２４，４３４のうちの少なくとも１つは、ポリマー含有層上にあり、下部構造体４１０，４１２を矢印４１４に従って移動させると、表面４２４，４３４が境界表面において相接し、電荷担体の輸送が可能なる。【選択図】図６
2009152600.tif 000002
【特許請求の範囲】
【請求項１】
積層された第１の下部構造体および第２の下部構造体を含み、かつ２以上のセル領域を有するアレイを含む層状構造体を作製する工程を含む方法であって、
前記第１の下部構造体が層状能動回路を含み、かつ第１の表面を有し、
前記第２の下部構造体がトップ電極層を含み、かつ第２の表面を有し、
前記層状構造体を作製する動作が、
前記第１の表面および前記第２の表面が相接するまで互いに向かって移動するように前記第１の下部構造体および前記第２の下部構造体を移動させる工程であって、前記第１の表面および第２の表面のうちの少なくとも１つがポリマー含有層の上にあり、該ポリマー含有層が前記第１の表面および前記第２の表面のうちの他方と、前記第１の表面および前記第２の表面が相接するときに接触し、前記ポリマー含有層が、該ポリマー含有層の中で自由電荷担体が生成されることが可能となるか、または該ポリマー含有層を通って電荷担体が輸送されることが可能となるように構造化される、工程と、
前記第１の下部構造体および前記第２の下部構造体を互いに、前記アレイ内の前記セル領域のセットの各々が第１の下部構造体および第２の下部構造体のそれぞれの部分であってそれらの間において前記第１の表面および前記第２の表面が相接する部分を含むように付着させる工程であって、前記セル領域のそれぞれの第１の下部構造体部分が電気的な導体材料を含む第１の部分領域および半導体材料を含む第２の部分領域を少なくとも含み、前記セル領域のそれぞれの第２の下部構造体部分が前記トップ電極層のそれぞれの部分を含む、工程と、
を有する、方法。
【請求項２】
境界表面において相接する第１の下部構造体および第２の下部構造体であって、前記第１の下部構造体が少なくとも１つの能動層を含み、かつ第１の表面を有し、前記第２の下部構造体が少なくとも１つのトップ電極層を含み、かつ第２の表面を有し、前記第１の表面と第２の表面とが前記境界表面において相接する、第１の下部構造体および第２の下部構造体と、
第１のポリマー含有層および第２のポリマー含有層であって、光に応答して前記第１のポリマー含有層中に自由電荷担体が生成され、前記第１のポリマー含有層および前記第２のポリマー含有層の各々が、前記第１の下部構造体および前記第２の下部構造体のそれぞれの１つの中にあり、前記第１の表面および前記第２の表面のうちの少なくとも１つが、前記第１のポリマー含有層および前記第２のポリマー含有層のそれぞれの１つの表面である、第１のポリマー含有層および第２のポリマー含有層と、
２またはそれより多くのセル領域であって、前記セル領域のセットの各々が、前記第１の下部構造体および前記第２の下部構造体の各々のそれぞれの部分を含み、前記セル領域の第１の下部構造体部分がそれぞれの、第１のタイプの部分領域および第２のタイプの部分領域を含む能動層部分を含み、前記セル領域の第２の下部構造体部分がそれぞれの、前記セル領域のための１つまたは複数のそれぞれのトップ電極を含むトップ電極層部分を含み、前記セル領域がまた前記第１のポリマー含有層および前記第２のポリマー含有層のそれぞれの部分もそれぞれの能動層部分とトップ電極の間に含み、部分領域の各タイプが電気的な導体材料および半導体材料のうちの１つだけを含む、セル領域と、
１つまたは複数の積層アーチファクトであって、前記積層アーチファクトの少なくとも１つが、前記第１の表面および第２の表面のうちの少なくとも１つの、それぞれのポリマー含有層の中または上にある、積層アーチファクトと、
前記セル領域の前記セットの各々について、前記セル領域の能動層部分に接続され、かつ前記セル領域のトップ電極のうちの少なくとも１つに接続される回路であって、動作においては、前記第２の層の前記セル領域の部分内に電界を作り出し、前記第１の層の前記セル領域の部分によって生成される自由電荷担体を、光に応答して前記境界表面に、または該境界表面から輸送させる信号を提供する、回路と、
を備える、光インタラクティブ・アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、薄膜を積層した層状構造体の製造に関する。層状構造体は、フォトセンシング・アレイ等の光インタラクティブ・デバイスとすることが可能である。
【背景技術】
【０００２】
非特許文献１は、有機ＦＥＴマトリクスおよびフォトダイオード・マトリクスが、異なるプラスティック・フィルム上に別々に製造され、その後、パターン形成された銀ペーストを使用して互いに積層される画像スキャナのための製造プロセスを記述している。
【０００３】
【特許文献１】米国特許第４，２６６，３３４号明細書
【特許文献２】米国特許第５，４５４，８８０号明細書
【特許文献３】米国特許第５，５０４，３２３号明細書
【特許文献４】米国特許第６，１９７，６６３号明細書
【特許文献５】米国特許第７，０３３，５１６号明細書
【特許文献６】米国特許第７，０９１，６６０号明細書
【非特許文献１】ソメヤ・Ｔ、カトウ・Ｙ、イバ・Ｓ、ノグチ・Ｙ、セキタニ・Ｔ、カワグチ・Ｈ、およびサクライ・Ｔ著『インテグレーション・オブ・オーガニックＦＥＴウィズ・オーガニック・フォトダイオーズ・フォア・ア・ラージ・エリア，フレキシブル，アンド・ライトウェイト・シート・イメージ・スキャナーズ（Integration of Organic FETs With Organic Photodiodes for a Large Area, Flexible, and Lightweight Sheet Image Scanners）』ＩＥＥＥトランザクションズ・オン・エレクトロン・デバイス（IEEE Transactions on Electron Devices）、第５２巻、第１１号、２００５年１１月、ｐ．  ２５０２−２５１１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、概して、薄膜を積層して実装される多様な例示の実施態様を提供する。
【課題を解決するための手段】
【０００５】
積層された第１の下部構造体および第２の下部構造体を含み、かつ２以上のセル領域を有するアレイを含む層状構造体を作製する工程を含む方法であって、前記第１の下部構造体が層状能動回路を含み、かつ第１の表面を有し、前記第２の下部構造体がトップ電極層を含み、かつ第２の表面を有し、前記層状構造体を作製する動作が、前記第１の表面および前記第２の表面が相接するまで互いに向かって移動するように前記第１の下部構造体および前記第２の下部構造体を移動させる工程であって、前記第１の表面および第２の表面のうちの少なくとも１つがポリマー含有層の上にあり、該ポリマー含有層が前記第１の表面および前記第２の表面のうちの他方と、前記第１の表面および前記第２の表面が相接するときに接触し、前記ポリマー含有層が、該ポリマー含有層の中で自由電荷担体が生成されることが可能となるか、または該ポリマー含有層を通って電荷担体が輸送されることが可能となるように構造化される、工程と、前記第１の下部構造体および前記第２の下部構造体を互いに、前記アレイ内の前記セル領域のセットの各々が第１の下部構造体および第２の下部構造体のそれぞれの部分であってそれらの間において前記第１の表面および前記第２の表面が相接する部分を含むように付着させる工程であって、前記セル領域のそれぞれの第１の下部構造体部分が電気的な導体材料を含む第１の部分領域および半導体材料を含む第２の部分領域を少なくとも含み、前記セル領域のそれぞれの第２の下部構造体部分が前記トップ電極層のそれぞれの部分を含む、工程と、を有する、方法である。
【０００６】
境界表面において相接する第１の下部構造体および第２の下部構造体であって、前記第１の下部構造体が少なくとも１つの能動層を含み、かつ第１の表面を有し、前記第２の下部構造体が少なくとも１つのトップ電極層を含み、かつ第２の表面を有し、前記第１の表面と第２の表面とが前記境界表面において相接する、第１の下部構造体および第２の下部構造体と、第１のポリマー含有層および第２のポリマー含有層であって、光に応答して前記第１のポリマー含有層中に自由電荷担体が生成され、前記第１のポリマー含有層および前記第２のポリマー含有層の各々が、前記第１の下部構造体および前記第２の下部構造体のそれぞれの１つの中にあり、前記第１の表面および前記第２の表面のうちの少なくとも１つが、前記第１のポリマー含有層および前記第２のポリマー含有層のそれぞれの１つの表面である、第１のポリマー含有層および第２のポリマー含有層と、２またはそれより多くのセル領域であって、前記セル領域のセットの各々が、前記第１の下部構造体および前記第２の下部構造体の各々のそれぞれの部分を含み、前記セル領域の第１の下部構造体部分がそれぞれの、第１のタイプの部分領域および第２のタイプの部分領域を含む能動層部分を含み、前記セル領域の第２の下部構造体部分がそれぞれの、前記セル領域のための１つまたは複数のそれぞれのトップ電極を含むトップ電極層部分を含み、前記セル領域がまた前記第１のポリマー含有層および前記第２のポリマー含有層のそれぞれの部分もそれぞれの能動層部分とトップ電極の間に含み、部分領域の各タイプが電気的な導体材料および半導体材料のうちの１つだけを含む、セル領域と、１つまたは複数の積層アーチファクトであって、前記積層アーチファクトの少なくとも１つが、前記第１の表面および第２の表面のうちの少なくとも１つの、それぞれのポリマー含有層の中または上にある、積層アーチファクトと、前記セル領域の前記セットの各々について、前記セル領域の能動層部分に接続され、かつ前記セル領域のトップ電極のうちの少なくとも１つに接続される回路であって、動作においては、前記第２の層の前記セル領域の部分内に電界を作り出し、前記第１の層の前記セル領域の部分によって生成される自由電荷担体を、光に応答して前記境界表面に、または該境界表面から輸送させる信号を提供する、回路と、を備える、光インタラクティブ・アレイである。
【発明を実施するための最良の形態】
【０００７】
以下に述べる例示の実装は、電気的な導体材料および／または半導体材料を含む層状構造体に関して生じる問題を取り扱う。
【０００８】
１つの材料が別の材料の上に堆積される製造技法に関し、その種の堆積が『ピンホール』と呼ばれる欠陥を生む傾向にあることから、特別な問題が生じる。ピンホールは、１つのポリマーが別のポリマーを覆って堆積され、両方が同一の溶剤に相溶性である場合に生じる可能性があり、またそれらは、トップ金属層がほとんどあらゆるポリマー材料の上に、たとえば蒸着またはスパッタリングによって堆積されるときにも生じる可能性がある。
【０００９】
『能動回路層（active circuitry layer）』は、動作の間にその中で電荷担体が移動する層を意味し、能動回路層は、１つまたは複数のトランジスタのチャンネルを含むことができる。
【００１０】
『積層（する）操作（laminating operation）』または『積層操作（lamination operation）』は、層状構造体（layered structure）の製造において生じ、すでにある２またはそれより多くの下部構造体（substructure）を付着させる操作を意味し、隣接する下部構造体の各ペアが互いに相接する表面を有する。用語『積層アーチファクト（lamination artifact）』は、ここでは、層状構造体の内部に存在し、かつ層状構造体の製造において行われる積層操作（laminating or lamination operation）から結果としてもたらされるアーチファクトのことを称する。
【００１１】
図１および２は、２つの異なるタイプの領域上に２つの異なるタイプの表面部品を有する下部構造体を含む層状構造体を示す。構造体の断片１００は、表面部品１０２で代表される電荷流表面部品を含む。構造体の断片１００は、表面部品１０４で代表されるチャンネル表面部品を含む。
【００１２】
図２は、２つの下部構造体、すなわちそれぞれの表面１１４，１１６が互いに向かって配置された担体輸送下部構造体１１０および回路下部構造体１１２を示し、下部構造体１１０はまた、下部構造体１１２から離れて配置される表面１１８を有する。表面１１４，１１６は、図２ではわずかに離して示しているが、それらは相接することが可能であり、また表面１１４，１１６は、示されているようなおおむね平坦ではなく、それぞれ平坦から外れることができる。表面１１４，１１６のそれぞれは、その構造体または下部構造体の厚さ方向に対して『ほぼ垂直』に広がるが、これは、その種の表面が厚さ方向に対して平行であると言う方がより近い比較的小さいエリアを局所的に含むことが可能であるにせよ、そのエリアのほとんどが厚さ方向に平行と言うよりはそれに対して垂直であると言う方が近いことを意味する。
【００１３】
下部構造体１１０は、正孔１２０，１２２などの電荷担体を輸送することが可能であり、担体輸送下部構造体は、電子などの別のタイプの電荷担体を輸送することが可能である。正孔１２０，１２２は、表面１１４、すなわち下部構造体１１０のための出力表面に輸送されるが、それに代えて輸送の方向を表面１１８に向けることも可能であり、それもまた出力表面として作用し、トップ電極またはそのほかの導体コンポーネントに電荷担体を提供できる。電荷担体輸送の方向は、電界の向き、電荷担体の符号、および下部構造体１１０内の材料の特性に依存する。正味の電流が、出力表面に対向する表面における電荷注入等に起因して下部構造体１１０を横切って流れることが可能である。
【００１４】
また、光線１２４，１２６は、入射光に応答して正孔１２０，１２２が表面１１４，１１８のうちの１つに輸送されることを示唆している。
【００１５】
下部構造体１１０は、溶液処理によって作られる材料の層または下層を含むことが可能である。用語『溶液処理（solution processing）』は、溶解処理またはその類によるのではなく、溶剤中に物質または材料を含有する溶液を使用することによってコーティング、膜、または層が作られる任意の多様な処理技法を含み、したがって溶液処理は、通常、溶液から溶剤を乾燥または除去することを含む。溶液処理に使用可能な物質は、ポリマー材料またはポリマーおよび小分子またはほかのポリマーの混合物（たとえば、ポリカルボナート中のテトラフェニレンジアミン）を含み、溶液処理に使用可能なポリマーは、ここではポリ（３−ヘキシルチオフェン）またはポリ［（２−アルコキシ，５−アルコキシ）−１，４−フェニレンビニレン］等の重合された有機化合物を含む任意の物質を指す『有機ポリマー』を含み、溶液処理に使用可能なほかの物質は、アモルファス・シリコンまたはＰｂＳまたはＰｂＳｅのナノ粒子、すなわち約１００ｎｍを超えない直径を有する粒子等のコロイド状粒子といった無機材料を含む。用語『ポリマー』および『ポリマー材料』は、ここでは上に規定されているとおりの任意の有機ポリマーだけでなく、任意の『無機ポリマー』、すなわち重合された無機化合物、たとえばポリシランの骨格を含む物質を、それが溶液処理に使用可能であるか否かによらず含む。
【００１６】
下部構造体１１０は、異なる方向における異なる速度の輸送を示す矢印１３０，１３１，１３２，１３４のとおり、正孔等の電荷担体を非等方に輸送する。矢印１３０は、表面１１４に向かう比較的高い速度の輸送を示し、破線矢印１３１は、表面１１８に向かう比較的高い速度の輸送を示し、線引き矢印（crossed arrow）１３２，１３４は、それぞれ表面１１４，１１８に平行な左向きおよび右向きの方向における比較的低い速度、または輸送がまったくないことを示す。表面１１４，１１８に平行な方向における輸送は『無視可能な程度（negligible）』であり、これは、電荷担体の正味の結果の輸送が、表面１１４に対して垂直および平行なベクトルに解析されたとき、平行ベクトルの大きさが垂直ベクトルの大きさの約１／１００またはそれ未満といった微小な端数となることを意味する。
【００１７】
表面１１４または表面１１８に対してほぼ垂直な方向を『厚さ方向』と、ほぼ平行な方向を『横方向』と、それぞれ称する。
【００１８】
表面部品１０２は電気的な導体領域１４０上にあり、表面部品１０４は半導体チャンネル領域１４２上にある。ゲート部品１４４は、任意の適切なポジションとすることが可能であり、かつチャンネル領域１４２の（電気）伝導度を制御する電気的な導体部品であり、領域１４２は、それぞれがそれぞれのゲート部品に応答して、所定の応用のための導体状態および不導体状態の間における許容可能なスイッチとして動作する半導体チャンネル領域のセットの１つである。
【００１９】
図３，４は、おそらくは図１，２の中に適用可能な２つの異なるタイプの領域上に２つの異なるタイプの表面部品を有する下部構造体を含む別の層状構造体を示す。構造体の断片２００は、表面部品２０２で代表される担体能動表面部品を含む。構造体の断片２００は、表面部品２０４で代表されるチャンネル表面部品を含む。
【００２０】
図４は、それぞれの表面２１４，２１６が互いに向かって配置される第１の下部構造体２１０および第２の下部構造体２１２を示す。表面２１４，２１６は、図４ではわずかに離して示しているが、それらは相接することが可能である。表面２１４，２１６はまた、おおむね平坦というより、それぞれ平坦から外れることができる。
【００２１】
表面部品２０２は電気的な導体電極領域２２０上にあり、表面部品２０４は電気的な導体ライン領域２２２上にある。領域２２０，２２２は、同一の電気的な導体材料とすることが可能であるが、それらは異なって動作する。領域２２２は、ほかの回路へ、またはそこから信号を転送するが、領域２２０は、別のコンポーネントの部品として動作する。
【００２２】
下部構造体２１２は輸送層２３０、すなわちそれを通じて電荷担体の輸送が可能な層を意味する『電荷輸送層』または単純に『輸送層』を含む。『電荷生成層』は、たとえば入射光に応答して中で自由電荷担体が生成されるか、または生み出されることが可能な層を意味する。これらの用語は相互に排他的ではなく、電荷の生成および輸送は、同一の層内で、たとえば異なる領域または下層内で生じることが可能である。電荷の生成および／または輸送が生じることが可能な層は、『その中で自由電荷担体が生成されることが可能であるか、またはそれを通じて電荷担体が輸送されることが可能であるように構造化されている』。
【００２３】
領域２２０内においては、電荷担体が、領域２２０と電気的な導体層２３２の間の電界に応答して層２３０の厚さ方向に輸送される。矢印２３４は、電荷担体が両方向に輸送されることが可能であることを示唆するが、通常、特定の実装は優勢な方向を有する。入射光に応答して層２３２の近傍で作られた自由電荷担体は、輸送層２３０を通って電極領域２２０に輸送されることが可能であるか、または入射光に応答して領域２２０の近傍で作られた自由電荷担体は、輸送層２３０を通って層２３２に輸送されることが可能である。
【００２４】
領域２２２内で転送される信号に起因して領域２２２と層２３２の間に電位差が生じ、その場合に領域２２２と層２３２の間に、信号強度に干渉する、すなわちノイズを導入する漏れが生じる可能性がある。２つのテクニックを別々に、または一緒に使用して領域２２２と層２３２の間の漏れを防止することが可能である。一方においては、電気的な絶縁層部分２４０が部品２０４を覆い、他方においては、層２３２のエッジが破線で示した輪郭２４４とどのように異なるかを示す矢印２４２によって示唆されるとおり、層２３２が、ライン表面部品２０４の上に層２３２が実質的に広がらないように画定された開領域を層２３２の中に有する。それぞれのテクニックの有効性は、輸送層２３０が、表面２１６に平行な輸送を伴って非等方性に電荷担体を輸送するか否かに依存すると見られ、この場合においては無視可能であり、開領域テクニックがほかの場合より効果的となり得る。
【００２５】
図５，６は、層状構造体を含む物品を示す。層状構造体はアレイを含み、該アレイの中のセル領域のセットのそれぞれが２つの異なるタイプの部分領域を含み、かつ各タイプの部分領域が電気的な導体材料または半導体材料のいずれかを含む。それぞれのセル領域は、電気的な導体材料を含む第１の部分領域、および半導体材料を含む第２の部分領域を含むことができる。
【００２６】
物品の断片４００は、セル領域４０２で代表されるその種のセル領域を多数含み、当該アレイを２次元アレイとすることが可能である。領域４０２は、領域４０４で代表される第１のタイプの部分領域を含む。領域４０２は、部分領域４０６で代表される第２のタイプの部分領域を含む。
【００２７】
図６は、断片４００を含む物品の製造工程を示す。下部構造体４１０，４１２は、矢印４１４のとおり、たとえば下部構造体４１０，４１２のうちのいずれかまたは両方を、手により、または機械を用いて、オペレータ制御およびオートメーションの任意の適切な組み合わせを伴う任意の適切な方法で適切な向きに移動することによって、積層の一部として互いに関して移動される。
【００２８】
付着を補助するため、積層は、適切な時期に手により、または機械を用いて、オペレータ制御およびオートメーションの任意の適切な組み合わせを伴って実行される追加の操作、たとえば矢印４１４に従った圧力の印加、温度の増加等を含むことが可能である。
【００２９】
下部構造体４１０は、基板４２０および表面４２４を有するトップ電極層４２２を含み、下部構造体４１２は、基板４３０および表面４３４を有する能動層４３２を含む。部分領域４０４，４０６は、能動回路のアレイを含む層４３２内にあり、層４２２はトップ電極を含む。表面４２４，４３４のうちの少なくとも１つは、ポリマー材料を含む層、すなわち『ポリマー含有層』上にある。
【００３０】
下部構造体４１０，４１２を矢印４１４に従って移動し、表面４２４，４３４を『それらが相接するまで互いに向けて移動させる』が、これは、移動前は表面４２４，４３４が少なくともいくらかのギャップによって離されているが、操作の間の移動の結果として移動後は互いに相接することを意味する。表面４２４，４３４は、それを横断する電荷担体の輸送が可能な境界表面において相接することが可能であり、『境界表面』は、積層の結果としてもたらされる、積層構造体または下部構造体の表面が相接する内部表面を意味し、それを横断して電荷担体が輸送可能であるか否かにはよらない。
【００３１】
積層は、下部構造体４１０，４１２が、たとえば表面４２４，４３４が相接するところで付着された層状構造を含む物品を形成できる。表面４２４，４３４は、それぞれ平坦から外れることが可能である。
【００３２】
図７は、ＩＣ（集積回路）５００、すなわち少なくとも１つの基板５０２およびアレイ５０４を含む集積化された構造体を図示する。アレイ５０４は、光をフォトセンスするか、またはそのほかの、たとえば光を放出する、または光弁（light valve）として作用する、などといった形で光と相互に作用することのできるセルの配列を含む。ＩＣ５００は、たとえばコンスーマエレクトロニクス（ＣＥ）、医療画像作成、航空機におけるような構造部材（structural components）の検査、空港のラゲージ・スキャナにおけるようなセキュリティ画像作成等に使用される大面積の可視またはｘ線画像センサとすることが可能である。ＩＣ５００は、アクティブ・マトリクスＴＦＴバックプレーンおよびフォトセンサ層を有することができる。ＴＦＴ内およびフォトセンサ層内の能動材料は、アモルファス・シリコン（ａ−Ｓｉ）または有機ポリマー半導体材料を含むことが可能であり、有機ポリマー材料を含むＴＦＴ（薄膜トランジスタ）は、たとえば『ＯＴＦＴ（有機ＴＦＴ）』である。
【００３３】
ａ−Ｓｉを用いる場合、プラズマ強化化学蒸着法によって作られる誘電体材料および半導体材料とともに金属層をスパッタ堆積させることが可能である。有機ポリマー・フォトセンサは、ａ−Ｓｉバックプレーン上に蒸着または浸漬被覆することが可能であり、その後、トップの導体層を堆積させ、有機ポリマー・フォトセンサおよびトップ導体層を有するパターン形成されたシートを、ａ−ＳｉまたはＯＴＦＴバックプレーン上に積層することができる。ＯＴＦＴバックプレーンは、半導体有機ポリマー材料の蒸着およびパターン形成によって作ることが可能である。
【００３４】
基板５０２は、硬質または機械的に柔軟なガラス、プラスティック、または別の適切な絶縁材料とすることが可能であり、適切に薄い無機層は、それに対する機械的応力を低減できる。薄い無機の防湿層は基板を保護できる。
【００３５】
もっとも柔軟な基板は、高温において損傷を受け、低温、たとえば２００℃未満の堆積を必要とする。『低温基板』は、いくつかの微細加工プロセスの間に到達される温度、すなわちそれを超えると通常は損傷を生じる製造者の仕様にある特定の温度にさらされた場合に損傷を受ける基板を意味し、例えばカプトン（Ｋａｐｔｏｎ（登録商標））基板は、通常、３００℃より上で損傷を受けるが、多くのプラスティックは、たとえば１５０℃等のより低い温度によって損傷を受けることになる。
【００３６】
基板５０２を、ポリエチレンナフタラート等の機械的に柔軟な基板とすることも可能である。充分に柔軟であれば、基板５０２を、たとえばロール・トゥ・ロール（roll-to-roll）またはウェブ処理用にロールすることが可能であり、たとえば数メートル幅、何メートルもの長さの大面積の基板とすることができる。
【００３７】
いくつかのその種のアレイを、基板５０２上に製造することが可能である。セル５１０は、その中でトランジスタ構造体がセル電極５１２に接続されるエリアを含む。電極５１２は、ゲート・ラインまたはそのほかの電極の延長５１４を伴う容量成分（capacitive component）の電極とすることが可能である。
【００３８】
導体ライン５１６に対する電気的接続は、半導体材料の層部品５１８内のチャンネルによって制御されることが可能である。部品５１８は、スルー・チャンネル端電極５２０等の電極５１２とライン５１６、すなわちそれの他方のチャンネル端電極との間に電気的に接続される。部品５１８は、伝導度がボトム・ゲート電極５２２、すなわち導体ライン５２４の延長によって制御されるチャンネル部分を含み、チャンネル部分の伝導度は、電極５２２の電圧を変化させることによって制御される。ライン５１６は、ライン５２４上の信号に起因して当該チャンネル部分が導体のとき、電極５１２への信号の提供および／またはそこからの信号の受け取りが可能である。
【００３９】
多様なこのほかのトランジスタ構造体、たとえばチャンネルまたは多チャンネル・トランジスタ構造体の多様な組み合わせを使用することが可能である。
【００４０】
図８は、図７に示すＩＣ５００の製造工程を示す。チャンネル端電極を有するボトム・ゲート・トランジスタ構造体が、チャンネル部分を含む半導体層の下に作られる。断面５４０は、上に追加の層を伴う基板５０２上の電極５２２を示す。基板５０２は、機械的に柔軟な大面積の低温基板、たとえばポリマーまたはポリマーのトップ上の非常に薄い窒化ケイ素とすることが可能である。ポリマー材料は、ポリエチレンナフタラート、ポリイミド、ポリエステル等を含む。
【００４１】
電極５２２は、適切な厚さを伴う層の形で、クロム、アルミニウム、またはそのほかの良導体金属または金属合金等の適切な導体材料、ドープした半導体材料、材料の導電性結合、またはジェット・プリント等のプリントが行われる場合には任意の適切なナノ粒子金属を使用し、基板５０２または別の適切な支持表面の上またはそれに被せてプリント、フォトリソグラフィによるパターン形成、またはそのほかのパターン形成を行うことが可能である。半導体基板を伴うボトム・ゲート・トランジスタ構造においては、可能性としてボトム・ゲートを、高導電性バック接点を伴う高濃度ドープされた領域とすることができる。
【００４２】
ゲート誘電体層５４２が電極５２２上にある。任意の適切な誘電体材料または材料の誘電性結合の層を、電極５２２およびアレイ５０４内のそのほかの電極の上またはそれに被せて堆積させることが可能である。多様な誘電体材料、たとえば電極５２２がクロムの場合にはシリコン酸化物またはシリコン窒化物（たとえば、ＳｉＯ2またはＳｉ3Ｎ4）、または電極５２２がアルミニウムの場合には酸化アルミニウム（Ａｌ2Ｏ3）の使用が可能である。ゲート誘電体層５４２は、適切な有機ポリマー誘電体を用いてプリントすることが可能である。ゲート誘電体層５４２は、それに被さる層状構造体に適した上側表面を有する必要がある。
【００４３】
ゲート誘電体層５４２上の能動層状構造体または下部構造体は、導体層５４４およびそれに続く、レジスト層からたとえばフォトリソグラフィによりパターン形成されるか、パターンでプリントされた層部品５４６を含むことが可能である。導体層５４４は、スパッタ堆積された高導電性の、たとえば金とすることが可能である。
【００４４】
断面５５０は、その後のゲート誘電体層５４２の、適切な湿式エッチング剤等を用いた露出された部分のエッチング、およびそれに続く溶剤等を用いた導体ライン５１６およびチャンネル端電極５２０をゲート誘電体層５４２上に残す層部品５４６の除去の結果を示す。代替として導体ライン５１６およびチャンネル端電極５２０をプリントによって、たとえば適切なナノ粒子金属のジェット・プリントによって作ることが可能である。
【００４５】
断面５６０は、ライン５１６および電極５２０の間のゲート誘電体層５４２の露出された部分に被さる部品５１８を示す。部品５１８は、たとえばＯＴＦＴではジェット・プリントされた適切な有機ポリマー半導体とすることが可能である。有機ポリマーは、ポリチオフェン、たとえばポリ（３，３’’’ジアルキルクアテルチオフェン）（ＰＱＴ−１２）、および共重合体、たとえばポリ（２，５−ビス（３−ドデシルチオフェン−２−イル）チエノ［３，２−ｂ］チオフェン）（ＰＢＴＴＴ）を含む。部品５１８は、適切な半導体、たとえばａ−Ｓｉからフォトリソグラフィによりパターン形成することが可能であり、適切なバックプレーンは、可能性として、たとえばほかの形で部品５１８上に、またはそれに当接して位置決めされたライン５１６および電極５２０を伴う多様なほかのジオメトリを含むことが可能である。ライン５１６とは別の層部品をチャンネル端電極とすることができる。
【００４６】
図８のようなテクニックは、ＯＴＦＴおよびＯＴＦＴバックプレーンを首尾よくもたらした。
【００４７】
図９において、電極層５８０，５８２のうちの少なくとも１つが光透過性であり、酸化インジウムスズ（ＩＴＯ）または別の材料等の透明導体材料とすることが可能である。電極層５８０に隣接する層は電荷生成層（ＣＧＬ）５８４であり、入射光に応答して光子を吸収し、自由電荷担体を生じさせる。ＣＧＬ５８４と電極層５８２の間に電荷輸送層（ＣＴＬ）５８６があり、それが電界に応答してＣＧＬ５８４から電荷担体のペアを分離させ、１つのタイプの電荷担体をＣＧＬ５８４から電極層５８２に向けて輸送して光電流を生じさせる。電極層５８０と５８２との間にわたる電圧が電界を作り、電荷の分離および輸送を促進する。
【００４８】
電荷生成層（ＣＧＬ）５８４からの正孔が電荷担体ペアから分離され、ＣＴＬ５８６を通じて輸送される場合には、ＣＧＬ５８４が、結合マトリクス内に有機ポリマー光伝導体の分散、たとえばポリ（ビニルブチラール）内のチタニルフタロシアニン、単一の有機光伝導体、たとえばポリ（９，９−ジオクチルフルオレン−アルト−ベンゾチアジアゾール）（Ｆ８ＢＴ）または別のポリフルオレン、または別の半導体有機ポリマーまたは混合物を含むことができる。ＣＴＬ５８６は、導電性ポリマー材料、たとえばポリカルボナート等の絶縁マトリクス中に分散されたＮ，Ｎ’−ジフェニル−Ｎ，Ｎ’ビス（３−メチルフェニル）−（１−１’−ビフェニル）−４，４’−ジアミン（ＴＰＤ）を含む正孔輸送層とすること、または導電性有機材料、たとえばポリカルボナート等の絶縁マトリクス内に分散されたアルキル化‐４，‐４’ジフェノキノン（ＤＰＱ）を含む電子輸送層とすることが可能である。
【００４９】
図１０は、クロムの層５８０、Ｆ８ＢＴの電荷生成層（ＣＧＬ）５８４、ポリカルボナート中ＴＰＤの電荷輸送層（ＣＴＬ）５８６、および金の層５８２を備えるプロトタイプ（図９参照）の有機ポリマー・フォトセンサについて測定された光応答を図示したグラフである。これらの材料のバンドギャップは、ＣＧＬ５８４からの電子が電極層５８０に入ることを可能にし、他方、ＣＧＬ５８４からの正孔は、ＣＴＬ５８６を通って電極層５８２に輸送される。
【００５０】
それぞれのプロットされたラインは、電極層５８０と５８２との間の電流Ｉを、層５８０と５８２との間の電位差Ｖの関数として示す。プロットされたライン５９０は光電流を示し、プロットされたライン５９２は製造直後の暗電流を示し、プロットされたライン５９４は製造６日後の暗電流を示す。暗電流は、光電流から充分に離隔されて残存し、比較的高い信号対ノイズ比を維持した。
【００５１】
図１１は、ポリカルボナート中ＴＰＤ（ＴＰＤ／ＰＣ）の層を用いたスピンコーティングの前および後のＰＱＴ−１２チャンネルを有する完成したＯＴＦＴについてＶgの関数としてソース−ドレイン電流を示すグラフである。曲線６００は、ＴＰＤ／ＰＣのスピンコーティング前のＯＴＦＴのソース−ドレイン電流を示し、曲線６０２は、スピンコーティング後のソース−ドレイン電流を示す。おそらくはスピンコーティングの間における周囲雰囲気に対するＯＴＦＴの露出に起因するサブ・スレッショルド（sub-threshold）の傾斜およびＶｏｎ内のわずかなシフトが示され、クリーンで乾燥した雰囲気内におけるスピンコーティングまたはポスト・アニーリング（post-annealing）がこの効果を緩和すると見られる。ポリカルボナート中ＴＰＤの層は、ＯＴＦＴが、それらのチャンネルの直上の層を伴って許容可能に切り替わることから許容可能である。ポリカルボナート中ＴＰＤの層は、ＯＴＦＴを保護またはカプセル化（protect or encapsulate）できる。
【００５２】
図１１は、ＴＦＴとＴＰＤとの間の直接接触が許容可能であり、能動センサ層をＴＦＴバックプレーンから分離するカプセル化層および仲介層（an encapsulation and a via layer）の両方をともに不要にすることを示す。
【００５３】
図１２は、ＯＴＦＴバックプレーン基板を通る照明、すなわち『背面照明』をフォトセンスするセル領域を図示し、その種のセル領域は『反転されたピクセル』になる。図１３は、トップ電極を通る照明、すなわち『トップ照明』に応答してフォトセンスを実行できるセル領域を図示する。図１４は、トップ電極層のパターン形成を図示する。
【００５４】
図１２，１３は図８に類似しているが、ＯＴＦＴ内においてライン５１６が左、電極５２０が右であり、逆方向で獲得されたか、または鏡像またはほかの変形であるセル領域が獲得された。電極５１４は、各断面が横断線６５０において屈曲をなすかのように右端にある。
【００５５】
図１２においては、電極５１２が光透過性または透明導体材料、たとえばＩＴＯまたは導電性カーボン・ナノチューブ（ＣＮＴ）材料である。電極５１２は、電極５２０と相接し、かつそれと電気的に接続され、かつ部品５１８内のチャンネルが導電性のときにライン５１６に電気的に接続される。電荷輸送層（ＣＴＬ）５８６が電極５１２，５２０の露出された表面、部品５１８、およびライン５１６の上にあり、有機ポリマーＣＧＬ５８４がＣＴＬ５８６の上にある。トップの基板６５２は、ガラス、プラスティック、またはそのほかの適切な材料とすることが可能であり、トップ電極６５４は、フォトリソグラフィにより、またはディジタル・リソグラフィによりパターン形成されるか、またはプリントされたアルミニウムまたはクロムといった基板６５２上のパターン形成された導体材料の層の部分とすることが可能である。
【００５６】
入射光は、光線６５６に従って基板５０２を通って入り、ゲート誘電体層５４２（または、可能性として、たとえば不透明の場合にはゲート誘電体層５４２内のパターン形成された開口）、電極５１２、および電荷輸送層（ＣＴＬ）５８６を通過し、電荷生成層（ＣＧＬ）５８４内に吸収されて電荷担体ペアを生む。ＣＴＬ５８６は、自由電荷担体を分離し、それらをＣＧＬ５８４から電極５１２に向けて輸送し、電極５１２および５１４の一部を含む容量成分中に蓄積された電荷を増加させるか、または減少させる光電流を生む。蓄積された電荷の大きさは、セル領域内の照明の強度を示し、アレイ読み出し技法、たとえばＣＭＯＳ読み出し技法に従ってＯＴＦＴをオンにすることによりライン５１６を通じて読み出すことが可能である。
【００５７】
図１２においては、ＯＴＦＴのチャンネルを含む部品５１８が、光シールドとして作用する電極５２２によって照明から保護される。これは、大きな光応答を有する半導体材料を伴うＯＴＦＴに有益である。電荷輸送層（ＣＴＬ）５８６は、絶縁マトリクス内に分散され、製造の間に部品５１８に被せて堆積される小分子ポリマーを含むことが可能であり、その後に続くプロセスの間における部品５１８中の有機ポリマー半導体が環境的にカプセル化される。
【００５８】
図１３においては、電極５１２が導体材料の同一層内に電極５２０と一体形成され、かつ部品５１８中のチャンネルが導電性のときにライン５１６に電気的に接続される。トップ電極６５４は、光透過性または透明導体材料、たとえばＩＴＯまたは導電性ＣＮＴ材料の、基板６５２上のパターン形成された層の部分であり、ＣＮＴ等の透明導体の分散を伴う場合には直接ジェット・プリントが適切である。
【００５９】
入射光は、光線６６０に従って基板６５２を通って入り、トップ電極６５４を通過し、電荷生成層（ＣＧＬ）５８４中に吸収されて電荷担体ペアを生む。電荷輸送層（ＣＴＬ）５８６は、自由電荷担体を分離し、それらをＣＧＬ５８４から電極５１２に向けて輸送し、上記のとおり、蓄積された電荷を増加させるか、または減少させる光電流を生む。
【００６０】
図１３において、ＯＴＦＴのチャンネルを含む部品５１８が、ＣＧＬ５８４が入射光を吸収する範囲まで照明から保護される。ＣＴＬ５８６は、部品５１８中の有機ポリマー半導体を環境的にカプセル化させることが可能である。
【００６１】
図１４は、図１２，１３にあるようなセル領域のためのトップ電極パターンを示す。電荷生成層（ＣＧＬ）５８４および電荷輸送層（ＣＴＬ）５８６はパターン形成されていなく、したがって至る所に存在する。
【００６２】
部品５１８は、ライン５１６に沿ったそれと平行なセル領域のラインを覆って横に延びるトップ電極ストリップの部分であるライン５１６および電極６５４に被さって広がり、かつそれと電気的に接続されており、図１４は、類似に形作られる一連のストリップを示唆する。導体ライン６７０は、電極６５４のライン５１６とは反対側であり、セル領域の同じラインの他方の側、かつ電極６５４と隣接するトップ電極ストリップ６７２の間にある。隣接するセル領域内の半導体層部品６７４は、ライン６７０に被さって広がり、かつそれと電気的に接続されるが、ストリップ６７２の下に広がることもできる。ストリップ６７２は、ライン６７０に沿ったそれと平行なセル領域のラインを覆って横に延びる。
【００６３】
電荷生成層（ＣＧＬ）５８４および電荷輸送層（ＣＴＬ）５８６等の層を有するフォトセンシング・アレイにおいては、トップ電極と、ＣＧＬ５８４およびＣＴＬ５８６を通る、光電流等のデータ・ラインの間における導電性パスがパフォーマンスを低下させる。データ・ライン上のノイズが増加し、それに応じて信号対ノイズ比が減少する。ギャップｄ１，ｄ２は、この問題を低減する。ＣＧＬ５８４およびＣＴＬ５８６が、電荷担体が非等方性で輸送されるように構造化されている場合、および隣接するトップ電極のいずれもデータ・ラインに被さって延びていない場合には、データ・ラインの、この種の寄生漏れ（parasitic leakage）に起因して信号対ノイズ・パフォーマンスが低減されることはない。ＣＴＬ内における担体輸送の非等方性は、しばしば、絶縁マトリクス内に分散される電荷担体の組成を調整することによって制御可能である。
【００６４】
図１４において、連続する隣接トップ電極ストリップは、それらの間のギャップが少なくとも（ｄ１＋ｄ２）と導体ライン５１６，６７０等の最大の幅との和に等しくなる、充分なギャップによって分離される。比較的粗いパターン形成の結果として、トップ電極ストリップとデータ・ラインの整列（alignment）が、セル領域エリアに調和するべくより精密にパターン形成されるそれぞれのトップ電極を各セル領域が有した場合よりシンプルになる。トップ電極ストリップはデータ・ラインと充分に平行に近く、該トップ電極ストリップが該データ・ラインに被さって広がらないものでなければならず、また各データ・ラインが隣接するトップ電極ストリップのギャップ内に調和するが、いずれのトップ電極ストリップによっても覆われないようにデータ・ラインに垂直な方向において位置合わせされなければならならないが、（ｄ１＋ｄ２）を増加することによって、すなわち隣接するトップ電極ストリップの間のギャップを、データ・ラインの幅との差が大きくなるように増加することによって、これらの整列問題（alignment issues）の両方をより容易にすることが可能である。また、Ｖtopに対する接続によって示唆されるとおり、すべてのトップ電極をトップ電極電圧Ｖtopに接続する回路は、各セル領域のトップ電極を別々にＶtopに接続する必要がある場合よりシンプルである。
【００６５】
整列は、表面を互いに対向させて移動する積層操作の前、最中、または後に実施することが可能である。整列は、直接目視によって、またはカメラおよび／または適切な拡大の補助を伴う観察によって視覚的に実行できる。一方または両方の下部構造体上の適切なマーキングを用いて整列を補助してもよく、一方の下部構造体上の整列マークを他方の上の整列マークのセットに整列させて位置決めできる。
【００６６】
図１５，１６の断面は、図１３のそれに類似するラインに沿って得られたものであり、図１５はライン５１６のカプセル化（encapsulation）を伴うセル領域を図示し、図１６は同一の半導体ポリマー材料を有する部品５１８および電極５２２を図示し、図１６においては、カプセル化が部品５１８を覆うべく広げられる。図１７は、図１６にあるとおりのカプセル化材料をパターン形成するための技法を図示する。
【００６７】
図１５においては、カプセル化材料７００がライン５１６を覆って延び、電極６５４とライン５１６の間の寄生漏れ電流を防止する。カプセル化材料７００は、図１３に関連して上で述べた技法とともに使用可能であるか、またはカプセル化材料７００がそれ自体で漏れ電流の防止に充分であれば、ライン５１６を覆って広がるパターン形成されていないトップ電極層とともにカプセル化材料７００を使用することができる。カプセル化材料７００は、フォトリソグラフィによりパターン形成されるかまたはプリントされた、たとえばディジタル・リソグラフィのために使用されるタイプのプリント可能なワックス材料またはそのほかのプリント可能な誘電体ポリマー材料といった誘電体材料のパターン形成された層として実装できる。
【００６８】
図１６においては、部品５１８および電荷生成層（ＣＧＬ）５８４が、ともに同一の半導体ポリマー材料を含み、したがってフォトリソグラフィ等により並列して、または単一操作の間にプリント等により連続して形成することが可能である。半導体ポリマー材料は、適切な電荷輸送層（ＣＴＬ）を伴うＣＧＬとしても動作できるＴＦＴチャンネル用の多様ないかなる半導体有機ポリマーを用いることもできる。部品５１８は、ジェット・プリンティング等によってプリントされる適切な有機ポリマー半導体材料とすることができ、その場合に能動層がＯＴＦＴを含むことになる。成功が期待される有機ポリマー材料は、光導電性ポリチオフェン、たとえばポリ（３，３’’’ジアルキル）（ＰＱＴ−１２）、および光導電性共重合体、たとえばポリ（２，５−ビス（３−ドデシルチオフェン２イル）チエノ［３，２−ｂ］チオフェン）（ＰＢＴＴＴ）を含む。部品５１８と同一の半導体ポリマー材料を伴うＣＧＬ  ５８４ではなく、別の光インタラクティブ成分を実装すること、または一方の部分領域がチャンネルを含み、他方を光インタラクティブとする同一の半導体ポリマー材料を伴う２つの別タイプの部分領域を実装することも可能であると見られる。
【００６９】
ＯＴＦＴのチャンネルを含み、ライン５１６だけでなく部品５１８も覆って広がるべくパターン形成されるが、電荷生成層（ＣＧＬ）５８４を完全には覆わない不透明な電気的絶縁性のカプセル化材料７１０を、光吸収性誘電体材料とともに、カプセル化材料７００と同様に実装することが可能である。カプセル化材料７１０は、電極６５４とライン５１６の間の漏れ電流を防止するだけでなく、電荷輸送層（ＣＴＬ）５８６との接触および入射光から部品５１８内のチャンネルを保護する。入射光からの保護は、ＴＦＴおよびＣＧＬのために同一の材料を使用することが、典型的な応用のための許容可能なスイッチとなるためにＴＦＴが光に対して不感性であることを要求することから、その種の実装において必要である。
【００７０】
入射光は、光線６６０に従って基板６５２を通って入り、電極６５４および電荷輸送層（ＣＴＬ）５８６を通過し、電荷生成層（ＣＧＬ）５８４内に吸収されて電荷担体ペアを生む。ＣＴＬ５８６は、自由電荷担体を分離し、それらをＣＧＬ５８４から電極６５４に向けて輸送し、蓄積された電荷を増加させるか、または減少させる光電流を生む。
【００７１】
図１７は、カプセル化材料７１０を有するＩＣの実装に使用可能なカプセル化材料のパターンを示す。電極５６４およびＣＴＬ５８６は、それらがパターン形成されず、全体にわたって存在することから図示していない。
【００７２】
部品５１８は、ライン５１６に被さって広がり、かつそれと電気的に接続されるが、それら両方がカプセル化材料７１０の下になることから両方ともに破線で示される。部品５１８を含む半導体ポリマー材料のパターン形成された層は電荷生成層（ＣＧＬ）５８４も含み、図ではそれが部品５１８につながってそこから広がり、それがカプセル化材料７１０の下から外に出ており、その結果、部品５１８内のチャンネルが入射光から保護されるにもかかわらず、トップの照明から入射光を受け取ることが可能となる。カプセル化材料７１０は、ライン５１６を覆って横方向に広がり、ライン５１６に沿ってセル領域のライン内のＯＴＦＴのチャンネルを覆う。このジオメトリは、各セル領域のために別々にカプセル化材料７１０のパターン形成を行う必要性を回避する。
【００７３】
図１８においては、２つのポリマー含有層の表面が、境界表面において相接する。これら２つの層は、溶液処理等によって積層の前に別々に作られ、多様な種類の積層アーチファクトが、両方の層の上、たとえば境界表面に、または両方の層の中に生じる可能性がある。
【００７４】
断面７５０において、輪郭で示されたバックプレーン断片７５２は、セル領域がＯＴＦＴを含むアレイを有するＩＣからのものである。ポリマー含有層７５４が、ＣＴＬ、ＣＧＬ、またはＣＴＬの部分のスピンコーティングまたは浸漬被覆等によって断片７５２を覆って作られている。代替として、シート形式の電子写真用ＣＴＬまたは電子写真用ＣＧＬを断片７５２の上に積層し、層７５４を作ることが可能である。層７５４は、積層に適した表面７５６を有する。
【００７５】
断面７６０において、輪郭で示されたトップ電極断片７６２は、上で述べた方法のいずれか、またはそのほかの適切な方法で実装することが可能である。ポリマー含有層７６４が、ＣＴＬ、ＣＧＬ、またはＣＴＬの別の部分のスピンコーティングまたは浸漬被覆等によって断片７６２を覆って作られており、その場合にＣＴＬの部分は、断片６５２上にすでにスピンコーティング済みである。代替として、シート形式の電子写真用ＣＧＬまたは電子写真用ＣＴＬを断片７６２の上に積層することが可能である。層７５４と同様に層７６４は、積層に適した表面７６６を有する。
【００７６】
断面７７０は、積層の結果を示し、それにおいてはＩＣ断片７７２が、断片７５２、断片７６２、および両方の層７５４，７６４を含む。境界表面７７４は、表面７５６，７６６が相接する層７５４と層７６４との間に生じる。
【００７７】
積層アーチファクト７８０が、図では両方の層７５４，７６４の上または中にあり、積層アーチファクト７８２は層７５４の上または中だけにあり、積層アーチファクト７８４は層７５６の上または中だけにある。これらのアーチファクトは、積層中の増加圧力および／または温度の印加の結果としてもたらされる形状、テクスチャ、または組成における変化、または層７５４，７５６の構造におけるそのほかの変化とすることが可能であり、一方が他方の上にコーティングまたは堆積されたのではなく、積層によってそれらが接触していることを示す。ここで使用されているとおり、積層アーチファクトのすべてまたは任意の部分が層の表面上、層の内側、またはその両方にある場合に、積層アーチファクトは、層の『上または中』にある。
【００７８】
用語『接触圧アーチファクト』（artifact of contact pressure）は、ここでは、積層中に相接する２つの表面の間の圧力に、少なくとも部分的に帰するアーチファクトを言い、『熱アーチファクト』（artifact of heat）は、積層中に相接する２つの表面の増加温度に、少なくとも部分的に帰するアーチファクトを言い、また『表面形状アーチファクト』（artifact of surface shape）は、積層中に相接する２つの表面の形状たとえば厚さ、における相違に、少なくとも部分的に帰するアーチファクトを言う。所定のアーチファクトが、これらのタイプおよび別のタイプのうちの１つまたは複数であることは可能であり、たとえばアーチファクト７８０が、接触圧アーチファクトおよび熱アーチファクトの両方となることは可能である。
【００７９】
アーチファクト７８０，７８２，７８４はすべて『表面アーチファクト』であり、言い替えるとそれらは、ポリマー含有層が別の層と相接する表面、この場合は境界表面７７４において空間的に孤立されている。上で述べたとおりの積層は、『表面下アーチファクト』（sub-surface artifacts）すなわちポリマー含有層内にあるが、層が別の層と相接する表面、から離隔されたアーチファクトを作るより、表面アーチファクトを作りがちであると見られる。
【００８０】
図１９の積層技法においては、ポリマー含有層の表面が境界表面においてバックプレーンの表面と相接する。ポリマー含有層は、溶液処理等によって積層前にトップ電極層の上に作られ、多様な種類の積層アーチファクトが境界表面に、または表面がバックプレーン表面と相接するポリマー含有層内に生じる可能性がある。
【００８１】
断面８００に示されるとおり、トップ電極断片８０２はポリマー含有層８０４を有する。層８０４は、断片８０２上に、たとえばスピンコーティング、浸漬被覆、またはＣＧＬまたはＣＴＬの積層によって作ることができる。断面８１０に示されるとおり、ポリマー含有層８１２が層８０４上に、これもたとえばスピンコーティング、浸漬被覆、またはＣＧＬまたはＣＴＬの積層によって作られる。代替として、層８０４および８１２を、シート形式で断片８０２に同時に積層することが可能である。いずれの場合においても層８１２は積層に適した表面８１４を有する。
【００８２】
断面８２０に示されるとおり、積層前のバックプレーン断片８２２は、その表面８２４に被さるポリマー含有層を有していない。しかし表面８２４は、表面８１４との積層に適していなければならない。
【００８３】
断面８３０は、積層の結果を示し、それにおいてはＩＣ断片８３２が断片８２２、断片８０２、および両方の層８０４，８１２を含む。表面８１４および８２４が相接する層８１２とバックプレーンの間に、境界表面８３４が生じる。
【００８４】
積層アーチファクト８４０は、図では層８１２の上または中にあり、積層アーチファクト８４２は層８１２の中にあるが、層８０４にも延びている。図１８と同様に、これらのアーチファクトは、たとえば前述のとおり接触圧または熱のアーチファクトとすること、または層８１２の構造におけるそのほかの変化とすることが可能であり、堆積またはそのほかの方法で断片８２２の上に付着されたのではなく、それらが積層されたことを示す。層８１２は、比較的平坦な表面８１４を有するが、断片８２２は、厚さにおいて横方向に異なり、その表面８２４内に突起を有し、その結果、アーチファクト８４０，８４２のうちの一方または両方が表面形状アーチファクトとなり得る。所定のアーチファクトが表面形状アーチファクトであり、かつ接触圧アーチファクトおよび熱アーチファクトのうちの一方または両方であることが可能である。
【００８５】
図２０の積層技法においては、ポリマー含有層の表面が境界表面においてトップ電極の表面と相接する。ポリマー含有層は、積層前に溶液処理等によってバックプレーン上に作られ、多様な種類の積層アーチファクトが境界表面に、または表面がトップ電極表面と相接するポリマー含有層内に生じる可能性がある。
【００８６】
断面８５０に示されるとおり、バックプレーン断片８５２はポリマー含有層８５４を有する。層８５４は、断片８５２上に、たとえばスピンコーティング、浸漬被覆、またはＣＧＬまたはＣＴＬの積層によって作ることができる。断面８６０に示されるとおり、ポリマー含有層８６２が層８５４上に、これもたとえばスピンコーティング、浸漬被覆、またはＣＧＬまたはＣＴＬの積層によって作られる。代替として、層８５４および８６２を、シート形式で断片８５２に同時に積層することが可能である。層８６２は積層に適した表面８６４を有する。
【００８７】
断面８７０に示されるとおり、積層前のトップ電極断片８７２は、その表面８７４に被さるポリマー含有層を有していない。しかし表面８７４は、表面８６４との積層に適していなければならない。
【００８８】
断面８８０は、積層の結果を示し、それにおいてはＩＣ断片８８２が断片８５２、断片８７２、および両方の層８５４，８６２を含む。この実装においては、表面８６４および８７４が相接する層８６２とトップ電極の間に、境界表面８８４が生じる。積層アーチファクト８９０は、図では層８６２の上または中にあり、接触圧アーチファクト、熱アーチファクト、および表面形状アーチファクトのうちの１つまたは複数となり得る。
【００８９】
上で述べたとおりの積層アーチファクトに加えて、上で述べたとおりの積層によって作製されるデバイス、アレイ、またはそのほかの製品は、上で使用された特定の技法に帰するそのほかの、上記の技法が使用された証拠を提供する特徴を含む傾向にある。たとえば、図１８〜２０に関して述べられた技法は、２つの積層下部構造体の間の境界表面をビアが交差しない層状構造を作るべく使用が可能である。上記のテクニックは、実験結果によって示唆されるとおり、ピンホール欠陥の発生を低減するか防止すると考えられる。図１８にあるような技法は、コーティングによって作られることができなかった境界表面において相接するポリマー含有材料の層を結果としてもたらすことができる。
【００９０】
図２１は、テストサンプルを示したものである。断面８６０に従ってバックプレーンをシミュレーションするために、硬質ガラス上にクロムが堆積され、クロムの上にＦ８ＢＴがスピンコーティングされ、Ｆ８ＢＴの上にＴＰＤ／ＰＣがスピンコーティングされた。断面８７０に従って積層をシミュレーションするために、上にＩＴＯを有する柔軟なプラスティックが、シミュレーションされたバックプレーンの上に積層された。機械的な圧力および７０℃に至る熱をともに印加することによって、充分な付着が得られた。
【００９１】
図２２は、テストサンプルのデバイスについて測定した、光電流Ｉを電位差Ｖの関数として示したものである。プロットされたライン９００は暗電流を示し、プロットされたライン９０２は、０．４６ｍＷの広帯域光を用いて、シミュレーションされたトップ電極を通して照明されたときの光電流を示す。測定された応答性は、−１０ボルトにおいて９-5アンペア／ワットに概略で等しかった。ライン９０２によって実例で示された光応答は、ＣＴＬ／ＣＧＬスタック上にトップ金属が直接蒸着された類似のデバイスに類似している。
【００９２】
図２３は、テストサンプルのデバイス（プロットされたライン９１０）と、蒸着されたトップ金属を有する類似のデバイス（プロットされたライン９１２）についての暗電流を比較したものである。暗電流は、積層されたデバイスについてより低く、積層が、金属がポリマー上に直接蒸着されてトップ接点を形成するときに生じるピンホール短絡を回避すると見られる。
【００９３】
ここで述べたものに類似する技法が首尾よくテストされ、充分な光応答および低減された暗電流を得た。
【００９４】
上に述べられている積層技法は、それらが、能動回路層およびトップ電極層を含み、それらの間にポリマー含有層を有するが、ピンホール欠陥等が低減される層状構造体を作ることが可能なことから有利である。これらの技法は、フォトセンシング・アレイ等の光インタラクティブ用途およびそのほかの状況において適用可能である。
【図面の簡単な説明】
【００９５】
【図１】層状構造体の断片を示した説明図である。
【図２】図１の２−２ラインに沿って得られた断面図である。
【図３】層状構造体の断片を示した説明図である。
【図４】図３の４−４ラインに沿って得られた断面図である。
【図５】集積回路（ＩＣ）の断片を示した説明図である。
【図６】図５の６−６ラインに沿って得られた製造における段階の断面図である。
【図７】ＩＣを示した説明図である。
【図８】図７の８−８ラインに沿って得られた有機薄膜トランジスタ（ＯＴＦＴ）の製造における断面のシーケンスを示した説明図である。
【図９】図７に使用可能な一般的なフォトセンサ構造体の断面図である。
【図１０】電圧の関数として光電流および暗電流を示したグラフである。
【図１１】電荷輸送層のスピンコーティング前および後のＯＴＦＴ内のソース−ドレイン電流をゲート電圧の関数として示したグラフである。
【図１２】セル領域の断面図である。
【図１３】セル領域の断面図である。
【図１４】トップ電極ストリップおよびデータ・ラインを示した説明図である。
【図１５】セル領域の断面図である。
【図１６】セル領域の断面図である。
【図１７】データ・ラインおよびＯＴＦＴチャンネルを覆うカプセル化を示した説明図である。
【図１８】積層技法における断面を示した説明図である。
【図１９】別の積層技法における断面を示した説明図である。
【図２０】別の積層技法における断面を示した説明図である。
【図２１】サンプルのテストデバイスを示した写真である。
【図２２】サンプルのテストデバイスにわたる電圧の関数として光電流および暗電流を示したグラフである。
【図２３】サンプルのテストデバイスにわたる暗電流を、電圧の関数として蒸着金属のトップ電極を有する類似のデバイスの暗電流と比較したグラフである。
【符号の説明】
【００９６】
１００，４００  断片、１０２，１０４  表面部品、１１０  （担体輸送）下部構造体、１１２  （回路）下部構造体、１１４，１１６，１１８，２１４，２１６，４２４，４３４，７５６，７６６，８１４，８２４，８６４，８７４  表面、１２０，１２２  正孔、１２４，１２６，６６０  光線、１３０，１３１，１３２，１３４，２３４，２４２，４１４  矢印、１４０  導体領域、１４２  （半導体）チャンネル領域、１４４  ゲート部品、２００  構造体の断片、２０２  表面部品、２０４  （ライン）表面部品、２１０，２１２，４１０，４１２  下部構造体、２２０  （導体）電極領域、２２２  （導体）ライン領域、２３０  （輸送）層、２３２，５４４  （導体）層、２４０  絶縁層部分、２４４  輪郭、４０２  （セル）領域、４０４，４０６  （部分）領域、４２０，４３０，５０２  基板、４２２  トップ電極層、４３２  能動層、５００  ＩＣ、５０４  アレイ、５１０  セル、５１２  セル電極、５１４  電極（の延長）、５１６，５２４，６７０  （導体）ライン、５１８  （層）部品、５２０  （チャンネル端）電極、５２２  （ゲート）電極、５４０，５５０，５６０，７５０，７６０，７７０，８００，８１０，８２０，８３０，８５０，８６０，８７０，８８０  断面、５４２  （ゲート誘電体）層、５４６  層部品、５６４  電極、５８０，５８２  （電極）層、５８４  電荷生成層（ＣＧＬ）、５８６  電荷輸送層（ＣＴＬ）、５９０，５９２，５９４，９００，９０２，９１０，９１２  ライン、６００，６０２  曲線、６５０  交差ライン、６５２  基板（断片）、６５４  （トップ）電極、６７２  （トップ電極）ストリップ、６７４  半導体層部品、７００，７１０  カプセル化材料、７５２，８２２，８５２  （バックプレーン）断片、７５４，７６４，８０４，８１２，８５４，８６２  （ポリマー含有）層、７６２，８７２  （電極）断片、７７２，８３２，８８２  ＩＣ断片、７７４，８３４，８８４  境界表面、７８０，７８２，７８４  （積層）アーチファクト、８０２  （トップ電極）断片、８４０，８４２，８９０  積層アーチファクト。
【図１】
2009152600.tif 000003
【図２】
2009152600.tif 000004
【図３】
2009152600.tif 000005
【図４】
2009152600.tif 000006
【図５】
2009152600.tif 000007
【図６】
2009152600.tif 000008
【図７】
2009152600.tif 000009
【図８】
2009152600.tif 000010
【図９】
2009152600.tif 000011
【図１０】
2009152600.tif 000012
【図１１】
2009152600.tif 000013
【図１２】
2009152600.tif 000014
【図１３】
2009152600.tif 000015
【図１４】
2009152600.tif 000016
【図１５】
2009152600.tif 000017
【図１６】
2009152600.tif 000018
【図１７】
2009152600.tif 000019
【図１８】
2009152600.tif 000020
【図１９】
2009152600.tif 000021
【図２０】
2009152600.tif 000022
【図２２】
2009152600.tif 000023
【図２３】
2009152600.tif 000024
【図２１】
2009152600.tif 000025