(57)【要約】【課題】単結晶半導体層と半導体基板との密着性を向上させ、貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板の作製方法を提供することを目的とする。【解決手段】脆化層を形成する単結晶半導体基板側にハロゲンを含む絶縁膜を形成し、該ハロゲンを含む絶縁膜に対してプラズマ処理を行い、ハロゲンを含む絶縁膜と半導体基板の一方の面とが向かい合うようにボンディング（接着）させ、熱処理を行うことにより、脆化層において単結晶半導体基板を分割して、単結晶半導体層が接着された半導体基板と単結晶半導体基板とに分離し、半導体基板に接着された単結晶半導体層に対して平坦化処理を行う。【選択図】図１
2009212503.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該単結晶半導体基板の表面にハロゲンを含む絶縁膜を形成し、
前記ハロゲンを含む絶縁膜を介して前記単結晶半導体基板にイオンを照射することにより、前記単結晶半導体基板中に脆化層を形成し、
バイアス電圧を印加して前記ハロゲンを含む絶縁膜に対して、プラズマ処理を行い、
前記ハロゲンを含む絶縁膜と半導体基板の一方の面とが向かい合うように接着させ、
熱処理を行うことにより、前記脆化層において前記単結晶半導体基板を分割して、単結晶半導体層が接着された前記半導体基板と単結晶半導体基板とに分離し、
前記半導体基板に接着された前記単結晶半導体層に対して平坦化処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項２】
単結晶半導体基板にイオンを照射することにより、前記単結晶半導体基板中に脆化層を形成し、
半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該半導体基板の表面にハロゲンを含む絶縁膜を形成し、
バイアス電圧を印加して前記ハロゲンを含む絶縁膜に対して、プラズマ処理を行い、
前記ハロゲンを含む絶縁膜と前記単結晶半導体基板の一方の面とが向かい合うように接着させ、
熱処理を行うことにより、前記脆化層において前記単結晶半導体基板を分割して、単結晶半導体層が接着された前記半導体基板と単結晶半導体基板とに分離し、
前記半導体基板に接着された前記単結晶半導体基層に対して平坦化処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項３】
単結晶半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該単結晶半導体基板の表面にハロゲンを含む絶縁膜を形成し、
前記ハロゲンを含む絶縁膜を介して前記単結晶半導体基板にイオンを照射することにより、前記単結晶半導体基中に脆化層を形成し、
バイアス電圧を印加して前記ハロゲンを含む絶縁膜に対して、プラズマ処理を行い、
半導体基板の表面に熱酸化処理を行うことにより、該半導体基板の表面に絶縁膜を形成し、
前記ハロゲンを含む絶縁膜と前記絶縁膜の一方の面とが向かい合うように接着させ、
熱処理を行うことにより、前記脆化層において前記単結晶半導体基板を分割して、単結晶半導体層が接着された前記半導体基板と単結晶半導体基板とに分離し、
前記半導体基板に接着された前記単結晶半導体層に対して平坦化処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項４】
単結晶半導体基板に熱酸化処理を行うことにより、該単結晶半導体基板の表面に絶縁膜を形成し、
前記絶縁膜を介して前記単結晶半導体基板にイオンを照射することにより、前記単結晶半導体基板中に脆化層を形成し、
半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該半導体基板の表面にハロゲンを含む絶縁膜を形成し、
バイアス電圧を印加して前記ハロゲンを含む絶縁膜に対して、プラズマ処理を行い、
前記ハロゲンを含む絶縁膜と前記絶縁膜の一方の面とが向かい合うように接着させ、
熱処理を行うことにより、前記脆化層において前記単結晶半導体基板を分割して、単結晶半導体層が接着された前記半導体基板と単結晶半導体基板とに分離し、
前記半導体基板に接着された前記単結晶半導体層に対して平坦化処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項５】
単結晶半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該単結晶半導体基板の表面にハロゲンを含む絶縁膜を形成し、
前記ハロゲンを含む絶縁膜を介して前記単結晶半導体基板にイオンを照射することにより、前記単結晶半導体基板中に脆化層を形成し、
前記脆化層が形成された側の前記ハロゲンを含む絶縁膜上に第１の絶縁膜を形成し、
バイアス電圧を印加して前記第１の絶縁膜に対してプラズマ処理を行い、
半導体基板の表面に熱酸化処理を行うことにより、該半導体基板の表面に第２の絶縁膜を形成し、
前記第１の絶縁膜と前記第２の絶縁膜の一方の面とが向かい合うように接着させ、
熱処理を行うことにより、前記脆化層において前記単結晶半導体基板を分割して、単結晶半導体層が接着された前記半導体基板と単結晶半導体基板とに分離し、
前記半導体基板に接着された前記単結晶半導体層に対して平坦化処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記脆化層の形成のためのソースガスに水素ガスを用い、
前記水素ガスを励起して、Ｈ３＋を含むプラズマを生成し、前記プラズマに含まれるイオンを加速して、前記単結晶半導体基板に照射することで、前記脆化層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記ハロゲンを含む絶縁膜は、酸化シリコンを主成分とする絶縁膜であることを特徴とするＳＯＩ基板の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記ハロゲンを含む絶縁膜は、ハロゲンの濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴とするＳＯＩ基板の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記ハロゲンは、塩素であることを特徴とするＳＯＩ基板の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記プラズマ処理に用いるガスとして、酸素を用いることを特徴とするＳＯＩ基板の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記半導体基板は、単結晶シリコン基板、多結晶シリコン基板または太陽電池級シリコン基板であることを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁層上に形成された半導体層を有する半導体装置及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタの半導体層を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。
【０００３】
ＳＯＩ基板として、ＳＩＭＯＸ基板、貼り合わせ基板が知られている。例えばＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜（ＢＯＸ；Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）を形成することにより、表面に単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。
【０００４】
貼り合わせ基板は、酸化膜を介して２枚の単結晶シリコン基板（ベース基板およびボンド基板）を貼り合わせ、一方の単結晶シリコン基板（ボンド基板）を裏面（貼り合わせた面ではない面）から薄膜化することにより、単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。研削や研磨では均一で薄い単結晶シリコン薄膜を形成することが難しいため、スマートカット（登録商標）と呼ばれる水素イオン注入を利用する技術が提案されている（例えば、特許文献１参照）。
【０００５】
このＳＯＩ基板の作製方法の概要を説明すると、イオンインプランテーション法により単結晶シリコン基板に水素イオンを注入することによって、表面から所定の深さに脆化層を形成する。次に、ベース基板となる別の単結晶シリコン基板を酸化して酸化シリコン膜を形成する。その後、水素イオンを注入した単結晶シリコン基板と、ベース基板となる単結晶シリコン基板の酸化シリコン膜とを接合させて、２枚の単結晶シリコン基板を貼り合わせる。そして、加熱処理によって、脆化層において単結晶シリコン基板を劈開させることで、ベース基板となる単結晶シリコン基板に薄い単結晶シリコン層が貼り付けられた基板が形成される。
【０００６】
イオンインプランテーション法は、イオン注入法とも呼ばれ、真空中で試料に注入したい粒子をイオン化し、直流もしくは高周波により加速して、試料に注入する方法である。イオン注入法を用いたイオン注入装置は、イオン源、質量分離部、加速部、ビーム走査部（静電スキャン）、注入室（エンドステーション）、及び真空排気装置から構成される。また、イオンビームの断面は不均一であるため、試料面上での均一性を得るために、イオンビームを電気的に走査する。また、注入した粒子は深さ方向にガウス分布を示す。
【０００７】
また、ＳＯＩ基板を用いた半導体装置の一例として、イオン注入法を用いて水素を注入することが開示されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−２１１１２８号公報
【特許文献２】特開２０００−０１２８６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、２枚の単結晶シリコン基板の貼り合わせ工程において、単結晶シリコン基板と単結晶シリコン基板との接着界面に微小な異物（例えばパーティクルなど）が付着すると、接着界面にボイドが多発して、接着不良が増加する原因となっている。
【００１０】
また、単結晶シリコン基板と単結晶シリコン基板との接着界面に存在する水分子が周囲に拡散あるいは吸収しないと、接着界面において水分がたまってしまい、接着不良が増加する。また、接着界面において脱水縮合反応が進まず強固な接着とならず、接着不良となる。
【００１１】
このような接合不良が多発すると接着強度が低下して、ベース基板となる単結晶シリコン基板と劈開された薄い単結晶シリコン層との接合界面において、薄い単結晶シリコン層が剥がれてしまうおそれがある。また、半導体装置を製造する場合においてもこのような接着不良があると、高品質の半導体装置を製造するための妨げとなる。
【００１２】
上記問題点に鑑み、単結晶半導体層と半導体基板との密着性を向上させ、貼り合わせ不良を低減することを目的の一とする。また、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板の作製方法を提供することを目的の一とする。
【課題を解決するための手段】
【００１３】
本発明の一態様は、脆化層を形成する単結晶半導体基板側にハロゲンを含む絶縁膜を形成し、該ハロゲンを含む絶縁膜に対してプラズマ処理を行い、ハロゲンを含む絶縁膜と半導体基板の一方の面とが向かい合うようにボンディング（接着）させることを特徴としている。
【００１４】
本発明の一態様は、単結晶半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該単結晶半導体基板の表面にハロゲンを含む絶縁膜を形成し、ハロゲンを含む絶縁膜を介して単結晶半導体基板にイオンを照射することにより、単結晶半導体基板中に脆化層を形成し、バイアス電圧を印加してハロゲンを含む絶縁膜に対して、プラズマ処理を行い、ハロゲンを含む絶縁膜と半導体基板の一方の面とが向かい合うように接着させ、熱処理を行うことにより、脆化層において単結晶半導体基板を分割して、単結晶半導体層が接着された半導体基板と単結晶半導体基板とに分離し、半導体基板に接着された単結晶半導体層に対して平坦化処理を行うことを特徴としている。
【００１５】
本発明の一態様は、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板中に脆化層を形成し、半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該半導体基板の表面にハロゲンを含む絶縁膜を形成し、バイアス電圧を印加してハロゲンを含む絶縁膜に対して、プラズマ処理を行い、ハロゲンを含む絶縁膜と単結晶半導体基板の一方の面とが向かい合うように接着させ、熱処理を行うことにより、脆化層において前記単結晶半導体基板を分割して、単結晶半導体層が接着された半導体基板と単結晶半導体基板とに分離し、半導体基板に接着された単結晶半導体層に対して平坦化処理を行うことを特徴としている。
【００１６】
本発明の一態様は、単結晶半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該単結晶半導体基板の表面にハロゲンを含む絶縁膜を形成し、ハロゲンを含む絶縁膜を介して単結晶半導体基板にイオンを照射することにより、単結晶半導体基板中に脆化層を形成し、バイアス電圧を印加してハロゲンを含む絶縁膜に対して、プラズマ処理を行い、半導体基板の表面に熱酸化処理を行うことにより、該半導体基板の表面に絶縁膜を形成し、ハロゲンを含む絶縁膜と半導体基板の一方の面とが向かい合うように接着させ、熱処理を行うことにより、脆化層において単結晶半導体基板を分割して、単結晶半導体層が接着された半導体基板と単結晶半導体基板とに分離し、半導体基板に接着された単結晶半導体層に対して平坦化処理を行うことを特徴としている。
【００１７】
本発明の一態様は、単結晶半導体基板に熱酸化処理を行うことにより、該単結晶半導体基板の表面に絶縁膜を形成し、絶縁膜を介して単結晶半導体基板にイオンを照射することにより、単結晶半導体基板中に脆化層を形成し、半導体基板にハロゲンを含む雰囲気で熱酸化処理を行うことにより、該半導体基板の表面にハロゲンを含む絶縁膜を形成し、バイアス電圧を印加してハロゲンを含む絶縁膜に対して、プラズマ処理を行い、ハロゲンを含む絶縁膜と単結晶半導体基板の一方の面とが向かい合うように接着させ、熱処理を行うことにより、脆化層において前記単結晶半導体基板を分割して、単結晶半導体層が接着された半導体基板と単結晶半導体基板とに分離し、半導体基板に接着された単結晶半導体層に対して平坦化処理を行うことを特徴としている。
【００１８】
本明細書において、「単結晶」とは、結晶面、又は結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は意図しない格子歪みを有するものも含まれる。
【００１９】
上記構成において、ハロゲンを含む絶縁膜は、酸化シリコンを主成分とする絶縁膜であることを特徴としている。また、ハロゲンを含む絶縁膜は、ハロゲンの濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴としている。また、ハロゲンは、塩素であることを特徴としている。
【００２０】
また、上記構成において、プラズマ処理に用いるガスとして、酸素を用いることを特徴としている。
【００２１】
なお、本明細書において、表面の平均面粗さ（Ｒａ）とは、ＪＩＳ  Ｂ０６０１で定義されている中心線平均粗さを、測定面に対して適用できるように三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、次の式（１）にて定義される。
【００２２】
【数１】
2009212503.tif 000003
【００２３】
なお、式（１）において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点により囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。
【００２４】
また、最大高低差（Ｐ−Ｖ）とは、測定面において、最も高い標高Ｚｍａｘと最も低い標高Ｚｍｉｎの差を指す。
【００２５】
本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
【００２６】
また、本明細書において表示装置とは、液晶表示装置や発光装置を含む。液晶表示装置は液晶素子を含み、発光装置は発光素子を含む。発光素子は、電流又は電圧によって輝度が抑制される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
【発明の効果】
【００２７】
本発明の一態様において、単結晶半導体層と半導体基板との密着性を向上させ貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板を作製することができる。
【図面の簡単な説明】
【００２８】
【図１】ＳＯＩ基板の作製方法の一例を示す図。
【図２】ＳＯＩ基板の作製方法の一例を示す図。
【図３】ＳＯＩ基板の作製方法の一例を示す図。
【図４】ＳＯＩ基板の作製方法の一例を示す図。
【図５】ＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図６】ＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図７】ＳＯＩ基板を用いた半導体装置の一例を示す図。
【図８】ＳＯＩ基板を用いた表示装置の一例を示す図。
【図９】ＳＯＩ基板を用いた表示装置の一例を示す図。
【図１０】ＳＯＩ基板を用いた表示装置の一例を示す図。
【図１１】ＳＯＩ基板を用いた電子機器の一例を示す図。
【図１２】ＳＩＭＳによる、酸化シリコン膜の塩素濃度の深さ方向プロファイル。
【図１３】（Ａ）ベース基板上に形成された単結晶シリコン層の表面を示す図。（Ｂ）図１３（Ａ）を拡大した図。
【図１４】（Ａ）ベース基板上に形成された単結晶シリコン層の表面を示す図。（Ｂ）図１４（Ａ）を拡大した図。
【図１５】単結晶シリコン基板上に形成された酸化膜のＴｏＦ−ＳＩＭＳの測定結果を示す図。
【図１６】ＳＯＩ基板の作製方法におけるプラズマ処理の一例を説明する図。
【図１７】ＳＯＩ基板の作製方法におけるプラズマ処理の一例を説明する図。
【発明を実施するための形態】
【００２９】
以下に、実施の形態について図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。具体的には、単結晶半導体基板側にＳｉ系の絶縁膜を形成し、該絶縁膜をＯ２プラズマで処理した後、単結晶半導体基板と半導体基板とをボンディング（接着）する方法について説明する。
【００３１】
初めに、単結晶半導体基板１０１を準備し、該単結晶半導体基板１０１を硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水などを適宜使って洗浄する（図１（Ａ−１）参照）。単結晶半導体基板１０１は、市販の単結晶半導体基板を用いることができ、例えば、単結晶のシリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１８インチ（４５０ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、単結晶半導体基板１０１として、単結晶シリコン基板を用いる場合について示す。
【００３２】
次に、単結晶半導体基板１０１を酸化雰囲気下において熱処理すること（以下、「熱酸化」とも記す）により絶縁膜１０２を形成する（図１（Ａ−２）参照）。熱酸化処理は通常のドライ酸化で行っても良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。酸化雰囲気中にハロゲンを添加した酸化を行うことにより、絶縁膜１０２にハロゲンを含ませることができる。酸化雰囲気中にハロゲンを添加するためのガスとして、ＨＣｌを用いることができる。このような熱酸化処理の一例としては、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される絶縁膜１０２の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば２００ｎｍの厚さとする。
【００３３】
このような温度範囲で熱処理を行うことで、単結晶半導体基板１０１に対してハロゲン（例えば、塩素）によるゲッタリング効果を得ることができる。ゲッタリング効果としては、金属不純物を除去する効果が得られる。すなわち、ハロゲンの作用により、金属などの不純物が揮発性のハロゲン化物となって気相中へ離脱して除去される。単結晶半導体基板１０１の表面を化学的機械研磨（ＣＭＰ）処理したものに対して有効である。
【００３４】
なお、熱酸化処理に適用する酸化雰囲気中にハロゲンを添加するためのガスとしては、ＨＣｌの他にも、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ｔ−ＤＣＥ（ｔｒａｎｓ−１，２−ｄｉｃｈｌｏｒｏｅｔｈｙｌｅｎｅ）、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。なお、トランス−１，２−ジクロロエチレンにかえて、シス−１，２−ジクロロエチレン、１，１−ジクロロエチレンや、これらの中から二種類以上のガスの混合ガスを用いてもよい。
【００３５】
また、ハロゲンを添加して熱酸化を行うことにより形成される絶縁膜１０２中にはハロゲンが含まれおり、ハロゲンは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板１０１の汚染を防止する保護膜としての機能を発現させることができる。
【００３６】
また、絶縁膜１０２中に含まれるハロゲンは、塩素に加えてフッ素も含ませることもできる。この場合フッ素は、塩素よりも少量含んでいることが好ましい。
【００３７】
次いで、絶縁膜１０２を介して、単結晶半導体基板１０１にイオンを照射することにより、イオンを単結晶半導体基板１０１中に導入し、単結晶半導体基板１０１の一方の面から所定の深さの領域に脆化層１０３を形成する（図１（Ａ−３）参照）。
【００３８】
脆化層１０３が形成される深さは、イオン種、イオンの運動エネルギーと入射角によって調節することができる。運動エネルギーは加速電圧などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０３が形成される。イオンを導入する深さで、後の工程において単結晶半導体基板１０１から分離される単結晶半導体層の厚さが決定される。脆化層１０３が形成される深さは１０ｎｍ以上５００ｎｍ以下であり、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下である。
【００３９】
イオンを単結晶半導体基板１０１に導入するには、イオンドーピング装置を用いることができる。イオンドーピング装置は、ソースガスを励起しプラズマを生成し、プラズマ中からイオンを引き出し、イオンを質量分離せずに被処理物に導入する。イオンドーピング装置を用いることにより、単結晶半導体基板１０１に対して均一なドーピングを行うことができる。なお、質量分離装置を備えているイオンドーピング装置では、質量分離を伴うイオン注入を行うことができる。
【００４０】
イオンドーピング法を用いる場合、イオンの添加の際に用いるソースガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。ソースガスとして水素ガスを用いた場合、生成されるイオンは、Ｈ＋、Ｈ２＋及びＨ３＋であるが、Ｈ３＋が最も多く導入されることが好ましい。Ｈ３＋はＨ＋、Ｈ２＋よりも水素原子の導入効率がよく、導入時間の短縮を図ることができる。また、後の工程において脆化層１０３に亀裂が生じやすくなる。
【００４１】
イオンドーピング法を用いる場合、イオンドーピング装置は質量分離を行わずイオンを導入するため、水素イオンの他に金属イオンも同時に単結晶半導体基板１０１中へ導入される場合がある。金属イオンは質量数が大きいので、イオンが導入される側の表面に多く分布する。本実施の形態では単結晶半導体基板１０１の表面に絶縁膜１０２が形成されている。この絶縁膜１０２の膜厚を金属イオンの導入される深さよりも厚く形成することで、当該金属の分布を絶縁膜１０２中に止めておくことができる。絶縁膜１０２にハロゲンを含ませることにより、重金属など単結晶半導体基板１０１に悪影響を与える不純物をゲッタリングする作用がある。それにより絶縁膜１０２中に捕集した当該不純物を固定して単結晶半導体基板１０１の汚染を防ぐことができる。
【００４２】
次いで、絶縁膜１０２に対して、バイアス電圧を印加してプラズマ処理を行う（図１（Ａ−４）参照）。
【００４３】
プラズマ処理は、真空状態のチャンバーに不活性ガス（例えば、アルゴン（Ａｒ）ガス）及び／又は反応性ガス（例えば酸素（Ｏ２）ガス、窒素（Ｎ２）ガス）を導入し、被処理面にバイアス電圧を印加してプラズマ状態として行う。
【００４４】
例えば、酸素ガスを用いてプラズマ処理を行う場合、真空状態のチャンバーに、Ｏ２ガスを導入し、被処理面（ここでは、単結晶半導体基板１０１に形成された絶縁膜１０２）にバイアス電圧を印加してプラズマ状態として行う。プラズマ中には酸素の陽イオンが存在し、陰極方向（単結晶半導体基板１０１に形成された絶縁膜１０２）に酸素の陽イオンが加速される。加速された酸素の陽イオンが絶縁膜１０２の表面に衝突することによって、絶縁膜１０２表層のＳｉ−Ｏ結合を切り低密度化し、ダメージを与えダングリングボンドを生成し、表面を活性化することができる。
【００４５】
本実施の形態では、酸素ガスを用いて、容量結合プラズマの一種でＲＩＥ（リアクティブイオンエッチング）モードと呼ばれる方式のプラズマ処理で行う。なお、必ずしもエッチングを行うものではない。単結晶半導体基板１０１を、コンデンサを介して高周波電圧が印加される陰極電極上のステージに設置し、高周波電圧を印加してプラズマを生成する。その結果、陰極電極に負のバイアスが発生し（バイアスが印加された状態となり）、プラズマ中の陽イオンが加速されて単結晶半導体基板１０１に衝突する。また、ＲＩＥ方式以外にも誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式やマイクロ波励起方式で生成したプラズマを用いて基板側にバイアスを印加して絶縁膜表面にプラズマ処理を行っても良い。
【００４６】
本実施の形態では、酸素ガスを用いて、容量結合プラズマの一種でＲＩＥ（リアクティブイオンエッチング）モードと呼ばれる方式のプラズマ処理で行うことができる（図１６参照）。絶縁膜１０２が形成された単結晶半導体基板１０１を、コンデンサ１９３を介して高周波電圧が印加されるカソードとなる第１の電極１９１上のステージに設置し、高周波電圧を印加して第１の電極１９１とアノードとなる第２の電極１９２間にプラズマを生成する。その結果、第１の電極１９１に負の自己バイアスが発生し（バイアスが印加された状態となり）、プラズマ中の陽イオンが加速されて単結晶半導体基板１０１に衝突する。なお、単結晶半導体基板１０１上に形成された絶縁膜１０２が酸化シリコンであるため、原料ガスとして酸素を用いることにより、絶縁膜１０２のエッチング作用を小さくすることができる。
【００４７】
なお、酸素プラズマの具体的な条件としては、処理電力０．１〜３Ｗ／ｃｍ２、圧力３０〜１３０Ｐａ、ガス（Ｏ２）流量１０〜４００ｓｃｃｍで行えばよい。
【００４８】
また、酸素プラズマ処理を行うことにより、絶縁膜１０２の表面粗さ（Ｒａ）を好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下、さらに好ましくは０．２ｎｍ以下とし、最大高低差（Ｐ−Ｖ）を好ましくは６ｎｍ以下、より好ましくは３ｎｍ以下とする。
【００４９】
本実施の形態では、アルゴンガスを用いて、ＩＣＰ方式のプラズマ処理で行うこともできる。図１７に、プラズマ処理装置の簡略構造図を示す。チャンバー６００上部の石英板６０１上にマルチスパイラルコイル６０２を配置し、マッチングボックス６０３を介してＲＦ電源６０４に接続されている。また、対向に配置された基板６１０（ここでは、単結晶半導体基板１０１上に形成された絶縁膜１０２）側の下部電極６０５がＲＦ電源６０６に接続されている。基板６１０上方のマルチスパイラルコイル６０２にＲＦ電流が印加されると、マルチスパイラルコイル６０２にＲＦ電流Ｊがθ方向に流れ、Ｚ方向に磁界Ｂが発生する。
【００５０】
【数２】
2009212503.tif 000004
【００５１】
ファラデーの電磁誘導の法則に従い、θ方向に誘導電界Ｅが生じる。
【００５２】
【数３】
2009212503.tif 000005
【００５３】
この誘導電界Ｅで電子がθ方向に加速され、ガス分子と衝突し、プラズマが生成される。基板６１０側には、磁界Ｂがほとんどないので、シート状に広がった高密度のプラズマ領域が得られる。基板６１０側に印加するバイアス電圧により、陽イオンが加速されて基板６１０に衝突する。なお、具体的な条件は、ＩＣＰパワー３００〜３０００Ｗ、バイアスパワー１０〜３００Ｗ、圧力１〜１００Ｐａ、ガス（Ｏ２）流量１０〜２００ｓｃｃｍで行えばよい。
【００５４】
なお、ダングリングボンドの形成は、脆化層１０３の形成の際のイオンの照射によっても形成されるが、バイアス電圧を印加してプラズマ処理を行うことで、より多くのダングリングボンドを形成することができる。また、水素イオンの添加により水素を大量に含む絶縁膜１０２の最表面及びその近傍に酸素を含むイオンを照射することにより、Ｓｉ−Ｈ結合やＳｉ−Ｏ結合をＳｉ−ＯＨ結合にして親水性を向上させる事ができる。
【００５５】
次いで、単結晶半導体基板１０１と貼りあわせるための半導体基板１１１を準備する（図１（Ｂ）参照）。半導体基板１１１は、単結晶半導体基板１０１として用いる基板と同様の基板を用いることができる。さらには、多結晶半導体基板、太陽電池の製造に用いられる太陽電池級シリコン基板（ＳＯＧ：例えばＳｉ純度が９９．９９９９％のもの）等も用いることができる。また、多結晶半導体基板の直径は、少なくとも５インチ以上であるウエハである。本明細書に示す多結晶半導体基板とは、多結晶シリコン基板に加え、化合物半導体多結晶基板も含み、さらには微量にゲルマニウムを含む多結晶シリコン基板、微量にボロンを含む多結晶シリコン基板を指すものとする。
【００５６】
また、半導体基板１１１と絶縁膜１０２との接合を良好に行うために、接合面を活性化しておいてもよい。例えば、接合する面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接合をすることが容易となる。
【００５７】
次いで、ハロゲンを含む絶縁膜１０２（脆化層が形成されている側）と半導体基板１１１の一方の面とが向かい合うようにボンディング（接着）する（図１（Ｃ）参照）。ハロゲンを含む絶縁膜１０２と半導体基板１１１とを密着させることにより、ファン・デル・ワールス力で基板同士が引き合う。そして、基板の表面にできたＳｉ−ＯＨ（ＯＨ基）同士が水素結合で接着する。低温（例えば、１５０℃〜２００℃）の熱処理により脱水縮合反応が起こり、水分子が離脱して、シリコン原子間に酸素原子を介した結合（Ｓｉ−Ｏ−Ｓｉ）ができる。さらに高温で熱処理（例えば６００℃）を行うことにより、酸素が拡散し界面はＳｉ同士が接合し、単結晶半導体基板１０１と半導体基板１１１との接着がより強固なものとなる。
【００５８】
絶縁膜１０２に対してバイアス電圧を印加してプラズマ処理を行うことにより、絶縁膜１０２の表面にダングリングボンドが形成された活性な表面となる。活性な表面をもって、絶縁膜１０２と半導体基板１１１とを接着することにより、低温であっても強固な結合を形成することができる。
【００５９】
さらに、Ｓｉ−Ｏの結合を切ることにより構造を緩和して水分を吸収し、拡散速度を大きくする。低温で貼り合わせた後の低温での熱処理の過程で、脱水縮合反応を起こして、（水分子が離脱するときに）余剰の水分子が酸化シリコン膜中に吸収されて、（貼り合わせ表面において）脱水反応が促進される。これにより低温処理でも接合強度が向上する。
【００６０】
なお、単結晶半導体基板１０１と半導体基板１１１を接着させる前に、単結晶半導体基板１０１上に形成された絶縁膜１０２及び半導体基板１１１の表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）、又はメガソニック洗浄及びオゾン水洗浄を行うことができる。また、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。このような表面処理を行うことにより、絶縁膜１０２及び半導体基板１１１の表面の有機物等のゴミを除去し、絶縁膜１０２及び半導体基板１１１の表面を親水化することができる。絶縁膜１０２の表面は、プラズマ処理によりダングリングボンドが形成されているためより親水化することができる。
【００６１】
単結晶半導体基板１０１と半導体基板１１１とを貼り合わせた後は、加熱処理と加圧処理の一方又は両方を行うことが好ましい。加熱処理や加圧処理を行うことにより単結晶半導体基板１０１と半導体基板１１１との接着強度を向上させることが可能である。加圧処理は、接着面に対して垂直な方向に圧力が加わるように行い、単結晶半導体基板１０１及び半導体基板１１１の耐圧性を考慮して行う。
【００６２】
単結晶半導体基板１０１に熱処理を行うことにより、前記脆化層１０３において前記単結晶半導体基板１０１を分割して、単結晶半導体層１１２が接着された前記半導体基板１１１と、単結晶半導体基板１０４とに分離する（図１（Ｄ）参照）。ここでの加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、加熱されたガス、もしくは、加熱されたガスと輻射熱で基板を加熱するＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ハロゲンランプ若しくは赤外線ランプで加熱するＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。この加熱処理で、単結晶半導体層１１２が貼り付けられた半導体基板１１１の温度が５５０℃以上６５０℃以下の範囲に上昇させることが好ましい。
【００６３】
本実施の形態では、抵抗加熱を有する縦型炉を用いた加熱処理を行う。単結晶半導体基板１０１が貼り付けられた半導体基板１１１を縦型炉のボートに載置する。ボートを縦型炉のチャンバーに搬入する。単結晶半導体基板１０１の酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、温度を２００℃に上昇させる。
【００６４】
チャンバー内を大気圧の窒素雰囲気にした後、温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態が安定したら、６００℃で２時間加熱処理する。その後、１時間かけて、加熱温度４００℃まで下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上の単結晶半導体基板１０１、および単結晶半導体基板１０１が貼り付けられた半導体基板１１１を冷却する。
【００６５】
上記の抵抗加熱炉を用いた加熱処理は、単結晶半導体基板１０１と半導体基板１１１との結合力を強化するための加熱処理と、脆化層１０３に分離を生じさせる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉やクリーンオーブンにおいて、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされた半導体基板１１１と単結晶半導体基板１０１を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、単結晶半導体基板１０１を脆化層１０３で分割させる。
【００６６】
以上の工程を経ることによって、ＳＯＩ基板１１３を得ることができる（図１（Ｄ）参照）。図１（Ｄ）に示すＳＯＩ基板１１３は、半導体基板１１１上にハロゲンを含む絶縁膜１０２を有し、該絶縁膜１０２上に単結晶半導体層１１２を有する構造である。
【００６７】
なお、上記工程によって得られたＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理を行うことにより、剥離後に半導体基板１１１上に設けられた単結晶半導体層１１２の表面に凹凸が生じた場合でもＳＯＩ基板の表面を平坦化することができる。
【００６８】
平坦化処理としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、エッチング処理、レーザー光の照射等により行うことができる。ここでは、ドライエッチングまたはウェットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後にレーザー光を照射することによって、単結晶半導体層１１２の再結晶化と表面の平坦化を行う。
【００６９】
レーザー光を単結晶半導体層１１２の上面側から照射することで、単結晶半導体層１１２の上面を溶融させることができる。レーザー光照射雰囲気は、減圧下、Ｎ２、Ａｒ等の不活性ガス中でかつ、酸素濃度を１％以下とすることが望ましい。溶融した後、単結晶半導体層１１２が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層１１２が得られる。レーザー光を用いることにより、半導体基板１１１が直接加熱されないため、該半導体基板１１１の温度上昇を抑えることができる。
【００７０】
なお、レーザー光の照射による単結晶半導体層１１２の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層１１２が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層１１２の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００７１】
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
【００７２】
上述のようにレーザー光を照射した後には、単結晶半導体層１１２の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１１２の薄膜化には、ドライエッチングまたはウェットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体層１１２がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６とＯ２の組み合わせや、Ｃｌ２をプロセスガスに用いて、単結晶半導体層１１２を薄くすることができる。
【００７３】
単結晶半導体基板の表面にハロゲン（例えば塩素）を含む絶縁膜を設けることによって、半導体基板に含まれる可動イオンや水分等の不純物が単結晶半導体層１１２に拡散することを防ぐことができる。
【００７４】
なお、本実施の形態において、熱酸化処理を、酸化雰囲気中にハロゲンを添加した酸化を行う方法を示したが、本実施の形態はこれに限られず、ドライ酸化により絶縁膜１０２を形成した後に、ハロゲンをイオン注入法又はイオンドーピング法により添加してもよい。
【００７５】
Ｓｉ−Ｏの結合を切ることにより構造を緩和して水分を吸収し、拡散速度を大きくする。低温で貼り合わせた後の低温での熱処理の過程で、脱水縮合反応を起こして、（水分子が離脱するときに）余剰の水分子が酸化シリコン膜中に吸収されて、（貼り合わせ表面において）脱水反応が促進される。これにより低温処理でも接合強度が向上する。
【００７６】
なお、本実施の形態において、単結晶半導体基板１０１上に形成された絶縁膜１０２に対して、バイアス電圧を印加してプラズマ処理を行う方法を示したが、本実施の形態はこれにかぎられず、半導体基板１１１の表面に対しても、バイアス電圧を印加してプラズマ処理を行うこともできる。また、単結晶半導体基板１０１上に形成された絶縁膜１０２及び半導体基板１１１のそれぞれの表面に対してバイアス電圧を印加してプラズマ処理を行うこともできる。
【００７７】
なお、平坦化処理はＳＯＩ基板に限らず分離後の単結晶半導体基板１０４に対して行ってもよい。分離後の単結晶半導体基板１０４の表面を平坦にすることによって、当該単結晶半導体基板１０４をＳＯＩ基板の作製工程において再利用することが可能となる。
【００７８】
（実施の形態２）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、半導体基板側にＳｉ系の絶縁膜を形成し、該絶縁膜を酸素プラズマで処理した後、半導体基板と脆化層が形成された単結晶半導体基板とをボンディング（接着）する方法について説明する。以下、実施の形態１と同様の構成については同一の符号を付し、説明を省略する。
【００７９】
先ず、単結晶半導体基板１０１を準備し、該単結晶半導体基板１０１を硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水などを適宜使って洗浄する（図２（Ａ−１）参照）。
【００８０】
次いで、単結晶半導体基板１０１の一表面上に保護層（図示しない）を形成した後、保護層が形成された面側からイオンを照射することにより、イオンを単結晶半導体基板に導入し、単結晶半導体基板１０１の一方の面から所定の深さの領域に脆化層１０３を形成する（図２（Ａ−２）参照）。脆化層１０３の形成は、図１（Ａ−３）と同様にして行うことができる。
【００８１】
保護層は、脆化層１０３を形成する際に単結晶半導体基板１０１表面がエッチングされる、あるいは損傷するのを防ぐための膜であり、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などで形成する。例えば、オゾン水、過酸化水素水又はオゾン雰囲気により、単結晶半導体基板１０１表面に厚さ２ｎｍ乃至５ｎｍのケミカルオキサイドを保護層として形成する。熱酸化法や酸素ラジカル処理により、単結晶半導体基板１０１表面に厚さ２ｎｍ乃至１０ｎｍの酸化膜を保護層として形成してもよい。また、プラズマＣＶＤ法により、厚さ２ｎｍ乃至１０ｎｍの保護層を形成してもよい。
【００８２】
なお、本明細書において酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、本明細書において窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００８３】
脆化層１０３が形成される深さは、イオン種、イオンの運動エネルギーと入射角によって調節することができる。運動エネルギーは加速電圧などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０３が形成される。イオンを導入する深さで、後の工程において単結晶半導体基板１０１から分離される単結晶半導体層の厚さが決定される。脆化層１０３が形成される深さは１０ｎｍ以上５００ｎｍ以下であり、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下である。
【００８４】
イオンを単結晶半導体基板１０１に導入するには、イオンドーピング装置を用いることができる。イオンドーピング装置は、ソースガスを励起しプラズマを生成し、プラズマ中からイオンを引き出し、イオンを質量分離せずに被処理物に導入する。イオンドーピング装置を用いることにより、単結晶半導体基板１０１に対して均一なドーピングを行うことができる。なお、質量分離装置を備えているイオンドーピング装置では、質量分離を伴うイオン注入を行うことができる。
【００８５】
イオンドーピング法を用いる場合、イオンの添加の際に用いるソースガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。ソースガスとして水素ガスを用いた場合、生成されるイオンは、Ｈ＋、Ｈ２＋及びＨ３＋であるが、Ｈ３＋が最も多く導入されることが好ましい。Ｈ３＋はＨ＋、Ｈ２＋よりも水素原子の導入効率がよく、導入時間の短縮を図ることができる。
【００８６】
続いて、半導体基板１１１を準備し、当該半導体基板１１１を硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水などを適宜使って洗浄する（図２（Ｂ−１）参照）。
【００８７】
次いで、半導体基板１１１に熱酸化処理を行うことにより絶縁膜１１４を形成する（図２（Ｂ−２）参照）。熱酸化処理はドライ酸化で行っても良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。酸化雰囲気中にハロゲンを添加した酸化を行うことにより、絶縁膜１１４にハロゲンを含ませることができる。酸化雰囲気中にハロゲンを添加するためのガスとして、ＨＣｌを用いることができる。このような熱酸化処理の一例としては、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される絶縁膜１１４の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば２００ｎｍの厚さとする。
【００８８】
このような温度範囲で熱処理を行うことで、半導体基板１１１に対してハロゲン（例えば、塩素）によるゲッタリング効果を得ることができる。ゲッタリング効果としては、金属不純物を除去する効果が得られる。すなわち、ハロゲンの作用により、金属などの不純物が揮発性のハロゲン化物となって気相中へ離脱して除去される。半導体基板１１１の表面を化学的機械研磨（ＣＭＰ）処理したものに対して有効である。
【００８９】
なお、熱酸化処理に適用する酸化雰囲気中にハロゲンを添加するためのガスとしては、ＨＣｌの他にも、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ｔ−ＤＣＥ（ｔｒａｎｓ−１，２−ｄｉｃｈｌｏｒｏｅｔｈｙｌｅｎｅ）、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。なお、トランス−１，２−ジクロロエチレンにかえて、シス−１，２−ジクロロエチレン、１，１−ジクロロエチレンや、これらの中から二種類以上のガスの混合ガスを用いてもよい。
【００９０】
また、ハロゲンを添加して熱酸化を行うことにより形成される絶縁膜１１４中にはハロゲンが含まれおり、ハロゲンは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度で含まれることにより金属などの不純物を捕獲して半導体基板１１１の汚染を防止する保護膜としての機能を発現させることができる。
【００９１】
また、絶縁膜１１４中に含まれるハロゲンは、塩素に加えてフッ素も含ませることもできる。この場合フッ素は、塩素よりも少量含んでいることが好ましい。
【００９２】
次いで、絶縁膜１１４に対して、バイアス電圧を印加してプラズマ処理を行う（図２（Ｂ−３）参照）。
【００９３】
プラズマ処理は、真空状態のチャンバーに不活性ガス（例えば、アルゴン（Ａｒ）ガス）及び／又は反応性ガス（例えば酸素（Ｏ２）ガス、窒素（Ｎ２）ガス）を導入し、被処理面にバイアス電圧を印加してプラズマ状態として行う。
【００９４】
例えば、酸素ガスを用いてプラズマ処理を行う場合、真空状態のチャンバーに、Ｏ２ガスを導入し、被処理面（ここでは、半導体基板１１１に形成された絶縁膜１１４）にバイアス電圧を印加してプラズマ状態として行う。プラズマ中には酸素の陽イオンが存在し、陰極方向（半導体基板１１１に形成された絶縁膜１１４）に酸素の陽イオンが加速される。加速された酸素の陽イオンが絶縁膜１１４の表面に衝突することによって、絶縁膜１１４表層のＳｉ−Ｏ結合を切り低密度化し、ダメージを与えダングリングボンドを生成し、表面を活性化することができる。
【００９５】
なお、酸素プラズマの具体的な条件としては、処理電力０．１〜１．５Ｗ／ｃｍ２、圧力３０〜１３０Ｐａ、ガス（Ｏ２）流量１０〜４００ｓｃｃｍで行えばよい。
【００９６】
また、酸素プラズマ処理を行うことにより、絶縁膜１１４の表面粗さ（Ｒａ）を０．５ｎｍ以下、より好ましくは０．３ｎｍ以下、さらに好ましくは、０．２ｎｍ以下とし、最大高低差（Ｐ−Ｖ）を好ましくは６ｎｍ以下、より好ましくは３ｎｍ以下とする。
【００９７】
その後、ハロゲンを含む絶縁膜１１４と単結晶半導体基板１０１のイオン照射を行った面とが向かい合うようにボンディング（接着）する（図２（Ｃ）参照）。続いて、加熱処理を行い脆化層１０３において分割することにより、単結晶半導体層１１２が接着された前記半導体基板１１１と、単結晶半導体基板１０４とに分離する。以上により、半導体基板１１１上に絶縁膜１１４を介して単結晶半導体層１１２が形成されたＳＯＩ基板１１３を形成することができる（図２（Ｄ）参照）。
【００９８】
単結晶半導体基板１０１と半導体基板１１１とを接着させる前に、半導体基板１１１上に形成された絶縁膜１１４と単結晶半導体基板１０１のそれぞれの表面に対して表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）、メガソニック洗浄及びオゾン水洗浄、メガソニック洗浄及びアンモニア過酸化水素水混合溶液（ＡＰＭ）洗浄、又はＡＰＭ洗浄及び純水と窒素を用いた二流体洗浄により行うことができる。このような表面処理を行うことにより、単結晶半導体基板１０１及び絶縁膜１１４のそれぞれの表面の有機物等のゴミを除去し、単結晶半導体基板１０１、絶縁膜１１４の表面を親水化することができる。
【００９９】
なお、図２（Ｃ）、（Ｄ）の工程については、図１（Ｃ）、（Ｄ）と同様に行うことができるため、詳細な説明は省略する。
【０１００】
なお、上記工程によって得られたＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理は、実施の形態１で示した方法で行うことができる。
【０１０１】
なお、本実施の形態において、熱酸化処理を、酸化雰囲気中にハロゲンを添加した酸化を行う方法を示したが、本発明の一態様はこれに限られず、ドライ酸化により絶縁膜１１４を形成した後に、ハロゲンをイオン注入法又はイオンドーピング法により添加してもよい。
【０１０２】
なお、本実施の形態において、半導体基板１１１上に形成された絶縁膜１１４に対して、バイアス電圧を印加してプラズマ処理を行う方法を示したが、本発明の一態様はこれに限られず、脆化層１０３を形成した後の単結晶半導体基板１０１の表面に対しても、バイアス電圧を印加してプラズマ処理を行うこともできる。また、単結晶半導体基板１０１及び半導体基板１１１上に形成された絶縁膜１１４のそれぞれの表面に対してバイアス電圧を印加してプラズマ処理を行うこともできる。
【０１０３】
（実施の形態３）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、単結晶半導体基板及び半導体基板のそれぞれの表面に絶縁膜を形成し、単結晶半導体基板に形成された絶縁膜をプラズマ処理した後、半導体基板と単結晶半導体基板とをボンディング（接着）する方法について説明する。以下、実施の形態１及び実施の形態２と同様の構成については同一の符号を付し、説明を省略する。
【０１０４】
まず、表面に絶縁膜１０２が設けられ、表面から所定の深さの領域に脆化層１０３が形成され、絶縁膜１０２に対して、バイアス電圧を印加してプラズマ処理が行われた単結晶半導体基板１０１を準備する（図３（Ａ−１）〜（Ａ−４）参照）。図３（Ａ−１）〜（Ａ−４）については、上述した図１（Ａ−１）〜（Ａ−４）において示した方法を用いればよいため、詳しい説明を省略する。
【０１０５】
続いて、半導体基板１１１を準備し、当該半導体基板１１１を硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水などを適宜使って洗浄する（図３（Ｂ−１）参照）。
【０１０６】
次いで、半導体基板１１１に熱酸化処理を行うことにより絶縁膜１１４を形成する（図３（Ｂ−２）参照）。熱酸化処理は、ドライ酸化で行っても良いし、酸化雰囲気中にハロゲンを添加した酸化を行ってもよい。形成される絶縁膜１１４の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば２００ｎｍの厚さとする。
【０１０７】
その後、ハロゲンを含む絶縁膜１０２（脆化層が形成されている側）と絶縁膜１１４の一方の面とが向かい合うようにボンディング（接着）する（図３（Ｃ）参照）。続いて加熱処理を行い脆化層１０３において分割することにより、半導体基板１１１上に絶縁膜１１４及び絶縁膜１０２を介して単結晶半導体層１１２が形成されたＳＯＩ基板１１３を形成することができる（図３（Ｄ）参照）。
【０１０８】
なお、図３（Ｃ）、（Ｄ）の工程については、図１（Ｃ）、（Ｄ）と同様に行うことができるため、詳細な説明は省略する。
【０１０９】
なお、上記工程によって得られたＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理は、実施の形態１で示した方法で行うことができる。
【０１１０】
本実施の形態において、熱酸化処理を、酸化雰囲気中にハロゲンを添加した酸化を行う方法を示したが、本発明の一態様はこれに限られず、ドライ酸化により絶縁膜１０２を形成した後に、ハロゲンをイオン注入法又はイオンドーピング法により添加してもよい。また、本実施の形態において、絶縁膜１０２にハロゲンを添加する方法を示したが、本発明の一態様はこれに限られず、絶縁膜１１４にハロゲンを添加した構成としても良い。また、単結晶半導体基板及び半導体基板に絶縁膜を形成する際に、接合を形成する面の双方に、ハロゲンを添加した絶縁膜を形成することができる。
【０１１１】
本実施の形態において、単結晶半導体基板１０１上に形成された絶縁膜１０２に対して、バイアス電圧を印加してプラズマ処理を行う方法を示したが、本実施の形態はこれに限られず、半導体基板１１１に形成された絶縁膜１１４の表面に対しても、バイアス電圧を印加してプラズマ処理を行うこともできる。また、単結晶半導体基板１０１上に形成された絶縁膜１０２及び半導体基板１１１上に形成された絶縁膜１１４のそれぞれの表面に対してバイアス電圧を印加してプラズマ処理を行うこともできる。
【０１１２】
（実施の形態４）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。以下、実施の形態１乃至実施の形態３と同様の構成については同一の符号を付し、説明を省略する。
【０１１３】
まず、表面に絶縁膜１０２が設けられ、表面から所定の深さの領域に脆化層１０３が形成された単結晶半導体基板１０１を準備する（図４（Ａ−１）〜（Ａ−３）参照）。図４（Ａ−１）〜（Ａ−３）については、上述した図１（Ａ−１）〜（Ａ−３）において示した方法を用いればよいため、詳しい説明を省略する。
【０１１４】
続いて、絶縁膜１０２上に、さらに絶縁膜１０５を形成する（図４（Ａ−４）参照）。絶縁膜１０５は、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法を用いて、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜を単層構造又は２層以上の積層構造で形成することができる。絶縁膜１０５は、１０ｎｍ乃至１０００ｎｍの範囲で設けることが好ましい。なお、本明細書における化学気相成長法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含むものとする。
【０１１５】
次いで、絶縁膜１０５に対して、バイアス電圧を印加してプラズマ処理を行う（図４（Ａ−５）参照）。プラズマ処理に付いては、図１（Ａ−４）と同様にして行うことができる。
【０１１６】
続いて、半導体基板１１１を準備し、当該半導体基板１１１を硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）などを適宜使って洗浄する（図４（Ｂ−１）参照）。
【０１１７】
次いで、半導体基板１１１に熱酸化処理を行うことにより絶縁膜１１４を形成する（図４（Ｂ−２）参照）。熱酸化処理は、ドライ酸化で行っても良いし、酸化雰囲気中にハロゲンを添加した酸化を行ってもよい。形成される絶縁膜１１４の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば２００ｎｍの厚さとする。
【０１１８】
その後、絶縁膜１０５と絶縁膜１１４の一方の面とが向かい合うようにボンディング（接着）する（図４（Ｃ）参照）。続いて加熱処理を行い脆化層１０３に沿って分割することにより、半導体基板１１１上に絶縁膜１１４、絶縁膜１０５及び絶縁膜１０２を介して単結晶半導体層１１２が形成されたＳＯＩ基板１１３を形成することができる（図４（Ｄ）参照）。
【０１１９】
なお、図４（Ｃ）、（Ｄ）の工程については、図１（Ｃ）、（Ｄ）と同様に行うことができるため、詳細な説明は省略する。
【０１２０】
本実施の形態において、得られたＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理は、実施の形態１で示した方法で行うことができる。
【０１２１】
本実施の形態において、ＣＶＤ法による絶縁膜の形成を、単結晶半導体基板１０１側に行う方法を示したが、本発明の一態様はこれに限られず、半導体基板１１１側に形成してもよい。また、熱酸化により形成した絶縁膜上に絶縁膜を形成する際に、単結晶半導体基板１０１及び半導体基板１１１側の双方に、ＣＶＤ法により絶縁膜を形成することができる。
【０１２２】
本実施の形態において、単結晶半導体基板１０１上に形成された絶縁膜に対して、バイアス電圧を印加してプラズマ処理を行う方法を示したが、本実施の形態はこれに限られず、半導体基板１１１に形成された絶縁膜の表面に対しても、バイアス電圧を印加してプラズマ処理を行うことができる。また、単結晶半導体基板１０１上に形成された絶縁膜及び半導体基板１１１上に形成された絶縁膜のそれぞれの表面に対してバイアス電圧を印加してプラズマ処理を行うこともできる。
【０１２３】
実施の形態１乃至実施の形態４において、イオンを単結晶半導体基板１０１に導入するためにイオンドーピング装置を用いて行う方法を示したが、ＳＯＩ基板の作製方法はこれに限られない。イオンドーピング装置に替えてイオン注入装置を用いてイオン注入法により行ってもよい。イオン注入装置は、ソースガスを励起しプラズマを生成し、プラズマ中からイオンを引き出し、イオンを質量分離して所定の質量を有するイオンを被処理物に注入する。イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが注入されるようにすることが好ましい。もちろんＨ２＋を注入してもよい。但し、イオン注入装置を用いる場合には、イオンを選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオンの打ち込み効率が低下する場合がある。
【０１２４】
（実施の形態５）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、半導体装置を作製する方法を説明する。
【０１２５】
まず、図５および図６を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。なお、実施の形態１乃至４と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１２６】
図５（Ａ）は、半導体基板１１１上に絶縁膜１０２、単結晶半導体層１１２が形成されている。なお、ここでは図１（Ｄ）に示す構成のＳＯＩ基板１１３を適用する例を示すが、本明細書で示すその他の構成のＳＯＩ基板も適用できる。
【０１２７】
単結晶半導体層１１２は、単結晶半導体基板１０１より分離され、平坦化処理が行われている。平坦化処理としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、エッチング処理、レーザー光の照射等により行うことができる。ここでは、ドライエッチングまたはウェットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後にレーザー光を照射することによって、単結晶半導体層１１２の再結晶化と表面の平坦化が行われているため、結晶欠陥も低減され、かつ平坦性も高い単結晶半導体層１１２である。
【０１２８】
単結晶半導体層１１２のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層１１２に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域に不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域に不純物元素を添加する。
【０１２９】
単結晶半導体層１１２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層２０５、２０６を形成する（図５（Ｂ）参照。）。
【０１３０】
単結晶半導体層上の酸化膜を除去し、単結晶半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。本実施の形態における単結晶半導体層２０５、２０６は平坦性が高いため、単結晶半導体層２０５、２０６上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層２０７の薄膜化は、薄膜トランジスタを低電圧で高速に動作させる効果がある。
【０１３１】
ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
【０１３２】
また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１３３】
ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図５（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン層に代表される半導体層や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１３４】
単結晶半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図５（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
【０１３５】
次に、単結晶半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図５（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
【０１３６】
マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図６（Ａ）参照。）。側壁絶縁層２１６ａ乃至２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ−ｏｒｔｈｏ  ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ乃至２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。
【０１３７】
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ乃至２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１３８】
次に単結晶半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。また、単結晶半導体層２０５にチャネル形成領域２２１が形成される（図６（Ｂ）参照。）。
【０１３９】
第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１４０】
マスク２１８を除去し、単結晶半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。
【０１４１】
第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、単結晶半導体層２０６にチャネル形成領域２２６が形成される（図６（Ｃ）参照。）。
【０１４２】
第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１４３】
マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザビームの照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。
【０１４４】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１４５】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０１４６】
絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、アリール基）やフルオロ基を用いても良い。置換基は、フルオロ基を有していてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
【０１４７】
絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１４８】
次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に単結晶半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８の一部を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１４９】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
【０１５０】
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２３１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２３２を含む半導体装置を作製することができる（図６（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２３１と薄膜トランジスタ２３２とは電気的に接続している。
【０１５１】
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１５２】
以上のように、結晶欠陥が低減され、かつ平坦性も高い単結晶半導体層を有するＳＯＩ基板を用いることにより、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１５３】
このように、ＳＯＩ基板を用いて薄膜トランジスタを作製することができる。ＳＯＩ基板の単結晶半導体層は、結晶欠陥が低減され、ゲート絶縁層２０７との界面準位密度が低減された単結晶半導体層であり、その表面が平坦化され、さらにその厚さを５０ｎｍ以下と薄膜化されている。このことにより、ＳＯＩ基板に、低い駆動電圧、高い電界効果移動、小さいサブスレッショルド値など、優れた特性を備えた薄膜トランジスタを形成することができる。さらに、同一基板上に特性のばらつきの少ない、高性能なトランジスタを複数基板上に形成することが可能である。すなわち、実施の形態１〜４に係るＳＯＩ基板を用いることで、しきい値電圧や移動度などトランジスタ特性として重要な特性値の不均一性が抑制され、また高電界移動度などの高性能化が可能になる。
【０１５４】
従って、実施の形態１〜４に係るＳＯＩ基板を用いてＴＦＴなど各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。
【０１５５】
図５及び図６を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。
【０１５６】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図７はマイクロプロセッサ５００の構成例を示すブロック図である。
【０１５７】
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。
【０１５８】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
【０１５９】
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図７に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
【０１６０】
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図８は、このような半導体装置の構成例を示すブロック図である。図８に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【０１６１】
図８に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０１６２】
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
【０１６３】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
【０１６４】
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
【０１６５】
クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０１６６】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。
【０１６７】
中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１６８】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。
【０１６９】
次に、図９、図１０を用いて、表示装置について説明する。
【０１７０】
図９は液晶表示装置を説明するための図面である。図９（Ａ）は液晶表示装置の画素の平面図であり、図９（Ｂ）は、Ｊ−Ｋ切断線による図９（Ａ）の断面図である。
【０１７１】
図９（Ａ）に示すように、画素は、単結晶半導体膜３２０、単結晶半導体膜３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体膜３２０を電気的に接続する電極３２８を有する。単結晶半導体膜３２０は、ベース基板１２０上に設けられた単結晶半導体膜から形成された層であり、画素のＴＦＴ３２５を構成する。
【０１７２】
ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図９（Ｂ）に示すように、ベース基板１２０上に、第２の絶縁膜１２２及び第１の絶縁膜１０２を介して単結晶半導体膜３２０が積層されている。ベース基板１２０としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体膜３２０は、ＳＯＩ基板の単結晶半導体膜をエッチングにより素子分離して形成された膜である。単結晶半導体膜３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。
【０１７３】
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
【０１７４】
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１０を参照して説明する。図１０（Ａ）はＥＬ表示装置の画素の平面図であり、図１０（Ｂ）は、Ｊ−Ｋ切断線による図１０（Ａ）の断面図である。
【０１７５】
図１０（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０３、４０４は、ベース基板上に設けられた単結晶半導体膜から形成された層である。
【０１７６】
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
【０１７７】
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１０（Ｂ）に示すように、半導体膜４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態１〜４で作製したＳＯＩ基板が用いられている。
【０１７８】
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１２０に固定されている。
【０１７９】
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程、およびゲッタリング工程を含む製造方法でＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
【０１８０】
つまり、ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置など）が含まれる。それらの一例を図１１に示す。
【０１８１】
図１１は、実施の形態１〜４に係るＳＯＩ基板を適用した携帯電話の一例であり、図１１（Ａ）が正面図、図１１（Ｂ）が背面図、図１１（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１８２】
携帯電話は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
【０１８３】
また、携帯電話には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１８４】
重なり合った筐体７０１と筐体７０２（図１１（Ａ）参照）は、スライドさせることが可能であり、スライドさせることで図１１（Ｃ）のように展開する。表示部７０３には、実施の形態５で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
【０１８５】
スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１８６】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１１（Ａ）参照）をスライドさせることで、図１１（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１８７】
筐体７０２の裏面（図１１（Ｂ）参照）には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
【０１８８】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１８９】
本実施の形態にて説明した各種電子機器は、実施の形態５にて説明したトランジスタ及び表示装置の作製方法を適用して作製することができるため、実施の形態１〜４に係るＳＯＩ基板を適用することで、これらの電子機器の表示特性及び生産性等を向上させることができる。
【実施例１】
【０１９０】
本実施例では、上記実施の形態で示した塩素を含有する酸化膜について説明する。
【０１９１】
まず、単結晶半導体基板として単結晶シリコン基板を準備し、当該単結晶シリコン基板に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、当該単結晶シリコン基板上に酸化膜（ＨＣｌ熱酸化ＳｉＯ２）を形成した。次に、単結晶シリコン基板に酸化膜を介してイオンドーピング法を用いて水素イオンを照射することにより、単結晶シリコン基板の表面から所定の深さに脆化層を形成し、酸化膜に対してＯ２プラズマ処理を行った。次に、半導体基板として単結晶シリコン基板を準備し、酸化膜と単結晶シリコン基板を接合させて、熱処理を行うことにより、脆化層を境として分離することによって、単結晶シリコン基板上に酸化膜を介して単結晶シリコン膜が設けられたＳＯＩ基板を作製した。
【０１９２】
熱酸化処理は、酸素に対し塩化水素（ＨＣｌ）をＨＣｌ／Ｏ２＝３体積％の割合で含む酸化性雰囲気中、９５０℃の温度、処理時間は２１０ｍｉｎとして行った。その結果、１００ｎｍの厚さの酸化膜が形成された。また、接合後の熱処理は、熱処理炉を用いて、加熱温度２００℃、２時間、さらに６００℃、２時間として行った。また、分離後の単結晶シリコン膜の厚さは１３０ｎｍであった。
【０１９３】
その後、酸化膜に含まれる塩素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定を行った。
【０１９４】
図１２に、単結晶シリコン基板上に形成された酸化膜中におけるＳＩＭＳ分析による塩素の濃度深さ方向プロファイルを示す。なお、図１２において、塩素濃度の値は酸化膜（ＨＣｌ熱酸化ＳｉＯ２）内のみ有効である。
【０１９５】
図１２より、酸化膜中に含まれる塩素は、単結晶シリコン膜との界面に多く含まれることがわかった。
【実施例２】
【０１９６】
本実施例では、単結晶半導体基板上に形成された酸化膜にプラズマ処理を行うことにより、単結晶半導体基板上に形成された酸化膜とベース基板とを接合させた後、剥離することによりベース基板上に設けられた単結晶半導体層の状態に関して説明する。
【０１９７】
本実施例で評価した試料について説明する。まず、単結晶半導体基板として単結晶シリコン基板を２枚用い、それぞれの単結晶シリコン基板の表面に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、それぞれの単結晶シリコン基板に酸化膜（ＨＣｌ熱酸化ＳｉＯ２）を形成した。次に、それぞれの単結晶シリコン基板に酸化膜を介してイオンドーピング法を用いて水素イオンを照射することにより、それぞれの単結晶シリコン基板中に脆化層を形成した。詳細な条件は、イオンドーピング装置を用い、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ２、ビーム電流密度２μＡ／ｃｍ２として行った。
【０１９８】
次に、水素イオンが照射された酸化膜（脆化層が形成されている側）に対してプラズマ処理を行った。プラズマ処理は、次に示す２つの条件について行った。条件１として、ＩＣＰプラズマ装置を用い、処理電力１８００Ｗ、圧力６６．５Ｐａ、酸素ガス流量３００ｓｃｃｍ、３０秒で行った。条件２として、ＲＩＥ装置を用い、処理電力０．２４Ｗ／ｃｍ２（＝投入電力２００Ｗ／下部電極８１９ｃｍ２）、圧力６６．７Ｐａ、酸素ガス流量１００ｓｃｃｍ、３０秒で行った。
【０１９９】
次に、プラズマ処理が行われた酸化膜とベース基板とを接合させて、熱処理を行うことで脆化層において分離することにより、ベース基板上に酸化膜を介して単結晶シリコン層が設けられたＳＯＩ基板を作製した。なお、ベース基板として単結晶シリコン基板を用いた。条件１のプラズマ処理が施されたＳＯＩ基板を試料Ａとし、条件２のプラズマ処理が施されたＳＯＩ基板を試料Ｂとした。
【０２００】
図１３及び図１４に、プラズマ処理を行い、貼り合わせを行った単結晶シリコン層について示す。図１３（Ａ）は、試料Ａの単結晶シリコン層の表面であり、図１３（Ｂ）は、図１３（Ａ）の拡大図である。図１４（Ａ）は、試料Ｂの単結晶シリコン層の表面であり、図１４（Ｂ）は、図１４（Ａ）の拡大図である。
【０２０１】
条件１により、酸化膜にプラズマ処理を行った後に接合を行った場合には、ベース基板上に形成された単結晶シリコン層に複数の欠陥が観察された（図１３（Ｂ））。条件１の場合は、プラズマ処理においてバイアスがかかっておらず、酸化膜にイオンが照射されにくかったと考えられる。
【０２０２】
これに対して、条件２により、酸化膜にプラズマ処理を行った後に接合を行った場合には、ベース基板上に形成された単結晶シリコン層にほとんど欠陥が見られず、酸化膜とベース基板との接合が良好に行われたことが確認できた（図１４（Ａ）、（Ｂ）参照）。ＲＩＥ法はパワーが大きくなると、生成されるプラズマの密度も高くなり、バイアスも大きくなる。したがって、酸化膜の深部までイオンが照射されたと考えられる。また、Ｓｉ−Ｏ結合からＳｉ−ＯＨ結合への転換が十分に行われたと考えられる。また、イオンの照射による歪みの形成が十分に行われ、熱処理時の水の拡散又は吸収が助長されたと考えられる。
【０２０３】
以上のことから、接合面にバイアス電圧を印加してプラズマ処理を行うことによって、酸化膜とベース基板との接合強度を向上させ、ベース基板上に得られる単結晶半導体層の欠陥を低減することができることが確認できた。
【実施例３】
【０２０４】
本実施例では、単結晶半導体基板上に形成された酸化膜にプラズマ処理を行った場合の表面特性の変化に関して説明する。
【０２０５】
本実施例で評価した試料について説明する。まず、試料Ｃは、単結晶半導体基板として単結晶シリコン基板を用い、単結晶シリコン基板の表面に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、単結晶シリコン基板に１００ｎｍの酸化膜を形成した。
【０２０６】
次に、試料Ｄも、試料Ｃと同様にして、単結晶シリコン基板を用い、単結晶シリコン基板の表面に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、単結晶シリコン基板に１００ｎｍの酸化膜を形成した。その後、酸化膜に対して水素イオンを照射した。水素イオンの照射条件は、ＲＦ放電型イオンドーピング装置を用いて、水素ガス流量３０ｓｃｃｍ、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量２．０×１０１６ｉｏｎｓ／ｃｍ２の条件で行った。
【０２０７】
次に、試料Ｅも、試料Ｃと同様にして、単結晶シリコン基板を用い、単結晶シリコン基板の表面に塩化水素が添加された酸化性雰囲気中で熱処理を行うことにより、単結晶シリコン基板に１００ｎｍの酸化膜を形成した。その後、酸化膜に対して水素イオンを照射した。水素イオンの照射条件は、試料Ｄと同様である。その後、酸化膜の表面にプラズマ処理を行った。プラズマ処理の条件は、Ｔｅｇａｌ社製の装置（プラズマドライエッチング装置モデル９８１ＡＣＳ）を用い、ＲＩＥ（リアクティブイオンエッチング）モードと呼ばれる方式で、処理電力２００Ｗ、圧力６６．７Ｐａ、ガス（Ｏ２）流量１００ｓｃｃｍ、処理時間３０ｓｅｃの条件で行った。
【０２０８】
次に、試料Ｃ、試料Ｄ、試料Ｅの酸化膜の表面の状態について、ＴｏＦ−ＳＩＭＳ（Ｔｉｍｅ  ｏｆ  Ｆｌｉｇｈｔ−Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）による定性分析を行った。図１５に、試料Ｃ、試料Ｄ、試料Ｅにおける酸化膜表面の分析結果を示す。横軸は、試料Ｃ、試料Ｄ、試料Ｅを示しており、縦軸は、（ＳｉＯ２）ｎ−ＯＨ系負イオン強度を示している。
【０２０９】
プラズマ処理を行った試料Ｅにおける酸化膜は、その他のプラズマ処理を行っていない試料Ｃ、試料Ｄと比較して、（ＳｉＯ２）ｎ−ＯＨイオン強度が高いことが確認できた。つまり、加速された酸素の陽イオンが酸化膜の表面に衝突することによって、酸化膜表面のＳｉ−Ｈ、Ｓｉ−Ｈ２、ＳｉＯ２を減少させ、（ＳｉＯ２）ｎ−ＯＨを増加させることが確認できた。
【０２１０】
実施例２、３の結果より、バイアス電圧を印加してプラズマ処理を行うことによって、ＯＨ基を増加させることができ、基板表面の親水性を向上させることができることが確認できた。また、親水性を増加させることによって、貼り合わせが強化され、貼り合わせ不良を低減させることが確認できた。
【符号の説明】
【０２１１】
１０１    単結晶半導体基板
１０２    絶縁膜
１０３    脆化層
１０４    単結晶半導体基板
１０５    絶縁膜
１１１    半導体基板
１１２    単結晶半導体層
１１３    ＳＯＩ基板
１１４    絶縁膜
１２０    ベース基板
１２２    絶縁膜
１９１    電極
１９２    電極
２０５    単結晶半導体層
２０６    単結晶半導体層
２０７    ゲート絶縁層
２０８    ゲート電極層
２０９    ゲート電極層
２１０    不純物元素
２１１    マスク
２１２ａ    ｎ型不純物領域
２１３    不純物元素
２１４    マスク
２１５ａ    ｐ型不純物領域
２１５ｂ    ｐ型不純物領域
２１６ａ    側壁絶縁層
２１６ｃ    側壁絶縁層
２１７    不純物元素
２１８    マスク
２１９ａ    ｎ型不純物領域
２１９ｂ    ｎ型不純物領域
２２０ａ    ｎ型不純物領域
２２１    チャネル形成領域
２２２    不純物元素
２２３    マスク
２２４ａ    ｐ型不純物領域
２２５ａ    ｐ型不純物領域
２２６    チャネル形成領域
２２７    絶縁膜
２２８    絶縁層
２２９ａ    配線層
２３１    薄膜トランジスタ
２３２    薄膜トランジスタ
３２０    単結晶半導体膜
３２２    走査線
３２３    信号線
３２４    画素電極
３２５    ＴＦＴ
３２７    層間絶縁膜
３２８    電極
３２９    柱状スペーサ
３３０    配向膜
３３２    対向基板
３３３    対向電極
２３３ａ    ゲート絶縁層
３３４    配向膜
３３５    液晶層
３４０    チャネル形成領域
３４１    高濃度不純物領域
４００    加熱温度
４０１    選択用トランジスタ
４０２    表示制御用トランジスタ
４０３    半導体膜
４０４    半導体膜
４０５    走査線
４０６    信号線
４０７    電流供給線
４０８    画素電極
４１０    電極
４１１    電極
４１２    ゲート電極
４１３    電極
４２７    層間絶縁膜
４２８    隔壁層
４２９    ＥＬ層
４３０    対向電極
４３１    対向基板
４３２    樹脂層
４５１    チャネル形成領域
４５２    高濃度不純物領域
５００    マイクロプロセッサ
５０１    演算回路
５０２    演算回路制御部
５０３    命令解析部
５０４    制御部
５０５    タイミング制御部
５０６    レジスタ
５０７    レジスタ制御部
５０８    バスインターフェース
５０９    専用メモリ
５１０    メモリインターフェース
５１１    ＲＦＣＰＵ
５１２    アナログ回路部
５１３    デジタル回路部
５１４    共振回路
５１５    整流回路
５１６    定電圧回路
５１７    リセット回路
５１８    発振回路
５１９    復調回路
５２０    変調回路
５２１    ＲＦインターフェース
５２２    制御レジスタ
５２３    クロックコントローラ
５２４    インターフェース
５２５    中央処理ユニット
５２６    ランダムアクセスメモリ
５２７    専用メモリ
５２８    アンテナ
５２９    容量部
５３０    電源管理回路
６００    チャンバー
６０１    石英板
６０２    マルチスパイラルコイル
６０３    マッチングボックス
６０４    ＲＦ電源
６０５    下部電極
６０６    ＲＦ電源
７０１    筐体
７０２    筐体
７０３    表示部
７０４    スピーカ
７０５    マイクロフォン
７０６    操作キー
７０７    ポインティングデバイス
７０８    表面カメラ用レンズ
７０９    外部接続端子ジャック
７１０    イヤホン端子
７１１    キーボード
７１２    外部メモリスロット
７１３    裏面カメラ
７１４    ライト
【図１】
2009212503.tif 000006
【図２】
2009212503.tif 000007
【図３】
2009212503.tif 000008
【図４】
2009212503.tif 000009
【図５】
2009212503.tif 000010
【図６】
2009212503.tif 000011
【図７】
2009212503.tif 000012
【図８】
2009212503.tif 000013
【図９】
2009212503.tif 000014
【図１０】
2009212503.tif 000015
【図１１】
2009212503.tif 000016
【図１２】
2009212503.tif 000017
【図１５】
2009212503.tif 000018
【図１６】
2009212503.tif 000019
【図１７】
2009212503.tif 000020
【図１３】
2009212503.tif 000021
【図１４】
2009212503.tif 000022