(57)【要約】【課題】ペースト材の濡れ広がり制御の精度を向上させることにより、リードフレームと封止樹脂との接着性を向上させて、高信頼性の半導体装置およびその製造方法を提供する。【解決手段】ダイパッド２と、ダイパッド２の周囲を取り囲むように配置されたリード５とを有するリードフレーム１と、リードフレーム１のダイパッド２上に搭載された半導体チップ７と、ダイパッド２と半導体チップ７とを接着する接着剤１０と、リード５と半導体チップ７とを電気的に接続するための金属細線９と、半導体チップ７、金属細線９、および金属細線９の接合部分のリード３を覆う封止樹脂１１とを備える。ダイパッド２上面には、粗度が、ダイパッド２上面の周辺部分よりも高い粗面部１２が形成され、粗面部１２の領域と、ダイパッド２の半導体チップ７が搭載される領域とは、少なくとも一部が重なっている。【選択図】図１
2009152226.tif 000002
【特許請求の範囲】
【請求項１】
ダイパッドと、前記ダイパッドの周囲を取り囲むように配置されたリードとを有するリードフレームと、
前記リードフレームの前記ダイパッド上に搭載された半導体チップと、
前記ダイパッドと前記半導体チップとを接着する接着剤と、
前記リードと前記半導体チップとを電気的に接続するための金属細線と、
前記半導体チップ、前記金属細線、および前記金属細線の接合部分の前記リードを覆う封止樹脂とを備えた半導体装置において、
前記ダイパッド上面には、粗度が、前記ダイパッド上面の周辺部分よりも高い粗面部が形成され、
前記粗面部の領域と、前記ダイパッドの前記半導体チップが搭載される領域とは、少なくとも一部が重なっていることを特徴とする半導体装置。
【請求項２】
前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域内にある請求項１記載の半導体装置。
【請求項３】
前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域と一致する請求項１または２に記載の半導体装置。
【請求項４】
前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域を含む請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域の各辺から１００μｍ〜２００μｍ広い請求項４記載の半導体装置。
【請求項６】
前記粗面部は、前記ダイパッドの前記半導体チップが搭載される領域内の中央部からコーナー部に形成された請求項５記載の半導体装置。
【請求項７】
前記粗面部は、前記中央部から外側へ広がって形成されている請求項６記載の半導体装置。
【請求項８】
前記ダイパッドの前記半導体チップが搭載された領域外に撥水膜が形成された請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
ダイパッドと、前記ダイパッドの周囲を取り囲むように配置されたリードとを有するリードフレームと、
前記リードフレームの前記ダイパッド上に搭載された複数の半導体チップと、
前記ダイパッドと前記半導体チップとを接着する接着剤と、
前記リードと前記半導体チップとを電気的に接続するための金属細線と、
前記半導体チップ、前記金属細線、および前記金属細線との接合部分の前記リードを覆う封止樹脂とを備えた半導体装置において、
前記ダイパッド上には、粗度が、前記ダイパッド上の周辺部分よりも高い少なくとも１つの粗面部が形成され、
前記ダイパッドの半導体チップが搭載される領域の少なくとも１つは、少なくとも前記粗面部の領域と一部が重なっていることを特徴とする半導体装置。
【請求項１０】
それぞれの前記半導体チップと前記ダイパッドとを接着する前記接着剤の中に異なる種類の接着剤がある請求項９記載の半導体装置。
【請求項１１】
前記ダイパッド上に、複数の粗面部が形成されており、
前記複数の粗面部の少なくとも一つは、表面粗化状態が他の粗面部と異なる請求項９または１０に記載の半導体装置。
【請求項１２】
少なくとも１つの前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域内にある請求項１１記載の半導体装置。
【請求項１３】
少なくとも１つの前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域と一致する請求項１０〜１２のいずれか一項に記載の半導体装置。
【請求項１４】
少なくとも１つの前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域を含む請求項１０〜１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記半導体チップが搭載される領域を含む粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域の各辺から１００μｍ〜２００μｍ広い請求項１４記載の半導体装置。
【請求項１６】
少なくとも１つの前記粗面部は、前記ダイパッドの前記半導体チップが搭載される領域内の中央部からコーナー部に形成された請求項９〜１１のいずれか一項に記載の半導体装置。
【請求項１７】
前記粗面部は、前記中央部から外側へ広がって形成されている請求項１６記載の半導体装置。
【請求項１８】
前記ダイパッドの前記半導体チップが搭載される領域間に形成された溝部を有する請求項９〜１７のいずれか一項に記載の半導体装置。
【請求項１９】
前記ダイパッドの前記半導体チップが搭載された領域外に撥水膜が形成された請求項９〜１８のいずれか一項に記載の半導体装置。
【請求項２０】
複数のダイパッドと、前記複数のダイパッドの周囲を取り囲むように配置されたリードとを有するリードフレームと、
前記各ダイパッド上に少なくとも１つ搭載された半導体チップと、
前記ダイパッドと前記半導体チップとを接着する接着剤と、
前記リードと前記半導体チップとを電気的に接続するための金属細線と、
前記半導体チップ、前記金属細線、および前記金属細線の接合部分の前記リードを覆う封止樹脂とを備えた半導体装置において、
前記ダイパッド上には、粗度が、前記ダイパッド上の周辺部分よりも高い粗面部が形成され、
前記ダイパッドの前記半導体チップが搭載される領域の少なくとも１つは、少なくとも前記粗面部の領域と一部が重なっていることを特徴とする半導体装置。
【請求項２１】
それぞれの前記半導体チップと前記ダイパッドとを接着する前記接着剤の中に異なる種類の接着剤がある請求項２０記載の半導体装置。
【請求項２２】
前記ダイパッド上に、複数の粗面部が形成されており、
前記複数の粗面部の少なくとも一つは、表面粗化状態が他の粗面部と異なる請求項２０または２１に記載の半導体装置。
【請求項２３】
少なくとも１つの前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域内にある請求項２０〜２２のいずれか一項に記載の半導体装置。
【請求項２４】
少なくとも１つの前記粗面部の領域は、前記ダイパッドのｖ半導体チップが搭載される領域と一致する請求項２０〜２３のいずれか一項に記載の半導体装置。
【請求項２５】
少なくとも１つの前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域を含む請求項２０〜２４のいずれか一項に記載の半導体装置。
【請求項２６】
前記半導体チップが搭載される領域を含む粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域の各辺から１００μｍ〜２００μｍ広い請求項２５記載の半導体装置。
【請求項２７】
少なくとも１つの前記粗面部は、前記ダイパッドの前記半導体チップが搭載される領域内の中央部からコーナー部に形成された請求項２０〜２２のいずれか一項に記載の半導体装置。
【請求項２８】
前記粗面部は、前記中央部から外側へ広がって形成されている請求項２７記載の半導体装置。
【請求項２９】
前記ダイパッドの前記半導体チップが搭載された領域外に撥水膜が形成された請求項２０〜２８のいずれか一項に記載の半導体装置。
【請求項３０】
ダイパッドの半導体チップが搭載される領域の少なくとも一部が粗化処理されたリードフレームを準備する工程と、
前記半導体チップが搭載される領域に接着剤を塗布する工程と、
前記半導体チップを前記接着剤が塗布された前記ダイパッド上に搭載する工程と、
前記接着剤を加熱硬化する工程と、
前記半導体チップ上面に形成された電極パッドと前記リードフレームのリードを金属細線によって電気的に接続する工程と、
前記ダイパッド、前記半導体チップ、前記金属細線および前記金属細線と接続された部分の前記リードとを封止樹脂により封止する工程を有する半導体装置の製造方法。
【請求項３１】
複数の半導体チップが搭載されるダイパッドの前記半導体チップが搭載される少なくとも１つの領域に、少なくとも一部が粗化処理されたリードフレームを準備する工程と、
前記半導体チップが搭載される領域に接着剤を塗布する工程と、
前記半導体チップを前記ダイパッド上に搭載する工程と、
前記接着剤を加熱硬化する工程と、
前記半導体チップ上面に形成された電極パッドと前記リードフレームのリードを金属細線によって電気的に接続する工程と、
前記ダイパッド、前記半導体チップ、前記金属細線および前記金属細線と接続された部分の前記リードとを封止樹脂により封止する工程を有する半導体装置の製造方法。
【請求項３２】
１つ以上の半導体チップが搭載される複数のダイパッドにおける前記半導体チップが搭載される少なくとも１つの領域に、少なくとも一部が粗化処理されたリードフレームを準備する工程と、
前記半導体チップが搭載される領域に接着剤を塗布する工程と、
前記半導体チップをダイパッド上に搭載する工程と、
前記接着剤を加熱硬化する工程と、
前記半導体チップ上面に形成された電極パッドと前記リードフレームのリードを金属細線によって電気的に接続する工程と、
前記ダイパッド、前記半導体チップ、前記金属細線および前記金属細線と接続された部分の前記リードとを封止樹脂により封止する工程を有する半導体装置の製造方法。
【請求項３３】
前記半導体チップが搭載される領域に異なる種類の接着剤を塗布する請求項３１または３２記載の半導体装置の製造方法。
【請求項３４】
前記リードフレームを準備する工程におけるリードフレームは、前記ダイパッドが搭載される領域外に撥水膜が形成された請求項３０〜３３のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイパッドに粗化処理を施すことにより、ダイパッドにおけるペースト材の濡れ広がりを制御、改善可能とした半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
一般に、リードフレームを使用した半導体装置において、リードフレームと半導体装置を形成する材料、たとえば封止樹脂、金属細線、ダイボンドのペースト材料との密着性を良くすることが高品質な半導体装置を提供する上で重要である。リードフレームの表面はその材料、製法により異なるものの微小な凹凸が形成されている。リードフレームの表面の凹凸が比較的多いと接着面積の増加、アンカー効果等により、リードフレームと封止樹脂、金属細線、ダイボンド材料などの構成物との物理的、化学的な接着、または接合が向上するとされている。よって、半田耐熱性を必要とする半導体装置などに対しては、積極的にリードフレームの表面の凹凸を増加させる粗化処理が様々な工法で行われている（例えば、特許文献１参照）。
【０００３】
図２５（ａ）は、従来の半導体装置の構成を示す平面図であり、図２５（ｂ）は図２５（ａ）のＤ−Ｄ’線に沿った断面図である。リードフレーム１０１のダイパッド１０２上に、ペースト材１１０を介して半導体チップ１０７がダイボンドされている。リード１０５には、インナーリード１０３と封止樹脂１１１に封止されていないアウターリード１０４を有する。インナーリード１０３は、金属細線１０９により半導体チップ１０７に接続されている。ダイパッド１０２は、吊りリード１０６により保持されている。
【０００４】
図２５に示す半導体装置では、リードフレーム１０１のインナーリード１０３、特に先端の表面に粗化処理が施されている。また、インナーリード１０３、リードフレーム１０１全体を均一に表面粗化することも多い。インナーリード１０３の全体、少なくとも先端の表面に粗化処理を施すことで、封止樹脂１１１との密着性が向上し、かつ剥離が発生しやすいインナーリード１０３の先端部の半田耐熱性が向上して、高品質な半導体装置を製造することができる。
【特許文献１】特開昭６４−６７９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２５に示す上記半導体装置においては、リードフレーム１０１全体に対して粗化処理を行っているため、ダイパッド１０２の全面にも粗化処理が同時に施されている。粗化されたダイパッド１０２にペースト材１１０を塗布したときにペースト材１１０は、粗化処理されていない場合と比較すると濡れ広がる面積が大きくなる。
【０００６】
濡れ広がる面積はそのペースト材１１０の量や物性値によりある程度制御することが可能だが、ペースト材１１０に含有される低分子材料が薄く広く染み出すことがある。これはペースト材１１０の高分子材料やフィラー材とは異なり、工程での制御・管理が困難であり、ブリードと呼ばれる目視では確認できないほど薄い有機材料の膜を形成し、封止樹脂１１１とリードフレーム１０１の密着性阻害を発生させる基点となる。結果として、封止樹脂１１１とリードフレーム１０１の他の部分での密着性が向上しても、ダイボンドのペースト材１１０付近における密着性が劣化するため、半導体チップ１０７周辺の樹脂剥離が発生しやすくなるという相反作用が生じる。
【０００７】
また、同一ダイパッドに複数の半導体チップを搭載する場合には、搭載した複数の半導体チップからペースト材のしみだし、ブリード等が形成され、封止樹脂とリードフレーム材の密着面積が更に減少する。さらに、隣接する半導体チップの間では、双方のチップ端面からしみだすペースト材が接触しあう状態となり、リードフレームの封止樹脂との接触面積がさらに減少する。さらに、隣接する半導体チップのピッチが狭く半導体チップの厚みが薄い場合には、一方の半導体チップのペースト材のしみだしが他方の半導体チップのペースト材に這い上ってしまう。さらに極端な例では、隣接チップの上面まで這い上がり、チップ表面の電極パッドを覆いワイヤボンド不良の要因となる。
【０００８】
本発明は、ペースト材の濡れ広がり制御の精度を向上させることにより、リードフレームと封止樹脂との接着性を向上させて、高信頼性の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の半導体装置は、ダイパッドと、前記ダイパッドの周囲を取り囲むように配置されたリードとを有するリードフレームと、前記リードフレームの前記ダイパッド上に搭載された半導体チップと、前記ダイパッドと前記半導体チップとを接着する接着剤と、前記リードと前記半導体チップとを電気的に接続するための金属細線と、前記半導体チップ、前記金属細線、および前記金属細線の接合部分の前記リードを覆う封止樹脂とを備える。上記課題を解決するために、前記ダイパッド上面には、粗度が、前記ダイパッド上面の周辺部分よりも高い粗面部が形成され、前記粗面部の領域と、前記ダイパッドの前記半導体チップが搭載される領域とは、少なくとも一部が重なっていることを特徴とする。
【００１０】
この構成によると、ダイパッドにおける粗面部の面粗度をダイパッドの粗面部以外の領域の面粗度より粗くすることで、ペースト材の濡れ性やしみだしを制御でき、封止樹脂との密着性阻害を抑制することが出来る。
【００１１】
本発明の第２の半導体装置は、ダイパッドと、前記ダイパッドの周囲を取り囲むように配置されたリードとを有するリードフレームと、前記リードフレームの前記ダイパッド上に搭載された複数の半導体チップと、前記ダイパッドと前記半導体チップとを接着する接着剤と、前記リードと前記半導体チップとを電気的に接続するための金属細線と、前記半導体チップ、前記金属細線、および前記金属細線との接合部分の前記リードを覆う封止樹脂とを備える。上記課題を解決するために、前記ダイパッド上には、粗度が、前記ダイパッド上の周辺部分よりも高い少なくとも１つの粗面部が形成され、前記ダイパッドの半導体チップが搭載される領域の少なくとも１つは、少なくとも前記粗面部の領域と一部が重なっていることを特徴とする。
【００１２】
本発明の第３の半導体装置は、複数のダイパッドと、前記複数のダイパッドの周囲を取り囲むように配置されたリードとを有するリードフレームと、前記各ダイパッド上に少なくとも１つ搭載された半導体チップと、前記ダイパッドと前記半導体チップとを接着する接着剤と、前記リードと前記半導体チップとを電気的に接続するための金属細線と、前記半導体チップ、前記金属細線、および前記金属細線の接合部分の前記リードを覆う封止樹脂とを備える。上記課題を解決するために、前記ダイパッド上には、粗度が、前記ダイパッド上の周辺部分よりも高い粗面部が形成され、前記ダイパッドの前記半導体チップが搭載される領域の少なくとも１つは、少なくとも前記粗面部の領域と一部が重なっていることを特徴とする。
【００１３】
第２、第３の半導体装置の構成により、ダイパット上に複数半導体チップを搭載する際に、同一のダイパッドに搭載する場合は、搭載される半導体チップ間に各々のペースト材しみだし、またはブリードが形成され、封止樹脂とリードフレームの密着面が更に減少しかねない。よって、ダイパッド粗化面を各々のチップ搭面下に用意することで前記同様にペースト材の濡れ性を制御することを可能とする。
【００１４】
また、複数の半導体チップを搭載する際に、各々の半導体チップの要求性能によっては、異なるペースト材料で各々を接着する必要があり、いずれか一つのペースト材の粘度やチクソ性の物性面で他のペースト材と異なる場合には、搭載後の濡れ広がり性においてペースト材間で差異が発生する。そのため、各ダイパッドには使用するペースト材の物性に応じた粗化面の面積や面粗度の差異を設けることで、ペースト濡れ広がりを故意に変化させることで濡れ広がり性を制御する。また、その結果として各々の半導体チップの要求性能を満足できるチップ搭載状態を得ることを可能とする。
【００１５】
また、チップサイズや厚みが異なる複数の半導体チップを搭載する際も、ペースト材の品種、品種数にかかわらず、しみだしや這い上がりの許容量が各々の半導体チップによって異なるため、チップ搭載の順番や各半導体チップの配置位置の設計検討を必要とする。しかし上記構成では、各々の半導体チップ搭載部に設ける粗面部の面積や面粗度に差異を設けることで、ペースト濡れ広がり性、しみだし抑制等を制御することが可能である。そのため、ダイパッド上で隣接する半導体チップからのペースト材の広がりの影響を受けずに、半導体チップが搭載され、チップ搭載の順番を検討する必要がない。
【００１６】
本発明における第１の半導体装置の製造方法は、上記課題を解決するために、ダイパッドの半導体チップが搭載される領域の少なくとも一部が粗化処理されたリードフレームを準備する工程と、前記半導体チップが搭載される領域に接着剤を塗布する工程と、前記半導体チップを前記接着剤が塗布された前記ダイパッド上に搭載する工程と、前記接着剤を加熱硬化する工程と、前記半導体チップ上面に形成された電極パッドと前記リードフレームのリードを金属細線によって電気的に接続する工程と、前記ダイパッド、前記半導体チップ、前記金属細線および前記金属細線と接続された部分の前記リードとを封止樹脂により封止する工程を有する。
【００１７】
この方法により、ダイパットに半導体チップをダイボンドする際に、半導体チップを接着するペースト材が半導体チップ裏面に均等に濡れ広がり、かつペースト材がダイパット端面から著しくしみだす事を防止できる粗面化したダイパッドを持つ半導体装置が得られる。
【００１８】
本発明における第２の半導体装置の製造方法は、上記課題を解決するために、複数の半導体チップが搭載されるダイパッドの前記半導体チップが搭載される少なくとも１つの領域に、少なくとも一部が粗化処理されたリードフレームを準備する工程と、前記半導体チップが搭載される領域に接着剤を塗布する工程と、前記半導体チップを前記ダイパッド上に搭載する工程と、前記接着剤を加熱硬化する工程と、前記半導体チップ上面に形成された電極パッドと前記リードフレームのリードを金属細線によって電気的に接続する工程と、前記ダイパッド、前記半導体チップ、前記金属細線および前記金属細線と接続された部分の前記リードとを封止樹脂により封止する工程を有する。
【００１９】
この方法により、ダイパットに半導体チップをダイボンドする際に、半導体チップを接着するペースト材が半導体チップ裏面に均等に濡れ広がり、かつペースト材がダイパット端面から著しくしみだす事を防止できる粗面化したダイパッドを持つ半導体装置が得られる。
【００２０】
本発明における第３の半導体装置の製造方法は、上記課題を解決するために、１つ以上の半導体チップが搭載される複数のダイパッドにおける前記半導体チップが搭載される少なくとも１つの領域に、少なくとも一部が粗化処理されたリードフレームを準備する工程と、前記半導体チップが搭載される領域に接着剤を塗布する工程と、前記半導体チップをダイパッド上に搭載する工程と、前記接着剤を加熱硬化する工程と、前記半導体チップ上面に形成された電極パッドと前記リードフレームのリードを金属細線によって電気的に接続する工程と、前記ダイパッド、前記半導体チップ、前記金属細線および前記金属細線と接続された部分の前記リードとを封止樹脂により封止する工程を有する。
【００２１】
この方法により、ダイパットに半導体チップをダイボンドする際に、半導体チップを接着するペースト材が半導体チップ裏面に均等に濡れ広がり、かつペースト材がダイパット端面から著しくしみだす事を防止できる粗面、および濡れ阻害材料を有したダイパッドを持つ半導体装置が得られる。
【発明の効果】
【００２２】
本発明によれば、リードフレームのダイパッド上面に周辺部と異なる粗化処理された粗面部を設けることで、ペースト材の濡れ広がり制御の精度を向上させることにより、リードフレームと封止樹脂との接着性を向上させて、高信頼性の半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の半導体装置は、上記構成を基本とし、さらに以下の問題を解決するために、種々の態様をとることができる。
【００２４】
従来の半導体装置において、ダイパット上にペースト材を塗布し半導体チップを搭載する際に、ペースト材は供給された点から半導体チップに押されて、同心円状に濡れ広がる。そのため、半導体チップのコーナー部にペースト材が広がらず、半導体チップの辺中央部からペースト材のしみだしやブリードが発生する。またマルチノズルを用いてペースト材を複数塗布する場合は塗布点数や塗布位置によってペースト材の濡れ広がり方は複雑になるが、ペースト材の塗布位置がチップ端部までの距離が近い場合にペースト材のしみだしやブリードが発生しやすくなる傾向がある。
【００２５】
この問題に対して、半導体チップが搭載される面（以下、チップ搭載部と称す）の中心に粗化パターンの中心が配置されるように粗化を施すことで、濡れ広がりを期待する面に優先的、かつ均等にペースト材を濡れ広がらせることができる。
【００２６】
また、そのときの粗化パターンは半導体チップ搭載部と一致する面積、位置である必要はなく、形状も矩形でなく放射線状に広がるものでもかまわない。ペースト材料の物性値やリードフレームのダイパッド形状などにより、その粗化パターンは一定に出来ないためである。粗化パターンは少なくともチップ搭面下の一部に施され、かつ半導体チップ搭載後のペースト濡れ広がりが半導体チップの搭載面に均等に過不足なく形成できることを期待できる粗化パターンであればよい。
【００２７】
すなわち、本発明の第１〜第３の半導体装置において、前記粗面部の領域は、前記ダイパッドの半導体チップが搭載される領域内にある構成にすることができる。
【００２８】
また、前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域と一致するにすることもできる。
【００２９】
また、前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域を含む構成にすることができる。
【００３０】
また、前記粗面部の領域は、前記ダイパッドの前記半導体チップが搭載される領域の各辺から１００μｍ〜２００μｍ広い構成にすることができる。
【００３１】
また、前記粗面部は、前記ダイパッドの前記半導体チップが搭載される領域内の中央部からコーナー部に形成された構成にすることができる。
【００３２】
また、前記粗面部は、前記中央部から外側へ広がって形成されている構成にすることができる。
【００３３】
また、前記ダイパッドの前記半導体チップが搭載された領域外に撥水膜が形成された構成にすることもできる。
【００３４】
また、第２、第３の半導体装置において、それぞれの前記各半導体チップと前記ダイパッドとを接着する前記接着剤の中に異なる種類の接着剤がある構成にすることもできる。
【００３５】
また、前記ダイパッド上に、複数の粗面部が形成されており、前記複数の粗面部の少なくとも一つは、表面粗化状態が他の粗面部と異なる構成にすることができる。
【００３６】
また、第２の半導体装置において、前記ダイパッドの前記半導体チップが搭載される領域間に形成された溝部を有する構成にすることもできる。
【００３７】
また、本発明の第１〜第３の半導体装置の製造方法において、前記半導体チップが搭載される領域に異なる種類の接着剤を塗布してもよい。
【００３８】
また、前記リードフレームを準備する工程におけるリードフレームは、前記ダイパッドが搭載される領域外に撥水膜が形成されていてもよい。
【００３９】
（実施の形態１）
本発明の半導体装置における実施の形態１について図面を参照しながら説明する。図１（ａ）は、本実施の形態に係る半導体装置の構成を示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’線に沿った断面図である。なお、見易さを考慮して、図１（ａ）において封止樹脂１１を透明に描いている。
【００４０】
リードフレーム１は、ダイパッド２と、リード５と、吊りリード６とを有する。ダイパッド２は、吊りリード６で保持されている。ダイパッド２には、ペースト材１０を介して１つの半導体チップ７が搭載されている。図１（ｂ）に示すように、ダイパッド２における半導体チップ７が搭載された領域（チップ搭載部１３）には、他の領域よりも粗度が高い粗面部１２が形成されている。ここで、粗度は、例えば中心線平均粗さ（Ｒａ：ＪＩＳ  Ｂ  ０６０１−２００１）により規定することができる。ペースト材１０は、放熱性が考慮された金属粉、例えばＡｇフィラー入りのエポキシ系樹脂、アクリル系樹脂、またはシリコーン系樹脂などであり、放熱性を必要とする場合は、上記金属粉の含有率を高くして用いられる。
【００４１】
ペースト材１０は、粗度が高い面において、広がりやすく、ペースト材１０の粘度が低いほど広がりやすい。ペースト材１０は、放熱性が高いほど、つまりフィラーの含有率が高いほど粘度が高くなるため、半導体チップの放熱の必要性により異なる粘度のペースト材１０が用いられる。そのため、半導体チップの大きさや、ペースト材１０の粘度により、粗面部１２の面積、形状が決められる。ペースト材１０の粘度および粗面部１２の大きさおよび形状を設定することにより、ペースト材１０の広がりを制御することができる。粗面部１２の大きさおよび形状とペースト材１０の粘度についての詳細は後述する。
【００４２】
半導体チップ７には、複数の電極パッド８が形成され、電極パッド８は金（Ａｕ）線やアルミニウム（Ａｌ）線または銅（Ｃｕ）線などの金属細線９を介してリード５に接続されている。リード５は、金属細線９と接続するインナーリード３と、外部の端子と接続するアウターリード４とを有する。半導体チップ７、金属細線９、ダイパッド２、およびインナーリード３は、エポキシ、シリコン、ポリイミド樹脂等の封止樹脂１１により覆われている。
【００４３】
封止樹脂１１の外側には、インナーリード３に連結されたアウターリード４が半導体装置の４側面から複数突出している。このような形状の半導体装置は、ＱＦＰ（Ｑｕａｄ−Ｆｌａｔ−Ｐａｃｋａｇｅ）と呼ばれている。ここでは、代表的なＱＦＰで説明したが、他の半導体装置、例えばＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄ  Ｐａｃｋａｇｅ）、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ミニモールド、ＤＩＰ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）、ＳＩＰ（Ｓｉｎｇｌｅ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）でも同様の構造を用いることができる。
【００４４】
このような構成において、半導体チップ７の大きさや、ペースト材１０の粘度に応じて、粗面部１２の面積、形状を決めることにより、ペースト材１０の広がりを制御することができ、リードフレーム１と封止樹脂１１との接着性が向上する。
【００４５】
次に、半導体装置の製造方法について図２Ａ〜図２Ｉを参照しながら説明する。まず、図２Ａに示すように、リード、ダイパッドが形成されたリードフレーム１を用意し、粗面部となる領域以外を金型の粗化処理マスク６１でマスクする。つぎに、図２Ｂに示すように、ブラスト法により、リードフレーム１に微小粒子６２を吹き付けて、粗面部１２を形成する。つぎに、図２Ｃに示すように、粗化処理マスク６１を取り除き、リードフレーム１を金型６３にセットし、プレス加工して、ダイパッド２に粗面部１２を形成したリードフレーム１を形成する。
【００４６】
つぎに、図２Ｄに示すように、チップ搭載部１３にペースト材１０を塗布する。つぎに、図２Ｅに示すように、ペースト材１０が塗布された粗面部１２上にコレット６５により押圧しながら半導体チップ７を配置して、ペースト材１０を濡れ広がらせる。つぎに、図２Ｆに示すように、ペースト材１０を熱硬化させ、半導体チップ７をダイパッド２に固着させる。つぎに、図２Ｇに示すように、半導体チップ７上面に形成された電極パッド８とリード５とを金属細線９で接続する。
【００４７】
つぎに、図２Ｈに示すように、半導体チップ７と、金属細線９と、ダイパッド２と、インナーリード３とを封止樹脂１１で封止する。最後に、図２Ｉに示すように、アウターリード４の形状を整える。以上の工程により、半導体装置が製造される。なお、図２Ｅに示すコレット６５により半導体チップ７をペースト材１０が塗布されたチップ搭載部１３に押圧する際に、ペースト材１０の粘度により押圧する圧力を調整してもよい。
【００４８】
次に、ダイパッド２における粗面部１２と、半導体チップ７のチップ搭載部１３との位置関係の態様例について、詳細に説明する。
【００４９】
図３および図４は、本実施の形態に係る半導体装置のダイパッド２の第１の態様例を示す平面図である。図３および図４には、半導体装置のダイパッド２の粗面部１２ａ、１２ｂと、半導体チップ７（図１参照）のチップ搭載部１３との位置関係、粗面パターンが示される。本態様例において、半導体チップ７は比較的放熱性を必要としないものである。そのため、比較的粘度の低いペースト材１０（図１参照）が用いられる。具体的には、ペースト材１０は、チクソ性が比較的低く、粘度が７〜１５Ｐａ・ｓ程度である。
【００５０】
図３に示すように、チップ搭載部１３には、ダイパッド２の他の領域（粗度ＲＬのインナーリード３を含む）よりも、面の粗度が高い粗面部１２ａが形成されている。粗面部１２ａは、他の領域より粗度が高いことにより、ペースト材１０が濡れ広がりやすい。粗面部１２ａのサイズは、ペースト材の粘度が低いことから、チップ搭載部１３のサイズより各辺約０．２〜０．４ｍｍ小さい、つまりチップ搭載部１３の縁部には、粗面部が形成されていない。このような粗面部１２ａを形成することにより、ペースト材１０が、半導体チップ搭載時に半導体チップ７の裏面に均等に濡れ広って、しみだしや這い上がりを半導体チップ７の端面から必要以上に発生させないようにすることができる。
【００５１】
ペースト材の粘度が、７Ｐａ・ｓ程度である場合には、図４に示すダイパッド２ｂのように、粗面部１２ｂの領域がチップ搭載部１３の領域と同じ構成（各辺に対して、±０．２ｍｍの範囲内）であっても、上記効果が得られる。
【００５２】
図５は、本実施の形態の第２の態様例に係るダイパッド２の構成を示す平面図である。本態様例において、半導体チップ７（図１参照）は、比較的高い放熱性が必要とされるものである。そのため、比較的高い粘度のペースト材１０（図１参照）が用いられる。具体的には、ペースト材１０は、粘度が高く，粘度が約２０〜４０Ｐａ・ｓである。
【００５３】
ダイパッド２の粗面部１２ｃの領域は、チップ搭載部１３の領域より広く、チップ搭載部１３の領域全体を含んでいる。つまりチップ搭載部１３の全面およびその周辺にまで粗面部１２Ｃが形成されている。このように形成すると、搭載される半導体チップ７の端面にペースト材１０のフィレットが形成され、フィレットにより半導体チップ７を固定する上で接着強度が確保することができる。ペースト材１０の粘度が約２０〜４０Ｐａ・ｓであれば、這い上がり量、しみだし量を考慮すると、粗面部１２ｃの領域は、半導体チップ端面より０．１〜０．２ｍｍ程度広いことが好ましい。一方、ペースト材１０は、粘度が高いため、濡れ広がり過ぎなることはない。
【００５４】
図６は、本実施の形態の第３の態様例に係るダイパッド２の構成を示す平面図である。ダイパッド２の粗面部１２ｄは、チップ搭載部１３の辺の長さに比べて、特定方向には同じ長さまで形成され、他の方向には辺の長さより短くなるように形成されている。つまり、チップ搭載部の他の方向における縁部には、粗面部が形成されていない。このように形成すると、特定方向には、ペースト材１０（図１参照）が半導体チップ７（図１参照）に這い上がり、半導体チップとダイパッドが強固に接着する。一方、他の方向には、ペースト材１０が半導体チップ７の端部より外側にはしみ出さない。
【００５５】
図７は、本実施の形態の第４の態様例に係るダイパッド２上の粗面部１２ｅをパターン化した場合を示す平面図である。第４の態様例は、ペースト材１０（図１参照）を一点塗布する場合に有用である。
【００５６】
従来の半導体装置には以下のような問題がある。半導体チップのチップサイズが大きくなると、半導体チップ搭載時にペースト材を半導体チップの裏面に均等に濡れ広がらせることは容易ではない。特に、チップサイズ３ｍｍ以上のものは、その搭載領域にチップ搭載部の面積に応じた多量のペースト材を塗布し、半導体チップ搭載時に濡れ広がらせている。
【００５７】
チップ搭載後の濡れ広がりは、ペースト材塗布位置、塗布量に左右され、ペースト材１０の濡れ面積、しみだし、および這い上がりのばらつきは、半導体チップのサイズが大きくなると大きくなる傾向にある。塗布方法としては、描画方式やマルチノズルによるペースト材塗布を実施することが多いが、一点塗布によるペースト材の塗布も実施されている。一点塗布によるペースト材供給は、特にペースト材の濡れ広がり性が悪く、塗布位置から同心円状に広がる。そのため、半導体チップのコーナー部に濡れ不良が生じるか、あるいはチップ搭載部の中心に近い辺の中央部においてしみだし量が増加する。
【００５８】
本態様例における粗面部１２ｅは、チップ搭載部１３の中心からチップ搭載部１３の各頂点に向けて形成されている。このように構成すると、半導体チップ７（図１参照）を搭載する際に、ペースト材１０は、塗布位置から同心円状に広がると共に、粗面部１２ｅに沿って優先的にひろがり、濡れ残りが発生しやすいチップ搭載部１３のコーナー部へもペースト材１０が供給される。このため、チップサイズの縦横比率が１．５倍以上の長方形チップを搭載する際に、ペースト材１０を一点塗布しても、チップ搭載部１３のコーナー部へペースト材１０が供給されるとともに、チップ短辺側においてペースト材１０のしみだし、這い上がりを抑制することができ、結果として半導体チップ７の裏面の均等な濡れ広がり性が得られる。
【００５９】
なお、チップ搭載部１３の中心からチップ搭載部１３の各頂点に向けて形成された粗面部の形状は、半導体チップの形状によって、長さ、向きを変更することができる。したがって、どのようなチップサイズであってもペースト材１０の濡れ性を確保することができる。
【００６０】
また、図７では、粗面部１２ｅがチップ搭載部１３の中心からチップ搭載部１３の各頂点へ向かうように形成されているが、この構成に限定されない。例えば、さらにチップ搭載部の辺の中心に向けて粗面部が形成されていてもよいし、チップ搭載部の特定の頂点へ中心から粗面部が形成されていてもよい。また、粗面部１２ｅがチップ搭載部１３の中心からチップ搭載部１３の頂点へ向かうにつれて粗面部１２ｅの幅が広くなるように形成してもよい。この構成により、より頂点付近にペースト材１０が供給されるようになる。
【００６１】
以上のように、本実施の形態に係る半導体装置は、ダイパッド２の半導体チップ搭載部１３に粗面部１２を形成することにより、ペースト材の濡れ広がりを制御することができる。
【００６２】
（実施の形態２）
本発明の半導体装置における実施の形態２について図面を参照しながら説明する。図８（ａ）は、本実施の形態に係る半導体装置の構成を示す平面図であり、図８（ｂ）は図８（ａ）のＢ−Ｂ’線に沿った断面図である。なお、見易さを考慮して、図８（ａ）において封止樹脂１１を透明に描いている。本実施の形態に係る半導体装置において、実施の形態１に係る半導体装置と同一の構成要素については、同一の符号を付して説明を省略する。
【００６３】
ダイパッド２には、第１半導体チップ２１、第２半導体チップ２２、第３半導体チップ２３がそれぞれ第１ペースト材２４、第２ペースト材２５、第３ペースト材２６を介して搭載されている。また、図８（ｂ）に示すように、ダイパッド２には、第１半導体チップ２１、第２半導体チップ２２、第３半導体チップ２３（図８（ｂ）には図示せず）がそれぞれ搭載される領域（チップ搭載部）と少なくとも一部が重なるように第１粗面部３０、第２粗面部３１、第３粗面部３２（図８（ｂ）では図示せず）が形成されている。なお、ダイパッド２におけるチップ搭載部２７〜２９の大きさ、粗面部３０〜３２の大きさ、ペースト材２４〜２６の粘度については、後述する。なお、チップ搭載部２７〜２９の大きさ、ペースト材２４〜２６の粘度によっては、粗面部３０〜３２を設けない箇所（粗度が粗面部以外の領域におけるダイパッドと同じ）があってもよい。
【００６４】
このような構成において、半導体チップ２１〜２３の大きさや、ペースト材２４〜２６の粘度に応じて、粗面部３０〜３２の面積、形状を決めることにより、ペースト材２４〜２６の広がりを制御することができ、リードフレーム１と封止樹脂１１との接着性が向上する。
【００６５】
次に、本実施の形態における半導体装置の製造方法について図９Ａ〜図９Ｋを参照しながら説明する。まず、図９Ａに示すように、リード、ダイパッドが形成されたリードフレーム１を用意し、粗面部となる領域以外を金型の粗化処理マスク６１でマスクする。つぎに、図９Ｂに示すように、ブラスト法により、リードフレーム１に微小粒子６２を吹き付けて、粗面部３０〜３２（第３粗面部３３は図示せず）を形成する。なお、複数ある粗面部３０〜３２の粗度の異ならせる場合には、対象とする粗面部のみに開口を有する粗化処理マスクを用いて粗面部を形成し、異なる対象の粗面部に対しては、異なる粗化処理マスクを用い、粗面部を形成する。
【００６６】
つぎに、図９Ｃに示すように、リードフレーム１を金型６３にセットし、プレス加工する。つぎに、図９Ｄに示すように、第１チップ搭載部２７に第１ペースト材２４をノズル６４により塗布する。つぎに、図９Ｅに示すように、第１ペースト材２４が塗布された第１チップ搭載部２７上に、コレット６５により押圧しながら第１半導体チップ２１を配置して、第１ペースト材２４を濡れ広がらせる。
【００６７】
さらに、図９Ｆに示すように、第２チップ搭載部２８に第２ペースト材２５を塗布する。つぎに、図９Ｇに示すように、第２ペースト材２５が塗布された第２チップ搭載部２８上に、コレット６５により押圧しながら第２半導体チップ２２を配置して、第２ペースト材２５を濡れ広がらせる。さらに、図示しないが第３チップ搭載部２９（図８参照）に第３ペースト材２６（図８参照）を塗布する。つぎに、第３ペースト材２６が塗布された第３チップ搭載部２９上に、コレット６５により押圧しながら第３半導体チップ２３（図８参照）を配置して、第３ペースト材２６を濡れ広がらせる。
【００６８】
つぎに、図９Ｈに示すように、ペースト材２４〜２６を熱硬化させ、半導体チップ２１〜２３をダイパッド２に固着させる。つぎに、図９Ｉに示すように、半導体チップ２１〜２３上面に形成された電極パッド８（図８参照）とインナーリード３とを金属細線９で接続する。つぎに、図９Ｊに示すように、半導体チップ２１〜２３と、金属細線９と、ダイパッド２と、インナーリード３とを封止樹脂１１で封止する。最後に、図９Ｋに示すように、アウターリード４の形状を整える。以上の工程により、半導体装置が製造される。
【００６９】
次に、ダイパッド２の粗面部３０〜３２と、チップ搭載部４７〜４９との位置関係の態様例について、詳細に説明する。なお、ペースト材の粘性、粗面部のチップ搭載部からのはみ出し量は、実施の形態１における態様例と同様である。
【００７０】
本実施の形態の第１の態様例に係るダイパッド２において、搭載される半導体チップは２つ（第１半導体チップ、第２半導体チップ）である。第１半導体チップ２１（図８参照）および第２半導体チップ２２はともに、比較的放熱性を必要としないものである。図１０および図１１は、本態様例に係るダイパッド２の構成を示す平面図である。
【００７１】
第１ペースト材２４（図８参照）、第２ペースト材２５はともに、フィラーの含有量が少ない粘度の低いものである。そのため、第１ペースト材２４、第２ペースト材２５は、それぞれ第１チップ搭載部２７ａ、２７ｂ、第２チップ搭載部内に広がる。
【００７２】
図１０に示すように、第１チップ搭載部２７ａにおいて、第１粗面部３０ａは、第１チップ搭載部２７ａより小さく、第１チップ搭載部２７ａの縁部に第１粗面部３０ａが形成されていない領域がある。したがって、第１チップ搭載部２７ａの縁部では第１ペースト材２４の広がりが阻害されるため、第１ペースト材２４は広がり過ぎない。同様に、第２チップ搭載部２８ａにおいて、第２粗面部３１ａは、第２チップ搭載部２８ａより小さく、第２チップ搭載部２８ａの縁部に第２粗面部３１ａが形成されていない領域がある。したがって、第２チップ搭載部２８ａの縁部では第２ペースト材２５の広がりが阻害されるため、第２ペースト材２５は広がり過ぎない。
【００７３】
図１１は、第１チップ搭載部２７ｂと第１粗面部３０ｂの形成領域が一致し、第２チップ搭載部２８ｂと第２粗面部３１ｂの形成領域が一致している。このような構成において、図１０の構成と同様に、ペースト材２４、２５がチップ搭載部２７ｂ、２８ｂにおいて適切に広がる。
【００７４】
本実施の形態の第２の態様例に係るダイパッド２において、ダイパッドに搭載される半導体チップは２つ（第１半導体チップ２１（図８参照）、第２半導体チップ２２）である。第１半導体チップ２１および第２半導体チップ２２は、比較的放熱の必要性が高いものである。図１２は、第２の態様例のダイパッド２の構成を示す平面図である。第１粗面部３０ｃおよび第２粗面部３１ｃは、それぞれ第１チップ搭載部２７ｃ、第２チップ搭載部２８ｃ全面およびその周辺部に形成されている。第１ペースト材２４（図８参照）、第２ペースト材２５ともに、フィラーの含有量が多い粘度の高いものである。
【００７５】
第１チップ搭載部２７ｃにおいて、第１ペースト材２４の粘度が高いが、第１粗面部３０ｃが第１チップ搭載部２７ｃより大きく形成されているため、第１チップ搭載部２７ｃ全面に第１ペースト材２４が広がる。一方、第１ペースト材２４の粘度が高いため、第１ペースト材２４は、第１チップ搭載部２７ｃを越えて、広がり過ぎない。同様に、第２チップ搭載部３１ｃにおいて、第２ペースト材２５の粘度が高いが、第２粗面部２８ｃが第２半導体チップ搭載部２８ｃより大きく形成されているため、第２半導体チップ搭載部２８ｃ全面に第２ペースト材２５が広がる。一方、第２ペースト材２５の粘度が高いため、第２ペースト材２５は、第２チップ搭載部２８ｃを越えて広がり過ぎない。
【００７６】
図１３は、本実施の形態の第３の態様例におけるダイパッド２の構成を示す平面図である。本態様例において、ダイパッドに搭載される半導体チップは３つ（第１半導体チップ２１（図８参照）、第２半導体チップ２２、第３半導体チップ２３）である。チップ搭載部２７ｄ〜２９ｄに配置される半導体チップは、第１半導体チップ２１が最も大きく、第２半導体チップ２２および第３半導体チップ２３の大きさは同程度である。また、第３半導体チップ２３は、第１半導体チップ２１および第２半導体チップ２２よりも高い放熱性を必要とする。
【００７７】
第１チップ搭載部２７ｄに配置される第１ペースト材２４（図８参照）と、第２チップ搭載部２８に配置される第２ペースト材２５（図８参照）とは、同程度の粘度であり、第３チップ搭載部２９に配置される第３ペースト材２６（図８参照）よりも、放熱性を上げるため、粘度が高い。
【００７８】
第１チップ搭載部２７ｄは、搭載される半導体チップの大きさに合わせて、第２チップ搭載部２８ｄ、第３チップ搭載部２９ｄよりも面積が大きい。また、第１チップ搭載部２７ｄの全面に第１粗面部３０ｄが形成されている。第１チップ搭載部２７ｄの面積が大きい、つまり、第１半導体チップ２１の面積が大きい場合には、第１ペースト材２４が第１チップ搭載部２７ｄの端部まで広がり難い。
【００７９】
第１チップ搭載部２７ｄにおいて、第１チップ搭載部２７ｄが大きく、第１ペースト材２４の粘度が高いため、第１ペースト材２４が広がりにくい。しかし、粗面度の高い第１粗面部３０ｄが第１チップ搭載部２７ｄ全面に形成されているために、第１ペースト材２４が第１チップ搭載部２７ｄ全面に広がる。一方、第１チップ搭載部２７ｄの周囲は粗面度が低く、第１ペースト材２４の粘度が高いため、第１ペースト材２４は第１チップ搭載部２７ｄから広がり過ぎない。
【００８０】
第２チップ搭載部２８ｄの内には、第２粗面部３１ｄが形成され、第２チップ搭載部２８ｄの中心と第２粗面部３１ｄの中心が一致している。第２チップ搭載部２８ｄの縁部には、第２粗面部３１ｄが形成されていない。第３チップ搭載部２９ｄは、第２チップ搭載部２８ｄと同じ大きさである。第３チップ搭載部２９ｄには、粗面部が形成されておらず、ダイパッド２の粗面部以外の領域と同一の面粗度である。第１粗面部３０ｄは、第２粗面部３１ｄよりも面粗度が高く、第２粗面部３１ｄは、粗面部以外のダイパッド２より面粗度が高い。
【００８１】
また、第２チップ搭載部２８ｄにおいて、第２ペースト材２５の粘度が高いが、第２粗面部３１ｄが形成され、第２半導体チップ２２が小さいために、第２ペースト材２５が第２チップ搭載部２８ｄ全面に広がる。一方、第２チップ搭載部２８ｄにおいて、第２粗面部３２ｄは、第１粗面部３１ｄより粗面度が低く、第２粗面部３２ｄが第２チップ搭載部２８ｄの縁部には形成されていないため、第２ペースト材２５は広がり過ぎない。
【００８２】
また、第３チップ搭載部２９ｄにおいて、粗面部が設けられていないが、第３半導体チップ２３の面積が小さく、第３ペースト材２６の粘度が低いために、第３ペースト材２６が第３チップ搭載部２９ｄの全面に広がる。一方、第３チップ搭載部２９ｄに粗面部が設けられていないため、第３ペースト材２６は広がり過ぎない。
【００８３】
図１４は、本実施の形態の第４の態様例に係るダイパッド２の構成を示す平面図である。本態様例において、ダイパッド２に搭載される半導体チップは３つ（第１半導体チップ２１（図８参照）、第２半導体チップ２２、第３半導体チップ２３）である。３つの半導体チップは、第１半導体チップ２１が最も大きく、第２半導体チップ２２および第３半導体チップ２３の大きさは同程度である。また、第２半導体チップ２２および第３半導体チップ２３は、第１半導体チップ２１よりも高い放熱性を必要とする。また、第２半導体チップ２２および第３半導体チップ２３は、高い放熱性を得るために、第１半導体チップ２１よりも厚みが薄く、５０μｍ〜１００μｍとなるように形成されている。
【００８４】
第１チップ搭載部２７ｅには、粗面部が形成されていない。第１チップ搭載部２７ｅは面積が大きい、つまり、第１半導体チップ２１の面積が大きいので、第１ペースト材２４が第１チップ搭載部２７ｅの端部まで広がり難い。
【００８５】
第１チップ搭載部２７ｅには、粗面部が形成されておらず、他のダイパッド２ｅの領域と同一の面粗度である。第２粗面部３１ｅおよび第３粗面部３２ｅは、それぞれ第２チップ搭載部２８ｅ、第３チップ搭載部２９ｅより大きく形成されている。
【００８６】
第１チップ搭載部２７ｅにおいて、第１半導体チップ搭載部が大きく、粗面部が形成されていないが、第１ペースト材２４の粘度が低い（３〜７Ｐａ・ｓ）ため、第１ペースト材２４が第１チップ搭載部２７ｅの全面に広がる。一方、第１チップ搭載部２７ｅは粗面度が低いため、第１ペースト材２４は広がり過ぎない。
【００８７】
また、第２チップ搭載部２８ｅにおいて、第２ペースト材２５の粘度は高いが、粗面度が高く、第２半導体チップ２２が小さいために、第２ペースト材２５は第２チップ搭載部２８ｅの全面に広がる。また、第２粗面部３１ｅは、第２チップ搭載部２８ｅより面積が大きく形成されているため、フィレットが形成され、第２半導体チップ２２が強固にダイパッド２に固定される。一方、第２ペースト材２５の粘度が高いため、第２ペースト材２５は広がり過ぎない。
【００８８】
同様に、第３チップ搭載部２９ｅにおいて、第３ペースト材２６の粘度は高いが、粗面度が高く、第３半導体チップ２１が小さいために、第３ペースト材２６は第３チップ搭載部２９ｅの全面に広がる。また、第３粗面部３２ｅは、第３チップ搭載部２９ｅより面積が大きく形成されているため、フィレットが形成され、第３半導体チップ２２が強固にダイパッド２に固定される。一方、第３ペースト材２５の粘度が高いため、第２ペースト材２５は広がり過ぎない。
【００８９】
ダイパッド２において、第１チップ搭載部２７ｅと、第２チップ搭載部２８ｅおよび第３チップ搭載部２９ｅとの間には、溝部３４が形成されている。第１半導体チップ２１の搭載順番が、第２半導体チップ２２、第３半導体チップ２３を搭載した後である場合には、低粘度の第１ペースト材２４によるしみだしやブリードが、第２半導体チップ２２および第３半導体チップ２３に接触する可能性がある。また、非常に薄いチップ厚（たとえば５０〜１００μｍ厚）で、かつ隣接チップの距離が狭く０．２〜０．５ｍｍ程度しかなければ、第２半導体チップ２２および第３半導体チップ２３のチップ表面に第１ペースト材２４が這い上がるリスクが更に高まる。しかし、溝部３４が形成されることにより、第２ペースト材２５および第３ペースト材２６の広がりが抑えられて、問題が生じない。
【００９０】
なお、この問題を回避のために、放熱性向上とは関係なしに広がりを防止するために、ペースト材の粘度を上げることができる。ペースト材の粘度を上げて、ダイパッド２上面にペースト材が広がらないことを防止するために、第１チップ搭載面２７ｅよりも小さい粗面部を形成した構成にすることで、ペースト材の広がりを制限することができる。さらに、半導体チップ間の隙間が０．３〜０．４ｍｍ程度しかない場合は、このような粗化面を施すだけでなく、溝部を形成したダイパッド２を用いることでこのような問題を更に安定して解消できる。
【００９１】
図１５は、本実施の形態の第５の態様例に係るダイパッド２の構成を示す平面図である。本態様例において、ダイパッドに搭載される半導体チップは２つ（第１半導体チップ２１（図８参照）、第２半導体チップ２２）である。第１半導体チップ２１は、第２半導体チップ２２よりも大きい。
【００９２】
第２チップ搭載部２８ｆには、中心から各頂点を結ぶようにパターンされた第２粗面部３１ｆが形成されている。第１チップ搭載部２７ｆには、中心から各頂点および中心から長辺の中点を結ぶようにパターンされた第１粗面部３０ｆが形成されている。
【００９３】
第１チップ搭載部２７ｆにおいて、第１半導体チップ２１が搭載される際に、第１ペースト材２４ｆは、同心円状に広がるとともに、第１粗面部３０ｆのパターンに沿って、中心から遠いチップ搭載部の頂点および第１チップ搭載部２７ｆの長辺の中点にまで広がる。また、短辺の中点方向へは、中心と頂点を結ぶ粗面部から近いため、第２粗面部３１ｆから第２ペースト材２５が広がることにより、第２ペースト材２５が供給される。
【００９４】
同様に、第２チップ搭載部２８ｆにおいて、第２半導体チップ２２が搭載される際に、第２ペースト材２５ｆは、同心円状に広がるとともに、第２粗面部３１ｆのパターンに沿って、中心から遠いチップ搭載部の頂点にまで広がる。また、粗面部が形成されていない長辺の中点方向へは、中心から近いため、長辺の中点まで第２ペースト材２５が広がる。また、短辺の中点方向へは、中心と頂点を結ぶ粗面部から近いため、第２粗面部３１ｆから第２ペースト材２５が広がることにより、第２ペースト材２５が供給される。
【００９５】
半導体チップのチップサイズが大きくなると、ペースト材をチップ搭載部に均等に濡れ広がらせることは容易ではない。特に、チップサイズが３ｍｍ以上の半導体チップをダイパッドに搭載させる際には、チップ搭載部に多量のペースト材を塗布し、半導体チップ搭載時にペースト材を濡れ広がらせている。しかし、第１粗面部を中心から各頂点および中心から長辺の中点を結ぶようにパターン形成することにより、第１ペースト材２４をチップ搭載部に均等に濡れ広がらせることができる。なお、中心から短辺方向に粗面部を形成してもよい。
【００９６】
図１６は、本実施の形態の第６の態様例に係るダイパッド２の構成を示す平面図である。本態様例において、ダイパッドに搭載される半導体チップは３つ（第１半導体チップ２１（図８参照）、第２半導体チップ２２、第３半導体チップ２３）である。第１半導体チップ２１は、第２半導体チップ２２および第３半導体チップ２３よりも大きい。第２半導体チップ２２と第３半導体チップ２３は、同程度の大きさである。また、第３半導体チップは２３、第２半導体チップ２２よりも高い放熱性を必要としている。
【００９７】
第１チップ搭載部２７ｇには、中心から各頂点を結ぶようにパターンされた第１粗面部３０ｇが形成されている。第２チップ搭載部２８ｇには、粗面部が形成されていない。第３チップ搭載部２９ｇには、中心から各頂点を結ぶようにパターンされた第３粗面部３２ｇが形成されている。
【００９８】
第１チップ搭載部２７ｇにおいて、第１半導体チップ２１が搭載される際に、第１ペースト材２４は、同心円状に広がるとともに、第１粗面部３１ｇのパターンに沿って濡れ広がり、チップ搭載部の中心から頂点にまで広がる。また、第１チップ搭載部２７ｇの周辺には、粗面部が形成されていないため、第１ペースト材２４ｇは、第１チップ搭載部２７ｇから広がり過ぎない。
【００９９】
第２チップ搭載部２８ｇにおいて、第２半導体チップ２２は、高い放熱性を必要としないため、第２ペースト材２５の粘度は低い。そのため、第２ペースト材２５ｇは、粗面部が無くても広がる。しかし、粗面部が形成されていないので、第２チップ搭載部２８ｇより広がり過ぎない。
【０１００】
第３チップ搭載部２９ｇにおいて、第１チップ搭載部２７ｇと同様に、第３ペースト材２６が第３粗面部３２ｇに沿って第３チップ搭載部２９ｇの中心から頂点にまで広がる。また、第３チップ搭載部２９ｇの周辺には、粗面部が形成されていないため、第３ペースト材２６は、第３チップ搭載部２９ｇから広がり過ぎない。
【０１０１】
（実施の形態３）
本発明の半導体装置における実施の形態３について、図面を参照しながら説明する。図１７（ａ）は、本実施の形態に係る半導体装置の構成を示す平面図であり、図１７（ｂ）は図１７（ａ）のＣ−Ｃ’線に沿った断面図である。なお、見易さを考慮して、平面図において封止樹脂１１を透明に描いている。本実施の形態に係る半導体装置において、実施の形態１に係る半導体装置と同一の構成要素については、同一の符号を付して説明を省略する。
【０１０２】
本実施の形態に係る半導体装置には、第１ダイパッド５３および第２ダイパッド５４の２つのダイパッドが形成されている。第１ダイパッド５３には、第１ペースト材４４を介して、第１半導体チップ４１が搭載されている。第２ダイパッド５４には、第２ペースト材４５を介して第２半導体チップ４２が搭載され、かつ第３ペースト材４６を介して第３半導体チップ４３が搭載されている。
【０１０３】
また、図１７（ｂ）に示すように、第１ダイパッド５３における第１半導体チップ４１が搭載された領域（第１チップ搭載領域４７）に第１粗面部５０が形成されている。また、第２ダイパッド５４における第２半導体チップ４２が搭載された領域（第２チップ搭載領域４８）には、第２粗面部５１が形成されている。また、図示しないが第２ダイパッド５４における第３半導体チップ４２が搭載された領域（第３チップ搭載領域４９）には、第３粗面部５２が形成されている。
【０１０４】
なお、第１粗面部５０、第２粗面部５１、第３粗面部５２は、チップ搭載部の大きさより大きくても、小さくてもよい。また、ペースト材の粘度により、不要であれば粗面部が設けられない箇所があってもよい。
【０１０５】
第１半導体チップ４１、第２半導体チップ４２、第３半導体チップ４３には、それぞれ複数の電極パッド８が形成されている。電極パッド８は、金属細線９を介してインナーリード３に接続されている。
【０１０６】
このような構成において、半導体チップ２１〜２３の大きさや、ペースト材２４〜２６の粘度に応じて、粗面部３０〜３２の面積、形状を決めることにより、ペースト材２４〜２６の広がりを制御することができ、リードフレーム１と封止樹脂１１との接着性が向上する。
【０１０７】
次に、ダイパッドの粗面部５１〜５３と、チップ搭載部４７〜４９との位置関係の態様例について、詳細に説明する。なお、ペースト材の粘性、粗面部のチップ搭載部からのはみ出し量は、実施の形態１における態様例と同様である。
【０１０８】
図１８は、本実施の形態の第１の態様例に係る半導体装置のリードフレーム１の構成を示す平面図である。本態様例において、３つの半導体チップは、第１半導体チップ４１（図１７参照）が最も大きく、第２半導体チップ４２が最も小さい。第１半導体チップ４１、第２半導体チップ４２および第３半導体チップ４３は、比較的放熱性を必要としないものである。
【０１０９】
第１チップ搭載部４７ａの内側には第１粗面部５０ａが形成され、第３チップ搭載部４９ａの内側には第３粗面部５２ａが形成されている。第２チップ搭載部４８ａには、粗面部が形成されていない。第１半導体チップ４１、第２半導体チップ４２および第３半導体チップ４３が比較的放熱性を必要としないため、第１ペースト材４４、第２ペースト材４５および第３ペースト材４６は、粘性が低い。そのため、粗面部がチップ搭載領域より小さくても（無くても）、ペースト材が十分に広がることができる。一方、第１チップ搭載部４７ａ、第２チップ搭載部４８ａおよび第３チップ搭載部４９ａの縁部は、粗面部が形成されていないため、第１ペースト材４４、第２ペースト材４５および第３ペースト材４６は、広がり過ぎることはない。
【０１１０】
図１９は、本実施の形態の第２の態様例に係る半導体装置のリードフレーム１の構成を示す平面図である。本態様例において、３つの半導体チップは、第１半導体チップ４１（図１７参照）が最も大きく、第２半導体チップ４２が最も小さい。第１半導体チップ４１、第２半導体チップ４２および第３半導体チップ４３は、比較的放熱性を必要としないものである。
【０１１１】
第１チップ搭載部４７ｂの全面に第１粗面部５０ｂが形成されている。第２チップ搭載部４８ｂの全面に第２粗面部５１ｂが形成されている。また、第３チップ搭載部４９ｂの全面に第３粗面部５２ｂが形成されている。
【０１１２】
第１半導体チップ４１、第２半導体チップ４２および第３半導体チップ４３が比較的放熱性を必要としないため、第１ペースト材４４、第２ペースト材４５および第３ペースト材４６は、粘性が低い。さらに、粗面部５０ｂ〜５２ｂがチップ搭載部４７ｂ〜４９ｂの全面に形成されているので、ペースト材４１〜４３が十分に広がることができる。一方、第１チップ搭載部４７ｂ、第２チップ搭載部４８ｂおよび第３チップ搭載部４９ｂにおいて、それぞれの辺の外側には、粗面部が形成されていないので、第１ペースト材４４、第２ペースト材４５および第３ペースト材４６は、それぞれ広がり過ぎない。
【０１１３】
図２０は、本実施の形態の第３の態様例に係る半導体装置のリードフレーム１の構成を示す平面図である。本態様例において、チップ搭載部に配置される半導体チップは、第１半導体チップ４１（図１７参照）が最も大きく、第２半導体チップ４２が最も小さい。第１半導体チップ４１、第３半導体チップ４３は比較的放熱性を必要とするものであり、第２半導体チップ４２は比較的放熱性を必要としないものである。
【０１１４】
第１チップ搭載部４７の全面およびその周辺部に第１粗面部５０ｃが形成されている。第２チップ搭載部４８ｃには、粗面部が形成されていない。また、第３チップ搭載部４９ｃの全面およびその周辺部に第３粗面部５２ｃが形成されている。
【０１１５】
第１粗面部５０ｃが第１チップ搭載部４７ｃの全面および周辺部に形成されているため、第１ペースト材４４が第１チップ搭載部４７ｃに広がりやすい。同様に、第３粗面部５２ｃが第３チップ搭載部４９ｃの全面および周辺部に形成されているため、第３ペースト材４６が第１チップ搭載部４７ｃに広がりやすい。第１半導体チップ４１および第３半導体チップ４３が比較的放熱性を必要とするため、第１ペースト材４４および第３ペースト材４６は、粘性が高い。そのため、粗面部がチップ搭載領域より広くても、ペースト材が十分に広がり過ぎることはない。
【０１１６】
一方、第２半導体チップ４２は比較的放熱性が必要でないため、第２ペースト材４５は粘性が低い。そのため、粗面部が形成されていなくても、第２ペースト材４５が十分に広がる。しかし、第２チップ搭載部４８ｃには粗面部が形成されていないので、第２ペースト材４５は第２チップ搭載部４８ｃから広がり過ぎない。
【０１１７】
図２１は、本実施の形態の第４の態様例に係る半導体装置のリードフレーム１の構成を示す平面図である。本態様例に係る半導体装置は、第１粗面部５０ｄと第３粗面部５２ｄの構成が異なる以外は、第３の態様例の半導体装置に係るリードフレーム１と同様である。第１粗面部５０ｄは、第１チップ搭載部４７ｃの辺の長さに比べて、特定方向における品の長さが長く、他の方向には辺の長さが短くなるように形成されている。つまり、第１チップ搭載部４７ｃの他の方向における辺の内側には、第１粗面部５０ｄが形成されていない。
【０１１８】
同様に、第３粗面部５２ｄは、第３チップ搭載部４９ｃの辺の長さに比べて、特定方向における辺の長さが長く、他の方向における辺の長さが短くなるように形成されている。このように構成することにより、ペースト材を特定方向には、広げやすく、特定方向に垂直な方向に広げにくくすることができる。
【０１１９】
図２２は、本実施の形態の第５の態様例に係る半導体装置のリードフレーム１の構成を示す平面図である。本態様例における半導体装置は、第２ダイパッド５４に第２半導体チップ４２（図１７参照）が形成され、第３半導体チップ４３が搭載されていない構成である。第１半導体チップ４１は、第２半導体チップ４２よりもサイズが大きい。
【０１２０】
第１チップ搭載部４７ｅには、中心から各頂点を結ぶようにパターンされた第１粗面部５０ｅが形成されている。同様に、第２チップ搭載部４８ｅには、中心から各頂点を結ぶようにパターンされた第２粗面部５１ｅが形成されている。
【０１２１】
第１チップ搭載部４７ｅにおいて、第１半導体チップ４１が搭載される際に、第１ペースト材４４は、同心円状に広がるとともに、第１粗面部５０ｅのパターンに沿って、中心から遠いチップ搭載部の頂点にまで広がる。また、第１チップ搭載部４７ｅの周辺には、粗面部が形成されていないため、第１ペースト材４４は、第１チップ搭載部４７ｅから広がり過ぎない。第２チップ搭載部４８ｅにおいて、第２ペースト材４５は、第１チップ搭載部４７ｅと同様に、同心円状に広がるとともに、第２粗面部５１ｅに沿って中心から遠い第２チップ搭載部４８ｅの頂点にまで広がる。また、第２チップ搭載部４８ｅの周辺には、粗面部が形成されていないため、第２ペースト材４５は、第２チップ搭載部４８ｅから広がり過ぎない。
【０１２２】
図２３は、本実施の形態の第６の態様例に係る半導体装置のリードフレーム１の構成を示す平面図である。本態様例において、第１半導体チップ４１（図１７参照）が第２半導体チップ４２および第３半導体チップ４３よりも大きく、第２半導体チップ４２と第３半導体チップ４３は同程度の大きさである。
【０１２３】
第１チップ搭載部４７ｆには、中心から各頂点を結ぶようにパターンされた第１粗面部５０ｆが形成されている。第２チップ搭載部４８ｆおよび第３チップ搭載部４９ｆには、粗面部が形成されていない。
【０１２４】
第１チップ搭載部４７ｆにおいて、第１半導体チップが搭載される際に、第１ペースト材４４は、第１粗面部４４のパターンに沿って、中心から遠い第１チップ搭載部４７ｆの頂点にまで広がる。また、第１チップ搭載部４７ｆの周辺には、粗面部が形成されていないため、第１ペースト材４４は、第１チップ搭載部４７ｆから広がり過ぎない。また、第２チップ搭載部４８ｆおよび第３チップ搭載部４９ｆにおいて、粗面部が形成されていないが、チップ搭載部４８ｆ、４９ｆの面積が小さいので、ペースト材４５、４６がチップ搭載部４８ｆ、４９ｆの全面に広がる。しかし、粗面部が形成されていないので、チップ搭載部４８ｆ、４９ｆから広がり過ぎない。
【０１２５】
以上のように本実施の形態１〜３に係る半導体装置は、ペースト材のしみだし、ブリード、這い上がりを抑制することができ、ペースト材の濡れ性改善が期待できる。その結果、リードフレームと封止樹脂との接着性が向上して、信頼性の高い半導体装置となる。
【０１２６】
また、ダイパッドの粗面部以外の領域の面粗度をインナーリードの面粗度より低く形成してもよい。
【０１２７】
実施の形態２および３に係る半導体装置は、実施の形態１の半導体装置と同様ＱＦＰである。もちろんＱＦＮ、ＳＯＰ、ミニモールド、ＤＩＰ、ＳＩＰなどでも同様の構造を形成できる。
【０１２８】
また、リードフレームの構成は、各態様例に限定されず、粗面部の数、大きさ、半導体チップの数、大きさ、ペースト材の粘度などにより適宜設定することができる。
【０１２９】
また、実施の形態１〜３に係る半導体装置において、粗面部の周辺あるいはチップ搭載部の周辺のダイパッド上に撥水膜を形成してもよい。撥水膜を形成することにより、ペースト材の広がりを抑制することができる。図２４Ａおよび図２４Ｂは、撥水膜の形成工程を示す断面図である。実施の形態１における図２Ｂに示す半導体装置の製造工程の後、あるいは、実施の形態２における図９Ｂに示す半導体装置の製造工程後に、撥水膜の形成工程を行う。
【０１３０】
図２４Ａに示すように、リードフレーム１の撥水膜を形成しない領域を金型である撥水膜形成マスク６６によりマスクする。つぎに、図２４Ｂに示すように、リードフレーム１に撥水材を噴き付ける。このように撥水膜を形成することにより、ペースト材の広がりを制御することができる。
【産業上の利用可能性】
【０１３１】
本発明の半導体装置は、リードフレームと封止樹脂との接着性が高く、ＱＦＰなどのパッケージされた半導体装置として利用可能である。
【図面の簡単な説明】
【０１３２】
【図１】本発明の実施の形態１に係る半導体装置の構成を示す図
【図２Ａ】同上半導体装置の製造工程を示す断面図
【図２Ｂ】図２Ａのつぎの工程を示す断面図
【図２Ｃ】図２Ｂのつぎの工程を示す断面図
【図２Ｄ】図２Ｃのつぎの工程を示す断面図
【図２Ｅ】図２Ｄのつぎの工程を示す断面図
【図２Ｆ】図２Ｅのつぎの工程を示す断面図
【図２Ｇ】図２Ｆのつぎの工程を示す断面図
【図２Ｈ】図２Ｇのつぎの工程を示す断面図
【図２Ｉ】図２Ｈのつぎの工程を示す断面図
【図３】同上半導体装置の第１の態様例に係るダイパッドの構成を示す平面図
【図４】同上半導体装置の第１の態様例に係るダイパッドの変形例の構成を示す平面図
【図５】同上半導体装置の第２の態様例に係るダイパッドの構成を示す平面図
【図６】同上半導体装置の第３の態様例に係るダイパッドの構成を示す平面図
【図７】同上半導体装置の第４の態様例に係るダイパッドの構成を示す平面図
【図８】本発明の実施の形態２に係る半導体装置の構成を示す図
【図９Ａ】同上半導体装置の製造工程を示す断面図
【図９Ｂ】図９Ａのつぎの工程を示す断面図
【図９Ｃ】図９Ｂのつぎの工程を示す断面図
【図９Ｄ】図９Ｃのつぎの工程を示す断面図
【図９Ｅ】図９Ｄのつぎの工程を示す断面図
【図９Ｆ】図９Ｅのつぎの工程を示す断面図
【図９Ｇ】図９Ｆのつぎの工程を示す断面図
【図９Ｈ】図９Ｇのつぎの工程を示す断面図
【図９Ｉ】図９Ｈのつぎの工程を示す断面図
【図９Ｊ】図９Ｊのつぎの工程を示す断面図
【図９Ｋ】図９Ｋのつぎの工程を示す断面図
【図１０】同上半導体装置の第１の態様例に係るダイパッドの構成を示す平面図
【図１１】同上半導体装置の第１の態様例に係るダイパッドの変形例の構成を示す平面図
【図１２】同上半導体装置の第２の態様例に係るダイパッドの構成を示す平面図
【図１３】同上半導体装置の第３の態様例に係るダイパッドの構成を示す平面図
【図１４】同上半導体装置の第４の態様例に係るダイパッドの構成を示す平面図
【図１５】同上半導体装置の第５の態様例に係るダイパッドの構成を示す平面図
【図１６】同上半導体装置の第６の態様例に係るダイパッドの構成を示す平面図
【図１７】本発明の実施の形態３に係る半導体装置の構成を示す図
【図１８】同上半導体装置の第１の態様例に係るダイパッドの構成を示す平面図
【図１９】同上半導体装置の第２の態様例に係るダイパッドの構成を示す平面図
【図２０】同上半導体装置の第３の態様例に係るダイパッドの構成を示す平面図
【図２１】同上半導体装置の第４の態様例に係るダイパッドの構成を示す平面図
【図２２】同上半導体装置の第５の態様例に係るダイパッドの構成を示す平面図
【図２３】同上半導体装置の第６の態様例に係るダイパッドの構成を示す平面図
【図２４Ａ】本発明の実施の形態１〜３における半導体装置に撥水加工する工程を示す断面図
【図２４Ｂ】図２４のつぎの工程を示す断面図
【図２５】従来の半導体装置の構成を示す図
【符号の説明】
【０１３３】
１  リードフレーム
２  ダイパッド
３  インナーリード
４  アウターリード
５  リード
６  吊りリード
７  半導体チップ
８  電極パッド
９  金属細線
１０  ペースト材
１１  封止樹脂
１２、１２ａ〜１２ｅ  粗面部
１３  チップ搭載部
２１、４１  第１半導体チップ
２２、４２  第２半導体チップ
２３、４３  第３半導体チップ
２４、４４  第１ペースト材
２５、４５  第２ペースト材
２６、４６  第３ペースト材
２７、２７ａ〜２７ｇ、４７、４７ａ〜４７ｃ、４７ｅ、４７ｆ  第１チップ搭載部
２８、２８ａ〜２８ｇ、４８、４８ａ〜４８ｃ、４８ｅ、４８ｆ  第２チップ搭載部
２９、２９ｄ、２９ｅ、２９ｇ、４９、４９ａ〜４９ｃ、４９ｆ  第３チップ搭載部
３０、３０ａ〜３０ｄ、３０ｆ、３０ｇ、５０、５０ａ〜５０ｆ  第１粗面部
３１、３１ａ〜３１ｆ、５１、５１ｂ、５１ｅ  第２粗面部
３２、３２ｅ、３２ｇ、５２、５２ａ〜５２ｄ  第３粗面部
３４  溝部
５３  第１ダイパッド
５４  第２ダイパッド
６１  粗化処理マスク
６２  微小粒子
６３  金型
６４  ノズル
６５  コレット
６６  撥水膜形成マスク
６７  撥水材
【図１】
2009152226.tif 000003
【図２Ａ】
2009152226.tif 000004
【図２Ｂ】
2009152226.tif 000005
【図２Ｃ】
2009152226.tif 000006
【図２Ｄ】
2009152226.tif 000007
【図２Ｅ】
2009152226.tif 000008
【図２Ｆ】
2009152226.tif 000009
【図２Ｇ】
2009152226.tif 000010
【図２Ｈ】
2009152226.tif 000011
【図２Ｉ】
2009152226.tif 000012
【図３】
2009152226.tif 000013
【図４】
2009152226.tif 000014
【図５】
2009152226.tif 000015
【図６】
2009152226.tif 000016
【図７】
2009152226.tif 000017
【図８】
2009152226.tif 000018
【図９Ａ】
2009152226.tif 000019
【図９Ｂ】
2009152226.tif 000020
【図９Ｃ】
2009152226.tif 000021
【図９Ｄ】
2009152226.tif 000022
【図９Ｅ】
2009152226.tif 000023
【図９Ｆ】
2009152226.tif 000024
【図９Ｇ】
2009152226.tif 000025
【図９Ｈ】
2009152226.tif 000026
【図９Ｉ】
2009152226.tif 000027
【図９Ｊ】
2009152226.tif 000028
【図９Ｋ】
2009152226.tif 000029
【図１０】
2009152226.tif 000030
【図１１】
2009152226.tif 000031
【図１２】
2009152226.tif 000032
【図１３】
2009152226.tif 000033
【図１４】
2009152226.tif 000034
【図１５】
2009152226.tif 000035
【図１６】
2009152226.tif 000036
【図１７】
2009152226.tif 000037
【図１８】
2009152226.tif 000038
【図１９】
2009152226.tif 000039
【図２０】
2009152226.tif 000040
【図２１】
2009152226.tif 000041
【図２２】
2009152226.tif 000042
【図２３】
2009152226.tif 000043
【図２４Ａ】
2009152226.tif 000044
【図２４Ｂ】
2009152226.tif 000045
【図２５】
2009152226.tif 000046