(57)【要約】【課題】信号配線の寄生容量の増加を抑制しつつ、薄膜トランジスタからのリーク電流の発生を抑制することができる電磁波検出素子を提供する。【解決手段】電磁波に対して遮光性を有する導電性部材により形成され、半導体層６で発生した電荷を収集する下部電極１４を延伸させて、信号配線３のＴＦＴスイッチ４との接続部を含む一部分の電磁波の照射面側に遮光部を形成する。【選択図】図５
2009212120.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部に対応して各々設けられ、前記走査配線にゲート電極が接続され、前記信号配線又は前記各交差部に対応して各々設けられたセンサ部の何れか一方にソース電極が接続され、他方にドレイン電極が接続された薄膜トランジスタと、
前記各交差部毎に、前記検出対象とする電磁波に対して遮光性を有する部材により前記信号配線の前記薄膜トランジスタとの接続部を含む一部分の前記電磁波の照射面側に形成された遮光部と、
を備えた電磁波検出素子。
【請求項２】
前記一部分は、前記信号配線に接続された前記ソース電極又は前記ドレイン電極の何れかの電極の前記信号配線に未接続側の端から当該信号配線の当該電極に対して反対側の端までの距離をＫ１とした場合、前記薄膜トランジスタのチャネル部の信号配線方向の両端から各々距離Ｋ１の同心円と前記信号配線とが交差する交差範囲内の領域である
請求項１記載の電磁波検出素子。
【請求項３】
前記センサ部は、
前記検出対象する電磁波が照射されることにより電荷が発生する半導体層と、
前記検出対象する電磁波に対して遮光性を有する導電性部材により形成され、前記半導体層に発生した電荷を収集する電極と、を有し、
前記遮光部は、前記電荷を収集する電極を前記信号配線の前記一部分の前記照射面側に延伸することにより形成されている
請求項１又は請求項２記載の電磁波検出素子。
【請求項４】
前記遮光部と前記信号配線の間には、比誘電率２〜４、膜厚１〜４μｍの層間絶縁膜が設けられている。
請求項１〜請求項３の何れか１項記載の電磁波検出素子。
【請求項５】
前記遮光部は、さらに前記走査配線の一部分又は全部の前記照射面側に形成されている
請求項１〜請求項４の何れか１項記載の電磁波検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁波検出素子に係り、特に、互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部に対応してセンサ部が設けられ、画像を検出するＴＦＴアクティブマトリクス基板を用いた電磁波検出素子に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（ＴＦＴ（Thin film transistor））がマトリクス状に設けられたアクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（flat panel detector）等の放射線画像検出装置が実用化されている。このＦＰＤは、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
【０００３】
この種の放射線画像検出装置は、種々のタイプのものが提案されており、例えば、放射線を直接電荷に変換して蓄積する直接変換方式や、放射線を一度ＣｓＩ：Ｔｌ、ＧＯＳ（Ｇｄ２Ｏ２Ｓ：Ｔｂ）などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある（例えば、本願出願人による特許文献１）。
【０００４】
一例として、図８には、間接変換型の放射線画像検出装置に用いられる電磁波検出素子１０’の１画素単位の構造を示す平面図が示されており、図９には、図８のＡ−Ａ線断面図が示されている。
【０００５】
図８に示すように、電磁波検出素子１０’は、互いに交差して配設された複数の走査配線１０１’及び複数の信号配線３’の各交差部に対応してセンサ部１０３’及びＴＦＴスイッチ４’が設けられている。
【０００６】
このセンサ部１０３’は、図９に示されるように、光が照射されることにより電荷が発生する半導体層６’、半導体層６’の光が照射される照射面側に光透過性を有する導電性部材により形成され、当該半導体層６’に対してバイアス電圧を印加する上部電極７’、及び半導体層６’の光の非照射面側に形成され、当該半導体層６’に発生した電荷を収集する下部電極１４’を備えている。
【０００７】
また、この電磁波検出素子１０’では、上部電極７にバイアス電圧を供給する共通電極配線２５’が半導体層６’の上層に配置されている。
【０００８】
ＴＦＴスイッチ４’は、センサ部１０３’の下部電極１４’に接続され、光が照射されて下部電極１４’に蓄積された電荷の信号配線３’への読み出しを制御する。
【０００９】
一方、特許文献２には、図１０に示すように、センサ部１０３’内での半導体層６’の面積比率を最大化して光の利用効率（フィルファクタ）を向上させる技術が提案されており、下部電極１４’を信号配線３’及び走査配線１０１’とを重畳させる構成も提案されている。
【特許文献１】特開２０００−１３７０８０号公報
【特許文献２】米国特許５，７７０，８７１号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、図８に示されるように、ＴＦＴスイッチ４’近傍で信号配線３’と下部電極１４’が重畳していない場合は、図９に示されるように、シンチレータで発生した光がこれらの隙間から入射し、裏面に配置された支持基板あるいは回路基板等で散乱して迷光となってＴＦＴスイッチ４’のチャネル部４Ａ’に入射し、この結果、ＴＦＴスイッチ４’からのリーク電流が増加するといった問題があった。
【００１１】
そこで、上記特許文献２に記載の技術を用いて、図１０に示されるように、下部電極１４’を信号配線３’及び走査配線１０１’とを重畳させた場合は、ＴＦＴスイッチ４’のチャネル部４Ａ’への光の入射を防ぐことができるため、ＴＦＴスイッチ４’からのリーク電流を抑制することができる。
【００１２】
しかしながら、このように下部電極１４’を信号配線３’及び走査配線１０１’とを重畳させた場合は、下部電極１４’と信号配線３’との間の寄生容量が大きくなり、このような構造を採用できる製品は限定されてしまう。なお、上記特許文献２では、絶縁膜（Anticoupling Layer）を設けることによりクロストークを２％以下にすることができることが記載されている。
【００１３】
すなわち、電磁波検出素子１０’は、大型化するほど下部電極１４’と信号配線３’との重畳部分が増加して信号配線３’にかかる寄生容量が増加し、寄生容量による電子ノイズが無視できなくなる。このため、例え絶縁膜を設けた場合であっても、下部電極１４’と信号配線３’間の寄生容量が依然として課題となる。
【００１４】
本発明は上記問題点を解消するためになされたものであり、信号配線の寄生容量の増加を抑制しつつ、薄膜トランジスタからのリーク電流の発生を抑制することができる電磁波検出素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の電磁波検出素子は、互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部に対応して各々設けられ、前記走査配線にゲート電極が接続され、前記信号配線又は前記各交差部に対応して各々設けられたセンサ部の何れか一方にソース電極が接続され、他方にドレイン電極が接続された薄膜トランジスタと、前記各交差部毎に、前記検出対象とする電磁波に対して遮光性を有する部材により前記信号配線の前記薄膜トランジスタとの接続部を含む一部分の前記電磁波の照射面側に形成された遮光部と、を備えている。
【００１６】
本発明の電磁波検出素子は、センサ部の検出対象とする電磁波によりスイッチング特性が変化する薄膜トランジスタにより、当該検出対象とする電磁波が照射されてセンサ部に蓄積された電荷の信号配線への読み出しが制御されている。
【００１７】
そして、本発明では、検出対象とする電磁波に対して遮光性を有する部材による遮光部が、信号配線の薄膜トランジスタとの接続部を含む一部分の電磁波の照射面側に形成されている。
【００１８】
このように、本発明の電磁波検出素子は、検出対象とする電磁波に対して遮光性を有する部材による遮光部を、信号配線の薄膜トランジスタとの接続部を含む一部分にのみ形成しているので、信号配線の寄生容量の増加を抑制しつつ、薄膜トランジスタからのリーク電流の発生を抑制することができる。
【００１９】
なお、上記電磁波検出素子は、前記一部分が、前記信号配線に接続された前記ソース電極又は前記ドレイン電極の何れかの電極の前記信号配線に未接続側の端から当該信号配線の当該電極に対して反対側の端までの距離をＫ１とした場合、前記薄膜トランジスタのチャネル部の信号配線方向の両端から各々距離Ｋ１の同心円と前記信号配線とが交差する交差範囲内の領域であることが好ましい。なお、前記何れかの電極は、信号配線にソース電極が接続されている場合、ソース電極であり、信号配線にドレイン電極が接続されている場合、ドレイン電極である。
【００２０】
また、上記電磁波検出素子は、前記センサ部が、前記検出対象する電磁波が照射されることにより電荷が発生する半導体層と、前記検出対象する電磁波に対して遮光性を有する導電性部材により形成され、前記半導体層に発生した電荷を収集する電極と、を有し、前記遮光部を、前記電荷を収集する電極を前記信号配線の前記一部分の前記照射面側に延伸することにより形成してもよい。
【００２１】
また、上記電磁波検出素子は、前記遮光部と前記信号配線の間に、比誘電率２〜４、膜厚１〜４μｍの層間絶縁膜を設けてもよい。
【００２２】
また、上記電磁波検出素子は、前記遮光部を、さらに前記走査配線の一部分又は全部の前記照射面側に形成してもよい。
【００２３】
ここで、前記電磁波は上記センサ部で主として検出される電磁波を意味し、たとえば間接変換方式の放射線画像検出装置に用いられる電磁波検出素子の場合はシンチレータによって発せられる光がこれに相当する。したがって、前記半導体層のシンチレータと向き合う側が電磁波照射面となり、シンチレータとは反対側が電磁波の非照射面となる。
【発明の効果】
【００２４】
このように、本発明によれば、検出対象とする電磁波に対して遮光性を有する部材による遮光部を、信号配線の薄膜トランジスタとの接続部を含む一部分にのみ形成しているので、信号配線の寄生容量の増加を抑制しつつ、薄膜トランジスタからのリーク電流の発生を抑制することができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下では、本発明を、放射線画像検出装置１００に適用した場合について説明する。
【００２６】
［第１の実施の形態］
図１には、第１の実施の形態に係る放射線画像検出装置１００の全体構成が示されている。ただし、放射線を光に変換するシンチレータは省略されている。
【００２７】
同図に示すように、本実施の形態に係る放射線画像検出装置１００は、電磁波検出素子１０を備えている。
【００２８】
電磁波検出素子１０は、後述する上部電極と半導体層と下部電極を備え、照射された放射線をシンチレータで変換した光を受けて電荷を蓄積するセンサ部１０３と、センサ部１０３に蓄積された電荷を読み出すためのＴＦＴスイッチ４と、を含んで構成される画素が２次元状に多数設けられている。
【００２９】
また、電磁波検出素子１０には、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記センサ部１０３に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。
【００３０】
各信号配線３には、当該信号配線３に接続された何れかのＴＦＴスイッチ４がＯＮされることによりセンサ部１０３に蓄積された電荷量に応じた電気信号が流れる。各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されており、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。
【００３１】
信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各センサ部１０３に蓄積された電荷量を検出する。
【００３２】
この信号検出回路１０５及びスキャン信号制御装置１０４には、信号検出回路１０５において検出された電気信号に所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。
【００３３】
次に、図２及び図３を参照して、本実施形態に係る電磁波検出素子１０についてより詳細に説明する。なお、図２には、本実施形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図３には、図２のＡ−Ａ線断面図が示されている。
【００３４】
図３に示すように、電磁波検出素子１０は、無アルカリガラス等からなる絶縁性の基板１上に、走査配線１０１、ゲート電極２が形成されており、走査配線１０１とゲート電極２は接続されている（図２参照。）。走査配線１０１及びゲート電極２が形成された配線層（以下、この配線層を「第１信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００３５】
この走査配線１０１及びゲート電極２上には、走査配線１０１及びゲート電極２を覆い一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。この絶縁膜１５は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ（Chemical Vapor Deposition）成膜により形成される。
【００３６】
絶縁膜１５上のゲート電極２上には、半導体活性層８が島状に形成されている。この半導体活性層８は、例えば、アモルファスシリコン膜からなる。
【００３７】
これらの上層には、ソース電極９、及びドレイン電極１３が形成されており、半導体活性層８のソース電極９とドレイン電極１３と間の部分が、ＴＦＴスイッチ４のチャネル部４Ａとなる。このソース電極９及びドレイン電極１３が形成された配線層には、ソース電極９、ドレイン電極１３とともに、信号配線３が形成されている。ソース電極９は信号配線３に接続されている（図２参照。）。信号配線３、ソース電極９及びドレイン電極１３が形成された配線層（以下、この配線層を「第２信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。
【００３８】
このソース電極９及びドレイン電極１３と半導体活性層８との間にはコンタクト層（不図示）が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。これらによりスイッチング用のＴＦＴスイッチ４が構成される。
【００３９】
これら半導体活性層８、ソース電極９、ドレイン電極１３、及び信号配線３を覆い、基板１上の画素が設けられた領域のほぼ全面（ほぼ全領域）には、ＴＦＴ保護膜層１１が形成されている。このＴＦＴ保護膜層１１は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００４０】
このＴＦＴ保護膜層１１上には、塗布型の層間絶縁膜１２が形成されている。この層間絶縁膜１２は、低誘電率（比誘電率εｒ＝２〜４）の感光性の有機材料（例えば、ポジ型感光性アクリル系樹脂：メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料など）により１〜４μｍの膜厚で形成されている。本実施の形態に係る電磁波検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の寄生容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層６の形状が平坦化されるため、半導体層６の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この層間絶縁膜１２及びＴＦＴ保護膜層１１には、ドレイン電極１３と対向する位置にコンタクトホール１６が形成されている。
【００４１】
層間絶縁膜１２上には、コンタクトホール１６を埋めつつ、画素領域を覆うと共に、信号配線３のＴＦＴスイッチ４との接続部を含む一部分（図２参照。）を上面側から覆うように、センサ部１０３の下部電極１４が形成されている。下部電極１４は、コンタクトホール１６を介してＴＦＴスイッチ４のドレイン電極１３と接続されている。
【００４２】
この下部電極１４には、チャネル部４Ａへの光の入射を抑制するため遮光性メタルを採用しており、例えば、Ａｌ、Ｃｕ、若しくはＭｏ、又はＡｌ、Ｃｕ、Ｍｏの何れかを主体とする合金膜、積層膜が採用される。本実施の形態では、一例として、ＭｏＷ膜２００nmを採用している。
【００４３】
ここで、図５を参照して、下部電極１４により信号配線３を覆う範囲について説明する。
【００４４】
本実施形態に係る電磁波検出素子１０では、ソース電極９の信号配線３に未接続側の端から当該ソース電極９に接続された信号配線３の当該ソース電極９に対して反対側の端までの距離をＫ１とした場合、チャネル部４Ａの信号配線３方向の両端から各々距離Ｋ１の同心円と信号配線３とが交差する交差範囲Ｒ内の領域を信号配線３もしくは下部電極１４で遮光することが好ましく、最大の効果が得られる理想的な交差量である。
【００４５】
例えば、信号配線３と下部電極１４との交差する部分を交差範囲Ｒ以上長くした場合は、信号配線３と下部電極１４間の寄生容量が増加するため、信号検出回路１０５でのＳＮ比が劣化する一方で、ＴＦＴスイッチ４に下部電極１４の非配置部側（図３の下面側）から光が入射するため効果が小さい。
【００４６】
一方、信号配線３と下部電極１４との交差する部分を交差範囲Ｒよりも短くした場合は、下部電極１４の信号配線３方向の両サイドからの光入射は交差量の減少にともない増加するが、信号配線３と下部電極１４間の寄生容量が減少して信号検出回路１０５でのＳＮ比が改善するため、一定の効果が得られる。
【００４７】
したがって、下部電極１４が覆う範囲は上記交差範囲Ｒ以下とすることが望ましい。
【００４８】
一方、下部電極１４（図３参照。）上には、フォトダイオードとして機能する半導体層６が形成されている。本実施の形態では、半導体層６として、ＰＩＮ構造のフォトダイオードを採用しており、下層からｎ＋層、ｉ層、ｐ＋層を順に積層して形成する。
【００４９】
この半導体層６上には、上部電極７が形成されている。この上部電極７には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。
【００５０】
そして、上部電極７及び層間絶縁膜１２上には保護絶縁膜１７が形成されている。保護絶縁膜１７はＴＦＴ保護膜層１１と同じく、例えば、ＳｉＮx 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００５１】
この保護絶縁膜１７上には、共通電極配線２５がＡｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金あるいは積層膜で形成される。
【００５２】
さらに、保護絶縁膜１７には、共通電極配線２５と上部電極７を接続するためコンタクト部２７が設けられている。
【００５３】
このコンタクト部２７には、中央に保護絶縁膜１７の形成されたコンタクトホール２７Ａが設けられており、コンタクトホール２７Ａを覆うようにコンタクト２７Ｂが設けられている。共通電極配線２５は、保護絶縁膜１７に設けられたコンタクト部２７を介して上部電極７と電気的に接続される。
【００５４】
このように形成された電磁波検出素子１０には、図４に示すように、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【００５５】
次に、図６（Ａ）〜（Ｊ）を参照して、第１の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。
【００５６】
まず、基板１上に、第１信号配線層として、ゲート電極２、走査配線１０１を形成する（図６（Ａ））。この第１信号配線層は、Ａｌ、Ａｌ合金等の低抵抗金属、若しくは高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００〜３００ｎｍ前後でスパッタリング法にて基板１上に堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第１信号配線層が完成する。
【００５７】
次に、第１信号配線層上に、絶縁膜１５、半導体活性層８、コンタクト層（不図示）を順次堆積する（図６（Ｂ））。絶縁膜１５はＳｉＮｘからなり膜厚は２００〜６００ｎｍ、半導体活性層８はアモルファスシリコンからなり膜厚２０〜２００ｎｍ前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚１０〜１００ｎｍ前後で、Ｐ−ＣＶＤ（Plasma-Chemical Vapor Deposition）法にて堆積する。その後、第１信号配線層と同様に、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層８と不純物添加半導体によるコンタクト層を絶縁膜１５に対し選択的にドライエッチングすることにより半導体活性領域を形成する。
【００５８】
次に、絶縁膜１５、及び半導体活性層８の上層に、第２信号配線層として、信号配線３、ソース電極９、ドレイン電極１３を形成する（図６（Ｃ））。この第２信号配線層は、第１信号配線層と同様に、Ａｌ、Ａｌ合金等の低抵抗金属、若しくは高融点金属からなるバリアメタル層との積層膜、又はＭｏ等の高融点金属膜単層からなり、膜厚が１００〜３００ｎｍ前後である。第１信号配線層と同様に、フォトリソグラフィー技術にてパターンニングを行い、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その際、選択的にエッチング法を採用することにより絶縁膜１５は除去されない。ドライエッチ法にて、コンタクト層と半導体活性層８の一部を除去しチャネル領域を形成する。
【００５９】
次に、上記のように形成された層の上層に、ＴＦＴ保護膜層１１及び層間絶縁膜１２を順次形成する（図６（Ｄ））。ＴＦＴ保護膜層１１及び層間絶縁膜１２は無機材料単体の場合や、無機材料からなる保護絶縁膜と有機系材料からなる層間絶縁膜の積層により形成する場合や、有機系からなる層間絶縁膜単層により形成する場合がある。本実施形態では、下層の共通電極配線２５と下部電極１４間との静電容量を抑制する一方で、ＴＦＴスイッチ４の特性を安定させるため感光性の層間絶縁膜１２と無機材料からなるＴＦＴ保護膜層１１の積層構造としており、例えば、ＣＶＤ成膜によりＴＦＴ保護膜層１１を形成し、塗布系材料である感光性の層間絶縁膜１２材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行なって各層を形成する。
【００６０】
次に、フォトリソグラフィー技術によりＴＦＴ保護膜層１１をパターンニングする（図６（Ｅ））。なお、ＴＦＴ保護膜１１を配置しない場合には、このステップは必要ない。
【００６１】
次に、上記の層の上層にＡｌ系材料、若しくはＩＴＯ等の金属材料をスパッタリング法により堆積する。膜厚は２０〜２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして下部電極１４を形成する（図６（Ｆ））。なお、この下部電極１４は、上述したように、画素領域を覆うと共に、信号配線３のＴＦＴスイッチ４との接続部を含む一部分を上面側から覆うように形成する。
【００６２】
次に、ＣＶＤ法で下層より順にｎ＋、ｉ、ｐ＋の各層を堆積して半導体層６を形成する（図６（Ｇ））。膜厚は、それぞれｎ＋層５０〜５００ｎｍ、ｉ層０．２〜２μｍ、ｐ＋層５０〜５００ｎｍである。半導体層６は各層を順に積層してフォトリソグラフィー技術により、半導体層６をパターンニングし、ドライエッチ、若しくはウェットエッチによる下層の層間絶縁膜１２との選択エッチすることにより完成する。
【００６３】
ここでは、ｎ＋、ｉ、ｐ＋の順で積層したが、ｐ＋、ｉ、ｎ＋の順で積層し、ＰＩＮダイオードとしてもかまわない。この場合、ＴＦＴスイッチ４はソース電極９とドレイン電極１３が逆となる。
【００６４】
次に、上部電極７及び保護絶縁膜１７を形成する（図６（Ｈ））。上部電極７は上記のようにして形成された層の上層に、ＩＴＯ等の透明電極材料をスパッタリング法により堆積する。膜厚は２０〜２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、ＩＴＯ用のエッチャント等によるウェットエッチ法か、ドライエッチ法にて上部電極７をパターンニングする。保護絶縁膜１７は、上部電極７及び層間絶縁膜１２を覆うようにＳｉＮｘ膜を堆積する。膜厚は１００〜５００ｎｍ前後である。その後、フォトリソグラフィー技術にてパターンニングを行い、ドライエッチ法にてパターンニングしてコンタクトホール２７Ａを形成する。
【００６５】
次に、共通電極配線２５及びコンタクト部２７を形成する（図６（Ｉ））。共通電極配線２５及びコンタクト２７Ｂは、上記のようにして形成された層の上層に、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金等の金属材料をスパッタリング法により堆積する。膜厚は１００〜５００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして共通電極配線２５及びコンタクト２７Ｂを形成する。
【００６６】
最後にこのように形成された電磁波検出素子１０に接着樹脂２８等を用いてＧＯＳからなるシンチレータ３０が貼り付けることにより、図４に示すような電磁波検出素子１０が形成される。
【００６７】
次に、上記構造の放射線画像検出装置１００の動作原理について説明する。
【００６８】
図４の上方からＸ線が照射されると、照射されたＸ線は、シンチレータ３０に吸収され、可視光に変換される。Ｘ線は、図４の下方から照射してもかまわない。この場合にも、Ｘ線はシンチレータ３０に吸収され、可視光に変換される。シンチレータ３０から発生する光量は、通常の医療診断用のＸ線撮影では０．５〜２μＷ／ｃｍ2である。この発生した光は、接着樹脂２８の層を通過して、ＴＦＴアレイ基板上にアレイ状に配置されたセンサ部１０３の半導体層６に照射される。
【００６９】
電磁波検出素子１０には、半導体層６が各画素単位に分離して備えられている。半導体層６は、共通電極配線２５を介して上部電極７から所定のバイアス電圧が印加されており、光が照射されると内部に電荷が発生する。例えば、半導体層６が下層からｎ＋層、ｉ層、ｐ＋層（ｎ＋アモルファスシリコン、アモルファスシリコン、ｐ＋アモルファスシリコン）の順に積層したＰＩＮ構造の場合は、上部電極７に負のバイアス電圧が印加されるものとされており、Ｉ層の膜厚が１μｍ程度の場合、印加されるバイアス電圧が−５〜−１０Ｖ程度である。半導体層６には、このような状態で光が未照射の場合、数〜数＋ｐＡ／ｍｍ２以下の電流しか流れない。一方、半導体層６には、このような状態で光が照射（１００μＷ／ｃｍ２）されると、０．３μＡ／ｍｍ２程度の明電流が発生する。この発生した電荷は下部電極１４により収集される。下部電極１４は、ＴＦＴスイッチ４のドレイン電極１３と接続されており、ＴＦＴスイッチ４のソース電極９は、信号配線３に接続されている。画像検出時には、ＴＦＴスイッチ４のゲート電極２に負バイアスが印加されてオフ状態に保持されており、下部電極１４に収集された電荷が蓄積される。
【００７０】
画像読出時には、ＴＦＴスイッチ４のゲート電極２に走査配線１０１を介して順次ＯＮ信号（＋１０〜２０Ｖ）が印加される。これにより、ＴＦＴスイッチ４が順次ＯＮされることにより下部電極１４に蓄積された電荷量に応じた電気信号が信号配線３に流れ出す。信号検出回路１０５は、信号配線３に流れ出した電気信号に基づいて各センサ部１０３に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、電磁波検出素子１０に照射されたＸ線により示される画像を示す画像情報を得ることができる。
【００７１】
ところで、本実施の形態に係る電磁波検出素子１０は、下部電極１４を延伸させて信号配線３のＴＦＴスイッチ４との接続部を含む一部分を上面側（シンチレータ３０側）を覆うように形成している。これにより、シンチレータ３０で発生して信号配線３とソース電極９の接続部に入射する光が下部電極１４により遮断されて迷光となることが抑制されるため、リーク電流の増加を抑制することができる。
【００７２】
また、本実施の形態に係る電磁波検出素子１０は、下部電極１４を信号配線３の一部分でしか重畳させていないため、信号配線３の寄生容量の増加を抑制することができる。
【００７３】
また、本実施形態に係る電磁波検出素子１０は、下部電極１４を延伸させて信号配線３のＴＦＴスイッチ４との接続部を含む一部分を覆う遮光部を兼ねさせているため、電磁波検出素子１０に別層として遮光部を形成する必要がない。
【００７４】
［第２の実施の形態］
次に、下部電極１４を、走査配線１０１とも重畳させる場合について説明する。
【００７５】
図７には、第２の実施形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されている。なお、図７における図２と同一部分については説明を省略する。また、図７のＡ−Ａ線断面図は上述した図３と同様であるため、説明を省略する。
【００７６】
本実施の形態では、センサ部１０３の下部電極１４が、コンタクトホール１６を埋めつつ、画素領域を覆うと共に、信号配線３のＴＦＴスイッチ４との接続部を含む一部分を上面側から覆い、さらに、走査配線１０１の全部を上面側から覆うように形成されている。
【００７７】
このように、本実施の形態に係る電磁波検出素子１０は、下部電極１４を走査配線１０１の全部を上面側から覆うように形成しているので、走査配線１０１側からの光の入射も防ぐことができ、さらに迷光の影響を抑制できるため、リーク電流の増加をさらに抑制することができる。
【００７８】
なお、上記各実施の形態によれば、下部電極１４を延伸させて遮光部を兼ねさせる場合について説明したが、下部電極１４とは別に光に対して遮光性を有する部材により遮光部を形成してもよい。
【００７９】
また、上記各実施の形態によれば、共通電極配線２５を信号配線３と並行に形成しているので、信号配線３が共通電極配線２５と交差しなくなり、信号配線３に共通電極配線２５と交差したことによる配線の寄生容量の増加を防ぐことができるため、信号配線３に発生する電子ノイズを低減することができる。
【００８０】
また、上記各実施の形態では、共通電極配線２５を信号配線３と並行に形成した場合について説明したが、本発明はこれに限定されるものではなく、例えば、共通電極配線２５を走査配線１０１と並行に形成してもよい。
【００８１】
また、上記各実施の形態では、検出対象とする電磁波としてＸ線を検出することにより画像を検出する放射線画像検出装置１００に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい
その他、上記各実施の形態で説明した放射線画像検出装置１００の構成（図１参照。）及び電磁波検出素子１０の構成（図２〜図７）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【図面の簡単な説明】
【００８２】
【図１】第１及び第２の実施の形態に係る放射線画像検出装置の全体構成を示す構成図である。
【図２】第１の実施の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図３】第１及び第２の実施の形態に係る電磁波検出素子の線断面図である。
【図４】第１の実施の形態に係るシンチレータが貼り付けられた電磁波検出素子の線断面図である。
【図５】下部電極により覆う範囲の説明の供する図である。
【図６】第１の実施の形態に係る電磁波検出素子の製造工程を説明するための図である。
【図７】第２の実施の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図８】従来の電磁波検出素子の１画素単位の構成を示す平面図である。
【図９】従来の電磁波検出素子の線断面図である。
【図１０】従来の電磁波検出素子の１画素単位の他の構成を示す平面図である。
【符号の説明】
【００８３】
２    ゲート電極
３    信号配線
６    半導体層
４    ＴＦＴスイッチ（薄膜トランジスタ）
４Ａ  チャネル部
９    ソース電極
１０  電磁波検出素子
１２  層間絶縁膜
１３  ドレイン電極
１４  下部電極（遮光部、電極）
１０１  走査配線
１０３  センサ部
Ｒ    交差範囲
【図１】
2009212120.tif 000003
【図２】
2009212120.tif 000004
【図３】
2009212120.tif 000005
【図４】
2009212120.tif 000006
【図５】
2009212120.tif 000007
【図６】
2009212120.tif 000008
【図７】
2009212120.tif 000009
【図８】
2009212120.tif 000010
【図９】
2009212120.tif 000011
【図１０】
2009212120.tif 000012