(57)【要約】【課題】  ゲート線駆動回路がアレイ基板に形成された画像表示装置において、ゲート線駆動回路の寄生容量を低減し、ゲート線駆動回路の消費電力を抑え、誤動作を防止する。【解決手段】  ゲート線駆動回路が形成されたアレイ基板と、このアレイ基板に対向するカラーフィルタ基板と、このカラーフィルタ基板に形成され、表示領域の周辺を遮光する遮光層とを具備し、少なくとも前記ゲート線駆動回路に対向する領域に形成される遮光層は樹脂により構成されている。【選択図】  図２
2009069776.tif 000002
【特許請求の範囲】
【請求項１】
ゲート線駆動回路が形成されたアレイ基板と、
該アレイ基板と間隙を持って対向するカラーフィルタ基板と、
該カラーフィルタ基板に形成され、表示領域の周辺を遮光する遮光層とを具備し、
少なくとも前記ゲート線駆動回路に対向する領域に形成される前記遮光層は樹脂により構成されていることを特徴とする画像表示装置。
【請求項２】
前記カラーフィルタ基板のアレイ基板に対向していない面において、透明導電膜が配設され、
該透明導電膜は前記表示領域を覆うように配設され、前記ゲート線駆動回路に対応する領域には、配設しないことを特徴とする請求項１記載の画像表示装置。
【請求項３】
ゲート線駆動回路が形成されたアレイ基板と、
該アレイ基板に対向するカラーフィルタ基板のアレイ基板に対向していない面に導電膜が配設され、
該導電膜は、前記ゲート線駆動回路に対応する領域はメッシュパターン形状に配設されていることを特徴とする画像表示装置。
【請求項４】
前記導電膜は、透明導電層であることを特徴とする請求項３に記載の画像表示装置。
【請求項５】
前記導電膜は、遮光層であることを特徴とする請求項３に記載の画像表示装置。
【請求項６】
請求項２から請求項５のいずれか一項に記載の画像表示装置であって、
前記アレイ基板上に形成された画素電極と対向電極との間で生ずる前記アレイ基板にほぼ平行な電界によって光の透過率を制御する画像表示装置。
【請求項７】
請求項１から請求項６のいずれか記載の画像表示装置であって、
前記ゲート線駆動回路を構成するトランジスタは、非晶質シリコン薄膜トランジスタであることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関するもので、特にゲート駆動回路に非晶質シリコン薄膜トランジスタを採用した液晶表示装置に適用して好適なものである。
【背景技術】
【０００２】
液晶表示装置等の画像表示装置において、表示パネルを走査するためのゲート線駆動回路（走査線駆動回路）としては、表示信号の１フレーム期間で一巡するシフト動作を行うシフトレジスタを用いることができる。当該シフトレジスタは、表示装置の製造プロセスにおける工程数を少なくするために、同一導電型の電界効果トランジスタのみで構成されることが望ましい。
【０００３】
ゲート線駆動回路のシフトレジスタを非晶質シリコン薄膜トランジスタ（以下「ａ−Ｓｉ ＴＦＴ」）で構成した表示装置は、大面積化が容易で且つ生産性が高く、例えばノート型ＰＣ、携帯情報端末（ＰＤＡ）、マルチ・メディア・プレーヤ（ＰＭＰ）、簡易型カーナビゲーションシステム（ＰＮＤ：Personal Navigation Device）の画面などに採用されている（非特許文献１参照）。
【０００４】
また、液晶表示装置等の画像表示装置は、複数のゲート線と複数のソース線およびゲート線駆動回路が具備されたアレイ基板、アレイ基板と向かい合うカラーフィルタ基板を具備する。カラーフィルタ基板には、ガラス基板上に着色パターン（赤、緑、青色）が設けられている。この着色層の隙間から入射光が漏れると画像表示装置のコントラストが低下するため、その間に光を遮光する遮光層が形成される。この遮光層は、通常金属膜であるクロムが用いられる。この遮光層は、バックライトの光漏れを防止するため、表示領域以外の周辺領域にも具備されている（特許文献１、図１および段落［００１４］参照）。
一方、画素電極と対向電極との間に発生するアレイ基板と平行な電界の成分によって液晶層の光透過率を制御する、所謂ＩＰＳ型液晶表示装置においては、カラーフィルタ基板と偏光板との間に導電層を設け、外部からの静電気等に対するシールド機能を備えた構成が周知である（特許文献２、図１のＣおよび段落［００１３］参照）。
【０００５】
【特許文献１】特開平６−３６８３号公報
【特許文献２】特開平９−２６９５０７公報
【非特許文献１】Jin Young Choi, Jin Jeon, Jong Heon Han, Seob Shin, Se Chun Oh, Jun Ho Song, Kee Han Uh, and Hyung Guel Kim、「A Compact and Cost-efficient TFT-LCD through the Triple-Gate Pixel Structure」、２７４頁〜２７６頁、ＳＩＤ  '０６  ＤＩＧＥＳＴ
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ゲート線駆動回路が表示パネルのアレイ基板に形成された構造では、ゲート線駆動回路とカラーフィルタ基板に形成された導電性の遮光層（クロム）との間や透明導電膜との間で、寄生容量が発生する。このような寄生容量はゲート線駆動回路での消費電力を増加させたり、誤動作を誘発する。特に、ａ−ｓｉ ＴＦＴで構成したゲート線駆動回路の場合、この回路内の信号振幅は、例えばＨｉｇｈ電圧が２４Ｖ、Ｌｏｗ電圧が−６Ｖとすれば、電位差が３０Ｖと非常に大きく、消費電力の問題が大きな問題となっている。
【０００７】
本発明は以上のような課題を解決するためになされたものであり、ゲート線駆動回路の寄生容量を低減し、ゲート線駆動回路の消費電力を抑え、誤動作を防止することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る画像表示装置は、ゲート線駆動回路が形成されたアレイ基板と、このアレイ基板に対向するカラーフィルタ基板と、このカラーフィルタ基板に形成され、表示領域の周辺を遮光する遮光層とを具備しており、少なくとも前記ゲート線駆動回路に対向する領域に形成される遮光層は樹脂により構成されていることを特徴とする。
【発明の効果】
【０００９】
ゲート線駆動回路がアレイ基板に形成された画像表示装置において、ゲート線駆動回路の寄生容量を低減し、ゲート線駆動回路の消費電力を抑え、誤動作を防止することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一符号を付してある。
【００１１】
実施の形態１．
図１は、実施の形態１による表示装置の平面図であり、図２は図１のIII−III線に沿って切断した断面図である。図１に示すように、本実施の形態による表示装置４００は、表示パネル３００と、前記表示パネル３００に具備されて前記表示パネル３００に駆動信号をそれぞれ出力するソース線ドライバＩＣ１５０およびゲート線駆動回路１６０で構成される。
さらに図１および２で示した表示パネル３００は、第１基板１１０、その基板上に配設された複数のゲート線（ＧＬ１〜ＧＬｎ）、このゲート線と絶縁層を介して交差する複数のソース線（ＳＬ１〜ＳＬｍ）、およびそれらの交差部に配置された複数の画素電極ＰＥ、この画素電極ＰＥを駆動する薄膜トランジスタ（以後ＴＦＴと称す）などで構成されるアレイ基板１００と、このアレイ基板１００と向かい合うカラーフィルタ基板２００と、前記アレイ基板１００と前記カラーフィルタ基板２００との所定の間隙に狭持された液晶層３３０および、該液晶層３３０を保持し、前記アレイ基板１００と前記カラーフィルタ基板２００とを前記所定の間隙を持って結合させるシール材３５０にて構成される。
前記ソース線ドライバＩＣ１５０の各出力は、前記ソース線（ＳＬ１〜ＳＬｍ）に夫々接続され、各ソース線にソース駆動信号を印加する。同様に前記ゲート線駆動回路１６０の各出力は、前記ゲート線（ＧＬ１〜ＧＬｎ）に夫々接続され、各ゲート線にゲート駆動信号を印加する。カラーフィルタ基板２００のアレイ基板と対向する面上には対向電極ＣＥが形成されており、前記画素電極ＰＥとの間に生成される電界によって液晶層３３０の光透過率が制御される。また、前記ＴＦＴのドレイン電極と共通電極（非図示）間には、補助容量Ｃが画素毎に配設されている。
図１では、画像を表示する表示領域ＤＡに対応して、マトリクス状に配置された複数画素の中で、第１ゲート線ＧＬ１と第１ソース線ＳＬ１との交差部に配置された画素電極ＰＥ１、ＴＦＴ（ＴＲ１）、対向電極ＣＥおよび補助容量Ｃ１に関して、特にその接続図を示しているが、他の画素（非図示）についても同様である。
【００１２】
前記表示パネル３００は、前記表示領域ＤＡ、この表示領域ＤＡを取り囲むように配置された第１周辺領域ＰＡ１、この第１周辺領域ＰＡＩの外側に隣接した第２周辺領域ＰＡ２を含む。
前述したように、前記表示領域ＤＡに対応して、前記アレイ基板１００の第１基板１１０上には、第１〜第ｎゲート線ＧＬ１〜ＧＬｎおよび第１〜第ｍソース線ＳＬ１〜ＳＬｍが形成される。
また前記複数のＴＦＴのうち、第１ＴＦＴ（ＴＲ１）のゲート電極は前記第１ゲート線ＧＬ１と電気的に接続され、前記第１ＴＦＴ（ＴＲ１）のソース電極は前記第１ソース線ＳＬ１と電気的に接続され、前記ＴＦＴ（ＴＲ１）のドレイン電極は前記複数の画素電極のうち、第１画素電極ＰＥ１と第１補助容量Ｃ１に接続される。
【００１３】
図２に示したように前記表示領域ＤＡに対応して、前記カラーフィルタ基板２００の第２基板２１０上には、赤、緑および青色画素Ｒ、Ｇ、Ｂを含むカラーフィルタ層２２０および前記赤、緑、青のうちの隣接する２つの色画素の間に形成された第１遮光層２３０が配置される。また、前記周囲領域ＰＡ１に対応して、前記第２基板２１０上の前記第１遮光層２３０に隣接して第２遮光層２４０が配置される。この第１および第２遮光層は樹脂で形成される。具体的には、カーボンブラック、無機顔料、有機顔料などをポリイミド樹脂、アクリル樹脂等の樹脂中に分散させたものである。
一方、前記第２周辺領域ＰＡ２において、前記第１基板１１０は、前記第２基板２１０より長く（図１の例では上方に）延在され、前記ソース線ドライバＩＣ１５０が実装されている。このソース線ドライバＩＣ１５０から出力される前記第１駆動信号は第１〜第ｍソース信号を含み、前記第２周辺領域ＰＡ２に形成された複数のソース線引き出し配線を介して前記第１〜第ｍソース線ＳＬ１〜ＳＬｍに夫々印加される。
【００１４】
一方、額縁状の前記第１周辺領域ＰＡ１の一辺（図１では左辺）には、前記複数のＴＦＴおよび前記表示領域ＤＡの形成工程と同一の工程を通じて同時に生成された前記ゲート線駆動回路１６０が配置されている。（従って、前記ゲート線駆動回路１６０を構成するトランジスタはａ−Ｓｉ ＴＦＴである。）
このゲート線駆動回路１６０は、前記表示領域ＤＡに形成された前記第１〜第ｎゲート線ＧＬ１〜ＧＬｎと電気的に接続される。前記ゲート線駆動回路１６０から出力された前記第２駆動信号は、第１〜第ｎゲート信号(ＯＵＴ１〜ＯＵＴｎ)を含み、前記第１〜第ｎゲート信号は、前記第１〜第ｎゲート線ＧＬ１〜ＧＬｎに印加される。
前記カラーフィルタ基板２００と前記アレイ基板１００は、前記カラーフィルタ層２２０や対向電極ＣＥが形成された面と前記表示領域ＤＡが形成された面が対向配置され、前記２枚の基板を固着する前記シール材３５０と共に前記液晶層３３０を狭持している。
【００１５】
次に、前記ゲート線駆動回路１６０の回路構成および動作について、図３乃至７を用いて詳しく説明する。図３はゲート線駆動回路を構成するシフトレジスタの複数段分の構成を示す図である。また、図４はゲート線駆動回路を構成するシフトレジスタの一段分（単位シフトレジスタ）の構成を示す回路図である。図３のシフトレジスタは、縦続接続したｎ個の単位シフトレジスタＳＲ１，ＳＲ２，ＳＲ３，・・・，ＳＲｎと、最後段の単位シフトレジスタＳＲｎのさらに後段に設けられたダミーの単位シフトレジスタＳＲＤとから成っている（以下、単位シフトレジスタＳＲ１,ＳＲ２・・・ＳＲｎ,ＳＲＤを「単位シフトレジスタＳＲ」と総称する）。単位シフトレジスタＳＲのそれぞれが図４の回路となる。
【００１６】
また図３に示すクロック発生器３１は、互いに逆相の（活性期間が重ならない）２相のクロック信号ＣＬＫＡ，ＣＬＫＢを複数の単位シフトレジスタＳＲに供給するものである。ゲート線駆動回路では、これらクロック信号ＣＬＫＡ，ＣＬＫＢは、表示装置の走査周期に同期したタイミングで順番に活性化するよう制御される。
【００１７】
図３および図４に示すように、各単位シフトレジスタＳＲは、入力端子ＩＮ１、出力端子ＯＵＴ、クロック端子ＣＫ１およびリセット端子ＲＳＴを有している。また各単位シフトレジスタＳＲには、第１電源端子Ｓ１を介して低電位側電源電位ＶＳＳ（＝０Ｖ）が供給され、第２電源端子Ｓ２を介して高電位側電源電位ＶＤＤがそれぞれ供給される（図３では非図示）。
【００１８】
図４の如く、単位シフトレジスタＳＲの出力段は、出力端子ＯＵＴとクロック端子ＣＫ１との間に接続するトランジスタＱ１と、出力端子ＯＵＴと第１電源端子Ｓ１との間に接続するトランジスタＱ２とにより構成されている。（以下、“トランジスタ”はａ−Ｓｉ ＴＦＴである。）即ち、トランジスタＱ１は、クロック端子ＣＫ１に入力されるクロック信号ＣＬＫＡを出力端子ＯＵＴに供給するトランジスタ（第１トランジスタ）であり、トランジスタＱ２は当該出力端子ＯＵＴを放電するトランジスタ（第２トランジスタ）である。以下、トランジスタＱ１のゲート（制御電極）が接続するノードを「ノードＮ１」、トランジスタＱ２のゲートが接続するノードを「ノードＮ２」と定義する。
【００１９】
トランジスタＱ１のゲート・ソース間（即ちノードＮ１と出力端子ＯＵＴとの間）には容量素子Ｃ１が設けられている。この容量素子Ｃ１は、出力端子ＯＵＴとノードＮ１との間を容量結合させ、出力端子ＯＵＴのレベル上昇に応じてノードＮ１を昇圧させる素子（ブートストラップ容量）である。但し、容量素子Ｃ１は、トランジスタＱ１のゲート・チャネル間容量が充分大きい場合にはそれで置き換えることができるので、そのような場合には省略してもよい。
【００２０】
ノードＮ１と第２電源端子Ｓ２との間には、ゲートが入力端子ＩＮ１に接続したトランジスタＱ３が接続する。またノードＮ１と第１電源端子Ｓ１との間には、ゲートがリセット端子ＲＳＴに接続したトランジスタＱ４が接続する。即ちトランジスタＱ３は、入力端子ＩＮ１に入力される信号に応じてノードＮ１を充電する充電回路を構成しており、トランジスタＱ４はリセット端子ＲＳＴに入力される信号に応じてノードＮ１を放電する放電回路を構成している。また、トランジスタＱ２のゲート（ノードＮ２）もリセット端子ＲＳＴに接続されている。
【００２１】
図３の如く、各単位シフトレジスタＳＲの入力端子ＩＮ１には、その前段の単位シフトレジスタＳＲの出力端子ＯＵＴが接続する。但し、第１段目である単位シフトレジスタＳＲ１の入力端子ＩＮ１には、所定のスタートパルスＳＴが入力される。また、各単位シフトレジスタＳＲのクロック端子ＣＫ１には、前後に隣接する単位シフトレジスタＳＲに互いに異なる位相のクロック信号が入力されるよう、クロック信号ＣＬＫＡ，ＣＬＫＢの片方が入力される。
【００２２】
そして各単位シフトレジスタＳＲのリセット端子ＲＳＴには、自己の次段の単位シフトレジスタＳＲの出力端子ＯＵＴが接続される。但し、最後段の単位シフトレジスタＳＲｎの次段に設けられたダミーの単位シフトレジスタＳＲＤのリセット端子ＲＳＴには、所定のエンドパルスＥＮが入力される。なおゲート線駆動回路では、スタートパルスＳＴおよびエンドパルスＥＮは、それぞれ画像信号の各フレーム期間の先頭および末尾に対応するタイミングで入力される。
【００２３】
次に図４に示した各単位シフトレジスタＳＲの動作を説明する。基本的に各段の単位シフトレジスタＳＲは全て同様に動作するので、ここでは多段のシフトレジスタのうち第ｋ段目の単位シフトレジスタＳＲｋの動作を代表的に説明する。当該単位シフトレジスタＳＲｋのクロック端子ＣＫ１にはクロック信号ＣＬＫＡが入力されているものとする（例えば、図３における単位シフトレジスタＳＲ１，ＳＲ３などがこれに該当する）。
【００２４】
ここで、クロック信号ＣＬＫＡ，ＣＬＫＢのＨレベルの電位はＶＤＤ（高電位側電源電位）であり、Ｌレベルの電位はＶＳＳ（低電位側電源電位）であるとする。また単位シフトレジスタＳＲを構成する各トランジスタＱｘのしきい値電圧をＶｔｈ（Ｑｘ）と表すこととする。
【００２５】
図５は、単位シフトレジスタＳＲｋ（図４）の動作を示すタイミング図である。まず単位シフトレジスタＳＲｋの初期状態として、ノードＮ１がＬレベルの状態を仮定する（以下、ノードＮ１がＬレベルの状態を「リセット状態」と称す）。また入力端子ＩＮ１（前段の出力信号Ｇｋ−１）、リセット端子ＲＳＴ（次段の出力信号Ｇｋ＋１）、クロック端子ＣＫ１（クロック信号ＣＬＫＡ）は何れもＬレベルであるとする。このときトランジスタＱ１，Ｑ２は共にオフであるので出力端子ＯＵＴが高インピーダンス状態（フローティング状態）となっているが、当該初期状態では出力端子ＯＵＴ（出力信号Ｇｋ）もＬレベルであるとする。
【００２６】
その状態から時刻ｔ１において、クロック信号ＣＬＫＡがＬレベル、クロック信号ＣＬＫＢがＨレベルに変化すると共に、前段の出力信号Ｇｋ−１（第１段目の場合はスタートパルスＳＴ）がＨレベルになると、単位シフトレジスタＳＲｋのトランジスタＱ３がオンになり、ノードＮ１は充電されてＨレベルになる（以下、ノードＮ１がＨレベルの状態を「セット状態」と称す）。このときノードＮ１の電位レベル（以下、単に「レベル」と称す）はＶＤＤ−Ｖｔｈ（Ｑ３）まで上昇する。応じて、トランジスタＱ１がオンになる。
【００２７】
そして時刻ｔ２において、クロック信号ＣＬＫＢがＬレベル、クロック信号ＣＬＫＡがＨレベルに変化するのと共に、前段の出力信号Ｇｋ−１がＬレベルになる。するとトランジスタＱ３がオフになりノードＮ１がＨレベルのままフローティング状態になる。またトランジスタＱ１がオンしているので、出力端子ＯＵＴのレベルがクロック信号ＣＬＫＡに追随して上昇する。
【００２８】
クロック端子ＣＫ１および出力端子ＯＵＴのレベルが上昇すると、容量素子Ｃ１およびトランジスタＱ１のゲート・チャネル間容量を介する結合により、ノードＮ１のレベルは図５に示すように昇圧される。このときの昇圧量は、ほぼクロック信号ＣＬＫＡの振幅（ＶＤＤ）に相当するので、ノードＮ１はおよそ２×ＶＤＤ−Ｖｔｈ（Ｑ３）まで昇圧される。
【００２９】
その結果、出力信号ＧｋがＨレベルとなる間も、トランジスタＱ１のゲート（ノードＮ１）・ソース（出力端子ＯＵＴ）間の電圧は大きく保たれる。つまりトランジスタＱ１のオン抵抗は低く保たれるので、出力信号Ｇｋはクロック信号ＣＬＫＡに追随して高速に立ち上がってＨレベルになる。またこのときトランジスタＱ１は線形領域（非飽和領域）で動作するので、出力信号Ｇｋのレベルはクロック信号ＣＬＫＡの振幅と同じＶＤＤまで上昇する。
【００３０】
さらに時刻ｔ３においてクロック信号ＣＬＫＢがＨレベル、クロック信号ＣＬＫＡがＬレベルに変化するときも、トランジスタＱ１のオン抵抗は低く保たれ、出力信号Ｇｋはクロック信号ＣＬＫＡに追随して高速に立ち下がって、Ｌレベルに戻る。
【００３１】
またこの時刻ｔ３では、次段の出力信号Ｇｋ＋１がＨレベルになるので、単位シフトレジスタＳＲｋのトランジスタＱ２，Ｑ４がオンになる。それにより、出力端子ＯＵＴはトランジスタＱ２を介して充分に放電され、確実にＬレベル（ＶＳＳ）にされる。またノードＮ１は、トランジスタＱ４により放電されてＬレベルになる。即ち、単位シフトレジスタＳＲｋはリセット状態に戻る。
【００３２】
そして時刻ｔ４で次段の出力信号Ｇｋ+１がＬレベルに戻った後は、次に前段の出力信号Ｇｋ-１が入力されるまで、単位シフトレジスタＳＲｋはリセット状態に維持され、出力信号ＧｋはＬレベルに保たれる。
【００３３】
以上の動作をまとめると、単位シフトレジスタＳＲｋは、入力端子ＩＮ１に信号（スタートパルスＳＰまたは前段の出力信号Ｇｋ-１）が入力されない期間はリセット状態であり、トランジスタＱ１がオフを維持するため、出力信号ＧｋはＬレベル（ＶＳＳ）に維持される。そして入力端子ＩＮ１に信号が入力されると、単位シフトレジスタＳＲｋはセット状態に切り替わる。セット状態ではトランジスタＱ１がオンになるため、クロック端子ＣＫ１の信号（クロック信号ＣＬＫＡ）がＨレベルになる間、出力信号ＧｋがＨレベルになる。そしてその後、リセット端子ＲＳＴに信号（次段の出力信号Ｇｋ+１またはエンドパルスＥＮ）が入力されると、元のリセット状態に戻る。
【００３４】
このように動作する複数の単位シフトレジスタＳＲから成る多段のシフトレジスタによれば、第１段目の単位シフトレジスタＳＲ１にスタートパルスＳＴが入力されると、それを切っ掛けにして（トリガにして）、出力信号Ｇがクロック信号ＣＬＫＡ，ＣＬＫＢに同期したタイミングでシフトされながら、図６の如く単位シフトレジスタＳＲ１，ＳＲ２，ＳＲ３・・・と順番に伝達される。ゲート線駆動回路では、このように順番に出力される出力信号Ｇが表示パネルの水平（又は垂直）走査信号として用いられる。
【００３５】
以下、特定の単位シフトレジスタＳＲが出力信号Ｇを出力する期間を、その単位シフトレジスタＳＲの「選択期間」と称する。
【００３６】
なお、ダミーの単位シフトレジスタＳＲＤは、最後段の単位シフトレジスタＳＲｎが出力信号Ｇｎを出力した直後に、その出力信号ＧＤによって単位シフトレジスタＳＲｎをリセット状態にするために設けられている。例えばゲート線駆動回路であれば、最後段の単位シフトレジスタＳＲｎを出力信号Ｇｎの出力直後にリセット状態にしなければ、それに対応するゲート線（走査線）が不要に活性化され、表示の不具合が生じてしまう。
【００３７】
なお、ダミーの単位シフトレジスタＳＲＤは、出力信号ＧＤを出力した後のタイミングで入力されるエンドパルスＥＮによってリセット状態にされる。ゲート線駆動回路のように、信号のシフト動作が繰り返して行われる場合には、エンドパルスＥＮに代えて次のフレーム期間のスタートパルスＳＴを用いてもよい。
【００３８】
また、図３のように２相クロックを用いた駆動の場合、単位シフトレジスタＳＲのそれぞれは、自己の次段の出力信号Ｇによってリセット状態にされるので、次段の単位シフトレジスタＳＲが少なくとも一度動作した後でなければ、図５および図６に示したような通常動作を行うことができない。従って、通常動作に先立って、ダミーの信号を第１段目から最終段まで伝達させるダミー動作を行わせる必要がある。あるいは、各単位シフトレジスタＳＲのリセット端子ＲＳＴ（ノードＮ２）と第２電源端子Ｓ２（高電位側電源）との間にリセット用のトランジスタを別途設け、通常動作の前に強制的にノードＮ２をＨレベルにするリセット動作を行ってもよい。但し、その場合はリセット用の信号ラインが別途必要になる。
【００３９】
図７は、アレイ基板１００上のゲート線駆動回路１６０において、ＴＦＴＱ１を含む一部の回路に該当する領域を拡大して示す断面図である（図４の破線で囲まれた回路）。前記アレイ基板１００には、透明な第１基板１１０上に、金属のような導電物質からなるゲート電極２１２が形成されていて、その上にシリコン窒化膜（ＳｉＮｘ）やシリコン酸化膜（ＳｉＯ２）で構成されたゲート絶縁膜２１３がゲート電極２１２を覆っている。
【００４０】
前記ゲート電極２１２上部のゲート絶縁膜２１３上には非晶質シリコンで構成されたアクティブ層２１４が形成されており、その上に不純物がドーピングされた非晶質シリコンで構成されたオーミックコンタクト層２１５が形成されている。
【００４１】
前記オーミックコンタクト層２１５上部には金属のような導電物質からなるソース・ドレイン電極２１６が形成されている。ソース・ドレイン電極２１６はゲート電極２１２と共にＴＦＴ（Ｑ１）を形成する。図示されていないが、ゲート電極２１２は、ゲート線駆動回路内の各ノードをつなぐゲート配線２１９と接続されている。同様に、ソース・ドレイン電極２１６は、ゲート線駆動回路内の各ノードをつなぐソース・ドレイン配線２２１と接続されている。
【００４２】
続いて、ソース・ドレイン電極２１６上にはシリコン窒化膜やシリコン酸化膜または有機絶縁膜で構成された保護層２１７が形成されており、保護層２１７は、ソース・ドレイン配線およびゲート配線を露出するコンタクトホール２１７aおよび２１７ｂを有する。
【００４３】
前記保護層２１７上部には透明導電膜２１８が形成され、透明導電膜２１８は、コンタクトホール２１７aおよび２１７ｂを介して、ソース・ドレイン配線２２１とゲート配線２１９を接続する。
【００４４】
従来は、ゲート電極２１２、ソース・ドレイン電極２１６、ゲート配線２１９、ソース・ドレイン配線２２１、透明導電膜２１８が、金属膜で成る遮光層に対し寄生容量を持つことで、消費電力の増加や誤動作が発生していた。しかし、本実施例では、第１周辺領域ＰＡ１にゲート線駆動回路１６０が形成され、第２基板２１０において前記ゲート線駆動回路１６０に対向する領域に形成された第２遮光層２４０が樹脂で形成されている。
【００４５】
このように前記第２遮光層２４０は導電性の低い樹脂で形成されるため、前記ゲート線駆動回路１６０との間で寄生容量が生成されず、消費電力を低下させ、さらには前記ゲート線駆動回路の誤動作を防止することができる。さらには、寄生容量が小さくなることで、ゲート線駆動回路を構成する各トランジスタサイズを小さくすることが可能となり、このためゲート線駆動回路のレイアウトエリアを小さくすることが可能となり、結果、額縁サイズを小さくすることも可能となる。
【００４６】
また、図２において、カラーフィルタ基板の最表面層（第１遮光層２３０、第２遮光層２４０およびカラーフィルタ層２２０上）にオーバコート層があっても、本発明に影響を与えるものではないためオーバコート層の塗布が可能である。
【００４７】
なお、本実施の形態においては、カラーフィルタ基板２００およびアレイ基板１００の外側に貼り付ける偏光板について特に言及せず説明を省略したが、通常、偏光板は非導電材料にて構成されており、ゲート線駆動回路１６０との寄生容量と言う本願の主題に関連するものではない。
【００４８】
実施の形態２．
本発明の実施の形態２による液晶表示装置４００について、液晶パネル３００の主要な構成部である、ソース線ドライバＩＣ１５０、ゲート線駆動回路１６０、第１〜第ｎゲート線ＧＬ１〜ＧＬｎおよび第１〜第ｍソース線ＳＬ１〜ＳＬｍ、ＴＦＴ、画素電極ＰＥ、補助容量Ｃ、液晶層３３０、カラーフィルタ基板２００、シール材３５０などは前述した実施の形態１と同一であり、詳細な説明を省略する。以下図８を用いて実施の形態１と異なる点について詳しく説明する。
図８は、本発明の実施の形態２による断面図である。ここで前述の実施の形態１と同様に表示パネル３００には、画像を表示する表示領域ＤＡ、この表示領域ＤＡを取り囲むように配置された第１周辺領域ＰＡ１、この第１周辺領域ＰＡ１の外側に配置された第２周辺領域ＰＡ２を含む。
【００４９】
また、前記第１周囲領域ＰＡ１に対応して、第２基板２１０上には前述の実施の形態１と同様に第１の遮光層２３０、第２遮光層２４０が配置される。この第１および第２遮光層は樹脂で形成される。具体的には、カーボンブラック、無機顔料、有機顔料などをポリイミド樹脂、アクリル樹脂等の樹脂中に分散させたものである。また、前記第２基板２１０の外面（第２基板２１０においてアレイ基板に対向していない面）には、駆動回路上部を除いて透明導電膜(ＩＴＯ膜)２５１を具備する。図９にその形成領域を図示する。この透明導電膜２５１は、ＥＭＩ（Electro Magnetic Interference: 不要輻射）対策として表示装置に対する電磁シールドの役目を行う。
【００５０】
図８および９で示したようにゲート線駆動回路１６０に対向する領域に形成された前記第２遮光層２４０は絶縁材料である樹脂で形成されるため、前記ゲート線駆動回路との間で寄生容量が生成されず、その結果消費電力を低下させ、さらには前記ゲート線駆動回路の誤動作を防止することができる。また、カラーフィルタ基板２００の外面に透明導電膜２５１を具備するため、ＥＭＩを遮蔽することができる。また、透明導電膜２５１がゲート線駆動回路上に配置されていないため、前記ゲート線駆動回路との間で寄生容量が生成されず、消費電力を低下させ、さらには前記ゲート線駆動回路の誤動作を防ぐことができる。
【００５１】
また、図８において、カラーフィルタ基板２００の最表面層（第１遮光層２３０、第２遮光層２４０およびカラーフィルタ層２２０上）にオーバコート層があっても、本発明に影響を与えるものではないため可能である。
【００５２】
なお、本実施の形態においては、カラーフィルタ基板２００およびアレイ基板１００の外側に貼り付ける偏光板について特に言及せず説明を省略したが、通常、偏光板は非導電材料にて構成されており、ゲート線駆動回路１６０との寄生容量と言う本願の主題に関連するものではない。また、カラーフィルタ基板２００の外面に透明導電膜２５１形成されていても偏光板の貼り付けには支障はない。
【００５３】
さらに、別の実施の形態として、透明導電膜２５１を形成する代わりにカラーフィルタ基板側の偏光板の組成物に導電性を持つ材料を使用し、表示領域ＤＡに対応する領域にのみ貼り付ける方法もある。
【００５４】
また別の方法としては、カラーフィルタ基板２００と偏光板を貼り付ける糊剤に導電材料を混ぜて導電性を持たせ、前記透明導電膜２５１と同様の遮蔽効果を持たせることも可能である。
【００５５】
実施の形態３．
本発明の実施の形態３による液晶表示装置４００について、液晶パネル３００の主要な構成部である、ソース線ドライバＩＣ１５０、ゲート線駆動回路１６０、第１〜第ｎゲート線ＧＬ１〜ＧＬｎおよび第１〜第ｍソース線ＳＬ１〜ＳＬｍ、ＴＦＴ、画素電極ＰＥ、補助容量Ｃ、液晶層３３０、カラーフィルタ基板２００、シール材３５０などは前述した実施の形態１と同一であり、詳細な説明を省略する。以下図１０を用いて実施の形態１と異なる点について詳しく説明する。
図１０は、本発明の実施の形態３による断面図である。ここで前述の実施の形態１と同様に表示パネル３００には、画像を表示する表示領域ＤＡ、この表示領域ＤＡを取り囲むように配置された第１周辺領域ＰＡ１、この第１周辺領域ＰＡ１の外側に配置された第２周辺領域ＰＡ２を含む。
【００５６】
また、前記第１周囲領域ＰＡ１に対応して、第２基板２１０上には前述の実施の形態１と同様に第１の遮光層２３０、第２遮光層２４０が配置される。この第１および第２遮光層は樹脂で形成される。具体的には、カーボンブラック、無機顔料、有機顔料などをポリイミド樹脂、アクリル樹脂等の樹脂中に分散させたものである。また、前記第２基板２１０の外面（第２基板２１０においてアレイ基板に対向していない面）には、駆動回路上部を除いて透明導電膜(ＩＴＯ膜)２５２を具備する。この透明導電膜２５２は、ＥＭＩ対策として液晶層に対する電磁シールドの役目を行う。さらに、この透明導電膜２５２は、メッシュパターンになっている。図１１にメッシュパターンの例を示す。
【００５７】
前記第２遮光層２４０は絶縁材料である樹脂で形成されるため、前記ゲート線駆動回路との間で寄生容量が生成されず、消費電力を低下させ、さらには前記ゲート線駆動回路の誤動作を防止することができる。また、また、カラーフィルタ基板２００の外面に、ゲート線駆動回路１６０に対応する部分を含めて透明導電膜を具備するため、効果的にＥＭＩを遮蔽することができる。かつ、透明導電膜がカラーフィルタ基板２００の外面に具備され、さらに、それがメッシュパターンでるため寄生容量がさらに小さくなり、消費電力の増加や誤動作をさらに防ぐことができる。なお、本実施の形態でのメッシュパターンは、表示領域中の画素との対応を取る必要は無く、上記寄生容量値と電磁シールド効果を勘案して適宜そのパターン密度を決めればよい。
【００５８】
なお、本実施の形態においては、カラーフィルタ基板２００およびアレイ基板１００の外側に貼り付ける偏光板について特に言及せず説明を省略したが、通常、偏光板は非導電材料にて構成されており、ゲート線駆動回路１６０との寄生容量と言う本願の主題に関連するものではない。また、カラーフィルタ基板２００の外面に上記透明導電膜２５２が形成されていても偏光板の貼り付けには支障はない。
【００５９】
また、図１０において、カラーフィルタ基板の最表面層（第１遮光層２３０、第２遮光層２４０およびカラーフィルタ層２２０上）にオーバコート層があっても、本発明に影響を与えるものではないため可能である。
【００６０】
実施の形態４．
実施の形態４による液晶表示装置４００について、液晶パネル３００の主要な構成部である、ソース線ドライバＩＣ１５０、ゲート線駆動回路１６０、第１〜第ｎゲート線ＧＬ１〜ＧＬｎおよび第１〜第ｍソース線ＳＬ１〜ＳＬｍ、ＴＦＴ、画素電極ＰＥ、補助容量Ｃ、液晶層３３０、カラーフィルタ基板２００、シール材３５０などは前述した実施の形態１と同一であり、詳細な説明を省略する。以下図１２を用いて実施の形態１と異なる点について詳しく説明する。
図１２は、本発明の実施の形態４による液晶表示装置の断面図である。ここで前述の実施の形態１と同様に表示パネル３００には、画像を表示する表示領域ＤＡ、この表示領域ＤＡを取り囲むように配置された第１周辺領域ＰＡ１、この第１周辺領域ＰＡ１の外側に配置された第２周辺領域ＰＡ２を含む。
【００６１】
前記表示領域ＤＡに対応して、前記カラーフィルタ基板２００の第２基板２１０のアレイ基板と対向する面上には、赤、緑および青色画素Ｒ、Ｇ、Ｂを含むカラーフィルタ層２２０が配置される。また、前記第２基板２１０の外面には、遮光性を有する導電膜２５３を具備する。この導電膜２５３は、ＥＭＩ対策として液晶層に対する電磁シールドの役目を行う。さらに、この導電膜２５３は、前述の実施の形態３と同様のメッシュパターンになっており、前記カラーフィルタ層２２０の赤、緑、青のうちの隣接する２つの色画素の間に形成されている。なお、前記遮光性を有する導電膜２５３は、Ｃｒ、Ｎｉ、Ａｌ等の金属材料や、やクロムと酸化クロム等の多層膜から構成される。
【００６２】
前記遮光性を有する導電膜２５３はメッシュパターンでるため、寄生生容量を比較的小さくでき、消費電力の増加や誤動作をさらに防ぐことができる。また、カラーフィルタの遮光層が不要になることで、製造工程の増加を避けることが可能となる。なお、前記遮光性を有する導電膜２５３は、バックライトの光漏れを防止するため表示領域以外の周辺領域にも具備される必要があることは言うまでもない。ゲート線駆動回路上は、導電膜２５３が無い領域が存在するが、この部分は表示装置の筐体部分で隠すことで光漏れを防ぐことが可能である。また、本実施の形態でのメッシュパターンは、表示領域中の画素との対応を取る必要があり、導電膜２５３が隣接する画素間に対応して形成されている必要がある。ゲート線駆動回路１６０に対応する領域では、上記寄生容量値と電磁シールド効果を勘案して適宜そのパターン密度を決めればよい。
【００６３】
なお、本実施の形態においては、カラーフィルタ基板２００およびアレイ基板１００の外側に貼り付ける偏光板について特に言及せず説明を省略したが、通常、偏光板は非導電材料にて構成されており、ゲート線駆動回路１６０との寄生容量と言う本願の主題に関連するものではない。また、カラーフィルタ基板２００の外面に上記導電膜２５３形成されていても偏光板の貼り付けには支障はない。
【００６４】
また、図１２において、カラーフィルタ基板２００の最表面層（カラーフィルタ層２２０上）にオーバコート層があっても、本発明に影響を与えるものではないため可能である。
【００６５】
なお、上述の実施の形態１ないし４において、カラーフィルタ基板２００の対向電極ＣＥと、対向するアレイ基板上に形成された画素電極ＰＥ間で生ずる電界によって液晶層の光透過率を制御する液晶モードについて例示したが、液晶層３３０に封入される液晶については、特に指定する必要は無く、ＴＮ液晶モード、ＶＡ液晶モード、ＯＣＢ液晶モードなど、各種液晶モードを採用することができる。
【００６６】
実施の形態５．
前述の実施の形態１ないし４においては、カラーフィルタ基板２００上に対向電極ＣＥが形成されており、カラーフィルタ基板２００に対向するアレイ基板上に形成された画素電極ＰＥと前記対向電極ＣＥ間で生ずる電界によって液晶層の光透過率を制御する液晶モードにについて例示した。
これに対して本実施の形態５では、図１３にて明らかなように、アレイ基板上に形成された画素電極ＰＥと、同様にアレイ基板上に形成され、それに対向する対向電極ＣＥとの間で発生するアレイ基板と平行な電界の成分によって液晶層の光透過率を制御するＩＰＳ液晶モードを採用した液晶表示装置について示す。
【００６７】
図１３で示した画素電極ＰＥと、対向電極ＣＥは両者ともアレイ基板１００上に形成されており、両者間で発生する電界は、アレイ基板１００に略平行な成分となる（ＩＰＳ液晶モード）。
【００６８】
また、カラーフィルタ基板２００の第２基板２１０の外面（第２基板２１０においてアレイ基板に対向していない面）には、駆動回路上部を除いて導電層として透明導電膜(ＩＴＯ膜)２５１を具備する。この透明導電膜の形成パターンは前述の実施の形態２と同様であり図９にその形成領域を示す。この透明導電膜２５１は、ＥＭＩ（Electro Magnetic Interference: 不要輻射）対策として表示装置に対する電磁シールドの役目を担うと共に、外部からの静電気による表示への影響を避けるための静電気除去膜の役割も担っている。
【００６９】
また、前記透明導電膜の形成パターン別の例として、前述の実施の形態３と同様の図１１の形状を採ることも可能である。この場合は、ゲート線駆動回路１６０に対応する領域においても静電気除去効果を得ることができ、さらにゲート線駆動回路１６０から表示領域ＤＡへの電界の影響も軽減することができる。
【００７０】
なお、上記実施の形態１から５においては、液晶表示装置について、本発明を適用した例を示したが、基板の表裏を問わずゲート線駆動回路に近接する面に導電性膜を有する構成の画像表示装置であれば他でもよく、例えばＥＬ表示装置などでも同様に実施可能である。
【図面の簡単な説明】
【００７１】
【図１】この発明の実施の形態１ないし５に係る液晶表示装置の構成回である。
【図２】この発明の実施の形態１に係る液晶表示装置の断面図である。
【図３】図１におけるゲート線駆動回路の構成図である。
【図４】図３におけるシフトレジスタ１段分の回路図である。
【図５】図３におけるシフトレジスタの動作を示すタイミング図である。
【図６】図１におけるゲート線駆動回路の動作を示すタイミング図である。
【図７】図４に示したシフトレジスタ回路のＴＦＴを含む一部断面図である。
【図８】この発明の実施の形態２に係る液晶表示装置の断面図である。
【図９】図８における透明導電膜の形成領域を示す平面図である。
【図１０】この発明の実施の形態３に係る液晶表示装置の断面図である。
【図１１】図１０における透明導電膜の形成領域を示す平面図である。
【図１２】この発明の実施の形態４に係る液晶表示装置の断面図である。
【図１３】この発明の実施の形態５に係る液晶表示装置の断面図である。
【符号の説明】
【００７２】
１００  アレイ基板
１６０  ゲート線駆動回路
２００  カラーフィルタ基板
２１８、２５１、２５２  透明導電膜
２３０  第１遮光層
２４０  第２遮光層
２５３  遮光性を有する導電膜
３００  画像表示装置
ＤＡ  表示領域
ＰＡ１、ＰＡ２  周辺領域
ＰＥ、ＰＥ１  画素電極
ＣＥ  対向電極
Ｑ１、Ｑ２、Ｑ３、Ｑ４、ＴＲ１  ａ−Ｓｉ ＴＦＴ
【図１】
2009069776.tif 000003
【図２】
2009069776.tif 000004
【図３】
2009069776.tif 000005
【図４】
2009069776.tif 000006
【図５】
2009069776.tif 000007
【図６】
2009069776.tif 000008
【図７】
2009069776.tif 000009
【図８】
2009069776.tif 000010
【図９】
2009069776.tif 000011
【図１０】
2009069776.tif 000012
【図１１】
2009069776.tif 000013
【図１２】
2009069776.tif 000014
【図１３】
2009069776.tif 000015