(57)【要約】【課題】情報読取の信頼性の高い半導体記憶装置、そのような半導体記憶装置を有する表示装置および電子機器、および、そのような半導体記憶装置の製造方法を提供すること。【解決手段】絶縁性基板上に、極性が同一である複数の不揮発性メモリ素子と、読出し部を形成する。上記読出し部は、読出し回路と、負荷抵抗素子とを有する。上記負荷抵抗素子の構造を、不揮発性メモリ素子の構造と同一構造にする。【選択図】図１
2009301678.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成されると共に、極性が同一である複数の不揮発性メモリ素子と、
上記不揮発性メモリ素子に記憶された情報を読み出すための読出し部と
を備え、
上記読出し部は、上記不揮発性メモリ素子と同一の構造の不揮発性メモリ機能を有する同一メモリ機能含有素子を含むことを特徴とする半導体記憶装置。
【請求項２】
請求項１に記載の半導体記憶装置において、
上記同一メモリ機能含有素子の極性は、上記不揮発性メモリ素子の上記極性と逆の極性であることを特徴とする半導体記憶装置。
【請求項３】
請求項１または２に記載の半導体記憶装置において、
上記読出し部は、複数の薄膜トランジスタ素子を有する読出し回路であることを特徴とする半導体記憶装置。
【請求項４】
請求項１から３までのいずれか一項に記載の半導体記憶装置において、
上記読出し部は、複数の薄膜トランジスタ素子を有する読出し回路であり、
上記読出し回路は、少なくとも二つの上記同一メモリ機能含有素子を有し、
上記二つの同一メモリ機能含有素子のうちの一方と、上記二つの同一メモリ機能含有素子のうちの他方とは、互いに逆の極性を有することを特徴とする半導体記憶装置。
【請求項５】
請求項１から４までのいずれか一項に記載の半導体記憶装置において、
上記複数の不揮発性メモリ素子は、第１の不揮発性メモリ素子と、第２の不揮発性メモリ素子とを有し、
上記第１の不揮発性メモリ素子および上記第２の不揮発性メモリ素子の夫々は、第１の状態または第２の状態をとることができ、
第１の情報を記憶する場合は、上記第１の不揮発性メモリ素子を上記第１の状態とする一方、第２の不揮発性メモリ素子を上記第２の状態とし、
第２の情報を記憶する場合は、上記第１の不揮発性メモリ素子を上記第２の状態とする一方、上記第２の不揮発性メモリ素子を上記第１の状態とし、
上記第１の不揮発性メモリ素子および上記第２の不揮発性メモリ素子を同時に参照することによって、上記第１の情報が書き込まれているか、または、上記第２の情報が書き込まれているかを読み出すことを特徴とする半導体記憶装置。
【請求項６】
請求項１または２に記載の半導体記憶装置において、
上記同一メモリ機能含有素子は、負荷抵抗素子であることを特徴とする半導体記憶装置。
【請求項７】
請求項１から６までのいずれか一項に記載の半導体記憶装置を備えることを特徴とする表示装置。
【請求項８】
請求項１から６までのいずれか一項に記載の半導体記憶装置を備えることを特徴とする電子機器。
【請求項９】
絶縁性基板上に形成されると共に、極性が同一である複数の不揮発性メモリ素子と、上記不揮発性メモリ素子に記憶された情報を読み出すための読出し部とを備え、上記読出し部は、上記不揮発性メモリ素子と同一の構造の不揮発性メモリ機能を有する一以上の負荷抵抗素子を含み、上記不揮発性メモリ素子および上記負荷抵抗素子の夫々が、薄膜トランジスタである半導体記憶装置を用意し、
上記負荷抵抗素子に電荷を注入することにより、上記負荷抵抗素子のしきい値電圧を変動させることを特徴とする半導体記憶装置の製造方法。
【請求項１０】
絶縁性基板上に形成されると共に、極性が同一である複数の不揮発性メモリ素子と、上記不揮発性メモリ素子に記憶された情報を読み出すための読出し回路とを備え、上記読出し回路は、上記不揮発性メモリ素子と同一の構造の不揮発性メモリ機能を有すると共に、上記読出し回路において対称に接続された第１薄膜トランジスタおよび第２薄膜トランジスタを有する半導体記憶装置を用意し、
上記読出し回路において第１のノードを流れる電流が、所定の電流であるときに、上記第１薄膜トランジスタに印加されている電圧と、上記読出し回路において上記第１のノードに対称に位置する第２のノードを流れる電流が、上記所定の電流であるときに、上記第２薄膜トランジスタに印加されている電圧との差が、所定の電圧以下になるように、上記第１薄膜トランジスタまたは上記第２薄膜トランジスタに電荷を注入することを特徴とする半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置、表示装置、電子機器および半導体記憶装置の製造方法に関する。本発明は、特に、電荷を保持する機能を有する記憶部を備えた電界効果型のトランジスタからなるメモリセルを配列してなる半導体記憶装置に関する。また、その半導体記憶装置を備える表示装置および電子機器、その半導体記憶装置を製造する半導体記憶装置の製造方法に関する。
【背景技術】
【０００２】
従来、不揮発性半導体記憶装置としては、米国特許第５，４４４，６５６号公報（特許文献１）に記載されているものがある。
【０００３】
図１０は、その不揮発性半導体装置である不揮発性メモリ素子アレイを示す図である。
【０００４】
この不揮発性メモリ素子アレイは、不揮発性メモリ素子７１ｍａ１,７１ｍａ２,７１ｍｂ１,７１ｍｂ２と、リファレンス素子７１ｒと、選択トランジスタ７２ｍａ,７２ｍｂ,７２ｒと、ドレインバイアス回路７３ｍａ,７３ｍｂ,７３ｒと、負荷抵抗素子７４ｍ,７４ｒと、センスアンプ７６とから構成されている。
【０００５】
この不揮発性メモリ素子アレイは、入力されるアドレス信号に応じて、読み出す対象となる不揮発性メモリ素子が選択されるようになっている。
【０００６】
例えば、入力されるアドレス信号によって、不揮発性メモリ素子７１ｍａ２が選択された場合、読み出された電流は、選択トランジスタ７２ｍａおよびドレインバイアス回路７３ｍａを経由する。そして、このドレインバイアス回路７３ｍａを経由した電流と、負荷抵抗素子７４ｍとに基づく、負荷抵抗素子７４ｍの入力側の電圧がセンスアンプ７６に入力されるようになっている。
【０００７】
一方、不揮発性メモリ素子のプログラム状態と消去状態との間の中間状態に設定されたリファレンス素子７１ｒも、同様に、読み出された電流は、選択トランジスタ７２ｒ、ドレインバイアス回路７３ｒを経由する。そして、このドレインバイアス回路７３ｒを経由した電流と、負荷抵抗素子７４ｒとに基づく、負荷抵抗素子７４ｒの入力側の電圧が、センスアンプ７６に入力されるようになっている。また、上記センスアンプ７６においては、２つの入力電圧が比較され、不揮発性メモリ素子７１ｍａ２に記憶されている情報が読み出されるようになっている。
【０００８】
ところで、近年、液晶ディスプレイをはじめとする表示装置においては、製造間のばらつきの抑制による製造歩留まりの向上及び品質の均質化が、大きな課題となっている。
【０００９】
この対策として、表示装置を形成する基板上に不揮発性メモリ素子を形成し、表示装置出荷前のテストにおいて、ばらつきを補正する各種のパラメータを上記不揮発性メモリ素子に記憶させる方法がある。
【特許文献１】米国特許第５，４４４，６５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記表示装置に用いられる基板の大部分は、単結晶シリコン基板より耐熱温度がはるかに低い絶縁性基板であるから、基板上に高温成膜によって高品質な薄膜を得ることが難しい。
【００１１】
このため、上記絶縁性基板上に形成された素子は、単結晶シリコン基板上に形成された素子と比較して、素子間の特性ばらつきが非常に大きくなる。
【００１２】
したがって、単結晶シリコン基板上に形成される回路を、そのまま絶縁性基板上に形成した場合、上記素子間の特性ばらつきによって、負荷抵抗素子の抵抗やセンスアンプの回路動作特性などにばらつきが生じる。
【００１３】
このため、絶縁性基板上に形成された不揮発性メモリ素子は、所定の状態に情報が記憶された場合でも、情報が誤って読み出される可能性が高くなる。
【００１４】
そこで、この発明の課題は、情報読取の信頼性の高い半導体記憶装置、および、そのような半導体記憶装置を有する表示装置および電子機器、および、そのような半導体記憶装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、この発明の半導体記憶装置は、
絶縁性基板上に形成されると共に、極性が同一である複数の不揮発性メモリ素子と、
上記不揮発性メモリ素子に記憶された情報を読み出すための読出し部と
を備え、
上記読出し部は、上記不揮発性メモリ素子と同一の構造の不揮発性メモリ機能を有する同一メモリ機能含有素子を含むことを特徴としている。
【００１６】
尚、上記同一の構造とは、極性以外の構造が同一であることをいう。
【００１７】
本発明によれば、読出し部が、不揮発性メモリ素子と同一の構造の不揮発性メモリ機能を有する同一メモリ機能含有素子を含んでいるから、上記不揮発性メモリ素子の情報の読出しを正確にするための上記読出し部の特性の調整を容易に行うことができる。逆に言えば、容易に不揮発性メモリ素子の情報の読出しを正確にすることができる。したがって、特性ばらつきに起因する誤読出しの確率を大幅に低減できて、読出し動作時の信頼性を高めることが可能となり、信頼性の高い半導体記憶装置を提供することができる。
【００１８】
また、一実施形態では、
上記同一メモリ機能含有素子の極性は、上記不揮発性メモリ素子の上記極性と逆の極性である。
【００１９】
上記実施形態によれば、上記同一メモリ機能含有素子の極性は、上記不揮発性メモリ素子の上記極性と逆の極性であるから、低電圧で信頼性の高い読出し動作を行うことが可能となり、信頼性の高い半導体記憶装置を提供することが可能となる。
【００２０】
また、一実施形態では、
上記読出し部は、複数の薄膜トランジスタ素子を有する読出し回路である。
【００２１】
上記実施形態によれば、
上記実施形態によれば、絶縁性基板上に形成された読出し回路の同一メモリ機能含有素子の素子特性を調整することによって、読出し動作時の信頼性を高めることが可能となり、信頼性の高い半導体記憶装置を提供することが可能となる。
【００２２】
また、一実施形態では、
上記読出し部は、複数の薄膜トランジスタ素子を有する読出し回路であり、
上記読出し回路は、少なくとも二つの上記同一メモリ機能含有素子を有し、
上記二つの同一メモリ機能含有素子のうちの一方と、上記二つの同一メモリ機能含有素子のうちの他方とは、互いに逆の極性を有する。
【００２３】
上記実施形態によれば、上記同一メモリ機能含有素子に、絶縁性基板上に形成された読出し部を構成する素子において最も重要な電流を比較する役割を果たさせた場合、一対の二つの同一メモリ機能含有素子の特性の違いを調整することによって、読出し動作時の大幅に信頼性を高めることが可能となり、信頼性の高い半導体記憶装置を提供することが可能となる。
【００２４】
また、一実施形態では、
上記複数の不揮発性メモリ素子は、第１の不揮発性メモリ素子と、第２の不揮発性メモリ素子とを有し、
上記第１の不揮発性メモリ素子および上記第２の不揮発性メモリ素子の夫々は、第１の状態または第２の状態をとることができ、
第１の情報を記憶する場合は、上記第１の不揮発性メモリ素子を上記第１の状態とする一方、第２の不揮発性メモリ素子を上記第２の状態とし、
第２の情報を記憶する場合は、上記第１の不揮発性メモリ素子を上記第２の状態とする一方、上記第２の不揮発性メモリ素子を上記第１の状態とし、
上記第１の不揮発性メモリ素子および上記第２の不揮発性メモリ素子を同時に参照することによって、上記第１の情報が書き込まれているか、または、上記第２の情報が書き込まれているかを読み出す。
【００２５】
上記実施形態によれば、情報を正確に記憶および読み出しできる。
【００２６】
また、一実施形態では、
上記同一メモリ機能含有素子は、負荷抵抗素子である。
【００２７】
上記実施形態によれば、上記同一メモリ機能含有素子が、負荷抵抗素子であるから、容易かつ迅速に、読出し部の特性を調整できて、不揮発性メモリに記憶されている情報を、正確に読み出すことができる。
【００２８】
また、本発明の表示装置は、
本発明の半導体記憶装置を備えることを特徴としている。
【００２９】
ここで、例えば、表示装置としては、液晶表示装置がある。
【００３０】
本発明によれば、表示装置において、半導体記憶装置の信頼性を高めることができて、製造歩留りを高くでき、かつ、装置の信頼性を向上させることができる。
【００３１】
また、本発明の電子機器は、
本発明の半導体記憶装置を備えることを特徴としている。
【００３２】
ここで、電子機器とは、例えば、携帯電話等の携帯情報端末、携帯オーディオ機器、携帯映像機器、ＤＶＤ、および、テレビ等のことを言う。
【００３３】
本発明によれば、半導体記憶装置の信頼性を高めることができて、製造歩留りを高くすることができ、かつ、機器の信頼性も高くすることができる。
【００３４】
また、本発明の半導体記憶装置の製造方法は、
絶縁性基板上に形成されると共に、極性が同一である複数の不揮発性メモリ素子と、上記不揮発性メモリ素子に記憶された情報を読み出すための読出し部とを備え、上記読出し部は、上記不揮発性メモリ素子と同一の構造の不揮発性メモリ機能を有する一以上の負荷抵抗素子を含み、上記不揮発性メモリ素子および上記負荷抵抗素子の夫々が、薄膜トランジスタである半導体記憶装置を用意し、
上記負荷抵抗素子に電荷を注入することにより、上記負荷抵抗素子のしきい値電圧を変動させることを特徴としている。
【００３５】
本発明によれば、上記負荷抵抗素子に電荷を注入することにより、上記負荷抵抗素子のしきい値電圧を所定の電圧にするようになっているから、このステップにより、読出し部も特性を容易に調整できて、不揮発性メモリ素子の情報を正確に読み出すことができる。
【００３６】
また、本発明の半導体記憶装置の製造方法は、
絶縁性基板上に形成されると共に、極性が同一である複数の不揮発性メモリ素子と、上記不揮発性メモリ素子に記憶された情報を読み出すための読出し回路とを備え、上記読出し回路は、上記不揮発性メモリ素子と同一の構造の不揮発性メモリ機能を有すると共に、上記読出し回路において対称に接続された第１薄膜トランジスタおよび第２薄膜トランジスタを有する半導体記憶装置を用意し、
上記読出し回路において第１のノードを流れる電流が、所定の電流であるときに、上記第１薄膜トランジスタに印加されている電圧と、上記読出し回路において上記第１のノードに対称に位置する第２のノードを流れる電流が、上記所定の電流であるときに、上記第２薄膜トランジスタに印加されている電圧との差が、所定の電圧以下になるように、上記第１薄膜トランジスタまたは上記第２薄膜トランジスタに電荷を注入することを特徴としている。
【００３７】
本発明によれば、互いに対称に配置されている第１薄膜トランジスタおよび第２薄膜トランジスタのメモリ機能を使用して、上記読出し回路の回路特性を読出しが正確になるように容易に調整できる。
【発明の効果】
【００３８】
本発明によれば、読出し部の読出し特性の調整を容易に行うことができて、情報の読出しを正確に行うことができる。
【００３９】
また、一実施形態によれば、不揮発性メモリ素子と同一の構造に形成された負荷抵抗素子をあらかじめ決められた範囲の特性に設定することによって、不揮発性メモリ素子に記憶された情報を読み出すための読出し部の特性を補正することができて、読出し動作時の信頼性を高めることができて、信頼性の高い半導体記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明を図示の形態により詳細に説明する。
【００４１】
（第１実施形態）
図１は、本発明の第１実施形態の半導体記憶装置を示す回路図である。
【００４２】
この半導体記憶装置は、絶縁性基板上に形成されている。この半導体記憶装置は、複数の不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂ２と、リファレンスメモリ素子１１ｒと、選択トランジスタ１２ｍａ,１２ｍｂと、選択トタンジスタ１２ｒと、同一メモリ機能含有素子としての負荷抵抗素子１４ｍ,１４ｒと、センスアンプ１６とを備える。
【００４３】
上記リファレンスメモリ素子１１ｒと、選択トランジスタ１２ｍａ,１２ｍｂと、選択トタンジスタ１２ｒと、同一メモリ機能含有素子としての負荷抵抗素子１４ｍ,１４ｒと、センスアンプ１６とは、読出し部を構成している。
【００４４】
図１に示すように、複数の不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂ２は、行列（マトリックス）状に配置されている。また、詳述しないが、各不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂ２は、スイッチング素子等で制御されたアドレス信号によって選択されるようになっている。
【００４５】
図２は、上記負荷抵抗素子１４ｍ,１４ｒの断面図を示し、図３は、その負荷抵抗素子１４ｍ,１４ｒの回路記号である。
【００４６】
上記負荷抵抗素子１４ｍ,１４ｒは、Ｎ型ＴＦＴ（薄膜トランジスタ）である。図２に示すように、上記負荷抵抗素子１４ｍ,１４ｒは、ゲート電極４１ｎと、Ｎ型ソース／ドレイン領域４２ｎａ,４２ｎｂと、酸化シリコン４４ｎａ、酸化シリコン４４ｎｃおよび窒化シリコン４４ｎｂの三層構造よりなるゲート絶縁膜４３ｎと、半導体層４５ｎとを有し、半導体層４５ｎは、チャネル領域が形成される非単結晶シリコンにより形成されている。
【００４７】
図４は、不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂの断面図であり、図５は、その不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂの回路記号である。
【００４８】
上記不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍは、Ｐ型ＴＦＴである。上記不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍは、ゲート電極４１ｐと、Ｎ型ソース／ドレイン領域４２ｐａ,４２ｐｂと、酸化シリコン４４ｐａと、窒化シリコン４４ｐｂと、酸化シリコン４４ｐｃの３層構造よりなるゲート絶縁膜４３ｐと、半導体層４５を有し、半導体層４５は、チャネル領域が形成される非単結晶シリコンにより形成されている。
【００４９】
上記負荷抵抗素子１４ｍ,１４ｒと、不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂとは、構造が同一である一方、極性が、互いに逆極性になっている。
【００５０】
この半導体装置では、次のようにして、各不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂに記憶された情報を読み出すようになっている。
【００５１】
先ず、第１のステップとして、絶縁性基板上に形成された不揮発性メモリ素子に記憶された情報を読み出すための回路特性をテストし、必要に応じて回路特性を補正する。
【００５２】
回路特性は、例えば、次のようにテストされる。
【００５３】
図１を参照して、先ず、上記不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂ２、リファレンスメモリ素子１１ｒおよび選択トランジスタを全てオフ状態にする一方、選択トランジスタ１２ｍａおよび１２ｒをオン状態とする。
【００５４】
次に、この状態で、上記ビット線１８ｍ１及び１８ｒに等しい電流を流し、例えば、負荷抵抗素子１４ｒのゲート電極に印加する電圧を固定した状態で、１４ｍのゲート電極に印加する電圧を掃印する。そして、それぞれの状態おけるセンスアンプ１７から出力されるデータをモニターすることによって、データ出力値が反転するときの電圧を検出する。
【００５５】
そして、上記反転電圧の検出の結果、上記負荷抵抗素子１４ｒのゲート電極に印加する電圧と、データ出力値が反転するときに負荷抵抗素子１４ｍのゲート電極に印加する電圧との電圧差があらかじめ定められた電圧より大きな値だった場合には、不揮発性メモリ機能を有する負荷抵抗素子１４ｍもしくは負荷抵抗素子１４ｒに弱く電荷注入（以下に電子注入の例を説明するが、電子注入の替わりに正孔を注入しても良い）を行う。
【００５６】
このようにして、上記負荷抵抗素子１４ｍもしくは負荷抵抗素子１４ｒの特性を調整することによって、負荷抵抗素子１４ｒのゲート電極に印加する電圧と、負荷抵抗素子１４ｍのゲート電極に印加する電圧との電圧差が、あらかじめ定められた電圧の範囲内に収まるように調整する。
【００５７】
上記負荷抵抗素子１４ｍもしくは負荷抵抗素子１４ｒへの電子注入については、例えば、負荷抵抗素子１４ｍに電子注入を行う場合、負荷抵抗素子１４ｍのゲート電極に１５Ｖ程度、ビット線１８ｍ１に１０Ｖ程度の電圧を１００ミリ秒程度印加することによって、ホットエレクトロンを発生させて、このホットエレクトロンを、負荷抵抗素子１４ｍすなわち不揮発性メモリ素子の記憶領域に注入するようにする。
【００５８】
また、上記負荷抵抗素子１４ｒに電子注入を行う場合には、負荷抵抗素子１４ｒのゲート電極に１５Ｖ、ビット線１８ｒに１０Ｖ程度の電圧を１００ミリ秒程度印加することによって、ホットエレクトロンを発生させ、このホットエレクトロンを、負荷抵抗素子１４ｒすなわち不揮発性メモリ素子の記憶領域に注入するようにする。
【００５９】
このようにして、回路特性があらかじめ定めた範囲の特性となっていない場合に、負荷抵抗素子１４ｍおよび１４ｒの両方、もしくは、いずれか一方に必要に応じて電荷注入を行って、回路特性を、あらかじめ定めた回路特性の範囲内に調整する。
【００６０】
また、リファレンス素子に電荷注入することによって、リファレンス素子の状態を、あらかじめ決めたプログラム状態と消去状態との間の中間状態に設定する。
【００６１】
次に、第２のステップとして、不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂ２に情報を記憶する。
【００６２】
その後、第３のステップとして、アドレス信号に応じて不揮発性メモリ素子を選択し、各不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂ２に記憶された情報を読み出す。
【００６３】
例えば、選択信号によって、上記不揮発性メモリ素子１１ｍａ２が選択された場合、読み出された電流は、選択トランジスタ１２ｍａを経由する。そして、この選択トランジスタ１２ｍａを経由した電流と、負荷抵抗素子１４ｍとに基づく、負荷抵抗素子１４ｍの入力側の電圧が、センスアンプ１６に入力されるようになっている。
【００６４】
一方、不揮発性メモリ素子のプログラム状態と消去状態との間の中間状態に設定されたリファレンス素子１１ｒも、同様に、読み出された電流は、選択トランジスタ１２ｒを経由する。そして、この選択トランジスタ１２ｒを経由した電流と、負荷抵抗素子１４ｒとに基づく、負荷抵抗素子１４ｒの入力側の電圧が、センスアンプ１６に入力されるようになっている。
【００６５】
その後、上記センスアンプ１６において、２つの入力電圧が比較され、不揮発性メモリ素子１１ｍａ２に記憶されている情報が読み出されるようになっている。
【００６６】
尚、上記第１実施形態では、上記負荷抵抗素子１４ｒ,１４ｍとしてＮ型ＴＦＴ、不揮発性メモリ素子１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂ２としてＰ型ＴＦＴを用いたが、逆に、負荷抵抗素子としてＰ型ＴＦＴ、不揮発性メモリ素子としてＮ型ＴＦＴを用いても構わない。また、負荷抵抗素子、不揮発性メモリ素子共に、Ｐ型ＴＦＴを用いても構わないし、負荷抵抗素子、不揮発性メモリ素子共に、Ｎ型ＴＦＴを用いても構わない。
【００６７】
また、負荷抵抗素子１４ｍ、１４ｒへの電荷注入については、回路特性があらかじめ定めた範囲の特性となっていれば、必ずしも行う必要はない。
【００６８】
一般的に絶縁性基板上に形成された不揮発性メモリ素子の記憶部は、欠陥密度も高く、動作電圧も高いため、書換えによるしきい値電圧のシフトは、単結晶シリコン上に形成された不揮発性メモリのそれよりも大きい。
【００６９】
したがって、書換えによるしきい値電圧のウインドウ幅のワーストケースを考慮して、テストされた読み出し回路で誤読出しを行わないと判断されれば、負荷抵抗素子１４ｍ,１４ｒへの電荷注入は、必ずしも行う必要はない。
【００７０】
また、上記実施形態では、負荷抵抗素子１４ｍ,１４ｒとして、図２に示す負荷抵抗素子を用い、不揮発性メモリ素子１１ｍａ１、１１ｍａ２、１１ｍｂ１、１１ｍｂ２として、図３に示す不揮発性メモリ素子を用いたが、この発明では、負荷抵抗素子および不揮発性記憶装置として、別の構造の不揮発性記憶装置を用いても良い。例えば、図２および図３では、電荷を保持する機能を有するゲート絶縁膜を酸化シリコン、窒化シリコン、酸化シリコンの３層構造としたが、他の材料を用いても構わない。要するに、電荷を注入することによって不揮発性メモリの機能を有する素子であればよい。
【００７１】
（第２実施形態）
図６は、本発明の第２実施形態の半導体記憶装置の回路図である。
【００７２】
この半導体記憶装置も、第１実施形態の半導体記憶装置同様、絶縁性基板上に形成されている。
【００７３】
この半導体記憶装置は、不揮発性メモリ素子２１１、不揮発性メモリ機能を有するＴＦＴ２１３,２１４と、ＴＦＴ２１２,２２１〜２２５,２３１〜２３５と、バファ回路２６とを備える。
【００７４】
第２実施形態の半導体記憶装置の回路特性は、次のようにテストされる。
【００７５】
まず、第１のステップとして、ＴＦＴ２３１〜２３５をオフ状態にする一方、ＴＦＴ２２１〜２２５をオン状態として、更に、ＴＦＴ２１３については、端子２４３,２５２,２５３に、ＴＦＴ２１４については、端子２４４,２５４,２５５にそれぞれ電圧を供給することによって、夫々の素子特性をテストする。
【００７６】
具体例には、ＴＦＴ２１３の場合には、端子２４３,２５２,２５３から電圧を印加することによってＴＦＴ素子２１３のしき値電圧を検出する。
【００７７】
例えば、ＴＦＴ素子２１３のしきい値電圧を検出する場合は、端子２４３および端子２５２から与える電圧を固定した状態で、端子２５３から印加する電圧を掃印して、端子２５２に流れる電流を測定し、あらかじめ与えられた電流値を超えたときに、端子２５３に印加している電圧をＴＦＴ素子２１３のしきい値電圧として定義する。
【００７８】
また、上記ＴＦＴ素子２１４の場合には、端子２４４および端子２５５から与える電圧を固定した状態で端子２５４から印加する電圧を掃印して、端子２５５に流れる電圧を測定し、あらかじめ与えられた電流値を超えたとき、端子２５４に印加している電圧をＴＦＴ素子２１４のしきい値電圧として定義する。
【００７９】
このようにして得られたＴＦＴ素子２１３のしきい値電圧とＴＦＴ素子２１４のしきい値電圧との電圧差が、あらかじめ定められた電圧より大きな値だった場合は、不揮発性メモリ機能を有するＴＦＴ素子２１３もしくはＴＦＴ素子２１４に弱く電荷注入（以下に電子注入の例を説明するが、電子注入の替わりに正孔を注入しても良い）を行い、負荷抵抗素子の特性を調整することによって、ＴＦＴ素子２１３のしきい値電圧とＴＦＴ素子２１４のしきい値電圧との電圧差が、あらかじめ定められた電圧の範囲内に収まるように調整する。
【００８０】
上記ＴＦＴ素子２１３,２１４は、不揮発性メモリ素子２１１と同一の構造の不揮発性メモリ機能を有している。上記ＴＦＴ素子２１３,２１４は、同一メモリ機能含有素子を構成している。また、図６に示す半導体記憶装置において、不揮発性メモリ素子２１１以外の部分は、読出し回路を構成している。
【００８１】
尚、ＴＦＴ素子への電子注入については、ＴＦＴ素子２１３に電子注入を行う場合、例えば、端子２４３を接地した状態で、端子２５３に１５Ｖ、端子２５２に１０Ｖ程度の電圧を１００ミリ秒程度印加することによって、ホットエレクトロンを発生させ、そのホットエレクトロンを、不揮発性メモリ機能を有するＴＦＴ素子２１３の記憶領域に注入するようにする。
【００８２】
また、ＴＦＴ素子２１４に電子注入を行う場合、例えば、端子２４４を接地した状態で、端子２５５に１５Ｖ、端子２５４に１０Ｖ程度の電圧を１００ミリ秒程度印加することによって、ホットエレクトロンを発生させ、そのホットエレクトロンを、不揮発性メモリ機能を有するＴＦＴ素子２１４の記憶領域に注入するようにする。
【００８３】
このようにして、ＴＦＴ素子２１３,２１４の素子特性が、あらかじめ定めた範囲の特性となっていない場合は、電荷注入を行い、あらかじめ定めた特性の範囲内に調整する。
【００８４】
次に、第２のステップとして、ＴＦＴ２３１〜２３５及びＴＦＴ２２１〜２２５については、ステップ１の状態を維持したまま、不揮発性メモリ素子２１１のゲート電極、端子２４１および端子２５１にそれぞれ電圧を印加することによって、不揮発性メモリ素子２１１に情報を記憶させる。
【００８５】
その後、第３のステップとして、ＴＦＴ２３１〜２３５をオン状態とする一方、ＴＦＴ２２１〜２２５をオフ状態として、端子２４１,２４２に読出しのＨｉｇｈレベルに相当する電圧、端子２４３,２４４に読出しのＬｏｗレベルに相当する電圧を印加することによって、上記不揮発性メモリ素子２１１に記憶された情報を出力端子２７から読み出す。
【００８６】
上記ＴＦＴ素子２１３および２１４は、不揮発性メモリ素子２１１に記憶された情報を読み出す際、重要な役割を果たしており、素子特性がばらつくと、誤読出しの危険性が高まる。
【００８７】
本実施形態では、上記ＴＦＴ素子２１３,２１４の素子特性をテストし、素子特性が、あらかじめ定めた範囲の特性となっていない場合、ＴＦＴ素子２１３またはＴＦＴ素子２１４に電荷注入を行い（尚、この発明では、ＴＦＴ素子２１３またはＴＦＴ素子２１４の両方に電化注入を行っても良い）、あらかじめ定めた回路特性の範囲内に調整されているから、素子特性のばらつきに起因する誤読出しの確立を大幅に低減することができて、半導体記憶装置の信頼性を高めることができる。
【００８８】
（第３実施形態）
図７は、本発明の第３実施形態の半導体記憶装置を示す回路図である。
【００８９】
この半導体記憶装置は、絶縁性基板上に形成されている。この半導体記憶装置は、不揮発性メモリ素子３１１,３１２と、不揮発性メモリ機能を有するＴＦＴ３１３,３１４と、ＴＦＴ３２１〜３２６,３３１〜３３４と、バファ回路３６とを備える。
【００９０】
まず、第１のステップとして、ＴＦＴ３３１〜３３４をオフ状態とする一方、ＴＦＴ３２１〜３２６をオン状態として、ＴＦＴ３１３については、端子３４３,３５２,３５３に、ＴＦＴ３１４については、端子３４４,３５４,３５６にそれぞれ電圧を供給することによって、素子特性をテストする。
【００９１】
詳しくは、まず、端子３４３、端子３５２および端子３５３から電圧を印加することによってＴＦＴ素子３１３のしきい値電圧を検出し、端子３４４、端子３５４および端子３５６から電圧を印加することによってＴＦＴ素子３１４のしきい値電圧を検出する。
【００９２】
例えば、上記ＴＦＴ素子３１３のしきい値電圧を検出する場合は、端子３４３及び端子３５２から与える電圧を固定した状態で端子３５３から印加する電圧を掃印して、端子３５２に流れる電圧を測定し、あらかじめ与えられた電流値を超えたとき、端子３５３に印加している電圧をＴＦＴ素子３１３のしきい値電圧として定義する。
【００９３】
同様に、端子３４４及び端子３５６から与える電圧を固定した状態で端子３５４から印加する電圧を掃印して、端子３５６に流れる電圧を測定し、あらかじめ与えられた電流値を超えたとき、端子３５４に印加している電圧をＴＦＴ素子３１４のしきい値電圧として定義する。
【００９４】
このようにして得られたＴＦＴ素子３１３のしきい値電圧と、ＴＦＴ素子３１４のしきい値電圧との電圧差が、あらかじめ定められた電圧より大きな値だった場合は、不揮発性メモリ機能を有するＴＦＴ素子３１３もしくはＴＦＴ素子３１４に弱く電荷注入（以下に電子注入の例を説明するが、電子注入の替わりに正孔を注入しても良い）を行って、電子注入を行った素子の素子特性を調整することによって、ＴＦＴ素子３１３のしきい値電圧とＴＦＴ素子３１４のしきい値電圧との電圧差が、あらかじめ定められた電圧の範囲内に収まるようにする。
【００９５】
上記ＴＦＴ素子３１３,３１４は、不揮発性メモリ素子３１３と同一の不揮発性メモリ機能を有している。上記ＴＦＴ素子３１３,３１４は、同一メモリ機能含有素子を構成している。また、図７に示す半導体記憶装置において、揮発性メモリ素子３１１および不揮発性メモリ素子３１２以外の部分は、読出し回路を構成している。
【００９６】
なお、ＴＦＴ素子への電子注入については、ＴＦＴ素子３１３に電子注入を行う場合、例えば、端子３４３を接地した状態で、端子３５３に１５Ｖ、端子３５２に１０Ｖ程度の電圧を１００ミリ秒程度印加することによって、ホットエレクトロンを発生させ、不揮発性メモリ機能を有するＴＦＴ素子３１３の記憶領域に注入すればよい。
【００９７】
また、上記ＴＦＴ素子３１４に電子注入を行う場合、端子３４４を接地した状態で、端子３５４に１５Ｖ、端子３５６に１０Ｖ程度の電圧を１００ミリ秒程度印加することによって、ホットエレクトロンを発生させ、そのホットエレクトロンを、不揮発性メモリ機能を有するＴＦＴ素子３１４の記憶領域に注入するようにする。
【００９８】
次に、第２のステップとして、ＴＦＴ３３１〜３３５及びＴＦＴ３２１〜３２６については、ステップ１の状態を維持したまま、不揮発性メモリ素子３１３については、ゲート電極、端子３４１および端子３５１に、不揮発性メモリ素子３１３については、ゲート電極、端子３４２および端子３５５にそれぞれ電圧を印加することによって、不揮発性メモリ素子３１１および不揮発性メモリ素子３１２に情報を記憶する。
【００９９】
このとき、例えば、半導体記憶装置に「０」という情報を記憶させたい場合は、不揮発性メモリ素子３１１をプログラム状態、不揮発性メモリ素子３１２を消去状態とし、逆に、例えば、半導体記憶装置に「１」という情報を記憶させたい場合は、不揮発性メモリ素子３１１を消去状態、不揮発性メモリ素子３１２をプログラム状態とする。
【０１００】
その後、第３のステップとして、ＴＦＴ３３１〜３３４をオン状態にする一方、ＴＦＴ３２１〜２２６をオフ状態として、端子３４１および端子３４２に読出しのＨｉｇｈレベルに相当する電圧、端子３４３および端子３４４に読出しのＬｏｗレベルに相当する電圧を印加することによって、記憶された情報を出力端子３７から読み出す。
【０１０１】
上記ＴＦＴ素子３１３,３１４は、不揮発性メモリ素子３１１,３１２に記憶された情報を読み出す際、重要な役割を果たしており、上記素子の特性がばらつくと、誤読出しの危険性が高まる。
【０１０２】
本実施形態によれば、あらかじめＴＦＴ３１３,３１４の素子特性をテストし、素子特性が、あらかじめ定めた範囲の特性となっていない場合、電荷注入を行い、あらかじめ定めた回路特性の範囲内に調整しているから、素子特性のばらつきに起因する誤読出しの確率を大幅に低減することができ、半導体記憶装置の信頼性を高めることができる。
【０１０３】
尚、第２実施形態および第３実施形態においても、不揮発性メモリ機能を有する素子として図４で示す構造の素子を用いることができ、また、別の構造を有する素子を用いることもできる。
【０１０４】
不揮発性メモリ素子としてのＰ型ＴＦＴが、上記不揮発性メモリ素子に記憶された情報を読み出すための回路の一部を構成し、不揮発性メモリ機能を有する素子としてＮ型ＴＦＴを用いても良い。また、不揮発性メモリ素子としてのＮ型ＴＦＴが、上記不揮発性メモリ素子に記憶された情報を読み出すための回路の一部を構成し、不揮発性メモリ機能を有する素子としてＰ型ＴＦＴを用いても良い。
【０１０５】
（第４実施形態）
図８は、本発明の第４実施形態の表示装置の概略構成図を示している。
【０１０６】
この表示装置は、ＴＦＴ（薄膜トランジスタ）液晶ディスプレイである。
【０１０７】
この表示装置５１は、絶縁性基板と、この絶縁性基板上に形成された上記メモリ部５８（つまり、上記第１実施形態、第２実施形態、または、第３実施形態の半導体記憶装置のメモリ回路のいずれか１つを含んでいる。）とを有している。
【０１０８】
この表示装置５１は、画素部５５と、ゲートドライバ５４と、ソースドライバ５３と、Ｄ／Ａ（アナログ／デジタル）変換器５２と、制御回路５６と、電源回路５７と、メモリ部５８とを有する。
【０１０９】
上記画素部５５、上記ゲートドライバ５４、上記ソースドライバ５３、上記Ｄ／Ａ変換器５２、上記制御回路５６および上記電源回路５７は、ＴＦＴ（薄膜トランジスタ）によって形成されたスイッチング素子を有する。
【０１１０】
以下、上記表示装置５１の動作を説明する。
【０１１１】
上記表示装置５１は、デジタル信号入力型の液晶ディスプレイであって、まず、外部端子から上記Ｄ／Ａ変換器５２に映像のデジタル信号が入力され、外部端子から上記制御回路５６にタイミング制御信号が入力され、外部端子から上記電源回路５７に電源電圧が入力される。
【０１１２】
上記Ｄ／Ａ変換器５２では、デジタル信号として入力された信号がアナログの電圧値に変換され、画素に供給される。
【０１１３】
一方、上記ソースドライバ５３および上記ゲートドライバ５４は、上記制御回路５６から出力された制御信号のタイミングにしたがって、上記画素部５５のＴＦＴに電圧を供給する。
【０１１４】
また、上記電源回路５７は、外部から入力された電圧から昇圧または／もしくは降圧を行うことによって、上記画素部５５、上記Ｄ／Ａ変換器５２、上記ソースドライバ５３、上記ゲートドライバ５４および上記メモリ部５８に、適切な電源電圧を供給する。
【０１１５】
上記画素部５５、上記ゲートドライバ５４、上記ソースドライバ５３、上記Ｄ／Ａ変換器５２、上記制御回路５６および上記電源回路５７は、ＴＦＴにより構成されているが、一般的に絶縁性基板上に形成されるＴＦＴは、絶縁性基板の耐熱性が比較的低いため、素子間の特性ばらつきが大きく、これが表示装置５１の表示特性のばらつきを大きくする大きな要因となっていた。
【０１１６】
このため、本発明の表示装置では、絶縁性基板上に形成された不揮発性メモリ素子より構成される上記メモリ部５８が設けられており、上記表示装置５１の製造が完了した後に動作テストが行われ、この動作テストの結果に基づいて上記表示装置５１の製品間の表示特性のばらつきを補正するデジタル値で示されたパラメータを、上記メモリ部５８に記憶する。
【０１１７】
上記メモリ部５８に記憶するパラメータの対象としては、表示装置５１の製品間の表示特性のばらつきを補正するデジタル値で示されたパラメータがある。
【０１１８】
表示装置５１の動作をテストし、メモリ部５８に記憶する具体的な情報としては、表示装置５１の対向基板に与える電圧を微調整するための情報や、Ｄ／Ａ変換器５２において構成するＴＦＴ素子特性のばらつきに起因するオフセット電圧を調整し、所望の回路特性に近い機能に調整するための情報等がある。
【０１１９】
また、対向基板に与える電圧に与える電圧の最適化については、例えば、表示装置５１を点灯し、対向基板に印加する電圧を掃印することによって、最もフリッカの少ない電圧を検出し、その電圧情報をメモリ部５８に記憶するようにする。
【０１２０】
また、Ｄ／Ａ変換器については、例えば、テスト時にあるデジタル入力値に対して所望のアナログ電圧が出力されているか否かを測定し、必要に応じてその出力電圧を調整し、その情報をメモリ部５８に記憶するようにする。
【０１２１】
上記構成によって、信頼性の高い表示装置を安価で提供することができる。
【０１２２】
（第５実施形態）
図９は、本発明の第５実施形態の半導体記憶装置が組み込まれた携帯電子機器の一例である携帯電話を示す図である。
【０１２３】
この携帯電話は、表示部６１、ＲＯＭ（読出し専用メモリ）６２、ＲＡＭ（ランダムアクセスメモリ）６３、制御回路６４、アンテナ６５、無線回路６６、電源回路６７、オーディオ回路６８、カメラモジュール６９、メモリカード７０を備える。
【０１２４】
上記ＲＯＭ６２は、この携帯電話に内蔵され、不揮発性を有し、情報が書換え可能である。上記ＲＯＭ６２は、制御回路を動作させるためのプログラムデータ、カメラモジュール６９において撮影された画像データ、オーディオ回路６８で再生させるためのオーディオデータ等のデータが記憶されている。
【０１２５】
上記データは、メモリカード７０に記憶されてもよい。メモリカード７０は、ＲＯＭ６２と同様に、不揮発性を有し、情報が書換え可能である。メモリカード７０は、さらに、着脱可能であって、上記データのバックアップ、他の機器へのデータ転送、ＲＯＭ６２に収めることのできないデータの記憶などの役割を果たす。
【０１２６】
上記ＲＯＭ６２及びメモリカード７０は、制御回路６４より要求されると、記憶されたデータを制御回路６４に送るようになっている。
【０１２７】
また、ＲＯＭ６２及びメモリカード７０より読み出されたデータは、必要に応じてＲＡＭ６３にも転写されるようになっている。
【０１２８】
図９に示す携帯電話において、表示部６１としては、第４実施形態の表示装置を用いている。
【０１２９】
上記構成によって、高品質の携帯電話を安価で提供することが可能となる。
【０１３０】
なお、ＲＯＭ６２及びメモリカード７０の一部もしくは全てに第１実施形態、第２実施形態または第３実施形態の半導体記憶装置を用いてもよい。
【０１３１】
上記構成によれば、信頼性の高い携帯電話を安価で提供することが可能となる。
【図面の簡単な説明】
【０１３２】
【図１】本発明の第１実施形態の半導体記憶装置を示す回路図である。
【図２】第１実施形態の半導体記憶装置が有する負荷抵抗素子の断面図である。
【図３】図２に示す負荷抵抗素子の回路記号である。
【図４】第１実施形態の半導体記憶装置が有する不揮発性メモリ素子の断面図である。
【図５】その不揮発性メモリ素子の回路記号である。
【図６】本発明の第２実施形態の半導体記憶装置の回路図である。
【図７】本発明の第３実施形態の半導体記憶装置を示す回路図である。
【図８】本発明の第４実施形態の表示装置の概略構成図を示している。
【図９】本発明の第５実施形態の半導体記憶装置が組み込まれた携帯電話を示す図である。
【図１０】従来の不揮発性メモリ素子アレイを示す図である。
【符号の説明】
【０１３３】
１１ｍａ１,１１ｍａ２,１１ｍｂ１,１１ｍｂ２,２１１,３１１,３１２  不揮発性メモリ素子
１１ｒ  リファレンス素子
１４ｍ,１４ｒ  負荷抵抗素子
１７  センスアンプ
２１３,２１４,３１３,３１４  不揮発性メモリを有するＴＦＴ
１２ｍａ,１２ｍｂ,１２ｒ,２１２,２２１,２２２,２２３,２２４,２２５,２３１,２３２,２３３,２３４,２３５,３３１,３３２,３３３,３３４,３２１,３２２,３３３,３３４,３３５,３２６,３３１,３３２,３３３,３３４  ＴＦＴ
【図１】
2009301678.tif 000003
【図２】
2009301678.tif 000004
【図３】
2009301678.tif 000005
【図４】
2009301678.tif 000006
【図５】
2009301678.tif 000007
【図６】
2009301678.tif 000008
【図７】
2009301678.tif 000009
【図８】
2009301678.tif 000010
【図９】
2009301678.tif 000011
【図１０】
2009301678.tif 000012