(57)【要約】【課題】複数のダイオード素子を含有する微小なＣＳＰ型の半導体装置に対して、外部からの電気的影響を防ぎつつ個々のダイオード素子の容量特性を測定できる技術を提供する。【解決手段】平面十字形に嵌合された遮蔽板４１、４２と４つのセラミックホルダを接着して接点ユニットＣＵ１に組み込み、セラミックホルダに保持された接触端子のうち、可変容量ダイオードの容量特性の測定に実際に用いられる４つの接触端子の各々が外部から電気的に遮蔽された状態を形成する。この状況下において、封止体２２中の複数の可変容量ダイオードの各々の容量特性を選別テーピング装置の第１の検査位置Ｔ１と第２の検査位置Ｔ２とに分散して測定する。【選択図】図２４
2009264767.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）裏面にて隣接する２つで１対となる複数の電極を有し、１対の前記電極のうちの第１電極上に１つの２端子素子が形成された半導体チップが搭載され、１対の前記電極のうちの前記第１電極とは異なる第２電極がワイヤを介して前記半導体チップと電気的に接続され、前記複数の電極、前記半導体チップおよび前記ワイヤが樹脂により封止された封止体を用意する工程、
（ｂ）第１遮蔽板と、平面で前記第１遮蔽板と交差する第２遮蔽板と、前記平面で前記第１遮蔽板および前記第２遮蔽板を取り囲む第３遮蔽板と、前記第１遮蔽板と前記第２遮蔽板と前記第３遮蔽板とに囲まれた４つの遮蔽空間の各々内に延在する接触端子と、前記遮蔽空間の各々に充填され前記遮蔽空間内で前記接触端子を絶縁する絶縁体とを備えた接点ユニットを有し、前記接点ユニットを備えた特性測定部が複数設けられた測定ユニットを用意する工程、
（ｃ）前記封止体を前記複数の特性測定部のうちの第１特性測定部へ搬送し、前記第１特性測定部における４つあるいは２つの前記接触端子を２対あるいは１対の前記電極に接触させて、２つあるいは１つの前記半導体チップの電気的特性を測定する工程、
（ｄ）前記封止体を前記複数の特性測定部のうちの前記第１特性測定部とは異なる第２特性測定部へ搬送し、前記第２特性測定部における４つあるいは２つの前記接触端子を前記（ｃ）工程における２対あるいは１対の前記電極とは異なる他の２対あるいは１対の前記電極に接触させて、前記（ｃ）工程における２つあるいは１つの前記半導体チップとは異なる他の２つあるいは１つの前記半導体チップの電気的特性を測定する工程、
を含み、
前記封止体は、前記複数の電極を３対以上有していることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記２端子素子は、ダイオードであり、
１対の前記電極間における通電方向は、第１方向、前記第１方向と直行する第２方向、前記第１方向とは逆の第３方向、または前記第２方向とは逆の第４方向であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記封止体中には、前記通電方向が前記第１方向である前記電極の対、前記通電方向が前記第２方向である前記電極の対、前記通電方向が前記第３方向である前記電極の対、および前記通電方向が前記第４方向である前記電極の対のうちの２つ以上が混在していることを特徴とする半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法において、
前記（ｃ）工程および前記（ｄ）工程にて測定する前記半導体チップの前記電気的特性は、前記ダイオードの容量特性であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記２端子素子は、容量または抵抗であり、
前記封止体中には、前記容量および前記抵抗のうちの選択された一方あるいは両方が含まれていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
１対の前記電極間における通電方向は、第１方向あるいは前記第１方向と直行する第２方向であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記封止体中には、前記通電方向が前記第１方向である前記電極の対と、前記通電方向が前記第２方向である前記電極の対とが混在していることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記絶縁体は、セラミックを主成分とすることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記封止体の前記裏面にて、前記複数の電極は、２列で配列されていることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、
前記封止体の前記裏面とは反対側の主面には、前記裏面における前記複数の電極の各々の配置位置を示す記号が付与され、
前記測定ユニットは、前記封止体を前記第１特性測定部あるいは前記第２特性測定部へ搬送する前に、前記記号を読み取り、前記記号が所定位置に付与されていない前記封止体を除去することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、測定対象の端子を電気的に遮蔽した状況下で行う半導体装置の特性測定に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００７−２８１３８３号公報（特許文献１）には、プローブ検査技術による可変容量ダイオードの容量特性の測定方法が開示されている。
【特許文献１】特開２００７−２８１３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明者は、複数のダイオード素子を含有する微小なＣＳＰ（Chip Size Package）型の半導体パッケージに対する容量測定技術について検討している。図３７〜図３９は、その複数のダイオード素子を含有するＣＳＰ型の半導体パッケージのそれぞれ要部平面図、要部断面図および下面図である。なお、図３８は、図３７中のＡ−Ａ線に沿った断面を示したものである。
【０００４】
本発明者が検討している複数のダイオード素子を含有するＣＳＰ型の半導体パッケージでは、図３７〜図３９に示すように、１つのダイオード素子に対して２つの金属電極１０１が割り当てられている。つまり、２つの金属電極１０１のうち、一方の主面にはダイオード素子が形成された半導体チップ１０２が搭載されて、半導体チップ１０２の裏面電極（図示は省略）と電気的に接続され、他方はボンディングワイヤ１０３を介して半導体チップ１０２の表面電極（図示は省略）と電気的に接続されている。それにより、２つの金属電極１０１の一方はダイオードのアノードとなり、他方はカソードとなっている。半導体チップ１０２およびボンディングワイヤ１０２は樹脂１０４によって封止され、半導体パッケージの裏面に金属電極１０１の裏面が現れ、金属電極１０１は半導体パッケージから突出しない構造となっている。このように複数のダイオード素子を含有し、金属電極１０１が半導体パッケージ外へ突出しない半導体パッケージ構造とすることにより、半導体パッケージを小型化できるばかりでなく、半導体パッケージの実装に要する面積も縮小化することができる。
【０００５】
ここで、本発明者は、上記のような構造の複数のダイオード素子を含有する微小なＣＳＰ型の半導体パッケージに対し、個々のダイオード素子の容量を測定するに当たって以下のような課題が存在することを見出した。
【０００６】
すなわち、ダイオード素子の容量を測定するに当たっては、外部からの電気的影響を防ぐために、測定対象の端子（金属電極１０１）を遮蔽する必要がある。半導体パッケージ内のダイオード素子が１素子のみである場合には、たとえば金属製の遮蔽版をアノードとカソードとの間に配置して接地することは比較的容易であるが、複数のダイオード素子を含有する場合には、各々の金属電極１０１間が狭かったり、素子配列が１通りとは限らなかったりするために、すべてのダイオード素子のアノードとカソードとの間に遮蔽版を配置することが困難となっている。測定する容量が微小な場合には、接地電位と電気的に接続された遮蔽版により測定対象の金属電極１０１を遮蔽しないと、浮遊容量の変化が測定結果に大きく影響して測定誤差が大きくなってしまうことになる。
【０００７】
本発明の目的は、複数のダイオード素子を含有する微小なＣＳＰ型の半導体パッケージに対して、外部からの電気的影響を防ぎつつ個々のダイオード素子の容量特性を測定できる技術を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による半導体装置の製造方法は、
（ａ）裏面にて隣接する２つで１対となる複数の電極を有し、１対の前記電極のうちの第１電極上に１つの２端子素子が形成された半導体チップが搭載され、１対の前記電極のうちの前記第１電極とは異なる第２電極がワイヤを介して前記半導体チップと電気的に接続され、前記複数の電極、前記半導体チップおよび前記ワイヤが樹脂により封止された封止体を用意する工程、
（ｂ）第１遮蔽板と、平面で前記第１遮蔽板と交差する第２遮蔽板と、前記平面で前記第１遮蔽板および前記第２遮蔽板を取り囲む第３遮蔽板と、前記第１遮蔽板と前記第２遮蔽板と前記第３遮蔽板とに囲まれた４つの遮蔽空間の各々内に延在する接触端子と、前記遮蔽空間の各々に充填され前記遮蔽空間内で前記接触端子を絶縁する絶縁体とを備えた接点ユニットを有し、前記接点ユニットを備えた特性測定部が複数設けられた測定ユニットを用意する工程、
（ｃ）前記封止体を前記複数の特性測定部のうちの第１特性測定部へ搬送し、前記第１特性測定部における４つあるいは２つの前記接触端子を２対あるいは１対の前記電極に接触させて、２つあるいは１つの前記半導体チップの電気的特性を測定する工程、
（ｄ）前記封止体を前記複数の特性測定部のうちの前記第１特性測定部とは異なる第２特性測定部へ搬送し、前記第２特性測定部における４つあるいは２つの前記接触端子を前記（ｃ）工程における２対あるいは１対の前記電極とは異なる他の２対あるいは１対の前記電極に接触させて、前記（ｃ）工程における２つあるいは１つの前記半導体チップとは異なる他の２つあるいは１つの前記半導体チップの電気的特性を測定する工程、
を含み、
前記封止体は、前記複数の電極を３対以上有しているものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
複数のダイオード素子を含有する微小なＣＳＰ型の半導体装置に対して、外部からの電気的影響を防ぎつつ個々のダイオード素子の容量特性を測定できる。
【発明を実施するための最良の形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１４】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１５】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００１６】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００１８】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２１】
（実施の形態１）
本実施の形態１の半導体装置は、たとえば可変容量ダイオードを有するものである。この本実施の形態１の半導体装置の製造工程について図１〜図３２を用いて説明する。
【００２２】
図１は、本実施の形態の半導体装置の製造工程を示したフローチャートである。
【００２３】
まず、図２に示すように、ｎ型の導電型を有する不純物（たとえばＳｂ（アンチモン））が高濃度でドープされたＳｉ（シリコン）からなるウエハ状のｎ型高濃度基板１を用意する。このｎ型高濃度基板１にドープされた不純物の濃度は、たとえば１×１０１９個／ｃｍ３〜１×１０２０個／ｃｍ３程度とすることを例示できる。また、ｎ型高濃度基板１は、複数のチップ領域に区画され、各々のチップ領域にそれぞれ可変容量ダイオードの素子が形成される。
【００２４】
続いて、ｎ型高濃度基板１の主面上にｎ型の導電型を有する不純物（たとえばＰ（リン））がドープされたｎ型のＳｉ層をエピタキシャル成長させることにより、ｎ型低濃度層２を形成する（工程Ｐ１）。このｎ型低濃度層２は、抵抗率が約１００Ωｃｍ以上であり、その厚さは、たとえば約１５μｍ程度とし、ドープされた不純物の濃度は、１×１０１６個／ｃｍ３〜１×１０１９個／ｃｍ３程度とすることを例示できる。
【００２５】
次に、図３に示すように、ｎ型高濃度基板１に熱酸化処理を施し、ｎ型低濃度層２の表面に膜厚０．４μｍ〜１μｍ程度の酸化シリコン膜３を形成する（工程Ｐ２）。
【００２６】
続いて、ｎ型低濃度層２の表面の酸化シリコン膜３上にフォトレジスト膜（図示は省略）を成膜し、このフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、開口部を形成する。続いて、残ったフォトレジスト膜をマスクとして酸化シリコン膜３をエッチングし、ｎ型低濃度層２の表面の酸化シリコン膜３に次の工程において形成するｐ型拡散層を形成するための開口部６を選択的に形成する。
【００２７】
次に、開口部６内を含むｎ型低濃度層２上に、たとえばＰＢＦ（Poly Boron Film）などのドーピング材料を塗布する。続いて、約９００℃程度の雰囲気中にてｎ型高濃度基板１をアニールすることにより、そのｎ型低濃度層２にｐ型不純物であるＢ（ホウ素）をドーピングし、ｐ型拡散層７を形成する。続いて、Ｎ２（窒素）雰囲気中において、ｎ型高濃度基板１に約１０００℃程度の熱処理を施すことにより、ｐ型拡散層７とｎ型低濃度層２とによるＰＮ接合を形成し、可変容量ダイオードの素子（２端子素子）を形成することができる（工程Ｐ３）。
【００２８】
次に、図４に示すように、ｎ型高濃度基板１上に酸化シリコン膜８を堆積する（工程Ｐ４）。続いて、ＣＶＤ法によりｎ型高濃度基板１上にＰＳＧ（Phospho Silicate Glass）膜９を堆積する。次いで、ＰＳＧ膜９上に窒化シリコン膜１０を堆積し（工程Ｐ５）、ＰＳＧ膜９および窒化シリコン膜１０からなる表面保護膜を形成する。
【００２９】
続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして窒化シリコン膜１０、ＰＳＧ膜９および酸化シリコン膜８をドライエッチングし、ｐ型拡散層７に達する開口部１１を形成する（工程Ｐ６）。
【００３０】
次に、図５に示すように、開口部１１の内部を含むｎ型高濃度基板１上にＡｌ（アルミニウム）およびＳｉ（シリコン）からなる合金膜を蒸着する。続いて、フォトレジスト膜をマスクにして、そのＡｌおよびＳｉからなる合金膜をエッチングすることにより、表面電極１２を形成する（工程Ｐ７）。
【００３１】
次に、図６に示すように、表面電極１２や表面保護膜などが形成されたｎ型高濃度基板１の主面の水素等を除去するための熱処理を施した後、ｎ型高濃度基板１の主面に、その主面を保護するためのプラスチックでできた保護テープ（図示は省略）を貼り付ける。続いて、ｎ型高濃度基板１の裏面をグラインディングにより研削し、後述するパッケージ形態に合わせて、ｎ型高濃度基板１を薄くする（工程Ｐ８）。なお、ｎ型高濃度基板１の裏面を研削した後に、さらにｎ型高濃度基板１の裏面をライトエッチングしてもよい。
【００３２】
次に、上記保護テープを剥がし、ｎ型高濃度基板１を洗浄した後、ｎ型高濃度基板１の裏面にＡｕ（金）／Ｓｂ（アンチモン）／Ａｕからなる多層膜を堆積する。続いて、そのＡｕ／Ｓｂ／Ａｕからなる多層膜をウェットエッチングし、裏面電極１３を形成する（工程Ｐ９）。
【００３３】
次に、ｎ型高濃度基板１をダイシングにより分割し、単位素子の可変容量ダイオードの半導体チップ（以下、単にチップと記す）に分割する（工程Ｐ１０）。
【００３４】
次に、図７に示すような金属電極１４群を用意する。この金属電極１４群は、平面矩形の金属板等からなるトレイ１５の主面上に、複数がアレイ状に配列されたものである。また、図８は、図７中のＡ−Ａ線に沿った断面を示したものである。金属電極１４の下面は、トレイ１５の主面に接合されている。金属電極１４は、平面矩形となっており、トレイ１５側からＡｕ（金）膜、Ｎｉ（ニッケル）膜およびＡｕ膜が積層された構造となっている。
【００３５】
次に、図９および図１０に示すように、上記金属電極１４群のうち、所定の金属電極（第１電極）１４の主面に工程Ｐ１０で形成した可変容量ダイオードのチップ１６をダイボンディングする（工程Ｐ１１）。この時、チップ１６の裏面電極１３（図６参照）が所定の金属電極１４に接合される。
【００３６】
金属電極１４へのチップ１６のダイボンディング工程では、トレイ１５を加熱することでその主面上の複数の金属電極１４を加熱し、金属電極１４を加熱しながら金属電極１４上にチップ１６を搭載することで、チップ１６の裏面電極１３と金属電極１４とが溶着され、チップ１６の裏面が金属電極１４に接合される。たとえば、トレイ１５およびその上の金属電極１４を４００℃程度に加熱しながら、金属電極１４上にチップ１６を搭載することで、チップ１６の裏面電極１３を金属電極１４に溶着することができる。チップ１６の裏面電極１３を金属電極１４に溶着することで、チップ１６を金属電極１４に固定するとともに、チップ１６の裏面電極１３を、そのチップ１６を搭載する金属電極１４に電気的に接続することができる。
【００３７】
また、ダイオード素子が形成されたチップ１６は、チップサイズが比較的小さい（たとえば平面寸法が０．２ｍｍ×０．２ｍｍ程度）ので、銀ペーストなどの塗布系の接着材でチップ１６を金属電極１４に接合するのは容易ではない。一方、本実施の形態１では、チップ１６の裏面電極１３を金属電極１４に加熱により溶着するので、チップ１６を金属電極１４に容易かつ的確に接合することができる。また、トレイ１５を加熱してその主面の金属電極１４を加熱するので、トレイ１５は耐熱性と高熱伝導性を有していることが好ましく、トレイ１５が金属材料からなればより好ましい。
【００３８】
次に、図１１および図１２に示すように、それぞれのチップ１６の表面電極１２（図５および図６参照）と、対応する金属電極（第２電極）１４とをボンディングワイヤ１７を介して電気的に接続する（工程Ｐ１２）。すなわち、金属電極１４は、２つで１対となる。図１１に示すように、本実施の形態１では、単純に一方向のみのワイヤボンディングを行うのではなく、所望の回路に応じて複数の方向にワイヤボンディングを行い、チップ１６の表面電極１２をチップ１６非搭載の金属電極１４にボンディングワイヤ１７を介して電気的に接続する。そのため、本実施の形態１では、ボンディングワイヤ１７の形成方向（ワイヤボンディングの方向）は複数種類となる。ここで、端から順番にワイヤボンディングを行うとすると、ワイヤボンディングの方向が異なるチップ１６に対してワイヤボンディングする度に、ワイヤボンディング装置が方向を認識し、対応しなければならないため、ワイヤボンディング装置の動作が複雑化し、ワイヤボンディング工程に要する時間が短縮できなくなることが懸念される。
【００３９】
そこで、たとえば、トレイ１５の長辺と平行な方向と、トレイ１５の短辺と平行な方向とにワイヤボンディングが行われる場合は、まず、トレイ１５の長辺と平行な方向のワイヤボンディングをすべて行ってから、トレイ１５の短辺と平行な方向のワイヤボンディングをすべて行う。これは、順番が逆であってもよい。これにより、ボンディングワイヤ１７の形成方向（ワイヤボンディングの方向）が複数ある場合でも、ワイヤボンディング工程に要する時間を短縮することができる。また、ワイヤボンディング装置の動作を簡素化することができる。
【００４０】
次に、図１３に示すように、一括モールド工程を行って、トレイ１５の主面上の複数の金属電極１４、複数のチップ１６および複数のボンディングワイヤ１７を覆うように、封止樹脂１８を形成する（工程Ｐ１３）。封止樹脂１８は、たとえばエポキシ樹脂またはシリコン樹脂などの樹脂材料などからなり、フィラーなどを含有させてもよい。封止樹脂１８を形成する際には、トレイ１５の主面全体を一括して封止樹脂１８で封止する一括モールド工程を行う。
【００４１】
次に、図１４に示すように、トレイ１５を除去する。金属電極１４をトレイ１５に接合した接着材として、金属電極１４とトレイ１５とを剥離可能とする接着材を選択しておくことで、金属電極１４、チップ１６およびボンディングワイヤ１７を封止樹脂１８で封止した封止体からトレイ１５を剥離して除去することができる。封止体からトレイ１５を除去することで、封止樹脂１８の下面（裏面）では、金属電極１４の一部、すなわち金属電極１４の下面が露出される。封止樹脂１８の下面で露出した金属電極１４の下面は、後の工程で完成する半導体装置の外部端子となる。トレイ１５は、アレイ状に配置された複数の金属電極１４を保持する機能を有していたが、封止樹脂１８形成後は、封止樹脂１８によって複数の金属電極１４が封止されて保持されるので、トレイ１５を除去することができる。
【００４２】
次に、図１５に示すように、封止樹脂１８の上面（表面）に、レーザー印字等により製品番号および半導体装置の向きを識別するためのマーク１９、２０を付与する（工程Ｐ１４）。なお、図１５には、後述するダイシング工程のダイシングライン２１が一点鎖線で示されている。また、図１６は、同じ平面での封止体内部を図示したものであり、ダイシングライン２１も図示されている。
【００４３】
次に、図１７に示すように、ダイシングブレードなどを用いたダイシングなどにより、封止樹脂１８（封止体）を切断して個片に分割する（工程Ｐ１５）。すなわち、アレイ状に配列した複数の金属電極１４、複数の金属電極１４上に搭載された複数のチップ１６、複数のチップ１６の表面電極１３と複数の金属電極１４との間を電気的に接続する複数のボンディングワイヤ１７とを封止樹脂１８で一括封止した封止体を、ダイシングにより切断して個片化するものである。これにより、個片化された封止体であるＣＳＰ型の半導体装置（半導体パッケージ）が得られる。このダイシング工程では、図１５および図１６に一点鎖線で示したダイシングライン２１に沿って、ダイシングが行われる。なお、図１７は、封止体内部を図示した平面図である。
【００４４】
ここで、図１８は、上記のように個片化されたＣＳＰ型の封止体２２の下面（裏面）図である。前述したように、封止体２２の下面には、金属電極１４の下面が露出している。封止体２２は、平面で短辺および長辺を有する矩形であり、その短辺は０．６４ｍｍ〜０．７０ｍｍ程度であり、長辺は１．６０ｍｍ〜１．６６ｍｍ程度である。封止体２２の下面に露出した金属電極１４の下面も短辺および長辺を有する矩形となっており、その短辺の長さＬ１は０．１９ｍｍ程度であり、長辺の長さＬ２は０．２７ｍｍ程度である。また、封止体２２の短辺に沿った方向での金属電極１４の配置ピッチ（隣接する２つの金属電極１４の中心間距離）Ｌ３は０．３８ｍｍ程度であり、封止体２２の長辺に沿った方向での金属電極１４の配置ピッチＬ４は０．４２ｍｍ程度であり、いずれの方向でも非常に狭くなっている。
【００４５】
また、図１９は、封止体２２を上面から見た際の、封止体２２内の４つの可変容量ダイオードＤ１〜Ｄ４の素子配列（方向）を示したものである。このような可変容量ダイオードＤ１〜Ｄ４の素子配列は、チップ１６内の素子構造（方向）およびボンディングワイヤ１７の形成方向によって決定されるものである。チップ１６内の素子構造およびボンディングワイヤ１７の形成方向が変われば、封止体２２内の４つの可変容量ダイオードＤ１〜Ｄ４の素子配列が変わることは言うまでもなく、図２０に示すような４本のボンディングワイヤ１７の形成方向が同じ場合（対応する素子配列は図２１に図示）や、図２２に示すような１本のボンディングワイヤ１７の形成方向だけが異なる場合（対応する素子配列は図２３に図示）を例示できる。すなわち、図１９における可変容量ダイオードＤ１の通電方向を第１方向とすると、第１方向と直交する第２方向（たとえば図１９における可変容量ダイオードＤ３の通電方向）、第１方向とは逆の第３方向（たとえば図２１における可変容量ダイオードＤ１の通電方向）、および第２方向とは逆の第４方向（たとえば図２３における可変容量ダイオードＤ４の通電方向）の４通りの通電方向の可変容量ダイオードが封止体２２内には存在しうることになる。
【００４６】
次に、封止体２２中の可変容量ダイオードＤ１〜Ｄ４の特性検査および封止体２２の外観検査等の選別工程と、良品として選別された封止体２２をテーピングするテーピング工程とを行う（工程Ｐ１６）。
【００４７】
ここで、図２４は、上記選別工程およびテーピング工程を行う本実施の形態１の選別テーピング装置（測定ユニット）の説明図である。
【００４８】
本実施の形態１の選別テーピング装置においては、まず、パーツフィーダ３１が封止体２２をレール３２へ供給する。この際、パーツフィーダ３１は、封止体２２の長辺がレール３２に沿うように封止体２２の向きを揃えてレール３２へ供給する。パーツフィーダ３１内には、センサ３３、３４、カメラ３５および拭き落としノズル３６が備えられており、センサ３３、３４により封止体２２がレール３２へ供給されたことが検知されると、カメラ３５により封止体２２の上面の画像を取得し、画像中のマーク２０の位置が正しいか否かを確認する。この時、カメラ３５が取得した画像中でマーク２０が正確な位置にない場合には、封止体２２が誤った向きでレール３２へ供給されたものとして、拭き落としノズル３６からのエアー吹き付けにより、その封止体２２をレール３２から拭き落とす。次いで、封止体２２は、レール３７を含むパーツフィーダ３８へ供給される。パーツフィーダ３８は、レール３７を通じてターンテーブル３９へ封止体２２を供給する。ターンテーブル３９は、複数のデバイス収容口４０を有しており、このデバイス収容口４０の各々がセンサ４１が配置された所定位置で封止体２２を収容する。封止体２２がデバイス収容口４０に収容されたことをセンサ４１が検知すると、ターンテーブル３９が回転し、その収容された封止体２２を第１の検査位置（特性測定部、第１特性測定部）Ｔ１へと運ぶ。
【００４９】
その第１の検査位置Ｔ１では、封止体２２中の４つの可変容量ダイオードのうち、たとえば封止体２２の一方の短辺に近い２つの可変容量ダイオードＤ３、Ｄ４の容量特性を測定する。この容量特性の測定には、詳しくは後述する接点ユニットＣＵ１を用い、この接点ユニットＣＵ１が備える８つの接触端子のうち、遮蔽板（第１遮蔽板もしくは第２遮蔽板）４１、４２によって互いに電気的に遮蔽された４つの接触端子４３のそれぞれが可変容量ダイオードＤ３、Ｄ４の端子となる４つの金属電極１４と接触する。
【００５０】
上記第１の検査位置Ｔ１での容量特性の測定が完了した封止体２２は、ターンテーブル３９の回転により第２の検査位置（特性測定部、第２特性測定部）Ｔ２へと運ばれる。
【００５１】
その第２の検査位置Ｔ２では、封止体２２中の４つの可変容量ダイオードのうち、第１の検査位置Ｔ１で容量特性が測定された封止体２２中の可変容量ダイオードＤ３、Ｄ４以外の可変容量ダイオードＤ１、Ｄ２の容量特性を測定する。この容量特性の測定には、詳しくは後述する接点ユニットＣＵ１を用い、この接点ユニットＣＵ１が備える８つの接触端子のうち、遮蔽板４１、４２によって互いに電気的に遮蔽された４つの接触端子４３のそれぞれが可変容量ダイオードＤ１、Ｄ２の端子となる４つの金属電極１４と接触する。
【００５２】
上記第２の検査位置Ｔ２での容量特性の測定が完了した封止体２２は、ターンテーブル３９の回転により第３の検査位置Ｔ３へと運ばれる。
【００５３】
その第３の検査位置Ｔ３では、封止体２２中の４つの可変容量ダイオードのうち、たとえば封止体２２の一方の短辺に近い２つの可変容量ダイオードＤ３、Ｄ４の逆方向電流特性および順方向電圧特性等の電気特性を測定する。この電気特性の測定には、接点ユニットＣＵ２が備える８つの接触端子のうち、可変容量ダイオードＤ３、Ｄ４の端子となる４つの金属電極１４と対応する位置にある４つの接触端子４４が、その可変容量ダイオードＤ３、Ｄ４の端子となる４つの金属電極１４と接触する。
【００５４】
上記第３の検査位置Ｔ３での電気特性の測定が完了した封止体２２は、ターンテーブル３９の回転により第４の検査位置Ｔ４へと運ばれる。
【００５５】
その第４の検査位置Ｔ４では封止体２２の外観検査が行われ、特に、マーク１９、２０が付与された上面の外観不良の有無について外観検査治具４５によって検査される。
【００５６】
上記第４の検査位置Ｔ４での容量特性の測定が完了した封止体２２は、ターンテーブル３９の回転により第５の検査位置Ｔ５へと運ばれる。
【００５７】
その第５の検査位置Ｔ５では、封止体２２中の４つの可変容量ダイオードのうち、第１の検査位置Ｔ１で容量特性が測定された封止体２２中の可変容量ダイオードＤ３、Ｄ４以外の可変容量ダイオードＤ１、Ｄ２について、逆方向電流特性および順方向電圧特性等の電気特性を測定する。この電気特性の測定には、接点ユニットＣＵ２が備える８つの接触端子のうち、可変容量ダイオードＤ１、Ｄ２の端子となる４つの金属電極１４と対応する位置にある４つの接触端子４４が、その可変容量ダイオードＤ１、Ｄ２の端子となる４つの金属電極１４と接触する。
【００５８】
上記第５の検査位置Ｔ５での容量特性の測定が完了した封止体２２は、ターンテーブル３９の回転により第６の検査位置Ｔ６へと運ばれる。
【００５９】
その第６の検査位置Ｔ６では封止体２２の外観検査が行われ、特に、金属電極１４が露出した下面の外観不良の有無について外観検査治具４６によって検査される。
【００６０】
上記のような第１の検査位置Ｔ１、第２の検査位置Ｔ２、第３の検査位置Ｔ３、第４の検査位置Ｔ４、第５の検査位置Ｔ５および第６の検査位置Ｔ６での各測定および検査が完了した封止体２２について、各種不良が検出された場合には、ターンテーブル３９の回転によって不良品回収部４７内の所定位置に達した際に、発生した不良のカテゴリー毎に分別して回収される。たとえば、第１の回収位置４８Ａに配置された第１の回収容器４８Ｂには、第１の検査位置Ｔ１での容量特性測定で不良が検出された封止体２２が回収される。また、第２の回収位置４９Ａに配置された第２の回収容器４９Ｂには、第２の検査位置Ｔ２での容量特性測定で不良が検出された封止体２２が回収される。また、第３の回収位置５０Ａに配置された第３の回収容器５０Ｂには、第３の検査位置Ｔ３での電気特性測定で不良が検出された封止体２２が回収される。また、第４の回収位置５１Ａに配置された第４の回収容器５１Ｂには、第５の検査位置Ｔ５での電気特性測定で不良が検出された封止体２２が回収される。また、第５の回収位置５２Ａに配置された第５の回収容器５２Ｂには、第４の検査位置Ｔ４および第６の検査位置Ｔ６での外観検査で不良が検出された封止体２２が回収される。
【００６１】
上記第１の検査位置Ｔ１、第２の検査位置Ｔ２、第３の検査位置Ｔ３、第４の検査位置Ｔ４、第５の検査位置Ｔ５および第６の検査位置Ｔ６での各測定および検査が完了した封止体２２について、不良が検出されなかった場合には、ターンテーブル３９の回転によってテーピング位置ＴＰ１にて収納用テープ５３に収納される。良品の封止体２２が収納された収納用テープ５３は、リールに巻き取られて梱包される（工程Ｐ１７）。
【００６２】
ここで、図２５および図２６は、それぞれ上記接点ユニットＣＵ１の斜視図および側面図である。
【００６３】
図２５および図２６に示すように、接点ユニットＣＵ１の筐体となる金属製のホルダＭＨの上面には、周囲を４つのセラミックホルダ（絶縁体）５４Ａで固定された接触端子５５Ａ、周囲をセラミックホルダ（絶縁体）５４Ｂで固定された接触端子５５Ｂ、周囲をセラミックホルダ（絶縁体）５５Ｃで固定された接触端子５５Ｃ、５５Ｅ、５５Ｇ、および周囲をセラミックホルダ（絶縁体）５５Ｄで固定された接触端子５５Ｄ、５５Ｆ、５５Ｈが埋め込まれている。接触端子５５Ａ〜５５Ｈは先端がホルダＭＨの上面に突出し、前述の可変容量ダイオードＤ１〜Ｄ４の容量特性の測定時に封止体２２の下面の金属電極１４と接触できる構造となっている。また、接点ユニットＣＵ１の上面には、セラミックホルダ５４Ａ〜５４Ｄを取り囲む金属製の遮蔽板（第３遮蔽板）５６Ａ、セラミックホルダ５４Ａ、５４Ｂとセラミックホルダ５４Ｃ、５４Ｄとを隔てる金属製の遮蔽板（第１遮蔽板もしくは第２遮蔽板）５６Ｂ、およびセラミックホルダ５４Ａ、５４Ｃとセラミックホルダ５４Ｂ、５４Ｄとを隔てる金属製の遮蔽板（第１遮蔽板もしくは第２遮蔽板）５６Ｃが埋め込まれている。セラミックホルダ５４Ａ〜５４Ｄの各々は、遮蔽板５６Ａ〜５６Ｃに囲まれた４つの遮蔽空間に配置され、セラミックホルダ５４Ａ〜５４Ｄと遮蔽板５６Ａ〜５６Ｃとは、互いに接着されている。これら遮蔽板５６Ａ〜５６Ｃは、たとえば日本工業規格（ＪＩＳ）が規定するＳＵＳ３０３から形成されている。また、遮蔽板５６Ａ〜５６Ｃは、金属製のホルダＭＨを介して接地電位に電気的に接続されている。接触端子５５Ａ〜５５Ｈのそれぞれと電気的に接続する８本のケーブル５７は、ホルダＭＨの下部へ延在してホルダＭＨに螺子５８で固定されている。
【００６４】
さらに、セラミックホルダ５４Ａ〜５４Ｄおよび遮蔽板５６Ｂ、５６Ｃの構造について、図２７〜図３２に詳細に示す。図２７はセラミックホルダ５４Ａ〜５４Ｄと遮蔽板５６Ｂ、５６Ｃとを組み合わせた際の平面（上面）図であり、図２８は図２７中のＢ−Ｂ線での断面図であり、図２９はセラミックホルダ５４Ａ〜５４Ｄの平面（上面）図であり、図３０は遮蔽板５６Ｂと遮蔽板５６Ｃとを組み合わせた際の平面（上面）図であり、図３１は遮蔽板５６Ｃの側面図であり、図３２は遮蔽板５６Ｂの側面図である。なお、図２７〜図３２に示す各部材の構造は、第２の検査位置Ｔ２に配置された接点ユニットＣＵ１を形成する各部材の構造である。
【００６５】
セラミックホルダ５４Ａに形成された貫通孔５９Ａ内には、接触端子５５Ａおよび接触端子５５Ａと電気的に接続するケーブル５７が配置および固定される。セラミックホルダ５４Ｂに形成された貫通孔５９Ｂ内には、接触端子５５Ｂおよび接触端子５５Ｂと電気的に接続するケーブル５７が配置および固定される。セラミックホルダ５４Ｃに形成された貫通孔５９Ｃ、５９Ｅ、５９Ｇ内には、それぞれ接触端子５５Ｃおよび接触端子５５Ｃと電気的に接続するケーブル５７と、接触端子５５Ｅおよび接触端子５５Ｅと電気的に接続するケーブル５７と、接触端子５５Ｇおよび接触端子５５Ｇと電気的に接続するケーブル５７とが配置および固定される。セラミックホルダ５４Ｄに形成された貫通孔５９Ｄ、５９Ｆ、５９Ｈ内には、それぞれ接触端子５５Ｄおよび接触端子５５Ｄと電気的に接続するケーブル５７と、接触端子５５Ｆおよび接触端子５５Ｆと電気的に接続するケーブル５７と、接触端子５５Ｈおよび接触端子５５Ｈと電気的に接続するケーブル５７とが配置および固定される。
【００６６】
遮蔽板５６Ｂと遮蔽板５６Ｃとは、それぞれに形成された切り込み６０Ｂと切り込み６０Ｃとを嵌合させることで組み合わせることができる。
【００６７】
前述したように、封止体２２の下面の各金属電極１４の配置ピッチは、非常に狭くなっており、封止体２２中の可変容量ダイオードＤ１〜Ｄ４の微小な容量特性の測定に実際に用いられている接触端子５５Ａ〜５５Ｈは、浮遊容量の変化の影響によって測定値にばらつきが生じてしまうことを防ぐために、接地電位となっている遮蔽板５６Ａ〜５６Ｃによって電気的に外部から遮蔽する必要がある。しかしながら、封止体２２の下面サイズおよび金属電極１４の配置ピッチに合わせ、８つの接触端子５５Ａ〜５５Ｈのすべてを個別に遮蔽するように遮蔽板５６Ａ〜５６Ｃと同様の遮蔽板を配置することは、遮蔽板によって区切られるセラミックホルダの微小化を招くことになる。微小なセラミックホルダは、小型化に伴って機械的強度が低下して加工が困難になることが懸念される。また、所望のサイズで加工できた場合でも、小型化に伴う機械的強度の低下は同様であることから、金属製のホルダＭＨに組み込まれた後で、たとえば接触端子５５Ａ〜５５Ｈが金属電極１４に接触した時等の衝撃により破損してしまうことが懸念される。また、セラミックホルダが微小化した場合には、遮蔽板とセラミックホルダとを接着することが困難になることも懸念される。
【００６８】
そこで、本実施の形態１では、平面で十字形となるように遮蔽板５６Ｂと遮蔽板５６Ｃとを嵌合し、このような平面十字形の遮蔽板５６Ｂ、５６Ｃによって区切られた４つのセラミックブロック５４Ａ〜５４Ｄによって接触端子５５Ａ〜５５Ｈを保持する。この時、実際に可変容量ダイオードの容量特性の測定に用いられる接触端子は、貫通孔５９Ａ内でセラミックホルダ５４Ａに保持された接触端子５５Ａ、貫通孔５９Ｂ内でセラミックホルダ５４Ｂに保持された接触端子５５Ｂ、貫通孔５９Ｃ内でセラミックホルダ５４Ｃに保持された接触端子５５Ｃ、および貫通孔５９Ｄ内でセラミックホルダ５４Ｄに保持された接触端子５５Ｄである。これら実際に可変容量ダイオードの容量特性の測定に用いられる４つの接触端子５５Ａ〜５５Ｄは、遮蔽板５６Ａ〜５６Ｃによって外部から電気的に遮蔽された状態とすることができる。すなわち、浮遊容量の変化の影響が実際に可変容量ダイオードの容量特性の測定に用いられる４つの接触端子５５Ａ〜５５Ｄに及ぶことを防ぐことができるので、容量特性の測定値にばらつきが生じてしまうことを防ぐことができる。
【００６９】
また、セラミックホルダ５４Ａ〜５４Ｄおよび遮蔽板５６Ｂ、５６Ｃは、実際に可変容量ダイオードの容量特性の測定に用いられる４つの接触端子５５Ａ〜５５Ｄのみを外部から電気的に遮蔽する構造となっているので、セラミックホルダ５４Ａ〜５４Ｄが必要以上に微小化してしまうことを防ぐことができる。それにより、セラミックホルダ５４Ａ〜５４Ｄの加工を容易にできるばかりでなく、セラミックホルダ５４Ａ〜５４Ｄの機械的強度の低下も防ぐことができる。
【００７０】
また、本実施の形態１によれば、セラミックホルダ５４Ａ〜５４Ｄおよび遮蔽板５６Ｂ、５６Ｃの構造を簡素化できるので、セラミックホルダ５４Ａ〜５４Ｄと遮蔽板５６Ｂ、５６Ｃとの接着等の組立工程を容易にすることが可能となる。
【００７１】
なお、図２５〜図３２に示した各部材の構造は、第２の検査位置Ｔ２（図２４参照）での可変容量ダイオードＤ１、Ｄ２の容量特性の測定に用いられる接点ユニットＣＵ１を形成する各部材の構造である。従って、第１の検査位置Ｔ１（図２４参照）での可変容量ダイオードＤ３、Ｄ４の容量特性の測定に用いられる接点ユニットＣＵ１を形成する場合には、遮蔽板５６Ｂが接触端子５５Ｅ、５５Ｆと接触端子５５Ｇ、５５Ｈとを遮蔽する位置となるようにすればよい。それにより、図示は省略するが、セラミックホルダ５４Ａには貫通孔５９Ａ、５９Ｃ、５９Ｅが設けられた構造となり、セラミックホルダ５４Ｂには貫通孔５９Ｂ、５９Ｄ、５９Ｆが設けられた構造となり、セラミックホルダ５４Ｃには貫通孔５９Ｇが設けられた構造となり、セラミックホルダ５４Ｄには貫通孔５９Ｈが設けられた構造となる。
【００７２】
上記のようなセラミックホルダ５４Ａ〜５４Ｄおよび遮蔽板５６Ａ〜５６Ｃを有する接点ユニットＣＵ１を備えた本実施の形態１の選別テーピング装置（図２４参照）を用いることにより、下面に金属電極１４が狭ピッチで配置された微小な封止体２２に対しても、外部からの電気的影響を防ぎつつ容量特性等の電気特性の測定を実施することが可能となる。
【００７３】
また、上記のようなセラミックホルダ５４Ａ〜５４Ｄおよび遮蔽板５６Ａ〜５６Ｃを有する接点ユニットＣＵ１を備えた本実施の形態１の選別テーピング装置は、封止体２２中の可変容量ダイオードＤ１〜Ｄ４の素子配列（方向）が図１９に示した素子配列以外の素子配列であっても、第１の検査位置Ｔ１および第２の検査位置Ｔ２での容量特性の測定を行うことができる。たとえば、封止体２２中の可変容量ダイオードＤ１〜Ｄ４の素子配列が図２１もしくは図２３に示したような場合でも、第１の検査位置Ｔ１では、封止体２２の一方の短辺に近い２つの可変容量ダイオードＤ３、Ｄ４の容量特性を測定でき、第２の検査位置Ｔ２では、第１の検査位置Ｔ１で容量特性が測定された可変容量ダイオードＤ３、Ｄ４以外の可変容量ダイオードＤ１、Ｄ２の容量特性を測定できる。すなわち、接点ユニットＣＵ１を製品（封止体２２）の仕様に合わせて別途製作する必要がなく、異なる製品間で接点ユニットＣＵ１を共用することが可能となる。その結果、本実施の形態１の半導体装置の製造コストを低減することができる。
【００７４】
裏面の金属電極がさらに多数配置された封止体に対して上記容量特性のような電気特性の測定を行う場合には、本実施の形態１の接点ユニットＣＵ１のように４つのセラミックホルダおよびそれら４つのセラミックホルダを隔てる遮蔽板を備えた接点ユニットを選別テーピング装置（図２４参照）にさらに多数配置し、４つの金属電極毎の電気特性の測定を複数回行うことで対応することができる。
【００７５】
（実施の形態２）
図３３は、本実施の形態２において封止体２２の選別工程およびテーピング工程を行う選別テーピング装置の説明図であり、図３４は、本実施の形態２の封止体２２の内部構造を示す平面図であり、図３５は、封止体２２を上面から見た際の、封止体２２内の４つの可変容量ダイオードＤ１〜Ｄ４の素子配列（方向）を示したもの（図３４の平面図にも対応）である。
【００７６】
ここで、図３４および図３５に示すような内部構造および素子配列の封止体２２に対して、前記実施の形態１で説明した接点ユニットＣＵ１（図２４〜図３２参照）を用い、選別テーピング装置の第１の検査位置Ｔ１もしくは第２の検査位置Ｔ２における可変容量ダイオードの容量特性の測定を行う場合を想定する。この場合、可変容量ダイオードＤ２、Ｄ３については、第１の検査位置Ｔ１ではアノードもしくはカソードの一方の金属電極１４にのみ接触端子４３（５５Ｅ、５５Ｆ）が接触し、第２の検査位置Ｔ２ではアノードもしくはカソードの他の一方の金属電極１４にのみ接触端子４３（５５Ｃ、５５Ｄ）が接触することになり、容量特性の測定が行えなくなってしまう。
【００７７】
そこで、本実施の形態２では、図３６に示すように、セラミックホルダ５４Ａに貫通孔５９Ａ、５９Ｃを形成し、セラミックホルダ５４Ｂに貫通孔５９Ｂ、５９Ｄを形成し、セラミックホルダ５４Ｃに貫通孔５９Ｅ、５９Ｇを形成し、セラミックホルダ５４Ｄに貫通孔５９Ｆ、５９Ｈを形成し、これらセラミックホルダ５４Ａ〜５４Ｄを隔てるように遮蔽板５６Ｂ、５６Ｃをセラミックホルダ５４Ａ〜５４Ｄに接着する。図示は省略するが、遮蔽板５６Ｃに形成される切り込み６０Ｃについても、遮蔽板５６Ｂと遮蔽板５６Ｃとが嵌合した際に、遮蔽板５６Ｂが貫通孔５９Ｃ、５９Ｄと貫通孔５９Ｅ、５９Ｆとの間となるように形成位置を移動する。そして、第１の検査位置Ｔ１では、実際に可変容量ダイオードの容量特性の測定に用いる接触端子は、接触端子５５Ｃ、５５Ｄ、５５Ｅ、５５Ｆ（図２５も参照）とすることで、これら接触端子５５Ｃ、５５Ｄ、５５Ｅ、５５Ｆの各々が遮蔽板５６Ａ〜５６Ｃ（図２５および図２６も参照）によって外部から電気的に遮蔽された状況下で、可変容量ダイオードＤ２、Ｄ３の容量特性を測定することが可能となる。また、第２の検査位置Ｔ２では、実際に可変容量ダイオードの容量特性の測定に用いる接触端子は、接触端子５５Ａ、５５Ｂ、５５Ｇ、５５Ｈ（図２５も参照）とすることで、これら接触端子５５Ａ、５５Ｂ、５５Ｇ、５５Ｈの各々が遮蔽板５６Ａ〜５６Ｃによって外部から電気的に遮蔽された状況下で、可変容量ダイオードＤ１、Ｄ４の容量特性を測定することが可能となる。
【００７８】
すなわち、本実施の形態２によれば、封止体２２内の可変容量ダイオードＤ１〜Ｄ４の素子配列が、前記実施の形態１の選別テーピング装置が備える接点ユニットＣＵ１では対応できない配列となっている場合でも、本実施の形態２の接点ユニットＣＵ１によれば対応可能となり、封止体２２内の可変容量ダイオードＤ１〜Ｄ４のすべての容量特性を測定することが可能となる。
【００７９】
上記のような本実施の形態２によっても、前記実施の形態１と同様の効果を得ることができる。
【００８０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８１】
前記実施の形態では、複数の可変容量ダイオードのチップを有する封止体について電気特性の測定を行う場合について説明したが、複数の抵抗または容量等の他の２端子素子チップを有する封止体についても前記実施の形態で説明した選別テーピング装置と同様の選別テーピング装置を用いて電気特性の測定を行うことができる。また、封止体が複数種の２端子素子チップを有していてもよい。これらのような場合でも、電気特性の測定に用いられる接触端子は、遮蔽板によって外部から電気的に遮蔽された状態とすることができるので、測定結果に外部からの電気的影響が及んでしまうことを防ぐことができる。
【産業上の利用可能性】
【００８２】
本発明の半導体装置の製造方法は、複数の２端子素子を含有するＣＳＰ型の半導体装置の電気特性の測定工程に広く適用することができる。
【図面の簡単な説明】
【００８３】
【図１】本発明の一実施の形態である半導体装置の製造工程を説明するフローチャートである。
【図２】本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】本発明の一実施の形態である半導体装置の製造工程中の平面図である。
【図８】図７中のＡ−Ａ線に沿った要部断面図である。
【図９】図７に続く半導体装置の製造工程中の平面図である。
【図１０】図８に続く半導体装置の製造工程中の要部断面図である。
【図１１】図９に続く半導体装置の製造工程中の平面図である。
【図１２】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１５】本発明の一実施の形態である半導体装置の製造工程中の平面図である。
【図１６】本発明の一実施の形態である半導体装置の製造工程中の平面図である。
【図１７】図１６に続く半導体装置の製造工程中の平面図である。
【図１８】本発明の一実施の形態の半導体装置である封止体の下面図である。
【図１９】本発明の一実施の形態である半導体装置に含まれるダイオードの素子配列を示す説明図である。
【図２０】本発明の一実施の形態である半導体装置の平面図である。
【図２１】図２０に示す半導体装置に含まれるダイオードの素子配列を示す説明図である。
【図２２】本発明の一実施の形態である半導体装置の平面図である。
【図２３】図２２に示す半導体装置に含まれるダイオードの素子配列を示す説明図である。
【図２４】本発明の一実施の形態である半導体装置の製造工程中にて用いる選別テーピング装置の説明図である。
【図２５】図２４に示す選別テーピング装置が有する接点ユニットの斜視図である。
【図２６】図２４に示す選別テーピング装置が有する接点ユニットの側面図である。
【図２７】図２５および図２６に示す接点ユニットに組み込まれたセラミックホルダおよび遮蔽板の平面図である。
【図２８】図２７中のＢ−Ｂ線に沿った断面図である。
【図２９】図２５および図２６に示す接点ユニットに組み込まれたセラミックホルダの平面図である。
【図３０】図２５および図２６に示す接点ユニットに組み込まれた遮蔽板の平面図である。
【図３１】図３０に示した遮蔽板のうちの１枚の側面図である。
【図３２】図３０に示した遮蔽板のうちの他の１枚の側面図である。
【図３３】本発明の他の実施の形態である半導体装置の製造工程中にて用いる選別テーピング装置の説明図である。
【図３４】本発明の他の実施の形態である半導体装置の平面図である。
【図３５】図３４に示す半導体装置に含まれるダイオードの素子配列を示す説明図である。
【図３６】本発明の他の実施の形態である半導体装置の製造工程中にて用いる選別テーピング装置が有する接点ユニットに組み込まれたセラミックホルダおよび遮蔽板の平面図である。
【図３７】複数のダイオード素子を含有するＣＳＰ型の半導体パッケージの要部平面図である。
【図３８】複数のダイオード素子を含有するＣＳＰ型の半導体パッケージの要部断面図である。
【図３９】複数のダイオード素子を含有するＣＳＰ型の半導体パッケージの下面図である。
【符号の説明】
【００８４】
１  ｎ型高濃度基板
２  ｎ型低濃度層
３  酸化シリコン膜
６  開口部
７  ｐ型拡散層
８  酸化シリコン膜
９  ＰＳＧ膜
１０  窒化シリコン膜
１１  開口部
１２  表面電極
１３  裏面電極
１４  金属電極（第１電極、第２電極）
１５  トレイ
１６  チップ
１７  ボンディングワイヤ
１８  封止樹脂
１９、２０  マーク
２１  ダイシングライン
２２  封止体
３１  パーツフィーダ
３２  レール
３３、３４  センサ
３５  カメラ
３６  拭き落としノズル
３７  レール
３８  パーツフィーダ
３９  ターンテーブル
４０  デバイス収容口
４１、４２  遮蔽板（第１遮蔽板もしくは第２遮蔽板）
４３  接触端子
４４  接触端子
４５、４６  外観検査治具
４７  不良品回収部
４８Ａ  第１の回収位置
４８Ｂ  第１の回収容器
４９Ａ  第２の回収位置
４９Ｂ  第２の回収容器
５０Ａ  第３の回収位置
５０Ｂ  第３の回収容器
５１Ａ  第４の回収位置
５１Ｂ  第４の回収容器
５２Ａ  第５の回収位置
５２Ｂ  第５の回収容器
５３  収納用テープ
５４Ａ〜５４Ｄ  セラミックホルダ（絶縁体）
５５Ａ〜５５Ｈ  接触端子
５６Ａ  遮蔽板（第３遮蔽板）
５６Ｂ  遮蔽板（第１遮蔽板もしくは第２遮蔽板）
５６Ｃ  遮蔽板（第１遮蔽板もしくは第２遮蔽板）
５７  ケーブル
５８  螺子
５９Ａ〜５９Ｈ  貫通孔
６０Ｂ、６０Ｃ  切り込み
１０１  金属電極
１０２  半導体チップ
１０３  ボンディングワイヤ
１０４  樹脂
ＣＵ１、ＣＵ２  接点ユニット
Ｄ１〜Ｄ４  可変容量ダイオード
ＭＨ  ホルダ
Ｐ１〜Ｐ１７  工程
Ｔ１  第１の検査位置（特性測定部、第１特性測定部）
Ｔ２  第２の検査位置（特性測定部、第２特性測定部）
Ｔ３  第３の検査位置
Ｔ４  第４の検査位置
Ｔ５  第５の検査位置
Ｔ６  第６の検査位置
ＴＰ１  テーピング位置
【図１】
2009264767.tif 000003
【図２】
2009264767.tif 000004
【図３】
2009264767.tif 000005
【図４】
2009264767.tif 000006
【図５】
2009264767.tif 000007
【図６】
2009264767.tif 000008
【図７】
2009264767.tif 000009
【図８】
2009264767.tif 000010
【図９】
2009264767.tif 000011
【図１０】
2009264767.tif 000012
【図１１】
2009264767.tif 000013
【図１２】
2009264767.tif 000014
【図１３】
2009264767.tif 000015
【図１４】
2009264767.tif 000016
【図１５】
2009264767.tif 000017
【図１６】
2009264767.tif 000018
【図１７】
2009264767.tif 000019
【図１８】
2009264767.tif 000020
【図１９】
2009264767.tif 000021
【図２０】
2009264767.tif 000022
【図２１】
2009264767.tif 000023
【図２２】
2009264767.tif 000024
【図２３】
2009264767.tif 000025
【図２４】
2009264767.tif 000026
【図２５】
2009264767.tif 000027
【図２６】
2009264767.tif 000028
【図２７】
2009264767.tif 000029
【図２８】
2009264767.tif 000030
【図２９】
2009264767.tif 000031
【図３０】
2009264767.tif 000032
【図３１】
2009264767.tif 000033
【図３２】
2009264767.tif 000034
【図３３】
2009264767.tif 000035
【図３４】
2009264767.tif 000036
【図３５】
2009264767.tif 000037
【図３６】
2009264767.tif 000038
【図３７】
2009264767.tif 000039
【図３８】
2009264767.tif 000040
【図３９】
2009264767.tif 000041