(57)【要約】【課題】機器の高密度化に伴い表裏に上下端子を有する、電子部品の必要性が迫られてきている。そのような中、有機基板や、複数の基板を用いた、Ｓｉｐ、ＰＯＰが各社で開発されているが、いずれも高価な基板を用いたり、複雑な構成をしていたりする。【解決手段】一枚のリードフレームで、上下端子を有する、電子部品を具現化できる。具体的には、第１と第２の接続用リードを有し、一方のリードは曲げ加工によって、上下に端子を有する。【選択図】図１
2009152328.tif 000002
【特許請求の範囲】
【請求項１】
ダイパッドと前記ダイパッドの周囲に配置する第１と第２の接続端子用リードとを有し、前記第１の接続端子用リードは上面が内部端子をなし、下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあり、前記第２の接続端子用リードは曲げ加工されて前記ダイパッドに対応する一側部の上面が内部端子をなし、前記第１の接続端子用リードと異なる高さに位置する他側部の上面が外部端子をなして樹脂封止後のパッケージにおいて他方の主面に露出する位置にあることを特徴とするリードフレーム。
【請求項２】
前記第１の接続端子用リードと第２の接続端子用リードは、交互に配置していることを特徴とする請求項１に記載のリードフレーム。
【請求項３】
前記第２の接続端子用リードは、一側部の下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあることを特徴とする請求項１に記載のリードフレーム。
【請求項４】
前記第２の接続端子用リードは、一側部の下面が前記第１接続端子用リードの外部端子をなす下面より上方に位置し、樹脂封止後のパッケージにおいて一方の主面に露出しない位置にあることを特徴とする請求項１に記載のリードフレーム。
【請求項５】
前記第２の接続端子用リードは、一側部が薄肉化されてなることを特徴とする請求項４に記載のリードフレーム。
【請求項６】
請求項１〜５の何れか１項に記載のリードフレームであって、一方面が接着テープに保持されていることを特徴とするリードフレーム。
【請求項７】
一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第１と第２の接続端子用リードとを形成する工程と、前記第２の接続端子リードを曲げ加工する工程を備えることを特徴とするリードフレームの製造方法。
【請求項８】
前記第１の接続端子用リードと第２の接続端子用リードは、リードフレーム内でフレーム枠を介して隣り合う領域の境を中心として線対称に存在することを特徴とする請求項７に記載のリードフレームの製造方法。
【請求項９】
一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドに連結して周囲に配置する第１と第２の接続端子用リードとを形成する工程と、前記第２の接続端子用リードを前記ダイパッドに対応する一側部と他側部とで高さを異ならせるように曲げ加工する工程とを備えることを特徴とするリードフレームの製造方法。
【請求項１０】
一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第１と第２と第３の接続端子用リードとを形成する工程と、前記第２の接続端子用リードを曲げ加工する工程と、前記第３の接続端子用リードを、前記第２の接続端子用リードの曲げ位置とは異なる位置で曲げ加工して接続端子長さを第２の接続端子用リードと違える工程とを備えることを特徴とするリードフレームの製造方法。
【請求項１１】
一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第１と第２と第３の接続端子用リードとを形成する工程と、前記第２の接続端子用リードを曲げ加工する工程と、前記第３の接続端子用リードを、前記第２の接続端子用リードの曲げ位置とは異なる位置で曲げ加工して接続端子位置を第２の接続端子用リードと違える工程とを備えることを特徴とするリードフレームの製造方法。
【請求項１２】
請求項７〜１１の何れか１項に記載のリードフレームの製造方法であって、各接続端子用リードは前記ダイパッドに連結して形成し、所定の接続端子用リードに曲げ加工を施した後に、前記ダイパッド下面側において前記リードフレームを接着テープに貼り付ける工程と、前記ダイパッドと各接続端子用リードとの連結部を分離する工程とを備えることを特徴とするリードフレームの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を樹脂封止してなる半導体装置を構成するためのリードフレームおよびその製造方法に関し、半導体装置や電子部品を実装基板に実装するための設計の多様性に対応するための技術に係るものである。
【背景技術】
【０００２】
近年、携帯電話、ＤＶＤ機器、デジタルＴＶなどのデジタル家電製品の小型化、高性能化、多機能化にともなって、それらに使用される半導体装置や電子部品に対しても薄型化、小型化、高密度化、さらに低コスト化が求められており、その実現のためのパッケージ技術開発が行われている。
【０００３】
半導体装置や電子部品には、例えばＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ  Ｆｌａｔ  Ｊ−Ｉｎｔｅｇｒａｔｅｄ  Ｐａｃｋａｇｅ）、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−Ｌｅａｄ  Ｐａｃｋａｇｅ）などがある。
【０００４】
ＱＦＰはリードがパッケージの４側面から取り出されて、かつガルウィング形（Ｌ字形）に形成されたものであり、ＱＦＪはリードがパッケージの４側面から取り出されて、かつＪ字形に形成されたものであり、ＱＦＮは端子ピンがパッケージの各辺に１列に設けられて、パッケージの４側面および底面、または、底面のみに存在するものである。
【０００５】
ところで、半導体装置や電子部品を搭載する実装基板上の面積には制限がある。このため、半導体装置や電子部品を実装基板上に縦横に２次元に配置するだけでなく、高さ方向に３次元配置して実装することで、限られた実装基板上の面積により多くの部品を実装可能にするパッケージ技術がある。
【０００６】
このような、半導体装置や電子部品の薄型化・小型化・高密度化に対応するパッケージ技術としては、例えば複数の半導体装置を積層したＰＯＰ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ）や１つの半導体装置に異なる種類の半導体素子を複数内蔵するＳｉｐ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）などがある。
【０００７】
しかしながら、幾層にも半導体装置や電子部品を積層する際には、実装基板上に搭載した他の実装部品との高さをそろえる必要があり、実装基板上に配置可能な部品の高さ制約もある。このため、個々の実装部品を実装基板上に実装した状態において、積層した部品全体の薄型化は大きな課題である。
【０００８】
また、個々の実装部品を実装した際に、実装部品と他の実装部品の接続用端子の帯電量が異なる場合は、その電位差によって半導体素子が静電破壊することがある。
従来の半導体パッケージの一例を図８（ａ）に示す。このパッケージは、リードフレームのダイパッド５１の上にＬＳＩチップ５２をダイボンド材５３で接着し、ＬＳＩチップ５２とリードフレームのインナーリード部５４を接続し、ＬＳＩチップ５２をモールド樹脂５５により封止すると共に、裏面側にリードフレームのアウターリード部５６を裏面側電極として露出させたものである。インナーリード部５４にはスタッドバンプ５７が接続してあり、スタッドバンプ５７の頭部面が面側電極をなし、パッケージのおもて面側と裏面側の両面に外部接続用の電極を備えている。
【０００９】
また、図８（ｂ）および図８（ｃ）に例示する構成では、ＬＳＩチップ５２を基板５８の配線パターン５９に接続しており、基板５８には各層の配線パターン５８を接続するためのビア５９を形成している。
【００１０】
他の従来の半導体パッケージの構成としては、図９（ａ）に示すものがある。このパッケージは、階段状をなす複数個のリードバー６１を所定間隔で対向して配置し、リードバー６１の下段面に半導体チップ６２を接続し、モールド樹脂６３で封止したものであり、各リードバー６１がパッケージの表面に露出している。
【００１１】
そして、半導体パッケージの容量を拡大する場合は、図９（ｂ）に示すように、半導体パッケージのリードバー６１の下面を導電性バンプを用いてソルダーリングし、半導体パッケージを積層して積層型パッケージを形成する。
【特許文献１】特開２００７−２７５２６号公報
【特許文献２】特許３３８８６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図８（ａ）、（ｂ）に示す構成では、半導体パッケージの上面に形成される端子部の面積は小さく、半導体パッケージの上面に露出する端子部の面積を均一にするために、スタッドバンプの高さを制御することは困難であった。このため、半導体パッケージの上面に露出する端子部の面積は不均一となり、パッケージ上部に積層して接続する基板や素子との接続信頼性および強度は不安定なものとなる。また、スタッドバンプが半導体パッケージの上面から露出していない場合には、半導体パッケージの上面を研削または研磨することが必要になるため、製造工程に工程数が増えてしまうという課題がある。
【００１３】
さらに、図８（ｃ）に示すように、基板を用いる構成では、基板内部に基板内配線・ビア・ランドが配置されるが、これらを相互に接続する接続部が複数箇所に存在する。つまり、半導体パッケージの上面から下面へ向けて、スタッドバンプ同士の接続部、スタッドバンプと基板内配線との接続部、基板内配線とビアとの接続部、ビアとランドとの接続部が存在し、リードフレームに比べて４箇所も接続部が多いことになる。この接続部は応力が集中するところであり、接続部による信頼性低下が懸念されるので、接続信頼性向上のためには少ないほうが良いことは周知である。
【００１４】
次に、図９（ａ）に示す構成では、リードバーが半導体パッケージ内で鉛直方向に直線的に貫通する構造となるので、半導体パッケージの上にさらに半導体装置や素子を搭載すると、接続部の鉛直方向がすべて金属のような硬い材質となり、接続部にかかる曲げ応力や熱応力を緩和することができず、製品の接続信頼性が著しく低下する。また、図９（ｂ）に示すように、半導体装置を多段、ここでは３段に積層した場合には、積層型パッケージの上面から下面へ向かってリードバーが直線的に重なり、リードバーがすべて金属からなることで、応力を緩和できない状態となる。
【００１５】
本発明は上記課題を解決するものであり、半導体装置の製造工程においてバンプの高さ制御やリード部の位置制御などのような複雑な工程を経ることなく、リードフレームの所定部位が半導体装置や電子部品の上面および下面に露出する接続端子となるリードフレームとその製造方法を提供するものであって、少なくとも従来よりも容易に個々の半導体装置や電子部品を上下方向に積層して実装でき、かつ実装部品を実装した際の部品全体の薄型化、実装面積の縮小、電子部品の小型化、実装基板上の設計の多様性の確保が可能となり、さらには低コストで半導体装置を実装でき、低コストの半導体装置や電子部品を実現することに有効なものである。また、外部接続端子の面積が十分なものとなるようにリードフレームを設計することにより、例えば半導体装置とその上部の電子部品との接続信頼性の向上と安定を図ることを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明のリードフレームは、ダイパッドと前記ダイパッドの周囲に配置する第１と第２の接続端子用リードとを有し、前記第１の接続端子用リードは上面が内部端子をなし、下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあり、前記第２の接続端子用リードは曲げ加工されて前記ダイパッドに対応する一側部の上面が内部端子をなし、前記第１の接続端子用リードと異なる高さに位置する他側部の上面が外部端子をなして樹脂封止後のパッケージにおいて他方の主面に露出する位置にあることを特徴とする。
【００１７】
また、前記第１の接続端子用リードと第２の接続端子用リードは、交互に配置していることを特徴とする。
また、前記第２の接続端子用リードは、一側部の下面が外部端子をなして樹脂封止後のパッケージにおいて一方の主面に露出する位置にあることを特徴とする。
【００１８】
また、前記第２の接続端子用リードは、一側部の下面が前記第１接続端子用リードの外部端子をなす下面より上方に位置し、樹脂封止後のパッケージにおいて一方の主面に露出しない位置にあることを特徴とする。
【００１９】
また、前記第２の接続端子用リードは、一側部が薄肉化されてなることを特徴とする。
また、リードフレームは、一方面が接着テープに保持されていることを特徴とする。
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第１と第２の接続端子用リードとを形成する工程と、前記第２の接続端子リードを曲げ加工する工程を備えることを特徴とする。
【００２０】
また、前記第１の接続端子用リードと第２の接続端子用リードは、リードフレーム内でフレーム枠を介して隣り合う領域の境を中心として線対称に存在することを特徴とする。
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドに連結して周囲に配置する第１と第２の接続端子用リードとを形成する工程と、前記第２の接続端子用リードを前記ダイパッドに対応する一側部と他側部とで高さを異ならせるように曲げ加工する工程とを備えることを特徴とする。
【００２１】
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第１と第２と第３の接続端子用リードとを形成する工程と、前記第２の接続端子用リードを曲げ加工する工程と、前記第３の接続端子用リードを、前記第２の接続端子用リードの曲げ位置とは異なる位置で曲げ加工して接続端子長さを第２の接続端子用リードと違える工程とを備えることを特徴とする。
【００２２】
本発明のリードフレームの製造方法は、一枚の金属板を準備する工程と、前記金属板を加工してダイパッドおよび前記ダイパッドの周囲に配置する第１と第２と第３の接続端子用リードとを形成する工程と、前記第２の接続端子用リードを曲げ加工する工程と、前記第３の接続端子用リードを、前記第２の接続端子用リードの曲げ位置とは異なる位置で曲げ加工して接続端子位置を第２の接続端子用リードと違える工程とを備えることを特徴とする。
【００２３】
また、各接続端子用リードは前記ダイパッドに連結して形成し、所定の接続端子用リードに曲げ加工を施した後に、前記ダイパッド下面側において前記リードフレームを接着テープに貼り付ける工程と、前記ダイパッドと各接続端子用リードとの連結部を分離する工程とを備えることを特徴とする。
【発明の効果】
【００２４】
本発明では、パッケージ上下面に接続端子を形成するのに従来のようにスタッドバンプを用いるような複雑な制御を必要としないため、上下面に接続端子を有する電子部品の製造が簡易となる。接続端子の形成にスタッドバンプを用いることがないため、パッケージ上面にスタッドバンプ上部が露出しない場合に必要となる電子部品上部の研削や研磨などの工程も、本発明では不要である。さらに本発明ではリードフレームにより外部接続端子を形成するために、電子部品のパッケージ上下面での外部接続端子の面積を広くとることができ、さらに外部接続端子の位置をある程度任意の位置に設計可能である。
【００２５】
以上のことより本発明はパッケージ上下面に接続端子を有する半導体装置、電子部品などに適用でき、接続端子の位置を任意に設計でき、かつ高い接続信頼性を確保することが可能である。
【００２６】
また、パッケージ上下面に接続端子を形成することから、電子部品の上に電子部品を積層して搭載する３次元実装が可能である。さらに、リードフレームを屈曲させて電子部品の上下面の外部接続端子の位置をずらして形成することで、種々の応力を緩和して接続信頼性を確保することが可能となる。
【００２７】
また、本発明はパッケージ上下面に接続端子を有する電子部品に適用するリードフレームを、リードフレーム１枚から製造することができることから、余計な材料費をかけることなく上下面に接続端子を有する電子部品を得ることができる。さらに、リードフレームの設計により、上下面の接続端子の面積や位置を自由に選択できるため、接続強度を調節することが可能である。
【００２８】
また、電子部品の外部接続端子を千鳥配置にすることで狭ピッチ配置に対応することが可能である。千鳥配列にした面に部品を搭載することにより、電子部品の反りの少ない箇所に部品を搭載することができるので、他の電子部品との接続信頼性を高めることが可能である。また、複数の受動・能動チップまたは半導体チップを搭載した際には、チップの電気的接続をパッケージ上下面に分けて出すことで、電子部品内のワイヤクロスなどを防ぐことができ、製造歩留まりを安定させることが可能である。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を参照しながら説明する。
実施の形態１
図１（ａ）は本発明の実施の形態１におけるリードフレームを示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’における断面図である。本発明では接続端子の一部が立体的に曲げ加工されるので、図１（ａ）は２つの電子部品領域が隣接した平面図を示し、図１（ｂ）は接続端子の立体的形状を理解しやすくするため断面位置を変更して接続端子の断面図を示している。
【００３０】
図１（ａ）、（ｂ）において、リードフレーム１は電子部品装置を構成する部材となる２つの電子部品領域を有しており、隣接する電子部品領域のそれぞれをフレーム枠体２が囲んでいる。それぞれの電子部品領域には、中央にダイパッド３がサポートリード２ａで保持されており、ダイパッド３の周囲に第１の接続端子用リード４と第２の接続端子用リード５がフレーム枠体２で保持されている。
【００３１】
第１の接続端子用リード４は第２の接続端子用リード５より短い真直な形状を有しており、ダイパッド３と同一高さに位置し、樹脂封止後の電子部品装置において一方の主面に露出する位置にある。それに対して、第２の接続端子用リード５はダイパッド３に近い側の部位が第１の接続端子用リード４およびダイパッド３と同一高さに位置し、フレーム枠体２に接続する側の部位が曲げ加工されて第１の接続端子用リード４およびダイパッド３と異なる高さに位置しており、フレーム枠体２に接続する側の部位が樹脂封止後の電子部品装置において他方の主面に露出する位置にある。第２の接続端子用リード５の詳細は後述する。
【００３２】
本実施の形態１におけるリードフレーム１の表面には、例えば、ニッケル（Ｎｉ）めっき層、パラジウム（Ｐｄ）めっき層、および金（Ａｕ）フラッシュめっき層からなる３層のめっき層が形成してある。あるいは、樹脂封止されるダイパッド３の表面、第１の接続端子用リード４および第２の接続端子用リード５の内部端子をなす表面にはＡｇめっきを部分的に施し、第１の接続端子用リード４および第２の接続端子用リード５の外部端子をなす表面には錫−銀（Ｓｎ−Ａｇ）、錫−ビスマス（Ｓｎ−Ｂｉ）等のはんだめっきを部分的に施してもよい。
【００３３】
各めっき層の厚みは、Ａｕフラッシュめっき層が０．２μｍ以下、Ｐｄめっき層が１μｍ以下、Ａｇめっき層が数μｍ以下である。リードフレーム１の厚みは５０〜２００（μｍ）である。
【００３４】
本実施の形態１では、第１の接続端子用リード４と第２の接続端子用リード５とを交互に配置しているが、第１の接続端子用リード４もしくは第２の接続端子用リード５を連続して配置したり、第１の接続端子用リード４もしくは第２の接続端子用リード５を配置する位置に何れのリードも配置することなくスキップした位置に第１の接続端子用リード４もしくは第２の接続端子用リード５の何れかのリードを配置することも可能である。
【００３５】
また、第１の接続端子用リード４と第２の接続端子用リード５の数は、例えば、２ピン、３ピンのような電子部品から、４ピンから２００ピンのような半導体装置に応じて調整できる。さらにパッケージ形状としてはＳＯＮ、ＱＦＮ、ＬＧＡなどに幅広く適用できることはいうまでもない。
【００３６】
図２は、図１（ａ）のＡ部の詳細を示し、（ａ）は平面図、（ｂ）は（ａ）におけるＢ矢視側面図、（ｃ）は（ａ）におけるＣ矢視側面図である。図２では２つの電子部品領域が隣接するフレーム枠体２における第２の接続端子用リード５との連結部を詳細に説明する。
【００３７】
図２（ｂ）に示すように、第２の接続端子用リード５はフレーム枠体２の一部を曲げ加工した山部に位置し、第１の接続端子用リード４はフレーム枠体２の谷部に位置する。図２（ｃ）に示すように、第２の接続端子用リード５はフレーム枠体２の中央の連結部から左右対称に空中に突出し、双方の第２の接続端子用リード５はダイパッド３に近い側の部位が第１の接続端子用リード４と同じ高さになるように曲げ加工された構造をなす。
【００３８】
第１の接続端子用リード４と第２の接続端子用リード５はどの位置に配置してもよく、例えば、第１の接続端子用リード４はフレーム枠体２の連結部に接続せずに、サポートリード２ａやダイパッド３に接続して保持し、リードフレーム１の形成工程でフレーム枠体２から独立するようにしておいてもよい。そのようにすれば、フレーム枠体２の連結部を山部と谷部とからなる複雑な山谷形状にする必要がなくなる。
【００３９】
次に、本実施の形態１におけるリードフレーム１を用いた半導体装置の製造方法を説明する。図３（ａ）は、本実施の形態１におけるリードフレーム１の完成品を示す平面図であり、図３（ｂ）〜（ｈ）は、同リードフレーム１を用いた半導体装置の組立工程を示した断面図である。
【００４０】
図３（ｂ）に示す工程において、一枚の金属板を打ち抜き加工してフレーム枠体２に囲まれた電子部品領域に、サポートリード２ａで保持するダイパッド３と、第１の接続端子用リード４と第２の接続端子用リード５を形成する。
【００４１】
図３（ｃ）に示す工程において、第２の接続端子用リード５およびフレーム枠体２を曲げ加工し、フレーム枠体２の山部で第２の接続端子用リード５を保持するとともに、第２の接続端子用リード５のダイパッド３に近い側の部位を第１の接続端子用リード４と同じ高さに配置する。
【００４２】
図３（ｄ）に示す工程において、リードフレーム１のダイパッド３に半導体チップ９（もしくは能動・受動チップ）を搭載して固着する。
図３（ｅ）に示す工程において、金属細線６で半導体チップ９を第１の接続端子用リード４と第２の接続端子用リード５とに電気的に接続する。
【００４３】
図３（ｆ）に示す工程において、第１の接続端子用リード４と第２の接続端子用リード５の外部端子が露出するように、封止樹脂７で樹脂封止する。
この時、ダイパッド３の下面は露出させても良く、露出させなくても良い。また、第２の接続端子用リード５の曲げ位置や、第２の接続端子用リード５の厚みを薄肉化することによって、第２の接続端子用リード５のダイパッド３に近い側の部位を第１接続端子用リード４の外部端子４１の表面より上方に位置させて封止樹脂７で覆う構造とすることで、必要のない接続端子面を封止樹脂で覆うことが可能である。
【００４４】
図３（ｇ）に示す工程において、前行程で一括封止された封止体を切断部８で切断分離し、図３（ｈ）に示すように個々の電子部品に分割する。切断分離は、一般的にはダイシングブレードやレーザーを用いて行う。
【００４５】
上述した工程において、リードフレーム１は、必要であればダイパッド３の下面側においてベースに接着テープで固定する。接着テープでリードフレーム１を固着することで、リードフレーム１の搬送や、以降の組み立て工程を安定させることが可能となる。
【００４６】
また、第１の接続端子用リード４と第２の接続端子用リード５をダイパッド３に連結して形成する場合には、リードフレーム１に接着テープに貼り付けて後に、ダイパッド３と第１の接続端子用リード４および第２の接続端子用リード５との連結部を分離する。
【００４７】
また、第１の接続端子用リード４をダイパッド３と連結し、かつフレーム枠体２とは分離して形成し、一方で第２の接続端子用リード５だけをフレーム枠体２に連結して形成する場合には、リードフレーム１に接着テープに貼り付けて後に、ダイパッド３と第１の接続端子用リード４との連結部を分離する。この構成により、フレーム枠体２における複雑な山部および谷部の加工が簡略な山部のみの加工で対応できる。
【００４８】
図４は、図３の各工程を経て完成した電子部品を示すものであり、（ａ）は上平面図、（ｂ）は下平面図、（ｃ）は（ｂ）におけるＡ−Ａ’線断面図、（ｄ）は（ｂ）におけるＢ−Ｂ’線断面図である。
【００４９】
図４（ａ）、（ｂ）に示すように、電子部品はパッケージ上面に露出する各接続端子の位置とパッケージ下面に露出する各接続端子の位置とがずれた形態となる。接続端子の位置や配置は適宜に設計変更可能である。また、本発明は、限られた面積の中での多端子化も可能であるので複数の半導体チップ９をひとつの電子部品としてパッケージし、各半導体チップ９の接続端子をパッケージ上面、下面に引き出すこともできる。
【００５０】
図４（ｃ）、（ｄ）に示すように、本実施の形態ではダイパッド３がパッケージ下面に露出する形態としているが、ダイパッド３の下面にリブを形成することでダイパッド３が露出しない構造としても良い。また、ダイパッド３がなくて半導体チップ９の裏面が直接に露出するような電子部品を作ることも容易である。
実施の形態２
図５（ａ）は、本発明の実施の形態２におけるリードフレーム１を示す平面図である。先に説明した実施の形態１と同様の構成要素には同符号を付して説明を省略する。
【００５１】
本実施の形態２での特徴は、第１の接続端子用リード４と第２の接続端子用リード５の外部端子４１、５１となる部位を円形部に形成していることである。一般的にＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）は円形端子が多い。第１の接続端子用リード４と第２の接続端子用リード５の円形部以外の領域には、例えば、リード厚み方向に段差をつけたり、薄肉化（コイニング加工やエッチング加工）することで薄肉部１１を形成する。
【００５２】
図６は、図５のリードフレーム１の各工程を経て完成した電子部品を示すものであり、（ａ）は上平面図、（ｂ）は下平面図、（ｃ）は（ｂ）におけるＡ−Ａ’線断面図、（ｄ）は（ｂ）におけるＢ−Ｂ’線断面図である。
【００５３】
図６（ａ）、（ｂ）に示すように、リードフレーム１を封止樹脂７で覆った樹脂封止後の電子部品（半導体装置）では、外部端子４１、５１の円形部しか見えない。また、第１の接続端子用リード４と第２の接続端子用リード５の外部端子４１、５１となる部位を円形部とすることで外部端子４１、５１の面積が大きくなるとともに、外部端子４１、５１と表裏をなす内部端子の面積も大きくなり、金属細線６との接続を安定して行うことができる利点もある。さらに実装基板への実装に際しても、実装はんだの接続面積を広くとれるので実装強度を高める効果もある。
【００５４】
外部端子４１、５１は、薄肉部１１を第１の接続端子用リード４と第２の接続端子用リード５の適宜の箇所に加工することで自由な位置に配置できる。また、フレーム枠体での第１の接続端子用リード４と第２の接続端子用リード５に対する連結部分に薄肉部１１を配置し、樹脂封止時に薄肉部１１を樹脂で覆うことにより、封止後に個々の電子部品に分割する際に、リード切断時に生じる金属バリの低減や、ブレードの摩耗低減にも効果がある。
【００５５】
さらに、図６（ｂ）に示すように、本実施の形態２では、外部端子４１、５１を２列の千鳥状に配置しているが、外部端子４１、５１は３列化、４列化することができる。
実施の形態３
実施の形態３におけるリードフレーム１を用いた半導体装置の製造方法を説明する。図７（ａ）は、本実施の形態３におけるリードフレーム１の完成品を示す平面図であり、図７（ｂ）〜（ｈ）は、同リードフレーム１を用いた半導体装置の組立工程を示した断面図である。
【００５６】
本実施の形態において、半導体装置の組立工程は図３において説明したものとほぼ同じであり、その説明は省略する。
本実施の形態３での特徴は、図７（ｂ）、（ｃ）に示すリードフレーム１の準備工程で任意（特定）の接続用リード４、５の先端部に薄肉部１１をコイニング、エッチングなどで加工することにあり、樹脂封止した際に薄肉部１１が封止樹脂７に埋没することで、パッケージ表面に外部端子４１、５１が形成されない。
【産業上の利用可能性】
【００５７】
本発明のリードフレームおよびその製造方法は、リードフレームのみのよって電子部品・半導体装置のパッケージ上面、下面に外部端子を容易に作れるので、電子部品の上に電子部品を積層して搭載する３次元実装が容易に実現でき、実装基板上の設計の多様性に十分に対応することができ、低コストで実装が可能となるので、例えば、携帯電話、ＤＶＤ機器、デジタルＴＶなどのデジタル家電製品に有用である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１におけるリードフレームの平面図および断面図
【図２】本発明の実施の形態１におけるリードフレームの平面図および側面図
【図３】本発明の実施の形態１におけるリードフレームを用いた電子部品の製造工程
【図４】本発明の実施の形態１におけるリードフレームを用いた電子部品の平面図および断面図
【図５】本発明の実施の形態２におけるリードフレームの平面図および断面図
【図６】本発明の実施の形態２におけるリードフレームを用いた電子部品の平面図および断面図
【図７】本発明の実施の形態３におけるリードフレームの平面図および断面図
【図８】従来の半導体パッケージを示す断面図
【図９】従来の半導体パッケージを示す断面図
【符号の説明】
【００５９】
１    リードフレーム
２    フレーム枠体
２ａ  サポートリード
３    ダイパッド
４    第１の接続端子用リード
４１  第１の接続端子用リードの外部端子
５    第２の接続端子用リード
５１  第２の接続端子用リードの外部端子
６    金属細線
７    封止樹脂
８    切断部
９    半導体チップ（もしくは能動・受動チップ）
１０  曲げ部
１１  薄肉部
１２  接着テープ
１３  バンプ
１４  基板
１５  実装基板
【図１】
2009152328.tif 000003
【図２】
2009152328.tif 000004
【図３】
2009152328.tif 000005
【図４】
2009152328.tif 000006
【図５】
2009152328.tif 000007
【図６】
2009152328.tif 000008
【図７】
2009152328.tif 000009
【図８】
2009152328.tif 000010
【図９】
2009152328.tif 000011