(57)【要約】【課題】光電変換素子に流れる電流を増幅することで、光電変換装置と外部回路とを接続する際の漏れ電流やノイズの問題を解決し、且つ光電変換素子に流れる電流に対応して得られる出力電圧のダイナミックレンジを広げることのできる光電変換装置を提供することを課題とする。【解決手段】光電変換素子と、カレントミラー回路と、電界効果トランジスタと、を含む光電変換回路と、電圧検出回路と、を有し、カレントミラー回路は、光電変換素子に発生した光電流を増幅して出力する回路であり、カレントミラー回路で増幅された光電流が出力される出力端子は、電界効果トランジスタのドレイン端子及びゲート端子に接続され、電圧検出回路は、電界効果トランジスタのゲート端子に電気的に接続され、発生する電圧を検出する構成とする。【選択図】図１
2009033142.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、カレントミラー回路と、電界効果トランジスタと、を含む光電変換回路と、
電圧検出回路と、を有し、
前記カレントミラー回路は、前記光電変換素子に発生した光電流を増幅して出力する回路であり、
前記カレントミラー回路で増幅された光電流が出力される出力端子は、前記電界効果トランジスタのドレイン端子及びゲート端子に電気的に接続されており、
前記電圧検出回路は、前記電界効果トランジスタのゲート端子に電気的に接続され、発生する電圧を検出することを特徴とする光電変換装置。
【請求項２】
光電変換素子と、カレントミラー回路と、電界効果トランジスタと、を含む光電変換回路と、
バッファと、
電圧検出回路と、を有し、
前記カレントミラー回路は、前記光電変換素子に発生した光電流を増幅して出力する回路であり、
前記カレントミラー回路で増幅された光電流が出力される出力端子は、前記電界効果トランジスタのドレイン端子及びゲート端子に電気的に接続されており、
前記バッファの入力端子は、前記電界効果トランジスタのゲート端子に電気的に接続され、発生する電圧を検出し、
前記電圧検出回路は、前記バッファの出力端子に電気的に接続されていることを特徴とする光電変換装置。
【請求項３】
請求項２において、前記バッファは、出力端子が反転入力端子に電気的に接続されたオペアンプであり、
前記オペアンプの非反転入力端子には、前記電界効果トランジスタのゲート端子が電気的に接続されていることを特徴とする光電変換装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記光電変換素子は、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層を有することを特徴とする光電変換装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記カレントミラー回路を構成するトランジスタは、ｐチャネル型トランジスタであることを特徴とする光電変換装置。
【請求項６】
請求項１乃至５のいずれか一において、
前記電界効果トランジスタは、薄膜トランジスタであることを特徴とする光電変換装置。
【請求項７】
請求項１乃至６のいずれか一において、
前記光電変換素子及び前記電界効果トランジスタは、透光性基板上に設けられていることを特徴とする光電変換装置。
【請求項８】
請求項１乃至７のいずれか一において、
前記光電変換装置は、前記電界効果トランジスタを複数有し、
前記複数の電界効果トランジスタは、それぞれ電気的に並列に接続されていることを特徴とする光電変換装置。
【請求項９】
請求項１乃至８に記載の光電変換装置を表示部に具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関し、特に薄膜半導体素子で構成された光電変換装置に関する。また、光電変換装置を用いた電子機器に関する。
【背景技術】
【０００２】
電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
【０００３】
表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれているものもある。光センサにより、周囲の明るさを検出して適度な表示輝度を得ることによって、表示装置の無駄な電力を減らすことができるからである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話、コンピュータが挙げられる。
【０００４】
また表示部周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。
【０００５】
光センサは、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、入射光に応じて光電変換素子に流れる電流を抵抗素子に流し、得られる出力電圧より周囲の明るさを検出する回路が知られている（例えば特許文献１参照）。
【特許文献１】特開２００５−１２９９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
光電変換素子に発生する電流は、低い照度の時に微弱である。そのため、光電変換素子が検出した信号を外部機器に出力する場合には、増幅回路などを光電変換素子の出力部に設け、外部機器への駆動能力を高める必要がある。特にプリント基板上などで、光電変換素子を具備する光電変換装置と、他の外部回路と電気的に接続する際の漏れ電流またはノイズが問題となる。
【０００７】
また特許文献１に記載の光電変換素子を具備する光電変換装置では、入射光に対応して光電変換素子に流れる光電流Ｉｐｄが照度に対して指数関数的に増加する。そのため、光電流Ｉｐｄを抵抗素子に流して得られる出力電圧も指数関数的に増加する。そのため、Ａ／Ｄ変換回路に出力する実用的な電圧範囲（例えば０．００８Ｖ〜２Ｖ等）で出力電圧を規定しようとする場合に、光電変換素子を具備する光電変換装置より入力可能な照度範囲を広く設定できない問題があった。また、特許文献１に記載の光電変換素子を具備する光電変換装置では、出力値を電圧として得たい場合に、別途負荷抵抗などの外部回路が必要になる問題がある。
【０００８】
そこで本発明では前述の諸問題を解決するため、光電変換素子に流れる電流を増幅することで光電変換装置と外部回路とを電気的に接続する際の漏れ電流やノイズの問題を解決し、且つ光電変換素子に流れる電流に対応して得られる出力電圧のダイナミックレンジを広げることのできる光電変換装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上述の課題を解決するため、本発明の光電変換装置は、光電変換素子と、カレントミラー回路と、電界効果トランジスタと、を含む光電変換回路と、電圧検出回路と、を有し、カレントミラー回路は、光電変換素子に発生した光電流を増幅して出力する回路であり、カレントミラー回路で増幅された光電流が出力される出力端子は、電界効果トランジスタのドレイン端子及びゲート端子に電気的に接続され、電圧検出回路は、電界効果トランジスタのゲート端子に接続され、発生する電圧を検出する構成とする。
【発明の効果】
【００１０】
本発明の光電変換装置により、光電変換素子に流れる電流を増幅することで光電変換装置と外部回路とを電気的に接続する際の漏れ電流やノイズを低減し、且つ光電変換素子に流れる電流に対応して得られる出力電圧のダイナミックレンジを広げることができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
【００１２】
本実施の形態について、図１を用いて説明する。図１に示す光電変換装置は、光電変換回路１０１と、電圧検出回路１０２と、直流電源１０３を有する。光電変換回路１０１は光電変換素子１０４、カレントミラー回路１０５、ｎチャネル型トランジスタ１０６を有する。カレントミラー回路１０５は、第１のｐチャネル型トランジスタ１０５Ａ及び第２のｐチャネル型トランジスタ１０５Ｂで構成されるものとする。光電変換素子１０４のアノードである第１の端子（または入力端子とも言う）は直流電源１０３の低電位側端子（または第２の端子ともいう）と電気的に接続される。また、光電変換素子１０４のカソードである第２の端子（または出力端子ともいう）は第１のｐチャネル型トランジスタ１０５Ａのドレイン端子及びゲート端子並びに第２のｐチャネル型トランジスタ１０５Ｂのゲート端子に電気的に接続される。また、第１のｐチャネル型トランジスタ１０５Ａ及び第２のｐチャネル型トランジスタ１０５Ｂのソース端子はそれぞれ、直流電源１０３の高電位側端子（または第１の端子ともいう）と電気的に接続される。また、第２のｐチャネル型トランジスタ１０５Ｂのドレイン端子はｎチャネル型トランジスタ１０６のドレイン端子及びゲート端子並びに電圧検出回路１０２に電気的に接続される。また、ｎチャネル型トランジスタ１０６のソース端子は、直流電源１０３の第２の端子に電気的に接続されている。なお、光電変換素子１０４には、直流電源１０３により、逆バイアスの電圧が印加される。
【００１３】
図１に示す光電変換回路１０１の動作について説明する。光電変換回路１０１では、光電変換素子１０４に入射される光の強度に応じて、光電流Ｉｐが発生する。そして、光電変換素子１０４で発生した光電流Ｉｐが第１のｐチャネル型トランジスタ１０５Ａのソース端子とドレイン端子の間を流れることにより、第１のｐチャネル型トランジスタ１０５Ａのゲート端子とソース端子の間に電位差を生じさせる。当該電位差が第２のｐチャネル型トランジスタ１０５Ｂのソース端子とドレイン端子との間にも印加される。第２のｐチャネル型トランジスタ１０５Ｂは、第２のｐチャネル型トランジスタのゲート幅の設計を変更することにより、光電流Ｉｐを増幅することができる。増幅された光電流Ｉｐは、ｎチャネル型トランジスタ１０６のドレイン端子及びソース端子間を流れることにより、ｎチャネル型トランジスタ１０６には、増幅された光電流Ｉｐに対応して、ゲート端子とソース端子の間に印加される電圧（以下、ゲート電圧Ｖｇｓと略記する）が生じる。ｎチャネル型トランジスタ１０６のソース端子は直流電源１０３の低電位側端子に電気的に接続されており、ｎチャネル型トランジスタ１０６のゲート端子の電位を出力電圧Ｖｏｕｔとして取り出すことができる。そのため、光電変換回路１０１は、増幅された光電流Ｉｐと出力電圧Ｖｏｕｔとの電流−電圧変換、すなわち光電流Ｉｐと出力電圧Ｖｏｕｔとの電流−電圧変換を行うことができる。本発明においては光電流Ｉｐと出力電圧Ｖｏｕｔとの電流−電圧変換を、増幅した光電流として行うことにより、プリント基板上などで、光電変換装置と外部回路とを電気的に接続する際の漏れ電流またはノイズの問題を解消することができる。
【００１４】
なお、光電変換素子１０４の光電流Ｉｐの増幅を行うカレントミラー回路１０５の具体的な回路構成について図２を用いて説明する。カレントミラー回路１０５は、光電流Ｉｐの出力値をカレントミラー回路１０５によりＮ倍（Ｎは自然数）とする場合、第１のｐチャネル型トランジスタ１０５Ａを１個配置し、第２のｐチャネル型トランジスタ１０５ＢをＮ個に並列に配置すればよい。一例として図２に、カレントミラー回路１０５は、光電流Ｉｐの出力値をカレントミラー回路１０５により１００倍とする場合、第１のｐチャネル型トランジスタ１０５Ａを１個配置し、第２のｐチャネル型トランジスタ１０５Ｂを１００個に並列に配置した回路を示す。図２において、第２のｐチャネル型トランジスタ１０５Ｂはｐチャネル型トランジスタ１０５Ｂ（１）、１０５Ｂ（２）、１０５Ｂ（３）乃至１０５Ｂ（１００）から構成されている。これにより光電変換素子１０４で発生した光電流Ｉｐが１００倍に増幅されて出力することができる。
【００１５】
なお、カレントミラー回路１０５を構成する第１のｐチャネル型トランジスタ１０５Ａ及び第２のｐチャネル型トランジスタ１０５Ｂをｐチャネル型トランジスタで構成することにより、トランジスタのしきい値電圧の影響を受けることなく、光電流Ｉｐの増幅をおこなうことができるため好適である。すなわち、トランジスタのしきい値電圧の影響による第２のｐチャネル型トランジスタのドレイン端子における電圧の上昇を防ぐことができる。
【００１６】
カレントミラー回路１０５により増幅された光電流Ｉｐがｎチャネル型トランジスタ１０６のソース端子とドレイン端子間を流れることによって生成される出力電圧Ｖｏｕｔは、ｎチャネル型トランジスタ１０６の動作の状態に依存している。ｎチャネル型トランジスタ１０６の動作の状態は、電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の動作の状態で説明することができる。電界効果トランジスタとしては、金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：以下ＭＯＳトランジスタ、またはトランジスタという）、絶縁ゲート型ＦＥＴ、薄膜トランジスタ等が挙げられる。本明細書では電界効果トランジスタとして、ＭＯＳトランジスタの動作について以下詳述していく。ＭＯＳトランジスタが飽和領域で動作している場合には、ドレイン電流Ｉｄとゲート電圧Ｖｇｓの関係が（数１）、（数２）の数式で表される。
【００１７】
【数１】
2009033142.tif 000003
【００１８】
【数２】
2009033142.tif 000004
【００１９】
（数１）において、ＶｔｈはＭＯＳトランジスタの閾値電圧、βはＭＯＳトランジスタのサイズとプロセス条件によってきまる定数である。また（数２）において、ＷはＭＯＳトランジスタのゲート幅、ＬはＭＯＳトランジスタのゲート長、μは半導体層中の電子移動度、Ｃｏｘは半導体層とゲート電極が絶縁膜を介して積層される際に生じるゲート容量である。
【００２０】
本実施の形態で示す図１の回路における出力電圧Ｖｏｕｔは、（数１）内のゲート電圧Ｖｇｓとして扱うことができる。図１の回路におけるカレントミラー回路１０５により増幅された光電流Ｉｐは、（数１）内のドレイン電流Ｉｄとして扱うことができる。その結果、（数１）を変形してカレントミラー回路１０５により増幅された光電流Ｉｐと出力電圧Ｖｏｕｔの関係を見ると（数３）で表すことが出来る。
【００２１】
【数３】
2009033142.tif 000005
【００２２】
なお図１に示すダイオード接続をしたｎチャネル型トランジスタ１０６の場合、ドレイン端子とソース端子の間に印加される電圧（以下、ドレイン電圧Ｖｄｓと略記する）は、ゲート電圧Ｖｇｓと等しくなる。そのためドレイン電流Ｉｄが増加する際、本実施の形態で示す光電変換装置の出力電圧Ｖｏｕｔは、カレントミラー回路１０５により増幅された光電流Ｉｐに対して平方根がかかった形で得られる。そして、本発明の光電変換装置は、光電変換素子に生じる光電流Ｉｐを負荷抵抗に流し電圧出力を得る場合に比べて検出可能な入力照度のダイナミックレンジが広げることができる。また、本発明の光電変換装置は、増幅した光電流として行うことにより、プリント基板上で、光電変換装置と外部回路とを電気的に接続する際の漏れ電流またはノイズの問題を解消することができる。
【００２３】
また本発明の光電変換装置においては、出力電圧を得るためのダイオード接続をしたトランジスタとしてｎチャネル型トランジスタを用いる。ｎチャネル型トランジスタは、ｐチャネル型トランジスタに比べて移動度が高いため、トランジスタに流れる電流量を多くできるため好適である。なお本発明の光電変換装置は、出力電圧を得るためのダイオード接続をしたトランジスタとしてｐチャネル型トランジスタを用いる構成としてもよい。図３に、出力電圧を得るためのダイオード接続したトランジスタとしてｐチャネル型トランジスタを用いた光電変換装置について示す。図３に示す光電変換装置は、図１に示した光電変換装置と異なる点として、ダイオード接続したトランジスタとして第３のｐチャネル型トランジスタ１３６が加わった点にある。第３のｐチャネル型トランジスタは、ソース端子が直流電源１０３の高電位側端子に電気的に接続され、ゲート端子及びドレイン端子が、第２のｐチャネル型トランジスタのソース端子に電気的に接続されている。図３に示すようにダイオード接続したトランジスタとしてｐチャネル型トランジスタを用いることにより、片側の極性のみのＭＯＳトランジスタで作製可能であるため、演算増幅器等を用いた光電変換装置の構成に比べ、マスク枚数を少なくし、製造工程の期間を短くすることができ、コスト削減に役立つ。また、光電変換装置を構成する電界効果トランジスタであるＭＯＳトランジスタを薄膜トランジスタで作製することにより、装置を小型化することができる。光電変換装置を具備する光センサのような部品の小型化は、携帯用電子機器に利用する場合に特に有効である。
【００２４】
また図１において、光電変換素子１０４に照射される光が低照度の場合、ｎチャネル型トランジスタ１０６が飽和領域で動作するのに十分な増幅された光電流Ｉｐが、カレントミラー回路１０５よりｎチャネル型トランジスタ１０６へ供給されなくなる場合がある。ｎチャネル型トランジスタ１０６が飽和領域で動作するのに十分な増幅された光電流Ｉｐが供給されない場合、ｎチャネル型トランジスタ１０６は、サブスレッショルド（弱反転）領域で動作する。サブスレッショルド領域での動作時に、ＭＯＳトランジスタのドレイン電流Ｉｄとゲート電圧Ｖｇｓの関係は、（数４）、（数５）、（数６）の数式で表される。
【００２５】
【数４】
2009033142.tif 000006
【００２６】
【数５】
2009033142.tif 000007
【００２７】
【数６】
2009033142.tif 000008
【００２８】
（数４）、（数５）、（数６）において、ｋはボルツマン定数、Ｔは半導体層の温度、ｑは半導体層の素電荷量、Ｃｄは半導体層の空乏層容量である。
【００２９】
本実施の形態で示す図１の回路における出力電圧Ｖｏｕｔは、（数４）内のゲート電圧Ｖｇｓとして扱うことができる。図１の回路における光電流Ｉｐは、（数４）内のドレイン電流Ｉｄとして扱うことができる。その結果、（数４）を変形して光電流Ｉｐと出力電圧Ｖｏｕｔの関係を（数７）で表すことができる。
【００３０】
【数７】
2009033142.tif 000009
【００３１】
（数７）に示すように、本実施の形態で示す光電変換装置の出力電圧Ｖｏｕｔは、光電流Ｉｐに対して対数をとった形で得られる。そして、本発明の光電変換装置は、光電変換素子に生じる光電流Ｉｐをカレントミラー回路によって増幅し、外部回路を電気的に接続する際の漏れ電流やノイズを低減することができ、光電変換素子に流れる電流に応じて得られる出力電圧のダイナミックレンジを広げることができる。
【００３２】
なお、図１に示した光電変換装置のｎチャネル型トランジスタ１０６を用いた出力電圧Ｖｏｕｔの検出は、飽和領域での動作を利用した出力電圧Ｖｏｕｔの検出またはサブスレッショルド領域での動作を利用した出力電圧Ｖｏｕｔの検出のどちらでもよく、限定するものではない。
【００３３】
なお、図１に示した光電変換装置において、カレントミラー回路を構成するトランジスタの極性をｐチャネル型トランジスタのものについて示したが、本発明ではｎチャネル型トランジスタを用いることもできる。図４には、図１で示したカレントミラー回路１０５とは異なり、カレントミラー回路を構成するトランジスタとしてｎチャネル型トランジスタを用いた光電変換装置について示す。図４に示す光電変換装置は、光電変換回路１０１と、電圧検出回路１０２と、直流電源１０３を有する。光電変換回路１０１は光電変換素子１４４、カレントミラー回路１４５、第３のｎチャネル型トランジスタ１４６を有する。カレントミラー回路１４５は、第１のｎチャネル型トランジスタ１４５Ａ及び第２のｎチャネル型トランジスタ１４５Ｂで構成されるものとする。光電変換素子１４４のカソードである第２の端子は直流電源１０３の高電位側端子と電気的に接続される。また、光電変換素子１４４のアノードである第１の端子は第１のｎチャネル型トランジスタ１４５Ａのドレイン端子及びゲート端子並びに第２のｎチャネル型トランジスタ１４５Ｂのゲート端子に電気的に接続される。また、第１のｎチャネル型トランジスタ１４５Ａのソース端子は、直流電源１０３の低電位側端子と電気的に接続される。また、第２のｎチャネル型トランジスタ１４５Ｂのドレイン端子は、直流電源１０３の高電位側端子と電気的に接続される。また、第２のｎチャネル型トランジスタ１４５Ｂのソース端子は第３のｎチャネル型トランジスタ１４６のドレイン端子及びゲート端子並びに電圧検出回路１０２に電気的に接続される。また、第３のｎチャネル型トランジスタ１４６のソース端子は、直流電源１０３の低電位側端子に電気的に接続されている。なお、光電変換素子１４４には、直流電源１０３により、逆バイアスの電圧が印加される。
【００３４】
図４に示すように、カレントミラー回路を構成するトランジスタ及びダイオード接続したトランジスタとして、ｎチャネル型トランジスタを用いることにより、片側の極性のみのＭＯＳトランジスタで作製可能であるため、演算増幅器等による光電変換装置を用いる構成に比べ、マスク枚数を少なくし、製造工程の期間を短くすることができ、コスト削減に役立つ。また、光電変換装置を構成する電界効果トランジスタであるＭＯＳトランジスタを薄膜トランジスタで作製することにより、装置を小型化することができる。光電変換装置を具備する光センサのような部品の小型化は、携帯用電子機器に利用する場合に特に有用である。
【００３５】
なお、図１、図３、及び図４とは異なる光電変換装置として、カレントミラー回路を構成するトランジスタをｎチャネル型トランジスタで構成し、ダイオード接続したトランジスタとしてｐチャネル型トランジスタで構成するものであってもよい。図５に、カレントミラー回路を構成するトランジスタをｎチャネル型トランジスタで構成し、ダイオード接続したトランジスタとしてｐチャネル型トランジスタで構成した光電変換装置について示す。図５に示す光電変換装置は、図４に示す光電変換装置と異なる点として、ダイオード接続したトランジスタとしてｐチャネル型トランジスタ１５６が加わった点にある。ｐチャネル型トランジスタ１５６は、ソース端子が直流電源１０３の高電位側端子に電気的に接続され、ゲート端子及びドレイン端子が、第２のｎチャネル型トランジスタ１４５Ｂのソース端子に電気的に接続されている。
【００３６】
なお、上記図１乃至図４で述べた電圧検出回路１０２については、Ａ／Ｄコンバータ回路などを外部回路として別途設け、出力電圧Ｖｏｕｔを検出する構成としてもよい。なおＡ／Ｄコンバータと光電変換回路１０１とを薄膜トランジスタで作製し、同一基板上に作製する事もできる。
【００３７】
なお、本実施の形態で説明したｎチャネル型トランジスタ及びｐチャネル型トランジスタとして、様々な形態の電界効果トランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の光電変換装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性基板上にトランジスタを製造できる。そして、透光性基板上のトランジスタを用いて光電変換素子での光の透過を制御することが出来る。
【００３８】
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、高速で動作させることが必要となる回路を基板上に一体に形成することが出来る。なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザーを照射せずに、熱処理を加えるだけで、結晶性を向上させることができる。結晶化のためにレーザーを用いない場合は、シリコンの結晶性のムラを抑えることができる。そのため、トランジスタ間の特性のばらつきを低減することができる。なお、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。
【００３９】
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【００４０】
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。
【００４１】
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
【００４２】
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、有機半導体やカーボンナノチューブを有するトランジスタ等を衝撃に強くできる。
【００４３】
また、電界効果トランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板上に形成されていてもよく、さまざまな基板上に形成されていてもよい。なお本実施形態の光電変換装置は、薄膜トランジスタを用いて電界効果トランジスタを構成することにより、ガラス基板等の透光性基板上に形成することが出来る。そのため、光電変換素子１０４を基板上面に形成する場合に基板上面の片側からの光のみの受光に限らずに、基板の裏面から基板を透過した光を光電変換素子１０４で受光することが可能になるため、光の受光効率を高めること事ができるという効果がある。
【００４４】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態２）
【００４５】
上記実施の形態で説明した光電変換装置とは異なる構成である本発明の第２の実施形態について、図６を用いて説明する。本実施形態で説明する光電変換装置は光電変換回路１０１と、電圧検出回路１０２と、直流電源１０３と、バッファ２０１を有する。上記実施の形態１の図１で説明した光電変換装置との違いは、光電変換回路１０１と電圧検出回路１０２との間に、バッファ２０１を有する点にある。バッファ２０１の具体的な構成としては、電圧フォロワとして動作するように電気的に接続されたオペアンプを用いることが好ましい。バッファ２０１の入力端子であるオペアンプの非反転入力端子はダイオード接続されたｎチャネル型トランジスタ１０６のゲート端子及びドレイン端子並びにカレントミラー回路を構成する第２のｐチャネル型トランジスタ１０５Ｂのドレイン端子に電気的に接続されている。またバッファ２０１の出力端子であるオペアンプの出力端子は、オペアンプの反転入力端子及び電圧検出回路１０２に電気的に接続されている。なお、バッファ２０１は、オペアンプを用いた構成に限定されず、インバータを用いた構成又は、増幅器を用いた構成であってもよい。
【００４６】
図６に示したように本実施形態で説明する光電変換装置は、図１に示した光電変換回路の出力部にバッファ２０１、具体的には増幅率が等倍となるように各端子が電気的に接続されたオペアンプを設け、電圧フォロワとして動作させるものである。バッファ２０１を設けることによって、プリント基板上に光電変換装置を実装したときのノイズの影響を受けにくくすることができる。
【００４７】
なお、図６において、光電変換装置を構成するカレントミラー回路を構成するトランジスタとしてｐチャネル型トランジスタ、ダイオード接続されたトランジスタとしてｎチャネル型トランジスタを用いた構成としたが、上記実施の形態１で説明した図２、図４、または図５に示した他の極性のトランジスタを用いてカレントミラー回路またはダイオード接続されたトランジスタとする構成においても、本実施の形態の構成と同等の効果を奏するものであることを付記する。
【００４８】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態３）
【００４９】
本発明の第３の実施形態について、図７を用いて説明する。図１に示した実施形態１の光電変換装置と異なる点は、図１の光電変換装置ではダイオード接続されたｎチャネル型トランジスタ１０６は１個であったのに対して、本実施形態で示す光電変換装置はｎチャネル型トランジスタ１０６（１）、１０６（２）、１０６（３）、乃至１０６（Ｎ）（Ｎは自然数）と複数個にした場合について説明する。
【００５０】
光電変換回路１０１においてｎチャネル型トランジスタ１０６はカレントミラー回路で増幅された光電流Ｉｐを出力電圧Ｖｏｕｔに変換する回路であるが、製造工程における様々な要因によってｎチャネル型トランジスタ１０６の特性がばらつく場合がある。この特性ばらつきのため同一の光電流Ｉｐが入力されたときの出力電圧Ｖｏｕｔが変化してしまい、歩留まりのよい光電変換装置の製造ができないということが課題ともなりえる。そこで、本実施形態で示すように光電変換装置を構成するｎチャネル型トランジスタ１０６をｎチャネル型トランジスタ１０６（１）、１０６（２）、１０６（３）乃至１０６（Ｎ）と複数個にすることによって、ｎチャネル型トランジスタの１つあたりの特性ばらつきが出力電圧Ｖｏｕｔに影響する割合が小さくすることができる。そのため、光電変換装置の製造時の歩留まりを向上する事ができる。
【００５１】
図８は、一例として、光電変換装置を構成するｎチャネル型トランジスタ１０６が１個の場合、５個並列に設けた場合、１０個並列に設けた場合のそれぞれについて、ダイオード接続されたｎチャネル型トランジスタ１０６の閾値電圧が最大±０．１Ｖばらついた場合をシミュレーションし、照度１００ｌｘの時に出力電圧Ｖｏｕｔが最大でどれだけ変化するかを出力電圧Ｖｏｕｔの中央値からの偏差を元に比較した特性図である。図８に示すように、ダイオード接続されたｎチャネル型トランジスタ１０６が１個のみの場合では出力電圧Ｖｏｕｔが中央値から最大４０％程度ばらつくが、５個並列にした場合では約３２％、１０個並列に設けた場合では約２５％と徐々にばらつきが小さくすることができる。そのため、ｎチャネル型トランジスタ１０６を複数個並列に設けることによって、製造時に起こる特性ばらつきによる出力電圧Ｖｏｕｔのばらつきを抑えることができる。
【００５２】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態４）
【００５３】
本実施の形態では、上記実施の形態で述べた光電変換装置を構成する電界効果トランジスタ及び光電変換素子の作製方法について、一例として、断面図を用いて述べる。図９（Ａ）〜図９（Ｄ）、及び図１０（Ａ）〜図１０（Ｃ）を用いて説明する。
【００５４】
光電変換素子及び電界効果トランジスタ（以下、単にトランジスタという）を形成する基板（第１の基板３１０）を用意する。ここでは基板３１０として、ガラス基板の一つであるＡＮ１００を用いる。基板上に形成する電界効果トランジスタとしては、薄膜トランジスタを用いることにより、基板上に、光電変換素子と薄膜トランジスタを同一工程で作製することができるため、光電変換装置の量産化がし易いといった利点がある。
【００５５】
次いで、プラズマＣＶＤ法で下地絶縁膜３１２となる窒素を含む酸化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜３１２は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いて積層してもよい。例えば、下地絶縁膜３１２として、酸素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。
【００５６】
次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。
【００５７】
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
【００５８】
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行なう。
【００５９】
なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
【００６０】
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【００６１】
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
【００６２】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
【００６３】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行い、触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
【００６４】
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【００６５】
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【００６６】
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導体領域３３１」という）を形成する（図９（Ａ）参照）。島状半導体領域３３１を形成した後、レジストからなるマスクを除去する。
【００６７】
なお、本実施の形態で示す島状半導体領域３３１の作製方法としては、上記作製方法に限らず他の作製方法を用いて形成することもできる。一例としては、ＳＯＩ基板を用いて島状半導体領域３３１を形成してもよい。ＳＯＩ基板としては、公知のＳＯＩ基板を用いればよく、その作製方法や構造は特に限定されない。ＳＯＩ基板としては、代表的にはＳＩＭＯＸ基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ＥＬＴＲＡＮ（登録商標）、ＵＮＩＢＯＮＤ（登録商標）、スマートカット（登録商標）等が挙げられる。
【００６８】
ＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜層（ＢＯＸ；Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）を形成することにより、表面に薄膜シリコン層を形成し、ＳＯＩ構造を得ることができる。薄膜シリコン層は、埋め込み酸化膜層により、単結晶シリコン基板と絶縁分離されている。また、埋め込み酸化膜層形成後に、さらに熱酸化するＩＴＯＸ（Ｉｎｔｅｒｎａｌ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ−ＳＩＭＯＸ）と呼ばれる技術を用いることもできる。
【００６９】
貼り合わせ基板は、酸化膜層を介して２枚の単結晶シリコン基板（第１単結晶シリコン基板、第２単結晶シリコン基板）を貼り合わせ、一方の単結晶シリコン基板を貼り合わせた面ではない方の面から薄膜化することにより、表面に薄膜シリコン層を形成したＳＯＩ基板のことをいう。酸化膜層は、一方の基板（ここでは第１単結晶シリコン基板）を熱酸化して形成することができる。また、２枚の単結晶シリコン基板は、接着剤なしで直接貼り合わせることができる。
【００７０】
なお、貼り合わせ基板としては、２枚の単結晶基板を貼り合わせることに限らず、ガラス基板等の絶縁表面を有する基板と、単結晶基板とを貼り合わせてＳＯＩ基板を作製してもよい。ガラス基板と単結晶基板との貼り合わせＳＯＩ基板について、図１１（Ａ）乃至図１１（Ｄ）を説明する。
【００７１】
図１１（Ａ）に示す単結晶基板１１０１は清浄化されており、その表面から電界で加速されたイオンを所定の深さに打ち込み、イオンドーピング層１１０３を形成する。イオンの打ち込みはベース基板に転置する半導体膜の厚さを考慮して行われる。当該半導体膜の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍ、更に好ましくは１０ｎｍ乃至１００ｎｍ、更に好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。イオンを打ち込む際の加速電圧はこのような厚さを考慮して、単結晶基板１１０１に打ち込まれるようにする。なお、分離後に半導体膜の表面を研磨または溶融して平坦化するため、分離直後の半導体膜の厚さは５０ｎｍ乃至５００ｎｍとしておくことが好ましい。
【００７２】
イオンドーピング層１１０３は、水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを打ち込むことで形成される。この場合、一又は複数の同一の原子から成る質量の異なるイオンを打ち込むことが好ましい。水素イオンを打ち込む場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを打ち込む場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと打ち込み効率を高めることができ、打ち込み時間を短縮することができる。このような構成とすることで、後に行われる半導体基板から半導体膜の分離を容易に行うことができる。
【００７３】
単結晶基板１１０１にイオンを打ち込む場合、イオンを高ドーズ条件で打ち込む必要があり、このため単結晶基板１１０１の表面が粗くなってしまう場合がある。そのためイオンが打ち込まれる表面に、酸化珪素層、窒化珪素層、若しくは窒化酸化珪素層などによりイオン打ち込みに対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいくことで、イオンドーピングによって表面がダメージを受け、平坦性が損なわれるのを防ぐことができるため好ましい。
【００７４】
次に、図１１（Ｂ）に示すように、単結晶基板１１０１の表面に圧着部材１１２２を設け、単結晶基板１１０１及び圧着部材１１２２を密着させ加熱し、即ち加熱処理及び加圧処理を行うことで、後の工程でイオンドーピング層１１０３を劈開面として単結晶基板１１０１をガラス基板１１００から剥離することを容易とする。加熱処理の温度は、イオンドーピング層１１０３が劈開する温度未満であり、且つイオンドーピング層１１０３が脆弱となる温度であることが好ましい。例えば、４００℃未満、好ましくは３５０℃未満、更に好ましくは３００℃未満の熱処理を行うことにより、イオンドーピング層１１０３に形成された微小な空洞の体積変化が起こるが、単結晶基板１１０１表面には圧着部材１１２２が設けられているため、単結晶基板１１０１の表面は平坦性を保つことができる。この結果、イオンドーピング層１１０３の微小な空洞の体積変化により、イオンドーピング層１１０３に歪みが生じ、イオンドーピング層に沿って脆弱化することが可能となる。加圧処理においては、ガラス基板１１００及び単結晶基板１１０１の耐圧性を考慮して接合面に垂直な方向に圧力が加わるように行う。
【００７５】
図１１（Ｃ）に示すように、ガラス基板１１００と単結晶基板１１０１とを密接させ、この両者を接合させる態様を示す。接合を行う面は、十分に清浄化しておく。そして、ガラス基板１１００及び単結晶基板１１０１を加圧しながら密着させることにより、ガラス基板１１００及び単結晶基板１１０１が接合する。この接合はファン・デル・ワールス力が作用しており、ガラス基板１１００と単結晶基板１１０１とを圧接することで水素結合により強固な接合を行うことが可能である。
【００７６】
良好な接合を行うために、表面を活性化することが好ましい。例えば、接合を行う面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。また、可撓性を有し且つ絶縁表面を有する基板、または単結晶半導体層の少なくとも一方の接合面を、酸素プラズマによる処理や、オゾン水洗浄により、親水化してもよい。このような表面処理により４００℃未満の温度であっても異種材料間の接合を行うことが容易となる。
【００７７】
なお、ガラス基板１１００及び単結晶基板１１０１の接合の前に行った加熱処理の代わりに、ガラス基板１１００及び単結晶基板１１０１を接合した後、ガラス基板１１００側からレーザビームを単結晶基板１１０１に照射し、イオンドーピング層１１０３を加熱してもよい。この結果、イオンドーピング層が脆弱化し、当該イオンドーピング層を劈開面として単結晶基板１１０１をガラス基板１１００から分離することができる。
【００７８】
図１１（Ｄ）に示すように、ガラス基板１１００と単結晶基板１１０１を貼り合わせた後、イオンドーピング層１１０３を劈開面として単結晶基板１１０１をガラス基板１１００から分離することで、ＳＯＩ基板を得ることができる。単結晶基板１１０１の表面はガラス基板１１００と接合しているので、ガラス基板１１００上には単結晶基板１１０１と同じ結晶性の半導体膜１１０２が残存することとなる。
【００７９】
イオンドーピング層１１０３を劈開面として単結晶基板１１０１をガラス基板１１００から分離する前に、分離を容易に行うためにきっかけをつくることが好ましい。具体的には、イオンドーピング層１１０３及び半導体膜１１０２の密着性を選択的（部分的）に低下させる前処理を行うことで、分離不良が少なくなり、さらに歩留まりも向上する。代表的には、ガラス基板１１００または単結晶基板１１０１からイオンドーピング層１１０３にレーザビームまたはダイサーで溝を形成する例がある。
【００８０】
また、単結晶基板１１０１をガラス基板１１００から分離する際、ガラス基板１１００または単結晶基板１１０１の少なくとも一方の表面に光または熱により分離可能な粘着シートを設け、ガラス基板１１００または単結晶基板１１０１の一方を固定し、他方を引き剥がすことで、さらに分離が容易となる。このとき、ガラス基板１１００または単結晶基板１１０１の他方に支持部材を設けることで引き剥がし工程が容易となる。
【００８１】
なお、分離により得られる半導体膜は、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。また、ＣＭＰ等の物理的研磨手段を用いず、半導体膜の表面にレーザビームを照射して平坦化を行ってもよい。なお、レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うと半導体膜表面が荒れる恐れがあるからである。また、得られた半導体膜の薄層化を目的として、ＣＭＰ等を行ってもよい。
【００８２】
以上が、ガラス基板等の絶縁表面を有する基板と、単結晶基板とを貼り合わせてＳＯＩ基板を作製する方法に関する説明である。
【００８３】
さて、図９（Ａ）の説明に戻る。次いで、島状半導体領域３３１を作製した後に、必要があればトランジスタのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【００８４】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域３３１の表面を洗浄した後、ゲート絶縁膜３１３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【００８５】
次いで、ゲート絶縁膜３１３上に金属膜を形成した後、第２のフォトマスクを用いて、ゲート電極３３４、配線３１４及び３１５、端子電極３５０を形成する（図９（Ｂ）参照）。この金属膜として、例えば窒化タンタル及びタングステンをそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【００８６】
また、ゲート電極３３４、配線３１４及び３１５、端子電極３５０として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
【００８７】
次いで、島状半導体領域３３１への一導電型を付与する不純物の導入を行って、トランジスタ１１３のソース領域またはドレイン領域３３７の形成を行う（図９（Ｃ）参照）。本実施の形態ではｎチャネル型トランジスタを形成するので、ｎ型の導電性を付与する不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体領域３３１に導入する。
【００８８】
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【００８９】
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜３１６を、例えば１０ｎｍの膜厚で形成する。
【００９０】
次いで、第２の層間絶縁膜３１６上に絶縁物材料から成る第３の層間絶縁膜３１７を形成する（図９（Ｄ）参照）。第３の層間絶縁膜３１７はＣＶＤ法で得られる絶縁膜を用いることができる。本実施の形態においては密着性を向上させるため、第３の層間絶縁膜３１７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。
【００９１】
次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体領域を水素化する。この工程は第２の層間絶縁膜３１６に含まれる水素により島状半導体領域のダングリングボンドを終端させるために行うものである。ゲート絶縁膜３１３の存在に関係なく島状半導体領域を水素化することができる。
【００９２】
また第３の層間絶縁膜３１７として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。
【００９３】
第３の層間絶縁膜３１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜３１６を形成後、島状半導体膜を水素化するための熱処理を行い、次に第３の層間絶縁膜３１７を形成することもできる。
【００９４】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７またはゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
【００９５】
なお、第３の層間絶縁膜３１７は必要に応じて形成すればよく、第３の層間絶縁膜３１７を形成しない場合は、第２の層間絶縁膜３１６を形成後に第１の層間絶縁膜、第２の層間絶縁膜３１６及びゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。
【００９６】
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、トランジスタ１１３のソース電極またはドレイン電極３４１を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
【００９７】
また配線３１９、接続電極３２０、端子電極３５１、及びトランジスタ１１３のソース電極又はドレイン電極３４１を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線３１９、接続電極３２０、端子電極３５１、及びトランジスタ１１３のソース電極又はドレイン電極３４１を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。
【００９８】
以上の工程で、多結晶珪素膜を用いたトップゲート型トランジスタ１１３を作製することができる。
【００９９】
次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線３１９を覆う保護電極３１８、保護電極３４５、保護電極３４６、及び保護電極３４８を形成する（図１０（Ａ））。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極３２０、端子電極３５１、トランジスタ１１３のソース電極またはドレイン電極３４１も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。
【０１００】
ただし、配線３１９、接続電極３２０、端子電極３５１、及びトランジスタ１１３のソース電極またはドレイン電極３４１を、単層の導電膜で形成する場合、保護電極３１８、保護電極３４５、保護電極３４６、及び保護電極３４８は形成しなくてもよい。
【０１０１】
次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する。
【０１０２】
ｐ型半導体層１１１ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
【０１０３】
また配線３１９及び保護電極３１８は光電変換層１１１の最下層、本実施の形態ではｐ型半導体層１１１ｐと接している。
【０１０４】
ｐ型半導体層１１１ｐを形成したら、さらにｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを順に形成する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを有する光電変換層１１１が形成される。
【０１０５】
ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体層１１１ｎとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。
【０１０６】
またｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
【０１０７】
次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層３２４を厚さ１μｍ〜３０μｍで形成して図１０（Ｂ）の状態を得る。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。
【０１０８】
次いで、封止層３２４をエッチングして開口部を設けた後、スパッタ法により端子電極１２１及び１２２を形成する。端子電極１２１及び１２２は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極１２１及び端子電極１２２の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。
【０１０９】
以上の工程で、半田接続が可能な端子電極１２１及び端子電極１２２が形成され、図１０（Ｃ）に示す構造が得られる。
【０１１０】
なお上記光電変換装置が複数形成された基板を個々に切断して、複数の光電変換装置を得ることができる。例えば、１枚の大面積基板（例えば６０ｃｍ×７２ｃｍ）からは大量の光電変換装置（例えば２ｍｍ×１．５ｍｍ）を製造することができ、上記工程で得られる光電変換装置の大量生産が可能となる。
【０１１１】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態５）
【０１１２】
本実施の形態では、上記実施の形態で述べた光電変換装置の作製方法について、実施の形態４とは異なる例として、断面図を用いて述べる。本実施の形態では電界効果トランジスタをボトムゲート型トランジスタで形成した構成について、図１２（Ａ）〜図１２（Ｅ）、図１３（Ａ）〜図１３（Ｃ）及び図１４を用いて説明する。
【０１１３】
まず基板３１０上に、下地絶縁膜３１２及び金属膜５１１を形成する（図１２（Ａ）参照）。この金属膜５１１として、本実施の形態では例えば窒化タンタル及びタングステンをそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【０１１４】
また、金属膜５１１として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
【０１１５】
なお、下地絶縁膜３１２を基板３１０上に形成せず、金属膜５１１を直接基板３１０に形成してもよい。
【０１１６】
次に金属膜５１１を用いて、ゲート電極５１２、配線３１４及び３１５、端子電極３５０を形成する（図１２（Ｂ）参照）。
【０１１７】
次いで、ゲート電極５１２、配線３１４及び配線３１５、端子電極３５０を覆うゲート絶縁膜５１４を形成する。本実施の形態では、珪素を主成分とする絶縁膜、例えばプラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を用いてゲート絶縁膜５１４を形成する。
【０１１８】
次にゲート絶縁膜５１４上に島状半導体領域５１５を形成する。島状半導体領域５１５は、実施の形態４で述べた島状半導体領域３３１と同様の材料及び作製工程により形成すればよい（図１２（Ｃ）参照）。
【０１１９】
島状半導体領域５１５を形成したら、後にトランジスタ５０３のソース領域又はドレイン領域５２１となる領域以外を覆ってマスク５１８を形成し、一導電型を付与する不純物の導入を行う（図１２（Ｄ）参照）。一導電型の不純物としては、ｎチャネル型トランジスタを形成する場合には、ｎ型不純物としてリン（Ｐ）、砒素（Ａｓ）を用い、ｐチャネル型トランジスタを形成する場合には、ｐ型不純物としてホウ素（Ｂ）を用いればよい。本実施の形態ではｎ型不純物であるリン（Ｐ）を島状半導体領域５１５に導入し、トランジスタ５０３のソース領域又はドレイン領域５２１及びソース領域又はドレイン領域５２１の間にチャネル形成領域を形成する。
【０１２０】
次いでマスク５１８を除去し、図示しない第１の層間絶縁膜、第２の層間絶縁膜３１６、及び第３の層間絶縁膜３１７を形成する（図１２（Ｅ）参照）。第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７の材料及び作製工程は実施の形態４の記載に基づけばよい。
【０１２１】
次に第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７にコンタクトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、トランジスタ５０３のソース電極またはドレイン電極５３１を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
【０１２２】
また配線３１９及びその保護電極３１８、接続電極３２０及びその保護電極５３３、端子電極３５１及びその保護電極５３８、トランジスタ５０３のソース電極またはドレイン電極５３１及びその保護電極５３６は、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。
【０１２３】
以上の工程で、ボトムゲート型トランジスタ５０３を作製することができる（図１３（Ａ）参照）。
【０１２４】
次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する（図１３（Ｂ））。光電変換層１１１の材料及び作製工程等は、実施の形態４を参照すればよい。
【０１２５】
次いで封止層３２４、端子電極１２１及び１２２を形成する（図１３（Ｃ））。端子電極１２１はｎ型半導体層１１１ｎに電気的に接続されており、端子電極１２２は端子電極１２１と同一工程で形成される。
【０１２６】
さらに電極３６１及び３６２を有する基板３６０を、半田３６４及び３６３で実装する。なお基板３６０上の電極３６１は、半田３６４で端子電極１２１に実装されている。また基板３６０の電極３６２は、半田３６３によって端子電極１２２に実装されている（図１４参照）。
【０１２７】
図１４に示す光電変換装置において、光電変換層１１１に入射する光は、透光性を有する基板３１０及び基板３６０を用いることにより、基板３１０側及び基板３６０側の両方から入ることができる。
【０１２８】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態６）
【０１２９】
本実施の形態では、本発明の光電変換装置に筐体を形成して光の入射する方向を制御した例を、図１５（Ａ）〜図１５（Ｂ）及び図１６（Ａ）〜図１６（Ｂ）を用いて説明する。
【０１３０】
図１５（Ａ）は、図１０（Ｃ）の光電変換装置に、基板３６０の電極３６１に半田３６４で端子電極１２１を実装した後に、筐体６０１を形成して、光電変換層１１１に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体６０１には、基板３６０側の光電変換層１１１が形成される領域に開口部が設けられている。
【０１３１】
図１５（Ａ）においては、端子電極１２１、電極３６１及び半田３６４が存在しているが、基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。
【０１３２】
また筐体６０１、及び以下に述べる筐体６０２、筐体６０３、及び筐体６０４は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。
【０１３３】
図１５（Ｂ）は、図１４で示した光電変換装置に筐体６０２を形成して、光電変換層１１１に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体６０２には、基板３６０側の光電変換層１１１が形成される領域に開口部が設けられている。
【０１３４】
図１５（Ｂ）においても、図１５（Ａ）同様、基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。
【０１３５】
図１６（Ａ）では、図１０（Ｃ）の光電変換装置に、基板３６０の電極３６１に半田３６４で端子電極１２１を実装した後に、筐体６０３を形成して、光電変換層１１１に入射する光を、基板３６０側からではなく、基板３１０側から入るようにしたものである。筐体６０３には、基板３１０側の光電変換層１１１が形成される領域に開口部が設けられている。
【０１３６】
図１６（Ａ）において、基板３１０側から入射した光は、光電変換層１１１に入射するので光電流を発生させ、光を検知することが可能である。
【０１３７】
図１６（Ｂ）は、図１４で示した光電変換装置に筐体６０４を形成し、光電変換層１１１に入射する光を基板３６０側からではなく、基板３１０側から入るようにしたものである。筐体６０４には、基板３１０側の光電変換層１１１が形成される領域に開口部が設けられている。
【０１３８】
図１６（Ｂ）においては、基板３１０側から入射した光は、光電変換層１１１に入射するので光電流を発生させ、光を検知することが可能である。
【０１３９】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態７）
【０１４０】
本実施の形態では、本発明により得られた光電変換装置を様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図１７、図１８（Ａ）〜図１８（Ｂ）、図１９（Ａ）〜図１９（Ｂ）、図２０、及び図２１（Ａ）〜図２１（Ｂ）に示す。
【０１４１】
図１７は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７０４、音声出力部７０５、音声入力部７０６、回路基板７０７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、光電変換装置７１２を有している。本発明は光電変換装置７１２に適用することができる。
【０１４２】
光電変換装置７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行なったり、光電変換装置７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。
【０１４３】
図１８（Ａ）及び図１８（Ｂ）に携帯電話の別の例を示す。図１８（Ａ）及び図１８（Ｂ）において、本体７２１、筐体７２２、表示パネル７２３、操作キー７２４、音声出力部７２５、音声入力部７２６、光電変換装置７２７、光電変換装置７２８を示している。
【０１４４】
図１８（Ａ）に示す携帯電話では、本体７２１に設けられた光電変換装置７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。
【０１４５】
また図１８（Ｂ）に示す携帯電話では、図１８（Ａ）の構成に加えて、本体７２１の内部に光電変換装置７２８を設けている。光電変換装置７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。
【０１４６】
図１９（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。
【０１４７】
また図１９（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１、支持台７４２、表示部７４３などによって構成されている。
【０１４８】
図１９（Ａ）のコンピュータに設けられる表示部７３３、及び図１９（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図２０に示す。
【０１４９】
図２０に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び基板７５１ｂ、基板７５１ａ及び基板７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５２ａ及び偏光フィルタ７５２ｂ、及びバックライト７５３等を有している。また筐体７６１には光電変換装置７５４が形成されている。
【０１５０】
本発明を用いて作製された光電変換装置７５４はバックライト７５３からの光量を感知し、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
【０１５１】
図２１（Ａ）及び図２１（Ｂ）は、本発明の光電変換装置をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図２１（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２１（Ｂ）は、後面方向から見た斜視図である。図２１（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。
【０１５２】
また、図２１（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３が備えられている。
【０１５３】
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
【０１５４】
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
【０１５５】
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図２１（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。
【０１５６】
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
【０１５７】
レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
【０１５８】
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
【０１５９】
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０１６０】
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
【０１６１】
本発明の光電変換装置を図２１（Ａ）及び図２１（Ｂ）に示すカメラに組み込むと、光電変換装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。本発明の光電変換装置は、光電変換装置を構成する電界効果トランジスタ数を削減し、実装面積を小さくすることが可能なため、装置を小型化することができる。光電変換装置を具備する光センサのような部品の小型化は、携帯用電子機器に利用する場合に特に有用である。
【０１６２】
また本発明の光電変換装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
【０１６３】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
【図面の簡単な説明】
【０１６４】
【図１】本発明の第１の実施形態を示す図。
【図２】本発明の第１の実施形態を示す図。
【図３】本発明の第１の実施形態を示す図。
【図４】本発明の第１の実施形態を示す図。
【図５】本発明の第１の実施形態を示す図。
【図６】本発明の第２の実施形態を示す図。
【図７】本発明の第３の実施形態を示す図。
【図８】本発明の第３の実施形態の特性図。
【図９】本発明の光電変換装置の作製工程を示す図。
【図１０】本発明の光電変換装置の作製工程を示す図。
【図１１】本発明の光電変換装置の作製工程の一例を説明する図。
【図１２】本発明の光電変換装置の作製工程を示す図。
【図１３】本発明の光電変換装置の作製工程を示す図。
【図１４】本発明の光電変換装置の断面図。
【図１５】本発明の光電変換装置の断面図。
【図１６】本発明の光電変換装置の断面図。
【図１７】本発明の光電変換装置を実装した装置を示す図。
【図１８】本発明の光電変換装置を実装した装置を示す図。
【図１９】本発明の光電変換装置を実装した装置を示す図。
【図２０】本発明の光電変換装置を実装した装置を示す図。
【図２１】本発明の光電変換装置を実装した装置を示す図。
【符号の説明】
【０１６５】
１０１    光電変換回路
１０２    電圧検出回路
１０３    直流電源
１０４    光電変換素子
１０５    カレントミラー回路
１０６    ｎチャネル型トランジスタ
１１１    光電変換層
１１３    トランジスタ
１２１    端子電極
１２２    端子電極
１３６    ｐチャネル型トランジスタ
１４４    光電変換素子
１４５    カレントミラー回路
１４６    ｎチャネル型トランジスタ
１５６    ｐチャネル型トランジスタ
２０１    バッファ
３１０    基板
３１２    下地絶縁膜
３１３    ゲート絶縁膜
３１４    配線
３１５    配線
３１６    層間絶縁膜
３１７    層間絶縁膜
３１８    保護電極
３１９    配線
３２０    接続電極
３２４    封止層
３３１    島状半導体領域
３３４    ゲート電極
３３７    ドレイン領域
３４１    ドレイン電極
３４５    保護電極
３４６    保護電極
３４８    保護電極
３５０    端子電極
３５１    端子電極
３６０    基板
３６１    電極
３６２    電極
３６３    半田
３６４    半田
４１０    窒素雰囲気中
５０３    トランジスタ
５１１    金属膜
５１２    ゲート電極
５１４    ゲート絶縁膜
５１５    島状半導体領域
５１８    マスク
５２１    ドレイン領域
５３１    ドレイン電極
５３３    保護電極
５３６    保護電極
５３８    保護電極
６０１    筐体
６０２    筐体
６０３    筐体
６０４    筐体
７０１    本体（Ａ）
７０２    本体（Ｂ）
７０３    筐体
７０４    操作キー
７０５    音声出力部
７０６    音声入力部
７０７    回路基板
７０８    表示パネル（Ａ）
７０９    表示パネル（Ｂ）
７１０    蝶番
７１１    透光性材料部
７１２    光電変換装置
７２１    本体
７２２    筐体
７２３    表示パネル
７２４    操作キー
７２５    音声出力部
７２６    音声入力部
７２７    光電変換装置
７２８    光電変換装置
７３１    本体
７３２    筐体
７３３    表示部
７３４    キーボード
７３５    外部接続ポート
７３６    ポインティングデバイス
７４１    筐体
７４２    支持台
７４３    表示部
７５２    液晶層
７５３    バックライト
７５４    光電変換装置
７６１    筐体
７６２    液晶パネル
８０１    リリースボタン
８０２    メインスイッチ
８０３    ファインダ窓
８０４    フラッシュ
８０５    レンズ
８０６    鏡胴
８０７    筺体
８１１    ファインダ接眼窓
８１２    モニタ
８１３    操作ボタン
１０５Ａ    ｐチャネル型トランジスタ
１０５Ｂ    ｐチャネル型トランジスタ
１１１ｉ    ｉ型半導体層
１１１ｎ    ｎ型半導体層
１１１ｐ    ｐ型半導体層
１４５Ａ    ｎチャネル型トランジスタ
１４５Ｂ    ｎチャネル型トランジスタ
７５１ａ    基板
７５１ｂ    基板
７５２ａ    偏光フィルタ
７５２ｂ    偏光フィルタ
１１００    ガラス基板
１１０１    単結晶基板
１１０２    半導体膜
１１０３    イオンドーピング層
１１２２    圧着部材
【図１】
2009033142.tif 000010
【図２】
2009033142.tif 000011
【図３】
2009033142.tif 000012
【図４】
2009033142.tif 000013
【図５】
2009033142.tif 000014
【図６】
2009033142.tif 000015
【図７】
2009033142.tif 000016
【図８】
2009033142.tif 000017
【図９】
2009033142.tif 000018
【図１０】
2009033142.tif 000019
【図１１】
2009033142.tif 000020
【図１２】
2009033142.tif 000021
【図１３】
2009033142.tif 000022
【図１４】
2009033142.tif 000023
【図１５】
2009033142.tif 000024
【図１６】
2009033142.tif 000025
【図１７】
2009033142.tif 000026
【図１８】
2009033142.tif 000027
【図１９】
2009033142.tif 000028
【図２０】
2009033142.tif 000029
【図２１】
2009033142.tif 000030