(57)【要約】【課題】黒の輝度を十分に低くすることが可能なプラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置を提供する。【解決手段】全セル初期化期間は前半部および後半部を有する。維持電極には、前半部に短ハイインピーダンス波形が印加され、後半部に長ハイインピーダンス波形が印加される。奇数番目および偶数番目の各走査電極には、フィールド毎に前半部および後半部のいずれか一方で放電波形が印加される。維持電極に短ハイインピーダンス波形が印加されているときに、走査電極に放電波形が印加されることにより、十分な初期化放電（安定放電）が行われる。維持電極に長ハイインピーダンス波形が印加されているときに、走査電極に放電波形が印加されることにより、輝度が低減された初期化放電（輝度低減放電）が行われる。【選択図】図４
2009069512.tif 000002
【特許請求の範囲】
【請求項１】
互いに対応するように設けられる複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、
前記複数の走査電極を駆動する走査電極駆動回路と、
前記複数の維持電極を駆動する維持電極駆動回路とを備え、
前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内で前記複数の走査電極の各々に放電用ランプ波形を印加し、
前記維持電極駆動回路は、ｋ個のフィールドのうちｉ個のフィールドの前記初期化期間内で各走査電極への前記放電用ランプ波形の印加時に対応する維持電極に第１のランプ波形を印加し、前記ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの前記初期化期間内で各走査電極への前記放電用ランプ波形の印加時に対応する維持電極に第２のランプ波形を印加し、ｋは２以上の自然数であり、ｉはｋより小さい自然数であり、
前記放電用ランプ波形は、前記初期化期間内において一定時間で第１の電位から第２の電位に上昇し、
前記第１のランプ波形は、前記放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇し、
前記第２のランプ波形は、前記放電用ランプ波形の上昇時間よりも短く前記第１のランプ波形の上昇時間よりも長い時間で前記第３の電位から第５の電位に上昇することを特徴とする駆動装置。
【請求項２】
前記複数の走査電極は、第１の走査電極群と第２の走査電極群とを含み、
前記初期化期間は第１の期間および第２の期間を含み、
前記走査電極駆動回路は、前記ｋ個のフィールドのうち第１の組のｉ個のフィールドの前記第１の期間内で前記第１の走査電極群に前記放電用ランプ波形を印加し、前記ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの前記第２の期間内で前記第１の走査電極群に前記放電用ランプ波形を印加し、前記ｋ個のフィールドのうち前記第１の組と異なる第２の組のｉ個のフィールドの前記第２の期間内で前記第２の走査電極群に前記放電用ランプ波形を印加し、前記ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの前記第１の期間内で前記第１の走査電極群に前記放電用ランプ波形を印加し、
前記維持電極駆動回路は、各フィールドの前記第１の期間内で前記複数の維持電極に前記第１のランプ波形を印加し、各フィールドの前記第２の期間内で前記複数の維持電極に前記第２のランプ波形を印加することを特徴とする請求項１記載の駆動装置。
【請求項３】
前記ｋは４であり、前記ｉは２以下であることを特徴とする請求項２記載の駆動装置。
【請求項４】
前記ｉは１であることを特徴とする請求項３記載の駆動装置。
【請求項５】
前記走査電極駆動回路は、前記ｋ個のフィールドのうち前記第１の組のｉ個のフィールドの前記第２の期間内で前記第１の走査電極群に非放電用ランプ波形を印加し、前記ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの前記第１の期間内で前記第１の走査電極群に前記非放電用ランプ波形を印加し、前記ｋ個のフィールドのうち前記第２の組のｉ個のフィールドの前記第１の期間内で前記第２の走査電極群に前記非放電用ランプ波形を印加し、前記ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの前記第２の期間内で前記第２の走査電極群に前記非放電用ランプ波形を印加し、
前記非放電用ランプ波形は、一定時間で前記第１の電位よりも低い第６の電位から前記第２の電位よりも低い第７の電位に上昇することを特徴とする請求項２〜４のいずれかに記載の駆動装置。
【請求項６】
前記走査電極駆動回路は、
第（ｈ＋１）フィールドの前記第１の期間に前記第１の走査電極群に放電用ランプ波形を印加し、前記第２の期間に前記第２の走査電極群に放電用ランプ波形を印加し、
第（ｈ＋３）フィールドの前記第２の期間に前記第１の走査電極群に放電用ランプ波形を印加し、前記第１の期間に前記第２の走査電極群に放電用ランプ波形を印加し、
ｈは０以上の整数であることを特徴とする請求項２〜５のいずれかに記載の駆動装置。
【請求項７】
前記走査電極駆動回路は、
第（ｈ＋２）フィールドおよび第（ｈ＋４）フィールドの前記第２の期間に前記第１の走査電極群および前記第２の走査電極群に放電用ランプ波形を印加し、
ｈは０以上の整数であることを特徴とする請求項６記載の駆動装置。
【請求項８】
前記維持電極駆動回路は、前記第１のランプ波形の上昇時間および前記第２のランプ波形の上昇時間に前記複数の維持電極をフローティング状態にすることを特徴とする請求項１〜８のいずれかに記載の駆動装置。
【請求項９】
互いに対応するように設けられる複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、
前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内で前記複数の走査電極の各々に、前記初期化期間内の一定時間で第１の電位から第２の電位に上昇する放電用ランプ波形を印加するステップと、
ｋ個のフィールドのうちｉ個のフィールドの前記初期化期間内で各走査電極への前記放電用ランプ波形の印加時に、対応する維持電極に前記放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇する第１のランプ波形を印加するステップと、
前記ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの前記初期化期間内で各走査電極への前記放電用ランプ波形の印加時に、対応する維持電極に前記放電用ランプ波形の上昇時間よりも短く前記第１のランプ波形の上昇時間よりも長い時間で前記第３の電位から第５の電位に上昇する第２のランプ波形を印加するステップとを備え、
ｋは２以上の自然数であり、ｉはｋより小さい自然数であることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１０】
互いに対応するように設けられる複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、
前記駆動装置は、
前記複数の走査電極を駆動する走査電極駆動回路と、
前記複数の維持電極を駆動する維持電極駆動回路とを備え、
前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内で前記複数の走査電極の各々に放電用ランプ波形を印加し、
前記維持電極駆動回路は、ｋ個のフィールドのうちｉ個のフィールドの前記初期化期間内で各走査電極への前記放電用ランプ波形の印加時に対応する維持電極に第１のランプ波形を印加し、前記ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの前記初期化期間内で各走査電極への前記放電用ランプ波形の印加時に対応する維持電極に第２のランプ波形を印加し、ｋは２以上の自然数であり、ｉはｋより小さい自然数であり、
前記放電用ランプ波形は、前記初期化期間内において一定時間で第１の電位から第２の電位に上昇し、
前記第１のランプ波形は、前記放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇し、
前記第２のランプ波形は、前記放電用ランプ波形の上昇時間よりも短く前記第１のランプ波形の上昇時間よりも長い時間で前記第３の電位から第５の電位に上昇することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の放電セルを選択的に放電させることによりプラズマディスプレイパネルに画像を表示させる駆動装置、駆動方法およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。
【０００３】
前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。
【０００４】
背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。
【０００５】
そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。
【０００６】
このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。なお、パネル上の１画素は、Ｒ、ＧおよびＢの蛍光体をそれぞれ含む３つの放電セルにより構成される。
【０００７】
パネルを駆動する方法としてはサブフィールド法が用いられている。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
【０００８】
初期化期間においては、各放電セルで微弱放電（初期化放電）が行われ、続く書込み動作のために必要な壁電荷が形成される。加えて、初期化期間は、放電遅れを小さくし、書込み放電を安定して発生させるためのプライミングを発生させるという働きを有する。ここで、プライミングとは、放電のための起爆剤となる励起粒子をいう。
【０００９】
なお、初期化期間には、全ての放電セルを放電させる全セル初期化期間と、維持放電を行った放電セルのみ放電させる選択初期化期間とがある。例えば、全セル初期化期間は１フィールド期間の最初のサブフィールドに設定され、選択初期化期間は１フィールド期間の２番目以降のサブフィールドに設定される。
【００１０】
書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極に表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。
【００１１】
続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。
【００１２】
ここで、上記の全セル初期化期間においては、各放電セルで微弱放電を発生させるために、走査電極、維持電極およびデータ電極の各々に印加する電圧を調整する。
【００１３】
具体的には、全セル初期化期間の前半部（以下、上昇期間と呼ぶ）において、データ電極および維持電極の電圧を接地電位（基準電圧）に保持した状態で、緩やかに上昇するランプ電圧を走査電極に印加する。これにより、上昇期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。
【００１４】
また、全セル初期化期間の後半部（以下、下降期間と呼ぶ）において、データ電極および維持電極の電圧を接地電位に保持した状態で、緩やかに下降するランプ電圧を走査電極に印加する。これにより、下降期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。
【００１５】
このように、全セル初期化期間中、走査電極にランプ電圧または段階的に上昇または下降する電圧を印加するパネルの駆動方法が、例えば特許文献１に開示されている。これにより、走査電極および維持電極に蓄積された壁電荷が消去され、走査電極、維持電極およびデータ電極の各々に、書込み動作のために必要な壁電荷が蓄積される。
【特許文献１】特開２００３−１５５９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
パネルの一部または全体に黒を表示する場合には、黒を表示する画素を構成する放電セルが１フィールド期間に渡って非発光状態にされる。以下、非発光状態となる放電セルを非発光放電セルと呼ぶ。
【００１７】
この場合、書込み期間において、走査電極には順次走査パルスが印加されるが、データ電極には非発光放電セルに対応する書込みパルスが印加されない。それにより、非発光放電セルでは書込み放電が発生しないので、続く維持期間においても非発光放電セルでは維持放電が発生しない。このようにして、パネルの一部または全体に黒が表示される。
【００１８】
ここで、画像のコントラストを向上させるために、パネルの一部または全体に表示される黒の輝度をできる限り低くすることが望まれている。しかしながら、上記のように、初期化期間においては、一部またはすべての放電セルが微弱放電するために、黒を表示する画素の発光輝度は完全には０とならない。その結果、パネルに表示される黒の輝度を十分に低下させることはできない。
【００１９】
本発明の目的は、黒の輝度を十分に低くすることが可能なプラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【００２０】
（１）  第１の発明に係るプラズマディスプレイパネルの駆動装置は、互いに対応するように設けられる複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内で複数の走査電極の各々に放電用ランプ波形を印加し、維持電極駆動回路は、ｋ個のフィールドのうちｉ個のフィールドの初期化期間内で各走査電極への放電用ランプ波形の印加時に対応する維持電極に第１のランプ波形を印加し、ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの初期化期間内で各走査電極への放電用ランプ波形の印加時に対応する維持電極に第２のランプ波形を印加し、ｋは２以上の自然数であり、ｉはｋより小さい自然数であり、放電用ランプ波形は、初期化期間内において一定時間で第１の電位から第２の電位に上昇し、第１のランプ波形は、放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇し、第２のランプ波形は、放電用ランプ波形の上昇時間よりも短く第１のランプ波形の上昇時間よりも長い時間で第３の電位から第５の電位に上昇するものである。
【００２１】
この駆動装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内に、走査電極駆動回路により複数の走査電極の各々に放電用ランプ波形が印加される。放電用ランプ波形は、初期化期間内の一定時間で第１の電位から第２の電位に上昇する。
【００２２】
また、ｋ個のフィールドのうちｉ個のフィールドの上記初期化期間内では、各走査電極への放電用ランプ波形の印加時に、維持電極駆動回路により各走査電極に対応する維持電極に第１のランプ波形が印加される。第１のランプ波形は、放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇する。
【００２３】
これにより、ｉ個のフィールドの第１のランプ波形の上昇時間においては、各走査電極とそれに対応する維持電極との間の電位差が大きくなることが抑制される。そのため、各走査電極と各維持電極との間で初期化放電が発生しない。したがって、初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。
【００２４】
さらに、初期化期間内でかつ第１のランプ波形の上昇時間を除く時間においては、各走査電極と各維持電極との間の電位差が大きくなるので、十分な初期化放電が発生する。それにより、各走査電極上および各維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。その結果、ｉ個のフィールドにおいては、上記初期化期間経過後に安定な書込み放電が行われる。
【００２５】
一方、ｋ個のフィールドのうち（ｋ−ｉ）個のフィールドの上記初期化期間内では、各走査電極への放電用ランプ波形の印加時に、維持電極駆動回路により各走査電極に対応する維持電極に第２のランプ波形が印加される。第２のランプ波形は、放電用ランプ波形の上昇時間よりも短く第１のランプ波形の上昇時間よりも長い時間で第３の電位から第５の電位に上昇する。
【００２６】
これにより、（ｋ−ｉ）個のフィールドの第２のランプ波形の上昇時間においては、各走査電極とそれに対応する維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。さらに、第２のランプ波形の上昇時間は第１のランプ波形の上昇時間よりも長い。したがって、初期化放電の発生期間が十分に短縮されるので、複数の放電セルの発光輝度が十分に抑制される。その結果、（ｋ−ｉ）個のフィールドにおいては、画像の黒輝度が十分に低下される。
【００２７】
上記のように、この駆動装置によれば、ｋ個のフィールドのうちｉ個のフィールドで画像の黒輝度が低下されるとともに十分な初期化放電が行われ、（ｋ−ｉ）個のフィールドで画像の黒輝度が十分に低下される。その結果、黒輝度が十分に低下されるとともに安定な書込み放電が確保される。
【００２８】
（２）  複数の走査電極は、第１の走査電極群と第２の走査電極群とを含み、初期化期間は第１の期間および第２の期間を含み、走査電極駆動回路は、ｋ個のフィールドのうち第１の組のｉ個のフィールドの第１の期間内で第１の走査電極群に放電用ランプ波形を印加し、ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの第２の期間内で第１の走査電極群に放電用ランプ波形を印加し、ｋ個のフィールドのうち第１の組と異なる第２の組のｉ個のフィールドの第１の期間内で第２の走査電極群に放電用ランプ波形を印加し、ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの第２の期間内で第２の走査電極群に放電用ランプ波形を印加し、維持電極駆動回路は、各フィールドの第１の期間内で複数の維持電極に第１のランプ波形を印加し、各フィールドの第２の期間内で複数の維持電極に第２のランプ波形を印加してもよい。
【００２９】
この場合、各フィールドの初期化期間内の第１の期間内で複数の維持電極に第１のランプ波形が印加され、第２の期間内で複数の維持電極に第２のランプ波形が印加される。
【００３０】
ｋ個のフィールドのうち第１の組のｉ個のフィールドの第１の期間内に、第１の走査電極群に放電用ランプ波形が印加される。このとき、各走査電極に対応する維持電極には第１のランプ波形が印加される。これにより、第１の走査電極群の各走査電極とそれに対応する維持電極との間においては、十分な初期化放電が発生する。それにより、安定な書込み放電が実現される。
【００３１】
ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの第２の期間内に、第１の走査電極群に放電用ランプ波形が印加される。このとき、各走査電極に対応する維持電極には第２のランプ波形が印加される。これにより、第１の走査電極群の各走査電極とそれに対応する維持電極との間においては、初期化放電の発生期間が十分に短縮される。それにより、十分に黒輝度が低減される。
【００３２】
ｋ個のフィールドのうち第１の組と異なる第２の組のｉ個のフィールドの第１の期間内に、第２の走査電極群に放電用ランプ波形が印加される。このとき、各走査電極に対応する維持電極には第１のランプ波形が印加される。これにより、第２の走査電極群の各走査電極とそれに対応する維持電極との間においては、十分な初期化放電が発生する。それにより、安定な書込み放電が実現される。
【００３３】
ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの第２の期間内に、第２の走査電極群に放電用ランプ波形が印加される。このとき、各走査電極に対応する維持電極には第２のランプ波形が印加される。これにより、第２の走査電極群の各走査電極とそれに対応する維持電極との間においては、初期化放電の発生期間が十分に短縮される。それにより、十分に黒輝度が低減される。
【００３４】
上記のように、第１の期間および第２の期間のいずれかで放電用ランプ波形を第１の走査電極群および第２の走査電極群に印加することにより、初期化放電の発生期間を容易に変更することができる。それにより、各走査電極を駆動するための回路構成が簡単となり、コストの上昇が抑制される。
【００３５】
また、第１の組のｉ個のフィールドと第２の組のｉ個のフィールドとが異なることにより、第１の期間内で第１の走査電極群および第２の走査電極群に同時に放電用ランプ波形が印加されない。これにより、第１の走査電極群および第２の走査電極群の全ての走査電極で十分な初期化放電が同時に発生することが防止される。それにより、全ての放電セルの発光輝度が同時に上昇することが防止されるので、フリッカの発生が防止される。
【００３６】
（３）  ｋは４であり、ｉは２以下であってもよい。この場合、４フィールドのうち２フィールドまたは４フィールドのうち３フィールドで、初期化期間内における第１の期間に第１の走査電極群および第２の走査電極群に放電用ランプ波形が印加される。これにより、ｋが４でかつｉが４である場合に比べて全ての放電セルの平均の発光輝度を１／２程度以下にすることができる。
【００３７】
（４）  ｉは１であってもよい。この場合、４フィールド毎に初期化期間内における第１の期間、第１および第２の走査電極群に放電用ランプ波形が印加される。
【００３８】
また、４フィールドのうち３フィールドで、初期化期間内における第２の期間において第１および第２の走査電極群に放電用ランプ電圧が印加される。これにより、ｋが４でかつｉが４である場合に比べて全ての放電セルの平均の発光輝度を１／４程度に低くすることができる。
【００３９】
（５）  走査電極駆動回路は、ｋ個のフィールドのうち第１の組のｉ個のフィールドの第２の期間内で第１の走査電極群に非放電用ランプ波形を印加し、ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの第１の期間内で第１の走査電極群に非放電用ランプ波形を印加し、ｋ個のフィールドのうち第２の組のｉ個のフィールドの第１の期間内で第２の走査電極群に非放電用ランプ波形を印加し、ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの第２の期間内で第２の走査電極群に非放電用ランプ波形を印加し、非放電用ランプ波形は、一定時間で第１の電位よりも低い第６の電位から第２の電位よりも低い第７の電位に上昇してもよい。
【００４０】
この場合、ｋ個のフィールドのうち第１の組のｉ個のフィールドの第２の期間内で、走査電極駆動回路により第１の走査電極群に非放電用ランプ波形が印加される。
【００４１】
非放電用ランプ波形は、一定時間で第１の電位よりも低い第６の電位から第２の電位よりも低い第７の電位に上昇する。このように、非放電用ランプ波形は、放電用ランプ波形よりも低い電位を有する。
【００４２】
そのため、第１の走査電極群に非放電用ランプ波形が印加される場合、第１の走査電極群に放電用ランプ波形が印加される場合に比べて、各走査電極とそれに対応する維持電極との間の電位差が小さくなる。これにより、第１の組のｉ個のフィールドでは、第２の期間内で第１の走査電極群に確実に初期化放電が発生しない。
【００４３】
ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの第１の期間内で、走査電極駆動回路により第１の走査電極群に非放電用ランプ波形が印加される。これにより、（ｋ−ｉ）個のフィールドでは、第１の期間内で第１の走査電極群に確実に初期化放電が発生しない。
【００４４】
ｋ個のフィールドのうち第１の組と異なる第２の組のｉ個のフィールドの第１の期間内で、走査電極駆動回路により第２の走査電極群に非放電用ランプ波形が印加される。この場合にも、各走査電極とそれに対応する維持電極との間の電位差が小さくなるので、第２の組のｉ個のフィールドでは、第１の期間内で第２の走査電極群に確実に初期化放電が発生しない。
【００４５】
ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの第２の期間内で、走査電極駆動回路により第２の走査電極群に非放電用ランプ波形が印加される。これにより、（ｋ−ｉ）個のフィールドでは、第２の期間内で第２の走査電極群に確実に初期化放電が発生しない。
【００４６】
上記のように、第１の走査電極群および第２の走査電極群に、非放電用ランプ波形が印加されることにより、黒輝度が十分かつ確実に低下される。
【００４７】
（６）  走査電極駆動回路は、第（ｈ＋１）フィールドの第１の期間に第１の走査電極群に放電用ランプ波形を印加し、第２の期間に第２の走査電極群に放電用ランプ波形を印加し、第（ｈ＋３）フィールドの第２の期間に第１の走査電極群に放電用ランプ波形を印加し、第１の期間に第２の走査電極群に放電用ランプ波形を印加し、ｈは０以上の整数であってもよい。
【００４８】
この場合、第（ｈ＋１）フィールドでは第１の期間に第１の走査電極群で初期化放電が発生し、第２の期間に第２の走査電極群で初期化放電が発生する。
【００４９】
また、第（ｈ＋３）フィールドでは第２の期間に第１の走査電極群で初期化放電が発生し、第１の期間に第２の走査電極群で初期化放電が発生する。
【００５０】
このように、第１の走査電極群および第２の走査電極群においては、２フィールド毎に交互に第１の期間の初期化放電が発生する。すなわち、全ての放電セルにおいて、安定な書込み放電を実現できる初期化放電が行われる。また、第１の走査電極群および第２の走査電極群の各走査電極とそれに対応する維持電極との間で、第１の期間に同時に初期化放電が発生しないので、フリッカが防止される。
【００５１】
（７）  走査電極駆動回路は、第（ｈ＋２）フィールドおよび第（ｈ＋４）フィールドの第２の期間に第１の走査電極群に放電用ランプ波形を印加し、第１の期間に第２の走査電極群に放電用ランプ波形を印加し、ｈは０以上の整数であってもよい。
【００５２】
この場合、第（ｈ＋２）フィールドおよび第（ｈ＋４）フィールドでは第２の期間に第１の走査電極群および第２の走査電極群で初期化放電が発生する。
【００５３】
このように、第１の走査電極群および第２の走査電極群の各走査電極とそれに対応する維持電極との間で、２フィールド毎に第２の期間に初期化放電が発生する。これにより、全ての放電セルにおいて、少なくとも２フィールド毎に十分に黒輝度が低減される。
【００５４】
（８）  維持電極駆動回路は、第１のランプ波形の上昇時間および第２のランプ波形の上昇時間に複数の維持電極をフローティング状態にしてもよい。
【００５５】
複数の維持電極がフローティング状態になると、複数の維持電極の電位は、容量結合により対応する走査電極の電位変化に従って変化する。これにより、第１のランプ波形の上昇時間または第２のランプ波形の上昇時間においては、複数の維持電極の電位が、複数の走査電極に印加される放電用ランプ波形に従って変化する。
【００５６】
したがって、簡単な回路構成で、複数の維持電極に第１のランプ波形および第２のランプ波形を印加することができる。その結果、コストの上昇が抑制される。
【００５７】
（９）  第２の発明に係るプラズマディスプレイパネルの駆動方法は、互いに対応するように設けられる複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内で複数の走査電極の各々に、初期化期間内の一定時間で第１の電位から第２の電位に上昇する放電用ランプ波形を印加するステップと、ｋ個のフィールドのうちｉ個のフィールドの初期化期間内で各走査電極への放電用ランプ波形の印加時に、対応する維持電極に放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇する第１のランプ波形を印加するステップと、ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの初期化期間内で各走査電極への放電用ランプ波形の印加時に、対応する維持電極に放電用ランプ波形の上昇時間よりも短く第１のランプ波形の上昇時間よりも長い時間で第３の電位から第５の電位に上昇する第２のランプ波形を印加するステップとを備え、ｋは２以上の自然数であり、ｉはｋより小さい自然数であるものである。
【００５８】
この駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内に、複数の走査電極の各々に放電用ランプ波形が印加される。放電用ランプ波形は、初期化期間内の一定時間で第１の電位から第２の電位に上昇する。
【００５９】
また、ｋ個のフィールドのうちｉ個のフィールドの上記初期化期間内では、各走査電極への放電用ランプ波形の印加時に、各走査電極に対応する維持電極に第１のランプ波形が印加される。第１のランプ波形は、放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇する。
【００６０】
これにより、ｉ個のフィールドの第１のランプ波形の上昇時間においては、各走査電極とそれに対応する維持電極との間の電位差が大きくなることが抑制される。そのため、各走査電極と各維持電極との間で初期化放電が発生しない。したがって、初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。
【００６１】
さらに、初期化期間内でかつ第１のランプ波形の上昇時間を除く時間においては、各走査電極と各維持電極との間の電位差が大きくなるので、十分な初期化放電が発生する。それにより、各走査電極上および各維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。その結果、ｉ個のフィールドにおいては、上記初期化期間経過後に安定な書込み放電が行われる。
【００６２】
一方、ｋ個のフィールドのうち（ｋ−ｉ）個のフィールドの上記初期化期間内では、各走査電極への放電用ランプ波形の印加時に、各走査電極に対応する維持電極に第２のランプ波形が印加される。第２のランプ波形は、放電用ランプ波形の上昇時間よりも短く第１のランプ波形の上昇時間よりも長い時間で第３の電位から第５の電位に上昇する。
【００６３】
これにより、（ｋ−ｉ）個のフィールドの第２のランプ波形の上昇時間においては、各走査電極とそれに対応する維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。さらに、第２のランプ波形の上昇時間は第１のランプ波形の上昇時間よりも長い。したがって、初期化放電の発生期間が十分に短縮されるので、複数の放電セルの発光輝度が十分に抑制される。その結果、（ｋ−ｉ）個のフィールドにおいては、画像の黒輝度が十分に低下される。
【００６４】
上記のように、この駆動方法によれば、ｋ個のフィールドのうちｉ個のフィールドで画像の黒輝度が低下されるとともに十分な初期化放電が行われ、（ｋ−ｉ）個のフィールドで画像の黒輝度が十分に低下される。その結果、黒輝度が十分に低下されるとともに安定な書込み放電が確保される。
【００６５】
（１０）  第３の発明に係るプラズマディスプレイ装置は、互いに対応するように設けられる複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内で複数の走査電極の各々に放電用ランプ波形を印加し、維持電極駆動回路は、ｋ個のフィールドのうちｉ個のフィールドの初期化期間内で各走査電極への放電用ランプ波形の印加時に対応する維持電極に第１のランプ波形を印加し、ｋ個のフィールドのうち残りの（ｋ−ｉ）個のフィールドの初期化期間内で各走査電極への放電用ランプ波形の印加時に対応する維持電極に第２のランプ波形を印加し、ｋは２以上の自然数であり、ｉはｋより小さい自然数であり、放電用ランプ波形は、初期化期間内において一定時間で第１の電位から第２の電位に上昇し、第１のランプ波形は、放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇し、第２のランプ波形は、放電用ランプ波形の上昇時間よりも短く第１のランプ波形の上昇時間よりも長い時間で第３の電位から第５の電位に上昇するものである。
【００６６】
このプラズマディスプレイ装置においては、複数の放電セルを有するプラズマディスプレイパネルが、駆動装置により１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動される。
【００６７】
駆動装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内に、走査電極駆動回路により複数の走査電極の各々に放電用ランプ波形が印加される。放電用ランプ波形は、初期化期間内の一定時間で第１の電位から第２の電位に上昇する。
【００６８】
また、ｋ個のフィールドのうちｉ個のフィールドの上記初期化期間内では、各走査電極への放電用ランプ波形の印加時に、維持電極駆動回路により各走査電極に対応する維持電極に第１のランプ波形が印加される。第１のランプ波形は、放電用ランプ波形の上昇時間よりも短い時間で第３の電位から第４の電位に上昇する。
【００６９】
これにより、ｉ個のフィールドの第１のランプ波形の上昇時間においては、各走査電極とそれに対応する維持電極との間の電位差が大きくなることが抑制される。そのため、各走査電極と各維持電極との間で初期化放電が発生しない。したがって、初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。
【００７０】
さらに、初期化期間内でかつ第１のランプ波形の上昇時間を除く時間においては、各走査電極と各維持電極との間の電位差が大きくなるので、十分な初期化放電が発生する。それにより、各走査電極上および各維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。その結果、ｉ個のフィールドにおいては、上記初期化期間経過後に安定な書込み放電が行われる。
【００７１】
一方、ｋ個のフィールドのうち（ｋ−ｉ）個のフィールドの上記初期化期間内では、各走査電極への放電用ランプ波形の印加時に、維持電極駆動回路により各走査電極に対応する維持電極に第２のランプ波形が印加される。第２のランプ波形は、放電用ランプ波形の上昇時間よりも短く第１のランプ波形の上昇時間よりも長い時間で第３の電位から第５の電位に上昇する。
【００７２】
これにより、（ｋ−ｉ）個のフィールドの第２のランプ波形の上昇時間においては、各走査電極とそれに対応する維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。さらに、第２のランプ波形の上昇時間は第１のランプ波形の上昇時間よりも長い。したがって、初期化放電の発生期間が十分に短縮されるので、複数の放電セルの発光輝度が十分に抑制される。その結果、（ｋ−ｉ）個のフィールドにおいては、画像の黒輝度が十分に低下される。
【００７３】
上記のように、このプラズマディスプレイ装置によれば、ｋ個のフィールドのうちｉ個のフィールドで画像の黒輝度が低下されるとともに十分な初期化放電が行われ、（ｋ−ｉ）個のフィールドで画像の黒輝度が十分に低下される。その結果、黒輝度が十分に低下されるとともに安定な書込み放電が確保される。
【発明の効果】
【００７４】
本発明によれば、ｋ個のフィールドのうちｉ個のフィールドで画像の黒輝度が低下されるとともに十分な初期化放電が行われ、（ｋ−ｉ）個のフィールドで画像の黒輝度が十分に低下される。その結果、黒輝度が十分に低下されるとともに安定な書込み放電が確保される。なお、ｋは２以上の自然数であり、ｉはｋより小さい自然数である。
【発明を実施するための最良の形態】
【００７５】
以下、本発明の実施の形態に係るプラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置について、図面を用いて詳細に説明する。
【００７６】
（１）パネルの構成
図１は本発明の一実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。
【００７７】
プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。
【００７８】
背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。
【００７９】
上記蛍光体層３５は、放電セルごとにＲ（赤）、Ｇ（緑）およびＢ（青）のいずれかの蛍光体層を含む。パネル１０上の１画素は、Ｒ、ＧおよびＢの蛍光体をそれぞれ含む３つの放電セルにより構成される。
【００８０】
図２は本発明の一実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉおよび維持電極ＳＵｉと１つのデータ電極Ｄｊとが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。なお、ｉは１〜ｎのうち任意の整数であり、ｊは１〜ｍのうち任意の整数である。
【００８１】
（２）プラズマディスプレイ装置の構成
図３は本発明の一実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。
【００８２】
図３は本発明の第１の実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。
【００８３】
このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路（図示せず）を備える。
【００８４】
画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２に出力する。
【００８５】
データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。
【００８６】
タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。
【００８７】
走査電極駆動回路５３は、タイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。
【００８８】
本実施の形態において、タイミング発生回路５５は、フィールド毎で異なるタイミング信号を走査電極駆動回路５３および維持電極駆動回路５４に供給する。これにより、走査電極駆動回路５３は、フィールド毎で異なる駆動波形を走査電極ＳＣ１〜ＳＣｎに供給する。また、維持電極駆動回路５４は、フィールド毎で異なる駆動波形を維持電極ＳＵ１〜ＳＵｎに供給する。詳細は後述する。
【００８９】
（３）パネルの駆動方法
パネル１０は、フィールド毎で第１、第２、第３および第４の駆動方法を順次切替えて駆動される。すなわち、パネル１０は、４ｈ＋１番目のフィールド（（４ｈ＋１）フィールド）で第１の駆動方法により駆動され、４ｈ＋２番目のフィールド（（４ｈ＋２）フィールド）で第２の駆動方法により駆動される。また、パネル１０は、４ｈ＋３番目のフィールド（（４ｈ＋３）フィールド）で第３の駆動方法により駆動され、４ｈ＋４番目のフィールド（（４ｈ＋４）フィールド）で第４の駆動方法により駆動される。なお、ｈは０以上の任意の整数である。
【００９０】
本実施の形態において、各フィールドは、初期化期間、書込み期間および維持期間を有する複数のサブフィールドに分割される。例えば、１フィールドが時間軸上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと略記する）に分割され、それらのサブフィールドがそれぞれ０．５、１、２、３、６、９、１５、２２、３０および４０の輝度重みを有する。
【００９１】
第１〜第４の駆動方法の各々は、フィールドにおける複数のサブフィールドのうち、少なくとも１つのサブフィールドに設けられる全セル初期化期間に特徴を有する。
【００９２】
全セル初期化期間とは、全ての放電セルＤＣを初期化放電させるための期間である。全ての放電セルＤＣが初期化放電することにより、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍ上の壁電荷が書込み放電に適した状態に調整される。
【００９３】
以下の説明において、走査電極ＳＣｉと維持電極ＳＵｉとの間で初期化放電が発生するように走査電極ＳＣｉに印加される駆動波形を放電波形と呼び、走査電極ＳＣｉと維持電極ＳＵｉとの間で初期化放電が発生しないように走査電極ＳＣｉに印加される駆動波形を非放電波形と呼ぶ。
【００９４】
また、維持電極ＳＵ１〜ＳＵｎが電源端子、接地端子およびノードから切り離された状態（フローティング状態）をハイインピーダンス状態と呼ぶ。ハイインピーダンス状態では、維持電極ＳＵ１〜ＳＵｎは、走査電極ＳＣ１〜ＳＣｎと容量結合している。したがって、維持電極ＳＵ１〜ＳＵｎの電位は、走査電極ＳＣ１〜ＳＣｎの電位の変化に従って変化する。
【００９５】
さらに、維持電極ＳＵ１〜ＳＵｎが一定期間（後述する第１の非放電期間ＮＤ１）ハイインピーダンス状態となるように維持電極ＳＵ１〜ＳＵｎに印加される駆動波形を短ハイインピーダンス波形と呼び、維持電極ＳＵ１〜ＳＵｎが前記一定期間よりも長い期間（後述する第３の非放電期間ＮＤ３）ハイインピーダンス状態となるように維持電極ＳＵ１〜ＳＵｎに印加される駆動波形を長ハイインピーダンス波形と呼ぶ。
【００９６】
全セル初期化期間の構成および第１〜第４の駆動方法を説明する。図４は、１つのフィールド内の少なくとも１つのサブフィールドに設けられる初期化期間の構成および第１〜第４の駆動方法を説明するための図である。
【００９７】
全セル初期化期間は前半部および後半部を有する。本実施の形態では、走査電極ＳＣｉに前半部と後半部とで異なる駆動波形が印加される。また、維持電極ＳＵｉにも前半部と後半部とで異なる駆動波形が印加される。
【００９８】
例えば、図４（ａ）に示すように、全セル初期化期間の前半部で、走査電極ＳＣｉに放電波形が印加され、維持電極ＳＵｉに短ハイインピーダンス波形が印加される。また、後半部で、走査電極ＳＣｉに非放電波形が印加され、維持電極ＳＵｉに長ハイインピーダンス波形が印加される。
【００９９】
走査電極ＳＣｉと維持電極ＳＵｉとの間では、走査電極ＳＣｉに放電波形が印加されたときにのみ初期化放電が発生する。したがって、この場合、全セル初期化期間の前半部で初期化放電が発生する。以下の説明では、維持電極ＳＵｉに短ハイインピーダンス波形が印加されているときに発生する初期化放電を安定放電と呼ぶ。
【０１００】
また、図４（ｂ）に示すように、全セル初期化期間の前半部で、走査電極ＳＣｉに非放電波形が印加され、維持電極ＳＵｉに短ハイインピーダンス波形が印加される。また、後半部で、走査電極ＳＣｉに放電波形が印加され、維持電極ＳＵｉに長ハイインピーダンス波形が印加される。
【０１０１】
この場合、全セル初期化期間の後半部で初期化放電が発生する。以下の説明では、維持電極ＳＵｉに長ハイインピーダンス波形が印加されているときに発生する初期化放電を輝度低減放電と呼ぶ。
【０１０２】
図４（ｃ）に示すように、第１の駆動方法においては、奇数（２ｑ＋１）番目の走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）からなる奇数ラインで安定放電が発生し、偶数（２ｑ＋２）番目の走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）からなる偶数ラインで輝度低減放電が発生する。なお、ｑは０以上の任意の整数である。
【０１０３】
第２の駆動方法においては、奇数ラインで輝度低減放電が発生し、偶数ラインで輝度低減放電が発生する。第３の駆動方法においては、奇数ラインで輝度低減放電が発生し、偶数ラインで安定放電が発生する。第４の駆動方法においては、奇数ラインで輝度低減放電が発生し、偶数ラインで輝度低減放電が発生する。
【０１０４】
上記第１〜第４の駆動方法の詳細を波形図を参照しつつ説明する。なお、以下の説明では黒を表示する画素の輝度を黒輝度と呼ぶ。
【０１０５】
（３−１）第１の駆動方法
（４ｈ＋１）フィールドで用いられる第１の駆動方法について説明する。図５は第１の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図である。また、図６は図５の駆動波形の一部拡大図である。
【０１０６】
図５および図６では、２本の走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）の駆動波形、１本の維持電極ＳＵ（２ｑ＋１）の駆動波形、および１本のデータ電極Ｄｊの駆動波形が示されている。なお、上述のように、ｑは０以上の任意の整数であり、ｊは１〜ｍのうち任意の整数である。
【０１０７】
奇数ラインを構成する他の走査電極の駆動波形は、走査パルスのタイミングを除いて走査電極ＳＣ（２ｑ＋１）の駆動波形と同じであり、偶数ラインを構成する他の走査電極の駆動波形は、走査パルスのタイミングを除いて走査電極ＳＣ（２ｑ＋２）の駆動波形と同じである。
【０１０８】
奇数ラインを構成する維持電極ＳＵ（２ｑ＋１）の駆動波形と偶数ラインを構成する維持電極ＳＵ（２ｑ＋２）の駆動波形とは同じであり、他の維持電極の駆動波形は、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）の駆動波形と同じである。他のデータ電極の駆動波形は書込みパルスの状態を除いてデータ電極Ｄｊの駆動波形と同じである。
【０１０９】
図５には、（４ｈ＋１）フィールドにおける第１ＳＦの開始時点から第３ＳＦの初期化期間までの駆動波形が示されている。図６には、図５の第１ＳＦにおける初期化期間から書込み期間までの駆動波形が示されている。本例では、第１ＳＦに全セル初期化期間が設けられる。
【０１１０】
以下の説明において、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。また、第１ＳＦの全セル初期化期間の前半部において、図６の時点ｔ３から時点ｔ４までの期間を第１の上昇期間ＵＰ１と呼び、図６の時点ｔ７から時点ｔ８までの期間を第１の下降期間ＤＮ１と呼ぶ。
【０１１１】
さらに、第１ＳＦの全セル初期化期間の後半部において、図６の時点ｕ３から時点ｕ４までの期間を第２の上昇期間ＵＰ２と呼び、図６の時点ｕ７から時点ｕ８までの期間を第２の下降期間ＤＮ２と呼ぶ。
【０１１２】
まず、第１ＳＦの全セル初期化期間の詳細について図６に基づき説明する。図６に示すように、全セル初期化期間の前半部で、走査電極ＳＣ（２ｑ＋１）に放電波形ＤＷが印加され、走査電極ＳＣ（２ｑ＋２）に非放電波形ＮＷが印加される。また、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に短ハイインピーダンス波形ＳＨが印加される。
【０１１３】
第１ＳＦの開始時点ｔ０において、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）およびデータ電極Ｄｊはともに０Ｖ（接地電位）に保持されている。
【０１１４】
時点ｔ１において、データ電極Ｄｊの電位が正の電位Ｖｄに立ち上がり、時点ｔ１から時点ｔ２にかけて走査電極ＳＣ（２ｑ＋１）の電位が正の電位Ｖｓｃｎに上昇する。
【０１１５】
時点ｔ３から時点ｔ４の間（第１の上昇期間ＵＰ１）における走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）、ならびにデータ電極Ｄｊの駆動を説明する。
【０１１６】
時点ｔ３から時点ｔ４にかけて、走査電極ＳＣ（２ｑ＋１）に正のランプ波形ＲＷ１０が印加される。ランプ波形ＲＷ１０は、正の電位Ｖｓｃｎから正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）に向かって緩やかに上昇する。
【０１１７】
それにより、時点ｔ３から時点ｔ３ａの間で走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧が放電開始電圧を超える。その結果、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電（安定放電）が発生する。なお、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧は、各電極ＳＣ（２ｑ＋１），ＳＵ（２ｑ＋１）に印加される外部電圧に走査電極ＳＣ（２ｑ＋１）上の壁電圧および維持電極ＳＵ（２ｑ＋１）上の壁電圧が加算された値である。
【０１１８】
時点ｔ３ａから時点ｔ４にかけて（第１の非放電期間ＮＤ１）、維持電極ＳＵ（２ｑ＋１）がハイインピーダンス状態になる。これにより、維持電極ＳＵ（２ｑ＋１）の電位は走査電極ＳＣ（２ｑ＋１）の電位変化に従って変化する。したがって、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧が一定に保たれる。
【０１１９】
本例では、時点ｔ３ａから時点ｔ４にかけて、維持電極ＳＣ（２ｑ＋１）の電位が接地電位から電圧Ｖｆ１分緩やかに上昇する（ランプ波形ＲＷ１２）。
【０１２０】
そのため、時点ｔ３ａから時点ｔ４の間では、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電が発生しない。
【０１２１】
なお、時点ｔ３から時点ｔ４の間では、走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間で走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより微弱放電が発生する。
【０１２２】
このようにして、第１の上昇期間ＵＰ１では、走査電極ＳＣ（２ｑ＋１）上に負の壁電荷が蓄積され、維持電極ＳＵ（２ｑ＋１）上に正の壁電荷が蓄積される。
【０１２３】
時点ｔ３から時点ｔ４の間（第１の上昇期間ＵＰ１）における走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）、ならびにデータ電極Ｄｊの駆動を説明する。
【０１２４】
時点ｔ３から時点ｔ４にかけて、走査電極ＳＣ（２ｑ＋２）に正のランプ波形ＲＷ１１が印加される。ランプ波形ＲＷ１１は、接地電位から正の電位Ｖｓｅｔに向かって緩やかに上昇する。
【０１２５】
走査電極ＳＣ（２ｑ＋２）に印加されるランプ波形ＲＷ１１の電位は、ランプ波形ＲＷ１０よりも電位Ｖｓｃｎ分低い。これにより、時点ｔ３から時点ｔ３ａの間では、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の電圧が放電開始電圧を超えない。その結果、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間では微弱放電が発生しない。
【０１２６】
時点ｔ３ａから時点ｔ４にかけて（第１の非放電期間ＮＤ１）、維持電極ＳＵＳＵ（２ｑ＋２）がハイインピーダンス状態になる。これにより、維持電極ＳＵ（２ｑ＋２）の電位は走査電極ＳＣ（２ｑ＋２）の電位変化に従って変化する。したがって、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の電圧が一定に保たれる。
【０１２７】
そのため、時点ｔ３ａから時点ｔ４の間では、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電が発生しない。
【０１２８】
なお、時点ｔ３から時点ｔ４の間では、ランプ波形ＲＷ１１の電位がランプ波形ＲＷ１０よりも電位Ｖｓｃｎ分低いので走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間の電圧が放電開始電圧を超えない。したがって、走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間で微弱放電が発生しない。
【０１２９】
このようにして、第１の上昇期間ＵＰ１では、走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）の壁電荷は、時点ｔ０における状態に保持される。
【０１３０】
時点ｔ５において、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）のハイインピーダンス状態が解除され、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）の電位が接地電位に立ち下がる。
【０１３１】
そして、時点ｔ５から時点ｔ６にかけて、走査電極ＳＣ（２ｑ＋１）の電位が正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）から正の電位Ｖｓｕｓまで立ち下がる。また、時点ｔ５から時点ｔ６にかけて、走査電極ＳＣ（２ｑ＋２）の電位が正の電位Ｖｓｅｔから正の電位Ｖｓｕｓまで立ち下がる。
【０１３２】
時点ｔ６から時点ｔ７にかけて、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）の電位が正の電位Ｖｅ１に上昇し、時点ｔ７で、データ電極Ｄｊの電位が接地電位に立ち下がる。
【０１３３】
時点ｔ７から時点ｔ８の間（第１の下降期間ＤＮ１）における走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）、ならびにデータ電極Ｄｊの駆動を説明する。
【０１３４】
時点ｔ７から時点ｔ８にかけて、走査電極ＳＣ（２ｑ＋１）に負のランプ波形ＲＷ２０が印加される。ランプ波形ＲＷ２０は、正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降する。
【０１３５】
これにより、時点ｔ７から時点ｔ７ａの間で走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧が放電開始電圧を超える。その結果、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電（安定放電）が発生する。
【０１３６】
時点ｔ７ａから時点ｔ８にかけて（第２の非放電期間ＮＤ２）、維持電極ＳＵ（２ｑ＋１）がハイインピーダンス状態になる。これにより、維持電極ＳＵ（２ｑ＋１）の電位は走査電極ＳＣ（２ｑ＋１）の電位変化に従って変化する。したがって、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧が一定に保たれる。
【０１３７】
本例では、時点ｔ７ａから時点ｔ８にかけて、維持電極ＳＵ（２ｑ＋１）の電位が正の電位Ｖｅ１から電圧Ｖｆ２分緩やかに下降する（ランプ波形ＲＷ２２）。
【０１３８】
そのため、時点ｔ７ａから時点ｔ８の間では、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電が発生しない。
【０１３９】
なお、時点ｔ７から時点ｔ８の間では、走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間で、走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより微弱放電が発生する。
【０１４０】
このようにして、第１の下降期間ＤＮ１では、走査電極ＳＣ（２ｑ＋１）上に蓄積された負の壁電荷が減少し、維持電極ＳＵ（２ｑ＋１）上に蓄積された正の壁電荷が減少する。
【０１４１】
時点ｔ７から時点ｔ８の間（第１の下降期間ＤＮ１）における走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）、ならびにデータ電極Ｄｊの駆動を説明する。
【０１４２】
時点ｔ７から時点ｔ８にかけて、走査電極ＳＣ（２ｑ＋２）に負のランプ波形ＲＷ２０が印加される。ランプ波形ＲＷ２０は、正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降する。
【０１４３】
上述のように、第１の上昇期間ＵＰ１では、走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）の壁電荷は、時点ｔ０における状態に保持されている。そのため、時点ｔ７から時点ｔ７ａの間では、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の電圧が放電開始電圧を超えない。その結果、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電が発生しない。
【０１４４】
時点ｔ７ａから時点ｔ８にかけて（第２の非放電期間ＮＤ２）、維持電極ＳＵＳＵ（２ｑ＋２）がハイインピーダンス状態になる。これにより、維持電極ＳＵ（２ｑ＋２）の電位は走査電極ＳＣ（２ｑ＋２）の電位変化に従って変化する。したがって、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の電圧が一定に保たれる。
【０１４５】
そのため、時点ｔ７ａから時点ｔ８の間では、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電が発生しない。
【０１４６】
なお、時点ｔ７から時点ｔ８の間では、走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間で走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間の電圧が放電開始電圧を超えない。したがって、走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間で微弱放電が発生しない。
【０１４７】
このようにして、第１の下降期間ＤＮ１では、走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）の壁電荷は、時点ｔ０における状態に保持される。
【０１４８】
時点ｔ８において、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）の電位が電位（Ｖｓｃｎ−Ｖａｄ）に立ち上がる。また、維持電極ＳＵ（２ｑ＋１），（２ｑ＋２）のハイインピーダンス状態が解除され、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）の電位が正の電位Ｖｅ１に立ち上がる。その後、全セル初期化期間の前半部が終了し、後半部が開始される。
【０１４９】
上記のように、第１の駆動方法においては、前半部に、奇数ラインを構成する走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）ならびにデータ電極Ｄｊ上の壁電荷がそれぞれ書込み動作に適した値に調整される。具体的には、走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）に負の壁電荷が蓄積され、データ電極Ｄｊに正の壁電荷が蓄積される。
【０１５０】
これに対して、偶数ラインを構成する走査電極ＳＣ（２ｑ＋２）、維持電極ＳＵ（２ｑ＋２）上の壁電荷は、前半部の開始前の状態で保持され、書込み動作に適した値に調整されない。
【０１５１】
全セル初期化期間の後半部で、走査電極ＳＣ（２ｑ＋１）に非放電波形ＮＷが印加され、走査電極ＳＣ（２ｑ＋２）に放電波形ＤＷが印加される。また、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に長ハイインピーダンス波形ＬＨが印加される。
【０１５２】
後半部の開始時点ｕ０において、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）およびデータ電極Ｄｊはともに０Ｖ（接地電位）に保持される。
【０１５３】
時点ｕ１において、データ電極Ｄｊの電位が正の電位Ｖｄに立ち上がり、時点ｕ１から時点ｕ２にかけて走査電極ＳＣ（２ｑ＋２）の電位が正の電位Ｖｓｃｎに上昇する。
【０１５４】
時点ｕ３から時点ｕ４の間（第２の上昇期間ＵＰ２）における走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）、ならびにデータ電極Ｄｊの駆動を説明する。
【０１５５】
時点ｕ３から時点ｕ４にかけて、走査電極ＳＣ（２ｑ＋１）に正のランプ波形ＲＷ１１が印加される。ランプ波形ＲＷ１１は、接地電位から正の電位Ｖｓｅｔに向かって緩やかに上昇する。
【０１５６】
走査電極ＳＣ（２ｑ＋１）に印加されるランプ波形ＲＷ１１の電位は、ランプ波形ＲＷ１０よりも電位Ｖｓｃｎ分低い。これにより、時点ｕ３から時点ｕ３ｘの間では、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧が放電開始電圧を超えない。その結果、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間では微弱放電が発生しない。
【０１５７】
時点ｕ３ｘから時点ｕ４にかけて（第３の非放電期間ＮＤ３）、維持電極ＳＵ（２ｑ＋１）がハイインピーダンス状態になる。これにより、維持電極ＳＵ（２ｑ＋１）の電位は走査電極ＳＣ（２ｑ＋１）の電位変化に従って変化する。したがって、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧が一定に保たれる。そのため、時点ｕ３ｘから時点ｕ４の間では、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電が発生しない。
【０１５８】
本例では、時点ｕ３ｘから時点ｕ４にかけて、維持電極ＳＵ（２ｑ＋１）の電位が接地電位から電圧（Ｖｆ１＋Ｖｕ）分緩やかに上昇する（ランプ波形ＲＷ３２）。なお、時点ｕ３ｘは、電圧Ｖｕが０よりも高くＶｓｃｎ以下の範囲内となるように設定される。
【０１５９】
なお、時点ｕ３から時点ｕ４の間では、走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間で走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間の電圧が放電開始電圧を超えない。したがって、走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間で微弱放電が発生しない。
【０１６０】
このようにして、第２の上昇期間ＵＰ２では、走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）の壁電荷は、時点ｕ０における状態に保持される。
【０１６１】
時点ｕ３から時点ｕ４の間（第２の上昇期間ＵＰ２）における走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）、ならびにデータ電極Ｄｊの駆動を説明する。
【０１６２】
時点ｕ３から時点ｕ４にかけて、走査電極ＳＣ（２ｑ＋２）に正のランプ波形ＲＷ１０が印加される。ランプ波形ＲＷ１０は、正の電位Ｖｓｃｎから正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）に向かって緩やかに上昇する。
【０１６３】
それにより、時点ｕ３から時点ｕ３ｘの間で走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の電圧が放電開始電圧を超える。その結果、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電（輝度低減放電）が発生する。
【０１６４】
時点ｕ３ｘから時点ｕ４にかけて（第３の非放電期間ＮＤ３）、維持電極ＳＵＳＵ（２ｑ＋２）がハイインピーダンス状態になる。これにより、維持電極ＳＵＳＵ（２ｑ＋２）の電位は走査電極ＳＣ（２ｑ＋２）の電位変化に従って変化する。したがって、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の電圧が一定に保たれる。
【０１６５】
そのため、時点ｕ３ｘから時点ｕ４の間では、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電が発生しない。
【０１６６】
なお、時点ｕ３から時点ｕ４の間では、走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間で走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより微弱放電が発生する。
【０１６７】
このようにして、第２の上昇期間ＵＰ２では、走査電極ＳＣ（２ｑ＋２）上に負の壁電荷が蓄積され、維持電極ＳＵ（２ｑ＋２）上に正の壁電荷が蓄積される。
【０１６８】
ここで、上記第３の非放電期間ＮＤ３は、第１の非放電期間ＮＤ１よりも十分に長く設定される。これにより、第２の上昇期間ＵＰ２においては、第１の上昇期間ＵＰ１に比べて走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の微弱放電の発生期間が大きく短縮される。それにより、偶数ライン上の点灯しない放電セルＤＣの発光輝度が低くなる。なお、図６において、第２の上昇期間ＵＰ２に示される時点ｕ３ａは、第１の上昇期間ＵＰ１の時点ｔ３ａに相当する。
【０１６９】
時点ｕ５において、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）のハイインピーダンス状態が解除され、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）の電位が接地電位に立ち下がる。
【０１７０】
そして、時点ｕ５から時点ｕ６にかけて、走査電極ＳＣ（２ｑ＋１）の電位が正の電位Ｖｓｅｔから正の電位Ｖｓｕｓまで立ち下がる。また、時点ｕ５から時点ｕ６にかけて、走査電極ＳＣ（２ｑ＋２）の電位が正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）から正の電位Ｖｓｕｓまで立ち下がる。
【０１７１】
時点ｕ６から時点ｕ７にかけて、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）の電位が正の電位Ｖｅ１に上昇し、時点ｕ７で、データ電極Ｄｊの電位が接地電位に立ち下がる。
【０１７２】
時点ｕ７から時点ｕ８の間（第２の下降期間ＤＮ２）における走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）、ならびにデータ電極Ｄｊの駆動を説明する。
【０１７３】
時点ｕ７から時点ｕ８にかけて、走査電極ＳＣ（２ｑ＋１）に負のランプ波形ＲＷ２０が印加される。ランプ波形ＲＷ２０は、正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降する。
【０１７４】
上述のように、第２の上昇期間ＵＰ２では、走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）の壁電荷は、時点ｕ０における状態に保持されている。そのため、時点ｕ７から時点ｕ７ａの間では、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧が放電開始電圧を超えない。その結果、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電が発生しない。
【０１７５】
第１の下降期間ＤＮ１と同様に、時点ｕ７ａから時点ｕ８にかけて（第２の非放電期間ＮＤ２）、維持電極ＳＵ（２ｑ＋１）がハイインピーダンス状態になる。これにより、維持電極ＳＵ（２ｑ＋１）の電位は走査電極ＳＣ（２ｑ＋１）の電位変化に従って変化する。したがって、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の電圧が一定に保たれる。
【０１７６】
そのため、時点ｕ７ａから時点ｕ８の間では、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電が発生しない。
【０１７７】
なお、時点ｕ７から時点ｕ８の間では、走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間で走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間の電圧が放電開始電圧を超えない。したがって、走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｊとの間で微弱放電が発生しない。
【０１７８】
このようにして、第２の下降期間ＤＮ２では、走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）の壁電荷は、時点ｕ０における状態に保持される。
【０１７９】
時点ｕ７から時点ｕ８の間（第２の下降期間ＤＮ２）における走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）、ならびにデータ電極Ｄｊの駆動を説明する。
【０１８０】
時点ｕ７から時点ｕ８にかけて、走査電極ＳＣ（２ｑ＋２）に負のランプ波形ＲＷ２０が印加される。ランプ波形ＲＷ２０は、正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降する。
【０１８１】
これにより、時点ｕ７から時点ｕ７ａの間で走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の電圧が放電開始電圧を超える。その結果、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電（輝度低減放電）が発生する。
【０１８２】
時点ｕ７ａから時点ｕ８にかけて（第２の非放電期間ＮＤ２）、維持電極ＳＵ（２ｑ＋２）がハイインピーダンス状態になる。これにより、維持電極ＳＵ（２ｑ＋２）の電位は走査電極ＳＣ（２ｑ＋２）の電位変化に従って変化する。したがって、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間の電圧が一定に保たれる。
【０１８３】
そのため、時点ｕ７ａから時点ｕ８の間では、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電が発生しない。
【０１８４】
なお、時点ｕ７から時点ｕ８の間では、走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間で走査電極ＳＣ（２ｑ＋２）とデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより微弱放電が発生する。
【０１８５】
このようにして、第２の下降期間ＤＮ２では、走査電極ＳＣ（２ｑ＋２）上に蓄積された負の壁電荷が減少し、維持電極ＳＵ（２ｑ＋２）上に蓄積された正の壁電荷が減少する。走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）の壁電荷は、時点ｕ０における状態に保持される。
【０１８６】
時点ｕ８において、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）の電位が電位（Ｖｓｃｎ−Ｖａｄ）に立ち上がる。また、維持電極ＳＵ（２ｑ＋１），（２ｑ＋２）のハイインピーダンス状態が解除され、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）の電位が正の電位Ｖｅ１に立ち上がる。その後、全セル初期化期間の後半部が終了し、全セル初期化期間が終了する。
【０１８７】
上記のように、第１の駆動方法においては、後半部に、偶数ラインを構成する走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）ならびにデータ電極Ｄｊ上の壁電荷がそれぞれ書込み動作に適した値に調整される。具体的には、走査電極ＳＣ（２ｑ＋２）および維持電極ＳＵ（２ｑ＋２）に少量の負の壁電荷が蓄積され、データ電極Ｄｊに正の壁電荷が蓄積される。
【０１８８】
これに対して、奇数ラインを構成する走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）上の壁電荷は、後半部の開始前の状態で保持される。
【０１８９】
なお、上述のように、奇数ラインを構成する走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）の壁電荷は、前半部でそれぞれ書込み動作に適した値に調整されている。したがって、全セル初期化期間の終了時点では、全ての走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎ上の壁電荷が、書込み動作に適した値に調整されている。
【０１９０】
図５に示すように、続く書込み期間においては、初めに走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）の電位が電位（Ｖｓｃｎ−Ｖａｄ）に保持される。そして、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）の電位が正の電位Ｖｅ２に立ち上がる。
【０１９１】
次に、書込み期間内の所定のタイミングで、１行目の走査電極ＳＣ（２ｑ＋１）（ここでは、ｑ＝０とする）に負の走査パルスＰａ（＝−Ｖａｄ）が印加されるとともに、１行目において発光すべき放電セルＤＣのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄが印加される。
【０１９２】
すると、データ電極Ｄｋと走査電極ＳＣ（２ｑ＋１）との交差部の電圧は、外部印加電圧（Ｐｄ−Ｐａ）に走査電極ＳＣ（２ｑ＋１）上の壁電圧およびデータ電極Ｄｋ上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、走査電極ＳＣ（２ｑ＋１）とデータ電極Ｄｋとの間および走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で書込み放電が発生する。
【０１９３】
その結果、その放電セルＤＣの走査電極ＳＣ（２ｑ＋１）上に正の壁電荷が蓄積され、維持電極ＳＵ（２ｑ＋１）上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。
【０１９４】
このようにして、１行目において発光すべき放電セルＤＣで書込み放電を発生させる書込み動作が行われる。一方、書込みパルスが印加されなかったデータ電極Ｄｗ（ｗ≠ｋ）と走査電極ＳＣ（２ｑ＋１）との交差部の電圧は放電開始電圧を超えない。そのため、その交差部の放電セルＤＣで書込み放電は発生しない。以上の書込み動作が１行目の放電セルＤＣからｎ行目の放電セルＤＣに至るまで順次行われ、書込み期間が終了する。
【０１９５】
上記のように、書込み期間の開始時に、奇数ラインを構成する走査電極ＳＣ（２ｑ＋１）および維持電極ＳＵ（２ｑ＋１）に負の壁電荷が蓄積され、データ電極Ｄｊに正の壁電荷が蓄積される。これにより、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間の書込み放電が安定化する。
【０１９６】
続く維持期間では、維持電極ＳＵ１〜ＳＵｎの電位が接地電位に戻され、走査電極ＳＣ１〜ＳＣｎに最初の維持パルスＰｓ（＝Ｖｓｕｓ）が印加される。このとき、書込み期間で書込み放電が発生した放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスＰｓ（＝Ｖｓｕｓ）に走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。なお、上述のようにｉは１〜ｎのうち任意の整数である。
【０１９７】
それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルＤＣが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｊ上に正の壁電荷が蓄積される。書込み期間で書込み放電が発生しなかった放電セルＤＣでは維持放電は起こらず、全セル初期化期間の終了時における壁電荷の状態が保持される。
【０１９８】
続いて、走査電極ＳＣ１〜ＳＣｎの電位が接地電位に戻され、維持電極ＳＵ１〜ＳＵｎに維持パルスＰｓが印加される。すると、維持放電が起こった放電セルＤＣでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超える。それにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。
【０１９９】
以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに予め定められた数の維持パルスＰｓが交互に印加されることにより、書込み期間において書込み放電が発生した放電セルＤＣでは維持放電が継続して行われる。
【０２００】
維持期間終了前には、走査電極ＳＣ１〜ＳＣｎに維持パルスＰｓが印加されてから所定時間（図５の位相差ＴＲに相当する時間）経過後に維持電極ＳＵ１〜ＳＵｎの電位が正の電位Ｖｅ１になる。それにより、図５を参照して説明した前のフィールドの第１０ＳＦの終了時と同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で弱い消去放電が発生する。
【０２０１】
第２ＳＦの初期化期間では、維持電極ＳＵ１〜ＳＵｎが正の電位Ｖｅ１に保持されるとともにデータ電極Ｄｊが接地電位に保持されつつ、走査電極ＳＣ１〜ＳＣｎに正の電位から負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ波形ＲＷ３が印加される。すると、前のサブフィールドの維持期間で維持放電が起こった放電セルＤＣでは微弱放電（初期化放電）が発生する。
【０２０２】
このようにして、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧が弱められ、データ電極Ｄｊ上の壁電圧も書込み動作に適した値に調整される。上記のように、第２ＳＦの初期化期間では、直前のサブフィールドで維持放電が発生した放電セルＤＣで選択的に初期化放電を発生させる選択初期化動作を行う。
【０２０３】
第２ＳＦの書込み期間では、第１ＳＦの書込み期間と同様にして、書込み動作が１行目の放電セルからｎ行目の放電セルに至るまで順次行われ、書込み期間が終了する。続く維持期間の動作は、維持パルス数を除いて第１ＳＦの維持期間の動作と同様であるため説明を省略する。
【０２０４】
続く第３ＳＦ〜第１０ＳＦの初期化期間では、第２ＳＦの初期化期間と同様に選択初期化動作が行われる。第３ＳＦ〜第１０ＳＦの書込み期間では、第２ＳＦと同様に維持電極ＳＵ１〜ＳＵｎが電位Ｖｅ２に保持されて書込み動作が行われる。第３ＳＦ〜第１０ＳＦの維持期間では、維持パルス数を除いて第１ＳＦの維持期間と同様の維持動作が行われる。
【０２０５】
第１の駆動方法においては、第１ＳＦの全セル初期化期間に奇数ライン上の放電セルＤＣで安定放電が発生し、偶数ライン上の放電セルＤＣで輝度低減放電が発生する。具体的には、全セル初期化期間の前半部で奇数ライン上の放電セルＤＣに安定放電が発生し、全セル初期化期間の後半部で偶数ライン上の放電セルＤＣに輝度低減放電が発生する。
【０２０６】
その結果、奇数ライン上の放電セルＤＣでは安定した書込み放電が行われ、偶数ライン上の点灯しない放電セルＤＣの発光輝度が十分に低くなる。
【０２０７】
（３−２）第２の駆動方法
（４ｈ＋２）フィールドで用いられる第２の駆動方法について、第１の駆動方法と異なる点を説明する。図７は第２の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図である。また、図８は図７の駆動波形の一部拡大図である。本例においても、第１ＳＦに全セル初期化期間が設けられる。
【０２０８】
図７および図８に示すように、第２の駆動方法においては、全セル初期化期間の前半部で、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）に非放電波形ＮＷが印加される。また、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に短ハイインピーダンス波形ＳＨが印加される。
【０２０９】
全セル初期化期間の後半部では、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）に放電波形ＤＷが印加される。また、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に長ハイインピーダンス波形ＬＨが印加される。
【０２１０】
このように、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）に印加される駆動波形が、第１の駆動方法で走査電極ＳＣ（２ｑ＋２）に印加される駆動波形と同じである。また、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に印加される駆動波形が、第１の駆動方法で維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に印加される駆動波形と同じである。
【０２１１】
このため、全セル初期化期間の前半部においては、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）との間で微弱放電が発生しない。一方、全セル初期化期間の後半部においては、走査電極ＳＣ（２ｑ＋１），ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）との間で微弱放電（輝度低減放電）が発生する。
【０２１２】
それにより、第２の駆動方法においては、第１ＳＦの全セル初期化期間に奇数ライン上および偶数ライン上の全ての放電セルＤＣで輝度低減放電が発生する。その結果、全ての点灯しない放電セルＤＣの発光輝度が十分に低くなる。
【０２１３】
（３−３）第３の駆動方法
（４ｈ＋３）フィールドで用いられる第３の駆動方法について、第１の駆動方法と異なる点を説明する。図９は第３の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図である。また、図１０は図９の駆動波形の一部拡大図である。本例においても、第１ＳＦに全セル初期化期間が設けられる。
【０２１４】
図９および図１０に示すように、第３の駆動方法においては、全セル初期化期間の前半部で、走査電極ＳＣ（２ｑ＋１）に非放電波形ＮＷが印加され、走査電極ＳＣ（２ｑ＋２）に放電波形ＤＷが印加される。また、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に短ハイインピーダンス波形ＳＨが印加される。
【０２１５】
全セル初期化期間の後半部では、走査電極ＳＣ（２ｑ＋１）に放電波形ＤＷが印加され、走査電極ＳＣ（２ｑ＋２）に非放電波形ＮＷが印加される。また、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に長ハイインピーダンス波形ＬＨが印加される。
【０２１６】
このように、走査電極ＳＣ（２ｑ＋１）に印加される駆動波形が、第１の駆動方法で走査電極ＳＣ（２ｑ＋２）に印加される駆動波形と同じであり、走査電極ＳＣ（２ｑ＋２）に印加される駆動波形が、第１の駆動方法で走査電極ＳＣ（２ｑ＋１）に印加される駆動波形と同じである。また、維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に印加される駆動波形が、第１の駆動方法で維持電極ＳＵ（２ｑ＋１），ＳＵ（２ｑ＋２）に印加される駆動波形と同じである。
【０２１７】
このため、全セル初期化期間の前半部においては、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電が発生せず、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電（安定放電）が発生する。一方、全セル初期化期間の後半部においては、走査電極ＳＣ（２ｑ＋１）と維持電極ＳＵ（２ｑ＋１）との間で微弱放電（輝度低減放電）が発生し、走査電極ＳＣ（２ｑ＋２）と維持電極ＳＵ（２ｑ＋２）との間で微弱放電が発生しない。
【０２１８】
それにより、第３の駆動方法においては、第１ＳＦの全セル初期化期間に奇数ライン上の放電セルＤＣで輝度低減放電が発生し、偶数ライン上の放電セルＤＣで安定放電が発生する。その結果、奇数ライン上の点灯しない放電セルＤＣの発光輝度が十分に低くなり、偶数ライン上の放電セルＤＣでは安定した書込み放電が行われる。
【０２１９】
（３−４）第４の駆動方法
（４ｈ＋４）フィールドで用いられる第４の駆動方法は、第２の駆動方法と同じである。したがって、第４の駆動方法においては、第２の駆動方法と同様に、第１ＳＦの全セル初期化期間に奇数ライン上および偶数ライン上の全ての放電セルＤＣで輝度低減放電が発生する。その結果、全ての点灯しない放電セルＤＣの発光輝度が十分に低くなる。
【０２２０】
（３−５）効果
第１〜第４の駆動方法をフィールド毎に順次切替えて駆動することにより、以下の効果を得ることができる。
【０２２１】
上述のように、（４ｈ＋１）フィールドで用いられる第１の駆動方法においては、奇数ラインで安定放電が発生し、偶数ラインで輝度低減放電が発生する。（４ｈ＋２）フィールドで用いられる第２の駆動方法においては、奇数ラインで輝度低減放電が発生し、偶数ラインで輝度低減放電が発生する。（４ｈ＋３）フィールドで用いられる第３の駆動方法においては、奇数ラインで輝度低減放電が発生し、偶数ラインで安定放電が発生する。（４ｈ＋４）フィールドで用いられる第４の駆動方法においては、奇数ラインで輝度低減放電が発生し、偶数ラインで輝度低減放電が発生する。
【０２２２】
このように、奇数ラインおよび偶数ラインにおいては、それぞれ４フィールドのうち１フィールドで安定放電が発生する。すなわち、全ての放電セルＤＣにおいて、４フィールド毎に十分な初期化放電が行われるので、走査電極ＳＣｉ上の壁電圧、維持電極ＳＵｉ上の壁電圧およびデータ電極Ｄｊ上の壁電圧が、それぞれ書込み動作に適した値に調整される。その結果、書込み放電が安定化する。
【０２２３】
また、奇数ラインおよび偶数ラインにおいては、それぞれ４フィールドのうち３フィールドで輝度低減放電が発生する。すなわち、４フィールドのうち３フィールドで初期化放電による全ての放電セルＤＣの発光が十分に抑制される。その結果、画像のコントラストが十分に向上されるとともに、黒輝度が十分に低下される。
【０２２４】
具体的には、全ての放電セルＤＣにおいて常に安定放電を発生させる駆動方法に比べて、４フィールド当りの平均の黒輝度を約１／４にすることができる。
【０２２５】
なお、フィールド周波数が６０Ｈｚである場合、４フィールド毎に全ての放電セルＤＣに安定放電が発生し、他のフィールドで全ての放電セルＤＣに輝度低減放電が発生すると、１５Ｈｚの周波数で黒輝度が上昇する。このため、フリッカが発生する。
【０２２６】
そこで、本実施の形態に係る駆動方法においては、奇数ラインおよび偶数ラインにおける安定放電を２フィールド毎に交互に発生させている。これにより、全ての放電セルＤＣで同時に安定放電が発生しないので、安定放電の発生時における黒輝度の上昇が低減される。また、２フィールド毎に安定放電が発生するので、３０Ｈｚの周波数で黒輝度が上昇する。これにより、フリッカの発生が防止される。
【０２２７】
上述のように、全セル初期化期間は前半部および後半部を有する。前半部には、維持電極ＳＵｉに短ハイインピーダンス波形ＳＨが印加され、後半部には長ハイインピーダンス波形ＬＨが印加される。そして、前半部および後半部のいずれか一方で走査電極ＳＣｉに放電波形ＤＷが印加され、他方で走査電極ＳＣｉに非放電波形ＮＷが印加される。
【０２２８】
このように、全セル初期化期間の前半部および後半部のいずれか一方で走査電極ＳＣｉに放電波形ＤＷを印加することにより、ライン毎に安定放電または輝度低減放電を選択的に発生させることができる。それにより、１本の走査電極ＳＣｉに２種類の駆動波形を印加するために、２つの駆動回路を設ける必要がなくなる。その結果、高コスト化が防止される。
【０２２９】
（４）走査電極駆動回路の回路構成および動作
（４−１）回路構成
図１１は図３の走査電極駆動回路５３の構成を示す回路図である。
【０２３０】
走査電極駆動回路５３は、走査ＩＣ（集積回路）１００、直流電源２００、保護抵抗３００、回収回路４００、ダイオードＤ１０、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ５，Ｑ７およびＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ６，Ｑ８を含む。図１１には、走査電極駆動回路５３において１本の走査電極ＳＣ１に接続される１つの走査ＩＣ１００が示される。他の走査電極ＳＣ２〜ＳＣｎにも図１１の走査ＩＣ１００と同様の走査ＩＣがそれぞれ接続される。
【０２３１】
走査ＩＣ１００は、ｐチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１およびｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ２を含む。回収回路４００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。
【０２３２】
走査ＩＣ１００はノードＮ１とノードＮ２との間に接続される。走査ＩＣ１００のトランジスタＱ１はノードＮ２と走査電極ＳＣ１との間に接続され、トランジスタＱ２は走査電極ＳＣ１とノードＮ１との間に接続される。トランジスタＱ１のゲートには制御信号Ｓ１が与えられ、トランジスタＱ２のゲートには制御信号Ｓ２が与えられる。
【０２３３】
保護抵抗３００は、ノードＮ２とノードＮ３との間に接続される。電圧Ｖｓｃｎを受ける電源端子Ｖ１０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｓｃｎＦとする。ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ＝ＶＦＧＮＤ＋Ｖｓｃｎとなる。
【０２３４】
トランジスタＱ３は、電圧Ｖｓｅｔを受ける電源端子Ｖ１１とノードＮ４との間に接続され、ゲートには制御信号Ｓ３が与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号Ｓ４が与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号Ｓ５が与えられる。制御信号Ｓ４は制御信号Ｓ５の反転信号である。
【０２３５】
トランジスタＱ６，Ｑ７は、電圧Ｖｓｕｓを受ける電源端子Ｖ１３とノードＮ４との間に接続される。トランジスタＱ６のベースには制御信号Ｓ６が与えられ、トランジスタＱ７のゲートには制御信号Ｓ７が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号Ｓ８が与えられる。
【０２３６】
ノードＮ４とノードＮ５との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。トランジスタＱＡのゲートには制御信号Ｓ９ａが与えられ、トランジスタＱＢのゲートには制御信号Ｓ９ｂが与えられる。回収コンデンサＣＲはノードＮ５と接地端子との間に接続される。
【０２３７】
図１１に示すように、トランジスタＱ３にはゲート抵抗ＲＧおよびコンデンサＣＧが接続される。他のトランジスタＱ５，Ｑ６にもゲート抵抗およびコンデンサが接続されるが、これらの図示は省略する。
【０２３８】
上記の制御信号Ｓ１〜Ｓ８，Ｓ９ａ，Ｓ９ｂは、図３のタイミング発生回路５５から走査電極駆動回路５３にタイミング信号として与えられる。
【０２３９】
（４−２）走査電極に放電波形が印加される際の動作
まず、走査電極ＳＣ１に放電波形ＤＷが印加される際の走査電極駆動回路５３の動作について説明する。図１２は、全セル初期化期間の前半部に放電波形ＤＷが印加される際に走査電極駆動回路５３に与えられる制御信号の詳細なタイミング図である。
【０２４０】
図１２の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦが示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図１２には、回収回路４００に与えられる制御信号Ｓ９ａ，Ｓ９ｂは図示されていない。
【０２４１】
第１ＳＦの開始時点ｔ０では、制御信号Ｓ６，Ｓ３，Ｓ５がローレベルにあり、制御信号Ｓ１，Ｓ２，Ｓ８，Ｓ７，Ｓ４がハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。
【０２４２】
時点ｔ１で、制御信号Ｓ８，Ｓ７がローレベルになり、トランジスタＱ８，Ｑ７がオフする。また、制御信号Ｓ１，Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位がＶｓｃｎに立ち上がる。時点ｔ２から時点ｔ３にかけて走査電極ＳＣ１の電位がＶｓｃｎで維持される。
【０２４３】
時点ｔ３で、制御信号Ｓ３がハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤが接地電位からＶｓｅｔまで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位がＶｓｃｎから（Ｖｓｃｎ＋Ｖｓｅｔ）まで上昇する。
【０２４４】
時点ｔ４で、制御信号Ｓ３がローレベルになり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｅｔで保持される。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｅｔ）で維持される。
【０２４５】
時点ｔ５で、制御信号Ｓ６，Ｓ７がハイレベルになり、トランジスタＱ６，Ｑ７がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｕｓまで低下する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。時点ｔ５ａから時点ｔ５ｂにかけて、走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）で維持される。
【０２４６】
時点ｔ５ｂで、制御信号Ｓ１，Ｓ２がハイレベルとなる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位がＶｓｕｓまで低下する。これにより、時点ｔ６から時点ｔ７にかけて、走査電極ＳＣ１の電位がＶｓｕｓで維持される。
【０２４７】
時点ｔ７で、制御信号Ｓ４，Ｓ６がローレベルになり、トランジスタＱ４，Ｑ６がオフする。また、制御信号Ｓ５がハイレベルになり、トランジスタＱ５がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。また、ノードＮ３の電位ＶｓｃｎＦが（−Ｖａｄ＋Ｖｓｃｎ）に向かって緩やかに低下する。
【０２４８】
時点ｔ８で、制御信号Ｓ１，Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）から（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。ここで、Ｖｓｅｔ２＜Ｖｓｃｎである。
【０２４９】
上記では、走査電極ＳＣ１に放電波形ＤＷが印加される際の走査電極駆動回路５３の動作について説明したが、他の走査電極ＳＣ２〜ＳＣｎに放電波形ＤＷが印加される場合にも走査電極駆動回路５３では同様の動作が行われる。
【０２５０】
また、上記では、全セル初期化期間の前半部に放電波形ＤＷが印加される際の走査電極駆動回路５３の動作を説明したが、全セル初期化期間の後半部に放電波形ＤＷが印加される場合にも走査電極駆動回路５３では同様の動作が行われる。
【０２５１】
（４−３）走査電極に非放電波形が印加される際の動作
次に、走査電極ＳＣ１に非放電波形ＮＷが印加される際の走査電極駆動回路５３の動作について、走査電極ＳＣ１に放電波形ＤＷが印加される際の走査電極駆動回路５３の動作と異なる点を説明する。
【０２５２】
図１３は、全セル初期化期間の前半部に非放電波形ＮＷが印加される際に走査電極駆動回路５３に与えられる制御信号の詳細なタイミング図である。図１３の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦが示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図１３には、回収回路４００に与えられる制御信号Ｓ９ａ，Ｓ９ｂは図示されていない。
【０２５３】
図１３に示すように、走査電極ＳＣ１に非放電波形ＮＷが印加される場合、時点ｔ０から時点ｔ８にかけて、制御信号Ｓ１，Ｓ２がハイレベルにある。これにより、時点ｔ１では、トランジスタＱ１がオフしているので、走査電極ＳＣ１の電位が接地電位で維持される。
【０２５４】
時点ｔ３で、制御信号Ｓ３がハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が接地電位からＶｓｅｔまで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦがＶｓｃｎから（Ｖｓｃｎ＋Ｖｓｅｔ）まで上昇する。
【０２５５】
時点ｔ４で、制御信号Ｓ３がローレベルになり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位がＶｓｅｔで保持される。
【０２５６】
時点ｔ５で、制御信号Ｓ６，Ｓ７がハイレベルになり、トランジスタＱ６，Ｑ７がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位がＶｓｕｓまで低下する。
【０２５７】
時点ｔ６以降では、走査電極ＳＣ１に放電波形ＤＷが印加される際と同じ動作が行われる。
【０２５８】
上記では、走査電極ＳＣ１に放電波形ＤＷが印加される際の走査電極駆動回路５３の動作について説明したが、他の走査電極ＳＣ２〜ＳＣｎに非放電波形ＮＷが印加される場合にも走査電極駆動回路５３では同様の動作が行われる。
【０２５９】
また、上記では、全セル初期化期間の前半部に非放電波形ＮＷが印加される際の走査電極駆動回路５３の動作を説明したが、全セル初期化期間の後半部に非放電波形ＮＷが印加される場合にも走査電極駆動回路５３では同様の動作が行われる。
【０２６０】
（５）維持電極駆動回路の回路構成および動作
（５−１）回路構成
図１４は図３の維持電極駆動回路５４の構成を示す回路図である。
【０２６１】
図１４の維持電極駆動回路５４は、サステインドライバ５４０および電圧上昇回路５４１を含む。
【０２６２】
図１４に示すように、サステインドライバ５４０は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０１，Ｑ１０２および回収回路５４０Ｒを含む。回収回路５４０Ｒは、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。
【０２６３】
サステインドライバ５４０のトランジスタＱ１０１は、電圧Ｖｓｕｓを受ける電源端子Ｖ１０１とノードＮ１０１との間に接続され、ゲートには制御信号Ｓ１０１が与えられる。
【０２６４】
トランジスタＱ１０２は、ノードＮ１０１と接地端子との間に接続され、ゲートには制御信号Ｓ１０２が与えられる。ノードＮ１０１は、図２の維持電極ＳＵ１〜ＳＵｎに接続される。
【０２６５】
ノードＮ１０１と回収回路５４０ＲのノードＮ１０９との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。回収コンデンサＣＲはノードＮ１０９と接地端子との間に接続される。トランジスタＱＡのゲートには制御信号Ｓ９ｃが与えられ、トランジスタＱＢのゲートには制御信号Ｓ９ｄが与えられる。
【０２６６】
電圧上昇回路５４１は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０７，Ｑ１０８、ダイオードＤＤ２５およびコンデンサＣ１０２を含む。
【０２６７】
電圧上昇回路５４１のダイオードＤＤ２５は、電圧Ｖｅ１を受ける電源端子Ｖ１１１とノードＮ１０４との間に接続される。
【０２６８】
トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂは、ノードＮ１０４とノードＮ１０１との間に直列に接続される。トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂのゲートには制御信号Ｓ１０５が与えられる。コンデンサＣ１０２は、ノードＮ１０４とノードＮ１０５との間に接続される。
【０２６９】
トランジスタＱ１０７は、ノードＮ１０５と接地端子との間に接続され、ゲートには制御信号Ｓ１０７が入力される。トランジスタＱ１０８は、電圧ＶＥ２を受ける電源端子Ｖ１０３とノードＮ１０５との間に接続され、ゲートには制御信号Ｓ１０８が入力される。なお、電圧ＶＥ２は、ＶＥ２＝Ｖｅ２−Ｖｅ１の関係を満たし、例えばＶＥ２＝５［Ｖ］である。
【０２７０】
上記の制御信号Ｓ１０１，Ｓ１０２，Ｓ９ｃ，Ｓ９ｄ，Ｓ１０５，Ｓ１０７，Ｓ１０８は、図３のタイミング発生回路５５から維持電極駆動回路５４にタイミング信号として与えられる。
【０２７１】
（５−２）初期化期間および書込み期間における動作
まず、維持電極ＳＵ１〜ＳＵｎに短ハイインピーダンス波形ＳＨが印加される際の維持電極駆動回路５４の動作について説明する。図１５は、全セル初期化期間の前半部に短ハイインピーダンス波形ＳＨが印加される際に維持電極駆動回路５４に与えられる制御信号の詳細なタイミング図である。
【０２７２】
図１５の最上段には、参考として走査電極ＳＣ１の電位の変化が示されている。図１５の次段に、維持電極ＳＵ１の電位の変化が示されている。
【０２７３】
なお、図１５の最上段においては、太い実線が、放電波形ＤＷが印加される際の走査電極ＳＣ１の電位の変化を表す。また、太い点線が、非放電波形ＮＷが印加される際の走査電極ＳＣ１の電位の変化を表す。
【０２７４】
第１ＳＦの開始時点ｔ０では、制御信号Ｓ１０１，Ｓ９ｃ，Ｓ９ｄ，Ｓ１０５，Ｓ１０８がローレベルにあり、制御信号Ｓ１０２，Ｓ１０７がハイレベルにある。それにより、トランジスタＱ１０１，ＱＡ，ＱＢ，Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０８がオフし、トランジスタＱ１０２，Ｑ１０７がオンしている。これにより、維持電極ＳＵ１（ノードＮ１０１）が接地電位となっている。
【０２７５】
第１ＳＦの開始時点ｔ０から所定期間経過した後、時点ｔ３ａで制御信号Ｓ１０２がローレベルとなる。これにより、トランジスタＱ１０２がオフする。その結果、維持電極ＳＵ１がハイインピーダンス状態となる。したがって、走査電極ＳＣ１の電位の上昇に伴って、維持電極ＳＵ１の電位が電圧Ｖｆ１分上昇する。時点ｔ４から時点ｔ５の期間では、走査電極ＳＣ１の電位が一定に維持されるので、維持電極ＳＵ１の電位も一定に維持される。
【０２７６】
時点ｔ５で、制御信号Ｓ１０２がハイレベルとなる。これにより、トランジスタＱ１０２がオンする。その結果、維持電極ＳＵ１（ノードＮ１０１）が再び接地電位に保持される。
【０２７７】
時点ｔ６で、制御信号Ｓ１０２がローレベルとなり、制御信号Ｓ１０５がハイレベルとなる。これにより、トランジスタＱ１０２がオフし、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。それにより、電源端子Ｖ１１１からノードＮ１０４を通して維持電極ＳＵ１に電流が流れる。その結果、維持電極ＳＵ１が上昇し、時点ｔ７でＶｅ１に保持される。
【０２７８】
時点ｔ７ａで、制御信号Ｓ１０５がローレベルとなる。これにより、トランジスタＱ１０５ａ，Ｑ１０５ｂがオフする。したがって、維持電極ＳＵ１がハイインピーダンス状態となる。その結果、時点ｔ７ａから時点ｔ８の期間で走査電極ＳＣ１の電位の下降に伴って、維持電極ＳＵ１の電位がＶｅ１から電圧Ｖｆ２分緩やかに下降する。
【０２７９】
そして、時点ｔ８で、制御信号Ｓ１０５がハイレベルとなる。これにより、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。その結果、維持電極ＳＵ１（ノードＮ１０１）の電位が再びＶｅ１に保持される。
【０２８０】
上記では、維持電極ＳＵ１に短ハイインピーダンス波形ＳＨが印加される際の維持電極駆動回路５４の動作について説明したが、維持電極駆動回路５４が上記のように動作することにより、他の維持電極ＳＵ２〜ＳＵｎにも同様に短ハイインピーダンス波形ＳＨが印加される。
【０２８１】
次に、維持電極ＳＵ１〜ＳＵｎに長ハイインピーダンス波形ＬＨが印加される際の維持電極駆動回路５４の動作について説明する。図１６は、全セル初期化期間の前半部に長ハイインピーダンス波形ＬＨが印加される際に維持電極駆動回路５４に与えられる制御信号の詳細なタイミング図である。
【０２８２】
上述のように、長ハイインピーダンス波形ＬＨは、全セル初期化期間の後半部で用いられるが、ここでは前半部で用いられるものとして説明する。
【０２８３】
図１６に示すように、維持電極ＳＵ１に長ハイインピーダンス波形ＬＨが印加される際に、維持電極駆動回路５４は時点ｔ０から時点ｔ３にかけて維持電極ＳＵ１に短ハイインピーダンス波形ＳＨが印加される際と同じ動作を行う。
【０２８４】
その後、時点ｔ３ａよりも早い時点ｔ３ｘで、制御信号Ｓ１０２がローレベルとなる。これにより、トランジスタＱ１０２がオフする。したがって、維持電極ＳＵ１がハイインピーダンス状態となる。その結果、時点ｔ３ｘから時点ｔ４の期間で走査電極ＳＣ１の電位の上昇に伴って維持電極ＳＵ１の電位が接地電位から電圧（Ｖｆ１＋Ｖｕ）分緩やかに上昇する。
【０２８５】
そして、時点ｔ５で、制御信号Ｓ１０２がハイレベルとなる。これにより、トランジスタＱ１０２がオンする。その結果、維持電極ＳＵ１（ノードＮ１０１）の電位が再び接地電位に保持される。時点ｔ５以降において、維持電極駆動回路５４は維持電極ＳＵ１に短ハイインピーダンス波形ＳＨが印加される際と同じ動作を行う。
【０２８６】
上記では、維持電極ＳＵ１に長ハイインピーダンス波形ＬＨが印加される際の維持電極駆動回路５４の動作について説明したが、維持電極駆動回路５４が上記のように動作することにより、他の維持電極ＳＵ２〜ＳＵｎにも同様に長ハイインピーダンス波形ＬＨが印加される。
【０２８７】
（６）他の実施の形態
上述のように、維持電極ＳＵ１〜ＳＵｎをハイインピーダンス状態とする代わりに、第１の非放電期間ＮＤ１において維持電極ＳＵ１〜ＳＵｎに接地電位から電圧Ｖｆ１分緩やかに上昇するランプ波形または階段状波形を印加してもよい。また、第２の非放電期間ＮＤ２において維持電極ＳＵ１〜ＳＵｎに正の電位Ｖｅ１から電圧Ｖｆ２分緩やかに下降するランプ波形または階段状波形を印加してもよい。さらに、第３の非放電期間ＮＤ３において維持電極ＳＵ１〜ＳＵｎに接地電位から電圧（Ｖｆ１＋Ｖｕ）分緩やかに上昇するランプ波形または階段状波形を印加してもよい。この場合にも、上記と同様の効果を得ることができる。
【０２８８】
上記実施の形態においては、第１ＳＦに全セル初期化期間が設けられる例を説明したが、上記の全セル初期化動作は第１ＳＦに限らず、他のサブフィールドに設けられてもよい。また、全セル初期化期間は、複数のサブフィールドに設けられてもよい。なお、この場合、１のフィールド内における複数のサブフィールドでは、同一の駆動波形が用いられることが好ましい。
【０２８９】
図１７は、１つのフィールド内の少なくとも１つのサブフィールドに設けられる全セル初期化期間の他の構成例を示す図である。
【０２９０】
上記実施の形態においては、奇数ラインおよび偶数ラインにおける安定放電を２フィールド毎に交互に発生させているが、奇数ラインおよび偶数ラインにおける安定放電を２フィールド毎に同時に行ってもよい。
【０２９１】
この場合、例えば図１７（ａ）に示すように、第１の駆動方法として、（（４ｈ＋１）フィールド）で奇数ラインおよび偶数ラインに安定放電を発生させ、第２の駆動方法として、（（４ｈ＋２）フィールド）で奇数ラインおよび偶数ラインに輝度低減放電を発生させる。また、第３の駆動方法として、（（４ｈ＋３）フィールド）で奇数ラインおよび偶数ラインに安定放電を発生させ、第４の駆動方法として、（（４ｈ＋４）フィールド）で奇数ラインおよび偶数ラインに輝度低減放電を発生させる。
【０２９２】
この場合、２フィールド毎に全ての放電セルＤＣで安定放電が発生する。これにより、全ての放電セルＤＣにおいて常に安定放電を発生させる駆動方法に比べて、２フィールド当りの平均の黒輝度を約１／２にすることができる。また、２フィールド毎に全ての放電セルＤＣで安定放電が発生するので、３０Ｈｚの周波数で黒輝度が上昇する。これにより、フリッカの発生が防止される。
【０２９３】
さらに、図１７（ｂ）に示すように、奇数ラインおよび偶数ラインにおける安定放電を１フィールド毎に交互に発生させてもよい。
【０２９４】
この場合、例えば第１の駆動方法として、（（４ｈ＋１）フィールド）で奇数ラインに安定放電を発生させるとともに偶数ラインに輝度低減放電を発生させ、第２の駆動方法として、（（４ｈ＋２）フィールド）で奇数ラインに輝度低減放電を発生させるとともに偶数ラインに安定放電を発生させる。また、第３の駆動方法として、（（４ｈ＋３）フィールド）で奇数ラインに安定放電を発生させるとともに偶数ラインに輝度低減放電を発生させ、第２の駆動方法として、（（４ｈ＋４）フィールド）で奇数ラインに輝度低減放電を発生させるとともに偶数ラインに安定放電を発生させる。
【０２９５】
この場合、全ての放電セルＤＣにおいて常に安定放電を発生させる駆動方法に比べて、１フィールド当りの平均の黒輝度を約１／２にすることができる。
【０２９６】
上記実施の形態では、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４において、スイッチング素子としてｎチャネル電界効果トランジスタおよびｐチャネル電界効果トランジスタが用いられているが、スイッチング素子はこれらに限られない。
【０２９７】
例えば、上記各回路において、ｎチャネル電界効果トランジスタに代えてｐチャネル電界効果トランジスタまたは絶縁ゲート型バイポーラトランジスタ等を用いてもよいし、ｐチャネル電界効果トランジスタに代えて、ｎチャネル電界効果トランジスタまたは絶縁ゲート型バイポーラトランジスタ等を用いてもよい。
【０２９８】
（７）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。
【０２９９】
上記実施の形態では、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路が駆動装置の例であり、放電波形ＤＷおよび正のランプ波形ＲＷ１０が放電用ランプ波形の例であり、短ハイインピーダンス波形ＳＨおよびランプ波形ＲＷ１２が第１のランプ波形の例であり、長ハイインピーダンス波形ＬＨおよびランプ波形ＲＷ３２が第２のランプ波形の例である。
【０３００】
また、第１の上昇期間ＵＰ１および第２の上昇期間ＵＰ２が放電用ランプ波形が上昇する一定期間の例であり、正の電位Ｖｓｃｎが第１の電位の例であり、正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）が第２の電位の例であり、接地電位が第３の電位および第６の電位の例であり、正の電位Ｖｆ１が第４の電位の例であり、正の電位（Ｖｆ１＋Ｖｕ）が第５の電位の例であり、ｑを０以上の全ての整数とした場合の走査電極ＳＣ（２ｑ＋１）が第１の走査電極群の例であり、ｑを０以上の全ての整数とした場合の走査電極ＳＣ（２ｑ＋２）が第２の走査電極群の例である。
【０３０１】
さらに、全セル初期化期間の前半部が第１の期間の例であり、全セル初期化期間の後半部が第２の期間の例であり、非放電波形ＮＷが非放電用ランプ波形の例であり、正の電位Ｖｓｅｔが第７の電位の例である。
【０３０２】
また、第１の非放電期間ＮＤ１が第１のランプ波形の上昇時間の例であり、第３の非放電期間ＮＤ３が第２のランプ波形の上昇時間の例である。
【０３０３】
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
【産業上の利用可能性】
【０３０４】
本発明は、種々の画像を表示する表示装置に利用することができる。
【図面の簡単な説明】
【０３０５】
【図１】本発明の一実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図
【図２】本発明の一実施の形態におけるパネルの電極配列図
【図３】本発明の一実施の形態に係るプラズマディスプレイ装置の回路ブロック図
【図４】１つのフィールド内の少なくとも１つのサブフィールドに設けられる初期化期間の構成および第１〜第４の駆動方法を説明するための図
【図５】第１の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図
【図６】図５の駆動波形の一部拡大図
【図７】第２の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図
【図８】図７の駆動波形の一部拡大図
【図９】第３の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図
【図１０】図９の駆動波形の一部拡大図
【図１１】図３の走査電極駆動回路の構成を示す回路図
【図１２】全セル初期化期間の前半部に放電波形が印加される際に走査電極駆動回路に与えられる制御信号の詳細なタイミング図
【図１３】全セル初期化期間の前半部に非放電波形が印加される際に走査電極駆動回路５３に与えられる制御信号の詳細なタイミング図
【図１４】図３の維持電極駆動回路の構成を示す回路図
【図１５】全セル初期化期間の前半部に短ハイインピーダンス波形が印加される際に維持電極駆動回路に与えられる制御信号の詳細なタイミング図
【図１６】全セル初期化期間の前半部に長ハイインピーダンス波形が印加される際に維持電極駆動回路に与えられる制御信号の詳細なタイミング図
【図１７】１つのフィールド内の少なくとも１つのサブフィールドに設けられる全セル初期化期間の他の構成例を示す図
【符号の説明】
【０３０６】
１０  プラズマディスプレイパネル
５１  画像信号処理回路
５２  データ電極駆動回路
５３  走査電極駆動回路
５４  維持電極駆動回路
５５  タイミング発生回路
Ｄ１〜Ｄｍ  データ電極
ＤＣ  放電セル
ＤＷ  放電波形
ＬＨ  長ハイインピーダンス波形
ＮＤ１  第１の非放電期間
ＮＤ３  第３の非放電期間
ＮＷ  非放電波形
ＲＷ１０，ＲＷ１２，ＲＷ３２  ランプ波形
ＳＣ１〜ＳＣｎ  走査電極
ＳＨ  短ハイインピーダンス波形
ＳＵ１〜ＳＵｎ  維持電極
ＵＰ１  第１の上昇期間
ＵＰ２  第２の上昇期間
【図１】
2009069512.tif 000003
【図２】
2009069512.tif 000004
【図３】
2009069512.tif 000005
【図４】
2009069512.tif 000006
【図５】
2009069512.tif 000007
【図６】
2009069512.tif 000008
【図７】
2009069512.tif 000009
【図８】
2009069512.tif 000010
【図９】
2009069512.tif 000011
【図１０】
2009069512.tif 000012
【図１１】
2009069512.tif 000013
【図１２】
2009069512.tif 000014
【図１３】
2009069512.tif 000015
【図１４】
2009069512.tif 000016
【図１５】
2009069512.tif 000017
【図１６】
2009069512.tif 000018
【図１７】
2009069512.tif 000019