(57)【要約】      （修正有）【課題】基板の表面性を向上させると共に、ＳｉＣエピタキシャル層の結晶性を向上させることが可能で、しかも低コストで製造することが可能な単結晶ＳｉＣ半導体基板及びその製造方法を提供する。【解決手段】シリコン基板１上に多孔質層２、３を形成し、その多孔質層２、３上に単結晶シリコン層４を形成する。次に、加熱処理により多孔質層２、３内に中空構造層５を形成し、酸化処理により中空構造層５を酸化する。更に、炭化処理により単結晶シリコン層４を単結晶の炭化シリコン層に変成させてＳｉＣシード層９を形成する。その後、ＳｉＣシード層９を核としてエピタキシャル成長させて単結晶ＳｉＣ層１０を形成する。【選択図】図１
2009298604.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に多孔質層を形成する工程と、
前記多孔質層上に単結晶シリコン層を形成する工程と、
前記多孔質層内に中空構造層を形成する加熱処理工程と、
少なくとも前記中空構造層を酸化する酸化工程と、
前記単結晶シリコン層を単結晶の炭化シリコン層に変成させて、ＳｉＣシード層を形成する炭化工程と、
前記ＳｉＣシード層を核としてエピタキシャル成長させて、単結晶ＳｉＣ層を形成する工程と、
を含むことを特徴とする単結晶ＳｉＣ半導体基板の製造方法。
【請求項２】
前記酸化工程において、前記多孔質層及び前記中空構造層と前記シリコン基板との界面を酸化させることを特徴とする請求項１に記載の単結晶ＳｉＣ半導体基板の製造方法。
【請求項３】
前記多孔質層は２層以上形成され、前記多孔質層の孔の大きさは、前記シリコン基板側の前記多孔質層の孔よりも、前記シリコン基板から離れた側の前記多孔質層の孔の方が大きいことを特徴とする請求項１又は２に記載の単結晶ＳｉＣ半導体基板の製造方法。
【請求項４】
シリコン基板上に、中空構造を有する酸化中空構造層が形成され、且つ、前記酸化中空構造層の上に単結晶ＳｉＣ層が形成されていることを特徴とする単結晶ＳｉＣ半導体基板。
【請求項５】
請求項４に記載の単結晶ＳｉＣ半導体基板上に発光素子を構成する半導体層を形成したことを特徴とする発光素子。
【請求項６】
請求項４に記載の単結晶ＳｉＣ半導体基板上に半導体素子を構成する半導体層を形成したことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶ＳｉＣ半導体基板及びその製造方法、並びに単結晶ＳｉＣ半導体基板を用いた発光素子、半導体素子に関するものである。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体は、そのバンドギャップの大きさから発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）等の発光素子として期待されている。また、高い絶縁破壊特性から高耐圧でのパワーデバイス用途としても期待されており、研究開発が進んでいる。
【０００３】
発光素子或いは高耐圧パワーデバイスのいずれにおいても基板とＧａＮ等のワイドバンドギャップ半導体とのヘテロ接合界面に形成された欠陥が、素子性能に大きな影響を及ぼすことが知られている。また、ＧａＮ等のワイドバンドギャップ半導体中に存在する貫通転位の密度が素子性能に大きな影響を及ぼすことが知られている。
【０００４】
そのため、ＧａＮを用いた発光素子を作製するには、貫通転位の伝播を抑制するためのバッファ層の積層方法の改善もしくは一般的なサファイア基板を用いずにシリコンカーバイド（ＳｉＣ）基板もしくはＧａＮ基板を用いることが試みられている。
【０００５】
短波長ＬＤにおいては、１０−４個／ｃｍ２以下程度に貫通転位密度を抑制することが必要と言われているが、従来のバッファ層の積層方法の改善だけでは不十分であり、ＧａＮ基板が用いられている。ＧａＮ基板を使用する場合には、素子の製造コストに占める基板コストの割合が高くなり、ＧａＮを用いた発光素子のコスト増を招き、素子の普及の妨げとなっている。
【０００６】
ＧａＮ基板より安価なＳｉ基板を用いれば基板コストは低減できるが、Ｓｉ基板上にＧａＮのようなＩＩＩ族窒化物系半導体層を形成する場合、次のような問題が発生する。即ち、ＳｉとＧａＮとの熱伝達係数の差異（ＧａＮ：５．５９×１０−６／Ｋ、Ｓｉ：３．５９×１０−６／Ｋ）により、高温で成長させた後、冷却時に引っ張り応力（ｔｅｎｓｉｌｅ  ｓｔｒｅｓｓ）が生じる。そのため、ＧａＮ内に結晶欠陥、転位、クラック等が発生する。特に、クラックは結晶の内部構造を脆弱にして素子特性を弱化させるため、Ｓｉ基板をＩＩＩ族窒化物半導体成長に使用することは難しい。
【０００７】
この問題を解決するため、絶縁層埋め込み型半導体ＳｉＣ基板が提案されている。例えば、特許文献１には、表面Ｓｉ層と、表面Ｓｉ層の下に存在する埋め込み絶縁物層（ＢＯＸ層）とを有するシリコン基板（ＳＯＩ基板）を用いた製造方法が開示されている。これは、ＳＯＩ基板の表面Ｓｉ層を１０ｎｍ程度に薄層化し、ＳＯＩ基板を高温で炭化処理することによって表面Ｓｉ層を単結晶ＳｉＣ薄膜に変成させる方法である。
【０００８】
また、特許文献２にはシリコン基板の表面に多孔質層を形成し、炭素を含むガスのプラズマ雰囲気中でシリコン基板に電圧を印加して多孔質層の表面にＳｉＣの種結晶を形成し、種結晶を基点としてＳｉＣ結晶層をエピタキシャル成長させる方法が開示されている。
【特許文献１】特開２００３−２２４２４８号公報
【特許文献２】特開２００４−３０７２５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した製造方法では次のような問題がある。まず、特許文献１の製造方法では、表面Ｓｉ層を薄層化する工程において、所望の厚さの表面Ｓｉ層を残して酸化し、フッ化水素酸（ＨＦ）等でエッチングする方法が用いられる。しかし、基板面内全域において表面Ｓｉ層を均一に１０ｎｍまで薄化することは制御が困難である。そのため、ＳＯＩ構造が局所的に消滅し、ＢＯＸ層が露出するため、このＢＯＸ層の露出部分に成長したＳｉＣ層は結晶性が低いという問題があった。
【００１０】
特許文献２の方法では、炭素を含むガス雰囲気中でシリコン基板に設けた多孔質層表面にＳｉＣ種結晶を形成する方法が用いられる。しかし、炭素が多孔質層を透過して、局所的に核成長を起こして粒状の単結晶ＳｉＣ層となり、その結果、表面状態が荒れて所望のＳｉＣ種結晶の成長が制御困難である。そのため、荒れた表面状態のＳｉＣ種結晶上では結晶性が低いＳｉＣエピタキシャル成長となってしまう問題があった。
【００１１】
本発明の目的は、基板の表面性を向上させると共に、ＳｉＣエピタキシャル層の結晶性を向上させることが可能で、しかも低コストで製造することが可能な単結晶ＳｉＣ半導体基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の単結晶ＳｉＣ半導体基板の製造方法は、シリコン基板上に多孔質層を形成する工程と、前記多孔質層上に単結晶シリコン層を形成する工程と、前記多孔質層内に中空構造層を形成する加熱処理工程と、少なくとも前記中空構造層を酸化する酸化工程と、前記単結晶シリコン層を単結晶の炭化シリコン層に変成させて、ＳｉＣシード層を形成する炭化工程と、前記ＳｉＣシード層を核としてエピタキシャル成長させて、単結晶ＳｉＣ層を形成する工程と、を含むことを特徴とする。
【００１３】
また、本発明の単結晶ＳｉＣ半導体基板は、シリコン基板上に、中空構造を有する酸化中空構造層が形成され、且つ、前記酸化中空構造層の上に単結晶ＳｉＣ層が形成されていることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、局所的な結晶成長が抑制できるため、基板の表面性が向上された低コストの単結晶ＳｉＣ半導体基板が得られる。また、本発明の単結晶ＳｉＣ半導体基板を用いることにより良好な特性の発光素子や半導体素子が得られる。
【発明を実施するための最良の形態】
【００１５】
次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。本発明に係る単結晶ＳｉＣ半導体基板の製造方法の概要は、母体となるシリコン基板の表面に多孔質層を形成し、その多孔質層上に非多孔質シリコン半導体層を形成する。非多孔質シリコン半導体層の結晶性を向上させる目的として多孔質層は、構成する孔の大きさが異なる２層以上の構造を形成してもよい。その際には、多孔質層の上層が下層より孔の大きさが小さくなるように形成するのが良い。
【００１６】
次に、多孔質層を構成する、隣り合う孔と孔とを結合させる中空構造とすべく基板をマイグレーション温度以上で加熱処理する。更に、多孔質層及び多孔質層と母体シリコン基板との界面を酸化する。次いで、炭化水素系ガス雰囲気中で加熱した後、単結晶ＳｉＣ膜に変成された非多孔質層をシード層として単結晶ＳｉＣエピタキシャル成長させる。このようにして単結晶ＳｉＣ半導体基板を作製する。
【００１７】
（第１の実施形態）
図１は本発明に係る単結晶ＳｉＣ半導体基板の製造方法の各工程を示す基板断面図である。図中１はシリコン基板、２及び３は多孔質層、４はシリコン単結晶エピ層、５は中空構造層、６は酸化多孔質層である。また、７は酸化中空構造層、８は界面酸化層、９はＳｉＣシード層、１０は単結晶ＳｉＣ層である。本実施形態では、シリコン基板１として単結晶ｐ型シリコン基板を用いているが、この限りではない。以下、本発明の単結晶ＳｉＣ半導体基板の製造方法を説明する。
【００１８】
まず、図１（ａ）はシリコン基板１を準備する工程である。図1（ｂ）は多孔質層形成工程における基板断面図である。図１（ｂ）の多孔質層形成工程ではシリコン基板上に多孔質層２及び３を形成する。本実施形態では、多孔質層２及び３からなる複数の多孔質層をシリコン基板上に形成する。
【００１９】
シリコン基板上に多孔質層を形成する場合には、例えば、ＨＦ（フッ化水素）含有液等の陽極化成液中で、単結晶シリコン基板であるシリコン基板１を通して電流を流す。そうすることにより、シリコン基板１の表面に約１０１１個/ｃｍ２の密度で数ｎｍから数１０ｎｍの径の微細孔を有する多孔質層が形成される。
【００２０】
シリコン基板上に形成する多孔質層は、１層でも良く、或いは２層以上形成する多層構造であっても良い。２層以上形成する場合には、多孔質層の孔の大きさをシリコン基板側（下層）よりシリコン基板から離れた側（上層）が大きくなるように形成することが好ましい。このように孔径が下層より上層側で大きい構成により、後述する単結晶シリコン形成工程における成長膜の結晶性の更なる向上や、酸化工程における酸化の更なる促進を達成することができる。
【００２１】
多孔質層は、孔径を数ｎｍから数１０ｎｍの大きさからなる孔の集合から成る層を意味し、孔は柱状であってもよい。孔径は測定値の平均値とする。多孔質層は多孔質体とも言う。多孔質層の多孔度や厚さ等はＨＦ含有液等の陽極化成液の組成やイオン濃度、電流値を変更することで調整することができる。例えば、ＨＦ濃度が３０％、電流印加時間が８秒、電流値が１００ｍＡである場合には、多孔質層の厚さが約２００ｎｍ、多孔度が約４０％になる。多孔質層の孔径、多孔度、厚さ等の陽極化成工程に依存する構造は、要求される膜構成を考慮して決定する。
【００２２】
多孔質層は陽極化成法以外の方法によって形成してもよい。例えば、多数の微細開口を有するマスクを通して、シリコン基板１をドライエッチング又はウエットエッチングすることによっても多孔質層を形成することができる。
【００２３】
次に、図１（ｃ）の単結晶シリコン層の形成工程を行う。図１（ｃ）は単結晶シリコン層の形成工程における基板断面図である。本工程では、多孔質層２上に単結晶シリコン層４を形成する。単結晶シリコン層４の形成方法としては、例えば、ＣＶＤ法によるエピタキシャル成長法が挙げられる。
【００２４】
この方法では、多孔質層２、３が形成されたシリコン基板１が図示しないチャンバー内に収容され、チャンバー内にシリコン含有ガスを供給しながら高温熱処理を実施する。そうすることで、多孔質層上に単結晶シリコン層であるシリコン単結晶エピ層４を結晶成長させることができる。
【００２５】
シリコン単結晶エピ層４の厚さは、プロセス条件の変更により任意に調整できる。例えば、ＳｉＨ２Ｃｌ２を８０〜３００ｓｃｃｍ、Ｈ２を４０Ｌ／ｍｉｎの流量で混合したガス雰囲気中で１０〜３０ｓｅｃに渡って９００℃の温度で基板を処理することで１０ｎｍ以上２０ｎｍ以下のシリコン単結晶エピ層４が得られる。
【００２６】
次に、図１（ｄ）の加熱処理工程を行う。図１（ｄ）は加熱処理工程における基板断面図である。本工程では、多孔質層内に中空構造層５を形成する。中空構造層５は、例えば、縦型炉を用いてＮ２もしくはＨ２雰囲気にて処理を行うことで、多孔質層内に孔が局在する中空構造層５を形成する。中空構造層５は加熱処理による構造の変化による結果であるため、多孔質形成工程で形成した多孔度の大きい側で形成することになる。
【００２７】
中空構造層５とは、Ｎ２もしくはＨ２雰囲気下において加熱処理を行うことにより、隣り合う孔と孔とが繋がることにより結果的に数１００ｎｍ〜数１００μｍの空間構造を意味するものである。従って、中空構造層５は多孔質層と同じ空隙度であっても構造が異なることとなる。
【００２８】
なお、図１（ｄ）の加熱処理工程には、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ（ＲＴＰ）法もしくは水素アニール法を用いても良い。或いは、図１（ｃ）の工程で用いたエピタキシャルＣＶＤ装置を用いて、チャンバーへの供給ガスを切り替えることでも実施可能である。処理温度に関しては多孔質層を構成する、隣り合う孔と孔とを結合させて中空構造とすべく、多孔質シリコンの表面の微小な荒れを平滑化して表面エネルギーを下げる。そして表面原子のｍｉｇｒａｔｉｏｎが開始される１０００℃以上の温度で基板に加熱処理を施す。
【００２９】
次に、図１（ｅ）の酸化工程を行う。図１（ｅ）は酸化工程における基板断面図を示す。本工程では多孔質層、中空構造層及び中空構造層とシリコン基板との界面を酸化する。酸化工程は加熱処理工程を終えた基板をチャンバー内に収容し、酸素をチャンバー内に供給しながら４００℃〜１０００℃の温度で熱処理を行う。
【００３０】
酸素原子は、表層に形成したシリコン単結晶エピ層４を透過もしくは基板の側面に剥き出しにされた多孔質層の孔に沿って多孔質層全体に供給される。そして、多孔質層２及び３を酸化する。特に、多孔質層３においては多孔度、即ち、空隙度が高い為、優先的に酸化される。
【００３１】
これによって、表層に形成されたシリコン単結晶エピ層４が酸化されることなく、選択的に多孔質層２、中空構造層５、中空構造層５とシリコン基板１との界面が酸化される。その結果、図１（ｅ）に示すように酸化多孔質層６、酸化中空構造層７、界面酸化膜８が形成される。
【００３２】
次に、図１（ｆ）の炭化工程を行う。図１（ｆ）は炭化工程における基板断面図を示す。本工程では、シリコン単結晶エピ層４を炭化してＳｉＣシード層を形成する。炭化工程は酸化工程を終えた基板をチャンバー内に収容する。そして、水素ガスと炭化水素ガスをチャンバー内に供給して加熱することで、シリコン単結晶エピ層４を単結晶の炭化シリコン層に変成させ、ＳｉＣシード層９を形成する。その際、炭化水素ガスは水素ガスに対し、体積比率で１〜５％の割合で導入することが好ましい。加熱は１２００℃以上１４００℃以下にて処理を行うことが好ましい。
【００３３】
次に、図１（ｇ）のＳｉＣエピタキシャル成長工程を行う。図１（ｇ）はＳｉＣエピタキシャル成長工程における基板断面図を示す。本工程では、単結晶の炭化シリコン層をシード層としてエピタキシャル成長させたＳｉＣ膜を形成する。ＳｉＣエピタキシャル成長工程は、例えば、モノメチルシランもしくはシラン等の原料ガスを供給しながら、所定の成長温度で処理することにより単結晶シード層９を核として、エピタキシャル成長させて単結晶ＳｉＣ層１０を成長させる。
【００３４】
成長温度は、高すぎるとＳｉＣシード層９が昇華してしまう恐れがある。一方、成長温度が低すぎると、ＳｉＣシード層９の上に結晶性の良い単結晶ＳｉＣが成長しなくなるため、最適な温度に調整する必要がある。
【００３５】
このように本発明によれば、シリコン基板上に高品位のＳｉＣ層エピタキシャル層が形成された化合物半導体形成を目的とする基板を得ることが可能となる。具体的には、シリコン基板と多孔質層との界面を酸化しているため、シリコン単結晶エピ層を単結晶ＳｉＣ膜に変成させる炭化工程において、炭素の母体シリコン半導体基板への侵入を抑制することが可能となる。この結果、炭素が局所的に侵入することによりシリコン炭化膜が局所的な核成長を起こして粒塊となることで表面が荒れることを抑制でき、所望の結晶性を持つ単結晶ＳｉＣ膜を得ることが可能である。
【００３６】
また、多孔質層内に設けた中空構造により多孔質層上に積層されるＳｉＣエピタキシャル層の応力を緩和することが可能である。ＧａＮを始めとする種々の化合物半導体においては、貫通転位の活性層への伝播の抑制が重要であり、より各半導体の性能を向上させるには貫通転位密度の低減が必要である。
【００３７】
また、本発明の単結晶ＳｉＣ半導体基板を用いることにより、発光素子の発光出力やパワーデバイスの耐圧特性及び消費電力低減等の性能を向上させることが可能となる。更に、発光素子においては、一般にサファイア基板が用いられているが、サファイア基板の熱伝導率は低いので、高輝度化、高出力化した場合に素子内の温度が上昇し、発光効率が低下する課題がある。
【００３８】
この熱による発光効率の低下の問題は、サファイア基板の熱伝導率より本発明の単結晶ＳｉＣ半導体基板の熱伝導率が良いことから、素子の熱による発光効率の低下を低減することが可能である。また、発光素子及びパワーデバイスにおいてもＳｉＣ基板もしくはＧａＮ基板を用いる場合に比べ、本発明はシリコン半導体基板を母体としている為低コスト化が可能である。
【００３９】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本実施形態では上述のような本発明の製造方法を用いて製造した単結晶ＳｉＣ半導体基板上に電極層、活性層等の層を形成した発光素子の例を説明する。図２は本発明に係る発光素子の一実施形態を示す断面図である。図２では図１と同一部分には同一符号を付して説明を省略する。図２は図１（ａ）から図１（ｇ）の工程によって作製した単結晶ＳｉＣ基板の上にＧａＮ層等の他の半導体層を形成したものである。
【００４０】
図中１１はＧａＮ半導体層であるＧａＮバッファ層、１２はｎ型コンタクト層、１３はｎ型クラッド層、１４はｎ型電極、１５は活性層、１６はｐ型クラッド層、１７はｐ型コンタクト層、１８は透明電極、１９はｐ型電極である。
【００４１】
まず、発光素子を作製するためウエハを図示しないＭＯＣＶＤ装置に入れ、単結晶ＳｉＣ層１０の上にＧａＮバッファ層１１を形成する。ＧａＮバッファ層１１は、必ずしも低温（例えば、５００℃）で形成する必要はなく、その形成温度や厚さは任意である。ＧａＮバッファ層１１上には必要に応じてＳｉＮバッファ体を形成する。
【００４２】
ＳｉＮバッファ体は基板温度を４００℃以上１２００℃以下とし、シランガスとアンモニアガスを供給することで形成できる。但し、ＳｉＮバッファ体を形成する場合には、それを覆う形でＧａＮバッファ層１１を形成し、サンドイッチ構造を形成する。このＧａＮとＳｉＮの半導体層の積層の繰り返しは一回のみならず、必要に応じてＧａＮバッファ層１１の成長を複数回中断し、その各層の間に不図示のＳｉＮバッファ体を挿入してもよい。従って、積層体からなるバッファ層はＧａＮ半導体層でＳｉＮ半導体層を挟んだ構成を有している。
【００４３】
次に、同一温度においてトリメチルガリウム及びアンモニアガスを供給し、ｎ型コンタクト層１２を成長させる。また、温度を１０５０℃に昇温し、再びトリメチルガリウム及びアンモニアガスを供給してＳｉドープＧａＮクラッド層１３を成長させる。その後、温度を７００℃程度まで降温してＩｎＧａＮ発光活性層（発光層）１５を成長させる。次いで、温度を１０００℃まで昇温してＡｌＧａＮ正孔注入ｐ型クラッド層１６を成長させ、更にｐ型ＧａＮコンタクト層１７を成長させる。
【００４４】
次に、ｐ型ＧａＮコンタクト層１７を成長させた後、ウエハをＭＯＣＶＤ装置から取り出し、Ｎｉ、Ａｕを順次真空蒸着で成長層表面に形成する。金属膜は５％程度の酸素を含む窒素ガス雰囲気中で熱処理を行うことでｐ型透明電極１８となる。
【００４５】
透明電極１８を形成した後、ｎ型電極形成のためのエッチングを行う。具体的には、全面にフォトレジストを塗布し、フォトレジストをマスクとしてエッチングを行う。また、エッチングで露出したｎ型ＧａＮコンタクト層１２上にＴｉ、Ａｌを形成し、窒素ガス雰囲気中で熱処理してｎ型電極１４を形成する。更に、透明電極１８上にワイヤボンディング用のＡｕパットを形成してｐ型電極１９を形成する。
【００４６】
この製造方法により作製されたLight Emitting Diode（ＬＥＤ）発光素子は、貫通転位の活性層への伝播が抑制される為、高輝度の発光効率が得られる。また、ＳｉＣ基板もしくはＧａＮ基板を用いる場合ちちに比べて、シリコン基板を母体としている為、低コスト化も期待できる。
【００４７】
更に、サファイア基板は熱伝導率が低いことから高輝度高出力化を図った場合に、素子内の温度が上昇し、発光効率が低下する課題が存在する。本発明の単結晶ＳｉＣ半導体基板を用いる場合には、ＳｉＣの熱伝導率の良さから素子の熱による発光効率低下を抑制することが可能となる。
【００４８】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態では、上述のような本発明の製造方法を用いて製造した単結晶ＳｉＣ半導体基板上に電極層、活性層等の層を形成したパワーデバイスの例を説明する。
【００４９】
図３は本発明の製造方法を用いて製造した単結晶ＳｉＣ半導体基板を示す。但し、図１で説明した単結晶ＳｉＣ半導体基板とは一部が異なっている。即ち、図３では単結晶ＳｉＣ層１０の応力を緩和させるべく、図１（ｂ）に示す多孔質層形成工程において多孔質層３のみを形成し、単結晶ＳｉＣ層１０のより近傍に中空構造層５即ち酸化中空構造層７が位置する構造にした点が異なる。そのため、図３では図１の単結晶ＳｉＣ半導体基板に対して酸化多孔質層６がない。
【００５０】
図４は図３の単結晶ＳｉＣ半導体基板を用いて作製したデバイス素子の断面図を示す。図３及び図４では図１と同一部分には同一符号を付している。図中２０は活性層、２１、２２は低抵抗領域、２３はソース電極及び２４にドレイン電極、２５はゲート電極、２６はゲート酸化膜を示す。
【００５１】
一般に、構成するデバイスの用途によって単結晶ＳｉＣ層１０における結晶性及び膜厚が異なる。ここでは、単結晶ＳｉＣ層１０上に作製する素子としてパワーデバイス素子の例を説明する。この例の場合には、図４に示すように単結晶ＳｉＣ層１０を形成した後、活性層２０を成膜する。次いで、イオン注入により低抵抗領域２１及び２２を形成し、その後、ゲート酸化膜２６、ゲート電極２５及びソース電極２３及びドレイン電極２４の形成を行う。
【００５２】
この製造方法により作製されたパワーデバイス素子は、貫通転位の活性層への伝播の抑制がなされ、耐圧特性及び消費電力低減等の性能を向上させることが可能となる。なお、本実施形態では、図３に示すような多孔質層３のみを形成した単結晶ＳｉＣ半導体基板を用いたが、第１及び第２の実施形態と同様に多孔質層を複数形成した単結晶ＳｉＣ半導体基板も好適に用いることが可能である。
【００５３】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図５は本実施形態に係る単結晶ＳｉＣ半導体基板の基板断面図を示す。本実施形態では第１の実施形態とは異なる構造を有する単結晶ＳｉＣ半導体基板の例を説明する。例えば、Laser Diode（ＬＤ）発光素子には、単結晶ＳｉＣ層１０に求める性能として結晶性及び膜厚双方が必要とされる場合がある。本実施形態では、このような高度な要求に適応可能な単結晶ＳｉＣ半導体基板を説明する。図５では図１と同一部分には同一符号を付している。
【００５４】
図５において、３１は酸化中空構造層を示す。本実施形態では図１（ｂ）に示す多孔質層形成工程において多孔質層形成条件を変更することにより、図５に示す酸化中空構造層３１を形成する。
【００５５】
単結晶ＳｉＣ層１０に、より高い結晶性が要求される場合には、単結晶ＳｉＣ層１０の膜厚を厚くすることが必要となる。その際、ＳｉＣ層には厚みによる応力が顕著となるが、多孔質層内に設けた中空構造層により、多孔質層上に積層されるＳｉＣエピタキシャル層の応力を緩和することが可能である。
【００５６】
また、サファイア基板の熱伝導率が低いことから高輝度高出力化を図った場合に、素子内の温度が上昇し、発光効率が低下する課題が存在する。本実施形態の単結晶ＳｉＣ半導体基板を用いることにより、ＳｉＣの熱伝導率の良さから素子の熱による発光効率の低下を抑制することが可能である。
【００５７】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図６は本実施形態に係る単結晶ＳｉＣ半導体基板を示す基板断面図である。本実施形態では、第１の実施形態とは異なる構造を有する単結晶ＳｉＣ半導体基板を説明する。
【００５８】
例えば、Light Emitting Diode（ＬＥＤ）発光素子と制御回路を同一チップに搭載する場合、局所的に基板に要求される性能が異なる。本実施形態では、このような要求に適応可能な単結晶ＳｉＣ半導体基板を説明する。図６では図１と同一部分には同一符号を付している。図６において、４１は酸化中空構造層を示す。
【００５９】
デバイスの用途において、異なるデバイスを混載する場合には、図１（ｂ）に示す多孔質層形成工程において、多孔質層形成条件を変更することにより図６に示す局所的な酸化中空構造層４１を形成することが可能である。
【００６０】
局所的に中空構造を形成することにより、単結晶ＳｉＣエピタキシャル層の応力を中空構造層上で緩和することが可能となり、高品位の単結晶ＳｉＣエピタキシャル層が得られる。その上部には、素子性能を左右する為、より高品位のＳｉＣエピタキシャル層の品質を要する発光素子を、中空構造を除く部位上には制御回路を形成することにより異なるデバイスの混載を可能とする。
【００６１】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図７（ａ）乃至図７（ｃ）は本実施形態に係る発光素子を示す断面図である。本実施形態では、発光素子の発光効率を向上させるための構造を説明する。図７（ａ）乃至図７（ｃ）では図１や図２と同一部分には同一符号を付して説明を省略する。
【００６２】
図７（ａ）は図２に示す発光素子の上部に接着層５１を介して支持基板５２を配置した例を示す。図７（ｂ）は発光素子に支持基板５２を配置した後、酸化中空構造層７の部分を分離してシリコン基板１側を除去した例を示す。この分離は機械的強度がシリコン基板１より小さい酸化中空構造層７に対して圧縮力、引張り力、せん断力、あるいは超音波等を加える方法によって行うことができる。
【００６３】
図７（ｃ）は図７（ｂ）と同様にシリコン基板１側を酸化中空構造層７で分離した後、支持基板５４上に反射膜５５を形成した部材を発光素子に接着層５３を介して配置した例を示す。反射膜５５は蒸着等で金属膜を支持基板５４上に形成する。また、支持基板５４と反射膜５５を一つの金属基板に変更してもよい。このように酸化中空構造層７からシリコン基板１側の部分を、更に反射率の高い部材に変更することで発光効率を向上させることができる。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る単結晶ＳｉＣ半導体基板の製造方法の一実施形態を示す断面図である。
【図２】本発明に係る発光素子の一実施形態を示す断面図である。
【図３】本発明に係る単結晶ＳｉＣ半導体基板の他の実施形態を示す断面図である。
【図４】図３の単結晶ＳｉＣ半導体基板を用いたパワーデバイス素子の一実施形態を示す断面図である。
【図５】本発明に係る単結晶ＳｉＣ半導体基板の更に他の実施形態を示す断面図である。
【図６】本発明に係る単結晶ＳｉＣ半導体基板の更に他の実施形態を示す断面図である。
【図７】本発明に係る発光素子の他の実施形態を示す断面図である。
【符号の説明】
【００６５】
１  シリコン基板
２、３  多孔質層
４  シリコン単結晶エピ層
５  中空構造層
６  酸化多孔質層
７  酸化中空構造層
８  界面酸化層
９  ＳｉＣシード層
１０  単結晶ＳｉＣ層
１１  ＧａＮバッファ層
１２  ｎ型コンタクト層
１３  ｎ型クラッド層
１４  ｎ型電極
１５  活性層
１６  ｐ型クラッド層
１７  ｐ型コンタクト層
１８  透明電極
１９  ｐ型電極
２０  活性層
２１、２２  低抵抗領域
２３  ソース電極
２４  ドレイン電極
２５  ゲート電極
２６  ゲート酸化膜
３１、４１  酸化中空構造層
【図１】
2009298604.tif 000003
【図２】
2009298604.tif 000004
【図３】
2009298604.tif 000005
【図４】
2009298604.tif 000006
【図５】
2009298604.tif 000007
【図６】
2009298604.tif 000008
【図７】
2009298604.tif 000009