(57)【要約】【課題】複数の半導体チップを電気的に接続させる配線及びコンタクト部を削除することで、半導体素子の製造効率を高めるとともに、製造費用を節減させることができる半導体素子及びその製造方法を提供する。【解決手段】内部回路が構成され、互いに対向してボンディングされる第１半導体チップ１１０及び第２半導体チップ１２０を備え、第１及び第２半導体チップ１１０、１２０は、互いに対応するように形成されたトレンチと、トレンチの内部下面に形成されたメタル電極１２２と、前記トレンチの内部に充填された液相伝導性物質１３０と、表面に互いに対応するように形成され、前記第１半導体チップ及び前記第２半導体チップを互いにボンディングするボンディング部１４０と、を含み、液相伝導性物質１３０は、第１半導体チップ１１０及び第２半導体チップ１２０のトレンチがボンディングされることで形成されるトレンチスペースの内部に充填される。【選択図】図４
2009033176.tif 000002
【特許請求の範囲】
【請求項１】
内部回路が構成され、互いに対向してボンディングされる第１半導体チップ及び第２半導体チップを備えており、
前記第１及び第２半導体チップは、
互いに対応するように形成されたトレンチと、
前記トレンチの内部下面に形成されたメタル電極と、
前記トレンチの内部に充填された液相の伝導性物質と、
表面に互いに対応するように形成され、前記第１半導体チップ及び前記第２半導体チップを互いにボンディングするボンディング部と、を含み、
前記液相の伝導性物質は、前記第１半導体チップ及び前記第２半導体チップのトレンチがボンディングされることで形成されるトレンチスペースの内部に充填されることを特徴とするシステムインパッケージ半導体素子。
【請求項２】
前記互いに対応するように形成されたトレンチは、
前記第１半導体チップ及び第２半導体チップの中央部に１０μｍ乃至１００ｍｍの深さを有するように形成されることを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
【請求項３】
前記液相の伝導性物質は、水銀であることを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
【請求項４】
前記ボンディング部は、金属のソルディング物質または非金属の接着物質であることを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
【請求項５】
前記ボンディング部には、接着力強化のために内壁に金属膜が形成されることを特徴とする請求項４に記載のシステムインパッケージ半導体素子。
【請求項６】
前記液相の伝導性物質は、流動性を有することを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
【請求項７】
前記液相の伝導性物質は、前記トレンチスペース内部の一部分を占めるように充填されることを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
【請求項８】
前記システムインパッケージ半導体素子は、第１方向に位置づけられるとき、前記トレンチスペースに充填された液相の伝導性物質が前記第１半導体チップのメタル電極と前記第２半導体チップのメタル電極を全て浸すように流動することを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
【請求項９】
前記システムインパッケージ半導体素子は、第２方向に位置づけられるとき、前記トレンチスペースに充填された液相の伝導性物質が前記第１半導体チップのメタル電極と前記第２半導体チップのメタル電極を全て浸さないように流動することを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
【請求項１０】
内部回路を有する第１半導体チップ及び第２半導体チップを用意する段階と、
前記第１半導体チップ及び前記第２半導体チップに互いに対応するトレンチをそれぞれ形成する段階と、
前記各トレンチの下部面上に互いに対応するメタル電極を形成する段階と、
前記各トレンチのうち少なくとも一つのトレンチ内に液相の伝導性物質を充填する段階と、
前記それぞれのトレンチ及びメタル電極が互いに対応するように前記第１半導体チップ及び前記第２半導体チップをボンディングする段階と、を含むことを特徴とするシステムインパッケージ半導体素子の製造方法。
【請求項１１】
互いに対応するトレンチを形成する段階は、
前記第１半導体チップ及び第２半導体チップの中央部に１０μｍ乃至１００ｍｍのトレンチ深さを有するように形成することを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
【請求項１２】
前記メタル電極を形成する段階は、前記内部回路と連結されるように前記メタル電極を形成することを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
【請求項１３】
前記液相の伝導性物質を充填する段階は、前記各トレンチのうち少なくとも一つのトレンチ内に水銀を充填することを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
【請求項１４】
前記第１半導体チップ及び前記第２半導体チップをボンディングする段階は、金属のソルディング物質または非金属の接着物質を用いて前記第１半導体チップ及び前記第２半導体チップをボンディングすることを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
【請求項１５】
前記液相の伝導性物質を充填する段階は、前記それぞれのトレンチ及びメタル電極が互いに対応するようにボンディングされることで形成されるトレンチスペースの一部分を占めるように、流動性を有する伝導性物質を充填することを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
【請求項１６】
前記第１半導体チップ及び前記第２半導体チップをボンディングする段階は、前記金属のソルディング物質または前記非金属の接着物質を用いて前記第１半導体チップ及び前記第２半導体チップをボンディングする前に、前記第１半導体チップと前記第２半導体チップがボンディングされるボンディング面に金属膜を形成することを特徴とする請求項１４に記載のシステムインパッケージ半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するもので、特に、システムインパッケージ半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体素子は、既存には限定された分野のみで使用されてきたが、最近になって、インターネット及び通信技術の発達とともに急速に情報化社会に進行されながら、その適用の幅が徐々に広くなっている。
【０００３】
このような半導体素子は、携帯電話、ＰＤＡを始めとするモバイル製品群から、ディスプレイ装置、携帯用映像・音源再生装置及び家庭で使用される多様な電気・電子製品にまで適用されている。
【０００４】
上述したように、半導体素子が多様な製品に適用されるためには、多様な機能を備えた素子が要求されており、特に、携帯用通信、映像・音源再生装置などのモバイル製品では小型、多機能、高速の特性が要求されている。
【０００５】
上記のような要求に対応して、同一の種類または多様な種類の半導体素子を一つのチップまたはウェハーに垂直に積層し、このような複数の半導体素子を電気的に互いに連結することで一つのパッケージとして製造する、いわゆる、システムインパッケージ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ：ＳＩＰ）が開発された。
【０００６】
このようなシステムインパッケージは、既存の単一チップパッケージと異なって垂直に複数のチップを積むようになり、同種チップの積層構造で保存密度を高めるか、情報保存機能のチップまたは論理演算機能のチップを複層構造で積んで複合機能のパッケージを提供することで、複数の素子を同一の面積に配置する既存の半導体素子に比べて小型化、軽量化及び多機能化を可能にする。
【０００７】
図１は、従来のシステムインパッケージ半導体素子を示した断面図である。
【０００８】
図１を参照すると、従来のシステムインパッケージ半導体素子１０には、印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ：ＰＣＢ）１１の上部及び下部側に複数の同種または異種の半導体チップ１２ａ，１２ｂ，１２ｃ，１２ｄが配置される。
【０００９】
印刷回路基板１１の上部側に配置された複数の半導体チップ１２ａ，１２ｂ，１２ｃは、ボンディングワイヤー１３によって印刷回路基板１１とそれぞれ電気的に接続され、印刷回路基板１１の下部側に配置された半導体チップ１２ｄは、コンタクト部１４によって印刷回路基板１１と電気的に接続される。ここで、複数の半導体チップ１２ａ，１２ｂ，１２ｃの間に接着層１５を介在することで、垂直の積層構造を形成する。
【００１０】
モルディング樹脂１６は、印刷回路基板１１の上部側に形成され、複数の半導体チップ１２ａ，１２ｂ，１２ｃ及びボンディングワイヤー１３を密封する。また、アンダーフィル樹脂（ｕｎｄｅｒｆｉｌｌ  ｒｅｓｉｎ）１７は、印刷回路基板１１の下部とチップ１２ｄとの間に形成され、印刷回路基板１１の下部及びコンタクト部１４を密封する。
【００１１】
また、ソルダー部１８は、印刷回路基板１１の下部側に形成され、システムインパッケージ半導体素子１０を外部と接続させる。
【００１２】
上記のような構造を有する従来のシステムインパッケージ半導体素子１０においては、複数のチップ１２ａ，１２ｂ，１２ｃ，１２ｄがボンディングワイヤー１３またはコンタクト部１４を通して印刷回路基板１１と接続される。したがって、相互間を接続させるための接続手段が相対的に長く、その結果、システムの性能向上に限界がある。また、ボンディングワイヤー１３を用いて相互接続する構造においては、システムインパッケージ半導体素子１０の大きさ縮小に制約がある。
【００１３】
一方、チップの内部に貫通ビアを用いて複数のチップを接続させる構造があるが、このような貫通ビアを用いる構造においては、貫通ビアを形成するための付随的な工程が追加されるとともに、複数の配線配置によって素子の構造が複雑になるという短所がある。また、素子の大きさが減少する場合、構造が不安定になるという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来のシステムインパッケージ半導体素子は、複数のチップがボンディングワイヤーまたはコンタクト部を通して印刷回路基板と接続されることで、相互間を接続させるための接続手段が相対的に長くなる。その結果、システムの性能向上に限界があり、素子の大きさ縮小に制約がある。
【００１５】
チップの内部に貫通ビアを用いて複数のチップを接続させる構造においても、貫通ビアを形成するための付随的な工程が追加されるとともに、複数の配線配置によって素子の構造が複雑になるという短所がある。また、素子の大きさが減少する場合、構造が不安定になるという短所がある。
【００１６】
上記のような問題点を解決するために、本発明の実施例に係る半導体素子及びその製造方法の目的は、複数の半導体チップを電気的に接続させる配線及びコンタクト部を削除することで、半導体素子の製造効率を高めるとともに、製造費用を節減させることができる半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記のような課題を達成するための本発明の実施例に係るシステムインパッケージ半導体素子は、内部に一定の回路が構成され、互いに対向して締結される複数の第１及び第２半導体チップからなるシステムインパッケージ半導体素子において、内部に一定の回路が構成され、互いに対向して締結される複数の第１及び第２半導体チップを備えており、前記第１及び第２半導体チップは、中央部に所定の深さを有するトレンチと、前記各トレンチの内部下面に形成され、前記第１及び第２半導体チップの内部回路に電流を印加させる第１及び第２メタル電極と、前記トレンチの内部に所定の体積で充填され、前記第１及び第２メタル電極を選択的に導通させる液相の伝導性物質と、前記第１及び第２半導体チップの表面に互いに対応するように形成され、前記第１及び前記第２半導体チップを締結させる複数のボンディング部と、を備えることを特徴とする。
【００１８】
本発明の実施例に係るシステムインパッケージ半導体素子は、前記液相の伝導性物質が水銀であることを特徴とする。
【００１９】
本発明の実施例に係るシステムインパッケージ半導体素子は、前記ボンディング部に金属のソルディング物質または非金属の接着物質がギャップフィルされることを特徴とする。
【００２０】
本発明の実施例に係るシステムインパッケージ半導体素子は、前記ボンディング部の内壁に金属膜が形成されることを特徴とする。
【００２１】
本発明の実施例に係るシステムインパッケージ半導体素子は、前記システムインパッケージ半導体素子が第１方向に位置づけられるとき、前記液相の伝導性物質が前記第１及び第２メタル電極を浸し、第１及び第２メタル電極を電気的に接続させることを特徴とする。
【００２２】
本発明の実施例に係るシステムインパッケージ半導体素子は、前記システムインパッケージ半導体素子が第２方向に位置づけられるとき、前記液相の伝導性物質が重力によって前記トレンチの下部に移動し、前記第１及び第２メタル電極を電気的に短絡させることを特徴とする。
【００２３】
本発明の実施例に係るシステムインパッケージ半導体素子の製造方法は、内部に一定の回路を有する第１及び第２半導体チップを用意する段階と、前記第１及び前記第２半導体チップの中央部に１０μｍ乃至１００ｍｍの深さを有する第１及び第２トレンチをそれぞれ形成する段階と、前記各トレンチの下面で前記各一定の回路に電流を印加させる第１及び第２メタル電極を形成する段階と、前記複数の第１及び第２トレンチのうち少なくとも一つのトレンチ内に所定の体積を有するように液相の伝導性物質を充填する段階と、前記第１及び第２半導体チップを互いに対向するように積層させる段階と、前記第１及び前記第２半導体チップの表面に互いに対応するように形成された複数のボンディング部に接着物質をギャップフィルし、前記第１及び第２半導体チップを締結させる段階と、を含んで構成されることを特徴とする。
【００２４】
本発明の実施例に係るシステムインパッケージ半導体素子の製造方法は、前記液相の伝導性物質が水銀であることを特徴とする。
【００２５】
本発明の実施例に係るシステムインパッケージ半導体素子の製造方法は、前記ボンディング部に金属のソルディング物質または非金属の接着物質がギャップフィルされることを特徴とする。
【００２６】
本発明の実施例に係るシステムインパッケージ半導体素子の製造方法は、前記ボンディング部の内壁に金属膜を形成する段階を追加的に含むことを特徴とする。
【発明の効果】
【００２７】
本発明の実施例に係る半導体素子及びその製造方法は、複数の半導体チップの内部にトレンチを形成し、このトレンチの内部に一定の体積で充填された液相の伝導性物質を用いて複数の半導体チップを電気的に接続させ、従来のように複数の半導体チップを電気的に接続させるために別途の伝導性ラインまたはコンタクト部を形成する構成及び製造工程を減少し、半導体素子の製造効率を向上させることができる。また、複数の半導体チップをボンディング部を用いて締結させ、従来の複数の接着層を削除することで、製造効率を向上させるとともに、製造費用を節減させることができる。
【発明を実施するための最良の形態】
【００２８】
本発明の技術的課題及び特徴は、添付された図面及び実施例に対する説明を通して明白に表れるだろう。本発明を具体的に説明すると、次の通りである。
【００２９】
図２は、本発明の実施例に係るシステムインパッケージ半導体素子を示した断面図である。
【００３０】
図２を参照すると、本発明の実施例に係るシステムインパッケージ半導体素子１００においては、印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ：ＰＣＢ）（図示せず）上に同種または異種の複数の半導体チップ１１０，１２０が配置され、これら複数の半導体チップ１１０，１２０は互いに対向して積層される。
【００３１】
複数の半導体チップ１１０，１２０には、図４に示すように、互いに対応するボンディング部１４１-１，１４１-２がそれぞれ形成される。このように対応するボンディング部１４１-１，１４１-２には接着物質がギャップフィルされ、接着物質がギャップフィルされた対応する各ボンディング部１４１-１，１４１-２を互いにボンディングすることで、ボンディング部１４０を形成する。前記ボンディング部１４０によって前記複数の半導体チップ１１０，１２０が結合される。
【００３２】
複数の半導体チップ１１０，１２０の内部には、それぞれ１０μｍ乃至１００ｍｍの深さを有するトレンチ１１４，１２４が形成され、各トレンチ１１４，１２４には、各半導体チップ１１０，１２０の内部回路に電流を印加させるためのメタル電極１１２，１２２が形成される。
【００３３】
また、各半導体チップ１１０，１２０に形成されたトレンチ１１４，１２４には、図３及び図４に示すように、複数のメタル電極１１２，１２２を電気的に接続させるための液相伝導性物質１３０が充填される。このとき、複数のトレンチ１１４，１２４に充填される液相伝導性物質１３０は、トレンチ１１４，１２４に完全に充填されるものでなく、余分の空間をおいてトレンチ１１４，１２４の一定高さにまで充填される。
【００３４】
このような複数の半導体チップ１１０，１２０は、ボンディングワイヤー（図示せず）またはコンタクト部（図示せず）を通して印刷回路基板とそれぞれ電気的に接続される。
【００３５】
図３及び図４は、本発明の実施例に係るシステムインパッケージ半導体素子の製造過程を示した工程断面図である。
【００３６】
以下、図２乃至図４を参照して、本発明の実施例に係るシステムインパッケージ半導体素子１００の製造方法を説明する。ここで、本発明の主要部分は、複数の半導体チップ１１０，１２０の間の接続構造及び複数の半導体チップ１１０，１２０のボンディングに関するものであるので、本発明の核心部分でないシステムインパッケージ半導体素子の一般的な構造及び製造方法に対する説明は省略する。
【００３７】
まず、ウェハー上に、半導体製造工程を通してメモリまたは非メモリ回路が形成された第１半導体チップ１２０を準備する。
【００３８】
第１半導体チップ１２０の中央部には、上述したように、１０μｍ乃至１００ｍｍの深さを有するトレンチ１２４が形成され、このトレンチ１２４の内部下面には、第１半導体チップ１２０の内部に形成された回路に電流を印加させるためのメタル電極１２２が形成される。
【００３９】
以後、第１半導体チップ１２０のトレンチ１２４に液相伝導性物質１３０を充填する。このとき、液相伝導性物質１３０としては、電流を導通可能な液相の全ての物質が適用される。例えば、前記液相の伝導性物質は水銀（Ｈｇ）である。液相伝導性物質１３０として水銀を使用する場合、水銀は、常温で液体である性質を有する非揮発性の物質であり、優れた展性・延性を有するので、製造工程に容易に適用される。また、水銀は、温度の変化による物質の膨張率がほぼ一定であり、水銀をトレンチ１２４に充填した後、素子の動作によって発生する熱による水銀の体積変化が予測可能であり、充填可能な量の範囲が容易に算出される。これを通して、充填後の素子の安定的な動作が保障される。
【００４０】
以後、図２及び図４に示すように、第１半導体チップ１２０と対向するように第２半導体チップ１１０を積層する。ここで、第２半導体チップ１１０には、第１半導体チップ１２０と同様に、中央部に１０μｍ乃至１００ｍｍの深さを有するトレンチ１１４が形成されており、このトレンチ１１４の内部下面には、第２半導体チップ１１０の内部に形成された回路に電流を印加させるためのメタル電極１１２が形成されている。
【００４１】
以後、前記第１半導体チップ１２０及び前記第２半導体チップ１１０は、複数のボンディング部１４０を通して連結される。まず、前記第１半導体チップ１２０に第１ボンディング部（１４１-１を形成し、前記第２半導体チップ１１０に第２ボンディング部１４１-２を形成する。このとき、ここで、第１ボンディング部１４１−１および第２ボンディング部１４２−１はビアホールの形態であってもよく、前記第１ボンディング部１４１-１と前記第２ボンディング部１４１-２は、互いに対応するように形成される。
【００４２】
前記第１ボンディング部１４１-１と前記第２ボンディング部１４１-２には接着物質をギャップフィルし、接着物質がギャップフィルされた第１ボンディング部１４１-１と第２ボンディング部１４１-２をボンディングすることで前記ボンディング部１４０を形成し、前記ボンディング部１４０によって、前記第１半導体チップ１２０上に第２半導体チップ１１０が締結されて積層される。前記第１ボンディング部１４１-１及び前記第２ボンディング部１４１-２の結合によって、前記トレンチ１１４，１２４の内部に充填された液相伝導性物質１３０が漏洩されることを防止することができる。
【００４３】
ここで、接着物質としては、一般的な金属のソルディング物質が全て適用可能であり、金属のソルディング物質のみならず、金属及び非金属を接合可能な接着材料は全て適用可能である。金属のソルディング物質を用いて複数の半導体チップ１１０，１２０を締結させる場合、接着力を向上させるために前記各ボンディング部１４１-１，１４１-２の内壁に薄い金属膜を形成することもできる。
【００４４】
図５及び図６は、本発明の実施例に係るシステムインパッケージ半導体素子の動作方法を示した図である。
【００４５】
本発明の実施例に係るシステムインパッケージ半導体素子１００は、その内部に充填された液相伝導性物質１３０を用いて選択的に複数の半導体チップ、例えば、第１半導体チップ１２０と第２半導体チップ１１０とを電気的に接続させることができる。
【００４６】
前記システムインパッケージ半導体素子１００には、第１半導体チップ１２０及び第２半導体チップ１１０のボンディングによって、液相伝導性物質１３０が充填されたトレンチスペース１５０が形成される。前記トレンチスペース１５０の内部には、前記第１半導体チップ１２０のメタル電極１２２（以下、“第１メタル電極”という。）と前記第２半導体チップ１１０のメタル電極１１２（以下、“第２メタル電極”という。）が形成される。前記液相伝導性物質１３０は、流動性を有しており、第１メタル電極１２２及び前記第２メタル電極１１２が形成されたトレンチスペース１５０の一定部分の空間を充填する。
【００４７】
まず、図５に示すように、システムインパッケージ半導体素子１００を第１方向に位置づける場合を説明する。
【００４８】
前記第１方向への位置づけによって、前記トレンチスペース１５０内部の液相伝導性物質１３０は、前記第１メタル電極１２２及び前記第２メタル電極１１２を浸すように流動し、これによって、前記第１半導体チップ１２０及び前記第２半導体チップ１１０が電気的に接続される。
【００４９】
次に、図６に示すように、システムインパッケージ半導体素子１００を第２方向に位置づける場合を説明する。このとき、ＡからＢに向かう方向は、重力が作用する方向である。
【００５０】
前記第２方向への位置づけによって、前記第１及び第２メタル電極１１２，１２２は、前記トレンチスペース１５０上部のエア層１５０-１に位置し、前記液相伝導性物質１３０は、重力によって前記トレンチスペース１５０の下部に位置する。したがって、二つのメタル電極１１２，１２２の間に電流を導通可能な伝導性物質が形成されていないので、二つのメタル電極１１２，１２２は電気的に接続されない。
【００５１】
以上説明した本発明は、上述した実施例及び添付された図面に限定されるものでなく、本発明の技術的思想を逸脱しない範囲内で多様に置換、変形及び変更可能であることが、本発明の属する技術分野で通常の知識を有する者にとって明白であろう。
【図面の簡単な説明】
【００５２】
【図１】従来のシステムインパッケージ半導体素子を示した断面図である。
【図２】本発明の実施例に係るシステムインパッケージ半導体素子を示した断面図である。
【図３】本発明の実施例に係るシステムインパッケージ半導体素子の製造過程を示した工程断面図である。
【図４】本発明の実施例に係るシステムインパッケージ半導体素子の製造過程を示した工程断面図である。
【図５】本発明の実施例に係るシステムインパッケージ半導体素子の動作方法を示した図である。
【図６】本発明の実施例に係るシステムインパッケージ半導体素子の動作方法を示した図である。
【符号の説明】
【００５３】
１０，１００  システムインパッケージ半導体素子、１１  印刷回路基板、１２ａ〜１２ｄ  半導体チップ、１３  ボンディングワイヤー、１４  コンタクト部、１５  接着層、１６  モルディング樹脂、１７  アンダーフィル樹脂、１８  ソルダー部、１１０，１２０  半導体チップ、１１２  メタル電極、１１４  トレンチ、１３０  液相伝導性物質、１４０  ボンディング部、１５０  エア層
【図１】
2009033176.tif 000003
【図２】
2009033176.tif 000004
【図３】
2009033176.tif 000005
【図４】
2009033176.tif 000006
【図５】
2009033176.tif 000007
【図６】
2009033176.tif 000008