(57)【要約】【課題】スイッチング素子ＳＷを流れる電流と相関を有する電気的な状態量(センス電圧)の検出に基づき、上記電流が閾値以上であると判断される場合に、スイッチング素子ＳＷに過度の電流が流れる旨のフェール信号を生成するものにあって、ノイズの影響により誤ってフェール処理がなされること。【解決手段】センス電圧が第１の閾値電圧ｖｒｅｆ１以上となる期間が規定時間Ｄｅｌａｙ１以上となる場合、ＯＲ回路４７の出力信号が論理「Ｈ」となることで、フェール信号生成回路５３からフェール信号ＦＬが出力される。ただし、スイッチング素子ＳＷの駆動信号がオフである場合には、ＡＮＤ回路５２の出力信号が論理「Ｌ」となるために、センス電圧が第１の閾値電圧ｖｒｅｆ１以上となる期間が規定時間Ｄｅｌａｙ１以上となっても、フェール信号ＦＬの生成が禁止される。【選択図】      図２
2009060358.tif 000002
【特許請求の範囲】
【請求項１】
パワースイッチング素子の入出力端子間を流れる電流と相関を有する電気的な状態量の検出値に基づき前記入出力端子間を流れる電流が閾値以上であると判断される場合、前記パワースイッチング素子に過度の電流が流れる旨のフェール信号を生成する過電流保護回路において、
前記パワースイッチング素子がオフ状態である場合、前記フェール信号を無効とする無効化手段を備えることを特徴とする過電流保護回路。
【請求項２】
前記無効化手段は、前記パワースイッチング素子がオフ状態である場合、前記フェール信号の生成そのものを禁止する禁止手段であることを特徴とする請求項１記載の過電流保護回路。
【請求項３】
前記パワースイッチング素子は、互いに直列接続された複数のスイッチング素子の１つであり、
前記閾値は、前記互いに直列接続されたパワースイッチング素子のうちの隣接する複数のスイッチング素子に貫通電流が流れていることを判断するための値と、該値よりも小さい値とを含み、
前記スイッチング素子がオン状態であるかオフ状態であるかにかかわらず、前記検出値が、前記貫通電流が流れていることを判断するための値以上である場合、前記スイッチング素子の導通制御端子を前記スイッチング素子の入出力端子を流れる電流を低減させる側に操作する操作手段を更に備えることを特徴とする請求項１又は２記載の過電流保護回路。
【請求項４】
前記パワースイッチング素子がオフ状態であるか否かを、前記パワースイッチング素子の駆動信号に基づき判断することを特徴とする請求項１〜３のいずれか１項に記載の過電流保護回路。
【請求項５】
前記パワースイッチング素子は、電力変換回路を構成する複数のスイッチング素子の１つであり、
前記電力変換回路は、前記フェール信号に基づきシャットダウンされるものであることを特徴とする請求項１〜４のいずれか１項に記載の過電流保護回路。
【請求項６】
請求項５記載の過電流保護回路と、
前記電力変換回路とを備えることを特徴とする電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワースイッチング素子の入出力端子間を流れる電流と相関を有する電気的な状態量の検出値に基づき前記入出力端子間を流れる電流が閾値以上であると判断される場合、前記パワースイッチング素子に過度の電流が流れる旨のフェール信号を生成する過電流保護回路及びこれを搭載する電力変換システムに関する。
【背景技術】
【０００２】
この種の保護回路としては、例えば下記特許文献１に見られるものがある。ここでは、図５に示されるように、スイッチング素子ＳＷを駆動する駆動信号がマイクロコンピュータ(マイコン１００)から出力されると、駆動信号は、ラッチ回路１０２を介して、駆動回路１０４及びターンオフ回路１０６に取り込まれる。駆動回路１０４では、スイッチング素子ＳＷをオンとすべくゲートに所定の電圧を印加する。これに対し、ターンオフ回路１０６では、スイッチング素子ＳＷをオフとすべく、ゲートに充電された電荷を放電させる。
【０００３】
スイッチング素子ＳＷには、センス端子ＳＴが設けられている。センス端子ＳＴは、スイッチング素子ＳＷの入出力端子間を流れる電流と相関を有して且つ入出力端子間に流れる電流よりも微少な電流を出力する。センス端子ＳＴは、抵抗体１０８を介して接地されており、センス端子ＳＴから出力される電流による抵抗体１０８の電圧降下量（センス電圧）が、入出力端子間を流れる電流と相関を有する量として、比較器１１０、１１２の非反転入力端子に取り込まれる。比較器１１０の反転入力端子には、スイッチング素子ＳＷの入出力端子間を過度の電流が流れるか否かを判断するための第１の閾値電圧ｖｒｅｆ１が印加されている。また、比較器１１０の出力は、遅延回路１１４に取り込まれる。そして、比較器１１０に取り込まれる上記センス電圧が第１の閾値電圧ｖｒｅｆ１以上となる期間が遅延回路１１４による遅延時間Ｄｅｌａｙ以上となると、遅延回路１１４からラッチ回路１０２及びマイコン１００にフェール信号ＦＬが出力される。これにより、スイッチング素子ＳＷがオフとされる。
【０００４】
一方、比較器１１２の反転入力端子には、短絡電流が流れるか否かを判断するための第２の閾値電圧ｖｒｅｆ２が印加されている。そして、比較器１１２の出力は、ラッチ回路１１６に取り込まれる。これにより、比較器１１２に取り込まれる上記センス電圧が第２の閾値電圧ｖｒｅｆ２以上となる場合、ラッチ回路１１６により、スイッチング素子ＳＷのゲートに印加される電圧が低減される。
【０００５】
図６に、上記保護回路の動作を示す。詳しくは、図６（ａ）に、センス電圧の推移を示し、図６（ｂ）に、スイッチング素子ＳＷのゲートに印加される電圧の推移を示し、図６（ｃ）に、フェール信号ＦＬの推移を示し、図６（ｄ）に、駆動信号の推移を示す。
【０００６】
図示されるように、スイッチング素子ＳＷがオン状態である場合にセンス電圧が第１の閾値電圧ｖｒｅｆ１以上となる期間が遅延時間Ｄｅｌａｙ以上となることで、フェール信号ＦＬが出力され、スイッチング素子ＳＷが強制的にオフ状態とされる。一方、スイッチング素子ＳＷがオン状態である場合にセンス電圧が第２の閾値電圧ｖｒｅｆ２以上となると、スイッチング素子ＳＷのゲートに印加される電圧が低減されるため、センス電圧が低下する。ただし、これによっては、センス電圧が第１の閾値電圧ｖｒｅｆ１以下までは低下しないため、第１の閾値電圧ｖｒｅｆ１以上となる期間が遅延時間Ｄｅｌａｙ以上となることで、フェール信号ＦＬが出力され、スイッチング素子ＳＷが強制的にオフ状態とされる。
【特許文献１】特開平３−４０５１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、図６に示すように、スイッチング素子ＳＷがオフである場合にノイズの影響によりセンス電圧が上昇すると、これによりフェール信号ＦＬが出力されることとなる。このため、スイッチング素子ＳＷがオフ状態であって実際には過度の電流が流れていないにもかかわらず、過度の電流が流れたとしてマイコン等により異常時の処理がなされるおそれがある。
【０００８】
本発明は、上記課題を解決するためになされたものであり、その目的は、パワースイッチング素子の入出力端子間を流れる電流と相関を有する電気的な状態量の検出に基づき入出力端子間を流れる電流が閾値以上であると判断される場合に、パワースイッチング素子に過度の電流が流れる旨のフェール信号を生成するものにあって、ノイズの影響により誤ってフェール処理がなされることを好適に回避することのできる過電流保護回路及びこれを搭載する電力変換システムを提供することにある。
【課題を解決するための手段】
【０００９】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【００１０】
請求項１記載の発明は、パワースイッチング素子の入出力端子間を流れる電流と相関を有する電気的な状態量の検出値に基づき前記入出力端子間を流れる電流が閾値以上であると判断される場合、前記パワースイッチング素子に過度の電流が流れる旨のフェール信号を生成する過電流保護回路において、前記パワースイッチング素子がオフ状態である場合、前記フェール信号を無効とする無効化手段を備えることを特徴とする。
【００１１】
スイッチング素子がオフ状態である場合には、スイッチング素子の入出力端子間に過度の電流が流れることはない。このため、スイッチング素子がオフ状態であるにもかかわらず上記検出値に基づき入出力端子間に流れる電流が閾値以上であると判断される場合には、ノイズの影響による誤判断であると考えられる。上記発明では、この点に鑑み、スイッチング素子がオフ状態である場合にフェール信号を無効化することで、ノイズの影響により誤ってフェール処理がなされることを好適に回避することができる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、前記無効化手段は、前記パワースイッチング素子がオフ状態である場合、前記フェール信号の生成そのものを禁止する禁止手段であることを特徴とする。
【００１３】
上記発明では、スイッチング素子がオフ状態である場合、フェール信号の生成そのものを禁止することで、ノイズの影響により誤ってフェール処理がなされることを好適に回避することができる。
【００１４】
請求項３記載の発明は、請求項１又は２記載の発明において、前記パワースイッチング素子は、互いに直列接続された複数のスイッチング素子の１つであり、前記閾値は、前記互いに直列接続されたパワースイッチング素子のうちの隣接する複数のスイッチング素子に貫通電流が流れていることを判断するための値と、該値よりも小さい値とを含み、前記スイッチング素子がオン状態であるかオフ状態であるかにかかわらず、前記検出値が、前記貫通電流が流れていることを判断するための値以上である場合、前記スイッチング素子の導通制御端子を前記スイッチング素子の入出力端子を流れる電流を低減させる側に操作する操作手段を更に備えることを特徴とする。
【００１５】
隣接する複数のスイッチング素子に貫通電流が流れる場合には、単一のスイッチング素子に過度の電流が流れる場合と比較して、電流値が急激に大きくなり、且つその最大値もはるかに大きくなる傾向にある。このため、パワースイッチング素子がオン状態である場合に限って電流を制限したのでは、貫通電流がスイッチング素子の信頼性を低下させるほど大きくなることを十分に抑制することが困難となるおそれがある。上記発明では、この点に鑑み、上記操作手段を備えることで、貫通電流によりスイッチング素子の信頼性が低下する事態を好適に回避することができる。
【００１６】
なお、上記請求項３記載の発明は、前記無効化手段は、前記検出値が、前記貫通電流が流れていることを判断するための値以上である場合には、前記フェール信号を有効とすることを特徴としてもよい。
【００１７】
請求項４記載の発明は、請求項１〜３のいずれか１項に記載の発明において、前記パワースイッチング素子がオフ状態であるか否かを、前記パワースイッチング素子の駆動信号に基づき判断することを特徴とする。
【００１８】
上記発明では、駆動信号を用いることで、パワースイッチング素子がオフ状態であることを好適に判断することができる。
【００１９】
請求項５記載の発明は、請求項１〜４のいずれか１項に記載の発明において、前記パワースイッチング素子は、電力変換回路を構成する複数のスイッチング素子の１つであり、記電力変換回路は、前記フェール信号に基づきシャットダウンされるものであることを特徴とする。
【００２０】
上記発明では、フェール信号に基づき電力変換回路がシャットダウンされるために、スイッチング素子がオフ状態であるにもかかわらずノイズの影響によりフェール信号が生成されると、誤って電力変換回路がシャットダウンされることとなる。このため、スイッチング素子がオフ状態であるにもかかわらずフェール信号が生成されることによる不都合が大きい。このため、上記請求項１〜４のいずれかの発明の利用価値が特に高いものとなっている。
【００２１】
請求項６記載の発明は、請求項５記載の過電流保護回路と、前記電力変換回路とを備えることを特徴とする電力変換システムである。
【００２２】
上記電力変換システムは、上記過電流保護回路を備えるために、動作の信頼性が高いシステムである。
【発明を実施するための最良の形態】
【００２３】
以下、本発明にかかる過電流保護回路及び電力変換システムをハイブリッド車の高圧システムに適用した一実施形態について、図面を参照しつつ説明する。
【００２４】
図１に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。
【００２５】
図示されるように、モータジェネレータ１０の３つの相（Ｕ相、Ｖ相、Ｗ相）には、インバータ１２が接続されている。このインバータ１２は、３相インバータであり、高圧バッテリ１４の電圧をモータジェネレータ１０の３つの相に適宜印加する。詳しくは、インバータ１２は、３つの相のそれぞれと高圧バッテリ１４の正極側又は負極側とを導通させるべく、スイッチング素子ＳＷ１、ＳＷ２とスイッチング素子ＳＷ３，ＳＷ４とスイッチング素子ＳＷ５，ＳＷ６との並列接続体を備えて構成されている。そして、スイッチング素子ＳＷ１及びスイッチング素子ＳＷ２を直列接続する接続点がモータジェネレータ１０のＵ相と接続されている。また、スイッチング素子ＳＷ３及びスイッチング素子ＳＷ４を直列接続する接続点がモータジェネレータ１０のＶ相と接続されている。更に、スイッチング素子ＳＷ５及びスイッチング素子ＳＷ６を直列接続する接続点がモータジェネレータ１０のＷ相と接続されている。ちなみに、これらスイッチング素子ＳＷ１〜ＳＷ６は、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）によって構成されている。また、インバータ１２は、各スイッチング素子ＳＷ１〜ＳＷ６に逆並列に接続されたフライホイールダイオードＤ１〜Ｄ６を備えている。
【００２６】
上記スイッチング素子ＳＷ１〜ＳＷ６は、ドライバユニット１６を介して、低圧バッテリ１８を電力源とするマイクロコンピュータ（マイコン２０）により操作される。図２に、ドライバユニット１６のうち、スイッチング素子ＳＷ１〜ＳＷ６のいずれか１つ（以下、スイッチング素子ＳＷ）の駆動に関する構成部分を示す。
【００２７】
図示されるように、ドライバユニット１６は、スイッチング素子ＳＷの駆動に関して、駆動回路３０及び保護回路４０を備えている。
【００２８】
駆動回路３０は、スイッチング素子ＳＷの導通制御端子（ゲート）に電圧を印加するドライバ３１を備えている。ドライバ３１は、Ｐチャネルトランジスタ３１ｐ及びＮチャネルトランジスタ３１ｎの直列接続体である。ドライバ３１の両端には、コンデンサ３２が接続されている。そして、コンデンサ３２の両電極間には、駆動電圧生成回路３３が接続されている。駆動電圧生成回路３３は、ドライバ３１に印加する電圧を生成するものである。
【００２９】
駆動電圧生成回路３３は、トランス３３ａの１次側に、電源３３ｂ及びコンデンサ３３ｃが並列接続されるとともに、これらトランス３３ａと電源３３ｂ及びコンデンサ３３ｃとの間を導通及び遮断するスイッチング素子３３ｄが設けられている。また、トランス３３ａの２次側の出力電圧は、ダイオード３３ｅを介してコンデンサ３２に印加される。こうした構成によれば、スイッチング素子３３ｄのオン・オフ操作を時比率制御（デューティ制御）によって行なうことで、駆動電圧生成回路３３の出力電圧を可変設定することができ、コンデンサ３２に印加される電圧を可変設定することができる。これにより、ドライバ３１に印加される電圧を可変設定することができ、ひいてはスイッチング素子ＳＷのゲートに印加される電圧を可変設定することができる。
【００３０】
上記ドライバ３１は、上記マイコン２０からの駆動信号に応じて駆動される。詳しくは、フォトカプラ６０及び駆動ＩＣ３５により電力変換された駆動信号によって駆動される。駆動ＩＣ３５では、駆動信号がオン指令であるときには、Ｐチャネルトランジスタ３１ｐをオンして且つＮチャネルトランジスタ３１ｎをオフする。一方、駆動信号がオフ指令であるときには、Ｐチャネルトランジスタ３１ｐをオフして且つＮチャネルトランジスタ３１ｎをオンする。これにより、スイッチング素子ＳＷのオン指令時には、コンデンサ３２の電圧がスイッチング素子ＳＷのゲートＧに印加され、スイッチング素子ＳＷのオフ指令時には、スイッチング素子ＳＷのゲートＧはエミッタＥと同電位とされる。
【００３１】
スイッチング素子ＳＷは、そのコレクタＣ及びエミッタＥ間を流れる電流（コレクタ電流）と相関を有する微少な電流（センス電流）を出力するセンス端子ＳＴを備えている。そして、センス端子ＳＴは、上記保護回路４０と接続されている。
【００３２】
保護回路４０は、抵抗体（センス抵抗４１）を備えており、センス抵抗４１を介してセンス端子ＳＴをエミッタＥと接続する。センス抵抗４１による電圧降下量（センス電圧）は、センス電流に応じて定まる。このため、センス電圧は、スイッチング素子ＳＷを流れる電流（コレクタ電流Ｉｃ）によって定まることとなる。
【００３３】
センス抵抗４１には、抵抗体４２ａ及びコンデンサ４２ｂからなるＲＣフィルタ回路４２が並列接続されている。ＲＣフィルタ回路４２は、スイッチング素子ＳＷのオン操作直後にセンス電圧に重畳するノイズを除去する手段である。センス抵抗４１の両端の電圧、すなわちセンス電圧は、ＲＣフィルタ回路４２を介して過電流用比較器４３及び貫通電流用比較器４４のそれぞれの非反転入力端子に印加される。これら過電流用比較器４３及び貫通電流用比較器４４の反転入力端子には、互いに異なる２つの閾値電圧ｖｒｅｆ１及びｖｒｅｆ２がそれぞれ印加されている。これにより、過電流用比較器４３の出力信号は、センス電圧が閾値電圧ｖｒｅｆ１以上となることで論理「Ｈ」となり、貫通電流用比較器４４の出力信号は、センス電圧が閾値電圧ｖｒｅｆ２以上となることで論理「Ｈ」となる。
【００３４】
過電流用比較器４３の出力信号は、タイマラッチ４５に取り込まれる。タイマラッチ４５は、過電流用比較器４３の出力信号が論理「Ｈ」となる継続時間が規定時間Ｄｅｌａｙ１（例えば「４〜５μｓ」）となることで論理「Ｈ」の信号を出力する。一方、貫通電流用比較器４４の出力信号は、タイマラッチ４６に取り込まれる。タイマラッチ４６は、貫通電流用比較器４４の出力信号が論理「Ｈ」となる継続時間が規定時間Ｄｅｌａｙ２（＜Ｄｅｌａｙ１、例えば「０〜４μｓ」）となることで論理「Ｈ」の信号を出力する。
【００３５】
ＯＲ回路４７は、タイマラッチ４５の出力信号と、後述するＡＮＤ回路５２を介したタイマラッチ４６の出力信号とに基づく論理和信号を、遮断指令回路４８に出力する。遮断指令回路４８は、ＯＲ回路４７の出力信号が論理「Ｈ」であるときに、駆動ＩＣ３５及びソフト遮断回路４９を操作する。ソフト遮断回路４９は、抵抗体５０を介してスイッチング素子ＳＷのゲートＧ及びエミッタＥ間を導通及び遮断するＮチャネルトランジスタを備えて構成されている。そして、遮断指令回路４８では、ＯＲ回路４７の出力信号が論理「Ｈ」であるとき、駆動回路ＩＣを操作することでドライバ３１のＰチャネルトランジスタ３１ｐ及びＮチャネルトランジスタ３１ｎの双方を強制的にオフ状態とするとともに、ソフト遮断回路４９のＮチャネルトランジスタをオン状態とする。これにより、駆動信号によるスイッチング素子ＳＷのオン状態からオフ状態への切り替えよりも緩やかな切り替えを行なう。これは、抵抗体５０の抵抗値を予め調節することで可能となる。この設定は、通常時よりも大きな電流が流れる際にスイッチング素子を通常時と同一の速度でオフ状態に切り替えると、サージ電圧が過度に大きくなるおそれがあることに鑑みてなされるものである。
【００３６】
こうした構成によれば、センス電圧が閾値電圧ｖｒｅｆ１となる継続時間が規定時間Ｄｅｌａｙ１以上となるときや、センス電圧が閾値電圧ｖｒｅｆ２となる継続時間が規定時間Ｄｅｌａｙ２以上となるときに、スイッチング素子ＳＷを強制的にオフ状態（遮断状態）とすることができる。
【００３７】
上記貫通電流用比較器４４は、インバータ１２の上下アームの双方のスイッチング素子ＳＷがオンとなることで、これら直列接続された一対のスイッチング素子を貫通電流が流れる際、これを検出して対処するためのものである。これに対し、上記過電流用比較器４３は、インバータ１２のアームの一方のスイッチング素子ＳＷがオン状態である場合であって、このスイッチング素子ＳＷに過度の電流が流れる際、これを検出して対処するためのものである。ここで、スイッチング素子ＳＷに貫通電流が流れるときには、そうでないときと比較して、電流の増加速度が大きくなる。このため、貫通電流が流れる際には、これを迅速に検出し、スイッチング素子ＳＷを遮断することが望まれる。
【００３８】
このため、貫通電流用の規定時間Ｄｅｌａｙ２は、過電流用の規定時間Ｄｅｌａｙ１よりも短く設定する。また、貫通電流が流れる際には、スイッチング素子ＳＷを流れる電流が通常時よりも特に大きくなることから、貫通電流を判断するための電流の閾値Ｉｔｈ２（閾値電圧ｖｒｅｆ２と対応）は、一対のスイッチング素子ＳＷの一方がオン状態の場合の電流の閾値Ｉｔｈ１（閾値電圧ｖｒｅｆ１と対応）と比較して大きく設定する。
【００３９】
上記ＯＲ回路４７の出力信号は、更に、フェール信号生成回路５３に取り込まれる。フェール信号生成回路５３では、ＯＲ回路４７の出力信号が論理「Ｈ」となることで、フェール信号ＦＬを出力する。これにより、インバータ１２内の全てのスイッチング素子ＳＷ１〜ＳＷ６が強制的にオフ状態とされ、インバータ１２がシャットダウンされる。これは、各スイッチング素子ＳＷ１〜ＳＷ６の駆動信号を取り込むフォトカプラ６０を強制的にオフすることで行われる。すなわち、図示されるように、フォトカプラ６０のフォトダイオードのカソード側は接地されているとともに、アノード側は、抵抗体６４及びスイッチング素子６３を介して低圧側電源６２と接続されている。そして、このスイッチング素子６３の導通制御端子（ゲート）には、フェール信号ＦＬをトリガとしてシャットダウン信号ＳＤが印加されるようになっており、これによりスイッチング素子６３がオフ状態とされる。
【００４０】
図３に、上記フェール信号ＦＬをトリガとして、インバータ１２をシャットダウンするための回路構成を示す。図示されるように、各スイッチング素子ＳＷ１〜ＳＷ６のそれぞれに対応したフェール信号ＦＬは、各スイッチング素子ＳＷ１〜ＳＷ６のそれぞれに対応したフォトカプラ７０のオン状態及びオフ状態を切り替える。具体的には、フェール信号ＦＬが出力されていない正常時には、フォトカプラ７０はオン状態となり、フェール信号ＦＬが出力されると該当するフォトカプラ７０がオフ状態となる。これら６つのフォトカプラ７０の２次側は、互いに直列接続されており、直列接続体の一方の端は接地され、他方の端は、比較器７６の反転入力端子に接続されている。比較器７６の非反転入力端子には、低圧電源７２の電圧を抵抗体７４，７８にて分圧したものが印加されている。また、上記反転入力端子には、更に、抵抗体８０を介して、上記低圧電源７２が接続されている。
【００４１】
こうした構成において、フェール信号ＦＬが出力されない通常時には、比較器７６の反転入力端子が接地されるために、比較器７６の出力は、論理「Ｈ」となる。一方、スイッチング素子ＳＷ１〜ＳＷ６のそれぞれに対応する保護回路４０のうち少なくとも１つからフェール信号ＦＬが出力される場合には、少なくとも１つのフォトカプラ７０がオフ状態となるため、比較器７６の反転入力端子に印加される電圧の方が非反転入力端子に印加される電圧よりも高くなり、比較器７６の出力信号が論理「Ｌ」に反転する。比較器７６の出力信号は、マイコン２０に出力されるとともに、ＮＡＮＤ回路８２に出力される。
【００４２】
ＮＡＮＤ回路８２は、上記比較器７６の出力信号と、マイコン２０からのシャットダウン指令信号との論理積反転信号であるシャットダウン信号ＳＤを生成する。そして、このシャットダウン信号ＳＤは、上記フォトカプラ６０と低圧側電源６２とを遮断するスイッチング素子６３のゲートに印加される。ここで、マイコン２０からは、正常時には論理「Ｈ」の信号が出力されている。このため、フェール信号ＦＬが出力されない正常時には、シャットダウン信号ＳＤは論理「Ｌ」となり、スイッチング素子６３がオン状態となる。これに対し、フェール信号ＦＬが出力されると、比較器７６の出力信号が論理「Ｌ」となることでシャットダウン信号ＳＤが論理「Ｈ」となり、スイッチング素子６３がオフ状態となる。これにより、スイッチング素子ＳＷ１〜ＳＷ６の駆動信号が入力されるフォトカプラ６０の全てがオフ状態となり、インバータ１２がシャットダウンされる。
【００４３】
上記比較器７６の出力信号は、フェール信号として、マイコン２０に取り込まれる。マイコン２０では、比較器７６の出力信号が論理「Ｌ」となる時間が所定時間以上となることで、上記ＮＡＮＤ回路８２にシャットダウン指令信号（論理「Ｌ」信号）を出力するとともに、フォトカプラ６０に出力する駆動信号を全てオフとする。
【００４４】
上記構成によれば、スイッチング素子ＳＷ１〜ＳＷ６の少なくとも１つに過電流や貫通電流が流れると判断される場合、インバータ１２がシャットダウンされる。このため、例えばいずれかのスイッチング素子ＳＷがオフ状態であるにもかかわらず、ノイズの影響によりセンス電圧が第１の閾値電圧ｖｒｅｆ１を超える場合であっても、インバータ１２がシャットダウンされるおそれがある。
【００４５】
そこで本実施形態では、スイッチング素子ＳＷがオフ状態である場合には、センス電圧が閾値電圧ｖｒｅｆ１以上となることに基づくフェール信号ＦＬの生成を禁止する。詳しくは、先の図２に示すタイマラッチ４５の出力信号が論理「Ｈ」である場合、スイッチング素子ＳＷがオン状態である場合に限って、これをＯＲ回路４７に出力するようにする。具体的には、図示されるように、タイマラッチ４５の出力信号と、フォトカプラ６０の出力信号をインバータ５１により論理反転させた信号との論理積信号をＡＮＤ回路５２からＯＲ回路４７に出力する構成とする。ここで、インバータ５１は、フォトカプラ６０の出力信号の論理値が、スイッチング素子ＳＷのオン指令が論理「Ｈ」と対応する駆動信号の論理値を反転させたものとなることに鑑みて設けた。
【００４６】
こうした構成によれば、スイッチング素子ＳＷがオフ状態である場合には、ＡＮＤ回路５２の出力が論理「Ｌ」となるため、センス電圧が第１の閾値電圧ｖｒｅｆ１以上となっても、第２の閾値電圧ｖｒｅｆ２以上とならない限りＯＲ回路４７の出力が論理「Ｈ」となることはない。
【００４７】
図４に、本実施形態にかかる保護回路の動作を示す。詳しくは、図４（ａ）に、センス電圧の推移を示し、図４（ｂ）に、スイッチング素子ＳＷのゲートに印加される電圧の推移を示し、図４（ｃ）に、フェール信号ＦＬの推移を示し、図４（ｄ）に、駆動信号の推移を示す。
【００４８】
図示されるように、スイッチング素子ＳＷがオン状態である場合にセンス電圧が第１の閾値電圧ｖｒｅｆ１以上となる期間が規定時間Ｄｅｌａｙ１以上となることで、フェール信号ＦＬが出力され、スイッチング素子ＳＷが強制的にオフ状態とされる。また、スイッチング素子ＳＷがオン状態である場合にセンス電圧が第２の閾値電圧ｖｒｅｆ２以上となる期間が規定時間Ｄｅｌａｙ２以上となる場合にも、フェール信号ＦＬが出力され、スイッチング素子ＳＷが強制的にオフ状態とされる。ただし、スイッチング素子ＳＷがオフ状態である場合にノイズの影響でセンス電圧が第１の閾値電圧ｖｒｅｆ１以上となっても、第２の閾値電圧ｖｒｅｆ２以上とならない限り、フェール信号ＦＬは生成されず、インバータ１２がシャットダウンされることはない。
【００４９】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００５０】
（１）スイッチング素子ＳＷがオフ状態である場合、フェール信号ＦＬの生成そのものを禁止した。これにより、ノイズの影響により誤ってフェール処理（インバータ１２のシャットダウン）がなされることを好適に回避することができる。
【００５１】
（２）スイッチング素子ＳＷがオン状態であるかオフ状態であるかにかかわらず、センス電圧が第２の閾値電圧ｖｒｅｆ２以上である場合、スイッチング素子ＳＷのゲートの電荷を放電させた。上述したように、貫通電流が流れる場合には、単一のスイッチング素子に過度の電流が流れる場合と比較して、電流値が急激に大きくなり、且つその最大値もはるかに大きくなる傾向にある。このため、スイッチング素子がオン状態である場合に限って電流を制限したのでは、貫通電流がスイッチング素子の信頼性を低下させるほど大きくなることを十分に抑制することが困難となるおそれがある。この点、上記設定により、貫通電流がスイッチング素子の信頼性を低下させることを好適に回避することができる。
【００５２】
（３）スイッチング素子ＳＷがオフ状態であるか否かを、スイッチング素子ＳＷの駆動信号に基づき判断した。これにより、スイッチング素子ＳＷがオフ状態であることを好適に判断することができる。
【００５３】
（４）フェール信号ＦＬに基づき、インバータ１２をシャットダウンした。このため、スイッチング素子ＳＷがオフ状態であるにもかかわらずフェール信号が生成されることによる不都合が大きい。このため、本発明の利用価値が特に高いものとなっている。
【００５４】
（その他の実施形態）
なお、上記実施形態は、以下のように変更して実施してもよい。
【００５５】
・上記実施形態では、スイッチング素子ＳＷがオフ状態である場合にフェール信号ＦＬを無効化すべく、タイマラッチ４５の出力信号と駆動信号との論理積信号をＯＲ回路４７に出力したが、これに限らず、例えば過電流用比較器４３の出力信号と駆動信号との論理積信号をタイマラッチ４５に出力してもよい。また、フェール信号生成回路５３の出力信号と駆動信号との論理積信号をフェール信号ＦＬとしてもよい。
【００５６】
・スイッチング素子ＳＷがオフ状態であることを判断するための信号としては、上記フォトカプラ６０の出力信号に限らない。例えばドライバ３１の出力信号であってもよい。
【００５７】
・上記実施形態では、貫通電流が流れると判断される場合（センス電圧が第２の閾値電圧ｖｒｅｆ２以上と判断される場合）には、フェール信号を有効としたがこれに限らない。貫通電流が流れると判断される場合に同貫通電流が流れていると判断されるスイッチング素子をオフする保護機能を備えるなら、フェール信号を無効としてもスイッチング素子ＳＷにその信頼性の低下が懸念される電流が流れることを好適に回避することはできる。
【００５８】
・スイッチング素子ＳＷの保護機能としては、スイッチング素子ＳＷをオフとする機能に限らない。例えば、スイッチング素子ＳＷの導通制御端子に出力する信号を、スイッチング素子ＳＷの入出力端子間を流れる電流を低減（制限）する側の値とするものであってもよい。
【００５９】
・保護回路４０としては、貫通電流用比較器４４及びタイマラッチ４６を備えないものであってもよい。また、フェール信号ＦＬをトリガとして、インバータ１２の全スイッチング素子ＳＷ１〜ＳＷ６をオフ状態とする先の図３に示した専用の回路を備えるなら、マイコン２０がフェール信号に基づきＮＡＮＤ回路８６にシャットダウン指令信号を出力する機能を備えなくてもよい。また、これに代えて、スイッチング素子ＳＷ１〜ＳＷ６のいずれかにおいて過電流が流れる場合、過電流の流れたスイッチング素子のみをオフ状態とするための回路を備えるとともに、フェール信号をマイコン２０に出力するようにしてもよい。これらの場合であれ、本発明を適用することで、ノイズの影響でインバータ１２がシャットダウンされることを回避することはできる。更に、フェール信号に基づきインバータ１２をシャットダウンするものにも限らない。例えばフェール信号に基づき、異常が生じた旨を外部(ユーザ)に通知するものであってもよい。なお、先の図３に示したシャットダウン用の専用の回路を備えずフェール信号をマイコン２０に出力する構成の場合、スイッチング素子ＳＷがオフ状態である場合にフェール信号の生成を禁止する代わりに、マイコン２０に取り込まれるフェール信号を無効化してもよい。
【００６０】
・スイッチング素子ＳＷの入出力端子間を流れる電流と相関を有する電気的な状態量としては、上記実施形態で例示したものに限らない。例えば特許第３３６７６９９号公報に見られるように、コレクタ及びエミッタ間の電圧であってもよい。
【００６１】
・車載電力変換回路としては、インバータ１２に限らず、例えば高圧バッテリ１４の電圧を降圧して低圧バッテリ１８に出力するＤＣＤＣコンバータであってもよい。更に、車載電力変換回路の保護回路に限らない。要は、パワースイッチング素子に過度の電流が流れる場合にフェール信号を生成するものにあっては、ノイズの影響に起因して誤ってフェール処理がされることを回避するために、本発明を適用することは有効である。
【図面の簡単な説明】
【００６２】
【図１】一実施形態にかかるシステム図。
【図２】同実施形態にかかる過電流保護回路の回路構成を示す回路図。
【図３】同実施形態にかかるインバータをシャットダウンする回路構成を示す回路図。
【図４】同実施形態にかかる過電流保護態様を示すタイムチャート。
【図５】従来の過電流保護回路の回路構成を示す回路図。
【図６】上記従来の過電流保護態様を示すタイムチャート。
【符号の説明】
【００６３】
４１…センス抵抗、４３…過電流用比較器、４４…貫通電流用比較器、４５，４６…タイマラッチ、５２…ＡＮＤ回路（禁止手段の一実施形態）、ＳＷ…スイッチング素子。
【図１】
2009060358.tif 000003
【図２】
2009060358.tif 000004
【図３】
2009060358.tif 000005
【図４】
2009060358.tif 000006
【図５】
2009060358.tif 000007
【図６】
2009060358.tif 000008