(57)【要約】【課題】突起構造と半導体素子の電極とを接続する構造において、半導体素子とプリント配線基板との間の接続信頼性を向上させる。【解決手段】素子搭載用基板１０を構成する配線層１４と電気的に接続され、配線層１４の端部において配線層１４から突出している突起電極１６の構造である。この突起電極１６の構造は、配線層１４が延在する側の突起電極１６の側面１６ａが突起電極１６の反対側の側面１６ｂよりも傾斜が緩やかとなっている。【選択図】図１
2009212114.tif 000002
【特許請求の範囲】
【請求項１】
素子搭載用基板を構成する配線層と電気的に接続され、前記配線層の端部において前記配線層から突出している突起電極の構造であって、
前記配線層が延在する側の前記突起電極の側面は、前記配線層が延在する側と反対側の側面よりも傾斜が緩やかであることを特徴とする突起電極の構造。
【請求項２】
前記配線層が延在する側の前記突起電極の側面は、その曲率が前記反対側の側面における曲率よりも大きいことを特徴とする請求項１に記載の突起電極の構造。
【請求項３】
配線層が延在する側の前記突起電極の側面における、先端側端部から配線層側端部までの突起電極の突出方向に直交する方向の距離が、前記反対側の側面における、先端側端部から配線層側端部までの突起電極の突出方向に直交する方向の距離に対して、１．０倍より大きく３．５倍以下であることを特徴とする請求項１または２に記載の突起電極の構造。
【請求項４】
前記突起電極と前記配線層とが一体成形されていることを特徴とする請求項１ないし３のいずれか１項に記載の突起電極の構造。
【請求項５】
絶縁樹脂層と、
前記絶縁樹脂層の一方の主表面に設けられた配線層と、
前記配線層と電気的に接続され、前記配線層の端部において前記配線層から前記絶縁樹脂層側に突出している突起電極と、を備え、
前記突起電極は、請求項１ないし４のいずれか１項に記載の構造を有することを特徴とする素子搭載用基板。
【請求項６】
前記絶縁樹脂層は、平面視略四角形形状であり、
前記突起電極は、前記絶縁樹脂層の周縁部に配置され、
少なくとも前記絶縁樹脂層の角部から最短の距離にある前記突起電極が請求項１ないし４のいずれか１項に記載の構造を有することを特徴とする請求項５に記載の素子搭載用基板。
【請求項７】
請求項５または６に記載の素子搭載用基板と、
前記突起電極に対向する素子電極が設けられた半導体素子と、
を備え、
前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続されていることを特徴とする半導体モジュール。
【請求項８】
請求項７に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
【請求項９】
金属板の一方の主表面に、一方の側面が反対側の側面よりも傾斜が緩やかな突起電極を形成する工程と、
前記突起電極が形成された側の前記金属板の主表面に絶縁樹脂層を積層する工程と、
前記金属板を選択的に除去して、前記一方の側面側に延在するように配線層を形成する工程と、
を含むことを特徴とする素子搭載用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器に関する。
【背景技術】
【０００２】
半導体素子の表面実装方法として、半導体素子の電極にはんだバンプを形成し、はんだバンプとプリント配線基板の電極パッドとを接続するフリップチップ実装方法が知られている。また、フリップチップ実装方法を採用した構造としては、たとえばＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）構造が知られている。
【０００３】
一方、近年の電子機器の小型化、高機能化に伴い、半導体素子のさらなる小型化が求められている。半導体素子の小型化に伴い、プリント配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。ところがフリップチップ実装方法では、はんだバンプ自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、電極の狭ピッチ化に限界があった。このような限界を克服するための構造として、銅などの金属からなる配線層に形成した突起構造を電極またはビアとし、基材にエポキシ樹脂などの絶縁樹脂層を介して半導体素子を実装し、突起構造に半導体素子の電極を接続する構造が知られている（特許文献１参照）。
【特許文献１】特開２００４−３４９３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、配線層に形成した突起構造と半導体素子の電極とを接続する上述の構造では、一般に突起構造を構成する材料として導電性を有する銅などの金属が採用される。そのため、配線層あるいは突起構造と絶縁樹脂層とでは熱膨張係数が異なる。その結果、熱処理や使用環境における温度変化によって熱応力が発生し、この熱応力が突起構造に集中してしまうおそれがあった。そして、これにより、突起構造にクラック（亀裂）が発生し、半導体素子とプリント配線基板との間の接続信頼性が低下するおそれがあった。
【０００５】
本発明はこうした状況に鑑みてなされたものであり、その目的は、突起構造と半導体素子の電極とを接続する構造において、半導体素子とプリント配線基板との間の接続信頼性を向上させる技術の提供にある。
【課題を解決するための手段】
【０００６】
本発明者らは、上記課題の解決法を求めて鋭意努力した結果、配線層が延在する側の突起電極の側面に、反対側の側面よりもより熱応力が集中することを見出した。また、絶縁樹脂層が平面視略四角形形状である場合、絶縁樹脂層の角部に配置された突起電極における配線層が延在する側の側面に熱応力が集中することを見出した。本発明者らは、これらの知見に基づいて、本発明を完成させるに至った。
【０００７】
上記課題を解決するために、本発明のある態様は突起電極の構造である。この突起電極の構造は、素子搭載用基板を構成する配線層と電気的に接続され、配線層の端部において配線層から突出している突起電極の構造であって、配線層が延在する側の突起電極の側面は、配線層が延在する側と反対側の側面よりも傾斜が緩やかであることを特徴とする。
【０００８】
この態様によれば、突起構造と半導体素子の電極とを接続する構造において、半導体素子とプリント配線基板との間の接続信頼性が向上する。
【０００９】
上記態様において、配線層が延在する側の突起電極の側面は、その曲率が反対側の側面における曲率よりも大きくてもよい。
【００１０】
上記態様において、配線層が延在する側の突起電極の側面における、先端側端部から配線層側端部までの突起電極の突出方向に直交する方向の距離が、反対側の側面における、先端側端部から配線層側端部までの突起電極の突出方向に直交する方向の距離に対して、１．０倍より大きく３．５倍以下であってもよい。
【００１１】
上記態様において、突起電極と配線層とが一体成形されていてもよい。
【００１２】
本発明の他の態様は素子搭載用基板である。この素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続され、配線層の端部において配線層から絶縁樹脂層側に突出している突起電極と、を備え、突起電極は、上述したいずれかの態様を有することを特徴とする。
【００１３】
上記態様において、絶縁樹脂層は、平面視略四角形形状であり、突起電極は、絶縁樹脂層の周縁部に配置され、少なくとも絶縁樹脂層の角部から最短の距離にある突起電極が上述したいずれかの態様を有していてもよい。
【００１４】
本発明のさらに他の態様は、半導体モジュールである。この半導体モジュールは、上述したいずれかの態様の素子搭載用基板と、突起電極に対向する素子電極が設けられた半導体素子と、を備え、突起電極が絶縁樹脂層を貫通し、突起電極と素子電極とが電気的に接続されている。
【００１５】
本発明のさらに他の態様は、携帯機器である。この携帯機器は、上述の態様の半導体モジュールを搭載している。
【００１６】
本発明のさらに他の態様は、素子搭載用基板の製造方法である。この素子搭載用基板の製造方法は、金属板の一方の主表面に、一方の側面が反対側の側面よりも傾斜が緩やかな突起電極を形成する工程と、突起電極が形成された側の金属板の主表面に絶縁樹脂層を積層する工程と、金属板を選択的に除去して、一方の側面側に延在するように配線層を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、突起構造と半導体素子の電極とを接続する構造において、半導体素子とプリント配線基板との間の接続信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１９】
（実施形態１）
図１は、実施形態１に係る突起電極の構造を備えた素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示す概略断面図である。半導体モジュール３０は、素子搭載用基板１０およびこれに搭載された半導体素子５０を備える。
【００２０】
素子搭載用基板１０は、絶縁樹脂層１２と、絶縁樹脂層１２の一方の主表面Ｓ１に設けられた配線層１４と、配線層１４と電気的に接続され、配線層１４の端部において配線層１４から絶縁樹脂層１２側に突出している突起電極１６とを備える。
【００２１】
絶縁樹脂層１２は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層１２に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度１６０℃、圧力８Ｍｐａの条件下で、粘度が１ｋＰａ・ｓの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度１６０℃の条件下で、５〜１５Ｍｐａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。これに対して、熱硬化前のＢステージのエポキシ樹脂は、ガラス転移温度Ｔｇ以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。
【００２２】
配線層１４は、絶縁樹脂層１２の一方の主表面Ｓ１に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層１４には、その端部において突起電極１６が絶縁樹脂層１２側に突設されている。配線層１４と突起電極１６とは一体成型されていることが好ましい。これによれば、熱応力による配線層１４と突起電極１６との界面におけるクラックの発生などを防止でき、また配線層１４と突起電極１６とが別体であるときに比べて両者の接続が確実であり、さらに、素子電極５２と配線層１４との電気的な接続を、配線層１４を圧着するのと同時にできることから工程数が増大しないという効果を奏する。配線層１４の絶縁樹脂層１２と反対側の主表面には、配線層１４の酸化などを防ぐための保護層１８が設けられている。保護層１８としては、ソルダーレジスト層などが挙げられる。保護層１８の所定の領域には開口部１８ａが形成されており、開口部１８ａによって配線層１４の一部が露出している。開口部１８ａ内には外部接続電極としてのはんだバンプ２０が形成され、はんだバンプ２０と配線層１４とが電気的に接続されている。はんだバンプ２０を形成する位置、すなわち開口部１８ａの形成領域は、たとえば再配線で引き回した先の端部である。
【００２３】
図２（Ａ）、（Ｂ）は、突起電極１６の形状を説明するための概略図である。図２（Ａ）は突起電極１６および配線層１４の概略斜視図であり、図２（Ｂ）は突起電極１６の概略断面図である。
【００２４】
図２（Ａ）、（Ｂ）に示すように、突起電極１６はその全体的な形状が、先端に近づくにつれて径が細くなっており、配線層１４が延在する側の側面１６ａが、反対側の側面１６ｂよりも傾斜が緩やかとなっている。突起電極１６の平面視形状は、本実施形態では楕円形を含む略丸型であるが、特にこれに限定されず、たとえば四角形などの多角形であってもよい。また、配線層１４の突起電極１６と反対側（図中左側）には、突起電極１６が形成される側と反対側の表面にはんだバンプ２０が配置される、配線を兼ねたランド領域１４ａが形成されている。
【００２５】
配線層１４の端部において突出している突起電極１６は、熱処理や使用環境における温度変化によって熱応力が発生した場合、熱応力が突起電極１６の配線層１４が延在する側に集中してしまう傾向がある。そのため、突起電極１６は、配線層１４が延在する側の側面１６ａが、配線層１４が延在する側と反対側の側面１６ｂよりも傾斜が緩やかとなっている。また、好ましくは突起電極１６は、配線層１４が延在する側の側面１６ａの曲率が反対側の側面１６ｂにおける曲率よりも大きくなっている。側面１６ａが側面１６ｂよりも大きな曲率を有する場合、高さｈの位置にある側面１６ａ上の点１６ａｒは、側面１６ａの先端側端部１６ａｐから点１６ａｒまでの突起電極１６の突出方向に直交する方向の距離Ｒａｒが以下の式を満たす範囲に含まれる。
０≦Ｒａｒ≦Ｒａｑ・（１−ｈ／Ｈ）
ここで、Ｒａｑは、側面１６ａの先端側端部１６ａｐから配線層側端部１６ａｑまでの突起電極１６の突出方向に直交する方向の距離、Ｈは突起電極１６の高さである。
【００２６】
また、配線層１４が延在する側の側面１６ａにおける、先端側端部１６ａｐから配線層側端部１６ａｑまでの突起電極１６の突出方向に直交する方向の距離Ｒａｑが、反対側の側面１６ｂにおける、先端側端部１６ｂｐから配線層側端部１６ｂｑまでの突起電極１６の突出方向に直交する方向の距離Ｒｂｑに対して、１．０倍より大きく３．５倍以下であることが好ましい。
【００２７】
また、突起電極１６の表面には、たとえば電解めっき法あるいは無電解めっき法により形成された、ニッケル（Ｎｉ）／金（Ａｕ）めっき層などの金属層１７が被覆されていてもよい。本実施形態における金属層１７の被覆領域は、突起電極１６の側面の一部と頂部面となっているが、特にこれに限定されず、たとえば頂部面のみであってもよい。
【００２８】
上述の構成を備えた素子搭載用基板１０に半導体素子５０が搭載されて半導体モジュール３０が形成される。本実施形態の半導体モジュール３０は、素子搭載用基板１０の突起電極１６と、半導体素子５０の素子電極５２とが絶縁樹脂層１２を介して電気的に接続された構造である。
【００２９】
半導体素子５０は、突起電極１６のそれぞれに対向する素子電極５２を有する。また、絶縁樹脂層１２に接する側の半導体素子５０の主表面には、素子電極５２が露出するように開口が設けられた素子保護層５４が積層されている。素子電極５２の表面には、Ｎｉ／Ａｕめっき層などの金属層が被覆されていてもよい。半導体素子５０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。素子保護層５４の具体例としては、ポリイミド層が挙げられる。また、素子電極５２には、たとえばアルミニウム（Ａｌ）が用いられる。
【００３０】
本実施形態においては、絶縁樹脂層１２が、素子搭載用基板１０と半導体素子５０との間に設けられ、素子搭載用基板１０が絶縁樹脂層１２の一方の主表面Ｓ１に圧着し、半導体素子５０が他方の主表面に圧着している。そして、突起電極１６が、絶縁樹脂層１２を貫通して、半導体素子５０に設けられた素子電極５２と電気的に接続されている。絶縁樹脂層１２は、加圧により塑性流動を起こす材料からなるため、素子搭載用基板１０、絶縁樹脂層１２および半導体素子５０がこの順で一体化された状態において、突起電極１６と素子電極５２との間に絶縁樹脂層１２の残膜が介在することが抑制され、接続信頼性の向上が図られる。
【００３１】
（素子搭載用基板および半導体モジュールの製造方法）
図３（Ａ）〜（Ｆ）は、突起電極１６の形成方法を示す工程断面図である。
【００３２】
図３（Ａ）に示すように、少なくとも、突起電極１６の高さと配線層１４の厚さとの和より大きい厚さを有する金属板としての銅板１３を用意する。
【００３３】
次に、図３（Ｂ）に示すように、リソグラフィ法により、突起電極１６のパターンに合わせてレジスト７０を選択的に形成する。具体的には、ラミネーター装置を用いて銅板１３に所定膜厚のレジスト膜を貼り付け、突起電極１６のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板１３の上にレジスト７０が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板１３の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
【００３４】
図４は、レジスト７０の概略平面図である。図４に示すように、レジスト７０は平面視略涙滴形状であり、その突起部７０ａが後に形成される配線層１４の予定延在方向に向けて配置される。
【００３５】
次に、図３（Ｃ）に示すように、レジスト７０をマスクとして、銅板１３に所定のパターンの突起電極１６を形成する。具体的には、レジスト７０をマスクとして銅板１３をエッチングすることにより、所定のパターンを有する突起電極１６を形成する。平面視略涙滴形状のレジスト７０における突起部７０ａの存在によって、突起電極１６の一方の側面１６ａが反対側の側面１６ｂよりも傾斜が緩やかとなる。突起電極１６を形成した後、レジスト７０を剥離剤を用いて剥離する。
【００３６】
次に、図３（Ｄ）に示すように、銅板１３の突起電極１６が形成された側の主表面に、所定高さまでレジスト７１を積層する。積層するレジスト７１の高さは、金属層１７の被覆領域に応じた高さである。
【００３７】
次に、図３（Ｅ）に示すように、突起電極１６の露出している部分に金属層１７を形成する。金属層１７は、たとえば電解めっき法または無電解めっき法によりＮｉ／Ａｕの金属層として形成する。電解めっき法または無電解めっき法により金属層１７を形成すると、金属層１７を形成する金属の結晶粒の向きが、素子電極５２の接触面に対して垂直方向に並ぶ。このため、素子電極５２と圧着した際に素子電極５２にかかる圧力を金属層１７が吸収することができ、これにより素子電極５２にダメージを与えるおそれを低減することができる。また、金属層１７を構成する金属層は、Ｎｉ層が突起電極１６と接する側に、Ａｕ層が素子電極５２と接する側となるように形成される。なお、金属層１７の形成方法としては、特にこれに限定されず、たとえば銅ペースト、銀ペースト、金ペーストなどの導電性ペーストを用いて形成してもよい。
【００３８】
次に、図３（Ｆ）に示すように、レジスト７１を剥離剤を用いて剥離する。以上説明した工程により、銅板１３に突起電極１６が形成される。本実施形態の突起電極１６における基底部の径、頂部の径、高さは、たとえばそれぞれ、１００〜２２５μｍφ、６０μｍφ、４０μｍである。
【００３９】
図５（Ａ）〜（Ｆ）は、配線層１４の形成方法、突起電極１６と素子電極５２との接続方法を示す工程断面図である。
【００４０】
図５（Ａ）に示すように、突起電極１６が絶縁樹脂層１２側を向くようにして、銅板１３を絶縁樹脂層１２の一方の主表面Ｓ１側に配置する。また、突起電極１６に対向する素子電極５２が設けられた半導体素子５０を、絶縁樹脂層１２の他方の主表面に配置する。絶縁樹脂層１２の厚さは突起電極１６の高さ程度であり、約４０μｍである。そして、プレス装置を用いて、銅板１３と半導体素子５０とを、絶縁樹脂層１２を介して圧着する。プレス加工時の圧力および温度は、それぞれ約５Ｍｐａおよび２００℃である。
【００４１】
プレス加工により、絶縁樹脂層１２が塑性流動を起こし、突起電極１６が絶縁樹脂層１２を貫通する。そして、図５（Ｂ）に示すように、銅板１３、絶縁樹脂層１２および半導体素子５０が一体化され、突起電極１６と素子電極５２とが圧着して、突起電極１６と素子電極５２とが電気的に接続される。突起電極１６は、その全体的な形状が先端に近づくにつれて径が細くなるような形状であるため、突起電極１６が絶縁樹脂層１２をスムースに貫通する。本実施形態では、銅板１３を絶縁樹脂層１２に圧着することで、突起電極１６が形成された側の銅板１３の主表面に絶縁樹脂層１２を積層している。
【００４２】
次に、図５（Ｃ）に示すように、リソグラフィ法により、絶縁樹脂層１２と反対側の銅板１３の主表面に、配線層１４のパターンに合わせてレジスト７２を選択的に形成する。
【００４３】
次に、図５（Ｄ）に示すように、レジスト７２をマスクとして銅板１３の主表面をエッチングして、銅板１３に所定のパターンの配線層１４を形成する。その後レジストを剥離する。本実施形態における配線層１４の厚さは約２０μｍである。
【００４４】
次に、図５（Ｅ）に示すように、リソグラフィー法により、はんだバンプ２０の形成位置に対応する領域に開口部１８ａを有する保護層１８を、絶縁樹脂層１２と反対側の配線層１４の主表面に形成する。
【００４５】
次に、図５（Ｆ）に示すように、配線層１４の一部であるランド領域１４ａの開口部１８ａ内にはんだバンプ２０を形成する。
【００４６】
以上説明した製造工程により、半導体モジュール３０が形成される。また、半導体素子５０を搭載しなかった場合には、素子搭載用基板１０が得られる。
【００４７】
図６（Ａ）、（Ｂ）は、突起電極１６の側面１６ａの形状を説明するための図である。図６（Ａ）の縦軸は突起電極１６が設けられている側の配線層１４の表面からの高さであり、横軸は突起電極１６の突出方向に直交する方向の先端側端部１６ａｐからの距離である（側面１６ｂについては先端側端部１６ｂｐからの距離）。また、図６（Ｂ）の縦軸は曲率であり、横軸は突起電極１６が設けられている側の配線層１４の表面からの高さである。
【００４８】
図６に示すように、本実施形態の突起電極１６はたとえばＡ〜Ｃの３つのパターンの側面１６ａを有している。すなわち、図６（Ａ）に示すように、パターンＡ〜Ｃの側面１６ａは、それぞれ図２（Ｂ）に示す距離Ｒａｑが４５μｍ、点１６ａｒの高さｈが２０μｍ、距離Ｒａｒが５、８、１０μｍである。また、突起電極１６の高さＨは４０μｍである。配線層１４が延在する側の突起電極１６の側面１６ａは、反対側の側面１６ｂよりも傾斜が緩やかとなっている。そして、図６（Ｂ）に示すように、各パターンの側面１６ａは、その曲率が反対側の側面１６ｂにおける曲率よりも大きくなっている。このように、突起電極１６における配線層１４が延在する側の側面１６ａの傾斜を、反対側の側面１６ｂの傾斜よりも緩やかにすることで、側面１６ａに集中する熱応力を分散させることができる。また、側面１６ａの曲率を側面１６ｂの曲率よりも大きくすることで、より熱応力を分散させることができる。
【００４９】
図７は、温度を２５℃から１２５℃まで変化させた雰囲気下における、突起電極１６の側面１６ａの形状と突起電極１６に生じる熱応力の変化との関係を示すグラフである。図７は、側面１６ａと側面１６ｂとが対称形状であった場合における側面１６ａの配線層側端部１６ａｑに生じた熱応力を１．０として、図２（Ｂ）に示す距離Ｒａｒと距離Ｒａｑとを変化させた場合における配線層側端部１６ａｑに生じる熱応力の相対変化を示している。なお、図７に示す結果は、図２（Ａ）に示すように配線層１４におけるはんだバンプ２０の形成領域から突起電極１６の形成領域まで、配線層１４が直線状に延びた構造を有している場合のものである。また、点１６ａｒの高さｈは２０μｍとした。
【００５０】
図７に示すように、距離Ｒａｒの値が５、８、１０μｍのいずれの場合であっても、先端側端部１６ａｐから配線層側端部１６ａｑまでの突起電極１６の突出方向に直交する方向の距離Ｒａｑが、反対側の側面１６ｂにおける、対応する距離Ｒｂｑに対して、１．０倍より大きく３．５倍以下であった場合に、配線層側端部１６ａｑに生じた熱応力が小さくなることが分かる。よって、この場合には、突起電極１６の側面１６ａに生じる熱応力をより低減することができる。
【００５１】
図８は、突起電極１６が突出する側から見た素子搭載用基板１０の平面模式図である。
【００５２】
図８に示すように、絶縁樹脂層１２は平面視で略四角形形状であり、突起電極１６は絶縁樹脂層１２の周縁部に配置されている。上述のように、このような形状では絶縁樹脂層１２の角部１２ａに配置された突起電極１６における配線層１４が延在する側の側面１６ａに熱応力が特に集中してしまう。そのため、少なくとも絶縁樹脂層１２の角部１２ａから最短の距離にある突起電極１６において、配線層１４が延在する側の側面１６ａに上述のような構成を持たせることが好ましい。
【００５３】
以上説明したように、本実施形態の突起電極１６の構造は、配線層１４が延在する側の側面１６ａが、反対側の側面１６ｂよりも傾斜が緩やかとなっている。また、好ましくは側面１６ａの曲率が側面１６ｂの曲率よりも大きくなっている。さらに、好ましくは先端側端部１６ａｐから配線層側端部１６ａｑまでの突起電極１６の突出方向に直交する方向の距離Ｒａｑが、反対側の側面１６ｂにおける、対応する距離Ｒｂｑに対して、１．０倍より大きく３．５倍以下である。これにより、半導体モジュール３０の製造工程や、半導体モジュール３０のプリント配線基板への実装工程、あるいは使用環境下などにおいて熱応力が発生した場合であっても、突起電極１６への熱応力の集中を緩和することができる。そのため、熱応力による突起電極１６へのクラック（亀裂）の発生あるいは破壊などが抑制され、素子搭載用基板１０と半導体素子５０との接続信頼性が向上する。さらには、半導体モジュール３０をプリント配線基板に実装した場合に、半導体素子５０とプリント配線基板との間の接続信頼性が向上する。また、突起電極１６などの破壊を防ぐことができるため、半導体モジュールの製造歩留まりを高くでき、半導体モジュールの製造コストを低減することができる。
【００５４】
（実施形態２）
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【００５５】
図９は本発明の実施形態に係る半導体モジュール３０を備えた携帯電話の構成を示す図である。携帯電話１１１は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部１２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部１２２やマイク部１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュール３０はこうした携帯電話１１１の内部に搭載されている。
【００５６】
図１０は図９に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。本発明の各実施形態に係る半導体モジュール３０は、はんだバンプ２０を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体モジュール３０の裏面側（はんだバンプ２０とは反対側の面）には金属基板などの放熱基板１１６が設けられ、たとえば、半導体モジュール３０から発生する熱を第１の筐体１１２内部に篭もらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。
【００５７】
本発明の実施形態に係る突起電極１６の構造を有する素子搭載用基板１０および半導体モジュール３０によれば、半導体モジュール３０のプリント配線基板への実装信頼性が向上する。そのため、こうした半導体モジュール３０を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。
【００５８】
本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。
【００５９】
たとえば、上述の実施形態では、素子搭載用基板の配線層は単層であったが、これに限定されず、配線層はさらに多層化したものであってもよい。
【００６０】
また、本発明の構成は、ウエハレベルＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。
【図面の簡単な説明】
【００６１】
【図１】実施形態１に係る素子搭載用基板および半導体モジュールの構成を示す概略断面図である。
【図２】図２（Ａ）、（Ｂ）は、突起電極の形状を説明するための概略図である。
【図３】図３（Ａ）〜（Ｆ）は、突起電極の形成方法を示す工程断面図である。
【図４】レジストの概略平面図である。
【図５】図５（Ａ）〜（Ｆ）は、配線層の形成方法、突起電極と素子電極との接続方法を示す工程断面図である。
【図６】図６（Ａ）、（Ｂ）は、突起電極の側面の形状を説明するための図である。
【図７】温度を２５℃から１２５℃まで変化させた雰囲気下における、突起電極の側面の形状と突起電極に生じる熱応力の変化との関係を示すグラフである。
【図８】突起電極が突出する側から見た素子搭載用基板の平面模式図である。
【図９】実施形態２に係る携帯電話の構成を示す図である。
【図１０】携帯電話の部分断面図である。
【符号の説明】
【００６２】
１０  素子搭載用基板、  １２  絶縁樹脂層、  １４  配線層、  １４ａ  ランド領域、  １６  突起電極、  １６ａ、１６ｂ  側面、  １６ａｐ、１６ｂｐ  先端側端部、  １６ａｑ、１６ｂｑ  配線層側端部、  １８  保護層、  ２０  はんだバンプ、  ３０  半導体モジュール、  ５０  半導体素子、  ５２  素子電極、  ５４  素子保護層。  
【図１】
2009212114.tif 000003
【図２】
2009212114.tif 000004
【図３】
2009212114.tif 000005
【図４】
2009212114.tif 000006
【図５】
2009212114.tif 000007
【図６】
2009212114.tif 000008
【図７】
2009212114.tif 000009
【図８】
2009212114.tif 000010
【図９】
2009212114.tif 000011
【図１０】
2009212114.tif 000012