(57)【要約】【課題】誘導モータの制御に用いられる正弦波データのデータ量を小さくする。【解決手段】誘導モータの制御装置は、複数のアドレスの各々に値を格納した記憶装置２と、第１乃至第Ｎ状態を循環遷移する第１カウンタ２０１と、第１乃至第４状態を循環遷移する第２カウンタ２０３と、第１計算値を計算する演算部１と、誘導モータ８に電力を供給するインバータ７を制御する第１パルス幅変調信号１０２と、同期割り込み信号１０３とを所定の時間ピッチで生成するＰＷＭ信号生成部４とを具備する。第１パルス幅変調信号のパルス幅は第１計算値に基づいて調整される。同期割り込み信号に同期して、第１カウンタが一の状態から次の状態に遷移し、演算部が第１カウンタ及び第２カウンタに基づいて、値から第１計算値を計算する。第２カウンタは、第１カウンタの第Ｎ状態から第１状態への遷移に同期して、一の状態から次の状態に遷移する。【選択図】図３
2009033919.tif 000002
【特許請求の範囲】
【請求項１】
複数のアドレスの各々に値を格納した記憶装置と、
第１乃至第Ｎ状態を循環遷移する第１相第１カウンタと、
第１乃至第４状態を循環遷移する第１相第２カウンタと、
第１計算値を計算する演算部と、
インバータを制御する第１パルス幅変調信号と、同期割り込み信号とを所定の時間ピッチで生成するＰＷＭ信号生成部と
を具備し、
前記ＰＷＭ信号生成部は、前記第１計算値に基づいて前記第１パルス幅変調信号のパルス幅を調整し、
前記インバータは、前記第１パルス幅変調信号に基づいて誘導モータに第１駆動電力を供給し、
前記第１相第１カウンタは、前記同期割り込み信号に同期して、前記第１乃至第Ｎ状態の一の状態から次の状態に遷移し、
前記第１相第２カウンタは、前記第１相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１乃至第４状態の一の状態から次の状態に遷移し、
前記演算部は、前記同期割り込み信号に同期して、前記第１相第１カウンタと、前記第１相第２カウンタとに基づいて、前記複数のアドレスの一つに格納された前記値から前記第１計算値を計算する
誘導モータの制御装置。
【請求項２】
前記誘導モータの目標回転速度の入力を受け付ける入力部を更に具備し、
前記演算部は、前記目標回転速度に更に基づいて、前記第１計算値を計算する
請求項１の誘導モータの制御装置。
【請求項３】
第１乃至第Ｎ状態を循環遷移する第２相第１カウンタと、
第１乃至第４状態を循環遷移する第２相第２カウンタと、
第１乃至第Ｎ状態を循環遷移する第３相第１カウンタと、
第１乃至第４状態を循環遷移する第３相第２カウンタと
を更に具備し、
前記誘導モータは、三相誘導モータであり、
前記演算部は、前記同期割り込み信号に同期して、第２計算値及び第３計算値を計算し、
前記ＰＷＭ信号生成部は、前記第２計算値に基づいてパルス幅が調整された第２パルス幅変調信号と、前記第３計算値に基づいてパルス幅が調整された第３パルス幅変調信号とを前記時間ピッチで生成し、
前記インバータは、前記第２パルス幅変調信号に基づいて前記誘導モータに第２駆動電力を供給し、前記第３パルス幅変調信号に基づいて第３駆動電力を前記誘導モータに供給し、
前記２相第１カウンタは、前記同期割り込み信号に同期して、前記第１乃至第Ｎ状態の一の状態から次の状態に遷移し、
前記第２相第２カウンタは、前記２相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１乃至第４状態の一の状態から次の状態に遷移し、
前記３相第１カウンタは、前記同期割り込み信号に同期して、前記第１乃至第Ｎ状態の一の状態から次の状態に遷移し、
前記第３相第２カウンタは、前記３相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１乃至第４状態の一の状態から次の状態に遷移し、
前記演算部は、前記第２相第１カウンタと、前記第２相第２カウンタとに基づいて、前記複数のアドレスの一つに格納された前記値から前記第２計算値を計算し、
前記演算部は、前記第３相第１カウンタと、前記第３相第２カウンタとに基づいて、前記複数のアドレスの一つに格納された前記値から前記第３計算値を計算する
請求項１又は２の誘導モータの制御装置。
【請求項４】
第１及び第２状態をとる第１フラグを更に具備し、
前記第１フラグは、前記第１相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１及び第２状態の一方から他方に遷移し、
前記複数のアドレスは、第１乃至第Ｎ＋１アドレスを含み、
１からＮまでの任意の自然数を示すＫが定義され、
前記演算部は、
前記第１相第１カウンタが第Ｋ状態、前記第１フラグが前記第１状態、且つ前記第１相第２カウンタが前記第１状態の場合、所定値に前記記憶装置の第Ｋアドレスに格納された前記値を加算して前記第１計算値を計算し、
前記第１相第１カウンタが第Ｋ状態、前記第１フラグが前記第２状態、且つ前記第１相第２カウンタが前記第２状態の場合、前記所定値に前記記憶装置の第（Ｎ＋２−Ｋ）アドレスに格納された前記値を加算して前記第１計算値を計算し、
前記第１相第１カウンタが第Ｋ状態、前記第１フラグが前記第１状態、且つ前記第１相第２カウンタが前記第３状態の場合、前記所定値から前記記憶装置の第Ｋアドレスに格納された前記値を減算して前記第１計算値を計算し、
前記第１相第１カウンタが第Ｋ状態、前記フラグが前記第２状態、且つ前記第１相第２カウンタが前記第４状態の場合、前記所定値から前記記憶装置の第（Ｎ＋２−Ｋ）アドレスに格納された前記値を減算して前記第１計算値を計算する
請求項１の誘導モータの制御装置。
【請求項５】
第１乃至第Ｎ状態を循環遷移する第２相第１カウンタと、
第１及び第２状態をとる第２フラグと、
第１乃至第４状態を循環遷移する第２相第２カウンタと、
第１乃至第Ｎ状態を循環遷移する第３相第１カウンタと、
第１及び第２状態をとる第３フラグと、
第１乃至第４状態を循環遷移する第３相第２カウンタと
を更に具備し、
前記誘導モータは、三相誘導モータであり、
前記演算部は、前記同期割り込み信号に同期して、第２計算値及び第３計算値を計算し、
前記ＰＷＭ信号生成部は、前記第２計算値に基づいてパルス幅が調整された第２パルス幅変調信号と、前記第３計算値に基づいてパルス幅が調整された第３パルス幅変調信号とを前記時間ピッチで生成し、
前記インバータは、第２パルス幅変調信号に基づいて第２駆動電力を前記誘導モータに供給し、前記第３パルス幅変調信号に基づいて第３駆動電力を前記誘導モータに供給し、
前記２相第１カウンタは、前記同期割り込み信号に同期して、前記第１乃至第Ｎ状態の一の状態から次の状態に遷移し、
前記第２フラグは、前記２相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１及び第２状態の一方から他方に遷移し、
前記第２相第２カウンタは、前記２相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１乃至第４状態の一の状態から次の状態に遷移し、
前記３相第１カウンタは、前記同期割り込み信号に同期して、前記第１乃至第Ｎ状態の一の状態から次の状態に遷移し、
前記第３フラグは、前記３相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１及び第２状態の一方から他方に遷移し、
前記第３相第２カウンタは、前記３相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１乃至第４状態の一の状態から次の状態に遷移し、
１からＮまでの任意の自然数を示すＬが定義され、
前記演算部は、
前記第２相第１カウンタが第Ｌ状態、前記第２フラグが前記第１状態、且つ前記第２相第２カウンタが前記第１状態の場合、前記所定値に前記記憶装置の第Ｌアドレスに格納された前記値を加算して前記第２計算値を計算し、
前記第２相第１カウンタが第Ｌ状態、前記第２フラグが前記第２状態、且つ前記第２相第２カウンタが前記第２状態の場合、前記所定値に前記記憶装置の第（Ｎ＋２−Ｌ）アドレスに格納された前記値を加算して前記第２計算値を計算し、
前記第２相第１カウンタが第Ｌ状態、前記第２フラグが前記第１状態、且つ前記第２相第２カウンタが前記第３状態の場合、前記所定値から前記記憶装置の第Ｌアドレスに格納された前記値を減算して前記第２計算値を計算し、
前記第２相第１カウンタが第Ｌ状態、前記第２フラグが前記第２状態、且つ前記第２相第２カウンタが前記第４状態の場合、前記所定値から前記記憶装置の第（Ｎ＋２−Ｌ）アドレスに格納された前記値を減算して前記第２計算値を計算し、
１からＮまでの任意の自然数を示すＭが定義され、
前記演算部は、
前記第３相第１カウンタが第Ｍ状態、前記第３フラグが前記第１状態、且つ前記第３相第２カウンタが前記第１状態の場合、前記所定値に前記記憶装置の第Ｍアドレスに格納された前記値を加算して前記第３計算値を計算し、
前記第３相第１カウンタが第Ｍ状態、前記第３フラグが前記第２状態、且つ前記第３相第２カウンタが前記第２状態の場合、前記所定値に前記記憶装置の第（Ｎ＋２−Ｍ）アドレスに格納された前記値を加算して前記第３計算値を計算し、
前記第３相第１カウンタが第Ｍ状態、前記第３フラグが前記第１状態、且つ前記第３相第２カウンタが前記第３状態の場合、前記所定値から前記記憶装置の第Ｍアドレスに格納された前記値を減算して前記第３計算値を計算し、
前記第３相第１カウンタが第Ｍ状態、前記第３フラグが前記第２状態、且つ前記第３相第２カウンタが前記第４状態の場合、前記所定値から前記記憶装置の第（Ｎ＋２−Ｍ）アドレスに格納された前記値を減算して前記第３計算値を計算する
請求項４の誘導モータの制御装置。
【請求項６】
Ｎは、自然数Ｊの３倍であり、
前記第１相第１カウンタ、前記第１フラグ、前記第１相第２カウンタ、前記第２相第１カウンタ、前記第２フラグ、前記第２相第２カウンタ、前記第３相第１カウンタ、前記第３フラグ及び前記第３相第２カウンタは、
前記第１相第１カウンタが前記第１状態、前記第１フラグが前記第１状態、且つ前記第１相第２カウンタが前記第１状態のとき、前記第２相第１カウンタが第（２Ｊ＋１）状態、前記第２フラグが前記第１状態、前記第２相第２カウンタが前記第３状態、前記第３相第１カウンタが第（Ｊ＋１）状態、前記第３フラグが前記第２状態、且つ前記第３相第２カウンタが第２状態となるように設定される
請求項５の誘導モータの制御装置。
【請求項７】
インバータを制御する第１パルス幅変調信号と、同期割り込み信号とを所定の時間ピッチで生成するステップと、
第１乃至第Ｎ状態を循環遷移する第１相第１カウンタが、前記同期割り込み信号に同期して、前記第１乃至第Ｎ状態の一の状態から次の状態に遷移するステップと、
第１乃至第４状態を循環遷移する第１相第２カウンタが、前記第１相第１カウンタの前記第Ｎ状態から前記第１状態への遷移に同期して、前記第１乃至第４状態の一の状態から次の状態に遷移するステップと、
前記同期割り込み信号に同期して、前記第１相第１カウンタと、前記第１相第２カウンタとに基づいて、記憶装置の複数のアドレスの一つに格納された値から前記第１計算値を計算するステップと
を具備し、
前記第１パルス幅変調信号のパルス幅は前記第１計算値に基づいて調整され、
前記インバータは、前記第１パルス幅変調信号に基づいて誘導モータに第１駆動電力を供給する
誘導モータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導モータの制御装置及び誘導モータの制御方法に関し、特に誘導モータの速度制御装置及び誘導モータの速度制御方法に関する。
【背景技術】
【０００２】
マイクロコンピュータ（マイコン）を用いて正弦波を発生し、インバータが正弦波に基づいて誘導モータに電力を供給する誘導モータの制御方法が知られている。正弦波の周波数を変えることで誘導モータの速度が変化する。
【０００３】
図１は、特許文献１に開示された単相誘導モータの速度調整装置を示す。信号入力手段５９は、ユーザの操作に基づいて速度指令信号を出力する。マイコン５３は、速度指令信号に基づいてＲＯＭテーブル５００に格納された正弦波値を示すデジタルデータを出力する。デジタル／アナログ（Ｄ／Ａ）コンバータ５２は正弦波値を示すデジタルデータを正弦波信号に変換する。三角波発生器５１は、三角波信号を発生する。比較器５０は、正弦波信号と三角波信号の比較に基づいて制御信号を出力する。インバータ５７は、制御信号に基づいて交流電力をモータ５８に供給する。モータ５８は、正弦波信号の周波数に対応する回転速度で回転する。
【０００４】
ＲＯＭテーブル５００は、アドレス０〜１００に、正弦波の１周期分のデジタルデータを格納している。図２に示すように、アドレス０〜２５には正弦波の１／４周期分のデジタルデータとして８０ｈ〜ＦＦｈが格納され、アドレス２５〜５０には次の１／４周期分のデジタルデータとしてＦＦｈ〜８０ｈが格納され、アドレス５０〜７５には次の１／４周期分のデジタルデータとして８０ｈ〜００ｈが格納され、アドレス７５〜１００には次の１／４周期分のデジタルデータとして００ｈ〜８０ｈが格納されている。記号「ｈ」は１６進表記であることを示す。
【０００５】
特許文献２は、（２Ｎ＋１）／２周期分の正弦波データから正弦波値及び余弦波値を算出することで正弦波データを記憶するための記憶容量が小さくてすむサーボ装置を開示している。
【０００６】
【特許文献１】特開平６−２１３９１２号公報
【特許文献２】特開平５−３３６７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明者の検討によると、誘導モータの制御に用いられる正弦波データのデータ量を少なくする余地がある。
【課題を解決するための手段】
【０００８】
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
誘導モータの制御装置は、複数のアドレスの各々に値を格納した記憶装置（２）と、第１乃至第Ｎ状態を循環遷移する第１相第１カウンタ（２０１）と、第１乃至第４状態を循環遷移する第１相第２カウンタ（２０３）と、第１計算値を計算する演算部（１）と、インバータ（７）を制御する第１パルス幅変調信号（１０２、１０４）と、同期割り込み信号（１０３）とを所定の時間ピッチで生成するＰＷＭ信号生成部（４）とを具備する。ＰＷＭ信号生成部（４）は、第１計算値に基づいて第１パルス幅変調信号（１０２、１０４）のパルス幅を調整する。インバータ（７）は、第１パルス幅変調信号（１０２、１０４）に基づいて誘導モータ（８、１２）に第１駆動電力（１０１、１０５）を供給する。
第１相第１カウンタ（２０１）は、同期割り込み信号（１０３）に同期して、第１乃至第Ｎ状態の一の状態から次の状態に遷移する。第１相第２カウンタ（２０３）は、第１相第１カウンタ（２０１）の第Ｎ状態から第１状態への遷移に同期して、第１乃至第４状態の一の状態から次の状態に遷移する。演算部（１）は、同期割り込み信号（１０３）に同期して、第１相第１カウンタ（２０１）と、第１相第２カウンタ（２０３）とに基づいて、複数のアドレスの一つに格納された値から第１計算値を計算する。
【００１０】
誘導モータの制御方法は、インバータ（７）を制御する第１パルス幅変調信号（１０２、１０４）と、同期割り込み信号（１０３）とを所定の時間ピッチで生成するステップと、第１乃至第Ｎ状態を循環遷移する第１相第１カウンタ（２０１）が、同期割り込み信号（１０３）に同期して、第１乃至第Ｎ状態の一の状態から次の状態に遷移するステップと、第１乃至第４状態を循環遷移する第１相第２カウンタ（２０３）が、第１相第１カウンタ（２０１）の第Ｎ状態から第１状態への遷移に同期して、第１乃至第４状態の一の状態から次の状態に遷移するステップと、同期割り込み信号（１０３）に同期して、第１相第１カウンタ（２０１）と、第１相第２カウンタ（２０３）とに基づいて、記憶装置（２）の複数のアドレスの一つに格納された値から第１計算値を計算するステップとを具備する。第１パルス幅変調信号（１０２、１０４）のパルス幅は第１計算値に基づいて調整される。インバータ（７）は、第１パルス幅変調信号（１０２、１０４）に基づいて誘導モータ（８、１２）に第１駆動電力（１０１、１０５）を供給する。
【００１１】
第１相第２カウンタ（２０３）の４つの状態に対応して第１計算値を計算するやり方を切り換えることで、正弦波の９０°分のデータから３６０°分の正弦波値を計算することが可能である。
【発明の効果】
【００１２】
本発明によれば、誘導モータの制御に用いられる正弦波データのデータ量が少なくてすむ誘導モータの制御装置及び誘導モータの制御方法が提供される。
【発明を実施するための最良の形態】
【００１３】
添付図面を参照して、本発明による誘導モータの制御装置及び誘導モータの制御方法を実施するための最良の形態を以下に説明する。
【００１４】
（実施例１）
図３は、本発明の実施例１に係る誘導モータの制御装置を示す。誘導モータの制御装置は、マイコン６と、信号入力手段９と、マイコン用電源１０と、パルス幅変調（ＰＷＭ）制御型のインバータ７と、インバータ用電源１１を備える。信号入力手段９は、入力部９又は入力装置９といわれる場合がある。マイコン６は、中央処理装置（ＣＰＵ）１と、Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ（ＲＯＭ）２と、Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ（ＲＡＭ）３と、パルス幅変調（ＰＷＭ）信号生成部４と、割り込み制御回路５と、内部バス１０６を備える。ＣＰＵ１は、処理装置（処理部）１、演算装置（演算部）１、といわれる場合がある。内部バス１０６は、信号バス１０６といわれる場合がある。ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、ＰＷＭ信号生成部４及び割り込み制御回路５は、内部バス１０６に接続されている。マイコン６は、動作のための電力をマイコン用電源１０から供給される。インバータ７は、インバータ用電源１１に接続されている。
【００１５】
図４に示すように、記憶装置としてのＲＯＭ２は、擬似正弦波波形データ２００とプログラム３００を格納する。ＣＰＵ１（マイコン６）は、プログラム３００に従って動作する。擬似正弦波波形データ２００は、正弦波波形の０°から９０°の位相に対応する値を示す。
【００１６】
図５に示すように、記憶装置としてのＲＡＭ３は、Ｕ相の角度方向カウンタとしてのカウンタ２０１と、Ｕ相のテーブル参照方向フラグとしてのフラグ２０２と、Ｕ相の符号カウンタとしてのカウンタ２０３を格納する。
【００１７】
信号入力手段９は、誘導モータ８の目標回転速度の入力を受け付け、目標回転速度を示す信号をＣＰＵ１へ出力する。ＰＷＭ信号生成部４は、所定の時間ピッチＴで同期割り込み信号１０３を生成して割り込み制御回路５に出力する。割り込み制御回路５は、同期割り込み信号１０３の生成又は出力をＣＰＵ１に通知する。ＣＰＵ１は、各同期割り込み信号１０３の生成又は出力に同期（応答）して、目標回転速度、擬似正弦波波形データ２００、カウンタ２０１、フラグ２０２及びカウンタ２０３に基づいて第１計算値を計算する。ＰＷＭ信号生成部４は、各第１計算値に基づいてパルス幅ＰＷが調整されたＰＷＭ信号１０２を生成しインバータ７へ出力する。ＰＷＭ信号生成部４は、パルス幅変調（ＰＷＭ）信号１０２を時間ピッチＴで出力する。インバータ７は、ＰＷＭ信号１０２に基づいて誘導モータ８を駆動するための電力１０１を誘導モータ８に供給する。誘導モータ８は、単相誘導モータである。
【００１８】
図６は、ＰＷＭ信号１０２を示している。各ＰＷＭ信号１０２は、時間ピッチＴの期間にわたって出力され、複数の電圧パルスを含む。パルス幅ＰＷは、ＰＷＭ信号１０２の電圧がＯＮ（ＨＩＧＨ）レベルにある時間Ｔ１とＰＷＭ信号１０２の電圧がＯＦＦ（ＬＯＷ）レベルにある時間Ｔ２とから、下記式で定義される。
ＰＷ＝Ｔ１／（Ｔ１＋Ｔ２）
なお、各ＰＷＭ信号１０２が電圧パルスを一つだけ含む場合もある。このとき、時間ピッチＴは、下記式で表される。
Ｔ＝Ｔ１＋Ｔ２
【００１９】
第１計算値は、正弦波波形から時間ピッチＴでサンプリングしたサンプリング値に対応するように計算される。したがってＰＷＭ信号１０２は、パルス幅が時間とともに正弦波状に変化するパルス幅変調信号を形成する。誘導モータ８は、このパルス幅変調信号に対応する回転速度で回転する。
【００２０】
ＣＰＵ１は、正弦波波形の０°から９０°の位相に対応する値に基づいて、正弦波波形の０°から３６０°の位相に対応する第１計算値を計算する。この理論的な背景について以下に説明する。
【００２１】
図７は、位相が０°から９０°（第１象限）の場合、９０°から１８０°（第２象限）の場合、１８０°から２７０°（第３象限）の場合、２７０°から３６０°（第４象限）の場合について、正弦波波形を求める関数を示している。図７において、ωは角速度を示し、ｔは時間を示す。ここで、位相ωｔは０°以上９０°以下である。位相が０°から９０°の場合、正弦波波形を求める関数は、ｓｉｎ（ωｔ）で与えられる。位相が９０°から１８０°の場合、正弦波波形を求める関数は、ｓｉｎ（９０°−ωｔ）で与えられる。位相が１８０°から２７０°の場合、正弦波波形を求める関数は、−ｓｉｎ（ωｔ）で与えられる。位相が２７０°から３６０°の場合、正弦波波形を求める関数は、−ｓｉｎ（９０°−ωｔ）で与えられる。９０°−ωｔは０°以上９０°以下であるから、正弦波波形の０°から９０°の位相に対応する値が与えられれば、正弦波波形の０°から３６０°の位相に対応する値が求まる。
【００２２】
以下、ＣＰＵ１の動作を詳しく説明する。
【００２３】
ここで、カウンタ２０１は７ビットのカウンタであり、少なくとも９０の状態（０〜８９）をとる。フラグ２０２は１ビットのフラグであり、２つの状態（０、１）をとる。カウンタ２０３は、２ビットのカウンタであり、４つの状態（００ｂ、０１ｂ、１０ｂ、１１ｂ）をとる。記号「ｂ」は２進数表記であることを示す。
【００２４】
図８に示すように、ＲＯＭ２の９１のアドレス（アドレス０〜アドレス９０）には、擬似正弦波波形データ２００としてｓｉｎ０°の近似値〜ｓｉｎ９０°の近似値がそれぞれ格納されている。
【００２５】
図９に示すように、実施例１に係る誘導モータの制御方法は、ステップＳ１１〜Ｓ１７を備える。
【００２６】
ＣＰＵ１は、カウンタ２０１、フラグ２０２、カウンタ２０３の初期値（初期状態）を設定する（ステップＳ１１）。ＣＰＵ１は、カウンタ２０１を０に設定し、フラグ２０２を０に設定し、カウンタ２０３を００ｂに設定する。
【００２７】
ＣＰＵ１は、誘導モータ８が制御中である場合に同期割り込み信号１０３の生成又は出力が通知されると、ステップＳ１３に進む（ステップＳ１２）。
【００２８】
ＣＰＵ１は、カウンタ２０１及びフラグ２０２に基づいてＲＯＭ２から値を読み出す（ステップＳ１３）。ＣＰＵ１は、カウンタ２０１がＫ（Ｋは０から８９の任意の整数）、且つフラグ２０２が０である場合、ＲＯＭ２のアドレスＫに格納された値を読み出す。ＣＰＵ１は、カウンタ２０１がＫ、且つフラグ２０２が１である場合、ＲＯＭ２のアドレス（９０−Ｋ）に格納された値を読み出す。
【００２９】
ＣＰＵ１は、カウンタ２０３に基づいて、ステップＳ１３で読み出した値から第１計算値を計算する（ステップＳ１４）。ＣＰＵ１は、カウンタ２０３が００ｂである場合及びカウンタ２０３が０１ｂである場合、所定の中間値に対してステップＳ１３で読み出した値を加算して第１計算値を計算する。ＣＰＵ１は、カウンタ２０３が１０ｂである場合及びカウンタ２０３が１１ｂである場合、所定の中間値に対してステップＳ１３で読み出した値を減算して第１計算値を計算する。
【００３０】
ＣＰＵ１は、カウンタ２０１を参照し、カウンタ２０１が８９以上の場合はステップＳ１７に進み、そうでない場合はステップＳ１６に進む（ステップＳ１５）。
【００３１】
ＣＰＵ１は、カウンタ２０１を１だけカウントアップ（インクリメント）する（ステップＳ１６）。ＣＰＵ１は、ステップＳ１２に戻る。
【００３２】
ＣＰＵ１は、カウンタ２０１を初期化し（カウンタ２０１を０に設定し）、フラグ２０２を反転し（フラグ２０２を０、１の一方から他方に遷移させ）、カウンタ２０３を１だけカウントアップ（インクリメント）する（ステップＳ１７）。ＣＰＵ１はステップＳ１２に戻る。
【００３３】
図１０に示すタイミングチャートを参照して、カウンタ２０１、フラグ２０２、カウンタ２０３、値が読み出されるＲＯＭ２のアドレス、第１計算値の変化を説明する。
【００３４】
カウンタ２０１は、０から８９まで１ずつ増加して８９から０に戻ることを繰り返す。カウンタ２０１は、同期割り込み信号１０３の生成又は出力に同期して次の数に変わる（次の状態に遷移する）。フラグ２０２は、０と１の間で反転する。フラグ２０２は、カウンタ２０１が８９から０に戻るごとに反転する。カウンタ２０３は、００ｂから１１ｂまで１ずつ増加して１１ｂから００ｂに戻ることを繰り返す。カウンタ２０３は、カウンタ２０１が８９から０に戻るごとに次の数に変わる（次の状態に遷移する）。時刻０〜９０Ｔ及び１８０Ｔ〜２７０Ｔにおいては、アドレス０〜９０からこの順番に値が読み出される。時刻９０Ｔ〜１８０Ｔ及び２７０Ｔ〜３６０Ｔにおいては、アドレス０〜９０から逆の順番で値が読み出される。第１計算値は、中間値を中心にして正弦波状に変化する。第１計算値の変化の周期は、３６０Ｔである。したがって、誘導モータ８の駆動周波数（回転周波数）ｆと時間ピッチＴの関係は、下記式で与えられる。
Ｔ＝１／（ｆ×３６０）
【００３５】
以下に実施例１の変形例を説明する。
【００３６】
ＣＰＵ１は、ステップＳ１１において、カウンタ２０１を０に設定し、フラグ２０２を１に設定し、カウンタ２０３を０１ｂに設定しても良い。この場合の第１計算値は、余弦波波形に対応する。
【００３７】
また、ステップＳ１６において、ＣＰＵ１は、目標回転速度に基づいて、カウンタ２０１を２又は３だけカウントアップしても良く、２回のステップＳ１６につき１回、カウンタ２０１を１又は３だけカウントアップしても良く、３回のステップＳ１６につき１回、カウンタ２０１を１又は２だけカウントアップしても良い。ＣＰＵ１がカウンタ２０１をカウントアップするときのカウントアップ数は、前述の例に限定されない。目標回転速度に応じたカウントアップ数だけカウントアップを行うことで誘導モータ８の回転速度を可変的に制御することが可能である。
【００３８】
また、実施例１に係る誘導モータの制御装置は、フラグ２０２を備えなくても良い。この場合、ステップＳ１３において、ＣＰＵ１は、カウンタ２０１及び２０３に基づいてＲＯＭ２から値を読み出す。ＣＰＵ１は、カウンタ２０１がＫ、且つカウンタ２０３が００ｂ又は１０ｂである場合、ＲＯＭ２のアドレスＫに格納された値を読み出す。ＣＰＵ１は、カウンタ２０１がＫ、且つカウンタ２０３が０１ｂ又は１１ｂである場合、ＲＯＭ２のアドレス（９０−Ｋ）に格納された値を読み出す。
【００３９】
（実施例２）
図１１は、本発明の実施例２に係る誘導モータの制御装置を示す。誘導モータの制御装置は、マイコン６と、信号入力手段９と、マイコン用電源１０と、インバータ７と、インバータ用電源１１を備え、三相誘導モータとしての誘導モータ１２を制御する。
【００４０】
図１２に示すように、ＲＡＭ３は、カウンタ２０１、フラグ２０２及びカウンタ２０３に加えて、Ｖ相の角度方向カウンタとしてのカウンタ２０４と、Ｖ相のテーブル参照方向フラグとしてのフラグ２０５と、Ｖ相の符号カウンタとしてのカウンタ２０６と、Ｗ相の角度方向カウンタとしてのカウンタ２０７と、Ｗ相のテーブル参照方向フラグとしてのフラグ２０８と、Ｗ相の符号カウンタとしてのカウンタ２０９を格納する。
【００４１】
信号入力手段９は、誘導モータ１２の目標回転速度の入力を受け付け、目標回転速度を示す信号をＣＰＵ１へ出力する。ＰＷＭ信号生成部４は、所定の時間ピッチＴで同期割り込み信号１０３を生成して割り込み制御回路５に出力する。割り込み制御回路５は、同期割り込み信号１０３の生成又は出力をＣＰＵ１に通知する。ＣＰＵ１は、各同期割り込み信号１０３の生成又は出力に同期（応答）して、目標回転速度、擬似正弦波波形データ２００、カウンタ２０１、フラグ２０２及びカウンタ２０３に基づいて第１計算値を計算し、目標回転速度、擬似正弦波波形データ２００、カウンタ２０４、フラグ２０５及びカウンタ２０６に基づいて第２計算値を計算し、目標回転速度、擬似正弦波波形データ２００、カウンタ２０７、フラグ２０８及びカウンタ２０９に基づいて第３計算値を計算する。ＰＷＭ信号生成部４は、各第１計算値に基づいてパルス幅ＰＷが調整されたＰＷＭ信号１０４としての第１パルス幅変調信号を生成しインバータ７へ出力する。ＰＷＭ信号生成部４は、各第２計算値に基づいてパルス幅ＰＷが調整されたＰＷＭ信号１０４としての第２パルス幅変調信号を生成しインバータ７へ出力する。ＰＷＭ信号生成部４は、各第３計算値に基づいてパルス幅ＰＷが調整されたＰＷＭ信号１０４としての第３パルス幅変調信号を生成しインバータ７へ出力する。ＰＷＭ信号生成部４は、第１パルス幅変調信号、第２パルス幅変調信号及び第３パルス幅変調信号の各々を時間ピッチＴで出力する。インバータ７は、第１パルス幅変調信号に基づく電力１０５としてのＵ相駆動電力と、第２パルス幅調整信号に基づく電力１０５としてのＶ相駆動電力と、第３パルス幅調整信号に基づく電力１０５としてのＷ相駆動電力を誘導モータ１２に供給して誘導モータ１２を駆動する。
【００４２】
ＣＰＵ１は、正弦派波形の０°から９０°の位相に対応する値に基づいて、正弦波波形の０°から３６０°の位相に対応する第１計算値、第２計算値及び第３計算値を計算する。第１計算値、第２計算値及び第３計算値の各々は、正弦波波形から時間ピッチＴでサンプリングしたサンプリング値に対応している。したがって、第１パルス幅変調信号、第２パルス幅変調信号及び第３パルス幅変調信号の各々は、パルス幅が時間とともに正弦波状に変化するパルス幅変調信号を形成する。誘導モータ１２は、これらのパルス幅が時間とともに正弦波状に変化するパルス幅調整信号に対応する回転速度で回転する。
【００４３】
以下、ＣＰＵ１の動作を詳しく説明する。
【００４４】
ここで、カウンタ２０１は７ビットのカウンタであり、少なくとも９０の状態（０〜８９）をとる。フラグ２０２は１ビットのフラグであり、２つの状態（０、１）をとる。カウンタ２０３は、２ビットのカウンタであり、４つの状態（００ｂ、０１ｂ、１０ｂ、１１ｂ）をとる。カウンタ２０４は７ビットのカウンタであり、少なくとも９０の状態（０〜８９）をとる。フラグ２０５は１ビットのフラグであり、２つの状態（０、１）をとる。カウンタ２０６は、２ビットのカウンタであり、４つの状態（００ｂ、０１ｂ、１０ｂ、１１ｂ）をとる。カウンタ２０７は７ビットのカウンタであり、少なくとも９０の状態（０〜８９）をとる。フラグ２０８は１ビットのフラグであり、２つの状態（０、１）をとる。カウンタ２０９は、２ビットのカウンタであり、４つの状態（００ｂ、０１ｂ、１０ｂ、１１ｂ）をとる。
【００４５】
図１３Ａ及び１３Ｂに示すように、実施例２に係る誘導モータの制御方法は、ステップＳ２１〜Ｓ３７を備える。
【００４６】
ＣＰＵ１は、カウンタ２０１、フラグ２０２、カウンタ２０３、カウンタ２０４、フラグ２０５、カウンタ２０６、カウンタ２０７、フラグ２０８、カウンタ２０９の初期値（初期状態）を設定する（ステップＳ２１）。ＣＰＵ１は、カウンタ２０１を０に設定し、フラグ２０２を０に設定し、カウンタ２０３を００ｂに設定し、カウンタ２０４を６０に設定し、フラグ２０５を０に設定し、カウンタ２０６を１０ｂに設定し、カウンタ２０７を３０に設定し、フラグ２０８を１に設定し、カウンタ２０９を０１ｂに設定する。
【００４７】
ＣＰＵ１は、誘導モータ１２が制御中である場合に同期割り込み信号１０３の生成又は出力が通知されると、ステップＳ２３に進む（ステップＳ２２）。
【００４８】
ＣＰＵ１は、カウンタ２０１及びフラグ２０２に基づいてＲＯＭ２から値を読み出す（ステップＳ２３）。ＣＰＵ１は、カウンタ２０１がＫ（Ｋは０から８９の任意の整数）、且つフラグ２０２が０である場合、ＲＯＭ２のアドレスＫに格納された値を読み出す。ＣＰＵ１は、カウンタ２０１がＫ、且つフラグ２０２が１である場合、ＲＯＭ２のアドレス（９０−Ｋ）に格納された値を読み出す。
【００４９】
ＣＰＵ１は、カウンタ２０３に基づいて、ステップＳ２３で読み出した値から第１計算値を計算する（ステップＳ２４）。ＣＰＵ１は、カウンタ２０３が００ｂである場合及びカウンタ２０３が０１ｂである場合、所定の中間値に対してステップＳ２３で読み出した値を加算して第１計算値を計算する。ＣＰＵ１は、カウンタ２０３が１０ｂである場合及びカウンタ２０３が１１ｂである場合、所定の中間値に対してステップＳ２３で読み出した値を減算して第１計算値を計算する。
【００５０】
ＣＰＵ１は、カウンタ２０４及びフラグ２０５に基づいてＲＯＭ２から値を読み出す（ステップＳ２５）。ＣＰＵ１は、カウンタ２０４がＬ（Ｌは０から８９の任意の整数）、且つフラグ２０５が０である場合、ＲＯＭ２のアドレスＬに格納された値を読み出す。ＣＰＵ１は、カウンタ２０４がＬ、且つフラグ２０５が１である場合、ＲＯＭ２のアドレス（９０−Ｌ）に格納された値を読み出す。
【００５１】
ＣＰＵ１は、カウンタ２０６に基づいて、ステップＳ２５で読み出した値から第２計算値を計算する（ステップＳ２６）。ＣＰＵ１は、カウンタ２０６が００ｂである場合及びカウンタ２０６が０１ｂである場合、所定の中間値に対してステップＳ２５で読み出した値を加算して第２計算値を計算する。ＣＰＵ１は、カウンタ２０６が１０ｂである場合及びカウンタ２０６が１１ｂである場合、所定の中間値に対してステップＳ２５で読み出した値を減算して第２計算値を計算する。
【００５２】
ＣＰＵ１は、カウンタ２０７及びフラグ２０８に基づいてＲＯＭ２から値を読み出す（ステップＳ２７）。ＣＰＵ１は、カウンタ２０７がＭ（Ｍは０から８９の任意の整数）、且つフラグ２０８が０である場合、ＲＯＭ２のアドレスＭに格納された値を読み出す。ＣＰＵ１は、カウンタ２０７がＭ、且つフラグ２０８が１である場合、ＲＯＭ２のアドレス（９０−Ｍ）に格納された値を読み出す。
【００５３】
ＣＰＵ１は、カウンタ２０９に基づいて、ステップＳ２７で読み出した値から第３計算値を計算する（ステップＳ２８）。ＣＰＵ１は、カウンタ２０９が００ｂである場合及びカウンタ２０９が０１ｂである場合、所定の中間値に対してステップＳ２７で読み出した値を加算して第３計算値を計算する。ＣＰＵ１は、カウンタ２０９が１０ｂである場合及びカウンタ２０９が１１ｂである場合、所定の中間値に対してステップＳ２７で読み出した値を減算して第３計算値を計算する。
【００５４】
ＣＰＵ１は、カウンタ２０１を参照し、カウンタ２０１が８９以上の場合はステップＳ３１に進み、そうでない場合はステップＳ３０に進む（ステップＳ２９）。
【００５５】
ＣＰＵ１は、カウンタ２０１を１だけカウントアップ（インクリメント）する（ステップＳ３０）。ＣＰＵ１は、ステップＳ３２に進む。
【００５６】
ＣＰＵ１は、カウンタ２０１を初期化し（カウンタ２０１を０に設定し）、フラグ２０２を反転し（フラグ２０２を０、１の一方から他方に遷移させ）、カウンタ２０３を１だけカウントアップ（インクリメント）する（ステップＳ３１）。ＣＰＵ１は、ステップＳ３２に進む。
【００５７】
ＣＰＵ１は、カウンタ２０４を参照し、カウンタ２０４が８９以上の場合はステップＳ３４に進み、そうでない場合はステップＳ３３に進む（ステップＳ３２）。
【００５８】
ＣＰＵ１は、カウンタ２０４を１だけカウントアップ（インクリメント）する（ステップＳ３３）。ＣＰＵ１は、ステップＳ３５に進む。
【００５９】
ＣＰＵ１は、カウンタ２０４を初期化し（カウンタ２０４を０に設定し）、フラグ２０５を反転し（フラグ２０５を０、１の一方から他方に遷移させ）、カウンタ２０６を１だけカウントアップ（インクリメント）する（ステップＳ３４）。ＣＰＵ１は、ステップＳ３５に進む。
【００６０】
ＣＰＵ１は、カウンタ２０７を参照し、カウンタ２０７が８９以上の場合はステップＳ３７に進み、そうでない場合はステップＳ３６に進む（ステップＳ３５）。
【００６１】
ＣＰＵ１は、カウンタ２０７を１だけカウントアップ（インクリメント）する（ステップＳ３６）。ＣＰＵ１は、ステップＳ２２に戻る。
【００６２】
ＣＰＵ１は、カウンタ２０７を初期化し（カウンタ２０７を０に設定し）、フラグ２０８を反転し（フラグ２０８を０、１の一方から他方に遷移させ）、カウンタ２０９を１だけカウントアップ（インクリメント）する（ステップＳ３７）。ＣＰＵ１は、ステップＳ２２に戻る。
【００６３】
図１４に示すタイミングチャートを参照して、カウンタ２０１、フラグ２０２、カウンタ２０３、第１計算値、カウンタ２０４、フラグ２０５、カウンタ２０６、第２計算値、カウンタ２０７、フラグ２０８、カウンタ２０９、第３計算値の変化を説明する。
【００６４】
カウンタ２０１、フラグ２０２、カウンタ２０３及び第１計算値は、図１０について説明したように変化する。
【００６５】
カウンタ２０４は、０から８９まで１ずつ増加して８９から０に戻ることを繰り返す。カウンタ２０４は、同期割り込み信号１０３の生成又は出力に同期して次の数に変わる（次の状態に遷移する）。フラグ２０５は、０と１の間で反転する。フラグ２０５は、カウンタ２０４が８９から０に戻るごとに反転する。カウンタ２０６は、００ｂから１１ｂまで１ずつ増加して１１ｂから００ｂに戻ることを繰り返す。カウンタ２０６は、カウンタ２０４が８９から０に戻るごとに次の数に変わる（次の状態に遷移する）。第２計算値は、中間値を中心にして正弦波状に変化する。第２計算値の変化の周期は、３６０Ｔである。
【００６６】
カウンタ２０７は、０から８９まで１ずつ増加して８９から０に戻ることを繰り返す。カウンタ２０７は、同期割り込み信号１０３の生成又は出力に同期して次の数に変わる（次の状態に遷移する）。フラグ２０８は、０と１の間で反転する。フラグ２０８は、カウンタ２０７が８９から０に戻るごとに反転する。カウンタ２０９は、００ｂから１１ｂまで１ずつ増加して１１ｂから００ｂに戻ることを繰り返す。カウンタ２０９は、カウンタ２０７が８９から０に戻るごとに次の数に変わる（次の状態に遷移する）。第３計算値は、中間値を中心にして正弦波状に変化する。第３計算値の変化の周期は、３６０Ｔである。
【００６７】
ステップＳ２１における設定に対応して、第２計算値は第１計算値に対して位相が１２０°遅れている（時間が１２０Ｔ遅れている）。別の表現をすれば、第２計算値は第１計算値に対して位相が２４０°進んでいる。ステップＳ２１における設定に対応して、第３計算値は第１計算値に対して位相が２４０°遅れている（時間が２４０Ｔ遅れている）。別の表現をすれば、第３計算値は第１計算値に対して位相が１２０°進んでいる。
【００６８】
ステップＳ３０、Ｓ３３、Ｓ３６において、ＣＰＵ１は、目標回転速度に基づいて、それぞれ、カウンタ２０１を２又は３だけカウントアップし、カウンタ２０４を２又は３だけカウントアップし、カウンタ２０７を２又は３だけカウントアップしても良い。ＣＰＵ１は、目標回転速度に基づいて、２回のステップＳ３０につき１回、カウンタ２０１を１又は３だけカウントアップし、２回のステップＳ３３につき１回、カウンタ２０４を１又は３だけカウントアップし、２回のステップＳ３６につき１回、カウンタ２０７を１又は３だけカウントアップしても良い。ＣＰＵ１は、目標回転速度に基づいて、３回のステップＳ３０につき１回、カウンタ２０１を１又は２だけカウントアップし、３回のステップＳ３３につき１回、カウンタ２０４を１又は２だけカウントアップし、３回のステップＳ３６につき１回、カウンタ２０７を１又は２だけカウントアップしても良い。ＣＰＵ１がカウンタ２０１、２０４及び２０７をカウントアップするときのカウントアップ数は、前述の例に限定されない。目標回転速度に応じたカウントアップ数だけカウントアップを行うことで誘導モータ１２の回転速度を可変的に制御することが可能である。
【００６９】
実施例２に係る誘導モータの制御装置は、フラグ２０２、２０５及び２０８を備えなくても良い。この場合、ステップＳ２３において、ＣＰＵ１は、カウンタ２０１及び２０３に基づいてＲＯＭ２から値を読み出す。ＣＰＵ１は、カウンタ２０１がＫ、且つカウンタ２０３が００ｂ又は１０ｂである場合、ＲＯＭ２のアドレスＫに格納された値を読み出す。ＣＰＵ１は、カウンタ２０１がＫ、且つカウンタ２０３が０１ｂ又は１１ｂである場合、ＲＯＭ２のアドレス（９０−Ｋ）に格納された値を読み出す。ステップＳ２５において、ＣＰＵ１は、カウンタ２０４及び２０６に基づいてＲＯＭ２から値を読み出す。ＣＰＵ１は、カウンタ２０４がＬ、且つカウンタ２０６が００ｂ又は１０ｂである場合、ＲＯＭ２のアドレスＬに格納された値を読み出す。ＣＰＵ１は、カウンタ２０４がＬ、且つカウンタ２０６が０１ｂ又は１１ｂである場合、ＲＯＭ２のアドレス（９０−Ｌ）に格納された値を読み出す。ステップＳ２７において、ＣＰＵ１は、カウンタ２０７及び２０９に基づいてＲＯＭ２から値を読み出す。ＣＰＵ１は、カウンタ２０７がＭ、且つカウンタ２０９が００ｂ又は１０ｂである場合、ＲＯＭ２のアドレスＭに格納された値を読み出す。ＣＰＵ１は、カウンタ２０７がＭ、且つカウンタ２０９が０１ｂ又は１１ｂである場合、ＲＯＭ２のアドレス（９０−Ｍ）に格納された値を読み出す。
【００７０】
（実施例３）
上記実施例において、基本正弦波とその高次高調波が合成された波形（合成波形）のデータを擬似正弦波波形データ２００の代わりに使用することで、誘導モータ８又は誘導モータ１２の動作効率が向上する。この場合も、９０°分（１／４周期分）の合成波形のデータから合成波形の３６０°分のデータを計算することが可能である。
【００７１】
（実施例４）
誘導モータを制御する際に、正弦波と余弦波を併用する場合がある。これら正弦波及び余弦波も９０°分のデータである擬似正弦波波形データ２００から上述した方法で生成することが可能である。この場合、カウンタやフラグの初期値を適切に設定すればよい。
【００７２】
上記説明では、カウンタ及びフラグはソフトウエアで実現されている。カウンタ及びフラグはハードウエアで実現されてもよい。
【００７３】
上記実施例において、ＲＯＭ２はＮ＋１個のアドレスの各々に値を格納し、且つ、カウンタ２０１、２０４及び２０７の各々が同期割り込み信号１０３の生成又は出力に同期してＮ個の状態を循環的に遷移しても良い。ここで、Ｎは任意の自然数である。この場合、Ｎ＋１個のアドレスに格納される値は、ｓｉｎ（９０°×（（Ｈ−１）／Ｎ））の近似値である。ここで、Ｈは１からＮ＋１までの自然数である。
【００７４】
さらに、Ｎが自然数Ｊの３倍である場合、実施例２が一般的に実現可能である。すなわち、Ｎ＝９０の場合に限らず実施例２が実現可能である。
【００７５】
以下、ＲＯＭ２の記憶容量が小さくてすむことについて具体的数値を用いて説明する。正弦波の３６０°分のためにＲＯＭに８ビットのデータを５１２個格納すると、ＲＯＭの記憶容量が５１２バイト消費される。上記実施例においては、正弦波の９０°分のデータですむので、ＲＯＭ２に格納すべきデータのデータ量は５１２バイトの１／４の１２８バイトである。また、プログラム３００のデータ量としては４０バイトが見込まれる。したがって、上記実施例においては、ＲＯＭ２の記憶容量が１６８バイト消費される。上記実施例によれば、必要な記憶容量が５１２バイトから１６８バイトに約６７％削減される。したがって、ＲＯＭ２の記憶容量が小さくてすむ。
【図面の簡単な説明】
【００７６】
【図１】図１は、従来の単相誘導モータの速度調節装置を示すブロック図である。
【図２】図２は、図１のＲＯＭテーブルに格納された正弦波サンプリング値に対応する正弦波波形を示す。
【図３】図３は、本発明の実施例１に係る誘導モータの制御装置を示すブロック図である。
【図４】図４は、図３のＲＯＭに格納されたプログラム及び擬似正弦波波形データを示す。
【図５】図５は、図３のＲＡＭに格納されたカウンタ及びフラグを示す。
【図６】図６は、ＰＷＭ信号を示す。
【図７】図７は、正弦波波形を求める関数を示すテーブルである。
【図８】図８は、擬似正弦波波形データを示すテーブルである。
【図９】図９は、実施例１に係る誘導モータの制御方法を示すフローチャートである。
【図１０】図１０は、実施例１に係る誘導モータの制御方法を説明するタイミングチャートである。
【図１１】図１１は、本発明の実施例２に係る誘導モータの制御装置を示すブロック図である。
【図１２】図１２は、図１１のＲＡＭに格納されたカウンタ及びフラグを示す。
【図１３Ａ】図１３Ａは、実施例２に係る誘導モータの制御方法を示すフローチャートである。
【図１３Ｂ】図１３Ｂは、実施例２に係る誘導モータの制御方法を示すフローチャートである。
【図１４】図１４は、実施例２に係る誘導モータの制御方法を説明するタイミングチャートである。
【符号の説明】
【００７７】
１…ＣＰＵ
２…ＲＯＭ
３…ＲＡＭ
４…ＰＷＭ信号生成部
５…割り込み制御回路
６…マイコン
７…（ＰＷＭ制御型）インバータ
８…（単相）誘導モータ
９…信号入力手段
１０…マイコン用電源
１１…インバータ用（モータ動作用）電源
１２…（三相）誘導モータ
１０１、１０５…電力
１０２、１０４…ＰＷＭ信号
１０３…同期割り込み信号
１０６…内部バス
２００…擬似正弦波波形データ
３００…プログラム
２０１、２０４、２０７…（角度方向）カウンタ
２０３、２０６、２０９…（符号）カウンタ
２０２、２０５、２０８…（テーブル参照方向）フラグ
５０…比較器
５１…三角波発生器
５２…Ｄ／Ａ変換器
５３…マイコン
５７…インバータ
５８…モータ
５９…信号入力手段
５００…ＲＯＭテーブル
【図１】
2009033919.tif 000003
【図２】
2009033919.tif 000004
【図３】
2009033919.tif 000005
【図４】
2009033919.tif 000006
【図５】
2009033919.tif 000007
【図６】
2009033919.tif 000008
【図７】
2009033919.tif 000009
【図８】
2009033919.tif 000010
【図９】
2009033919.tif 000011
【図１０】
2009033919.tif 000012
【図１１】
2009033919.tif 000013
【図１２】
2009033919.tif 000014
【図１３Ａ】
2009033919.tif 000015
【図１３Ｂ】
2009033919.tif 000016
【図１４】
2009033919.tif 000017