(57)【要約】【課題】差動伝送線路に接続されるトランジスタの寄生容量を減らすことによって、伝送速度の向上とＥＭＩの低減を図る差動駆動回路を提供することを目的とする。【解決手段】差動伝送線路を駆動するためのカレントミラーを用いた電流源及び該電流源からの電流を前記差動伝送線路に伝送するためのスイッチを備える駆動回路１０と、前記カレントミラーを用いた電流源にバイアス電圧を与えるバイアス回路２００と、を備え、差動伝送線路を駆動する電流値の制御をバイアス回路２００内で行い、差動伝送線路に多数のトランジスタが接続することなく、前記バイアス電圧を生成し、生成した該バイアス電圧を変化させて、前記カレントミラーを用いた電流源の電流値を制御する。【選択図】図２
2009060262.tif 000002
【特許請求の範囲】
【請求項１】
１対の差動伝送線路を駆動するためのカレントミラーを用いた電流源と該電流源からの電流を前記差動伝送線路に伝送するためのスイッチとを備える駆動回路と、
前記カレントミラーを用いた電流源にバイアス電圧を与えるバイアス回路と、を備え、
前記バイアス回路は、前記カレントミラーを用いた電流源に供給する前記バイアス電圧を生成し、生成した該バイアス電圧を変化させて、前記カレントミラーを用いた電流源の電流値を制御することを特徴とする差動駆動回路。
【請求項２】
前記バイアス回路は、前記バイアス電圧を生成する電流電圧変換手段と、カレントミラーを用いた電流源と、該電流をミラーし前記電流電圧変換手段に供給する１つ以上の電流源と、を備え、
前記電流電圧変換手段に供給する各々の電流源のオン・オフの切替え制御を行い、該制御に応じた前記バイアス電圧を生成するようにしたことを特徴とする請求項１に記載の差動駆動回路。
【請求項３】
前記バイアス回路は、さらに、前記電流電圧変換手段に直列に接続した終端抵抗ダミー回路を備え、
前記終端抵抗ダミー回路に流れる電流の電流値と前記駆動回路のカレントミラーを用いた電流源との電流値のマッチングを高めることを特徴とする請求項２に記載の差動駆動回路。
【請求項４】
前記終端抵抗ダミー回路は、前記差動伝送線路の終端抵抗の抵抗値の１／２の抵抗値を有するそれぞれ第１の抵抗と、第２の抵抗と、を備え、
前記バイアス回路は、前記第１の抵抗と前記第２の抵抗とを接続するノードの電位と所定の一定の電圧とを比較し、前記終端抵抗ダミー回路に流れる電流を制御することにより、前記ノードの電位を所望の電圧値となるように制御することを特徴とする請求項３に記載の差動駆動回路。
【請求項５】
前記バイアス回路は、入力信号の論理の切り替わりエッジを検出する検出回路を備え、
前記検出回路は、前記エッジを検出した後、前記電流電圧変換手段に供給する電流源のオン・オフの切替え制御を行うための制御信号を生成し、前記差動伝送線路を駆動するための電流源からの電流をプリエンファシスすることを特徴とする請求項２から請求項４のいずれか１項に記載の差動駆動回路。
【請求項６】
前記検出回路は、前記入力信号の論理の切り替わりから前記エッジを検出するまでの遅延時間を調整する第１の遅延回路と、前記差動伝送線路を駆動するための電流源からの電流をプリエンファシスするための前記制御信号の信号幅を所望の値に設定する第２の遅延回路と、を備えることを特徴とする請求項５に記載の差動駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧差動信号を高速に伝送するための差動駆動回路に関する。
【背景技術】
【０００２】
近年、差動伝送線路において、数１００Ｍビット／秒以上の高速の信号伝送を実現するために，低電圧差動信号技術が用いられている。低電圧差動信号技術では、伝送速度の高速化のために信号振幅を小さくして電気信号を伝送していること、外部雑音耐性を上げ、ＥＭＩを低減するために２本の配線を利用して極性の異なる電気信号を伝送する差動伝送であることを特徴としている。この極性の異なる電気信号を伝送する差動伝送の駆動方法は、差動駆動回路において電流源から伝送路へ流れる電流の向きをスイッチで制御し、伝送路に差動電流を流すことで信号を伝送し、受信回路において終端抵抗によって電流を電圧に変換し信号を受信するものである。
【０００３】
ところで、上記駆動方法による高速伝送においては、パッケージのピンに付加される寄生容量ですら問題となり、高速伝送を確保することができない場合も生じる。そこで、信号伝送速度を確保し、差動振幅を実現する技術が必要とされる。例えば下記特許文献１にこの技術が開示されている。
【０００４】
図６は、下記特許文献１に記載の従来の差動駆動回路のブロック図である。
【０００５】
この回路は、カレントミラーからなる電流源の電流値をスイッチの役割を果たすトランジスタによって制御することにより、信号の伝送時に駆動能力を高め、高速伝送の確保を実現している。また、信号の非伝送時には、駆動能力を下げ、低消費電力を実現している。
【０００６】
しかし、図６に示すような差動駆動回路において、信号を伝送する際には常に駆動能力を高めるために電流量を増加させるため、消費電力が大きくなる。また、電源変動などによってコモン電圧も変動しＥＭＩ発生の原因となる。そのため、例えば下記特許文献２には、消費電力の増加量を抑えつつ信号伝送速度の向上させるプリエンファシス技術と、ＥＭＩの低減を図る電位可変技術が開示されている。
【０００７】
図７は、このプリエンファシス技術を用いた従来の差動駆動回路である。
【０００８】
図７に示す差動駆動回路によれば、プリエンファシス回路２１、２２によって、入力信号の立ち上がりエッジ及び立ち下がりエッジを検出し、このエッジ部分の一定時間だけ、定常電流よりも大きい電流を伝送線路１７、１８に供給することによって、エッジのなまりを抑え、少ない消費伝電力増加量で伝送速度を向上している。またコモン電圧の変動を検出し補正することにより、コモン電圧を一定に保ち、ＥＭＩを低減している。
【特許文献１】特開平９−２１４３１４号公報
【特許文献２】特開２００２−３６８６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記特許文献１に記載されている技術の場合、図６に示すように、電流値の制御の分解能を上げるためのスイッチを複数個設ける際に、駆動用のトランジスタを介して、伝送線路１７、１８に接続されるノードに多くのトランジスタの容量が寄生することになる。その結果、電源や基板からトランジスタの寄生容量を介してノイズが伝播し、伝送速度の低下や、ＥＭＩの発生を招くことになる。
【００１０】
また、上記特許文献２に記載されている差動駆動回路の場合にも、プリエンファシス機能を与える回路は伝送線路とスイッチを介して接続され、伝送路の寄生容量を増加させる構造となっており、特許文献１に開示されている差動駆動回路と同様に、伝送速度の低下や、ＥＭＩの発生を招くという問題点がある。
【００１１】
また、差動伝送においても、伝送線路における同相電圧の揺れはＥＭＩ発生の要因となる問題点がある。
【００１２】
そこで、本発明は、このような問題を解決するために、伝送線路に多数のトランジスタが接続することなく電流値の制御を行い、伝送線路に接続されるトランジスタの寄生容量を減らすことによって、伝送速度の向上とＥＭＩの低減を図る差動駆動回路を提供しようとするものである。
【課題を解決するための手段】
【００１３】
上記のような問題点を解決するために、本発明に係る差動駆動回路は、以下のような構成とし、特徴を有する。
【００１４】
本発明に係る差動駆動回路は、１対の差動伝送線路を駆動するためのカレントミラーを用いた電流源と該電流源からの電流を前記差動伝送線路に伝送するためのスイッチとを備える駆動回路と、前記カレントミラーを用いた電流源にバイアス電圧を与えるバイアス回路と、を備え、前記バイアス回路は、前記カレントミラーを用いた電流源に供給する前記バイアス電圧を生成し、生成した該バイアス電圧を変化させて、前記カレントミラーを用いた電流源の電流値を制御することを特徴とする。
【００１５】
また、本発明に係る差動駆動回路において、前記バイアス回路は、前記バイアス電圧を生成する電流電圧変換手段と、カレントミラーを用いた電流源と、該電流をミラーし、前記電流電圧変換手段に供給する１つ以上の電流源と、を備え、前記電流電圧変換手段に供給する各々の電流源のオン・オフの切替え制御を行い、該制御に応じた前記バイアス電圧を生成するようにしたことを特徴とする。
【００１６】
また、本発明に係る差動駆動回路において、前記バイアス回路は、さらに、前記電流電圧変換手段に直列に接続した終端抵抗ダミー回路を備え、前記終端抵抗ダミー回路に流れる電流と前記駆動回路のカレントミラーを用いた電流源との電流値のマッチングを高めることを特徴とする。
【００１７】
また、本発明に係る差動駆動回路において、前記終端抵抗ダミー回路は、前記差動伝送線路の終端抵抗の抵抗値の１／２の抵抗値を有するそれぞれ第１の抵抗と、第２の抵抗と、を備え、前記バイアス回路は、前記第１の抵抗と前記第２の抵抗とを接続するノードの電位と所定の一定の電圧とを比較し、前記終端抵抗ダミー回路に流れる電流を制御することにより、前記ノードの電位を所望の電圧値となるように制御することを特徴とする。
【００１８】
また、本発明に係る差動駆動回路において、前記バイアス回路は、入力信号の論理の切り替わりエッジを検出する検出回路を備え、前記検出回路は、前記エッジを検出した後、前記電流電圧変換手段に供給する電流源のオン・オフの切替え制御を行うための制御信号を生成し、前記差動伝送線路を駆動するための電流源からの電流をプリエンファシスすることを特徴とする。
【００１９】
また、本発明に係る差動駆動回路において、前記検出回路は、前記入力信号の論理の切り替わりから前記エッジを検出するまでの遅延時間を調整する第１の遅延回路と、前記差動伝送線路を駆動するための電流源からの電流をプリエンファシスするための前記制御信号の信号幅を所望の値に設定する第２の遅延回路と、を備えることを特徴とする。
【発明の効果】
【００２０】
上記構成を備えた本発明に係る差動駆動回路は、以下の効果を奏することができる。
【００２１】
本発明に係る差動駆動回路によれば、伝送路に多数のトランジスタが接続することなく電流値の制御を行い、伝送線路に接続されるトランジスタの寄生容量を減らすことによって、伝送速度の向上を図り、バイアス回路に電流制御構造を有することによりＥＭＩの低減を図ることができる。
【００２２】
また、本発明に係る差動駆動回路によれば、駆動回路の駆動電流信号のエッジ部のなまりを抑え、伝送速度の更なる向上と、同相電圧の揺れによるＥＭＩ発生を防止することが可能である。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について図面を参照して説明する。
【００２４】
図１〜図５は、本発明に係る差動駆動回路の実施形態の一例であって、図中、同一の符号を付した部分は同一物を表わすものである。
【００２５】
＜第１の実施形態の説明＞
図１は、本発明の第１の実施形態に係る差動駆動回路における駆動回路のブロック図である。
【００２６】
本発明に係る差動駆動回路は、駆動回路１０と後述するバイアス回路２００とから構成されており、始に、図１に示すブロック図に基づいて、駆動回路の基本動作について説明する。
【００２７】
入力端子１２からバイアス電圧を入力し、バイアス回路２００の電流をミラーして、電流源として動作する電流源トランジスタ１１からの供給電流が２本の伝送線路１７、１８を介して終端抵抗１９に流れる。
【００２８】
一方、入力端子ＩＮ＋、ＩＮ−の前段に配置されたプリバッファ２０（図示していない）によって、伝送するＤＡＴＡ信号から本駆動回路のスイッチを駆動するためのそれぞれ逆位相の信号であるスイッチ駆動信号が生成される。
【００２９】
このスイッチ駆動信号は、入力端子ＩＮ＋、ＩＮ−に入力され、スイッチの役割を果たすトランジス１３、１４、１５、１６を制御し、スイッチの役割を果たすトランジスタ１３、１６とトランジスタ１４、１５を交互にＯＮとする。これにより、上記供給電流の向きが切り替わり、終端抵抗１９の両端には流れる電流の向きに応じた電圧が発生し、差動受信回路（図示していない）によって受信される。
【００３０】
このように、駆動回路１０は、伝送線路１７、１８には方向が逆で同じ値の電流が流れることから、逆相成分分の磁界は打ち消されて、逆相ノイズ成分を軽減することができる。
【００３１】
次に、本発明の特徴部分であるバイアス回路の構成及び動作について説明する。
【００３２】
図２は、上記駆動回路にバイアス電圧を供給するバイアス回路の回路図である。
【００３３】
バイアス回路２００は、電流源２１３と、その電流をミラーするための電圧を作るトランジスタ２１２と、トランジスタ２１２から電圧を受けて電流をミラーするトランジスタ２１０、２１１と、駆動回路のスイッチのダミーとなるトランジスタ２０６、２０９と、スイッチのダミーの役割を果たし入力２１４からの制御信号によってスイッチの役割も果たすトランジスタ２１５と、終端抵抗１９のダミーとなる抵抗２０７、２０８と、コモン電圧をコントロールするアンプ２０２と、コモン電圧を所望の値に定めるための電圧源２０１と、駆動回路１０に電流をミラーするための電圧を生成するトランジスタ２０４（電流電圧変換手段）と、駆動回路１０に電流をミラーするためのバイアス電圧を出力する出力端子２０５と、を備えて構成される。
【００３４】
なお、ダミー抵抗２０７、２０８の抵抗値は、終端抵抗１９の抵抗値をＲＴとすると、ＲＴ／２に設定する。
【００３５】
上記のように構成されたバイアス回路２００において、ダミー抵抗２０８とトランジスタ２０９の間からトランジスタ２１１、２１５を介してグランドに接続するカレントミラーのパスが設けられている。トランジスタ２１５をスイッチとして使用し、このパスに流れる電流を入力端子２１４からの信号によって「ＯＮ・ＯＦＦ」することにより、トランジスタ２０４に流れる電流（以下、バイアス回路電流と記す）を可変とすることができる。
【００３６】
即ち、入力端子２１４からの入力信号がグランドレベルの場合は、トランジスタ２１５は「ＯＦＦ」となり、バイアス回路電流は、電流源２１３の電流と等しくなる。
【００３７】
一方、入力端子２１４からの入力信号が電源電圧レベルの場合は、トランジスタ２１２からのカレントミラーのパスが２本になるため、バイアス回路電流は、電流源２１３の電流の２倍となる。したがって、駆動回路１０に流れる電流は２倍となり、駆動回路１０にトランジスタを付加せず駆動能力の向上を図ることができる。
【００３８】
ところで、出力端子２０５から出力される電圧は、１つはトランジスタ２０４に流れる電流と同じ電流が駆動回路にミラーされるための電圧であり、もう１つは電圧源２０１とダミー抵抗２０７、２０８の中間ノード２０３（コモン電圧）が電圧源２０１の電圧値となるための電圧である、という２つの条件をともに満たすような値に定まるように制御される。この制御動作について以下に説明する。
【００３９】
アンプ２０２の入力端子には、電圧源２０１とノード２０３が接続されており、ノード２０３の電圧が電圧源２０１の電圧より高くなった場合は、アンプ２０２は出力電圧を上昇させ、トランジスタ２０４のドレイン電圧を下げるように（従ってノード２０３の電圧が下がるように）動作し、ノード２０３の電圧が電圧源２０１の電圧より低くなった場合は、出力電圧を下降させて、トランジスタ２０４のドレイン電圧を上げるように（従ってノード２０３の電圧が上がるように）動作することで、コモン電圧が電圧源２０１の電圧値にとどまるように制御され、コモン電圧の変動が抑えられる。これにより、トランジスタ２０４に流れる電流が変化しても有効であり、ＥＭＩを低減することができる。
【００４０】
図３は、カレントミラーパスを複数配置したバイアス回路の例を示す回路図である。
【００４１】
バイアス回路３００は、図３に表すように、ダミー抵抗２０８とトランジスタ２０９の間からグランドに接続するカレントミラーパスを複数配置し、それぞれ別々にスイッチ（トランジスタ３１６、３１８）を制御することで、バイアス回路電流の電流値を複数段階的に設定することができ、適切なバイアス電圧を駆動回路１０に供給することが可能である。
【００４２】
＜第２の実施形態の説明＞
図４は、本発明の第２の実施形態に係る差動駆動回路のブロック図である。
【００４３】
図４に示すように、本実施形態に係る差動駆動回路は、上記第１の実施形態の差動駆動回路にバイアス制御回路４０１を付加したものである。
【００４４】
バイアス制御回路４０１は、プリバッファ２０に入力される入力信号（ＤＡＴＡ＿ＩＮ）の論理の切り替わりエッジを検出する検出回路であり、入力信号の立ち上がり及び立ち下がりエッジを検出し、検出信号を出力する。出力される検出信号は、入力信号の論理の切り替わりから出力されるまでの時間と、検出信号が出力される時間を設定できるようになっている。
【００４５】
この検出信号は、バイアス回路２００又は３００の入力端子（図２における入力端子２１４、図３における入力端子３１５、３１７）に入力されて、バイアス回路電流を制御する。
【００４６】
具体的には、バイアス制御回路４０１は、入力信号のエッジを検出すると、一定期間ＨＩＧＨレベルの検出信号を出力し、論理の切り替わりがない時間領域では、ＬＯＷレベルの検出信号を出力する。
【００４７】
この検出信号は、例えば、バイアス回路２００の入力端子２１４に入力され、ＨＩＧＨレベルの期間は、トランジスタ２１５を「ＯＮ」に制御し、バイアス回路電流を増加させるように制御する。これにより、伝送線路に出力される駆動信号の立ち上がり時間あるいは立ち下がり時間を短縮することができる（プリエンファシス機能）。従って、駆動信号の伝送速度を速めることが可能である。
【００４８】
バイアス制御回路４０１は、例えば図５のような回路で実現できる。
【００４９】
バイアス制御回路４０１は、入力端子５１と、入力信号を遅延する遅延回路５３と、この遅延回路５３の出力信号５８をさらに遅延する遅延回路５５と、遅延回路５５の出力信号５７と出力信号５８の排他的論理和演算回路（ＥＸＯＲ回路）５９と、出力端子５２と、から構成される。
【００５０】
入力信号は、入力端子５１から入力され、上記説明した検出信号が出力端子５２から出力される。
【００５１】
遅延回路５３は、入力信号の論理が切り替わってから、エッジを検出するまでの遅延時間を調整する回路であり、遅延回路５３内の制御スイッチ５４を切り替えることにより信号の通過するインバータ回路の段数を変更することで遅延時間を調整する。
【００５２】
すべてのインバータを通過しないパスを選択した場合には、遅延時間はほぼ０となる。なお、さらにインバータ回路の段数を増やすことで調整幅を広げることが可能である。
【００５３】
遅延回路５５は、検出信号の出力期間を調整する回路であり、遅延回路内の制御スイッチ５６を切り替えることにより、バイアス回路２００へ出力する検出信号の出力期間を調整できる。また、上記遅延回路５３と同様に、さらにインバータ回路の段数を増やすことで調整幅を広げることができる。
【００５４】
すべてのインバータを通過しないパスを選択すると、ＥＸＯＲ回路５９の入力端子５７、５８の値は常に等しくなり、ＥＸＯＲ回路５９の出力は、常にＬＯＷとなる。従って、この場合、プリエンファシスは行われない。
【００５５】
以上、第１、２の実施形態において説明したように、本発明に係る差動駆動回路は、駆動回路の電流量を制御する機構をすべてバイアス回路に持たせることにより、駆動回路の寄生容量を減少させ、信号の伝送速度の低下やＥＭＩの発生を抑制するとともに、駆動回路の駆動電流信号のエッジ部のなまりを抑え、伝送速度の更なる向上と、同相電圧の揺れによるＥＭＩ発生を防止することが可能である。
【００５６】
尚、本発明の差動駆動回路は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態に係る差動駆動回路における駆動回路のブロック図である。
【図２】駆動回路にバイアス電圧を供給するバイアス回路の回路図である。
【図３】カレントミラーパスを複数配置したバイアス回路の例を示す回路図である。
【図４】本発明の第２の実施形態に係る差動駆動回路のブロック図である。
【図５】バイアス制御回路の例を示す回路図である。
【図６】従来の差動駆動回路の回路図である。
【図７】従来の差動駆動回路の回路図である。
【符号の説明】
【００５８】
１０    駆動回路
１１、１３〜１６、２０４、２０６、２０９〜２１２、２１５    トランジスタ
１２、２１４、３１１、３１２、３１５〜３１８、５１    入力端子
１７、１８    伝送線路
１９    終端抵抗
２０    プリバッファ
２１、２２  プリエンファシス回路
２００、３００    バイアス回路
２０１    電圧源
２０２    オペアンプ
２０３、５７、５８    ノード
２０５、５２    出力端子
２０７、２０８    抵抗
２１３    電流源
４０１    バイアス制御回路
５３、５５    遅延回路
５４、５６    スイッチ
【図１】
2009060262.tif 000003
【図２】
2009060262.tif 000004
【図３】
2009060262.tif 000005
【図４】
2009060262.tif 000006
【図５】
2009060262.tif 000007
【図６】
2009060262.tif 000008
【図７】
2009060262.tif 000009