(57)【要約】【課題】出力ラインにミュート回路を挿入せずに、単電源、ハーフブリッジ構成のＤ級増幅回路における電源投入時などのポップノイズの発生を抑制する。【解決手段】ＶＧ生成回路１０は、立ち上がり時に電圧が指数関数的に漸増し、トランジスタＱ１０及びＱ１１のゲート駆動電圧で安定する電圧ＶＧを出力する。電圧ＶＧは、ゲート駆動回路１２及び１３に供給され、回路１２及び１３の出力で出力段のＱ１０及びＱ１１が夫々駆動される。Ｑ１０及びＱ１１の中点か取り出された出力信号は、ＬＣフィルタで高調波成分を取り除かれ、カップリングコンデンサＣ２で直流電圧成分を取り除かれ、スピーカなどに出力される。電源投入時、電圧ＶＧが漸増するのに伴いＱ１０及びＱ１１の入力が０Ｖからゲート駆動電圧まで指数関数的に漸増するため、カップリングコンデンサＣ２に対する突発的な電圧の印加が行われず、ポップノイズが抑制される。【選択図】図２
2009033336.tif 000002
【特許請求の範囲】
【請求項１】
１ビットディジタル信号処理されたオーディオ信号をＤ級動作で増幅する増幅回路において、
電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子と、
上記第１および第２のスイッチング素子を駆動するための駆動電圧を出力する駆動電圧出力部と
を有し、
上記駆動電圧出力部は、立ち上がり時に上記駆動電圧を徐々に上昇させ、所定の電圧値で安定させるようにした
ことを特徴とする増幅回路。
【請求項２】
請求項１に記載の増幅回路において、
上記駆動電圧出力部は、
上記駆動電圧の上記上昇の開始時は、指数関数的に上記駆動電圧を上昇させるようにした
ことを特徴とする増幅回路。
【請求項３】
請求項１に記載の増幅回路において、
上記立ち上がり時は、電源投入時に対応する
ことを特徴とする増幅回路。
【請求項４】
請求項１に記載の増幅回路において、
上記第１および第２のスイッチング素子の中点から出力信号が取り出され、該出力信号がフィルタを介してカップリングコンデンサに供給される
ことを特徴とする増幅回路。
【請求項５】
請求項４に記載の増幅回路において、
上記駆動電圧出力部は、上記カップリングコンデンサの充電時間に対応する時間で、上記駆動電圧を上記所定の電圧値で安定させるようにした
ことを特徴とする増幅回路。
【請求項６】
１ビットディジタル信号処理されたオーディオ信号をＤ級動作で増幅する増幅回路の制御方法において、
電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子を駆動するための駆動電圧を、立ち上がり時に上記駆動電圧を徐々に上昇させ、所定の電圧値で安定させるようにした
ことを特徴とする増幅回路の制御方法。
【請求項７】
オーディオ信号を１ビットディジタル信号に変調する１ビットディジタル信号処理部と、
電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子と、該第１および第２のスイッチング素子を駆動するための駆動電圧を、立ち上がり時に徐々に上昇させ、所定の電圧値で安定させるように出力する駆動電圧出力部とを備え、上記１ビットディジタル信号処理部で変調された上記オーディオ信号を該第１および第２のスイッチング素子を用いてＤ級動作で増幅する増幅部と、
上記第１および第２のスイッチング素子の中点から取り出された出力信号から高調波成分を取り除くフィルタ部と、
上記フィルタ部の出力から直流電圧成分を取り除くカップリングコンデンサと
を有する
ことを特徴とする増幅装置。
【請求項８】
記録媒体からオーディオデータを再生する再生部と、
上記再生部で再生されたオーディオデータを１ビットディジタル信号に変調する１ビットディジタル信号処理部と、
電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子と、該第１および第２のスイッチング素子を駆動するための駆動電圧を、立ち上がり時に徐々に上昇させ、所定の電圧値で安定させるように出力する駆動電圧出力部とを備え、上記１ビットディジタル信号処理部で変調された上記オーディオ信号を該第１および第２のスイッチング素子を用いてＤ級動作で増幅する増幅部と、
上記第１および第２のスイッチング素子の中点から取り出された出力信号から高調波成分を取り除くフィルタ部と、
上記フィルタ部の出力から直流電圧成分を取り除くカップリングコンデンサと
を有する
ことを特徴とする再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、Ｄ級動作でオーディオ信号の増幅を行う増幅回路および増幅回路の制御方法、増幅装置、ならびに、再生装置に関し、特に、電源投入時などに発生するポップノイズを抑制できる構成に関する。
【背景技術】
【０００２】
近年では、オーディオ信号を増幅する増幅方式として、オーディオ信号をＰＷＭ(Pulse Width Modulation：パルス幅変調)やＰＤＭ(Pulse Density Modulation：パルス密度変調)して時間情報を持つ２値化された１ビットディジタル信号に変換し、この１ビットディジタル信号を増幅するようにした、所謂Ｄ級増幅方式が普及している。増幅された１ビットディジタル信号は、ローパスフィルタにより積分され、スピーカなどに出力される。Ｄ級増幅方式による増幅回路（以下、Ｄ級増幅回路と呼ぶ）は、リニアアンプと比べて電力変換効率が高く、また、原理上は無歪、無雑音であるので、携帯用の音楽再生装置から大型アンプに至るまで、広汎に利用されるようになってきている。特許文献１には、より電力効率を高めたＤ級増幅回路の構成例が記載されている。
【特許文献１】特開２００５−１３００６１号公報
【０００３】
図１５は、従来の技術によるＤ級増幅回路の一例の構成を概略的に示す。この例では、ＰＷＭにより１ビットディジタル信号を得ている。端子２００から入力されたオーディオ信号がＰＷＭ回路２０１で変調され、振幅情報に応じたデューティーのＰＷＭ信号に変換される。このＰＷＭ信号は、デッドタイム生成回路、レベルシフタ、ゲートドライブ回路などからなるドライブ回路２０２に供給され、出力段のスイッチング素子としてのトランジスタを駆動するのに適した、互いに反転し振幅を増幅された２本の駆動信号とされる。
【０００４】
出力段は、この例では、２個のトランジスタＱ１１０およびＱ１１１を組み合わせ、単電源で電源を供給するハーフブリッジ型が用いられる。トランジスタＱ１１０およびＱ１１１は、例えば、それぞれＮチャンネルのパワーＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor)が用いられ、スイッチング素子として駆動される。ＨｉサイドのトランジスタＱ１１０とＬｏサイドのトランジスタＱ１１１とが電源電圧ＶＤＤに対して縦列接続され、他端が接地電圧に接続される。トランジスタＱ１１０およびＱ１１１のゲート電極には、ドライブ回路２０２から出力された、互いに反転する駆動信号がそれぞれ入力される。
【０００５】
出力段に入力されたＰＷＭ信号は、トランジスタＱ１１０およびＱ１１１において電源電圧ＶＤＤまで振幅を引き上げられる。この振幅がＶＤＤまで引き上げられたＰＷＭ信号が、トランジスタＱ１１０およびＱ１１１の結合点から出力として取り出され、インダクタＬとキャパシタＣ１とで構成されるＬＣフィルタ回路に供給され、積分されて高調波成分が取り除かれる。
【０００６】
さらに、単電源、ハーフブリッジ構成においては、出力が出力段の中点から取り出される。そのため、ＬＣフィルタ回路の出力に、出力段に対する電源電圧ＶＤＤの１／２の電圧値の直流電圧が加わった信号が出力されることになる。そのため、大容量の電解コンデンサをカップリングコンデンサＣ２として出力に挿入し、このカップリングコンデンサＣ２で直流成分を取り除いた信号を、例えばスピーカＳＰである負荷に供給する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、既に説明したように、ＰＷＭ信号は、入力されたオーディオ信号を、レベルの時間変化に応じてデューティーが変化するように変調して生成する。無入力時、すなわちオーディオ信号のレベルが０である場合、変調されたＰＷＭ信号のデューティーは、５０％となる。
【０００８】
ここで、従来、単電源、ハーフブリッジのＤ級増幅回路では、電源投入時などにポップノイズが発生していた。この電源投入時などに発生するポップノイズについて、図１６を参照しながら考える。電源が投入される直前は、当然のことながらＰＷＭ回路２０１、ドライブ回路２０２および出力段の動作は停止しており、トランジスタＱ１１０およびＱ１１１の中点の電位も０Ｖである。これは、デューティーが０％（若しくは１００％）のＰＷＭ信号と考えることができる。また、カップリングコンデンサＣ２は、機器の最初の使用時や、前回の使用から十分時間が経過した場合などでは、電荷が全く蓄積されていない状態となっていると考えられる。
【０００９】
この状態で電源を投入すると、ＰＷＭ回路２０１は、無入力状態であるのでデューティーが５０％のＰＷＭ信号を出力する。このＰＷＭ信号がドライブ回路２０２を介してトランジスタＱ１１０およびＱ１１１に供給され、トランジスタＱ１１０およびＱ１１１の中点から出力が取り出される。この出力は、デューディーが５０％のＰＷＭ信号である。このＰＷＭ信号がＬＣフィルタ回路に供給される。すなわち、電源の投入に伴い、ＬＣフィルタ回路には、デューティーが０％（または１００％）から５０％に急激に変化するＰＷＭ信号が供給されると考えることができる。
【００１０】
ＬＣフィルタ回路は、時定数が存在するので、デューティーの急激な変化に伴い電源電圧ＶＤＤの波高値が過渡的にＬＣフィルタ回路を通過する。したがって、カップリングコンデンサＣ２には、電圧が０Ｖから電源電圧ＶＤＤの波高値まで急激に変化する信号が突発的に印加される。カップリングコンデンサＣ２に電荷が蓄積されていない状態では、この信号がそのまま出力に現れてしまい、ポップノイズとなる。
【００１１】
従来では、このポップノイズに対する対策として、図１７に例示されるように、カップリングコンデンサＣ２と負荷との間に、例えばトランジスタＱ２００をスイッチング素子として用いたミュート回路を設け、電源投入時から所定時間後にトランジスタＱ２００をＯＮ状態としてミュート動作を解除するように制御することで、ポップノイズの発生を抑えていた。
【００１２】
しかしながら、ミュート回路を構成するトランジスタＱ２００がオーディオ信号の出力ラインに挿入されるため、出力オーディオ信号の特性に対する影響が避けられないという問題点があった。
【００１３】
また、実際には、図１８に例示されるように、ステレオ構成となりミュート回路がＬチャンネルおよびＲチャンネルにそれぞれ挿入されると共に、これらミュート回路を制御するための構成も必要となる。図１８の例では、トランジスタＱ２１０およびＱ２１１がそれぞれＬチャンネルおよびＲチャンネルに挿入され、トランジスタＱ２２１に供給されるミュート制御信号を、トランジスタＱ２２０でトランジスタＱ２１０およびＱ２１１のＯＮ電圧まで引き上げてトランジスタＱ２１０およびＱ２１１のゲート電極に供給し、ミュート回路のトランジスタＱ２１０およびＱ２１１を駆動している。
【００１４】
このように、従来では、ミュート回路を構成するトランジスタＱ２１０およびＱ２１１と、ミュート回路を制御するためのトランジスタＱ２２０およびＱ２２１の、少なくとも４個のトランジスタがポップノイズ対策のために必要となる。さらに、ミュート動作を制御するためのミュート制御信号を生成するための構成も必要となる。そのため、回路規模の増大を招き、また、コスト的にも不利であるという問題点があった。
【００１５】
したがって、この発明の目的は、オーディオ信号の出力ラインに挿入するミュート回路を用いずに、単電源、ハーフブリッジ構成のＤ級増幅回路における電源投入時などのポップノイズの発生を抑制できる増幅回路および増幅回路の制御方法、増幅装置、ならびに、再生装置を提供することにある。
【課題を解決するための手段】
【００１６】
この発明は、上述した課題を解決するために、１ビットディジタル信号処理されたオーディオ信号をＤ級動作で増幅する増幅回路において、電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子と、第１および第２のスイッチング素子を駆動するための駆動電圧を出力する駆動電圧出力部とを有し、駆動電圧出力部は、立ち上がり時に駆動電圧を徐々に上昇させ、所定の電圧値で安定させるようにしたことを特徴とする増幅回路である。
【００１７】
また、この発明は、１ビットディジタル信号処理されたオーディオ信号をＤ級動作で増幅する増幅回路の制御方法において、電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子を駆動するための駆動電圧を、立ち上がり時に駆動電圧を徐々に上昇させ、所定の電圧値で安定させるようにしたことを特徴とする増幅回路の制御方法である。
【００１８】
また、この発明は、オーディオ信号を１ビットディジタル信号に変調する１ビットディジタル信号処理部と、電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子と、第１および第２のスイッチング素子を駆動するための駆動電圧を、立ち上がり時に徐々に上昇させ、所定の電圧値で安定させるように出力する駆動電圧出力部とを備え、１ビットディジタル信号処理部で変調されたオーディオ信号を第１および第２のスイッチング素子を用いてＤ級動作で増幅する増幅部と、第１および第２のスイッチング素子の中点から取り出された出力信号から高調波成分を取り除くフィルタ部と、フィルタ部の出力から直流電圧成分を取り除くカップリングコンデンサとを有することを特徴とする増幅装置である。
【００１９】
また、この発明は、記録媒体からオーディオデータを再生する再生部と、再生部で再生されたオーディオデータを１ビットディジタル信号に変調する１ビットディジタル信号処理部と、電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子と、第１および第２のスイッチング素子を駆動するための駆動電圧を、立ち上がり時に徐々に上昇させ、所定の電圧値で安定させるように出力する駆動電圧出力部とを備え、１ビットディジタル信号処理部で変調されたオーディオ信号を第１および第２のスイッチング素子を用いてＤ級動作で増幅する増幅部と、第１および第２のスイッチング素子の中点から取り出された出力信号から高調波成分を取り除くフィルタ部と、フィルタ部の出力から直流電圧成分を取り除くカップリングコンデンサとを有することを特徴とする再生装置である。
【００２０】
上述したように、この発明は、１ビットディジタル信号処理されたオーディオ信号をＤ級動作で増幅する際に、電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子を駆動するための駆動電圧を、立ち上がり時に駆動電圧を徐々に上昇させ、所定の電圧値で安定させるようにしているため、電源投入時などに、出力に対して電源電圧と同電位の信号が突発的に現れるのが抑制される。
【発明の効果】
【００２１】
この発明は、上述したように、１ビットディジタル信号処理されたオーディオ信号をＤ級動作で増幅する際に、電源電圧と接地電圧との間に縦列接続される第１および第２のスイッチング素子を駆動するための駆動電圧を、立ち上がり時に駆動電圧を徐々に上昇させ、所定の電圧値で安定させるようにしているため、電源投入時などに、出力に対して電源電圧と同電位の信号が突発的に現れるのが抑制される効果がある。
【発明を実施するための最良の形態】
【００２２】
以下、この発明の実施の第１の形態を、図面を参照しながら説明する。この発明では、単電源、ハーフブリッジ構成のＤ級増幅回路において、電源投入時などの１ビットディジタル信号のデューティーが急激に変化する際に、図１Ａに例示されるように、出力側に直流電圧除去のために挿入されるカップリングコンデンサに対する充電電圧が０Ｖから漸増するように制御する。一例として、カップリングコンデンサに印加される電圧が指数関数的に徐々に増加するように制御することが考えられる。このように電圧を制御することで、カップリングコンデンサの出力側の電圧の立ち上がりが急峻にならず、ポップノイズが抑制される。
【００２３】
なお、カップリングコンデンサに印加される電圧を、例えば図１Ｂに示されるような単純なＣＲ(Capacitor/Resistance)による時定数のようなカーブで以て制御することも考えられる。しかしながら、この場合には、カップリングコンデンサに対して電圧を印加する開始時において、時間当たりの電圧の変化量が大きいので、カップリングコンデンサの充電開始時に低域にてノイズが発生してしまうため、好ましくない。
【００２４】
図２は、この発明の実施の第１の形態によるＤ級増幅回路の出力段における一例の構成を示す。ランプ生成回路(ramp)生成回路２０は、図３Ａに例示されるように、回路の立ち上がり時および立ち下がり時に電圧がリニアに変化する信号を生成する。この、ランプ生成回路２０で生成される、電圧がリニアに変化する信号を、ランプ信号と呼ぶことにする。ランプ信号は、例えば立ち上がり時には、電圧が０Ｖから所定時間で所定電圧までリニアに上昇され、一定値に保たれる。０Ｖから所定電圧まで上昇される時間は、例えば後述するカップリングコンデンサＣ２の充電時間に対応し、数１０msecなどとされる。
【００２５】
なお、図３Ａのような、時間に対してリニアに変化する波形は、例えば定電流でコンデンサを放電させることで生成することができる。これに限らず、例えばこの回路が組み込まれる機器を制御するマイクロプロセッサなどにより発生させてもよい。
【００２６】
ランプ生成回路２０の出力は、ＶＧ生成回路１０に供給される。ＶＧ生成回路１０は、ランプ生成回路２０の例えば立ち上がり時や立ち下がり時においてリニアに変化する波形を整形し、図３Ｂに例示されるような、０Ｖから例えば指数関数的に漸増する（立ち上がり時の場合）ような変化の波形に変換する。この、図３Ａに例示されるリニアに変化する波形の信号を、図３Ｂに例示される指数関数的に変化する信号に変換する回路を、以下では、ゲート電圧波形整形回路と呼ぶ。
【００２７】
具体例は後述するが、ゲート電圧波形整形回路は、例えば大容量のコンデンサとダイオードとを用いて実現可能である。これに限らず、例えばこの回路が組み込まれる機器を制御するマイクロプロセッサなどにより、図３Ｂのような波形を発生させてもよい。
【００２８】
ＶＧ生成回路１０の出力は、ＨｉサイドのトランジスタＱ１０を駆動するゲート駆動回路１２と、ＬｏサイドのトランジスタＱ１１駆動するゲート駆動回路１３とに、ゲート駆動電圧ＶＧとして供給される。ゲート駆動回路１２および１３には、図示されない前段の回路から、互いに反転する１ビットディジタル信号がそれぞれ供給される。
【００２９】
なお、１ビットディジタル信号は、オーディオ信号を、例えばＰＷＭ(Pulse Width Modulation)またはＰＤＭ(Pulse Density Modulation)といった１ビットディジタル信号処理により変調して得る。
【００３０】
Ｄ級増幅回路の出力段においては、ＨｉサイドのトランジスタＱ１０とＬｏサイドのトランジスタＱ１１は、互いに反転したスイッチング動作を行うスイッチング素子として機能される。電源電圧ＶＤＤが、ＨｉサイドのトランジスタＱ１０のドレイン電極に供給される。ＨｉサイドのトランジスタＱ１０のソース電極と、ＬｏサイドのトランジスタＱ１１のドレイン電極とが接続され、接続点から出力が取り出される。ＬｏサイドのトランジスタＱ１１のソース電極は、接地電圧ＧＮＤに接続される。
【００３１】
出力段において、ＨｉサイドのトランジスタＱ１０が、ＶＧ生成回路１０から供給されるゲート駆動電圧ＶＧに基づくゲート駆動回路１２の出力で駆動される。同様に、ＬｏサイドのトランジスタＱ１１が、ゲート駆動電圧ＶＧに基づくゲート駆動回路１３の出力で駆動される。出力段の出力がトランジスタＱ１０およびＱ１１の中点から取り出され、インダクタＬおよびキャパシタＣ１からなるフィルタ回路で積分されて高調波成分を取り除かれ、カップリングコンデンサＣ２に印加される。
【００３２】
この実施の第１の形態の構成によれば、ランプ生成回路２０が例えば回路の立ち上がり時に、電圧が０Ｖからリニアに上昇するランプ信号を生成し、ＶＧ生成回路１０内のゲート電圧波形整形回路がこのランプ信号を０Ｖから電圧が指数関数的に漸増する信号に変換する。この信号がゲート駆動電圧ＶＧとしてゲート駆動回路１２および１３に供給される。これにより、トランジスタＱ１０およびＱ１１に入力される１ビットディジタル信号の波高値の変化が制御され、それに伴い、トランジスタＱ１０およびＱ１１の中点から取り出される出力ＰＷＭ信号の波高値も徐々に変化する。これにより、１ビットディジタル信号のデューティーの急激な変化に伴うポップノイズの発生が抑制される。
【００３３】
図４は、上述の図２の構成をより具体的な例を用いて示す。なお、図４において、上述した図２と共通する部分には同一の符号を付し、詳細な説明を省略する。
【００３４】
ランプ生成回路２０の出力が抵抗Ｒ１０を介してＶＧ生成回路１０に入力される。この図４の例では、ＶＧ生成回路１０は、オペアンプＯＰ３と、オペアンプＯＰ３に接続される抵抗Ｒ１１、Ｒ１２およびＲ１３と、例えば電解コンデンサからなるコンデンサＣ１０と、ダイオードＤ１とからなる。コンデンサＣ１０とダイオードＤ１とにより、上述したゲート電圧波形整形回路が構成される。
【００３５】
ランプ生成回路２０から抵抗Ｒ１０を介して供給された信号は、電解コンデンサＣ１０の正極およびダイオードＤ１のアノードに供給されると共に、抵抗Ｒ１１を介してオペアンプＯＰ３の反転入力端に入力される。電解コンデンサＣ１０の負極およびダイオードＤ１のカソードは、それぞれ接地電位ＧＮＤに接続される。また、オペアンプＯＰ３において、非反転入力端は抵抗Ｒ１２を介して接地電位ＧＮＤに接続されると共に、抵抗Ｒ１３を介してオペアンプＯＰ３の出力に接続される。
【００３６】
ゲート電圧波形整形回路は、コンデンサＣ１０の充電特性と、ダイオードＤ１の電圧−電流特性とを利用することで、上述した図３Ａに例示される、時間に対して電圧がリニアに変化する特性を、図３Ｂに例示される、立ち上がり時において指数関数的に電圧が上昇する特性に変換することができる。すなわち、ダイオードＤ１のスレショルド電圧ＶＦ以下では、コンデンサＣ１０の充電のためにコンデンサＣ１０に対して電流が流れ込み、コンデンサＣ１０の正極側の電圧値が指数関数的に漸増する。そして、ダイオードＤ１のスレショルド電圧ＶＦ以上でダイオードＤ１による電圧降下が一定となり、また、コンデンサＣ１０の充電が完了し、コンデンサＣ１０の両端の電圧値が所定値で飽和する。
【００３７】
オペアンプＯＰ３は、ゲート電圧波形整形回路で得られた信号を、ゲート駆動電圧ＶＧとして必要な電圧となるように所定に増幅する。このオペアンプＯＰ３の出力は、ゲート駆動電圧ＶＧとして、ＨｉサイドのトランジスタＱ１０を駆動するゲート駆動回路１２と、ＬｏサイドのトランジスタＱ１１を駆動するゲート駆動回路１３とに供給される。
【００３８】
この図４の例では、ＨｉサイドのトランジスタＱ１０を駆動するためのゲート駆動回路１２がＰチャンネルのトランジスタＱ２０とＮチャンネルのトランジスタＱ２１とを組み合わせたプッシュプル回路として構成される。トランジスタＱ２０のソース電極とトランジスタＱ２１のドレイン電極とが接続され、接続点が抵抗Ｒ２０を介してトランジスタＱ１０のゲート電極に接続される。トランジスタＱ２０のドレイン電極に対し、オペアンプＯＰ３の出力が接続され、ゲート駆動電圧ＶＧが供給される。また、トランジスタＱ２１のソース電極がトランジスタＱ１０のソース電極と接続される。
【００３９】
同様に、ＬｏサイドのトランジスタＱ１１を駆動するためのゲート駆動回路１３がＰチャンネルのトランジスタＱ２２とＮチャンネルのトランジスタＱ２３とを組み合わせたプッシュプル回路として構成される。トランジスタＱ２２のソース電極とトランジスタＱ２３のドレイン電極とが接続され、接続点が抵抗Ｒ２１を介してトランジスタＱ１１のゲート電極に接続される。トランジスタＱ２２のドレイン電極に対し、オペアンプＯＰ３の出力が接続さ、ゲート駆動電圧ＶＧが供給される。また、トランジスタＱ２３のソース電極がトランジスタＱ１１のソース電極と接続され、接地電位ＧＮＤとされる。
【００４０】
出力段において、ＨｉサイドのトランジスタＱ１０のソース電極と、ＬｏサイドのトランジスタＱ１１のドレイン電極とが接続され、ＨｉサイドのトランジスタＱ１０のドレイン電極に対して電源電圧ＶＤＤが供給され、ＬｏサイドのトランジスタＱ１１のソース電極が接地電位ＧＮＤと接続される。トランジスタＱ１０のソース電極とトランジスタＱ１１のドレイン電極との接続点から１ビットディジタル信号が出力として取り出され、インダクタＬとキャパシタＣ１とからなるフィルタ回路に供給され、積分されて高調波成分を取り除かれ、カップリングコンデンサＣ２を介して負荷に供給される。
【００４１】
図５は、図４の構成において、ＶＧ生成回路１０から出力されゲート駆動電圧ＶＧの変化と、このゲート駆動電圧ＶＧにより駆動されるゲート駆動回路の１ビットディジタル信号の変化とをシミュレートした一例の結果を示す。ゲート駆動電圧ＶＧは、０Ｖから時間の経過に伴い指数関数的に漸増し、所定時間経過後に所定電圧で飽和し安定化する。ゲート駆動回路から出力される１ビットディジタル信号の波高値は、このゲート駆動電圧ＶＧの変化に追随して変化しているのが分かる。すなわち、ゲート駆動回路１２および１３の１ビットディジタル信号の波高値は、０Ｖから時間の経過に伴い指数関数的に漸増し、所定の時間経過後に所定値で安定化する。
【００４２】
したがって、出力段のトランジスタＱ１０およびＱ１１の出力も、０Ｖから漸増することになり、電源投入時などにおいて、カップリングコンデンサＣ２に対して徐々に電流が流れ込み、ポップノイズを抑制できる。また、カップリングコンデンサＣ２と負荷との間にスイッチング素子が入らないため、音質的な影響が皆無である。さらに、ポップノイズの抑制をミュート回路を用いずに実現しているので、部品点数を削減することができる。
【００４３】
次に、この発明の実施の第２の形態について説明する。この実施の第２の形態は、上述した実施の第１の形態の構成に対して、音量調整を出力段に供給する電源電圧を可変することで行う際に生じる、歪率の劣化を抑制するための構成を追加した例である。
【００４４】
先ず、出力段に供給する電源電圧の変化と出力信号の歪率との関係について、図６および図７を用いて概略的に説明する。Ｄ級増幅回路において、音量調整を行うためには、入力されるディジタルオーディオ信号のレベルを可変とする方法と、出力段に供給される電源電圧ＶＤＤを可変とする方法とが考えられる。これらの方法のうち、電源電圧ＶＤＤを可変とする方法は、データ解像度の劣化が生じないため、入力ディジタルオーディオ信号のレベルを可変にする方法に対して有利である。
【００４５】
図６に例示される構成において、音量調整のために電源電圧ＶＤＤを可変とした場合について考える。なお、以下では、可変される電源電圧ＶＤＤをＶＤＶと記す。電源電圧ＶＤＶは、０Ｖ〜２Ｖの範囲で可変とされるものとする。また、トランジスタＱ１０およびＱ１１は、ＯＮ電圧が２Ｖであるものとする。
【００４６】
駆動するトランジスタＱ１０およびＱ１１のゲート駆動電圧は、ＨｉサイドのトランジスタＱ１０が完全にＯＮ状態にできる電圧にする必要がある。上述した実施の第１の形態では、図２などに例示されるように、トランジスタＱ１０およびＱ１１のゲート駆動回路１２および１３に対し、常に同じ一定のゲート駆動電圧ＶＧを加えていた。この方式の場合、ＬｏサイドのトランジスタＱ１１は、ソース電極が接地電圧となっているので、ゲート電極に対してＯＮ電圧の２Ｖをゲート駆動電圧として加えればよい。
【００４７】
一方、ＨｉサイドのトランジスタＱ１０は、ソース電極に出力が現れるため、ソース電極の電圧が０Ｖから電圧ＶＤＶの間で変化する。ＶＤＶの最大値ＶＤＶＭＡＸは、２Ｖなので、ゲート電極に対して電圧ＶＧｂ＝ＶＤＶＭＡＸ（２Ｖ）＋ＯＮ電圧（２Ｖ）＝４Ｖを加える。
【００４８】
この条件の下で、音量調整のために電圧ＶＤＶを変化させ、例えば電圧ＶＤＶ＝１Ｖにすると、トランジスタＱ１１０のソース電極の電圧が１Ｖとなる。そのため、トランジスタＱ１１０のゲート−ソース間電圧ＶＧＳは、３Ｖとなり、トランジスタＱ１１０のゲート−ソース間電圧ＶＧＳを可変したことになってしまう。これにより、トランジスタＱ１１０のＯＮ抵抗が変化することになる。
【００４９】
ここで、Ｄ級増幅回路の出力特性として、歪率が決定される要因の一つに、ＨｉサイドのトランジスタＱ１０のＯＮ抵抗と、ＬｏサイドのトランジスタＱ１１のＯＮ抵抗とのバランスがある。これらトランジスタＱ１０およびＱ１１との間でＯＮ抵抗のバランスが崩れると、歪率も悪化する。すなわち、音量調整のためにＶＤＶを可変とすると、Ｈｉサイド側のトランジスタＱ１０のＯＮ抵抗が大きく変化してしまい、出力信号における歪率が悪化してしまう。この歪率の悪化は、電源電圧を変化させることで、ゲート入力をオンする入力が入ってきても、トランジスタが完全なオン状態にならず、アナログ領域での動作になってしまうことに起因すると考えられる。
【００５０】
図７は、ＨｉサイドのトランジスタＱ１０に供給する電源電圧ＶＤＶと、出力される信号の歪率との、実測値に基づく一例の関係を示す。縦軸が歪率ＴＨＤ％、横軸が電圧ＶＤＶを示す。なお、電圧ＶＤＶ、トランジスタＱ１１０およびＱ１１１のＯＮ電圧の条件は、上述の図６の例と同等である。このように、電圧ＶＤＶの変化に対し、歪率ＴＨＤ％が略０．０４％〜略０．２％の間で大きく変化している。ＨｉサイドのトランジスタＱ１０のＯＮ抵抗と、ＬｏサイドのトランジスタＱ１１のＯＮ抵抗とのバランスが良い状態で、歪率が最小となる。なお、歪率が最小となる点がトランジスタＱ１０およびＱ１１のＯＮ電圧である２Ｖからずれているのは、各素子間の特性のバラツキなどの要因によるものである。
【００５１】
このように、音量調整で音量を変化させることで歪率が変わってしまうことは、オーディオ製品に適用した場合に、好ましくない。
【００５２】
この発明の実施の第２の形態では、図８に概略的に示されるように、Ｄ級増幅回路の出力段のＨｉサイドのトランジスタＱ１０のゲート−ソース間電圧Ｖｇｓｂと、ＬｏサイドのトランジスタＱ１１のゲート−ソース間電圧Ｖｇｓａとが、トランジスタＱ１０およびＱ１１に対する電源電圧ＶＤＶの変化に関わらず互いに等しくなるように、ゲート駆動電圧の制御を行う。換言すれば、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧の振幅域を、電源電圧ＶＤＶの変化に関わらず一定とする。
【００５３】
ＬｏサイドのトランジスタＱ１１は、ソース電極が接地電圧ＧＮＤとされるため、ゲート駆動電圧ＶＧａは、一義的に決定される。一方、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂは、電源電圧ＶＤＶと連動している。そのため、ＬｏサイドのトランジスタＱ１１に対するゲート駆動電圧ＶＧａと、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂとの間には、下記の式（１）の関係が成り立つ。
ＶＧｂ＝ＶＧａ＋ＶＤＶ      ・・・（１）
【００５４】
すなわち、ゲート駆動電圧ＶＧａを一定とし、電源電圧ＶＤＶの電圧値をゲート駆動電圧ＶＧａに加算した電圧値の電圧をゲート駆動電圧ＶＧｂとして用いることで、この式（１）が実現されることになる。
【００５５】
図９は、上述の式（１）を実現するための、Ｄ級増幅回路の出力段における一例の構成を概略的に示す。なお、図９において、上述した図２と共通する部分には同一の符号を付し、詳細な説明を省略する。電源電圧ＶＤＶが、ＨｉサイドのトランジスタＱ１０のドレイン電極に供給されると共に、加算回路１１の一方の入力端に入力される。この電源電圧ＶＤＶは、音量調整のために可変とされている。ここでは、電源電圧ＶＤＶが０Ｖ〜２Ｖの範囲で可変されるものとする。ＨｉサイドのトランジスタＱ１０のソース電極と、ＬｏサイドのトランジスタＱ１１のドレイン電極とが接続され、接続点から出力が取り出される。ＬｏサイドのトランジスタＱ１１のソース電極は、接地電圧ＧＮＤに接続される。
【００５６】
ランプ生成回路２０で、回路の立ち上がりや立ち下がり時の電圧がリニアに変化するランプ信号が生成される。このランプ信号は、ＶＧ生成回路１０に供給され、ＶＧ生成回路１０内のゲート電圧波形整形回路で、０Ｖから例えば指数関数的に漸増する（立ち上がり時）信号に変換される。この信号は、ＶＧ生成回路１０で例えばトランジスタＱ１０およびＱ１１のＯＮ電圧まで引き上げられ、電圧ＶＧとして加算回路１１の他方の入力端に入力されると共に、ＬｏサイドのトランジスタＱ１１を駆動するゲート駆動電圧ＶＧａとしてゲート駆動回路１３に供給される。
【００５７】
加算回路１１は、一方の入力端に入力された電源電圧ＶＤＶと、他方の入力端に入力された電圧ＶＧとを加算する。加算回路１１で電源電圧ＶＤＶと電圧ＶＧとが加算された電圧が、ＨｉサイドのトランジスタＱ１０を駆動するためのゲート駆動電圧ＶＧｂとしてゲート駆動回路１２に供給される。これにより、ゲート駆動電圧ＶＧｂは、電源電圧ＶＤＶの変化に関わらず０Ｖ〜電圧ＶＧの振幅域が維持されることになる。ゲート駆動回路１２および１３には、図示されない前段の回路から、互いに反転する１ビットディジタル信号がそれぞれ供給される。
【００５８】
出力段において、ＨｉサイドのトランジスタＱ１０が、ゲート駆動電圧ＶＧｂに基づくゲート駆動回路１２の出力で駆動される。同様に、ＬｏサイドのトランジスタＱ１１が、ゲート駆動電圧ＶＧａに基づくゲート駆動回路１３の出力で駆動される。出力段の出力がトランジスタＱ１０およびＱ１１の中点から取り出される。出力段の出力がトランジスタＱ１０およびＱ１１の中点から取り出され、インダクタＬおよびキャパシタＣ１からなるフィルタ回路で積分され高調波成分を取り除かれ、カップリングコンデンサＣ２に印加される。
【００５９】
この実施の第２の形態の構成によれば、電源電圧ＶＤＶと、ＬｏサイドのトランジスタＱ１１に対するゲート駆動電圧ＶＧａの値とを加算回路１１により加算して、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂとしているので、電源電圧ＶＤＶの変化に関わらずトランジスタＱ１０およびＱ１１におけるＯＮ抵抗が等しくなり、電源電圧ＶＤＶの変化に対して歪率を略一定に保つことが可能となる。
【００６０】
図１０は、上述した図９の回路で、電源電圧ＶＤＶを０Ｖから最大値（この例では２Ｖ）まで変化させた場合の、各トランジスタＱ１０およびＱ１１におけるゲート駆動電圧ＶＧａおよびＶＧｂの変化をシミュレートした一例の結果を示す。これは、音量調整において音量を０から最大まで変化させた場合に相当する。なお、図１０において、横軸が電源電圧ＶＤＶを示し、縦軸が各測定点での電圧値を示す。
【００６１】
図１０から分かるように、電源電圧ＶＤＶを変化させても、ＬｏサイドのトランジスタＱ１１に対するゲート駆動電圧ＶＧａは、２Ｖの電位で一定となっている。一方、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂは、電源電圧ＶＤＶの変化に伴い、電源電圧ＶＤＶと２Ｖ（すなわち電圧ＶＧ＝ゲート駆動電圧ＶＧａ）の電位差を保ちながら変化している。換言すれば、ゲート駆動電圧ＶＧｂは、電源電圧ＶＤＶの変化に関わらず２Ｖ（電圧ＶＧ）の振幅域が保たれる。これにより、図９の回路構成で上述した式（１）が実現されることが確認できる。
【００６２】
図１１は、上述した図９の回路に対応し、電源電圧ＶＤＶと出力される信号の歪率との実測値に基づく一例の関係を示す。縦軸が出力されるオーディオ信号の歪率ＴＨＤ％、横軸が電源電圧ＶＤＶを示す。図１１から、電源電圧ＶＤＶの変化に対して、歪率ＴＨＤ％が略一定となっていることが分かる。このように、この発明の実施の第１の形態により、出力段のトランジスタに供給する電源電圧を変化させることで音量調整を行う構成において、音量調整に対する歪率を略一定とすることが可能とされ、オーディオ機器として適当な特性を得ることができた。
【００６３】
すなわち、既に説明したように、出力段に対する電源電圧ＶＤＶの値と、ＬｏサイドのトランジスタＱ１１に対するゲート駆動電圧ＶＧａの値とを加算回路１１により加算して、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂとすることで、当該ゲート駆動電圧ＶＧｂの電圧が、その振幅幅を保ったまま電源電圧ＶＤＶの電圧の変化に応じて変化する。したがって、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂは、ＬｏサイドのトランジスタＱ１１に対するゲート駆動電圧ＶＧａよりも、常に電源電圧ＶＤＶの分だけ高い電圧を得ることができる。
【００６４】
このように、この実施の第２の形態によれば、トランジスタＱ１０およびＱ１１におけるゲート−ソース電圧Ｖｇｓが等しくなり、トランジスタＱ１０およびＱ１１のＯＮ抵抗が等しくなる。その結果、音量調整により出力段に対する電源電圧ＶＤＶを変化させても、ＨｉサイドおよびＬｏサイドそれぞれのトランジスタＱ１０およびＱ１１におけるＯＮ抵抗のバランスが崩れることが無く、電源電圧ＶＤＶの変化に対して歪率を略一定に保つことが可能となる。
【００６５】
なお、図９に例示される構成において、電源電圧ＶＤＶは、ＶＧ生成回路１０の出力電圧が所定の電圧ＶＧで安定するまで、０Ｖに制御される（図示しない）。この場合、上述した式（１）により、ゲート駆動回路１２に供給されるゲート駆動電圧ＶＧｂと、ゲート駆動回路１３に供給されるゲート駆動電圧ＶＧａとが等しくされる。したがって、ゲート駆動回路１２および１３から出力される１ビットディジタル信号の波高値は、共に、上述した図５に例示されるような、０Ｖから指数関数的に漸増するように制御される。これにより、電源投入時などにおいて、カップリングコンデンサＣ２に対して徐々に電流が流れ込むことになり、ポップノイズを抑制できる。
【００６６】
図１２および図１３は、ＶＧ生成部１０から出力される電圧ＶＧを上述のようにして漸増させて変化させた際の、ゲート駆動電圧ＶＧａおよびＶＧｂの変化をシミュレートした一例の結果を示す。なお、この図１２および図１３では、簡単のため、ＶＧ生成部１０からの出力電圧ＶＧがリニアに変化するものとして、シミュレーションを行っている。また、図１２および図１３における電圧ＶＧは、図９におけるランプ生成回路２０の出力電圧であって、ＶＧ生成回路１０は、この電圧ＶＧの安定時の電圧をトランジスタＱ１０およびＱ１１のＯＮ電圧まで引き上げて出力する。
【００６７】
図１２は、出力段に供給される電源電圧ＶＤＶが０Ｖの場合の一例のシミュレーション結果を示す。ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂと、ＬｏサイドのトランジスタＱ１１に対するゲート駆動電圧ＶＧａとが、ＶＧ生成部１０から出力される電圧ＶＧの変化に応じて、全く等しく変化しているのが分かる。
【００６８】
図１３は、電源電圧ＶＤＶが最大値の場合、すなわち、音量調整において音量が最大に調整された場合の一例のシミュレーション結果を示す。ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂと、ＬｏサイドのトランジスタＱ１１に対するゲート駆動電圧ＶＧａとが、電源電圧ＶＤＶに対応する電位差を維持しつつ、ＶＧ生成部１０から出力される電圧ＶＧの変化に応じて、全く等しく変化しているのが分かる。
【００６９】
この図１２および図１３に例示するシミュレーション結果から、ゲート駆動電圧ＶＧａおよびＶＧｂを０Ｖから所定値まで変化させた場合であっても、電源電圧ＶＤＶと、ＬｏサイドのトランジスタＱ１１に対するゲート駆動電圧ＶＧａの値とを加算回路１１により加算して、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧｂとすることで、電源電圧ＶＤＶの変化に関わらずトランジスタＱ１０およびＱ１１におけるＯＮ抵抗を等しくできることが分かる。したがって、この実施の第２の形態の構成でも、電源電圧ＶＤＶの変化に対して歪率を略一定に保つことが可能となる。
【００７０】
次に、この発明の実施の第３の形態について、図１４を用いて説明する。図１４は、この発明が適用された再生装置１００の一例の構成を概略的に示す。再生部１０１は、圧縮符号化されて記録媒体に記録された圧縮オーディオデータを記録媒体から再生する。記録媒体は、オーディオデータを記録可能であれば、特に限定されない。例えば、ＭＤ(Mini Disc)、ＤＶＤ(Digital Versatile Disc)といったディスク記録媒体、フラッシュメモリなどの不揮発性メモリ、ハードディスク、磁気テープなどを記録媒体として用いることが考えられる。再生部１０１は、記録媒体から読み出したデータに対して復調処理、記録符号の復号処理などを所定に施して、再生圧縮オーディオデータとして出力する。
【００７１】
再生部１０１から出力された再生圧縮オーディオデータは、例えばデコーダ部１０２に供給される。デコーダ部１０２は、再生圧縮オーディオデータに対して圧縮符号化方式に対応する復号処理を行い、圧縮オーディオデータを伸長しベースバンドのオーディオデータとして出力する。
【００７２】
デコーダ部１０２から出力されたベースバンドのオーディオデータは、変調部１０３に供給される。変調部１０３は、供給されたオーディオデータに対して１ビットディジタル信号処理を施し、オーディオデータを１ビットディジタル信号に変換して出力する。例えば変調部１０３は、供給されたオーディオデータに対してＰＷＭを施し、振幅情報が時間情報に変換されたＰＷＭ波を生成する。これに限らず、変調部１０３は、時間軸に対しても変調を行うΔ−Σ変調方式を用いてオーディオデータの変調を行ってもよいし、ＰＷＭとΔ−Σ変調とを併用してもよい。ここでは、変調部１０３は、ＰＷＭを行うものとする。
【００７３】
変調部１０３でＰＷＭ信号に変調されたオーディオデータは、この発明が適用されるアンプ部１０４に供給される。アンプ部１０４において、出力段の構成は、上述した実施の第１および第２の形態の何れの構成も適用可能である。すなわち、アンプ部１０４は、例えばデッドタイム生成回路、レベルシフタおよびゲート駆動回路からなるドライブ回路と、ドライブ回路から出力されるゲート駆動電圧で駆動され、電源電圧に応じてＰＷＭ信号を増幅する、単電源、ハーフブリッジタイプの構成による出力段と、出力段から取り出されたＰＷＭ信号を積分し高調波成分を取り除き、さらにカップリングコンデンサＣ２で直流電圧成分を除去して、ＰＷＭ信号をアナログオーディオ信号に変換して出力するフィルタ回路とを有する。アンプ部１０４から出力されたアナログオーディオ信号は、例えばスピーカ１０５に供給され、スピーカ１０５の駆動部を駆動する。
【００７４】
アンプ部１０４において、例えば電源投入時に、Ｈｉサイドのトランジスタに対するゲート駆動電圧が０Ｖから指数関数的に徐々に上昇するように制御される。そのため、電源投入時のＰＷＭ信号のデューティーが急激に変化することで発生されるポップノイズを抑制することができる。
【００７５】
アンプ部１０４は、ボリュームコントローラ１０６に対する操作に応じて出力段に供給する電源電圧を変化させることで、出力信号の音量調整を行うようにできる。この場合には、出力段の構成として、上述した実施の第２の形態の構成を適用すると、音量調整に関わらず出力オーディオ信号の歪率を略一定とすることができるので、好ましい。すなわち、Ｈｉサイドのトランジスタに対するゲート駆動電圧が電源電圧の値に応じて設定される。これにより、Ｈｉサイドのトランジスタに供給される電源電圧が、最小値（０Ｖ）から音量の最大値に対応する電圧に変化されるのに伴い、Ｈｉサイドのトランジスタに対するゲート駆動電圧が、当該電源電圧に対してＯＮ電圧に対応する電位差を維持しつつ変化される。
【００７６】
なお、上述では、再生装置１００が記録媒体に圧縮符号化されて記録された圧縮オーディオデータを再生するように説明したが、これはこの例に限定されない。例えば、この実施の第４の形態は、記録媒体に非圧縮で記録されたオーディオデータを再生するような再生装置に適用することもできる。例えば、ＣＤ−ＤＡ(Compact Disc-Digital Audio)を再生するような再生装置にこの発明を適用することが考えられる。この場合には、例えば図１４の構成からデコーダ部１０２を省略した構成が考えられる。
【００７７】
また、上述では、再生装置１００が記録媒体から圧縮または非圧縮のオーディオデータを再生するように説明したが、これはこの例に限定されない。例えば、再生装置１００は、インターネットなどを介して有線または無線で伝送された圧縮または非圧縮のオーディオデータを再生するような装置であってもよい。さらに、アナログまたはディジタル方式で入力されたオーディオ信号を増幅して出力するアンプ装置に、この発明を適用するようにできる。この場合には、例えば図１３の構成から再生部１０１およびデコーダ部１０２を省略した構成が考えられる。
【図面の簡単な説明】
【００７８】
【図１】この発明による一例の電圧制御方法を示す略線図である。
【図２】発明の実施の第１の形態によるＤ級増幅回路の出力段における一例の構成を示す回路図である。
【図３】実施の第１の形態による一例の電圧制御方法を示す略線図である。
【図４】実施の第１の形態による制御を実現するためのより具体的な構成例を示す回路図である。
【図５】実施の第１の形態による、電圧ＶＧの変化と電圧ＶＧにより駆動されるゲート駆動回路の１ビットディジタル信号出力の変化とをシミュレートした一例の結果を示す略線図である。
【図６】Ｄ級増幅回路において、音量調整のために電源電圧ＶＤＤを可変とした場合について説明するための略線図である。
【図７】音量調整のために電源電圧ＶＤＤを可変とした場合の出力信号の歪率の変化を実測値に基づき示す略線図である。
【図８】発明の実施の第２の形態について概略的に説明するための略線図である。
【図９】実施の第２の形態によるＤ級増幅回路の出力段における一例の構成を概略的に示す回路図である。
【図１０】実施の第２の形態の構成において、電源電圧ＶＤＶを０Ｖから最大値まで変化させた場合の、各トランジスタにおけるゲート−ソース間電圧Ｖｓｇの変化をシミュレートした一例の結果を示す略線図である。
【図１１】実施の第２の形態の構成における、電源電圧ＶＤＶと出力される信号の歪率との実測値に基づく一例の関係を示す略線図である。
【図１２】実施の第２の形態による、電圧ＶＧを漸増させて変化させた際のゲート駆動電圧の変化をしミュートした一例の結果を示す略線図である。
【図１３】実施の第２の形態による、電圧ＶＧを漸増させて変化させた際のゲート駆動電圧の変化をしミュートした一例の結果を示す略線図である。
【図１４】発明の実施の第３の形態に適用できる再生装置の一例の構成を概略的に示すブロック図である。
【図１５】従来の技術によるＤ級増幅回路の一例の構成を概略的に示す略線図である。
【図１６】ハーフブリッジのＤ級増幅回路で電源投入時などに発生するポップノイズについて説明するための略線図である。
【図１７】従来の技術による一例のポップノイズ対策を示す回路図である。
【図１８】従来の技術による一例のポップノイズ対策をより具体的に示す回路図である。
【符号の説明】
【００７９】
１０  ＶＧ生成回路
１１  加算回路
１２  Ｈｉサイドのゲート駆動回路
１３  Ｌｏサイドのゲート駆動回路
２０  ランプ生成回路
１０１  再生部
１０２  デコーダ部
１０３  変調部
１０４  アンプ部
１０６  ボリュームコントローラ
Ｑ１０  Ｈｉサイドのトランジスタ
Ｑ１１  Ｌｏサイドのトランジスタ
Ｃ２  カップリングコンデンサ
【図１】
2009033336.tif 000003
【図２】
2009033336.tif 000004
【図３】
2009033336.tif 000005
【図４】
2009033336.tif 000006
【図５】
2009033336.tif 000007
【図６】
2009033336.tif 000008
【図７】
2009033336.tif 000009
【図８】
2009033336.tif 000010
【図９】
2009033336.tif 000011
【図１０】
2009033336.tif 000012
【図１１】
2009033336.tif 000013
【図１２】
2009033336.tif 000014
【図１３】
2009033336.tif 000015
【図１４】
2009033336.tif 000016
【図１５】
2009033336.tif 000017
【図１６】
2009033336.tif 000018
【図１７】
2009033336.tif 000019
【図１８】
2009033336.tif 000020