(57)【要約】      （修正有）【課題】半導体基板毎或いはロット毎に好適な処理条件を自動設定して半導体基板の加工処理を行う半導体基板の処理方法および半導体基板の処理装置を提供する。【解決手段】半導体基板の処理方法であり半導体基板の処理方法であって、データ記録手段が、入力される半導体基板の各々の属性を表す属性データを半導体基板の個体識別符号に対応づけて記録媒体に記録する属性データ記録ステップと、制御手段が、半導体基板のうちの１つの個体識別符号を伴う着工指示を生成するステップと、処理条件設定手段が、着工指示に係る半導体基板に対応する属性データを記録媒体から抽出と、当該抽出属性データおよび半導体基板の属性に対応した複数の処理条件が設定された処理条件判断テーブルに基づき、複数の処理条件のうちから１つを選択する処理条件設定ステップと、加工手段が、当該選択された処理条件のもとで着工指示に係る半導体基板への加工ステップと、を含む。【選択図】図２
2009152357.tif 000002
【特許請求の範囲】
【請求項１】
順次供給される半導体基板の各々に加工処理を施す半導体基板の処理方法であって、
データ記録手段が、入力される前記半導体基板の各々の属性を表す属性データを前記半導体基板の個体識別符号に対応づけて記録媒体に記録する属性データ記録ステップと、
制御手段が、前記半導体基板のうちの１つの個体識別符号を伴う着工指示を生成するステップと、
処理条件設定手段が、前記着工指示に係る半導体基板に対応する属性データを前記記録媒体から抽出し、当該抽出した属性データおよび前記半導体基板の属性に対応した複数の処理条件が設定された処理条件判断テーブルに基づいて、前記複数の処理条件のうちから１つを選択する処理条件設定ステップと、
加工手段が、当該選択された処理条件のもとで前記着工指示に係る半導体基板に加工処理を施す加工ステップと、を含むことを特徴とする半導体基板の処理方法。
【請求項２】
順次供給される半導体基板の各々に加工処理を施す半導体基板の処理方法であって、
ロット編成手段が、前記半導体基板の各々の属性に応じて前記半導体基板の各々を複数ロットに群分けするロット編成ステップと、
データ記録手段が、入力される前記半導体基板の各々の属性を表す属性データを編成された各ロットの識別符号と対応付けて記録媒体に記録する属性データ記録ステップと、
制御手段が編成されたロットの識別符号を伴う着工指示を生成するステップと、
処理条件設定手段が、前記着工指示に係るロットに対応する属性データを前記属性データ記録手段から抽出し、当該抽出した属性データおよび前記半導体基板の属性に対応した複数の処理条件が設定された処理条件判断テーブルに基づいて、前記複数の処理条件のうちから１つを選択する処理条件設定ステップと、
加工手段が、当該選択された処理条件のもとで前記着工指示に係るロットに属する半導体基板の各々に加工処理を施す加工ステップと、を含むことを特徴とする半導体基板の処理方法。
【請求項３】
前記半導体基板はＳＯＩ基板であり、
前記属性は、前記ＳＯＩ基板の表面に形成されているＳＯＩ層の膜厚であることを特徴とする請求項１又は２に記載の半導体基板の処理方法。
【請求項４】
前記加工ステップは、前記半導体基板にエッチング処理を施すエッチングステップであり、
前記処理条件はエッチング時間であることを特徴とする請求項３に記載の半導体基板の処理方法。
【請求項５】
前記処理条件設定ステップにおいて、前記記録媒体より抽出された属性データが所定範囲内にないときは、報知手段がエラー発生を報知する報知ステップを更に含むことを特徴とする請求項１又は２に記載の半導体基板の処理方法。
【請求項６】
前記報知手段は、表示画面への表示により前記エラー発生を報知することを特徴とする請求項５に記載の半導体基板の処理方法。
【請求項７】
順次供給される半導体基板の各々に加工処理を施す半導体基板の処理装置であって、
入力される前記半導体基板の各々の属性を表す属性データを記録媒体に記録する属性データ記録手段と、
複数の処理条件を前記半導体基板の属性に対応付けて記録した処理条件判断テーブルと、
前記半導体基板のうちの１つの個体識別符号を伴う着工指示を生成する制御手段と、
前記着工指示に係る１の半導体基板に対応する属性データを前記記録媒体から抽出し、当該抽出した属性データおよび前記処理条件判断テーブルに基づいて前記複数の処理条件のうちの１つを選択する処理条件設定手段と、
前記１の半導体基板に対して当該選択された処理条件の下で加工処理を行う加工手段と、を含むことを特徴とする半導体基板の処理装置。
【請求項８】
前記記録媒体より抽出された属性データが所定範囲内にないときは、エラーと判定し、エラー発生を報知する報知手段を更に有することを特徴とする請求項７に記載の半導体基板の処理装置。
【請求項９】
前記報知手段は、前記エラー発生を表示せしめる表示画面を含むことを特徴とする請求項８に記載の半導体基板の処理装置。
【請求項１０】
前記処理条件判断テーブルには、エラー判定すべき前記半導体基板の属性の範囲が設定されており、
前記報知手段は、前記処理条件判断テーブルに基づいてエラー判定を行うことを特徴とする請求項８又は９に記載の半導体基板の処理装置。
【請求項１１】
前記加工手段は、前記半導体基板の各々にエッチング処理を施すエッチング装置であることを特徴とする請求項７に記載の半導体基板の処理装置。
【請求項１２】
前記属性は、前記半導体基板の膜厚であり、
前記処理条件は、エッチング時間であることを特徴とする請求項１１に記載の半導体基板の処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に加工処理を施す半導体基板の処理方法および処理装置に関する。
【背景技術】
【０００２】
ＳＯＩ（Silicon On Insulator）デバイスは、半導体基板層と、その上に形成される半導体形成層（ＳＯＩ層）とが埋め込み酸化膜で絶縁分離される構造を有する。これにより、隣接する素子間の絶縁分離を容易に行うことができ、また、半導体基板層を介して寄生サイリスタが形成されることがないためラッチアップ現象を防ぐことが可能となる。また、トランジスタを絶縁膜上の半導体形成層（以下ＳＯＩ層と称する）に作り込むことが、トランジスタの微細化に伴って消費電力が増大するいわゆる短チャンネル効果の抑制に有効となる。更に、ＳＯＩ構造で形成されたトランジスタの接合容量は、バルク構造のトランジスタに比べ小さいため、高速動作が可能である。このようにＳＯＩ構造のトランジスタは、多くの優れた特性を有し、従来のバルク基板に形成された半導体素子と比べ高速化、低消費電力化を図ることができるデバイスとして期待されている。
【０００３】
このＳＯＩ構造を有するウエハ（以下ＳＯＩ基板と称する）をＵＶセンサに適用する試みがなされている。従来のＵＶセンサは窒化ガリウム等の化合物半導体を用いていたため、同一チップ上に周辺回路を搭載することが困難であった。また、シリコン基板を用いたＵＶセンサの場合、広い波長範囲の光に対して感度を有するため可視光を遮断するための光学フィルタが必要となり製造コストが高く、感度が低いという問題があった。ＳＯＩ基板を用いたＵＶセンサでは、オペアンプ等の周辺回路を同一チップ内に内蔵することも可能であり、ＳＯＩ層の薄膜化によりＵＶ光にのみ感度を有するフォトダイオードを形成することができ、光学フィルタを使用することなく良好な分光感度特性を得ることができるといったメリットがある。
【０００４】
ＳＯＩ基板を用いたＵＶセンサにおいては、受光素子が形成されるＳＯＩ層の膜厚によって検知出力のピーク波長が決まることから、ＳＯＩ層の膜厚を厳重に管理する必要がある。ＳＯＩ層の膜厚は、納入時のＳＯＩ基板に対してエッチング処理を行うことで所望の膜厚に調整されるが、この工程においてＳＯＩ基板間およびロット間でのＳＯＩ層の膜厚ばらつきを可能な限り抑える必要がある。
【０００５】
製造工程においてウエハ間およびロット間でのばらつきを低減させる技術として特許文献１には、熱処理ユニット内に投入されるウエハの枚数に応じて熱処理条件を定める手段を備えた基板熱処理装置が開示されている。かかる装置によればウエハ処理枚数に応じて熱処理条件が設定されるので、ダミーウエハを補充することなしに各ウエハの熱履歴を一定にできる旨が記載されている。特許文献２には、ウエハを特定する基板特定情報とウエハの処理内容を示す処理内容情報とを組み合わせた文字列の入力操作に応じてウエハ毎に処理内容を変更して処理を行う基板処理装置が開示されている。
【特許文献１】特開平１０−１８９４６５
【特許文献２】特開２０００−３１２４２
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１は、従来の半導体基板の処理装置の構成を示す図である。従来の基板処理装置は、ホストシステム１と、エッチング処理装置２とにより構成される。エッチング装置２は、基板搬送部３とエッチング処理部４とを含んでいる。ホストシステム１は、エッチング時間等の処理条件を指定して、エッチング装置２に着工指示を送信する。基板搬送部３は、対象ロットのウエハをエッチング処理部４に搬入する。エッチング処理部４は、ロット内の複数のウエハをホストシステム１から指示された処理条件にてエッチングを行う。エッチング処理部４は、ロット内の全てのウエハに対してエッチング処理が完了すると、実績報告をホストシステム１に送信して処理が終了する。
【０００７】
ＳＯＩ基板は、納入時の初期状態においてＳＯＩ基板間でＳＯＩ層の膜厚が不均一である場合が多い。従って、上記従来の基板処理装置では、複数のＳＯＩ基板が単一の処理条件で処理されることになり、全てのＳＯＩ基板は、ほぼ同じ量だけエッチングされることとなるので初期のＳＯＩ層のばらつきを低減させることができない。つまり、従来の製造工程では、初期のＳＯＩ層のばらつきを最終工程まで引きずることとなり、初期のＳＯＩ層の膜厚ばらつきが大きいと安定した検出感度を有するＵＶセンサを製造することができない。また、初期のＳＯＩ層の膜厚に応じてロットを編成し、ロット毎に処理条件を変更してエッチングを行う場合には、オペレータがロットの切り替え毎にホストシステム１を操作して、処理条件の変更操作をしなければならず、ロットと処理条件の対応の管理が煩雑でありミスの発生要因となっていた。すなわち、ロットの切り替え時等に処理条件の変更を行う場合には、オペレータを介在させず自動化することが望ましい。
【０００８】
本発明は、上記した点に鑑みてなされたものであり、半導体基板毎或いはロット毎に好適な処理条件を自動設定して半導体基板の加工処理を行う半導体基板の処理方法および半導体基板の処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体基板の処理方法は、順次供給される半導体基板の各々に加工処理を施す半導体基板の処理方法であって、データ記録手段が、入力される前記半導体基板の各々の属性を表す属性データを前記半導体基板の個体識別符号に対応づけて記録媒体に記録する属性データ記録ステップと、制御手段が、前記半導体基板のうちの１つの個体識別符号を伴う着工指示を生成するステップと、処理条件設定手段が、前記着工指示に係る半導体基板に対応する属性データを前記記録媒体から抽出し、当該抽出した属性データおよび前記半導体基板の属性に対応した複数の処理条件が設定された処理条件判断テーブルに基づいて、前記複数の処理条件のうちから１つを選択する処理条件設定ステップと、加工手段が、当該選択された処理条件のもとで前記着工指示に係る半導体基板に加工処理を施す加工ステップと、を含むことを特徴としている。
【００１０】
また、本発明の半導体基板の処理装置は、順次供給される半導体基板の各々に加工処理を施す半導体基板の処理装置であって、入力される前記半導体基板の各々の属性を表す属性データを記録媒体に記録する属性データ記録手段と、複数の処理条件を前記半導体基板の属性に対応付けて記録した処理条件判断テーブルと、前記半導体基板のうちの１つの個体識別符号を伴う着工指示を生成する制御手段と、前記着工指示に係る１の半導体基板に対応する属性データを前記記録媒体から抽出し、当該抽出した属性データおよび前記処理条件判断テーブルに基づいて前記複数の処理条件のうちの１つを選択する処理条件設定手段と、前記１の半導体基板に対して当該選択された処理条件の下で加工処理を行う加工手段と、を含むことを特徴としている。
【発明の効果】
【００１１】
本発明の半導体基板の処理方法および処理装置によれば半導体基板毎或いはロット毎に好適な処理条件を自動設定して半導体基板の加工処理を行うことが可能となり、均一な構造のデバイスを安定に製造することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例について図面を参照しつつ説明する。図２は、本発明に係る半導体基板の処理装置１００の構成を示すブロック図である。半導体基板の処理装置１００は、従来の装置と同様、ホストシステム１と、エッチング装置２とを含み、更に処理条件選択部５とデータ格納部６とを有する。処理条件選択部５は、ホストシステム１、エッチング装置２、データ格納部６のそれぞれと通信可能に接続されている。尚、本発明の処理装置１００は同一種類（同一品種）の半導体基板に対してその処理を行うものである。
【００１３】
ホストシステム１は、基板処理装置１００による処理全体を制御する主制御装置であり、処理対象となるロットの識別符号であるロットＩＤおよび処理内容を示すレシピＩＤを付加情報として含む着工指示を処理条件選択部５に送信し、また処理状況の実績報告を処理条件選択部５を介して受信する。
【００１４】
データ格納部６は、先行する工程において各種計測器によって測定されたＳＯＩ基板の属性を表す属性データを記憶した記録媒体である。例えば、先行する工程においてＳＯＩ層の初期膜厚の測定が全ＳＯＩ基板に対して行われ、個々のＳＯＩ基板の膜厚データが属性データとしてＳＯＩ基板を特定するための個体識別符号と対応付けられてデータ格納部６に記録される。一方、図示しない基板群分け機構によってＳＯＩ層の膜厚が同程度のＳＯＩ基板同士が同一ロットに含まれるようにロット編成がなされ、ロット編成の際に各ロットに対してロットＩＤが割り付けられる。データ格納部６には編成されたロット毎のＳＯＩ層の初期膜厚のロット内平均値データが図３に示す如き態様でロットを特定するためのロットＩＤと対応付けられて記録される。尚、ＳＯＩ層の膜厚測定は光学的手法により非破壊で行われ、膜厚測定、ロット編成およびデータ格納部６へのデータの記録は、全て自動化されている。また、データ格納部６にはＳＯＩ層の膜厚以外にも製造工程の各ステップにおいて測定された種々のデータがロットＩＤに対応付けられて順次格納されるようになっている。
【００１５】
処理条件選択部５は、処理対象となるＳＯＩ基板の初期膜厚に応じてエッチング装置２のエッチング条件を定める。すなわち、処理条件選択部５は、ＳＯＩ層の膜厚範囲毎に互いに異なるレシピＩＤが対応づけられた図４に示す如き処理条件判断テーブルを備えている。レシピＩＤとは、エッチング装置２によるエッチングの処理条件を指定するための識別符号である。処理条件選択部５は、ホストシステム１より送信されたロットＩＤをキーとして処理対象となるロットに対応したＳＯＩ層の初期膜厚のロット内平均値データをデータ格納部６から抽出し、当該抽出したデータに対応するレシピＩＤを処理条件判断テーブルを参照して選択する。つまり処理条件選択部５は、予め保持しているＳＯＩ基板の属性に応じた複数の処理条件の中から処理対象となるロットの平均膜厚に基づいて複数の処理条件の中から１つを選択するのである。図４に例示する処理条件判断テーブルによれば、処理条件選択部５はデータ格納部６から抽出した処理対象ロットのＳＯＩ層の初期膜厚のロット内平均値が５０１〜５２０Åの範囲にある場合にはレシピＩＤ“１”を選択し、初期膜厚のロット内平均値が５２１〜５４０Åの範囲にある場合にはレシピＩＤ“２”を選択し、初期膜厚のロット内平均値が５４１〜５６０Åの範囲にある場合にはレシピＩＤ“３”を選択し、初期膜厚のロット内平均値が５６１〜５８０Åの範囲にある場合にはレシピＩＤ“４”を選択し、初期膜厚のロット内平均値が５８１〜６００Åの範囲にある場合にはレシピＩＤ“５”を選択する。処理条件選択部５は、選択したレシピＩＤをロットＩＤとともにエッチング装置２に送信する。条件処理設定部５は、データ格納部６より抽出したＳＯＩ層の初期膜厚のロット平均値が５００Å以下又は６００Å以上である場合には管理値オーバーとしてエラー信号をホストシステム１に供給する。ホストシステム１は、かかるエラー信号を受信すると、管理値を超えるＳＯＩ基板が存在することを自身に通信可能に接続された表示画面等に表示させることにより報知する。尚、図４に示した処理条件判断テーブルにおけるＳＯＩ層の膜厚範囲およびこの膜厚範囲とレシピＩＤとの対応関係は適宜変更することが可能である。
【００１６】
エッチング装置２は、基板搬送部３とエッチング処理部４とにより構成される。基板搬送部３には、上記の如く先行する工程においてＳＯＩ層の初期膜厚に応じてロット編成がなされたＳＯＩ基板がロット毎に収容部材に収容された状態でセットされる。基板搬送部３は、処理条件選択部５より送信されたロットＩＤに基づいて、処理対象となるロットを認識し、当該ロットに属するＳＯＩ基板を収容部材より取り出してエッチング処理部４に供給する。また、基板搬送部３はエッチング処理部４によるエッチング処理が完了するとエッチング処理部４よりＳＯＩ基板を取り出して再び収容部材に収容するとともに、未処理のＳＯＩ基板をエッチング処理部４に供給するといった動作を繰り返し行う。
【００１７】
エッチング処理部４は、例えば図５に示す如き構成を有するプラズマエッチング装置である。エッチング処理部４は、気密な処理室１０内に下部電極１１とこれに対向配置された上部電極１２とを備えた平行平板型の装置であり、エッチングガスをガス導入部１３より導入しつつ排気口１４から排気して処理室１０内を所定の圧力に制御した状態で上部電極１２に所定の高周波電力を印加して放電プラズマを発生させることにより、下部電極１１に載置されたＳＯＩ基板をエッチングする。エッチング処理部４は、処理条件選択部５より受信したレシピＩＤに基づいてエッチング処理条件を設定する。すなわち、エッチング処理部４は、エッチング処理条件として予め定められた複数のエッチング時間設定を保持しており、図６に示す如く、各エッチング時間設定がレシピＩＤと対応づけられたレシピテーブルを保持している。エッチング処理部４は、処理条件選択部５より送信されたレシピＩＤに基づいて、レシピテーブルを参照することによりエッチング時間の設定を行い、処理対象のＳＯＩ基板に対して当該設定したエッチング時間にてエッチング処理を行う。
【００１８】
次に、半導体基板の処理装置１００の動作について図７に示すフローチャートを参照しつつ説明する。尚、図７に示すフローチャートを実行するためのプログラムはホストシステム１に記憶されている。
【００１９】
ここで、ＳＯＩ層の初期膜厚に応じたロット編成は完了しており、データ格納部６にはＳＯＩ層の膜厚のロット内平均値データが各ロットのロットＩＤと対応付けられて格納されているものとする。また、処理条件判断テーブルには既にＳＯＩ層の所定の膜厚範囲毎にレシピＩＤが設定されているものとする。
【００２０】
まず、ホストシステム１は、エッチング処理を行うべきロットに対応するロットＩＤおよび処理内容を示すレシピＩＤを付加情報として含む着工指示を処理条件選択部５に送信する（ステップＳ１）。
【００２１】
着工指示を受信した処理条件選択部５は、データ格納部６にアクセスし、当該ロットＩＤおよびレシピＩＤをキーとしてデータ格納部６に格納された処理対象のロットに対応するＳＯＩ層の初期膜厚のロット内平均値データを検索する。データ格納部６には、ロット編成後の各ロットに対応した各種測定データを保持しており、ロットＩＤでロットの特定がなされ、レシピＩＤでデータの種類の特定がなされる。処理条件選択部５は、処理対象のロットに対応する膜厚データが検出されると、これをデータ格納部６から抽出する（ステップＳ２）。
【００２２】
次に処理条件選択部５は、図４に示す処理条件判断テーブルを参照し、ステップＳ２において取得した膜厚値に対応するレシピＩＤを選択する。図４に示す処理条件判断テーブルに基づき例示すると、処理条件選択部５は、データ格納部６より抽出した当該ロットのＳＯＩ層の初期膜厚のロット内平均値が例えば５３０Åである場合には、レシピＩＤ“２”を選択する。処理条件選択部５は、ホストシステム１より受信したレシピＩＤを、ＳＯＩ層の初期膜厚に基づいて選択したレシピＩＤに書き換え、選択したレシピＩＤとホストシステム１より受信したロットＩＤとをエッチング装置２に送信する（ステップＳ３）。
【００２３】
エッチング装置２の基板搬送部３にはＳＯＩ層の初期膜厚に応じてロット編成がなされたＳＯＩ基板がロット毎に収容部材に収容されてセットされている。すなわち、ＳＯＩ層の初期膜厚が同程度のＳＯＩ基板は、同一のロットに属し、同一の収容部材に収容された状態で基板搬送部３にセットされている。基板搬送部３は、処理条件選択部５より受信したロットＩＤに基づいて、処理対象となるロットを特定し、当該ロットに対応する収容部材から所定枚数のＳＯＩ基板を抜き取って、これをエッチング処理部４の処理室に搬入する。エッチング処理部４は、図６に示すレシピテーブルを参照し、処理条件選択部５より受信したレシピＩＤに基づいてエッチング処理時間を設定する。図６に示すレシピテーブルに基づき例示すると、処理条件選択部５より受信したレシピＩＤが“２”である場合には、エッチング処理部４は、エッチング時間を２０秒に設定し、搬入されたＳＯＩ基板に対して２０秒間プラズマを照射してＳＯＩ層のエッチング処理を行う（ステップＳ４）。
【００２４】
エッチング処理部４によるエッチング処理が完了すると、基板搬送部３はエッチング処理部４の処理室からＳＯＩ基板を回収し、未処理のＳＯＩ基板をエッチング処理部４に搬入する。エッチング処理部４は、新たに供給された同一ロットに属するＳＯＩ基板に対しては、同一のエッチング時間にてエッチング処理を行う。かかる一連の動作は、ロット内の全てのＳＯＩ基板に対して処理が完了するまで繰り返し実行される。エッチング処理部４による処理経過は、逐次処理条件選択部５を介してホストシステムに送信される。かかるエッチング処理部４からの実績報告により、ホストシステム１は、当該ロットに属する全てのＳＯＩ基板に対してエッチング処理が完了したと判断した場合には（ステップＳ５）、エッチング処理を行うべき全てのロットについて処理が完了したか否かを判断する（ステップＳ６）。ホストシステム１は、ステップＳ６において処理が未完了のロットがあると判断した場合には、ステップＳ１に戻り、新たなロットについてエッチング処理を開始するべく、当該新たなロットＩＤおよびレシピＩＤの付加情報を含む着工指示を処理条件選択部５に送信する。そして、ステップＳ２からステップＳ５までの処理が実行され、当該新たなロットに対して、そのロットに対応する初期膜厚のロット内平均値データに応じたエッチング時間にてエッチング処理がなされる。ホストシステム１は、ステップＳ６にてエッチング処理を行うべき全てのロットについて処理が完了したと判断した場合には、本装置による処理を終了させる。
【００２５】
図８は、エッチング装置２によるエッチング処理前後のＳＯＩ基板の断面図を示したものである。図８（ａ）はエッチング処理前、図８（ｂ）はエッチング処理後の状態を示している。ＳＯＩ基板は、半導体基板層２０、絶縁層（ＢＯＸ層）２１、ＳＯＩ層２２からなるＳＯＩ構造を有し、さらにＳＯＩ層２２上には、開口部を有するＮＳＧ膜３０が形成されている。このＮＳＧ膜３０は、ＳＯＩ層のエッチング処理の際のマスクとして機能し、この開口部分から露出したＳＯＩ層に対してエッチング処理がなされる。エッチング処理前のＳＯＩ層２２の膜厚Ｄ１は、全てのＳＯＩ基板に対して計測され、かかる膜厚Ｄ１に基づいてロット編成がなされる。データ格納部６には、ＳＯＩ層２２の膜厚Ｄ１のロット内平均値データがロットＩＤと対応付けられて記録される。処理条件選択部５は、データ格納部６に格納された膜厚データに基づいてレシピＩＤを選択し、エッチング処理部４は、当該選択されたレシピＩＤによって示されるエッチング時間にてＳＯＩ層のエッチング処理を行う。すなわち、エッチング処理後のＳＯＩ層２２の膜厚Ｄ２がＳＯＩ基板間およびロット間で均一となるように、初期膜厚Ｄ１が比較的厚い場合には処理時間が長く、初期膜厚Ｄ１が比較的薄ければ処理時間が短くなるようにエッチング時間がコントロールされる。かかるエッチング時間のコントロールは、処理条件選択部５が、処理条件判断テーブルを参照し、初期膜厚Ｄ１に応じたレシピＩＤを選択することにより達成される。ロット毎のエッチング時間の設定変更は、本発明の基板処理装置１００の各構成部分が連携することにより自動でなされるのでオペレータを介在させる必要がなく、人為的ミスを排除できる。
【００２６】
次に、本発明の半導体基板の処理装置１００を使用したＳＯＩ基板のエッチング工程を含むＳＯＩ−ＵＶセンサの製造工程について図９のフローチャートを参照しつつ説明する。まずＳＯＩ基板を準備する（ステップＳ１１）。
【００２７】
次に例えば分光干渉法を利用した非接触式の膜厚測定装置を用いてＳＯＩ層の初期の膜厚を測定する。この膜厚測定は、処理対象となる全てのＳＯＩ基板に対してなされ、測定データは個々のＳＯＩ基板を特定するための識別符号と対応付けられて図１０（ａ）に示す如き形態でデータ格納部６に格納される（ステップＳ１２）。
【００２８】
次に、図示しない基板群分け機構によりデータ格納部６に記録されたＳＯＩ基板毎の膜厚データに基づいて、ＳＯＩ層の膜厚が同程度のＳＯＩ基板同士が同一ロットに属するようにＳＯＩ基板のロット編成を行う（ステップＳ１３）。図１０（ｂ）は、この基板群分け機構によるロット編成結果の一例を示している。基板群分け機構は、ＳＯＩ基板を例えばＳＯＩ層の初期の膜厚が５０１〜５２０Åであるものを第１ロットとし、５２１〜５４０Åであるものを第２ロットとし、５４１〜５６０Åであるものを第３ロットとし、５６１〜５８０Åであるものを第４ロットとし、５８１〜６００Åであるものを第５ロットとして群分けすることによりＳＯＩ基板のロット編成を行う。基板群分け機構は、編成したロットの各々に対してロットＩＤ  Ｌ１〜Ｌ５を割り付けた後、同一ロットに属するＳＯＩ基板を同一の収容部材に収容することによりＳＯＩ基板の仕分けを行う。更に基板群分け機構は、編成した各ロットのＳＯＩ層の初期膜厚のロット内平均値データを算出し、ロットＩＤと対応付けて、これをデータ格納部６に格納する（ステップＳ１４）。尚、ロット編成の判断の基礎となる膜厚範囲の設定は、適宜変更することが可能である。
【００２９】
次に、ＳＯＩ層の膜厚に応じた処理条件を設定するべく処理条件判断テーブルを作成し、これを記録しておく（ステップＳ１５）。つまり、本ステップにおいては初期の膜厚に応じたエッチング時間の設定を行うべくＳＯＩ層の膜厚範囲をランク分けし、各ランク毎にレシピＩＤを割り当てることにより図４に示す如き処理条件判断テーブルを作成する。尚、処理条件判断テーブルは一度作成すれば変更を要しない場合が多いため、処理を行う都度本ステップを行う必要はなく省略することが可能な場合もある。
【００３０】
以上の工程まで完了したＳＯＩ基板は、基板処理装置１００によりＳＯＩ層の膜厚を調整するためのエッチング処理がなされる。ステップＳ１５まで完了したＳＯＩ基板の各々は、ロット毎に収容部材に収容され、エッチング装置２の基板搬送部３にセットされ、上記した図７に示すルーチンに従ってエッチング処理がなされる（ステップＳ１６）。すなわち、本ステップにおいては、ステップＳ１４において記録された膜厚データの中から処理対象のロットの膜厚データが抽出され、当該抽出した膜厚データに基づいて処理条件が選択される。処理条件の選択の際にはステップＳ１５において作成された処理条件判断テーブルが参照される。エッチング装置２は、当該選択された処理条件により対象ロットに属する各ＳＯＩ基板の各々に対してエッチング処理を行う。以上の工程を経ることによりＳＯＩ−ＵＶセンサが完成する。
【００３１】
本発明の半導体基板の処理方法をＳＯＩ−ＵＶセンサの製造工程に導入することにより、初期のＳＯＩ層の膜厚が不均一であっても、初期膜厚に応じたエッチング時間にてエッチング処理がなされるので、エッチング処理後のＳＯＩ層の膜厚を均一にすることができる。これにより、所望の分光感度特性を有するＵＶセンサを安定して製造することが可能となる。また、先行する工程で測定されたＳＯＩ層の膜厚データを記録媒体に保持しておき、エッチング処理を行う際には、膜厚データを記録媒体から読み出し、読み出したデータに基づいてエッチング時間を自動選択するようにしたので、オペレータを介在させる必要はなく人為的なミスを排除することが可能となる。
【００３２】
尚、上記実施例においては、ＳＯＩ層の初期膜厚に応じてロット編成を行い、ロット毎にエッチング処理条件を設定することとしたが、ＳＯＩ基板毎に処理条件を設定することも可能である。この場合、各ＳＯＩ基板のＳＯＩ層の膜厚の実測データがＳＯＩ基板毎に付与された個体識別符号に対応付けられてデータ格納部６に記録される。処理条件選択部５は、処理対象となる１のＳＯＩ基板に対応する膜厚データをデータ格納部６から抽出し、当該抽出した膜厚データに基づいて処理条件判断テーブルを参照することにより処理条件の選択を行う。エッチング装置２は当該選択された処理条件の下で処理対象となるＳＯＩ基板に対してエッチング処理を行う。
【００３３】
また、上記実施例においては、エッチング装置としてプラズマエッチング装置を用いることとしたがウェットエッチング装置を用いることとしてもよい。この場合、ウェットエッチング装置は、例えば処理条件選択部５から送信されたレシピＩＤに対応した浸漬時間にてウェットエッチング処理を行うようにすればよい。
【００３４】
また、上記実施例においては、半導体基板の加工処理としてエッチング処理を例に説明したが本発明の処理方法および処理装置はこれに限定されない。例えば本発明の処理方法および処理装置は、半導体基板の熱処理、成膜処理、平坦化処理、不純物注入処理等のあらゆる加工処理に適用することが可能である。
【図面の簡単な説明】
【００３５】
【図１】従来の半導体基板の処理装置の構成を示すブロック図である。
【図２】本発明の実施例である半導体基板の処理装置の構成を示すブロック図である。
【図３】本発明の実施例であるデータ格納部に保持されるデータの一例を示す図である。
【図４】本発明の実施例である処理条件判断テーブルの一例を示す図である。
【図５】本発明の実施例であるエッチング処理部の構成を示す図である。
【図６】本発明の実施例であるレシピテーブルの一例を示す図である。
【図７】本発明の実施例である半導体基板の処理装置の動作を示すフローチャートである。
【図８】（ａ）は本発明の実施例である半導体基板の処理装置による処理前の半導体基板の断面構造を示す図であり、（ｂ）は処理後の断面構造を示す図である。
【図９】本発明の半導体基板の処理方法を適用したＳＯＩ−ＵＶセンサの製造方法を示すフローチャートである。
【図１０】（ａ）はデータ格納部に格納された半導体基板毎の膜厚データの一例を示す図であり、（ｂ）はロット編成手段によるロット編成結果を示す図である。
【符号の説明】
【００３６】
１  ホストシステム
２  エッチング装置
３  基板搬送部
４  エッチング処理部
５  処理条件選択部
６  データ格納部
【図１】
2009152357.tif 000003
【図２】
2009152357.tif 000004
【図３】
2009152357.tif 000005
【図４】
2009152357.tif 000006
【図５】
2009152357.tif 000007
【図６】
2009152357.tif 000008
【図７】
2009152357.tif 000009
【図８】
2009152357.tif 000010
【図９】
2009152357.tif 000011
【図１０】
2009152357.tif 000012