(57)【要約】【課題】ＦＰＧＡモジュールを複数用いたプリント基板を設計する場合において、配線密度が高くても高品質を保ち最適化された配線を可能とする。【解決手段】複数のＦＰＧＡモジュールが配設されたプリント配線板１００は、前記複数のＦＰＧＡモジュールから出力された信号の出力先（ＦＰＧＡモジュール１０７）から見て近側のＦＰＧＡモジュール（ＦＰＧＡモジュール１０４〜１０６）に、遠側のＦＰＧＡモジュール（ＦＰＧＡモジュール１０１〜１０３）の出力が接続するように配線し、前記遠側のＦＰＧＡモジュールの出力が前記近側のＦＰＧＡモジュールを配線路として用いるよう前記近側のＦＰＧＡモジュールを設定したことを特徴とする。【選択図】図１
2009212230.tif 000002
【特許請求の範囲】
【請求項１】
複数のＦＰＧＡモジュールが配設されたプリント配線板であって、
前記複数のＦＰＧＡモジュールから出力された信号の出力先から見て近側のＦＰＧＡモジュールに、遠側のＦＰＧＡモジュールの出力が接続するように配線し、
前記遠側のＦＰＧＡモジュールの出力が前記近側のＦＰＧＡモジュールを配線路として用いるよう前記近側のＦＰＧＡモジュールを設定したことを特徴とする、プリント配線板。
【請求項２】
前記近側のＦＰＧＡモジュールは、出力を遅延させる遅延回路を有することを特徴とする、請求項１記載のプリント配線板。
【請求項３】
前記遅延回路は、ＦＰＧＡモジュールから信号が同時に出力されてから前記出力先に到達するまでの時間が、前記近側及び前記遠側のＦＰＧＡモジュールで同一となるよう設定されていることを特徴とする、請求項２記載のプリント配線板。
【請求項４】
複数のＦＰＧＡモジュールを配設するプリント配線板の製造方法であって、
前記複数のＦＰＧＡモジュールから出力された信号の出力先から見て近側のＦＰＧＡモジュールに、遠側のＦＰＧＡモジュールの出力が接続するよう配線する配線工程と、
前記遠側のＦＰＧＡモジュールの出力が前記近側のＦＰＧＡモジュールを配線路として用いるよう前記近側のＦＰＧＡモジュールを設定する設定工程と、
を含むことを特徴とする、プリント配線板の製造方法。
【請求項５】
前記近側のＦＰＧＡモジュールに、出力を遅延させる遅延回路を有するよう設定する工程を含むことを特徴とする、請求項４記載のプリント配線板の製造方法。
【請求項６】
前記遅延回路に、ＦＰＧＡモジュールから信号が同時に出力されてから前記出力先に到達するまでの時間が、前記近側及び前記遠側のＦＰＧＡモジュールで同一となるよう設定する工程を含むことを特徴とする、請求項５記載のプリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板及びその製造方法に関し、特に、ＦＰＧＡ（Field Programmable Gate Array）を複数用いたプリント基板（プリント配線板）の設計に関する。
【背景技術】
【０００２】
本発明に関連する技術が記載されている文献として、特許文献１，２を挙げる。特許文献１は、例えば段落００６８を参照すると、隣り合うＦＰＧＡ間の接続を行うＦＰＧＡ接続配線という記載があり、隣り合うＦＰＧＡ間を接続することについて記載がある。また、特許文献２は、例えば段落００３３を参照すると、「冗長なＦＰＧＡ２ｂだけを用いたプロトタイプ・ボードにおいては、各初期論理搭載用ＦＰＧＡ２ａの冗長端子は全て配線修正用ＦＰＧＡ２ｂの端子に１対１で接続させる」旨、記載がある。
【特許文献１】特開平０６−００３４１４号公報
【特許文献２】特開２００１−１４１７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の属する技術分野における従来のプリント基板設計の配線においては、配線密度の高度化が要求されるため、次の２点が課題であった。第１に、配線可能領域が狭くなり、配線できない場合がある点である。対策としては、基板の層数を増やして配線領域を大きくすることが考えられるが、この場合、プリント基板単価が高くなる。また、別の対策としては、ライン幅を細くして配線領域を増やすことも考えられる。しかしながら、この場合も精密製作となり歩留まりが悪くなりプリント基板単価が高くなる。
【０００４】
第２に、あるＦＰＧＡモジュールへ並列で複数のＦＰＧＡモジュールが接続する配線の場合、この並列配線は長さを合わせるために余分な距離を配線しなければならない点である。すなわち、接続されるＦＰＧＡモジュールからの距離が遠いＦＰＧＡモジュールも近いＦＰＧＡモジュールも、配線の線長は等長としなければならないため、近いＦＰＧＡモジュールとの配線は余計に伸ばして合わせこんでいる。したがって、特に原価低減が必要なプリント基板設計においては無駄な設計となり、検討が必要となっている。
【０００５】
本発明は、上記実情に鑑みて、ＦＰＧＡモジュールを複数用いたプリント基板を設計する場合において、配線密度が高くても高品質を保ち最適化された配線を可能とすることを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明は、以下の構成を特徴とする。
【０００７】
本発明に係るプリント配線板は、複数のＦＰＧＡモジュールが配設されたプリント配線板であって、前記複数のＦＰＧＡモジュールから出力された信号の出力先から見て近側のＦＰＧＡモジュールに、遠側のＦＰＧＡモジュールの出力が接続するように配線し、前記遠側のＦＰＧＡモジュールの出力が前記近側のＦＰＧＡモジュールを配線路として用いるよう前記近側のＦＰＧＡモジュールを設定したことを特徴とする。
【０００８】
本発明に係るプリント配線板の製造方法は、複数のＦＰＧＡモジュールを配設するプリント配線板の製造方法であって、前記複数のＦＰＧＡモジュールから出力された信号の出力先から見て近側のＦＰＧＡモジュールに、遠側のＦＰＧＡモジュールの出力が接続するよう配線する配線工程と、前記遠側のＦＰＧＡモジュールの出力が前記近側のＦＰＧＡモジュールを配線路として用いるよう前記近側のＦＰＧＡモジュールを設定する設定工程と、を含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＦＰＧＡモジュールを複数用いたプリント基板を設計する場合において、配線密度が高くても高品質を保ち最適化された配線が可能となる。
【発明を実施するための最良の形態】
【００１０】
まず、従来技術の問題点を従来のプリント基板の一例を示して説明する。図４は、従来のプリント基板の一例を示す図である。図示のように、この従来例は、ＦＰＧＡモジュール１０７に、ＦＰＧＡモジュール１０１〜１０６が並列的に接続される構成である。
【００１１】
プリント基板設計の配線においては、配線密度の高度化・稠密化が要求されるため、配線可能領域が狭くなる。図４に示した例によると、ＦＰＧＡモジュール１０４，１０５近傍の領域が狭隘化した配線可能領域の例に該当する。また、ＦＰＧＡモジュール１０４は、ＦＰＧＡモジュール１０７に接続する他のモジュールに比べてＦＰＧＡモジュール１０７との距離が最も近いが、その配線長は、最も遠いＦＰＧＡモジュール１０３の配線長と等長としなければならない。
【００１２】
以上のように課題の存在する従来例に対し、本発明を実施するための第１の形態は、ＦＰＧＡモジュール内を配線エリアとして利用し、ＦＰＧＡモジュール内で遅延調整を行うことによって、最小の配線長にて設計を可能にする。
【００１３】
以下、本実施形態について図面を参照して説明する。図１を参照すると、本実施形態に係るプリント基板の一例が示されている。図１において、プリント基板１００は、信号の入出力に関わる入出力部１１０と、ＦＰＧＡモジュール１０１〜１０８を備えるプリント配線板である。
【００１４】
ＦＰＧＡモジュール１０１〜１０６の信号出力は、ＦＰＧＡモジュール１０７に一旦集められる。ＦＰＧＡモジュール１０７の出力は、一部がＦＰＧＡモジュール１０８にわたり、残りは入出力部１１０へ出力される。
【００１５】
ＦＰＧＡモジュール１０１〜１０６は、同一機能、同一ピン番号を持っている。しかしながら、信号の出力先となるＦＰＧＡモジュール１０７からの距離の遠近についてはばらつきがあり、例えば、ＦＰＧＡモジュール１０４は最も近い一方で、ＦＰＧＡモジュール１０３は最も遠い。
【００１６】
図１において、ＦＰＧＡモジュール１０１からの信号出力は、ＦＰＧＡモジュール１０４に送られる。ＦＰＧＡモジュール１０１，１０４に係る構成をより詳細に示す図が図２である。図２を参照すると、ＦＰＧＡモジュール１０４は、ＦＰＧＡモジュール１０１の信号を単にＦＰＧＡモジュール１０７にあるピンに出力させる。これにより、本実施形態は、ＦＰＧＡモジュール１０４近傍の配線スペースにかなりの余裕が生まれる。
【００１７】
次に、図２に示すように、ＦＰＧＡモジュール１０４には遅延回路１０４ａを有するよう構成させて、ＦＰＧＡモジュール１０４の出力に遅延調整を実施する。そして、ＦＰＧＡモジュール１０４ないし１０６と、ＦＰＧＡモジュール１０７との間の配線距離を同一にして、配線する。なお、以上では、ＦＰＧＡモジュール１０１と１０４だけについて説明したが、ＦＰＧＡモジュール１０２と１０５、及び、１０３と１０６においても、同様の構成とする。
【００１８】
本実施形態は、上述のように構成されているため、次のような効果を奏する。第１の効果は、ＦＰＧＡモジュール内を配線エリアとして利用するので、プリント基板の配線密度を下げることができる。また、その結果、プリント基板単価を下げることができる。第２の効果は、ＦＰＧＡモジュールの遅延回路を利用しているため、等長配線と同等の効果が得られる。また、その結果、設計しやすいルールを提供できる。
【００１９】
次に、本発明を実施するための第２の形態に係るプリント基板を設計する方法について説明する。図３は、本実施形態に係るフローチャートである。本実施形態に係るプリント基板を設計する際、図３に示す流れの前に、まず、図１に示すようなＦＰＧＡモジュールの配置を行う。
【００２０】
次に、図３において、ＦＰＧＡモジュール１０４〜１０６（ＦＰＧＡモジュール１０１〜１０６の出力先であるＦＰＧＡモジュール１０７から見て近側のＦＰＧＡモジュール）のＦＰＧＡピン番号を変更する（ステップＳ１）。その際、ＦＰＧＡモジュール１０１側（同様に、遠側）からＦＰＧＡモジュール１０７（出力先）への信号の流れを考慮して決定する。また、その際、ＦＰＧＡモジュール内の回路も変更する。
【００２１】
次に、ＦＰＧＡモジュール１０１からＦＰＧＡモジュール１０４の出力端までの伝送線路を含めた遅延時間を計算する（ステップＳ２）。次に、ステップＳ２で算出した値を遅延回路１０４ａとして出力端に挿入する（ステップＳ３）。これにより、出力先から見て遠側のＦＰＧＡモジュールと近側のＦＰＧＡモジュールとは、等長配線した場合と同等の効果が得られ、なおかつかなりの高品質設計となる。その後、遠側のＦＰＧＡモジュールと出力先との間は、通常配線を実施する（ステップＳ４）。
【００２２】
上記本実施形態によれば、第１の実施形態で説明したプリント基板を製造することができる。
【００２３】
以上、本発明の好適な実施の形態について説明したが、本発明はこれに限定されるものではなく、要旨を逸脱しない範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明による実施形態に係るプリント基板を示す図である。
【図２】本発明による実施形態に係るＦＰＧＡモジュールを示す図である。
【図３】本発明による実施形態に係るプリント基板の設計方法を示すフローチャートである。
【図４】従来のプリント基板の一例を示す図である。
【符号の説明】
【００２５】
１００    プリント基板
１０１〜１０８    ＦＰＧＡモジュール
１０４ａ〜１０６ａ    遅延回路
１１０    入出力部
【図１】
2009212230.tif 000003
【図２】
2009212230.tif 000004
【図３】
2009212230.tif 000005
【図４】
2009212230.tif 000006