(57)【要約】【課題】簡易な試験装置を用いた場合においても、アナログ入出力機能およびデジタル入出力機能を有するプリント基板の不良解析精度を向上できるようにする。【解決手段】不良プリント基板２のＡＩ端子６をＡＩ／Ｏケーブル１４を介して良品プリント基板３のＡＯ端子９に接続し、不良プリント基板２のＡＯ端子７をＡＩ／Ｏケーブル１５を介して良品プリント基板３のＡＩ端子８に接続し、不良プリント基板２のＤＩ端子１０をＤＩ／Ｏケーブル１７を介して良品プリント基板３のＤＯ端子１３に接続し、不良プリント基板２のＤＯ端子１１をＤＩ／Ｏケーブル１６を介して良品プリント基板３のＤＩ端子１２に接続し、故障解析制御部１は、不良プリント基板２および良品プリント基板３に伝送データを送出し、その伝送データに対する不良プリント基板２および良品プリント基板３からの応答に基づいて、不良プリント基板２の故障解析を行う。【選択図】      図１
2009069036.tif 000002
【特許請求の範囲】
【請求項１】
不良解析対象プリント基板の外部信号入力部と良品プリント基板の外部信号出力部とを互いに接続するとともに、不良解析対象プリント基板の外部信号出力部と良品プリント基板の外部信号入力部とを互いに接続する接続手段と、
前記不良解析対象プリント基板および前記良品プリント基板に伝送データを送出し、前記伝送データに対する前記不良解析対象プリント基板および前記良品プリント基板からの応答に基づいて、前記不良解析対象プリント基板の故障解析を行う故障解析制御部とを備えることを特徴とするプリント基板の不良解析システム。
【請求項２】
前記外部信号入力部としてアナログ入力部およびデジタル入力部が設けられ、前記外部信号出力部としてアナログ出力部およびデジタル出力部が設けられ、
前記接続手段は、不良解析対象プリント基板のアナログ入力部を良品プリント基板のアナログ出力部に接続し、不良解析対象プリント基板のデジタル入力部を良品プリント基板のデジタル出力部に接続し、不良解析対象プリント基板のアナログ出力部を良品プリント基板のアナログ入力部に接続し、不良解析対象プリント基板のデジタル出力部を良品プリント基板のデジタル入力部に接続することを特徴とする請求項１記載のプリント基板の不良解析システム。
【請求項３】
前記不良解析対象プリント基板および前記良品プリント基板には、マイクロプロセッサおよび前記伝送データを受信する伝送制御手段が設けられ、
前記故障解析制御部は、前記伝送データを前記不良解析対象プリント基板および前記良品プリント基板に送出することにより、前記不良解析対象プリント基板および前記良品プリント基板の故障解析動作を同期させながら前記マイクロプロセッサに実行させ、前記故障解析結果に基づいて前記不良解析対象プリント基板の故障解析を行うことを特徴とする請求項１または２記載のプリント基板の不良解析システム。
【請求項４】
前記故障解析制御部は、前記不良解析対象プリント基板および前記良品プリント基板にテストプログラムを送出し、前記不良解析対象プリント基板および前記良品プリント基板上で前記テストプログラムを実行させることで、前記不良解析対象プリント基板の故障解析を行うことを特徴とする請求項３記載のプリント基板の不良解析システム。
【請求項５】
前記故障解析制御部は、前記伝送データにて前記不良解析対象プリント基板および前記良品プリント基板を同期して動作させ、前記不良解析対象プリント基板のアナログ入出力値に差があれば、前記不良解析対象プリント基板のアナログ入力部に故障があると判定し、前記良品プリント基板のアナログ入出力値に差があれば、前記不良解析対象プリント基板のアナログ出力部に故障があると判定し、前記不良解析対象プリント基板のデジタル入出力値に差があれば、前記不良解析対象プリント基板のデジタル入力部に故障があると判定し、前記良品プリント基板のデジタル入出力値に差があれば、前記不良解析対象プリント基板のデジタル出力部に故障があると判定することを特徴とする請求項２記載のプリント基板の不良解析システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリント基板の不良解析システムに関し、特に、不良プリント基板と良品プリント基板との動作を比較しながら、アナログ入出力機能およびデジタル入出力機能を有するプリント基板を不良解析する方法に適用して好適なものである。
【背景技術】
【０００２】
マイクロプロセッサを含むＩＣなどの電子部品が実装されたプリント基板の故障の態様としては、ＩＣなどの電子部品の内部故障による動作不良、入出力部の故障、ハンダ付け不良に起因する接触不良などがある。このようなプリント基板の故障箇所を検出する方法として、インサーキットテスタを用いる方法、外観検査を行う方法、プリント基板上に実装されたマイクロプロセッサに自己診断機能を実行させる方法などがある。
【０００３】
また、専用の試験装置を使用し、予め設定された特定の信号を検査点に入力し、それに対応して出力される信号パターンを正常な信号パターンと比較することで、不良部品の検出を行う方法もある。
また、このような方法において、試験装置のコストダウンを図るために、不良プリント基板と良品プリント基板の特定の検査点でのパルス数をカウントしたり、信号レベルを測定したりし、予め定められたレベルとの差異を評価することで、故障箇所を抽出する方法が提案されている（特許文献１）。
【特許文献１】特開２００２−１８１８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、不良プリント基板から測定したパルス数や電圧値を良品プリント基板との間で比較する方法では、例えば、センサからの入力信号によりパルスを発生する機能を有する産業用装置に適用される回路のように、外部の状態により影響を受けるものに対しては明確な判断基準を設けることが困難であるという問題があった。
特に、Ａ／Ｄ変換回路で変換されたデジタル値をパルス数や信号レベルで判定する方法では、外部からの入力信号の誤差によりデジタル変換時に桁上りや桁下りが発生し、ビットパターンが大きく変化するため、判断基準の設定が困難である。
【０００５】
また、マイクロプロセッサ内部のレジスタやマイクロプロセッサ内外のメモリについても、デジタル値をパルス数や信号レベルで判定する方法では故障検出が困難である。マイクロプロセッサ内部の信号ラインは外部から観察することが不可能であり、外部バス上のメモリデータは“０”→“１”または“１”→“０”への変化の途中では不定になるため、パルス数の判定が正確にできない。
そこで、本発明の目的は、簡易な試験装置を用いた場合においても、アナログ入出力機能およびデジタル入出力機能を有するプリント基板の不良解析精度を向上させることが可能なプリント基板の不良解析システムを提供することである。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、請求項１記載のプリント基板の不良解析システムによれば、不良解析対象プリント基板の外部信号入力部と良品プリント基板の外部信号出力部とを互いに接続するとともに、不良解析対象プリント基板の外部信号出力部と良品プリント基板の外部信号入力部とを互いに接続する接続手段と、前記不良解析対象プリント基板および前記良品プリント基板に伝送データを送出し、前記伝送データに対する前記不良解析対象プリント基板および前記良品プリント基板からの応答に基づいて、前記不良解析対象プリント基板の故障解析を行う故障解析制御部とを備えることを特徴とする。
【０００７】
また、請求項２記載のプリント基板の不良解析システムによれば、前記外部信号入力部としてアナログ入力部およびデジタル入力部が設けられ、前記外部信号出力部としてアナログ出力部およびデジタル出力部が設けられ、前記接続手段は、不良解析対象プリント基板のアナログ入力部を良品プリント基板のアナログ出力部に接続し、不良解析対象プリント基板のデジタル入力部を良品プリント基板のデジタル出力部に接続し、不良解析対象プリント基板のアナログ出力部を良品プリント基板のアナログ入力部に接続し、不良解析対象プリント基板のデジタル出力部を良品プリント基板のデジタル入力部に接続することを特徴とする。
【０００８】
また、請求項３記載のプリント基板の不良解析システムによれば、前記不良解析対象プリント基板および前記良品プリント基板には、マイクロプロセッサおよび前記伝送データを受信する伝送制御手段が設けられ、前記故障解析制御部は、前記伝送データを前記不良解析対象プリント基板および前記良品プリント基板に送出することにより、前記不良解析対象プリント基板および前記良品プリント基板の故障解析動作を同期させながら前記マイクロプロセッサに実行させ、前記故障解析結果に基づいて前記不良解析対象プリント基板の故障解析を行うことを特徴とする。
【０００９】
また、請求項４記載のプリント基板の不良解析システムによれば、前記故障解析制御部は、前記不良解析対象プリント基板および前記良品プリント基板にテストプログラムを送出し、前記不良解析対象プリント基板および前記良品プリント基板上で前記テストプログラムを実行させることで、前記不良解析対象プリント基板の故障解析を行うことを特徴とする。
【００１０】
また、請求項５記載のプリント基板の不良解析システムによれば、前記故障解析制御部は、前記伝送データにて前記不良解析対象プリント基板および前記良品プリント基板を同期して動作させ、前記不良解析対象プリント基板のアナログ入出力値に差があれば、前記不良解析対象プリント基板のアナログ入力部に故障があると判定し、前記良品プリント基板のアナログ入出力値に差があれば、前記不良解析対象プリント基板のアナログ出力部に故障があると判定し、前記不良解析対象プリント基板のデジタル入出力値に差があれば、前記不良解析対象プリント基板のデジタル入力部に故障があると判定し、前記良品プリント基板のデジタル入出力値に差があれば、前記不良解析対象プリント基板のデジタル出力部に故障があると判定することを特徴とする。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、不良解析対象プリント基板と良品プリント基板の外部信号入出力部とを互いに接続することで、外部信号入力部と外部信号出力部とを不良解析対象プリント基板上で互いに接続することなく、不良解析対象プリント基板の故障解析を行うことができ、外部信号入力部と外部信号出力部の故障を識別することが可能となる。このため、高機能化された試験装置を用いることなく、アナログ入出力機能およびデジタル入出力機能を精度よく検査することが可能となり、試験装置のコストアップを抑制しつつ、不良解析精度を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態に係るプリント基板の不良解析システムについて図面を参照しながら説明する。
図１は、本発明の一実施形態に係るプリント基板の不良解析システムの概略構成を示す斜視図である。
図１において、不良プリント基板２には、コネクタ５ａ、ＡＩ端子６、ＡＯ端子７、ＤＩ端子１０、ＤＯ端子１１が搭載されるとともに、マイクロプロセッサを含むＩＣなどの電子部品１８が搭載されている。
また、良品プリント基板３には、コネクタ５ｂ、ＡＩ端子８、ＡＯ端子９、ＤＩ端子１２、ＤＯ端子１３が搭載されるとともに、マイクロプロセッサを含むＩＣなどの電子部品１９が搭載されている。
【００１３】
そして、不良プリント基板２のＡＩ端子６は、ＡＩ／Ｏケーブル１４を介して良品プリント基板３のＡＯ端子９に接続され、不良プリント基板２のＡＯ端子７は、ＡＩ／Ｏケーブル１５を介して良品プリント基板３のＡＩ端子８に接続され、不良プリント基板２のＤＩ端子１０は、ＤＩ／Ｏケーブル１７を介して良品プリント基板３のＤＯ端子１３に接続され、不良プリント基板２のＤＯ端子１１は、ＤＩ／Ｏケーブル１６を介して良品プリント基板３のＤＩ端子１２に接続されている。
【００１４】
また、不良プリント基板２のコネクタ５ａには伝送ライン４ａが接続され、不良プリント基板は、伝送ライン４ａを介して故障解析制御部１に接続されるとともに、良品プリント基板３のコネクタ５ｂには伝送ライン４ｂが接続され、良品プリント基板３は、伝送ライン４ｂを介して故障解析制御部１に接続されている。
ここで、故障解析制御部１は、不良プリント基板２および良品プリント基板３に伝送データを送出し、その伝送データに対する不良プリント基板２および良品プリント基板３からの応答に基づいて、不良プリント基板２の故障解析を行うことができる。
【００１５】
そして、故障解析制御部１は、伝送ライン４ａ、４ｂを介して不良プリント基板２および良品プリント基板３に伝送データをそれぞれ送出する。そして、不良プリント基板２のＡＯ端子７から出力されたアナログデータは、ＡＩ／Ｏケーブル１５を介して良品プリント基板３のＡＩ端子８に入力される。また、不良プリント基板２のＤＯ端子１１から出力されたデジタルデータは、ＤＩ／Ｏケーブル１６を介して良品プリント基板３のＤＩ端子１２に入力される。また、良品プリント基板３のＡＯ端子９から出力されたアナログデータは、ＡＩ／Ｏケーブル１４を介して不良プリント基板２のＡＩ端子６に入力される。また、良品プリント基板３のＤＯ端子１３から出力されたデジタルデータは、ＤＩ／Ｏケーブル１７を介して不良プリント基板２のＤＩ端子１０に入力される。そして、故障解析制御部１は、不良プリント基板２および良品プリント基板３に送出した伝送データに対する応答に基づいて、不良プリント基板２の故障解析を行う。
ここで、不良プリント基板２と良品プリント基板３とは同一の構成とすることができ、不良プリント基板２と良品プリント基板３には、基板全体の制御を行うマイクロプロセッサおよび故障解析制御部１との間で伝送データを送受信する伝送制御手段をそれぞれ搭載することができる。
【００１６】
図２は、本発明の一実施形態に係る不良解析の対象となるプリント基板の概略構成を示すブロック図である。
図２において、不良プリント基板２および良品プリント基板３には、故障解析制御部１との間で伝送データを送受信する伝送ドライバ２３、伝送データの伝送制御を行う伝送制御ＩＣ２１、基板全体の制御を行うマイクロプロセッサ２０、データの記憶を行うデュアルポートメモリ２２、デジタルデータの出力を行うＤＯ用ＩＣ２４、アナログデータの出力を行うＡＯ用ＩＣ２５、デジタルデータの入力を行うＤＩ用ＩＣ２６、アナログデータの入力を行うＡＩ用ＩＣ２７が設けられている。そして、マイクロプロセッサ２０、伝送制御ＩＣ２１、デュアルポートメモリ２２、ＤＯ用ＩＣ２４、ＡＯ用ＩＣ２５、ＤＩ用ＩＣ２６およびＡＩ用ＩＣ２７はデータ／アドレスバス２８を介して接続されるとともに、伝送制御ＩＣ２１およびデュアルポートメモリ２２はデータ／アドレスバス２９を介して接続され、マイクロプロセッサ２０と伝送制御ＩＣ２１とは割り込み信号ライン３０を介して接続されている。
【００１７】
そして、伝送ライン４ａ、４ｂを介して不良プリント基板２および良品プリント基板３に送られた伝送データは、伝送ドライバ２３を介して伝送制御ＩＣ２１に入力される。そして、伝送制御ＩＣ２１は、その伝送データの受信タイミングに合わせて割り込み信号ライン３０を介して割り込み信号をマイクロプロセッサ２０に与える。そして、マイクロプロセッサ２０は、この割り込み信号に合わせて、ＤＯ用ＩＣ２４へのデジタル出力動作、ＡＯ用ＩＣ２５へのアナログ出力動作、ＤＩ用ＩＣ２６へのデジタル入力動作およびＡＩ用ＩＣ２７へのデジタル入力動作を行う。
【００１８】
図３は、本発明の一実施形態に係る不良解析時の伝送フォーマットの概略構成を示す図である。
図３において、伝送ライン４ａ、４ｂを介して送られる伝送データ４０には、特定のパターンを持つフラグパターン４１が組み込まれている。そして、伝送制御ＩＣ２１は、このフラグパターン４１を検出することにより、フラグ検出信号４２を生成する。ここで、伝送制御ＩＣ２１は、このフラグ検出信号４２と、マイクロプロセッサ２０に与えられる割り込み信号との生成タイミングは全く等しくするか、または一定の時間差を持たせることができる。
【００１９】
そして、故障解析制御部１は、不良プリント基板２および良品プリント基板３に伝送データを同時に送出することにより、不良プリント基板２および良品プリント基板３においてそれぞれ発生する伝送制御ＩＣ２１からの割り込み信号のタイミングを一致させることができ、不良プリント基板２および良品プリント基板３にてそれぞれ実行されるプログラムを同期させることができる。
【００２０】
図４は、本発明の一実施形態に係る不良解析処理を示すフローチャートである。
図４において、故障解析制御部１は、不良プリント基板２の不良解析処理を実行する場合、ＣＰＵ自己診断テスト（Ｔ１）、メモリテスト（Ｔ２）、通信テスト（Ｔ３）、ＡＩ／Ｏテスト（Ｔ４）、ＤＩ／Ｏテスト（Ｔ５）を不良プリント基板２および良品プリント基板３上で実行させることができる。
そして、これらのテストの実行中に異常が発生すれば、その情報が不良プリント基板２または良品プリント基板３上のＬＥＤや伝送路を介して故障解析制御部１に送られ表示させることができる。
ＣＰＵ自己診断テスト（Ｔ１）では、レジスタデコーディング（ａ）、データストレージ（ｂ）、データ操作（ｃ）、内部ＲＡＭテスト（ｄ）、内部ＲＯＭテスト（ｅ）が順次実行される。
【００２１】
レジスタデコーディングでは、マイクロプロセッサ２０に内蔵されたレジスタ（例えば、Ｒ０〜Ｒ１５の１６個）が正しく選択されるかを検査する。
このために、マイクロプロセッサ２０に内蔵されたレジスタに順番を付け、Ｒ０〜Ｒ１５という順番が付与されたものとすると、レジスタＲ０にパターンＡ（１０１０１０１０）を書き込み、レジスタＲ１にパターンＢ（０１０１０１０１）を書き込む。そして、レジスタＲ０、Ｒ１の内容を読み込み、正しい値が読み出されるか検査する（ｓｔｅｐ１）。
【００２２】
次に、レジスタＲ０、Ｒ１にパターンＡ（１０１０１０１０）を書き込み、レジスタＲ２にパターンＢ（０１０１０１０１）を書き込む。そして、レジスタＲ０、Ｒ１、Ｒ２の内容を読み込み、正しい値が読み出されるか検査する（ｓｔｅｐ２）。
以上の動作をレジスタＲ１５まで繰り返した後（ｓｔｅｐ３）、パターンＡ（１０１０１０１０）とパターンＢ（０１０１０１０１）とを入れ替えてから、同様の動作を繰り返す（ｓｔｅｐ４）。
図４のＣＰＵ自己診断テスト（Ｔ１）におけるデータストレージでは、１６個の個々のレジスタＲ０〜Ｒ１５に対して、テストデータパターンを書き込み、正しい値が読み出されるか検査する。
【００２３】
図５は、本発明の一実施形態に係る不良解析に用いられるテストデータパターンの一例を示す図である。
図５において、テストデータパターンとしては、“ｗｉｄｅ  Ｒｅｅｄ−Ｍｕｌｌｅｒ  ｃｏｄｅ”というコードを用いることができる。このテストデータパターンを用いることにより、各ビットの“０”状態へのスタック、各ビットの“１”状態へのスタック、他のビットラインとのショートを検出することができる。
【００２４】
図４のＣＰＵ自己診断テスト（Ｔ１）におけるデータ操作では、マイクロプロセッサ２０のデータ操作命令が正しく実行されているかを検査する。ここで、全ての命令は１つのアドレスモードでテストし、１つの命令は全てのアドレスモードでテストする。また、データ操作命令のテストにおいては、各命令において影響を受けるフラグが全てセットおよびリセットされるようにする。この中では、条件ＪＭＰ命令も含めてテストすることができる。
【００２５】
図４のＣＰＵ自己診断テスト（Ｔ１）における内部ＲＡＭテストでは、レジスタデコーディングおよびデータストレージのテストを内部ＲＡＭテストに適用し、レジスタデコーディングおよびデータストレージと同様の検査を行う。
図４のＣＰＵ自己診断テスト（Ｔ１）における内部ＲＯＭテストでは、ＲＯＭの最後の番地にＣｈｅｃｋ  Ｓｕｍ  １バイトを格納し、ＲＯＭデータの正当性を検査する。
【００２６】
なお、マイクロプロセッサ２０の内部テストの詳細については、「Ｄ．Ｂｒａｈｍｅ  ａｎｄ  Ｊ．Ａ．Ａｂｒａｈａｍ，Ｆｕｎｃｔｉｏｎａｌ  ｔｅｓｔｉｎｇ  ｏｆ  ｍｉｃｒｏｐｒｅｃｅｓｓｏｒｓ，ＩＥＥＥ  Ｔｒａｎｓ．Ｃｏｍｐｕｔ．Ｃ−３３（６）（Ｊｕｎｅ  １９８４）４７５−４８５」に記述されている。
次に、メモリテスト（Ｔ２）では、マイクロプロセッサ２０の内部メモリと同様なテストを行う。
【００２７】
次に、通信テスト（Ｔ３）では、図５のテストデータパターンを故障解析制御部１から不良プリント基板２に送り、不良プリント基板２にて受信された受信データに対する返送データをテストする。
次に、ＡＩ／Ｏテスト（Ｔ４）では、不良プリント基板２および良品プリント基板３から同時に分解能単位（例えば、１０ビットの分解能があれば、フルスケールに対して１／１０２４単位）でアナログデータを出力した後、自身の不良プリント基板２および良品プリント基板３がアナログデータを入力し、アナログ入出力値に分解能１単位分の差しかないことを順次検査する。不良プリント基板２および良品プリント基板３の動作は、故障解析制御部１からの伝送データにより同期しているため、正確な同時処理を行うことができる。
【００２８】
ここで、不良プリント基板２でアナログ入出力値に分解能１単位分以上の差が検出されれば、不良プリント基板２のＡＩ用ＩＣ２７に故障があると判断することができる。また、良品プリント基板３でアナログ入出力値に分解能１単位分以上の差が検出されれば、不良プリント基板２のＡＯ用ＩＣ２５に故障があると判断することができる。
次に、ＤＩ／Ｏテスト（Ｔ５）では、不良プリント基板２および良品プリント基板３から同時にデジタルデータを出力した後、自身の不良プリント基板２および良品プリント基板３がデジタルデータを入力し、デジタル入出力値に差がないことを順次検査する。
ここで、不良プリント基板２でデジタル入出力値に差が検出されれば、不良プリント基板２のＤＩ用ＩＣ２６に故障があると判断することができる。また、良品プリント基板３でデジタル入出力値に差が検出されれば、不良プリント基板２のＤＯ用ＩＣ２４に故障があると判断することができる。
【００２９】
これにより、不良プリント基板２上でＡＩ端子６とＡＯ端子７を接続することなく、不良プリント基板２の故障解析を行うことができ、ＡＯ用ＩＣ２５とＡＩ用ＩＣ２７の故障を識別することが可能となるとともに、不良プリント基板２上でＤＩ端子１０とＤＯ端子１１を接続することなく、不良プリント基板２の故障解析を行うことができ、ＤＯ用ＩＣ２４とＤＩ用ＩＣ２６の故障を識別することが可能となる。このため、高機能化された試験装置を用いることなく、アナログ入出力機能およびデジタル入出力機能を精度よく検査することが可能となり、試験装置のコストアップを抑制しつつ、不良解析精度を向上させることができる。
また、不良プリント基板２と良品プリント基板３とを正確に同期させながら動作させることができ、不良プリント基板２および良品プリント基板３の処理時間のずれを考慮した余計な待ち時間を確保する必要がなくなることから、テスト時間を短縮することができる。
【００３０】
図６は、本発明の一実施形態に係る不良解析時のデータ伝送シーケンスを示す図である。
図６において、故障解析制御部１は、図４の故障解析シーケンスの開始命令を伝送ライン４ａ、４ｂをそれぞれ介して不良プリント基板２および良品プリント基板３に同時に送信する。そして、不良プリント基板２および良品プリント基板３は、伝送データ４０からフラグパターン４１を検出することにより、故障解析シーケンスを同期させながら同時に実行し、その実行結果を伝送ライン４ａ、４ｂをそれぞれ介して故障解析制御部１に返送する。そして、故障解析制御部１は、不良プリント基板２および良品プリント基板３からの返送データおよび返送までにかかった時間から、該当する故障解析シーケンスにおける検査結果を判定することができる。
【００３１】
例えば、故障解析制御部１は伝送データＡ１、Ａ２として、図４のＣＰＵ自己診断テスト（Ｔ１）におけるレジスタデコーディング（ａ）のｓｔｅｐ１指令を不良プリント基板２および良品プリント基板３に同時に送信し、不良プリント基板２および良品プリント基板３は返送データＢ１、Ｂ２を故障解析制御部１にそれぞれ返送することができる。
次に、故障解析制御部１は伝送データＡ３、Ａ４として、図４のＣＰＵ自己診断テスト（Ｔ１）におけるレジスタデコーディング（ａ）のｓｔｅｐ２指令を不良プリント基板２および良品プリント基板３に同時に送信し、不良プリント基板２および良品プリント基板３は返送データＢ３、Ｂ４を故障解析制御部１にそれぞれ返送することができる。
【００３２】
次に、故障解析制御部１は、メモリテストにおいて伝送データＡ５、Ａ６を不良プリント基板２および良品プリント基板３にそれぞれ同時に送信し、返送データＢ５、Ｂ６の返送時間に差がある場合には、メモリに故障があると判断することができる。
また、故障解析制御部１は、伝送データＡ７、Ａ８を不良プリント基板２および良品プリント基板３にそれぞれ同時に送信し、不良プリント基板２からの応答がない場合には、当該試験箇所に故障があると判断することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態に係るプリント基板の不良解析システムの概略構成を示す斜視図である。
【図２】本発明の一実施形態に係る不良解析の対象となるプリント基板の概略構成を示すブロック図である。
【図３】本発明の一実施形態に係る不良解析時の伝送フォーマットの概略構成を示す図である。
【図４】本発明の一実施形態に係る不良解析処理を示すフローチャートである。
【図５】本発明の一実施形態に係る不良解析に用いられるテストデータパターンの一例を示す図である。
【図６】本発明の一実施形態に係る不良解析時のデータ伝送シーケンスを示す図である。
【符号の説明】
【００３４】
１  故障解析制御部
２  不良プリント基板
３  良品プリント基板
４ａ、４ｂ  伝送ライン
５ａ、５ｂ  コネクタ
６、８  ＡＩ端子
７、９  ＡＯ端子
１０、１２  ＤＩ端子
１１、１３  ＤＯ端子
１４、１５  ＡＩ／Ｏケーブル
１６、１７  ＤＩ／Ｏケーブル
１８、１９  電子部品
２１  伝送制御ＩＣ
２２  デュアルポートメモリ
２３  伝送ドライバ
２４  ＤＯ用ＩＣ
２５  ＡＯ用ＩＣ
２６  ＤＩ用ＩＣ
２７  ＡＩ用ＩＣ
２８、２９  データ／アドレスバス
３０  割り込み信号ライン
【図１】
2009069036.tif 000003
【図２】
2009069036.tif 000004
【図３】
2009069036.tif 000005
【図４】
2009069036.tif 000006
【図５】
2009069036.tif 000007
【図６】
2009069036.tif 000008