(57)【要約】【課題】不良ブロックの影響を排除して不良品を救済し、歩留りの向上を図ることのできる半導体集積回路およびその製造方法を提供する。【解決手段】動作制御信号生成部３が、不揮発性記憶メモリ２から読み出したブロック良否情報にもとづいて、機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄのそれぞれに対して、動作停止させるかどうかを指示する動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤを生成し、この動作制御信号により動作停止を指示されたブロックに対して、クロック供給制御部４が、クロックの供給を停止し、入出力制御部５Ａ、５Ｂ、５Ｃ、５Ｄが、信号の入出力を停止する。【選択図】図１
2009076676.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ブロックと、
前記複数の機能ブロックが正常ブロックであるか不良ブロックであるかを示すブロック良否情報が書き込まれた不揮発性記憶手段と、
前記不揮発性記憶手段から読み出した前記ブロック良否情報にもとづいて、前記複数の機能ブロックのそれぞれに対して、動作停止させるかどうかを指示する動作制御信号を生成する動作制御信号生成手段と、
前記動作制御信号生成手段から出力される前記動作制御信号が動作停止を指示するブロックに対してはクロックの供給を停止するクロック供給制御手段と、
前記動作制御信号生成手段から出力される前記動作制御信号が動作停止を指示するブロックに対しては信号の入出力を停止する入出力制御手段と
を有することを特徴とする半導体集積回路。
【請求項２】
前記動作制御信号生成手段が、
前記不揮発性記憶手段から読み出した前記ブロック良否情報をデコードして、前記動作制御信号を生成する
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記ブロック良否情報が、
前記複数の機能ブロックのテスト結果にもとづいて生成される
ことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
前記ブロック良否情報の前記不揮発性記憶手段への書き込みが、前記複数の機能ブロックのテスト終了後に行われる
ことを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
複数の機能ブロックと不揮発性記憶手段とを集積形成する工程と、
前記複数の機能ブロックのテストを行う工程と、
前記テストの結果にもとづいて、前記複数の機能ブロックが正常ブロックであるか不良ブロックであるかを示すブロック良否情報を前記不揮発性記憶手段に書き込む工程と、
不良ブロックをテスト対象から除外してチップごとの出荷テストを行う工程と
を有することを特徴とする半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびその製造方法に関する。
【背景技術】
【０００２】
近年のＬＳＩの微細化の要求に伴い、ＬＳＩ製造装置には高い精度の加工性能が求められ、製造ラインにも非常に高いクリーンネスが求められている。その結果、製造コストにかかる費用は莫大となっている。
【０００３】
また、ＬＳＩの微細化の進展により、チップ上に搭載可能な素子数も飛躍的に増大している。一般的に素子密度が向上すると、素子不良が発生する確率も高くなり、ＬＳＩ製造時の歩留まりが低下する傾向にある。歩留まりが低下すれば、その分チップ単価が上昇する。その結果、製造コストの高い、微細化の進んだＬＳＩほど、製造歩留まりの向上が強く求められる。
【０００４】
そのような歩留り向上策の１つとして、ＤＲＡＭでは、本来のメモリセルのほかに冗長セルを設け、製造時のテストで本来のメモリセルに不良が検出されたときは、この不良メモリセルを冗長セルに置き換え、不良を救済することが行われている。このとき、冗長セルの置換情報は、ＤＲＡＭチップ内の記憶回路にプログラミングされる（例えば、特許文献１参照。）。
【０００５】
このようなＤＲＡＭなどのように、単一機能のセルが多数搭載されるＬＳＩでは、いずれかの不良セルを冗長セルと置換することで、歩留りの向上を図ることが可能である。
【０００６】
これに対して、複数の異なる機能のセルが多数搭載される大規模なシステムＬＳＩでは、それぞれのセルに対する冗長セルを搭載することはチップサイズの問題などもあり、実質上、不可能である。したがって、大規模なシステムＬＳＩでは、ＤＲＡＭのような冗長セルとの置換による不良救済策はとれず、歩留りの向上が困難であるという問題があった。
【０００７】
ところで、大規模なシステムＬＳＩの中には、映像処理プロセッサなどのように、複数のチャンネルの映像を処理するために、同一機能のデコーダやエンコーダなどを複数搭載しているＬＳＩがある。このようなＬＳＩでは、それぞれのデコーダやエンコーダなどのブロックは独立に動作しているため、そのうちの１つのブロックに不良があっても、他のブロックの動作に影響を及ぼさない。
【０００８】
したがって、このようなＬＳＩでは、特定の機能のみが動作しなくても、その他の機能が正常動作すれば、機能限定品として製品化することが可能である。そうすれば、不良が救済され、ＬＳＩの総合的な歩留まりが向上する。
【０００９】
ただし、不良が発生したブロックをそのまま動作させていると、電力を消費する。また、その不良が、他のブロックの機能にまで影響を及ぼす懸念も生じる。
【特許文献１】特開２０００−１２３５９３号公報  （第４−５ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、不良ブロックの影響を排除して不良品を救済し、歩留りの向上を図ることのできる半導体集積回路およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、複数の機能ブロックと、前記複数の機能ブロックが正常ブロックであるか不良ブロックであるかを示すブロック良否情報が書き込まれた不揮発性記憶手段と、前記不揮発性記憶手段から読み出した前記ブロック良否情報にもとづいて、前記複数の機能ブロックのそれぞれに対して、動作停止させるかどうかを指示する動作制御信号を生成する動作制御信号生成手段と、前記動作制御信号生成手段から出力される前記動作制御信号が動作停止を指示するブロックに対してはクロックの供給を停止するクロック供給制御手段と、前記動作制御信号生成手段から出力される前記動作制御信号が動作停止を指示するブロックに対しては信号の入出力を停止する入出力制御手段とを有することを特徴とする半導体集積回路が提供される。
【発明の効果】
【００１２】
本発明によれば、不良ブロックの影響を排除して不良品を救済し、歩留りの向上を図ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１４】
図１は、本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図である。図１に示す例では、半導体集積回路に４つの機能ブロックが含まれている例を示すが、機能ブロックの数は、半導体集積回路により異なるものであり、４つに限るものではない。
【００１５】
本実施例の半導体集積回路は、４つの機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄと、これらの機能ブロックが正常ブロックであるか不良ブロックであるかを示すブロック良否情報が書き込まれた不揮発性メモリ２と、不揮発性記憶メモリ２から読み出したブロック良否情報にもとづいて、機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄのそれぞれに対して、動作停止させるかどうかを指示する動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤを生成する動作制御信号生成部３と、動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤが動作停止を指示するブロックに対してはクロックの供給を停止するクロック供給制御部４と、動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤが動作停止を指示するブロックに対しては信号の入出力を停止する入出力制御部５Ａ、５Ｂ、５Ｃ、５Ｄと、を有する。
【００１６】
不揮発性メモリ２として、本実施例ではフューズを用いる例を示す。ここでは、４つの機能ブロックに対応して４つのフューズＦ１、Ｆ２、Ｆ３、Ｆ４を有する。
【００１７】
４つのフューズＦ１、Ｆ２、Ｆ３、Ｆ４の一端は、電源電位端子ＶＤＤに接続され、他端は、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を介して接地電位端子ＶＳＳに接続される。したがって、不揮発性メモリ２の出力Ｔ１、Ｔ２、Ｔ３、Ｔ４の出力レベルは、フューズＦ１、Ｆ２、Ｆ３、Ｆ４が導通しているときは‘１’であるが、フューズＦ１、Ｆ２、Ｆ３、Ｆ４が切断されると‘０’となる。
【００１８】
図２に、機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄのテスト結果と、不揮発性メモリ２のフューズの処理の例を示す。
【００１９】
図２（ａ）は、機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄのテスト結果と、不揮発性メモリ２のフューズの処理の対応関係を示す図である。
【００２０】
本実施例では、機能ブロックのテスト結果が正常であるときは、不揮発性メモリ２のフューズを導通のままとしておき、機能ブロックのテスト結果が不良であるときは、不揮発性メモリ２のフューズを切断するものとする。
【００２１】
図２（ａ）に示す例では、機能ブロック１Ｂのみが不良である。したがって、この場合、不揮発性メモリ２のフューズＦ２のみが切断される。
【００２２】
図２（ｂ）に、不揮発性メモリ２のフューズの処理を行った結果を示す。この場合、フューズＦ２のみが切断されたので、不揮発性メモリ２の出力Ｔ１、Ｔ２、Ｔ３、Ｔ４の出力レベルは、‘１’、‘０’、‘１’、‘１’となる。
【００２３】
図１に戻って、動作制御信号生成部３には、不揮発性メモリ２の出力Ｔ１、Ｔ２、Ｔ３、Ｔ４の出力レベルをそのまま出力するバッファＢ３１、Ｂ３２、Ｂ３３、Ｂ３４が含まれる。バッファＢ３１の出力が動作制御信号ＥＮＡとなり、バッファＢ３２の出力が動作制御信号ＥＮＢとなり、バッファＢ３３の出力が動作制御信号ＥＮＣとなり、バッファＢ３４の出力が動作制御信号ＥＮＤとなる。
【００２４】
したがって、図２に例示した機能ブロックのテスト結果に対しては、動作制御信号として、ＥＮＡ＝‘１’、ＥＮＢ＝‘０’、ＥＮＣ＝‘１’、ＥＮＤ＝‘１’が出力される。
【００２５】
クロック供給制御部４は、半導体集積回路のクロック信号と動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤそれぞれとの間の論理積をとるＡＮＤゲートＡＮ４１、ＡＮ４２、ＡＮ４３、ＡＮ４４と、ＡＮＤゲートＡＮ４１、ＡＮ４２、ＡＮ４３、ＡＮ４４の出力がそれぞれ接続されるバッファＢ４１、Ｂ４２、Ｂ４３、Ｂ４４と、を有する。バッファＢ４１、Ｂ４２、Ｂ４３、Ｂ４４の出力が、それぞれ機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄへ供給するクロックＣＬＫＡ、ＣＬＫＢ、ＣＬＫＣ、ＣＬＫＤとなる。
【００２６】
したがって、動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤが‘１’であるときは、機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄへクロックが供給されるが、動作制御信号が‘０’となった機能ブロックへはクロックの供給が停止される。
【００２７】
例えば、図２に示したようなテスト結果の場合、不良が発生している機能ブロック１Ｂに対する動作制御信号ＥＮＢが‘０’となるので、この不良が発生している機能ブロック１Ｂへのクロックの供給は停止される。
【００２８】
また、動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤは、入出力制御部５Ａ、５Ｂ、５Ｃ、５Ｄへ入力される。
【００２９】
入出力制御部５Ａ、５Ｂ、５Ｃ、５Ｄは、それぞれ、機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄへの入力の制御、および、機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄからの出力の制御を行う。
【００３０】
すなわち、入出力制御部５Ａ、５Ｂ、５Ｃ、５Ｄは、動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤが‘１’であるときは、機能ブロック１Ａ、１Ｂ、１Ｃ、１Ｄの入出力信号を通過させるが、動作制御信号が‘０’となった機能ブロックに対しては、入出力信号の通過を阻止する。
【００３１】
例えば、図２に示したようなテスト結果の場合、不良が発生している機能ブロック１Ｂに対する動作制御信号ＥＮＢが‘０’となるので、この不良が発生している機能ブロック１Ｂへの入出力信号の通過を阻止する。
【００３２】
このように、本実施例では、テスト結果で不良となった機能ブロックに対しては、動作制御信号‘０’が出力され、そのブロックへのクロックの供給および入出力が停止されるため、その機能ブロックは動作停止状態となる。したがって、不良ブロックが異常な動作を行うことがなく、不良ブロックが他の正常なブロックの動作に影響を及ぼすことを防止することができる。
【００３３】
そこで、正常に動作している機能ブロックだけを用いて、機能限定品として製品化することができる。この場合、不良の発生する機能ブロックにより、異なる種類の機能限定品が得られる。すなわち、１枚のウェーハから複数種類の製品が得られることになる。
【００３４】
次に、このような本実施例の半導体集積回路を製造する方法について説明する。
【００３５】
図３に、本実施例の半導体集積回路の搭載回路の集積工程以降の製造工程をフロー図で示す。
【００３６】
機能ブロック１Ａ〜１Ｄや不揮発性メモリ２など、チップ上に搭載する回路を集積する工程（Ｓ１）終了後、機能ブロック１Ａ〜１Ｄのテスト工程（Ｓ２）が実行される。
【００３７】
このテスト結果より、機能ブロックごとに、正常ブロックであるか不良ブロックであるかを示すブロック良否情報を生成する工程（Ｓ３）が実行される。
【００３８】
続いて、このブロック良否情報にもとづいて、不揮発性メモリ２のフューズＦ１〜Ｆ４に対する処理工程（Ｓ４）が実行される。すなわち、本実施例では、不良ブロックに対応するフューズの切断が行われる。
【００３９】
このようなフューズ処理を行うことにより、本実施例では、総ての機能ブロックが正常動作する本来の製品のほかに、不良ブロックを除いた機能ブロックのみが動作する機能限定品が製造される。
【００４０】
そこで、製品出荷時の出荷テスト工程では、正常動作する本来の製品に対しては、総ての機能ブロックを対象としたテストを行うが、機能限定品に対しては、そのチップにおける不良ブロックをテスト対象から除外してテストを行う（Ｓ５）。これにより、機能限定品に対するテスト時間を短縮することができる。
【００４１】
このような本実施例によれば、機能ブロックに不良が発生しているチップであっても、そのチップを不良品として廃棄することなく、機能限定品として製品化することができる。これにより不良チップが救済でき、半導体集積回路の製造時の総合的な歩留りを向上させることができる。
【００４２】
また、機能限定品では、不良の発生している機能ブロックへのクロックの供給および入出力を停止するので、不良ブロックでの無駄な電力の消費を防止することができる。また、その不良が、他のブロックの機能に影響を及ぼすことを防止することができる。
【００４３】
また、機能限定品の出荷テストの際は、のチップにおける不良ブロックをテスト対象から除外してテストを行うことにより、テスト時間を短縮することができる。
【実施例２】
【００４４】
実施例１では、機能ブロックの個数に応じて不揮発性メモリのフューズを設けている。したがって、機能ブロックの個数が増えるほど、不揮発性メモリの規模が大きくなり、面積が増大する。そこで、本実施例では、不揮発性メモリに書き込むブロック良否情報をコード化することにより、不揮発性メモリのフューズの本数を少なくする例を示す。
【００４５】
図４は、本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図である。なお、図４において、図１に示したブロックと同じ機能を有するブロックには図１と同一の符号を付し、ここではその詳細な説明を省略する。
【００４６】
本実施例の不揮発性メモリ２１は、コード化されたブロック良否情報が書き込まれる３本のフューズＦ１〜Ｆ３、およびその一端に接続された抵抗Ｒ１〜Ｒ３を有する。
【００４７】
また、本実施例の動作制御信号生成部３１は、不揮発性メモリ２１の出力ＴＡ、ＴＢ、ＴＣの値をデコードするデコーダ３１１と、デコーダ３１１の出力を動作制御信号ＥＮＡ、ＥＮＢ、ＥＮＣ、ＥＮＤとして出力するバッファ３１、Ｂ３２、Ｂ３３、Ｂ３４と、を有する。
【００４８】
図５に、デコーダ３１１におけるデコードの１例を示す。このように、動作制御信号生成部３１に入力される不揮発性メモリ２１の出力ＴＡ、ＴＢ、ＴＣの値の組み合わせ、すなわち、不揮発性メモリ２１に書き込まれるブロック良否情報のコードにより、機能停止するブロックが決定される。
【００４９】
このような本実施例によれば、ブロック良否情報をコード化して不揮発性メモリに書き込むので、不揮発性メモリのフューズの本数を少なくすることができる。これにより、半導体集積回路のチップ面積を少なくすることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図。
【図２】実施例１の不揮発性メモリのフューズ処理の例を示す図。
【図３】本発明の実施例の半導体集積回路の製造方法の例を示すフロー図。
【図４】本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図。
【図５】実施例２の動作制御信号生成部の入出力関係の例を示す図。
【符号の説明】
【００５１】
１Ａ〜１Ｄ  機能ブロック
２、２１  不揮発性メモリ
３、３１  動作制御信号生成部
４  クロック制御部
５Ａ〜５Ｄ  入出力制御部
Ｆ１〜Ｆ４  フューズ
Ｒ１〜Ｒ４  抵抗
Ｂ３１〜Ｂ３４、Ｂ４１〜Ｂ４４  バッファ
ＡＮ４１〜ＡＮ４４  ＡＮＤゲート
【図１】
2009076676.tif 000003
【図２】
2009076676.tif 000004
【図３】
2009076676.tif 000005
【図４】
2009076676.tif 000006
【図５】
2009076676.tif 000007