(57)【要約】【課題】  薄膜サーミスタ及びその製造方法において、小型化が可能で、サーミスタ薄膜自体にダメージを与えずに高精度に抵抗値調整可能にすること。【解決手段】  表面にＳｉＯ2層２が形成されたシリコン基板３と、ＳｉＯ2層２の上面にパターン形成されたサーミスタ薄膜４と、サーミスタ薄膜４上にパターン形成された一対の薄膜上電極５と、シリコン基板３の上面にサーミスタ薄膜４及び薄膜上電極５を覆って形成された絶縁性の保護膜６と、該保護膜６に形成された貫通孔の内面に一対の薄膜上電極５まで達した導電膜を形成した一対のスルーホール８と、保護膜６上に形成され一対のスルーホール８に一端が接続された一対の上部引き出し電極９と、を備え、一対の上部引き出し電極９の一部が、除去されて抵抗値調整されている。【選択図】  図２
2009076608.tif 000002
【特許請求の範囲】
【請求項１】
表面に絶縁層が形成された基板又は絶縁基板と、
前記絶縁層又は前記絶縁基板の上面にパターン形成されたサーミスタ薄膜と、
前記サーミスタ薄膜上にパターン形成された一対の薄膜上電極と、
前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って形成された絶縁性の保護膜と、
該保護膜に形成された貫通孔の内面に前記一対の薄膜上電極まで達した導電膜を形成した一対のスルーホールと、
前記保護膜上に形成され前記一対のスルーホールに一端が接続された一対の上部引き出し電極と、を備え、
前記一対の上部引き出し電極の一部が、除去されて抵抗値調整されていることを特徴とする薄膜サーミスタ。
【請求項２】
請求項１に記載の薄膜サーミスタにおいて、
前記一対の上部引き出し電極が、外部との電気的接続を行うためのパッド部と、
該パッド部と前記スルーホールとを接続すると共に前記パッド部よりも幅狭に延在して前記抵抗値調整で一部が除去された引き出し部と、で構成されていることを特徴とする薄膜サーミスタ。
【請求項３】
基板上の絶縁層又は絶縁基板の上面にサーミスタ薄膜をパターン形成する薄膜形成工程と、
前記サーミスタ薄膜上に一対の薄膜上電極をパターン形成する薄膜上電極形成工程と、
前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って絶縁性の保護膜を形成する保護膜形成工程と、
前記保護膜に貫通孔を形成しその内面に前記一対の薄膜上電極まで達した導電膜を形成して一対のスルーホールとするスルーホール形成工程と、
前記一対のスルーホールに一端が接続された一対の上部引き出し電極を前記保護膜上に形成する上部引き出し電極形成工程と、
前記上部引き出し電極の一部を、除去して抵抗値調整を行う抵抗値調整工程と、を有していることを特徴とする薄膜サーミスタの製造方法。
【請求項４】
請求項３に記載の薄膜サーミスタの製造方法において、
前記上部引き出し電極形成工程において、前記上部引き出し電極を、外部との電気的接続を行うためのパッド部と、
該パッド部と前記スルーホールとを接続すると共に前記パッド部よりも幅狭に延在した引き出し部と、で構成し、
前記抵抗値調整工程において、前記引き出し部の一部を除去することを特徴とする薄膜サーミスタの製造方法。
【請求項５】
請求項３又は４に記載の薄膜サーミスタの製造方法において、
前記抵抗値調整工程において、レーザ光を照射して前記上部引き出し電極の一部を除去することを特徴とする薄膜サーミスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば赤外線検出センサに用いられる薄膜サーミスタ及び該薄膜サーミスタの製造方法に関するものである。
【背景技術】
【０００２】
近年、非接触で温度を測定できる赤外線検出素子の開発が盛んになってきている。赤外線検出素子は、物体や人体から放出される微弱な赤外線を検出することに用いられることが多く、高感度であることが要求される。この赤外線検出素子には、熱電対を直列に接続したサーモパイル型、特定材料の焦電効果を利用した焦電型、特定金属酸化物の抵抗率温度依存性を利用したサーミスタ型の三種類がある。
【０００３】
これらのうち、製品の微細化や高性能化、低価格化の潮流に乗った製品として、サーミスタ薄膜を半導体基板等の基板上に形成し、各種配線等を施したサーミスタ型の赤外線検出センサが注目され始めている。このサーミスタ薄膜を用いた赤外線検出センサの一般的な構造は、絶縁基板又は上面に絶縁層が形成された基板と、絶縁基板又は絶縁層の上面に形成されたサーミスタ薄膜と、該サーミスタ薄膜の上面に形成された一対の電極と、から主に構成されている。
【０００４】
このように構成された赤外線検出センサにおいては、照射された赤外線を受光してサーミスタ薄膜の温度が変化すると、サーミスタ薄膜の抵抗が変化するので、この抵抗変化を一対の電極で検出して赤外線を検知できるようになっている。
なお、この赤外線検出センサに用いられるサーミスタ薄膜は、例えば表面にＳｉＯ2層（絶縁層）が形成されたＳｉ基板や、アルミナ基板又は石英基板等の絶縁基板上に形成されている。
【０００５】
上述した赤外線検出センサ等として用いられる薄膜サーミスタは、現在様々なものが提供されている。例えば、特許文献１及び２には、熱応答性に優れたものが提供されている。
このような薄膜サーミスタにおいて、抵抗値歩留まりを良くするために、レーザトリミングを行う方法が知られている。例えば、特許文献３には、抵抗値調整を行うために電極部分にトリミング部分を設けた技術が提案されている。また、特許文献４には、抵抗値調整を行うために、抵抗値用のサーミスタ部分を設けて、その部分に接続されている線を切断して抵抗値調整を行う技術が提案されている。
このように抵抗値調整手段として、従来、薄膜サーミスタに抵抗値調整用の抵抗体か電極を直列に接続してレーザトリミングにより抵抗値を調整する方法、またはサーミスタ薄膜自体をトリミングする方法が用いられている。
【０００６】
【特許文献１】特開昭６１−１６０９０２号公報
【特許文献２】特開昭６１−２４２００２号公報
【特許文献３】特開２０００−３４８９１１号公報
【特許文献４】特開平９−２８３３０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の薄膜サーミスタには、以下の課題が残されている。
すなわち、上記従来の技術のうち、抵抗値調整用の抵抗体や電極を別途設ける方法では、サーミスタ薄膜以外に占有面積の必要な領域が発生するため、必然的にチップサイズが大きくなってしまう不都合がある。また、サーミスタ薄膜自体をトリミングする方法では、サーミスタ薄膜自体がレーザ照射による熱で抵抗値が著しく上昇してしまうため、抵抗値を測定しながらトリミング距離を調整することが困難である。また、サーミスタ薄膜をトリミングすることは、サーミスタ薄膜自体にダメージを与えることになり、耐電圧等の電気特性が劣化するおそれもある。
【０００８】
本発明は、このような事情に考慮してなされたもので、その目的は、小型化が可能で、サーミスタ薄膜自体にダメージを与えずに高精度に抵抗値調整可能な薄膜サーミスタ及び該薄膜サーミスタの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、前記課題を解決するために以下の手段を提供する。
本発明に係る薄膜サーミスタは、表面に絶縁層が形成された基板又は絶縁基板と、前記絶縁層又は前記絶縁基板の上面にパターン形成されたサーミスタ薄膜と、前記サーミスタ薄膜上にパターン形成された一対の薄膜上電極と、前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って形成された絶縁性の保護膜と、該保護膜に形成された貫通孔の内面に前記一対の薄膜上電極まで達した導電膜を形成した一対のスルーホールと、前記保護膜上に形成され前記一対のスルーホールに一端が接続された一対の上部引き出し電極と、を備え、前記一対の上部引き出し電極の一部が、除去されて抵抗値調整されていることを特徴とする。
【００１０】
また、本発明に係る薄膜サーミスタの製造方法は、基板上の絶縁層又は絶縁基板の上面にサーミスタ薄膜をパターン形成する薄膜形成工程と、前記サーミスタ薄膜上に一対の薄膜上電極をパターン形成する薄膜上電極形成工程と、前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って絶縁性の保護膜を形成する保護膜形成工程と、前記保護膜に貫通孔を形成しその内面に前記一対の薄膜上電極まで達した導電膜を形成して一対のスルーホールとするスルーホール形成工程と、前記一対のスルーホールに一端が接続された一対の上部引き出し電極を前記保護膜上に形成する上部引き出し電極形成工程と、前記上部引き出し電極の一部を、除去して抵抗値調整を行う抵抗値調整工程と、を有していることを特徴とする。
【００１１】
これらの薄膜サーミスタ及び薄膜サーミスタの製造方法では、保護膜を貫通したスルーホールを介して薄膜上電極に接続された保護膜上の上部引き出し電極において、その一部を除去して抵抗値調整されるので、トリミングする上部引き出し電極が保護膜上に積層されているため小型化が可能であると共に、サーミスタ薄膜自体はトリミングしないためサーミスタ薄膜自体にダメージを与えずに、かつトリミング中の抵抗値変動を抑制して高精度な抵抗値調整がなされる。また、保護膜の上から内部の電極をトリミングする場合に比べて、上部引き出し電極を直接トリミングするので、保護膜への影響を大幅に低減することができる。
【００１２】
また、本発明の薄膜サーミスタは、前記一対の上部引き出し電極が、外部との電気的接続を行うためのパッド部と、該パッド部と前記スルーホールとを接続すると共に前記パッド部よりも幅狭に延在して前記抵抗値調整で一部が除去された引き出し部と、で構成されていることを特徴とする。
また、本発明の薄膜サーミスタの製造方法は、前記上部引き出し電極形成工程において、前記上部引き出し電極を、外部との電気的接続を行うためのパッド部と、該パッド部と前記スルーホールとを接続すると共に前記パッド部よりも幅狭に延在した引き出し部と、で構成し、前記抵抗値調整工程において、前記引き出し部の一部を除去することを特徴とする。
【００１３】
これらの薄膜サーミスタ及び薄膜サーミスタの製造方法では、パッド部よりも幅狭に延在した引き出し部をトリミングするので、幅広な部分をトリミングするよりも少ないトリミング量で明確に抵抗値調整を行うことが可能になる。
【００１４】
また、本発明の薄膜サーミスタの製造方法は、前記抵抗値調整工程において、レーザ光を照射して前記上部引き出し電極の一部を除去することを特徴とする。すなわち、この薄膜サーミスタの製造方法では、レーザ光を照射して上部引き出し電極の一部を除去するトリミングを行うので、局所的な除去を高い位置精度で行うことができ、高精度な抵抗値調整が可能になる。また、上部引き出し電極に直接レーザ光を照射するので、保護膜を介して内部の電極に照射する場合に比べてレーザ光の出力を抑えることができ、下地の保護膜への影響をより低減することができる。
【発明の効果】
【００１５】
本発明によれば、以下の効果を奏する。
すなわち、本発明に係る薄膜サーミスタ及びその製造方法によれば、保護膜を貫通したスルーホールを介して薄膜上電極に接続された保護膜上の上部引き出し電極において、その一部を除去して抵抗値調整されるので、小型化が可能であると共に、サーミスタ薄膜自体にダメージを与えずに高精度な抵抗値調整が可能である。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る薄膜サーミスタ及び薄膜サーミスタの製造方法の一実施形態を、図１から図４を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために、各部材の縮尺を適宜変更している。
【００１７】
本実施形態の薄膜サーミスタ１は、図１及び図２に示すように、表面にＳｉＯ2層（絶縁層）２が形成されたシリコン基板（基板）３と、ＳｉＯ2層２の上面にパターン形成されたサーミスタ薄膜４と、サーミスタ薄膜４上にパターン形成された一対の薄膜上電極５と、シリコン基板３のＳｉＯ2層２上面にサーミスタ薄膜４及び薄膜上電極５を覆って形成された絶縁性の保護膜６と、該保護膜６に形成された貫通孔の内面に一対の薄膜上電極５まで達した導電膜７を形成した一対のスルーホール８と、保護膜６上に形成され一対のスルーホール８に一端が接続された一対の上部引き出し電極９と、を備えている。
【００１８】
上記薄膜上電極５は、Ｃｒ等の貴金属以外の金属材料で形成され、ＳｉＯ2層２の上面にパターン形成された一対の内部接合層５ａと、これら内部接合層５ａ上にパターン形成されたＡｕ，Ｐｔ等の貴金属からなる一対の内部導電層５ｂと、から構成されている。
上記一対の上部引き出し電極９も、Ｃｒ等の貴金属以外の金属材料で形成され、保護膜６上にパターン形成された一対の上部接合層９ａと、上部接合層９ａ上にパターン形成されたＡｕ，Ｐｔ等の貴金属からなる一対の上部導電層９ｂと、から構成されている。
【００１９】
また、上部引き出し電極９は、ワイヤーボンディングによるリード線（図示略）で外部との電気的接続を行うためのパッド部１０と、該パッド部１０とスルーホール８とを接続すると共にパッド部１０よりも幅狭に線状に延在して抵抗値調整で一部が除去された引き出し部１１と、で構成されている。すなわち、本実施形態の薄膜サーミスタ１では、上部引き出し電極９における引き出し部１１の一部が、レーザトリミングにより除去されて抵抗値調整されている。なお、図１中の符号Ｔは、上部引き出し電極９の除去部を示している。
【００２０】
上記ＳｉＯ2層２は、シリコン基板３の表面を熱酸化することで形成されたものであって、例えば、厚みが０．１μｍ以上１．５μｍ以下である。本実施形態のＳｉＯ2層２では、５００ｎｍの層厚とした。
上記サーミスタ薄膜４は、Ｍｎ−Ｃｏ系複合金属酸化物（例えば、Ｍｎ3Ｏ4−Ｃｏ3Ｏ4系複合金属酸化物）又は、Ｍｎ−Ｃｏ系複合金属酸化物に、Ｎｉ、Ｆｅ、Ｃｕのうち少なくとも一種類の元素を含む複合金属酸化物（例えば、Ｍｎ3Ｏ4−Ｃｏ3Ｏ4−Ｆｅ2Ｏ3系複合金属酸化物）からなる複合金属酸化物膜であり、結晶面（１００）面に配向したスピネル型結晶構造であって、膜厚方向に延在する柱状結晶構造を有している。
【００２１】
本実施形態のサーミスタ薄膜４は、ＳｉＯ2層２の上面に、スパッタリング法により平面視略正方形状にパターン形成されたものであり、その後、所定時間アニール処理されている。
【００２２】
なお、上記ＭｎとＣｏとのモル比は、４：６程度が適当であり、Ｆｅを含む場合には、Ｍｎ：Ｃｏ：Ｆｅのモル比は（２０〜６０）：（２〜６５）：（９〜４０）程度が適当である。このサーミスタ薄膜４は、半導体の性状を呈し、温度が上昇すると抵抗が低くなる負特性、いわゆるＮＴＣサーミスタ（Negative Temperature Coefficient Thermistor）の性質を有している。
【００２３】
内部接合層５ａ及び上部接合層９ａは、貴金属以外の金属材料（例えば、ＣｒやＴｉ、又はこれらの合金等）により、ＳｉＯ2層２及び保護膜６上にそれぞれパターン形成されている。内部接合層５ａ及び上部接合層９ａは、ＳｉＯ2層２及び保護膜６上において、それぞれ内部導電層５ｂ及び上部導電層９ｂの下地層となるものであり、成膜される面の材料（ＳｉＯ2層２及び保護膜６）との接合強度が内部導電層５ｂ及び上部導電層９ｂの貴金属材料よりも高い金属材料でそれぞれ構成される。
【００２４】
内部導電層５ｂ及び上部導電層９ｂは、貴金属材料（例えば、ＡｕやＰｔ等）により、内部接合層５ａ及び上部導電層９ｂ上に同じパターンで形成されている。
また、内部接合層５ａ及び内部導電層５ｂは、櫛歯状に同じパターンで形成されている。
上記保護膜６は、例えば、ＳｉＯ2膜やＳｉＮ４膜である。但し、これに限られず、絶縁性で外部雰囲気を遮断できれば、ガラスや耐熱樹脂等の膜でも構わない。
【００２５】
次に、このように構成された薄膜サーミスタ１の製造方法について、図３及び図４を参照して説明する。
【００２６】
まず、熱酸化法により、図３の（ａ）に示すように、シリコン基板３の表面に上述した厚みのＳｉＯ2層２を形成する。次いで、図３の（ｂ）に示すように、このＳｉＯ2層２の上面にサーミスタ薄膜４をパターン形成する薄膜形成工程を行う。すなわち、ＳｉＯ2層２の全面に所定のスパッタ条件で上述した複合金属酸化物膜をスパッタリング法で成膜する。なお、本実施形態のサーミスタ薄膜４では、（Ｍｎ０．４Ｃｏ０．６）３Ｏ４のスピネル構造の薄膜を、２００ｎｍの層厚で形成した。
【００２７】
続いて、フォトリソグラフィ技術により、複合金属酸化物膜の上面であってサーミスタ薄膜４を形成する領域にフォトレジスト膜をパターニングする。そして、フォトレジスト膜をマスクとして、所定の溶液（希塩酸溶液など）を利用したウェットエッチング加工によりマスクされていない複合金属酸化物膜を選択的に除去する。そして、マスクとしていたフォトレジスト膜を除去する。これにより、ＳｉＯ2層２の上面に、外形が平面視略正方形状のサーミスタ薄膜４をパターン形成することができる。
この後、耐熱性向上のため３００℃〜９００℃の範囲、より好ましくは６００℃〜９００℃の範囲で、所定時間アニール処理を行う。例えば、６００℃で１時間のアニール処理を行う。これにより、抵抗値及びＢ定数の信頼性の高いサーミスタ薄膜４が得られる。
【００２８】
次いで、サーミスタ薄膜４の上面に、一対の内部接合層５ａ及び内部導電層５ｂをパターン形成して薄膜上電極５とする薄膜上電極形成工程を行う。まず、サーミスタ薄膜４全面及びＳｉＯ2層２全面にフォトレジスト膜を形成し、内部接合層５ａとなる領域のフォトレジスト膜を部分的に除去してパターニングを行う。
【００２９】
そして、全面に内部接合層５ａとなるＣｒをスパッタリング法により成膜する。例えば、層厚１０ｎｍのＣｒ薄膜を内部接合層５ａとして形成する。さらに、この上に、内部導電層５ｂとしてＡｕをスパッタリング法により成膜する。例えば、層厚１９０ｎｍのＡｕ薄膜を内部導電層５ｂとして形成する。次に、リフトオフ法を用いてフォトレジスト膜１２上のＣｒ薄膜及びＡｕ薄膜を除去し、図３の（ｃ）に示すように、内部接合層５ａ及び内部導電層５ｂを所定パターン（櫛歯状パターン）に形成する。
【００３０】
次いで、図３の（ｄ）に示すように、サーミスタ薄膜４、内部接合層５ａ及び内部導電層５ｂを内部に封止する保護膜６を形成する保護膜形成工程を行う。すなわち、全面にＳｉＯ２薄膜をスパッタリングにより、例えば層厚６００ｎｍで成膜する。
この後、図４の（ａ）に示すように、保護膜６に貫通孔Ｈを形成し、図４の（ｂ）に示すように、貫通孔Ｈの内面に薄膜上電極５まで達した導電膜７を形成してスルーホール８とするスルーホール形成工程を行う。すなわち、フォトレジスト膜を保護膜６上にパターン形状し、このフォトレジスト膜をマスクにして、フッ酸を用いたウェットエッチングにより、内部導電層５ｂ上の保護膜６に貫通孔Ｈを形成する。さらに、図４の（ｂ）に示すように、貫通孔Ｈの内面にスパッタリング等によりＡｕやＰｔ等により導電膜７を形成し、薄膜上電極５に導通するスルーホール８とする。
【００３１】
次に、図４の（ｃ）に示すように、スルーホール８に一端が接続された上部引き出し電極９を保護膜６上に形成する上部引き出し電極形成工程を行う。すなわち、保護膜６上にフォトレジスト膜１２をパターン形成し、その上から例えば層厚１０ｎｍのＣｒ薄膜及び層厚２００ｎｍのＡｕ薄膜をこの順でスパッタリングにより成膜した後、リフトオフ法を用いて不要部分のＣｒ薄膜及びＡｕ薄膜を除去し、上部接合層９ａ及び上部導電層９ｂをパターン形成して、上部引き出し電極９とする。
【００３２】
さらに、抵抗値を微調整する抵抗値調整工程を行う。すなわち、上部引き出し電極９の引き出し部１１の一部に、図２に示すように、ＹＡＧレーザ光Ｌを照射して上部接合層９ａ及び上部導電層９ｂを局所的に除去するトリミングを行う。この際、トリミングしながらパッド部１０に抵抗値測定用プローブの先端を接触させて抵抗値を測定し、所望の抵抗値に達したところで、トリミングを終了する。なお、ＹＡＧレーザ光Ｌのパワーは、例えば０．８Ｗ程度であり、Ｑレートは、２ｋＨｚ程度としている。
【００３３】
上記工程により、１枚の基板上に多数の薄膜サーミスタ１を形成し、その基板を切断することにより個々の薄膜サーミスタ１とする。
なお、上記抵抗値調整工程は、１チップの薄膜サーミスタ１に切断した後に行っても構わない。
【００３４】
このように本実施形態では、保護膜６を貫通したスルーホール８を介して薄膜上電極５に接続された保護膜６上の上部引き出し電極９において、その一部を除去して抵抗値調整されるので、トリミングする上部引き出し電極９が保護膜６上に積層されているため小型化が可能であると共に、サーミスタ薄膜４自体はトリミングしないためサーミスタ薄膜４自体にダメージを与えずに、かつトリミング中の抵抗値変動を抑制して高精度な抵抗値調整がなされる。特に、パッド部１０よりも幅狭に延在した引き出し部１１をトリミングするので、幅広な部分をトリミングするよりも少ないトリミング量で明確に抵抗値調整を行うことが可能になる。
【００３５】
また、保護膜６の上から内部の電極をトリミングする場合に比べて、上部引き出し電極９を直接トリミングするので、保護膜６への影響を大幅に低減することができる。
さらに、レーザ光Ｌを照射して上部引き出し電極９の一部を除去するトリミングを行うので、局所的な除去を高い位置精度で行うことができ、高精度な抵抗値調整が可能になる。また、上部引き出し電極９に直接レーザ光Ｌを照射するので、保護膜を介して内部の電極に照射する場合に比べてレーザ光Ｌの出力を抑えることができ、下地の保護膜６への影響をより低減することができる。
【００３６】
このように、上記トリミングにより抵抗値歩留まりの高い薄膜サーミスタ１を得ることができる。
したがって、本実施形態の薄膜サーミスタ１を例えば赤外線検出センサとして用いた場合には、小型かつ高精度なセンサとして好適に利用することができる。
【００３７】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００３８】
例えば、上記実施形態では、表面にＳｉＯ2層２が形成されたシリコン基板３を用いた場合を例にしたが、シリコン基板３に限られず、その他の半導体基板やＡｌやＣｕ等の板状金属材料でも構わない。また、半導体基板だけでなく、アルミナ基板や石英基板等の絶縁基板を利用しても構わない。この場合には、絶縁基板の上面に直接サーミスタ薄膜を形成すれば良い。
【００３９】
また、上記製造工程では、パターニング後にアニール処理を施してサーミスタ薄膜４を形成しているが、逆に成膜後にアニール処理を施してからパターニングしても構わない。
さらに、上記トリミングはＹＡＧレーザ光Ｌを照射して行っているが、他の波長のレーザ光（例えば紫外線レーザ光）を照射しても構わない。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る薄膜サーミスタ及びその製造方法の一実施形態において、保護膜を分解して示す薄膜サーミスタの全体斜視図である。
【図２】本実施形態の薄膜サーミスタ及びその製造方法において、スルーホールから上部引き出し電極までの要部を示す断面図である。
【図３】本実施形態の薄膜サーミスタ及びその製造方法において、製造工程順に示す要部断面図である。
【図４】本実施形態の薄膜サーミスタ及びその製造方法において、製造工程順に示す要部断面図である。
【符号の説明】
【００４１】
１…薄膜サーミスタ、２…ＳｉＯ2層（絶縁層）、３…シリコン基板（基板）、４…サーミスタ薄膜、５…薄膜上電極、５ａ…内部接合層、５ｂ…内部導電層、６…保護膜、７…導電膜、８…スルーホール、９…上部引き出し電極、９ａ…上部接合層、９ｂ…上部導電層、１０…パッド部、１１…引き出し部、Ｈ…貫通孔、Ｌ…レーザ光、Ｔ…除去部
【図１】
2009076608.tif 000003
【図２】
2009076608.tif 000004
【図３】
2009076608.tif 000005
【図４】
2009076608.tif 000006