(57)【要約】【課題】  微細化に適した画素において、ダイナミックレンジの拡大を行う撮像装置の駆動方法を提供する。【解決手段】  本発明の撮像装置は、複数の光電変換部と、各々の該光電変換部に接続され、該光電変換部に蓄積された電荷を読み出すための複数の転送手段と、前記複数の光電変換部に該転送手段を介して共通接続されたフローティングディフュージョン部部と、前記複数の光電変換部及びフローティングディフュージョン部の電位をリセットするためのリセット手段とを含む単位画素群が、２次元状に複数配置されて構成される。前記複数の光電変換部に含まれる第一の光電変換部の電荷蓄積動作中に、前記複数の光電変換部に含まれる第二の光電変換部のリセット動作を行い、該第一の光電変換部の蓄積電荷と、該第二の光電変換部の前記リセット動作後の蓄積電荷を、前記転送手段によりフローティングディフュージョン部で加算動作を行うことを特徴とする。【選択図】  図３
2009010862.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部と、該光電変換部ごとに設けられ蓄積された電荷を転送する転送手段と、前記複数の光電変換部の電荷が前記転送手段を介して読み出されるフローティングディフュージョン部と、前記複数の光電変換部をリセットするためのリセット手段とを含む単位画素群が、２次元状に複数配置された撮像装置の駆動方法であって、
前記複数の光電変換部に含まれる第一の光電変換部の電荷蓄積動作中に、前記複数の光電変換部に含まれる第二の光電変換部のリセット動作を行い、
該第一の光電変換部の蓄積電荷と、該第二の光電変換部の前記リセット動作後の蓄積電荷を、前記転送手段によりフローティングディフュージョン部で加算することを特徴とする撮像装置の駆動方法。
【請求項２】
前記リセット手段により、前記第一の光電変換部の電荷蓄積を開始することを特徴とする請求項１に記載の撮像装置の駆動方法。
【請求項３】
前記第一の光電変換部と、前記第二の光電変換部とは、同色の画素であること特徴とする請求項１又は２のいずれかに記載の撮像装置の駆動方法。
【請求項４】
前記単位画素群は、少なくとも４つ以上の画素と、２色以上のカラーフィルターを備え、前記加算動作が同色の画素毎に行われることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換部とフローティングディフュージョン部とを含む単位画素群が、２次元状に複数配置された撮像装置の駆動方法に関する。
【背景技術】
【０００２】
高機能、多機能、低消費電力を実現する撮像装置としてＣＭＯＳ技術で製造される撮像装置が知られている。このような撮像装置は、ＣＭＯＳイメージセンサとも呼ばれる。特許文献１には、画素の光電変換部を分割し、その制御をそれぞれ異ならせてダイナミックレンジの拡大を行う技術が開示されている。
【特許文献１】特開２００２−１９９２８４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１が示すように画素の光電変換部を分割した場合、それぞれの光電変換部の領域が小さくなり、画素の微細化が困難となる問題点がある。
【０００４】
本発明は、ダイナミックレンジの拡大を行う撮像装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の１つの側面は、複数の光電変換部と、各々の該光電変換部に接続され、該光電変換部に蓄積された電荷を読み出すための複数の転送手段と、前記複数の光電変換部に該転送手段を介して共通接続されたフローティングディフュージョン部と、前記複数の光電変換部及びフローティングディフュージョン部の電位をリセットするためのリセット手段とを含む単位画素群が、２次元状に複数配置された撮像装置の駆動方法に関する。前記撮像装置において、前記複数の光電変換部に含まれる第一の光電変換部の電荷蓄積動作中に、前記複数の光電変換部に含まれる第二の光電変換部のリセット動作を行い、該第一の光電変換部の蓄積電荷と、該第二の光電変換部の前記リセット動作後の蓄積電荷を、前記転送手段によりフローティングディフュージョン部で加算動作を行うことを特徴とする。
【発明の効果】
【０００６】
本発明は、ダイナミックレンジの拡大を行う撮像装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【０００７】
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
【０００８】
図１は、本発明の好適な実施形態の撮像装置の概略構成図を示す図である。この撮像装置は、固体撮像装置又はＣＭＯＳイメージセンサとも呼ばれうる。図１において、撮像装置１００は、画素アレイ部１１、垂直走査回路１２、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ；  相関二重サンプリング）回路１３、水平走査回路１４、及び、出力アンプ１５を備えている。
【０００９】
画素アレイ部１１は、複数の単位画素群が２次元状に配列されて構成される。各単位画素群は、複数の画素（光電変換部）を含んで構成され、典型的には、１つの画素が１つの行に対応する。
【００１０】
ＣＤＳ回路１３は、複数の単位ＣＤＳ回路を含み、各単位ＣＤＳ回路は、画素アレイ部１１の１つの画素列又は複数の画素列毎に配置され、垂直走査回路１２によって選択された行から信号出力線を介して読み出された信号をＣＤＳ処理する。具体的には、ＣＤＳ回路１３は、各画素からのリセットレベルと信号レベルとの差を出力する。これによって、画素ごとのばらつきによる固定パターンノイズが除去される。
【００１１】
水平走査回路１４は、ＣＤＳ回路１３においてＣＤＳ処理された後、各列ごとに保存されている信号を順番に選択する。出力アンプ１５は、水平走査回路１４によって選択された列の信号を増幅して出力する。
【００１２】
以上の構成は、撮像装置の一つの構成例に過ぎず、本発明は、これに限定されるものではない。例えば、ＣＤＳ回路１３、出力アンプ１５等を含んで構成される出力系統は、複数であってもよい。
【００１３】
図２は、１つの単位画素群の構成例を示す回路図である。各単位画素群２０は、回路要素として、例えば、複数の光電変換部２１ａ〜２１ｂ、複数の転送トランジスタ２２ａ〜２２ｂ、１つのフローティングディフュージョン部（以下、ＦＤ）２３、１つの増幅トランジスタ２４及び１つのリセットトランジスタ２５を含む。ここでは、各単位画素群２０が、２個の光電変換部２１ａ〜２１ｂ、即ち、２画素を含む構成を例示する。
【００１４】
各単位画素群２０は、更に導電線として、前述の信号出力線３０と、制御信号線３１ａ〜３１ｂ、３２とを含む。信号出力線３０は、典型的には、同一列内の複数の単位画素群２０によって共用される。転送制御信号線３１ａ〜３１ｂ、リセット信号線３２は、典型的には、行方向に沿って配列された複数の単位画素群２０によって共用される。
【００１５】
光電変換部２１ａ〜２１ｂは、アノードがグランドに接続されており、入射光をその光量に応じた電荷に光電変換して蓄積する。転送トランジスタ２２ａ〜２２ｂは、対応する光電変換部で発生した信号電荷をＦＤ２３に転送する転送手段として機能する。より具体的には、転送トランジスタ２２ａ〜２２ｂは、ソースが対応する光電変換部２１ａ〜２１ｂのカソードに接続され、ゲートが対応する転送制御信号線３１ａ〜３１ｂに接続され、ドレインがＦＤ２３及び増幅トランジスタ２４のゲートに接続されている。
【００１６】
転送トランジスタ２２ａ〜２２ｂは、複数の光電変換部２１ａ〜２１ｂと１つの増幅トランジスタ２４のゲート電極との間に配置されている。転送制御信号線３１ａ〜３１ｂの電位がハイレベルになると、光電変換部２１ａ〜２１ｂ内に蓄積された電荷をＦＤ２３に転送する。ＦＤ２３は、複数の光電変換部２１ａ〜２１ｂから選択される１つ又は複数の光電変換部からそれに対応する転送トランジスタを介して転送される信号電荷を蓄積する。ＦＤ２３の電位は、転送された信号電荷の量によって定まる。
【００１７】
増幅トランジスタ２４は、ゲートがＦＤ２３に接続され、ドレインが電源線３３に接続され、ソースが信号出力線３０に接続されていて、ＦＤ２３に蓄積された信号電荷に基づいて信号出力線３０に信号を出力する。
【００１８】
リセットトランジスタ２５は、ソースがＦＤ２３及び増幅トランジスタ２４のゲートに接続され、ドレインが電源線３３に接続され、ゲートがリセット信号線３２に接続されている。リセットトランジスタ２５は、リセット信号線３２がハイレベルになると、ＦＤ２３の電位、つまり、増幅トランジスタ２４のゲート電位を電源線３３の電位にリセットする。同時に、転送トランジスタを導通させることにより、光電変換部もリセット可能である。
【００１９】
この実施の形態では、複数の転送トランジスタ２２ａ〜２２ｂのそれぞれのドレインが相互に接続されて、１つのＦＤ２３が形成されている。これにより、１つの画素あたりの面積を小さくし、開口率（１つの画素の面積に対する光電変換部の開口面積の比率）を高くすることができる。転送トランジスタ２２ａ〜２２ｂ、増幅トランジスタ２４及びリセットトランジスタ２５は、Ｎ型ＭＯＳトランジスタで構成されることが好ましいが、Ｐ型ＭＯＳトランジスタで構成されていもよい。
【００２０】
垂直走査回路１２は、画素アレイ部１１中の読出し対象行を選択する。読出し対象行の選択は、読出し対象行の画素が属する単位画素群２０内のＦＤ２３の電位を増幅トランジスタ２４が活性化するようにリセットトランジスタ２５により制御し、読出し対象行の転送トランジスタを活性化することによってなされる。つまりＦＤの電位により画素の選択、非選択動作を行なっている。
【００２１】
読出し対象行の画素が属する単位画素群２０内の他の画素は、それらに対応する転送トランジスタが非活性状態に維持されるので信号が読みだされない。また、読出し対象行が属しない単位画素群では、増幅トランジスタ２４がオンしないようにＦＤ２３の電位がリセットトランジスタ２５により制御される。
【００２２】
信号出力線３０には、２次元的に配列された単位画素群２０のうち同列に配置された単位画素群が並列に接続されている。信号出力線３０には、ＣＤＳ回路１３及びトランジスタ３４が接続されている。トランジスタ３４は、そのゲートがバイアス電源３５によって定電圧でバイアスされ、定電流源として動作する。
【００２３】
上記の構成の単位画素群２０において、増幅トランジスタ２４が活性化する電位にＦＤ２３の電位が設定されると、増幅トランジスタ２４と定電流トランジスタ３４がソースフォロアを構成する。これにより、増幅トランジスタ２４のゲート電位からソース・ゲート間電圧分だけ降下した電位が信号出力線３０に出力される。
【００２４】
この実施形態の撮像装置によれば、単位画素群２０の複数の光電変換部２１ａ〜２１ｂ内に蓄積された電荷を同時にＦＤ２３に転送し、信号電荷の加算を行うことにより、ダイナミックレンジの拡大が可能となる。このような駆動方法に関して図３を用いて説明する。
【００２５】
図３は、図２に示す単位画素群の駆動方法の一例を示すタイミングチャート図である。図３において、φＲｅｓは、リセット信号線３２に印加されるリセットパルス、φＴｘ１及びφＴｘ２はそれぞれ、転送制御信号線３１ａ及び３１ｂに印加される転送パルスを示している。また、図３におけるＱ１及びＱ２はそれぞれ、光電変換部２１ａ及び２１ｂに蓄積される電荷量を模式的に示している。いずれもＨｉｇｈで各トランジスタが活性化する。
【００２６】
時刻ｔ０において、φＲｅｓがハイレベルになると、リセットトランジスタ２５によりＦＤ２３の電位がリセットされる。続いて時刻ｔ１において、φＴｘ１及びφＴｘ２がハイレベルになると、転送トランジスタを介して光電変換部２１ａ及び２１ｂに蓄積されていた電荷がＦＤ２３に転送され、更にリセットトランジスタを介して電荷のリセットが行われる。
【００２７】
時刻ｔ２において、φＴｘ１及びφＴｘ２が再びローレベルとなると光電変換部２１ａ〜２１ｂは、電荷の蓄積を開始し、入射光量と時間に応じて蓄積される電荷量が増加する（Ｑ１〜２）。このとき、φＲｅｓは、時刻ｔ２でφＴｘ１〜２がローレベルになった後、再びローレベルとなる。
【００２８】
次に時刻ｔ３で再びφＲｅｓをハイレベルにした後、時刻ｔ４でφＴｘ２がハイレベルにする。これにより、光電変換部２２ｂの蓄積電荷がＦＤ２３に転送され、更にリセットトランジスタを介して光電変換部２１ｂの蓄積電荷がリセットされる。これにより、光電変換部２２ａの電荷蓄積動作中に、光電変換部２２ｂのリセット動作を行っている。
【００２９】
続いて時刻ｔ５でφＴｘ２がローレベルになると、光電変換部２１ｂは再び電荷の蓄積を開始する。このとき、φＲｅｓは、時刻ｔ５でφＴｘ２がローレベルになった後、再びローレベルとなる。
【００３０】
更に、時刻ｔ６でφＴｘ１及びφＴｘ２が同時にハイレベルとなると、光電変換部２１ａ及び２１ｂに蓄積された電荷が、転送トランジスタ２２ａ〜２２ｂを介してＦＤ２３に転送される。このとき、光電変換部２１ａより転送される電荷量は、時刻ｔ２から時刻ｔ６の間に蓄積された長時間蓄積信号電荷量Ｑ１ｔとなり、また、光電変換部２１ｂより転送される電荷量は、時刻ｔ５から時刻ｔ６の間に蓄積された短時間蓄積信号電荷量Ｑ２ｔとなる。
【００３１】
図４は、この実施形態による撮像装置の入射光量と信号電荷量の関係の一例を示したものである。図４において、破線は光電変換部２１ａより転送される長時間蓄積信号電荷量Ｑ１ｔ、一点鎖線は光電変換部２１ｂより転送される短時間蓄積信号電荷量Ｑ２ｔ、実線は読出し電荷量を表す。
【００３２】
この実施形態では、光電変換部２１ａ〜２１ｂに蓄積された電荷の転送を同時に行うことで、ＦＤ２３で電荷の加算が行われる。このため、一つの光電変換部が読み出せる電荷より多くの電荷を信号電荷（Ｑ１ｔ＋Ｑ２ｔ）とすることができ、ダイナミックレンジの拡大が可能となる。これは光電変換部２１ａの蓄積電荷と、リセット動作後の光電変換部２１ｂの蓄積電荷を、転送手段によりＦＤ２３で加算していることになる。
【００３３】
また、電荷の転送を別々に行い、ＦＤ２３で電荷の加算を行う場合に必要な選択トランジスタを必要としないため、画素の微細化、或いは、開口率を高くすることができる。
【００３４】
更に、この実施形態では、φＲｅｓ及びφＴｘ２により光電変換部２１ｂの電荷蓄積開始時刻を制御することで、光電変換部２１ａの蓄積電荷に対する電荷の加算量を制御することができる。これにより、例えば、入射光量に応じて行単位で光電変換部２１ｂの電荷蓄積開始時刻を制御することができる。このような撮像装置の駆動方法は、入射光量の差が激しい領域が混在する被写体を撮像するような場合、ダイナミックレンジを調整することに効果的である。
【００３５】
尚、図３に示したタイミングチャート図では、時刻ｔ１において光電変換部２１ａと２１ｂの両方のリセット動作を行っているが、光電変換部２１ａのリセット動作のみを行ってもよい。
【００３６】
図５は、１つの単位画素群の構成の他の例を示す回路図である。図２に示した例と異なる点は、単位画素群２０が４個の光電変換部２１ａ〜２１ｄ、即ち４画素を含んでいる点である。
【００３７】
図６は、図５に示す単位画素群の駆動方法の一例を示すタイミングチャート図である。図６において、φＲｅｓは、リセット信号線３２に印加されるリセットパルス、φＴｘ１〜４はそれぞれ、転送制御信号線３１ａ〜３１ｄに印加される転送パルスを示している。また、図６におけるＱ１〜４はそれぞれ、光電変換部２１ａ〜２１ｄに蓄積される電荷量を模式的に示している。
【００３８】
時刻ｔ０において、φＲｅｓがハイレベルになると、リセットトランジスタ２５によりＦＤ２３の電位がリセットされる。続いて時刻ｔ１において、φＴｘ１〜４がハイレベルになると、光電変換部２１ａ〜２１ｄのリセットが行われる。
【００３９】
時刻ｔ２において、φＴｘ１〜４が再びローレベルとなると光電変換部２１ａ〜２１ｄは、電荷の蓄積を開始し、入射光量と時間に応じて蓄積される電荷量が増加する。このとき、φＲｅｓは、時刻ｔ２でφＴｘ１〜４がローレベルになった後、再びローレベルとなる。
【００４０】
次に時刻ｔ３で再びφＲｅｓをハイレベルにした後、時刻ｔ４でφＴｘ３及びφＴｘ４がハイレベルになると、光電変換部２１ｃ及び２１ｄがリセットされる。続いて時刻ｔ５でφＴｘ３及びφＴｘ４がローレベルになると、光電変換部２１ｃ及び２１ｄは再び電荷の蓄積を開始する。このとき、φＲｅｓは、時刻ｔ５でφＴｘ３及びφＴｘ４がローレベルになった後、再びローレベルとなる。
【００４１】
更に、時刻ｔ６でφＴｘ１及びφＴｘ３が同時にハイレベルとなると、光電変換部２１ａ及び２１ｃに蓄積された電荷が、転送トランジスタ２２ａ及び２２ｃを介してＦＤ２３に転送される。続いてφＴｘ１及びφＴｘ３を再びローレベルにした後、時刻ｔ７でφＴｘ２及びφＴｘ４が同時にハイレベルとなると、光電変換部２１ｂ及び２１ｄに蓄積された電荷が、転送トランジスタ２２ｂ及び２２ｄを介してＦＤ２３に転送される。
【００４２】
この実施形態では、光電変換部２１ａ、２１ｃ及び２１ｂ、２１ｄに蓄積された電荷の転送をそれぞれ同時に行うことで、ＦＤ２３で光電変換部２１ａ、２１ｃの信号電荷の加算と光電変換部２１ｂ、２１ｄの信号電荷の加算を行うことができる。加算されたそれぞれの信号電荷は、例えば、ＣＤＳ回路を複数備えることにより個別の出力信号として読み出すことが可能である。これにより、一つの光電変換部が読み出せる電荷より多くの電荷を信号電荷とすることができ、ダイナミックレンジの拡大が可能となる。
【００４３】
また、この実施形態では、２色以上のカラーフィルター、例えばベイヤー配列のカラーフィルターを備えた撮像装置の場合、電荷の加算動作が行なわれるのが同色の画素毎となるため、色再現性が良好な画像を得ることができる。前記加算動作が同色の画素毎に行われる
尚、図６に示したタイミングチャート図では、時刻ｔ１において光電変換部２１ａ〜２１ｄのリセット動作を行っているが、光電変換部２１ａ及び２２ｂのリセット動作のみを行ってもよい。
【００４４】
以上の実施形態において具体的に例示された構成及び駆動方法は、各単位画素群が２つ又は４つの画素を含む場合であるが、本発明は、各単位画素群が２つ以上の画素を含む構成に適用されうる。また本発明はこれら実施形態に限定されるものではなく、発明の要旨を超えない限り適宜変更組み合わせが可能である。たとえば、実施形態においては、ＦＤ部の電位により画素の選択、非選択を行なう構成について説明したが、別途選択用のトランジスタを設けて、増幅トランジスタの活性、非活性を制御してもよい。またリセットトランジスタはＦＤ、転送トランジスタを介して光電変換部をリセットする構成について説明したが、光電変換部専用のリセット素子を別途用いてもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の好適な実施形態の撮像装置の概略構成を示す図である。
【図２】１つの単位画素群の構成例を示す回路図である。
【図３】図２に示す単位画素群の駆動方法の一例を示すタイミングチャート図である。
【図４】本発明の実施形態の撮像装置における入射光量と信号電荷量の関係を表す図である。
【図５】１つの単位画素群の構成の他の例を示す回路図である。
【図６】図５に示す単位画素群の駆動方法の一例を示すタイミングチャート図である。
【符号の説明】
【００４６】
１００  撮像装置
１１  画素アレイ部
１２  垂直走査回路
１３  ＣＤＳ回路
１４  水平走査回路
１５  出力アンプ
２０  単位画素群
２１ａ〜２２ｄ  光電変換部
２２ａ〜２２ｄ  転送トランジスタ
２３  ＦＤ（フローティングディフュージョン部）
２４  増幅トランジスタ
２５  リセットトランジスタ
３０  信号出力線
３１ａ〜３１ｄ  転送制御信号線
３２  リセット信号線
３３  電源線
３４  定電流トランジスタ
３５  バイアス電源
【図１】
2009010862.tif 000003
【図２】
2009010862.tif 000004
【図３】
2009010862.tif 000005
【図４】
2009010862.tif 000006
【図５】
2009010862.tif 000007
【図６】
2009010862.tif 000008