(57)【要約】  【課題】ＤＲＡＭを構成するキャパシタ素子の絶縁体材料として用いるに際し、比誘電率やリーク耐圧を容易に変更でき、十分に高い比誘電率およびリーク耐圧を有し、なおかつ容易に製造な可能な絶縁体膜を提供する。【解決手段】上部電極９９と下部電極９７との間に挟まれた絶縁体層を備えたキャパシタ素子６９の前記絶縁体層として用いられる絶縁体膜９８であって、ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素が添加された二酸化チタンからなる絶縁体膜９８とする。【選択図】図１
2009027017.tif 000002
【特許請求の範囲】
【請求項１】
２つの電極の間に挟まれた絶縁体層を備えるキャパシタ素子の前記絶縁体層として用いられる絶縁体膜であって、
ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素が添加された二酸化チタンからなることを特徴とする絶縁体膜。
【請求項２】
キャパシタ素子の対向する電極間に挟まれた絶縁体膜であって、
ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素と、チタンとが含まれており、エネルギー準位におけるバンドギャップ幅が３ｅＶ以上であることを特徴とする絶縁体膜。
【請求項３】
完全には結晶化していない状態であることを特徴とする請求項１または請求項２に記載の絶縁体膜。
【請求項４】
２つの電極の間に挟まれた絶縁体層を備えるキャパシタ素子であって、
前記絶縁体層が請求項１〜請求項３のいずれか一項に記載の絶縁体膜からなることを特徴とするキャパシタ素子。
【請求項５】
メモリセル部と、周辺回路部とを備えるＤＲＡＭであって、
前記メモリセル部が、請求項４に記載のキャパシタ素子を備えることを特徴とするＤＲＡＭ。
【請求項６】
請求項４に記載のキャパシタ素子を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁体膜、キャパシタ素子、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及び半導体装置に関し、特に、ＤＲＡＭのメモリセル部を構成するキャパシタ素子の絶縁体層として用いられる絶縁体膜に関する。
【背景技術】
【０００２】
従来から、半導体装置を構成するＤＲＡＭのメモリセルに備えられたキャパシタ素子の絶縁体材料として、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＨｆＯ２及びそれらの積層膜などが用いられている。これらの絶縁体材料の比誘電率は、９〜３０程度である。しかしながら、更なる微細化を進めるために、より比誘電率の高い材料が要求されている。
【０００３】
また、キャパシタ素子の絶縁体材料として用いられる比誘電率の高い材料としては、１００以上の比誘電率を有するＳｒＴｉＯ３、ＢａＳｒＴｉＯ３（ＢＳＴ）のようなペロブスカイト結晶構造を有する材料が挙げられる。これらＡＢＯ３型として表すことが可能なペロブスカイト結晶膜において、従来から、結晶のＡサイト、Ｂサイトイオンの置換による特性制御の検討を行い、キャパシタ素子用の絶縁体材料の開発がなされている。
また、キャパシタ素子の絶縁体材料として検討されている比誘電率の高い材料としては、８０程度の比誘電率を有する二酸化チタン（ＴｉＯ２）が挙げられる。
【０００４】
また、キャパシタ素子に用いられる絶縁体材料としては、アモルファス（非晶質）ＰｂＴｉＯ３（例えば、特許文献１参照）や、一般式 ＭＴｉＯ3（式中、ＭはＢａ，Ｃａ，Ｍｇ，Ｓｒ，Ｎｂ，Ｂｉ，Ｃｄ，Ｃｅ，Ｌａから選ばれる１種または２種以上の金属元素）で表わされるペロブスカイト型チタン酸化合物（例えば、特許文献２参照）も挙げられる。
また、半導体装置に用いられる絶縁体材料としては、複数の積層された基本層を含み、前記層の中に二酸化チタン（ＴｉＯ２）及び五酸化タンタル（Ｔａ２Ｏ５）の合金に基づく２つの層が存在し、これらの層が少なくとも二酸化ハフニウム（ＨｆＯ２）及びアルミナ（Ａｌ２Ｏ３）に基づく合金の中間層によって隔てられている多層構造体（例えば、特許文献３参照）や、各々が５００Å未満の厚さを有する複数の別個の層を備え、前記層の幾つかがアルミニウム、ハフニウム、及び酸素に基づく多層構造体（例えば、特許文献４参照）、主成分がＳｒ1-X ＴｉＯ3(但し、０＜Ｘ＜１）である表面層を有し、主成分がチタン酸ストロンチウム（ＳｒＴｉＯ3 ）である薄膜からなる高誘電率薄膜（例えば、特許文献５参照）などもある。
【特許文献１】特開昭６２−０７１４７号公報
【特許文献２】特開平５−１９５２２７号公報
【特許文献３】特開２００３−３０９１１８号公報
【特許文献４】特開２００３−３０３５１４号公報
【特許文献５】特開平８−４５９２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ペロブスカイト結晶膜は、成膜段階において結晶粒界が必然的に生じ、かつ、表面ラフネスが増大するという問題がある。このため、ペロブスカイト結晶膜を、ＤＲＡＭを構成するキャパシタ素子の絶縁体材料として用いた場合、キャパシタ特性の劣化を招いてしまう。しかも、ペロブスカイト結晶膜は、結晶化しなければその性能を発揮することが出来ない。したがって、ペロブスカイト結晶膜を用いて所望の特性を有するキャパシタ素子を形成するためには、ペロブスカイト結晶膜の高度な製造技術が要求されている。しかしながら、従来の技術では、結晶粒界を制御し表面ラフネスに優れたペロブスカイト結晶膜を形成することは困難であった。このため、過去に幾度となく、ペロブスカイト結晶膜の開発がなされてきたが、ペロブスカイト結晶膜は、量産レベルの半導体装置の絶縁体材料としてはいまだ実用化には至っていない。
【０００６】
また、ＤＲＡＭを構成するキャパシタ素子の絶縁体材料として用いられる絶縁体材料には、高いリーク耐圧が要求されるが、ＳｒＴｉＯ３などのペロブスカイト結晶膜やＴｉＯ２は、バンドギャップが狭いためリーク耐圧が低いという問題がある。ＴｉＯ２及びＳｒＴｉＯ３のバンドギャップは約３ｅＶしかなく、実用的なリーク耐圧を有するキャパシタ素子を形成するのが困難であった。
【０００７】
また、従来の絶縁体材料はいずれも、キャパシタ素子を有するＤＲＡＭの電気特性に応じて、絶縁体膜の比誘電率やリーク耐圧を容易に変更できるものではなかった。このため、従来、微細化などに伴って絶縁体材料に対する比誘電率やリーク耐圧の要求が変更された場合には、新たな絶縁体材料を開発する必要があり、手間や時間がかかるという問題があった。
また、従来の絶縁体材料はいずれも、ＤＲＡＭを構成するキャパシタ素子の絶縁体材料として用いた場合に、十分に大きい比誘電率、および十分に高いリーク耐圧、および製造容易性のすべてを満たすものではなかった。
【０００８】
本発明はこのような事情に鑑みてなされたものであって、ＤＲＡＭを構成するキャパシタ素子の絶縁体材料として用いるに際し、比誘電率やリーク耐圧を容易に変更でき、十分に高い比誘電率およびリーク耐圧を有し、なおかつ容易に製造可能な絶縁体膜を提供することを目的とする。
さらに、本発明の絶縁体膜を備えたキャパシタ素子およびＤＲＡＭ、半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者は、上記問題を解決するために鋭意検討し、本発明を完成した。即ち、本発明は以下に関する。
本発明の絶縁体膜は、２つの電極の間に挟まれた絶縁体層を備えるキャパシタ素子の前記絶縁体層として用いられる絶縁体膜であって、
ランタノイド元素、Ｈｆ（ハフニウム）、Ｙ（イットリウム）の中の少なくとも１種類の元素が添加された二酸化チタン（ＴｉＯ２）からなることを特徴とする。
ここで、「ランタノイド元素」とは、原子番号５７のＬａ（ランタン）から原子番号７１のＬｕ（ルテチウム）までの元素を意味する。
【００１０】
また、本発明の絶縁体膜は、キャパシタ素子の対向する電極間に挟まれた絶縁体膜であって、ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素と、チタンとが含まれており、エネルギー準位におけるバンドギャップ幅が３ｅＶ以上であることを特徴とする。
【００１１】
また、本発明の絶縁体膜は、完全には結晶化していない状態（アモルファス状態）であるものとすることができる。
【００１２】
本発明のキャパシタ素子は、２つの電極の間に挟まれた絶縁体層を備えるキャパシタ素子であって、前記絶縁体層が本発明の絶縁体膜からなることを特徴とする。
本発明のＤＲＡＭは、メモリセル部と、周辺回路部とを備えるＤＲＡＭであって、前記メモリセル部が、本発明のキャパシタ素子を備えることを特徴とする。
本発明の半導体装置は、本発明のキャパシタ素子を備えることを特徴とする。
【発明の効果】
【００１３】
本発明の絶縁体膜は、ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素が添加された二酸化チタンからなるものであり、二酸化チタン（ＴｉＯ２）に対して、バンドギャップが大きく、比誘電率の高い酸化金属元素であるランタノイド元素、Ｈｆ、Ｙのいずれかの元素が添加されているので、ＤＲＡＭを構成するキャパシタ素子の絶縁体材料として用いた場合に、十分に高い比誘電率およびリーク耐圧を有するものとなる。
【００１４】
また、本発明の絶縁体膜は、ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素が添加された二酸化チタンからなるものであり、ペロブスカイト結晶膜のように結晶化させなくても、十分に高い比誘電率およびリーク耐圧が得られるものであるので、製造が容易である。すなわち、半導体製造において一般的に用いられている製造装置だけを使用した場合でも、表面ラフネスを抑えた膜を製造可能であり、量産性に非常に優れたものとなる。
【００１５】
また、本発明の絶縁体膜は、ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素が添加された二酸化チタンからなるものであるので、二酸化チタン中におけるランタノイド元素、Ｈｆ、Ｙのいずれかの元素の濃度を変化させることで、比誘電率およびリーク耐圧を変化させることができる。したがって、本発明の絶縁体膜によれば、キャパシタ素子を有するＤＲＡＭの電気特性に応じて、最適な比誘電率やリーク耐圧を有する絶縁体膜を容易に提供できる。
【発明を実施するための最良の形態】
【００１６】
本発明の第１の実施形態である半導体装置について、図面を用いて説明する。なお、以下の説明で用いる図面は、説明しやすくするために各構成要素の寸法比率などが変更されている部分があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００１７】
図１は、本発明の半導体装置の一例における断面構造の一部を説明するための図であって、ビット配線層の平行方向の断面図である。
図１に示す半導体装置Ａは、メモリセル部と周辺回路部とを備えるＤＲＡＭを有するものである。図１に示す半導体装置Ａを構成するＤＲＡＭは、半導体基板７１上に設けられたメモリセル部と周辺回路部とから概略構成されている。なお、図１においては、メモリセル部のみを拡大して示し、周辺回路部の記載を省略している。メモリセル部には、選択用トランジスタと、選択用トランジスタのソース・ドレインにコンタクトプラグを介して接続され、蓄積容量部として用いられるキャパシタ素子６９とから構成されるメモリセルが複数並んで設けられている。一方、周辺回路部は、メモリセル部の周辺に位置しており、周辺回路部には、周辺回路用のトランジスタが複数並んで設けられている。
【００１８】
図１に示す半導体装置Ａにおいて、半導体基板７１は、シリコンなど、所定濃度の不純物を含有する半導体からなる。半導体基板７１の表面におけるトランジスタ形成領域以外の部分には、ＳＴＩ（Shallow Trench Isolation）法により、素子分離領域７２が形成されており、選択用トランジスタが絶縁分離されている。
【００１９】
また、トランジスタ形成領域において、ゲート絶縁膜７３は、半導体基板７１表面に、例えば熱酸化などによりシリコン酸化膜として形成されている。また、ゲート電極７６は、多結晶シリコン膜７４と金属膜７５との多層膜からなる。多結晶シリコン膜７４としては、ＣＶＤ法での成膜時にリン等の不純物を含有させて形成するドープト多結晶シリコン膜などを用いることができる。金属膜７５としては、タングステン（Ｗ）や、タングステンシリサイド（ＷＳi）などの高融点金属を用いることができる。
ゲート電極７６上（すなわち金属膜７５の上）には、窒化シリコン（Ｓｉ３Ｎ４）等からなる絶縁膜７７が形成され、ゲート電極７６の側壁には、窒化シリコンなどの絶縁膜からなるサイドウオール７８が形成されている。
【００２０】
本実施形態においては、絶縁分離領域７２により囲まれている１つの活性領域に２ビットのメモリセルが配置されるセル構造の例を示す。図１に示すように、絶縁分離領域７２により囲まれている１つの活性領域において、活性領域の両端部と中央部にはソース７９およびドレイン８０を構成する不純物拡散層が配置されている。本実施形態においては、活性領域の中央部の不純物拡散層にドレイン８０が形成され、活性領域の両端部の不純物拡散層にソース７９、７９が形成され、ソース７９とドレイン８０の上に、これらに接触するようにゲート絶縁膜７３が形成され、ゲート絶縁膜７３の上にゲート電極７６が形成され、選択用トランジスタの基本構造が形成されている。
【００２１】
また、半導体基板７１および絶縁膜７７の上には、全面的に第１の層間絶縁膜８１が形成されている。第１の層間絶縁膜８１は、ＢＰＳＧ膜とＴＥＯＳ−ＮＳＧ膜の積層膜によって構成されている。また、第１の層間絶縁膜８１には、ソース７９およびドレイン８０が露出するように、複数のセルコンタクト孔８２が貫通して設けられている。セルコンタクト孔８２には、所定の不純物濃度の多結晶シリコン膜が充填されており、これによってセルコンタクトプラグ８３が形成されている。
【００２２】
第１の層間絶縁膜８１およびセルコンタクトプラグ８３の上には、全面的に第２の層間絶縁膜８４が形成されている。第２の層間絶縁膜８４は、シリコン酸化膜によって構成されている。また、第２の層間絶縁膜８４には、セルコンタクトプラグ８３の端面が露出するように、ビットコンタクト孔が貫通して複数設けられている。これらのビットコンタクト孔内には、導電性材料が充填されており、これによりビットコンタクトプラグ８６が形成されている。また、ビットコンタクトプラグ８６の表面には、タングステン膜などの金属膜からなるビット配線層８７が形成されている。ビット配線層８７は、ビットコンタクトプラグ８６及びその下のセルコンタクトプラグ８３を介して、ドレイン８０と接続されている。
【００２３】
また、第２の層間絶縁膜８４およびビット配線層８７の上には、全面的に第３の層間絶縁膜８８が形成されている。第３の層間絶縁膜８８は、プラズマＣＶＤ法によって形成されたシリコン酸化膜によって構成されている。第３の層間絶縁膜８８および第２の層間絶縁膜８４には、セルコンタクトプラグ８３の端面が露出するように、容量コンタクト孔８９が貫通して設けられている。容量コンタクト孔８９内には、所定の不純物濃度の多結晶シリコン膜が充填されており、これによって容量コンタクトプラグ（コンタクトプラグ）９０が形成されている。
【００２４】
また、第３の層間絶縁膜８８および容量コンタクトプラグ９０の上には、第４の層間絶縁膜９３が形成されている。第４の層間絶縁膜９３は、窒化膜９１と、シリンダのコアとなるシリコン酸化膜９２とからなる。また、第４の層間絶縁膜９３の容量コンタクトプラグ９０の表面が露出される位置には、キャパシタ用深穴シリンダ９４が第４の層間絶縁膜９３を貫通して設けられている。
【００２５】
キャパシタ用深穴シリンダ９４の底面と内周面には、下部電極９７が設けられている。また、下部電極９７の表面および第４の層間絶縁膜９３上には、容量絶縁膜９８（絶縁体膜）が形成され、第４の層間絶縁膜９３上に形成された容量絶縁膜９８上および容量絶縁膜９８で囲まれたシリンダ内に上部電極９９が形成されている。すなわち、下部電極９７、上部電極９９、下部電極９７と上部電極９９との間に挟まれた容量絶縁膜９８により、データを蓄積する蓄積容量部となるキャパシタ素子６９が形成されている。
【００２６】
下部電極９７および上部電極９９としては、ポリシリコンや窒化チタン膜などの導電膜が用いられている。使用する容量絶縁膜９８の材料に応じて、その他の電極材料を使用することも可能である。
容量絶縁膜９８としては、二酸化チタン（ＴｉＯ２）に対してバンドギャップが大きく、比誘電率の高い酸化金属元素であるランタノイド元素、Ｈｆ、Ｙのいずれかの元素が添加された二酸化チタンからなる絶縁体膜が用いられている。本実施形態の容量絶縁膜９８を構成する絶縁体膜は、結晶化されていないアモルファス状態でも、キャパシタに必要な電気特性を満たすことができる。
絶縁体膜の比誘電率およびリーク耐圧は、絶縁体膜を構成する二酸化チタンに添加された上記いずれかの元素の濃度によって変化する。絶縁体膜の比誘電率は、２５〜８０の範囲で変化し、元素の濃度が低いほど高くなる。また、絶縁体膜のリーク耐圧は、二酸化チタン（ＴｉＯ２）よりも高くなり、元素の濃度が高いほど高くなる。
【００２７】
本実施形態において、二酸化チタンに添加される元素としては、ランタノイド元素、Ｈｆ、Ｙの中の少なくとも一種類で有れば良く、二種類以上を添加しても膜の特性には問題はないが、製造工程における量産性を考慮すると、いずれか一種類のみを添加するのが好ましい。
例えば、二酸化チタンにＬａが添加された場合、Ｌａの添加比率（Ｌａ/（Ｌａ+Ｔｉ））は１０％〜５０％とすることで、キャパシタ素子のリーク耐圧と比誘電率の両方におけるバランスのとれた絶縁膜が得られる。
また、例えば、二酸化チタンにＨｆが添加された場合、Ｈｆの添加比率（Ｈｆ/（Ｈｆ+Ｔｉ））は１０％〜６５％とすることで、キャパシタ素子のリーク耐圧と比誘電率の両方におけるバランスのとれた絶縁膜が得られる。
Ｌａ以外のランタノイド元素やＹを添加元素として用いる場合にも、所望のキャパシタ特性が得られるように、二酸化チタンに対して適切な量の元素を添加すればよい。
なお、本発明の絶縁体膜においては、各元素を二酸化チタンに対して少しでも添加すれば、二酸化チタン膜のみからなる絶縁膜よりもキャパシタ素子用の絶縁膜として改善された特性を得ることができる。従って、例えばＨｆを添加元素として選んだ場合、その添加量は上述の１０％〜６５％内に限定されることはなく、１０％以下や、６５％以上の添加とすることも可能である。
【００２８】
本実施形態の容量絶縁膜９８を構成する絶縁体膜は、一般的な半導体製造装置を用いて、スパッタリング法、通常のＣＶＤ（Chemical Vapor Deposition）法（化学気相成長法）、ＡＬＤ（Atomic Layer Deposition; 原子層堆積）法等により形成することができる。
ここで、例えば、下部電極９７までの各部材の形成された基板（被形成面）上に、容量絶縁膜９８として、Ｌａが添加された二酸化チタンからなる絶縁体膜をスパッタリング法により形成する場合を例に挙げて説明する。まず、チャンバ内に、ＴｉＯ２ターゲットと、ＬａＴｉＯ（Ｌａ：Ｔｉ＝１：１）の焼結体からなるＬａＴｉＯターゲットとを配置する。次いで、各ターゲットと対向する位置に配置された被形成面を自転させながら、各ターゲットに対してそれぞれＲＦ（高周波）パワーを配給して放電させる。このことにより、Ｌａが添加された二酸化チタンからなる絶縁体膜が被形成面上に形成される。
【００２９】
上記の方法によりＬａが添加された二酸化チタンからなる絶縁体膜を形成する場合、二酸化チタン中におけるＬａの添加量は、各ターゲットから被形成面への絶縁体膜となる原料の供給量に比例する。したがって、各ターゲットから被形成面への絶縁体膜となる原料の供給量を制御することにより、Ｌａの添加量の異なる二酸化チタン膜を形成することができる。
【００３０】
各ターゲットから被形成面への絶縁体膜となる原料の供給量は、各ターゲットに対して供給されるＲＦパワーに比例する。したがって、ターゲットとして、ＴｉＯ２ターゲットとＬａＴｉＯ（Ｌａ：Ｔｉ＝１：１）の焼結体からなるＬａＴｉＯターゲットとを用いた場合、各ターゲットに対して供給されるＲＦパワーを変更する方法により、Ｌａの添加量（Ｌａ/（Ｌａ+Ｔｉ））が所望の範囲で異なる二酸化チタン膜を形成することができる。
また、ターゲットから被形成面への絶縁体膜となる原料の供給量は、ターゲット中に含まれるＬａの含有量を変更する方法によっても変化させることができる。したがって、絶縁体膜を形成する際に使用するターゲット中に含まれるＬａの含有量を変更することによって、Ｌａが添加された二酸化チタン中におけるＬａの添加量も変更することができる。
さらに、ターゲットに対して供給されるＲＦパワーを制御する方法と、ターゲット中に含まれるＬａの含有量を変更する方法とを組み合わせて、ターゲットから被形成面への絶縁体膜となる原料の供給量を制御することにより、Ｌａが添加された二酸化チタン中におけるＬａの添加量を制御してもよい。
また、ＬａＴｉＯ以外のＬａを含んだ材料から形成されたターゲットを用いて、同様にＬａの添加量を制御してもよい。
【００３１】
なお、本実施形態においては、Ｌａが添加された二酸化チタンからなる絶縁体膜の形成方法を例に挙げて説明したが、Ｌａに代えて、Ｌａ以外のランタノイド元素、Ｈｆ、Ｙのいずれかの元素が添加された二酸化チタンからなる絶縁体膜を形成する場合にも、ターゲットに対して供給されるＲＦパワーを変更する方法および／またはターゲット中に含まれる添加元素の含有量を変更する方法により、二酸化チタン中における上記いずれかの元素の添加量を制御することができる。
【００３２】
また、容量絶縁膜９８を構成する絶縁体膜をスパッタリング法により形成した場合、絶縁体膜の形成後に、酸素雰囲気で５００℃〜７００℃の温度で、１分〜１０分間のポストアニール（熱処理）を行なうことが好ましい。絶縁体膜を３００℃程度の低温において形成する場合、通常、膜欠陥が生じたり、絶縁体膜の酸化が不十分となって絶縁体膜のリーク特性に支障を来たす場合がある。ポストアニールを行なうことで、絶縁体膜を低温形成することに起因する膜欠陥を改善することができるとともに、リーク特性をより一層向上させることができる。なお、ポストアニールの温度および時間は、絶縁体膜の成膜方法や、絶縁体膜に要求されるリーク特性によって決定することができる。
【００３３】
また、例えば、絶縁体膜をスパッタリング法により形成する際に、酸化剤を用いるなどの高度なスパッタリング技術を用いた場合や、絶縁体膜をＣＶＤ法等による成膜方法で形成した場合などは、絶縁体膜の成膜の際に膜欠陥が生じることを抑制できるので、ポストアニールを行わなくてもよい。
すなわち、本発明の絶縁体膜の形成方法においては、ポストアニールは必須の工程ではなく、ＤＲＡＭ等の半導体装置に適用して最終的に得られる特性に応じて、ポストアニールを行うかどうかを決めればよい。また、ポストアニールを行う場合でも、温度や時間等の条件は所望する絶縁体膜の特性に応じて、変更することが可能である
【００３４】
本実施形態の半導体装置Ａは、ＤＲＡＭを構成するキャパシタ素子６９の容量絶縁膜９８として、ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素が添加された二酸化チタンからなる絶縁体膜を用いたものであるので、十分に高い比誘電率およびリーク耐圧を有する容量絶縁膜９８を備えたものとなる。
また、容量絶縁膜９８が、ランタノイド元素、Ｈｆ、Ｙの中の少なくとも１種類の元素が添加された二酸化チタンからなるものであるので、一般的な半導体製造装置を用いて、均一で緻密・平坦な膜からなる容量絶縁膜９８を容易に形成できる。
【００３５】
また、本実施形態の容量絶縁膜９８は、ペロブスカイト結晶膜のように結晶化させる必要がなく、アモルファス状態で所望のキャパシタ特性を得ることができる。従って、アモルファス状態で用いた場合には、結晶化に起因する表面ラフネスの問題を生じさせることはない。
また、例えば、容量絶縁膜９８が結晶膜である場合には、容量絶縁膜９８が、容量絶縁膜９８の下に形成されている下部電極９７を構成する材料の結晶性の影響を受けるため、容量絶縁膜９８の品質が下部電極９７の材料や膜質に強く依存することになり、実用上大きな制限と困難を与える。しかし、本実施形態の容量絶縁膜９８は、アモルファス状態であるため、下部電極９７の品質に関わりなく一定の品質を提供することが可能である。このため、下部電極９７および容量絶縁膜９８の形成が容易なものとなる。また、下部電極９７の材料や形成方法の選択肢を増大させることができる。
【００３６】
また、本実施形態の容量絶縁膜９８では、二酸化チタン中におけるランタノイド元素、Ｈｆ、Ｙのいずれかの元素の濃度を変化させることで、比誘電率およびリーク耐圧を変化させることができる。したがって、キャパシタ素子６９を有するＤＲＡＭの電気特性に対応して、所望の比誘電率やリーク耐圧を有する容量絶縁膜９８を容易に提供できる。
【００３７】
また、本実施形態の半導体装置Ａは、キャパシタ素子６９として十分に高い比誘電率およびリーク耐圧を有する容量絶縁膜９８を備えたものとなるため、高性能のＤＲＡＭを有するものとなる。
【００３８】
なお、本実施形態では、本発明の絶縁体膜の一例として、ＤＲＡＭを構成するキャパシタ素子６９の容量絶縁膜９８を例に挙げて説明したが、本発明の絶縁体膜はこの例のみに限定されるものではない。例えば、導電体膜の形状は、特に限定されるものではなく、平面状であってもよいし、円柱型の電極の外壁部分に形成されていてもよい。
さらに、ＤＲＡＭのメモリセルと、一般的なロジック製品を同一の半導体チップ上に形成した混載型のＤＲＡＭにおいても、本発明の絶縁体膜を問題なく適用できる。
また、ＤＲＡＭを備えた半導体装置以外の半導体装置についても、上部電極と下部電極との間に挟まれた絶縁体層を備えたキャパシタ素子を有するものであれば、本発明が適用可能である。
【実施例】
【００３９】
（実験例１）
図２に示す積層構造からなる試験体を以下に示すように製造し、以下に示す実験を行なった。
図２において、符号１はＳｉ基板、符号２はＳｉＯ２からなる熱酸化膜、符号３はＰｔ膜からなる下部電極、符号４は絶縁体膜、符号５はＰｔ（白金）膜からなる上部電極を示している。
【００４０】
図２に示す積層構造を得るために、まず、上面に、相互拡散防止用のＳｉＯ２からなる熱酸化膜２が形成されたＳｉ基板１を用意した。次に、Ｓｉ基板１の熱酸化膜２上に、スパッタリング法により膜厚１００ｎｍのＰｔ膜を形成することにより、下部電極３を形成した。
【００４１】
その後、スパッタリング法により、下部電極３上に二酸化チタンからなる絶縁体膜４を形成した。絶縁体膜４の形成は、チャンバ内に、ＴｉＯ２ターゲットを配置して、下部電極３まで形成されたＳｉ基板１の温度を３００℃とし、ＡｒとＯ２ガスとを同時に流してチャンバー圧力を０．５Ｐａとし、ターゲットと対抗する位置に配置されたＳｉ基板１を自転させながら、ＴｉＯ２ターゲットに１５０ＷのＲＦ（高周波）パワーを配給して放電させることによって行なった。
その結果、二酸化チタン膜（ａ）からなる絶縁体膜４を得た。
【００４２】
次いで、絶縁体膜４まで形成されたＳｉ基板１上に、スパッタリング法により膜厚３０
ｎｍのＰｔ膜を形成することにより、上部電極５を形成した。
続いて、ポストアニールとして、酸素雰囲気、７００℃の温度で３分間の熱処理を行なった。このようにして、Ｌａの添加量（Ｌａ/（Ｌａ+Ｔｉ））が０％の二酸化チタン膜（ａ）からなる絶縁体膜４を有する図２に示す積層構造を得た。
【００４３】
次に、以下に示すようにして、Ｌａの添加量（Ｌａ/（Ｌａ+Ｔｉ））を９〜５０％の範囲で異ならせた二酸化チタン膜（ｂ）〜（ｇ）からなる絶縁体膜４を有する図２に示す積層構造を得た。
【００４４】
すなわち、Ｌａの添加量（Ｌａ/（Ｌａ+Ｔｉ））が０％の二酸化チタン膜（ａ）からなる絶縁体膜４を有する積層構造と同様にして下部電極３まで形成されたＳｉ基板１上に、スパッタリング法により、下部電極３上にＬａが所定の濃度で添加された二酸化チタンからなる絶縁体膜４を形成した。絶縁体膜４の形成は、チャンバ内に、ＴｉＯ２ターゲットと、ＬａＴｉＯ（Ｌａ：Ｔｉ＝１：１）の焼結体からなるＬａＴｉＯターゲットとを配置して、下部電極３まで形成されたＳｉ基板１の温度を３００℃とし、ＡｒとＯ２ガスとを同時に流してチャンバー圧力を０．５Ｐａとし、各ターゲットと対抗する位置に配置されたＳｉ基板１を自転させながら、ＴｉＯ２ターゲットおよびＬａＴｉＯターゲットに表１に示すＲＦ（高周波）パワーを配給して放電させることによって行なった。その結果、Ｌａの添加量（Ｌａ/（Ｌａ+Ｔｉ））の異なる二酸化チタン膜（ｂ）〜（ｇ）からなる絶縁体膜４を得た。
【００４５】
【表１】
2009027017.tif 000003
【００４６】
次いで、絶縁体膜４まで形成されたＳｉ基板１上に、二酸化チタン膜（ａ）からなる絶縁体膜４を有する積層構造と同様にして、上部電極５を形成し、ポストアニールを行なった。
【００４７】
このようにして得られたＬａの添加量の異なる二酸化チタン膜（ｂ）〜（ｇ）からなる絶縁体膜４を有する図２に示す積層構造のそれぞれについて、誘導結合プラズマ質量分析（ＩＣＰ‐ＭＳ）法及びラザフォード後方散乱顕微鏡（ＲＢＳ）法を用いて、Ｌａの添加量を調べた。その結果を表１に示す。
表１より、ＴｉＯ２ターゲットおよびＬａＴｉＯターゲットに配給するＲＦパワーを変化させることによって、Ｌａが添加された二酸化チタン膜中におけるＬａの添加量を制御できることが確認できた。
【００４８】
次に、Ｌａの添加量が０％の二酸化チタン膜（ａ）からなる絶縁体膜４を有する積層構造と、Ｌａの添加量の異なる二酸化チタン膜（ｂ）〜（ｇ）からなる絶縁体膜４を有する積層構造のそれぞれについて、Ｉｎｐｌａｎｅ測定（低角入射）でＸ線回折（ＸＲＤ）を行った。その結果を図３に示す。
図３に示すように、Ｉｎｐｌａｎｅ測定（低角入射）なのでＳｉ基板１のピークは見えていない。また、図３において白丸で示される位置のピークより、二酸化チタン膜（ａ）は、結晶化しており、ルチル構造（ＴｉＯ２結晶の中で安定な結晶構造）が形成されていることがわかる。また、Ｌａの添加量が９％の二酸化チタン膜（ｂ）では、わずかにＴｉＯ２結晶が形成されていることがわかる。
【００４９】
しかし、Ｌａの添加量が１８％の二酸化チタン膜（ｃ）〜５０％の二酸化チタン膜（ｇ）では、ＴｉＯ２結晶に関連するピークは観測されず、下部電極３および上部電極５を構成するＰｔ膜に関連する図３において黒丸で示される位置のピーク以外観測されなくなっている。また、Ｌａの添加量が１８％の二酸化チタン膜（ｃ）〜５０％の二酸化チタン膜（ｇ）では、２θが３０°弱の位置にブロードなピークが観測できる。このピークの位置は、ＬａＴｉ酸化物の結晶（ランダム配勾時）が最大ピークを示す場所であり、このピークがブロードなピークになっているのは、Ｌａの添加された二酸化チタン膜（ｃ）〜（ｇ）が、典型的なアモルファス膜であることを示す。 
【００５０】
また、Ｌａの添加量が０％の二酸化チタン膜（ａ）からなる絶縁体膜４を有する積層構造と、Ｌａの添加量の異なる二酸化チタン膜（ｂ）〜（ｇ）からなる絶縁体膜４を有する積層構造のそれぞれについて、比誘電率とリーク耐圧（リーク電流密度１Ｅ‐８Ａ／ｃｍ２時の電場）を測定した。その結果を図４に示す。
図４は、Ｌａの添加量と、絶縁体膜４の比誘電率およびリーク耐圧との関係を示したグラフである。図４に示すように、比誘電率はＬａの添加量が低いほど高くなり、リーク耐圧はＬａの添加量が高いほど高くなることが確認できた。
なお、Ｌａの添加量が９％の二酸化チタン膜（ｂ）においては、先に述べたように一部結晶化しているが、Ｌａの添加量が０％の二酸化チタン膜（ａ）に比べて高いリーク耐圧が得られている。従って、本発明の絶縁体膜は、必ずしも完全なアモルファス状態での使用に限定されるものではない。
【００５１】
また、Ｌａの添加量が０％の二酸化チタン膜（ａ）からなる絶縁体膜４を有する積層構造と、Ｌａの添加量の異なる二酸化チタン膜（ｂ）〜（ｇ）からなる絶縁体膜４を有する積層構造のそれぞれについて、バンドギャップと、下部電極３および上部電極５に対するバンドオフセットとを調べた。その結果を図５に示す。
図５は、Ｌａの添加量と、エネルギーレベル（ｅＶ）との関係を示したグラフである。  図５に示すように、Ｌａの添加量が０％の二酸化チタン膜（ａ）のバンドギャップ３ｅＶに対し、Ｌａの添加された二酸化チタン膜（ｂ）〜（ｇ）では、バンドギャップが３．１ｅＶ〜３．８ｅＶと大きくなっている。
また、図５に示すように、下部電極３のＰｔ膜のフェルミ準位（Ｅｆ）と、絶縁体膜４の伝導帯（Ｅｃ）とのバンドオフセットが、Ｌａの添加された二酸化チタン膜（ｂ）〜（ｇ）では２．１ｅＶ〜３．１ｅＶであり、１．６ｅＶである二酸化チタン膜（ａ）と比較して大きくなっており、リーク耐圧の向上を証明するものである。
【００５２】
（実験例２）
図２に示す積層構造を構成する絶縁体膜４を、ＨｆＯ２からなる絶縁体膜またはＨｆが添加された二酸化チタンからなる絶縁体膜としたこと以外は、実験例１と同様にして、図２に示す積層構造からなる試験体を以下に示すように製造し、以下に示す実験を行なった。
【００５３】
すなわち、実験例１と同様にして、下部電極３まで形成されたＳｉ基板１上に、スパッタリング法により、下部電極３上にＨｆＯ２からなる絶縁体膜４を形成した。絶縁体膜４の形成は、チャンバ内に、ＨｆＯ２ターゲットを配置して、下部電極３まで形成されたＳｉ基板１の温度を３００℃とし、ＡｒとＯ２ガスとを同時に流してチャンバー圧力を０．５Ｐａとし、ターゲットと対抗する位置に配置されたＳｉ基板１を自転させながら、ＨｆＯ２ターゲットに５０ＷのＲＦ（高周波）パワーを配給して放電させることによって行なった。
【００５４】
次いで、絶縁体膜４まで形成されたＳｉ基板１上に、実験例１と同様にして、上部電極５を形成し、ポストアニールを行なうことにより、ＨｆＯ２膜からなる絶縁体膜４を有する図２に示す積層構造を得た。
【００５５】
次に、以下に示すようにして、Ｈｆの添加量（Ｈｆ/（Ｈｆ+Ｔｉ））を８〜７８％の範囲で異ならせた二酸化チタン膜からなる絶縁体膜４を有する図２に示す積層構造を得た。
【００５６】
すなわち、実験例１と同様にして下部電極３まで形成されたＳｉ基板１上に、スパッタリング法により、下部電極３上にＨｆが所定の濃度で添加された二酸化チタンからなる絶縁体膜４を形成した。絶縁体膜４の形成は、チャンバ内に、ＴｉＯ２ターゲットと、ＨｆＯ２ターゲットとを配置して、下部電極３まで形成されたＳｉ基板１の温度を３００℃とし、ＡｒとＯ２ガスとを同時に流してチャンバー圧力を０．５Ｐａとし、各ターゲットと対抗する位置に配置されたＳｉ基板１を自転させながら、ＴｉＯ２ターゲットおよびＨｆＯ２ターゲットに表２に示すＲＦ（高周波）パワーを配給して放電させることによって行なった。その結果、Ｈｆの添加量（Ｈｆ/（Ｈｆ+Ｔｉ））の異なる二酸化チタン膜からなる絶縁体膜４を得た。
【００５７】
【表２】
2009027017.tif 000004
【００５８】
次いで、絶縁体膜４まで形成されたＳｉ基板１上に、実験例１と同様にして、上部電極５を形成し、ポストアニールを行なうことにより、Ｈｆの添加量（Ｈｆ/（Ｈｆ+Ｔｉ））の異なる二酸化チタン膜からなる絶縁体膜４を有する図２に示す積層構造を得た。
【００５９】
このようにして得られたＨｆの添加量の異なる二酸化チタン膜からなる絶縁体膜４を有する図２に示す積層構造のそれぞれについて、ラザフォード後方散乱顕微鏡（ＲＢＳ）法を用いて、Ｈｆの添加量を調べた。その結果を表２に示す。
表２より、ＴｉＯ２ターゲットおよびＨｆＯ２ターゲットに配給するＲＦパワーを変化させることによって、Ｈｆが添加された二酸化チタン中におけるＨｆの添加量を制御できることが確認できた。
【００６０】
次に、Ｈｆの添加量が０％の二酸化チタン膜（ａ）からなる絶縁体膜４を有する積層構造と、ＨｆＯ２膜（ｈ）からなる絶縁体膜４を有する積層構造と、Ｈｆの添加量の異なる二酸化チタン膜（ｉ）〜（ｋ）からなる絶縁体膜４を有する積層構造のそれぞれについて、広角でＸ線回折（ＸＲＤ）を行った。その結果を図６に示す。
図６において黒丸で示される位置のピークより、二酸化チタン膜（ａ）は、結晶化しており、ルチル構造（ＴｉＯ２結晶の中で安定な結晶構造）が形成されていることがわかる。
【００６１】
また、ＨｆＯ２膜（ｈ）とＨｆの添加量が７８％の二酸化チタン膜（ｉ）では、図６において白丸で示される単斜晶構造の結晶ピークが見られた。また、Ｈｆの添加量が７８％の二酸化チタン膜（ｉ）は、一部イオン径の小さいＴｉがサイト置換したＨｆＯ２結晶であるため、ＨｆＯ２と同じ位置かつ高角度側にずれ（格子定数が小さい）て、図６において白丸で示されるピークが出ている。
しかし、Ｈｆの添加量が５３％の二酸化チタン膜（ｊ）〜２０％の二酸化チタン膜（ｋ）では、下部電極３および上部電極５を構成するＰｔ膜およびＳｉ基板１を構成するＳｉに関連する図６において白四角で示される位置のピーク以外観測されず、結晶化していない（アモルファス膜である）ことが分かる。
【００６２】
（実験例３）
ポストアニール温度を５００℃または６００℃としたこと以外は、実験例２と同様にして、Ｈｆの添加量（Ｈｆ/（Ｈｆ+Ｔｉ））が８〜７８％の範囲で異なる二酸化チタン膜からなる絶縁体膜４を有する積層構造からなる試験体を製造し、以下に示す実験を行なった。
【００６３】
すなわち、Ｈｆの添加量が８％、２０％、２７％、３７％、４３％、５３％、７８％の二酸化チタン膜からなる絶縁体膜４を有する積層構造を形成し、そのそれぞれについて、比誘電率とリーク耐圧（リーク電流密度１Ｅ‐８Ａ／ｃｍ２時の電場）とを測定した。その結果を図７に示す。
図７（ａ）は二酸化チタン膜中におけるＨｆの添加量（Ｈｆ/（Ｈｆ+Ｔｉ））と比誘電率との関係を示したグラフである。図７（ａ）に示すように、比誘電率はＨｆの添加量が低いほど高くなることが確認できた。また、図７（ａ）に示すように、ポストアニールの温度が５００℃である場合と６００℃である場合との差はわずかであり、ポストアニールを５００℃の低温で行なってもよいことが分かった。
【００６４】
また、図７（ｂ）は二酸化チタン膜中におけるＨｆの添加量（Ｈｆ/（Ｈｆ+Ｔｉ））とリーク耐圧との関係を示したグラフである。図７（ｂ）に示すように、リーク耐圧はＨｆの添加量が高いほど高くなることが確認できた。また、図７（ｂ）に示すように、ポストアニールの温度が５００℃である場合と６００℃である場合との差はわずかであり、ポストアニールを５００℃の低温で行なってもよいことが分かった。
図７（ａ）（ｂ）に示したように、添加するＨｆの濃度によって絶縁体膜の比誘電率とリーク耐圧の値を可変とすることができる。従って、本発明の絶縁体膜を用いて形成するキャパシタに必要とされる電気特性に応じて添加するＨｆの濃度およびポストアニール温度を設定すればよい。
以上説明したように、本発明の絶縁体膜を用いたキャパシタ素子は、二酸化チタンにランタノイド元素、Ｈｆ、Ｙの元素の中から少なくとも一種類の元素を添加することにより、二酸化チタンのみからなる膜に比較して、バンドギャップ幅を拡大し、リーク耐圧を向上することが可能となる。さらに本発明の絶縁体膜は、結晶化していない状態でもキャパシタ用の絶縁体膜として最適な特性を有している。従って、結晶化に起因する製造上の問題を回避して容易に高性能のキャパシタ素子を容易に形成することができる。
【図面の簡単な説明】
【００６５】
【図１】図１は、図１は、本発明の半導体装置の一例における断面構造の一部を説明するための図であって、ビット配線層の平行方向の断面図である。
【図２】図２は、試験体の積層構造を示した断面図である。
【図３】図３は、Ｘ線回折（ＸＲＤ）の結果を示したグラフである。
【図４】図４は、Ｌａの添加量と、絶縁体膜の比誘電率およびリーク耐圧との関係を示したグラフである。
【図５】図５は、Ｌａの添加量と、エネルギーレベル（ｅＶ）との関係を示したグラフである。
【図６】図６は、Ｘ線回折（ＸＲＤ）の結果を示したグラフである。
【図７】図７は、Ｈｆの添加量と、絶縁体膜の比誘電率およびリーク耐圧との関係を示したグラフである。
【符号の説明】
【００６６】
１…Ｓｉ基板、２…熱酸化膜、３…下部電極、４…絶縁体膜、５…上部電極、６９…キャパシタ素子、７１…半導体基板、７２…素子分離領域、７３…ゲート絶縁膜、７４…多結晶シリコン膜、７５…金属膜、７６…ゲート電極、７７…絶縁膜、７８…サイドウオール、７９…ソース、８０…ドレイン、８１…第１の層間絶縁膜、８２…セルコンタクト孔、８３…セルコンタクトプラグ、８４…第２の層間絶縁膜、８６…ビットコンタクトプラグ、８７…ビット配線層、８８…第３の層間絶縁膜、８９…容量コンタクト孔、９０…容量コンタクトプラグ（コンタクトプラグ）、９１…窒化膜、９２…シリコン酸化膜、９３…第４の層間絶縁膜、９４…キャパシタ用深穴シリンダ、９７…下部電極、９８…容量絶縁膜（絶縁体膜）、９９…上部電極、Ａ…半導体装置。
【図１】
2009027017.tif 000005
【図２】
2009027017.tif 000006
【図３】
2009027017.tif 000007
【図４】
2009027017.tif 000008
【図５】
2009027017.tif 000009
【図６】
2009027017.tif 000010
【図７】
2009027017.tif 000011