(57)【要約】【目的】レベンソン型マスクを用いた場合でもくびれ部分を形成せずにコンパクトな膜パターンを形成する半導体装置の製造方法を提供することを目的とする。【構成】本発明の一態様の半導体装置の製造方法は、基体上に被加工膜を形成する工程（Ｓ１０４）と、前記被加工膜上に非最細膜パターンを形成する工程（Ｓ１１４）と、前記非最細膜パターンが形成された後、レベンソン型マスクを用いて端部の位置が前記非最細膜パターンと重なるように最細パターンを露光する工程（Ｓ１１６）と、前記最細パターンが露光された後、前記最細パターン幅の最細膜パターンを形成する工程（Ｓ１１８−Ｓ１２２）と、前記非最細膜パターンと前記最細膜パターンとが転写されるように前記被加工膜をエッチングする工程（Ｓ１２６）と、を備えたことを特徴とする。【選択図】図１
2009076810.tif 000002
【特許請求の範囲】
【請求項１】
基体上に被加工膜を形成する工程と、
前記被加工膜上に非最細膜パターンを形成する工程と、
前記非最細膜パターンが形成された後、レベンソン型マスクを用いて端部の位置が前記非最細膜パターンと重なるように最細パターンを露光する工程と、
前記最細パターンが露光された後、前記非最細膜パターンが形成された領域外で前記最細パターン幅の最細膜パターンを形成する工程と、
前記非最細膜パターンと前記最細膜パターンとが転写されるように前記被加工膜をエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記非最細膜パターンが形成される前に、前記基体上に前記非最細膜パターンと前記最細膜パターンとに用いる積層膜を形成する工程をさらに備えたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記積層膜は、下層側から順に第１と第２と第３の膜で構成され、
前記第３の膜に前記非最細膜パターンが形成され、前記第２の膜に前記最細膜パターンが形成され、
前記非最細膜パターンに用いられた前記第３の膜は、前記第１の膜と共にエッチングされ、前記最細膜パターンに用いられた前記第２の膜は、前記被加工膜と共にエッチングされることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記最細パターンを含む複数の最細パターンが露光され、
前記最細膜パターンを形成する際に、前記複数の最細パターンの中から一部を選択する第２の露光が行なわれることを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
【請求項５】
前記最細膜パターンは、ゲート電極領域形成用のマスクとして用いられ、
前記非最細膜パターンは、上層の導体と接続するコンタクト領域形成用のマスクとして用いられることを特徴とする請求項１〜４いずれか記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、例えば、ゲート膜を形成する工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴ってさらなる微細化が求められている。特に、半導体素子の微細化に伴って素子領域に形成されるゲート電極と素子分離境界の外側に形成されるコンタクト部とをコンパクト化することが求められている。このために、特にゲートパターン端部での形状制御が課題となってきている。
【０００３】
従来、ゲート電極とコンタクト部は例えば以下のように形成される。まず、ゲート電極材料となる被加工膜上にマスク材となる膜を堆積する。そして、そのマスク材上にレベンソン型マスクを用いてゲートパターンを露光し、現像によりレジストパターンを形成する。そして、このレジストパターンをエッチングマスクとしてマスク材をエッチングする。その後レジスト剥離を行い、今度は、コンタクト用パターンと残したいゲートパターンとを覆うパターンとを露光する。そして、得られたレジストパターンをマスクとして、余分なマスク材をエッチングする。その後レジスト剥離を行うことで、ゲート電極材料をエッチングするためのマスクを得ることができる。このようにして得られたマスクを用いてゲート電極材料をエッチングすることでゲート電極とゲート電極の端部につながるコンタクト部とを形成していた。
【０００４】
ここで、ゲート電極材料の層では最細パターンとなるゲートパターンの露光には、微細パターンを得るために、位相シフトさせて解像度を挙げることができるレベンソン型マスクが用いられる。しかし、レベンソン型マスクを用いるとその特性上、例えば長方形の閉じたパターンが露光されることになる。そして、得られたレジストパターンをマスクとしてエッチングすると閉じたパターンの端部に位置する角部或いは曲線部付近が膨らみその部分の寸法が大きくなってしまう。ゲートパターンとして、隣り合う閉じたパターンの間を用いると両側からの膨らみによりゲートパターンの端部がくびれてしまい、寸法が細くなってしまうといった問題があった。このくびれは、それが数ｎｍであってもデバイス特性上大きな問題となり、トランジスタ特性を劣化させることになる。よって、高精度なゲート電極を得るためには、このくびれた部分を素子領域に形成することができない。そのため、従来の手法では素子分離境界より外側にそのくびれ部分が位置するようにレイアウトする必要があった。その結果、くびれ部分の分だけ素子分離領域を大きくとらなければならず、コンパクト化を阻害する要因となっていた。
【０００５】
また、レベンソン型マスクでゲートパターンを露光・エッチング後に、得られたハードマスクのゲートパターンの端部を含む領域をカットしてから、ゲートパターンと直交するコンタクト用の矩形レジストパターンをカットされた端部と接続するように形成するといった方法も文献に開示されている（例えば、特許文献１参照）。この後、ハードマスクのゲートパターンと矩形のレジストパターンをマスクとして、ゲート電極材料のポリシリコン（Ｓｉ）膜がエッチングされる。しかしながら、特許文献１の手法ではレベンソン型マスクでゲートパターンを露光及びエッチングしているため、ゲートパターンの端部に上述したくびれ或いは膨らみが生じてしまう。そのため、矩形パターンと接続させる前にこの寸法誤差部分をカットする工程が必要となってしまう。また、特許文献１の手法ではハードマスクとレジストパターンマスクとが混在した状態でポリＳｉ膜をエッチングしなければならずエッチング時のプロセス条件の調整が困難となる。
【特許文献１】特開２００７−１２３３４２号公報（図４〜９）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述したような従来の問題点を克服し、レベンソン型マスクを用いた場合でもくびれ部分を形成せずにコンパクトな膜パターンを形成する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置の製造方法は、
基体上に被加工膜を形成する工程と、
前記被加工膜上に非最細膜パターンを形成する工程と、
前記非最細膜パターンが形成された後、レベンソン型マスクを用いて端部の位置が前記非最細膜パターンと重なるように最細パターンを露光する工程と、
前記最細パターンが露光された後、前記非最細膜パターンが形成された領域外で前記最細パターン幅の最細膜パターンを形成する工程と、
前記非最細膜パターンと前記最細膜パターンとが転写されるように前記被加工膜をエッチングする工程と、
を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、くびれ部分を形成せずにコンパクトな膜パターンを形成することができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
以下、実施の形態１について、図面を用いて説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、実施の形態１の半導体装置の製造方法では、ゲート酸化膜形成工程（Ｓ１０２）と、ポリＳｉ膜形成工程（Ｓ１０４）と、酸化シリコン（ＳｉＯ２）膜形成工程（Ｓ１０６）と、アモルファスシリコン（α−Ｓｉ）膜形成工程（Ｓ１０８）と、ＳｉＯ２膜形成工程（Ｓ１１０）と、露光・現像工程（Ｓ１１２）と、ＳｉＯ２膜エッチング工程（Ｓ１１４）と、露光・現像工程（Ｓ１１６）と、α−Ｓｉ膜エッチング工程（Ｓ１１８）と、露光・現像工程（Ｓ１２０）と、α−Ｓｉ膜エッチング工程（Ｓ１２２）と、ＳｉＯ２膜エッチング工程（Ｓ１２４）と、ポリＳｉ膜エッチング工程（Ｓ１２６）と、ＳｉＯ２膜エッチング工程（Ｓ１２８）という一連の工程を実施する。
【００１０】
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のゲート酸化膜形成工程（Ｓ１０２）からα−Ｓｉ膜形成工程（Ｓ１０８）までを示している。
【００１１】
図２（ａ）において、ゲート酸化膜形成工程（Ｓ１０２）として、素子分離領域を形成した後の基板２００の表面にドライ酸素（Ｏ２）ガス等の原料を供給して加熱することで、例えば、膜厚１．８ｎｍのＳｉＯ２膜の薄膜を堆積し、ゲート絶縁膜２０２を形成する。ここでは、ドライＯ２ガスによって成膜しているが、その他の方法を用いても構わない。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、素子分離等の工程については図示及び説明を省略している。
【００１２】
図２（ｂ）において、ポリＳｉ膜形成工程（Ｓ１０４）として、ゲート絶縁膜２０２上に、ＣＶＤ（化学気相成長）法によって、例えば、膜厚１００ｎｍのゲート電極材料となるポリＳｉを堆積し、ポリＳｉ膜２０４（被加工膜）を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。
【００１３】
図２（ｃ）において、ＳｉＯ２膜形成工程（Ｓ１０６）として、ポリＳｉ膜２０４上に、ＣＶＤ法によって、例えば、膜厚５０ｎｍの第１のマスク材料となるＳｉＯ２を堆積し、ＳｉＯ２膜２０６（第１の膜）を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。ＳｉＯ２膜２０６は、例えば、テトラエトキシシラン（ＴＥＯＳ）膜を用いると好適である。また、第１のマスク材料として、ＳｉＯ２の他に、窒化シリコン（Ｓｉ３Ｎ４）、ホウ素ケイ酸ガラス（ＢＳＧ）、或いは、リンケイ酸ガラス（ＰＳＧ）を用いても好適である。
【００１４】
図２（ｄ）において、α−Ｓｉ膜形成工程（Ｓ１０８）として、ＳｉＯ２膜２０６上に、ＣＶＤ法によって、例えば、膜厚３０ｎｍの第２のマスク材料となるα−Ｓｉを堆積し、α−Ｓｉ膜２０８（第２の膜）を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。また、第２のマスク材料として、α−Ｓｉの他に、ポリＳｉを用いても好適である。また、α−Ｓｉ膜２０８の膜厚はポリＳｉ膜２０４の膜厚よりも薄くすると好適である。
【００１５】
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のＳｉＯ２膜形成工程（Ｓ１１０）を示している。
【００１６】
図３において、ＳｉＯ２膜形成工程（Ｓ１１０）として、α−Ｓｉ膜２０８上に、ＣＶＤ法によって、例えば、膜厚３０ｎｍの第３のマスク材料となるＳｉＯ２を堆積し、ＳｉＯ２膜２１０（第３の膜）を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。ＳｉＯ２膜２１０は、ＳｉＯ２膜２０６と同様、例えば、ＴＥＯＳ膜を用いると好適である。また、第３のマスク材料として、ＳｉＯ２の他に、ＳｉＯ２膜２０６と同様、Ｓｉ３Ｎ４、ＢＳＧ、或いはＰＳＧを用いても好適である。
【００１７】
以上のように、実施の形態１では、第１から第３のマスク材料膜を積層する。これらの膜を積層しておくことで後述するポリＳｉ膜２０４のエッチング時において使用するマスクをハードマスクのみにすることができる。そのため、ハードマスクとレジストパターンマスクの混在を回避することができる。この結果、エッチングプロセス条件の調整をし易くすることができる。
【００１８】
図４は、図１のフローチャートに対応して実施される露光・現像工程を表す工程上面図である。これ以降は説明する技術内容の理解をし易くするため上面図を用いて説明する。
図４において、露光・現像工程（Ｓ１１２）として、図示しないレジスト膜が塗布されたＳｉＯ２膜２１０上にコンタクト用パターンをリソグラフィ技術により露光する。そして、現像することで、最終的にゲート電極からの引き出し部分となるコンタクト領域用のレジストパターン２１２を形成する。
【００１９】
図５は、図１のフローチャートに対応して実施されるＳｉＯ２膜エッチング工程を表す工程上面図である。
図５において、ＳｉＯ２膜エッチング工程（Ｓ１１４）として、レジストパターン２１２をマスクとして、ＳｉＯ２膜２１０をエッチングする。露出したＳｉＯ２膜２１０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直にエッチングすることができる。例えば、一例として、反応性イオンエッチング法を用いると好適である。そして、レジストパターン２１２をアッシング等で剥離することで、図５に示すようにα−Ｓｉ膜２０８上に非最細膜パターンであるコンタクト用パターンのＳｉＯ２膜２１０が形成される。このようにして、ポリＳｉ膜２０４上に非最細膜パターンが形成される。
【００２０】
図６は、図１のフローチャートに対応して実施される露光・現像工程を表す工程上面図である。
図６において、露光・現像工程（Ｓ１１６）として、基板２００上にレジストを塗布した後、レベンソン型マスクを用いて端部の位置がコンタクト用パターンのＳｉＯ２膜２１０と重なるように最細パターンとなるゲートパターンをリソグラフィ技術により露光する。ゲートパターンの長手方向は、コンタクト用パターンの長手方向と直交する向きに配置される。レベンソン型マスクを用いることで、解像度を向上させることができる。ゲートパターンのような所望する層における最細パターンを露光する場合に特に有効である。ここでは、レベンソン型マスク特有の閉じたパターン間をゲートパターンとして用いる。また、図６では、コンタクト用パターンと端部が重なったパターンを含む複数のゲートパターンを露光する。その後、現像することで、ゲートパターン部分を含むレジストパターン２１４を形成する。
【００２１】
図７は、図１のフローチャートに対応して実施されるα−Ｓｉ膜エッチング工程を表す工程上面図である。
図７において、α−Ｓｉ膜エッチング工程（Ｓ１１８）として、レジストパターン２１４をマスクとして、ＳｉＯ２膜２１０の非最細膜パターンが形成された領域外においてα−Ｓｉ膜２０８をエッチングする。露出したα−Ｓｉ膜２０８を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直にエッチングすることができる。ここでも例えば、一例として、反応性イオンエッチング法を用いると好適である。α−Ｓｉ膜２０８をエッチングする際には、ＳｉＯ２膜２０６，２１０との選択比が十分とれるような条件で行なうことが望ましい。例えば、エッチングガスとして、０．２５Ｐａ・ｍ３／ｓ（１５０ｓｃｃｍ）の臭化水素（ＨＢｒ）ガスと５×１０−３Ｐａ・ｍ３／ｓ（３ｓｃｃｍ）の酸素（Ｏ２）ガスとの混合ガスを用いる。また、例えばＩＣＰ型のドライエッチング装置を用いて、反応容器内圧力を２Ｐａ（１５ｍＴｏｒｒ）、ソースパワーを４００Ｗ、バイアスパワーを５０Ｗにすると好適である。そして、エッチング後にレジストパターン２１４をアッシング等で剥離することで、図７に示すようにコンタクト用パターンに接続するゲートパターン部分を含むα−Ｓｉ膜２０８が形成される。
【００２２】
図８は、実施の形態１におけるエッチング後のゲートパターン形状と従来のエッチング後のゲートパターン形状とを比較した一例を示す図である。
従来のように、ゲートパターンを先に露光・エッチングしてしまうとゲートパターン２０の端部にくぼみ３０が生じてしまう。そのため、くぼみ３０を素子分離境界の外側に配置しなければならない。この結果、くぼみ３０の分だけ外側にコンタクト用パターン２４が配置されることになる。これに対し、実施の形態１では、コンタクト用パターン１４を形成した後にゲートパターン１０の先端部分がコンタクト用パターン１４に重なるように露光されるため、エッチングすることで生じるはずのくぼみが生じない。そのため、コンタクト用パターン１４を素子分離境界に近づけることができる。その結果、寸法Ｌだけ半導体装置をコンパクト化することができる。
【００２３】
図９は、図１のフローチャートに対応して実施される露光・現像工程を表す工程上面図である。
図９において、露光・現像工程（Ｓ１２０）として、基板２００上にレジストを塗布した後、位相シフト型マスクを用いて残したい部分を覆うようにパターンをリソグラフィ技術により露光する。その際、複数のゲートパターンの中から実際に用いる一部分を選択するようにパターン露光（第２の露光）が行なわれる。図９では、３つのゲートパターンのうち、２つを選択するように露光する例を示している。その後、現像することで、パターンとして残したいゲートパターンとコンタクト用パターンの組のレジストパターン２１６を形成する。すなわち、図９においては、２組のゲートパターンとコンタクト用パターンの組を残すようにレジストパターン２１６が形成される。ここでは、最細パターンを選択するため、解像度の高い位相シフト型マスクをフォトマスクとして用いると好適である。例えば、レベンソン型マスクのように閉じたパターンとならないハーフトーンマスク等が望ましい。
【００２４】
図１０は、図１のフローチャートに対応して実施されるα−Ｓｉ膜エッチング工程を表す工程上面図である。
図１０において、α−Ｓｉ膜エッチング工程（Ｓ１２２）として、レジストパターン２１６をマスクとして、α−Ｓｉ膜２０８をエッチングする。露出したα−Ｓｉ膜２０８を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直にエッチングすることができる。ここでも例えば、一例として、反応性イオンエッチング法を用いると好適である。そして、エッチング後にレジストパターン２１６をアッシング等で剥離することで、図１０に示すように所望するコンタクト用パターンのＳｉＯ２膜２１０とゲートパターンのα−Ｓｉ膜２０８が形成される。このエッチングにより不要なゲートパターン部分を除去することができる。また、図１０に示すように、コンタクト用パターンには一部にα−Ｓｉ膜２０８が用いられても構わない。
【００２５】
図１１は、図１のフローチャートに対応して実施されるＳｉＯ２膜エッチング工程を表す工程上面図である。
図１１において、ＳｉＯ２膜エッチング工程（Ｓ１２４）として、前工程で得られたコンタクト用パターンのＳｉＯ２膜２１０とゲートパターンのα−Ｓｉ膜２０８とをハードマスクとして、ＳｉＯ２膜２０６をエッチングする。露出したＳｉＯ２膜２０６を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直にエッチングすることができる。ここでも例えば、一例として、反応性イオンエッチング法を用いると好適である。また、コンタクト用パターンの表面に形成されていたＳｉＯ２膜２１０は、ＳｉＯ２膜２０６より薄く形成しておいたのでＳｉＯ２膜２０６をエッチングする際に一緒にエッチングすることができる。その結果、図１１に示すように、ゲート電極材料となるポリＳｉ膜２０４上に所望するコンタクト用パターンとゲートパターンとがつながったα−Ｓｉ膜２０８を形成することができる。
【００２６】
図１２は、図１のフローチャートに対応して実施されるポリＳｉ膜エッチング工程を表す工程上面図である。
図１２において、ポリＳｉ膜エッチング工程（Ｓ１２６）として、前工程で得られたコンタクト用のα−Ｓｉ膜２０８の膜パターンとゲート用のα−Ｓｉ膜２０８の膜パターンをハードマスクとして、被加工膜となるポリＳｉ膜２０４をエッチングする。露出したポリＳｉ膜２０４を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直にエッチングすることができる。ここでも例えば、一例として、反応性イオンエッチング法を用いると好適である。また、コンタクト用パターンの表面に形成されていたα−Ｓｉ膜２０８は、ポリＳｉ膜２０４より薄く形成しておいたのでポリＳｉ膜２０４をエッチングする際に一緒にエッチングすることができる。その結果、図１２に示すように、ゲート電極材料となるポリＳｉ膜２０４において最細膜パターンのゲートパターンと非最細膜パターンのコンタクト用パターンが転写されて、ゲート電極領域と図示しない上層の導体に接続するためのコンタクト領域とを形成することができる。ここでは、ハードマスクだけでエッチングしているためレジストパターンマスクを混在させていない。レジストパターンマスクを混在させないことでエッチングプロセス条件の調整を容易にすることができる。
【００２７】
図１３は、図１のフローチャートに対応して実施されるＳｉＯ２膜エッチング工程を表す工程断面図である。
図１３において、ＳｉＯ２膜エッチング工程（Ｓ１２８）として、必要に応じてポリＳｉ膜２０４上のＳｉＯ２膜２０６をウェットエッチングにより除去することで、図１３に示すようにポリＳｉ膜２０４を露出させることができる。その際、不要なゲート絶縁膜材料は、ＳｉＯ２膜２０６と共に除去される。
【００２８】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００２９】
また、最細膜パターン及び非最細膜パターンのサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００３０】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
【００３１】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれうることは言うまでもない。
【図面の簡単な説明】
【００３２】
【図１】実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
【図２】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図３】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図４】図１のフローチャートに対応して実施される露光・現像工程を表す工程上面図である。
【図５】図１のフローチャートに対応して実施されるＳｉＯ２膜エッチング工程を表す工程上面図である。
【図６】図１のフローチャートに対応して実施される露光・現像工程を表す工程上面図である。
【図７】図１のフローチャートに対応して実施されるα−Ｓｉ膜エッチング工程を表す工程上面図である。
【図８】実施の形態１におけるエッチング後のゲートパターン形状と従来のエッチング後のゲートパターン形状とを比較した一例を示す図である。
【図９】図１のフローチャートに対応して実施される露光・現像工程を表す工程上面図である。
【図１０】図１のフローチャートに対応して実施されるα−Ｓｉ膜エッチング工程を表す工程上面図である。
【図１１】図１のフローチャートに対応して実施されるＳｉＯ２膜エッチング工程を表す工程上面図である。
【図１２】図１のフローチャートに対応して実施されるポリＳｉ膜エッチング工程を表す工程上面図である。
【図１３】図１のフローチャートに対応して実施されるＳｉＯ２膜エッチング工程を表す工程断面図である。
【符号の説明】
【００３３】
１０，２０  ゲートパターン
１４，２４  コンタクト用パターン
２００  基板
２０４  ポリＳｉ膜
２０６，２１０  ＳｉＯ２膜
２０８  α−Ｓｉ膜
【図１】
2009076810.tif 000003
【図２】
2009076810.tif 000004
【図３】
2009076810.tif 000005
【図４】
2009076810.tif 000006
【図５】
2009076810.tif 000007
【図６】
2009076810.tif 000008
【図７】
2009076810.tif 000009
【図８】
2009076810.tif 000010
【図９】
2009076810.tif 000011
【図１０】
2009076810.tif 000012
【図１１】
2009076810.tif 000013
【図１２】
2009076810.tif 000014
【図１３】
2009076810.tif 000015