(57)【要約】【課題】個々の画素に含まれる発光素子に印加される逆バイアス電圧を制御して、発光素子の故障を防止する。【解決手段】表示装置は、閾電圧補正手段と移動度補正手段とカップリング手段とを含む。閾電圧補正手段は、書き込み期間に先行して駆動トランジスタＴ５の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく閾電圧補正動作を行う。移動度補正手段は、書き込み期間の一部で且つ発光素子ＥＬがオフ状態にあるとき、駆動電流を保持容量Ｃ１に負帰還して駆動トランジスタＴ５の移動度μに応じた補正をかける移動度補正動作を行う。カップリング手段はバイアススキャナ６を含み、移動度補正動作に先たって接続ノードＳに逆方向のカップリング電圧を入力し、以って発光素子ＥＬをオフ状態におく。【選択図】図１２
2009075408.tif 000002
【特許請求の範囲】
【請求項１】
行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素回路とを含み、
前記画素回路は、少なくともサンプリングトランジスタと、駆動トランジスタと、保持容量と、接続ノードを介して該駆動トランジスタに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定の書き込み期間で走査線から供給された制御信号に応じて導通し、信号線から供給された映像信号を該保持容量に保持し、
前記駆動トランジスタは、該保持容量に保持された映像信号の信号電位に応じた駆動電流を、該接続ノ−ドを通して該発光素子に供給し、
前記発光素子は順方向と逆方向とで変動する該接続ノードの電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で該駆動電流により発光する表示装置において、
閾電圧補正手段と移動度補正手段とカップリング手段とを含み、
前記閾電圧補正手段は、該書き込み期間に先行して該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく閾電圧補正動作を行い、
前記移動度補正手段は、該書き込み期間の一部で且つ該発光素子がオフ状態にあるとき、該駆動電流を該保持容量に負帰還して該駆動トランジスタの移動度に応じた補正をかける移動度補正動作を行い、
前記カップリング手段は、該移動度補正動作に先たって該接続ノードに逆方向のカップリング電圧を入力し、以って該発光素子をオフ状態におくことを特徴とする表示装置。
【請求項２】
前記カップリング手段は、補助容量と、該走査線と並行に配された制御線とを含み、前記補助容量はその一端が該接続ノードに接続し、他端が該制御線に接続し、該制御線の電位を切り換えることで該補助容量から該接続ノードに逆方向のカップリング電圧を入力することを特徴とする請求項１記載の表示装置。
【請求項３】
前記カップリング手段は、該閾電圧補正動作の後で該移動度補正動作の前に該カップリング電圧を入力することを特徴とする請求項１記載の表示装置。
【請求項４】
前記閾電圧補正手段は、該接続ノードの電位を逆方向にリセットして該発光素子をオフ状態にした上で閾電圧補正動作を行い、
前記接続ノードの電位は該閾電圧補正動作の過程で順方向に漸増して行き、
前記カップリング手段は、該カップリング電圧を入力して該接続ノードの電位を逆方向に戻し、以って該発光素子のオフ状態を維持することを特徴とする請求項３記載の表示装置。
【請求項５】
前記閾電圧補正手段は、該カップリング手段が入力する逆方向のカップリング電圧の大きさを見込んで、該接続ノードを逆方向にリセットする電位を軽減し、以って該発光素子に過剰な逆バイアスがかからない様にしたことを特徴とする請求項４記載の表示装置。
【請求項６】
前記カップリング手段が入力する逆方向のカップリング電圧は、最大レベルの映像信号を書き込む時の移動度補正動作で生じる該接続ノードの順方向の電位変動分よりも大きく設定されていることを特徴とする請求項１記載の表示装置。
【請求項７】
行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素回路とを含み、
前記画素回路は、少なくともサンプリングトランジスタと、駆動トランジスタと、保持容量と、接続ノードを介して該駆動トランジスタに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定の書き込み期間で走査線から供給された制御信号に応じて導通し、信号線から供給された映像信号を該保持容量に保持し、
前記駆動トランジスタは、該保持容量に保持された映像信号の信号電位に応じた駆動電流を、該接続ノ−ドを通して該発光素子に供給し、
前記発光素子は順方向と逆方向とで変動する該接続ノードの電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で該駆動電流により発光する表示装置の駆動方法において、
閾電圧補正手順と移動度補正手順とカップリング手順とを含み、
前記閾電圧補正手順は、該書き込み期間に先行して該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく閾電圧補正動作を行い、
前記移動度補正手順は、該書き込み期間の一部で且つ該発光素子がオフ状態にあるとき、該駆動電流を該保持容量に負帰還して該駆動トランジスタの移動度に応じた補正をかける移動度補正動作を行い、
前記カップリング手順は、該移動度補正動作に先たって該接続ノードに逆方向のカップリング電圧を入力し、以って該発光素子をオフ状態におくことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【０００４】
図２４は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリングトランジスタＴ１と駆動トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動トランジスタＴ２のゲートはサンプリングトランジスタＴ１を介して信号線ＳＬに接続している。サンプリングトランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動トランジスタの移動度、Ｗは駆動トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じくゲート絶縁容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図２５は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２４に示した画素回路２は駆動トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲート電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図２６は、従来の画素回路の他の例を示す回路図である。先に示した図２４の画素回路と異なる点は、駆動トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素ごとにばらつきがある。前述のトランジスタ特性式から明らかなように、各駆動トランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまうので、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【００１０】
また薄膜トランジスタは閾電圧Ｖｔｈに加え、移動度μにもばらつきがある。前述のトランジスタ特性式から明らかなように、各駆動トランジスタの移動度μがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらつくため、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧のばらつきに加え、移動度のばらつきをキャンセルする機能を組み込んだ画素回路も開発されている。
【００１１】
従来の閾電圧補正機能や移動度補正機能を組み込んだ画素回路は、動作上発光素子に逆バイアスが印加される期間がある。しかしながら、この逆バイアスの電圧レベルが大きかったり逆バイアスの印加時間が長いと、有機ＥＬデバイスなどの発光素子が損傷し、最悪の場合には発光しない恐れがあり、解決すべき課題となっている。
【課題を解決するための手段】
【００１２】
上述した従来の技術の課題に鑑み、本発明は個々の画素に含まれる発光素子に印加される逆バイアス電圧を制御して、発光素子の故障を防ぐことが可能な表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素回路とを含み、前記画素回路は、少なくともサンプリングトランジスタと、駆動トランジスタと、保持容量と、接続ノードを介して該駆動トランジスタに接続する発光素子とを含み、前記サンプリングトランジスタは、所定の書き込み期間で走査線から供給された制御信号に応じて導通し、信号線から供給された映像信号を該保持容量に保持し、前記駆動トランジスタは、該保持容量に保持された映像信号の信号電位に応じた駆動電流を、該接続ノ−ドを通して該発光素子に供給し、前記発光素子は順方向と逆方向とで変動する該接続ノードの電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で該駆動電流により発光する表示装置において、閾電圧補正手段と移動度補正手段とカップリング手段とを含み、前記閾電圧補正手段は、該書き込み期間に先行して該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく閾電圧補正動作を行い、前記移動度補正手段は、該書き込み期間の一部で且つ該発光素子がオフ状態にあるとき、該駆動電流を該保持容量に負帰還して該駆動トランジスタの移動度に応じた補正をかける移動度補正動作を行い、前記カップリング手段は、該移動度補正動作に先だって該接続ノードに逆方向のカップリング電圧を入力し、以って該発光素子をオフ状態におくことを特徴とする。
【００１３】
一態様では、前記カップリング手段は、補助容量と、該走査線と並行に配された制御線とを含み、前記補助容量はその一端が該接続ノードに接続し、他端が該制御線に接続し、該制御線の電位を切り換えることで該補助容量から該接続ノードに逆方向のカップリング電圧を入力する。また前記カップリング手段は、該閾電圧補正動作の後で該移動度補正動作の前に該カップリング電圧を入力する。また前記閾電圧補正手段は、該接続ノードの電位を逆方向にリセットして該発光素子をオフ状態にした上で閾電圧補正動作を行い、前記接続ノードの電位は該閾電圧補正動作の過程で順方向に漸増して行き、前記カップリング手段は、該カップリング電圧を入力して該接続ノードの電位を逆方向に戻し、以って該発光素子のオフ状態を維持する。また前記閾電圧補正手段は、該カップリング手段が入力する逆方向のカップリング電圧の大きさを見込んで、該接続ノードを逆方向にリセットする電位を軽減し、以って該発光素子に過剰な逆バイアスがかからない様にする。また前記カップリング手段が入力する逆方向のカップリング電圧は、最大レベルの映像信号を書き込む時の移動度補正動作で生じる該接続ノードの順方向の電位変動分よりも大きく設定されている。
【発明の効果】
【００１４】
本発明によれば、表示装置は駆動トランジスタの閾電圧をキャンセルするために、閾電圧相当の電圧を予め保持容量に書き込んでおく閾電圧補正手段と、駆動電流を保持容量に負帰還して駆動トランジスタの移動度に応じた補正をかける移動度補正手段に加え、カップリング手段を備えている。このカップリング手段は、閾電圧補正動作と移動度補正動作の間で適切なタイミングに、発光素子のアノードに対して適切な大きさのカップリング電圧を入力している。これにより発光素子が故障に至らないよう、逆バイアスの印加状態を適切に制御することができる。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の前提になるもので、本発明に先立って先行開発された表示装置の全体構成を示すブロック図である。本発明の理解を容易にするため、この先行開発にかかる表示装置を本発明の一部としてまず説明する。図示するように、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２に制御信号を供給して順次行ごとに画素回路を走査すると共に、所定の閾電圧補正動作、信号書き込み動作、発光動作などを行う。
【００１６】
ライトスキャナ４はシフトレジスタからなり、外部から供給されるクロック信号ＷＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、対応する走査線ＷＳに所定の制御信号を線順次で出力している。同様にドライブスキャナ５もシフトレジスタからなり、クロック信号ＤＳｃｋ及びスタートパルスＤＳｓｐに従って動作し、所定の制御信号を対応する走査線ＤＳに出力している。同様に第一補正用スキャナ７１もクロック信号ＡＺ１ｃｋとスタートパルスＡＺ１ｓｐの入力を受けて動作する。第二補正用スキャナ７２もクロック信号ＡＺ２ｃｋとＡＺ２ｓｐの供給を外部から受けて、所定の制御信号を対応する走査線ＡＺ２に出力する。
【００１７】
図２は、図１に示した表示装置に組み込まれる画素回路の構成を示す回路図である。この画素回路は本発明の基礎になった先行開発にかかるものであり、本発明の一部として詳細に説明する。図示するように画素回路２は、サンプリングトランジスタＴ１と、３個のスイッチングトランジスタＴ２，Ｔ３，Ｔ４と、駆動トランジスタＴ５と、保持容量Ｃ１と、発光素子ＥＬとを含む。サンプリングトランジスタＴ１は、所定のサンプリング期間（映像信号書き込み期間）に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇを保持容量Ｃ１にサンプリングする。保持容量Ｃ１は、サンプリングされた映像信号の信号電位Ｖｓｉｇに応じて駆動トランジスタＴ５のゲートＧに入力電圧Ｖｇｓを印加する。駆動トランジスタＴ５は、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中駆動トランジスタＴ５から供給される出力電流Ｉｄｓにより映像電位の信号電位Ｖｓｉｇに応じた輝度で発光する。なお発光素子ＥＬのアノードは駆動トランジスタＴ５のソースＳに接続する一方、カソードは所定の接地電位（カソード電位）Ｖｃａｔに接続している。本明細書では駆動トランジスタＴ５のソースＳを接続ノードと呼ぶ場合がある。
【００１８】
スイッチングトランジスタＴ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通して駆動トランジスタＴ５のゲートＧを所定の電位Ｖｏｆｓに設定する。スイッチングトランジスタＴ４は、サンプリング期間（書き込み期間）に先立ち走査線ＡＺ２から供給される制御信号に応じ導通して駆動トランジスタＴ５のソースＳ（接続ノード）を所定の電位Ｖｓｓに設定する。スイッチングトランジスタＴ３は、同じく書き込み期間に先立ち走査線ＤＳから供給される制御信号に応じ導通して駆動トランジスタＴ５を電源電位Ｖｃｃに接続し、以って駆動トランジスタＴ５の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持させ閾電圧Ｖｔｈの影響を補正する。よって本例では、スイッチングトランジスタＴ２，Ｔ３，Ｔ４が閾電圧補正手段を構成している。またサンプリングトランジスタＴ１とスイッチングトランジスタＴ３は共働で移動度補正手段を構成しており、上述した書き込み期間の一部で出力電流Ｉｄｓを保持容量Ｃ１に負帰還し、以って駆動トランジスタＴ５の移動度μに応じた補正をかける。さらにこのスイッチングトランジスタＴ３は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通して駆動トランジスタＴ５を電源電位Ｖｃｃに接続し出力電流Ｉｄｓを発光素子ＥＬに流す。
【００１９】
以上の説明から明らかなように、本画素回路２は５個のトランジスタＴ１〜Ｔ５と１個の保持容量Ｃ１と１個の発光素子ＥＬとで構成されている。トランジスタＴ１，Ｔ２，Ｔ４，Ｔ５はＮチャネル型のポリシリコンＴＦＴである。トランジスタＴ３のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることができる。発光素子ＥＬはアノード及びカソードを備えたダイオード型であり、例えば有機ＥＬデバイスからなる。この有機ＥＬデバイスはアノード（即ち接続ノード）の電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で出力電流により発光する一方、画素回路が閾電圧補正動作や移動度補正動作を行うときはオフ状態に置かれる。但し、オフ状態の時間が長過ぎたり、逆バイアス電圧が大き過ぎる場合、有機ＥＬデバイスは損傷の恐れが生じる。なお本発明は有機ＥＬデバイスに限るものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００２０】
図３は、図２に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸に沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。トランジスタＴ１，Ｔ２，Ｔ４はＮチャネル型なので走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタＴ３はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。したがってこのタイミングチャートは、各トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４のオンオフ状態も表してある。なおこのタイミングチャートは各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、駆動トランジスタＴ５のゲートＧ及びソースＳの電位変化も表してある。ゲートＧとソースＳとの間に生じる電圧がゲート電圧Ｖｇｓであり、駆動トランジスタＴ５に対する入力電圧になる。
【００２１】
図示するように、タイミングチャートは便宜的に期間（１）〜（８）に区切ってある。最初の発光期間（１）は前のフィールドに属する。発光期間（１）が終わって次のフィールドに入る。まず閾電圧補正のための準備期間（２）及び（３）があり、続いて閾電圧補正期間（４）があり、調整期間（５）の後、書き込み期間（６）及び（７）に進む。なおこの書き込み期間（６）及び（７）は、移動度補正期間（７）を含む。この後本フィールドの発光期間（８）となる。ここで発光期間（１）及び（８）では、駆動トランジスタＴ５のソースＳ（接続ノード）は比較的高い電位にあり、発光素子ＥＬはオン状態となって発光している。これに対し期間（２）〜（７）は非発光期間であり、駆動トランジスタＴ５のソースＳは比較的低い電位にあり、オフ状態となって発光素子ＥＬは非発光状態にある。特に準備期間（３）ではソースＳの電位が深く落ち込み、強い逆バイアス状態となる。
【００２２】
続いて図４〜図１１を参照して、図２に示した画素回路の動作を詳細に説明する。まず図４に示すように発光期間（１）では、トランジスタＴ３のみがオンした状態である。この時駆動トランジスタＴ５は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは、駆動トランジスタＴ５のゲートＧ／ソースＳ間に印加される入力電圧Ｖｇｓに応じて、前述のトランジスタ特性式に示された値を取る。
【００２３】
続いて図５に示すように準備期間（２）を経て準備期間（３）に入ると、トランジスタＴ３がオフになって発光が停止する一方、トランジスタＴ２とＴ４がオンする。これにより、駆動トランジスタＴ５のゲートＧは所定の電位Ｖｏｆｓに充電され、ソースＳは所定の電位Ｖｓｓに充電される。よって駆動トランジスタＴ５のゲート電圧ＶｇｓはＶｏｆｓ−Ｖｓｓという値をとる。ここで発光素子ＥＬをオフ状態とするため、発光素子ＥＬにかかるアノード電圧Ｖｅｌを、発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように、ＶｏｆｓとＶｓｓの電圧を設定する。ここではソースＳの電位はＶｓｓに充電されている。このソースＳの電位が発光素子ＥＬのアノード電位Ｖｅｌとなっている。したがってこの準備期間（３）ではＶｓｓが、カソード電位Ｖｃａｔを基準とした閾電圧Ｖｔｈｅｌよりも大幅に低く設定されているため、発光素子ＥＬは逆バイアス状態となりオフしている。なおこの準備期間（３）では、トランジスタＴ２及びＴ４を同時にオンしているが、どちらか先にオンさせても良い。
【００２４】
図６に示すように閾電圧補正期間（４）に進むと、トランジスタＴ４をオフする一方、トランジスタＴ３をオン状態とする。これにより、接続ノード（ソースＳ）はＶｓｓから切り離される一方、電源Ｖｃｃ側に接続される。
【００２５】
図７は、図６に示した発光素子ＥＬをダイオード接続されたトランジスタＴｅｌと容量Ｃｅｌで表した等価回路図である。ここでＶｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌに設定されているため、発光素子ＥＬはオフ状態にあり、オフしている発光素子ＥＬを流れるリーク電流は、駆動トランジスタＴ５が供給する出力電流よりもかなり小さい。したがって駆動トランジスタＴ５が供給する電流はその大部分が保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。
【００２６】
図８は、この充電過程を示すグラフである。横軸に時間をとり、縦軸に駆動トランジスタＴ５のソース電圧（発光素子ＥＬのアノード電圧Ｖｅｌ）を示す。グラフから明らかなように、発光素子のアノード電圧Ｖｅｌは時間と共にＶｓｓからＶｏｆｓ−Ｖｔｈに向かって上昇していく。閾電圧補正期間（４）が終わった時点で、駆動トランジスタＴ５のゲートＧ／ソースＳ間電圧ＶｇｓはＶｔｈ相当の値になる。この時Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌの条件が保たれており、発光素子ＥＬは引き続きオフ状態に置かれている。
【００２７】
閾電圧補正期間（４）の後調整期間（５）に入り、スイッチングトランジスタＴ３及びスイッチングトランジスタＴ２をオフする。このスイッチングトランジスタＴ３をスイッチングトランジスタＴ２よりも先にオフすることで、駆動トランジスタＴ５のゲート電圧Ｖｇｓの変動を抑えることが可能である。続いて書き込み期間（６）に入ると、サンプリングトランジスタＴ１をオンして駆動トランジスタＴ５のゲートＧに信号電圧Ｖｓｉｇを書き込む。この時駆動トランジスタＴ５のゲートＧ／ソースＳ間電圧Ｖｇｓは、以下の式のように表される。
Ｖｇｓ＝（Ｖｓｉｇ−Ｖｏｆｓ）×Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２）＋Ｖｔｈ
ここでＣｅｌは発光素子の等価容量、Ｃ１は保持容量、Ｃ２は駆動トランジスタＴ５の寄生容量である。ＣｅｌはＣ１及びＣ２に比べて大きいため、ゲート電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。但しＶｏｆｓは計算の都合上０Ｖに設定している。
【００２８】
続いて図９に示すように移動度補正期間（７）に進むと、サンプリングトランジスタＴ１を引き続きオンした状態で、スイッチングトランジスタＴ３をオンする。この時駆動トランジスタＴ５のソースＳの電位は依然として発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えておらず、発光素子ＥＬはオフ状態に置かれている。よって発光素子ＥＬを流れるリーク電流は駆動トランジスタＴ５が供給する電流よりもかなり少なく、駆動トランジスタＴ５の出力電流はほとんど保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。この時駆動トランジスタＴ５に対する閾電圧補正動作は完了しているため、駆動トランジスタＴ５が流す電流はもっぱら移動度μを反映したものとなる。具体的に言うと移動度μが大きい場合駆動トランジスタＴ５の電流量が大きく、ソースＳの電位上昇も早い。逆に移動度μが小さい場合駆動トランジスタＴ５の電流量が小さく、ソースＳの電位上昇は遅くなる。
【００２９】
図１０は、この移動度補正期間（７）におけるソースＳの電位上昇を示すグラフである。横軸に時間をとり、縦軸に駆動トランジスタＴ５のソース電圧をとってある。グラフから明らかなように移動度μが大きいと保持容量Ｃ１に対する負帰還が大きくかかり、駆動トランジスタＴ５のソースＳの電位上昇分が大きくなる。その分Ｖｇｓが圧縮されるため、駆動トランジスタＴ５の電流供給能力が抑えられる。即ち移動度が大きいとその影響を抑制するように移動度補正機能が働く。逆に移動度μが小さい場合、ソース電位の上昇分が少なく、Ｖｇｓはそれほど圧縮されない。よって駆動トランジスタＴ５の電流供給能力を確保することができる。この様に移動度補正期間（７）では駆動トランジスタＴ５のＶｇｓが移動度μを反映して小さくなり、一定時間経過後完全に移動度μに対する補正がかかったＶｇｓとなる。
【００３０】
図１１に示すように発光期間（８）に進むと、サンプリングトランジスタＴ１をオフして、駆動トランジスタＴ５のゲートを信号線ＳＬから切り離す。駆動トランジスタＴ５のゲートＧ／ソースＳ間電圧Ｖｇｓは一定であるので、駆動トランジスタＴ５は一定電流Ｉｄｓ´を発光素子ＥＬに流そうとする。アノード電圧Ｖｅｌは発光素子ＥＬに駆動電流Ｉｄｓ´が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは実際に発光を開始する。ここで発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため時間の経過と共にアノード電位（ソース電位）が変動する。しかしながら駆動トランジスタＴ５のゲート／ソース間電圧Ｖｇｓは一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、常に一定の電流Ｉｄｓ´が流れ続け、発光素子ＥＬの輝度が変化することはない。
【００３１】
ここで発光素子ＥＬにかかる逆バイアスについて説明する。一般に逆バイアスという用語は、発光素子ＥＬのアノード電圧がカソード電圧より低くなる状態を意味する。ここでカソードを基準にしてアノードに印加される電圧を「発光素子ＥＬにかかる電圧」とすると、逆バイアスでは発光素子ＥＬにかかる電圧が負となり、発光素子はオフしている。ところで動作上は、発光素子ＥＬにかかる電圧が、負にならなくても、発光素子ＥＬの閾電圧Ｖｔｈｅｌ以下であれば、発光素子ＥＬはオフ状態になる。この点に鑑み、本明細書では、逆バイアスという用語は、発光素子ＥＬにかかる電圧が負になる場合に加えて、負とならないまでも発光素子ＥＬの閾電圧Ｖｔｈｅｌ以下になる場合を包含する意味合いで使っている。よって本明細書では、発光素子の逆バイアス状態は、発光素子のオフ状態と等価な意味あいになる。
発光素子ＥＬにかかる逆バイアスは準備期間（３）で最も大きくなり、Ｖｃａｔを０Ｖとすると、その値はＶｓｓである。閾値キャンセル期間（４）の直前に、発光素子ＥＬにＶｓｓという逆バイアスをかけた後、閾値キャンセル動作、映像信号書き込み動作及び移動度補正動作を行う。正常に移動度補正動作まで完了するためには、移動度補正動作が終了した時点、つまり発光期間（８）の直前において、発光素子ＥＬにかかる電圧は、その閾電圧Ｖｔｈｅｌ以下でなければならない。
【００３２】
白表示を行うため、最高レベルの信号電位Ｖｓｉｇを書き込む場合、移動度補正動作における発光素子ＥＬのアノード（即ち駆動トランジスタＴ５のソース）の電位上昇分をΔＶとすると、以下の関係を満たすように予めＶｏｆｓ及びＶｓｓを適切に設定する必要がある。
Ｖｏｆｓ−ＶｔｈＭＩＮ＜Ｖｔｈｅｌ＋Ｖｃａｔ−ΔＶ
ＶｔｈＭＡＸ＜Ｖｏｆｓ−Ｖｓｓ
ここでＶｔｈＭＩＮは画素アレイの各画素に含まれる駆動トランジスタの閾電圧の内その最小値を示す。逆にＶｔｈＭＡＸは最大値を表している。この様に各画素の駆動トランジスタＴ５には、非発光期間（２）〜（７）で発光素子ＥＬはオフ状態に置かれる。ここで逆バイアス電圧が大き過ぎたり、逆バイアス電圧の印加時間が長過ぎると、発光素子ＥＬが損傷し、最悪の場合発光しなくなり画素が滅点欠陥に陥る恐れがある。
【００３３】
図１２は、本発明にかかる表示装置を示す回路図であって、図２に示した先行開発にかかる表示装置を改善し、上述した不具合に対策したものである。基本的には図２に示した先行開発にかかる表示装置に基づいており、対応する部分には対応する参照番号を付してある。異なる点は、接続ノードの電位を制御するため、カップリング手段が追加されていることである。このカップリング手段は補助容量Ｃｓｕｂと制御線ＢＳからなる。また制御線ＢＳの電位を線順次走査するためバイアススキャナ６が追加されている。このバイアススキャナ６は外部から供給されるクロック信号ＢＳｃｋにおいて動作し、同じく外部から供給されるスタートパルスＢＳｓｐを順次転送することで、制御線ＢＳの電位を線順次で高レベルと低レベルで切換えている。
【００３４】
以下図１２に示した表示装置に含まれる画素回路２の構成並びに動作を具体的に説明する。図示するように、この画素回路２は、行状の走査線ＷＳと列状の信号線ＳＬとが交差する部分に配されている。画素回路２は、少なくともサンプリングトランジスタＴ１と、駆動トランジスタＴ５と、保持容量Ｃ１と、接続ノードを介して駆動トランジスタＴ５に接続する発光素子ＥＬとからなる。サンプリングトランジスタＴ１は、所定の書き込み期間で走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された映像信号を保持容量Ｃ１に保持する。駆動トランジスタＴ５は、保持容量Ｃ１に保持された映像信号の信号電位Ｖｓｉｇに応じた駆動電流を、接続ノードを通して発光素子ＥＬに供給する。発光素子ＥＬは順方向と逆方向とで変動する接続ノードの電位に応じて順バイアス状態（オン状態）と逆バイアス状態（オフ状態）の間を遷移し、且つ順バイアス状態下で駆動電流により発光する。
【００３５】
かかる構成を有する画素回路２は、閾電圧補正手段と移動度補正手段と前述したカップリング手段とを含む。閾電圧補正手段はスイッチングトランジスタＴ２，Ｔ３，Ｔ４で構成されており、書き込み期間に先行して駆動トランジスタＴ５の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく閾電圧補正動作を行う。移動度補正手段はサンプリングトランジスタＴ１，スイッチングトランジスタＴ３を含んでおり、書き込み期間の一部で且つ発光素子ＥＬがオフ状態にあるとき、駆動電流を保持容量Ｃ１に負帰還して駆動トランジスタＴ５の移動度μに応じた補正をかける移動度補正手段を行う。本発明の特徴事項として、カップリング手段は移動度補正動作に先立って接続ノードに逆方向のカップリング電圧を入力し、以って発光素子ＥＬをオフ状態に置く。
【００３６】
具体的には、このカップリング手段は、補助容量Ｃｓｕｂと、走査線ＷＳと並行に配された制御線ＢＳとを含む。補助容量Ｃｓｕｂはその一端が接続ノード（駆動トランジスタＴ５のソースＳ）に接続し、他端が制御線ＢＳに接続し、バイアススキャナ６が制御線ＢＳの電位を切換えることで補助容量Ｃｓｕｂから接続ノードに逆方向のカップリング電圧を入力する。好ましくはこのカップリング手段は、閾電圧補正動作の後で移動度補正動作の前にカップリング電圧を入力する。閾電圧補正手段は、接続ノードの電位を逆方向にリセットして発光素子ＥＬをオフ状態にした上で閾電圧補正動作を行う。これにより接続ノード（駆動トランジスタＴ５のソースＳ）の電位は閾電圧補正動作の過程で順方向に漸増していく。カップリング手段は、閾電圧補正動作の後の適当なタイミングでカップリング電圧を入力し、接続ノードの電位を逆方向に戻し、以って移動度補正動作を行う前に発光素子ＥＬのオフ状態を確実にする。ここで閾電圧補正手段は、カップリング手段が入力する逆方向のカップリング電圧の大きさを予め見込んで、接続ノード（駆動トランジスタＴ５のソースＳ）を逆方向にリセットする電位Ｖｓｓを軽減し、以って発光素子ＥＬに過剰な逆バイアスがかからないようにする。好ましくはカップリング手段が入力する逆方向のカップリング電圧は、最大レベルの映像信号を書き込むときの移動度補正動作で生じる接続ノードの順方向の電位変動分ΔＶよりも大きく設定されている。
【００３７】
図１３は、図１２に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、先行開発にかかる画素回路の動作説明に供した図３のタイミングチャートと同様な表記を採用している。但し図１３のタイミングチャートは、走査線ＷＳ，ＡＺ１，ＡＺ２、ＤＳの電位変化に加え、制御線ＢＳの電位変化を時間軸を揃えて表してある。基本的な動作は先行開発例と同じであり、前のフィールドの発光期間（１）と本フィールドの発光期間（８）の間に、非発光期間（２）〜（７）が含まれている。異なる点は閾電圧補正期間（４）と移動度補正期間（７）の間に、カップリング期間（４ａ）が挿入されていることである。このカップリング期間（４ａ）では制御線ＢＳを高電位から低電位に切換え、負方向（逆方向）のカップリング電圧を駆動トランジスタＴ５のソースＳに入れている。これにより、移動度補正動作に備えて接続ノードを確実にオフ状態に保持しておくことができる。このカップリング電圧が最高レベルの信号電圧Ｖｓｉｇを書き込む場合の移動度補正動作における発光素子ＥＬのアノードの電位上昇分△Ｖと同じであるとすると、Ｖｏｆｓ及びＶｓｓは以下の関係を満たすように設定する必要がある。
Ｖｏｆｓ−ＶｔｈＭＩＮ＜Ｖｔｈｅｌ＋Ｖｃａｔ
ＶｔｈＭＡＸ＜Ｖｏｆｓ−Ｖｓｓ
この式と段落００３２に記載した先行開発にかかる式とを比較すれば明らかなように、本発明におけるＶｏｆｓは先行開発例と比較して△Ｖ高くてもよい。つまり、Ｖｓｓも△Ｖだけ高くすることが可能となる。これを見込んで閾値キャンセル準備期間（３）では、予めＶｓｓのレベルを軽減しておくことができるのである。
【００３８】
続いて図１４〜図２０を参照して、図１２に示した画素回路の動作を詳細に説明する。まず図１４に示すように発光期間（１）では、トランジスタＴ３のみがオンした状態である。この時駆動トランジスタＴ５は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは、駆動トランジスタＴ５のゲートＧ／ソースＳ間に印加される入力電圧Ｖｇｓに応じて、前述のトランジスタ特性式に示された値を取る。なおこの発光期間（１）では制御線ＢＳの電位は低レベルＢＳ＿Ｌｏｗにセットされている。
【００３９】
続いて図１５に示すように準備期間（２）を経て準備期間（３）に入ると、トランジスタＴ３がオフになる一方、トランジスタＴ２とＴ４がオンする。これにより、駆動トランジスタＴ５のゲートＧは所定の電位Ｖｏｆｓに充電され、ソースＳは所定の電位Ｖｓｓに充電される。よって駆動トランジスタＴ５のゲート電圧ＶｇｓはＶｏｆｓ−Ｖｓｓという値をとる。ここで発光素子ＥＬをオフ状態とするため、発光素子ＥＬにかかるアノード電圧Ｖｅｌを、発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように、ＶｏｆｓとＶｓｓの電圧を設定する。ここでソースＳの電位はＶｓｓに充電されている。このソースＳの電位が発光素子ＥＬのアノード電位となっている。したがってこの準備期間（３）ではＶｓｓがカソード電位Ｖｃａｔを基準とした閾電圧Ｖｔｈｅｌよりも低く設定されているため、発光素子ＥＬは逆バイアス状態となりオフしている。なおこの準備期間（３）では、トランジスタＴ２及びＴ４を同時にオンしているが、どちらか先にオンさせても良い。ここで制御線ＢＳは低電位ＢＳ＿Ｌｏｗから高電位ＢＳ＿Ｈｉｇｈに切換えられる。この切換えタイミングは図１３のタイミングチャートによると、トランジスタＴ２及びＴ４をオンした後になっているが、その前に電位切換えを行っても良い。
【００４０】
図１６に示すように閾電圧補正期間（４）に進むと、トランジスタＴ４をオフする一方、トランジスタＴ３をオン状態とする。これにより、接続ノード（ソースＳ）はＶｓｓから切り離される一方、電源Ｖｃｃ側に接続される。
【００４１】
図１７は、図１６に示した発光素子ＥＬをダイオード接続されたトランジスタＴｅｌと容量Ｃｅｌで表した等価回路図である。ここでＶｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌに設定されているため、発光素子ＥＬはオフ状態にあり、発光素子ＥＬを流れるリーク電流は、駆動トランジスタＴ５が供給する出力電流よりもかなり小さい。したがって駆動トランジスタＴ５が供給する電流はその大部分が保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。発光素子のアノード電圧Ｖｅｌは時間と共にＶｓｓからＶｏｆｓ−Ｖｔｈに向かって上昇していく。閾電圧補正期間（４）が終わった時点で、駆動トランジスタＴ５のゲートＧ／ソースＳ間電圧ＶｇｓはＶｔｈ相当の値になる。この時Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌの条件が保たれており、発光素子ＥＬは引き続きオフ状態に置かれている。
【００４２】
続いて図１８に示すようにカップリング期間（４ａ）に進む。ここでは閾電圧キャンセル動作を終了させるためスイッチングトランジスタＴ３をオフする。その後制御線ＢＳのラインを高電位ＢＳ＿Ｈｉｇｈから低電位ＢＳ＿Ｌｏｗへと変化させる。この動作により補助容量Ｃｓｕｂを通してマイナスカップリング（逆方向のカップリング）が駆動トランジスタＴ５のソースＳに入力される。その後スイッチングトランジスタ２をオフする。ここで先にスイッチングトランジスタＴ３をオフした後スイッチングトランジスタＴ２をオフすることで、駆動トランジスタＴ５のゲートＧの電位の変動を抑えることが可能である。なお、制御線ＢＳラインを立ち下げるタイミングはスイッチングトランジスタＴ２をオフした後でもよい。
【００４３】
この後図１９に示すように移動度補正期間（７）に進むと、サンプリングトランジスタＴ１をオンした状態で、スイッチングトランジスタＴ３をオンする。この時駆動トランジスタＴ５のソースＳの電位は依然として発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えておらず、発光素子ＥＬはオフ状態に置かれている。よって発光素子ＥＬを流れるリーク電流は駆動トランジスタＴ５が供給する電流よりもかなり少なく、駆動トランジスタＴ５の出力電流はほとんど保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。この時駆動トランジスタＴ５に対する閾電圧補正動作は完了しているため、駆動トランジスタＴ５が流す電流はもっぱら移動度μを反映したものとなる。具体的に言うと移動度μが大きい場合駆動トランジスタＴ５の電流量が大きく、ソースＳの電位上昇も早い。逆に移動度μが小さい場合駆動トランジスタＴ５の電流量が小さく、ソースＳの電位上昇は遅くなる。移動度μが大きいと保持容量Ｃ１に対する負帰還が大きくかかり、駆動トランジスタＴ５のソースＳの電位上昇分が大きくなる。その分Ｖｇｓが圧縮されるため、駆動トランジスタＴ５の電流供給能力が抑えられる。即ち移動度が大きいとその影響を抑制するように、移動度補正機能が働く。逆に移動度μが小さい場合、ソース電位の上昇分が少なく、Ｖｇｓはそれほど圧縮されない。よって駆動トランジスタＴ５の電流供給能力を確保することができる。この様に移動度補正期間（７）では駆動トランジスタＴ５のＶｇｓが移動度μを反映して小さくなり、一定時間経過後完全に移動度μに対する補正がかかったＶｇｓとなる。
【００４４】
図２０に示すように発光期間（８）に進むと、サンプリングトランジスタＴ１をオフして駆動トランジスタＴ５のゲートＧを信号線ＳＬから切り離す。駆動トランジスタＴ５のゲートＧ／ソースＳ間電圧Ｖｇｓは一定であるので、駆動トランジスタＴ５は一定電流Ｉｄｓ´を発光素子ＥＬに流そうとする。アノード電圧Ｖｅｌは発光素子ＥＬに駆動電流Ｉｄｓ´が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは実際に発光を開始する。ここで発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため時間の経過と共にアノード電位（ソース電位）が変動する。しかしながら駆動トランジスタＴ５のゲート／ソース間電圧Ｖｇｓは一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、常に一定の電流Ｉｄｓ´が流れ続け、発光素子ＥＬの輝度が変化することはない。
【００４５】
以上の説明から明らかなように、本発明ではカップリング期間（４ａ）で接続ノードにマイナスカップリングを加えている。このカップリング量は、基本的に移動度補正期間（７）で生じる接続ノードの電圧上昇分ΔＶに見合う程度とすればよい。なお移動度補正では電圧上昇分ΔＶが信号電位Ｖｓｉｇに依存している。したがって最大レベル（白表示時）の信号電位が印加されたとき行われる移動度補正の電圧上昇分ΔＶと見合うように、マイナスカップリング量を決めておけばよい。一方閾電圧補正のための準備期間（３）で接続ノードに印加した逆バイアス電圧Ｖｓｓは、後で加えるマイナスカップリング量を見込んで予め軽減することができる。この様に閾電圧補正動作前の段階で接続ノードに与える逆バイアス量を抑えることができ、これにより発光素子ＥＬの滅点化を防ぎ高歩留を実現できる。
【００４６】
図２１は本発明にかかる表示装置の他の実施形態を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５，６）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線ＤＳとを備えている。加えて走査線ＷＳ及びＤＳと並行に制御線ＢＳが配されている。駆動部（３，４，５，６）は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。また制御線ＢＳの電位を高低２レベルで切換えるためバイアススキャナ６が配されている。このバイアススキャナ６はクロック信号ＢＳｃｋに応じて動作しスタートパルスＢＳｓｐを順次転送することで、制御線ＢＳの電位切換えを線順次走査に合わせて行っている。
【００４７】
図２２は、図２１に示した表示装置に含まれる画素回路２の構成を示す回路図である。なお描画の都合上ライトスキャナ４及びドライブスキャナ５とバイアススキャナ６の位置を、図２１とは左右で入れ替えてある。図示するように本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリングトランジスタＴ１と、同じくＮチャネル型の駆動トランジスタＴ５と、薄膜タイプの保持容量Ｃ１と、補助容量Ｃｓｕｂとで構成されている。サンプリングトランジスタＴ１はそのゲートが走査線ＷＳに接続し、そのソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動トランジスタＴ５のゲートＧに接続している。駆動トランジスタＴ５は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動トランジスタＴ５がＮチャネル型であり、ドレイン側が給電線ＤＳに接続し、ソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動トランジスタＴ５のソースＳとゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。信号セレクタ（水平セレクタ）３は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。
【００４８】
かかる構成において、サンプリングトランジスタＴ１は、走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。駆動トランジスタＴ５は、第１電位Ｖｃｃにある給電線ＤＳから電流の供給を受け保持容量Ｃ１に保持された信号電位Ｖｓｉｇに応じて駆動電流を発光素子ＥＬに流す。制御用スキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリングトランジスタＴ１を導通状態にするため、所定の時間幅の制御信号を走査線ＷＳに出力し、以って保持容量Ｃ１に信号電位Ｖｓｉｇを保持すると同時に駆動トランジスタＴ５の移動度μに対する補正を信号電位Ｖｓｉｇに加える。
【００４９】
図２２に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリングトランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリングトランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動トランジスタＴ５のゲートＧに印加すると共に、駆動トランジスタＴ５のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動トランジスタＴ５の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動トランジスタＴ５の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。
【００５０】
図２２に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリングトランジスタＴ１を非導通状態にして駆動トランジスタＴ５のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動トランジスタＴ５のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。
【００５１】
この画素回路２は駆動トランジスタＴ５のソースＳに補助容量Ｃｓｕｂが接続している。この補助容量Ｃｓｕｂは移動度補正動作の制御性を改善するため、通常は駆動トランジスタＴ５のソースＳと固定電位（例えばカソード電位Ｖｃａｔ）の間に接続される。本発明ではこの補助容量Ｃｓｕｂを固定電位Ｖｃａｔではなく、制御線ＢＳに接続することで、カップリング手段としている。
【００５２】
図２３は、図２２に示した画素回路の動作説明に供するタイミングチャートである。走査線ＷＳ、給電線ＤＳ、信号線ＳＬ及び制御線ＢＳの電位変化を表してある。走査線ＷＳは高低２レベル間で切換り、サンプリングトランジスタＴ１のオンオフを制御している。給電線ＤＳは高電位Ｖｃｃと低電位Ｖｓｓとの間で切換る。信号線ＳＬは基準電位Ｖｏｆｓと信号電位Ｖｓｉｇとの間で１水平周期（１Ｈ）ごと交互に切換る。制御線ＢＳは低電位と高電位で切換る。高電位から低電位に切換ったとき、補助容量Ｃｓｕｂを介して接続ノード（駆動トランジスタＴ５のソースＳ）にマイナスカップリングを印加する。
【００５３】
図示するように前のフィールドの発光期間（１）と本フィールドの発光期間（３）との間に、非発光期間（２）が挿入されている。この非発光期間（２）には、準備期間（２１）、閾値補正期間（２２）、カップリング期間（２３）及び書き込み＋移動度補正期間（２４）が含まれている。準備期間（２１）では給電線ＤＳを介して駆動トランジスタＴ５のソースＳをＶｓｓにセットすると共に、信号線ＳＬ及びサンプリングスイッチＴ１を介して駆動トランジスタＴ５のゲートＧをＶｏｆｓにセットする。駆動トランジスタＴ５のソースＳをＶｓｓにセットすることで、発光素子ＥＬに逆バイアスが加わる。
【００５４】
次に閾値補正期間（２２）で駆動トランジスタＴ５のゲートＧをＶｏｆｓに維持したまま給電線ＤＳをＶｃｃに立上げて駆動トランジスタＴ５の閾電圧補正動作を行う。この閾電圧補正動作の結果、駆動トランジスタＴ５のソース電位が上昇し、発光素子ＥＬの逆バイアス状態が緩和することになる。
【００５５】
そこで閾電圧補正期間（２２）の後カップリング期間（２３）で制御線ＢＳを高電位から低電位に切換え、マイナスカップリングを駆動トランジスタＴ５のソースＳに入れる。制御線ＢＳから駆動トランジスタＴ５のソースＳにカップリングを入力する際、サンプリングトランジスタＴ１はオフしている。仮にサンプリングトランジスタＴ１がオンしているときにカップリングを入力すると給電線ＤＳから電流が流れ、再び閾電圧補正動作が行われてしまう。本実施形態においても、準備期間（２１）で発光素子ＥＬに与える逆バイアス量を軽減することができる。これにより発光素子ＥＬの滅点化を防ぎ高歩留を実現でいる。
【００５６】
カップリング期間（２３）の後書き込み／移動度補正期間（２４）に進む。ここでは信号線ＳＬの電位が信号電位Ｖｓｉｇに切換ったタイミングでサンプリングトランジスタＴ１をオンする。これにより、駆動トランジスタＴ５のゲートＧにＶｓｉｇが書き込まれる。この時同時に駆動トランジスタＴ５を流れる電流が保持容量Ｃ１に負帰還され、移動度補正動作が行われる。この移動度補正動作を正常に行うため、カップリング期間（２３）で駆動トランジスタＴ５のソースＳにマイナスカップリングを入れ、発光素子ＥＬをオフ状態に保持している。これにより駆動トランジスタＴ５から流れ出た電流は発光素子ＥＬを流れることなく、もっぱら保持容量Ｃ１に負帰還されるため、所望の移動度補正動作を行うことができる。
【図面の簡単な説明】
【００５７】
【図１】先行開発にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に組み込まれる画素の構成を示す回路図である。
【図３】図２に示した画素の動作説明に供するタイミングチャートである。
【図４】同じく画素の動作説明に供する模式図である。
【図５】同じく画素の動作説明に供する模式図である。
【図６】同じく画素の動作説明に供する模式図である。
【図７】同じく画素の動作説明に供する模式図である。
【図８】同じく画素の動作説明に供するグラフである。
【図９】同じく画素の動作説明に供する模式図である。
【図１０】同じく画素の動作説明に供するグラフである。
【図１１】同じく画素の動作説明に供する模式図である。
【図１２】本発明にかかる表示装置の第１実施形態を示す回路図である。
【図１３】第１実施形態の動作説明に供するタイミングチャートである。
【図１４】第１実施形態の動作説明に供する模式図である。
【図１５】同じく第１実施形態の動作説明に供する模式図である。
【図１６】同じく第１実施形態の動作説明に供する模式図である。
【図１７】同じく第１実施形態の動作説明に供する模式図である。
【図１８】同じく第１実施形態の動作説明に供する模式図である。
【図１９】同じく第１実施形態の動作説明に供する模式図である。
【図２０】同じく第１実施形態の動作説明に供する模式図である。
【図２１】本発明にかかる表示装置の第２実施形態を示すブロック図である。
【図２２】図２１に示した表示装置に組み込まれる画素の構成を示す回路図である。
【図２３】図２２に示した画素の動作説明に供するタイミングチャートである。
【図２４】従来の表示装置の一例を示す回路図である。
【図２５】図２４に示した表示装置の動作説明を示すグラフである。
【図２６】従来の表示装置の他の例を示す回路図である。
【符号の説明】
【００５８】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、６・・・バイアススキャナ、Ｔ１・・・サンプリングトランジスタ、Ｔ５・・・駆動トランジスタ、Ｃ１・・・保持容量、Ｃｓｕｂ・・・補助容量、ＥＬ・・・発光素子
【図１】
2009075408.tif 000003
【図２】
2009075408.tif 000004
【図３】
2009075408.tif 000005
【図４】
2009075408.tif 000006
【図５】
2009075408.tif 000007
【図６】
2009075408.tif 000008
【図７】
2009075408.tif 000009
【図８】
2009075408.tif 000010
【図９】
2009075408.tif 000011
【図１０】
2009075408.tif 000012
【図１１】
2009075408.tif 000013
【図１２】
2009075408.tif 000014
【図１３】
2009075408.tif 000015
【図１４】
2009075408.tif 000016
【図１５】
2009075408.tif 000017
【図１６】
2009075408.tif 000018
【図１７】
2009075408.tif 000019
【図１８】
2009075408.tif 000020
【図１９】
2009075408.tif 000021
【図２０】
2009075408.tif 000022
【図２１】
2009075408.tif 000023
【図２２】
2009075408.tif 000024
【図２３】
2009075408.tif 000025
【図２４】
2009075408.tif 000026
【図２５】
2009075408.tif 000027
【図２６】
2009075408.tif 000028