(57)【要約】【課題】ソースドライバー及びそれを含むディスプレイ装置を提供する。【解決手段】レイアウトサイズが小さく、かつ電力消費が小さいソースドライバーは、発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号と多数の階段波階調電圧信号とを生成する信号生成ブロックとチャンネルドライバーとを含む。チャンネルドライバーは、ラッチされた映像データを上位ビットと下位ビットとに分離し、多数のＰＷＭ信号のうち、下位ビットに応答して選択された何れか一つのＰＷＭ信号を用いて、多数のスイッチング信号を生成し、多数の階段波階調電圧信号のうち、上位ビットに応答して選択された何れか一つの階段波階調電圧信号を出力し、多数のスイッチング信号に応答して、何れか一つの階段波階調電圧信号に含まれた特定階調電圧レベルを出力する。【選択図】図２
2009271530.tif 000002
【特許請求の範囲】
【請求項１】
ラッチされた映像データを上位ビットと下位ビットとに分離するデータラッチと、
多数のＰＷＭ信号のうち、前記下位ビットに応答して選択された何れか一つのＰＷＭ信号を用いて、多数のスイッチング信号を生成するスイッチング信号生成回路と、
多数の階段波階調電圧信号のうち、前記上位ビットに応答して選択された何れか一つの階段波階調電圧信号を出力するデコーダと、
前記多数のスイッチング信号に応答して、前記デコーダから出力された階段波階調電圧信号に含まれた特定階調電圧レベルを出力する出力回路と、
を含むことを特徴とするソースドライバー。
【請求項２】
前記スイッチング信号生成回路は、
前記多数のＰＷＭ信号のうち、前記下位ビットに応答して選択された前記何れか一つのＰＷＭ信号を出力する選択回路と、
前記選択回路から出力されたＰＷＭ信号のレベルをシフトして、該レベルシフトされた前記多数のスイッチング信号を生成するレベルシフターと、
を含むことを特徴とする請求項１に記載のソースドライバー。
【請求項３】
前記ソースドライバーは、前記データラッチと前記デコーダとの間に接続され、前記上位ビットのそれぞれのレベルをシフトするレベルシフターをさらに含み、
前記デコーダは、前記レベルシフターによってレベルシフトされた上位ビットに応答して、前記多数の階段波階調電圧信号のうち、前記何れか一つの階段波階調電圧信号を出力することを特徴とする請求項１に記載のソースドライバー。
【請求項４】
前記出力回路は、
前記多数のスイッチング信号に応答し、前記特定階調電圧レベルに対してサンプリング−ホールディング動作を行う、キャパシタ及び多数のスイッチと、
前記サンプリング−ホールディング動作によって、前記キャパシタにホールドされた電圧を増幅する演算増幅器と、
を含むことを特徴とする請求項１に記載のソースドライバー。
【請求項５】
前記ソースドライバーは、
発振信号に基づいて生成されたデジタルコードによって、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成回路と、
多数の階調電圧を発生させる階調電圧生成器と、
前記デジタルコードによって、前記多数の階段波階調電圧信号を生成する階段波階調電圧信号生成回路と、
をさらに含み、
前記多数の階段波階調電圧信号のそれぞれは、前記多数の階調電圧のうち、前記デジタルコードによってデコードされた多数の階調電圧を含むことを特徴とする請求項１に記載のソースドライバー。
【請求項６】
前記ＰＷＭ信号生成回路は、
前記発振信号を生成する発振器と、
前記発振信号の周波数を一定の分周比で分周し、該分周された周波数を有する発振信号を生成する周波数分周器と、
前記分周された周波数を有する発振信号をカウントしてカウント結果として、前記デジタルコードを生成するコード生成器と、
前記デジタルコードに応答して、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成器と、
を含むことを特徴とする請求項５に記載のソースドライバー。
【請求項７】
前記階段波階調電圧信号生成回路は、多数のデコーダを含み、
前記多数のデコーダのそれぞれは、前記多数の階調電圧のうち対応する多数の階調電圧と前記デジタルコードとを用いて、前記デコードされた多数の階調電圧を生成することを特徴とする請求項５に記載のソースドライバー。
【請求項８】
前記階段波階調電圧信号生成回路は、
前記デジタルコードを遅延させる遅延回路と、
多数のデコーダと、
を含み、
前記多数のデコーダのそれぞれは、
前記多数の階調電圧のうち対応する多数の階調電圧と、前記遅延回路から出力されたデジタルコードとを用いて、前記デコードされた多数の階調電圧を生成することを特徴とする請求項５に記載のソースドライバー。
【請求項９】
ピクセルに接続されたデータラインを含むピクセルアレイと、
前記データラインに駆動電圧を供給するソースドライバーと、
を含み、
前記ソースドライバーは、
ラッチされた映像データを上位ビットと下位ビットとに分離するデータラッチと、
多数のＰＷＭ信号のうち、前記下位ビットに応答して選択された何れか一つのＰＷＭ信号を用いて、多数のスイッチング信号を生成するスイッチング信号生成回路と、
多数の階段波階調電圧信号のうち、前記上位ビットに応答して選択された何れか一つの階段波階調電圧信号を出力するデコーダと、
前記多数のスイッチング信号に応答して、前記デコーダから出力された階段波階調電圧信号に含まれた特定階調電圧レベルを前記駆動電圧として前記データラインに出力する出力回路と、
を含むことを特徴とするディスプレイ装置。
【請求項１０】
前記スイッチング信号生成回路は、
前記多数のＰＷＭ信号のうち、前記下位ビットに応答して選択された前記何れか一つのＰＷＭ信号を出力する選択回路と、
前記選択回路から出力されたＰＷＭ信号のレベルをシフトして、該レベルシフトされた前記多数のスイッチング信号を生成するレベルシフターと、
を含むことを特徴とする請求項９に記載のディスプレイ装置。
【請求項１１】
前記ソースドライバーは、前記データラッチと前記デコーダとの間に接続され、前記上位ビットのそれぞれのレベルをシフトするレベルシフターをさらに含み、
前記デコーダは、前記レベルシフターによってレベルシフトされた上位ビットに応答して、前記多数の階段波階調電圧信号のうち、前記何れか一つの階段波階調電圧信号を出力することを特徴とする請求項９に記載のディスプレイ装置。
【請求項１２】
前記出力回路は、
前記多数のスイッチング信号に応答して、前記特定階調電圧レベルに対してサンプリング−ホールディング動作を行う、キャパシタ及び多数のスイッチと、
前記サンプリング−ホールディング動作によって、前記キャパシタにホールドされた電圧を増幅する演算増幅器と、
を含むことを特徴とする請求項９に記載のディスプレイ装置。
【請求項１３】
前記ソースドライバーは、
発振信号に基づいて生成されたデジタルコードによって、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成回路と、
多数の階調電圧を発生させる階調電圧生成器と、
前記デジタルコードによって、前記多数の階段波階調電圧信号を生成する階段波階調電圧信号生成回路と、
をさらに含み、
前記多数の階段波階調電圧信号のそれぞれは、前記多数の階調電圧のうち、前記デジタルコードによってデコードされた多数の階調電圧を含むことを特徴とする請求項９に記載のディスプレイ装置。
【請求項１４】
前記ＰＷＭ信号生成回路は、
前記発振信号を生成する発振器と、
前記発振信号の周波数を一定の分周比で分周し、該分周された周波数を有する発振信号を生成する周波数分周器と、
前記分周された周波数を有する発振信号をカウントしてカウント結果として、前記デジタルコードを生成するカウンターと、
前記デジタルコードに応答して、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成器と、
を含むことを特徴とする請求項１３に記載のディスプレイ装置。
【請求項１５】
前記階段波階調電圧信号生成回路は、多数のデコーダを含み、
前記多数のデコーダのそれぞれは、前記多数の階調電圧のうち、対応する多数の階調電圧と前記デジタルコードとを用いて、前記デコードされた多数の階調電圧を生成することを特徴とする請求項１３に記載のディスプレイ装置。
【請求項１６】
前記階段波階調電圧信号生成回路は、
前記デジタルコードを遅延させる遅延回路と、
多数のデコーダと、
を含み、
前記多数のデコーダのそれぞれは、前記多数の階調電圧のうち対応する多数の階調電圧と前記遅延回路から出力されたデジタルコードとによって、前記デコードされた多数の階調電圧を生成することを特徴とする請求項１３に記載のディスプレイ装置。
【請求項１７】
発振信号に基づいて生成されたデジタルコードによって、多数のＰＷＭ信号と多数の階段波階調電圧信号とを生成する信号生成ブロックと、
多数のチャンネルドライバーと、
を含み、
前記多数のチャンネルドライバーのそれぞれは、ラッチされた映像データを上位ビットと下位ビットとに分離するデータラッチと、
前記多数のＰＷＭ信号のうち、前記下位ビットに応答して選択された何れか一つのＰＷＭ信号を用いて、多数のスイッチング信号を生成するスイッチング信号生成回路と、
前記多数の階段波階調電圧信号のうち、前記上位ビットに応答して選択された何れか一つの階段波階調電圧信号を出力するデコーダと、
前記多数のスイッチング信号に応答して、前記デコーダから出力された階段波階調電圧信号に含まれた特定階調電圧レベルを出力する出力回路と、を含むことを特徴とするソースドライバー。
【請求項１８】
前記信号生成ブロックは、
前記発振信号に基づいて生成された前記デジタルコードによって、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成回路と、
多数の階調電圧を発生させる階調電圧生成器と、
前記デジタルコードによって、前記多数の階段波階調電圧信号を生成する階段波階調電圧信号生成回路と、
をさらに含み、
前記多数の階段波階調電圧信号のそれぞれは、
前記多数の階調電圧のうち、前記デジタルコードによってデコードされた多数の階調電圧を含むことを特徴とする請求項１７に記載のソースドライバー。
【請求項１９】
前記ＰＷＭ信号生成回路は、
前記発振信号を生成する発振器と、
前記発振信号の周波数を一定の分周比で分周し、該分周された周波数を有する発振信号を生成する周波数分周器と、
前記分周された周波数を有する発振信号をカウントしてカウント結果として、前記デジタルコードを生成するカウンターと、
前記デジタルコードに応答して、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成器と、
を含むことを特徴とする請求項１８に記載のソースドライバー。
【請求項２０】
ディスプレイ装置に使われるソースドライバーにおいて、
データの第１部分とトラック信号とによって多数のスイッチング信号を発生させ、多数の階調電圧信号と前記データの第２部分とによってビデオ信号を発生させ、前記多数のスイッチング信号と前記ビデオ信号とによって外部ディスプレイパネルを駆動するソースライン信号を出力するチャンネルドライバーを含むことを特徴とするソースドライバー。
【請求項２１】
ディスプレイパネルと、
通信線を通じて前記ディスプレイパネルに接続されたソースドライバーと、を含み、
前記ソースドライバーは、
多数の階調電圧とトラック信号とを発生させる信号発生ブロックと、
データの第１部分とトラック信号とによって多数のスイッチング信号を発生させ、多数の階調電圧信号と前記データの第２部分とによってビデオ信号を発生させ、前記多数のスイッチング信号と前記ビデオ信号とによって外部ディスプレイパネルを駆動するソースライン信号を出力するチャンネルドライバーと、
を含むことを特徴とするディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、小さいレイアウト面積によりチャンネルとチャンネルとの間の電圧偏差を除去することができるソースドライバーと、それを含むディスプレイ装置とに関する。
【背景技術】
【０００２】
図１は、従来のディスプレイ装置１のソースドライバー５を示す概略的なブロック図である。図１を参照すれば、２６０キロバイト（＝２１８）のカラーを駆動するシステムは、ＲＧＢ（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ）のそれぞれ６ビットデジタル映像データを受信して、１８ビットソースドライバー５に映像を表示する。ソースドライバー５は、多数のチャンネルドライバーを含み、多数のチャンネルドライバーのそれぞれは、低電圧レベル（例えば、１.５Ｖ以下）で駆動されるデジタル映像データを、ＬＣＤソース駆動電圧レベル（例えば、４．５Ｖ以上）にシフトさせるために、デジタル映像データのビット数ほどのレベルシフターを必要とする。
【０００３】
例えば、一つのチャンネルドライバー（例えば、ブルー映像データ（Ｂ＿ＤＡＴＡ）を駆動するチャンネルドライバー）が６ビット映像データを駆動する場合、前記一つのチャンネルドライバーは、６個のレベルシフターを必要とする。また、６ビット映像データをアナログ信号に変換するために、ソースドライバーは６ビットデジタル−アナログ変換器を必要とする。図１には、６ビットデジタル−アナログ変換器として６４−ｔｏ−１ ＭＵＸが図示されている。
【０００４】
図１に図示されたソースドライバー５は、デジタル映像データをアナログ信号に変換するために、非常に広いレイアウトサイズを占める６４−ｔｏ−１ ＭＵＸを使う。また、図１に図示されたソースドライバーで、それぞれの６４−ｔｏ−１ ＭＵＸの出力信号をバッファリングするそれぞれの単位利得バッファ（ＡＭＰ）は、それぞれの出力ロードを駆動する。したがって、それぞれのチャンネルドライバーに具現されたそれぞれの単位利得バッファの間のオフセットが問題となる。したがって、チャンネルとチャンネルとの間には、電圧偏差（ｖｏｌｔａｇｅ  ｄｅｖｉａｔｉｏｎ）が発生する。
【０００５】
また、ＱＶＧＡ（Ｑｕａｒｔｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃ  Ａｒｒａｙ）を基準に、ソースドライバーは、７２０個（＝２４０×３）のチャンネルドライバーを必要とする。この場合、７２０個のチャンネルドライバーのレイアウトサイズは、１,８２０,１６０μｍ２（＝１６μｍ×７２０×１５８μｍ）である。これは、ソースドライバーＩＣのコスト面で深刻な問題となる。そして、チャンネル数の３倍に該当するレベルシフターと、チャンネル数に該当する６４−ｔｏ−１ ＭＵＸとの消費電力も非常に大きい。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が果たそうとする技術的な課題は、前記問題点を解決することであって、チャンネルドライバーのレイアウトサイズを減少させると同時に、チャンネルとチャンネルとの間で発生する電圧偏差を除去して電力消費を減少させることができるソースドライバーと、それを含むディスプレイ装置とを提供することである。
【課題を解決するための手段】
【０００７】
前記技術的課題を果たすソースドライバーは、ラッチされた映像データを上位ビットと下位ビットとに分離するデータラッチと、多数のＰＷＭ信号のうち、前記下位ビットに応答して選択された何れか一つのＰＷＭ信号を用いて、多数のスイッチング信号を生成するスイッチング信号生成回路と、多数の階段波階調電圧信号のうち、前記上位ビットに応答して選択された何れか一つの階段波階調電圧信号を出力するデコーダと、前記多数のスイッチング信号に応答して、前記デコーダから出力された階段波階調電圧信号の特定階調電圧レベルを出力する出力回路と、を含む。
【０００８】
前記ソースドライバーは、発振信号に基づいて生成されたデジタルコードによって、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成回路と、多数の階調電圧を発生させる階調電圧生成器と、前記デジタルコードによって、前記多数の階段波階調電圧信号を生成する階段波階調電圧信号生成回路と、をさらに含み、前記多数の階段波階調電圧信号のそれぞれは、前記多数の階調電圧のうち、前記デジタルコードによってデコードされた多数の階調電圧を含む。
【０００９】
前記ＰＷＭ信号生成回路は、前記発振信号を生成する発振器と、前記発振信号の周波数を一定の分周比で分周し、該分周された周波数を有する発振信号を生成する周波数分周器と、前記分周された周波数を有する発振信号をカウントし、カウント結果として前記デジタルコードを生成するコード生成器と、前記デジタルコードに応答して、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成器と、を含む。
【００１０】
前記階段波階調電圧信号生成回路は、多数のデコーダを含み、前記多数のデコーダのそれぞれは、前記多数の階調電圧のうち対応する多数の階調電圧と前記デジタルコードとによって、前記デコードされた多数の階調電圧を生成する。
【００１１】
前記技術的課題を果たすディスプレイ装置は、ピクセルに接続されたデータラインを含むピクセルアレイと、前記データラインに駆動電圧を供給するソースドライバーと、を含む。
【００１２】
前記ソースドライバーは、ラッチされた映像データを上位ビットと下位ビットとに分離するデータラッチと、多数のＰＷＭ信号のうち、前記下位ビットに応答して選択された何れか一つのＰＷＭ信号を用いて、多数のスイッチング信号を生成するスイッチング信号生成回路と、多数の階段波階調電圧信号のうち、前記上位ビットに応答して選択された何れか一つの階段波階調電圧信号を出力するデコーダと、前記多数のスイッチング信号に応答して、前記デコーダから出力された階段波階調電圧信号の特定階調電圧レベルを前記駆動電圧として、前記データラインに出力する出力回路と、を含む。
【００１３】
前記ソースドライバーは、発振信号に基づいて生成されたデジタルコードによって、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成回路と、多数の階調電圧を発生させる階調電圧生成器と、前記デジタルコードによって、前記多数の階段波階調電圧信号を生成する階段波階調電圧信号生成回路と、をさらに含み、前記多数の階段波階調電圧信号のそれぞれは、前記多数の階調電圧のうち、前記デジタルコードによってデコードされた多数の階調電圧を含む。
【００１４】
前記技術的課題を果たすソースドライバーは、発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号と多数の階段波階調電圧信号とを生成する信号生成ブロックと、多数のチャンネルドライバーと、を含む。
【００１５】
前記多数のチャンネルドライバーのそれぞれは、ラッチされた映像データを上位ビットと下位ビットとに分離するデータラッチと、前記多数のＰＷＭ信号のうち、前記下位ビットに応答して選択された何れか一つのＰＷＭ信号を用いて多数のスイッチング信号を生成するスイッチング信号生成回路と、前記多数の階段波階調電圧信号のうち、前記上位ビットに応答して選択された何れか一つの階段波階調電圧信号を出力するデコーダと、前記多数のスイッチング信号に応答して、前記デコーダから出力された階段波階調電圧信号の特定階調電圧レベルを出力する出力回路と、を含む。
【００１６】
前記多数のチャンネルソースドライバーのそれぞれは、前記発振信号に基づいて生成された前記デジタルコードによって、前記多数のＰＷＭ信号を生成するＰＷＭ信号生成回路と、多数の階調電圧を発生させる階調電圧生成器と、前記デジタルコードによって、前記多数の階段波階調電圧信号を生成する階段波階調電圧信号生成回路と、をさらに含み、前記多数の階段波階調電圧信号のそれぞれは、前記多数の階調電圧のうち、前記デジタルコードによってデコードされた多数の階調電圧を含む。
【発明の効果】
【００１７】
本発明のソースドライバーは、既存のソースドライバーに比べてチャンネルドライバーのレイアウトサイズを大幅に減らすことによって、ソースドライバーのレイアウトサイズも大幅に減らすことができる。また、本発明のソースドライバーは、既存のソースドライバーに比べて消費電力を大幅に減らすことができる。さらに、本発明のソースドライバーは、チャンネルとチャンネルとの間の電圧差を大幅に減らすことができる。
【００１８】
本発明の詳細な説明で引用される図面をより十分に理解するために、各図面の詳細な説明が提供される。
【図面の簡単な説明】
【００１９】
【図１】従来のソースドライバーの概略的なブロック図である。
【図２】本発明の実施形態によるソースドライバーの概略的なブロック図である。
【図３】図２に図示された信号生成ブロックの概略的なブロック図である。
【図４】図２に図示された１チャンネルドライバーの概略的なブロック図である。
【図５】４ビットグローバルガンマＤＡＣ領域を表わすグラフである。
【図６】ＰＷＭ信号のトラッキング過程を表わすグラフである。
【図７】６ビット映像データを上位２ビットと下位４ビットとに分離した表を表わす図である。
【図８】図４に図示された１ビットレベルシフターの回路図である。
【図９】サンプル／ホールドスイッチタイミング図である。
【図１０】ポジティブガンマ曲線を表わす図である。
【図１１】ネガティブガンマ曲線を表わす図である。
【図１２】図２に図示された１チャンネルドライバーのレイアウト領域を概略的に示す図である。
【図１３】本発明の実施形態によるソースドライバーの動作を表わすフローチャートである。
【発明を実施するための形態】
【００２０】
以下、添付した図面を参照して、本発明を詳しく説明する。
【００２１】
図２は、本発明の実施形態によるディスプレイ装置２００に使われるソースドライバーを示す概略的なブロック図である。携帯電話機、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ  Ｍｕｌｔｉ−ｍｅｄｉａ  Ｐｌａｙｅｒ）、ディスプレイ装置を有する端末機、ディスプレイパネルまたはディスプレイユニットを駆動する信号を発生させることができるコンピュータ装置のような移動端末機に使われるソースドライバー（または、データラインドライバー）１０は、信号生成ブロック２０、及び多数のチャンネルドライバーＲ１〜Ｒｎ、Ｇ１〜Ｇｎ、Ｂ１〜Ｂｎ４０を含む。ここで、ｎは自然数である。例えば、ソースドライバー１０が、ＱＶＧＡ（Ｑｕａｒｔｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃ  Ａｒｒａｙ）を駆動する場合、ｎは２４０である。
【００２２】
信号生成ブロック（または、グローバルブロック）２０は、発振信号に基づいて生成されたデジタルコード（４−ｂｉｔ）によって多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞と多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４とを生成する。多数のチャンネルドライバーＲ１〜Ｒｎ、Ｇ１〜Ｇｎ、Ｂ１〜Ｂｎのそれぞれは、多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞、多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４、及びデジタル映像データに応答してディスプレイパネル（図示せず）に具現された多数のソースライン（または、データライン）のそれぞれを駆動する。
【００２３】
すなわち、ディスプレイ装置２００は、ソースドライバー１０を含むことができ、相応する多数のピクセル２００ｃに接続された多数のデータラインＳを含むピクセルアレイ２００ｂを有するディスプレイパネル２００ａをさらに含む。ピクセルアレイ２００ｂは、多数のソースライン（または、多数のデータライン）Ｓ、多数のゲートライン（または、スキャンライン）Ｇ、及び前記多数のソースラインＳと前記多数のゲートラインＧとの間に接続された多数のピクセル２００ｃを含む。前記多数のピクセル２００ｃは、ディスプレイパネル２００ａのスクリーン上でディスプレイされるイメージの部分を形成する多数のカラー成分（ｃｏｍｐｏｎｅｎｔｓ）Ｒ、Ｇ、Ｂに相応する多数のカラー要素（ｅｌｅｍｅｎｔｓ）２００Ｒ、２００Ｇ、２００Ｂを有する成分を含む。
【００２４】
それぞれのチャンネルドライバーＲ１〜Ｒｎ、Ｇ１〜Ｇｎ、Ｂ１〜Ｂｎは、それぞれのソースラインＳを駆動する。したがって、ピクセルアレイ２００ｂは、映像データをディスプレイすることができる。
【００２５】
図１に図示されたソースドライバーは、多数の階調電圧をそれぞれのチャンネルドライバーに供給するために、６４個のメタルラインを必要とする。しかし、本発明の実施形態によるソースドライバー１０は、多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４を伝送するために、４個のメタルラインのみを必要とする。したがって、メタルラインをルーティングするレイアウトサイズが減少する効果がある。
【００２６】
本発明の実施形態によるソースドライバー１０は、ＴＦＴ−ＬＣＤパネル、ＰＤＰパネル、またはＯＬＥＤパネルのような平板ディスプレイパネル（ｆｌａｔ  ｄｉｓｐｌａｙｐａｎｅｌ）を駆動するディスプレイ装置駆動装置でも使われる。例えば、ソースドライバー１０がＱＶＧＡを駆動する場合、チャンネルの総数は７２０チャンネルであるので、信号生成ブロック２０は、７２０チャンネルを同時に駆動しなければならない。
【００２７】
ディスプレイ装置２００は、データをメモリに保存するとともに、前記メモリに保存されたデータを各ソースドライバー１０に出力するための多数の第１制御信号と、ディスプレイパネル２００ａに出力される多数のゲート信号に相応する多数の第２制御信号と、ディスプレイ装置２００の動作を行うために、信号発生ブロック２０及び／または他のユニットを制御するための多数の第３制御信号とを発生させるコントローラ２５０をさらに含む。
【００２８】
コントローラ２５０は、ユーザインターフェースを通じてユーザまたは有線または無線通信ラインを通じて外部から出力されたデータを受信することができる。前記データは、コントローラ２５０を通じてメモリに伝送され、前記メモリに保存されたデータは、ディスプレイパネル２００ａのスクリーン上にイメージを形成するために、ソースドライバー１０に出力される。ＯＳＤデータは、ＯＳＤイメージがディスプレイパネル２００ａのスクリーン上でイメージとしてディスプレイされるようにイメージ／ビデオデータとしてメモリに保存されることが可能である。イメージ／ビデオデータとＯＳＤデータは、ソースドライバー１０に出力されるイメージ／ビデオデータを生成するために、メモリに保存することが可能である。
【００２９】
ディスプレイパネル２００ａのスクリーン上でディスプレイされるイメージは、ＯＳＤデータに相応するＯＳＤイメージと、ビデオデータに相応するビデオイメージとの組み合わせであることが可能である。
【００３０】
ソースドライバー１０は、一つのハウジング（ｈｏｕｓｉｎｇ）内で一つのボディー（ｂｏｄｙ）内で信号生成ブロック２０、メモリ、ディスプレイパネル２００ａ、コントローラ２５０、及び外部ソース（ｓｏｕｒｃｅ）２６０のうち、少なくとも一つに形成される。しかし、本発明が、これに限定されるものではない。ソースドライバー１０は、一つのハウジング内で一つのボディー内でディスプレイパネル２００ａとともに形成され、メモリとコントローラ２５０とは、ソースドライバー１０とディスプレイパネル２００ａとの組み合わせに接続される他のハウジング内で他のボディーに形成される。
【００３１】
図３は、図２に図示された信号生成ブロックを示す概略的なブロック図である。図３を参照すれば、信号生成ブロック２０は、ＰＷＭ信号生成回路２１、階調電圧生成器３０、及び階段波階調電圧信号生成回路３１を含む。ＰＷＭ信号生成回路２１は、発振信号に基づいて生成されたデジタルコード（４−ｂｉｔ）によって多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞を生成する。階調電圧生成器３０は、多数の階調電圧Ｖ０〜Ｖ６３を発生させる。
【００３２】
階段波階調電圧信号生成回路３１は、デジタルコード（４−ｂｉｔ）によって多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４を生成する、前記多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４のそれぞれは、多数の階調電圧Ｖ０〜Ｖ６３のうち、ＰＷＭ信号生成回路２１から出力されたデジタルコード（４−ｂｉｔ）によってデコードされた多数の階調電圧Ｖ０〜Ｖ１５、Ｖ１６〜Ｖ３１、Ｖ３２〜Ｖ４７、Ｖ４８〜Ｖ６３を含む。
【００３３】
例えば、図５、図１０、または図１１に図示されているように、第１階段波階調電圧信号Ａ１は、第１群（ｇｒｏｕｐ）の階調電圧Ｖ０〜Ｖ１５を含み、第２階段波階調電圧信号Ａ２は、第２群の階調電圧Ｖ１６〜Ｖ３１を含み、第３階段波階調電圧信号Ａ３は、第３群の階調電圧Ｖ３２〜Ｖ４７を含むとともに、第４階段波階調電圧信号Ａ４は、第４群の階調電圧Ｖ４８〜Ｖ６３を含む。
【００３４】
ＰＷＭ信号生成回路２１は、発振器２３、周波数分周器２５、コード生成器２７、及びＰＷＭ信号生成器２９を含む。発振器２３は、例えば、２.０ＭＨｚの周波数を有する発振信号を発生させることができる。また、発振器２３は、１.５ＭＨｚ〜２.５ＭＨｚの周波数を有する発振信号を発生させることができる。実施形態によって、発振器２３は、水晶発振器（ｃｒｙｓｔａｌ  ｏｓｃｉｌｌａｔｏｒ）として具現することが可能である。
【００３５】
周波数分周器２５は、発振器２３によって生成された発振信号の周波数を一定の分周比で分周し、該分周された周波数を有する発振信号を生成する。例えば、前記分周比は、実数であってもよい。例えば、発振信号の周波数が２ＭＨｚである場合、分周比１に設定された周波数分周器２５は０.５μｓの周期を有する発振信号を生成し、分周比２に設定された周波数分周器２５は１.０μｓの周期を有する発振信号を生成し、分周比４に設定された周波数分周器２５は２.０μｓの周期を有する発振信号を生成する。分周比が大きいほどソースドライバー１０での消費電力は小さくなる。
【００３６】
周波数分周器２５は、分周比を設定するレジスタ（図示せず）を含む。また、周波数分周器２５は、外部のレジスタ（図示せず）に設定された分周比によって分周された周波数を有する発振信号を生成することができる。
【００３７】
カウンターとして具現可能なコード生成器２７は、周波数分周器２５によって生成された分周された周波数を有する発振信号をカウントし、カウント結果としてデジタルコード（４−ｂｉｔ）を生成する。例えば、カウンター２７は、発振信号の上昇エッジまたは下降エッジの個数をカウントし、カウント結果に相応するＫビットデジタルコードを生成することができる。ここで、Ｋは自然数であり、本明細書では、説明の便宜上、Ｋ＝４である。
【００３８】
ＰＷＭ信号生成器２９は、コード生成器２７によって生成された４ビットデジタルコード（４−ｂｉｔ）に応答して、多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞を生成する。例えば、４ビットデジタルコード（４−ｂｉｔ）が００００から１１１１まで順次に増加する場合、ＰＷＭ信号生成器２９は、図６に図示されているように、１ＬＳＢ（ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）周期でパルス幅が増加する多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞を生成する。
【００３９】
階調電圧生成器３０は、多数の階調電圧を生成する。本明細書では、説明の便宜上、６４個の階調電圧Ｖ０〜Ｖ６３を生成する抵抗ストリングが図示されている。ここで、階調電圧生成器３０は、第１電圧を受信する第１ラインと、第２電圧を受信する第２ラインとの間に接続された多数の抵抗を使って６４階調電圧Ｖ０〜Ｖ６３を生成する。
【００４０】
階段波階調電圧信号生成回路３１は、多数のデコーダ３３−１、３３−２、３３−３、３３−４と、多数のバッファ３５−１、３５−２、３５−３、３５−４とを含む。階段波階調電圧信号生成回路３１は、図９に図示された遅延Ｔｓを調節する遅延回路３７をさらに含む。遅延回路３７は、外部で設定可能な遅延Ｔｓを保存するレジスタ（図示せず）をさらに含む。したがって、遅延回路３７は、４ビットデジタルコード（４−ｂｉｔ）を構成するそれぞれのビットに該当する信号を遅延Ｔｓほど遅延させることができる。
【００４１】
第１デコーダ３３−１は、６４個の階調電圧Ｖ０〜Ｖ６３のうち第１群の階調電圧Ｖ０〜Ｖ１５を受信し、４ビットデジタルコード（４−ｂｉｔ）、または遅延回路３７によって遅延された４ビットデジタルコードによってデコードされた第１群の階調電圧Ｖ０〜Ｖ１５を含む第１階段波階調電圧信号Ａ１を出力する。例えば、４ビットデジタルコード（４−ｂｉｔ）が００００から１１１１まで順次に増加する場合、第１デコーダ３３−１は、階調電圧Ｖ０から階調電圧Ｖ１５まで順次に減少（例えば、図５または図１０に図示されているように、ポジティブガンマである場合）または増加（例えば、図５または図１１に図示されているように、ネガティブガンマである場合）する第１階段波階調電圧信号Ａ１を出力する。
【００４２】
第２デコーダ３３−２は、６４個の階調電圧Ｖ０〜Ｖ６３のうち第２群の階調電圧Ｖ１６〜Ｖ３１を受信し、４ビットデジタルコード（４−ｂｉｔ）、または遅延回路３７によって遅延された４ビットデジタルコードによって、デコードされた第２群の階調電圧Ｖ１６〜Ｖ３１を含む第２階段波階調電圧信号Ａ２を出力する。例えば、４ビットデジタルコード（４−ｂｉｔ）が００００から１１１１まで順次に増加する場合、第２デコーダ３３−２は、階調電圧Ｖ１６から階調電圧Ｖ３１まで順次に減少（例えば、図５または図１０に図示されているように、ポジティブガンマである場合）または増加（例えば、図５または図１１に図示されているように、ネガティブガンマである場合）する第２階段波階調電圧信号Ａ２を出力する。
【００４３】
第３デコーダ３３−３は、６４個の階調電圧Ｖ０〜Ｖ６３のうち第３群の階調電圧Ｖ３２〜Ｖ４７を受信し、４ビットデジタルコード、または遅延回路３７によって遅延された４ビットデジタルコードによって、デコードされた第３群の階調電圧Ｖ３２〜Ｖ４７を含む第３階段波階調電圧信号Ａ３を出力する。例えば、４ビットデジタルコード（４−ｂｉｔ）が００００から１１１１まで順次に増加する場合、第３デコーダ３３−３は、階調電圧Ｖ３２から階調電圧Ｖ４７まで順次に減少（例えば、図５または図１０に図示されているように、ポジティブガンマである場合）または増加（例えば、図５または図１１に図示されているように、ネガティブガンマである場合）する第３階段波階調電圧信号Ａ３を出力する。
【００４４】
第４デコーダ３３−４は、６４個の階調電圧Ｖ０〜Ｖ６３のうち第４群の階調電圧Ｖ４８〜Ｖ６３を受信し、４ビットデジタルコードまたは遅延回路３７によって遅延された４ビットデジタルコードによってデコードされた第４群の階調電圧Ｖ４８〜Ｖ６３を含む第４階段波階調電圧信号Ａ４を出力する。例えば、４ビットデジタルコード（４−ｂｉｔ）が００００から１１１１まで順次に増加する場合、第４デコーダ３３−４は、階調電圧Ｖ４８から階調電圧Ｖ６３まで順次に減少（例えば、図５または図１０に図示されているように、ポジティブガンマである場合）または増加（例えば、図５または図１１に図示されているように、ネガティブガンマである場合）する第４階段波階調電圧信号Ａ４を出力する。
【００４５】
多数のバッファ３５−１、３５−２、３５−３、３５−４のそれぞれは、多数のデコーダ３３−１、３３−２、３３−３、３３−４のそれぞれから出力された階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４をバッファリングする。多数のバッファ３５−１、３５−２、３５−３、３５−４のそれぞれは、単位利得バッファとして具現可能である。また、多数のバッファ３５−１、３５−２、３５−３、３５−４のそれぞれは、演算増幅器として具現可能である。前述したように、信号生成ブロック２０によって生成された多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞と多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４は、多数のチャンネルドライバーＲ１〜Ｒｎ、Ｇ１〜Ｇｎ、Ｂ１〜Ｂｎ４０のそれぞれに供給される。
【００４６】
図４は、図２に図示された１チャンネルドライバーを示す概略的なブロック図である。
【００４７】
図４を参照すれば、チャンネルドライバー４０は、データラッチ４１、スイッチング信号生成回路４３、デコーダ４９、及び出力回路５３を含む。データラッチ４１は、メモリから出力された１チャンネルに該当する映像データＤａｔａ ６ｂｉｔを受信してラッチし、該ラッチされた映像データを上位ビットＤＵ＜５：４＞と下位ビットＤＬ＜３：０＞とに分離し、該分離された上位ビットＤＵ＜５：４＞をデコーダ４９またはレベルシフター５１が具現された場合には、レベルシフター５１に出力して分離された下位ビットＤＬ＜３：０＞をスイッチング信号生成回路４３に出力する。例えば、映像データＤａｔａ.６ｂｉｔが６ビットデータである場合、データラッチ４１は、ラッチされた６ビット映像データＤａｔａ.６ｂｉｔを上位２ビットＤＵ＜５：４＞と下位４ビットＤＬ＜３：０＞とに分離することができる。
【００４８】
スイッチング信号生成回路４３は、ＰＷＭ信号生成器２９から出力された多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞のうち、下位４ビットＤＬ＜３：０＞に応答して選択された何れか一つのＰＷＭ信号ＴＰを用いて、多数のスイッチング信号Ｓ１、Ｓ２、Ｓ３を生成する。スイッチング信号生成回路４３は、多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞のうち、下位４ビットＤＬ＜３：０＞に応答して何れか一つのＰＷＭ信号ＴＰを選択する選択回路４５を含む。
【００４９】
図６に図示されているように、下位４ビットＤＬ＜３：０＞が“１０１０”である場合、選択回路４５は、“１０１０”に応答してＰＷＭ信号Ｔｒａｃｋ＜１０＞を選択するスイッチ＜１０＞がターンオン（ｔｕｒｎ−ｏｎ）されることによってＰＷＭ信号Ｔｒａｃｋ＜１０＞を出力する。例えば、下位４ビットＤＬ＜３：０＞が選択回路４５に入力された後、多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞が選択回路４５に入力されれば、選択回路４５は、下位４ビットＤＬ＜３：０＞に応答して多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞のうち、何れか一つのＰＷＭ信号を選択的に出力する。また、下位４ビットＤＬ＜３：０＞が“００００”である場合、ＰＷＭ信号Ｔｒａｃｋ＜１＞が選択され、下位４ビットＤＬ＜３：０＞が“０００１”である場合、ＰＷＭ信号Ｔｒａｃｋ＜１＞が選択され、下位４ビットＤＬ＜３：０＞が“１１１１”である場合、ＰＷＭ信号Ｔｒａｃｋ＜１５＞が選択される。
【００５０】
スイッチング信号生成回路４３は、選択回路４５から出力されたＰＷＭ信号ＴＰのレベルを増加させた後、該増加したレベルを有する多数のスイッチング信号Ｓ１、Ｓ２、Ｓ３を生成する。すなわち、選択回路４５から出力されたＰＷＭ信号のレベルは、論理レベル（例えば、１.５Ｖ以下）であって、出力回路５３に具現されたそれぞれのスイッチのスイッチング動作を制御するためには、高電圧レベル（例えば、４〜６Ｖ）が必要であるため、スイッチング信号生成回路４３は、選択回路４５から出力されたＰＷＭ信号ＴＰのレベルを、出力回路５３の制御に適したレベルにシフトアップさせるレベルアップシフター４７を必要とする。
【００５１】
図８は、図４に図示されたレベルシフターを示す回路図である。レベルシフター４７は、ラッチ／サンプリング回路５１、及び直列に接続された多数のインバータ５３、５５、５７を含む。多数のインバータ５３、５５、５７のそれぞれの動作電圧ＡＶＤＤは、論理レベル（例えば、１.５Ｖ）より高い。ラッチ／サンプリング回路５１は、入力された信号ＴＰをラッチしてサンプリングし、直列に接続された多数のインバータ５３、５５、５７のそれぞれは、図９に図示されたようなタイミングを有する多数のスイッチング信号Ｓ０、Ｓ１、Ｓ２を発生させる。
【００５２】
デコーダ４９は、上位２ビットＤＵ＜５：４＞に応答して多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４のうち、何れか一つの階段波階調電圧信号を選択的に出力する。上位２ビットＤＵ＜５：４＞が“００”、“０１”、“１０”または“１１”である場合、デコーダ４９は、第１階段波階調電圧信号Ａ１、第２階段波階調電圧信号Ａ２、第３階段波階調電圧信号Ａ３、または第４階段波階調電圧信号Ａ４を出力する。例えば、図６に図示されているように、映像データの上位２ビットＤＵ＜５：４＞が“００”である場合、デコーダ４９は、第１階段波階調電圧信号Ａ１を出力回路５３に出力する。
【００５３】
チャンネルドライバー４０は、データラッチ４１とデコーダ４９との間に接続され、上位２ビットＤＵ＜５：４＞のそれぞれのレベルをシフトアップするレベルアップシフター５１をさらに含む。すなわち、レベルアップシフター５１は、デコーダ４９に具現されたそれぞれのスイッチの動作を制御するために、上位２ビットＤＵ＜５：４＞のそれぞれのレベルをシフトアップする。したがって、デコーダ４９は、レベルアップシフター５１によって、そのレベルがシフトアップされた上位２ビットＤＵ＜５：４＞に応答して多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４のうち、何れか一つの階段波階調電圧信号を出力する。
【００５４】
出力回路５３は、キャパシタＣＨ、多数のスイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３、及び演算増幅器５５を含む。出力回路５３は、キャパシタＣＨとそれぞれのスイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３のスイッチング動作を用いてデコーダ４９から出力された階段波階調電圧信号Ｖｉｎに含まれた多数の階調電圧レベルのうち、特定階調電圧レベルに対してサンプリング−ホールディング動作を行い、前記サンプリング−ホールディング動作によってキャパシタＣＨにホールドされた電圧を演算増幅器５５を用いて増幅し、該増幅された電圧Ａｖ ｏｕｔを出力する。ここで、それぞれのスイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３は、伝送ゲートとして具現され、ＭＯＳＦＥＴとして具現することが可能である。
【００５５】
増幅された出力信号Ａｖ ｏｕｔは、スイッチＳＷ３の動作によってディスプレイパネル２２０ａのＬＣＤ負荷のようなデータラインＳにソースライン信号として伝送される。前記スイッチＳＷ３は、出力回路５３に配置される。しかし、スイッチＳＷ３は、出力回路５３の外部に、またはディスプレイパネル２００ａ内に配置することも可能である。
【００５６】
図９は、サンプル／ホールドスイッチタイミング図である。図４、図８、及び図９を参照して、出力回路５３の動作を説明すれば、次の通りである。図９に図示された遅延Ｔｓは、遅延回路３７によって調節され、Ｔｃはコード発生器２７の１−ＬＳＢ時間、または階段波階調電圧信号の１周期を表わす。前記Ｔｃが大きいほど安定された階調電圧レベルが得られる。
【００５７】
遅延Ｔ０は、インバータ４７−２と４７−３との特性によって調節される。遅延Ｔ１は、インバータ４７−４の特性によって調節される。増幅された電圧Ａｖ ｏｕｔは、スイッチＳＷ０、ＳＷ１、ＳＷ２のうち、少なくとも一つの動作によって演算増幅器５５から出力され、増幅された電圧Ａｖ ｏｕｔは、スイッチＳＷ３の動作によって出力Ｖｏｕｔとして負荷に出力される。信号Ｓ３は、図２のコントローラ２５０からスイッチＳＷ３のスイッチング信号として出力される。たとえ図９に、スイッチＳＷ３のスイッチング信号Ｓ３が連続的なオン（ｏｎ）状態のラインとして図示されているとしても、スイッチＳＷ３のスイッチング信号は、増幅された電圧Ａｖ ｏｕｔを出力Ｖｏｕｔとして負荷に選択的に伝送するために、断続的に発生することも可能である。
【００５８】
まず、第１スイッチＳＷ０のオン／オフを制御する第１スイッチング信号Ｓ０が第２レベル（例えば、ローレベル）から第１レベル（例えば、ハイレベル）に遷移すれば、第１スイッチＳＷ０はターンオンされる。したがって、演算増幅器５５の第２入力端子（例えば、（−）入力端子）の電圧Ｖｂは、基準電圧Ｇｖｒｅｆになって、キャパシタＣＨの右側プレートの電圧Ｖｂは、演算増幅器５５の供給電圧ＧＶＤＤの半分になる。その後、第２スイッチＳＷ１のオン／オフを制御する第２スイッチング信号Ｓ１が第２レベルから第１レベルに遷移すれば、第２スイッチＳＷ１はターンオンされる。したがって、第２スイッチング信号Ｓ１が第１レベルを保持する間に、階段波階調電圧信号Ｖｉｎに含まれた多数の階調電圧レベルのうち、特定階調電圧レベル、すなわち、サンプリングを所望の階調電圧レベルがキャパシタＣＨの左側プレートに充填される。
【００５９】
したがって、キャパシタＣＨには、サンプリングを所望の階調電圧レベルＶｉｎとキャパシタＣＨの右側プレートの電圧Ｖｂとの差に該当する電圧差ほど（ΔＶｉ＝Ｖｉｎ−Ｖｂ）に該当する電荷が充填される。第１スイッチング信号Ｓ０と第２スイッチング信号Ｓ１とが第１レベルから第２レベルに遷移した後、第３スイッチング信号Ｓ２が第２レベルから第１レベルに遷移する場合、演算増幅器５５の出力電圧ＶＯは“０”であるので、演算増幅器５５の第２入力端子の電圧Ｖｂは−ΔＶｉになる。この際、演算増幅器５５は、差動モードで動作するので、演算増幅器５５はキャパシタＣＨにホールドされた電圧を増幅する。
【００６０】
スイッチング信号生成回路４３によってＰＷＭ信号が選択される間に、第４スイッチング信号Ｓ３に応答してオン／オフされる第４スイッチは、演算増幅器５５によって増幅された電圧がＬＣＤ負荷、すなわち、ディスプレイパネルのソースラインへの伝送を遮断する。したがって、前記第４スイッチは、ディスプレイ装置での消費電力を減少させる役割を果たす。
【００６１】
図７は、６ビット映像データを上位２ビットと下位４ビットとに分離した表を表している。それぞれの階調電圧Ｖ０〜Ｖ６３は、上位ビットＤＵ＜５：４＞と下位ビットＤＬ＜３：０＞との組合わせによって決定される。図１０は、ポジティブガンマ曲線を表わし、図１１は、ネガティブガンマ曲線を表わす。図５、図１０、及び図１１を参照すれば、それぞれの階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４は、１６ステップ、すなわち、順次に減少する（例えば、ポジティブガンマ）または順次に増加する（例えば、ネガティブガンマ）１６個の階調電圧で構成される。
【００６２】
図１２は、図２に図示された１チャンネルドライバーのレイアウト領域を概略的に示す図面である。図１と図１２とを参照すれば、図１に図示された１チャンネルドライバーのレイアウトサイズは２,５２８μｍ２、すなわち、１６μｍ×１５８μｍであったが、本発明の実施形態による１チャンネルドライバーのレイアウトサイズ４０は、１,０５０μｍ２、すなわち、１４μｍ×７５μｍに減少することが分かる。
【００６３】
ソースドライバー１０の多数のチャンネルドライバー４０の総面積（ａｒｅａ）は、一つの半導体チップに形成される。ソースドライバー１０の多数のチャンネルドライバー４０の総面積は、互いに接続された多数の半導体チップを含むＰＣＢボード及び／または半導体チップパッケージ内に形成することが可能である。ソースドライバー１０の多数のチャンネルドライバー４０の総面積は、少なくとも一つの半導体チップを有する一つの印刷基板に形成することが可能である。
【００６４】
ソースドライバー１０の多数の要素、ディスプレイパネル２００ａの多数の要素、メモリ、及びコントローラ２５０の組合わせは、一つの半導体チップ、一つの半導体チップパッケージ、または印刷回路基板（ＰＣＢ）内に形成することが可能である。
【００６５】
チャンネルドライバー４０のレイアウト面積が減少することによって、ソースドライバー１０の面積も、ソースドライバー１０の該当する多数の要素が占める面積が最小化されるために、同様に減少する。したがって、ソースドライバー１０の多数の要素を収容する装置内の領域、またはディスプレイパネルを駆動するイメージ信号を発生させる装置の面積も減少する。
【００６６】
図１３は、本発明の実施形態によるソースドライバーの動作を表わすフローチャートである。図２から図１３を参照すれば、ソースドライバー１０の信号生成ブロック２０は、発振信号に基づいて生成されたデジタルコード（４−ｂｉｔ）によって多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞と多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４とを生成する（ステップＳ１０）。
【００６７】
ソースドライバー１０のチャンネルドライバー４０は、ラッチされた映像データを上位ビットＤＵ＜５：４＞と下位ビットＤＬ＜３：０＞とに分離する（ステップＳ２０）。ソースドライバー１０のスイッチング信号生成回路４３は、多数のＰＷＭ信号Ｔｒａｃｋ＜０：１５＞のうち、下位ビットＤＬ＜３：０＞に応答して選択された一つのＰＷＭ信号ＴＰを用いて多数のスイッチング信号Ｓ０、Ｓ１、Ｓ２を発生させる（ステップＳ３０）。
【００６８】
ソースドライバー１０のデコーダ４９は、多数の階段波階調電圧信号Ａ１、Ａ２、Ａ３、Ａ４のうち、上位ビットＤＵ＜５：４＞によって一つの階段波階調電圧信号Ｖｉｎを出力する（ステップＳ４０）。ソースドライバー１０の出力回路５３は、スイッチング信号生成回路４３から出力された多数のスイッチング信号Ｓ０、Ｓ１、Ｓ２に応答してデコーダ４９から出力された階段波階調電圧信号Ｖｉｎに含まれた多数の階調電圧のうち、特定階調電圧レベルをサンプリング−ホールディング動作を通じて増幅し、該増幅された信号をデータラインに出力する（ステップＳ５０）。
【００６９】
本発明は、図面に図示された一実施形態によって説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び等価な他の実施形態も可能であることが理解できるであろう。したがって、本発明の真の技術的保護範囲は、添付の特許請求の範囲の技術的思想によって決定されるべきである。
【産業上の利用可能性】
【００７０】
本発明の装置と方法は、ソースドライバー及びそれを含むディスプレイ装置に使われる。
【符号の説明】
【００７１】
１０  ソースドライバー
２０  信号発生ブロック
２３  発振器
３０  階調電圧発生器
２５  周波数分周器
２７  コード発生器
２９  ＰＷＭ信号発生器
４５  選択回路
４７  レベルシフター
５３  出力回路
２００  ディスプレイ装置
２５０  コントローラ
【図１】
2009271530.tif 000003
【図２】
2009271530.tif 000004
【図３】
2009271530.tif 000005
【図４】
2009271530.tif 000006
【図５】
2009271530.tif 000007
【図６】
2009271530.tif 000008
【図７】
2009271530.tif 000009
【図８】
2009271530.tif 000010
【図９】
2009271530.tif 000011
【図１０】
2009271530.tif 000012
【図１１】
2009271530.tif 000013
【図１２】
2009271530.tif 000014
【図１３】
2009271530.tif 000015