(57)【要約】【課題】高い精度で等化処理を行い得る等化装置を提供する。【解決手段】第１のデータＤａ、トレーニング用データＤｂ（以下、データＤｂ）および第２のデータＤｃの順で入力される１スロット分の受信データＤｒを記憶する第１の記憶部２と、第１のデータＤａを逆方向で読み出して後方等化処理を行って第１の等化データｙ（ｔ）を出力する判定帰還型等化器３と、第２のデータＤｃを時系列方向で読み出して前方等化処理を行って第２の等化データｙ（ｔ）を出力する判定帰還型等化器４とを備え、各等化器３，４は、受信データＤｒを遅延させる遅延回路３２，７２、並びに受信データＤｒおよび遅延された受信データＤｒをタップ利得ω（ｔ）で増幅して出力する複数のタップ３３，７３を備え、複数のタップ３３，７３におけるセンタータップ３３ｃ，７３ｃは、その前段および後段に他のタップが存在するように規定されている。【選択図】図１
2009027418.tif 000002
【特許請求の範囲】
【請求項１】
第１のデータ、トレーニング用データおよび第２のデータの順で入力される１スロット分の受信データを記憶する記憶部と、
前記記憶部に記憶されている前記受信データのうちの前記トレーニング用データを時系列方向と逆方向で読み出してトレーニングすることでタップ利得を算出し、かつ前記第１のデータを当該逆方向で読み出すと共に当該算出したタップ利得を用いて後方等化処理を行うことにより、第１の等化データを出力する第１の判定帰還型等化器と、
前記記憶部に記憶されている前記受信データのうちの前記トレーニング用データを時系列方向で読み出してトレーニングすることでタップ利得を算出し、かつ前記第２のデータを当該時系列方向で読み出すと共に当該算出したタップ利得を用いて前方等化処理を行うことにより、第２の等化データを出力する第２の判定帰還型等化器とを備えている等化装置であって、
前記第１の判定帰還型等化器および前記第２の判定帰還型等化器は、前記受信データを分数間隔で多段に遅延させる遅延回路、並びに当該受信データおよび前記遅延された各段の前記受信データを前記タップ利得で増幅して出力する複数のタップを備えたフィードフォワード部を有し、当該複数のタップにおけるセンタータップは、その前段および後段に他のタップが存在するように規定されている等化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１スロット分のデータが第１のデータ、トレーニング用データおよび第２のデータで構成される受信データを等化処理する等化装置に関するものである。
【背景技術】
【０００２】
この種の受信データに対して等化処理（データ間干渉の影響を低減して、元のデータを推定する処理）を実行する等化装置として、下記の特許文献１に開示されたデータ受信装置（等化装置）が知られている。この種の等化装置の基本形は、特許文献１における従来の技術に記載されているように、受信データを蓄える受信バッファと、受信データに含まれる同期信号（トレーニング用データ）を用いたトレーニングにより、同期信号に続く受信データの等化に使用されるタップ係数（タップ利得）の初期値を計算するフォワードトレーニング演算器と、同期信号を用いたトレーニングにより同期信号の前に入力した受信データの等化に使用されるタップ係数の初期値を計算するバックワードトレーニング演算器と、フォワードトレーニング演算器からのタップ係数（フォワードタップ係数）を用いて同期信号に続く受信データのＤＦＥ（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚｅｒ（判定帰還形等化））処理を行うフォワードトラッキング演算器と、バックワードトレーニング演算器からのタップ係数（バックワードタップ係数）を用いて同期信号の前に入力した受信データのＤＦＥ処理を行うバックワードトラッキング演算器とを備えている。
【０００３】
この場合、一般的に、ＤＦＥ処理を実行するフォワードトラッキング演算器やバックワードトラッキング演算器は、下記の非特許文献１に記載されているように、受信データを分数間隔で多段に遅延させる遅延回路、並びにこの受信データおよび遅延された各段のこの受信データをタップ利得で増幅して出力する複数のタップを備えたフィードフォワード部（ＦＦタップ）と、等化処理された受信データをシンボル間隔で多段に遅延させる遅延回路、並びにこの等化処理された受信データおよび遅延された各段のこの受信データをタップ利得で増幅して出力する複数のタップを備えたフィードバック部（ＦＢタップ）とを有している。また、フィードフォワード部（ＦＦタップ）の複数のタップにおけるセンタータップは、センタータップに入力される現在のデータ、およびこのセンタータップから見て未来のデータのみを合成し得るように、その前段（遅延回路の入力側）にのみ他のタップが存在するように規定されている。
【０００４】
このデータ受信装置では、受信データが受信バッファに蓄えられ、上記した４つの演算器の演算に随時使用される。具体的には、フォワードトレーニング演算器は、同期信号の受信期間に相当するフォワードトレーニング区間に亘って、既知の同期ワードと実際に受信したデータとの差異から回線状態を推定するトレーニングを行い、このトレーニングで得られたフォワードタップ係数をフォワードトラッキング演算器に出力する。フォワードトラッキング演算器は、同期信号に引き続いて受信したデータに対し、このフォワードタップ係数を初期値に用いて、フォワードトラッキング区間に亘って判定帰還形の適応等化処理を行って復調出力を出力する。一方、バックワードトレーニング演算器は、同期信号を受信の時間順序とは逆方向に追って行きながら、バックワードトレーニング区間に亘ってトレーニングを行い、このトレーニングで得られたバックワードタップ係数をバックワードトラッキング演算器に出力する。バックワードトラッキング演算器は、同期信号よりも前に入力しているデータに対して、このバックワードタップ係数を初期値に用いて、バックワードトラッキング区間に亘り、受信の時間順序とは逆方向から判定帰還形の適応等化処理を行って復調出力を出力する。フォワードトラッキング演算器からのフォワード復調出力と、バックワードトラッキング演算器からのバックワード復調出力とは、時分割で復調出力として出力される。したがって、このデータ受信装置によれば、同期信号に続いて入力した受信データ、および同期信号の前に入力した受信データのそれぞれに対して等化処理が施されて、質の高い受信が可能となる。
【０００５】
一例として、２波モデル（直接波ａ（ｔ）と、その遅延波α×ｅｊθ×ａ（ｔ−Ｔｓ）：ここで、αは振幅係数、θは直接波に対する遅延波の位相差、Ｔｓは直接波からの遅延時間をそれぞれ示す）を例に挙げて等化装置について説明する。上記した従来の構成に基づくこの２波モデルに対応する等化装置は、一般的に、図８に示すように、判定帰還型等化器１０３，１０４を備えた等化装置１０１となる。なお、後述する本発明における信号検出装置１の各構成要素に対応する構成要素については、同一の符号を付して説明を省略する。この等化装置１０１では、同図に示すように、判定帰還型等化器１０３のフィードフォワード部２１では、第１のデータＤａおよびトレーニング用データＤｂを時系列方向とは逆方向で読み出すと共に、一例として５つのタップ３３ａ〜３３ｅのうちのタップ利得がω０（ｔ）のタップ３３ｅがセンタータップに規定されている。このため、タップ３３ｅに入力されるデータをｘ（ｔ）としたときには、タップ３３ｅを基準として前段に配設された他のタップ３３ａ〜３３ｄには、ｘ（ｔ）を基準として過去のデータとなるｘ（ｔ−２×Ｔｓ），ｘ（ｔ−１．５×Ｔｓ），ｘ（ｔ−Ｔｓ），ｘ（ｔ−Ｔｓ／２）が入力される。一方、フィードバック部２２は、遅延波の直接波に対する遅延時間が１シンボル分（Ｔｓ）であるため、１つのタップ４３を備え、入力したｙ１（ｔ）をシンボル間隔（遅延時間：Ｔｓ）で遅延させて信号ｙ１（ｔ＋Ｔｓ）として出力する。
【０００６】
また、図８に示すように、判定帰還型等化器１０４のフィードフォワード部６１では、第２のデータＤｃおよびトレーニング用データＤｂを時系列方向で読み出すと共に、一例として５つのタップ７３ａ〜７３ｅのうちのタップ利得がω０（ｔ）のタップ７３ｅがセンタータップに規定されている。このため、タップ７３ｅに入力されるデータをｘ（ｔ）としたときには、タップ７３ｅを基準として前段に配設された他のタップ７３ａ〜７３ｄには、ｘ（ｔ）を基準として未来のデータとなるｘ（ｔ＋２×Ｔｓ），ｘ（ｔ＋１．５×Ｔｓ），ｘ（ｔ＋Ｔｓ），ｘ（ｔ＋Ｔｓ／２）が入力される。一方、フィードバック部６２は、遅延波の直接波に対する遅延時間が１シンボル分（Ｔｓ）であるため、１つのタップ８３を備え、入力したｙ１（ｔ）をシンボル間隔（遅延時間：Ｔｓ）で遅延させて信号ｙ１（ｔ−Ｔｓ）として出力する。
【０００７】
この等化装置１０１では、まず、第１の記憶部２が、第１のデータＤａ、トレーニング用データＤｂおよび第２のデータＤｃの順で入力される１スロット分の受信データＤｒを記憶する。次いで、判定帰還型等化器１０３が、第１の記憶部２に記憶されているトレーニング用データＤｂを用いてトレーニングを実行することにより、そのフィードフォワード部２１およびフィードバック部２２の各タップ３３ａ〜３３ｅ，４３の各タップ利得ω−４（ｔ）〜ω０（ｔ），ω＋１（ｔ）（以下、特に区別しないときには「タップ利得ω（ｔ）」ともいう）を算出する。また、判定帰還型等化器１０４も、第１の記憶部２に記憶されているトレーニング用データＤｂを用いてトレーニングを実行することにより、そのフィードフォワード部６１およびフィードバック部６２の各タップ７３ａ〜７３ｅ，８３の各タップ利得ω＋４（ｔ）〜ω０（ｔ），ω−１（ｔ）を算出する。
【０００８】
続いて、等化装置１０１では、各判定帰還型等化器１０３，１０４が、算出された各ω−４（ｔ）〜ω０（ｔ），ω＋１（ｔ），ω＋４（ｔ）〜ω０（ｔ），ω−１（ｔ）を利用して、第１の記憶部２に記憶されている第１のデータＤａおよび第２のデータＤｃに対する等化処理を実行して、元（送信時）の第１のデータＤａおよび第２のデータＤｃを推定して、第２の記憶部７に記憶させる。これにより、受信データＤｒに対する等化処理が完了する。
【特許文献１】特開平９−１８６６３４号公報（第３頁、第７−８図）
【非特許文献１】三瓶政一著、「基礎からシステム設計まで  ディジタルワイヤレス伝送技術」、株式会社ピアソン・エデュケーション、ｐ．１６７−１７１
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、この等化装置１０１には、以下の問題点がある。すなわち、前方等化処理を行う判定帰還型等化器１０４においては、図９に示すように、トレーニングにおいて、等化されたトレーニング用データＤｂに対する信号ｙ（ｔ）と、トレーニングデータ出力部５４から出力されるトレーニング用データＤｂとの誤差（誤差推定部５２から出力される誤差信号ｅ（ｔ）の値）をゼロにできるタップ利得ω（ｔ）（タップ８３のタップ利得ω（ｔ）を−α×ｅｊθとし、タップ７３ｅのタップ利得ω（ｔ）を１とする）を算出することができ、この結果、第２のデータＤｃに対する等化処理を誤差の発生の極めて少ない状態で実行できる。ところが、後方等化処理を行う判定帰還型等化器１０３においては、図１０に示すように、トレーニングにおいて、等化されたトレーニング用データＤｂに対する信号ｙ（ｔ）と、トレーニングデータ出力部１４から出力されるトレーニング用データＤｂとの誤差（誤差推定部１２から出力される誤差信号ｅ（ｔ）の値）をゼロにできるタップ利得ω（ｔ）を算出することができない。具体的には、センタータップ３３ｅのタップ利得ω（ｔ）を１とし、タップ３３ｃのタップ利得ω（ｔ）を（−α×ｅｊθ）とし、タップ３３ａのタップ利得ω（ｔ）を（α×ｅｊθ）とすると共に、他のタップ利得を０とすることにより、上記誤差を最小にできるものの、（α×ｅｊθ）３×ａ（ｔ−３．０×Ｔｓ）という誤差（誤差信号ｅ（ｔ））が発生する。したがって、この等化装置１０１には、受信データＤｒに含まれている第１のデータＤａに対する等化処理を誤差の発生の少ない状態で実行することが困難であり、等化処理の精度が低いという問題点が存在している。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであり、高い精度で等化処理を行い得る等化装置を提供することを主目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく請求項１記載の等化装置は、第１のデータ、トレーニング用データおよび第２のデータの順で入力される１スロット分の受信データを記憶する記憶部と、前記記憶部に記憶されている前記受信データのうちの前記トレーニング用データを時系列方向と逆方向で読み出してトレーニングすることでタップ利得を算出し、かつ前記第１のデータを当該逆方向で読み出すと共に当該算出したタップ利得を用いて後方等化処理を行うことにより、第１の等化データを出力する第１の判定帰還型等化器と、前記記憶部に記憶されている前記受信データのうちの前記トレーニング用データを時系列方向で読み出してトレーニングすることでタップ利得を算出し、かつ前記第２のデータを当該時系列方向で読み出すと共に当該算出したタップ利得を用いて前方等化処理を行うことにより、第２の等化データを出力する第２の判定帰還型等化器とを備えている等化装置であって、前記第１の判定帰還型等化器および前記第２の判定帰還型等化器は、前記受信データを分数間隔で多段に遅延させる遅延回路、並びに当該受信データおよび前記遅延された各段の前記受信データを前記タップ利得で増幅して出力する複数のタップを備えたフィードフォワード部を有し、当該複数のタップにおけるセンタータップは、その前段および後段に他のタップが存在するように規定されている。
【発明の効果】
【００１２】
以上のように、請求項１記載の等化装置では、第１の判定帰還型等化器および第２の判定帰還型等化器が、受信データを分数間隔で多段に遅延させる遅延回路、並びに受信データおよび遅延された各段の受信データをタップ利得で増幅して出力する複数のタップを備えたフィードフォワード部を有し、複数のタップにおけるセンタータップは、その前段および後段に他のタップが存在するように規定されている。したがって、この等化装置によれば、トレーニングにおいて、各トレーニングデータ出力部から出力される既知のトレーニング用データと、受信データに含まれているトレーニング用データとの誤差が最も小さく（好ましくは、ゼロに）なるように、各フィードフォワード部の各タップに対するタップ利得を設定することができるため、受信データの中に含まれている第１のデータおよび第２のデータに対して高い精度で等化処理を実行できる結果、この第１のデータおよび第２のデータを正確に推定することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明に係る等化装置の最良の形態について説明する。
【００１４】
図１に示すように、等化装置１は、第１の記憶部２、２つの判定帰還型等化器３，４、書込部５，６および第２の記憶部７を備え、第１のデータＤａ、トレーニング用データＤｂおよび第２のデータＤｃの順で入力される１スロット分の受信データＤｒに含まれている第１のデータＤａおよび第２のデータＤｃを正確に推定して出力し得るように構成されている。以下では、判定帰還型等化器の動作説明において一般的に用いられる２波モデルを例に挙げて説明する。ここで、２波とは、直接波ａ（ｔ）と、その遅延波α×ｅｊθ×ａ（ｔ−Ｔｓ）を意味するものとする。なお、遅延波の遅延時間Ｔｓは、１シンボル長と同じであるものとする。
【００１５】
第１の記憶部２は、本発明における記憶部であって、第１のデータＤａ、トレーニング用データＤｂおよび第２のデータＤｃの順で等化装置１に入力される１スロット分の受信データＤｒを、図１に示すように時系列に記憶する。なお、第１の記憶部２を第２の記憶部７と同じメモリで構成してもよいし、異なるメモリで構成することもできる。
【００１６】
判定帰還型等化器３は、本発明における第１の判定帰還型等化器であって、図１に示すように、後方等化フィルタ部として機能する等化フィルタ部１１、誤差推定部１２、タップ利得制御部１３、トレーニングデータ出力部１４、データ判定部１５および切替部１６を備えている。
【００１７】
等化フィルタ部１１は、フィードフォワード部（いわゆるＦＦタップ）２１、フィードバック部（いわゆるＦＢタップ）２２および合成部２３を備えている。この場合、フィードフォワード部２１は、直列に接続された複数（本例では一例として４つ）の遅延素子（遅延時間：Ｔｓ／２）３１ａ，３１ｂ，３１ｃ，３１ｄ（以下、特に区別しないときには「遅延素子３１」ともいう）で構成された遅延回路３２、並びに遅延回路３２の入力部および各遅延素子３１の出力部にそれぞれ接続された複数（遅延素子３１の数よりも１だけ大きな数）のタップ３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ（以下、特に区別しないときには「タップ３３」ともいう）を備えている。遅延回路３２は、受信データＤｒ（詳細には、そのうちの第１のデータＤａおよびトレーニング用データＤｂ）を時系列方向とは逆方向で読み出すと共に、各遅延素子３１において分数間隔（Ｔｓ／２）で多段（本例では４段）に遅延させる。ここで、分数間隔とは、各タップ３３の間隔、つまり各遅延素子３１の遅延時間を、Ｔｓ／ｐ（ｐは２以上の整数。本例では一例としてｐ＝２としている）のように１シンボル長Ｔｓのｐ分の一に規定することを意味する。各タップ３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅは、受信データＤｒおよび遅延回路３２の各遅延素子３１の出力信号を、それぞれに設定されたタップ利得ω−２（ｔ），ω−１（ｔ），ω０（ｔ），ω＋１（ｔ），ω＋２（ｔ）で増幅して出力する。
【００１８】
本例のフィードフォワード部２１では、一例として、第１のデータＤａおよびトレーニング用データＤｂを時系列方向とは逆方向で読み出すと共に、タップ利得がω０（ｔ）のタップ３３ｃ（複数のタップの中央（この例では、５つのタップ３３ａ〜３３ｅの中央）に配設されたタップ）がセンタータップに規定されている。このため、タップ３３ｃに入力されるデータをｘ（ｔ）としたときには、タップ３３ｃを基準として前段に配設された他のタップ３３ａ，３３ｂには、ｘ（ｔ）を基準として過去のデータとなるｘ（ｔ−Ｔｓ），ｘ（ｔ−Ｔｓ／２）が入力され、一方、タップ３３ｃを基準として後段に配設された他のタップ３３ｄ，３３ｅには、ｘ（ｔ）を基準として未来のデータとなるｘ（ｔ＋Ｔｓ／２），ｘ（ｔ＋Ｔｓ）が入力される。したがって、タップ３３ｃは現在のデータであるｘ（ｔ）をタップ利得ω０（ｔ）で増幅して出力し、タップ３３ａ，３３ｂは過去のデータであるｘ（ｔ−Ｔｓ），ｘ（ｔ−Ｔｓ／２）をタップ利得ω−２（ｔ），ω−１（ｔ）でそれぞれ増幅して出力し、タップ３３ｄ，３３ｅは未来のデータであるｘ（ｔ＋Ｔｓ／２），ｘ（ｔ＋Ｔｓ）をタップ利得ω＋１（ｔ），ω＋２（ｔ）でそれぞれ増幅して出力する。この構成により、フィードフォワード部２１では、センタータップ３３ｃとタップ３３ｅとの間の遅延時間が、後述するフィードバック部２２におけるタップ４３の遅延時間Ｔｓと同一に設定されている。
【００１９】
一方、フィードバック部２２は、１つの遅延素子（遅延時間：Ｔｓ）４１で構成された遅延回路４２、および遅延回路４２の出力部（本例では遅延素子４１の出力部でもある）に接続されたタップ４３を備えている。本例では、上記のように遅延波の遅延時間が１シンボル長Ｔｓであるとして、遅延波の最大遅延時間を１シンボル長Ｔｓとしたことにより（１シンボル長を超える遅延時間の遅延波を含まないとしたことにより）、遅延回路４２は１つの遅延素子（遅延時間：Ｔｓ）４１で構成されている。遅延回路４２は、トレーニング動作時には切替部１６によって切替選択されたトレーニングデータ出力部１４から出力されるトレーニング用データＤｂを、また、第１のデータＤａの等化処理時には切替部１６によって切替選択されたデータ判定部１５から出力される信号を信号ｙ１（ｔ）として入力する。この場合、上記したように、フィードフォワード部２１が第１のデータＤａおよびトレーニング用データＤｂを時系列方向とは逆方向で読み出す結果、ｙ１（ｔ）のデータ配列も時系列方向とは逆方向となる。このため、遅延回路４２は、入力したｙ１（ｔ）をシンボル間隔（遅延時間：Ｔｓ）で遅延させて信号ｙ１（ｔ＋Ｔｓ）として出力する。タップ４３は、遅延回路４２の出力信号を、設定されたタップ利得ω＋３（ｔ）で増幅して出力する。合成部２３は、フィードフォワード部２１の各タップ３３およびフィードバック部２２のタップ４３から出力される信号を合成して、信号ｙ（ｔ）として出力する。
【００２０】
誤差推定部１２は、合成部２３から出力される信号ｙ（ｔ）と切替部１６から出力される信号ｙ１（ｔ）の誤差（等化誤差）を計算して、誤差信号ｅ（ｔ）として出力する。タップ利得制御部１３は、所定のタップ利得更新アルゴリズム（例えばＲＬＳ（  Ｒｅｃｕｒｓｉｖｅ  Ｌｅａｓｔ  Ｓｑｕａｒｅｓ  ）アルゴリズムやＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）アルゴリズム）により、誤差信号ｅ（ｔ）および各遅延回路３２，４２の各出力信号（タップへの各入力信号）ｕ（ｔ）に基づいて、誤差信号ｅ（ｔ）の値が最小となるように各タップ３３、タップ４３のタップ利得ω−２（ｔ）〜ω＋３（ｔ）を設定する。トレーニングデータ出力部１４は、トレーニング動作において、トレーニング用データＤｂと同じデータを時系列方向と逆方法で出力する。データ判定部１５は、閾値判定により、信号ｙ（ｔ）を推定（判定）して出力する。切替部１６は、トレーニング動作時にはトレーニングデータ出力部１４から出力されるトレーニング用データＤｂを、また、第１のデータＤａの等化処理時にはデータ判定部１５から出力される信号（本発明における第１の等化データ）を信号ｙ１（ｔ）として出力する。
【００２１】
判定帰還型等化器４は、本発明における第２の判定帰還型等化器であって、図１に示すように、前方等化フィルタ部として機能する等化フィルタ部５１、誤差推定部５２、タップ利得制御部５３、トレーニングデータ出力部５４、データ判定部５５および切替部５６を備えている。
【００２２】
等化フィルタ部５１は、フィードフォワード部（いわゆるＦＦタップ）６１、フィードバック部（いわゆるＦＢタップ）６２および合成部６３を備えている。この場合、フィードフォワード部６１は、直列に接続された複数（本例では一例として４つ）の遅延素子（遅延時間：Ｔｓ／２）７１ａ，７１ｂ，７１ｃ，７１ｄ（以下、特に区別しないときには「遅延素子７１」ともいう）で構成された遅延回路７２、並びに遅延回路７２の入力部および各遅延素子７１の出力部にそれぞれ接続された複数（遅延素子７１の数よりも１だけ大きな数）のタップ７３ａ，７３ｂ，７３ｃ，７３ｄ，７３ｅ（以下、特に区別しないときには「タップ７３」ともいう）を備えている。遅延回路７２は、受信データＤｒ（詳細には、そのうちの第２のデータＤｃおよびトレーニング用データＤｂ）を入力すると共に、各遅延素子７１において分数間隔（Ｔｓ／２）で多段（本例では４段）に遅延させる。各タップ７３ａ，７３ｂ，７３ｃ，７３ｄ，７３ｅは、受信データＤｒおよび遅延回路７２の各遅延素子７１の出力信号を、それぞれに設定されたタップ利得ω＋２（ｔ），ω＋１（ｔ），ω０（ｔ），ω−１（ｔ），ω−２（ｔ）で増幅して出力する。
【００２３】
本例のフィードフォワード部６１では、一例として、第２のデータＤｃおよびトレーニング用データＤｂを時系列方向で入力すると共に、タップ利得がω０（ｔ）のタップ７３ｃ（複数のタップの中央（この例では、５つのタップ７３ａ〜７３ｅの中央）に配設されたタップ）がセンタータップに規定されている。このため、タップ７３ｃに入力されるデータをｘ（ｔ）としたときには、タップ７３ｃを基準として前段に配設された他のタップ７３ａ，７３ｂには、ｘ（ｔ）を基準として未来のデータとなるｘ（ｔ＋Ｔｓ），ｘ（ｔ＋Ｔｓ／２）が入力され、一方、タップ７３ｃを基準として後段に配設された他のタップ７３ｄ，７３ｅには、ｘ（ｔ）を基準として過去のデータとなるｘ（ｔ−Ｔｓ／２），ｘ（ｔ−Ｔｓ）が入力される。したがって、タップ７３ｃは現在のデータであるｘ（ｔ）をタップ利得ω０（ｔ）で増幅して出力し、タップ７３ａ，７３ｂは未来のデータであるｘ（ｔ＋Ｔｓ），ｘ（ｔ＋Ｔｓ／２）をタップ利得ω＋２（ｔ），ω＋１（ｔ）でそれぞれ増幅して出力し、タップ７３ｄ，７３ｅは過去のデータであるｘ（ｔ−Ｔｓ／２），ｘ（ｔ−Ｔｓ）をタップ利得ω−１（ｔ），ω−２（ｔ）でそれぞれ増幅して出力する。この構成により、フィードフォワード部６１では、センタータップ７３ｃとタップ７３ｅとの間の遅延時間が、後述するフィードバック部６２におけるタップ８３の遅延時間Ｔｓと同一に設定されている。
【００２４】
一方、フィードバック部６２は、１つの遅延素子（遅延時間：Ｔｓ）８１で構成された遅延回路８２、および遅延回路８２の出力部（本例では遅延素子８１の出力部でもある）に接続されたタップ８３を備えている。本例では、上記のように遅延波の遅延時間が１シンボル長Ｔｓであるとして、遅延波の最大遅延時間を１シンボル長Ｔｓとしたことにより（１シンボル長を超える遅延時間の遅延波を含まないとしたことにより）、遅延回路８２は１つの遅延素子（遅延時間：Ｔｓ）８１で構成されている。遅延回路８２は、トレーニング動作時には切替部５６によって切替選択されたトレーニングデータ出力部５４から出力されるトレーニング用データＤｂを、また、第２のデータＤｃの等化処理時には切替部５６によって切替選択されたデータ判定部５５から出力される信号を信号ｙ１（ｔ）として入力する。この場合、上記したように、フィードフォワード部６１が第２のデータＤｃおよびトレーニング用データＤｂを時系列方向で入力する結果、ｙ１（ｔ）のデータ配列も時系列方向となる。このため、遅延回路８２は、入力したｙ１（ｔ）をシンボル間隔（遅延時間：Ｔｓ）で遅延させて信号ｙ１（ｔ−Ｔｓ）として出力する。
【００２５】
誤差推定部５２は、合成部６３から出力される信号ｙ（ｔ）と切替部５６から出力される信号ｙ１（ｔ）の誤差（等化誤差）を計算して、誤差信号ｅ（ｔ）として出力する。タップ利得制御部５３は、タップ利得制御部１３と同じアルゴリズムにより、誤差信号ｅ（ｔ）および各遅延回路７２，８２の各出力ｕ（ｔ）に基づいて、誤差信号ｅ（ｔ）が最小となるように各タップ７３、タップ８３のタップ利得ω＋２（ｔ）〜ω−３（ｔ）を設定する。トレーニングデータ出力部５４は、トレーニング動作において、トレーニング用データＤｂと同じデータを時系列方向で出力する。データ判定部５５は、閾値判定により、信号ｙ（ｔ）を推定して出力する。切替部５６は、トレーニング動作時にはトレーニングデータ出力部５４から出力されるトレーニング用データＤｂを、また、第２のデータＤｃの等化処理時にはデータ判定部５５から出力される信号（本発明における第２の等化データ）を信号ｙ１（ｔ）として出力する。
【００２６】
書込部５は、判定帰還型等化器３が第１のデータＤａに対する等化処理（後方等化処理）を行って出力する信号ｙ１（ｔ）についてのデータ（本発明における第１の等化データ）を入力すると共に、第２の記憶部７における所定の記憶エリアに時系列方向と逆方向で、等化によって得られた第１のデータＤａとして記憶させる。書込部６は、判定帰還型等化器４が第２のデータＤｃに対する等化処理（前方等化処理）を行って出力する信号ｙ１（ｔ）についてのデータ（本発明における第２の等化データ）を入力すると共に、第２の記憶部７における所定の記憶エリアに時系列方向で、等化によって得られた第２のデータＤｃとして記憶させる。本例では、一例として図１に示すように、等化によって得られた第１のデータＤａおよび第２のデータＤｃは第２の記憶部７の所定の記憶エリアに連続した状態で記憶される。
【００２７】
次に、等化装置１の全体的な動作について、図面を参照して説明する。
【００２８】
等化装置１では、最初に、第１の記憶部２に記憶される受信データＤｒ中に含まれているトレーニング用データＤｂを使用して各等化フィルタ部１１，５１がトレーニングを実行することにより、等化フィルタ部１１は各タップ利得ω−２（ｔ）〜ω＋３（ｔ）を算出して各タップ３３，４３に設定し、等化フィルタ部５１は各タップ利得ω＋２（ｔ）〜ω−３（ｔ）を算出して各タップ７３，８３に設定する。
【００２９】
このトレーニングの実行中においては、等化フィルタ部１１，５１では、切替部１６，５６が、各トレーニングデータ出力部１４，５４から出力されるトレーニング用データ（受信データＤｒに含まれているトレーニング用データＤｂについての既知のデータ）を信号ｙ１（ｔ）として、各フィードバック部２２，６２の遅延回路４２，８２に出力すると共に、各誤差推定部１２，５２に出力する。また、各誤差推定部１２，５２は、対応する合成部２３，６３から出力される信号ｙ（ｔ）と、対応する切替部１６，５６から出力される信号ｙ１（ｔ）（トレーニングの実行中はトレーニング用データ）との誤差（等化誤差）を計算して、誤差信号ｅ（ｔ）として出力する。各タップ利得制御部１３，５３は、共通のアルゴリズムにより、対応する誤差信号ｅ（ｔ）および対応する各ｕ（ｔ）に基づいて、誤差信号ｅ（ｔ）が最小となるように対応する各タップ３３，４３，７３，８３のタップ利得ω−２（ｔ）〜ω＋３（ｔ），ω＋２（ｔ）〜ω−３（ｔ）を設定する。
【００３０】
この場合、この等化装置１では、フィードフォワード部２１における複数のタップ３３ａ〜３３ｅのうちの中央に配設されたタップ３３ｃがセンタータップに規定されている。このため、トレーニングの実行により、等化フィルタ部１１のタップ利得制御部１３が、図２に示すように、各タップ４３，３３ａ〜３３ｅのタップ利得ω＋３（ｔ），ω−２（ｔ）〜ω＋２（ｔ）を算出して、各タップ４３，３３ａ〜３３ｅに適用する（タップ４３のタップ利得ω（ｔ）を−１／（α×ｅｊθ）とし、タップ３３ｅのタップ利得ω（ｔ）を＋１／（α×ｅｊθ）とし、他のタップのタップ利得ω（ｔ）を０とする）ことにより、信号ｙ（ｔ）がａ（ｔ）となる結果、誤差推定部１２において検出している誤差（誤差信号ｅ（ｔ）：合成部２３から出力される信号ｙ（ｔ）（トレーニング用データＤｂ）と、トレーニングデータ出力部１４から出力されるトレーニング用データＤｂとの間の差）をゼロにすることができる。また、フィードフォワード部６１においても、複数のタップ７３ａ〜７３ｅのうちの中央に配設されたタップ７３ｃがセンタータップに規定されている。このため、トレーニングの実行により、等化フィルタ部５１のタップ利得制御部５３が、図３に示すように、各タップ８３，７３ａ〜７３ｅのタップ利得ω−３（ｔ），ω＋２（ｔ）〜ω−２（ｔ）を算出して、各タップ８３，７３ａ〜７３ｅに適用する（タップ８３のタップ利得ω（ｔ）を−α×ｅｊθとし、タップ７３ｃのタップ利得ω（ｔ）を＋１とし、他のタップのタップ利得ω（ｔ）を０とする）ことにより、信号ｙ（ｔ）がａ（ｔ）となる結果、合成部６３から出力される信号ｙ（ｔ）（トレーニング用データＤｂ）と、トレーニングデータ出力部５４から出力されるトレーニング用データＤｂとの間の誤差をゼロにすることができる。
【００３１】
次いで、等化装置１では、切替部１６，５６が、トレーニング用データＤｂの出力に代えて、各データ判定部１５，５５から出力される信号を信号ｙ１（ｔ）として出力する動作を開始する。また、等化フィルタ部１１は、第１の記憶部２に記憶されているトレーニング用データＤｂの読み出し動作に代えて、第１のデータＤａの読み出し動作（時系列方向と逆方向での読み出し動作）を開始し、また等化フィルタ部５１も、第１の記憶部２に記憶されているトレーニング用データＤｂの読み出し動作に代えて、第２のデータＤｃの読み出し動作（時系列方向での読み出し動作）を開始する。また、各タップ４３，３３ａ〜３３ｅおよび各８３，７３ａ〜７３ｅは、上記のトレーニングにおいて各タップ利得制御部１３，５３で算出された各タップ利得ω＋３（ｔ），ω−２（ｔ）〜ω＋２（ｔ）および各タップ利得ω−３（ｔ），ω＋２（ｔ）〜ω−２（ｔ）で、入力したｕ（ｔ）を増幅して各合成部２３，６３に出力する。また、各データ判定部１５，５５は、各合成部２３，６３から出力される信号ｙ（ｔ）に対して閾値判定を行い、それぞれ信号ｙ１（ｔ）を推定して出力し（信号ｙ（ｔ）を等化して信号ｙ１（ｔ）を出力し）、最後に、各書込部５，６が、各判定帰還型等化器３，４から出力される等化された信号ｙ１（ｔ）を第２の記憶部７の対応する記憶領域に記憶させる。これにより、等化装置１による受信データＤｒに対する等化処理が完了する。この場合、等化装置１では、上記したように、トレーニングにおいて、合成部６３から出力される信号ｙ（ｔ）（トレーニング用データＤｂ）と、トレーニングデータ出力部５４から出力されるトレーニング用データＤｂとの間の誤差をゼロにすることができるタップ利得ω＋３（ｔ），ω−２（ｔ）〜ω＋２（ｔ）、およびタップ利得ω−３（ｔ），ω＋２（ｔ）〜ω−２（ｔ）が算出されるため、第１の記憶部２に記憶されている受信データＤｒの第１のデータＤａおよび第２のデータＤｃが極めて正確に判定されて、第２の記憶部７に記憶される。
【００３２】
また、この等化装置１では、直接波ａ（ｔ）の成分と、その遅延波α×ｅｊθ×ａ（ｔ−Ｔｓ／２）の成分とを含む受信データＤｒに対しても、上記した直接波ａ（ｔ）の成分と、その遅延波α×ｅｊθ×ａ（ｔ−Ｔｓ）の成分とを含む受信データＤｒについての等化処理と同様にして、トレーニングにより、等化フィルタ部１１のタップ利得制御部１３が、図４に示すように、タップ４３，３３ａ〜３３ｅに対するタップ利得ω＋３（ｔ），ω−２（ｔ）〜ω＋２（ｔ）を算出して、各タップ４３，３３ａ〜３３ｅに適用する（タップ４３のタップ利得ω（ｔ）を１／（α×ｅｊθ）２とし、タップ３３ｅのタップ利得ω（ｔ）を−１／（α×ｅｊθ）２とし、タップ３３ｄのタップ利得ω（ｔ）を＋１／（α×ｅｊθ）とし、他のタップのタップ利得ω（ｔ）を０とする）と共に、等化フィルタ部５１のタップ利得制御部５３が、図５に示すように、タップ８３，７３ａ〜７３ｅに対するタップ利得ω−３（ｔ），ω＋２（ｔ）〜ω−２（ｔ）を算出して、各タップ８３，７３ａ〜７３ｅに適用する（タップ８３のタップ利得ω（ｔ）を（α×ｅｊθ）２とし、タップ７３ｄのタップ利得ω（ｔ）を−α×ｅｊθとし、タップ７３ｃのタップ利得ω（ｔ）を＋１とし、他のタップのタップ利得ω（ｔ）を０とする）。これにより、信号ｙ（ｔ）が共にａ（ｔ）となる結果、合成部２３から出力される信号ｙ（ｔ）（トレーニング用データＤｂ）と、トレーニングデータ出力部１４から出力されるトレーニング用データＤｂとの間の誤差、および合成部６３から出力される信号ｙ（ｔ）（トレーニング用データＤｂ）と、トレーニングデータ出力部５４から出力されるトレーニング用データＤｂとの間の誤差をゼロにすることができる。したがって、この等化装置１では、直接波ａ（ｔ）の成分と、その遅延波α×ｅｊθ×ａ（ｔ−Ｔｓ／２）の成分とを含む受信データＤｒに対しても、その中に含まれている第１のデータＤａおよび第２のデータＤｃが極めて正確に推定（判定）されて、第２の記憶部７に記憶される。
【００３３】
一方、直接波ａ（ｔ）の成分と、その遅延波α×ｅｊθ×ａ（ｔ−Ｔｓ／２）の成分とを含む受信データＤｒに対して従来の等化装置１０１では、判定帰還型等化器１０３におけるフィードフォワード部２１が、未来のデータに対するタップを含まずに、現在のデータｘ（ｔ）に対するタップ３３ｅおよび過去のデータｘ（ｔ−２×Ｔｓ）〜ｘ（ｔ−０．５×Ｔｓ）に対するタップ３３ａ〜３３ｄのみで構成され、また、判定帰還型等化器１０４におけるフィードフォワード部６１が、過去のデータに対するタップを含まずに、現在のデータｘ（ｔ）に対するタップ７３ｅおよび未来のデータｘ（ｔ＋２×Ｔｓ）〜ｘ（ｔ＋０．５×Ｔｓ）に対するタップ７３ａ〜７３ｄのみで構成されている。このため、この等化装置１０１では、トレーニングにおいて、タップ利得制御部１３が、図６に示すように、各タップ４３，３３ａ〜３３ｅに最適なタップ利得ω（ｔ）（タップ３３ｅのタップ利得ω（ｔ）を１とし、タップ３３ｄのタップ利得ω（ｔ）を−α×ｅｊθとし、タップ３３ｃのタップ利得ω（ｔ）を（α×ｅｊθ）２とし、タップ３３ｂのタップ利得ω（ｔ）を−（α×ｅｊθ）２とし、タップ３３ａのタップ利得ω（ｔ）を（α×ｅｊθ）２とし、他のタップのタップ利得ω（ｔ）を０とする）を算出したとしても、信号ｙ（ｔ）に誤差（誤差信号ｅ（ｔ）＝（α×ｅｊθ）５×ａ（ｔ−２．５×Ｔｓ））が発生し、またタップ利得制御部５３が、図７に示すように、各タップ８３，７３ａ〜７３ｅに最適なタップ利得ω（ｔ）（タップ７３ｅのタップ利得ω（ｔ）を＋１とし、他のタップのタップ利得ω（ｔ）を０とする）を算出したとしても、信号ｙ（ｔ）に誤差（誤差信号ｅ（ｔ）＝（α×ｅｊθ）×ａ（ｔ−０．５×Ｔｓ））が発生する。したがって、等化装置１は、この従来の等化装置１０１と比較して、誤差の十分に少ないタップ利得を算出できる結果、受信データＤｒの中に含まれている第１のデータＤａおよび第２のデータＤｃをより正確に判定することができる。
【００３４】
このように、この等化装置１では、判定帰還型等化器３が、受信データＤｒを分数間隔（本例では一例としてＴｓ／２）で多段（本例では一例として４段）に遅延させる遅延回路３２、並びに受信データＤｒおよび遅延された各段の受信データＤｒを設定されたタップ利得ω−２（ｔ）〜ω＋２（ｔ）で増幅して出力する複数のタップ３３ａ〜３３ｅを備えたフィードフォワード部２１を有し、複数のタップ３３ａ〜３３ｅにおけるセンタータップは、その前段および後段に他のタップが存在するように中央のタップ３３ｃが規定されている。また、同様にして、判定帰還型等化器４も、受信データＤｒを分数間隔（本例では一例としてＴｓ／２）で多段（本例では一例として４段）に遅延させる遅延回路７２、並びに受信データＤｒおよび遅延された各段の受信データＤｒを設定されたタップ利得ω＋２（ｔ）〜ω−２（ｔ）で増幅して出力する複数のタップ７３ａ〜７３ｅを備えたフィードフォワード部６１を有し、複数のタップ７３ａ〜７３ｅにおけるセンタータップは、その前段および後段に他のタップが存在するように中央のタップ７３ｃが規定されている。
【００３５】
したがって、この等化装置１によれば、トレーニングにおいて、各トレーニングデータ出力部１４，５４から出力される既知のトレーニング用データＤｂと、受信データＤｒに含まれているトレーニング用データＤｂとの誤差が最も小さく（好ましくは、ゼロに）なるように、フィードフォワード部２１の各タップ４３，３３ａ〜３３ｅに対するタップ利得ω＋３（ｔ），ω−２（ｔ）〜ω＋２（ｔ）、およびフィードフォワード部６１の各８３，７３ａ〜７３ｅに対するタップ利得ω−３（ｔ），ω＋２（ｔ）〜ω−２（ｔ）を設定することができるため、受信データＤｒの中に含まれている第１のデータＤａおよび第２のデータＤｃに対して高い精度で等化処理を実行できる結果、この第１のデータＤａおよび第２のデータＤｃを正確に推定することができる。
【００３６】
なお、本発明は、上記した実施の形態に限定されず、その構成を適宜変更することができる。例えば、上記の等化装置１では、各フィードフォワード部２１，６１の分数間隔をＴｓ／２とし、かつ２波モデルのときの遅延波の最大遅延時間を１シンボル長Ｔｓとし、また、タップ（センタータップ）３３ｃの後段に他のタップ３３ｄ，３３ｅを２つ配設すると共にタップ（センタータップ）７３ｃの後段に他のタップ７３ｄ，７３ｅを２つ配設することにより、タップ３３ｅとセンタータップ３３ｃとの時間差をＴｓとし、かつタップ７３ｅとセンタータップ７３ｃとの時間差をＴｓとして、全タップ３３，７３の中央にセンタータップ３３ｃ，７３ｃを配設している。この場合、分数間隔および遅延波の最大遅延時間の設定に応じて、各フィードフォワード部２１，６１における各センタータップの後段に配設されるタップの数を３つ以上としてもよく、またこれに伴い、複数のタップにおけるセンタータップは、全タップ数との関係で、全タップの中央以外の位置に配置してもよいのは勿論である。また、等化装置１では、直接波ａ（ｔ）に対する遅延時間が１シンボル以内（ＴｓまたはＴｓ／２）となる遅延波を受信データＤｒに含む例について説明したため、判定帰還型等化器３，４の各フィードバック部２２、フィードバック部６２における遅延回路４２，８２を１つの遅延素子４１，８１（遅延時間：Ｔｓ）で構成しているが、１シンボル長Ｔｓを超える遅延時間の遅延波を含むと想定したときには、遅延回路４２については遅延素子４１を複数直列に接続して全体の遅延時間が遅延波の遅延時間を超えるように構成し、遅延回路８２についても遅延素子８１を遅延素子４１と同数直列に接続して全体の遅延時間が遅延波の遅延時間を超えるように構成することもできる。
【図面の簡単な説明】
【００３７】
【図１】等化装置１の回路図である。
【図２】遅延波の遅延時間が１シンボル分（Ｔｓ）のときの等化装置１の判定帰還型等化器３におけるトレーニング時のタップ毎の入力信号ｕ（ｔ）、タップ利得ω（ｔ）、出力信号ｙ（ｔ）および誤差信号ｅ（ｔ）を示す説明図である。
【図３】遅延波の遅延時間が１シンボル分（Ｔｓ）のときの等化装置１の判定帰還型等化器４におけるトレーニング時のタップ毎の入力信号ｕ（ｔ）、タップ利得ω（ｔ）、出力信号ｙ（ｔ）および誤差信号ｅ（ｔ）を示す説明図である。
【図４】遅延波の遅延時間が０．５シンボル分（Ｔｓ／２）のときの等化装置１の判定帰還型等化器３におけるトレーニング時のタップ毎の入力信号ｕ（ｔ）、タップ利得ω（ｔ）、出力信号ｙ（ｔ）および誤差信号ｅ（ｔ）を示す説明図である。
【図５】遅延波の遅延時間が０．５シンボル分（Ｔｓ／２）のときの等化装置１の判定帰還型等化器４におけるトレーニング時のタップ毎の入力信号ｕ（ｔ）、タップ利得ω（ｔ）、出力信号ｙ（ｔ）および誤差信号ｅ（ｔ）を示す説明図である。
【図６】遅延波の遅延時間が０．５シンボル分（Ｔｓ／２）のときの従来の等化装置１０１の判定帰還型等化器１０３におけるトレーニング時のタップ毎の入力信号ｕ（ｔ）、タップ利得ω（ｔ）、出力信号ｙ（ｔ）および誤差信号ｅ（ｔ）を示す説明図である。
【図７】遅延波の遅延時間が０．５シンボル分（Ｔｓ／２）のときの従来の等化装置１０１の判定帰還型等化器１０４におけるトレーニング時のタップ毎の入力信号ｕ（ｔ）、タップ利得ω（ｔ）、出力信号ｙ（ｔ）および誤差信号ｅ（ｔ）を示す説明図である。
【図８】従来の等化装置１０１の回路図である。
【図９】遅延波の遅延時間が１シンボル分（Ｔｓ）のときの従来の等化装置１０１の判定帰還型等化器１０３におけるトレーニング時のタップ毎の入力信号ｕ（ｔ）、タップ利得ω（ｔ）、出力信号ｙ（ｔ）および誤差信号ｅ（ｔ）を示す説明図である。
【図１０】遅延波の遅延時間が１シンボル分（Ｔｓ）のときの従来の等化装置１０１の判定帰還型等化器１０４におけるトレーニング時のタップ毎の入力信号ｕ（ｔ）、タップ利得ω（ｔ）、出力信号ｙ（ｔ）および誤差信号ｅ（ｔ）を示す説明図である。
【符号の説明】
【００３８】
１  等化装置
２  第１の記憶部
３，４  判定帰還型等化器
２１，６１  フィードフォワード部
３２，４２，７２，８２  遅延回路
３３，４３，７３，８３  タップ
Ｄａ  第１のデータ
Ｄｂ  トレーニング用データ
Ｄｃ  第２のデータ
Ｄｒ  受信データ
ω（ｔ）  タップ利得
【図１】
2009027418.tif 000003
【図２】
2009027418.tif 000004
【図３】
2009027418.tif 000005
【図４】
2009027418.tif 000006
【図５】
2009027418.tif 000007
【図６】
2009027418.tif 000008
【図７】
2009027418.tif 000009
【図８】
2009027418.tif 000010
【図９】
2009027418.tif 000011
【図１０】
2009027418.tif 000012