(57)【要約】【課題】ノイズ特性を劣化させずにデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共用化したデジタルデータ・音声アナログ信号転送装置を提供する。【解決手段】デジタルデータの送受信と音声アナログ信号の受信とを共通線路で行うデジタルアナログインターフェイス２にて、アナログスイッチ部を３個のＮＭＯＳトランジスタ１１，１２，１３で構成し、少なくともイネーブル信号Ｓ１がデジタルＩ／Ｏ部３をイネーブルにする期間は、低電位部（低インピーダンス部）１４に接続されたＮＭＯＳトランジスタ１３をイネーブル信号Ｓ５によってオンし、少なくとも当該ＮＭＯＳトランジスタ１３のオン期間は、イネーブル信号Ｓ４によって他のＮＭＯＳトランジスタ１１，１２をオフすることにより、デジタル入出力端子５からアナログ入力信号端子１０を介した音声信号経路へのノイズの漏れ込みを抑制する。【選択図】図１
2009260885.tif 000002
【特許請求の範囲】
【請求項１】
デジタルアナログインターフェイスを備えた外部機器とのデジタルデータの送受信と音声アナログ信号の受信とを共通線路で行うデジタルデータ・音声アナログ信号転送装置であって、
前記共通線路が接続されるデジタル入出力信号端子と、
前記デジタル入出力信号端子に一端が接続されたコンデンサと、
前記コンデンサの他端に接続されたアナログ入力信号端子と、
前記デジタル入出力信号端子に接続されたデジタルＩ／Ｏ部と、
前記アナログ入力信号端子からのアナログ信号を入力されるアナログスイッチ部と、
前記アナログスイッチ部の出力信号を入力されるアナログアンプ部と、
前記アナログアンプ部の出力信号を処理する音声信号処理部とを有し、
前記アナログスイッチ部は、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタと第３のＭＯＳトランジスタとから構成され、
前記アナログ入力信号端子からのアナログ信号を前記第１のＭＯＳトランジスタのドレインに入力し、前記第２のＭＯＳトランジスタのドレインから前記アナログアンプ部にアナログ信号を出力し、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとのソース同士と前記第３のＭＯＳトランジスタのドレインとを接続し、前記第３のＭＯＳトランジスタのソースを低インピーダンス部に接続した構成を有することを特徴とするデジタルデータ・音声アナログ信号転送装置。
【請求項２】
請求項１記載のデジタルデータ・音声アナログ信号転送装置において、
前記デジタルＩ／Ｏ部と、前記アナログスイッチ部と、前記アナログアンプ部と、前記音声信号処理部とを制御する制御部を更に有し、
前記制御部は、少なくとも前記デジタルＩ／Ｏ部をイネーブルにする期間は前記第３のＭＯＳトランジスタをオン状態とし、少なくとも前記第３のＭＯＳトランジスタをオン状態にする期間は前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとをオフ状態とすることを特徴とするデジタルデータ・音声アナログ信号転送装置。
【請求項３】
請求項２記載のデジタルデータ・音声アナログ信号転送装置において、
前記アナログスイッチ部は、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとのゲート同士を接続し、
前記制御部は、前記デジタルＩ／Ｏ部をイネーブルにする第１の信号と、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとをオンオフする第１のゲート駆動信号と、前記第３のＭＯＳトランジスタをオンオフする第２のゲート駆動信号とを出力し、前記第１の信号が前記デジタルＩ／Ｏ部をイネーブルからディセーブルにした時点から所定の遅延時間後に前記第２のゲート駆動信号によって前記第３のＭＯＳトランジスタをオフし、前記第２のゲート駆動信号が前記第３のＭＯＳトランジスタをオフした時点から所定の遅延時間後に前記第１のゲート駆動信号によって前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとをオンし、前記第１のゲート駆動信号が前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとをオフした時点から所定の遅延時間後に前記第２のゲート駆動信号によって前記第３のＭＯＳトランジスタをオンし、前記第２のゲート駆動信号が前記第３のＭＯＳトランジスタをオンした時点から所定の遅延時間後に前記第１の信号が前記デジタルＩ／Ｏ部をディセーブルからイネーブルにすることを特徴とするデジタルデータ・音声アナログ信号転送装置。
【請求項４】
請求項２記載のデジタルデータ・音声アナログ信号転送装置において、
前記制御部は、前記デジタルＩ／Ｏ部をイネーブルにする第１の信号と、前記第１のＭＯＳトランジスタをオンオフする第１のゲート駆動信号と、前記第２のＭＯＳトランジスタをオンオフする第２のゲート駆動信号と、前記第３のＭＯＳトランジスタをオンオフする第３のゲート駆動信号とを出力し、前記第１の信号が前記デジタルＩ／Ｏ部をイネーブルからディセーブルにした時点から所定の遅延時間後に前記第３のゲート駆動信号によって前記第３のＭＯＳトランジスタをオフし、前記第３のゲート駆動信号が前記第３のＭＯＳトランジスタをオフした時点から所定の遅延時間後に前記第１のゲート駆動信号によって前記第１のＭＯＳトランジスタをオンし、前記第１のゲート駆動信号が前記第１のＭＯＳトランジスタをオンした時点から所定の遅延時間後に前記第２のゲート駆動信号によって前記第２のＭＯＳトランジスタをオンし、前記第２のゲート駆動信号が前記第２のＭＯＳトランジスタをオフした時点から所定の遅延時間後に前記第１のゲート駆動信号によって前記第１のＭＯＳトランジスタをオフし、前記第１のゲート駆動信号が前記第１のＭＯＳトランジスタをオフした時点から所定の遅延時間後に前記第３のゲート駆動信号によって前記第３のＭＯＳトランジスタをオンし、前記第３のゲート駆動信号が前記第３のＭＯＳトランジスタをオンした時点から所定の遅延時間後に前記第１の信号が前記デジタルＩ／Ｏ部をディセーブルからイネーブルにすることを特徴とするデジタルデータ・音声アナログ信号転送装置。
【請求項５】
請求項１〜４のいずれか１項に記載のデジタルデータ・音声アナログ信号転送装置において、
前記アナログスイッチ部の前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタとは、いずれもＮチャネル型であり、前記第３のＭＯＳトランジスタのソースはインピーダンスの低い低電位部に接続されることを特徴とするデジタルデータ・音声アナログ信号転送装置。
【請求項６】
請求項１〜４のいずれか１項に記載のデジタルデータ・音声アナログ信号転送装置において、
前記アナログスイッチ部の前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタとは、いずれもＰチャネル型であり、前記第３のＭＯＳトランジスタのソースはインピーダンスの低い高電位部に接続されることを特徴とするデジタルデータ・音声アナログ信号転送装置。
【請求項７】
デジタル入出力信号端子と、
アナログ入力信号端子と、
前記デジタル入出力信号端子に接続されたデジタルＩ／Ｏ部と、
前記アナログ入力信号端子からのアナログ信号をドレインに入力される第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタとソース同士を接続された第２のＭＯＳトランジスタと、
ソースを低インピーダンス部に接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとのソース同士とドレインを接続された第３のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのドレインに接続されたアナログアンプ部と、
前記アナログアンプ部の出力信号を処理する音声信号処理部とを備えたことを特徴とする半導体集積回路。
【請求項８】
請求項７記載の半導体集積回路において、
前記デジタルＩ／Ｏ部と、前記第１、第２及び第３のＭＯＳトランジスタから構成されたアナログスイッチ部と、前記アナログアンプ部と、前記音声信号処理部とを制御する制御部を更に備え、
前記制御部は、少なくとも前記デジタルＩ／Ｏ部をイネーブルにする期間は前記第３のＭＯＳトランジスタをオン状態とし、少なくとも前記第３のＭＯＳトランジスタをオン状態にする期間は前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとをオフ状態とすることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯端末間でのデータ通信や音声信号転送を行うデジタルデータ・音声アナログ信号転送装置に関するものである。
【背景技術】
【０００２】
近年の携帯端末は、高速データ通信や音楽データ転送などのアプリケーションに、デジタル信号／アナログ信号の区別によらず、携帯端末間、あるいは携帯端末と外部機器との間のデータ転送装置を使って実現されることが多くなってきている。そうした中、携帯端末側で実現されるアプリケーションの多様性が増す一方で、携帯端末自身の小型化が要望され、データ転送に使用するインターフェイスをアプリケーション毎に割り当てることはできず、異なるアプリケーションに１つのインターフェイスを共用化させることが必要となっている。
【０００３】
一方、スイッチオフアイソレーション対策を施した従来のアナログスイッチ回路の構成として、互いに直列接続されかつ開閉指令をそれぞれのゲートに共通に受ける１対のＭＯＳトランジスタからなる主開閉回路と、両ＭＯＳトランジスタの相互接続点と基準電位点との間に挿入され主開閉回路の開閉動作とは逆の開閉動作を行う補助開閉回路とを備えてなる回路が知られている（特許文献１参照）。
【特許文献１】特開昭６３−９３２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
データ通信時のデジタル信号と音声転送時のアナログ信号とを入出力するインターフェイスを１つに共用化させる場合には、デジタル信号系からアナログ信号系へのノイズの漏れ込みが生じやすいため、音声信号経路でのノイズ特性の劣化といった課題があった。
【０００５】
本発明の目的は、この課題を解決するため、デジタルデータ・音声アナログ信号転送装置において、ノイズ特性を劣化させずにデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共用化することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、デジタルアナログインターフェイスを備えた外部機器とのデジタルデータの送受信と音声アナログ信号の受信とを共通線路で行うデジタルデータ・音声アナログ信号転送装置において、前記共通線路が接続されるデジタル入出力信号端子と、前記デジタル入出力信号端子に一端が接続されたコンデンサと、前記コンデンサの他端に接続されたアナログ入力信号端子と、前記デジタル入出力信号端子に接続されたデジタルＩ／Ｏ部と、前記アナログ入力信号端子からのアナログ信号を入力されるアナログスイッチ部と、前記アナログスイッチ部の出力信号を入力されるアナログアンプ部と、前記アナログアンプ部の出力信号を処理する音声信号処理部とを有し、前記アナログスイッチ部は、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタと第３のＭＯＳトランジスタとから構成され、前記アナログ入力信号端子からのアナログ信号を前記第１のＭＯＳトランジスタのドレインに入力し、前記第２のＭＯＳトランジスタのドレインから前記アナログアンプ部にアナログ信号を出力し、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとのソース同士と前記第３のＭＯＳトランジスタのドレインとを接続し、前記第３のＭＯＳトランジスタのソースを低インピーダンス部に接続した構成を有する。以上のような構成により、デジタル入出力信号端子からアナログ入力信号端子を介した音声信号経路へのノイズの漏れ込みを抑制することができる。
【０００７】
また、本発明のデジタルデータ・音声アナログ信号転送装置を実現するための半導体集積回路は、デジタル入出力信号端子と、アナログ入力信号端子と、前記デジタル入出力信号端子に接続されたデジタルＩ／Ｏ部と、前記アナログ入力信号端子からのアナログ信号をドレインに入力される第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタとソース同士を接続された第２のＭＯＳトランジスタと、ソースを低インピーダンス部に接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとのソース同士とドレインを接続された第３のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタのドレインに接続されたアナログアンプ部と、前記アナログアンプ部の出力信号を処理する音声信号処理部とで構成される。
【発明の効果】
【０００８】
本発明に係るデジタルデータ・音声アナログ信号転送装置によれば、ノイズ特性を劣化させずにデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共有化した装置を実現することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態における、デジタルデータ・音声アナログ信号転送装置の構成を示すブロック図である。
【００１１】
携帯端末１と外部機器１０１との間でのデジタルデータ・音声アナログ信号転送装置において、携帯端末１内のデジタルアナログインターフェイス２は、デジタル入出力信号端子５とアナログ入力信号端子１０とを備え、両端子５，１０間にはコンデンサ６が接続される。デジタル入出力信号端子５は、デジタルアナログインターフェイス２に内蔵されたデジタルＩ／Ｏ部３に接続されることでデジタルデータ信号４の送受信動作を行う。また、アナログ入力信号端子１０は、デジタルアナログインターフェイス２に内蔵されたＮＭＯＳ型アナログスイッチ１１のドレインに接続され、ＮＭＯＳ型アナログスイッチ１１はＮＭＯＳ型アナログスイッチ１２とソース同士及びゲート同士が接続される。これら１対のＮＭＯＳ型アナログスイッチ１１，１２の接続されたソースには、ＮＭＯＳ型アナログスイッチ１３のドレインが接続され、そのソースはインピーダンスの低い低電位部１４（例えばデジタルアナログインターフェイス２のグランド電位部）に接続される。ＮＭＯＳ型アナログスイッチ１２のドレインはアナログアンプ部８の入力端に接続される。以上の構成によって、アナログ入力信号端子１０から受信した送信音声アナログ信号９をアナログアンプ部８に入力できる音声信号入力経路となる。更に、デジタルアナログインターフェイス２に内蔵された音声アナログ信号生成部１５の出力部を、アナログアンプ部８の入力部に接続して別の音声信号入力経路を備える。このことにより、送信音声アナログ信号９と音声アナログ信号生成部１５の出力信号との合成信号を、アナログアンプ部８へ入力する構成となる。アナログアンプ部８の出力信号は、音声信号処理部７に入力されており、例えばアナログ入力信号端子１０より入力された送信音声アナログ信号９をアナログデジタル変換してデジタル信号処理できる構成となる。
【００１２】
外部機器１０１は、携帯端末１と同様にデジタルアナログインターフェイス１０２を備え、デジタルアナログインターフェイス１０２は、デジタルＩ／Ｏ部１０３に接続されたデジタル入出力信号端子１０４と、音声アナログ信号生成部１０５に接続されたアナログ出力信号端子１０６とを備える。
【００１３】
上記デジタルデータ・音声アナログ信号転送装置において、デジタルアナログインターフェイス２に内蔵される前述の各部は、同じくデジタルアナログインターフェイス２に内蔵される制御タイミング信号生成部１６で生成されるイネーブル信号Ｓ１〜Ｓ５によって次のとおり制御される。
【００１４】
（ａ）イネーブル信号Ｓ１（Ｈ：イネーブル、Ｌ：ディセーブル）はデジタルＩ／Ｏ部３に入力され、Ｓ１＝Ｌでは、デジタルＩ／Ｏ部３のデジタル入出力信号端子５側はハイ・インピーダンスとなる。
【００１５】
（ｂ）イネーブル信号Ｓ２（Ｈ：イネーブル、Ｌ：ディセーブル）は音声信号処理部７及びアナログアンプ部８に入力され、Ｓ２＝Ｈでは、アナログアンプ部８の入力インピーダンスは、数キロオーム以上となる。
【００１６】
（ｃ）イネーブル信号Ｓ３（Ｈ：イネーブル、Ｌ：ディセーブル）は音声アナログ信号生成部１５に入力され、Ｓ３＝Ｌでは、音声アナログ信号生成部１５の出力はハイ・インピーダンス、Ｓ３＝Ｈでは低インピーダンス出力となる。
【００１７】
（ｄ）イネーブル信号Ｓ４（Ｈ：スイッチオン、Ｌ：スイッチオフ）はＮＭＯＳ型アナログスイッチ１１，１２のゲートに入力され、Ｓ４＝Ｌでは、ＮＭＯＳ型アナログスイッチ１１，１２は共にハイ・インピーダンス状態となる。
【００１８】
（ｅ）イネーブル信号Ｓ５（Ｈ：スイッチオン、Ｌ：スイッチオフ）はＮＭＯＳ型アナログスイッチ１３のゲートに入力され、Ｓ５＝Ｌでは、ＮＭＯＳ型アナログスイッチ１３はハイ・インピーダンス状態となる。
【００１９】
デジタルアナログインターフェイス２に内蔵されたＮＭＯＳ型アナログスイッチ１１，１２は、アナログアンプ部８の直流電圧動作点がイネーブル信号Ｓ４のＨレベルとＬレベルとの間に設定され、かつイネーブル信号Ｓ４のＨレベルに対して十分に低く設定された状態で、送信音声アナログ信号９の片側振幅の最大レベルがイネーブル信号Ｓ４の電圧レベルを越えない場合を想定している。
【００２０】
図２は、本発明の第１の実施形態に係るデジタルデータ・音声アナログ信号転送装置におけるイネーブル信号Ｓ１，Ｓ４，Ｓ５のタイミングチャートを示す。携帯端末１側のデジタルＩ／Ｏ部３及び外部機器１０１側のデジタルＩ／Ｏ部１０３を動作させてデジタルデータ信号４によるデータ転送を行うタイミングを『データ通信モード』区間とし、その区間をｔ１及びｔ３と表記する。また、携帯端末１側のアナログアンプ部８、ＮＭＯＳ型アナログスイッチ１１，１２及び外部機器１０１側の音声アナログ信号生成部１０５をオンさせ、ＮＭＯＳ型アナログスイッチ１３をオフさせて送信音声アナログ信号９による音声信号転送を行うタイミングを『非データ通信モード（外部音声入力モード）』区間とし、その区間をｔ２と表記する。
【００２１】
図２において、イネーブル信号Ｓ１とＳ４は逆論理で、イネーブル信号Ｓ１とＳ５は同じ論理でそれぞれ制御される。イネーブル信号Ｓ１の立下りに対するイネーブル信号Ｓ５の立下りディレイ時間Ｔ−ｄｅｌａｙ１５、イネーブル信号Ｓ５の立下りに対するイネーブル信号Ｓ４の立上りディレイ時間Ｔ−ｄｅｌａｙ５４、イネーブル信号Ｓ４の立下りに対するイネーブル信号Ｓ５の立上りディレイ時間Ｔ−ｄｅｌａｙ４５、イネーブル信号Ｓ５の立上りに対するイネーブル信号Ｓ１の立上りディレイ時間Ｔ−ｄｅｌａｙ５１が設定されている。イネーブル信号Ｓ１とイネーブル信号Ｓ５との間のディレイ時間Ｔ−ｄｅｌａｙ１５及びＴ−ｄｅｌａｙ５１では、デジタルＩ／Ｏ部３とＮＭＯＳ型アナログスイッチ１３とが共にオフ（ディセーブル）状態となる。同様に、イネーブル信号Ｓ５とイネーブル信号Ｓ４との間のディレイ時間Ｔ−ｄｅｌａｙ５４及びＴ−ｄｅｌａｙ４５では、ＮＭＯＳ型アナログスイッチ１１，１２とＮＭＯＳ型アナログスイッチ１３とが共にオフ（ディセーブル）状態となる。イネーブル信号Ｓ２とＳ３にはタイミング制約はなく、データ通信モード区間及び非データ通信モード（外部音声入力モード）区間のいずれの状態においても、任意のタイミングでイネーブル／ディセーブル切替が可能である。
【００２２】
図２のタイミングチャートに従って図１のデジタルデータ・音声アナログ信号転送装置が制御されている場合、区間ｔ１又は区間ｔ３にイネーブル信号Ｓ２をイネーブル状態に設定した状態では、デジタルＩ／Ｏ部３又はデジタルＩ／Ｏ部１０３によるデータの送受信動作によりコンデンサ６のデジタル入出力信号端子５側で電荷充放電が起こる。このためコンデンサ６のアナログ入力信号端子１０側にデジタル入出力信号端子５側と逆相の充放電波形が発生する。この充放電波形がＮＭＯＳ型アナログスイッチ１１のドレイン側にノイズとして信号入力され、イネーブル信号Ｓ４でＮＭＯＳ型アナログスイッチ１１をオフ制御しているにもかかわらず、ＮＭＯＳ型アナログスイッチ１１の寄生接合容量を介してＮＭＯＳ型アナログスイッチ１１，１２のソース接続点にノイズが漏れ出す。しかし、ＮＭＯＳ型アナログスイッチ１３によって、ＮＭＯＳ型アナログスイッチ１１，１２のソース接続点はインピーダンスの低い低電位部１４に終端されているため、アナログアンプ部８の入力端側でノイズ成分が重畳されて音声信号処理部７で信号処理されることはない。
【００２３】
同様に、区間ｔ１又は区間ｔ３にイネーブル信号Ｓ２，Ｓ３をイネーブル状態に設定し、音声アナログ信号生成部１５からアナログアンプ部８を介して音声信号処理部７へ信号入力している状態では、デジタルＩ／Ｏ部３又はデジタルＩ／Ｏ部１０３によるデータの送受信動作によりコンデンサ６のデジタル入出力信号端子５側で電荷充放電が起こる。このためコンデンサ６のアナログ入力信号端子１０側にデジタル入出力信号端子５側と逆相の充放電波形が発生する。この充放電波形がＮＭＯＳ型アナログスイッチ１１のドレイン側にノイズとして信号入力され、イネーブル信号Ｓ４でＮＭＯＳ型アナログスイッチ１１をオフ制御しているにもかかわらず、ＮＭＯＳ型アナログスイッチ１１の寄生接合容量を介してＮＭＯＳ型アナログスイッチ１１，１２のソース接続点にノイズが漏れ出す。しかし、ＮＭＯＳ型アナログスイッチ１３によって、ＮＭＯＳ型アナログスイッチ１１，１２のソース接続点はインピーダンスの低い低電位部１４に終端されているため、ＮＭＯＳ型アナログスイッチ１２の寄生接合容量を介してアナログアンプ部８の入力端側で音声アナログ信号生成部１５からの入力信号にノイズ成分が重畳されて音声信号処理部７で信号処理されることはない。以上のようなＮＭＯＳ型アナログスイッチ１１，１２及び１３の構成によって、最適なデジタルデータ・音声アナログ信号転送装置を実現することができる。
【００２４】
次に、図２に示すイネーブル信号Ｓ１，Ｓ４，Ｓ５間に相互にディレイ時間を設けることによる動作と効果を、例えばイネーブル信号Ｓ２によってアナログアンプ部８から音声信号処理部７への音声信号経路がイネーブル状態にあって区間ｔ２から区間ｔ３へモードを切り替える場合を想定して説明する。まずイネーブル信号Ｓ４によってＮＭＯＳ型アナログスイッチ１１，１２をオフしてアナログ入力信号端子１０からアナログアンプ部８への信号経路を開放状態にし、イネーブル信号Ｓ５によってＮＭＯＳ型アナログスイッチ１３をオンさせることでＮＭＯＳ型アナログスイッチ１１，１２のソース接続点をインピーダンスの低い低電位部１４に終端したあと、イネーブル信号Ｓ１によりデジタルＩ／Ｏ部３によるデータ送受信動作を行う。このことにより、デジタル入出力信号端子５側からアナログ入力信号端子１０を介した音声信号経路へのノイズの漏れ込みを確実に抑制することができる。
【００２５】
以上のような音声信号経路へのノイズの漏れ込み抑制効果は、デジタルアナログインターフェイス２に内蔵された音声アナログ信号生成部１５から出力された音声アナログ信号が、イネーブル信号Ｓ２，Ｓ３によってアナログアンプ部８へ入力される場合や、送信音声アナログ信号９と音声アナログ信号生成部１５の出力信号との合成信号が、イネーブル信号Ｓ１〜Ｓ３によってアナログアンプ部８へ入力される場合にも同様に有効であることは自明であろう。
【００２６】
上記のように、図１の構成を有するデジタルデータ・音声アナログ信号転送装置で、図２に示すタイミングチャートに則った制御をすると、ノイズ特性を劣化させることなくデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共有化した装置を実現することができる。
【００２７】
（実施の形態２）
図３は、本発明の第２の実施形態における、デジタルデータ・音声アナログ信号転送装置の構成を示すブロック図である。
【００２８】
携帯端末１と外部機器１０１との間でのデジタルデータ・音声アナログ信号転送装置において、携帯端末１内のデジタルアナログインターフェイス２は、デジタル入出力信号端子５と、アナログ入力信号端子１０とを備え、両端子５，１０間にはコンデンサ６が接続される。デジタル入出力信号端子５は、デジタルアナログインターフェイス２に内蔵されたデジタルＩ／Ｏ部３に接続されることでデジタルデータ信号４の送受信動作を行う。また、アナログ入力信号端子１０は、デジタルアナログインターフェイス２に内蔵されたＮＭＯＳ型アナログスイッチ１１のドレイン電位に接続され、ＮＭＯＳ型アナログスイッチ１１はＮＭＯＳ型アナログスイッチ１２とソース同士が接続される。これら１対のＮＭＯＳ型アナログスイッチ１１，１２のソース接続点には、ＮＭＯＳ型アナログスイッチ１３のドレインが接続され、そのソースはインピーダンスの低い低電位部１４に接続される。ＮＭＯＳ型アナログスイッチ１２のドレインはアナログアンプ部８の入力端に接続される。以上の構成によって、アナログ入力信号端子１０から受信した送信音声アナログ信号９をアナログアンプ部８に入力できる音声信号入力経路となる。更に、デジタルアナログインターフェイス２に内蔵された音声アナログ信号生成部１５の出力部をアナログアンプ部８の入力部に接続して別の音声信号入力経路を備える。このことにより、送信音声アナログ信号９と音声アナログ信号生成部１５の出力信号との合成信号をアナログアンプ部８への入力する構成となる。アナログアンプ部８の出力信号は、音声信号処理部７に入力されており、例えばアナログ入力信号端子１０より入力された送信音声アナログ信号９をアナログデジタル変換してデジタル信号処理できる構成となる。
【００２９】
外部機器１０１は、携帯端末１と同様にデジタルアナログインターフェイス１０２を備え、デジタルアナログインターフェイス１０２は、デジタルＩ／Ｏ部１０３に接続されたデジタル入出力信号端子１０４と、音声アナログ信号生成部１０５に接続されたアナログ出力信号端子１０６とを備える。
【００３０】
上記デジタルデータ・音声アナログ信号転送装置において、デジタルアナログインターフェイス２に内蔵される前述の各部は、同じくデジタルアナログインターフェイス２に内蔵される制御タイミング信号生成部１６で生成されるイネーブル信号Ｓ１〜Ｓ６によって次のとおり制御される。
【００３１】
（ａ）イネーブル信号Ｓ１（Ｈ：イネーブル、Ｌ：ディセーブル）はデジタルＩ／Ｏ部３に入力され、Ｓ１＝Ｌでは、デジタルＩ／Ｏ部３のデジタル入出力信号端子５側はハイ・インピーダンスとなる。
【００３２】
（ｂ）イネーブル信号Ｓ２（Ｈ：イネーブル、Ｌ：ディセーブル）は音声信号処理部７及びアナログアンプ部８に入力され、Ｓ２＝Ｈでは、アナログアンプ部８の入力インピーダンスは、数キロオーム以上となる
（ｃ）イネーブル信号Ｓ３（Ｈ：イネーブル、Ｌ：ディセーブル）は音声アナログ信号生成部１５に入力され、Ｓ３＝Ｌでは、音声アナログ信号生成部１５の出力はハイ・インピーダンス、Ｓ３＝Ｈでは低インピーダンス出力となる。
【００３３】
（ｄ）イネーブル信号Ｓ４（Ｈ：スイッチオン、Ｌ：スイッチオフ）はＮＭＯＳ型アナログスイッチ１１のゲートに入力され、Ｓ４＝Ｌでは、ＮＭＯＳ型アナログスイッチ１１はハイ・インピーダンス状態となる。
【００３４】
（ｅ）イネーブル信号Ｓ５（Ｈ：スイッチオン、Ｌ：スイッチオフ）はＮＭＯＳ型アナログスイッチ１３のゲートに入力され、Ｓ５＝Ｌでは、ＮＭＯＳ型アナログスイッチ１３はハイ・インピーダンス状態となる。
【００３５】
（ｆ）イネーブル信号Ｓ６（Ｈ：スイッチオン、Ｌ：スイッチオフ）はＮＭＯＳ型アナログスイッチ１２のゲートに入力され、Ｓ６＝Ｌでは、ＮＭＯＳ型アナログスイッチ１２はハイ・インピーダンス状態となる。
【００３６】
デジタルアナログインターフェイス２に内蔵されたＮＭＯＳ型アナログスイッチ１１，１２，１３は、アナログアンプ部８の直流電圧動作点がイネーブル信号Ｓ４のＨレベルとＬレベルとの間に設定され、かつイネーブル信号Ｓ４のＨレベルに対して十分に低く設定された状態で、送信音声アナログ信号９の片側振幅の最大レベルがイネーブル信号Ｓ４の電圧レベルを越えない場合を想定している。
【００３７】
図４は、本発明の第２の実施形態に係るデジタルデータ・音声アナログ信号転送装置におけるイネーブル信号Ｓ１，Ｓ４，Ｓ５，Ｓ６のタイミングチャートを示す。携帯端末１側のデジタルＩ／Ｏ部３及び外部機器１０１側のデジタルＩ／Ｏ部１０３を動作させてデジタルデータ信号４によるデータ転送を行うタイミングを『データ通信モード』区間とし、その区間をｔ１及びｔ３と表記する。また、携帯端末１側のアナログアンプ部８、ＮＭＯＳ型アナログスイッチ１１，１２及び外部機器１０１側の音声アナログ信号生成部１０５をオンさせ、ＮＭＯＳ型アナログスイッチ１３をオフさせて送信音声アナログ信号９による音声信号転送を行うタイミングを『非データ通信モード（外部音声入力モード）』区間とし、その区間をｔ２と表記する。
【００３８】
図４において、イネーブル信号Ｓ１とＳ４は逆論理で、イネーブル信号Ｓ１とＳ５は同じ論理で、イネーブル信号Ｓ１とＳ６は逆論理でそれぞれ制御される。イネーブル信号Ｓ１の立下りに対するイネーブル信号Ｓ５の立下りディレイ時間Ｔ−ｄｅｌａｙ１５、イネーブル信号Ｓ５の立下りに対するイネーブル信号Ｓ４の立上りディレイ時間Ｔ−ｄｅｌａｙ５４、イネーブル信号Ｓ４の立上りに対するイネーブル信号Ｓ６の立上りディレイ時間Ｔ−ｄｅｌａｙ４６、イネーブル信号Ｓ６の立下りに対するイネーブル信号Ｓ４の立下りディレイ時間Ｔ−ｄｅｌａｙ６４、イネーブル信号Ｓ４の立下りに対するイネーブル信号Ｓ５の立上りディレイ時間Ｔ−ｄｅｌａｙ４５、イネーブル信号Ｓ５の立上りに対するイネーブル信号Ｓ１の立上りディレイ時間Ｔ−ｄｅｌａｙ５１が設定されている。イネーブル信号Ｓ１とイネーブル信号Ｓ５との間のディレイ時間Ｔ−ｄｅｌａｙ１５及びＴ−ｄｅｌａｙ５１では、デジタルＩ／Ｏ部３とＮＭＯＳ型アナログスイッチ１３とが共にオフ（ディセーブル）状態となる。同様に、イネーブル信号Ｓ５とイネーブル信号Ｓ４との間のディレイ時間Ｔ−ｄｅｌａｙ５４及びＴ−ｄｅｌａｙ４５では、ＮＭＯＳ型アナログスイッチ１１，１２とＮＭＯＳ型アナログスイッチ１３とが共にオフ（ディセーブル）状態となる。更に、イネーブル信号Ｓ４とイネーブル信号Ｓ６との間のディレイ時間Ｔ−ｄｅｌａｙ４６及びＴ−ｄｅｌａｙ６４では、ＮＭＯＳ型アナログスイッチ１１，１２が共にオフ（ディセーブル）状態となる。イネーブル信号Ｓ２とＳ３にはタイミング制約はなく、データ通信モード区間及び非データ通信モード（外部音声入力モード）区間のいずれの状態においても、任意のタイミングでイネーブル／ディセーブル切替が可能である。
【００３９】
図４のタイミングチャートに従って図３のデジタルデータ・音声アナログ信号転送装置が制御されている場合、区間ｔ１又は区間ｔ３にイネーブル信号Ｓ２をイネーブル状態に設定した状態では、デジタルＩ／Ｏ部３又はデジタルＩ／Ｏ部１０３によるデータの送受信動作によりコンデンサ６のデジタル入出力信号端子５側で電荷充放電が起こる。このためコンデンサ６のアナログ入力信号端子１０側にデジタル入出力信号端子５側と逆相の充放電波形が発生する。この充放電波形がＮＭＯＳ型アナログスイッチ１１のドレイン側にノイズとして信号入力され、イネーブル信号Ｓ４でＮＭＯＳ型アナログスイッチ１１をオフ制御しているにもかかわらず、ＮＭＯＳ型アナログスイッチ１１の寄生接合容量を介してＮＭＯＳ型アナログスイッチ１１，１２のソース接続点にノイズが漏れ出す。しかし、ＮＭＯＳ型アナログスイッチ１３によって、ＮＭＯＳ型アナログスイッチ１１，１２のソース接続点はインピーダンスの低い低電位部１４に終端されているため、アナログアンプ部８の入力端側でノイズ成分が重畳されて音声信号処理部７で信号処理されることはない。
【００４０】
同様に、区間ｔ１又は区間ｔ３にイネーブル信号Ｓ２，Ｓ３をイネーブル状態に設定し、音声アナログ信号生成部１５からアナログアンプ部８を介して音声信号処理部７へ信号入力している状態では、デジタルＩ／Ｏ部３又はデジタルＩ／Ｏ部１０３によるデータの送受信動作によりコンデンサ６のデジタル入出力信号端子５側で電荷充放電が起こる。このためコンデンサ６のアナログ入力信号端子１０側にデジタル入出力信号端子５側と逆相の充放電波形が発生する。この充放電波形がＮＭＯＳ型アナログスイッチ１１のドレイン側にノイズとして信号入力され、イネーブル信号Ｓ４でＮＭＯＳ型アナログスイッチ１１をオフ制御しているにもかかわらず、ＮＭＯＳ型アナログスイッチ１１の寄生接合容量を介してＮＭＯＳ型アナログスイッチ１１，１２のソース接続点にノイズが漏れ出す。しかし、ＮＭＯＳ型アナログスイッチ１３によって、ＮＭＯＳ型アナログスイッチ１１，１２のソース接続点はインピーダンスの低い低電位部１４に終端されているため、ＮＭＯＳ型アナログスイッチ１２の寄生接合容量を介してアナログアンプ部８の入力部側で音声アナログ信号生成部１５からの入力信号にノイズ成分が重畳されて音声信号処理部７で信号処理されることはない。以上のようなＮＭＯＳ型アナログスイッチ１１，１２及び１３の構成によって、最適なデジタルデータ・音声アナログ信号転送装置を実現することができる。
【００４１】
更に、図４に示すイネーブル信号Ｓ１，Ｓ４，Ｓ５，Ｓ６間に相互にディレイ時間を設けることによる動作と効果を、例えばイネーブル信号Ｓ２によってアナログアンプ部８から音声信号処理部７への音声信号経路がイネーブル状態にあって区間ｔ２から区間ｔ３へモードを切り替える場合を想定して説明する。まずイネーブル信号Ｓ６によりＮＭＯＳ型アナログスイッチ１２をオフしアナログ入力信号端子１０からのアナログアンプ部８側への信号経路を開放状態にし、イネーブル信号Ｓ５によってＮＭＯＳ型アナログスイッチ１３をオンさせてＮＭＯＳ型アナログスイッチ１１，１２のソース接続点をインピーダンスの低い低電位部１４に終端したあと、イネーブル信号Ｓ４によってＮＭＯＳ型アナログスイッチ１１を開放状態に設定し、その後イネーブル信号Ｓ１によってデジタルＩ／Ｏ部３によるデータ送受信動作を行う。このことにより、デジタル入出力信号端子５側からアナログ入力信号端子１０を介した音声信号経路へのノイズの漏れ込みを確実に抑制することができる。
【００４２】
以上のような音声信号経路へのノイズの漏れ込み抑制効果は、デジタルアナログインターフェイス２に内蔵された音声アナログ信号生成部１５から出力された音声アナログ信号が、イネーブル信号Ｓ２，Ｓ３によってアナログアンプ部８へ入力される場合や、送信音声アナログ信号９と音声アナログ信号生成部１５の出力信号との合成信号が、イネーブル信号Ｓ１〜Ｓ３によってアナログアンプ部８へ入力される場合にも同様に有効であることは自明であろう。
【００４３】
以上までは第１の実施形態と同様であるが、特に、イネーブル信号Ｓ２によってアナログアンプ部８がイネーブル状態で区間ｔ２から区間ｔ３へモードを切り替える場合は、Ｔ−ｄｅｌａｙ６４によってＮＭＯＳ型アナログスイッチ１１のオフ制御時にクロックフィールドスルー効果によって発生するノイズが、また同様に、区間ｔ１から区間ｔ２へモードを切り替える場合には、Ｔ−ｄｅｌａｙ４６によってＮＭＯＳ型アナログスイッチ１１のオン制御時にクロックフィールドスルー効果によって発生するノイズがそれぞれアナログアンプ部８側へ回り込むことを抑制する効果がある。
【００４４】
上記のように、図３の構成を有するデジタルデータ・音声アナログ信号転送装置で、図４に示すタイミングチャートに則った制御をすると、ノイズ特性を劣化させることなくデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共有化した装置を実現することができる。
【００４５】
なお、第１及び第２の実施形態において、ＮＭＯＳ型アナログスイッチ１１〜１３による構成で説明してきたが、本発明はこのような構成に限定されるものではない。図５及び図６に示すように、ＰＭＯＳ型アナログスイッチ１１ａ，１２ａ，１３ａによる構成であっても同様の効果を奏する。図５が第１の実施形態、図６が第２の実施形態に相当するＰＭＯＳ型アナログスイッチの構成例である。この場合、ＰＭＯＳ型アナログスイッチ１３ａのソースはインピーダンスの低い高電位部（例えばデジタルアナログインターフェイス２の電源電圧部）１４ａに接続し、入力される各イネーブル信号Ｓ４〜Ｓ６は逆論理に反転する必要がある。
【００４６】
なお、本発明のデジタルデータ・音声アナログ信号転送装置において、デジタルアナログインターフェイス２は、アナログスイッチ部を含む主要部を集積回路化することにより、更に利便性を増す。この集積回路に制御タイミング信号生成部１６を内蔵してもよいし、その一部又は全部を内蔵せずに各イネーブル信号を集積回路外から入力してもよい。
【産業上の利用可能性】
【００４７】
以上説明してきたとおり、本発明は、携帯電話やカード端末などの携帯機器間でのデータ通信用デジタル信号及び音声アナログ信号の転送装置に有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態１におけるデジタルデータ・音声アナログ信号転送装置の構成を示すブロック図である。
【図２】本発明の実施形態１におけるデジタルデータ・音声アナログ信号転送装置の制御タイミングチャートである。
【図３】本発明の実施形態２におけるデジタルデータ・音声アナログ信号転送装置の構成を示すブロック図である。
【図４】本発明の実施形態２におけるデジタルデータ・音声アナログ信号転送装置の制御タイミングチャートである。
【図５】図１中のＮＭＯＳトランジスタ構成をＰＭＯＳトランジスタ構成に置換した例を示す回路図である。
【図６】図３中のＮＭＯＳトランジスタ構成をＰＭＯＳトランジスタ構成に置換した例を示す回路図である。
【符号の説明】
【００４９】
１  携帯端末
２  デジタルアナログインターフェイス
３  デジタルＩ／Ｏ部
４  デジタルデータ信号
５  デジタル入出力信号端子
６  コンデンサ
７  音声信号処理部
８  アナログアンプ部
９  送信音声アナログ信号
１０  アナログ入力信号端子
１１，１２，１３  ＮＭＯＳ型アナログスイッチ
１１ａ，１２ａ，１３ａ  ＰＭＯＳ型アナログスイッチ
１４  低電位部（低インピーダンス部）
１４ａ  高電位部（低インピーダンス部）
１５  音声アナログ信号生成部
１６  制御タイミング信号生成部
１０１  外部機器
１０２  デジタルアナログインターフェイス
１０３  デジタルＩ／Ｏ部
１０４  デジタル入出力信号端子
１０５  音声アナログ信号生成部
１０６  アナログ出力信号端子
Ｓ１〜Ｓ６  イネーブル信号
【図１】
2009260885.tif 000003
【図２】
2009260885.tif 000004
【図３】
2009260885.tif 000005
【図４】
2009260885.tif 000006
【図５】
2009260885.tif 000007
【図６】
2009260885.tif 000008