(57)【要約】【課題】半導体装置を小型化することができる半導体装置の製造方法および半導体装置を提供すること。【解決手段】本発明の半導体装置１の製造方法においては、はじめに、接続電極７および接続端子８が露出するように配線板３および３個の半導体チップ４を積層させる。接続電極７および接続端子８は直線上に配置する。次に、スパッタにより薄膜配線６を直線状に形成する。スパッタに用いるマスク（図示せず）は、右方にそれぞれずらして積層した配線板３および３個の半導体チップ４により生じた薄膜配線６の形成領域（左方の直線階段領域）と同様の形状の階段部または傾斜部を有しており、その階段部または傾斜部に薄膜配線形成用のスリットを有する。【選択図】図１
2009027067.tif 000002
【特許請求の範囲】
【請求項１】
上面に接続電極が形成された配線板の前記上面に第１の半導体チップを前記接続電極が露出するように積層する工程ａと、
前記半導体チップを２個以上積層させる場合においては第（ｎ−１）の接続端子が上面に形成された第（ｎ−１）の半導体チップ（ｎ：２から前記半導体チップの積層合計枚数Ｎまでの間の任意の正の整数）の前記上面に第ｎの半導体チップを前記第（ｎ−１）の接続端子が露出するように積層させる１の積層工程をｎが２からＮまで順に行なう工程ｂと、
前記第ｎの半導体チップの上面に形成された第ｎの接続端子を含むすべての前記接続端子および前記接続電極を接続させる薄膜配線と同形状のスリットが形成されたマスクを用いて前記配線板の上方から導電材料をスパッタまたは蒸着することにより前記薄膜配線を形成する工程ｃと
を備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記配線板および前記半導体チップは、接着層を介して隣位する前記配線板または他の前記半導体チップに接着されており、
前記接着層は、前記第（ｎ−１）の半導体チップもしくは前記配線板の上面から前記第ｎの半導体チップもしくは前記第１の半導体チップの上面の端部までの間において前記配線板の上方に面する方向に傾斜させた側面を有している
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
すべての前記半導体チップは、それらをそれぞれ同一方向にずらして直線階段状に積層されており、
前記接続電極およびすべての前記接続端子は、前記半導体チップの積層により生じた直線階段領域において直線上に配置されている
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記マスクは、最下層に積層された前記配線板から最上層に積層された第Ｎの半導体チップまでの間において前記配線板の上面、前記接着層の側面、前記第１の半導体チップの上面、前記接着層の側面、・・・、前記接着層の側面、前記第Ｎの半導体チップの上面の順に階段状に形成される薄膜配線の形成領域と同様の形状に形成された階段部に前記スリットを有している
ことを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
【請求項５】
前記マスクは、最下層に積層された前記配線板から最上層に積層された第Ｎの半導体チップまでの間においてすべての前記半導体チップをそれぞれずらして積層させることにより前記半導体チップの全体に生じた傾斜と同程度の傾きをもって形成された傾斜部に前記スリットを有している
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
接続電極が上面に形成されている配線板と、
前記配線板の上面に前記接続電極が露出するように積層されている第１の半導体チップと、
前記半導体チップを２個以上積層させる場合においては第（ｎ−１）の接続端子が上面に形成された第（ｎ−１）の半導体チップ（ｎ：２から前記半導体チップの積層合計枚数Ｎまでの間の任意の正の整数）の前記上面に前記第（ｎ−１）の接続端子が露出するように積層されている第ｎの半導体チップと、
前記配線板と前記第１の半導体チップとの間および前記第（ｎ−１）の半導体チップと前記第ｎの半導体チップとの間にそれぞれ介在しているとともに、前記第（ｎ−１）の半導体チップもしくは前記配線板の上面から前記第ｎの半導体チップもしくは前記第１の半導体チップの上面の端部までの間において前記配線板の上方に面する方向に傾斜させた側面を有している接着層と、
導電材料をスパッタまたは蒸着することにより前記配線板の上面、前記接着層の側面、前記第１の半導体チップの上面、前記接着層の側面、・・・、前記接着層の側面、前記第Ｎの半導体チップの上面の順に連続して形成されており、前記第ｎの半導体チップの上面に形成された第ｎの接続端子を含むすべての前記接続端子および前記接続電極に接続している薄膜配線と
を備えていることを特徴とする半導体装置。
【請求項７】
すべての前記半導体チップは、それらをそれぞれ同一方向にずらして直線階段状に積層されており、
前記接続電極およびすべての前記接続端子は、前記半導体チップの積層により生じた直線階段領域において直線上に配置されている
ことを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に係り、特に、メモリ基板に複数のメモリチップを積層実装してなるメモリーカードに好適に利用できる半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
図１５は従来の半導体装置１０１の一例を示している。従来の半導体装置１０１は、図１５に示すように、半導体装置１０１の筐体１０２の内部に配設された配線板１０３の上面１０３ａに１個または複数個の半導体チップ１０４が積層されており、配線板１０３または半導体チップ１０４に形成された接続電極１０７または接続端子１０８をワイヤ１０６を用いたワイヤボンディングにより相互に接続して形成されていた（特許文献１を参照）。
【０００３】
【特許文献１】特開２００５−２６８５３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、接続電極１０７または接続端子１０８をワイヤボンディングより接続していたため、ワイヤボンディングに必要なスペース分だけ実装面積および実装体積が大きくなってしまい、半導体装置１０１の小型化が困難であるという問題があった。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、半導体装置を小型化することができる半導体装置の製造方法および半導体装置を提供することを本発明の目的としている。
【課題を解決するための手段】
【０００６】
前述した目的を達成するため、本発明の半導体装置の製造方法は、その第１の態様として、上面に接続電極が形成された配線板の上面に第１の半導体チップを接続電極が露出するように積層する工程ａと、半導体チップを２個以上積層させる場合においては第（ｎ−１）の接続端子が上面に形成された第（ｎ−１）の半導体チップ（ｎ：２から半導体チップの積層合計枚数Ｎまでの間の任意の正の整数）の上面に第ｎの半導体チップを第（ｎ−１）の接続端子が露出するように積層させる１の積層工程をｎが２からＮまで順に行なう工程ｂと、第ｎの半導体チップの上面に形成された第ｎの接続端子を含むすべての接続端子および接続電極を接続させる薄膜配線と同形状のスリットが形成されたマスクを用いて配線板の上方から導電材料をスパッタまたは蒸着することにより薄膜配線を形成する工程ｃとを備えていることを特徴としている。
【０００７】
本発明の第１の態様の半導体装置の製造方法によれば、接続電極および全ての接続端子を接続する配線の接続としてワイヤボンディングの代わりに薄膜配線の形成を行なっているので、ワイヤボンディングに必要なスペース分だけ実装スペースを小さくすることができる。
【０００８】
本発明の第２の態様の半導体装置の製造方法は、第１の態様の半導体装置の製造方法において、配線板および半導体チップは、接着層を介して隣位する配線板または他の半導体チップに接着されており、接着層は、第（ｎ−１）の半導体チップもしくは配線板の上面から第ｎの半導体チップもしくは第１の半導体チップの上面の端部までの間において配線板の上方に面する方向に傾斜させた側面を有していることを特徴としている。
【０００９】
本発明の第２の態様の半導体装置の製造方法によれば、接着層の側面を傾斜させているので、配線板の上面および半導体チップの上面に薄膜配線を形成する際に接着層の側面にも同時に薄膜配線を形成することができる。
【００１０】
本発明の第３の態様の半導体装置の製造方法は、第２の態様の半導体装置の製造方法において、すべての半導体チップは、それらをそれぞれ同一方向にずらして直線階段状に積層されており、接続電極およびすべての接続端子は、半導体チップの積層により生じた直線階段領域において直線上に配置されていることを特徴としている。
【００１１】
本発明の第３の態様の半導体装置の製造方法によれば、半導体チップを同一方向以外の方向にそれぞれ積層するよりも、半導体チップの積層スペースを小さくすることができる。また、薄膜配線が直線状に形成されているので、薄膜配線の長さが最短になり、薄膜配線の電気的な損失を最小限に抑えることができる。
【００１２】
本発明の第４の態様の半導体装置の製造方法は、第２または第３の態様の半導体装置の製造方法において、マスクは、最下層に積層された配線板から最上層に積層された第Ｎの半導体チップまでの間において配線板の上面、接着層の側面、第１の半導体チップの上面、接着層の側面、・・・、接着層の側面、第Ｎの半導体チップの上面の順に階段状に形成される薄膜配線の形成領域と同様の形状に形成された階段部にスリットを有していることを特徴としている。
【００１３】
本発明の第４の態様の半導体装置の製造方法によれば、薄膜配線の形成領域とマスクとのギャップが一定になるので、階段部のない平板状のマスクを用いて薄膜配線を形成した場合と比較して、形成精度の高い薄膜配線を形成することができる。
【００１４】
本発明の第５の態様の半導体装置の製造方法は、第３の態様の半導体装置の製造方法において、マスクは、最下層に積層された配線板から最上層に積層された第Ｎの半導体チップまでの間においてすべての半導体チップをそれぞれずらして積層させることにより半導体チップの全体に生じた傾斜と同程度の傾きをもって形成された傾斜部にスリットを有していることを特徴としている。
【００１５】
本発明の第５の態様の半導体装置の製造方法によれば、薄膜配線の形成領域とマスクとのギャップが狭くなるので、傾斜部のない平板状のマスクを用いて薄膜配線を形成した場合と比較して、形成精度の高い薄膜配線を形成することができる。
【００１６】
また、本発明の半導体装置は、その第１の態様として、接続電極が上面に形成されている配線板と、配線板の上面に接続電極が露出するように積層されている第１の半導体チップと、半導体チップを２個以上積層させる場合においては第（ｎ−１）の接続端子が上面に形成された第（ｎ−１）の半導体チップ（ｎ：２から半導体チップの積層合計枚数Ｎまでの間の任意の正の整数）の上面に第（ｎ−１）の接続端子が露出するように積層されている第ｎの半導体チップと、配線板と第１の半導体チップとの間および第（ｎ−１）の半導体チップと第ｎの半導体チップとの間にそれぞれ介在しているとともに、第（ｎ−１）の半導体チップもしくは配線板の上面から第ｎの半導体チップもしくは第１の半導体チップの上面の端部までの間において配線板の上方に面する方向に傾斜させた側面を有している接着層と、導電材料をスパッタまたは蒸着することにより配線板の上面、接着層の側面、第１の半導体チップの上面、接着層の側面、・・・、接着層の側面、第Ｎの半導体チップの上面の順に連続して形成されており、第ｎの半導体チップの上面に形成された第ｎの接続端子を含むすべての接続端子および接続電極に接続している薄膜配線とを備えていることを特徴としている。
【００１７】
本発明の第１の態様の半導体装置によれば、接続電極および全ての接続端子を接続する配線の接続としてワイヤボンディングの代わりに薄膜配線の形成を行なっているので、ワイヤボンディングに必要なスペース分だけ実装スペースを小さくすることができる。また、接着層の側面を傾斜させているので、配線板の上面および半導体チップの上面に薄膜配線を形成する際に接着層の側面も同時に薄膜配線を形成することができる。
【００１８】
本発明の第２の態様の半導体装置は、第１の態様の半導体装置において、すべての半導体チップは、それらをそれぞれ同一方向にずらして直線階段状に積層されており、接続電極およびすべての接続端子は、半導体チップの積層により生じた直線階段領域において直線上に配置されていることを特徴としている。
【００１９】
本発明の第２の態様の半導体装置によれば、半導体チップを同一方向以外の方向にそれぞれ積層するよりも、半導体チップの積層スペースを小さくすることができる。また、薄膜配線が直線状に形成されているので、薄膜配線の長さが最短になり、薄膜配線の電気的な損失を最小限に抑えることができる。
【発明の効果】
【００２０】
本発明の半導体装置の製造方法および半導体装置によれば、ワイヤボンディングに必要なスペースを除外した分だけ半導体装置の実装面積および実装体積を小さくすることができるので、半導体装置を小型化することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下、図１から図１４を用いて、本発明の半導体装置およびその製造方法をその一実施形態により説明する。
【００２２】
図１および図２は、本実施形態の半導体装置１を示している。本実施形態の半導体装置１は、図１および図２に示すように、樹脂製の筐体２の内部に、配線板３、半導体チップ４、接着層５および薄膜配線６を備えている。
【００２３】
配線板３は、外部回路（図示せず）との接続に用いる外部電極９と、半導体チップ４に接続する接続電極７とを有している。この配線板３は矩形状に形成されている。外部電極９は配線板３の端辺３ｂ付近であってその下面３ｃに接続されている。接続電極７は配線板３の端辺３ｂ付近であってその上面３ａに接続されている。配線板３の上面３ａには半導体チップ４が積層される。
【００２４】
半導体チップ４は配線板３の上面３ａにおいてその高さ方向に３個積層されている。これらの半導体チップ４としては、配線板３よりも小さな矩形状に形成されたベアチップが用いられており、その上面４ａの端辺４ｂ周辺に矩形状の接続端子８が形成されている。本実施形態において、これら３個の半導体チップ４を積層下方から順に第１の半導体チップ４１、第２の半導体チップ４２および第３の半導体チップ４３と称し、それらの接続端子８を積層下方から順に第１の接続端子８１、第２の接続端子８２および第３の接続端子８３と称する。
【００２５】
ただし、本発明の半導体装置１において半導体チップ4の積層可能な個数は３個に限られず、１個から任意の積層合計枚数Ｎまでを選択することができる。その際は、積層下方からｎ番目の半導体チップ４を第ｎの半導体チップと称し、その上面に形成される接続端子８を第ｎの接続端子と称する。なお、ｎは２から積層合計枚数Ｎまでの間の任意の正の整数である。
【００２６】
第１の半導体チップ４１は、配線板３の上面３ａに接続電極７が露出するように積層されている。同様にして、第２の半導体チップ４２は第１の半導体チップ４１の上面４１ａに第１の接続端子８１が露出するように積層されており、第３の半導体チップ４３は第２の半導体チップ４２の上面４２ａに第２の接続端子８２が露出するように積層されている。
【００２７】
本実施形態の半導体チップ４の積層パターンは、同一形状の半導体チップ４を同一方向（図１および図２の右方）にずらして直線階段状に積層されたパターンになっている。そして、接続電極７およびすべての接続端子８は、半導体チップ４の積層により生じた直線階段領域において仮想の直線上に配置されている。ただし、半導体チップ４の積層パターンは接続電極７および接続端子８が露出するような積層パターンであればよいので、図１および図２に示すような同一方向にずらしたパターン以外の積層パターンであっても良い。
【００２８】
例えば、図３および図４に示すように、３個の半導体チップ４を大、中、小の３つの大きさに形成して、大きい半導体チップ４から順に半導体チップ４を配線板３に積層させても良い。それらの半導体チップ４の上面４ａは半導体装置１の右方および左方の両方（図３および図４を参照）において露出しているため、それらに形成される接続端子８を半導体装置１の右方および左方の両方に配置しても良い。
【００２９】
また、例えば、図５に示すように、半導体チップ４の長手方向を互い違いに積層させても良い。この場合、半導体チップ４の上面４ａのどの部分が露出するかは積層パターンにより異なるので、これらの半導体チップ４を積層させたときにそれらの上面４ａのうちの露出する部分に接続端子８を形成する。
【００３０】
接着層５は、図１および図２に示すように、配線板３と第１の半導体チップ４１との間、第１の半導体チップ４１と第２の半導体チップ４２との間および第２の半導体チップ４２と第３の半導体チップ４３との間にそれぞれ介在している。この接着層５は、フェノール硬化型樹脂などの液体樹脂を用いて形成されている。
【００３１】
また、この接着層５は、配線板３の上方に面する方向に傾斜させた側面５ａを有している。例えば、配線板３と第１の半導体チップ４１との間に介在する接着層５の側面５ａは、配線板３の上面３ａから第１の半導体チップ４１の上面４１ａの端辺（端部）４１ｂまでの間において傾斜している。
【００３２】
同様に、第１の半導体チップ４１と第２の半導体チップ４２との間に介在する接着層５の側面５ａは第１の半導体チップ４１の上面４１ａから第２の半導体チップ４２の上面４２ａの端辺（端部）４２ｂまでの間において傾斜しており、第２の半導体チップ４２と第３の半導体チップ４３との間に介在する接着層５の側面５ａは第２の半導体チップ４２の上面４２ａから第３の半導体チップ４３の上面４３ａの端辺（端部）４３ｂまでの間において傾斜している。
【００３３】
薄膜配線６は、すべての接続端子８および接続電極７に接続している。この薄膜配線６は薄膜形成法を用いて形成される。例えば、本実施形態の薄膜配線６は、導電材料をスパッタまたは蒸着することにより形成されている。また、本実施形態のすべての接続端子８および接続電極７は、図１および図２に示すように、半導体チップ４の積層により生じた直線階段領域において直線上に配置されている。言い換えると、この薄膜配線６は、配線板３の上面３ａ、接着層５の側面５ａ、第１の半導体チップ４１の上面４１ａ、接着層５の側面５ａ、第２の半導体チップ４２の上面４２ａ、接着層５の側面５ａ、第３の半導体チップ４３の上面４３ａの順に連続して直線状に形成されている。
【００３４】
次に、図６から図１０を用いて、本実施形態の半導体装置１の製造方法を説明する。
【００３５】
本実施形態の半導体装置１は、図６、図７および図８に示す順に、３つの工程を経て製造される。
【００３６】
工程ａにおいては、図６に示すように、配線板３の上面３ａに第１の半導体チップ４１を積層する。後の工程において配線板３の上面３ａに形成された接続電極７と第１の半導体チップ４１の上面４１ａに形成された接続端子８１とを薄膜配線６により接続させるため、接続電極７が露出するように第１の半導体チップ４１を配線板３の上面３ａに積層する。
【００３７】
配線板３および半導体チップ４は、接着層５を介して接着されている。この接着層５は、前述した液体樹脂を用いて、配線板３の上面３ａから第１の半導体チップ４１の上面４１ａの端辺４１ｂまで傾斜した側面５ａを有するように塗布形成されている。接着層５の側面５ａは粘度の高い液体樹脂を用いて表面張力を利用して形成しても良いし、長方形状の接着層５を形成した後に側面５ａを研磨して傾斜させても良い。また、接着層５の側面５ａは平滑であることが好ましいが、上方または下方に湾曲しても良い。
【００３８】
工程ｂにおいては、図７に示すように、第１の半導体チップ４１の上面４１ａに第２の半導体チップ４２を積層させる。また、第２の半導体チップ４２の上面４２ａには第３の半導体チップ４３を積層させる。いずれの積層においても、第１の半導体チップ４１の上面４１ａに形成された第１の接続端子８１および第２の半導体チップ４２の上面４２ａに形成された第２の接続端子８２が露出するように第２の半導体チップ４２および第３の半導体チップ４３を積層させる。また、工程ａと同様、第１の半導体チップ４１と第２の半導体チップ４２との間および第２の半導体チップ４２と第３の半導体チップ４３との間に前述した傾斜の側面５ａを有する接着層５を塗布する。
【００３９】
ここで、本実施形態の３個の半導体チップ４は、図７に示すように、それらをそれぞれ同一方向（図７の右方）にずらして直線階段状に積層されていることが好ましい。また、接続電極７およびすべての接続端子８は、半導体チップ４の積層により生じた直線階段領域、すなわち配線板３の上面３ａの左端および半導体チップ４の上面４ａの左端においてそれらが直線上に配置されていることが好ましい。
【００４０】
なお、本実施形態の半導体装置１は半導体チップ４を３個積層させているために工程ｂを行なうが、仮に１個の半導体チップ４のみを配線板３の上面３ａに積層させる場合は工程ｂを行なう必要はない。また、本実施形態と同様に半導体チップ４を２個以上積層させる場合においては、図示はしないが、第（ｎ−１）の半導体チップの上面に第ｎの半導体チップを積層させる積層工程をｎが２から積層合計枚数Ｎまで順に行なう。その際、前述と同様、接続電極７およびすべての接続端子８（第１の接続端子８１から第（ｎ−１）の接続端子までの接続端子８）を露出させるように半導体チップ４を積層させる。なお、第ｎの半導体チップに形成された第ｎの接続端子８はその上方に半導体チップ４が積層されないので露出した状態になっている。
【００４１】
工程ｃにおいては、図８に示すように、スリット１１が形成されたマスク１０を用いて、配線板３の上方から導電材料をスパッタすることにより薄膜配線６を形成する。スパッタの代わりに蒸着により薄膜配線６を形成しても良い。本実施形態の薄膜配線６は図２に示すように直線状（正確には直線階段状）に形成される。そのため、マスク１０のスリット１１は、薄膜配線６を配線板３の上方から見た形状と同形状の直線状に形成されている。
【００４２】
ここで、本実施形態のマスク１０は、図９に示すように、薄膜配線６の対向位置に形成された階段部１２にスリット１１を有していることが好ましい。また、この階段部１２の形状としては、最下層に積層された配線板３から最上層に積層された第３の半導体チップ４３までの間において配線板３の上面３ａ、接着層５の側面５ａ、第１の半導体チップ４１の上面４１ａ、接着層５の側面５ａ、第２の半導体チップ４２の上面４２ａ、接着層５の側面５ａ、第３の半導体チップ４３の上面３ａの順に階段状に形成される薄膜配線６の形成領域と同様の形状に形成されていることが好ましい。
【００４３】
薄膜配線６の形成領域の具体例としては、図１および図２に示すような直線階段状の形成領域であったり、図３および図４に示すような左右に分かれて形成された直線階段状の形成領域であったり、図５に示すようなジグザグ階段状の形成領域などが挙げられる。本実施形態の工程ａおよび工程ｂにおいては、図７に示すように、半導体チップ４を同一方向にずらして積層させているので、薄膜配線６の形成領域は直線階段状になる。
【００４４】
本実施形態の半導体チップ４の積層パターンのように半導体チップ４を同一方向にずらして積層させる場合、図７に示すように、半導体チップ４の全体に生じた傾斜が一定の角度になりやすい。そこで、本実施形態のマスク１０においては、図１０に示すように、スリット１１が薄膜配線６の対向位置に形成された傾斜部１３に形成されていてもよい。この傾斜部１３は、最下層に積層された配線板３から最上層に積層された第３の半導体チップ４３までの間において半導体チップ４の全体に生じた傾斜と同程度の傾きをもって形成されていることが好ましい。
【００４５】
次に、図１から図１４を用いて、本実施形態の半導体装置１およびその製造方法の作用を説明する。
【００４６】
本実施形態の半導体装置１においては、図１および図２に示すように、配線板３の接続電極７および半導体チップ４の接続端子８が露出するように配線板３および３個の半導体チップ４が積層されている。ここで、従来においては、接続電極７および全ての接続端子８が図１５に示すようなワイヤボンディングにより接続されていたが、本実施形態の半導体装置１においては、図１および図２に示すように、これらの接続電極７および接続端子８が薄膜配線６により接続されている。そのため、ワイヤボンディングに必要なスペース分だけ実装スペースを小さくすることができる。
【００４７】
また、３個の半導体チップ４は、図１および図２に示すように、それらをそれぞれ同一方向（図１および図２においては右方）にずらして階段状に積層されている。そのため、図３および図４または図５に示すような半導体チップ４を同一方向にずらして積層する積層パターン以外の積層パターンでそれぞれ積層するよりも、半導体チップ４の積層スペースを小さくすることができる。
【００４８】
また、半導体チップ４を同一方向にずらして積層すると、半導体チップ４をずらした方向と反対の方向（図１および図２においては左方）に図１および図２に示すような直線階段領域が形成される。この直線階段領域に接続電極７および接続端子８を直線上に配置することにより、接続電極７および接続端子８を接続する薄膜配線６が直線状（正確には直線階段状）に形成されているので、薄膜配線６の長さが最短になり、薄膜配線６の電気的な損失を最小限に抑えることができる。
【００４９】
また、本実施形態の半導体装置１は、図６、図７および図８の順に示すように、工程ａ、工程ｂおよび工程ｃを経て製造される。工程ａおよび工程ｂにおいては、配線板３および半導体チップ４が接着層５を介して隣位する配線板３または他の半導体チップ４に接着されている。
【００５０】
仮に、図１１に示すように、接着層５を矩形状にしてその側面５ａの法線を積層方向と直交するように形成したとする。その場合、図１２に示すように、配線板３の上方からスパッタが行なわれるため、スパッタ方向と対向する配線板３の上面３ａおよび半導体チップ４の上面４ａにのみスパッタ粒子２０が付着し、スパッタ方向と対向していない接着層５の側面５ａおよび半導体チップ４の側面４ｃにはスパッタ粒子２０がほとんど付着しないことになる。つまり、薄膜配線６が部分的に形成されることになる。そのため、接着層５の側面５ａおよび半導体チップ４の側面４ｃにスパッタ粒子２０を付着させる場合、図１３に示すように、接着層５の側面５ａおよび半導体チップ４の側面４ｃがスパッタ方向と対向する位置になるまで積層された配線板３および半導体チップ４を傾けなければならない。
【００５１】
そこで、本実施形態の接着層５は、図７に示すように、配線板３の上方に面して傾斜させた所定の側面５ａを有している。また、この側面５ａは、下層の半導体チップ（例えば第１の半導体チップ４１）４の上面４ａからその上層の半導体チップ（例えば第２の半導体チップ４２）４の上面４ａの端部までの間、および配線板３の上面３ａから第１の半導体チップ４１の上面４１ａの端部まで間に形成されている。そのため、配線板３の上面３ａおよび半導体チップ４の上面４ａに薄膜配線６を形成する際、積層された配線板３および半導体チップ４を傾けなくても接着層５の側面５ａに薄膜配線６を同時に形成することができる。
【００５２】
本実施形態の半導体装置１の製造方法においては、前述した薄膜配線６の形成手法だけでなく、薄膜配線６の形成精度も向上させている。本実施形態の半導体装置１においては、図１に示すように、その高さ方向に３個の半導体チップ４が積層されている。そのため、図８に示すような平板状のマスク１０を使用すると、マスク１０から半導体チップ４、接着層５または配線板３までの距離が局所的に異なってしまう。すると、スパッタ粒子２０は垂直方向だけでなく斜め方向にも進行するため、図８および図１４に示すように、マスク１０に近い部分の薄膜配線６は所定の厚さおよび幅と同等に形成されるのに対し、マスク１０から遠い部分の薄膜配線６が所定の厚さよりも薄く、かつ所定の幅よりも広くなってしまう。そして、半導体チップ４の積層合計枚数Ｎが多くなればなるほど、薄膜配線６の形成精度が劣化しやすくなる。
【００５３】
そこで、本実施形態のマスク１０においては、図９に示すように、階段状に形成された薄膜配線６の形成領域と同様の形状に形成された階段部１２が形成されており、その階段部１２にスリット１１が形成されている。つまり、配線板３および半導体チップ４の積層形状にあわせてマスク１０の形状を決めることにより、薄膜配線６の形成領域とマスク１０とのギャップを一定にすることができる。そのため、図８に示すような階段部１２のない平板状のマスク１０を用いて薄膜配線６を形成した場合と比較して、形成精度の高い薄膜配線６を形成することができる。
【００５４】
ただし、小さな半導体チップ４の積層形状にあわせてマスク１０に階段部１２を形成するには加工精度上困難な場合もある。そこで、本実施形態のマスク１０に図９に示すような階段部１２を形成せず、図１０に示すような傾斜部１３を形成しても良い。この傾斜部１３は、半導体チップ４をそれぞれずらして積層させることにより半導体チップ４の全体に生じた傾斜と同程度の傾きをもって形成されている。そのため、薄膜配線６の形成領域とマスク１０とのギャップは一定にはならないが、薄膜配線６の形成精度を高く維持することができる程度にまで薄膜配線６の形成領域とマスク１０とのギャップを狭くすることができる。そのため、図８に示すような傾斜部１３のない平板状のマスク１０を用いて薄膜配線６を形成した場合と比較して、形成精度の高い薄膜配線６を形成することができる。
【００５５】
すなわち、本実施形態の半導体装置１の製造方法および半導体装置１によれば、ワイヤボンディングに必要なスペースを除外した分だけ半導体装置１の実装面積および実装体積を小さくすることができるので、半導体装置１を小型化することができるという作用を生じる。
【００５６】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【図面の簡単な説明】
【００５７】
【図１】本実施形態の半導体装置を示す断面図
【図２】本実施形態の半導体装置の内部を示す平面図
【図３】本実施形態の半導体装置における他の積層パターンの一例を示す断面図
【図４】本実施形態の半導体装置における他の積層パターンの一例を示す平面図
【図５】本実施形態の半導体装置における他の積層パターンの一例を示す断面図
【図６】本実施形態の半導体装置の製造方法における工程ａを示す断面図
【図７】本実施形態の半導体装置の製造方法における工程ｂを示す断面図
【図８】本実施形態の半導体装置の製造方法における工程ｃを示す断面図
【図９】本実施形態の工程ｃに用いるマスクに設けた階段部を示す断面図
【図１０】本実施形態の工程ｃに用いるマスクに設けた傾斜部を示す断面図
【図１１】本実施形態に用いる接着層の側面を仮に傾斜させないで形成した場合を示す断面図
【図１２】図１１の配線板および半導体チップに配線板および半導体チップの上方からスパッタを行なった状態を示す断面図
【図１３】図１１の配線板および半導体チップを傾けて配線板および半導体チップの側方からスパッタを行なった状態を示す部分断面図
【図１４】図９に示したマスクを用いて配線板および半導体チップにスパッタを行なった状態を示す平面図
【図１５】従来の半導体装置を示す断面図
【符号の説明】
【００５８】
１  半導体装置
３  配線板
４、４１、４２、４３  半導体チップ
４ａ、４１ａ、４２ａ、４３ａ  （半導体チップの）上面
４ｂ、４１ｂ、４２ｂ、４３ｂ  （半導体チップの上面の）端辺
５  接着層
５ａ  （接着層の）側面
６  薄膜配線
７  接続電極
８、８１、８２、８３  接続端子
１０  マスク
１１  スリット
１２  階段部
１３  傾斜部
【図１】
2009027067.tif 000003
【図２】
2009027067.tif 000004
【図３】
2009027067.tif 000005
【図４】
2009027067.tif 000006
【図５】
2009027067.tif 000007
【図６】
2009027067.tif 000008
【図７】
2009027067.tif 000009
【図８】
2009027067.tif 000010
【図９】
2009027067.tif 000011
【図１０】
2009027067.tif 000012
【図１１】
2009027067.tif 000013
【図１２】
2009027067.tif 000014
【図１３】
2009027067.tif 000015
【図１４】
2009027067.tif 000016
【図１５】
2009027067.tif 000017