(57)【要約】【課題】容量から半導体チップへの電圧供給の応答速度を向上させることができる半導体装置を提供すること。【解決手段】本発明にかかる半導体装置は、絶縁基板１と、絶縁基板１上に形成される半導体チップ２と、絶縁基板１上に形成され、半導体チップ２にグランド電位を与える第１のパッド３と、絶縁基板１上に形成され、半導体チップ２に電源電圧を供給する第２のパッド４と、第１のパッド３及び第２のパッド４の間に形成され、当該第１のパッド３及び第２のパッド４と供に容量を形成する誘電体膜５と、絶縁基板１裏面に形成され、絶縁基板１に形成されたスルーホール１ａを介してそれぞれ第１のパッド３及び第２のパッド４と外部機器とを電気的に接続する半田ボール８とを有する。【選択図】図１
2009076815.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に形成される半導体チップと、
前記絶縁基板上に形成され、前記半導体チップにグランド電位を与える第１のパッドと、
前記絶縁基板上に形成され、前記半導体チップに電源電圧を供給する第２のパッドと、
前記第１のパッド及び前記第２のパッドの間に形成され、当該第１のパッド及び第２のパッドと供に容量を形成する誘電体膜と、
前記絶縁基板裏面に形成され、前記絶縁基板に形成されたスルーホールを介してそれぞれ前記第１のパッド及び前記第２のパッドと外部機器とを電気的に接続する半田ボールとを有する半導体装置。
【請求項２】
前記誘電体膜を覆い、かつ前記第１のパッド又は前記第２のパッドのいずれか一方上に形成される電極をさらに有し、
前記電極が形成された第１のパッド又は第２のパッドと前記電極とを、前記容量の一方の電極とする
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記誘電体膜は、前記第１のパッド及び／又は前記第２のパッドの一部を覆うように形成され、
前記第１のパッド又は前記第２のパッドのいずれか一方のパッド上、及び前記誘電体膜上に形成される電極をさらに有し、
前記電極が形成されたパッド及び前記電極と、前記誘電体膜と、前記電極が形成されていないパッドとにより容量を形成する
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記絶縁基板は、当該絶縁基板内に複数の配線層を有する多層基板である
ことを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
【請求項５】
前記第１のパッド又は前記第２のパッドのいずれか一方のパッドと接続され、他方のパッドと一部がオーバーラップするようにその上方に配置される電極をさらに備え、
前記第１のパッドと、前記第２のパッドと、前記誘電体膜と、前記電極とで容量を形成する
ことを特徴とする請求項１記載の半導体装置。
【請求項６】
前記第１のパッド及び前記第２のパッドを複数備え、前記半導体チップが有する信号端子と接続するための第３のパッドをさらに備え、
前記第３のパッドは、前記絶縁基板の周縁部に配置され、
前記第１のパッド及び前記第２のパッドのそれぞれの少なくとも１つは前記絶縁基板の内縁部に配置される
ことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デカップリングコンデンサを有する半導体装置に関し、特に、基板裏面に外部機器と接続される半田ボールを有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置に関する。
【背景技術】
【０００２】
高速動作が必要とされる半導体チップを有する半導体装置等において、大電流が必要となる場合がある。この場合、大電流の供給により、電源電圧の電圧降下が発生する。このような電圧降下が発生すると、半導体装置の動作性能が低下する。そこで、電源電圧の急激な変動を防止するために、例えばデカップリングコンデンサが形成される。デカップリングコンデンサは、電荷を蓄積して電源電圧からの電力供給を補助する。これにより、電源電圧の電圧降下を抑制する。
【０００３】
デカップリングコンデンサが形成された半導体装置の例を図７及び図８に示す。図７に示す半導体装置は、多層の基板９１上に半導体チップ９２が形成されている。基板９１上には複数のグランドパッド９３ａ、電源パッド９３ｂ、及び信号を入出力する信号パッド９３ｃが形成されている。グランドパッド９３ａは、基板９１に形成されたスルーホール９１ａを介して基板９１裏面の半田ボール９４に接続されている。そして、半田ボール９４に接続されたグランド電圧供給部（図示せず）からグランドパッド９３ａにグランド電圧が供給される。また、電源パッド９３ｂは、基板９１に形成されたスルーホール９１ａを介して基板９１裏面の半田ボール９４に接続されている。そして、半田ボール９４に接続された電源電圧供給部（図示せず）から電源パッド９３ｂに電源電圧が供給される。また、デカップリングコンデンサ９５となる容量部品が基板９１裏面に形成されている。この容量部品は、対向する電極の間に誘電体膜が形成されたものである。ここで、容量部品から半導体チップ９２への電流供給経路を二点破線及び破線で示す。そして、グランドパッド９３ａ及び電源パッド９３ｂと半導体チップ９２とはボンディングワイヤー９６で接続されている。さらに、ボンディングワイヤー９６の断線等を防止するためのモールド樹脂９７が形成されている。
【０００４】
図７に示す半導体装置は、デカップリングコンデンサ９５として、容量部品が基板裏面に形成されている。このため、半導体チップ９２とデカップリングコンデンサ９５との距離が遠い。半導体チップ９２とデカップリングコンデンサ９５との距離が遠い場合、デカップリングコンデンサ９５から半導体チップ９２に電圧を供給する際の、電圧供給の応答速度が遅い。また、基板裏面にデカップリングコンデンサが形成される場合であって、基板裏面に形成される半田ボール９４が十分な高さを有していない場合、デカップリングコンデンサ９５の厚みによって基板９１が傾く場合がある。また、図８に示す半導体装置は、多層の基板９１内にデカップリングコンデンサ９５となる容量部品が形成されている。この場合、図７に示す半導体装置と比較して、半導体チップ９２と容量部品との距離は近い。しかしながら、容量部品から半導体チップ９２への電圧供給の応答速度が十分な速さを有さない。また、多層の基板を用いて半導体装置を形成する必要がある。
【０００５】
そこで、特許文献１に、半導体チップが形成されている側と同じ基板上に、デカップリングコンデンサとなる容量部品を形成した半導体装置が記載されている。この容量部品は、基板上に形成された金属膜上に形成されている。金属膜は、ワイヤーを介して半導体装置の外部と接続されるリードフレームに接続されている。リードフレームは、ワイヤーを介して半導体チップに接続されている。この半導体装置は、基板上に容量部品が形成されているため、図８に示す半導体装置と比較して半導体チップと容量部品との物理的な距離が近い。これにより、容量部品から半導体チップへの応答速度を向上させることができる。また、特許文献１には、さらに、対向する電極の間に誘電体膜が形成された容量部品ではなく、基板上に形成される電極及び誘電膜から容量を形成する半導体装置が記載されている。
【０００６】
特許文献１に記載の電極及び誘電体膜から容量が形成された半導体装置は、基板上に接地層となる第１金属膜が形成されている。この第１金属膜上に誘電層が形成されており、誘電層上に電源層となる第２金属膜が形成されている。第２金属膜は、ワイヤーを介して、外部機器と接続されるリードフレームに接続され、リードフレームはワイヤーを介して半導体チップに接続されている。そして、第１金属膜、誘電層、及び第２金属膜により容量が形成されている。
【特許文献１】特開平７−２９７３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の基板上に容量部品が形成された半導体装置は、デカップリングコンデンサとして容量部品を形成しているため、容量部品の形状に合わせた半導体装置のレイアウト設計を行う必要がある。このため、半導体装置の製造が煩雑である。また、特許文献１に記載の電極及び誘電体膜から容量を形成する半導体装置は、容量の一方の電極として所定の面積を有する第２金属膜を形成している。このため、容量の一方の電極となる第２金属膜と半導体チップとが、複数のワイヤー及びリードフレームを介して接続されている。このため、半導体チップと容量との電気的な距離が遠く、容量から半導体チップへの電圧供給の応答速度が遅いという問題点がある。なお、リードフレームと第２金属膜とを接続するワイヤー及び第２金属膜を除去し、リードフレームを容量の一方の電極として、容量の一方の電極であるリードフレームと半導体チップとを接続することが考えられる。しかしこの場合、非常に細く、面積が小さいリードフレームが容量の一方の電極となるため、大きな容量値を有する容量を形成することが困難である。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明に係る半導体装置は、絶縁基板と、前記絶縁基板上に形成される半導体チップと、前記絶縁基板上に形成され、前記半導体チップにグランド電位を与える第１のパッドと、前記絶縁基板上に形成され、前記半導体チップに電源電圧を供給する第２のパッドと、前記第１のパッド及び前記第２のパッドの間に形成され、当該第１のパッド及び第２のパッドと供に容量を形成する誘電体膜と、前記絶縁基板裏面に形成され、前記絶縁基板に形成されたスルーホールを介してそれぞれ前記第１のパッド及び前記第２のパッドと外部機器とを電気的に接続する半田ボールとを有することを特徴とする。
【０００９】
本発明においては、基板上に形成される第１のパッド、第２のパッド、並びに、第１のパッド及び第２のパッドの間に形成された誘電体膜によって容量を構成するため、半導体チップの近傍に容量を形成することができ、半導体チップと容量との電気的な距離を短くすることができる。
【発明の効果】
【００１０】
本発明に係る半導体装置によれば、容量から半導体チップへの電圧供給の応答速度を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、半導体装置と外部機器との接続のために基板裏面に複数の半田ボールが形成されたＢＧＡ型の半導体装置に適用したものである。図１に本実施の形態にかかる半導体装置の断面図を示す。なお、図１は、後述する図４のＩ−Ｉ線における断面図である。
【００１２】
図１に示すように、本実施の形態にかかる半導体装置は、絶縁性の基板１を有する。基板１上に、半導体チップ２、第１のパッド３、第２のパッド４、誘電体膜５、及び第３のパッドである信号パッド６が形成されている。また、第２のパッド４上及び誘電体膜５上に電極７が形成されている。さらに、基板１裏面に半田ボール８が形成されている。そして、半導体チップ２と、第１のパッド３、第２のパッド４上に形成された電極７、及び信号パッド６とが、それぞれボンディングワイヤー９を介して接続されている。さらに、ボンディングワイヤー９の断線等を防止するために、基板１上に形成された半導体チップ２及びボンディングワイヤー９等を覆うモールド樹脂１０が形成されている。
【００１３】
次に、本実施の形態にかかる半導体装置についてより詳細に説明する。基板１には、複数のスルーホール１ａが形成されている。スルーホール１ａを介して、基板１上に形成された第１のパッド３、第２のパッド４、及び信号パッド６と、基板裏面に形成された半田ボール８とが接続される。第１のパッド３は、スルーホール１ａ上に形成され、グランド電位に設定されるグランドパッドである。そして、半導体チップ２にグランド電位を与える。また、第２のパッド４は、スルーホール１ａ上に形成され、半導体チップ２に電源電圧を供給する電源パッドである。この第１のパッド３と第２のパッド４との間に誘電体膜５が形成されている。さらに、本実施の形態では、第１のパッド３及び第２のパッド４の一部を覆うように誘電体膜５が形成されている。そして、第２のパッド４及び誘電体膜５上に電極７が形成されている。すなわち、電極７は、第２のパッド４と接続され、第１のパッド３と一部がオーバーラップするように当該第１のパッド３の上方に配置されている。ここでは、電極７は第２のパッド４と接続され、第１のパッド３とオーバーラップするように配置したが、第１のパッド３と接続され、第２のパッド４とオーバーラップするように配置してもよい。この第１のパッド３と、第２のパッド４及び電極７と、誘電体膜５とにより、容量が構成されている。すなわち、第２のパッド４及び電極７が容量の一方の電極として機能し、第１のパッド３が他方の電極として機能する。信号パッド６は、スルーホール１ａ上に形成され、半導体チップ２が有する信号端子と接続される。そして、半導体チップ２と半導体装置の外部に接続される外部機器等間の信号は、信号パッド６を介して送受信される。半田ボール８は、グランド電位を与えるグランド電圧供給部（図示せず）及び電源電圧を供給する電源電圧部（図示せず）に接続される。そして、グランド電圧供給部から供給されるグランド電圧を、スルーホール１ａを介して第１のパッド３に供給する。また、電源電圧供給部から供給される電源電圧を、スルーホール１ａを介して第２のパッド４に供給する。すなわち、半田ボール８は、基板１に形成されたスルーホール１ａを介して第１のパッド３及び第２のパッド４と外部機器とを電気的に接続する。
【００１４】
本実施の形態では、より大きな容量値を有する容量を形成するために、誘電体膜５は、第１のパッド３及び第２のパッド４の一部を覆うように形成する。第１のパッド３及び第２のパッド４上に形成される誘電体膜５は、容量値を大きくするために、より薄い方が好ましい。また、例えば、第２のパッド４上及び誘電体膜５上に電極７を形成する。すなわち、電極７及び第２のパッド４を容量の一方の電極とする。そして、第１のパッド３と、第２のパッド４及び電極７と、誘電体膜５とにより容量を構成する。また、容量の一方の電極となる電極７及び第１のパッド３と半導体チップ２とをボンディングワイヤー９によって接続する。すなわち、半導体チップ２の近傍に形成される第１のパッド３と、第２のパッド４及び電極７と、誘電体膜５とにより容量を形成するため、半導体チップ２の近傍に容量を形成することができる。これにより、半導体チップ２と容量との電気的な距離を近くすることができ、容量から半導体チップ２への電圧供給の応答速度を向上させることができる。また、半導体チップ２と容量との間のボンディングワイヤーの配線長を短くすることができるため、接続抵抗及びインダクタンスを低減することができ、ノイズの発生を低減することができる。特許文献１の場合、半導体チップから容量部までは、ワイヤーリードフレーム及びワイヤーを介している。一方、本発明においては、半導体チップと容量部との間の接続はワイヤーのみで実現可能である。このため、半導体装置のサイズにも依存するため一概には言えないが、半導体チップと容量部との物理的な距離を１／５程度に抑えることができる。これは、抵抗では数１００ｍΩ程度のものが、１００ｍΩ程度に、インダクタンスでは１０ｎＨ（ナノヘンリー）程度のものが、１〜２ｎＨ程度に抑えることができるということである。さらに、本実施の形態では、第１のパッド３及び第２のパッド４上に形成される誘電体膜５を薄く形成することにより、より大きな容量値を有する容量を形成することができる。本実施の形態では、第２のパッド４上及び誘電体膜５上に形成される電極７を容量の一方の電極とし、第１のパッド３と、第２のパッド４及び電極７と、誘電体膜５とで容量を形成したが、第１のパッド３上及び誘電体膜５上に電極７を形成し、第１のパッド３及び電極７と、第２のパッド４と、誘電体膜５とで容量を形成してもよい。
【００１５】
ここで、図２乃至図５に、本実施の形態にかかる半導体装置の平面図を示し、その製造方法を簡単に説明する。まず、図２に示すように、基板１上に第１のパッド３、第２のパッド４、及び信号パッド６を形成する。第１のパッド３及び第２のパッド４はそれぞれ複数形成してもよい。この場合、信号パッド６は基板１の周縁部に配置され、基板１上において当該信号パッド６の内縁部に少なくとも第１のパッド３及び第２のパッド４のそれぞれ１つが配置されていればよく、さらに、基板１上において信号パッド６の外側にも第１のパッド３及び第２のパッド４を配置してもよい。次に、図３に示すように、第１のパッド３及び第２のパッド４の一部を覆うように誘電体膜５を形成する。そして、図４に示すように、誘電体膜５及び第２のパッド４上に電極７を形成する。また、基板１上の所望に位置に半導体チップ２を形成する。半導体チップ２は、例えば、基板１とボンディングワイヤを用いて接続する。または、バンプを用いてフリップチップ接続する。そして、半導体チップ２と、第１のパッド３、電極７、及び信号パッド６とをそれぞれボンディングワイヤー９で接続する。この後、モールド樹脂１０（図示せず）を形成する。
【００１６】
ここで、図５に、図４に示す半導体装置であって、電極７の形成領域を明示した図を示す。図５では、電極７の形成領域を点線で示す。図５に示すように、誘電体膜５及び第２のパッド４上に電極７を形成する。図４に戻って、モールド樹脂１０（図示せず）を形成した後、基板１裏面に半田ボール８を形成する。ここで、図６に本実施の形態にかかる基板の裏面の平面図を示す。図６に示すように、基板１は複数のスルーホール１ａを有し、それぞれスルーホール１ａ上に形成される第１のパッド３、第２のパッド４、及び信号パッド６と接続される半田ボール８を基板１裏面に形成する。以上により、半導体装置を形成する。
【００１７】
本実施の形態では、第１のパッド２と、電極７及び第２のパッド４と、誘電体膜５とで容量を形成する。この容量はデカップリングコンデンサとして機能する。すなわち、半導体チップ２の近傍に形成される第１のパッド３、並びに第２のパッド４及び電極７をそれぞれ容量の一方の電極とする。このため、半導体チップ２の近傍にデカップリングコンデンサとなる容量を形成することができ、容量と半導体チップ２との電気的な距離を近くすることができる。このため、容量から半導体チップ２への電圧供給の応答速度を向上させることができる。また、半導体チップ２と容量との間のボンディングワイヤーの配線長を短くすることができるため、接続抵抗及びインダクタンスを低減することができ、ノイズを低減することができる。
【００１８】
なお、本実施の形態では、基板１上に形成されている第１のパッド３及び第２のパッド４の一部を覆うように誘電体膜５を形成したが、例えば、誘電体膜５は、第１のパッド３と第２のパッド４との間にのみ形成してもよい。第１のパッド３と第２のパッド４との間にのみ誘電体膜５を形成する場合、誘電体膜５の形成領域は小さいため、第１のパッド３、第２のパッド４、及び誘電体膜５からなる容量の容量値が小さくなることが考えられる。しかしながら、近年、高誘電率を有する誘電体膜の開発が進められており、高誘電率を有する誘電体膜を、容量を構成する誘電体膜として使用する場合、誘電体膜の形成領域が小さい場合でも大きな容量値を有する容量を構成することができる。したがって、誘電体膜５は第１のパッド３と第２のパッド４との間にのみ形成してもよい。
【００１９】
また、本実施の形態にかかる半導体装置の第１のパッド３及び第２のパッド４等は基板１に形成された複数のスルーホール１ａを介して半田ボール８に接続される。この半田ボール８は基板１裏面の全面に密に形成することができる。このため、半導体チップ２と、半導体装置の外部機器との間の信号の送受信において大量のデータの送受信が可能である。さらに、本実施の形態にかかる半導体装置は、容量部品を搭載しないため、容量部品を搭載するためのスペースを考慮した基板のレイアウト設計が不要である。また、容量部品を搭載する際に、予め半田を塗布し、当該半田上に容量部品を形成するリフロー工程が不要である。そして、基板１上に容量を構成する第１のパッド３、第２のパッド４、及び誘電体膜５を形成するため、基板１内に容量部品を形成する場合と比較して、容量値を柔軟に変更することができる。
【００２０】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。例えば、誘電体膜５は、誘電率の異なる複数の誘電体膜を用いて容量値が異なる複数の容量を形成してもよい。さらに、本実施の形態にかかる半導体装置は基板１上と基板１裏面にパッド等が形成される２層の基板を用いたが、基板内に複数の配線層等が形成される多層基板を用いてもよい。また、本実施の形態では第１のパッドをグランド電圧が供給されるグランドパッドとし、第２のパッド４を電源電圧が供給される電源パッドとしたが、第１のパッド３を電源パッドとし、第２のパッド４をグランドパッドとしてもよい。
【図面の簡単な説明】
【００２１】
【図１】実施の形態１にかかる半導体装置を示す断面図である。
【図２】実施の形態１にかかる半導体装置の製造過程を示す断面図である。
【図３】実施の形態１にかかる半導体装置の製造過程を示す断面図である。
【図４】実施の形態１にかかる半導体装置の製造過程を示す断面図である。
【図５】実施の形態１にかかる半導体装置の電極７の形成領域を点線で示した断面図である。
【図６】実施の形態１にかかる半導体装置の裏面を示す平面図である。
【図７】従来の容量部品が基板裏面に形成された半導体装置を示す断面図である。
【図８】従来の容量部品が基板内に形成された半導体装置を示す断面図である。
【符号の説明】
【００２２】
１  基板
２、９２  半導体チップ
３  第１のパッド
４  第２のパッド
５  誘電体膜
６  信号パッド
７  電極
８、９４  半田ボール
９、９６  ボンディングワイヤー
１０  モールド樹脂
９１  基板
９３ａ  グランドパッド
９３ｂ  電源パッド
９３ｃ  信号パッド
９５  デカップリングコンデンサ
【図１】
2009076815.tif 000003
【図２】
2009076815.tif 000004
【図３】
2009076815.tif 000005
【図４】
2009076815.tif 000006
【図５】
2009076815.tif 000007
【図６】
2009076815.tif 000008
【図７】
2009076815.tif 000009
【図８】
2009076815.tif 000010