(57)【要約】【課題】不揮発性メモリの書き換え制御方法において、書き換え回数の平準化（ウエアレベリング）を行い、当該メモリの寿命を延ばすことができる技術を提供する。【解決手段】フリーブロックテーブルのカレントポインタが示すエントリ１０の物理ブロックアドレス“ｃ４”を取得する第１ステップと、前記フリーブロックテーブルのエンドポインタが示すエントリ１１の物理ブロックアドレス“ｑ３”を前記カレントポインタが示すエントリ１０に設定する第２ステップと、前記エンドポインタが示すエントリ１１に無効物理ブロックアドレスを設定し、前記エンドポインタを下位アドレス側へ１エントリ分シフトする第３ステップと、前記カレントポインタを上位アドレス側へ１エントリ分シフトする第４ステップとを有する。【選択図】図１
2009075889.tif 000002
【特許請求の範囲】
【請求項１】
フリーブロックテーブルのカレントポインタが示すエントリの物理ブロックアドレスを取得する第１ステップと、
前記フリーブロックテーブルのエンドポインタが示すエントリの物理ブロックアドレスを前記カレントポインタが示すエントリに設定する第２ステップと、
前記エンドポインタが示すエントリに無効物理ブロックアドレスを設定し、前記エンドポインタを下位アドレス側へ１エントリ分シフトする第３ステップと、
前記カレントポインタを上位アドレス側へ１エントリ分シフトする第４ステップとを有することを特徴とする不揮発性メモリの書き換え制御方法。
【請求項２】
請求項１記載の不揮発性メモリの書き換え制御方法において、
前記フリーブロックテーブルのエンドポインタが示すエントリに、消去済み物理ブロックアドレスを設定する第５ステップと、
前記エンドポインタを上位アドレス側へ１エントリ分シフトする第６ステップとをさらに有することを特徴とする不揮発性メモリの書き換え制御方法。
【請求項３】
請求項２記載の不揮発性メモリの書き換え制御方法において、
使用ブロックテーブルの最上位アドレスから順に使用物理ブロックアドレスを設定する第７ステップをさらに有することを特徴とする不揮発性メモリの書き換え制御方法。
【請求項４】
請求項３記載の不揮発性メモリの書き換え制御方法において、
前記使用ブロックテーブルから、消去する物理ブロックアドレスを取得する第８ステップと、
前記第８ステップにより空きのできた前記使用ブロックテーブルのエントリに対して下位アドレス側に位置するエントリを、上位アドレス側へシフトする第９ステップとをさらに有することを特徴とする不揮発性メモリの書き換え制御方法。
【請求項５】
請求項４記載の不揮発性メモリの書き換え制御方法において、
前記使用ブロックテーブルから、置き換えをする物理ブロックアドレスを取得する第１０ステップと、
前記第１０ステップにより空きのできた前記使用ブロックテーブルのエントリに対して下位アドレス側に位置するエントリを、上位アドレス側へシフトする第１１ステップとをさらに有することを特徴とする不揮発性メモリの書き換え制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリの書き換え制御方法に関し、特に、フラッシュメモリ等の書き換え回数の平準化（ウエアレベリング）技術に関する。
【背景技術】
【０００２】
本発明者が検討した技術として、例えば、フラッシュメモリ等の不揮発性メモリにおいては、以下の技術が考えられる。
【０００３】
例えば、ブロック単位で消去／書き込みが行われるフラッシュメモリでは、メモリセルに対する消去／書き込み回数の制限があり、特定のメモリセルに消去／書き込みが集中すると、メモリの寿命に大きく影響する。そこで、書き換え回数の向上手段である書き換え回数の平準化（ウエアレベリング）に関し、効率向上を検討した。
【０００４】
なお、このようなウエアレベリングに関する技術としては、例えば、特許文献１〜３に記載される技術などが挙げられる。
【０００５】
特許文献１の技術は、記憶装置に関するものであって、ブロックごとにデータの消去回数をカウントし、この結果を消去管理テーブルに記して管理するというものである。そしてこの半導体記憶装置は、消去管理テーブルを適宜参照することにより所定の規定回数に達したブロックを発見すると、当該消去管理テーブルに記された全ブロックの消去回数を参照することにより、消去回数が最も少ないブロックを特定する。次いでこの半導体記憶装置は、規定回数に達したブロックに記憶されているデータを、当該特定した消去回数が最も少ないブロックへ移動させる。このようにして、不揮発性メモリの各ブロックに対する負荷を均一化（いわゆるウェアレベルリング（Wear Leveling））することにより、不揮発性メモリの使用可能期間を向上させる。
【０００６】
特許文献２の技術は、半導体記憶装置及びそのデータ移動方法に関するものであって、消去処理状況情報を用いるものである。上記消去処理状況情報に基づき、データ移動処理を実行する。
【０００７】
特許文献３の技術は、メモリカード及び同カードに適用されるアドレス変換方法に関するものである。当該メモリカードは、書き換え可能不揮発性メモリの各ゾーン毎に、アドレス変換テーブルが保存されているブロックに当該アドレス変換テーブルと対をなして保存されているアサインテーブルであって、当該ゾーンの各ブロック毎に、そのブロックが使用されているか否かを示すフラグ情報の群からなるアサインテーブルを具備し、揮発性メモリには、アドレス変換テーブル領域に格納される書き換え可能不揮発性メモリ上の複数のアドレス変換テーブルと対をなすアサインテーブルを格納するためのアサインテーブル領域が確保され、割り当て手段と、テーブル更新手段と、ブロック代替手段とは、いずれもアドレス変換手段により参照された揮発性メモリ上のアドレス変換テーブルと対をなす当該揮発性メモリ上のアサインテーブルを一定方向に参照して空きブロックを探す。ゾーン毎に分割して管理しているが、単一ゾーン内においては、アドレス変換テーブルから空きブロックを一定方向に参照している。
【特許文献１】特開２００３−２０３０１６号公報
【特許文献２】特開２００６−１８８９３号公報
【特許文献３】特開２００２−７３４０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１３は、本発明の前提として検討したフラッシュメモリのフリー（Ｆｒｅｅ）ブロックテーブルの構成を示す図である。
【０００９】
図１３に示すフリーブロックテーブルは、論理ブロックアドレスと物理ブロックアドレスとが１対１に対応している。“ａ１”〜“ｑ４”は、ブロックの物理的なアドレス、すなわち有効な物理ブロックアドレスを示す。“ＦＦｈ”は、物理的な割当てがない最大アドレス、すなわち無効な物理ブロックアドレスの最大値である。
【００１０】
例えば、図１３に示すように、エンドポインタの直前に、書き換え後にフリー（消去済）となったブロックの物理アドレス（エントリ）“ｑ４”が位置する。また、カレントポインタの直後に物理アドレス“ｐ３”が位置する。このため、カレントポインタがエンドポインタの近傍に存在するケースでは、アドレス（エントリ）“ｑ４”で指定されるブロックが再度書き込みに使用されるまでの期間が短くなり、他ブロックが割り当てられる回数が減る。
【００１１】
したがって、アドレス（エントリ）“ｑ４”ブロックが、全体の書き込み中に使用される確率が上昇し、本ブロックの書き換え回数が相対的に増える。そして、書き換え回数の平準化効率が低下し、上記平準化効率が低下することで、フラッシュメモリの寿命が減少する。
【００１２】
また、物理的なブロック数分でテーブル管理をするため、歯抜け部が存在する。このため、カレントポインタの示す値に何らかの判定を行う必要があるので処理が遅くなる。  
【００１３】
そこで、本発明の目的は、不揮発性メモリの書き換え制御において、書き換え回数の平準化（ウエアレベリング）を行い、当該メモリの寿命を延ばすことができる技術を提供することにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
すなわち、本発明による不揮発性メモリの書き換え制御方法は、フリーブロックテーブルのカレントポインタが示すエントリの物理ブロックアドレスを取得する第１ステップと、前記フリーブロックテーブルのエンドポインタが示すエントリの物理ブロックアドレスを前記カレントポインタが示すエントリに設定する第２ステップと、前記エンドポインタが示すエントリに無効物理ブロックアドレスを設定し、前記エンドポインタを下位アドレス側へ１エントリ分シフトする第３ステップと、前記カレントポインタを上位アドレス側へ１エントリ分シフトする第４ステップとを有するものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１８】
（１）フラッシュメモリ等の不揮発性メモリの寿命を延ばすことが可能になる。
【００１９】
（２）フラッシュメモリ等の不揮発性メモリのフリーブロック検索処理の高速化が可能になる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
本発明に係る不揮発性メモリの書き換え制御方法は、例えば、フラッシュメモリの消去／書き込み／読み出し等の制御を行うマイクロプロセッサ等のＬＳＩにより実行される。すなわち、マイクロプロセッサ等のＬＳＩのメモリ内に、本発明に係る不揮発性メモリの書き換え制御方法を実行するプログラムが保存され、当該マイクロプロセッサ内のＣＰＵがそのプロブラムを読み出して実行することにより、本発明に係る不揮発性メモリの書き換え制御方法が実行される。
【００２２】
本明細書において使用される用語を説明する。ウエアレベリングは、フラッシュメモリ中のブロックの書き込み回数を平準化する手法であり、書き換え回数制限のあるフラッシュメモリの寿命を延ばすという効果を奏する。フリーブロックテーブルは、フラッシュメモリへの書き込みに使用される消去済み全物理ブロックアドレス（エントリ）が書かれたテーブルである。カレントポインタは、書き込みが行われた際に、対象となる割り当て物理ブロックアドレス（エントリ）を示すポインタである。開始エントリポインタは、フリーブロックテーブルの先頭フリーブロックアドレス（エントリ）を示すポインタである。エンドポインタは、フリーブロックテーブルの最終フリーブロックアドレスを示すポインタである。ブロックは、フラッシュメモリでの消去単位である。
【００２３】
（実施の形態１）
図１および図２は、本発明の実施の形態１による不揮発性メモリの書き換え制御方法において、フラッシュメモリのフリーブロックテーブルの構成を示す図、図３はフリーブロックテーブル内のカレントポインタおよびカレントポインタが示すエントリの位置関係を示す図、図４はエンドポインタおよびエンドポインタが示すエントリの位置関係を示す図、図５は消去済み物理ブロックアドレスの取得処理を示すフローチャート、図６は消去済み物理ブロックアドレスの登録処理を示すフローチャート、図７は書き換え回数の比較を示す図である。
【００２４】
まず、図１〜図６により、本実施の形態１による不揮発性メモリの書き換え制御方法の一例を説明する。
【００２５】
例えば、フラッシュメモリの有効な物理ブロックアドレスが“００ｈ〜７Ｆｈ”、無効な物理ブロックアドレスが“８０ｈ〜ＦＦｈ”であると仮定する。この場合、フリー（消去済み）である物理ブロックアドレス“ａ１〜ｑ４”は“００ｈ〜７Ｆｈ”の値をとり得る。図１に示すフリーブロックテーブル内において、“ＦＦｈ”は、フリーブロックが“ｑ３”以降存在しないことを表している。
【００２６】
図１のフリーブロックテーブル構成において、カレントポインタは、起動時に任意に決められる。あるいは、フラッシュメモリ上に格納し、固定とすることも可能である。
【００２７】
本実施の形態１による不揮発性メモリの書き換え制御方法の手順は、以下のとおりである。まず、消去済み物理ブロックアドレスの取得は、次の（１）〜（４）の手順で実行される。
【００２８】
（１）フラッシュメモリへの書き込み動作が発生した際、フリーブロックテーブル内のカレントポインタの示す物理ブロックアドレスを書き込み用として割り当てる。図１および図５において、フリーブロックテーブルのカレントポインタが示すエントリの物理ブロックアドレスを取得する。例えば、書きこみ用物理ブロックアドレスとして物理ブロックアドレス“ｃ４”を割り当てる（ステップＳ１０１）。
【００２９】
（２）上記（１）で空きとなったフリーブロックテーブルのアドレスに、エンドポインタが示す物理ブロックアドレスを書き込む。図１および図５において、フリーブロックテーブルのエンドポインタが示す最終エントリの物理ブロックアドレス“ｑ３”を、カレントポインタが示すエントリ１０に設定する（ステップＳ１０２）。
【００３０】
（３）エンドポインタが指すフリーブロックテーブルのエントリに“ＦＦｈ”を書き込み、エンドポインタを１つ左（下位アドレス側）にシフトさせる。図１および図５において、フリーブロックテーブルのエンドポインタが示すエントリ１１に、無効物理ブロックアドレスとして扱う“ＦＦｈ”を設定することにより、エンドポインタが示すエントリ１１の値は、無効物理ブロックアドレス“ＦＦｈ”となる（ステップＳ１０３ａ）。また、フリーブロックテーブルのエンドポインタを１エントリ分左（下位アドレス側）へシフトすることにより、エンドポインタが示すエントリ１２の値は、物理ブロックアドレス“ｑ２”となる（ステップＳ１０３ｂ）。
【００３１】
（４）カレントポインタを１つ右（上位アドレス側）にシフトさせる。図１および図５において、フリーブロックテーブルのカレントポインタを１エントリ分右（上位アドレス側）へシフトすることにより、カレントポインタが示すエントリ１３の値は、図２に示すように、物理ブロックアドレス“ｄ１”となる（ステップＳ１０４）。
【００３２】
次に、消去済み物理ブロックアドレスの登録は、次の（５）〜（６）の手順で実行される。
【００３３】
（５）書き換えが行われ不要になった旧ブロック（消去済みブロック）アドレスをエンドポインタの示す直後のフリーブロックテーブルのアドレス中に書き込む。図１および図６において、フリーブロックテーブルのエンドポインタが示すエントリ１５に消去済み物理ブロックアドレスを設定（登録）することにより、エントポインタが示すエントリ１５の値は、物理ブロックアドレス“ｑ４”となる（ステップＳ１０５）。
【００３４】
（６）エンドポインタを１つ右（上位アドレス側）にシフトさせる。図１および図６において、フリーブロックテーブルのエンドポインタを１エントリ分右（上位アドレス側）へシフトすることにより、エンドポインタが示すエントリ１５の値は、無効物理ブロックアドレスを表す“ＦＦｈ”となる（ステップＳ１０６）。
【００３５】
通常の書きこみ例として、図２に示すように、フリーブロックテーブルのアドレス“ｗ１”（エントリ１４）に消去されたブロック“ｑ４”が登録され、その後の書き込み動作で、“ｑ４”はフリーブロックテーブル中のアドレス“ｗ２”（エントリ１０）の位置に移動する。
【００３６】
以上のようなフラッシュメモリの書き込み処理により、通常の書き込みで、（ｎ−１）回目の書き込みで消去された物理ブロックアドレス“ｑ４”は、ｎ回目の書き込みで、カレントポインタの直前に位置することになる（ｎ；任意の自然数）。
【００３７】
すなわち、書き込みで使用されていたブロックの物理アドレス（図１中の“ｑ４”）をカレントポインタの直前に位置させる。このため、本ブロックが次の書き込みに使用されるまでに、フリーブロックテーブル上に登録されている最大使用可能範囲内の他のフリーブロックが書き込みに割り当てられる。結果として、特定ブロックへの書き込みの集中が避けられ、従来と比べて約２倍の書き換え回数の平準化（ウエアレベリング）が行われる。
【００３８】
図１３のような従来の構成の場合、エンドポインタの直前に“ｑ４”が位置したままとなる。このため、カレントポインタがエンドポインタの近傍に存在するケースが考えられる。このケースでは、“ｑ４”ブロックが再度書き込みに使用されるまでに他のブロックが割り当てられる回数が減る。そして、“ｑ４”ブロックが、全体の書き込み中に使用される確率が、本実施の形態１に比べ上昇し、ウエアレベリングの効率が低下する。
【００３９】
図７に示すように、本発明での書き込み対象ブロックは、ブロック“ｑ４”の使用される頻度を低下させているため、書き換え回数の集中が無くなる。その結果、書き換え回数の平準化効率が向上する。
【００４０】
一方、従来例での書き込み対象ブロックは、カレントポインタが、開始エントリから“ｑ４”の直前まで動くことを考慮した場合、その平均エントリアドレス位置は“ｑ４”から  １／２（“ｑ４”直前エントリ−開始エントリ）分離れたところになる。
【００４１】
本発明では、カレントポインタを“ｑ４”より最大に離れたところに設定するので書き換え回数の平準化効率を約２倍とすることが可能である。なぜなら、“ｑ４”への再書き込みまでに、フリーブロックテーブルに登録されている最大分の他ブロックが使用されるからである。
【００４２】
したがって、本実施の形態１による不揮発性メモリの書き換え制御方法によれば、フラッシュメモリの寿命を延ばすことが可能となる。
【００４３】
また、フリーブロックテーブル中に歯抜けがないので、カレントポインタの示す物理ブロックをそのまま新規書き込みブロックとして使用できるため、フリーブロック検索の高速化が可能となる。
【００４４】
図１３のような従来の構成の場合、物理的なブロック数分でテーブル管理をするため、歯抜け部が存在する。このため、カレントポインタの示す値に何らかの判定を行う必要があるので処理が遅くなる。
【００４５】
（実施の形態２）
前記実施の形態１による不揮発性メモリの書き換え制御方法に加え、本実施の形態２による不揮発性メモリの書き換え制御方法を実行することにより、さらに、フラッシュメモリの寿命を延ばすことが可能となる。本実施の形態２では、前記実施の形態１とは逆に、使用ブロックに対する管理を行う。すなわち、フラッシュメモリに対する書き込み後、書き換えが少ないブロックをフリーブロックと置き換え、書き換え対象となるブロック数を増やすことで、書き換え回数の平準化を図る。
【００４６】
図８は、本発明の実施の形態２による不揮発性メモリの書き換え制御方法において、フラッシュメモリの使用（書き込み）ブロックテーブルの構成を示す図、図９および図１０は使用物理ブロックアドレスの取得処理を示すフローチャート、図１１は使用物理ブロックアドレスの置き換え処理を示すフローチャート、図１２は固定データ領域が存在する場合の使用（書き込み）ブロックテーブルの構成を示す図である。
【００４７】
本実施の形態２では、前記実施の形態１で示した（１）〜（６）の処理に加え、次の（７）〜（１０）の処理を実行する。まず、使用物理ブロックアドレスの取得は、次の（７）〜（９）の手順で実行される。
【００４８】
（７）図８の使用（書き込み）ブロックテーブルにおいて、最上位アドレスから順に使用物理ブロックアドレスを書き込む。図９において、最上位アドレスから順に使用物理ブロックアドレスを設定することにより、使用ブロックテーブルを作成する（ステップＳ１０７）。
【００４９】
（８）データの上書きが発生した場合、旧データが書き込まれていたブロック（図８中の“ｗ３”）の消去が行われ、本ブロックアドレスは、フリーブロックテーブルに移される。図１０において、使用ブロックテーブルから消去する物理ブロックアドレスを取得する（ステップＳ１０８）。物理ブロックアドレス“ｗ３”が消去する物理ブロックアドレスである。
【００５０】
（９）上記（８）で空きのできた使用ブロックテーブルのアドレスに対し、右詰めを行う。すなわち「上位アドレス側」に使用ブロックアドレス情報をシフトさせる。図１０において、物理ブロックアドレス“ｗ３”の取得によって空きの出来た使用ブロックテーブルのエントリに対して、右（上位アドレス側）へ下位アドレス側に位置するエントリをシフトする（ステップＳ１０９ａ）。使用ブロックテーブルの開始エントリポインタを１エントリ分右（上位アドレス側）へシフトする（ステップＳ１０９ｂ）。取得した物理ブロックアドレス“ｗ３”は、消去後、フリーブロックテーブルに登録される。以上の処理により、書き換え頻度の少ないブロックは使用ブロックテーブル中の下位アドレス側に位置し、上位アドレス側には書き換え頻度の高いブロックが存在するようになる。
【００５１】
次に、使用物理ブロックアドレスの置き換えは、次の（１０）の手順で実行される。
【００５２】
（１０）アプリケーションに応じ、特定書き換え回数時点で、図８の使用ブロックテーブルの上位アドレスに位置する物理ブロックを、図１に示すフリーブロックテーブル中の物理ブロックと置き換える（図８中の網掛け部、置き換え数は任意）。ここで、特定書き換え回数に相当するｂｉｔ分をフラッシュメモリ上に格納しておく。なお、本置き換えは、実動作時に限ることなく、パワーオン時等に実施して構わない。
【００５３】
空いた使用ブロックテーブルのアドレスは、上記（９）と同様に使用ブロックアドレス情報を右詰めする。図１１において、使用ブロックテーブルから置き換えをする物理ブロックアドレスを取得する（ステップＳ１１０ａ）。取得した物理ブロックアドレスは、フリーブロックテーブルから取得した物理ブロックアドレスにその内容をコピーし、消去後、フリーブロックアドレステーブルに登録する。例えば、物理ブロックアドレス“ｚ２”が置き換えをする物理ブロックアドレスである。物理ブロックアドレス“ｚ２”の取得によって空きの出来た使用ブロックテーブルのエントリに対して、下位アドレス側に位置するエントリを右（上位アドレス側）へシフトする（ステップＳ１１０ｂ）。使用ブロックテーブルの開始エントリポインタを、１エントリ分右（上位アドレス側）へシフトする。（ステップＳ１１０ｃ）。以上の処理により、書き換えの発生しない固定データ領域をフリーブロックに転ずることができるので、フラッシュメモリ上の全メモリ領域をウエアレベリングの対象とすることができる。
【００５４】
一方、従来例では、固定領域部を除いた部分のみが、ウエアレベリングの対象になる。図１２に示すように、固定領域が５０％を占めるようなケースでは、ウエアレベリング対象領域が１／２となるので、使用されるフラッシュメモリの寿命も１００％使用できる場合と比べ、半分になる。本実施の形態２は、この効率低下を防ぐ効果がある。すなわち、本実施の形態２は、各ブロック毎の書き換え回数管理を行う必要がないので、書き込み処理時のオーバヘッドは生じない。
【００５５】
したがって、本実施の形態２によれば、固定書き込み領域が存在する図１２に示すようなアプリケーションにおいても、フラッシュメモリ全面をウエアレベリングの対象とすることが可能となり、製品としての寿命が増す。例えば、固定領域が５０％を占めるケースでは、寿命を約２倍とすることが可能である。
【００５６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５７】
例えば、前記実施の形態においては、フラッシュメモリについて説明したが、これに限定されるものではなく、ＥＰＲＯＭ、ＥＥＰＲＯＭ等、他の不揮発性メモリについても適用可能であり、特に書き換え回数に制限のあるメモリになるほど本発明の効果は有効である。
【産業上の利用可能性】
【００５８】
本発明は、フラッシュメモリカード、フラッシュメモリが組み込まれたシステム製品等に有効である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１による不揮発性メモリの書き換え制御方法において、フラッシュメモリのフリーブロックテーブルの構成を示す図である。
【図２】本発明の実施の形態１による不揮発性メモリの書き換え制御方法において、フラッシュメモリのフリーブロックテーブルの構成を示す図である。
【図３】本発明の実施の形態１による不揮発性メモリの書き換え制御方法において、フリーブロックテーブル内のカレントポインタ、およびカレントポインタが示すエントリの位置関係を示す図である。
【図４】本発明の実施の形態１による不揮発性メモリの書き換え制御方法において、エンドポインタ、およびエンドポインタが示すエントリの位置関係を示す図である。
【図５】本発明の実施の形態１による不揮発性メモリの書き換え制御方法において、消去済み物理ブロックアドレスの取得処理を示すフローチャートである。
【図６】本発明の実施の形態１による不揮発性メモリの書き換え制御方法において、消去済み物理ブロックアドレスの登録処理を示すフローチャートである。
【図７】本発明の実施の形態１による不揮発性メモリの書き換え制御方法において、書き換え回数の比較を示す図である。
【図８】本発明の実施の形態２による不揮発性メモリの書き換え制御方法において、フラッシュメモリの使用（書き込み）ブロックテーブルの構成を示す図である。
【図９】本発明の実施の形態２による不揮発性メモリの書き換え制御方法において、使用物理ブロックアドレスの取得処理を示すフローチャートである。
【図１０】本発明の実施の形態２による不揮発性メモリの書き換え制御方法において、使用物理ブロックアドレスの取得処理を示すフローチャートである。
【図１１】本発明の実施の形態２による不揮発性メモリの書き換え制御方法において、使用物理ブロックアドレスの置き換え処理を示すフローチャートである。
【図１２】本発明の実施の形態２による不揮発性メモリの書き換え制御方法において、固定データ領域が存在する場合の使用（書き込み）ブロックテーブルの構成を示す図である。
【図１３】本発明の前提として検討したフラッシュメモリのフリー（Ｆｒｅｅ）ブロックテーブルの構成を示す図である。
【符号の説明】
【００６０】
１０〜１５  エントリ  
【図１】
2009075889.tif 000003
【図２】
2009075889.tif 000004
【図３】
2009075889.tif 000005
【図４】
2009075889.tif 000006
【図５】
2009075889.tif 000007
【図６】
2009075889.tif 000008
【図７】
2009075889.tif 000009
【図８】
2009075889.tif 000010
【図９】
2009075889.tif 000011
【図１０】
2009075889.tif 000012
【図１１】
2009075889.tif 000013
【図１２】
2009075889.tif 000014
【図１３】
2009075889.tif 000015