(57)【要約】【課題】回路規模、及び消費電力が小さい無線通信装置を提供すること。【解決手段】アナログ信号を、同相成分ｉｃｈと直交成分ｑｃｈとをそれぞれ複素数の実部及び虚部とするデジタル信号に変換するＡＤＣ部１３ａ、１３ｂと、ＡＤＣ部１３ａ、１３ｂで得られた前記デジタル信号をそれぞれ周波数領域へと変換するＦＦＴ部１３ｃと、変換された前記デジタル信号を前記デジタル信号の前記実部の対称成分及び前記虚部の反対称成分との和、並びに前記デジタル信号の前記実部の前記反対称成分及び前記虚部の前記対称成分との和とに分離する分離回路１３ｄと、アナログ−デジタル変換時に生じたサンプリングタイミングのずれに応じて、分離回路１３ｄにより生成された前記実部の前記反対称成分及び前記虚部の前記対称成分との和の値を補正する第１補正部１３ｇとを具備する。【選択図】      図６
2009272683.tif 000002
【特許請求の範囲】
【請求項１】
アンテナから入力されたアナログ信号を、該アナログ信号の同相成分と直交成分とをそれぞれ複素数の実部及び虚部とするデジタル信号に変換する変換回路と、
前記変換回路で得られた前記デジタル信号の前記実部及び前記虚部を、それぞれ時間領域から周波数領域へと変換する離散フーリエ変換器と、
前記離散フーリエ変換器により周波数領域へと変換された前記デジタル信号を、前記デジタル信号の前記実部の対称成分及び前記虚部の反対称成分の和、並びに前記デジタル信号の前記実部の前記反対称成分及び前記虚部の前記対称成分の和に分離する分離回路と、
前記変換回路におけるアナログ−デジタル変換時に生じたサンプリングタイミングの前記実部に対する前記虚部のずれ、または前記アンテナと前記変換回路との間において前記実部と前記虚部との間に生じる振幅及び位相のずれに応じて、前記分離回路により生成された前記実部の前記反対称成分及び前記虚部の前記対称成分の和の値を補正する補正部と
を具備することを特徴とする無線通信装置。
【請求項２】
周波数領域における複素数の実部成分及び虚部成分を含むデジタル信号を、前記デジタル信号の前記実部の前記対称成分及び前記虚部の前記反対称成分の和、並びに前記デジタル信号の前記実部の前記反対称成分及び前記虚部の前記対称成分の和に分離する分離回路と、
前記分離回路において生成された前記実部の前記反対称成分及び前記虚部の前記対称成分の和の値を補正する補正部と、
前記補正部で補正された前記実部の前記反対称成分及び前記虚部の前記対称成分の和と、前記実部の前記対称成分及び前記虚部の前記反対称成分の和とを合成する合成回路と、
前記合成回路における合成の結果得られた前記デジタル信号を、周波数領域から時間領域へと変換する逆フーリエ変換器と、
前記逆フーリエ変換器で変換された前記デジタル信号を、前記実部及び前記虚部をそれぞれ同相成分及び直交成分とするアナログ信号にそれぞれ変換する前記変換回路と
を具備し、前記アナログ信号はアンテナから送信され前記補正部は、前記変換回路における変換時に生じる前記同相成分に対する前記直交成分の出力タイミングのずれ、または前記アンテナと前記変換回路との間において前記実部と前記虚部との間に生じる振幅及び位相のずれに応じて補正を行うことを特徴とする無線通信装置。
【請求項３】
前記変換回路は、複数の前記アナログ信号について前記デジタル信号への変換を行うことにより、複数の前記デジタル信号を得、
前記離散フーリエ変換器は、複数の前記デジタル信号について、前記周波数領域への変換を行い、
前記分離回路は、前記周波数領域へ変換された複数の前記デジタル信号について前記分離を行い、
前記デジタル信号は、第１デジタル信号及び第２デジタル信号を含み、
前記補正部は、前記第１デジタル信号における前記実部の前記虚部に対するずれに応じて、前記第１デジタル信号の前記実部の前記反対称成分及び前記虚部の前記対称成分の和を補正し、
前記第２デジタル信号における前記実部の前記第１デジタル信号の前記実部に対するずれに応じて、前記第２デジタル信号の前記実部の前記対称成分及び前記虚部の前記反対称成分の和を補正し、且つ
前記第２デジタル信号における前記虚部の前記第１デジタル信号の前記実部に対するずれに応じて、前記第２デジタル信号の前記実部の前記反対称成分及び前記虚部の前記対称成分の和を補正する
ことを特徴とする請求項１記載の無線通信装置。
【請求項４】
前記実部の前記対称成分及び前記虚部の前記反対称成分の和は、前記アナログ信号の前記同相成分に相当する周波数成分であり、前記実部の前記反対称成分及び前記虚部の前記対称成分の和は、前記アナログ信号の前記直交成分に相当する周波数成分である
ことを特徴とする請求項１又は２記載の無線通信装置。
【請求項５】
時分割を用いて前記離散フーリエ変換器として機能する第１モードと、前記分離回路及び補正部として機能する第２モードとを有する共用回路と、
前記第１モードでは前記変換回路で得られた前記デジタル信号を蓄積し、前記第２モードでは前記共用回路により周波数領域へと変換された前記デジタル信号を蓄積するメモリと、
前記共用回路を前記第１モードまたは前記第２モードのいずれかとして機能させると共に、前記第１モードでは前記メモリに前記変換回路で得られた前記デジタル信号を出力させ、前記第２モードでは前記メモリに絶対値が同一で周波数領域における符号が異なる複数の前記デジタル信号を出力させるよう制御する制御部と
を更に具備することを特徴とする請求項１又は２記載の無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、無線通信装置に関する。例えば、ＯＦＤＭ変調を採用した無線通信におけるサンプリングタイミングの補正に関する。
【背景技術】
【０００２】
一般的にアナログ回路内における、例えばアナログ信号の直交成分と同相成分をデジタル信号に変換した際に生じる、サンプリング時のタイミングのズレは、アナログ回路で適切な設計を行えば、さほど重要ではない問題であった。しかし、例えば、ＵＷＢ（Ultra Wide Band）や、ミリ波など周波数広帯域を使用した無線通信を実現しようとした場合、それに伴う回路の高集積化、低消費電力化、更には、周波数広帯域を使用する事によるサンプリングのタイミングの高速化に起因して、上記ズレは無視できない問題となってくる。
【０００３】
つまり、今後周波数広帯域を用いた無線通信に伴い、アナログ回路のみの設計だけでは上記タイミングのズレに対する補正の対処がしきれなくなるといった予想がされる。
【０００４】
このような現状を踏まえ、上記説明したサンプリング時のタイミングのズレを、デジタルフィルタを用いることでタップ係数を調整し上記タイミングのズレを解消してきた（特許文献１参照）。
【０００５】
しかし、上記デジタルフィルタを用いると回路規模が大きくなるばかりか、消費電力も増大してしまうといった問題があった。
【特許文献１】特開２０００−３４６９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、回路規模、及び消費電力が小さい無線通信装置を提供する。
【課題を解決するための手段】
【０００７】
この発明の一態様に係る無線通信装置は、アンテナから入力されたアナログ信号を、該アナログ信号の同相成分と直交成分とをそれぞれ複素数の実部及び虚部とするデジタル信号に変換する変換回路と、前記変換回路で得られた前記デジタル信号の前記実部及び前記虚部を、それぞれ時間領域から周波数領域へと変換する離散フーリエ変換器と、前記離散フーリエ変換器により周波数領域へと変換された前記デジタル信号を、前記デジタル信号の前記実部の対称成分及び前記虚部の反対称成分の和、並びに前記デジタル信号の前記実部の前記反対称成分及び前記虚部の前記対称成分の和に分離する分離回路と、前記変換回路におけるアナログ−デジタル変換時に生じたサンプリングタイミングの前記実部に対する前記虚部のずれ、または前記アンテナと前記変換回路との間において前記実部と前記虚部との間に生じる振幅及び位相のずれに応じて、前記分離回路により生成された前記実部の前記反対称成分及び前記虚部の前記対称成分の和の値を補正する補正部とを具備する。
【発明の効果】
【０００８】
本発明によれば、回路規模、及び消費電力が小さい無線通信装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１０】
［第１の実施形態］  
この発明に第１の実施形態に係る無線通信装置について図１を用いて説明する。図１は本実施形態に係る無線通信システムの概念図であり、ＩＥＥＥ８０２．１１ａ規格に従ったＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調を行う無線通信システムを示している。
【００１１】
図示するように本実施形態に係る無線通信システムは、無線基地局１と無線端末局２、３とを含み、これらの間で無線通信が行われる。無線基地局１と少なくとも１つの無線端末局から構成される単位は、ＩＥＥＥ８０２．１１規格においてＢＳＳ（Basic Service Set）と呼ばれる。なお図１では、ＢＳＳ内に含まれる無線端末局が２つである場合を示しているが、無線端末局の数には特に制限はない。更に無線端末局２、３は、データストリームを送受信可能な複数のアンテナを備えていても良い。また、複数のアンテナを備えた無線基地局１と、単一アンテナを備えた無線端末局３が混在するＢＳＳであってもよい。また、無線基地局１や無線端末局２、３に実装されるアンテナの本数は、無線通信システムにおける通信方式に応じて１本でも良いし、複数実装されていてもよい。
【００１２】
＜通信チャネルについて＞  
図２は、本実施形態に係る無線通信システムにおいて使用される周波数帯域を示す概念図である。本実施形態において使用する通信方式はＩＥＥＥ８０２．１１ａ規格である。この為、図示するように無線通信システムで使用できる周波数帯域は５．１５ＧＨｚから５．２５ＧＨｚの帯域、５．２５ＧＨｚから５．３５ＧＨｚの帯域、そして５．４７ＧＨｚから５．７２５ＧＨｚの帯域であり、このうち、無線基地局１では２０[ＭＨｚ]帯域幅を用いて無線通信を行う。
【００１３】
図３は、本実施形態に係る無線通信システムにおいて使用される周波数帯域を示すバンド図である。図示するように、無線通信システムは第１周波数帯域を使用する。第１周波数帯域は、上記説明した図２に示す使用可能な周波数帯域のうち（ａ−１０）から（ａ＋１０）［ＭＨｚ］までの２０ＭＨｚの帯域幅を有している。以下、この第１周波数帯域に相当する帯域を第１通信チャネルと呼ぶ。例えば、上記図１に示す無線通信システムで使用している周波数帯域を、ａの値を５２４０［ＭＨｚ］とすれば、（ａ＋１０）の値は５２５０［ＭＨｚ］、（ａ−１０）の値は５２３０[ＭＨｚ]となる。また、本実施形態におけるＯＦＤＭ変調を用いた無線通信では、例えば５２４０［ＭＨｚ］を中心周波数とする５２３０［ＭＨｚ］から５２５０［ＭＨｚ］までの第１通信チャネル、つまり２０［ＭＨｚ］帯域幅を６４分割（以下、６４ポイントと称する。）し、それぞれ割り当てられた周波数を用いて通信を行う。つまり、後述するフーリエ変換において、分割された６４ポイントのデジタル信号に対してフーリエ演算を行う。
【００１４】
なお、上記２０[ＭＨｚ]帯域の第１通信チャネルを用いる場合には、実際には第１通信チャネルの低周波数側及び高周波数側におけるそれぞれ１０[ＭＨｚ]の帯域を加えた４０ＭＨｚの帯域が使用される。つまり、図３に示すように、中心周波数をａ［ＭＨｚ］とする第１通信チャネルを用いる場合には、（ａ−２０）から（ａ＋２０）[ＭＨｚ]までの４０[ＭＨｚ]の周波数帯域幅を実際には使用する。このように±１０ＭＨｚの帯域を余計に使用する理由は次の通りである。
【００１５】
すなわち、信号の受信時においては、自身が属するＢＳＳとは異なる他のＩＥＥＥ８０２．１１規格に準拠した無線通信システム、及びＩＥＥＥ８０２．１１規格と異なる規格に基づく無線通信システムとの混信を防ぐためである。また送信時においては、上記同じ規格に基づく他の無線通信システム、及び異なる規格に基づく無線通信システムへの、不要な電力放射を防ぐためである。
【００１６】
そして、受信時には、後述する無線部で図示する４０[ＭＨｚ]帯域幅を受信した後、アナログローパスフィルタで、不要な両側±１０[ＭＨｚ]を分離する。つまり、この時点で２０[ＭＨｚ]帯域幅の第１通信チャネルのみとなる。しかし、アナログのローパスフィルタであると、図示する第１通信チャネルのように（ａ−１０）から（ａ＋１０）[ＭＨｚ]帯域に対して厳密にフィルタを掛けられない。つまり、（ａ−１０）[ＭＨｚ]よりも低周波数側及び（ａ＋１０）[ＭＨｚ]よりも高帯域側の周波数が残存したままＡ／Ｄ変換部に供給されてしまう。このため、Ａ／Ｄ変換部において図示する４０[ＭＨｚ]の帯域をサンプリングした後、デジタルのローパスフィルタで不要な帯域、つまり（ａ−２０）[ＭＨｚ]から（ａ−１０）[ＭＨｚ]、（ａ＋１０）[ＭＨｚ]から（ａ＋２０）[ＭＨｚ]までを分離する。すなわち、第１通信チャネルに対する両側±１０[ＭＨｚ]の帯域を破棄する。
【００１７】
図４に第１通信チャネルを６４ポイントに分割した様子を示す。図４は、ａ［ＭＨｚ］を中心に（ａ−１０）から（ａ＋１０）［ＭＨｚ］までの２０［ＭＨｚ］帯域幅を使用する周波数を６４ポイントに分割したものである。なお、６４ポイントに分割された周波数のうち、実際に無線通信で使用されている周波数は、図示するように中心周波数ａ［ＭＨｚ］を中心に左右２６本の周波数、すなわち５２本が使用される。これら無線通信で使用する５２本の周波数をそれぞれサブキャリア（搬送波）という。上記５２本のサブキャリアに対応する番号（以下、サブキャリア番号と称する）を‘ｋ’とする。ここで‘ｋ’の値は５２本のサブキャリア番号に対応した‘−２６’から‘２６’（‘０’を除く）のいずれか数値である。図示するように、第１通信チャネルのうち、１番目に高いサブキャリアに対応する番号を‘ｋ’＝２６、１番目に低いサブキャリアに対応する番号を‘ｋ’＝−２６とする。また、２番目に高いサブキャリアに対応する番号を‘ｋ’＝２５、２番目に低いサブキャリアに対応する番号を‘ｋ’＝−２５とする。以下、同様に‘ｋ’＝−１、１までそれぞれサブキャリアに対応した番号が割り振られる。なお、図４において‘ｋ’の値が‘０’の時は、ＤＣ成分を表す。
【００１８】
なお、図４に示す第１通信チャネルの中心周波数に当たるａ［ＭＨｚ］は、ＤＣ成分となり、サブキャリア番号（‘ｋ’＝０）にあたる。ＤＣ成分は無線通信に使用することはない。
【００１９】
ＯＦＤＭ変調を用いた無線通信装置では、サブキャリア５２本のそれぞれに信号を乗せることで無線通信を行う。
【００２０】
＜無線基地局及び端末局の構成について＞  
次に、上記無線基地局１及び無線端末２、３の構成について説明する。無線基地局１及び無線端末２、３はほぼ同様の構成を有しており、以下では無線基地局１の場合を例に説明する。図５は、無線基地局１のブロック図（以下、無線通信装置１と称する）である。図示するように無線通信装置１は、おおまかには、アンテナ１０、無線部１１、送信部１２及び受信部１３を備えている。また、無線部１１及び受信部１３は、図示せぬアナログ若しくはデジタルのローパスフィルタを備えている。
【００２１】
アンテナ１０は、ＢＳＳにおける無線端末２、３から送信された無線信号（ＲＦ信号：アナログ信号）を受信し、また無線端末２、３へ向けて無線信号を送信する。
【００２２】
無線部１１は、無線信号の受信時には、アンテナ１０で受信した５ＧＨｚ帯の無線信号をベースバンド信号にダウンコンバートした後、第一通信チャネルである２０[ＭＨｚ]帯域のみにするためにアナログフィルタで不要な周波数成分を除去する。その後に受信部１３へ供給する。また無線信号の送信時には、送信部１２から与えられるベースバンド信号に、第一通信チャネル以外の周波数に不要な信号が乗ることを防ぐため、アナログフィルタで２０[ＭＨｚ]以外の周波数成分を除去する。その後に５ＧＨｚ帯の無線信号にアップコンバートし、アンテナ１０から送信する。
【００２３】
送信部１２は、図示せぬデータ生成部から送信データをパケットとして受け取る。送信データは、データ生成部が、ＩＥＥＥ８０２．１１ａ規格に従って変調処理したデータである。そして、送信データは、例えば、誤り訂正符号化を行った後にデジタル信号の順番入れ替え処理、すなわちインターリーブを行ったベースバンド信号である。送信部１２は、この受信したベースバンド信号につき、後述するデジタル信号からアナログ信号へ変更した際生じるアナログ信号の直交成分ｑｃｈと同相成分ｉｃｈとの出力のタイミングミスマッチに応じた補正を周波数領域にて行う。以下、この補正をミスマッチ補正と呼ぶ。その後、デジタル信号からアナログ信号へ変換し、アナログ信号の直交成分ｑｃｈと同相成分ｉｃｈとの出力タイミングの揃ったアナログ信号を無線部１１へと供給する。
【００２４】
受信部１３は、無線信号の受信時において、無線部１１から与えられるベースバンド信号をアナログ信号からデジタル信号に変換する。更に、デジタル信号に変換したベースバンド信号につきＯＦＤＭ信号の復調処理を行う。このＯＦＤＭ復調処理の際、受信部１３は、無線部１１から受信したベースバンド信号につき、後述するアナログ信号の直交成分ｑｃｈと同相成分ｉｃｈをデジタル信号へ変換した際生じる出力時のタイミングのズレに応じた補正を、周波数領域にて行う。以下、受信時における場合も上記補正をミスマッチ補正と呼ぶ。その後、図示せぬデータ処理などを行う復調部にパケットを受け渡す。
【００２５】
＜受信部１３の詳細＞  
次に受信部１３の詳細について、図６を用いて説明する。図６は受信部１３のブロック図である。図示するように受信部１３は、Ａ/Ｄ変換部（以下、ＡＤＣ部と称する）１３ａ、１３ｂ、ＦＦＴ（Fast Fourier Transform）部１３ｃ、分離回路１３ｄ、乗算部１３ｅ、補正部１３ｇ及び合成回路１３ｆを備えている。
【００２６】
＜ＡＤＣ部１３ａ及び１３ｂについて＞  
ＡＤＣ部１３ａは、無線部１１から与えられるアナログ信号の同相成分ｉｃｈを、複素数の実部となるデジタル信号へ変換する。またＡＤＣ部１３ｂは、無線部１１から与えられるアナログ信号の直交成分ｑｃｈを複素数の虚部となるデジタル信号へと変換する。
【００２７】
この際、アナログ信号のサンプリング周波数は４０［ＭＨｚ］とする。つまり、２５［ｎｓｅｃ］毎にサンプリングしたアナログ信号をデジタル信号へと変換している。その後、デジタルフィルタを用いて前述した（ａ−１０）[ＭＨｚ]の低周波数側及び（ａ＋１０）[ＭＨｚ]の高周波数側を分離する。その後、４０[ＭＨｚ]サンプリングしたデータのうち時系列順に２つに１つを間引くことにより、２０[ＭＨｚ]サンプリングのデジタル信号とする。そしてＡＤＣ部１３ａ、及び１３ｂは、デジタル信号へ変換された無線信号（以下、単にデジタル信号と呼ぶことがある）を、ＦＦＴ部１３ｃへと供給する。ここで、デジタル信号に変換された時間領域における複素数の実部をＩｃｈとし、虚部をＱｃｈとする。
【００２８】
＜ＦＦＴ部１３ｃについて＞  
ＦＦＴ部１３ｃは、ＡＤＣ部１３ａ及び１３ｂで得られたデジタル信号の実部Ｉｃｈ、及び虚部Ｑｃｈを、それぞれ時間領域から周波数領域へと変換する。変換後、ＦＦＴ部１３ｃは、周波数領域に変換したデジタル信号を分離回路１３ｄへと供給する。
【００２９】
ＦＦＴ部１３ｃでは６４ポイントのフーリエ変換を行う。上記説明した通り、ＡＤＣ部１３ａ、及び１３ｂからは、２０[ＭＨｚ]サンプリングのデジタル信号が送られてくる。このためＦＦＴ部１３ｃが、上記ＡＤＣ部１３ａ及び１３ｂから供給されたデジタル信号、実部Ｉｃｈ、及び虚部Ｑｃｈを、６４ポイント分のデジタル信号を受信するのに有する時間は３．２［μｓｅｃ］である。つまり、ＦＦＴ部１３ｃは、この３．２［μｓｅｃ］毎蓄積された６４ポイント分のデジタル信号を、図４に示す５２本のサブキャリアにマッピングし、周波数領域へと信号を変換している。すなわち、例えば図４に示すように、５２３０［ＭＨｚ］から５２５０［ＭＨｚ］の第１通信チャネルである２０［ＭＨｚ］帯域を用いて、５２本分のサブキャリアに、それぞれ６４個の実部Ｉｃｈ、及び虚部Ｑｃｈを含む信号が割り当てられることになる。
【００３０】
ここで５２本のサブキャリアに乗った６４ポイント分のデジタル信号を、１ＯＦＤＭシンボルという。
【００３１】
なお、ＦＦＴ部１３ｃが１ＯＦＤＭシンボルを受け取った後、更に次の１ＯＦＤＭシンボルを受け取るまでの間隔は、１６ポイント分、すなわち０．８［μｓｅｃ］の間隔であり、これをガードインターバルという。
【００３２】
＜分離回路１３ｄについて＞  
次に分離回路１３ｄについて説明する。分離回路１３ｄは、ＦＦＴ１３ｃから供給された周波数領域に展開されたデジタル信号を、時間領域で同相成分ｉｃｈであった実部Ｉｃｈに相当する成分及び直交成分ｑｃｈであった虚部Ｑｃｈに相当する成分に分離する。ここで、図７を用いて、分離回路１３ｄの詳細について説明する。
【００３３】
＜分離回路１３ｄの詳細＞  
図７は分離回路１３ｄの詳細を示したブロック図である。分離回路１３ｄは、メモリ１３ｍ、演算器１３ｈ、及びスケーラー１４ｉ、１４ｊを備えている。図示するように、分離回路１３ｄはＦＦＴ部１３ｃから供給された複素数のデジタル信号を、一旦メモリ１３ｍに蓄積させる。メモリ１３ｍは１ＯＦＤＭシンボル分のデジタル信号が蓄積すると、絶対値が同じで符号の正負異なる周波数成分をペアにして出力する。つまり、５２本のサブキャリアに対し、それぞれ正負の成分が出力される。すなわち、周波数領域において、サブキャリア番号‘ｋ’＝±ｊ（１≦ｊ≦２６、ｊは自然数）に対応したデジタル信号の実部Ｉｃｈ、及び虚部Ｑｃｈが出力される。
【００３４】
その後、メモリ１３ｍから出力された周波数成分（デジタル信号）は引き続き演算器１３ｈへと供給される。供給されたデジタル信号は、演算器１３ｈにより、時間領域における実部Ｉｃｈに相当する成分と、虚部Ｑｃｈに相当する成分とに分離され、その後スケーラー１４ｉ、１４ｊにてデジタル信号の大きさが半分にされる。
【００３５】
以下、演算器１３ｈの構成について述べ、その後、演算器１３ｈに入力されたデジタル信号の流れについて述べる。
【００３６】
まず、演算器１３ｈは、分離部１４ａ、１４ｂ、合成部１４ｇ、１４ｈ、加算器１４ｃ、１４ｆ、減算器１４ｄ、１４ｅを備える。
【００３７】
分離部１４ａ、及び１４ｂには、メモリ１３ｍから与えられる正負異なる複素数のデジタル信号が供給される。分離部１４ａは、メモリ１３ｍから供給された正の周波数成分を持ったデジタル信号を実部成分（図中Realと表記）と虚部成分（図中Imgと表記）に分離してそれぞれ出力する。そして、実部成分を加算器１４ｃと減算器１４ｄとへ、虚部成分を減算器１４ｅと加算器１４ｆとへと供給する。分離部１４ｂは、メモリ１３ｍから供給された負の周波数成分を持ったデジタル信号を実部成分（図中Realと表記）と虚部成分（図中Imgと表記）に分離してそれぞれ出力する。そして実部成分を加算器１４ｃと減算器１４ｄとへ、虚部成分を減算器１４ｅと加算器１４ｆとへ供給する。
【００３８】
また加算器１４ｃでは、分離部１４ａから出力される複素数の実部成分と、分離部１４ｂから出力される複素数の実部成分とが合成される。減算器１４ｄでは、分離部１４ａから出力される複素数の実部成分から、分離部１４ｂから出力される複素数の実部成分が減算される。減算器１４ｅでは、分離部１４ａから出力される複素数の虚部成分（図中Imgと表記）から、分離部１４ｂから出力される複素数の実部成分が減算される。加算器１４ｆでは、分離部１４ａから出力される複素数の虚部成分と、分離部１４ｂから出力される複素数の虚部成分とが合成される。
【００３９】
その後、演算器１３ｈ後段の合成部１４ｇでは、加算器１４ｃの出力と減算器１４ｅの出力とが合成される。同様に、演算器１３ｈ後段の合成部１４ｈでは、減算器１４ｄの出力と加算器１４ｆの出力とが合成される。
【００４０】
更に、合成部１４ｇから出力された成分の大きさがスケーラー１４ｉにて１／２倍され、合成部１４ｈから出力された成分の大きさもスケーラー１４ｊにて１／２倍される。
【００４１】
＜ＦＦＴ部１３ｃと分離回路１３ｄとにおけるデジタル信号の流れ＞
上記ＦＦＴ部１３ｃ、及び分離回路１３ｄにおけるデジタル信号の流れについて理解を簡単にするため、以下数式を用いて説明する。
【００４２】
まず、アナログ信号の時間領域における同相成分ｉｃｈをｆ（ｔ）、直交成分ｑｃｈをｇ（ｔ）とする。本実施形態では、ｆ（ｔ）、及びｇ（ｔ）をＦＦＴ１３ｃで演算したとき、複素共役のイメージ成分が生成されることを利用する。上記ｆ（ｔ）、及びｇ（ｔ）をＦＦＴ１３ｃにてフーリエ変換する。その結果をＦ（ｋ）、及びＧ（ｋ）とする。この時、
Real[F(k)]=Real[F(-k)]          (1)
Img[F(k)]=-Img[F(-k)]          (2)
Real[iG(k)]=-Real[iG(-k)]       (3)
Img[G(k)]=-Img[G(-k)]          (4)
が成立する。但し、上式を含め、以下においてｉは虚数単位である。また、ｆ（ｔ）+ｉｇ（ｔ）をフーリエ変換するとＦ（ｋ）+ｉＧ（ｋ）となる。
【００４３】
更に、Ｆ（ｋ）＋ｉＧ（ｋ）について以下の関係式が成立する。
【００４４】
Real[F( k)+iG( k)] =  Real[F(k)] + Real[iG(k)]          (5)
Real[F(-k)+iG(-k)] =  Real[F(k)] - Real[iG(k)]          (6)
Img [F( k)+iG( k)] =  Img [F(k)] + Img[iG(k)]          (7)
Img [F(-k)+iG(-k)] = -Img [F(k)] + Img[iG(k)]          (8)
以上関係式より、
2×Real[ F(k)] = Real[F(k)+iG(k)] + Real[F(-k)+iG(-k)]    (9)
2×Real[iG(k)] = Real[F(k)+iG(k)] - Real[F(-k)+iG(-k)]    (10)
2×Img [ F(k)] = Img [F(k)+iG(k)] - Img [F(-k)+iG(-k)]    (11)
2×Img [iG(k)] = Img [F(k)+iG(k)] + Img [F(-k)+iG(-k)]    (12)
が得られる。ここで、ＦＦＴ１３ｃから出力される結果をＣ（ｋ）とおくと、ＦＦＴ１３ｃは、正負異なる周波数成分をペアで出力するので
C( k) = F( k) + iG( k)          (k=-26〜26、k≠0)       (13)
C(-k) = F(-k) + iG(-k)          (k=-26〜26、k≠0)       (14)
となる。上式(13)、及び(14)を(9)から(12)に代入すると以下関係式が得られる。
【００４５】
2×F(k) = (Real[C(k)+C(-k)] + iImg[C(k)-C(-k)])        (15)
2×G(k) = (Real[C(k)-C(-k)] + iImg[C(k)+C(-k)])        (16)
（１５）式の右辺第において、Ｒｅａｌ［Ｃ（ｋ）＋Ｃ（−ｋ）］は実部の対称成分を表し、Ｉｍｇ［Ｃ（ｋ）−Ｃ（−ｋ）］は虚部の反対称成分を表す。つまり、（１５）式より、実部の対称成分と虚部の反対称成分との和は時間領域における実部Ｉｃｈとなる。
【００４６】
また、（１６）式の右辺において、Ｒｅａｌ［Ｃ（ｋ）−Ｃ（−ｋ）］は実部の反対称成分を表し、Ｉｍｇ［Ｃ（ｋ）＋Ｃ（−ｋ）］は虚部の対称成分を表す。つまり、（１６）式より、実部の反対称成分と虚部の対称成分との和は時間領域における虚部Ｑｃｈとなる。つまり、メモリ１３ｍは上式（１３）、（１４）を出力する。それを受けて、分離部１４ａは（１３）式に基づいて（５）、（７）式を出力する。分離部１４ｂは（１４）式に基づいて（６）、（８）式を出力する。そして合成部１４ｇは、加算器１４ｃと減算器１４ｅの演算結果に基づいて（１５）式を出力する。合成部１４ｈは、（１６）式を出力する。また、（１５）、（１６）式はそれぞれＦ（ｋ）、Ｇ（ｋ）の２倍の値を得るので、スケーラー１４ｉ、１４ｊはそれぞれ（１５）、（１６）式を１／２倍する。その結果、スケーラー１４ｉ、１４ｊからそれぞれＦ（ｋ）、Ｇ（ｋ）が出力される。  すなわち、上記（１５）式、及び（１６）式を満たす回路構成が図７における演算器１３ｈとなる。
【００４７】
＜補正部１３ｇについて＞  
次に図６に示す補正部１３ｇについて図８を用いて説明する。図８に、補正部１３ｇのブロック図を示す。図示するように、補正部１３ｇは端子１５ａ、１５ｅ、メモリ１５ｂ、１５ｄ、及び乗算部１５ｃを備えている。
【００４８】
端子１５ａは、該端子１５ａに入力された、分離回路１３ｄで分離された各デジタル信号から、対応する５２本のサブキャリア番号 ‘ｋ’を認識し、乗算部１５ｃに供給する。
【００４９】
メモリ１５ｂは、サンプリング時におけるタイミングのズレの値Ｔを保持する。また、該メモリ１５ｂから出力される値Ｔは、乗算部１５ｃに供給される。
【００５０】
乗算部１５ｃは、供給されたサブキャリア番号‘ｋ’、及び値‘Ｔ’を乗算する。その後、メモリ１５ｄに、乗算した値‘ｋＴ’を供給する。
【００５１】
メモリ１５ｄは、乗算部１５ｃから供給された‘ｋＴ’に比例する角度φをパラメータとする複素コサイン関数ｅｘｐ（ｉφ）を生成した後、端子１５ｅを介して乗算部１３ｅに供給する。なお、メモリ１５ｂ、１５ｄは不揮発性メモリである。以下、‘ｋＴ’に基づいて生成される角度φについて説明する。例としてサブキャリア番号‘ｋ’の値を‘１’または‘２’とし、‘Ｔ’の値を１０［ｎｓｅｃ］とする。つまり、サンプリングのズレが１０［ｎｓｅｃ］あるということである。さらに、各ＯＦＤＭ無線規格で定められているサブキャリア間隔‘Δｆ’＝３１２．５［ｋＨｚ］とすると、‘ｋ’＝１のベースバンドでの周波数は３１２．５［ｋＨｚ］、‘ｋ’＝２のベースバンドでの周波数は６２５［ｋＨｚ］となる。３１２．５［ｋＨｚ］の波は１０［ｎｓｅｃ］で‘２π×３１２．５［ｋＨｚ］×１０［ｎｓｅｃ］’＝‘６．２５×１０＾（−３）×π’だけ位相がずれる。同様に、６２５［ｋＨｚ］の波は１０［ｎｓｅｃ］で‘１２．５×１０＾（−３）×π’だけ位相がずれる。よってずれた分だけ複素数の虚部Ｑｃｈに対し補正が必要となる。この位相の補正量‘φ’は‘２π×Δｆ×ｋ×Ｔ’で表され、‘ｋＴ’に比例する量である。メモリ１５ｄは、入力された‘ｋＴ’の値に対し、‘２π×Δｆ’の値を掛けて位相補正量とし、この位相補正量をパラメータとする複素コサイン関数ｅｘｐ（ｉφ）の値を補正部１３ｇから出力する。
【００５２】
＜乗算部１３ｅについて＞  
乗算部１３ｅは補正部１３ｇで生成された補正パラメータにより、ＡＤＣ部１３ａ、及び１３ｂの間で生じたサンプリングタイミングのミスマッチに応じた値と、時間領域における虚部Ｑｃｈ成分、すなわち、（１４）式がスケーラー１４ｊで１／２にされた実部の反対称成分と虚部の対称成分との和とを乗算する。これにより、ＡＤＣ部１３ａ、及び１３ｂの間に生じたサンプリングタイミングのミスマッチが補正されることになる。
【００５３】
以下、上記スケーラー１４ｊを介し、分離回路１３ｄから分離されたデジタル信号のうち、Ｇ（ｋ）に対し補正部１３ｇで生成された「補正パラメータ（角度φ）」が乗算されるまでの流れについて理解を簡単にするため、以下数式を用いて説明する。
【００５４】
ここで、ＡＤＣ部１３ａ、及び１３ｂ間におけるサンプリングタイミングのミスマッチが生じており、例えば、１３ｂは１３ａに対して時間Ｔだけ遅れてサンプリングしていたとする。この場合、補正部１３ｅから生成された５２本のサブキャリアに対する補正パラメータで生成された回転因子ｅｘｐ（−２πｉΔｆｋＴ）、（−２６≦ｋ≦２６、ｋ≠０）が乗算部１３ｅにて乗算される。
【００５５】
サブキャリア番号‘ｋ’における振幅をＡ（ｋ）とおくと、時間領域では
【数１】
2009272683.tif 000003
【００５６】
の波となる。ここで、サブキャリア番号‘ｋ’は、第１通信チャネルのうちそれぞれのサブキャリアである。（１７）式で表した波を、ＡＤＣ部１３ａのサンプリングタイミングＴ０から時刻Ｔ1だけ遅れた地点でサンプリングしていたとすると
【数２】
2009272683.tif 000004
【００５７】
となる。このため（１８）式をフーリエ変換すると、本来であれば周波数成分Ａ（ｋ）のところが、サンプリングタイミングの遅れによって
A(k)exp(2πiΔfkT1)            (19)
となる。そこで（１９）式に対し、補正部１３ｇにおいて回転因子ｅｘｐ（−２πｉΔｆｋＴ１）の複素数を発生させた後、乗算部１３ｅにて（１９）式に乗算させる。これにより、ＡＤＣ部１３ａ、及び１３ｂの間で生じたサンプリングタイミングの補正が周波数領域において行われる。この結果、（１９）式に示されるタイミングのズレが補正される。
【００５８】
なお、サンプリング時のタイミングズレの値は、ＡＤＣ部１３ａ、及び１３ｂにおいて使用するサブキャリア番号‘ｋ’に対してのズレを予め測定しておいてもよい。また、その都度ＡＤＣ部１３ａ、及び１３ｂでサブキャリア番号‘ｋ’に対しての振幅ズレ、及び位相ズレを計測し、その結果をメモリ１５ｂに供給してもよい。
【００５９】
なお、ＡＤＣ部１３ａ、及び１３ｂにおけるサンプリング時のタイミングのズレ以外にも、周波数‘ｆｋ’＝‘Δｆｋ’に依存してデジタル信号の振幅の増減や、位相のズレがＡＤＣ部１３ａ、及び１３ｂ内で生じることがある。原因の一つとして、例えば図５に示す無線部１１からＡＤＣ部１３ａ、及び１３ｂの入力端までにおける回路の寄生容量などがある。以下、ＡＤＣ部１３ａ、及び１３ｂにおける振幅、及び位相のズレに対する補正について述べる。また、以下では振幅、及び位相のズレに対する補正についてもミスマッチ補正と呼ぶ。
【００６０】
本実施形態に係る無線通信装置１では、ＡＤＣ１３ａに入力されたアナログ信号に対し、ＡＤＣ１３ｂに入力されたアナログ信号のズレをＸ（ｋ）（例えば、Ｘ（ｋ）＝｜Ｘ（ｋ）｜ｅｘｐ（ｉφ）ここで、｜Ｘ（ｋ）｜：振幅、φ：位相、ｉ：虚数単位）とする。上記振幅、及び位相のズレに対する補正パメータの生成は、補正部１３ｇ’が行う。また、この場合図６において、補正部１３ｇを廃し、代わりに補正部１３ｇ’を置き換えたものとして説明する。なお、振幅のズレとは、時間領域における実部Ｉｃｈに対し、虚部Ｑｃｈの振幅に増減があるものとする。同様に位相のズレとは、時間領域における実部Ｉｃｈに対し、虚部Ｑｃｈに位相差（進みまたは遅れ）があるものとする。
【００６１】
＜補正部１３ｇ’について＞  
補正部１３ｇ’について図９を用いて説明する。図９は、補正部１３ｇ’のブロック図である。補正部１３ｇ’は端子１６ａ、１６ｃ、及びメモリ１５ｂを備えている。なお、サンプリング時におけるタイミングのズレはないものとし、上記説明した振幅、及び位相のズレがある場合の構成を示したブロック図である。
【００６２】
端子１６ａには端子１５ａ同様、サブキャリア番号‘ｋ’が入力される。
【００６３】
メモリ１６ｂは、振幅の逆数、及び位相のズレの値に対する逆数１／Ｘ（ｋ）、例えば｛１／｜Ｘ（ｋ）｜｝ｅｘｐ（−ｉφ）を保持する。また、メモリ１６ｂから出力される逆数１／Ｘ（ｋ）は、端子１６ｃを介して乗算部１３ｅに供給される。以下、‘ｋ’に基づいて生成される逆数１／Ｘ（ｋ）について説明する。逆数１／Ｘ（ｋ）の値は、ＡＤＣ部１３ａ、及び１３ｂにおいて使用する周波数‘ｆｋ’に対してのズレを予め測定しておいてもよい。また、その都度ＡＤＣ部１３ａ、及び１３ｂで周波数‘ｆｋ’に対しての振幅ズレ、及び位相ズレを計測し、その結果をメモリ１６ｂに供給してもよい。
【００６４】
ＡＤＣ１２ａに入力されるアナログ信号を
【数３】
2009272683.tif 000005
【００６５】
ＡＤＣ１２ｂに入力されるアナログ信号を
【数４】
2009272683.tif 000006
【００６６】
とした場合、これら（２０）式、（２１）式に示すアナログ信号がＡＤＣ部１３ａ、及び１３ｂから出力されると、寄生容量のミスマッチより下記（１８’）式、及び（１９’）式のようになる。但し、Ｂ（ｋ）は、サブキャリア番号‘ｋ’における虚部Ｑｃｈに相当する成分の振幅である。
【数５】
2009272683.tif 000007
【００６７】
【数６】
2009272683.tif 000008
【００６８】
（２０’）式、（２１’）式がデジタル信号として出力される。更に（２０’）式、（２１’）式をＦＦＴ部１３ｃでフーリエ変換した後、分離回路１３ｄにて分離される。引き続き、時間領域における実部Ｉｃｈに対応するデジタル信号がＡ（ｋ）、虚部Ｑｃｈに対応するデジタル信号がＸ（ｋ）Ａ（ｋ）となる。
【００６９】
つまり、虚部Ｑｃｈに対応するデジタル信号がＸ（ｋ）だけ振幅と位相のズレが生じている。そこで補正部１３ｇ’が生成する逆数１／Ｘ（ｋ）を乗算部１３ｅにてＸ（ｋ）Ａ（ｋ）を乗算することで時間領域において虚部Ｑｃｈに相当するデジタル信号は、Ａ（ｋ）となる。
【００７０】
図９に示す補正部１３ｇ’を設けることで、ＡＤＣ部１３ａ、１３ｂに入力されたアナログ信号の同相成分ｉｃｈと直交成分ｑｃｈとの周波数‘ｆｋ’に依存した振幅、及び位相のズレが生じていたとしても、周波数領域で補正することができる。
【００７１】
また、ＡＤＣ部１３ａ、１３ｂ間のサンプリング時のタイミングのズレを補正する補正部１３ｇ並びにアンテナ１０からＡＤＣ部１３ａ、１３ｂ間における寄生容量による振幅、及び位相のズレを補正する補正部１３ｇ’それぞれについて説明した。なお、補正部１３ｇ’にサンプリング時のタイミングのズレを補正する機能、すなわち補正部１３ｇの機能を持たせても良い。
【００７２】
＜合成回路１３ｆについて＞  
次に図１０を用いて合成回路１３ｆについて説明する。図１０に合成回路１３ｆのブロック図を示す。合成回路１３ｆは、端子１７ａ、１７ｂ、１７ｄ、及び加算器１７ｃを備えている。合成回路１３ｆでは、端子１７ａ、１７ｂから入力された時間領域にて実部Ｉｃｈであった成分と虚部Ｑｃｈであった成分とを加算器１７ｃにて足し合わせて、もとの周波数成分に戻している。その後、端子１７ｄから図示せぬデータ処理部へと供給される。具体的な方法としては、加算器１７ｃで複素加算するだけである。すなわち、合成回路１３ｆは、（１３）式を１／２にした値と、（１４）式を１／２にして、その後補正した値とを加算する。
【００７３】
＜送信部１２の詳細＞  
次に図５における送信部１２の詳細について図１１を用いて説明する。図１１は送信部１２のブロック図である。
【００７４】
送信部１２は受信部１３と比べ、Ｄ／Ａ変換器（以下、ＤＡＣ部と称す）１２ａ、及び１２ｂ、ＩＦＦＴ部１２ｃ以外すべて同じ構成であるため、以下簡単に説明する。つまり、図示せぬデータ生成部側から、順に分離回路１２ｆ、乗算部１２ｅ、補正部１２ｇ、合成回路１２ｄ、逆フーリエ変換器１２ｃ、及びＤＡＣ部１２ａ、及び１２ｂが接続されている。
【００７５】
ＩＦＦＴ部１２ｃは逆フーリエ変換を用いて、デジタル信号を周波数領域から時間領域に変換する。
【００７６】
ＤＡＣ部１２ａ、及び１２ｂは、デジタル信号をアナログ信号に変換する。その際、デジタル信号の時間領域における実部Ｉｃｈ、虚部Ｑｃｈはそれぞれ、アナログ信号における同相成分ｉｃｈ、及び直交成分ｑｃｈとなる。
【００７７】
また、補正部１２ｇの構成は、補正部１３ｇと同一である。しかし、補正部１２ｇが生成するパラメータは、補正部１３ｇと異なりＤＡＣ部１２ａ、及び１２ｂ間で生じるアナログ信号の出力タイミングのミスマッチに応じた値となる。すなわち、例えば、まず、時間領域における実部Ｉｃｈとなる成分をＲｅａｌ｛Ａ（ｋ）｝、虚部Ｑｃｈとなる成分をＩｍｇ｛Ａ（ｋ）｝とする。また、ＤＡＣ部１２ｂからのアナログ信号の出力タイミングがＤＡＣ部１２ａと比べ時間Ｔ１だけ遅いとする。そこで、ＤＡＣ部１２ａから時刻Ｔ０でアナログ信号が出力されるとすると、時刻Ｔ０で１２ａから出力された際の値は、
【数７】
2009272683.tif 000009
【００７８】
である。また、上記条件より、ＤＡＣ部１２ｂから出力されるタイミングは、ＤＡＣ部１２ａが出力されるＴ０と比べ、時間Ｔ１だけ遅れている。時刻Ｔ０で１２ａから出力された信号は、１２ｂが出力されるタイミングである時刻Ｔ０＋Ｔ１では、波の成分の位相が進むことで以下の式の値に変化する。
【数８】
2009272683.tif 000010
【００７９】
一方、虚部Ｑｃｈを出力するＤＡＣ部１２ｂは、補正が無かった場合、時刻Ｔ０＋Ｔ１に以下の値を出力することになる。
【数９】
2009272683.tif 000011
【００８０】
このままでは、時刻Ｔ０＋Ｔ１でＤＡＣ部１２ａおよび１２ｂから出力される信号の位相があっていないので正常な通信ができない。そこで、１２ｂから出力される信号成分に対し、補正部１２ｇは、周波数領域において、予め虚部Ｑｃｈとなる成分Ａ（ｋ）に回転因子ｅｘｐ（２πｉΔｆｋＴ１）を乗算部１２ｅで乗算する。これにより、時刻Ｔ０＋Ｔ１にＤＡＣ部１２ｂから出力される値は、
【数１０】
2009272683.tif 000012
【００８１】
となるため、ＤＡＣ部１２ａおよび１２ｂの先にある無線部１１ではＩｃｈとＱｃｈの位相がそろった信号として扱われる。なお、上記説明したＤＡＣ部１２ａ、及び１２ｂにおけるアナログ信号が出力されるタイミングのミスマッチの他、無線部１１、アンテナ１０などのアナログ部における遅延に対する補正も可能である。
【００８２】
また、送信部１２におけるデジタル信号の流れを追うと、以下のようになる。すなわち、コンスタレーション出力された周波数領域におけるデジタル信号が、分離回路１２ｅに供給されたのち、時間領域における実部Ｉｃｈ、及び虚部Ｑｃｈとに分離される。つまり、上記受信器１３が備える分離回路で説明した（１５）式、及び（１６）式に示すように分離される。
【００８３】
その後、補正部１２ｇは、時間領域における虚部Ｑｃｈ相当する成分に分離された周波数成分に対し、補正パラメータを生成する。ここで、補正部１２ｇで生成される補正パラメータは、ＤＡＣ部１２ａ、及び１２ｂとの間に生じるサンプリングのタイミングのズレに応じたパラメータである。この生成された補正パラメータは、乗算部１２ｅで乗算される。
【００８４】
更に、合成回路１２ｄが時間領域における実数Ｉｃｈ、及び虚数Ｑｃｈである成分を足し合わせることで、もとの周波数成分に戻している。その後、合成された周波数領域にあるデジタル信号がＩＦＦＴ部１２ｃに供給される。ＩＦＦＴ部１２ｃでは、供給された周波数領域におけるデジタル信号を、時間領域へと変換する。その後、ＤＡＣ部１２ａ、及び１２ｂにおいてデジタル信号からアナログ信号へと変換され、無線部１１を介してアンテナ１０から、無線端末２、３に対しアナログ信号が送信される。
【００８５】
＜効果＞  
上記のように、本実施形態に係る無線通信装置１であると、下記（１）、（２）の効果が得られる。  
（１）回路規模、及び消費電力を小さくできる。  
従来の無線通信装置では、デジタルフィルタを用いて、タイミング並びに振幅、及び位相のズレを補正する手法がある。しかし、従来における無線通信装置であるとデジタルフィルタを用いた際、上記補正のため、タップ数分の乗算部を必要とし、またサンプリングする毎に値を出力しなくてはならない必要があったため回路規模、及び消費電力が大きくなってしまうといった問題があった。
【００８６】
この点、本実施形態に係る無線通信装置１であると、従来における無線通信装置１と異なり、デジタルフィルタを用いることがない。つまり、本実施形態に係る無線通信装置１では、上記ズレに対する補正を周波数領域において処理する手法をとるフーリエ変換器、分離回路、及び補正部を採用した構成である。このため周波数領域において、時間領域における虚部Ｑｃｈ成分にのみ補正を乗算するだけで済む。つまり、デジタルフィルタを採用した無線通信装置において乗算部がタップ演算に必要な数だけから構成されるのに対し、本実施形態においては、乗算部は１つで済む。つまり、本実施形態であると回路規模、及び消費電力を小さく出来る。
【００８７】
（２）演算回数を少なく出来、消費電力を小さくできる。  
上記効果（１）が得られる１つの理由として、本実施形態の無線通信装置１であると上述したズレを補正するための演算が少なく出来ることが挙げられる。  
従来における無線通信装置、サンプリングのタイミングのズレに対する補正を、デジタルフィルタを用いて時間領域で行っていた。その際、デジタルフィルタはタップ数分だけの乗算部を必要とすることから、必然として演算量が多くなることは明白である。
【００８８】
本実施形態ではＯＦＤＭ変調を採用した、ＩＥＥＥ８０２．１１ａ規格に準拠した無線通信を行っている。ここで、ＯＦＤＭ変調を採用した無線通信におけるアナログ信号の受信時について説明する。
【００８９】
ＯＦＤＭ変調を採用した無線通信ではある注目した通信チャネルを該注目した通信チャネルに隣接する通信チャネルと分離して受信する。すなわち、前述したように本実施形態における無線通信装置において、第１通信チャネルの両側±１０[ＭＨｚ]帯域の信号成分を除去する必要がある。前述の通り、ＡＤＣ部１３ａ、１３ｂに供給されたアナログ信号は、（ａ−１０）[ＭＨｚ]帯域よりも低周波数側、及び（ａ＋１０）[ＭＨｚ]帯域よりも高周波数側が残存する。この為、１ＯＦＤＭシンボルあたり、ガードインターバルを含めて１６０回、ＡＤＣ部１３ａ、１３ｂで４０[ＭＨｚ]帯域に対するサンプリングを行う。
【００９０】
この隣接する通信チャネルの信号成分を除去する信号処理は、デジタルフィルタで行う方法と、従来６４ポイントで行われるフーリエ演算のポイント数を増やし、１２８ポイントのフーリエ演算とすることで行う方法と２種類ある。この隣接チャネル信号除去方法と、サンプリングタイミングミスマッチ補正の２種類の方法、すなわちサンプリングタイミングミスマッチ補正演算を従来の方法で行うか、本実施形態の方法で行うかによって、合計４通りの受信信号処理の手法が存在する。隣接チャネル成分の除去方法に関しては本実施形態の効果とは直接の関係はないが、この手法の選択により信号処理の演算方法および演算量が異なるため、これら４通りの信号処理について、演算量を比較することにする。（ａ）、（ｂ）が従来例であり、（ｃ）、（ｄ）が本実施形態である。
【００９１】
（ａ）サンプリングのタイミングのミスマッチ補正と隣接チャネルの信号成分除去をデジタルフィルタで行った後、６４ポイントのフーリエ演算をする手法。
【００９２】
まず、実部Ｉchに対し、隣接チャネルの信号成分除去を行うデジタルフィルタによる演算を行う。デジタルフィルタのタップ数は１１タップ程度である。これをフーリエ演算器の入力ポイント数行うため、実数乗算の回数は６４×１１＝７０４回となる。虚部Ｑｃｈに対しては、隣接チャネルの信号成分除去とともにサンプリングタイミングミスマッチ補正を行う。サンプリングタイミングのミスマッチ補正を行うとき、デジタルフィルタはより多くのタップを必要とする。このときのタップ数を２１とすると、実数乗算の回数は６４×２１＝１３４４となる。６４ポイントフーリエ演算は、１９２回のＲａｄｉｘ−２バタフライ演算からなる。１回のＲａｄｉｘ−２バタフライ演算につき複素乗算を１回行うと見積もるとすると、複素乗算１回は実数乗算４回から成るので、これは実数乗算７６８回に相当する。よって、この手法では７０４と１３４４と７６８を足して２８１６回の実数乗算を実行しなければならない。
【００９３】
（ｂ）サンプリングのタイミングのミスマッチ補正をデジタルフィルタで行った後、１２８ポイントのフーリエ演算で隣接チャネルの信号成分除去を行う手法。
【００９４】
まず、虚部Ｑｃｈに対し、デジタルフィルタによるサンプリングタイミングミスマッチ補正演算を行う。タップ数を２１とすると、出力しなければならないポイント数は１２８ポイントであるので、１２８×２１＝２６８８回の実数乗算を行うことになる。１２８ポイントフーリエ演算は、４４８回のＲａｄｉｘ−２バタフライ演算から成る。これは（ａ）の際と同様の方法で１７９２回の実数乗算と見積もることができる。よって、この手法では２６８８と１７９２を足して４４８０回の実数乗算を実行しなければならない。これは（ａ）よりさらに膨大な演算量である。
【００９５】
上記（ａ）、及び（ｂ）で挙げた従来例に対し、本実施形態における計算量について述べる。
【００９６】
（ｃ）隣接チャネルの信号成分除去をデジタルフィルタで行った後、６４ポイントのフーリエ演算を行い、その後周波数軸でサンプリングタイミングミスマッチ補正演算を行う手法。
【００９７】
まず、実部Ｉchおよび虚部Ｑｃｈに対し、デジタルフィルタを使用して隣接チャネル成分の除去を行う。これはタップ数１１のデジタルフィルタで行い、また出力ポイント数は６４である。実部Ｉchおよび虚部Ｑｃｈそれぞれに対し６４×１１＝７０４回の実数乗算が必要となるため、合計１４０８回の実数乗算を行うことになる。６４ポイントフーリエ演算は、（ａ）で見積もったとおり７６８回の実数演算と見積もれる。周波数軸でのサンプリングタイミングミスマッチは、６４ポイントフーリエ演算後の５２個のサブキャリアに対して行われる。１つのサブキャリアに対し１回の複素乗算が必要であるので、これは５２×４＝２０８回の実数乗算である。よって、この手法では７０４と７６８と２０８を足して２３８４回の実数乗算で演算を終了させることができる。
【００９８】
（ａ）乃至（ｃ）の演算量を比較すると、本実施形態に係る無線通信装置１における演算量が一番少ないことがわかる。隣接チャネル成分の分離を１２８ポイントのフーリエ演算で行った本実施形態では、さらに演算量を削減できる。
【００９９】
（ｄ）１２８ポイントのフーリエ演算で隣接チャネル成分の除去を行った後、周波数軸でサンプリングタイミングミスマッチ補正演算を行う手法。
【０１００】
この手法では、まず１２８ポイントのフーリエ演算を行う。これは、（ｂ）での見積もりの通り、１７９２回の実数乗算に相当する。さらに、周波数軸で５２個のサブキャリアに対し、サンプリングタイミングミスマッチ補正演算を行う。これは、（ｃ）での見積もり通り、２０８回の実数乗算に相当する。よって、この手法では、１７９２と２０８を足して２０００回の実数乗算で演算を終了させることができる。これは（ａ）、（ｂ）、（ｃ）のいずれよりも演算回数が少ない。
【０１０１】
すなわち、隣接チャネル成分の除去方法により演算手法と演算量は変わるが、いずれも従来例よりも本実施形態のほうが演算回数の観点から有利であることが分かる。
【０１０２】
なお、上記（ａ）、及び（ｂ）で用いられるデジタルフィルタに比べ補正部１３ｇ、補正部１３ｇ’におけるパラメータの算出の方が容易である。つまり、デジタルフィルタを用いた場合、生成される補正パラメータとなるタップ係数の算出に、Ｓｉｎｃ関数の演算若しくはＦＦＴ計算が必要となる。その点、本実施形態に係る無線通信装置１では、補正パラメータは変換器１２ａ、及び１２ｂが有するミスマッチパラメータから容易且つ速やかに算出可能である。また、例えばサンプリング時における変換器１２ａ、及び１２ｂ間でのタイミングのズレを推定する推定回路を図６、及び図１１に示す同一回路上に搭載する。これにより、補正部１３ｇは推定回路から受け取ったミスマッチの推定結果に基づき、補正パラメータの算出が容易となる。
【０１０３】
[第２の実施形態]  
次に、この発明の第２の実施形態に係る無線通信装置について説明する。本実施形態は、ＯＦＤＭ変調を行うＭＩＭＯ（Multiple Input Multiple Output）通信におけるＡＤＣ部でのサンプリング時のタイミング補正に関するものである。ＭＩＭＯ通信では、複数のアンテナを用いて同時に送受信を行う。そのため、アンテナ数に応じた数だけの受信部ならびに送信部が必要となる。本実施形態では、上記第１の実施形態に係る無線通信装置１に更にアンテナ、送信部、及び受信部をそれぞれ１つずつ多く実装する。図１２は、本実施形態に係る無線通信装置１のブロック図である。
【０１０４】
図示するように、本実施形態に係る無線通信装置１は、上記第１の実施形態で説明した図５の構成において、更にアンテナ２０、第２無線部２１、第２送信部２２、第２受信部２３を新たに設けた構成を有している。また、第１無線部１１、第１送信部１２、第１受信部１３は、図５における受信部１３の無線部１１、送信部１２、受信部１３と同じ構成であるため、ここでは説明を省略する。その他の構成については上記第１の実施形態と同様であるので、説明は省略する。
【０１０５】
以下、アンテナ２０、第２無線部２１、第２受信部２３について説明する。
【０１０６】
図１２に示すＭＩＭＯ通信においてアンテナ２０は、アンテナ１０と同一の通信チャネルにおいて異なるデータを受信する。また、アンテナ２０は、図１に示すＢＳＳにおける無線端末２、３から送信された無線信号（ＲＦ信号：アナログ信号）を受信し、また無線端末２、３へ向けて無線信号を送信する。
【０１０７】
第２無線部２１は、無線信号の受信時には、アンテナ２０で受信した５ＧＨｚ帯の無線信号をベースバンド信号にダウンコンバートした後、図４に示す第一通信チャネルである２０[ＭＨｚ]帯域のみにするためにアナログフィルタで不要な周波数成分を除去する。その後に第２受信部２３へ供給する。また無線信号の送信時には、第２送信部２２から与えられるベースバンド信号に、第一通信チャネル以外の周波数に不要な信号が乗ることを防ぐため、アナログフィルタで２０[ＭＨｚ]以外の周波数成分を除去する。その後に５ＧＨｚ帯の無線信号にアップコンバートし、アンテナ１０から送信する。
【０１０８】
図１３は、第１受信部１３、及び第２受信部２３のブロック図である。第１受信部１３は上記第１の実施形態と同様であるので説明を省略する。第２受信部２３はＡＤＣ部２３ａ、２３ｂ、ＦＦＴ部２３ｃ、分離回路２３ｄ、乗算部２３ｈ、２３ｉ、補正部２３ｅ、２３ｆ、及び合成回路２３ｇを備えている。ＡＤＣ部２３ａ、２３ｂ、ＦＦＴ部２３ｃ、分離回路２３ｄ、及び合成回路２３ｇはそれぞれ受信部１３におけるＡＤＣ部１３ａ、１３ｂ、ＦＦＴ部１３ｃ、分離回路１３ｄ、及び合成回路１３ｆと同じであるので説明は省略し、補正部２３ｅ、２３ｆ、乗算部２３ｈ、２３ｉにつき以下説明する。
【０１０９】
＜補正部２３ｅ、２３ｆについて＞  
補正部２３ｅが生成する補正パラメータは、基準となるＡＤＣ部１３ａとＡＤＣ部２３ａとの間に生じるタイミングのズレに応じた補正パラメータを生成する。また補正部２３ｆが生成する補正パラメータは、基準となるＡＤＣ部１３ａとＡＤＣ部２３ｂとの間に生じるタイミングのズレに応じた補正パラメータを生成する。
【０１１０】
つまり、ＡＤＣ部１３ａ、１３ｂ間、ＡＤＣ部１３ａ、２３ａ間、及びＡＤＣ部１３ａ、２３ｂ間においてサンプリング時におけるタイミングがそれぞれ異なっていたとしても上記方法で補正が可能となる。
【０１１１】
また、補正部２３ｅ、２３ｆにおける補正パラメータの生成方法に関しては、上記第１の実施形態と同様であるので、ここでは省略する。
【０１１２】
＜乗算部２３ｈ、２３ｉについて＞  
乗算部２３ｈ、２３ｉは、補正部２３ｅ、２３ｆで生成されたそれぞれの補正パラメータと、時間領域における実部Ｉｃｈ、虚部Ｑｃｈとを乗算する。すなわち、乗算部２３ｈは、補正部２３ｅで生成された補正パラメータと実部Ｉｃｈとを乗算させる。また、乗算部２３ｉは、補正部２３ｆで生成された補正パラメータと虚部Ｑｃｈとを乗算させる。
【０１１３】
＜効果＞  
上記のように、第２の実施形態に係る無線通信装置１であると、上記第１の実施形態で説明した（１）、及び（２）の効果に加えて、下記（３）の効果も得られる。  
（３）複数設けられたＡＤＣ部間で生じるズレに応じた補正が可能である。  
図示するようなＭＩＭＯ通信を行う本実施形態に係る無線通信装置１の場合、ＡＤＣ部１３ａ、１３ｂへの入力並びにＡＤＣ部２３ａ、２３ｂへの入力とする２系統の入力がある。また、上記第１の実施形態と同様に、ＭＩＭＯ通信における無線通信装置１においてもアナログ信号からデジタル信号への変換時にサンプリング時のタイミングミスマッチが生じる。つまり図１２に示すように入力系統が多ければ、変換器の数だけそれらすべての入力系統においてタイミングの補正をする必要がある。特に、受信部２３においては時間領域における虚部Ｑｃｈ成分のみならず実数Ｉｃｈ成分に対しても補正を行う必要がある。なぜなら、本実施形態において補正の基準となるタイミングを変換器１３ａとした場合、補正部２３ｅ、２３ｆは、ＡＤＣ部１３ａとのサンプリング時におけるタイミングのズレに応じた補正をとる必要がある。
【０１１４】
本実施形態に係る無線通信装置１であると、アンテナの本数に対応した受信部が複数備えられていたとしても、基準となるＡＤＣ部とのズレに応じた補正を行うことで、上記第１の実施形態で説明したズレを補正することが可能となる。つまり、時間領域における実部Ｉｃｈに相当する成分に対しても補正を行うことで、異なるアンテナ間においても送受信するアナログ信号のズレに応じた補正が出来る。
【０１１５】
また、本実施形態に係る無線通信装置１の構成を設けることで、複数存在するＡＤＣ部で生じたズレに対する補正が同時に行える。このため、レイテンシの増大を抑えることが出来る。
【０１１６】
なお、合成回路２３ｇの後段に新たな補正部を設け、アンテナ１０とアンテナ２０との間におけるサンプリング時のタイミングのズレを補正する手法もある。この際、受信部２３は、補正部２３ｅおよび乗算部２３ｈを廃することで、受信部１３と同様の構成をとることが可能となる。
【０１１７】
なお、本実施形態に係る無線通信装置１において補正部１３ｅ、２３ｅ、２３ｆは、上記第１の実施形態で同様、サンプリング時のタイミングのズレに応じた補正以外に、振幅、及び位相のズレに応じた補正を行う機能を備えてもよい。
【０１１８】
なお、本実施形態ではＭＩＭＯ通信を行う無線通信装置１のうち、受信部１３、２３について説明したが、第１送信部１２、第２層深部２２における補正方法も受信部１３、２３と同様である。すなわち、第１送信部１２、第２送信部２２から出力されるアナログ信号のタイミングを揃える必要がある。なお、第１送信部１２、第２送信部２２に設ける補正部は上記第１の実施形態同様、振幅、及び位相のズレに応じた補正の機能を同時に持たせることもできる。
【０１１９】
［第３の実施形態］  
次に、この発明の第３の実施形態に係る無線通信装置について説明する。本実施形態に係る無線通信装置１を図１４に示す。図１４は本実施形態に係るＯＦＤＭ変調を行う無線通信装置１の受信部のブロック図である。本実施形態に係る無線通信装置１の受信部は、入力端３１ａ、３１ｂ、ＡＤＣ部３２ａ、３２ｂ、メモリ３４、制御部３５、バタフライ／ミスマッチ補正回路３６（以下、共用回路３６と称する。）、及び出力端３７、及びカウンタ３８を備える。
【０１２０】
図１４に示す、共用回路３６、制御部３５、及びメモリ３４の集合は、上記第１、第２の実施形態で説明したＦＦＴ部１３ｃ、２３ｃ、分離回路１３ｄ、２３ｄ、補正部１２ｇ、２３ｇ、２３ｆ、乗算部１３ｅ、２３ｈ、２３ｉ、及び合成回路１３ｆ、２３ｇ（図中、ＦＦＴ部３３と表記）として機能する。なお、上記構成では、ＩＦＦＴ部としても機能させることが可能である。
【０１２１】
以下、本実施形態に係る無線通信装置１の受信部の構成について詳細に説明する。
【０１２２】
＜受信部の詳細＞  
＜入力端子３１ａ、３１ｂについて＞  
入力端子３１ａは入力されたアナログ信号の同相成分ｉｃｈをＡＤＣ部３２ａに供給する。また入力端子３１ｂは入力されたアナログ信号の直交成分ｑｃｈをＡＤＣ部３２ｂに供給する。また、ＡＤＣ部３２ａ、３２ｂは、入力されたアナログ信号に対し４０［ＭＨｚ］毎にサンプリングを行う。
【０１２３】
＜ＡＤＣ部３２ａ、３２ｂについて＞  
ＡＤＣ部３２ａ、３２ｂでは、入力端子３１ａ、３１ｂから供給されたアナログ信号をデジタル信号の複素数成分に変換する。すなわち、アナログ信号の同相成分ｉｃｈをデジタル信号の実部Ｉｃｈに、そしてアナログ信号の直交成分ｑｃｈをデジタル信号の虚部Ｑｃｈとに変換する。デジタル信号の実部Ｉｃｈ、虚部Ｑｃｈは、無線通信装置１が、無線通信している通信チャネル以外の周波数成分を、デジタル処理で除去する。その後、２０［ＭＨｚ］サンプリングされた信号がＡＤＣ部３２ａ、３２ｂから出力され、（例えば、ｘ＋ｉｖ、ｘ、ｖは実数、但しｉ２＝−１）メモリ３４に供給される。
【０１２４】
＜メモリ３４について＞  
メモリ３４はＡＤＣ部３２ａ、３２ｂから、供給された６４ポイント毎の複素成分からなるデジタル信号を蓄積する。ＡＤＣ部３２ａ、３２ｂからの出力周波数は、上記第１、第２の実施形態と同様、２０［ＭＨｚ］である。つまり、２０［ＭＨｚ］でサンプリングするため、６４ポイント分の複素成分のデジタル信号がメモリ３４に蓄積される時間は３．２［μｓｅｃ］となる。すなわち、メモリ３４に６４ポイント分の複素成分のデジタル信号が蓄積されると、３．２［μｓｅｃ］毎、制御部３５はフーリエ演算されるべき順序で共用回路３６へと該デジタル信号を供給する。共用回路３６にて該デジタル信号がフーリエ演算された後、メモリ３４に再度６４ポイント分の複素成分のデジタル信号が蓄積される。
【０１２５】
更に制御部３５の命令に応答して、メモリ３４はフーリエ演算をされたデジタル信号を分離回路、補正部、合成回路として機能する共用回路３６（以下、共用回路３６をミスマッチ補正回路と称す）へ供給する。更にその後、該デジタル信号は分離回路で、時間領域における実部Ｉｃｈと虚部Ｑｃｈとに相当する成分にそれぞれ分離された後、補正部で虚部Ｑｃｈに相当する成分が適切な補正パラメータにより補正される。更に虚部Ｑｃｈに相当する成分が補正された後、合成回路にて合成された６４ポイント分のデジタル信号が、共用回路３６からメモリ３４に再度蓄積される。
【０１２６】
＜カウンタ３８について＞  
カウンタ３８は、フーリエ変換器として機能する共用回路３６に対して、メモリ３４から供給されたデジタル信号が、必要回数演算されたかをカウントする。つまり、カウンタ３８は後述するフーリエ変換器として機能する共用回路３６において、６ステージ分の上記デジタル信号の乗算が完了したかをカウントする。カウンタ３８が、６ステージ分カウントしたことを制御部３５が確認すると、制御部３５は共用回路３６をミスマッチ補正回路に機能するよう制御する。
【０１２７】
＜制御部３５について＞  
制御部３５は、メモリ３４に６４ポイント分のデジタル信号が蓄積されるとその後、フーリエ変換器として機能するよう共用回路３６を切り替える。その後、制御部３５はメモリ３４から共用回路３６へと、演算すべき順序で複素成分からなるデジタル信号を供給する。更に制御部３５は、共用回路３６にてフーリエ変換され、時間領域から周波数領域へと変換された６４ポイント分のデジタル信号が、６ステージの演算をされたかどうか、カウンタ３８が確認したことを認識すると、共用回路３６をミスマッチ補正回路として機能させるよう切り替える。その後、制御部３５により、メモリ３４からミスマッチ補正回路として機能する共用回路３６へとデジタル信号を供給される。ステージ毎の演算については後述する。
【０１２８】
＜共用回路３６について＞  
共用回路３６は、時分割を用いて制御部３５によりフーリエ変換器又は、ミスマッチ補正回路として機能するよう制御される。
【０１２９】
まず、共用回路３６がフーリエ変換器として機能する場合、制御部３５によりメモリ３４から複素数からなるデジタル信号（実部Ｉｃｈ、虚部Ｑｃｈ）が供給される。その後、共用回路３６はフ、デジタル信号をーリエ変換し、時間領域から周波数領域へと変換する。その後、共用回路３６は出力端子４８ａ、４８ｂを介して、該デジタル信号をメモリ３４へと再度蓄積させる。具体的には、フーリエ変換として機能する共用回路３６が、メモリ３４から演算すべき順序で供給された６４ポイント分全てのデジタル信号ｄｎ（ｎは実数、０≦ｎ≦６３）に対し、バタフライ演算を行う。すなわち、共用回路３６は、６４ポイント全てのデジタル信号について３２個のペアした後、バタフライ演算を行う。演算方法について、以下説明する。
【０１３０】
演算方法としてまず上記デジタル信号ｄｎのうち、ｄ０とｄ３２、ｄ１とｄ３３・・・ｄｍとｄ（ｍ＋３２）、（０≦ｍ≦３１、ｍ：実数）のように、デジタル信号のポイント番号の差が３２となる相手とペアにした後、このペアについてバタフライ演算を行う。このバタフライ演算を第１ステージとする。
【０１３１】
次に２ステージとして共用回路３６は、上記１ステージで演算されたデジタル信号に対し、ｄ０とｄ１６、ｄ１とｄ１７・・・ｄｌとｄ（ｌ＋１６）、（０≦ｌ≦１５）のようにポイント番号の差が１６となるデジタル信号をペアにして、バタフライ演算を行う。更に共用回路３６は、残りのｄ３２とｄ４８、ｄ３３とｄ４９・・・ｄｐとｄ（ｐ＋１６）（３２≦ｐ≦４７）についてもポイント番号の差が１６となるデジタル信号をペアにして、バタフライ演算を行う。なお、上記バタフライ演算では、ｍ、ｌ、ｐをそれぞれポイント番号とし、６４ポイント分のデジタル信号に対応した番号である。同様に共用回路３６は、６ステージに達するまで、乗算すべきペアとなるデジタル信号の組み合わせを変え、演算を行う。これにより、６４ポイント分のデジタル信号のフーリエ変換が完了する。制御部３５は、６ステージの演算が終了したことをカウンタ３８で確認すると、共用回路３６は、制御部３５によりミスマッチ補正回路として機能するよう制御される。その後、共用回路３６には、メモリ３４から同一の絶対値で周波数の値が正負異なる成分が、すなわち（１１）、（１２）式が供給される。その後、分離回路３６は、サブキャリア番号‘ｋ’（−２６≦ｋ≦２６、ｋ≠０）に対応した、正負異なる周波数成分を、時間領域の実部Ｉｃｈと虚部Ｑｃｈとに相当する成分に分離する。
【０１３２】
引き続き、乗算部４３において、補正部４４が生成した適切な補正パラメータと、時間領域における虚部Ｑｃｈに相当する成分とが乗算される。そして、加算器４５は時間領域の実部Ｉｃｈに相当する成分と、補正された時間領域の虚部Ｑｃｈに相当する成分とを合成する。その後、出力端子４８ａから出力された合成後のデジタル信号は、メモリ３４を介して出力端子３７へと供給される。なお出力端子４８ｂからも、補正パラメータが乗算された時間領域における虚部Ｑｃｈに相当する成分のみが出力され、その後、メモリ３４へと供給される。しかし、メモリ３４が、無効なデジタル信号であると判断し、このデジタル信号を破棄する。
【０１３３】
以下、上記共用回路３６の詳細な構成について図１５を用いて説明する。図１５は、共用回路３６のブロック図である。
【０１３４】
共用回路３６は、入力端子４０ａ、４０ｂ、加算器４１ａ、４５、減算器４１ｂ、虚部交換用セレクタ４２ａ、４２ｂ、乗算部４３、補正部４４、出力セレクタ４８、切替命令部４７、出力端４８ａ、４８ｂ、分離部４９ａ、４９ｂ、及び合成部５０ａ、５０ｂを備えている。
【０１３５】
入力端子４０ａは、端子４０ａに入力された実部Ｉｃｈに相当するデジタル信号をそれぞれ加算器４１ａ、及び減算器４１ｂへと供給する。入力端子４０ｂは、端子４０ｂに入力された虚部Ｑｃｈに相当するデジタル信号を、それぞれ加算器４１ａ、及び減算器４１ｂへと供給する。
【０１３６】
加算器４１ａは、それぞれ入力端子４０ａ、４０ｂから供給されたデジタル信号を加算した後、分離部４９ａへと供給する。また、減算器４１ｂはそれぞれ入力端子４０ａ、４０ｂから供給されたデジタル信号を減算した後、分離部４９ｂへと供給する。
【０１３７】
分離部４９ａは加算器４１ａから供給されたデジタル信号を、それぞれ実部、虚部へと分離する。また分離部４９ａは、分離されたデジタル信号のうち実部成分は、そのまま合成部５０ａへと供給される。分離部４９ａで分離されたデジタル信号のうち虚部成分を、虚部交換セレクタ４２ａと虚部交換セレクタ４２ｂの両方に供給する。分離部４９ｂは、減算器４１ｂから供給されたデジタル信号をそれぞれ実部、虚部へと分離する。また分離部４９ｂは、分離されたデジタル信号のうち実部成分を、そのまま合成部５０ｂへと供給する。分離部４９ｂは、分離されたデジタル信号のうち虚部成分を、虚部交換セレクタ４２ａと虚部交換セレクタ４２ｂとの両方に供給する。
【０１３８】
切替命令部４７は、制御部３５により入力信号‘０’が該切替命令部４７に入力されると、虚部交換セレクタ４２ａ、４２ｂにそれぞれ‘０’を設定する。切替命令部４７は、制御部３５により入力信号‘１’が該切替命令部４７に入力されると、虚部交換セレクタ４２ａ、４２ｂにそれぞれ‘１’を設定する。
【０１３９】
虚部交換セレクタ４２ａは、切替命令部４７から入力信号‘０’を入力されると、上記分離部４９ａ、及び分離部４９ｂから供給される虚部成分のうち、分離部４９ａから供給される虚部成分を、合成部５０ａに供給するよう機能する。また、虚部交換セレクタ４２ａは、切替命令部４７から入力信号‘１’を入力されると、上記分離部４９ａおよび分離部４９ｂから供給される虚部成分のうち、分離部４９ｂから供給される虚部成分を、合成部５０ｂに供給するよう機能する。
【０１４０】
虚部交換セレクタ４２ｂは、切替命令部４７から入力信号‘０’を入力されると、上記分離部４９ａ、及び分離部４９ｂから供給される虚部成分のうち、分離部４９ｂから供給される虚部成分を、合成部５０ｂに供給するよう機能する。また、虚部交換セレクタ４２ｂは、切替命令部４７から入力信号‘１’を入力されると、上記分離部４９ａ、及び分離部４９ｂから供給される虚部成分のうち、分離部４９ａから供給される虚部成分を通過させ、合成部５０ａに供給するよう機能する。
【０１４１】
合成部５０ａは、分離部４９ａから供給された実部成分、及び虚部交換セレクタ４２ａから供給された虚部成分を合成し、複素数のデジタル信号にする。その後、合成部５０ａは該デジタル信号を加算器４５、及び出力セレクタ４８へと供給する。合成部５０ｂは、分離部４９ｂから供給された実部成分、及び虚部交換セレクタ４２ｂから供給された虚部成分を合成し、複素数のデジタル信号にする。その後、合成部５０ｂは、乗算部４３へと該デジタル信号を供給する。
【０１４２】
補正部４４は、制御部３５により共用回路３６がフーリエ変換器として切替られている場合、合成部５０ｂから供給されたデジタル信号に対して、フーリエ演算に必要な回転パラメータを生成する。また、補正部４４は、制御部３５により共用回路３６がミスマッチ補正回路として切替られている場合、合成部５０ｂから供給されたデジタル信号に対して、上記第１、第２の実施形態で説明したズレに応じた、補正パラメータを生成する。
【０１４３】
乗算部４３は、合成部５０ｂから供給されたデジタル信号と、補正部４４により生成された回転パラメータ、又は補正パラメータとを乗算する。加算器４５は、合成部５０ａから供給されたデジタル信号と、乗算部４３で乗算されたデジタル信号とを加算する。また、加算器４５は加算したデジタル信号を出力セレクタ４８へと供給する。
【０１４４】
出力セレクタ４８は、合成部５０ａから供給されたデジタル信号、若しくは加算器４５で加算されたデジタル信号のうち、いずれかを出力する。出力されるデジタル信号は、切替命令部４７からの入力信号により切替られる。すなわち、出力セレクタ４８は、切替命令部４７により入力信号‘０’が入力されると、合成部５０ａから供給されたデジタル信号を出力するよう機能する。そして、出力セレクタ４８は、切替命令部４７により入力信号‘１’が入力されると、加算器４５から供給されたデジタル信号を出力するよう機能する。
【０１４５】
共用回路３６がフーリエ変換器として機能する場合、出力端子４８ａ、４８ｂから、バタフライ演算を終了させたデジタル信号が出力される。また、用回路３６がミスマッチ補正回路として機能する場合、出力端子４８ａのみから、ミスマッチ補正されたデジタル信号が出力される。
【０１４６】
なお、共用回路３６がフーリエ変換器として機能する場合、上記加算器４１ａ、減算器４１ｂは、バタフライ演算器として機能する。そして、バタフライ演算器は、２入出力端を備えたｒａｄｉｘ−２バタフライ回路である。
【０１４７】
そして、上記説明したように、本実施形態に係る無線通信装置に時分割を採用することで、制御部３５によりＦＦＴ部３３を、上記第１、第２の実施形態で説明した時分割を用いてサンプリングのズレ、振幅、及び位相のズレに応じた補正をする回路としても機能させる。
【０１４８】
すなわち、本実施形態に係る無線通信装置１に時分割を採用することで、バタフライ演算器を、タイミングのズレ並びに振幅、及び位相のズレを補正するミスマッチ補正回路にも適用させることが可能となる。
【０１４９】
＜無線基地局１の動作について＞  
次に、上記本実施形態に係る無線通信装置１における動作を特に図１４、１５に示す受信部に注目して、図１６、図１７を用いて説明する。図１６、図１７は無線基地局１の動作の流れを示すフローチャートである。以下では基地局１の動作を例に説明するが、端末２、３の動作も同様である。
【０１５０】
まず、ＡＤＣ部３２ａ、３２ｂは入力された同相成分ｉｃｈ、直交成分ｑｃｈのアナログ信号の４０［ＭＨｚ］帯域幅を、４０[ＭＨｚ]でサンプリングした後、第１通信チャネルの両側隣接チャネル±１０[ＭＨｚ]帯域を切り捨てる。その後、第１通信チャネルを２０[ＭＨｚ]のサンプリングに変換した後、それぞれ複素数のデジタル信号（実部Ｉｃｈ、虚部Ｑｃｈ）へと変換する（ステップＳ０、図１６）。
【０１５１】
ＡＤＣ部３２ａ、３２ｂから出力された複素数のデジタル信号は、メモリ３４へと供給される（Ｓ１）。その後、制御部３５は、メモリ３４に６４ポイント分のデジタル信号が蓄積されたかを確認する（Ｓ２）。ステップＳ２において、メモリ３４にまだ６４ポイント分のデジタル信号が蓄積されていない場合（ＮＯ、Ｓ３）、制御部３５は、ＡＤＣ部３２ａ、３２ｂにおいて変換されたデジタル信号がメモリ３４に６４ポイント分蓄積されるまで待機する（ＮＯ、Ｓ３）。
【０１５２】
ステップＳ３にて、制御部３５は、６４ポイント分のデジタル信号がメモリ３４に蓄積されたことを確認すると（ＹＥＳ、Ｓ３）、制御部３５は、共用回路３６が備える切替命令部４７に、入力信号‘０’が設定されているかを確認する（Ｓ４）。ステップＳ４の結果、切替命令部４７に‘０’が設定されていない場合（ＮＯ、Ｓ５）、制御部３５は、共用回路３６をフーリエ変換器として機能させる。すなわち、共用回路３６内に備えられている切替命令部４７を設定することで、虚部交換用セレクタ４２ａ、４２ｂ、出力セレクタ４６に入力信号‘０’を入力する。また、更に補正部４４からバタフライ演算に必要な回転パラメータを生成するよう制御する（Ｓ６）。
【０１５３】
その後、制御部３５は、メモリ３４から演算すべき順序で、デジタル信号を共用回路３６へと供給する（Ｓ７）。ステップＳ４の結果、入力信号に‘０’が設定されている場合（ＹＥＳ、Ｓ５）も、ステップＳ７の処理を行う。
【０１５４】
演算すべき順序で共用回路３６へ供給されたデジタル信号は、共用回路３６で演算された後、再度メモリ３４へ蓄積される（Ｓ８）。ステップＳ８において、カウンタ３８は、共用回路３６にてデジタル信号が前述したバタフライ演算が行われた回数をカウントする（Ｓ９）。ステップＳ９の結果、カウンタ３８のカウント回数が６回を満たしていないと制御部３５が判断した場合（ＮＯ、Ｓ１０）、制御部３５は、共用回路３６において６回のバタフライ演算が行われ、その結果フーリエ変換が完了するまで待機する（ＮＯ、Ｓ１０）。また、制御部３５が、共用回路３６にて６回のバタフライ演算が行われたことを、カウンタ３８のカウント数により判断した場合（ＹＥＳ、Ｓ１０）、制御部３５は、共用回路３６をミスマッチ補正回路として機能させる。すなわち、共用回路３６内に備えられている切替命令部４７に入力信号‘１’を入力することで、虚部交換用セレクタ４２ａ、４２ｂ、出力セレクタ４６に入力信号‘１’を設定する。また、更に補正部４４を上記第１、第２の実施形態で説明したズレに応じたパラメータを生成するよう制御する（Ｓ１１）。
【０１５５】
ステップＳ１１の後、制御部３５は、メモリ３４から共用回路３６へと、絶対値が同じで符号の正負異なる周波数成分をペアにして供給させる（Ｓ１２、図１７）。ステップＳ１２において、共用回路３６に供給されたデジタル信号は、分離回路として機能するバタフライ演算器で時間領域における実部Ｉｃｈ、虚部Ｑｃｈとに分離される（Ｓ１３）。
【０１５６】
ステップＳ１３において、分離された虚部Ｑｃｈに対し、補正部４４は、サンプリング時に生じるズレ並びに周波数‘ｆｋ’に依存する寄生容量に起因した、振幅、及び位相のズレに応じたパラメータを生成する（Ｓ１４）。ステップＳ１４の結果、生成されたパラメータが、乗算部４３にて時間領域の虚部Ｑｃｈと乗算され、ミスマッチ補正が行われる（Ｓ１５）。ステップＳ１５にてミスマッチ補正がなされた時間領域の虚部Ｑｃｈと実部Ｉｃｈとに相当する成分を、加算器４５、及び出力セレクタ４８を用いて合成させる（Ｓ１６）。ステップＳ１５、Ｓ１６にてミスマッチ補正された後、合成されたデジタル信号は、出力端子４８ａを介して再度メモリ３４へと蓄積させた後、出力端子３７へ供給される（Ｓ１７）。
【０１５７】
上記のように、本実施形態に係る無線通信装置５であると、上記第１、第２の実施形態で説明した（１）乃至（３）の効果に加え、下記の効果（４）が得られる。  
＜効果＞  
（４）回路規模をより小さく出来、また自由度の高い回路設計が出来る。  
上記第１、第２の実施形態に係る無線通信装置１に比べ、更に回路規模が小さくすることができる。
【０１５８】
つまり、本実施形態に係る無線通信装置５では、フーリエ変換に使用するバタフライ演算器に時分割を用いることで、ミスマッチ補正回路にも適用することが出来、回路を共有することが可能となる。すなわち、共用回路３６がミスマッチ補正回路として機能する場合、バタフライ演算器が時間領域における実部Ｉｃｈ、虚部Ｑｃｈとに分離する分離回路の一部として機能する。また、補正部４４は、上記第１乃至３の実施形態で説明したように、サンプリング時のズレ並びに振幅、及び位相のズレに応じた適切なパラメータを生成する、所謂ミスマッチ補正回路の一部として機能する。更に加算器４５、及び出力セレクタ４６が、合成回路として機能する。
【０１５９】
共用回路３６のフーリエ変換、及びミスマッチ補正回路の切り替えは、制御部３５からの制御信号のみで済み、入力信号‘０’又は‘１’のいずれかを、切替命令部４７に入力するだけである。すなわち、切替命令部４７は制御部３５から供給された入力信号を、虚部交換セレクタ４２ａ、４２ｂ、及び出力セレクタ４６に供給する。
【０１６０】
上記説明したように、本実施形態における無線通信装置であると、ＡＤＣ部におけるサンプリング時のズレ並びに振幅、及び位相のズレ以外のあらゆる補正に応じた補正回路をＦＦＴ部３３内に設けさせることが出来る。
【０１６１】
また説明を簡単にする為、本実施形態に係る無線通信装置ではｒａｄｉｘ−２バタフライ演算器を用いて説明をしたが、ｒａｄｉｘ−４バタフライ演算器を用いてもよい。なぜなら、ｒａｄｉｘ−４バタフライ演算器は、ｒａｄｉｘ−２バタフライ演算器よりも多くの加算器、及び乗算部が備えられているため、一度の計算で２つのサブキャリアの補正が行えるからである。更にはｒａｄｉｘ−４バタフライ演算器においても、合成回路として機能する加算器とも共用化できるため、非常に自由度の高い回路設計が実現できる。
【０１６２】
なお、本実施形態に係る無線通信装置において、特にアンテナが１つの場合における受信部の構成、及びその動作について説明したが、上記第２の実施形態で説明したＭＩＭＯ通信においても利用可能である。その場合、図１５に示すＦＦＴ部３３が備える補正部４４は、上記第２の実施形態で説明したように、サンプリング並びに振幅、及び位相の基準となる信号に応じたパラメータを生成する必要がある。
【０１６３】
［第４の実施形態］  
次に、この発明の第４の実施形態に係る無線通信装置について説明する。本実施形態に係る無線通信装置１の受信部を図１８に示す。図１８は本実施形態に係るＯＦＤＭ変調を行う無線通信装置１の受信部５３のブロック図であり、実数を用いた倍速サンプリングを実現するための構成である。なお、本実施形態に係る無線通信装置１におけるアンテナ１０、及び送信部１２は、上記第１の実施形態の図５と同一の構成であるので、説明を省略する。なお、無線部１１は、構成は同一であるが、インターリーブＡＤを行うための機能を有する。以下、本実施形態に係る無線通信装置１における無線部１１、及び受信部５３について説明する。
【０１６４】
＜無線部１１について＞  
無線部１１は、アンテナ１０が受信したアナログ信号につき、中間周波数にダウンコンバートした後、ＡＤＣ部５３ａ、及び５３ｂへと供給する。すなわち無線部１１は、ａ［ＭＨｚ］を中心とし、高周波数側に１０［ＭＨｚ］、低周波数側に１０［ＭＨｚ］の通信帯域を使用する第１通信チャネルに対し、（ａ−１０）［ＭＨｚ］でダウンコンバートする。そして、第１通信チャネルを０［ＭＨｚ］から＋２０［ＭＨｚ］の中間周波アナログ信号にし、受信部５３へ供給するものとする。
【０１６５】
また上記第１乃至第３の実施形態では、無線部１１は、受信部に対しアナログ入力として同相成分と直交成分の２系統存在していたのに対し、本実施形態は無線部１１から受信部５３へのアナログ入力は１系統のみである。すなわち、複数存在するＡＤＣ部に同一のアナログ信号が入力される。
【０１６６】
＜受信部５３について＞  
受信部５３は、１つのアナログ入力信号に対し、複数のＡＤＣ部を備えた、インターリーブＡＤを採用した構成である。そして、受信部５３はこれを４０［ＭＨｚ］でサンプリングし、１２８ポイントのフーリエ変換によって周波数領域のデータに変換する。なお、本実施形態において倍速のサンプリングを実現するため、受信部５３はＡＤＣ部を２つ備えている。以下、受信部の構成について説明する。なお、３倍のサンプリングを実現するためには、３つのＡＤＣ部が必要となる。
【０１６７】
受信部５３は、ＡＤＣ部５３ａ、５３ｂ、ＦＦＴ部５３ｃ、分離回路５３ｄ、補正部５３ｇ、生成部５３ｊ、乗算部５３ｅ、５３ｉ、バタフライ演算器５３ｌ、及びメモリ５３ｋを備える。
【０１６８】
図示するように、本実施形態に係る無線通信装置１の受信部５３は、上記第１の実施形態で説明した図６の構成において、合成部１３ｆを廃し、更に生成部５３ｊ、乗算部５３ｉ、バタフライ演算器５３ｌ、及びメモリ５３ｋを新たに設けた構成を有している。また、バタフライ演算器５３ｌは加算器５３ｆ、及び減算器５３ｈを備える。また、本実施形態に係るＡＤＣ部５３ａ、５３ｂ、ＦＦＴ部５３ｃ、分離回路５３ｄ、補正部５３ｇ、乗算部５３ｅは、構成は同一であるが、倍速サンプリングを実現するための機能を有する。その他の構成については上記第１の実施形態と同様であるので、説明は省略する。
【０１６９】
＜受信部５３の詳細＞  
以下、ＡＤＣ部５３ａ、５３ｂ、ＦＦＴ部５３ｃ、分離回路５３ｄ、補正部５３ｇ、バタフライ演算器５３ｌ、乗算部５３ｅ、５３ｉ、生成部５３ｊ、及びメモリ５３ｋにつき以下説明する。
【０１７０】
＜ＡＤＣ部５３ａ、及び５３ｂについて＞  
ＡＤＣ部５３ａ、及び５３ｂは、インターリーブ数２のインターリーブＡＤを構成するＡＤ変換器である。すなわち、ＡＤＣ部５３ａ、及び５３ｂにより、２倍のサンプリングを実現する。このインターリーブＡＤは上記第１乃至３の実施形態と同様に４０［ＭＨｚ］でサンプリングを行うが、個々のＡＤ変換器、すなわちＡＤＣ部５３ａ、及び５３ｂはそれぞれ２０［ＭＨｚ］でサンプリングを行う。
【０１７１】
ＡＤＣ部５３ａは、入力されたアナログ信号に対し、例えば偶数のタイミング（ｔ＝０、５０、１００、１５０、・・・、２５×２ｎ［ｎｓｅｃ］、ｎは自然数）でサンプリングを行う。
【０１７２】
ＡＤＣ部５３ｂは、入力されたアナログ信号に対し、例えば奇数のタイミング（ｔ＝２５、７５、１２５、１７５、・・・２５×（２ｎ＋１）［ｎｓｅｃ］、ｎは自然数）でサンプリングを行う。
【０１７３】
更に、ＡＤＣ部５３ｂでアナログ信号からデジタル信号へと変換された信号にｉ（ｉ２＝−１）を乗算することで、該デジタル信号を虚部の成分にする。すなわち、ＡＤＣ部５３ａ、５３ｂから出力された、それぞれ実部成分と虚部成分のデジタル信号は、サンプリングタイミング毎に該実部成分と該虚部成分とが合成されて、ＦＦＴ部５３ｃへと供給される。また、本実施形態に係る受信部５３では、デジタル信号はサンプリングタイミング毎に合成されてＦＦＴ部５３ｃへと供給されるが、ＡＤＣ部５３ａ、５３ｂにおいても、上記第１の実施形態で説明した原因により、上記説明したズレが生じているものとする。
【０１７４】
＜ＦＦＴ部５３ｃについて＞  
ＦＦＴ部５３ｃは、ＡＤＣ部５３ａ、５３ｂで偶数、奇数の交互にサンプリングされたデジタル信号につき、フーリエ変換を行う。すなわち、ＦＦＴ部５３ｃには、ＡＤＣ部５３ａが偶数タイミングでサンプリングしたデジタル信号と、ＡＤＣ部５３ｂが奇数タイミングでサンプリングしたデジタル信号とが供給される。ＦＦＴ部５３ｃは、供給されたそれぞれのデジタル信号につき、６４ポイントフーリエ演算を行う。
【０１７５】
＜分離回路５３ｄについて＞  
分離回路５３ｄは、ＦＦＴ部５３ｃで時間領域から周波数領域へと変換されたデジタル信号につき、時間領域における実部Ｉｃｈ、虚部Ｑｃｈとに相当する成分に分離する。すなわち、分離回路５３ｄにより分離された上記実部Ｉｃｈに相当する成分は、ＡＤＣ部５３ａにおいて偶数のタイミングでサンプリングした６４ポイントのデジタル信号につき、ＦＦＴ部５３ｃにより６４ポイントフーリエ演算されたものであり、上記虚部Ｑｃｈに相当する成分は、ＡＤＣ部５３ｂにおいて奇数のタイミングでサンプリングした６４ポイントのデジタル信号につき、ＦＦＴ部５３ｄにより６４ポイントフーリエ演算されたものである。そして、分離回路５３ｄは、分離した時間領域における実部Ｉｃｈに相当する成分をバタフライ演算器５３ｌに供給する。また、分離回路５３ｄは、分離した時間領域における虚部Ｑｃｈに相当する成分を乗算部５３ｅに供給する。
【０１７６】
＜補正部５３ｇ、乗算部５３ｅについて＞  
次に、上記ズレに応じて補正を行う補正部５３ｇ、乗算部５３ｅの説明をする。ＡＤＣ部５３ａとＡＤＣ部５３ｂのサンプリングタイミングは、理想的には２５［ｎｓｅｃ］ずれていなければならない。実際のＡＤＣ部５３ａと５３ｂとのタイミングズレが理想値から離れていた場合、補正する必要がある。
【０１７７】
補正部５３ｇは、この理想的なズレと実際のズレとの差、及び分離回路５３ｄから供給されるデジタル信号のサブキャリア番号‘ｋ’に応じた補正パラメータを乗算部５３ｅに供給する。
【０１７８】
乗算部５３ｅは複素乗算部であり、５３ｄから供給されるデジタル信号と補正部５３ｇから供給される補正パラメータを乗算し、生成部５３ｊに供給する。
【０１７９】
＜生成部５３ｊ、乗算部５３ｉ、及びバタフライ演算器５３ｌについて＞  
生成部５３ｊは、フーリエ演算に必要な回転パラメータを生成する。つまり、乗算部５３ｅから出力されたデジタル信号に対し、そのデータのポイント番号、すなわち‘ｋ’に応じた回転パラメータを生成し、乗算部５３ｉに供給する。
【０１８０】
また、乗算部５３ｉには、ＦＦＴ部５３ｃがＡＤＣ部５３ｂにより奇数のタイミングでサンプリングした６４ポイントデジタル信号につき、フーリエ演算を行ったデジタル信号が、乗算部５３ｅから供給される。
【０１８１】
バタフライ演算器５３ｌには、ＦＦＴ部５３ｄが、ＡＤＣ部５３ａにより偶数のタイミングでサンプリングされた６４ポイントのデジタル信号につき、フーリエ演算したデジタル信号が分離回路５３ｄから供給される。
【０１８２】
そして、上記説明した生成部５３ｊ、乗算部５３ｉ、及びバタフライ演算器５３ｌは、供給されたデジタル信号につき、バタフライ演算を行い、１２８ポイントのフーリエ演算に合成する。
【０１８３】
次に、上記演算について、具体的な演算を、式を用いて以下説明する。ＡＤＣ部５３ａ、及び５３ｂによってサンプリングされたデジタル信号を、時系列順にｆ（ｔ）とおく（０≦ｔ＜１２８、ｔは整数）。このうち偶数番目（ｔ＝２ｔ´、０≦ｔ´＜６４、ｔ´は整数）のデジタル信号はＡＤＣ部５３ａによってサンプリングされ、奇数番目（ｔ＝２ｔ´＋１、０≦ｔ´＜６４、ｔ´は整数）のデジタル信号はＡＤＣ部５３ｂによってサンプリングされる。ｆ（ｔ）を１２８ポイントフーリエ演算した結果をＦ（ｋ）とおく（０≦ｋ＜１２８、ｋは整数）と、フーリエ変換の式は以下のとおりである。
【数１１】
2009272683.tif 000013
【０１８４】
（２６）式は、ｔを偶数と奇数に分けることで以下のように表せる。
【数１２】
2009272683.tif 000014
【０１８５】
ここで、偶数番目のデジタル信号に６４ポイントのフーリエ演算を行った結果をＧ（ｋ´）、奇数番目のデジタル信号に６４ポイントのフーリエ演算を行った結果をＨ（ｋ´）とおく（０≦ｋ´＜６４）と、フーリエ変換の式は以下の通りである。
【数１３】
2009272683.tif 000015
【０１８６】
【数１４】
2009272683.tif 000016
【０１８７】
式（２８）、（２９）を使用して式（２７）を表すと、０≦ｋ´＜６４となるｋ´に対し、
【数１５】
2009272683.tif 000017
【０１８８】
が成り立つ。また、６４≦ｋ＜１２８となる‘ｋ’に対しても、ｋ＝６４＋ｋ´を式（２７）に代入して式（２８）、（２９）を使用することで、
【数１６】
2009272683.tif 000018
【０１８９】
と表すことができる。生成部５３ｊ、乗算部５３ｉおよびバタフライ演算器５３ｌは、分離回路からのデジタル信号Ｇ（ｋ´）および乗算部５３ｅからのデジタル信号Ｈ（ｋ´）から、式（３０）、（３１）に基づき１２８ポイントのフーリエ演算結果Ｆ（ｋ）を出力する。
【０１９０】
生成部５３ｊは、乗算部５３ｅから出力されたデジタル信号Ｇ（ｋ´）に対し、ポイント番号ｋ´に応じた回転パラメータｅｘｐ（２πｉｋ´／１２８）を生成し、乗算部５３ｉに供給する。
【０１９１】
乗算部５３ｉは、乗算部５３ｅから出力されたデジタル信号Ｈ（ｋ´）と生成部５３ｊから供給される回転パラメータを乗算した結果Ｈ（ｋ´）ｅｘｐ（２πｉｋ´／１２８）をバタフライ演算器５３ｌに供給する。
【０１９２】
バタフライ演算器５３ｌ内の加算器５３ｆは、分離回路５３ｄからのデジタル信号Ｇ（ｋ´）と乗算部５３ｉからのデジタル信号Ｈ（ｋ´）ｅｘｐ（２πｉｋ´／１２８）とを加算することにより、式（３０）にしたがって１２８ポイントのフーリエ演算結果のうちポイント番号ｋが６４未満のデジタル信号をメモリ５３ｋに供給する。
【０１９３】
バタフライ演算器５３ｌ内の減算器５３ｈは、分離回路５３ｄからのデジタル信号Ｇ（ｋ´）から乗算部５３ｉからのデジタル信号Ｈ（ｋ´）ｅｘｐ（２πｉｋ´／１２８）を減算することにより、式（３１）にしたがって１２８ポイントのフーリエ演算結果のうちポイント番号ｋが６４以上のデジタル信号をメモリ５３ｋに供給する。
【０１９４】
＜メモリ５３ｋについて＞  
メモリ５３ｋは上記加算器５３ｆ、減算器５３ｈから供給されたデジタル信号を、図示せぬ復調部へと供給する。
【０１９５】
＜効果＞  
上記のように、本実施形態に係る無線通信装置であると、上記第１乃至第３の実施形態で説明した（１）乃至（４）の効果に加え、下記の効果（５）が得られる。  
（５）インターリーブＡＤの構成を設けることで倍速サンプリングが可能となる。  
インターリーブＡＤを用いた無線通信装置では、１つのアナログ入力に対し複数のＡＤＣ部を備え、アナログ信号をデジタル変換する際に複数の変換器がおのおののタイミングでサンプリングをするといった方法を採用することで、一つのＡＤＣで実現できるサンプリングタイミングの変換器数倍の高速サンプリングを実現している。確かに、従来ではインターリーブＡＤを採用することで、サンプリング速度を速くすることが出来るが、回路の高集積化、低消費電力化に伴い、サンプリングした際にどうしてもタイミングのズレが生じてしまい、その補正が必要であった。つまり、従来に係る無線通信装置では、このような問題に対しデジタルフィルタを用いてタップ係数の調整を行いサンプリングのタイミングのズレを補正していた。しかし、この場合においても、デジタルフィルタの回路規模が大きいという点、更には消費電力も大きくなるという点から従来の問題点を解決できていなかった。また、フーリエ変換器を複数用いて、上記ズレに応じた補正を行う手法もある。しかしこの場合、回路規模ばかりか、消費電力までもが大きくなってしまっていた。
【０１９６】
この点、本実施形態に係る受信部の構成によると、デジタルフィルタを用いることがないため、回路規模が小さく済み、インターリーブＡＤによる倍速サンプリングが可能となる。この際、本実施形態において図１８に示すＡＤＣ部５３ａ、５３ｂに対し、アナログ信号のサンプリングを、一定の間隔のタイミングで交互に実施させる。すなわち、例えば、ＡＤＣ部５３ａは偶数のタイミングでサンプリングするのに対し、ＡＤＣ部５３ｂは奇数のタイミングでサンプリングを行う。ＦＦＴ部５３ｃはサンプリングされたデジタル信号を６４ポイントフーリエの演算を行っているとする。つまり、分離回路５３ｄから分離された時間領域における実部Ｉｃｈ、虚部Ｑｃｈに相当する成分は、それぞれ６４ポイント分のデジタル信号となる。すなわち、偶数のタイミングでサンプリングしたデジタル信号が６４ポイント、奇数のタイミングでサンプリングしたデジタル信号が６４ポイント存在することになる。
【０１９７】
上記説明した、それぞれ６４ポイントのデジタル信号をバタフライ演算器で演算させることで、１２８ポイントのデジタル信号が生成される。すなわち、本実施形態に係る無線通信装置では、1つのＦＦＴ部が５３ｃで倍速サンプリングが可能となる。
【０１９８】
更に、本実施形態に係る無線通信装置１であると従来２つのフーリエ変換器を使用していた構成と異なり、分離回路１３ｄをフーリエ変換器１３ｃの後段に配置することでフーリエ変換器１３ｃが１つで済む。更には、本実施形態に係る無線通信装置１はデジタルフィルタを用いることがない。つまり、本実施形態であると回路規模、及び消費電力を小さく出来る。
【０１９９】
なお、（５）に示す効果では、特に受信部１３について述べたが、送信部１２についても図１１から逆フーリエ変換器１２ｃが1つで済むことは明白である。すなわち、図１１より、逆フーリエ変換器１２ｃの前段に合成回路１２ｄを設けることで、該合成回路１２ｄは分離回路１２ｆで、時間領域における実部Ｉｃｈ、虚部Ｑｃｈに相当する成分に分離したデジタル信号を合成している。これにより、送信部１２においても逆フーリエ変換器１２ｃは1つで済み、回路規模、及び消費電力を小さくすることが出来る。
【０２００】
［第５の実施形態］  
次に、この発明の第５の実施形態に係る無線通信装置について説明する。本実施形態に係る無線通信装置１を図１９に示す。図１９は本実施形態に係るＯＦＤＭ変調を行う無線通信装置１のブロック図であり、複素数を用いた倍速サンプリングを実現するための構成である。第５の実施形態では、無線部１１は、第１乃至の第３の実施形態と同じく、（ａ−１０）［ＭＨｚ］から（ａ＋１０）［ＭＨｚ］の帯域を使用する第一通信チャネルに対し、ａ［ＭＨｚ］のダウンコンバートを行い、同相成分・直交成分の２つのアナログ入力を受信部に供給するものとする。すなわち、本実施形態に係る無線通信装置１は、１つのアンテナが受信したアナログ信号の同相成分・直交成分それぞれに対し、複数のＡＤＣ部を備えた、インターリーブＡＤを採用した構成である。なお、本実施形態は複素数を用いた倍速サンプリングを実現するため、受信部はそれぞれＡＤＣ部を２つ備える。
【０２０１】
＜無線通信装置１について＞
図１９に示す無線通信装置１は、上記第２の実施形態に係る無線通信装置１のアンテナ２０、第２無線部２１、第１受信部１３、２受信部２３、第２送信部２２を廃し、代わりに第３受信部６３、第４受信部７３、バタフライ演算器６４、生成部６５、乗算部６６、及びメモリ６７を新たに設けた構成をしている。すなわち、本実施形態に係る無線通信装置１において、第３受信部６３、第４受信部７３は、入力されたアナログ信号につき、例えば、偶数又は奇数のタイミングで交互にそれぞれサンプリングを行うことで、倍速サンプリングを実現する。その他の構成については上記第１、第２の実施形態と同様であるので、説明は省略する。
【０２０２】
＜無線通信装置１の詳細＞  
次に第３受信部６３、第４受信部７３、バタフライ演算器６４、生成部６５、乗算部６６、及びメモリ６７の詳細な構成について図２０を用いて説明する。図２０は、本実施形態に係る無線通信装置１が備える第３受信部６３、第４受信部７３、バタフライ演算器６４、生成部６５、乗算部６６、及びメモリ６７のブロック図である。
【０２０３】
本実施形態に係る第３受信部６３は、ＡＤＣ部６３ａ、６３ｂ、ＦＦＴ部６３ｃ、分離回路６３ｄ、乗算部６３ｅ、補正部６３ｇ、及び合成回路６３ｆを備える。
【０２０４】
そして、第３受信部６３が備えるＦＦＴ部６３ｃ、分離回路６３ｄ、及び合成回路６３ｆは、上記第２の実施形態に係る図１３におけるＦＦＴ部１３ｃ、分離回路１３ｄ、及び合成回路１３ｆと同じ構成であるが、第４受信部７３とともに動作することで倍速サンプリングを実現する機能を有する。
【０２０５】
更に第４受信部７３は、ＡＤＣ部７３ａ、７３ｂ、ＦＦＴ部７３ｃ、分離回路７３ｄ、乗算部７３ｈ、７３ｉ、補正部７３ｅ、７３ｆ、及び合成回路７３ｇを備える。
【０２０６】
そして、第４受信部７３が備えるＦＦＴ部７３ｃ、分離回路７３ｄ、及び合成回路７３ｇは上記第２の実施形態に係る図１３におけるＦＦＴ部２３ｃ、分離回路２３ｄ、及び合成回路２３ｇと同じ構成であるが、第３受信部６３とともに動作することで倍速サンプリングを実現する機能を有する。
【０２０７】
バタフライ演算器６４は、第３受信部６３、及び乗算部６６から供給されたデジタル信号に対し、加算する加算器６４ａ、及び減算する減算器６４ｂを備える。
【０２０８】
メモリ６７は、バタフライ演算器６４から供給されたデジタル信号を、図示せぬ復調部へと供給する。また、その他の構成においては、構成、及び機能ともに同一であるので説明を省略する。
【０２０９】
以下、無線部１１、ＡＤＣ部６３ａ、６３ｂ、７３ａ、及び７３ｂ、ＦＦＴ部６３ｃ、及び７３ｃ、分離回路６３ｄ、及び７３ｄ、合成回路６３ｆ、及び７３ｇ、バタフライ演算器６４、生成部６５、乗算部６６、並びにメモリ６７につき説明する。
【０２１０】
＜ＡＤＣ部６３ａ、及び６３ｂ、並びにＡＤＣ部７３ａ、及び７３ｂについて＞  
本実施形態において無線部１１で受信され、同相成分ｉｃｈ、及び直交成分ｑｃｈに分離されたアナログ信号が、ＡＤＣ部６３ａ、及び６３ｂ並びにＡＤＣ部７３ａ、及び７３ｂに供給される。つまり、無線部１１からＡＤＣ部６３ａ、７３ａへとアナログ信号の同相成分ｉｃｈが供給される。また、無線部１１からＡＤＣ部６３ｂ、７３ｂへとアナログ信号の直交成分ｑｃｈが供給される。すなわち、ＡＤＣ部６３ａ、６３ｂ並びにＡＤＣ部７３ａ、７３ｂには同一のアナログ信号が供給される。
【０２１１】
また、上述したように、ＡＤＣ部６３ａ、６３ｂのサンプリングタイミングと、ＡＤＣ部７３ａ、７３ｂのサンプリングタイミングとを一定の間隔のタイミングで交互に実施させる。すなわち、上記第４の実施形態で説明したように、例えば、ＡＤＣ部６３ａ、６３ｂは、それぞれ同時に偶数のタイミングでサンプリングするのに対し、ＡＤＣ部７３ａ、７３ｂは、それぞれ同時に奇数のタイミングでサンプリングを行う。
【０２１２】
そして、ＡＤＣ部６３ａ、６３ｂは、それぞれデジタル信号へと変換した時間領域における実部Ｉｃｈ、虚部Ｑｃｈに相当するそれぞれ成分をＦＦＴ部６３ｃへと供給する。
【０２１３】
ＡＤＣ部７３ａ、７３ｂはそれぞれデジタル信号へと変換した時間領域における実部Ｉｃｈ、虚部Ｑｃｈに相当するそれぞれ成分をＦＦＴ部７３ｃへと供給する。なお、ＡＤＣ部６３ａ、６３ｂ間並びにＡＤＣ部７３ａ、７３ｂ間においても、上記第１の実施形態で説明した原因により、上記説明したズレが生じているものとする。また、本実施形態においても４０［ＭＨｚ］の周波数帯域をサンプリングするものとする。
【０２１４】
＜ＦＦＴ部６３ｃ、７３ｃについて＞  
ＦＦＴ部６３ｃは、ＡＤＣ部６３ａ、６３ｂでサンプリングされたデジタル信号につき、フーリエ変換を行う。ＦＦＴ部７３ｃは、ＡＤＣ部７３ａ、７３ｂでサンプリングされたデジタル信号につき、フーリエ変換を行う。すなわち、ＦＦＴ部６３ｃは、ＡＤＣ部６３ａ、６３ｂにおいて偶数タイミングでサンプリングされた実部Ｉｃｈ、虚部Ｑｃｈのデジタル信号につき、フーリエ変換を行う。ＦＦＴ７３ｃは、ＡＤＣ部７３ａ、７３ｂにおいて奇数タイミングでサンプリングされた実部ｉｃｈ、虚部Ｑｃｈのデジタル信号につき、フーリエ変換を行う。なお、ＦＦＴ部６３ｃ、７３ｃは、供給されたそれぞれのデジタル信号につき、６４ポイントフーリエを行う。
【０２１５】
＜分離回路６３ｄ、７３ｄについて＞  
分離回路６３ｄ、７３ｄは、それぞれＦＦＴ部６３ｃ、７３ｃで時間領域から周波数領域へと変換されたそれぞれのデジタル信号につき、時間領域における実部Ｉｃｈ、虚部Ｑｃｈとに相当する成分に分離する。すなわち、分離回路６３ｄ、７３ｄで分離された上記実部Ｉｃｈ、虚部Ｑｃｈに相当する成分は、６４ポイント分ずつのデジタル信号にそれぞれ分離している。なお、分離回路６３ｄで分離されたデジタル信号は、偶数タイミングでサンプリングしたものであるのに対し、分離回路７３ｄで分離されたデジタル信号は、奇数タイミングでサンプリングしたものである。
【０２１６】
＜合成回路６３ｆ、７３ｇについて＞  
合成回路６３ｆは、分離回路６３ｄで分離された時間領域における実部Ｉｃｈに相当する成分と、補正部６３ｇにより前述したズレに対する補正がなされた時間領域における虚部Ｑｃｈに相当する成分とを合成する。そして、合成回路６３ｆは偶数タイミングでサンプリングしたデジタル信号につき合成を行う。その後、バタフライ演算器６４へと該デジタル信号を供給する。また、合成回路７３ｇは、分離回路７３ｄで分離され、補正部７３ｅにより前述したズレに対する補正がなされた時間領域における実部Ｉｃｈに相当する成分と、補正部７３ｆにより前述したズレに対する補正がなされた時間領域における虚部Ｑｃｈに相当する成分とを合成する。そして、合成回路７３ｇは奇数タイミングでサンプリングしたデジタル信号につき合成を行う。その後、乗算部６６へと該デジタル信号を供給する。
【０２１７】
＜生成部６５、乗算部６６、及びバタフライ演算器６４について＞  
生成部６５、乗算部６６、及びバタフライ演算器６４は、上記第４の実施形態における生成部５３ｊ、乗算部５３ｉ、及びバタフライ演算器５３ｌと同様、上記ＡＤＣ部６３ａ、６３ｂ並びにＡＤＣ部７３ａ、７３ｂにおいてそれぞれ偶数タイミング、奇数タイミングでサンプリングしたデジタル信号を、式（３０）、（３１）で表される演算を行うことで１２８ポイントのフーリエ演算に合成する。
【０２１８】
生成部６５は、上記第４の実施形態の生成部５３ｊと同様、第４受信部７３から出力されたデジタル信号に対し、そのデータのポイント番号、すなわちｋに応じた回転パラメータを生成し、乗算部６６に供給する。
【０２１９】
乗算部６６は、上記第４の実施形態の乗算部５３ｅと同様、第４受信部７３から出力されたデジタル信号と生成部６５から供給される回転パラメータを乗算した結果をバタフライ演算器６４に供給する。
【０２２０】
バタフライ演算器６４内の加算器６４ａは、第３受信部６３からのデジタル信号と乗算部６６からのデジタル信号とを加算することにより、式（３０）にしたがって１２８ポイントのフーリエ演算結果のうちポイント番号ｋが６４未満のデジタル信号をメモリ６７に供給する。
【０２２１】
バタフライ演算器６４内の減算器６４ｂは、第３受信部６３からのデジタル信号から乗算部６６からのデジタル信号を減算することにより、式（３１）にしたがって１２８ポイントのフーリエ演算結果のうちポイント番号ｋが６４以上のデジタル信号をメモリ６７に供給する。
【０２２２】
＜メモリ６７について＞  
メモリ６７は加算器６４ａ、及び減算器６４ｂから供給されたデジタル信号を図示せぬ復調部へと供給する。
【０２２３】
＜効果＞  
上記のように、本実施形態に係る無線通信装置であっても、上記第１乃至第３の実施形態で説明した（１）乃至（４）の効果に加えて、上記第４の実施形態で説明した（５）と同様の効果が得られる。
【０２２４】
すなわち、本実施形態に係る無線通信装置においても上記第４の実施形態と同様の倍速サンプリングが可能となる。つまり、複素数を用いたサンプリングにおいてもインターリーブＡＤの構成を設けることで倍速サンプリングが可能となり、また、本実施形態の構成によると、デジタルフィルタを用いることがないため、回路規模も小さく済む。
【０２２５】
以上のように、上記第１乃至第５の実施形態に係る無線通信装置によれば、特に周波数広帯域を用いた無線通信システムにおいても、回路規模全体が小さくて済む。
【０２２６】
つまり今までは、上記第１乃至第５の実施形態で説明した種々のズレに対し、アナログ回路で対処することが多かった。しかし、アナログ回路を用いて上記のようなズレを補正することは、必要以上の回路規模になってしまい、また消費電力が大きくなっていた。特に、周波数広帯域を用いた無線通信を可能としようとする場合、例えばＡＤＣ部でのサンプリングのタイミングを速く処理する事が困難となっていた。確かにこれを回避する方法として、インターリーブＡＤという構成を取る手法がある。これにより、上記サンプリングのタイミングに対処することが出来るが、周波数広帯域になるにつれて、ＡＤＣ間のサンプリングタイミングズレという新たな問題が生じる。
【０２２７】
これを解決するには、回路規模も演算回数も多いデジタルフィルタによる補正という解決方法を採用していた。しかし、本実施形態に係る無線通信装置によれば、インターリーブＡＤ内の個々のＡＤＣはアナログ回路を用いて上記のようなズレを補正する必要はなく、またデジタルフィルタによる補正演算をする必要もない。すなわち、インターリーブＡＤにおいて少ない回路規模、消費電力でＡＤＣ間のサンプリングタイミングズレ補正を行うことができる。
【０２２８】
なお、本実施形態に係る無線通信装置ではインターリーブＡＤを採用することで、倍速サンプリングについて説明した。すなわち、第１乃至第３の実施形態に係る無線通信装置に比して、送受信するアンテナ１つに対し、ＡＤＣ部を倍の数だけ設けることで倍速サンプリングを実現している。つまり、通常の倍の数だけＡＤＣ部を設けるとサンプリング速度は倍であるから、例えばＡＤＣ部を更に２つ追加すれば、つまり、ＡＤＣ部を４つ設置するとサンプリング速度は４倍となる。以下、同様にＡＤＣ部がｎ（ｎは自然数）個であると、サンプリング速度はｎ倍となる。
【０２２９】
なお、本実施形態に係る無線通信装置は、無線ＬＡＮシステムとして適用することが出来るが、更には公共通信放送で使用する電気通信設備、携帯電話にも適用可能である。
【０２３０】
なお、ポイント番号ｋ、及びｋ´とは、上記第３乃至第５の実施形態において、アンテナ１０、又は２０が受信したアナログ信号を、ＡＤＣ部がサンプリングした６４ポイント、或いは１２８ポイントのデジタル信号に対応した値である。また、ポイント数は６４、１２８に限られず、制限されるものではない。
【０２３１】
更にまた、上記第３の実施形態に係る無線通信装置では、時分割を用いることでフーリエ変換として機能する第１モードと、分離回路、及び補正部として機能する第２モード（ミスマッチ補正）との機能とにそれぞれ機能する共用回路３６と、前記第１モードでは前記変換回路（ＡＤＣ部３２ａ、３２ｂ）で得られたデジタル信号を蓄積し、前記第２モードでは共用回路３６により周波数領域へと変換されたデジタル信号を蓄積するメモリ３４と、前記共用回路３６を前記第１モード（フーリエ変換）または前記第２モード（ミスマッチ補正）のいずれかとして機能させると共に、前記第１モード（フーリエ変換）では前記メモリ３４に前記変換回路（ＡＤＣ部３２ａ、３２ｂ）で得られた前記デジタル信号を出力させ、前記第２モード（ミスマッチ補正）では前記メモリ３４に絶対値が同一で周波数領域における符号が異なる複数の前記デジタル信号を出力させるよう制御する。
【０２３２】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【図面の簡単な説明】
【０２３３】
【図１】この発明の第１の実施形態に係る無線通信システムのブロック図。
【図２】この発明の第１の実施形態に係る無線通信システムが使用する通信チャネル。
【図３】この発明の第１の実施形態に係る無線通信システムが使用する周波数帯域について示すバンド図。
【図４】この発明の第１の実施形態に係る無線通信システムが使用する第１通信チャネルにおけるサブキャリア（搬送波）の概念図。
【図５】この発明の第１の実施形態に係る無線通信装置の一例を表すブロック図。
【図６】この発明の第１の実施形態に係る無線通信装置の有する受信部のブロック図。
【図７】この発明の第１の実施形態に係る無線通信装置の有する受信部が備える分離回路のブロック図。
【図８】この発明の第１の実施形態に係る無線通信装置の有する受信部が備える補正部のブロック図。
【図９】この発明の第１の実施形態に係る無線通信装置の有する受信部が備える補正部のブロック図。
【図１０】この発明の第１の実施形態に係る無線通信装置の有する受信部が備える合成回路のブロック図。
【図１１】この発明の第１の実施形態に係る無線通信装置の有する送信部のブロック図。
【図１２】この発明の第２の実施形態に係る無線通信装置の一例を示すブロック図。
【図１３】この発明の第２の実施形態に係る無線通信装置が有する受信部のブロック図。
【図１４】この発明の第３の実施形態に係る無線通信システムのブロック図。
【図１５】この発明の第３の実施形態に係る無線通信装置の有するバタフライ／ミスマッチ補正回路の一例を表すブロック図。
【図１６】この発明の第３実施形態に係る無線通信装置の動作のフローチャート。
【図１７】この発明の第３実施形態に係る無線通信装置の動作のフローチャート。
【図１８】この発明の第４の実施形態に係る無線通信装置の有する受信部の一例を表すブロック図。
【図１９】この発明の第４の実施形態に係る無線通信装置の一例を表すブロック図。
【図２０】この発明の第５の実施形態に係る無線通信装置の一例を表すブロック図。
【符号の説明】
【０２３４】
１…無線基地局（無線通信装置）、２、３…無線端末局、４、５…無線通信装置、１０、２０…アンテナ、１１、２１…無線部、１２、２２…送信部、１３、２３…受信部、１３ａ、１３ｂ、２３ａ、２３ｂ、５３ａ、５３ｂ…ＡＤＣ部、１３ｃ、２３ｃ、３３、５３ｃ…ＦＦＴ部、１３ｄ、２３ｄ、５３ｄ…分離回路、１３ｅ、２３ｆ、５３ｅ、６３ｅ、６６、７３ｈ、７３ｉ…乗算部、１３ｇ、５３ｇ、５３ｊ、６３ｇ、６５、７３ｆ…補正部、１３ｆ、２３ｇ、６３ｆ、７３ｇ…合成回路、１３ｍ、１５ｂ、１６ｂ、３４、５３ｋ、６７…メモリ、１４ａ、１４ｂ…分離部、１４ｇ、１４ｈ…合成部、１４ｃ、１４ｆ、１７ｃ、４１ａ、５３ｆ、６４ａ…加算器、１４ｄ、１４ｅ、４１ｂ、５３ｈ、６４ｂ…減算部、１４ｉ、１４ｊ…スケーラー、１５ａ、１５ｅ、１６ａ、１６ｃ、１７ａ、１７ｄ、３１ａ、３１ｂ、３７…入出力端子、１３ｄ、１２ｆ、２３ｄ、５３ｄ、６３ｄ、７３ｄ…分離回路、１３ｆ、２３ｇ、６３ｆ、７３ｇ…合成回路、１２ａ、１２ｂ…ＤＡＣ部、１３ｈ、５３ｌ、６４…バタフライ演算器、３５…制御部、３６…共用回路（バタフライ／ミスマッチ補正回路）、４２ａ、４２ｂ…虚部交換セレクタ、４７…切替命令部、４８…出力セレクタ
【図１】
2009272683.tif 000019
【図２】
2009272683.tif 000020
【図３】
2009272683.tif 000021
【図４】
2009272683.tif 000022
【図５】
2009272683.tif 000023
【図６】
2009272683.tif 000024
【図７】
2009272683.tif 000025
【図８】
2009272683.tif 000026
【図９】
2009272683.tif 000027
【図１０】
2009272683.tif 000028
【図１１】
2009272683.tif 000029
【図１２】
2009272683.tif 000030
【図１３】
2009272683.tif 000031
【図１４】
2009272683.tif 000032
【図１５】
2009272683.tif 000033
【図１６】
2009272683.tif 000034
【図１７】
2009272683.tif 000035
【図１８】
2009272683.tif 000036
【図１９】
2009272683.tif 000037
【図２０】
2009272683.tif 000038