(57)【要約】【課題】活性層における転位密度を抑制しつつ、十分な素子寿命を確保し、かつキャリアのオーバーフローを抑制して高い発光効率を確保可能な半導体発光素子およびその製造方法を提供する。【解決手段】半導体レーザ１は、ｐ型基板１１と、ｐ型基板１１上に形成された導電型がｐ型である第１クラッド層としてのｐ型クラッド層１３と、ｐ型クラッド層１３上に形成された活性層１４と、活性層１４に接触し、活性層１４上に形成された導電型がｎ型である第２クラッド層としてのｎ型クラッド層１５とを備えている。そして、ｐ型クラッド層１３と活性層１４とはＩＩＩ−Ｖ族化合物半導体からなっており、ｎ型クラッド層１５はＩＩ−ＶＩ族化合物半導体からなっている。【選択図】図１
2009010209.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１導電型の第１クラッド層と、
前記第１クラッド層上に形成された活性層と、
前記活性層に接触し、前記活性層上に形成された前記第１導電型とは導電型の異なる第２導電型の第２クラッド層とを備え、
前記第１クラッド層と前記活性層とはＩＩＩ−Ｖ族化合物半導体からなり、
前記第２クラッド層はＩＩ−ＶＩ族化合物半導体からなる、半導体発光素子。
【請求項２】
前記第２クラッド層は、Ｚｎ１−ＸＭｇＸＳＹＳｅ１−Ｙ（０≦Ｘ≦１、０≦Ｙ≦１）からなる、請求項１に記載の半導体発光素子。
【請求項３】
前記第１導電型はｐ型であり、前記第２導電型はｎ型である、請求項１または２に記載の半導体発光素子。
【請求項４】
前記第２クラッド層は、（ＢｅＸＭｇ１−Ｘ）ＹＺｎ１−ＹＳｅ（０≦Ｘ≦１、０≦Ｙ≦１）からなる、請求項１に記載の半導体発光素子。
【請求項５】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、請求項４に記載の半導体発光素子。
【請求項６】
前記第１クラッド層と前記活性層とは、（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１、０≦Ｙ≦１）からなる、請求項１〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
発光波長が５７０ｎｍ以下である、請求項１〜６のいずれか１項に記載の半導体発光素子。
【請求項８】
半導体からなる基板が準備される工程と、
前記基板上に、ＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１クラッド層が形成される工程と、
前記第１クラッド層上に、ＩＩＩ−Ｖ族化合物半導体からなる活性層が形成される工程と、
前記活性層上に、前記活性層に接触するように、ＩＩ−ＶＩ族化合物半導体からなり、前記第１導電型とは導電型の異なる第２導電型の第２クラッド層が形成される工程とを備えた、半導体発光素子の製造方法。
【請求項９】
前記第１クラッド層が形成される工程においては、ＯＭＶＰＥ法またはＭＢＥ法を用いたエピタキシャル成長により前記第１クラッド層が形成され、
前記活性層が形成される工程においては、ＯＭＶＰＥ法またはＭＢＥ法を用いたエピタキシャル成長により前記活性層が形成され、
前記第２クラッド層が形成される工程においては、ＭＢＥ法を用いたエピタキシャル成長により前記第２クラッド層が形成される、請求項８に記載の半導体発光素子の製造方法。
【請求項１０】
前記第２クラッド層が形成される工程におけるエピタキシャル成長時の前記基板の温度は、前記第１クラッド層が形成される工程および前記活性層が形成される工程における前記基板の温度よりも低い、請求項９に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光素子およびその製造方法に関し、より特定的には、高い発光効率を有する半導体発光素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、種々の発光波長を有する半導体発光素子が開発されている。しかし、５７０ｎｍ以下、特に緑〜黄緑色の領域である５６０〜５７０ｎｍの波長のレーザ発振が可能な半導体発光素子は、素子の寿命や発光効率の点から必ずしも十分な性能を有するものが得られていない。たとえば、ＩＩＩ−Ｖ族化合物半導体であるＡｌＧａＩｎＰ系半導体を活性層に用いた６５０ｎｍ帯の発光波長を有する半導体発光素子は、ＤＶＤ用のレーザとして実用化されている。しかし、この半導体発光素子は、発光波長を短波長化すると、たとえば発光波長を５７０ｎｍ以下とすると、少数キャリアのオーバーフローが増加し、発光効率が著しく低下する。一方、ＩＩ−ＶＩ族化合物半導体であるＺｎＣｄＳｅ系半導体を活性層に用いた半導体発光素子は、５７０ｎｍ以下の発光波長でレーザ発振することが報告されている。しかし、発光により転位が増殖して活性層が急激に劣化するため寿命が短く、実用化されていない。
【０００３】
本願発明に対する先行技術としては、ＩＩＩ−Ｖ族化合物半導体からなる活性層をクラッド層で挟み、当該クラッド層にＩＩ−ＶＩ族化合物半導体からなるクラッド層を含む半導体発光素子、より具体的には、少なくとも一方のクラッド層がＩＩＩ−Ｖ族化合物半導体からなるクラッド層とＩＩ−ＶＩ族化合物半導体からなるクラッド層から構成され、ＩＩＩ−Ｖ族化合物半導体からなるクラッド層が活性層と接している半導体発光素子が提案されている。これにより、活性層とクラッド層との禁制帯幅（バンドギャップ）の差ΔＥｇが大きくなり、キャリアのオーバーフローが抑制されるとされている（たとえば、特許文献１参照）。また、活性層およびクラッド層がＩＩ−ＶＩ族化合物半導体あるいはＩＩ−ＶＩ族化合物半導体とＩＩＩ−Ｖ族化合物半導体との混晶からなる半導体発光素子が提案されている。これにより、発光効率の向上等の効果が得られるとされている（たとえば、特許文献２〜４参照）。さらに、ＩＩＩ−Ｖ族化合物半導体からなる活性層が、ＩＩ−ＶＩ族化合物半導体からなるクラッド層で挟まれた構造を有する半導体発光素子が提案されている。これにより、キャリアのオーバーフローが抑制されるとされている（たとえば、特許文献５参照）。
【特許文献１】特開平０６−２９１４２１号公報
【特許文献２】特開平６−１０４５３３号公報
【特許文献３】特開平６−２９１４２０号公報
【特許文献４】特開平９−３２１３８７号公報
【特許文献５】特開２０００−３１５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に開示されているように、ＩＩ−ＶＩ族化合物半導体からなるクラッド層が活性層と直接接触せず、ＩＩＩ−Ｖ族化合物半導体からなるクラッド層を挟んで配置される構成では、活性層とクラッド層との間のエネルギー障壁が階段状に変化し、少数キャリアのオーバーフローが増加するという問題を生じる。また、上記特許文献２〜４に開示されているように、活性層がＩＩ−ＶＩ族化合物半導体あるいはＩＩ−ＶＩ族化合物半導体とＩＩＩ−Ｖ族化合物半導体との混晶からなる構成では、活性層における電子と正孔との再結合の際に活性層において転位が増殖し、通電劣化が生じる現象が発生するため、素子寿命が短いという問題がある。さらに、上記特許文献５に開示されているように、ＩＩＩ−Ｖ族化合物半導体からなる活性層が、ＩＩ−ＶＩ族化合物半導体からなるクラッド層で挟まれた構成では、ＩＩＩ−Ｖ族化合物半導体からなる活性層と基板との間にＩＩ−ＶＩ族化合物半導体からなるクラッド層が存在するため、ＩＩ−ＶＩ族化合物半導体からなるクラッド層上に結晶構造の大きく異なるＩＩＩ−Ｖ族化合物半導体からなる活性層を形成する必要が生じる。その結果、活性層における転位密度が増加しやすくなり、発光効率の低下等の悪影響が生じるおそれがある。
【０００５】
そこで、本発明の目的は、活性層における転位密度を抑制しつつ、十分な素子寿命を確保し、かつキャリアのオーバーフローを抑制して高い発光効率を確保可能な半導体発光素子およびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明に従った半導体発光素子は、基板と、基板上に形成された第１導電型の第１クラッド層と、第１クラッド層上に形成された活性層と、活性層に接触し、活性層上に形成された第１導電型とは導電型の異なる第２導電型の第２クラッド層とを備えている。そして、第１クラッド層と活性層とはＩＩＩ−Ｖ族化合物半導体からなり、第２クラッド層はＩＩ−ＶＩ族化合物半導体からなっている。
【０００７】
本発明の半導体発光素子においては、活性層と基板との間に存在する第１クラッド層がＩＩＩ−Ｖ族化合物半導体からなっているため、ＩＩＩ−Ｖ族化合物半導体からなる活性層における転位密度を抑制することができる。また、活性層がＩＩ−ＶＩ族化合物半導体ではなくＩＩＩ−Ｖ族化合物半導体からなっているため、上述のような活性層がＩＩ−ＶＩ族化合物半導体からなっていることに起因した活性層における転位の増殖の問題が生じず、十分な素子寿命を確保することができる。さらに、本発明の半導体発光素子においては、第２クラッド層がＩＩ−ＶＩ族化合物半導体からなっているため、活性層と第２クラッド層とのバンドギャップの差を大きくすることが可能となり、キャリアのオーバーフローを抑制して高い発光効率を確保することができる。以上のように、本発明の半導体発光素子によれば、活性層における転位密度を抑制しつつ、十分な素子寿命を確保し、かつキャリアのオーバーフローを抑制して高い発光効率を確保可能な半導体発光素子を提供することができる。
【０００８】
上記半導体発光素子においては、第２クラッド層は、Ｚｎ１−ＸＭｇＸＳＹＳｅ１−Ｙ（０≦Ｘ≦１、０≦Ｙ≦１）からなるものとすることができる。第２クラッド層を構成する材料として、バンドギャップの大きいＺｎ１−ＸＭｇＸＳＹＳｅ１−Ｙ（０≦Ｘ≦１、０≦Ｙ≦１）を採用することにより、キャリアのオーバーフローを効果的に抑制することができる。
【０００９】
上記半導体発光素子においては、第１導電型はｐ型、第２導電型はｎ型とすることができる。これにより、キャリアである正孔のオーバーフローを効果的に抑制することができる。特に、第２クラッド層を、ＺｎＳｅ、ＺｎＳＳｅおよびＺｎＭｇＳＳｅからなる群から選択されるいずれか１つからなるものとすることにより、キャリアである正孔のオーバーフローを効果的に抑制することができる。
【００１０】
上記半導体発光素子においては、第２クラッド層は、（ＢｅＸＭｇ１−Ｘ）ＹＺｎ１−ＹＳｅ（０≦Ｘ≦１、０≦Ｙ≦１）からなるものとすることができる。第２クラッド層を構成する材料として、バンドギャップの大きい（ＢｅＸＭｇ１−Ｘ）ＹＺｎ１−ＹＳｅ（０≦Ｘ≦１、０≦Ｙ≦１）を採用することにより、キャリアのオーバーフローを効果的に抑制することができる。
【００１１】
上記半導体発光素子においては、第１導電型はｎ型、第２導電型はｐ型とすることができる。これにより、キャリアである電子のオーバーフローを効果的に抑制することができる。特に、第２クラッド層を、（ＢｅＸＭｇ１−Ｘ）ＹＺｎ１−ＹＳｅ（０≦Ｘ≦１、０≦Ｙ≦１）からなるものとすることにより、キャリアである電子のオーバーフローを効果的に抑制することができる。
【００１２】
上記半導体発光素子においては、第１クラッド層と活性層とは、（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１、０≦Ｙ≦１）からなるものとすることができる。これにより、緑〜黄緑領域の発光波長など、短波長の発光波長を有する半導体発光素子を構成することが容易となる。
【００１３】
上記半導体発光素子においては、発光波長が５７０ｎｍ以下であるものとすることができる。これにより、緑〜黄緑領域を含む短波長の発光波長を有する半導体発光素子を提供することができる。
【００１４】
本発明に従った半導体発光素子の製造方法は、半導体からなる基板が準備される工程と、基板上に、ＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１クラッド層が形成される工程と、第１クラッド層上に、ＩＩＩ−Ｖ族化合物半導体からなる活性層が形成される工程と、活性層上に、当該活性層に接触するように、ＩＩ−ＶＩ族化合物半導体からなり、第１導電型とは導電型の異なる第２導電型の第２クラッド層が形成される工程とを備えている。
【００１５】
本発明の半導体発光素子の製造方法においては、ＩＩＩ−Ｖ族化合物半導体からなる第１クラッド層上に、ＩＩＩ−Ｖ族化合物半導体からなる活性層が形成される。そのため、ＩＩＩ−Ｖ族化合物半導体からなる活性層における転位密度を抑制することができる。また、本発明の半導体発光素子の製造方法においては、ＩＩ−ＶＩ族化合物半導体ではなくＩＩＩ−Ｖ族化合物半導体からなる活性層が形成されるため、活性層がＩＩ−ＶＩ族化合物半導体からなっていることに起因した活性層における転位の増殖の問題が生じず、十分な素子寿命を有する半導体発光素子を製造することができる。さらに、本発明の半導体発光素子の製造方法においては、ＩＩ−ＶＩ族化合物半導体からなる第２クラッド層が形成される。そのため、活性層と第２クラッド層とのバンドギャップの差を大きくすることが可能となり、キャリアのオーバーフローを抑制して高い発光効率を確保可能な半導体発光素子を製造することができる。
【００１６】
以上のように、本発明の半導体発光素子の製造方法によれば、活性層における転位密度を抑制しつつ十分な素子寿命を確保し、かつキャリアのオーバーフローを抑制して高い発光効率を確保可能な半導体発光素子を製造することができる。
【００１７】
上記半導体発光素子の製造方法において好ましくは、第１クラッド層が形成される工程においては、ＯＭＶＰＥ法またはＭＢＥ法を用いたエピタキシャル成長により第１クラッド層が形成され、活性層が形成される工程においては、ＯＭＶＰＥ法またはＭＢＥ法を用いたエピタキシャル成長により活性層が形成される。さらに、第２クラッド層が形成される工程においては、ＭＢＥ法を用いたエピタキシャル成長により第２クラッド層が形成される。
【００１８】
第１クラッド層および活性層の形成において、ＩＩＩ−Ｖ族化合物半導体からなる層の形成に適したＯＭＶＰＥ法またはＭＢＥ法が採用されるとともに、第２クラッド層の形成において、ＩＩ−ＶＩ族化合物半導体からなる層の形成に適したＭＢＥ法が採用されることにより、転位密度の抑制された第１クラッド層、活性層および第２クラッド層を形成することができる。その結果、発光効率に優れた半導体発光素子を製造することが可能となる。
【００１９】
上記半導体発光素子の製造方法において好ましくは、第２クラッド層が形成される工程におけるエピタキシャル成長時の基板の温度は、第１クラッド層が形成される工程および活性層が形成される工程における基板の温度よりも低い。これにより、転位密度が抑制された第２クラッド層を形成することが容易となり、一層発光効率に優れた半導体発光素子を製造することが可能となる。
【発明の効果】
【００２０】
以上の説明から明らかなように、本発明の半導体発光素子およびその製造方法によれば、活性層における転位密度を抑制しつつ、十分な素子寿命を確保し、かつキャリアのオーバーフローを抑制して高い発光効率を確保可能な半導体発光素子およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００２２】
（実施の形態１）
図１は、本発明の一実施の形態である実施の形態１の半導体発光素子としての半導体レーザの構成を示す概略断面図である。図１を参照して、実施の形態１における半導体レーザの構成を説明する。
【００２３】
図１を参照して、実施の形態１における半導体レーザ１は、導電型が第１導電型としてのｐ型であるｐ型基板１１と、ｐ型基板１１上に形成された導電型がｐ型であるｐ型バッファー層１２と、ｐ型バッファー層１２上に形成された導電型がｐ型であるｐ型クラッド層１３と、ｐ型クラッド層１３上に接触して形成された量子井戸活性層である活性層１４と、活性層１４上に接触して形成された導電型が第２導電型としてのｎ型であるｎ型クラッド層１５と、ｎ型クラッド層１５上に形成された導電型がｎ型であるｎ型コンタクト層１６とを備えている。さらに、ｎ型コンタクト層１６上には、絶縁体からなる絶縁膜１７が形成されているとともに、絶縁膜１７上には導電体からなり、負の電位が付与されるｎ側電極１８が形成されている。そして、絶縁膜１７には絶縁膜１７を貫通する開口部１７Ａが形成されており、この開口部１７Ａにｎ側電極１８が進入していることにより、ｎ型コンタクト層１６とｎ側電極１８とは接触している。一方、ｐ型基板１１において、活性層１４が形成されている側の主面である第１の主面１１Ａ側とは反対側の主面である第２の主面１１Ｂ上には、第２の主面１１Ｂに接触するように、正の電位が付与されるｐ側電極１９が形成されている。
【００２４】
ｐ型基板１１は、第１の主面１１Ａが（００１）面である。また、ｐ型基板１１は、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓからなっている。また、ｐ型バッファー層１２は、ＩＩＩ−Ｖ族化合物半導体であるＧａ０．５Ｉｎ０．５Ｐからなり、不純物としてＺｎを１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下含み、０．１μｍ以上１．０μｍ以下の厚みを有している。さらに、ｐ型クラッド層１３は、ＩＩＩ−Ｖ族化合物半導体であるＡｌ０．５Ｉｎ０．５Ｐからなり、不純物としてＺｎを１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下含み、０．５μｍ以上５．０μｍ以下の厚みを有している。また、活性層１４は、ＩＩＩ−Ｖ族化合物半導体である（Ａｌ０．７Ｇａ０．3）０．５Ｉｎ０．５Ｐからなる層と、ＩＩＩ−Ｖ族化合物半導体である（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる層とが積層されている。
【００２５】
さらに、ｎ型クラッド層１５は、ＩＩ−ＶＩ族化合物半導体であるＺｎ１−ＸＭｇＸＳＹＳｅ１−Ｙ（０≦Ｘ≦１、０≦Ｙ≦１）からなり、不純物としてＣｌを１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下含み、０．５μｍ以上５．０μｍ以下の厚みを有している。また、ｎ型コンタクト層１６は、ＩＩ−ＶＩ族化合物半導体であるＺｎＳｅからなり、不純物としてＣｌを１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下含み、０．０５μｍ以上０．５μｍ以下の厚みを有している。
【００２６】
また、ｎ側電極１８は、導電体であるＴｉ、Ａｌなどからなっている。一方、ｐ側電極１９は、導電体であるＡｕＺｎ、Ｐｔなどからなっている。ｎ側電極１８は、ｎ型コンタクト層１６を介してｎ型クラッド層１５と電気的に接続されている。また、ｐ側電極１９は、ｐ型基板１１およびｐ型バッファー層１２を介してｐ型クラッド層１３と電気的に接続されている。
【００２７】
さらに、活性層１４の延在方向の両端には、当該延在方向に垂直な一対の反射部（図示しない）が形成されている。
【００２８】
すなわち、半導体発光素子としての半導体レーザ１は、ｐ型基板１１と、ｐ型基板１１上に形成された導電型がｐ型である第１クラッド層としてのｐ型クラッド層１３と、ｐ型クラッド層１３上に形成された活性層１４と、活性層１４に接触し、活性層１４上に形成された導電型がｎ型である第２クラッド層としてのｎ型クラッド層１５とを備えている。そして、ｐ型クラッド層１３と活性層１４とはＩＩＩ−Ｖ族化合物半導体からなっており、ｎ型クラッド層１５はＩＩ−ＶＩ族化合物半導体からなっている。
【００２９】
次に、実施の形態１における半導体レーザ１の動作について説明する。半導体レーザ１のｎ側電極１８とｐ側電極１９との間に電圧が印加されると、活性層１４に対してｎ型クラッド層１５側から電子が、ｐ型クラッド層１３側から正孔が流入する。その結果、活性層１４においては、電子と正孔との再結合による発光が生じる。この発光により発生した光は、上記一対の反射部の間を往復して増幅され、レーザ発振する。そして、上記構成を有する半導体レーザ１においては、発振波長（発光波長）を５７０ｎｍ以下、たとえば５６０ｎｍ以上５７０ｎｍ以下とすることができる。
【００３０】
本実施の形態の半導体レーザ１においては、活性層１４とｐ型基板１１との間に存在するｐ型クラッド層１３がＩＩＩ−Ｖ族化合物半導体からなっているため、ＩＩＩ−Ｖ族化合物半導体からなる活性層１４における転位密度を抑制することができる。また、活性層１４がＩＩ−ＶＩ族化合物半導体ではなくＩＩＩ−Ｖ族化合物半導体からなっているため、活性層１４がＩＩ−ＶＩ族化合物半導体からなっていることに起因した活性層１４における転位の増殖の問題が生じず、十分な素子寿命を確保することができる。さらに、半導体レーザ１においては、ｎ型クラッド層１５がＩＩ−ＶＩ族化合物半導体からなっているため、活性層１４とｎ型クラッド層１５とのバンドギャップの差を大きくすることが可能となり、キャリアのオーバーフローを抑制して高い発光効率を確保することができる。以上のように、半導体レーザ１は、活性層１４における転位密度を抑制しつつ、十分な素子寿命を確保し、かつキャリアのオーバーフローを抑制して高い発光効率を確保可能な半導体レーザとなっている。
【００３１】
次に、製造方法について説明する。図２は、本発明の半導体発光素子の製造方法の一実施の形態である実施の形態１における半導体発光素子としての半導体レーザの製造方法の概略を示す流れ図である。
【００３２】
図２を参照して、まず工程（Ｓ１００）として、半導体からなる基板が準備される基板準備工程が実施される。具体的には、図１を参照して、第１の主面１１Ａが（００１）面であり、導電型がｐ型であるＧａＡｓからなるｐ型基板１１が準備される。次に、図２を参照して、工程（Ｓ２００）として、バッファー層が形成されるバッファー層形成工程が実施される。具体的には、図１を参照して、ｐ型基板１１上に、導電型がｐ型であるＧａ０．５Ｉｎ０．５Ｐからなるｐ型バッファー層１２がエピタキシャル成長により形成される。次に、図２を参照して、工程（Ｓ３００）として、第１クラッド層が形成される第１クラッド層形成工程が実施される。具体的には、図１を参照して、ｐ型バッファー層１２上に、導電型がｐ型であるＡｌ０．５Ｉｎ０．５Ｐからなるｐ型クラッド層１３が、エピタキシャル成長により形成される。
【００３３】
次に、図２を参照して、工程（Ｓ４００）として、活性層が形成される活性層形成工程が実施される。具体的には、図１を参照して、（Ａｌ０．７Ｇａ０．3）０．５Ｉｎ０．５Ｐからなる層と、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる層とが積層するように、活性層１４がエピタキシャル成長により形成される。上記工程（Ｓ２００）〜（Ｓ４００）は、たとえば減圧ＯＭＶＰＥ（Ｏｒｇａｎｏｍｅｔａｌｌｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ；有機金属気相エピタキシー）法を用いて、エピタキシャル成長の際のｐ型基板１１の温度６００℃以上７００℃以下、たとえば６５０℃、圧力１０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３Ｐａ）以上１００Ｔｏｒｒ以下、たとえば６０Ｔｏｒｒの条件下で実施することができる。なお、減圧ＯＭＶＰＥ法に代えて、ＭＢＥ（分子線エピタキシー；ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ）法を採用して、工程（Ｓ２００）〜（Ｓ４００）を実施することもできる。
【００３４】
次に、図２を参照して、工程（Ｓ５００）として、第２クラッド層が形成される第２クラッド層形成工程が実施される。具体的には、まず、上記工程（Ｓ１００）〜（Ｓ４００）が実施されることにより作製されたエピタキシャルウエハが、高真空下、たとえば１０−８Ｐａ以下の圧力下で高温、たとえば５８０℃程度に加熱されることによりサーマルクリーニングが実施される。その後、当該エピタキシャルウエハが、１０−８Ｐａ以下の圧力下で、ｐ型基板１１の温度が、上記工程（Ｓ２００）〜（Ｓ４００）におけるエピタキシャル成長の際のｐ型基板１１温度よりも低い温度、たとえば２５０℃以上４００℃以下の温度に調整される。そして、当該エピタキシャルウエハの活性層１４上に、導電型がｎ型であるＺｎ０．８８Ｍｇ０．１２Ｓ０．１８Ｓｅ０．８２からなるｎ型クラッド層１５が、ＭＢＥ法を用いたエピタキシャル成長により形成される。なお、ｎ型クラッド層１５のエピタキシャル成長は、まず、上記サーマルクリーニングの後にＭＥＥ（マイグレーション・エンハンスト・エピタキシー；Ｍｉｇｒａｔｉｏｎ  Ｅｎｈａｎｃｅｄ  Ｅｐｉｔａｘｙ）法を用いてＺｎＳｅ層を１０ｎｍ程度成長させる工程を実施した後、上記Ｚｎ０．８８Ｍｇ０．１２Ｓ０．１８Ｓｅ０．８２からなるｎ型クラッド層１５がエピタキシャル成長により形成されてもよい。
【００３５】
次に、図２を参照して、工程（Ｓ６００）として、コンタクト層が形成されるコンタクト層形成工程が実施される。具体的には、図１を参照して、ｎ型クラッド層１５上に、導電型がｎ型であるＺｎＳｅからなるｎ型コンタクト層１６がエピタキシャル成長により形成される。この工程（Ｓ６００）におけるエピタキシャル成長は、上記工程（Ｓ５００）における圧力およびｐ型基板１１の温度の条件と同様の条件下において実施することができる。
【００３６】
次に、図２を参照して、工程（Ｓ７００）として、電極が形成される電極形成工程が実施される。具体的には、図１を参照して、まず、ｎ型コンタクト層１６上にレジストが塗布された後、フォトリソグラフィーにより所望の開口部１７Ａの形状に対応した領域以外の領域のレジストが除去される。その後、絶縁体であるＳｉＯ２、ＺｎＳなどからなる絶縁膜１７が、たとえばＣＶＤ（化学蒸着；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。さらに、リフトオフ法により、レジストともにレジスト上に形成された絶縁膜１７が除去される。その結果、開口部１７Ａを有する絶縁膜１７が形成される。さらに、絶縁膜１７および開口部１７Ａにおいて露出したｎ型コンタクト層１６を覆うように、導電体であるＴｉ、Ａｌなどが蒸着されることにより、ｎ側電極１８が形成される。さらに、ｐ型基板１１の第２の主面１１Ｂを覆うように、導電体であるＡｕＺｎ、Ｐｔなどが蒸着されることにより、ｐ側電極１９が形成される。
【００３７】
その後、活性層１４の延在方向の両端に、当該延在方向に垂直な一対の反射部を形成する工程等が実施されて、実施の形態１における半導体発光素子としての半導体レーザの製造方法が完了し、実施の形態１における半導体レーザ１が完成する。
【００３８】
本実施の形態における半導体発光素子としての半導体レーザの製造方法によれば、上述の優れた特性を有する本実施の形態の半導体レーザ１を容易に製造することができる。
【００３９】
（実施の形態２）
次に、本発明の実施の形態２における半導体発光素子としての半導体レーザについて説明する。図３は、本発明の一実施の形態である実施の形態２の半導体発光素子としての半導体レーザの構成を示す概略断面図である。
【００４０】
図３を参照して、実施の形態２における半導体レーザ２と、図１に基づいて説明した実施の形態１における半導体レーザ１とは基本的には同様の構成を有し、同様に動作する。しかし、積層される半導体層の導電型等の構成において、図１の半導体レーザ１とは異なっている。
【００４１】
すなわち、図３を参照して、実施の形態２における半導体レーザ２は、導電型が第１導電型としてのｎ型であるｎ型基板２１と、ｎ型基板２１上に形成された導電型がｎ型であるｎ型バッファー層２２と、ｎ型バッファー層２２上に形成された導電型がｎ型であるｎ型クラッド層２３と、ｎ型クラッド層２３上に接触して形成された量子井戸活性層である活性層２４と、活性層２４上に接触して形成された導電型が第２導電型としてのｐ型であるｐ型クラッド層２５と、ｐ型クラッド層２５上に形成された導電型がｐ型であるｐ型超格子コンタクト層２６とを備えている。さらに、ｐ型超格子コンタクト層２６上には、絶縁体からなる絶縁膜２７が形成されているとともに、絶縁膜２７上には導電体からなり、正の電位が付与されるｐ側電極２８が形成されている。そして、絶縁膜２７には絶縁膜２７を貫通する開口部２７Ａが形成されており、この開口部２７Ａにｐ側電極２８が進入していることにより、ｐ型超格子コンタクト層２６とｐ側電極２８とは接触している。一方、ｎ型基板２１において、活性層２４が形成されている側の主面である第１の主面２１Ａ側とは反対側の主面である第２の主面２１Ｂ上には、第２の主面２１Ｂに接触するように、負の電位が付与されるｎ側電極２９が形成されている。
【００４２】
ｎ型基板２１は、第１の主面２１Ａが（００１）面である。また、ｎ型基板２１は、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓからなっている。また、ｎ型バッファー層２２は、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓからなり、不純物としてＳｉを１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下含み、０．１μｍ以上１．０μｍ以下の厚みを有している。さらに、ｎ型クラッド層２３は、ＩＩＩ−Ｖ族化合物半導体であるＡｌ０．５Ｉｎ０．５Ｐからなり、不純物としてＳｉを１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下含み、０．５μｍ以上５．０μｍ以下の厚みを有している。また、活性層２４は、ＩＩＩ−Ｖ族化合物半導体である（Ａｌ０．７Ｇａ０．3）０．５Ｉｎ０．５Ｐからなる層と、ＩＩＩ−Ｖ族化合物半導体である（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる層とが積層されている。
【００４３】
さらに、ｐ型クラッド層２５は、ＩＩ−ＶＩ族化合物半導体であるＺｎ０．８８Ｍｇ０．１２Ｓ０．１８Ｓｅ０．８２からなり、不純物としてＮを１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下含み、０．５μｍ以上５．０μｍ以下の厚みを有している。また、ｐ型超格子コンタクト層２６は、ＩＩ−ＶＩ族化合物半導体であるＺｎＳｅからなる層と、ＩＩ−ＶＩ族化合物半導体であるＺｎＴｅからなる層とが積層されている。
【００４４】
さらに、絶縁膜２７は、絶縁体であるＳｉＯ２、ＺｎＳなどからなっている。また、ｐ側電極２８は、導電体であるＡｕＺｎ、Ｐｔなどからなっている。一方、ｎ側電極２９は、導電体であるＡｕＧｅＮｉ、Ｔｉなどからなっている。ｐ側電極２８は、ｐ型超格子コンタクト層２６を介してｐ型クラッド層２５と電気的に接続されている。また、ｎ側電極２９は、ｎ型基板２１およびｎ型バッファー層２２を介してｎ型クラッド層２３と電気的に接続されている。
【００４５】
さらに、活性層２４の延在方向の両端には、当該延在方向に垂直な一対の反射部（図示しない）が形成されている。
【００４６】
次に、本発明の一実施の形態である実施の形態２における半導体発光素子としての半導体レーザの製造方法について説明する。実施の形態２における半導体レーザ２は、基本的には、実施の形態１における半導体レーザ１と同様の製造方法により製造することができる。
【００４７】
すなわち、図２を参照して、工程（Ｓ１００）において、第１の主面２１Ａが（００１）面であり、導電型がｎ型であるＧａＡｓからなるｎ型基板２１が準備される。次に、工程（Ｓ２００）〜（Ｓ４００）において、ｎ型基板２１上に、導電型がｎ型であるＧａＡｓからなるｎ型バッファー層２２、導電型がｎ型であるＡｌ０．５Ｉｎ０．５Ｐからなるｎ型クラッド層２３、（Ａｌ０．７Ｇａ０．3）０．５Ｉｎ０．５Ｐからなる層と、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる層とが積層した活性層２４が、エピタキシャル成長により順次形成される。当該エピタキシャル成長は、上記実施の形態１の場合と同様の条件下にて実施することができる。
【００４８】
次に、図２を参照して、工程（Ｓ５００）において、実施の形態１の場合と同様の手順でサーマルクリーニングが実施された後、実施の形態１の場合と同様の条件下で、活性層２４上に、導電型がｐ型であるＺｎ０．８８Ｍｇ０．１２Ｓ０．１８Ｓｅ０．８２からなるｐ型クラッド層２５が、エピタキシャル成長により形成される。さらに、同様の条件下で、工程（Ｓ６００）において、導電型がｐ型であるＺｎＳｅからなる層と導電型がｐ型であるＺｎＴｅからなる層とが積層したｐ型超格子コンタクト層２６が、エピタキシャル成長により形成される。なお、ｐ型不純物であるＮのドーピングには、たとえばＮラジカルを生成するラジカルガンを使用することができる。
【００４９】
次に、工程（Ｓ７００）において、実施の形態１の場合と同様の手順で、絶縁膜２７、ｐ側電極２８およびｎ側電極２９が形成される。その後、実施の形態１の場合と同様に、活性層２４の延在方向の両端に、当該延在方向に垂直な一対の反射部を形成する工程等が実施されて、実施の形態２における半導体発光素子としての半導体レーザの製造方法が完了し、実施の形態２における半導体レーザ２が完成する。
【００５０】
次に、実施の形態２の変形例における半導体発光素子としての半導体レーザについて説明する。実施の形態２の変形例における半導体レーザは、基本的には、上記実施の形態２の半導体レーザ２と同様の構成を有し、同様に動作する。しかし、ｐ型クラッド層２５の構成において、変形例における半導体レーザと実施の形態２おける半導体レーザとは異なっている。
【００５１】
すなわち、図３を参照して、変形例における半導体レーザ１のｐ型クラッド層２５は、ＩＩ−ＶＩ族化合物半導体である（ＢｅＸＭｇ１−Ｘ）ＹＺｎ１−ＹＳｅ（０≦Ｘ≦１、０≦Ｙ≦１）からなり、不純物としてＮを１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下含み、０．５μｍ以上５．０μｍ以下の厚みを有している。Ａｌ０．５Ｉｎ０．５Ｐからなる層はｎ型クラッド層２３として好適であり、この構成により、キャリア（正孔）のオーバーフローを有効に抑制することができる。また、（ＢｅＸＭｇ１−Ｘ）ＹＺｎ１−ＹＳｅ（０≦Ｘ≦１、０≦Ｙ≦１）からなる層はｐ型クラッド層２５として好適であり、この構成により、キャリア（電子）のオーバーフローを有効に抑制することができる。
【００５２】
また、上記実施の形態２の変形例における半導体レーザは、上記実施の形態２の半導体レーザの製造方法と同様の製造方法により製造することができる。すなわち、図２および図３を参照して、工程（Ｓ５００）においては、活性層２４上に、導電型がｐ型である（ＢｅＸＭｇ１−Ｘ）ＹＺｎ１−ＹＳｅ（０≦Ｘ≦１、０≦Ｙ≦１）からなるｐ型クラッド層２５が、エピタキシャル成長により形成される。その他の手順については、上記実施の形態２における半導体レーザの製造方法と同様に実施することができる。
【実施例１】
【００５３】
以下、実施例１について説明する。上記本発明の実施の形態１の半導体レーザに対応する半導体レーザ（実施例Ａ）、実施の形態２に対応する半導体レーザ（実施例Ｂ）および本発明の範囲外である半導体レーザ（比較例）を作製し、発振波長および閾電流を比較する試験を行なった。試験の具体的手順は以下のとおりである。
【００５４】
まず、試験の対象となる半導体レーザの作製方法について説明する。実施例Ａの半導体レーザは、実施の形態１の半導体レーザ１と同様の構成を有しており、実施の形態１の半導体レーザの製造方法により作製された。具体的には、導電型がｐ型であるＧａＡｓからなる基板の（００１）面上に、減圧ＯＭＶＰＥ法により、Ｇａ０．５Ｉｎ０．５Ｐからなり１×１０１８ｃｍ−３の濃度のＺｎを含む厚み０．１μｍのｐ型バッファー層、Ａｌ０．５Ｉｎ０．５Ｐからなり１×１０１８ｃｍ−３の濃度のＺｎを含む厚み１μｍのｐ型クラッド層、および（Ａｌ０．７Ｇａ０．3）０．５Ｉｎ０．５Ｐからなる層と（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる層とが積層された多重量子井戸活性層とが順次形成された。エピタキシャル成長における温度は６５０℃、圧力は６０Ｔｏｒｒとした。
【００５５】
次に、上述のように作製されたエピタキシャルウエハを圧力１０−８Ｐａ以下の高真空下で５８０℃に加熱してサーマルクリーニングを行なった。その後、温度を２８０℃まで冷却した上で、ＭＢＥ法により、Ｚｎ０．８８Ｍｇ０．１２Ｓ０．１８Ｓｅ０．８２からなり１×１０１８ｃｍ−３の濃度のＣｌを含む厚み１μｍのｎ型クラッド層、ＺｎＳｅからなり１×１０１８ｃｍ−３の濃度のＣｌを含む厚み０．１μｍのｎ型コンタクト層が、順次形成された。その後、実施の形態１の場合と同様に、絶縁膜、ｎ側電極およびｐ側電極が形成された。そして、このエピタキシャルウエハを用いてファブリーペロー型の半導体レーザが作製された。
【００５６】
一方、実施例Ｂの半導体レーザは、実施の形態２の半導体レーザ２と同様の構成を有しており、実施の形態２の半導体レーザの製造方法により作製された。具体的には、導電型がｎ型であるＧａＡｓからなる基板の（００１）面上に、減圧ＯＭＶＰＥ法により、ＧａＡｓからなり１×１０１８ｃｍ−３の濃度のＳｉを含む厚み０．１μｍのｎ型バッファー層、Ａｌ０．５Ｉｎ０．５Ｐからなり１×１０１８ｃｍ−３の濃度のＳｉを含む厚み１μｍのｎ型クラッド層、および（Ａｌ０．７Ｇａ０．3）０．５Ｉｎ０．５Ｐからなる層と（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる層とが積層された多重量子井戸活性層とが順次形成された。エピタキシャル成長における温度は６５０℃、圧力は６０Ｔｏｒｒとした。
【００５７】
次に、上述のように作製されたエピタキシャルウエハを圧力１０−８Ｐａ以下の高真空下で５８０℃に加熱してサーマルクリーニングを行なった。その後、２８０℃まで冷却した上で、ＭＢＥ法により、Ｚｎ０．８８Ｍｇ０．１２Ｓ０．１８Ｓｅ０．８２からなり１×１０１８ｃｍ−３の濃度のＮを含む厚み１μｍのｎ型クラッド層、ＺｎＳｅからなる層とＺｎＴｅからなる層とが積層されたｐ型コンタクト層が、順次形成された。その後、実施の形態２の場合と同様に、絶縁膜、ｐ側電極およびｎ側電極が形成された。そして、このエピタキシャルウエハを用いてファブリーペロー型の半導体レーザが作製された。
【００５８】
また、比較例の半導体レーザは、基本的には上記実施例Ａと同様に作製された。すなわち、上記実施例Ａと同様に、まずＧａＡｓ基板上にｐ型バッファー層、ｐ型クラッド層、多重量子井戸活性層が順次形成された。これに引き続いて、同様のエピタキシャル成長の条件下で、Ａｌ０．５Ｉｎ０．５Ｐからなり１×１０１８ｃｍ−３の濃度のＳｉを含む厚み１μｍのｐ型クラッド層、Ｇａ０．５Ｉｎ０．５Ｐからなり１×１０１８ｃｍ−３の濃度のＺｎを含む厚み０．１μｍのｐ型中間層、ＧａＡｓからなり１×１０１８ｃｍ−３の濃度のＺｎを含む厚み０．５μｍのｐ型コンタクト層が順次形成された。その後、実施例Ａと同様に、絶縁膜、ｎ側電極およびｐ側電極が形成された。そして、このエピタキシャルウエハを用いてファブリーペロー型の半導体レーザが作製された。
【００５９】
次に、上記実施例Ａ、Ｂおよび比較例の半導体レーザの発振波長および閾電流を比較した試験の結果を説明する。上記実施例Ａ、Ｂおよび比較例の半導体レーザのｐ側電極とｎ側電極との間に電圧を印加し、実際に半導体レーザを発振させ、発振波長および閾電流を調査した。調査結果を表１に示す。
【００６０】
【表１】
2009010209.tif 000003
【００６１】
表１を参照して、発振波長は、実施例Ａ、Ｂおよび比較例ともに、５６０ｎｍ以上５７０ｎｍ以下の緑〜黄緑領域である５６２ｎｍとなっていた。そして、閾電流は、比較例においては１８０ｍＡであったのに対し、実施例ＡおよびＢにおいては、それぞれ５０ｍＡおよび１００ｍＡとなっていた。これは、比較例の半導体レーザにおいてはＩＩＩ−Ｖ族化合物半導体からなるクラッド層が採用されているため、キャリアのオーバーフローが十分に抑制されなかったのに対し、実施例の半導体レーザにおいては活性層に接触して配置されるＩＩ−ＶＩ族化合物半導体からなるクラッド層が採用されているため、キャリアのオーバーフローが十分に抑制されたためであると考えられる。このことから、本発明の半導体発光素子によれば、従来の半導体発光素子に比べて、緑〜黄緑領域の発振波長において、高い発光効率を有する半導体発光素子が得られることが確認された。
【００６２】
なお、上記本発明の実施例Ａの半導体レーザにおいては、ｎ型クラッド層のバンドギャップは２．９ｅＶであり、価電子帯における活性層とｎ型クラッド層とのヘテロ障壁は０．５７ｅＶ程度となっている。そのため、本発明の実施例Ａの半導体レーザにおいては、正孔のオーバーフローが十分に抑制されている。
【００６３】
また、従来、キャリアのオーバーフローに関しては、移動の容易な電子のオーバーフローの抑制に注目した対策が講じられてきたが、上記試験の結果より、正孔のオーバーフローを抑制することにより、閾電流を大幅に低減可能であることが明らかとなった。
【００６４】
なお、上記実施の形態および実施例においては、第２クラッド層を構成する材料として、Ｚｎ−Ｍｇ−Ｓ−Ｓｅの４元混晶が採用される場合について説明したが、本発明の半導体発光素子において採用可能な第２クラッド層の材料はこれに限られない。第２クラッド層を構成する材料としては、たとえば基板としてＧａＡｓからなる基板が採用された場合、ＺｎＳｅ、ＺｎＳＳｅおよびＺｎＭｇＳＳｅからなる群から選択されるいずれか１つからなるもの、たとえばＺｎＳ０．０７Ｓｅ０．９３を採用するなど、基板と格子整合する種々のＩＩ−ＶＩ族化合物半導体を採用することができる。
【００６５】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６６】
本発明の半導体発光素子およびその製造方法は、高い発光効率が要求される半導体発光素子およびその製造方法に、特に有利に適用され得る。
【図面の簡単な説明】
【００６７】
【図１】実施の形態１の半導体レーザの構成を示す概略断面図である。
【図２】実施の形態１における半導体レーザの製造方法の概略を示す流れ図である。
【図３】実施の形態２の半導体レーザの構成を示す概略断面図である。
【符号の説明】
【００６８】
１，２  半導体レーザ、１１  ｐ型基板、１１Ａ，２１Ａ  第１の主面、１１Ｂ，２１Ｂ  第２の主面、１２  ｐ型バッファー層、１３  型クラッド層、１４，２４  活性層、１５  ｎ型クラッド層、１６  ｎ型コンタクト層、１７，２７  絶縁膜、１７Ａ，２７Ａ  開口部、１８  ｎ側電極、１９  ｐ側電極、２１  ｎ型基板、２２  ｎ型バッファー層、２３  ｎ型クラッド層、２５  ｐ型クラッド層、２６  ｐ型超格子コンタクト層、２８  ｐ側電極、２９  ｎ側電極。
【図１】
2009010209.tif 000004
【図２】
2009010209.tif 000005
【図３】
2009010209.tif 000006