(57)【要約】【課題】駆動用トランジスタにより駆動電流を流すことによって発光素子を発光させる画素回路において、駆動用トランジスタの閾値電圧の不安定性を補正するととともに、トランジスタ数の削減、プログラム時間の短縮および消費電力の削減を図る。【解決手段】発光素子１１ａと、発光素子１１ａのアノード端子にソース端子が接続され、発光素子１１ａに駆動電流を流す駆動用トランジスタ１１ｂと、駆動用トランジスタ１１ｂのゲート端子とソース端子との間に接続されたダイオード素子１１ｃと、ダイオード素子１１ｃのカソード端子および駆動用トランジスタ１１ｂのゲート端子と所定のデータ信号が流されるデータ線１４との間に接続された選択用トランジスタ１１ｄとから画素回路を構成する。【選択図】図２
2009271309.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、該発光素子のアノード端子にソース端子が接続され、前記発光素子に駆動電流を流す駆動用トランジスタと、該駆動用トランジスタのゲート端子とソース端子との間に接続されたダイオード素子と、該ダイオード素子のカソード端子および前記駆動用トランジスタのゲート端子と所定のデータ信号が流されるデータ線との間に接続された選択用トランジスタとを備えたことを特徴とする画素回路。
【請求項２】
前記発光素子、前記ダイオード素子および前記駆動用トランジスタが、下式（１）〜（３）を満たすような特性を有するものであることを特徴とする請求項１記載の画素回路。
ただし、Ｖｆｄは前記ダイオード素子の順方向閾値電圧、Ｖｆｅは前記発光素子の発光閾値電圧、Ｃｄは前記ダイオード素子の寄生容量の容量値、Ｃｅは前記発光素子の寄生容量の容量値、Ｖｔｈは前記駆動用トランジスタの閾値電圧
Ｖｆｄ≦Ｖｆｅ  ・・・（１）
Ｃｄ≪Ｃｅ  ・・・（２）
Ｖｔｈ＞−Ｖｆｅ  ・・・（３）
【請求項３】
前記ダイオード素子が、前記発光素子と同じ構成を有するものであることを特徴とする請求項１または２記載の画素回路。
【請求項４】
請求項１から３いずれか１項記載の画素回路が多数配列されたアクティブマトリクス基板と、前記データ信号を供給するデータ駆動回路とを備えた表示装置であって、
前記データ駆動回路が、前記データ信号としてリセットデータ信号ＶＡ、閾値電圧検出用データ信号ＶＢおよび表示画像に応じたプログラムデータ信号Ｖｐｒｇを順次出力するものであるとともに、リセットデータ信号ＶＡと閾値電圧検出用データ信号ＶＢとが下式（４）および（５）を満たすものであることを特徴とする表示装置。
ＶＡ＜Ｖｆｅ−Ｖｆｄ  ・・・（４）
Ｖｆｄ＋Ｖｔｈ＜ＶＢ＜Ｖｆｅ＋Ｖｔｈ  ・・・（５）
ただし、Ｖｆｄは前記ダイオード素子の順方向閾値電圧、Ｖｆｅは前記発光素子の発光閾値電圧、Ｖｔｈは前記駆動用トランジスタの閾値電圧
【請求項５】
発光素子と、該発光素子のカソード端子にソース端子が接続され、前記発光素子に駆動電流を流す駆動用トランジスタと、該駆動用トランジスタのゲート端子とソース端子との間に接続されたダイオード素子と、該ダイオード素子のアノード端子および前記駆動用トランジスタのゲート端子と所定のデータ信号が流されるデータ線との間に接続された選択用トランジスタとを備えたことを特徴とする画素回路。
【請求項６】
前記発光素子、前記ダイオード素子および前記駆動用トランジスタが、下式（６）〜（８）を満たすような特性を有するものであることを特徴とする請求項１記載の画素回路。
ただし、Ｖｆｄは前記ダイオード素子の順方向閾値電圧、Ｖｆｅは前記発光素子の発光閾値電圧、Ｃｄは前記ダイオード素子の寄生容量の容量値、Ｃｅは前記発光素子の寄生容量の容量値、Ｖｔｈは前記駆動用トランジスタの閾値電圧
Ｖｆｄ≦Ｖｆｅ  ・・・（６）
Ｃｄ≪Ｃｅ  ・・・（７）
Ｖｔｈ＞−Ｖｆｅ  ・・・（８）
【請求項７】
前記ダイオード素子が、前記発光素子と同じ構成を有するものであることを特徴とする請求項５または６記載の画素回路。
【請求項８】
請求項５から７いずれか１項記載の画素回路が多数配列されたアクティブマトリクス基板と、前記データ信号を供給するデータ駆動回路とを備えた表示装置であって、
前記データ駆動回路が、前記データ信号としてリセットデータ信号ＶＡ、閾値電圧検出用データ信号ＶＢおよび表示画像に応じたプログラムデータ信号Ｖｐｒｇを順次出力するものであるとともに、リセットデータ信号ＶＡと閾値電圧検出用データ信号ＶＢとが下式（９）および（１０）を満たすものであることを特徴とする表示装置。
ＶＡ＜Ｖｆｅ−Ｖｆｄ  ・・・（９）
Ｖｆｄ＋Ｖｔｈ＜ＶＢ＜Ｖｆｅ＋Ｖｔｈ  ・・・（１０）
ただし、Ｖｆｄは前記ダイオード素子の順方向閾値電圧、Ｖｆｅは前記発光素子の発光閾値電圧、Ｖｔｈは前記駆動用トランジスタの閾値電圧
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式で駆動される発光素子を備えた画素回路および表示装置に関するものである。
【背景技術】
【０００２】
従来、有機ＥＬ発光素子などの発光素子を用いた表示装置が提案されており、テレビや携帯電話のディスプレイなど種々の分野での利用が提案されている。
【０００３】
一般に、有機ＥＬ発光素子は電流駆動型発光素子であるため、液晶ディスプレイとは異なり、その駆動回路として画素回路を選択する選択用トランジスタと表示画像に応じた電荷を保持する保持容量と有機ＥＬ発光素子を駆動する駆動用トランジスタが最低限必要である（たとえば、特許文献１参照）。
【０００４】
そして、従来、アクティブマトリクス方式の有機ＥＬ表示装置の画素回路には、低温ポリシリコンまたはアモルファスシリコンからなる薄膜トランジスタが用いられていた。
【０００５】
しかしながら、低温ポリシリコンの薄膜トランジスタは高移動度と閾値電圧安定性を得ることができるが、移動度の均一性に問題がある。また、アモルファスシリコンの薄膜トランジスタは移動度均一性を得ることができるが、移動度の低さと閾値電圧の経時変動の問題がある。
【０００６】
上記のような移動度の不均一性および閾値電圧の不安定性は表示画像のムラとなって現れる。そこで、たとえば特許文献２においては、画素回路内にダイオード接続方式の補償回路を設けた表示装置が提案されている。
【特許文献１】特開平８−２３４６８３号公報
【特許文献２】特開２００３−２５５８５６号公報
【特許文献３】特開２００３−２７１０９５号公報
【特許文献４】特開２００７−１４８１２８号公報
【特許文献５】特開２００７−３１０３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２に記載の補償回路を設けるようにしたのでは、画素回路が複雑化し、歩留まり低下によるコストアップ、開口率の低下を招くことになる。
【０００８】
そこで、たとえば、特許文献３においては、図９に示すような画素回路が提案されており、有機ＥＬ発光素子１０１が有する寄生容量への充電動作を行なうことによって駆動用トランジスタ１０２の閾値電圧Ｖｔｈを補正し、画素回路において使用するトランジスタ数を削減する方法が提案されている。
【０００９】
しかしながら、特許文献３に記載の方法のように、有機ＥＬ発光素子１０１が有する寄生容量への充電動作により駆動用トランジスタ１０２の閾値電圧Ｖｔｈを補正する方法を採用した場合、有機ＥＬ発光素子１０１の寄生容量のリセットの放電時間を所望の所定期間内に終了させるためには、図９に示すように、駆動用トランジスタ１０２、選択ゲートトランジスタ１０３およびスイッチングトランジスタ１０４の３つのトランジスタと、１つの保持容量１０５と、選択ゲートトランジスタ用走査線１０７、スイッチングトランジスタ用走査線１０８および信号線１０６の３つの信号線が必要となり、やはりトランジスタ数が多くなり、信号線の数も増やす必要があり、歩留まりおよび開口率の低下を招くことになる。
【００１０】
また、特許文献４には、図１０に示すような画素回路が提案されており、有機ＥＬ発光素子２０１の寄生容量のリセットの放電時間を短縮するために、駆動用トランジスタのソース電圧Ｖｓの初期電圧を設定する方法が提案されている。
【００１１】
しかしながら、特許文献４に記載の方法では、初期放電時間の短縮は可能であるが、図１０に示すように、駆動用トランジスタ２０２、サンプリングトランジスタ２０３およびスイッチングトランジスタ２０４の３つのトランジスタと、１つの保持容量２０５と、サンプリングトランジスタ用走査線２０７、スイッチングトランジスタ用走査線２０８および信号線２０６の３つの信号線が必要となり、やはりトランジスタ数が多くなり、信号線の数も増やす必要があり、歩留まりおよび開口率の低下を招くことになる。
【００１２】
そこで、特許文献５には、図１１に示すような画素回路が提案されており、駆動用トランジスタ３０２の電源電圧を変化させることで閾値電圧を補正する方法が提案されている。特許文献５に記載の方法によれば、駆動用トランジスタ３０２および選択用トランジスタ３０４の２つのトランジスタと、１つの保持容量３０３と、選択用トランジスタ用走査線３０７、電源線３０６および信号線３０５の３つの信号線とで実現することができ、トランジスタの数を削減することができる。
【００１３】
特許文献５に記載の方法によれば、閾値電圧Ｖｔｈだけでなく移動度μも補正することができるが、駆動用トランジスタ３０２に印加される電源電圧を変化させる必要があるので、消費電力が増加してしまう。
【００１４】
本発明は、上記の事情に鑑み、駆動用トランジスタの閾値電圧の不安定性を補正することができるとともに、トランジスタ数の削減、プログラム時間の短縮および消費電力の削減を図ることができる画素回路および表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の画素回路は、発光素子と、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流す駆動用トランジスタと、駆動用トランジスタのゲート端子とソース端子との間に接続されたダイオード素子と、ダイオード素子のカソード端子および駆動用トランジスタのゲート端子と所定のデータ信号が流されるデータ線との間に接続された選択用トランジスタとを備えたことを特徴とする。
【００１６】
また、上記本発明の第１の画素回路においては、発光素子、ダイオード素子および駆動用トランジスタを、下式（１）〜（３）を満たすような特性を有するものとすることができる。
【００１７】
ただし、Ｖｆｄはダイオード素子の順方向閾値電圧、Ｖｆｅは発光素子の発光閾値電圧、Ｃｄはダイオード素子の寄生容量の容量値、Ｃｅは発光素子の寄生容量の容量値、Ｖｔｈは駆動用トランジスタの閾値電圧
Ｖｆｄ≦Ｖｆｅ  ・・・（１）
Ｃｄ≪Ｃｅ  ・・・（２）
Ｖｔｈ＞−Ｖｆｅ  ・・・（３）
また、ダイオード素子を、発光素子と同じ構成を有するものとすることができる。
【００１８】
本発明の第１の表示装置は、上記本発明の第１の画素回路が多数配列されたアクティブマトリクス基板と、データ信号を供給するデータ駆動回路とを備えた表示装置であって、データ駆動回路が、データ信号としてリセットデータ信号ＶＡ、閾値電圧検出用データ信号ＶＢおよび表示画像に応じたプログラムデータ信号Ｖｐｒｇを順次出力するものであるとともに、リセットデータ信号ＶＡと閾値電圧検出用データ信号ＶＢとが下式（４）および（５）を満たすものであることを特徴とする。
【００１９】
ＶＡ＜Ｖｆｅ−Ｖｆｄ  ・・・（４）
Ｖｆｄ＋Ｖｔｈ＜ＶＢ＜Ｖｆｅ＋Ｖｔｈ  ・・・（５）
ただし、Ｖｆｄはダイオード素子の順方向閾値電圧、Ｖｆｅは発光素子の発光閾値電圧、Ｖｔｈは駆動用トランジスタの閾値電圧
本発明の第２の画素回路は、発光素子と、発光素子のカソード端子にソース端子が接続され、発光素子に駆動電流を流す駆動用トランジスタと、駆動用トランジスタのゲート端子とソース端子との間に接続されたダイオード素子と、ダイオード素子のアノード端子および駆動用トランジスタのゲート端子と所定のデータ信号が流されるデータ線との間に接続された選択用トランジスタとを備えたことを特徴とする。
【００２０】
また、本発明の第２の画素回路においては、発光素子、ダイオード素子および駆動用トランジスタを、下式（６）〜（８）を満たすような特性を有するものとすることができる。
【００２１】
ただし、Ｖｆｄはダイオード素子の順方向閾値電圧、Ｖｆｅは発光素子の発光閾値電圧、Ｃｄはダイオード素子の寄生容量の容量値、Ｃｅは発光素子の寄生容量の容量値、Ｖｔｈは駆動用トランジスタの閾値電圧
Ｖｆｄ≦Ｖｆｅ  ・・・（６）
Ｃｄ≪Ｃｅ  ・・・（７）
Ｖｔｈ＞−Ｖｆｅ  ・・・（８）
また、ダイオード素子を、発光素子と同じ構成を有するものとすることができる。
【００２２】
本発明の第２の表示装置は、上記本発明の第２の画素回路が多数配列されたアクティブマトリクス基板と、データ信号を供給するデータ駆動回路とを備えた表示装置であって、データ駆動回路が、データ信号としてリセットデータ信号ＶＡ、閾値電圧検出用データ信号ＶＢおよび表示画像に応じたプログラムデータ信号Ｖｐｒｇを順次出力するものであるとともに、リセットデータ信号ＶＡと閾値電圧検出用データ信号ＶＢとが下式（９）および（１０）を満たすものであることを特徴とする。
【００２３】
ＶＡ＜Ｖｆｅ−Ｖｆｄ  ・・・（９）
Ｖｆｄ＋Ｖｔｈ＜ＶＢ＜Ｖｆｅ＋Ｖｔｈ  ・・・（１０）
ただし、Ｖｆｄはダイオード素子の順方向閾値電圧、Ｖｆｅは発光素子の発光閾値電圧、Ｖｔｈは駆動用トランジスタの閾値電圧
【発明の効果】
【００２４】
本発明の第１の画素回路および表示装置によれば、発光素子と、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流す駆動用トランジスタと、駆動用トランジスタのゲート端子とソース端子との間に接続されたダイオード素子と、ダイオード素子のカソード端子および駆動用トランジスタのゲート端子と所定のデータ信号が流されるデータ線との間に接続された選択用トランジスタとから画素回路を構成するようにしたので、発光素子の寄生容量とダイオード素子の寄生容量とを利用することによって、駆動用トランジスタの閾値電圧の不安定性を補正することができるとともに、トランジスタ数の削減、プログラム時間の短縮および消費電力の削減を図ることができる。
【００２５】
本発明の第２の画素回路および表示装置によれば、発光素子と、発光素子のカソード端子にソース端子が接続され、発光素子に駆動電流を流す駆動用トランジスタと、駆動用トランジスタのゲート端子とソース端子との間に接続されたダイオード素子と、ダイオード素子のアノード端子および駆動用トランジスタのゲート端子と所定のデータ信号が流されるデータ線との間に接続された選択用トランジスタとから画素回路を構成するようにしたので、発光素子の寄生容量とダイオード素子の寄生容量とを利用することによって、駆動用トランジスタの閾値電圧を補正することができるとともに、トランジスタ数の削減、プログラム時間の短縮および消費電力の削減を図ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の画素回路および表示装置の第１の実施形態を適用した有機ＥＬ表示装置について説明する。図１は、本発明の第１の実施形態を適用した有機ＥＬ表示装置の概略構成図である。
【００２７】
本発明の第１の実施形態の有機ＥＬ表示装置は、図１に示すように、後述するデータ駆動回路から出力されたデータ信号に応じた電荷を保持するとともに、その保持した電荷量に応じた駆動電流を有機ＥＬ発光素子に流す画素回路１１が２次元状に多数配列されたアクティブマトリクス基板１０と、アクティブマトリクス基板１０の各画素回路１１にデータ信号を出力するデータ駆動回路１２と、アクティブマトリクス基板１０の各画素回路１１に走査信号を出力する走査駆動回路１３とを備えている。
【００２８】
そして、アクティブマトリクス基板１０は、データ駆動回路１２から出力されたデータ信号を各画素回路列に供給する多数のデータ線１４と、走査駆動回路１３から出力された走査信号を各画素回路行に供給する多数の走査線１５とを備えている。データ線１４と走査線１５とは直交して格子状に設けられている。そして、データ線１４と走査線１５との交差点近傍に画素回路１１が設けられている。
【００２９】
各画素回路１１は、図２に示すように、有機ＥＬ発光素子１１ａと、有機ＥＬ発光素子１１ａのアノード端子にソース端子Ｓが接続され、有機ＥＬ発光素子１１ａに後述する駆動電流および検出電流を流す駆動用トランジスタ１１ｂと、駆動用トランジスタ１１ｂのゲート端子Ｇとソース端子Ｓとの間に接続されたダイオード素子１１ｃと、ダイオード素子１１ｃのカソード端子および駆動用トランジスタ１１ｂのゲート端子Ｇとデータ線１４との間に接続された選択用トランジスタ１１ｄとを備えている。
【００３０】
有機ＥＬ発光素子１１ａは、駆動用トランジスタ１１ｂにより流された駆動電流により発光する発光部５０と、発光部５０の寄生容量５１とを有している。そして、有機ＥＬ発光素子１１ａのカソード端子は接地電位に接続されている。
【００３１】
ダイオード素子１１ｃは、有機ＥＬ発光素子１１ａの寄生容量５１から放電された放電電流が流される整流部５２と、駆動用トランジスタ１１ｂの閾値電圧Ｖｔｈに応じた電荷および有機ＥＬ発光素子１１ａの発光部５０に流す駆動電流に応じた電荷を蓄積する寄生容量５３とを有している。そして、ダイオード素子１１ｃのアノード端子が駆動用トランジスタ１１ｂのソース端子と有機ＥＬ発光素子１１ａとの間に接続され、カソード端子が駆動用トランジスタ１１ｂのゲート端子に接続されている。
【００３２】
駆動用トランジスタ１１ｂと選択用トランジスタ１１ｄは、Ｎ型の薄膜トランジスタから構成されている。薄膜トランジスタの種類としては、低温ポリシリコンまたはアモルファスシリコンの薄膜トランジスタでもよいし、オフ動作する閾値電圧が負電圧である無機酸化膜薄膜トランジスタでもよい。無機酸化膜薄膜トランジスタとしては、たとえば、ＩＧＺＯ（ＩｎＧａＺｎＯ）を材料とする無機酸化膜からなる薄膜トランジスタを利用することができるが、ＩＧＺＯに限らず、その他ＩＺＯ（ＩｎＺｎＯ）などがある。
【００３３】
また、本実施形態の画素回路１１における有機ＥＬ発光素子１１ａ、ダイオード素子１１ｃおよび駆動用トランジスタ１１ｂは、下式（１）〜（３）の関係を満たすような特性を有するものが用いられる。
【００３４】
Ｖｆｄ≦Ｖｆｅ  ・・・（１）
Ｃｄ≪Ｃｅ  ・・・（２）
Ｖｔｈ＞−Ｖｆｅ  ・・・（３）
ただし、Ｖｆｄはダイオード素子１１ｃの順方向閾値電圧、Ｖｆｅは有機ＥＬ発光素子１１ａの発光閾値電圧、Ｃｄはダイオード素子１１ｃの寄生容量の容量値、Ｃｅは有機ＥＬ発光素子１１ａの寄生容量の容量値、Ｖｔｈは駆動用トランジスタ１１ｂの閾値電圧である。
【００３５】
走査駆動回路１３は、画素回路１１の選択用トランジスタ１１ｄをＯＮするためのオン走査信号Ｖｓｃａｎ（ｏｎ）とＯＦＦするためのオフ走査信号Ｖｓｃａｎ（ｏｆｆ）とを各走査線１５に順次出力するものである。
【００３６】
データ駆動回路１２は、各データ線１４にデータ信号を出力するものであるが、そのデータ信号としては、リセットデータ信号ＶＡ、閾値電圧検出用データ信号ＶＢおよび表示画像に応じたプログラムデータ信号Ｖｐｒｇがある。なお、これらのデータ信号の出力タイミング、作用および大きさの条件などについては後で詳述する。
【００３７】
次に、本実施形態の有機ＥＬ表示装置の動作について、図３に示すタイミングチャートおよび図４から図６を参照しながら説明する。なお、図３には、走査信号、データ信号、ソース電圧およびゲート−ソース間電圧の電圧波形が示されている。
【００３８】
本実施形態の有機ＥＬ表示装置においては、アクティブマトリクス基板１０の各走査線１５に接続された画素回路行が順次選択され、１行単位でその選択期間内に所定の動作が行なわれる。ここでは、選択された所定の画素回路行において選択期間内に行なわれる動作について説明する。
【００３９】
まず、走査駆動回路１３により所定の画素回路行が選択され、その画素回路行が接続された走査線１５に、図３に示すようなオン走査信号が出力される（図３における時刻ｔ１）。
【００４０】
そして、図４に示すように、走査駆動回路１３から出力されたオン走査信号に応じて選択用トランジスタ１１ｄがＯＮし、ダイオード素子１１ｃのカソード端子および駆動用トランジスタ１１ｂのゲート端子Ｇとデータ線１４とが短絡される。
【００４１】
そして、まずリセット動作が行なわれる（図３のｔ１〜ｔ２、図４参照）。
【００４２】
具体的には、データ駆動回路１２から各データ線１４にリセットデータ信号ＶＡが出力される。ここでは、リセットデータ信号ＶＡとして０Ｖの信号が出力されるものとする。
【００４３】
データ駆動回路１２から出力されたリセットデータ信号ＶＡは、選択された画素回路行の各画素回路１１に入力される。
【００４４】
ここで、このリセット動作の直前は画素回路行の各画素回路１１は発光期間であるため、駆動用トランジスタ１１ｂのソース電圧Ｖｓは有機ＥＬ発光素子１１ａの発光閾値電圧Ｖｆｅ以上になっている。
【００４５】
このような状態でリセットデータ信号ＶＡ＝０Ｖが入力されると、駆動用トランジスタ１１ｂのゲート電圧は０Ｖ、ソース電圧はＶｆｅ、ゲート−ソース間電圧は−Ｖｆｅとなるため、上式（３）の条件から駆動用トランジスタ１１ｂはオフする。
【００４６】
そして、上式（１）の条件からダイオード素子１１ｃには順方向バイアス電圧が印加された状態となり、有機ＥＬ発光素子１１ａの寄生容量５１に蓄積されている電荷がダイオード素子１１ｃを経由してデータ線１４に放電される。そして、駆動用トランジスタ１１ｂのソース電圧Ｖｓ＝ダイオード素子１１ｃの順方向閾値電圧Ｖｆｄとなった時点で放電が終了する（図３における時刻ｔ２）。
【００４７】
なお、本実施形態においては、リセットデータ信号ＶＡとして０Ｖの信号を用いるようにしたが、これに限らず、有機ＥＬ発光素子１１ａの寄生容量５１の電荷を放電できる条件であればよく、ＶＡ＜Ｖｆｅ−Ｖｆｄを満たすのであればその他の電圧値の信号を用いてもよい。
【００４８】
そして、次に閾値電圧検出動作が行なわれる（図３のｔ２〜ｔ３、図５参照）。
【００４９】
具体的には、データ駆動回路１２から各データ線１４に閾値電圧検出用データ信号ＶＢが出力される。そして、データ駆動回路１２から出力された閾値電圧検出用データ信号ＶＢは、選択された画素回路行の各画素回路１１に入力される。
【００５０】
ここで、閾値電圧検出用データ信号ＶＢとしては、下式の条件を満たすような大きさの信号が用いられる。
【００５１】
Ｖｆｄ＋Ｖｔｈ＜ＶＢ＜Ｖｆｅ＋Ｖｔｈ
上式を満たす閾値電圧検出用データ信号ＶＢが入力されると、Ｖｆｄ＋Ｖｔｈ＜ＶＢであるので駆動用トランジスタ１１ｂのドレイン−ソース間に検出電流Ｉｄｄが流れ、有機ＥＬ発光素子１１ａの寄生容量５１が充電され、ソース電圧Ｖｓが上昇する。なお、このときＶＢ＜Ｖｆｅ＋Ｖｔｈであるので有機ＥＬ発光素子１１ａの発光部５０には電流が流れないことになる。
【００５２】
そして、最終的にはソース電圧Ｖｓ＝ＶＢ−Ｖｔｈとなった時点で駆動用トランジスタ１１ｂの検出電流は停止する（図３における時刻ｔ３）。
【００５３】
このとき、ダイオード素子１１ｃの寄生容量５３の端子間電圧Ｖｃｄは、
Ｖｃｄ＝Ｖｇ−Ｖｓ＝ＶＢ−（ＶＢ−Ｖｔｈ）＝Ｖｔｈ
となり、駆動用トランジスタ１１ｂの閾値電圧Ｖｔｈが保持される。
【００５４】
そして、次にプログラム動作が行なわれる（図３のｔ３〜ｔ４、図６参照）。
【００５５】
具体的には、データ駆動回路１２から各データ線１４にプログラムデータ信号Ｖｐｒｇが出力される。そして、データ駆動回路１２から出力されたプログラムデータ信号Ｖｐｒｇは、選択された画素回路行の各画素回路１１に入力される。
【００５６】
ここで、プログラムデータ信号Ｖｐｒｇは、
Ｖｐｒｇ＝ＶＢ＋Ｖｏｄ
である。Ｖｏｄは駆動用トランジスタ１１ｂのオーバードライブ電圧であり、
Ｖｏｄ＝Ｖｇｓ−Ｖｔｈ
である。Ｖｇｓは駆動用トランジスタ１１ｂのゲート−ソース間電圧である。なお、Ｖｏｄは、表示画像に応じた大きさの電圧値の信号である。つまり、有機ＥＬ発光素子１１ａの所望の発光量に応じた大きさの電圧値の信号である。
【００５７】
上式を満たすプログラムデータ信号Ｖｐｒｇが入力されると、駆動用トランジスタ１１ｂのソース電圧Ｖｓは、
Ｖｓ＝（ＶＢ−Ｖｔｈ）＋Ｖｏｄ×｛Ｃｄ／（Ｃｅ＋Ｃｄ）｝
となるが、上式（２）の条件Ｃｄ≪ＣｅよりＶｏｄ×｛Ｃｄ／（Ｃｅ＋Ｃｄ）｝≒０であるため、
Ｖｓ≒ＶＢ−Ｖｔｈ
が保持され、ダイオード素子１１ｃの寄生容量５３の端子間電圧Ｖｃｄは、
Ｖｃｄ＝Ｖｇｓ＝Ｖｏｄ＋Ｖｔｈ
となり、駆動用トランジスタ１１ｂのゲート−ソース間電圧ＶｇｓがＶｏｄ＋Ｖｔｈとなり、駆動用トランジスタ１１ｂのドレイン−ソース間には、下式のＴＦＴ電流式に従った駆動電流Ｉｄｖが流れる。
【００５８】
Ｉｄｖ＝μ×Ｃｏｘ×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔｈ）２
＝μ×Ｃｏｘ×（Ｗ／Ｌ）×Ｖｏｄ２
ただし、μは電子移動度、Ｃｏｘは単位面積あたりのゲート酸化膜容量、Ｗはゲート幅、Ｌはゲート長である。
【００５９】
そして、次に発光動作が行なわれる（図３のｔ４以降、図７参照）。
【００６０】
具体的には、プログラム動作により駆動用トランジスタ１１ｂのドレイン−ソース間に流れた駆動電流Ｉｄｖによって、有機ＥＬ発光素子１１ａの寄生容量５１の端子間電圧が上昇する前に、走査駆動回路１３から各走査線１５にオフ走査信号が出力される（図３における時刻ｔ４）。
【００６１】
そして、図７に示すように、走査駆動回路１３から出力されたオフ走査信号に応じて選択用トランジスタ１１ｄがＯＦＦし、ダイオード素子１１ｃのカソード端子および駆動用トランジスタ１１ｂのゲート端子Ｇとデータ線１４とが切り離される。
【００６２】
これにより駆動用トランジスタ１１ｂのソース電圧Ｖｓは、有機ＥＬ発光素子１１ａの順方向電圧まで上昇するが、ゲート電圧Ｖｇは、ダイオード素子１１ｃの寄生容量５３によりソース電圧Ｖｓに対しＶｏｄ＋Ｖｔｈを保持する。これにより定電流の駆動電流が有機ＥＬ発光素子１１ａの発光部５０に流れ、発光部５０の発光動作が実施される。
【００６３】
そして、走査駆動回路１３により順次所定の画素回路行が選択され、各画素回路行について上記リセット動作から発光動作までの動作が実施され、所望の表示画像が表示される。
【００６４】
ここで、上記実施形態で説明したダイオード素子１１ｃを有機ＥＬ発光素子により構成することを検討する。
【００６５】
ダイオード素子１１ｃに必要な条件は上述したように、
Ｖｆｄ≦Ｖｆｅ
であり、ダイオード素子１１ｃの順方向閾値電圧Ｖｆｄが、発光部５０を有する有機ＥＬ発光素子１１ａの発光閾値電圧Ｖｆｅ以下であることが求められる。
【００６６】
有機ＥＬ発光素子１１ａの発光閾値電圧は、発光層材料、膜厚、ドーパント等で設定可能であるため、ダイオード素子１１ｃを有機ＥＬ発光素子により構成することが可能である。
【００６７】
さらに、有機ＥＬ発光素子は順方向駆動電流および駆動時間により発光閾値電圧が上昇する経時変動特性を持つが、上記実施形態で用いられるダイオード素子１１ｃは、順方向電流を流す時間が上述したリセット動作の期間だけなので、経時劣化は極めて小さい。
【００６８】
このため、ダイオード素子１１ｃとして、発光部５０を有する有機ＥＬ発光素子１１ａと同じ材料と構成の素子を利用したとしても、
Ｖｆｄ≦Ｖｆｅ
の条件は満たすことができる。
【００６９】
ダイオード素子１１ｃを発光部５０を有する有機ＥＬ発光素子１１ａと同じ材料と構成の素子とすることによって、ダイオード素子１１ｃと有機ＥＬ発光素子１１ａとを同じ製造工程で形成することができ、製造工程の削減ができ非常に有益である。
【００７０】
ここで、上記プログラム動作においては、有機ＥＬ発光素子１１ａの寄生容量５１の容量値Ｃｅとダイオード素子１１ｃの寄生容量５３の容量値Ｃｄの比によって誤差が生じうる。そして、ＣｅとＣｄの比は素子の面積比となるため、たとえば高精細な有機ＥＬ表示装置を構成する場合には、画素回路の構成が小さくなるためＣｄ≪Ｃｅを十分に確保できない場合がある。しかしながら、有機ＥＬ発光素子１１ａの寄生容量５１とダイオード素子１１ｃの寄生容量５３の面積比に応じてＶｏｄを補正することによって上記誤差はなくすことができる。
【００７１】
次に、本発明の画素回路および表示装置の第２の実施形態を適用した有機ＥＬ表示装置について説明する。本発明の第２の実施形態の有機ＥＬ表示装置は、本発明の第１の実施形態の有機ＥＬ表示装置と画素回路の構成が異なるが、その概略構成は図１に示す第１の実施形態の有機ＥＬ表示装置と同様である。図８に第２の実施形態の画素回路２１の構成を示す。
【００７２】
第２の実施形態の画素回路２１は、第１の実施形態の画素回路１１においてはＮ型の薄膜トランジスタにより駆動用トランジスタを構成していたのに対し、Ｐ型の薄膜トランジスタにより駆動用トランジスタを構成するようにしたものである。
【００７３】
具体的には、図８に示すように、有機ＥＬ発光素子２１ａと、有機ＥＬ発光素子２１ａのカソード端子にソース端子Ｓが接続され、有機ＥＬ発光素子２１ａに駆動電流を流す駆動用トランジスタ２１ｂと、駆動用トランジスタ２１ｂのゲート端子Ｇとソース端子Ｓとの間に接続されたダイオード素子２１ｃと、ダイオード素子２１ｃのアノード端子および駆動用トランジスタ２１ｂのゲート端子Ｇとデータ線１４との間に接続された選択用トランジスタ２１ｄとを備えている。
【００７４】
有機ＥＬ発光素子２１ａは、駆動用トランジスタ２１ｂにより流された駆動電流により発光する発光部５４と、発光部５４の寄生容量５５とを有している。そして、有機ＥＬ発光素子２１ａのアノード端子は所定の電圧源に接続されている。
【００７５】
ダイオード素子２１ｃは、有機ＥＬ発光素子２１ａの寄生容量５５から放電された放電電流が流される整流部５６と、駆動用トランジスタ２１ｂの閾値電圧Ｖｔｈに応じた電荷および有機ＥＬ発光素子２１ａの発光部５４に流す駆動電流に応じた電荷を蓄積する寄生容量５７とを有している。そして、ダイオード素子２１ｃのカソード端子が駆動用トランジスタ２１ｂのソース端子と有機ＥＬ発光素子２１ａとの間に接続され、アノード端子が駆動用トランジスタ２１ｂのゲート端子に接続されている。
【００７６】
駆動用トランジスタ２１ｂと選択用トランジスタ２１ｄは、上述したようにＰ型の薄膜トランジスタから構成されている。薄膜トランジスタの種類としては、低温ポリシリコンまたは有機トランジスタとなる。
【００７７】
また、本実施形態の画素回路２１における有機ＥＬ発光素子２１ａ、ダイオード素子２１ｃおよび駆動用トランジスタ２１ｂは、下式（４）〜（６）の関係を満たすような特性を有するものが用いられる。
【００７８】
Ｖｆｄ≦Ｖｆｅ  ・・・（４）
Ｃｄ≪Ｃｅ  ・・・（５）
Ｖｔｈ＞−Ｖｆｅ  ・・・（６）
ただし、Ｖｆｄはダイオード素子２１ｃの順方向閾値電圧、Ｖｆｅは有機ＥＬ発光素子２１ａの発光閾値電圧、Ｃｄはダイオード素子２１ｃの寄生容量の容量値、Ｃｅは有機ＥＬ発光素子２１ａの寄生容量の容量値、Ｖｔｈは駆動用トランジスタ２１ｂの閾値電圧である。
【００７９】
その他の構成については、上記第１の実施形態の有機ＥＬ表示装置と同様であり、その作用についても駆動用トランジスタ２１ｂをＰ型の薄膜トランジスタとして動作させること以外は同様である。
【００８０】
また、第２の実施形態においても、ダイオード素子２１ｃとして、発光部５４を有する有機ＥＬ発光素子２１ａと同じ材料と構成の素子を用いることができる。
【００８１】
また、上記本発明の実施形態は、本発明の表示装置を有機ＥＬ表示装置に適用したものであるが、発光素子としては、有機ＥＬ発光素子に限らず、たとえば、無機ＥＬ素子などを用いるようにしてもよい。
【００８２】
また、本発明の表示装置は、様々な用途がある。たとえば、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話など）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビなどが挙げられる。
【図面の簡単な説明】
【００８３】
【図１】本発明の表示装置の第１の実施形態を適用した有機ＥＬ表示装置の概略構成図
【図２】本発明の表示装置の第１の実施形態を適用した有機ＥＬ表示装置の画素回路の構成を示す図
【図３】本発明の表示装置の第１の実施形態を適用した有機ＥＬ表示装置の作用を説明するためのタイミングチャート
【図４】リセット動作の作用を説明するための図
【図５】閾値電圧検出動作の作用を説明するための図
【図６】プログラム動作の作用を説明するための図
【図７】発光動作を説明するための図
【図８】本発明の表示装置の第２の実施形態を適用した有機ＥＬ表示装置の画素回路の構成を示す図
【図９】従来の画素回路の構成を示す図
【図１０】従来の画素回路の構成を示す図
【図１１】従来の画素回路の構成を示す図
【符号の説明】
【００８４】
１０   アクティブマトリクス基板
１１   画素回路
１１ａ 有機ＥＬ発光素子
１１ｂ 駆動用トランジスタ
１１ｃ ダイオード素子
１１ｄ 選択用トランジスタ
１２   データ駆動回路
１３   走査駆動回路
１４   データ線
１５   走査線
２１   画素回路
２１ａ 有機ＥＬ発光素子
２１ｂ 駆動用トランジスタ
２１ｃ ダイオード素子
２１ｄ 選択用トランジスタ
５０   発光部
５１   寄生容量
５２   整流部
５３   寄生容量
５４   発光部
５５   寄生容量
５６   整流部
５７   寄生容量
１０１ 有機ＥＬ発光素子
１０２ 駆動用トランジスタ
１０３ 選択ゲートトランジスタ
１０４ スイッチングトランジスタ
１０５ 保持容量
１０６ 信号線
１０７ 選択ゲートトランジスタ用走査線
１０８ スイッチングトランジスタ用走査線
２０１ 有機ＥＬ発光素子
２０２ 駆動用トランジスタ
２０３ サンプリングトランジスタ
２０４ スイッチングトランジスタ
２０５ 保持容量
２０６ 信号線
２０７ サンプリングトランジスタ用走査線
２０８ スイッチングトランジスタ用走査線
３０１ 有機ＥＬ発光素子
３０２ 駆動用トランジスタ
３０３ 保持容量
３０４ 選択用トランジスタ
３０５ 信号線
３０６ 電源線
３０７ 選択用トランジスタ用走査線
【図１】
2009271309.tif 000003
【図２】
2009271309.tif 000004
【図３】
2009271309.tif 000005
【図４】
2009271309.tif 000006
【図５】
2009271309.tif 000007
【図６】
2009271309.tif 000008
【図７】
2009271309.tif 000009
【図８】
2009271309.tif 000010
【図９】
2009271309.tif 000011
【図１０】
2009271309.tif 000012
【図１１】
2009271309.tif 000013