(57)【要約】【課題】素子特性を所望の特性に制御することを可能とする。【解決手段】ゲート間絶縁膜７が、下層側からシリコン窒化膜７ａ／シリコン酸化膜７ｂ／高誘電体絶縁膜７ｃ／シリコン窒化膜７ｄ／シリコン酸化膜７ｅ／シリコン窒化膜７ｆの順に形成されている。シリコン窒化膜７ｄが高誘電体絶縁膜７ｃの直上に形成されているため、例えば高誘電体絶縁膜７ｃの上にシリコン酸化膜７ｅを単層で適用している構成に比較して高電界印加時のリーク電流を抑制できる。【選択図】図２Ｂ
2009076635.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面上にゲート絶縁膜を介して形成された浮遊ゲート電極膜と、
前記浮遊ゲート電極膜上に、金属酸化物層および当該金属酸化物層から上方に離間して形成されたシリコン酸化膜を含む層構造で構成されたゲート間絶縁膜層と、
前記ゲート間絶縁膜層上に形成された制御ゲート電極膜とを備え、
前記ゲート間絶縁膜層は、前記金属酸化物層と前記シリコン酸化膜との間の金属酸化物層の直上に当該シリコン酸化膜および金属酸化物層とは異なる材質により形成された電子トラップ膜を備えていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記電子トラップ膜は、シリコン窒化膜により形成されていることを特徴とする半導体装置。
【請求項３】
半導体基板の主面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に浮遊ゲート電極膜を形成する工程と、
前記浮遊ゲート電極膜上に下層側から上層側にかけて金属酸化物層、電子トラップ膜、シリコン酸化膜の順に当該積層構造を含むゲート間絶縁膜層を形成する工程と、
前記ゲート間絶縁膜上に制御ゲート電極膜を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記電子トラップ膜をシリコン窒化膜により形成することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板の主面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に浮遊ゲート電極膜を形成する工程と、
前記浮遊ゲート電極膜上に金属酸化物層を形成する工程と、
前記金属酸化物層の直上に塩素を含有しない原料ガスを用いて窒素を含有する絶縁膜を形成する工程と、
前記シリコン窒化膜上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に制御ゲート電極膜を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、浮遊ゲート電極膜および制御ゲート電極膜間のゲート間絶縁膜として金属酸化物層を含む構造を適用した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
フラッシュメモリ装置などの半導体装置は、電源供給されなくてもデータを保持できるため、マルチメディアカード用の記憶素子として広く普及している。近年、更なる大容量化が望まれており、メモリセルをさらに高集積化する必要がある。各メモリセルは、制御ゲート電極膜から浮遊ゲート電極膜に電界を印加することによってデータの書込／消去／読出等の処理が行われる。この制御ゲート電極膜と電荷を蓄積する浮遊ゲート電極膜との間には通常ゲート間絶縁膜層が構成される。
【０００３】
メモリセルを高集積化するためには、デザインルールを縮小化する必要がある。デザインルールを縮小化するとゲート間絶縁膜層に与えられる電界が強くなるという傾向がある。このため従来から使用されているゲート間絶縁膜層の材質では電荷保持特性に限界を生じており、所望の素子特性が得られなくなってきている。この電荷保持特性を良好に保つため、高誘電率特性を有する金属酸化物をゲート間絶縁膜の少なくとも一部の層構造として適用することが考えられている（例えば、特許文献１参照）。すると、ゲート間絶縁膜層の物理的な膜厚を従来よりも厚くできるため漏れ電流を抑制できる。電気的な膜厚は従来と変更することなく形成できるため、材質を置換することによって素子性能を向上することができる。
【０００４】
ゲート間絶縁膜層としては様々な材質が考慮されているが、シリコン酸化膜、シリコン窒化膜、アルミニウム酸化物層を下から順に積層して構成することが検討されている（例えば、特許文献２参照）。シリコン酸化膜を形成する理由は、シリコン酸化膜は金属酸化物よりも電気的特性が安定しているためであり、物理的な膜厚をかせぐことができリーク電流を抑制できるためである。しかしながら、金属酸化物層を形成した後にシリコン酸化膜を形成すると、当該シリコン酸化膜の製造途中に金属酸化物層がダメージを受けてしまい、金属−酸素の結合が切断されてしまう。また、金属酸化物層中にとどまっていた不純物がシリコン酸化膜形成のための原料ガスの影響により浮遊ゲート電極膜の形成領域に拡散してしまい、素子特性を所望の特性に制御することが困難となるという問題点がある。
【特許文献１】特開２００６−３１０６６２号公報
【特許文献２】特開２００６−８６５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、ゲート間絶縁膜として金属酸化物層を含む構造を適用した場合に、金属酸化物層の金属−酸素の結合切断を抑制し、素子特性を所望の特性に制御することを可能とした半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様は、半導体基板の主面上にゲート絶縁膜を介して形成された浮遊ゲート電極膜と、前記浮遊ゲート電極膜上に、金属酸化物層および当該金属酸化物層から上方に離間して形成されたシリコン酸化膜を含む層構造で構成されたゲート間絶縁膜層と、前記ゲート間絶縁膜層上に形成された制御ゲート電極膜とを備え、前記ゲート間絶縁膜層は、前記金属酸化物層と前記シリコン酸化膜との間の金属酸化物層の直上に当該シリコン酸化膜および金属酸化物層とは異なる材質により形成された電子トラップ膜を備えている。
【０００７】
本発明の一態様は、半導体基板の主面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に浮遊ゲート電極膜を形成する工程と、前記浮遊ゲート電極膜上に下層側から上層側にかけて金属酸化物層、電子トラップ膜、シリコン酸化膜の順に当該積層構造を含むゲート間絶縁膜層を形成する工程と、前記ゲート間絶縁膜上に制御ゲート電極膜を形成する工程とを備えている。
【０００８】
本発明の一態様は、半導体基板の主面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に浮遊ゲート電極膜を形成する工程と、前記浮遊ゲート電極膜上に金属酸化物層を形成する工程と、前記金属酸化物層の直上に塩素を含有しない原料ガスを用いて窒素を含有する絶縁膜を形成する工程と、前記シリコン窒化膜上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に制御ゲート電極膜を形成する工程とを備えている。
【発明の効果】
【０００９】
本発明によれば、金属酸化物の金属−酸素の結合の切断を抑制し素子特性を所望の特性に制御することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を不揮発性半導体記憶装置に適用した一実施形態について図面を参照しながら説明する。尚、以下に参照する図面内の記載において、同一または類似の部分には同一又は類似の符号を付して表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【００１１】
図１は、不揮発性半導体記憶装置１のメモリセル領域における平面図を示している。
図１に示すように、メモリセル領域Ｍ内には、多数のメモリセルトランジスタＴｒｍがワード線方向およびビット線方向にマトリクス状に配列されており、図示しない周辺回路がメモリセルトランジスタＴｒｍに記憶保持されたデータを読取、書込、消去可能に構成されている。このようなメモリセル構造を有する不揮発性半導体記憶装置としては、２つの選択ゲートトランジスタ間に複数のメモリセルトランジスタを直列接続したセルユニット構造を備えたＮＡＮＤ型のフラッシュメモリ装置が挙げられる。
【００１２】
図２Ａは、各メモリセルのワード線方向に沿う断面図（図１のＡ−Ａ線に沿う断面図）を示しており、図２Ｂは、図２ＡのＢ部分の拡大断面図を示している。また、図２Ｃは、各メモリセルのビット線方向に沿う断面図（図１のＣ−Ｃ線に沿う断面図）を示している。図２Ａに示すように、ｐ型のシリコン基板２の上部にはウェル（図示せず）が構成されており当該シリコン基板２の表層には素子分離溝３が複数形成されている。この素子分離溝３は複数の活性領域Ｓａを図２Ａのワード線方向に分離するように形成されている。素子分離溝３内には素子分離絶縁膜４が形成されている。この素子分離絶縁膜４は、その上部がシリコン基板２の表面から上方に突出して構成されている。
【００１３】
他方、シリコン基板２の複数の活性領域Ｓａ上のそれぞれにはゲート絶縁膜５が形成されている。ゲート絶縁膜５は、例えばシリコン酸化膜により形成されている。ゲート絶縁膜５は、その側面がそれぞれ素子分離絶縁膜４の上部側面の一部に接触して構成されている。これらのゲート絶縁膜５上には浮遊ゲート電極膜ＦＧが形成されている。この浮遊ゲート電極膜ＦＧは導電層によって例えばリン等の不純物がドープされた多結晶シリコンによって構成されている。浮遊ゲート電極膜ＦＧは、素子分離絶縁膜４の上部側面に接触して配設されると共に当該素子分離絶縁膜４の上端より上方に突出して構成されている。
【００１４】
シリコン基板２から上方に突出した素子分離絶縁膜４の上部側面は、ゲート絶縁膜５の側面および浮遊ゲート電極膜ＦＧの側面下部と面一に形成されている。素子分離絶縁膜４は、例えばシリコン酸化膜により形成されている。
【００１５】
ゲート間絶縁膜７は、素子分離絶縁膜４の上面、浮遊ゲート電極膜ＦＧの上部側面、および、浮遊ゲート電極膜ＦＧの上面に沿って形成されている。図２Ｂに拡大図を示すように、このゲート間絶縁膜７は、下層側（素子分離絶縁膜４の上面側、浮遊ゲート電極膜ＦＧの側面側および上面側）から上層側にかけて、シリコン窒化膜７ａ／シリコン酸化膜７ｂ／高誘電体絶縁膜７ｃ／シリコン窒化膜７ｄ／シリコン酸化膜７ｅ／シリコン窒化膜７ｆの順に形成されている。シリコン窒化膜７ｄが、電子トラップ膜、塩素の通過抑制膜として機能する。
【００１６】
浮遊ゲート電極膜ＦＧの直上にはシリコン窒化膜７ａが形成されている。シリコン窒化膜７ａの直上にシリコン酸化膜７ｂが形成されており、シリコン酸化膜７ｂの直上に高誘電体絶縁膜７ｃが形成されており、高誘電体絶縁膜７ｃの直上にシリコン窒化膜７ｄが形成されており、シリコン窒化膜７ｄの直上にシリコン酸化膜７ｅが形成されており、シリコン酸化膜７ｅの直上にシリコン窒化膜７ｆが形成されている。高誘電体絶縁膜７ｃは、アルミニウム酸化物（Ａｌ２Ｏ３）膜により金属酸化物層として構成されている。
【００１７】
ゲート間絶縁膜７上にはワード線方向に沿って導電層８がワード線ＷＬとして形成されている。ワード線ＷＬは、個々のメモリセルトランジスタＴｒｍの制御ゲート電極膜ＣＧを連結して構成されている。導電層８は、例えば多結晶シリコン層と当該多結晶シリコン層の直上に形成されたタングステンシリサイド層とからなる。このようにして、メモリセルトランジスタＴｒｍのゲート電極ＭＧが、浮遊ゲート電極膜ＦＧ、ゲート間絶縁膜７、制御ゲート電極膜ＣＧの積層構造によって構成されている。なお、タングステンシリサイド層は、例えばコバルトシリサイド層など他のシリサイド層であってもよい。
【００１８】
図２Ｃに示すように、メモリセルトランジスタＴｒｍのゲート電極ＭＧは、ビット線方向に並設されており、各ゲート電極ＭＧは分断領域ＧＶにおいて電気的に分断されている。尚、図示しないが、分断領域ＧＶ内には層間絶縁膜や不純物通過抑制用のバリア膜などが成膜される。
【００１９】
メモリセルトランジスタＴｒｍのゲート電極ＭＧの両脇にはシリコン基板２の表層に位置してソース／ドレイン領域２ａが形成されている。メモリセルトランジスタＴｒｍが、ゲート絶縁膜５およびゲート電極ＭＧ並びにソース／ドレイン領域２ａを含んで構成されている。
【００２０】
上記構成の製造方法について、図３ないし図１２を参照しながら説明する。
図３に示すように、シリコン基板２の主面上にゲート絶縁膜５を熱酸化処理によりトンネル絶縁膜として形成する。次に、図４に示すように、ゲート絶縁膜５上にＣＶＤ（chemical vapor deposition）法により、リン等の不純物がドープされた多結晶シリコン層６を堆積する。次に、図５に示すように、多結晶シリコン層６上にシリコン窒化膜によるマスク膜１０を堆積する。次に、マスク膜１０上にレジスト（図示せず）を塗布し、当該レジストをパターンニングし、当該レジストマスクをマスクとしてマスク膜１０、多結晶シリコン層６、ゲート絶縁膜５、シリコン基板２の上部を順次エッチング処理し、シリコン基板２に素子分離溝３を形成する。これにより、活性領域Ｓａおよび素子分離領域Ｓｂが区画される。
【００２１】
次に、図７に示すように、レジストマスクを剥離し、マスク膜１０上および素子分離溝３内に素子分離絶縁膜４としてシリコン酸化膜を堆積し、マスク膜１０をストッパーとしてＣＭＰ法により平坦化処理することでマスク膜１０上の素子分離絶縁膜４を除去し、マスク膜１０を化学薬液等によりエッチング処理し多結晶シリコン層６の上面を露出させる。次に、素子分離絶縁膜４の上部を希フッ酸溶液によって処理し多結晶シリコン層６の上部側面を露出させる。
【００２２】
次に、図８に示すように、多結晶シリコン層６の露出上面および露出側面、および素子分離絶縁膜４の上面に沿ってシリコン窒化膜７ａをＣＶＤ法やラジカル窒化処理により形成し、当該シリコン窒化膜７ａの上にシリコン酸化膜７ｂをＣＶＤ法により堆積する。次に、図９に示すように、シリコン酸化膜７ｂの上面、外側面に沿ってＣＶＤ法、スパッタ法、またはＡＬＤ（Atomic Layer Deposition）法などによって高誘電率絶縁膜７ｃを堆積する。
【００２３】
次に、図１０に示すように、塩素（Ｃｌ）を含まないガスを原料ガスとしてシリコン窒化膜７ｄを形成する。具体的には、シリコンの原料ガスとしてＢＴＢＡＳ（BisTertialButylAminoSilane）を用い、窒素の原料ガスとしてＮＨ３を用いてＣＶＤ法によって成膜する。この時点において、塩素を含んだガス（例えばジクロロシラン（ＳｉＨ２Ｃｌ２）等）を原料ガスとして用いて成膜してしまうと、アルミニウム酸化物膜７ｂの金属と酸素の結合が塩素の影響によって切断されてしまう虞がある。したがって、この時点では塩素を含まない原料ガスを用いて成膜する。
【００２４】
また、後述の工程において、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを用いてシリコン窒化膜７ｆを成膜するが、このジクロロシランガスには塩素（Ｃｌ）が含まれるため、シリコン窒化膜７ｄの膜厚を、塩素（Ｃｌ）が通過しない程度の所定膜厚に調整すると良い。
【００２５】
次に、図１１に示すように、シリコン窒化膜７ｄの上に全体にシリコン酸化膜７ｅをＣＶＤ法により形成する。次に、図１２に示すように、シリコン酸化膜７ｅの上にジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを用いてシリコン窒化膜７ｆをＣＶＤ法により形成する。
【００２６】
次に、図２Ａに示すように、シリコン窒化膜７ｆの上に導電層８を形成する。この導電層８は、例えば多結晶シリコン膜およびタングステンシリサイド膜の積層構造であり制御ゲート電極膜ＣＧとして形成される。さらに、導電層８の上にマスクパターンを形成し、図２Ａの掲載面に沿う方向に沿って異方性エッチング処理し、図２Ａの掲載面と直交する方向に各膜６〜８を分断してワード線方向と直交する方向に分断するが、これらの詳細については省略する。
【００２７】
シリコン窒化膜７ｄは、例えばシリコン酸化膜に比較して電子をトラップできるため印加される自己電界を弱めることができ電界が緩和されるようになる。本実施形態によれば、シリコン窒化膜７ｄが高誘電体絶縁膜７ｃの直上に形成されているため、例えば高誘電体絶縁膜７ｃの上にシリコン酸化膜７ｅを単層で適用している構成に比較して高電界印加時のリーク電流を抑制できる。これにより、素子特性を所望の特性に制御できるようになる。
【００２８】
また、シリコン窒化膜７ｄが高誘電体絶縁膜７ｃの直上に塩素を含まない原料ガスを用いて成膜されるため、シリコン窒化膜７ｄが高誘電体絶縁膜７ｃの金属−酸素結合を切断することがない。これにより、素子特性を所望の特性に制御できるようになる。
【００２９】
また、シリコン窒化膜７ｄが高誘電体絶縁膜７ｃの直上に塩素の通過抑制膜として形成されるため、シリコン酸化膜７ｅの形成時に用いられる原料ガスが直接高誘電体絶縁膜７ｃに接触することがなくなり、高誘電体絶縁膜７ｃの金属−酸素結合の切断を抑制することができる。また、シリコン窒化膜７ｆがジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを用いて成膜されたとしてもシリコン窒化膜７ｄによる塩素の通過抑制作用によってジクロロシランガスが直接高誘電体絶縁膜７ｃに接触しない。
【００３０】
これにより、高誘電体絶縁膜７ｃの膜質劣化や不純物の拡散という問題を防ぐことができる。したがって、素子構造の劣化を防ぐことができると共に、当該劣化を回復するための処理を別途追加する必要がなくなる。これにより、素子特性を所望の特性に制御できるようになる。
【００３１】
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
ゲート間絶縁膜７として、下層側からシリコン窒化膜７ａ／シリコン酸化膜７ｂ／高誘電体絶縁膜７ｃ／シリコン窒化膜７ｄ／シリコン酸化膜７ｅ／シリコン窒化膜７ｆの積層構造を適用したが、これに限定されるものではなく、高誘電体絶縁膜７ｃの上層側の直上にシリコン窒化膜７ｄが形成されていれば、当該シリコン窒化膜７ｄの上層の構造としては、シリコン酸化膜または／およびシリコン窒化膜の単層または複数層で挟んだ積層構造をなした構造に適用できる。すなわち、高誘電体絶縁膜７ｃの上層側において当該高誘電体絶縁膜７ｃとシリコン酸化膜７ｅとの間に塩素を含有しない原料ガスによるシリコン窒化膜７ｄが形成されていれば、シリコン窒化膜７ｄの直上にジクロロシランガスを原料ガスとして成膜したシリコン窒化膜７ｆを形成し、シリコン窒化膜７ｆの直上にシリコン酸化膜７ｅ等のシリコン酸化膜を形成した構造に適用しても良い。
【００３２】
シリコン窒化膜７ｆを、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを用いて成膜した実施形態を示したが、トリクロロシラン（ＳｉＨＣｌ３）ガスやテトラクロロシラン（ＳｉＣｌ４）ガス等、塩素を含有した他の原料ガスを用いて成膜しても良い。
【００３３】
高誘電体絶縁膜７ｃの下層側においては、当該高誘電体絶縁膜７ｃの直下にはシリコン酸化膜を形成してもシリコン窒化膜を形成しても良く、高誘電体絶縁膜７ｃの下層側ではシリコン酸化膜あるいはシリコン窒化膜の単層でも両膜の積層構造でも良い。これらはデバイスの特性に合わせて適宜選択できる。
【００３４】
高誘電体絶縁膜７ｃとしてアルミニウム酸化物（Ａｌ２Ｏ３）膜を適用した実施形態を示したが、その他の金属酸化物膜（例えば、ジルコニウム（Ｚｒ）の酸化物膜、ハフニウム（Ｈｆ）の酸化物膜）を適用できる。また、これらの元素のうち単一元素の酸化物膜でも良いし、あるいは複数種の金属が含まれる酸化物膜を適用しても良い。これらもデバイスの特性に合わせて適宜選択可能である。
【００３５】
高誘電体絶縁膜７ｃの直上に構成するシリコン窒化膜７ｄを、シリコンの原料ガスとしてＢＴＢＡＳ（BisTertButylAminoSilane）ガスを用い、窒素の原料ガスとしてＮＨ３を用いて成膜した実施形態を示したが、塩素を含まない原料ガスであれば他の原料ガスを用いて成膜しても良い。
【００３６】
また、シリコン窒化膜７ｆはラジカル窒化処理により形成してもよい。
また、電子トラップ膜は、シリコン窒化膜に限らず、シリコン酸窒化膜など、窒素を含有した絶縁膜であれば良い。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係るメモリセル領域の平面構造を模式的に示す図
【図２Ａ】ワード線方向に沿って示す模式的な断面図（図１のＡ−Ａ線に沿う断面図）
【図２Ｂ】図２ＡのＢ部分の拡大図
【図２Ｃ】ビット線方向に沿って示す模式的な断面図（図１のＣ−Ｃ線に沿う断面図）
【図３】一製造段階を模式的に示す断面図（その１）
【図４】一製造段階を模式的に示す断面図（その２）
【図５】一製造段階を模式的に示す断面図（その３）
【図６】一製造段階を模式的に示す断面図（その４）
【図７】一製造段階を模式的に示す断面図（その５）
【図８】一製造段階を模式的に示す断面図（その６）
【図９】一製造段階を模式的に示す断面図（その７）
【図１０】一製造段階を模式的に示す断面図（その８）
【図１１】一製造段階を模式的に示す断面図（その９）
【図１２】一製造段階を模式的に示す断面図（その１０）
【符号の説明】
【００３８】
図面中、６は多結晶シリコン層、７はゲート間絶縁膜、７ｃは高誘電体絶縁膜（金属酸化物層）、７ｄはシリコン窒化膜（電子トラップ膜）、７ｅはシリコン酸化膜、８は導電層（制御ゲート電極膜）、ＣＧは制御ゲート電極膜、ＦＧは浮遊ゲート電極膜を示す。
【図１】
2009076635.tif 000003
【図２Ａ】
2009076635.tif 000004
【図２Ｂ】
2009076635.tif 000005
【図２Ｃ】
2009076635.tif 000006
【図３】
2009076635.tif 000007
【図４】
2009076635.tif 000008
【図５】
2009076635.tif 000009
【図６】
2009076635.tif 000010
【図７】
2009076635.tif 000011
【図８】
2009076635.tif 000012
【図９】
2009076635.tif 000013
【図１０】
2009076635.tif 000014
【図１１】
2009076635.tif 000015
【図１２】
2009076635.tif 000016