(57)【要約】【課題】簡易な構成で的確に二次不良時のＩＣの発熱を抑える。【解決手段】  二次不良による過電流が継続すると、ＩＣに異常な発熱が発生するおそれがあるが、過電流検出によりイネーブル信号を停止レベルとしてＩＣの動作を停止させ、異常発熱となる前にＩＣの動作を停止させる。また過電流検出によるＩＣ動作停止→過電流入力の解消→イネーブル信号が起動レベルとなりＩＣ起動→過電流検出によるＩＣ動作停止・・・という動作が繰り返されることになるが、遅延回路部によって、イネーブル信号が停止レベルから起動レベルに変化するタイミングを遅らせることで、ＩＣの過電流状態での動作期間を適切に短くでき、温度状態をコントロールする。【選択図】図１
2009118655.tif 000002
【特許請求の範囲】
【請求項１】
イネーブル信号が起動レベルとなることで起動され、上記イネーブル信号が停止レベルとなることで動作が停止されるＩＣを含むとともに、
電源電圧供給により上記イネーブル信号を起動レベルとするイネーブル信号回路部と、
上記ＩＣに対する入力電流を検知し、過大電流入力状態の検知に応じて上記イネーブル信号を上記停止レベルとする保護回路部と、
を備えたことを特徴とする保護回路付き電子回路。
【請求項２】
上記イネーブル信号を遅延させる遅延回路部をさらに備えるとともに、
上記遅延回路部は、上記イネーブル信号が上記停止レベルから上記起動レベルに変化するタイミングについての遅延時間が、上記イネーブル信号が上記起動レベルから上記停止レベルに変化するタイミングについての遅延時間よりも長くなるような遅延を行うことを特徴とする請求項１に記載の保護回路付き電子回路。
【請求項３】
上記遅延回路部は、上記イネーブル信号が上記停止レベルから上記起動レベルに変化するタイミングについての遅延時間を可変設定可能に構成されていることを特徴とする請求項２に記載の保護回路付き電子回路。
【請求項４】
上記保護回路部は、上記ＩＣの外付け回路として形成されることを特徴とする請求項１に記載の保護回路付き電子回路。
【請求項５】
上記保護回路部は、上記ＩＣの内部回路として形成されることを特徴とする請求項１に記載の保護回路付き電子回路。
【請求項６】
上記遅延回路部は、上記ＩＣの内部回路として形成されることを特徴とする請求項２に記載の保護回路付き電子回路。
【請求項７】
上記遅延回路部は、上記ＩＣの外付け回路として形成されることを特徴とする請求項２に記載の保護回路付き電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ（Integrated Circuit）を含む保護回路付き電子回路に関し、特に二次不良に対する保護を行うものである。
【背景技術】
【０００２】
【特許文献１】特開２００４−１２５４６８号公報
【特許文献２】特開平９−１８０４１４号公報
【特許文献３】特開平１０−９３９０４号公報
【０００３】
各種の電子機器では、ＩＣを使用することが一般的に行われているが、ＩＣを電子機器の基板にマウントする際に、二次不良が発生することがある。
ここでいう二次不良とは、ＩＣ自体の不良（一次不良）ではなく、マウントによって生じた不良のことを言い、例えば  電源電圧（Ｖｃｃ）端子と他の端子ショート、グランド端子と他の端子ショート、各端子オープン、端子間ショートなどを指す。
このような二次不良が発生した場合、ＩＣの内部で過大な電流が流れ、ＩＣが高温状態で発熱し続けるという事態が生ずることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
過大電流による発熱が生ずる危険性に対しては、例えばＩＣの内部に温度検出回路を設け、異常な発熱時にＩＣの動作を停止する方式がある。
ここで発熱時に動作を一旦停止させた場合に、以降ＩＣの動作を復帰させないようにすると、例えば温度検出の誤動作など、二次不良以外の理由でＩＣの動作が停止されてしまった場合などであっても、それ以降、ＩＣの動作が復帰されない。
このようなことを避けるために、通常は、異常な発熱の検知によってＩＣを停止させた場合でも、温度が下がればＩＣの動作を復帰させるような構成を採っている。
【０００５】
ところがこの場合、実際に二次不良によって継続的に過大電流が入力されている状況では、ＩＣは、発熱による動作停止と、温度低下による動作再開を繰り返すことになり、実際上、温度は異常とされる近辺の或る程度高温の状態を継続することとなり、ＩＣの温度を低い状態に抑えることができない。
もしより適切に対応するためには、温度検出に基づくＩＣの起動／停止をマイクロコンピュータで制御するなど、或る程度複雑な構成が必要となる。
【０００６】
そこで本発明では、非常に簡易な手法で、二次不良の際でもＩＣの発熱を抑え、また温度を低い状態で維持できるような回路を提案する。
【課題を解決するための手段】
【０００７】
本発明の保護回路付き電子回路は、イネーブル信号が起動レベルとなることで起動され、上記イネーブル信号が停止レベルとなることで動作が停止されるＩＣを含むとともに、電源電圧供給により上記イネーブル信号を起動レベルとするイネーブル信号回路部と、上記ＩＣに対する入力電流を検知し、過大電流入力状態の検知に応じて上記イネーブル信号を上記停止レベルとする保護回路部とを備える。
また上記イネーブル信号を遅延させる遅延回路部をさらに備えるとともに、上記遅延回路部は、上記イネーブル信号が上記停止レベルから上記起動レベルに変化するタイミングについての遅延時間が、上記イネーブル信号が上記起動レベルから上記停止レベルに変化するタイミングについての遅延時間よりも長くなるような遅延を行う。
また上記遅延回路部は、上記イネーブル信号が上記停止レベルから上記起動レベルに変化するタイミングについての遅延時間を可変設定可能に構成されるようにする。
また上記保護回路部は、上記ＩＣの外付け回路、もしくは上記ＩＣの内部回路として形成される。
また上記遅延回路部は、上記ＩＣの内部回路、もしくは上記ＩＣの外付け回路として形成される。
【０００８】
即ち本発明では、ＩＣの外部又は内部において保護回路部を設け、二次不良時の過電流を検出し、ＩＣに対するイネーブル信号入力を停止レベル（例えばＬレベル）とする。
二次不良による過電流が継続すると、ＩＣに異常な発熱が発生するおそれがあるが、発熱の検出ではなく、過電流検出によりＩＣの動作を停止させることは、異常発熱となる前に動作を停止させることになる。
また、電源電圧供給は継続されているため、この場合、過電流検出によるＩＣ動作停止→過電流入力の解消→イネーブル信号が起動レベルとなりＩＣ起動→過電流検出によるＩＣ動作停止・・・という動作が繰り返されることになるが、遅延回路部によって、イネーブル信号が停止レベルから起動レベルに変化するタイミングを遅らせることで、ＩＣの過電流状態での動作期間を適切に短くでき、温度状態をコントロールできる。
【発明の効果】
【０００９】
本発明によれば、ＩＣの外部又は内部において保護回路部を設け、二次不良時の過電流を検出し、ＩＣに対するイネーブル信号入力を停止レベルとしてＩＣの動作を停止させる。これによって、異常な高温状態とならない状態でＩＣ動作を停止でき、確実に安全性を維持できる。
また遅延回路部によって、イネーブル信号が停止レベルから起動レベルに変化するタイミングを遅らせることで、ＩＣの過電流状態での動作期間を短くでき、温度状態を比較的低い状態で維持できることにもなる。
さらに、遅延時間を可変設定できるようにすれば、二次不良発生時のＩＣの温度状態を、マウントする機器に応じて適切に制御できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態として、第１〜第４の実施の形態を説明する。
【００１１】
［第１の実施の形態］
図１に、第１の実施の形態としての保護回路付き電子回路を示す。
ＩＣ１は、例えばＤＣ／ＤＣコンバータ用ＩＣなど、各種の電子機器にマウントされる所定の動作機能を備えたＩＣである。なお、本発明のＩＣがＤＣ／ＤＣコンバータＩＣに限られるものではない。
【００１２】
このＩＣ１は、入力電源電圧Ｖｃｃが、抵抗Ｒ１を介してＶｃｃ端子２に供給される。またイネーブル端子３が設けられ、このイネーブル端子３に入力されるイネーブル信号によってＩＣ１は起動／停止される。
この場合、イネーブル信号は、電源電圧供給により起動レベルとなる。即ちイネーブル信号回路部は電源電圧Ｖｃｃラインと抵抗Ｒ２により形成され、入力電源電圧Ｖｃｃが抵抗Ｒ２を介して、Ｈレベルのイネーブル信号としてイネーブル端子３に供給される。
イネーブル信号（イネーブル端子３の電圧）がＨレベルとなることで、ＩＣ１は起動し、またイネーブル信号がＬレベルとなることでＩＣ１は動作を停止する。
【００１３】
但し、ＩＣ１内には遅延回路４が設けられており、ＩＣ１は、この遅延回路４を介したイネーブル信号のレベルに応じて、起動／停止することになる。
遅延回路４については後述するが、この遅延回路４は、イネーブル信号が停止レベル（Ｌレベル）から起動レベル（Ｈレベル）に変化するタイミングについての遅延時間が、イネーブル信号が起動レベル（Ｈレベル）から停止レベル（Ｌレベル）に変化するタイミングについての遅延時間よりも長くなるような遅延を行う。
【００１４】
このＩＣ１に対する外付け回路として、トランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ５，Ｒ６から成る保護回路が設けられている。
この保護回路は、ＩＣ１に対する過電流入力を検知した場合に、イネーブル端子３へのイネーブル信号を停止レベルにする回路とされる。
【００１５】
この場合、通常時はトランジスタＱ１、Ｑ２はオフとされる。
二次不良によって過大電流がＶｃｃ端子２に流れる状態となると、トランジスタＱ１が導通し、これによってトランジスタＱ２のベースにもオン電流が流れてトランジスタＱ２も導通する。
すると、イネーブル端子３が接地状態となり、イネーブル信号は停止レベル（Ｌレベル）となる。ＩＣ１は、遅延回路４を介したイネーブル信号により起動／停止するが、イネーブル信号が停止レベルとなることで、ＩＣ１は動作を停止する。
ＩＣ１が動作を停止することで、Ｖｃｃ端子２に電流が流れなくなる。すると、それによってトランジスタＱ１がオフとなり、トランジスタＱ２もオフとなる。それによってイネーブル信号は再び起動レベル（Ｈレベル）となり、遅延回路４を介して起動レベルのイネーブル信号を検知したＩＣ１は、起動する。
【００１６】
もし、二次不良以外の何らかの事情で一時的にＩＣ１に大電流が流れたような場合は、その際、イネーブル信号が停止レベルとなることで一時的にＩＣ１の動作は停止されるが、その後、イネーブル信号が起動レベルに復帰してＩＣ１は動作を再開し、その際に大電流入力が解消されていれば、以降、正常動作を行うことになる。
一方、マウント時の端子間ショートなどとしての二次不良が起こっていると、当然ながら、その場合は元々、当該ＩＣ１を搭載した機器は正常動作しないことになるが、二次不良によるＩＣ１への過電流入力は継続的となる。すると、電源電圧Ｖｃｃの印加が行われている限り、上記の動作が繰り返される。
つまり、過電流検出によるＩＣ１の動作停止→過電流入力停止→イネーブル信号が起動レベルとなりＩＣ１が起動→過電流検出によるＩＣ１の動作停止・・・という動作が繰り返される。
【００１７】
このような本例では、まず過電流入力によってＩＣ１は動作停止することになるため、ＩＣ１は過電流入力状態での動作が継続して異常な発熱状態となる前に動作停止となり、温度が上昇しすぎることはない。
例えば温度検出によって異常な高温となったことが検出された際にＩＣ動作を停止されることに比較すると、本例では異常な高温となることが予測される時点でＩＣ１の動作を停止させるものとなる。
【００１８】
さらに本例では、遅延回路４によって、イネーブル信号が停止レベルから起動レベルに変化するタイミングについての遅延時間が、イネーブル信号が起動レベルから停止レベルに変化するタイミングについての遅延時間よりも長くなるような遅延が行われている。
具体的には、イネーブル信号が起動レベルから停止レベルに変化するタイミングは、殆ど遅延無くＩＣ１が検知するが、イネーブル信号が停止レベルから起動レベルに変化するタイミングについては、ＩＣ１は或る程度の遅延をもって検知する。
これによって、上記のようにＩＣ１の動作停止と起動が繰り返されても、通常の温度に近い、或る程度低い温度範囲を維持できることになる。
【００１９】
図２により、保護回路がない場合と比較して、本例の保護回路がある場合のＩＣ１の温度状態を説明する。
図２（ａ）は保護回路がない場合として、上段にイネーブル信号、下段にＩＣの温度変化を示している。
この場合、二次不良があると、イネーブル信号が起動レベル（Ｈレベル）となってＩＣが動作を開始した直後から過電流入力が発生し、これによって図示するようにＩＣの温度は常温から大きく上昇していき、異常な高温状態となる。
【００２０】
一方、図２（ｂ）は、本例の場合でのイネーブル信号とＩＣ１の温度変化を示している。電源電圧Ｖｃｃの供給によりｔ１０時点でイネーブル信号が起動レベル（Ｈレベル）に成ったとすると、二次不良が原因で過電流入力が発生する。これによってＩＣ１の温度も常温から上昇していく。
ところが、保護回路によって過電流入力が検知される（トランジスタＱ１，Ｑ２がオンとなる）ことで、時点ｔ１１でイネーブル信号が停止レベルとなり、ＩＣ１の動作が停止されることで、ＩＣ１の温度は低下していくことになる。
つまり、温度検知ではなく、過電流検知でＩＣ１を停止させることで、温度Ｔｐ１として、あまり温度が上がりきっていない時点で、ＩＣ１の動作を止め、それ以上の高温化を避けることができる。
なお、この図２（ｂ）のイネーブル信号は、遅延回路４に入力される前の、イネーブル端子３での信号レベルを示しているが、遅延回路４は、停止レベルとなるタイミングについては、殆ど遅延無くＩＣ１内に検知されるようにするため、ここではほぼ同時と考える。
【００２１】
ここで、ＩＣ１の動作停止で過電流入力が検知されなくなることで、上記のように保護回路のトランジスタＱ１，Ｑ２がオフとなり、ｔ１２時点で再びイネーブル信号が起動レベルに立ち上がる。
ところが、遅延回路４は、イネーブル信号が起動レベルに立ち上がるタイミングについては、或る程度遅延させてＩＣ１に検知されるようにする。ここでは遅延時間ｔｄを与えるものとしている。
すると、イネーブル端子３でのイネーブル信号が起動レベルに立ち上がっても、ＩＣ１がこれを検知して実際に起動するのは、時点ｔ１２より時間ｔｄ後の時点ｔ１３となる。
遅延時間ｔｄの設定により、この時点ｔ１３は、ＩＣ１が常温に近い或る程度低い温度である温度Ｔｐ２まで下がっている状態である。
時点ｔ１３からＩＣ１が起動することで、再び過電流入力により温度上昇が起こる。しかしながら過電流入力検知によって、再びｔ１４時点でイネーブル信号が停止レベルとなり、ＩＣ１は、殆ど遅延無く、停止レベルを検知して動作を停止させる。
このような繰り返しにより、ＩＣ１の温度は、温度Ｔｐ１〜Ｔｐ２の間に維持されることになる。
つまり、二次不良によって正常にＩＣ１が機能しない状態において、過電流入力が発生しても、その発熱によって異常な高温となるようなことが回避され、安全性の高い回路を実現できる。
しかも保護回路は図１のように簡単な外付け回路で実現でき、マイクロコンピュータ等を使用した複雑な制御回路系は不要である。
【００２２】
ところで、遅延回路４については、イネーブル信号の停止レベルタイミングは殆ど遅延無く、起動レベルタイミングに或る程度の遅延時間ｔｄを与えるものであるが、具体的には図３，図４のような回路が考えられる。
【００２３】
まず図３の回路について説明する。図３（ａ）は遅延回路４の回路例、図３（ｂ）は各部の信号波形を示している。
この場合、ＰチャンネルＭＯＳ−ＦＥＴ（Ｔｒ１）と、ＮチャンネルＭＯＳ−ＦＥＴ（Ｔｒ２）によるＣＭＯＳインバータと、抵抗Ｒ１０と、コンデンサＣ１０と、インバータＩＶ１により遅延回路４を構成する。
イネーブル端子３からのイネーブル信号はＣＭＯＳインバータに入力される。
【００２４】
図３（ｂ）には、イネーブル端子３に入力されるイネーブル信号と、インバータＩＶ１の入力と、インバータＩＶ１の出力を示している。
イネーブル端子３に入力されるイネーブル信号が、時点ｔ０で停止レベルになったとする。この場合、ＰチャンネルＭＯＳ−ＦＥＴ（Ｔｒ１）が導通し、ＮチャンネルＭＯＳ−ＦＥＴ（Ｔｒ２）がオフとなるため、電源電圧Ｖｃｃからの電流がＰチャンネルＭＯＳ−ＦＥＴ（Ｔｒ１）からコンデンサＣ１０に流れてコンデンサＣ１０が急速に充電されていく。このためインバータＩＶ１の入力電圧は、図示するように上昇していく。
ここで、インバータＩＶ１の閾値Ｖｔｈ１が図示するレベルであるとすると、時点ｔ０の直後の時点ｔ０’において、インバータＩＶ１の出力はＬレベルとなる。
インバータＩＶ１の出力とは遅延回路４の出力であり、つまりイネーブル信号の停止レベルタイミングは殆ど遅延無く、ＩＣ１の内部で検知されることになる。
【００２５】
また、時点ｔ１に、イネーブル端子３に入力されるイネーブル信号が起動レベルになったとする。この場合、ＰチャンネルＭＯＳ−ＦＥＴ（Ｔｒ１）がオフとなり、ＮチャンネルＭＯＳ−ＦＥＴ（Ｔｒ２）が導通するため、コンデンサＣ１０の電荷が、抵抗Ｒ１０とで決まる時定数をもって放電されていく。
このため、インバータＩＶ１の出力は、遅延時間ｔｄをもって、起動レベルに立ち上がることになる。つまりイネーブル信号の起動レベルタイミングは遅延時間ｔｄ後にＩＣ１の内部で検知されることになる。
【００２６】
即ち、この図３（ａ）の回路の場合、コンデンサＣ１０に対する充電時定数と放電時定数を適切に設定し、イネーブル信号の停止レベルタイミングの遅延時間と起動レベルタイミングの遅延時間を調整することで、図２（ｂ）に示した動作が実現できることになる。
【００２７】
次に図４の回路について説明する。図４（ａ）は遅延回路４の回路例、図４（ｂ）は各部の信号波形を示している。
この場合、電流源回路ＩＧ１と、コンデンサＣ２０と、スイッチＳＷ１と、コンパレータＣＰ１により遅延回路４を構成する。
イネーブル端子３からのイネーブル信号は電流源回路ＩＧ１とスイッチＳＷ１に供給される。
電流源回路ＩＧ１は、イネーブル信号がＨレベルで電流を流し、イネーブル信号がＬレベルで電流をオフする回路とされている。
またスイッチＳＷ１は、イネーブル信号がＨレベルでオフ、Ｌレベルでオンするスイッチとされる。このようなスイッチＳＷ１は、例えばイネーブル信号を論理反転するインバータと、このインバータ出力がゲートに印加されるＮチャンネルＦＥＴなどで構成することができる。またＰチャンネルＦＥＴを用いても良い。
【００２８】
図４（ｂ）には、イネーブル端子３に入力されるイネーブル信号と、コンパレータＣＰ１の入力と、コンパレータＣＰ１の出力を示している。
イネーブル端子３に入力されるイネーブル信号が、時点ｔ１０で起動レベルになったとする。この場合、スイッチＳＷ１はオフとなり、電流源回路ＩＧ１が電流オンとされて、コンデンサＣ２０は充電されていく。
これによって図示のようにコンパレータＣＰ１の入力電位が徐々に上昇していき、入力電位がコンパレータＣＰ１の比較閾値Ｖｔｈ２を越えた時間ｔｄ後の時点ｔ１１で、コンパレータＣＰ１の出力がＨレベルとなる。
つまりイネーブル信号の起動レベルタイミングは遅延時間ｔｄ後にＩＣ１の内部で検知されることになる。
【００２９】
また、時点ｔ１２に、イネーブル端子３に入力されるイネーブル信号が停止レベルになったとする。この場合、電流源回路ＩＧ１が電流供給を停止するとともに、スイッチＳＷ１がオンとなり、このためコンデンサＣ２０の電荷が放電される。そしてコンパレータＣＰ１の入力電位が比較閾値Ｖｔｈ２を下まわった時点でコンパレータＣＰ１の出力はＬレベルとなる。放電時定数の設定により、放電が急速に行われるようにしておくことで、コンパレータＣＰ１の出力がＬレベルに立ち下がるのは、時点ｔ１２の直後の時点ｔ１２’となる。これによりイネーブル信号の停止レベルタイミングは殆ど遅延無く、ＩＣ１の内部で検知される。
【００３０】
即ち、この図４（ａ）の回路の場合、コンデンサＣ２０に対する充電時定数と放電時定数を適切に設定し、イネーブル信号の停止レベルタイミングの遅延時間と起動レベルタイミングの遅延時間を調整することで、図２（ｂ）に示した動作が実現できることになる。
【００３１】
［第２の実施の形態］
第２の実施の形態を図５で説明する。この図５の例は、保護回路をＩＣ１に内蔵した例である。
入力電源電圧ラインがＩＣ１のＶｃｃ端子２に接続され、ＩＣ１は、内部の抵抗Ｒ１を介して電源電圧Ｖｃｃを得る。
また入力電源電圧ラインは例えば抵抗Ｒ２を介してイネーブル端子３に接続され、電源電圧Ｖｃｃに基づくイネーブル信号が入力される構成とされる。なお、必ずしもイネーブル信号は、電源電圧Ｖｃｃを直接利用するものでなく、電源電圧Ｖｃｃオン時に他の制御回路系から起動レベルが供給されるものとしてもよい。
そしてこの場合、トランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ５，Ｒ６から成る保護回路と、遅延回路４がＩＣ１の内部回路として設けられている。
【００３２】
保護回路及び遅延回路４の動作は、上述した第１の実施の形態と同様であるため、重複説明を避けるが、この構成によっても、第１の実施の形態と同様の効果が得られる。
また、この場合は、外付け回路としての保護回路を不要とし、マウント基板上の構成を簡略化できるという利点も得られる。
【００３３】
［第３の実施の形態］
第３の実施の形態を図６に示す。これは、保護回路及び遅延回路をＩＣ１の外付け回路とした例である。
保護回路については図１の場合と同様に、トランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ５，Ｒ６として構成される。
この場合、さらにコンデンサＣ１，抵抗Ｒ３から成る積分回路２０、コンデンサＣ２，抵抗Ｒ４から成る積分回路２１、コンデンサＣ３による積分回路２２が、図のように接続される。これらの積分回路２０，２１，２２は、イネーブル信号についての遅延回路として機能する。
【００３４】
積分回路２０は、過電流入力が或る程度の時間、継続した場合に、トランジスタＱ１をオンさせる機能を持つ。つまり、トランジスタＱ１に対してベース電流を積分して与え、瞬間的な大電流にトランジスタＱ１が反応しすぎないようにすることで、例えば二次不良以外の理由による大電流入力時に誤動作が発生させないようにする。
積分回路２１は、その時定数により、トランジスタＱ１のオンタイミングから、トランジスタＱ２のオンタイミングまでの時間を設定するものとなる。
積分回路２２は、イネーブル端子３の端子電圧、つまりイネーブル信号について積分を行い、ＩＣ１の内部でのイネーブル信号レベルとしての起動レベル、停止レベルの検知タイミングを調整する。
【００３５】
つまりこの構成の場合、積分回路２０，２１，２２の時定数設定により、外付け回路として所望のイネーブル信号レベルタイミングを調整し、上述の実施の形態１，２と同様の効果を得るようにするものである。
なお、この例では積分回路２０，２１，２２を備えるものとしているが、このうちの１つ又は２つの積分回路を設けるのみでもよい。
【００３６】
［第４の実施の形態］
次に、第４の実施の形態を図７で説明する。これは、例えば図１，図５のように遅延回路４をＩＣ１の内部回路として設ける場合に適用できる例である。
図７（ａ）（ｂ）は、遅延回路４としての回路構成例である。先に、図３，図４で遅延回路４の構成例を示したが、図７（ａ）（ｂ）は図３，図４の遅延回路４の構成の変形例と考えることができる。
【００３７】
まず図７（ａ）の構成を説明する。これは図３（ａ）の構成に、スイッチＳａ，Ｓｂ、抵抗Ｒ１０，Ｒ１１を加えたものである。
即ち図３（ａ）では、ＣＭＯＳインバータの出力側に、コンデンサＣ１０の放電時定数を設定するための抵抗Ｒ１０を備えることとしていたが、図７（ａ）では、放電時定数Ｗ設定する抵抗として抵抗Ｒ１０，Ｒ１１を配し、スイッチＳａ，Ｓｂにより、抵抗Ｒ１０，Ｒ１１の一方を選択できるようにしたものである。
例えばスイッチＳａがオン、スイッチＳｂがオフとされる場合は、コンデンサＣ１０と抵抗Ｒ１０により放電時定数が決まる。
またスイッチＳａがオフ、スイッチＳｂがオンとされる場合は、コンデンサＣ１０と抵抗Ｒ１１により放電時定数が決まる。
つまりスイッチＳａ，Ｓｂにより、放電時定数が選択できるものとなる。上述した図３の説明からわかるようにコンデンサＣ２の放電時の電圧下降カーブが変われば、イネーブル信号の起動レベルの立ち上がりタイミングについての遅延時間ｔｄが変わることになる。
【００３８】
スイッチＳａ，Ｓｂは、それぞれ遅延調整信号によってオン／オフされる。遅延調整信号は、例えばＩＣ１の外部から与えても良いし、ＩＣ１に設けられたトリミングスイッチで決まるものでもよい。
つまりこの構成例では、遅延調整信号を与えることで、遅延時間ｔｄを選択できるものとなる。
図２で説明したように、イネーブル信号の起動レベルタイミングに与える遅延時間により、二次不良時に、発熱を或る範囲で維持できる。
その際、イネーブル信号の停止レベルタイミングに与える遅延時間と、起動レベルタイミングに与える遅延時間の差が大きいほど、ＩＣ１が動作停止する期間が長くなり、発熱がより抑えられる。
ここで、ＩＣ１がマウントされる機器や機器内の回路部によっては、さほどの高温に成らなければよいというものや、発熱をかなり厳しく抑えることが要求されるものなど多様である。
そのため、このようにイネーブル信号の起動レベルタイミングに与える遅延時間を可変設定できるようにしておくことで、多様な機器や回路部に柔軟に対応できるものとなる。
【００３９】
次に図７（ｂ）の遅延回路４の構成を説明する。
これは、図４（ａ）が１つの電流源回路ＩＧ１を用いたところを、２つの電流源回路ＩＧ１、ＩＧ２を備え、またそれぞれの電流源回路ＩＧ１、ＩＧ２を選択するスイッチＳａ，Ｓｂを備えた構成である。
上記図７（ａ）と同様に、スイッチＳａ，Ｓｂは、遅延調整信号によりオン／オフされる。
電流源回路ＩＧ１、ＩＧ２は、それぞれ供給電流量が異なる回路とされる。
基本的な動作は図４と同様であるが、スイッチＳａがオンとされて電流源回路ＩＧ１が選択されている場合と、スイッチＳｂがオンとされて電流源回路ＩＧ２が選択されている場合とでは、イネーブル端子３に起動レベルのイネーブル信号が与えられたときのコンデンサＣ２０の充電による、コンパレータＣＰ１の入力電位の上昇カーブが異なるものとなる。つまり、図４（ｂ）に示した遅延時間ｔｄが変化する。
即ちこの場合も、遅延調整信号によって、イネーブル信号の起動レベルタイミングの遅延時間ｔｄを可変設定できるものとなり、各種の機器や回路部への柔軟な対応が可能となる。
【００４０】
なお、この図７（ａ）（ｂ）では、遅延時間ｔｄを２段階で選択できる例を述べたが、３段階以上に選択可能とすることも当然に想定される。
【００４１】
以上、本発明の実施の形態について説明してきたが、本発明は、ＩＣの種別や機能に関わらず、イネーブル信号が起動レベルとなることで起動され、イネーブル信号が停止レベルとなることで動作が停止されるＩＣを含む電子回路として、広く適用できるものである。
また、各実施の形態では、イネーブル信号についての遅延回路構成を設けるものとしたが、遅延回路構成を設けず、ＩＣの内部又は外部に保護回路を設ける構成も、本発明に含まれる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施の形態の構成の説明図である。
【図２】実施の形態の動作の説明図である。
【図３】実施の形態の遅延回路例の説明図である。
【図４】実施の形態の遅延回路例の説明図である。
【図５】第２の実施の形態の構成の説明図である。
【図６】第３の実施の形態の構成の説明図である。
【図７】第４の実施の形態の遅延回路例の説明図である。
【符号の説明】
【００４３】
１  ＩＣ、２  Ｖｃｃ端子、３  イネーブル端子、４  遅延回路、Ｑ１，Ｑ２  トランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６  抵抗、Ｃ１，Ｃ２，Ｃ３，Ｃ１０，Ｃ２０  コンデンサ
【図１】
2009118655.tif 000003
【図２】
2009118655.tif 000004
【図３】
2009118655.tif 000005
【図４】
2009118655.tif 000006
【図５】
2009118655.tif 000007
【図６】
2009118655.tif 000008
【図７】
2009118655.tif 000009