(57)【要約】【課題】バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ合金膜を導電性酸化膜に対し直接且つ確実に接触することだけでなく、Ａｌ合金膜に対し、比較的低い熱処理温度を適用した場合でも、電気抵抗率を低減でき、且つ導電性酸化膜と直接接触したときの接触電気抵抗も低減でき、更には優れた耐熱性と耐食性を達成することのできる技術を提供する。【解決手段】Ａｌ合金膜の上に導電性酸化膜が直接接触する構成を備えた表示装置において、該Ａｌ合金膜が、Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有するように調整する。【選択図】なし【特許請求の範囲】
【請求項１】
Ａｌ合金膜の上に導電性酸化膜が直接接触する構成を備えた表示装置であって、
該Ａｌ合金膜は、Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有することを特徴とする表示装置。
【請求項２】
前記Ａｌ合金膜は、更に、他の元素として、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５〜０．５原子％含有するものである請求項１に記載の表示装置。
【請求項３】
前記Ａｌ合金膜が、薄膜トランジスタの構成部材である請求項１または２に記載の表示装置。
【請求項４】
前記Ａｌ合金膜が、前記表示装置の走査線の構成部材である請求項１または２に記載の表示装置。
【請求項５】
前記Ａｌ合金膜が、薄膜トランジスタのドレイン電極の構成部材である請求項１〜３のいずれかに記載の表示装置。
【請求項６】
前記Ａｌ合金膜を形成するためのスパッタリングターゲットであって、
Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有することを特徴とするスパッタリングターゲット。
【請求項７】
更に、他の元素として、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５〜０．５原子％含有する請求項６に記載のスパッタリングターゲット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイなどに使用される表示装置、および該表示装置に用いられるＡｌ合金膜を形成するためのスパッタリングターゲットに関するものである。
【背景技術】
【０００２】
小型の携帯電話から、３０インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置（液晶表示デバイス）は、画素の駆動方法によって、単純マトリクス型液晶表示装置とアクティブマトリクス型液晶表示装置とに分けられる。このうちスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと呼ぶ。）を有するアクティブマトリクス型液晶表示装置は、高精度の画質を実現でき、高速の画像などにも対応できるため、汎用されている。
【０００３】
図１を参照しながら、アクティブマトリクス型液晶表示装置に適用される代表的な液晶ディスプレイの構成および動作原理を説明する。ここでは、活性半導体膜として水素化アモルファスシリコンを用いたＴＦＴ基板（以下、アモルファスシリコンＴＦＴ基板と呼ぶ場合がある。）の例を代表的に説明するが、これに限定されず、ポリシリコンを用いたＴＦＴ基板（以下、ポリシリコンＴＦＴ基板と呼ぶ場合がある。）であっても良い。
【０００４】
図１に示すように、液晶ディスプレイ１００は、ＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板２と、ＴＦＴ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３とを備えている。
【０００５】
ＴＦＴ基板１は、絶縁性のガラス基板１ａ上に配置されたＴＦＴ４、透明画素電極５、走査線や信号線を含む配線部６を有している。透明画素電極５は、酸化インジウム（Ｉｎ2Ｏ3）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム・錫（ＩＴＯ）膜などの導電性酸化膜から形成されている。ＴＦＴ基板１は、ＴＡＢテープ１２を介して連結されたドライバ回路１３及び制御回路１４によって駆動される。
【０００６】
対向基板２は、ＴＦＴ基板１側に、絶縁性のガラス基板１ｂの全面に形成された共通電極７と、透明画素電極５に対向する位置に配置されたカラーフィルタ８と、ＴＦＴ基板１上のＴＦＴ４および配線部６に対向する位置に配置された遮光膜９とを有している。対向基板２は、液晶層３に含まれる液晶分子（不図示）を所定の向きに配向させるための配向膜１１を更に有している。
【０００７】
ＴＦＴ基板１および対向基板２の外側（液晶層３側とは反対側）には、それぞれ、偏光板１０ａ，１０ｂが配置されている。
【０００８】
液晶ディスプレイ１００は、対向電極２と透明画素電極５との間に形成される電界によって液晶層３における液晶分子の配向方向が制御され、液晶層３を通過する光が変調される。これにより、対向基板２を透過する光の透過量が制御されて画像が表示される。
【０００９】
次に、図２を参照しながら、液晶ディスプレイに好適に用いられる従来のアモルファスシリコンＴＦＴ基板の構成および動作原理を詳しく説明する。図２は、図１中、Ａの要部拡大図である。
【００１０】
図２に示すように、ガラス基板１ａ上には、走査線（ゲート配線）２５が形成され、走査線２５の一部は、ＴＦＴのオン・オフを制御するゲート電極２６として機能する。ゲート電極２６を覆うようにしてゲート絶縁膜（シリコン窒化膜）２７が形成されている。ゲート絶縁膜２７を介して走査線２５と交差するように信号線（ソース−ドレイン配線）３４が形成され、信号線３４の一部は、ＴＦＴのソース電極２８として機能する。ゲート絶縁膜２７上に、アモルファスシリコンチャネル膜（活性半導体膜）、信号線（ソース−ドレイン配線）、層間絶縁シリコン窒化膜（保護膜）３０が順次形成されている。このタイプは一般にボトムゲート型とも呼ばれる。
【００１１】
アモルファスシリコンチャネル膜は、リン（Ｐ）がドープされていないイントリンシック層（ｉ層、ノンドーピング層とも呼ばれる。）と、Ｐがドープされたドープト層（ｎ層）とから構成されている。ゲート絶縁膜２７上の画素領域には、例えばＩｎ2Ｏ3中にＳｎＯを含むＩＴＯ膜によって形成された透明画素電極５が配置されている。ＴＦＴのドレイン電極２９は、透明画素電極５に電気的に接続されている。
【００１２】
走査線２５を介してゲート電極２６にゲート電圧が供給されると、ＴＦＴ４はオン状態となり、予め信号線３４に供給された駆動電圧は、ソース電極２８から、ドレイン電極２９を介して透明画素電極５へ供給される。そして、透明画素電極５に所定レベルの駆動電圧が供給されると、上記図１で説明したように、透明画素電極５と対向電極２との間に電位差が生じる結果、液晶層３に含まれる液晶分子が配向して光変調が行われる。
【００１３】
ＴＦＴ基板１において、透明画素電極５に電気的に接続される信号線（画素電極用信号線）、ソース電極２８−ドレイン電極２９に電気的に接続されるソース−ドレイン配線３４、ゲート電極２６に電気的に接触される走査線２５は、電気抵抗率が低く、微細加工が容易であるなどの理由により、いずれも、純Ａｌ、またはＡｌ−ＮｄなどのＡｌ合金の薄膜（以下、背景技術の欄においてＡｌ系薄膜と呼ぶ。）から形成されており、その上およびその下には、図２に示すように、Ｍｏ，Ｃｒ，Ｔｉ，Ｗ等の高融点金属からなるバリアメタル層５１、５２、５３、５４が形成されている。
【００１４】
透明画素電極５に対し、バリアメタル層５４を介してＡｌ系薄膜を接続する理由は、Ａｌ系薄膜を透明画素電極５と直接接触すると接触電気抵抗（コンタクト抵抗）が上昇し、画面の表示品位が低下するからである。即ち、透明画素電極５に直接接触する配線を構成するＡｌは非常に酸化され易く、液晶ディスプレイの成膜過程で生じる酸素や成膜時に添加する酸素などにより、Ａｌ系薄膜と透明画素電極５との界面にＡｌ酸化物の絶縁層が生成するためである。また、透明画素電極５を構成するＩＴＯは導電性の金属酸化物であるが、上記のようにして生成したＡｌ酸化物層により、電気的なオーミック接続を行うことができない。
【００１５】
ところが、バリアメタル層を形成するためには、ゲート電極やソース電極、更にはドレイン電極の形成に必要な成膜用スパッタ装置に加えて、バリアメタル形成用の成膜チャンバーを余分に装備しなければならない。液晶ディスプレイの大量生産に伴って低コスト化が進むにつれて、バリアメタル層の形成に伴う製造コストの上昇や生産性の低下は軽視できなくなっている。
【００１６】
そこで、本出願人は、バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ合金膜と透明画素電極を直接かつ確実に接触し得る方法を開示している（特許文献１）。特許文献１では、合金成分として、Ａｕ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ、Ｓｒ、Ｇｅ、Ｓｍ、およびＢｉよりなる群から選ばれる少なくとも一種を０．１〜６原子％含むＡｌ合金を使用しており、これら合金成分の少なくとも一部を当該Ａｌ合金膜と透明画素電極との界面で析出物または濃化層として存在させることによって上記課題を解決している。
【００１７】
特許文献１において、例えばＡｌ−Ｎｉ系合金の場合、２５０℃で３０分熱処理した後の電気抵抗率は、Ａｌ−２原子％Ｎｉで３．８μΩ・ｃｍ、Ａｌ−４原子％Ｎｉで５．８μΩ・ｃｍ、Ａｌ−６原子％Ｎｉで６．５μΩ・ｃｍと、低い。このように電気抵抗率が低く抑えられたＡｌ合金膜を用いれば、表示装置の消費電力を少なくできるため、非常に有用である。また、電極部分の電気抵抗率が下がると、電気抵抗と電気容量の積によって決まる時定数も小さくなるので、表示パネルを大型化する場合でも高度の表示品位を保つことが可能となる。
【００１８】
しかしながら、上記Ａｌ−Ｎｉ系合金の耐熱温度は、いずれも、おおむね、１５０〜２００℃と低い。
【００１９】
そこで、特許文献２には、薄膜トランジスタと透明画素電極を有し、特定の合金成分を含有するＡｌ合金膜と導電性酸化膜が、高融点金属を介さずに直接接触され、その接触界面にＡｌ合金成分の一部または全部が析出もしくは濃化して存在する薄膜トランジスタ基板が開示されている。前記Ａｌ合金膜は、合金成分として、グループαに属する元素を０．１原子％以上６原子％以下、およびグループＸに属する元素を０．１原子％以上２．０原子％以下の範囲で含有するＡｌ−α−Ｘ合金からなることが記載されている。具体的には、グループαとして、Ｎｉ，Ａｇ，Ｚｎ，Ｃｕ，およびＧｅよりなる群から選択される少なくとも一種の元素、グループＸとして、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｌａ，Ｃｅ，Ｐｒ，Ｇｄ，Ｔｂ，Ｓｍ，Ｅｕ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＤｙよりなる群から選択される少なくとも一種の元素を含有するＡｌ合金膜を含む薄膜トランジスタ基板が記載されている。
【００２０】
この薄膜トランジスタ基板を用いると、バリアメタル層の省略が可能になると共に、工程数を増やすことなく、Ａｌ合金膜と導電性酸化膜からなる透明画素電極を直接且つ確実に接触することができるとされている。また、Ａｌ合金膜に対し、例えば、約１００℃以上３００℃以下の低い熱処理温度を適用した場合でも、電気抵抗率の低減と優れた耐熱性とを達成できるとされている。具体的には、例えば２５０℃×３０分といった低温の熱処理を採用した場合でも、ヒロックなどの欠陥を生じることなく、当該Ａｌ合金膜の電気抵抗率で７μΩ・ｃｍ以下を達成することができると記載されている。
【特許文献１】特開２００４−２１４６０６号公報
【特許文献２】特開２００６−２６１６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら最近は、歩留りの改善および生産性向上の観点から、表示装置を製造する際のプロセス温度は低温化する傾向にある。例えば、アモルファスシリコンＴＦＴのソース−ドレイン電極材料には、低い電気抵抗率と高い耐熱性とが求められており、その要求スペックは、これまでは、電気抵抗率で７μΩ・ｃｍ程度以下、耐熱温度で２５０℃程度とされている。この耐熱温度は、ソース−ドレイン電極に対し製造工程で加わる最高温度によって決まり、この最高温度は、電極上に保護膜として形成する絶縁膜の形成温度とされている。最近では、成膜技術の向上によって低温でも所望の絶縁膜を得ることが可能となり、特にソース−ドレイン電極上の保護膜では、２５０℃程度での成膜が一般的となっている。
【００２２】
こうした配線材料に要求されるスペックは、近年、益々厳しくなってきており、ドレイン電極と透明画素電極とを直接接触し得る配線材料（Ａｌ合金膜）として、耐熱温度は２５０℃レベルで、且つ、電気抵抗率は５．０μΩ・ｃｍ程度以下と、電気抵抗率が充分に低いものが求められている。また、近年では、Ａｌ合金膜と透明画素電極を直接接触したときの接触電気抵抗が、１０００Ω未満（特に、２００Ω未満）となることが望まれている。
【００２３】
しかしながら、このような低い電気抵抗率と低い接触電気抵抗と高い耐熱性とを兼ね備えた、透明画素電極と直接接触し得るＡｌ系の配線材料は、上記特許文献には開示されていない。
【００２４】
即ち、上記特許文献１に示されているように、Ａｌ−Ｎｉ系合金の耐熱温度は、おおむね１５０〜２００℃と低く、耐熱性に劣っていた。
【００２５】
また、Ａｌ−Ｎｉ系合金では、熱処理を２５０℃程度で行うと、導電経路を担うＮｉの金属間化合物の析出が不十分になるため、接触電気抵抗が高くなる。そこで接触電気抵抗を低くするには、導電経路を担うＮｉの金属間化合物を析出させるために、合金中のＮｉ濃度を高める必要がある。しかしＮｉ量を増加させると、Ａｌ合金膜自体の電気抵抗率が高くなり、５．０μΩ・ｃｍ程度以下の低い電気抵抗率を実現することは難しい。
【００２６】
このように従来のＡｌ−Ｎｉ合金などのＡｌ合金膜では、プロセス温度が２５０℃レベルに低くなると、以下に示すように、Ｎｉの金属間化合物の析出および結晶成長が十分進まないため、低い電気抵抗率が得られない。また、Ｎｉの金属間化合物の析出および結晶成長が十分に進まないことに加えて、Ａｌ合金膜表面にＮｉが濃化し難くなるため、接触電気抵抗の低減が困難となる。以下、この点について、詳しく説明する。
【００２７】
Ａｌ合金膜は、一般に、スパッタリング法によって形成されるが、この方法によれば、Ａｌ中に固溶限を超えて添加された合金成分は強制固溶状態で存在する。固溶状態の合金元素を含むＡｌ合金の電気抵抗率は、一般に純Ａｌよりも高い。これに対し、固溶限を超えて合金元素を含むＡｌ合金膜は、加熱すると合金成分が金属間化合物として粒界に析出し、更に加熱するとＡｌの再結晶が進み、Ａｌの結晶成長が起こる。このとき合金成分の金属間化合物の析出温度および結晶成長の温度は、合金元素によって異なるが、いずれにしても、合金成分（金属間化合物）の析出と結晶成長とによって、当該Ａｌ合金膜の電気抵抗率は低下するようになる。
【００２８】
加熱によって結晶成長が進むと膜内部の圧縮応力は大きくなるが、更に加熱して結晶成長が進むと、ついには耐え切れなくなり、応力緩和のため、Ａｌが膜表面に拡散してヒロックが生じる。合金化は、粒界に析出した金属間化合物によってＡｌの拡散を抑えてヒロックの発生を防止し、耐熱性を高めるという作用を有している。従来は、こうした現象を利用して合金成分の析出と結晶成長の進行を図り、Ａｌ合金膜の電気抵抗率の低減と高耐熱性との両立を図ってきた。
【００２９】
ところが、上記の様にプロセス温度が２５０℃レベルに低くなると、従来の合金成分では、金属間化合物の析出が十分に起こらず、その結果、結晶成長も進まなくなり、電気抵抗率が低減し難くなると考えられる。
【００３０】
また、プロセス温度を２５０℃レベルに下げると、金属間化合物の析出が十分に起こらず、結晶成長が進まなくなることに加え、Ａｌ合金膜のうち透明画素電極との界面近傍（成膜時のＡｌ表面近傍）にＮｉが濃化し難くなるため、導電経路が形成されず、Ａｌ合金膜と透明画素電極との間の接触電気抵抗を低減することが難しくなる。即ち、Ａｌ−Ｎｉ合金膜を加熱すると、Ａｌ合金膜中にＮｉの金属間化合物が析出するが、この化合物はＡｌ合金膜のうちガラス基板側に析出し易く、透明画素電極側には析出し難いことが分かった。そのためＡｌ合金膜のうち透明画素電極側にＮｉの金属間化合物が析出しないことにより、Ａｌ合金膜と透明画素電極との間の電気抵抗率が下がらず、接触電気抵抗を低減できないと考えられる。
【００３１】
ところで、Ａｌ合金膜の透明画素電極側に、導電経路を担うＮｉの金属間化合物を析出させるために、合金中のＮｉ濃度を高めると、ＮｉはＡｌに対して貴な元素であるため、アルカリ性の薬液に対する腐食が助長されるという問題も発生する。
【００３２】
上記では、液晶表示装置を代表的に取上げて説明したが、前述した課題は液晶表示装置に限定されず、アモルファスシリコンＴＦＴ基板に共通して見られる。また、上記課題は、ＴＦＴの半導体層として、アモルファスシリコン（非晶質Ｓｉ）のほか、ポリシリコン（多結晶Ｓｉ）を用いた場合にも見られる。
【００３３】
本発明はこの様な事情に着目してなされたものであって、その目的は、バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ合金膜の上に導電性酸化膜を直接且つ確実に接触することだけでなく、Ａｌ合金膜に比較的低い熱処理温度を適用した場合でも、Ａｌ合金膜自体の電気抵抗率を低減でき、且つＡｌ合金膜と導電性酸化膜を直接接触したときの接触電気抵抗も低減でき、更には優れた耐熱性と耐食性を達成することのできる技術を提供することにある。
【００３４】
具体的には、例えば２５０℃といった、比較的低温の熱処理条件を採用した場合でも、耐熱性が良好でヒロックなどの欠陥を生じることなく、耐食性も良好で、しかも電気抵抗率と接触電気抵抗が従来よりも一層低いＡｌ合金膜を備えた表示装置を提供することにある。また、当該表示装置の製造に有用なＡｌ合金膜形成用のスパッタリングターゲットを提供することにある。
【課題を解決するための手段】
【００３５】
上記課題を解決することのできた本発明の表示装置は、Ａｌ合金膜の上に導電性酸化膜が直接接触する構成を備えた表示装置において、該Ａｌ合金膜が、Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有している点に要旨を有する。
【００３６】
前記Ａｌ合金膜は、更に、他の元素として、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５〜０．５原子％含有していることが推奨される。前記Ａｌ合金膜は、例えば、薄膜トランジスタの構成部材であり、より具体的には、前記薄膜トランジスタのドレイン電極の構成部材である。また、前記Ａｌ合金膜は、例えば、上記表示装置の走査線の構成部材である。
【００３７】
本発明には、上記表示装置に用いる前記Ａｌ合金膜を形成するためのスパッタリングターゲットであって、Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有するスパッタリングターゲットも包含される。
【００３８】
上記スパッタリングターゲットには、更に、他の元素として、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５〜０．５原子％含有することが推奨される。
【発明の効果】
【００３９】
本発明によれば、バリアメタル層を介在させずに、Ａｌ合金膜と導電性酸化膜を直接接触することができ、且つ、約２５０℃といった比較的低い熱処理温度を適用した場合でも十分に低い電気抵抗率で、しかも導電性酸化膜との接触電気抵抗も低く、更には優れた耐熱性と耐食性も確保されたＡｌ合金膜を備えた表示装置を提供することができる。特に本発明では、Ａｌ合金膜に含有させるＮｉ量を従来に比べて少なくしても、接触電気抵抗を低減できるため、Ａｌ合金膜自体の電気抵抗率を一層低減でき、また耐食性も良好となる。
【００４０】
なお、上記の熱処理温度とは、例えばＴＦＴ（薄膜トランジスタ）アレイの製造工程で最も高温となる熱処理温度を指し、一般的な表示装置の製造工程においては、各種薄膜形成のためのＣＶＤ成膜時の基板の加熱温度や、保護膜を熱硬化させる際の熱処理炉の温度などを意味する。
【００４１】
本発明の表示装置に用いるＡｌ合金膜を、例えば、ドレイン電極の構成部材として適用すれば、図２に示すバリアメタル層５４を省略することができる。また、本発明の表示装置に用いるＡｌ合金膜を、例えば、走査線の構成部材として適用すれば、図２に示すバリアメタル層５１、５２を省略することができる。
【００４２】
本発明によれば、生産性に優れ、安価で且つ高性能の表示装置が得られる。
【発明を実施するための最良の形態】
【００４３】
本発明者は、表示装置を構成する導電性酸化膜からなる透明画素電極や、薄膜トランジスタのソース、ドレイン、ゲートといった各電極と直接接触することができ、しかも、約２５０℃といった比較的低い熱処理を施した場合でも十分に低い電気抵抗率と低い接触電気抵抗と優れた耐熱性と耐食性を兼ね備えた新規な配線材料を有する表示装置を提供するため、鋭意検討してきた。
【００４４】
その結果、従来からＡｌ合金膜として用いられているＡｌ−Ｎｉ合金に、Ｉｎおよび／またはＳｎを含有させれば、熱処理を２５０℃レベルの比較的低温で行ってもＡｌ合金膜における導電性酸化膜との界面にＮｉの金属間化合物を多く析出させることができるため、Ａｌ合金膜に含有させるＮｉ量を従来より低減してもＡｌ合金膜と導電性酸化膜との接触電気抵抗を低減することができること、また、Ｎｉ量を低減することにより、Ａｌ合金膜自体の電気抵抗率を低減でき、しかも耐食性の劣化も抑制できることを見出し、本発明を完成した。
【００４５】
本発明の概略は次の通りである。即ち、本発明によれば、表示装置を構成する導電性酸化膜と直接接触するようにＡｌ合金膜を設けるにあたり、該Ａｌ合金膜の合金成分としてＮｉを含有させると共に、Ｉｎおよび／またはＳｎを所定量含有させることによって、Ａｌ合金膜を形成した後のプロセスにおける熱処理を２５０℃レベルの比較的低温で行っても、Ａｌ合金膜自体の電気抵抗率を低くでき、しかも表示装置を構成する導電性酸化膜からなる透明画素電極や、薄膜トランジスタのソース、ドレイン、ゲートといった各電極との接触電気抵抗を低く抑えることができる。
【００４６】
また、本発明によれば、Ａｌ合金膜の合金成分として、Ｎｉの他にＩｎおよび／またはＳｎを含有させているため、Ｎｉ量を増大させなくても低い電気抵抗率を実現できる。そのためＮｉ量の増加に伴う耐食性の劣化も防止できる。
【００４７】
更に、本発明によれば、Ａｌ合金膜中に耐熱性向上元素として、Ｎｄ，Ｇｄ，Ｌａ，Ｙの少なくとも一種を更に所定量含有させることによって、２２０℃〜３００℃程度で加熱処理を行ってもヒロック等を生じることのない優れた耐熱性を確保できる。
【００４８】
以上のように、本発明によれば、導電性酸化膜と直接接触することができ、しかも充分に低い電気抵抗率と充分に低い接触電気抵抗を有し、且つ十分に高い耐熱性と良好な耐食性を兼ね備えたＡｌ合金膜を備えた表示装置を提供することができる。
【００４９】
まず、本発明の表示装置を構成するＡｌ合金膜について説明する。本発明で用いるＡｌ合金膜は、合金成分として０．０５〜２．０原子％のＮｉと、合計で０．０５〜１．０原子％のＩｎおよび／またはＳｎを含有する。
【００５０】
Ｎｉは、Ａｌ合金膜と導電性酸化膜との接触電気抵抗を低減するのに有効に作用する元素である。Ａｌ合金膜にＮｉを含有させることによって、Ａｌ合金膜の導電性酸化膜側にＮｉの金属間化合物が析出するため、Ａｌ合金膜と導電性酸化膜との間に導電経路が形成され、その結果、導電性酸化膜との接触電気抵抗が低下する。
【００５１】
しかしＮｉ量が０．０５原子％未満では、Ｎｉ量不足となり、後述するようにＡｌ合金膜にＩｎやＳｎを所定量含有させても接触電気抵抗を低減することができない。従って本発明では、Ｎｉ量は０．０５原子％以上とする。Ｎｉ量は、好ましくは０．０７原子％以上、より好ましくは０．１原子％以上とする。
【００５２】
上記接触電気抵抗を低減するには、Ｎｉをできるだけ含有させることが望ましいが、Ｎｉを過剰に含有させると、Ａｌ合金膜自体の電気抵抗率が高くなり過ぎる。また、Ｎｉ量が多くなると、ＮｉはＡｌに対して貴な元素であるため、アルカリ性の薬液（例えば、パターニング時に用いる現像液等）に対する腐食が助長される。従って本発明では、Ｎｉ量は２．０原子％以下とする。Ｎｉ量は、好ましくは１．５原子％以下、より好ましくは１．０原子％以下、更に好ましくは０．５原子％以下とする。
【００５３】
ところが、本発明者らが検討したところ、プロセス温度を２５０℃レベルに下げると、Ａｌ合金膜にＮｉを含有させるだけでは、Ａｌ合金膜の導電性酸化膜との接触電気抵抗を十分に低減できないことが分かった。プロセス温度を２５０℃レベルに下げると、Ｎｉの金属間化合物の析出が十分に起こらず、結晶成長が進まなくなることに加え、Ａｌ合金膜のうち導電性酸化膜との界面近傍（成膜時のＡｌ表面近傍）にＮｉが濃化し難くなるため、導電経路が形成されないからである。即ち、Ａｌ−Ｎｉ合金配線膜の場合は、膜厚が小さいため、通常のバルク材とは異なり、膜厚方向にＮｉの金属間化合物の析出に分布が発生し、この析出分布によってＡｌと導電性酸化膜との接触電気抵抗を十分に低減できないのである。
【００５４】
例えば、ＴＦＴ素子では、ガラス基板等の上にＡｌ合金膜を形成した後、この上に窒化シリコンなどの絶縁体膜を形成するために加熱する。このときＡｌ合金膜は、加熱時に熱履歴を受ける。そして本発明では、この絶縁体膜の一部を除去し、Ａｌ合金膜の表面に直接接触するようにＩＴＯ等の導電性酸化膜を形成する。
【００５５】
ところが、Ａｌ合金膜の表面に、バリアメタル層を介さずに導電性酸化膜を形成すると、Ａｌ合金膜の表面に絶縁性の緻密な酸化皮膜が形成され、Ａｌ合金膜と導電性酸化膜との接触電気抵抗が著しく高くなる。そこで本発明では、Ａｌ配線膜にＮｉを含有させることで、Ａｌ合金膜中にＮｉの金属間化合物やＮｉ自体の濃化層が生成し、Ａｌ合金膜の表面に絶縁性の緻密な絶縁皮膜が形成されるのを阻害する。しかしＡｌ合金膜におけるＮｉの析出分布を調べたところ、Ａｌ合金膜の導電性酸化膜側におけるＮｉ量は、Ａｌ合金膜の平均Ｎｉ濃度よりも下回っていることが判明した。これに対し、Ａｌ合金膜のガラス基板側におけるＮｉ量は、Ａｌ合金膜の平均Ｎｉ濃度よりも高くなっていることが判明した。このようにＡｌ合金膜中にＮｉの濃度分布が発生する理由は、Ａｌ合金膜は膜厚が小さいため、絶縁体膜を形成するために加熱したときに熱影響を大きく受け、Ｎｉがガラス基板側へ粒界拡散したと考えられる。
【００５６】
そこで本発明では、Ｎｉがガラス基板側へ粒界拡散するのを防止し、Ｎｉの金属間化合物の析出状態を均一にするために、Ａｌ合金膜に合金成分としてＩｎおよび／またはＳｎを含有させる。
【００５７】
ＩｎとＳｎは、２５０℃程度の温度域では、Ｎｉを含むＡｌ合金膜中に固溶せず、粒界に析出する元素である。また、ＩｎとＳｎは、Ｎｉとの親和力が強い元素である。そのためＮｉを含むＡｌ合金膜に、合金成分としてＩｎやＳｎを含有させると、粒界に析出したＩｎやＳｎが、Ｎｉをトラップし、Ｎｉ−ＩｎやＮｉ−Ｓｎ、或いはＮｉ−Ｉｎ−Ｓｎなどの金属間化合物を形成する。このようにＩｎやＳｎがＮｉを適宜トラップすることで、Ｎｉが例えばガラス基板側に拡散するのを防止でき、Ａｌ合金膜表面にもＮｉの金属間化合物を析出分布させることができる。その結果、Ａｌ合金膜と導電性酸化膜との接触電気抵抗が低減する。
【００５８】
本発明では、上記範囲のＮｉを含有するＡｌ合金膜に対し、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有する。ＩｎやＳｎの合計量が０．０５原子％未満では、Ａｌ合金膜の表面にＮｉを析出分布させる効果が十分に発揮されず、導電性酸化膜との接触電気抵抗を低減できない。従って本発明では、Ａｌ合金膜に、Ｉｎおよび／またはＳｎを合計で０．０５原子％以上含有させる。Ｉｎおよび／またはＳｎの合計量は、好ましくは０．１原子％以上であり、より好ましくは０．３原子％以上である。しかしＩｎやＳｎを過剰に含有させると、例えば、リソグラフィー工程で膜剥離が発生し、実用化できない。従って本発明では、Ｉｎおよび／またはＳｎの合計量は、１．０原子％以下とする。Ｉｎおよび／またはＳｎの合計量は、好ましくは０．９原子％以下であり、より好ましくは０．８原子％以下である。
【００５９】
上述したように、Ａｌ合金膜の組成を３元系または４元系（Ａｌ−Ｎｉ−Ｉｎ／Ｓｎ合金）とすることで、低い電気抵抗率と低い接触電気抵抗を有し、耐食性の劣化も防止することができるが、このＡｌ合金膜の耐熱温度は、約１５０℃程度と低くなる。そのため約２５０℃に加熱すると、Ａｌ合金膜に表面荒れが発生する。従って、上記Ａｌ合金膜を備えた表示装置を実用化するにあたっては、Ａｌ合金膜の耐熱性を高める必要がある。
【００６０】
そこで本発明では、Ａｌ合金膜の耐熱性を高めるために、上記３元系または４元系の合金組成に対して、更に、他の元素として、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５〜０．５原子％含有させることが好ましい。
【００６１】
Ｎｄ、Ｇｄ、ＬａおよびＹは、Ａｌ合金膜の接触電気抵抗を高めたり、耐食性を劣化させることなく、Ａｌ合金膜の耐熱性を一段と高めるのに作用する元素であり、Ａｌ合金膜を２５０℃程度で熱処理しても該Ａｌ合金膜の表面にヒロックが形成されるのを防止する元素である。
【００６２】
こうした効果を有効に発揮させるには、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５原子％以上含有させることが好ましい。より好ましくは、合計で０．１原子％以上とする。
【００６３】
しかし過剰に含有させると、Ａｌ合金膜自体の電気抵抗率が高くなるため、合計含有量の上限は０．５原子％とする。より好ましくは０．３原子％以下であり、更に好ましくは０．２原子％以下である。
【００６４】
Ｎｄ、Ｇｄ、Ｌａ、Ｙは、夫々単独で添加しても良いし、任意に選ばれる２種以上を添加してもよい。
【００６５】
本発明に用いられるＡｌ合金膜は、前述した合金元素（Ｎｉ、Ｉｎ、Ｓｎ、Ｎｄ、Ｇｄ、Ｌａ、Ｙ）のほか、上記以外の耐熱性向上元素（例えば、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｃｅ，Ｐｒ，Ｔｂ，Ｓｍ，Ｅｕ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＤｙよりなる群から選択される少なくとも一種、Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，およびＷよりなる群から選択される少なくとも一種の元素）を含有してもよい。これらの合金元素を更に添加しても、本発明の作用効果が得られることを、別途実験を行なって確認をしている。
【００６６】
以下、図面を参照しながら、本発明に係るＴＦＴ基板の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板（実施形態１）またはポリシリコンＴＦＴ基板（実施形態２）を備えた液晶表示装置を代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。なお、本発明に用いられるＡｌ合金膜は、例えば、反射型液晶表示装置等の反射電極を作製するための材料、或いは外部への信号入出力のために使用されるＴＡＢ（タブ）接続電極を作製するための材料にも同様に適用できることを実験により確認している。
【００６７】
（実施形態１）
図３を参照しながら、アモルファスシリコンＴＦＴ基板の実施形態を詳細に説明する。図３は、本発明に係るボトムゲート型のＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。図３には、従来のＴＦＴ基板を示す前述した図２と同じ参照番号を付している。
【００６８】
図２と図３とを対比すると明らかなように、従来のＴＦＴ基板では、図２に示すように、走査線２５の上、ゲート電極２６の上、ソース−ドレイン配線３４の上または下に、それぞれ、バリアメタル層５１、５２、５４、５３が形成されているのに対し、本実施形態１のＴＦＴ基板では、バリアメタル層５１、５２、５４を省略することができる。すなわち、本実施形態１によれば、従来のようにバリアメタル層を介在させることなく、ＴＦＴのソース−ドレイン電極２９に用いられる配線材料を透明画素電極５と直接接触することができ、これによっても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる（後記する実施例を参照）。
【００６９】
なお、本発明に用いられる配線材料は、本実施形態１のように、ソース−ドレイン電極およびゲート電極の配線材料に適用される他、ソース−ドレイン電極の配線材料に適用することもでき、これにより、バリアメタル層５４を省略することができる。また、上記の配線材料をゲート電極の配線材料に適用すれば、バリアメタル層５１、５２を省略することができる。これらの実施形態においても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できることを確認している。
【００７０】
次に、図４から図１１を参照しながら、図３に示す本発明に係るアモルファスシリコンＴＦＴ基板の製造方法の一例を説明する。ここでは、ソース−ドレイン電極、ゲート電極およびその配線に用いられる材料として、Ａｌ合金（具体的には、Ａｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金）を使用している。薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンＴＦＴである。図４から図１１には、図３と同じ参照符号を付している。
【００７１】
まず、ガラス基板（透明基板）１ａに、スパッタリング法で厚さ２００ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金を成膜する。スパッタリングの成膜温度は、１００℃とした。この膜をパターニングすることにより、ゲート電極２６および走査線２５を形成する（図４を参照）。このとき、後記する図５において、ゲート絶縁膜２７のカバレッジが良くなる様に、上記積層薄膜の周縁を約３０°〜４０°のテーパー状にエッチングしておくのがよい。
【００７２】
次いで、図５に示すように、例えばプラズマＣＶＤ法などの方法を用いて、厚さ約３００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）でゲート絶縁膜２７を形成する。プラズマＣＶＤ法の成膜温度は、約２５０℃とした。続いて、例えばプラズマＣＶＤ法などの方法を用いて、ゲート絶縁膜２７の上に、厚さ５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）５５および厚さ３００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を成膜する。
【００７３】
続いて、ゲート電極２６をマスクとする裏面露光により、図６に示すように窒化シリコン膜（ＳｉＮｘ）をパターニングし、チャネル保護膜を形成する。更にその上に、リンをドーピングした厚さ５０ｎｍ程度のｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６を成膜した後、図７に示すように、水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）５５およびｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６をパターニングする。
【００７４】
次に、その上に、スパッタリング法を用いて、厚さ５０ｎｍ程度のＭｏ膜５３と厚さ３００ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金膜２８，２９を成膜する。スパッタリングの成膜温度は、１００℃とした。次いで、図８に示す様にパターニングすることにより、信号線と一体のソース電極２８と、画素電極５に直接接触されるドレイン電極２９とが形成される。更に、ソース電極２８およびドレイン電極２９をマスクとして、チャネル保護膜（ＳｉＮｘ）上のｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６をドライエッチングして除去する。
【００７５】
次に、図９に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ３００ｎｍ程度の窒化シリコン膜３０を成膜し、保護膜を形成する。このときの成膜温度は、例えば２２０℃程度で行なわれる。次いで、窒化シリコン膜３０上にフォトレジスト層３１を形成した後、窒化シリコン膜３０をパターニングし、例えばドライエッチング等によって窒化シリコン膜３０にコンタクトホール３２を形成する。同時に、パネル端部のゲート電極上のＴＡＢとの接続に当たる部分にコンタクトホール（不図示）を形成する。
【００７６】
次に、例えば酸素プラズマによるアッシング工程を経た後、図１０に示すように、例えばアミン系等の剥離液を用いてフォトレジスト層３１を剥離する。最後に、例えば保管時間（８時間程度）の範囲内で、図１１に示すように、例えば厚さ４０ｎｍ程度のＩＴＯ膜を成膜し、ウェットエッチングによるパターニングを行うことによって透明画素電極５を形成する。同時に、パネル端部のゲート電極のＴＡＢとの接続部分に、ＴＡＢとのボンディングのためＩＴＯ膜をパターニングすると、ＴＦＴアレイ基板１が完成する。
【００７７】
このようにして作製されたＴＦＴ基板は、ドレイン電極２９と透明画素電極５とが直接コンタクトされており、またゲート電極２６とＴＡＢ接続用のＩＴＯ膜も直接コンタクトされている。
【００７８】
上記では、ガラス基板の上にＡｌ合金を成膜した場合について説明したが、本発明のＡｌ合金膜を成膜する対象はガラス基板に限定されず、例えば、絶縁膜、活性半導体膜［例えば、非晶質Ｓｉ層（アモルファスシリコン層）や多結晶Ｓｉ層（ポリシリコン層）など］であってもよいし、バリアメタル層（例えば、Ｍｏ膜やＷ膜など）であってもよい。また、上記では、透明画素電極５として、ＩＴＯ膜を用いたが、ＩＺＯ膜（ＩｎＯｘ−ＺｎＯｘ系導電性酸化膜）を用いてもよい。
【００７９】
このようにして得られるＴＦＴ基板を使用し、例えば、以下に記載の方法によって、前述した図１に示す液晶表示装置を完成させる。
【００８０】
まず、上記のようにして作製したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。
【００８１】
一方、対向基板２は、ガラス基板上に、例えばクロム（Ｃｒ）をマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電性膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。
【００８２】
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面とを夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。
【００８３】
このようにして得られる空セルを真空中に置き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板１０を貼り付けて液晶ディスプレイを完成させる。
【００８４】
次に、図１に示したように、液晶表示装置を駆動するドライバ回路１３を液晶ディスプレイに電気的に接続し、液晶ディスプレイの側部あるいは裏面部に配置する。そして、液晶ディスプレイの表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって液晶ディスプレイを保持し、液晶表示装置を完成させる。
【００８５】
（実施形態２）
図１２を参照しながら、ポリシリコンＴＦＴ基板の実施形態を詳細に説明する。図１２は、本発明に係るトップゲート型のＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。図１２では、従来のＴＦＴ基板を示す前述した図２と同じ参照番号を付している。
【００８６】
本実施形態２は、活性半導体膜として、アモルファスシリコンの代わりにポリシリコンを用いた点、ボトムゲート型ではなくトップゲート型のＴＦＴ基板を用いた点において、前述した実施形態１と、主に相違している。詳細には、図１２に示す本実施形態２のポリシリコンＴＦＴ基板では、活性半導体膜は、リンがドープされていないポリシリコン膜（ｐｏｌｙ−Ｓｉ）とリン（Ｐ）もしくはヒ素（Ａｓ）がイオン注入されたポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）とから形成されている点で、前述した図３に示すアモルファスシリコンＴＦＴ基板と相違する。また、信号線は、層間絶縁膜（ＳｉＯｘ）を介して走査線と交差するように形成されている。
【００８７】
本実施形態２によれば、バリアメタル層５４を省略することができる。すなわち、従来のようにバリアメタル層を介在させることなく、ＴＦＴのソース−ドレイン電極２９に用いられる配線材料を透明画素電極５と直接接触することができ、これによっても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できることを実験によって確認している。
【００８８】
本実施形態２において、上記の合金をゲート電極の配線材料に適用すれば、バリアメタル層５１、５２を省略することができる。また、上記の合金をソース−ドレイン電極およびゲート電極の配線材料に適用すれば、バリアメタル層５１、５２、５４を省略することができる。これらにおいても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できることを確認している。
【００８９】
次に、図１３から図１９を参照しながら、図１２に示す本発明に係るポリシリコンＴＦＴ基板の製造方法の一例を説明する。ここでは、ソース−ドレイン電極ならびにその配線材料として、Ａｌ合金（具体的には、Ａｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金）を使用している。薄膜トランジスタは、ポリシリコン膜（ｐｏｌｙ−Ｓｉ）を半導体層として用いたポリシリコンＴＦＴである。図１３から図１９には、図１２と同じ参照符号を付している。
【００９０】
まず、ガラス基板１ａ上に、例えばプラズマＣＶＤ法などにより、基板温度約３００℃程度で、厚さ５０ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）、厚さ１００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）、および厚さ約５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）を成膜する。次に、水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）をポリシリコン化するため、熱処理（約４７０℃で１時間程度）およびレーザーアニールを行う。脱水素処理を行った後、例えばエキシマレーザアニール装置を用いて、エネルギー約２３０ｍＪ／ｃｍ2程度のレーザーを水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）に照射することにより、厚さが約０．３μｍ程度のポリシリコン膜（ｐｏｌｙ−Ｓｉ）を得る（図１３）。
【００９１】
次いで、図１４に示すように、プラズマエッチング等によってポリシリコン膜（ｐｏｌｙ−Ｓｉ）をパターニングする。次に、図１５に示すように、厚さが約１００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を成膜し、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７の上に、スパッタリング等によって、厚さ約２００ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金膜２６および厚さ約５０ｎｍ程度のＭｏ膜５２を積層した後、プラズマエッチング等の方法でパターニングする。これにより、走査線と一体のゲート電極２６が形成される。
【００９２】
続いて、図１６に示すように、フォトレジスト３１でマスクを形成し、例えばイオン注入装置などにより、例えばリンを５０ｋｅＶ程度で１×１０15個／ｃｍ2程度ドーピングし、ポリシリコン膜（ｐｏｌｙ−Ｓｉ）の一部にｎ+型ポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）を形成する。次に、フォトレジスト３１を剥離し、例えば５００℃程度で熱処理することによってリンを拡散させる。
【００９３】
次いで、図１７に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ５００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を基板温度約２５０℃程度で成膜し、層間絶縁膜を形成した後、同様にフォトレジストによってパターニングしたマスクを用いて層間絶縁膜（ＳｉＯｘ）とゲート絶縁膜２７の酸化シリコン膜をドライエッチングし、コンタクトホールを形成する。スパッタリングにより、厚さ５０ｎｍ程度のＭｏ膜５３と厚さ４５０ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金膜２８，２９を成膜した後、パターニングすることによって、信号線に一体のソース電極２８およびドレイン電極２９を形成する。その結果、ソース電極２８とドレイン電極２９は、各々コンタクトホールを介してｎ+型ポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）にコンタクトされる。
【００９４】
次いで、図１８に示すように、プラズマＣＶＤ装置などにより、厚さ５００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を基板温度２２０℃程度で成膜し、層間絶縁膜を形成する。層間絶縁膜の上にフォトレジスト層３１を形成した後、窒化シリコン膜（ＳｉＮｘ）をパターニングし、例えばドライエッチングによって窒化シリコン膜（ＳｉＮｘ）にコンタクトホール３２を形成する。
【００９５】
次に、図１９に示すように、例えば酸素プラズマによるアッシング工程を経た後、前述した実施形態１と同様にしてアミン系の剥離液などを用いてフォトレジストを剥離してから、ＩＴＯ膜を成膜し、ウエットエッチングによるパターニングを行って透明画素電極５を形成する。
【００９６】
このようにして作製されたポリシリコンＴＦＴ基板では、ドレイン電極２９は透明画素電極５に直接コンタクトされている。ドレイン電極２９を構成するＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金膜と画素電極５との界面にはＮｉの金属間化合物が析出してＡｌ合金膜と画素電極との接触電気抵抗が低減されると共に、Ｎｉが拡散して単体で析出しているため、Ａｌの再結晶が促進され、Ａｌ合金膜自体の電気抵抗率も大幅に低減されるようになる。
【００９７】
次に、トランジスタの特性を安定させるため、例えば２２０℃程度で１時間程度熱処理すると、ポリシリコンＴＦＴアレイ基板が完成する。
【００９８】
第２の実施形態に係るＴＦＴ基板、および該ＴＦＴ基板を備えた液晶表示装置によれば、前述した第１の実施形態に係るＴＦＴ基板と同様の効果が得られる。また、第２の実施形態におけるＡｌ合金は、反射型液晶の反射電極として用いることもできる。
【００９９】
このようにして得られるＴＦＴアレイ基板を用い、前述した実施形態１のＴＦＴ基板と同様にして液晶表示装置を完成させる。
【実施例】
【０１００】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。なお、下記表中、「−」は、測定または評価できなかったことを意味する。
【０１０１】
表１、表２に示す種々の合金組成のＡｌ合金膜（残部は、不可避不純物）について、以下に示すように、Ａｌ合金膜の表面近傍におけるＮｉ量の分布［下記（４）］、Ａｌ合金膜自体の電気抵抗率［下記（５）］、およびＡｌ合金膜を透明画素電極に直接接触したときの接触電気抵抗率［下記（６）］を測定すると共に、Ａｌ合金膜を現像液でエッチングしたときのエッチングレートを測定して耐食性を評価し［下記（７）］、Ａｌ合金膜を加熱したときヒロック密度を測定して耐熱性を評価した［下記（８）］。また、リソグラフィー工程での外観検査も行った［下記（９）］。
【０１０２】
Ａｌ合金膜の諸特性は、次の手順で評価した。
（１）  透明画素電極の素材としては、酸化インジウムに１０質量％の酸化スズを加えた酸化インジウムスズ（ＩＴＯ）を用いた。
（２）  Ａｌ合金膜の形成条件は、成膜方法をＤＣスパッタ法、雰囲気ガスをアルゴン、圧力を３ｍＴｏｒｒ、厚さを３００ｎｍとした。
（３）  Ａｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【０１０３】
（４）  Ａｌ合金膜の表面近傍におけるＮｉ量の分布は、堀場製作所製「マーカス型高周波グロー放電発光表面分析装置（ＧＤ−ＯＥＳ、ＪＹ−５０００  ＲＦ）」を用い、ガス圧力を３００Ｐａ、電力を２０ｗ、周波数を５００Ｈｚ、デューティーサイクルを０．１２５として測定した。
【０１０４】
（５）  Ａｌ合金膜自体の電気抵抗率は、前述した（２）に示す条件でガラス基板上にＡｌ合金膜のみを、１０μｍ幅のラインアンドスペースパターンで形成し、不活性ガス雰囲気中で、２５０℃×２０分間の熱処理を行い、４端子法を用いて測定した。電気抵抗率は、５．０μΩ・ｃｍ未満の場合を合格（○）、５．０μΩ・ｃｍ以上の場合を不合格（×）として評価した。
【０１０５】
（６）  Ａｌ合金膜と透明画素電極を直接接触したときの接触電気抵抗は、図２０に示すケルビンパターン（コンタクトホールサイズ：１０μｍ角）を作製し、４端子測定（ＩＴＯ−Ａｌ合金膜に電流を流し、別の端子でＩＴＯ−Ａｌ合金間の電圧降下を測定する方法）を行なった。具体的には、図２０のＩ1−Ｉ2間に電流Ｉを流し、Ｖ1−Ｖ2間の電圧Ｖをモニターすることにより、接触部Ｃ（コンタクト部Ｃ）の接触電気抵抗Ｒを［Ｒ＝（Ｖ1−Ｖ2）／Ｉ2］として求めた。接触電気抵抗は、値が１０００Ω未満の場合を合格、１０００Ω以上の場合を不合格として評価した。なお、下記表２では、値が２００Ω未満の場合を特に優れている（◎）、２００Ω以上、１０００Ω未満の場合を優れている（○）、１０００Ω以上の場合を不合格（×）として段階的に評価した。
【０１０６】
（７）  Ａｌ合金膜を現像液でエッチングしたときのエッチングレートは、ガラス基板上に成膜したＡｌ合金膜にマスクを施した後、現像液（ＴＭＡＨ、２．３８％、溶液）に１分間浸漬し、そのエッチング量を触診式段差計を用いて測定した値を用いた。エッチングレートは、１００ｎｍ／ｍｉｎ未満の場合を耐食性に特に優れ合格（○）、１００ｎｍ／ｍｉｎ以上、１５０ｎｍ／ｍｉｎ未満の場合を耐食性に優れ合格（△）、１５０ｎｍ／ｍｉｎ以上の場合を耐食性が悪く不合格（×）として評価した。
【０１０７】
（８）  Ａｌ合金膜を加熱したときヒロック密度は、前述した（５）において、熱処理後のＡｌ合金膜の表面形状を光学顕微鏡を用いて観察し、ヒロックの個数を測定してヒロック密度を算出した。光学顕微鏡観察は、倍率５００倍で行った。ヒロック密度が、１．０×１０10個／ｍ2未満で、表面荒れが発生していない場合を耐熱性に特に優れている（合格、○）、表面荒れが発生している場合を耐熱性に優れている（合格、△）とし、１．０×１０10個／ｍ2以上の場合を耐熱性に劣る（不合格、×）として評価した。
【０１０８】
（９）  リソグラフィー工程での外観検査は、１０μｍ幅の配線パターンを形成したときにおける膜剥離および変色を観察して行った。外観検査は、膜剥離や変色が認められない場合を合格（○）、膜剥離または変色が認められた場合を不合格（×）として評価した。
【０１０９】
総合評価では、上記（５）〜（９）で評価した特性の全てが合格基準を満足しており、Ａｌ合金膜自体の電気抵抗率の評価が○、Ａｌ合金膜と透明画素電極を直接接触したときの接触電気抵抗の評価が◎または○、Ａｌ合金膜を加熱したときヒロック密度の評価が○または△、リソグラフィー工程での外観検査の評価が○であることを前提とし、更に、耐熱性の評価が○で、エッチングレートの評価が○のものを総合評価◎（特に優れている）、エッチングレートの評価は○であるが、耐熱性の評価が△のものを総合評価○（やや優れている）、耐熱性の評価が△で、エッチングレートの評価が△のものを総合評価△（優れている）として評価した。
【０１１０】
一方、上記（５）〜（９）で評価した特性のいずれか合格基準を満足していない場合を総合評価×（不合格）とした。
【０１１１】
（実験例１）
Ａｌ合金膜として下記表１に示す組成のＡｌ合金膜を用い、上記実施形態１の手順でＴＦＴ素子を作製した。
【０１１２】
得られたＴＦＴ素子について、上記（４）に示した条件でＡｌ合金膜の表面近傍におけるＮｉ量の分布を調べ、膜表面から３０ｎｍの位置におけるＮｉ量を算出すると共に、上記（６）に示した条件でＡｌ合金膜を透明画素電極に直接接触したときの接触電気抵抗を測定した。表面Ｎｉ量と接触電気抵抗の結果を下記表１に示す。
【０１１３】
なお、Ａｌ合金膜の表面近傍におけるＮｉ量の分布を調べた結果の一例を具体的に示す。ガラス基板上に、Ａｌ合金膜として、（ａ）Ａｌ−１．０原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ、（ｂ）Ａｌ−１．０原子％Ｎｉ−０．５原子％Ｓｎ−０．１原子％Ｇｄ、または（ｃ）Ａｌ−２．０原子％Ｎｉ−０．３５原子％Ｌａ、を成膜し、次いで２５０℃×３０ｍｉｎの熱処理を行った。熱処理後のＡｌ合金膜をＧＤ−ＯＥＳを用いて上記（４）の条件で膜表面から膜厚方向のＮｉ量を測定した。測定結果を図２１に示す。この図２１に基づいて、膜表面から３０ｎｍの位置におけるＮｉ量を算出し、これを表面Ｎｉ量と定義した。
【０１１４】
図２１から明らかなように、Ａｌ−Ｎｉ合金にＩｎまたはＳｎを含有させると（上記ａとｂ）、Ａｌ合金膜の表面から３０〜２００ｎｍの領域におけるＮｉ量は１原子％程度となっており、ＮｉがＡｌ合金膜の表面近傍にも析出分布していることが分かる。
【０１１５】
一方、Ａｌ−Ｎｉ合金にＩｎまたはＳｎを含有させない場合は（上記ｃ）、Ｎｉを２．０原子％含有させているにもかかわらず、Ａｌ合金膜の表面から２０〜２００ｎｍの領域におけるＮｉ量は高々０．３〜０．８原子％程度であり、大部分のＮｉはＡｌ合金膜の底側に濃化していることが分かる。
【０１１６】
【表１】
2009010053.tif 000002
【０１１７】
表１から次のように考察できる。Ｎｏ．１〜６は、Ｉｎおよび／またはＳｎを含有しない従来例（Ａｌ−Ｎｉ合金）であり、熱処理するとＡｌ合金膜の表面側のＮｉ量が少なくなり、当該Ａｌ合金膜の平均組成よりもＮｉ量が少なくなる。このため、Ｎｉ量が少なくなるほど、接触電気抵抗が急激に増大することが分かる。
【０１１８】
また、ＡｌとＮｉの２元系合金では，Ｎｉ含有量の増大と共に接触電気抵抗が低減し、３００Ωレベルの接触電気抵抗を実現するには、Ｎｉを少なくとも０．５原子％含有させる必要がある。
【０１１９】
これに対し、Ｎｏ．８〜１９は、Ｎｏ．１，２，４に対し、ＩｎまたはＳｎを含有させた例であり、ＡｌとＮｉの２元系合金に、ＩｎやＳｎを複合的に添加することによって、表面Ｎｉ量を増大させることができ、２元系合金場合よりも接触電気抵抗を低減できている。従って、ＩｎやＳｎを含有させれば、Ｎｉ量が０．０５原子％程度であっても３００Ωレベルの接触電気抵抗を実現でき、Ａｌ合金膜に含有させるＮｉ量を低減できることが分かる。
【０１２０】
なお、Ｎｏ．７は参考例であり、Ａｌ−Ｎｉ合金にＬａ（耐熱性向上元素）を含有させた例であり、同量のＮｉを含有するＮｏ．６の結果と比較すると、Ｌａを含有させても表面Ｎｉ量は殆んど変化しないことが分かる。
【０１２１】
（実験例２）
Ａｌ合金膜として、下記表２に示す組成のＡｌ合金膜を用い、上記実施形態１の手順でＴＦＴ素子を作製した。
【０１２２】
得られたＴＦＴ素子について、上記（５）〜（９）に示した条件でＡｌ合金膜の電気抵抗率、接触電気抵抗、エッチングレート、ヒロック密度（耐熱性）を測定すると共に、外観検査を行った。その結果を下記表２に示す。
【０１２３】
表２から次のように考察できる。Ｎｏ．２１〜２６を比較すると、Ｎｉ量が多くなるに連れて接触電気抵抗が低下することが分かる。但し、Ｎｉ量を多くすると、電気抵抗率は増大することが分かる。また、Ｎｉ量を多くすると、エッチングレートが大きくなり、耐食性が劣化していることが分かる。エッチングレートが大きくなるのは、現像液中でＡｌ合金膜が溶解する際に、Ｎｉが電極となってＡｌ合金膜の腐食を促進するためと考えられる。
【０１２４】
これに対し、Ｎｏ．２７〜３２は、Ｎｉ量が上記Ｎｏ．１〜６に示したＡｌ合金膜と同じで、更にＩｎを０．５原子％含有させた例である。
【０１２５】
Ｎｏ．２１〜２６とＮｏ．２７〜３２を夫々対比すると、Ｎｉ量が同じ場合は、Ｉｎを含有させることで、接触電気抵抗を低くできることが分かる。特に、Ｎｉ量が少ないほど、Ｉｎを含有させることによる接触電気抵抗低減効果は顕著に発揮されている。但し、Ｎｉ量が同じ場合は、Ｎｉに加えてＩｎを含有させると、電気抵抗率が若干高くなった。一方、Ｉｎは、エッチングレートに殆んど影響を与えないことが分かる。
【０１２６】
Ｎｏ．３３〜３８は、Ｎｉ量が上記Ｎｏ．２１〜２６に示したＡｌ合金膜と同じで、更にＳｎを０．５原子％含有させた例である。
【０１２７】
Ｎｏ．２１〜２６とＮｏ．３３〜３８を夫々対比すると、Ｓｎは上記Ｉｎと同様の効果を発揮することが分かる。即ち、Ｎｉ量が同じ場合は、Ｓｎを含有させることで、接触電気抵抗を低くできることが分かる。特に、Ｎｉ量が少ないほど、Ｓｎを含有させることによる接触電気抵抗低減効果は顕著に発揮されている。但し、Ｎｉ量が同じ場合は、Ｎｉに加えてＳｎを含有させると、電気抵抗率が若干高くなった。一方、Ｓｎは、エッチングレートに殆んど影響を与えないことが分かる。
【０１２８】
Ｎｏ．３９〜４３は、Ｎｉを０．５原子％含有するＡｌ合金に含有させるＩｎ量を０．０２〜２．０原子％の範囲で変化させた例である。Ｎｉ量が０．５原子％の場合は、Ｉｎを０．１〜１．０原子％の範囲で含有させることで、接触電気抵抗が２００Ω未満となり、且つ電気抵抗率も５．０μΩ・ｃｍ未満に低減できることが分かる。
【０１２９】
但し、Ｉｎを２．０原子％含有させると、リソグラフィー工程で膜剥離が発生したため、実用化できない。この膜剥離は、過剰のＩｎが膜の表面に偏析し、接触対象物に対する密着性が著しく低下することが原因と考えられる。
【０１３０】
Ｎｏ．４４〜４９は、Ｎｉを０．５原子％とＩｎを０．５原子％含有するＡｌ合金に、耐熱性向上元素としてＮｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を含有させた例である。
【０１３１】
Ｎｏ．２７〜３２のように耐熱性向上元素を含有しないか、Ｎｏ．４４やＮｏ．４７に示すように、耐熱性向上元素の含有量が少ない場合には、２５０℃×２０分間の熱処理を行うと、ヒロック密度はある程度小さくすることができるが、表面荒れは発生した。
【０１３２】
一方、Ｎｏ．４５，４６，４８，４９のように、耐熱性向上元素を所定量含有させると、ヒロック密度を小さくすることができ、しかも表面荒れの発生を抑えることができることが分かる。
【０１３３】
但し、耐熱性向上元素は、接触電気抵抗やエッチングレートに与える影響は少ないが、電気抵抗率が大きくなるため、耐熱性向上元素を含有させる場合は、所望の耐熱性を確保できる範囲で、できるだけ少量にすることが好ましい。
【０１３４】
【表２】
2009010053.tif 000003
【図面の簡単な説明】
【０１３５】
【図１】図１は、アモルファスシリコンＴＦＴ基板が適用される代表的な液晶ディスプレイの構成を示す概略断面拡大説明図である。
【図２】図２は、従来の代表的なアモルファスシリコンＴＦＴ基板の構成を示す概略断面説明図である。
【図３】図３は、本発明の第１の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図である。
【図４】図４は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図５】図５は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図６】図６は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図７】図７は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図８】図８は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図９】図９は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１０】図１０は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１１】図１１は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１２】図１２は、本発明の第２の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図である。
【図１３】図１３は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１４】図１４は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１５】図１５は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１６】図１６は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１７】図１７は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１８】図１８は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１９】図１９は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図２０】図２０は、Ａｌ合金膜と透明導電膜との間の接触電気抵抗の測定に用いたケルビンパターン（ＴＥＧパターン）を示す図である。
【図２１】図２１は、Ａｌ合金膜の表面におけるＮｉ量を膜厚方向に測定した結果を示すグラフである。
【符号の説明】
【０１３６】
１  ＴＦＴ基板
２  対向電極
３  液晶層
４  薄膜トランジスタ（ＴＦＴ）
５  透明画素電極
６  配線部
７  共通電極
８  カラーフィルタ
９  遮光膜
１０ａ、１０ｂ  偏光板
１１  配向膜
１２  ＴＡＢテープ
１３  ドライバ回路
１４  制御回路
１５  スペーサー
１６  シール材
１７  保護膜
１８  拡散板
１９  プリズムシート
２０  導光板
２１  反射板
２２  バックライト
２３  保持フレーム
２４  プリント基板
２５  走査線
２６  ゲート電極
２７  ゲート絶縁膜
２８  ソース電極
２９  ドレイン電極
３０  保護膜（シリコン窒化膜）
３１  フォトレジスト
３２  コンタクトホール
３３  アモルファスシリコンチャネル膜（活性半導体膜）
３４  信号線（ソース−ドレイン配線）
５１、５２、５３、５４  バリアメタル層
５５  ノンドーピング水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）
５６  ｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）
１００  液晶ディスプレイ
【図１】
2009010053.tif 000004
【図２】
2009010053.tif 000005
【図３】
2009010053.tif 000006
【図４】
2009010053.tif 000007
【図５】
2009010053.tif 000008
【図６】
2009010053.tif 000009
【図７】
2009010053.tif 000010
【図８】
2009010053.tif 000011
【図９】
2009010053.tif 000012
【図１０】
2009010053.tif 000013
【図１１】
2009010053.tif 000014
【図１２】
2009010053.tif 000015
【図１３】
2009010053.tif 000016
【図１４】
2009010053.tif 000017
【図１５】
2009010053.tif 000018
【図１６】
2009010053.tif 000019
【図１７】
2009010053.tif 000020
【図１８】
2009010053.tif 000021
【図１９】
2009010053.tif 000022
【図２０】
2009010053.tif 000023
【図２１】
2009010053.tif 000024