(57)【要約】【課題】駆動トランジスタの特性ばらつきに依らず、低階調から高階調まで画像劣化のないアクティブマトリクス型表示装置を提供する。【解決手段】発光素子８に供給する電流をプログラミングするプログラミング容量Ｃを有する画素回路２、信号線５に接続された電流出力回路７を具備する。そして画素回路２において第１の期間Ｔ１において信号線５からの表示データに応じた第１の電流でプログラミングする。また第２の期間Ｔ２に画素回路２に電流出力回路７から信号線５を介して所定電流が供給され、画素回路２において第２の期間Ｔ２に所定電流と第１の電流との差電流の第２の電流でプログラミング容量Ｃを充電又は放電する。【選択図】図４
2009271185.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の発光素子と、
前記複数の発光素子毎に配置され、且つ、信号線と走査線とが接続され、前記発光素子に電流を供給する駆動トランジスタと、前記発光素子に供給する電流をプログラミングするためのプログラミング容量とを有する画素回路と、
を有し、前記画素回路は選択期間に前記信号線を介して電流プログラミングを行うアクティブマトリクス型表示装置において、
前記信号線に接続された電流出力回路を有し、且つ、前記選択期間は第１の期間と第２の期間とを含み、
前記画素回路は前記第１の期間において前記信号線からの表示データに応じた第１の電流でプログラミングされ、
前記第２の期間に前記画素回路に前記電流出力回路から前記信号線を介して所定電流が供給され、前記画素回路において前記第２の期間に前記所定電流と前記第１の電流との差電流の第２の電流で前記プログラミング容量を充電又は放電することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
カラー表示を行う場合、少なくとも一つの色に対応する前記電流出力回路に設定する前記所定電流が、他の色に対応する前記電流出力回路に設定する所定電流と異なることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記発光素子は有機ＥＬ素子であることを特徴とする請求項１又は２に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を注入して発光するエレクトロルミネッセンス素子（以後有機ＥＬ素子と言う）等の発光素子を画像表示に使用したアクティブマトリクス型表示装置に関するものである。
【背景技術】
【０００２】
有機ＥＬ素子を用いたアクティブマトリクス型の表示装置（以下ＥＬパネル）の構成例を図１０に示す。Ｎ列Ｍ行のマトリックス状に配置された複数の有機ＥＬ素子により表示領域１が構成されている。表示領域１には、有機ＥＬ素子それぞれを駆動する画素回路２が配置されている。
【０００３】
また、行方向（または列方向）に共通な走査線６及び列方向（または行方向）に共通な信号線５が各画素回路２に接続されている。走査線６の走査により信号線５の表示情報が画素回路２に順次取り込まれ、画素回路２は取り込まれた表示情報に応じた電流により有機ＥＬ素子を駆動する。図中３は列制御回路、４は行制御回路である。
【０００４】
信号線により伝達される表示情報は、特許文献１或いは特許文献２に示されているように画素回路の薄膜トランジスタ（以下ＴＦＴ）の特性ばらつきを考慮すると電流であることが望ましい。以下、電流を信号線で画素回路に伝達／取り込みを行うことを電流プログラミングと言う。
【０００５】
図１１は電流書き込み型（電流プログラミング方式）の画素回路の構成例を示す。Ｑ１、Ｑ６はｐ型ＴＦＴ、Ｑ２、Ｑ３はｎ型ＴＦＴ、Ｃ１は容量素子である。８は有機ＥＬ素子を示す。５は信号線、６（Ｐ１、Ｐ２）は走査線である。
【０００６】
電流プログラミング型画素回路は、信号線電流と画素回路の駆動トランジスタＱ１のドレイン電流が等しくなるようにゲート−ソース間電圧（Ｖｇｓ）とドレイン電流間でフィードバック制御を行う。具体的には、ソース電位は接地されているためプログラミング期間中ゲート電位である信号線電位を信号線電流とドレイン電流の差により駆動することによりフィードバック制御を行う。
【特許文献１】米国特許第６３７３４５４号明細書
【特許文献２】米国特許第６６６１１８０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、信号線には走査線とのクロス容量及びＴＦＴソース−ゲート間容量、ＥＬカソード電極−信号線間容量等の寄生容量が付随している。選択された画素回路の駆動トランジスタＱ１のゲートに接続されている容量の合計が、電流プログラミングされるプログラミング容量（Ｃ）となる。
【０００８】
所定のプログラミング期間（Ｔ）、プログラミング電流（Ｉ）、プログラミング容量（Ｃ）において、駆動トランジスタＱ１のゲート電位（＝信号線電位）を駆動しプログラミングする能力Ｐは、
Ｐ∝Ｔ・Ｉ／Ｃ
の関係となる。プログラミング電流である信号電流は階調に応じて変化するので、低階調等プログラミング能力が低下する条件で正常に画素に表示情報の伝達が出来ずに画像不良を引き起こす。
【０００９】
図１２は電流プログラミング動作を説明するタイミングチャートである。Ｐ１（ｎ）、Ｐ１（ｎ＋１）、Ｐ１（ｎ＋２）、…、は走査線Ｐ１の走査信号を示す。走査線Ｐ２の走査信号は示していないが、行選択期間の後に走査線Ｐ２の信号によりトランジスタＱ６がオンし、有機ＥＬ素子８に電流を供給して発光する。Ｖ１〜Ｖ３は駆動トランジスタＱ１のゲート電位の変化を示す。
【００１０】
まず、時刻ｔ１からｔ２においてｎ行目が選択され、明信号電流（Ｉ明）が画素回路にプログラミングされ、駆動トランジスタＱ１のゲート電位である信号線電位はＶ１となる。同様に時刻ｔ２からｔ３においてｎ＋１行目が選択され、灰信号電流（Ｉ灰）により信号線電位はＶ２となる。
【００１１】
時刻ｔ３からｔ４は時刻ｔ１からｔ２と同様である。時刻ｔ４からｔ５においては黒信号電流（Ｉ黒）により時刻ｔ５では収束すべきＶ３レベルに達していない。そのため、各画素回路の駆動トランジスタＱ１の移動度ばらつきに対して、Ｖ３−Ｖ４の電位差（ｄｖ）によるドレイン電流差、即ち、有機ＥＬ素子の駆動電流が異なり、画像劣化を招く。このように、特に、低輝度の場合には画像劣化が生じる。
【００１２】
本発明の目的は、駆動トランジスタの特性ばらつきに依らず、低階調から高階調まで画像劣化のないアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、走査線の走査による１行選択期間において、第１の期間と第２の期間を有する。第１の期間において電流プログラミング能力が十分確保できる範囲の階調電流によって画素回路の容量素子端子電圧を電流プログラミングする。第２の期間において、所定電流と階調電流との差電流により画素回路の保持容量を充電（または放電）する。つまり、１行選択期間の第１の期間に電流プログラミングを行い、それに続く第２の期間に電圧プログラミングを行う。
【発明の効果】
【００１４】
本発明によれば、電流プログラミングと電圧プログラミングを併用することにより、
（１）電流プログラミングによるＴＦＴ特性ばらつきの排除
（２）電圧プログラミングによるプログラミング能力不足解消
の効果を得ることができる。そのため、低階調（黒）から高階調まで画像劣化の無い表示装置を提供できる。
【発明を実施するための最良の形態】
【００１５】
図１は本発明に係るアクティブマトリクス型表示装置の一実施形態を示すブロック図である。なお、図１では図１０の従来装置と同一部分には同一符号を付している。即ち、１は複数の発光素子がマトリクス状に配置された表示領域である。表示領域１には複数の画素回路２が発光素子毎に配置されている。３は列制御回路、４は行制御回路、５は信号線、６は走査線を示す。
【００１６】
図１０と異なるのは電流発生回路７が追加されている点と、画素回路２の構成が異なる点である。電流出力回路７にも行制御回路４から走査線６を介して走査信号が供給される。但し、詳しく後述するように電流出力回路７への走査信号は画素回路２への走査信号とは異なっている。
【００１７】
図２は本発明に係る画素回路２の構成例、図３は電流発生回路７の構成例を示す。図２において、Ｑ１はｐ型ＴＦＴからなる駆動トランジスタ、Ｑ２、Ｑ３はｎ型ＴＦＴからなるトランジスタである。Ｑ５はｐ型ＴＦＴからなるトランジスタである。Ｃ１はトランジスタＱ１のゲート端子とＡＶＤＤ（定電圧源）との間に接続された容量素子（キャパシタ）、８は発光素子である有機ＥＬ素子、５は信号線、６は走査線である。走査線６はＰ１、Ｐ２、Ｐ３の３本の走査線からなる。
【００１８】
電流発生回路７は図３に示すように図２の画素回路２と同様の回路構成である。図２の画素回路２との違いは、図３の電流出力回路７ではトランジスタＱ５の出力が信号線５に接続されている点である。
【００１９】
画素回路２においては走査線Ｐ１の走査信号により選択された１行選択期間Ｔにおいて信号線５が駆動トランジスタＱ１のゲート（Ｑ１／ｇ）に接続される（トランジスタＱ２、Ｑ３はオン、Ｑ５はオフ）。１行選択期間Ｔにおける駆動トランジスタＱ１のゲート（Ｑ１／ｇ）に接続される容量は、容量素子Ｃ１の容量と信号線寄生容量等を含んだプログラミング容量Ｃである。
【００２０】
１行選択期間Ｔは第１の期間Ｔ１と第２の期間Ｔ２からなる。画素回路２は第１の期間Ｔ１において、駆動トランジスタＱ１のゲート−ドレイン間を短絡して、表示データに応じた階調電流（−Ｉｓ）を流し、容量Ｃ１にその電流値をプログラミングする。この表示データに応じた階調電流を第１の電流という。本発明においては、この階調電流をＥＬに供給される電流よりも大きな電流値の範囲に設定し、ゲート電圧を速やかに収束させる。
【００２１】
ついで、第２の期間Ｔ２に、駆動トランジスタＱ１を信号線５から切り離し、所定電流（Ｉｘ）と階調電流（−Ｉｓ）との差電流（加算電流）（Ｉｘ−Ｉｓ）を信号線５から画素回路２に流す。Ｉｘは階調電流の最大値よりも大きな値の固定電流であって、第２の電流はデータ線を階調電流とは逆向きに流れ、駆動トランジスタＱ１のゲート（Ｑ１／ｇ）容量Ｃ１（プログラミング容量）を放電する。この所定電流（Ｉｘ）と第１階調電流（第１の電流）との差電流を第２の電流という。第２電流が一定期間流れた後、容量Ｃ１には、ＥＬに供給する電流に対応した電圧が保持される。
【００２２】
１行選択期間Ｔの終了後は、駆動トランジスタＱ１のゲート−ソース間電圧（Ｑ１／ｇｓ）Ｖｐｒｇを容量素子Ｃ１で保持する。そして、駆動トランジスタＱ１のＶｇｓ＝Ｖｐｒｇ時のドレイン電流を走査線Ｐ３からの走査信号に応じて発光素子である有機ＥＬ素子８への通電のＯＮ／ＯＦＦを制御する。これにより発光素子を第１の期間Ｔ１及び第２の期間Ｔ２で決定した電流値によって点灯／消灯させる。
【００２３】
一方、列制御回路３は期間Ａにおいて所定のシンク電流（−Ｉｘ）を発生する。所定のシンク電流（−Ｉｘ）は信号線５を介して電流発生回路７の容量素子Ｃ１（プログラミング容量）にプログラミングされる。期間Ａにつづく期間Ｂにおいて列制御回路３は第１階調電流（−Ｉｓ）を発生し、各画素回路２は走査線Ｐ１の走査信号により選択される。期間Ａ及び期間Ｂに関しては後述する。
【００２４】
期間Ｂの１行が選択されているプログラミング時間（行選択期間）Ｔの第１の期間Ｔ１において、選択されている画素回路２には表示データに応じた第１階調電流（−Ｉｓ）が供給され（第１の電流）、プログラミング容量Ｃに電流プログラミングされる。この時の階調電流範囲は第１の期間Ｔ１において十分電流プログラミングが終了するレベル以上の電流値Ｉ０とする。この状態で駆動トランジスタＱ１のＶｇｓは第１階調電流Ｉｓを出力するレベルにセットされる。
【００２５】
プログラミング時間Ｔの第２の期間Ｔ２において、電流発生回路７は信号線５に所定電流（＋Ｉｘ）を出力し、信号線電流は第１階調電流（第１の電流）と加算され、（Ｉｘ−Ｉｓ）となる。第２の期間Ｔ２において画素回路２は信号線電流の第２の電流（Ｉｘ−Ｉｓ）でプログラミング容量Ｃを放電する。この第２の期間Ｔ２に変化する信号線電位（＝駆動トランジスタＱ１電位）△Ｖ２は、
△Ｖ２＝（Ｉｘ−Ｉｓ）・Ｔ２／Ｃ
となり、時間に応じて線形に変化する。
【００２６】
これは、第１階調電流の値に対応した電流値（Ｉｘ−Ｉｓ）に応じてプログラミング容量Ｃと第２の期間Ｔ２とで一義的に変換した電圧である。従って、駆動トランジスタＱ１のゲート電位にＶｐｒｇ電圧の電圧プログラミングを行ったことに等しい。
【００２７】
以上説明したように階調電流（−Ｉｓ）はＴ１の期間に容量Ｃ１を充電し、Ｔ２の期間にＩｘとの差電流によって容量Ｃ１の電荷を放電して、Ｔ２の期間が終了した時点でＥＬに供給する駆動電流に対応した所定の電圧が容量Ｃ１に保持されるように設定される。以下、その設定の仕方を説明する。
【００２８】
Ｔ１の期間に、この範囲の階調電流が第１の電流として画素回路を流れ、ゲート容量Ｃに電圧Ｖｘとしてプログラミングされる。Ｖｘは、駆動トランジスタの電流−電圧特性
Ｉｓ＝β（Ｖｘ−Ｖｔｈ）２
によって決まり、駆動トランジスタの閾値電圧Ｖｔｈの大小によって異なっている。ここでβは駆動トランジスタＱ１のサイズと移動度で決まる定数である。
【００２９】
ついで、Ｔ２の期間に第２の電流が流れ、ゲート容量Ｃを放電する。ゲート電圧の上昇分は上のΔＶ２＝（Ｉｘ−Ｉｓ）・Ｔ２／Ｃである。この電圧上昇は、駆動トランジスタＱ１の閾値電圧によらない。Ｔ２の期間終了後、ゲート容量に保持されている電圧Ｖｐｒｇは、
Ｖｐｒｇ＝Ｖｘ−（Ｉｘ−Ｉｓ）・Ｔ２／Ｃ
となる。この電圧Ｖｐｒｇによって駆動トランジスタＱ１に流れる電流がＥＬに供給される所定の電流ＩＥＬになるようにＩｓが決められる。そのため、
ＩＥＬ＝β（Ｖｐｒｇ−Ｖｔｈ）２
＝β（Ｖｘ−Ｖｔｈ−（Ｉｘ−Ｉｓ）・Ｔ２／Ｃ）２
＝（√（Ｉｓ）−√（β）・（Ｉｘ−Ｉｓ）・Ｔ２／Ｃ）２
である。これをＩｓについて解くことにより、所定のＥＬ電流ＩＥＬを作る階調電流Ｉｓが決定される。また、Ｉｓは駆動トランジスタの閾値電圧Ｖｔｈによらないので、閾値のばらつきがあっても均一なＥＬ電流を得ることができる。またβのばらつきがあっても、Ｉｘ−Ｉｓが大きな値にならないようにＩｘまたはＩｓの変動範囲を決めることにより、その影響を少なくすることができる。
【００３０】
次に、図４及び図５を用いて本実施形態の動作を更に詳細に説明する。図４は本実施形態の動作を示すタイミングチャートである。Ｐ１（１）、Ｐ１（２）、…、は画素回路２の走査線Ｐ１の走査信号である。Ｐ２（１）、Ｐ２（２）、…、は画素回路２の走査線Ｐ２の走査信号である。
【００３１】
また、Ｐ１（ｗｃｅｌｌ）は電流出力回路７の走査線Ｐ１の信号、Ｐ２（ｗｃｅｌｌ）は電流出力回路７の走査線Ｐ２の信号、Ｐ３（ｗｃｅｌｌ）は電流出力回路７の走査線Ｐ３の信号を示すものである。
【００３２】
画素回路２における走査線Ｐ３の信号は示していないが、後述するように走査線Ｐ１の信号がアクティブではない期間にアクティブとなり、画素回路２のトランジスタＱ５をオンする。この時、容量素子Ｃ１の両端子間電圧に応じた電流を発光素子の有機ＥＬ素子８に供給して発光させる。
【００３３】
図５は図４の各タイミングにおいて画素回路２の回路状態及び列制御回路３及び電流発生回路７と信号線５の関係を示す図である。ＥＬｃｅｌｌは画素回路２の一部の回路、Ｗｃｅｌｌは電流出力回路７の一部の回路、ｇｍは列制御回路３の一部の回路を示す。更に、○は接続状態、×は非接続状態を示す。
【００３４】
まず、図４の時刻ｔ１ａより前のＰ１（ｗｃｅｌｌ）、Ｐ２（ｗｃｅｌｌ）の信号がＨレベルの期間が上述の期間Ａである。期間Ａにおいては上述のように列制御回路３は所定のシンク電流（−Ｉｘ）を発生し、所定のシンク電流（−Ｉｘ）は信号線５を介して電流発生回路７のプログラミング容量Ｃにプログラミングされる。期間ＡにおいてはＰ３（ｗｃｅｌｌ）の信号はＨレベルである。
【００３５】
この時、図３の電流出力回路７のトランジスタＱ２、Ｑ３はオン、トランジスタＱ５はオフである。期間Ａの後の時刻ｔ１ａ以降が上述の期間Ｂである。期間ＢではＰ１（ｗｃｅｌｌ）、Ｐ２（ｗｃｅｌｌ）の信号はＬレベル、Ｐ３（ｗｃｅｌｌ）の信号は時刻ｔ１ｃまでＨレベルである。そのため、期間Ｂでは電流出力回路７のトランジスタＱ２、Ｑ３はオフとなる。トランジスタＱ５は期間Ｂの時刻ｔｃ１までオフであり、それ以降の第２の期間Ｔ２はオンとなる。
【００３６】
次に、時刻ｔ１ａからｔ２ａまではｎ行目（１行目）の画素回路２が選択されている（Ｐ１（１）の信号がＨレベル）。時刻ｔ１ａからｔ１ｂまでは上述の第１の期間Ｔ１であり、図５（ａ）の状態である。この時、図４に示すようにＰ１（１）、Ｐ２（１）はＨレベルであるため、図２の画素回路２のトランジスタＱ２、Ｑ３はオンである。トランジスタＱ５はオフである。図４のＴは１行選択期間を示す。
【００３７】
この状態において、画素回路２には上述のように表示データに応じた第１階調電流（−Ｉｓ）が供給され（第１の電流）、駆動トランジスタＱ１がダイオード接続された状態で電流プログラミングされる。時刻ｔ１ｂにおける駆動トランジスタＱ１のゲート電圧は図４に示すようにＶ１ｘであり、電流プログラミングは収束している。
【００３８】
時刻ｔ１ｂからｔ１ｃまでは第３の期間Ｔ３であり、図５（ｂ）の状態である。第３の期間Ｔ３ではＰ２（１）がＬレベルとなり、画素回路２のＱ３がオフする。トランジスタＱ５はオフである。
【００３９】
第３の期間Ｔ３においては、画素回路２の駆動トランジスタＱ１のダイオード接続は解かれており、駆動トランジスタＱ１のゲートと容量素子Ｃ１の接続部は信号線５に接続され、第１階調電流（−Ｉｓ）によって放電する。この時の駆動トランジスタＱ１のゲート電位変化量△Ｖ３は、
△Ｖ３＝−Ｉｓ・Ｔ３／Ｃ
となる。
【００４０】
時刻ｔ１ｃからｔ２ａまでは上述の第２の期間Ｔ２であり、図５（ｃ）の状態である。第２の期間Ｔ２ではＰ３（ｗｃｅｌｌ）がＬレベルとなるため、電流出力回路７のトランジスタＱ５がオンとなる。
【００４１】
そのため、図５（ｃ）に示すように電流出力回路７から所定電流（Ｉｘ）が信号線５に供給される。よって、第２の期間Ｔ２では上述のように所定電流（Ｉｘ）と第１の電流である第１階調電流（−Ｉｓ）との差電流（第２の電流）（Ｉｘ−Ｉｓ）で駆動トランジスタＱ１のゲート（Ｑ１／ｇ）容量Ｃが充電または放電される。所定電流（Ｉｘ）は期間Ａで電流発生回路７に電流プログラミングされたものである。
【００４２】
従って、第１の期間Ｔ１、第３の期間Ｔ３、第２の期間Ｔ２によって設定された駆動トランシジスタＱ１ゲート電位Ｖｐｒｇ（ｎ）は下式の通りとなる。
【００４３】
△Ｖｐｒｇ（ｎ）＝Ｖ１ｘ＋△Ｖ３＋△Ｖ２
＝Ｖ１ｘ−Ｉｓ・Ｔ３／Ｃ＋（Ｉｘ−Ｉｓ）・Ｔ２／Ｃ
Ｖ１ｘは電流プログラムが十分収束する範囲の電流値で電流プログラムされた値なので、駆動トランジスタＱ１の特性ばらつきを排除した電圧である。△Ｖ２、△Ｖ３で設定される電圧は電流プログラミング能力に依らず第１階調電流に応じた一義的に決定される電圧である。そして、第１の期間Ｔ１で設定された駆動トランジスタＱ１のゲート電圧を上昇させて、より低階調側に駆動トランジスタＱ１のゲートをシフトさせる。
【００４４】
第３の期間Ｔ３は、画素側の第１の期間Ｔ１の終了である駆動トランジスタＱ１のダイオード接続解除タイミングと電流発生回路７の第２の期間Ｔ２の始まりである所定電流Ｉｘの信号線への出力タイミングのスキューを配慮したものである。これは、本発明の本質ではないので割愛することも可能である。その場合、第１の期間Ｔ１、第２の期間Ｔ２によって設定された駆動トランジスタＱ１ゲート電位Ｖｐｒｇ（ｎ）は、
△Ｖｐｒｇ（ｎ）＝Ｖ１ｘ＋△Ｖ２
＝Ｖ１ｘ＋（Ｉｘ−Ｉｓ）・Ｔ２／Ｃ
となる。
【００４５】
次に、時刻ｔ２ａから時刻ｔ３ａまではｎ＋１行目（２行目）の画素回路２が選択されている（Ｐ１（２）がＨレベル）。時刻ｔ２ａから時刻ｔ２ｂまでは第１の期間、時刻ｔ２ｂから時刻ｔ２ｃまでは第３の期間、時刻ｔ２ｃからｔ３ａまでは第２の期間となる。各期間の動作は上述の説明と同様である。
【００４６】
また、時刻ｔ３ａから時刻ｔ４ａまではｎ＋２行目（３行目）の画素回路２が選択されている（Ｐ１（３）がＨレベル）。時刻ｔ３ａから時刻ｔ３ｂまでは第１の期間、時刻ｔ３ｂから時刻ｔ３ｃまでは第３の期間、時刻ｔ３ｃからｔ４ａまでは第２の期間となる。各期間の動作は上述の説明と同様である。
【００４７】
更に、時刻ｔ４ａから時刻ｔ５ａまではｎ＋３行目（４行目）の画素回路２が選択されている（Ｐ１（４）がＨレベル）。時刻ｔ４ａから時刻ｔ４ｂまでは第１の期間、時刻ｔ４ｂから時刻ｔ４ｃまでは第３の期間、時刻ｔ４ｃからｔ５ａまでは第２の期間となる。各期間の動作は上述の説明と同様である。以下、同様に画素回路２が選択され、上述の説明と同様の動作を行う。
【００４８】
以上のように画素回路は第１の期間Ｔ１において信号線からの表示データに応じた第１の電流でプログラミングされる。また、第２の期間Ｔ２に画素回路に電流出力回路から所定電流が供給され、第２の期間Ｔ２において所定電流と第１の電流との差電流の第２の電流でプログラミング容量を充電または放電する。
【００４９】
ここで、各々の行選択期間Ｔにおいて駆動トランジスタＱ１のゲート電位は図４に示すように変化する。その場合、図４に示すＶ２ｘ、Ｖ３ｘは上述のＶ１ｘと同様に駆動トランジスタＱ１の特性ばらつきを排除した電圧となる。
【００５０】
次に、画素回路２において走査線Ｐ１の走査信号がアクティブでない期間に図示しない走査線Ｐ３の走査信号がアクティブとなる。これは、図５（ｄ）に示す状態である。この状態では、画素回路２のトランジスタＱ５がオンするため、上述のように第１階調電流により設定された駆動トランジスタＱ１のゲート−ソース間電圧に応じた第２階調電流により有機ＥＬ素子８を駆動して発光させる。また、画素回路２の走査線Ｐ３の信号を非アクティブにすることにより、有機ＥＬ素子８への通電をＯＦＦして消灯する（図５（ｅ）に示す状態）。
【００５１】
なお、図３の電流発生回路７は上述のように図２の画素回路２と同じ構成で、有機ＥＬ素子８への出力の代わりに信号線５へ出力する個所が異なっている。しかし、電流発生回路７は画素回路と違って出力は所定の一定電流であり、逆向きの電流によって容量Ｃ１を放電することがない。したがって、図１１に示す従来の画素回路と同じであってもよく、本発明の画素回路と同じ構成である必要は無い。
【００５２】
以上、電流発生回路７の出力電流Ｉｘは階調電流（−Ｉｓ）の絶対値の最大より大きいとして説明したが、必ずしもこれは必要な条件ではない。Ｉｘが階調電流の絶対値の変調範囲の中にあるときは、第２の電流が階調電流と同じ向きになり、容量Ｃ１が放電でなく充電されることがある。その場合も、先に説明した方法によって、所定のＥＬ電流が発生するように階調電流を決めることができる。さらに、Ｉｘが階調電流の絶対値の変調範囲より小さい電流であってもよい。
【００５３】
先に述べたように、駆動トランジスタのβのばらつきがある場合は、その影響を少なくするために、Ｉｘ−Ｉｓができるだけ小さな値となるようにＩｘを設定することが好ましい。
【００５４】
また、本発明をカラー表示パネルに使用する場合、即ち、ＲＧＢ等の発光素子を用いてカラー表示を行う場合には、電流発生回路に設定する電流はＲＧＢ等の各色毎に設定しても構わない。その際、少なくとも１つの色に対応する電流出力回路の出力電流が他の色に対応する電流出力回路の出力電流と異なっても良い。
【００５５】
図６は画素回路２、図７は電流発生回路７の他の構成例を示す。図６及び図７の回路はＰ１、Ｐ２の２本の走査線で制御する点が、図２、図３の回路と異なる。また、図６、図７の回路ではトランジスタＱ３と直列にｎ型ＴＦＴのトランジスタＱ４が接続され、トランジスタＱ５と直列にｐ型ＴＦＴのトランジスタＱ６が接続されている点が、図２、図３の回路と異なっている。
【００５６】
図８は画素回路２、図９は電流発生回路７の更に他の構成例を示す。図８及び図９の回路は同様にＰ１、Ｐ２の２本の走査線で制御する点が図２、３の回路と異なっている。また、駆動トランジスタＱ１と有機ＥＬ素子８の間のトランジスタが１つである点が、図６及び図７の回路と異なっている。この回路は図６、図７と異なり有機ＥＬ素子８の消灯制御が不能な構成である。
【００５７】
図６、図７或いは図８、図９の回路を用いる場合の具体的な動作は省略するが、これらの回路を用いる場合にも図２、図３の回路と同様に駆動トランジスタの特性ばらつきに依らず、低階調から高階調まで画像劣化のない表示装置を実現できる。
【００５８】
なお、本発明に係る画素回路の条件は第１の期間Ｔ１に駆動トランジスタＱ１のゲート−ソース間電圧を保持する保持容量を電流プログラミングし、第２の期間Ｔ２に保持容量を充電または放電することである。そのため、画素回路は上述の構成に限定されるものではなく、様々な形態があることは言うまでもない。
【図面の簡単な説明】
【００５９】
【図１】本発明に係る表示装置の一実施形態を示すブロック図である。
【図２】本発明に係る画素回路の一例を示す回路図である。
【図３】本発明に係る電流出力回路の一例を示す回路図である。
【図４】本発明の動作を説明するタイミングチャートである。
【図５】本発明の回路動作を説明する図である。
【図６】画素回路の他の例を示す回路図である。
【図７】電流出力回路の他の例を示す回路図である。
【図８】画素回路の更に他の例を示す回路図である。
【図９】電流出力回路の更に他の例を示す回路図である。
【図１０】従来例の表示装置を示すブロック図である。
【図１１】従来例の画素回路を示す回路図である。
【図１２】従来例の画素回路の動作を示すタイミングチャートである。
【符号の説明】
【００６０】
１  表示領域
２  画素回路
３  列制御回路
４  行走査回路
５  走査線
６  信号線
７  電流発生回路
８  有機ＥＬ素子
Ｑ１  Ｐ型ＴＦＴ（駆動トランジスタ）
Ｑ２、Ｑ３、Ｑ４  ｎ型ＴＦＴ
Ｑ５、Ｑ６  Ｐ型ＴＦＴ
【図１】
2009271185.tif 000003
【図２】
2009271185.tif 000004
【図３】
2009271185.tif 000005
【図４】
2009271185.tif 000006
【図５】
2009271185.tif 000007
【図６】
2009271185.tif 000008
【図７】
2009271185.tif 000009
【図８】
2009271185.tif 000010
【図９】
2009271185.tif 000011
【図１０】
2009271185.tif 000012
【図１１】
2009271185.tif 000013
【図１２】
2009271185.tif 000014