(57)【要約】    【課題】シングルのＵＳＢポートしかもたない機器であっても、複数のＵＳＢパスパワーの合成により充分な動作電流の供給を可能とする    【解決手段】パーソナルコンピュータ３０からのＵＳＢケーブル４０が外部接続されるメインＵＳＢコネクタ１６と、パーソナルコンピュータ３０からのＵＳＢケーブル４２が外部接続されるアシストＵＳＢコネクタ１８と、ストレージサブシステム３６からのＵＳＢケーブル４５が外部接続されるドライブＵＳＢコネクタ２２と、メインＵＳＢコネクタ１６のコネクタ電源端子からの電流とアシストＵＳＢコネクタ１８のコネクタ電源端子からの電流とを合成してドライブＵＳＢコネクタ２２の電源端子に出力すると共に、メインＵＳＢコネクタ１６の信号端子をドライブＵＳＢコネクタ２２の信号端子との間で相互に信号を入出力する電源電流合成回路を備える。    【選択図】      図５
2009075902.tif 000002
【特許請求の範囲】
【請求項１】
上位装置の外部に記憶装置をＵＳＢケーブルによりコネクタ接続するパワーアダプタに於いて、
電源端子、グランド端子及び一対の信号端子を有し、前記上位装置からのメインＵＳＢケーブルが外部接続されるメインＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、前記上位装置からのアシストＵＳＢケーブルが外部接続されるアシストＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、前記記憶装置からのＵＳＢケーブルが外部接続されるドライブＵＳＢコネクタと、
前記メインＵＳＢコネクタの電源端子からの電流と前記アシストＵＳＢコネクタの電源端子からの電流とを合成して前記ドライブＵＳＢコネクタの電源端子に出力すると共に、前記メインＵＳＢコネクタの信号端子と前記ドライブＵＳＢコネクタの信号端子との間で相互に信号を入出力する電源電流合成回路と、
を備えたことを特徴とするパワーアダプタ。
【請求項２】
請求項１記載のパワーアダプタに於いて、
前記メインＵＳＢコネクタ及び前記アシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、
前記ドライブ側ＵＳＢコネクタをＡ型ＵＳＢコネクタとしたことを特徴とするパワーアダプタ。
【請求項３】
請求項１記戴のパワーアダプタに於いて、
前記メインＵＳＢコネクタ及び前記アシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、
前記ドライブ側ＵＳＢコネクタを、アダプタ内部から外部に引き出されたＵＳＢケーブルに接続したＢ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとしたことを特徴とするパワーアダプタ。
【請求項４】
請求項４記戴のパワーアダプタに於いて、前記電源電流合成回路は、
前記メインＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
前記アシストＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
前記第１のＭＯＳ−ＦＥＴと第２のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
前記第１のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第１のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
前記第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第２のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
前記第１のＵＳＢコネクタ又は第２のＵＳＢコネクタの電源線から供給される電源電圧を昇圧して前記第１のオペアンプ及び第２のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設けたことを特徴とするパワーアダプタ。
【請求項５】
上位装置の外部に記憶装置をＵＳＢケーブルによりコネクタ接続するパワーアダプタに於いて、
電源端子、グランド端子及び一対の信号端子を有し、前記上位装置からのメインＵＳＢケーブルが外部接続されるメインＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、前記上位装置からのアシストＵＳＢケーブルが外部接続されるアシストＵＳＢコネクタと、
電源端子とグランド端子を有し、交流電力を直流電力に変換するＡＣアダプタからのアダプタケーブルが外部接続されるＤＣジャックと、
電源端子、グランド端子及び一対の信号端子を有し、前記記憶装置からのＵＳＢケーブルが外部接続されるドライブＵＳＢコネクタと、
前記メインＵＳＢコネクタのコネクタ電源端子からの電流、前記アシストＵＳＢコネクタのコネクタ電源端子からの電流及び前記ＤＣジャックの電源端子からの電流を合成して前記ドライブＵＳＢコネクタの電源端子に出力すると共に、前記メインＵＳＢコネクタの信号端子と前記ドライブＵＳＢコネクタの信号端子との間で相互に信号を入出力する電源電流合成回路と、
を備えたことを特徴とするパワーアダプタ。
【請求項６】
請求項５記載のパワーアダプタに於いて、
前記メインＵＳＢコネクタ及び前記アシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、
前記ドライブ側ＵＳＢコネクタをＡ型ＵＳＢコネクタとしたことを特徴とするパワーアダプタ。
【請求項７】
請求項５記戴のパワーアダプタに於いて、前記電源電流合成回路は、前記メインＵＳＢコネクタからの電源線とグランド線、前記アシストＵＳＢコネクタからの電源線とグランド線、及び前記ＤＣジャックからの電源線とグランド線とをそれぞれ接続した後に前記ドライブＵＳＢコネクタに接続したことを特徴とするパワーアダプタ。
【請求項８】
請求項７記戴のパワーアダプタに於いて、前記電源電流合成回路は、更に、前記メインＵＳＢコネクタからの電源線、前記アシストＵＳＢコネクタからの電源線、及び前記ＤＣジャックからの電源線のそれぞれを逆流阻止用のダイオードを介して接続した後に前記ドライブＵＳＢコネクタに接続したことを特徴とするパワーアダプタ。
【請求項９】
請求項７記戴のパワーアダプタに於いて、前記電源電流合成回路は、
前記メインＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
前記アシストＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
前記ＤＣジャックから引き出された電源線に挿入接続された第３のＭＯＳ−ＦＥＴと、
前記第１のＭＯＳ−ＦＥＴ、第２のＭＯＳ−ＦＥＴ及び第３のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
前記第１のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第１のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
前記第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第２のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
前記第３のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第３のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第３のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第３のオペアンプと、
前記メインＵＳＢコネクタ又はアシストＵＳＢコネクタの電源線から供給される電源電圧を昇圧して前記第１のオペアンプ、第２のオペアンプ及び第３のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設けたことを特徴とするパワーアダプタ。
【請求項１０】
上位装置の外部にＵＳＢインタフェースで接続する記憶装置に於いて、
電源線、グランド線及び一対の信号線が引き出された第１のＵＳＢコネクタと、
電源線及びグランド線のみが引き出された第２のＵＳＢコネクタと、
前記第１のＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
前記第２のＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
前記第１のＭＯＳ−ＦＥＴと第２のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
前記第１のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第１のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
前記第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第２のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
前記第１のＵＳＢコネクタ又は第２のＵＳＢコネクタの電源線から供給される電源電圧を昇圧して前記第１のオペアンプ及び第２のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設けたことを特徴とする記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パーソナルコンピュータ等にハードディスクドライブ等の記憶デバイスをＵＳＢケーブルにより接続するために使用するパワーアダプタ及び記憶装置に関し、特に記憶デバイスに必要な動作電力を複数のＵＳＢバスパワーの合成により適切に確保可能とするパワーデバイス及び記憶装置に関する。
【背景技術】
【０００２】
従来のパーソナルコンピュータやサーバ等の機器にＵＳＢケーブルにより接続して使用するポータブル型の記憶装置では、ＵＳＢインターフェースに用意されている５Ｖ電源を使用することが便利である。
【０００３】
ＵＳＢインターフェースは信号線に加え、ＶＢＵＳ線とグランド線によりバス電源が提供されており、パソコンなどで使用される外部接続機器への電源が供給できるので利便性が高い。ＵＳＢのバス電源は一般的に５ボルト／５００ミリアンペアの仕様であるが、パーソナルコンピュータによってはそれより少ない電流に制限されているものや、ハードディスクドライブのように起動時に大きな電流負荷となる場合があり、負荷の状況によっては外部接続した記憶装置等の機器の動作が不安定になる場合もある。
【０００４】
そこで、パーソナルコンピュータなどに用意されているＵＳＢポートをもう１つ使い、こちらからはＶＢＵＳ線とグランド線のみを配線したケーブルで並列配線して共通接続することで電流加算を行う方法が取られる。
【０００５】
具体的な構成としてはＹ型に分岐したタイプの専用ケーブルを用意し、ケーブルの途中に合成回路を内蔵して電流合成を行っている。また記憶装置側に２つのＵＳＢコネクタを設けてパーソナルコンピュータと２本のＵＳＢケーブルで接続し、記憶装置の内部で電流合成を行ったりしている。
【特許文献１】実用新案登録第３１０９８６８号公報
【特許文献２】特開２００５−３４６１２３号公報
【特許文献３】特開２００５−３０１３９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
（第１発明の解決課題）
しかしながら、このような従来の２つのＵＳＢポートからのバスパワーを電流合成して負荷に電源を供給するＹ型に分岐した専用ケーブルを使用する方法にあっては、ケーブル途中に配置した電流合成回路部からＵＳＢケーブルを３本引き出して、それぞれのケーブル端に接続先に対応したＵＳＢコネクタを設けるという特殊なケーブルを準備しなければならず、コストがかさむ問題がある。
【０００７】
本願の第１発明は、シングルのＵＳＢポートしかもたない機器であっても市販のＵＳＢケーブルを使用して簡単に、複数のＵＳＢパスパワーの合成により充分な動作電流の供給を可能とするパワーアダプタを提供することを目的とする。
【０００８】
（第２発明の解決課題）
一方、記憶装置の内部で２つのＵＳＢ電源の電流を合成するものにあっては、市販のＵＳＢケーブルを２本使うことで接続できるメリットはある。しかしながら、ＵＳＢ規格ではパーソナルコンピュータなどの上位装置への電流の逆流を禁止しており、装置内部で２つのＶＢＵＳ線を単純に共通接続すると、ポート間のバス電源電圧に電位差がある場合に電流が逆流してしまう。そこで２つのＶＢＵＳ線のそれぞれにダイオードを挿入し逆流を防止する措置が取られる。
【０００９】
しかしながら、２つのバス電源を共通接続した際の逆流防止のためにダイオードを挿入した場合、通常の整流用シリコンダイオードでは０．７〜１．０Ｖの順方向の電圧降下が生じ、ショットキーダイオードでも０．３〜０．４Ｖの順方向の電圧降下が生じ、電流は合成されるもののこれでは電圧の低下により、負荷の状態によっては外部接続した記憶装置等の機器の動作が不安定になる問題がある。
【００１０】
本願の第２発明は、２つのバス電源を逆流を阻止するように共通接続した際に電圧低下を最小限に抑えて負荷の安定した動作を可能とする記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
（第１発明：２入力合成のパワーアダプタ）
本発明は、上位装置の外部に記憶装置をＵＳＢケーブルによりコネクタ接続するパワーアダプタに於いて、
電源端子、グランド端子及び一対の信号端子を有し、上位装置からのメインＵＳＢケーブルが外部接続されるメインＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、上位装置からのアシストＵＳＢケーブルが外部接続されるアシストＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、記憶装置からのＵＳＢケーブルが外部接続されるドライブＵＳＢコネクタと、
メインＵＳＢコネクタのコネクタ電源端子からの電流とアシストＵＳＢコネクタのコネクタ電源端子からの電流とを合成して前記ドライブＵＳＢコネクタの電源端子に出力すると共に、メインＵＳＢコネクタの信号端子とドライブＵＳＢコネクタの信号端子との間で相互に信号を入出力する電源電流合成回路と、
を備えたことを特徴とする。
【００１２】
ここで、メインＵＳＢコネクタ及び前記アシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、ドライブ側ＵＳＢコネクタをＡ型ＵＳＢコネクタとする。
【００１３】
また、メインＵＳＢコネクタ及びアシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、ドライブ側ＵＳＢコネクタを、アダプタ内部から外部に引き出されたＵＳＢケーブルに接続したＢ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとしても良い。
【００１４】
電源電流合成回路は、メインＵＳＢコネクタからの電源線とグランド線とアシストＵＳＢコネクタからの電源線とグランド線をそれぞれ接続した後にドライブＵＳＢコネクタに接続する。
【００１５】
また、電源電流合成回路は、メインＵＳＢコネクタからの電源線とアシストＵＳＢコネクタからの電源線のそれぞれを逆流阻止用のダイオードを介して接続した後にドライブＵＳＢコネクタに接続するようにしても良い。
【００１６】
更に、電源電流合成回路はＭＯＳ−ＦＥＴを使用することで電力損失を最少限に抑える。このための電源電流合成回路は、
メインＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
アシストＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
第１のＭＯＳ−ＦＥＴと第２のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
第１のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに第１のＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側電圧が出力側電圧より低いときに第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに第２のＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側電圧が出力側電圧より低いときに第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
第１のＵＳＢコネクタ又は第２のＵＳＢコネクタの電源線から供給される電源電圧を昇圧して第１のオペアンプ及び第２のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設けたことを特徴とする。
【００１７】
ここで、電源電流合成回路に設けた第１のＭＯＳ−ＦＥＴ及び第２のＭＯＳ−ＦＥＴはＮチャネルのＭＯＳ−ＦＥＴであり、
それぞれソースを電源入力側に接続すると共にドレインを電源出力側に接続し、
出力信号線は、第１のＮチャネルＭＯＳ−ＦＥＴ及び第２のＮチャネルＭＯＳ−ＦＥＴの各ドレインを共通接続して負荷に接続し、
第１のオペアンプは、第１のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに第１のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに第１のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
第２のオペアンプは、第２のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに第２のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第２のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する。
【００１８】
また、電源電流合成回路に設けた第１のＭＯＳ−ＦＥＴ及び第２のＭＯＳ−ＦＥＴはＰチャネルのＭＯＳ−ＦＥＴとしても良く、この場合は、
それぞれドレインを電源入力側に接続すると共にソースを電源出力側に接続し、
出力信号線は、第１のＰチャネルＭＯＳ−ＦＥＴ及び第２のＰチャネルＭＯＳ−ＦＥＴの各ソースを共通接続して負荷に接続し、
第１のオペアンプは、第１のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに第１のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに第１のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
第２のオペアンプは、第２のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに第２のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第２のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する。
【００１９】
昇圧回路は、スイッチドキャパシター構成をとる電圧ダブラー回路又は昇圧型ＤＣ−ＤＣコンバータである。
【００２０】
（第２発明：３入力合成のパワーアダプタ）
本願の第２発明にあっては、上位装置の外部に記憶装置をＵＳＢケーブルによりコネクタ接続するパワーアダプタに於いて、
電源端子、グランド端子及び一対の信号端子を有し、上位装置からのメインＵＳＢケーブルが外部接続されるメインＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、上位装置からのアシストＵＳＢケーブルが外部接続されるアシストＵＳＢコネクタと、
電源端子とグランド端子を有し、交流電力を直流電力に変換するＡＣアダプタからのアダプタケーブルが外部接続されるＤＣジャックと、
電源端子、グランド端子及び一対の信号端子を有し、記憶装置からのＵＳＢケーブルが外部接続されるドライブＵＳＢコネクタと、
メインＵＳＢコネクタのコネクタ電源端子からの電流、アシストＵＳＢコネクタのコネクタ電源端子からの電流及びＤＣジャックの電源端子からの電流を合成してドライブＵＳＢコネクタの電源端子に出力すると共に、メインＵＳＢコネクタの信号端子と前記ドライブＵＳＢコネクタの信号端子との間で相互に信号を入出力する電源電流合成回路と、
を備えたことを特徴とする。
【００２１】
ここで、メインＵＳＢコネクタ及びアシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、ドライブ側ＵＳＢコネクタをＡ型ＵＳＢコネクタとする。
【００２２】
また、メインＵＳＢコネクタ及びアシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、ドライブ側ＵＳＢコネクタを、アダプタ内部から外部に引き出されたＵＳＢケーブルに接続したＢ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとしても良い。
【００２３】
電源電流合成回路は、メインＵＳＢコネクタからの電源線とアシストＵＳＢコネクタからの電源線とを接続した後にドライブＵＳＢコネクタに接続する。
【００２４】
また、電源電流合成回路は、メインＵＳＢコネクタからの電源線とアシストＵＳＢコネクタからの電源線をそれぞれ逆流阻止用のダイオードを介して接続した後にドライブＵＳＢコネクタに接続しても良い。
【００２５】
更に、電源電流合成回路はＭＯＳ−ＦＥＴを使用することで電力損失を最少限に抑える。このための電源電流合成回路は、
メインＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
アシストＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
ＤＣジャックから引き出された電源線に挿入接続された第３のＭＯＳ−ＦＥＴと、
第１のＭＯＳ−ＦＥＴ、第２のＭＯＳ−ＦＥＴ及び第３のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
第１のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに第１のＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側電圧が出力側電圧より低いときに第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに第２のＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側電圧が出力側電圧より低いときに第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
第３のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに第３のＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側電圧が出力側電圧より低いときに第３のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第３のオペアンプと、
メインＵＳＢコネクタ又はアシストＵＳＢコネクタの電源線から供給される電源電圧を昇圧して第１のオペアンプ、第２のオペアンプ及び第３のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設ける。
【００２６】
ここで、電源電流合成回路に設けた第１のＭＯＳ−ＦＥＴ、第２のＭＯＳ−ＦＥＴ及び第３のＭＯＳ−ＦＥＴはＮチャネルのＭＯＳ−ＦＥＴであり、
それぞれソースを電源入力側に接続すると共にドレインを電源出力側に接続し、
出力信号線は、前記第１のＮチャネルＭＯＳ−ＦＥＴ、第２のＮチャネルＭＯＳ−ＦＥＴ及び第３のＮチャネルＭＯＳ−ＦＥＴの各ドレインを共通接続して負荷に接続し、
第１のオペアンプは、前記第１のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに第１のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに第１のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
第２のオペアンプは、第２のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに前記第２のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに第２のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
第３のオペアンプは、第３のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに第３のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第３のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する。
【００２７】
また、電源電流合成回路に設けた第１のＭＯＳ−ＦＥＴ、第２のＭＯＳ−ＦＥＴ及び第３のＭＯＳ−ＦＥＴはＰチャネルのＭＯＳ−ＦＥＴであっても良く、この場合、
それぞれドレインを電源入力側に接続すると共にソースを電源出力側に接続し、
出力信号線は、第１のＰチャネルＭＯＳ−ＦＥＴ、第２のＰチャネルＭＯＳ−ＦＥＴ及び第３のＰチャネルＭＯＳ−ＦＥＴの各ソースを共通接続して負荷に接続し、
第１のオペアンプは、第１のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに第１のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第１のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
第２のオペアンプは、第２のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに第２のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに第２のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
第３のオペアンプは、第３のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに前記第３のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに第３のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する。
【００２８】
昇圧回路は、スイッチドキャパシター構成をとる電圧ダブラー回路又は昇圧型ＤＣ−ＤＣコンバータである。
【００２９】
（第３発明）
本願の第３発明は、上位装置とＵＳＢインターフェースで接続する記憶装置を提供する。このような記憶装置につき、本発明にあっては、
電源線、グランド線及び一対の信号線、が引き出された第１のＵＳＢコネクタと、
電源線及びグランド線のみが引き出された第２のＵＳＢコネクタと、
第１のＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
第２のＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
第１のＭＯＳ−ＦＥＴと第２のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
第１のＭＯＳ−ＦＥＴの入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに第１のＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側電圧が出力側電圧より低いときに第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに第２のＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側電圧が出力側電圧より低いときに第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
第１のＵＳＢコネクタ又は第２のＵＳＢコネクタの電源線から供給される電源電圧を昇圧して第１のオペアンプ及び第２のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設けたことを特徴とする。
【００３０】
ここで、第１のＭＯＳ−ＦＥＴ及び第２のＭＯＳ−ＦＥＴはＮチャネルのＭＯＳ−ＦＥＴであり、それぞれソースを電源入力側に接続すると共にドレインを電源出力側に接続し、
出力信号線は、第１のＮチャネルＭＯＳ−ＦＥＴ及び第２のＮチャネルＭＯＳ−ＦＥＴの各ドレインを共通接続して負荷に接続し、
第１のオペアンプは、第１のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに第１のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに第１のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
第２のオペアンプは、第２のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに第２のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに第２のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する。
【００３１】
また，第１のＭＯＳ−ＦＥＴ及び第２のＭＯＳ−ＦＥＴはＰチャネルのＭＯＳ−ＦＥＴであり、それぞれドレインを電源入力側に接続すると共にソースを電源出力側に接続し、
出力信号線は、第１のＰチャネルＭＯＳ−ＦＥＴ及び第２のＰチャネルＭＯＳ−ＦＥＴの各ソースを共通接続して負荷に接続し、
第１のオペアンプは、第１のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに第１のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに第１のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
第２のオペアンプは、第２のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに第２のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに第２のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する。
【００３２】
昇圧回路は、スイッチドキャパシター構成をとる電圧ダブラー回路である。また、昇圧回路は、昇圧型ＤＣ−ＤＣコンバータであっても良い。
【発明の効果】
【００３３】
（第１発明及び第２発明の効果）
本型の第１発明によれば、単一のＵＳＢポートしか持たない記憶装置であっても、パワーアダプタ内で上位装置から接続された２本のＵＳＢケーブルによるバスパワーの電流を合成して負荷側に供給するＵＳＢバスパワーの２入力合成としたことで、充分な動作電流を記憶装置に供給することができ、ＵＳＢパスパワーによる動作電流不足を解消し、ＵＳＢバスパワーにより外部接続した記憶装置を安定して動作させることができる。
【００３４】
また本願の第２発明にあっては、ＵＳＢバスパワーの２入力に更にＡＣアダプタからのパワー供給を加えた３入力による電流合成とすることで、ＵＳＢバスパワーの２入力の電流合成を超える電流を必要とする記憶装置側の動作電流を確保し、安定した動作を保証することができる。
【００３５】
また、２入力または３入力の電流を合成するために共通接続する電源線の各々にＭＯＳ−ＦＥＴを挿入し、オペアンプによりＭＯＳ−ＦＥＴの電源入力側と電源出力側の電位差に応じてオン制御又はオフ制御したため、オン制御した場合の順方向の電圧降下はＭＯＳ−ＦＥＴのオン抵抗が例えば０．０１オームと極めて小さくＵＳＢのバス電源は一般的な仕様である５ボルト／５００ミリアンペアにおける順方向の電圧降下は５ミリボルトに過ぎず、２つのＵＳＢポートを電流加算した際の電圧低下を最小限に抑え、負荷の動作を安定化することができる。
【００３６】
またオペアンプによりＭＯＳ−ＦＥＴをオフ制御した場合には、逆方向には理想ダイオードの特性を確保し、２つのＵＳＢポート間での電流の逆流を各施設に阻止することができる。
【００３７】
（第３発明の効果）
本願の第３発明によれば、２つのＵＳＢポートからの電流を記憶装置の内部で合成するために、共通接続する電源線の各々にＭＯＳ−ＦＥＴを挿入し、オペアンプによりＭＯＳ−ＦＥＴの電源入力側と電源出力側の電位差に応じてオン制御又はオフ制御したため、オン制御した場合の順方向の電圧降下はＭＯＳ−ＦＥＴのオン抵抗が例えば０．０１オームと極めて小さくＵＳＢのバス電源は一般的な仕様である５ボルト／５００ミリアンペアにおける順方向の電圧降下は５ミリボルトに過ぎず、２つのＵＳＢポートを電流加算した際の電圧低下を最小限に抑え、負荷の動作を安定されることができる。
【００３８】
またオペアンプによりＭＯＳ−ＦＥＴをオフ制御した場合には、逆方向には理想ダイオードの特性を確保し、２つのＵＳＢポート間での電流の逆流を各施設に阻止することができる。
【発明を実施するための最良の形態】
【００３９】
（第１発明の実施形態：２入力合成のパワーアダプタ）
図１は本願の第１発明による２入力型のパワーアダプタの実施形態を示した説明図である。
【００４０】
図１（Ａ）は本実施形態のパワーアダプタ１０を表面１４側から見た説明図であり、箱型の本体１２の表面１４にメインＵＳＢコネクタ１６とアシストＵＳＢコネクタ１８を設けており、メインＵＳＢコネクタ１６及びアシストＵＳＢコネクタ１８には、パーソナルコンピュータやサーバなどの上位装置のＵＳＢポートからのＵＳＢケーブルがコネクタ接続される。
【００４１】
ここでメインＵＳＢコネクタ１６はＢ型またはミニＢ型のＵＳＢメスコネクタを使用している。同様にアシストＵＳＢコネクタ１８についてもＢ型またはミニＢ型のＵＳＢメスコネクタを使用している。
【００４２】
図１（Ｂ）はパワーアダプタ１０の裏面２０側を示した説明図である。パワーアダプタ１０の裏面２０側には出力用のコネクタとしてドライブＵＳＢコネクタ２２が設けられている。ドライブＵＳＢコネクタ２２としては、具体的にはＡ型のＵＳＢメスコネクタを使用する。ドライブＵＳＢコネクタ２２には負荷側となるストレージサブシステムがＵＳＢケーブルがコネクタ接続される。
【００４３】
図２は図１のパワーアダプタ１０に内蔵した電源電流合成回路の実施形態を示した回路図である。図２において、パワーアダプタ１０には、入力側にメインＵＳＢコネクタ１６とアシストＵＳＢコネクタ１８を設けており、出力側にドライブＵＳＢコネクタ２２を設けている。
【００４４】
メインＵＳＢコネクタ１６は４つのコネクタピン１６−１，１６−２，１６−３，１６−４を持ち、コネクタピン１６−１はＶｂｕｓピンとして知られたＵＳＢポートからＤＣ５ボルトが供給されるピンであり、コネクタピン１６−２，１６−３はＤ−ピン、Ｄ＋ピンとして知られた信号ピンであり、更にコネクタピン１６−４はＧＮＤとして知られたグランドピンである。
【００４５】
このような４つのコネクタピンの構成はアシストＵＳＢコネクタ１８についても同様であり、コネクタピン１８−１〜１８−４はそれぞれＶｂｕｓピン、Ｄ−ピン、Ｄ＋ピン、ＧＮＤピンである。同様に出力側のドライブＵＳＢコネクタ２２の４つのコネクタピン２２−１〜２２−４も、同様にＶｂｕｓピン、Ｄ−ピン、Ｄ＋ピン、ＧＮＤピンとなっている。
【００４６】
メインＵＳＢコネクタ１６のコネクタピン１６−１からはメインＵＳＢ電源線２４−１が引き出され、またコネクタピン１６−４からはＵＳＢグランド線２４−４が引き出されている。更にメインＵＳＢコネクタ１６のコネクタピン１６−２，１６−３からはＵＳＢ信号線２４−２，２４−３が引き出され、出力側のドライブＵＳＢコネクタ２２のコネクタピン２２−２，２２−３に接続されている。
【００４７】
アシストＵＳＢコネクタ１８のコネクタピン１８−１からはアシストＵＳＢ電源線２６−１が引き出され、Ｐ１点でメインＵＳＢコネクタ１６からのメインＵＳＢ電源線２４−１と接続され、共通のＵＳＢ電源線２８−１としてドライブＵＳＢコネクタ２２のコネクタピン２２−１に接続している。
【００４８】
またアシストＵＳＢコネクタ１８のコネクタピン１８−４からはＵＳＢグランド線２６−４が引き出され、メインＵＳＢコネクタ１６のコネクタピン１６−４から引き出されたＵＳＢグランド線２４−４とＰ２点で接続され、共通のＵＳＢグランド線２８−４としてドライブＵＳＢコネクタ２２のコネクタピン２２−４に接続している。
【００４９】
一方、アシストＵＳＢコネクタ１８の信号用のコネクタピン１８−２，１８−３からは信号線が引き出されておらず、このためアシストＵＳＢコネクタ１８はＵＳＢポートからの電源供給のみに使用されるコネクタとなっている。
【００５０】
このような図２のパワーアダプタ１０に内蔵された電源電流合成回路は、メインＵＳＢコネクタ１６からのメインＵＳＢ電源線２４−１とグランド線２４−４による電流と、アシストＵＳＢコネクタ１８からのアシストＵＳＢ電源線２６−１とＵＳＢグランド線２６−４による電流とをＰ１，Ｐ２の接続点で合成し、共通側となるＵＳＢ電源線２８−１とＵＳＢグランド線２８−４によりドライブＵＳＢコネクタ２２のコネクタピン２２−１，２２−４に出力し、ドライブＵＳＢコネクタ２２に接続される負荷側例えばストレージサブシステムに、２つのＵＳＢポートからの合成電流を供給することができる。
【００５１】
図３はＵＳＢケーブルを用いた従来のパーソナルコンピュータとストレージサブシステム３６の接続状態を示した説明図である。図３において、パーソナルコンピュータ３０のＵＳＢポートにはＵＳＢケーブル４０のＵＳＢコネクタ３２を接続し、ストレージサブシステム３６のＵＳＢポートにＵＳＢケーブル４０のＵＳＢコネクタ３８を接続している。
【００５２】
このようにパーソナルコンピュータ３０に対しＵＳＢケーブル４０によりストレージサブシステム３６をコネクタ接続すると、パーソナルコンピュータ３０からストレージサブシステムに対しＵＳＢバス電源として一般仕様であるＤＣ５ボルト／５００ミリアンペアとなる電源供給が行われ、ストレージサブシステム３６が起動し、パーソナルコンピュータ３０からの入出力要求に対しデータの記憶再生を行うことができる。
【００５３】
図４は図３のストレージサブシステム３６の内部構成を示したブロック図である。図４において、ストレージサブシステム３６にはハードディスクドライブ４４と変換プリント板４６が組み込まれている。ハードディスクドライブ４４の電源コネクタ４８に対しては、ＵＳＢコネクタ３８からＵＳＢ電源ケーブル５２が接続されている。また変換プリント板４６にはＵＳＢコネクタ３８からＵＳＢ信号ケーブル５４が接続されている。
【００５４】
ハードディスクドライブのインタフェースは例えばＡＴＡインタフェースであり、変換プリント板４６に対しＡＴＡコネクタ５０で接続している。変換プリント板４６にはＵＳＢ／ＡＴＡ変換用ＬＳＩが設けられており、ＵＳＢコネクタ３８とＡＴＡコネクタ５０との間でＵＳＢインタフェース信号とＡＴＡインタフェース信号の相互変換を行っている。
【００５５】
変換プリント板４６に設けられるＵＳＢ／ＡＴＡ変換ＬＳＩとしては、例えばイニシオ（Ｉｎｉｔｉｏ）社製のＵＳＢ２．０−ＡＴＡブリッジＩＮＩＣ−１５１０などを使用している。
【００５６】
しかしながら、図３に示したような従来の１本のＵＳＢケーブル４０のみによる接続では、パーソナルコンピュータ３０のＵＳＢポートからの電源供給が一般に５ボルト／５００ミリアンペアの仕様であるたメストレージサブシステム３６に内蔵している図４に示すハードディスクドライブ４４は起動時に大きな負荷電流が流れ、ＵＳＢバス電源の供給最大電流５００ミリアンペアを越える起動電流が必要となり、このため、ハードディスクドライブ４４の状況によっては外部接続したストレージサブシステムの動作が不安定になる。
【００５７】
そこで本実施形態にあっては、図５に示すように、図１の実施形態によるパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの接続を行う。
【００５８】
図５において、パーソナルコンピュータ３０とストレージサブシステム３６を接続する際には、図１に示した本実施形態のパワーアダプタ１０を使用する。パーソナルコンピュータ３０には少なくとも２つのＵＳＢコネクタ３２，３４が設けられていることから、パーソナルコンピュータ３０のＵＳＢコネクタ３２とパワーアダプタ１０のメインＵＳＢコネクタ１６をＵＳＢケーブル４０によりコネクタ接続し、同時に、パーソナルコンピュータ３０のＵＳＢコネクタ３４とパワーアダプタ１０のアシストＵＳＢコネクタ１８をＵＳＢケーブル４２によりコネクタ接続する。
【００５９】
続いてパワーアダプタ１０のドライブＵＳＢコネクタ２２とストレージサブシステムのＵＳＢコネクタ３８をＵＳＢケーブル４５によりコネクタ接続する。このため、パワーアダプタ１０によりパーソナルコンピュータ３０の２つのＵＳＢコネクタ３２，３４からのバス電源を合成した電流をストレージサブシステム３６に供給することができる。
【００６０】
例えば２つのＵＳＢコネクタ３２，３４の仕様が５ボルト／５００ミリアンペアであったとすると、パワーアダプタ１０による２つのＵＳＢパス電源の電流合成により５ボルト／１０００ミリアンペアの仕様となる電源供給をストレージサブシステム３６に対し行うことができ、１つのＵＳＢポートの持つ５ボルト／５００ミリアンペアの電流供給では不足するストレージサブシステム３６の動作状態であっても、ほぼ２倍の電流供給を可能とすることで安定した動作を補償することができる。
【００６１】
図６はＵＳＢケーブルとｅ−ＳＡＴＡケーブルを用いた従来のパーソナルコンピュータとストレージサブシステムの接続状態を示した説明図である。図６において、パーソナルコンピュータ３０はＵＳＢコネクタ３２に加えてｅ−ＳＡＴＡ（ｅｘｔｅｒｎａｌ−ＳＡＴＡ）コネクタ５６を備えており、これに対応してストレージサブシステム３６もＵＳＢコネクタ３８とｅ−ＳＡＴＡコネクタ５８を備えている。
【００６２】
このような場合には、パーソナルコンピュータ３０のｅ−ＳＡＴＡインタフェースは電源供給を行う機能はないことから、ＵＳＢインタフェースを利用してストレージサブシステム３６に対しバス電源を供給して動作させるような使い方をする。
【００６３】
即ち、パーソナルコンピュータ３０のＵＳＢコネクタ３２とストレージサブシステム３６のＵＳＢコネクタ３８をＵＳＢケーブル４０によりコネクタ接続し、５ボルト／５００ミリアンペアの電源供給を行う。一方、ｅ−ＳＡＴＡインタフェースについては、パーソナルコンピュータ３０のｅ−ＳＡＴＡコネクタ５６とストレージサブシステム３６のｅ−ＳＡＴＡコネクタ５８をｅ−ＳＡＴＡケーブル６０によりコネクタ接続する。
【００６４】
図７は図６のストレージサブシステム３６の内部構成を示した説明図である。図７において、ストレージサブシステム３６にはハードディスクドライブ４４が内蔵されており、ハードディスクドライブ４４は外部インタフェースとしてＳＡＴＡインタフェースを備えている。
【００６５】
ハードディスクドライブの電源コネクタ４８にはＵＳＢ電源ケーブル５２によりＵＳＢコネクタ３８が接続され、ＵＳＢ電源ケーブル５２は電源線とグランド線の２本の信号線のみであり、ＵＳＢ信号線は除かれており、ＵＳＢコネクタ３８に対するパーソナルコンピュータからの５ボルト／５００ミリアンペアのバス電源の供給を行って動作させる。
【００６６】
またハードディスクドライブ４４のＳＡＴＡ信号コネクタ６２には、ｅ−ＳＡＴＡコネクタ５８がＳＡＴＡ信号ケーブル６４により接続されている。ＳＡＴＡ信号ケーブル６４は通常、一対の上り線と一対の下り線の４本の信号線をむ。
【００６７】
しかしながら、図６に示すような１本のＵＳＢケーブル４０でパーソナルコンピュータ３０にストレージサブシステム３６を接続した場合には、一般的なＵＳＢインタフェースによる５ボルト／５００ミリアンペアの仕様では、図３の従来例と同様、ストレージサブシステム３６に設けているハードディスクドライブ４４の起動時の負荷電流を十分に供給することができず、動作が不安定になる問題がある。
【００６８】
このようなストレージサブシステムに対する負荷電流の不足に対しては、従来、例えば図８のように、ＡＣアダプタ６６を使用する方法もある。図８はパーソナルコンピュータ３０のｅ−ＳＡＴＡコネクタ５６とストレージサブシステム３６のｅ−ＳＡＴＡコネクタ５８をｅ−ＳＡＴＡケーブル６０によりコネクタ接続すると同時に、ストレージサブシステム３６のＵＳＢコネクタ３８にＡＣアダプタ６６を接続し、ＡＣアダプタ６６で商用交流電源を規定の直流電源に変換して電源供給を行うようにしている。
【００６９】
ＡＣアダプタ６６としては、ストレージサブシステム３６に設けているハードディスクドライブの起動時の負荷電流を十分供給できるような電流供給能力の大きいものを使用することになる。このため、ＡＣアダプタ６６としては大型でコスト的にも高価なものが必要となる。
【００７０】
図９はｅ−ＳＡＴＡケーブルでパーソナルコンピュータ３０にストレージサブシステム３６を接続する場合のＵＳＢバス電源による電流供給を十分に補償して安定した動作を実現する図１のパワーアダプタ１０を用いた接続状態を示した説明図である。
【００７１】
図９において、パーソナルコンピュータ３０に対し本実施形態のパワーアダプタ１０を使用してストレージサブシステム３６を接続する。即ち、パーソナルコンピュータ３０のＵＳＢコネクタ３２とパワーアダプタ１０のメインＵＳＢコネクタ１６をＵＳＢケーブル４０によりコネクタ接続し、パワーアダプタ１０のドライブＵＳＢコネクタ２２とストレージサブシステム３６のＵＳＢコネクタ３８をＵＳＢケーブル４５でコネクタ接続する。更に、従来と同様に、パーソナルコンピュータ３０のｅ−ＳＡＴＡコネクタ５６とストレージサブシステム３６のｅ−ＳＡＴＡコネクタ５８をｅ−ＳＡＴＡケーブル６０によりコネクタ接続する。
【００７２】
このように、パーソナルコンピュータ３０に対しｅ−ＳＡＴＡケーブル６０でストレージサブシステム３６を接続する場合にも、本実施形態のパワーアダプタ１０を使用することにより、パーソナルコンピュータ３０の２つのＵＳＢコネクタ３２，３４からのバス電源による電流を合成し、例えば１つのＵＳＢポートが５ボルト／５００ミリアンペアの仕様であったとすると、パワーアダプタ１０による電流合成で５ボルト／１０００ミリアンペアのバスパワーをストレージサブシステム３６に供給し、ハードディスクドライブの起動時の負荷電流を十分に供給できることで、安定した動作を補償することができる。
【００７３】
図１０は本願の第１発明による２入力型のパワーアダプタの他の実施形態を示した説明図である。図１０（Ａ）はパワーアダプタ１０の表面１４側を示した説明図であり、図１（Ａ）の実施形態と同様、表面１４にはＢ型またはミニＢ型のメスコネクタを用いたメインＵＳＢコネクタ１６と、同じくＢ型またはミニＢ型のメスコネクタを用いたアシストＵＳＢコネクタ１８が設けられている。
【００７４】
これに対し図１０（Ｂ）の裏面２０側については、本体１２の内部から直接、ＵＳＢケーブル６８が引き出されており、ＵＳＢケーブル６８の先端にＢ型のＵＳＢ雄コネクタを用いたドライブＵＳＢコネクタ７０を接続している。
【００７５】
このように裏面２０側にドライブＵＳＢコネクタ７０を備えたＵＳＢケーブル６８を直接引き出しておくことで、図５または図９に示すように、パーソナルコンピュータ３０とストレージサブシステム３６を接続する際に、ストレージサブシステム３６側のＵＳＢケーブル４５を不要にすることができ、その分、パワーアダプタ１０の取扱いが容易にできる。
【００７６】
図１１は図１または図１０のパワーアダプタ１０に内蔵した電源電流合成回路の他の実施形態を示した回路図である。図１１において、パワーアダプタ１０に設けた入力側のメインＵＳＢコネクタ１６の４本のコネクタピン１６−１〜１６−４と、アシストＵＳＢコネクタ１８の２本のコネクタピン１８−１，１８−４に対する出力側のドライブＵＳＢコネクタ２２のコネクタピン２２−１〜２２−４の接続構成は、図２の実施形態と同じであるが、これに加えて図１１の実施形態にあっては、メインＵＳＢコネクタ１６からのＵＳＢ電源線２４−１に逆流防止用のダイオード７２を挿入接続すると同時に、アシストＵＳＢコネクタ１８からのアシストＵＳＢ電源線２６−１にも逆流防止用のダイオード７４を接続し、ダイオード７２，７４のカソード側をＰ１点で共通接続し、共通側のＵＳＢ電源線２８−１としてドライブＵＳＢコネクタ２２のコネクタピン２２−１に接続している。
【００７７】
このようにメインＵＳＢコネクタ１６及びアシストＵＳＢコネクタ１８からのＵＳＢ電源線２４−１，２６−１のそれぞれに逆流防止用のダイオード７２，７４を設けたことで、図５または図９のようにパーソナルコンピュータ３０の２つのＵＳＢコネクタ３２，３４にＵＳＢケーブル４０，４２によりパワーアダプタ１０をコネクタ接続した際に、いずれか一方のＵＳＢコネクタの電源電圧が低くなって、高い方のＵＳＢコネクタから低い方のＵＳＢコネクタに電流が逆流してしまう不具合を防止することができる。
【００７８】
図１２は本願第１発明の２入力合成となるパワーアダプタ１０に設けた電源電流合成回路の他の実施形態を示した回路図であり、２つのバス電源を逆流を阻止するように共通接続した際に電圧低下を最小限に抑えて負荷の安定した動作を可能とする。
【００７９】
図１２において、メインＵＳＢコネクタ１６からのメインＵＳＢ電源線２４−１には、この実施形態にあってはＮチャネルＭＯＳ−ＦＥＴ７６が挿入接続され、一方、アシストＵＳＢコネクタ１８からのアシストＵＳＢ電源線２６−１には同じくＮチャネルＭＯＳ−ＦＥＴ７８が挿入接続されている。
【００８０】
ＮチャネルＭＯＳ−ＦＥＴ７６，７８は、ソースＳを電源入力側に接続し、ドレインＤを電源出力側に接続し、ドレインＤ側については共通接続してＵＳＢ電源線２８−１として、ドライブＵＳＢコネクタ２２に接続している。
【００８１】
ＮチャネルＭＯＳ−ＦＥＴ７６，７８は、それぞれオペアンプ８０，８２によりオン制御またはオフ制御される。オペアンプ８０，８２の非反転入力端子（＋）には、ＮチャネルＭＯＳ−ＦＥＴ７６，７８のソースＳ側が入力接続される。またオペアンプ８０，８２の反転入力端子（−）には、ＮチャネルＭＯＳ−ＦＥＴ７６，７８のドレインＤ側が入力接続される。そしてオペアンプ８０，８２の出力は、ＮチャネルＭＯＳ−ＦＥＴ７６，７８のゲートＧに接続される。
【００８２】
更にオペアンプ８０，８２の動作電源を作り出すため、電圧ダブラー回路８４が設けられている。電圧ダブラー回路８４は、外部接続しているコンデンサ８６，８８を使用したスイッチドキャパシタ動作により、メインＵＳＢ電源線２４−１から入力した５ボルトの電源電圧＋Ｖ１を、本実施形態ではほぼ２倍の１０ボルトに昇圧し、オペアンプ８０，８２に対し電源電圧Ｖｃｃとして供給している。
【００８３】
メインＵＳＢ電源線２４−１，アシストＵＳＢ電源線２６−１に設けたＮチャネルＭＯＳ−ＦＥＴ７６，７８は、ゲート，ソース間電圧Ｖｇｓをプラス方向にバイアスするとオン状態に導通し、逆にマイナス方向にバイアスするとオフ制御される。
【００８４】
ここでメインＵＳＢ電源線２４−１の入力電圧を＋Ｖ１、アシストＵＳＢ電源線２６−１の入力電圧を＋Ｖ２、負荷に対するＵＳＢ電源線２８−１の出力電圧を＋Ｖ３とすると、オペアンプ８０，８２は次のようにしてＮチャネルＭＯＳ−ＦＥＴ７６，７８のオン制御またはオフ制御を行う。
【００８５】
いまメインＵＳＢ電源線２４−１の電源電圧Ｖ１が負荷側の電源電圧Ｖ３より高かったとすると、オペアンプ８０の入力には
ΔＶ１＝Ｖ１−Ｖ３
となる電圧が、実線の矢印で示す極性で入力する。
【００８６】
このためオペアンプ８０の出力は、入力の反転で実線の矢印で示すプラス側の電位を持つ電圧となり、従ってＮチャネルＭＯＳ−ＦＥＴ７６はオン制御され、そのオン抵抗は例えば０．０１オーム程度のごく小さな抵抗となる。このときの順方向電圧降下は負荷に対する供給電流が５００ミリアンペアであったとすると、５ミリボルトと極めて小さな電圧降下となり、負荷に対する電源電圧Ｖ３を十分な電源電圧に保つことができる。
【００８７】
ここでオペアンプ８０の出力のプラス側への増加に伴って、ＮチャネルＭＯＳ−ＦＥＴ７６がオン制御されて内部抵抗が下がると、入力に加わっている差電圧Δボルト１は小さくなるように帰還制御され、オン抵抗を最小とするオン状態に不帰還制御されることになる。
【００８８】
一方、メインＵＳＢ電源線２４−１の電源電圧Ｖ１が出力側の電源電圧Ｖ３より小さくなった場合には、オペアンプ８０に加わる差電圧ΔＶ１は点線の矢印で示すプラス方向の入力電圧となる。このため、オペアンプ８０の出力は点線の矢印で示すマイナス方向に低下し、ＮチャネルＭＯＳ−ＦＥＴ７６をオフ制御して内部抵抗をＨインピーダンスとし、理想ダイオードによる逆方向特性を実現する。
【００８９】
このため、出力側の電源電圧Ｖ３が入力側の電源電圧Ｖ１より高くとも、ＮチャネルＭＯＳ−ＦＥＴ７６がオフ制御されることで出力側から入力側への電流の逆流を阻止することができる。
【００９０】
このようなオペアンプ８０によるＮチャネルＭＯＳ−ＦＥＴ７６の制御は、アシストＵＳＢ電源線２６−１に設けているＮチャネルＭＯＳ−ＦＥＴ７８に対するオペアンプ８２による制御についても同様である。
【００９１】
いまアシストＵＳＢ電源線２６−１の電源電圧Ｖ２が負荷側の電源電圧Ｖ３より高かったとすると、オペアンプ８２の入力には
ΔＶ１＝Ｖ２−Ｖ３
となる電圧が、実線の矢印で示す極性で入力する。
【００９２】
このためオペアンプ８２の出力は、実線の矢印で示すプラス側の電位を持つ電圧となり、従ってＮチャネルＭＯＳ−ＦＥＴ７８はオン制御される。ここでオペアンプ８２の出力のプラス側への増加に伴って、ＮチャネルＭＯＳ−ＦＥＴ７８がオン制御されて内部抵抗が下がると、入力に加わっている差電圧ΔＶ２は小さくなるように帰還制御され、オン抵抗を最小とするオン状態に負帰還制御される。
【００９３】
一方、アシストＵＳＢ電源線２６−１の電源電圧Ｖ２が出力側の電源電圧Ｖ３より小さくなった場合には、オペアンプ８２に加わる差電圧ΔＶ２は点線の矢印で示すプラス方向の入力電圧となる。このため、オペアンプ８２の出力は点線の矢印で示すマイナス方向に低下し、ＮチャネルＭＯＳ−ＦＥＴ７８をオフ制御して内部抵抗をＨインピーダンスとし、理想ダイオードによる逆方向特性を実現する。
【００９４】
ここで、オペアンプ８０，８２の入力電圧Ｖ１，Ｖ２は５ボルトであり、オペアンプ８０，８２は５ボルトをスレッショルドとして出力電圧を変化させる必要があるため、電源電圧Ｖｃｃとしてはスレッショルド５ボルトに対しほぼ２倍の１０ボルトが必要となり、このための電源電圧Ｖｃｃを電圧ダブラー回路８４で作り出している。
【００９５】
図１３は図１２の電圧ダブラー回路８４の実施形態を示した回路ブロック図である。図１３において、電圧ダブラー回路８４は４つのスイッチ９０，９２，９４，９６と、これら４つのスイッチをオンオフ制御するインバータ９８、更にスイッチドキャパシタにより昇圧するための２つのコンデンサ８６，８８を備えている。
【００９６】
入力電圧V１の信号ラインは、スイッチ９０，９４を介して出力側に接続される。また入力電圧Ｖ１の電源ラインはスイッチ９０の手前で分岐され、スイッチ９６，９２を介してグランド側に接続される。
【００９７】
スイッチ９０，９４及びスイッチ９２，９６の間にはコンデンサ８６が接続される。またスイッチ９４の出力側にはコンデンサ８８が接続される。スイッチ９０，９２は、図示しないクロック発生回路から入力するクロックパルス１０１により同期してオンオフ制御される。クロックパルス１０１はインバータ９８で反転され、インバータ９８で反転した反転クロックによりスイッチ９４，９６を同期してオンオフ制御する。
【００９８】
電圧ダブラー回路８４による昇圧動作は次のようになる。クロックパルス１０１によりスイッチ９０，９２をオンすると、このときインバータ９８による反転クロックでスイッチ９４，９６はオフとなっている。スイッチ９０，９２をオンすると、電源電圧Ｖ１からの電流がコンデンサ８６を通ってグランド側に流れ、コンデンサ８６が＋Ｖ１に充電される。
【００９９】
次にスイッチ９０，９２をオフすると同時にスイッチ９４，９６をオンする。スイッチ９４，９６がオンすると、電源電圧＋Ｖ１がスイッチ９６を介してコンデンサ８６のマイナス側に加わり、これによって前回コンデンサ８６に充電した＋Ｖ１と新たにマイナス側に加わった電圧Ｖ１とを加算した電圧（Ｖ１＋Ｖ１）＝２Ｖ１が発生し、これがコンデンサ８８に充電される。
【０１００】
以下、クロックパルス１０１及びインバータ９８の反転クロックに同期して、同様にスイッチ９０，９２とスイッチ９４，９６の交互のオンオフが繰り返され、いわゆるスイッチドキャパシタ動作によりコンデンサ８８に入力電圧V２の２倍の電源電圧Ｖｃｃ＝２Ｖ１を得ることができる。
【０１０１】
なお本実施形態にあっては、オペアンプ８０，８２に電源電圧を供給する昇圧回路として電圧ダブラー回路８４を使用しているが、これ以外に通常の昇圧型ＤＣ−ＤＣコンバータを使用しても良い。
【０１０２】
図１４は本願第１発明の２入力合成となるパワーアダプタ１０に設けた電源電流合成回路の他の実施形態を示した回路図であり、この実施形態にあってはＰチャネルＭＯＳ−ＦＥＴを使用したことを特徴とする。
【０１０３】
図１４において、メインＵＳＢコネクタ１６からのメインＵＳＢ電源線２４−１とアシストＵＳＢコネクタ１８からのアシストＵＳＢ電源線２６−１のそれぞれには、本実施形態にあってはＰチャネルＭＯＳ−ＦＥＴ１０２，１０４が挿入接続されている。即ち、ＰチャネルＭＯＳ−ＦＥＴ１０２のドレインＤを電源入力側に接続し、ソースＳを出力側のＵＳＢ電源線２８−１側に共通接続している。
【０１０４】
ＰチャネルＭＯＳ−ＦＥＴ１０２，１０４は、オペアンプ８０，８２によりオン制御またはオフ制御される。オペアンプ８０，８２には、ＰチャネルＭＯＳ−ＦＥＴ１０２，１０４のゲードレイン間電圧Ｖｇｄが入力される。即ち、オペアンプ８０，８２の非反転入力端子（＋）にＰチャネルＭＯＳ−ＦＥＴ１０２，１０４のソースＳを入力接続し、反転入力端子（−）にドレインＤを入力接続している。
【０１０５】
ＰチャネルＭＯＳ−ＦＥＴ１０２，１０４は、ゲードレイン間電圧を実線の矢印で示すようにマイナス引き込むとオン制御し、点線の矢印で示すようにプラス方向にバイアスするとオフ制御される。
【０１０６】
オペアンプ８０の入力には、メインＵＳＢ電源線２４−１に対する電源電圧Ｖ１と出力側のＵＳＢ電源２８−１の電源電圧Ｖ３との差電圧
ΔＶ１＝Ｖ１−Ｖ３
が入力する。またオペアンプ８２には、アシストＵＳＢ電源線２６−１の電源電圧Ｖ２と出力側のＵＳＢ電源線２８−１の電源電圧の差電圧ΔＶ２
ΔＶ２＝Ｖ２−Ｖ３
が入力する。
【０１０７】
例えばオペアンプ８０によるＰチャネルＭＯＳ−ＦＥＴ１０２の制御を例に取ると、メインＵＳＢ電源線２４−１の電源電圧Ｖ１が出力側の電源電圧Ｖ３より大きい場合には、オペアンプ８０に入力する差電圧ΔＶは実線の矢印で示す極性となり、この場合、オペアンプ８０の出力は実線の矢印で示すマイナス方向に変化する電圧となり、ＰチャネルＭＯＳ−ＦＥＴ１０２をオン制御する。
【０１０８】
ＰチャネルＭＯＳ−ＦＥＴ１０２はオン制御されると、そのオン抵抗が例えば０．０１オーム程度となり、ＵＳＢインタフェースの一般的な最大電流５００ミリアンペアに対し、順方向電圧降下は０．０５ミリボルトとごくわずかで済む。
【０１０９】
一方、入力側の電源電圧Ｖ１に対し出力側の電源電圧Ｖ３が高くなると、オペアンプ８０に入力する差電圧ΔＶ１は破線の矢印で示す方向の極性となり、この場合、オペアンプ８０の出力は破線の矢印で示すようにプラス方向に増加し、これによってＰチャネルＭＯＳ−ＦＥＴ１０２はオフ制御され、理想ダイオードの逆方向特性を実現し、高くなった電源電圧Ｖ３から低い方の電源電圧Ｖ１に対する電流の逆流を確実に阻止することができる。
【０１１０】
アシストＵＳＢ電源線２６−１に設けたＰチャネルＭＯＳ−ＦＥＴ１０４に対するオペアンプ８２によるオン制御またはオフ制御も、オペアンプ８０の場合と同じになる。
【０１１１】
またＰチャネルＭＯＳ−ＦＥＴ１０２，１０４にあっては、オペアンプ８０，８２によりマイナス方向に出力を変化させることでオン制御できるため、オペアンプ８０，８２のスレッショルドが入力電圧Ｖ１，Ｖ２に対応した５ボルトであったとすると、オン制御のためには５ボルト以下に出力を引き込むことになる。
【０１１２】
一方、オフ制御のためにはオペアンプ８０，８２の出力をスレッショルド５ボルトからプラス側に増加させることになるが、この場合のプラス側へのバイアスはスレッショルド５ボルトに対し２~３ボルト程度高くすれば良い。
【０１１３】
したがって、図１４の実施形態で電圧ダブラー回路８４によりオペアンプ８０，８２に供給する電源電圧Ｖｃｃとしては、Ｖｃｃ＝７〜８ボルト程度で良く、図１２の実施形態に示したオペアンプ８０，８２に対する電源電圧Ｖｃｃ＝１０ボルトを必要とする場合に比べ、電圧ダブラー回路８４として小型で低コストのものを使用することができる。
【０１１４】
もちろん図１４の実施形態についても、電圧ダブラー回路８４の代わりに昇圧型ＤＣ−ＤＣコンバータを使用することができ、この場合の昇圧電圧も７~８ボルトで済むことから、図９の実施形態の１０ボルトの昇圧に比べ、ＤＣ−ＤＣコンバータとして小型で低コストのものを使用できるメリットがある。
【０１１５】
図１５は図１２のＮチャネルＭＯＳ−ＦＥＴ７６，７８を使用した実施形態において、メインＵＳＢ電源線２４−１の電源電圧Ｖ１をＶ１＝５．０ボルトに固定し、且つ負荷に対する出力電流を５００ミリアンペアに固定し、この状態でアシストＵＳＢ電源線２６−１の電源電圧Ｖ２を変化させたときのアシストＵＳＢ電源線２６−１に流れる負荷電流を計測した特性グラフの説明図である。
【０１１６】
図１５において、アシストＵＳＢ電源電圧Ｖ２を順次増加させていくと、Ｖ２＝４．８５ボルトとなったときにアシストＵＳＢ電流Ｉ２が流れ始め、その後の電源電圧Ｖ２の増加に対し、特性１０６に示すように直線的にアシストＵＳＢ電流Ｉ２が増加し、Ｖ２＝５．１５ボルトでほぼ最大電流５００ミリアンペアをアシスト側で分担していることになる。
【０１１７】
このようなアシストＵＳＢ電流Ｉ２に対し、信号側については５００ミリアンペアからアシストＵＳＢ電流Ｉ２を差し引いた電流Ｉ１
Ｉ１＝５００（ミリアンペア）−Ｉ２
が流れていることになる。
【０１１８】
図１５の特性グラフから明らかなように、２つのＵＳＢコネクタの電源電圧Ｖ１，Ｖ２に差があっても、逆流を起こすことなく、それぞれの電圧に応じた２つのコネクタからの電流を加算して負荷に供給することができ、電流の逆流防止のために設けているＭＯＳ−ＦＥＴの順方向の電圧降下は極めて小さいため、２つのＵＳＢコネクタから電流を供給して加算するような場合であっても、負荷側に供給する電源電圧の低下もごく少なく、負荷である例えばハードディスクドライブ側に変動があっても、安定した電源電圧と負荷電流の供給により負荷の安定した動作を補償することができる。
【０１１９】
（第２発明の実施形態：３入力合成のパワーアダプタ）
図１６は本願の第２発明による３入力型のパワーアダプタの実施形態を示した説明図である。図１６（Ａ）は３入力型のパワーアダプタ１００の表面１４側を示しており、本体１２の表面１４にはメインＵＳＢコネクタ１６とアシストＵＳＢコネクタ１８が設けられ、この点は図１の実施形態と同じであるが、本実施形態にあっては更にＤＣジャック１１０を設けている。
【０１２０】
このためパワーアダプタ１００に対しては、メインＵＳＢコネクタ１６とアシストＵＳＢコネクタ１８に対するパーソナルコンピュータ側から２本のＵＳＢケーブルのコネクタ接続に加え、ＤＣジャック１１０に対するＡＣアダプタの接続により、最大３つの電源入力による電流を合成して出力することができる。
【０１２１】
図１６（Ｂ）はパワーアダプタ１００の裏面２０側を示しており、裏面２０にはドライブＵＳＢコネクタ２２が設けられており、ドライブＵＳＢコネクタ２２にはストレージサブシステムがＵＳＢケーブルにより接続されて電源供給及び信号供給を受ける。
【０１２２】
なお図１６（Ａ）のメインＵＳＢコネクタ１６とアシストＵＳＢコネクタ１８はＢ型またはミニＢ型のＵＳＢメスコネクタであり、図１６（Ｂ）のドライブＵＳＢコネクタはＡ型のＵＳＢメスコネクタを使用している。
【０１２３】
図１７は図１６のパワーアダプタ１００に内蔵した電源電流合成回路の実施形態を示した説明図である。図１７において、パワーアダプタ１００の入力側にはメインＵＳＢコネクタ１６、アシストＵＳＢコネクタ１８及びＤＣジャック１１０が設けられている。
【０１２４】
メインＵＳＢコネクタ１６及びアシストＵＳＢコネクタ１８は、それぞれ４つのコネクタピン１６−１〜１６−４、１８−１〜１８−４を持ち、ＤＣジャック１１０はコネクタピン１１０−１，１１０−２を持っている。
【０１２５】
メインＵＳＢコネクタ１６のコネクタピン１６−１から引き出されたメインＵＳＢ電源線２４−１は、アシストＵＳＢコネクタ１８のコネクタピン１８−１から引き出されたアシストＵＳＢ電源線２６−１とＰ１点で接続され、更にＤＣジャック１１０のコネクタピン１１０−１から引き出されたアシスト電源線１１２−１とＰ３点で接続され、共通接続側をＵＳＢ電源線２８−１としてドライブＵＳＢコネクタ２２のコネクタピン２２−１に接続している。
【０１２６】
同様にメインＵＳＢコネクタ１６のコネクタピン１６−４から引き出されたＵＳＢグランド線２４−４、アシストＵＳＢコネクタ１８のコネクタピン１８−４から引き出されたＵＳＢグランド線２６−４、更にＤＣジャック１１０のコネクタピン１１０−２から引き出されたグランド線１１２−２も共通接続し、共通側をＵＳＢグランド線２８−４として、ドライブＵＳＢコネクタ２２のコネクタピン２２−４に接続している。
【０１２７】
このようなパワーアダプタ１００内に設けた電源電流合成回路により、メインＵＳＢコネクタ１６及びアシストＵＳＢコネクタ１８にパーソナルコンピュータからそれぞれＵＳＢケーブルを接続している場合、更にＤＣジャック１１０にＡＣアダプタを接続している場合には、２つのＵＳＢポートからの電源電流に更にＡＣアダプタからの電源電流を加算した３つの電源電流の合成電流を、ドライブＵＳＢコネクタ２２から負荷側となるストレージサブシステムに供給することができる。
【０１２８】
もちろん、ＵＳＢインタフェース信号については、メインＵＳＢコネクタ１６のコネクタピン１６−２，１６−３をＵＳＢ信号線２４−２，２４−３によりドライブＵＳＢコネクタ２２のコネクタピン２２−２，２２−３に接続することで相互に入出力できるようにしている。
【０１２９】
このような３入力型のパワーアダプタ１００にあっては、ＵＳＢコネクタによるバスパワーの仕様が５ボルト／５００ミリアンペアであったとすると、２つのＵＳＢコネクタによるバスパワーの合成電流となる５ボルト／１０００ミリアンペアに更にＡＣアダプタからの電流例えば５ボルト／５００ミリアンペアを加えた合計５ボルト／１５００ミリアンペアといったストレージサブシステムの動作に必要な十分な電流を、パワーアダプタ１００から供給することができる。
【０１３０】
図１８は図１６のパワーアダプタ１００を用いたパーソナルコンピュータとストレージサブシステムの接続状態を示した説明図である。図１８にあっては、パーソナルコンピュータ３０の２つのＵＳＢコネクタ３２，３４とパワーアダプタ１００のメインＵＳＢコネクタ１６とアシストＵＳＢコネクタ１８を、２本のＵＳＢケーブル４０，４２によりコネクタ接続して２入力型の電源入力としており、ＤＣジャック１１０については空きとしている。パワーアダプタ１００のドライブＵＳＢコネクタ２２はＵＳＢケーブル４５により、ストレージサブシステム３６のＵＳＢコネクタ３８に接続されている。
【０１３１】
この図１８のように、３入力型のパワーアダプタ１００を２入力型として使用することで、例えば図５に示したと同様に、２つのＵＳＢコネクタ３２，３４からの合成電流によるストレージサブシステム３６に対する電源供給ができる。
【０１３２】
図１９は図１６のパワーアダプタ１００を用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図である。図１９にあっては、パーソナルコンピュータ３０に例えばＵＳＢポートが１つしかないような場合、パワーアダプタ１００のメインＵＳＢコネクタ１６をＵＳＢケーブル４０によりパーソナルコンピュータ３０のＵＳＢコネクタ３２に接続する。
【０１３３】
ＵＳＢケーブル４０による１つのＵＳＢポートによるバスパワーではストレージサブシステム３６に対する動作電流が不足することから、パワーアダプタ１００のＤＣジャック１１０に対しＡＣアダプタ１１４をアダプタケーブル１１６により接続し、ＵＳＢコネクタ３２からのバスパワーとＡＣアダプタ１１４からのＤＣパワーによる合成電流を、ドライブＵＳＢコネクタ２２に接続したＵＳＢケーブル４５によりＵＳＢコネクタ３８を介してストレージサブシステム３６に供給するようにしている。
【０１３４】
図２０は図１６のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図である。図２０にあっては、パーソナルコンピュータ３０が２つのＵＳＢコネクタ３２，３４を備えていることから、パワーアダプタ１００のメインＵＳＢコネクタ１６及びアシストＵＳＢコネクタ１８に対しＵＳＢケーブル４０，４２によりコネクタを接続し、２つのＵＳＢバスパワーを入力している。
【０１３５】
更にＤＣジャック１１０にＡＣアダプタ１１４のアダプタケーブル１１６を接続し、ＤＣパワーを供給した３入力型としている。この場合には、パーソナルコンピュータ３０の２つのＵＳＢコネクタ３２，３４からのバスパワーにＡＣアダプタ１１４からのＤＣパワーを合成した例えば５ボルト／１５００ミリアンペアの合成電流を供給し、ストレージサブシステム３６の安定した動作を補償することができる。
【０１３６】
図２１は図１６のパワーアダプタ１００を用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図である。図２１にあっては、パーソナルコンピュータ３０とストレージサブシステム３６をｅ−ＳＡＴＡケーブル６０で接続し、ストレージサブシステム３６に対する電源供給をパワーアダプタ１００を使用して行うようにしている。
【０１３７】
パワーアダプタ１００のメインＵＳＢコネクタ１６とアシストＵＳＢコネクタ１８は、パーソナルコンピュータ３０の２つのＵＳＢコネクタ３２，３４にＵＳＢケーブル４０，４２により接続し、２つのＵＳＢコネクタ３２，３４からのバスパワーの合成電流を、パワーアダプタ１００のドライブＵＳＢコネクタ２２に接続したＵＳＢケーブル４５によりＵＳＢコネクタ３８を介してストレージサブシステム３６に供給している。
【０１３８】
図２２は図１６のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図である。図２２にあっては、図２１のパワーアダプタ１００における空きとなっていたＤＣジャック１１０にアダプタケーブル１１６を介してＡＣアダプタ１１４を接続し、２つのＵＳＢバスパワーとＤＣパワーを合せた３入力型の電流合成を行うようにしている。
【０１３９】
図２３は本願第２発明による３入力型のパワーアダプタの他の実施形態を示した説明図である。図２３（Ａ）はパワーアダプタ１００の表面１４側を示しており、図１６（Ａ）と同様、メインＵＳＢコネクタ１６、アシストＵＳＢコネクタ１８及びＤＣジャック１１０を設けた３入力型の構成としている。
【０１４０】
これに対し図２３（Ｂ）の裏面２４側については、本体１２から直接ＵＳＢケーブル６８を引き出しており、ＵＳＢケーブル６８の先端に、ストレージサブシステム３６側にコネクタ接続するためのＢ型の雄コネクタを用いたドライブＵＳＢコネクタ７０を接続している。
【０１４１】
このように、パワーアダプタ１００の本体１２からＵＳＢケーブル６８を直接引き出してドライブＵＳＢコネクタ７０を接続しておくことで、図１８〜図２２に示した接続状態におけるストレージサブシステム３６側のケーブルとして専用のＵＳＢケーブル４５を別途設ける必要がなく、その分、接続作業が容易となり、コストも低減できる。
【０１４２】
図２４は図１６または図２３のパワーアダプタ１００に内蔵した電源電流合成回路の他の実施形態を示した回路図である。図２４のパワーアダプタ１００にあっては、メインＵＳＢコネクタ１６、アシストＵＳＢコネクタ１８、ＤＣジャック１１０及びドライブＵＳＢコネクタ２２の間における電源線、グランド線、更に信号線の接続は図１７の実施形態と同じであるが、これに加えてメインＵＳＢコネクタ１６のコネクタピン１６−１から引き出されたメインＵＳＢ電源線２４−１に逆流防止用のダイオード７２を接続し、またアシストＵＳＢコネクタ１８のコネクタピン１８−１から引き出されたアシストＵＳＢ電源線２６−１に逆流防止用のダイオード７４を接続し、更にＤＣジャック１１０のコネクタピン１１０−１から引き出された電源線１１２−１に逆流防止用のダイオード１１８を接続し、ダイオード７２，７４，１１８のアノード側を共通接続して、共通側をＵＳＢ電源線２８−１としてドライブＵＳＢコネクタ２２のコネクタピン２２−１に接続するようにしている。
【０１４３】
このように入力側の３つの電源線に逆流防止用のダイオード７２，７４，１１８を設けておくことで、メインＵＳＢコネクタ１６とアシストＵＳＢコネクタ１８にＵＳＢケーブルで接続しているパーソナルコンピュータ側のＵＳＢコネクタの電源電圧の一方が、他方あるいはＤＣジャック１１０からのＤＣ電圧に対し低くなったとしても、低い電圧となるＵＳＢコネクタに対する電流の逆流が阻止され、ＵＳＢインタフェースの仕様で設定されている電流逆流防止の機能を効果的に実現することができる。
【０１４４】
図２５は図１６又は図２３における本願第２発明の３入力合成型のパワーアダプタに設けた電源電流合成回路の他の実施形態を示した回路図である。図２５において、メインＵＳＢコネクタ１６からのメインＵＳＢ電源線２４−１には、この実施形態にあってはＮチャネルＭＯＳ−ＦＥＴ７６が挿入接続され、アシストＵＳＢコネクタ１８からのアシストＵＳＢ電源線２６−１には同じくＮチャネルＭＯＳ−ＦＥＴ７８が挿入接続され、更に、ＤＣジャック１１０からのアシスト電源線１１２−１には同じくＮチャネルＭＯＳ−ＦＥＴ１２０が挿入接続され、ている。
【０１４５】
ＮチャネルＭＯＳ−ＦＥＴ７６，７８，１２０は、ソースＳを電源入力側に接続し、ドレインＤを電源出力側に接続し、ドレインＤ側については共通接続してＵＳＢ電源線２８−１として、ドライブＵＳＢコネクタ２２に接続している。
【０１４６】
ＮチャネルＭＯＳ−ＦＥＴ７６，７８，１２０は、それぞれオペアンプ８０，８２，１２２によりオン制御またはオフ制御される。オペアンプ８０，８２，１２２の非反転入力端子（＋）には、ＮチャネルＭＯＳ−ＦＥＴ７６，７８，１２０のソースＳ側が入力接続される。またオペアンプ８０，８２，１２２の反転入力端子（−）には、ＮチャネルＭＯＳ−ＦＥＴ７６，７８，１２０のドレインＤ側が入力接続される。そしてオペアンプ８０，８２，１２２の出力は、ＮチャネルＭＯＳ−ＦＥＴ７６，７８，１２０のゲートＧに接続される。
【０１４７】
更にオペアンプ８０，８２，１２２の動作電源を作り出すため、昇圧型のＤＣ−ＤＣコンバータ１２４が設けられている。ＤＣ−ＤＣコンバータ１２４は、メインＵＳＢコネクタ１６のメインＵＳＢ電源線２４−１から入力した５ボルトの電源電圧＋Ｖ１１を、本実施形態ではほぼ２倍の１０ボルトに昇圧し、オペアンプ８０，８２，１２２に対し電源電圧Ｖｃｃとして供給している。
【０１４８】
メインＵＳＢ電源線２４−１，アシストＵＳＢ電源線２６−１及びアシスト電源線１１２−１に設けたＮチャネルＭＯＳ−ＦＥＴ７６，７８，１２０は、ゲート，ソース間電圧Ｖｇｓをプラス方向にバイアスするとオン状態に導通し、逆にマイナス方向にバイアスするとオフ制御される。
【０１４９】
ここでメインＵＳＢ電源線２４−１の入力電圧を＋Ｖ１１、アシストＵＳＢ電源線２６−１の入力電圧を＋Ｖ１２、ＤＣジャックのアシスト電源線１１２−１の入力電圧を＋Ｖ１３、負荷に対するＵＳＢ電源線２８−１の電源電圧を＋Ｖ１４とすると、オペアンプ８０，８２，１２２は次のようにしてＮチャネルＭＯＳ−ＦＥＴ７６，７８，１２２のオン制御またはオフ制御を行う。
【０１５０】
いまメインＵＳＢ電源線２４−１の電源電圧Ｖ１１が負荷側の電源電圧Ｖ１４より高かったとすると、オペアンプ８０の入力には
ΔＶ１１＝Ｖ１１−Ｖ１４
となる電圧が、実線の矢印で示す極性で入力する。
【０１５１】
このためオペアンプ８０の出力は、入力の反転で実線の矢印で示すプラス側の電位を持つ電圧となり、従ってＮチャネルＭＯＳ−ＦＥＴ７６はオン制御され、そのオン抵抗は例えば０．０１オーム程度のごく小さな抵抗となる。このときの順方向電圧降下は負荷に対する供給電流が５００ミリアンペアであったとすると、５ミリボルトと極めて小さな電圧降下となり、負荷に対する電源電圧Ｖ１４を十分な電源電圧に保つことができる。
【０１５２】
ここでオペアンプ８０の出力のプラス側への増加に伴って、ＮチャネルＭＯＳ−ＦＥＴ７６がオン制御されて内部抵抗が下がると、入力に加わっている差電圧ΔＶ１１は小さくなるように帰還制御され、オン抵抗を最小とするオン状態に不帰還制御されることになる。
【０１５３】
一方、メインＵＳＢ電源線２４−１の電源電圧Ｖ１１が出力側の電源電圧Ｖ１４より小さくなった場合には、オペアンプ８０に加わる差電圧ΔＶ１１は点線の矢印で示すプラス方向の入力電圧となる。このため、オペアンプ８０の出力は点線の矢印で示すマイナス方向に低下し、ＮチャネルＭＯＳ−ＦＥＴ７６をオフ制御して内部抵抗をＨインピーダンスとし、理想ダイオードによる逆方向特性を実現する。
【０１５４】
このため、出力側の電源電圧Ｖ１４が入力側の電源電圧Ｖ１１より高くとも、ＮチャネルＭＯＳ−ＦＥＴ７６がオフ制御されることで出力側から入力側への電流の逆流を阻止することができる。
【０１５５】
このようなオペアンプ８０によるＮチャネルＭＯＳ−ＦＥＴ７６の制御は、アシストＵＳＢ電源線２６−１に設けているＮチャネルＭＯＳ−ＦＥＴ７８に対するオペアンプ８２による制御についても同様である。
【０１５６】
いまアシストＵＳＢ電源線２６−１の電源電圧Ｖ１２が負荷側の電源電圧Ｖ１４より高かったとすると、オペアンプ８２の入力には
ΔＶ１２＝Ｖ１２−Ｖ１４
となる電圧が、実線の矢印で示す極性で入力する。
【０１５７】
このためオペアンプ８２の出力は、実線の矢印で示すプラス側の電位を持つ電圧となり、従ってＮチャネルＭＯＳ−ＦＥＴ７８はオン制御される。ここでオペアンプ８２の出力のプラス側への増加に伴って、ＮチャネルＭＯＳ−ＦＥＴ７８がオン制御されて内部抵抗が下がると、入力に加わっている差電圧ΔＶ１２は小さくなるように帰還制御され、オン抵抗を最小とするオン状態に負帰還制御される。
【０１５８】
一方、アシストＵＳＢ電源線２６−１の電源電圧Ｖ１２が出力側の電源電圧Ｖ１４より小さくなった場合には、オペアンプ８２に加わる差電圧ΔＶ１２は点線の矢印で示すプラス方向の入力電圧となる。このため、オペアンプ８２の出力は点線の矢印で示すマイナス方向に低下し、ＮチャネルＭＯＳ−ＦＥＴ７８をオフ制御して内部抵抗をＨインピーダンスとし、理想ダイオードによる逆方向特性を実現する。
【０１５９】
更に、オペアンプ８０によるＮチャネルＭＯＳ−ＦＥＴ７６の制御は、アシスト電源線１１２−１に設けているＮチャネルＭＯＳ−ＦＥＴ１２０に対するオペアンプ１２２による制御についても同様である。
【０１６０】
いまアシスト電源線１１２−１の電源電圧Ｖ１３が負荷側の電源電圧Ｖ１４より高かったとすると、オペアンプ１２２の入力には
ΔＶ１３＝Ｖ１３−Ｖ１４
となる電圧が、実線の矢印で示す極性で入力する。
【０１６１】
このためオペアンプ１２２の出力は、実線の矢印で示すプラス側の電位を持つ電圧となり、従ってＮチャネルＭＯＳ−ＦＥＴ１２０はオン制御される。ここでオペアンプ１２２の出力のプラス側への増加に伴って、ＮチャネルＭＯＳ−ＦＥＴ１２０がオン制御されて内部抵抗が下がると、入力に加わっている差電圧ΔＶ１３は小さくなるように帰還制御され、オン抵抗を最小とするオン状態に負帰還制御される。
【０１６２】
一方、アシスト電源線１１２−１の電源電圧Ｖ１３が出力側の電源電圧Ｖ１４より小さくなった場合には、オペアンプ１２２に加わる差電圧ΔＶ１３は点線の矢印で示すプラス方向の入力電圧となる。このため、オペアンプ１２２の出力は点線の矢印で示すマイナス方向に低下し、ＮチャネルＭＯＳ−ＦＥＴ１２０をオフ制御して内部抵抗をＨインピーダンスとし、理想ダイオードによる逆方向特性を実現する。
【０１６３】
ここで、オペアンプ８０，８２，１２２の入力電圧Ｖ１１，Ｖ１２，Ｖ１３は５ボルトであり、オペアンプ８０，８２，１２２は５ボルトをスレッショルドとして出力電圧を変化させる必要があるため、電源電圧Ｖｃｃとしてはスレッショルド５ボルトに対しほぼ２倍の１０ボルトが必要となり、このための電源電圧ＶｃｃをＤＣ−ＤＣコンバータ１２４で作り出している。
【０１６４】
図２６は図１６又は図２３における本願第２発明の３入力型の合成パワーアダプタに設けた電源電流合成回路の他の実施形態を示した回路図であり、この実施形態にあってはＰチャネルＭＯＳ−ＦＥＴを使用したことを特徴とする。
【０１６５】
図２６において、メインＵＳＢコネクタ１６からのメインＵＳＢ電源線２４−１、アシストＵＳＢコネクタ１８からのアシストＵＳＢ電源線２６−１、ＤＣジャック１１０からのアシスト電源線１１２−１のそれぞれには、本実施形態にあってはＰチャネルＭＯＳ−ＦＥＴ１０２，１０４，１２６が挿入接続されている。即ち、ＰチャネルＭＯＳ−ＦＥＴ１０２，１０４，１２６のドレインＤを電源入力側に接続し、ソースＳを出力電源線２８−１側に共通接続している。
【０１６６】
ＰチャネルＭＯＳ−ＦＥＴ１０２，１０４，１２６は、オペアンプ８０，８２，１２２によりオン制御またはオフ制御される。オペアンプ８０，８２，１２２には、ＰチャネルＭＯＳ−ＦＥＴ１０２，１０４，１２６のゲードレイン間電圧Ｖｇｄが入力される。即ち、オペアンプ８０，８２，１２２の非反転入力端子（＋）にＰチャネルＭＯＳ−ＦＥＴ１０２，１０４，１２６のソースＳを入力接続し、反転入力端子（−）にドレインＤを入力接続している。
【０１６７】
ＰチャネルＭＯＳ−ＦＥＴ１０２，１０４，１２６は、ゲードレイン間電圧を実線の矢印で示すようにマイナス方向に引き込むとオン制御し、点線の矢印で示すようにプラス方向にバイアスするとオフ制御される。
【０１６８】
オペアンプ８０の入力には、メインＵＳＢ電源線２４−１に対する電源電圧Ｖ１１と出力側のＵＳＢ電源線２８−１の電源電圧Ｖ１４との差電圧
ΔＶ１１＝Ｖ１１−Ｖ１４
が入力する。またオペアンプ８２には、アシストＵＳＢ電源線２６−１の電源電圧Ｖ１２と出力側のＵＳＢ電源線２８−１の電源電圧Ｖ１４との差電圧
ΔＶ１２＝Ｖ１２−Ｖ１４
が入力する。
【０１６９】
更に、オペアンプ１２２には、アシスト電源線１１２−１の電源電圧Ｖ１３と出力側のＵＳＢ電源線２８−１の電源電圧Ｖ１４との差電圧
ΔＶ１３＝Ｖ１３−Ｖ１４
が入力する。
【０１７０】
例えばオペアンプ８０によるＰチャネルＭＯＳ−ＦＥＴ１０２の制御を例に取ると、メインＵＳＢ電源線２４−１の電源電圧Ｖ１１が出力側の電源電圧Ｖ１４より大きい場合には、オペアンプ８０に入力する差電圧ΔＶ１１は実線の矢印で示す極性となり、この場合、オペアンプ８０の出力は実線の矢印で示すマイナス方向に変化する電圧となり、ＰチャネルＭＯＳ−ＦＥＴ１０２をオン制御する。
【０１７１】
ＰチャネルＭＯＳ−ＦＥＴ１０２はオン制御されると、そのオン抵抗が例えば０．０１オーム程度となり、ＵＳＢインタフェースの一般的な最大電流５００ミリアンペアに対し、順方向電圧降下は０．０５ミリボルトとごくわずかで済む。
【０１７２】
一方、入力側の電源電圧Ｖ１１に対し出力側の電源電圧Ｖ１４が高くなると、オペアンプ８０に入力する差電圧ΔＶ１１は破線の矢印で示す方向の極性となり、この場合、オペアンプ８０の出力は破線の矢印で示すようにプラス方向に増加し、これによってＰチャネルＭＯＳ−ＦＥＴ１０２はオフ制御され、理想ダイオードの逆方向特性を実現し、高くなった電源電圧Ｖ１４から低い方の電源電圧Ｖ１１に対する電流の逆流を確実に阻止することができる。
【０１７３】
アシストＵＳＢ電源線２６−１に設けたＰチャネルＭＯＳ−ＦＥＴ１０４に対するオペアンプ８２によるオン制御またはオフ制御、及びアシスト電源線１１２−１に設けたＰチャネルＭＯＳ−ＦＥＴ１２６に対するオペアンプ１２２によるオン制御またはオフ制御はオペアンプ８０の場合と同じになる。
【０１７４】
またＰチャネルＭＯＳ−ＦＥＴ１０２，１０４，１２６にあっては、オペアンプ８０，８２，１２２によりマイナス方向に出力を変化させることでオン制御できるため、オペアンプ８０，８２，１２２のスレッショルドが入力電圧Ｖ１１，Ｖ１２，Ｖ１３に対応した５ボルトであったとすると、オン制御のためには５ボルト以下に出力を引き込むことになる。
【０１７５】
一方、オフ制御のためにはオペアンプ８０，８２，１２２の出力をスレッショルド５ボルトからプラス側に増加させることになるが、この場合のプラス側へのバイアスはスレッショルド５ボルトに対し２~３ボルト程度高くすれば良い。
【０１７６】
したがって、図２６の実施形態でＤＣ−ＤＣコンバータ１２４によりオペアンプ８０，８２，１２２に供給する電源電圧Ｖｃｃとしては、Ｖｃｃ＝７〜８ボルト程度で良く、図２５の実施形態に示したオペアンプ８０，８２，１２２に対する電源電圧Ｖｃｃ＝１０ボルトを必要とする場合に比べ、ＤＣ−ＤＣコンバータ１２４として小型で低コストのものを使用することができる。
【０１７７】
勿論、図２５及び図２６のＤＣ−ＤＣコンバータ１２４に代えて図１３に示した電圧ダブラー回路８４を使用しても良い。
【０１７８】
（第３発明の実施形態）
図２７は本願の第３発明による記憶装置の実施形態となるハードディスクサブシステムを示した説明図である。図２７において、本願第３発明の記憶装置の実施形態であるポータブル型のハードディスクサブシステム２００は、図１の実施例と同様、厚さが１５〜２０ｍｍ程度で掌サイズのブック型の筐体２０２を有し、筐体２０２の前面にメインＵＳＢコネクタ２０４と電源アシストに使用するアシストＵＳＢコネクタ２０５を設け、更にＬＥＤを用いたインジケータ２０６を設けている。
【０１７９】
ＵＳＢコネクタ２０４には、パーソナルコンピュータなどの外部装置からのＵＳＢケーブルが接続される。またアシストＵＳＢコネクタ２０５には、同じパーソナルコンピュータなどの外部装置からのＶＢＵＳ線とグランド線のみを備えたアシストＵＳＢケーブルが接続され、ＵＳＢインタフェースのバス電源のみの供給を行う。
【０１８０】
本実施形態にあっては、メインＵＳＢコネクタ２０４にパーソナルコンピュータなどの外部装置からのＵＳＢケーブルを接続すると、ハードディスクサブシステム２００に電源が供給されて動作状態となるが、メインＵＳＢコネクタ２０４に対するケーブル接続によるバス電源の供給のみでは動作が安定しないことから、原則としてアシストＵＳＢコネクタ２０５に同じパーソナルコンピュータの別のＵＳＢポートをアシストＵＳＢケーブルにより接続して電源を供給し、筐体２０２内で２つのポートからの電流を加算して、負荷となるハードディスクドライブに電源を供給するようにしている。
【０１８１】
図２８は第３発明の実施形態によるハードディスクサブシステムの内部構成を示したブロック図である。図２８において、ハードディスクサブシステム２００は、インタフェース変換基板２２６と記憶デバイスとして機能するハードディスクドライブ２３０が設けられている。インタフェース変換基板２２６には変換制御ＬＳＩ２２８と電源回路部２４０が実装されている。
【０１８２】
ハードディスクドライブ２３０のデバイスインタフェースとしては、この実施形態にあってはＳＡＴＡインタフェースを使用しており、パーソナルコンピュータ２１８のＵＳＢインタフェースとの間で信号変換を行うため、変換制御ＬＳＩ２２８はＵＳＢインタフェースとＳＡＴＡインタフェースの相互の信号変換を行っている。
【０１８３】
この変換制御ＬＳＩ２２８としては、例えばイニシオ社製（Ｉｎｉｔｉｏ  Ｃｏｒｐｏｒａｔｉｏｎ）のＵＳＢ−ｔｏ−ＳＡＴＡブリッジであるＩＮＩＣ−１６０５を使用することができる。
【０１８４】
ハードディスクサブシステム２００に設けたメインＵＳＢコネクタ２０４に対しては、パーソナルコンピュータ２１８のＵＳＢコネクタ２０８からのＵＳＢケーブル２１２で接続している。ＵＳＢケーブル２１２は４本の信号線を持ち、内２本はＵＳＢ電源線とグランド線であり、一般的には５ボルト／５００ミリアンペアのバス電源を供給する。残り２本はＤ＋，Ｄ−として知られた一対の信号線である。
【０１８５】
またハードディスクサブシステム２００に設けたアシストＵＳＢコネクタ２０５に対しては、パーソナルコンピュータ２１８に設けた別のＵＳＢコネクタ２１０からのアシストＵＳＢケーブル２１４が接続される。アシストＵＳＢケーブル２１４はＶＢＵＳ線とグランド線のみであり、アシスト用のバス電源を供給するために接続している。
【０１８６】
メインＵＳＢコネクタ２０４から引き出されたＵＳＢインタフェース伝送路２３６は、その内の２本のＵＳＢ電源線とグランド線はインタフェース変換基板２２６に設けた電源回路部２４０に入力され、残りの２本の信号線は変換制御ＬＳＩ２２８に接続されている。またアシストＵＳＢコネクタ２０５からのアシストＵＳＢ電源線路２３８は、インタフェース変換基板２２６に設けた電源回路部２４０に接続されている。
【０１８７】
電源回路部２４０はパーソナルコンピュータ２１８のＵＳＢコネクタ２０８，２１０を持つ２つのポートからのバス電源による電流を加算し、出力電源線２４２から電源を出力して、電源コネクタ２３２によりハードディスクドライブ２３０にＵＳＢバス電源を供給している。また変換制御ＬＳＩ２２８は、ＳＡＴＡコネクタ２３４によりＳＡＴＡインタフェース伝送路２４４でハードディスクドライブ２３０と接続している。
【０１８８】
図２９は第３発明の実施形態によるハードディスクサブシステムの回路機能を示したブロック図である。図２９において、ハードディスクサブシステム２００に設けたメインＵＳＢコネクタ２０４は、ＶＢＵＳ，Ｄ−，Ｄ＋，ＧＮＤで示す４つのコネクタピンを持ち、ＵＳＢケーブル２１２のＵＳＢ線２１２−１、ＵＳＢ信号線２１２−２，２１２−３及びＵＳＢグランド線２１２−４を接続し、メインＵＳＢコネクタ２０４よりハードディスクサブシステム２００の内部に同じくメインＵＳＢ電源線２３６−１、ＵＳＢ信号線２３６−２，２３６−３及びグランド線２３６−４を引き出している。メインＵＳＢコネクタ２０４からのＵＳＢ電源線２３６−１及びＵＳＢグランド線２３６−４は、電源回路部２４０に接続される。
【０１８９】
アシストＵＳＢコネクタ２０５は、メインＵＳＢコネクタ２０４と同様、ＶＢＵＳ，Ｄ−，Ｄ＋，ＧＮＤで示す４つのコネクタピンを持っているが、アシストＵＳＢケーブル２１４により、その内アシストＵＳＢ電源線２１４−１とアシストＵＳＢグランド線２１４−４により、パーソナルコンピュータ側のＵＳＢポートと接続して電源供給を受けている。
【０１９０】
アシストＵＳＢコネクタ２０５からはアシストＵＳＢ電源線２３８−１とアシストＵＳＢグランド線２３８−４が引き出され、電源回路部２４０に接続している。電源回路部２４０からは出力電源線２４２が引き出され、ハードディスクドライブ２３０及び変換制御ＬＳＩ２２８に接続してバス電源を供給している。
【０１９１】
ＵＳＢ−ＳＡＴＡ変換を行う変換制御ＬＳＩ２２８とハードディスクドライブ２３０は、ＳＡＴＡインタフェース伝送路２４４により接続されている。ＳＡＴＡインタフェース伝送路２４４は、図示のように、Ａ＋，Ａ−で示す上り伝送回線とＢ−，Ｂ＋で示す下り伝送回線の４本の信号線を持っている。
【０１９２】
図３０は図２９の電源回路部２４０の実施形態を示した回路図である。図３０において、信号側となるメインＵＳＢ電源線２３６−１には、この実施形態にあってはＮチャネルＭＯＳ−ＦＥＴ２４５が挿入接続され、一方、アシストＵＳＢ電源線２３８−１には同じくＮチャネルＭＯＳ−ＦＥＴ２４６が挿入接続されている。
【０１９３】
ＮチャネルＭＯＳ−ＦＥＴ２４５，２４６は、ソースＳを電源入力側に接続し、ドレインＤを電源出力側に接続し、ドレインＤ側については共通接続して出力電源線２４２として、ハードディスクドライブ２３０側に接続している。
【０１９４】
ＮチャネルＭＯＳ−ＦＥＴ２４５，２４６は、それぞれオペアンプ２４８，２５０によりオン制御またはオフ制御される。オペアンプ２４８の非反転入力端子（＋）には、ＮチャネルＭＯＳ−ＦＥＴ２４５，２４６のソースＳ側が入力接続される。またオペアンプ２４８，２５０の反転入力端子（−）には、ＮチャネルＭＯＳ−ＦＥＴ２４５，２４６のドレインＤ側が入力接続される。そしてオペアンプ２４８，２５０の出力は、ＮチャネルＭＯＳ−ＦＥＴ２４５，２４６のゲートＧに接続される。
【０１９５】
更にオペアンプ２４８，２５０の動作電源を作り出すため、電圧ダブラー回路２５２が設けられている。電圧ダブラー回路２５２は、外部接続しているコンデンサ２５４，２５６を使用したスイッチドキャパシタ動作により、メインＵＳＢ電源線２３６−１から入力した５ボルトの電源電圧＋Ｖ１を、本実施形態ではほぼ２倍の１０ボルトに昇圧し、オペアンプ２４８，２５０に対し電源電圧Ｖｃｃとして供給している。
【０１９６】
メインＵＳＢ電源線２３６−１，アシストＵＳＢ電源線２３８−１に設けたＮチャネルＭＯＳ−ＦＥＴ２４５，２４６は、ゲート，ソース間電圧Ｖｇｓをプラス方向にバイアスするとオン状態に導通し、逆にマイナス方向にバイアスするとオフ制御される。
【０１９７】
ここでメインＵＳＢ電源線２３６−１の入力電圧を＋Ｖ１、アシストＵＳＢ電源線２３８−１の入力電圧を＋Ｖ２、負荷に対する出力電源線１４２の電源電圧を＋Ｖ３とすると、オペアンプ２４８，２５０は次のようにしてＮチャネルＭＯＳ−ＦＥＴ２４５，２４６のオン制御またはオフ制御を行う。
【０１９８】
いまメインＵＳＢ電源線２３６−１の電源電圧Ｖ１が負荷側の電源電圧Ｖ３より高かったとすると、オペアンプ２４８の入力には
ΔＶ１＝Ｖ１−Ｖ３
となる電圧が、実線の矢印で示す極性で入力する。
【０１９９】
このためオペアンプ２４８の出力は、入力の反転で実線の矢印で示すプラス側の電位を持つ電圧となり、従ってＮチャネルＭＯＳ−ＦＥＴ２４５はオン制御され、そのオン抵抗は例えば０．０１オーム程度のごく小さな抵抗となる。このときの順方向電圧降下は負荷に対する供給電流が５００ミリアンペアであったとすると、５ミリボルトと極めて小さな電圧降下となり、負荷に対する電源電圧Ｖ３を十分な電源電圧に保つことができる。
【０２００】
ここでオペアンプ２４８の出力のプラス側への増加に伴って、ＮチャネルＭＯＳ−ＦＥＴ２４５がオン制御されて内部抵抗が下がると、入力に加わっている差電圧ΔＶ１は小さくなるように帰還制御され、オン抵抗を最小とするオン状態に不帰還制御されることになる。
【０２０１】
一方、メインＵＳＢ電源線２３６−１の電源電圧Ｖ１が出力側の電源電圧Ｖ３より小さくなった場合には、オペアンプ２４８に加わる差電圧ΔＶ１は点線の矢印で示すプラス方向の入力電圧となる。このため、オペアンプ２４８の出力は点線の矢印で示すマイナス方向に低下し、ＮチャネルＭＯＳ−ＦＥＴ２４５をオフ制御して内部抵抗をＨインピーダンスとし、理想ダイオードによる逆方向特性を実現する。
【０２０２】
このため、出力側の電源電圧Ｖ３が入力側の電源電圧Ｖ１より高くとも、ＮチャネルＭＯＳ−ＦＥＴ２４５がオフ制御されることで出力側から入力側への電流の逆流を阻止することができる。
【０２０３】
このようなオペアンプ２４８によるＮチャネルＭＯＳ−ＦＥＴ２４５の制御は、アシストＵＳＢ電源線２３８−１に設けているＮチャネルＭＯＳ−ＦＥＴ２４６に対するオペアンプ２５０による制御についても同様である。
【０２０４】
いまアシストＵＳＢ電源線２３８−１の電源電圧Ｖ２が負荷側の電源電圧Ｖ３より高かったとすると、オペアンプ２５０の入力には
ΔＶ１＝Ｖ２−Ｖ３
となる電圧が、実線の矢印で示す極性で入力する。
【０２０５】
このためオペアンプ２５０の出力は、実線の矢印で示すプラス側の電位を持つ電圧となり、従ってＮチャネルＭＯＳ−ＦＥＴ２４６はオン制御される。ここでオペアンプ２５０の出力のプラス側への増加に伴って、ＮチャネルＭＯＳ−ＦＥＴ２４５がオン制御されて内部抵抗が下がると、入力に加わっている差電圧ΔＶ２は小さくなるように帰還制御され、オン抵抗を最小とするオン状態に負帰還制御される。
【０２０６】
一方、アシストＵＳＢ電源線２３８−１の電源電圧Ｖ２が出力側の電源電圧Ｖ３より小さくなった場合には、オペアンプ２５０に加わる差電圧ΔＶ２は点線の矢印で示すプラス方向の入力電圧となる。このため、オペアンプ２５０の出力は点線の矢印で示すマイナス方向に低下し、ＮチャネルＭＯＳ−ＦＥＴ２４６をオフ制御して内部抵抗をＨインピーダンスとし、理想ダイオードによる逆方向特性を実現する。
【０２０７】
ここで、オペアンプ２４８，２５０の入力電圧Ｖ１，Ｖ２は５ボルトであり、オペアンプ２４８，２５０は５ボルトをスレッショルドとして出力電圧を変化させる必要があるため、電源電圧Ｖｃｃとしてはスレッショルド５ボルトに対しほぼ２倍の１０ボルトが必要となり、このための電源電圧Ｖｃｃを電圧ダブラー回路２５２で作り出している。
【０２０８】
図３１は図２９の電源回路部２４０の他の実施形態を示した回路図であり、この実施形態にあってはＰチャネルＭＯＳ−ＦＥＴを使用したことを特徴とする。
【０２０９】
図３１において、メインＵＳＢ電源線２３６−１とアシストＵＳＢ電源線２３８−１のそれぞれには、本実施形態にあってはＰチャネルＭＯＳ−ＦＥＴ２７０，２７２が挿入接続されている。即ち、ＰチャネルＭＯＳ−ＦＥＴ２７０のドレインＤを電源入力側に接続し、ソースＳを出力電源線２４２側に共通接続している。
【０２１０】
ＰチャネルＭＯＳ−ＦＥＴ２７０，２７２は、オペアンプ２４８，２５０によりオン制御またはオフ制御される。オペアンプ２４８，２５０には、ＰチャネルＭＯＳ−ＦＥＴ２７０，２７２のゲードレイン間電圧Ｖｇｄが入力される。即ち、オペアンプ２４８，２５０の非反転入力端子（＋）にＰチャネルＭＯＳ−ＦＥＴ２７０，２７２のソースＳを入力接続し、反転入力端子（−）にドレインＤを入力接続している。
【０２１１】
ＰチャネルＭＯＳ−ＦＥＴ２７０，２７２は、ゲードレイン間電圧を実線の矢印で示すようにマイナス引き込むとオン制御し、点線の矢印で示すようにプラス方向にバイアスするとオフ制御される。
【０２１２】
オペアンプ２４８の入力には、メインＵＳＢ電源線２３６−１に対する電源電圧Ｖ１と出力信号線２４２の電源電圧Ｖ３との差電圧
ΔＶ１＝Ｖ１−Ｖ３
が入力する。またオペアンプ２５０には、アシストＵＳＢ電源線２３８−１の電源電圧Ｖ２と出力電源線２４２の電源電圧の差電圧ΔＶ２
ΔＶ２＝Ｖ２−Ｖ３
が入力する。
【０２１３】
例えばオペアンプ２４８によるＰチャネルＭＯＳ−ＦＥＴ２７０の制御を例に取ると、メインＵＳＢ電源線２３６−１の電源電圧Ｖ１が出力側の電源電圧Ｖ３より大きい場合には、オペアンプ２４８に入力する差電圧ΔＶは実線の矢印で示す極性となり、この場合、オペアンプ２４８の出力は実線の矢印で示すマイナス方向に変化する電圧となり、ＰチャネルＭＯＳ−ＦＥＴ２７０をオン制御する。
【０２１４】
ＰチャネルＭＯＳ−ＦＥＴ２７０はオン制御されると、そのオン抵抗が例えば０．０１オーム程度となり、ＵＳＢインタフェースの一般的な最大電流５００ミリアンペアに対し、順方向電圧降下は５ミリボルトとごくわずかで済む。
【０２１５】
一方、入力側の電源電圧Ｖ１に対し出力側の電源電圧Ｖ３が高くなると、オペアンプ２４８に入力する差電圧ΔＶ１は破線の矢印で示す方向の極性となり、この場合、オペアンプ２４８の出力は破線の矢印で示すようにプラス方向に増加し、これによってＰチャネルＭＯＳ−ＦＥＴ２７０はオフ制御され、理想ダイオードの逆方向特性を実現し、高くなった電源電圧Ｖ３から低い方の電源電圧Ｖ１に対する電流の逆流を確実に阻止することができる。
【０２１６】
アシストＵＳＢ電源線２３８−１に設けたＰチャネルＭＯＳ−ＦＥＴ２７２に対するオペアンプ２５０によるオン制御またはオフ制御も、オペアンプ２４８の場合と同じになる。
【０２１７】
またＰチャネルＭＯＳ−ＦＥＴ２７０，２７２にあっては、オペアンプ２４８，２５０によりマイナス方向に出力を変化させることでオン制御できるため、オペアンプ２４８，２５０のスレッショルドが入力電圧Ｖ１，Ｖ２に対応した５ボルトであったとすると、オン制御のためには５ボルト以下に出力を引き込むことになる。
【０２１８】
一方、オフ制御のためにはオペアンプ２４８，２５０の出力をスレッショルド５ボルトからプラス側に増加させることになるが、この場合のプラス側へのバイアスはスレッショルド５ボルトに対し２~３ボルト程度高くすれば良い。
【０２１９】
したがって、図３１の実施形態で電圧ダブラー回路２５２によりオペアンプ２４８，２５０に供給する電源電圧Ｖｃｃとしては、Ｖｃｃ＝７〜８ボルト程度で良く、図３０の実施形態に示したオペアンプ２４８，２５０に対する電源電圧Ｖｃｃ＝１０ボルトを必要とする場合に比べ、電圧ダブラー回路２５２として小型で低コストのものを使用することができる。
【０２２０】
もちろん図３１の実施形態についても、電圧ダブラー回路２５２の代わりに昇圧型ＤＣ−ＤＣコンバータを使用することができ、この場合の昇圧電圧も７~８ボルトで済むことから、図３０の実施形態の１０ボルトの昇圧に比べ、ＤＣ−ＤＣコンバータとして小型で低コストのものを使用できるメリットがある。
【０２２１】
なお上記の実施形態はストレージサブシステムとしてハードディスクドライブを内蔵した場合を例に取るものであったが、これ以外に光ディスクドライブなど適宜の入出力ドライブであってもよいことはもちろんである。
【０２２２】
また図４に示したストレージサブシステム３６の変換プリント基板４６はＵＳＢ／ＡＴＡのインタフェース変換を例に取るものであったが、ＵＳＢ／ＳＡＴＡのインタフェース変換であってもよい。このインタフェース変換には例えばイニシオ社製のＵＳＢ２．０ＳＡＴＡブリッジＩＮＩＣ−１６０５を使用することができる。
【０２２３】
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【０２２４】
ここで本発明の特徴をまとめて列挙すると次の付記のようになる。
（付記）
（付記１）（オリジナル１：２入力ＵＳＢ）
上位装置の外部に記憶装置をＵＳＢケーブルによりコネクタ接続するパワーアダプタに於いて、
電源端子、グランド端子及び一対の信号端子を有し、前記上位装置からのメインＵＳＢケーブルが外部接続されるメインＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、前記上位装置からのアシストＵＳＢケーブルが外部接続されるアシストＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、前記記憶装置からのＵＳＢケーブルが外部接続されるドライブＵＳＢコネクタと、
前記メインＵＳＢコネクタの電源端子からの電流と前記アシストＵＳＢコネクタの電源端子からの電流とを合成して前記ドライブＵＳＢコネクタの電源端子に出力すると共に、前記メインＵＳＢコネクタの信号端子と前記ドライブＵＳＢコネクタの信号端子との間で相互に信号を入出力する電源電流合成回路と、
を備えたことを特徴とするパワーアダプタ。（１）
【０２２５】
（付記２）
付記１記載のパワーアダプタに於いて、
前記メインＵＳＢコネクタ及び前記アシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、
前記ドライブ側ＵＳＢコネクタをＡ型ＵＳＢコネクタとしたことを特徴とするパワーアダプタ。（２）
【０２２６】
（付記３）
付記１記戴のパワーアダプタに於いて、
前記メインＵＳＢコネクタ及び前記アシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、
前記ドライブ側ＵＳＢコネクタを、アダプタ内部から外部に引き出されたＵＳＢケーブルに接続したＢ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとしたことを特徴とするパワーアダプタ。（３）
【０２２７】
（付記４）（追加：直接接続による電流合成）
付記１記戴のパワーアダプタに於いて、前記電源電流合成回路は、前記メインＵＳＢコネクタからの電源線及びグランド線と前記アシストＵＳＢコネクタからの電源線及びグランド線とを各々接続した後に前記ドライブＵＳＢコネクタに接続したことを特徴とするパワーアダプタ。
【０２２８】
（付記５）（オリジナル３：ダイオード）
付記４記戴のパワーアダプタに於いて、前記電源電流合成回路は、更に、前記メインＵＳＢコネクタからの電源線と前記アシストＵＳＢコネクタからの電源線のそれぞれを逆流阻止用のダイオードを介して接続した後に前記ドライブＵＳＢコネクタに接続したことを特徴とするパワーアダプタ。
【０２２９】
（付記６）（オリジナル４：ＭＯＳ−ＦＥＴ）
付記４記戴のパワーアダプタに於いて、前記電源電流合成回路は、
前記メインＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
前記アシストＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
前記第１のＭＯＳ−ＦＥＴと第２のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
前記第１のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第１のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
前記第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第２のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
前記第１のＵＳＢコネクタ又は第２のＵＳＢコネクタの電源線から供給される電源電圧を昇圧して前記第１のオペアンプ及び第２のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設けたことを特徴とするパワーアダプタ。（４）
【０２３０】
（付記７）（ＮチャネルＭＯＳ−ＦＥＴ）
付記６記載のパワーアダプタに於いて、
前記第１のＭＯＳ−ＦＥＴ及び第２のＭＯＳ−ＦＥＴはＮチャネルのＭＯＳ−ＦＥＴであり、
それぞれソースを電源入力側に接続すると共にドレインを電源出力側に接続し、
前記出力信号線は、前記第１のＮチャネルＭＯＳ−ＦＥＴ及び第２のＮチャネルＭＯＳ−ＦＥＴの各ドレインを共通接続して負荷に接続し、
前記第１のオペアンプは、前記第１のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに前記第１のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第１のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
前記第２のオペアンプは、前記第２のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに前記第２のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第２のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止することを特徴とするパワーアダプタ。
【０２３１】
（付記８）（ＰチャネルＭＯＳ−ＦＥＴ）
付記６記載のパワーアダプタに於いて、
前記第１のＭＯＳ−ＦＥＴ及び第２のＭＯＳ−ＦＥＴはＰチャネルのＭＯＳ−ＦＥＴであり、
それぞれドレインを電源入力側に接続すると共にソースを電源出力側に接続し、
前記出力信号線は、前記第１のＰチャネルＭＯＳ−ＦＥＴ及び第２のＰチャネルＭＯＳ−ＦＥＴの各ソースを共通接続して負荷に接続し、
前記第１のオペアンプは、前記第１のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに前記第１のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第１のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
前記第２のオペアンプは、前記第２のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに前記第２のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第２のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止することを特徴とするパワーアダプタ。
【０２３２】
（付記９）（オリジナル７：２ＵＳＢ＋ＤＣジャック）
上位装置の外部に記憶装置をＵＳＢケーブルによりコネクタ接続するパワーアダプタに於いて、
電源端子、グランド端子及び一対の信号端子を有し、前記上位装置からのメインＵＳＢケーブルが外部接続されるメインＵＳＢコネクタと、
電源端子、グランド端子及び一対の信号端子を有し、前記上位装置からのアシストＵＳＢケーブルが外部接続されるアシストＵＳＢコネクタと、
電源端子とグランド端子を有し、交流電力を直流電力に変換するＡＣアダプタからのアダプタケーブルが外部接続されるＤＣジャックと、
電源端子、グランド端子及び一対の信号端子を有し、前記記憶装置からのＵＳＢケーブルが外部接続されるドライブＵＳＢコネクタと、
前記メインＵＳＢコネクタのコネクタ電源端子からの電流、前記アシストＵＳＢコネクタのコネクタ電源端子からの電流及び前記ＤＣジャックの電源端子からの電流を合成して前記ドライブＵＳＢコネクタの電源端子に出力すると共に、前記メインＵＳＢコネクタの信号端子と前記ドライブＵＳＢコネクタの信号端子との間で相互に信号を入出力する電源電流合成回路と、
を備えたことを特徴とするパワーアダプタ。（５）
【０２３３】
（付記１０）
付記９記載のパワーアダプタに於いて、
前記メインＵＳＢコネクタ及び前記アシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、
前記ドライブＵＳＢコネクタをＡ型ＵＳＢコネクタとしたことを特徴とするパワーアダプタ。（６）
【０２３４】
（付記１１）
付記９記戴のパワーアダプタに於いて、
前記メインＵＳＢコネクタ及び前記アシストＵＳＢコネクタを、Ｂ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとし、
前記ドライブ側ＵＳＢコネクタを、アダプタ内部から外部に引き出されたＵＳＢケーブルに接続したＢ型のＵＳＢメスコネクタ又はミニＢ型のＵＳＢメスコネクタとしたことを特徴とするパワーアダプタ。
【０２３５】
（付記１２）（直接接続による電流合成）
付記９記戴のパワーアダプタに於いて、前記電源電流合成回路は、前記メインＵＳＢコネクタからの電源線とグランド線、前記アシストＵＳＢコネクタからの電源線とグランド線、及び前記ＤＣジャックからの電源線とグランド線とをそれぞれ接続した後に前記ドライブＵＳＢコネクタに接続したことを特徴とするパワーアダプタ。（７）
【０２３６】
（付記１３）（オリジナル３：ダイオード）
付記１２記戴のパワーアダプタに於いて、前記電源電流合成回路は、更に、前記メインＵＳＢコネクタからの電源線、前記アシストＵＳＢコネクタからの電源線、及び前記ＤＣジャックからの電源線のそれぞれを逆流阻止用のダイオードを介して接続した後に前記ドライブＵＳＢコネクタに接続したことを特徴とするパワーアダプタ。（８）
【０２３７】
（付記１４）（ＭＯＳ−ＦＥＴ）
付記１２記戴のパワーアダプタに於いて、前記電源電流合成回路は、
前記メインＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
前記アシストＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
前記ＤＣジャックから引き出された電源線に挿入接続された第３のＭＯＳ−ＦＥＴと、
前記第１のＭＯＳ−ＦＥＴ、第２のＭＯＳ−ＦＥＴ及び第３のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
前記第１のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第１のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
前記第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第２のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
前記第３のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第３のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第３のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第３のオペアンプと、
前記メインＵＳＢコネクタ又はアシストＵＳＢコネクタの電源線から供給される電源電圧を昇圧して前記第１のオペアンプ、第２のオペアンプ及び第３のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設けたことを特徴とするパワーアダプタ。（９）
【０２３８】
（付記１５）（ＮチャネルＭＯＳ−ＦＥＴ）
付記１４記載のパワーアダプタに於いて、
前記第１のＭＯＳ−ＦＥＴ、第２のＭＯＳ−ＦＥＴ及び第３のＭＯＳ−ＦＥＴはＮチャネルのＭＯＳ−ＦＥＴであり、
それぞれソースを電源入力側に接続すると共にドレインを電源出力側に接続し、
前記出力信号線は、前記第１のＮチャネルＭＯＳ−ＦＥＴ、第２のＮチャネルＭＯＳ−ＦＥＴ及び第３のＮチャネルＭＯＳ−ＦＥＴの各ドレインを共通接続して負荷に接続し、
前記第１のオペアンプは、前記第１のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに前記第１のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第１のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
前記第２のオペアンプは、前記第２のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに前記第２のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第２のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
前記第３のオペアンプは、前記第３のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに前記第３のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第３のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止することを特徴とするパワーアダプタ。
【０２３９】
（付記１６）（ＰチャネルＭＯＳ−ＦＥＴ）
付記１４記載のパワーアダプタに於いて、
前記第１のＭＯＳ−ＦＥＴ、第２のＭＯＳ−ＦＥＴ及び第３のＭＯＳ−ＦＥＴはＰチャネルのＭＯＳ−ＦＥＴであり、
それぞれドレインを電源入力側に接続すると共にソースを電源出力側に接続し、
前記出力信号線は、前記第１のＰチャネルＭＯＳ−ＦＥＴ、第２のＰチャネルＭＯＳ−ＦＥＴ及び第３のＰチャネルＭＯＳ−ＦＥＴの各ソースを共通接続して負荷に接続し、
前記第１のオペアンプは、前記第１のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに前記第１のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第１のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
前記第２のオペアンプは、前記第２のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに前記第２のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第２のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
前記第３のオペアンプは、前記第３のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに前記第３のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第３のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止することを特徴とするパワーアダプタ。
【０２４０】
（付記１７）（電圧ダブラー）
付記１４記載の記憶装置に於いて、前記昇圧回路は、スイッチドキャパシター構成をとる電圧ダブラー回路、又は昇圧型ＤＣ−ＤＣコンバータであることを特徴とする記憶装置。
【０２４１】
（付記１８）（第２発明）
上位装置の外部にＵＳＢインターフェースで接続する記憶装置に於いて、
電源線、グランド線及び一対の信号線が引き出された第１のＵＳＢコネクタと、
電源線及びグランド線のみが引き出された第２のＵＳＢコネクタと、
前記第１のＵＳＢコネクタから引き出された電源線に挿入接続された第１のＭＯＳ−ＦＥＴと、
前記第２のＵＳＢコネクタから引き出された電源線に挿入接続された第２のＭＯＳ−ＦＥＴと、
前記第１のＭＯＳ−ＦＥＴと第２のＭＯＳ−ＦＥＴの出力側を共通接続して負荷に接続する出力電源線と、
前記第１のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第１のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第１のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第１のオペアンプと、
前記第２のＭＯＳ−ＦＥＴに対する入力側電圧と出力側電圧を入力し、入力側電圧が出力側電圧以上のときに前記第２のＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側電圧が出力側電圧より低いときに前記第２のＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止する第２のオペアンプと、
前記第１のＵＳＢコネクタ又は第２のＵＳＢコネクタの電源線から供給される電源電圧を昇圧して前記第１のオペアンプ及び第２のオペアンプに昇圧電源電圧を供給する昇圧回路と、
を設けたことを特徴とする記憶装置。（１０）
【０２４２】
（付記１９）（ＮチャネルＭＯＳ−ＦＥＴ）
付記１８記載の記憶装置に於いて、
前記第１のＭＯＳ−ＦＥＴ及び第２のＭＯＳ−ＦＥＴはＮチャネルのＭＯＳ−ＦＥＴであり、
それぞれソースを電源入力側に接続すると共にドレインを電源出力側に接続し、
前記出力信号線は、前記第１のＮチャネルＭＯＳ−ＦＥＴ及び第２のＮチャネルＭＯＳ−ＦＥＴの各ドレインを共通接続して負荷に接続し、
前記第１のオペアンプは、前記第１のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに前記第１のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第１のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
前記第２のオペアンプは、前記第２のＮチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ソース電圧が出力側ドレイン電圧以上のときに前記第２のＮチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ソース電圧が出力側ドレイン電圧より低いときに前記第２のＮチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止することを特徴とする記憶装置。
【０２４３】
（付記２０）（ＰチャネルＭＯＳ−ＦＥＴ）
付記１８記載の記憶装置に於いて、
前記第１のＭＯＳ−ＦＥＴ及び第２のＭＯＳ−ＦＥＴはＰチャネルのＭＯＳ−ＦＥＴであり、
それぞれドレインを電源入力側に接続すると共にソースを電源出力側に接続し、
前記出力信号線は、前記第１のＰチャネルＭＯＳ−ＦＥＴ及び第２のＰチャネルＭＯＳ−ＦＥＴの各ソースを共通接続して負荷に接続し、
前記第１のオペアンプは、前記第１のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに前記第１のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第１のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止し、
前記第２のオペアンプは、前記第２のＰチャネルＭＯＳ−ＦＥＴのソースを非反転入力端子に接続すると共にドレインを反転入力端子に接続し、入力側ドレイン電圧が出力側ソース電圧以上のときに前記第２のＰチャネルＭＯＳ−ＦＥＴをオン制御して電源を前記負荷に供給し、入力側ドレイン電圧が出力側ソース電圧より低いときに前記第２のＰチャネルＭＯＳ−ＦＥＴをオフ制御して入力側への逆流を阻止することを特徴とする記憶装置。
【図面の簡単な説明】
【０２４４】
【図１】第１発明による２入力型のパワーアダプタの実施形態を示した説明図
【図２】図１のパワーアダプタに内蔵した電源電流合成回路の実施形態を示した回路図
【図３】ＵＳＢケーブルを用いた従来のパーソナルコンピュータとストレージサブシステムの接続状態を示した説明図
【図４】図３のストレージサブシステムの内部構成を示したブロック図
【図５】図１のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの接続状態を示した説明図
【図６】ＵＳＢケーブルとｅ−ＳＡＴＡケーブルを用いた従来のパーソナルコンピュータとストレージサブシステムの接続状態を示した説明図
【図７】図６のストレージサブシステムの内部構成を示したブロック図
【図８】ＡＣアダプタとｅ−ＳＡＴＡケーブルを用いた従来のパーソナルコンピュータとストレージサブシステムの接続状態を示した説明図
【図９】図１のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図
【図１０】第１発明による２入力型のパワーアダプタの他の実施形態を示した説明図
【図１１】図１又は図１０のパワーアダプタに内蔵した電源電流合成回路の他の実施形態を示した回路図
【図１２】図１又は図１０のパワーアダプタに内蔵した電源電流合成回路の他の実施形態を示した回路図
【図１３】図１２の電圧ダブラー回路の実施形態を示した回路ブロック図
【図１４】図１又は図１０のパワーアダプタに内蔵した電源電流合成回路の他の実施形態を示した回路図
【図１５】図１２の実施形態によるアシストＵＳＢ電源の電圧に対する電流の関係を示した特性グラフの説明図
【図１６】第２発明による３入力型のパワーアダプタの実施形態を示した説明図
【図１７】図１６のパワーアダプタに内蔵した電源電流合成回路の実施形態を示した回路図
【図１８】図１６のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの接続状態を示した説明図
【図１９】図１６のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図
【図２０】図１６のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図
【図２１】図１６のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図
【図２２】図１６のパワーアダプタを用いたパーソナルコンピュータとストレージサブシステムの他の接続状態を示した説明図
【図２３】第２発明による３入力型のパワーアダプタの他の実施形態を示した説明図
【図２４】図１６又は図２３のパワーアダプタに内蔵した電源電流合成回路の他の実施形態を示した回路図
【図２５】図１６又は図２３のパワーアダプタに内蔵した電源電流合成回路の他の実施形態を示した回路図
【図２６】図１６又は図２３のパワーアダプタに内蔵した電源電流合成回路の他の実施形態を示した回路図
【図２７】本願の第３発明による記憶装置の実施形態となるハードディスクサブシステムを示した説明図
【図２８】第３発明の実施形態によるハードディスクサブシステムの内部構成を示したブロック図
【図２９】第３発明の実施形態によるハードディスクサブシステムの回路機能を示したブロック図
【図３０】図２９の電源回路部の実施形態を示した回路図
【図３１】図２９の電源回路部の他の実施形態を示した回路図
【符号の説明】
【０２４５】
１０，１００：パワーアダプタ
１２：本体
１４：表面
１６，２０４：メインＵＳＢコネクタ
１８，２０５：アシストＵＳＢコネクタ
２０：裏面
２２，７０：ドライブＵＳＢコネクタ
２４−１：メインＵＳＢ電源線
２４−１，２４−２，１１２−１：ＵＳＢ信号線
２４−２，２６−３，２８−４，１１２−４：ＵＳＢグランド線
２６−１：アシストＵＳＢ電源線
２８−１：ＵＳＢ電源線
３０：パーソナルコンピュータ
３２，３４，３８：ＵＳＢコネクタ
３６：ストレージサブシステム
４０，４２，４５，６８：ＵＳＢケーブル
４４：ハードディスクドライブ
４６：変換プリント板
４８：電源コネクタ
５０：ＡＴＡコネクタ
５２：ＵＳＢ電源ケーブル
５４：ＵＳＢ信号ケーブル
５６，５８：ｅ−ＳＡＴＡコネクタ
６０：ｅ−ＳＡＴＡケーブル
６２：ＳＡＴＡ信号コネクタ
６４：ＳＡＴＡ信号ケーブル
６６，１１４：ＡＣアダプタ
７２，７４，１１８：ダイオード
７６，７８，１２０：ＮチャネルＭＯＳ−ＦＥＴ
８０，８２，１２２：オペアンプ
８４：電圧ダブラー回路
８６，８８：コンデンサ
９０，９２，９４，９６：スイッチ回路
９８：インバータ
１０２，１０４，１２６：ＰチャネルＭＯＳ−ＦＥＴ
１１０：ＤＣジャック
１１６：アダプタケーブル
２００：ハードディスクサブシステム
２０２：筐体
２０８，２１０：ＵＳＢコネクタ
２０６：インジケータ
２１２：ＵＳＢケーブル
２１２−１，２３６−１：メインＵＳＢ電源線
２１２−２，２１２−３，２３６−２，２３６−３：ＵＳＢ信号線
２１２−４，２３６−４：ＵＳＢグランド線
２１４：アシストＵＳＢケーブル
２１４−１，２３８−１：アシストＵＳＢ電源線
２１４−４，２３８−４：アシストＵＳＢグランド線
２１８：パーソナルコンピュータ
２２６：インタフェース変換基板
２２８：変換制御ＬＳＩ
２３０：ハードディスクドライブ
２３２：電源コネクタ
２３４：ＳＡＴＡコネクタ
２３６：ＵＳＢインタフェース伝送路
２３８：アシストＵＳＢ電源線路
２４０：電源回路部
２４２：出力電源線
２４４：ＳＡＴＡインタフェース伝送路
【図１】
2009075902.tif 000003
【図２】
2009075902.tif 000004
【図３】
2009075902.tif 000005
【図４】
2009075902.tif 000006
【図５】
2009075902.tif 000007
【図６】
2009075902.tif 000008
【図７】
2009075902.tif 000009
【図８】
2009075902.tif 000010
【図９】
2009075902.tif 000011
【図１０】
2009075902.tif 000012
【図１１】
2009075902.tif 000013
【図１２】
2009075902.tif 000014
【図１３】
2009075902.tif 000015
【図１４】
2009075902.tif 000016
【図１５】
2009075902.tif 000017
【図１６】
2009075902.tif 000018
【図１７】
2009075902.tif 000019
【図１８】
2009075902.tif 000020
【図１９】
2009075902.tif 000021
【図２０】
2009075902.tif 000022
【図２１】
2009075902.tif 000023
【図２２】
2009075902.tif 000024
【図２３】
2009075902.tif 000025
【図２４】
2009075902.tif 000026
【図２５】
2009075902.tif 000027
【図２６】
2009075902.tif 000028
【図２７】
2009075902.tif 000029
【図２８】
2009075902.tif 000030
【図２９】
2009075902.tif 000031
【図３０】
2009075902.tif 000032
【図３１】
2009075902.tif 000033