(57)【要約】      （修正有）【課題】薄型した半導体チップに再配線を効率的に行える手段を提供する。【解決手段】個片化されたチップ４０６の能動面を治具と対向させた状態で整列させ裏面と側面を樹脂で封止後、所定の厚さ迄研削で薄くして基板５２０に貼り付け、治具を剥離する。その後複数のユニットの基板面を台座に貼り付けチップの能動面上に再配線７３０、絶縁層７２０、はんだボール７４０を設けた後、台座を剥離し、ダイシングにより個々の半導体装置を得る。【選択図】図７
2009027127.tif 000002
【特許請求の範囲】
【請求項１】
ダイの取上げと工具上への設置、ダイの活性面の前記工具への取付、成型材料による前記ダイの成型、ユニット形成のための前記ダイからの前記工具の除去、母材の形での台座上への複数の前記ユニットの配置、積層層、前記台座上の前記ダイ上の再分散層の形成、前記ダイ上のハンダボールの形成、前記台座の除去ならびに前記ダイの分離が含まれる半導体パッケージ方法。
【請求項２】
さらに、前記ダイの前記工具上への取付前の段階のシリコンウェハーの所望厚さへの裏重ね加工、前記重ね加工ウェハーの単独ダイへのダイス切りが含まれる請求項１記載の半導体パッケージ方法。
【請求項３】
前記成型段階に前記ダイとダイ背面間に樹脂充填が含まれ、さらに前記工具除去前の前記成型材料上への基板形成段階が含まれ、前記積層層と再分散層がＬＣＤ表示パネル製造用設備またはＰＣＢ/基板製造設備内部に形成される請求項１記載の半導体パッケージ方法。
【請求項４】
ダイの取上げと工具上への設置、ダイ活性面の前記工具上への取付、成型材料による前記ダイの成型、ユニット形成のための前記工具の前記ダイからの除去、前記ユニット上の前記ダイ上の積層層、再分散層の形成、前記ダイ上のハンダボールの形成、ならびに前記ダイの分離が含まれる半導体パッケージ方法。
【請求項５】
さらに前記工具上への前記ダイ取付前の段階のシリコンウェハーの所望厚さへの裏重ね加工、前記重ね加工ウェハーの単独ダイへのダイス加工の段階が含まれる請求項４記載の半導体パッケージ方法。
【請求項６】
さらに前記工具除去前の前記成型材料上への基板形成段階が含まれ、前記成型段階に前記ダイおよびダイ背面間の樹脂充填が含まれ、前記積層層と再分散層がＬＣＤ表示パネル製造設備またはＰＣＢ/基板製造設備内部に形成される請求項４記載の半導体パッケージ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ製造、さらに特に大型パネルサイズとの採用によるユニットあたり最もパッケージコストの安い半導体パッケージ製造に関する。
【背景技術】
【０００２】
従来の鉛フレームパッケージ技術はその端子密度が高すぎるため最新の半導体ダイにはもはや適切でない。従って、ＢＧＡ（ボール格子配列）という新たなパッケージ技術が最新半導体ダイ向けのパッケージ製造要件を満足させるために発達してきた。ＢＧＡパッケージには周辺端子が鉛フレームパッケージのものよりピッチが短いという利点があると同時に、ＢＧＡ端子は損傷や変形がしにくい傾向にある。さらに、信号伝達距離がより短いことにより、より効率性のよい要件に合致させるよう実効周波数が上がるというメリットが受けられる。多くのパッケージ技術はウェハー上にダイを各ダイに分割した後、それぞれダイをパッケージにしテストする。「ウェハーレベルパッケージ（ＷＬＰ）」と呼ばれる別のパッケージ技術は、ダイのそれぞれ個別のダイへの分割前にウェハー上のダイをパッケージにすることができる。ＷＬＰ技術にはより短いサイクル時間、低コスト、下部充填または成型不要といった利点がいくつかある。
【０００３】
図１は6,271,469により公開された従来の半導体パッケージ向け剥離成型方法を示す。本方法では、テープ１０４がミクロ電子ダイ１０２の活性面１０６に当接されて、ミクロ電子ダイ活性面１０６をあらゆる有害物から防護する。ミクロ電子ダイ活性面１０６にはそこに配置される少なくとも１つのコンタクト１０８がある。このコンタクト１０８はミクロ電子ダイ１０２内部で回路全体（図示されず）と電気接触状態にある。防護フィルム１０４にはウェハーダイス加工中に工業用に使用される防護フィルムに似たミクロ電子ダイ活性面１０６に貼りつく弱い接着性があっても良い。この接着タイプのフィルムはカプセル化工程に利用される母材でのミクロ電子ダイ１０２の設置に先立って貼られうる。防護フィルム１０４はカプセル化処理中の母材内面のミクロ電子ダイ活性面１０６上に保持されるＥＴＦＥ（エチレンテラフル−ロエチレン）またはテフロン（登録商標）、ＲＴＭフィルムといった非接着性のフィルムでも良い。
【０００４】
図２に戻ると、図１のテープは母材工具２００（剥離形）のパッケージ区域２０２上に置かれよう。図３に戻ると、その後に、ミクロ電子ダイ１０２は、図３に示されるように、ミクロ電子ダイ１０２の背面１１４および側面１１６を被覆するプラスチック、樹脂などといったカプセル材料１１２でカプセル化される。ミクロ電子ダイ１０２のカプセル化は射出、転写、ならびに圧縮成型だけに限られず任意の既知の処理で行われ得る。カプセル材料１１２により力学的剛性がもたらされ、ミクロ電子ダイ１０２が有害物から防護されるとともに、トレース積層層用表面区域が提供される。
【０００５】
しかしながら、該方法はひどく複雑であるだけでなく、成型工具２００にパッケージ区域２０２間に多くの間隔２０４がある。該間隔２０４により空間の多くが占有されすぎるので、多くのパッケージ用ダイが減少してしまう。さらに成型処理中のテープ上のダイの精度に問題がありそうでであって、ダイの移動やねじれを生ずるだけでなく、積層層と再分散処理に関して生産高にロスを生ずる場合がある。
【特許文献１】6,271,469
【発明の開示】
【０００６】
本発明は半導体パッケージ方法を公開するもので、加工済みシリコンウェハーの所望厚みまでの裏重ね段階が含まれるものである。次いで、ダイは加工と同時に重ね加工されたウェハーから分離されて単一のダイにされる。次に、ダイは取上げられるとともに工具上に置かれ、ダイの活性面が工具上に貼り付けられる。成型が行われ、成型材料によりダイが成型される。工具はその後、ダイから除去されて小型のユニットが形成される。次の段階は母材の形の台座上への複数の小型ユニットの配置である。そして、積層層、再分散層がダイ上に形成されて、ダイ上へのハンダボールの形成へと続く。最後に、台座が除去されると同時にダイが分離される。
【０００７】
ダイの貼り付け材料には水溶性接着剤、化学溶液溶解接着剤、リワーカブル接着剤、高融点ワックスが含まれ、取り外し式工具の材料はガラス、金属、シリコン、セラミックまたはＰＣＢであるとともに、台座材料にはガラスが含まれる。ある例では、積層層と再分散層がＬＣＤ表示パネル製造用設備内に形成される。あるいは、積層層と再分散層がＰＣＢタイプの設備内に形成される。
【発明を実施するための最良の形態】
【０００８】
本発明は好ましい実施例と添付の図が利用されて説明される。すべての実施例は単に図解が目的で使用されるにすぎないことが認められなくてはならない。従って、本発明はこれらの好ましい実施例以外にも様々な実施例にも適用され得る。さらに、本発明はいずれの実施例にも制約されず、付録の請求項ならびにこれらの等価なものにのみ制約されるものである。
【０００９】
本発明の実施のためには、ＬＣＤ向けといった大型パネルサイズのガラスが準備される。そして、裏重ね処理が行われ加工済みシリコンウェハーが所望厚みまで裏重ね加工が行われた後、加工済みウェハーと重ね加工済みウェハーとが複数の単一ダイにダイス加工される。図４を参照すると、ダイ再分散用工具４００が準備され、工具４００はダイの配置中の整列用の上面に整列パターン（図示されず）を有する。分離されたダイは取上げられると同時に、工具上で活性面４０２を裏にして工具４００上に置かれる。一時的にダイをくっつけるため工具表面に接着材料４０４が塗布されると同時に、解放条件のもとで解放可能となる。図３では、ダイ４０６には活性面にパッド４０８が含まれる。ダイの活性面４０２は裏返しになっていると同時に接着材料４０２に貼り付けられる。本方法は取上げ配置装置によってダイ間の間隔をできる限り小さくできる。
【００１０】
接着材料は水溶性接着剤、リワーカブル接着剤、高融点ワックス、化学溶液溶解接着剤等といった弾性材料であって良く、剛性のある工具用の材料はガラス、金属、合金、シリコン、セラミック、またはＰＣＢであってよかろう。次の段階はダイの成型であり、樹脂５１０といった成型材料が図５Ａに示されるように工具４００とダイ４０６上でプリントされるかあるいは成型される。次いで、工具４００は工具をユーザーが選定する接着剤に応じて溶液、水、高温環境の中で処理してダイから解放される。あるいは、図５Ｂに示されるように、樹脂５１０が所望の厚みまで部分的に除去されてから基板５２０がダイまたは成型材料５１０（コアペースト）に貼り付けられる。基板５２０はガラス、金属、合金、シリコン、セラミックまたはＰＣＢであってもよい。基板に貼る材料はコアーペーストと同様でありえる。ある実施例では、材料５２０はガラス、金属、合金、セラミックまたはＰＣＢであっても良い。
【００１１】
図６を参照してもらうと、その上にダイ４０６が配置された成型材料５１０の上面が示される。これにはダイ４０６が母材の形で配置され、ダイ４０６間のピッチはユーザーによる所期の値に決定可能であるとともに、本発明は空間スペース節約とコスト削減かつダイの工具上への高精度配置の目的で実施可能であることが分かる。単一ユニット基板５００が図示の直立側面で示される。複数の単一ユニット６００が配置可能で母材の形のガラス台座６１０上の大型サイズパネルとなる。ダイを伴った小型の単一ユニット６００が母材の形での台座６１０に配置される。台座はガラスであるのが好ましい。こうして、バッチ処理が本発明によって行われ得る。従って、処理量はかなり向上すると同時にコストも削減される。ＬＣＤタイプ処理に関して、複数の小型ユニット６００がＬＣＤガラス６１０に配置可能で、引き続く処理のための大型サイズの基板が形成される。図において、ＬＣＤガラスはパネルの鋸断（単一化）前の処理中に台座として加工される。あるいは、単一ユニット６００が上述のような大型母材の形での形成を省いてに直接、加工が可能である。
【００１２】
次に、図７に示されるように、積層層処理とエレクトロプレイティング処理が行われて、積層層７２０と再分散層７３０が作り出される。この処理は本技術ではよく知られており、詳細説明は省略される。引き続き、ハンダボールの配置とハンダペーストプリント段階が行われ、ＩＲによるハンダの再注入が行われ、最終端子が製作される。ハンダボール７４０は再分散層上に形成されよう。この単一化処理は次にダイ分離に利用され、最終テスト後に個別のチップ８００が形成される。ガラス台座を採用する方法が取られる場合には、ガラス台座はダイ分離前に除去されなくてはならない。
【００１３】
ＬＣＤパネルとＰＣＢ/基板製造設備は半導体装置を採用せずに積層層、塗布、暴露、スパッタリングとエッチング処理に応用される。知られている通り、半導体設備はＬＣＤ設備にとって非常に高価である。本発明により製造コストがかなり削減可能である。本発明によりガラス台座方法の用途が示唆され、長方形タイプの基板はウェハー（円形）タイプ基板よりも多くのチップがその上に乗せることができる。従って、より多くのパッケージユニットが同時処理可能でバッチ処理が行われる。ＬＣＤ表示パネルタイプの整列精度はおよそ１ミクロンメーターであるとともに、ＰＣＢ/基板タイプはおよそ２ミクロンメーターである。本発明の精度はチップ上の積層層の要件を満足できる。
【００１４】
具体的な実施例が図解され、説明したが、技術の専門家にとっては付録の請求項によってのみ制約されると意図されるものから逸脱することなく様々な変更が可能であることは明らかであろう。
【図面の簡単な説明】
【００１５】
本発明の上述の目標とその他の特色および利点は図面と関連させて行われる以降の詳細説明を読めばさらに明らかとなろう。すなわち、
【００１６】
【図１−３】従来のパッケージ構造の全体模式図。
【図４】本発明によるダイの工具上への貼り付け段階を示す全体模式図。
【図５】Ａ、Ｂは本発明による成型段階を示す全体模式図。
【図６】本発明による母材の形での小型ユニットの台座上への配置段階を示す全体模式図。
【図７】本発明による積層層、ハンダボールの形成段階を示す全体模式図。
【図８】本発明によるダイの分離段階を示す全体模式図。
【図１−３】
2009027127.tif 000003
【図４】
2009027127.tif 000004
【図５】
2009027127.tif 000005
【図６】
2009027127.tif 000006
【図７】
2009027127.tif 000007
【図８】
2009027127.tif 000008