(57)【要約】【課題】ＤＣ−ＤＣコンバータの起動時に発生するサージ電圧を抑制する技術を提供する【解決手段】ハイサイドトランジスタと、同期整流器として機能するローサイドトランジスタと、制御回路とを備える降圧型ＤＣ−ＤＣコンバータであって、ハイサイドトランジスタは、ハイサイドトランジスタＱ１と、ハイサイドトランジスタＱ１とは逆極性であるハイサイドトランジスタＱ３と、を並列接続して、制御回路は、ハイサイドトランジスタＱ１を十分にオンとするため、入力電圧よりも高い電圧を得るためのブートストラップ回路と、ハイサイドトランジスタＱ１のドライブ回路１０３と、ハイサイドトランジスタＱ３のドライブ回路１０２と、ローサイドトランジスタＱ２のドライブ回路１０４と、を有し、起動時において、ハイサイドトランジスタＱ１をオフとし、ハイサイドトランジスタＱ３をオンとし、ローサイドトランジスタＱ２をオフとするように、制御した。【選択図】図１
2009095214.tif 000002
【特許請求の範囲】
【請求項１】
所定の出力電圧を得るために、その制御端子によってオンとオフとが制御されるハイサイドトランジスタと、前記ハイサイドトランジスタのオンとオフとの動作に同期してその制御端子によってオンとオフとが制御され同期整流器として機能するローサイドトランジスタと、前記ハイサイドトランジスタと前記ローサイドトランジスタとを制御する制御回路とを備え、入力電圧源からの入力電圧を降圧するＤＣ−ＤＣコンバータであって、
前記ハイサイドトランジスタは、
第１の制御端子を有する第１のハイサイドトランジスタと、前記第１のハイサイドトランジスタとは逆極性であって第２の制御端子を有する第２のハイサイドトランジスタと、を並列接続して形成され、
前記制御回路は、
前記入力電圧よりも高い電圧を得るためのブートストラップ回路と、
前記ブートストラップ回路からの前記入力電圧よりも高い電圧が供給されて前記第１の制御端子に第１の制御信号を供給する第１のドライブ回路と、
前記第２の制御端子に第２の制御信号を供給する第２のドライブ回路と、
前記ローサイドトランジスタの有する第３の制御端子に第３の制御信号を供給する第３のドライブ回路と、を具備し、
前記入力電圧源からの電力の供給を開始する時刻である起動時において、
前記第１のハイサイドトランジスタをオフとし、前記第２のハイサイドトランジスタをオンとし、前記ローサイドトランジスタをオフとするように、
前記第１の制御信号と前記第２の制御信号と前記第３の制御信号とを供給することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第２のハイサイドトランジスタをオンとする時間の比率を時間経過に応じて大きくすることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
起動後の所定時間を経過した後は、前記第２のハイサイドトランジスタをオフとすることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記入力電圧および前記出力電圧のいずれもが、正極性の電圧であり、
前記第１のハイサイドトランジスタおよび前記ローサイドトランジスタがＮチャンネルＭＯＳＦＥＴまたはＮＰＮトランジスタとされ、
前記ローイサイドトランジスタがＰチャンネルＭＯＳＦＥＴまたはＰＮＰトランジスタとされる、ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ回路に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータ回路の一例として、降圧型のＤＣ−ＤＣコンバータ回路が広く産業機器に用いられている。図５は、降圧型のＤＣ−ＤＣコンバータ回路の一般的な構成例を示すものである。図５に示すＤＣ−ＤＣコンバータ回路では、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２とをスイッチ素子として備えている。ハイサイドトランジスタＱ１とローサイドトランジスタＱ２とはＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｃｉｄｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）とされており、ハイサイドトランジスタＱ１のドレインＤとソースＳとの間が導通状態（以下、オンと称する）となる時間と、切断状態（以下、オフと称する）となる時間との比率を制御することによって、入力電圧源Ｖｄｃから供給される入力電圧Ｖ１を降圧して、出力電圧Ｖ２を得て、この出力電圧Ｖ２を出力平滑コンデンサＣの両端から負荷（Ｌｏａｄ）の両端に供給するようにしている。また、ローサイドトランジスタＱ２は、所謂、フライホイールダイオードとして機能して、ハイサイドトランジスタＱ１がオフとなるときに、オンとなってインダクタＬに蓄えられた磁気エネルギーを放出するように作用する。
【０００３】
図５に示すように、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２との各々は、制御回路を集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：ＩＣ）の形態として形成する制御回路ＩＣからの各々のゲートＧを制御する制御信号によって制御される。ハイサイドトランジスタＱ１のゲートＧに供給される制御信号には、符号Ｈ―Ｄｒｉｖｅを付すものとする。ここで、ハイサイドトランジスタＱ１をオンさせるためには、ハイサイドトランジスタＱ１のゲートＧとソースＳとの間に閾値以上の電圧を印加する必要があり、そのために、ブートストラップ回路を用いるのが一般的である。また、ハイサイドトランジスタＱ１のオフに同期して、ローサイドトランジスタＱ２をオンとする信号が、制御回路ＩＣからローサイドトランジスタＱ２のゲートＧに制御信号が供給される。ローサイドトランジスタＱ２のゲートＧに供給される制御信号には、符号Ｌ―Ｄｒｉｖｅを付すものとする。このようにして、ローサイドトランジスタＱ２は、ハイサイドトランジスタＱ１に同期してオンして、フライホイールダイオードと同様の機能を有するので、ローサイドトランジスタＱ２を備えるＤＣ−ＤＣコンバータ回路は、同期整流方式ＤＣ−ＤＣコンバータ回路とも称される。
【０００４】
図５では、ブートストラップ回路は、制御回路ＩＣ（ＤｒｉｖｅｒＩＣ）２０の内部に配された電圧Ｖｃｃを発生する入力電圧源１００、制御回路ＩＣ２０の外部に配されたブートストラップダイオードＤｂおよびブートストラップコンデンサＣｂｏｏｔを主要構成部品として構成されている。そして、図５に図示するようにブートストラップコンデンサＣｂｏｏｔの負極性の端子をハイサイドトランジスタＱ１のソースＳに接続している。この制御回路ＩＣでは、ローサイドトランジスタＱ２がオンとなるときに、制御回路ＩＣ２０に配された入力電圧源１００からの電流は、→ブートストラップダイオードＤｂ→ブートストラップコンデンサＣｂｏｏｔ→ローサイドトランジスタＱ２の経路で流れ、ブートストラップコンデンサＣｂｏｏｔへ電荷を蓄積する。ここで、ローサイドトランジスタＱ２がオフとなる以前にブートストラップコンデンサＣｂｏｏｔの両端に電圧Ｖｃｃと略等しい電圧である電圧ＶＢが発生するようにブートストラップコンデンサＣｂｏｏｔの容量値が設定される。そして、ハイサイドトランジスタＱ１をドライブするためのドライブ回路１０３に印加される電圧は、ハイサイドトランジスタＱ１のソースＳの電圧よりもＶｃｃだけ高い電圧が印加されるようにできる。このようにして、接地端子（グランド）との間で入力電圧Ｖ１以上の電圧を発生する電源がない場合でも、ハイサイドトランジスタＱ１のゲートＧには、ハイサイドトランジスタＱ１をオンとするに十分な電圧である、ソースＳの電圧よりも電圧ＶＢだけ高い電圧を供給することができる。
【０００５】
上述した図５に示すような構成のＤＣ−ＤＣコンバータにおいては、起動時はブートストラップコンデンサＣｂｏｏｔの電荷はゼロであるため、最初にローサイドトランジスタＱ２をオンとして、ブートストラップコンデンサＣｂｏｏｔに電荷を蓄積させる必要がある。図６は、図５のＤＣ―ＤＣコンバータの起動時における制御回路ＩＣに配された、ハイサイドトランジスタＱ１をドライブするためのドライブ回路１０３から出力される信号Ｈ−ＤｒｉｖｅおよびローサイドトランジスタＱ２１をドライブするためのドライブ回路１０４から出力される信号Ｌ−Ｄｒｉｖｅの各々を図示するものである。図６において、横軸は時間（Ｔｉｍｅ）を示す時間軸であり、起動の符号が付される横軸の原点は起動時を示すものである。符号Ｈ−Ｄｒｉｖｅの波形の紙面上方部（オンと記載部）はハイサイドトランジスタＱ１をオンとする状態、符号Ｈ−Ｄｒｉｖｅの波形の紙面下方部（オフと記載部）はハイサイドトランジスタＱ１をオフとする状態を示し、符号Ｌ−Ｄｒｉｖｅの波形の紙面上方部（オンと記載部）はローサイドトランジスタＱ２をオンとする状態、符号Ｌ−Ｄｒｉｖｅの波形の紙面下方部（オフと記載部）はローサイドトランジスタＱ２をオフとする状態を示すものである。
【０００６】
図７、図８は、このような従来の制御の技術において、ＤＣ−ＤＣコンバータを停止させた後、出力平滑コンデンサＣの電圧が、放電して０Ｖ（ボルト）になる前に、再びコンバータを起動させた場合に生じる現象を説明するための図である。図７は、図５に示す回路の起動時における現象を説明する図である。従来の回路では、上述したように、最初にローサイドトランジスタＱ２がオンとされるため、出力平滑コンデンサＣに残っている電荷は、図７に電流Ｉｄとして示すように流れ、電流Ｉｄが流れることによって磁気エネルギーがインダクタＬに蓄積される。次にローサイドトランジスタＱ２がオフとされた瞬間には、インダクタＬに蓄えられたエネルギーは逆起電力に変換されるように作用し、ローサイドトランジスタＱ２のドレインＤとソースＳとの間の電圧Ｖｄｓにサージ電圧を発生させる。
【０００７】
図８は、図５に示す回路の起動時における現象を、ドライブ回路１０４からの信号Ｌ−Ｄｒｉｖｅの電圧波形およびローサイドトランジスタＱ２のドレインＤとソースＳとの間の電圧波形を参照して示す図である。ドライブ回路１０４からの信号Ｌ−Ｄｒｉｖｅの電圧波形において、オンと記載部はローサイドトランジスタＱ２をオンとする状態、信号Ｌ−Ｄｒｉｖｅの電圧波形において、オフと記載部はローサイドトランジスタＱ２をオフとする状態を示すものである。ローサイドトランジスタＱ２のドレインＤとソースＳとの間の電圧Ｖｄｓの波形が示すように、ローサイドトランジスタＱ２がオフとなる直後にサージ電圧が発生し、このサージ電圧によりローサイドトランジスタＱ２に過大な電圧が印加される可能性があり、場合によってはローサイドトランジスタＱ２が破壊する不具合が発生することがある。
【０００８】
図９は、ローサイドトランジスタＱ２がオフとなる直後にサージ電圧が発生するという不具合を解決するための回路であり、ＤＣ−ＤＣコンバータの動作停止後に出力平滑コンデンサＣに蓄積された電荷を放電する放電回路３０を追加する等の対策がおこなわれている。すなわち、出力電圧Ｖ２がツエナーダイオード３０３によって定められる所定電圧値よりも低下する場合に、トランジスタ３０１がオフとなり、この結果、トランジスタ３０２をオンとして、抵抗３０４を介して出力平滑コンデンサＣに蓄積された電荷を急速に放電する。
【特許文献１】特開平１１−１４６６３７号公報
【特許文献２】特開２００４−３２８７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような放電回路の追加の対策では、部品点数や部品の費用が増加することや、このような対策回路のシーケンスによってはサージ電圧抑制の効果が十分ではない等の問題を抱えていた。
【００１０】
本発明は上述した課題を解決して、部品点数や部品の費用を増加させることなく、サージ電圧を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明のＤＣ−ＤＣコンバータは、所定の出力電圧を得るために、その制御端子によってオンとオフとが制御されるハイサイドトランジスタと、前記ハイサイドトランジスタのオンとオフとの動作に同期してその制御端子によってオンとオフとが制御され同期整流器として機能するローサイドトランジスタと、前記ハイサイドトランジスタと前記ローサイドトランジスタとを制御する制御回路とを備え、入力電圧源からの入力電圧を降圧するＤＣ−ＤＣコンバータであって、前記ハイサイドトランジスタは、第１の制御端子を有する第１のハイサイドトランジスタと、前記第１のハイサイドトランジスタとは逆極性であって第２の制御端子を有する第２のハイサイドトランジスタと、を並列接続して形成され、
前記制御回路は、前記入力電圧よりも高い電圧を得るためのブートストラップ回路と、
前記ブートストラップ回路からの前記入力電圧よりも高い電圧が供給されて前記第１の制御端子に第１の制御信号を供給する第１のドライブ回路と、前記第２の制御端子に第２の制御信号を供給する第２のドライブ回路と、前記ローサイドトランジスタの有する第３の制御端子に第３の制御信号を供給する第３のドライブ回路と、を具備し、前記入力電圧源からの電力の供給を開始する時刻である起動時において、前記第１のハイサイドトランジスタをオフとし、前記第２のハイサイドトランジスタをオンとし、前記ローサイドトランジスタをオフとするように、前記第１の制御信号と前記第２の制御信号と前記第３の制御信号とを供給することを特徴とする。
【００１２】
本発明の本発明のＤＣ−ＤＣコンバータは、同期整流器を有し、入力電圧を降圧して出力電圧を得る、所謂、同期整流方式のＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータでは、所謂、ハイサイドトランジスタは、第１のハイサイドトランジスタと第２のハイサイドトランジスタとを並列接続して形成されている。第１のハイサイドトランジスタは第１の制御端子を有し、第２のハイサイドトランジスタは第２の制御端子を有しているので、ハイサイドトランジスタを２種類の制御信号で制御することができる。ここで、第１のハイサイドトランジスタと第２のハイサイドトランジスタとは逆極性のトランジスタとされている。そして、制御回路は、入力電圧源からの入力電圧よりも高い電圧を得るためのブートストラップ回路を有しており、この入力電圧よりも高い電圧が第１のドライブ回路に供給されて、この第１のドライブ回路は第１の制御端子に第１の制御信号を供給することによって、第１のハイサイドトランジスタを十分にオン状態とすることができる。一方、第２のハイサイドトランジスタの第２の制御端子には、この第２のドライブ回路から第２の制御信号が供給されるが、第２のトランジスタは、逆極性とされるので入力電圧以下の電圧で十分にオンとすることができる。また、第３のドライブ回路から第３の制御信号が、ローサイドトランジスタの有する第３の制御端子に供給されて、ローサイドトランジスタを同期整流器として機能させることができる。また、このローサイドトランジスタがオン、オフすることによって、ブートストラップ回路に入力電圧よりも高い電圧を発生させることができる。そして、入力電圧源からの電力の供給を開始する時刻である起動時において、第１のハイサイドトランジスタをオフとし、第２のハイサイドトランジスタをオンとし、ローサイドトランジスタをオフとするように、第１の制御信号と第２の制御信号と第３の制御信号とを供給することによって、ＤＣ−ＤＣコンバータの起動をすることができるとともに、サージ電圧の発生を防止することができる。
【発明の効果】
【００１３】
本発明によれば、部品点数や部品の費用を増加させることなく、サージ電圧を抑制するＤＣ−ＤＣコンバータの技術を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、実施形態の電源装置の説明を図面に沿って行う。
【００１５】
図１は、実施形態の降圧型のＤＣ−ＤＣコンバータを示すものである。図１に示すＤＣ−ＤＣコンバータは、ＮチャンネルＦＥＴで構成される第１のハイサイドトランジスタＱ１、ＮチャンネルＦＥＴで構成されるローサイドトランジスタＱ２に加えて、ＰチャンネルＦＥＴで構成される第２のハイサイドトランジスタＱ３を有している。第１のハイサイドトランジスタＱ１と第２のハイサイドトランジスタＱ３とは並列に接続されている。
【００１６】
実施形態の降圧型のＤＣ−ＤＣコンバータは制御回路ＩＣ（ＤｒｉｖｅｒＩＣ）１０を有しており、制御回路ＩＣ１０は、第１のハイサイドトランジスタＱ１をドライブするための第１のドライブ回路１０３、第２のハイサイドトランジスタＱ３をドライブするための第２のドライブ回路１０２、ローサイドトランジスタＱ２をドライブするための第３のドライブ回路１０４を有しており、第１のドライブ回路１０３からの第１の制御信号である信号Ｈ１―Ｄｒｉｖｅによって第１のハイサイドトランジスタＱ１のゲートＧ（第１の制御端子）が駆動され、第２のドライブ回路１０２からの第２の制御信号である信号Ｈ２―Ｄｒｉｖｅによって第２のハイサイドトランジスタＱ３のゲートＧ（第２の制御端子）が駆動され、第３のドライブ回路１０４からの第３の制御信号である信号Ｌ―ＤｒｉｖｅによってローサイドトランジスタＱ２のゲートＧ（第３の制御端子）が駆動されるようになされている。
【００１７】
図２は、信号Ｈ１−Ｄｒｉｖｅ、信号Ｌ―Ｄｒｉｖｅおよび信号Ｈ２―Ｄｒｉｖｅの各々を図示するものである。図２の横軸は、時間軸を示し、符号起動を付した時刻は、ＤＣ−ＤＣコンバータが起動する時刻を示すものである。ここで、起動とは、例えば、入力電圧源Ｖｄｃに直列にスイッチを設けて、このスイッチを導通した瞬間（電源オンと称する）の直後の状態を指すものである。図２に記載された符号オンと符号オフとは、信号Ｈ１−Ｄｒｉｖｅについては、第１のハイサイドトランジスタＱ１がオンまたはオフとなるゲート電圧であることを表し、信号Ｌ−Ｄｒｉｖｅについては、ローサイドトランジスタＱ２がオンまたはオフとなるゲート電圧であることを表し、信号Ｈ２−Ｄｒｉｖｅについては、第２のハイサイドトランジスタＱ３がオンまたはオフとなるゲート電圧であることを表すものである。
【００１８】
起動の直後においては、図２から見て取れるように、信号Ｈ２―Ｄｒｉｖｅはローレベル、すなわち、第２のハイサイドトランジスタＱ３がオンとされる。また、信号Ｌ−Ｄｒｉｖｅはローレベル、すなわち、ローサイドトランジスタＱ２がオフとされる。このような、第２のハイサイドトランジスタＱ３がオン、ローサイドトランジスタＱ２がオフとされる状態では、出力平滑コンデンサＣに電荷が蓄積されている場合であっても、出力平滑コンデンサＣからローサイドトランジスタＱ２への電流が、図７に示すように逆流をすることがない。そして、図８に示すように、インダクタＬの逆起電力の作用によって有害なるサージ電圧が発生することを防止している。また、最初に、第２のハイサイドトランジスタＱ３がオンとされることによって、電圧Ｖ２を立ち上げ、ＤＣ−ＤＣコンバータを起動することができる。
【００１９】
図２に示すように、起動後の定常状態においては、信号Ｈ１―Ｄｒｉｖｅと信号Ｈ２―Ｄｒｉｖｅとはローレベルとハイレベルとが逆転した相補的な信号であり、第１のハイサイドトランジスタＱ１と第２のハイサイドトランジスタＱ３とは、同時にオンとなり同時にオフとなる動作を繰り返す。ここで、第１のハイサイドトランジスタＱ１と第２のハイサイドトランジスタＱ３とに分流する電流の大きさは、第１のハイサイドトランジスタＱ１のドレインＤとソースＳとのオン抵抗の値と、第２のハイサイドトランジスタＱ３のソースＳとドレインＤとのオン抵抗の値との比率に応じたものとなる。第２のハイサイドトランジスタＱ３の主なる役割は、起動時にサージ電圧の発生を防止するものであり、また、最初に、第２のハイサイドトランジスタＱ３がオンとされることによって、電圧Ｖ２を立ち上げ、ＤＣ−ＤＣコンバータを起動するものであるので、定常動作時には、第１のハイサイドトランジスタＱ１に主として電流が流れるようにするために、サージ電圧の発生を防止ができる範囲で、オン抵抗が第１のハイサイドトランジスタＱ１に比較して、より大きな小型（チップ面積の小さい）なものとして、部品コストを低減することができる。
【００２０】
図２に示す波形図から見て取れるように、第１のハイサイドトランジスタＱ１および第２のハイサイドトランジスタＱ３がオフとなったときに、ローサイドトランジスタＱ２はオンとなって同期整流器として機能する。また、出力平滑コンデンサＣの両端の電圧、すなわち、負荷に供給される出力電圧Ｖ２がパルス幅変調（ＰＷＭ）回路１０１に入力され、出力電圧Ｖ２を所定の一定電圧となるように、第１のハイサイドトランジスタＱ１および第２のハイサイドトランジスタＱ３のオンとオフとの時間の比率を制御する。
【００２１】
このようにして、最初に、第２のハイサイドトランジスタＱ３がオンとされることによって、電圧Ｖ２を立ち上げ、ＤＣ−ＤＣコンバータを起動しながらも、ローサイドトランジスタＱ２が起動時にオフとされていることから、上述したサージ電圧の発生はない。そして、ローサイドトランジスタＱ２がオンとなることによって、ブートストラップ回路が動作して、ＮチャンネルＭＯＳＦＥＴである第１のハイサイドトランジスタＱ１のゲートＧに閾値電圧以上の入力電圧Ｖ１に略電圧ＶＢを加算した電圧を印加して、第１のハイサイドトランジスタＱ１を十分にオンとする。なお、ＰチャンネルＭＯＳＦＥＴである第２のハイサイドトランジスタＱ３は、当然ながら、入力電圧Ｖ１よりも低い電圧で十分にオンとできるので、ブートストラップ回路は必要とはされない。ここで、第１のハイサイドトランジスタＱ１をＮチャンネルＭＯＳＦＥＴとする理由は、第１のハイサイドトランジスタＱ１とローサイドトランジスタＱ２の極性を合わせることによって、ディスクリート部品で回路を構成する場合には部品点数を減らせ、パワーＭＯＳＦＥＴをＩＣの内部に形成する場合には、同一プロセスを採用するので、プロセスが簡略化でき、オン抵抗を小さくできる等の利点があるからである。
【００２２】
図３は、別の実施形態を図示するものである。図３に示すＤＣ−ＤＣコンバータでは、図１に示す制御回路ＩＣ１０に替えて制御回路ＩＣ１１が用いられている。制御回路ＩＣ１１の基本的な構成は、制御回路ＩＣ１０と同様であるが、ソフトスタートのためのソフトスタートブロックＳ／Ｓ１０５を配置した点が異なる特徴点となっている。そして、ソフトスタートブロックＳ／Ｓ１０５を介して、第３のドライブ回路１０２、第１のドライブ回路１０３および第２のドライブ回路１０４の各々が制御されるようになされている。
【００２３】
図３に示す回路の起動時における各部波形を図４に図示する。図４に示す、信号Ｈ１−Ｄｒｉｖｅ、信号Ｌ−Ｄｒｉｖｅ、信号Ｈ２−Ｄｒｉｖｅ、の各々の信号の基本的性質は、図２に示すと同様であり、起動の直後においては、信号Ｈ２―Ｄｒｉｖｅはローレベル、すなわち、第２のハイサイドトランジスタＱ３がオンとされ、信号Ｌ−Ｄｒｉｖｅはローレベル、すなわち、ローサイドトランジスタＱ２がオフとされる点においては異なるものではない。しかしながら、ソフトスタートブロックＳ／Ｓ１０５は、ＤＣ−ＤＣコンバータの起動時からソフトスタート終了の時刻までの間、第２のハイサイドトランジスタＱ３がオンとされる時間の比率（パルス幅）を時間経過に応じて徐々に大きくするような制御を行い、各トランジスタへ過大な電流が流れないようにしている。また、図４にそのドレイン電流を示すように、第２のハイサイドトランジスタＱ３は、ソフトスタートの期間（図４では、起動からソフトスタート終了の時刻までの期間）のみオン／オフのスイッチング動作をするように制御をされ、ソフトスタート終了の時刻（起動後の所定時間）以降は、オフとなされる。
【００２４】
ここで、ソフトスタートブロックＳ／Ｓ１０５の役割を簡単に説明する。ソフトスタートブロックＳ／Ｓ１０５を設けない場合においては、起動後に制御回路ＩＣ１０に電圧が供給されると、ＰＷＭ回路１０１は、動作を開始して、出力電圧Ｖ２が予め定める所定電圧よりも低い場合には、第１のハイサイドトランジスタＱ１および第２のハイサイドトランジスタＱ３を長時間オンとするように、動作して、第１のハイサイドトランジスタＱ１および第２のハイサイドトランジスタＱ３に過大な電流が流れてしまい、ＤＣ―ＤＣコンバータの構成部品に対する負担が大きなものとなる。そこで、ソフトスタートブロックＳ／Ｓ１０５は、予め定める時系列パルスを発生して、緩やかに出力電圧Ｖ２を立ち上げるソフトスタートを強制的におこない、よって、ＤＣ―ＤＣコンバータの構成部品に過大な負担が生じないようにしている。
【００２５】
このように、ソフトスタート終了の時刻以降、第２のハイサイドトランジスタＱ３をオフとすることによって、第２のハイサイドトランジスタＱ３に生じる電力損失を低減することができるので、第２のハイサイドトランジスタＱ３は、第1のハイサイドトランジスタＱ１に比べて小さい素子を使用することにより部品コストを低減することが可能となる。さらには、第２のハイサイドトランジスタＱ３を制御回路ＩＣ１１に内蔵することよって、部品点数の削減をさらに図ることができる。
【００２６】
また、図４に示すように、信号Ｈ１−Ｄｒｉｖｅは、ソフトスタート期間中においても、起動時の直後を除き、信号Ｈ２−Ｄｒｉｖｅと極性が異なる信号とされているが、ソフトスタート期間中は、信号Ｈ１−Ｄｒｉｖｅをローレベルとして、第２のハイサイドトランジスタＱ３にのみ電流を流すようにしても良い。
【００２７】
上述の実施形態の説明においては、第１のハイサイドトランジスタＱ１、第２のハイサイドトランジスタＱ３、ローサイドトランジスタＱ２のすべてをＭＯＳＦＥＴで構成する場合について説明をおこなったが、第１のハイサイドトランジスタＱ１、第２のハイサイドトランジスタＱ３、ローサイドトランジスタＱ２のすべて、または、少なくとも、そのいずれかの一つをバイポーラトランジスタで構成する場合、すなわち、ＮチャンネルＭＯＳＦＥＴをＮＰＮトランジスタに、ＰチャンネルＭＯＳＦＥＴをＰＮＰトランジスタに置き換える場合においても、上述した実施形態と同様に作用して、同様の効果を得ることができる。すなわち、第１のハイサイドトランジスタＱ１をバイポーラトランジスタに置き換える場合においても、バイポーラトランジスタのコレクタとエミッタと間の導通を十分なものとするために、ＭＯＳＦＥＴのゲート駆動回路に電圧を供給する場合と同様に、ベースとエミッタの間に、ブートストラップ回路で得られた電圧を印加して、ＮＰＮトランジスタを十分に飽和させ、オンとする点において、ブートストラップ回路は同様に効果的に作用をするものである。
【００２８】
なお、上述した実施形態では、入力電圧および負荷に供給される出力電圧が正極性（プラス）の電圧である場合について説明をしたが、入力電圧源の電圧を負極性とし、第１のハイサイドトランジスタおよびローサイドトランジスタとして、ＰチャンネルＦＥＴまたはＰＮＰトランジスタを用い、第２のハイサイドトランジスタとして、ＮチャンネルＦＥＴまたはＮＰＮトランジスタを用い、制御回路ＩＣのブートストラップ回路が負電圧を発生するものとして、負荷に供給される電圧が負極性（マイナス）の電圧である場合においても、同様の作用、効果を奏することができる。この場合においては、降圧ＤＣ−ＤＣコンバータの意味は、負電圧をより絶対値の小さい負電圧に変換するという意味である。
【図面の簡単な説明】
【００２９】
【図１】実施形態の降圧型のＤＣ−ＤＣコンバータを示すものである。
【図２】信号Ｈ１−Ｄｒｉｖｅ、信号Ｌ―Ｄｒｉｖｅおよび信号Ｈ２―Ｄｒｉｖｅの各々を図示するものである。
【図３】別の実施形態を示す図である。
【図４】図３に示す回路の起動時における各部波形を示す図である。
【図５】降圧型のＤＣ−ＤＣコンバータ回路の一般的な構成例を示す図である。
【図６】図５のＤＣ―ＤＣコンバータの起動時における各部の信号を示す図である。
【図７】図５に示す回路の起動時における現象を説明する図である。
【図８】図５に示す回路の起動時における現象を、ローサイドトランジスタのドレインとソースとの間の電圧波形を参照して示す図である。
【図９】ローサイドトランジスタのサージ電圧の発生を防止するための回路である。
【符号の説明】
【００３０】
１０、１１、２０  制御回路ＩＣ、  ３０  放電回路、  １００  入力電圧源、  １０１  ＰＷＭ回路、  １０２、１０３、１０４  ドライブ回路、  ３０１、３０２  トランジスタ、  ３０３  ツエナーダイオード、  ３０４  抵抗  Ｃ  出力平滑コンデンサ、  Ｃｂｏｏｔ  ブートストラップコンデンサ、  Ｄ  ドレイン、  Ｄｂ  ブートストラップダイオード、Ｇ  ゲート、  Ｌ  インダクタ、  Ｑ１、Ｑ３  ハイサイドトランジスタ、  Ｑ２  ローサイドトランジスタ、  Ｓ  ソース、  １０５  ソフトスタートブロックＳ／Ｓ
【図１】
2009095214.tif 000003
【図２】
2009095214.tif 000004
【図３】
2009095214.tif 000005
【図４】
2009095214.tif 000006
【図５】
2009095214.tif 000007
【図６】
2009095214.tif 000008
【図７】
2009095214.tif 000009
【図８】
2009095214.tif 000010
【図９】
2009095214.tif 000011