(57)【要約】【課題】コスト増を招くことなく、測定誤差を小さくすることが可能で、信頼性の高いノード電位検出を行うことが可能な半導体集積回路、ノード電位測定システム、およびノード電位測定方法を提供する。【解決手段】半導体集積回路２内部に測定用のトランジスタ２２１を１個実装し、まずはその測定トランジスタ２２１のゲート入力に外部電源（参照電圧Ｖｒｅｆの供給端子ＴＶｒｅｆ）が直接接続されるようセレクタ２２２でセレクトし、電圧電流特性を記憶装置に取得する。次に、測定トランジスタ２２１のゲートに内部ノードが接続されるようにセレクトし、測定トランジスタ２２１に流れる電流を測定する。その電流と電圧電流特性から、内部ノード電位を導出する。【選択図】図１
2009260028.tif 000002
【特許請求の範囲】
【請求項１】
電位測定対象の少なくとも一つの内部ノードと、
外部と接続可能な電源電圧端子と、
外部と接続可能な基準電位端子と、
外部から参照電圧が供給される参照電圧供給端子と、
上記内部ノードの電位を測定するための１つの測定トランジスタと、
上記測定トランジスタの制御端子に接続されたセレクタと、を含み、
上記セレクタは、
セレクト信号に応じて上記測定トランジスタの上記制御端子を上記参照電圧供給端子または上記内部ノードに選択的に接続し、
上記測定トランジスタは、
第１端子が上記電源電圧端子に接続され、第２端子が上記基準電位端子に接続され、上記制御端子に参照電圧が供給されているとき、および上記内部ノード電位が印加されているときに流れる電流が上記電源電圧端子および上記基準電位端子を通して測定可能である
半導体集積回路。
【請求項２】
上記測定トランジスタは、
上記セレクタにより上記制御端子が上記参照電圧供給端子に接続された状態で、当該制御端子に所定の範囲をもって変化される外部からの参照電圧が印加されたときの電圧電流特性が取得され、
上記セレクタにより上記制御端子が上記内部ノードに接続された状態で、当該制御端子に上記内部ノード電位が印加されたときの電流が測定され、
上記取得した電圧電流特性と上記測定電流とから上記内部ノード電位が導出される
請求項１記載の半導体集積回路。
【請求項３】
上記測定トランジスタは、
薄膜トランジスタよりしきい値電圧の高いｐチャネルの絶縁ゲート型電界効果トランジスタにより形成される
請求項１または２記載の半導体集積回路。
【請求項４】
上記測定トランジスタは、
ｐチャネルの絶縁ゲート型電界効果トランジスタにより形成される
請求項１または２記載の半導体集積回路。
【請求項５】
上記測定トランジスタは、
ｎチャネルの絶縁ゲート型電界効果トランジスタにより形成される
請求項１または２記載の半導体集積回路。
【請求項６】
半導体集積回路と、
上記半導体集積回路のノード電位を測定可能な測定装置と、を有し、
上記半導体集積回路は、
電位測定対象の少なくとも一つの内部ノードと、
外部と接続可能な電源電圧端子と、
外部と接続可能な基準電位端子と、
外部から参照電圧が供給される参照電圧供給端子と、
上記内部ノードの電位を測定するための１つの測定トランジスタと、
上記測定トランジスタの制御端子に接続されたセレクタと、を含み、
上記セレクタは、
セレクト信号に応じて上記測定トランジスタの上記制御端子を上記参照電圧供給端子または上記内部ノードに選択的に接続し、
上記測定トランジスタは、
第１端子が上記電源電圧端子に接続され、第２端子が上記基準電位端子に接続され、上記制御端子に参照電圧が供給されているとき、および上記内部ノード電位が印加されているときに流れる電流が上記電源電圧端子および上記基準電位端子を通して測定可能であり、
上記測定装置は、
上記半導体集積回路において、少なくとも上記セレクタにより上記測定トランジスタの上記制御端子が上記参照電圧供給端子に接続されているときに、当該参照電圧供給端子に上記参照電圧を所定の範囲をもって変化させながら供給し、上記測定トランジスタに流れる電流を上記電源電圧端子および上記基準電位端子を通して測定して電圧電流特性を取得し、
上記半導体集積回路において、上記セレクタにより上記測定トランジスタの上記制御端子が上記内部ノードに接続されているときに、上記測定トランジスタに流れる電流を上記電源電圧端子および上記基準電位端子を通して測定し、
上記取得した電圧電流特性と上記測定電流とから上記内部ノード電位を導出する
ノード電位測定システム。
【請求項７】
上記取得された電圧電流特性情報を保存する保持部を有し、
上記測定装置は、
上記取得した電圧電流特性情報を上記保持部に保持しておき、
上記保持部に保持されている電圧電流特性と上記測定電流とから上記内部ノード電位を導出する
請求項６記載のノード電位測定システム。
【請求項８】
半導体集積回路を、
電位測定対象の少なくとも一つの内部ノードと、
外部と接続可能な電源電圧端子と、
外部と接続可能な基準電位端子と、
外部から参照電圧が供給される参照電圧供給端子と、
上記内部ノードの電位を測定するための１つの測定トランジスタと、を含み、
セレクト信号に応じて上記測定トランジスタの上記制御端子を上記参照電圧供給端子または上記内部ノードに選択的に接続するように形成し、
上記半導体集積回路において、上記測定トランジスタの上記制御端子を上記参照電圧供給端子に接続し、
上記参照電圧供給端子に上記参照電圧を所定の範囲をもって変化させながら供給し、上記測定トランジスタに流れる電流を上記電源電圧端子および上記基準電位端子を通して測定して電圧電流特性を取得し、
上記半導体集積回路において、上記測定トランジスタの上記制御端子を上記内部ノードに接続し、
上記測定トランジスタに流れる電流を上記電源電圧端子および上記基準電位端子を通して測定し、
上記取得した電圧電流特性と上記測定電流とから上記内部ノード電位を導出する
ノード電位測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路内のノード電位を測定可能な半導体集積回路、ノード電位測定システム、およびノード電位測定方法に関するものである。
【背景技術】
【０００２】
一般的に、半導体集積回路（たとえばＬＳＩ）の評価のために、ある重要な内部ノードの電位を検出するには、プローブ（針）を当てる解析的な手法（プローブ接触法）が用いられている。
【０００３】
また、特許文献１には、プローブ接触法を用いることなく、半導体集積回路内部の任意のノード電位を検出する半導体集積回路装置が開示されている。
【０００４】
この半導体集積回路装置は、半導体集積回路の内部の任意ノードの電圧に応じた大きさの電流を流す第１の電流部と、この第１の電流部と同一の電圧／電流特性を有する第２の電流部とを備えている。
そして、半導体集積回路装置は、第１の電流部を流れる電流と同一の電流が第２の電流部に流れたときの第２の電流部の入力電圧を任意ノードの電圧に相当するものとして、ノード電圧を検出する。
なお、第１の電流部と第２の電流部は、測定トランジスタと、特性取得トランジスタとの別々のトランジスタにより構成される。
【特許文献１】特開平７‐２６３５０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述したプローブ接触法においては、多大なコストがかる上、測定環境（温度、組み立てチップに限定）や測定サンプル数（測定時間の都合）が制限される。あくまで解析向きで、マスデータ（Mass Data）の取得に向かない。
また、プローブを当てることによって回路特性が変化することが考えられ、本来の動作状態における正しい値を測定できない可能性も懸念される。
さらに、測定すべき内部ノードをそのままＬＳＩ外部までピンとして出力することも考えられるが、そのノードに付加される余分な容量や、信頼性の観点から好ましくない。
【０００６】
また、特許文献１の半導体集積回路装置においては、測定トランジスタと特性取得トランジスタとが別々であることから、製造ばらつき等により両方のトランジスタの電圧電流特性が正確には一致しないので、どうしても測定誤差が残る。
さらに、電圧測定レンジを広げるためにデプリーション型を使用すると、製造工程が増えてしまい、コスト増になる。
【０００７】
本発明は、コスト増を招くことなく、測定誤差を小さくすることが可能で、信頼性の高いノード電位検出を行うことが可能な半導体集積回路、ノード電位測定システム、およびノード電位測定方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の観点の半導体集積回路は、電位測定対象の少なくとも一つの内部ノードと、外部と接続可能な電源電圧端子と、外部と接続可能な基準電位端子と、外部から参照電圧が供給される参照電圧供給端子と、上記内部ノードの電位を測定するための１つの測定トランジスタと、上記測定トランジスタの制御端子に接続されたセレクタと、を含み、上記セレクタは、セレクト信号に応じて上記測定トランジスタの上記制御端子を上記参照電圧供給端子または上記内部ノードに選択的に接続し、上記測定トランジスタは、第１端子が上記電源電圧端子に接続され、第２端子が上記基準電位端子に接続され、上記制御端子に参照電圧が供給されているとき、および上記内部ノード電位が印加されているときに流れる電流が上記電源電圧端子および上記基準電位端子を通して測定可能である。
【０００９】
好適には、上記測定トランジスタは、上記セレクタにより上記制御端子が上記参照電圧供給端子に接続された状態で、当該制御端子に所定の範囲をもって変化される外部からの参照電圧が印加されたときの電圧電流特性が取得され、上記セレクタにより上記制御端子が上記内部ノードに接続された状態で、当該制御端子に上記内部ノード電位が印加されたときの電流が測定され、上記取得した電圧電流特性と上記測定電流とから上記内部ノード電位が導出される。
【００１０】
好適には、上記測定トランジスタは、薄膜トランジスタよりしきい値電圧の高いｐチャネルの絶縁ゲート型電界効果トランジスタにより形成される。
【００１１】
好適には、上記測定トランジスタは、ｐチャネルの絶縁ゲート型電界効果トランジスタにより形成される。
【００１２】
好適には、上記測定トランジスタは、ｎチャネルの絶縁ゲート型電界効果トランジスタにより形成される。
【００１３】
本発明の第２の観点のノード電位測定システムは、半導体集積回路と、上記半導体集積回路のノード電位を測定可能な測定装置と、を有し、上記半導体集積回路は、電位測定対象の少なくとも一つの内部ノードと、外部と接続可能な電源電圧端子と、外部と接続可能な基準電位端子と、外部から参照電圧が供給される参照電圧供給端子と、上記内部ノードの電位を測定するための１つの測定トランジスタと、上記測定トランジスタの制御端子に接続されたセレクタと、を含み、上記セレクタは、セレクト信号に応じて上記測定トランジスタの上記制御端子を上記参照電圧供給端子または上記内部ノードに選択的に接続し、上記測定トランジスタは、第１端子が上記電源電圧端子に接続され、第２端子が上記基準電位端子に接続され、上記制御端子に参照電圧が供給されているとき、および上記内部ノード電位が印加されているときに流れる電流が上記電源電圧端子および上記基準電位端子を通して測定可能であり、上記測定装置は、上記半導体集積回路において、少なくとも上記セレクタにより上記測定トランジスタの上記制御端子が上記参照電圧供給端子に接続されているときに、当該参照電圧供給端子に上記参照電圧を所定の範囲をもって変化させながら供給し、上記測定トランジスタに流れる電流を上記電源電圧端子および上記基準電位端子を通して測定して電圧電流特性を取得し、上記半導体集積回路において、上記セレクタにより上記測定トランジスタの上記制御端子が上記内部ノードに接続されているときに、上記測定トランジスタに流れる電流を上記電源電圧端子および上記基準電位端子を通して測定し、上記取得した電圧電流特性と上記測定電流とから上記内部ノード電位を導出する。
【００１４】
好適には、上記取得された電圧電流特性情報を保存する保持部を有し、上記測定装置は、上記取得した電圧電流特性情報を上記保持部に保持しておき、上記保持部に保持されている電圧電流特性と上記測定電流とから上記内部ノード電位を導出する。
【００１５】
本発明の第３の観点のノード電位測定方法は、半導体集積回路を、電位測定対象の少なくとも一つの内部ノードと、外部と接続可能な電源電圧端子と、外部と接続可能な基準電位端子と、外部から参照電圧が供給される参照電圧供給端子と、上記内部ノードの電位を測定するための１つの測定トランジスタと、セレクト信号に応じて上記測定トランジスタの上記制御端子を上記参照電圧供給端子または上記内部ノードに選択的に接続するように形成し、上記半導体集積回路において、上記測定トランジスタの上記制御端子を上記参照電圧供給端子に接続し、上記参照電圧供給端子に上記参照電圧を所定の範囲をもって変化させながら供給し、上記測定トランジスタに流れる電流を上記電源電圧端子および上記基準電位端子を通して測定して電圧電流特性を取得し、上記半導体集積回路において、上記測定トランジスタの上記制御端子を上記内部ノードに接続し、上記測定トランジスタに流れる電流を上記電源電圧端子および上記基準電位端子を通して測定し、上記取得した電圧電流特性と上記測定電流とから上記内部ノード電位を導出する。
【００１６】
本発明によれば、セレクタにより測定トランジスタの制御端子が参照電圧供給端子に接続された状態で、制御端子に所定の範囲をもって変化される外部からの参照電圧が印加され、このときの電圧電流特性が取得される。
次に、セレクタにより測定トランジスタの制御端子が内部ノードに接続された状態で、制御端子に内部ノード電位が印加されたときの電流が測定される。
取得した電圧電流特性と測定電流とから内部ノード電位が導出される。
【発明の効果】
【００１７】
本発明によれば、コスト増を招くことなく、測定誤差を小さくすることが可能で、信頼性の高いノード電位の検出を行うことができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面に関連付けて説明する。
【００１９】
図１は、本発明の実施形態に係る半導体集積回路のノード電位測定システムの構成例を示す図である。
【００２０】
本ノード電位測定システム１は、半導体集積回路２、テスター（tester）３、およびパーソナルコンピュータ（ＰＣ）４により構成されている。
なお、テスター３およびＰＣ４により測定装置が構成される。
【００２１】
半導体集積回路２は、電位測定対象の内部ノード２１、測定回路２２、電源電圧端子ＴＶＤＤ、基準電位（たとえば接地電位ＧＮＤ）端子ＴＶＳＳ、および参照電圧供給端子ＴＶｒｅｆを含んで構成されている。
【００２２】
半導体集積回路２の測定回路２２は、内部ノード２１の電位Ｖｎｏｄｅを測定するための１つの絶縁ゲート型電界効果トランジスタ（以下、測定トランジスタという）２２１と、この測定トランジスタのゲート（制御端子）に接続されたセレクタ２２２と、を有する。
【００２３】
測定トランジスタ２２１は、ソース（たとえば第１端子）、ドレイン（たとえば第２端子）がそれぞれ電源電圧端子ＴＶＤＤ，ＴＶＳＳに接続される。
【００２４】
セレクタ２２２は、セレクト信号ＳＥＬおよびその反転信号／ＳＥＬ（／は反転を示す）応じて測定トランジスタ２２１のゲートを外部からの参照電圧Ｖｒｅｆの供給端子ＴＶｒｅｆまたは内部ノード２１に選択的に接続する。
【００２５】
本実施形態においては、基本的に、まずセレクタ２２２により測定トランジスタ２２１のゲートを外部からの参照電圧Ｖｒｅｆの供給端子ＴＶｒｅｆに接続した状態で測定トランジスタ２２１の電圧電流特性を取得する。
その取得した電圧電流特性を内部メモリ、テスター３、あるいは外部ＰＣ４でもいいので、記憶装置にデータベースとして格納しておき記憶しておく。
次に、セレクタ２２２により測定トランジスタ２２１のゲートを測定すべきノード２１に接続した状態での測定電流とそのデータベースから測定すべき電圧を得る。
このように、本実施形態においては、電位を測定するとき毎回参照電位と比較する必要がないので、１回の測定でリアルタイムに電位の時間的変化を算出できる。
【００２６】
図１のノード電圧測定システム１は、半導体集積回路２に実装された測定回路２２を通して、測定トランジスタ２２１の電圧電流特性がテスター３で測定される。テスター３に接続したＰＣ４に、取得した測定トランジスタ２２１の電圧電流特性を保持部としての記憶装置４１に保存する例を示している。
【００２７】
テスター３は、たとえばＰＣ４の制御の下、半導体集積回路２の電源電圧端子ＴＶＤＤに電源電圧ＶＤＤを供給し、基準電位端子ＴＶＳＳに基準電位ＶＳＳを与え、参照電圧端子ＴＶｒｅｆに０Ｖから半導体集積回路２の電源電圧まで変化させて参照電圧Ｖｒｅｆを供給する機能を有する。
テスター３は、電源電圧ＶＤＤの供給ラインに接続された電流測定部（Ａ）３１を含み、半導体集積回路２の測定回路２２における測定トランジスタ２２１に流れる電流値を測定する
【００２８】
図２は、本実施形態に係る測定回路２２の一構成例を示す回路図である。
【００２９】
図２の測定トランジスタ２２１は、厚膜のｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ２１により形成されている。
ここで、厚膜のＰＭＯＳトランジスタＰＴ２１は、高しきい値トランジスタ、さらに換言すると、高耐圧トランジスタを意味し、動作電圧が１．０Ｖ程度の薄膜トランジスタに対して、３．３Ｖと動作電圧が高い場合に適用されるトランジスタにより形成される。
このように、測定トランジスタ２２１に厚膜のＰＭＯＳトランジスタＰＴ２１（たとえば３．３Ｖ動作)を用いることにより、薄膜トランジスタ（たとえば１．０Ｖ動作）からなる回路に対してはＶＤＤ近傍電位でもＧＮＤ近傍電位でも１つの測定トランジスタで測定できる。
【００３０】
ＰＭＯＳトランジスタＰＴ２１のゲートは、上述したように、セレクタ２２２に接続されている。
ＰＭＯＳトランジスタＰＴ２１のソースは、電源電圧端子ＴＶＤＤに接続されて、電源電圧ＶＤＤが供給される。
ＰＭＯＳトランジスタＰＴ２１のドレインは、基準電位端子ＴＶＳＳに接続されて、基準電位ＶＳＳに接続される。
【００３１】
図２のセレクタ２２２は、トランスミッションゲートＴＭＧ２１およびＴＭＧ２２により形成されている。
【００３２】
トランスミッションゲートＴＭＧ２１は、ＰＭＯＳトランジスタＰＴ２２とｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ２１のソース、ドレイン同士が接続されて２つの入出力端子が形成されている。
トランスミッションゲートＴＭＧ２１において、一方の入出力端子が参照電圧供給端子ＴＶｒｅｆに接続され、他方の入出力端子が測定トランジスタ２２１であるＰＭＯＳトランジスタＰＴ２１のゲートに接続されている。
【００３３】
トランスミッションゲートＴＭＧ２２は、ＰＭＯＳトランジスタＰＴ２３とＮＭＯＳトランジスタＮＴ２２のソース、ドレイン同士が接続されて２つの入出力端子が形成されている。
トランスミッションゲートＴＭＧ２２において、一方の入出力端子が内部ノード２１に接続され、他方の入出力端子が測定トランジスタ２２１であるＰＭＯＳトランジスタＰＴ２１のゲートに接続されている。
【００３４】
そして、トランスミッションゲートＴＭＧ２１のＰＭＯＳトランジスタＰＴ２２のゲートとトランスミッションゲートＴＭＧ２２のＮＭＯＳトランジスタＮＴ２２のゲートがセレクト信号ＳＥＬの供給ラインに接続されている。
また、トランスミッションゲートＴＭＧ２１のＮＭＯＳトランジスタＮＴ２１のゲートとトランスミッションゲートＴＭＧ２２のＰＭＯＳトランジスタＰＴ２３のゲートがセレクト信号ＳＥＬを論理反転した反転信号／ＳＥＬ（／は論理反転を示す）の供給ラインに接続されている。
【００３５】
なお、セレクト信号ＳＥＬおよびその反転信号／ＳＥＬは、半導体集積回路２内で生成しても良いし、テスター３側から直接供給するように構成してもよい。
【００３６】
次に、図２の測定回路を用いた場合の動作を説明する。
【００３７】
まず、セレクト信号ＳＥＬおよびその反転信号／ＳＥＬ信号が、測定トランジスタ２２１のゲートに参照電圧Ｖｒｅｆの供給端子ＴＶｒｅｆが接続されるように設定される。
図２のセレクタ２２２の場合、セレクト信号ＳＥＬがローレベル（LO）、反転信号／ＳＥＬがハイレベル（HI）に設定される。これにより、トランスミッションゲートＴＭＧ２１のＰＭＯＳトランジスタＰＴ２２およびＮＭＯＳトランジスタＮＴ２１がオンし、トランスミッションゲートＴＭＧ２２のＰＭＯＳトランジスタＰＴ２３およびＮＭＯＳトランジスタＮＴ２２がオフする。
すなわち、トランスミッションゲートＴＭＧ２１がオンし、測定トランジスタ２２１を形成するＰＭＯＳトランジスタＰＴ２１のゲートにテスター３により供給される参照電圧Ｖｒｅｆが印加される。
【００３８】
次に、テスター３において、参照電圧Ｖｒｅｆを０Ｖ〜半導体集積回路の電源電圧まで変化させながら、測定トランジスタ２２１であるＰＭＯＳトランジスタＰＴ２１に流れる電流値Ｉが測定される。
このときの参照電圧Ｖｒｅｆと電流値Ｉが電圧電流値特性として、たとえばＰＣ４の記憶装置４１に記憶される。
通常、厚膜（高しきい値電圧）のＰＭＯＳトランジスタ(たとえば３．３Ｖ動作)のしきい値電圧は、薄膜トランジスタ(たとえば１．０Ｖ動作)からなる回路の電源電圧ＶＤＤよりも高いので、参照電圧Ｖｒｅｆをフルレンジで変化させても測定トランジスタ２２１はオフすることはなく、その電圧電流特性は図３のようにほぼ線形性を示す。
この線形特性により、内部ノード２１の電圧Ｖｎｏｄｅに依存せず一定の精度で求める電位を得ることができる。
【００３９】
次に、セレクト信号ＳＥＬおよびその反転信号／ＳＥＬ信号が、測定トランジスタ２２１のゲートに内部ノード２１が接続されるように設定される。
図２のセレクタ２２２の場合、セレクト信号ＳＥＬがハイレベル（HI）、反転信号／ＳＥＬがローレベル（LO）に設定される。これにより、トランスミッションゲートＴＭＧ２１のＰＭＯＳトランジスタＰＴ２２およびＮＭＯＳトランジスタＮＴ２１がオフし、トランスミッションゲートＴＭＧ２２のＰＭＯＳトランジスタＰＴ２３およびＮＭＯＳトランジスタＮＴ２２がオンする。
すなわち、トランスミッションゲートＴＭＧ２２がオンし、測定トランジスタ２２１を形成するＰＭＯＳトランジスタＰＴ２１のゲートに内部ノード２１の電位Ｖｎｏｄｅが印加される。
【００４０】
ここで、テスター３において、測定トランジスタ２２１を形成するＰＭＯＳトランジスタＰＴ２１のゲートに内部ノード２１の電位Ｖｎｏｄｅを印加した状態で、ＰＭＯＳトランジスタＰＴ２１に流れる電流値Ｉが測定される。
そして、この測定値と予め取得しておいた電圧電流特性から、ＰＣ４等を利用して内部ノード２１の電位Ｖｎｏｄｅが導出される。
【００４１】
なお、上述した説明においては、電圧電流特性を保存する場所をＰＣ４の記憶装置４１としたが、電圧電流特性を保存する場所はＰＣ４だけには限られず、テスター内でもよいし、半導体集積回路２内のメモリ等でもよい。
データベースとして記憶装置に格納しておくことが可能であれば、その記憶装置の配置位置には限定されない。
【００４２】
また、測定トランジスタとセレクタとを含む測定回路は、図２に示す回路に限られず、種々の態様が可能である。
図４は、本実施形態に係る測定回路の第２の構成例を示す回路図である。
図５は、本実施形態に係る測定回路の第３の構成例を示す回路図である。
図６は、本実施形態に係る測定回路の第４の構成例を示す回路図である。
【００４３】
予想される測定電位が基準電位ＶＳＳに近い電位のときは、たとえば図４に示すような測定回路が適用できる。
【００４４】
図４の測定トランジスタ２２１Ａは、動作電圧が１．０Ｖの場合に適用可能な薄膜のＰＭＯＳトランジスタＰＴ２４により形成されている。
また、セレクタ２２２ＡはＮＭＯＳトランジスタＮＴ２３およびＮＭＯＳトランジスタＮＴ２４により形成されている。
そして、ＮＭＯＳトランジスタＮＴ２３のゲートにセレクト信号ＳＥＬの反転信号／ＳＥＬが供給され、ＮＭＯＳトランジスタＮＴ２４のゲートにセレクト信号ＳＥＬが供給される。
【００４５】
この場合もまず、セレクト信号ＳＥＬおよびその反転信号／ＳＥＬ信号が、測定トランジスタ２２１Ａのゲートに参照電圧Ｖｒｅｆの供給端子ＴＶｒｅｆが接続されるように設定される。
図４のセレクタ２２２Ａの場合、セレクト信号ＳＥＬがローレベル（LO）、反転信号／ＳＥＬがハイレベル（HI）に設定される。これにより、ＮＭＯＳトランジスタＮＴ２３がオンし、ＮＭＯＳトランジスタＮＴ２４がオフする。
すなわち、ＮＭＯＳトランジスタＮＴ２３がオンし、測定トランジスタ２２１Ａを形成するＰＭＯＳトランジスタＰＴ２４のゲートにテスター３により供給される参照電圧Ｖｒｅｆが印加される。
【００４６】
次に、テスター３において、参照電圧Ｖｒｅｆを０Ｖ〜半導体集積回路の電源電圧まで変化させながら、測定トランジスタ２２１ＡであるＰＭＯＳトランジスタＰＴ２４に流れる電流値Ｉが測定される。
このときの参照電圧Ｖｒｅｆと電流値Ｉが電圧電流値特性として、たとえばＰＣ４の記憶装置４１に記憶される。
【００４７】
次に、セレクト信号ＳＥＬおよびその反転信号／ＳＥＬ信号が、測定トランジスタ２２１Ａのゲートに内部ノード２１が接続されるように設定される。
図４のセレクタ２２２Ａの場合、セレクト信号ＳＥＬがハイレベル（HI）、反転信号／ＳＥＬがローレベル（LO）に設定される。これにより、ＮＭＯＳトランジスタＮＴ２３がオフし、ＮＭＯＳトランジスタＮＴ２４がオンする。
すなわち、ＮＭＯＳトランジスタＮＴ２４がオンし、測定トランジスタ２２１Ａを形成するＰＭＯＳトランジスタＰＴ２４のゲートに内部ノード２１の電位Ｖｎｏｄｅが印加される。
【００４８】
ここで、テスター３において、測定トランジスタ２２１Ａを形成するＰＭＯＳトランジスタＰＴ２４のゲートに内部ノード２１の電位Ｖｎｏｄｅを印加した状態で、ＰＭＯＳトランジスタＰＴ２４に流れる電流値Ｉが測定される。
そして、この測定値と予め取得しておいた電圧電流特性から、ＰＣ４等を利用して内部ノード２１の電位Ｖｎｏｄｅが導出される。
【００４９】
図４の測定回路によれば、セレクタを小さくできる。ただし、ＶＤＤに近い電位は測定することは困難となることから、図４の測定回路は、予想される測定電位が基準電位ＶＳＳに近い電位のとき適用される。
【００５０】
なお、セレクタ２２２Ａを、ＮＭＯＳトランジスタにより形成されていることから、しきい値電圧分だけ転送電圧が降下するおそれがある。その場合、セレクト信号ＳＥＬおよび反転信号／ＳＥＬのハイレベルのときのレベルを、たとえば供給電圧の最も高い電源電圧値にそれ以上の電圧αを付加したレベルとすることも可能である。
【００５１】
また、予想される測定電位が電源電圧ＶＤＤに近い電位のときは、図５に示すような測定回路が適用できる。
【００５２】
図５の測定トランジスタ２２１Ｂは、薄膜のＮＭＯＳトランジスタＮＴ２５により形成されている。
また、セレクタ２２２ＢはＰＭＯＳトランジスタＰＴ２５およびＰＭＯＳトランジスタＰＴ２６により形成されている。
そして、ＰＭＯＳトランジスタＰＴ２５のゲートにセレクト信号ＳＥＬが供給され、ＰＭＯＳトランジスタＰＴ２６のゲートにセレクト信号ＳＥＬの反転信号／ＳＥＬが供給される。
【００５３】
この場合もまず、セレクト信号ＳＥＬおよびその反転信号／ＳＥＬ信号が、測定トランジスタ２２１Ｂのゲートに参照電圧Ｖｒｅｆの供給端子ＴＶｒｅｆが接続されるように設定される。
図５のセレクタ２２２Ｂの場合、セレクト信号ＳＥＬがローレベル（LO）、反転信号／ＳＥＬがハイレベル（HI）に設定される。これにより、ＰＭＯＳトランジスタＰＴ２５がオンし、ＰＭＯＳトランジスタＰＴ２６がオフする。
すなわち、ＰＭＯＳトランジスタＰＴ２５がオンし、測定トランジスタ２２１Ｂを形成するＮＭＯＳトランジスタＮＴ２５のゲートにテスター３により供給される参照電圧Ｖｒｅｆが印加される。
【００５４】
次に、テスター３において、参照電圧Ｖｒｅｆを０Ｖ〜半導体集積回路の電源電圧まで変化させながら、測定トランジスタ２２１ＢであるＮＭＯＳトランジスタＮＴ２５に流れる電流値Ｉが測定される。
このときの参照電圧Ｖｒｅｆと電流値Ｉが電圧電流値特性として、たとえばＰＣ４の記憶装置４１に記憶される。
【００５５】
次に、セレクト信号ＳＥＬおよびその反転信号／ＳＥＬ信号が、測定トランジスタ２２１Ｂのゲートに内部ノード２１が接続されるように設定される。
図５のセレクタ２２２Ｂの場合、セレクト信号ＳＥＬがハイレベル（HI）、反転信号／ＳＥＬがローレベル（LO）に設定される。これにより、ＰＭＯＳトランジスタＰＴ２５がオフし、ＰＭＯＳトランジスタＰＴ２６がオンする。
すなわち、ＰＭＯＳトランジスタＰＴ２６がオンし、測定トランジスタ２２１Ｂを形成するＮＭＯＳトランジスタＮＴ２５のゲートに内部ノード２１の電位Ｖｎｏｄｅが印加される。
【００５６】
ここで、テスター３において、測定トランジスタ２２１Ｂを形成するＮＭＯＳトランジスタＮＴ２５のゲートに内部ノード２１の電位Ｖｎｏｄｅを印加した状態で、ＮＭＯＳトランジスタＮＴ２５に流れる電流値Ｉが測定される。
そして、この測定値と予め取得しておいた電圧電流特性から、ＰＣ４等を利用して内部ノード２１の電位Ｖｎｏｄｅが導出される。
【００５７】
図５の測定回路によれば、セレクタを小さくできる。ただし、ＶＳＳに近い電位は測定することは困難となることから、図５の測定回路は、予想される測定電位が電源電圧ＶＤＤに近い電位のとき適用される。
【００５８】
また、たとえば図６の測定回路に示すように、セレクトする信号を増やし、セレクトできるノードを増やすことで多くのノードの電位を測定できるように構成することも可能である。
図６は、３種類の第１〜第３の内部ノード２１−１，２１−２，２１−３の電位をＶＳＳ付近で測定する測定回路を示している。
【００５９】
測定トランジスタ２２１Ｃは、図４と同様に、薄膜のＰＭＯＳトランジスタＰＴ２４により形成されている。
参照電圧供給端子ＴＶｒｅｆと測定トランジスタ２２１ＣとしてのＰＭＯＳトランジスタＰＴ２４のゲートとの間に、ＮＭＯＳトランジスタＮＴ２３が接続されている。
第１の内部ノード２１−１と測定トランジスタ２２１ＣとしてのＰＭＯＳトランジスタＰＴ２４のゲートとの間に、ＮＭＯＳトランジスタＮＴ２４が接続されている。
第２の内部ノード２１−２と測定トランジスタ２２１ＣとしてのＰＭＯＳトランジスタＰＴ２４のゲートとの間に、ＮＭＯＳトランジスタＮＴ２６が接続されている。
第３の内部ノード２１−３と測定トランジスタ２２１ＣとしてのＰＭＯＳトランジスタＰＴ２４のゲートとの間に、ＮＭＯＳトランジスタＮＴ２７が接続されている。
【００６０】
そして、ＮＭＯＳトランジスタＮＴ２３のゲートにセレクト信号ＳＥＬ０が供給され、ＮＭＯＳトランジスタＮＴ２４のゲートにセレクト信号ＳＥＬ１が供給され、ＮＭＯＳトランジスタＮＴ２６のゲートにセレクト信号ＳＥＬ２が供給され、ＮＭＯＳトランジスタＮＴ２７のゲートにセレクト信号ＳＥＬ３が供給される。
【００６１】
なお、セレクト信号ＳＥＬ０〜ＳＥＬ３は、レベルがそれぞれ個別に制御される。セレクト信号ＳＥＬ０〜ＳＥＬ３は、半導体集積回路２内で生成しても良いし、テスター３側から直接供給するように構成してもよい。
【００６２】
この場合もまず、セレクト信号ＳＥＬ０〜ＳＥＬ３が、測定トランジスタ２２１Ｃのゲートに参照電圧Ｖｒｅｆの供給端子ＴＶｒｅｆが接続されるように設定される。
図６のセレクタ２２２Ｃの場合、セレクト信号ＳＥＬ０がハイレベル（HI）、セレクト信号ＳＥＬ１〜ＳＥＬ３がローレベル（L0）に設定される。これにより、ＮＭＯＳトランジスタＮＴ２３がオンし、ＮＭＯＳトランジスタＮＴ２４，ＮＴ２６，ＮＴ２７がオフする。
すなわち、ＮＭＯＳトランジスタＮＴ２３がオンし、測定トランジスタ２２１Ｃを形成するＰＭＯＳトランジスタＰＴ２４のゲートにテスター３により供給される参照電圧Ｖｒｅｆが印加される。
【００６３】
次に、テスター３において、参照電圧Ｖｒｅｆを０Ｖ〜半導体集積回路２の電源電圧ＶＤＤまで変化させながら、測定トランジスタ２２１ＣであるＰＭＯＳトランジスタＰＴ２４に流れる電流値Ｉが測定される。
このときの参照電圧Ｖｒｅｆと電流値Ｉが電圧電流値特性として、たとえばＰＣ４の記憶装置４１に記憶される。
【００６４】
次に、セレクト信号ＳＥＬ０〜ＳＥＬ３が、測定トランジスタ２２１Ｃのゲートに、たとえば第１の内部ノード２１−１が接続されるように設定される。
図６のセレクタの場合、セレクト信号ＳＥＬ１がハイレベル（HI）、セレクト信号ＳＥＬ０，ＳＥＬ２，ＳＥＬ３がローレベル（LO）に設定される。これにより、ＮＭＯＳトランジスタＮＴ２３，ＮＴ２６，ＮＴ２７がオフし、ＮＭＯＳトランジスタＮＴ２４がオンする。
すなわち、ＮＭＯＳトランジスタＮＴ２４がオンし、測定トランジスタ２２１Ｃを形成するＰＭＯＳトランジスタＰＴ２４のゲートに第１の内部ノード２１−１の電位Ｖｎｏｄｅ１が印加される。
【００６５】
ここで、テスター３において、測定トランジスタ２２１Ｃを形成するＰＭＯＳトランジスタＰＴ２４のゲートに第１の内部ノード２１−１の電位Ｖｎｏｄｅ１を印加した状態で、ＰＭＯＳトランジスタＰＴ２４に流れる電流値Ｉが測定される。
そして、この測定値と予め取得しておいた電圧電流特性から、ＰＣ４等を利用して第１の内部ノード２１−１の電位Ｖｎｏｄｅ１が導出される。
【００６６】
また、セレクト信号ＳＥＬ０〜ＳＥＬ３が、測定トランジスタ２２１Ｃのゲートに、たとえば第２の内部ノード２１−２が接続されるように設定される。
図６のセレクタ２２２Ｃの場合、セレクト信号ＳＥＬ２がハイレベル（HI）、セレクト信号ＳＥＬ０，ＳＥＬ２，ＳＥＬ３がローレベル（LO）に設定される。これにより、ＮＭＯＳトランジスタＮＴ２３，ＮＴ２４，ＮＴ２７がオフし、ＮＭＯＳトランジスタＮＴ２６がオンする。
すなわち、ＮＭＯＳトランジスタＮＴ２６がオンし、測定トランジスタ２２１Ｃを形成するＰＭＯＳトランジスタＰＴ２４のゲートに第２の内部ノード２１−２の電位Ｖｎｏｄｅ２が印加される。
【００６７】
ここで、テスター３において、測定トランジスタ２２１Ｃを形成するＰＭＯＳトランジスタＰＴ２４のゲートに第２の内部ノード２１−２の電位Ｖｎｏｄｅ２を印加した状態で、ＰＭＯＳトランジスタＰＴ２４に流れる電流値Ｉが測定される。
そして、この測定値と予め取得しておいた電圧電流特性から、ＰＣ４等を利用して第２の内部ノード２１−２の電位Ｖｎｏｄｅ２が導出される。
【００６８】
また、セレクト信号ＳＥＬ０〜ＳＥＬ３が、測定トランジスタ２２１Ｃのゲートに、たとえば第３の内部ノード２１−３が接続されるように設定される。
図６のセレクタ２２２Ｃの場合、セレクト信号ＳＥＬ３がハイレベル（HI）、セレクト信号ＳＥＬ０，ＳＥＬ１，ＳＥＬ２がローレベル（LO）に設定される。これにより、ＮＭＯＳトランジスタＮＴ２３，ＮＴ２４，ＮＴ２６がオフし、ＮＭＯＳトランジスタＮＴ２７がオンする。
すなわち、ＮＭＯＳトランジスタＮＴ２７がオンし、測定トランジスタ２２１Ｃを形成するＰＭＯＳトランジスタＰＴ２４のゲートに第３の内部ノード２１−３の電位Ｖｎｏｄｅ３が印加される。
【００６９】
ここで、テスター３において、測定トランジスタ２２１Ｃを形成するＰＭＯＳトランジスタＰＴ２４のゲートに第３の内部ノード２１−３の電位Ｖｎｏｄｅ３を印加した状態で、ＰＭＯＳトランジスタＰＴ２４に流れる電流値Ｉが測定される。
そして、この測定値と予め取得しておいた電圧電流特性から、ＰＣ４等を利用して第３の内部ノード２１−３の電位Ｖｎｏｄｅ３が導出される。
【００７０】
なお、図６のような複数のノード対応の構成は、図２や図５の測定回路にも適用することができる。
【００７１】
以上説明したように、本実施形態によれば、半導体集積回路２内のノード電位を、プローブを当てたり、直接外部端子に出力したりせず、間接的に測定する電圧測定システムが構成されている。
具体的には、半導体集積回路２内部に測定用のトランジスタ２２１を１個実装し、まずはその測定トランジスタ２２１のゲート入力に外部電源（参照電圧Ｖｒｅｆの供給端子ＴＶｒｅｆ）が直接接続されるようセレクタ２２２でセレクトし、電圧電流特性を記憶装置に取得する。次に、測定トランジスタ２２１のゲートに内部ノードが接続されるようにセレクトし、測定トランジスタ２２１に流れる電流を測定する。その電流と電圧電流特性から、内部ノード電位を導出する。
以上の構成を有することから、本実施形態によれば、以下の効果を得ることができる。
【００７２】
厚膜トランジスタは、Ｉ／Ｏセルなどで必ず使用するデバイスなので、この測定回路を実装しても製造工程に変化はない。
内部ノードを直接チップ外部まで引き出したり、プローブの針を当てたりせずに済むので信頼性に優れ、付加容量成分も抑えられるのでより現実の値を測定できる。
針当てによる測定をしなくて済むので、測定環境（温度、組み立てチップに限定）や測定サンプル数（測定時間の都合）の制限から開放される。
電位を測定する際に、毎回参照電圧と比較する手法ではないので、リアルタイムに測定トランジスタに流れる電流値Ｉの変化を測定することで、１回の測定で時間的な電位変化を比較的容易に測定できる。
電圧電流特性を取得する測定トランジスタは１つしかないので、製造ばらつきに強い。
セレクタの製造ばらつきが考えられるが電圧のみを伝播させるデバイスとして使用するため、測定回路として製造ばらつきに強い。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施形態に係る半導体集積回路装置のノード電位測定システムの構成例を示す図である。
【図２】本実施形態に係る測定回路の一構成例を示す回路図である。
【図３】本実施形態における測定トランジスタの電圧電流特性が線形性を有することを示す図である。
【図４】本実施形態に係る測定回路の第２の構成例を示す回路図である。
【図５】本実施形態に係る測定回路の第３の構成例を示す回路図である。
【図６】本実施形態に係る測定回路の第４の構成例を示す回路図である。
【符号の説明】
【００７４】
１・・・ノード電圧測定システム、２・・・半導体集積回路、２１・・・内部ノード、２２１，２２１Ａ，２２１Ｂ，２２１Ｃ・・・測定トランジスタ、ＰＴ２１、ＰＴ２４・・・測定トランジスタとしてのＰＭＯＳトランジスタ、ＮＴ２５・・・測定トランジスタとしてのＮＭＯＳトランジスタ、２２２・・・セレクト回路、３・・・テスター（tester）、３１・・・電流測定部（Ａ）、４・・・パーソナルコンピュータ（ＰＣ）、４１・・・記憶装置。
【図１】
2009260028.tif 000003
【図２】
2009260028.tif 000004
【図３】
2009260028.tif 000005
【図４】
2009260028.tif 000006
【図５】
2009260028.tif 000007
【図６】
2009260028.tif 000008