(57)【要約】【課題】パルス幅変調方式を用いたデジタルシリアル通信において、低コスト化及び通信の安定化を図ると共に非同期システムに適用可能とする。【解決手段】パルス幅変調したデジタル信号を送信する送信側と、ソフトウェアカウンタ機能を備え、デジタル信号の立上がりエッジと立下がりエッジ間に対応するカウント値をデジタル信号のパルス幅として取得する受信側とを有し、送信側は受信側との通信開始時において、「０」に対応するパルス幅を有する第１のデジタル信号と「１」に対応する第２のデジタル信号とを送信し、受信側は第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、第１及び第２の判別用カウント値に基づいてデータに相当するデジタル信号の「０」「１」を判別する。【選択図】図１
2009118315.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調したデジタル信号を送信する送信制御手段を有する送信装置と、
ソフトウェアカウンタ機能を備え、前記デジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記デジタル信号のパルス幅として把握する受信制御手段を有する受信装置と、を具備し、
前記送信制御手段は、前記受信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、
前記受信制御手段は、前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、前記送信装置から受信した前記データに相当するデジタル信号の「０」「１」を判別する、
ことを特徴とする通信システム。
【請求項２】
前記受信制御手段は、前記第１及び第２の判別用カウント値を用いて「０」と「１」とを判別するための閾値を算出し、前記データに相当するデジタル信号のパルス幅に応じたカウント値と前記閾値とを比較することにより、前記データに相当するデジタル信号の「０」「１」を判別することを特徴とする請求項１記載の通信システム。
【請求項３】
前記受信制御手段は、前記第１の判別用カウント値と前記第２の判別用カウント値との平均値を前記閾値として算出することを特徴とする請求項２記載の通信システム。
【請求項４】
前記受信装置は、
前記送信装置から受信したデジタル信号の立上がりエッジ及び立下がりエッジを検出し、立上がりエッジ検出を示す割込み信号と立下がりエッジ検出を示す割込み信号を前記受信制御手段に出力するエッジ検出手段を有し、
前記受信制御手段は、前記立上がりエッジ検出を示す割込み信号が入力された場合に前記カウントを開始し、前記立下がりエッジ検出を示す割込み信号が入力された場合に前記カウントを終了することを特徴とする請求項１〜３のいずれか一項に記載の通信システム。
【請求項５】
動作環境の変化に応じて、通信開始時における前記第１のデジタル信号及び前記第２のデジタル信号の送受信を行うことにより、前記動作環境に応じた前記第１及び第２の判別用カウント値を取得することを特徴とする請求項１〜４のいずれか一項に記載の通信システム。
【請求項６】
パルス幅変調したデジタル信号を受信装置に送信する送信制御手段を有し、
前記送信制御手段は、受信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信する、
ことを特徴とする送信装置。
【請求項７】
ソフトウェアカウンタ機能を備え、請求項６に記載の送信装置から受信したデジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記デジタル信号のパルス幅として把握する受信制御手段を有し、
前記受信制御手段は、請求項６記載の送信装置から受信した前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、前記送信装置から受信した前記データに相当するデジタル信号の「０」「１」を判別する、
ことを特徴とする受信装置。
【請求項８】
前記受信制御手段は、前記第１及び第２の判別用カウント値を用いて「０」と「１」とを判別するための閾値を算出し、前記データに相当するデジタル信号のパルス幅に応じたカウント値と前記閾値とを比較することにより、前記データに相当するデジタル信号の「０」「１」を判別することを特徴とする請求項７記載の受信装置。
【請求項９】
前記受信制御手段は、前記第１の判別用カウント値と前記第２の判別用カウント値との平均値を前記閾値として算出することを特徴とする請求項８記載の受信装置。
【請求項１０】
前記送信装置から受信したデジタル信号の立上がりエッジ及び立下がりエッジを検出し、立上がりエッジ検出を示す割込み信号と立下がりエッジ検出を示す割込み信号を前記受信制御手段に出力するエッジ検出手段を有し、
前記受信制御手段は、前記立上がりエッジ検出を示す割込み信号が入力された場合に前記カウントを開始し、前記立下がりエッジ検出を示す割込み信号が入力された場合に前記カウントを終了することを特徴とする請求項７〜９のいずれか一項に記載の受信装置。
【請求項１１】
パルス幅変調したデジタル信号を他の通信装置に送信すると共に、ソフトウェアカウンタ機能を備え、他の通信装置から受信したデジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記受信したデジタル信号のパルス幅として把握する通信制御手段を有し、
前記通信制御手段は、
自身が送信側の場合、前記他の通信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、
自身が受信側の場合、受信した前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、受信した前記データに相当するデジタル信号の「０」「１」を判別する、
ことを特徴とする通信装置。
【請求項１２】
前記通信制御手段は、前記第１及び第２の判別用カウント値を用いて「０」と「１」とを判別するための閾値を算出し、前記データに相当するデジタル信号のパルス幅に応じたカウント値と前記閾値とを比較することにより、前記データに相当するデジタル信号の「０」「１」を判別することを特徴とする請求項１１記載の通信装置。
【請求項１３】
前記通信制御手段は、前記第１の判別用カウント値と前記第２の判別用カウント値との平均値を前記閾値として算出することを特徴とする請求項１２記載の通信装置。
【請求項１４】
前記他の通信装置から受信したデジタル信号の立上がりエッジ及び立下がりエッジを検出し、立上がりエッジ検出を示す割込み信号と立下がりエッジ検出を示す割込み信号を前記通信制御手段に出力するエッジ検出手段を有し、
前記通信制御手段は、前記立上がりエッジ検出を示す割込み信号が入力された場合に前記カウントを開始し、前記立下がりエッジ検出を示す割込み信号が入力された場合に前記カウントを終了することを特徴とする請求項１１〜１３のいずれか一項に記載の通信装置。
【請求項１５】
パルス幅変調したデジタル信号を送信する送信制御手段を有する送信側回路と、
ソフトウェアカウンタ機能を備え、前記デジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記デジタル信号のパルス幅として把握する受信制御手段を有する受信側回路と、を具備し、
前記送信制御手段は、前記受信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、
前記受信制御手段は、前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、前記送信装置から受信した前記データに相当するデジタル信号の「０」「１」を判別する、
ことを特徴とする半導体装置。
【請求項１６】
パルス幅変調したデジタル信号を他の半導体装置に送信すると共に、ソフトウェアカウンタ機能を備え、他の半導体装置から受信したデジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記受信したデジタル信号のパルス幅として把握する通信制御手段を有し、
前記通信制御手段は、
自身が送信側の場合、前記他の半導体装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、
自身が受信側の場合、受信した前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、受信した前記データに相当するデジタル信号の「０」「１」を判別する、
ことを特徴とする半導体装置。
【請求項１７】
パルス幅変調したデジタル信号を送信する送信側と、
ソフトウェアカウンタ機能を備え、前記デジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記デジタル信号のパルス幅として取得する受信側とを有し、
前記送信側は、前記受信側との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、
前記受信側は、前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、前記送信側から受信した前記データに相当するデジタル信号の「０」「１」を判別する、
ことを特徴とする通信方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信システム、送信装置、受信装置、通信装置及び半導体装置並びに通信方式に関する。
【背景技術】
【０００２】
デジタルシリアル通信方式の１つとして、パルス幅の長短により「１」及び「０」のデジタル信号を表現するパルス幅変調方式が知られている。例えば、下記特許文献１には、上記のようなパルス幅変調方式を用いてデジタルシリアル通信を行う通信装置において、伝送データの受信遅れや通信装置間でのシステムクロックの違いによる通信不良を防止することを目的とし、当該目的を達成するために、送信手段より伝送線路上に伝送データを送信後、伝送線路上の伝送データを受信し、この受信した伝送データから検出したビット単位の送信タイミングを基に、伝送線路上に送信する伝送データの１ビット毎のパルス幅及び次ビットの送信タイミングを決定する技術が開示されている。
【特許文献１】特開平５−２１１５１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した特許文献１の通信装置では、以下のような問題があった。
（１）パルス幅の長短を計測するためのカウンタに用いられるクロック信号の信号源が必要であり、コストが高価になってしまう。
（２）パルス幅の検出回路には、「０」のパルス幅に対応するカウント値及び「１」のパルス幅に対応するカウント値が「０」「１」判別用のカウント値として予め設定されているため、温度や電源電圧等の動作環境の変化によりクロック信号の信号源の動作が変わってしまった場合に、予め設定しておいた上記の判別用カウント値が意味を成さなくなり、通信が破綻してしまう。
（３）クロック信号の周波数に依存して通信速度が決まるため、高速通信に対応することが困難である。これに対し、近年、システム全体の高速化及び低消費電力化を両立することが可能な非同期システム（例えば、特開２００４−３０３１９５号公報参照）が注目されているが、この非同期システムは共通のクロック信号（システムクロック）を必要としないため、特許文献１の通信装置では非同期システム間や同期システム−非同期システム間の通信を行うことができない。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、パルス幅変調方式を用いたデジタルシリアル通信において、コストの低減を図ると共に、温度や電源電圧などの動作環境に影響されることなく通信を行うことができ、さらに非同期システムに適用することが可能な通信システム、送信装置、受信装置、通信装置及び半導体装置並びに通信方式を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る通信システムは、パルス幅変調したデジタル信号を送信する送信制御手段を有する送信装置と、ソフトウェアカウンタ機能を備え、前記デジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記デジタル信号のパルス幅として把握する受信制御手段を有する受信装置と、を具備し、前記送信制御手段は、前記受信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、前記受信制御手段は、前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、前記送信装置から受信した前記データに相当するデジタル信号の「０」「１」を判別する、ことを特徴とする。
【０００６】
このような特徴を有する通信システムによれば、以下のような効果を奏する。
（１）パルス幅変調されたデジタル信号のパルス幅をソフトウェアカウンタを用いて計測するため、送信装置及び受信装置共にクロック信号源が不要となり、システムコストの低減を図ることが可能である。
（２）受信装置が送信装置から受信したデータに相当するデジタル信号の「０」「１」を判別するために用いる第１の判別用カウント値（つまり「０」に対応する判別用カウント値）と第２の判別用カウント値（つまり「１」に対応する判別用カウント値）とは、クロック信号源を必要としないソフトウェアカウンタによって得られるものであるため、温度や電源電圧等の動作環境の変化により通信が破綻してしまうことを防止することが可能である。
（３）クロック信号（所定の同期タイミング）が不要であるため、非同期システム間や同期システム−非同期システム間の通信が可能となる。つまり、非同期システムに本通信システムを適用することにより、パルス幅変調方式を用いたデジタルシリアル通信において、
クロック信号の周波数に依存しない高速通信及び低消費電力を実現することが可能である。
【０００７】
また、本発明に係る通信システムにおいて、前記受信制御手段は、前記第１及び第２の判別用カウント値を用いて「０」と「１」とを判別するための閾値を算出し、前記データに相当するデジタル信号のパルス幅に応じたカウント値と前記閾値とを比較することにより、前記データに相当するデジタル信号の「０」「１」を判別する、ことが好ましい。
ソフトウェアカウンタによって得られるデジタル信号のパルス幅に応じたカウント値には、カウント開始タイミングやカウント終了タイミングのバラツキ等に起因してカウント誤差が含まれる場合がある。この場合、単に第１及び第２の判別用カウント値を用いるだけでは、データに相当するデジタル信号の「０」「１」を正確に判別することが困難となり通信が破綻する可能性がある。そこで、上記のように、第１及び第２の判別用カウント値を用いて算出した「０」と「１」とを判別するための閾値と、デジタル信号のパルス幅に応じたカウント値とを比較してデジタル信号の「０」「１」を判別することにより、例えば閾値以下は「０」と判別し、閾値より大きい場合は「１」と判別するという判別手法を採ることができ、カウント値にカウント誤差が含まれていた場合であっても正確に「０」「１」判別を行うことができる。
【０００８】
また、本発明に係る通信システムにおいて、前記受信制御手段は、前記第１の判別用カウント値と前記第２の判別用カウント値との平均値を前記閾値として算出することが好ましい。
このように第１の判別用カウント値と前記第２の判別用カウント値との平均値を前記閾値とすることで、第１の判別用カウント値と前記第２の判別用カウント値との両方から最も遠い値を閾値とすることになるので、カウント値に大きなカウント誤差が含まれていた場合であっても正確に「０」「１」判別を行うことができる。
【０００９】
また、本発明に係る通信システムにおいて、前記受信装置は、前記送信装置から受信したデジタル信号の立上がりエッジ及び立下がりエッジを検出し、立上がりエッジ検出を示す割込み信号と立下がりエッジ検出を示す割込み信号を前記受信制御手段に出力するエッジ検出手段を有し、前記受信制御手段は、前記立上がりエッジ検出を示す割込み信号が入力された場合に前記カウントを開始し、前記立下がりエッジ検出を示す割込み信号が入力された場合に前記カウントを終了することが好ましい。
このように、受信制御手段はエッジ検出手段からの割込み信号が入力された場合に、割込み処理としてカウント動作（デジタル信号のパルス幅の計測）を行う構成を採用することにより、割込み信号が入力されない期間において受信制御手段は他の処理を並列的に実行することができるため、受信制御手段における処理能力の向上を図ることができる。
【００１０】
また、本発明に係る通信システムにおいて、動作環境の変化に応じて、通信開始時における前記第１のデジタル信号及び前記第２のデジタル信号の送受信を行うことにより、前記動作環境に応じた前記第１及び第２の判別用カウント値を取得することが好ましい。
これにより、動作環境（例えば、温度や電源電圧等）の変化に応じた前記第１及び第２の判別用カウント値を取得することができ、さらに「０」「１」を判別するための閾値を動作環境に応じて動的に変更することができるため、動作環境の変化に伴うデータ通信の破綻を防止することができる。
【００１１】
また、本発明に係る送信装置は、パルス幅変調したデジタル信号を受信装置に送信する送信制御手段を有し、前記送信制御手段は、受信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信する、ことを特徴とする。
このような特徴を有する送信装置を用いることにより、上述した通信システムを構成することができる。
【００１２】
また、本発明に係る受信装置は、ソフトウェアカウンタ機能を備え、上記の送信装置から受信したデジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記デジタル信号のパルス幅として把握する受信制御手段を有し、前記受信制御手段は、請求項５記載の送信装置から受信した前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、前記送信装置から受信した前記データに相当するデジタル信号の「０」「１」を判別する、ことを特徴とする。
このような特徴を有する受信装置を用いることにより、上述した通信システムを構成することができる。
【００１３】
また、本発明に係る受信装置において、前記受信制御手段は、前記第１及び第２の判別用カウント値を用いて「０」と「１」とを判別するための閾値を算出し、前記データに相当するデジタル信号のパルス幅に応じたカウント値と前記閾値とを比較することにより、前記データに相当するデジタル信号の「０」「１」を判別する、ことが好ましい。
これにより、カウント値にカウント誤差が含まれていた場合であっても正確に「０」「１」判別を行うことができる。
【００１４】
また、本発明に係る受信装置において、前記受信制御手段は、前記第１の判別用カウント値と前記第２の判別用カウント値との平均値を前記閾値として算出することが好ましい。
これにより、カウント値にカウント誤差が含まれていた場合であっても、より正確に「０」「１」判別を行うことができる。
【００１５】
また、本発明に係る受信装置において、前記送信装置から受信したデジタル信号の立上がりエッジ及び立下がりエッジを検出し、立上がりエッジ検出を示す割込み信号と立下がりエッジ検出を示す割込み信号を前記受信制御手段に出力するエッジ検出手段を有し、前記受信制御手段は、前記立上がりエッジ検出を示す割込み信号が入力された場合に前記カウントを開始し、前記立下がりエッジ検出を示す割込み信号が入力された場合に前記カウントを終了することが好ましい。
これにより、受信制御手段における処理能力の向上を図ることができる。
【００１６】
また、本発明に係る通信装置は、パルス幅変調したデジタル信号を他の通信装置に送信すると共に、ソフトウェアカウンタ機能を備え、他の通信装置から受信したデジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記受信したデジタル信号のパルス幅として把握する通信制御手段を有し、前記通信制御手段は、自身が送信側の場合、前記他の通信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、自身が受信側の場合、受信した前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、受信した前記データに相当するデジタル信号の「０」「１」を判別する、ことを特徴とする。
【００１７】
このように１つの通信装置に上述した送信装置及び受信装置の両方の機能を備えることにより、他の通信装置との双方向通信が可能となる。また、勿論、以下の効果を得ることができる。
（１）クロック信号源が不要となり、装置コストの低減を図ることが可能である。
（２）動作環境の変化に起因する通信破綻の発生を防止することが可能である。
（３）非同期システムに適用可能であるため、クロック信号の周波数に依存しない高速通信及び低消費電力化を実現することが可能である。
【００１８】
また、本発明に係る通信装置において、前記通信制御手段は、前記第１及び第２の判別用カウント値を用いて「０」と「１」とを判別するための閾値を算出し、前記データに相当するデジタル信号のパルス幅に応じたカウント値と前記閾値とを比較することにより、前記データに相当するデジタル信号の「０」「１」を判別する、ことが好ましい。
これにより、カウント値にカウント誤差が含まれていた場合であっても正確に「０」「１」判別を行うことができる。
【００１９】
また、本発明に係る通信装置において、前記通信制御手段は、前記第１の判別用カウント値と前記第２の判別用カウント値との平均値を前記閾値として算出することが好ましい。
これにより、カウント値にカウント誤差が含まれていた場合であっても、より正確に「０」「１」判別を行うことができる。
【００２０】
また、本発明に係る通信装置において、前記他の通信装置から受信したデジタル信号の立上がりエッジ及び立下がりエッジを検出し、立上がりエッジ検出を示す割込み信号と立下がりエッジ検出を示す割込み信号を前記通信制御手段に出力するエッジ検出手段を有し、前記通信制御手段は、前記立上がりエッジ検出を示す割込み信号が入力された場合に前記カウントを開始し、前記立下がりエッジ検出を示す割込み信号が入力された場合に前記カウントを終了することが好ましい。
これにより、通信制御手段における処理能力の向上を図ることができる。
【００２１】
また、本発明に係る半導体装置は、パルス幅変調したデジタル信号を送信する送信制御手段を有する送信側回路と、ソフトウェアカウンタ機能を備え、前記デジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記デジタル信号のパルス幅として把握する受信制御手段を有する受信側回路と、を具備し、前記送信制御手段は、前記受信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、前記受信制御手段は、前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、前記送信装置から受信した前記データに相当するデジタル信号の「０」「１」を判別する、ことを特徴とする。
【００２２】
このような特徴を有する半導体装置によれば、以下の効果を奏する。    
（１）クロック信号源が不要となり、装置コストの低減を図ることが可能である。
（２）動作環境の変化に起因する内部動作不良（送信側回路と受信側回路との通信不良）の発生を防止することが可能である。
（３）非同期システムを適用可能であるため、クロック信号の周波数に依存しない高速動作及び低消費電力化を実現することが可能である。
【００２３】
また、本発明に係る半導体装置は、パルス幅変調したデジタル信号を他の半導体装置に送信すると共に、ソフトウェアカウンタ機能を備え、他の半導体装置から受信したデジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記受信したデジタル信号のパルス幅として把握する通信制御手段を有し、前記通信制御手段は、自身が送信側の場合、前記他の半導体装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、自身が受信側の場合、受信した前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、受信した前記データに相当するデジタル信号の「０」「１」を判別する、ことを特徴とする。
【００２４】
このような特徴を有する半導体装置によれば、半導体装置同士の双方向通信が可能となる。また、勿論、以下の効果を得ることができる。
（１）クロック信号源が不要となり、装置コストの低減を図ることが可能である。
（２）動作環境の変化に起因する通信破綻の発生を防止することが可能である。
（３）非同期システムに適用可能であるため、クロック信号の周波数に依存しない高速通信及び低消費電力化を実現することが可能である。
【００２５】
また、本発明に係る通信方式は、パルス幅変調したデジタル信号を送信する送信側と、ソフトウェアカウンタ機能を備え、前記デジタル信号の立上がりエッジまたは立下がりエッジの一方に同期してカウントを開始し、前記立上がりエッジまたは立下がりエッジの他方に同期して前記カウントを終了して得られるカウント値を前記デジタル信号のパルス幅として取得する受信側とを有し、前記送信側は、前記受信側との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを送信し、前記受信側は、前記第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、前記第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、前記第１及び第２の判別用カウント値に基づいて、前記送信側から受信した前記データに相当するデジタル信号の「０」「１」を判別する、ことを特徴とする。
【００２６】
このような特徴を有する通信方式によれば、以下のような効果を奏する。
（１）送信側及び受信側共にクロック信号源が不要となり、システムコストの低減を図ることが可能である。
（２）動作環境の変化に起因する通信破綻の発生を防止することが可能である。
（３）パルス幅変調方式を用いたデジタルシリアル通信において、クロック信号の周波数に依存しない高速通信及び低消費電力を実現することが可能である。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係る通信システム、送信装置、受信装置、通信装置及び半導体装置並びに通信方式の一実施形態について図面を参照しながら説明する。
〔通信システム、送信装置、受信装置〕
図１は、本実施形態における通信システムの構成ブロック図である。この図１に示すように、本実施形態における通信システムは、送信装置１０、受信装置２０及び信号伝送路３０から構成されている。送信装置１０は、送信側ＣＰＵ(Central Processing Unit)１１及びデジタル信号出力回路１２を備えている。受信装置２０は、エッジ検出回路２１及び受信側ＣＰＵ２２を備えている。なお、本実施形態における通信システムは、送信装置１０と受信装置２０との間の通信方式として、パルス幅変調方式を用いたデジタルシリアル通信を採用するものである。また、本実施形態において、パルス幅とは、デジタル信号のハイレベル期間を指すものとする。
【００２８】
送信装置１０において、送信側ＣＰＵ１１（送信制御手段）は、パルス幅変調したデジタル信号を、デジタル信号出力回路１２及び信号伝送路３０を介して受信装置２０に送信する。さらに、この送信側ＣＰＵ１１は、受信装置２０との通信開始時において、データに相当するデジタル信号の送信前に、所定のコード信号（例えば「０１」）を送信する。このコード信号とは、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し上記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを含む信号である。
【００２９】
デジタル信号出力回路１２は、上記送信側ＣＰＵ１１から出力される、パルス幅変調されたデジタル信号（コード信号を含む）を、信号伝送路３０を介して受信装置２０のエッジ検出回路２１に送信する。
【００３０】
受信装置２０において、エッジ検出回路２１（エッジ検出手段）は、送信装置１０から受信したデジタル信号の立上がりエッジ及び立下がりエッジを検出し、立上がりエッジ検出を示す割込み信号（以下、カウント開始割込み信号と称す）と立下がりエッジ検出を示す割込み信号（以下、カウント終了割込み信号と称す）を、受信側ＣＰＵ２２に出力する。
【００３１】
受信側ＣＰＵ２２（受信制御手段）は、ソフトウェアカウンタ機能を備え、カウント開始割込み信号（つまり送信装置１０から受信したデジタル信号の立上がりエッジ）に同期してカウントを開始し、カウント終了割込み信号（つまり送信装置１０から受信したデジタル信号の立下がりエッジ）に同期してカウントを終了して得られるカウント値を、送信装置１０から受信したデジタル信号のパルス幅として把握する。さらに、この受信側ＣＰＵ２２は、送信装置１０から受信したコード信号に含まれる第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値として取得すると共に、第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値として取得し、これら第１及び第２の判別用カウント値を用いて「０」と「１」とを判別するための閾値を算出して予め内部レジスタに記憶しておき、送信装置１０から受信したデータに相当するデジタル信号のパルス幅に応じたカウント値と上記閾値とを比較することにより、データに相当するデジタル信号の「０」「１」を判別する。
【００３２】
次に、上記のように構成された本実施形態における通信システムの動作（通信方式）について説明する。
図２は、送信装置１０の送信側ＣＰＵ１１が送信するデジタル信号（コード信号及びデータに相当するデジタル信号）の波形と、受信装置２０の受信側ＣＰＵ２２におけるソフトウェアカウンタの動作波形を示すタイミングチャートである。
【００３３】
図２に示すように、送信側ＣＰＵ１１は、通信開始時において、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し上記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを含むコード信号「０１」を、受信装置２０に送信する。なお、本実施形態では、「０」に対応するパルス幅より「１」に対応するパルス幅の方を大きく設定するものとする。
【００３４】
受信装置２０のエッジ検出回路２１は、図２の時刻ｔ１において、「０」に対応するパルス幅を有する第１のデジタル信号の立上がりエッジを検出すると、カウント開始割込み信号を受信側ＣＰＵ２２に出力する。この時、受信側ＣＰＵ２２は、カウント開始割込み信号に同期してソフトウェアカウンタ機能によるカウント動作を開始する。具体的には、受信側ＣＰＵ２２は、カウント変数ＣＮＴを設定し、所定の内部レジスタをカウント変数ＣＮＴのカウント動作用に割り当て、このレジスタを用いてカウント変数ＣＮＴの「リード」→「インクリメント」→「ライト」という一連の処理を繰り返す。このようなソフトウェアカウンタ機能によるカウント動作は、クロック信号に同期して行われるものではなく（つまりクロック信号源が不要）、その動作速度は、専らレジスタを含む受信側ＣＰＵ２２を構成するトランジスタ等の回路素子の性能に依存する。
【００３５】
続いて、時刻ｔ２において、エッジ検出回路２１は、「０」に対応するパルス幅を有する第１のデジタル信号の立下がりエッジを検出すると、カウント終了割込み信号を受信側ＣＰＵ２２に出力する。この時、受信側ＣＰＵ２２は、カウント終了割込み信号に同期してソフトウェアカウンタ機能によるカウント動作を終了し、カウント変数ＣＮＴの値（つまりカウント値）を第１の判別用カウント値ＣＮＴ０として取得する（ＣＮＴ０用のレジスタに記憶する）。
【００３６】
同様に、時刻ｔ３において、エッジ検出回路２１は、「１」に対応するパルス幅を有する第２のデジタル信号の立上がりエッジを検出すると、カウント開始割込み信号を受信側ＣＰＵ２２に出力する。この時、受信側ＣＰＵ２２は、カウント開始割込み信号に同期してソフトウェアカウンタ機能によるカウント動作を開始する。
【００３７】
そして、時刻ｔ４において、エッジ検出回路２１は、「１」に対応するパルス幅を有する第２のデジタル信号の立下がりエッジを検出すると、カウント終了割込み信号を受信側ＣＰＵ２２に出力する。この時、受信側ＣＰＵ２２は、カウント終了割込み信号に同期してソフトウェアカウンタ機能によるカウント動作を終了し、カウント変数ＣＮＴの値を第２の判別用カウント値ＣＮＴ１として取得する（ＣＮＴ１用のレジスタに記憶する）。
【００３８】
ここで、受信側ＣＰＵ２２は、第１の判別用カウント値ＣＮＴ０と第２の判別用カウント値ＣＮＴ１とを用いて、送信装置１０から送信されるデジタル信号の「０」と「１」とを判別するための閾値ＣＮＴｈを算出する。本実施形態では、第１の判別用カウント値ＣＮＴ０と第２の判別用カウント値ＣＮＴ１との平均値を、この「０」「１」判別用の閾値ＣＮＴｈとして算出する。つまり、閾値ＣＮＴｈは下記（１）式で表される。例えば、ＣＮＴ０＝１０、ＣＮＴ１＝２０であったと仮定すると、閾値ＣＮＴｈ＝１５となる。受信側ＣＰＵ２２は、このように「０」「１」判別用の閾値ＣＮＴｈを算出すると、閾値用のレジスタに記憶する。
ＣＮＴｈ＝（ＣＮＴ０＋ＣＮＴ１）／２      ・・・・・（１）
【００３９】
続いて、図２の時刻ｔ４以降（コード信号の後）に、送信側ＣＰＵ１１からデータに相当するデジタル信号が送信されると、エッジ検出回路２１は、時刻ｔ５において、データに相当するデジタル信号の立上がりエッジを検出してカウント開始割込み信号を受信側ＣＰＵ２２に出力する。この時、受信側ＣＰＵ２２は、カウント開始割込み信号に同期してソフトウェアカウンタ機能によるカウント動作を開始する。
【００４０】
そして、時刻ｔ６において、エッジ検出回路２１は、データに相当するデジタル信号の立下がりエッジを検出してカウント終了割込み信号を受信側ＣＰＵ２２に出力する。この時、受信側ＣＰＵ２２は、カウント終了割込み信号に同期してソフトウェアカウンタ機能によるカウント動作を終了して得られたカウント変数ＣＮＴの値と閾値ＣＮＴｈとを比較することにより、データに相当するデジタル信号の「０」「１」を判別する。具体的には、ＣＮＴ≦ＣＮＴｈの場合は「０」と判別し、ＣＮＴ＞ＣＮＴｈの場合は「１」と判別する。例えば、閾値ＣＮＴｈ＝１５とし、時刻ｔ５−ｔ６間のカウント値ＣＮＴ＝１９とすると、受信側ＣＰＵ２２は送信装置１０から「１」のデータを受信したと判別する。
【００４１】
同様に、例えば時刻ｔ７−ｔ８間において、カウント値ＣＮＴ＝「２１」の場合、受信側ＣＰＵ２２は送信装置１０から「１」のデータを受信したと判別する。また、時刻ｔ９−ｔ１０間において、カウント値ＣＮＴ＝「８」の場合、受信側ＣＰＵ２２は送信装置１０から「０」のデータを受信したと判別する。
【００４２】
以上のように、本実施形態における通信システムによると、
（１）パルス幅変調されたデジタル信号のパルス幅をソフトウェアカウンタを用いて計測するため、送信装置１０及び受信装置２０共にクロック信号源が不要となり、システムコストの低減を図ることが可能である。
（２）第１の判別用カウント値ＣＮＴ０と第２の判別用カウント値ＣＮＴ１とは、クロック信号源を必要としないソフトウェアカウンタによって得られるものであるため、温度や電源電圧等の動作環境の変化により通信が破綻してしまうことを防止することが可能である。
さらに、第１の判別用カウント値ＣＮＴ０と第２の判別用カウント値ＣＮＴ１との平均値を、「０」「１」判別用の閾値ＣＮＴｈとすることにより、カウント値ＣＮＴにカウント誤差が含まれていた場合であっても、正確に「０」「１」判別を行うことができる。
（３）クロック信号（所定の同期タイミング）が不要であるため、非同期システム間や同期システム−非同期システム間の通信が可能となる。つまり、非同期システムに本実施形態における通信システムを適用することにより、パルス幅変調方式を用いたデジタルシリアル通信において、クロック信号の周波数に依存しない高速通信及び低消費電力を実現することが可能である。
【００４３】
なお、上記実施形態では、第１の判別用カウント値ＣＮＴ０と第２の判別用カウント値ＣＮＴ１との平均値を、「０」「１」判別用の閾値ＣＮＴｈとしたが、これに限らず、他の演算手法によって閾値ＣＮＴｈを求めても良い。また、高精度なソフトウェアカウンタを使用し、カウント誤差の発生を考慮する必要がない場合は、必ずしも「０」「１」判別用の閾値ＣＮＴｈを求める必要はなく、データに相当するデジタル信号のカウント値ＣＮＴが、第１の判別用カウント値ＣＮＴ０と一致するか、または第２の判別用カウント値ＣＮＴ１と一致するかを確認することにより、データの「０」「１」を判別するようにしても良い。
【００４４】
また、上記実施形態では、デジタル信号のハイレベル期間をパルス幅とするシステムを想定して説明したが、本発明はデジタル信号のローレベル期間をパルス幅とするシステムにも適用することができる。この場合、デジタル信号の立下がりエッジに同期してカウント動作を開始し、立上がりエッジに同期してカウント動作を終了するようにすれば良い。さらに、上記実施形態では、「０」に対応するパルス幅より「１」に対応するパルス幅の方が大きいシステムを想定して説明したが、その逆のシステムにも適用することができる。
【００４５】
また、例えば、送信装置１０に温度センサや電源電圧測定回路などの動作環境の変化を把握するための手段を設け、送信側ＣＰＵ１１は、これら温度センサや電源電圧測定回路などの出力信号を監視し、この出力信号に変化があった場合、つまり動作環境に変化が生じた場合、通信開始時には新たなコード信号を受信装置２０に送信するようにしても良い。
このように、動作環境の変化に応じて、通信開始時におけるコード信号（「０」に対応する第１のデジタル信号及び「１」に対応する第２のデジタル信号）の送受信を行うことにより、受信装置２０は、動作環境に応じた第１及び第２の判別用カウント値を取得することができ、さらに「０」「１」判別用の閾値ＣＮＴｈを動作環境に応じて動的に変更することができるため、動作環境の変化に伴うデータ通信の破綻を防止することができる。
【００４６】
また、上記実施形態において、送信側ＣＰＵ１１及び受信側ＣＰＵ２２は、クロック信号を必要としない非同期回路で構成されていても、同期回路で構成されたＣＰＵ同士であっても、非同期ＣＰＵと同期ＣＰＵの組み合わせであっても同様の効果を得ることができる。
【００４７】
〔通信装置〕
次に、本発明に係る通信装置の一実施形態について説明する。上記実施形態では、送信装置１０から受信装置２０へ一方向通信を行う場合を想定して説明したが、本実施形態の通信装置は一方向通信だけでなく双方向通信を実現可能な構成を備えるものである。
【００４８】
図３に、本実施形態における通信装置４０の構成ブロック図を示す。この図３に示すように、本実施形態における通信装置４０は、通信制御部４１、デジタル信号出力回路４２及びエッジ検出回路４３を備えている。なお、デジタル信号出力回路４２は、上述した送信装置１０のデジタル信号出力回路１２と同様の機能を有し、エッジ検出回路４３は、受信装置２０のエッジ検出回路２１と同様の機能を有しているため、これらに関する詳細な説明は省略する。
【００４９】
通信制御部４１（通信制御手段）は、上述した送信側ＣＰＵ１１及び受信側ＣＰＵ２２の両方の機能を有している。すなわち、この通信制御部４１は、パルス幅変調したデジタル信号をデジタル信号出力回路４２を介して他の通信装置に送信すると共に、ソフトウェアカウンタ機能を備え、エッジ検出回路４３から出力されるカウント開始割込み信号に同期してカウント動作を開始し、カウント終了割込み信号に同期してカウント動作を終了して得られるカウント値を、他の通信装置から受信したデジタル信号のパルス幅として把握する。
【００５０】
また、通信制御部４１は、自身が送信側の場合、他の通信装置との通信開始時において、データに相当するデジタル信号の送信前に、「０」に対応するパルス幅を有する第１のデジタル信号と、「１」に対応し前記第１のデジタル信号とは異なるパルス幅を有する第２のデジタル信号とを含むコード信号を送信する。さらに、通信制御部４１は、自身が受信側の場合、他の通信装置から受信したコード信号に含まれる第１のデジタル信号のパルス幅に応じたカウント値を第１の判別用カウント値ＣＮＴ０として取得すると共に、第２のデジタル信号のパルス幅に応じたカウント値を第２の判別用カウント値ＣＮＴ１として取得し、これら第１及び第２の判別用カウント値を用いて「０」と「１」とを判別するための閾値ＣＮＴｈを算出して予め内部レジスタに記憶しておき、他の通信装置から受信したデータに相当するデジタル信号のパルス幅に応じたカウント値ＣＮＴと上記閾値ＣＮＴｈとを比較することにより、データに相当するデジタル信号の「０」「１」を判別する。
なお、この通信装置４０の動作については上述した通信システムと同様であるので、説明を省略する。
【００５１】
このような構成を備える通信装置４０によると、他の通信装置との双方向通信が可能となると共に、上述した通信システムと同様に、以下の効果を得ることができる。
（１）クロック信号源が不要となり、装置コストの低減を図ることが可能である。
（２）動作環境の変化に起因する通信破綻の発生を防止することが可能である。
（３）非同期システムに適用可能であるため、クロック信号の周波数に依存しない高速通信及び低消費電力化を実現することが可能である。
【００５２】
〔半導体装置〕
次に、本発明に係る半導体装置の一実施形態について説明する。以下では、半導体装置の内部に設けられた回路同士のデータ通信に本発明に係る通信方式を適用した第１実施形態と、半導体装置同士のデータ通信に本発明に係る通信方式を適用した第２実施形態について説明する。
【００５３】
＜第１実施形態＞
図４に、第１実施形態における半導体装置５０の構成ブロック図を示す。この半導体装置５０は、例えばＬＳＩ(Large Scale Integration)であり、内部に送信側回路６０及び受信側回路７０を備えている。なお、ＬＳＩである半導体装置５０は、様々な機能を有する回路ブロックを多数備えているが、図４では省略している。
【００５４】
送信側回路６０は、送信側ＣＰＵ６１及びデジタル信号出力回路６２を備えている。受信側回路７０は、エッジ検出回路７１及び受信側ＣＰＵ７２を備えている。送信側ＣＰＵ６１及びデジタル信号出力回路６２は、上述した送信装置１０における送信側ＣＰＵ１１及びデジタル信号出力回路１２と同様の機能を有し、エッジ検出回路７１及び受信側ＣＰＵ７２は、上述した受信装置２０におけるエッジ検出回路２１及び受信側ＣＰＵ２２と同様の機能を有している。なお、この半導体装置５０の動作については上述した通信システムと同様であるので、説明を省略する。
【００５５】
このような構成を備える半導体装置５０によれば、
（１）クロック信号源が不要となり、装置コストの低減を図ることが可能である。
（２）動作環境の変化に起因する内部動作不良（送信側回路６０と受信側回路７０との通信不良）の発生を防止することが可能である。
（３）非同期システムを適用可能であるため、クロック信号の周波数に依存しない高速動作及び低消費電力の半導体装置を実現することが可能である。
【００５６】
＜第２実施形態＞
図５に、第２実施形態における半導体装置８０の構成ブロック図を示す。この半導体装置８０は、例えばＬＳＩ(Large Scale Integration)であり、内部に通信制御部８１、デジタル信号出力回路８２及びエッジ検出回路８３を備えている。なお、ＬＳＩである半導体装置８０は、様々な機能を有する回路ブロックを多数備えているが、図５では省略している。
【００５７】
通信制御部８１、デジタル信号出力回路８２及びエッジ検出回路８３は、上述した通信装置４０における通信制御部４１、デジタル信号出力回路４２及びエッジ検出回路４３と同様の機能を有している。なお、この半導体装置８０の動作については上述した通信装置４０と同様であるので、説明を省略する。
【００５８】
このような構成を備える半導体装置８０によると、他の半導体装置との双方向通信が可能となると共に、上述した通信装置４０と同様に、以下の効果を得ることができる。
（１）クロック信号源が不要となり、装置コストの低減を図ることが可能である。
（２）動作環境の変化に起因する通信破綻の発生を防止することが可能である。
（３）非同期システムに適用可能であるため、クロック信号の周波数に依存しない高速通信及び低消費電力化を実現することが可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態における通信システムの構成ブロック図である。
【図２】本発明の一実施形態における通信システムの動作説明図である。
【図３】本発明の一実施形態における通信装置の構成ブロック図である。
【図４】本発明の一実施形態における半導体装置の第１説明図である。
【図５】本発明の一実施形態でおける半導体装置の第２説明図である。
【符号の説明】
【００６０】
１０…送信装置、１１、６１…送信側ＣＰＵ、１２、４２、６２、８２…デジタル信号出力回路、２０…受信装置、２１、４３、７１、８３…エッジ検出回路、２２、７２…受信側ＣＰＵ、３０…信号伝送路、４０…通信装置、４１、８１…通信制御部、５０、８０…半導体装置、６０…送信側回路、７０…受信側回路
【図１】
2009118315.tif 000003
【図２】
2009118315.tif 000004
【図３】
2009118315.tif 000005
【図４】
2009118315.tif 000006
【図５】
2009118315.tif 000007