(57)【要約】【課題】  画像表示システムとその製造方法を提供する。【解決手段】  薄膜トランジスタアレイ基板を含む画像表示システムであって、薄膜トランジスタアレイを有する基板、及び前記基板上に形成されたアモルファスシリコン層を含む、少なくとも１つの前記基板に平行の方向に流れる電流を有する受光素子を含む画像表示システム。【選択図】図５
2009271524.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタアレイ基板を含む画像表示システムであって、
薄膜トランジスタアレイを有する基板、及び
前記基板上に形成されたアモルファスシリコン層を含む、少なくとも１つの前記基板に平行の方向に流れる電流を有する受光素子を含む画像表示システム。
【請求項２】
前記受光素子は、堆積ＮＩ、ＩＮ、ＰＩ、またはＩＰ構造で形成され、Ｎがｎ型シリコン層、Ｉが非ドープのシリコン層と、Ｐがｐ型シリコン層である請求項１に記載の画像表示システム。
【請求項３】
前記受光素子の下方の下電極と前記受光素子の上方の上電極を更に含む請求項１に記載の画像表示システム。
【請求項４】
前記上電極は、透明導電材料を含む請求項３に記載の画像表示システム。
【請求項５】
前記薄膜トランジスタは、微結晶シリコン、アモルファスシリコン、ポリシリコン、酸化亜鉛、または金属酸化膜半導体の活性層を含む請求項１に記載の画像表示システム。
【請求項６】
前記薄膜トランジスタは、上ゲート構造または下ゲート構造を有する請求項１に記載の画像表示システム。
【請求項７】
前記基板は、画素領域と駆動領域を含み、前記少なくとも１つの受光素子が前記画素領域、前記駆動領域、または前記画素領域と前記駆動領域の両方に形成される請求項１に記載の画像表示システム。
【請求項８】
前記画素領域に配置された蓄積コンデンサを更に含み、前記少なくとも１つの受光素子が前記蓄積コンデンサの上に形成される請求項７に記載の画像表示システム。
【請求項９】
複数の受光素子を更に含み、前記受光素子は、直列、または並列に電気的接続される請求項１に記載の画像表示システム。
【請求項１０】
ディスプレイパネルを更に含み、前記薄膜トランジスタアレイ基板は、前記ディスプレイパネルの一部を形成する請求項１に記載の画像表示システム。
【請求項１１】
電子装置を更に含み、前記電子装置は、
前記ディスプレイパネル、及び
前記表示パネルに接続され、前記表示パネルに入力を提供して前記表示パネルに画像を表示させる入力ユニットを含む請求項１０に記載の画像表示システム。
【請求項１２】
前記電子装置は、携帯電話、デジタルカメラ、ＰＤＡ、ノート型パソコン、デスクトップ型パソコン、ＴＶ、カーディスプレイ、ポータブルＤＶＤプレーヤー、全地球測位システム（ＧＰＳ）、デジタルフォトフレーム、または航空機ディスプレイを含む請求項１１に記載の画像表示システム。
【請求項１３】
画像表示システムを形成する方法であって、
薄膜トランジスタアレイを有する基板を提供するステップ、
前記基板上に下電極を形成するステップ、
前記下基板上にアモルファス層を含む受光素子を形成するステップ、及び
前記受光素子上に上電極を形成するステップを含む方法。
【請求項１４】
前記基板上にソース／ドレイン領域を有する活性層を形成するステップ、
前記活性層上にゲート絶縁層を形成するステップ、
前記ゲート絶縁層上にゲートを形成し、前記活性層、前記ゲート絶縁層と、前記ゲートが上ゲート構造を有する薄膜トランジスタに形成され、前記薄膜トランジスタ上に誘電体層を形成するステップ、
前記第１誘電体層にコンタクトホールを形成し、前記薄膜トランジスタのソース／ドレイン領域を露出するステップ、
前記第１誘電体層と前記コンタクトホールに第１導電層を形成するステップ、及び
前記導電層をパターン化して、前記ソース／ドレイン領域に接触する前記下電極とソース／ドレイン電極を形成するステップを更に含む請求項１３に記載の方法。
【請求項１５】
前記基板上に薄膜トランジスタのゲートを形成するステップ、
前記ゲート上に第１誘電体層を形成するステップ、
前記第１誘電体層に前記ソース／ドレイン領域を有する活性層を形成するステップ、
前記導電層をパターン化して、前記ソース／ドレイン領域に接触する前記下電極とソース／ドレイン電極を形成するステップ、
前記第１誘電体層上に第２誘電体層を形成するステップ、
前記第２誘電体層に第１開口と第２開口を形成し、前記ソース／ドレイン電極と前記受光素子を露出するステップ、
前記第２誘電体層と第２開口と前記第３開口に第２導電層を形成するステップ、及び
前記第２導電層をパターン化して前記ソース／ドレイン電極に接触する前記上電極と画素電極を形成するステップを更に含む請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤｓ）を含む画像表示システムに関し、特に、アモルファスシリコン層を含む少なくとも１つの受光素子（ｌｉｇｈｔ−ｓｅｎｓｉｎｇ  ｅｌｅｍｅｎｔ）を含むＴＦＴアレイ基板とその製造方法に関するものである。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ）装置は、通常、下基板、上基板とその間に設置された液晶層を含む。上基板は、通常カラーフィルター共通電極を含む。下基板は、周知のＴＦＴアレイ基板である。例えば、ＬＣＤ表示装置の環境光センサ、タッチセンサと、画像センサなどの更なる機能をサポートするために、受光素子が表示装置のＴＦＴアレイ基板に提供される。
【０００３】
図１は、受光素子を組み込んだ従来のＬＣＤ装置に用いられるＴＦＴアレイ基板１０を示している。ＴＦＴアレイ基板１０は、その上に形成された任意選択の緩衝層１４を有する透明基板１２を含む。駆動領域４０と画素領域５０は、ＴＦＴアレイ基板１０上に定義される。ｎ型ＴＦＴ６０、ｐ型ＴＦＴ７０と、感光素子（ｌｉｇｈｔ−ｓｅｎｓｉｎｇ  ｄｅｖｉｃｅ）８０は、ＴＦＴアレイ基板１０の駆動領域４０に提供され、ｎ型ＴＦＴ８５と蓄積コンデンサ９０は、ＴＦＴアレイ基板１０の画素領域５０に提供される。
【０００４】
駆動領域４０の感光素子８０は、横方向に連結されたｐドープ領域１６Ｄ、非ドーピング領域１６Ａ、ｎドープ領域１６Ｃと、もう１つのｎドープ領域１６Ｂで形成され、よってＰＩＮ−Ｎフォトダイオードとして作用する。導電接触体２４が提供されて層間絶縁膜２０とゲート絶縁膜１８を通過して形成され、ｐドープ領域１６Ｄとｎドープ領域１６Ｂにそれぞれ物理的に接触する。感光素子８０の層間絶縁膜２０上の透明導電層３０は、ゲート電極として作用し、ＰＮＮ−Ｎによって電流を変調する。この透明導電層はまた、環境光をＰＮＮ−Ｎセンサ素子に届けさせる。感光素子８０は、例えば表示装置の環境光センサ、タッチセンサと、画像センサなどの機能を提供する。
【０００５】
図１は、駆動領域４０に配置された感光素子８０を示しており、それは、その特定機能によって駆動領域４０または画素領域５０のどちらかに位置することができる。例えば、省電力などの機能には、受光素子は駆動領域に設置され、例えば画像センサまたは光学式タッチセンサなどの機能には、受光素子アレイは画素領域に設置される。感光素子８０とＴＦＴ６０、７０と、８５は、受光素子を組み込んだ従来の表示装置に用いられたＴＦＴアレイ基板１０に同時に製作されることができるが、いくつかの技術的な欠点を有する。例えば、感光素子８０がタッチセンサ、または画像センサなどの機能の画素領域に設置された時、画素のいくつかの領域を占有し、画素透過領域または開口率を減少する。また、低温ポリシリコン（ＬＴＰＳ）層がｎ型ＴＦＴ６０と８５と、ｐ型ＴＦＴ７０のチャネル層を形成するために用いられた時、ＰＮＮ−Ｎ感光素子８０もポリシリコン層で形成されることができる。ポリシリコン層の感光性は非常に悪く、環境光に対する感受性はディスプレイのバックライトの存在のために、更に減少される。アモルファスシリコン膜の感光性は、ポリシリコン膜より桁違いに高いため、アモルファスシリコンの感光層の使用が好まれる。しかし、下記で説明されるように、使用時間とともに低下する感光性は、アモルファスシリコン層にとっては大きな問題である。感光素子８０は、フォトダイオード（またはフォトトランジスタ）で形成されることから、透明基板１２に平行の方向に流れる電流を有する。電流密度値は電流が小さい断面積を流れるために高く、そこに用いられる活性層の厚さによって決まる。信頼性の問題は、アモルファスシリコンＴＦＴの受光素子には特に深刻である。アモルファスシリコンのシリコン水素結合は、中程度に高い電流密度でも壊れるため、使用時間とともに感光性を著しく低下させる。
【０００６】
よって、表示装置の改善された受光構造（ｌｉｇｈｔ  ｓｅｎｓｉｎｇ  ｓｔｒｕｃｔｕｒｅ）を組み込んだＴＦＴアレイ基板が必要である。この受光構造は、高い感光性と高い信頼性を有する必要があり、ＴＦＴアレイの製造プロセスに対して多くの追加のプロセスのステップを必要とせずに形成されなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
画像表示システムとその製造方法を提供する。
【課題を解決するための手段】
【０００８】
画像表示システムの１つの実施例は、薄膜トランジスタアレイを有する基板と、前記基板上に形成されたアモルファスシリコン層を含む少なくとも１つの前記基板に平行の方向に流れる電流を有する受光素子を含む薄膜トランジスタアレイ基板を含む。
【０００９】
画像表示システムを形成する方法の１つの実施例は、薄膜トランジスタアレイを有する基板を提供するステップを含む。下電極は前記基板上に形成される。アモルファス層を含む受光素子は、前記下基板上に形成される。上電極は前記受光素子上に形成される。
【図面の簡単な説明】
【００１０】
【図１】表示装置の従来のＴＦＴアレイ基板を示している。
【図２】本発明の実施例に基づいたＴＦＴアレイ基板の製造の中間段階の断面図である。
【図３】本発明の実施例に基づいたＴＦＴアレイ基板の製造の中間段階の断面図である。
【図４】本発明の実施例に基づいたＴＦＴアレイ基板の製造の中間段階の断面図である。
【図５】本発明の実施例に基づいたＴＦＴアレイ基板の製造の中間段階の断面図である。
【図６】本発明のもう１つの実施例に基づいたＴＦＴアレイ基板を示している。
【図７】本発明のもう１つの実施例に基づいたＴＦＴアレイ基板を示している。
【図８】本発明のもう１つの実施例に基づいたＴＦＴアレイ基板を示している。
【図９】本発明のもう１つの実施例に基づいたＴＦＴアレイ基板を示している。
【図１０】本発明のもう１つの実施例に基づいたＴＦＴアレイ基板を示している。
【図１１】本発明のもう１つの実施例に基づいたＴＦＴアレイ基板を示している。
【図１２】本発明のもう１つの実施例に基づいたＴＦＴアレイ基板を示している。
【図１３】本発明のもう１つの実施例に基づいたＴＦＴアレイ基板を示している。
【図１４】本発明の実施例に基づいたＴＦＴアレイ基板を含む画像表示システムを概略的に示している。
【発明を実施するための形態】
【００１１】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１２】
本明細書では、例えば“上を覆う基板”、“層の上方”、または“膜上”などの表現は、中間層の存在に関係なく、ベース層の表面に対して単に相対的な位置関係を意味している。よって、これらの表現は、層の直接接触だけでなく、１つまたは１つ以上の積層の非接触状態を示す可能性もある。
【００１３】
画像表示システムを形成する新しい方法が提供される。少なくとも１つの受光素子が提供されたＴＦＴアレイ基板を有する画像表示システムと、本発明の模範的なＴＦＴアレイ基板の中間段階の製造が図２〜図５で説明される。ＴＦＴアレイ基板のさまざまな実施例が図６〜図１１で述べられる。簡素化のために、その上に製造されるいくつかのＴＦＴのみが説明される。
【００１４】
図２を参照下さい。透明基板１０２上に任意選択的に形成された緩衝層１０４を有する駆動領域１４０と画素領域１５０を含む、実質的に形成されたＴＦＴアレイ基板１００が提供される。一般的に緩衝層１０４は、酸化ケイ素、窒化ケイ素、またはその組み合わせを含むことができ、酸化ケイ素層と窒化ケイ素層の積層であることができる。透明基板１０２は、例えば、ガラス、プラスチック、またはセラミック基板などの透明絶縁材料、または例えば金属または金属合金などの非透明な基板を含むことができる。プラスチック基板は、例えば、ポリエチレン・テレフタレート、ポリエステル、ポリカーボネート、ポリアクリル酸塩、またはポリスチレンの少なくとも１つの単層、または多層膜を含むことができる。
【００１５】
図２に示されるように、ＴＦＴアレイ基板１００は、ＴＦＴアレイ基板１００の駆動領域１４０に例えばｎ型ＴＦＴ１６０とｐ型ＴＦＴ１７０などの複数の電子素子と、ＴＦＴアレイ基板１００の画素領域１５０にｎ型ＴＦＴ１８０と蓄積コンデンサ１９０が提供される。上述の電子素子は、層間絶縁膜１１２によって適合して覆われ、層間絶縁膜１１２に適当な材料は、絶縁酸化膜、窒化膜、またはその組み合わせを含むことができる。模範的な材料は、窒化ケイ素と酸化ケイ素を含むことができる。
【００１６】
図２では、駆動領域１４０のｎ型ＴＦＴ１６０と画素領域１５０に形成されたｎ型ＴＦＴ１８０の両方は、ｎ型ドープ半導体層を含む一対のソース／ドレイン領域１０６Ｂを含む活性層、ソース／ドレイン領域１０６Ｂの間に形成された真性半導体層のチャネル領域１０６Ａ、チャネル領域１０６Ａとソース／ドレイン領域１０６Ｂの間に形成されたｎ型ドープ半導体層を含む軽ドープソース／ドレイン領域１０６Ｃ（ＬＤＤ領域）、例えばソース／ドレイン領域１０６Ｂとチャネル領域１０６ＡとＬＤＤ領域１０６Ｃ上を覆う酸化ケイ素層のゲート絶縁層１０８と、ゲート絶縁層１０８の一部を覆うゲート電極１１０Ａで形成される。
【００１７】
また、駆動領域１４０のｐ型ＴＦＴ１７０は、ｐ型ドープ半導体層を含むソース／ドレイン領域１０６Ｄを含む活性層、ソース／ドレイン領域１０６Ｄの間に形成された真性半導体層のチャネル領域１０６Ａ、例えばソース／ドレイン領域１０６Ｄとチャネル領域１０６Ａ上を覆う酸化ケイ素層のゲート絶縁層１０８と、ゲート絶縁層１０８の一部を覆うゲート電極１１０Ｂで形成される。
【００１８】
また、画素領域１５０に提供された蓄積コンデンサ１９０は、ｎ型ドープ半導体層を含む第１電極で形成され、ｎ型ＴＦＴ１８０のソース／ドレイン領域１０６Ｂの一部としても形成される。第１電極は、ゲート絶縁層１０８によって覆われる。第２電極１１０Ｃは、第１電極の一部の上に形成され、その間にあるゲート絶縁層１０８の一部は、蓄積コンデンサの蓄積領域として機能することができる。
【００１９】
例えばｎ型ＴＦＴ１６０と１８０、ｐ型ＴＦＴ１７０と、基板１０２上の蓄積コンデンサ１９０の電子素子の製造は、よく知られており、従来のＴＦＴと蓄積コンデンサの製造技術によって形成されることができる。よって、簡素化のため、ここではより詳細に説明されない。活性層は、ポリシリコン、アモルファスシリコン、結晶シリコン、酸化亜鉛、または金属酸化膜半導体を含むことができる。
【００２０】
次に、図３では、開口を有するフォトレジスト層（図示せず）が形成され、層間絶縁膜１１２上に定義される。層間絶縁膜１１２は、フォトレジスト層をマスクとして用いてエッチングされる。複数のコンタクトホールＯＰ１は、このように駆動領域１４０と画素領域１５０のソース／ドレイン領域１０６Ｂと１０６Ｄの１つを露出するように形成され、複数のコンタクトホールＯＰ２は、このように層間絶縁膜１１２をエッチングすることで駆動領域１４０のゲート電極１１０Ａと１１０Ｂの１つを露出するように形成される。層間絶縁膜１１２のエッチングプロセスは、ウェットエッチングまたはドライエッチングプロセスを含むことができる。フォトレジスト層は、コンタクトホールＯＰ１とＯＰ２の形成後、除去される。
【００２１】
次に、例えば金属層などの導電層（図示せず）が層間絶縁膜１１２の上に形成され、コンタクトホールＯＰ１とＯＰ２を充填する。導電層（図示せず）は、続いて、従来のフォトリソグラフィーとエッチングプロセス（図示せず）によってパターン化される。よって、コンタクトホールＯＰ１／ＯＰ２に形成されたプラグ部分とコンタクトホールＯＰ１／ＯＰ２に隣接した層間絶縁膜１１２の部分の上に形成された線部分を含む導電部材１１４／１１６を含む。導電部材１１８も画素領域１５０の蓄積コンデンサ１９０の上を覆う層間絶縁膜１１２の一部の上に形成される。
【００２２】
図４では、受光素子１３０が画素領域１５０の導電部材１１８の一部の上に形成される。受光素子１３０は、導電部材１１８の上に逐次堆積された第１層１２２、第２層１２４と、第３層１２６を含む３層の複合構造のように示されている。第１層１２２、第２層１２４と、第３層１２６は、ＮＩＰまたはＰＩＮ構造で形成されることができ、このＮは、ｎ型シリコン層、Ｉは、非ドープのシリコン層と、Ｐは、ｐ型シリコン層である。第１層１２２、第２層１２４と、第３層１２６の形成は、まず３つのシリコン層の逐次堆積を行い、選択的にエッチングして受光素子１３０を形成する。第１層１２２と第３層１２６のドーピングは、その堆積中に現場（ｉｎ−ｓｉｔｕ）達成、またはその堆積後に行なわれる適当なドーパントを組み込んだ追加のイオン注入プロセスによって達成されることができる。受光素子１３０の形成後、例えば窒化ケイ素またはポリイミドなどの材料の平坦化層または保護層１２８がＴＦＴアレイ基板１００の上に形成され、ｎ型ＴＦＴ１６０と１８０、ｐ型ＴＦＴ１７０、蓄積コンデンサ１９０と、受光素子１３０を覆って実質的に平坦な表面を有するＴＦＴアレイ基板１００を提供する。
【００２３】
図５では、開口１３２と１３４が続いて画素領域の平坦化層１２８の部分に形成され、受光素子１３０の上面とｎ型ＴＦＴ１８０の導電部材１１４をそれぞれ露出する。透明導電層（図示せず）が堆積され、パターン化されて画素電極１３６と上電極１３６Ａを形成する。画素電極１３６と上電極１３６Ａは、開口１３２と１３４の各それぞれに適合して充填される。よって、それによって露出されたｎ型ＴＦＴ１８０の導電部材１１４と、受光素子１３０の上面の部分にそれぞれ物理的に接触する。透明導電層は、インジウムスズ酸化物（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）、または酸化亜鉛（ＺｎＯ）の単独、または組み合わせのいずれかであることができる。さまざまな実施例に基づいて、透明電極はスパッタリング、電子ビーム蒸着、熱蒸発、または化学気相蒸着プロセスなどのプロセスによって形成されることができる。
【００２４】
図５に示されるように、受光素子１３０の上の上電極１３６Ａと導電部材１１８は、感光素子１９５を形成し、表示素子の例えば環境光センサ、タッチセンサ、画像センサ、発電及び／またはメモリ内蔵技術（ｍｅｍｏｒｙ−ｉｎ−ｐｉｘｅｌ）などの機能を提供する。
【００２５】
図５に示された模範的なＴＦＴアレイ基板１００は、いくつかの有利な特徴を有する。感光素子１９５が蓄積コンデンサ１９０の上の領域に提供されることから、画素領域１５０の開口率は、減少されない。また、感光素子１９５が積層構造で形成されることから、その電流流路がＴＦＴアレイ基板１００の表面に垂直するため、電流密度が減少された、より信頼性のある感光素子１９５を提供する。また、感光素子１９５の受光素子１３０がアモルファス材料のサブ層（ｓｕｂ−ｌａｙｅｒｓ）で形成されることから、ポリシリコン材料の感光層を用いた時に比べ、受光素子の感受性は増加されることができ、低温ポリシリコン（ＬＴＰＳ）プロセスを用いてＴＦＴ１６０、１７０と、１８０を形成する時、影響を受けない。また、受光素子１３０は、一般的に不透明な電極層１１８と１１０Ｃによってディスプレイのバックライトから遮蔽されるため、感光層からの受光信号は、主に環境光の強度を測定する。これは、タッチセンサと環境光センサなどの機能の受光精度を改善する。太陽電池のようなアプリケーションには、透明な材料の電極１１８と１１０Ｃを製作するか、バックライトからの光子が受光素子１３０に届くのに十分な薄さにしてバックライトからの発電を足すことが有用である。他の実施例では、受光素子は、蓄積コンデンサ領域の上方でない場所（図示せず）の画素領域に形成されることができる。この場合、開口率は影響を受けるが上述のその他の利点はそのままである。
【００２６】
図６は、もう１つの模範的なＴＦＴアレイ基板１００の新しい断面を示している。この実施例では、感光素子１９５は、導電部材１１８の上に逐次堆積された第１層１２２’と第２層１２４’の堆積構造を含む２層受光素子１３０’で形成される。第１層１２２と第２層１２４は、堆積ＮＩ、ＩＮ、ＰＩ、またはＩＰ構造で形成されることができ、このＮは、ｎ型シリコン層、Ｉは、非ドープのシリコン層と、Ｐは、ｐ型シリコン層である。
【００２７】
図７は、もう１つの模範的なＴＦＴアレイ基板１００の新しい断面を示している。この実施例では、感光素子１９５は、駆動領域１４０の場所に形成される。感光素子１９５は、図５で示された構造に類似の構造で形成され、層間絶縁膜１１２の上に配置される。
【００２８】
図２〜７に示されたＴＦＴは、トップゲート構造のＴＦＴとして表示されるがこれに限定されるものではない。図２〜７に示されたＴＦＴは、ボトムゲート構造のＴＦＴで部分的にまたは完全に置き換えられることができる。図８と図９は、図６と図７にそれぞれ示されたのと類似した、もう１つの模範的なＴＦＴアレイ基板１００の新しい断面を示している。これらの実施例では、感光素子１９５は、図６と図７に示されたのと類似した構造で形成され、ゲート絶縁層１０８の上に直接配置される。図８に示されるように、画素領域１５０に形成された感光素子１９５を有する模範的なＴＦＴアレイ基板が示されている。感光素子１９５は、図９に示されるように駆動領域１４０に提供されることもできる。図８と図９に示されたＴＦＴ１６０、１７０と、１８０と、感光素子１９５の構成要素は、図６と図７に示されたのと同じ参照番号を有する。
【００２９】
図８と図９に示されたボトムゲート構造のＴＦＴ１６０、１７０と、１８０を有するＴＦＴアレイ基板１００の製造が下記に示される。
【００３０】
薄膜トランジスタ（ｅ．ｇ．  ＴＦＴ１６０／１７０／１８０）のゲート（ｅ．ｇ．ゲート電極１１０Ａ／１１０Ｂ／１１０Ｃ）が基板１０２の上に形成される。第１誘電体層（ｅ．ｇ．  ゲート絶縁層１０８）がゲート上に形成される。ソース／ドレイン領域（１０６Ｂ／１０６Ｄ）の活性層（ｅ．ｇ．  チャネル領域１０６Ａと１０６Ｂ／１０６Ｄからなる層）は、第１誘電体層に形成される。第１導電層（図示せず）は、活性層と第１誘電体層の上に形成され、続いてパターン化されて下電極（ｅ．ｇ．下電極１１８）とソース／ドレイン電極（ｅ．ｇ．  ソース／ドレイン電極１１４）を形成し、ソース／ドレイン領域に接触する。続いて受光素子（ｅ．ｇ．  受光素子１３０）が下電極上に形成される。続いて第２誘電体層（ｅ．ｇ．  保護層１２８）が第１誘電体層と受光素子の上に形成される。第２誘電体層の第１開口（ｅ．ｇ．  開口１３２）と第２開口（ｅ．ｇ．  開口１３４）は、ソース／ドレイン電極と受光素子をそれぞれ露出する。第２導電層は、第２誘電体層と第１開口と第２開口の上に形成され、続いてパターン化されて上電極（ｅ．ｇ．  上電極１３６Ａ）を形成し、画素電極（画素電極１３６）がソース／ドレイン電極に接触する。
【００３１】
他の実施例では、画素領域１５０及び／または駆動領域１４０の適当な場所で、ＴＦＴアレイ基板１００の上に直列または並列接続された複数の感光素子１９５を形成することが有用である。図１０に示されるように、直列接続された２つの感光素子１９５を表す構造が示されている。これらの２つの感光素子１９５は、ここでは保護層１２８に形成された複数の開口１３２Ａを有する画素領域１５０に形成され、感光素子１９５の下電極１１８の部分をそれぞれ露出する。複数の上電極１３６は、保護層１２８の上に提供され、先の感光素子１９５の下電極１１８に接触される。図１０に示されたこれらの２つの感光素子１９５は、図１１の実施例に示されるように、それらの下電極と上電極をそれぞれ接続することで並列接続されることもできる。例えば光センサ、タッチセンサと、環境光センサアプリケーションなどのアプリケーションには、直列接続された上記に示された感光素子１９５は、個別の受光素子によって提供された光電流が同じままで、直列接続された感光素子１９５の数の増加にともなって、その暗電流を減少することができるため、その感光性を改善する。例えば、ピクセルアプリケーションの太陽電池またはメモリのようなアプリケーションには、直列接続された上記に示された感光素子１９５も直列接続された感光素子１９５の数の増加にともなって、増加された開回路電圧を提供する。直列接続された感光素子は、開回路電圧が同じままで増加された光電流を提供する。
【００３２】
図１２は、画素領域１５０に提供された感光素子１９５を有する図５、図６と、図８に示された模範的なＴＦＴアレイ基板１００の概略上面図である。図１３は、駆動領域１４０に提供された感光素子１９５を有する図７と図９に示された模範的なＴＦＴアレイ基板１００の概略上面図である。同様に、１つまたは１つ以上の感光素子１９５は、図１２と図１３に示されたＴＦＴアレイ基板１００の上にそれぞれ提供されることができる。
【００３３】
図１４は、画像表示システムの実施例を概略的に表しており、この場合、表示パネル３００または電子装置５００として実現され、表示パネル３００内に組み込まれる。図１４に示されるように、表示パネル３００は、例えば、図５、図６、図７、図８と、図９に示されたＴＦＴアレイ基板１００のＴＦＴアレイ基板を含む。表示パネル３００は、さまざまな電子装置（この場合、電子装置５００）で適用できる。
【００３４】
一般的に、電子装置５００は、表示パネル３００と入力ユニット４００を含むことができる。また、入力ユニット４００は、ディスプレイパネル１００に動作可能なように接続され、入力信号（ｅ．ｇ．  画像信号）を表示パネル３００に提供して画像を発生する。電子装置５００は、携帯電話、デジタルカメラ、ＰＤＡ、ノート型パソコン、デスクトップ型パソコン、ＴＶ、カーディスプレイ、ポータブルＤＶＤプレーヤー、全地球測位システム（ＧＰＳ）、デジタルフォトフレーム、または航空機ディスプレイなどであることができる。
【００３５】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。
【符号の説明】
【００３６】
１０  ＴＦＴアレイ基板
１２  透明基板
１４  緩衝層
１６Ａ  非ドーピング領域
１６Ｂ  ｎドープ領域
１６Ｃ  ｎドープ領域
１６Ｄ  ｐドープ領域
１８  ゲート絶縁膜
２０  層間絶縁膜
２４  導電接触体
４０  駆動領域
５０  画素領域
６０  ｎ型ＴＦＴ
７０  ｐ型ＴＦＴ
８０  感光素子
８５  ｎ型ＴＦＴ
９０  蓄積コンデンサ
１００  ＴＦＴアレイ基板
１０２  透明基板
１０４  緩衝層
１０８  ゲート絶縁層
１１０Ａ  ゲート電極
１１０Ｂ  ゲート電極
１１０Ｃ  ゲート電極
１１２  層間絶縁膜
１１４、１１６導電部材
１１８  導電部材
１２２  第１層
１２２’  第１層
１２４’  第２層
１２４  第２層
１２６  第３層
１２８  保護層
１３０  受光素子
１３０’  ２層受光素子
１３２、１３４  開口
１３２Ａ  開口
１３６  画素電極
１３６Ａ  上電極
１４０  駆動領域
１５０  画素領域
１６０  ｎ型ＴＦＴ
１０６Ａ  チャネル領域
１０６Ｂ  ソース／ドレイン領域
１０６Ｃ  ＬＤＤ領域
１０６Ｄ  ソース／ドレイン領域
１７０  ｐ型ＴＦＴ
１８０  ｎ型ＴＦＴ
１９０  蓄積コンデンサ
１９５  感光素子
ＯＰ１、ＯＰ２  コンタクトホール
３００  表示パネル
４００  入力ユニット
５００  電子装置
【図１】
2009271524.tif 000003
【図２】
2009271524.tif 000004
【図３】
2009271524.tif 000005
【図４】
2009271524.tif 000006
【図５】
2009271524.tif 000007
【図６】
2009271524.tif 000008
【図７】
2009271524.tif 000009
【図８】
2009271524.tif 000010
【図９】
2009271524.tif 000011
【図１０】
2009271524.tif 000012
【図１１】
2009271524.tif 000013
【図１２】
2009271524.tif 000014
【図１３】
2009271524.tif 000015
【図１４】
2009271524.tif 000016