(57)【要約】【課題】出力用のスイッチング素子のスイッチングノイズによる悪影響を差動バス出力に極力与えないように構成した駆動回路を備えた半導体集積回路装置を提供する。【解決手段】ノイズ源となるトランジスタＭＰ１が＋バスＢＵＳＡと電源ノードＮ１との間に接続されているものの、当該トランジスタＭＰ１と＋バスＢＵＳＡとの間に介在してカレントミラー回路Ｍ２を構成するトランジスタＭＰ２が接続されている。【選択図】図１
2009010882.tif 000002
【特許請求の範囲】
【請求項１】
差動バスを駆動する駆動回路を備えた半導体集積回路装置において、
前記駆動回路は、
前記差動バス間に接続された出力用のスイッチング素子と、
前記スイッチング素子と前記バスとの間に介在してＭＯＳトランジスタにより形成され定電流を供給するためのカレントミラー回路と、
を備えたことを特徴とする半導体集積回路装置。
【請求項２】
車両用途に適用したことを特徴とする請求項１記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動バス(Differential Bus)を駆動するための駆動回路を備えた半導体集積回路装置に関する。
【背景技術】
【０００２】
従来より、差動バスを駆動するための駆動回路が提供されている（例えば、特許文献１参照）。特許文献１に開示されているバス駆動回路によれば、送信データを台形波に整形する台形波生成回路を備え、出力トランジスタが台形波生成回路の出力側に接続されており＋バス（プラスバス）と−バス（マイナスバス）とを駆動している。
【特許文献１】特開平０７−７５１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
発明者らは、特許文献１に開示されている回路構成では発明者自身の考えるシステムに適用するには不適当であると考え、当該回路を改良した回路構成を発明者自ら提案し当該提案回路についてシミュレーションを行っている。図４は、そのシミュレーション回路を示しており、図５（ａ）および図５（ｂ）は差動バスの電圧波形を示しており、図５（ｃ）は、差動バスのコモンモード電圧Ｖcommを示している。図４に示すように、駆動回路１は、出力側に上側のｐＭＯＳトランジスタＭＰ１と下側のｎＭＯＳトランジスタＭＮ６とをスイッチング素子として備えており、これらのトランジスタＭＰ１およびＭＮ６を主として電圧生成回路１３を介して差動バスＢＵＳＡおよびＢＵＳＢに駆動電圧を切替えて供給するように構成されている。発明を実施するための最良の形態欄で後述説明するように、周期的に電圧を切替えて差動バスＢＵＳＡおよびＢＵＳＢを駆動する必要があるため、この切替時にスイッチングノイズが発生する。図５（ｃ）は、このコモンモード電圧Vcommのスイッチングノイズ波形を示している。
【０００４】
この図５（ｃ）のシミュレーション結果に示すように、スイッチングノイズは、ピーク値−ピーク値Ｖp-pで４０ｍVとシミュレーション結果が得られており、例えば車載用に適用した場合には、ラジオノイズなどのノイズ源となってしまい好ましくない。
【０００５】
本発明は、出力用のスイッチング素子のスイッチングノイズによる悪影響を差動バスに極力与えないように構成した駆動回路を備えた半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１記載の発明によれば、出力用のスイッチング素子が差動バス間に接続されており、カレントミラー回路がＭＯＳトランジスタにより構成されスイッチング素子と差動バスとの間に介在して定電流供給用に形成されているため、定電流供給機能によって電圧の急峻な変化を抑制するように作用し、例えばバイポーラ型のトランジスタを採用している構成に比較してスイッチングノイズを抑制でき、当該スイッチングノイズによる悪影響が差動バスに極力与えられないように構成できる。
【発明を実施するための最良の形態】
【０００７】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図３を参照しながら説明する。尚、従来説明と同様の構成については同一符号を付して説明を行う。図１は、差動バスの駆動回路を概略的に示している。この図１に示す駆動回路は、例えば車両のエアバッグシステムを構成する車内ＬＡＮインタフェース規格であるSafe-by-Wireによって用いられるものである。このSafe-by-Wire規格では、バス動作の制御を行うマスタと、エアバッグやセンサに設けられるスレーブとをパラレル、ディジーチェイン、ツリーまたはリングなどの形態に接続して設けられる。
【０００８】
この図１に示すように、駆動回路１に代わる駆動回路１１は、差動バス（＋バス（プラスバス）ＢＵＳＡ、−バス（マイナスバス）ＢＵＳＢ）（Differential Bus）を駆動するように構成されている。差動バスＢＵＳＡ−ＢＵＳＢ間には回路ＳＣが上述のスレーブとして接続されている。この差動バスＢＵＳＡ、ＢＵＳＢは２本の信号線から構成されている。
【０００９】
図２（ａ）および図２（ｂ）は、マスタとスレーブとの通信状態をタイミングチャートによって模式的に示している。図２（ａ）は、バス電圧波形をグランドＧＮＤ（０）を基準として描いており、図２（ｂ）は、バス電圧波形を−バスＢＵＳＢを基準として描いている。
【００１０】
上述の規格においては、その信号送受時においてパワーフェーズとデータフェーズとに時分割されており、パワーフェーズにおいてスレーブに電力供給し、データフェーズにおいてマスター−スレーブ間でデータ通信するようになっている。
【００１１】
パワーフェーズとデータフェーズとでは、所定パーセント（５０％）以上のデューティ幅（パワーフェーズ幅が広い）で周期的にフェーズが交代する。データフェーズではバスＢＵＳＡ−ＢＵＳＢ間電圧が３値のデータレベルＶＤ（ＶＤ１〜ＶＤ３）を得るようになっており、パワーフェーズではバスＢＵＳＡ−ＢＵＳＢ間電圧が前記３値のデータレベルよりも高い１値のパワーレベルを得るように規定されている。
【００１２】
より具体的には、パワーレベルとは、バス間の差動電圧が例えば１１Ｖであり、３値のデータレベルＶＤとは、およそ６Ｖの差動電圧ＶＤ１となるデータレベル０、およそ３Ｖの差動電圧ＶＤ２となるデータレベル１、およそ０．数Ｖの差動電圧ＶＤ３となるデータレベル２に規定されている。
【００１３】
パワーフェーズとデータフェーズでは、交互にフェーズが交代して電力供給とデータ通信を繰り返すため、そのフェーズ切替時にバス間差動電圧を変更するためスイッチングする必要がある。車両用の回路としてこのような回路を適用した場合には、スイッチングノイズがＡＭ帯やＦＭ帯のラジオノイズとして妨害要因となってしまう。そこで、本実施形態では、パワーフェーズとデータフェーズの変化に応じて発生するスイッチングノイズを抑制するための回路構成に特徴を備えているものである。
【００１４】
以下、具体的な回路構成を説明する。図１に示すように、駆動回路１に代わる駆動回路１１の電源ノードＮ１−Ｎ２間には、電源電圧ＶＣＣＦ（例えば１２Ｖ〜１６Ｖの所定電圧）が与えられている。電源ノードＮ１−Ｎ２間には、抵抗Ｒ１およびｎＭＯＳトランジスタＭＮ１が直列接続されている。ｎＭＯＳトランジスタＭＮ１のゲートには制御回路１２が接続されている。
【００１５】
トランジスタＭＮ１と抵抗Ｒ１との共通接続点には、ｐＭＯＳトランジスタＭＰ２とｎＭＯＳトランジスタＭＮ３とを組み合わせたインバータ回路の入力が接続されており、当該インバータ回路の出力にはスイッチング素子としてのｎＭＯＳトランジスタＭＮ６のゲートが接続されている。
【００１６】
他方、電圧生成回路１３が基準ノードＮ３と−バスＢＵＳＢとの間に構成されている。この電圧生成回路１３は、通信用の３値データが与えられることによって上述したデータレベルＶＤ（直流電圧：ＶＤ１〜ＶＤ３）を生成する回路であり、例えば定電圧回路、ソースフォロワなどにより構成される。
【００１７】
電源ノードＮ１と基準ノードＮ３との間には、抵抗Ｒ２とツェナーダイオードＺＤ１とが直列接続されており、電圧生成回路１３とツェナーダイオードＺＤ１の作用によって抵抗Ｒ２およびツェナーダイオードＺＤ１の共通接続点に定電圧が与えられる。
【００１８】
抵抗Ｒ２とツェナーダイオードＺＤ１との共通接続点には、トランジスタＱＮ１のベースが接続されており、電源ノードＮ１とインバータ回路を構成するトランジスタＭＰ２との間には、バイポーラジャンクション型のｎｐｎトランジスタＱＮ１のコレクタ−エミッタ間が接続されている。これにより、インバータ回路を構成するトランジスタＭＰ２およびＭＮ３に対して駆動用電圧の安定供給が図られている。
【００１９】
また、電源ノードＮ１と基準ノードＮ３との間には、電流源Ｉ１とｎＭＯＳトランジスタＭＮ４とが直列接続されており、その共通接続点がトランジスタＭＮ４のゲートに接続されている。トランジスタＭＮ４のゲートは、ｎＭＯＳトランジスタＭＮ５のゲートと共通に接続されている。これにより、トランジスタＭＮ４、ＭＮ５はカレントミラー回路Ｍ１を構成している。＋バスＢＵＳＡと基準ノードＮ３との間には、トランジスタＭＮ５、ＭＮ６が直列接続されている。したがって、カレントミラー回路Ｍ１の出力側を構成するトランジスタＭＮ５のソース／ドレイン間は、＋バスＢＵＳＡとｎＭＯＳトランジスタＭＮ６との間に直列に介在して構成されている。
【００２０】
他方、電源ノードＮ１と＋バスＢＵＳＡとの間には、スイッチング素子としてのｐＭＯＳトランジスタＭＰ１が設けられている。トランジスタＭＰ１のゲートは制御回路１２に接続されている。電源ノードＮ１と電源ノードＮ２との間には、ｐＭＯＳトランジスタＭＰ３および電流源Ｉ２が直列接続されている。トランジスタＭＰ３および電流源Ｉ２の共通接続点とトランジスタＭＰ３のゲートとは接続されており基準電流を生成している。トランジスタＭＰ３およびｐＭＯＳトランジスタＭＰ２のゲートが共通接続されている。これにより、カレントミラー回路Ｍ２が、トランジスタＭＰ２およびＭＰ３ならびに電流源Ｉ２によって構成されている。トランジスタＭＰ２は、トランジスタＭＰ１と＋バスＢＵＳＡとの間に介在して構成されている。
【００２１】
なお、図示していないが、電流源Ｉ１およびＩ２は共に外部から定電流値を制御可能に構成されている。電流源Ｉ２はデータフェーズ時においてはその電流値が比較的小さく制御されると共にパワーフェーズ時においてはその電流値が大きく制御されるように構成されている。また電流源Ｉ１はデータフェーズ時においてはその電流値が比較的大きく制御されると共にパワーフェーズ時においてはその電流値が比較的小さく制御される。
【００２２】
電源ＶＣＣと＋バスＢＵＳＡとの間にはインピーダンス素子ＲＸ１（例えば抵抗）が接続されており、−バスＢＵＳＢとグランドＧＮＤとの間にはインピーダンス素子ＲＸ２が接続されている。インピーダンス素子ＲＸ１、ＲＸ２は互いに同一のインピーダンスを有する素子であり、バス波形をグランドＧＮＤからの対称性を保持するために接続されている。
【００２３】
上述構成の作用について説明する。まず、動作原理説明を行う。制御回路１２は、トランジスタＭＮ１やＭＰ１のゲートに所定範囲内の周波数（例えば１５ｋＨｚ〜２００ｋＨｚ）のパルス信号を相補的に与える。すなわち、制御回路１２は、トランジスタＭＰ１がオンするようにゲート電圧ＶＩＰを印加するときには、トランジスタＭＮ６がオフするようにゲート電圧ＶＩＮを印加し、トランジスタＭＰ１がオフするようにゲート電圧ＶＩＰを印加するときには、トランジスタＭＮ６がオンするように電圧ＶＩＮを印加する。このとき、トランジスタＭＮ１がオフしたときには、トランジスタＭＰ２およびＭＮ３のインバータ作用によってトランジスタＭＮ６はオフする。したがって、ノードＮ１の電圧ＶＣＣＦが＋バスＢＵＳＡに与えられる。このとき、−バスＢＵＳＢは、＋バスＢＵＳＡが変動した電圧分だけ変動する（図２（ａ）の（１））。
【００２４】
その後、制御回路１２がトランジスタＭＰ１、ＭＮ１をオンオフ切替制御し、トランジスタＭＰ１、ＭＮ１がそれぞれオフ、オンすると、トランジスタＭＰ２およびＭＮ３の作用によってトランジスタＭＮ６はオンし、電圧生成回路１３が生成した電圧ＶＤが＋バスＢＵＳＡと−バスＢＵＳＢとの間に印加される。この電圧ＶＤは、上述したように、電圧生成回路１３に与えられる３値データに応じて３段階に変化するため、図２に示すように、＋バスＢＵＳＡと−バスＢＵＳＢとの間の電圧も、３値データに応じて３段階（電圧ＶＤ１、ＶＤ２、ＶＤ３）に変化する。
【００２５】
＋バスＢＵＳＡは、インピーダンス素子ＲＸ１を介して電源電圧Ｖｃｃの供給端子に接続され、−バスＢＵＳＢは、インピーダンス素子ＲＸ２を介してグランドＧＮＤの端子に接続されている。インピーダンス素子ＲＸ１およびＲＸ２が互いに同一のインピーダンス値であるため、−バスＢＵＳＢのグランドＧＮＤからの電圧と＋バスＢＵＳＡの電源電圧Ｖｃｃからの電圧とは互いに等しくなるように作用する（図２（ａ）の（２ａ）（２ｂ）（２ｃ）参照）。
【００２６】
この場合、トランジスタＭＰ２のオン抵抗と＋バスＢＵＳＡおよびグランドＧＮＤ間に生じる容量成分とによって回路の時定数が調整されており、緩やかに＋バス電圧が変化するようになる。特にカレントミラー回路Ｍ２を構成するトランジスタＭＰ２の作用によって急峻なバス電圧変化が抑制される（図２（ａ）の（１）から（２ａ）区間の＋バスＢＵＳＡ電圧変化参照）。
【００２７】
また、トランジスタＭＮ５のオン抵抗と−バスＢＵＳＢおよびグランドＧＮＤ間に生じる容量成分などによって回路の時定数が調整されており、緩やかに−バス電圧が変化するようになる。特にカレントミラー回路Ｍ１を構成するトランジスタＭＮ５の作用によって急峻なバス電圧変化が抑制される（図２（ａ）および図２（ｂ）の（１）から（２ａ）区間の−バスＢＵＳＢ電圧変化参照）。
【００２８】
発明者らは、このような回路構成のシミュレーションを行っている。図３（ａ）〜図３（ｃ）は、このシミュレーション条件とその結果とを示している。
このシミュレーション条件では、図３（ａ）および図３（ｂ）に示すように、パワーフェーズにおける電源電圧をＶｃｃ＝１６Ｖとし、データフェーズにおける＋バスＢＵＳＡと−バスＢＵＳＢの差電圧を約８Ｖとしてシミュレーションを施している。
【００２９】
この場合のコモンモード電圧Ｖcommのノイズピークは、ピーク値−ピーク値Ｖp-p＝約２０ｍＶであり、従来例を図５（ｃ）に示すスイッチングノイズのピーク値−ピーク値Ｖp-p＝約４０ｍＶよりも低減できていることがわかる。
【００３０】
本実施形態によれば、トランジスタＭＰ１がノイズを発生するスイッチング素子として＋バスＢＵＳＡと電源ノードＮ１との間に接続されているものの、当該トランジスタＭＰ１と＋バスＢＵＳＡとの間にトランジスタＭＰ２が接続されているため、当該トランジスタＭＰ２の作用によって急峻なバス電圧変化が抑制されるようになり、スイッチングノイズによる悪影響を差動バスに極力与えないように構成することができる。
【００３１】
逆に、トランジスタＭＮ６がノイズ源となるスイッチング素子として＋バスＢＵＳＡとノードＮ３との間に接続されているものの、当該トランジスタＭＰ６と＋バスＢＵＳＡとの間にトランジスタＭＮ５が接続されているため、当該トランジスタＭＮ５によって急峻なバス電圧変化が抑制されるようになり、スイッチングノイズによる悪影響を差動バスに極力与えないように構成できる。したがって、このような回路を車両用に適用した場合にはラジオノイズを抑制することができる。
尚、トランジスタＭＰ２およびＭＮ３によるインバータ回路や、ツェナーダイオードＺＤ１、抵抗Ｒ２、トランジスタＭＮ１を設けない回路に適用しても良い。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態を示す概略的な電気的構成図
【図２】（ａ）はグランド基準で示すバス電圧のタイミングチャート、（ｂ）は、マイナスバス基準で示すバス電圧のタイミングチャート
【図３】（ａ）（ｂ）はグランド基準で示すバス電圧のタイミングチャート、（ｃ）はコモンモード電圧波形のシミュレーション結果
【図４】従来例を示す図１相当図
【図５】（ａ）および（ｂ）は図２（ａ）相当図、（ｃ）は図３（ｃ）相当図
【符号の説明】
【００３３】
図面中、１１は駆動回路、ＢＵＳＡ、ＢＵＳＢはバス（差動バス）、ＭＰ１、ＭＮ６はＭＯＳトランジスタ（出力用のスイッチング素子）、Ｍ１、Ｍ２はカレントミラー回路、ＭＰ２、ＭＮ５はＭＯＳトランジスタを示す。
【図１】
2009010882.tif 000003
【図２】
2009010882.tif 000004
【図３】
2009010882.tif 000005
【図４】
2009010882.tif 000006
【図５】
2009010882.tif 000007