(57)【要約】【課題】  回路規模の増大を抑えつつ、出力信号の増幅利得を増大させＳ／Ｎの向上を図るようにした固体撮像装置を提供する。【解決手段】  単位画素を二次元状に配列した画素部１と、画素列毎に配列された画素信号を出力する垂直信号ラインに接続され、画素のリセット信号電圧と信号電圧の差分に対応する画素信号を生成するクランプコンデンサを有するノイズ抑圧回路３とを備えた固体撮像装置において、ノイズ抑圧回路における隣接して配置されるクランプコンデンサを並列接続して画素信号を読み出し、信号読み出し時の増幅利得を増大させるように構成する。【選択図】        図１
2009272919.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子、前記光電変換素子で生成された信号を蓄積する蓄積部、前記蓄積部をリセットするリセット部、前記蓄積部に蓄積された信号を増幅する増幅部及び増幅された信号の出力を制御する制御部を有する画素が行列状に二次元に配列されると共に、前記画素列毎に設けられ、前記画素からの信号が出力される垂直信号線を有する画素部と、
一端が前記垂直信号線に接続され、該垂直信号線に出力されたリセット時の前記画素からの第１の信号出力と前記光電変換素子で生成された信号に対応する前記画素からの第２の信号出力との差分に対応する画素信号を生成するクランプコンデンサ、前記クランプコンデンサの他端に一端が接続され、前記画素信号を保持するサンプルホールドコンデンサ、及び隣接する列のクランプコンデンサ同士を並列接続する共有化スイッチを有する列処理回路と、
第１の垂直信号線に対して前記画素の前記第１及び第２の信号出力が行われるときに、隣接する第２の垂直信号線に対する前記画素の第１及び第２の信号出力を停止状態にさせると共に、前記共有化スイッチを並列接続状態とする制御部と、
を有する固体撮像装置。
【請求項２】
前記列処理回路は、前記クランプコンデンサの他端に接続され、前記クランプコンデンサの他端に固定電位を供給するクランプスイッチと、前記クランプコンデンサの他端と前記クランプスイッチとの接続点と前記サンプルホールドコンデンサの一端との間に設けられ、前記クランプコンデンサと前記サンプルホールドコンデンサとの接続又は切り離しを行うサンプルホールドスイッチとを有することを特徴とする請求項１に係る固体撮像装置。
【請求項３】
各行毎に、前記画素の前記リセット部を制御するリセット制御線が複数設けられ、第１の画素のリセット部と隣接する列の第２の画素のリセット部とは異なるリセット制御線に接続されていることを特徴とする請求項１に係る固体撮像装置。
【請求項４】
前記列処理回路は、前記クランプコンデンサの他端と前記サンプルホールドコンデンサの一端との接続又は切り離しを行うサンプルホールドスイッチと、前記垂直信号線と前記クランプコンデンサの一端との接続又は切り離しを行う入力制御スイッチを更に有し、前記サンプルホールドスイッチと前記入力制御スイッチとは同期して動作することを特徴とする請求項１に係る固体撮像装置。
【請求項５】
前記制御部は、前記共有化スイッチの機能を停止し、同一行に属する画素の出力信号を各垂直信号線に出力させ、前記列処理回路に入力させるように制御することを特徴とする請求項１に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置に関し、特に回路規模の増大を抑えつつ出力信号の増幅利得を増大させた固体撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像装置を用いて撮像を行う場合には、画素のリセット時の画素出力のばらつきを補正する必要があり、そのために画素と信号出力部との間に相関二重サンプリング処理（以下、ＣＤＳ処理と略記）を行うための処理回路が配置されている。図16は、ＣＤＳ処理を行う固体撮像装置の一例として、特開２００４−３２０３４６号公報に記載されている固体撮像装置の回路構成図の一部である。この固体撮像装置は、行列状（図示例では２行２列）に配列された単位画素ＰＩＸ11〜ＰＩＸ22からなる画素部１と、画素部１を駆動する垂直走査回路２と、画素列毎に配置され、画素部１の画素信号を出力する垂直信号ラインＶ１，Ｖ２と、垂直信号ラインＶ１，Ｖ２に定電流を流す画素電流源Ｉ41，Ｉ42と、垂直信号ラインＶ１，Ｖ２に接続され、単位画素ＰＩＸ11〜ＰＩＸ22の信号のノイズ成分を抑圧するノイズ抑圧回路３と、ノイズ抑圧回路３からの信号を読み出す列選択スイッチＭ31，Ｍ32と、列選択スイッチＭ31，Ｍ32を駆動する水平走査回路４と、列選択スイッチＭ31，Ｍ32に接続される出力アンプ５と、単位画素ＰＩＸ11〜ＰＩＸ22に電源を供給する画素電源ライン６と、クランプするための基準電位を与えるクランプ電圧ライン７，及びノイズ抑圧回路３を駆動する列処理駆動回路８とから構成され、出力アンプ５の出力端子ＯＵＴからの信号が、各画素の出力信号として取り出される。
【０００３】
単位画素ＰＩＸ11〜ＰＩＸ22は、いずれも同一の回路構成を有し、ここで単位画素ＰＩＸ11を例にとると、光電変換素子であるフォトダイオードＤ11と、フォトダイオードＤ11の信号を蓄積部（増幅トランジスタＭ311 のゲート）に転送するＰＤ信号転送トランジスタＭ111 と、蓄積部の信号をリセットするリセットトランジスタＭ211 と、蓄積部の信号を増幅する増幅トランジスタＭ311 と、及び増幅された信号の出力を制御する出力制御トランジスタＭ411 から成る。
【０００４】
垂直走査回路２は、ＰＤ信号転送トランジスタＭ111 ，Ｍ121 を駆動する転送制御パルスφＴＲ１と、リセットトランジスタＭ211 ，Ｍ221 を駆動するリセット制御パルスφＲＳ1 と、及び出力制御トランジスタＭ411 ，Ｍ421 を駆動する出力制御パルスφＳＥＬ１を、行単位の単位画素ＰＩＸ11〜ＰＩＸ22の駆動パルスとして供給する。
【０００５】
ノイズ抑圧回路３は、垂直信号ラインＶ１，Ｖ２に一端が接続されたクランプコンデンサＣＣＬ１，ＣＣＬ２と、垂直信号ラインＶ１，Ｖ２の電圧変化分を保持するサンプルホールドコンデンサＣＳＨ１，ＣＳＨ２と、クランプコンデンサＣＣＬ１，ＣＣＬ２の他端とサンプルホールドコンデンサＣＳＨ１，ＣＳＨ２の一端とを接続するサンプルホールドスイッチＭ11，Ｍ12と、クランプコンデンサＣＣＬ１，ＣＣＬ２の他端とサンプルホールドコンデンサＣＳＨ１，ＣＳＨ２の一端との接続ラインとクランプ電圧ライン７とを接続し、基準電位ＶＲＥＦを設定するためのクランプスイッチＭ21，Ｍ22とで構成されている。
【０００６】
水平走査回路４は、列選択スイッチＭ31，Ｍ32を駆動する列選択パルスφＨ１，φＨ２を供給する。列処理駆動回路８は、ノイズ抑圧回路３のサンプルホールドスイッチＭ11，Ｍ12を駆動するサンプルホールド制御パルスφＳＨと、クランプスイッチＭ21，Ｍ22を駆動するクランプ制御パルスφＣＬを供給する。
【０００７】
図17は、図16に示した従来例における出力端子ＯＵＴから１行の画素の信号を読み出す駆動タイミングチャートの概略を示す図である。はじめに、１行目のリセット制御パルスφＲＳ１＝Ｈにすると、リセットトランジスタＭ211 ，Ｍ221 がオン状態となり、増幅トランジスタＭ311 ，Ｍ321 のゲート電圧を画素電源電圧にリセットする。次に、出力制御パルスφＳＥＬ１＝Ｈにすると、出力制御トランジスタＭ411 ，Ｍ421 がオン状態となり、垂直信号ラインＶ１，Ｖ２に単位画素ＰＩＸ11，ＰＩＸ21のリセット信号電圧が出力される。
【０００８】
このとき、クランプ制御パルスφＣＬ＝Ｈ、及びサンプルホールド制御パルスφＳＨ＝Ｈとし、サンプルホールドスイッチＭ11，Ｍ12、及びクランプスイッチＭ21，Ｍ22をオン状態とすることで、クランプコンデンサＣＣＬ１，ＣＣＬ２とサンプルホールドコンデンサＣＳＨ１，ＣＳＨ２を接続し、クランプコンデンサＣＣＬ１の他端とサンプルホールドコンデンサＣＳＨ１の一端、及びクランプコンデンサＣＣＬ２の他端とサンプルホールドコンデンサＣＳＨ２の一端の各々の接続ラインを、クランプ電圧ライン７の電位である基準電位ＶＲＥＦに固定する。
【０００９】
そして、クランプ制御パルスφＣＬ＝ＬとしてクランプスイッチＭ21，Ｍ22をオフ状態とすることで、クランプコンデンサＣＣＬ１，ＣＣＬ２とサンプルホールドコンデンサＣＳＨ１，ＣＳＨ２との各々の接続ラインをフローティング状態とする。その後、リセット制御パルスφＲＳ1 ＝Ｌとしたあと転送制御パルスφＴＲ１＝Ｈとすることで、垂直信号ラインＶ１，Ｖ２に単位画素ＰＩＸ11，ＰＩＸ21の信号電圧が出力される。
【００１０】
このとき、単位画素ＰＩＸ11，ＰＩＸ21のリセット信号電圧と信号電圧との電圧変化ΔＶsig1，ΔＶsig2が、クランプコンデンサＣＣＬ１，ＣＣＬ２及びサンプルホールドスイッチＭ11，Ｍ12を介して、サンプルホールドコンデンサＣＳＨ１，ＣＳＨ２に蓄積される。その後、サンプルホールド制御パルスφＳＨ＝ＬとしサンプルホールドスイッチＭ11〜Ｍ13をオフ状態にすることで、サンプルホールドコンデンサＣＳＨ１，ＣＳＨ２に１行目の単位画素ＰＩＸ11，ＰＩＸ21の信号成分ＶＳＨ１，ＶＳＨ２として、
ＶＳＨ１＝ＶＲＥＦ＋〔ＣＣＬ１／ＣＣＬ１＋ＣＳＨ１）〕×ΔＶsig1
ＶＳＨ２＝ＶＲＥＦ＋〔ＣＣＬ２／ＣＣＬ２＋ＣＳＨ２）〕×ΔＶsig2
がそれぞれ保持される。なお、ここで、ＣＣＬ１，ＣＣＬ２，ＣＳＨ１，ＣＳＨ２は、それぞれクランプコンデンサＣＣＬ１，ＣＣＬ２、サンプルホールドコンデンサＣＳＨ１，ＣＳＨ２の各容量を示すものとする。
【００１１】
以上説明したように、図16に示した従来の固体撮像装置によれば、ＣＤＳ処理がなされ画素出力のばらつきが補正された画像信号を出力することが可能である。
【特許文献１】特開２００４−３２０３４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、固体撮像装置においては、より高画質の画像を得るために、よりＳ／Ｎの良いものが求められる。また、カプセル型内視鏡に代表されるような、実装の高密度化を要求される機器においては、それに組み込まれる固体撮像装置においても、回路規模は小さいものが望ましい。しかしながら、従来の固体撮像装置に関しては、以下のような課題がある。すなわち、出力信号のＳ／Ｎに関係する増幅利得を大きくするためには、出力信号に掛かる係数である〔ＣＣＬ／ＣＣＬ＋ＣＳＨ）〕のＣＣＬに相当する、クランプコンデンサの容量を大きくする必要がある。しかし、コンデンサの容量を大きくするには配置面積の増大は避けられず、またクランプコンデンサＣＣＬは画素部の各列に配置されるため回路規模の増大は避けられない。
【００１３】
本発明は、固体撮像装置における上記問題点を解消するためになされたもので、回路規模の増大を抑えつつ、出力信号の増幅利得を増大させ、Ｓ／Ｎの向上を図ることが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、請求項１に係る発明は、光電変換素子、前記光電変換素子で生成された信号を蓄積する蓄積部、前記蓄積部をリセットするリセット部、前記蓄積部に蓄積された信号を増幅する増幅部及び増幅された信号の出力を制御する制御部を有する画素が行列状に二次元に配列されると共に、前記画素列毎に設けられ、前記画素からの信号が出力される垂直信号線を有する画素部と、一端が前記垂直信号線に接続され、該垂直信号線に出力されたリセット時の前記画素からの第１の信号出力と前記光電変換素子で生成された信号に対応する前記画素からの第２の信号出力との差分に対応する画素信号を生成するクランプコンデンサ、前記クランプコンデンサの他端に一端が接続され、前記画素信号を保持するサンプルホールドコンデンサ、及び隣接する列のクランプコンデンサ同士を並列接続する共有化スイッチを有する列処理回路と、第１の垂直信号線に対して前記画素の前記第１及び第２の信号出力が行われるときに、隣接する第２の垂直信号線に対する前記画素の第１及び第２の信号出力を停止状態にさせると共に、前記共有化スイッチを並列接続状態とする制御部とを有することを特徴とするものであり、この請求項１に係る実施例には、実施例１〜10が対応する。
【００１５】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記列処理回路は、前記クランプコンデンサの他端に接続され、前記クランプコンデンサの他端に固定電位を供給するクランプスイッチと、前記クランプコンデンサの他端と前記クランプスイッチとの接続点と前記サンプルホールドコンデンサの一端との間に設けられ、前記クランプコンデンサと前記サンプルホールドコンデンサとの接続又は切り離しを行うサンプルホールドスイッチとを有することを特徴とするものであり、この請求項２に係る実施例には、実施例５，７〜９が対応する。
【００１６】
請求項３に係る発明は、請求項１に係る固体撮像装置において、各行毎に、前記画素の前記リセット部を制御するリセット制御線が複数設けられ、第１の画素のリセット部と隣接する列の第２の画素のリセット部とは異なるリセット制御線に接続されていることを特徴とするものであり、この請求項３に係る実施例には、実施例２，４，９が対応する。
【００１７】
請求項４に係る発明は、請求項１に係る固体撮像装置において、前記列処理回路は、前記クランプコンデンサの他端と前記サンプルホールドコンデンサの一端との接続又は切り離しを行うサンプルホールドスイッチと、前記垂直信号線と前記クランプコンデンサの一端との接続又は切り離しを行う入力制御スイッチを更に有し、前記サンプルホールドスイッチと前記入力制御スイッチとは同期して動作することを特徴とするものであり、この請求項４に係る実施例には、実施例６〜９が対応する。
【００１８】
請求項５に係る発明は、請求項１に係る固体撮像装置において、前記制御部は、前記共有化スイッチの機能を停止し、同一行に属する画素の出力信号を各垂直信号線に出力させ、前記列処理回路に入力させるように制御することを特徴とするものであり、この請求項５に係る実施例には、実施例10が対応する。
【発明の効果】
【００１９】
請求項１に係る発明によれば、画像信号を読み出す際に、画素部の各列に配置された列処理回路のクランプコンデンサに、隣接して配置された列処理回路内のクランプコンデンサを並列接続して読み出すことができ、これにより、信号読み出し時の増幅利得を増大させ、Ｓ／Ｎの向上を図ることが可能となる。請求項２に係る発明によれば、請求項１に係る発明と同様の効果が得られる。請求項３に係る発明によれば、請求項１に係る発明と同様の効果が得られると共に、１行の画素読み出し時にリセット信号を複数回に分割して読み出すことが可能となる。請求項４に係る発明によれば、請求項１に係る発明と同様の効果が得られると共に、画素部に配置する制御線を削減することが可能となる。請求項５に係る発明によれば、請求項１に係る発明と同様の効果が得られると共に、隣接する列処理回路内のクランプコンデンサとの並列接続を行わない信号の読み出しを行えるようにしたので、2 つの異なる増幅利得による読み出しを実現することが可能となる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２１】
（実施例１）
まず、本発明に係る固体撮像装置の実施例１について説明する。図１は、実施例１に係る固体撮像装置の構成を示す回路構成図である。この実施例１に係る固体撮像装置は、行列状（図示例では２行３列で示す）に配列された単位画素ＰＩＸ11〜ＰＩＸ32からなる画素部１と、画素部１を駆動する垂直走査回路２と、画素列毎に配置され、画素部１の画素信号を出力する垂直信号ラインＶ１〜Ｖ３と、垂直信号ラインＶ１〜Ｖ３に定電流を流す画素電流源Ｉ41〜Ｉ43と、垂直信号ラインＶ１〜Ｖ３に接続され、単位画素ＰＩＸ11〜ＰＩＸ32の信号のノイズ成分を抑圧するノイズ抑圧回路３と、ノイズ抑圧回路３からの信号を水平信号線101 に読み出す列選択スイッチＭ31〜Ｍ33と、列選択スイッチＭ31〜Ｍ33を駆動する水平走査回路４と、水平信号線101 に接続された出力アンプ５と、単位画素ＰＩＸ11〜ＰＩＸ32に電源を供給する画素電源ライン６と、クランプするための基準電位を与えるクランプ電圧ライン７，及びノイズ抑圧回路３を駆動する列処理駆動回路８とから構成され、出力アンプ５の出力端子ＯＵＴからの信号が、各画素の出力信号として取り出されるようになっている。
【００２２】
単位画素ＰＩＸ11〜ＰＩＸ32は、いずれも同一の回路構成を有し、ここで単位画素ＰＩＸ11を例にとると、光電変換素子であるフォトダイオードＤ11と、フォトダイオードＤ11の信号を蓄積部（増幅トランジスタＭ311 のゲート）に転送するＰＤ信号転送トランジスタＭ111 と、蓄積部の信号をリセットするリセットトランジスタＭ211 と、蓄積部の信号を増幅する増幅トランジスタＭ311 と、及び増幅された信号の出力を制御する出力制御トランジスタＭ411 から成る。
【００２３】
垂直走査回路２は、ＰＤ信号転送トランジスタＭ111 及びＭ131 ，Ｍ121 を駆動する転送制御パルスφＴＲ11，φＴＲ12と、リセットトランジスタＭ211 ，Ｍ221 及びＭ231 を駆動するリセット制御パルスφＲＳ１と、出力制御トランジスタＭ221 及びＭ431 ，Ｍ421 を駆動する出力制御パルスφＳＥＬ11，φＳＥＬ12とを、行単位の単位画素ＰＩＸ11〜ＰＩＸ32の駆動パルスとして供給する。
【００２４】
ノイズ抑圧回路３は、垂直信号ラインＶ１〜Ｖ３の各々にその一端が接続されたクランプコンデンサＣＣＬ１〜ＣＣＬ３と、クランプコンデンサＣＣＬ１とＣＣＬ２の一端同士及び他端同士を接続する共有化スイッチＭ41，Ｍ51と、クランプコンデンサＣＣＬ２とＣＣＬ３の一端同士及び他端同士を接続する共有化スイッチＭ42，Ｍ52と、垂直信号ラインＶ１〜Ｖ３の電圧変化分を保持するサンプルホールドコンデンサＣＳＨ１〜ＣＳＨ３と、クランプコンデンサＣＣＬ１〜ＣＣＬ３の他端とサンプルホールドコンデンサＣＳＨ１〜ＣＳＨ３の一端とを接続するサンプルホールドスイッチＭ11〜Ｍ13と、クランプコンデンサＣＣＬ１〜ＣＣＬ３の各々の他端とサンプルホールドコンデンサＣＳＨ１〜ＣＳＨ３の各々の一端との接続ラインとクランプ電圧ライン７とを接続し、基準電位ＶＲＥＦを設定するためのクランプスイッチＭ21〜Ｍ23とで構成される。
【００２５】
水平走査回路４は、列選択スイッチＭ31〜Ｍ33を駆動する列選択パルスφＨ１〜φＨ３を供給する。列処理駆動回路８は、ノイズ抑圧回路３のサンプルホールドスイッチＭ11〜Ｍ13を駆動するサンプルホールド制御パルスφＳＨ１，φＳＨ２と、クランプスイッチＭ21〜Ｍ23を駆動するクランプ制御パルスφＣＬ１，φＣＬ２と、共有化スイッチＭ41，Ｍ51を駆動するチップセレクトパルスφＣＳ１と、共有化スイッチＭ42，Ｍ52を駆動するチップセレクトパルスφＣＳ２とを供給する。
【００２６】
次に、このように構成されている実施例１に係る固体撮像装置の動作を、図２に示すタイミングチャートを参照しながら説明する。図２は、図１に示す固体撮像装置において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。はじめに、１行目のリセット制御パルスφＲＳ１＝Ｈにすると、単位画素ＰＩＸ11ではリセットトランジスタＭ211 がオン状態となり、増幅トランジスタＭ311 のゲート電圧がリセットされる。そして、出力制御パルスφＳＥＬ11＝Ｈにすると出力制御トランジスタＭ411 がオン状態となり、垂直信号ラインＶ１に単位画素ＰＩＸ11のリセット信号電圧が出力される。
【００２７】
このとき、サンプルホールド制御パルスφＳＨ１＝Ｈ，φＳＨ２＝Ｌ、クランプ制御パルスφＣＬ１＝Ｈ，φＣＬ２＝Ｌ、及びチップセレクトパルスφＣＳ１＝Ｈ，φＣＳ２＝Ｌとし、サンプルホールドスイッチＭ11，クランプスイッチＭ21，共有化スイッチＭ41，Ｍ51をオン状態とすることで、クランプコンデンサＣＣＬ１，ＣＣＬ２を並列接続し、並列接続されたクランプコンデンサＣＣＬ１，ＣＣＬ２とサンプルホールドコンデンサＣＳＨ１を接続し、クランプコンデンサＣＣＬ１，ＣＣＬ２及びサンプルホールドコンデンサＣＳＨ１の接続ラインを、クランプ信号ライン７の電位である基準電位ＶＲＥＦに固定する。その後、クランプ制御パルスφＣＬ１＝ＬとしクランプスイッチＭ21をオフ状態とすることで、クランプコンデンサＣＣＬ１，ＣＣＬ２とサンプルホールドコンデンサＣＳＨ１との接続ラインをフローティング状態とする。
【００２８】
その後、リセット制御パルスφＲＳ１＝Ｌとしたあと転送制御パルスφＴＲ11＝Ｈとし、垂直信号ラインＶ１に単位画素ＰＩＸ11の信号電圧が出力される。このとき、単位画素ＰＩＸ11のリセット信号電圧と信号電圧との電圧変化ΔＶsig1が、並列接続されたクランプコンデンサＣＣＬ１，ＣＣＬ２及びサンプルホールドスイッチＭ11を介して、サンプルホールドコンデンサＣＳＨ１に蓄積される。その後、サンプルホールド制御パルスφＳＨ１＝ＬとしサンプルホールドスイッチＭ11をオフ状態にすることで、サンプルホールドコンデンサＣＳＨ１に単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ＋〔（ＣＣＬ１＋ＣＣＬ２）／（ＣＣＬ１＋ＣＣＬ２＋ＣＳＨ１）〕          ×ΔＶsig1
が保持される。
【００２９】
次に、再び１行目のリセット制御パルスφＲＳ１＝Ｈにすると、単位画素ＰＩＸ21ではリセットトランジスタＭ221 がオン状態となり、増幅トランジスタＭ321 のゲート電圧をリセットする。そして、行選択パルスφＳＥＬ12＝Ｈにすると行選択トランジスタＭ421 がオン状態となり、垂直信号ラインＶ２に単位画素ＰＩＸ21のリセット信号電圧が出力される。
【００３０】
このとき、サンプルホールド制御パルスφＳＨ１＝Ｌ，φＳＨ２＝Ｈ、クランプ制御パルスφＣＬ１＝Ｌ，φＣＬ２＝Ｈ、及びチップセレクトパルスφＣＳ１＝Ｌ，φＣＳ２＝Ｈとし、サンプルホールドスイッチＭ12，クランプスイッチＭ22，共有化スイッチＭ42，Ｍ52をオン状態とすることで、クランプコンデンサＣＣＬ２，ＣＣＬ３を並列接続し、並列接続されたクランプコンデンサＣＣＬ２，ＣＣＬ３とサンプルホールドコンデンサＣＳＨ２を接続し、クランプコンデンサＣＣＬ２，ＣＣＬ３及びサンプルホールドコンデンサＣＳＨ２の接続ラインを、クランプ信号ライン７の電位である基準電位ＶＲＥＦに固定する。その後、クランプ制御パルスφＣＬ２＝ＬとしクランプスイッチＭ22をオフ状態とすることで、クランプコンデンサＣＣＬ２，ＣＣＬ３とサンプルホールドコンデンサＣＳＨ２との接続ラインをフローティング状態とする。
【００３１】
その後、リセット制御パルスφＲＳ１＝Ｌとしたあと転送制御パルスφＴＲ12＝Ｈとし、垂直信号ラインＶ２に単位画素ＰＩＸ21の信号電圧が出力される。このとき、単位画素ＰＩＸ21のリセット信号電圧と信号電圧との電圧変化ΔＶsig2が、並列接続されたクランプコンデンサＣＣＬ２，ＣＣＬ３及びサンプルホールドスイッチＭ12を介して、サンプルホールドコンデンサＣＳＨ２に蓄積される。その後、サンプルホールド制御パルスφＳＨ２＝ＬとしサンプルホールドスイッチＭ12をオフ状態にすることで、サンプルホールドコンデンサＣＳＨ２に単位画素ＰＩＸ22の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ＋〔（ＣＣＬ２＋ＣＣＬ３）／（ＣＣＬ２＋ＣＣＬ３＋ＣＳＨ２）〕          ×Δsig2
が保持される。
【００３２】
最後に、水平走査回路４から出力される列選択パルスを順次、φＨ１＝Ｈ，Ｈ２＝Ｈとし、列選択スイッチＭ31，Ｍ32を順次オン状態とすることで、サンプルホールドコンデンサＣＳＨ１，ＣＳＨ２に保持された信号成分ＶＳＨ１，ＶＳＨ２を、出力アンプ５を介して出力端子ＯＵＴへ読み出す。同様の動作を画素部１の行数回行い、全画素の信号を出力端子ＯＵＴから読み出す。
【００３３】
このように、実施例１によれば、各単位画素、例えば１列目の単位画素ＰＩＸ11の画素信号読み出しに対して、ノイズ抑圧部３の１列目のクランプコンデンサＣＣＬ１に隣接する２列目のクランプコンデンサＣＣＬ２を並列接続して信号の読み出しができ、ノイズ抑圧部３での増幅利得を大きくすることが可能となる。これにより、列毎のクランプ容量を大きくすることなく、ノイズ抑圧部以降で混入するノイズの影響を小さくすることが可能となり、従来よりもＳ／Ｎを向上させることが可能となる。また、本実施例においては、チップセレクトパルスφＣＳ１とサンプルホールド制御パルスφＳＨ１等、同じタイミングで駆動するパルスについては説明の都合上個別に記載しているが、これらは同じパルスにより駆動してもよい。
【００３４】
（実施例２）
次に、実施例２について説明する。図３の（Ａ）は、実施例２に係る固体撮像装置のうち画素部１，垂直走査回路２，及び画素電源ライン６部分を示す構成図である。垂直走査回路２以外の構成は図１に示した実施例１と同じであり、また対応する構成要素には同一の符号を付して示している。垂直走査回路２は、本実施例においては、隣接する画素ＰＩＸ11，ＰＩＸ21のリセットトランジスタＭ211 ，Ｍ221 に異なるリセット制御パルスφＲＳ１，φＲＳ２を供給するように構成されている。
【００３５】
次に、このように構成されている実施例２に係る固体撮像装置の動作を、図３の（Ｂ）に示すタイミングチャートを参照しながら説明する。図３の（Ｂ）は、図３の（Ａ）に示す実施例２において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。リセット制御パルスφＲＳ１，φＲＳ２以外の駆動タイミングは実施例１と同じで、リセット制御パルスφＲＳ１は実施例１のリセット制御パルスφＲＳの一つ目のパルスと同じタイミングのパルス、リセット制御パルスφＲＳ２は実施例１のリセット制御パルスφＲＳの二つ目のパルスと同じタイミングのパルスである。
【００３６】
図３の（Ｂ）に示す駆動タイミングにより読み出しを行うことにより、はじめに、図示を省略したノイズ抑圧回路における１列目のサンプルホールドコンデンサＣＳＨ１に単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ＋〔（ＣＣＬ１＋ＣＣＬ２）／（ＣＣＬ１＋ＣＣＬ２＋ＣＳＨ１）〕          ×ΔＶsig1
が保持され、次に、２列目のサンプルホールドコンデンサＣＳＨ２に単位画素ＰＩＸ21の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ＋〔（ＣＣＬ２＋ＣＣＬ２）／（ＣＣＬ２＋ＣＣＬ２＋ＣＳＨ２）〕          ×ΔＶsig2
が保持される。
【００３７】
最後に、水平走査回路４を駆動することで、１行の画素の信号を出力端子ＯＵＴから読み出す。このように、実施例２によれば、実施例１と同等の効果を得ると共に、隣接する列の単位画素、例えば画素ＰＩＸ11，ＰＩＸ21のリセットトランジスタＭ211 ，Ｍ221 を、異なるリセット制御パルスφＲＳ１，φＲＳ２で制御することが可能となる。
【００３８】
（実施例３）
次に、実施例３について説明する。図４の（Ａ）は、実施例３に係る固体撮像装置のうちノイズ抑圧回路３，列処理駆動回路８，及びクランプ電圧ライン７部分を示す構成図である。ノイズ抑圧回路３，及び列処理駆動回路８以外の構成は図１に示した実施例１と同じであり、また対応する構成要素には同一の符号を付して示している。本実施例においては、ノイズ抑圧回路３は、垂直信号ラインＶ１〜Ｖ３の各々に一端が接続されたクランプコンデンサＣＣＬ１〜ＣＣＬ３と、クランプコンデンサＣＣＬ１とＣＣＬ２の一端同士及び他端同士を接続する共有化スイッチＭ41，Ｍ51と、クランプコンデンサＣＣＬ２とＣＣＬ３の一端同士及び他端同士を接続する共有化スイッチＭ42，Ｍ52と、クランプコンデンサＣＣＬ１〜ＣＣＬ３の各々の他端に反転入力端子が接続された差動増幅アンプＡ11〜Ａ13と、差動増幅アンプＡ11〜Ａ13の出力端子と反転入力端子に接続された帰還コンデンサＣＦ１〜ＣＦ３と、同じく差動増幅アンプＡ11〜Ａ13の出力端子と反転入力端子に接続されたリセットスイッチＭ61〜Ｍ63と、差動増幅アンプＡ11〜Ａ13の出力端子の各々に一端が接続されたサンプルホールドスイッチＭ11〜Ｍ13と、サンプルホールドスイッチＭ11〜Ｍ13の各々の他端に接続され、差動増幅アンプＡ11〜Ａ13の出力信号を保持するサンプルホールドコンデンサＣＳＨ１〜ＣＳＨ３とで構成されている。
【００３９】
クランプ電圧ライン７は、差動増幅アンプＡ11〜Ａ13の非反転入力端子に接続され、基準電位ＶＰＥＦを与える。列処理駆動回路８は、ノイズ抑圧回路３のサンプルホールドスイッチＭ11〜Ｍ13を駆動するサンプルホールド制御パルスφＳＨ１，φＳＨ２と、リセットスイッチＭ61〜Ｍ63を駆動するクランプ制御パルスφＣＬ１，φＣＬ２と、共有化スイッチＭ41，Ｍ51を駆動するチップセレクトパルスφＣＳ１，及び共有化スイッチＭ42，Ｍ52を駆動するチップセレクトパルスφＣＳ２を供給する。
【００４０】
次に、このように構成されている実施例３に係る固体撮像装置の動作を、図４の（Ｂ）に示すタイミングチャートを参照しながら説明する。図４の（Ｂ）は、図４の（Ａ）に示す実施例３において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。はじめに、図示を省略した垂直走査回路における１行目のリセット制御パルスφＲＳ１＝ＨにするとリセットトランジスタＭ211 がオン状態となり、増幅トランジスタＭ311 のゲート電圧をリセットする。そして、出力制御パルスφＳＥＬ11＝Ｈにすると出力制御トランジスタＭ411 がオン状態となり、垂直信号ラインＶ１に単位画素ＰＩＸ11のリセット信号電圧が出力される。
【００４１】
このとき、サンプルホールド制御パルスφＳＨ１＝Ｈ，φＳＨ２＝Ｌ、クランプ制御パルスφＣＬ１＝Ｈ，φＣＬ２＝Ｌ、及びチップセレクトパルスφＣＳ１＝Ｈ，φＣＳ２＝Ｌとし、サンプルホールドスイッチＭ11，リセットスイッチＭ61，共有化スイッチＭ41，Ｍ51をオン状態とすることで、クランプコンデンサＣＣＬ１，ＣＣＬ２を並列接続し、並列接続されたクランプコンデンサＣＣＬ１，ＣＣＬ２とサンプルホールドコンデンサＣＳＨ１を接続し、クランプコンデンサＣＣＬ１，ＣＣＬ２及びサンプルホールドコンデンサＣＳＨ１の接続点を、クランプ信号ライン７の電位である基準電位ＶＲＥＦに固定する。そして、クランプ制御パルスφＣＬ１＝ＬとしリセットスイッチＭ61をオフ状態とする。
【００４２】
その後、リセット制御パルスφＲＳ１＝Ｌとしたあと転送制御パルスφＴＲ11＝Ｈとし、垂直信号ラインＶ１に単位画素ＰＩＸ11の信号電圧が出力される。このとき、単位画素ＰＩＸ11のリセット信号電圧と信号電圧との電圧変化ΔＶsig1が並列接続されたクランプコンデンサＣＣＬ１，ＣＣＬ２，帰還コンデンサＣＦ１及びサンプルホールドスイッチＭ11を介してサンプルホールドコンデンサＣＳＨ１に蓄積される。
【００４３】
その後、サンプルホールド制御パルスφＳＨ１＝ＬとしサンプルホールドスイッチＭ11をオフ状態にすることで、サンプルホールドコンデンサＣＳＨ１に単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ−〔（ＣＣＬ１＋ＣＣＬ２）／ＣＦ１〕×ΔＶsig1
が保持される。次に、単位画素ＰＩＸ11と同様に単位画素ＰＩＸ21の駆動を行うことで、サンプルホールドコンデンサＣＳＨ２に単位画素ＰＩＸ21の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ−〔（ＣＣＬ２＋ＣＣＬ３）／ＣＦ２〕×ΔＶsig2
が保持される。
【００４４】
最後に、水平走査回路４を駆動することで、１行の画素の信号を出力端子ＯＵＴから読み出す。このように、実施例３によれば、差動増幅アンプを含むノイズ抑圧回路３により構成された回路においても、実施例１と同等の効果を得ることが可能である。
【００４５】
（実施例４）
次に、実施例４について説明する。図５の（Ａ）は、実施例４に係る固体撮像装置のうち画素部１，垂直走査回路２，及び画素電源ライン６部分を示す構成図である。画素部１及び垂直走査回路２以外の構成は、図１に示した実施例１と同じであり、また対応する構成要素には同一の符号を付して示している。本実施例において、単位画素ＰＩＸ11〜ＰＩＸ32はいずれも同一の回路構成を有し、ここで単位画素ＰＩＸ11を例にとると、光電変換素子であるフォトダイオードＤ11と、フォトダイオードＤ11の信号をリセットするリセットトランジスタＭ211 と、フォトダイオードＤ11の信号を増幅する増幅トランジスタＭ311 と、増幅された信号の出力を制御する出力制御トランジスタＭ411 とから成る。
【００４６】
垂直走査回路２は、リセットトランジスタＭ211 及びＭ231 ，Ｍ221 をそれぞれ駆動するリセット制御パルスφＲＳ11，φＲＳ12と、出力制御トランジスタＭ411 及びＭ431 ，Ｍ421 をそれぞれ駆動する出力制御パルスφＳＥＬ11，φＳＥＬ12を、行単位の単位画素ＰＩＸ11〜ＰＩＸ32の駆動パルスとして供給する。
【００４７】
次に、このように構成されている実施例４に係る固体撮像装置の動作を、図５の（Ｂ）に示すタイミングチャートを参照しながら説明する。図５の（Ｂ）は、図５の（Ａ）に示す固体撮像装置において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。はじめに、１行目の出力制御パルスφＳＥＬ11＝Ｈにすると出力制御トランジスタＭ411 がオン状態となり、垂直信号ラインＶ１に単位画素ＰＩＸ11の信号電圧が出力される。
【００４８】
このとき、サンプルホールド制御パルスφＳＨ１＝Ｈ，クランプ制御パルスφＣＬ１＝Ｈ及びチップセレクトパルスφＣＳ１＝Ｈとし、サンプルホールドスイッチＭ11，クランプスイッチＭ21，共有化スイッチＭ41，Ｍ51をオン状態とすることで、クランプコンデンサＣＣＬ１，ＣＣＬ２を並列接続し、並列接続されたクランプコンデンサＣＣＬ１，ＣＣＬ２とサンプルホールドコンデンサＣＳＨ１を接続し、クランプコンデンサＣＣＬ１，ＣＣＬ２及びサンプルホールドコンデンサＣＳＨ１の接続ラインをクランプ信号ライン7 の電位である基準電位ＶＲＥＦに固定する。そして、クランプ制御パルスφＣＬ１＝ＬとしクランプスイッチＭ21をオフ状態とすることで、クランプコンデンサＣＣＬ１，ＣＣＬ２とサンプルホールドコンデンサＣＳＨ１との接続ラインをフローティング状態とする。
【００４９】
次に、1 行目のリセット制御パルスφＲＳ１＝ＨにするとリセットトランジスタＭ211 がオン状態となり、垂直信号ラインＶ１に単位画素ＰＩＸ11のリセット信号電圧が出力される。このとき、単位画素ＰＩＸ11のリセット信号電圧と信号電圧との電圧変化ΔＶsig1が、並列接続されたクランプコンデンサＣＣＬ１，ＣＣＬ２及びサンプルホールドスイッチＭ11を介して、サンプルホールドコンデンサＣＳＨ１に蓄積される。その後、サンプルホールド制御パルスφＳＨ１＝ＬとしサンプルホールドスイッチＭ11をオフ状態にすることで、サンプルホールドコンデンサＣＳＨ１に単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ＋〔（ＣＣＬ１＋ＣＣＬ２）／（ＣＣＬ１＋ＣＣＬ２＋ＣＳＨ１）〕          ×ΔＶsig1
が保持される。
【００５０】
次に、単位画素ＰＩＸ11と同様に単位画素ＰＩＸ21の駆動を行うことで、サンプルホールドコンデンサＣＳＨ２に単位画素ＰＩＸ21の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ＋〔（ＣＣＬ２＋ＣＣＬ３）／（ＣＣＬ２＋ＣＣＬ３＋ＣＳＨ２）〕          ×ΔＶsig2
が保持される。
【００５１】
最後に、水平走査回路４を駆動することで、１行目の画素の信号を出力端子ＯＵＴから読み出す。このように、実施例４によれば、転送トランジスタを持たない単位画素の構成を持つ画素部１においても、実施例１と同等の効果を得ることが可能である。
【００５２】
（実施例５）
次に、実施例５について説明する。図６の（Ａ）は、実施例５に係る固体撮像装置のうちノイズ抑圧回路３，列処理駆動回路８，及びクランプ電圧ライン７部分を示す構成図である。ノイズ抑圧回路３，及び列処理駆動回路８以外の構成は、図１に示した実施例１と同じであり、対応する構成要素には同一の符号を付して示している。本実施例におけるノイズ抑圧回路３は、実施例１のノイズ抑圧回路において、クランプスイッチＭ21〜Ｍ23が、クランプコンデンサＣＣＬ１〜ＣＣＬ３の各々とサンプルホールドスイッチＭ11〜Ｍ13の各々との接続ラインと、クランプ電圧ライン７との間に接続されるように構成されている。
【００５３】
クランプ電圧ライン７は、クランプスイッチＭ21〜Ｍ23を介してクランプコンデンサＣＣＬ１〜ＣＣＬ３とサンプルホールドスイッチＭ11〜Ｍ13との間に接続され、基準電位ＶＲＥＦを与える。列処理駆動回路８は、実施例１の列処理駆動回路において、クランプスイッチＭ21〜Ｍ23に共通のクランプ制御パルスφＣＬを供給するように構成されている。ノイズ抑圧回路３の他の構成は、図１に示した実施例１と同様である。
【００５４】
次に、このように構成されている実施例５に係る固体撮像装置の動作を、図６の（Ｂ）に示すタイミングチャートを参照しながら説明する。図６の（Ｂ）は、図６の（Ａ）に示す固体撮像装置において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。クランプ制御パルスφＣＬ以外の駆動タイミングは実施例１と同じで、単一のクランプ制御パルスφＣＬは実施例１の２つのクランプ制御パルスφＣＬ１とφＣＬ２を合成したタイミングにより駆動する。このような駆動によれば、クランプ制御パルスφＣＬ＝ＨとしクランプスイッチＭ21をオンの状態にしても、サンプルホールド制御パルスφＳＨ１＝ＬであればサンプルホールドスイッチＭ11がオフの状態であるので、サンプルホールドコンデンサＣＳＨ１の信号成分は保持される。
【００５５】
図６の（Ｂ）に示す駆動タイミングにより読み出しを行うことにより、サンプルホールドコンデンサＣＳＨ１に１列目の単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ＋〔（ＣＣＬ１＋ＣＣＬ２）／（ＣＣＬ１＋ＣＣＬ２＋ＣＳＨ１）〕          ×ΔＶsig1
が保持され、次に、サンプルホールドコンデンサＣＳＨ２に２列目の単位画素ＰＩＸ21の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ＋〔（ＣＣＬ２＋ＣＣＬ３）／（ＣＣＬ２＋ＣＣＬ３＋ＣＳＨ２）〕          ×ΔＶ sig2 
が保持される。
【００５６】
最後に、水平走査回路４を駆動することで、１行目の画素の信号を出力端子ＯＵＴから読み出す。このように、実施例５によれば、実施例１と同等の効果を得ると共に、クランプスイッチＭ21，Ｍ22を共通のクランプ制御パルスφＣＬにより制御することができ、ノイズ抑圧回路３を制御する配線を減らすことが可能となる。
【００５７】
（実施例６）
次に、実施例６について説明する。図７は、実施例６に係る固体撮像装置を示す構成図である。垂直走査回路２と、ノイズ抑圧回路３と、列処理駆動回路８以外の構成は、図１に示した実施例１と同じであり、対応する構成要素には同一の符号を付して示している。本実施例における垂直走査回路２は、実施例１の垂直走査回路において、１行目の単位画素の出力制御トランジスタＭ411 〜Ｍ431 に共通の出力制御パルスφＳＥＬ１を供給するように構成されている。ノイズ抑圧回路３は、実施例１の回路において、垂直信号ラインＶ１〜Ｖ３の各々とクランプコンデンサＣＣＬ１〜ＣＣＬ３の各々は、入力制御スイッチＭ71〜Ｍ73により接続を制御されるように構成されている。列処理駆動回路８は、サンプルホールド制御パルスφＳＨ１，φＳＨ２を入力制御スイッチＭ71〜Ｍ73に図示のように供給するように構成されている。
【００５８】
次に、このように構成されている実施例６に係る固体撮像装置の動作を、図８に示すタイミングチャートを参照しながら説明する。図８は、図７に示した固体撮像装置において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。出力制御パルスφＳＥＬ１以外の制御方法は実施例１と同じで、実施例１の２つの出力制御パルスφＳＥＬ11，φＳＥＬ12と同じタイミングで単一の出力制御パルスφＳＥＬ１を駆動している。このような駆動によれば、出力制御パルスφＳＥＬ１＝Ｈとし画素部１の出力制御トランジスタＭ411 をオンの状態にしても、サンプルホールド制御パルスφＳＨ１＝Ｌであれば入力制御スイッチＭ71がオフの状態であるので、単位画素ＰＩＸ11の信号成分はノイズ抑圧回路３に出力されない。
【００５９】
図８に示す駆動タイミングにより読み出しを行うことにより、サンプルホールドコンデンサＣＳＨ１に１列目の単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ＋〔（ＣＣＬ１＋ＣＣＬ２）／（ＣＣＬ１＋ＣＣＬ２＋ＣＳＨ１）〕          ×ΔＶsig1
が保持され、次に、サンプルホールドコンデンサＣＳＨ２に２列目の単位画素ＰＩＸ21の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ＋〔（ＣＣＬ２＋ＣＣＬ２）／（ＣＣＬ２＋ＣＣＬ３＋ＣＳＨ２）〕          ×ΔＶsig2
が保持される。
【００６０】
最後に、水平走査回路４を駆動することで、１行目の画素の信号を出力端子ＯＵＴから読み出す。このように、実施例６によれば、実施例１と同等の効果を得ると共に、画素部１の各行の、例えば１行目の単位画素の出力制御トランジスタＭ411 ，Ｍ421 を、共通の単一の出力制御パルスφＳＥＬ１により制御することができ、画素部１を制御する配線を減らすことが可能となる。
【００６１】
（実施例７）
次に、実施例７について説明する。図９は、実施例７に係る固体撮像装置を示す構成図である。本実施例における垂直走査回路２は、実施例６の垂直走査回路と同様に、各行の、例えば１行目の単位画素の出力制御トランジスタＭ411 〜Ｍ431 に共通の単一の出力制御パルスφＳＥＬ１を供給する。ノイズ抑圧回路３は、実施例５のノイズ抑圧回路と同様に、クランプスイッチＭ21〜Ｍ23がクランプコンデンサＣＣＬ１〜ＣＣＬ３の各々とサンプルホールドスイッチＭ11〜Ｍ13の各々との間に接続され、且つ、実施例６のノイズ抑圧回路と同様に、垂直信号ラインＶ１〜Ｖ３の各々とクランプコンデンサＣＣＬ１〜ＣＣＬ３の各々とは、入力制御スイッチＭ71〜Ｍ73により接続を制御されるように構成されている。
【００６２】
列処理駆動回路８は、実施例１の列処理駆動回路において、実施例５の列処理駆動回路と同様に、クランプスイッチＭ21〜Ｍ23に共通の単一のクランプ制御パルスφＣＬを供給し、且つ、実施例６と同様に、サンプルホールド制御パルスφＳＨ１，φＳＨ２を入力制御スイッチＭ71〜Ｍ73に図示のように供給するように構成されている。
【００６３】
次に、このように構成されている実施例７に係る固体撮像装置の動作を、図10に示すタイミングチャートを参照しながら説明する。図10は、図９に示す固体撮像装置において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。出力制御パルスφＳＥＬ１，クランプ制御パルスφＣＬ以外の制御方法は実施例１と同じで、出力制御パルスφＳＥＬ１は実施例６と同様のタイミングで駆動し、クランプ制御パルスφＣＬは実施例５と同様のタイミングで駆動する。
【００６４】
図10に示す駆動タイミングにより読み出しを行うことにより、はじめに、サンプルホールドコンデンサＣＳＨ１に１列目の単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ＋〔（ＣＣＬ１＋ＣＣＬ２）／（ＣＣＬ１＋ＣＣＬ２＋ＣＳＨ１）〕          ×ΔＶsig1
が保持され、次に、サンプルホールドコンデンサＣＳＨ２に２列目の単位画素ＰＩＸ21の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ＋〔（ＣＣＬ２＋ＣＣＬ３）／（ＣＣＬ２＋ＣＣＬ３＋ＣＳＨ２）〕          ×ΔＶ sig2 
が保持される。
【００６５】
最後に、水平走査回路４を駆動することで、１行目のの画素の信号を出力端子ＯＵＴから読み出す。このように、実施例７によれば、実施例１と同等の効果を得ると共に、各列のクランプスイッチＭ21，Ｍ22を共通の単一のクランプ制御パルスφＣＬにより制御することができるので、ノイズ抑圧回路３を制御する配線を減らすことができ、且つ、画素部１の各行の、例えば１行目の単位画素の出力制御トランジスタＭ411 ，Ｍ421 を共通の単一の出力制御パルスφＳＥＬ１により制御することができるので、画素部１を制御する配線を減らすことが可能となる。
【００６６】
（実施例８）
次に、実施例８について説明する。図11は、実施例８に係る固体撮像装置を示す構成図である。本実施例における垂直走査回路２は、実施例６の垂直走査回路と同様に、各行の、例えば１行目の単位画素の出力制御トランジスタＭ411 〜Ｍ431 に共通の単一の出力制御パルスφＳＥＬ１を供給するように構成されている。ノイズ抑圧回路３は、実施例３のノイズ抑圧回路において、実施例６のノイズ抑圧回路と同様に、垂直信号ラインＶ１〜Ｖ３の各々とクランプコンデンサＣＣＬ１〜ＣＣＬ３各々とは、入力制御スイッチＭ71〜Ｍ73により接続を制御されるように構成されている。
【００６７】
列処理駆動回路８は、リセットスイッチＭ61〜Ｍ63に共通の単一のクランプ制御パルスφＣＬを供給し、且つ、実施例６の列処理駆動回路と同様に、サンプルホールド制御パルスφＳＨ１，φＳＨ２を入力制御スイッチＭ71〜Ｍ73に図示のように供給するように構成されている。
【００６８】
次に、このように構成されている実施例８に係る固体撮像装置の動作を、図12に示すタイミングチャートを参照しながら説明する。図12は、図11に示す固体撮像装置において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。出力制御パルスφＳＥＬ１，クランプ制御パルスφＣＬ以外の制御方法は実施例１と同じで、出力制御パルスφＳＥＬ１は実施例６と同様のタイミングで駆動し、クランプ制御パルスφＣＬは実施例５と同様のタイミングで駆動する。
【００６９】
図12に示す駆動タイミングにより読み出しを行うことにより、はじめに、サンプルホールドコンデンサＣＳＨ１に１列目の単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ−〔（ＣＣＬ１＋ＣＣＬ２）／ＣＦ１〕×ΔＶsig1
が保持され、次に、サンプルホールドコンデンサＣＳＨ２に２列目の単位画素ＰＩＸ21の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ−〔（ＣＣＬ２＋ＣＣＬ３）／ＣＦ２〕×ΔＶsig2
が保持される。
【００７０】
最後に、水平走査回路４を駆動することで、１行目の画素の信号を出力端子ＯＵＴから読み出す。このように、実施例８によれば、実施例３と同等の効果を得ると共に、各列のリセットスイッチＭ61〜Ｍ63を共通の単一のクランプ制御パルスφＣＬにより制御することができるので、ノイズ抑圧回路３を制御する配線を減らすことができ、且つ、画素部１の各行の、例えば１行目の単位画素の出力制御トランジスタＭ411 〜Ｍ431 を共通の単一の出力制御パルスφＳＥＬ１により制御することができるので、画素部１を制御する配線を減らすことが可能となる。
【００７１】
（実施例９）
次に、実施例９について説明する。図13は、実施例９に係る固体撮像装置を示す構成図である。本実施例における画素部１は実施例４と同様の構成を持つ。垂直走査回路２は、実施例６と同様に、各行の、例えば１行目の単位画素の出力制御トランジスタＭ411 〜Ｍ431 に共通の出力制御パルスφＳＥＬ１を供給するように構成されている。ノイズ抑圧回路３は、実施例７と同様の構成を持つ。
【００７２】
次に、このように構成されている実施例９に係る固体撮像装置の動作を、図14に示すタイミングチャートを参照しながら説明する。図14は、図13に示す固体撮像装置において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。出力制御パルスφＳＥＬ１，クランプ制御パルスφＣＬ以外の制御方法は実施例１と同じで、出力制御パルスφＳＥＬ１は実施例６と同様のタイミングで駆動し、クランプ制御パルスφＣＬは実施例５と同様のタイミングで駆動する。
【００７３】
図14に示す駆動タイミングにより読み出しを行うことにより、はじめに、サンプルホールドコンデンサＣＳＨ１に１列目の単位画素ＰＩＸ11の信号成分ＶＳＨ１として、
ＶＳＨ１＝ＶＲＥＦ＋〔（ＣＣＬ１＋ＣＣＬ２）／（ＣＣＬ１＋ＣＣＬ２＋ＣＳＨ１）〕          ×ΔＶsig1
が保持され、次に、サンプルホールドコンデンサＣＳＨ２に２列目の単位画素ＰＩＸ21の信号成分ＶＳＨ２として、
ＶＳＨ２＝ＶＲＥＦ＋〔（ＣＣＬ２＋ＣＣＬ３）／（ＣＣＬ２＋ＣＣＬ３＋ＣＳＨ２）〕          ×ΔＶsig2
が保持される。
【００７４】
最後に、水平走査回路４を駆動することで、１行目の画素の信号を出力端子ＯＵＴから読み出す。このように、実施例９によれば、実施例４と同等の効果を得ると共に、各列のクランプスイッチＭ21〜Ｍ23を共通の単一のクランプ制御パルスφＣＬにより制御することができるので、ノイズ抑圧回路３を制御する配線を減らすことができ、且つ、画素部１の各行の、例えば１行目の単位画素の出力制御トランジスタＭ411 〜Ｍ431 を共通の単一の出力制御パルスφＳＥＬ１により制御することができるので、画素部１を制御する配線を減らすことが可能となる。
【００７５】
（実施例10）
次に、実施例10について説明する。図15は、実施例10に係る固体撮像装置における出力端子ＯＵＴから１行目の画素の信号を読み出す駆動タイミングチャートの概略を示す図である。実施例10においては、図１に示す実施例１に係る固体撮像装置の駆動を、図２に示す駆動タイミングと図15に示す駆動タイミングによる信号の読み出しを選択的に行うように構成するものである。
【００７６】
次に、このように構成されている実施例10に係る固体撮像装置の動作を、図15に示すタイミングチャートを参照しながら説明する。図15は、図１に示した固体撮像装置において、出力端子ＯＵＴから１行目の単位画素のうち画素ＰＩＸ11及びＰＩＸ21に注目して画素信号を読み出す動作を示す駆動タイミングチャートである。はじめに、１行目のリセット制御パルスφＲＳ１＝ＨにするとリセットトランジスタＭ211 ，Ｍ221 がオン状態となり、増幅トランジスタＭ311 ，Ｍ321 のゲート電圧をリセットする。
【００７７】
そして、出力制御パルスφＳＥＬ11＝Ｈ，φＳＥＬ12＝Ｈにすると出力制御トランジスタＭ411 ，Ｍ421 がオン状態となり、垂直信号ラインＶ１，Ｖ２の各々に単位画素ＰＩＸ11，ＰＩＸ21のリセット信号電圧が出力される。このとき、サンプルホールド制御パルスφＳＨ１＝Ｈ，φＳＨ２＝Ｈ，クランプ制御パルスφＣＬ１＝Ｈ，φＣＬ２＝Ｈ及びチップセレクトパルスφＣＳ１＝Ｌ，φＣＳ２＝Ｌとし、サンプルホールドスイッチＭ11，Ｍ12と、クランプスイッチＭ21，Ｍ22をオン状態とし、共有化スイッチＭ41，Ｍ51，Ｍ42，Ｍ52をオフ状態とすることで、クランプコンデンサＣＣＬ１とサンプルホールドコンデンサＣＳＨ１との接続点と、クランプコンデンサＣＣＬ２とサンプルホールドコンデンサＣＳＨ２との接続ラインをそれぞれ、クランプ信号ライン７の電位である基準電位ＶＲＥＦに固定する。
【００７８】
そして、クランプ制御パルスφＣＬ１＝Ｌ，φＣＬ２＝ＬとしクランプスイッチＭ21，Ｍ22をオフ状態とすることで、クランプコンデンサＣＣＬ１とサンプルホールドコンデンサＣＳＨ１との接続ラインと、クランプコンデンサＣＣＬ２とサンプルホールドコンデンサＣＳＨ２との接続ラインをフローティング状態とする。その後、リセット制御パルスφＲＳ１＝Ｌとしたあと転送制御パルスφＴＲ11＝Ｈ，φＴＲ12＝Ｈとし、垂直信号ラインＶ１，Ｖ２に単位画素ＰＩＸ11，ＰＩＸ21の信号電圧が出力される。このとき、単位画素ＰＩＸ11，ＰＩＸ21のリセット信号電圧と信号電圧との電圧変化ΔＶsig1，ΔＶsig2が、それぞれクランプコンデンサＣＣＬ１，ＣＣＬ２，サンプルホールドスイッチＭ11，Ｍ12を介して、サンプルホールドコンデンサＣＳＨ１，ＣＳＨ２に蓄積される。
【００７９】
その後、サンプルホールド制御パルスφＳＨ１＝Ｌ，φＳＨ２＝ＬとしサンプルホールドスイッチＭ11，Ｍ12をオフ状態にすることで、サンプルホールドコンデンサＣＳＨ１，ＣＳＨ２に単位画素ＰＩＸ11，ＰＩＸ21の信号成分ＶＳＨ１，ＶＳＨ２として、
ＶＳＨ１＝ＶＲＥＦ＋〔（ＣＣＬ１）／（ＣＣＬ１＋ＣＳＨ１）〕×ΔＶsig1
ＶＳＨ２＝ＶＲＥＦ＋〔（ＣＣＬ２）／（ＣＣＬ２＋ＣＳＨ２）〕×ΔＶsig2
がそれぞれ保持される。
【００８０】
最後に、水平走査回路４を駆動することで、１行目の画素の信号を出力端子ＯＵＴから読み出す。このように、実施例10によれば、実施例１と同等の効果を得ると共に、従来例と同等の増幅利得を持つ信号の読み出しも行え、２つの異なる増幅利得による読み出しが可能となる。
【図面の簡単な説明】
【００８１】
【図１】本発明に係る固体撮像装置の実施例１の構成を示す構成図である。
【図２】図１に示した実施例１の動作を説明するためのタイミングチャートである。
【図３】実施例２に係る固体撮像装置における画素部部分の構成を示す構成図、及びその動作を説明するためのタイミングチャートである。
【図４】実施例３に係る固体撮像装置におけるノイズ抑圧回路部分の構成を示す構成図、及びその動作を説明するためのタイミングチャートである。
【図５】実施例４に係る固体撮像装置における画素部部分の構成を示す構成図、及びその動作を説明するためのタイミングチャートである。
【図６】実施例５に係る固体撮像装置におけるノイズ抑圧回路部分の構成を示す構成図、及びその動作を説明するためのタイミングチャートである。
【図７】実施例６に係る固体撮像装置の構成を示す構成図である。
【図８】図７に示した実施例６の動作を説明するためのタイミングチャートである。
【図９】実施例７に係る固体撮像装置の構成を示す構成図である。
【図１０】図９に示した実施例７の動作を説明するためのタイミングチャートである。
【図１１】実施例８に係る固体撮像装置の構成を示す構成図である。
【図１２】図11に示した実施例８の動作を説明するためのタイミングチャートである。
【図１３】実施例９に係る固体撮像装置の構成を示す構成図である。
【図１４】図13に示した実施例９の動作を説明するためのタイミングチャートである。
【図１５】実施例10に係る固体撮像装置における動作を説明するためのタイミングチャートである。
【図１６】従来の固体撮像装置の構成例を示す構成図である。
【図１７】図16に示した従来例の動作を説明するためのタイミングチャートである。
【符号の説明】
【００８２】
１  画素部
２  垂直走査回路
３  ノイズ抑圧回路
４  水平走査回路
５  出力アンプ
６  画素電源ライン
７  クランプ電圧ライン
８  列処理駆動回路
【図１】
2009272919.tif 000003
【図２】
2009272919.tif 000004
【図３】
2009272919.tif 000005
【図４】
2009272919.tif 000006
【図５】
2009272919.tif 000007
【図６】
2009272919.tif 000008
【図７】
2009272919.tif 000009
【図８】
2009272919.tif 000010
【図９】
2009272919.tif 000011
【図１０】
2009272919.tif 000012
【図１１】
2009272919.tif 000013
【図１２】
2009272919.tif 000014
【図１３】
2009272919.tif 000015
【図１４】
2009272919.tif 000016
【図１５】
2009272919.tif 000017
【図１６】
2009272919.tif 000018
【図１７】
2009272919.tif 000019