(57)【要約】【課題】ロータの回転位置を示す二値化信号を適切に取得し、モータの回転ムラ低減や高効率化を図る。【解決手段】モータのロータの回転位置を検出する磁気検出素子から出力される正弦波状の位置検出信号を二値化し、前記ロータが一回転する毎に所定周期となる矩形波状の二値化信号を生成するヒステリシスコンパレータと、前記ヒステリシスコンパレータから出力される前記二値化信号を前記所定周期に応じた分周数で分周し、前記所定周期内を等間隔でレベル変化する基準時間信号を生成する基準時間信号生成回路と、前記ヒステリシスコンパレータから出力される前記二値化信号のレベル変化を、前記基準時間信号生成回路から出力される前記基準時間信号のレベル変化に同期させる同期化回路と、前記同期化回路から出力される二値化信号に基づいて前記モータの駆動コイルを通電させる通電信号を生成する駆動回路と、を備える。【選択図】図１
2009106009.tif 000002
【特許請求の範囲】
【請求項１】
モータのロータの回転位置を検出する磁気検出素子から出力される正弦波状の位置検出信号を二値化し、前記ロータが一回転する毎に所定周期となる矩形波状の二値化信号を生成するヒステリシスコンパレータと、
前記ヒステリシスコンパレータから出力される前記二値化信号を、前記二値化信号の前記所定周期に応じた分周数で分周して、前記二値化信号の所定周期内で当該分周数に応じた等間隔毎にレベル変化する基準時間信号を生成する基準時間信号生成回路と、
前記ヒステリシスコンパレータから出力される前記二値化信号のレベル変化を、前記基準時間信号生成回路から出力される前記基準時間信号のレベル変化に同期させる同期化回路と、
前記同期化回路から出力される二値化信号に基づいて前記モータの駆動コイルを通電させる通電信号を生成する駆動回路と、
を備えることを特徴とするモータ駆動回路。
【請求項２】
請求項１に記載のモータ駆動回路において、
前記同期化回路は、複数相の前記モータの各相に対応づけて設けられる複数の前記ヒステリシスコンパレータからそれぞれ出力される複数の前記二値化信号のレベル変化を、前記基準時間信号生成回路から出力される前記基準時間信号のレベル変化に同期させることを特徴とするモータ駆動回路。
【請求項３】
請求項２に記載のモータ駆動回路において、
前記基準時間信号の所定周期は、前記複数のヒステリシスコンパレータからそれぞれ出力される複数の前記二値化信号間の位相差の基準としたことを特徴とするモータ駆動回路。
【請求項４】
請求項３に記載のモータ駆動回路において、
前記基準時間信号生成回路は、
前記複数のヒステリシスコンパレータのうち一のヒステリシスコンパレータから出力される前記二値化信号を、前記二値化信号の所定周期に応じた第１分周数で分周して、前記ロータが一回転する毎に１周期となる分周信号を生成する第１分周回路と、
前記第１分周回路から出力される前記分周信号を、前記位相差の基準に応じた第２分周数で分周して、前記二値化信号の所定周期内を前記第２分周数に応じた等間隔でレベル変化する前記基準時間信号を生成する第２分周回路と、
を備えることを特徴とするモータ駆動回路。
【請求項５】
請求項４に記載のモータ駆動回路において、
前記ロータの磁極数がｍ極の場合、前記二値化信号の所定周期はｍ／２周期、前記第１分周数は２／ｍ分周、前記第２分周数は前記基準時間信号を前記ｍ／２周期より小さい等間隔毎にレベル変化させる分周数であることを特徴とするモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動回路に関する。
【背景技術】
【０００２】
近年、様々な用途に用いられるモータとして、ロータの回転位置毎に通電方向及び通電相を切り替えて回転駆動させるモータが知られている。例えば、図８に示すブラシレスモータは、磁極数はＮ１極並びにＳ１極のペアとＮ２極並びにＳ２極のペアによる合計４極であり、相数はＵ相、Ｖ相、Ｗ相の合計３相から成り、Ｕ相、Ｖ相、Ｗ相の各相に対応づけてロータの周囲にホール素子Ｈｕ、Ｈｖ、Ｈｗが配設されている。当該ブラシレスモータを駆動するモータ駆動回路は、ホール素子Ｈｕ、Ｈｖ、Ｈｗそれぞれより出力される３相分の正弦波状の位置検出信号を所定のコンパレータにより二値化して３相分の矩形波状の二値化信号を得る。そして、当該モータ駆動回路は、所定のコンパレータより得られる３相分の二値化信号によってロータの回転位置を検出し、ブラシレスモータを回転駆動することができる。
【０００３】
ところで、ホール素子Ｈｕ、Ｈｖ、Ｈｗの配設間隔が本来あるべき間隔（例えば、電気角１２０度）からずれてしまうと、各相の二値化信号間の位相差は本来あるべき位相差からずれてしまう。さらに、二値化信号のレベル変化のタイミング（いわゆるエッジタイミング）に着目すると、各タイミングにジッタ（時間軸方向の揺らぎ）が生じてしまう。尚、このジッタは、ロータの回転位置の検出に誤差を生じさせ、モータの回転ムラや回転効率の低下の原因となることが知られている。そこで、従来より、上記のジッタに起因したモータの回転ムラや回転効率の低下を抑える手法がいくつか提案されている。
【０００４】
例えば、特許文献１では、２相分の位置検出信号の和から残りの１相分の位置検出信号に相当する信号を計算する回路と、当該回路が出力する信号と残りの１相分の位置検出信号との平均値を求める回路と、から成る演算処理回路により、３相分の位置検出信号を処理することで、ホール素子Ｈｕ、Ｈｖ、Ｈｗの配設間隔の誤差から生じる３相分の位置検出信号間の位相差のばらつきを抑える手法が開示されている。
【０００５】
また、特許文献２では、１相分の二値化信号の半周期分または１周期分のレベル変化のタイミングより電気角１８０度又は電気角３６０度のタイミングを得る。そして、１相分の電気角１８０度又は電気角３６０度のタイミングに基づいて３相分の通電信号を生成することで、ホール素子Ｈｕ、Ｈｖ、Ｈｗの配設間隔の誤差から生じる３相分の位置検出信号間の位相差のばらつきを抑える手法が開示されている。
【特許文献１】特開２００２−６４９９３号公報
【特許文献２】特開２００６−２０４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
位置検出信号の二値化信号のレベル変化のタイミングにジッタが生じるその他の要因として、ロータ各極の着磁強度の不均一さが知られている。以下では、ロータ各極の着磁強度の不均一さが二値化信号に与える影響について図９を用いてＵ相を例に挙げて説明する。
【０００７】
例えば、ホール素子Ｈｕが出力する位置検出信号Ｈｕ１にノイズが含まれている場合、位置検出信号Ｈｕ１の波形がＤＣオフセットレベルと交差（ゼロクロス）するゼロクロス点では、位置検出信号Ｈｕ１の二値化信号Ｈ１０にチャタリングが発生する。そこで、位置検出信号を二値化するためのコンパレータとしては、通常、ＤＣオフセットレベルよりハイレベル側のスレッショルド電圧ＴｈＨとローレベル側のスレッショルド電圧ＴｈＬがそれぞれ設定されたヒステリシスコンパレータが用いられている。このヒステリシスコンパレータを用いたことによって、二値化信号Ｈ１０のレベルが各ゼロクロス点から所定間隔を経過して立ち上がり又は立ち下がることになるので、ゼロクロス点近傍でのチャタリングの影響を抑えることができる。
【０００８】
ところで、ホール素子Ｈｕより出力される正弦波状の位置検出信号Ｈｕ１は磁界の強さに比例した振幅を有する。よって、ロータ各極の着磁強度が不均一である場合、位置検出信号Ｈｕ１の振幅はロータ各極でばらついてしまう。位置検出信号Ｈｕ１の振幅がロータ各極でばらつくと、位置検出信号Ｈｕ１がゼロクロス点からスレッショルド電圧ＴｈＨ、ＴｈＬに達するまでの所定間隔、言い換えると、各ゼロクロス点から二値化信号Ｈ１０のレベルが変化するまでの所定間隔がロータ各極毎にばらついてしまう。このばらつきが、二値化信号Ｈ１０のレベル変化のタイミングにジッタを生じさせる一つの要因となる。尚、ホール素子Ｈｖ、Ｈｗについても同様に、ロータ各極の着磁強度が不均一である場合には、上記所定間隔のばらつきが誘発される。
【０００９】
従って、特許文献１に開示された手法では、ホール素子Ｈｕ、Ｈｖ、Ｈｗの配設間隔の誤差に伴う影響は抑えることができるが、ロータ各極の着磁強度の不均一さに起因した影響を抑えることができない。即ち、ロータ各極の着磁強度の不均一さによって、ロータ各極に対応した位置検出信号の振幅はばらついてしまい、この結果として、ヒステリシスコンパレータによって位置検出信号を二値化した際の二値化信号にジッタが生じてしまう。
【００１０】
また、特許文献２に開示された手法では、ロータ各極の着磁強度の不均一さが生じる場合には、３相分の通電信号を生成するための電気角１８０度又は電気角３６０度のタイミングが正しく得られない。なぜならば、電気角１８０度又は電気角３６０度のタイミングを得るための１相分の二値化信号の半周期分または１周期分のレベル変化のタイミングにジッタが生じるからである。
【００１１】
以上のとおり、従来の手法では、ロータ各極の着磁強度の不均一さによって、二値化信号のレベル変化のタイミングにジッタが生じてしまい、モータを高精度に回転駆動するために十分な精度の通電信号を得ることが困難であった。
【課題を解決するための手段】
【００１２】
モータのロータの回転位置を検出する磁気検出素子から出力される正弦波状の位置検出信号を二値化し、前記ロータが一回転する毎に所定周期となる矩形波状の二値化信号を生成するヒステリシスコンパレータと、前記ヒステリシスコンパレータから出力される前記二値化信号を前記所定周期に応じた分周数で分周し、前記所定周期内を等間隔でレベル変化する基準時間信号を生成する基準時間信号生成回路と、前記ヒステリシスコンパレータから出力される前記二値化信号のレベル変化を、前記基準時間信号生成回路から出力される前記基準時間信号のレベル変化に同期させる同期化回路と、前記同期化回路から出力される二値化信号に基づいて前記モータの駆動コイルを通電させる通電信号を生成する駆動回路と、を備えることとする。
【００１３】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【００１４】
本発明によれば、ロータの回転位置を示す位置検出信号の二値化信号が適切に得られ、モータの回転ムラの低減や高効率化を図ることができる。
【発明を実施するための最良の形態】
【００１５】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１６】
＜＜モータ駆動回路の概要＞＞
本実施形態に係るモータ駆動回路１００の概要について、図２、図３、図４を適宜参照しつつ、図１をもとに説明する。
【００１７】
図１は、モータ駆動回路１００の構成を示すブロック図である。尚、図１に示すモータ駆動回路１００は、磁極数が４極であり相数が３相とした４極３相のブラシレスモータを駆動対象とするものである。勿論、モータの磁極数は４極に限定されず、任意のｍ（ｍは自然数）極としてもよく、また、モータ駆動回路１００が対象とするモータの相数は、３相に限定されず、例えば単相でもよい。また、モータ駆動回路１００は、集積回路の実施形態をとっており、外部にはステータに固着された駆動コイル１、２、３と、ロータの回転位置を検出するため各相（Ｕ相、Ｖ相、Ｗ相）に設けられたホール素子１０、１１、１２と、が接続されている。
【００１８】
モータ駆動回路１００は、ヒステリシスコンパレータ１１０、１１１、１１２と、基準時間信号生成回路１２１と、エッジ検出回路１２２と、同期化回路１２３と、通電信号生成回路１３０と、速度ディスクリミネータ１４０と、ドライバ回路１５０と、を備えている。
【００１９】
３相分のホール素子１０、１１、１２よりそれぞれ検出された正弦波状の位置検出信号は、所定の入力端子を介してヒステリシスコンパレータ１１０、１１１、１１２に入力される。この結果、３相分の正弦波状の位置検出信号は、ヒステリシスコンパレータ１１０、１１１、１１２のハイレベル側のスレッショルド電圧ＴｈＨとローレベル側のスレッショルド電圧ＴｈＬによって、矩形波状の二値化信号Ｈ１０、Ｈ１１、Ｈ１２に変換される。
【００２０】
ヒステリシスコンパレータ１１０、１１１、１１２からそれぞれ出力される二値化信号Ｈ１０、Ｈ１１、Ｈ１２は、同期化回路１２３に入力される。さらに、二値化信号Ｈ１０、Ｈ１１、Ｈ１２の中から選択された二値化信号Ｈ１０が、後述の基準時間信号Ｈ１０−ＭＬＴを生成するための基準二値化信号Ｈ１０として基準時間信号生成回路１２１に入力される。尚、以下では、基準二値化信号として二値化信号Ｈ１０が選定された場合とするが、残り二つの二値化信号Ｈ１１、Ｈ１２のうち一方を基準二値化信号として選定しても良い。
【００２１】
基準時間信号生成回路１２１の一実施例について、図２を参照して説明する。基準時間信号生成回路１２１は、ヒステリシスコンパレータ１１０から入力された基準二値化信号Ｈ１０を所定分周して、基準二値化信号Ｈ１０の２周期（二値化信号の所定周期）を等分割した基準時間信号Ｈ１０−ＭＬＴを生成する。例えば、図２に示す基準時間信号Ｈ１０−ＭＬＴは、電気角６０度に相当する間隔毎にレベル変化するものである。尚、本実施形態では、モータは４極の磁極を有するため、ヒステリシスコンパレータ１１０によって基準二値化信号Ｈ１０の２周期（二値化信号の所定周期）は、ロータ一回転のタイミングに相当する。
【００２２】
基準時間信号Ｈ１０−ＭＬＴのレベル変化のタイミングは、１相分の二値化信号Ｈ１０のみならず、３相分の二値化信号Ｈ１０、Ｈ１１、Ｈ１２全てのレベル変化のタイミングの基準として用いられる。さらに、基準時間信号Ｈ１０−ＭＬＴは、３相分の二値化信号Ｈ１０、Ｈ１１、Ｈ１２間の位相差の基準としても用いられる。
【００２３】
エッジ検出回路１２２の一実施例について、図３を参照して説明する。エッジ検出回路１２２は、前述の基準時間信号Ｈ１０−ＭＬＴの立ち上がりエッジ及び立ち下りエッジを検出して遅延パルス信号ＭＬＴ−ＥＧを生成する。具体的には、エッジ検出回路１２２は、所定の周波数を有するクロックＣＬＫが共通に入力されるフリップフロップ２２０、２２１と、基準時間信号Ｈ１０−ＭＬＴの立ち上がりエッジを検出した際にクロックＣＬＫの１周期分のパルスを出力するＡＮＤゲート２２２と、基準時間信号Ｈ１０−ＭＬＴの立ち下りエッジを検出した際にクロックＣＬＫの１周期分のパルスを出力するＡＮＤゲート２２３と、ＡＮＤゲート２２２、２２３の各出力の論理和によって基準時間信号Ｈ１０−ＭＬＴの立ち上がりエッジ及び立ち下がりエッジに同期した遅延パルス信号ＭＬＴ−ＥＧを出力するＯＲゲート２２４と、から成る。
【００２４】
同期化回路１２３の一実施例について、図４を参照して説明する。同期化回路１２３は、二値化信号Ｈ１０、Ｈ１１、Ｈ１２のそれぞれのレベル変化を、基準時間信号生成回路１２１が出力する基準時間信号Ｈ１０−ＭＬＴのレベル変化に同期させた信号を、エッジ検出回路１２２が出力する遅延パルス信号ＭＬＴ−ＥＧに基づいて出力する。即ち、同期化回路１２３は、レベル変化のタイミングにジッタを含まない二値化信号Ｈｃ１０、Ｈｃ１１、Ｈｃ１２を出力する。
【００２５】
具体的には、同期化回路１２３は、二値化信号Ｈ１０と基準時間信号Ｈ１０−ＭＬＴとのレベル変化を同期させるための同期化部２３０と、二値化信号Ｈ１１と基準時間信号Ｈ１０−ＭＬＴとのレベル変化を同期させるための同期化部２４０と、二値化信号Ｈ１２と基準時間信号Ｈ１０−ＭＬＴとのレベル変化を同期させるための同期化部２５０と、遅延パルス信号ＭＬＴ−ＥＧを反転出力するインバータ２６０と、からなる。
【００２６】
同期化部２３０は、二値化信号Ｈ１０を反転出力するインバータ２３１と、基準時間信号Ｈ１０−ＭＬＴを反転出力するインバータ２３２と、Ｃ端子に基準時間信号Ｈ１０−ＭＬＴが入力され、Ｒ端子にインバータ２３１の出力が反転入力され、Ｄ端子に／Ｑ端子出力である信号Ｈ１０−ｙが入力されるフリップフロップ２３３と、Ｃ端子にインバータ２３２の出力が入力され、Ｒ端子に二値化信号Ｈ１０が反転入力され、Ｄ端子に／Ｑ端子出力が入力されるフリップフロップ２３４と、フリップフロップ２３４のＱ端子出力である信号Ｈ１０−ｘと基準時間信号Ｈ１０−ＭＬＴの論理和である信号Ｈ１０−ａを出力するＯＲゲート２３５と、フリップフロップ２３３の／Ｑ端子出力である信号Ｈ１０−ｙとＯＲゲート２３５の出力である信号Ｈ１０−ａの論理積である信号Ｈ１０−ｂを出力するＡＮＤゲート２３６と、Ｃ端子にインバータ２６０の出力が入力され、Ｄ端子にＡＮＤゲート２３６の出力である信号Ｈ１０−ｂが入力され、Ｑ端子から基準時間信号Ｈ１０−ＭＬＴのレベル変化に同期してレベル変化する二値化信号Ｈｃ１０を出力するフリップフロップ２３７と、から成る。尚、同期化部２４０及び同期化部２５０の構成は、同期化部２３０と同様の構成である。
【００２７】
通電信号生成回路１３０は、同期化回路１２３から出力される二値化信号Ｈｃ１０、Ｈｃ１１、Ｈｃ１２に基づいて、駆動コイル１、２、３の通電方向を切り替えるための通電信号を生成する。
【００２８】
速度ディスクリミネータ１４０は、モータの回転速度を目標速度と一致させるようドライバ回路１５０を制御するものである。尚、モータの回転速度が一定となるよう制御するものであれば、速度ディスクリミネータに限られない。
【００２９】
ドライバ回路１５０は、前記通電信号及び速度ディスクリミネータ１４０の制御に基づいて、駆動コイル１、２、３に駆動電流を供給して所定の回転方向へ所定の回転速度でモータを回転させる。尚、本願請求項に係る駆動回路は、通電信号生成回路１３０とドライバ回路１５０とから成る回路に対応する。
【００３０】
＜＜基準時間信号生成回路＞＞
以下では、基準時間信号生成回路１２１の動作について、図２に示したブロック図を適宜参照しつつ、図５に示す基準時間信号生成回路１２１の主要信号の波形図を用いて説明する。
【００３１】
本実施形態では、ロータにＳ極とＮ極が交互に合計４極着磁されており、ホール素子１０がロータの一回転分を検出する毎に、電気角７２０°に対応した２周期（図５に示す時刻Ｔ０〜Ｔ１までの間隔）分の基準二値化信号Ｈ１０が出力される。
【００３２】
尚、ホール素子１０はロータが一回転すると再度同じ磁極を検出することから、ロータの各磁極間の着磁強度が不均一な場合であっても、基準二値化信号Ｈ１０の２周期（二値化信号の所定周期）毎のレベル変化のタイミングは安定している。
【００３３】
さらに、速度ディスクリミネータ１４０によって、ロータの回転速度は一定に制御されているため、基準二値化信号Ｈ１０の一回転毎の周波数は一定となり、基準二値化信号Ｈ１０の２周期毎の出力間隔もまた一定とみなすことができる。
【００３４】
よって、ロータの一回転に相当する２周期毎に出力される基準二値化信号Ｈ１０のレベル変化のタイミングに着目すると、ロータ磁極間の着磁強度の不均一さによるジッタが含まれず出力間隔が一定となることが分かる。
【００３５】
基準二値化信号Ｈ１０は、分周回路２１０（第１分周回路）によって、１／Ｋ（第１分周数）分周されて分周信号Ｈ１０’となる。尚、本実施形態では、Ｋ＝２の場合であり、分周回路２１０は、基準二値化信号Ｈ１０を１／２（第１分周数）分周する場合を例示している。即ち、分周信号Ｈ１０’の１周期に相当する電気角は、基準二値化信号Ｈ１０の２周期に相当する電気角であるため、７２０度である。つまり、分周信号Ｈ１０’の１周期（ロータの一回転に相当）の出力間隔から、正確な電気角７２０度の基準タイミングが得られる。
【００３６】
また、速度ディスクリミネータ１４０によってロータの回転速度が一定に制御されているため、より正確な電気角７２０度の基準タイミングが得られる。即ち、分周信号Ｈ１０’は、ロータ磁極間の着磁強度の不均一さによるジッタを含まない信号であり、パルス幅やデューティー比は一定であることが分かる。
【００３７】
分周信号Ｈ１０’は、逓倍回路２１１によって、１周期が例えば３８４パルスとなるように逓倍された信号Ｈ１０_ＣＬＫとなる。尚、本実施形態では３８４パルスとしたが、信号Ｈ１０−ＣＬＫのパルス幅が二値化信号Ｈ１０、Ｈ１１、Ｈ１２のパルス幅に比べて十分に小さくなるのであれば３８４パルスに限らない。
【００３８】
また、分周信号Ｈ１０’は、信号Ｈ１０_ＣＬＫのパルス数がカウントされた結果に基づいて、分周回路２１２（第２分周回路）によって、１／Ｌ（第２分周数）分周されて、電気角６０度毎にレベルが変化する基準時間信号Ｈ１０−ＭＬＴとなる。尚、本実施形態では、Ｌ＝６の場合とし、分周回路２１２によって分周信号Ｈ１０’が１／６（第２分周数）分周する場合を例示している。具体的には、分周回路２１２は、信号Ｈ１０_ＣＬＫのパルス数を３２カウントする毎にレベル変化する基準時間信号Ｈ１０−ＭＬＴを生成する。
【００３９】
尚、ロータに着磁されたＳ極とＮ極の磁極が合計ｍ極のとき、Ｋとｍの関係は「Ｋ＝ｍ／２（二値化信号の所定周期）」となり、分周回路２１０の分周数は「２／ｍ」となる。また、Ｌとｍの関係は「Ｌ＝３ｍ／２」となり分周回路２１２の分周数は「２／３ｍ」となる。
【００４０】
＜＜＜同期化回路＞＞＞
以下では、同期化回路１２３の動作について、図４を適宜参照しつつ、図６、図７に示す同期化回路１２３の主要信号の波形図を用いて説明する。尚、図６、図７において、矢印が示す二値化信号Ｈ１０の立上がりエッジの間隔がロータ１回転の間隔に相当する。また、以下の説明では、二値化信号Ｈ１１と基準時間信号Ｈ１０−ＭＬＴとのレベル変化を同期させるための同期化部２４０及び二値化信号Ｈ１２と基準時間信号Ｈ１０−ＭＬＴとのレベル変化を同期させるための同期化部２５０の動作は、二値化信号Ｈ１０と基準時間信号Ｈ１０−ＭＬＴとのレベル変化を同期させるための同期化部２３０の動作と同様であるので説明を省略する。
【００４１】
同期化部２３０において、フリップフロップ２３４は、二値化信号Ｈ１０のハイレベルと、基準時間信号Ｈ１０−ＭＬＴの立下りと、を受けてハイレベルとなり、次回の基準時間信号Ｈ１０−ＭＬＴの立下りでローレベルとなる信号Ｈ１０−ｘを出力する。ＯＲゲート２３５は、信号Ｈ１０−ｘと基準時間信号Ｈ１０−ＭＬＴの論理和である信号Ｈ１０−ａを出力する。フリップフロップ２３３は、二値化信号Ｈ１０のローレベルと、基準時間信号Ｈ１０−ＭＬＴの立ち上がりと、を受けてローレベルとなり、次回の基準時間信号Ｈ１０−ＭＬＴの立ち上がりでハイレベルとなる信号Ｈ１０−ｙを出力する。
【００４２】
ＡＮＤゲート２３６は、信号Ｈ１０−ａと信号Ｈ１０−ｙの論理積である信号Ｈ１０−ｂを出力する。尚、ＯＲゲート２３５及びＡＮＤゲート２３６による論理処理ではひげ状の誤パルスが発生する。そこで、Ｃ端子にエッジ検出回路１２２によって出力される遅延パルス信号ＭＬＴ−ＥＧをインバータ２６０を介して入力し、Ｄ端子に信号Ｈ１０−ｂを入力したフリップフロップ２３７によって、信号Ｈ１０−ｂに生じているひげ状の誤パルスを除去する。
【００４３】
以上の処理によって、基準時間信号Ｈ１０−ＭＬＴのレベル変化に同期してレベルが変化する二値化信号Ｈｃ１０が得られる。つまり、ロータの磁極間の着磁強度の不均一さによるジッタを含まない分周信号Ｈ１０’を分割して得られる、正確な電気角６０度毎にレベルが変化する基準時間信号Ｈ１０−ＭＬＴのレベル変化に同期するように、二値化信号Ｈ１０のレベルを電気角１８０度毎に変化させることで、レベル変化のタイミングにジッタを含まない二値化信号Ｈｃ１０が得られる。
【００４４】
同様に、二値化信号Ｈ１１、Ｈ１２についても同期化回路１２３によって、基準時間信号Ｈ１０−ＭＬＴのレベル変化に同期するように、電気角１８０毎にレベル変化するよう処理されるため、レベル変化のタイミングにジッタを含まない二値化信号Ｈｃ１１、Ｈｃ１２が得られる。
【００４５】
また、図７に示すように、前述の方法と同様に、基準二値化信号Ｈ１０に基づいて作成した基準時間信号Ｈ１０−ＭＬＴに、基準二値化信号Ｈ１０以外の二値化信号Ｈ１１、Ｈ１２のレベル変化も同期させる。これにより得られる二値化信号Ｈｃ１０、Ｈｃ１１、Ｈｃ１２は、それぞれ基準時間信号Ｈ１０−ＭＬＴの示す電気角６０度毎の等間隔のレベル変化を基準として、位相差が電気角１２０度となるようにレベルが変化する。よって、二値化信号Ｈｃ１０、Ｈｃ１１、Ｈｃ１２のレベル変化のタイミングにはホール素子１０、１１、１２の配設間隔誤差よるジッタが含まれず、二値化信号Ｈｃ１０、Ｈｃ１１、Ｈｃ１２の間の位相差を正確な電気角１２０度とすることができる。つまり、前述のロータ着磁間の着磁強度の不均一さから生じるジッタを含まないように生成された二値化信号Ｈｃ１０、Ｈｃ１１、Ｈｃ１２には、ホール素子１０、１１、１２の配設間隔の誤差から生じるジッタも含まれないこととなる。
【００４６】
以上のように、１つのヒステリシスコンパレータ１１０から出力される基準二値化信号Ｈ１０−ＭＬＴの、ロータが一回転したことを示すｍ／２周期（二値化信号の所定周期）を分周して電気角６０度の等間隔毎にレベル変化する基準時間信号を生成する。基準時間信号が４回レベル変化する間隔が電気角１８０度に相当し、基準時間信号が３回レベル変化する間隔が電気角１２０度に相当する。よって、二値化信号Ｈ１０、Ｈ１１、Ｈ１２それぞれのレベル変化は、基準時間信号の示す電気角１８０度毎のレベル変化に揃えられ、且つ３つの二値化信号Ｈ１０、Ｈ１１、Ｈ１２相互のレベル変化は基準時間信号の示す電気角１２０度毎のレベル変化に揃えられる。この結果、レベル変化のタイミングにジッタを含まない適切な二値化信号Ｈｃ１０、Ｈｃ１１、Ｈｃ１２を得ることができる。即ち、ロータ各極間の着磁強度の不均一さやホール素子１０、１１、１２の配設間隔の誤差の影響を抑えて、ロータの回転位置を精度良く検出して十分な精度の通電信号を生成することが出来る。また、モータを高精度に回転制御することが可能となり、モータの回転ムラの低減や高効率化を図ることができる。
【００４７】
以上、本実施形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係るモータ駆動回路の構成を示すブロック図である。
【図２】本発明の一実施形態に係る基準時間信号生成回路の構成を示すブロック図である。
【図３】本発明の一実施形態に係るエッジ検出回路の構成を示す図である。
【図４】本発明の一実施形態に係る同期化回路の構成を示す図である。
【図５】本発明の一実施形態に係る基準時間信号生成回路の主要信号の波形図である。
【図６】本発明の一実施形態に係る同期化回路の主要信号の波形図である。
【図７】本発明の一実施形態に係る同期化回路の主要信号の波形図である。
【図８】ホール素子を有する４極３相ブラシレスモータの構造を示す図である。
【図９】ロータ各極間の着磁強度の不均一さにより二値化信号のジッタが誘発される現象を説明するための図である。
【符号の説明】
【００４９】
１、２、３  駆動コイル
１０、１１、１２  ホール素子
１１０、１１１、１１２  ヒステリシスコンパレータ
１２１  基準時間信号生成回路
１２３  同期化回路
１３０  通電信号生成回路
１５０  ドライバ回路
【図１】
2009106009.tif 000003
【図２】
2009106009.tif 000004
【図３】
2009106009.tif 000005
【図４】
2009106009.tif 000006
【図５】
2009106009.tif 000007
【図６】
2009106009.tif 000008
【図７】
2009106009.tif 000009
【図８】
2009106009.tif 000010
【図９】
2009106009.tif 000011