(57)【要約】【課題】アナログ部の設計期間の長期化を回避し、アナログ部で発生するＡ／Ｄ変換器の非線形性歪を補正することのできるＡ／Ｄ変換回路、Ａ／Ｄ変換方法及び半導体集積回路を提供する。【解決手段】アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路（１２）と、所定の複数の参照値を生成する参照値生成回路（１３）と、前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプ（１４）と、前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータ（１５）と、前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダ（１６）とを備え、前記エンコーダは、前記ロジック信号を前記所定コードに変換する変換ロジックを外部からの補正用データに基づいて変更するＡ／Ｄ変換回路である。【選択図】図２
2009010519.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路と、
所定の複数の参照値を生成する参照値生成回路と、
前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプと、
前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータと、
前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダとを備え、
前記エンコーダは、前記ロジック信号を前記所定コードに変換する変換ロジックを外部からの補正用データに基づいて変更することを特徴とするＡ／Ｄ変換回路。
【請求項２】
所定のアナログ入力値に対応するデジタル入力値を生成すると共に、この所定のアナログ入力値をＡ／Ｄ変換した値に対応して出力データ値を生成し、前記所定のアナログ入力値と前記出力データ値との複数組のデータを前記補正用データとして前記エンコーダに出力するデジタル補正回路を
備えたことを特徴とする請求項１記載のＡ／Ｄ変換回路。
【請求項３】
前記エンコーダは、
前記補正用データに基づいて、前記出力データ値が入力されたときは前記デジタル入力値を出力するように前記変換ロジックを変更することを特徴とする請求項２記載のＡ／Ｄ変換回路。
【請求項４】
前記デジタル補正回路で生成した前記デジタル入力値を前記アナログ入力値に変換するＤ／Ａ変換器を備えたことを特徴とする請求項３記載のＡ／Ｄ変換回路。
【請求項５】
前記Ｄ／Ａ変換器は、
前記デジタル入力値に基づいて前記参照値生成回路の複数の参照値を切替えて前記アナログ入力値を生成するマルチプレクサであることを特徴とする請求項４記載のＡ／Ｄ変換回路。
【請求項６】
前記Ｄ／Ａ変換器からのアナログ入力値と、他のアナログ入力値とのいずれかを選択して前記トラックホールド回路に出力する選択回路を備えたことを特徴とする請求項４記載のＡ／Ｄ変換回路。
【請求項７】
請求項１乃至６のうちいずれか１項に記載のＡ／Ｄ変換回路を含むことを特徴とする半導体集積回路。
【請求項８】
アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路と、所定の複数の参照値を生成する参照値生成回路と、前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプと、前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータと、前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダとを有するＡ／Ｄ変換器と、
このＡ／Ｄ変換器の入出力変換特性を変更するための補正用データを生成するデジタル補正回路とを備えたＡ／Ｄ変換回路のＡ／Ｄ変換方法であって、
前記デジタル補正回路は、
所定のアナログ入力値に対応するデジタル入力値を生成すると共に、この所定のアナログ入力値をＡ／Ｄ変換した値に対応して出力データ値を生成し、
前記所定のアナログ入力値と前記出力データ値との複数組のデータを前記補正用データとして前記エンコーダに出力し、
前記エンコーダは、
前記ロジック信号を前記所定コードに変換する変換ロジックを前記デジタル補正回路からの前記補正用データに基づいて変更する
ことを特徴とするＡ／Ｄ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はＡ／Ｄ変換器に関し、特に並列型Ａ／Ｄ変換器の非線形性歪を補正する技術に関する。
【背景技術】
【０００２】
近年、アナログ情報をデジタル化するＡ／Ｄ変換器の需要が高まっている。とくに、デジタルＴＶやＤＶＤレコーダなどにおいて、広帯域アナログ信号を高速でデジタル化する要求が高い。  
その高速化の要求に応える高速Ａ／Ｄ変換器として、初段にトラックホールド回路を設けて入力のアナログ信号をホールドすることによって、クロックのスキューによるダイナミックレンジの制限を緩和する技術が知られている。  
しかし、サンプリング周波数が更に高速化すると、トラックホールド回路のセットリング時間が間に合わなくなり、Ａ／Ｄ変換器の非線形性歪が発生する。
【０００３】
特許文献１には、パイプラインＡ／Ｄ変換器の非線形性歪を検出し、各ステージのオペアンプの利得を制御することで非線形性歪を補正する技術が開示されている。
【特許文献１】特開２００６−２５３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術では、オペアンプを含むアナログ部を制御することとなるため、アナログ部の設計が複雑になるという問題がある。
【０００５】
近年、デバイスの微細化により電源電圧は低下し、デジタル回路は高速化、低消費電力化、高密度化といった数多くの恩恵を受けているが、アナログ回路は微細化によるばらつきの増加、電源電圧の低下によるダイナミックレンジの減少、非線形性歪の増大などさまざまな問題点が顕在化し、設計期間の長期化を招いている。
【０００６】
従って、アナログ部の設計期間の長期化を回避し、アナログ部で発生するＡ／Ｄ変換器の非線形性歪を補正することが望まれる。  
本発明は係る事情に鑑みてなされたものであって、アナログ部の設計期間の長期化を回避し、アナログ部で発生するＡ／Ｄ変換器の非線形性歪を補正することのできるＡ／Ｄ変換回路、Ａ／Ｄ変換方法及び半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
課題を解決するための本発明は、アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路と、所定の複数の参照値を生成する参照値生成回路と、前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプと、前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータと、前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダとを備え、前記エンコーダは、前記ロジック信号を前記所定コードに変換する変換ロジックを外部からの補正用データに基づいて変更するＡ／Ｄ変換回路である。
【０００８】
また本発明は、上記記載の発明であるＡ／Ｄ変換回路を含む半導体集積回路である。
【０００９】
また本発明は、アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路と、所定の複数の参照値を生成する参照値生成回路と、前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプと、前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータと、前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダとを有するＡ／Ｄ変換器と、このＡ／Ｄ変換器の入出力変換特性を変更するための補正用データを生成するデジタル補正回路とを備えたＡ／Ｄ変換回路のＡ／Ｄ変換方法であって、前記デジタル補正回路は、所定のアナログ入力値に対応するデジタル入力値を生成すると共に、この所定のアナログ入力値をＡ／Ｄ変換した値に対応して出力データ値を生成し、前記所定のアナログ入力値と前記出力データ値との複数組のデータを前記補正用データとして前記エンコーダに出力し、前記エンコーダは、前記ロジック信号を前記所定コードに変換する変換ロジックを前記デジタル補正回路からの前記補正用データに基づいて変更するＡ／Ｄ変換方法である。
【発明の効果】
【００１０】
この発明のＡ／Ｄ変換回路、Ａ／Ｄ変換方法及び半導体集積回路によれば、アナログ部の設計期間の長期化を回避して、アナログ部で発生するＡ／Ｄ変換器の非線形性歪を補正することができる。
【発明を実施するための最良の形態】
【００１１】
〔第１の実施の形態〕  
図１は、本発明の第１の実施の形態に係るＡ／Ｄ変換回路１の構成を示すブロック図である。  
Ａ／Ｄ変換回路１には、Ａ／Ｄ変換器２、デジタル補正回路３及びＤ／Ａ変換器４が設けられている。
【００１２】
そしてＡ／Ｄ変換器２には、アナログ入力信号Ａｉｎ、アナログ補正入力信号Ａｉｎ２、選択信号ＳＥＬ、補正用データ、クロック信号ＣＬＫが接続され、Ａ／Ｄ変換器２からは、変換結果がデジタル出力信号Ｄｏｕｔとして出力される。
【００１３】
デジタル補正回路３は、Ａ／Ｄ変換器２に対して非線形性歪を補正するための補正用データを出力する。  
デジタル補正回路３は、補正用データを生成するために、Ｄ／Ａ変換器４を介してアナログ補正入力信号Ａｉｎ２をＡ／Ｄ変換器２に入力し、そのＡ／Ｄ変換結果であるデジタル出力信号Ｄｏｕｔを取り込む。
【００１４】
デジタル補正回路３は、データ生成部５、データバッファ６、補正値演算部７、アドレスバッファ８及びアドレスデコーダ９を備えている。  
データ生成部５は、入力データＤをＤ／Ａ変換器４及びデータバッファ６に出力する。入力データＤは、Ｄ／Ａ変換器４を介してアナログ補正入力信号Ａｉｎ２としてＡ／Ｄ変換器２に入力する。また入力データＤは、データバッファ６を介して補正用データとしてＡ／Ｄ変換器２に入力する。  
補正値演算部７は、デジタル出力信号Ｄｏｕｔを補正した信号を生成し、アドレスバッファ８、アドレスレコーダ９を介して補正信号としてＡ／Ｄ変換器２に入力する。
【００１５】
なお、不図示のコントローラによってＡ／Ｄ変換回路１の各部が統括して制御される。
【００１６】
図２は、Ａ／Ｄ変換器２の詳細の構成を示す図である。この構成のＡ／Ｄ変換器２は、並列型Ａ／Ｄ変換器であり、アナログ入力信号Ａｉｎをクロック信号ＣＬＫに同期してサンプリングし、ｎビットのデジタル出力信号Ｄｏｕｔに変換して出力する。  
Ａ／Ｄ変換器２は、セレクタ１１、トラックホールド回路１２、参照電圧生成回路１３、プリアンプ１４、コンパレータ１５及びエンコーダ１６を備えている。  
そして、エンコーダ１６には、コード変換器１８とＲＡＭ１９が設けられている。
【００１７】
セレクタ１１は、選択信号ＳＥＬに応じてアナログ入力信号Ａｉｎとアナログ補正入力信号Ａｉｎ２とを切り換えて出力する。トラックホールド回路１２は、アナログ入力値の変化に追従しクロック信号ＣＬＫに同期してアナログ入力値をホールドし、アナログ入力ホールド値を出力する。参照電圧生成回路１３は、複数のプリアンプごとに所定の参照電圧値を生成する。
【００１８】
プリアンプ１４は、アナログ入力ホールド値と参照電圧値とを増幅する。コンパレータ１５は、クロック信号ＣＬＫに同期してアナログ入力ホールド値と参照電圧値との大小を比較してその結果を論理値（０，１）として出力する。エンコーダ１６は、コンパレータ１５で発生した論理値からバイナリコードに変換してデジタル出力値を生成する。  
即ち、コード変換器１８は、コンパレータ１５から出力される温度計コードを1-of-nコードに変換し、ＲＡＭ１９は、1-of-nコードをバイナリコードに変換する。
【００１９】
図３は、エンコーダ１６のエンコード方法を示す図である。  
図３（１）は、コード変換器１８の入力となる温度計コードを示している。コード変換器１８の入力はＴ１〜Ｔ７の７ビットであり、Ｔ１がＬＳＢ（Least Significant Bit）、Ｔ７がＭＳＢ（Most Significant Bit）である。  
この温度計コードでは、アナログ入力値が最小となる一番下の行では全てのビットが０となり、アナログ入力値が増加するにつれて、下位ビットから上位ビットの方向、即ち、Ｔ１→Ｔ７の方向にビットが１に変化する。そして、アナログ入力値が最大となる一番上の行では全てのビットが１となる。
【００２０】
図３（２）は、コード変換器１８の出力となる1-of-nコードを示している。コード変換器１８の出力はＯ１〜Ｏ７の７ビットであり、Ｏ１がＬＳＢ、Ｏ７がＭＳＢである。  
この1-of-nコードでは、アナログ入力値が最小となる一番下の行では全てのビットが０である。アナログ入力値が増加するにつれて、下位ビットから上位ビットの方向、即ち、Ｏ１→Ｏ７の方向にビットが１に変化するが、新しく１に変化したビットのみ１を保持し、それ以外のビットは０にリセットされる。そして、アナログ入力値が最大となる一番上の行ではＯ７のビットのみが１となる。
【００２１】
図３（３）は、ＲＡＭ１９の出力となるバイナリコードを示している。ＲＡＭ１９の出力はＢ１〜Ｂ３の３ビットであり、Ｂ１がＬＳＢ、Ｂ３がＭＳＢである。  
ＲＡＭ１９は、入力される1-of-nコードをバイナリコードに変換してデジタル出力信号Ｄｏｕｔとして出力する。  
なお、デジタル出力信号Ｄｏｕｔは、バイナリコードに変換されたデータをパラレル信号として出力しても良く、シリアル信号として出力しても良い。
【００２２】
上述のエンコーダ１６を構成するに際し、デジタル出力信号Ｄｏｕｔをｎビットのバイナリコードに変換する場合は、Ａ／Ｄ変換器は（２ｎ−１）ビットの入力端子を備える必要がある。従って、必要なＲＡＭ１９のサイズは（２ｎ−１）×ｎビットとなる。
【００２３】
一般に、並列型のＡ／Ｄ変換器では、高速になるとコンパレータに供給するクロック信号ＣＬＫのスキューによりダイナミックレンジが制限されてしまうため、初段にトラックホールド回路１２を設け、入力のアナログ信号をホールドすることにより、後段の（２ｎ−１）個のコンパレータ１５に分配されるクロック信号ＣＬＫのスキューが許容できるようにしている。
【００２４】
しかし、サンプリング周波数が高速になってくると、トラックホールド回路１２のセットリング時間が間に合わなくなりＡ／Ｄ変換器２の性能が劣化してくる。そして、トラックホールド回路１２のセットリングエラーはＡ／Ｄ変換器２の非線形性歪を生ずる。
【００２５】
図４は、Ａ／Ｄ変換器２の非線形性歪を説明する図である。  
正しい入出力特性を点線で示し、非線形性歪による入出力特性を実線で示している。  
トラックホールド回路１２のセットリング時間を速くするには、トラックホールド出力の時定数を小さくする必要があるが、図２に示すようにトラックホールド回路１２は、複数のプリアンプ１４を駆動しなければならないため、時定数を下げるのは容易でない。
【００２６】
本実施の形態のＡ／Ｄ変換回路１では、デジタル補正回路３、Ｄ／Ａ変換器４を用いてこの非線形性歪を補正している。  
ここで、デジタル補正回路３、Ｄ／Ａ変換器４は、非線形性歪を補正するときにのみ機能し、通常では機能しない。例えば、装置の電源が最初に投入されたときに自動で非線形性歪の補正を行う、あるいは、オペレータの設定によって非線形性歪の補正を行う。
【００２７】
図５は、非線形性歪を補正する手順を示すフロー図である。  
以下、図１，２，５を参照しつつ非線形性歪の補正動作を説明する。なお、この動作は上述の不図示のコントローラによって統括して制御されている。
【００２８】
ステップＳ０１において、コントローラは、Ａ／Ｄ変換器２のＲＡＭ１９に初期値を設定する。ここで、設定される初期値は、例えば図３に示すように1-of-nコードをバイナリコードに変換するための値である。ステップＳ０２において、コントローラは、デジタル補正回路３のデータバッファ６及びアドレスバッファ８を初期化する。
【００２９】
ステップＳ０３において、コントローラは、選択信号ＳＥＬを１にセットし、データ生成部５は入力データＤを０にセットする。入力データＤは、Ｄ／Ａ変換器４によってアナログ補正入力信号Ａｉｎ２に変換されて、Ａ／Ｄ変換器２に出力される。  
Ａ／Ｄ変換器２では、選択信号ＳＥＬが１にセットされると、セレクタ１１は、アナログ補正入力信号Ａｉｎ２を選択してトラックホールド回路１２に出力する。そして、上述のＡ／Ｄ変換動作に従って、入力データＤは、デジタル信号に変換されてデジタル出力信号Ｄｏｕｔとして出力される。
【００３０】
ステップＳ０４において、補正値演算部７は、デジタル出力信号ＤｏｕｔをＮ個サンプリングして入力する。そして、ステップＳ０５において、サンプリングしたＮ個のデジタル出力信号Ｄｏｕｔの平均値を求め、それを補正値ＣＯＲＲとする。ステップ５で求めた補正値ＣＯＲＲは、入力データＤに対応している。即ち、補正値ＣＯＲＲの期待値は入力データＤである。
【００３１】
ステップＳ０６において、入力データＤを、データバッファ６にセットし、補正値ＣＯＲＲをアドレスバッファ８にセットする。そして、ステップＳ０７において、入力データＤが最大値（２ｎ−１）かどうかを調べる。
【００３２】
ステップＳ０７でＮｏの場合、即ち、入力データＤが最大値（２ｎ−１）でない場合は、ステップＳ０８において、入力データＤを１増加させた新たな入力データＤに更新する。そして、ステップＳ０４に戻り、上述の処理を繰り返して実行する。
【００３３】
ステップＳ０７でＹｅｓの場合、即ち、入力データＤが最大値（２ｎ−１）であった場合は、ステップＳ０９において、データバッファ６、アドレスバッファ８に保存されている入力データＤと補正値ＣＯＲＲを補正用データとしてＲＡＭ１９に書き込む。この際、補正値ＣＯＲＲは、アドレスデコーダ９において、1-of-nコードに変換される。  
この結果、ＲＡＭ１９では補正値ＣＯＲＲを補正前の入出力特性とし、入力データＤを補正後の入出力特性とするように変換コードを設定する。図６は、補正による非線形性歪の改善結果を示す。
【００３４】
なお、非線形性歪についての補正用データのＲＡＭ１９への書き込みが終了後、実際にＡ／Ｄ変換器２を使用する際は、選択信号ＳＥＬを０とすれば良い。また、デジタル補正回路３、Ｄ／Ａ変換器４をパワーダウンすれば、消費電力を削減することができる。
【００３５】
〔第２の実施の形態〕
第２の実施の形態では、Ｄ／Ａ変換器を使用していない点で、第１の実施の形態と異なっている。従って、第１の実施の形態と同一の部位には同一の符号を付してその詳細の説明は省略する。
【００３６】
図７は、第２の実施の形態に係るＡ／Ｄ変換回路１の構成を示すブロック図である。  
Ａ／Ｄ変換回路１には、Ａ／Ｄ変換器１０及び、デジタル補正回路３が設けられている。図１に示す第１の実施の形態と異なり、データ生成部５が生成した入力データＤは、直接Ａ／Ｄ変換器１０に入力する。
【００３７】
図８は、Ａ／Ｄ変換器１０の詳細の構成を示す図である。このＡ／Ｄ変換器１０には、新たにアナログマルチプレクサ２０が設けられている。そして、入力データＤにもとづいてマルチプレクサが動作し、参照電圧生成回路１３のラダー抵抗の端子電圧を切り換えてアナログ補正入力信号Ａｏｕｔを生成する。アナログ補正入力信号Ａｏｕｔは、セレクタ１１に入力され、選択信号ＳＥＬが１になったときに選択されて、トラックホールド回路１２に出力される。
【００３８】
図９は、アナログマルチプレクサ２０の構成を示す図である。アナログマルチプレクサ２０には、複数のスイッチ素子Ｍ１１〜Ｍ２２が設けられ、入力データＤの各ビットＤ１、Ｄ２、・・・の状態に対応したスイッチ素子が選択されてオンされる。
【００３９】
例えば、入力データＤ＝”００”の場合は、スイッチ素子Ｍ１４，Ｍ２２がオンとなり、アナログ補正入力信号ＡｏｕｔはＶ１となる。入力データＤ＝”１０”の場合は、スイッチ素子Ｍ１３，Ｍ２２がオンとなり、アナログ補正入力信号ＡｏｕｔはＶ２となる。入力データＤ＝”０１”の場合は、スイッチ素子Ｍ１２，Ｍ２１がオンとなり、アナログ補正入力信号ＡｏｕｔはＶ２ｎ−２となる。入力データＤ＝”１１”の場合は、スイッチ素子Ｍ１１，Ｍ２１がオンとなり、アナログ補正入力信号ＡｏｕｔはＶ２ｎ−２となる。  
アナログマルチプレクサ２０にさらにスイッチ素子を追加して構成すれば、入力データＤのビット数が多い場合にも対応することができる。
【００４０】
なお、これ以外の部位の構成及び動作は第１の実施の形態のＡ／Ｄ変換回路と同様であるためにその詳細の説明は省略する。
【００４１】
この第２の実施の形態によれば、Ｄ／Ａ変換器に代えてアナログマルチプレクサ２０を用いているため、第１の実施の形態と比べて安価に構成することができる。但し、参照電圧発生回路による非線形性歪が存在するため、Ａ／Ｄ変換器全体の非線形性歪と比較して、参照電圧発生回路の非線形性歪が十分小さい場合に、本第２の実施の形態のＡ／Ｄ変換回路を用いることができる。
【００４２】
また、上述のＡ／Ｄ変換回路は広く適用され得る。例えば、光ディスク再生装置においては、次の形態で使用されている。  
図１０は、各実施の形態のＡ／Ｄ変換器を用いた光ディスク再生装置の構成を示す図である。
【００４３】
光ディスク装置１００は、光ディスク媒体Ｄからの情報の読み取りを行う装置であり、主なものとしてピックアップヘッド（ＰＵＨ）１１１、Ａ／Ｄ変換器（ＡＤＣ）１１２、位相比較器１１３、周波数誤差検出器１１４、ループフィルタ１１５、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）１１６、適応等化器１１７、最尤復号器１１８等を有する。
【００４４】
ピックアップヘッド１１１は、光ディスク媒体Ｄに記録された情報に対応する信号を再生するものであり、光ディスク媒体Ｄにレーザ光を照射するレーザ光源、光ディスク媒体Ｄから反射されたレーザ光を受光する受光器（図示せず）を備える。受光器から出力される再生信号は、再生アンプ１１１ｂによって増幅されて再生ＲＦ信号となり、さらに前置波形等化手段１１１ｃを経てＡ／Ｄ変換器１１２へ導かれるよう構成されている。
【００４５】
Ａ／Ｄ変換器１１２は、入力された再生ＲＦ信号をＡ／Ｄ変換してデジタルＲＦ信号（多値化ＲＦ信号）を出力する素子である。このデジタルＲＦ信号は、略一定時間間隔で出力される多値のデジタル値である。
【００４６】
Ａ／Ｄ変換器１１２でのＡ／Ｄ変換は、ＶＣＯ（電圧制御発振器）１１６から出力される制御信号によって制御される。即ち、Ａ／Ｄ変換の周期（時間間隔）がＶＣＯ１１６の発振周波数に基づいて定まる。
【００４７】
Ａ／Ｄ変換器１１２の出力は、入力された再生ＲＦ信号のオフセット（ゼロレベル／スライスレベル）及び振幅を調整する調整機構１１２ｂ（一種のアンプ）の入力に接続され、この調整機構１１２ｂで調整された再生ＲＦ信号は次のアシンメトリ補正１１２ｃで補正された信号となるよう構成されている。
【００４８】
適応等化器１１７は、多値化ＲＦ信号をＰＲ（Partial Response）波形に等化するフィルタである。適応等化器１１７はトランスバーサルフィルタ等からなり、波形等化器として機能し、再生歪みを修正すると共に、再生ＲＦ信号のオフセット（ゼロレベル／スライスレベル）及び振幅を調整するための信号調整情報を最尤復号器１１８へと出力する。
【００４９】
最尤（Maximum Likelihood）復号器１１８はビタビ復号器等からなり、適応等化器１１７で等化されたデータを復号するよう構成されている。最尤復号器１１８の出力がデジタル復調データとして利用される。最尤復号器１１８の出力はまた適応等化器１１７ヘフィードバックされる。
【００５０】
位相比較器１１３は、最尤復号器１１８から出力される多値化ＲＦ信号とＶＣＯ１１６からの出力信号（図示せず）との位相を比較し、位相差を出力する回路である。
【００５１】
周波数誤差検出器１１４は、Ａ／Ｄ変換器１１２から入力される多値化ＲＦ信号の周波数を検出（測定）し、この周波数とＶＣＯ１１６からの出力信号の周波数の差を表す周波数誤差信号を出力する回路である。又、周波数誤差検出器１１４は、出力する周波数誤差信号をループフィルタ１１５で使用するか否かを制御する誤差情報制御信号として用いられる周立波数誤差検出信号をも出力する。
【００５２】
ループフィルタ１１５は、位相比較器１１３から出力される位相誤差、及び周波数誤差検出器１１４から出力される周波数誤差に基づいて、ＶＣＯ１１６を制御する電圧を発生する回路である。
【００５３】
ＶＣＯ１１６は、ループフィルタ１１５から出力された制御電圧に対応する周波数で発振する発振回路であり、制御信号発生器として機能する。
【００５４】
〔各実施の形態の効果〕
以上説明した各実施の形態のＡ／Ｄ変換回路は、アナログ部で発生した非線形性歪を、デジタル補正回路を用いて補正する。上述のように、アナログ回路は微細化によるばらつきの増加、電源電圧の低下によるダイナミックレンジの減少、非線形性歪の増大などさまざまな問題点が顕在化し、設計期間の長期化を招いている。このため、アナログ部で非線形性歪を補正するように構成することと比較すると、上記各実施の形態のＡ／Ｄ変換回路では、アナログ部の設計期間の長期化を回避し、アナログ部で発生するＡ／Ｄ変換器の非線形性歪を補正できるという効果を有する。
【００５５】
なお、本Ａ／Ｄ変換回路は、半導体集積回路に含めて構成することができる。
【００５６】
本発明の代表的な構成要素を例示すると以下のように示すことができる。
【００５７】
＜図１、２について＞
１．アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路（１２）と、
所定の複数の参照値を生成する参照値生成回路（１３）と、
前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプ（１４）と、
前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータ（１５）と、
前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダ（１６）とを備え、
前記エンコーダは、前記ロジック信号を前記所定コードに変換する変換ロジックを外部からの補正用データに基づいて変更することを特徴とするＡ／Ｄ変換回路。
【００５８】
＜図１について＞
２．所定のアナログ入力値に対応するデジタル入力値を生成すると共に、この所定のアナログ入力値をＡ／Ｄ変換した値に対応して出力データ値を生成し、前記所定のアナログ入力値と前記出力データ値との複数組のデータを前記補正用データとして前記エンコーダに出力するデジタル補正回路（３）を備えたことを特徴とするＡ／Ｄ変換回路。
【００５９】
＜図２について＞
３．前記エンコーダは、
前記補正用データに基づいて、前記出力データ値が入力されたときは前記デジタル入力値を出力するように前記変換ロジックを変更することを特徴とするＡ／Ｄ変換回路。
【００６０】
＜図１、図８について＞
４．前記デジタル補正回路で生成した前記デジタル入力値を前記アナログ入力値に変換するＤ／Ａ変換器（４、２０）を備えたことを特徴とするＡ／Ｄ変換回路。
【００６１】
＜図８、図９について＞
５．前記Ｄ／Ａ変換器は、
前記デジタル入力値に基づいて前記参照値生成回路の複数の参照値を切替えて前記アナログ入力値を生成するマルチプレクサ（２０）であることを特徴とするＡ／Ｄ変換回路。
【００６２】
＜図２、図８について＞
６．前記Ｄ／Ａ変換器からのアナログ入力値と、他のアナログ入力値とのいずれかを選択して前記トラックホールド回路に出力する選択回路（１１）を備えたことを特徴とする請求項４記載のＡ／Ｄ変換回路。
【００６３】
７．請求項１乃至６のうちいずれか１項に記載のＡ／Ｄ変換回路を含むことを特徴とする半導体集積回路。
【００６４】
＜図１、図２、図５について＞
８．アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路と、所定の複数の参照値を生成する参照値生成回路と、前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプと、前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータと、前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダとを有するＡ／Ｄ変換器と、
このＡ／Ｄ変換器の入出力変換特性を変更するための補正用データを生成するデジタル補正回路とを備えたＡ／Ｄ変換回路のＡ／Ｄ変換方法であって、
前記デジタル補正回路は、
所定のアナログ入力値に対応するデジタル入力値を生成すると共に、この所定のアナログ入力値をＡ／Ｄ変換した値に対応して出力データ値を生成し、
前記所定のアナログ入力値と前記出力データ値との複数組のデータを前記補正用データとして前記エンコーダに出力し、
前記エンコーダは、
前記ロジック信号を前記所定コードに変換する変換ロジックを前記デジタル補正回路からの前記補正用データに基づいて変更する
ことを特徴とするＡ／Ｄ変換方法。
【００６５】
尚、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施の形態に係るＡ／Ｄ変換回路の構成を示すブロック図。
【図２】Ａ／Ｄ変換器の詳細の構成を示す図。
【図３】エンコーダのエンコード方法を示す図。
【図４】Ａ／Ｄ変換器の非線形性歪を説明する図。
【図５】非線形性歪を補正する手順を示すフロー図。
【図６】補正による非線形性歪の改善結果を示す図。
【図７】第２の実施の形態に係るＡ／Ｄ変換回路の構成を示すブロック図。
【図８】Ａ／Ｄ変換器の詳細の構成を示す図。
【図９】アナログマルチプレクサの構成を示す図。
【図１０】各実施の形態のＡ／Ｄ変換器を用いた光ディスク再生装置の構成を示す図。
【符号の説明】
【００６７】
Ｄ…入力データ、ＣＯＲＲ…補正値、Ｍ１１〜Ｍ２２…スイッチ素子、１…Ａ／Ｄ変換回路、２…Ａ／Ｄ変換器、３…デジタル補正回路、４…Ｄ／Ａ変換器、５…データ生成部、７…補正値演算部、１１…セレクタ、１２…トラックホールド回路、１３…参照電圧生成回路、１４…プリアンプ、１５…コンパレータ、１６…エンコーダ、１８…コード変換器、１９…ＲＡＭｍ、２０…アナログマルチプレクサ。
【図１】
2009010519.tif 000003
【図２】
2009010519.tif 000004
【図３】
2009010519.tif 000005
【図４】
2009010519.tif 000006
【図５】
2009010519.tif 000007
【図６】
2009010519.tif 000008
【図７】
2009010519.tif 000009
【図８】
2009010519.tif 000010
【図９】
2009010519.tif 000011
【図１０】
2009010519.tif 000012