(57)【要約】【課題】局部発振信号を生成する装置において、発生するスプリアスを低減させること。【解決手段】局部発振信号生成装置であって、第一の基準クロックを生成する第一基準クロック生成部と、第一の基準クロックとは異なる周波数の第二の基準クロックを生成する第二基準クロック生成部と、局部発振信号の生成において用いられる基準クロックを、第一の基準クロックと第二の基準クロックのうち、発生するスプリアスがより小さくなる方を選択する選択部と、選択された基準クロックを用いて局部発振信号を生成する局部発振部と、を備える。【選択図】図１
2009260793.tif 000002
【特許請求の範囲】
【請求項１】
第一の基準クロックを生成する第一基準クロック生成部と、
前記第一の基準クロックとは異なる周波数の第二の基準クロックを生成する第二基準クロック生成部と、
局部発振信号の生成において用いられる基準クロックを、前記第一の基準クロックと前記第二の基準クロックのうち、発生するスプリアスがより小さくなる方を選択する選択部と、
選択された基準クロックを用いて局部発振信号を生成する局部発振部と、
を備える局部発振信号生成装置。
【請求項２】
前記第二基準クロック生成部は、前記第一の基準クロックの周波数を整数倍した値であって前記局部発振信号が取りうる周波数の近傍の値、を正数で除算しても得られない値を周波数として有し、前記第一の基準クロックに同期する信号を、前記第二の基準クロックとして生成する、請求項１に記載の局部発振信号生成装置。
【請求項３】
前記選択部は、基準クロックの高調波の周波数と前記局部発振信号の周波数との差が、より大きくなる基準クロックを選択する、請求項１又は２に記載の局部発振信号生成装置。
【請求項４】
前記選択部は、前記第一の基準クロックの高調波の周波数と前記局部発振信号の周波数との近さを表す値が基準よりも近いことを示す場合、前記第二の基準クロックを選択し、他の場合には前記第一の基準クロックを選択する、請求項１又は２に記載の局部発振信号生成装置。
【請求項５】
請求項１から４のいずれかに記載の局部発振信号生成装置と、
他の装置から無線信号を受信する信号受信部と、
前記局部発振信号生成装置から出力される前記局部発振信号と、前記信号受信部によって受信された信号とを混合し、混合信号を出力する混合部と、
前記混合信号を復調し復調データを得る復調部と、
を備える、信号受信装置。
【請求項６】
請求項１から４のいずれかに記載の局部発振信号生成装置と、
他の装置から無線信号を受信する信号受信部と、
前記局部発振信号生成装置から出力される前記局部発振信号と、前記信号受信部によって受信された信号とを混合し、混合信号を出力する混合部と、
前記混合信号に基づき、前記選択部によって選択されている基準クロックと、前記無線信号との周波数のずれの量を検出する検出部と、
前記検出部によって検出された前記ずれの量に基づいて、ずれを解消させる制御を行う制御部と、
を備える、同期装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、局部発振信号生成装置、信号受信装置、及び同期装置に関する。
【背景技術】
【０００２】
従来、ＴＤＭＡ（Time Division Multiple Access）等の無線機において、送信信号の周波数を基地局と同期させる技術が提案されている。図９は、このような同期を行う従来の無線装置の例を示す図である。この無線装置１０００は、基地局から送信される同期信号をアンテナ１００１によって受信する。同期信号は、スイッチ１００２、ローパスフィルタ１００３、ローノイズアンプ１００４、ミキサー１００５、ＤＳＰ（Digital Signal Processor）１００６を介し、ＣＰＵ１００７に入力される。ＣＰＵ１００７は、受信用ＰＬＬ（Phase-locked loop）１００９や送信用ＰＬＬ１０１０に入力される基準クロックを、同期信号に同期するように調整する。基準クロックは、ＶＣＴＣＸＯ（Voltage Controlled, Temperature Compensated Crystal Oscillator）１００８によって生成される。そのため、ＣＰＵ１００７は、ＶＣＴＣＸＯ１００８に対して与える電圧を調整することによって、基準クロックの周波数を調整し、同期を図る。
【０００３】
無線装置１０００では、受信用ＰＬＬ１００９によって生成される局部発振信号（受信ローカル）や、送信用ＰＬＬ１０１０によって生成される局部発振信号（送信ローカル）の周波数が、基準クロックの整数倍又はその近傍である場合には、局部発振信号の周波数成分と基準クロックの整数倍の周波数成分とがビートを起こしてしまう。その結果、この二つの周波数が近い値であるほど、強いスプリアスが発生してしまうという問題があった。
このような問題に対し、スプリアス特性の劣化等を防ぐことができる技術が提案されている（特許文献１参照）。
【特許文献１】特開２００６−０５４９０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
たしかに、狭帯域の無線機であれば、基準クロックの周波数を上げることや、狭帯域フィルタによって局部発振信号をフィルタリングすること等によって、スプリアスを低減させることが可能である。しかしながら、広帯域の無線機である場合には、このような方法によってスプリアスを低減させることは困難であった。
【０００５】
上記事情に鑑み、本発明は、局部発振信号を生成する装置において、発生するスプリアスを低減させることを可能とする装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の第一の態様は、局部発振信号生成装置であって、第一の基準クロックを生成する第一基準クロック生成部と、第一の基準クロックとは異なる周波数の第二の基準クロックを生成する第二基準クロック生成部と、局部発振信号の生成において用いられる基準クロックを、前記第一の基準クロックと前記第二の基準クロックのうち、発生するスプリアスがより小さくなる方を選択する選択部と、選択された基準クロックを用いて局部発振信号を生成する局部発振部と、を備える。
【０００７】
本発明の第一の態様では、基準クロックとして、第一の基準クロックと、第一の基準クロックとは異なる周波数の第二の基準クロックとが用いられる。選択部は、これら二つの基準クロックのうち、発生するスプリアスがより小さくなる方を選択する。そのため、本発明の第一の態様は、発生するスプリアスを低減させることが可能である。
【０００８】
本発明の第一の態様において、第二基準クロック生成部は、第一の基準クロックの周波数を整数倍した値であって局部発振信号が取りうる周波数の近傍の値、を正数で除算しても得られない値を周波数として有し、第一の基準クロックに同期する信号を、第二の基準クロックとして生成しても良い。
【０００９】
本発明の第一の態様において、選択部は、基準クロックの高調波の周波数と局部発振信号の周波数との差が、より大きくなる基準クロックを選択しても良い。
本発明の第一の態様において、選択部は、第一の基準クロックの高調波の周波数と局部発振信号の周波数との近さを表す値が基準よりも近いことを示す場合、第二の基準クロックを選択し、他の場合には第一の基準クロックを選択しても良い。
【００１０】
本発明の第二の態様は、信号受信装置であって、上述した局部発振信号生成装置と、他の装置から無線信号を受信する信号受信部と、局部発振信号生成装置から出力される局部発振信号と、信号受信部によって受信された信号とを混合し、混合信号を出力する混合部と、混合信号を復調し復調データを得る復調部と、を備える。
【００１１】
本発明の第三の態様は、同期装置であって、上述した局部発振信号生成装置と、他の装置から無線信号を受信する信号受信部と、局部発振信号生成装置から出力される局部発振信号と、信号受信部によって受信された信号とを混合し、混合信号を出力する混合部と、混合信号に基づき、選択部によって選択されている基準クロックと、無線信号との周波数のずれの量を検出する検出部と、検出部によって検出されたずれの量に基づいて、ずれを解消させる制御を行う制御部と、を備える。
【００１２】
本発明は、コンピュータを、上述した局部発振信号生成装置の選択部として動作させるためのコンピュータプログラムとして特定されても良い。また、本発明は、上述した局部発振信号生成装置の選択部として機能するコンピュータが行う選択方法として特定されても良い。
【発明の効果】
【００１３】
本発明により、局部発振信号を生成する装置において、発生するスプリアスを低減させることが可能となる。
【発明を実施するための最良の形態】
【００１４】
図１は、無線装置１（信号受信装置、同期装置）の構成を示す図である。無線装置１は、アンテナ１０１、送受信スイッチ１０２、ローパスフィルタ１０３、ローノイズアンプ１０４、ミキサー１０５、ＤＳＰ１０６、局部発振信号生成装置１０、ＤＳＰ１１１、ミキサー１１２、パワーアンプ１１３、及びローパスフィルタ１１４を備える。
【００１５】
アンテナ１０１（信号受信部）は、他の無線装置（例えば基地局装置）から送信された無線信号を受信する。また、アンテナ１０１は、ローパスフィルタ１１４を通過した信号を無線信号として送出する。送受信スイッチ１０２は、無線装置１が受信を行う場合には、アンテナ１０１とローパスフィルタ１０３とを接続する。一方、送受信スイッチ１０２は、無線装置１が送信を行う場合には、アンテナ１０１とローパスフィルタ１１４とを接続する。ローパスフィルタ１０３は、アンテナ１０１によって受信された信号を入力し、高周波成分が抑制された信号を出力する。ローノイズアンプ１０４は、ローパスフィルタ１０３から出力された信号を入力し、入力された信号を増幅し、増幅された信号を出力する。
【００１６】
ミキサー１０５（混合部）は、ローノイズアンプ１０４から出力された信号と、局部発振信号生成装置１０の受信用ＰＬＬ１０９から出力された受信用局部発振信号とを入力する。ミキサー１０５は、この二つの信号を混合し、混合信号を出力する。ＤＳＰ１０６（復調部）は、ミキサー１０５から出力された混合信号を入力し、この混合信号を復調する。そして、ＤＳＰ１０６は、復調処理によって、ビット列で表される復調データを取得し、復調データを出力する。また、ＤＳＰ１０６（検出部）は、ミキサー１０５から出力された信号を入力し、ローノイズアンプ１０４から出力された信号と、局部発振信号生成装置１０から出力されている局部発振信号との周波数のずれの量を検出する。
【００１７】
局部発振信号生成装置１０は、局部発振信号を生成し、ミキサー１０５及びミキサー１１２に出力する。局部発振信号生成装置１０は、ＣＰＵ（Central Processing Unit）１０７、ＶＣＴＣＸＯ１０８、逓倍器１１５、分周器１１６、受信用スイッチ１１７、送信用スイッチ１１８、受信用ＰＬＬ１０９、及び送信用ＰＬＬ１１０を備える。
【００１８】
ＣＰＵ１０７（選択部）は、受信用ＰＬＬ１０９が局部発振信号を生成する場合に、ＶＣＴＣＸＯ１０８から出力される基準クロック（第一の基準クロック）及び分周器１１６から出力される基準クロック（第二の基準クロック）のうちどちらを受信用ＰＬＬ１０９に入力させるか選択する。そして、選択された基準クロックが受信用ＰＬＬ１０９に入力されるように、受信用スイッチ１１７を制御する。ＣＰＵ１０７は、送信用ＰＬＬ１１０及び送信用スイッチ１１８についても同様に選択及び制御を行う。ＣＰＵ１０７の選択処理の詳細については後述する。
【００１９】
ＣＰＵ１０７（制御部）は、ＤＳＰ１０６から出力されたずれの量に基づいて、ＶＣＴＣＸＯ１０８に対し、ずれを解消させる制御を行う。具体的には、ＣＰＵ１０７は、このずれの量に基づいて、ＶＣＴＣＸＯ１０８に印加する電圧を制御する。また、ＣＰＵ１０７は、受信用ＰＬＬ１０９及び送信用ＰＬＬ１１０に対し、受信チャネル及び送信チャネルに応じた周波数の局部発振信号を生成することを指示する信号を出力する。また、ＣＰＵ１０７は、送信データを生成し、ＤＳＰ１１１に出力する。
【００２０】
ＶＣＴＣＸＯ１０８（第一基準クロック生成部）は、ＣＰＵ１０７によって印加された電圧に応じて、第一の基準クロックを出力する。第一の基準クロックは、受信用スイッチ１１７、送信用スイッチ１１８、及び逓倍器１１５に入力される。
【００２１】
逓倍器１１５（第二基準クロック生成部）は、ＶＣＴＣＸＯ１０８から出力された第一の基準クロックを入力し、所定の倍率（ｎ）に基づいて、第一の基準クロックの周波数を逓倍する。そして、逓倍器１１５は、逓倍された周波数の信号を出力する。分周器１１６（第二基準クロック生成部）は、逓倍器１１５から出力された信号を入力し、所定の分周数（１／ｍ）に基づいて、この信号の周波数を分周し、第二の基準クロックを生成する。即ち、第二の基準クロックの周波数は、第一の基準クロックの周波数のｎ／ｍ倍となる。このとき、ｎとｍとは異なる値である。そのため、第一の基準クロックの周波数と、第二の基準クロックの周波数とは、異なる値となる。なお、ｎの値とｍの値との詳細な取得方法については後述する。また、第二の基準クロックは、第一の基準クロックを逓倍分周して得られるため、第一の基準クロックと同期する。そして、分周器１１６は、第二の基準クロックを出力する。第二の基準クロックは、受信用スイッチ１１７及び送信用スイッチ１１８に入力される。
【００２２】
受信用スイッチ１１７は、ＣＰＵ１０７の制御に基づいて、受信用ＰＬＬ１０９に接続される回路を切り替える。受信用ＰＬＬ１０９に接続される回路は、ＶＣＴＣＸＯ１０８から出力された第一の基準クロックを伝える回路と、分周器１１６から出力された第二の基準クロックを伝える回路とのいずれかである。送信用スイッチ１１８は、ＣＰＵ１０７の制御に基づいて、送信用ＰＬＬ１１０に接続される回路を切り替える。送信用ＰＬＬ１１０に接続される回路は、ＶＣＴＣＸＯ１０８から出力された第一の基準クロックを伝える回路と、分周器１１６から出力された第二の基準クロックを伝える回路とのいずれかである。
【００２３】
受信用ＰＬＬ１０９（局部発振部）は、受信用スイッチ１１７によって接続された回路から基準クロック（第一の基準クロック又は第二の基準クロック）を入力する。また、受信用ＰＬＬ１０９は、ＣＰＵ１０７から出力された、受信チャネルに応じた局部発振信号を生成することを指示する信号、を入力する。そして、受信用ＰＬＬ１０９は、入力された二つの信号に基づいて、受信用の局部発振信号（受信ローカル）を出力する。
【００２４】
送信用ＰＬＬ１１０（局部発振部）は、送信用スイッチ１１８によって接続された回路から基準クロック（第一の基準クロック又は第二の基準クロック）を入力する。また、送信用ＰＬＬ１１０は、ＣＰＵ１０７から出力された、送信チャネルに応じた局部発振信号を生成することを指示する信号、を入力する。そして、送信用ＰＬＬ１１０は、入力された二つの信号に基づいて、送信用の局部発振信号（送信ローカル）を出力する。
【００２５】
ＤＳＰ１１１は、ＣＰＵ１０７から出力された送信データを変調し、変調後の信号を出力する。ミキサー１１２は、ＤＳＰ１１１から出力された信号と、局部発振信号生成装置１０の送信用ＰＬＬ１１０から出力された送信用局部発振信号とを入力する。ミキサー１１２は、この二つの信号を混合し出力する。パワーアンプ１１３は、ミキサー１１２から出力された信号を入力し、入力された信号を増幅し、増幅された信号を出力する。ローパスフィルタ１１４は、パワーアンプ１１３から出力された信号を入力し、高周波成分が抑制された信号を出力する。
【００２６】
図２及び図３は、逓倍の倍率（ｎの値）及び分周の分周数（ｍの値）の取得方法の具体例を示す図である。以下、この取得方法について詳細に説明する。回路の構成を容易にするため、ｎの値とｍの値とは、どちらも正数である。図２は、例えば第一の基準クロックの周波数が１４．４ＭＨｚである場合に、ｎの値とｍの値とがそれぞれ１〜１０の値をとったときの、逓倍分周後の周波数を示す図である。例えば、ｎの値が“３”、ｍの値が“５”である場合には、１４．４×３／５の計算の結果、８．６４０が得られる。図２に示された値の中から、第二の基準クロックとして最適な値が選択され、その値に応じてｎの値とｍの値の組み合わせが一つ選択される。この選択は、予め設計者によって行われる。なお、第二の基準クロックの周波数は、第一の基準クロックの周波数と近い値であることが、回路設計を容易にする観点から好ましいため、この例では１０ＭＨｚ未満又は２０ＭＨｚ以上の周波数は、選択肢から除外されている。
【００２７】
第二の基準クロックの周波数は、第一の基準クロックの周波数を整数倍した値であって局部発振信号が取りうる周波数の近傍の値を正数で除算しても得られない値である。例えば、局部発振信号の周波数が、８０５ＭＨｚ〜８２５ＭＨｚ、８５０ＭＨｚ〜８７０ＭＨｚ、９３２ＭＨｚ〜９５２．２５ＭＨｚのいずれかの周波数をとりうる場合、その近傍の値（例えば、プラスマイナス１．０ＭＨｚの範囲内の値、プラスマイナス２．０ＭＨｚの範囲内の値などの所定範囲内の値）であって第一の基準クロックの周波数を整数倍した値は、８０６．４ＭＨｚ、８２０．８ＭＨｚ、８４９．６ＭＨｚ、８６４．０ＭＨｚ、９３６．０ＭＨｚ、９５０．４ＭＨｚとなる。従って、この場合、第二の基準クロックの周波数は、これら６つのいずれの値を正数で除算しても得られない値である。言い換えれば、これら６つのいずれの値を第二の基準クロックの周波数で除算したとしても、得られる剰余は“０”にはならない。
【００２８】
図３は、第一の基準クロックの周波数を整数倍した値（ＮＧ周波数リスト）を、各クロック候補の周波数の値（図２に示される各周波数の値）で除算した際の剰余を示す図である。即ち、図３において、剰余の値に“０”が一つもないクロック候補は、上述した第二の基準クロックの周波数の条件を満たす。図３において、この条件を満たすクロック候補には、採用可否の欄に○を示す。この採用可否が○となったクロック候補の中から、一つの周波数の値が、第二の基準クロックの周波数として採用される。例えば、分周の分周数が２の累乗となっていると回路の設計が容易となるため、このような観点から一つの周波数の値が選択されても良い。また、第二の基準クロックの周波数が第一の基準クロックの周波数の値に近いほど、受信用ＰＬＬ１０９や送信用ＰＬＬ１１０に用いるループフィルタ等の設計に係る信号特性が近くなる。そのため、回路の設計が容易となる。従って、このような観点から、第一の基準クロックの周波数により近い周波数が、第二の基準クロックの周波数として選択されても良い。以上の観点から、ｎの値として“９”、ｍの値として“８”が選択されても良い。
【００２９】
図４は、ＣＰＵ１０７が行う選択処理の具体例を示す図である。以下、ＣＰＵ１０７が行う選択処理について詳細に説明する。図４は、第一の基準クロックの周波数が“１４．４ＭＨｚ”であり、第二の基準クロックの周波数が“１６．２ＭＨｚ”である場合に、局部発振信号が取りうる周波数の近傍の周波数使用状況を示す。下方から上方へ伸びる矢印は、第一の基準クロックの高調波の周波数を示す。また、上方から下方へ伸びる矢印は、第二の基準クロックの高調波の周波数を示す。また、直交する矢印で結ばれた二つの破線は、局部発振信号が取りうる周波数の区間を示す。
【００３０】
スプリアスの強さは、局部発振信号の周波数と、この局部発振信号の生成に使用された基準クロックの高調波の周波数とが近いほど強い。そこで、ＣＰＵ１０７は、第一の基準クロックの高調波の周波数と局部発振信号の周波数との差（第一の差）と、第二の基準クロックの高調波の周波数と局部発振信号の周波数との差（第二の差）とを比較し、この差がより大きくなる基準クロックを選択する。例えば、局部発振信号の周波数が８２１ＭＨｚである場合、第一の差は、０．２ＭＨｚとなる。また、第二の差は、４．０ＭＨｚとなる。この場合、第一の差よりも第二の差の方が大きいため、ＣＰＵ１０７は、第二の基準クロックを選択する。
【００３１】
図５は、無線装置１のＣＰＵ１０７が行う処理のフローチャートである。無線装置１が送信又は受信の準備を開始すると、ＣＰＵ１０７は、通信に使用されるチャネルに基づいて、局部発振信号の周波数（局発周波数）の値を算出する（ステップＳ０１）。次に、ＣＰＵ１０７は、算出された局部発振信号の周波数の値に基づいて、局部発振信号の生成において使用される基準クロックを選択する（ステップＳ０２）。次に、ＣＰＵ１０７は、選択された基準クロックが、この局部発振信号を生成する装置（受信用ＰＬＬ１０９又は送信用ＰＬＬ１１０）に入力されるように、受信用スイッチ１１７又は送信用スイッチ１１８を切り替える（ステップＳ０３）。
【００３２】
次に、ＣＰＵ１０７は、選択された基準クロックの周波数と、局部発振信号の周波数に基づいて、局部発振信号を生成するＰＬＬ（受信用ＰＬＬ１０９又は送信用ＰＬＬ１１０）に設定すべき分周数を算出する（ステップＳ０４）。次に、ＣＰＵ１０７は、局部発振信号を生成するＰＬＬに対し、算出された分周数を含む制御信号を送信する（ステップＳ０５）。局部発振信号を生成するＰＬＬは、この制御信号を受信すると、ＣＰＵ１０７によって選択された基準クロックを入力し、分周数に基づいて、局部発振信号を出力する。
【００３３】
次に、ＣＰＵ１０７は、局部発振信号を生成するＰＬＬから出力されるロック検出信号を監視し、ロック（同期）したか否かを判断する（ステップＳ０６）。所定の時間が経過してもロックしない場合（ステップＳ０７−ＮＯ）、ＣＰＵ１０７はエラー出力を行う（ステップＳ０８）。一方、所定の時間内にロックした場合（ステップＳ０７−ＹＥＳ）、ＣＰＵ１０７は受信処理又は送信処理を開始する（ステップＳ０９）。
【００３４】
その後、受信処理において、ＣＰＵ１０７は、基地局から送信された同期信号が受信されると、この同期信号に基づいて周波数ずれを算出する（ステップＳ１０）。ＣＰＵ１０７は、この周波数ずれに基づいて、ＶＣＴＣＸＯ１０８に印加する電圧を求め、この電圧をＶＣＴＣＸＯ１０８に印加する（ステップＳ１１）。そして、ＣＰＵ１０７は、送信処理又は受信処理を終了する。
【００３５】
このように構成された無線装置１では、基準クロックとして、第一の基準クロックと、第一の基準クロックとは異なる周波数の第二の基準クロックとが用いられる。ＣＰＵ１０７によって、第一の基準クロックと第二の基準クロックのうち、発生するスプリアスがより小さくなる方が選択される。そして、選択された基準クロックを用いて局部発振信号が生成される。そのため、発生するスプリアスを低減させることが可能となる。
【００３６】
また、無線装置１では、第二の基準クロックの周波数の値は、第一の基準クロックの周波数を整数倍した値であって局部発振信号が取りうる周波数の近傍の値、を正数で除算しても得られない値である。そのため、第二の基準クロックの高調波の周波数は、局部発振信号が取りうる周波数の近傍において、第一の基準クロックの高調波の周波数と同じ値をとることがない。言い換えれば、局部発振信号が取りうる周波数の近傍において、第一の基準クロックの高調波の周波数と、第二の基準クロックの高調波の周波数とは、一致しない。そのため、第一の基準クロック又は第二の基準クロックのいずれかを選択することによって、より多くの局部発振信号の周波数に対して、スプリアスの低減を図ることが可能となる。
【００３７】
また、無線装置１では、第一の差と第二の差とが比較され、より大きな値に係る基準クロックが選択される。そのため、他方の基準クロックが選択される場合に比べて、局部発振信号の周波数と基準クロックの高調波の周波数との差が大きくなり、スプリアスの強さを低減させることが可能となる。
【００３８】
＜変形例＞
ＣＰＵ１０７は、第一の基準クロックの周波数と局部発振信号の周波数との近さを表す値を算出し、この値に基づいて基準クロックを選択しても良い。この場合、ＣＰＵ１０７は、この近さを表す値が、基準よりも近いことを示す場合には、第二の基準クロックを選択する。一方、他の場合には、ＣＰＵ１０７は、第一の基準クロックを選択する。
【００３９】
具体的には、近さを表す値は、例えば二つの周波数の値の差であっても良いし、二つの周波数の値の比（例えば局部発振信号の周波数の値が分母で、第一の基準クロックの周波数の値が分子）であっても良い。近さを表す値が周波数の値の差である場合、基準は、例えば１．８ＭＨｚや、２．５ＭＨｚのように閾値として設定される。この場合、ＣＰＵ１０７は、二つの周波数の差が、閾値よりも小さい場合には、近さを表す値が基準よりも近いことを示したと判断し、第二の基準クロックを選択する。また、近さを表す値が周波数の値の比である場合、基準は、例えば０．９９〜１．０１や、０．９９５〜１．０１０のように、１を含む小数の範囲として設定される。この場合、ＣＰＵ１０７は、二つの周波数の比が、この範囲内である場合には、近さを表す値が基準よりも近いことを示したと判断し、第二の基準クロックを選択する。
【００４０】
図６は、局部発振信号と基準クロックとの対応付けを示すテーブルである。各テーブルにおいて、左側の値は局部発振信号の周波数を示し、右側の値は基準クロックの周波数を示す。このテーブルは、予め設計者によって作成され、不図示のＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）に記憶される。ＣＰＵ１０７は、このテーブルを参照することによって、局部発振信号の周波数に応じた基準クロックを選択しても良い。このように構成されることにより、ＣＰＵ１０７の選択処理の高速化を図ることが可能となる。
【００４１】
また、逓倍の倍率（ｎの値）や分周数（ｍの値）には、正数ではなく、少数などの他の値が採用されても良い。
また、逓倍器１１５と分周器１１６とは、一体の装置として構成されても良い。図７は、このように構成された無線装置１の変形例である無線装置１ａの構成を示す図である。
【００４２】
また、逓倍器及び分周器は、それぞれ複数設けられても良い。図８は、このように構成された無線装置１の変形例である無線装置１ｂの構成を示す図である。図８では、無線装置１ｂは、複数の逓倍器１１５ａ及び１１５ｂと、複数の分周器１１６ａ及び１１６ｂを備える。逓倍器１１５ａ及び分周器１１６ａにおけるｎの値及びｍの値の組み合わせと、逓倍器１１５ｂ及び分周器１１６ｂにおけるｎの値及びｍの値の組み合わせとが異なるように設定されることにより、逓倍器１１５ｂ及び分周器１１６ｂは、第一の基準クロックの周波数及び第二の基準クロックの周波数とは異なる周波数を有する第三の基準クロックを生成する。ＣＰＵ１０７は、第一の基準クロック、第二の基準クロック、及び第三の基準クロックの中から、それぞれの周波数に基づいて、スプリアスが最も小さくなる基準クロックを選択する。このように構成されることにより、より効率的にスプリアスを低減させることが可能となる。なお、図７では、逓倍器１１５及び分周器１１６の組み合わせが２組であったが、３組以上設けられても良い。
【００４３】
なお、上述した実施形態におけるＣＰＵ１０７は、上述した機能を実現するためのプログラムを読み出すことによって動作する。また上記プログラムは、前述した機能の一部を実現するためのものであっても良い。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【００４４】
【図１】無線装置の構成を示す図である。
【図２】逓倍の倍率（ｎの値）及び分周の分周数（ｍの値）の取得方法の具体例を示す図である。
【図３】逓倍の倍率（ｎの値）及び分周の分周数（ｍの値）の取得方法の具体例を示す図である。
【図４】ＣＰＵが行う選択処理の具体例を示す図である。
【図５】無線装置のＣＰＵが行う処理のフローチャートである。
【図６】局部発振信号と基準クロックとの対応付けを示すテーブルである。
【図７】無線装置の第一の変形例の構成を示す図である。
【図８】無線装置の第二の変形例の構成を示す図である。
【図９】従来の装置の例を示す図である。
【符号の説明】
【００４５】
１…無線装置，  １０１…アンテナ，  １０２…送受信スイッチ，  １０３，１１４…ローパスフィルタ，  １０４…ローノイズアンプ，１０５，１１２…ミキサー，  １０６，１１１…ＤＳＰ，  １０７…ＣＰＵ，  １０８…ＶＣＴＣＸＯ，  １０９…受信用ＰＬＬ，  １１０…送信用ＰＬＬ，  １１３…パワーアンプ，  １１５…逓倍器，  １１６…分周器，  １１７…受信用スイッチ，  １１８…送信用スイッチ，  １０…局部発振信号生成装置，  ２１５…逓倍分周器，  １０００…無線装置，  １００１…アンテナ，  １００２…スイッチ，  １００３，１０１４…ローパスフィルタ，  １００４…ローノイズアンプ，１００５，１０１２…ミキサー，  １００６，１０１１…ＤＳＰ，  １００７…ＣＰＵ，  １００８…ＶＣＴＣＸＯ，  １００９…受信用ＰＬＬ，  １０１０…送信用ＰＬＬ，  １０１３…パワーアンプ
【図１】
2009260793.tif 000003
【図２】
2009260793.tif 000004
【図３】
2009260793.tif 000005
【図４】
2009260793.tif 000006
【図５】
2009260793.tif 000007
【図６】
2009260793.tif 000008
【図７】
2009260793.tif 000009
【図８】
2009260793.tif 000010
【図９】
2009260793.tif 000011