(57)【要約】【課題】過大電圧が回路部に供給されることがないようにする技術を提供する。【解決手段】ＤＣ−ＤＣコンバータ電源装置に付加される過電圧防止回路は、ＤＣ−ＤＣコンバータ電源装置の電力出力端子に抵抗４１を接続し、ＤＣ−ＤＣコンバータ電源装置のエラーアンプの出力端子にｎｐｎ−Ｔｒ４４のコレクタを接続する。保護設定電圧発生器４５からの保護設定電圧と出力電圧との大きさを比較して、ｎｐｎ−Ｔｒ４４は、出力電圧が保護設定電圧とＶｂｅとの和の電圧を上回る場合に、エラーアンプの出力端子の電圧を制御して、出力電圧の電圧値を制限するようにした。【選択図】図６
2009106063.tif 000002
【特許請求の範囲】
【請求項１】
負荷回路に電力を供給するために、所定値の出力電圧を電力出力端子に発生するＤＣ−ＤＣコンバータ電源装置であって、
基準電圧を発生する基準電源と、
前記出力電圧に応じた電圧と前記基準電圧との差の電圧に基づく誤差電圧をその出力端子に出力するエラーアンプと、
前記誤差信号と、三角波またはのこぎり波と、を比較してパルス幅信号を発生するパルス幅変調器と、
前記パルス幅変調器からのパルス幅変調信号によって導通と切断とが制御されるスイッチと、
前記スイッチに接続されるインダクタと、
前記電力出力端子に並列接続され前記インダクタにその一端が接続される平滑コンデンサと、
前記電力出力端子にその入力端子を接続し、前記エラーアンプの出力端子にその出力端子を接続する過電圧防止回路と、を備え、
前記過電圧防止回路は、
保護設定電圧発生器と、
前記保護設定電圧発生器からの保護設定電圧と前記出力電圧との大きさを比較して、前記出力電圧が前記保護設定電圧によって定まる電圧を上回る場合に、前記エラーアンプの出力端子の電圧を制御して、前記出力電圧の電圧値を制限する制御素子と、を具備することを特徴とするＤＣ−ＤＣコンバータ電源装置。
【請求項２】
負荷回路に電力を供給するために、所定値の出力電圧を電力出力端子に発生するＤＣ−ＤＣコンバータ電源装置であって、
基準電源から発生される基準電圧と、電源投入とともに電流源から一定電流が供給されるスロー・スタート・コンデンサに発生するスロー・スタート電圧との大小比較をおこない、より電圧値が小さい一方の電圧を最小値電圧として出力する最小値電圧発生回路と、
前記出力電圧に応じた電圧と前記最小値電圧との差の電圧に基づく誤差電圧をその出力端子に出力するエラーアンプと、
前記誤差信号と、三角波またはのこぎり波と、を比較してパルス幅信号を発生するパルス幅変調器と、
前記パルス幅変調器からのパルス幅変調信号によって導通と切断とが制御されるスイッチと、
前記スイッチに接続されるインダクタと、
前記電力出力端子に並列接続され前記インダクタにその一端が接続される平滑コンデンサと、
前記電力出力端子にその入力端子を接続し、前記スロー・スタート・コンデンサにその出力端子を接続する過電圧防止回路と、を備え、
前記過電圧防止回路は、
保護設定電圧発生器と、
前記保護設定電圧発生器からの保護設定電圧と前記出力電圧との大きさを比較して、前記出力電圧が前記保護設定電圧によって定まる電圧を上回る場合に、前記スロー・スタート・コンデンサの電圧を制御して、前記出力電圧の電圧値を制限する制御素子と、を具備することを特徴とするＤＣ−ＤＣコンバータ電源装置。
【請求項３】
前記過電圧防止回路は、
第１の抵抗とツェナーダイオードと第２の抵抗とを直列に接続して、前記第２の抵抗の両端から前記保護設定電圧を得るようにして形成される前記保護設定電圧発生器を有し、
前記第２の抵抗にそのベースを接続し、そのコレクタを前記エラーアンプの出力端子に接続するトランジスタを前記制御素子として有する、ことを特徴とする請求項１または請求項２の１項に記載のＤＣ−ＤＣコンバータ電源装置。
【請求項４】
前記過電圧防止回路は、
定電圧電源を前記保護設定電圧発生器として有し、
その一方の入力端子を前記定電圧電源に接続し、その他方の入力端子を前記電力出力端子に接続し、その出力端子を前記エラーアンプの出力端子に接続するコンパレータを前記制御素子として有する、ことを特徴とする請求項１または請求項２の１項に記載のＤＣ−ＤＣコンバータ電源装置。
【請求項５】
負荷回路に電力を供給するために、所定値の出力電圧を電力出力端子に発生するＤＣ−ＤＣコンバータ電源装置に付加する過電圧防止回路であって、
前記ＤＣ−ＤＣコンバータ電源装置は、
基準電圧を発生する基準電源と、
前記出力電圧に応じた電圧と前記基準電圧との差の電圧に基づく誤差電圧をその出力端子に出力するエラーアンプと、
前記誤差信号と、三角波またはのこぎり波と、を比較してパルス幅信号を発生するパルス幅変調器と、
前記パルス幅変調器からのパルス幅変調信号によって導通と切断とが制御されるスイッチと、
前記スイッチに接続されるインダクタと、
前記電力出力端子に並列接続され前記インダクタにその一端が接続される平滑コンデンサと、
前記電力出力端子にその入力端子を接続し、前記エラーアンプの出力端子にその出力端子を接続する過電圧防止回路と、を備え、
前記過電圧防止回路は、
保護設定電圧発生器と、
前記保護設定電圧発生器からの保護設定電圧と前記出力電圧との大きさを比較して、前記出力電圧が前記保護設定電圧によって定まる電圧を上回る場合に、前記エラーアンプの出力端子の電圧を制御して、前記出力電圧の電圧値を制限する制御素子と、を具備することを特徴とするＤＣ−ＤＣコンバータ電源装置の過電圧防止回路。
【請求項６】
負荷回路に電力を供給するために、所定値の出力電圧を電力出力端子に発生するＤＣ−ＤＣコンバータ電源装置に付加する過電圧防止回路であって、
基準電源から発生される基準電圧と、電源投入とともに電流源から一定電流が供給されるスロー・スタート・コンデンサに発生するスロー・スタート電圧との大小比較をおこない、より電圧値が小さい一方の電圧を最小値電圧として出力する最小値電圧発生回路と、
前記出力電圧に応じた電圧と前記最小値電圧との差の電圧に基づく誤差電圧をその出力端子に出力するエラーアンプと、
前記誤差信号と、三角波またはのこぎり波と、を比較してパルス幅信号を発生するパルス幅変調器と、
前記パルス幅変調器からのパルス幅変調信号によって導通と切断とが制御されるスイッチと、
前記スイッチに接続されるインダクタと、
前記電力出力端子に並列接続され前記インダクタにその一端が接続される平滑コンデンサと、
前記電力出力端子にその入力端子を接続し、前記スロー・スタート・コンデンサにその出力端子を接続する過電圧防止回路と、を備え、
前記過電圧防止回路は、
保護設定電圧発生器と、
前記保護設定電圧発生器からの保護設定電圧と前記出力電圧との大きさを比較して、前記出力電圧が前記保護設定電圧によって定まる電圧を上回る場合に、前記スロー・スタート・コンデンサの電圧を制御して、前記出力電圧の電圧値を制限する制御素子と、を具備することを特徴とするＤＣ−ＤＣコンバータ電源装置の過電圧防止回路。
【請求項７】
前記保護設定電圧発生器は、第１の抵抗とツェナーダイオードと第２の抵抗とを直列に接続して、前記第２の抵抗の両端から前記保護設定電圧を得るようにして形成され、
前記制御素子は、前記第２の抵抗にそのベースを接続し、そのコレクタを前記エラーアンプの出力端子に接続するトランジスタを有して形成される、
ことを特徴とする請求項５または請求項６の１項に記載のＤＣ−ＤＣコンバータ電源装置の過電圧防止回路。
【請求項８】
前記保護設定電圧発生器は、
定電圧電源を有して形成され、
前記制御素子は、その一方の入力端子を前記定電圧電源に接続し、その他方の入力端子を前記電力出力端子に接続し、その出力端子を前記エラーアンプの出力端子に接続するコンパレータを有して形成される、
ことを特徴とする請求項５または請求項６の１項に記載のＤＣ−ＤＣコンバータ電源装置の過電圧防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ電源装置およびＤＣ−ＤＣコンバータ電源装置の過電圧防止回路に関する。
【背景技術】
【０００２】
一般家庭に向けて放送される地上および衛星(ＢＳ)ディジタル放送・受信システムは普及期に入り、ディジタル放送受信用チューナを搭載した薄型テレビジョン受像機やハードディスク方式のビデオ・レコーダ等が広く販売されるにつれて、高周波信号処理用に多種の電源電圧を供給する電源回路に対してその最適化と小型化とが強く要求されるようになってきている。
【０００３】
図８は、地上および衛星ディジタル放送受信用チューナを用いた受信機における従来の集中型電源回路の概略構成を示すブロック図である。図８において、地上ディジタル放送受信用の八木アンテナ１１０で受信されたＵＨＦ帯の放送電波は、八木アンテナ１１０でＵＨＦ帯のＲＦ信号に変換され、チューナ部１１２のＲＦ信号入力端子に供給される。このＲＦ信号入力端子に供給されたＲＦ信号はＲＦアンプで増幅された後、ＰＬＬ＋ＶＩＦ変換回路１１３において、ＰＬＬシンセサイザーより成る選局用のディジタル・チューニング回路を用いてＶＩＦ帯のＩＱ信号に周波数変換される。このＩＱ信号は次段のＯＦＤＭ復調回路１１４において復調および誤り訂正が行われ、ＭＰＥＧ-２フォーマットのトランスポート・ストリーム（ＴＳと呼ばれる）信号に変換される。
【０００４】
またパラボラアンテナ１１１で受信されＢＳ-ＩＦ信号に変換された衛星放送信号は、別のＲＦアンプで増幅された後、ＰＬＬ+ゼロＩＦ変換回路１１５において、ＰＬＬシンセサイザーより成る選局用のディジタル・チューニング回路を用いてベースバンドのＩＱ信号に周波数変換される。このＩＱ信号は次段のＰＳＫ復調回路１１６において復調および誤り訂正が行われ、ＭＰＥＧ-２フォーマットのトランスポート・ストリーム（ＴＳ）信号に変換される。
【０００５】
上述した２種類のＴＳ信号はＭＰＥＧ-２復号回路１１７において、画像表示のための映像信号として復号され、更に映像信号処理回路１１８へ供給されて視聴者の好みに合わせた輝度やコントラストを持つ映像信号に調整された後、液晶やプラズマ・ディスプレイなどの薄型表示素子を有して形成される表示パネル１１９において画像表示が行われる。
【０００６】
上述の各回路に所要の動作を行わせるためには電源回路が必要であり、図８に示す電源回路１２０では、例えばアナログ大信号処理用の１２Ｖ電源回路からの１２Ｖの電圧を基に、６Ｖ電源回路において、ＲＦまたはアナログ小信号処理用の６Ｖの電圧を発生させ、３．３Ｖ電源回路において、ディジタル信号処理用の３．３Ｖの電圧を発生させている。そして、これらの６Ｖの電圧、３．３Ｖの電圧をチューナ部１１２、ＭＰＥＧ-２復号回路１１７、そして映像信号処理回路１１８等に供給していた。また６Ｖ、３．３Ｖの各々の電源ラインは共通に接続されているために、チューナ部への不要輻射成分の飛込みを抑えるためのデカップリング回路や、すべての回路に流れる電流を総合した電流の電流変動に起因する電源リップルを抑えるために大容量の電源コンデンサが用いられている。
【特許文献１】特開２００６−３２００６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した、地上および衛星ディジタル放送・受信システムの電源回路は、各々の回路部、例えば、チューナ部、ＭＰＥＧ-２復号回路、映像信号処理回路から、距離的に離間して配置され、このために、長距離の複数電圧の電源ラインを引き回さなければならない場合が多い。このために、上述した、大容量の電源コンデンサを設けても、十分な性能を得られない場合があった。これを解決するために、複数の電圧を１箇所で生成した後に各々の回路部に供給することなく、単一の電圧を各々の回路部に供給して、その回路部の中で必要な電圧を造り出す、所謂、分散型電源回路を採用することが検討されている。なお、分散型電源の意味内容については後述する。
【０００８】
分散型電源回路を採用する場合には、別の問題として、電源回路の数が増加するので、電源回路の故障率を低減しなければ、地上および衛星ディジタル放送・受信システムの信頼性を十分に確保できないという問題が生じる。例えば、チューナ部の部分が他の回路と分離して、例えば、屋外に配置される場合もあり得、このような場合には、結露、急激な温度変化、各回路部を相互に接続する線材の引っ張り、各回路部を保護する外囲部の変形等、が生じた場合であっても、電源回路は異常な高電圧を発生して、その電源回路から電圧を供給される各回路部を破壊しないようにしなければならない。しかしながら、このような観点から見た技術は、殆ど検討されていないという状況である。
【０００９】
本発明は上述した課題を解決して、複数個の分散型電源を用いる場合においても電源の信頼性を向上し、特に、過大電圧が各回路部に供給されることがないようにする技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のＤＣ−ＤＣコンバータ電源装置は、負荷回路に電力を供給するために、所定値の出力電圧を電力出力端子に発生するＤＣ−ＤＣコンバータ電源装置であって、基準電圧を発生する基準電源と、前記出力電圧に応じた電圧と前記基準電圧との差の電圧に基づく誤差電圧をその出力端子に出力するエラーアンプと、前記誤差信号と、三角波またはのこぎり波と、を比較してパルス幅信号を発生するパルス幅変調器と、前記パルス幅変調器からのパルス幅変調信号によって導通と切断とが制御されるスイッチと、前記スイッチに接続されるインダクタと、前記電力出力端子に並列接続され前記インダクタにその一端が接続される平滑コンデンサと、前記電力出力端子にその入力端子を接続し、前記エラーアンプの出力端子にその出力端子を接続する過電圧防止回路と、を備え、前記過電圧防止回路は、保護設定電圧発生器と、前記保護設定電圧発生器からの保護設定電圧と前記出力電圧との大きさを比較して、前記出力電圧が前記保護設定電圧によって定まる電圧を上回る場合に、前記エラーアンプの出力端子の電圧を制御して、前記出力電圧の電圧値を制限する制御素子と、を具備する。
【００１１】
本発明のＤＣ−ＤＣコンバータ電源装置では、基準電源と、エラーアンプと、パルス幅変調器と、スイッチと、インダクタと、平滑コンデンサと、を備えるので、所定値の出力電圧を電力出力端子に発生することができる。それに加えて、過電圧防止回路と、を備えており、その過電圧防止回路は、電力出力端子にその入力端子を接続し、エラーアンプの出力端子にその出力端子を接続するようにされる。そして、過電圧防止回路は、保護設定電圧発生器と、制御素子とを有しており、制御素子は、保護設定電圧発生器からの保護設定電圧と出力電圧との大きさを比較して、出力電圧が保護設定電圧によって定まる電圧を上回る場合に、エラーアンプの出力端子の電圧を制御して、出力電圧の電圧値を制限するので、出力電圧として過電圧が供給されることを防止できる。
【００１２】
本発明の別のＤＣ−ＤＣコンバータ電源装置は、負荷回路に電力を供給するために、所定値の出力電圧を電力出力端子に発生するＤＣ−ＤＣコンバータ電源装置であって、基準電源から発生される基準電圧と、電源投入とともに電流源から一定電流が供給されるスロー・スタート・コンデンサに発生するスロー・スタート電圧との大小比較をおこない、より電圧値が小さい一方の電圧を最小値電圧として出力する最小値電圧発生回路と、前記出力電圧に応じた電圧と前記最小値電圧との差の電圧に基づく誤差電圧をその出力端子に出力するエラーアンプと、前記誤差信号と、三角波またはのこぎり波と、を比較してパルス幅信号を発生するパルス幅変調器と、前記パルス幅変調器からのパルス幅変調信号によって導通と切断とが制御されるスイッチと、前記スイッチに接続されるインダクタと、前記電力出力端子に並列接続され前記インダクタにその一端が接続される平滑コンデンサと、前記電力出力端子にその入力端子を接続し、前記スロー・スタート・コンデンサにその出力端子を接続する過電圧防止回路と、を備え、前記過電圧防止回路は、保護設定電圧発生器と、前記保護設定電圧発生器からの保護設定電圧と前記出力電圧との大きさを比較して、前記出力電圧が前記保護設定電圧によって定まる電圧を上回る場合に、前記スロー・スタート・コンデンサの電圧を制御して、前記出力電圧の電圧値を制限する制御素子と、を具備する。
【００１３】
本発明の別のＤＣ−ＤＣコンバータ電源装置では、スロー・スタート機能を有する最小値電圧発生回路を備え、出力電圧を緩やかに立ち上げることができ、所定値の出力電圧を電力出力端子に発生することができる。それに加えて、過電圧防止回路と、を備えており、その過電圧防止回路は、電力出力端子にその入力端子を接続し、スロー・スタート・コンデンサにその出力端子を接続するようにされる。そして、この過電圧防止回路は、保護設定電圧発生器と、制御素子とを有しており、保護設定電圧発生器からの保護設定電圧と出力電圧との大きさを比較して、出力電圧が保護設定電圧によって定まる電圧を上回る場合に、スロー・スタート・コンデンサの電圧を制御して、出力電圧の電圧値を制限するので、出力電圧として過電圧が供給されることを防止できる。
【００１４】
本発明のＤＣ−ＤＣコンバータ電源装置の過電圧防止回路は、負荷回路に電力を供給するために、所定値の出力電圧を電力出力端子に発生するＤＣ−ＤＣコンバータ電源装置に付加する過電圧防止回路であって、前記ＤＣ−ＤＣコンバータ電源装置は、基準電圧を発生する基準電源と、前記出力電圧に応じた電圧と前記基準電圧との差の電圧に基づく誤差電圧をその出力端子に出力するエラーアンプと、前記誤差信号と、三角波またはのこぎり波と、を比較してパルス幅信号を発生するパルス幅変調器と、前記パルス幅変調器からのパルス幅変調信号によって導通と切断とが制御されるスイッチと、前記スイッチに接続されるインダクタと、前記電力出力端子に並列接続され前記インダクタにその一端が接続される平滑コンデンサと、前記電力出力端子にその入力端子を接続し、前記エラーアンプの出力端子にその出力端子を接続する過電圧防止回路と、を備え、前記過電圧防止回路は、保護設定電圧発生器と、前記保護設定電圧発生器からの保護設定電圧と前記出力電圧との大きさを比較して、前記出力電圧が前記保護設定電圧によって定まる電圧を上回る場合に、前記エラーアンプの出力端子の電圧を制御して、前記出力電圧の電圧値を制限する制御素子と、を具備する。
【００１５】
本発明のＤＣ−ＤＣコンバータ電源装置の過電圧防止回路では、ＤＣ−ＤＣコンバータ電源装置に付加することによってその機能を発揮するものである。ＤＣ−ＤＣコンバータ電源装置は、基準電源と、エラーアンプと、パルス幅変調器と、スイッチと、インダクタと、平滑コンデンサと、を備えるので、所定値の出力電圧を電力出力端子に発生することができる。それに付加する過電圧防止回路は、電力出力端子にその入力端子を接続し、エラーアンプの出力端子にその出力端子を接続するようにされる。そして、過電圧防止回路は、保護設定電圧発生器と、制御素子とを有しており、制御素子は、保護設定電圧発生器からの保護設定電圧と出力電圧との大きさを比較して、出力電圧が保護設定電圧によって定まる電圧を上回る場合に、エラーアンプの出力端子の電圧を制御して、出力電圧の電圧値を制限するので、出力電圧として過電圧が供給されることを防止できる。
【００１６】
本発明の別のＤＣ−ＤＣコンバータ電源装置の過電圧防止回路は、負荷回路に電力を供給するために、所定値の出力電圧を電力出力端子に発生するＤＣ−ＤＣコンバータ電源装置に付加する過電圧防止回路であって、基準電源から発生される基準電圧と、電源投入とともに電流源から一定電流が供給されるスロー・スタート・コンデンサに発生するスロー・スタート電圧との大小比較をおこない、より電圧値が小さい一方の電圧を最小値電圧として出力する最小値電圧発生回路と、前記出力電圧に応じた電圧と前記最小値電圧との差の電圧に基づく誤差電圧をその出力端子に出力するエラーアンプと、前記誤差信号と、三角波またはのこぎり波と、を比較してパルス幅信号を発生するパルス幅変調器と、前記パルス幅変調器からのパルス幅変調信号によって導通と切断とが制御されるスイッチと、前記スイッチに接続されるインダクタと、前記電力出力端子に並列接続され前記インダクタにその一端が接続される平滑コンデンサと、前記電力出力端子にその入力端子を接続し、前記スロー・スタート・コンデンサにその出力端子を接続する過電圧防止回路と、を備え、前記過電圧防止回路は、保護設定電圧発生器と、前記保護設定電圧発生器からの保護設定電圧と前記出力電圧との大きさを比較して、前記出力電圧が前記保護設定電圧によって定まる電圧を上回る場合に、前記スロー・スタート・コンデンサの電圧を制御して、前記出力電圧の電圧値を制限する制御素子と、を具備する。
【００１７】
本発明の別のＤＣ−ＤＣコンバータ電源装置の過電圧防止回路では、本発明の過電圧防止回路では、ＤＣ−ＤＣコンバータ電源装置に付加することによってその機能を発揮するものである。ＤＣ−ＤＣコンバータ電源装置は、スロー・スタート機能を有する最小値電圧発生回路を備え、出力電圧を緩やかに立ち上げることができ、所定値の出力電圧を電力出力端子に発生することができる。それに付加する過電圧防止回路は、電力出力端子にその入力端子を接続し、スロー・スタート・コンデンサにその出力端子を接続するようにされる。そして、この過電圧防止回路は、保護設定電圧発生器と、制御素子とを有しており、保護設定電圧発生器からの保護設定電圧と出力電圧との大きさを比較して、出力電圧が保護設定電圧によって定まる電圧を上回る場合に、スロー・スタート・コンデンサの電圧を制御して、出力電圧の電圧値を制限するので、出力電圧として過電圧が供給されることを防止できる。
【発明の効果】
【００１８】
本発明によれば、過大電圧が各回路部に供給されることがない技術を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、実施形態の電源装置の説明を図面に沿って行う。
【００２０】
図１は、実施形態の分散型電源システムを使用する地上および衛星ディジタル放送・受信システムのブロック図を示すものである。図１に示す背景技術の地上および衛星ディジタル放送・受信システムと、図８に背景技術として示す地上および衛星ディジタル放送・受信システムとの違いは、図８における電源回路１２０に替えて、図１においては、主電源部１２３と分散型電源１２１と分散型電源１２２とを組み合わせた構成が採用されている点である。他の部分に本質的な相違はない。
【００２１】
図１において、地上ディジタル放送受信用の八木アンテナ１１０で受信されたＵＨＦ帯の放送電波は、八木アンテナ１１０でＵＨＦ帯のＲＦ信号に変換され、チューナ部１１２のＲＦ信号入力端子に供給され、ＲＦアンプで増幅された後、ＰＬＬ＋ＶＩＦ変換回路１１３において、ＰＬＬシンセサイザーより成る選局用のディジタル・チューニング回路を用いてＶＩＦ帯のＩＱ信号に周波数変換される。このＩＱ信号は次段のＯＦＤＭ復調回路１１４において復調および誤り訂正が行われ、ＭＰＥＧ-２フォーマットのＴＳ信号に変換される。また、パラボラアンテナ１１１で受信されＢＳ-ＩＦ信号に変換された衛星放送信号は、別のＲＦアンプで増幅された後、ＰＬＬ+ゼロＩＦ変換回路１１５において、ＰＬＬシンセサイザーより成る選局用のディジタル・チューニング回路を用いてベースバンドのＩＱ信号に周波数変換され、このＩＱ信号は次段のＰＳＫ復調回路１１６において復調および誤り訂正が行われ、ＭＰＥＧ-２フォーマットのＴＳ信号に変換される。そして、これらの２種類のＴＳ信号はＭＰＥＧ-２復号回路１１７において、画像表示のための映像信号として復号され、更に映像信号処理回路１１８へ供給されて視聴者の好みに合わせた輝度やコントラストを持つ映像信号に調整された後、液晶やプラズマ・ディスプレイなどの薄型表示素子を有して形成される表示パネル１１９において画像表示が行われる。
【００２２】
このような地上および衛星ディジタル放送・受信システムにおいて、６Ｖや３．３Ｖの電圧を供給する電源を、各回路部に近接配置することによって、ＭＰＥＧ-２復号回路１１７等から発生する高周波帯の不要輻射成分や電源リップル成分が、チューナ部へ与える悪影響を取り除くことができる。ここで、主電源１２３からの電力の供給を受けて動作する電源であって、その各々が分散して各回路部に近接して配置される電源が、分散型電源と称される電源の意味内容である。分散型電源である、分散型電源１２１、分散型電源１２２の各々の容量は、電力供給を受ける各々の回路部で消費される電力に応じたものであり、微弱なＲＦ信号を処理するチューナ部１１２では、消費電力が小さいので、価格的に安価な分散型電源を採用している。図１に示すこのような分散型電源と主電源とを用いる分散型電源システムでは、分散型電源の容量を供給される回路の消費電力に合わせて極力小型化して、低価格化を図るとともに、各々の分散型電源を回路に近接配置して、各ブロック間の電源ラインからの相互干渉を除去している。
【００２３】
図２（ａ）は、１２Ｖから６Ｖを発生させる場合の分散型電源として用いる電源回路の１例を示す図であり、ＤＣ−ＤＣコンバータ電源装置の一種である降圧型スイッチングレギュレータ回路の原理図を示すものである。スイッチＳＷは、例えば、３００ｋＨｚ程度の周期で、図２（ａ）に示すようにスイッチＳＷを上下に切替える。スイッチＳＷが上側に接続される場合には、インダクタＬの一端には入力電圧Ｖｉｎとして１２Ｖの電圧が電源から供給されるように接続され、実線で示すように電流が流れ、スイッチＳＷが下側に接続される場合には、インダクタＬの一端は接地されて、インダクタＬに蓄積された磁気エネルギーに応じた電流が破線で示すように流れる。スイッチＳＷが上側に接続されている時間と１周期の時間との比率（デューティ比）に応じて入力側から供給される１２Ｖの電圧が降圧されて電力出力端子に供給される。例えば、５０％のデューティ比であれば、出力電圧Ｖｏｕｔとしては、入力電圧Ｖｉｎの半分の６Ｖが電力出力端子に得られる。
【００２４】
図２（ｂ）、図２（ｂ）は図２（ａ）に示す回路の作用を模式的に示し、その動作原理を説明する図である。図２（ｂ）の左図は、インダクタＬの一端へ入力される入力電圧を示し、図２（ｂ）の右図は、インダクタＬに流れる電流（３角状の波形）と得られる６Ｖの電圧波形とを示すものである。すなわち、図２（ａ）に示す降圧型スイッチングレギュレータ回路は以下のように動作する。スイッチＳＷが上側に接続（オン）されると、インダクタＬには、（Ｖｉｎ−Ｖｏｕｔ）／Ｌ×Ｔｏｎに相当する充電電流の増加が生じる。ここで、ＬはインダクタＬのインダクタンス、Ｔｏｎは、スイッチＳＷが上側に接続される時間である。一方、スイッチＳＷが下側に接続（オフ）されると、充電電流は、Ｖｏｕｔ／Ｌ×Ｔｏｆｆだけ減少する。ここで、Ｔｏｆｆは、スイッチＳＷが下側に接続される時間である。定常状態では充電電流と放電電流とが等しくなるので、（Ｖｉｎ−Ｖｏｕｔ）／Ｌ×Ｔｏｎ＝Ｖｏｕｔ／Ｌ×Ｔｏｆｆ、となる関係式が導かれ、出力側に得られる出力電圧Ｖｏｕｔの電圧値は、Ｖｏｕｔ＝Ｖｉｎ×Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）の関係式で表されるものとなる。すなわち、Ｖｏｕｔ＝Ｖｉｎ×Ｄｕｔｙ＿Ｔｏｎとなる。ここで、Ｄｕｔｙ＿Ｔｏｎはデューティ比である。このようにして、上述するように、デューティ比が５０％であれば、６Ｖの電圧が得られることとなる。また、デューティ比が２７．５％であれば、３．３Ｖの電圧が得られることとなる。ここで、コンデンサＣは平滑コンデンサとして機能し、電力出力端子に得られる電圧である出力電圧Ｖｏｕｔに含まれるスイッチング周期のリップル電圧を抑制するように作用する。
【００２５】
図３は、図２で原理を示したスイッチングレギュレータの実施形態の回路を示す図である。図２（ａ）に示すスイッチＳＷとしてはピーエヌピートランジスタ（ｐｎｐ-Ｔｒ）１０とダイオード（Ｄ）１１とを用いている。また、インダクタ（Ｌ）１２、平滑コンデンサ（Ｃ）１３、エラーアンプ１４、ＰＷＭコンパレータ１５、ＳＷ制御回路１６、三角波発振回路１７、位相補償回路として機能する抵抗（ＲＣ）１８とコンデンサ（Ｃｃ）１９、基準電源２１、抵抗（Ｒ１）２２、抵抗（Ｒ２）２３、ツェナーダイオード２４を有している。
【００２６】
まず、図３に示す回路の概要を説明し、重要部分についてはより詳細に後述する。基準電源２１は、基準電圧（Ｖｒｅｆ）を発生する。エラーアンプ１４は、図３においてＣ点として示す電力出力端子に得られる出力電圧を分圧して出力電圧に応じた電圧を検出し、この電圧と基準電圧（Ｖｒｅｆ）とを入力して、この両者の差の電圧を所定倍数掛け算した信号を誤差信号として、その出力端子に出力する。ＰＷＭコンパレータ１５は、パルス幅変調器として機能し、誤差信号と、三角波と、を比較してパルス幅信号を発生する。ここで、三角波に替えてのこぎり波を用いても同様に機能するものである。ｐｎｐ-Ｔｒ１０は、ＳＷ制御回路１６を介してパルス幅（ＰＷＭ）信号によって、導通（オン）と切断（オフ）とが制御される。ダイオード（Ｄ）１１は、（ｐｎｐ-Ｔｒ）１０が切断されるときにのみ導通（オン）となる。インダクタＬの一端は、ｐｎｐ-Ｔｒ１０に接続され、インダクタＬの一端は、平滑コンデンサＣに接続されている。
【００２７】
インダクタ（Ｌ）１２と平滑コンデンサ（Ｃ）１３とは、図２に示す原理図におけると同様の役割を果たす。ＳＷ制御回路１６は、ＰＷＭコンパレータ１５から得られるＰＷＭ信号を電力増幅して、ｐｎｐ-Ｔｒ１０のベースを駆動するために適正な極性と電圧値とを有する電圧を発生する役割を果たす。ツェナーダイオード２４は、過電圧が発生した場合にこれを吸収する役割を果たす。すなわち、過電圧防止回路として機能する。抵抗（Ｒ１）２２と抵抗（Ｒ２）２３と、基準電源２１とは出力電圧の値を設定する役割を果たす。エラーアンプ１４とＰＷＭコンパレータ１５と三角波発振回路１７とはＰＷＭ信号を発生する役割を果たす。そして、図３に示す回路は、全体としては、負帰還（ネガティブフィードバック）回路を構成している。
【００２８】
図４は、図３に示す回路のＰＷＭ信号を発生する部分の動作を説明するための図である。図４の上段の波形は、三角波と、エラーアンプ１４からの出力（誤差信号）との関係を示し、図４の下段の波形は、ＳＷ制御回路１６の出力側の波形を示すものである。上述したように、ＰＷＭ信号は、エラーアンプ１４とＰＷＭコンパレータ１５と三角波発振回路１７とを用いて発生される。ＰＷＭコンパレータ１５は、三角波発振回路１７からの三角波と、エラーアンプ１４からの出力（誤差信号）との大小比較を行なう。そして、三角波の方が、誤差信号よりも大きい場合には、ローレベルのＰＷＭ信号を発生し、三角波の方が、誤差信号よりも小さい場合には、ハイレベルのＰＷＭ信号を発生する。そして、ＳＷ制御回路１６で、極性の反転が行なわれ、ローレベルはハイレベルに、ハイレベルはローレベルに反転され、最終的には、出力電圧Ｖｏｕｔが所定電圧（例えば、６Ｖ）よりも下回る電圧の大きさに応じてＳＷ制御回路１６からの電圧がローレベルとなる時間が長くなり、出力電圧Ｖｏｕｔの電圧値を所定電圧とするネガティブフィードバック作用が生じる。なお、上述したように、三角波に替えてのこぎり波を用いて同様の機能を発揮するものである。
【００２９】
具体的に図３に沿って上述したネガティブフィードバック作用について説明をする。誤差信号は、エラーアンプ１４の正極性端子に加えられる基準電源２１の電圧から、エラーアンプ１４の負極性端子に加えられる出力電圧を抵抗（Ｒ１）２２と抵抗（Ｒ２）２３とで分圧した電圧を引いて、所定ゲインを掛けて得られるものである。よって、出力電圧が所定値（例えば、６Ｖ）よりも大きく低い場合には、エラーアンプ出力（誤差信号）が大きくなり、ＰＷＭ信号のハイレベルの幅は狭くなり、出力電圧が所定値（例えば、６Ｖ）よりも小さく低い場合には、エラーアンプ出力（誤差信号）が小さくなり、ＰＷＭ信号のハイレベルの幅は狭くなる。ＳＷ制御回路１６では、ＰＷＭコンパレータ１５から得られるＰＷＭ信号が電力増幅され、ＰＷＭ信号がローレベルの場合にｐｎｐ-Ｔｒ１０はオンとされ、ＰＷＭ信号がハイローレベルの場合にｐｎｐ-Ｔｒ１０はオフとされるので、負帰還（ネガティブフィードバック）作用によって、出力電圧の電圧値であるＶｏｕｔは、Ｖｏｕｔ＝（Ｒ１＋Ｒ２）／Ｒ２×Ｖｒｅｆ＝（１＋Ｒ１／Ｒ２）×Ｖｒｅｆで定まる所定電圧（例えば、６Ｖ）に維持される。ここで、Ｒ１は抵抗（Ｒ１）２２の抵抗値、Ｒ２は抵抗（Ｒ２）２３の抵抗値、Ｖｒｅｆは、基準電源２１の電圧値である。
【００３０】
図５は、別の実施形態のスイッチングレギュレータ回路を示す図である。この回路は、スロー・スタート回路が装備されている。スロー・スタート回路は容量負荷に対してゆっくりと電圧を立ち上げ、大きなインラッシュ電流を流さないようにして電源起動時の安定動作を行わせるものである。図５では、電流源３１とスロー・スタート・コンデンサ３２と最小値電圧発生回路（ｍｉｎ回路）３３とでスロー・スタート回路を形成している。スロー・スタート・コンデンサ３２は外付けコンデンサとされており、これに電流源３１から定電流を流して発生した緩やかに上昇する電圧であるスロー・スタート電圧と基準電圧との両方をｍｉｎ回路３３に入力し、ｍｉｎ回路３３の出力として得られる、スロー・スタート電圧と基準電圧とのいずれかのより電圧の低い一方を、エラーアンプ１４の負極性入力端子へ入力信号として与えるものである。従って電源を投入した起動時には、スロー・スタート・コンデンサ３２に発生した緩やかに上昇する電圧に一致させて、出力電圧を立ち上げることが可能になる。このように、実際の集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：ＩＣ）では、負荷変動時の電圧変化を高速に補正するためエラー電圧の位相補償を行わせる端子が装備されていたり、図５に示すようにスロー・スタート用の時定数端子が装備されていたりする。
【００３１】
図３、または図５に示す、スイッチングレギュレータ回路に於いて、分圧抵抗を形成する下側の抵抗（Ｒ２）２３が結露して抵抗値が低下した場合や、抵抗（Ｒ１）２２と抵抗（Ｒ２）２３との接続点が誤って接地（ＧＮＤ）にショートされた場合には、出力電圧を上げる方向に負帰還制御が行われ、最悪の場合には入力電源の電圧（例えば、１２Ｖ）が出力電圧として発生して、電源供給のために接続された、負荷となる回路を破壊する危険性が生じる。そのような過電圧が生じることを防止するために、上述したように図３に示す回路では、大電力の大型のツェナーダイオード２４を出力端に接続して、出力端の電圧がツェナーダイオード２４の電圧値を超えた場合には、ツェナーダイオード２４に大きな電流を流すことで過電圧発生時の保護回路を形成するようにしている。さらに、過電流保護回路として機能するツェナーダイオード２４が動作する場合には、さらに、ツェナーダイオード２４を保護する回路を設けてツェナーダイオード２４を保護することも考えられるが回路がより複雑となってしまう。
【００３２】
下側の抵抗（Ｒ２）の結露現象や、抵抗（Ｒ１）と抵抗（Ｒ２）との接続点を誤ってショートして接地してしまった場合には、出力電圧として、過大電圧が発生し、ツェナーダイオード２４が、熱で溶断したり、もしくは、上述した過電流保護回路を備える場合には、スイッチングレギュレータ回路の過電流保護回路が動作したりしてしまい、一時的、または、永久的に受信機が完全に機能しなくなってしまうという欠点がある。また、上述したツェナーダイオード２４を用いる過電圧防止回路（Ｏｖｅｒ  Ｖｏｌｔａｇｅ  Ｐｒｏｔｅｃｔｉｏｎ（ＯＶＰ）遮断回路）の装備されているようなスイッチングレギュレータ回路は、ツェナーダイオード２４としては、高価な大型のツェナーダイオードを用いる必要があり、このために電源装置の価格も高価なものとなり、分散型電源が、輻射対策や電源リップル低減等に有効であるとしても、コスト的な面では、その採用には、なお問題がある。
【００３３】
図６は、図３に示すツェナーダイオード２４を用いる過電圧防止回路とは異なる過電圧防止回路を示すものである。この過電圧防止回路は、例えば、出力電圧が６Ｖに設定される場合には、例えば、７Ｖ以上の電圧が出力端に発生することがないようにされている。この過電圧防止回路は、例えば、６．４Ｖのツェナーダイオード４２と抵抗４１と抵抗４３とｎｐｎトランジスタ４４とを備えている。ツェナーダイオード４２は、小電力ツェナーダイオードとされており、図３に示す大電力ツェナーダイオードであるツェナーダイオード２４に比して、サイズも小さく、価格も格段に安いものである。
【００３４】
ｎｐｎトランジスタ４４は、エミッタに対してベースに正の電圧を加えると所定閾値を境として、コレクタとエミッタ間が導通する。したがって、抵抗４１（ツェナーダイオード４２に接続されていない側の端部）に付与する電圧によって、コレクタとエミッタ間の導通を制御することができる。抵抗４１と抵抗４３とは、ベースに印加される電圧を分圧するものであり、ツェナーダイオード４２の電圧値（例えば、６．４Ｖ）とこれらの抵抗値とで、コレクタとエミッタ間を導通させる、抵抗４１に印加する電圧の値を定めることができる。ここで、ツェナーダイオード４２の温度特性とｎｐｎトランジスタ４４の温度特性と、抵抗４１と抵抗４３とを適宜に設定することによって、温度変化によらず、コレクタとエミッタ間を導通させるための、抵抗４１に印加する電圧を一定の電圧とすることができる。
【００３５】
図７は、別の過電圧防止回路を示す図である。この過電圧防止回路は、ＯＶＰ用コンパレータ５０と保護設定電圧（ＯＶＰ設定電圧）を発生する保護設定電圧発生器（ＯＶＰ設定電圧発生器）５１とによって形成されている。図７に示す過電圧防止回路をどのようにして使用するかについて、説明をする。ＯＶＰ設定電圧は、例えば、７Ｖとされており、ＯＶＰ用コンパレータ５０の負極性入力端子に印加されている。一方、出力電圧は、ＯＶＰ用コンパレータ５０の正極性入力端子に印加されるようになされる。そして、出力電圧が７Ｖを上回る場合には、ＯＶＰ用コンパレータ５０の出力端子の電圧は、０Ｖの方向に電圧を低下させるようにされる。
【００３６】
図６、図７に示す各々の回路は、回路構成は異なるが、その過電圧防止回路としての主要部の構成態様と作用とは以下に述べるように共通するものである。これらの過電圧防止回路は、保護設定電圧発生器を備える。保護設定電圧発生器は、何Ｖ（ボルト）以上を過電圧と見なすかの電圧である保護設定電圧を設定するものである。図６においては、符号４５を付した部分が保護設定電圧発生器に該当する。すなわち、保護設定電圧発生器４５は、抵抗４１（第１の抵抗）とツェナーダイオード４２と抵抗４３（第２の抵抗）とを直列に接続して、抵抗４３（第２の抵抗）の両端から保護設定電圧を得るようにして形成されている。この保護設定電圧とトランジスタのベース・エミッタ間閾値（Ｖｂｅ）との和の電圧を超えるような過電圧が抵抗４１に印加される場合に過電圧防止回路が動作することとなる。図７においては、ＯＶＰ設定電圧発生器５１が保護設定電圧発生器に該当する。そして、ＯＶＰ用コンパレータ５０の他方の入力端子に入力される電圧の値がＯＶＰ設定電圧を超えるような場合に過電圧防止回路が動作することとなる。
【００３７】
また、図６、図７に示す各々の回路は、制御素子を備える。制御素子は、出力電圧の電圧値を制限する制御素子を具備する。制御素子は、出力電圧が保護設定電圧によって定まる電圧を上回る場合（図６に示す回路では、出力電圧が保護設定電圧とトランジスタのベース・エミッタ間閾値（Ｖｂｅ）との和の電圧を超える場合であり、図７に示す回路では、出力電圧が保護設定電圧を超える場合である。）に、出力電圧の電圧値を制限するものである。ここで、図６に示す回路では、制御素子としてｎｐｎトランジスタ４４が採用され、図７に示す回路では、制御素子としてＯＶＰコンパレータ５０を採用している。
【００３８】
図６に示す過電圧防止回路をどのようにして使用するかについて、説明をする。まず、図３に示す回路において、図６に示す過電圧防止回路を適用する場合の説明をする。図６または後述する図７に示す回路を適用する場合には、図３において、ツェナーダイオード２４を削除して設けないものとする。そして、出力電圧が得られる点であるＣ点（電力出力端子）に、過電圧防止回路の入力端子である抵抗４１（ツェナーダイオード４２に接続されていない側の端部）を接続し、図３に示すＡ点（エラーアンプ１４の出力端子）に過電圧防止回路の出力端子であるｎｐｎトランジスタ４４のコレクタを接続する。このように接続することによって、抵抗（Ｒ２）２３が結露して抵抗値が低下した場合、抵抗（Ｒ１）２２と抵抗（Ｒ２）２３との接続点が誤って接地された場合には、出力電圧であるＶｏｕｔの値が６Ｖ以上となるが、７Ｖに達すると過電圧防止回路が直ちに動作して、出力電圧の値が７Ｖを超えることが無いように電圧制限制御が行われる。
【００３９】
すなわち、図３に示すＡ点の電圧が、ｎｐｎ-Ｔｒ４４のコレクタとエミッタとが導通することによって、０Ｖにより近い電圧とされ、この結果、ｐｎｐ-Ｔｒ１０が導通する時間が短くなって、出力電圧の値が７Ｖを超えることが無いように電圧制限制御が行われるのである。なお、実施形態では、エラーアンプ１４の電流供給能力が低いために、ｎｐｎ-Ｔｒ４４のコレクタとエミッタとが導通することによって、Ａ点の電圧を０Ｖにより近い電圧とすることができるが、エラーアンプ１４の電流供給能力が非常に高い場合には、ｎｐｎ-Ｔｒ４４のコレクタとエミッタとが導通することによってもＡ点の電圧が低下しない場合も生じ得るので、このような場合には、エラーアンプ１４の出力端子とＰＷＭコンパレータ１５の正極性入力端子との間を直接に接続することなく、抵抗を介して接続し、ＰＷＭコンパレータ１５の正極性入力端子をＡ点として、図６に示す過電圧防止回路をこのＡ点に接続することによって、Ａ点の電圧を０Ｖにより近い電圧に低下させることができる。このように、エラーアンプ１４の出力端子とＰＷＭコンパレータ１５の正極性入力端子との間を直接に接続することなく、抵抗を介して接続点に関しては、図５に示す回路においても同様であり、さらに、図６に示す過電圧防止回路に替えて図７に示す過電圧防止回路を接続する場合でも同様である。
【００４０】
また、図３に示す回路（ツェナーダイオード２４を有しない）において、図７に示す過電圧防止回路を適用する場合においては、図３に示すＣ点に、ＯＶＰ用コンパレータ５０の負極性入力端子を接続し、図３に示すＡ点にＯＶＰ用コンパレータ５０の出力端子を接続する。このように接続することによって、抵抗（Ｒ２）２３が結露して抵抗値が低下した場合、抵抗（Ｒ１）２２と抵抗（Ｒ２）２３の接続点が誤って接地された場合には、出力電圧であるＶｏｕｔの値が６Ｖ以上となるが、７Ｖに達すると過電圧防止回路が直ちに動作して、出力電圧の値が７Ｖを超えることが無いように電圧制限制御が行われる。
【００４１】
また、図５に示す回路において、図６に示す過電圧防止回路を適用する場合においては、出力電圧が得られる点であるＣ点（電力出力端子）に、過電圧防止回路の入力端子である抵抗４１（ツェナーダイオード４２に接続されていない側の端部）を接続し、図５に示すＢ点（スロー・スタート・コンデンサ３２）に過電圧防止回路の出力端子であるｎｐｎトランジスタ４４のコレクタを接続する。また、図５に示す回路において、図７に示す過電圧防止回路を適用する場合においては、図５に示すＣ点に、ＯＶＰ用コンパレータ５０の負極性入力端子を接続し、図５に示すＢ点にＯＶＰ用コンパレータ５０の出力端子を接続する。このように接続することによって、図６に示す回路、図７に示す回路のいずれを用いる場合においても、抵抗（Ｒ２）２３が結露して抵抗値が低下した場合、抵抗（Ｒ１）２２と抵抗（Ｒ２）２３の接続点が誤って接地された場合には、出力電圧であるＶｏｕｔの値が６Ｖ以上となるが、７Ｖに達すると過電圧防止回路が直ちに動作して、出力電圧の値が７Ｖを超えることが無いように電圧制限制御が行われる。なお、Ａ点、Ｂ点、Ｃ点の各々は、過電圧防止回路を備えないＩＣにおいても、位相補償用の外部ピン、スロー・スタート・コンデンサを接続するためのピン、出力電圧を得るためのピンとして、その各々がＩＣの外部に引き出されているので、このようなＩＣにおいて、実施形態の過電圧防止回路を容易に付加できるものである。
【００４２】
図６に示す過電圧防止回路、図７に示す過電圧防止回路のいずれも、外付け回路とするだけでなく、ＩＣ内に設けることによって、電源装置の全体の価格をより低価格化することが可能となる。また、説明は省略するが、本実施形態の過電圧防止回路は、降圧型ＤＣ−ＤＣコンバータ電源装置に対し有効であるのみならず、昇圧（ブースト）型である昇圧型ＤＣ−ＤＣコンバータ電源装置に対しても、オン・デューティ比を減少して出力電圧を低下させる制御方向で、同様な効果を得ることができる。
【００４３】
上述する実施形態では、結露や部品ショート等で代表される、何らかの原因で、実施形態の電源回路から電力が供給される回路を破壊するような過電圧が発生しようとした場合でも、簡単な回路、すなわち部品コストの安価な回路で電源供給を停止させたり、電源回路、または、その電源から電力が供給される回路を破壊させたりすることがない、ＯＶＰ動作を継続して行わせることが可能となる。
【００４４】
図６、図７に示す、上述した過電圧防止回路は、小型でかつ安価であるので、過電圧防止回路の無いような安価なＤＣ−ＤＣコンバータ電源装置に、これらの過電圧防止回路を付加して、図１に示すようにチューナ部とディジタル信号処理部への電源電圧を分割して供給することで、従来は電源ラインが共通に接続されていたことで供給される電源系統毎に必要だった輻射防止対策を各ＤＣ−ＤＣコンバータ電源装置に用いられている個別のインダクタＬで兼用し、また負荷電流が分割されることにより電源リップル低減のための電源コンデンサ容量を大幅に低減することが可能となる。
【００４５】
また、図６、図７では、出力電圧の値が６Ｖ、過電圧防止回路の動作電圧が７Ｖの例で説明をしたが、この電圧の設定は１例に過ぎず、上述する分散型 電源システムにおいて用いられる３．３Ｖを初めとして、同様の技術思想を用いて、適宜な電圧設定ができるものである。
【図面の簡単な説明】
【００４６】
【図１】図１は、実施形態の分散型電源システムを使用する地上および衛星ディジタル放送・受信システムした受信機のブロック図を示すものである。
【図２】図２は、１２Ｖから６Ｖを発生させる場合の分散型電源回路の１例を示し、その動作原理を示す図である。
【図３】図２で原理を示したスイッチングレギュレータの実施形態の回路を示す図である。
【図４】図３に示す回路のＰＷＭ信号を発生する部分の動作を説明するための図である。
【図５】別の実施形態のスイッチングレギュレータ回路を示す図である。
【図６】図３に示す回路に含まれる過電圧防止回路とは異なる過電圧防止回路を示すものである。
【図７】別の過電圧防止回路を示す図である。
【図８】従来の集中型電源システムを使用する地上および衛星ディジタル放送・受信システムした受信機のブロック図を示すものである。
【符号の説明】
【００４７】
１０  ｐｎｐ-Ｔｒ、  １１  ダイオード（Ｄ）、  １２  インダクタ（Ｌ）、１３  コンデンサ（Ｃ）、  １４  エラーアンプ、  １５  ＰＷＭコンパレータ、  １６  ＳＷ制御回路、  １７  三角波発振回路、  １８  抵抗（ＲＣ）、  １９  コンデンサ（Ｃｃ）、  ２１  基準電圧（Ｖｒｅｆ）、  ２２  抵抗（Ｒ１）、  ２３  抵抗（Ｒ２）、  ２４、４２  ツェナーダイオード、  ３１  電流源、  ３２  コンデンサ、  ３３  ｍｉｎ回路、  ４１、４３  抵抗、  ４４  トランジスタ、  ５０  ＯＶＰ用コンパレータ、  ５１  保護設定電圧発生器（ＯＶＰ設定電圧発生器）、  １１０  八木アンテナ、  １１１  パラボラアンテナ、  １１２  チューナ部、  １１３  変換回路、  １１４  復調回路、  １１５  変換回路、  １１６  復調回路、  １１７  復号回路、  １１８  映像信号処理回路、  １１９  表示パネル、  １２０  電源回路、  １２１、１２２  分散型電源、  １２３  主電源
【図１】
2009106063.tif 000003
【図２】
2009106063.tif 000004
【図３】
2009106063.tif 000005
【図４】
2009106063.tif 000006
【図５】
2009106063.tif 000007
【図６】
2009106063.tif 000008
【図７】
2009106063.tif 000009
【図８】
2009106063.tif 000010