(57)【要約】【課題】通常とは逆方向に負荷回路側から電流が流れ込んだ場合でも回路内のトランジスタを保護し得る電流供給回路を提供する。【解決手段】  このように本実施形態に係るドライバ回路２０では、一点鎖線内のように、保護回路として、一対のトランジスタ２１Ｐ，２２Ｐで構成されたカレントミラー回路の出力側（トランジスタ２２Ｐ側）にトランジスタ２３Ｐを直列に介在させるとともに、このトランジスタ２３Ｐのベースと入力側（トランジスタ２１Ｐ側）との間でベース電流が流れる方向に順方向を向けたダイオード２５を介在させ、また順方向電圧ＶＦがトランジスタ２３Ｐのベース−エミッタ間電圧ＶBE以上に設定されたツェナーダイオード２４や、ダイオード２５の順方向電圧ＶＦ以上にその順方向降下電圧が設定されたツェナーダイオード２６を、カレントミラー回路の入力側に介在させる。【選択図】図２
2009118239.tif 000002
【特許請求の範囲】
【請求項１】
ベース同士が接続されかつエミッタが共通の電源線または共通のアース線に接続された一対のトランジスタからなるカレントミラー回路を含んで構成されこのカレントミラー回路から出力される出力電流を負荷回路に供給する電流供給回路であって、
前記一対のトランジスタのうち入力電流が流れる一のトランジスタのコレクタにベースが接続され、前記一対のトランジスタのうちの他のトランジスタのコレクタにエミッタが接続され、前記負荷回路にコレクタが接続されて当該負荷回路に前記出力電流を供給する出力トランジスタと、
前記入力電流が流れる方向を順方向にして前記一のトランジスタのコレクタと前記出力トランジスタのベースとの間に介在するとともに前記出力トランジスタのベース−エミッタ間電圧ＶBE以上の電圧に順方向降下電圧が設定されるＶBE電圧降下ダイオードと、
前記出力トランジスタのベースと前記ＶBE電圧降下ダイオードとの間に、前記出力トランジスタのエミッタ−ベース間のＰＮ接合と同方向のＰＮ接合方向で介在する逆流防止ダイオードと、
前記ＶBE電圧降下ダイオードと同方向に前記ＶBE電圧降下ダイオードと直列に接続されるとともに前記逆流防止ダイオードの順方向降下電圧ＶＦ以上に順方向降下電圧が設定されるＶＦ電圧降下ダイオードと、
を備えることを特徴とする電流供給回路。
【請求項２】
前記負荷回路にインダクタンス成分を有する回路素子が含まれている場合、前記逆流防止ダイオードは、このインダクタンス成分による逆起電圧の最大電圧よりも高い逆方向耐電圧を有することを特徴とする請求項１記載の電流供給回路。
【請求項３】
直列接続された前記ＶBE電圧降下ダイオードおよびＶＦ電圧降下ダイオードに代えて、前記出力トランジスタのベース−エミッタ間電圧ＶBEと前記逆流防止ダイオードの順方向降下電圧ＶＦとの和以上に順方向降下電圧が設定されるＶBE＋ＶＦ電圧降下ダイオードを備えることを特徴とする請求項１または２記載の電流供給回路。
【請求項４】
前記出力トランジスタに相当するトランジスタで、前記他のトランジスタのコレクタと前記出力トランジスタのエミッタとの間または前記出力トランジスタのコレクタと前記負荷との間に直列に介在する第２の出力トランジスタと、
前記ＶBE電圧降下ダイオードに相当するダイオードで、前記入力電流が流れる方向を順方向にして前記一のトランジスタのコレクタ側と前記第２の出力トランジスタのベースとの間に介在する第２のＶBE電圧降下ダイオードと、
前記逆流防止ダイオードに相当するダイオードで、前記第２の出力トランジスタのベースと前記第２のＶBE電圧降下ダイオードのカソードとの間に、前記第２の出力トランジスタのエミッタ−ベース間のＰＮ接合と同方向のＰＮ接合方向で介在する第２の逆流防止ダイオードと、
前記ＶＦ電圧降下ダイオードに相当するダイオードで、前記第２のＶBE電圧降下ダイオードと同方向で直列に接続されるとともに前記第２の逆流防止ダイオードの順方向降下電圧ＶＦ以上に順方向降下電圧が設定される第２のＶＦ電圧降下ダイオードと、
からなる保護回路を１以上備えることを特徴とする請求項１〜３のいずれか一項に記載の電流供給回路。
【請求項５】
半導体基板に構成される請求項１〜４のいずれか一項に記載の電流供給回路であって、
前記半導体基板は、少なくとも前記出力トランジスタの周囲を絶縁膜で囲んで素子分離を可能にするＳＯＩ構造を有することを特徴とする電流供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ベース同士が接続されかつエミッタが共通の電源線に接続された一対のトランジスタからなるカレントミラー回路を含んで構成される電流供給回路に関する。
【背景技術】
【０００２】
負荷回路に電流を供給する従来技術として、例えば下記特許文献１に開示される「半導体集積回路装置」がある。この技術では、電源−アース間に直列に接続される複数のトランジスタ（特許文献１；トランジスタ１３，１４，１５）のうちの一つに高耐圧用のトランジスタを用いること等によって、電源電圧が大幅に変動してもこれらのトランジスタのいずれか１つに過大な電圧がかからないように電圧を分散させてこれらのトランジスタの保護を可能にしている。
【特許文献１】特開平１０−１９８４４２号公報
【特許文献２】特開平５−２５９７４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に開示される従来技術によると、供給電流を出力する出力端子に接続される負荷回路が、例えばコイル等のインダクタンス成分を有する回路素子を含んで構成されているときには、この出力端子の電位がアース電位よりも低くなる可能性がある一方で、アース−出力端子間には高耐圧用ではないトランジスタ（特許文献１；トランジスタ１５，１７）が介在する。
【０００４】
このため、インダクタンス成分による逆起電圧（サージ電圧）等により、出力端子の電位がアース電位よりも低くなる場合には、アースから出力端子に向かって通常とは逆方向に流れ込む電流によってこれらのトランジスタに逆電圧が印加され得ることから、このような場合には、電源−アース間に高耐圧用のトランジスタを介在させても、これらトランジスタ（特許文献１；トランジスタ１５）を保護することができないという問題がある。
【０００５】
また、カレントミラー回路を構成して出力電流を負荷回路に供給する場合には、出力側に高耐圧用のトランジスタを介在させると、例えば、上記特許文献２に開示されるようなウイルソン型のカレントミラー回路の構成となる。
【０００６】
しかしこのような回路は、一般に、アーリー効果の影響を少なくする目的で構成されるアーリー効果キャンセル回路であることから、出力端子側がアース電位よりも低い電圧で引っぱられることまでは考慮されておらず、アース−出力端子間に介在するトランジスタを十分に保護することができないという問題がある。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、通常とは逆方向に負荷回路側から電流が流れ込んだ場合でも回路内のトランジスタを保護し得る電流供給回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、特許請求の範囲に記載の請求項１の電流供給回路では、ベース同士が接続されかつエミッタが共通の電源線または共通のアース線に接続された一対のトランジスタからなるカレントミラー回路を含んで構成されこのカレントミラー回路から出力される出力電流を負荷回路に供給する電流供給回路であって、前記一対のトランジスタのうち入力電流が流れる一のトランジスタのコレクタにベースが接続され、前記一対のトランジスタのうちの他のトランジスタのコレクタにエミッタが接続され、前記負荷回路にコレクタが接続されて当該負荷回路に前記出力電流を供給する出力トランジスタと、前記入力電流が流れる方向を順方向にして前記一のトランジスタのコレクタと前記出力トランジスタのベースとの間に介在するとともに前記出力トランジスタのベース−エミッタ間電圧ＶBE以上の電圧に順方向降下電圧が設定されるＶBE電圧降下ダイオードと、前記出力トランジスタのベースと前記ＶBE電圧降下ダイオードとの間に、前記出力トランジスタのエミッタ−ベース間のＰＮ接合と同方向のＰＮ接合方向で介在する逆流防止ダイオードと、前記ＶBE電圧降下ダイオードと同方向に前記ＶBE電圧降下ダイオードと直列に接続されるとともに前記逆流防止ダイオードの順方向降下電圧ＶＦ以上に順方向降下電圧が設定されるＶＦ電圧降下ダイオードと、を備えることを技術的特徴とする。
【０００９】
特許請求の範囲に記載の請求項２の電流供給回路では、請求項１記載の電流供給回路において、前記負荷回路にインダクタンス成分を有する回路素子が含まれている場合、前記逆流防止ダイオードは、このインダクタンス成分による逆起電圧の最大電圧よりも高い逆方向耐電圧を有することを技術的特徴とする。
【００１０】
特許請求の範囲に記載の請求項３の電流供給回路では、請求項１または２記載の電流供給回路において、直列接続された前記ＶBE電圧降下ダイオードおよびＶＦ電圧降下ダイオードに代えて、前記出力トランジスタのベース−エミッタ間電圧ＶBEと前記逆流防止ダイオードの順方向降下電圧ＶＦとの和以上に順方向降下電圧が設定されるＶBE＋ＶＦ電圧降下ダイオードを備えることを技術的特徴とする。
【００１１】
特許請求の範囲に記載の請求項４の電流供給回路では、請求項１〜３のいずれか一項に記載の電流供給回路において、前記出力トランジスタに相当するトランジスタで、前記他のトランジスタのコレクタと前記出力トランジスタのエミッタとの間または前記出力トランジスタのコレクタと前記負荷との間に直列に介在する第２の出力トランジスタと、前記ＶBE電圧降下ダイオードに相当するダイオードで、前記入力電流が流れる方向を順方向にして前記一のトランジスタのコレクタ側と前記第２の出力トランジスタのベースとの間に介在する第２のＶBE電圧降下ダイオードと、前記逆流防止ダイオードに相当するダイオードで、前記第２の出力トランジスタのベースと前記第２のＶBE電圧降下ダイオードのカソードとの間に、前記第２の出力トランジスタのエミッタ−ベース間のＰＮ接合と同方向のＰＮ接合方向で介在する第２の逆流防止ダイオードと、前記ＶＦ電圧降下ダイオードに相当するダイオードで、前記第２のＶBE電圧降下ダイオードと同方向で直列に接続されるとともに前記第２の逆流防止ダイオードの順方向降下電圧ＶＦ以上に順方向降下電圧が設定される第２のＶＦ電圧降下ダイオードと、からなる保護回路を１以上備えることを技術的特徴とする。
【００１２】
特許請求の範囲に記載の請求項５の電流供給回路では、半導体基板に構成される請求項１〜４のいずれか一項に記載の電流供給回路であって、前記半導体基板は、少なくとも前記出力トランジスタの周囲を絶縁膜で囲んで素子分離を可能にするＳＯＩ(Silicon On Insulator)構造を有することを技術的特徴とする。
【発明の効果】
【００１３】
請求項１の発明では、カレントミラー回路を構成する一対のトランジスタのうち入力電流が流れる一のトランジスタのコレクタには出力トランジスタのベースが接続され、この一対のトランジスタの他のトランジスタのコレクタには出力トランジスタのエミッタが接続され、負荷回路に出力トランジスタのコレクタが接続されている。そして、この出力トランジスタのベース−エミッタ間電圧ＶBE以上の電圧に順方向降下電圧が設定されるＶBE電圧降下ダイオードを、入力電流が流れる方向を順方向にして一のトランジスタのコレクタと出力トランジスタのベースとの間に介在させている。また、出力トランジスタのベースとBE電圧降下ダイオード（一のトランジスタのコレクタ）との間に、出力トランジスタのエミッタ−ベース間のＰＮ接合と同方向のＰＮ接合方向に向けて逆流防止ダイオードを介在させ、この逆流防止ダイオードの順方向降下電圧ＶＦ以上に順方向降下電圧が設定されるＶＦ電圧降下ダイオードが、ＶBE電圧降下ダイオードと同方向にＶBE電圧降下ダイオードと直列に接続されている。
【００１４】
これにより、カレントミラー回路の一のトランジスタに入力電流が流れると、出力トランジスタがオンされるので、カレントミラー回路の他のトランジスタにも入力電流にほぼ等しい出力電流が流れることで、負荷回路に出力電流を供給することができる。一方、一のトランジスタを流れる入力電流が断たれると、他のトランジスタを流れていた出力電流も流れなくなるので、負荷回路には出力電流が供給されなくなる。このとき、例えば負荷回路がコイル等のインダクタンス成分を有する回路素子を含んで構成されている場合には、インダクタンス成分による逆起電圧が負荷回路に発生し得ることから、負荷回路と電源線との間の電位差や、負荷回路とアース線との間の電位差が、通常時よりも大きくなる。
【００１５】
しかし本発明の構成では、負荷回路と電源線との間、または負荷回路とアース線との間には、カレントミラー回路を構成する他のトランジスタに加えて出力トランジスタが介在するので、出力トランジスタが介在する分、これらの間の耐電圧を上げることができる。例えば、他のトランジスタの耐電圧と出力トランジスタの耐電圧とがほぼ同等であれば、出力トランジスタが介在しない場合に比べて耐電圧を２倍にすることができる。
【００１６】
また、出力トランジスタのベースとBE電圧降下ダイオード（一のトランジスタのコレクタ）との間に、出力トランジスタのエミッタ−ベース間のＰＮ接合と同方向のＰＮ接合方向に向けて逆流防止ダイオードが介在するので、例えば、カレントミラー回路の一対のトランジスタの両エミッタが共通の電源線に接続されている場合（いわゆるハイサイド駆動の場合）には、負荷回路の電位がアース線の電位よりも低くなっても、一のトランジスタのコレクタから出力トランジスタのベースに向かう電流や、一のトランジスタのコレクタ側のアース線から出力トランジスタのベースに向かう電流を阻止することができる。また例えば、カレントミラー回路の一対のトランジスタの両エミッタが共通のアース線に接続されている場合（いわゆるローサイド駆動の場合）には、負荷回路の電位が電源線の電位よりも高くなっても、出力トランジスタのベースから一のトランジスタのコレクタに向かう電流や、出力トランジスタのベースから一のトランジスタのコレクタ側の電源線に向かう電流を阻止することができる。
【００１７】
したがって、負荷回路にインダクタンス成分を有する回路素子が含まれていても、それによる逆起電圧によって、通常とは逆方向に負荷回路側から電流が流れ込んだ場合でも回路内のトランジスタ（一のトランジスタ、他のトランジスタおよび出力トランジスタ）を保護することができる。
【００１８】
請求項２の発明では、負荷回路にインダクタンス成分を有する回路素子が含まれている場合、逆流防止ダイオードは、このインダクタンス成分による逆起電圧の最大電圧よりも高い逆方向耐電圧を有する。これにより、このような逆起電圧の発生に伴って通常とは逆方向に流れようとする電流を阻止できるので、回路内のトランジスタ（一のトランジスタ、他のトランジスタおよび出力トランジスタ）をより確実に保護できる。
【００１９】
請求項３の発明では、出力トランジスタのベース−エミッタ間電圧ＶBEと逆流防止ダイオードの順方向降下電圧ＶＦとの和以上に順方向降下電圧が設定されるＶBE＋ＶＦ電圧降下ダイオードを備えることから、ＶBE電圧降下ダイオードとＶＦ電圧降下ダイオードとを個々に備える場合に比べて部品（素子）点数を削減できる。
【００２０】
請求項４の発明では、第２の出力トランジスタ、第２のＶBE電圧降下ダイオード、第２の逆流防止ダイオードおよび第２のＶＦ電圧降下ダイオードからなる保護回路を、出力トランジスタ、ＶBE電圧降下ダイオード、逆流防止ダイオードおよびＶＦ電圧降下ダイオードと同様に構成し、この保護回路を１以上備える。これにより、負荷回路と電源線との間、または負荷回路とアース線との間の耐電圧をさらに高めることができる。例えば、他のトランジスタの耐電圧と出力トランジスタの耐電圧とがほぼ同等であれば、出力トランジスタが介在しない場合に比べて耐電圧を３倍や４倍等にすることができる。
【００２１】
なお、請求項５の発明のように、当該電流供給回路が半導体基板で構成される場合には、少なくとも出力トランジスタの周囲を絶縁膜で囲んで素子分離を可能にするＳＯＩ構造を採ることで、請求項１〜４に記載の各発明が具現化可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の電流供給回路を、車両に搭載される電磁リレー（以下「車両用リレー」という）のドライバ回路２０に適用した実施形態を図を参照して説明する。まず、図１および図２に基づいてドライバ回路２０とこのドライバ回路２０によりハイサイド駆動されるリレー回路（負荷回路）の構成を説明する。なお、図１には、ドライバ回路２０とこのドライバ回路２０により駆動される負荷回路１０の構成例を示す回路図が図示されており、また図２には、ドライバ回路２０の基本構成例（ハイサイド駆動型）を示す回路図が図示されている。
【００２３】
図１に示すように、負荷回路１０は、スイッチングトランジスタ１１、ツェナーダイオード１２，１３，１５、車両用リレーのコイルＬから構成されている。なお、この車両用リレーは、ウインカーやハザードランプ等の点消灯制御に用いられるものである。
【００２４】
スイッチングトランジスタ１１は、Ｎチャネル型のパワーＭＯＳトランジスタで、そのドレインは、バッテリ電圧が給される電源端子ＶＢに接続され、ソースがコイルＬの一端側に接続されている。また、ゲートは、後述するドライバ回路２０を構成する出力用のトランジスタ２３Ｐのコレクタに接続されている。また、このスイッチングトランジスタ１１のゲートからドレインに向けて順方向にツェナーダイオード１２が接続されている。なお、本実施形態では、スイッチングトランジスタ１１およびツェナーダイオード１２は、ドライバ回路２０とともに、車両に搭載される電子制御ユニット（ＥＣＵ;Electronic Control Uint）の基板に実装されている（図１に示す一点鎖線がＥＣＵ基板を示す）。
【００２５】
車両用リレーのコイルＬは、インダクタンス成分を有する回路素子で、スイッチングトランジスタ１１に直列に接続されており、他端側がアースＧndに接続されている。これにより、電源端子ＶＢ−アースＧnd間に、直列接続されるスイッチングトランジスタ１１とコイルＬが介在することから、スイッチングトランジスタ１１がオン状態になるとバッテリ電圧がコイルＬに印加されて駆動電流がコイルＬに流れるので、車両用リレーがオンされる。これに対し、スイッチングトランジスタ１１がオフ状態になると、コイルＬに流れていた駆動電流が流れなくなるので、車両用リレーがオフされるとともに、駆動電流と逆方向にコイルＬに電流が流れて逆起電圧（サージ電圧）がコイルＬの両端に発生する。
【００２６】
ツェナーダイオード１２は、スイッチングトランジスタ１１のゲート−ドレイン間に、アノード側をゲート（カソード側をドレイン）に向けて接続されている。このツェナーダイオード１２は、コイルＬの逆起電圧によってスイッチングトランジスタ１１がブレークダウンした場合に上昇し得るゲート電位を電源端子ＶＢ側に逃がすバイパス回路を形成している。これにより、次に説明するツェナーダイオード１３，１５により構成されるクランプ回路の機能と相俟ってコイルＬの逆起電圧を素早く降下可能にしている。
【００２７】
ツェナーダイオード１３，１５は、逆方向に直列接続されてクランプ回路を構成しており、コイルＬに並列に接続されている。即ち、アノード同士が接続されたツェナーダイオード１３，１５は、コイルＬに対して並列接続であるため、コイルＬのインダクタンス成分によって発生する逆起電圧がツェナーダイオード１５のツェナー電圧を超えた場合には、ツェナーダイオード１３，１５を介してコイルＬの両端をショート状態にしてこのような逆起電圧がスイッチングトランジスタ１１のソースに印加されないようにしている。
【００２８】
本実施形態では、コイルＬによる逆起電圧を素早くアースＧndの電位相当に戻す必要から、ツェナーダイオード１３，１５のツェナー電圧によるクランプ電圧を高電圧（例えば３０Ｖ）に設定している。これにより、コイルＬの逆起電圧がツェナー電圧の３０Ｖに満たない場合には、このような逆起電圧は、スイッチングトランジスタ１１のソースに印加されてゲート電位を上昇させるが、前述したツェナーダイオード１２によるバイパス回路によってゲート電位を下げることから、当該逆起電圧をアース電位相当に迅速に復帰可能にしている。
【００２９】
このように本実施形態の負荷回路１０では、コイルＬによる逆起電圧を素早くアースＧndの電位相当に戻す必要から、クランプ回路を構成するツェナーダイオード１３，１５のツェナー電圧を電源端子ＶＢよりも高電位に設定している。このため、負荷回路１０からドライバ回路２０に向かって逆方向に電流が流れ込む回路構成となることから、ドライバ回路２０を構成するトランジスタ２３Ｐのコレクタに逆電圧が印加され得る。そこで、本実施形態に係るドライバ回路２０では、以下に説明する回路構成を採っている。
【００３０】
図１に示すように、ドライバ回路２０は、ＰＮＰ型のバイポーラトランジスタ２１Ｐ，２２Ｐ，２３Ｐ、ＮＰＮ型のバイポーラトランジスタ２７，２８，２９、ツェナーダイオード２４，２５，２６、定電流源３０から構成されており、本実施形態の場合、ＥＣＵ基板に実装されている。なお、以下、バイポーラトランジスタのことを単に「トランジスタ」という。
【００３１】
トランジスタ２１Ｐ，２２Ｐは、ベース同士が接続されかつエミッタが共通の電源端子（電源線）Ｖccに接続された一対のトランジスタでカレントミラー回路を構成している。即ち、ベース同士が接続された一方のトランジスタ２１Ｐ（一のトランジスタ）は、そのエミッタが電源端子Ｖccに接続されるとともにエミッタがベースにも接続されており、いわゆるダイオード接続をなしている。また、コレクタは、このトランジスタ２１Ｐのエミッタ−コレクタ間に所定の定電流（入力電流）を流すトランジスタ２７に後述するツェナーダイオード２４を介して接続されている。
【００３２】
これに対し、ベース同士が接続された他方のトランジスタ２２Ｐ（他のトランジスタ）は、そのエミッタが電源端子Ｖccに接続され、コレクタは、出力用のトランジスタ２３Ｐおよび前述した負荷回路１０を介してアースＧndに接続されている。このようにトランジスタ２１Ｐおよびトランジスタ２２Ｐを接続することにより、カレントミラー回路が構成されることから、入力側のトランジスタ２１Ｐ（エミッタ−コレクタ間）に流れる入力電流とほぼ等しい出力電流を、出力側のトランジスタ２２Ｐ（エミッタ−コレクタ間）に流すことができ、トランジスタ２３Ｐを介して負荷回路１０に供給可能となる。
【００３３】
トランジスタ２３Ｐは、カレントミラー回路から出力電流を取り出すとともにカレントミラー回路の出力側の耐電圧を上げる出力トランジスタである。このトランジスタ２３Ｐのエミッタは前述したトランジスタ２２Ｐのコレクタに、またベースは後述するダイオード２５を介して前述のトランジスタ２７のコレクタに、それぞれ接続されており、またコレクタは負荷回路１０に接続されている。これにより、カレントミラー回路から取り出される出力電流を負荷回路１０に供給可能にするとともに、「トランジスタ２２Ｐのエミッタ−コレクタ間の耐電圧」に「トランジスタ２３Ｐのエミッタ−コレクタ間の耐電圧」を加算した両トランジスタの耐電圧の合計値まで上がるため、図２に示すように、カレントミラー回路の出力側の、電源端子Ｖcc−アースＧndの耐電圧αを高めている。
【００３４】
ツェナーダイオード２４（ＶBE電圧降下ダイオード）は、そのアノードがトランジスタ２１Ｐのコレクタに接続され、カソードは、ツェナーダイオード２６を介してトランジスタ２７のコレクタや、ツェナーダイオード２６およびダイオード２５を介してトランジスタ２３Ｐのベースに、それぞれ接続されている。またこのツェナーダイオード２４の順方向降下電圧は、トランジスタ２３Ｐのベース−エミッタ間電圧ＶBE（例えば０．７Ｖ）以上の電圧（例えば０．７Ｖ〜１Ｖ）に設定されている。これにより、トランジスタ２３Ｐのベース電位をツェナーダイオード２４による順方向電圧ＶＦの降下分、下げてトランジスタ２３Ｐのオン動作を可能にしている。
【００３５】
また、このツェナーダイオード２４は、負荷回路１０で発生し得る逆電圧の最大値以上（前述した例の場合には３０Ｖ）をそのツェナー電圧に設定しており、カレントミラー回路の入力側において入力電流が流れる方向と同じ方向を順方向に、トランジスタ２１Ｐとトランジスタ２７との間に介在している。これにより、図２に示すように、カレントミラー回路の入力側の、電源端子Ｖcc−アースＧndの耐電圧βを高めている。
【００３６】
ダイオード２５（逆流防止ダイオード）は、トランジスタ２３Ｐのベース電流が流れる方向を順方向にしてトランジスタ２３Ｐのベースとトランジスタ２７のコレクタとの間に介在している。本実施形態では、トランジスタ２３ＰがＰＮＰ型であるため、ダイオード２５のアノードがトランジスタ２３Ｐのベースに接続され、またカソードがトランジスタ２７のコレクタに接続されている。また、このダイオード２５は、その逆方向耐電圧が負荷回路１０で発生し得る逆電圧の最大値以上（前述した例の場合には３０Ｖ）に設定された高耐圧仕様に構成されている。このため、図２に示すように、負荷回路１０による逆電圧によって、通常とは逆方向にアースＧndから、トランジスタ２７、ダイオード２５およびトランジスタ２３Ｐを経由して負荷回路１０に電流が流れ込む経路γ（図２に示す太破線）の構成を阻止している。
【００３７】
ツェナーダイオード（ＶＦ電圧降下ダイオード）２６は、そのアノードがツェナーダイオード２４を介してトランジスタ２１Ｐのコレクタに接続され、またカソードはトランジスタ２７のコレクタに接続されている。また、このツェナーダイオード２６の順方向降下電圧は、ダイオード２５の順方向降下電圧ＶＦ（例えば０．７Ｖ）以上の電圧（例えば０．７Ｖ〜１Ｖ）に設定されている。これにより、トランジスタ２３Ｐのベース電位をこのツェナーダイオード２６による順方向電圧ＶＦの降下分、下げてトランジスタ２３Ｐのオン動作を可能にしている。
【００３８】
また、このツェナーダイオード２６も、前述したツェナーダイオード２４と同様に、負荷回路１０で発生し得る逆電圧の最大値以上（前述した例の場合には３０Ｖ）をそのツェナー電圧に設定しており、カレントミラー回路の入力側において入力電流が流れる方向と同じ方向を順方向に、トランジスタ２１Ｐとトランジスタ２７との間に介在している。これにより、先に説明したツェナーダイオード２４に加えて、このツェナーダイオード２６によっても、カレントミラー回路の入力側の、電源端子Ｖcc−アースＧndの耐電圧βを高めている。つまり、本実施形態に係るドライバ回路２０では、同じＰＮ接合方向に直列に接続したツェナーダイオード２４，２６を、カレントミラー回路の入力側に介在させていることから、図２に示すように、カレントミラー回路の入力側の、電源端子Ｖcc−アースＧndの耐電圧βをより一層高め得る構成にしている。
【００３９】
トランジスタ２７は、トランジスタ２９とともにカレントミラー回路を構成して定電流を、先に説明したカレントミラー回路（トランジスタ２１Ｐ，２２Ｐ）の入力電流として供給するＮＰＮトランジスタである。このトランジスタ２７のコレクタは、ツェナーダイオード２４，２６を介してトランジスタ２１Ｐのコレクタに接続され、またエミッタがアースＧndに接続され、ベースが、カレントミラー回路の入力側を構成するトランジスタ２９のベースに接続されている。なお、このカレントミラー回路と、先に説明したカレントミラー回路（トランジスタ２１Ｐ，２２Ｐ）とを区別するために、以下、トランジスタ２７，２９で構成するカレントミラー回路のことを「入力電流供給用のカレントミラー回路」と称する。
【００４０】
トランジスタ２９は、トランジスタ２７とともに入力電流供給用のカレントミラー回路を構成する入力側のＮＰＮトランジスタで、そのベースがトランジスタ２７のベースに接続されるとともに自身のコレクタにも接続されて、いわゆるダイオード接続をなしている。またコレクタは、定電流源３０の出力側に接続されており、エミッタはアースＧndに接続されている。なお、定電流源３０は、電源端子Ｖccに接続されて所定の定電流を入力電流供給用のカレントミラー回路に供給している。
【００４１】
このように入力電流供給用のカレントミラー回路を構成することによって、定電流源３０から供給された所定の定電流がトランジスタ２９のエミッタ−コレクタ間に流れると、それとほぼ等しい出力電流が、出力側のトランジスタ２７のエミッタ−コレクタ間に流れることから、当該所定の定電流を、先に説明したカレントミラー回路（トランジスタ２１Ｐ，２２Ｐ）の入力電流として供給可能にしている。
【００４２】
トランジスタ２８は、入力電流供給用のカレントミラー回路の動作をオンオフ制御するＮＰＮ型のスイッチングトランジスタで、当該カレントミラー回路の入力側を構成するトランジスタ２９に並列に接続されている。即ち、トランジスタ２８のコレクタがトランジスタ２９のコレクタに、トランジスタ２８のエミッタがトランジスタ２８のエミッタに、それぞれ接続されており、ベースは、ＥＣＵを構成するマイクロコンピュータ等からの制御信号を入力可能な信号ラインに接続されている。
【００４３】
これにより、トランジスタ２８のベースにＬｏレベル（例えば０Ｖ）の制御信号が入力されている場合には、当該トランジスタ２８はオフ状態になるので、トランジスタ２９のエミッタ−コレクタ間はショート状態になることなく、入力電流供給用のカレントミラー回路が動作する、つまり当該カレントミラー回路をオン制御する。この結果、先に説明したカレントミラー回路（トランジスタ２１Ｐ，２２Ｐ）に入力電流が供給されてトランジスタ２３Ｐから前述した出力電流が負荷回路１０に出力されるので、負荷回路１０のスイッチングトランジスタ１１がオンされて電源端子ＶＢからバッテリ電圧がコイルＬに印加される。これによりコイルＬに駆動電流が流れて車両用リレーがオンされる。
【００４４】
これに対し、トランジスタ２８のベースにＨｉレベル（例えば５Ｖ）の制御信号が入力される場合には、当該トランジスタ２８はオン状態になるので、トランジスタ２９のエミッタ−コレクタ間がショートされて、入力電流供給用のカレントミラー回路が動作を阻止、つまり当該カレントミラー回路をオフ制御する。この結果、先に説明したカレントミラー回路（トランジスタ２１Ｐ，２２Ｐ）に供給されていた入力電流が遮断されるため、トランジスタ２３Ｐから負荷回路１０に出力されていた出力電流も供給されなくなり、負荷回路１０のスイッチングトランジスタ１１がオフされることから、コイルＬにはバッテリ電圧が印加されなくなる。これにより、コイルＬに流れていた駆動電流も遮断されるため、前述したように、コイルＬの両端には逆起電圧（サージ電圧）が発生する。
【００４５】
そして、コイルＬにより発生した逆起電圧が、負荷回路１０のツェナーダイオード１５のツェナー電圧（前述した例の場合には３０Ｖ）よりも低いときには、図２に示す経路γを辿って通常とは逆方向に、アースＧnd→トランジスタ２７→ダイオード２５→トランジスタ２３Ｐの順に、負荷回路１０に電流が流れ込もうとするが、前述したように、本実施形態では、トランジスタ２７とトランジスタ２３Ｐとの間に、このような通常とは逆方向に流れようとする逆電流の流れを阻止するダイオード２５を介在させていることから、出力用のトランジスタ２３Ｐのベースにその耐電圧を超えた逆電圧が印加される事態を防止することができる。
【００４６】
このように本実施形態に係るドライバ回路２０では、図２に示す一点鎖線内のように、保護回路として、一対のトランジスタ２１Ｐ，２２Ｐで構成されたカレントミラー回路の出力側（トランジスタ２２Ｐ側）にトランジスタ２３Ｐを直列に介在させるとともに、このトランジスタ２３Ｐのベースと入力側（トランジスタ２１Ｐ側）との間でベース電流が流れる方向に順方向を向けたダイオード２５を介在させ、また順方向電圧ＶＦがトランジスタ２３Ｐのベース−エミッタ間電圧ＶBE以上に設定されたツェナーダイオード２４や、ダイオード２５の順方向電圧ＶＦ以上にその順方向降下電圧が設定されたツェナーダイオード２６を、カレントミラー回路の入力側に介在させる。
【００４７】
これにより、トランジスタ２１Ｐに入力電流が流れると、トランジスタ２３Ｐがオンされるので、トランジスタ２２Ｐにも入力電流にほぼ等しい出力電流が流れることで、負荷回路１０に出力電流を供給することができる。一方、トランジスタ２１Ｐを流れる入力電流が断たれると、トランジスタ２２Ｐを流れていた出力電流も流れなくなるので、負荷回路１０には出力電流が供給されなくなり、負荷回路１０のコイルＬによる逆起電圧が負荷回路１０に発生し得ることから、負荷回路１０と電源端子Ｖccとの間の電位差や、負荷回路１０とアースＧndとの間の電位差が、通常時よりも大きくなるが、ドライバ回路２０では、負荷回路１０と電源端子Ｖccとの間には、トランジスタ２２Ｐに加えてトランジスタ２３Ｐが介在するので、トランジスタ２３Ｐが介在する分、これらの間の耐電圧αを上げることができる。例えば、トランジスタ２２Ｐの耐電圧とトランジスタ２３Ｐの耐電圧とがほぼ同等であれば、トランジスタ２３Ｐが介在しない場合に比べて耐電圧αを２倍にすることができる。
【００４８】
また、トランジスタ２３Ｐのベースとツェナーダイオード２４（トランジスタ２１Ｐのコレクタ）との間に、トランジスタ２３Ｐのエミッタ−ベース間のＰＮ接合と同方向のＰＮ接合方向に向けてダイオード２５が介在するので、例えば、トランジスタ２１Ｐのエミッタとトランジスタ２２Ｐのエミッタとが共通の電源端子Ｖccに接続されている、いわゆるハイサイド駆動の場合には、負荷回路１０の電位がアースＧndの電位よりも低くなっても、トランジスタ２１Ｐのコレクタからトランジスタ２３Ｐのベースに向かう電流や、トランジスタ２１Ｐのコレクタ側のアースＧndからトランジスタ２３Ｐのベースに向かう電流（図２に示す経路γの電流）を、このダイオード２５によって阻止することができる。
【００４９】
したがって、負荷回路１０にコイルＬが含まれていても、それによる逆起電圧によって、通常とは逆方向に負荷回路１０側から電流が流れ込んだ場合でも回路内のトランジスタ２１Ｐ，２２Ｐ，２３Ｐを保護することができる。
【００５０】
なお、図３(A) に示すように、ツェナーダイオード２４，２６に代えて、トランジスタ２３Ｐのベース−エミッタ間電圧ＶBEとダイオード２５の順方向降下電圧ＶＦとの和以上に順方向降下電圧が設定されるツェナーダイオード２４６を用いて構成しても良い。即ち、トランジスタ２１Ｐのコレクタとトランジスタ２７のコレクタとの間に、入力電流が流れる方向と同じ方向を順方向に向けて、このようなツェナー電圧に設定されたツェナーダイオード２４６が介在している。これにより、ツェナーダイオード２４，２６を個々に備える場合に比べ、１本のツェナーダイオード２４６で済むため、部品（素子）点数を削減することができる。
【００５１】
これとは逆に、図３(B) に示すように、ツェナーダイオード２４，２６に代えて、３本以上のツェナーダイオード２４６ａ，２４６ｂ，…，２４６ｘで、これらの順方向降下電圧の和が、トランジスタ２３Ｐのベース−エミッタ間電圧ＶBEとダイオード２５の順方向降下電圧ＶＦとの和以上となるものを直列接続して用いて構成しても良い。これにより、要求される逆方向耐電圧を、直列接続するツェナーダイオードの本数分に分担することができるので、個々のツェナーダイオード２４６ａ等のに対する逆方向耐電圧を下げることができる。
【００５２】
また、図１〜図３を参照して説明したドライバ回路２０は、カレントミラー回路を構成するトランジスタ２１Ｐ，２２Ｐの両エミッタを共通の電源端子Ｖccに接続し、トランジスタ２２ＰのコレクタとアースＧndとの間に負荷回路１０を介在させるハイサイド駆動型で構成したが、これとは逆に、図４に示すドライバ回路２０’のように、ＮＰＮ型のトランジスタ２１Ｎ，２２Ｎの両エミッタを共通のアースＧndに接続してカレントミラー回路を構成し、トランジスタ２２Ｎのコレクタと電源端子Ｖccとの間に負荷回路１０を介在させるローサイド駆動型で構成しても良い。
【００５３】
即ち、図４に示すように、ドライバ回路２０’では、一点鎖線内のように、保護回路として、エミッタが共通のアースＧndに接続された一対のトランジスタ２１Ｎ，２２Ｎで構成するカレントミラー回路の出力側（トランジスタ２２Ｎ側）にトランジスタ２３Ｎを直列に介在させるとともに、このトランジスタ２３Ｎのベースと入力側（トランジスタ２１Ｎ側）との間でベース電流が流れる方向に順方向を向けたダイオード２５を介在させ、また順方向電圧ＶＦがトランジスタ２３Ｎのベース−エミッタ間電圧ＶBE以上に設定されたツェナーダイオード２４や、ダイオード２５の順方向電圧ＶＦ以上にその順方向降下電圧が設定されたツェナーダイオード２６を、カレントミラー回路の入力側に介在させる。
【００５４】
そして、定電流源３０によりカレントミラー回路の入力側に所定の定電流を供給する。また、カレントミラー回路の動作をオンオフ制御するＮＰＮ型のスイッチングトランジスタとして、カレントミラー回路の入力側を構成するトランジスタ２１Ｎに並列接続する。このトランジスタ２８のベースには、ＥＣＵを構成するマイクロコンピュータ等からの制御信号を入力可能な信号ラインに接続されている。なお、図４において、図１，２と同一符号が付されている回路素子は、上述したドライバ回路２０を構成するものと実質的に同一である。
【００５５】
これにより、トランジスタ２８のベースにＬｏレベル（例えば０Ｖ）の制御信号が入力されている場合には、当該トランジスタ２８はオフ状態になるので、トランジスタ２１Ｎのエミッタ−コレクタ間はショート状態になることなく、入力電流供給用のカレントミラー回路が動作する、つまり当該カレントミラー回路をオン制御する。この結果、定電流源３０から入力電流が供給されると、電源端子Ｖccに接続された負荷回路１０からトランジスタ２３Ｎにより出力電流が引き出されるので、負荷回路１０のスイッチングトランジスタ１１がオンされて電源端子ＶＢからバッテリ電圧がコイルＬに印加される（図１参照）。これによりコイルＬに駆動電流が流れて車両用リレーがオンされる。
【００５６】
これに対し、トランジスタ２８のベースにＨｉレベル（例えば５Ｖ）の制御信号が入力される場合には、当該トランジスタ２８はオン状態になるので、トランジスタ２１Ｎのエミッタ−コレクタ間がショートされて、当該カレントミラー回路をオフ制御する。この結果、定電流源３０から供給されていた入力電流が遮断されるため、トランジスタ２３Ｎによる負荷回路１０からの出力電流の引き出しもなくなり、負荷回路１０のスイッチングトランジスタ１１がオフされることから（図１参照）、コイルＬにはバッテリ電圧が印加されなくなる。これにより、コイルＬに流れていた駆動電流も遮断されるため、前述したように、コイルＬの両端には逆起電圧（サージ電圧）が発生する。
【００５７】
そして、コイルＬにより発生した逆起電圧が、負荷回路１０のツェナーダイオード１５のツェナー電圧（前述した例の場合には３０Ｖ）よりも低いときには、図４に示す経路γ’を辿って通常とは逆方向に、トランジスタ２３Ｎ→ダイオード２５→定電流源３０→電源端子Ｖccの順に、負荷回路１０から電流が流れ出ようとするが、トランジスタ２３Ｎのベースと入力側（トランジスタ２１Ｎ側）との間でベース電流が流れる方向に順方向を向けたダイオード２５を介在させている。このため、通常とは逆方向に流れようとする逆電流の流れをこのダイオード２５により阻止するので、その耐電圧を超えた逆電圧がトランジスタ２３Ｎのベースに印加される事態を防止することができる。
【００５８】
また、前述したドライバ回路２０と同様に、ドライバ回路２０’においても、負荷回路１０とアースＧndとの間には、トランジスタ２２Ｎに加えてトランジスタ２３Ｎが介在するので、トランジスタ２３Ｎが介在する分、これらの間の耐電圧α’を上げることができる。例えば、トランジスタ２２Ｎの耐電圧とトランジスタ２３Ｎの耐電圧とがほぼ同等であれば、トランジスタ２３Ｎが介在しない場合に比べて耐電圧α’を２倍にすることができる。さらに、ドライバ回路２０’では、同じＰＮ接合方向に直列に接続したツェナーダイオード２４，２６を、カレントミラー回路の入力側に介在させていることから、カレントミラー回路の入力側の、電源端子Ｖcc−アースＧndの耐電圧β’をより一層高め得る構成にしている。
【００５９】
また、図２等を参照して説明したドライバ回路２０は、カレントミラー回路等をトランジスタ２１Ｐ，２２Ｐ等のバイポーラトランジスタで構成したが、例えば、図５に示すように、ＭＯＳトランジスタで構成しても良い。
【００６０】
即ち、図５に示すように、ドライバ回路２０”では、ＰＮＰ型のバイポーラトランジスタトランジスタ２１Ｐ，２２Ｐ，２３Ｐを、Ｐチャネル型のＭＯＳトランジスタ４１，４２，４３に置き換えて、ＮＰＮ型のバイポーラトランジスタトランジスタ２７，２８，２９を、Ｎチャネル型のＭＯＳトランジスタ４７，４８，４９に置き換える構成を採る。
【００６１】
これにより、ＭＯＳトランジスタ４８のゲートにＬｏレベル（例えば０Ｖ）の制御信号が入力されている場合には、当該ＭＯＳトランジスタ４８はオフ状態になるので、ＭＯＳトランジスタ４９のドレイン−ソース間はショート状態になることなく、入力電流供給用のカレントミラー回路が動作する、つまり当該カレントミラー回路をオン制御する。この結果、カレントミラー回路（ＭＯＳトランジスタ４１，４２）に入力電流が供給されてＭＯＳトランジスタ４３から出力電流が負荷回路１０に出力されるので、負荷回路１０のスイッチングトランジスタ１１がオンされて電源端子ＶＢからバッテリ電圧がコイルＬに印加される（図１参照）。これによりコイルＬに駆動電流が流れて車両用リレーがオンされる。
【００６２】
これに対し、ＭＯＳトランジスタ４８のベースにＨｉレベル（例えば５Ｖ）の制御信号が入力される場合には、当該ＭＯＳトランジスタ４８はオン状態になるので、ＭＯＳトランジスタ４９のドレイン−ソース間がショートされて、入力電流供給用のカレントミラー回路が動作を阻止、つまり当該カレントミラー回路をオフ制御する。この結果、カレントミラー回路（ＭＯＳトランジスタ４１，４２）に供給されていた入力電流が遮断されるため、ＭＯＳトランジスタ４３から負荷回路１０に出力されていた出力電流も供給されなくなり、負荷回路１０のスイッチングトランジスタ１１がオフされることから、コイルＬにはバッテリ電圧が印加されなくなる（図１参照）。これにより、コイルＬに流れていた駆動電流も遮断されるため、前述したように、コイルＬの両端には逆起電圧（サージ電圧）が発生する。
【００６３】
そして、コイルＬにより発生した逆起電圧が、負荷回路１０のツェナーダイオード１５のツェナー電圧（前述した例の場合には３０Ｖ）よりも低いときには、通常とは逆方向に、アースＧnd→ＭＯＳトランジスタ４７→ダイオード２５→ＭＯＳトランジスタ４３の順に、負荷回路１０に電流が流れ込もうとするが、ＭＯＳトランジスタ４７とＭＯＳトランジスタ４３との間に、このような通常とは逆方向に流れようとする逆電流の流れを阻止するダイオード２５を介在させていることから、出力用のＭＯＳトランジスタ４３のゲートにその耐電圧を超えた逆電圧が印加される事態を防止することができる。
【００６４】
また、前述したドライバ回路２０と同様に、ドライバ回路２０”においても、負荷回路１０と電源端子Ｖddとの間には、ＭＯＳトランジスタ４２に加えてＭＯＳトランジスタ４３が介在するので、ＭＯＳトランジスタ４３が介在する分、これらの間の耐電圧を上げることができる。例えば、ＭＯＳトランジスタ４２の耐電圧とＭＯＳトランジスタ４３の耐電圧とがほぼ同等であれば、ＭＯＳトランジスタ４３が介在しない場合に比べて耐電圧を２倍にすることができる。さらに、ドライバ回路２０”では、同じＰＮ接合方向に直列に接続したツェナーダイオード２４，２６を、カレントミラー回路の入力側に介在させていることから、カレントミラー回路の入力側の、電源端子Ｖdd−アースＧndの耐電圧をより一層高め得る構成にしている。
【００６５】
また、このようなトランジスタ２３Ｐ、ツェナーダイオード２４，２６およびダイオード２５からなる保護回路を、複数設ける構成を採っても良い。例えば、図６に示すドライバ回路１２０のように、図２に示す保護回路（図２に示す一点鎖線内）と同様に、トランジスタ２３Ｐａ、ツェナーダイオード２４ａ，２６ａおよびダイオード２５ａからなる保護回路（図６に示す一点鎖線内）と、トランジスタ２３Ｐｂ、ツェナーダイオード２４ｂ，２６ｂおよびダイオード２５ｂからなる保護回路（図６に示す二点鎖線内）とを構成し、これらをカレントミラー回路の電源端子ＶccとアースＧndとの間に介在させる。これにより、負荷回路１０と電源端子Ｖccとの間には、保護回路が２つ（２段）介在することになるので、これら間の耐電圧をさらに高めることができる。
【００６６】
例えば、トランジスタ２２Ｐの耐電圧とトランジスタ２３Ｐａ，２３Ｐｂの耐電圧とがほぼ同等であれば、トランジスタ２３Ｐａ，２３Ｐｂが介在しない場合に比べて耐電圧を３倍にすることができる。なお、このような保護回路を３つ（３段）以上にすることで、負荷回路１０と電源端子Ｖccとの間の耐電圧を４倍以上に上げることができる。
【００６７】
さらに、ＭＯＳトランジスタ４３、ツェナーダイオード２４，２６およびダイオード２５からなる保護回路を、複数設ける構成を採っても良い。例えば、図示していないが、図５に示す保護回路（図５に示す一点鎖線内）と同様に構成される複数の保護回路をカレントミラー回路の電源端子ＶddとアースＧndとの間に介在させる。これにより、負荷回路１０と電源端子Ｖddとの間には、保護回路が複数介在することになるので、これら間の耐電圧をさらに高めることができる。
【００６８】
なお、上述した出力用のトランジスタ２３Ｐ（トランジスタ２３Ｐａ，２３Ｐｂ）を半導体基板に構成する場合には、例えばＳＯＩ(Silicon On Insulator)構造を採る。例えば、図７に示すように、ＳＯＩ構造を採るシリコン基板５０では、ＳＯＩ技術により形成された埋め込み酸化膜５１と、この埋め込み酸化膜５１の上に形成される所定の不純物濃度を有するｎ型層５３と、埋め込み酸化膜５１に垂直にｎ型層５３に形成されるトレンチ隔壁５２と、を有し、この埋め込み酸化膜５１とトレンチ隔壁５２とにより、隣接したトランジスタ間を電気的に絶縁分離する。なお、シリコン基板５０は、アースＧndに接続されており、基板電位はアース電位に設定されている。
【００６９】
即ち、図７の紙面右側に形成されるＰＮＰ型のバイポーラトランジスタ２３Ｐは、埋め込み酸化膜５１とトレンチ隔壁５２とにより区画されたｎ型層５３に、ＬＯＣＯＳ５７を挟んでｐ型の高濃度領域５４ｐを形成するとともに、その周囲を囲むようにＰウェル５５を形成することでエミッタ領域を挟んでコレクタ領域を設ける。また、このコレクタ領域に隣接してｎ型の高濃度領域５４ｎを形成することでベース領域を設ける。そして、これらの高濃度領域５４ｐ，５４ｎに電極５９を設け、さらにシリコン基板５０の表層を覆うように層間絶縁膜５８を形成する。これにより、ＰＮＰ型のトランジスタ２３Ｐが構成される。
【００７０】
これに対し、図７の紙面左側に形成されるＮＰＮ型のバイポーラトランジスタ２７は、埋め込み酸化膜５１とトレンチ隔壁５２とにより区画されたｎ型層５３に、ｎ型の高濃度領域５４ｎとｐ型の高濃度領域５４ｐとを隣接して形成するとともに、それらの周囲を囲むようにＰウェル５５を形成することでエミッタ領域とベース領域を設ける。また、このベース領域にＬＯＣＯＳ５７を介してｎ型の高濃度領域５４ｐを形成することでコレクタ領域を設ける。そして、これらの高濃度領域５４ｐ，５４ｎに電極５９を設け、さらにシリコン基板５０の表層を覆うように層間絶縁膜５８を形成する。これにより、ＮＰＮ型のトランジスタ２７が構成される。
【００７１】
このようにトランジスタ２３Ｐａおよびトランジスタ２７をＳＯＩ構造のシリコン基板５０に構成することによって、ＪＩ（Junction Isolator;接合分離）工程でシリコン基板（半導体基板）を構成した場合に比べて、基板電位はアース電位に設定しても、寄生ダイオードを原因とする逆起電圧によりシリコン基板の裏面側からこれらトランジスタ２３Ｐａ等に電流が流れ込むことない。このため、上述したドライバ回路２０等を半導体基板に構成した場合においては、寄生ダイオードによる逆電流の回り込み誤動作（寄生誤動作）を防止することができる。
【００７２】
なお、ドライバ回路２０では、マイクロコンピュータ等から出力される制御信号がＬｏレベルのときに負荷回路１０に出力電流を供給し、制御信号がＨｉレベルのときに負荷回路１０に出力電流を供給しない仕様で構成したが、これとは逆に、制御信号がＬｏレベルのときに負荷回路１０に出力電流を供給し、制御信号がＨｉレベルのときに負荷回路１０に出力電流を供給しない仕様で当該ドライバ回路２０を構成しても良い。この場合には、図４を参照して説明したローサイド駆動型のドライバ回路２０’のように、トランジスタ２８に相当するＰＮＰ型のスイッチングトランジスタをトランジスタ２１Ｐに並列接続するとともに、トランジスタ２７に代えて定電流源３０を接続する構成を採ることによって実現される。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施形態に係るドライバ回路とこのドライバ回路により駆動される負荷回路の構成例を示す回路図である。
【図２】本実施形態に係るドライバ回路の基本構成例（ハイサイド駆動型）を示す回路図である。
【図３】図２に示す回路においてツェナーダイオードの接続個数を変更した例を示す回路図である。
【図４】本実施形態に係るドライバ回路の基本構成例（ローサイド駆動型）を示す回路図である。
【図５】図２に示す回路をＭＯＳトランジスタで構成した例を示す回路図である。
【図６】本実施形態に係るドライバ回路の他の構成例を示す回路図である。
【図７】図２に示す回路をＳＯＩ構造の半導体基板で構成した場合における基板断面の構成概要を示す説明図である。
【符号の説明】
【００７４】
１０…負荷回路
１１…スイッチングトランジスタ
１２、１３、１５…ツェナーダイオード
２０…ドライバ回路（電流供給回路）
２１Ｐ、２１Ｎ…トランジスタ（一のトランジスタ）
２２Ｐ、２２Ｎ…トランジスタ（他のトランジスタ）
２３Ｐ、２３Ｐａ…トランジスタ（出力トランジスタ）
２３Ｐｂ…トランジスタ（第２の出力トランジスタ）
２４、２４ａ…ツェナーダイオード（ＶBE電圧降下ダイオード）
２４ｂ…ツェナーダイオード（第２のＶBE電圧降下ダイオード）
２５、２５ａ…ダイオード（逆流防止ダイオード）
２５ｂ…ダイオード（第２の逆流防止ダイオード）
２６、２６ａ…ツェナーダイオード（ＶＦ電圧降下ダイオード）
２６ｂ…ツェナーダイオード（第２のＶＦ電圧降下ダイオード）
２７、２９…トランジスタ
２８…トランジスタ（入力トランジスタ）
２４６…ツェナーダイオード（ＶBE＋ＶＦ電圧降下ダイオード）
３０…定電流源
４１、４２、４３、４７、４８、４９…ＭＯＳトランジスタ
５０…シリコン基板（半導体基板）
５１…埋め込み酸化膜
５２…トレンチ隔壁
５３…ｎ型層
５４ｎ、５４ｐ…高濃度領域
５５…Ｐウェル
５７…ＬＯＣＯＳ
５８…層間絶縁膜
５９…電極
Ｇnd…アース（共通のアース線）
Ｌ…コイル（インダクタンス成分を有する回路素子）
ＶＢ…電源端子
Ｖcc…電源端子（共通の電源線）
α、β…耐電圧
γ…経路
【図１】
2009118239.tif 000003
【図２】
2009118239.tif 000004
【図３】
2009118239.tif 000005
【図４】
2009118239.tif 000006
【図５】
2009118239.tif 000007
【図６】
2009118239.tif 000008
【図７】
2009118239.tif 000009