(57)【要約】【課題】  薄パッケージ封入型光電化合物半導体デバイスにおいて、スペースを節約するために減じられた厚さにし、熱放散問題に対処する。【解決手段】  化合物半導体デバイス２０のパッケージ封入構造は、パターン付薄導電膜２２、半導体チップ２３、少なくとも１本の金属ワイア２５及び透明封入材料２６を有する。導電膜２２は、Ｎ型電極２２１及びＰ型電極２２２を備えている。半導体チップ２３は薄導電膜の第１の面２２３上に実装され、金属ワイア２５を介して薄導電膜２２に電気的に接続される。透明封入材料２６は導電膜２２の第１の面２２３及び半導体チップ２３を覆って被着される。導電膜２２の第２の面２２４は透明封入材料２６で覆われず、第１の面２２３と表裏をなす。【選択図】  図２Ｅ
2009027166.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体デバイスのパッケージ封入構造において、
第１の電極及び第２の電極を有する薄基板、
前記薄基板上の化合物半導体チップ、
前記薄基板上に前記半導体チップを実装するための手段、及び
前記半導体チップを覆う透明封入材料、
を有することを特徴とする化合物半導体デバイスのパッケージ封入構造。
【請求項２】
前記薄基板がパターン付導電膜であるかまたは複合基板であり、前記複合基板は、第１のパターン付の第１の導電膜、複数の穴をもつ絶縁フィルム及び第２のパターン付の第２の導電膜を有することを特徴とする請求項１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項３】
前記半導体チップが、ＬＥＤ，レーザＬＥＤまたは光電池であることを特徴とする請求項２に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項４】
前記手段が、前記薄基板上に前記半導体チップを実装するためのワイアボンディング及びフリップチップボンディングを含むことを特徴とする請求項３に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項５】
前記半導体チップが、前記ワイアボンディングの前に、チップボンディングペーストまたは共融ボンディングによって前記薄基板上に実装されることを特徴とする請求項４に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項６】
前記透明封入材料と混合された色変換材料をさらに有し、前記色変換材料が蛍光粉末であることを特徴とする請求項２に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項７】
前記透明封入材料がエポキシ樹脂またはシリコーンであることを特徴とする請求項６に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項８】
前記透明封入材料を囲む反射層をさらに有することを特徴とする請求項１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項９】
化合物半導体デバイスのパッケージ封入方法において、
第１の電極及び第２の電極を有する薄基板を提供する工程、
前記薄基板上に半導体チップを実装し、よって、前記半導体チップの正電極が前記第１の電極に接続され、前記半導体チップの負電極が前記第２の電極に接続される工程、及び
前記半導体チップを覆って透明封入材料を被着する工程、
を含むことを特徴とする化合物半導体デバイスのパッケージ封入方法。
【請求項１０】
前記薄基板がパターン付導電膜であるかまたは複合基板であることを特徴とする請求項９に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項１１】
前記パターン付導電膜が仮基板上に形成されたパターン付導電層であり、前記半導体チップが前記透明封着材料で覆われた後に前記仮基板が除去されることを特徴とする請求項１０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項１２】
前記導電膜が、印刷、スクリーン印刷、電鋳、化学めっきまたはスパッタリングによって前記仮基板上に形成され、前記仮基板が、曲げ、剥離、エッチング、レーザカッティングまたは研削によって除去されることを特徴とする請求項１１に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項１３】
前記複合基板が、第１のパターン付の第１の導電膜、複数の穴をもつ絶縁フィルム及び第２のパターン付の第２の導電膜を有することを特徴とする請求項１０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項１４】
請求項１３に記載の化合物半導体デバイスのパッケージ封入方法において、前記複合基板の作成方法が、
前記複数の穴を有する前記絶縁フィルムを提供する工程、及び
前記複数の穴をもつ前記絶縁フィルムの表裏をなす２つの面上に前記第１の導電膜及び前記第２の導電膜をそれぞれ固着させ、よって、前記第１のパターン付の第１の導電膜及び前記第２のパターン付の第２の導電膜が前記複数の穴を通して相互に電気的に接続される工程、
を含むことを特徴とする化合物半導体デバイスのパッケージ封入方法。
【請求項１５】
前記半導体チップが、発光ダイオード、レーザダイオードまたは光センサであることを特徴とする請求項１４に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項１６】
前記薄基板上に半導体チップを実装する前記工程が、ワイアボンディングまたはフリップチップボンディングによって前記半導体チップを前記薄基板に電気的に接続する副工程をさらに含むことを特徴とする請求項９に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項１７】
前記半導体チップが、前記ワイアボンディングの前に、チップボンディングペーストまたは共融ボンディングによって前記薄基板上に実装されることを特徴とする請求項１６に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項１８】
前記透明封入材料と混合された色変換材料をさらに有し、前記色変換材料が蛍光粉末であることを特徴とする請求項１７に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項１９】
前記透明封入材料がエポキシ樹脂またはシリコーンであることを特徴とする請求項１７に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項２０】
前記透明封入材料の周囲に反射層を取り付ける工程をさらに含むことを特徴とする請求項１７に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項２１】
化合物半導体デバイスのパッケージ封入構造において、
第１の面及び第２の面を有するパターン付導電膜であって、前記第１の面は前記第２の面と表裏をなすものである導電膜、
前記導電膜の前記第１の面上に実装された半導体チップ、及び
前記導電膜の前記第１の面及び前記半導体チップを覆って被着された透明封入材料、
を有することを特徴とする化合物半導体デバイスのパッケージ封入構造。
【請求項２２】
前記半導体チップと前記導電膜を電気的に接続する少なくとも１本の金属ワイアをさらに有することを特徴とする請求項２１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項２３】
前記半導体チップと前記導電膜を電気的に接続する少なくとも１つのバンプをさらに有することを特徴とする請求項２１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項２４】
前記導電膜の材料が、銀、ニッケル、銅、スズ、アルミニウムまたはこれらの金属の合金であることを特徴とする請求項２１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項２５】
前記導電膜の材料が、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムガリウム（ＩＧＯ）または酸化インジウムタングステン（ＩＷＯ）であることを特徴とする請求項２１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項２６】
前記導電膜がＮ型電極及びＰ型電極を有することを特徴とする請求項２１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項２７】
前記透明封入材料に蛍光粉末がさらに混合されることを特徴とする請求項２１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項２８】
前記半導体チップがチップボンディングペーストまたは共融ボンディングによって前記導電膜の前記第１の面上に実装されることを特徴とする請求項２１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項２９】
前記透明封入材料を囲む反射層をさらに有することを特徴とする請求項２１に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項３０】
化合物半導体デバイスのパッケージ封入方法において、
仮基板を提供する工程、
前記仮基板上にパターン付導電膜を形成する工程であって、前記導電膜は第１の面及び前記第１の面と表裏をなす第２の面を有するものである工程、
前記導電膜の前記第１の面上に半導体チップを実装する工程、
前記導電膜の前記第１の面及び前記半導体チップを覆って透明封入材料を被着する工程、及び
前記仮基板を除去する工程、
を含むことを特徴とする化合物半導体デバイスのパッケージ封入方法。
【請求項３１】
複数本の金属ワイアを介して前記半導体チップを前記導電膜に電気的に接続する工程をさらに含むことを特徴とする請求項３０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項３２】
複数のバンプを介して前記半導体チップを前記導電膜に電気的に接続する工程をさらに含むことを特徴とする請求項３０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項３３】
前記導電膜が、印刷、スクリーン印刷、電鋳、化学めっきまたはスパッタリングによって前記仮基板上に形成されることを特徴とする請求項３０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項３４】
前記仮基板が、曲げ、剥離、エッチング、レーザカッティングまたは研削によって除去されることを特徴とする請求項３０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項３５】
前記導電膜の材料が、銀、ニッケル、銅、スズ、アルミニウムまたはこれらの金属の合金であることを特徴とする請求項３０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項３６】
前記導電膜の材料が、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムガリウム（ＩＧＯ）または酸化インジウムタングステン（ＩＷＯ）であることを特徴とする請求項３０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項３７】
前記透明封入材料の周囲に反射層を取り付ける工程をさらに含むことを特徴とする請求項３０に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項３８】
化合物半導体デバイスのパッケージ封入構造において、
上層導電膜、複数の開口を有する絶縁フィルム及び下層導電膜を有する薄膜基板であって、前記絶縁フィルムは前記上層導電膜と前記下層導電膜の間に挟み込まれるものである基板、
前記上層導電膜上に実装された半導体チップ、及び
前記上層導電膜及び前記半導体チップを覆って被着された透明封入材料、
を有することを特徴とする化合物半導体デバイスのパッケージ封入構造。
【請求項３９】
前記上層導電膜及び前記下層導電膜のそれぞれがＮ型電極及びＰ型電極を有し、前記上層導電膜及び前記下層導電膜の前記Ｎ型電極が前記複数の開口を通して相互に接触し、前記上層導電膜及び前記下層導電膜の前記Ｐ型電極が前記複数の開口を通して相互に接触することを特徴とする請求項３８に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項４０】
前記絶縁フィルムの厚さが０.０１ｍｍと０.１ｍｍの間であることを特徴とする請求項３８に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項４１】
前記絶縁フィルムの材料が、ポリイミド、ＰＶ（ポリビニル）、ＰＣ（ポリカーボネート）、ＰＶＣ（ポリ塩化ビニル）、ＰＭＭＡ（ポリメチルメタクリレート）またはアクリルであることを特徴とする請求項３８に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項４２】
前記半導体チップと前記導電膜を電気的に接続する少なくとも１本の金属ワイアをさらに有することを特徴とする請求項３８に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項４３】
前記半導体チップと前記導電膜を電気的に接続する少なくとも１つのバンプをさらに有することを特徴とする請求項３８に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項４４】
前記透明封入材料を囲む反射層をさらに有することを特徴とする請求項３８に記載の化合物半導体デバイスのパッケージ封入構造。
【請求項４５】
化合物半導体デバイスのパッケージ封入方法において、
複数の開口を有する絶縁フィルムを提供する工程、
前記絶縁フィルムの２つの面上に上層導電膜及び下層導電膜をそれぞれ形成する工程であって、前記上層導電膜と前記下層導電膜は前記複数の開口を通して相互に接触するものである工程、
前記上層導電膜上に半導体チップを実装する工程、及び
前記上層導電膜及び前記半導体チップを覆って透明封入材料を被着する工程、
を含むことを特徴とする化合物半導体デバイスのパッケージ封入方法。
【請求項４６】
プレート上に前記絶縁フィルムを形成する工程、及び
前記絶縁フィルムに前記複数の開口を形成する工程、
をさらに含むことを特徴とする請求項４５に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項４７】
前記絶縁フィルムが、流延、浸漬またはゾルゲルによって前記プレート上に形成されることを特徴とする請求項４６に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項４８】
前記複数の開口が、機械的穴開け加工、レーザ穴開け加工またはプラズマエッチングによって前記絶縁フィルムに形成されることを特徴とする請求項４６に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項４９】
前記上層導電膜及び前記下層導電膜が、電気めっき、印刷または銅箔圧着によって前記絶縁フィルム上に形成されることを特徴とする請求項４６に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項５０】
前記上層導電膜及び前記下層導電膜のそれぞれがＮ型電極及びＰ型電極を有し、前記上層導電膜及び前記下層導電膜の前記Ｎ型電極が前記複数の開口を通して相互に接触し、前記上層導電膜及び前記下層導電膜の前記Ｐ型電極が前記複数の開口を通して相互に接触することを特徴とする請求項４５に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項５１】
複数本の金属ワイアを介して前記半導体チップを前記導電膜に電気的に接続する工程をさらに含むことを特徴とする請求項４５に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項５２】
複数のバンプを介して前記半導体チップを前記導電膜に電気的に接続する工程をさらに含むことを特徴とする請求項４５に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項５３】
前記透明封入材料の周囲に反射層を取り付ける工程をさらに含むことを特徴とする請求項４５に記載の化合物半導体デバイスのパッケージ封入方法。
【請求項５４】
発光ダイオードに用いられる薄膜基板の作成方法において、
仮基板を提供する工程、
前記仮基板上にパターン付導電膜を形成する工程であって、前記導電膜は第１の面及び前記第１の面と表裏をなす第２の面を有するものである工程、及び
発光ダイオードのパッケージ封入の完了後、前記仮基板を除去する工程、
を含むことを特徴とする薄膜基板の作成方法。
【請求項５５】
発光ダイオードに用いられる薄膜基板の作成方法において、
複数の開口を有する絶縁フィルムを提供する工程、及び
前記絶縁フィルムの表裏をなす２つの面上に第１のパターン付の第１の導電膜及び第２のパターン付の第２の導電膜をそれぞれ形成する工程であって、前記第１の導電膜及び前記第２の導電膜は前記開口を通して相互に接触するものである工程、
を含むことを特徴とする薄膜基板の作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は化合物半導体デバイスのパッケージ封入構造及びその作成方法に関し、さらに詳しくは、薄パッケージ封入構造及び光電半導体デバイスの作成方法に関する。
【背景技術】
【０００２】
光電デバイスに属する発光ダイオード（ＬＥＤ）は、小型、高効率及び長寿命であるという利点を有することから、次世代のための優れた光源と見なされている。さらに、ＬＣＤ（液晶ディスプレイ）技術が急速に発展していて、フルカラーが電子ディスプレイ製品における現在のトレンドである。したがって、白色系ＬＥＤは、表示光及び大型ディスプレイスクリーンだけでなく、携帯電話及び電子手帳（ＰＤＡ）のようなほとんどの民生エレクトロニクス製品にも適用できる。
【０００３】
図１はＬＥＤデバイスの従来のＳＭＤ（表面実装デバイス）の簡略な断面図である。ＬＥＤチップ１２が絶縁層１３ｃを覆うＮ型伝導銅箔１３ｂ上にチップボンディングペースト１１によって実装され、Ｐ型伝導銅箔１３ａ及びＮ型伝導銅箔１３ｂに金属ワイア１５を介して電気的に接続される。Ｐ型伝導銅箔１３ａ，Ｎ型伝導銅箔１３ｂ及び絶縁層１３ｃの集成体は基板１３上にある。さらに、環境及び外力による損傷に対してＬＥＤデバイス１０全体を保護できるように、透明封入材料１４が基板１３，金属ワイア１５及び半導体チップ１２を覆う。
【０００４】
ＬＥＤデバイス１０は基板１３として通常のプリント回路基板（ＰＣＢ）を利用する。ＬＥＤデバイス１０の総厚の下限は基板１３の絶縁層１３ｃによって定まり、したがってそれ以上薄くすることはできない。しかし、近年の民生エレクトロニクス製品のトレンドは軽薄短小形態に向かっている。したがって、民生エレクトロニクス製品の内部デバイスのそれぞれ及びその筐体は小型化する必要がある。その一方で、絶縁層１３ｃのほとんどは、熱放散性が劣り、したがって大電力化合物半導体には熱伝達経路として適していない、エポキシ樹脂でつくられている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の観点において、民生エレクトロニクス製品市場では薄パッケージ封入型光電化合物半導体デバイスが緊急に必要とされている。そのようなデバイスはスペースを節約するために減じられた厚さを有することが必要なだけでなく、熱放散問題に対処する必要もある。そのようなデバイスにより、信頼性の高い大電力エレクトロニクス製品がより容易に作成されるであろう。
【課題を解決するための手段】
【０００６】
本発明の一態様は化合物半導体デバイスのパッケージ封入構造及びその作成方法を提供する。半導体デバイスは封入材料で覆われていない外部電極または外部コンタクトを有する。半導体チップと外部電極の間には電気信号を伝えるためのプリント基板がなく、よってデバイスの熱放散が向上する。
【０００７】
本発明の別の態様は極薄半導体デバイスのパッケージ封入構造及びその作成方法を提供する。薄基板の使用により、スペースを節約するためデバイスの厚さを減じることができる。
【０００８】
上述の態様にしたがい、本発明は、パターン付導電膜、半導体チップ及び透明封入材料を有する、化合物半導体デバイスのパッケージ封入構造を開示する。半導体チップは導電膜の第１の面上に実装される。封入材料は導電膜の第１の面及び半導体チップを覆って被着される。導電膜の第２の面は封入材料で覆われず、第２の面は第１の面と表裏をなす。
【０００９】
半導体チップは少なくとも１本のワイアを介して導電膜に電気的に接続されるか、または複数のバンプを介して導電膜に電気的に接続される。
【００１０】
導電膜の第２の面は封入材料で覆われない。導電膜の材料は、銀、ニッケル、銅、スズ、アルミニウムまたはこれらの金属の合金である。酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムガリウム（ＩＧＯ）及び酸化インジウムタングステン（ＩＷＯ）も導電膜の材料に適する。
【００１１】
導電膜はＮ型電極及びＰ型電極を含む。
【００１２】
透明封入材料にはさらに蛍光粉末が混合される。
【００１３】
半導体チップはチップボンディングペーストまたは共融ボンディングによって導電膜の第１の表面上に実装される。
【００１４】
本発明は、仮基板を提供する工程、仮基板上にパターン付導電膜を形成する工程であって、導電膜は第１の面及び第１の面と表裏をなす第２の面を有するものである工程、半導体チップを導電膜の第１の面上に実装する工程、導電膜の第１の面上及び半導体チップを覆って透明封入材料を被着する工程、及び仮基板を除去する工程を含む、化合物半導体デバイスのパッケージ封入方法を開示する。
【００１５】
本発明はさらに、複数本の金属ワイアを介して半導体チップを導電膜に電気的に接続する工程を含む。
【００１６】
あるいは、本発明は複数のバンプを介して半導体チップを導電膜に電気的に接続する工程も開示する。
【００１７】
導電膜は、印刷、スクリーン印刷、電鋳、化学めっきまたはスパッタリングによって仮基板上に形成される。
【００１８】
仮基板は、曲げ、剥離、エッチング、レーザカッティングまたは研削によって除去される。
【００１９】
本発明は、パターン付薄膜基板、半導体チップ及び透明封入材料を有する化合物半導体デバイスのパッケージ封入構造を開示する。薄膜基板は、上層導電膜、複数の開口を有する絶縁フィルム及び下層導電膜を有し、絶縁フィルムは上層導電膜と下層導電膜の間に挟み込まれる。封入材料は上層導電膜及び半導体チップを覆って被着される。
【００２０】
上層導電膜及び下層導電膜のそれぞれはＮ型電極及びＰ型電極を有する。上層導電膜及び下層導電膜のＮ型電極は複数の開口を通して相互に接触し、上層導電膜及び下層導電膜のＰ型電極も複数の開口を通して相互に接触する。
【００２１】
絶縁層の厚さは０.０１ｍｍと０.１ｍｍの間であることが好ましい。絶縁層の材料は、ポリイミド、ＰＶ（ポリビニル）、ＰＣ（ポリカーボネート）、ＰＶＣ（ポリ塩化ビニル）、ＰＭＭＡ（ポリメチルメタクリレート）またはアクリルである。
【００２２】
本発明は、複数の開口を有する絶縁フィルムを提供する工程、絶縁フィルムの２つの面上に上層導電膜及び下層導電膜をそれぞれ形成する工程であって、上層導電膜及び下層導電膜は複数の開口を通して相互に接触するものである工程、上層導電膜上に半導体チップを実装する工程、並びに上層導電膜及び半導体チップを覆って透明封入材料を被着する工程を含む、化合物半導体デバイスのパッケージ封入方法を開示する。
【００２３】
本発明はさらに、プレート上に絶縁フィルムを形成する工程及び絶縁フィルムに複数の開口を形成する工程の２つの工程を含む。
【００２４】
絶縁フィルムは、流延、浸漬またはゾルゲルによって形成される。
【００２５】
複数の開口は、機械的穴開け加工、レーザ穴開け加工またはプラズマエッチングによって絶縁フィルムに形成される。
【００２６】
上層導電膜及び下層導電膜は、電気めっき、印刷または銅箔圧着によって絶縁層上に形成される。
【００２７】
本発明はさらに、第１の電極及び第２の電極を有する薄基板、薄基板上の化合物半導体チップ、薄基板上に半導体チップを実装するための手段、並びに半導体チップを覆う透明封入材料を有する化合物半導体デバイスのパッケージ封入構造を開示する。
【００２８】
半導体チップは、発光ダイオードチップ、レーザダイオードチップまたは光センサチップである。
【００２９】
薄基板上に半導体チップを実装するための手段には、ワイアボンディング及びフリップチップボンディングがある。半導体チップは、ワイアボンディングの前に、チップボンディングペーストまたは共融ボンディングによって基板上に実装される。
【００３０】
パッケージ封入構造は透明封入材料と混合された色変換材料をさらに有し、色変換材料は蛍光粉末である。透明封入材料はエポキシ樹脂またはシリコーンである。
【００３１】
パッケージ封入構造は透明封入材料を囲む反射層をさらに有する。
【００３２】
本発明は、第１の電極及び第２の電極を有する薄膜基板を提供する工程、薄膜基板上に半導体チップを実装する工程であって、半導体チップの正電極は第１の電極に接続され、半導体チップの負電極は第２の電極に接続されるものである工程、並びに半導体チップを覆って透明封入材料を被着する工程を含む、化合物半導体デバイスのパッケージ封入方法を開示する。
【００３３】
パターン付薄膜基板は仮基板上に形成されたパターン付導電層である。仮基板は半導体チップが透明封入材料で覆われた後に除去される。
【００３４】
導電膜は、印刷、スクリーン印刷、電鋳、化学めっきまたはスパッタリングによって仮基板上に形成される。仮基板は、曲げ、剥離、エッチング、レーザカッティングまたは研削によって除去される。
【００３５】
導電膜基板は、第１のパターン付導電層、複数の穴を有する絶縁フィルム及び第２のパターン付導電層を有する。
【００３６】
導電膜基板の作成方法は、複数の穴を有する絶縁フィルムを提供する工程及び複数の穴を有する絶縁フィルムの表裏をなす２つの面上に、第１のパターン付の第１の導電層及び第２のパターンをもつ第２の導電層をそれぞれ固着させ、よって、第１のパターン付導電層及び第２のパターン付導電層が複数の穴を通して相互に電気的に接続される工程を含む。
【発明を実施するための最良の形態】
【００３７】
本発明の目的及び利点は添付図面を参照して以下の説明を読めば明らかになるであろう。
【００３８】
図２Ａ〜２Ｆは本発明にしたがう化合物半導体デバイスのパッケージ封入構造の作成工程を示す略図である。図２Ａに示されるように、仮基板２１は第１の面２１１及び第２の面２１２を有する。本図において、第１の面は上面であり、第２の面は下面である。仮基板２１は金属材料、セラミック材料及びポリマー材料でつくられる。パターン付導電膜２２が、印刷、スクリーン印刷、電鋳、化学めっき（または無電解めっき）またはスパッタリングによって第１の面２１１上に形成される。導電膜２２の材料は、銀、ニッケル、銅、スズ、アルミニウムまたはこれらの金属材料の合金である。さらに、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムガリウム（ＩＧＯ）及び酸化インジウムタングステン（ＩＷＯ）も導電膜２２の材料に適し、導電膜２２はさらに、Ｎ型電極２２１及びＰ型電極２２２を有するか、または複数の絶縁領域をもつコンタクトパターンを有する。
【００３９】
図２Ｂ〜２Ｃに示されるように、化合物半導体チップ２３がチップボンディング接着剤２４によってＮ型電極２２１上に実装され、次いでワイアボンディングにより金属ワイア２５を介してＮ型電極２２１及びＰ型電極２２２に電気的に接続される。さらに、ボンディングペーストの代りに、共融ボンディングによって半導体チップ２３をＮ型電極２２１上に実装することができる。続いて、エポキシ樹脂及びシリコーンのような透明封入材料２６が、半導体チップ２３，Ｎ型電極２２１，Ｐ型電極２２２及び金属ワイア２５を覆って被着される。透明封入材料２６にはさらに、励起された蛍光粉末２７から二次光が放射され得るように、蛍光粉末２７が混合される。二次光は半導体チップ２３からの一次光と混合されて白色光または複数の波長をもつ電磁放射波を形成する。混合される蛍光粉末２７の材料は、ＹＡＧ、ＴＡＧ、ケイ酸塩または窒化物をベースとする蛍光粉末である。透明封入材料２６は、トランスファー成形法または射出成形法により、半導体チップ２３を覆って被着される。
【００４０】
透明封入材料が硬化した後、曲げ、剥離、エッチング、レーザカッティングまたは研削によって基板２１が除去される。よって、導電膜２２の第２の面２２４が封入材料２６上に現れる。こうして、図２Ｅに示されるように、化合物半導体デバイス２０のパッケージ封入構造が完成する。導電膜２２の第２の面２２４は導電膜２２の第１の面２２３と表裏をなし、第１の面２２３は封入材料２６に覆われたままである。
【００４１】
半導体チップ２３からの光を導き、集中させて、封入材料２６の上面から放射させるため、図２Ｆに示されるように、封入材料２６の側面を反射層２８で覆うことができる。化合物半導体デバイス２０’の半導体チップ２３から放射された光は、反射層２８によって反射され、半導体チップ２３の回路面の上方に導かれて、封入材料２６から外に出る。反射層２８の材料は、二酸化チタンのような反射係数の高い材料を含む、不透明接着剤とすることができる。
【００４２】
Ｎ型電極２２１及びＰ型電極２２２の第２の面２２４は、透明封入材料２６で覆われていないから、表面実装のための外部コンタクトとしてはたらくことができる。さらに、半導体チップ２３から発生される熱は優れた熱伝導係数をもつ薄導電膜２２により直接に伝達され、よってパッケージ封入構造の熱放散効率が向上する。従来技術と比較すると、化合物半導体デバイス２０には全パッケージ封入構造のためのプリント回路基板が必要ではなく、したがって、パッケージ封入構造厚を０.２ｍｍ〜０.１５ｍｍまで減じることができる。本実施形態において、半導体チップ２３はＬＥＤ、レーザＬＥＤまたは光電池とすることができる。
【００４３】
図３Ａは本発明の別の実施形態にしたがう化合物半導体デバイスのパッケージ封入構造の断面図である。化合物半導体デバイス３０は、パターン付導電膜３２，半導体チップ３３及び透明封入材料３６を有する。半導体チップ３３はフリップチップボンディングによって導電フィルム３２の第１の面３２３上に実装され、複数のバンプ３５を介してＮ型電極３２１及びＰ型電極３２２に電気的に接続される。透明封入材料３６は導電膜３２の第１の面３２３及び半導体チップ３３を覆って被着され、導電膜３２の第２の面３２４は封入材料で覆われない。
【００４４】
半導体チップ３３からの光を導き、集中させて、封入材料３６の上面から放射させるため、図３Ｂに示されるように、封入材料３６の側面を反射層３８で覆うことができる。化合物半導体デバイス３０’の半導体チップ３３から放射された光は、反射層３８によって反射され、半導体チップ２３の回路面の上方に導かれて、封入材料３６から外に出る。本実施形態において、半導体チップ３３はＬＥＤ、レーザＬＥＤまたは光電池とすることができる。
【００４５】
図４は本発明にしたがう薄膜基板のそれぞれの層を示す分解組立図であり、図５は本発明にしたがう薄膜基板の断面図である。薄膜基板４０は、上層導電膜４１，絶縁層４２及び下層導電膜４３を有し、図５に示されるように、上層導電膜４１のＮ型電極４１２が絶縁層４２の複数の開口４２２を通して下層導電膜４３のＮ型電極４３２に接触する。同様に、上層導電膜４１のＰ型電極４１１が絶縁層４２の複数の開口４２２を通して下層導電膜４３のＰ型電極４３１に接触する。絶縁層４２の厚さは約０.０１〜０.１ｍｍであるから、上層導電膜４１及び下層導電膜４３は開口４２２を通して相互に容易に接触する。絶縁層４２は、ポリイミド、ＰＶ（ポリビニル）、ＰＣ（ポリカーボネート）、ＰＶＣ（ポリ塩化ビニル）、ＰＭＭＡ（ポリメチルメタクリレート）またはアクリルでつくられた薄フィルム４２１である。ポリイミドが薄フィルム４２１として選ばれる場合には、流延、浸漬またはゾルゲルによってプレート上に形成される。続いて、直径が約０.１ｍｍの複数の開口４２２が、機械的穴開け加工、レーザ穴開け加工またはプラズマエッチングによって絶縁フィルム４２１に形成される。上層導電膜４１及び下層導電膜４３は、電気めっき、印刷または銅箔圧着によって絶縁フィルム４２１上に形成される。さらに、熱は開口４２２を通して上層導電膜４１と下層導電膜４３の間で容易に伝達される。
【００４６】
図６Ａ〜６Ｂは本発明の別の２つの実施形態にしたがう化合物半導体デバイスのパッケージ封入構造の断面図である。化合物半導体デバイス６０は、基板４０，半導体チップ６３，金属ワイア６５及び透明封入材料６６を有する。半導体チップ６３はチップボンディング接着剤６４または共融ボンディングによって基板４０上に実装され、半導体チップ６３のＮ型基板である背面はチップボンディング接着剤６４によってＮ型電極４１２に電気的に接続することができる。さらに、図６Ｂに示されるように、化合物半導体デバイス６０’の半導体チップ６３’は、サファイア基板のような、非半導体基板上に形成される。したがって、半導体チップ６３’をＮ型電極４１２及びＰ型電極４１１に電気的に接続するには２本の金属ワイア６５’が必要である。透明封入材料６６にはさらに、励起された蛍光粉末６７から二次光が放射され得るように、蛍光粉末６７が混合される。二次光は半導体チップ６３’から放射される一次光と混合されて白色光または複数の波長をもつ電磁放射波を形成する。混合される蛍光粉末６７の材料は、ＹＡＧ、ＴＡＧ、ケイ酸塩または窒化物をベースとする蛍光粉末である。本実施形態において、半導体チップ６３はＬＥＤ、レーザＬＥＤまたは光電池とすることができる。透明封入材料６６は、トランスファー成形法または射出成形法により、半導体チップ６３を覆って被着される。
【００４７】
図７は本発明の別の実施形態にしたがう化合物半導体デバイスのパッケージ封入構造の断面図である。化合物半導体デバイス７０は、基板４０，半導体チップ７３及び透明封入材料６６を有する。半導体チップ７３は基板４０上に実装され、複数のバンプ７５を介してＮ型電極４１２及びＰ型電極４１１のそれぞれに電気的に接続される。本実施形態において、半導体チップ７３は、ＬＥＤ、レーザＬＥＤまたは光電池とすることができる。図６〜７の実施形態に関しては、輝度を高めるために反射層も用いられる。
【００４８】
本発明の上述の実施形態の目的は説明に過ぎない。当業者であれば、添付される特許請求の範囲を逸脱しない数多くの別の実施形態を案出できるであろう。
【図面の簡単な説明】
【００４９】
【図１】ＬＥＤデバイスの従来のＳＭＤ（表面実装デバイス）の簡略な断面図である
【図２Ａ】本発明にしたがう化合物半導体デバイスのパッケージ封入構造の一作成工程を示す略図である
【図２Ｂ】本発明にしたがう化合物半導体デバイスのパッケージ封入構造の一作成工程を示す略図である
【図２Ｃ】本発明にしたがう化合物半導体デバイスのパッケージ封入構造の一作成工程を示す略図である
【図２Ｄ】本発明にしたがう化合物半導体デバイスのパッケージ封入構造の一作成工程を示す略図である
【図２Ｅ】本発明にしたがう化合物半導体デバイスのパッケージ封入構造の一作成工程を示す略図である
【図２Ｆ】本発明にしたがう化合物半導体デバイスのパッケージ封入構造の一作成工程を示す略図である
【図３Ａ】本発明の別の実施形態にしたがう化合物半導体デバイスのパッケージ封入構造の断面図である
【図３Ｂ】図３Ａの化合物半導体デバイスのパッケージ封入構造の上面図である
【図４】本発明にしたがう薄膜基板のそれぞれの層を示す分解組立図である
【図５】本発明にしたがう薄膜基板の断面図である
【図６Ａ】本発明の別の実施形態にしたがう化合物半導体デバイスのパッケージ封入構造の断面図である
【図６Ｂ】本発明の別の実施形態にしたがう化合物半導体デバイスのパッケージ封入構造の断面図である
【図７】本発明の別の実施形態にしたがう化合物半導体デバイスのパッケージ封入構造の断面図である
【符号の説明】
【００５０】
２０，２０’    化合物半導体デバイス
２１    仮基板
２２    パターン付導電膜
２３    化合物半導体チップ
２４    チップボンディング接着剤
２５    金属ワイア
２６    透明封入材料
２７    蛍光粉末
２８    反射層
４０    薄膜基板
４１    上層導電膜
４２    絶縁層
４３    下層導電膜
２２１    Ｎ型電極
２２２    Ｐ型電極
４２１    絶縁フィルム
４２２    開口
【図１】
2009027166.tif 000003
【図２Ａ】
2009027166.tif 000004
【図２Ｂ】
2009027166.tif 000005
【図２Ｃ】
2009027166.tif 000006
【図２Ｄ】
2009027166.tif 000007
【図２Ｅ】
2009027166.tif 000008
【図２Ｆ】
2009027166.tif 000009
【図３Ａ】
2009027166.tif 000010
【図３Ｂ】
2009027166.tif 000011
【図４】
2009027166.tif 000012
【図５】
2009027166.tif 000013
【図６Ａ】
2009027166.tif 000014
【図６Ｂ】
2009027166.tif 000015
【図７】
2009027166.tif 000016
【外国語明細書】
2009027166000001.pdf