(57)【要約】   【課題】  ダンパペダルの踏み込みに応じて適切に共鳴音を発生させる。  【解決手段】  共鳴音生成回路２８は、鍵盤楽器においてダンパーが配置され、かつ、弦が巻弦であるような第１の鍵域についての第１のインパルス応答データと、楽音波形データとの畳み込み演算を行う第１の畳み込み演算回路４５、ダンパーが配置され、通常の弦であるような第２の鍵域についての第２のインパルス応答データと、楽音波形データとの畳み込み演算を行う第２の畳み込み演算回路４６、並びに、ダンパーが配置されない第３の鍵域についての第３のインパルス応答データと、楽音波形データとの畳み込み演算を行う第３の畳み込み演算回路４７を有する。【選択図】  図４
2009175677.tif 000002
【特許請求の範囲】
【請求項１】
共鳴音を、楽音波形データに付加する共鳴音付加装置であって、
少なくとも、鍵盤楽器においてダンパーが配置される低音側の鍵域についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる低音側インパルス応答データと、鍵盤楽器においてダンパーが配置されない高音側の鍵域についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる高音側インパルス応答データと、を格納した記憶手段と、
前記記憶手段に格納されたインパルス応答データを読み出して、時間軸上の一連の楽音波形データと、前記インパルス応答データに含まれるインパルス応答係数とを積和演算する共鳴音生成手段であって、
前記楽音波形データを遅延させる遅延手段と、
前記低音側インパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する低音側畳み込み演算手段と、
前記高音側インパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する高音側畳み込み演算手段と、
前記低音側畳み込み演算手段の出力と、前記高音側畳み込み演算手段の出力とを加算する加算手段と、を有する共鳴音生成手段と、
を備えたことを特徴とする共鳴音付加装置。
【請求項２】
前記高音側インパルス応答データに含まれるインパルス応答係数の数が、前記低音側インパルス応答データに含まれるインパルス応答係数の数より少ないことを特徴とする請求項１に記載の共鳴音付加装置。
【請求項３】
ダンパペダルの踏み込みが大きくなるのにしたがって、前記低音側畳み込み演算手段の出力が大きくなるように調整する調整手段を備えたことを特徴とする請求項１または２に記載の共鳴音付加装置。
【請求項４】
前記低音側の鍵域に属する鍵の押鍵数に応じて、前記調整手段における前記低音側畳み込み演算手段の出力の調整を行う制御手段を備えたことを特徴とする請求項３に記載の共鳴音付加装置。
【請求項５】
前記記憶手段が、前記鍵盤楽器においてダンパーが配置される鍵域において、より低音側の第１の鍵域についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる第１のインパルス応答データと、前記ダンパーが配置される鍵域において、より高音側の第２の鍵域についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる第２のインパルス応答データと、を格納し、
前記共鳴音生成手段が、
前記第１のインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する第１の畳み込み演算手段と、
前記第２のインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する第２の畳み込み演算手段と、
前記高音側インパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する高音側畳み込み演算手段と、を有することを特徴とする請求項１または２に記載の共鳴音付加装置。
【請求項６】
ダンパペダルの踏み込みが大きくなるのにしたがって、前記第１の畳み込み演算手段および前記第２の畳み込み演算手段の出力が大きくなるように調整する調整手段を備えたことを特徴とする請求項５に記載の共鳴音付加装置。
【請求項７】
前記第１の鍵域および第２の鍵域にそれぞれ属する鍵の押鍵数に応じて、前記調整手段における前記第１の畳み込み演算手段および第２の畳み込み演算手段のそれぞれの出力の調整を行う制御手段を備えたことを特徴とする請求項６に記載の共鳴音付加装置。
【請求項８】
共鳴音を、楽音波形データに付加する共鳴音付加装置であって、
少なくとも、鍵盤楽器においてダンパペダルが完全にオン状態であるときのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなるペダルオンインパルス応答データと、鍵盤楽器においてダンパペダルがオフ状態であるときのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなるペダルオフインパルス応答データと、を格納した記憶手段と、
前記記憶手段に格納されたインパルス応答データを読み出して、時間軸上の一連の楽音波形データと、前記インパルス応答データに含まれるインパルス応答係数とを積和演算する共鳴音生成手段であって、
前記楽音波形データを遅延させる遅延手段と、
前記ペダルオンインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有するペダルオン畳み込み演算手段と、
前記ペダルオフインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有するペダルオフ畳み込み演算手段と、
前記ペダルオン畳み込み演算手段の出力と、前記ペダルオフ畳み込み演算手段の出力とを加算する加算手段と、を有する共鳴音生成手段と、
を備えたことを特徴とする共鳴音付加装置。
【請求項９】
前記記憶手段が、鍵盤楽器を配置する所定の空間自体についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなるホールインパルス応答データ格納し、
前記共鳴音生成手段が、
前記ホールインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有するホール共鳴音畳み込み演算手段を有し、
前記共鳴音生成手段の加算手段が、前記ペダルオン畳み込み演算手段の出力と、前記ペダルオフ畳み込み演算手段の出力と、前記ホール共鳴音畳み込み演算手段の出力とを加算することを特徴とする請求項８に記載の共鳴音付加装置。
【請求項１０】
ダンパペダルの踏み込みが大きくなるのにしたがって、前記ペダルオン畳み込み演算手段の出力が大きくなるように調整する調整手段を備えたことを特徴とする請求項９に記載の共鳴音付加装置。
【請求項１１】
押鍵数に応じて、前記調整手段における前記ホール共鳴音畳み込み演算手段の出力の調整を行う制御手段を備えたことを特徴とする請求項１０に記載の共鳴音付加装置。
【請求項１２】
前記楽音波形データのエンベロープを算出するエンベロープ算出手段と、
前記エンベロープ算出手段により算出されたエンベロープが、規定値以上であるときに、前記ダンパペダルの踏み込みに応じた出力の調整を行う制御手段と、を備えたことを特徴とする請求項３、４、６、７，９または１０に記載の共鳴音付加装置。
【請求項１３】
前記エンベロープ算出手段が、前記楽音波形データの絶対値および前記遅延手段から出力された所定の回数だけ遅延された楽音波形データの絶対値とに基づき、
前回に得られたエンベロープ＋楽音波形データの絶対値−遅延された楽音波形の絶対値
によりエンベロープを算出することを特徴とする請求項１２に記載の共鳴音付加装置。
【請求項１４】
前記エンベロープ算出手段が、押鍵された鍵の各々の楽音波形に対する現在のエンベロープを加算することにより、エンベロープを算出することを特徴とする請求項１２に記載の共鳴音付加装置。
【請求項１５】
請求項１ないし１４の何れか一項に記載の共鳴音付加装置と、
鍵盤と、
踏み込み量を示す信号を出力するダンパペダルと、
前記鍵盤を構成する鍵のうち、押鍵された鍵の音高の楽音波形データを生成する発音手段と、を備えたことを特徴とする電子楽器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、楽音に共鳴音を付加する共鳴音付加装置および電子楽器に関する。
【背景技術】
【０００２】
電子楽器にダンパペダルを接続し、ダンパペダルを踏み込むことにより、楽音を変更させるような技術が従前から知られている。
【０００３】
たとえば、共鳴音作成装置（共鳴音付加装置）は、ディジタルの楽音波形データを受け入れて、楽音波形データにディジタルフィルタによるフィルタ処理を施すのが一般的である。フィルタ処理においては、ＦＩＲ（有限インパルス応答：Finite Impulse Response）フィルタ或いはＩＩＲ（無限インパルス応答：Infinite Impulse
Response）フィルタが利用される。
【０００４】
ＦＩＲフィルタを利用する場合には、入力された楽音信号のデータｘ（ｎ−ｋ）（ｋ＝０，１，２，・・・，ｎ−１）と、音楽ホールの残響特性などから得たインパルス応答ａ（ｋ）を畳み込み演算することで、共鳴音のデータｙｏｕｔ（ｎ）＝Σｘ（ｎ−ｋ）×ａ（ｋ）を得ることができる。
【０００５】
特許文献１には、ペダルの踏み込み量にしたがって、楽音波形データのエンベロープを変更することで、特にハーフペダルのときの楽音を発生させることができる電子楽器が開示されている。
【０００６】
特許文献２には、楽音波形に対応する波形データＳＷＤに基づいて共鳴音データＲＷＤを生成する共鳴音作成装置を備え、ダンパペダルの踏み込みに伴って、ダンパペダル踏み込み量の検知出力が最小値０から最大値１に向けていく過程において波形データＳＷＤが乗算器により振幅レベルが減少するように制御されるとともに、共鳴音作成装置からの共鳴音データＲＷＤが、乗算器により振幅レベルが増加するように制御されることが開示されている。
【０００７】
特に、ピアノの共鳴音は複雑であり、ピアノの弦の共鳴音を生成するための技術が提案されている。
【０００８】
特許文献３には、音名ごとの倍音に相当する共振周波数を有するディジタルフィルタである複数の弦共鳴回路をグルーピングした弦共鳴回路群を有し、各弦共鳴回路の出力を畳み込み演算することでピアノの弦の共鳴音に類似する共鳴音を生成する技術が提案されている。
【特許文献１】特開平７−８４５７４号公報
【特許文献２】特許第２６９２６７２号公報
【特許文献３】特開２００７−１９３１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１のように、楽音波形データのエンベロープを変更するだけでは、ピアノのダンパペダルを踏み込んだときの残響音を含む共鳴音を、電子楽器で再現することができない。
【００１０】
また、特許文献２に提案された技術においては、いわゆるクロスフェードにより共鳴音との混合比を変更しているが、共鳴音自体は変わらないため、ペダルの踏み込みに伴う共鳴音の変化に乏しいという問題点があった。
【００１１】
また、特許文献３に提案された技術においては、鍵域ごとに複数の弦共鳴回路を備えるため、大規模な回路を要するという問題点があった。また、ピアノの構造を考慮した共鳴音の生成をしているわけではないため、回路規模が大きい割りには、十分に共鳴音を再現することができないという問題点があった。
【００１２】
本発明は、適切な共鳴音を発生させることができる共鳴音付加装置および当該共鳴音付加装置を備えた電子楽器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の目的は、共鳴音を、楽音波形データに付加する共鳴音付加装置であって、
少なくとも、鍵盤楽器においてダンパーが配置される低音側の鍵域についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる低音側インパルス応答データと、鍵盤楽器においてダンパーが配置されない高音側の鍵域についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる高音側インパルス応答データと、を格納した記憶手段と、
前記記憶手段に格納されたインパルス応答データを読み出して、時間軸上の一連の楽音波形データと、前記インパルス応答データに含まれるインパルス応答係数とを積和演算する共鳴音生成手段であって、
前記楽音波形データを遅延させる遅延手段と、
前記低音側インパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する低音側畳み込み演算手段と、
前記高音側インパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する高音側畳み込み演算手段と、
前記低音側畳み込み演算手段の出力と、前記高音側畳み込み演算手段の出力とを加算する加算手段と、を有する共鳴音生成手段と、
を備えたことを特徴とする共鳴音付加装置により達成される。
【００１４】
好ましい実施態様においては、前記高音側インパルス応答データに含まれるインパルス応答係数の数が、前記低音側インパルス応答データに含まれるインパルス応答係数の数より少ない。
【００１５】
別の好ましい実施態様においては、ダンパペダルの踏み込みが大きくなるのにしたがって、前記低音側畳み込み演算手段の出力が大きくなるように調整する調整手段を備える。
【００１６】
より好ましい実施態様においては、前記低音側の鍵域に属する鍵の押鍵数に応じて、前記調整手段における前記低音側畳み込み演算手段の出力の調整を行う制御手段を備える。
【００１７】
また、好ましい実施態様においては、前記記憶手段が、前記鍵盤楽器においてダンパーが配置される鍵域において、より低音側の第１の鍵域についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる第１のインパルス応答データと、前記ダンパーが配置される鍵域において、より高音側の第２の鍵域についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる第２のインパルス応答データと、を格納し、
前記共鳴音生成手段が、
前記第１のインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する第１の畳み込み演算手段と、
前記第２のインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する第２の畳み込み演算手段と、
前記高音側インパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有する高音側畳み込み演算手段と、を有する。
【００１８】
好ましい実施態様においては、ダンパペダルの踏み込みが大きくなるのにしたがって、前記第１の畳み込み演算手段および前記第２の畳み込み演算手段の出力が大きくなるように調整する調整手段を備える。
【００１９】
より好ましい実施態様においては、前記第１の鍵域および第２の鍵域にそれぞれ属する鍵の押鍵数に応じて、前記調整手段における前記第１の畳み込み演算手段および第２の畳み込み演算手段のそれぞれの出力の調整を行う制御手段を備える。
【００２０】
また、本発明の目的は、共鳴音を、楽音波形データに付加する共鳴音付加装置であって、
少なくとも、鍵盤楽器においてダンパペダルが完全にオン状態であるときのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなるペダルオンインパルス応答データと、鍵盤楽器においてダンパペダルがオフ状態であるときのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなるペダルオフインパルス応答データと、を格納した記憶手段と、
前記記憶手段に格納されたインパルス応答データを読み出して、時間軸上の一連の楽音波形データと、前記インパルス応答データに含まれるインパルス応答係数とを積和演算する共鳴音生成手段であって、
前記楽音波形データを遅延させる遅延手段と、
前記ペダルオンインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有するペダルオン畳み込み演算手段と、
前記ペダルオフインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有するペダルオフ畳み込み演算手段と、
前記ペダルオン畳み込み演算手段の出力と、前記ペダルオフ畳み込み演算手段の出力とを加算する加算手段と、を有する共鳴音生成手段と、
を備えたことを特徴とする共鳴音付加装置により達成される。
【００２１】
好ましい実施態様においては、前記記憶手段が、鍵盤楽器を配置する所定の空間自体についてのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなるホールインパルス応答データ格納し、
前記共鳴音生成手段が、
前記ホールインパルス応答データに含まれるインパルス応答係数と、前記楽音波形データ或いは前記遅延手段から出力される遅延された楽音波形データとを乗算する乗算手段および乗算手段の出力を加算する加算手段を有するホール共鳴音畳み込み演算手段を有し、
前記共鳴音生成手段の加算手段が、前記ペダルオン畳み込み演算手段の出力と、前記ペダルオフ畳み込み演算手段の出力と、前記ホール共鳴音畳み込み演算手段の出力とを加算する。
【００２２】
また、好ましい実施態様においては、ダンパペダルの踏み込みが大きくなるのにしたがって、前記ペダルオン畳み込み演算手段の出力が大きくなるように調整する調整手段を備える。
【００２３】
より好ましい実施態様においては、押鍵数に応じて、前記調整手段における前記ホール共鳴音畳み込み演算手段の出力の調整を行う制御手段を備える。
【００２４】
別の好ましい実施態様においては、前記楽音波形データのエンベロープを算出するエンベロープ算出手段と、
前記エンベロープ算出手段により算出されたエンベロープが、規定値以上であるときに、前記ダンパペダルの踏み込みに応じた出力の調整を行う制御手段と、を備える。
【００２５】
より好ましい実施態様においては、前記エンベロープ算出手段が、前記楽音波形データの絶対値および前記遅延手段から出力された所定の回数だけ遅延された楽音波形データの絶対値とに基づき、
前回に得られたエンベロープ＋楽音波形データの絶対値−遅延された楽音波形の絶対値
によりエンベロープを算出する。
【００２６】
別の好ましい実施態様においては、前記エンベロープ算出手段が、押鍵された鍵の各々の楽音波形に対する現在のエンベロープを加算することにより、エンベロープを算出する。
【００２７】
また、本発明の目的は、上記共鳴音付加装置と、
鍵盤と、
踏み込み量を示す信号を出力するダンパペダルと、
前記鍵盤を構成する鍵のうち、押鍵された鍵の音高の楽音波形データを生成する発音手段と、を備えたことを特徴とする電子楽器により達成される。
【発明の効果】
【００２８】
本発明によれば、適切に共鳴音を発生させることができる共鳴音付加装置および当該共鳴音付加装置を備えた電子楽器を提供することが可能となる。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面を参照して、本発明の実施の形態について説明する。図１は、本発明の第１の実施の形態にかかる電子楽器の構成を示すブロックダイヤグラムである。
【００３０】
図１に示すように、本実施の形態にかかる電子楽器１０は、鍵盤１２、ＣＰＵ１４、ＲＯＭ１６、ＲＡＭ１８、楽音生成部２０、操作子群２２、ダンパペダル２４を有する。鍵盤１２、ＣＰＵ１４、ＲＯＭ１６、ＲＡＭ１８、楽音生成部２０および操作子群２２は、バス１９を介して接続される。楽音生成部２０は、発音回路２５、共鳴音付加回路２６および音響システム２７を有する。本実施の形態にかかる電子楽器１０は、ピアノ音色の楽音を生成するのに適しており、共鳴音付加回路２６も、ピアノの弦の共鳴音に相当する楽音を生成するように構成されている。
【００３１】
鍵盤１２は、演奏者の押鍵操作に応じて、押鍵された鍵を特定する情報および押鍵された鍵のベロシティを示す情報をＣＰＵ１４に伝達することができる。
【００３２】
ＣＰＵ１４は、システム制御、押鍵された鍵に応じた音高の楽音を生成するための楽音生成部２０に与える種々の制御信号の生成などを実行する。ＲＯＭ１６は、プログラムや、プログラムの実行の際に使用される定数、楽音生成部２０により生成される楽音波形データのもととなる波形データ、共鳴音付加回路２６にて用いられるインパルス応答データなどを記憶する。後述する波形データ記憶部３０およびインパルス応答データ記憶部３１はＲＯＭ１６に設けられる。ＲＡＭ１８は、プログラムの実行の過程で必要な変数、パラメータ、入力データ、出力データなどを一時的に記憶する。
【００３３】
ダンパペダル２４は、オン・オフのみではなくその中間の段階を示す信号を出力することができる。たとえば、本実施の形態においては、ダンパペダル２４は、その踏み込み量に応じて抵抗値が変更される可変抵抗値を備え、抵抗値に応じた信号を出力することができる。或いは、ダンパペダル２４には縦方向（ペダルの回動軸と垂直方向）に２つのスイッチ（図示せず）が配置されていても良い。後者では、第１スイッチおよび第２スイッチの双方がオフの状態（ダンパペダル２４が踏み込まれていない状態）、第１スイッチのみがオンされている状態（ダンパペダル２４が途中まで踏み込まれている状態）、および、第１スイッチおよび第２スイッチの双方がオンされている状態（ダンパペダル２４がフルに踏み込まれている状態）を作ることができる。
【００３４】
図２は、本実施の形態にかかる発音回路、共鳴音付加回路およびこれらに関連する構成部材の例を示すブロックダイヤグラムである。
【００３５】
図１および図２に示すように、発音回路２５は、ＣＰＵ１４から与えられた、発音すべき楽音の音色を示す音色情報、発音すべき音高を示す音高情報およびベロシティ情報に基づいて、波形データ記憶部３０に記憶された波形データを読み出し、所定の音色で、かつ、所定の音高の楽音波形データを出力する。
【００３６】
図３は、発音回路２５および発音回路２５に関連する構成部材をより詳細に示すブロックダイヤグラムである。図３に示すように、本実施の形態にかかる発音回路２５は、波形再生回路３５、エンベロープ生成回路３６および乗算回路３７を有する。
【００３７】
波形データ記憶部３０には、たとえば、ピアノ系の音色の波形データが記憶されている。波形再生回路３５は、波形データ記憶部３０に記憶された波形データから、制御信号に含まれる音色情報にしたがって所定の種別の波形データを、制御信号に含まれる音高情報にしたがって読み出す。また、エンベロープ生成回路３６は、制御信号に含まれるベロシティ情報にしたがったエンベロープデータを出力する。波形データとエンベロープデータとは、乗算回路３７において乗算され、楽音波形データが出力される。なお、発音回路２５から出力される楽音波形データは、単一の鍵を押鍵されたときの単一のデータだけではないことは明らかである。複数の鍵が押鍵されているときには、押鍵された複数の鍵の楽音波形データの合成データが、楽音波形データとして出力される。
【００３８】
制御信号に含まれる音高情報およびベロシティ情報は、鍵盤１２からの信号に基づいて、ＣＰＵ１４により生成される。また、制御信号に含まれる音色情報は、演奏者による操作子群２２に含まれる操作子を操作した情報に基づいて、ＣＰＵ１４により生成される。
【００３９】
共鳴音付加回路２６は、共鳴音生成回路２８および加算回路２９を備える。共鳴音生成回路は、楽音波形データおよびインパルス応答データ記憶部３１から読み出されたインパルス応答データに基づいて、畳み込み演算を実行して共鳴音データを生成する。共鳴音データおよび楽音波形データは、加算回路２９において加算される。
【００４０】
音響システム２７は、Ｄ／Ａ変換器３２、増幅回路３３およびスピーカ３４を有し、加算回路２９から出力された合成データをアナログ信号に変換して、アナログ信号を増幅し、スピーカから放音する。
【００４１】
図４は、本実施の形態にかかる共鳴音生成回路の構成を示すブロックダイヤグラムである。図４に示すように、共鳴音生成回路２８は、畳み込み演算回路４０と、エンベロープ算出回路４１と、乗算回路４２、４３と、加算回路４４とを有する。
【００４２】
本実施の形態においては、楽音波形データに基づいて、３つの音域についての共鳴音データを生成できるようにしている。図４に示すように、畳み込み演算回路４０は、低音域についての共鳴音データを生成する第１の畳み込み演算回路４５と、中音域についての共鳴音データを生成する第２の畳み込み演算回路４６と、高音域についての共鳴音データを生成する第３の畳み込み演算回路４７と、を有している。第１の畳み込み演算回路４５の出力（低音域共鳴音データ）は、乗算回路４２において、低音域用の共鳴音量制御データと乗算され、加算器４４に出力される。また、第２の畳み込み演算回路４６の出力（中音域共鳴音データ）は、乗算回路４３において、中音域用の共鳴音量制御データと乗算され、加算器４４に出力される。
【００４３】
ピアノは、ダンパーがあり、かつ、弦に銅線が巻きつけてある巻弦の第１の音域（低音域）、ダンパーがある弦の第２の領域（中音域）、および、ダンパーが無い弦の第３の音域（高音域）を含む。したがって、本実施の形態では、第１の音域〜第３の音域のそれぞれについての共鳴音データを、第１の畳み込み演算回路４５〜第３の畳み込み演算回路４７で生成している。
【００４４】
低音域の共鳴音データに関しては、弦が長いため振動している時間も長くインパルス応答データを構成するインパルス応答係数の数が多い、その一方、中音域の共鳴音データの関しては、低音域と比較すると弦が短いため振動している時間は、低音域よりは短く、インパルス応答係数の数も少ない。高音域の共鳴音データに関しては、さらに弦が短いため、振動している時間はさらに少ないため、インパルス応答係数の数は一番少ない。
【００４５】
また、高音域ではダンパーが存在しないため、ダンパペダルの踏み込みに応じた共鳴音の変化がない。そこで、第３の畳み込み演算回路４７の出力は乗算回路を介することなく直接加算器４４に入力され、第１の畳み込み演算回路４５および第２の畳み込み演算回路４６の出力は、それぞれ乗算回路４２、４３により、ダンパペダルの踏み込み等に応じた係数を乗算される。
【００４６】
図５は、本実施の形態にかかる畳み込み演算回路を示すブロックダイヤグラムである。図５に示すように、畳み込み演算回路４０は、遅延回路５０−１、５０−２、・・・、５０−（ｒ−１）を有し、遅延回路からは、楽音波形データＸ［ｎ］を遅延させたデータＸ［ｎ−１］、Ｘ［ｎ−２］、・・・、Ｘ［Ｎ−ｒ＋１］が出力される。畳み込み演算回路４０は、楽音波形データＸ［ｎ］、遅延された楽音波形データＸ［ｎ−１］、Ｘ［ｎ−２］、・・・、Ｘ［ｎ−ｒ＋１］、Ｘ［ｎ−ｒ＋１］と、インパルス応答係数データ中の第１のインパルス応答係数群ａ［０］、ａ［１］、・・・、ａ［ｒ−２］、ａ［ｒ−１］とを、それぞれ乗算する乗算回路５１−０、５１−１、・・・、５１−（ｒ−２）、５１−（ｒ−１）と、乗算回路５１−０〜５１−（ｒ−１）の出力を加算する加算回路５２と、楽音波形データＸ［ｎ］、遅延された楽音波形データＸ［ｎ−１］、Ｘ［ｎ−２］、・・・、Ｘ［ｎ−ｑ＋１］（ｑ＞ｒ）と、インパルス応答係数データ中の第２のインパルス応答係数群ｂ［０］、ｂ［１］、・・・、ｂ［ｑ−１］とを、それぞれ乗算する乗算回路５３−０、５３−１、・・・、５３−（ｑ−１）と、乗算回路５３−１〜５３−（ｑ−１）の出力を加算する加算回路５４と、楽音波形データＸ［ｎ］、遅延された楽音波形データＸ［ｎ−１］、Ｘ［ｎ−２］、・・・、Ｘ［ｎ−ｐ＋１］（ｑ＞ｐ）と、インパルス応答係数データ中の第３のインパルス応答係数群ｃ［０］、ｃ［１］、・・・、ｃ［ｐ−１］とを、それぞれ乗算する乗算回路５５−０、５５−１、・・・、５５−（ｐ−１）と、乗算回路５５−１〜５５−（ｐ−１）の出力を加算する加算回路５６と、を有する。
【００４７】
遅延回路５０−１〜５０−（ｒ−１）、乗算回路５１−０〜５１−（ｒ−１）および加算回路５２が、第１の畳み込み演算回路４５を構成する。遅延回路５０−１〜５０−（ｑ−１）、乗算回路５３−０〜５３−（ｑ−１）および加算回路５４が、第２の畳み込み演算回路４６を構成する。また、遅延回路５０−１〜５０−（ｐ−１）、乗算回路５５−０〜５５−（ｐ−１）および加算回路５６が、第３の畳み込み演算回路４７を構成する。したがって、第１の畳み込み演算回路４５から出力される低音域共鳴音データは、第１群のインパルス応答係数ａ［０］〜ａ［ｒ−１］を用いた積和演算により得られたものである。第２の畳み込み演算回路４６から出力される中音域共鳴音データは、第２群のインパルス応答係数ｂ［０］〜ｂ［ｑ−１］を用いた積和演算により得られたものである。第３の畳み込み演算回路４７から出力される高音域共鳴音データは、第３群のインパルス応答係数ｃ［０］〜ｃ［ｐ−１］を用いた積和演算により得られたものである。また、上記ｐ、ｑ、ｒは、ｐ＜ｑ＜ｒという関係を有している。第１群〜第３群のインパルス応答係数が、インパルス応答データ記憶部３１に格納されるインパルス応答データを構成する。
【００４８】
上述したように、本実施の形態においては、第１群のインパルス応答係数が、低音域用の共鳴音を生成する畳み込み演算のために用いられ、第２群のインパルス応答係数が、中音域用の共鳴音を生成する畳み込み演算のために用いられ、また、第３群のインパルス応答係数が、高音域用の共鳴音を生成する畳み込み演算のために用いられる。
【００４９】
また、本実施の形態においては、楽音波形データＸ［ｎ］と、楽音波形データを「ｐ−１」段遅延させた楽音波形データＸ［ｎ−ｐ＋１］とがエンベロープ算出回路４１に与えられる。
【００５０】
図６は、本実施の形態にかかるエンベロープ算出回路の構成例を示すブロックダイヤグラムである。図６に示すように、本実施の形態にかかるエンベロープ算出回路４１は、楽音波形データＸ［ｎ］の絶対値を算出する絶対値算出回路６１と、遅延された楽音波形データＸ［ｎ−ｐ＋１］の絶対値を算出する絶対値算出回路６２と、遅延したエンベロープデータと、絶対値算出回路６１から出力されたデータとを加算する加算回路６３と、加算回路６３から出力されたデータから、絶対値算出回路６２から出力されたデータを減算する減算回路６４と、減算回路６４から出力されたエンベロープデータを、１処理クロック分だけ遅延させる遅延回路６５と、を有している。
【００５１】
図６に示すエンベロープ算出回路４１は、以下のような演算を実行して、楽音波形のエンベロープを算出する。
【００５２】
エンベロープ＝前回のエンベロープ＋楽音波形データの絶対値−遅延された楽音波形データの絶対値
上述した演算により、入力された楽音波形から、所定の段だけ遅延された楽音波形の間のエンベロープを算出することができる。ここで算出されるエンベロープは、発音回路２５から出力される、１以上の鍵の押鍵による楽音波形データのそれぞれを合成した楽音波形データのエンベロープである。エンベロープ算出回路４１による演算により、入力された楽音波形から、所定の段だけ遅延された波形までサンプリングされた波形のエンベロープを算出することができる。
【００５３】
エンベロープ算出回路４１において算出されたエンベロープは、ＣＰＵ１４に出力される。ＣＰＵ１４は、ダンパペダル２４の状態およびエンベロープに基づいて、共鳴音生成回路２８の乗算回路４２、４３を制御する共鳴音量制御データを生成する。この実施の形態においては、以下のように、共鳴音量制御データとして、低音域音量制御データおよび高音域音量制御でータが生成される。
【００５４】
図７および図８は、本実施の形態において実行される共鳴音量制御処理を示すフローチャートである。図７および図８に示す処理は、所定の時間間隔で実行される。また、電源投入時など初期状態においては、乗算回路４２から出力される低音域共鳴音データの音量を制御する低音域音量制御データ、および、乗算回路４３から出力される中音域共鳴音データの音量を制御する中音域音量制御データは、「０」となっている。
【００５５】
ＣＰＵ１４は、ダンパペダル２４がオンであるかオフであるかを判断する（ステップ７０１）。なお、本実施の形態においては、ダンパペダル２４には縦方向（ペダルの回動軸と垂直方向）に２つのスイッチ（図示せず）が配置され、第１スイッチおよび第２スイッチの双方がオフであれば、ダンパペダル２４が踏み込まれていない状態、第１スイッチのみがオンされていれば、ダンパペダル２４が途中まで踏み込まれている状態、第１スイッチおよび第２スイッチの双方がオンであれば、ダンパペダル２４がフルに踏み込まれている状態と判断される。ステップ７０１においては、少なくとも第１のスイッチがオンされている状態でれば、Ｙｅｓと判断される。
【００５６】
ステップ７０１でＮｏと判断された場合には、ＣＰＵ１４は、押鍵されている鍵のうち、低音域に属する鍵の数（低音域の押鍵数）を考慮した低音域音量制御データを算出する（ステップ７０２）。より具体的には、本実施の形態においては、ステップ７０２では以下の数式にしたがって、低音域音量制御データが算出される。
【００５７】
低音域音量制御データ（％）＝低音域の押鍵数×係数＋定常値
ここで、低音域音量制御データについて、係数は「２０」、定常値は「２０」であり、かつ、低音域音量制御データが最高で８０を超えないようにしている。なお、押鍵が無い場合であっても音量制御データは定常値となるようにしている。これは、ダンパーが弦に触れて共鳴を抑制していても、若干の共鳴音が発生しているからである。
【００５８】
ステップ７０１でＹｅｓと判断された場合には、ＣＰＵ１４は、エンベロープ算出回路４１において算出されたエンベロープが規定値以上であるか否かを判断する（ステップ７０３）。ステップ７０３でＹｅｓと判断された場合には、ＣＰＵ１４は、押鍵されている鍵に低音域に属する鍵があるか否かを判断する（ステップ７０４）。ステップ７０４でＹｅｓと判断された場合には、ＣＰＵ１４は、ダンパペダル２４の状態に基づいて、ＲＯＭ１６に設けられた音量テーブル（図示せず）から、対応する低音域音量制御データを取得する（ステップ７０５）。
【００５９】
本実施の形態においては、上記音量テーブルには、ダンパペダル２４が中間位置まで踏み込まれている状態に対応して「８０」、ダンパペダル２４がフルに踏み込まれている状態に対応して「１００」という値が格納され、ステップ７０５ではダンパペダル２４の踏み込み状態にしたがって何れかの値が出力されるようになっている。ダンパペダルが中間位置まで踏み込まれている状態や、フルに踏み込まれている状態は、抵抗値に基づく信号から判断することができる。
【００６０】
或いは、ダンパペダル２４に２つのスイッチが配置されている例では、第１のスイッチのみがオンされている状態（ダンパペダル２４が途中まで踏み込まれている状態）に対応して「８０」、第１のスイッチおよび第２のスイッチの双方がオンされている状態（ダンパペダル２４がフルに踏み込まれている状態）に対応して「１００」という値が格納され、ステップ７０５ではダンパペダル２４の踏み込み状態にしたがって何れかの値が出力されるようになっている。
【００６１】
なお、ステップ７０３でＮｏ或いはステップ７０４でＮｏである場合には、低音域用音量制御データは変化しない（ステップ７０６参照）。
【００６２】
図７に示す処理ステップは、低音域音量制御データを生成するためのものであったが、図８に示す処理ステップは、中音域音量制御データを生成するためのものである。図８に示すように、ＣＰＵ１４は、ダンパペダル２４がオンであるかオフであるかを判断する（ステップ８０１）。ステップ８０１においても、少なくとも第１のスイッチがオンされている状態でれば、Ｙｅｓと判断される。
【００６３】
ステップ８０１でＮｏと判断された場合には、ＣＰＵ１４は、押鍵されている鍵のうち、中音域に属する鍵の数（中音域の押鍵数）を考慮した中音域音量制御データを算出する（ステップ８０２）。より具体的には、本実施の形態においては、ステップ８０２では以下の数式にしたがって、中音域音量制御データが算出される。
【００６４】
中音域音量制御データ（％）＝中音域の押鍵数×係数＋定常値
ここで、中音域音量制御データについて、係数は「１５」、定常値は「１０」であり、かつ、中音域音量制御データが最高で８０を超えないようにしている。中音域音量制御データの係数および定常値が、低音域音量制御データより小さいのは以下の理由による。低音域の弦は、巻弦であり、かつ、弦も長く振動しやすい、低音域に属する鍵の押鍵があった場合には、その押鍵ごとの共鳴音の音量は、中音域に属する鍵の押鍵があった場合より大きくなるからである。なお、中音域についても、押鍵が無い場合であっても中音域音量制御データが定常値になるようになっている。
【００６５】
ステップ８０１でＹｅｓと判断された場合には、ＣＰＵ１４は、エンベロープ算出回路４１において算出されたエンベロープが規定値以上であるか否かを判断する（ステップ８０３）。ステップ８０３でＹｅｓと判断された場合には、ＣＰＵ１４は、押鍵されている鍵に中音域に属する鍵があるか否かを判断する（ステップ８０４）。ステップ８０４でＹｅｓと判断された場合には、ＣＰＵ１４は、ダンパペダル２４の状態に基づいて、ＲＯＭ１６に設けられた音量テーブル（図示せず）から、対応する中音域音量制御データを取得する（ステップ８０５）。
【００６６】
低音域音量制御データの場合と同様に、ダンパペダル２４が中間位置まで踏み込まれている状態に対応して「８０」、ダンパペダル２４がフルに踏み込まれている状態に対応して「１００」という値が格納され、ステップ７０５ではダンパペダル２４の踏み込み状態にしたがって何れかの値が出力されるようになっている。
【００６７】
或いは、ダンパペダル２４に２つのスイッチが配置されている例では、上記音量テーブルには、第１のスイッチのみがオンされている状態（ダンパペダル２４が途中まで踏み込まれている状態）に対応して「８０」、第１のスイッチおよび第２のスイッチの双方がオンされている状態（ダンパペダル２４がフルに踏み込まれている状態）に対応して「１００」という値が格納され、ステップ８０５ではダンパペダル２４の踏み込み状態にしたがって何れかの値が出力されるようになっている。なお、ステップ８０３でＮｏ或いはステップ８０４でＮｏである場合には、中音域音量制御データは変化しない（ステップ８０６参照）。
【００６８】
次いで、ＣＰＵ１４は、低音域音量制御データおよび中音域音量制御データを、乗算回路４２、４３にそれぞれ出力する（ステップ８０７）。なお、ステップ８０７において、急激な音量制御データの変化を防ぐため、音量制御データが変化した場合に、変化した音量制御データを目標値として、目標値に向かって現在値から徐々に音量制御データを変化させるように構成しても良い。
【００６９】
本実施の形態によれば、鍵盤楽器におけるダンパーの有無にしたがって、鍵域ごとに複数のインパルス応答データ、および、インパルス応答データと楽音波形データとを畳み込み演算する複数の畳み込み演算回路を備える。これにより、ピアノの構造に基づいた適切な共鳴音を発生させることが加納となる。
【００７０】
特に、本実施の形態においては、ピアノに、ダンパーがあり、かつ、弦に銅線が巻きつけてある巻弦の第１の音域（低音域）、ダンパーがある弦の第２の領域（中音域）、および、ダンパーが無い弦の第３の音域（高音域）が含まれることを考慮して、第１の音域〜第３の音域のそれぞれについての共鳴音データを、第１の畳み込み演算回路４５〜第３の畳み込み演算回路４７で生成している。したがって、ダンパーの有無だけではなく、弦の構造を考慮した共鳴音の再現が可能となる。
【００７１】
また、本実施の形態においては、音域にしたがって、インパルス応答データを構成するインパルス応答係数の数を適正化している。
【００７２】
また、本実施の形態においては、ダンパーを有する鍵域については、ダンパペダルの踏み込みに応じて共鳴音の大きさを調整することで、より適切にピアノの共鳴音を再現することができる。
【００７３】
さらに、本実施の形態においては、ダンパーを有する鍵域について、その鍵域の鍵が押鍵されているときに当該鍵域についての共鳴音をより強くすることで、より適切にピアノの共鳴音を再現することができる。
【００７４】
また、本実施の形態においては、楽音波形データのエンベロープが規定値以上であるときに、ダンパペダルの踏み込みに応じた出力の調整を行う。これにより、押鍵が無い状態であるにもかかわらず、ダンパペダルが踏み込まれることで共鳴音が大きくなるようなことが生じることを防止することができる。
【００７５】
次に、本発明の第２の実施の形態について説明する。第１の実施の形態においては、畳み込み演算回路４０は、低音域についての共鳴音データを生成する第１の畳み込み演算回路４５と、中音域についての共鳴音データを生成する第２の畳み込み演算回路４６と、高音域についての共鳴音データを生成する第３の畳み込み演算回路４７と、を有している。第２の実施の形態においては、３つの畳み込み演算回路のそれぞれが、ピアノが配置されているホール、部屋など所定の空間自体についての共鳴音データ、ダンパペダル２４がオフ状態のときのピアノの共鳴音データ、および、ダンパペダル２４をフルにオンした状態（目一杯踏み込んだ状態）のときのピアノの共鳴音データを生成するように構成される。
【００７６】
図９は、本発明の第２の実施の形態にかかる共鳴音生成回路の構成を示すブロックダイヤグラムである。図９において、図４に示す第１の実施の形態にかかる共鳴音生成回路の構成部分と同様の構成部分には同一の符号を付している。また、第２の実施の形態にかかる電子楽器の概略構成は、図１および図２に示すものと同様である。図９に示すように、第２の実施の形態にかかる共鳴音生成回路１２８は、畳み込み演算回路１４０と、エンベロープ算出回路４１と、乗算回路４２、４３と、加算回路４４と、変換回路９１と、を有する。
【００７７】
畳み込み演算回路１４０は、上述したように、ダンパペダル２４がフルにオン状態のときの共鳴音データを生成する第１の畳み込み演算回路１４５と、ダンパペダル２４がオフ状態のときの共鳴音データを生成する第２の畳み込み演算回路１４６と、ピアノが配置されるホール自体の共鳴音データを生成する第３の畳み込み演算回路１４７と、を有している。第１の畳み込み演算回路１４５の出力（ペダルオン共鳴音データ）は、乗算回路４２において、共鳴音量制御データと乗算され、加算器４４に出力される。また、第２の畳み込み演算回路１４６の出力（ペダルオフ共鳴音データ）は、乗算回路４３において、変換回路９１を経た信号と乗算され、加算器４４に出力される。第２の実施の形態においては、ダンパペダルがフルにオン状態のときの共鳴音データ（ペダルオン共鳴音データ）、および、ダンパペダルがオフ状態のときの共鳴音データ（ペダルオフ共鳴音データ）が、それぞれ、所定の共鳴音量制御データによって乗算され、乗算結果が加算されるようになっている。
【００７８】
第２の実施の形態においても、畳み込み演算回路１４０は、たとえば、図４、図５に示すような構成とすることができる。第１の畳み込み演算回路１４５には、インパルス応答データ記憶部３１（図２）に記憶された、ダンパペダル２４がフルにオン状態のときのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる第１群のインパルス応答データが与えられる。また、第２の畳み込み演算回路１４６には、インパルス応答データ記憶部３１に記憶された、ダンパペダル２４がオフ状態のときのインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる第２群のインパルス応答データが与えられる。また、第３の畳み込み演算回路１４６には、鍵盤楽器が配置される場所、たとえば、ホール、スタジオ、部屋など一定の空間自体のインパルス応答特性を表す時間軸上の値であるインパルス応答係数からなる第３群のインパルス応答データが与えられる。
【００７９】
変換回路９１は、共鳴音量制御データのビットを反転し、共鳴音量制御データの補数を表すデータ（補数データ）を生成する。したがって、図１０（ａ）に示すように、共鳴音量制御データ１００１が増大するのにしたがって、変換回路９１から出力される補数データ１００２は減少する。また、共鳴音量制御データの値Ｐと、対応する変換回路９１から出力される補数データの値Ｑとの和Ｐ＋Ｑは、一定値Ｃとなる。たとえば、一定値Ｃは、乗算回路４２、４３に与える値の最高値である１００％とすることができる。
【００８０】
図１１は、第２の実施の形態にかかる共鳴音量制御処理を示すフローチャートである。第１の実施の形態にかかる共鳴音量制御処理と同様に、所定の時間間隔で実行される。また、電源投入時など初期状態においては、共鳴音量制御データは「０」となっている。
【００８１】
ＣＰＵ１４は、ダンパペダル２４がオンであるかオフであるかを判断する（ステップ１１０１）。ステップ１１０１でＮｏと判断された場合には、ＣＰＵ１４は、予め定められたペダルオフ時の音量制御データを、たとえば、ＲＯＭ１６から取得する（ステップ１１０２）。ダンパペダル２４がオフ状態のときの共鳴音量制御データは、たとえば、最小値（図１０（ａ）の矢印Ａ参照：本例では１０％）とすれば良い。
【００８２】
ステップ１１０１でＹｅｓと判断された場合には、ＣＰＵ１４は、エンベロープ算出回路４１において算出されたエンベロープが規定値以上であるか否かを判断する（ステップ１１０３）。ステップ１１０３でＹｅｓと判断された場合には、ＣＰＵ１４は、ダンパペダル２４の状態に基づいて、ＲＯＭ１６に設けられた音量テーブル（図示せず）から、対応する共鳴音量制御データを取得する（ステップ１１０４）。図１０（ｂ）は、ダンパペダル２４の状態と、共鳴音量制御データの値との関係を示すグラフである。ＲＯＭ１６の音量テーブルには、図１０（ｂ）に示すグラフに基づく値が格納される。図１０（ｂ）が示すように、共鳴音量制御データの値は、初期的にはある所定の値（たとえば、２０％）であり、ダンパペダル２４の踏み込みが大きくなるのにしたがってリニアに増大する。また、ダンパペダル２４がフルにオン状態（フルオン状態）のときに、共鳴音量制御データの値は最大（たとえば、９０％）となる。
【００８３】
図１０（ｂ）および図１０（ａ）から、ダンパペダル２４の踏み込みが大きくなるのにしたがって、音量制御データの値は、リニアに大きくなり、その一方、音量制御データの値をビット反転した値（補数値）は、リニアに小さくなることが理解される。
【００８４】
なお、ステップ１１０３でＮｏと判断された場合には、音量制御データは変化しない（ステップ１１０５参照）。
【００８５】
次いで、ＣＰＵ１４は、共鳴音量制御データを、乗算回路４２および変換回路９１に出力する（ステップ１１０６）。なお、ステップ１１０６において、急激な共鳴音量制御データの変化を防ぐため、共鳴音量制御データが変化した場合に、変化した共鳴音量制御データを目標値として、目標値に向かって現在値から徐々に共鳴音量制御データを変化させるように構成しても良い。変換回路９１は、共鳴音量制御データのビットを反転して、その補数を得て、補数のデータを乗算回路４３に出力する。
【００８６】
第２の実施の形態においては、第３の畳み込み演算回路１４７から出力された一定レベルのホール共鳴音データに、ダンパペダル２４の踏み込みにしたがって値が変化する第１の畳み込み演算回路１４５から出力されたペダルオン共鳴音データ、および、第２の畳み込み演算回路１４６から出力されたペダルオフ共鳴音データが加算される。したがって、したがって、ホール、部屋など鍵盤楽器が配置される空間自体の共鳴音と、押鍵によって生じた共鳴音とを含む豊かな共鳴音を発生させることができる。また、ペダルオン共鳴音データおよびペダルオフ共鳴音データは、ダンパペダル２４の踏み込み量にしたがって、クロスフェードするようになっている。したがって、ダンパペダル２４の踏み込み量にしたがって、共鳴音を滑らかに変化させることが可能となる。
【００８７】
次に、本実施の形態にかかる第３の実施の形態について説明する。第２の実施の形態においては、第１の畳み込み演算回路１４５の出力（ペダルオン共鳴音）のレベルを示す共鳴音量制御データのビット反転した補数データを変換回路９１が生成している。そして、変換回路９１からの補数データを、第２の畳み込み演算回路１４６の出力（ペダルオフ効果音）のレベルを示すデータとしている。第３の実施の形態においては、ＣＰＵが、ダンパペダル２４の踏み込み量および発音中の鍵盤数を考慮して、ペダルオン効果音およびペダルオフ効果音のそれぞれのレベルを制御する共鳴音量制御データを生成して出力する。
【００８８】
図１２は、第３の実施の形態にかかる共鳴音生成回路の構成を示すブロックダイヤグラムである。図９において、図４に示す第１の実施の形態にかかる共鳴音生成回路の構成部分と同様の構成部分、或いは、図９に示す第２の実施の形態にかかる共鳴音生成回路の構成部分と同様の構成部分には同一の符号を付している。また、第３の実施の形態にかかる電子楽器の概略構成は、図１および図２に示すものと同様である。
【００８９】
図１２に示すように、第３の実施の形態にかかる共鳴音生成回路２２８は、畳み込み演算回路１４０と、エンベロープ算出回路４１と、乗算回路４２、４３と、加算回路４４と、を有する。第３の実施の形態においては、ＣＰＵ１４が、乗算回路４２、４３のそれぞれの出力レベルを制御する共鳴音量制御データを生成する。
【００９０】
図１３は、第３の実施の形態にかかる共鳴音量制御処理を示すフローチャートである。第１の実施の形態および第２の実施の形態にかかる共鳴音量制御処理と同様に、所定の時間間隔で実行される。また、電源投入時など初期状態においては、双方の共鳴音量制御データは「０」となっている。
【００９１】
ＣＰＵ１４は、ダンパペダル２４がオンであるかオフであるかを判断する（ステップ１３０１）。ステップ１３０１でＮｏと判断された場合には、ＣＰＵ１４は、現在の押鍵数を取得して、押鍵数を考慮した、乗算回路４３に与える共鳴音量制御データ、つまり、ペダルオフ音量制御データを算出する（ステップ１３０２）。たとえば、ステップ１３０２においては、以下の数式にしたがってペダルオフ音量制御データが算出される。
【００９２】
ペダルオフ音量制御データ（％）＝押鍵数×係数＋定常値
ここで、上記ペダルオフ音量制御データについて、係数は「１０」、定常値は「２０」であり、かつ、最高で「８０」を超えないようになっている。なお、押鍵が無い場合であっても、ペダルオフ音量制御データは、定常値となる。図１４は、第３の実施の形態において、ダンパペダル２４がオフのときのペダルオフ音量制御データの例を示すグラフである。図１４において、ペダルオフ音量制御データは、押鍵数に応じて、グラフ１４０１のように変化する。
【００９３】
また、ＣＰＵ１４は、乗算回路４２に与える共鳴音量制御データ、つまり、ペダルオン音量制御データを取得する（ステップ１３０３）。このペダルオン音量制御データは、図１４の符号１４０２に示すように、定常値（たとえば、「１０」）である。
【００９４】
ステップ１３０１でＹｅｓと判断された場合には、ＣＰＵ１４は、エンベロープ算出回路４１において算出されたエンベロープが規定値以上であるか否かを判断する（ステップ１３０４）。ステップ１４０４でＹｅｓと判断された場合には、ＣＰＵ１４は、ダンパペダル２４の状態に基づいて、ＲＯＭ１６に設けられた音量テーブル（図示せず）から、対応するペダルオン音量制御データを取得する（ステップ１３０５）。
【００９５】
なお、ステップ１３０４でＮｏと判断された場合には、音量制御データは変化しない（ステップ１３０７参照）。
【００９６】
第３の実施の形態において、ペダルオン音量制御データの値は、第２の実施の形態の音量制御データと同様に、図１０（ｂ）に示すグラフのようになる。すなわち、ペダルオン音量制御データの値は、初期的にはある所定の値（たとえば、１０％）であり、ダンパペダル２４の踏み込みが大きくなるのにしたがってリニアに増大する。また、ダンパペダル２４がフルにオン状態（フルオン状態）のときに、値が最大（たとえば、９０％）となる。
【００９７】
次いで、ＣＰＵ１４は、ペダルオフ音量制御データを算出する（ステップ１３０６）。本実施の形態において、ペダルオフ音量制御データは、以下の式にしたがって算出すればよい。
【００９８】
ペダルオフ音量制御データ（％）＝１００−ペダルオン音量制御データ
上記ペダルオン音量制御データおよびペダルオフ音量制御データの関係は、第２の実施の形態とほぼ同様である。
【００９９】
このようにして、ペダルオフのときのペダルオフ音量制御データおよびペダルオン音量制御データ、或いは、ペダルオンのときのペダルオン音量制御データおよびペダルオフ音量制御データが得られると、ＣＰＵ１４は、ペダルオン音量制御データを乗算回路４２に出力するとともに、ペダルオフ音量制御データを乗算回路４３に出力する（ステップ１３０８）。
【０１００】
第３の実施の形態によれば、ダンパペダルがオフ状態であったときには、その押鍵数にしたがって、共鳴音を滑らかに変化させることができる。また、ペダルがオン状態であるときには、ペダルオン共鳴音データおよびペダルオフ共鳴音データは、ダンパペダル２４の踏み込み量にしたがって、クロスフェードするようになっている。したがって、ダンパペダル２４の踏み込み量にしたがって、共鳴音を滑らかに変化させることが可能となる。  
【０１０１】
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【０１０２】
前記第１の実施の形態においては、ピアノに、ダンパーがあり、かつ、弦に銅線が巻きつけてある巻弦の第１の音域（低音域）、ダンパーがある弦の第２の領域（中音域）、および、ダンパーが無い弦の第３の音域（高音域）が含まれることを考慮して、第１の音域〜第３の音域のそれぞれについての共鳴音データを、第１の畳み込み演算回路４５〜第３の畳み込み演算回路４７で生成している。しかしながら、これに限定されるものではなく、弦にダンパーが設けられる低音側の鍵域、および、弦にダンパーが無い高音側の鍵域の２つの鍵域を考慮して、低音側の鍵域の共鳴音データを生成する低音側の畳み込み演算回路、および、高音側の鍵域の共鳴音データを生成する高音側の畳み込み演算回路を設けるようにしても良い。
【０１０３】
また、前記実施の形態においては、エンベロープ算出回路が、楽音波形データの絶対値および遅延回路から出力された所定の回数だけ遅延された楽音波形データの絶対値とに基づき楽音波形データのエンベロープを算出している。しかしながら、上記構成に限定されるものではない。たとえば、エンベロープ算出回路は、発音回路２５のエンベロープ生成回路３６において現在発音されている楽音の現在のエンベロープを加算することにより、楽音波形データのエンベロープを算出しても良い。
【０１０４】
上述したようにエンベロープを算出すれば、複数の押鍵のそれぞれの鍵に対応する楽音のエンベロープを加算することで、その時点のエンベロープを正確に得ることができる。
【０１０５】
さらに、第１の実施の形態において、鍵域の分割数は上述したように限定されず、４つ以上であっても良い。
【図面の簡単な説明】
【０１０６】
【図１】図１は、本発明の実施の形態にかかる電子楽器の構成を示すブロックダイヤグラムである。
【図２】図２は、本実施の形態にかかる発音回路、共鳴音付加回路およびこれらに関連する構成部材の例を示すブロックダイヤグラムである
【図３】図３は、発音回路および発音回路に関連する構成部材をより詳細に示すブロックダイヤグラムである
【図４】図４は、本実施の形態にかかる共鳴音生成回路の構成を示すブロックダイヤグラムである。
【図５】図５は、本実施の形態にかかる畳み込み演算回路を示すブロックダイヤグラムである。
【図６】図６は、本実施の形態にかかるエンベロープ算出回路の構成例を示すブロックダイヤグラムである。
【図７】図７は、本実施の形態において実行される共鳴音量制御処理を示すフローチャートである。
【図８】図８は、本実施の形態において実行される共鳴音量制御処理を示すフローチャートである。
【図９】図９は、本発明の第２の実施の形態にかかる共鳴音生成回路の構成を示すブロックダイヤグラムである。
【図１０】図１０（ａ）は、共鳴音量制御データと変換回路を経たデータとの関係を説明するグラフ、図１０（ｂ）は、ダンパペダル２４の状態と、共鳴音量制御データの値との関係を示すグラフである。
【図１１】図１１は、第２の実施の形態にかかる共鳴音量制御処理を示すフローチャートである。
【図１２】図１２は、第３の実施の形態にかかる共鳴音生成回路の構成を示すブロックダイヤグラムである。
【図１３】図１３は、第３の実施の形態にかかる共鳴音量制御処理を示すフローチャートである。
【図１４】図１４は、ダンパペダルオフ時のペダルオフ共鳴音量制御データおよびペダルオン共鳴音量制御データを示すグラフである。
【符号の説明】
【０１０７】
１０        電子楽器
１２        鍵盤
１４        ＣＰＵ
１６        ＲＯＭ
１８        ＲＡＭ
２０        楽音生成部
２２        操作子群
２４        ダンパペダル
２５        発音回路
２６        共鳴音付加回路
２７        音響システム
２８        共鳴音生成回路
２９        加算回路
３０        波形データ記憶部
３１        インパルス応答データ記憶部
【図１】
2009175677.tif 000003
【図２】
2009175677.tif 000004
【図３】
2009175677.tif 000005
【図４】
2009175677.tif 000006
【図５】
2009175677.tif 000007
【図６】
2009175677.tif 000008
【図７】
2009175677.tif 000009
【図８】
2009175677.tif 000010
【図９】
2009175677.tif 000011
【図１０】
2009175677.tif 000012
【図１１】
2009175677.tif 000013
【図１２】
2009175677.tif 000014
【図１３】
2009175677.tif 000015
【図１４】
2009175677.tif 000016