(57)【要約】【課題】発光素子の劣化に応じて、発光輝度を補正するようにする。【解決手段】表示部以外に、非表示部７と、非表示部駆動制御回路９とを備え、非表示部駆動制御回路９は、累積輝度値の最大値を検出するピークホールド回路９０１と、ピークホールド回路９０１で検出した累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路９０２と、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器９０３と、更新値に基づいて、非表示部７に配置された画素を駆動する駆動回路９０６−９０８と、を備える。【選択図】図１
2009271184.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を具備する複数の画素が配置され、映像を表示するための表示部と、
発光素子を具備する画素と該発光素子の輝度を計測する計測回路とが配置され、映像を表示しない非表示部と、
前記表示部の各画素の累積輝度値を演算し、記憶するための累積演算処理回路と、
前記累積輝度値に基づいて、前記非表示部に配置された画素を制御する非表示部駆動制御回路と、
前記累積輝度値に基づいて、前記表示部に配置された画素の輝度を補正する補正処理回路と、を備える表示装置において、
前記非表示部駆動制御回路は、前記累積輝度値の最大値を検出するピークホールド回路と、
該ピークホールド回路で検出した前記累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路と、
直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器と、
該更新値に基づいて、前記非表示部に配置された画素を駆動する駆動回路と、を備えることを特徴とする表示装置。
【請求項２】
前記非表示部駆動制御回路は、前記更新値を規格化する規格化回路をさらに備え、
前記非表示部は、複数の発光素子を備え、
前記駆動回路は、前記規格化回路の規格値に基づいて、前記非表示部の画素を駆動することを特徴とする請求項１記載の表示装置。
【請求項３】
前記非表示部駆動制御回路は、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値とを比較する比較器をさらに備え、
該比較器が比較した結果に基づいて、前記更新値の更新の有無を判別することを特徴とする請求項１記載の表示装置。
【請求項４】
前記非表示部駆動制御回路は、前記更新値と０とを比較する比較器をさらに備え、
該比較器が比較した結果に基づいて、前記更新値の更新の有無を判別することを特徴とする請求項１記載の表示装置。
【請求項５】
前記非表示部は、該非表示部に配置される発光素子が発光した光を受光する受光素子と、
該受光素子が受光した光の光量を計測する計測回路と、をさらに備え、
前記映像を示す映像信号の垂直ブランキング期間に、前記累積輝度値と発光特性とを検出することを特徴する請求項１から４のいずれか１項記載の表示装置。
【請求項６】
前記垂直ブランキング期間に、前記検出した累積輝度値及び発光特性に基づき、前記累積輝度値の最大値に対する映像信号の補正データを生成することを特徴とする請求項５記載の表示装置。
【請求項７】
前記補正処理回路は、前記累積輝度値に対する映像信号の補正データを記録したルックアップテーブルをさらに備え、
前記映像を示す映像信号の垂直ブランキング期間に、前記累積輝度値に対する映像信号の補正データを前記ルックアップテーブルに記録することを特徴とする請求項１から６のいずれか１項記載の表示装置。
【請求項８】
前記累積演算処理回路は、前記補正処理回路によって補正された輝度値に基づいて、前記表示部に配置された各画素の累積輝度値を演算することを特徴とする請求項１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、発光素子の劣化に基づいた輝度補正を行う表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置は、自発光素子であり、液晶表示装置などに必要なバックライトが不要となるため、軽量・薄型化が容易である。また、応答速度が数μｓ程度と非常に高速であるため、残像などの問題がないことから、実用化を目指した開発が盛んに行われている。
【０００３】
図１５は従来の有機ＥＬ表示装置の構成例を示すブロック図である。
【０００４】
有機ＥＬ表示装置は、信号制御回路１、電源回路２、フレームメモリ３、データ線駆動回路４、走査線駆動回路５及び表示部６から構成される。
【０００５】
表示部６は、映像を表示するためにｍ×ｎのマトリクス状に配列された画素アレイを具備する。
【０００６】
信号制御回路１は、外部から供給される映像信号、同期信号、クロック信号などから、各種制御に必要なクロック信号、データ信号、制御信号などをフレームメモリ３、データ線駆動回路４及び走査線駆動回路５などへ供給する。
【０００７】
そして、映像を表示するために必要な画像データ変換処理、データ転送処理及びタイミング制御処理などを行うものである。
【０００８】
電源回路２は、表示装置を構成する各部への電源供給を行うものであり、図１５において、表示部６の電源供給ライン（Ｖｄｄ）及び共通電極（ＧＮＤ）への供給を示している。
【０００９】
フレームメモリ３は、映像を表示するための輝度情報を有する画像データを格納するための記憶回路である。
【００１０】
走査線駆動回路５は、データ線駆動回路４から表示部６に配置した画素へのデータ・プログラミング処理のタイミング制御を行う。
【００１１】
図１６は走査線駆動回路５の構成例を示すブロック図である。また、図１７は図１６に示す走査線駆動回路５の駆動タイミングを示すタイミングチャートである。
【００１２】
信号制御回路１は、フレームメモリ３からデータ線駆動回路４への画像データを転送するために、垂直同期信号及び水平同期信号を生成する。
【００１３】
そして、データ線駆動回路４から表示部６に配置した画素へのデータ・プログラミング処理を行うためのクロック信号ＣＬＫ＃３、垂直開始信号、書き込み信号を生成し、走査線駆動回路５へ出力する。
【００１４】
走査線駆動回路５は、シフトレジスタ５０１、論理積回路５０２及び出力回路５０３から構成される。
【００１５】
シフトレジスタ５０１には、データ転送の開始を示す垂直開始信号と水平同期周期のクロック信号ＣＬＫ＃３を入力する。
【００１６】
シフトレジスタ５０１は、パネルの有効走査線数であるｍ個以上で、走査線数以下の内部レジスタを具備する。そして、垂直開始信号をＣＬＫ＃３に従って順次出力することで、線順次走査を行うための走査線選択信号を生成する。
【００１７】
論理積回路５０２には、シフトレジスタ５０１の出力である走査線選択信号と信号制御回路１の出力である書き込み信号を入力する。書き込み信号は、表示部６に配置した画素へのデータ・プログラミング処理を行うための所望のタイミングを示す制御信号である。この論理積回路５０２にて、走査線選択信号と書き込み信号の論理積をとり、出力回路５０３を介して走査線信号Ｓ１〜Ｓｍとして出力する。
【００１８】
データ線駆動回路４は、映像信号である１走査分の画像データをフレームメモリ３から表示部６へ転送処理する。
【００１９】
図１８はデータ線駆動回路４の構成例を示すブロック図である。また、図１９は図１８に示すデータ線駆動回路４の駆動タイミングを示すタイミングチャートである。
【００２０】
信号制御回路１は、不図示のアドレスバス、データバス、リード制御信号及びクロック信号ＣＬＫ＃１によって、フレームメモリ３からデータ線駆動回路４への画像データを転送する。
【００２１】
そして、データ線駆動回路４が画像データを受信するために必要なクロック信号ＣＬＫ＃２及び水平同期周期のラッチ信号を生成する。
【００２２】
データ線駆動回路４は、シフトレジスタ４０１、ラッチ回路４０２、Ｄ／Ａ変換器４０３及び出力回路４０４から構成される。
【００２３】
シフトレジスタ４０１は、少なくとも表示画素数ｎ以上の内部レジスタを具備する。シフトレジスタ４０１は、フレームメモリ３から転送される１走査分の画像データを、クロック信号ＣＬＫ＃２に同期して内部レジスタに転送し、画像データをシリアル−パラレル変換する。
【００２４】
ラッチ回路４０２は、信号制御回路１から出力される水平同期周期のラッチ信号によって、シフトレジスタ４０１の出力ビットをラッチし、１走査分の画像データを１走査期間保持する。
【００２５】
ラッチされた画像データは、Ｄ／Ａ変換器４０３へ入力され、アナログ信号に変換された後、出力回路４０４よりデータ線信号Ｄ１〜Ｄｎとして出力され、表示部６に配置した画素へ供給される。
【００２６】
図２０は、表示部６に配置した画素の具体的な構成例を示す回路図である。
【００２７】
画素は、直交配列された走査線とデータ線の交差部に配置され、スイッチング用トランジスタＴｒ１、駆動用トランジスタＴｒ２、保持容量Ｃｓ、有機ＥＬ素子ＯＬＥＤから構成されている。
【００２８】
スイッチング用トランジスタＴｒ１は走査線信号によって動作するスイッチングトランジスタとして機能し、データ線信号を保持容量Ｃｓに保持するサンプリング回路として動作する。駆動用トランジスタＴｒ２は、保持容量Ｃｓに保持された信号電位に応じて有機ＥＬ素子ＯＬＥＤを発光駆動する駆動制御回路として動作する。
【００２９】
したがって、走査線信号によってデータ線信号をプログラミングされた画素は、その信号電位に応じた駆動状態を１フレーム期間保持する。
【００３０】
図２１は、特許文献１に記載される有機ＥＬ表示装置の構成例を示すブロック図である。
【００３１】
映像を表示する表示部６と映像を表示しない非表示部７を備え、非表示部７は発光素子を具備した画素と発光輝度の変化量を検知する計測回路を有する。
【００３２】
非表示部７に配置された画素は、表示部６に配置された画素の中から任意に選ばれた画素と同じ走査線信号とデータ線信号が入力され、駆動制御される。
【００３３】
そして、この駆動制御に応じて発光した輝度を非表示部７に配置した計測回路によって検知する。
【００３４】
この検知した輝度情報をもとに、画像データ補正回路１１にて補正データが生成され、表示部６画素の輝度が補正され、同時に非表示部７画素の輝度も補正される。
【特許文献１】特開２００１−２６５２８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００３５】
しかしながら、駆動用トランジスタＴｒ２の閾値変動や有機ＥＬ素子ＯＬＥＤの経時変動などによる特性変動が、発光輝度に大きな影響を与える。
【００３６】
そのため、有機ＥＬ表示装置を実用化する上で、輝度変動に伴う輝度ムラや色ずれ（カラーバランス崩れ）などを解決する必要があった。
【００３７】
これら輝度変動に対する対策として、フォワード制御法を用いた輝度補正方法がある。
【００３８】
ところが、有機ＥＬ材料は、水分、酸素、光、熱、不純物に非常に弱く、製造工程の条件や駆動条件により、有機ＥＬ材料の劣化速度が大きく異なる。
【００３９】
そのため、フォワード制御による輝度補正方法を用いるためには、製造工程上のバラツキを抑制する必要があり、歩留りが低下し、コストが高くなることがあった。
【００４０】
また、輝度変動に対する対策として、フィードバック制御法を用いた輝度補正方法がある。
【００４１】
しかし、表示部６に配置している画素に光検出素子や、駆動電圧などの検出用信号線などのフィードバック回路を設ける必要があるため、開口率が低下し、配線負荷容量が増加する。
【００４２】
その結果、要求仕様としてのピーク発光輝度の上昇、発熱などの温度上昇により、発光素子の劣化を加速させることがあった。
【００４３】
さらに、特許文献１に記載される技術によれば、任意に選択した表示部６の画素に対する輝度補正を行うことが可能だが、他の多くの画素は駆動条件が異なり、劣化特性も異なる。そのため、表示部６に配置したすべての画素に対する補正ができないことがあった。
【００４４】
そこで、本発明は、発光素子の劣化に応じて、発光輝度を補正するようにする技術を提供することを目的とする。
【課題を解決するための手段】
【００４５】
本発明は、上記課題を解決するための手段として、発光素子を具備する複数の画素が配置され、映像を表示するための表示部と、発光素子を具備する画素と該発光素子の輝度を計測する計測回路とが配置され、映像を表示しない非表示部と、前記表示部の各画素の累積輝度値を演算し、記憶するための累積演算処理回路と、前記累積輝度値に基づいて、前記非表示部に配置された画素を制御する非表示部駆動制御回路と、前記累積輝度値に基づいて、前記表示部に配置された画素の輝度を補正する補正処理回路と、を備える表示装置において、前記非表示部駆動制御回路は、前記累積輝度値の最大値を検出するピークホールド回路と、該ピークホールド回路で検出した前記累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路と、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器と、該更新値に基づいて、前記非表示部に配置された画素を駆動する駆動回路と、を備えることを特徴とする。
【発明の効果】
【００４６】
本発明によれば、映像を表示する表示部６の他に、画素の発光特性をモニターするための非表示部７を設けることで、表示部６の開口率の低下や配線負荷容量の増加を招くことなく、発光素子特性を計測することができる。
【００４７】
表示部６に配置した各画素の累積輝度値を演算し、その最大値の更新値ΔＰｍａｘに応じて非表示部７に配置した画素を駆動制御することで、表示部６に配置した画素のなかで、最もストレス条件が厳しい画素と同等の駆動が行える。
【００４８】
また、補正処理回路によって行われる輝度補正制御も累積輝度値に反映されるため、表示部６と非表示部７の画素の駆動条件は同等である。
【００４９】
上記したように、表示部６と非表示部７とに配置した画素は同等の駆動が行え、発光素子特性を計測することができるため、製造工程上のバラツキを緩和させることが可能となる。
【００５０】
また、表示部６にフィードバック回路を設ける必要がないため、開口率が向上し、配線負荷容量の増加を抑制することができる。その結果、要求仕様としてのピーク発光輝度の軽減、発熱などの温度上昇を抑制することができ、劣化を抑制する効果がある。
【００５１】
さらに、表示部６に配置した各画素のうち、最大累積輝度値をとり得る画素は、映像信号に応じて変化するため、特定の画素に限定されることはない。そのため、非表示部７に配置した画素と同等の駆動を行う表示部６の画素は、表示部６に配置した全ての画素が対象となる。
【発明を実施するための最良の形態】
【００５２】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００５３】
（実施形態１）
図１は、本発明の一実施形態としてのアクティブマトリクス型表示装置の構成を示すブロック図である。
【００５４】
本実施の形態の表示装置は、図１５に示す構成に加え、映像を示す映像信号を表示しない非表示部７と、累積演算処理回路８と、非表示部駆動制御回路９と、補正処理回路１０とを備えている。
【００５５】
累積演算処理回路８は、累積演算メモリ８０１と、加算器８０２とを備える。
【００５６】
累積演算メモリ８０１は、表示部６のｍ×ｎマトリクスを構成する画素ごとの累積輝度値を記憶する。
【００５７】
加算器８０２は、フレームメモリ３から出力された映像信号に対する劣化補正を行った輝度値と累積演算メモリ８０１に記憶されている累積輝度値との加算演算を行う。
【００５８】
ここで、本実施の形態の表示装置として、フルハイビジョンテレビに対応する有機ＥＬ表示装置を想定する。具体的な性能として、フレーム周波数１２０Ｈｚ、プログレッシブ走査、画素数１９２０×１０８０（ｍ＝１０８０、ｎ＝１９２０）、量子化ビット数１６ビット、装置の保証耐久時間を１０万時間と仮定する。
【００５９】
このとき、累積演算メモリに必要な最小アドレス空間は２Ｍビットである。
【００６０】
また、各フレームの累積輝度値を整数型データとして記憶するのに必要な値は、１２０×３６００×１０００００×２１６＜２５５であり、１画素当たり８バイトのデータ容量があれば十分である。
【００６１】
したがって、ＲＧＢの三色でフルカラー表示を行う場合に必要な累積演算メモリの容量は、２メガビット×８バイト×（ＲＧＢ）＝４８Ｍバイトとなる。
【００６２】
累積演算メモリ８０１としては、不揮発性メモリが望ましいが、書き込みサイクル数や高速動作の課題を抱えている。
【００６３】
そこで、ＤＲＡＭなどの揮発性メモリと不揮発性メモリを併用する構成にしてもよい。通常の累積演算処理には揮発性メモリを使用し、電源の起動時やシャットダウン時に揮発性メモリと不揮発性メモリとのデータ転送ステップを使用する。
【００６４】
非表示部駆動制御回路９は、ピークホールド回路９０１、ラッチ回路９０２、減算器９０３、比較器９０４、ラッチ回路９０５Ａ、ラッチ回路９０５Ｂ、切換器９０６、Ｄ／Ａ変換器９０７及び出力回路９０８を備える。
【００６５】
ピークホールド回路９０１は、表示部６のｍ×ｎマトリクスを構成する画素ごとの累積輝度値Ｐ（ｉ，ｊ）の最大値である最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘを保持し出力する。出力された最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘは、ラッチ回路９０２、減算器９０３及び比較器９０４に入力される。
【００６６】
ラッチ回路９０２は、フレーム周期（垂直同期信号周期）の任意タイミングで最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘをラッチし、直前のフレームでの最大累積輝度値Ｐｍａｘを出力する。
【００６７】
減算器９０３は、ピークホールド回路９０１の出力である最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘと、ラッチ回路９０２の出力である直前のフレームの最大累積輝度値Ｐｍａｘとの減算値｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝とを出力する。すなわち、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差を演算している。
【００６８】
そして、ラッチ回路９０５Ａによって、フレーム周期（垂直同期信号周期）の任意タイミングで減算値｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝をラッチし、更新値ΔＰｍａｘを出力する。
【００６９】
更新値ΔＰｍａｘは、切換器９０６を介してＤ／Ａ変換器９０７にてアナログ信号に変換され、出力回路９０８より出力することで、非表示部７に配置した画素を駆動する制御信号として用いる。
【００７０】
切換器９０６は、信号制御回路より出力される切換信号に応じて、更新値ΔＰｍａｘと所望の基準値との切換制御を行うことができ、非表示部７に配置した画素を駆動する制御信号を切り換えることができる。
【００７１】
比較器９０４は、ピークホールド回路９０１の出力である現フレームの最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘと、ラッチ回路９０２の出力である直前のフレームの最大累積輝度値Ｐｍａｘとの比較演算を行う。そして、最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘの更新有無を示す最大値更新フラグ信号を出力する。それから、ラッチ回路９０５Ｂによって、フレーム周期（垂直同期信号周期）の任意タイミングで最大値更新フラグ信号をラッチし出力する。
【００７２】
なお、前記累積輝度値Ｐ（ｉ，ｊ）は、補正処理回路１０によって各画素の劣化特性を補正した輝度値に基づいて演算されている。
【００７３】
非表示部７は、映像信号を表示するものではなく、駆動用トランジスタＴｒ２や有機ＥＬ素子ＯＬＥＤの経時変動をモニターするためのものであり、少なくとも一つの画素と計測回路を具備する。
【００７４】
非表示部７に配置する画素は、表示部６に配置する画素と同一条件下で、同時に形成することが望ましく、複数の発光色に対応した複数個の画素を配置してもよい。また、非表示部７に配置する画素は表示部６のｍ×ｎマトリクスを構成する領域以外であれば、どの位置に配置してもよい。さらに、製造工程上の同一条件下で製造される個別の基板であってもよい。
【００７５】
図２は、非表示部７に配置された画素の構成例を示す回路図である。
【００７６】
非表示部７に配置される画素は、更新値ΔＰｍａｘ又は基準値に応じた信号電位にて、有機ＥＬ素子ＯＬＥＤを発光制御する駆動用トランジスタＴｒ２を具備する。
【００７７】
有機ＥＬ素子の発した光は、受光素子としてのフォトダイオードＰＤで受光され、受光量に応じた光電流がＩ−Ｖ変換器７０１で電圧変換され、Ａ／Ｄ変換器７０２でデジタル変換される。この電圧を検知することで、輝度計測回路は有機ＥＬ素子の発光輝度を検知する。
【００７８】
駆動用トランジスタＴｒ２のソース電圧又は有機ＥＬ素子ＯＬＥＤのアノードの電圧を検出する電圧検出器７０３とＡ／Ｄ変換器７０４でデジタル変換する。このようにすることで、駆動用トランジスタのゲート−ソース間電圧又は有機ＥＬ素子の順方向電圧値を検知する電圧計測回路を備える。
【００７９】
駆動用トランジスタＴｒ２によって制御された有機ＥＬ素子を流れる駆動電流は、カレントミラー回路を構成するトランジスタ７０５、トランジスタ７０６、抵抗７０７及び差動アンプ７０８によって電流−電圧変換される。その後、Ａ／Ｄ変換器７０４でデジタル変換することで駆動電流を検知する電流計測回路を備える。
【００８０】
次に、非表示部７の画素の特性を測定し、映像信号（輝度値）を補正するための補正値を得る動作について説明する。
【００８１】
図３は、本実施の形態の制御例を示すフローチャートである。
【００８２】
本実施の形態の動作の概要を説明する。
【００８３】
映像信号を表示した後、垂直ブランキング期間に、処理の実行可否を判定し、非表示部７に配置した画素を測定し、輝度補正データを算出し、ルックアップテーブルＬＵＴ１００１に補正データを書き込む。このようにすることで、補正用のルックアップテーブルを作成する。
【００８４】
信号制御回路１は、最大累積輝度値Ｐｍａｘの更新有無を示す最大値更新フラグを検知し、最大累積輝度値Ｐｍａｘの更新がなければ、以降のステップを実行せずに終了する（ステップＳ１０１／Ｎｏ）。
【００８５】
最大累積輝度値Ｐｍａｘが更新された状態であれば（ステップＳ１０１／Ｙｅｓ）、ステップＳ１０２へ進む。
【００８６】
最大累積輝度値Ｐｍａｘの値を読み込む（ステップＳ１０２）。
【００８７】
最大累積輝度値Ｐｍａｘが所望の区分域を越えたか否かを判断する（ステップＳ１０３）。所望の区分域としては、特性変動が許容範囲内に収まるものであればよく、特に値を限定する必要はない。
【００８８】
すなわち、最大累積輝度値Ｐｍａｘの値が所望の区分域内であれば、特性許容範囲内と判断して処理を終了する（ステップＳ１０３／Ｎｏ）。
【００８９】
また、最大累積輝度値Ｐｍａｘが所望の区分域を越えていれば（ステップＳ１０３／Ｙｅｓ）、特性変動を確認する必要がある範囲と判断し、以降の補正データ生成ルーチンを実行する。
【００９０】
以下、補正データ生成ルーチンについて説明する。
【００９１】
切換器９０６の制御信号を基準値に切り換えることで、非表示部７の画素を駆動制御する信号を所望の基準値とする（ステップＳ２０１）。
【００９２】
非表示部７の画素に具備された有機ＥＬ素子ＯＬＥＤの基準値に対する輝度を、上記した輝度計測回路で検知する（ステップＳ２０２）。
【００９３】
切換器９０６の制御信号を更新値ΔＰｍａｘに切り換えることで、非表示部７の画素を駆動制御する信号を表示部６の画素の駆動ストレス条件と同等とする（ステップＳ２０３）。
【００９４】
有機ＥＬ素子ＯＬＥＤの発光効率劣化を補正する手段として、工場出荷時に設定されている初期値Ｌｏと、輝度計測回路で検知した輝度値Ｌとから算出される比率Ｌｏ／Ｌを補正値とする（ステップＳ２０４）。
【００９５】
ステップＳ２０４で求めた補正値をルックアップテーブル  ＬＵＴ１００１の区分域に該当するアドレスに記憶させる（ステップＳ２０５）。
【００９６】
上記したように、表示部６に配置した画素の中からストレス条件が最も厳しい画素と同等の駆動を行った非表示部７の画素の劣化特性を測定することで、精度の高い輝度補正値を得ることが可能となる。
【００９７】
次に、映像信号を補正する方法について説明する。
【００９８】
映像信号の輝度補正を行うための補正処理回路１０は、ルックアップテーブルＬＵＴ１００１及び乗算器１００２から構成される。
【００９９】
ルックアップテーブルＬＵＴ１００１には、上記したように累積輝度値に応じた輝度劣化を補正するための比率が記録されている。
【０１００】
そのため、ルックアップテーブルＬＵＴ１００１の補正値と映像信号（輝度値）との乗算演算を乗算器１００２で行うことにより、各画素の劣化特性を補正した映像信号が得られる。
【０１０１】
この補正処理を行った映像信号をデータ線駆動回路４へ転送することで、輝度変動の少ない映像を表示部６で表示することができる。
【０１０２】
また、補正処理を行った映像信号を累積演算処理回路８へ転送する。このようにすることで、累積演算値を演算・記録するとともに、非表示部駆動制御回路９によって非表示部７に配置した画素を駆動し、表示部６の画素の中からストレス条件が最も厳しい画素と同等の駆動を行う。
【０１０３】
図４は、本実施の形態の有機ＥＬ表示装置の表示部６に２×３マトリクス画素を配列した擬似表示部と５フレーム分の擬似映像信号（輝度値）を示す図である。
【０１０４】
表示フレームは、ＶＦ（１）⇒ＶＦ（２）⇒ＶＦ（３）⇒ＶＦ（４）⇒ＶＦ（５）と移行し、各フレームの映像信号は２×３マトリクス画素の輝度値として記載してある。
【０１０５】
図５は、図４の擬似パラメータと仮想パラメータを用いたルックアップテーブルＬＵＴ１００１のメモリマップ概念を示す模式図である。
【０１０６】
ルックアップテーブルＬＵＴ１００１は、累積輝度値の区分域を０〜６、７〜１２、１３〜１８、１９〜２４…のように区分域を仮定し、アドレスマッピングしている。
【０１０７】
図６−８は、図４と図５で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【０１０８】
以下、図４−８を参照しながら説明する。
【０１０９】
１番目の表示フレームＶＦ（１）を表示するため、垂直同期信号と水平同期信号に従って、フレームメモリ３と累積演算メモリ８０１のアドレスが画素（１，１）にセットされる。
【０１１０】
そして、出力制御信号であるリード信号ＲＤによってデータが出力される。
【０１１１】
フレームメモリ３からは、１番目の表示フレームＶＦ（１）の画素（１，１）の輝度値”３”が出力され、累積演算メモリ８０１からは累積輝度値”０”が出力される。
【０１１２】
累積演算メモリ８０１の出力である累積輝度値”０”は、累積演算処理回路に配置してある加算器８０２と補正処理回路１０に配置してあるルックアップテーブルＬＵＴ１００１に入力する。
【０１１３】
いま、ルックアップテーブルＬＵＴ１００１は、図６に示すように工場出荷時の初期状態であり、入力される累積輝度値”０”〜”６”に対して、補正値”１．０”が設定されている。そのため、ルックアップテーブルＬＵＴ１００１は、入力された累積輝度値”０”に対して、補正値”１．０”を出力する。
【０１１４】
この補正値”１．０”とフレームメモリ３からの輝度値”３”とを乗算器１００２にて乗算演算し、表示部６に配置した画素（１，１）の劣化特性を補正した輝度値”３”を得る。
【０１１５】
乗算器１００２の出力である劣化特性を補正した輝度値は、データ線駆動回路４へ供給されるとともに、累積演算処理回路８に配置してある加算器８０２へ転送する。
【０１１６】
加算器８０２は、累積演算メモリ８０１の出力である累積輝度値”０”と乗算器１００２の出力である画素（１，１）の劣化特性を補正した輝度値”３”とを加算演算しＰ（１，１）＝”３”を得る。そして、累積演算メモリ８０１の制御信号であるライト信号ＷＲによって、累積演算メモリ８０１に記録される。
【０１１７】
また、加算器８０２の演算結果である累積輝度Ｐ（１，１）＝”３”は、非表示部駆動制御回路９に配置してあるピークホールド回路９０１に入力する。いま、ピークホールド回路９０１の値が”０”であるため、その出力である最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘは”３”に更新・保持される。このとき、ラッチ回路９０２の出力である前表示フレームの最大累積輝度値Ｐｍａｘは”０”である。そのため、減算器９０３出力である減算値｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝が”３”となるとともに、最大累積輝度値が更新されたことを示す比較器９０４の出力は”Ｈ”となる。
【０１１８】
引き続き、次の画素を処理するため、水平同期信号に従ってフレームメモリ３と累積演算メモリ８０１のアドレスが画素（１，２）にセットされ、出力制御信号であるリード信号ＲＤによってデータが出力される。
【０１１９】
フレームメモリ３からは、１番目の表示フレームＶＦ（１）の画素（１，２）の輝度値”２”が出力され、累積演算メモリ８０１からは累積輝度値”０”が出力される。
【０１２０】
累積演算メモリ８０１の出力である累積輝度値”０”は、累積演算処理回路に配置してある加算器８０２と補正処理回路１０に配置してあるルックアップテーブルＬＵＴ１００１に入力する。
【０１２１】
ルックアップテーブルＬＵＴ１００１は、入力された累積輝度値”０”に対して補正値”１．０”を出力する。
【０１２２】
乗算器１００２は、フレームメモリ３からの輝度値”２”と補正値”１．０”との乗算演算を行い、画素（１，２）の劣化特性を補正した輝度値”２”を得る。この輝度値は、データ線駆動回路４へ供給されるとともに、累積演算処理回路８に配置してある加算器８０２へ転送する。
【０１２３】
加算器８０２は、累積演算メモリ８０１の出力である累積輝度値”０”と乗算器１００２の出力である画素（１，２）の劣化特性を補正した輝度値”２”とを加算演算しＰ（１，２）＝”２”を得る。そして、累積演算メモリ８０１の制御信号であるライト信号ＷＲによって、累積演算メモリ８０１に記録される。
【０１２４】
また、加算器８０２の演算結果である累積輝度Ｐ（１，２）＝”２”は、非表示部駆動制御回路９に配置してあるピークホールド回路９０１に入力する。いま、ピークホールド回路９０１の最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘが”３”であるため、その値が保持され、以降の出力段に対する変化は生じない。
【０１２５】
引き続き、画素（１，３）⇒（２，１）⇒（２，２）⇒（２，３）と同様の動作を繰り返すため、説明を省略する。
【０１２６】
なお、１フレーム期間内での最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘが更新される画素（２，１）の場合には、画素（１，１）と同様の動作が行われる。また、それ以外の画素（１，３）、（２，２）、（２，３）については、１フレーム期間内での最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘが更新されず、画素（１，２）と同様の動作をする。
【０１２７】
１番目の表示フレームＶＦ（１）の全画素に対して上記動作を行う。そして、表示部６にＶＦ（１）の表示が行われた後の垂直ブランキング期間において、フレーム周期（垂直同期信号周期）の任意タイミングでラッチ信号が信号制御回路１より出力される。このラッチ信号は、各ラッチ回路９０２、９０５Ａ、９０５Ｂのラッチ動作を制御する制御信号である。
【０１２８】
ラッチ回路９０５Ａは、このラッチ信号によって減算器９０３の出力である減算値｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝＝”４”をラッチし、更新値ΔＰｍａｘ＝”４”を得る。
【０１２９】
この更新値ΔＰｍａｘは、切換器９０６、Ｄ／Ａ変換器９０７及び出力回路９０８を介して、非表示部７に配置した駆動用トランジスタＴｒ２に供給される。そして、この信号電位に応じた有機ＥＬ素子の発光制御を行い、１フレーム期間（１垂直同期周期）この状態を保持する。
【０１３０】
また、ラッチ回路９０５Ｂは、最大累積更新値の更新有無を示す比較器９０４の出力をラッチし、最大値更新フラグ信号を”Ｈ”とする。
【０１３１】
ラッチ回路９０２は、最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘをラッチし、前表示フレームの最大累積輝度値Ｐｍａｘを更新する。そして、ラッチ回路９０２は減算器９０３の出力である減算値｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝と、最大累積更新値の更新の有無を示す比較器９０４の出力をリセットする。
【０１３２】
１番目の表示フレームＶＦ（１）表示後の垂直ブランキング期間において、ラッチ信号を出力した信号制御回路１は、上記した図３のソフトウェア処理を実行する。
【０１３３】
ラッチ回路９０５Ｂの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”Ｈ”であることから（ステップＳ１０１／Ｙｅｓ）、次のステップに進む。
【０１３４】
最大累積輝度値Ｐｍａｘを読み込む（ステップＳ１０２）。
【０１３５】
最大累積輝度値Ｐｍａｘ＝”４”は、所望の区分域”０〜６”を超えていないため、本動作を終了する（ステップＳ１０３／Ｎｏ）。
【０１３６】
信号制御回路１は、垂直ブランキング期間経過後、２番目の表示フレームＶＦ（２）に対する表示動作を行う。なお、説明を簡単にするため、ＶＦ（１）と同様の動作説明は省略する。
【０１３７】
いま、累積演算メモリ８０１に記録されている全画素の累積輝度値は、最大累積輝度値”４”以下の値である。そのため、ルックアップテーブルＬＵＴ１００１から出力される全ての補正値は”１．０”であり、フレームメモリ３の輝度値と乗算器１００２の劣化特性を補正した輝度値は、同じ値をとる。
【０１３８】
信号制御回路１は、２番目の表示フレームＶＦ（２）表示後の垂直ブランキング期間において、ラッチ回路９０２、９０５Ａ及び９０５Ｂのラッチ動作を制御するラッチ信号を出力する。
【０１３９】
このラッチ信号によって、ラッチ回路９０５Ａは、現フレームＶＦ（２）と前フレームＶＦ（１）との最大累積輝度値の更新値ΔＰｍａｘ＝”５”を得る。また、ラッチ回路９０５Ｂは、最大値更新フラグ信号を”Ｈ”とする。
【０１４０】
信号制御回路１は、２番目の表示フレームＶＦ（２）表示後の垂直ブランキング期間において、上記した図３のソフトウェア処理を実行する。
【０１４１】
ラッチ回路９０５Ｂの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”Ｈ”であることから（ステップＳ１０１／Ｙｅｓ）、次のステップに進む。
【０１４２】
最大累積輝度値Ｐｍａｘを読み込む（ステップＳ１０２）。
【０１４３】
最大累積輝度値Ｐｍａｘ＝”９”は、所望の区分域”０〜６”を超えているため、ステップＳ２０１以降の補正データ生成ルーチンを実行する（ステップＳ１０３／Ｙｅｓ）。
【０１４４】
基準値に対する画素の劣化特性から求めた補正値が”１．１”と仮定すると（ステップＳ２０１〜Ｓ２０４）、ルックアップテーブルＬＵＴ１００１の区分域”７〜１２”に該当するアドレス空間に補正値”１．１”を記録する（ステップＳ２０５）。
【０１４５】
信号制御回路１は、垂直ブランキング期間経過後、３番目の表示フレームＶＦ（３）に対する表示動作を行う。
【０１４６】
いま、累積演算メモリ８０１に記録されている全画素の累積輝度値は、最大累積輝度値”９”以下の値である。ルックアップテーブルＬＵＴ１００１は、累積輝度値が”０”〜”６”の場合に”１．０”、累積輝度値が”７”〜”１２”の場合に”１．１”を補正値として出力する。
【０１４７】
したがって、フレームメモリ３の輝度値と乗算器１００２の劣化特性を補正した輝度値は異なる値をとる可能性がある。
【０１４８】
しかし、用いている擬似パラメータでは、乗算器１００２の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ３の輝度値と乗算器１００２の劣化特性を補正した輝度値は、同じ値となっている。
【０１４９】
信号制御回路１は、３番目の表示フレームＶＦ（３）表示後の垂直ブランキング期間において、ラッチ回路９０２、９０５Ａ及び９０５Ｂのラッチ動作を制御するラッチ信号を出力する。
【０１５０】
このラッチ信号によって、ラッチ回路９０５Ａは、現フレームＶＦ（３）と前フレームＶＦ（２）との最大累積輝度値の更新値ΔＰｍａｘ＝”６”を得る。また、ラッチ回路９０５Ｂは、最大値更新フラグ信号を”Ｈ”とする。
【０１５１】
信号制御回路１は、３番目の表示フレームＶＦ（３）表示後の垂直ブランキング期間において、上記した図３のソフトウェア処理を実行する。
【０１５２】
９０５Ｂの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”Ｈ”であることから（ステップＳ１０１／Ｙｅｓ）、次のステップに進む。
【０１５３】
最大累積輝度値Ｐｍａｘを読み込む（ステップＳ１０２）。
【０１５４】
最大累積輝度値Ｐｍａｘ＝”１５”は、所望の区分域”７〜１２”を超えているため、ステップＳ２０１以降の補正データ生成ルーチンを実行する（ステップＳ１０３）。
【０１５５】
基準値に対する画素の劣化特性から求めた補正値が”１．２”と仮定すると（ステップＳ２０１〜Ｓ２０４）、ルックアップテーブルＬＵＴ１００１の区分域”１３〜１８”に該当するアドレス空間に補正値”１．２”を記録する（ステップＳ２０５）。
【０１５６】
信号制御回路１は、垂直ブランキング期間経過後、４番目の表示フレームＶＦ（４）に対する表示動作を行う。
【０１５７】
いま、累積演算メモリ８０１に記録されている全画素の累積輝度値は最大累積輝度値”１５”以下の値である。ルックアップテーブルＬＵＴ１００１は、累積輝度値が”０”〜”６”の場合に”１．０”、累積輝度値が”７”〜”１２”の場合に”１．１”、累積輝度値が”１３”〜”１８”の場合に”１．２”を補正値として出力する。
【０１５８】
したがって、フレームメモリ３の輝度値と乗算器１００２の劣化特性を補正した輝度値は異なる値をとる可能性がある。
【０１５９】
しかし、用いている擬似パラメータでは、乗算器１００２の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ３の輝度値と乗算器１００２の劣化特性を補正した輝度値は、同じ値となっている。
【０１６０】
また、４番目の表示フレームＶＦ（４）の映像信号は、最大累積輝度値が前表示フレームＶＦ（３）の時と同じであり、更新されていない。
【０１６１】
信号制御回路１は、４番目の表示フレームＶＦ（４）表示後の垂直ブランキング期間において、ラッチ回路９０２、９０５Ａ及び９０５Ｂのラッチ動作を制御するラッチ信号を出力する。
【０１６２】
このラッチ信号によって、ラッチ回路９０５Ａは、現フレームＶＦ（４）と前フレームＶＦ（３）との最大累積輝度値の更新値ΔＰｍａｘ＝”０”を得る。また、ラッチ回路９０５Ｂは、最大値更新フラグ信号を”Ｌ”とする。
【０１６３】
信号制御回路１は、４番目の表示フレームＶＦ（４）表示後の垂直ブランキング期間において、上記した図３のソフトウェア処理を実行する。
【０１６４】
９０５Ｂの出力である最大値更新フラグを読み込み、最大累積輝度値の更新が無いことを示す”Ｌ”であることから（ステップＳ１０１／Ｎｏ）、本動作を終了する。
【０１６５】
信号制御回路１は、垂直ブランキング期間経過後、５番目の表示フレームＶＦ（５）に対する表示動作を行う。
【０１６６】
いま、累積演算メモリ８０１に記録されている全画素の累積輝度値は、最大累積輝度値”１５”以下の値である。ルックアップテーブルＬＵＴ１００１は、累積輝度値が”０”〜”６”の場合に”１．０”、累積輝度値が”７”〜”１２”の場合に”１．１”、累積輝度値が”１３”〜”１８”の場合に”１．２”を補正値として出力する。
【０１６７】
したがって、フレームメモリ３の輝度値と乗算器１００２の劣化特性を補正した輝度値は、異なる値をとる可能性がある。
【０１６８】
このとき、画素（１，１）以外で用いている擬似パラメータでは、乗算器１００２の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ３の輝度値と乗算器１００２の劣化特性を補正した輝度値は同じ値となっている。
【０１６９】
画素（１，１）の場合、フレームメモリ３からの輝度値”８”と、ルックアップテーブルＬＵＴ１００１からの累積輝度値”１３”に対する補正値”１．２”とから、乗算器１００２の劣化特性を補正した輝度値は”９”を得る。
【０１７０】
この輝度値”９”は、データ線駆動回路４へ転送するとともに、累積演算処理回路８に配置してある加算器８０２へ転送する。
【０１７１】
加算器８０２は、累積演算メモリ８０１の出力である累積輝度値”１３”と乗算器１００２の出力である画素（１，１）の劣化特性を補正した輝度値”９”とを加算演算しＰ（１，１）＝”２２”を得る。そして、累積演算メモリ８０１へ記録される。
【０１７２】
また、加算器８０２の演算結果である累積輝度値Ｐ（１，１）＝”２２”は、非表示部駆動制御回路９に配置してあるピークホールド回路９０１に入力する。いま、ピークホールド回路９０１の値が”１５”であるため、その出力である最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘは”２２”に更新・保持される。
【０１７３】
このとき、前フレームＶＦ（４）の最大累積輝度値Ｐｍａｘは”１５”であるため、減算器９０３の出力である減算値｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝が”７”となる。同時に、最大累積輝度値が更新されたことを示す比較器９０４の出力は”Ｈ”となる。
【０１７４】
引き続き、他の画素を処理した信号制御回路１は、５番目の表示フレームＶＦ（５）表示後の垂直ブランキング期間において、ラッチ回路９０２、９０５Ａ、９０５Ｂのラッチ動作を制御するラッチ信号を出力する。
【０１７５】
このラッチ信号によって、ラッチ回路９０５Ａは、現フレームＶＦ（５）と前フレームＶＦ（４）との最大累積輝度値の更新値ΔＰｍａｘ＝”７”を得る。また、ラッチ回路９０５Ｂは、最大値更新フラグ信号を”Ｈ”とする。
【０１７６】
信号制御回路１は、５番目の表示フレームＶＦ（５）表示後の垂直ブランキング期間において、上記した図３のソフトウェア処理を実行する。
【０１７７】
９０５Ｂの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”Ｈ”であることから（ステップＳ１０１／Ｙｅｓ）、次のステップに進む。
【０１７８】
最大累積輝度値Ｐｍａｘを読み込む（ステップＳ１０２）。
【０１７９】
最大累積輝度値Ｐｍａｘ＝”２２”は、所望の区分域”１３〜１８”を超えているため、Ｓ２０１以降の補正データ生成ルーチンを実行する（ステップＳ１０３／Ｙｅｓ）。
【０１８０】
基準値に対する画素の劣化特性から求めた補正値が”１．３”と仮定すると（ステップＳ２０１〜Ｓ２０４）、ルックアップテーブルＬＵＴ１００１の区分域”１９〜２４”に該当するアドレス空間に補正値”１．３”を記録する（ステップＳ２０５）。
【０１８１】
図９は、図４−８で用いた仮想パラメータを用いた映像信号の変化を説明するための模式図である。
【０１８２】
図９には、以下の六つの値が示されている。
【０１８３】
（１）表示フレームＶＦ（１）〜ＶＦ（５）の映像信号である輝度値
（２）ルックアップテーブルＬＵＴ１００１の累積輝度値Ｐ（ｉ，ｊ）に対する補正値
（３）乗算器１００２の出力である劣化特性を補正した輝度値
（４）表示部６に配置した各画素の累積輝度値Ｐ（ｉ，ｊ）
（５）フレーム期間ごとの最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘ
（６）その更新値ΔＰｍａｘ
ここで、最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘをとる駆動ストレスの最も高い画素は、表示フレームＶＦ（１）〜ＶＦ（４）では画素（２，１）であるが、表示フレームＶＦ（５）では画素（１，１）である。
【０１８４】
このように、最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘをとる画素は、表示部６に配置した全ての画素が対象となっている。
【０１８５】
また、更新値ΔＰｍａｘによって、非表示部７に配置した画素を駆動するため、非表示部画素の更新値ΔＰｍａｘの累積演算値は表示部６の最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘと同じ値となる。これは駆動条件が同等であることを示している。
【０１８６】
また、表示フレームＶＦ（５）の画素（１，１）の輝度値”８”は劣化補正した輝度値”９”となる。補正処理回路によって行われる輝度補正制御も累積輝度値に反映されていることを示している。
【０１８７】
さらに、垂直ブランキング期間に実行された補正データ生成ルーチンによって累積輝度値と劣化特性の相関関係が得られる。そのため、累積輝度値に基づいて表示部６に配置した全ての画素に対して、輝度補正を実施することができる。
【０１８８】
（実施形態２）
非表示部駆動制御回路９において、更新値ΔＰｍａｘを求める他の回路構成例を図１０に示し、図１１にその動作を説明するためのタイミングチャートを示し、以下説明する。
【０１８９】
非表示部駆動制御回路９は、切換器９０９、二つのピークホールド回路９０１Ａ、９０１Ｂ、減算器９０３及びラッチ回路９０５Ａから構成される。
【０１９０】
信号制御回路１の不図示の垂直同期信号に従って、表示部６に映像を表示する垂直表示期間に、累積演算処理回路８から累積輝度値Ｐ（ｉ，ｊ）が転送され、切換器９０９に入力する。
【０１９１】
切換器９０９は制御信号回路１からのフレーム選択信号によって制御され、累積輝度値Ｐ（ｉ，ｊ）を二つのピークホールド回路９０１Ａ及び９０１Ｂのいずれか一方へ転送する。
【０１９２】
このフレーム選択信号は、垂直同期信号を１／２分周した信号であり、フレーム単位で累積輝度値Ｐ（ｉ，ｊ）を二つのピークホールド回路９０１Ａ及び９０１Ｂに交互に出力する。
【０１９３】
二つのピークホールド回路９０１Ａ及び９０１Ｂのうち、フレーム選択信号が有効な場合、１フレーム期間に転送される累積輝度値Ｐ（ｉ，ｊ）の最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘを更新・保持する。
【０１９４】
また、フレーム選択信号が無効となると、最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘを前フレームの累積輝度値Ｐｍａｘとして自動的に保持する。
【０１９５】
この二つのピークホールド回路９０１Ａ及び９０１Ｂの現フレームの最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘと前フレームの最大輝度値Ｐｍａｘとを減算器９０３で減算演算する。その結果、更新値ΔＰｍａｘ＝｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝が求まる。
【０１９６】
表示部６の１フレーム期間の累積輝度値Ｐ（ｉ，ｊ）の転送が完了した垂直ブランキング期間に、信号制御回路１は、１フレーム期間（垂直同期信号周期）の任意タイミングでラッチ信号を出力する。
【０１９７】
ラッチ回路９０５は、ラッチ信号に従って、更新値ΔＰｍａｘを１フレーム期間保持する。
【０１９８】
（実施形態３）
非表示部駆動制御回路９において、更新値ΔＰｍａｘの更新有無を判別する最大値更新フラグを求める他の回路構成例を図１２に示し、図１３にその動作を説明するためのタイミングチャートを示し、説明する。
【０１９９】
非表示部駆動制御回路９は、ピークホールド回路９０１、ラッチ回路９０２、減算器９０３、ラッチ回路９０５及び比較器９１０から構成される。
【０２００】
信号制御回路１の不図示の垂直同期信号に従って、表示部６に映像を表示する垂直表示期間に、累積演算処理回路８から累積輝度値Ｐ（ｉ，ｊ）が転送され、ピークホールド回路９０１に入力する。
【０２０１】
ピークホールド回路９０１は、転送された累積輝度値Ｐ（ｉ，ｊ）の最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘを更新・保持する。この最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘは、ラッチ回路９０２と減算器９０３へ入力する。
【０２０２】
ここで、ラッチ回路９０２とラッチ回路９０５のラッチ動作を制御するラッチ信号は、垂直ブランキング期間に、１フレーム周期（垂直同期信号周期）の任意タイミングで信号制御回路１から出力される。垂直ブランキング期間に、表示部６の１フレーム期間の累積輝度値Ｐ（ｉ，ｊ）の転送が完了する。
【０２０３】
ラッチ回路９０２は、信号制御回路１からのラッチ信号によって、最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘを前フレームの最大累積輝度値Ｐｍａｘとして１フレーム期間保持する。
【０２０４】
減算器９０３は、ピークホールド回路９０１の出力である最大累積輝度値Ｐ（ｉ，ｊ）ｍａｘと前フレームの最大累積輝度値Ｐｍａｘとの減算値｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝を出力し、ラッチ信号によってリセットされる。
【０２０５】
この減算値｛Ｐ（ｉ，ｊ）ｍａｘ−Ｐｍａｘ｝は、ラッチ回路９０５によってラッチされ、更新値ΔＰｍａｘとして１フレーム期間保持する。
【０２０６】
この更新値ΔＰｍａｘは、比較器９１０へ入力する。
【０２０７】
比較器９１０は、入力した更新値ΔＰｍａｘによって、累積輝度値の更新有無を判別することが可能であり、更新値ΔＰｍａｘが”０”の場合に”Ｌ”を出力し、”０”以外の場合には”Ｈ”を出力する。
【０２０８】
（実施形態４）
非表示部駆動制御回路９において、累積輝度値に対する補正処理の精度を上げるための他の回路構成例を図１４に示し、説明する。
【０２０９】
累積輝度値を用いた輝度補正能力を向上させるには、ラグランジュの補間法、スプライン関数による補間法、エイトケン法又はエイトケン・ネヴィル法に代表される補間法を用いることが有効である。
【０２１０】
この補間法を用いるためには、少なくとも累積輝度値が異なる複数のデータを得る必要があり、本回路構成は、それを鑑みて構成したものである。また、上記した実施形態と同様の内容は省略し、以下相違点について説明する。
【０２１１】
非表示部７には、劣化特性をモニターするために、駆動用トランジスタ７１０、有機ＥＬ素子７１１を具備した複数の画素と計測回路７１２、計測値を読み込むためのマルチプレクサ回路７１３を構成する。
【０２１２】
非表示部駆動制御回路９は、更新値ΔＰｍａｘを規格化し規格値とする規格化回路９１１、非表示部７に配置した画素に対応した複数の駆動回路９０６〜９０８を構成する。
【０２１３】
規格化回路９１１は、更新値ΔＰｍａｘ規格化するための参考値として、等倍、３／４倍、１／２倍、１／４倍に規格化して駆動するものである。
【０２１４】
不図示の切換信号＃Ａ〜＃Ｄは、非表示部７に配置したマルチプレクサ回路７１３と、非表示部駆動制御回路９に配置した切換器７０６と連動しており、上述した補正データ生成ルーチンと同様の動作が可能である。
【０２１５】
したがって、表示部６に配置した画素の中で最も駆動ストレス条件が厳しい画素である最大累積輝度値で規格化した、累積輝度値の異なる複数の劣化特性を得ることができる。
【０２１６】
このデータと公知技術である補間法を用いることで、より高精度な輝度補正データ生成や輝度補正処理が行える。
【０２１７】
上記の実施形態では、表示装置として、有機ＥＬ表示装置を用いているが、本発明はこれに限定されず、プラズマ表示装置、ＦＥＤ（電界放出ディスプレイ）などにも適用できる。
【産業上の利用可能性】
【０２１８】
本発明は、表示装置に利用可能であり、特に、有機ＥＬ表示装置に利用可能である。
【図面の簡単な説明】
【０２１９】
【図１】本発明の一実施形態としてのアクティブマトリクス型表示装置の構成を示すブロック図である。
【図２】非表示部７に配置された画素の構成例を示す回路図である。
【図３】本発明の一実施の形態としてのアクティブマトリクス型表示装置の制御例を示すフローチャートである。
【図４】本発明の一実施の形態としての有機ＥＬ表示装置の表示部に２×３マトリクス画素を配列した擬似表示部と５フレーム分の擬似映像信号（輝度値）を示す図である。
【図５】図４の擬似パラメータと仮想パラメータを用いたルックアップテーブルＬＵＴ１００１のメモリマップ概念を示す模式図である。
【図６】図４と図５で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図７】図４と図５で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図８】図４と図５で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図９】図４−６で用いた仮想パラメータを用いた映像信号に変化を説明するための模式図である。
【図１０】非表示部駆動制御回路の他の構成例を示す図である。
【図１１】図１０で示した非表示部駆動制御回路の動作を示すタイミングチャートである。
【図１２】非表示部駆動制御回路の他の構成例を示す図である。
【図１３】図１２で示した非表示部駆動制御回路の動作を示すタイミングチャートである。
【図１４】非表示部駆動制御回路の他の構成例を示す図である。
【図１５】従来の有機ＥＬ表示装置の構成例を示した図である。
【図１６】走査線駆動回路５の構成例を示すブロック図である。
【図１７】図１６に示す走査線駆動回路５の駆動タイミングを示すタイミングチャートである。
【図１８】データ線駆動回路４の構成例を示すブロック図である。
【図１９】図１８に示すデータ線駆動回路４の駆動タイミングを示すタイミングチャートである。
【図２０】表示部６に配置した画素の具体的な構成例を示す回路図である。
【図２１】特許文献１に記載される有機ＥＬ表示装置の構成例を示すブロック図である。
【符号の説明】
【０２２０】
１  信号制御回路
２  電源回路
３  フレームメモリ
４  データ線駆動回路
５  走査線駆動回路
６  表示部
７  非表示部
８  累積演算処理回路
８０１  累積演算メモリ
８０２  加算器
９  非表示部駆動制御回路
９０１  ピークホールド回路
９０２  ラッチ回路
９０３  減算器
９０４  比較器
９０５  ラッチ回路
９０６  切換器
９０７  Ｄ／Ａ変換器
９０８  出力回路
９０９  切換器
９１０  比較器
９１１  乗算器
１０  補正処理回路
１００１  ルックアップテーブル（ＬＵＴ）
１００２  乗算器
１１  画像データ補正回路
【図４】
2009271184.tif 000003
【図７】
2009271184.tif 000004
【図８】
2009271184.tif 000005
【図９】
2009271184.tif 000006
【図１】
2009271184.tif 000007
【図２】
2009271184.tif 000008
【図３】
2009271184.tif 000009
【図５】
2009271184.tif 000010
【図６】
2009271184.tif 000011
【図１０】
2009271184.tif 000012
【図１１】
2009271184.tif 000013
【図１２】
2009271184.tif 000014
【図１３】
2009271184.tif 000015
【図１４】
2009271184.tif 000016
【図１５】
2009271184.tif 000017
【図１６】
2009271184.tif 000018
【図１７】
2009271184.tif 000019
【図１８】
2009271184.tif 000020
【図１９】
2009271184.tif 000021
【図２０】
2009271184.tif 000022
【図２１】
2009271184.tif 000023