(57)【要約】【課題】不具合が発生することなく、ビアホール上からその周辺において配線密度を向上させることができる配線基板を提供する。【解決手段】厚み方向に貫通するビアホールＶＨが設けられた基板１０と、基板１０の上に形成され、基板１０上からビアホールＶＨの内側に突き出るリング状延在部１２ｘがビアホールＶＨ上の周縁側に配置されてビアホールＶＨ上の中央側にその径より小さな径の開口部１２ａが設けられた接着層１２と、ビアホールＶＨ内及び接着層１２の開口部１２ａ内に形成されたビア導体部１６と、ビアホールＶＨの上に配置されてビア導体部１６に接続された接続パッドＰを備えて接着層１２の上に形成され、接続パッドＰがビアホールＶＨの面積と同等又はそれより小さい面積を有する配線層２０と、ビア導体部１６の下部に設けられた接続端子１８用の接合部１９とを含む。【選択図】図１１
2009260098.tif 000002
【特許請求の範囲】
【請求項１】
厚み方向に貫通するビアホールが設けられた基板と、
前記ビアホール内に形成されたビア導体部と、
前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記基板の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、
前記配線層の上に形成された保護絶縁層と、
前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする配線基板。
【請求項２】
厚み方向に貫通するビアホールが設けられた基板と、
前記基板の上に形成され、前記基板上から前記ビアホールの内側に突き出るリング状延在部が前記ビアホール上の周縁側に配置されて前記ビアホール上の中央側に該ビアホールの径より小さい径の開口部が設けられた接着層と、
前記ビアホール内及び前記接着層の前記開口部内に形成されたビア導体部と、
前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記接着層の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、
前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする配線基板。
【請求項３】
前記接着層の前記リング状延在部と前記ビア導体部との間から前記ビアホールの側面と前記ビア導体部との間を介して及び前記基板の下面まで形成され、前記接着層の前記リング状延在部の下に前記ビアホールの側面から内側に突き出るリング状延在部が配置されて、前記接着層の前記開口部に対応する部分に開口部が設けられた絶縁層をさらに有することを特徴とする請求項２に記載の配線基板
【請求項４】
厚み方向に貫通するビアホールが設けられた基板と、
前記ビアホール内の上部周縁側から前記ビアホールの側面を介して前記基板の下面まで形成され、前記ビアホールの側面から内側に突き出るリング状延在部が前記ビアホールの前記上部周縁側に配置されて、前記ビアホールの上部中央側に前記ビアホールの径より小さい径の開口部が設けられた絶縁層と、
前記ビアホール内及び前記絶縁層の前記開口部内に形成されたビア導体部と
前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記基板の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、
前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする配線基板。
【請求項５】
前記接続パッドは前記ビアホールの面積より小さい面積を有し、前記ビアホール内の周縁側に配置された前記リング状延在部の上に、前記接続パッドを備えた配線層とは別の配線層が配置されていることを特徴とする請求項２乃至４のいずれか一項に記載の配線基板。
【請求項６】
前記基板上の前記ビアホール以外の領域に接着層が設けられており、前記ビアホールから外側に配置された前記配線層は前記接着層によって前記基板に接着されていることを特徴とする請求項１又は４に記載の配線基板。
【請求項７】
前記ビア導体部の厚みは前記配線層の厚みより厚く設定されていることを特徴とする請求項１乃至４のいずれか一項に記載の配線基板。
【請求項８】
前記絶縁層はポリイミド系のレジストからなることを特徴とする請求項１、３又は４に記載の配線基板。
【請求項９】
請求項２乃至８のいずれか一項において、前記配線層の上に保護絶縁層が形成されていることを特徴とする配線基板。
【請求項１０】
請求項１又は９に記載された配線基板と、
前記配線基板の前記保護絶縁層の上に実装された半導体チップと、
前記半導体チップと前記保護絶縁層に設けられた開口部に露出する配線層とを接続するワイヤとを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板及び半導体装置に係り、さらに詳しくは、半導体チップが実装されるＢＧＡ型パッケージの基板に適用できる配線基板及びそれを利用する半導体装置に関する。
【背景技術】
【０００２】
従来、基板としてポリイミドフィルムを用いたＢＧＡ型の半導体パッケージがある。そのような半導体パッケージの製造方法では、図１（ａ）に示すように、まず、上面に接着層２００が設けられたポリイミドフィルム１００を用意し、接着層２００及びポリイミドフィルム１００をパンチングなどで貫通加工することによりビアホールＶＨを形成する。
【０００３】
次いで、図１（ｂ）に示すように、接着層２００の上に銅箔３００を熱圧着して貼り合わせる。さらに、図１（ｃ）に示すように、銅箔３００をめっき給電経路に利用する電解めっきにより、ビアホールＶＨ内に銅めっきを施してビア導体部４００を形成する。
【０００４】
その後に、図１（ｄ）に示すように、銅箔３００をパターニングすることにより接続パッドＰを備えた配線層５００を形成する。図１（ｄ）の拡大部分平面図に示すように、接続パッドＰはビアホールＶＨ（ビア導体部４００）の上にそれより大きな面積で形成され、ビアホールＶＨから外側に延在して配置される。さらに、ビア導体部４００の下にはんだボール６００が搭載される。
【０００５】
特に図示しないが、配線層５００の接続部上に開口部が設けられたソルダレジストが配線層５００の上に形成された後に、ソルダレジストの上に半導体チップが実装され、半導体チップがワイヤによって配線層５００の接続部に電気接続される。
【０００６】
上記したような半導体パッケージの製造方法は、特許文献１に記載されている。
【０００７】
また、特許文献２には、リードパターンが形成されたベースフィルムの上に半導体チップが実装された半導体装置において、リードパターンの中途部をベースフィルムに形成した透孔の底部に露出させ、そこにはんだバンプをベースフィルムの下側に突出させて設けることにより、半導体装置をコンパクト化することが記載されている。
【特許文献１】特開２００７−１４９９２０号公報
【特許文献２】特開平５−２８３４６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述した従来技術の半導体パッケージでは、接続パッドＰは、ビアホールＶＨ内から下に脱落しないようにビアホールＶＨより大きな面積で形成される。これにより、接続パッドＰはポリイミドフィルム１００との密着面が確保されて、設計スペックのはんだボール６００の引っ張り強度に耐えることができる。
【０００９】
しかしながら、ビアホールＶＨ上からその周辺には接続パッドＰが独占的に配置されるため、接続パッドに隣接する別の配線層はビアホールから離れた位置に配置する必要があり、配線層を配置するエリアが限定されてしまう。このため、高性能な半導体チップを実装するために配線密度を向上させる際に容易に対応できない問題がある。
【００１０】
本発明は以上の課題を鑑みて創作されたものであり、不具合が発生することなく、ビアホール上からその周辺において配線密度を向上させることができる配線基板及びそれを利用する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明は配線基板に係り、厚み方向に貫通するビアホールが設けられた基板と、前記ビアホール内に形成されたビア導体部と、前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記基板の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、前記配線層の上に形成され、前記接続パッドの上に開口部が設けられた保護絶縁層と、前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする。
【００１２】
本願発明者は、基板のビアホール近傍での配線密度を向上させるため、ビアホール（ビア導体部）上に配置される配線層の接続パッドの面積がビアホールの面積と同等以下に設定する技術について鋭意研究した。接続パッドをビアホールの内側に配置すると接続パッドは基板に密着されずにビア導体部の上に配置された状態となる。このため、ビア導体部の下に設けられる接続端子を設計スペックの引っ張り強度で引っ張る際に、十分な接続強度（プル強度）が得られないおそれがあり、接続パッドが下側にずれたり脱落したりする可能性がある。
【００１３】
そこで、第１の発明では、配線層の上に保護絶縁層（ソルダレジストなど）を形成し、保護絶縁層によって接続パッドが基板側に支持されて固定されるようにしている。
【００１４】
これにより、ビアホールの近傍において配線層の高密度化を図りつつ、接続パッドにビア導体部を介して電気接続される接続端子の十分な接続強度（プル強度）を確保できるので、高性能な半導体チップの配線基板として容易に対応できるようになる。
【００１５】
また、上記課題を解決するため、本発明は配線基板に係り、厚み方向に貫通するビアホールが設けられた基板と、前記基板の上に形成され、前記基板上から前記ビアホールの内側に突き出るリング状延在部が前記ビアホール上の周縁側に配置されて前記ビアホール上の中央側に該ビアホールの径より小さい径の開口部が設けられた接着層と、前記ビアホール内及び前記接着層の前記開口部内に形成されたビア導体部と、前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記接着層の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする。
【００１６】
第２の発明では、基板上に配線層を接着するための接着層のビアホール上での配置が工夫されている。基板のビアホールに対応する領域の中央側にビアホールの径より小さい径の開口部が設けられた接着層が形成されている。つまり、基板上からビアホールの内側に突き出た接着層のリング状延在部がビアホール上の周縁側に配置されて、ビアホール上の中央側に接着層の開口部が配置されている。さらに、ビアホール内及び接着層の開口部内ビア導体部が形成されている。
【００１７】
そして、ビアホール（ビア導体部）上の領域において、ビアホールの上にその面積と同等以下の面積を有する配線層の接続パッドが配置されている。特に、接続パッドの面積をビアホールの面積より小さく設定する場合、絶縁性の接着層のリング状延在部の上に接続パッドと電気的に分離された別の配線層を配置することができる。これより、ビアホール上の領域において接続パッドばかりではなく、別の配線層を配置できるようになるので、配線密度を向上させることができる。
【００１８】
さらに、接着層のリング状延在部はビアホールの外側方向に延びて基板に十分に接着している。これにより、接続パッドがビアホールの内側に配置されるとしても接着層のリング状延在部によって接続パッドが支持されるので、設計スペックの引っ張り強度で接続端子を下側に引っ張る際に、十分な接続強度（プル強度）が得られる。
【００１９】
これにより、ビアホール上の領域において配線層の高密度化を図りつつ、接続パッドの十分な接続強度を確保できるので、高性能な半導体チップの配線基板として容易に対応できるようになる。
【００２０】
また、上記課題を解決するために、本発明は配線基板に係り、厚み方向に貫通するビアホールが設けられた基板と、前記ビアホール内の上部周縁側から前記ビアホールの側面及び前記基板の下面まで形成され、前記ビアホールの側面から内側に突き出るリング状延在部が前記ビアホールの前記上部周縁側に配置されて、前記ビアホールの上部中央側に前記ビアホールの径より小さい径の開口部が設けられた絶縁層と、前記ビアホール内及び前記絶縁層の前記開口部内に形成されたビア導体部と、前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記基板の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする。
【００２１】
第３の発明では、上記した第２の発明のビアホール上の周縁側に接着層のリング状延在部を配置する代わりに、ビアホールの上部周縁側に絶縁層（ソルダレジストなど）のリング状延在部を配置している。絶縁層は、ビアホールの上部周縁側からビアホールの側面を介して基板の下面まで延びて形成されている。さらに、ビアホール内及び絶縁層の開口部にビア導体部が形成されている。
【００２２】
そして、上記した発明と同様に、ビアホール（ビア導体部）の上にその面積と同等以下の面積を有する配線層の接続パッドが配置されている。上記した第２の発明と同様に、接続パッドの面積をビアホールの面積より小さく設定する場合、ビアホール領域の絶縁層のリング状延在部の上に接続パッドとは別の配線層を配置できるので、ビアホール上の領域での配線密度を向上させることができる。
【００２３】
さらに、絶縁層はビアホールの側面及び基板の下面に延びて基板に十分に接着している。これにより、接続パッドがビアホールの内側に配置されるとしても絶縁層のリング状延在部で支持されるので、設計スペックの引っ張り強度で接続端子を下側に引っ張る際に、十分な接続強度（プル強度）が得られる。
【００２４】
これにより、第２の発明と同様に、ビアホール上の領域において配線層の高密度化を図りつつ、接続パッドの十分な接続強度を確保することができる。
【発明の効果】
【００２５】
以上説明したように、本発明の配線基板では、不具合が発生することなく、ビアホール上からその周辺において配線密度を向上させることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００２７】
（第１の実施の形態）
図２〜図６は本発明の第１実施形態の配線基板の製造方法を示す断面図（一部平面図）、図７は同じく半導体装置を示す断面図である。第１実施形態の配線基板の製造方法では、図２（ａ）に示すように、まず、ポリイミドフィルムなどのフィルム基板１０の上に接着層１２が設けられて構成される接着層付き基板５を用意する。フィルム基板１０の厚みは例えば４０〜６０μｍであり、接着層１２の厚みは例えば１０〜２０μｍである。フィルム基板１０の代わりに、リジットタイプの絶縁基板を使用してもよい。
【００２８】
次いで、図２（ｂ）に示すように、接着層付き基板５をパンチングなどで貫通加工することにより、開口部を形成してビアホールＶＨを得る。ビアホールＶＨの径は例えば２００〜３００μｍに設定される。
【００２９】
続いて、図２（ｃ）に示すように、接着層付き基板５の接着層１２の上に厚みが１５〜２０μｍ程度の銅箔１４を熱圧着して貼り付ける。さらに、図２（ｄ）に示すように、銅箔１４をめっき給電経路に利用する電解めっきにより、ビアホールＶＨ内に銅めっき層を充填してビア導体部１６を形成する。なお、ビア導体部１６がビアホールＶＨの途中まで充填されるようにしてもよい。さらに、ビア導体部１６の下部に電解めっきによりニッケル層と金層をこの順に形成することにより、外部接続端子を接合するための接合部１９を得る。
【００３０】
続いて、銅箔１４の上にフォトリソグラフィによってレジスト（不図示）をパターニングし、そのレジストの開口部を通して銅箔１４をウェットエッチングした後に、レジストを除去する。これにより、図３（ａ）に示すように、銅箔１４がパターン化されて、ビアホールＶＨ（ビア導体部１６）の上に接続パッドＰが配置された配線層２０が形成される。
【００３１】
接続パッドＰは配線層２０とビア導体部１６とを電気接続させるためのパッドであり、配線層２０は半導体チップが接続される接続部２１を別に備えている。配線層２０の接続部２１は、例えば、半導体チップが実装される実装領域（不図示）を取り囲むようにその回りに並んで配置される。
【００３２】
本願発明者は、ビアホールＶＨ上及びその近傍での配線密度を向上させるために、ビアホールＶＨの上にその面積と同等又はそれより小さい面積を有する接続パッドＰを配置することを考案した。図３（ａ）の断面図の例では、両端側の接続パッドＰはビアホールＶＨ（ビア導体部１６）の上にその面積と同等の面積で配置されている。また、図３（ａ）の第１部分平面図を加えて参照すると、図３（ａ）の断面図の中央部の接続パッドＰは、ビアホールＶＨ（ビア導体部１６）の内側領域にビアホールＶＨの面積より小さい面積で配置されている。
【００３３】
前述した従来技術では、接続パッドはビアホール全体を被覆して外側に延在して配置されるので、ビアホールＶＨの近傍に別の配線層を配置することは困難である。しかしながら、第１実施形態では、図３（ａ）に示すように、接続パッドＰの面積をビアホールＶＨの面積と同等以下に設定することにより、ビアホールＶＨの近傍に別の配線層２０ｘを配置することが可能になる。これにより、ビアホールＶＨ上及びその近傍において配線密度を向上させることができる。
【００３４】
なお、図３（ａ）の第２部分平面図に例示するように、接続パッドＰが部分的にビアホールからはみ出していてもよく、接続パッドＰがビアホールＶＨの面積と同等以下に設定されていれば各種形状（十字型など）を採用することができる。この場合も同様に、ビアホールＶＨの近傍に別の配線層２０ｘを配置することができるので、配線密度を向上させることができる。
【００３５】
次いで、図３（ｂ）に示すように、ビア導体部１６の下部の接合部１９にはんだボールを搭載するなどしてフィルム基板１０の下側に突出する外部接続端子１８を設ける。ビア導体部１６の下部に接合部１９（ニッケル／金めっき層）が設けられているので、外部接続端子１８の接合性を向上させることができる。
【００３６】
このようにして、フィルム基板１０に設けられたビアホールＶＨの上にその面積と同等以下の面積の接続パッドＰが配置され、接続パッドＰはビアホールＶＨ（ビア導体部１６）を介して外部接続端子１８に電気接続される。
【００３７】
本実施形態では、接続パッドＰの接続強度を説明するために配線基板の状態で（半導体チップを実装する前に）外部接続端子１８を設けているが、実際には、半導体チップを実装した後（封止樹脂を形成した後）に外部接続端子１８を設けることによって、後述する半導体装置が構成される。
【００３８】
図４に示すように、そのような構造の配線基板では、接続パッドＰがフィルム基板１０に接着していないので、設計スペックの引っ張り強度で外部接続端子１８を下側に引っ張る際に、十分な接続強度（プル強度）が得られないおそれがあり、接続パッドＰが下側にずれたり脱落したりする可能性がある。
【００３９】
この対策として、第１実施形態では、図５に示すように、配線層２０の上にソルダレジスト２２（保護絶縁層）を形成することにより、接続パッドＰをフィルム基板１０側に支持して固定するようにしている。ソルダレジスト２２としては、ポリイミド系の強度の高いものが使用される。また、ソルダレジスト２２はスクリーン印刷などにより形成され、配線層２０の接続部２１の上に開口部２２ａが設けられる。
【００４０】
以上により、第１実施形態の配線基板１が得られる。図５に示すように、第１実施形態の配線基板１では、フィルム基板１０の上に接着層１２が設けられて構成される接着層付き基板５にはその厚み方向に貫通するビアホールＶＨが形成されている。ビアホールＶＨにはビア導体部１６が充填されており、その下部の接合部１９に外部接続端子１８が接合されて設けられている。
【００４１】
また、ビアホールＶＨ（ビア導体部１６）の上にはその面積と同等又はそれより小さい面積を有する接続パッドＰがビア導体部１６に電気接続されて配置されている。接続パッドＰは配線層２０の一部であり、その配線部に繋がっている。ビアホールＶＨ以外の領域に配置された各配線層２０は接着層１２の上に形成されてフィルム基板１０に接着している。また、配線層２０の接続部２１上に開口部２２ａが設けられたソルダレジスト２２（保護絶縁層）が接続パッドＰを被覆して形成されている。
【００４２】
前述したように、第１実施形態では、接続パッドＰをビアホールＶＨの面積と同等以下に設定することによる接続パッドＰの接続強度の低下を補うために、配線層２０の上にソルダレジスト２２を形成することによって接続パッドＰをフィルム基板１０側に支持して固定するようにしている。
【００４３】
これにより、図６に示すように、接続パッドＰの面積がビアホールＶＨの面積より小さくなっても、設計スペックの引っ張り強度で外部接続端子１８を引っ張る際に、十分な接続強度（プル強度）が得られる。従って、接続パッドＰが下側にずれたり、脱落したりするおそれがなくなり、配線基板の信頼性を向上させることができる。
【００４４】
このように、第１実施形態の配線基板１では、ビアホールＶＨの内側領域に接続パッドＰを配置することによってビアホールＶＨ周りの配線層の高密度化を図りつつ、接続パッドＰの十分な接続強度を確保できるので、高性能な半導体チップの配線基板として容易に対応できるようになる。
【００４５】
図７には、第１実施形態の配線基板１を利用して構成される半導体装置２が示されている。
【００４６】
図７に示すように、第１実施形態の半導体装置２では、図５に示した配線基板１のソルダレジスト２２の実装領域に、半導体チップ３０がその接続部が上側になった状態でダイアタッチ材（不図示）によって固着されて実装される。
【００４７】
また、半導体チップ３０の接続部は、ワイヤ３２によってソルダレジスト２２の開口部２２ａに露出する配線層２０の接続部２１に電気接続される。配線層２０の各接続部２１は半導体チップ３０を取り囲むようにその回りに並んで配置されている。さらに、半導体チップ３０及びワイヤ３２は封止樹脂３４によって封止される。
【００４８】
あるいは、半導体チップ３０を配線層２０の接続部２１にフリップチップ接続することにより、半導体装置２を構成してもよい。以下に説明する第２〜第４実施形態においても同様である。
【００４９】
第１実施形態の半導体装置２は、前述した理由により、ビアホールＶＨ周りの配線密度を向上させることができると共に、接続パッドＰの十分な接続強度が得られるので、高性能な半導体チップが信頼性よく実装されて構成される。
【００５０】
（第２の実施の形態）
図８〜図１０は本発明の第２実施形態の配線基板の製造方法を示す断面図（一部平面図）、図１１は同じく半導体装置を示す断面図である。前述した第１実施形態では、フィルム基板１０及び接着層１２に同一径の開口部が設けられてビアホールＶＨが形成される。第２実施形態の特徴は、ビアホール上の中央側にビアホールの径より小さい径の開口部が配置された接着層をフィルム基板の上に形成することにより、ビアホール上の領域に接続パッドの他に別の配線層を配置できるようにしたことにある。
【００５１】
第２実施形態の配線基板の製造方法では、図８（ａ）に示すように、まず、ポリイミドフィルムなどのフィルム基板１０を用意し、パンチングなどでフィルム基板１０を貫通加工することにより開口部を形成してビアホールＶＨを得る。さらに、フィルム状の接着層１２と銅箔１４とを用意する。
【００５２】
そして、図８（ｂ）に示すように、ビアホールＶＨが設けられたフィルム基板１０の上に接着層１２を介して銅箔１４を熱圧着して貼り合わせる。これにより、フィルム基板１０のビアホールＶＨの上部に接着層１２が露出した状態となる。
【００５３】
次の工程（図９（ａ）〜（ｃ））では、図８（ｂ）のビアホールＶＨの周りを拡大した拡大断面図で説明する。
【００５４】
図９（ａ）に示すように、ビアホールＶＨの上部に露出する接着層１２の中央部をレーザやブラストによって貫通加工することによりビアホールＶＨに連通する開口部１２ａを形成する。これにより、ビアホールＶＨ上の中央部にビアホールＶＨの径より小さい径の接着層１２の開口部１２ａが配置されると共に、ビアホールＶＨ１の外側から内側に延びる接着層１２のリング状延在部１２ｘがビアホールＶＨ上の周縁側に残された状態となる。
【００５５】
次いで、図９（ｂ）に示すように、銅箔１４をめっき給電経路に利用する電解めっきにより接着層１２の開口部１２ａからビアホールＶＨ内にかけて銅などからなるビア導体部１６を形成する。ビア導体部１６は、図９（ｂ）のようにビアホールＶＨの途中まで充填されてもよいし、ビアホールＶＨの全体に充填されてもよい。さらに、第１実施形態と同様に、ビア導体部１６の下部に接合部１９（ニッケル／金めっき層）を形成する。
【００５６】
次いで、図９（ｃ）に示すように、第１実施形態と同様に、銅箔１４をフォトリソグラフィ及びウェットエッチングでパターニングすることにより、ビアホールＶＨの面積と同等又はそれより小さい面積の接続パッドＰがビアホールＶＨの上に配置された配線層２０を形成する。このとき、図９（ｃ）の部分平面図を加えて参照すると、接続パッドＰはビアホールＶＨの中央部（接着層１２の開口部１２ａ）の上に形成され、ビアホールＶＨ上の接続パッドＰの両側に別の配線層２０ｘが配置される。
【００５７】
つまり、接続パッドＰをビアホールＶＨより小さくすることにより、ビアホールＶＨ上の接続パッドＰの外側領域に接着層１２のリング状延在部１２ｘが配置されるので、その領域に接続パッドＰとは別の配線層２０ｘを配置することができるようになる。絶縁性の接着層１２のリング状延在部１２ｘ上に別の配線層２０ｘが配置されるので、接続パッドＰとその両側の別の配線層２０ｘとは電気的に分離されて形成される。
さらに、図１０に示すように、ビアホールＶＨ内のビア導体部１６の下部の接合部１９にはんだボールを搭載するなどして外部接続端子１８を設ける。
【００５８】
以上により、第２実施形態の配線基板１ａが得られる。
【００５９】
図１０に示すように、第２実施形態の配線基板１ａでは、フィルム基板１０にそれを貫通するビアホールＶＨが設けられている。フィルム基板１０の上には、ビアホールＶＨに対応する領域の中央部にビアホールＶＨの径より小さい径の開口部１２ａが設けられた接着層１２が形成されている。つまり、フィルム基板１０上からビアホールＶＨの内側に突き出た接着層１２のリング状延在部１２ｘがビアホールＶＨ上の周縁側に配置され、これによってビアホールＶＨ上の中央側に接着層１２の開口部１２ａが配置されている。また、接着層１２の開口部１２ａからビアホールＶＨ内にビア導体部１６が充填されている。ビア導体部１６の下部の接合部１９には外部接続端子１８が設けられている。
【００６０】
さらに、ビアホールＶＨ上の領域において、接着層１２の開口部１２ａ内のビア導体部１６の上にビアホールＶＨの面積より小さい面積を有する接続パッドＰがビア導体部１６に電気接続されて配置されている。また、ビアホールＶＨ上の領域において、接着層１２のリング状延在部１２ｘの上に接続パッドＰと電気的に分離された別の配線層２０ｘが形成されている。そして、接続パッドＰは接着層１２の開口部１２ａ及びビアホールＶＨ内に充填されたビア導体部１６を介して外部接続端子１８に接続されている。
【００６１】
このように、第２実施形態の配線基板１ａでは、ビアホールＶＨ上の領域において、ビアホールＶＨより小さい面積の接続パッドＰが配置される部分に接着層１２の開口部１２ａを設けておき、別の配線層２０ｘが配置される部分に接着層１２のリング状延在部１２ｘを配置している。このため、ビアホールＶＨ上の領域内に接続パッドＰばかりではなく、それと電気的に分離された別の配線層２０ｘを配置することが可能になり、第１実施形態よりもビアホールＶＨ周りの配線密度を向上させることができる。
【００６２】
また、接続パッドＰは、接着層１２のリング状延在部１２ｘの上にその開口部１２ａを跨いで配置され、接着層１２はビアホールＶＨの外側方向に延びてフィルム基板１０に十分に接着している。さらに、ビアホールＶＨ内において接続パッドＰ及び接着層１２のリング状延在部１２ｘの下面には配線層２０の厚み（１０〜２０μｍ）より厚く設定されたビア導体部１６（厚み：３０〜６０μｍ）が形成されている。
【００６３】
このため、接着層１２及びビア導体部１６によってビアホールＶＨ上の接続パッドＰが支持されるので、設計スペックの引っ張り強度で外部接続端子１８を下側に引っ張る際に、十分な接続強度（プル強度）が得られる。
【００６４】
なお、前述した形態では、ビアホールＶＨ上での配線密度を向上させるため、接続パッドＰの面積をビアホールＶＨの面積より小さく設定したが、接続パッドＰの面積をビアホールＶＨと同等に設定してもよい。この場合、第１実施形態と同様に、ビアホールＶＨの近傍の接着層１２の上に別の配線層を配置することにより従来技術よりも配線密度を向上させることができる。
【００６５】
また、第１実施形態の図３（ａ）の第２部分平面図で示したように、接続パッドＰが部分的にビアホールＶＨから外側にはみ出していてもよい。
【００６６】
図１１には、第２実施形態の配線基板１ａを利用して構成される半導体装置２ａが示されている。
【００６７】
図１１に示すように、第２実施形態の半導体装置２ａでは、図１０に示した配線基板１ａの配線層２０の上に、その接続部２１上に開口部２２ａが設けられたソルダレジスト２２（保護絶縁層）が形成される。さらに、ソルダレジスト２２の上に、半導体チップ３０がその接続部が上側になった状態でダイアタッチ材（不図示）によって固着されて実装される。
【００６８】
また、半導体チップ３０の接続部はワイヤ３２によって配線層２０の各接続部２１に電気接続される。さらに、半導体チップ３０及びワイヤ３２は封止樹脂３４によって封止される。第２実施形態においても、実際には、半導体チップ３０を実装した後（封止樹脂３４を形成した後）に外部接続端子１８が設けられて半導体装置２ａが構成される。
【００６９】
（第３の実施の形態）
図１２〜図１４は本発明の第３実施形態の配線基板の製造方法を示す断面図（一部平面図）、図１５は同じく半導体装置を示す断面図である。第３実施形態が第２実施形態と異なる点は、ビアホール内の中央部にビアホールより小さい径の開口部が配置された接着層を形成する代わりに、ビアホール内の中央部にビアホールより小さい径の開口部が配置されたレジスト（絶縁層）を形成することにある。第３実施形態では、第１及び第２実施形態と同一工程についてはその詳しい説明を省略する。
【００７０】
第３実施形態の配線基板の製造方法では、図１２（ａ）に示すように、まず、第１実施形態と同様に、フィルム基板１０の上に接着層１２が設けられた接着層付き基板５を貫通加工することによりビアホールＶＨを形成する。さらに、銅箔１４を用意する。
【００７１】
次いで、図１２（ｂ）に示すように、フィルム基板１０上の接着層１２に銅箔１４を熱圧着して貼り付ける。続いて、図１２（ｃ）に示すように、ビアホールＶＨの内面及びフィルム基板１０の下面に厚みが１０〜２０μｍのレジスト４０を形成する。レジスト４０の形成方法は、ドライフィルムレジストを貼り付けるか、あるいは液状レジストを塗布してもよい。レジスト４０としては、ポリイミド系の強度が高いソルダレジストが使用される。
【００７２】
さらに、レジスト４０に対して露光・現像を行うことによりレジスト４０をパターニングする。これにより、図１２（ｄ）に示すように、ビアホールＶＨの上部の銅箔１４の下面にビアホールＶＨの径より小さい径の開口部４０ａが配置されたレジスト４０がパターン化されて形成される。レジスト４０は、ビアホールＶＨの上部側面から内側に延びるリング状延在部４０ｘが銅箔１４の下面に残されてパターン化されると共に、リング状延在部４０ｘからビアホールＶＨの側面を介してフィルム基板１０の下面まで延在して形成される。
【００７３】
なお、絶縁層の好適な例としてレジスト４０を挙げたが、各種の絶縁樹脂層又はシリコン酸化層などの無機絶縁層を使用してもよい。非感光性の絶縁層を使用する場合は、図１２（ｂ）の構造体の下面に絶縁層を形成した後に、フォトリソグラフィ及びエッチングによってパターン化される。
【００７４】
次いで、図１３（ａ）に示すように、第２実施形態と同様に、銅箔１４をめっき給電経路に利用する電解めっきにより、レジスト４０の開口部４０ａからビアホールＶＨ内にビア導体部１６を充填する。さらに、第１実施形態と同様に、ビア導体部１６の下部に接合部１９（ニッケル／金めっき層）を形成する。
【００７５】
その後に、銅箔１４をフォトリソグラフィ及びウェットエッチングしてパターニングする。これにより、図１３（ｂ）に示すように、第２実施形態と同様に、ビアホールＶＨ上にその面積より小さい面積の接続パッドＰが配置された配線層２０が形成される。接続パッド１４はレジスト４０の開口部４０ａを介してビアホールＶＨに充填されたビア導体部１６に電気接続される。
【００７６】
また、第２実施形態と同様に、図１３（ｂ）の部分平面図を加えて参照すると、ビアホールＶＨ上の領域において、接続パッドＰの両外側のレジスト４０のリング状延在部４０ｘの上に接続パッドＰとは別の配線層２０ｘが形成される。つまり、第２実施形態と同様に、ビアホールＶＨ上の領域に接続パッドＰとそれとは別の配線層２０ｘが混在して配置される。
【００７７】
ビアホールＶＨの上部周縁側には絶縁性のレジスト４０のリング状延在部４０ｘが配置されているので、接続パッドＰとその両側の配線層２０ｘとは電気的に分離されて形成される。さらに、図１４に示すように、ビアホールＶＨ内のビア導体部１６の下部の接合部１９にはんだボールを搭載するなどして外部接続端子１８が設けられる。
【００７８】
以上により、第３実施形態の配線基板１ｂが得られる。
【００７９】
図１４に示すように、第３実施形態の配線基板１ｂでは、フィルム基板１０の上に接着層１２が設けられた接着層付き基板５にそれを貫通するビアホールＶＨが設けられている。
【００８０】
ビアホールＶＨの上部周縁側からビアホールＶＨの側面を介してフィルム基板１０の下面までレジスト４０（絶縁層）が延在して形成されている。ビアホールＶＨの上部周縁側にビアホールＶＨの内面から内側に突き出たレジスト４０のリング状延在部４０ｘが配置され、これによってビアホールＶＨの上部中央側にビアホールＶＨの径より小さい径のレジスト４０の開口部４０ａが設けられている。
【００８１】
また、レジスト４０の開口部４０ａからビアホールＶＨ内にビア導体部１６が充填されている。ビア導体部１６の下部の接合部１９に外部接続端子１８が設けられている。さらに、ビアホールＶＨ上の領域において、レジスト４０の開口部４０ａ内のビア導体部１６の上にビアホールＶＨの面積より小さい面積を有する接続パッドＰがビア導体部１６に電気接続されて配置されている。
【００８２】
また、ビアホールＶＨ上の領域において、レジスト４０のリング状延在部４０ｘの上に接続パッドＰと電気的に分離された別の配線層２０ｘが形成されている。このように、ビアホールＶＨ上の領域には接続パッドＰばかりではなく、それと別の配線層２０ｘが配置されている。
【００８３】
そして、接続パッドＰはレジスト４０の開口部４０ａ及びビアホールＶＨ内に充填されたビア導体部１６を介して外部接続端子１８に接続されている。
【００８４】
第３実施形態では、ビアホールＶＨ上の領域において、ビアホールＶＨより小さい面積の接続パッドＰが配置される部分にレジスト４０の開口部４０ａを設けておき、別の配線層２０ｘが配置される部分にレジスト４０のリング状延在部４０ｘを配置している。このため、ビアホールＶＨ上の領域内に接続パッドＰばかりではなく、それと電気的に分離された別の配線層２０ｘを配置することが可能になり、第１実施形態よりもビアホールＶＨ周りの配線密度を向上させることができる。
【００８５】
また、接続パッドＰはレジスト４０のリング状延在部４０ｘの上にその開口部４０ａを跨いで配置され、レジスト４０はビアホールＶＨの側面を介してフィルム基板１０の下面まで延びてフィルム基板１０に十分に接着している。さらに、ビアホールＶＨ内において接続パッドＰ及びレジスト４０のリング状延在部４０ｘの下面には配線層２０より厚みの厚いビア導体部１６が形成されている。
【００８６】
このため、レジスト４０のリング状延在部４０ｘ及びビア導体部１６によってビアホールＶＨ上の接続パッドＰが支持されるので、設計スペックの引っ張り強度で外部接続端１８を下側に引っ張る際に、十分な接続強度（プル強度）が得られる。
【００８７】
なお、第３実施形態においても、接続パッドＰの面積をビアホールＶＨの面積と同等に設定してもよい。また、第１実施形態の図３（ａ）の第２部分平面図に示したように、接続パッドＰが部分的にビアホールＶＨから外側にはみ出していてもよい。
【００８８】
図１５には、第３実施形態の配線基板１ｂを利用して構成される半導体装置２ｂが示されている。図１５に示すように、第３実施形態の半導体装置２ｂでは、図１４に示した配線基板１ｂの配線層２０の上に、その接続部２１上に開口部２２ａが設けられたソルダレジスト２２（保護絶縁層）が形成される。さらに、ソルダレジスト２２の上に、半導体チップ３０がその接続部が上側になった状態でダイアタッチ材（不図示）によって固着されて実装される。
【００８９】
また、半導体チップ３０の接続部はワイヤ３２によって配線層２０の各接続部２１に電気接続される。さらに、半導体チップ３０及びワイヤ３２は封止樹脂３４によって封止される。第３実施形態においても、実際には、半導体チップ３０を実装した後（封止樹脂３４を形成した後）に外部接続端子１８が設けられて半導体装置２ｂが構成される。
【００９０】
（第４の実施の形態）
図１６は本発明の第４実施形態の配線基板を示す断面図、図１７は同じく半導体装置を示す断面図である。第４実施形態では、前述した第１、第２、第３実施形態の技術的特徴を組み合わせた配線基板について説明する。
【００９１】
図１６に示すように、第４実施形態の配線基板１ｃでは、フィルム基板１０にはそれを貫通するビアホールＶＨが設けられている。フィルム基板１０の上には、第２実施形態と同様に、ビアホールＶＨ上の周縁側にリング状延在部１２ｘが配置されて、ビアホールＶＨ上の中央側にビアホールＶＨの径より小さい径の開口部１２ａが設けられた接着層１２が形成されている。
【００９２】
さらに、ビアホールＶＨ上の接着層１２のリング状延在部１２ｘの下面からビアホールＶＨの側面を介してフィルム基板１０の下面まで第３実施形態と同様なレジスト４０（絶縁層）が形成されている。すなわち、接着層１２のリング状延在部１２ｘの下にレジスト４０のリング状延在部４０ｘが配置され、接着層１２の開口部１２ａに対応する部分にレジスト４０の開口部４０ａが設けられている。
【００９３】
また、接着層１２の開口部１２ａ内、レジスト４０の開口部４０ａ内及びビアホールＶＨの中にはビア導体部１６が充填されている。ビア導体部１６の下部には接合部１９（ニッケル／金めっき層）が形成されている。ビア導体部１６の下部の接合部１９にはんだボールなどから形成された外部接続端子１８が設けられている。
【００９４】
さらに、ビアホールＶＨ上の領域において、接着層１２の開口部１２ａ内及びレジスト４０の開口部４０ａ内のビア導体部１６の上にビアホールＶＨの面積より小さい面積を有する接続パッドＰが配置されている。また、ビアホールＶＨ上の領域において、接着層１２のリング状延在部１２ｘ（レジスト４０のリング状延在部４０ｘ）の上に接続パッドＰとは別の配線層２０ｘが配置されている。接続パッドＰは接着層１２の開口部１２ａ及びレジスト４０の開口部４０ａを介してビアホールＶＨに充填されたビア導電体１６に電気接続される。
【００９５】
さらに、配線層２０の上には、その接続部２１上に開口部２２ａが設けられたソルダレジスト２２（保護絶縁層）が形成されている。
【００９６】
第４実施形態では、ビアホールＶＨ上にそれより小さい面積で配置された接続パッドは、第１に、その上側に形成されるソルダレジスト２２によってフィルム基板１０側に支持される。第２に、同じく接続パッドＰは接着層１２のリング状延在部１２ｘの上にその開口部１２ａを跨いで配置され、その接着層１２はフィルム基板１０に十分に接着しているので、接続パッドＰは接着層１２によって支持される。
【００９７】
さらに、第３に、接着層１２のリング状延在部１２ｘの下にはレジスト４０のリング状延在部４０ｘが配置され、そのレジスト４０はフィルム基板１０の十分に接着しているので、接続パッドＰはレジスト４０によっても支持される。
【００９８】
このように、第４実施形態では、接続パッドＰは上側に形成されたソルダレジスト２２によって支持されると共に、その下側に形成された接着層１２及びレジスト４０によっても支持される。特に、接続パッドＰの面積をより小さく設定する場合は、接着層１２及びレジスト４０の２層構造で支持することにより、接続パッドＰの信頼性を確保することができる。
【００９９】
第４実施形態では、設計スペックの引っ張り強度で外部接続端１８を下側に引っ張る際に、第１〜第３実施形態のようなソルダレジスト２２、接着層１２又はレジスト４０のみで接続パッドＰを支持する場合よりも、高い接続強度（プル強度）が得られる。
【０１００】
第４実施形態においても、接続パッドＰの面積をビアホールＶＨの面積と同等に設定してもよい。また、第１実施形態の図３（ａ）の第２部分平面図に示したように、接続パッドＰが部分的にビアホールＶＨから外側にはみ出していてもよい。
【０１０１】
第４実施形態では、第１、第２、第３実施形態の技術的特徴を組み合わせたが、（１）接続パッドを配線層の上に形成されるソルダレジストで支持する方法（第１実施形態）、（２）接続パッドをビアホールより小さい開口部が設けられた接着層で支持する方法（第２実施形態）、（３）接続パッドをビアホールより小さい開口部が設けられたレジストで支持する方法（第３実施形態）の中から少なくとも２つを組み合わせてもよい。
【０１０２】
図１７に示すように、第４実施形態の半導体装置２ｃでは、他の実施形態と同様に、図１６に示した配線基板１ｃのソルダレジスト２２の上に半導体チップ３０が実装され、半導体チップ３０の接続部がワイヤ３２によって配線層２０各接続部２１に電気接続される。さらに半導体チップ３０及びワイヤ３２が封止樹脂３４によって封止される。第４実施形態においても、実際には、半導体チップ３０を実装した後（封止樹脂３４を形成した後）に外部接続端子１８が設けられて半導体装置２ｃが構成される。
【図面の簡単な説明】
【０１０３】
【図１】図１（ａ）〜（ｄ）は従来技術の配線基板の製造方法を示す断面図である。
【図２】図２（ａ）〜（ｄ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その１）である。
【図３】図３（ａ）及び（ｂ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（一部平面図）（その２）である
【図４】図４は図３（ｂ）で得られる配線基板の接続パッドのプル強度について説明する断面図である
【図５】図５は本発明の第１実施形態の配線基板の製造方法を示す断面図（その３）であるである。
【図６】図６は本発明の第１実施形態の配線基板の接続パッドのプル強度について説明する断面図である。
【図７】図７は本発明の第１実施形態の半導体装置を示す断面図である
【図８】図８（ａ）及び（ｂ）は本発明の第２実施形態の配線基板の製造方法を示す断面図（その１）である。
【図９】図９（ａ）〜（ｃ）は本発明の第２実施形態の配線基板の製造方法を示す断面図（一部平面図）（その２）である。
【図１０】図１０は本発明の第２実施形態の配線基板を示す断面図である。
【図１１】図１１は本発明の第２実施形態の半導体装置を示す断面図である。
【図１２】図１２（ａ）〜（ｄ）は本発明の３実施形態の配線基板の製造方法を示す断面図（その１）である。
【図１３】図１３（ａ）及び（ｂ）は本発明の３実施形態の配線基板の製造方法を示す断面図（一部平面図）（その２）である。
【図１４】図１４は本発明の３実施形態の配線基板の製造方法を示す断面図である（その３）。
【図１５】図１５は本発明の第３実施形態の半導体装置を示す断面図である。
【図１６】図１６は本発明の４実施形態の配線基板を示す断面図である。
【図１７】図１７は本発明の第４実施形態の半導体装置を示す断面図である。
【符号の説明】
【０１０４】
１，１ａ，１ｂ，１ｃ…配線基板、２，２ａ，２ｂ，２ｃ…半導体装置、５…接着層付き基板、１０…フィルム基板、１２…接着層、１２ａ，２２ａ，４０ａ…開口部、１２ｘ，４０ｘ…リング状延在部、１４…銅箔、１６…ビア導体部、１８…外部接続端子、１９…接合部、２０…配線層、２１…接続部、２０ｘ…別の配線層、２２…ソルダレジスト（保護絶縁層）、３０…半導体チップ、３２…ワイヤ、３４…封止樹脂、４０…レジスト（絶縁層）、Ｐ…接続パッド、ＶＨ…ビアホール。
【図１】
2009260098.tif 000003
【図２】
2009260098.tif 000004
【図３】
2009260098.tif 000005
【図４】
2009260098.tif 000006
【図５】
2009260098.tif 000007
【図６】
2009260098.tif 000008
【図７】
2009260098.tif 000009
【図８】
2009260098.tif 000010
【図９】
2009260098.tif 000011
【図１０】
2009260098.tif 000012
【図１１】
2009260098.tif 000013
【図１２】
2009260098.tif 000014
【図１３】
2009260098.tif 000015
【図１４】
2009260098.tif 000016
【図１５】
2009260098.tif 000017
【図１６】
2009260098.tif 000018
【図１７】
2009260098.tif 000019