(57)【要約】 【課題】柱状結晶構造体を有する半導体発光素子の長所を活かしながら、前記リークやショートが生じることなく、かつ量産工程に好適な電極形成工程を可能とする。【解決手段】半導体発光素子１０は、基板１１上にｎ型層１３ａ、発光層１３ｂ、ｐ型層１３ｃの順番で積層された柱状結晶構造体１３を有し、柱状結晶構造体１３は、基板１１近傍より先端の径が細く、かつ柱状結晶構造体１３の表面を覆う絶縁膜１４を有してなる。【選択図】図５
2009010012.tif 000002
【特許請求の範囲】
【請求項１】
基板上にｎ型層、発光層、ｐ型層の順番で積層された柱状結晶構造体を有し、
前記柱状結晶構造体は、前記基板近傍より先端の径が細く、前記柱状結晶構造体の表面を覆う絶縁膜を有してなることを特徴とする半導体発光素子。
【請求項２】
前記柱状結晶構造体の先端部の径が５０nm以下である請求項１記載の半導体発光素子。
【請求項３】
前記ｐ型層の先端に突き刺された導電性を有する導電板であって、突き刺された状態で加熱されることによって前記ｐ型層と合金化されてオーミック接触されたｐ型電極を有する請求項１又は２記載の半導体発光素子。
【請求項４】
前記ｐ型電極は、透光性を有し、前記基板は、前記ｐ型電極と対向する面に発光層から放射された光に対して８０％以上の反射率を有する反射膜を有してなる請求項３記載の半導体発光素子。
【請求項５】
前記ｐ型電極は、発光層から放射された光に対して８０％以上の反射率を有する材料からなり、前記基板は、透光性を有してなる請求項３記載の半導体発光素子。
【請求項６】
基板上にｎ型層、発光層、ｐ型層の順番で積層された柱状結晶構造体が形成された半導体発光素子の製造方法であって、
前記柱状結晶構造体を前記基板近傍より先端の径を細く成長させる工程と、
前記柱状結晶構造体の表面を絶縁膜で覆う工程と、
前記ｐ型層の先端に突き刺すための導電性を有する導電板を作製する工程と、
前記ｐ型層の先端に前記導電板を突き刺し加熱することにより、ｐ型層と前記導電板とを合金化してオーミック接触させる工程とを含むことを特徴とする半導体発光素子の製造方法。
【請求項７】
前記導電板を作製する工程は、前記導電板の一方面であって前記突き刺しが行われる面と反対側の面に変形を規制する補強層を形成する工程と、前記オーミック接触させる工程の後に、前記補強層を除去する工程とを有することを特徴とする請求項６記載の半導体発光素子の製造方法。
【請求項８】
請求項１〜５のいずれかに記載の半導体発光素子を用いた発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、柱状結晶構造体内で電子と正孔を結合させて発光させることを特徴とする半導体発光素子、その製造方法及び該発光素子を用いた発光装置に関する。
【背景技術】
【０００２】
近年、窒化物半導体もしくは酸化物半導体で構成された、発光層を有する発光素子が知られている。この発光素子の構造は、主としてサファイア基板を用い、発光層の下部にシリコン（Si）がドーピングされたｎ＋―ＧａＮ層からなるｎ―クラッド層とコンタクト層、発光層の上部のマグネシウム(Mg)がドーピングされたｐ−ＡｌＸ１Ｇａ１−Ｘ１Ｎからなる電子ブロック層、電子ブロック層の上部のｐ−ＧａＮのコンタクト層によって構成されている。かかる発光素子（以下、プレーナー型ＬＥＤという）は、基板のサファイアと窒化物半導体との格子定数が大きく異なるため、基板上に窒化物半導体を成長させて薄膜を形成する工程において、結晶内に格子不整合による非常に多くの糸状の貫通転位（threading dislocation）を含んでしまうため、この貫通転位の存在が発光素子の発光効率を増大させる上でネックとなっていた。
【０００３】
特許文献１は、かかるプレーナー型ＬＥＤにおける課題を解決するものであり、ＧａＮからなる柱状結晶構造体（以下、柱状結晶構造体をナノコラムという）を用いたＬＥＤ（半導体発光素子）を提案している。すなわち、図１３に示すように、このＬＥＤは、サファイア基板６１上に、ｎ型ＧａＮからなるバッファ層６２と、ＧａＮからなり、ｐ−ｎ接合面に介在される活性層（量子井戸（quantum well））を有するアレイ状に配列された多数のナノコラム６３と、隣接するナノコラム間に埋め込まれている透明絶縁物層６４と、透明電極６５と、電極パッド６６、６７とで構成されている。特に、青色ＧａＮナノコラム６３は、ｎ型ＧａＮナノコラム、ＩｎＧａＮ量子井戸、ｐ型ＧａＮナノコラムから構成されている。
【０００４】
このＧａＮナノコラム６３を有するＬＥＤでは、プレーナー型ＬＥＤとは異なり、ＧａＮ層のエピタキシャル成長法による層成長時に点在していた成長核がくっついて平面成長するのではなく、成長核がくっつく前に縦方向に成長するために、各ナノコラムには貫通転位は原理的に存在せず、貫通転位の周囲に発生する点欠陥もプレーナー型と比較して圧倒的に少ないことが期待されることから、プレーナー型ＬＥＤに比べて極めて結晶品質の良いＧａＮ単結晶が得られ、内部量子効率も飛躍的に向上することが期待されている。
【特許文献１】特開２００５−２２８９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されたＬＥＤでは、貫通転位が発生するという課題は解決されているが、プレーナー型ＬＥＤに比して、電極形成が困難であるという課題を有している。ナノコラムＬＥＤを作製するためには、多数のナノコラム上にプレート状の電極を形成する必要があり、そのためにナノコラム間に絶縁体物の充填が必要であるが、ナノコラム間の溝のアスペクト比は５〜１０程度でかつ開口部もせいぜい数百ナノメートル（nm）であるため、通常のＣＶＤプロセスでは溝の底まで充填するのは非常に困難である。また、ＳＯＧ等をコーティングするにしても液体特有の表面張力のために溝の中まで入りにくい。したがって、プレーナー型ＬＥＤに比して、特にｐ型電極の形成が困難という欠点を有している。特に、ｐ型ＧａＮ層が非常に薄いために、ｐ型電極層と活性層との間、ｐ型電極層とｎ型ＧａＮ層との間のリークやショートの防止が困難であるという課題を有する。
【０００６】
本発明は、上記課題に鑑みてなされたもので、その目的とするところは、柱状結晶構造体を有する半導体発光素子の長所を活かしながら、前記リークやショートが生じることなく、かつ量産工程に好適な電極形成工程を可能とする半導体発光素子、その製造方法及び該発光素子を用いた発光装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、基板上にｎ型層、発光層、ｐ型層の順番で積層された柱状結晶構造体を有し、前記柱状結晶構造体は、前記基板近傍より先端の径が細く、前記柱状結晶構造体の表面を覆う絶縁膜を有してなることを特徴とするものである。
【０００８】
請求項６に記載の発明は、基板上にｎ型層、発光層、ｐ型層の順番で積層された柱状結晶構造体が形成された半導体発光素子の製造方法であって、前記柱状結晶構造体を前記基板近傍より先端の径を細く成長させる工程と、前記柱状結晶構造体の表面を絶縁膜で覆う工程と、前記ｐ型層の先端に突き刺すための導電性を有する導電板を作製する工程と、前記ｐ型層の先端に前記導電板を突き刺し加熱することにより、ｐ型層と前記導電板とを合金化してオーミック接触させる工程とを含むことを特徴とするものである。
【０００９】
これらの構成によれば、柱状結晶構造体の先端が尖った形状を有することになり、ＣＶＤ法やＳＯＧ法のように絶縁物のカバレッジの状態によらず、柱状結晶のｐ型層のみにプレーナー型の金属板を形成できるので、先端部に配置される電極との間のリークやショートが生じにくくなって信頼性が高くなると共に、電極となる電極板側との取付作業が容易となり、量産性に適し、かつ安価な半導体発光素子が提供可能となる。また、柱状結晶構造体の表面全体に絶縁膜を形成したので、隣接する柱状結晶構造体との間や電極との間での絶縁性が確保され、従来のような絶縁材を充填する等の複雑な作業に比して量産性に適したものとなる。
【００１０】
請求項２に記載の発明は、請求項１記載の半導体発光素子において、前記柱状結晶構造体の先端部の径が５０nm以下である。特に柱状結晶構造体の先端部の径を５０nm以下のように尖鋭にすることで、上記作用がより一層顕著となる。
【００１１】
請求項３に記載の発明は、請求項１又は２記載の半導体発光素子において、前記ｐ型層の先端に突き刺された導電性を有する導電板であって、突き刺された状態で加熱されることによって前記ｐ型層と合金化されてオーミック接触されたｐ型電極を有するものである。この構成によれば、導電板をｐ型層に突き刺し、埋め込んで加熱すれば、両者が合金化するので、従来のように、柱状結晶構造体間に絶縁材を充填し、それを土台にしてｐ型電極を形成するという複雑な工程を経ることがなくなり、ｐ型電極の形成が簡単となる。
【００１２】
請求項４に記載の発明は、請求項３記載の半導体発光素子において、前記ｐ型電極は、透光性を有し、前記基板は、前記ｐ型電極と対向する面に発光層から放射された光に対して８０％以上の反射率を有する反射膜を有してなるものである。この構成によれば、柱状結晶構造体に突き刺したｐ型電極は使用する光の波長に対して透光性を有するので、柱状結晶構造体からの発光を最小限のロスで上方（ｐ型電極側）に取り出すことが可能となる。さらに、基板側に向けて出射された光については基板表面に８０％以上の反射率を有する反射膜で反射して上方に向かわせるので、更に最小限のロスで光の取り出しが可能となる。これにより、光取り出し効率が飛躍的に向上する。
【００１３】
請求項５に記載の発明は、請求項３記載の半導体発光素子において、前記ｐ型電極は、発光層から放射された光に対して８０％以上の反射率を有する材料からなり、前記基板は、透光性を有してなるものである。この構成によれば、柱状結晶構造体からの光は基板側から外方へ出射される。そして、ｐ型電極側に向けて出射された光についてはｐ型電極で８０％以上反射して基板側に向かうので、最小限のロスで光の取り出しが可能となる。これにより、光取り出し効率が一層向上する。
【００１４】
請求項７に記載の発明は、請求項６記載の半導体発光素子の製造方法において、前記導電板を作製する工程は、前記導電板の一方面であって前記突き刺しが行われる面と反対側の面に変形を規制する補強層を形成する工程と、前記オーミック接触させる工程の後に、前記補強層を除去する工程とを有することを特徴とする。この構成によれば、補強層は、治具などを用いて柱状結晶構造体との間での機械的な突き刺し力に耐え、変形しない強度で形成されているので、オーミック接触させる工程での突き刺し力の付与作業が容易となり、しかも、この工程終了後の次工程で前記補強層を容易に剥離などにより除去するようにしたので、前記オーミック接触させる工程が精度良くかつ容易に行われる。
【００１５】
請求項８に記載の発明は、請求項１〜５のいずれかに記載の半導体発光素子を用いた発光装置である。この構成によれば、リークやショートの生じにくい信頼性が高く、量産性に適した発光装置が提供される。
【発明の効果】
【００１６】
請求項１，６に記載の発明によれば、柱状結晶構造体の先端を尖った形状を有するものとしたので、先端部を電極を形成する金属板に突き刺すことにより、完全にプレーナー型のｐ型電極が形成でき、先端部に配置される電極との間のリークやショートが生じにくくなって信頼性が高くなると共に、電極となる電極板側との取付作業を容易にでき、量産性に適し、かつ安価な半導体発光素子が提供可能となる。また、柱状結晶構造体の表面全体に絶縁膜を形成したので、ｐ型層とｎ型層の間、もしくはそれらの電極との間の絶縁性を確保でき、従来のような絶縁材を充填する等の複雑な作業に比して量産性に適したものにできる。
【００１７】
請求項２に記載の発明によれば、特に柱状結晶構造体の先端部の径を５０nm以下のように尖鋭にすることで、上記作用をより一層顕著に実現することができる。
【００１８】
請求項３に記載の発明によれば、導電板をｐ型層に突き刺し、埋め込んで加熱して両者を合金化することで、従来のように、柱状検証構造体間に絶縁材を充填し、それを土台にしてｐ型電極を形成するという複雑な工程を経ることがなくなり、ｐ型電極の形成を簡単にすることができる。
【００１９】
請求項４に記載の発明によれば、柱状結晶構造体に突き刺したｐ型電極を使用する光の波長に対して透光性を有するものとしたので、柱状結晶構造体からの発光を最小限のロスで上方（ｐ型電極側）に取り出すことが可能となる。さらに、基板側に向けて出射された光については基板表面に８０％以上の反射率を有する反射膜で反射して上方に向かわせるので、更に最小限のロスで光の取り出しが可能となる。これにより、光取り出し効率が飛躍的に向上する。
【００２０】
請求項５に記載の発明によれば、ｐ型電極側に向けて出射された光がｐ型電極で８０％以上反射して基板側に向かうようにしたので、最小限のロスで光の取り出しが可能となる。これにより、光取り出し効率が一層向上する。
【００２１】
請求項７に記載の発明によれば、補強層として、治具などを用いて柱状結晶構造体との間での機械的な突き刺し力に耐え、変形しない強度のもので形成したので、オーミック接触させる工程での突き刺し力の付与作業を容易にでき、しかも、この工程終了後の次工程で前記補強層を容易に剥離などにより除去するようにしたので、前記オーミック接触させる工程を精度良くかつ容易に行える。
【００２２】
請求項８に記載の発明によればリークやショートの生じにくい信頼性の高い、かつ量産性に適した発光装置が提供可能となる。
【発明を実施するための最良の形態】
【００２３】
以下に説明する実施形態は、主として窒化ガリウム（GaN）からなる柱状結晶構造体（以下、ナノコラムという）であるが、ナノコラム結晶としては、ＧａＮに限定されるものではなく、酸化物、窒化物、酸窒化物、その他の化合物半導体材料を適宜採用可能である。また、絶縁体の基板としてサファイアを、導電性の基板としてシリコン（Si）を用いたが、基板の材料はこれらに限定されるものではなく、例えば、ＳｉＣ、ＳｉＯ２、ＺｎＯ、ＡｌＮ（窒化アルミニウム）等でもよい。
【００２４】
（第１実施形態）
図１〜図９は、本発明の第１実施形態を示す半導体発光素子の製造工程を示す図で、図１は基板部の形成工程を示し、図２は柱状結晶構造体の成長工程を示し、図３〜図５は絶縁膜の形成工程を示し、図６は電極部の形成工程を示し、図７は柱状結晶構造体と電極部との突き刺し工程を示し、図８は電極部から補強層を除去する工程を示し、図９は外部との接続のための電極の形成工程を示す図である。
【００２５】
まず、所要形状のシリコン（Si）基板１１を準備し、これを公知のＭＯＣＶＤ（有機金属気相成長法）装置内に導入し、シリコン基板１１を所定時間、例えば１０分間だけ、所定温度、例えば１２００℃の環境に晒し、表面に対するクリーニング処理を施す。なお、このときの反応炉内の圧力は略真空の、例えば７６トール：Ｔｏｒｒ（＝１０１．３パスカル：Ｐａ）とした。次いで、ＭＯＣＶＤ装置内で、ナノコラムを形成するために、シリコン基板１１の温度が所定の低温度、例えば５００℃になるように温度設定をし、低温ＡｌＮ緩衝層１２を所定厚み、例えば２５nmだけ成長させる。Ａｌ原料としてはトリメチルアルミニウム（TMAl）が、窒素原料としてはＮＨ３が使用されている。
【００２６】
次に、図２に示すナノコラム１３の形成を行う。本実施形態では、まず、図１に示すように、ナノコラムｎ型半導体層１３の核としてのｎ型ＧａＮ１３ａ′を、例えば１nmの高さ程度に形成する。
【００２７】
次いで、ＭＯＣＶＤ装置内の圧力を７６Torrに保ったまま、シリコン基板１１の温度が所定温度、例えば１１５０℃になるように温度設定を行う。ガリウム（Ga）原料としてはトリメチルガリウム（TMGa）が使用されている。反応炉内の温度が安定した後、ナノコラムＧａＮを形成するための、ＴＭＧａ、ＮＨ３の他、ドーパントとなるシリコン（Si）の原料であるテトラエチルシラン（TESi）が供給される。ここでは、ｎ伝導を得るためのドーパントとしてシリコンを用いたが、これに限定されず、例えばゲルマニウ（Ge）でもよい。かかる成長工程によって、ｎ型伝導性を有するナノコラムｎ型半導体層１３ａが形成される（図２参照）。なお、ナノコラムｎ型半導体層１３ａの高さは、反応時間を適宜長短制御することで、所望の高さ、例えば数十nm〜数μmのナノコラムを成長させることが可能である。
【００２８】
次に、ＭＯＣＶＤ装置を用いて、ナノコラムｎ型半導体層１３ａ上に発光層１３ｂの形成を行う。反応炉内圧力は７６Torrであり、シリコン基板１１の温度は７５０℃になるように温度設定を行う。発光層１３ｂは量子井戸構造となっており、井戸層（InGaN）と障壁層（GaN）とで構成される。さらに、複数の井戸を有する多重量子井戸構造（MQW）が採用可能である。多重量子井戸構造は、井戸層と障壁層の成長を交互に所要回数だけ繰り返し行うことで形成できる。本実施形態では、発光層１３ｂを構成する井戸層及び障壁層のＩｎ組成は１７％及び０％であり、厚さはそれぞれ２nm及び５nmである。上記工程より、多重量子井戸からなるナノコラム発光層１３ｂが形成される。
【００２９】
次に、ＭＯＣＶＤ装置を用いて、ナノコラム発光層１３ｂ上に、ｐ型ＧａＮからなるナノコラムｐ型半導体層１３ｃの形成を行う。ｐ型伝導を得るためのドーパントとしてマグネシウム（Mg）が採用されている。マグネシウムの原料としてはビスエヒルシクロペンタジエニルマグネシウム（CP2Mg）が採用されている。また、ｐ型半導体層１３ｃは、所要厚、例えば１００nmの厚みに形成されている。これまでの成長において、ナノコラム１３の径を、シリコン基板１１近傍（図２では下側）より先端側が細い形状にするには、ＮＨ３の流量、キャリアガス（例えば水素（H2））の流量、もしくは成長温度等の各種パラメータを変えていくことで実現できる。これらのパラメータ制御により、図２に示すように、ｐ型半導体層１３ｃの先端部を略２０nmに調整している。なお、パラメータを制御することで、ｐ型半導体層１３ｃの先端部を数nm〜数十nm程度まで細くすることは充分可能である。
【００３０】
図７で後述するように、ナノコラム１３の先端を、略５０nm以下に細くすることで、電極部との突き刺し工程での好適な突き刺しが可能となる。なお、先端が細すぎると、突き刺し時に折れる等の不具合があることから、略１０nm以上であることが好ましい。また、成長パラメータの制御によって、図２のように、ｎ型半導体層１３ａの部分から漸次細くなるように形成することも可能であるが、ｎ型半導体層１３ａの部分は、柱状でも、漸次細くなる先窄まり（縦断面視で台形形状）でも構わない。また、パラメータ制御によって、ｐ型半導体層１３ｃの全体に亘って先窄まり形状に成長させてもよいし、ｐ型半導体層１３ｃの先端側の所定寸法部分について先窄まり形状に成長させるようにしてもよい。
【００３１】
図３に示すように、ビーカー４１等の容器に、チオアセトアミド（TAA）と酢酸とを混合した所定ｐＨ値、ここではｐＨ２の水溶液にＺｎＣｌ２を溶解した溶液４２を満たし、その後、この溶液４２中に、ナノコラム１３が形成されているシリコン基板１１を浸漬させる。Ｐｈ値、温度、時間を適切に制御することにより、ナノコラム１３の表面に図４に示すように厚み数十nmのＺｎＳの絶縁膜１４を形成することができる。本工程では、反応を促進させるため、ハロゲンランプ４３等を併用してもよい。その後、絶縁膜１４が形成されたシリコン基板１１をビーカー４１から取り出し、図５に示すように公知のイオンエッチング装置（ＲＩＥ：図示せず）により、ナノコラム１３の上面に対して斜め方向からアルゴン等のイオン４４を照射（矢印で示す）することにより、ナノコラム１３の上部の絶縁膜１４のエッチングを行う。イオン照射角度は好ましくはナノコラム１３の上部の絶縁膜１４のみをエッチングするべく考慮し、できればシリコン基板１１を垂直軸周りに回転させながら行うのが望ましい。図５では、イオンエッチング処理により、絶縁膜１４のうちナノコラム１３の上部の絶縁膜がエッチングされ、露出している。ただし、側面及び底面はエッチングされることなくほぼ残存しており、ナノコラム１３の表面保護膜としての機能を果たすようにしている。
【００３２】
本実施形態では、溶液を利用することで、ナノコラム１３間の間隙に万遍なく、かつ確実に絶縁材料を行き渡らせることができる。さらに、ナノコラム１３を上向きで電解溶液４２中に浸漬することで、溶液４２をナノコラム１３間の間隙に、一層行き渡るようにしている。
【００３３】
＜ｐ型電極の製造＞
続いて、図５の処理で形成されたナノコラム半導体１０に電極を形成する工程の一例について、図６で説明する。
【００３４】
図６は、ｐ型電極部２０の一例を示す断面図である。ｐ型電極部２０は、所要厚を有するシリコン（Si）からなる基板２１上に、熱酸化によるＳｉ酸化膜２２を所定厚、例えば１００nm形成し、その上面に、所要厚、例えば１００nmの酸化インジウムスズ（ITO）薄膜２３と所要厚、例えば５０nmのロジウム（Rh）薄膜２４とがこの順で形成されたものである。Ｓｉ酸化膜２２は、後で除去されるべき犠牲層の機能を果たすものである。
【００３５】
図７に示すように、ｐ型電極部２０をロジウム薄膜２４の面が前記ナノコラム１３に接触するように対向配置して、治具４５を用いてナノコラム半導体１０とｐ型電極部２０との当接方向に所要圧を付与する。治具４５は、互いに対向配置された下部押圧板４６、上部押圧板４７、及び両押圧板４６，４７を平行に保持して連結するネジ部材４８，４８で構成されている。ネジ部材４８を回動操作することで、両押圧板４６，４７を接離方向に移動できる。ネジ部材４８を締め付けることで、ナノコラム半導体１０とｐ型電極部２０との間に機械的な所要圧を付与でき、これによりナノコラム半導体１０のナノコラム１３の頂部がｐ型電極部２０のロジウム薄膜２４に微小な所定寸法分、例えば５０nm程度だけ突き刺される（侵入する）。侵入寸法によっては、ＩＴＯ薄膜２３に達しても良い。なお、治具４５は、耐熱温度が後述の合金化処理のための加熱温度、ここでは後述するように６００℃以上の部材で構成されている。ｐ型電極部２０にシリコン（Si）基板２１を機械的な押圧時における補強用として用いることで、治具４５による機械的圧力の付与作業が容易かつ確実に行えるようにしている。
【００３６】
この状態で、治具４５を公知のアニール炉に入れ、所定温度、例えば６００℃で、所定時間、例えば５分だけ、所定の雰囲気（例えば窒素（N2）雰囲気）中に放置する。このアニール処理が終了すると、冷却してアニール炉から取り出し、治具４５を外した後、ナノコラム１３のｐ型半導体層１３ｃとロジウム薄膜２４（あるいは侵入寸法によってはＲｈ／ＩＴＯ両薄膜部位２５）は合金化し、機械的にも電気的にも良好な接合状態が形成される。
【００３７】
その後、接合された両部材１０，２０をフッ酸溶液が満たされたビーカー等の容器に浸漬して、シリコン酸化膜２２を溶解することにより、シリコン基板２１を切り離す。接合後は、シリコン（Si）基板２１及びＳｉ酸化膜２２は、その役目が終了したとして除去される。すなわち、図８に示すように、ｐ型電極部２０からシリコン基板２１、シリコン酸化膜２２の部分が除去され、ナノコラム１３のｐ型半導体層１３ｃの先端部にロジウム薄膜２３、ＩＴＯ薄膜２４からなる透明導電膜２５が形成される。
【００３８】
さらに、図９に示すように、通常のリソグラフィ技術とエッチング技術とにより、ＩＴＯ薄膜２３上に、ｐ型パッド電極３１として、厚さ５０nmのニッケル（Ni）層、厚さ５０nmのチタン（Ti）層、及び厚さ５００nmの金（Au）層からなる積層膜が形成され、一方、シリコン基板１１の裏面にはｎ型電極３２として、厚さ５０nmのチタン（Ti）層、及び厚さ５００nmの金（Au）層からなる積層膜が形成され、これによってナノコラム半導体発光素子が作製される。
【００３９】
（第２実施形態）
図１０は、ナノコラム半導体発光素子の第２実施形態の構成を説明するための図で、図１０（ａ）は、シリコン基板１１１の上面の、図１と同様にして形成された低温ＡｌＮ緩衝層１１２の上面に、電子ビーム共蒸着（ＥＢ）装置によりロジウム（Rh）膜１１５を所定厚、例えば５０nmだけ形成し、その後、一般のリソグラフィ技術とエッチング技術とを用いて、ロジウム膜１１５に、所定径、例えば直径１００nm程度の開口した凹部１１６を数十nm〜ナノコラムの予めの設計個数（単位面積当たりの個数）等に基づいて設定された間隔を置いて多数形成する。ロジウム膜１１５は、ナノコラム発光層で発光される波長帯、例えば波長４６０nmの青色光に対して８０％以上の反射率を有する反射膜として機能する。シリコン基板１１１側に向かう光に対する反射率が８０％以上であれば、所望する高輝度の発光素子が作製できる。
【００４０】
次いで、図２と同様な工程を経ることで、凹部１１６によって露出したシリコン基板１１１の上面に、図１０（ｂ）に示すように、ｎ型半導体層１１３ａ、発光層１１３ｂ、ｐ型半導体層１１３ｃの順番で積層されたナノコラム１１３が形成される。なお、ロジウム（Rh）の融点は１９７０℃であるので、ナノコラム１１３の成長工程において、ロジウム薄膜１１５は安定している。さらに、図１０（ｂ）に示すように、ナノコラム１１３の表面には、図３、図４のようにして、保護用、絶縁用のＺｎＳ酸化膜１１４が形成される。さらにナノコラム１１３の上部に図５と同様にしてイオン４４を照射して、図１０（ｃ）のようなナノコラム１１３の上部の絶縁膜１１４のエッチングを行って、ナノコラム半導体１１０を作製する。
【００４１】
その後、図６と同様にして、図１０（ｄ）に示すようなｐ型電極が作製される。なお、第２実施形態では、厚さ１００nmのＳｉ酸化膜２２の上面に形成されるＩＴＯ薄膜２３，Ｒｈ薄膜２４の膜厚を薄層、例えば５nm程度に薄くすると、Ｒｈ薄膜２４はナノコラム１１３の発光層１１３ｂで発光した光を透過し、ＩＴＯ薄膜２３及びＲｈ薄膜２４からなる層は全体として透明導電膜を形成する。
【００４２】
ｐ型電極２０のナノコラム半導体１１０への接合は、図７、図８と同様な方法で行われ、電極部となる積層膜３１，３２の形成は図９と同様にして行われる。
【００４３】
このように、第２実施形態では、ナノコラム半導体層１１０の基部側の間隙部位にロジウム膜１１５を形成したので、発光層１１３ｂからの発光光のうち、下方に向かった光を高効率で上方に向けることが可能となり、高輝度の発光素子が製造できる。
【００４４】
（第３実施形態）
図１１は、ナノコラム半導体発光素子の第３実施形態の構成を説明するための図で、図１１（ａ）に示すように、基板として絶縁体であるサファイア基板２１１を用いる。このサファイア基板２１１の上部に、図１と同様に低温ＡｌＮ緩衝膜２１２を厚さ２５nm形成する。ここで、サファイア基板２１１は発光層から出る波長４６０nmの光に対して透明であり、かつその上面に形成された低温ＡｌＮ緩衝膜２１２のバンドギャップ幅は６．２eVと波長４６０nmの光を透過するほど充分大きいので、ナノコラム半導体２１０からの発光波長４６０nmの光を透過する透光性を有した基板部（２１１，２１２）を形成することができる。なお、ナノコラム２１３、絶縁膜２１４の作製工程は、実施形態１と同様で、これによってナノコラム半導体２１０が作製される。
【００４５】
次いで、実施形態１に示す方法で、ｐ型電極２０を形成する。ｐ型電極２０は、厚さ１００nmのＳｉ酸化膜上に形成されるＩＴＯ薄膜２３及びＲｈ薄膜２４のうちのＲｈ薄膜２４の膜厚を１００nm程度に厚くすると、このＲｈ薄膜２４は波長４６０nmの青色光に対して８０％以上の反射率を有する高反射膜となる。ナノコラム２１３から上方に向かう光に対する反射率が８０％以上であれば、所望する高輝度の発光素子が作製できる。そして、図１１（ｂ）に示すように、ｐ型電極２５が接合されたナノコラム半導体２１０が作製される。
【００４６】
この後、図１１（ｃ）に示すように、ＩＴＯ薄膜２３上面の適所にｐ型電極２３１となる積層膜が形成され、一方、電極従来のリソグラフィ技術及びエッチング技術を用いて、ｎ電極を構成する部分のＩＴＯ薄膜２３及びＲｈ薄膜２４及びナノコラム２１３が除去され、この除去部分の適所にｎ型電極２３２の積層膜が形成される。この構成により、第３実施形態のナノコラム半導体発光素子２１０では、図中、下方に向けて光が放射される。
【００４７】
図１２は、第３実施形態に係るナノコラム半導体発光素子を発光装置に適用した場合の一実施形態を示す側断面図である。
【００４８】
発光装置５０は、ナノコラム半導体発光素子を所定材料、例えばセラミックからなるパッケージ５１で保持する形で構成されている。パッケージ５１は、所要の立体形状、例えば直方体形状（縦横共に数mm〜１０mm程度）を有しており、上面には、その内部に向けて所要サイズを有するすり鉢状の凹部５２が形成されている。凹部５２は周囲の斜面部５２１と所要サイズの底面部５２２とで構成されている。底面部５２２の適所にはｐ型配線５３，ｎ型配線５４が互いに離間してパターニングされており、図では詳細には示していないが、両配線５３，５４はパッケージ５１外に引き出されている。
【００４９】
底面部５２２の上部にはナノコラム半導体発光素子２１０が配置され、発光した光を上方に出射するようにしている。ナノコラム半導体発光素子２１０のサイズは、縦横共に０．数mm〜略１mm程度である。ナノコラム半導体発光素子２１０の電極として機能する積層膜２３１，２３２は対応する配線５３，５４と電気的に接続されている。なお、積層膜２３２の高さ調整のため、金（Au）からなるバンプ５５が介設され、これにより積層膜２３２とｎ型配線５４との電気的な接続が確保されている。
【００５０】
凹部５２の斜面部５２１は、所要角度、例えば略４５度を有し、その表面には所要厚で高反射材からなる反射膜、例えばアルミニウム（Al）の薄膜５６が塗布等により形成されており、ナノコラム半導体発光素子２１０から横方向に射出した光を、最小のロス（高効率）で上方に反射させるようにしている。また、ナノコラム半導体発光素子２１０が配置された凹部５２内は、透光性樹脂５７で封止され、保護及びナノコラム半導体発光素子２１０の安定固定を兼ねている。透光性樹脂５７で全体をモールドすることで、ナノコラム半導体発光素子２１０から射出した光を最小のロスで上方に向けて出力できる。
【００５１】
なお、パッケージ５１の形状は、上記に限定されず、円柱形状でも良く、用途等に応じて適宜な形状、サイズが採用可能である。また用途（特に輝度）に応じて、１個のパッケージ５１内に複数のナノコラム半導体発光素子２１０を配設する態様としてもよい。また、凹部５２１の形状も、円錐形状が好ましいが、これに限定されず、多角錐でもよい。また、発光装置は、第１、第２実施形態に係るナノコラム半導体発光素子を適用することも可能である。
【図面の簡単な説明】
【００５２】
【図１】基板部の形成工程を示す図である。
【図２】柱状結晶構造体の成長工程を示す図である。
【図３】絶縁膜の形成工程を示す図である。
【図４】絶縁膜の形成工程を示す図である。
【図５】絶縁膜の形成工程を示す図である。
【図６】電極部の形成工程を示す図である。
【図７】柱状結晶構造体と電極部との突き刺し工程を示す図である。
【図８】電極部から補強層を除去する工程を示す図である。
【図９】外部との接続のための電極の形成工程を示す図である。
【図１０】第２実施形態の構成を説明するための図で、（ａ）は基板部の形成工程を示す図、（ｂ）は絶縁用のＺｎＳ酸化膜が形成された図、（ｃ）はナノコラムの上部の絶縁膜のエッチングを行っている図、（ｄ）は作製された発光素子を示す図である。
【図１１】第３実施形態の構成を説明するための図で、（ａ）は柱状結晶構造体の成長工程〜絶縁膜の形成工程を示す図、（ｂ）は柱状結晶構造体と電極部との突き刺し工程を示す図、（ｃ）は外部との接続のための電極の形成工程を示す図である。
【図１２】第３実施形態に係るナノコラム半導体発光素子を発光装置に適用した場合の一実施形態を示す側断面図である。
【図１３】従来の柱状結晶構造体を用いたＬＥＤの構造を示す図である。
【符号の説明】
【００５３】
１１，１１１，２１１  シリコン基板
１２，１１２，２１２  低温ＡｌＮ緩衝層
１３，１１３，２１３  ナノコラム
１３ａ′，１３ａ、１１３ａ  ｎ型半導体層
１３ｂ、１１３ｂ  発光層
１３ｃ、１１３ｃ  ｐ型半導体層
１４，１１４，２１４  酸化膜
２０  ｐ型電極部
２１  シリコン基板
２２  シリコン酸化膜
２３  酸化インジウムスズ（ITO）薄膜
２４  ロジウム（Rh）薄膜２４
３１，２３１  ｐ型パッド電極
３２，２３２  ｎ型パッド電極
４２  溶液
４４  イオン
４５  治具
１１５  ロジウム膜
１１６  凹部
１０，１１０，２１０  ナノコラム半導体
５０  発光装置
５１  パッケージ
５７  透光性樹脂  
【図１】
2009010012.tif 000003
【図２】
2009010012.tif 000004
【図３】
2009010012.tif 000005
【図４】
2009010012.tif 000006
【図５】
2009010012.tif 000007
【図６】
2009010012.tif 000008
【図７】
2009010012.tif 000009
【図８】
2009010012.tif 000010
【図９】
2009010012.tif 000011
【図１０】
2009010012.tif 000012
【図１１】
2009010012.tif 000013
【図１２】
2009010012.tif 000014
【図１３】
2009010012.tif 000015