(57)【要約】【課題】インバータ回路を制御するインバータ制御回路において、インバータ回路からのアナログ信号を増幅してＡ／Ｄ変換する際に、増幅器のゲインを切り替えるタイミングを確実に検出して切り替える。【解決手段】インバータ制御回路２は、インバータ回路４のスイッチ素子の導通状態を制御するＰＷＭ信号を生成するタイマ回路と、インバータ回路の負荷電流により生成されるアナログ信号を増幅して出力する増幅器と、ＰＷＭ信号の出力変化タイミングに同期して増幅器のゲインの切り替えを制御するゲイン制御回路と、を備える。【選択図】図１
2009095206.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子で構成されるインバータ回路を制御するインバータ制御回路であって、
前記スイッチ素子の導通状態を制御するＰＷＭ信号を生成するタイマ回路と、
前記インバータ回路の負荷電流により生成されるアナログ信号を入力し増幅して出力する増幅器と、
前記ＰＷＭ信号の出力変化タイミングに同期して前記増幅器のゲインの切り替えを制御するゲイン制御回路と、
を備えるインバータ制御回路。
【請求項２】
前記ゲイン制御回路は、前記ＰＷＭ信号の出力がローレベルからハイレベルに変化するタイミング又はハイレベルからローレベルに変化するタイミングのいずれか一方に同期して前記増幅器のゲインの切り替えを制御する請求項１に記載のインバータ制御回路。
【請求項３】
前記タイマ回路はクロック入力にもとづいてカウントアップ動作とカウントダウン動作を行うアップ／ダウンカウンタを備え、前記ＰＷＭ信号は、前記アップ／ダウンカウンタのカウント値にもとづいて前記出力変化タイミングが決まる請求項１に記載のインバータ制御回路。
【請求項４】
前記インバータ制御回路は更に、前記ＰＷＭ信号の出力変化タイミングを検出してワンショットのパルス信号をゲイン切り替え信号として前記増幅器に出力するゲイン切り替え信号発生回路を備える請求項１に記載のインバータ制御回路。
【請求項５】
Ａ／Ｄコンバータを更に備え、前記増幅器の出力をデジタルデータに変換し、前記デジタルデータにもとづいて前記PWM信号のパルス幅を調整する請求項１乃至４のいずれか１項に記載のインバータ制御回路。
【請求項６】
前記ゲイン制御回路は、前記アナログ信号の複数の電圧レベルに対し前記Ａ／Ｄコンバータの基準電圧を超えない範囲で増幅するよう前記増幅器のゲインを制御する請求項５に記載のインバータ制御回路。
【請求項７】
前記タイマ回路は、前記増幅器のゲインの切り替え後に増幅された前記アナログ信号がＡ／Ｄ変換されるように、前記Ａ／Ｄコンバータの変換開始タイミングを示すＡ／Ｄトリガ信号を出力するＡ／Ｄトリガ信号発生回路を備える請求項６に記載のインバータ制御回路。
【請求項８】
前記Ａ／Ｄトリガ信号発生回路は、クロック入力にもとづいてカウントアップ動作とカウントダウン動作を行うアップ／ダウンカウンタのカウント値と比較する比較値を設定する比較値設定レジスタと前記カウント値と前記比較値設定レジスタの内容を比較する比較回路とを備え、前記比較回路の比較結果にもとづいて前記Ａ／Ｄトリガ信号を出力する請求項７に記載のインバータ制御回路。
【請求項９】
前記Ａ／Ｄトリガ発生回路は、前記ＰＷＭ信号を入力し、前記ＰＷＭ信号の出力変化タイミングを検出後、所定の時間を計測して前記Ａ／Ｄトリガ信号を出力する請求項７に記載のインバータ制御回路。
【請求項１０】
前記増幅器は第一の入力と第二の入力を備え、前記アナログ信号は前記第一の入力に接続され、前記増幅器の出力は前記Ａ／Ｄコンバータに接続されるとともに、前記増幅器の出力と接地間に複数の抵抗素子が直列に接続され、前記複数の抵抗素子間の複数の接続ノードと前記第二の入力の間にスイッチ回路が接続され、前記ゲイン制御回路は、前記スイッチ回路のＯＮ状態またはＯＦＦ状態を設定するゲイン設定データにもとづき前記ゲインの切り替えを制御する請求項６に記載のインバータ制御回路。
【請求項１１】
前記ゲイン制御回路は、前記ＰＷＭ信号の出力変化の前に前記ゲイン設定データが格納されるゲイン設定レジスタと、前記ＰＷＭ信号の出力変化タイミングに同期したゲイン切り替え信号によって前記ゲイン設定レジスタに格納された前記ゲイン設定データをラッチして前記スイッチ回路に供給し、前記ゲイン切り替え信号を受けるまでラッチした前記ゲイン設定データを保持するスイッチ切り替えレジスタを備える請求項１０に記載のインバータ制御回路。
【請求項１２】
前記ゲイン設定レジスタは複数のレジスタから構成され、前記複数のレジスタには、前記複数の電圧レベルに対して互いに異なるゲイン設定データが格納される請求項１１に記載のインバータ制御回路。
【請求項１３】
前記複数の電圧レベルは、三相モータのＵ相、Ｖ相、Ｗ相に対応して少なくとも３段階の電圧レベルの間で変化し、各々の電圧レベルに応じて前記増幅器のゲインの切り替えを制御する請求項６乃至請求項１２のいずれか１項に記載のインバータ制御回路。
【請求項１４】
前記デジタルデータにもとづき演算処理を行い前記ＰＷＭ信号のパルス幅を調整するＣＰＵを備える請求項５乃至請求項１３のいずれか１項に記載のインバータ制御回路。
【請求項１５】
前記PWM信号は、前記三相モータ制御におけるU相、V相、W相の制御に対応した複数の正相のPWM信号と複数の逆相のPWM信号を含み、前記インバータ回路のスイッチ素子は前記三相モータを制御する複数のスイッチ素子から構成され、前記ゲイン制御回路は、前記複数の正相のPWM信号の出力タイミングの変化又は前記複数の逆相のＰＷＭ信号の出力タイミングの変化に同期して前記増幅器のゲインの切り替えを制御する請求項１４に記載のインバータ制御回路。
【請求項１６】
スイッチ素子で構成されるインバータ回路を制御するインバータ回路の制御方法であって、
前記スイッチ素子の導通状態をＰＷＭ信号で制御し、
前記インバータ回路の負荷電流により生成されるアナログ信号を増幅器に入力し、
前記ＰＷＭ信号の出力変化タイミングに同期して前記増幅器のゲインを切り替え、
前記増幅器により増幅された信号をデジタルデータに変換し、
前記デジタルデータにもとづいて前記ＰＷＭ信号のパルス幅を制御するインバータ回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインバータ制御回路とその制御方法に関し、特にＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）によるインバータ制御回路とその制御方法に関する。
【背景技術】
【０００２】
エアコンや冷蔵庫などの家庭電器から産業用機器に渡る幅広い分野の製品でモータ制御が行われている。特に、近年ではこれらの電気機器の制御においては、消費電力を低減するために効率的に制御することが重要となっている。
【０００３】
例えばエアコンでは、温度制御の精度を上げるとともに省電力を実現するために、インバータ回路によるモータ制御が行われているが、モータの最適な制御が必要とされている。具体的には、インバータ回路を構成するスイッチ素子をＯＮ／ＯＦＦさせることにより、モータコイルへの通電を制御するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動方式が広く用いられている。ＰＷＭ駆動するための制御回路として、例えばマイクロコンピュータが用いられ、スイッチ素子をＯＮ／ＯＦＦさせるパルス幅を変化させてモータコイルへの電流供給を制御している。そしてインバータ回路及びモータを介して流れる電流にもとづくアナログ信号（電圧）をＡ／Ｄコンバータによりデジタルデータに変換し、このデジタルデータをもとに、最適なモータ駆動ができるよう、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）がＰＷＭのパルス幅を制御している。
【０００４】
Ａ／Ｄコンバータへのアナログ信号にもとづいて精度の良い制御を行うためにはＡ／Ｄコンバータの分解能が重要である。特に、アナログ信号の振幅の大小にかかわらず高い分解能を確保することが重要となるが、特許文献１にはＡ／Ｄコンバータへ入力するアナログ信号を増幅する増幅器を備え、その増幅器のゲインをＣＰＵからの制御信号により変更することでアナログ信号の振幅にかかわらず高分解能を確保する技術が記載されている。
【特許文献１】特開２０００−１８８５４８
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されたデータ収集装置では、第２マルチプレクサの抵抗の接続切り替えをＣＰＵが制御することでゲイン（増幅率）を変更していた。しかしながら、ＣＰＵにより切り替え制御を行った場合、切り替え毎にＣＰＵの処理実行を要するために他の処理をＣＰＵが実行している場合にはＣＰＵの負荷が増加しＣＰＵ性能の低下を招いていた。また、他の優先度の高い処理をＣＰＵが実行している場合には実際の切り替えまでに待ち時間が生じ、最適なタイミングで切り替えることが困難であった。  特に、近年、エアコンや冷蔵庫などの低消費電力化が求められており、インバータ制御モータの高効率化が求められており、そのような応用においてインバータを制御する際にはできる限りＣＰＵの性能を落とさずに処理負担を減らすことが重要となっている。
【課題を解決するための手段】
【０００６】
本発明の係るインバータ制御回路の一態様は、スイッチ素子で構成されるインバータ回路を制御するインバータ制御回路であって、スイッチ素子の導通状態を制御するＰＷＭ信号を生成するタイマ回路と、インバータ回路の負荷電流により生成されるアナログ入力信号を増幅して出力する増幅器と、ＰＷＭ信号の出力変化タイミングに同期して増幅器のゲインの切り替えを制御するゲイン制御回路と、を備える。
【０００７】
また、本発明に係るモータ制御方法の一態様は、スイッチ素子で構成されるインバータ回路を制御するインバータ回路の制御方法であって、スイッチ素子の導通状態をＰＷＭ信号で制御し、インバータ回路の負荷電流により生成されるアナログ入力信号を増幅器に入力し、ＰＷＭ信号の出力変化タイミングに同期して増幅器のゲインを切り替え、増幅器により増幅された信号をデジタルデータにＡ／Ｄ変換し、デジタルデータにもとづいてＰＷＭ信号のパルス幅を制御する。
【発明の効果】
【０００８】
本発明によれば、ＰＷＭ出力に同期して増幅器に入力されるアナログ信号のゲインを切り替えることにより、入力されるアナログ信号の振幅に応じて増幅し最適なＡ／Ｄ変換を行ってインバータ制御をすることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、添付した図面を参照して本発明の実施の形態に係るインバータ制御回路及びその制御方法について説明する。
【００１０】
１．発明の実施の形態１  
図１は、本発明に係るインバータ制御回路を備えたモータ制御システムの構成例を示すブロック図である。モータとして３相モータを駆動する例が示されている。モータコイル３に流れる電流はインバータ回路４により制御される。インバータ回路４は、複数のスイッチ素子ＴＲ１〜Ｔｒ６を有し、マイクロコンピュータ２から入力される６相のＰＷＭ信号に応じて、スイッチ素子ＴＲ１〜Ｔｒ６をＯＮ／ＯＦＦさせることによりモータに供給する電流を調整する。図１には、制御対象であるモータのうち、モータコイル３のみを図示している。なお、以下の実施の形態の説明では、モータコイル３のコイル相数、及びインバータ回路４のインバータＩＮＶの相数は、それぞれ３相を例として説明するが、本発明は、コイル及びインバータの相数はこれに限定されるものではない。
【００１１】
マイクロコンピュータ２は、タイマ回路２２によって生成される６相のＰＷＭ信号を、インバータ回路４に出力している。６相のＰＷＭ信号は、モータのＵ相、Ｖ相、Ｗ相に対応した３つの正相信号とそれぞれの逆相信号からなる。タイマ回路２２から出力されるＰＷＭ信号は、スイッチ素子ＴＲ１〜Ｔｒ６のＯＮ／ＯＦＦを制御している。スイッチ素子ＴＲ１〜Ｔｒ６は、電源４１とモータコイル３との間に設けられ、電源２１からモータコイル３へ供給される電流を調整している。インバータ回路４は、シャント抵抗と呼ばれる抵抗Ｒｓの一端であるノードｎ１の電圧をマイクロコンピュータ２に出力している。マイクロコンピュータ２は、このノードｎ１の電圧をモニタし、ＰＷＭ信号のパルス幅を調整するフィードバック制御を行っている。
【００１２】
ノードｎ１の電圧は、マイクロコンピュータ２内の増幅器２３の非反転入力側に入力して増幅され、Ａ／Ｄコンバータ２５によってデジタルデータに変換して測定される。増幅器２３の反転側入力はゲイン制御回路２４に接続される。増幅器２３のゲインは、ゲイン制御回路２４の出力によって制御される。ＣＰＵ２１は、Ａ／Ｄ変換結果で得られたデータを元にＰＷＭのパルス幅を調整するための演算を行ったのち、タイマ回路２２を制御している。
【００１３】
尚、本実施形態では増幅器２３、ゲイン制御回路２４、Ａ／Ｄコンバータ２５、タイマ回路２２は全てマイクロコンピュータ２に含まれ、それらがバス２６を介して接続され、ＣＰＵ２１によって制御に必要なデータの書き込みや読み出しを行う例を示しているが、これに限定されるものではなく、ＣＰＵ２１を除き、それらの一部または全部がマイクロコンピュータ外部にあってもよい。また、Ａ／Ｄコンバータは０Ｖから基準電源Ｖｒｅｆ（例えば５Ｖ）までの振幅に対して１０ビットの分解能を有する例で説明するが、これに限定されるものではなく、プラスとマイナスの両方の基準電源を有するものや１０ビット以外の分解能を有するＡ／Ｄコンバータであってもよく、モータ制御システムによって適宜決めればよい。
【００１４】
発明の実施の形態１では、インバータ回路４の複数のスイッチ素子を制御するためにタイマ回路２２から出力される３つのＰＷＭ信号の出力変化タイミングに同期して増幅器２３のゲインが切り替わる。それにより、インバータ回路４から増幅器２３に入力されるアナログ信号は、切り替えによって設定されたゲインで増幅され、増幅器２３の出力電圧がＡ／Ｄコンバータ２５でＡ／Ｄ変換される。Ａ／Ｄ変換結果をＣＰＵ２１が読み出して演算処理をおこなったのち、ＰＷＭ出力のパルス幅が調整される。ＰＷＭ信号の出力変化タイミングに同期して増幅器２３のゲインを切り替えるため、測定すべき電圧を増幅するタイミングを確実に検出して増幅することが可能となる。以降、各構成要素とそれらの動作を詳細に説明する。
【００１５】
インバータ回路４は、スイッチ素子ＴＲ１〜ＴＲ６、ダイオードＤ１〜Ｄ６、抵抗Ｒｓ、及び電源２１を備えて構成されている。スイッチ素子ＴＲ１〜ＴＲ６、ダイオードＤ１〜Ｄ６は、３相モータ駆動用のインバータＩＮＶ１、ＩＮＶ２，ＩＮＶ３を構成している。それぞれのインバータ出力は、モータコイル３を構成する３相のコイルに接続され、電流を供給している。スイッチ素子ＴＲ１〜ＴＲ６はＮＰＮ型トランジスタを例として示しているがこれに限定されない。
【００１６】
スイッチ素子ＴＲ１及びＴＲ２は、Ｕ相のＰＷＭ信号５０及びＵ相の逆相のＰＭＷ信号５１によって駆動制御されるインバータＩＮＶ１を構成している。スイッチ素子ＴＲ１は、コレクタがノードｎ２に接続され、エミッタがノードｎ３に接続され、ベースにＵ相に対応するＰＷＭ信号５０が入力されるＮＰＮ型トランジスタによって構成されている。スイッチ素子ＴＲ２は、コレクタがノードｎ３に接続され、エミッタがノードｎ１に接続され、ベースにＵ相の逆相信号に対応したＰＭＷ信号５２が入力されるＮＰＮ型トランジスタによって構成されている。
【００１７】
ノードｎ２とノードｎ３の間には、ダイオードＤ１が接続されている。ダイオードＤ１は、アノードがノードｎ３に接続され、カソードがノードｎ２に接続されている。同様に、ノードｎ３とノードｎ１の間には、ダイオードＤ２が接続されている。ダイオードＤ２は、アノードがノードｎ１に接続され、カソードがノードｎ３に接続されている。ダイオードＤ１、Ｄ２は、スイッチ素子ＴＲ１、ＴＲ２を高速スイッチングしたときの電流を平滑化するように設けられている。また、スイッチ素子ＴＲ１、ＴＲ２がＯＮからＯＦＦに切り替わると、モータコイルでは誘電起電力が発生し、モータ内にサージ電圧（高電圧）が発生する。ダイオードＤ１、Ｄ２は、スイッチ素子ＴＲ１、２に印加されるサージ電圧を低減し、スイッチ素子ＴＲ１、ＴＲ２を保護する機能も有している。
【００１８】
同様に、スイッチ素子ＴＲ３及びＴＲ４は、Ｖ相に対応するＰＷＭ信号５２及びＶ相の逆相に対応するＰＭＷ信号５３によって駆動されるインバータＩＮＶ２を構成している。スイッチ素子ＴＲ３は、コレクタがノードｎ２に接続され、エミッタがノードｎ３に接続され、ベースにＶ相のＰＷＭ信号５２が入力されるＮＰＮ型トランジスタによって構成されている。スイッチ素子ＴＲ４は、コレクタがノードｎ４に接続され、エミッタがノードｎ１に接続され、ベースにＶ相の逆相の信号ＰＭＷ信号５３が入力されるＮＰＮ型トランジスタによって構成されている。ダイオードＤ３は、アノードがノードｎ４に接続され、カソードがノードｎ２に接続されている。ダイオードＤ４は、アノードがノードｎ１に接続され、カソードがノードｎ４に接続されている。
【００１９】
スイッチ素子ＴＲ５及びＴＲ６は、Ｗ相に対応するＰＷＭ信号５４及びＷ相の逆相に対応するＰＭＷ信号５５によって駆動されるインバータＩＮＶ３を構成している。スイッチ素子ＴＲ５は、コレクタがノードｎ２に接続され、エミッタがノードｎ５に接続され、ベースにＷ相のＰＷＭ信号５４が入力されるＮＰＮ型トランジスタによって構成されている。スイッチ素子ＴＲ６は、コレクタがノードｎ５に接続され、エミッタがノードｎ１に接続され、ベースにＷ相の逆相のＰＭＷ信号５５信号が入力されるＮ型トランジスタによって構成されている。ダイオードＤ５は、アノードがノードｎ５に接続され、カソードがノードｎ２に接続されている。ダイオードＤ６は、アノードがノードｎ１に接続され、カソードがノードｎ５に接続されている。
【００２０】
インバータＩＮＶ１〜ＩＮＶ３の出力であるノードｎ３、ｎ４、ｎ５は、モータコイル３を構成する３相のコイルにそれぞれ接続されている。ノードｎ１〜ｎ３から供給される電流がモータコイル３を流れることでモータの回転が制御される。抵抗Ｒｓは、ノードｎ１と接地との間に接続されており、インバータ回路４の負荷電流が抵抗Rsを介して流れることで生成されるノードｎ１の電圧がマイクロコンピュータ４の内部にある増幅器２３に接続されている。
【００２１】
図２に、タイマ回路２２の構成を示す。タイマ回路２２は、マイクロコンピュータ２内部のクロック発生回路（図示せず）から出力されるクロックをカウント用クロックＣＬＫとして入力するアップ／ダウンカウンタ２１１、インバータ回路４を制御するＰＭＷ信号を発生するＰＷＭ発生回路２２０、Ａ／ＤコンバータのＡ／Ｄ変換開始用のトリガ信号を発生するＡ／Ｄトリガ発生回路２３０、及び増幅器２３のゲインを切り替えて制御するためのゲイン切替え信号発生回路２１２により構成される。
【００２２】
アップ／ダウンカウンタ２１１は、ＣＬＫの入力により、最小値の０から最大値のＭ（Ｍは整数）までカウントアップし、その後のＣＬＫ入力により０までカウントダウンする。そしてＣＬＫ入力により上記のカウントアップとカウントダウンの動作を繰り返す。
【００２３】
ＰＷＭ発生回路２２０は、Ｕ相のPWM信号５０とＵ相の逆相に対応したPWM信号５１を出力するPWMタイマ２２１、Ｖ相のPWM信号５２とＶ相の逆相に対応したPWM信号５３を出力するＰＷＭタイマ２２２、Ｗ相のPWM信号５４とＷ相の逆相に対応したPWM信号５５を出力するＰＷＭタイマ２２３より構成される。
【００２４】
また、実際のインバータ制御の際には、ＰＷＭ信号５０とＰＷＭ信号５１との変化タイミングは、一般的にデッドタイムと呼ばれる時間分だけ時間差を設けて出力される。  これは、変化タイミングの重なりによりインバータ回路４のＴＲ１とＴＲ２の両方が一時的にＯＮとなって貫通電流が流れないようにするためである。同様に、ＰＷＭ信号５２とＰＷＭ信号５３、ＰＷＭ信号５４とＰＷＭ信号５５に対してもデッドタイムが設けられる。本発明の実施形態では説明を簡単にするためにデッドタイムはないものとして以降説明する。
【００２５】
ＰＷＭタイマ２２１は、周知の回路で構成可能なため詳細は図示しないが、ＰＷＭ信号５０の所定周期におけるパルス幅を設定するための比較値設定レジスタが設けられ、アップ／ダウンカウンタ２１１のカウント値出力と比較値設定レジスタの内容と一致したときに出力が反転する。パルスの繰り返し周期を設定するためのレジスタも備えアップ／ダウンカンタ２１１のカウント値と比較して所定のカウント値になると再度ＰＷＭ信号５０の出力を反転させることでＰＷＭ出力の周期を繰り返す。
【００２６】
ＰＷＭ信号５０の比較値設定レジスタやパルス周期設定用のレジスタの内容はＣＰＵ２１からバス２６を介して転送される。ＰＷＭ信号５１はＰＷＭ信号５０を反転した信号として得られるが、先に説明したように実際にはデッドタイム分だけＰＷＭ信号５０の変換タイミングの時間差をもって出力される。デットタイム設定用のタイマを備え、デッドタイムはＣＰＵ２１から転送される値が設定される。ＰＷＭタイマ２２２、ＰＷＭタイマ２２３も同様な構成であるが、ＣＰＵ２１の設定にもとづいてＶ相、Ｗ相に対応した異なるパルス幅のＰＷＭ信号が出力される。
【００２７】
Ａ／Ｄトリガ発生回路２３０は、アップ／ダウンカウンタ２１１のカウント値（出力２１５）と比較するための３つの比較値設定レジスタ２３１、２３２、２３３と、カウント値を比較してＡ／Ｄ変換開始のトリガ信号Ａ１、Ａ２，Ａ３を出力する比較回路２３４、２３５、２３６から構成される。
【００２８】
増幅器２３の出力信号２７はＡ／Ｄコンバータ２５に入力され、トリガ信号Ａ１，Ａ２、Ａ３にもとづきサンプリングとデジタルデータへの変換が開始される。比較値設定レジスタ２３１には、ＰＷＭ発生回路２２０から出力される６つのＰＷＭ信号の出力にともなって変化するインバータ回路４からのアナログ信号２７の電圧をＡ／Ｄ変換するタイミングを生成するための値が設定される。詳しいタイミングは後述する。
【００２９】
ゲイン切り替え信号発生回路２１２は、ＰＷＭ発生回路２２０から出力されるＰＷＭ信号の変化を検出して増幅器２３のゲインの切り替え用パルスを発生する。ＰＷＭ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５４の各信号を入力として、ゲイン制御回路２４に対してゲイン切り替え信号S１，S２，S３を出力する。具体的には、ＰＷＭ信号５０の立ち上がりに同期してワンショットのパルス信号Ｓ１を出力する。また、ＰＷＭ信号５２の立ち上がりに同期してワンショットのパルス信号Ｓ２を出力し、ＰＷＭ信号５４の立ち上がりに同期してワンショットのパルス信号Ｓ３を出力する。
【００３０】
ゲイン制御回路２４は、増幅器２３の出力と接地（ＧＮＤ）間に直列接続された抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４と、各抵抗素子の接続ノードｎ１１、ｎ１２、ｎ１３の各々と増幅器３の反転側入力をそれぞれ接続するためのスイッチ回路２４１を備える。
【００３１】
更に、スイッチ回路２４１を構成する複数のスイッチＳＷ１、ＳＷ２，ＳＷ３のオン、オフを切り替え制御するためのゲイン設定データがあらかじめ格納されるゲイン設定レジスタ２６０を備える。
【００３２】
ゲイン設定レジスタ２６０は、３つのゲイン設定データが格納されるレジスタＲ１，Ｒ２、Ｒ３を含む。また、各レジスタＲ１，Ｒ２，Ｒ３に格納されたゲイン設定データの出力Ｇ１，Ｇ２，Ｇ３のうちいずれか一つのデータをゲイン切り替え信号Ｓ１，Ｓ２，Ｓ３に同期してラッチして保持するゲイン切り替えレジスタ２６１を備える。
【００３３】
ゲイン切り替えレジスタ２６１はスイッチ回路２４１に接続され、ゲイン切り替えレジスタ２６１が出力するゲイン設定データによって、スイッチ回路２４１の各スイッチが切り替わる。
【００３４】
ゲイン切り替えレジスタ２６１は、ゲイン切り替え信号発生回路２１２から出力されるゲイン切り替え信号Ｓ１がアクティブ（ハイレベル）のときにレジスタＲ１に格納されたゲイン設定データをラッチする。同様に、ゲイン切り替え信号Ｓ２がアクティブ（ハイレベル）のときにレジスタＲ２に格納されたゲイン設定データをラッチし、ゲイン切り替え信号Ｓ３がアクティブ（ハイレベル）のときにレジスタＲ３に格納されたゲイン設定データをラッチする。
【００３５】
スイッチ回路２４１は、ゲイン切り替えレジスタ２６１が出力するゲイン設定データがレジスタＲ１のデータのときにＳＷ１がＯＮ状態となり、レジスタＲ２のデータのときにＳＷ２がＯＮ状態となり、レジスタＲ３のデータのときにＳＷ３をＯＮ状態となるように各スイッチが切り替わる。
【００３６】
図７に増幅器２３に入力されるインバータ回路４からのアナログ信号２７の例を示す。詳細タイミングは後述する。アナログ信号２７の変化が大きく分けて３段階の場合を示す。それぞれの段階レベルにおいて、ある程度変動するが、０Ｖを基準にしてそれぞれ最大振幅がＶ０，Ｖ１，Ｖ２（Ｖ０＜Ｖ１＜Ｖ２）であることを示している。これらの電圧が前述した０ＶからＶｒｅｆ（Ａ／Ｄコンバータ２５の基準電圧）までの振幅に対して１０ビット分解能を有するＡ／Ｄコンバータ２５にそのまま入力された場合、例えば、Ｖｒｅｆ＝Ｖ２であればＶ２の振幅範囲に対する分解能は１０ビットであるが、Ｖ１の振幅範囲に対する分解能は１０ビットより低く、Ｖ０の振幅範囲に対する分解能は更に低いものとなる。
【００３７】
例えば、Ｖｒｅｆ＝Ｖ２＝５Ｖであれば５Ｖに対して１０ビット分解能でＡ／Ｄ変換可能であるが、Ｖ１＝２．５ｖであれば２．５Ｖ振幅に対する１０ビット分解能でのＡ／Ｄ変換はできず、（２．５／５）ｘ１０２４９＝２９から、９ビット分解能でのＡ／Ｄ変換しかできない。Ｖ０＝０．５Ｖであれば、（０．５／５）ｘ１０２４＝１０２．４＜２７  から７ビット以下の分解能しか有せず、信号振幅の小さい信号に対するＡ／Ｄ変換の分解能が信号振幅の大きな信号に比べて低くなる。
【００３８】
従って、信号振幅が異なるＶ０，Ｖ１，Ｖ２のそれぞれに対応してアナログ信号を増幅器２３により、Ａ／Ｄコンバータ２５の最大分解能で変換可能な電圧もしくはそれに近い電圧で、基準電圧Ｖｒｅｆを超えない範囲に増幅する必要がある。その際、Ｖ０，Ｖ１，Ｖ２に対してゲインが異なることからそれぞれのレベルへの変化タイミングを確実に検出して適切なゲインで増幅することが精度の高いＡ／Ｄ変換を実現する上で非常に重要となる。
【００３９】
以下、アップ／ダウンカウンタ２１１のカウント値、インバータ回路４からのアナログ信号とＰＷＭ信号、ゲイン切替え信号、Ａ／Ｄ変換トリガ出力、について図４のタイミングチャートを用いて説明する。横方向(右方向)の時間軸ｔに沿って時間が経過するものとして説明する。
【００４０】
図４のカウント値はアップ／ダウンカウンタ２１１のカウント値を示している。すなわち、０からカウントアップし、カウント値ｉ、ｊ、ｋ（ｉ，ｊ，ｋは整数でｉ＜ｊ＜ｋ）を経て最大値Ｍに達したのちカウントダウンし、カウント値ｋ、ｊ、ｉを経て０になると再びカウントアップするカウント値の変化を示している。  例えば、アップ／ダウンカウンタ２１１が１６ビットカウンタの場合、０から６５５３５（十進数）までカウントアップし、その後カウントダウンして０になると再びカウントアップする。
【００４１】
ＰＷＭ信号５０は、アップ／ダウンカウンタ２１１のカウント値が０から増加してｉとなるｔ１のタイミングでローレベル（’０’）からハイレベル（’１’)に立ち上り、カウント値が減少して再びｉとなるｔ１１のタイミングで立ち下がる。カウント値が０になると再度カウント値が増加していくが以降は同様の動作を繰り返す。ＰＷＭ信号５１は、ＰＷＭ信号５０の反転出力である。
【００４２】
ＰＷＭ信号５２は、アップ／ダウンカウンタ２１１のカウント値が０から増加してｊとなるｔ３のタイミングでローレベル（’０’）からハイレベル（’１’)に立ち上り、カウント値が減少して再びｊとなるｔ９のタイミングで立ち下がる。カウント値が０になると再度カウント値が増加していくが以降は同様の動作を繰り返す。ＰＷＭ信号５３は、ＰＷＭ信号５２の反転出力である。
【００４３】
ＰＷＭ信号５４は、アップ／ダウンカウンタ２１１のカウント値が０から増加してｋとなるｔ５のタイミングでローレベル（’０’）からハイレベル（’１’)に立ち上り、カウント値が減少して再びｋとなるｔ７のタイミングで立ち下がる。カウント値が０になると再度カウント値が増加していくが以降は同様の動作を繰り返す。ＰＷＭ信号５５は、ＰＷＭ信号５４の反転出力である。
【００４４】
尚、ＰＷＭ信号５０とＰＷＭ信号５１の変化タイミングが重ならないよう、一般的にデッドタイムと呼ばれる期間が設けられて変化タイミングが互いに前後するよう出力制御されるが本実施形態ではわかりやすくするためにデッドタイムがない場合のタイミングで説明する。同様に、ＰＷＭ信号５２とＰＷＭ信号５３、ＰＷＭ信号５４とＰＷＭ信号５５、においてもデッドタイムはないものとして説明する。
【００４５】
前述した６相のＰＷＭ信号により、インバータ回路４のスイッチＴＲ１〜ＴＲ６がＯＮ又はＯＦＦすることで図４に示すようにマイクロコンピュータ２へのアナログ信号２７が変化する。すなわち、ｔ０からｔ１の期間はＰＭＷ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５４がいずれも’０’出力のため、ＴＲ１，ＴＲ３，ＴＲ５が全てＯＦＦすることによりモータコイル３に電流が流れずノードｎ１、すなわちアナログ信号２７はローレベルＶ０となる。その後、ｔ１からｔ３の期間はＰＷＭ信号５０、ＰＷＭ信号５３、ＰＷＭ信号５５が’１’のため、インバータ回路４のＴＲ１、ＴＲ４，ＴＲ６がＯＮ、その他のＴＲ２，ＴＲ４，ＴＲ５はＯＦＦ状態となり、ＯＮ状態のスイッチ素子とモータコイル３を経由して電流が流れることによりノードｎ１の電圧が０から上昇してアナログ信号２７がＶ１となる。
【００４６】
次に、ｔ３とｔ５の期間ではＰＷＭ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５５がハイレベルのため、インバータ回路４のＴＲ１、ＴＲ３，ＴＲ６がＯＮ状態、ＴＲ２，ＴＲ４，ＴＲ５がＯＦＦ状態となり、ＯＮ状態のスイッチ素子とモーコイル３を経由して電流が流れることによりノードｎ１の電圧がＶ２から上昇してアナログ信号２７がＶ３となる。尚、ローレベルＶ０は０Ｖとは限らず、インバータ回路４の設計条件により変わるが本実施形態においてはＶ０＜Ｖ１＜Ｖ２の関係を示すものとしてローレベルＶ０と呼ぶ。
【００４７】
ｔ５からｔ９の期間はＰＷＭ信号５１、ＰＷＭ信号５３、ＰＷＭ信号５５の出力が全て’０’となるため、ＴＲ２，ＴＲ４，ＴＲ５が全てＯＦＦすることによりモータコイル３に電流が流れずノードｎ１はローレベル、すなわちアナログ信号２７はローレベルＶ０となる。ｔ７からｔ８の期間はＰＷＭ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５５が’１’のため、インバータ回路４のＴＲ１、ＴＲ３，ＴＲ６がＯＮ状態、ＴＲ２，ＴＲ４，ＴＲ５がＯＦＦ状態となり、ＯＮ状態のスイッチ素子とモーコイル３を経由して電流が流れることによりノードｎ１の電圧が再び上昇してアナログ信号２７がＶ３となる。
【００４８】
ｔ９からｔ１１の期間はＰＷＭ信号５０、ＰＷＭ信号５３、ＰＷＭ信号５５が’１’のため、インバータ回路４のＴＲ１、ＴＲ４，ＴＲ６がＯＮ状態、ＴＲ２，ＴＲ３，ＴＲ６がＯＦＦ状態となり、ＯＮ状態のスイッチ素子とモータコイル３を経由して電流が流れることによりノードｎ１の電圧はＶ２となる。
【００４９】
ｔ１１からｔ１３の期間はＰＭＷ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５４がいずれも’０’のため、ＴＲ１，ＴＲ３，ＴＲ５が全てＯＦＦすることによりモータコイル３に電流が流れずノードｎ１はローレベルＶ０、すなわちアナログ信号２７はローレベルＶ０となる。
【００５０】
ｔ１３からｔ２６の期間は６相のＰＷＭ出力はｔ０からｔ１３の期間と同じタイミングで出力される例を示しており、従って、アナログ信号２７もｔ０からｔ１３の期間と同様に変化する。
【００５１】
次に、ＰＷＭ信号に同期して出力されるゲイン切替え信号S１，S２，S３について説明する。ゲイン切り替え信号発生回路２１２は、ＰＷＭ信号５０、ＰＷＭ信号５１、ＰＷＭ信号５２を入力して、その変化タイミングに同期してワンショットのパルス信号を発生する回路である。これらのパルス信号はゲイン切り替え信号Ｓ１，Ｓ２，Ｓ３としてゲイン制御回路に接続している。
【００５２】
本実施形態では、Ｓ１，Ｓ２，Ｓ３は通常は’０’を出力しているが、各ＰＷＭ信号の立ち上がりエッジを検出するとアクティブハイレベル（’１’）のワンショットのパルス信号を発生する。すわわち、ＰＷＭ信号５０の立ち上がりエッジを検出するとパルス信号がゲイン切り替え信号Ｓ１として出力され、ＰＷＭ信号５２の立ち上がりエッジを検出するとパルス信号がゲイン切り替え信号Ｓ２として出力され、ＰＷＭ信号５４の立ち上がりエッジを検出するとパルス信号がゲイン切り替え信号Ｓ３として出力される。
【００５３】
図４のｔ０からｔ１はＳ１、Ｓ２，Ｓ３はいずれも’０’である。ｔ１でＰＷＭ信号５０が立ち上がると、ゲイン切り替え信号発生回路２１２はその立ち上がりを検出してゲイン切り替え信号Ｓ１を出力する。ｔ３でＰＷＭ信号５２が立ち上がると、ゲイン切り替え信号発生回路２１２はその立ち上がりを検出してゲイン切り替え信号Ｓ２を出力し、ｔ５でＰＷＭ信号５４が立ち上がると、ゲイン切り替え信号Ｓ３を出力する。
【００５４】
ゲイン切り替え信号Ｓ１が出力されると、ゲイン切り替えレジスタ２６１にはゲイン設定レジスタ２６０のレジスタＲ１の出力データがラッチされ、ゲイン切り替えレジスタ２６１の出力によりスイッチ回路２４１のＳＷ２がＯＮとなりＳＷ１，ＳＷ３はＯＦＦ状態となる。従って増幅器２３の出力が分圧されたノードｎ１２と反転側入力２３２とが接続され、スイッチ回路２４１で決まる３通りのゲインのうち中間のゲイン（（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）／（Ｒ３＋Ｒ４））が設定されることになる。
【００５５】
ここで、Ａ／Ｄコンバータ２５の変換タイミングについて説明する。Ａ／Ｄコンバータ２５は、ｔ１でＰＷＭ信号５０が変化し、インバータ回路４からのアナログ信号２７の電圧がＶ０からＶ１に変化したのち、電圧が安定したタイミングで増幅器２３の出力２９をサンプリングしてＡ／Ｄ変換できるようにＡ／Ｄトリガ発生回路２３０からＡ／Ｄトリガ信号Ａ１が出力される。
【００５６】
Ａ／Ｄトリガ発生回路２３０の比較値設定レジスタ２３１は、例えばｔ１とｔ３期間のほぼ中間のタイミングｔ２でアップ／ダウンカウンタ２１１のカウント値と一致するよう設定されている。これは、電圧Ｖ０からＶ１の変化直後は電圧が変動するため、その電圧変動期間が経過した後の安定した電圧を測定するためである。比較回路２３４はアップ／ダウンカウンタ２１１のカウント値である出力２１５と比較値設定レジスタ２３１の値の一致を検出するとワンショットのパルス信号であるＡ／Ｄトリガ信号Ａ１を出力する。  Ａ／Ｄコンバータ２５はこのＡ／Ｄトリガ信号Ａ１のパルスにもとづいて増幅器２３の出力電圧２９をサンプリングしてＡ／Ｄ変換を行う。
【００５７】
次に、ｔ３でＰＷＭ信号５２が’０’から’１’に立ち上がると、ゲイン切り替え信号発生回路２１２からパルス信号がゲイン切り替え信号Ｓ２としてゲイン制御回路２４に出力される。ゲイン制御回路２４のゲイン切り替えレジスタ２６１は、ゲイン切り替え信号Ｓ２によってレジスタＲ２のデータをラッチし、それによりスイッチ回路２４１のスイッチはＳＷ１がＯＮ状態となり、ＳＷ２，ＳＷ３はＯＦＦ状態に切り替わる。従って、増幅器２３のゲインはノードｎ１１の電圧によって決まる。すなわち、スイッチ回路２４１で決まる３通りのゲインのうち最小のゲイン（（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）））が設定されることになる。
【００５８】
インバータ回路４からのアナログ信号２７は増幅器２３により増幅されてＡ／Ｄコンバータ２５に入力される。  Ａ／Ｄコンバータ２５は、ｔ３でＰＷＭ信号５２が変化し、インバータ回路４からのアナログ信号２７の電圧がＶ１からＶ２に変化したのち電圧が安定したタイミングで増幅器２３の出力２９をサンプリングしてＡ／Ｄ変換できるようＡ／Ｄトリガ発生回路２３０からＡ／Ｄトリガ信号Ａ２が出力される。
【００５９】
Ａ／Ｄトリガ発生回路２３０の比較値設定レジスタ２３２は、例えばｔ３とｔ５期間のほぼ中間のタイミングｔ４でアップ／ダウンカウンタ２１１のカウント値と一致するよう設定されている。これは、電圧Ｖ１からＶ２の変化直後は電圧が変動するため、その電圧変動期間が経過した後の安定した電圧を測定するためである。比較回路２３５はアップ／ダウンカウンタ２１１のカウント値と比較値設定レジスタ２３２の値の一致を検出するとワンショットのパルス信号であるＡ／Ｄトリガ信号Ａ２を出力する。Ａ／Ｄコンバータ２５はこのＡ／Ｄトリガ信号Ａ２のパルスによって増幅器２３の出力電圧をサンプリングしてＡ／Ｄ変換を行う。
【００６０】
次に、ｔ５でＰＷＭ信号５４が’０’から’１’に立ち上がると、ゲイン切り替え信号発生回路２１２からパルス信号がゲイン切り替え信号Ｓ３としてゲイン制御回路２４に出力される。  ゲイン制御回路２４のゲイン切り替えレジスタ２６１は、ゲイン切り替え信号Ｓ３によってレジスタＲ３のデータをラッチし、それによりスイッチ回路２４１のスイッチはＳＷ３がＯＮ状態となり、ＳＷ１，ＳＷ２はＯＦＦ状態に切り替わる。従って、増幅器２３のゲインはノードｎ１３の電圧によって決まる。すなわち、スイッチ回路２５で決まる３通りのゲインのうち最大のゲイン（（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）／Ｒ４））が設定されることになる。
【００６１】
インバータ回路４からのアナログ信号２７は増幅器２３により増幅されてＡ／Ｄコンバータ２５に入力される。Ａ／Ｄコンバータ２５は、ｔ５でＰＷＭ信号５４が変化し、インバータ回路４からのアナログ信号２７がＶ２からＶ０に変化して電圧が安定したタイミングで増幅器２３の出力をサンプリングしてＡ／Ｄ変換できるようＡ／Ｄトリガ発生回路２３０からＡ／Ｄトリガ信号Ａ３が出力される。
【００６２】
Ａ／Ｄトリガ発生回路２３０の比較値設定レジスタ２３３は、例えばｔ５とｔ７期間のほぼ中間のタイミングｔ６でアップ／ダウンカウンタ２１１のカウント値と一致するよう設定されている。これは、電圧Ｖ２からＶ０の変化直後は電圧が変動するため、その電圧変動期間が経過した後の安定した電圧を測定するためである。
【００６３】
比較回路２３６はアップ／ダウンカウンタ２１１のカウント値と比較値設定レジスタ２３３の値の一致を検出するとワンショットのパルス信号であるＡ／Ｄトリガ信号Ａ３を出力する。Ａ／Ｄコンバータ２５はこのＡ／Ｄトリガ信号Ａ３のパルスによって増幅器２３の出力電圧をサンプリングしてＡ／Ｄ変換を行う。従って、アナログ信号２７の電圧Ｖ０の振幅が小さい場合でもＡ／Ｄコンバータ２５の分解能（１０ビット）で十分精度の高いデジタルデータに変換することが可能となる。例えば、Ｖ０が０Ｖから０．５Ｖ程度の振幅範囲であってもゲインが１０である場合には増幅器２３の出力は０．５Ｖ入力に対して５Ｖとなるため、１０ビット分解能のＡ／Ｄコンバータ２５の基準電源Ｖｒｅｆが５Ｖであれば、１０ビット分解能のＡ／Ｄ変換結果が得られる。  
【００６４】
以上説明した動作は、その後、ＰＷＭ信号が同様に変化した場合、ｔ１３からｔ２６までの期間は同様に動作する。
【００６５】
Ａ／Ｄコンバータ２５によって変換された各変換タイミングでのデジタルデータは、ＣＰＵ２１によってバス２６を介して読み出される。ＣＰＵ２１は、それらのデジタルデータをもとに所定の演算処理を行って、Ａ／Ｄ変換処理した時点のモータの負荷を計算する。その際、レジスタＲ１，Ｒ２，Ｒ３に設定したデータに応じて決まるゲインと、測定したＡ／Ｄ変換結果にもとづいて、実際にインバータ回路４から入力されたアナログ信号２７の電圧を判定する。
【００６６】
ＣＰＵ２１は、モータの負荷に応じた回転制御（フィードバック制御）を行うため、インバータ回路４を制御するＰＷＭ信号５０から５５のパルス幅を変化させる。具体的には、ＰＷＭタイマ２２１、２２２、２２３におけるパルス幅設定のための比較値を書き替えることでパルス幅を調整する。例えば図４に示したＰＷＭ信号５０の’１’のパルス幅のｔ１からｔ１１の期間を増減させるためのデータを書いて調整する。ＰＷＭ信号５２、ＰＷＭ信号５４も書き換えることで同様にパルス幅を調整する。また、パルス幅変更に対応したＡ／Ｄ変換タイミング設定のため、Ａ／Ｄトリガ発生回路の比較値設定レジスタ２３１、２３２、２３３の設定値を書き替える。
【００６７】
以上説明したように、発明の実施の形態１によるインバータ回路４の制御では、タイマ回路２２から出力されるＰＷＭ信号ＰＷＭ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５４の変化タイミングに同期してインバータ回路４から出力されるアナログ信号２７のゲインを切り替えることにより、変化したアナログ信号２７の電圧レベルに応じて適切なゲインで増幅してＡ／Ｄコンバータ２５によりＡ／Ｄ変換が可能となる。すなわち、ゲインを変更するタイミングを他の処理を実行中のＣＰＵ動作に依存せずに確実に捉えることが可能となるため、Ａ／Ｄコンバータ２５の所定の分解能によって変換されて得られたデジタルデータは、アナログ信号２７の振幅に依存せずに高い精度のデータとして処理することが可能となる。
【００６８】
２．発明の実施の形態２
発明の実施の形態１では、インバータ回路４からのアナログ信号２７の測定はアップ／ダウンカウンタ２１１が０から最大値Ｍまでカウントアップして再び０までカウントダウンして０になるまでの１周期（ｔ０からｔ１３の期間）でＶ０、Ｖ１，Ｖ２をカウントアップ期間だけ測定した例を説明したが、アナログ信号２７の電圧をカウント１周期の期間のうち、カウントアップ期間とカウントダウン期間の両方で測定する例を説明する。これにより、実施の形態１に比べて電圧レベル変化を、より高い精度で測定してフィードバック制御することが可能となる。
【００６９】
発明の実施の形態２では、実施の形態１で説明したゲイン切り替え信号Ｓ１、Ｓ２、Ｓ３がアップ／ダウンカウンタ２１１の１周期の期間にそれぞれ２回出力される。また、Ａ／Ｄコンバータ２５のＡ／Ｄトリガ信号Ａ１，Ａ２，Ａ３も同様に１周期の期間で２回出力され、計６回のＡ／Ｄトリガ信号発生にもとづいてＡ／Ｄ変換が行われる。言い換えると、実施の形態１ではアップ／ダウンカウンタ２１１のカウントアップ期間だけゲイン切り替え信号Ｓ１、Ｓ２、Ｓ３、およびＡ／Ｄトリガ信号Ａ１，Ａ２，Ａ３が出力されたが、実施の形態２ではカウントアップ期間とカウントダウン期間の両方の期間でそれぞれの信号が出力される。
【００７０】
具体的に、ゲイン切り替え信号Ｓ１、Ｓ２、Ｓ３及びＡ／Ｄトリガ信号Ａ１，Ａ２，Ａ３が出力されるタイミングを図５に示す。図４と同じタタイミングで出力される信号の説明は省略する。  
【００７１】
発明の実施の形態１ではＰＷＭ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５４の各変化タイミング、具体的には立ち上がりタイミングに同期してゲイン切り替え信号Ｓ１、Ｓ２、Ｓ３がゲイン切り替え信号発生回路２１２から出力される例を示したが、実施の形態２では、立ち上がりと立下りの両方のタイミングでゲイン切り替え信号発生回路２１２からゲイン切り替え信号Ｓ１、Ｓ２、Ｓ３が出力される。
【００７２】
具体的には、ｔ５でＰＷＭ信号５４が立ち上がり、ゲイン切り替え信号Ｓ３が出力された後、ｔ７でのＰＷＭ信号５４が立ち下がりに同期してゲイン切り替え信号Ｓ３が再度出力される。その後、ｔ９でのＰＷＭ信号５２の立ち下がりに同期してゲイン切り替え信号Ｓ２が出力され、ｔ１１でのＰＷＭ信号５０の立ち下がりに同期してゲイン切り替え信号Ｓ１が出力される。ゲイン切り替え信号Ｓ１、Ｓ２、Ｓ３の出力により切り替えられるゲイン制御回路２４のスイッチ回路２４１の各スイッチの状態は実施の形態１と同じである。
【００７３】
従って、実施の形態１と同様に増幅器２３のゲインが切り替えられる。  一方、Ａ／Ｄトリガ発生回路２３０の比較回路２３４、２３５、２３６からは、アップ／ダウンカウンタ２１１のカウントアップ期間とカウントダウン期間の両方の期間でカウント値と各比較設定レジスタの内容が一致した場合にＡ／Ｄトリガ信号Ａ１，Ａ２，Ａ３が出力される。従って、カウントアップ期間と同様に、カウントダウン期間におけるＶ０，Ｖ１，Ｖ２のＡ／Ｄ変換が行われることになる。
【００７４】
ＣＰＵ２１は、アップ／ダウンカウンタ２１１のカウントアップ期間とカウントダウン期間の両方の期間で得られたＡ／Ｄ変換結果にもとづいてタイマ回路２２から出力するＰＷＭ信号のパルス幅を調整することが可能となる。  これにより、アップ／ダウンカウンタ２１１のカウントアップ期間とカウントダウン期間とでＶ０，Ｖ１，Ｖ２の値が変動しても、正確なアナログ信号２７の判定が可能となる。
【００７５】
３．発明の実施の形態３
発明の実施の形態１及び発明の実施の形態２におけるＡ／Ｄトリガ発生回路２３０の別の構成例としてＡ／Ｄトリガ発生回路２５０を示す。Ａ／Ｄトリガ発生回路２５０以外の構成は実施の形態１と同じである。タイマ２５１、タイマ２５２、タイマ２５３は、それぞれクロックＣＬＫが入力されてカウントアップするカウンタと、比較値レジスタと、カウンタと比較値レジスタを比較する比較回路、とを有し、あらかじめＣＰＵ２１によりバス２７を介して各比較値レジスタに所定の値が設定され、設定された値と一致するとパルス信号を発生する（各タイマ内のカウンタと比較値レジスタ、比較回路は図示せず）。
【００７６】
タイマ２５１はゲイン切り替え信号Ｓ１と接続され、Ｓ１のパルス入力によりタイマ２５１内のカウンタがクリアされて０からカウントアップし、比較回路により一致検出されるとＡ／Ｄトリガ信号Ａ１が出力される。すなわち、ゲイン切り替え信号Ｓ１から所定の時間経過後にＡ／Ｄ変換動作が可能となる。
【００７７】
同様に、タイマ２５２はゲイン切り替え信号Ｓ２と接続され、Ｓ２のパルス入力によりタイマ２５２内のカウンタがクリアされて０からカウントアップし、比較回路により一致検出されるとＡ／Ｄトリガ信号Ａ２が出力される。タイマ２５３はゲイン切り替え信号Ｓ３と接続され、Ｓ３のパルス入力によりタイマ２５３内のカウンタがクリアされて０からカウントアップし、比較回路により一致検出されるとＡ／Ｄトリガ信号Ａ３が出力される。
【００７８】
このように、実施の形態３ではＡ／Ｄ変換のタイミングが、ゲイン切り替え信号から所定期間経過後に計測することで変換タイミングの設定が容易となる。
【００７９】
以上の各実施の形態では、ＰＷＭ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５４の変化タイミング（立ち上がりタイミング）に同期してインバータ回路４から出力されるアナログ信号２７のゲインを切り替える例を説明したが、各ＰＷＭ信号の反転信号であるＰＷＭ信号５１、ＰＷＭ信号５３、ＰＷＭ信号５５の変化タイミング（立ち下がりタイミング）に同期してインバータ回路４から出力されるアナログ信号２７のゲインを切り替えるようにしてよい。
【００８０】
ＰＷＭ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５４の立ち上がり／立下りタイミングとそれらの反転信号ＰＷＭ信号５１、ＰＷＭ信号５３、ＰＷＭ信号５５の立ち下がり／立ち上がりタイミングとの間にはデッドタイムとよばれる時間が変化点の重複期間がないように設けられる場合、インバータ回路４の各スイッチの構成と切り替えタイミングに応じてＰＷＭ信号５０、ＰＷＭ信号５２、ＰＷＭ信号５４によりゲイン切り替え信号を発生するか、ＰＷＭ信号５１、ＰＷＭ信号５３、ＰＷＭ信号５５によりゲイン切り替え信号を発生するか決めるようにすればよい。また、インバータ回路４のスイッチ素子ＴＲ１〜ＴＲ６はNPN型トランジスタとして説明したがこれに限定されず、PNP型トランジスタや、MOSFET（metal-oxide-semiconductor field-effect transistor)を使用した構成などが考えられるが、それぞれの構成に応じてスイッチ素子を制御するＰＷＭ信号のアクティブレベル及びそれに対応してゲート切り替え信号発生回路２１２に入力するＰＷＭ信号を決めればよい。
【００８１】
また、インバータ回路４からのアナログ信号２７のＶ０，Ｖ１，Ｖ２の電圧測定タイミングはＡ１，Ａ２，Ａ３として説明したが、それぞれにおいて複数回アナログ信号をサンプリングしてＡ／Ｄ変換するようにしてもよく、その場合、複数の変換データを元に平均化して使用することで、より正確な電圧値を測定することができる。
【００８２】
また、ゲイン制御回路２４の抵抗素子Ｒ１〜Ｒ４とスイッチ回路２４１のスイッチの数を更に増やし、ゲイン切り替えの設定種類を更に増加するようにしてもよい。抵抗素子Ｒ１からＲ４の抵抗値も目的のゲインに応じて設定すればよい。
【００８３】
その他にも、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００８４】
【図１】本発明に係るインバータ制御回路を搭載するモータ制御システムの構成例を示す概略図である。
【図２】本発明の第一の実施の形態に係るタイマ回路を示す図である。
【図３】本発明に係るゲイン制御回路を示す図である。
【図４】本発明に係るインバータ制御回路の詳細な動作タイミングを示すタイミングチャートである。
【図５】本発明の第２の実施の形態に係るインバータ制御回路の詳細な動作タイミングを示すタイミングチャートである。
【図６】本発明の第３の実施の形態に係るタイマ回路を示す図である。
【図７】本発明に係る増幅器に入力されるアナログ信号の一例を示す図である。
【符号の説明】
【００８５】
１  モータ制御システム
２  マイクロコンピュータ
３  モータコイル
４  インバータ回路
２１  ＣＰＵ
２２  タイマ回路
２３  増幅器
２４  ゲイン制御回路
２５  Ａ／Ｄコンバータ
２６  バス
２１１  アップ／ダウンカウンタ
２１２  ゲイン切り替え信号発生回路
２２０  ＰＷＭ発生回路
２２１、２２２、２２３  ＰＷＭタイマ
２３０、２５０  Ａ／Ｄトリガ発生回路
２３１、２３２、２３３  比較値設定レジスタ
２３４、２３５、２３６  比較回路
２４１  スイッチ回路
２５１、２５２、２５３  タイマ
２６０  ゲイン設定レジスタ
２６１  ゲイン切り替えレジスタ
【図１】
2009095206.tif 000003
【図２】
2009095206.tif 000004
【図３】
2009095206.tif 000005
【図４】
2009095206.tif 000006
【図５】
2009095206.tif 000007
【図６】
2009095206.tif 000008
【図７】
2009095206.tif 000009