(57)【要約】【課題】    チャージバランスを確保できる、パワー半導体デバイスとその製造方法を提供する。【解決手段】    共通伝導領域と、この領域と隣接するチャージ補償領域と、共通伝導領域及びチャージ補償領域にまたがって積層されるスタンドオフ領域とを備える構成とする。【選択図】    図１
2009076903.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
この基板上に配置されている、第１導電型の共通伝導領域と、
各々が、前記各共通伝導領域と隣接している、第２導電型のチャージ補償領域と、
前記共通伝導領域及び前記チャージ補償領域の上方に配置されている、前記第１導電型のスタンドオフ領域と、
このスタンドオフ領域の上方に配置されている、前記第２導電型のベース領域と、
このベース領域の上方に配置されている、前記第１導電型のソース領域と、
このソース領域及び前記ベース領域を貫いて延びているゲートトレンチと、
このゲートトレンチの側壁を覆っているゲート絶縁層と、
前記トレンチ内部のゲート電極と、
前記ソース領域にオーミック接触しているソース電極と、
前記基板にオーミック接触しているドレイン電極とを備えるパワー半導体デバイス。
【請求項２】
各前記チャージ補償領域を、半導体の成長を抑制する材料から成っている各柱の上方に配置して成る、請求項１に記載のパワー半導体デバイス。
【請求項３】
前記成長を抑制する材料は、二酸化ケイ素から成っている、請求項１に記載のパワー半導体デバイス。
【請求項４】
前記ソース電極は、前記ベース領域にオーミック接触されている、請求項１に記載のパワー半導体デバイス。
【請求項５】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、請求項１に記載のパワー半導体デバイス。
【請求項６】
前記第１導電型はｐ型であり、前記第２導電型はｎ型である、請求項１に記載のパワー半導体デバイス。
【請求項７】
各前記チャージ補償領域はエピタキシャル層である、請求項１に記載のパワー半導体デバイス。
【請求項８】
前記共通伝導領域と、前記チャージ補償領域と、前記スタンドオフ領域と、前記ベース領域と、前記ソース領域との各領域は、III族窒化物の材料から成っている、請求項１に記載のパワー半導体デバイス。
【請求項９】
前記III族窒化物の材料はＧａＮから成っている、請求項１に記載のパワー半導体デバイス。
【請求項１０】
基板上に、成長抑制材から成っている、間隔を空けた複数の柱を形成する工程と、
前記基板上に、かつ前記柱の間に、各々が各柱より高く成長し、側壁を有している、第１導電型の共通伝導領域をエピタキシャル成長させる工程と、
各共通伝導領域が、この各側壁に、第２導電型のチャージ補償領域をエピタキシャル成長させる工程と、
前記共通伝導領域及び前記チャージ補償領域の上に、前記第１導電型のスタンドオフ領域を成長させる工程と、
前記スタンドオフ領域上に、前記第２導電型のベース領域を形成する工程と、
前記ベース領域上にソース領域を形成する工程と、
前記ソース領域及び前記ベース領域を貫いて、ゲートトレンチを形成する工程と、
前記ゲートトレンチの側壁及び底部を覆う、ゲート絶縁層を形成する工程と、
前記トレンチ内部にゲート電極を形成する工程と、
前記ソース領域面に、かつ前記ソース領域とオーミック接触させて、ソース電極を形成する工程と、
前記基板面に、かつ前記基板とオーミック接触させて、ドレイン電極を形成する工程とを有する、パワー半導体デバイス製造方法。
【請求項１１】
前記ソース電極は、前記ベース領域にオーミック接触している、請求項１０に記載の方法。
【請求項１２】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、請求項１０に記載の方法。
【請求項１３】
前記第１導電型はｐ型であり、前記第２導電型はｎ型である、請求項１０に記載の方法。
【請求項１４】
前記成長を抑制する柱は、二酸化ケイ素から成っている、請求項１０に記載の方法。
【請求項１５】
前記共通伝導領域と、前記チャージ補償領域と、前記スタンドオフ領域と、前記ベース領域と、前記ソース領域との各領域は、III族窒化物の材料から成っている、請求項１０に記載の方法。
【請求項１６】
前記III族窒化物の材料は、ＧａＮから成っている、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、より詳細には、パワー半導体スイッチングデバイスに関する。
【０００２】
本明細書において述べるIII族窒化物半導体、又はIII族窒化物とは、ＩｎＡｌＧａＮ系の半導体合金に関し、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等を含むが、これらに限定されるものではない。
【背景技術】
【０００３】
従来のパワー半導体スイッチングデバイスには、デバイスのオン抵抗と、逆電圧をかけたときのデバイスの耐圧の間に、相互交換的な関係があることはよく知られている。従来のデバイスでは、耐圧能力はｐｎ接合によって向上する。従って、設計者は、例えばベース領域であるｐ型領域の抵抗率と、例えばドリフト領域であるｎ型領域の抵抗率とを選択して、耐圧とオン抵抗の間に、妥協点を見い出さなければならないことがよくある。
【０００４】
周知のスーパージャンクション構造の原理によると、デバイスのドリフト領域は、デバイスのオン抵抗に大きく寄与するので、チャージ補償領域を供給して、逆電圧の下でドリフト領域を減少させている。その結果、絶縁破壊電圧能力との相互交換的な関係を重視することなく、ドリフト領域はより高伝導性のものに設計されている。スーパージャンクション構造を有するデバイスを製造する公知のある方法では、ドリフト領域に添加物を移植して、チャージ補償領域を得ている。しかし、このような方法では、移植工程後に焼鈍工程等を必要とするので、望ましいことではなく、特に、III族窒化物の材料を用いて、デバイスを形成するときには、尚更望ましくない。
【０００５】
本出願人に譲渡された特許文献１の発明は、スーパージャンクション構造を有するデバイス、及びその製造方法に関し、添加物を移植して、チャージ補償領域を形成する代わりに、チャージ補償領域をエピタキシャル成長させる方法を取っている。
【特許文献１】米国特許第７，２７６，４２３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、共通伝導領域と、この領域と隣接するチャージ補償領域と、共通伝導領域及びチャージ補償領域にまたがって積層されたスタンドオフ領域とを備えるパワー半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００７】
本発明によるデバイスは、特許文献１に開示されている方法と、更なる有益な特徴に従って、エピタキシャル成長させたチャージ補償領域を備えている。
【０００８】
特に、本発明によるデバイスは、基板と、基板に積層された第１導電型の共通伝導領域と、各共通伝導領域と隣接している第２導電型のチャージ補償領域と、共通伝導領域及びチャージ補償領域に積層された第１導電型のスタンドオフ領域と、このスタンドオフ領域に積層された第２導電型のベース領域と、このベース領域に積層された第１導電型のソース領域と、このソース領域及びベース領域を貫いて延びているゲートトレンチと、このゲートトレンチの内壁を覆っているゲート絶縁層と、トレンチ内部にあるゲート電極と、ソース領域にオーミック接触しているソース電極と、基板にオーミック接触しているドレイン電極とを備えている。
【０００９】
本発明の１つの局面によると、各チャージ補償領域は、半導体層の成長を抑制する材料から成っている各柱の上方に配置されている。
【００１０】
本発明のもう１つの局面によると、共通伝導領域と、チャージ補償領域と、スタンドオフ領域と、ベース領域と、ソース領域とは、III族窒化物の材料から成っている。
【００１１】
本発明の他の特徴及び利点は、添付の図面に基づく以下の説明により、明らかになると思う。
【発明を実施するための最良の形態】
【００１２】
図１に示す本発明の一実施例によるパワー半導体デバイスは、電界効果トランジスタ（ＦＥＴ）であり、このＦＥＴは、基板１０と、この基板１０上に配置されている、ｎ型又はｐ型の第１導電型の共通伝導領域１２と、第１導電型とは反対の第２導電型、つまりｐ型又はｎ型の、各々が共通伝導領域１２に隣接するチャージ補償領域１４と、共通伝導領域１２及びチャージ補償領域１４の上にまたがって広がっている、第１導電型のスタンドオフ領域１６と、このスタンドオフ領域１６の上に広がっている、第２導電型のベース領域１８と、このベース領域１８の上にある第１導電型のソース領域２０と、少なくともソース領域２０及びベース領域１８を貫いて延びている、１つ以上のゲートトレンチ２２と、このトレンチ２２の少なくとも側壁、及び好ましくは底部まで覆っているゲート絶縁層２４と、トレンチ２２内部に包含されているゲート電極２６と、少なくともソース領域２０、及び好ましくはベース領域１８とオーミック接触しており、かつ物理的にソース領域２０を貫いて延びているソース電極２８と、基板１０にオーミック接触しているドレイン電極３０とを備えている。
【００１３】
好ましい実施例では、各共通伝導領域１２は、基板１０の真上に形成されている、ｎ+型又はｐ+型の高伝導領域３２と、この高伝導領域３２上に形成されている、ｎ-型又はｐ-型の低伝導領域３４とを備えている。
【００１４】
また、本発明によるデバイスでは、各チャージ補償領域は、基板１０上に配置されている各柱３６上にある点にも留意されたい。柱３６は、好ましくは、二酸化ケイ素のような、その上に半導体を成長させない材料から形成されている。
【００１５】
さらに、本発明の１つの局面によると、共通伝導領域１２と、チャージ補償領域１４と、スタンドオフ領域１６と、ベース領域１８と、ソース領域２０とは、III族窒化物に属する材料から成っている。例えば、上に挙げた領域を、全てＧａＮから成るものとすることもある。
【００１６】
図２Ａ〜図２Ｄに示すように、本発明によるデバイスは、最初に、基板１０上にＳｉＯ2のような、半導体層の成長を抑制する材料を配置して製造される。次に、成長抑制材を、パターン化して、間隔を設けて成長させ、図２Ａに示すような複数の柱３６を形成させる。
【００１７】
次に、ｎ+型ＧａＮである高伝導領域３２を、基板１０上に、かつ柱３６の間に、エピタキシャル成長させ、その後、ｎ+型ＧａＮの高伝導領域３２上に、ｎ型ＧａＮである低伝導領域３４をエピタキシャル成長させる。高伝導領域３２は、柱３６よりも高く成長しないことが好ましいが、低伝導領域３４は、柱３６を超えて成長することに留意されたい。好適実施例では、高伝導領域３２及びその上に成長した低伝導領域３４は、共通伝導領域１２を成している。図２Ｂは、成長の結果、生じた構造を示す。
【００１８】
その後、ｐ型ＧａＮを、低伝導領域３４の側壁に沿って成長させ、チャージ補償領域１４を形成する。チャージ補償領域１４をドープし、スーパージャンクション構造の原則によって、共通伝導領域１２の低伝導領域３４とのチャージバランスを確保（若しくは、チャージバランスの確保に近いことが）できることに留意されたい。低伝導領域３４の側壁に成長する結果として、反対導電型のチャージ補償領域１４が形成されるため、各領域１４は、空乏層３８で接している、２つのエピタキシャル成長した半導体層を含んでいる。ここまでの成長の結果、生じた構造を図２Ｃに示す。
【００１９】
本発明によるある局面によると、成長抑制材である柱３６を、共通伝導領域１２に対して、チャージ補償領域１４の高さを変えるために利用することができる。そのため設計者は、２つの領域１２及び１４全体のチャージバランスを適切に選択して、自由度の高い設計を行うことができる。チャージ補償領域１４の高さを、デバイスの絶縁破壊電圧を決定するために利用することも可能である。
【００２０】
次に、ｎ型ＧａＮをエピタキシャル成長させ、共通伝導領域１２及びチャージ補償領域１４にまたがって広がるスタンドオフ領域１６を形成する。この領域１６は、電流を拡散させるのに役立つ。次に、ｐ型ＧａＮをスタンドオフ領域１６上に成長させ、ベース領域１８を構成する。ついで、ｎ+型ＧａＮをベース領域１８上に成長させ、ソース領域２０を構成する。ここまでの成長の結果、生じた構造を図２Ｄに示す。
【００２１】
次に、ゲート絶縁層２４で内璧を覆われ、内部を導体材料で満たされたトレンチ２２が形成され、ゲート電極２６が形成される。その後、ソース電極２８及びドレイン電極３０が形成され、図１のような好適実施例としてのデバイスが得られる。
【００２２】
本発明の好ましい実施例によるデバイスでは、基板１０は、ＳｉＣ、又はＧａＮ、又はＮ+ＺｎＯのような材料から成っていてもよいことに留意されたい。
【００２３】
以上、本発明の実施例について詳細に説明したが、本発明は、他の様々な変形例や変更例、使用例が可能であることは、関係技術者にとっては明白であると思う。従って本発明は、上述した特定の実施例に限定されるものではなく、特許請求の範囲のみによって限定されるものである。
【図面の簡単な説明】
【００２４】
【図１】本発明のデバイスの好ましい実施例の断面図である。
【図２Ａ】本発明によるデバイスの好ましい製造過程を示す図である。
【図２Ｂ】本発明によるデバイスの好ましい製造過程を示す図である。
【図２Ｃ】本発明によるデバイスの好ましい製造過程を示す図である。
【図２Ｄ】本発明によるデバイスの好ましい製造過程を示す図である。
【符号の説明】
【００２５】
１０  基板
１２  共通伝導領域
１４  チャージ補償領域
１６  スタンドオフ領域
１８  ベース領域
２０  ソース領域
２２  ゲートトレンチ
２４  ゲート絶縁層
２６  ゲート電極
２８  ソース電極
３０  ドレイン電極
３２  高伝導領域
３４  低伝導領域
３６  柱
３８  空乏層
【図１】
2009076903.tif 000003
【図２Ａ】
2009076903.tif 000004
【図２Ｂ】
2009076903.tif 000005
【図２Ｃ】
2009076903.tif 000006
【図２Ｄ】
2009076903.tif 000007
【外国語明細書】
2009076903000001.pdf