(57)【要約】【課題】固体撮像素子内部で演算を含む種々の画像演算処理を高速度で行なうことが可能な固体撮像素子を提供すること。【解決手段】行方向と列方向に配列された受光素子と、前記受光素子接続された増幅素子と、前記受光素子から前記増幅素子に信号電荷を転送する転送素子と、制御電極の電荷をリセットするリセット素子と、前記増幅素子から信号を読み出す垂直読出し線と、前記垂直読出し線に接続されたスイッチ素子と、前記各素子の駆動を制御する垂直走査回路と、前記信号を蓄積する信号蓄積部と、前記信号を前記信号蓄積部に出力する水平スイッチ素子と、前記水平スイッチ素子の駆動を制御する水平走査回路とを有し、一つの行の前記行方向に沿って配置された２以上の前記受光素子が前記スイッチ素子を介して同一の前記垂直読出し線に接続される固体撮像素子。【選択図】図２
2009027267.tif 000002
【特許請求の範囲】
【請求項１】
行方向と列方向に配列され、光信号を電荷に変換かつ蓄積する受光素子と、
前記受光素子に蓄積された信号電荷を増幅する増幅素子と、
前記信号電荷を前記増幅素子の制御電極に転送する転送素子と、
前記増幅素子の前記制御電極の電荷をリセットするリセット素子と、
前記増幅素子から信号を読み出す垂直読出し線と、
前記増幅素子から前記信号を前記垂直読出し線に出力するためのスイッチ素子と、
前記転送素子、前記リセット素子、及び前記スイッチ素子の駆動を制御する垂直走査回路と、
前記垂直読出し線を介して読み出された前記信号を蓄積する信号蓄積部と、
前記垂直読出し線からの前記信号を前記信号蓄積部に出力する水平スイッチ素子と、
前記水平スイッチ素子の駆動を制御する水平走査回路とを有し、
一つの行の前記行方向に沿って配置された２以上の前記受光素子が前記スイッチ素子を介して同一の前記垂直読出し線に接続されることを特徴とする固体撮像素子。
【請求項２】
前記同一の前記垂直読出し線への前記信号の出力として、前記行方向に沿って配置された２以上の前記受光素子の出力、前記列方向に沿って配置された複数の前記受光素子の出力、或いは斜め方向に沿って配置された２以上の前記受光素子の出力の少なくとも一つの出力を選択可能なことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記行方向に配置された２以上の前記受光素子に対応する前記転送素子をそれぞれオンにし、前記スイッチ素子をオンにしたとき、
前記行方向に沿って配置された２以上の前記受光素子の前記信号が前記同一の垂直読出し線上で合成されることを特徴とする請求項１または２に記載の固体撮像素子。
【請求項４】
前記同一の垂直読出し線に接続された前記スイッチ素子を複数同時にオンにしたとき、異なる行に含まれる複数の前記受光素子の前記信号が前記同一の垂直読出し線上で合成されることを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
前記合成は、前記列方向に沿って配置された複数の前記受光素子の前記信号を合算することを特徴とする請求項４に記載の固体撮像素子。
【請求項６】
前記合成は、斜め方向に沿って配置された２以上の前記受光素子の出力を合算することを特徴とする請求項４に記載の固体撮像素子。
【請求項７】
前記水平読出し線を介して順次読み出される前記信号の差分を求める差分回路を設けたことを特徴とする請求項１から６のいずれか１項に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体像を撮像する固体撮像素子に関する。
【背景技術】
【０００２】
従来、ビデオカメラや電子カメラが広く一般に普及している。これらのカメラには、ＣＣＤ型やＣＭＯＳ型の固体撮像素子が使用され、カメラの高機能化に伴い、搭載される固体撮像素子の画素の高密度化や、画像処理の高速化等が求められている。これに対応するため、一つの行に含まれ同一の垂直読出し線に二つの受光素子を列方向に沿って配置した固体撮像素子が提案されている（例えば、特許文献１参照）。
【特許文献１】特許第３０３１６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の固体撮像素子は、二つの受光素子を５個のトランジスタで駆動して画素の高密度化には対応できているものの、同一の垂直読出し線上に出力される信号の合成が列方向のみの合成に限定され、チップ内でのより高度な画像処理に対応することが難しいと言う問題がある。
【課題を解決するための手段】
【０００４】
上記課題を解決するため、本発明は、行方向と列方向に配列され、光信号を電荷に変換かつ蓄積する受光素子と、前記受光素子に蓄積された信号電荷を増幅する増幅素子と、前記信号電荷を前記増幅素子の制御電極に転送する転送素子と、前記増幅素子の前記制御電極の電荷をリセットするリセット素子と、前記増幅素子から信号を読み出す垂直読出し線と、前記増幅素子から前記信号を前記垂直読出し線に出力するためのスイッチ素子と、前記転送素子、前記リセット素子、及び前記スイッチ素子の駆動を制御する垂直走査回路と、前記垂直読出し線を介して読み出された前記信号を蓄積する信号蓄積部と、前記垂直読出し線からの前記信号を前記信号蓄積部に出力する水平スイッチ素子と、前記水平スイッチ素子の駆動を制御する水平走査回路とを有し、一つの行の前記行方向に沿って配置された２以上の前記受光素子が前記スイッチ素子を介して同一の前記垂直読出し線に接続されることを特徴とする固体撮像素子を提供する。
【発明の効果】
【０００５】
本発明によれば、簡単な回路構成により、固体撮像素子の画素の高密度化と、固体撮像素子内部で演算を含む種々の画像演算処理を高速度で行なうことが可能な固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の一実施の形態にかかる固体撮像素子について図面を参照しつつ説明する。
【０００７】
図１は、実施の形態にかかる固体撮像素子の概略構成図である。図２は、３行×２列の行列要素（後述する）が配置された固体撮像素子の概略構成図である。図３は、図２の固体撮像素子の一行列要素中の回路図である。
【０００８】
図１に示すように、実施の形態に係る固体撮像素子１は、非破壊読出しの増幅型画素が行および列方向に配列された画素マトリクス２と、画素マトリクス２の各画素のうち行方向の画素ごとに制御信号を供給する垂直走査回路３と、画素マトリクス２の各画素の単数および複数列ごとの選択を行なう水平走査回路７と、電流・電圧変換回路５などを備えている。
【０００９】
図２は、図１のｉ行×ｊ列（ｉ＝１〜ｎ、ｊ＝１〜ｍ）からなる画素マトリクス２のうち３行×２列（ｉ＝１〜３、ｊ＝１〜２）のマトリクス状に配置されたイメージセンサの例を示している。
【００１０】
図２、図３において、一つの行列要素Ｓ１１（以後、ｉ＝１、ｊ＝１を代表として説明する）には、受光素子ＰＤ１１−１とＰＤ１１−２（ＰＤｉｊ−ｋ：ｋ＝１、２）の二つの受光素子が含まれている。二つの受光素子ＰＤ１１−１とＰＤ１１−２は、それぞれ一つの画素を構成しており、これらの受光素子ＰＤ１１−１、ＰＤ１１−２には不図示の色フィルタがそれぞれ配置されている。なお、色フィルタの配列については公知の配列を使用することが可能である。また、ほかの行列要素Ｓｉｊも同様の構成である。
【００１１】
図２、図３において、行列要素Ｓ１１は、２つの受光素子ＰＤ１１−１とＰＤ１１−２とを有し、この２つの受光素子は、行方向に沿って配置されている。また、図３に示すように、この２つの受光素子ＰＤ１１−１とＰＤ１１−２からの信号電荷を増幅するための増幅素子であるＭＯＳＦＥＴ１２と、ＰＤ１１−１或いはＰＤ１１−２からの信号電荷をＭＯＳＦＥＴ１２のゲート電極とにそれぞれ転送する転送スイッチ１３、１４と、ＭＯＳＦＥＴ１２のゲート電極を所定電圧（ＶＤＤ）にリセットするリセットスイッチ１５と、ＭＯＳＦＥＴ１２のソース電極と垂直読出し線１７との導通を制御する選択スイッチ１６が設けられている。
【００１２】
また、固体撮像素子１は、ＭＯＳＦＥＴ１２、転送スイッチ１３、１４、リセットスイッチ１５のオン／オフを制御する垂直走査回路３と、各受光素子ＰＤ１１−１、ＰＤ１１−２から読み出された信号を伝送する垂直読み出し線１７と、垂直読出し線１７への定電流源９と、垂直読出し線１７を介して読み出された信号を蓄積する水平走査回路７中の信号蓄積部１０と、信号蓄積部１０に蓄積された信号の読出しを制御する水平走査回路７とを有している。垂直読出し線１７には、ＭＯＳＦＥＴ１２のノイズ信号を信号蓄積部１０へ蓄積するための水平転送ゲート８ｎ１、８ｎ２と、ＭＯＳＦＥＴ１２のノイズ信号とＭＯＳＦＥＴ１２で増幅された受光信号とが重畳された増幅信号を信号蓄積部１０に蓄積するための水平転送ゲート８ｓ１、８ｓ２とが配置されている。なお、以後の記載中で代表して水平転送ゲート８と記すことがある。
【００１３】
垂直走査回路３は、リセットスイッチ１５に制御信号φＲＥＳ（ｎ）、選択スイッチ１６に制御信号φＳＥＬ（ｎ）、転送スイッチ１３に制御信号φＴＸ（ｎ）、転送スイッチ１４に制御信号φＴＸ２（ｎ）を印加する。ここで、ｎは任意の行番号を示す正の整数である。
【００１４】
水平走査回路７は、転送ゲート８ｎ１、８ｎ２をそれぞれ制御する制御信号φＴＮ１、φＴＮ２、及び転送ゲート８ｓ１、８ｓ２をそれぞれ制御する制御信号φＴＳ１、φＴＳ２、及び信号蓄積部１０に接続された信号を逐次読み出す制御信号を印加する。
【００１５】
（行方向に沿って配置された受光素子同士の合成（横合成））
以下、図４に示すタイミングチャートに基づき、図２、図３を参照しつつ固体撮像素子１の動作について説明する。
【００１６】
転送スイッチ１３がオフ（φＴＸ（ｎ＋３）がロウ状態）、転送スイッチ１４がオフ（φＴＸ２（ｎ＋３）がロウ状態）、選択スイッチ１６がオフ（φＳＥＬ（ｎ＋３）がロウ状態）でリセットスイッチ１５をオン（φＲＥＳ（ｎ＋３）がハイ状態）にして、ＭＯＳＦＥＴ１２のゲート電極をＶＤＤにリセットする。
【００１７】
リセットスイッチ１５をオフ（φＲＥＳ（ｎ＋３）をロウ状態）にしたのち選択スイッチ１６をオン（φＳＥＬ（ｎ＋３）をハイ状態）にしてＭＯＳＦＥＴ１２のソース電極からノイズ信号を垂直読出し線１７に読出し、転送ゲート８ｎ１をオン（φＴＮ１をハイ状態）にして状態にし、このノイズ信号を信号蓄積部１０に蓄積する。
【００１８】
次に、転送スイッチ１３をオン（φＴＸ（ｎ＋３）をハイ状態）にして、受光素子ＰＤ１１−１の信号電荷をゲート電極を介してＭＯＳＦＥＴ１２に転送する。受光素子ＰＤ１１−１の信号電荷がＭＯＳＦＥＴ１２にゲート電極を介して転送され、ＭＯＳＦＥＴ１２で増幅されてＭＯＳＦＥＴ１２から出力される。このとき選択スイッチ１６がオン（φＳＥＬ（ｎ＋３）がハイ状態）のため、ＭＯＳＦＥＴ１２のソース電極に出力された増幅信号は垂直読出し線１７に読み出され、転送ゲート８ｓ１をオン（φＴＳ１をハイ状態）にして、この増幅された受光信号とＭＯＳＦＥＴ１２のノイズ信号を重畳した増幅信号を信号蓄積部１０に蓄積する。
【００１９】
続いて、受光素子ＰＤ１１−２の信号を読み出すために、リセットスイッチ１５をオン（φＲＥＳ（ｎ＋３）をハイ状態）にして、ＭＯＳＦＥＴ１２のゲート電極をＶＤＤにリセットし、リセットスイッチ１５をオフ（φＲＥＳ（ｎ＋３）をロウ状態）にしたのち、ＭＯＳＦＥＴ１２のノイズ信号を垂直読出し線１７に読出し、転送ゲート８ｎ２をオン（φＴＮ２をハイ状態）にして、このノイズ信号を信号蓄積部１０に蓄積する。
【００２０】
次に、転送スイッチ１４をオン（φＴＸ２（ｎ＋３）をハイ状態）にして、受光素子ＰＤ１１−２の信号電荷をＭＯＳＦＥＴ１２に転送する。受光素子ＰＤ１１−２の信号電荷がＭＯＳＦＥＴ１２のゲート電極を介して送られ、ＭＯＳＦＥＴ１２で増幅されてＭＯＳＦＥＴ１２から出力される。選択スイッチ１６がオン（φＳＥＬ（ｎ＋３）がハイ状態）のため、ＭＯＳＦＥＴ１２から出力された受光素子ＰＤ１１−２の増幅信号は垂直読出し線１７に読み出され、転送ゲート８ｓ２をオン（φＴＳ２をハイ状態）にして、この増幅された受光信号とＭＯＳＦＥＴ１２のノイズ信号を重畳した増幅信号を信号蓄積部１０に蓄積する。
【００２１】
以上の動作で、受光素子ＰＤ１１−１と受光素子ＰＤ１１−２それぞれの増幅された受光信号とＭＯＳＦＥＴ１２のノイズ信号とを重畳した増幅信号と、それぞれに対応するＭＯＳＦＥＴ１２のノイズ信号がそれぞれ、垂直読出し線１７を介して信号蓄積部１０にそれぞれ蓄積される。
【００２２】
また、上述の動作は、（ｎ＋３）行の、１〜ｍ列に対して同時に実行され、信号蓄積部１０には、２ｍ個（ｍ列分）のノイズ信号とこれに対応する増幅信号が蓄積される。なお、１〜ｍ列のうち選択された列に対して同時に実行するように水平走査回路７で、各制御信号を制御して受光信号を取得することも可能である。
【００２３】
その後、図４に示す水平走査期間において、水平走査回路７で信号蓄積部１０に蓄積されている各信号が順次電流・電圧変換回路５（図１参照）に転送され、ノイズ信号と増幅信号の差分が電流・電圧変換回路５中の差分回路にて算出され、ノイズ信号成分が除かれた受光信号が順次取得される。取得された受光信号には公知の画像処理、及び不図示のメモリへの保存等が行われる。
【００２４】
続けて、垂直走査回路３から（ｎ＋２）行の制御信号が出力され、（ｎ＋２）行の各信号が上述と同様の手順で取得される。このような処理を全ての行てに亘って順次実行することによって、１フレーム分の画像信号の取得が完了する。
【００２５】
なお、上述における符号（ｎ＋３）は奇数行を、符号（ｎ＋２）は偶数行を示すものであり、以降の説明においても同様である。
【００２６】
このように、実施の形態にかかる固体撮像素子１を図４に示すタイムチャートで実行することにより、一行列要素Ｓｉｊ内の行方向に沿って配置された二つの受光素子（画素）の信号を取得することが可能になる。なお、上述の転送ゲート８ｎ１と転送ゲート８ｎ２の一方、及び転送ゲート８ｓ１と転送ゲート８ｓ２の一方を共用して各信号を信号蓄積部１０に合算して蓄積することで、二つの受光素子の信号を行方向に亘って合成（横合成）することが可能である。
【００２７】
また、本実施の形態では、図２に示す一行列要素Ｓ１１中に二つの受光素子ＰＤ１１−１、ＰＤ１１−２（すなわち、二つの画素）が存在するため、一行あたり信号蓄積部１０には２×ｍ個（ｍ列分）のノイズ信号と増幅信号が蓄積され、電流・電圧変換回路５を介して受光信号が取得される。この結果、従来の固体撮像素子に比べて高速に信号処理を行うことが可能になる。
【００２８】
また、実施の形態にかかる固体撮像素子１では、図３に示すように二つの受光素子ＰＤ１１−１、ＰＤ１１−２が５個のトランジスタの駆動で信号の取得が行われるため、従来の一受光素子当たり４個のトランジスタに比べ必要なトランジスタの数を減らすことが可能になり、画素の高密度化を達成することが可能になる。
【００２９】
（列方向に沿って配置された受光素子同士の合成（縦合成））
次に、実施の形態にかかる固体撮像素子１の別の読出し方法について図５に示すタイムチャートを参照しつつ説明する。図５のタイムチャートでは、図２に示す二つの行列要素Ｓｉｊ（ｉ＝１，２、ｊ＝１）を同時に選択して、異なる行に含まれ列方向に沿って配置されている受光素子の信号を垂直読出し線１７上で合成することを可能にしている。なお、以下の説明では二つの行列要素は隣り合っている場合（ｉ＝１、２、ｊ＝１）について説明するが、二つの行列要素Ｓｉｊは離れていても良い。また、素子構成は図３と同等であり、符号も同じ符号を付して説明する。
【００３０】
図２に示す行列要素Ｓ１１、Ｓ２１において、図３に示す転送スイッチ１３、１３がオフ（φＴＸ（ｎ＋３、ｎ＋２）がロウ状態）、転送スイッチ１４、１４がオフ（φＴＸ２（ｎ＋３、ｎ＋２）がロウ状態）、選択スイッチ１６、１６がオフ（φＳＥＬ（ｎ＋３、ｎ＋２）がロウ状態）状態で、リセットスイッチ１５、１５をオン（φＲＥＳ（ｎ＋３、ｎ＋２）がハイ状態）にして、ＭＯＳＦＥＴ１２、１２のゲート電極をＶＤＤにそれぞれリセットする。
【００３１】
リセットスイッチ１５、１５をオフ（φＲＥＳ（ｎ＋３、ｎ＋２）をロウ状態）にして、選択スイッチ１６、１６をオン（φＳＥＬ（ｎ＋３、ｎ＋２）をハイ状態）にし、ＭＯＳＦＥＴ１２、１２から信号を垂直読出し線１７にそれぞれ読出して合成（加算）し、転送ゲート８ｎ１をオン（φＴＮ１をハイ状態）にし、合成されたノイズ信号を信号蓄積部１０に蓄積する。
【００３２】
次に、転送スイッチ１３、１３をオン（φＴＸ（ｎ＋３、ｎ＋２）をハイ状態）にして、受光素子（画素）ＰＤ１１−１、ＰＤ２１−１の信号電荷をそれぞれＭＯＳＦＥＴ１２、１２に転送する。受光素子ＰＤ１１−１、ＰＤ２１−１の信号電荷がＭＯＳＦＥＴ１２、１２にそれぞれ転送され、ＭＯＳＦＥＴ１２、１２でそれぞれ増幅されてＭＯＳＦＥＴ１２、１２からそれぞれ出力される。選択スイッチ１６、１６がオン（φＳＥＬ（ｎ＋３、ｎ＋２）がハイ状態）であり、ＭＯＳＦＥＴ１２、１２からそれぞれ出力された増幅されたそれぞれの増幅信号が垂直読出し線１７に読出されて合成され、転送ゲート８ｓ１をオン（φＴＳ１をハイ状態）にし、受光信号とノイズ信号を重畳した増幅信号を信号蓄積部１０に蓄積する。
【００３３】
これで、行列要素Ｓ１１とＳ２１の受光素子ＰＤ１１−１と受光素子ＰＤ２１−１の合成信号が得られる。
【００３４】
続けて、行列要素Ｓ１１とＳ２１のリセットスイッチ１５、１５をオン（φＲＥＳ（ｎ＋３、ｎ＋２）をハイ状態）にして、ＭＯＳＦＥＴ１２、１２のゲート電極をそれぞれＶＤＤにリセットし、リセットスイッチ１５、１５をオフ（φＲＥＳ（ｎ＋３、ｎ＋２）をロウ状態）にしたのち、ＭＯＳＦＥＴ１２、１２からそれぞれの信号を垂直読出し線１７に読出して加算し、転送ゲート８ｎ２をオン（φＴＮ２をハイ状態）にし、ノイズ信号を信号蓄積部１０に蓄積する。
【００３５】
次に、行列要素Ｓ１１とＳ２１の転送スイッチ１４、１４をオン（φＴＸ２（ｎ＋３、ｎ＋２）をハイ状態）にして、受光素子ＰＤ１１−２、ＰＤ２１−２の信号電荷をＭＯＳＦＥＴ１２、１２に転送する。受光素子ＰＤ１１−２、ＰＤ２１−２の信号電荷がＭＯＳＦＥＴ１２、１２で増幅されてＭＯＳＦＥＴ１２、１２からそれぞれ出力される。選択スイッチ１６、１６がオン（φＳＥＬ（ｎ＋３、ｎ＋２）がハイ状態）のため、ＭＯＳＦＥＴ１２、１２から出力されたそれぞれの増幅信号は垂直読出し線１７にそれぞれ読出されて合成され、転送ゲート８ｓ２をオン（φＴＳ２をハイ状態）にし、受光信号とノイズ信号が重畳された増幅信号を信号蓄積部１０に蓄積する。
【００３６】
以上の動作で、行列要素Ｓ１１とＳ２１の受光素子ＰＤ１１−１とＰＤ２１−１との合成されたノイズ信号と、受光信号とノイズ信号とが重畳され合成された増幅信号、及び受光素子ＰＤ１１−２、ＰＤ２１−２の合成されたノイズ信号と、受光信号とノイズ信号とが重畳され合成された増幅信号がそれぞれ、垂直読出し線１７を介して信号蓄積部１０にそれぞれ蓄積される。
【００３７】
上述の動作は、（ｎ＋３、ｎ＋２）行の１〜ｍ列まで同時に実行される。この結果、信号蓄積部１０には、２ｍ個（ｍ列分）の合成されたノイズ信号とこれに対応するノイズ信号が重畳された合成された増幅信号が蓄積される。
【００３８】
その後、図５に示す水平走査期間において、信号蓄積部１０の２ｍ個の信号が水平走査回路７で順次電流・電圧変換回路５に転送され、ノイズ信号と対応する増幅信号の差分が電流・電圧変換回路５中の差分回路にて算出され、ノイズ信号が除かれたそれぞれの受光信号が取得される。
【００３９】
以上の処理により、異なる行に含まれ、列方向に沿った二つの受光素子からの信号を合成して取得することが可能になる。
【００４０】
（列方向に沿って斜めに配置された受光素子同士の合成（斜め合成））
次に、実施の形態にかかる固体撮像素子１のさらに別の読出し方法について図６に示すタイムチャートを参照しつつ説明する。図６のタイムチャートでは、図２に示す二つの行列要素Ｓｉｊ（ｉ＝１，２、ｊ＝１）を同時に選択して異なる行に含まれ斜め方向に沿って配置されている受光素子の信号を垂直読出し線１７上で合成することを可能にしている。なお、以下の説明でも二つの行列要素Ｓｉｊは隣り合っている場合（ｉ＝１、２、ｊ＝１）について説明するが、二つの行列要素Ｓｉｊは離れていても良い。また、素子構成は図３と同等であり、符号も同じ符号を付して説明する。
【００４１】
図２に示す行列要素Ｓ１１において、図３に示す転送スイッチ１３がオフ（φＴＸ（ｎ＋３）がロウ状態）、図２に示す行列要素Ｓ２１において、図３に示す転送スイッチ１４がオフ（φＴＸ２（ｎ＋２）がロウ状態）、Ｓ１１の転送スイッチ１４がオフ（φＴＸ２（ｎ＋３）がロウ状態），Ｓ２１の転送スイッチ１３がオフ（φＴＸ（ｎ＋２）がロウ状態）、Ｓ１１、Ｓ２１の選択スイッチ１６、１６がオフ（φＳＥＬ（ｎ＋３、ｎ＋２）がロウ状態）状態で、Ｓ１１、Ｓ２１のリセットスイッチ１５、１５をオン（φＲＥＳ（ｎ＋３、ｎ＋２）がハイ状態）にして、Ｓ１１，Ｓ２１のＭＯＳＦＥＴ１２、１２のゲート電極をＶＤＤにそれぞれリセットする。
【００４２】
リセットスイッチ１５、１５をオフ（φＲＥＳ（ｎ＋３、ｎ＋２）をロウ状態）で選択スイッチ１６、１６をオン（φＳＥＬ（ｎ＋３、ｎ＋２）をハイ状態）にしてＭＯＳＦＥＴ１２、１２から信号を垂直読出し線１７にそれぞれ読出して合成（加算）し、転送ゲート８ｎ１をオン（φＴＮ１をハイ状態）にし、合成されたノイズ信号を信号蓄積部１０に蓄積する。
【００４３】
次に、Ｓ１１の転送スイッチ１３をオン（φＴＸ（ｎ＋３）をハイ状態）して受光素子（画素）ＰＤ１１−１の信号電荷をＭＯＳＦＥＴ１２に転送する。同時にＳ２１の転送スイッチ１４をオン（φＴＸ２（ｎ＋２）をハイ状態）にして、受光素子(画素)ＰＤ２１−２の信号電荷をＭＯＳＦＥＴ１２に転送する。受光素子ＰＤ１１−１、ＰＤ２１−２の信号電荷がＭＯＳＦＥＴ１２、１２でそれぞれ増幅されてＭＯＳＦＥＴ１２、１２からそれぞれ出力される。選択スイッチ１６、１６がオン（φＳＥＬ（ｎ＋３、ｎ＋２）がハイ状態）であり、ＭＯＳＦＥＴ１２、１２から出力された受光素子ＰＤ１１−１、ＰＤ２１−２それぞれの増幅信号が垂直読出し線１７にそれぞれ読出されて合成され、転送ゲート８ｓ１をオン（φＴＳ１をハイ状態）にし、受光信号とノイズ信号を重畳した増幅信号を信号蓄積部１０に蓄積する。
【００４４】
これで、行列要素Ｓ１１とＳ２１の受光素子ＰＤ１１−１と受光素子ＰＤ２１−２の合成信号が得られる。即ち、図２に示すように、受光素子ＰＤ１１−１と受光素子ＰＤ２１−２は、同じ列で異なる行に含まれ、斜め方向に配置された二つの受光素子の増幅信号を合成可能な構成となっている。
【００４５】
続けて、行列要素Ｓ１１とＳ２１のリセットスイッチ１５、１５をオン（φＲＥＳ（ｎ＋３、ｎ＋２）をハイ状態）にして、ＭＯＳＦＥＴ１２、１２のゲート電極をそれぞれＶＤＤにリセットし、リセットスイッチ１５、１５をオフ（φＲＥＳ（ｎ＋３、ｎ＋２）をロウ状態）にしたのち、ＭＯＳＦＥＴ１２、１２からそれぞれの信号を垂直読出し線１７に読出して合成し、転送ゲート８ｎ２をオン（φＴＮ２をハイ状態）にし、ノイズ信号を信号蓄積部１０に蓄積する。
【００４６】
次に、行列要素Ｓ１１の転送スイッチ１４をオン（φＴＸ２（ｎ＋３）をハイ状態）にして、受光素子（画素）ＰＤ１１−２の信号電荷をＭＯＳＦＥＴ１２に転送する。同時に行列要素Ｓ２１の転送スイッチ１３をオン（φＴＸ（ｎ＋２）をハイ状態）にして、受光素子（画素）ＰＤ２１−１の信号電荷をＭＯＳＦＥＴ１２に転送する。受光素子ＰＤ１１−２、ＰＤ２１−１の信号電荷がＭＯＳＦＥＴ１２、１２で増幅されてＭＯＳＦＥＴ１２、１２からそれぞれ出力される。Ｓ１１とＳ２１の選択スイッチ１６、１６が共にオン（φＳＥＬ（ｎ＋３、ｎ＋２）がハイ状態）のため、ＭＯＳＦＥＴ１２、１２で増幅されたそれぞれの増幅信号は垂直読出し線１７にそれぞれ読出されて合成され、転送ゲート８ｓ２をオン（φＴＳ２をハイ状態）にし、受光信号とノイズ信号を重畳した増幅信号を信号蓄積部１０に蓄積する。
【００４７】
以上の動作で、受光素子ＰＤ１１−１とＰＤ２１−２との合成されたノイズ信号と、受光信号とノイズ信号とが重畳され合成された増幅信号、及び受光素子ＰＤ１１−１、ＰＤ２１−１の合成されたノイズ信号と、受光信号とノイズ信号とが重畳され合成された増幅信号がそれぞれ、垂直読出し線１７を介して信号蓄積部１０にそれぞれ蓄積される。
【００４８】
上述の動作は、（ｎ＋３、ｎ＋２）行に対して、１〜ｍ列まで同時に実行される。この結果、信号蓄積部１０には、２ｍ個（ｍ列分）の加算されたノイズ信号とこれに対応するノイズ信号が重畳された加算された増幅信号が蓄積される。
【００４９】
その後、図６に示す水平走査期間において、信号蓄積部１０の２ｍ個の信号が水平走査回路７で順次電流・電圧変換回路５に転送され、ノイズ信号と増幅信号の差分が電流・電圧変換回路５中の差分回路にて算出され、ノイズ信号が除かれたそれぞれの受光素子の信号が取得される。
【００５０】
以上の処理により、同じ列で異なる行に含まれ、斜め方向に配置された二つの受光素子からの信号を合成して取得することが可能になる。
【００５１】
以上述べたように、本実施の形態にかかる固体撮像素子１によれば、従来の固体撮像素子と同様の動作のほかに、一つの行列要素Ｓｉｊの中で行方向に沿って配置された二つの受光素子ＰＤｉｊ−１とＰＤｉｊ−２との横合成、或いは二つの行列要素Ｓｉｊ（ｉ＝１，２、ｊ＝１）の列方向に沿って配置された二つの受光素子ＰＤ１１−１とＰＤ２１−１の縦合成およびＰＤ１１−２とＰＤ２１−２の縦合成、或いは二つの行列要素Ｓｉｊ（ｉ＝１，２、ｊ＝１）の列方向に沿って斜めに配置された二つの受光素子ＰＤ１１−１とＰＤ２１−２の斜め合成およびＰＤ１１−２とＰＤ２１−１の斜め合成を、一つの垂直読出し線１７に対して垂直走査回路３及び水平走査回路７の各制御信号を選択制御することにより実現することができる。なお、上記行列要素Ｓｉｊは、上記一つ或いは二つに限らず任意の複数の行列要素Ｓｉｊを任意に選択して合成可能であることは言うまでも無い。
【００５２】
また、以下に述べる動作も、垂直走査回路３及び水平走査回路７の各制御信号を選択制御することにより実現することができる。
【００５３】
増幅型画素（ＰＤｉｊ−ｋ）の出力と対応する垂直読出し線１７との間に接続された前記スイッチ素子１６を制御することにより、増幅型画素の出力信号を合成（加算）を行なって種々の画像処理を固体撮像素子内部で行なうことが可能になる。これにより、画像処理用のプロセッサに過大な負荷をかけることなく、簡単な装置構成で被写体画像の撮像から画像処理までを行なうことができる固体撮像素子１が実現できる。
【００５４】
また、スイッチ素子１６は同時に１個のみオンとすることにより、個々の画素からの出力信号を個別に得ることが可能になる。また、スイッチ素子１６を同時に２個以上オンとした場合には、２個以上の画素の出力が垂直読出し線１７上で合成されることになり、２個以上の画素の出力の演算を行なうことが可能になる。したがって、外部のプロセッサで画像処理を行なうことなく、固体撮像素子自体で高速度の演算処理を行なうことが可能になる。
【００５５】
また、従来の固体撮像素子のように各画素の信号を個別に順次垂直読出し線１７及び信号蓄積部１０を介して読出すことができるほかに、前記画素の増幅素子（ＭＯＳＦＥＴ）１２の出力と対応する垂直読出し線１７との間に接続されたスイッチ素子１６を制御することにより、複数の画素からの信号を垂直読出し線１７上或いは信号蓄積部１０上で合成して取出すことができる。これにより、複数の画素の出力信号に対し積和演算などを固体撮像素子内部で行なうことができ、簡単な装置構成により高速度の画像処理が行なわれる。また、このような画像処理のために画像処理用のプロセッサに過大な負荷をかけることもない。また、簡単な回路構成でよいから、チップサイズの大型化および開口率の低下などの不都合が防止できる。
【００５６】
また、電流・電圧変換回路５を信号蓄積部１０に設けることににより、画素から電流信号として読み出された出力信号を垂直読出し線１７および信号蓄積部１０を介して受入れ、対応する電圧出力を得ることができる。これにより、電流読出しモードの利点を生かしつつ出力信号として電圧信号を得ることができる。
【００５７】
また、同じ垂直読出し線１７に接続されたスイッチ素子１６は同時に１個のみをオンとすれば、個々の画素からの出力信号を個別に垂直読出し線１７に出力することができる。また、スイッチ素子１６を同時に２個以上オンとした場合には、２個以上の画素出力が垂直読出し線１７上で合成されることにより、２個以上の画素の出力の積和演算を行なうことが可能である。
【００５８】
水平スイッチ素子８を同時に１個のみオンとした場合には、それぞれの垂直読出し線１７からの出力を個別に出力することが可能になる。それぞれの垂直読出し線１７には、各行の画素の出力を順次出力してもよく、あるいは垂直読出し線１７に接続されたスイッチ素子１６を２個以上同時にオンとすることにより、２つ以上の行の画素の出力の積和演算を行なったものを出力するようにしてもよい。これにより、同じ行で異なる列の複数の画素からの信号を信号蓄積部１０上で合成し、あるいは複数の異なる行にありかつ異なる列にある画素からの信号を水平読出し線１７上で合成することが可能になる。
【００５９】
また、信号蓄積部１０に差分回路５を配置することにより、順次読出される信号の差分を求めることができ、かつ例えばそれぞれ複数の画素の出力を積和演算して得られた信号の間の差分を求めることも可能になる。
【００６０】
また、所定の露光時間の間全画素の前記転送スイッチ１３、１４をオフにして露光を行ない、かつ再び全画素の転送スイッチ１３、１４をオンとして受光素子ＰＤｉｊ−ｋの電荷を増幅素子１２の制御電極に転送した後、スイッチ素子１６により行ごとに画素を選択し各列の信号をそれぞれの垂直読出し線１７に読み出し、かつ水平スイッチ素子８によって順次各垂直読出し線１７の信号を信号蓄積部１０に時系列的に出力することによりシャッタ機能を有する一括露光動作を行なうこともできる。これにより、全画素の電荷を同時に前記転送素子１３、１４から増幅素子ＭＯＳＦＥＴ１２の制御電極に転送することができ、以後はスイッチ素子１６を使用して各画素の信号をそれぞれの垂直読出し線１７に読出し、かつ水平スイッチ素子８によって各垂直読出し線１７の信号を時系列的に信号蓄積部１０に出力することができる。また、露光に先立ち、全画素の転送スイッチ１３、１４をオンにして受光素子ＰＤｉｊ−ｋの電荷を増幅素子１２の制御電極に転送しかつリセット素子を介して吐き出させることができる。これにより、全画素の同時リセットおよびその後の全画素の電荷の同時転送を行なうことが可能になり、ＣＣＤ素子のようなシャッタ機能を有する一括露光のイメージセンサとして動作させることが可能になる。
【００６１】
また、所定の露光時間の間全画素の転送スイッチ１３、１４をオフにして露光を行ない、かつ再び全画素の転送スイッチ１３、１４をオンとして受光素子ＰＤｉｊ−ｋの電荷を増幅素子１２の制御電極に転送した後、複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すこともできる。複数行×複数列分の画素領域毎の画素の電荷を合成して順次読出すことにより、複数画素分の信号を平均化してノイズ除去を行なうことができ、解像度は低下するが感度が上昇し、例えば、暗い被写体などについてノイズの軽減された画像を得ることができる。
【００６２】
また、この場合、引き続き読み出される各画素領域の一部は互いに重なり合うよう構成することもできる。各画素領域の一部を互いに重なり合わせることにより、水平および／または垂直走査速度を所定の値に保ちながらノイズの軽減された画像を読出すことができる。
【００６３】
また、引き続き読み出される画素領域は１画素分ずつずれるよう構成することもできる。特に、引き続き読出される画素領域を１画素分ずつずらすことで、１画素ずつ読出しを行なう場合と同じ水平および／または垂直走査速度とすることができ、画像表示、記録などを行なう場合に通常の装置を使用して容易に行なうことができる。
【００６４】
あるいは、引き続き読み出される画素領域は互いに隣接させてもよい。引き続き読出される画素領域を互いに隣接したものとすることにより、フレーム速度を向上させ高速読出しを行なうことができると共に、このような高速読出しを行なう場合にも複数の画素の出力を合成して読出しているから総電荷量が増大し感度が低下することもなくなる。すなわち、高速度かつ高感度の読出しを行なうことが可能になる。
【００６５】
また、所定の露光時間の間全画素の転送スイッチ１３、１４をオフにして露光を行ない、かつ再び全画素の転送スイッチ１３、１４をオンとして受光素子ＰＤｉｊ−ｋの電荷を増幅素子１２の制御電極に転送した後、ｎを正の整数として、ｎ行づつｎ行おきに、またはｎ列づつｎ列おきに、同時に読み出しを行い第１の総和を求め、次に前記読み出した各ｎ行づつの行の間のｎ行づつをｎ行おきに、または各ｎ列づつの列の間のｎ列づつをｎ列おきに、同時に読み出し第２の総和を得た後、差分回路により第１および第２の総和の差分を求めることにより所定の周波数成分の信号を検出することができる。このような構成により、画像の垂直方向または水平方向の各周波数成分の信号を検出することができる。例えばｎ＝１とすれば、垂直方向または水平方向の最高周波数が検出され、ｎ＝２とすれば該最高周波数の２分の１の周波数成分が検出でき、ｎ＝３とすれば前記最高周波数の３分の１の周波数成分の信号の検出ができる。すなわち、画像の所望の周波数成分の信号を別個のフィルタあるいは信号プロセッサなどを使用することなく容易に検出できる。
【００６６】
この場合、種々のｎの値に対して、第１および第２の総和を得かつ両者の差分を求めて種々の周波数成分の信号を検出することにより、空間画像のフーリエ変換を行うこともできる。ｎを種々の値に設定して種々の周波数成分の信号を検出し加算することにより、空間画像のフーリエ変換を容易に行なうことができる。この場合も、余分な信号プロセッサあるいはフィルタなどを使用することなく簡単な装置構成でフーリエ変換を行なうことができる。
【００６７】
また、水平スイッチ素子８で全列の信号を選択して各行ごとの画素の総和を得るとともに各行を順次選択して読出すことにより各行の総和から構成される一次元画像である射影を得るか、またはスイッチ素子１６で全行の画素の信号を加算して垂直読出し線１７に各列ごとの信号の総和を得、水平スイッチ素子８で各列の信号を順次読み出すことにより各列の総和から構成される一次元画像である射影を得ることもできる。このような構成によって、画像の特徴量の一種である画像の各行または各列の成分の和である射影を得ることができる。この場合も、特別の画像処理装置は必要ではなく、撮像素子自体によって容易に各行または各列の射影を得ることができる。
【００６８】
また、スイッチ素子１６および水平スイッチ素子８により、画面の一部の画素についてのみ信号を読み出しおよび処理を行うこともできる。画素のリセットと信号の転送は全画素に対して実施し、読出しはスイッチ素子１６および水平スイッチ素子８により画素の一部についてのみ行なうことができる。これにより、画像の一部だけについて演算および処理を行なうことができ、必要な画像情報のみを効率的に得ることができる。また、画素部のリセットは前記スイッチ素子による読出しとは独立に行なうことができ、部分走査時においても不要画素のリセットを非読出し時に行なうことにより、不使用画素の飽和による影響、いわゆるブルーミングやスメアを防止することができる。
【００６９】
また、スイッチ素子１６を可変抵抗素子として使用し、画素からの信号の積和演算を行うこともできる。スイッチ素子１６はＭＯＳトランジスタなどで構成し、そのゲートに印加される制御信号の電圧を２値のデジタル信号ではなくアナログ信号とすることにより、スイッチ素子１６を可変抵抗素子として使用することができる。したがって、各画素からの信号に対してゲインを変えて取り出すことにより、重み付けを含む積和演算を容易に行なうことができる。
【００７０】
なお、上述の実施の形態は例に過ぎず、上述の構成や形状に限定されるものではなく、本発明の範囲内において適宜修正、変更が可能である。
【図面の簡単な説明】
【００７１】
【図１】実施の形態にかかる固体撮像素子の概略構成図である。
【図２】３行×２列の固体撮像素子の概略構成図である。
【図３】図２の固体撮像素子の一行列要素中の回路図である。
【図４】実施の形態にかかる固体撮像素子の制御信号タイミングチャートを示す。
【図５】実施の形態にかかる固体撮像素子の別の制御信号タイミングチャートを示す。
【図６】実施の形態にかかる固体撮像素子のまた別の制御信号タイミングチャートを示す。
【符号の説明】
【００７２】
１    固体撮像素子
２    画素マトリクス
３    垂直走査回路
５    電流・電圧変換回路
７    水平走査回路
８    水平転送ゲート
９    定電流源
１０  信号蓄積部
Ｓｉｊ  行列要素（ｉ＝１〜ｎ、ｊ＝１〜ｍ）
ＰＤｉｊ−ｋ  受光素子（画素）（ｋ＝１、２）
１３、１４  転送スイッチ
１５  リセットスイッチ
１６  選択スイッチ
１７  垂直読出し線
【図１】
2009027267.tif 000003
【図２】
2009027267.tif 000004
【図３】
2009027267.tif 000005
【図４】
2009027267.tif 000006
【図５】
2009027267.tif 000007
【図６】
2009027267.tif 000008