(57)【要約】【課題】加熱コイルに流れる電流をスイッチング手段により制御し鍋を加熱する誘導加熱式炊飯器において、ＶＣＥ検知回路の製造過程での調整工程なくし温度特性を改善する。【解決手段】共振コンデンサ４とスイッチング素子５を含むインバータ回路３を駆動回路９により駆動して、被調理物を入れる鍋８を加熱コイル７により加熱し、スイッチング素子５のコレクタエミッタ間電圧をＶＣＥ検知回路３０により検知する。ＶＣＥ検知回路３０は、比較器２３の−入力端子に信号源を接続し、比較器２３の出力端子に第１の抵抗２４を介してＰＮＰトランジスタ２５のベースを接続し、ＰＮＰトランジスタ２５のエミッタに直流電圧源２１を接続し、エミッタベース間に第２の抵抗２６を接続し、コレクタに比較器２３の＋入力端子と第３の抵抗１８とコンデンサ１９を接続し、第３の抵抗１８とコンデンサ１９のぞれぞれのもう一方の端子を接地して構成する。【選択図】図１
2009106408.tif 000002
【特許請求の範囲】
【請求項１】
被調理物を入れる鍋と、前記鍋を加熱する加熱コイルと、共振コンデンサとスイッチング素子を含むインバータ回路と、前記インバータ回路を駆動する駆動回路と、前記スイッチング素子のコレクタエミッタ間電圧を検知するＶＣＥ検知回路とを備え、前記ＶＣＥ検知回路は、比較器の−入力端子に信号源を接続し、前記比較器の出力端子に第１の抵抗を介してＰＮＰトランジスタのベースを接続し、前記ＰＮＰトランジスタのエミッタに直流電圧源を接続し、前記ＰＮＰトランジスタのエミッタベース間に第２の抵抗を接続し、前記ＰＮＰトランジスタのコレクタに前記比較器の＋入力端子と第３の抵抗とコンデンサを接続し、前記第３の抵抗と前記コンデンサのぞれぞれのもう一方の端子を接地して構成した誘導加熱式炊飯器。
【請求項２】
ＶＣＥ検知回路は、ＰＮＰトランジスタのコレクタを第４の抵抗を介して比較器の＋入力端子と第３の抵抗とコンデンサの接続点に接続した請求項１記載の誘導加熱式炊飯器。
【請求項３】
ＶＣＥ検知回路は、第３の抵抗の抵抗値を第４の抵抗の抵抗値より十分大きくした請求項２記載の誘導加熱式炊飯器。
【請求項４】
ＶＣＥ検知回路は、第４の抵抗の抵抗値をコンデンサへの充電電流がＰＮＰトランジスタのコレクタ電流の絶対最大定格以下となるように選定した請求項２または３記載の誘導加熱式炊飯器。
【請求項５】
ＶＣＥ検知回路は、ＰＮＰトランジスタと第１の抵抗と第２の抵抗とを一体に構成した請求項１〜４のいずれか１項に記載の誘導加熱式炊飯器。
【請求項６】
ＶＣＥ検知回路は、ＰＮＰトランジスタのエミッタを第５の抵抗を介して直流電圧源と第２の抵抗の接続点に接続した請求項１記載の誘導加熱式炊飯器。
【請求項７】
ＶＣＥ検知回路は、第３の抵抗の抵抗値を第５の抵抗の抵抗値よりも十分大きくした請求項６記載の誘導加熱式炊飯器。
【請求項８】
ＶＣＥ検知回路は、第１の抵抗、第２の抵抗、第５の抵抗の抵抗値および直流電圧源の出力電圧を、コンデンサへの充電電流がＰＮＰトランジスタのコレクタ電流絶対最大定格以下となるように選定した請求項６または７記載の誘導加熱式炊飯器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加熱コイルに流れる高周波電流をスイッチング手段により制御し鍋を加熱する誘導加熱式炊飯器に関するものである。
【背景技術】
【０００２】
従来、この種の誘導加熱誘導加熱式炊飯器ではインバータ回路の構成要素であるスイッチング素子のコレクタエミッタ間電圧を検知している（例えば、特許文献１参照）。以下、その構成について図５および図６を参照しながら説明する。
【０００３】
図５は誘導加熱式炊飯器の一部ブロック化した回路図であり、図６はその断面図であり、図面を簡潔にするために電気的接続のためのリード線や部品を固定するためのねじは省略している。
【０００４】
図５および図６に示すように、炊飯器本体１０１は、上面を覆う蓋１０２を開閉自在に設置している。鍋８は、水や米などの被調理物を入れるもので、磁束を通す金属を複数用いた積層体で構成しており、上端開口部に外側にせり出したフランジを有し、このフランジを収納部１０３の上端から浮き上がった状態で載置することにより、炊飯器本体１０１の収納部１０３に着脱自在に収納している。したがって、鍋８は収納時に収納部１０３との間に隙間を有している。収納部１０３底部に巻線で構成した加熱コイル７を設けており、この加熱コイル７は鍋８の底部中心の略真下に中心を有するよう配置し、鍋８と磁気的に結合している。
【０００５】
第１の回路基板１０４にはマイクロコンピュータなどで構成した制御手段１４などを実装しており、蓋１０２内部に配設している。第２の回路基板１０５には、単方向電源２やインバータ回路３、カレントトランス１１、電流検知回路１２、ＶＣＥ検知回路１３を構成する部品などを実装しており、炊飯器本体１０１内に配設している。これら第１の回路基板１０４と第２の回路基板１０５は、特に図示しないが、リード線で電気的に接続している。
【０００６】
商用電源１と第２の回路基板１０５は、ストッパーとばねを用いて電源コードを巻き取ることを可能にしている電源コード収納部１０６に収納される電源リード線により電気的に接続している。すなわち、商用電源１と単方向電源２とは電源リード線により電気的に接続している。
【０００７】
商用電源１を整流する単方向電源２によって整流された電源をインバータ回路３により高周波電力に変換し、インバータ回路３からの高周波電力によって加熱コイル７が鍋８を誘導加熱する。このインバータ回路３は制御手段１４からの出力に応じて誘導加熱制御回路１０が駆動回路９によりスイッチング素子５を駆動することで制御するようにしている。
【０００８】
ＶＣＥ検知回路１３はスイッチング素子５のコレクタエミッタ間電圧を検知するもので、抵抗１５と抵抗１７と抵抗１８と可変抵抗１６とコンデンサ１９とＮＰＮトランジスタ２０とで構成している。
【０００９】
スイッチング素子５のコレクタは抵抗１５と可変抵抗１６を介して接地されており、ＮＰＮトランジスタ２０のベースが抵抗１５と可変抵抗１６との接続点に接続されている。ＮＰＮトランジスタ２０のコレクタ端子は抵抗１７を介し直流電圧源２１に接続されており、ＮＰＮトランジスタのエミッタ端子には抵抗１８とコンデンサ１９を接続し、抵抗１８とコンデンサ１９のぞれぞれのもう一方の端子は共に接地されている。
【００１０】
ＶＣＥ検知回路１３の出力電圧ばらつきはＮＰＮトランジスタ２０のベースエミッタ間電圧のばらつきに因るところがあり、これについては可変抵抗１６により調整される。例えば、コレクタエミッタ間電圧が７００ＶのときにＶＣＥ検知回路１３の出力電圧が４Ｖとなるように調整される。
【００１１】
ＶＣＥ検知回路１３により検知されたスイッチング素子５のコレクタエミッタ間電圧は制御手段１４へ入力される。制御手段１４は、電流検知回路１２とＶＣＥ検知回路１３からの入力に基づき誘導加熱制御回路１０への出力を制御する。
【特許文献１】特開平１１−５６６０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、このような従来の構成では、誘導加熱式炊飯器の製造過程において可変抵抗１６の抵抗値を調整する工程が必要となる。これにより、調整時間による生産効率への影響や調整用設備が必要となることなど、製造コスト面で不利になるという問題を有していた。
【００１３】
また、ＶＣＥ検知回路１３が実装されている第２の回路基板１０６は炊飯器本体１０１内部に配置されており、その雰囲気温度は炊飯や保温中に加熱調理する鍋８からの熱、あるいは単方向電源２やインバータ回路３からの放熱により上昇する。一般的にトランジスタのベースエミッタ間電圧は約−２ｍＶ／℃の温度特性を持っていることから、第２の回路基板１０６の雰囲気温度上昇に伴い、ＶＣＥ検知回路１３を構成するトランジスタの温度が上がるとそのベースエミッタ間の順方向電圧は小さくなる。すなわちＶＣＥ検知回路１３は温度が上がるとの出力電圧が大きくなり、温度が下がる出力電圧が小さくなるという問題を有していた。
【００１４】
本発明は上記従来の課題を解決するもので、ＶＣＥ検知回路の製造過程における調整工程なくし、かつ温度特性を改善することを目的としている。
【課題を解決するための手段】
【００１５】
本発明は上記目的を達成するために、共振コンデンサとスイッチング素子を含むインバータ回路を駆動回路により駆動して、被調理物を入れる鍋を加熱コイルにより加熱し、スイッチング素子のコレクタエミッタ間電圧をＶＣＥ検知回路により検知するよう構成し、ＶＣＥ検知回路は、比較器の−入力端子に信号源を接続し、比較器の出力端子に第１の抵抗を介してＰＮＰトランジスタのベースを接続し、ＰＮＰトランジスタのエミッタに直流電圧源を接続し、ＰＮＰトランジスタのエミッタベース間に第２の抵抗を接続し、ＰＮＰトランジスタのコレクタに比較器の＋入力端子と第３の抵抗とコンデンサを接続し、第３の抵抗とコンデンサのぞれぞれのもう一方の端子を接地して構成したものである。
【００１６】
これにより、ＶＣＥ検知回路の出力トランジスタにおけるベースエミッタ間電圧のばらつきを抑えるための可変抵抗器を用いずともよくなり、抵抗値を調整する工程が不要となり、製造コスト面で有利となるとともに、出力トランジスタのベースエミッタ間電圧の温度特性の影響を抑えることができ、ＶＣＥ検知回路の温度特性を向上することができる。
【発明の効果】
【００１７】
本発明の誘導加熱式炊飯器は、ＶＣＥ検知回路の製造過程における調整工程なくすることができて製造コスト面で有利となり、かつＶＣＥ検知回路の温度特性を改善することができる。
【発明を実施するための最良の形態】
【００１８】
第１の発明は、被調理物を入れる鍋と、前記鍋を加熱する加熱コイルと、共振コンデンサとスイッチング素子を含むインバータ回路と、前記インバータ回路を駆動する駆動回路と、前記スイッチング素子のコレクタエミッタ間電圧を検知するＶＣＥ検知回路とを備え、前記ＶＣＥ検知回路は、比較器の−入力端子に信号源を接続し、前記比較器の出力端子に第１の抵抗を介してＰＮＰトランジスタのベースを接続し、前記ＰＮＰトランジスタのエミッタに直流電圧源を接続し、前記ＰＮＰトランジスタのエミッタベース間に第２の抵抗を接続し、前記ＰＮＰトランジスタのコレクタに前記比較器の＋入力端子と第３の抵抗とコンデンサを接続し、前記第３の抵抗と前記コンデンサのぞれぞれのもう一方の端子を接地して構成したものであり、、ＶＣＥ検知回路の出力トランジスタにおけるベースエミッタ間電圧のばらつきを抑えるための可変抵抗器を用いずともよくなり、抵抗値を調整する工程が不要となり、製造コスト面で有利となるとともに、ＶＣＥ検知回路の温度特性を向上することができて、ＶＣＥ検知回路の精度を向上することができる。
【００１９】
第２の発明は、上記第１の発明において、ＶＣＥ検知回路は、ＰＮＰトランジスタのコレクタを第４の抵抗を介して比較器の＋入力端子と第３の抵抗とコンデンサの接続点に接続したものであり、ＶＣＥ検知回路の出力トランジスタにおけるベースエミッタ間電圧のばらつきを抑えるための可変抵抗器を用いずともよくなり、抵抗値を調整する工程が不要となり、製造コスト面で有利となるとともに、ＶＣＥ検知回路の温度による出力電圧変動を抑えることができる。さらに、ＶＣＥ検知回路の出力電圧が高くなるにつれて、ＶＣＥ検知回路内のＰＮＰトランジスタのコレクタ電流が減少させることができ、ＶＣＥ検知回路のオーバーシュートを低減させることができ、ＶＣＥ検知回路の精度を向上することができる。
【００２０】
第３の発明は、上記第２の発明において、ＶＣＥ検知回路は、第３の抵抗の抵抗値を第４の抵抗の抵抗値より十分大きくしたものであり、ＶＣＥ検知回路は直流電圧源の電圧付近まで近くまで出力することができる。
【００２１】
第４の発明は、上記第２または第３の発明において、ＶＣＥ検知回路は、第４の抵抗の抵抗値をコンデンサへの充電電流がＰＮＰトランジスタのコレクタ電流の絶対最大定格以下となるように選定したものであり、絶対最大定格を超えるコレクタ電流が流れないので、ＶＣＥ検知回路の信頼性を向上することができる。
【００２２】
第５の発明は、上記第１〜４のいずれか１つの発明において、ＶＣＥ検知回路は、ＰＮＰトランジスタと第１の抵抗と第２の抵抗とを一体に構成したものであり、実装スペースの省スペース化ができるとともに、回路基板への部品実装にかかる時間を削減することができる。
【００２３】
第６の発明は、上記第１の発明において、ＶＣＥ検知回路は、ＰＮＰトランジスタのエミッタを第５の抵抗を介して直流電圧源と第２の抵抗の接続点に接続したものであり、一定の充電電流でコンデンサに充電することができる。
【００２４】
第７の発明は、上記第６の発明において、ＶＣＥ検知回路は、第３の抵抗の抵抗値を第５の抵抗の抵抗値よりも十分大きくしたものであり、放電電流よりも十分な大きな充電電流でコンデンサに充電することができる。
【００２５】
第８の発明は、上記第６または第７の発明において、ＶＣＥ検知回路は、第１の抵抗、第２の抵抗、第５の抵抗の抵抗値および直流電圧源の出力電圧を、コンデンサへの充電電流がＰＮＰトランジスタのコレクタ電流絶対最大定格以下となるように選定したものであり、絶対最大定格を超えるコレクタ電流が流れないので、ＶＣＥ検知回路の信頼性を向上することができる。
【００２６】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００２７】
（実施の形態１）
図１は、本発明の実施の形態１における誘導加熱式炊飯器の一部ブロック化した回路図を示すものである。
【００２８】
図１に示すように、インバータ回路３は、共振コンデンサ４とスイッチング素子５を有し、商用電源１を整流する単方向電源２によって整流された電源を高周波電力に変換するもので、インバータ回路３からの高周波電力によって加熱コイル７により被調理物を入れた鍋８を誘導加熱する。このインバータ回路３は制御手段１４からの出力に応じて誘導加熱制御回路１０が駆動回路９によりスイッチング素子５を駆動することで制御される。
【００２９】
制御手段１４は、スイッチング素子５のコレクタエミッタ間電圧を出力するＶＣＥ検知回路３０と入力電流値を検知する電流検知回路１２からの入力により誘導加熱制御回路１０への出力を制御する。
【００３０】
ＶＣＥ検知回路３０は、スイッチング素子５のコレクタエミッタ間電圧を検知するもので、抵抗１５、第３の抵抗１８、抵抗２２、第１の抵抗器２４、第２の抵抗器２６と比較器２３とコンデンサ１９とＰＮＰトランジスタ２５とで構成している。
【００３１】
スイッチング素子５のコレクタは、抵抗１５と抵抗２２を介して接地されており、比較器２３の−入力端子を抵抗１５と抵抗２２との接続点に接続している。すなわち、抵抗１５と抵抗２２により分圧したスイッチング素子５のコレクタエミッタ間電圧を信号源として比較器２３の−入力端子に接続している。比較器２３の出力端子に、第１の抵抗２４を介してＰＮＰトランジスタ２５のベースを接続し、ＰＮＰトランジスタ２５のエミッタに直流電圧源２１（出力電圧５ＶＤＣ）を接続し、ＰＮＰトランジスタ２５のエミッタベース間に第２の抵抗２６を接続し、ＰＮＰトランジスタ２５のコレクタに比較器２３の＋入力端子と第３の抵抗１８とコンデンサ１９を接続し、第３の抵抗１８とコンデンサ１９のぞれぞれのもう一方の端子を接地している。
【００３２】
なお、誘導加熱式炊飯器の構成は、図６に示した従来例と同じであるので説明を省略する。
【００３３】
上記構成において、主としてＶＣＥ検知回路３０の動作、作用を説明する。比較器２３は、入力電圧である抵抗１５と抵抗２２により分圧されたスイッチング素子５のコレクタエミッタ間電圧と出力電圧であるコンデンサ１９の電圧を比較する。入力電圧が出力電圧より低ければ比較器２３の出力はオープンとなる。これにより、ＰＮＰトランジスタ２５はオフとなることから、コンデンサ１９に蓄えられた電荷は第３の抵抗１８を通して放電される。これにより、ＶＣＥ検知回路３０の出力電圧は低下していく。一方、入力電圧が出力電圧より高ければ比較器２３の出力はローとなる。これにより、ＰＮＰトランジスタ２５はオンとなり、コンデンサ１９は直流電圧源２１から充電されるので、ＶＣＥ検知回路３０の出力電圧は上昇していく。
【００３４】
これにより、ＶＣＥ検知回路３０の出力電圧ばらつきは、比較器２３の入力オフセット電圧の影響は受けるが、ＰＮＰトランジスタ２５のベースエミッタ間電圧のばらつきに関係なくすることができる。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。
【００３５】
以上のように、本実施の形態においては、ＶＣＥ検知回路３０は、比較器２３の−入力端子に信号源を接続し、比較器２３の出力端子に第１の抵抗２４を介してＰＮＰトランジスタ２５のベースを接続し、ＰＮＰトランジスタ２５のエミッタに直流電圧源２１を接続し、ＰＮＰトランジスタ２５のエミッタベース間に第２の抵抗２６を接続し、ＰＮＰトランジスタ２５のコレクタに比較器２３の＋入力端子と第３の抵抗１８とコンデンサ１９を接続し、第３の抵抗１８とコンデンサ１９のぞれぞれのもう一方の端子を接地して構成したので、ＶＣＥ検知回路３０のＰＮＰトランジスタ（出力トランジスタ）２５におけるベースエミッタ間電圧のばらつきを抑えるための可変抵抗器を用いずともよくなり、抵抗値を調整する工程が不要となり、製造コスト面で有利となるとともに、ＰＮＰトランジスタ２５のベースエミッタ間電圧の温度特性の影響を抑え、ＶＣＥ検知回路３０の温度特性を向上することができて、ＶＣＥ検知回路の精度を向上することができる。
【００３６】
なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶとしたが、特に入力オフセット電圧が数ｍＶ〜１０数ｍＶの比較器に限らずともよい。また、本実施の形態では制御手段１４が実装された第１の回路基板１０４は蓋１０２内に配置された誘導加熱式炊飯器の構成を示したが、特に、蓋１０２内への配置に限らずともよく、回路基板を第１の回路基板１０４と第２の回路基板１０５の２枚構成としたが、特に２枚構成に限らずともよい。また、比較器２３は比較器専用ＩＣにより構成したが、比較器２３を演算増幅器に置き換えて構成することもできる。
【００３７】
（実施の形態２）
図２は、本発明の実施の形態２における誘導加熱式炊飯器の一部ブロック化した回路図を示すものである。
【００３８】
図２に示すように、ＶＣＥ検知回路３０は、ＰＮＰトランジスタ２５のコレクタを、第４の抵抗２７を介して比較器２３の＋入力端子と第３の抵抗１８とコンデンサ１９の接続点に接続している。他の構成は上記実施の形態１と同じであり、同一符号を付して説明を省略する。
【００３９】
上記構成において、主としてＶＣＥ検知回路３０の動作、作用を説明する。比較器２３は、入力電圧である抵抗１５と抵抗２２により分圧されたスイッチング素子５のコレクタエミッタ間電圧と出力電圧であるコンデンサ１９の電圧を比較する。入力電圧が出力電圧より低ければ比較器２３の出力はオープンとなる。これにより、ＰＮＰトランジスタはオフとなることから、コンデンサ１９に蓄えられた電荷は第３の抵抗１８を通して放電される。これにより、ＶＣＥ検知回路３０の出力電圧は低下していく。一方、入力電圧が出力電圧より高ければ比較器２３の出力はローとなる。これにより、ＰＮＰトランジスタ２５はオンとなり、コンデンサ１９はＰＮＰトランジスタ２５と第４の抵抗２７を介して直流電圧源２１から充電されるので、ＶＣＥ検知回路３０の出力電圧は上昇していく。
【００４０】
この時、コンデンサ１９への充電電流をＩｉｎ、ＶＣＥ検知回路３０の出力電圧をＶｏとし、簡単化のためＰＮＰトランジスタ２５のオン時のＶＣＥを０Ｖとすると、コンデンサ１９への充電電流Ｉｉｎは、
Ｉｉｎ＝（５ＶＤＣ―Ｖｏ）／Ｒ２７
となる。すなわち、コンデンサ１９への充電電流ＩｉｎはＶＣＥ検知回路３０の出力電圧Ｖｏが高くなるにつれ小さくなる。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。
【００４１】
以上のように、本実施の形態においては、ＰＮＰトランジスタ２５のコレクタを、第４の抵抗２７を介して、比較器２３の＋入力端子と第３の抵抗１８とコンデンサ１９の接続点に接続したので、ＶＣＥ検知回路３０の出力電圧が高くなるにつれて、ＶＣＥ検知回路３０内のＰＮＰトランジスタ２５のコレクタ電流が減少させることができ、ＶＣＥ検知回路３０のオーバーシュートを低減させることができ、ＶＣＥ検知回路３０の精度を向上することができる。
【００４２】
（実施の形態３）
図２に示すＶＣＥ検知回路３０は、第３の抵抗１８の抵抗値（例えば、２２ｋΩ）を第４の抵抗２７の抵抗値（例えば、５６Ω）より十分大きくしている。他の構成は上記実施の形態２と同じである。
【００４３】
上記構成において、主としてＶＣＥ検知回路３０の動作、作用を説明する。比較器２３は、入力電圧である抵抗１５と抵抗２２により分圧されたスイッチング素子５のコレクタエミッタ間電圧と出力電圧であるコンデンサ１９の電圧を比較する。入力電圧が出力電圧より低ければ比較器２３の出力はオープンとなる。これにより、ＰＮＰトランジスタ２５はオフとなることから、コンデンサ１９に蓄えられた電荷は第３の抵抗１８を通して放電される。これにより、ＶＣＥ検知回路３０の出力電圧は低下していく。一方、入力電圧が出力電圧より高ければ比較器２３の出力はローとなる。これにより、ＰＮＰトランジスタ２５はオンとなり、コンデンサ１９はＰＮＰトランジスタ２５と第４の抵抗２７を介して直流電圧源２１から充電されるので、ＶＣＥ検知回路３０の出力電圧は上昇していく。
【００４４】
この時、コンデンサ１９への充電電流をＩｉｎ、ＶＣＥ検知回路１３の出力電圧をＶｏとし、簡単化のためＰＮＰトランジスタオン時のＶＣＥを０Ｖとすると、コンデンサ１９への充電電流Ｉｉｎは、
Ｉｉｎ＝（５ＶＤＣ―Ｖｏ）／Ｒ２７
となる。すなわち、コンデンサ１９への充電電流ＩｉｎはＶＣＥ検知回路３０の出力電圧Ｖｏが高くなるにつれ小さくなる。また、ＶＣＥ検知回路３０における第４の抵抗２７の抵抗値は５６Ωで、第３の抵抗１８（２２ｋΩ）の約０．２５％である。これにより、ＶＣＥ検知回路３０の最大出力電圧は約４．９９Ｖとなる。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。
【００４５】
以上のように、本実施の形態においては、ＣＥ検知回路３０を構成する第３の抵抗１８の抵抗値を第４の抵抗２７の抵抗値より十分大きくしているので、ＶＣＥ検知回路３０の最大出力電圧を直流電圧源２１電圧付近まで上げることができる。
【００４６】
なお、ＶＣＥ検知回路１３における第４の抵抗２７の抵抗値を５６Ω、第３の抵抗１８を２２ｋΩとしたが、特にこの限りでなくともよく、第４の抵抗２７の抵抗値が第３の抵抗１８の抵抗値の１％以下であればよい。
【００４７】
（実施の形態４）
図２に示すＶＣＥ検知回路３０は、第４の抵抗２７の抵抗値を、コンデンサ１９への充電電流がＰＮＰトランジスタ２５のコレクタ電流の絶対最大定格以下となるように選定している。他の構成は上記実施の形態２または３と同じである。
【００４８】
上記構成において、主としてＶＣＥ検知回路３０の動作、作用を説明する。比較器２３は、入力電圧である抵抗１５と抵抗２２により分圧されたスイッチング素子５のコレクタエミッタ間電圧と出力電圧であるコンデンサ１９の電圧を比較する。入力電圧が出力電圧より低ければ比較器２３の出力はオープンとなる。これにより、ＰＮＰトランジスタ２５はオフとなることから、コンデンサ１９に蓄えられた電荷は第３の抵抗１８を通して放電される。これにより、ＶＣＥ検知回路３０の出力電圧は低下していく。一方、入力電圧が出力電圧より高ければ比較器２３の出力はローとなる。これにより、ＰＮＰトランジスタ２５はオンとなり、コンデンサ１９はＰＮＰトランジスタ２５と第４の抵抗２７を介して直流電圧源２１から充電されるので、ＶＣＥ検知回路３０の出力電圧は上昇していく。
【００４９】
この時、コンデンサ１９への充電電流をＩｉｎ、ＶＣＥ検知回路１３の出力電圧をＶｏとし、簡単化のためＰＮＰトランジスタオン時のＶＣＥを０Ｖとすると、コンデンサ１９への充電電流Ｉｉｎは、
Ｉｉｎ＝（５ＶＤＣ―Ｖｏ）／Ｒ２７
となる。すなわち、コンデンサ１９への充電電流ＩｉｎはＶＣＥ検知回路３０の出力電圧Ｖｏが高くなるにつれ小さくなる。また、ＶＣＥ検知回路３０における第４の抵抗２７の抵抗値は５６Ωで、第３の抵抗１８の抵抗値（２２ｋΩ）の約０．２５％である。これにより、ＶＣＥ検知回路１３の最大出力電圧は約４．９９Ｖとなる。また、Ｉｉｎの最大値はＰＮＰトランジスタ２５のコレクタ電流絶対最大定格の１５０ｍＡ以下の約８９ｍＡである。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。
【００５０】
以上のように、本実施の形態においては、第４の抵抗２７の抵抗値を、コンデンサ１９への充電電流がＰＮＰトランジスタ２５のコレクタ電流の絶対最大定格以下となるように選定したので、絶対最大定格を超えるコレクタ電流が流れないので、ＶＣＥ検知回路の信頼性を向上することができる。
【００５１】
なお、第４の抵抗２７の抵抗値を５６Ωとしたが、特にこの限りでなくともよく、第４の抵抗２７の抵抗値はコンデンサ１９への充電電流の最大値がＰＮＰトランジスタ２５のコレクタ電流絶対最大定格以下となるように選定すればよい。
【００５２】
（実施の形態５）
図３は、本発明の実施の形態５における誘導加熱式炊飯器の一部ブロック化した回路図を示すものである。
【００５３】
図３に示すように、ＶＣＥ検知回路３０は、ＰＮＰトランジスタ２５と第１の抵抗２４と第２の抵抗２６とを抵抗内蔵型ＰＮＰトランジスタ２８として一体に構成している。他の構成は上記実施の形態１〜４と同じであり、同一符号を付して説明を省略する。
【００５４】
上記構成において、主としてＶＣＥ検知回路３０の動作、作用を説明する。比較器２３は、入力電圧である抵抗１５と抵抗２２により分圧されたスイッチング素子５のコレクタエミッタ間電圧と出力電圧であるコンデンサ１９の電圧を比較する。入力電圧が出力電圧より低ければ比較器２３の出力はオープンとなる。これにより、ＰＮＰトランジスタ２５はオフとなることから、コンデンサ１９に蓄えられた電荷は第３の抵抗１８を通して放電される。これにより、ＶＣＥ検知回路３０の出力電圧は低下していく。一方、入力電圧が出力電圧より高ければ比較器２３の出力はローとなる。これにより、ＰＮＰトランジスタ２５はオンとなり、コンデンサ１９は直流電圧源２１から充電されるので、ＶＣＥ検知回路３０の出力電圧は上昇していく。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。
【００５５】
以上のように、本実施の形態においては、ＰＮＰトランジスタ２５と第１の抵抗２４と第２の抵抗２６とを抵抗内蔵型ＰＮＰトランジスタ２８として一体に構成したので、実装スペースの省スペース化ができるとともに、回路基板上での部品配置やパターン設計の自由度を増すことができ、回路基板への部品実装にかかる時間を削減することができる。
【００５６】
（実施の形態６）
図４は、本発明の実施の形態６における誘導加熱式炊飯器の一部ブロック化した回路図を示すものである。
【００５７】
図４に示すように、ＶＣＥ検知回路３０は、ＰＮＰトランジスタ２５のエミッタを、第５の抵抗２９を介して、直流電圧源２１と第２の抵抗２６の接続点に接続している。他の構成は上記実施の形態１と同じであり、同一符号を付して説明を省略する。
【００５８】
上記構成において、主としてＶＣＥ検知回路３０の動作、作用を説明する。比較器２３は、入力電圧である抵抗１５と抵抗２２により分圧されたスイッチング素子５のコレクタエミッタ間電圧と出力電圧であるコンデンサ１９の電圧を比較する。入力電圧が出力電圧より低ければ比較器２３の出力はオープンとなる。これにより、ＰＮＰトランジスタ２５はオフとなることから、コンデンサ１９に蓄えられた電荷は第３の抵抗１８を通して放電される。これにより、ＶＣＥ検知回路３０の出力電圧は低下していく。一方、入力電圧が出力電圧より高ければ比較器２３の出力はローとなる。これにより、ＰＮＰトランジスタ２５はオンとなり、コンデンサ１９は第５の抵抗２９とＰＮＰトランジスタ２５を介して直流電圧源２１から充電されるので、ＶＣＥ検知回路３０の出力電圧は上昇していく。
【００５９】
この時、コンデンサ１９への充電電流をＩｉｎ、ＶＣＥ検知回路３０の出力電圧をＶｏとし、ＰＮＰトランジスタ２５のベースエミッタ間電圧をＶｂｅ、簡単化のためＰＮＰトランジスタ２５のオン時のＶＣＥを０Ｖとし、比較器２３のロー出力は０Ｖとすると、コンデンサ１９への充電電流Ｉｉｎは、
Ｉｉｎ＝（２０ＶＤＣ―ＶＢ―Ｖｂｅ）／Ｒ２９
となる。ただし、
ＶＢ＝２０ＶＤＣ×Ｒ２４／（Ｒ２４＋Ｒ２６）
である。すなわち、コンデンサ１９への充電電流Ｉｉｎは、ＶＣＥ検知回路３０の出力電圧Ｖｏの値に関わらず一定となる。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。
【００６０】
以上のように、本実施の形態においては、ＰＮＰトランジスタ２５のエミッタを、第５の抵抗２９を介して、直流電圧源２１と第２の抵抗２６の接続点に接続したので、ＶＣＥ検知回路３０の出力電圧に関わらず一定の充電電流でコンデンサ１９に充電することができることから、不要な高周波ノイズによるＶＣＥ検知回路３０への影響を抑えることができ、検知精度を向上させることができる。
【００６１】
（実施の形態７）
図４に示すＶＣＥ検知回路３０は、第３の抵抗１８の抵抗値（例えば、３３ｋΩ）を第５の抵抗の抵抗値（例えば、３３０Ω）よりも十分大きくしている。他の構成は上記実施の形態６と同じである。
【００６２】
上記構成において、主としてＶＣＥ検知回路３０の動作、作用を説明する。比較器２３は、入力電圧である抵抗１５と抵抗２２により分圧されたスイッチング素子５のコレクタエミッタ間電圧と出力電圧であるコンデンサ１９の電圧を比較する。入力電圧が出力電圧より低ければ比較器２３の出力はオープンとなる。これにより、ＰＮＰトランジスタ２５はオフとなることから、コンデンサ１９に蓄えられた電荷は第３の抵抗１８を通して放電される。これにより、ＶＣＥ検知回路３０の出力電圧は低下していく。一方、入力電圧が出力電圧より高ければ比較器２３の出力はローとなる。これにより、ＰＮＰトランジスタ２５はオンとなり、コンデンサ１９は第５の抵抗２９とＰＮＰトランジスタ２５を介して直流電圧源２１から充電されるので、ＶＣＥ検知回路３０の出力電圧は上昇していく。
【００６３】
この時、コンデンサ１９への充電電流をＩｉｎ、ＶＣＥ検知回路３０の出力電圧をＶｏとし、ＰＮＰトランジスタ２５のベースエミッタ間電圧をＶｂｅ、簡単化のためＰＮＰトランジスタオン時のＶＣＥを０Ｖとし、比較器２３のロー出力は０Ｖとすると、コンデンサ１９への充電電流Ｉｉｎは、
Ｉｉｎ＝（２０ＶＤＣ―ＶＢ―Ｖｂｅ）／Ｒ２９
となる。ただし、
ＶＢ＝２０ＶＤＣ×Ｒ２４／（Ｒ２４＋Ｒ２６）
である。すなわち、コンデンサ１９への充電電流ＩｉｎはＶＣＥ検知回路３０の出力電圧Ｖｏの値に関わらず一定となる。
【００６４】
ここで、第１の抵抗２４の抵抗値は１０ｋΩ、第２の抵抗２６の抵抗値は３０ｋΩであり、第５の抵抗２９の抵抗値は３３０Ωで、第３の抵抗１８の抵抗値３３ｋΩの約０．９９％である。これにより、コンデンサ１９への充電電流は放電電流よりも充分大きな値となる。ここで、簡単化のためＰＮＰトランジスタ２５のＶｂｅを０．６Ｖとすると、Ｉｉｎは約４３．６ｍＡの一定値となる。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。
【００６５】
以上のように、本実施の形態においては、第３の抵抗１８の抵抗値を第５の抵抗２９の抵抗値よりも十分大きくしているので、ＶＣＥ検知回路３０の出力電圧に関わらず一定の充電電流でコンデンサに充電することができるとともに、放電電流よりも十分な大きな充電電流でコンデンサ１９に充電することができる。
【００６６】
なお、ＶＣＥ検知回路３０における第５の抵抗２９の抵抗値を３３０Ω、第３の抵抗１８の抵抗値を３３ｋΩとしたが、特にこの限りでなくともよく、第５の抵抗２９の抵抗値が第３の抵抗１８の抵抗値の１％以下であればよい。また、第１の抵抗２４の抵抗値を１０ｋΩ、第２の抵抗２６の抵抗値を３０ｋΩとしたが、特にこの限りでなくともよい。また、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶとしたが、特に入力オフセット電圧が数ｍＶ〜１０数ｍＶの比較器に限らずともよい。
【００６７】
（実施の形態８）
図４に示すＶＣＥ検知回路３０は、第１の抵抗２４、第２の抵抗２６、第５の抵抗２９の抵抗値および直流電圧源２１の出力電圧は、コンデンサ１９への充電電流がＰＮＰトランジスタ２５のコレクタ電流絶対最大定格以下となるように選定している。他の構成は上記実施の形態６または７と同じである。
【００６８】
上記構成において、主としてＶＣＥ検知回路３０の動作、作用を説明する。比較器２３は、入力電圧である抵抗１５と抵抗２２により分圧されたスイッチング素子５のコレクタエミッタ間電圧と出力電圧であるコンデンサ１９の電圧を比較する。入力電圧が出力電圧より低ければ比較器２３の出力はオープンとなる。これにより、ＰＮＰトランジスタ２５はオフとなることから、コンデンサ１９に蓄えられた電荷は第３の抵抗１８を通して放電される。これにより、ＶＣＥ検知回路３０の出力電圧は低下していく。一方、入力電圧が出力電圧より高ければ比較器２３の出力はローとなる。これにより、ＰＮＰトランジスタ２５はオンとなり、コンデンサ１９は第５の抵抗２９とＰＮＰトランジスタ２５を介して直流電圧源２１から充電されるので、ＶＣＥ検知回路３０の出力電圧は上昇していく。
【００６９】
この時、コンデンサ１９への充電電流をＩｉｎ、ＶＣＥ検知回路１３の出力電圧をＶｏとし、ＰＮＰトランジスタ２５のベースエミッタ間電圧をＶｂｅ、簡単化のためＰＮＰトランジスタオン時のＶＣＥを０Ｖとし、比較器２３のＬｏｗ出力は０Ｖとすると、コンデンサ１９への充電電流Ｉｉｎは、
Ｉｉｎ＝（２０ＶＤＣ―ＶＢ―Ｖｂｅ）／Ｒ２９
となる。ただし、
ＶＢ＝２０ＶＤＣ×Ｒ２４／（Ｒ２４＋Ｒ２６）
である。すなわち、コンデンサ１９への充電電流ＩｉｎはＶＣＥ検知回路３０の出力電圧Ｖｏの値に関わらず一定となる。
【００７０】
ここで、第１の抵抗２４の抵抗値は１０ｋΩ、第２の抵抗２６の抵抗値は３０ｋΩであり、第５の抵抗２９の抵抗値は３３０Ωで、第３の抵抗１８の抵抗値３３ｋΩの約０．９９％である。これにより、コンデンサ１９への充電電流は放電電流よりも充分大きな値となる。ここで、簡単化のためＰＮＰトランジスタ２５のＶｂｅを０．６Ｖとすると、ＩｉｎはＰＮＰトランジスタ２５のコレクタ電流絶対最大定格１５０ｍＡ以下の約４３．６ｍＡの一定値となる。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。なお、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶである。
【００７１】
以上のように、本実施の形態においては、第１の抵抗２４、第２の抵抗２６、第５の抵抗２９の抵抗値および直流電圧源２１の出力電圧は、コンデンサ１９への充電電流がＰＮＰトランジスタ２５のコレクタ電流絶対最大定格以下となるように選定したので、ＶＣＥ検知回路３０は出力電圧に関わらず、ＰＮＰトランジスタ２５の一定のコレクタ電流で絶対最大定格１５０ｍＡ以下の充電電流でコンデンサ１９に充電することができることから、不要な高周波ノイズによるＶＣＥ検知回路３０への影響を抑え検知精度を向上させることができるとともに、回路の信頼性を向上させることができる。
【００７２】
なお、ＶＣＥ検知回路３０における第１の抵抗２４の抵抗値を１０ｋΩ、第２の抵抗２６の抵抗値を３０ｋΩ、第３の抵抗１８の抵抗値を３３ｋΩ、第５の抵抗２９の抵抗値を３３０Ω、直流電圧源２１の出力電圧を２０ＶＤＣとしたが、特にこの限りでなくともよく、コンデンサ１９への充電電流がＰＮＰトランジスタ２５のコレクタ電流最大絶対定格以下となるように選定すればよい。また、比較器２３の入力オフセット電圧は数ｍＶ〜１０数ｍＶとしたが、特に入力オフセット電圧が数ｍＶ〜１０数ｍＶの比較器に限らずともよい。
【産業上の利用可能性】
【００７３】
以上のように、本発明にかかる誘導加熱式炊飯器は、ＶＣＥ検知回路の製造過程における調整工程なくすることができて製造コスト面で有利となり、かつＶＣＥ検知回路の温度特性を改善することができるので、加熱コイルに流れる高周波電流をスイッチング手段により制御し鍋を加熱する誘導加熱式炊飯器として有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態１の誘導加熱式炊飯器の一部ブロック化した回路図
【図２】本発明の実施の形態２の誘導加熱式炊飯器の一部ブロック化した回路図
【図３】本発明の実施の形態５の誘導加熱式炊飯器の一部ブロック化した回路図
【図４】本発明の実施の形態６の誘導加熱式炊飯器の一部ブロック化した回路図
【図５】従来の誘導加熱式炊飯器の一部ブロック化した回路図
【図６】同誘導加熱式炊飯器の断面図
【符号の説明】
【００７５】
３  インバータ回路
４  共振コンデンサ
５  スイッチング素子
７  加熱コイル
８  鍋
９  駆動回路
１８  第３の抵抗
１９  コンデンサ
２１  直流電圧源
２３  比較器
２４  第１の抵抗
２５  ＰＮＰトランジスタ
２６  第２の抵抗
３０  ＶＣＥ検知回路
【図１】
2009106408.tif 000003
【図２】
2009106408.tif 000004
【図３】
2009106408.tif 000005
【図４】
2009106408.tif 000006
【図５】
2009106408.tif 000007
【図６】
2009106408.tif 000008