(57)【要約】【課題】適正なマスクデータ量や処理時間で所望の素子特性を実現できるマスクパターン作成方法を提供する。【解決手段】設計パターンのパターンエッジを補正対象となる複数の部分に分割して当該各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターンを得る。前記補正パターンを用いて所定の条件で露光を行った場合に得られる転写パターンをシミュレーションにより求める。前記転写パターンを用いて、素子特性に影響を及ぼすパラメータを求める。前記パラメータが許容範囲内にあるかどうかを判定する。前記パラメータが前記許容範囲内にないと判定された場合、当該パラメータの値に基づいて、隣接する少なくとも２つ以上の前記補正エッジを同一方向に同一距離移動させることにより、前記補正パターンを変形する。【選択図】図２
2009271174.tif 000002
【特許請求の範囲】
【請求項１】
設計パターンのパターンエッジを補正対象となる複数の部分に分割して当該各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターンを得る工程（ａ）と、
前記補正パターンを用いて所定の条件で露光を行った場合に得られる転写パターンをシミュレーションにより求める工程（ｂ）と、
前記転写パターンを用いて、素子特性に影響を及ぼすパラメータを求める工程（ｃ）と、
前記パラメータが許容範囲内にあるかどうかを判定する工程（ｄ）と、
前記工程（ｄ）で前記パラメータが前記許容範囲内にないと判定された場合、当該パラメータの値に基づいて、隣接する少なくとも２つ以上の前記補正エッジを同一方向に同一距離移動させることにより、前記補正パターンを変形する工程（ｅ）とを備えていることを特徴とするマスクパターン作成方法。
【請求項２】
請求項１に記載のマスクパターン作成方法において、
前記工程（ｅ）は、所定領域内に位置する全ての前記補正エッジを同一方向に同一距離移動させることにより、前記補正パターンを変形する工程を含むことを特徴とするマスクパターン作成方法。
【請求項３】
請求項１又は２に記載のマスクパターン作成方法において、
前記工程（ｅ）は、前記パラメータの所定値からのズレ量に基づいて、前記補正エッジの移動方向及び移動距離を決定する工程を含むことを特徴とするマスクパターン作成方法。
【請求項４】
請求項１〜３のいずれか１項に記載のマスクパターン作成方法において、
前記工程（ｄ）で前記パラメータが前記許容範囲内にあると判定されるまで、前記工程（ｅ）で変形された前記補正パターンを用いて、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）を繰り返し行うことを特徴とするマスクパターン作成方法。
【請求項５】
請求項１〜４のいずれか１項に記載のマスクパターン作成方法において、
前記工程（ｂ）と前記工程（ｃ）との間に、
前記転写パターンの寸法を測定する工程（ｆ）と、
前記転写パターンの寸法が許容範囲内にあるかどうかを判定する工程（ｇ）とをさらに備え、
前記工程（ｇ）で前記転写パターンの寸法が許容範囲内にないと判定された場合、前記工程（ａ）に戻り、前記複数の部分のうちの少なくとも１つについて追加的に光近接効果補正を行い、又は前記複数の部分に対して条件を変更して光近接効果補正を行うことにより、新たな補正エッジからなる補正パターンを得た後、前記工程（ｇ）で前記転写パターンの寸法が許容範囲内にあると判定されるまで、当該補正パターンを用いて、前記工程（ｂ）、前記工程（ｆ）及び前記工程（ｇ）を繰り返し行うことを特徴とするマスクパターン作成方法。
【請求項６】
請求項１〜５のいずれか１項に記載のマスクパターン作成方法において、
前記工程（ｃ）において、前記転写パターンと、当該転写パターンと異なる少なくとも１つのレイヤの他の設計パターン又は他の転写パターンのいずれかとを用いて、前記パラメータを求めることを特徴とするマスクパターン作成方法。
【請求項７】
請求項６に記載のマスクパターン作成方法において、
前記設計パターン及び前記転写パターンはそれぞれ、ゲート形成レイヤの設計パターン及び転写パターンであり、
前記他の設計パターン又は前記他の転写パターンは、活性領域形成レイヤの設計パターン又は転写パターンであることを特徴とするマスクパターン作成方法。
【請求項８】
請求項７に記載のマスクパターン作成方法において、
前記他の設計パターン又は前記他の転写パターンである活性領域パターンのチャネル幅をｗとし、前記転写パターンであるゲートパターンのゲート長をＬ（ｘ）（但し、ｘはチャネル幅方向座標である）とした場合に、
前記パラメータは、ｗ／∫（１／Ｌ（ｘ））・ｄｘ（但し、積分範囲は０からｗまで）で表される有効ゲート長であることを特徴とするマスクパターン作成方法。
【請求項９】
請求項７に記載のマスクパターン作成方法において、
前記設計パターンの屈曲部から２×λ／ＮＡ（但し、λは露光光の波長であり、ＮＡは露光光学系の開口数である）の範囲と、前記他の設計パターン又は前記他の転写パターンである活性領域パターンとの重複領域のチャネル幅をｗ２とし、前記転写パターンであるゲートパターンのうち前記重複領域に対応する部分のゲート長をＬ（ｘ）（但し、ｘはチャネル幅方向座標である）とした場合に、
前記パラメータは、ｗ２／∫（１／Ｌ（ｘ））・ｄｘ（但し、積分範囲は０からｗ２まで）で表される有効ゲート長であることを特徴とするマスクパターン作成方法。
【請求項１０】
請求項７〜９のいずれか１項に記載のマスクパターン作成方法において、
前記工程（ｅ）は、前記他の設計パターン又は前記他の転写パターンである活性領域パターンの内部に含まれる前記補正エッジと、前記活性領域パターンの端部を跨ぐ前記補正エッジのうち前記活性領域パターンの内部に含まれる部分とを移動させる工程を含むことを特徴とするマスクパターン作成方法。
【請求項１１】
請求項７〜９のいずれか１項に記載のマスクパターン作成方法において、
前記工程（ｅ）は、前記他の設計パターン又は前記他の転写パターンである活性領域パターンの内部に含まれる前記補正エッジと、前記活性領域パターンの端部を跨ぐ前記補正エッジとを移動させる工程を含むことを特徴とするマスクパターン作成方法。
【請求項１２】
請求項１〜５のいずれか１項に記載のマスクパターン作成方法において、
前記設計パターン及び前記転写パターンはそれぞれ、コンタクト形成レイヤの設計パターン及び転写パターンであり、
前記工程（ｃ）において、前記転写パターンであるコンタクトパターンを用いて、前記パラメータとしてコンタクト面積を求めることを特徴とするマスクパターン作成方法。
【請求項１３】
請求項１〜１２のいずれか１項に記載のマスクパターン作成方法により得られた前記補正パターンをマスクパターンとするフォトマスクを用いて、基板の上にレジストパターンを形成することを特徴とするパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造等に使用されるマスクパターン作成方法及びその方法により作成されたマスクパターンを有するフォトマスクを用いたパターン形成方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化に伴って、設計パターンの微細化が進み、最小加工寸法が６５ｎｍの装置が量産化されている。この微細化は、マスク技術、光リソグラフィ技術及びエッチング技術等の微細パターン加工技術の進歩により実現されている。
【０００３】
リソグラフィの露光波長に比べてパターンサイズが十分に大きいデバイス世代においては、設計パターンをそのまま補正することなくマスクパターンとして描画し、そのマスクパターンをリソグラフィによりシリコン基板などのウェハ上に転写することができた。
【０００４】
しかし、設計パターンの微細化が進み、設計パターン寸法がリソグラフィの露光波長に比べて小さくなるにつれて、マスクパターンをそのまま忠実にウェハ上に転写することが難しくなってきた。その理由は、マスクパターンの粗密に応じて、露光装置により転写されるパターン寸法が変動する光近接効果や、ドライエッチング工程におけるマイクロローディング効果が生じるためである。
【０００５】
このような問題を解決するために、設計パターンと加工パターンとの乖離が無くなるようにマスクパターンを修正する技術（近接効果補正技術）が重要になっている。
【０００６】
従来の近接効果補正技術（以下、ＯＰＣ技術という）としては、（１）設計パターンの幅や間隔といったパラメータに応じて補正テーブルを準備し、その補正テーブルに従って設計パターン（設計データ）をマスクパターンに変換するルールベースＯＰＣと、（２）リソグラフィシミュレーションの結果に基づいて、設計パターンをマスクパターンに変換するモデルベースＯＰＣとがある。
【０００７】
モデルベースＯＰＣにおいては、一般的に、設計パターンのパターンエッジをあらかじめ準備されたルールに従って分割し、その分割された断片毎にリソグラフィシミュレーション結果と設計パターンとの差分を計算し、計算された差分に応じて個々の断片をそれぞれの差分が減少する方向に移動させ、最終的に各断片におけるリソグラフィシミュレーション結果と設計パターンとの差分が許容範囲内に収まるまで、差分計算と断片の移動とを繰り返し行う。
【０００８】
一般的に、ルールベースＯＰＣについては、補正が単純でマスクパターン生成のためのマスクデータ処理にかかる処理時間が短く、補正後のマスクパターン図形数も少なくてすむという利点がある一方、十分な補正ができないために補正精度が悪く、その結果、加工パターン精度が悪いという欠点がある。
【０００９】
それに対して、モデルベースＯＰＣについては、リソグラフィシミュレーションにより補正値を決定するため、ルールベースＯＰＣと比べて物理現象を反映することができ、種々の設計パターンの全体を精度良く補正することができるという利点を持つ一方、設計パターン全体（チップ全体）に対してリソグラフィシミュレーションを行うために非常に大規模で複雑な計算処理を行う必要があり、マスクデータ処理時間が長く、補正後のマスクパターン図形数も多いという欠点がある。
【００１０】
そこで、モデルベースＯＰＣにおいて、デバイス特性を反映する設計パターンを規定し、該当するパターンの一部分に対してのみ補正を繰り返し行う技術が提案されている（特許文献１参照）。図１３（ａ）〜（ｃ）は、特許文献１に開示されたマスクパターン補正方法を説明するための図である。
【００１１】
まず、図１３（ａ）に示す設計パターン（ゲートパターン）１０２に対して光近接効果補正を行う。図１３（ｂ）は、光近接効果補正手段、具体的にはルールベースＯＰＣ又はモデルベースＯＰＣにより得られた、設計パターン１０２の補正パタ−ン１０３を示している。次に、図１３（ｂ）に示す補正パタ−ン１０３を用いて所定の転写条件で露光を行った場合に得られる転写パターンをリソグラフィシミュレーションにより求める。図１３（ｃ）は、リソグラフィシミュレーションにより得られた、補正パタ−ン１０３の転写パターン１０４を示している。尚、図１３（ａ）〜（ｃ）において、活性領域パターン１０１を合わせて示している。次に、求められた転写パターン１０４のうち、予め決められた素子特性に機能的に関連する部分の寸法又は位置を測定し、測定された寸法又は位置が許容範囲内にあるかどうか判断する。そして、当該寸法又は位置が許容範囲内に収まるまで、補正パタ−ン１０３の変形、リソグラフィシミュレーション、寸法又は位置の測定、及び測定結果の判定を繰り返し行う。
【特許文献１】国際公開第０３／０５２５１２号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図１３（ａ）〜（ｃ）に示す従来例においては、素子特性に機能的に関連するゲート長を例として、例えば、図１３（ｃ）に示す活性領域パターン１０１内のゲート長の測定値Ａ、Ｂ、Ｃのような、活性領域パターン１０１の中央での測定値や測定値の最大値、最小値を代表値として補正量のフィードバックを行い、補正パターン１０３の該当する箇所を個々のズレ量分移動させる。そのため、代表値を選んだ箇所でシミュレーション結果と設計パターンとが一致したとしても、当該箇所を含む断片を動かした影響により、当該箇所以外の他の箇所で設計パターンからの誤差が生じる可能性が高い。また、このような他の場所での補正誤差を小さくするために、移動対象の断片への分割を細かくすると、補正後のマスクデータ量が膨大になると共にマスクパターン形状も複雑になる結果、マスク作製の難易度が上がってしまう。
【００１３】
すなわち、従来例においては、処理時間やマスクデータ量を考慮した現実的な断片サイズを用いた場合には、近接効果補正において補正を繰り返し行うことによって特定箇所について補正精度を上げたとしても、特定箇所以外の他の箇所での補正誤差を許容せざるを得ない一方、それを避けるために移動対象の断片を増やすことは、マスクデータ量や処理時間の観点から現実的ではない。
【００１４】
ところで、従来例において、素子特性に機能的に関連する部分の例とされているトランジスタのゲート長の加工寸法が目標寸法から乖離すると、それはそのままチップの性能を劣化させることに直結する。一方、実際にトランジスタの電気特性に対応するゲート長としては、一般的に、チャネル幅内で個々のゲート長を積分した値をチャネル幅で除した寸法である有効ゲート長近似値が用いられている。従って、従来例のように、離散的に設定されたシミュレーションポイントで転写パターン寸法を設計値通りに仕上げることができたとしても、シミュレーションポイント以外でのゲート長の設計値からのズレ量が大きければ、結果として、設計値通りの有効ゲート長が得られず、素子特性が劣化してしまう。
【００１５】
前記に鑑み、本発明は、適正なマスクデータ量や処理時間で所望の素子特性を実現できるマスクパターン作成方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するために、本発明に係るマスクパターン作成方法は、設計パターンのパターンエッジを補正対象となる複数の部分に分割して当該各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターンを得る工程（ａ）と、前記補正パターンを用いて所定の条件で露光を行った場合に得られる転写パターンをシミュレーションにより求める工程（ｂ）と、前記転写パターンを用いて、素子特性に影響を及ぼすパラメータを求める工程（ｃ）と、前記パラメータが許容範囲内にあるかどうかを判定する工程（ｄ）と、前記工程（ｄ）で前記パラメータが前記許容範囲内にないと判定された場合、当該パラメータの値に基づいて、隣接する少なくとも２つ以上の前記補正エッジを同一方向に同一距離移動させることにより、前記補正パターンを変形する工程（ｅ）とを備えている。
【００１７】
また、本発明に係るパターン形成方法は、前記の本発明に係るマスクパターン作成方法により得られた前記補正パターンをマスクパターンとするフォトマスクを用いて、基板の上にレジストパターンを形成する。
【発明の効果】
【００１８】
本発明によると、光近接効果補正により得られた補正パターンを用いて転写パターンをシミュレーションにより求めた後、当該転写パターンを用いて、素子特性に影響を及ぼすパラメータを求め、当該パラメータが許容範囲内にない場合、隣接する２つ以上の補正エッジを同一方向に同一距離移動させることにより、補正パターンを変形する。すなわち、素子特性に影響を及ぼすパラメータに基づいて、複数の補正エッジをグループ化して補正パターンの変形を行うため、マスクデータ量や処理時間を抑制しながら、所望の素子特性を実現できるマスクパターンを作成することができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
以下、本発明の第１の実施形態に係るマスクパターン作成方法について、図面を参照しながら説明する。
【００２０】
図１は、本実施形態に係るマスクパターン作成方法を実施するためのマスクパターン作成装置の構成の一例を示すブロック図である。図１に示すように、本実施形態に係るマスクパターン作成装置は、入力部１と、光近接効果補正手段２と、シミュレーション手段３と、第一の転写パターン測定手段４と、第一の判定手段５と、第二の転写パターン測定手段６と、第二の判定手段７と、パターン変形手段８と、出力部９とを備えている。尚、前記の各手段の機能については、以下のマスクパターン作成方法の説明において合わせて説明する。
【００２１】
図２は、図１に示すマスクパターン作成装置を用いた、本実施形態に係るマスクパターン作成方法のフロー図である。
【００２２】
まず、ステップＳＴ１において、入力部１に、レイアウト設計された半導体設計パターン、パターン転写条件、近接効果補正又はリソグラフィシミュレーションのためのモデルなどの情報が入力される。入力部１に入力された半導体設計パターンやパターン転写条件等は光近接効果補正手段２に出力される。図３（ａ）は半導体設計パターンの一例を示している。
【００２３】
図３（ａ）に示すように、半導体設計パターンは、マスクパターンを形成する対象、例えば、パターン補正対象となるゲート電極のパターン１２（設計パターン）と、拡散層等により構成される活性領域のパターン１１（素子特性に影響を及ぼすパラメータを求めるために必要な他の設計パターン）とを有する。すなわち、入力部１に入力される半導体設計パターンは、補正対象レイヤであるゲート形成レイヤの情報と下層の活性領域形成レイヤの情報とを含む少なくとも２層以上のレイヤの情報を有する。
【００２４】
尚、設計パターンとして、レジストパターンの寸法測長を行うときに生じるレジストパターンの本来の寸法と測長ＳＥＭ（Scanning Electron Microscope）によるレジストパターンの測長結果との差や、被加工膜をエッチングする時に生じるレジストパターン寸法と被加工膜のエッチング後の寸法との差などのプロセス変動分をパターン線幅やパターン間隔に応じて変換したデータを入力してもよい。
【００２５】
また、パターン転写条件としては、例えば、露光に用いられる光の波長λ、開口数ＮＡ、光源の大きさσ（コヒーレンスファクター）又は光源の透過率分布、射出瞳の位相・透過率分布、及びデフォーカス等に関する条件が入力される。
【００２６】
また、近接効果補正又はリソグラフィシミュレーションのためのモデルは、近接効果補正手段２又はシミュレーション手段３に出力される。リソグラフィシミュレーションのためのモデルは、パターン転写後のレジストパターン寸法又は被加工膜のドライエッチング後の仕上がり寸法と、マスクパターンのリソグラフィシミュレーション結果である光強度分布から得られるパターン寸法とが一致するように光強度分布を変形させる関数で表現されている。尚、近接効果補正のためのモデルと、リソグラフィシミュレーションのためのモデルとは同じであってもよいし、異なっていてもよい。
【００２７】
次に、ステップＳＴ２において、光近接効果補正手段２は、入力部１から入力された設計パターン、パターン転写条件、及び近接効果補正のためのモデル等を用いて光近接効果補正を行い、光近接効果補正後の補正パターンをシミュレーション手段３に出力する。
【００２８】
光近接効果補正手段２においては、近接効果補正のためのモデルを用いてリソグラフィシミュレーション（後述するシミュレーション手段３ではより詳細なリソグラフィシミュレーションを行う）により予想されるシミュレーション像と設計パターンとの差分をマスク変形にフィードバックすることにより、シミュレーション像と設計パターンとのずれが無くなるまで補正を繰り返すモデルベース手法を用いても良いし、又は、予め準備された補正ルール、例えばパターンの幅及び間隔に応じた補正テーブルに従って設計パターンを変形させるルールベース手法を用いても良い。
【００２９】
図３（ｂ）は、図３（ａ）に示す設計パターンに対して光近接効果補正を行うことにより得られた補正パターンの一例を示している。すなわち、図３（ｂ）に示すように、光近接効果補正手段２に、例えば図３（ａ）に示すゲート電極のパターン１２を有する設計パターンを入力すると、転写条件等に基づいて、光近接効果補正後のゲート電極の補正パターン１３が生成される。具体的には、光近接効果補正手段２において、予め準備されたルールに従ってゲート電極の設計パターンであるパターン１２のパターンエッジを補正対象となる複数の部分に分割し、当該分割された各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターン１３が得られる。
【００３０】
次に、ステップＳＴ３において、シミュレーション手段３は、光近接効果補正手段２により得られた補正パターン１３と共に、入力部１から入力されたパターン転写条件及びリソグラフィシミュレーションモデル等を用いて、レジスト等への転写パターン（転写イメージ）をシミュレーションにより求めた後、当該転写パターンを第一の転写パターン測定手段４に出力する。
【００３１】
図３（ｃ）は、図３（ｂ）に示す補正パターン１３を用いて所定の条件で露光シミュレーションを行った場合に得られる転写パターンの一例を示している。すなわち、図３（ｃ）に示すように、シミュレーション手段３に、例えば図３（ｂ）に示す光近接効果補正後のゲート電極の補正パターン１３を入力すると、転写条件等に基づいて、シミュレーション後のゲート電極の転写パターン１４が生成される。
【００３２】
次に、ステップＳＴ４において、第一の転写パターン測定手段４は、シミュレーション手段４により生成された転写パターン１４の寸法や位置等を測定し、測定結果を第一の判定手段５へ出力する。
【００３３】
具体的には、第一の転写パターン測定手段４は、シミュレーション手段３から例えば図３（ｃ）に示すようなゲート電極の転写パターン１４が入力されると、当該ゲート電極の転写パターン１４について、補正エッジ毎に設計パターン１２との差分を測定する。差分としては、例えば、各補正エッジの中央での差分、各補正エッジ上の複数点での差分の平均値、又は、各補正エッジ上での差分の最大値若しくは最小値等を測定する。
【００３４】
次に、ステップＳＴ５において、第一の判定手段５は、第一の転写パターン測定手段４により出力された転写パターン１４の寸法等の測定値が許容範囲内にあるかどうかを判定する。ステップＳＴ５は、近接効果補正手段２による設計パターン１１の補正が概ね適切に行われたかどうかを判定するものであり、例えば、設計パターン１１の寸法に対する転写パターン１４の寸法の差分が設計パターン１１の寸法の±５％以内であれば許容範囲内にあると判定する。この許容範囲は、デバイスに要求される性能等に基づいて設定される。転写パターン１４の寸法等の測定値が許容範囲を超えていると第一の判定手段５により判定された場合には、再度、ステップＳＴ２に戻り、例えば、許容範囲を超えたパターンエッジ部分（必要があればその周辺のエッジ部分）に対して近接効果補正手段２により追加的に光近接効果補正を行う。また、転写パターン１４の寸法等の測定値が許容範囲を超えた理由が、近接効果補正のモデルやルールの設定が適正ではないことであると考えられる場合には、処理を中断して、近接効果補正の条件を再設定してから各パターンエッジ部分に対して光近接効果補正を行う。
【００３５】
このように、ステップＳＴ５において、転写パターン１４の寸法等の測定値が許容範囲内にあると判定されるまで、近接効果補正手段２による再度の近接効果補正により得られた新たな補正パターンを用いて、ステップＳＴ３〜ステップＳＴ５を繰り返し行い、ステップＳＴ５において、転写パターン１４の寸法等の測定値が許容範囲内にあると判定されれば、ステップＳＴ６に進む。
【００３６】
次に、ステップＳＴ６において、第二の転写パターン測定手段６は、シミュレーション手段３により生成された転写パターン１４を入力して、素子特性に影響を及ぼすパラメータを求め、当該パラメータを第二の判定手段７に出力する。
【００３７】
具体的には、第二の転写パターン測定手段６は、図４に示すように、活性領域のパターン１１のチャネル幅をｗとし、転写パターン１４であるゲートパターンのゲート長をＬ（ｘ）（但し、ｘはゲート幅方向座標である）とした場合に、素子特性に影響を及ぼすパラメータとして、ｗ／∫（１／Ｌ（ｘ））・ｄｘ（但し、積分範囲は０からｗまで）で表される有効ゲート長を算出する。
【００３８】
次に、ステップＳＴ７において、第二の判定手段７は、第二の転写パターン測定手段６により出力された有効ゲート長が許容範囲内にあるかどうかを判定し、許容範囲内にあると判定した場合には、ステップＳＴ９に進み、マスクデータとして補正パターン１３が出力部９に出力され、許容範囲内にないと判定した場合には、ステップＳＴ８に進み、補正パターン１３を構成する複数の補正エッジに対して同時に補正を行う。
【００３９】
次に、ステップＳＴ８において、パターン変形手段８は、第二の転写パターン測定手段６により出力された有効ゲート長の値に基づいて、隣接する少なくとも２つ以上の補正エッジを１グループとして同一方向に同一距離移動させることにより、補正パターン１３を変形する。
【００４０】
具体的には、パターン変形手段８は、第二の転写パターン測定手段６により出力された有効ゲート長の所望値（例えばゲート電極の設計パターンであるパターン１２の有効ゲート長）からのズレ量に基づいて、補正パターン１３を構成する各補正エッジの移動方向及び移動距離を決定し、ズレ量がより小さくなるように各補正エッジを同時に補正する。例えば、第二の転写パターン測定手段６により出力された有効ゲート長が所望値と比較して０．００５μｍ大きかった場合、活性領域のパターン１１上の補正パターン１３（ゲートパターン）の両側をそれぞれゲート中央に向けて０．００２５μｍずつ移動させるか、又はいずれか一方の側のみをゲート中央に向けて０．００５μｍ移動させる。
【００４１】
また、パターン変形手段８における補正量については、例えば図５に示すような補正量テーブルを予め準備しておくことによって決めることができる。図５は、ＭＥＦ（Mask Enhanced Factor：マスク幅が１ｎｍ増減したときの転写寸法の増減量への影響を表す係数）を考慮した補正量テーブルの一例である。図５に示すように、例えばＭＥＦが１．４であり、第二の転写パターン測定手段６により出力された有効ゲート長が所望値と比較して０．００３μｍ大きかった場合、活性領域のパターン１１上の補正パターン１３（ゲートパターン）の両側をそれぞれゲート中央に向けて０．００１μｍ（≒（０．００３μｍ／２）／１．４）ずつ移動させる。尚、図５において、ズレ量ΔＬの＋は所望値よりも大きいことを、ズレ量ΔＬの−は所望値よりも小さいことを示し、片側補正量δの＋はゲート外側に向けての補正を、片側補正量δの−はゲート中央に向けての補正を表す。
【００４２】
図６（ａ）及び（ｂ）は、ステップＳＴ８における補正パターン１３を構成する各補正エッジの移動例を示している。尚、図６（ａ）及び（ｂ）において、太線で移動対象の補正エッジを示すと共に、一点鎖線で移動後の補正エッジを示している。図６（ａ）及び（ｂ）に示すように、補正パターン１３の有効ゲート長と所望値（ゲート電極の設計パターンの有効ゲート長）とのズレ量が許容範囲内に収まるように、活性領域のパターン１１と重なる補正エッジを一括選択し、補正パターン１３の両側のそれぞれにおいて選択した補正エッジ（互いに隣接するエッジ群）を同一方向に同一距離（例えば距離δ）だけ移動させる。このとき、活性領域のパターン１１の内部に含まれる補正エッジと、活性領域のパターン１１の内外に跨る（つまりパターン１１の端部を跨ぐ）補正エッジのうちパターン１１の内部に含まれる部分とを、移動対象の補正エッジとして選択する。
【００４３】
より詳細には、図６（ａ）及び（ｂ）に示す場合のように、第二の転写パターン測定手段６により出力された有効ゲート長が所望値と比較して小さい場合、活性領域のパターン１１の内部に含まれる補正エッジと、活性領域のパターン１１の内外に跨る補正エッジのうちパターン１１の内部に含まれる部分とを再補正エッジとして選択してグループ化する。次に、グループ化した再補正エッジ全体を補正パターン１３の両外側に向かって片側につき補正量δだけ移動させる。ここで、再補正エッジのグループ化は、隣接する補正エッジ（補正パターン１３の片側のパターンエッジ）毎に行うため、対向する補正エッジは別々にグループ化されることになる。
【００４４】
尚、図７（ａ）及び（ｂ）に示すように、マスクパターンの頂点数（つまりマスクデータ数）が増加することを避けるために、活性領域のパターン１１の内部に含まれる補正エッジと、活性領域のパターン１１の内外に跨る（つまりパターン１１の端部を跨ぐ）補正エッジとを再補正エッジとして選択してもよい。すなわち、活性領域のパターン１１の内外に跨る補正エッジを分割しなくてもよい。より詳細には、図７（ａ）及び（ｂ）に示す場合のように、第二の転写パターン測定手段６により出力された有効ゲート長が所望値と比較して小さい場合、補正パターン１３の両側のそれぞれにおいて選択した再補正エッジ全体を同一方向に同一距離（例えば片側について距離δ）だけ補正パターン１３の外側に向かって移動させる。
【００４５】
以上のように、ステップＳＴ８において、補正パターン１３の変形を行った後、パターン変形手段８は、当該変形後の補正パターン１３をシミュレーション手段３に出力し、その後、再び、ステップＳＴ３〜ステップＳＴ７を行う。これらの処理は、ステップＳＴ７において、第二の判定手段７が、第二の転写パターン測定手段６により出力された有効ゲート長が許容範囲内にあると判定するまで繰り返される。第二の判定手段７が、第二の転写パターン測定手段６により出力された有効ゲート長が許容範囲内にあると判定した場合には、ステップＳＴ９に進み、出力部９は、出力パターン変形手段８により変形された補正パターン１３をマスクデータとして外部に出力する。
【００４６】
第１の実施形態によると、光近接効果補正により得られた補正パターン１３を用いて転写パターン１４をシミュレーションにより求めた後、当該転写パターン１４を用いて、素子特性に影響を及ぼすパラメータ（具体的には実効ゲート長）を求め、当該パラメータが許容範囲内にない場合、隣接する２つ以上の補正エッジを同一方向に同一距離移動させることにより、補正パターン１３を変形する。すなわち、素子特性に影響を及ぼすパラメータに基づいて、複数の補正エッジをグループ化して補正パターン１３の変形を行うため、マスクデータ量や処理時間を抑制しながら、所望の素子特性を実現できるマスクパターンを作成することができる。また、このように作成したマスクパターンをマスクデータとして、通常のマスク作成工程を行ってフォトマスクを作成すると、所望の素子特性を得られるように（具体的には所望の有効ゲート長を得られるように）マスクデータの補正を行っているので、当該フォトマスクを用いて形成される半導体装置においては非常に安定した特性（具体的にはトランジスタ特性）が得られる。
【００４７】
尚、第１の実施形態において、補正パターン１３の変形（再補正）を行うに際して、活性領域のパターン１１の内部に含まれる全ての補正エッジ、又はそれらの補正エッジに活性領域のパターン１１の内外に跨る補正エッジを加えたものを一括選択してグループ化した後、グループ化したエッジ全体を設計パターンとの寸法差が小さくなるように、同一方向に同一距離だけ移動させた。しかし、これに代えて、データ処理時間が許容範囲内にあれば、隣接する少なくとも２つ以上の補正エッジからそれぞれ構成される複数のグループを選択して、各グループ毎に同一方向に同一距離だけ移動させてもよい。
【００４８】
また、第１の実施形態において、第二の転写パターン測定手段６が、素子特性に影響を及ぼすパラメータとして、ｗ／∫（１／Ｌ（ｘ））・ｄｘ（但し、積分範囲は０からｗまで）で表される有効ゲート長を算出した。しかし、これに代えて、素子特性に影響を及ぼすパラメータとして、（∫Ｌ（ｘ）・ｄｘ）／Ｗ（但し、積分範囲は０からｗまで）で表される有効ゲート長近似値を算出してもよい。また、有効ゲート長の算出において、チャネル幅ｗとして、設計パターンである活性領域のパターン１１のチャネル幅を用いたが、活性領域が屈曲部を持つような場合、活性領域のパターン１１に対して光近接効果補正及びシミュレーションを行うことにより得られた活性領域の転写パターンのチャネル幅を用いてもよい。
【００４９】
また、第１の実施形態において、トランジスタ等のゲート電極となる部分を有する設計パターンを例として、マスクパターン作成方法について説明したが、本発明はこれに限定されるものではなく、種々の設計パターンについても本実施形態と同様のマスクパターン作成が可能であることは言うまでもない。すなわち、他の設計パターン（他のレイヤの設計パターン）についても、素子特性に影響を及ぼすパラメータを予め選んでおき、当該パラメータの計算値に基づいて、光近接効果補正により得られた補正パターンを変形すればよい。
【００５０】
以下、本実施形態の変形例として、コンタクトのマスクパターン作成について、図８（ａ）〜（ｃ）を参照しながら説明する。図８（ａ）に示すように、本変形例の設計パターンは、コンタクトのパターン２１である。すなわち、設計パターンは、補正対象レイヤであるコンタクト形成レイヤの情報を有する。まず、本変形例では、コンタクトのパターン２１のパターンエッジを補正対象となる複数の部分に分割し、当該分割された各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターン２２を得る。次に、本変形例では、図８（ｂ）に示すように、補正パターン２２を用いて所定の条件で露光を行った場合に得られる転写パターン２３をシミュレーションにより求めた後、転写パターン２３を用いて、素子特性に影響を及ぼすパラメータとしてコンタクト面積（転写パターン２３の面積）を求める。その後、コンタクト面積の計算値が許容範囲内にあるかどうかを判定し、コンタクト面積の計算値が許容範囲内にないと判定された場合、コンタクト面積の所望値からのズレ量に基づいて、コンタクト各辺において隣接する補正エッジを同一方向に同一距離移動させることにより、補正パターン２２を変形し、変形後補正パターン２４を得る。
【００５１】
（第２の実施形態）
以下、本発明の第２の実施形態に係るマスクパターン作成方法について、図面を参照しながら説明する。
【００５２】
本実施形態に係るマスクパターン作成方法を実施するためのマスクパターン作成装置の構成は、例えば図１に示す第１の実施形態の装置構成と同様であり、本実施形態に係るマスクパターン作成方法の基本的な処理フローも、例えば図２に示す第１の実施形態の処理フローと同様である。
【００５３】
具体的には、まず、本実施形態においては、第１の実施形態のステップＳＴ１〜ステップＳＴ５と同様の処理を行う。
【００５４】
次に、ステップＳＴ６において、第二の転写パターン測定手段６は、シミュレーション手段３により生成された転写パターン１４を入力して、特に歪み（設計パターンからの歪み）が大きい領域を抽出し、当該領域において、素子特性に影響を及ぼすパラメータを求め、当該パラメータを第二の判定手段７に出力する。ここで、特に歪みが大きい領域とは、例えばパターンコーナーからの影響を受ける領域を言う。図９（ａ）及び（ｂ）は、パターンコーナーからの影響を説明するための図であり、図９（ａ）はコーナー部２０ａを有する串状パターン２０の平面構成を示しており、図９（ｂ）は図９（ａ）に示す串状パターン２０の転写パターンにおける歪みを様々なパターンの長さについて測定した結果を示している。尚、図９（ａ）及び（ｂ）において、Ｄはコーナー部２０ａ（屈曲部）からのパターンの長さ（単位：ｎｍ）を示しており、図９（ｂ）において、横軸は、コーナー部２０ａ（屈曲部）からの距離をλ／ＮＡ（但し、λは露光光の波長であり、ＮＡは露光光学系の開口数である）で規格化した値を示しており、縦軸は、転写パターンのズレ量（ゲート寸法の変化量）を示している。図９（ｂ）に示すように、屈曲部の近傍において転写パターンのズレ量は大きく、屈曲部から離れるに従って転写パターンのズレ量は小さくなっていく。ここで、転写パターンのズレ量がほぼ０になるまでの距離（屈曲部からの距離）は、パターンの長さＤに依存せず、ほぼ２×λ／ＮＡであることが分かる。
【００５５】
そこで、本実施形態においては、図１０に示すように、ゲート電極の設計パターンであるパターン１２の屈曲部から２×λ／ＮＡの範囲と活性領域のパターン１１との重複領域（例えば重複領域１６Ａ）のチャネル幅をｗ２とし、転写パターン１４であるゲートパターンのうち当該重複領域に対応する部分のゲート長をＬ（ｘ）（但し、ｘはゲート幅方向座標である）とした場合に、素子特性に影響を及ぼすパラメータとして、ｗ２／∫（１／Ｌ（ｘ））・ｄｘ（但し、積分範囲は０からｗ２まで）で表される有効ゲート長を算出する。尚、図１０に示すように、パターン端部についても、図９で説明した屈曲部と同様の影響を有するので、屈曲部として取り扱う。その結果、重複領域が複数存在するような場合には、各重複領域（重複領域１６Ａ及び１６Ｂ）毎に前述のように有効ゲート長を算出する。
【００５６】
次に、ステップＳＴ７において、第二の判定手段７は、第二の転写パターン測定手段６により出力された有効ゲート長が許容範囲内にあるかどうかを判定し、許容範囲内にあると判定した場合には、ステップＳＴ９に進み、マスクデータとして補正パターン１３が出力部９に出力され、許容範囲内にないと判定した場合には、ステップＳＴ８に進み、補正パターン１３を構成する複数の補正エッジ（具体的には重複領域１６Ａ及び１６Ｂに対応する補正エッジ）に対して同時に補正を行う。
【００５７】
次に、ステップＳＴ８において、パターン変形手段８は、第二の転写パターン測定手段６により出力された有効ゲート長の値に基づいて、隣接する少なくとも２つ以上の補正エッジを１グループとして同一方向に同一距離移動させることにより、補正パターン１３を変形する。
【００５８】
具体的には、パターン変形手段８は、第二の転写パターン測定手段６により出力された有効ゲート長の所望値（例えばゲート電極の設計パターンであるパターン１２の有効ゲート長）からのズレ量に基づいて、補正パターン１３を構成する各補正エッジ（具体的には重複領域１６Ａ及び１６Ｂに対応する補正エッジ）の移動方向及び移動距離を決定し、ズレ量がより小さくなるように各補正エッジを同時に補正する。パターン変形手段８における補正量については、第１の実施形態と同様に、例えば補正量テーブルを予め準備しておくことによって決めることができる。
【００５９】
図１１（ａ）及び（ｂ）は、ステップＳＴ８における補正パターン１３を構成する各補正エッジの移動例を示している。尚、図１１（ａ）及び（ｂ）において、太線で移動対象の補正エッジを示すと共に、一点鎖線で移動後の補正エッジを示している。図１１（ａ）及び（ｂ）に示すように、補正パターン１３の有効ゲート長と所望値（ゲート電極の設計パターンの有効ゲート長）とのズレ量が許容範囲内に収まるように、活性領域のパターン１１のうちの重複領域１６Ａ及び１６Ｂに対応する補正エッジを一括選択し、補正パターン１３の両側のそれぞれにおいて選択した補正エッジ（互いに隣接するエッジ群）を同一方向に同一距離（例えば距離δ）だけ移動させる。
【００６０】
より詳細には、図１１（ａ）及び（ｂ）に示す場合のように、第二の転写パターン測定手段６により出力された有効ゲート長が所望値と比較して小さい場合、重複領域１６Ａ及び１６Ｂに対応する補正エッジを再補正エッジとして選択してグループ化する。次に、グループ化した再補正エッジ全体を補正パターン１３の両外側に向かって片側につき補正量δだけ移動させる。ここで、活性領域のパターン１１内には、４つの再補正エッジグループが存在するが、対向する再補正エッジグループの移動距離は同一に設定する。但し、パターン屈曲部側の再補正エッジグループの移動距離とパターン端部側の再補正エッジグループの移動距離とは互いに異なっていてもよい。尚、図１１（ａ）及び（ｂ）に示す場合のように、第二の転写パターン測定手段６により出力された有効ゲート長が所望値と比較して小さい場合には、対向するパターンエッジが互いに遠ざかる方向に移動を行うが、第二の転写パターン測定手段６により出力された有効ゲート長が所望値と比較して大きい場合には、対向するパターンエッジが互いに近づく方向に移動を行う。
【００６１】
以上のように、ステップＳＴ８において、補正パターン１３の変形を行った後、パターン変形手段８は、当該変形後の補正パターン１３をシミュレーション手段３に出力し、その後、再び、ステップＳＴ３〜ステップＳＴ７を行う。これらの処理は、ステップＳＴ７において、第二の判定手段７が、第二の転写パターン測定手段６により出力された有効ゲート長が許容範囲内にあると判定するまで繰り返される。第二の判定手段７が、第二の転写パターン測定手段６により出力された有効ゲート長が許容範囲内にあると判定した場合には、ステップＳＴ９に進み、出力部９は、出力パターン変形手段８により変形された補正パターン１３をマスクデータとして外部に出力する。
【００６２】
第２の実施形態によると、光近接効果補正により得られた補正パターン１３を用いて転写パターン１４をシミュレーションにより求めた後、当該転写パターン１４を用いて、素子特性に影響を及ぼすパラメータ（具体的には実効ゲート長）を求め、当該パラメータが許容範囲内にない場合、隣接する２つ以上の補正エッジを同一方向に同一距離移動させることにより、補正パターン１３を変形する。すなわち、素子特性に影響を及ぼすパラメータに基づいて、複数の補正エッジをグループ化して補正パターン１３の変形を行うため、マスクデータ量や処理時間を抑制しながら、所望の素子特性を実現できるマスクパターンを作成することができる。また、このように作成したマスクパターンをマスクデータとして、通常のマスク作成工程を行ってフォトマスクを作成すると、所望の素子特性を得られるように（具体的には所望の有効ゲート長を得られるように）マスクデータの補正を行っているので、当該フォトマスクを用いて形成される半導体装置においては非常に安定した特性（具体的にはトランジスタ特性）が得られる。
【００６３】
尚、第２の実施形態において、第二の転写パターン測定手段６が、素子特性に影響を及ぼすパラメータとして、ｗ２／∫（１／Ｌ（ｘ））・ｄｘ（但し、積分範囲は０からｗ２まで）で表される有効ゲート長を算出した。しかし、これに代えて、素子特性に影響を及ぼすパラメータとして、（∫Ｌ（ｘ）・ｄｘ）／ｗ２（但し、積分範囲は０からｗ２まで）で表される有効ゲート長近似値を算出してもよい。また、有効ゲート長の算出において、チャネル幅ｗ２として、ゲート電極の設計パターンであるパターン１２の屈曲部から２×λ／ＮＡの範囲と設計パターンである活性領域のパターン１１との重複領域のチャネル幅を用いたが、活性領域が屈曲部を持つような場合、設計パターンである活性領域のパターン１１に代えて、活性領域のパターン１１に対して光近接効果補正及びシミュレーションを行うことにより得られた活性領域の転写パターンを用いてもよい。
【００６４】
（第３の実施形態）
以下、本発明の第３の実施形態に係るパターン形成方法、具体的には、本発明の第１又は第２の実施形態に係るマスクパターン作成方法により得られたマスクパターンを有するフォトマスクを用いたパターン形成方法について、図面を参照しながら説明する。
【００６５】
図１２（ａ）〜（ｅ）は、第３の実施形態に係るパターン形成方法の各工程を示す断面図である。
【００６６】
まず、図１２（ａ）に示すように、シリコン基板５０上において、活性領域形成レイヤのマスクパターンを有するフォトマスクを用いて通常のＳＴＩ（shallow trench isolation）形成工程を行うことにより、素子分離膜５１で囲まれた活性領域５０ａを形成する。
【００６７】
その後、図１２（ｂ）に示すように、シリコン基板５０上に、被加工膜となるゲート絶縁膜５２及びゲート電極材料膜５３を形成した後、ゲート電極材料膜５３上に例えばポジ型のレジスト膜５４を形成する。ここで、液浸露光を用いる場合には、レジスト膜５４上にさらにトップコートを形成しても良い。これにより、レジスト膜５４をコーティングすることができる。
【００６８】
次に、本発明の第１又は第２の実施形態に係るマスクパターン作成方法により得られたゲート形成レイヤのマスクパターンを有するフォトマスクを通して、例えばＡｒＦエキシマレーザーを光源とする露光光をレジスト膜５４に照射する。
【００６９】
次に、レジスト膜５４に対して（トップコートを形成している場合にはトップコートに対しても）現像を行って、レジスト膜５４の露光領域を除去する（トップコートを形成している場合にはトップコートの露光領域も除去する）ことにより、図１２（ｃ）に示すように、レジストパターン５４Ａを形成する。ここて、レジストパターン５４Ａを形成するためのパターン転写条件として、本発明の第１又は第２の実施形態に係るマスクパターン作成方法におけるシミュレーションに用いたパターン転写条件と同一の条件を適用する。
【００７０】
その後、図１２（ｄ）に示すように、レジストパターン５４Ａをエッチングマスクとして、ゲート電極材料膜５３及びゲート絶縁膜５２をエッチングすることによって、所望寸法のゲート電極５３Ａを形成する。最後に、図１２（ｅ）に示すように、レジストパターン５４Ａを除去する。
【００７１】
第３の実施形態によると、所望の素子特性を得られるように（具体的には所望の有効ゲート長を得られるように）補正したマスクパターンを有するフォトマスクを用いてレジストパターン５４Ａを形成し、レジストパターン５４Ａをエッチングマスクとして、ゲート電極５３Ａを形成しているので、非常に安定した特性（具体的にはトランジスタ特性）を発揮できる半導体装置を実現することができる。
【００７２】
尚、本実施形態において、光源としてＡｒＦエキシマーレーザーを用いたが、光源の種類はこれに限られない。また、ドライ露光、液浸露光のいずれも適用可能である。さらに液浸露光を行う場合、露光光学系の先端と基板との間に液浸液を満たすことによって見かけ上のＮＡを向上させるが、転写パターンのシミュレーションや素子特性に影響を及ぼすパラメータの算出において向上後のＮＡを使用することは言うまでもない。
【産業上の利用可能性】
【００７３】
以上に説明したように、半導体装置製造等のリソグラフィ工程で使用されるマスクの作製に本発明を適用することによって、安定した電気特性を有する半導体装置を製造することができ、非常に有用である。
【図面の簡単な説明】
【００７４】
【図１】図１は、本発明の第１の実施形態に係るマスクパターン作成方法を実施するためのマスクパターン作成装置の構成の一例を示すブロック図である。
【図２】図２は、本発明の第１の実施形態に係るマスクパターン作成方法のフロー図である。
【図３】図３（ａ）〜（ｃ）は、本発明の第１の実施形態に係るマスクパターン作成方法を説明する図である。
【図４】図４は、本発明の第１の実施形態に係るマスクパターン作成方法における有効ゲート長の算出方法を説明する図である。
【図５】図５は、本発明の第１の実施形態に係るマスクパターン作成方法において使用する補正量テーブルの一例を示す図である。
【図６】図６（ａ）及び（ｂ）は、本発明の第１の実施形態に係るマスクパターン作成方法における補正エッジの移動例を示す図である。
【図７】図７（ａ）及び（ｂ）は、本発明の第１の実施形態に係るマスクパターン作成方法における補正エッジの移動例を示す図である。
【図８】図８（ａ）〜（ｃ）は、本発明の第１の実施形態の変形例に係るマスクパターン作成方法を説明する図である。
【図９】図９（ａ）及び（ｂ）は、パターンコーナーからの影響を説明するための図である。
【図１０】図１０は、本発明の第２の実施形態に係るマスクパターン作成方法における有効ゲート長の算出方法を説明する図である。
【図１１】図１１（ａ）及び（ｂ）は、本発明の第２の実施形態に係るマスクパターン作成方法における補正エッジの移動例を示す図である。
【図１２】図１２（ａ）〜（ｅ）は、本発明の第３の実施形態に係るパターン形成方法の各工程を示す断面図である。
【図１３】図１３（ａ）〜（ｃ）は、従来のマスクパターン補正方法を説明するための図である。
【符号の説明】
【００７５】
１    入力部
２    光近接効果補正手段
３    シミュレーション手段
４    第一の転写パターン測定手段
５    第一の判定手段
６    第二の転写パターン測定手段
７    第二の判定手段
８    パターン変形手段
９    出力部
１１    活性領域のパターン
１２    ゲート電極のパターン
１３    光近接効果補正後のゲート電極の補正パターン
１４    シミュレーション後のゲート電極の転写パターン
１６Ａ、１６Ｂ    重複領域
２０    串状パターン
２０ａ  コーナー部
２１    コンタクトのパターン
２２    光近接効果補正後のコンタクトの補正パターン
２３    シミュレーション後のコンタクトの転写パターン
２４    変形後のコンタクトの補正パターン
５０    シリコン基板
５０ａ  活性領域
５１    素子分離膜
５２    ゲート絶縁膜
５３    ゲート電極材料膜
５３Ａ  ゲート電極
５４    レジスト膜
５４Ａ  レジストパターン
【図１】
2009271174.tif 000003
【図２】
2009271174.tif 000004
【図３】
2009271174.tif 000005
【図４】
2009271174.tif 000006
【図５】
2009271174.tif 000007
【図６】
2009271174.tif 000008
【図７】
2009271174.tif 000009
【図８】
2009271174.tif 000010
【図９】
2009271174.tif 000011
【図１０】
2009271174.tif 000012
【図１１】
2009271174.tif 000013
【図１２】
2009271174.tif 000014
【図１３】
2009271174.tif 000015