(57)【要約】【課題】高速な電流制御応答が可能でありながら、スイッチング周波数が大幅に変動することのないＰＷＭ制御を行え、過大なサージ電圧の発生を抑制することである。【解決手段】電力変換器１１の各相の交流側出力電流とその電流指令値との偏差を電流偏差演算回路１５で求め、ベクトル角演算回路１９はその偏差に基づいて電流偏差ベクトル角度を演算する。スイッチングシーケンス論理回路２１は、電流偏差ベクトル角度と電力変換器１１の現在のスイッチング状態とに基づいて次に出力すべき一連のスイッチング信号を生成し、最小パルス幅設定回路２２は、その一連のスイッチング信号の各状態を少なくともある一定の期間保持するための最小パルス幅確保時間設定値を出力する。【選択図】  図１
2009095082.tif 000002
【特許請求の範囲】
【請求項１】
自己消弧形スイッチング素子を有した電力変換器と、前記電力変換器の交流側出力電流が電流指令に追従するように制御する制御部とを備えた電力変換装置において、前記制御部は、前記電力変換器の各相の交流側出力電流とその電流指令値との偏差を夫々演算する電流偏差演算回路と、前記電流偏差演算回路からの偏差に基づいて電流偏差ベクトル角度を演算するベクトル角演算回路と、前記電流偏差ベクトル角度と前記電力変換器の現在のスイッチング状態とに基づいて前記電力変換器が次に出力すべき一連のスイッチング信号を生成するスイッチングシーケンス論理回路と、前記スイッチングシーケンス論理回路のシーケンス起動信号を生成するシーケンス起動回路と、前記スイッチングシーケンス論理回路から出力される一連のスイッチング信号の各状態を少なくともある一定の期間保持するための最小パルス幅確保時間設定値を前記スイッチングシーケンス論理回路に出力する最小パルス幅設定回路とを備えたことを特徴とする電力変換装置。
【請求項２】
前記スイッチングシーケンス論理回路は、現在のスイッチング信号から、次のスイッチング信号への移行においては、現在のスイッチング信号のうちの１相だけのスイッチングによって移行できるスイッチング信号へ移行することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記シーケンス起動回路は、前回のスイッチングシーケンス終了時点から、少なくともある一定の期間はシーケンス起動信号を生成しないことを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧源を入力電源とし自己消弧形素子からなる３相ブリッジ回路でＰＷＭ制御する電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置としては、直流電圧源を入力電源とし自己消弧形素子からなる３相ブリッジ回路でＰＷＭ制御し、３相の交流電圧を出力するいわゆる電圧形インバータにより、電動機を可変速駆動することは広く行われている。一方、電圧形インバータではＰＷＭ制御のパルス電圧の立ち上がりにより、電動機の端子間には最大でインバータ入力直流電圧の数倍のサージ電圧が印加される場合があり、電動機巻線の絶縁劣化につながることが問題になっている。この過大なサージ電圧は、パルス電圧の幅がある一定の値以下となる場合に発生する（例えば、非特許文献１参照）。
【０００３】
ＰＷＭ制御方式の電力変換器では、一般に三角波キャリアと正弦波状の変調波とによる三角波比較ＰＷＭ制御方式が用いられる。サージ電圧の発生を抑制するために、相電圧の波高値近傍で出力電圧の陥没パルスのパルス幅が狭くなるときには、このパルス幅をより広くなるように制限し、さらに、この制限したパルス幅においても出力電圧の変化を従来とほぼ同じにするために、当該する相の上アームまたは下アームをＰＷＭ演算の１周期の間オンさせる動作を併用するようにしたものがある（例えば、特許文献１参照）。
【０００４】
一方、高速な電流応答の得られるＰＷＭ制御方式としては、電流ヒステリシスバンドによるＰＷＭ制御方式がある。図６は電流ヒステリシスバンドによるＰＷＭ制御方式を採用した電力変換装置の構成図である。図６において、電力変換装置は制御部１０と電力変換器１１とから構成されている。制御部１０は、電流検出器１４、電流偏差演算回路１５Ｕ、１５Ｖ、１５Ｗ、ヒステリシスコンパレータ１６Ｕ、１６Ｖ、１６Ｗ、論理回路１７、ゲート回路１８から構成されている。
【０００５】
また、電力変換器１１は直流電力の授受を行うための直流端子ＰＮに接続され、直流平滑コンデンサ１２及び３相ブリッジ回路１３を有している。３相ブリッジ回路１３はＩＥＧＴ等の自己消弧形スイッチング素子とダイオードとで構成され、交流電力の授受を行うための３相交流端子Ｕ、Ｖ、Ｗに接続されている。
【０００６】
３相ブリッジ回路１３の出力電流ｉｕ、ｉｖ、ｉｗは、電流検出器１４により検出され電流偏差演算回路１５Ｕ、１５Ｖ、１５Ｗに入力される。電流偏差演算回路１５Ｕ、１５Ｖ、１５Ｗはそれぞれ３相の電流指令値ｉｕ＊、ｉｖ＊、ｉｗ＊及び電流検出器１４により検出された電流検出値ｉｕ、ｉｖ、ｉｗを入力し、電流偏差Δｉｕ、Δｉｖ、Δｉｗをヒステリシスコンパレータ１６Ｕ、１６Ｖ、１６Ｗに出力する。
【０００７】
ヒステリシスコンパレータ１６Ｕ、１６Ｖ、１６Ｗは、電流偏差Δｉｕ、Δｉｖ、Δｉｗを入力して、その値が予め設定されたヒステリシス幅（ｈｙｓ／２）を超えていたら出力を論理値“１”に変更し、（−ｈｙｓ／２）を下回っていたら出力を論理値“０”に変更して論理回路１７に出力する。ヒステリシスコンパレータ１６Ｕ、１６Ｖ、１６Ｗの出力は、３相ブリッジ回路１３の各相のＰＷＭ信号Ｕｏ、Ｖｏ、Ｗｏである。
【０００８】
論理回路１７はヒステリシスコンパレータ１６Ｕ、１６Ｖ、１６Ｗの出力であるＰＷＭ信号Ｕｏ、Ｖｏ、Ｗｏを入力して、ＰＷＭ信号Ｕｏ、Ｖｏ、Ｗｏ及びその論理反転信号に所定のオンディレイタイム処理を行って、３相ブリッジ回路１３の自己消弧形スイッチング素子のオン／オフ信号を出力する。論理回路１７の出力はゲート回路１８を介して３相ブリッジ回路１３の相当する自己消弧形スイッチング素子のゲートへ与えられる。
【０００９】
図７は図６に示すヒステリシスバンドＰＷＭ制御方式の電力変換装置の動作説明図である。図７において、一点鎖線で示した正弦波の電流指令値ｉｕ＊の上下に点線で示した各（ｈｙｓ／２）のヒステリシス幅を有している。電流ｉｕが正方向へ変化して電流指令値（ｉｕ＊＋ｈｙｓ／２）に達すると、ヒステリシスコンパレータの出力が論理値“０”となってインバータの負側のスイッチをオンして交流負荷に負電圧を印加して、電流ｉｕを負方向へ変化せしめ、電流ｉｕが負方向へ変化して電流指令値（ｉｕ＊−ｈｙｓ／２）に達すると、インバータの正側のスイッチをオンして交流負荷に正電圧を印加して電流ｉｕを正方向へ変化させることにより、電流ｉｕを電流基準ｉｕ＊の±ｈｙｓ／２のヒステリシス幅内に収めるように制御する。
【００１０】
コンパレータのゲインはほぼ無限大といってよいから、超高速の電流制御応答が得られる。この場合、コンパレータのゲインがほぼ無限大ということから、スイッチング周波数を制限するためのヒステリシス幅が必要である。最大のスイッチング周波数は交流負荷の漏れインピーダンス、直流電源電圧、自己消弧形素子のスイッチング速度等とヒステリシス幅によって定まる。
【００１１】
電流制御応答が非常に高速であるという長所を有するにもかかわらず、ヒステリシスバンドＰＷＭ制御が最近あまり用いられなくなってきた理由としては、以下の２つの理由からである。  
（１） 運転状態によって、スイッチング周波数が大きく変化する。  
（２） 三角波比較ＰＷＭ制御等に比べ、同一スイッチング周波数での電流リプルが著しく大きい。
【００１２】
変調周波数が変化すると、騒音・ラジオノイズ対策が困難となる。また、電力変換器の設計は最高スイッチング周波数に合わせなければならないので、スイッチング周波数が変動することは電力変換器の大型化を意味する。最高スイッチング周波数を下げるためにヒステリシスバンド幅を大きくすると電流リプルが大きくなる。電流リプルの増大は高調波含有率の増大につながるだけでなく、スイッチング素子の電流定格に電流リプル分だけマージンを持たせねばならず非常に不利である。
【００１３】
そこで、ヒステリシスバンドＰＷＭ制御の欠点を補い、高速な電流制御応答が得られる方式として、逆起電力ベクトルの位置情報なしで高調波抑制可能かつ高速な電流制御応答可能なＰＷＭ信号を得ることができ、スイッチング周波数が大幅に変動することのないＰＷＭ信号を得ることができるようにしたものがある（例えば、特許文献２参照）。
【００１４】
図８はその方式を採用した電力変換装置の構成図である。図８において、電力変換装置は制御部１０と電力変換器１１とから構成されている。制御部１０は、電流検出器１４、電流偏差演算回路１５Ｕ、１５Ｖ、１５Ｗ、ベクトル各演算回路１９、シーケンス起動回路２０、スイッチングシーケンス論理回路２１、論理回路１７、ゲート回路１８から構成されている。
【００１５】
また、電力変換器１１は直流電力の授受を行うための直流端子ＰＮに接続され、直流平滑コンデンサ１２及び３相ブリッジ回路１３を有している。３相ブリッジ回路１３はＩＥＧＴ等の自己消弧形スイッチング素子とダイオードとで構成され、交流電力の授受を行うための３相交流端子Ｕ、Ｖ、Ｗに接続されている。
【００１６】
３相ブリッジ回路１３の出力電流ｉｕ、ｉｖ、ｉｗは、電流検出器１４により検出され電流偏差演算回路１５Ｕ、１５Ｖ、１５Ｗに入力される。電流偏差演算回路１５Ｕ、１５Ｖ、１５Ｗはそれぞれ３相の電流指令値ｉｕ＊、ｉｖ＊、ｉｗ＊及び電流検出器１４により検出された電流検出値ｉｕ、ｉｖ、ｉｗを入力し、電流偏差Δｉｕ、Δｉｖ、Δｉｗをベクトル角演算回路１９及びシーケンス起動回路２０に出力する。
【００１７】
ベクトル角演算回路１９は電流偏差Δｉｕ、Δｉｖ、Δｉｗを入力して、電流偏差ベクトルΔｉの角度θΔｉを求め、スイッチングシーケンス論理回路２１に出力する。スイッチングシーケンス論理回路２１は、ベクトル角演算回路１９の出力する電流偏差ベクトル角θΔｉと、シーケンス起動回路２０の出力するシーケンス起動信号Ｓｅｑとに基づいて動作し、スイッチング指令ベクトルＳＷ＝（ｓｗｕ、ｓｗｖ、ｓｗｗ）を出力する。
【００１８】
シーケンス起動回路２０は、ベクトル角演算回路１９からの電流偏差Δｉｕ、Δｉｖ、Δｉｗおよびスイッチングシーケンス論理回路２１から現在出力中のスイッチング指令ベクトルＳＷに基づいてシーケンス起動信号Ｓｅｑを出力する。
【００１９】
論理回路１７はスイッチングシーケンス論理回路２１が出力するスイッチング指令ベクトルＳＷを入力して、３相ブリッジ回路１３の自己消弧形スイッチング素子のオン／オフ信号を出力する。論理回路１７の出力はゲート回路１８を介して３相ブリッジ回路１３の相当する自己消弧形スイッチング素子のゲートへ与えられる。結果として、高速な電流制御応答が可能でありながら、スイッチング周波数が大幅に変動することのないＰＷＭ制御が得られる。
【非特許文献１】電気学会誌２００６年１月号特集「インバータサージの絶縁システムへの影響」）
【特許文献１】特開２００４−１２９４０５号公報
【特許文献２】特許第３２６７５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、特許文献２のものでは、冒頭に述べた三角波比較ＰＷＭ制御方式におけるサージ電圧抑制に相当する機能を有していないので、過大なサージ電圧の発生を抑制することができない。
【００２１】
本発明の目的は、高速な電流制御応答が可能でありながら、スイッチング周波数が大幅に変動することのないＰＷＭ制御を行え、過大なサージ電圧の発生を抑制することができる電力変換装置を提供することである。
【課題を解決するための手段】
【００２２】
本発明の電力変換装置は、自己消弧形スイッチング素子を有した電力変換器と、前記電力変換器の交流側出力電流が電流指令に追従するように制御する制御部とを備えた電力変換装置において、前記制御部は、前記電力変換器の各相の交流側出力電流とその電流指令値との偏差を夫々演算する電流偏差演算回路と、前記電流偏差演算回路からの偏差に基づいて電流偏差ベクトル角度を演算するベクトル角演算回路と、前記電流偏差ベクトル角度と前記電力変換器の現在のスイッチング状態とに基づいて前記電力変換器が次に出力すべき一連のスイッチング信号を生成するスイッチングシーケンス論理回路と、前記スイッチングシーケンス論理回路のシーケンス起動信号を生成するシーケンス起動回路と、前記スイッチングシーケンス論理回路から出力される一連のスイッチング信号の各状態を少なくともある一定の期間保持するための最小パルス幅確保時間設定値を前記スイッチングシーケンス論理回路に出力する最小パルス幅設定回路とを備えたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、高速な電流制御応答が可能でありながら、スイッチング周波数が大幅に変動することのないＰＷＭ制御を行え、過大なサージ電圧の発生を抑制することが可能な電力変換装置が実現できる。
【発明を実施するための最良の形態】
【００２４】
図１は本発明の第１の実施の形態に係わる電力変換装置の構成図である。この第１の実施の形態は、図８に示した他の従来例に対し、最小パルス幅確保時間設定値ｔｍｉｎ＊をスイッチングシーケンス論理回路２１に出力する最小パルス幅設定回路２２を追加して設けたものである。図８と同一要素には同一符号を付し、重複する説明は省略する。
【００２５】
図１において、最小パルス幅設定回路２２は、最小パルス幅確保時間設定値ｔｍｉｎ＊をスイッチングシーケンス論理回路２１に出力する。スイッチングシーケンス論理回路２１は、最小パルス幅設定回路２２から入力した最小パルス幅確保時間設定値ｔｍｉｎ＊に基づき、スイッチングシーケンス論理回路２１から出力される一連のスイッチング信号の各状態を少なくともある一定の期間保持する。これにより、一連のスイッチング信号が一定の期間保持され、過大なサージ電圧の発生を抑制する。
【００２６】
ここで、電力変換器１１には、インバータとして用いる場合とコンバータとして用いる場合とがある。インバータとして用いる場合には、直流端子ＰＮを直流電源に接続し交流端子Ｕ、Ｖ、Ｗに負荷を接続し、交流端子Ｕ、Ｖ、Ｗに接続されたモータ等の負荷に交流電力を供給する。一方、コンバータとして用いる場合には、交流端子Ｕ、Ｖ、Ｗを交流電源に接続し直流端子ＰＮに負荷を接続し、直流端子ＰＮに接続されたインバータ等の負荷に直流電力を供給する。
【００２７】
両者はインバータあるいはコンバータと呼び方が異なるだけで、その構成や基本動作は共通であるので、本発明の実施の形態では、インバータ及びコンバータを区別せずに電力変換器１１として扱う。
【００２８】
図２は電力変換器１１が交流側に出力可能な電圧を８個の空間電圧ベクトルＶ０〜Ｖ７として示したものである。いま、電流偏差ベクトルΔｉが図２に示す位置にある場合を考える。スイッチングシーケンス論理回路２１は、シーケンス起動回路２０からのシーケンス起動信号Ｓｅｑが“１”となった場合に、電流偏差ベクトル角θΔｉと現在出力中の電圧ベクトルに基づいて、スイッチング指令ベクトルＳＷ＝（ｓｗｕ、ｓｗｖ、ｓｗｗ）を更新する。更新後のスイッチング指令ベクトルＳＷとしては、８個の電圧ベクトルＶ０〜Ｖ７の中から、電流偏差ベクトル角θΔｉと現在出力中の電圧ベクトルの情報を元に、電流偏差を減少させることができる電圧ベクトルが選択される。
【００２９】
電圧ベクトルの選択については、必ずゼロ電圧ベクトルＶ０もしくはＶ７が選択された状態で完了される一連のスイッチングシーケンス論理に従うが、高調波低減やスイッチング周波数低減等、目的に応じたスイッチングシーケンス論理を自由に設計することが可能である。
【００３０】
表１にスイッチングシーケンス論理回路２１の中で用いられる電圧ベクトル選択テーブルの一例を示す。スイッチングシーケンス論理回路２１は、電流偏差ベクトル角θΔｉと現在出力中の電圧ベクトルから、次回出力すべき電圧ベクトルを選択する。
【表１】
2009095082.tif 000003
【００３１】
図３は、スイッチングシーケンス論理回路２１の内部構成図である。シーケンス起動回路２０からのシーケンス起動信号Ｓｅｑは、スイッチングシーケンス論理回路２１のシーケンス起動信号ラッチ回路２３に入力され、ラッチされたシーケンス起動信号ＳｅｑＲが出力される。ベクトル各演算回路１９からの電流偏差ベクトル角θΔｉは、ベクトル選択テーブル２４に入力され、例えば、表１に示す電圧ベクトル選択テーブルにしたがってスイッチング指令ベクトルＳＷｎが出力される。
【００３２】
不一致検出回路２５には、ベクトル選択テーブル２４が出力するスイッチング指令ベクトルＳＷｎと、現在出力中のスイッチング指令ベクトルＳＷとが入力され、２つの入力が不一致の場合に、不一致検出信号Ｎｅｑｕを“１”にセットする。シーケンス起動信号ＳｅｑＲと不一致検出信号ＮｅｑｕとはＡＮＤ回路２６に入力され、論理積演算されて変更信号Ｃｈｇ１が出力される。
【００３３】
ゼロベクトル検出回路２７は、ベクトル選択テーブル２４が出力するスイッチング指令ベクトルＳＷｎがゼロになった場合にゼロベクトル検出信号Ｚｄｅｔを“１”にセットする。変更信号Ｃｈｇ１とゼロベクトル検出信号ＺｄｅｔとはＯＲ回路２８に入力され、論理和演算されて変更信号Ｃｈｇ２が出力される。
【００３４】
変更許可タイマー２９では、ＡＮＤ回路３０が出力する最終的な変更信号Ｃｈｇが“０”になった時点からある時間が経過した後に変更許可信号Ｅｎｂを“１”にセットする。このとき、時間設定は最小パルス幅設定回路２２から最小パルス幅確保時間設定値ｔｍｉｎ＊が与えられる。
【００３５】
変更信号Ｃｈｇ２と変更許可信号ＥｎｂとはＡＮＤ回路３０に入力され、論理積演算されて最終的な変更信号Ｃｈｇが出力される。スイッチング信号ラッチ回路３１は、変更信号Ｃｈｇが“１”となった場合に、ベクトル選択テーブル２４が出力するスイッチング指令ベクトルＳＷｎをラッチし、電力変換器１１が実際に出力するスイッチング指令ベクトルＳＷを更新する。シーケンス起動信号ラッチ回路２３は、ゼロベクトル検出信号Ｚｄｅｔが“１”になったときに、一連のスイッチングシーケンスが終了したと判断し、“０”にクリアされる。これにより、最小パルス幅確保時間設定値ｔｍｉｎ＊以上の電圧ベクトル出力時間が確保される。
【００３６】
表１に示す電圧ベクトル選択テーブルは、現在のスイッチング信号から、次のスイッチング信号への移行においては、現在のスイッチング信号のうちの１相だけのスイッチングによって移行できるスイッチング信号へ移行することを実現する。これにより、線間に出力される電圧パルスが、電力変換器１１の直流入力電圧をＶｄｃとした場合に、＋Ｖｄｃから−Ｖｄｃへ変化することが無くなり、過大なサージ電圧が発生することを防止できる。
【００３７】
図４は本発明の第２の実施の形態に係わる電力変換装置の構成図である。この第２の実施の形態は、図１に示した第１の実施の形態に対し、シーケンス起動回路２０にも最小パルス幅設定回路２２から最小パルス幅確保時間設定値ｔｍｉｎ＊を出力するようにしたものである。図１と同一要素には同一符号を付し重複する説明は省略する。
【００３８】
図４に示すように、最小パルス幅設定回路２２は、最小パルス幅確保時間設定値ｔｍｉｎ＊をスイッチングシーケンス論理回路２１及びシーケンス起動回路２０に出力する。
【００３９】
図５は、本発明の第２の実施の形態におけるシーケンス起動回路２０の内部構成図である。シーケンス起動回路２０の起動タイマー３２の出力であるシーケンス起動信号Ｓｅｑ１は、前回の起動時点からある時間が経過すると“１”となる。このときの時間設定は、シーケンス起動時間設定値ｔ＊として与えられる。このシーケンス起動時間設定値ｔ＊は起動タイマー２４のタイマー設定値として入力され、シーケンス起動時間設定値ｔ＊毎にシーケンス起動信号Ｓｅｑ１を“１”にセットする。
【００４０】
起動コンパレータ３３の出力であるシーケンス起動信号Ｓｅｑ２は、電流偏差ベクトルΔｉの絶対値｜Δｉ｜がある閾値を超えた場合に“１”となる。このとき閾値は電流偏差設定値Δｉ＊として与えられる。電流偏差設定値Δｉ＊は起動コンパレータ３３の閾値として入力される。電流偏差ベクトル絶対値｜Δｉ｜は、電流偏差Δｉｕ、Δｉｖ、Δｉｗを入力とする電流偏差ベクトル演算回路３４により、次式に従って演算される。
【００４１】
Δｉｘ＝（２Δｉｕ−Δｉｖ−Δｉｗ）／３
Δｉｙ＝（Δｉｖ−Δｉｗ）／√３
｜Δｉ｜＝√（（Δｉｘ）２＋（Δｉｙ）２）
電流偏差ベクトル絶対値｜Δｉ｜は、起動コンパレータ３３によって電流偏差設定値Δｉ＊と比較され、（｜Δｉ｜＞Δｉ＊）の条件が成立する場合に、シーケンス起動信号Ｓｅｑ２を“１”にセットする。シーケンス起動信号Ｓｅｑ１、Ｓｅｑ２はＯＲ回路３５に入力され、論理和演算されて新たなシーケンス起動信号Ｓｅｑ３が出力される。
【００４２】
起動許可タイマー３６の出力である起動許可信号Ｅｎｂは、ゼロベクトルが検出された時点よりある時間が経過した場合に“１”となる。ゼロベクトルの検出はゼロベクトル検出回路３７により行われる。ゼロベクトル検出回路３７は、現在のスイッチング指令ベクトルＳＷがゼロになった場合にゼロベクトル検出信号Ｚｄｅｔを“１”にセットする。起動許可タイマー３６では、ゼロベクトル検出信号Ｚｄｅｔが“１”になった時点からある時間が経過した後に起動許可信号Ｅｎｂを“１”にセットする。このとき、起動許可タイマー３６への時間設定は、最小パルス幅設定回路２２から最小パルス幅確保時間設定値ｔｍｉｎ＊が与えられる。
【００４３】
シーケンス起動信号Ｓｅｑ３と起動許可信号ＥｎｂとはＡＮＤ回路３８に入力され、論理積演算されて最終的なシーケンス起動信号Ｓｅｑが出力される。シーケンス起動信号Ｓｅｑはスイッチングシーケンス論理回路２１に入力され、一連のスイッチングシーケンスが実行される。これにより、最小パルス幅確保時間設定値ｔｍｉｎ＊以上のゼロベクトル出力時間が確保される。
【００４４】
以上述べたように、本発明の実施の形態によれば、高速な電流制御応答が可能でありながら、スイッチング周波数が大幅に変動することのないＰＷＭ制御において、電圧パルスの幅をある一定の値以上確保することが可能となり、その結果過大なサージ電圧の発生を抑制することが可能な電力変換装置が実現できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施の形態に係わる電力変換装置の構成図。
【図２】本発明の第１の実施の形態における電力変換器が交流側に出力可能な電圧の空間電圧ベクトル図。
【図３】本発明の第１の実施の形態におけるスイッチングシーケンス論理回路の内部構成図。
【図４】本発明の第２の実施の形態に係わる電力変換装置の構成図。
【図５】本発明の第２の実施の形態におけるシーケンス起動回路の内部構成図。
【図６】従来の電力変換装置の一例の構成図。
【図７】図６に示す電力変換装置の動作説明図。
【図８】従来の電力変換装置の他の一例の構成図。
【符号の説明】
【００４６】
１０…制御部、１１…電力変換器、１２…直流平滑コンデンサ、１３…３相ブリッジ回路、１４…電流検出器、１５…電流偏差演算回路、１６…ヒステリシスコンパレータ、１７…論理回路、１８…ゲート回路、１９…ベクトル角演算回路、２０…シーケンス起動回路、２１…スイッチングシーケンス論理回路、２２…最小パルス幅設定回路、２３…シーケンス起動信号ラッチ回路、２４…ベクトル選択テーブル、２５…不一致検出回路、２６…ＡＮＤ回路、２７…ゼロベクトル検出回路、２８…ＯＲ回路、２９…変更許可タイマー、３０…ＡＮＤ回路、３１…スイッチング信号ラッチ回路、３２…起動タイマー、３３…起動コンパレータ、３４…電流偏差ベクトル演算回路、３５…ＯＲ回路、３６…起動許可タイマー、３７…ゼロベクトル検出回路、３８…ＡＮＤ回路
【図１】
2009095082.tif 000004
【図２】
2009095082.tif 000005
【図３】
2009095082.tif 000006
【図４】
2009095082.tif 000007
【図５】
2009095082.tif 000008
【図６】
2009095082.tif 000009
【図７】
2009095082.tif 000010
【図８】
2009095082.tif 000011