(57)【要約】【課題】配線作業の効率化を計る。【解決手段】配線設計において、配線の典型的な伝送路トポロジを基本型として、指定された少なくとも１つ又は複数の伝送路パラメータの条件である探索範囲内で自動的に網羅的にシミュレーションを実施し、あらかじめ指定された波形品質を実現できる解空間を求め、それを配線ルールとして使用して、配線を行う。【選択図】図２
2009075794.tif 000002
【特許請求の範囲】
【請求項１】
高速信号を扱う回路を実装する高速信号用基板の配線設計方法において、
特定の配線について基準となる伝送路トポロジをあらかじめ定め、前記特定の配線の配線長や回路定数等の伝送路パラメータのうち、少なくとも１つ又は複数の伝送路パラメータを指定し、その伝送路パラメータの探索範囲を指定し、該探索範囲内で指定するサンプル数を決め、前記伝送路パラメータの各サンプルについて伝送路シミュレーションを実施して波形品質の合否判定を行って解空間を求め、該解空間から配線ルールを求め、配線処理の段階で前記配線ルールによるチェックを行うことを特徴とする配線設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速信号を扱う回路を実装する高速信号用基板の配線設計方法に関するものである。
【背景技術】
【０００２】
近年、プリント配線基板上で実現される回路の動作速度は数百Ｍｂｐｓ〜数Ｇｂｐｓとますます向上し、配線によっては単に接続しているだけでは誤動作する恐れがあり、あらかじめ伝送路シミュレーションを実施して、その信号波形のインテグリティ（波形品質）を確認し、設計することが必要になってきている。
【０００３】
そのような高速信号用基板設計の一般的な処理を図５に示す。この処理は、回路設計（ステップＳ１）、基板サイズ等の形状制約の決定（ステップＳ２）、部品の配置設計（ステップＳ３）、伝送路トポロジ基本設計（ステップＳ４）、事前シミュレーションおよび波形品質判定（ステップＳ５）、配線ルールに基づいた配線設計（ステップＳ７）、対話的シミュレーションおよび波形品質判定（ステップＳ８）、事後シミュレーションおよび波形品質確認（ステップＳ９）、検図判定（ステップＳ１０）、および基板製造（ステップＳ１１）から成る。
【０００４】
ここで、ステップＳ１の回路設計から導かれる接続情報と、ステップＳ２，Ｓ３による物理的制約を加味して、ステップＳ４の伝送路トポロジ基本設計で、配線の分岐位置や配線長、終端抵抗値などの回路定数等の伝送路パラメータとしての限定的な条件を設定し、ステップＳ５で事前シミュレーションを行い、波形品質を判定する。結果がＮＧであれば、良好なシミュレーション結果が得られるまで、ステップＳ１〜Ｓ４のいずれかの段階までさかのぼり、作業が繰り返される。
【０００５】
ステップＳ５で良好な結果が得られると、その場合の伝送路パラメータを基準として、ステップＳ７の配線作業が行われる。この段階での配線ルールは、高速信号用基板を設計する上での一般的またはその基板固有のガイドラインおよび物理的制約などである。このステップＳ７の配線作業とステップＳ８の対話的シミュレーションでの波形品質の判定は、ほぼ並行して進められる。
【０００６】
基板全体または基板内の対象ブロックの配線がひととおり完了したら、ステップＳ９で配置配線のレイアウト後の事後シミュレーションと波形品質確認を行い、ステップＳ１０で最終的な波形品質を評価する。結果がＮＧであれば、良好なシミュレーション結果が得られるまで、これまでの処理が繰り返される。良好な結果が得られると、ステップＳ１１の基板製作の処理に進む。以上のような高速信号用基板設計の手法については、例えば特許文献１に記載がある。
【特許文献１】特開２００３−２１６６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、従来は、ステップＳ４で検討された伝送路トポロジの伝送路パラメータを人手で設定して、ステップＳ５の事前シミュレーションを実施するため、複数の伝送路パラメータの条件を網羅的に検証することが困難である。ステップＳ７の配線作業では、配線領域の制約や配線ルール等のため、どうしてもステップＳ４で設定した伝送路トポロジとのずれが生じてしまう。また、ステップＳ７での配線ルールは、シミュレーションで裏付けられたものではないから、配線ルールを満たした配線であっても、個別の配線としての波形品質を満足できる保証は無い。
【０００８】
そのため、ステップＳ７の配線作業の中で、ステップＳ８のシミュレーションを対話的に行い、波形品質を確認しながら配線作業を進める必要があるが、大量の配線を同時に変更したような場合には、全ての配線の対話シミュレーションを行うことは、対話的処理においては非常に非効率的である。
【０００９】
例えば、多ｂｉｔのバス配線など、ほとんど同様の伝送路パラメータである配線であっても、それぞれが先に決めた伝送路トポロジからずれていれば、それぞれにおいて対話的シミュレーションを実施しなければならない可能性が有り、非効率的である。
【００１０】
また、配線作業はひとまとまりの作業を集中して行う必要がある作業内容であるが、配線毎にいちいち時間がかかる対話シミュレーション作業がはいると、その集中が途切れ、初期に意図していた作業方針を後で忘れてしまい、整合性に欠ける配線になってしまう恐れがある。
【００１１】
本発明の目的は、上記した点に鑑み、波形品質を維持できる条件を配線ルール条件として求め、配線作業の効率化を図った配線設計方法を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１にかかる発明は、高速信号を扱う回路を実装する高速信号用基板の配線設計方法において、特定の配線について基準となる伝送路トポロジをあらかじめ定め、前記特定の配線の配線長や回路定数等の伝送路パラメータのうち、少なくとも１つ又は複数の伝送路パラメータを指定し、その伝送路パラメータの探索範囲を指定し、該探索範囲内で指定するサンプル数を決め、前記伝送路パラメータの各サンプルについて伝送路シミュレーションを実施して波形品質の合否判定を行って解空間を求め、該解空間から配線ルールを求め、配線処理の段階で前記配線ルールによるチェックを行うことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、配線作業での配線ルール条件に波形品質を維持する条件である解空間が含まれるので、配線しながらシミュレーションする対話シミュレーションの必要頻度が少なくなり、効率的な配線作業が可能となる。また、配線ルール条件を満たすようなオートルータ機能を使用すれば、波形品質が担保された自動配線作業が可能となる。また、基板設計では、配線仕様の確認や、回路設計者による配置レビュー等の打ち合わせ業務が行われるが、これらのバックグラウンドで本配線設計を自動処理させることができ、このようにすれば、本配線設計が基板設計全件の効率を落さずにすむ。
【発明を実施するための最良の形態】
【００１４】
図１は本発明の配線設計方法を含む基板設計の処理の一例のフローチャートである。ステップＳ１で回路設計を行い、ステップＳ２で基板サイズ等の形状的な制約条件を設計し、ステップＳ３で部品が配置設計されたところで、ステップＳ４およびステップＳ５であらかじめ事前シミュレーションで検証し決定した伝送路トポロジを得る。そして、この伝送路トポロジを基本型として、ステップＳ６において、前記決定した伝送路パラメータの条件を探索し、各条件の組み合わせを網羅的に自動的にシミュレーションで評価し、またあらかじめ設定しておいた波形品質の条件の範囲内に収まっていることが確認された伝送路パラメータの組み合わせの範囲を抽出し、ステップＳ７の配線作業でそれを配線ルールの条件として使用する。以下、詳しく説明する。
【００１５】
高速で動作する基板の設計では、伝送路シミュレーションが必要となる対象の配線に対して、部品の配置設計（ステップＳ３）がおおよそあるいは最終的に決定した段階で、伝送路シミュレーションによって基本形となる伝送路トポロジが設定される（ステップＳ４）。そのような配線の伝送路トポロジの例を図３に示す。
【００１６】
この例では、送信端Ｐ１からダンピング抵抗Ｒ１までの配線長ＴＬ１、ダンピング抵抗Ｒ１から受信端Ｐ２，Ｐ３の配線の分岐点Ｐ４までの配線長ＴＬ２、分岐点Ｐ４から受信端Ｐ２，Ｐ３までの配線長ＴＬ３，ＴＬ４、そしてダンピング抵抗Ｒ１の値、並びに配線の特性インピーダンス（プリント基板の電気的特性）、送信端のドライバ特性、受信端の負荷特性等が、伝送路の主なパラメータとなる。
【００１７】
本実施例によるシステムでは、これらの伝送路パラメータの中から少なくとも１つ又は複数のパラメータを選択し、またそれぞれのパラメータについて条件の探索範囲をあらかじめ設定し、またそれぞれの探索範囲内でのサンプル数をあらかじめ設定しておく。これらのパラメータ、探索範囲からなる条件空間の中から、有限数のサンプル条件が得られるので、それぞれの条件であらかじめ伝送路シミュレーションを行う（図１のステップＳ６）。このステップＳ６を下記に示す方法で自動化する。
【００１８】
開発フローにおける基板設計処理では、配線仕様の確認や、回路設計者による配置レビュー等の打ち合わせ作業が必要不可欠であるので、ステップＳ６の処理を自動化することで、そのステップＳ６の処理を上記の作業のバックグラウンド処理とすることが可能となり、開発フロー全体の効率を落とすことなく、ステップＳ６の処理を行うことが可能である。
【００１９】
図２は、図１のステップＳ６の詳細を示すフローチャートである。ステップＳ６１で対象となる配線を指定し、ステップＳ６２でその配線の伝送路パラメータのうち、解空間を求める少なくともひとつ以上のパラメータを指定する。
【００２０】
ステップＳ６３で各パラメータの探索範囲及びその範囲内でのサンプル数を指定する。このサンプル数が多いと、より詳細で精度の高い検証が可能となるが、より多くの処理時間が必要となるので、精度と処理時間のトレードオフを考慮して決定する。
【００２１】
ステップＳ６４で、パラメータ同士の優先度を指定する。あるパラメータに焦点をあてて探索範囲をふって解の範囲を求めるとき、その他のパラメータ条件は一定にしておくのであるが、ここでの優先度とはその焦点を当てる順番のことである。解空間が狭いと予想されるパラメータほど優先度を高くしておくと、無駄な条件設定の数を減らすことができ、全体的な処理時間の節約が期待できる。
【００２２】
ステップＳ６５〜Ｓ６７で、焦点となる次の優先度のパラメータを選択し、これまでに既に探索済みとなっているパラメータの解空間の条件ごとに、焦点をあてたパラメータに設定された探索範囲の中で設定されたサンプル数に基づく刻みで条件を変えて、それぞれシミュレーションを実施する。
【００２３】
ステップＳ６７のシミュレーション結果の波形品質の判定（ステップＳ６８）の方法の例を図４に模式的に示す。ここではシミュレーション結果の波形はＣである。Ｃの波形の軌跡がＢの範囲内にある場合はＯＫとし、少しでもＡの領域を通る場合はＮＧと判定する。各範囲Ａ，Ｂは判定条件としてあらかじめ設定しておく。
【００２４】
以上のように、全てのパラメータで網羅的にシミュレーションを行い、ＯＫとなった各条件およびそれらから内挿される範囲も含めて、これを解空間としてデータベースに登録しておく（ステップＳ６９）。そして、以上の処理を、全パラメータの全サンプルについて行う（ステップＳ７０〜Ｓ７２）。以上の処理は、最初に条件等を設定してやりさえすれば、時間のかかる部分は自動化が可能である。
【００２５】
こうして求められた解空間を、最終的な配線設計（ステップＳ７）における配線ルールとして使用する。該解空間はあらかじめシミュレーションによって波形品質が担保された条件なので、対話的配線処理の段階で個々にシミュレーションを行う必要が無いので効率的である。
【００２６】
特に等長配線が必要となるバス信号などは、長さを調整するために蛇行配線にする必要があり、配線領域の面積がその分多く必要となるので、隣接する配線の経路が遠回りになるなど相互に影響し合うため、対話的処理で配線処理を試行錯誤しなければならない。場合によっては、複数の配線を一度に変更する必要があり、対話的配線処理の効率化を優先してＣＰＵ時間がかかるシミュレーションを後回しにしていると、最終的に配線処理が完了したとしても配線品質が満たされていない結果となる場合が考えられる。
【００２７】
これに対し、本実施例による手法では、配線変更の都度、配線ルールチェックとして短時間で波形品質も担保できるため、最終的に配線処理が完了した時点で波形品質も満たされている事になる。
【００２８】
また、配線設計（ステップＳ７）においては、配線の長さ的な制約、配線領域の面積制約、一般的な配線ルールによる制約、そして一定以上の波形品質を満足させる制約等の全ての制約を最適化しなければならず、設計者の経験や能力に強く依存しがちである。特に波形品質の評価はなおさらである。
【００２９】
これに対し、本実施例では、制約のうちの１要素である波形品質の条件を配線長として厳密な数値化可能な形にできるので、設計者の能力に左右されない。また、自動配線ツールによる処理も従来と同程度の時間内で実施可能となる。
【００３０】
また、配線作業において、少し配線を変更したくらいでその都度処理時間がかかるシミュレーションを実施することは非効率的である。作業の連続性が損なわれるので配線作業の流れが途切れ、作業の集中性も損なわれてしまう。
【００３１】
これに対し、本実施例では、解空間を配線ルールとして用いるので、作業者が実感できないほどの処理時間しかかからず、これらの弊害が軽減できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の配線設計方法を含む基板設計方法の一例のフローチャートである。
【図２】図１におけるステップＳ６の部分の詳細なフローチャートである。
【図３】配線トポロジの一例を示す説明図である。
【図４】波形品質判定の説明図である。
【図５】従来の基板設計のフローチャートである。
【図１】
2009075794.tif 000003
【図２】
2009075794.tif 000004
【図３】
2009075794.tif 000005
【図４】
2009075794.tif 000006
【図５】
2009075794.tif 000007