(57)【要約】【課題】  ＲＧＢ時分割駆動において、ドレイン線の変動の影響から、容量カップリングが発生しコモン変動の収束が遅れる事により所望の表示輝度からずれる画質劣化（横スメア）が発生する為、画質劣化（横スメア）の改善が課題となる。【解決手段】  ＲＧＢ時分割駆動において、時分割順番をフレーム毎に入れ替える、もしくは水平ライン方向で入れ替える。【選択図】  図２
2009139774.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する複数本のドレイン線と複数本のゲート線を形成し、その交差部に対応して液晶セルとスイッチング素子からなる画素を形成した液晶表示部と、
所定の時分割数に応じた複数の前記ドレイン線から、任意にドレイン線を選択する事が出来る時分割スイッチと、
前記時分割スイッチの選択、非選択状態を制御する複数の制御信号線と、
複数の前記時分割スイッチに表示信号を伝播する複数の表示信号線と、
前記表示信号を所定の時分割数に対応した時系列で出力端子から前記表示信号線へ出力するソース信号生成回路とを有し、
任意の垂直周期期間で、前記所定の時分割数で分割した複数の選択期間に、第１選択から第Ｎ（Ｎ≧２の自然数）選択期間では時分割スイッチを選択し、第１時分割スイッチから第Ｎ（Ｎ≧２の自然数）時分割スイッチの順番で時分割スイッチを選択し、該時分割スイッチを介したドレイン線に適切な表示信号を印加し、或る１垂直周期期間からＸ番目（Ｘ≧１の自然数）の垂直周期期間では、前記第1選択期間から第Ｎ選択期間の時分割スイッチの選択順番を逆の順番とし、該時分割スイッチを介して、表示信号を該ドレイン線に印加する事で該ドレイン線に表示信号を順に保持させていき、選択状態にある前記ゲート線上の液晶セルを活性化し、
前記ソース信号生成回路は、該各選択期間で保持状態となる画素に対応した表示信号を、前記所定の時分割数に応じて時系列で出力することを特徴とする液晶表示装置。
【請求項２】
請求項１記載の液晶表示装置において、
任意の１垂直周期期間で、前記所定の時分割数で分割された複数の選択期間において、第１選択期間から第Ｎ（Ｎ≧２の自然数）選択期間では時分割スイッチを選択し、第１時分割スイッチから第Ｎ（Ｎ≧２の自然数）時分割スイッチの順番で時分割スイッチを選択して該時分割スイッチを介したドレイン線に適切な表示信号を印加し、第１選択期間では、第１時分割スイッチと第1選択期間以外で選択すべき時分割スイッチを１または複数選択し、第１選択期間の終了時には、第１時分割スイッチと前記選択された第1選択期間以外で選択すべき時分割スイッチの内の第２選択期間で選択すべき第２時分割スイッチ以外を非選択状態とし、該時分割スイッチを介して、表示信号を該ドレイン線に印加する事で該ドレイン線に表示信号を順に保持させていき、選択状態にある前記ゲート線上の液晶セルを活性化し、
前記ソース信号生成回路は、該各選択期間で保持状態となる画素に対応した表示信号を、前記所定の時分割数に応じて時系列で出力することを特徴とする事を特徴とした液晶表示装置。
【請求項３】
請求項１記載の液晶表示装置において、
Ｒ，Ｇ，Ｂのサブ画素で１ピクセルを構成し、
Ｒのサブ画素に対応する第１のドレイン線及び第１の時分割スイッチ、Ｇのサブ画素に対応する第２のドレイン線及び第２の時分割スイッチ、Ｂのサブ画素に対応する第３のドレイン線及び第３の時分割スイッチの構成を１制御単位とし、
前記１制御単位を制御する時分割スイッチの制御信号線は３本存在し、３本の制御信号線は、第１の制御単位内において、第１の時分割スイッチに対して第１の制御信号線で制御し、第２の時分割スイッチに対して第２の制御信号線で制御し、第３の時分割スイッチに対して第３の制御信号線で制御するとした場合、第１の制御単位に隣接した第２の制御単位では、第２の時分割スイッチに対して第１の制御信号線で制御し、第３の時分割スイッチに対して第２の制御信号線で制御し、第１の時分割スイッチに対して第３の制御信号線で制御し、第１及び第２の制御単位に隣接した第３の制御単位では、第３の時分割スイッチに対して第１の制御信号線で制御し、第１の時分割スイッチに対して第２の制御信号線で制御し、第２の時分割スイッチに対して第３の制御信号線で制御し、該時分割スイッチを介して、表示信号を該ドレイン線に印加する事で該ドレイン線に表示信号を順に保持させていき、選択状態にある前記ゲート線上の液晶セルを活性化し、
前記ソース信号生成回路は、該各選択期間で保持状態となる画素に対応した表示信号を、前記所定の時分割数に応じて時系列で出力することを特徴とした液晶表示装置。
【請求項４】
請求項１記載の液晶表示装置において、
Ｒ，Ｇ，Ｂのサブ画素で１ピクセルを構成し、
Ｒのサブ画素に対応する第１のドレイン線及び第１の時分割スイッチ、Ｇのサブ画素に対応する第２のドレイン線及び第２の時分割スイッチ、Ｂのサブ画素に対応する第３のドレイン線及び第３の時分割スイッチ、及びＢのサブ画素に対応する第３のドレイン線を制御する第４の時分割スイッチの構成を１制御単位とし、
前記１制御単位を制御する時分割スイッチの制御信号線は３本存在し、３本の制御信号線は、第１の制御単位内において、第１の時分割スイッチと第４の時分割スイッチに対して第１の制御信号線で制御し、第２の時分割スイッチに対して第２の制御信号線で制御し、第３の時分割スイッチに対して第３の制御信号線で制御し、該時分割スイッチを介して、表示信号を該ドレイン線に印加する事で該ドレイン線に表示信号を順に保持させていき、選択状態にある前記ゲート線上の液晶セルを活性化し、
前記ソース信号生成回路は、該各選択期間で保持状態となる画素に対応した表示信号を、前記所定の時分割数に応じて時系列で出力することを特徴とした液晶表示装置。
【請求項５】
請求項１、２、３の何れかに記載の液晶表示装置において、
所定の時分割数で分割された複数の選択期間における最初の選択期間は、他選択期間と比べて長い事を特徴とした液晶表示装置。
【請求項６】
請求項１、２、３の何れかに記載の液晶表示装置において、
1水平期間内のゲート線選択期間の終了タイミングは、1水平期間内を所定の時分割数で分割された複数の選択期間における最後の選択期間の終了タイミングよりも早い事を特徴とした液晶表示装置。
【請求項７】
請求項１、２、３の何れかに記載の液晶表示装置において、
選択状態にある前記ゲート線上の全液晶セルを活性化させる際に、前記ソース信号生成回路は、奇数番目と偶数番目の出力端子から同極性（正極性又は負極性）の表示信号を出力することを特徴とした液晶表示装置。
【請求項８】
請求項１、２、３の何れかに記載の液晶表示装置において、
選択状態にある前記ゲート線上の全液晶セルを活性化させる際に、前記ソース信号生成回路は、奇数番目と偶数番目の出力端子から、互いに逆極性（正極性と負極性）の表示信号を出力することを特徴とした液晶表示装置。
【請求項９】
請求項１、２、３の何れかに記載の液晶表示装置において、
選択状態にある前記ゲート線上の全液晶セルを活性化させる際に、選択したゲート線が奇数番目である状態と偶数番目である場合で、前記ソース信号生成回路は逆極性（正極性と負極性）の表示信号を出力する事を特徴とした液晶表示装置。
【請求項１０】
請求項１、２、３の何れかに記載の液晶表示装置において、
選択状態にある前記ゲート線上の全液晶セルを活性化させる際に、奇数フレームと偶数フレームで、前記ソース信号生成回路は同一ゲート線に逆極性（正極性と負極性）の表示信号を出力する事を特徴とした液晶表示装置。
【請求項１１】
請求項１、２、３の何れかに記載の液晶表示装置において、
前記ゲート走査駆動回路、前記時分割スイッチ、及び前記スイッチング素子等を、ポリシリコンを用いた薄膜トランジスタで構成していることを特徴とした液晶表示装置。
【請求項１２】
Ｒ用サブ画素、Ｇ用サブ画素、Ｂ用サブ画素を含む各画素が配列された表示パネルと、
Ｒ用表示信号、Ｇ用表示信号、Ｂ用表示信号の各々を、前記Ｒ用サブ画素、前記Ｇ用サブ画素、前記Ｂ用サブ画素の各々へ、１水平期間内に時分割で供給する駆動回路とを備えた表示装置において、
前記駆動回路は、前記１水平期間内で最後に画素へ供給する表示信号のＲＧＢの種別を、フレームごとに切り替えることを特徴とした表示装置。
【請求項１３】
請求項１２に記載の表示装置において、
前記駆動回路は、前記１水平期間内で画素へ供給する表示信号のＲＧＢの種別をフレームごとに切り替える場合に、ＲＧＢの何れか１つを固定し、他の２つを、２フレーム周期でフレームごとに切り替えることを特徴とした表示装置。
【請求項１４】
請求項１２に記載の表示装置において、
前記駆動回路は、前記１水平期間内で画素へ供給する表示信号のＲＧＢの種別をフレームごとに切り替える場合に、３フレーム周期でフレームごとに切り替えることを特徴とした表示装置。
【請求項１５】
Ｒ用サブ画素、Ｇ用サブ画素、Ｂ用サブ画素を含む各画素がマトリックス状に配列された表示パネルと、
Ｒ用表示信号、Ｇ用表示信号、Ｂ用表示信号の各々を、前記Ｒ用サブ画素、前記Ｇ用サブ画素、前記Ｂ用サブ画素の各々へ、１水平期間内に時分割で供給する駆動回路とを備えた表示装置において、
前記駆動回路は、前記１水平期間内で最後に画素へ供給する表示信号のＲＧＢの種別を、画素ごとに切り替えることを特徴とした表示装置。
【請求項１６】
請求項１５に記載の表示装置において、
前記表示パネルは、列方向又は行方向のうちの何れかの方向に配列された画素に共通の共通電極を有し、
前記駆動回路は、前記１水平期間内で最後に画素へ供給する表示信号のＲＧＢの種別を、前記共通電極が共通の方向上で画素ごとに切り替えることを特徴とした表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特にソース信号生成回路を搭載し時分割方式で液晶表示を行なう駆動方式並びに駆動回路に関するものである。
【背景技術】
【０００２】
ｐｏｌｙ−Ｓｉ（ポリシリコン）の電界効果移動度は、アモルファスＳｉの電界効果移動度である約０．５〜１ｃｍ２／Ｖｓに比べ、約数十〜２００ｃｍ２／Ｖｓと大きい。このため、液晶表示部を形成した同一基板上に、ｐｏｌｙ−Ｓｉ ＴＦＴを用いて、信号回路や走査回路等の周辺回路を形成する事が出来る。また、ｐｏｌｙ−Ｓｉ ＴＦＴを用いて周辺回路と液晶表示部を同一基板上に形成する事により、ソース信号生成回路等の外部周辺回路との接続が不要となり、高解像度な液晶表示装置を実現する事が可能となる。しかし、高解像度、高精細な液晶表示装置を実現する場合、周辺回路、特に信号回路のクロック周波数は数十ＭＨｚと高くなる。しかし、ｐｏｌｙ−ＳｉＴＦＴを用いた周辺回路の動作周波数は、約数ＭＨｚ〜約１０ＭＨｚ程度と低いため、周辺回路を液晶表示部の周りに形成した高解像度な液晶表示装置の実現は困難になる。
【０００３】
そこで、ｐｏｌｙ−Ｓｉ ＴＦＴを用いた高解像度、高精細な液晶表示装置を実現する方法として、例えば、液晶表示部と同一基板上に設けた時分割スイッチと、ドライバICとを用いたRGB時分割駆動方式が提案されている。この方式は、特開２０００−２７５６１１号公報に記されているように、高速動作が必要な信号回路としてソース信号生成回路を使用する。ソース信号生成回路は数十ＭＨｚの高速周波数で動作可能であり、複数の表示信号を一括して出力する事が出来る。ＲＧＢ時分割駆動方式における液晶表示装置では、液晶表示部と同一基板上に設けた時分割スイッチを介して、ソース信号生成回路の１つの出力端子と液晶表示部に含まれる３つのドレイン線（Ｒ、Ｇ、Ｂ各画素に対応するドレイン線）とを接続している。ＲＧＢ時分割駆動方式では、１水平期間を３つの期間に時分割し、各期間でＲＧＢに対応する３つのドレイン線から１つのドレイン線を順次選択する。ソース信号生成回路は、時分割スイッチにより選択されるドレイン線に対応した表示データを出力端子から出力する。これにより、液晶パネル内の液晶は、表示データに対応した表示信号が印加されることになり、階調表示が実現される。このように、ＲＧＢ時分割駆動方式では、ソース信号生成回路の出力端子数を、液晶表示部のドレイン線数（＝水平画素数）の１／３とする事が可能となり、従来の線順次駆動方式に比べ、ソース信号生成回路数を削減する事が可能となる。また、液晶表示部と時分割スイッチとを形成した基板と、ソース信号生成回路との接続端子数も、従来の線順次駆動方式に比べ１／３に削減する事が可能となり、より高精細、高解像度な液晶表示装置を実現する事が可能となる。
【０００４】
【特許文献１】特開２０００−２７５６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＲＧＢ時分割駆動においては、ソース信号生成回路の１つの出力端子と液晶表示部に含まれる３つのドレイン線（Ｒ、Ｇ、Ｂ各画素に対応するドレイン線）とを接続しており、Ｒデータの書き込み、Ｇデータの書き込み、Ｂデータの書き込みを時分割で行う。前記書き込みとは、各画素にドレイン線から表示データに対応した電圧を画素電極側に印加する事を示す。この場合、画素電極に対して液晶容量を介した対抗電極側はコモン線と接続しており、コモン電位となる。このコモン電位はフレーム反転駆動では全画素共通であり、従来技術の説明においては、全画素共通の構成とした場合とする。このコモン電位は、Ｒ、Ｇ、Ｂデータの書き込みタイミングでドレイン線の電位が変動する事で、対向電極側のコモン電位は容量カップリングが発生し、コモン電位はドレイン線と変動量に応じて電位が変動する。ここで、従来の線順次駆動方式では、１水平期間の開始時刻のみがコモン変動するのに対し、ＲＧＢ時分割駆動では、上述したようにＲ、Ｇ、Ｂデータの書き込みタイミングでドレイン線の電位が変動する為に、コモン電位の収束が遅れ、表示輝度が所望の表示輝度と異なることによる画質劣化が発生する。よって、従来のＲＧＢ時分割駆動においては、所望の表示輝度に対し、実際の表示輝度がずれることによる画質劣化を抑制する事が課題となる。
【０００６】
本発明の目的は、実際の表示輝度がずれることによる画質劣化を抑制したＲＧＢ時分割駆動方式の表示装置、及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、その実施の形態である液晶表示装置は、互いに交差する複数本のドレイン線と複数本のゲート線を形成し、その交差部に対応して液晶セルとスイッチング素子からなる画素を形成した液晶表示部と、所定の時分割数に応じた複数の前記ドレイン線から、任意にドレイン線を選択する事が出来る時分割スイッチと、前記時分割スイッチの選択、非選択状態を制御する複数の制御信号線を有し、複数の前記時分割スイッチに表示信号を伝播する複数の表示信号線と、前記表示信号を所定の時分割数に対応した時系列で出力端子から前記表示信号線へ出力するソース信号生成回路を有し、或る１垂直周期期間で、前記所定の時分割数で分割した複数の選択期間に、第１選択から第Ｎ（Ｎ≧２の自然数）選択期間では時分割スイッチを選択し、第１時分割スイッチから第Ｎ（Ｎ≧２の自然数）時分割スイッチの順番で時分割スイッチを選択し、該時分割スイッチを介したドレイン線に適切な表示信号を印加し、前記或る１垂直周期期間からＸ番目（Ｘ≧１の自然数）の垂直周期期間では、前記第1選択期間から第Ｎ選択期間の時分割スイッチの選択順番を逆の順番とし、該時分割スイッチを介して、表示信号を該ドレイン線に印加する事で該ドレイン線に表示信号を順に保持させていき、選択状態にある前記ゲート線上の液晶セルを活性化し、且つ、前記ソース信号生成回路は、該各選択期間で保持状態となる画素に対応した表示信号を、前記所定の時分割数に応じて時系列で出力することを特徴とする。
【０００８】
また、前記液晶表示装置において、或る１垂直周期期間で、前記所定の時分割数で分割された複数の選択期間において、第１選択期間から第Ｎ（Ｎ≧２の自然数）選択期間では時分割スイッチを選択し、第１時分割スイッチから第Ｎ（Ｎ≧２の自然数）時分割スイッチの順番で時分割スイッチを選択して該時分割スイッチを介したドレイン線に適切な表示信号を印加し、第１選択期間では、第１時分割スイッチと第1選択期間以外で選択すべき時分割スイッチを１または複数選択し、第１選択期間の終了時には、第１時分割スイッチと前記選択された第1選択期間以外で選択すべき時分割スイッチの内の第２選択期間で選択すべき第２時分割スイッチ以外を非選択状態とし、該時分割スイッチを介して、表示信号を該ドレイン線に印加する事で該ドレイン線に表示信号を順に保持させていき、選択状態にある前記ゲート線上の液晶セルを活性化し、且つ、前記ソース信号生成回路は、該各選択期間で保持状態となる画素に対応した表示信号を、前記所定の時分割数に応じて時系列で出力することを特徴とする。また、前記液晶表示装置において、Ｒ，Ｇ，Ｂの画素で１ピクセルを構成する場合に、Ｒの画素に対応する第１のドレイン線及び第１の時分割スイッチ、Ｇの画素に対応する第２のドレイン線及び第２の時分割スイッチ、Ｂの画素に対応する第３のドレイン線及び第３の時分割スイッチの構成を１制御単位とした場合に、前記１制御単位を制御する時分割スイッチの制御信号線は３本存在し、３本の制御信号線は、第１の制御単位内において、第１の時分割スイッチに対して第１の制御信号線で制御し、第２の時分割スイッチに対して第２の制御信号線で制御し、第３の時分割スイッチに対して第３の制御信号線で制御するとした場合、第１の制御単位に隣接した第２の制御単位では、第２の時分割スイッチに対して第１の制御信号線で制御し、第３の時分割スイッチに対して第２の制御信号線で制御し、第１の時分割スイッチに対して第３の制御信号線で制御し、第１及び第２の制御単位に隣接した第３の制御単位では、第３の時分割スイッチに対して第１の制御信号線で制御し、第１の時分割スイッチに対して第２の制御信号線で制御し、第２の時分割スイッチに対して第３の制御信号線で制御し、該時分割スイッチを介して、表示信号を該ドレイン線に印加する事で該ドレイン線に表示信号を順に保持させていき、選択状態にある前記ゲート線上の液晶セルを活性化し、且つ、前記ソース信号生成回路は、該各選択期間で保持状態となる画素に対応した表示信号を、前記所定の時分割数に応じて時系列で出力することを特徴とする。
【０００９】
また、その実施の形態である液晶表示装置は、互いに交差する複数本のドレイン線と複数本のゲート線を形成し、その交差部に対応して液晶セルとスイッチング素子からなる画素を形成した液晶表示部と、所定の時分割数に応じた複数の前記ドレイン線から、任意にドレイン線を選択する事が出来る時分割スイッチと、前記時分割スイッチの選択、非選択状態を制御する複数の制御信号線を有し、複数の前記時分割スイッチに表示信号を伝播する複数の表示信号線と、前記表示信号を所定の時分割数に対応した時系列で出力端子から前記表示信号線へ出力するソース信号生成回路を有し、また液晶表示装置は、Ｒ，Ｇ，Ｂの画素で１ピクセルを構成し、Ｒの画素に対応する第１のドレイン線及び第１の時分割スイッチ、Ｇの画素に対応する第２のドレイン線及び第２の時分割スイッチ、Ｂの画素に対応する第３のドレイン線及び第３の時分割スイッチ、及びＢの画素に対応する第３のドレイン線を制御する第４の時分割スイッチの構成を１制御単位とした場合に、前記１制御単位を制御する時分割スイッチの制御信号線は３本存在し、３本の制御信号線は、第１の制御単位内において、第１の時分割スイッチと第４の時分割スイッチに対して第１の制御信号線で制御し、第２の時分割スイッチに対して第２の制御信号線で制御し、第３の時分割スイッチに対して第３の制御信号線で制御し、該時分割スイッチを介して、表示信号を該ドレイン線に印加する事で該ドレイン線に表示信号を順に保持させていき、選択状態にある前記ゲート線上の液晶セルを活性化し、且つ、前記ソース信号生成回路は、該各選択期間で保持状態となる画素に対応した表示信号を、前記所定の時分割数に応じて時系列で出力することを特徴とする。
【００１０】
また、本発明は、１水平期間内で最後に画素へ供給する表示信号のＲＧＢの種別を、フレームごと（つまり時間方向で）または画素ごと（つまり同一空間内で）に切り替えることを特徴とする。
【発明の効果】
【００１１】
本発明は、時分割スイッチを具備した液晶パネルのＲＧＢ時分割駆動において、時分割でデータの書き込みを行う順番をRGBデータの順番とする第１フレームと、BGRデータの順番とする第２フレームで切り替えて駆動する。
【００１２】
また、本発明は、時分割スイッチの制御信号線とＲＧＢデータの時分割スイッチの接続を、全表示信号線郡の１／３が第１選択期間にＲデータ（もしくはＧ，Ｂデータ）の書き込みを行い、全表示信号線郡の１／３が第２選択期間にＲデータ（もしくはＧ，Ｂデータ）の書き込みを行い、全表示信号線郡の１／３が第３選択期間にＲデータ（もしくはＧ，Ｂデータ）の書き込みを行う様に構成する。
【００１３】
以上の構成、及び駆動動作、タイミング動作を実施する事で、コモン電位の変動を抑制する、もしくは変動を分散する事で。表示輝度のズレによる画質劣化、つまり横スメアを回避することが期待できる。
【００１４】
また、ＲＧＢ時分割駆動を用いる事により、液晶パネル（時分割スイッチ）とソース信号生成回路との接続端子数を削減する事が可能となる。これにより、液晶パネルの高精細化、及び高解像度化が期待できる。更に、接続端子数が少なくなる事から製造歩留を向上させることが可能となる。同時に、ソース信号生成回路の端子数を削減する事により、液晶表示装置自体の低コスト化が期待できる。
【００１５】
また、本発明によれば、１水平期間内で最後に画素へ供給する表示信号のＲＧＢの種別を、フレームごとに切り替えるため、コモン電位の変動を時間方向に分散できるため、人の目から見た、表示輝度のズレによる画質劣化、つまり横スメアを回避することが期待できる。
【００１６】
また、本発明によれば、１水平期間内で最後に画素へ供給する表示信号のＲＧＢの種別を、画素ごとに切り替えるため、コモン電位の変動を同一空間内で相殺できるため、コモン電位の変動を抑制でき、表示輝度のズレによる画質劣化、つまり横スメアを回避することが期待できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明における第１の実施の形態および第２の実施の形態を説明する。
【実施例１】
【００１８】
以下、本発明における第１の実施の形態を、図１から図１０を用いて説明する。
【００１９】
まず、本発明第１の実施例における液晶表示装置の構成について、ＲＧＢ時分割駆動を１つの例として取り上げ、図１及び図２を用いて説明する。
【００２０】
図１は、本発明第１の実施の形態に係わる液晶表示装置の構成を示す図である。図１において、１０１はソース信号生成回路であり、ソース信号生成回路は表示信号（対向電極電位に対して正極性［高電位な］信号、又は負極性［低電位な］信号）を液晶パネル１０３に転送するための表示信号線群（Ｓ１、Ｓ２、Ｓ３、…）を出力する。ここで、ソース信号生成回路１０１は、偶数及び奇数端子から、同一極性の表示信号を表示信号線群へ出力する。表示信号線群は、時分割スイッチ群１０４（ｓｗ１ａ、ｓｗ１ｂ、ｓｗ１ｃ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ２ｃ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ３ｃ、…）を介して、ドレイン線群（Ｄｒ１、Ｄｇ１、Ｄｂ１、Ｄｒ２、Ｄｇ２、Ｄｂ２、Ｄｒ３、Ｄｇ３、Ｄｂ３、…）に接続される。また、時分割スイッチ群１０４は、制御信号群１０５によりＯＮ状態、又はＯＦＦ状態に制御し、ＯＮ状態で表示信号線Ｓとドレイン線Ｄを接続し、ＯＦＦ状態で、表示信号線Ｓとドレイン線Ｄを未接続状態とする。ここで、ＲＧＢ時分割駆動の場合、１本の表示信号線Ｓは３つの時分割スイッチswに接続され、この３つの時分割スイッチに対して３本のドレイン線Ｄがそれぞれ接続される。図１で説明すると、表示信号線Ｓ１は、３つの時分割スイッチsw1a、sw1b、及びsw1cを介して、ドレイン線Ｄｒ１、Ｄｇ１及びＤｂ１に接続される。この３本のドレイン線Ｄは、それぞれＲ、Ｇ、及びＢの画素に接続されているドレイン線である。ここでの説明では、３本のドレイン線にＲ、Ｇ、及びＢを左から順に割当てているが、この順序は特に限定しない。また、その他の表示信号線（Ｓ２、Ｓ３、…）も同様に、時分割スイッチ（sw2a、sw2b、sw2c、sw3a、sw3b、sw3c、…）を介して、各ドレイン線（Ｄｒ２、Ｄｇ２、Ｄｂ２、Ｄｒ３、Ｄｇ３、Ｄｂ３、…）に接続する。従って、ソース信号生成回路１０１の全表示信号出力数（＝全表示信号線数）は、液晶パネル１０３の水平方向画素数（ＲＧＢ×水平ピクセル数）の１／３となる。ここで、液晶パネルの解像度をＶＧＡ、ソース信号生成回路の表示信号出力数を480とすると、ソース信号生成回路は１個（水平方向画素数1440（＝水平ピクセル数480×ＲＧＢ）／480／３）が必要となる。但し、液晶パネル１０３の解像度に応じて、１個のソース信号生成回路１０１当りの出力端子数、及び液晶表示装置に使用するソース信号生成回路１０１の個数は任意に設定可能である。
【００２１】
一方、図１において、１０２はゲート走査回路であり、ゲート走査線群（Ｇ１、Ｇ２、Ｇ３、…）を順次選択する。ゲート走査線Ｇの本数は、少なくとも液晶パネルの垂直方向の画素数以上ある。ゲート走査線群（Ｇ１、Ｇ２、Ｇ３、…）とドレイン線群Ｄｒ１、Ｄｇ１、Ｄｂ１、Ｄｒ２、Ｄｇ２、Ｄｂ２、Ｄｒ３、Ｄｇ３、Ｄｂ３、…）との各交差部付近には、例えばｎＭＯＳ−ＴＦＴなどで構成されるスイッチ素子１０６が配置される。このスイッチ素子１０６は、ｎＭＯＳ−ＴＦＴ以外のｐＭＯＳ−ＴＦＴなどでも良いが、本説明ではｎＭＯＳ−ＴＦＴとして説明する。スイッチ素子１０６のゲートはゲート走査線Ｇに接続し、ドレインはドレイン線Ｄに接続し、ソースは液晶容量の画素電極に接続する。１０７のコモン線Ｃは、画素電極が形成する基板と対向して設置する、もう一方の基板上に形成した対向電極に接続する。但し、これは縦電界で透過率を制御する液晶の場合であり、横電界で透過率を制御する液晶の場合は、前記対向電極は、画素電極と同一基板上に形成される。液晶容量は、前記画素電極と前記対向電極に挟まれる。液晶の透過率は、対向電極の電位と画素電極との電位との電位差で決まり、液晶表示装置は、この電位差を制御する事により階調表示を行う。
【００２２】
次に、図２を用いて本発明第１の実施例における１水平期間の表示信号書込み動作について説明する。図２は、負極性の表示信号書き込み動作を行う垂直期間（Ｔｆｌｍ１）、正極性の表示信号書き込み動作を行う垂直期間（Ｔｆｌｍ２）夫々において、特定の１水平期間においてゲート選択状態で表示信号を書込む場合を例として取り上げた本発明第１の実施例における電圧波形及びタイミングチャートを示したものである。図２におけるゲート走査電圧Ｇは、書込み状態に有る水平ラインのゲート電圧波形を示しており、ゲート選択期間は１水平期間以内である。本発明第１の実施例では、ＲＧＢ時分割駆動の場合、ゲート走査電圧の立ち上がりを時刻０とした場合に、１水平期間を、時刻０から時刻Ｔ１までの第１選択期間、時刻Ｔ１から時刻Ｔ２までの第２選択期間、及び時刻Ｔ２から時刻Ｔ３までの第３選択期間と、３つの期間に時分割する。ここで、時刻Ｔ１、Ｔ２、及びＴ３は、任意に設定可能である。但し、これらの時刻は０＜Ｔ１＜Ｔ２＜Ｔ３の関係を満たす。本発明第１の実施例では、図２の制御信号波形で示す様に、負極性の表示信号書き込み動作を行う垂直期間（Ｔｆｌｍ１）においては、第１選択期間である時刻０から時刻Ｔ１の間ではＲに対応する全ての時分割スイッチをＯＮ状態とし、第２選択期間である時刻Ｔ１から時刻Ｔ２の間ではＧに対応する全ての時分割スイッチをＯＮ状態とし、第３選択期間である時刻Ｔ２から時刻Ｔ３の間ではＢに対応する全ての時分割スイッチをＯＮ状態とする。一方で、正極性の表示信号書き込み動作を行う垂直期間（Ｔｆｌｍ２）においては、第１選択期間である時刻０から時刻Ｔ１の間ではＢに対応する全ての時分割スイッチをＯＮ状態とし、第２選択期間である時刻Ｔ１から時刻Ｔ２の間ではＧに対応する全ての時分割スイッチをＯＮ状態とし、第３選択期間である時刻Ｔ２から時刻Ｔ３の間ではＲに対応する全ての時分割スイッチをＯＮ状態とする。つまり、Ｔｆｌｍ１期間においては、ＲＧＢ時分割駆動の駆動順番がＲ→Ｇ→Ｂの順番であり、Ｔｆｌｍ２期間においては、ＲＧＢ時分割駆動の駆動順番がＢ→Ｇ→Ｒの順番であり、駆動周期は2フレームで完結する。
【００２３】
次に、図３に関して説明する。図３は、図２と同様に本発明第１の実施例における１水平期間の表示信号書込み動作に関する説明図である。但し、図２では、正極性の表示信号書き込み動作を行う垂直期間と負極性の表示信号書き込み動作を行う垂直期間毎に、ＲＧＢ時分割駆動における書き込み順番をＲＧＢ→ＢＧＲと切り替えていたのに対し、図３では、正極性の表示信号書き込み動作を行う垂直期間と負極性の表示信号書き込み動作を行う垂直期間毎と1セットとし、前記1セットの垂直期間でＲＧＢ時分割駆動における書き込み順番をＲＧＢとし、次の前記1セットの垂直期間にはＲＧＢ時分割駆動における書き込み順番をＢＧＲとする。図３において、負極性の表示信号書き込み動作を行う垂直期間はＴｆｌｍ１、Ｔｆｌｍ３であり、正極性の表示信号書き込み動作を行う垂直期間はＴｆｌｍ２、Ｔｆｌｍ４である。図３の制御信号波形に示す様に、垂直期間はＴｆｌｍ１、Ｔｆｌｍ２では、第１選択期間である時刻０から時刻Ｔ１の間ではＲに対応する時分割スイッチ郡の内の全ての時分割スイッチをＯＮ状態とし、第２選択期間である時刻Ｔ１から時刻Ｔ２の間ではＧに対応する時分割スイッチ郡の内の全ての時分割スイッチをＯＮ状態とし、第３選択期間である時刻Ｔ２から時刻Ｔ３の間ではＢに対応する時分割スイッチ郡の内の全ての時分割スイッチをＯＮ状態とする。一方で、正極性の表示信号書き込み動作を行う垂直期間Ｔｆｌｍ２、Ｔｆｌｍ４では、第１選択期間である時刻０から時刻Ｔ１の間では時分割スイッチ郡の内のＢに対応する全ての時分割スイッチをＯＮ状態とし、第２選択期間である時刻Ｔ１から時刻Ｔ２の間ではＧに対応する時分割スイッチ郡の内の全ての時分割スイッチをＯＮ状態とし、第３選択期間である時刻Ｔ２から時刻Ｔ３の間ではＲに対応する時分割スイッチ郡の内の全ての時分割スイッチをＯＮ状態とする。つまり、Ｔｆｌｍ１、Ｔｆｌｍ２期間においては、ＲＧＢ時分割駆動の駆動順番がＲ→Ｇ→Ｂの順番であり、Ｔｆｌｍ２期間においては、ＲＧＢ時分割駆動の駆動順番がＢ→Ｇ→Ｒの順番であり、駆動周期は４フレームで完結する。
【００２４】
ここで、各画素の電位変動に着目し、本発明第１の実施例の表示輝度のズレによる画質劣化（横スメア）の改善効果について図４・図５・図６において説明する。
【００２５】
図４には、液晶パネルにおいて表示するパターンを示している。（Ｒ，Ｇ，Ｂ）＝（64、64、64）階調の背景領域と（Ｒ，Ｇ，Ｂ）＝（64、64、255）階調のＢＯＸ領域を表示している。ここで、図４の液晶パネル内におけるポイントＡ、Ｂは、ゲート線Ｇ（ａ）、Ｇ（ｂ）と表示信号線Ｓ（ｉ）の夫々の交点のＲＧＢサブピクセルを示している。ゲート線Ｇ（ａ）では（64、64、64）階調の背景領域と（64、64、255）階調のＢＯＸ領域の表示信号をドレイン線を介して画素電極側に書き込むのに対し、ゲート線Ｇ（ｂ）では、（64、64、64）階調の背景領域のみの表示信号をドレイン線を介して画素電極側に書き込む。一方で、全画素の対向電極のコモン電位は共通の電源から供給しており、同電位となる。ここで、ドレイン線の電位変動量が異なる為に容量カップリングの影響によるコモンの電位変動量は各ゲート線での書き込み動作において異なる。その為、ゲート線をＯＦＦとするタイミングにおいて、コモン電位の所望電位への収束率が異なり、同じ階調を表示するポイントＡ、ポイントＢにおいても表示輝度が異なる事が予想される。詳細は以下の図５、図６の説明において記述する。
【００２６】
図５は、図４におけるポイントＡ、Ｂのドレイン線の画素電極側の電位波形、及び対向電極側のコモン電位の波形を示しており、図５（ａ）はポイントＡ、図５（ｂ）はポイントＢの場合を示している。また、図６は従来方式のポイントＡの各画素の電位変動を示す図である。時刻Ｔ１では、Ｒ画素へＲデータに対応した表示信号を保持し、時刻Ｔ２で、Ｇ画素へＧデータに対応する表示信号を保持し、最後に時刻Ｔ３で、Ｂ画素へＢデータに対応する表示信号を保持する。以上の動作後にゲート走査電圧は非選択レベルとなり、選択したゲート線上の全画素へ表示データに対応した表示信号を書込み保持する事になる。以上の保持動作のため、本発明第１の実施例におけるソース信号生成回路１０１は、少なくとも時刻Ｔ１以後まで、Ｒデータに対応する表示信号（時刻Ｔ１で保持状態となるドレイン線及び画素電極に対応した表示信号）を出力し、その後、少なくとも時刻Ｔ２以後まで、Ｇデータに対応する表示信号（時刻Ｔ２で保持状態となるドレイン線及び画素電極に対応した表示信号）を出力し、また、その後少なくとも時刻Ｔ３以降まで、Ｂデータに対応する表示信号（時刻Ｔ３で保持状態となるドレイン線及び画素電極に対応した表示信号）を出力する。
【００２７】
ここで、図５のＴｆｌｍ１期間ではＲＧＢのデータ順番で書き込みを行う。この場合、時刻Ｔ２ではＧデータの書き込み期間からＢデータの書き込み期間へ切り替わるタイミングである。その為、時刻Ｔ２においては、ＢＯＸ表示箇所のドレイン線の電位はＧデータの64階調の表示信号からＢデータの255階調の表示信号へ変化する。その結果、Ｔｆｌｍ１期間の時刻Ｔ２において画素電極側のドレイン線の電位変動により、容量カップリングが発生し、対向電極側のコモン電位は下側に大きく変動する。この場合、ゲート選択がＯＦＦとなる時刻にコモン電位は収束できない事が予想される。更にゲート選択がＯＦＦした後に、コモン電位は所望電位に収束する。一方で時分割スイッチはＯＦＦ状態の為、液晶容量の画素電極側はフローティング状態である。液晶容量の電位差を保持した状態である。つまり選択したポイントＡを含む1水平ラインの全画素において液晶容量の電位は低い状態となる。よって、Ｔｆｌｍ１期間終了後のポイントＡでは、ノーマリーブラックの液晶パネルにおいては表示輝度が暗くなり、ノーマリーホワイトの液晶パネルにおいては表示輝度が明るくなる。次に、Ｔｆｌｍ２期間ではＢＧＲのデータ順番で書き込みを行う。この場合、Ｂデータの書き込み開始時刻０におけるコモン電位の変動は大きいが、ＲＧデータの書き込み期間（第２選択期間、第３選択期間）ではコモン電位の変動は小さい事から、ゲートＯＦＦのタイミングにおいてはコモンが収束する事は可能である。つまり、ポイントＡを含む1水平ラインの全画素において液晶容量の電位は所望の電位を保持する事が可能である。よって、Ｔｆｌｍ２期間終了後のポイントＡでは、ノーマリーブラックの液晶パネルにおいても、ノーマリーホワイトの液晶パネルにおいても所望の表示輝度となる。一方で、ポイントＢの水平方向には（64,64,64）階調の背景領域の表示信号のみを書き込む。この場合、ドレイン線の変動は小さく、コモン電位の変動が小さい。その結果、ポイントＢを含む1水平ラインの全画素において液晶容量の電位は所望の電位を保持する事が可能となる。
【００２８】
以上の結果から、ＢＯＸが存在するポイントＡを含む１水平ラインでは、所望の表示輝度に対しノーマリーブラックの場合は低くなり、またノーマリーホワイトの場合は高くなる為、ポイントＡとポイントＢで輝度の差が発生するが、2フレームの内の1フレームでは所望の表示輝度となる為、以下の図６で記述する従来方式と比べると表示輝度の低減は抑制できる。ここで人間の視覚特性においては、表示輝度は時間方向に積分される為、Ｔｆｌｍ１とＴｆｌｍ２の表示輝度は平均化し、原理上は約半分程度の表示輝度のズレとして認識すると考えられる。
【００２９】
一方で、図６に示す従来方式の場合は、ＲＧＢ時分割駆動において、Ｔｆｌｍ１の垂直期間、Ｔｆｌｍ２の垂直期間においても常にＲＧＢのデータ順番で書き込みを行う。その為、時刻Ｔ２では、常にＧデータ書き込み期間からＢデータの書き込み期間へ切り替わる。よって、図５の説明と同様の理由により、ポイントＡを含む1水平ラインの全画素において液晶容量の電位は所望の電位と比べて小さくなる為、図５に示す本発明の実施例１による駆動方式と比べて、ノーマリーブラックの液晶パネルにおいては、表示輝度は暗くなり、ノーマリーホワイトの液晶パネルにおいては、表示輝度は明るくなる。一方で、ポイントＢを含む1水平ラインの全画素において液晶容量の電位は、図５の説明と同様の理由により、所望の電位となる。その結果、ポイントＡとポイントＢ、つまりＢＯＸが存在する１水平ラインと存在しない１水平ラインでは、同じ表示輝度とならず、ノーマリーブラックの場合、ポイントＡを含むＢＯＸが存在する水平ラインでは背景箇所が、ポイントＢを含むＢＯＸが存在しない水平ラインの背景箇所と比べて暗くなる。またノーマリーホワイトの場合、逆に明るくなる。
【００３０】
上記図４、図５、図６では、図２で示した表示信号書込み動作を行った場合において本発明の第１の実施例の効果に関して説明した。この図２の場合では、正極性と負極性で、全画素で液晶容量の電位が異なるため、各液晶容量に対し直流電圧（ＤＣ電圧）を印加した状態となる。このＤＣ電圧を印加した状態で放置すると、画素の電位を０Ｖと設定した状態で液晶容量内にＤＣ電圧が残存し、残像、焼き付き、輝度漏れ等が発生する。この様な画質劣化を回避する為に、数フレーム（数十ｍｓ）〜数千フレーム（数ｍｉｎ）単位の周期で、正極性と負極性で、ＲＧＢ時分割駆動の順番を反転する。つまり正極性ではＢＧＲのデータ順とし、負極性では、ＲＧＢのデータ順とする事で、ＤＣ電圧が印加する方向を反転する。以上の機能を組み込む事で、上記ＤＣ電圧による画質劣化は回避可能である。また、正極性、負極性のデータ順番を入れ替える設定は、レジスタ設定として設定する事が望ましい。
【００３１】
また、上記ＤＣ電圧を回避する方法として、図３で示した表示信号書込み動作を行った場合でも回避可能である。この場合、Ｔｆｌｍ１の負極性の表示信号書き込み時間とＴｆｌｍ２の正極性の表示信号書き込み時間において、データ書き込み順番がＲＧＢのデータ順としている。つまり、ＲＧＢのデータ書き込み順において発生するＤＣ電圧を２フレーム期間でキャンセル可能となる。また、図３の表示信号書込み動作とした場合においても、本発明の第１の実施例の効果に関しては同様の効果を得ることが可能である。
【００３２】
以上で述べたように、本発明第１の実施例では、１水平期間を、第１選択期間（時刻０からT1）、第２選択期間（時刻T1からT２）、第３選択期間（時刻T2からT３）の３つの期間に時分割駆動とし、時分割でデータの書き込みを行う順番をRGBデータの順番とする第１フレームと、BGRデータの順番とする第２フレームとを２フレーム周期で切り替える、もしくは連続する正極性の書き込み動作を行うフレームと負極性の書き込み動作を行うフレームに対し時分割データ書き込み順をRGBデータの順番とする第１フレーム、第２フレームと、その次に連続する正極性の書き込み動作を行うフレームと負極性の書き込み動作を行うフレームに対し時分割データ書き込み順をBGRデータの順番とする第３フレーム、第４フレームとを４フレーム周期で切り替えて駆動する。この場合、図４で示した表示パターンでは、コモン電位の変動量が大きい箇所（ポイントA）のコモンを大きく変動するBデータの書き込みタイミングを第１選択期間、第３選択期間で分散する事が可能となる。コモン電位はゲートをOFFするタイミング、つまり第３選択期間の終了時刻（T3）までに収束すれば良いので、Bデータの書き込みタイミングを第１選択期間とした場合には、コモン電位は収束する事ができ、ポイントAとポイントBの表示輝度の差は低減し、横スメアを改善する事が可能となる。
【００３３】
また、図７に示すように、Ｔｆｌｍ１期間の１水平期間の第１選択期間（時刻０からＴ１）、第２選択期間（時刻Ｔ１からＴ２）、第３選択期間（時刻Ｔ２からＴ３）の３つの期間に時分割して駆動する。ここで、時分割でデータの書き込みを行う順番をＲＧＢデータの順番とする第１フレームとＢＧＲデータの順番とする第２フレームとで２フレーム周期で切り替える場合においては、第１フレームでは第１選択期間ではＲとＢの時分割スイッチをＯＮして第２選択期間ではＧの時分割スイッチをＯＮして第３選択期間ではＲとＢの時分割スイッチをＯＮして駆動するのに対して、第２フレームでは第１選択期間ではＲとＢの時分割スイッチをＯＮして第２選択期間ではＧの時分割スイッチをＯＮして第３選択期間ではＲの時分割スイッチをＯＮして駆動する。この場合、第１フレームにおいては第１選択期間にＲデータをＢの画素に書き込んで第３選択期間に所望のＢデータをＢの画素に書き込み、第２フレームにおいては、第１選択期間にＢデータをＲの画素に書き込んで第３選択期間に所望のＲデータをＲ画素に書き込む。図４で示した表示パターンでは、６４階調のＲデータを第１選択期間に一旦Ｂの画素に書き込み、第３選択期間に所望のＢデータ（２５５階調）をＢ画素に書き込む。Ｂ画素の液晶容量に着目すると、図２、図３の場合では、前フレームにおいて負極性の２５５階調、つまり最大電位が書き込まれた状態から、正極性の２５５階調（最大電位）へ画素へ印加電圧が変動するのに対し、図７に示す場合では、第1期間で負極性の２５５階調、つまり最大電位が書き込まれた状態から、一旦正極性の６４階調へ画素への印加電圧が変動し、第３期間で正極性の２５５階調（最大電位）へ画素へ印加電圧が変動する。その為、第３選択期間でのＢ画素のコモンの電位変動が低減可能である。
【００３４】
また、図３で説明した様な連続する正極性の書き込み動作を行うフレームと負極性の書き込み動作を行うフレームに対し時分割データ書き込み順をＲＧＢデータの順番とする第１フレーム・第２フレームと、その次に連続する正極性の書き込み動作を行うフレームと負極性の書き込み動作を行うフレームに対し時分割データ書き込み順をＢＧＲデータの順番とする第３フレーム・第４フレームを、４フレーム周期で切り替える場合においては、上記した第１選択期間でＲ、Ｂの時分割スイッチを同時にONする動作を組み合わせる事で同様にコモン変動を低減する事が可能であり、横スメアを改善する事が可能である。
【００３５】
また、図８に示す液晶表示装置は、図１に示した液晶表示装置とほぼ同じ構成であるが、１本の表示信号線Ｓは４つの時分割スイッチswに接続され、そのうちＢ画素に接続するドレイン線は２つの時分割スイッチに接続される点で異なる。表示信号線群（Ｓ１、Ｓ２、Ｓ３、…）は、時分割スイッチ群８０４（sw1a、sw1b、sw1c、sw1d、sw2a、sw2b、sw2c、sw2d、sw3a、sw3b、sw3c、sw3d、…）を介して、ドレイン線群（Ｄｒ１、Ｄｇ１、Ｄｂ１、Ｄｒ２、Ｄｇ２、Ｄｂ２、Ｄｒ３、Ｄｇ３、Ｄｂ３、…）に接続され、また時分割スイッチ群８０４を制御する時分割スイッチ制御信号８０５（ｓｗａ，ｓｗｂ，ｓｗｃ）では、ｓｗａは（sw1a、sw1d、sw2a、sw2d、sw3a、sw3d、…）を制御し、ｓｗｂは（sw1b、sw2b、sw3b、…）を制御し、ｓｗｃは（sw1c、sw2c、sw3c、…）を制御する。
【００３６】
この場合、８０１のソース信号生成回路では出力タイミングを従来と同様にＲＧＢのデータ順として場合に、図７に示したＴｆｌｍ1期間のＲＧＢデータ書き込み動作を実現することが可能となる。但し、本図８の液晶表示装置とした場合は、図７で示す様にフレーム毎に時分割出力順番を変更できない為、フレーム毎にデータ順番を切り替えない事が前提となる。また、本図８においては、データ出力順番をＲＧＢデータの順番としたが、この順番は、ＧＢＲでも、ＢＧＲでも構わない。
【００３７】
また、図９に示す駆動方法は、図７に示す駆動方法と、第１選択期間でＲ、Ｂの時分割スイッチを同時にＯＮする点に関して異なり、図８に示す駆動方法では第１選択期間にＲ，Ｇ，Ｂの時分割スイッチを同時にＯＮする。またそれ以外に関しては、図７に示す駆動方法と同じである。この場合、Ｇデータの書き込みに関しても、第１選択期間で予め書き込みを行う事が可能である。その為、図４に示す表示画像において、ＢＯＸ箇所の階調が仮に（６４，２５５，６４）とした場合は、第１選択期間でＧ、Ｂデータの書き込みを行う為、Ｂデータの書き込みを行う時刻Ｔ２では、コモンの変動が小さい。よって、この場合にゲートがＯＦＦとなる時刻Ｔ３でコモン電位が収束する為に最も関わるのは、第２選択期間の開始時刻Ｔ１に発生するＧデータの書き込みとなる。そして、本方式では、第１選択期間にＧデータにＲデータの書き込みを行っておくので、Ｇデータの書き込み開始時に起こるコモン変動は正極性の２５５階調（最大電位）から負極性の２５５階調（最小電位）へドレイン線が変動する図７の場合と比べて、正極性の６４階調から正極性の２５５階調（最大電位）へドレイン線が変動するので、コモン変動が低減可能である。但し、上記したＢＯＸの色が（６４、２５５、６４）ではなく（０、２５５、０）の場合には効果は得られない。
【００３８】
また、図１０に示す駆動方法は、図９に示す駆動方法と、第３選択期間の終了時にＢの時分割スイッチをＯＦＦしないで、ゲート線をＯＦＦした後にＢの時分割スイッチをＯＦＦする点に関して異なる。またそれ以外に関しては、図８に示す駆動方法と同じである。ＲＧＢ時分割駆動時の場合、例えば時分割にＲＧＢ画素の順番で書き込む場合、Ｒデータの時分割スイッチをＯＦＦする時はＧデータの時分割スイッチをＯＮし、Ｇデータの時分割スイッチをＯＦＦする時はＢデータの時分割スイッチをＯＮするが、Ｂデータの時分割スイッチをＯＦＦする時は他の時分割スイッチを動作しない。その為、Ｂデータの書き込み終了時の条件だけ、他の条件と異なる事から、Ｂデータのγ特性がずれるという画質劣化が発生する。そこの本図１０で示す様に、Ｂデータの書き込み終了時には、時分割スイッチの影響を無くす為に、Ｂデータの時分割スイッチをＯＦＦする前に、ゲート線をＯＦＦする為に時分割スイッチＯＦＦ時の電位変動の影響を回避する事が可能である。
【００３９】
また、本発明第１の実施例においては、ＲＧＢ時分割駆動の各選択期間は任意で設定可能であるが、図７、図９、図１０に示す書き込み動作を行う場合には、第１選択期間の表示信号の書き込み画素が２倍もしくは３倍に増えるため書き込み不足が発生する事が予測される。この場合、第１選択期間を他選択期間と比べて長くする事で回避可能である。
【００４０】
また、本発明第１の実施例においては、コモンは全画素共通としたが、各ライン共通とする構成、もしくは奇数ライン、偶数ラインで夫々共通とする構成としても本発明は適用可能である。
【００４１】
また、本発明の第１の実施例においては、フレーム反転が前提していたが、ライン反転駆動においても、実現可能である。
【実施例２】
【００４２】
次に、本発明の第２の実施例を図１１、図１２を用いて説明する。図１１は、本発明第２の実施例における液晶表示装置の構成を示す図である。図１１は、図１に示した構成と比較して、１１０１の時分割スイッチ郡において異なり、その他の構成に関しては図１と同じである。
【００４３】
１１０１の時分割スイッチ郡に入力される表示制御信号郡と時分割スイッチと時分割スイッチ制御信号は、以下の通り構成する。まず表示信号線郡（Ｓ１、Ｓ２、Ｓ３、・・・）の内で、Ｓ１，Ｓ４，Ｓ７・・・の表示信号線郡に関しては、Ｒ画素に書き込みを行うドレイン線Ｄｒ１、Ｄｒ４、Ｄｒ７・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ１a、ｓｗ４ａ、ｓｗ７a・・・は時分割スイッチ制御信号ｓｗａで制御する構成であり、Ｇ画素に書き込みを行うドレイン線Ｄｒ２、Ｄｒ５、Ｄｒ８・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ２a、ｓｗ５ａ、ｓｗ７a・・・は時分割スイッチ制御信号ｓｗｂで制御する構成であり、Ｂ画素に書き込みを行うドレイン線Ｄｒ３、Ｄｒ６、Ｄｒ９・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ３a、ｓｗ６ａ、ｓｗ９a・・・は時分割スイッチ制御信号ｓｗｃで制御する構成である。次に、表示信号線郡（Ｓ１、Ｓ２、Ｓ３、・・・）の内で、Ｓ２，Ｓ５，Ｓ８・・・の表示信号線郡に関しては、Ｒ画素に書き込みを行うドレイン線Ｄｒ１、Ｄｒ４、Ｄｒ７・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ１a、ｓｗ４ａ、ｓｗ７a・・・は時分割スイッチ制御信号ｓｗｃで制御する構成であり、Ｇ画素に書き込みを行うドレイン線Ｄｒ２、Ｄｒ５、Ｄｒ８・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ２a、ｓｗ５ａ、ｓｗ７a・・・は時分割スイッチ制御信号ｓｗａで制御する構成であり、Ｂ画素に書き込みを行うドレイン線Ｄｒ３、Ｄｒ６、Ｄｒ９・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ３a、ｓｗ６ａ、ｓｗ９a・・・は時分割スイッチ制御信号ｓｗｂで制御する構成である。最後に表示信号線郡（Ｓ１、Ｓ２、Ｓ３、・・・）の内で、Ｓ３，Ｓ６，Ｓ９・・・の表示信号線郡に関しては、Ｒ画素に書き込みを行うドレイン線Ｄｒ１、Ｄｒ４、Ｄｒ７・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ１a、ｓｗ４ａ、ｓｗ７a・・・は時分割スイッチ制御信号ｓｗｂで制御する構成であり、Ｇ画素に書き込みを行うドレイン線Ｄｒ２、Ｄｒ５、Ｄｒ８・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ２a、ｓｗ５ａ、ｓｗ７a・・・は時分割スイッチ制御信号ｓｗｃで制御する構成であり、Ｂ画素に書き込みを行うドレイン線Ｄｒ３、Ｄｒ６、Ｄｒ９・・・の接続をＯＮ／ＯＦＦする時分割スイッチｓｗ３a、ｓｗ６ａ、ｓｗ９a・・・は時分割スイッチ制御信号ｓｗａで制御する構成である。
【００４４】
次に、図１２を用いて本発明第２の実施例における1水平期間の表示信号書き込み動作について説明する。図１２は、負極性の表示信号書き込み動作を行う垂直期間（Ｔｆｌｍ１）、正極性の表示信号書き込み動作を行う垂直期間（Ｔｆｌｍ２）、夫々において特定の1水平期間に着目してゲート選択状態で表示信号を書き込む場合を例として取り上げた本発明第２の実施例における電圧波形及びタイミングチャートを示したものである。図１２におけるゲート操作電圧Ｇは、書き込み状態にある水平ラインのゲート電圧波形を示しており、ゲート選択期間は1水平期間以内である。本発明第２の実施例では、ＲＧＢ時分割駆動の場合、ゲート走査電圧の立ち上がりを時刻０とした場合に、1水平期間を、時刻０から時刻Ｔ１までを第1選択期間、時刻Ｔ１から時刻Ｔ２までを第２選択期間、時刻Ｔ２から時刻Ｔ３までを第３選択期間と、３つの期間に時分割する。ここで、時刻Ｔ１、Ｔ２，及びＴ３は、任意に設定可能である。但し、これらの時刻は０＜Ｔ１＜Ｔ２＜Ｔ３の関係を満たす。
【００４５】
本発明第２の実施例では、図１２の制御信号波形で示す様に、負極性の表示信号書き込み動作を行う垂直期間（Ｔｆｌｍ１）においては、第1選択期間である時刻０から時刻Ｔ１の間では、時分割スイッチ制御信号の内のｓｗａがＨＩＧＨ電位でｓｗｂ、ｓｗｃはＬＯＷ電位となり、第２選択期間である時刻Ｔ１から時刻Ｔ２の間では、時分割スイッチ制御信号の内のｓｗｂがＨＩＧＨ電位でｓｗａ、ｓｗｃはＬＯＷ電位となり、第３選択期間である時刻Ｔ２から時刻Ｔ３の間では、時分割スイッチ制御信号の内のｓｗｃがＨＩＧＨ電位でｓｗａ、ｓｗｂはＬＯＷ電位となる。ここで、第1選択期間においては、図１１で説明した様に、時分割スイッチ制御信号ｓｗａとＲ画素に書き込みを行うドレイン線Ｄｒ１、Ｄｒ４、Ｄｒ７・・・とを接続しているS１，Ｓ４，Ｓ７・・・の表示信号線郡に関してはRデータを出力し、時分割スイッチ制御信号ｓｗａとＧ画素に書き込みを行うドレイン線Ｄｇ２、Ｄｇ５、Ｄｇ８・・・とを接続しているS２，Ｓ５，Ｓ８・・・の表示信号線郡に関してはＧデータを出力し、時分割スイッチ制御信号ｓｗａとＢ画素に書き込みを行うドレイン線Ｄｂ３、Ｄｂ６、Ｄｂ９・・・と接続しているS３，Ｓ６，Ｓ９・・・の表示信号線郡に関してはＢデータを出力する。また、第２選択期間においては、時分割スイッチ制御信号ｓｗｂとＧ画素に書き込みを行うドレイン線Ｄｇ１、Ｄｇ４、Ｄｇ７・・・とを接続しているS１，Ｓ４，Ｓ７・・・の表示信号線郡に関してはＧデータを出力し、時分割スイッチ制御信号ｓｗｂとＢ画素に書き込みを行うドレイン線Ｄｂ２、Ｄｂ５、Ｄｂ８・・・とを接続しているS２，Ｓ５，Ｓ８・・・の表示信号線郡に関してはＢデータを出力し、時分割スイッチ制御信号ｓｗａとＲ画素に書き込みを行うドレイン線Ｄｒ３、Ｄｒ６、Ｄｒ９・・・と接続しているS３，Ｓ６，Ｓ９・・・の表示信号線郡に関してはＲデータを出力する。また、第３選択期間においては、時分割スイッチ制御信号ｓｗｃとＢ画素に書き込みを行うドレイン線Ｄｂ１、Ｄｂ４、Ｄｂ７・・・とを接続しているS１，Ｓ４，Ｓ７・・・の表示信号線郡に関してはＢデータを出力し、時分割スイッチ制御信号ｓｗｃとＲ画素に書き込みを行うドレイン線Ｄｒ２、Ｄｒ５、Ｄｒ８・・・とを接続しているS２，Ｓ５，Ｓ８・・・の表示信号線郡に関してはＲデータを出力し、時分割スイッチ制御信号ｓｗｃとＧ画素に書き込みを行うドレイン線Ｄｇ３、Ｄｇ６、Ｄｇ９・・・と接続しているS３，Ｓ６，Ｓ９・・・の表示信号線郡に関してはＧデータを出力する。
【００４６】
ここで、図４の表示画像の場合に本発明第２の実施例の効果を以下で説明する。図４のポイントＡの画素を含むゲート線Ｇ（ａ）では、６４階調のグレー背景と青色（６４、６４、２５５）のＢＯＸが存在する。この場合、Ｔｆｌｍ１の期間においてはS１，Ｓ４，Ｓ７・・・の表示信号線郡に関しては第３選択期間においてコモン電位が下側に変動する様に作用し、S２，Ｓ５，Ｓ８・・・の表示信号線郡に関しては、第２選択期間においてコモン電位が下側に変動する様に作用し、S３，Ｓ６，Ｓ９・・・の表示信号線郡に関しては、第１選択期間においてコモン電位が下側に変動する様に作用する。この様に、コモン変動が発生するタイミングは、全表示信号線郡の１／３が第１選択期間に存在し、全表示信号線郡の１／３が第２選択期間に存在し、全表示信号線郡の１／３が第３選択期間に存在する為に、コモンの変動量が各選択期間に分散することが可能となる。また、Ｔｆｌｍ２の期間においても同様に全表示信号線郡の１／３が第１選択期間に存在し、全表示信号線郡の１／３が第２選択期間に存在し、全表示信号線郡の１／３が第３選択期間に存在する為に、コモンの変動量が各選択期間に分散することが可能となる。
【００４７】
本発明の第１の実施例に示した様に、時分割スイッチを具備した液晶パネルのＲＧＢ時分割駆動において、時分割でデータの書き込みを行う順番をRGBデータの順番とする第１フレームと、BGRデータの順番とする第２フレームで切り替えて駆動する。
【００４８】
また、本発明の第２の実施例に示した様に、時分割スイッチの制御信号線とＲＧＢデータの時分割スイッチの接続を、全表示信号線郡の１／３が第１選択期間にＲデータ（もしくはＧ，Ｂデータ）の書き込みを行い、全表示信号線郡の１／３が第２選択期間にＲデータ（もしくはＧ，Ｂデータ）の書き込みを行い、全表示信号線郡の１／３が第３選択期間にＲデータ（もしくはＧ，Ｂデータ）の書き込みを行う様に構成する。
【００４９】
以上の構成、及び駆動動作、タイミング動作を実施する事で、コモン電位の変動を抑制する、もしくは変動を分散する事で。表示輝度のズレによる画質劣化、つまり横スメアを回避することが期待できる。
【００５０】
また、ＲＧＢ時分割駆動を用いる事により、液晶パネル（時分割スイッチ）とソース信号生成回路との接続端子数を削減する事が可能となる。これにより、液晶パネルの高精細化、及び高解像度化が期待できる。更に、接続端子数が少なくなる事から製造歩留を向上させることが可能となる。同時に、ソース信号生成回路の端子数を削減する事により、液晶表示装置自体の低コスト化が期待できる。
【産業上の利用可能性】
【００５１】
本発明は、携帯電話向けの液晶表示装置に好適である。
【図面の簡単な説明】
【００５２】
【図１】本発明第１の実施の形態に係わる、液晶表示装置の構成を示す図である。
【図２】本発明第１の実施の形態に係わる、電圧波形及びタイミングチャートである。
【図３】本発明第１の実施の形態に係わる、電圧波形及びタイミングチャートである。
【図４】本発明第１の実施の形態に係わる、液晶パネルの表示画像である。
【図５】本発明第１の実施の形態に係わる、画素電極への表示信号書込みの模式図である。
【図６】従来ＲＧＢ時分割駆動方式の形態に係わる、画素電極への表示信号書込みの模式図である。
【図７】本発明第１の実施の形態に係わる、電圧波形及びタイミングチャートである。
【図８】本発明第１の実施の形態に係わる、液晶表示装置の構成を示す図である。
【図９】本発明第１の実施の形態に係わる、電圧波形及びタイミングチャートである。
【図１０】本発明第１の実施の形態に係わる、電圧波形及びタイミングチャートである。
【図１１】本発明第２の実施の形態に係わる、液晶表示装置の構成を示す図である。
【図１２】本発明第２の実施の形態に係わる、電圧波形及びタイミングチャートである。
【符号の説明】
【００５３】
１０１…ソース信号生成回路
１０２…走査回路
１０３…液晶パネル
１０４…時分割スイッチ群
１０５…時分割スイッチ制御信号
１０６…スイッチ素子
１０７…コモン信号
１００１…ソース信号生成回路
１００２…走査回路
１００３…液晶パネル
１００４…時分割スイッチ群
１００５…時分割スイッチ制御信号
１００６…スイッチ素子
１００７…コモン信号
１１０１…ソース信号生成回路
１１０２…走査回路
１１０３…液晶パネル
１１０４…時分割スイッチ群
１１０５…時分割スイッチ制御信号
１１０６…スイッチ素子
１１０７…コモン信号
【図１】
2009139774.tif 000003
【図２】
2009139774.tif 000004
【図３】
2009139774.tif 000005
【図４】
2009139774.tif 000006
【図５】
2009139774.tif 000007
【図６】
2009139774.tif 000008
【図７】
2009139774.tif 000009
【図８】
2009139774.tif 000010
【図９】
2009139774.tif 000011
【図１０】
2009139774.tif 000012
【図１１】
2009139774.tif 000013
【図１２】
2009139774.tif 000014