(57)【要約】【課題】トランジスタのしきい値電圧に変動があっても、安定した整流出力を得られる整流装置を提供する。【解決手段】整流装置は、抵抗が非線形に変化する３端子素子を用いた整流回路と、整流回路と同一の構成を有するバイアス回路とを有する。整流回路の３端子素子の制御端子に、バイアス回路で生成した電位を印加する。【選択図】図１
2009027878.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を有し、前記整流回路と前記バイアス回路との同一段の制御端子同士が接続され、前記バイアス回路を構成する３端子素子は、第１の端子と制御端子とが接続されている、ことを特徴とする整流装置。
【請求項２】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を有し、前記整流回路と前記バイアス回路との同一段の制御端子同士が接続され、前記バイアス回路を構成する３端子素子は、第１の端子と制御端子とが接続された整流装置であって、
一定のＤＣバイアス電圧が、前記バイアス回路の初段の３端子素子の第１の端子に印加され、前記ＤＣバイアス電圧から３端子素子のしきい値電圧を減算した電圧が、前記整流回路の初段の３端子素子の第１の端子に印加される、ことを特徴とする整流装置。
【請求項３】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を有し、前記整流回路と前記バイアス回路との同一段の制御端子同士が接続され、前記バイアス回路を構成する３端子素子は、第１の端子と制御端子とが接続された整流装置であって、
一定のＤＣバイアス電圧が、前記整流回路の初段の３端子素子の第１の端子に印加され、前記ＤＣバイアス電圧に３端子素子のしきい値電圧を加算した電圧が、前記バイアス回路の初段の３端子素子の第１の端子に印加される、ことを特徴とする整流装置。
【請求項４】
前記３端子素子のしきい値電圧が０Ｖである、請求項１から３のいずれかに記載の整流装置。
【請求項５】
前記整流回路およびバイアス回路の奇数段の３端子素子の第２の端子にはコンデンサを介してＲＦ入力信号が印加され、整流回路およびバイアス回路の偶数段の３端子素子の第２の端子はコンデンサを介して接地されている、請求項１から４のいずれかに記載の整流装置。
【請求項６】
前記３端子素子が電界効果トランジスタである、請求項１から５のいずれかに記載の整流装置。
【請求項７】
前記３端子素子がバイポーラトランジスタである、請求項１から５のいずれかに記載の整流装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流装置に関し、特に、特定周波数の高周波信号電力(ＲＦ)を受信し、交流信号を直流信号へ変換する回路を含む無線通信装置の整流回路に関する。
【背景技術】
【０００２】
近年、開発が検討されているＤＳＲＣ（Dedicated Short Range Communication）等の、ＥＴＣ（Electronic Toll Collection System）や商用車管理システム等の路車間通信に用いられる狭い範囲を対象とした通信方式においては、光を用いる方式と電波を用いる方式があり、通信可能な範囲は一般に数ｍから数１００ｍとなっている。この通信システムの仕様は、ＡＲＩＢ ＳＴＤ(電波産業界標準)−Ｔ５５規格およびＳＴＤ−Ｔ７５規格で制定され、無線通信方式の搬送周波数は５７７２．５〜５８４７．５ＭＨｚとなっている。
【０００３】
ＤＳＲＣの一環として開発が進められているスマートプレート（SMART PLATE; System of Multifunctional integration of Automobiles and Roads in Transport in 21st Century PLATE）システムは、現行ナンバープレートの情報および自動車登録ファイルに記載されている情報をナンバープレート上のＩＣチップに記録したもので、ＩＴＳ(Intelligent Transport Systems)の普及を図る上で不可欠な個車情報に関するインフラとして、また、自動車交通行政における車両識別の手段として検討が進められている。
【０００４】
このスマートプレートシステムでは、起動信号を検波してシステムを間欠動作させることで、５年間、内蔵電池を交換することなく動作できることを目標としている。起動信号には、５．８ＧＨｚ帯の−６０ｄＢｍという微弱な信号が用いられる。このため、そのような微弱信号を安定して検波できる回路が必要とされている。
【０００５】
高周波信号の検波には、ダイオードを用いた検波回路が知られている。図４（ａ）に、その代表的な回路例を示す。
【０００６】
図４（ａ）において、１０１はＲＦ入力端子、１０２は出力端子、１０５は電源端子、Ｄ１、Ｄ２はダイオード、Ｃ１１、Ｃ１２はコンデンサ、Ｒ１１は抵抗である。この検波回路では、図４（ｂ）に示す入力ＲＦ信号の半周期Ａにおいて、ダイオードＤ１を介して電流が入力端子１０１に流れ、コンデンサＣ１１が充電される。次の半周期Ｂでは、ダイオードＤ１は逆方向にバイアスされるために電流は流れない。この半周期Ｂでは、コンデンサＣ１１からダイオードＤ２を介して電流が流れ、コンデンサＣ１２が充電される。最終的に、コンデンサＣ１２の電位は、各々の半周期で充電された電荷の分だけ上昇する。
【０００７】
上記の検波回路は、ダイオードの非線形効果を利用して、各々のコンデンサを半周期だけ充電することによって整流を行うものであり、半波２倍圧整流回路と呼ばれている。
【０００８】
半波２倍圧整流回路を用いた起動信号出力回路が提案されている（特許文献１参照）。図５に、特許文献１に開示された起動信号出力回路の概略構成を示す。この起動信号出力回路は、検波・増幅回路２１０と、検波後の起動信号を増幅し、２値化する判定回路２２０と、２値化回路２３０とを有し、ＲＦ入力端子１０１より入力されたＲＦ信号を検波・増幅して出力端子１０２より判定出力を得るように構成されている。
【０００９】
検波・増幅回路２１０において、半波２倍圧整流回路は、入力整合の動作を兼ねたコンデンサＣ２１と、平滑用のコンデンサＣ２２と、ダイオード接続したトランジスタＱ３、Ｑ４とから構成される。コンデンサＣ２１、Ｃ２２、トランジスタＱ３、Ｑ４が、図４（ａ）のコンデンサＣ１１、Ｃ１２、ダイオードＤ２、Ｄ１に対応する。
【００１０】
トランジスタＱ７、Ｑ８によりカレントミラー回路が構成されている。カレントミラー回路の基準トランジスタＱ７の電流は、負荷抵抗である抵抗Ｒ２１の抵抗値によって決定される。ＭＯＳトランジスタを負荷としたバイポーラトランジスタＱ１、Ｑ２により差動増幅回路が構成されており、その合計電流は、カレントミラー回路により一定化される。
【００１１】
トランジスタＱ２側にも、トランジスタＱ１側と対称的にダイオード接続したトランジスタＱ５、Ｑ６およびコンデンサＣ２３が接続されているが、トランジスタＱ２側にはＲＦ入力端子１０１からの信号は入力されない。従って、トランジスタＱ２には、常に一定のバイアスが参照信号として印加されることになる。差動増幅器のトランジスタＱ１のベース電流は、半波２倍圧整流回路のトランジスタＱ３より供給され、差動増幅器の出力は判定回路２２０へ供給される。
【００１２】
検波・増幅回路２１０において、ＲＦ信号が印加されない場合、トランジスタＱ３、Ｑ４、コンデンサＣ２１、Ｃ２２から構成される半波２倍圧整流回路と、トランジスタＱ５、Ｑ６およびコンデンサＣ２３から構成される、差動増幅器の参照電位を与えるバイアス回路は、同一の構成となる。従って、チップ内の素子の面内ばらつきを無視できる場合は、プロセスの変動により素子特性が全体に変動した場合や、環境温度が変動した場合においても、差動増幅器の二つの入力端子に常に同一の電位を付与することができる。よって、検波・増幅回路２１０は、非常に微小な信号振幅をも正確に検波することができる。
【００１３】
また、ダイオードを直列に多段に接続した整流回路も知られている（非特許文献１参照）。図６に、非特許文献１にて提案された多段接続整流回路の回路図を示す。なお、図６に示す例は６段接続回路であるが、実際の段数はもっと多くなる。
【００１４】
図６において、１０２は出力端子、１０３はＤＣバイアス端子、１０６、１０７は、互いに逆位相のクロックが入力されるクロック入力端子、Ｄはダイオード、Ｃはコンデンサである。この多段接続整流回路では、ダイオード１段当たり、ダイオード節点でのクロックによる振幅からダイオードの順方向電圧と出力電流に伴うコンデンサの充放電によるリプル電圧とを差し引いた電圧上昇が得られる。
【００１５】
上記の多段接続整流回路において、ダイオードをダイオード接続したＭＯＳトランジスタに置き換えることが可能である。この場合、電圧昇圧を算出する際に用いたダイオード順方向電圧は、ＭＯＳトランジスタのしきい値電圧に置き換えられることになる。
【特許文献１】特開２００４−１９４３０１号公報
【非特許文献１】John F. Dickson,“On-chip high-voltage generation in MNOS integrated circuits using an improved voltage multiplier technique,”IEEE Journal of Solid-State Circuits, vol. SC-11, No. 3, pp. 374-378, 1976
【発明の開示】
【発明が解決しようとする課題】
【００１６】
整流回路をダイオード接続したＭＯＳトランジスタによって構成した場合、製造が容易であり、高集積化・低消費電流のデバイスを実現することができるが、製造工程でのプロセス変動に起因してトランジスタのしきい値電圧が変動する。トランジスタのしきい値電圧が変動すると、入力信号レベルに対し、整流効率に変動が生じ、安定した起動信号の検出ができなくなる。
【００１７】
図７は、ダイオード接続したＭＯＳトランジスタを用いた半波２倍圧整流回路３段のしきい値変動の有無に応じた出力ＤＣレベルの入力電力依存性を、マイクロ波シミュレータで計算した結果を示すグラフである。縦軸は出力電圧（Ｖ）、横軸は入力電圧（Ｖ）である。しきい値電圧の変動ΔＶｔが０Ｖ、−０．０８Ｖ、＋０．０８の場合のそれぞれの特性が示されている。この結果から、しきい値電圧に変動があった場合は、入力電力に対し、整流出力が大きく変動することが分かる。
【００１８】
本発明の目的は、上述した問題点を解決し、トランジスタのしきい値電圧に変動があっても、安定した整流出力を得られる整流装置を提供することにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成するため、本発明の第１の整流装置は、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を有し、前記整流回路と前記バイアス回路との同一段の制御端子同士が接続され、前記バイアス回路を構成する３端子素子は、第１の端子と制御端子とが接続されている、ことを特徴とする。
【００２０】
本発明の第２の整流装置は、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を有し、前記整流回路と前記バイアス回路との同一段の制御端子同士が接続され、前記バイアス回路を構成する３端子素子は、第１の端子と制御端子とが接続された整流装置であって、一定のＤＣバイアス電圧が、前記バイアス回路の初段の３端子素子の第１の端子に印加され、前記ＤＣバイアス電圧から３端子素子のしきい値電圧を減算した電圧が、前記整流回路の初段の３端子素子の第１の端子に印加される、ことを特徴とする。
【００２１】
本発明の第３の整流装置は、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を有し、前記整流回路と前記バイアス回路との同一段の制御端子同士が接続され、前記バイアス回路を構成する３端子素子は、第１の端子と制御端子とが接続された整流装置であって、一定のＤＣバイアス電圧が、前記整流回路の初段の３端子素子の第１の端子に印加され、前記ＤＣバイアス電圧に３端子素子のしきい値電圧を加算した電圧が、前記バイアス回路の初段の３端子素子の第１の端子に印加される、ことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、バイアス回路において伝達されるしきい値電圧の変動分を整流回路側に入力することで、整流回路のトランジスタのしきい値電圧の変動を補償することが可能になり、これにより、安定した整流が可能となる。
【発明を実施するための最良の形態】
【００２３】
次に、本発明の実施形態について図面を参照して説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態である整流装置の構成を示す回路図である。
【００２５】
本実施形態の整流装置は、図の上段に示される半波２倍圧整流回路を２段に縦続接続した整流回路と、図の下段に示される、その整流回路と同様な構成を有するバイアス回路とを有する。図１において、１０１はＲＦ入力端子、１０２は出力端子、１０３、１０４はＤＣバイアス端子、Ｍ１〜Ｍ８はＭＯＳトランジスタ、Ｃ１〜Ｃ８はコンデンサ、Ｒ１、Ｒ２は抵抗、Ｎ１〜Ｎ４は節点である。
【００２６】
半波２倍圧整流回路は、第１、第２の端子および制御端子を有し、制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて２段に縦続接続したものである。整流回路は、この半波２倍圧整流回路を２段に縦続接続したものである。
【００２７】
前段の半波２倍圧整流回路は、３端子素子であるＭＯＳトランジスタＭ１、Ｍ２と、コンデンサＣ１、Ｃ２を含む。ＭＯＳトランジスタＭ１の第２の端子とＭＯＳトランジスタＭ２の第１の端子とを接続するラインは、コンデンサＣ１を介してＲＦ入力端子１０１に接続されている。ＭＯＳトランジスタＭ１の第１の端子は、ＤＣバイアス端子１０３に接続されている。
【００２８】
後段の半波２倍圧整流回路は、３端子素子であるＭＯＳトランジスタＭ３、Ｍ４と、コンデンサＣ３、Ｃ４を含む。ＭＯＳトランジスタＭ３の第２の端子とＭＯＳトランジスタＭ４の第１の端子とを接続するラインは、コンデンサＣ３を介してＲＦ入力端子１０１に接続されている。ＭＯＳトランジスタＭ４の第２の端子は出力端子１０２に接続されている。ＭＯＳトランジスタＭ４の第２の端子と出力端子１０２を接続するラインは、一端が接地されたコンデンサＣ４の他端および一端が接地された抵抗Ｒ１の他端に接続されている。
【００２９】
前段の半波２倍圧整流回路のＭＯＳトランジスタＭ２の第２の端子と後段の半波２倍圧整流回路のＭＯＳトランジスタＭ３の第１の端子は節点Ｎ１に共通に接続されている。節点Ｎ１は、コンデンサＣ２を介して接地されている。
【００３０】
バイアス回路も、上記の半波２倍圧整流回路を２段に縦続接続したものである。
【００３１】
バイアス回路を構成する前段の半波２倍圧整流回路は、３端子素子であるＭＯＳトランジスタＭ５、Ｍ６と、コンデンサＣ５、Ｃ６を含む。ＭＯＳトランジスタＭ５の第２の端子とＭＯＳトランジスタＭ６の第１の端子は節点Ｎ２に接続されている。節点Ｎ２は、コンデンサＣ５を介してＲＦ入力端子１０１に接続されている。
【００３２】
ＭＯＳトランジスタＭ５の制御端子は、整流回路を構成する前段の半波２倍圧整流回路のＭＯＳトランジスタＭ１の制御端子に接続されている。ＭＯＳトランジスタＭ５の第１の端子および制御端子は、ＤＣバイアス端子１０４に共通に接続されている。ＭＯＳトランジスタＭ６の制御端子は、節点Ｎ２に接続されるとともに、整流回路を構成する前段の半波２倍圧整流回路のＭＯＳトランジスタＭ２の制御端子に接続されている。
【００３３】
バイアス回路を構成する後段の半波２倍圧整流回路は、３端子素子であるＭＯＳトランジスタＭ７、Ｍ８と、コンデンサＣ７、Ｃ８を含む。ＭＯＳトランジスタＭ７の第２の端子とＭＯＳトランジスタＭ８の第１の端子は節点Ｎ４に接続されている。節点Ｎ４は、コンデンサＣ７を介してＲＦ入力端子１０１に接続されている。
【００３４】
ＭＯＳトランジスタＭ７の第１の端子と前段の半波２倍圧整流回路のＭＯＳトランジスタＭ６の第２の端子は、節点Ｎ３に接続されている。ＭＯＳトランジスタＭ７の制御端子は、整流回路を構成する後段の半波２倍圧整流回路のＭＯＳトランジスタＭ３の制御端子に接続されるとともに、ＭＯＳトランジスタＭ７の第１の端子と節点Ｎ３を接続するラインに接続されている。
【００３５】
ＭＯＳトランジスタＭ８の第２の端子は、一端が接地されたコンデンサＣ８の他端および一端が接地された抵抗Ｒ２の他端に接続されている。
【００３６】
本実施形態の整流装置においては、一定のＤＣ電圧がＤＣバイアス端子１０３に印加され、ＤＣバイアス端子１０３に印加される電圧にＭＯＳトランジスタのしきい値電圧の変動分ΔＶｔを加算した電圧がＤＣバイアス端子１０４に印加される。
【００３７】
ＲＦ入力端子１０１に入力される信号の負の半サイクルにおいて、ＭＯＳトランジスタＭ１、Ｍ５が導通して、コンデンサＣ１、Ｃ５を充電する電流がＭＯＳトランジスタＭ１、Ｍ５を介してＤＣバイアス端子１０３、１０４からＲＦ入力端子１０１へ向って流れる。このとき、ＭＯＳトランジスタＭ１では、ドレインよりしきい値電圧の変動分ΔＶｔだけ高い電圧がゲートに印加されるため、トランジスタのしきい値電圧の変動分の影響が相殺される。この結果、コンデンサＣ１は、トランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電される。
【００３８】
一方、コンデンサＣ５は、ＤＣバイアス端子１０４に印加されるバイアス電圧に半波整流分の電圧を加算した電圧に充電される。すなわち、節点Ｎ２の電位は、コンデンサＣ１の充電電位よりしきい値電圧の変動分ΔＶｔだけ高くなる。
【００３９】
ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、ＭＯＳトランジスタＭ１、Ｍ５が非導通となり、ＭＯＳトランジスタＭ２、Ｍ６が導通して、ＭＯＳトランジスタＭ２、Ｍ６を介してコンデンサＣ２、Ｃ６が充電される。このとき、ＭＯＳトランジスタＭ２では、ドレインよりしきい値電圧の変動分ΔＶｔだけ高い電圧がゲートに印加されるため、トランジスタのしきい値電圧の変動分の影響が補償される。この結果、コンデンサＣ２は、トランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電される。
【００４０】
一方、コンデンサＣ６は、節点Ｎ２の電圧に半波整流分の電圧を加算した電圧に充電される。すなわち、節点Ｎ３の電位は、節点Ｎ１の電位よりしきい値電圧の変動分だけ高くなる。
【００４１】
整流回路を構成する後段の半波２倍圧整流回路（Ｍ３、Ｍ４、Ｃ３、Ｃ４）も、その前段の半波２倍圧整流回路（Ｍ１、Ｍ２、Ｃ１、Ｃ２）と同様の整流動作を行い、また、バイアス回路を構成する後段の半波２倍圧整流回路（Ｍ７、Ｍ８、Ｃ７、Ｃ８）も、その前段の半波２倍圧整流回路（Ｍ５、Ｍ６、Ｃ５、Ｃ６）と同様の整流動作を行う。
【００４２】
具体的には、ＲＦ入力端子１０１に入力される信号が負となる次の半サイクルにおいては、節点Ｎ３の電位が節点Ｎ１の電位よりトランジスタのしきい値電圧の変動分ΔＶｔだけ高いため、コンデンサＣ３は、トランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電される。一方、コンデンサＣ７は、節点Ｎ３の電位に半波整流分の電圧を加算した電圧に充電される。この結果、節点Ｎ４の電位は、コンデンサＣ３の充電電位よりしきい値電圧の変動分ΔＶｔだけ高くなる。
【００４３】
ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、コンデンサＣ４は、トランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電される。一方、コンデンサＣ８は、節点Ｎ４の電圧に半波整流分の電圧を加算した電圧に充電される。この結果、出力端子１０２からは、ＤＣバイアス端子１０３に印加される電圧に半波２倍圧整流回路２段分の電圧を加算した出力電圧が得られる。この出力電圧は、トランジスタのしきい値電圧の変動に影響されない。
【００４４】
本実施形態では、一定電位をＤＣバイアス端子１０３に印加し、ＤＣバイアス端子１０３に印加される電圧にトランジスタのしきい値電圧変動分ΔＶｔを加算した電圧をＤＣバイアス端子１０４に印加しているが、ＤＣバイアス端子１０４側に、一定電位を印加するようにしてもよい。この場合は、ＤＣバイアス端子１０３には、ＤＣバイアス端子１０４に印加される電圧からトランジスタのしきい値電圧変動分ΔＶｔを減算した電圧が印加される。これにより、整流回路の整流効率は、トランジスタのしきい値電圧の変動分の影響を受けないものとなる。
【００４５】
（第２の実施形態）
図２は、本発明の第２の実施形態である整流装置の構成を示す回路図である。
【００４６】
本実施形態の整流装置は、第１の実施形態の整流装置の構成にしきい値電圧生成回路を追加したものである。図２において、１０１はＲＦ入力端子、１０２は出力端子、１０５は電源端子、Ｍ１〜Ｍ８はＭＯＳトランジスタ、Ｃ１〜Ｃ８はコンデンサ、Ｒ１〜Ｒ５は抵抗、Ｎ１〜Ｎ６は節点である。
【００４７】
本実施形態の整流装置も、半波２倍圧整流回路を２段に縦続接続した整流回路と、この整流回路と同様な構成を有するバイアス回路とを有する。整流回路において、前段の半波２倍圧整流回路は、ＭＯＳトランジスタＭ１、Ｍ２およびコンデンサＣ１、Ｃ２からなり、後段の半波２倍圧整流回路は、ＭＯＳトランジスタＭ３、Ｍ４およびコンデンサＣ３、Ｃ４からなる。バイアス回路において、前段の半波２倍圧整流回路は、ＭＯＳトランジスタＭ５、Ｍ６およびコンデンサＣ５、Ｃ６からなり、後段の半波２倍圧整流回路は、ＭＯＳトランジスタＭ７、Ｍ８およびコンデンサＣ７、Ｃ８からなる。これら半波２倍圧整流回路の各部の接続は、ＭＯＳトランジスタＭ１、Ｍ５の第１の端子がそれぞれ節点Ｎ５、Ｎ６に接続されている以外は、第１の実施形態のものと同じである。
【００４８】
節点Ｎ５、Ｎ６は、しきい値電圧生成回路１０に接続されている。しきい値電圧生成回路１０は、一定のＤＣバイアス電圧を節点Ｎ６に供給する。しきい値電圧生成回路１０は、節点Ｎ６に供給したＤＣバイアス電圧からＭＯＳトランジスタのしきい値電圧Ｖｔを減算した電圧（ＤＣ−Ｖｔ）を節点Ｎ５に供給する。節点Ｎ５では、一定電位である節点Ｎ６に比較して、しきい値電圧分の電圧だけ低い電位（ＤＣ−Ｖｔ）を出力させることができる。
【００４９】
ここで、ＭＯＳトランジスタのしきい値電圧の設定値が０Ｖであると仮定すると、節点Ｎ５の電位は、節点Ｎ６の電位からしきい値電圧を減算したものとなる。この場合、バイアス回路のＤＣバイアス設定端子（初段のＭＯＳトランジスタＭ５の第１の端子）に一定電位が印加され、整流回路のＤＣバイアス設定端子（初段のＭＯＳトランジスタＭ１の第１の端子）に、この一定電位からしきい値電圧を減算した電位が印加されることとなる。
【００５０】
ＲＦ入力端子１０１に入力される信号の負の半サイクルにおいて、ＭＯＳトランジスタＭ１、Ｍ５が導通して、コンデンサＣ１、Ｃ５を充電するための電流が、ＤＣバイアス生成回路１０から節点Ｎ５、Ｎ６、ＭＯＳトランジスタＭ１、Ｍ５を介して、ＲＦ入力端子１０１へ向って流れる。このとき、ＭＯＳトランジスタＭ１では、ゲートよりしきい値電圧だけ低い電圧がドレインに印加されるため、トランジスタのしきい値電圧の影響が相殺される。この結果、コンデンサＣ１は、トランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電される。一方、コンデンサＣ５は、節点Ｎ６の電位に半波整流分の電圧を加算した電圧に充電される。すなわち、コンデンサＣ１の充電電位は、節点Ｎ２の電位よりしきい値電圧だけ低くなる。
【００５１】
ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、ＭＯＳトランジスタＭ１、Ｍ５が非導通となり、ＭＯＳトランジスタＭ２、Ｍ６が導通して、ＭＯＳトランジスタＭ２、Ｍ６を介してコンデンサＣ２、Ｃ６が充電される。このとき、ＭＯＳトランジスタＭ２では、ゲートよりしきい値電圧だけ低い電圧がドレインに印加されるため、トランジスタのしきい値電圧の影響が補償される。この結果、コンデンサＣ２は、トランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電される。一方、コンデンサＣ６は、節点Ｎ２の電圧に半波整流分の電圧を加算した電圧に充電される。すなわち、節点Ｎ１の電位は、節点Ｎ３の電位よりしきい値電圧分だけ低くなる。
【００５２】
整流回路を構成する後段の半波２倍圧整流回路（Ｍ３、Ｍ４、Ｃ３、Ｃ４）も、その前段の半波２倍圧整流回路（Ｍ１、Ｍ２、Ｃ１、Ｃ２）と同様の整流動作を行い、また、バイアス回路を構成する後段の半波２倍圧整流回路（Ｍ７、Ｍ８、Ｃ７、Ｃ８）も、その前段の半波２倍圧整流回路（Ｍ５、Ｍ６、Ｃ５、Ｃ６）と同様の整流動作を行う。
【００５３】
具体的には、ＲＦ入力端子１０１に入力される信号が負となる次の半サイクルにおいては、節点Ｎ１の電位が、節点Ｎ３の電位よりトランジスタのしきい値電圧だけ低いため、コンデンサＣ３は、トランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電される。一方、コンデンサＣ７は、節点Ｎ３の電位に半波整流分の電圧を加算した電圧に充電される。この結果、コンデンサＣ３の充電電位は、節点Ｎ４の電位よりしきい値電圧だけ低くなる。
【００５４】
ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、コンデンサＣ４は、トランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電される。一方、コンデンサＣ８は、節点Ｎ４の電圧に半波整流分の電圧を加算した電圧に充電される。この結果、出力端子１０２からは、トランジスタのしきい値電圧の変動に影響されない半波２倍圧整流回路２段分の出力電圧が得られる。
【００５５】
（第３の実施形態）
図３は、本発明の第３の実施形態である整流装置の構成を示す回路図である。
【００５６】
本実施形態の整流装置は、第１の実施形態の整流装置の構成にしきい値電圧生成回路を追加したものである。図３において、１０１はＲＦ入力端子、１０２は出力端子、１０５は電源端子、Ｍ１〜Ｍ８はＭＯＳトランジスタ、Ｃ１〜Ｃ８はコンデンサ、Ｒ１〜Ｒ５は抵抗、Ｎ１〜Ｎ６は節点である。
【００５７】
本実施形態の整流装置も、半波２倍圧整流回路を２段に縦続接続した整流回路と、この整流回路と同様な構成を有するバイアス回路とを有する。整流回路において、前段の半波２倍圧整流回路は、ＭＯＳトランジスタＭ１、Ｍ２およびコンデンサＣ１、Ｃ２からなり、後段の半波２倍圧整流回路は、ＭＯＳトランジスタＭ３、Ｍ４およびコンデンサＣ３、Ｃ４からなる。バイアス回路において、前段の半波２倍圧整流回路は、ＭＯＳトランジスタＭ５、Ｍ６およびコンデンサＣ５、Ｃ６からなり、後段の半波２倍圧整流回路は、ＭＯＳトランジスタＭ７、Ｍ８およびコンデンサＣ７、Ｃ８からなる。これら半波２倍圧整流回路の各部の接続は、ＭＯＳトランジスタＭ１、Ｍ５の第１の端子がそれぞれ節点Ｎ５、Ｎ６に接続されている以外は、第１の実施形態のものと同じである。
【００５８】
節点Ｎ５、Ｎ６は、しきい値電圧生成回路２０に接続されている。しきい値電圧生成回路２０は、一定のＤＣバイアス電圧を節点Ｎ５に供給する。しきい値電圧生成回路２０は、節点Ｎ５に供給したＤＣバイアス電圧にＭＯＳトランジスタのしきい値電圧Ｖｔを加算した電圧（ＤＣ＋Ｖｔ）を節点Ｎ５に供給する。節点Ｎ６では、一定電位である節点Ｎ５に比較して、しきい値電圧分の電圧だけ高い電位（ＤＣ＋Ｖｔ）を出力させることができる。
【００５９】
ここで、トランジスタのしきい値電圧の設定値が０Ｖであると仮定すると、節点Ｎ６の電位は、一定電位である節点Ｎ５の電位からしきい値電圧を加算したものとなる。この場合、整流回路のＤＣバイアス設定端子（初段のＭＯＳトランジスタＭ１の第１の端子）に一定電位が印加され、バイアス回路のＤＣバイアス設定端子（初段のＭＯＳトランジスタＭ５の第１の端子）に、この一定電位にしきい値電圧を加算し電位が印加されることとなる。
【００６０】
ＲＦ入力端子１０１に入力される信号の負の半サイクルにおいて、ＭＯＳトランジスタＭ１、Ｍ５が導通して、コンデンサＣ１、Ｃ５を充電するための電流が、ＤＣバイアス生成回路２０から節点Ｎ５、Ｎ６、ＭＯＳトランジスタＭ１、Ｍ５を介してＲＦ入力端子１０１へ向って流れる。このとき、ＭＯＳトランジスタＭ１では、ゲートよりしきい値電圧だけ低い電圧がドレインに印加されるため、トランジスタのしきい値電圧の影響が相殺される。この結果、コンデンサＣ１は、トランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電される。一方、コンデンサＣ５は、節点Ｎ６の電位に半波整流分の電圧を加算した電圧に充電される。すなわち、コンデンサＣ１の充電電位は節点Ｎ２の電位よりしきい値電圧だけ低くなる。
【００６１】
ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、ＭＯＳトランジスタＭ１、Ｍ５が非導通となり、ＭＯＳトランジスタＭ２、Ｍ６が導通して、ＭＯＳトランジスタＭ２、Ｍ６を介してコンデンサＣ２、Ｃ６が充電される。このとき、ＭＯＳトランジスタＭ２では、ゲートよりしきい値電圧だけ低い電圧がドレインに印加されるため、トランジスタのしきい値電圧の影響が補償される。この結果、コンデンサＣ２は、トランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電される。一方、コンデンサＣ６は、節点Ｎ２の電圧に半波整流分の電圧を加算した電圧に充電される。すなわち、節点Ｎ１の電位は、節点Ｎ３の電位よりしきい値電圧分だけ低くなる。
【００６２】
整流回路を構成する後段の半波２倍圧整流回路（Ｍ３、Ｍ４、Ｃ３、Ｃ４）も、その前段の半波２倍圧整流回路（Ｍ１、Ｍ２、Ｃ１、Ｃ２）と同様の整流動作を行い、また、バイアス回路を構成する後段の半波２倍圧整流回路（Ｍ７、Ｍ８、Ｃ７、Ｃ８）も、その前段の半波２倍圧整流回路（Ｍ５、Ｍ６、Ｃ５、Ｃ６）と同様の整流動作を行う。
【００６３】
具体的には、ＲＦ入力端子１０１に入力される信号が負となる次の半サイクルにおいては、節点Ｎ１の電位が、節点Ｎ３の電位よりトランジスタのしきい値電圧だけ低いため、コンデンサＣ３は、トランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電される。一方、コンデンサＣ７は、節点Ｎ３の電位に半波整流分の電圧を加算した電圧に充電される。この結果、コンデンサＣ３の充電電位は、節点Ｎ４の電位よりしきい値電圧だけ低くなる。
【００６４】
ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、コンデンサＣ４は、トランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電される。一方、コンデンサＣ８は、節点Ｎ４の電圧に半波整流分の電圧を加算した電圧に充電される。この結果、出力端子１０２からは、トランジスタのしきい値電圧の変動に影響されない半波２倍圧整流回路２段分の出力電圧が得られる。
【００６５】
以上説明した本発明の整流装置によれば、バイアス回路において伝達されるしきい値電圧の変動分を整流回路側に入力することで、整流回路のトランジスタのしきい値電圧の変動を補償することが可能になり、これにより、安定した整流が可能となる。
【００６６】
なお、本発明の整流装置では、一定のＤＣ電位をバイアス回路に供給することにより、補正用の電圧を生成しており、これは、チャージポンプ型のような、しきい値電圧分だけ下駄を履かせることによりしきい値電圧分の電圧を生成する回路とは異なる。
【００６７】
本発明の電流装置を起動信号出力回路に適用することで、安定した起動信号の検波が可能となる。例えば−６０ｄＢｍ程度の微弱信号でも誤動作なく安定して起動信号を検波することができ、将来、実現が望まれているスマートプレートシステムの低電力化に寄与することが可能になる。このように、本発明の整流装置を用いることにより、検波用整流回路の整流効率を一定に保ち、安定な起動信号の検波を行うことを可能となる。
【００６８】
上述した各実施形態の電流装置は、本発明の一例であり、その構成は、発明の趣旨を逸脱しない範囲で適宜に変更することができる。例えば、整流回路およびバイアス回路において、当該回路を構成する３端子素子の数は図示した３端子素子の数に限定されるものではなく、設計に応じて適宜に変更することができる。
【００６９】
また、各実施形態の電流装置において、整流回路およびバイアス回路を構成する３端子素子には、電界効果トランジスタの他に、バイポーラトランジスタを用いることができる。
【００７０】
また、各実施形態の電流装置において、ＭＯＳトランジスタのしきい値電圧の設定値を０Ｖとしてもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施形態である整流装置の構成を示す回路図である。
【図２】本発明の第２の実施形態である整流装置の構成を示す回路図である。
【図３】本発明の第３の実施形態である整流装置の構成を示す回路図である。
【図４】（ａ）は関連技術としての整流回路の構成を示す回路図、（ｂ）はその整流回路の動作原理を説明するための波形図である。
【図５】関連技術としての別の整流回路の構成を示す回路図である。
【図６】関連技術としてのさらに別の整流回路の構成を示す回路図である。
【図７】ダイオード接続したＭＯＳトランジスタを用いた半波２倍圧整流回路３段のしきい値変動の有無に応じた出力ＤＣレベルの入力電力依存性を示す特性図である。
【符号の説明】
【００７２】
１０１  ＲＦ入力端子
１０２  出力端子
１０３、１０４  ＤＣバイアス端子
Ｍ１〜Ｍ８  ＭＯＳトランジスタ
Ｃ１〜Ｃ８  コンデンサ
Ｒ１、Ｒ２  抵抗
Ｎ１〜Ｎ４  節点
【図１】
2009027878.tif 000003
【図２】
2009027878.tif 000004
【図３】
2009027878.tif 000005
【図４】
2009027878.tif 000006
【図５】
2009027878.tif 000007
【図６】
2009027878.tif 000008
【図７】
2009027878.tif 000009