(57)【要約】【課題】商用電源の一般コンセントから電力を取得することができ、且つ、より高いピーク電力に対応できる安価なＡＣ−ＤＣコンバータを提供する。【解決手段】交流電源ＡＣから供給される交流を整流する整流器ＤＢと、整流器の出力側に接続されて力率を改善し、且つ、電力又は電流を予め定められた値に制限して出力する力率改善回路１１ａと、力率改善回路から出力される電圧を他の電圧に変換するＤＣ−ＤＣコンバータ１２と、エネルギーを蓄積するコンデンサＥＤＬＣと、一方の入出力端子が力率改善回路の出力側に接続され、他方の入出力端子がコンデンサに接続されて双方向に電力変換を行う双方向ＤＣ−ＤＣコンバータ１３を備えている。【選択図】図１
2009027887.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から供給される交流を整流する整流器と、
前記整流器の出力側に接続されて力率を改善し、且つ、電力又は電流を予め定められた値に制限して出力する力率改善回路と、
前記力率改善回路から出力される電圧を他の電圧に変換するＤＣ−ＤＣコンバータと、
エネルギーを蓄積するコンデンサと、
一方の入出力端子が前記力率改善回路の出力側に接続され、他方の入出力端子が前記コンデンサに接続されて双方向に電力変換を行う双方向ＤＣ−ＤＣコンバータと、
を備えることを特徴とするＡＣ−ＤＣコンバータ。
【請求項２】
前記力率改善回路は、出力電圧を検出し、該検出結果をピーク負荷時から所定時間だけ遅延させてフィードバック制御を行うことにより出力電圧を制御する出力電圧検出回路を備えることを特徴とする請求項１記載のＡＣ−ＤＣコンバータ。
【請求項３】
前記力率改善回路は、前記出力電圧検出回路で検出される出力電圧よりも所定値だけ高い出力電圧を検出し、該検出結果に基づきフィードバック制御を行うことにより出力電圧を制御する高速応答出力電圧検出回路を備えることを特徴とする請求項２記載のＡＣ−ＤＣコンバータ。
【請求項４】
前記出力電圧検出回路で検出される電圧値は最も低く、該出力電圧検出回路による検出結果をピーク負荷時から所定時間だけ遅延させてフィードバック制御を行い、
前記高速応答出力電圧検出回路で検出される電圧値は、前記出力電圧検出回路で検出される電圧値よりも高く、該高速応答出力電圧検出回路による検出結果に基づき、前記出力電圧検出回路における遅れよりも早くフィードバック制御を行うことを特徴とする請求項３記載のＡＣ−ＤＣコンバータ。
【請求項５】
前記力率改善回路と前記ＤＣ−ＤＣコンバータとの間に接続された蓄電器を備えることを特徴とする請求項１乃至請求項４のいずれか１項記載のＡＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流を直流に変換して出力するＡＣ−ＤＣコンバータに関し、特にピーク電力を出力する際の入力電流を低減する技術に関する。
【背景技術】
【０００２】
図７は従来のＡＣ−ＤＣコンバータの構成を示す図である。ＡＣ−ＤＣコンバータは、ダイオードブリッジから成る整流器ＤＢ、アクティブ型の力率改善回路（ＰＦＣ）１１、入力コンデンサＣｉｎ及びＤＣ−ＤＣコンバータ（Ｄ／Ｄ）１２を備える。従来のＡＣ−ＤＣコンバータは、以下のように動作する。
【０００３】
即ち、整流器ＤＢは、商用電源ＡＣから供給されるＡＣ８５〜２６５Ｖを全波整流して力率改善回路１１に出力する。力率改善回路１１は、一般的には、全世界対応であれば、整流器ＤＢの出力電圧をＤＣ３８０Ｖへ昇圧する。これにより、力率改善回路１１の出力に接続されたＤＣ−ＤＣコンバータ１２の入力コンデンサＣｉｎの電圧ＶｃはＤＣ３８０Ｖになる。同時に、力率改善回路１１は、入力電流波形を入力電圧波形に追従させて力率を改善する。
【０００４】
ＤＣ−ＤＣコンバータ１２は、力率改善回路１１から入力コンデンサＣｉｎを介して送られてくる直流電圧Ｖｃを入力し、他の直流電圧に変換する。ＤＣ−ＤＣコンバータ１２により変換されて得られた直流電圧は、出力電圧Ｖｏとして出力端子＋Ｔｏｕｔ及び−Ｔｏｕｔから負荷（図示しない）に供給される。
【特許文献１】米国特許第5960207
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した従来のＡＣ−ＤＣコンバータにおいて、力率改善回路１１の変換効率が９５％、ＤＣ−ＤＣコンバータ１２の変換効率が９０％と仮定すると、ＡＣ−ＤＣコンバータの全体の変換効率は８５．５％になる。商用電源ＡＣの一般コンセントから取り出すことができる最大電流値は１５Ａであるため、商用電源ＡＣからの入力電流を１５Ａ以下に抑えるためには、ＡＣ１００Ｖが入力される時の最大出力電力を、「１００Ｖ×１５Ａ×８５．５％＝１２８２．５Ｗ」以下にする必要がある。即ち、従来のＡＣ−ＤＣコンバータは、１２８２．５Ｗを越える電力を消費する機器には対応できない。
【０００６】
ところで、近年の、例えば高速プリンタは、印字時に大きな電力を消費し、この消費電力は、印字速度が高くなるに連れて大きくなる。このような高速プリンタ用の電源では、より高速な印字を実現するために、変換効率を改善し、少しでも多くの電力を出力可能にする試みがなされている。
【０００７】
しかしながら、変換効率の改善にも限界があり、取り出すことができる電力を増大させるのも飽和状態となっている。このため、プリンタのさらなる高速化には、専用の商用コンセントの設置や２系統の商用電力線から電力を取り出す設備が必要となり、手間が増大するとともに、ＡＣ−ＤＣコンバータが高価になるという問題がある。
【０００８】
本発明の課題は、商用電源の一般コンセントから電力を取得することができ、且つ、より高いピーク電力に対応できる安価なＡＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１の発明は、交流電源から供給される交流を整流する整流器と、整流器の出力側に接続されて力率を改善し、且つ、電力又は電流を予め定められた値に制限して出力する力率改善回路と、力率改善回路から出力される電圧を他の電圧に変換するＤＣ−ＤＣコンバータと、エネルギーを蓄積するコンデンサと、一方の入出力端子が力率改善回路の出力側に接続され、他方の入出力端子がコンデンサに接続されて双方向に電力変換を行う双方向ＤＣ−ＤＣコンバータとを備えることを特徴とする。
【００１０】
また、請求項２の発明は、請求項１の発明において、力率改善回路は、出力電圧を検出し、該検出結果をピーク負荷時から所定時間だけ遅延させてフィードバック制御を行うことにより出力電圧を制御する出力電圧検出回路を備えることを特徴とする。
【００１１】
また、請求項３の発明は、請求項２の発明において、力率改善回路は、出力電圧検出回路で検出される出力電圧よりも所定値だけ高い出力電圧を検出し、該検出結果に基づきフィードバック制御を行うことにより出力電圧を制御する高速応答出力電圧検出回路を備えることを特徴とする。
【００１２】
また、請求項４の発明は、請求項３の発明において、出力電圧検出回路で検出される電圧値は最も低く、該出力電圧検出回路による検出結果をピーク負荷時から所定時間だけ遅延させてフィードバック制御を行い、高速応答出力電圧検出回路で検出される電圧値は、出力電圧検出回路で検出される電圧値よりも高く、該高速応答出力電圧検出回路による検出結果に基づき、出力電圧検出回路における遅れよりも早くフィードバック制御を行うことを特徴とする。
【００１３】
また、請求項５の発明は、請求項１乃至請求項４のいずれか１項の発明において、力率改善回路とＤＣ−ＤＣコンバータとの間に接続された蓄電器を備えることを特徴とする。
【発明の効果】
【００１４】
請求項１の発明によれば、力率改善回路は、電力又は電流を予め定められた値に制限してＤＣ−ＤＣコンバータに送るので、商用電源の一般コンセントからの入力電流を制限することができ、また、コンデンサに蓄積されているエネルギーを、双方向ＤＣ−ＤＣコンバータを介して力率改善回路からの出力電圧に加えてＤＣ−ＤＣコンバータに送ることができるので、より高いピーク電力に対応できる安価なＡＣ−ＤＣコンバータを提供できる。
【００１５】
また、請求項２の発明によれば、力率改善回路は、出力電圧を検出し、該検出結果をピーク負荷時から所定時間だけ遅延させてフィードバック制御を行うことにより出力電圧を制御するので、所定時間のピーク負荷時において商用電源の一般コンセントからの入力電流を制限することができ、ピーク負荷時に不足する電力をコンデンサに蓄積されているエネルギーから負荷に供給することができる。
【００１６】
また、請求項３及び請求項４の発明によれば、力率改善回路は、出力電圧検出回路で検出される出力電圧よりも所定値だけ高い電圧を検出する高速応答出力電圧検出回路を有するので、負荷の急変により発生するオーバーシュートを防止できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
【実施例１】
【００１８】
図１は本発明の実施例１に係るＡＣ−ＤＣコンバータの構成を示す図である。なお、図７に示した従来のＡＣ−ＤＣコンバータの構成要素と同一の構成要素には、図７に示した符号と同一の符号を付して説明を省略する。
【００１９】
本発明の実施例１に係るＡＣ−ＤＣコンバータは、図７に示した従来のＡＣ−ＤＣコンバータに、双方向ＤＣ−ＤＣコンバータ１３、平滑コンデンサＣｅｃ及び電気二重層コンデンサＥＤＬＣが追加されるとともに、従来のＡＣ−ＤＣコンバータの力率改善回路１１に代えて、力率改善回路１１ａを用いている。
【００２０】
双方向ＤＣ−ＤＣコンバータ１３の一方の入出力端子（第１入出力端子）は、入力コンデンサＣｉｎの両端間（力率改善回路１１ａの出力端子間及びＤＣ−ＤＣコンバータ１２の入力端子間）に接続されている。双方向ＤＣ−ＤＣコンバータ１３の他方の入出力端子（第２入出力端子）には、平滑コンデンサＣｅｃ及び電気二重層コンデンサＥＤＬＣが並列に接続されている。電気二重層コンデンサＥＤＬＣは、要求される耐圧に応じて、複数（例えば８個）のセルが直列に接続されて構成されている。
【００２１】
この双方向ＤＣ−ＤＣコンバータ１３は、所定の電圧変換比に対応した双方向の電力変換機能を有する。即ち、双方向ＤＣ−ＤＣコンバータ１３は、第１入出力端子の電圧が所定の電圧変換比を加味した第２入出力端子の電圧より高い場合は、第１入出力端子に供給された電圧Ｖｃを電圧Ｖｅに変換し、第２入出力端子から出力する。これにより、平滑コンデンサＣｅｃと電気二重層コンデンサＥＤＬＣとが充電される。
【００２２】
一方、双方向ＤＣ−ＤＣコンバータ１３は、第１入出力端子の電圧が所定の電圧変換比を加味した第２入出力端子の電圧より低い場合は、第２入出力端子に接続された電気二重層コンデンサＥＤＬＣから供給される電圧Ｖｅを変換し、第１入出力端子から出力する。これにより、力率改善回路１１ａから出力される電圧に、双方向ＤＣ−ＤＣコンバータ１３の第１入出力端子から出力される電圧が加算され、電圧ＶｃとしてＤＣ−ＤＣコンバータ１２に供給される。
【００２３】
力率改善回路１１ａは、出力電流を予め定められた値（出力制限電流値Ｉｓ）に制限して出力する。図２は力率改善回路１１ａの詳細な構成を示す回路図である。力率改善回路１１ａは、臨界モードの力率改善回路である。整流器ＤＢで全波整流して得られた電圧の正弦波成分は、抵抗Ｒ１と抵抗Ｒ２とによって検出され、乗算器ＭＰＹの一方の入力端子に送られる。コンデンサＣ１は、ノイズフィルタであり、ダイオードＤ２は、バイパスダイオードである。
【００２４】
初期状態では、フリップフロップＦＦがセットされ、スイッチング素子Ｑ１がオンされる。これにより整流器ＤＢから、リアクトルＬ１の１次巻線Ｎ１、スイッチング素子Ｑ１及び抵抗Ｒ５を経由して電流が流れる。この時、リアクトルＬ１にエネルギーが蓄えられる。出力電圧Ｖｏｕｔは、抵抗Ｒ６と抵抗Ｒ７とで分圧され、定電流出力型のコンダクティブアンプから成るオペアンプＯＴＡ１において、基準電圧ＥＳ２と比較される。オペアンプＯＴＡ１の出力は、コンデンサＣ３、抵抗Ｒ４及びコンデンサＣ２から成る位相補償回路を介して乗算器ＭＰＹの他方の入力端子に送られる。
【００２５】
乗算器ＭＰＹは、抵抗Ｒ１と抵抗Ｒ２の接続点の電圧と、オペアンプＯＴＡ１から位相補償回路を介して入力される電圧とを乗算し、乗算結果をスイッチング電流の目標値としてコンパレータＣＯＭＰ２に出力する。
【００２６】
スイッチング素子Ｑ１に流れるスイッチング電流は、抵抗Ｒ５の両端電圧として検出され、コンパレータＣＯＭＰ２において、乗算器ＭＰＹから入力されるスイッチング電流の目標値と比較される。スイッチング電流が目標値に達すれば、コンパレータＣＯＭＰ２から論理和回路ＯＲを介して送られてくる信号によりフリップフロップＦＦがリセットされ、これによりスイッチング素子Ｑ１はオフされる。
【００２７】
スイッチング素子Ｑ１がオフされると、リアクトルＬ１に蓄えられたエネルギーが入力電圧に重畳され、出力整流ダイオードＤ１及び出力コンデンサＣ４を介して外部に出力される。この時、リアクトルＬ１のエネルギーの放出が終了すると、リアクトルＬ１の巻線Ｎ２の電圧が反転する。この電圧の反転は、コンパレータＣＯＭＰ１で基準電圧ＥＳ１と比較することにより検出され、再びフリップフロップＦＦがセットされ、これによりスイッチング素子Ｑ１がオンされる。以下、上述した動作の繰り返しにより、力率改善が行われる。
【００２８】
力率改善回路１１ａは、出力電流を制限する機能を有している。スイッチング素子Ｑ１を流れるスイッチング電流は、上述したように、抵抗Ｒ５の両端電圧として検出され、コンパレータＣＯＭＰ３において、基準電圧ＥＳ３と比較される。スイッチング電流に相当する抵抗Ｒ５の両端電圧が、基準電圧ＥＳ３より大きくなると、コンパレータＣＯＭＰ３から論理和回路ＯＲを介して送られてくる信号によりフリップフロップＦＦがリセットされ、スイッチング素子Ｑ１はオフされる。これにより、スイッチング電流のピーク値が基準電圧ＥＳ３の値に制限される。つまり、力率改善回路１１ａから出力される電流は、出力制限電流値Ｉｓに制限される。
【００２９】
以上のように構成される力率改善回路１１ａによれば、負荷が重くなった場合、力率改善回路１１ａからの出力電流が制限され、その結果、商用電源ＡＣからの入力電流が制限される。例えば、力率改善回路１１ａの変換効率を９５％とすると、ＡＣ１００Ｖが入力される時に入力電流が１５Ａを越えないようにするために、力率改善回路１１ａの出力制限電流値Ｉｓが「Ｉｓ＝ＡＣ１００Ｖ×１５Ａ×９５％÷３８０Ｖ＝３．７５Ａ」に設定される。このような出力制限電流値Ｉｓを設定することにより、如何なる負荷が接続されようとも、入力電流を最大１５Ａに抑えることができる。
【００３０】
ところで、高速プリンタは、印字時には大きな電力を消費するものの、平均的には、ピーク電力の１／５程度の電力が消費されるだけである。従って、ＡＣ−ＤＣコンバータに高速プリンタのような負荷が接続された場合、印字時にのみ出力制限電流値Ｉｓに到達する。出力制限電流値Ｉｓに到達すると、力率改善回路１１ａの出力電圧は低下する方向へ制御される。
【００３１】
このような状態になると、双方向ＤＣ−ＤＣコンバータ１３の第２入出力端子に接続されている電気二重層コンデンサＥＤＬＣからエネルギーが供給され、双方向ＤＣ−ＤＣコンバータ１３の第１入出力端子に出力される。これにより、双方向ＤＣ−ＤＣコンバータ１３と電気二重層コンデンサＥＤＬＣの能力に応じた電力をＤＣ−ＤＣコンバータ１２に供給することが可能となる。
【００３２】
従って、商用電源ＡＣからの入力電流が１５Ａを越えるような電力が負荷において消費された場合であっても、入力電流は、１５Ａ以下を維持しながら電気二重層コンデンサＥＤＬＣから、そのピーク電力を負荷に供給することが可能となる。電気二重層コンデンサＥＤＬＣへの充電は、高速プリンタが印字を行っていない期間に行われる。
【００３３】
以上説明したように、本発明の実施例１に係るＡＣ−ＤＣコンバータによれば、商用電源ＡＣからの入力電流を１５Ａ以下に押さえながら、より大きなピーク電力を高速プリンタに供給できる。従って、専用の商用コンセントの設置や２系統の商用電力線から電力を取り出す設備が不要となり、手間が増大したり、ＡＣ−ＤＣコンバータが高価になるという問題を解消できる。
【実施例２】
【００３４】
本発明の実施例２に係るＡＣ−ＤＣコンバータは、図１に示した実施例１に係るＡＣ−ＤＣコンバータの双方向ＤＣ−ＤＣコンバータ１３を、具体化したものである。図３は、本発明の実施例２に係るＡＣ−ＤＣコンバータの構成を示すブロック図である。以下では、実施例１に係るＡＣ−ＤＣコンバータと同一の構成要素には、実施例１の説明で使用した符号と同一の符号を付して説明を省略し、異なる部分（双方向ＤＣ−ＤＣコンバータ１３）についてのみ説明する。
【００３５】
双方向ＤＣ−ＤＣコンバータ１３の１次側は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を備えたハーフブリッジ型電流共振回路からなり、２次側は、スイッチング素子Ｑ３及びスイッチング素子Ｑ４を備えた同期整流型両波整流回路からなる。双方向ＤＣ−ＤＣコンバータ１３では、スイッチング素子Ｑ１とスイッチング素子Ｑ４とが同時に動作するとともに、スイッチング素子Ｑ２とスイッチング素子Ｑ３とが同時に動作して、それぞれデッドタイムを有して交互にオン・オフするように制御される。
【００３６】
トランスＴの１次側には、第１入出力端子間に直列に接続されて入力コンデンサＣｉｎの両端電圧Ｖｃが印加される第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２と、第１スイッチング素子Ｑ１に並列に接続された電圧擬似共振用コンデンサＣｒｖと、電圧擬似共振用コンデンサＣｒｖの両端に接続された直列共振回路とが設けられている。直列共振回路は、トランスＴの１次巻線Ｌｐ、共振リアクトルＬｒ及び電流共振コンデンサＣｒｉが直列に接続されることにより構成されている。なお、共振リアクトルＬｒは、トランスＴのリーケージインダクタンスを用いることが可能である。
【００３７】
また、トランスＴの２次側には、トランスＴの１次巻線Ｌｐの電圧に対して逆相の電圧が発生するように巻回された第１の２次巻線Ｌｓ１及び第２の２次巻線Ｌｓ２が備えられる。第１の２次巻線Ｌｓ１と第２の２次巻線Ｌｓ２との接続点が第２入出力端子の一方の端子を形成し、第１の２次巻線Ｌｓ１からスイッチング素子Ｑ３を介した信号線と第２の２次巻線Ｌｓ２からスイッチング素子Ｑ４を介した信号線とが共通に接続されて第２入出力端子の他方の端子を形成している。第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４のオン・オフは、図示しない制御回路により制御される。
【００３８】
このように構成される双方向ＤＣ−ＤＣコンバータ１３において、トランスＴの１次側の直列共振回路には、ＬＣ共振電流が流れる。また、このＬＣ共振電流には、トランスＴの励磁電流も重畳される。第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４の各々には、ＬＣ共振周波数の半周期の電流が流れる。従って、スイッチング時の電流は、ほぼゼロになり励磁電流だけとなる。励磁電流による励磁エネルギーは、トランスＴに蓄えられて、各スイッチング素子がオフした後に、電圧擬似共振として、トランスＴのインダクタンスと電圧擬似共振用コンデンサＣｒｖによる電圧擬似共振波形となる。各スイッチング素子のオン時間は、ＬＣ共振の半周期に電圧擬似共振期間のデッドタイムを追加した一定周波数となる。
【００３９】
以上説明したように、本発明の実施例２に係るＡＣ−ＤＣコンバータによれば、ゼロ電流スイッチング及びゼロ電圧スイッチングが実現されるので、高い変換効率を得ることができる。
【実施例３】
【００４０】
本発明の実施例３に係るＡＣ−ＤＣコンバータは、図１に示した実施例１に係るＡＣ−ＤＣコンバータの双方向ＤＣ−ＤＣコンバータ１３を、上述した実施例２とは異なる回路で具体化したものである。
【００４１】
図４は本発明の実施例３に係るＡＣ−ＤＣコンバータの構成を示す図である。実施例１に係るＡＣ−ＤＣコンバータと同一の構成要素には、実施例１のそれらと同一の符号を付して説明を省略し、異なる部分、即ち、双方向ＤＣ−ＤＣコンバータ１３ａについてのみ説明する。即ち、片方向の昇圧型チョッパによる昇圧型ＤＣ−ＤＣコンバータ１３ａ１と充電用ＤＣ−ＤＣコンバータ１３ａ２との２つのＤＣ−ＤＣコンバータ１３ａを有する。
【００４２】
なお、充電用ＤＣ−ＤＣコンバータ１３ａ２の入力端子は、整流器ＤＢの出力端子に接続されているが、充電用ＤＣ−ＤＣコンバータ１３ａ２の入力端子は、力率改善回路１１ａの出力端子に接続するように構成することもできる。
【００４３】
昇圧型ＤＣ−ＤＣコンバータ１３ａ１は、トランス構造のリアクトルＬ１及びＬ２、スイッチング素子Ｑ１、整流用ダイオードＤ１、出力コンデンサＣｓならびに逆流防止用ダイオードＤ２から構成されている。トランス型のリアクトルＬ１及びＬ２が用いられているのは、電気二重層コンデンサＥＤＬＣの電圧は一般に低いので、双方向ＤＣ−ＤＣコンバータ１３ａには比較的高い昇圧比が要求されるからである。従って、用途によっては、リアクトルＬ２を省略することもできる。
【００４４】
ダイオードＤ２は、電流の逆流を防止し、無負荷時に出力コンデンサＣｓの電圧を維持し、無負荷時においても昇圧型ＤＣ−ＤＣコンバータ１３ａ１が停止するのを防止する。昇圧型ＤＣ−ＤＣコンバータ１３ａ１を停止させないのは、昇圧型ＤＣ−ＤＣコンバータ１３ａ１が停止していると動作を開始するまで時間を要するので、これを防止するためである。従って、入力コンデンサＣｉｎの電圧Ｖｃが、出力コンデンサＣｓの電圧より低くなると自動的に電流がダイオードＤ２を通って流れ出し、ＤＣ−ＤＣコンバータ１２にエネルギーを供給する。
【００４５】
充電用ＤＣ−ＤＣコンバータ１３ａ２は、昇圧型ＤＣ−ＤＣコンバータ１３ａ１が負荷へピーク電力を送らない期間に、電気二重層コンデンサＥＤＬＣを充電するように制御される。
【００４６】
以上説明したように、本発明の実施例４に係るＡＣ−ＤＣコンバータによれば、実施例１に係るＡＣ−ＤＣコンバータと同様の効果が得られる。
【００４７】
なお、上述した実施例１〜実施例３に係るＡＣ−ＤＣコンバータにおいては、力率改善回路１１ａの出力電流を、予め定められた値（出力制限電流値）に制限するように構成したが、出力電流の代わりに出力電力を制限するように構成することもできる。
【実施例４】
【００４８】
本発明の実施例４に係るＡＣ−ＤＣコンバータは、力率改善回路１１ｂにおいて、出力電圧検出回路における検出結果をピーク負荷時から所定時間だけ遅延させてフィードバック制御を行うことにより出力電圧を制御するようにしたものである。実施例４に係るＡＣ−ＤＣコンバータでは、力率改善回路１１ｂを有し、力率改善回路１１ｂについてのみ説明する。
【００４９】
図５は本発明の実施例４に係るＡＣ−ＤＣコンバータで使用される力率改善回路１１ｂの構成を示す回路図である。この力率改善回路１１ｂは、図２に示した実施例１に係るＡＣ−ＤＣコンバータの力率改善回路１１ａからコンパレータＣＯＭＰ３、基準電圧ＥＳ３の電圧源及び論理和回路ＯＲが除去され、コンパレータＣＯＭＰ２の出力が直接にフリップフロップＦＦのリセット端子Ｒに入力されるように構成されている。本発明の出力電圧検出回路は、抵抗Ｒ６、抵抗Ｒ７及びオペアンプＯＴＡ１から構成されている。
【００５０】
以上のように構成される力率改善回路１１ｂにおいて、出力電圧検出回路における検出結果をピーク負荷時から所定時間だけ遅延させてフィードバック制御を行う動作を説明する。
【００５１】
出力電圧検出回路のオペアンプＯＴＡ１としては、定電流出力型のコンダクティブアンプが用いられている（これは、ＣＶとＯＶとを兼用するためであって、通常のオペアンプであってもよい）。コンダクティブアンプのゲインは、一般に、内部回路定数で決定される。従って、位相応答のみが外部の位相補償回路を構成する抵抗Ｒ４、コンデンサＣ２及びコンデンサＣ３で決定される。
【００５２】
即ち、オペアンプＯＴＡ１の流出電流と、位相補償回路を構成するＣＲ回路の時定数によって応答時間を決定することが可能となる。従って、オペアンプＯＴＡ１の出力が、ピーク負荷時よりも所定時間だけ遅れるように、抵抗Ｒ４、コンデンサＣ２及びコンデンサＣ３から成る回路の時定数を決定する。これにより、負荷の消費電力がピークに達しても力率改善回路１１ｂは直ちには応答せずに、その出力電圧は低下する。この状態では、電気二重層コンデンサＥＤＬＣから双方向ＤＣ−ＤＣコンバータ１３を介して、エネルギーがＤＣ−ＤＣコンバータ１２に供給される。その結果、ＤＣ−ＤＣコンバータ１２からピーク負荷に対応する電力が負荷に供給される。
【００５３】
以上説明したように、本発明の実施例４に係るＡＣ−ＤＣコンバータによれば、力率改善回路１１ｂを、ピーク負荷に対応しない小さなコンバータで構成することができる。
【実施例５】
【００５４】
実施例５に係るＡＣ−ＤＣコンバータでは、図６に示すように、力率改善回路１１ｃを有し、力率改善回路１１ｃについてのみ説明する。
【００５５】
力率改善回路１１ｃは、実施例４に係るＡＣ−ＤＣコンバータの力率改善回路１１ｂの出力電圧検出回路に設けられた抵抗Ｒ６と抵抗Ｒ７との間に抵抗Ｒ８が追加されるとともに、オペアンプＯＰ１及び倫理和回路ＯＲが追加されて構成されている。これら抵抗Ｒ８及びオペアンプＯＰ１は、本発明の高速応答出力電圧検出回路に対応する。
【００５６】
出力電圧検出回路においては、抵抗Ｒ８と抵抗Ｒ７の接続点がオペアンプＯＴＡ１の反転入力端子（−）に接続されている。高速応答出力電圧検出回路においては、オペアンプＯＰ１の非反転入力端子（＋）には抵抗Ｒ６と抵抗Ｒ８の接続点が接続され、反転入力端子（−）には基準電圧ＥＳ２が供給される。オペアンプＯＰ１の出力は、論理和回路ＯＲに送られる。論理和回路ＯＲにはコンパレータＣＯＭＰ２の出力が入力される。論理和回路ＯＲの出力は、フリップフロップＦＦのリセット端子Ｒに供給される。
【００５７】
上記のように構成される実施例５に係るＡＣ−ＤＣコンバータにおいては、抵抗Ｒ６と抵抗Ｒ７との間に抵抗Ｒ８を設け、オペアンプＯＰ１において、出力電圧検出回路（オペアンプＯＴＡ１）で検出される出力電圧より僅かに（所定値だけ）高い電圧を検出し、フリップフロップＦＦをリセットする。オペアンプＯＰ１の出力側には、位相補償回路が設けられておらず、高速な応答が可能になっている。
【００５８】
以上説明したように、本発明の実施例５に係るＡＣ−ＤＣコンバータによれば、応答が遅い出力電圧検出回路を有しながら、高速な応答が可能な高速応答出力電圧検出回路を新たに付加することによって、負荷の急変により発生するオーバーシュートを防止することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例１に係るＡＣ−ＤＣコンバータの構成を示す図である。
【図２】本発明の実施例１に係るＤＣ−ＤＣコンバータで使用される力率改善回路の詳細な構成を示す回路図である。
【図３】本発明の実施例２に係るＡＣ−ＤＣコンバータの構成を示す図である。
【図４】本発明の実施例３に係るＡＣ−ＤＣコンバータの構成を示す図である。
【図５】本発明の実施例４に係るＡＣ−ＤＣコンバータで使用される力率改善回路の詳細な構成を示す回路図である。
【図６】本発明の実施例５に係るＤＣ−ＤＣコンバータで使用される力率改善回路の詳細な構成を示す回路図である。
【図７】従来のＡＣ−ＤＣコンバータを説明するための図である。
【符号の説明】
【００６０】
ＡＣ  商用電源
ＤＢ  整流器
１１ａ、１１ｂ、１１ｃ  力率改善回路
１２  ＤＣ−ＤＣコンバータ
１３、１３ａ  双方向ＤＣ−ＤＣコンバータ
Ｃｉｎ  入力コンデンサ
Ｃｏ  出力コンデンサ
Ｃｅｃ  平滑コンデンサ
ＥＤＬＣ  電気二重層コンデンサ
＋Ｔｏｕｔ、−Ｔｏｕｔ  出力端子
【図１】
2009027887.tif 000003
【図２】
2009027887.tif 000004
【図３】
2009027887.tif 000005
【図４】
2009027887.tif 000006
【図５】
2009027887.tif 000007
【図６】
2009027887.tif 000008
【図７】
2009027887.tif 000009