(57)【要約】【課題】バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供すること。【解決手段】ソースおよびドレイン電極の上面に撥液性薄膜層を形成し、ソースおよびドレイン電極の側面に半導体層を接触させることで、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することができる。【選択図】図１
2009272523.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極および半導体層を備えた薄膜トランジスタにおいて、
前記ソース電極および前記ドレイン電極の上面に形成された撥液性薄膜層を有し、
前記半導体層は、前記ソース電極および前記ドレイン電極の上面を除き、側面を含むチャネル領域に形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
基板上に、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極および半導体層を備えた薄膜トランジスタの製造方法において、
前記ソース電極および前記ドレイン電極の上面に撥液性薄膜層を形成する撥液性薄膜層形成工程と、
前記ソース電極および前記ドレイン電極の上面を除き、側面を含むチャネル領域に前記半導体層を形成する半導体層形成工程とを、この順に行うことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
前記半導体層形成工程は、
半導体材料またはその前駆体を含む半導体液を塗布する半導体液塗布工程と、
前記半導体液を前記ソース電極および前記ドレイン電極の側面を含むチャネル領域に移動させながら乾燥させて前記半導体層を形成する半導体液乾燥工程とを、この順に行うことを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記半導体層は、有機半導体で構成されることを特徴とする請求項２または３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記撥液性薄膜層形成工程は、
前記ソース電極および前記ドレイン電極が形成された前記基板に撥液膜を形成する撥液処理工程と、
前記ソース電極および前記ドレイン電極が形成された前記基板の裏面側から露光して、前記ソース電極および前記ドレイン電極の上面の撥液膜以外の撥液膜を除去する露光工程とを、この順に行うことを特徴とする請求項２乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記撥液性薄膜層形成工程は、
リフトオフレジストを形成するリフトオフレジスト形成工程と、
電極材料を成膜することで前記ソース電極および前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース電極および前記ドレイン電極の上面に撥液膜を形成する撥液処理工程と、
前記リフトオフレジストを剥離するレジスト剥離工程とを、この順に行うことを特徴とする請求項２乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項７】
前記撥液性薄膜層形成工程は、
撥液性薄膜を形成したフィルムを、前記ソース電極および前記ドレイン電極の上面にラミネートするラミネート工程を有することを特徴とする請求項２乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項８】
前記撥液性薄膜層形成工程は、
版によって撥液性材料を前記ソース電極および前記ドレイン電極の上面に転写する転写工程を有することを特徴とする請求項２乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよび薄膜トランジスタの製造方法に関し、特にソースおよびドレイン電極の上面に形成された撥液性薄膜層と、ソースおよびドレイン電極の側面に接する半導体層とを備えた薄膜トランジスタおよび薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、アモルファスシリコンの薄膜トランジスタに代わるものとして、有機半導体を用いた有機薄膜トランジスタが研究されている。有機半導体は有機溶媒に溶解が可能なので、有機薄膜トランジスタは印刷プロセスで製造できる。そのため、インクジェット方式等の材料の無駄の少ない低コストプロセスで製造できるという利点を持つ。また、プロセス温度は２００℃以下と低温であるためにフィルム基板が使用でき、例えばフレキシブルディスプレイへの応用が期待されている。
【０００３】
しかしながら、例えばフレキシブルディスプレイ等で求められる有機半導体層の微細な形状を精度よく形成するには、従来の印刷法による寸法精度では無理があった。
【０００４】
そこで、例えば特許文献１には、基板上に配設された凸状の隔壁部材（以下、バンクと言う）をフォトリソグラフィ法等で形成し、バンクの上面を撥液性とし、バンクの溝部を親液性とすることで、インクジェット方式で塗布した有機半導体液をバンクの溝部に収容する方法が提示されている。
【０００５】
また、例えば特許文献２には、基板上に有機絶縁膜を形成し、有機絶縁膜に、第１および第２凹部と、第１および第２凹部上に形成される第３凹部とを含むバンクをフォトリソグラフィ法等で形成し、第１および第２凹部にソースおよびドレイン電極を形成し、第３凹部に半導体層を形成する方法が提示されている。
【特許文献１】特開２００６−１５６４２６号公報
【特許文献２】特開２００６−２４５５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１および２の方法では、共にバンクを形成するために高精度のフォトマスクのアライメントや露光、現像といったフォトリソグラフィ法等を用いる必要があり、インクジェット方式等の印刷法の持つダイレクトパターニングのメリットが十分に活かされていないと言える。また、フォトリソグラフィ法でバンクを形成するためには、バンク材料に感光性を持たせるための添加物が多く含まれているため、バンク材料の添加物剤が不純物として溶出して半導体層を汚染する等の問題が発生する。
【０００７】
さらに、有機半導体層は、ソース電極とドレイン電極間のチャネル領域に形成される必要があるが、従来はチャネル領域だけでなく、ソースおよびドレイン電極の上に跨って形成されていたために、有機半導体層とソースおよびドレイン電極とに段差が生じ、有機半導体層の保護層を形成する場合に、保護層の膜厚のバラツキの要因となり、ひいては信頼性の低下という課題も発生する。
【０００８】
本発明は、上記事情に鑑みてなされたもので、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の目的は、下記構成により達成することができる。
【００１０】
１．基板上に、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極および半導体層を備えた薄膜トランジスタにおいて、
前記ソース電極および前記ドレイン電極の上面に形成された撥液性薄膜層を有し、
前記半導体層は、前記ソース電極および前記ドレイン電極の上面を除き、側面を含むチャネル領域に形成されていることを特徴とする薄膜トランジスタ。
【００１１】
２．基板上に、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極および半導体層を備えた薄膜トランジスタの製造方法において、
前記ソース電極および前記ドレイン電極の上面に撥液性薄膜層を形成する撥液性薄膜層形成工程と、
前記ソース電極および前記ドレイン電極の上面を除き、側面を含むチャネル領域に前記半導体層を形成する半導体層形成工程とを、この順に行うことを特徴とする薄膜トランジスタの製造方法。
【００１２】
３．前記半導体層形成工程は、
半導体材料またはその前駆体を含む半導体液を塗布する半導体液塗布工程と、
前記半導体液を前記ソース電極および前記ドレイン電極の側面を含むチャネル領域に移動させながら乾燥させて前記半導体層を形成する半導体液乾燥工程とを、この順に行うことを特徴とする２に記載の薄膜トランジスタの製造方法。
【００１３】
４．前記半導体層は、有機半導体で構成されることを特徴とする２または３に記載の薄膜トランジスタの製造方法。
【００１４】
５．前記撥液性薄膜層形成工程は、
前記ソース電極および前記ドレイン電極が形成された前記基板に撥液膜を形成する撥液処理工程と、
前記ソース電極および前記ドレイン電極が形成された前記基板の裏面側から露光して、前記ソース電極および前記ドレイン電極の上面の撥液膜以外の撥液膜を除去する露光工程とを、この順に行うことを特徴とする２乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【００１５】
６．前記撥液性薄膜層形成工程は、
リフトオフレジストを形成するリフトオフレジスト形成工程と、
電極材料を成膜することで前記ソース電極および前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース電極および前記ドレイン電極の上面に撥液膜を形成する撥液処理工程と、
前記リフトオフレジストを剥離するレジスト剥離工程とを、この順に行うことを特徴とする２乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【００１６】
７．前記撥液性薄膜層形成工程は、
撥液性薄膜を形成したフィルムを、前記ソース電極および前記ドレイン電極の上面にラミネートするラミネート工程を有することを特徴とする２乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【００１７】
８．前記撥液性薄膜層形成工程は、
版によって撥液性材料を前記ソース電極および前記ドレイン電極の上面に転写する転写工程を有することを特徴とする２乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【発明の効果】
【００１８】
本発明によれば、ソースおよびドレイン電極の上面に撥液性薄膜層を形成し、ソースおよびドレイン電極の側面に半導体層を接触させることで、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。なお、図中、同一あるいは同等の部分には同一の番号を付与し、重複する説明は省略する。
【００２０】
最初に、本発明における薄膜トランジスタ（以下、ＴＦＴと言う）の構造の実施の形態について、図１を用いて説明する、図１は、本発明におけるＴＦＴの構造の実施の形態を示す断面図で、図１（ａ）はトップゲート型ＴＦＴ、図１（ｂ）はボトムゲート型ＴＦＴを示す。
【００２１】
図１（ａ）において、ＴＦＴ１は、基板１１、ゲート電極１２、ゲート絶縁膜１３、ソース電極１４、ドレイン電極１５、半導体層１６および撥液性薄膜層１７等で構成される。基板１１上にはソース電極１４およびドレイン電極１５が設けられ、ソース電極１４およびドレイン電極１５の上面にはそれぞれ撥液性薄膜層１７が設けられている。
【００２２】
ソース電極１４とドレイン電極１５との間のチャネル領域１８には半導体層１６が設けられている。半導体層１６はソース電極１４およびドレイン電極１５の上面には接しておらず、側面のみに接している。従って、半導体層１６とソース電極１４およびドレイン電極１５とはほぼ平坦になっている。
【００２３】
ソース電極１４、ドレイン電極１５、半導体層１６および撥液性薄膜層１７の上にはゲート絶縁膜１３が設けられ、ゲート絶縁膜１３上の半導体層１６に対向する位置にゲート電極１２が設けられている。ゲート電極１２、ソース電極１４およびドレイン電極１５は、図示しない配線パターンにより外部回路と接続されている。
【００２４】
図１（ｂ）においても、ＴＦＴ１は、基板１１、ゲート電極１２、ゲート絶縁膜１３、ソース電極１４、ドレイン電極１５、半導体層１６および撥液性薄膜層１７等で構成される。基板１１上にはゲート電極１２が設けられ、基板１１およびゲート電極１２の上にはゲート絶縁膜１３が設けられている。ゲート絶縁膜１３上にはソース電極１４およびドレイン電極１５が設けられ、ソース電極１４およびドレイン電極１５の上面にはそれぞれ撥液性薄膜層１７が設けられている。
【００２５】
ソース電極１４とドレイン電極１５との間のチャネル領域１８には半導体層１６が設けられ、半導体層１６はソース電極１４およびドレイン電極１５の上面には接しておらず、側面のみに接している。従って、半導体層１６とソース電極１４およびドレイン電極１５とはほぼ平坦になっている。ゲート電極１２、ソース電極１４およびドレイン電極１５は、図示しない配線パターンにより外部回路と接続されている。
【００２６】
基板１１には例えばガラスやプラスチックを用いることができ、また、絶縁コートされた金属板等の導電性材料であってもよく、限定されるものではない。
【００２７】
ゲート電極１２の材料としては、導電性材料であればよく、Ｃｒ、Ａｌ、Ｃｕ等の金属、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）等の酸化物導電材料、ポリエチレンジオキシチオフェン／ポリスチレンスルフォン酸（ＰＥＤＯＴ／ＰＳＳ）等の導電性高分子材料等を用いることができる。また、これらを複数積層してもよく、材料、構成に限定されるものではない。
【００２８】
ゲート絶縁膜１３は、ＳｉＯ２、ＳｉＮのような無機材料の膜、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリイミド等の有機物の膜、およびそれらの積層膜等を用いることができ、材料、構成に限定されるものではない。
【００２９】
ソース電極１４およびドレイン電極１５としては、ゲート電極と同様に導電性材料であればよく、金属、酸化物導電材料、導電性高分子材料等を用いることができ、材料、構成に限定されるものではない。ソース電極１４およびドレイン電極１５は半導体層１６に接するので、半導体層材料へのキャリアの注入特性に優れた材料を用いるのが好ましい。具体例としては、半導体層１６がＰ型有機半導体の場合には、仕事関数の大きいＡｕ、ＩＴＯ、Ｐｔ等が好ましい。
【００３０】
半導体層１６の材料としては、溶媒に溶解または分散できるものであれば、材料については特に問わない。有機高分子材料はもとより、低分子材料やオリゴマー等でも構わない。また、半導体の前駆体を溶媒に溶解させたものでもよい。有機無機ハイブリッド材料、無機材料でも、溶媒と同時に塗布し、溶媒を揮発させて乾燥させることで薄膜を形成できるものであれば構わない。
【００３１】
半導体層１６の形成方法としては、半導体材料を溶媒に溶解または分散させた液をチャネル領域近傍に配置できる方法であれば限定されるものではない。例えば、インクジェット方式を用いることができる。
【００３２】
ここで、半導体層１６の形成方法の一例を、図２を用いて説明する。図２は、ＴＦＴ１の半導体層１６の形成方法の一例を示す模式図で、図２（ａ）は半導体層１６形成前のＴＦＴ１のソース電極１４およびドレイン電極１５の側から見た平面図とＡ−Ａ’断面図、図２（ｂ）は半導体層１６形成中のＴＦＴ１の平面図とＡ−Ａ’断面図、図２（ｃ）は半導体層１６形成後のＴＦＴ１の平面図とＡ−Ａ’断面図である。
【００３３】
図２（ａ）において、基板１１上にソース電極１４およびドレイン電極１５が形成され、さらにソース電極１４およびドレイン電極１５の上面に撥液性薄膜層１７が形成されている。ソース電極１４とドレイン電極１５との間は、半導体層１６によってチャネルが形成されるチャネル領域１８である。
【００３４】
図２（ｂ）において、インクジェット方式により、溶媒に半導体材料が溶解あるいは分散された半導体液１６ａがチャネル領域１８近傍に滴下される。半導体液１６ａは、周辺部から溶媒が揮発されて、液滴の大きさが徐々に小さくなる。その際に、チャネル領域１８は撥液性薄膜層１７に比べて親液性が高いので、半導体液１６ａは、撥液性の高いソース電極１４およびドレイン電極１５の上面から、親液性の高いチャネル領域１８へと移動していき、ソース電極１４およびドレイン電極１５の側面を覆っていく。
【００３５】
図２（ｃ）において、半導体液１６ａは、最終的にはチャネル領域１８へ完全に移動し、溶媒も揮発して、チャネル領域１８に半導体層１６が形成される。半導体層１６は、ソース電極１４およびドレイン電極１５の側面に接している。従って、半導体層１６とソース電極１４およびドレイン電極１５とはほぼ平坦になっている。
【００３６】
この際、基板１１表面と半導体液１６ａとのぬれ性が、撥液性薄膜層１７のぬれ性とソース電極１４およびドレイン電極１５の側面のぬれ性との中間的な状態であることが好ましい。これは、基板１１表面の親液性がソース電極１４およびドレイン電極１５の側面に対して高すぎる場合には半導体液１６ａが基板１１上に広がりすぎてしまい、基板１１表面の撥液性が高すぎる場合には半導体液１６ａがソース電極１４とドレイン電極１５との間ではじかれて成膜されなくなるからである。
【００３７】
上述したインクジェット方式以外にも、その他の印刷方法を用いてチャネル領域１８近傍に半導体液１６ａを配置することにより、上述したと同様の効果を得ることができる。
【００３８】
図１に戻って、撥液性薄膜層１７としては、半導体層１６の材料を溶解または分散させる溶媒に対して撥液性の高い材料であればよい。撥液性薄膜層１７は単分子層でも複数の分子が積層された膜でもよく、ソース電極１４およびドレイン電極１５の電極材料との密着性の高いものが好ましい。本発明における撥液性薄膜層１７は、数十ｎｍ以下の薄膜層であり、その形成のために高精度のアライメント、露光、現像を必要とする新たなフォトリソグラフィ工程の追加は必要ない。
【００３９】
撥液性薄膜層１７が単分子層の場合には、分子の一端がソース電極１４およびドレイン電極１５との結合性が高く、他端が撥液性を有するものが利用できる。例えば、ソース電極１４およびドレイン電極１５としてＡｕを用いる場合には、分子の一端にチオール基、他端に撥液性の置換基としてアルキル基や少なくとも一部がフッ素置換された置換基を有する材料を用いることができる。また、シリコーン化合物やフッ素を含む化合物を表面に形成することにより撥液性を付与してもよい。
【００４０】
撥液性薄膜層１７の形成方法としては、以下の４通りの方法が考えられる。
【００４１】
（１）図１（ａ）のトップゲート型ＴＦＴにおいて、基板１１上にソース電極１４およびドレイン電極１５と図示しない配線パターンとを形成し、その上面全面に感光性の撥液性薄膜を成膜する。次に、基板１１の裏面１１ａ側から光を照射し、ソース電極１４およびドレイン電極１５をマスクとして用いて感光性の撥液性薄膜を露光し現像することで、ソース電極１４およびドレイン電極１５の上面に撥液性薄膜層１７を残し、他の撥液性薄膜を除去することができる。図１（ｂ）のボトムゲート型ＴＦＴであっても、ゲート電極が光透過性（例えばＩＴＯ膜）であれば、この方法を適用することができる。
【００４２】
（２）図１（ａ）、図１（ｂ）のＴＦＴにおいて、ソース電極１４およびドレイン電極１５の形成にリフトオフレジストを用いる場合、最初にリフトオフレジストを用いてソース電極１４およびドレイン電極１５のための金属薄膜を形成する。続いて、リフトオフレジストを剥離する前に、撥液性薄膜をリフトオフレジストの全面に成膜し、その後にリフトオフレジストを剥離する。これによって、ソース電極１４およびドレイン電極１５の上面に撥液性薄膜層１７を形成することができる。
【００４３】
（３）ガラスやフィルムのベース基板上に撥液性薄膜を形成しておき、ソース電極１４およびドレイン電極１５を形成した基板１１上に、ベース基板上の撥液性薄膜を加熱しながら加圧あるいはラミネートし、ベース基板を剥がすことでソース電極１４およびドレイン電極１５の上面に撥液性薄膜層１７を転写することができる。この場合、ソース電極１４およびドレイン電極１５とソース電極１４およびドレイン電極１５の下層の基板１１あるいはゲート絶縁膜１３との段差と、ベース基板の剛性、転写時の圧力等を調製することにより、ソース電極１４およびドレイン電極１５の上面だけに選択的に撥液性薄膜層１７を形成することができる。
【００４４】
（４）撥液性材料を、ポリジメチルシロキサン（ＰＤＭＳ）製の版等を用いて、スタンプを押すようにして、ソース電極１４およびドレイン電極１５の上面に転写することができる。この場合、ソース電極１４およびドレイン電極１５とソース電極１４およびドレイン電極１５の下層の基板１１あるいはゲート絶縁膜１３との段差と、ＰＤＭＳ製の版の剛性、転写時の圧力等を調製することにより、ソース電極１４およびドレイン電極１５の上面だけに選択的に撥液性薄膜層１７を形成することができる。
【００４５】
上述した方法により、ソース電極１４およびドレイン電極１５の側面には撥液性薄膜層１７を形成することなく、ソース電極１４およびドレイン電極１５の上面を覆うように撥液性薄膜層１７を形成することができる。
【００４６】
上述したように、本発明の実施の形態によれば、ソース電極１４およびドレイン電極１５の上面にのみ撥液性薄膜層１７を形成することで、半導体層１６の形成時に半導体液が撥液性薄膜層１７に撥じかれてソース電極１４およびドレイン電極１５の上面から側面へと移動し、ソース電極１４およびドレイン電極１５の側面に半導体層１６が接触するので、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することができる。
【００４７】
次に、これらの４通りの方法について、実施例に基づいて説明する。
【００４８】
（実施例１）
上述した（１）の方法を用いる実施例を図３および図４を用いて説明する。図３および図４は、ＴＦＴの製造方法の実施例１を説明するためのＴＦＴの１素子の平面図およびＡ−Ａ’断面図である。
【００４９】
図３（ａ）において、ガラスの基板１１の上に、ＩＴＯのゲート電極１２とＳｉＯ２のゲート絶縁膜１３とを形成した（ゲート電極形成工程およびゲート絶縁膜形成工程）。ＳｉＯ２のゲート絶縁膜１３は、プラズマＣＶＤにより５００ｎｍの厚さに成膜した。
【００５０】
続いて、ソース電極１４およびドレイン電極１５を形成する位置に開口を持つレジストパターンを形成し、電極材料としてＣｒとＡｕを用い、ＲＦスパッタ法により、レジストパターンの表面全面にＣｒを５ｎｍ、続けてＡｕを５０ｎｍの厚みに成膜した。成膜後、ＮＭＰ（Ｎ−メチル−２−ピロリドン）を主成分とする剥離液でレジストを剥離して（レジスト剥離工程）、ソース電極１４およびドレイン電極１５を形成した（ソース・ドレイン電極形成工程）。
【００５１】
図３（ｂ）において、ＯＴＳ（オクタデシルトリクロロシラン）をトルエンに１００ｍｏｌ／ｍ３溶解した溶液に、ソース電極１４およびドレイン電極１５を形成した基板１１を１８時間浸漬し、トルエンにて洗浄することで、ソース電極１４、ドレイン電極１５およびゲート絶縁膜１３の全面にＯＴＳ単分子膜からなる撥液膜１７ａを形成した（撥液処理工程）。
【００５２】
図３（ｃ）において、撥液処理後、基板１１の裏面１１ａ側からＵＶ光を照射することにより（露光工程）、ソース電極１４とドレイン電極１５とで遮光された部分以外に形成された撥液膜１７ａを除去した（撥液膜除去工程）。ＩＴＯはＵＶ光に対して透明であるので、ゲート電極１２は露光の妨げにはならない。
【００５３】
図３（ｄ）および図４（ａ）において、ＵＶ光を基板１１の裏面１１ａ側から斜めに照射することで、ソース電極１４およびドレイン電極１５のエッヂ部分の撥液膜１７ａを除去し、撥液性薄膜層１７を形成した。撥液性薄膜層１７がソース電極１４上およびドレイン電極１５上に形成された状態を図４（ｂ）に示す。ここに、図３（ｂ）乃至図４（ｂ）に示した各工程は、本発明における撥液性薄膜層形成工程として機能する。
【００５４】
図４（ｃ）において、半導体層１６を形成した。半導体層材料としては、６，１３−ビストリイソプロピルシリルエチニルペンタセンを用い、テトラリンに２％溶解させた半導体液として、インクジェット方式により、半導体液をチャネル領域１８近傍に滴下した（半導体液塗布工程）。
【００５５】
滴下された半導体液は、溶媒が揮発することで乾燥しながら、ソース電極１４上およびドレイン電極１５上の撥液性薄膜層１７部分からソース電極１４およびドレイン電極１５の側面の親液性の部分へと移動し（半導体液乾燥工程）、最終的に、チャネル領域１８にのみ半導体層１６を形成することができた。ここに、図４（ｃ）に示した各工程は、本発明における半導体層形成工程として機能する。
【００５６】
実施例１によれば、基板１１の裏面１１ａ側からＵＶ光を照射することで、不要な撥液膜１７ａを除去することができ、フォトリソグラフィ工程を追加することなくソース電極１４およびドレイン電極１５の上面にのみ撥液性薄膜層１７を形成することができ、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することができる。
【００５７】
（実施例２）
上述した（２）の方法を用いる実施例を図５および図６を用いて説明する。図５および図６は、ＴＦＴの製造方法の実施例２を説明するためのＴＦＴの１素子の平面図およびＡ−Ａ’断面図である。
【００５８】
図５（ａ）において、ガラスの基板１１の上に、Ｃｒのゲート電極１２とＳｉＯ２のゲート絶縁膜１３とを形成した（ゲート電極形成工程およびゲート絶縁膜形成工程）。ＳｉＯ２のゲート絶縁膜１３は、プラズマＣＶＤにより５００ｎｍの厚さに成膜した。
【００５９】
図５（ｂ）において、ゲート絶縁膜１３上に、ソース電極１４およびドレイン電極１５を形成する位置に開口１９ａを持つリフトオフレジストパターン１９を形成した（リフトオフレジスト形成工程）。
【００６０】
図５（ｃ）において、リフトオフレジストパターン１９が形成された基板１１の表面全面に電極層１４ａを成膜した。電極層１４ａの材料としては、ＣｒとＡｕを用い、ＲＦスパッタ法により、Ｃｒを５ｎｍの厚みに成膜し、続けてＡｕを２００ｎｍの厚みに成膜した。これによって、開口１９ａの位置にソース電極１４およびドレイン電極１５が形成されたことになる（ソース・ドレイン電極形成工程）。
【００６１】
図５（ｄ）において、一端がチオールで、他端が一部フッ素化されたアルキル基を有する単分子材料をトルエン溶液に１００ｍｏｌ／ｍ３溶解した溶液に、Ａｕが成膜された基板１１を１８時間浸漬し、トルエンにて洗浄することで、Ａｕの膜の全面に上述した単分子材料からなる撥液膜１７ａを形成した（撥液処理工程）。
【００６２】
図６（ａ）において、撥液処理後、ＮＭＰを主成分とする剥離液でリフトオフレジストパターン１９を剥離した（レジスト剥離工程）。ソース電極１４およびドレイン電極１５は、上面は撥液性薄膜層１７を有して撥液性を示し、側面はＡｕが露出しており、上面に比して親液性を示す。
【００６３】
図６（ｂ）において、半導体層１６を形成した。半導体層１６の材料としては、６，１３−ビストリイソプロピルシリルエチニルペンタセンを用い、テトラリンに２％溶解させた半導体液として、インクジェット方式により、半導体液をチャネル領域１８近傍に滴下した（半導体液塗布工程）。
【００６４】
滴下された半導体液は、溶媒が揮発することで乾燥しながら、ソース電極１４上およびドレイン電極１５上の撥液性薄膜層１７部分からソース電極１４およびドレイン電極１５の側面の親液性の部分へと移動し（半導体液乾燥工程）、最終的に、チャネル領域１８にのみ半導体層１６を形成することができた。ここに、図６（ｂ）に示した各工程は、本発明における半導体層形成工程として機能する。
【００６５】
実施例２によれば、リフトオフレジストパターン１９を用いてソース電極１４およびドレイン電極１５を形成し、さらにソース電極１４およびドレイン電極１５上に撥液膜１７ａを形成する。その後に、リフトオフレジストパターン１９を除去することで、フォトリソグラフィ工程を追加することなくソース電極１４およびドレイン電極１５の上面にのみ撥液性薄膜層１７を形成することができ、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することができる。
【００６６】
（実施例３）
上述した（３）の方法を用いる実施例を図７を用いて説明する。図７は、ＴＦＴの製造方法の実施例３を説明するためのＴＦＴの１素子の平面図およびＡ−Ａ’断面図である。
【００６７】
図７（ａ）において、ガラスの基板１１の上に、Ｃｒのゲート電極１２とＳｉＯ２のゲート絶縁膜１３とを形成した（ゲート電極形成工程およびゲート絶縁膜形成工程）。ＳｉＯ２のゲート絶縁膜１３は、プラズマＣＶＤにより５００ｎｍの厚さに成膜した。
【００６８】
続いて、ソース電極１４およびドレイン電極１５を形成する位置に開口を持つレジストパターンを形成し、電極材料としてＣｒとＡｕを用い、ＲＦスパッタ法により、レジストパターンの表面全面にＣｒを５ｎｍ、続けてＡｕを２００ｎｍの厚みに成膜した。成膜後、ＮＭＰを主成分とする剥離液でレジストを剥離して（レジスト剥離工程）、ソース電極１４およびドレイン電極１５を形成した（ソース・ドレイン電極形成工程）。
【００６９】
図７（ｂ）において、フィルム基板２１の上にシリコーン化合物の撥液膜１７ａを形成したものを準備し、撥液膜１７ａをソース電極１４およびドレイン電極１５に対向させて配置した。
【００７０】
図７（ｃ）および（ｄ）において、ラミネート装置を用いて、ローラ２３により撥液膜１７ａをソース電極１４およびドレイン電極１５の上にラミネートした（ラミネート工程）。ラミネート条件は、テーブルの温度、ローラ２３の温度共に９０℃で、線圧は約４００Ｎ／ｍとした。これにより、ソース電極１４およびドレイン電極１５の上にのみ、撥液性薄膜層１７を形成することができた。
【００７１】
ラミネート方向は、ソース電極１４とドレイン電極１５とを結ぶ方向に対して３０°傾けた。これにより、基板１１全面に均一に撥液性薄膜層１７を形成することができた。
【００７２】
図７（ｅ）において、半導体層１６を形成した。半導体層１６の材料としては、６，１３−ビストリイソプロピルシリルエチニルペンタセンを用い、テトラリンに２％溶解させた半導体液として、インクジェット方式により、半導体液をチャネル領域１８近傍に滴下した（半導体液塗布工程）。
【００７３】
滴下された半導体液は、溶媒が揮発することで乾燥しながら、ソース電極１４上およびドレイン電極１５上の撥液性薄膜層１７部分からソース電極１４およびドレイン電極１５の側面の親液性の部分へと移動し（半導体液乾燥工程）、最終的に、チャネル領域１８にのみ半導体層１６を形成することができた。ここに、図７（ｅ）に示した各工程は、本発明における半導体層形成工程として機能する。
【００７４】
実施例３によれば、ラミネート法により、ソース電極１４およびドレイン電極１５上に撥液膜１７ａを形成することで、フォトリソグラフィ工程を用いることなくソース電極１４およびドレイン電極１５の上面にのみ撥液性薄膜層１７を形成することができ、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することができる。
【００７５】
（実施例４）
上述した（４）の方法を用いる実施例を図８を用いて説明する。図８は、ＴＦＴの製造方法の実施例４を説明するためのＴＦＴの１素子の平面図およびＡ−Ａ’断面図である。
【００７６】
図８（ａ）において、ガラスの基板１１の上に、Ｃｒのゲート電極１２とＳｉＯ２のゲート絶縁膜１３とを形成した（ゲート電極形成工程およびゲート絶縁膜形成工程）。ＳｉＯ２のゲート絶縁膜１３は、プラズマＣＶＤにより５００ｎｍの厚さに成膜した。
【００７７】
続いて、ソース電極１４およびドレイン電極１５を形成する位置に開口を持つレジストパターンを形成し、電極材料としてＣｒとＡｕを用い、ＲＦスパッタ法により、レジストパターンの表面全面にＣｒを５ｎｍ、続けてＡｕを２００ｎｍの厚みに成膜した。成膜後、ＮＭＰを主成分とする剥離液でレジストを剥離して（レジスト剥離工程）、ソース電極１４およびドレイン電極１５を形成した（ソース・ドレイン電極形成工程）。
【００７８】
図８（ｂ）および（ｃ）において、ポリジメチルシロキサン（ＰＤＭＳ）製の版２５を用いて、撥液性材料１７ａを、スタンプを押すようにして、ソース電極１４およびドレイン電極１５の上面に転写した（転写工程）。撥液性材料１７ａとしてはヘキサメチルジシラザン（ＨＭＤＳ）を用い、ＰＤＭＳ版２５の表面にＨＭＤＳ溶液を薄く載せ、ソース電極１４およびドレイン電極１５に近づけて、ソース電極１４およびドレイン電極１５とゲート絶縁膜１３との段差を利用することで、ソース電極１４およびドレイン電極１５の上面にのみＨＭＤＳからなる撥液性薄膜層１７を形成することができた。
【００７９】
図８（ｄ）において、半導体層１６を形成した。半導体層１６の材料としては、６，１３−ビストリイソプロピルシリルエチニルペンタセンを用い、テトラリンに２％溶解させた半導体液として、インクジェット方式により、半導体液をチャネル領域１８近傍に滴下した（半導体液塗布工程）。
【００８０】
滴下された半導体液は、溶媒が揮発することで乾燥しながら、ソース電極１４上およびドレイン電極１５上の撥液性薄膜層１７部分からソース電極１４およびドレイン電極１５の側面の親液性の部分へと移動し（半導体液乾燥工程）、最終的に、チャネル領域１８にのみ半導体層１６を形成することができた。ここに、図８（ｄ）に示した各工程は、本発明における半導体層形成工程として機能する。
【００８１】
実施例４によれば、版を用いた転写により、ソース電極１４およびドレイン電極１５上に撥液膜１７ａを形成することで、フォトリソグラフィ工程を用いることなくソース電極１４およびドレイン電極１５の上面にのみ撥液性薄膜層１７を形成することができ、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することができる。
【００８２】
以上に述べたように、本発明によれば、ソースおよびドレイン電極の上面に撥液性薄膜層を形成し、ソースおよびドレイン電極の側面に半導体層を接触させることで、バンクを用いることなく、有機半導体層を簡単に高精度に形成でき、有機半導体層とソースおよびドレイン電極との段差を小さくすることのできる薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することができる。
【００８３】
なお、本発明に係る薄膜トランジスタおよび薄膜トランジスタの製造方法を構成する各構成の細部構成および細部動作に関しては、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
【図面の簡単な説明】
【００８４】
【図１】本発明におけるＴＦＴの構造の実施の形態を示す断面図である。
【図２】ＴＦＴの半導体層の形成方法の一例を示す模式図である。
【図３】ＴＦＴの製造方法の実施例１を説明するための平面図および断面図（１／２）である。
【図４】ＴＦＴの製造方法の実施例１を説明するための平面図および断面図（２／２）である。
【図５】ＴＦＴの製造方法の実施例２を説明するための平面図および断面図（１／２）である。
【図６】ＴＦＴの製造方法の実施例２を説明するための平面図および断面図（２／２）である。
【図７】ＴＦＴの製造方法の実施例３を説明するための平面図および断面図である。
【図８】ＴＦＴの製造方法の実施例４を説明するための平面図および断面図である。
【符号の説明】
【００８５】
１  薄膜トランジスタ（ＴＦＴ）
１１  基板
１１ａ  （基板１１の）裏面
１２  ゲート電極
１３  ゲート絶縁膜
１４  ソース電極
１４ａ  電極層
１５  ドレイン電極
１６  半導体層
１６ａ  半導体液
１７  撥液性薄膜層
１７ａ  撥液膜
１８  チャネル領域
１９  リフトオフレジストパターン
１９ａ  （リフトオフレジストパターンの）開口
２１  フィルム基板
２３  ローラ
２５  （ＰＤＭＳ）版
【図１】
2009272523.tif 000003
【図２】
2009272523.tif 000004
【図３】
2009272523.tif 000005
【図４】
2009272523.tif 000006
【図５】
2009272523.tif 000007
【図６】
2009272523.tif 000008
【図７】
2009272523.tif 000009
【図８】
2009272523.tif 000010