(57)【要約】【課題】ＣＭＯＳ回路との一体化が容易で生産性に優れ、キャビティを高い寸法精度で形成できる圧力センサの製造方法を提供する。【解決手段】半導体基板１上にパッド酸化膜１２と窒化膜１３とを順に形成し、空洞部形成領域Ａ以外の窒化膜１３をエッチングしてパッド酸化膜１２を露出させる工程と、熱酸化膜１４を形成する工程と、空洞部形成領域Ａの窒化膜１３とパッド酸化膜１２を除去し、空洞部形成領域Ａ上に犠牲層４を選択エピタキシャル成長させる工程と、熱酸化膜１４を除去し、犠牲層４上に第２半導体層３を形成し、第２半導体層３をエッチングすることにより、犠牲層４が露出された内面を有する開口部８を形成する工程と、開口部８を介して犠牲層４をエッチングして空洞部５を形成する工程と、第２半導体層３上に絶縁膜２を形成して空洞部５を封止してダイアフラム６とする工程と、検出素子を設ける工程とを備える圧力センサの製造方法とする。【選択図】図２
2009139341.tif 000002
【特許請求の範囲】
【請求項１】
ダイアフラムの撓みを検出することにより圧力を測定する圧力センサの製造方法であって、
半導体基板上にパッド酸化膜と窒化膜とを順に形成し、空洞部形成領域以外の前記窒化膜をエッチングすることにより、前記パッド酸化膜を露出させる工程と、
露出された前記パッド酸化膜を熱酸化することにより、熱酸化膜を形成する工程と、
前記空洞部形成領域の前記窒化膜と前記パッド酸化膜とを除去して、前記半導体基板の表面を露出させる工程と、
前記空洞部形成領域の前記半導体基板上に第１半導体層を選択エピタキシャル成長させることにより、犠牲層を形成する工程と、
前記熱酸化膜を除去する工程と、
前記犠牲層上を含む前記半導体基板上に第２半導体層を形成する工程と、
前記第２半導体層をパターニングすることにより、前記犠牲層が露出された内面を有する開口部を形成する工程と、
前記開口部を介して前記犠牲層をエッチングすることにより、空洞部を形成する空洞部形成工程と、
前記第２半導体層上に絶縁膜を形成し、前記開口部の縁部に形成された前記絶縁膜により前記空洞部を封止して、前記空洞部の天井部をダイアフラムとする工程と、
前記ダイアフラムの撓みを検出する検出素子を形成する工程とを備えることを特徴とする圧力センサの製造方法。
【請求項２】
前記犠牲層が、２０原子％以上のＧｅを含むＳｉＧｅからなるものであることを特徴とする請求項１に記載の圧力センサの製造方法。
【請求項３】
前記第１半導体層がＳｉＧｅからなり、前記第２半導体層がＳｉからなり、
前記空洞部形成工程において、無水ＨＦとＮ２Ｏ５とアルコールとの混合ガスを用いる気相エッチングを行なうことを特徴とする請求項１または請求項２に記載の圧力センサの製造方法。
【請求項４】
前記検出素子が、ピエゾ抵抗素子または圧電素子であることを特徴とする請求項１〜請求項３のいずれかに記載の圧力センサの製造方法。
【請求項５】
請求項１〜請求項４のいずれかに記載の圧力センサの製造方法によって製造されたことを特徴とする圧力センサ。
【請求項６】
基板上に、半導体集積回路の設けられた回路領域と、請求項５に記載の圧力センサの設けられたセンサ領域とが形成されていることを特徴とする半導体装置。
【請求項７】
請求項５または請求項６に記載の圧力センサが備えられたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力センサの製造方法、圧力センサ、半導体装置、電子機器に関し、特に、ＣＭＯＳ回路との一体化が容易で、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）デバイスに好適に用いられる生産性に優れた圧力センサの製造方法に関する。
【背景技術】
【０００２】
近年、半導体市場において、圧力センサや加速度センサ、ジャイロセンサ、共振器などのＭＥＭＳデバイスやＮＥＭＳ（Ｎａｎｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）デバイスの実用化が進められている。現在、加速度センサや、ジャイロセンサ、共振器などのＭＥＭＳデバイスでは、量産化が開始されている。しかし、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と融合、あるいはＣＭＯＳと集積化されたＭＥＭＳデバイスにおいては、まだまだ課題が多く、様々な技術開発が進められている。
【０００３】
また、従来の半導体圧力センサは、一般に、基板上に半導体素子（ピエゾ抵抗素子）を形成した後に、裏面をエッチングしてダイアフラムを形成している（例えば、特許文献１参照）。
しかしながら、裏面をエッチングしてダイアフラムを形成する技術を用いる場合、半導体圧力センサとＣＭＯＳ回路との一体化が困難であった。このため、従来の半導体圧力センサとＣＭＯＳ回路とが一体化されたデバイスは、２チップ構成とするか、あるいはシステムインパッケージ（ＳｉＰ）手法による実装技術を用いて製造されていた。
【０００４】
裏面をエッチングすることなくダイアフラムを形成する方法としては、ダイアフラムを形成するための第１の基板と、凹部の設けられた第２の基板とを貼り合わせる方法（例えば、特許文献２参照）や、半導体基板に複数のトレンチを形成して熱処理することにより、複数のトレンチが形成された領域に空洞領域を形成する方法（例えば、特許文献３参照）などがある。
【特許文献１】特開平５−１１４７４５号公報
【特許文献２】特開平１１−１２６９１０号公報
【特許文献３】特開２００２−５７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術では、裏面をエッチングすることなくダイアフラムを形成する方法を用いた場合であっても、半導体圧力センサとＣＭＯＳ回路とが一体化されたＭＥＭＳデバイスを製造する際の生産性を向上させることが要求されていた。
例えば、特許文献３に記載の技術では、半導体基板に複数のトレンチを形成するためのエッチングや熱処理に長い時間が必要であるため、生産性が低かった。また、特許文献３に記載の技術では、キャビティの寸法精度が低いことや、平面積の大きいキャビティの形成が困難であることなどにより、得られた圧力センサのダイナミックレンジやリニアリティなどの特性が十分に得られない場合があった。
【０００６】
本発明は、このような事情に鑑みてなされたものであり、ＣＭＯＳ回路との一体化が容易で生産性に優れ、キャビティを高い寸法精度で形成できる圧力センサの製造方法を提供することを目的とする。
また、本発明は、本発明の圧力センサの製造方法によって製造されたダイナミックレンジやリニアリティなどの特性に優れた圧力センサおよびこれを備えた半導体装置、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の圧力センサの製造方法は、ダイアフラムの撓みを検出することにより圧力を測定する圧力センサの製造方法であって、半導体基板上にパッド酸化膜と窒化膜とを順に形成し、空洞部形成領域以外の前記窒化膜をエッチングすることにより、前記パッド酸化膜を露出させる工程と、露出された前記パッド酸化膜を熱酸化することにより、熱酸化膜を形成する工程と、前記空洞部形成領域の前記窒化膜と前記パッド酸化膜とを除去して、前記半導体基板の表面を露出させる工程と、前記空洞部形成領域の前記半導体基板上に第１半導体層を選択エピタキシャル成長させることにより、犠牲層を形成する工程と、前記熱酸化膜を除去する工程と、前記犠牲層上を含む前記半導体基板上に第２半導体層を形成する工程と、前記第２半導体層をパターニングすることにより、前記犠牲層が露出された内面を有する開口部を形成する工程と、前記開口部を介して前記犠牲層をエッチングすることにより、空洞部を形成する空洞部形成工程と、前記第２半導体層上に絶縁膜を形成し、前記開口部の縁部に形成された前記絶縁膜により前記空洞部を封止して、前記空洞部の天井部をダイアフラムとする工程と、前記ダイアフラムの撓みを検出する検出素子を形成する工程とを備えることを特徴とする。
【０００８】
本発明の圧力センサの製造方法によれば、犠牲層をエッチングすることにより、空洞部を形成し、開口部の縁部に絶縁膜を形成することにより空洞部を封止するので、空洞部を形成するための熱処理を行なう必要がない。このため、半導体基板に複数のトレンチを形成して熱処理することにより空洞領域を形成する場合と比較して、短時間で効率よく空洞部およびダイアフラムを形成でき、生産性を向上させることができる。
また、本発明の圧力センサの製造方法によれば、裏面をエッチングすることなくダイアフラムを形成することができるので、例えば、本発明の圧力センサの製造方法を用いて圧力センサとＣＭＯＳ回路とが一体化されたＭＥＭＳデバイスを製造する場合に、圧力センサとＣＭＯＳ回路との一体化を容易に行うことができる。
【０００９】
また、本発明の圧力センサの製造方法によれば、犠牲層の形状と、第２半導体層をエッチングすることにより得られる開口部の位置および形状とを変更することによって、容易に所望の形状の空洞部を精度よく形成できる。したがって、本発明の圧力センサの製造方法によれば、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサを提供できる。
また、本発明の圧力センサの製造方法によれば、ＳＯＩ基板を用いることなく圧力センサを製造できるので、ＳＯＩ基板を用いた場合と比較して安価な圧力センサを提供できる。
【００１０】
また、本発明の圧力センサの製造方法においては、前記犠牲層が、２０原子％以上のＧｅを含むＳｉＧｅからなるものであることが好ましい。
犠牲層が、２０原子％以上のＧｅを含むＳｉＧｅからなるものである場合、空洞部形成工程における犠牲層のエッチング選択性が良好となるので、より一層精度よく空洞部を形成できる。
【００１１】
また、本発明の圧力センサの製造方法では、前記第１半導体層がＳｉＧｅからなり、前記第２半導体層がＳｉからなり、前記空洞部形成工程において、無水ＨＦとＮ２Ｏ５とアルコールとの混合ガスを用いる気相エッチングを行なう方法とすることができる。
空洞部形成工程においてウェットエッチングを行うと、開口部の縁部に形成されている第２半導体層の形状が変形する現象、いわゆるスティッキングが生じる場合がある。特に、平面積の大きい空洞部を形成する場合には、スティッキングが生じやすい。スティッキングが生じると、所望の空洞部形状が得られない場合がある。
これに対し、第１半導体層がＳｉＧｅからなり、第２半導体層がＳｉからなる場合には、空洞部形成工程において、無水ＨＦとＮ２Ｏ５とアルコールとの混合ガスを用いる気相エッチングを行なうと、スティッキングが生じにくい。したがって、容易に高い寸法精度で広範囲にわたって犠牲層をエッチングすることができ、平面積の大きい空洞部を高い寸法精度で形成できる。その結果、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサを提供できる。
【００１２】
また、本発明の圧力センサの製造方法では、前記検出素子が、ピエゾ抵抗素子または圧電素子である方法とすることができる。
検出素子が、ピエゾ抵抗素子または圧電素子である場合、検出素子が、静電容量の変化を検出するものである場合と比較して、容易に形成することができ、好ましい。
【００１３】
また、本発明の圧力センサは、上記のいずれかに記載の圧力センサの製造方法によって製造されたことを特徴とする。
また、本発明の半導体装置は、基板上に、半導体集積回路の設けられた回路領域と、本発明の圧力センサの設けられたセンサ領域とが形成されていることを特徴とする。
また、本発明の電子機器は、本発明の圧力センサが備えられたことを特徴とする。
【発明を実施するための最良の形態】
【００１４】
はじめに、本発明の圧力センサについて図面を参照して説明する。
図１は、本発明の圧力センサの一例を示した断面図である。図１に示す圧力センサ１０は、ダイアフラム６の撓みを検出することにより圧力を測定するものである。図１において、符号１はＳｉ基板（半導体基板）を示している。図１に示すように、Ｓｉ基板１上には、多結晶シリコンまたは単結晶シリコンからなるＳｉ層（第２半導体層）３が備えられている。また、符号５は、キャビティ（空洞部）を示している。キャビティ５は、図１に示すように、Ｓｉ基板１とＳｉ層３との間に形成された横穴５ａからなる空洞であり、ＴＥＯＳ（テトラエトキシシラン）からなる絶縁膜２によって封止されている。そして、図１に示す圧力センサ１０では、キャビティ５の天井部を構成するＳｉ層３と絶縁膜２とによって、ダイアフラム６が形成されている。ダイアフラム６上には、ダイアフラムの撓みを検出するための検出素子であるピエゾ抵抗素子７，７が複数備えられている。各ピエゾ抵抗素子７，７は、それぞれ配線（図示略）と電気的に接続されている。
【００１５】
次に、図１に示す圧力センサの製造方法を図面を用いて説明する。
図２は、本実施形態の圧力センサの製造方法を説明するための工程図である。図１に示す圧力センサを製造するには、まず、Ｓｉ基板１上に熱酸化による応力を緩衝するためのパッド酸化膜１２を形成する。次に、パッド酸化膜１２上にＣＶＤ法によりＳｉ３Ｎ４からなる窒化膜１３を形成し、フォトリソグラフィ技術を用いてキャビティ形成領域Ａ以外の窒化膜１３をドライエッチングすることにより、図２（ａ）に示すように、パッド酸化膜１２を露出させる。
【００１６】
続いて、露出されたパッド酸化膜１２を熱酸化（ＬＯＣＯＳ酸化）することにより、図２（ｂ）に示すように、ＳｉＯ２からなる膜厚０．４μｍ程度の熱酸化膜１４を形成する。その後、キャビティ形成領域Ａの窒化膜１３とパッド酸化膜１２とをエッチングにより除去して、Ｓｉ基板１の表面を露出させる。
【００１７】
続いて、図２（ｃ）に示すように、キャビティ形成領域ＡのＳｉ基板１上にＳｉＧｅ（第１半導体層）をエピタキシャル成長させることにより、犠牲層４を形成する。犠牲層４は、２０原子％以上のＧｅを含むＳｉＧｅからなる膜厚０．３μｍ程度のものとされることが好ましい。ＳｉＧｅのエピタキシャル成長は、５００〜８００℃の温度で、Ｓｉ２Ｈ６とＧｅＨ４とＣｌ２とを用いて行なうことが好ましい。ＳｉＧｅをエピタキシャル成長させる際にＣｌ２を用いることで、熱酸化膜１４上にＳｉＧｅがエピタキシャル成長することを防止でき、Ｓｉ基板１上に選択的にＳｉＧｅをエピタキシャル成長させることができる。
【００１８】
その後、熱酸化膜１４を除去し、図２（ｄ）に示すように、犠牲層４上を含むＳｉ基板１上に、ＣＶＤ法により多結晶シリコンからなるＳｉ層３を形成する。なお、Ｓｉ層３は、犠牲層４上に単結晶シリコン膜をエピタキシャル成長させることにより形成してもよい。
【００１９】
次いで、フォトリソグラフィ技術を用いてパターニングしてＳｉ層３をエッチングすることにより、図２（ｅ）に示すように、犠牲層４の縁部が露出された内面８ｂを有する平面視長方形の２つの開口部８を形成する。本実施形態においては、開口部８が平面視長方形とされているので、後述する絶縁膜２によってキャビティ５を容易に封止できるように、縁部８ａの短辺の長さが１μｍ以下とされていることが好ましく、縁部８ａの短辺の長さが０．３μｍ以下とされていることがより好ましい。
【００２０】
その後、開口部８を介して、開口部８の内面８ｂに露出された部分から横方向に犠牲層４をエッチングすることにより、図２（ｆ）に示すように、Ｓｉ基板１とＳｉ層３との間に２つの縦穴５ｂ間を繋ぐ横穴５ａを形成する。このことにより、２つの縦穴５ｂと２つの縦穴５ｂ間を繋ぐ横穴５ａとからなる空洞であるキャビティ５を形成する（キャビティ（空洞部）形成工程）。ここで形成されるキャビティ５の平面形状は、エッチングされる犠牲層４の平面形状と、開口部８の位置および平面形状とを変更することによって、制御される。
キャビティ形成工程における犠牲層４のエッチングは、ウェットエッチングでもドライエッチングでもよいが、ＨＦと硝酸との混合液を用いたウェットエッチングや、無水ＨＦとＮ２Ｏ５とアルコールとの混合ガスを用いる気相エッチングを行なうことが好ましい。特に、無水ＨＦとＮ２Ｏ５とアルコールとの混合ガスを用いる気相エッチングは、スティッキングが生じにくく、容易に高い寸法精度で広範囲にわたって犠牲層４をエッチングすることができるので、平面積の大きいキャビティ５を高い寸法精度で形成でき、好ましい。
【００２１】
次いで、Ｓｉ層３上にＣＶＤ法またはスパッタ法を用いて絶縁膜２を形成し、図２（ｆ）に示すように、開口部８の縁部８ａに形成された絶縁膜２によりキャビティ５を封止して、キャビティ５の天井部をダイアフラム６とする。ここで形成された絶縁膜２は、図２（ｆ）に示すように、Ｓｉ層３上の上方向にだけでなく、開口部８の縁部８ａから開口部８の内側に向って横方向にも堆積されている。絶縁膜２の横方向の堆積は、堆積速度を調節することによって制御することができる。具体的には、絶縁膜２の堆積時にガスの平均自由工程が短くなるように条件を設定し、堆積速度を速くすることで、絶縁膜２の横方向の成長を促進させることができる。
【００２２】
また、本実施形態では、図２（ｆ）に示すように、絶縁膜２が開口部８の内部にも堆積されており、絶縁膜２により縦穴５ｂの一部と横穴５ａの一部とが充填されて、縦穴５ｂと横穴５ａとが分断されている。したがって、絶縁膜２が形成された後に得られた封止されたキャビティ５は、Ｓｉ基板１とＳｉ層３との間に形成された横穴５ａからなるものとされている。
ここで封止されたキャビティ５内の圧力は、絶縁膜２の成膜条件によって、キャビティ５内を真空とした絶対圧やキャビティ５内を大気圧としたゲージ圧などに制御することができ、圧力センサ１０の用途などに応じて適宜決定できる。
【００２３】
その後、ダイアフラム６上に、ピエゾ抵抗素子７、７を複数配置し、各ピエゾ抵抗素子７，７をそれぞれ配線（図示略）と電気的に接続することにより、図１に示す圧力センサ１０とする。
【００２４】
本実施形態の圧力センサ１０の製造方法によれば、半導体基板に複数のトレンチを形成して熱処理することにより空洞領域を形成する場合と比較して、短時間で効率よくキャビティ５およびダイアフラム６を形成でき、生産性を向上させることができる。
また、本実施形態の圧力センサ１０の製造方法によれば、圧力センサ１０とＣＭＯＳ回路との一体化を容易に行うことができ、圧力センサ１０とＣＭＯＳ回路とが一体化されたＭＥＭＳデバイスを容易に製造できる。
また、本実施形態の圧力センサ１０の製造方法によれば、容易に所望の形状のキャビティ５を精度よく形成でき、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサ１０を提供できる。
【００２５】
また、本実施形態の圧力センサ１０の製造方法によれば、犠牲層４の縁部が露出された内面８ｂを有する２つの開口部８を形成するので、キャビティ５の中央部の厚さが均一なものとなり、感度に優れた圧力センサ１０を提供できる。ここで、例えば、犠牲層４の中央部に開口部を形成した場合、キャビティを封止している開口部近傍の絶縁膜の厚みが不均一となり、キャビティの中央部の厚さが不均一となる場合がある。
また、本実施形態の圧力センサ１０の製造方法では、絶縁膜２により縦穴５ｂの一部と横穴５ａの一部とを充填しているので、開口部８全体に絶縁膜２を充填する場合と比較して、絶縁膜２の厚みを薄くすることができ、容易に効率よく製造できる。
【００２６】
なお、本発明の圧力センサおよび圧力センサの製造方法は、上述した実施形態に限定されるものではない。
例えば、上述した実施形態においては、検出素子が、ピエゾ抵抗素子であるものを例に挙げて説明したが、検出素子は、ダイアフラムの撓みを検出することができるものであればよく、圧電素子であってもよいし、ダイアフラムの撓みを静電容量の変化として検出するものであってもよい。図６（ａ）（ｂ）は、圧力センサの部位に圧電体層５０を用いた例である。図６（ａ）に示す例では、上記製造方法によって作製されたキャビティ５を有するダイアフラム６の直上に、圧力により発生した応力に応じて電荷を発生する圧電体層５０が形成されており、発生した電荷を電極５１で検知する圧電センサとして機能するものとされている。図６（ｂ）は、図６（ａ）に示す圧電センサ５２を半導体集積回路３０と一体化した平面図である（配線図は省略）。本発明によれば、キャビティ５の形成後の工程は半導体集積化回路の製造工程とよく整合するので、この様にして半導体回路とセンサ部を一体化することが可能となる。
また、上述した実施形態においては、半導体基板として、Ｓｉ基板を用いたが、Ｓｉ基板でなくてもよい。
【００２７】
また、犠牲層をエッチングするための開口部の平面形状は、長方形に限定されるものではなく、キャビティ５の形状に応じて決定でき、例えば、円形、楕円形、正方形などの形状とすることができ、特に限定されない。なお、開口部の平面形状が円形である場合は直径が、開口部の平面形状が楕円形である場合は短径が、開口部の平面形状が正方形である場合は辺の長さが、それぞれ１μｍ以下とされていることが好ましく、０．３μｍ以下とされていることがより好ましい。
また、開口部の数は、２つに限定されるものではなく、１つでもよいし、３つ以上であってもよく、キャビティの形状に応じて決定できる。また、開口部は、上述した例に示したように、犠牲層４の縁部が露出された内面８ｂを有するものとした場合、キャビティ５の中央部の厚さが均一なものとなるため好ましいが、犠牲層４の中央部に開口部を形成してもよい。この場合、開口部に露出した犠牲層４を開口部から同心円状に均一にエッチングすることができるので、容易に効率よく犠牲層４のエッチングを行なうことができる。
【００２８】
また、本発明においては、図１に示すように、絶縁膜２が、縦穴５ｂの一部と横穴５ａの一部とに充填され、２つの縦穴５ｂと横穴５ａが分断されていてもよいが、絶縁膜２によってキャビティ５を封止できればよく、２つの縦穴５ｂと横穴５ａとは分断されていなくてもよいし、図３に示すように、２つの縦穴５ｂ全体（開口部８全体）に充填されていてもよい。図３は、圧力センサの他の例を示した断面図である。図３に示す圧力センサ１０ｂにおいては、開口部８の内部が絶縁膜２によって完全に充填されており、キャビティ５が、Ｓｉ基板１とＳｉ層３との間に形成された横穴５ａからなる空洞とされている。図３に示す圧力センサ１０ｂを製造する場合、絶縁膜２の堆積は、開口部８の内部にも絶縁膜２を堆積させるために、堆積速度を遅くするなど絶縁膜２を等方的に堆積させる条件で行なわれる。
図３に示す圧力センサ１０ｂの製造方法においては、開口部８全体に絶縁膜２を充填しているので、キャビティ５が完全に封止されたものとなり、感度に優れた圧力センサ１０となる。なお、絶縁膜２を形成することによって、キャビティ５内を完全に封止することが好ましいが、キャビティ５を封止することにより、圧力を検出することが可能なダイアフラムを形成できればよく、キャビティ５内が完全に密閉されていなくてもよい。
【００２９】
［半導体装置］
次に、本発明の半導体装置について図面を参照して説明する。図４は、本発明の半導体装置の一例であるＭＥＭＳデバイスを示した概略平面図である。図４に示すＭＥＭＳデバイス２０は、基板上に回路領域３０とセンサ領域１０ａとが形成されたものである。回路領域３０には、ＣＭＯＳ回路（半導体集積回路）が設けられており、センサ領域１０ａには本発明の圧力センサが設けられている。
図４に示すＭＥＭＳデバイス２０は、センサ領域１０ａに本発明の圧力センサが設けられているので、容易に製造でき、しかも、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサを備えたものとなる。
【００３０】
［電子機器］
次に、本発明の電子機器について図面を参照して説明する。図５は、本発明の電子機器の一例である腕時計型電子機器を示した斜視図である。図５に示す腕時計型電子機器８０の本体８１には、本発明の圧力センサが備えられている。
図５に示す電子機器は、本発明の圧力センサを備えたものであるので、容易に製造でき、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサを備えたものとなる。
なお、本実施形態の電子機器として腕時計型電子機器を例に挙げて説明したが、本発明は図５に示す例に限定されるものではなく、本発明の圧力センサは、各種の電子機器に好適に用いることができる。さらに、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【図面の簡単な説明】
【００３１】
【図１】図１は、本発明の圧力センサの一例を示した断面図である。
【図２】図２は、本実施形態の圧力センサの製造方法を説明するための工程図である。
【図３】図３は、本発明の圧力センサの他の例を示した断面図である。
【図４】図４は、本発明の半導体装置の一例であるＭＥＭＳデバイスを示した概略平面図である。
【図５】図５は、本発明の電子機器の一例である腕時計型電子機器を示した斜視図である。
【図６】図６（ａ）は、本発明の圧力センサの一例を示した断面図であり、図６（ｂ）は、本発明の半導体装置の一例である半導体集積回路を示した概略平面図である。
【符号の説明】
【００３２】
１…Ｓｉ基板（半導体基板）、２…絶縁膜、３…Ｓｉ層（第２半導体層）、４…犠牲層、５…キャビティ（空洞部）、５ａ…横穴、５ｂ…縦穴、６…ダイアフラム、７…ピエゾ抵抗素子（検出素子）、８…開口部、８ａ…縁部、１０、１０ｂ…圧力センサ、１０ａ…センサ領域、１２…パッド酸化膜、１３…窒化膜、１４…熱酸化膜、２０…ＭＥＭＳデバイス、３０…回路領域、Ａ…キャビティ形成領域（空洞部形成領域）。
【図１】
2009139341.tif 000003
【図２】
2009139341.tif 000004
【図３】
2009139341.tif 000005
【図４】
2009139341.tif 000006
【図５】
2009139341.tif 000007
【図６】
2009139341.tif 000008