(57)【要約】【課題】Ｖｆｂシフトと移動度低下を低減し、界面特性にすぐれたゲート絶縁膜構成を有する半導体装置を提供する。【解決手段】シリコン基板を直接窒化して、シリコン窒化膜を形成し、前記シリコン窒化膜を、Ｎ２ＯとＨ２を含む混合ガスでアニールして、シリコン酸窒化（ＳｉＯＮ）膜を形成する。このようなシリコン酸窒化膜は、半導体装置のゲート絶縁膜に適用することができる。【選択図】図４
2009076577.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板を窒化して、シリコン窒化膜を形成し、
前記シリコン窒化膜を、Ｎ２ＯとＨ２を含む混合ガスでアニールして、シリコン酸窒化膜を形成する、
工程を含むことを特徴とする膜形成方法。
【請求項２】
シリコン窒化膜を、２６６Ｐａ以上の圧力下で、Ｎ２ＯとＨ２を含む混合ガスでアニールしてシリコン酸窒化膜を形成する、
ことを特徴とする膜形成方法。
【請求項３】
シリコン基板を窒化してシリコン窒化膜を形成し、
前記シリコン窒化膜を、Ｎ２ＯとＨ２を含む混合ガスでアニールして、シリコン酸窒化膜を形成し、
前記シリコン酸窒化膜上にゲート電極を形成する、
工程を含むことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上にシリコン窒化膜を形成し、
前記シリコン窒化膜を、２６６Ｐａ以上の圧力下で、Ｎ２ＯとＨ２を含む混合ガスでアニールしてシリコン酸窒化膜を形成し、
前記シリコン酸窒化膜上にゲート電極を形成する、
工程を含むことを特徴とする半導体装置の製造方法。
【請求項５】
シリコン基板上にシリコン酸窒化膜で構成されるゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
を有し、前記ゲート絶縁膜の膜厚中央部における窒素濃度は、前記シリコン基板との界面近傍における窒素濃度よりも高いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは半導体の分野に関し、特に、界面特性に優れフラットバンド電圧シフトを低減することのできるゲート絶縁膜の形成と、これを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
４５ｎｍ世代のゲート絶縁膜の物理膜厚は１．２ｎｍ以下になるが、ホウ素（Ｂ）拡散を防止し、リーク電流を減らすため、ゲート絶縁膜の窒素濃度が高まりつつある。従来、シリコン酸化膜（ＳｉＯ2）を熱プロセスやプラズマ窒化プロセスにより窒化する方法があるが、膜中に高い窒素濃度を得ることが困難である。そこで、Ｓｉ基板を高温で直接窒化した後、形成されたシリコン窒化膜を酸化（後酸化処理）することによって、より高い窒素濃度の酸窒化（ＳｉＯＮ）膜を得る方法が用いられている（たとえば、非特許文献１参照）。
【０００３】
図１は、直接窒化によりＳｉＯＮ膜を形成する方法を示す概略図である。図１（ａ）のように、シリコン基板１０１を窒化で直接窒化して、シリコン窒化膜（以下、適宜、「窒化膜」又は「ＳｉＮ」膜と称する）１０２を形成する。その後、図１（ｂ）のように、Ｎ２Ｏ（亜酸化窒素）ガスで後酸化して、ＳｉＯＮ膜（酸窒化膜）１０３を形成する。しかし、Ｎ２Ｏガスは低温で分解しにくく、窒化膜１０２を酸化するための酸素を十分に取り込むことができない。高温分解をしても、Ｎ２Ｏは酸素ラジカルＯ*とＮＯに分解し、酸化と窒化が同時に進行するようになる。その結果、シリコン界面付近で窒素濃度が高く、ダングリングボンドが低減されずに残り、膜中に電荷が存在する。この電荷に起因して、フラットバンド電圧Ｖfbのシフトが大きくなる。
【０００４】
理想的なＳｉＯＮ膜の構造としては、Ｓｉ基板１０１との界面側に、界面特性に優れた薄い酸化膜（窒素濃度の低いＳｉＯＮ膜又はＳｉＯx膜）が存在し、その上に窒素濃度の高い（誘電率の高い）ＳｉＯＮ膜が存在することが望ましいが、図１の方法では、十分な量の酸素を界面に供給することができず、図１（ｃ）の窒素濃度分布プロファイルに示すように、ＳｉＮ／Ｓｉ界面での窒素濃度が高くなる。その結果、界面準位にトラップされる電荷が増大し、Ｖｆｂがシフトする。
【０００５】
図２Ａ〜図２Ｃは、界面欠陥に起因するＭＯＳトランジスタの閾値電圧Ｖthのシフトを示す図である。図２ＡはｎＭＯＳの、図２ＢはｐＭＯＳのゲート電流Ｉｇおよびドレイン電流Ｉｄの電圧依存特性を、それぞれ複数種類のサンプルで示すグラフである。基準ＳｉＯＮ（ref. SiON）は、シリコン酸化膜へのプラズマ窒化等により所望の電流・電圧特性となるように窒素濃度分布を調整したＳｉＯＮ膜を有するサンプル、ＳｉＮ−１、ＳｉＮ−２、ＳｉＮ−３は、図１の直接窒化＋Ｎ２Ｏ後酸化法により、条件を変えて作製したＳｉＯＮ膜を有するサンプルである。このうち、ＳｉＮ−３は最適化された条件で作製されたサンプルである。図２Ｃに示すように、いずれのサンプルも基準ＳｉＯＮからのＶthシフトが大きく、特にｐＭＯＳでＶthシフトが顕著である。
【０００６】
一方、図３に示すように、不揮発性メモリのフローティングゲートに用いるＯＮＯ膜を形成するために、シリコン酸化（ＳｉＯ2）上にＣＶＤ法で成膜されたＳｉＮ膜を、Ｎ２ＯガスとＨ２ガスで表面酸化する方法が知られている（たとえば、特許文献１参照）。この表面酸化処理で、時間の経過とともに、Δｔの膜厚に相当するＳｉＮ膜の表面領域が酸化されると同時に、表面のＳｉＯ2膜が成長する。ＳｉＮ膜の表面領域のみを酸化するため、成膜圧力が１３３Ｐａ以下に設定されている。
【非特許文献１】Robust Ultrathin Oxynitride Dielectrics by NH3 Nitridation and N2O   RTA Treatment. IEEE ELECTRON DEVICE LETTERS  P378. Vol.21, NO.8, August   2000
【特許文献１】特許第３５７８１５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、Ｖｆｂシフトと移動度低下を低減し、界面特性にすぐれたゲート絶縁膜構成を有する半導体装置の提供を課題とする。
【０００８】
また、そのようなゲート絶縁膜の形成方法の提供を課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、シリコン窒化膜とシリコン基板の界面まで十分な量の酸素を供給することによって、界面欠陥を低減する。具体的には、Ｎ２ＯにＨ２を添加して、次の反応を起こさせる。
【００１０】
Ｎ２Ｏ＋Ｈ２→Ｏ*＋ＯＨ*＋ＮＯx
Ｈ２の作用で、水酸基ラジカルＯＨ*や酸素ラジカルＯ*（基底状態を含む原子状の酸素を指す）が生成される。これらの原子は、Ｏ２分子に比べて小さいため、ＳｉＮx膜を透過しやすい。したがって、速やかにシリコン窒化膜とシリコン基板との界面（ＳｉＮ／Ｓｉ界面）に到達してＳｉと反応して、窒化膜とシリコン基板の界面に良質なＳｉＯｘ膜を形成することができる。
【００１１】
第１の側面では、良好な界面特性を有する膜形成方法を提供する。この方法は、
（ａ）シリコン基板を窒化して、シリコン窒化膜を形成し、
（ｂ）前記シリコン窒化膜を、Ｎ２ＯとＨ２を含む混合ガスでアニールして、シリコン酸窒化（ＳｉＯＮ）膜を形成する、
工程を含む。
【００１２】
第２の側面では、膜形成方法は、シリコン基板上に形成したシリコン窒化膜を、２６６Ｐａ以上のプロセス圧力下で、Ｎ２ＯとＨ２を含む混合ガスでアニールしてシリコン酸窒化（ＳｉＯＮ）膜を形成する、
ことを特徴とする。
【００１３】
好ましくは、これらの方法において、アニール処理のプロセス温度は、９５０℃〜１１００℃である。アニール処理において基板とシリコン窒化膜との界面にＳｉＯ２が形成される。ＳｉＯ２の形成による体積膨張が生じるが、上記の温度でのアニール処理であれば、高温での上の高いN層の伸びにより、緩和され、対応される。低温の場合より、エネルギー的に有利になる。
【００１４】
上述した膜形成方法は、半導体装置のゲート絶縁膜の形成に適用することができる。
【００１５】
第３の側面では、半導体装置の構成を提供する。半導体装置は、
（ａ）シリコン基板上にシリコン酸窒化（ＳｉＯＮ）膜で構成されるゲート絶縁膜と、
（ｂ）前記ゲート絶縁膜上のゲート電極と、
を有し、前記ゲート絶縁膜の膜厚中央部における窒素濃度は、前記シリコン基板との界面近傍における窒素濃度よりも高いことを特徴とする。
【発明の効果】
【００１６】
上記の方法および構成によれば、界面欠陥を低減し、移動度低下とＶｆｂシフトを低減した半導体装置を提供することができる。また、良好な窒素濃度分布によりゲート絶縁膜の物理膜厚を確保することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して、本発明の良好な実施形態を説明する。図４は、本発明の一実施形態に係るＳｉＯＮ膜形成の基本原理を説明するための図である。まず、図４（ａ）に示すように、シリコン基板１１にシリコン窒化膜１２を形成する。シリコン窒化膜１２は、たとえばシリコン基板１１を高温窒化して直接窒化にて形成することができる。
【００１８】
その後、図４（ｂ）のように、Ｎ２Ｏ（亜酸化窒素）にＨ２を添加した混合ガスでアニールして、シリコン基板１１との界面に、窒素（Ｎ）濃度よりも酸素（Ｏ）濃度のほうが高いＳｉＯ（Ｎ）膜１４が形成される。この界面ＳｉＯ（Ｎ）膜１４を、従来の手法で形成される酸素濃度が不十分な界面ＳｉＯ（Ｎ）膜と区別する意味で、「高酸素濃度ＳｉＯ（Ｎ）膜１４」と称する。
【００１９】
なお、図示の簡略化のため、シリコン基板１１の表面上に積層膜構造１４、１３、１５が位置するように図示されているが、界面ＳｉＯ（Ｎ）膜１４の少なくとも一部はシリコン基板１１内部に位置し、ほぼＳｉＯｘの組成となる。
【００２０】
一方、シリコン窒化膜１２の表面領域は、酸化雰囲気（Ｎ２Ｏ＋Ｈ２アニール）に露出しているので酸素濃度の高いＳｉＯ（Ｎ）膜１５となる。表面ＳｉＯ（Ｎ）膜１５の酸素濃度は、界面ＳｉＯ（Ｎ）膜１４よりも高い。シリコン窒化膜１２の中間領域は、シリコン界面と窒化膜表面に比較して窒素濃度の高いＳｉＯＮ膜１３となる。
【００２１】
このアニール処理では、酸化性ガスとしてＯ２を、還元ガスとしてＨ２を含む混合ガスが用いられる。Ｈ２ガスの作用で次の反応が起きる。
【００２２】
２ＮＯ＋２Ｏ２＋Ｈ２→４ＮＯ＋２ＯＨ＊＋２Ｏ＊                （１）
生成された水酸基ラジカルＯＨ＊と酸素ラジカルＯ＊は、酸素分子よりも小さいので、ＳｉＮ膜１２を透過しやすい。すなわち、Ｎ２ＯやＯ２よりも容易にシリコン界面に到達して、Ｓｉと反応して良質なＳｉＯｘ膜１４を形成する。また、ＯＨ＊とＯ＊はシリコン界面よりも上方のＳｉＮ膜１２をＳｉＯＮ膜１３にする。なお、ＳｉＮ膜１２の表面領域は、表面酸化されてＳｉＯ（Ｎ）膜１５となる。
【００２３】
ＳｉＮ膜１２を透過しやすい水酸基ラジカルＯＨ＊と酸素ラジカルＯ＊を用いたので、最終的な絶縁膜の窒素濃度プロファイルは、図１（ｃ）に示すように、シリコン界面と表面領域で酸素濃度が高く、膜の中間領域で窒素濃度が高くなる（誘電率が高くなる）、理想的なプロファイルとなる。これにより、界面付近でのダングリングボンドを低減し、界面電荷を低減することができる。
【００２４】
図５は、図４の絶縁膜構成を適用した半導体装置の製造工程図である。通常は、ウェーハ上に異なる種類のトランジスタ（メモリセルと周辺回路、フラッシュメモリと高電圧／低電圧トランジスタなど）や、異なる導電型のトランジスタを同時に作り込むが、以下の説明では、簡略化のためひとつのトランジスタに着目して説明する。
【００２５】
まず図５（ａ）に示すように、素子分離領域（ＳＴＩ）１６とウェル１８が形成されたシリコン基板１１の（００１）面の表面を清浄化して、直接窒化により膜厚２．５ｎｍ以下、たとえば１．２ｎｍ〜２．０ｎｍのシリコン窒化膜１２を形成する。直接窒化は、たとえばＮＨ３窒化、Ｎ２／Ｈ２ガスを用いた熱窒化、プラズマ窒化、ＣＶＤ窒化などであり、プラズマ窒化の場合は、Ｎ２、Ａｒ／Ｎ２、Ｘｅ／Ｎ２、Ｏ２、又はこれらの混合ガスを原料ガスとすることができる。直接窒化により、シリコン基板１１の界面にＳｉ−Ｎボンドが形成され、シリコン窒化膜１２が形成される。
【００２６】
次に、図５（ｂ）に示すように、シリコン窒化膜１２を、Ｎ２ＯとＯ２に、Ｈ２を添加した混合ガスでアニールする。アニール温度は９５０℃〜１１００℃、プロセス圧力は２６６Ｐａ（２ｔｏｒｒ）以上である。全体の流量（Ｎ２Ｏガス＋Ｈ２ガス）に対するＨ２ガスの流量比（Ｈ２／Ｎ２Ｏ）は０．０１〜０.３３である。このＨ２／Ｎ２Ｏ混合ガスを用いたアニール処理において、還元ガスＨ２の作用により、酸素ラジカルと水酸基ラジカルが生成される。酸素分子よりもサイズの小さなこれらのラジカルは、シリコン窒化膜１２を透過して、シリコン界面でＳｉ−Ｏ−Ｎボンドを形成する。これにより、シリコン界面に従来方法のＳｉＯ（Ｎ）膜よりも酸素濃度の高い高酸素濃度ＳｉＯ（Ｎ）膜１４が形成される。なお、シリコン窒化膜１２の露出面もＳｉ−Ｏ−Ｎボンドが形成され、酸素濃度が界面ＳｉＯ（Ｎ）膜１４よりも高いＳｉＯ（Ｎ）膜１５が形成される。シリコン窒化膜１２の中間領域は、シリコン界面や表面領域よりも窒素濃度の高い（高誘電率の）ＳｉＮＯ膜１３となる。ＳｉＮＯ膜１３の窒素濃度分布のピーク濃度は、２０〜３０atm％である。界面ＳｉＯ（Ｎ）膜１４、ＳｉＮＯ膜１３、および表面ＳｉＯ（Ｎ）膜１４でゲート絶縁膜１７を構成する。
【００２７】
次に、図５（ｃ）に示すように、全面にポリシリコン膜を形成し、フォトリソグラフィ法とエッチングにより所定の形状にパターニングしてゲート電極１９を形成し、ゲート電極１９をマスクとして不純物イオンを注入して、ソース・ドレインエクステンション２１を形成する。ｎ型ウェル１８にｐ型ＭＯＳＦＥＴを形成する場合は、ｐ型ドーパントとしてＢ（ホウ素）、ＢＦ（フッ化ボロン）、ＢＦ２（２フッ化ボロン）等を注入し、ｐ型ウェル１８にｎ型ＭＯＳＦＥＴを形成する場合は、Ａｓ（ヒ素）、Ｐ（リン）等を注入する。
【００２８】
次に、図５（ｄ）に示すように、全面にゲート電極１９の側壁にサイドウォールスペーサ２２を形成し、不純物イオン注入により、ソース・ドレイン不純物拡散層２３を形成する。サイドゥオールスペーサ２２は、シリコン窒化膜、シリコン酸化膜、あるいはこれらの二重構造としてもよい。サイドゥオールスペーサ２２の形成時の異方性エッチングで、余分なゲート絶縁膜１７は除去される。その後、図示はしないが、ゲート電極１９の表面およびソース・ドレイン不純物拡散層２３の表面を洗浄してシリサイドを形成する。
【００２９】
このような半導体装置は、ゲート絶縁膜１７とシリコン基板１１の界面において、十分な酸素濃度を確保でき、界面電荷が低減され、Ｖｆｂシフトを防止することができる。
【００３０】
図６は、シリコン基板を直接窒化した後に、異なる後酸化方法により形成したゲート絶縁膜を有するサンプルのＶｆｂシフトを比較するグラフである。各サンプルのＶｆｂシフト値は、コロナ放電電荷（corona charge）法で測定した値である。
【００３１】
サンプルＡとサンプルＢは、図４の実施形態の方法、すなわちＮ２ＯにＨ２を添加したガスで後酸化したものであり、サンプルＡはアニール条件を９５０℃、６ｔｏｒｒ、６０ｓに設定したもの、サンプルＢは、アニール条件を１０００℃、６ｔｏｒｒ、２５ｓに設定したものである。サンプルＣ〜Ｆ（ＩＳＳＧ−１〜ＩＳＳＧ−４）は、Ｏ２にＨ２を添加したガスで後酸化したものであり、処理条件を変えたものである。ＩＳＳＧ−１の処理条件は、８１０℃、７．７５torrで１０ｓ、ＩＳＳＧ−２の処理条件は、９００℃、７．７５torrで１０ｓ、ＩＳＳＧ−３の処理条件は、９００℃、１torr、窒素アニールありで２０ｓ、ＩＳＳＧ−４の処理条件は、９００℃、１torr、窒素アニールなしで２０ｓである。サンプルＧは、図１の従来方法（直接窒化＋Ｎ２Ｏアニール）で作製したゲート絶縁膜を有するサンプルである。
【００３２】
ターゲットのフラットバンド電圧Ｖｆｂは、水平な一点鎖線で示すレベルにあり、ＳｉＯ２ゲート絶縁膜のＶｆｂを基準としている。図１の従来方法で作製したサンプルＧは、ＳｉＯ２のＶｆｂよりもかなり正の方向にあり、シフトが大きい。これは、分解される酸素原子Ｏ＊の量が不十分であるため、ＳｉＮ／Ｓｉ界面の欠陥（ダングリングボンド）を除去しきれないためである。
【００３３】
ＩＳＳＧ（Ｏ２＋Ｈ２アニール）によるサンプルＣ〜Ｆでは、処理条件を変えることでＶｆｂを調整できるが、酸化速度が速すぎて制御が困難であり、サンプルＦは測定不能となっている。
【００３４】
これに対して、実施形態の方法で作製したサンプルＡとＢでは、Ｖｆｂを界面特性に優れたＳｉＯ２膜のＶｆｂに近似するように、精度良く制御することができる。
【００３５】
図７は、界面準位密度Ｄｉｔ［１／ｃｍ2＊ｅＶ］と、実施形態のＥＩＳＳＧ（Ｎ２Ｏ＋Ｈ２アニール）処理条件の関係を示すグラフである。図７（ａ）において、アニール温度が１０００℃から」１１００℃に上がるにつれ、界面準位密度が低減され、１１００℃では、ほぼ基準ＳｉＯＮ膜の特性と一致することがわかる。この良好な界面準位密度は、ＳｉＮ／Ｓｉ界面に酸素が十分に供給されているからである。これに対して、従来の直接窒化＋Ｎ２Ｏアニール（optimized SiN+N2O）では、条件を最適化したサンプルであっても界面準位密度が高く、Ｖｆｂシフトや移動度低下の原因となる。
【００３６】
また、図７（ｂ）に示すように、Ｎ２Ｏ＋Ｈ２アニールのときのプロセス圧力は、２ｔｏｒｒ（２６６Ｐａ）から１０ｔｏｒｒ（１３３３Ｐａ）に上げるにつれ、界面特性に優れたＳｉＯ２膜の界面準位密度に近づくことがわかる。
【００３７】
図８は、実施形態の方法で作成したゲート絶縁膜中の窒素（Ｎ）と酸素（Ｏ）の分布を示す図であり、ＲＢＳ（Rutherford Backscattering Spectrometry）の測定結果である。図中、三角のマークが窒素（Ｎ）の濃度、黒の四角が酸素（Ｏ）の濃度である。横軸は、直接窒化した窒化膜表面をゼロとして、深さ方向の膜厚であり、シリコン基板との界面は表面から２２Åのところにある。この結果から、窒素（Ｎ）は、ゲート絶縁膜の中央部分でその濃度が高く成るように分布し、酸素（Ｏ）はＳｉＮ／Ｓｉ界面近傍まで、ほぼ一定に分布し、ＳｉＮ／Ｓｉ界面においても、窒素（Ｎ）濃度の４倍近くである。ここから、実施形態の方法によれば、シリコン基板の直接窒化により得られたシリコン窒化膜を酸化する際に、ＳｉＮ／Ｓｉ界面に十分な量の酸素（Ｏ）を含むＳｉＯ（Ｎ）膜が形成されることがわかる。
【００３８】
図９（ａ）と図９（ｂ）は、実施形態の方法で、直接窒化の後にＮ２Ｏ＋Ｈ２アニール（ＥＩＳＳＧ処理）を行って形成したゲート絶縁膜を有するｎＭＯＳトランジスタとｐＭＯＳトランジスタのデバイスＣ−Ｖ特性を示すグラフである。図中、正方形と実線でプロットされたカーブが、実施例のＥＩＳＳＧ処理を行ったサンプルのＣ−Ｖ特性、菱形と点線でプロットされたカーブが、所望の特性に調整された量産用のＳｉＯＮ膜（「基準ＳｉＯＮ膜」とする）のＣ−Ｖ特性である。Ｖｔｈシフトは、基準ＳｉＯＮ膜と比べて、ｎＭＯＳ側でわずか−３０ｍＶのシフト、ｐＭＯＳ側で−８０ｍＶであり、図２Ｃの従来法によるゲート絶縁膜と比較して、Ｖｆｂシフトの低減効果が大きいことがわかる。また、移動度（Ｇｍ×Ｔeff）は、ｎＭＯＳで基準ＳｉＯＮ膜の１００％、ｐＭＯＳで基準ＳｉＯＮ膜の９１％にまで近似し、従来のＮ２Ｏアニール法と比較して実用に適することがわかる。
【００３９】
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）
シリコン基板を窒化して、シリコン窒化膜を形成し、
前記シリコン窒化膜を、Ｎ２ＯとＨ２を含む混合ガスでアニールして、シリコン酸窒化膜を形成する、
工程を含むことを特徴とする膜形成方法。
（付記２）
シリコン窒化膜を、２６６Ｐａ以上の圧力下で、前記Ｎ２ＯとＨ２を含む混合ガスでアニールしてシリコン酸窒化膜を形成する、
ことを特徴とする膜形成方法。
（付記３）
前記アニール処理の温度は、９５０℃〜１１００℃であることを特徴とする付記１又は２に記載の膜形成方法。
（付記４）
前記混合ガスにおけるＨ２の流量比は０．０１〜０.３３であることを特徴とする付記１又は２に記載の膜形成方。
（付記５）
前記シリコン窒化膜は、熱窒化、プラズマ窒化、ＮＨ３窒化、又はＣＶＤ窒化により形成されることを特徴とする付記１または２に記載の膜形成方法。
（付記６）
前記シリコン窒化膜は、膜厚２．５ｎｍ以下に形成されることを特徴とする付記１〜５のいずれかに記載の膜形成方法。
（付記７）
シリコン基板を窒化してシリコン窒化膜を形成し、
前記シリコン窒化膜を、Ｎ２ＯとＨ２を含む混合ガスでアニールして、シリコン酸窒化膜を形成し、
前記シリコン酸窒化膜上にゲート電極を形成する、
工程を含むことを特徴とする半導体装置の製造方法。
（付記８）
半導体基板上にシリコン窒化膜を形成し、
前記シリコン窒化膜を、２６６Ｐａ以上の圧力下で、Ｎ２ＯとＨ２を含む混合ガスでアニールしてシリコン酸窒化膜を形成し、
前記シリコン酸窒化膜上にゲート電極を形成する、
工程を含むことを特徴とする半導体装置の製造方法。
（付記９）
前記アニール処理のプロセス温度は、９５０℃〜１１００℃であることを特徴とする付記７又は８に記載の半導体装置の製造方法。
（付記１０）
前記混合ガスにおけるＨ２の流量比は０．０１〜０．３３であることを特徴とする付記７又は８に記載の半導体装置の製造方法。
（付記１１）
シリコン基板上にシリコン酸窒化膜で構成されるゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
を有し、前記ゲート絶縁膜の膜厚中央部における窒素濃度は、前記シリコン基板との界面における窒素濃度よりも高いことを特徴とする半導体装置。
（付記１２）
前記ゲート絶縁膜の物理膜厚は、２．５ｎｍ以下であることを特徴とする付記１２に記載の半導体装置。
【図面の簡単な説明】
【００４０】
【図１】従来の直接窒化＋Ｎ２Ｏ酸化法によるＳｉＯＮ膜の形成を説明する図である。
【図２Ａ】図１の従来方法で作製されたｎＭＯＳトランジスタのＶｔｈ特性を示す図である。
【図２Ｂ】図１の従来方法で作製されたｐＭＯＳトランジスタのＶｔｈ特性を示す図である。
【図２Ｃ】図２Ａおよび図２ＢのトランジスタのＶｔｈシフトの表である。
【図３】公知のＮ２Ｏ＋Ｈ２ガスによるフローティングゲートＯＮＯ膜の形成を示す図である。
【図４】本発明の実施形態のＳｉＯＮ膜形成の基本原理を説明するための図である。
【図５】図４のＳｉＯＮ膜を用いた半導体装置の製造工程図である。
【図６】実施形態のＳｉＯＮ膜と従来方法によるＳｉＯＮ膜とのＶｆｂを比較したグラフである。
【図７】界面準位密度と、実施形態のＮ２Ｏ＋Ｈ２アニール処理条件の関係を示すグラフである。
【図８】実施形態の方法で作製したＳｉＯＮ膜の窒素（Ｎ）分布および酸素（Ｏ）分布を示すグラフである。
【図９】実施形態の方法で作成したＳｉＯＮ膜を有する半導体装置のデバイスＣ−Ｖ特性を示すグラフである。
【符号の説明】
【００４１】
１０  半導体装置
１１  シリコン基板
１２  ＳｉＮ膜
１３  ＳｉＯＮ膜
１４  界面ＳｉＯ（Ｎ）膜
１５  表面ＳｉＯ（Ｎ）膜
１６  素子分離（ＳＴＩ）
１７  ゲート絶縁膜
１８  ウェル
１９  ゲート電極
２１  ソース・ドレインエクステンション
２３  ソース・ドレイン不純物拡散層
【図１】
2009076577.tif 000003
【図２Ａ】
2009076577.tif 000004
【図２Ｂ】
2009076577.tif 000005
【図２Ｃ】
2009076577.tif 000006
【図３】
2009076577.tif 000007
【図４】
2009076577.tif 000008
【図５】
2009076577.tif 000009
【図６】
2009076577.tif 000010
【図７】
2009076577.tif 000011
【図８】
2009076577.tif 000012
【図９】
2009076577.tif 000013