(57)【要約】【課題】  放電による電子放出素子の破壊を抑制し得る電子源を提供することを目的とする。【解決手段】  本発明の電子源は、基板上に設けられた走査配線と変調配線とによりマトリクス状に接続された複数の電子放出素子を有する電子源であって、前記複数の電子放出素子の各々は、前記走査配線に接続されたカソード電極と、前記変調配線に接続されたゲート電極と、複数の電子放出部と、を備え、前記カソード電極は、前記複数の電子放出部にカソード電位を印加する第１の櫛歯形状部を備え、前記ゲート電極は、前記複数の電子放出部にゲート電位を印加する第２の櫛歯形状部を備え、前記第１の櫛歯形状部及び前記第２の櫛歯形状部の各々は複数の櫛歯部を備えており、更に、前記電子源は、前記第１の櫛歯形状部及び第２の櫛歯形状部の少なくとも一方の櫛歯形状部が備える複数の櫛歯部と電気的に接続された接続電極を有することを特徴とする。【選択図】  図３
2009272097.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた走査配線と変調配線とによりマトリクス状に接続された複数の電子放出素子を有する電子源であって、
前記複数の電子放出素子の各々は、前記走査配線に接続されたカソード電極と、前記変調配線に接続されたゲート電極と、複数の電子放出部と、を備え、
前記カソード電極は、前記複数の電子放出部にカソード電位を印加する第１の櫛歯形状部を備え、
前記ゲート電極は、前記複数の電子放出部にゲート電位を印加する第２の櫛歯形状部を備え、
前記第１の櫛歯形状部及び前記第２の櫛歯形状部の各々は複数の櫛歯部を備えており、
更に、前記電子源は、前記第１の櫛歯形状部及び第２の櫛歯形状部の少なくとも一方の櫛歯形状部が備える複数の櫛歯部と電気的に接続された接続電極を有することを特徴とする電子源。
【請求項２】
前記接続電極は、該接続電極と電気的に接続された櫛歯形状部が備える櫛歯部の中心より該櫛歯部の先端側で該櫛歯形状部と電気的に接続されたものであることを特徴とする請求項１に記載の電子源。
【請求項３】
前記接続電極は、前記第１の櫛歯形状部が備える複数の櫛歯部を電気的に接続することを特徴とする請求項１又は２に記載の電子源。
【請求項４】
前記第２の櫛歯形状部の櫛歯部のうち、前記基板の面内方向において前記接続電極と重複する部分の幅は、該櫛歯部のうち該接続電極と重複しない部分の幅よりも小さいことを特徴とする請求項３に記載の電子源。
【請求項５】
前記第２の櫛歯形状部は前記第１の櫛歯形状部の上に設けられることを特徴とする請求項１乃至４のいずれかに記載の電子源。
【請求項６】
前記第１の櫛歯形状部と前記第２の櫛歯形状部とは、前記基板の面内方向において重複しない位置に配置されることを特徴とする請求項１乃至５のいずれかに記載の電子源。
【請求項７】
請求項１乃至６のいずれかに記載の電子源を有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子源および電子源を有する画像表示装置に関する。
【背景技術】
【０００２】
冷陰極とゲート電極とが櫛歯状に形成され、それらが互いにかみ合った状態に形成された電子放出素子が知られている（特許文献１参照。）。
【０００３】
このような電子放出素子を有する画像表示装置は、電子放出素子から放出された電子が高電圧の印加されたアノード電極により加速され、蛍光体に衝突して蛍光体を発光させる。電子放出素子は、走査配線や変調配線によりマトリクス状に結線されており、複数の電子放出素子から電子を放出することにより、画像表示装置に画像を表示させている。
【特許文献１】欧州特許第０３５４７５０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電子放出素子を有する画像表示装置の内部は、一般に、高い真空度に保たれている。また、上述したように、アノード電極には高電圧が印加されている。そのため、走査配線、信号配線などの配線や電子放出素子は、高電界にさらされることになる。したがって、電子放出素子や配線などに電界が集中しやすい３重点や異物などが存在すると、そこが電界集中点となり、画像表示装置内部の真空中で放電が発生することがある。
【０００５】
放電が発生すると、アノード電極に蓄積された電荷が電子放出素子や配線などに流れ込み、配線と接続された駆動回路にも電流が流れ込むことがある。その結果、駆動回路の破壊を引き起こすこともあり得る。
【０００６】
また、走査配線や信号配線などの配線に大きな電流が流れ込み、配線の電位が上昇すると、それらの配線に接続された電子放出素子に過剰な電圧が印加されることになる。その結果、一つの配線につながる複数の電子放出素子が破壊され、連続画素欠陥を引き起こすこともあり得る。
【０００７】
本発明は、放電による電子放出素子の破壊を抑制し得る電子源及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の電子源または画像表示装置は、基板上に設けられた走査配線と変調配線とによりマトリクス状に接続された複数の電子放出素子を有する電子源であって、前記複数の電子放出素子の各々は、前記走査配線に接続されたカソード電極と、前記変調配線に接続されたゲート電極と、複数の電子放出部と、を備え、前記カソード電極は、前記複数の電子放出部にカソード電位を印加する第１の櫛歯形状部を備え、前記ゲート電極は、前記複数の電子放出部にゲート電位を印加する第２の櫛歯形状部を備え、前記第１の櫛歯形状部及び前記第２の櫛歯形状部の各々は複数の櫛歯部を備えており、更に、前記電子源は、前記第１の櫛歯形状部及び第２の櫛歯形状部の少なくとも一方の櫛歯形状部が備える複数の櫛歯部と電気的に接続された接続電極を有することを特徴とする。
【０００９】
なお、本発明における電子放出素子とは、画像表示装置として用いた場合に１つのサブピクセルを構成するものを意味する。また、本発明の電子放出素子は、複数の電子放出部を備えている。カソード電極にカソード電位を印加し、ゲート電極にゲート電位を印加することにより、電子放出部は電子を放出する。また、本発明の電子源は、走査配線と変調配線とによりマトリクス状に接続された複数の電子放出素子を備えている。
【発明の効果】
【００１０】
本発明は、かかる構成により、放電による電子放出素子の破壊を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明の実施形態について、図面を参照して説明する。
【００１２】
＜第１の実施形態＞
（画像表示装置の構成）
本発明に係る電子放出素子を複数備える電子源を有する画像表示装置について、図１、図２を用いて説明する。
【００１３】
図１は、本発明の画像表示装置の構造の一例を示す斜視図であり、その内部構造を示すために一部を切り欠いて示している。図中、１は基板、３２は走査配線、３３は変調配線、３４は電子放出素子である。４１は基板１を固定したリアプレート、４６はガラス基板４３の内面に蛍光体４４とアノード電極としてのメタルバック４５等が形成されたフェースプレートである。４２は支持枠であり、この支持枠４２にリアプレート４１、フェースプレート４６がフリットガラス等を介して取り付けられ、外囲器４７を構成している。ここで、リアプレート４１は主に基板１の強度を補強する目的で設けられるため、基板１自体で十分な強度を持つ場合には、別体のリアプレート４１は不要である。また、フェースプレート４６とリアプレート４１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【００１４】
ｍ本の走査配線３２は、端子Ｄｘ１，Ｄｘ２，…Ｄｘｍと接続されている。ｎ本の変調配線３３は、端子Ｄｙ１，Ｄｙ２，…Ｄｙｎと接続されている（ｍ，ｎは、共に正の整数）。これらｍ本の走査配線３２とｎ本の変調配線３３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している。
【００１５】
高圧端子はメタルバック４５に接続され、例えば１０［ｋＶ］の直流電圧が供給される。これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００１６】
図２は、本発明の電子源を示す模式図である。本発明の電子源は、走査配線３２と変調配線３３とによりマトリクス状に接続された複数の電子放出素子３４を有している。
【００１７】
走査配線３２には、Ｘ方向に配列した電子放出素子３４の行を選択するための走査信号を印加する走査回路（不図示）が接続される。一方、変調配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて変調するための、変調回路（不図示）が接続される。各電子放出素子に印加される駆動電圧は、電子放出素子に印加される走査信号と変調信号の差電圧として供給される。
【００１８】
（電子放出素子の構成）
図３は、本実施形態の電子放出素子を示す模式図である。
【００１９】
走査配線３２には、カソード電極２が接続されている。カソード電極２には、走査配線３２からカソード電位が印加される。変調配線３３には、ゲート電極５が接続されている。ゲート電極５には、変調配線３３からゲート電位が印加される。
【００２０】
また、本発明の電子放出素子は、複数の電子放出部１２を有している。複数の電子放出部の各々は、カソード電極２及びゲート電極５と接続されている。走査配線３２に印加された走査信号がカソード電極２を介して電子放出部１２にカソード電位として印加され、変調配線３３に印加された変調信号がゲート電極５を介して電子放出部１２にゲート電位として印加されることで、複数の電子放出部１２から電子が放出される。
【００２１】
図に示されるように、本発明のカソード電極２は櫛歯形状部（本発明の「第１の櫛歯形状部」に相当）を有している。すなわち、カソード電極２の櫛歯形状部は、少なくとも櫛歯部２ａ、２ｂ、２ｃを有している。本実施形態のカソード電極２の櫛歯形状部は、更に、柄部２ｄを有している。
【００２２】
同様に、本発明のゲート電極５は櫛歯形状部（本発明の「第２の櫛歯形状部」に相当）を有している。すなわち、ゲート電極５の櫛歯形状部は、少なくとも櫛歯部５ａ、５ｂ、５ｃを有している。本実施形態のゲート電極５の櫛歯形状部は、更に、柄部５ｄを有している。
【００２３】
更に、本発明の電子放出素子は、複数の櫛歯部と電気的に接続された接続電極１０を有する。本実施形態の接続電極１０は、カソード電極２の櫛歯形状部が備える複数の櫛歯部２ａ、２ｂ、２ｃと電気的に接続されている。
【００２４】
図３のＡ−Ａ’断面図を図４に示す。
【００２５】
本実施形態では、基板１の上に接続電極１０が設けられ、接続電極１０の上にカソード電極の櫛歯部２ａ、２ｂ、２ｃが設けられている。一方、接続電極１０とゲート電極の櫛歯部５ｂ、５ｃとの間には絶縁部材３が設けられている。これにより、接続電極１０はカソード電極２のみと電気的に接続されている。
【００２６】
（電子放出部の構成）
図３のＢが示す部分の電子放出部の構成を図５に示す。図５（Ａ）は、図３のＢが示す部分の平面図である。図５（Ｂ）は、図５（Ａ）のＡ−Ａ’断面図である。図５（Ｃ）は、図５（Ａ）の右側面図である。
【００２７】
図から明らかなように、本実施形態では、カソード電極の櫛歯部２ａに複数の電極６Ａ、６Ｂ、６Ｃ、６Ｄが接続されている。また、ゲート電極の櫛歯部５ａに複数の電極９０Ａ、９０Ｂ、９０Ｃ、９０Ｄが接続されている。また、３は絶縁部材であって、絶縁層３ａと３ｂにより構成されている。
【００２８】
（接続電極による抵抗値の変化）
図６は、本発明の接続電極１０の効果を示す図である。ここでは、櫛歯部を６本有する場合を例として説明する。図６（ａ）に示すように、本実施形態では、長さ１６０μｍ、幅４μｍ、厚さ２０ｎｍのＭｏで櫛歯部を形成した。また、接続電極１０は、長さ４０μｍ、幅８μｍ、厚さ２０ｎｍのＭｏ膜で形成した。
【００２９】
図６（ｂ）は、接続電極１０の位置によるＡ−Ｂ間の抵抗の変化を示す図である。横軸は、接続電極１０と櫛歯部の先端との距離である接続位置ｙμｍである。縦軸は、図６（ａ）のＡ−Ｂ間の抵抗である。ｙ＝１６０μｍは、接続電極１０が存在しない場合と等価なものである。接続電極１０を櫛歯部の先端（ｙ＝０μｍ）に接続した場合の抵抗は９３Ωであった。このように、接続電極１０を設けることで、接続電極を設けない場合の抵抗４００Ωに比べて、カソード電極の抵抗を大きく低減することができる。抵抗値を十分に低減させるためには、接続電極１０を櫛歯部の中心より櫛歯部の先端側（ｙ≦８０μｍ）とすることが好ましい。
【００３０】
なお、本実施形態では接続電極１０を１つ有する構成を説明したが、櫛歯形状部に対して複数の接続電極を有する構成を採用してもよい。
【００３１】
また、後述する実施形態において説明するように、接続電極１０はゲート電極５と電気的に接続されるものであっても構わない。また、カソード電極２と電気的に接続される接続電極とは別に、ゲート電極５と電気的に接続される接続電極を有するものであっても構わない。しかし、カソード電極２とゲート電極５に電位を印加する際にカソード電極２とゲート電極５との間で電流が流れる電子放出部の場合、走査配線３２の抵抗を変調配線３３の抵抗よりも小さくすることが好ましい。１つの走査配線を選択した際に同時に選択される複数の電子放出素子に対して変調配線からゲート電位が印加されると、走査配線には同時に選択される複数の電子放出素子からの電流が流れることになる。そのため、走査配線の抵抗が大きいと走査配線の位置に応じて電圧降下が生じ、走査配線内において走査電位の分布が生じることとなる。そこで、走査配線の抵抗を小さくすることが求められる。
【００３２】
放電による電流がアノード電極から電子放出素子に流れ込む場合、この放電電流は走査配線と変調配線のうち抵抗の小さい方の配線に流れ込むこととなる。そのため、カソード電極２とゲート電極５に電位を印加する際にカソード電極２とゲート電極５との間で電流が流れる電子放出部の場合は、接続電極１０はカソード電極２と電気的に接続されるものであることが好ましい。
【００３３】
このように、接続電極１０を設けることにより、カソード電極の抵抗を大きく低減することができる。そのため、放電が発生しカソード電極を介して走査配線に大きな電流が流れ込んだ場合も、走査配線の電位の上昇を抑制することができる。これにより、放電電流が流れる走査配線に接続される複数の電子放出素子に過剰な電圧が印加されるのが抑制され、これらの電子放出素子が破壊されるのを抑制することができる。
【００３４】
＜第２の実施形態＞
図７は、本実施形態の電子放出素子を示す模式図である。本実施形態は、ゲート電極５の形状が第１の実施形態と異なる点を除いて、第１の実施形態と同様の構成である。
【００３５】
図７のＢが示す部分の電子放出部の構成を図８に示す。図８（Ａ）は、図７のＢが示す部分の平面図である。図８（Ｂ）は、図８（Ａ）のＡ−Ａ’断面図である。図８（Ｃ）は、図８（Ａ）の右側面図である。
【００３６】
第１の実施形態においては、ゲート電極の櫛歯部５ａに複数の電極９０Ａ、９０Ｂ、９０Ｃ、９０Ｄが接続されていたが、本実施形態ではこの複数の電極が存在しない点が第１の実施形態と異なる。その他の構成については、第１の実施形態と同様である。
【００３７】
本実施形態では、ゲート電極の櫛歯部５ａと複数の電極６Ａ、６Ｂ、６Ｃ、６Ｄにそれぞれゲート電位、カソード電位が印加され、複数の電子放出部から電子が放出される。
【００３８】
本実施形態のような電子放出素子を用いた場合も、本発明を適用することができる。
【００３９】
＜第３の実施形態＞
図９は、本実施形態の電子放出素子を示す模式図である。本実施形態では、接続電極１０がゲート電極５の櫛歯形状部が備える複数の櫛歯部５ａ、５ｂ、５ｃと電気的に接続されている点が第１の実施形態と異なる。その他の構成については、第１の実施形態と同様である。
【００４０】
図９のＡ−Ａ’断面図を図１０に示す。
【００４１】
本実施形態では、基板１の上に接続電極１０が設けられ、接続電極１０の上に絶縁層８ａ、８ｂを介して、カソード電極の櫛歯部２ａ、２ｂが設けられている。一方、接続電極１０とゲート電極の櫛歯部５ａ、５ｂ、５ｃとの間には絶縁部材３が設けられている。絶縁部材３には、コンタクトホール５ｅ、５ｆ、５ｇが設けられている。これにより、接続電極１０はゲート電極５のみと電気的に接続されている。
【００４２】
カソード電極２とゲート電極５に電位を印加する際に、カソード電極２とゲート電極５との間で電流が流れにくい電子放出素子の場合、変調配線３３の抵抗の方が走査配線３２の抵抗よりも小さい場合もあり得る。本実施形態のように、接続電極１０を設けることにより、ゲート電極の抵抗を大きく低減することができる。そのため、放電が発生しゲート電極を介して変調配線に大きな電流が流れ込んだ場合も、変調配線の電位の上昇を抑制することができる。これにより、放電電流が流れる変調配線に接続される複数の電子放出素子に過剰な電圧が印加されるのが抑制され、これらの電子放出素子が破壊されるのを抑制することができる。
【００４３】
＜第４の実施形態＞
図１１は、本実施形態の電子放出素子を示す模式図である。
【００４４】
本実施形態のカソード電極２は、柄部２ｄを有していない点が第１の実施形態と異なる。すなわち、本実施形態のカソード電極２の櫛歯形状部は、櫛歯部２ａ、２ｂ、２ｃにより構成されている。櫛歯部２ａ、２ｂ、２ｃは、走査配線３２に直接接続されている。その他の構成については第１の実施形態と同様である。
【００４５】
本実施形態の場合も、放電電流が流れる走査配線に接続される複数の電子放出素子に過剰な電圧が印加されるのが抑制され、これらの電子放出素子が破壊されるのを抑制することができる。
【００４６】
＜第５の実施形態＞
図１２は、本実施形態の電子放出素子を示す模式図である。
【００４７】
本実施形態では、ゲート電極の櫛歯部５ｂ、５ｃのうち、基板の面内方向において接続電極１０と重複する部分の櫛歯部の幅が、接続電極１０と重複しない部分の櫛歯部の幅よりも小さくなっている点が第１の実施形態と異なる。本実施形態においては、基板の面内方向において接続電極１０と重複する部分の櫛歯部の幅が、接続電極１０と重複しない部分の櫛歯部の幅の半分となるようにした。その他の構成については、第１の実施形態と同様である。このような構成とすることにより、接続電極１０とゲート電極５との交差容量を低減することができる。そのため、ゲート電極５に印加されるゲート電位の波形なまりやリンギングを抑制することができる。
【００４８】
なお、基板の面内方向において接続電極１０と重複する部分の櫛歯部の幅とは、図１２において接続電極１０と櫛歯部５ｂ、５ｃとが重なる部分の幅の平均値である。また、接続電極１０と重複しない部分の櫛歯部の幅とは、接続電極１０と櫛歯部５ｂ、５ｃとが重なる部分以外の部分の幅の平均値である。
【００４９】
また、本実施形態においては、櫛歯部５ａは接続電極１０と重複しないため、必ずしも幅を異ならせる必要はないが、櫛歯部５ａの形状と櫛歯部５ｂ、５ｃの形状を異ならせると複数の電子放出部へ印加されるゲート電位にばらつきが生じることも考えられるため、櫛歯部５ａ、５ｂ、５ｃの形状を同一の形状とすることが好ましい。
【００５０】
また、電子放出素子の構成によっては、カソード電極２の櫛歯形状部の上にゲート電極５の櫛歯形状部が積層される構成となることもある。しかしながら、カソード電極２の櫛歯形状部とゲート電極５の櫛歯形状部が基板の面内方向において重複する場合、カソード電極２とゲート電極５との静電容量が大きくなる。
【００５１】
カソード電極２とゲート電極５との静電容量が大きくなるのを抑制するために、カソード電極２の櫛歯形状部とゲート電極５の櫛歯形状部とは、基板の面内方向において重複しない位置に配置されることが好ましい。
【００５２】
更に、これまでの実施形態において説明した電子放出素子のように、ゲート電極５の櫛歯形状部がカソード電極２の櫛歯形状部の上に設けられる構成とすることが好ましい。すなわち、ゲート電極５の櫛歯形状部がカソード電極２の櫛歯形状部よりも、基板から離れた位置に設けられることが好ましい。
【００５３】
＜第６の実施形態＞
図１３は、本実施形態の電子放出素子を示す模式図である。図１３のＡ−Ａ’断面図を図１４に示す。本実施形態では、電子放出部としてスピント型の電子放出部１２を用いた点が上述した実施形態と異なる。その他の構成については、上述した実施形態と同様である。
【００５４】
図から明らかなように、ゲート電極の櫛歯部５ａにはスピント型の電子放出部１２から放出された電子が通るゲートホールが設けられている。スピント型の電子放出部１２を用いた電子放出素子に対しても、本発明を好適に適用することができる。
【００５５】
また、カソード電極２とゲート電極５とが同一平面上に配置される横型の電界放出型電子放出部、表面伝導型電子放出部などを用いた場合であっても、本発明を好適に適用することができる。
【実施例１】
【００５６】
上述した第１乃至第５の実施形態で説明した電子放出部の製造方法について、図１５、図１６を用いて詳しく説明する。
【００５７】
基板１は素子を機械的に支えるための絶縁性基板である。例えば、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板などを用いることができる。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。
【００５８】
先ず最初に、図１５の（Ａ）に示すように基板１上に絶縁層７３、絶縁層７４、導電層７５を積層する。絶縁層７３、７４は、加工性に優れる材料からなる絶縁性の膜であり、例えばＳｉＮ（ＳｉｘＮｙ）やＳｉＯ２であり、その作製方法はスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。絶縁層７３，７４の厚さとしては、それぞれ５ｎｍ乃至５０μｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。絶縁層７３と絶縁層７４とは、エッチングの際に異なるエッチングスピードを持つような材料を選択することが好ましい。望ましくは絶縁層７３と絶縁層７４との間には選択比として１０以上が望ましく、できれば５０以上とれることが望ましい。具体的には、例えば、絶縁層７３にはＳｉｘＮｙを用い、絶縁層７４にはＳｉＯ２等の絶縁性材料を用いる、或いはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等を用いることができる。
【００５９】
導電層７５は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層７５としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。
【００６０】
また、導電層７５の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。
【００６１】
次に、（Ｂ）に示すように、積層の後にフォトリソグラフィー技術により導電層７５上にレジストパターンを形成した後、エッチング手法を用いて導電層７５，絶縁層７４、絶縁層７３を順次加工する。これにより、ゲート電極５と、絶縁層３ｂ及び絶縁層３ａからなる絶縁部材３が得られる。
【００６２】
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はＣＦ４、ＣＨＦ３、ＳＦ６のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ２、ＢＣｌ３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００６３】
次に、（Ｃ）に示すようにエッチング手法を用いて、積層体の一側面において絶縁層３ｂの側面のみを一部除去し、凹部７を形成する。
【００６４】
エッチングの手法は例えば絶縁層３ｂがＳｉＯ２からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層３ｂがＳｉｘＮｙからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。
【００６５】
凹部７の深さ、即ち凹部７における絶縁層３ｂの側面と絶縁層３ａ及びゲート５の側面との距離は、３０ｎｍ乃至２００ｎｍ程度で形成することが好ましい。
【００６６】
尚、本例では、絶縁部材３を絶縁層３ａと３ｂの積層体とした形態を示したが、本発明ではこれに限定されるものではなく、一層の絶縁層の一部を除去することで凹部７を形成してもかまわない。
【００６７】
次に、図１６の（Ｄ）に示すように、ゲート電極５表面に剥離層８１を形成する。剥離層の形成は、次の行程で堆積するカソード材料８２をゲート電極５から剥離することが目的である。このような目的のため、例えばゲート電極５を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層８１が形成される。
【００６８】
次に、（Ｅ）に示すようにカソード材料８２を基板１上及び絶縁部材３の側面に付着させる。この時、カソード材料８２がゲート５上にも付着する。
【００６９】
カソード材料８２としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物が挙げられる。また、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。
【００７０】
カソード材料８２の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、ＥＢ蒸着が好ましく用いられる。
【００７１】
次に、（Ｆ）に示すように剥離層８１をエッチングで取り除くことにより、ゲート電極５上のカソード材料８２を除去する。また、基板１上及び絶縁部材３側面上のカソード材料８２をフォトリソグラフィー等によりパターニングして、電極６（６Ａ乃至６Ｄ）を形成する。
【００７２】
次に電極６と電気的な導通を取るためにカソード電極２を形成する（図８（Ｂ））。このカソード電極２は、電極６と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。電極２の材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料が挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらから適宜選択される。
【００７３】
カソード電極２及びゲート電極５は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良い。
【００７４】
なお、第１の実施形態で説明した図５のような電子放出部を形成するためには、図１６の（Ｄ）の剥離層８１の作製工程を省略し、ゲート電極５上にも直接カソード材料８２を堆積させる。そして、（Ｆ）の工程において基板１上及び絶縁部材３の側面上のカソード材料８２のパターニングして電極６を形成すると同時にゲート電極５上のカソード材料８２をパターニングして電極９０（９０Ａ乃至９０Ｄ）を形成すればよい。
【図面の簡単な説明】
【００７５】
【図１】本発明の画像表示装置の構造の一例を示す斜視図である。
【図２】本発明の電子源を示す模式図である。
【図３】第１の実施形態の電子放出素子を示す模式図である。
【図４】図３のＡ−Ａ’断面図である。
【図５】第１の実施形態の電子放出部を示す図である。
【図６】本発明の接続電極の効果を示す図である。
【図７】第２の実施形態の電子放出素子を示す模式図である。
【図８】第２の実施形態の電子放出部を示す図である。
【図９】第３の実施形態の電子放出素子を示す模式図である。
【図１０】図９のＡ−Ａ’断面図である。
【図１１】第４の実施形態の電子放出素子を示す模式図である。
【図１２】第５の実施形態の電子放出素子を示す模式図である。
【図１３】第６の実施形態の電子放出素子を示す模式図である。
【図１４】図１３のＡ−Ａ’断面図である。
【図１５】電子放出部の製造方法を示す断面模式図である。
【図１６】電子放出部の製造方法を示す断面模式図である。
【符号の説明】
【００７６】
１  基板
２  カソード電極
３  絶縁部材
５  ゲート電極
２ａ、２ｂ、２ｃ、５ａ、５ｂ、５ｃ  櫛歯部
２ｄ、５ｄ  柄部
１０  接続電極
１２  電子放出部
３２  走査配線
３３  変調配線
３４  電子放出素子
【図１】
2009272097.tif 000003
【図２】
2009272097.tif 000004
【図３】
2009272097.tif 000005
【図４】
2009272097.tif 000006
【図５】
2009272097.tif 000007
【図６】
2009272097.tif 000008
【図７】
2009272097.tif 000009
【図８】
2009272097.tif 000010
【図９】
2009272097.tif 000011
【図１０】
2009272097.tif 000012
【図１１】
2009272097.tif 000013
【図１２】
2009272097.tif 000014
【図１３】
2009272097.tif 000015
【図１４】
2009272097.tif 000016
【図１５】
2009272097.tif 000017
【図１６】
2009272097.tif 000018