(57)【要約】【課題】  フィードバックシステムとしての応答特性と安定性を両立させ、負荷追従速度が高速で、さらに精度の高いスイッチングレギュレータを提供する。【解決手段】  スイッチングレギュレータの電圧フィードバック経路に関し比例増幅、積分増幅、微分増幅を組み合わせて最適化したＰＩＤ制御を取り入れると共に、制御対象であるスイッチング素子の状態を状態信号検出回路でモニタし、そのモニタ結果を状態信号処理回路で処理してスイッチング動作にフィードバックし、従来システムよりも負荷追従速度が高速で、さらに精度の高いスイッチングレギュレータを実現する。【選択図】        図７
2009118691.tif 000002
【特許請求の範囲】
【請求項１】
昇降圧型スイッチングレギュレータにおいて、
入力電圧と出力電圧との高低によって内部のスイッチを昇降圧制御する昇降圧型スイッチユニットと、
基準電圧および前記スイッチユニットの出力電圧を分圧して取り出した分圧電圧を入力し、基準電圧との誤差電圧を得るための誤差信号処理回路と、
前記誤差増幅回路の出力に応じて信号処理を行う信号処理回路と、
前記信号処理回路からの出力信号に基づいて前記スイッチユニットを駆動するための動作信号を発生するドライバとを備え、
前記誤差信号処理回路に比例増幅、積分増幅、微分増幅を組み合わせて最適化したＰＩＤ制御を取り入れることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項２】
昇降圧型スイッチングレギュレータにおいて、
入力電圧と出力電圧との高低によって内部のスイッチを昇降圧制御する昇降圧型スイッチユニットと、
前記スイッチユニットの状態を検出する状態信号検出回路と、
前記状態検出回路で検出された検出信号を信号処理する状態信号処理回路と、
前記スイッチユニットの出力電圧を分圧して取り出した分圧電圧、基準電圧および前記状態信号処理回路からの出力信号を入力し、基準電圧との誤差電圧を得るための誤差信号処理回路と、
前記誤差信号処理回路の出力に応じて信号処理を行う信号処理回路と、
前記信号処理回路からの出力信号に基づいて前記スイッチユニットを駆動するための動作信号を発生するドライバとを備え、
前記スイッチユニットの出力電圧および前記スイッチユニットの状態をフィードバックさせることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項３】
請求項１において、
前記誤差信号処理回路は、１つの差動増幅器から構成され、
前記差動増幅器の第１の入力端子には、第１の抵抗と第１のキャパシタの並列回路を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力信号は第２の抵抗と第２のキャパシタの直列回路と第３の抵抗と第３のキャパシタの並列回路との直列回路を介して前記第１の入力端子に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項４】
請求項２において、
前記誤差信号処理回路は、第１および第２の差動増幅器から構成され、
第１の差動増幅器の第１の入力端子には第１の抵抗を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力信号は第１の抵抗を介して前記第１の入力端子に接続されると共に、前記第２の差動増幅器の第１の入力端子に接続され、前記第２の差動増幅器の第２の入力端子には第３の抵抗を介して前記状態信号処理回路からの出力信号が印加され、前記第２の差動増幅器の出力信号は第４の抵抗とキャパシタを介して前記第２の差動増幅器の前記第２の入力端子に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項５】
請求項２において、
前記状態検出回路は、
第１のＦＥＴ、第２のＦＥＴおよびミラー回路を構成する第３および第４のＦＥＴから構成され、
前記第１のＦＥＴはそのゲートが前記スイッチユニット中の第２のスイッチを構成するＦＥＴのゲートに接続され、その第１のＦＥＴのソースは前記第４のＦＥＴのドレインに接続され、
前記第２のＦＥＴはそのゲートが前記スイッチユニット中の第１のスイッチを構成するＦＥＴのゲートに接続され、その第２のＦＥＴのドレインは状態信号出力端子に接続され、
前記第３のおよび第４のＦＥＴのゲート同士は共通に接続され、それらのソースは前記スイッチユニット４の入力端子に接続され、
スイッチユニットの状態を検出することを特徴とする昇降圧型スイッチングレギュレータ。
【請求項６】
請求項２において、
前記状態信号処理回路は、１個の差動増幅器から構成され、
差動増幅器の第１の入力端子には第１の抵抗を介して前記前記状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第２の抵抗を介して前記第１の入力端子に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項７】
請求項２において、
前記状態信号処理回路は、１個の差動増幅器から構成され、
差動増幅器の第１の入力端子には第１の抵抗を介して前記前記状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第１のキャパシタを介して前記第１の入力端子に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項８】
請求項２において、
前記状態信号処理回路は、１個の差動増幅器から構成され、
差動増幅器の第１の入力端子にはキャパシタを介して前記前記状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、抵抗を介して前記第１の入力端子に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項９】
請求項２において、
前記状態信号処理回路は、１個の差動増幅器から構成され、
差動増幅器の第１の入力端子には第１の抵抗を介して前記前記状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第２の抵抗とキャパシタの直列回路を介して前記第１の入力端子に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項１０】
請求項２において、
前記状態信号処理回路は、第１および第２の差動増幅器から構成され、
第１の差動増幅器の第１の入力端子には第１の抵抗を介して前記前記状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力は第１の正方向のダイオードを介して前記第１の入力端子に接続されると共に、逆方向の第２のダイオードおよび第４の抵抗を介して前記第２の差動増幅器の第１の入力端子に接続され、前記逆方向の第４のダイオードおよび第２の抵抗の接続点は第２の抵抗を介して前記第１の入力端子に接続され、前記第２の差動増幅器の第１の入力端子は第３の抵抗を介して前記入力端子に接続されると共に、第５の抵抗を介して出力端子に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項１１】
請求項２において、
前記状態信号処理回路は、１個の差動増幅器から構成され、
差動増幅器の第１の入力端子には前記状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、その出力はダイオードを介して出力端子に接続され、その出力端子は第２の入力端子に接続され、キャパシタを介して接地されると共に、リセット回路に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項１２】
請求項２において、
前記誤差信号処理回路は、第１および第２の差動増幅器から構成され、
第１の差動増幅器の第１の入力端子には第１の抵抗と第１のキャパシタの並列回路を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、前記第１の差動増幅器の出力信号は前記第２の差動増幅器の第１の入力端子に接続されると共に、第２の抵抗と第２のキャパシタの直列回路と第３の抵抗と第３のキャパシタの並列回路との直列回路を介して前記第１の差動増幅器の第１の入力端子に接続され、前記第２の差動増幅器の第２の入力端子には第４の抵抗を介して前記状態信号処理回路からの出力信号が印加され、前記第２の差動増幅器の出力信号は第５の抵抗と第４のキャパシタの直列回路を介して前記第２の差動増幅器の前記第２の入力端子に接続されることを特徴とする昇降圧型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
入力電圧に対して出力電圧が低い時は降圧型として機能し、逆に入力電圧に対して出力電圧が高い時は昇圧型として機能し、また入力電圧と出力電圧が等しい時には昇圧・降圧（以下、昇降圧と略記）型として自動的に機能する昇降圧型スイッチングレギュレータに関する。
【背景技術】
【０００２】
昇圧型スイッチングレギュレータは、入力電圧に対して出力電圧が高い時に機能するスイッチングレギュレータである。逆に、降圧型スイッチングレギュレータは、入力電圧に対して出力電圧が低い時に機能するスイッチングレギュレータである。また、昇降圧型スイッチングレギュレータは、入力電圧に対して出力電圧が低い時は降圧型として、逆に入力電圧に対して出力電圧が高い時は昇圧型として、また入力電圧と出力電圧が等しい時には昇降圧型として自動的に機能するスイッチングレギュレータである。
【０００３】
昇降圧型スイッチングレギュレータは、昇圧動作、降圧動作、昇降圧動作のいずれの動作モードにおいても、一方のスイッチがＯＮ／ＯＦＦのスイッチング動作をする時、他方のスイッチも同期してＯＦＦ／ＯＮのスイッチング動作を行う。また一方のスイッチがＯＮ状態を継続する時は、他方のスイッチも同期してＯＦＦ状態を継続する。このようにスイッチ２個ずつ２組、計スイッチ４個として利用することにより、昇降圧型スイッチングレギュレータとして機能する。
【０００４】
上記のように、昇降圧型スイッチングレギュレータは、昇圧型スイッチングレギュレータとしての機能と、降圧型スイッチングレギュレータとしての機能の両方の機能を有するため、以降の説明では、昇降圧型スイッチングレギュレータを代表として説明し、昇圧型スイッチングレギュレータおよび降圧型スイッチングレギュレータ単独機能の場合の説明は省略する。
【０００５】
図１９は電圧フィードバックループを有する昇降圧型スイッチングレギュレータの全体システム図である。図１９における従来の昇降圧型スイッチングレギュレータは、信号処理回路１、ドライバ２、モード判定回路３、スイッチユニット４、分圧器４０、誤差増幅器５０からなり、入力電圧Ｖｉｎｐｕｔをスイッチユニット４で切り替えて、昇降昇圧した電圧を出力電圧Ｖｏｕｔとして出力する。
【０００６】
図１９において、出力電圧Ｖｏｕｔを一定の比率で分圧し、その電圧と基準電圧Ｖｒｅｆとを比較した結果である誤差電圧から、昇圧モードか降圧モードかを判定した後、スイッチユニット４に帰還させて、目標とする出力電圧を得る電圧フィードバックループを構成している。基準電圧Ｖｒｅｆは半導体内のバンドギャップ特性を利用した温度−電圧特性が平坦なバンドギャップ電圧等が用いられる。
【０００７】
図２０は、図１９における同期型の昇降圧スイッチングレギュレータのスイッチユニット４とドライバユニット２とを拡大した図である。ドライバユニット２は信号処理回路１から出力されるモード情報信号ＶｇｂおよびＶｇｃから、スイッチユニット４内の図示されない４個のスイッチをＯＮ／ＯＦＦさせるためのドライバ信号Ｖａ，Ｖｂ，Ｖｃ，Ｖｄに変換する。
【０００８】
図２１は、同期型の昇降圧スイッチングレギュレータのスイッチユニット４の詳細を示す図である。以下、図２１を用いて、Ｖｇｂ，ＶｇｃとスイッチＡ，Ｂ，Ｃ，Ｄとの関係を説明する。降圧モードでは、スイッチＤをＯＮ状態にしたままスイッチＡとスイッチＢはどちらかを選択するトグルスイッチとして機能する。スイッチＡがＯＮ、スイッチＢがＯＦＦの時、ＶｉｎｐｕｔからＶｏｕｔ方向に電荷がインダクタンスに充電される。その状態から、スイッチＢがＯＮ、スイッチＡがＯＦＦになると、インダクタンスに蓄えられた電荷がＶｏｕｔ方向に流れる。
【０００９】
昇圧モードでは、スイッチＡをＯＮ状態にしたままスイッチＣとスイッチＤはどちらかを選択するトグルスイッチとして機能する。スイッチＣがＯＮ、スイッチＤがＯＦＦの時、Ｖｉｎｐｕｔから接地方向に電荷がインダクタンスに充電される。その状態から、スイッチＤがＯＮ、スイッチＣがＯＦＦになると、インダクタンスに蓄えられた電荷がＶｏｕｔ方向に流れる。
【００１０】
Ｖａ，Ｖｂ，Ｖｃ，Ｖｄはこの４個のスイッチをＯＮ／ＯＦＦ制御するためのドライバ信号であり、昇降圧のモードを制御すると同時に、制御の時間によって充電する電荷量も制御する。なお本資料では、Ｖａ，Ｖｂ，Ｖｃ，ＶｄがＨレベルの時、それぞれスイッチＡ、スイッチＢ、スイッチＣ、スイッチＤがＯＮ状態になるものとする。
【００１１】
これらの同期型の昇降圧スイッチングレギュレータのスイッチユニットとドライバユニットは、従来技術および本発明で共通に用いるものとする。
【００１２】
図２２は、Ｖｇｂ，ＶｇｃとスイッチＡ，Ｂ，Ｃ，Ｄの関係を示す図である。図２２に示すように、スイッチＡとスイッチＢは両方がＯＮになることはなく、一方がＯＮの時、他方はＯＦＦの関係にある。同じく、スイッチＣとスイッチＤは両方がＯＮになることはなく、一方がＯＮの時、他方はＯＦＦの関係にある。
【００１３】
また、スイッチドライブ信号ＶａがＨレベルの時、スイッチＡがＯＮ、同じくスイッチドライブ信号ＶｂがＨレベルの時、スイッチＢがＯＮ、同じくスイッチドライブ信号ＶｃがＨレベルの時、スイッチＣがＯＮ、同じくスイッチドライブ信号ＶｄがＨレベルの時、スイッチＤがＯＮとなる。以上により、ＶａとＶｂは逆論理、ＶｃとＶｄも逆論理の関係にある。
【００１４】
次に、ＶｇｂはスイッチＡのドライブ信号ＶａとスイッチＢのドライブ信号Ｖｂを作るための元になる論理信号で、論理（ＨレベルかＬレベルか）がＶｂと一致するためＶｇｂと表記している。Ｖｇｂの信号の意味は、スイッチＡとスイッチＢのドライブ信号を発生するための論理信号という意味である。同じく、ＶｇｃはスイッチＣのドライブ信号ＶｃとスイッチＤのドライブ信号Ｖｄを作るための元になる論理信号で、論理（ＨレベルかＬレベルか）がＶｃと一致するためＶｇｃと表記している。Ｖｇｃの信号の意味は、スイッチＣとスイッチＤのドライブ信号を発生するための論理信号という意味である。図２２は、従来技術および本考案で共通に用いるものとする。
【００１５】
図２７は、スイッチＡ，Ｂ，Ｃ，Ｄの説明をするための図である。図２７において、スイッチＡ，Ｂ，Ｃ，Ｄは、それぞれスイッチドライブ信号Ｖａ，Ｖｂ，Ｖｃ，Ｖｄによって制御される。動作論理はスイッチドライブ信号がＨレベルの時、各スイッチが導通状態になるものとする。スイッチＡとスイッチＤはＰチャネル型ＣＭＯＳ  ＦＥＴ、スイッチＢとスイッチＣはＮチャネル型ＣＭＯＳ  ＦＥＴとする。インバータ１とインバータ２はそれぞれ、スイッチドライブ信号Ｖａとスイッチドライブ信号Ｖｄの論理を反転するためのものである。
【００１６】
図２８は、スイッチＡ，Ｂ，Ｃ，Ｄの等価回路を示す図である。図２８においては、スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤは、図２７のＣＭＯＳ  ＦＥＴ回路によるスイッチ回路が等価回路として表されている。スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤに対するＯＮ／ＯＦＦ用制御信号が、それぞれＶａ，Ｖｂ，Ｖｃ，Ｖｄとなる。
【００１７】
図２９は、スイッチポジションとインダクタンスに流れる電流を説明するための図である。スイッチＡ，Ｂ，Ｃ，Ｄは、それぞれスイッチドライブ信号Ｖａ，Ｖｂ，Ｖｃ，Ｖｄによって制御される。動作論理はスイッチドライブ信号がＨレベルの時、各スイッチが導通状態になるものとする。図２９に示すように、降圧モードでは、スイッチＤをＯＮ状態にしたままスイッチＡとスイッチＢはどちらかを選択するトグルスイッチとして機能する。スイッチＡがＯＮ、スイッチＢがＯＦＦの時、ＶｉｎｐｕｔからＶｏｕｔ方向に電荷がインダクタンスに充電される。その状態から、スイッチＢがＯＮ、スイッチＡがＯＦＦになると、インダクタンスに蓄えられた電荷がＶｏｕｔ方向に流れる。出力電圧の負荷が少なく、スイッチングレギュレータのスイッチング頻度を軽減できる場合、カットオフ状態を定義し、スイッチＢ、ＤをＯＮ状態として、小インダクタンスに発生する高周波ノイズを軽減する。
【００１８】
図３０は、スイッチポジションとインダクタンスに流れる電流の説明する図である。スイッチＡ，Ｂ，Ｃ，Ｄは、それぞれスイッチドライブ信号Ｖａ，Ｖｂ，Ｖｃ，Ｖｄによって制御される。動作論理はスイッチドライブ信号がＨレベルの時、各スイッチが導通状態になるものとする。図３０に示すように、降圧モードでは、スイッチＤをＯＮ状態にしたままスイッチＡとスイッチＢはどちらかを選択するトグルスイッチとして機能する。スイッチＡがＯＮ、スイッチＢがＯＦＦの時、ＶｉｎｐｕｔからＶｏｕｔ方向に電荷がインダクタンスに充電される。その状態から、スイッチＢがＯＮ、スイッチＡがＯＦＦになると、インダクタンスに蓄えられた電荷がＶｏｕｔ方向に流れる。
【００１９】
Ｉ＿ｉｎｄｕｃｔａｎｃｅはインダクタンスに流れる電流であり、電流の勾配はインダクタンス両端の電圧とインダクタンス値により、ｄｉ／ｄｔ＝Ｖ／Ｌ  により決定される。図３０では、スイッチＡおよびスイッチＤがＯＮとなる充電時よりも、スイッチＢおよびスイッチＤがＯＮとなる放電時のほうが、インダクタンス両端に印可される電圧が大きいものとして表している。
【００２０】
図２３はスイッチを制御する信号処理回路１を表わす図である。図２３における信号発生回路１０では、入力信号である誤差電圧Ｖｅｒｒｏｒは、電圧レベルシフト回路１１を通して、昇圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔと降圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋが作られる。波形発生器１２は、前記昇圧コンパレータ用比較電圧と降圧コンパレータ用比較電圧とを比較するための信号発生器であり、三角波、ノコギリ波などが用いられる。
【００２１】
比較回路２０では、波形発生器１０で作られた信号Ｖｘを、電圧レベルシフト回路１１により作られた昇圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔおよび降圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋとそれぞれ２個のコンパレータ２１，２２で比較する。ここで、Ｖｂは降圧比較結果電圧、Ｖｃは昇圧比較結果電圧である。
【００２２】
図２４は、波形発生器１２の波形が三角波の場合の降圧モード波形を示す図である。三角波信号Ｖｘが昇圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔを常に上回り、降圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋと交点を持つ場合、降圧モードとして機能する。
【００２３】
比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋと三角波Ｖｘがクロスすることにより、降圧コンパレータ出力Ｖｂを反転させる。一方、昇圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔと三角波Ｖｘは交差しないため、昇圧コンパレータ出力ＶｃはＬレベルを維持する。これらの降圧用コンパレータ出力および昇圧用コンパレータ出力をロジック処理することにより、４個のスイッチＡ，Ｂ，Ｃ，Ｄを制御する信号Ｖａ、Ｖｂ、Ｖｃ、Ｖｄを発生させる。
【００２４】
なお、ＶａがＨレベルの時、スイッチＡがＯＮ状態となり、逆にＶａがＬレベルの時、スイッチＡはＯＦＦ状態となる。Ｖｂ、Ｖｃ、Ｖｄについても同様に、それぞれＨレベルの時、スイッチＢ，Ｃ，ＤがＯＮ状態となり、逆にＶｂ、Ｖｃ、ＶｄがそれぞれＬレベルの時、スイッチＢ，Ｃ，ＤはＯＦＦ状態となる。
【００２５】
降圧モードのロジック処理では、ＶａがＨレベルの時、ＶｂはＬレベルとなるため、スイッチＡがＯＮ、スイッチＢがＯＦＦとなる。逆にＶａがＬレベルの時、ＶｂはＨレベルとなるため、スイッチＡがＯＦＦ、スイッチＢがＯＮとなる。また、Ｖｃは常にＬレベル、Ｖｄは常にＨレベルであるため、スイッチＣは常にＯＦＦ、スイッチＤは常にＯＮとなる。
【００２６】
以上により、スイッチＤをＯＮにしたまま、スイッチＡとスイッチＢとが交互にＯＮ／ＯＦＦを繰り返す、降圧モードとして機能する。
【００２７】
図２３においては、本考案技術と比較するために、比較回路２０と論理回路３０とを分離して表現している。この例では、比較回路２０の出力Ｖｂ，Ｖｃと、比較回路２０出力とスイッチ部のインターフェース用論理回路との出力Ｖｇｂ，Ｖｇｃが一致するように表現しているため、比較回路２０の出力論理と論理回路の出力論理とは常に一致する。
【００２８】
次に、ＶｇｂはスイッチＡのドライブ信号ＶａとスイッチＢのドライブ信号Ｖｂを作るための元になる論理信号で、スイッチＡのドライブ信号ＶａとスイッチＢのドライブ信号Ｖｂとは論理（Ｈ  ｏｒ  Ｌ）が逆転する。ＶｇｃはスイッチＣのドライブ信号ＶｃとスイッチＤのドライブ信号Ｖｄを作るための元になる論理信号で、スイッチＣのドライブ信号ＶｃとスイッチＤのドライブ信号Ｖｄとは論理（Ｈ  ｏｒ  Ｌ）が逆転する。
【００２９】
図２５は、同じく信号発生器の波形が三角波の場合の昇圧モード波形を示す図である。降圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋが常に三角波Ｖｘを上回り、昇圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔと三角波Ｖｘが交点を持つ場合、昇圧モードとして機能する。
【００３０】
比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔと三角波Ｖｘがクロスすることにより、昇圧コンパレータ出力Ｖｃを反転させる。一方、比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋと三角波Ｖｘはクロスしないため、昇圧コンパレータ出力ＶｂはＬレベルを維持する。これらの降圧用コンパレータ出力および昇圧用コンパレータ出力をロジック処理することにより、４個のスイッチＡ，Ｂ，Ｃ，Ｄをそれぞれ制御する信号Ｖａ、Ｖｂ、Ｖｃ、Ｖｄを発生させる。
【００３１】
なお、ＶａがＨレベルの時、スイッチＡがＯＮ状態となり、逆にＶａがＬレベルの時、スイッチＡはＯＦＦ状態となる。Ｖｂ、Ｖｃ、Ｖｄについても同様に、それぞれＨレベルの時、スイッチＢ，Ｃ，ＤがＯＮ状態となり、逆にＶｂ、Ｖｃ、Ｖｄ  がそれぞれＬレベルの時、スイッチＢ，Ｃ，ＤはＯＦＦ状態となる。
【００３２】
昇圧モードのロジック処理では、ＶｃがＨレベルの時、ＶｄはＬレベルとなるため、スイッチＣがＯＮ、スイッチＤがＯＦＦとなる。逆にＶｃがＬレベルの時、ＶｄはＨレベルとなるため、スイッチＣがＯＦＦ、スイッチＤがＯＮとなる。また、Ｖａは常にＨレベル、Ｖｂは常にＬレベルであるため、スイッチＡは常にＯＮ、スイッチＢは常にＯＦＦとなる。
【００３３】
以上により、スイッチＡをＯＮにしたまま、スイッチＣとスイッチＤとが交互にＯＮ／ＯＦＦを繰り返す、昇圧モードとして機能する。
【００３４】
図２３では、比較回路２０と論理回路３０とは分離して表現されているが、比較回路２０の出力Ｖｂ，Ｖｃと論理回路３０との出力Ｖｇｂ，Ｖｇｃは、図２４から分かるように、実際には、それぞれが常に一致するように論理が組み立てられている。
【００３５】
ＶｇｂはスイッチＡのドライブ信号ＶａとスイッチＢのドライブ信号Ｖｂを作るための元になる論理信号で、スイッチＡのドライブ信号ＶａとスイッチＢのドライブ信号Ｖｂとは論理（Ｈ  ｏｒ  Ｌ）が逆転する。
【００３６】
同様に、ＶｇｃはスイッチＣのドライブ信号ＶｃとスイッチＤのドライブ信号Ｖｄを作るための元になる論理信号で、スイッチＣのドライブ信号ＶｃとスイッチＤのドライブ信号Ｖｄとは論理（Ｈ  ｏｒ  Ｌ）が逆転する。
【００３７】
図２６は、信号発生器の波形が三角波の場合の昇降圧モード波形を示す図である。降圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋと昇圧コンパレータ用比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔの両方が三角波Ｖｘと交点を持つ場合、昇降圧モードとして機能する。
【００３８】
比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋと三角波Ｖｘがクロスすることにより、降圧コンパレータ出力Ｖｂを反転させる。一方、比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔと三角波Ｖｘはクロスしないため、昇圧コンパレータ出力ＶｃはＬレベルを維持する。これらの降圧用コンパレータ出力および昇圧用コンパレータ出力をロジック処理することにより、４個のスイッチＡ，Ｂ，Ｃ，Ｄを制御する信号Ｖａ、Ｖｂ、Ｖｃ、Ｖｄを発生させる。
【００３９】
なお、ＶａがＨレベルの時、スイッチＡがＯＮ状態となり、逆にＶａがＬレベルの時、スイッチＡはＯＦＦ状態となる。Ｖｂ、Ｖｃ、Ｖｄについても同様に、それぞれＨレベルの時、スイッチＢ，Ｃ，ＤがＯＮ状態となり、逆にＶｂ、Ｖｃ、Ｖｄ  がそれぞれＬレベルの時、スイッチＢ，Ｃ，ＤはＯＦＦ状態となる。
【００４０】
降圧モードのロジック処理では、ＶａがＨレベルの時、ＶｂはＬレベルとなるため、スイッチＡがＯＮ、スイッチＢがＯＦＦとなる。逆にＶａがＬレベルの時、ＶｂはＨレベルとなるため、スイッチＡがＯＦＦ、スイッチＢがＯＮとなる。また、Ｖｃは常にＬレベル、Ｖｄは常にＨレベルであるため、スイッチＣは常にＯＦＦ、スイッチＤは常にＯＮとなる。
【００４１】
以上により、スイッチＤをＯＮにしたまま、スイッチＡとスイッチＢとが交互にＯＮ／ＯＦＦを繰り返す、降圧モードとして機能する。
【００４２】
次に比較電圧Ｖｅｒｒｏｒ＿ｂｏｏｓｔと三角波Ｖｘがクロスすることにより、昇圧コンパレータ出力Ｖｃを反転させる。一方、比較電圧Ｖｅｒｒｏｒ＿ｂｕｃｋと三角波Ｖｘはクロスしないため、昇圧コンパレータ出力ＶｂはＬレベルを維持する。これらの降圧用コンパレータ出力および昇圧用コンパレータ出力をロジック処理することにより、４個のスイッチＡ，Ｂ，Ｃ，Ｄをそれぞれ制御する信号Ｖａ、Ｖｂ、Ｖｃ、Ｖｄを発生させる。
【００４３】
昇圧モードのロジック処理では、ＶｃがＨレベルの時、ＶｄはＬレベルとなるため、スイッチＣがＯＮ、スイッチＤがＯＦＦとなる。逆にＶｃがＬレベルの時、ＶｄはＨレベルとなるため、スイッチＣがＯＦＦ、スイッチＤがＯＮとなる。また、Ｖａは常にＨレベル、Ｖｂは常にＬレベルであるため、スイッチＡは常にＯＮ、スイッチＢは常にＯＦＦとなる。
【００４４】
以上により、スイッチＡをＯＮにしたまま、スイッチＣとスイッチＤとが交互にＯＮ／ＯＦＦを繰り返す、昇圧モードとして機能する。
【００４５】
なお、比較回路２０と論理回路３０とを分離して表現しているが、比較回路２０の出力Ｖｂ，Ｖｃと論理回路３０との出力Ｖｇｂ，Ｖｇｃは、図２６から分かるように、実際には、それぞれが常に一致するように論理が組み立てられている。
【００４６】
ＶｇｂはスイッチＡのドライブ信号ＶａとスイッチＢのドライブ信号Ｖｂを作るための元になる論理信号で、スイッチＡのドライブ信号ＶａとスイッチＢのドライブ信号Ｖｂとは論理（Ｈ  ｏｒ  Ｌ）が逆転する。
【００４７】
同様に、ＶｇｃはスイッチＣのドライブ信号ＶｃとスイッチＤのドライブ信号Ｖｄを作るための元になる論理信号で、スイッチＣのドライブ信号ＶｃとスイッチＤのドライブ信号Ｖｄとは論理（Ｈ  ｏｒ  Ｌ）が逆転する。
【特許文献１】特開平９−２１５３１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００４８】
従来の技術では、図２７に示すように、スイッチング型レギュレータシステムの出力電圧端子Ｖｏｕｔには、インダクタンス４２のスイッチングによってチャージされた電荷を電圧レギュレータとして平滑化するための、大容量コンデンサ４３が接続されるために、出力電圧を電圧として検出して、基準電圧との差電圧をフィードバックする電圧帰還ループは、電圧検出点Ｖｏｕｔの安定度と引き替えに、フィードバックの応答速度が遅くなるという欠点がある。
【００４９】
図１９に示すような従来技術で、この問題を解決しようとすると、誤差増幅器の増幅率を上げる、フィードバックループ内の時定数を小さくするなどの方法が考えられるが、いずれも、フィードバックループの安定度が損なわれ、最悪の場合、レギュレータシステムが発振する可能性がある。
【００５０】
逆に、フィードバックループの安定度を向上させるために、誤差増幅器の増幅率を小さくすると、定常誤差が大きくなり、電圧レギュレータの場合は、出力電圧の精度が低下するという問題がある。
【００５１】
以上のように、従来型のフィードバック手段によってスイッチング型レギュレータを構成すると、レギュレータシステムとしての精度や応答特性と、フィードバックシステムとしての定常誤差や安定度とを両立できないという問題があった。
【００５２】
また、図１９に示される従来の昇降圧型スイッチングレギュレータの全体システムをフィードバックシステムとして書き換えると、図３１のようになる。これは、いわゆる比例型のフィードバックシステムであり、基準ｙｄ（図１９では基準電圧）と出力の検出量ｙ（ｔ）（図１９では分圧電圧）との誤差ｅ（ｔ）をフィードバックゲインＫで増幅し、式１で表されるフィードバックループの出力ｕ（ｔ）で制御対象を制御するフィードバックシステムのように書き表すことができる。
【００５３】
【数１】
2009118691.tif 000003
【００５４】
しかしながら、このようなフィードバックシステムの応答特性は、図３２に示すようになり、速い応答特性を要求すると応答特性が振動し、安定した応答特性を要求すると応答時間が遅くなるという、背反する関係にあるという問題点があった。
【００５５】
本考案は、スイッチングレギュレータの制御方法に関し、スイッチングレギュレータの出力電圧フィードバック制御に加えて、制御対象であるスイッチング素子の状態をモニタし、そのモニタ結果を出力電圧と共にスイッチング動作にフィードバックし、さらに電圧フィードバック経路に関しても、比例増幅、積分増幅、微分増幅を組み合わせて最適化したＰＩＤ（Proportional（比例）、Integral（積分）、Derivative（微分）の頭文字）制御を取り入れることにより、従来システムよりも負荷追従速度が高速で、さらに精度の高いスイッチングレギュレータを実現することを目的とする。
【課題を解決するための手段】
【００５６】
第１の本発明における昇降圧型スイッチングレギュレータは、
入力電圧と出力電圧との高低によって内部のスイッチを昇降圧制御する昇降圧型スイッチユニットと、基準電圧およびスイッチユニットの出力電圧を分圧して取り出した分圧電圧を入力し、基準電圧との誤差電圧を得るための誤差信号処理回路と、誤差増幅回路の出力に応じて信号処理を行う信号処理回路と、信号処理回路からの出力信号に基づいてスイッチユニットを駆動するための動作信号を発生するドライバとを備え、誤差信号処理回路に比例増幅、積分増幅、微分増幅を組み合わせて最適化したＰＩＤ制御を取り入れることを特徴とする。
【００５７】
第２の本発明における昇降圧型スイッチングレギュレータは、入力電圧と出力電圧との高低によって内部のスイッチを昇降圧制御する昇降圧型スイッチユニットと、スイッチユニットの状態を検出する状態信号検出回路と、状態検出回路で検出された検出信号を信号処理する状態信号処理回路と、スイッチユニットの出力電圧を分圧して取り出した分圧電圧、基準電圧および状態信号処理回路からの出力信号を入力し、基準電圧との誤差電圧を得るための誤差信号処理回路と、誤差信号処理回路の出力に応じて信号処理を行う信号処理回路と、信号処理回路からの出力信号に基づいてスイッチユニットを駆動するための動作信号を発生するドライバとを備え、スイッチユニットの出力電圧およびスイッチユニットの状態をフィードバックさせることを特徴とする。
【００５８】
第３の本発明における昇降圧型スイッチングレギュレータの誤差信号処理回路は、１つの差動増幅器から構成され、差動増幅器の第１の入力端子には、第１の抵抗と第１のキャパシタの並列回路を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力信号は第２の抵抗と第２のキャパシタの直列回路と第３の抵抗と第３のキャパシタの並列回路との直列回路を介して第１の入力端子に接続されることを特徴とする。
【００５９】
第４の本発明における昇降圧型スイッチングレギュレータの誤差信号処理回路は、第１および第２の差動増幅器から構成され、第１の差動増幅器の第１の入力端子には第１の抵抗を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力信号は第１の抵抗を介して第１の入力端子に接続されると共に、第２の差動増幅器の第１の入力端子に接続され、第２の差動増幅器の第２の入力端子には第３の抵抗を介して状態信号処理回路からの出力信号が印加され、第２の差動増幅器の出力信号は第４の抵抗とキャパシタを介して第２の差動増幅器の第２の入力端子に接続されることを特徴とする。
【００６０】
第５の本発明における昇降圧型スイッチングレギュレータの状態検出回路は、第１のＦＥＴ、第２のＦＥＴおよびミラー回路を構成する第３および第４のＦＥＴから構成され、
第１のＦＥＴはそのゲートがスイッチユニット中の第２のスイッチを構成するＦＥＴのゲートに接続され、その第１のＦＥＴのソースは第４のＦＥＴのドレインに接続され、
第２のＦＥＴはそのゲートがスイッチユニット中の第１のスイッチを構成するＦＥＴのゲートに接続され、その第２のＦＥＴのドレインは状態信号出力端子に接続され、
第３のおよび第４のＦＥＴのゲート同士は共通に接続され、それらのソースはスイッチユニット４の入力端子に接続され、スイッチユニットの状態を検出することを特徴とする。
【００６１】
第６の本発明における昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子には第１の抵抗を介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第２の抵抗を介して第１の入力端子に接続されることを特徴とする。
【００６２】
第７の本発明における昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子には第１の抵抗を介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第１のキャパシタを介して第１の入力端子に接続されることを特徴とする。
【００６３】
第８の本発明における昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子にはキャパシタを介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、抵抗を介して第１の入力端子に接続されることを特徴とする。
【００６４】
第９の本発明における昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子には第１の抵抗を介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第２の抵抗とキャパシタの直列回路を介して第１の入力端子に接続されることを特徴とする。
【００６５】
第１０の本発明における昇降圧型スイッチングレギュレータの状態信号処理回路は、第１および第２の差動増幅器から構成され、第１の差動増幅器の第１の入力端子には第１の抵抗を介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力は第１の正方向のダイオードを介して第１の入力端子に接続されると共に、逆方向の第２のダイオードおよび第４の抵抗を介して第２の差動増幅器の第１の入力端子に接続され、逆方向の第４のダイオードおよび第２の抵抗の接続点は第２の抵抗を介して第１の入力端子に接続され、第２の差動増幅器の第１の入力端子は第３の抵抗を介して入力端子に接続されると共に、第５の抵抗を介して出力端子に接続されることを特徴とする。
【００６６】
第１１の本発明における昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子には状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、その出力はダイオードを介して出力端子に接続され、その出力端子は第２の入力端子に接続され、キャパシタを介して接地されると共に、リセット回路に接続されることを特徴とする。
【００６７】
第１２の本発明における昇降圧型スイッチングレギュレータの誤差信号処理回路は、第１および第２の差動増幅器から構成され、第１の差動増幅器の第１の入力端子には第１の抵抗と第１のキャパシタの並列回路を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力信号は第２の差動増幅器の第１の入力端子に接続されると共に、第２の抵抗と第２のキャパシタの直列回路と第３の抵抗と第３のキャパシタの並列回路との直列回路を介して第１の差動増幅器の第１の入力端子に接続され、第２の差動増幅器の第２の入力端子には第４の抵抗を介して状態信号処理回路からの出力信号が印加され、第２の差動増幅器の出力信号は第５の抵抗と第４のキャパシタの直列回路を介して第２の差動増幅器の第２の入力端子に接続されることを特徴とする。
【発明の効果】
【００６８】
第１の本発明によれば、昇降圧型スイッチングレギュレータは、入力電圧と出力電圧との高低によって内部のスイッチを昇降圧制御する昇降圧型スイッチユニットと、基準電圧およびスイッチユニットの出力電圧を分圧して取り出した分圧電圧を入力し、基準電圧との誤差電圧を得るための誤差信号処理回路と、誤差増幅回路の出力に応じて信号処理を行う信号処理回路と、信号処理回路からの出力信号に基づいてスイッチユニットを駆動するための動作信号を発生するドライバとを備え、誤差信号処理回路に比例増幅、積分増幅、微分増幅を組み合わせて最適化したＰＩＤ制御を取り入れるように構成される。そのために、フィードバックシステムとしての応答特性と安定性を両立させると同時に、出力電圧の精度も向上させることができる。
【００６９】
第２の本発明によれば、昇降圧型スイッチングレギュレータは、入力電圧と出力電圧との高低によって内部のスイッチを昇降圧制御する昇降圧型スイッチユニットと、スイッチユニットの状態を検出する状態信号検出回路と、状態検出回路で検出された検出信号を信号処理する状態信号処理回路と、スイッチユニットの出力電圧を分圧して取り出した分圧電圧、基準電圧および状態信号処理回路からの出力信号を入力し、基準電圧との誤差電圧を得るための誤差信号処理回路と、誤差信号処理回路の出力に応じて信号処理を行う信号処理回路と、信号処理回路からの出力信号に基づいてスイッチユニットを駆動するための動作信号を発生するドライバとを備え、スイッチユニットの出力電圧およびスイッチユニットの状態をフィードバックさせるように構成される。そのために、フィードバックシステムとしての応答特性と安定性を両立させると同時に、出力電圧の精度も向上させることができる。
【００７０】
第３の本発明によれば、昇降圧型スイッチングレギュレータの誤差信号処理回路は、１つの差動増幅器から構成され、差動増幅器の第１の入力端子には、第１の抵抗と第１のキャパシタの並列回路を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力信号は第２の抵抗と第２のキャパシタの直列回路と第３の抵抗と第３のキャパシタの並列回路との直列回路を介して第１の入力端子に接続されるように構成される。このように、誤差信号処理回路として、比例フィードバック要素として増幅器、積分フィードバック要素としてＬＰＦ（低域通過フィルタ）、微分フィードバック要素としてＨＰＦ（高域通過フィルタ）を用いているので、フィードバックシステムとしての応答特性と安定性を両立できる。
【００７１】
第４の本発明によれば、昇降圧型スイッチングレギュレータの誤差信号処理回路は、第１および第２の差動増幅器から構成され、第１の差動増幅器の第１の入力端子には第１の抵抗を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力信号は第１の抵抗を介して第１の入力端子に接続されると共に、第２の差動増幅器の第１の入力端子に接続され、第２の差動増幅器の第２の入力端子には第３の抵抗を介して状態信号処理回路からの出力信号が印加され、第２の差動増幅器の出力信号は第４の抵抗とキャパシタを介して第２の差動増幅器の第２の入力端子に接続されるように構成される。このように、スイッチユニット４のスイッチ素子の状態を検出してフィードバックさせる回路を付加しているので、出力負荷コンデンサの時定数の影響を受けない応答速度の速いフィードバック特性を実現することができる。
【００７２】
第５の本発明によれば、昇降圧型スイッチングレギュレータの状態検出回路は、第１のＦＥＴ、第２のＦＥＴおよびミラー回路を構成する第３および第４のＦＥＴから構成され、第１のＦＥＴはそのゲートがスイッチユニット中の第２のスイッチを構成するＦＥＴのゲートに接続され、その第１のＦＥＴのソースは第４のＦＥＴのドレインに接続され、第２のＦＥＴはそのゲートがスイッチユニット中の第１のスイッチを構成するＦＥＴのゲートに接続され、その第２のＦＥＴのドレインは状態信号出力端子に接続され、第３のおよび第４のＦＥＴのゲート同士は共通に接続され、それらのソースはスイッチユニット４の入力端子に接続され、スイッチユニットの状態を検出するように構成される。このように、スイッチユニット４のスイッチ素子の状態を検出してフィードバックさせる状態検出回路を付加しているので、状態信号処理回路を介して、誤差信号処理回路にスイッチ状態検出信号を供給できるので、出力負荷コンデンサの時定数の影響を受けない応答速度の速いフィードバック特性を実現することができる。
【００７３】
第６の本発明によれば、昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子には第１の抵抗を介して状態検出回路で検出された状態信号Vｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第２の抵抗を介して第１の入力端子に接続されるように構成される。このような回路構成としたために、スイッチＡおよびスイッチＢの動作状態を加工せずに、そのまま制御情報として用いることができる。
【００７４】
第７の本発明によれば、昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子には第１の抵抗を介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第１のキャパシタを介して第１の入力端子に接続されるように構成される。このような回路構成としたために、積分時間内でスイッチＡおよびスイッチＢの動作状態を平均化する場合に好適に用いることができる。
【００７５】
第８の本発明によれば、昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子にはキャパシタを介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、抵抗を介して第１の入力端子に接続されるように構成される。このような回路構成としたために、微分時間内でスイッチＡおよびスイッチＢの動作状態の瞬時値を得る場合に好適に用いることができる。
【００７６】
第９の本発明によれば、昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子には第１の抵抗を介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、その出力は出力端子に接続されると共に、第２の抵抗とキャパシタの直列回路を介して第１の入力端子に接続されるように構成される。このような回路構成としたために、積分時間内でスイッチＡおよびスイッチＢの動作状態の近似的な平均値を得る場合に好適に用いることができる。
【００７７】
第１０の本発明によれば、昇降圧型スイッチングレギュレータの状態信号処理回路は、第１および第２の差動増幅器から構成され、第１の差動増幅器の第１の入力端子には第１の抵抗を介して状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力は第１の正方向のダイオードを介して第１の入力端子に接続されると共に、逆方向の第２のダイオードおよび第４の抵抗を介して第２の差動増幅器の第１の入力端子に接続され、逆方向の第４のダイオードおよび第２の抵抗の接続点は第２の抵抗を介して第１の入力端子に接続され、第２の差動増幅器の第１の入力端子は第３の抵抗を介して入力端子に接続されると共に、第５の抵抗を介して出力端子に接続されるように構成される。このような回路構成としたために、スイッチＡおよびスイッチＢの動作状態のＰ−Ｐ値やＲＭＳ値を得る場合に好適に用いることができる。
【００７８】
第１１の本発明によれば、昇降圧型スイッチングレギュレータの状態信号処理回路は、１個の差動増幅器から構成され、差動増幅器の第１の入力端子には状態検出回路で検出された状態信号Ｖｓｗｓｅｎｓｅが印加され、その出力はダイオードを介して出力端子に接続され、その出力端子は第２の入力端子に接続され、キャパシタを介して接地されると共に、リセット回路に接続されるように構成される。このような回路構成としたために、スイッチＡおよびスイッチＢの動作状態のＰ−Ｐ値や包絡線値を得る場合に好適に用いる。
【００７９】
第１２の本発明によれば、昇降圧型スイッチングレギュレータの誤差信号処理回路は、第１および第２の差動増幅器から構成され、第１の差動増幅器の第１の入力端子には第１の抵抗と第１のキャパシタの並列回路を介して電圧分圧回路からの出力電圧が印加され、第２の入力端子には基準電圧信号が入力され、第１の差動増幅器の出力信号は第２の差動増幅器の第１の入力端子に接続されると共に、第２の抵抗と第２のキャパシタの直列回路と第３の抵抗と第３のキャパシタの並列回路との直列回路を介して第１の差動増幅器の第１の入力端子に接続され、第２の差動増幅器の第２の入力端子には第４の抵抗を介して状態信号処理回路からの出力信号が印加され、第２の差動増幅器の出力信号は第５の抵抗と第４のキャパシタの直列回路を介して第２の差動増幅器の第２の入力端子に接続されるように構成される。このように、誤差信号処理回路として、比例フィードバック要素として増幅器、積分フィードバック要素としてＬＰＦ（低域通過フィルタ）、微分フィードバック要素としてＨＰＦ（高域通過フィルタ）を用いており、さらに、スイッチユニット４のスイッチ素子の状態を検出してフィードバックさせる回路を付加しているので、出力負荷コンデンサの時定数の影響を受けない応答速度の速いフィードバック特性を実現することができる。
【発明を実施するための最良の形態】
【００８０】
実施形態１．
まず、本発明の実施形態１の昇降圧型スイッチングレギュレータの一般理論について説明する。本発明の実施形態１の発明は、比例フィードバック要素として増幅器、積分フィードバック要素としてＬＰＦ（低域通過フィルタ）、微分フィードバック要素としてＨＰＦ（高域通過フィルタ）を配置して、フィードバックシステムとしての応答特性と安定性を両立する方法に関する。
【００８１】
本発明では、比例型一般フィードバックシステムを改善する手だてとして、制御対象から状態検出量をフィードバックさせるＰＩＤ制御をスイッチング型レギュレータシステムに適用した。本発明によれば、フィードバックシステムとしての応答特性と安定性を両立させると同時に、出力電圧の精度も向上させることができる。
【００８２】
比例型一般フィードバックシステムを改善する手だてとして、フィードバック手段として三要素（比例要素、積分要素、微分要素）を加える、いわゆるＰＩＤ制御が有名である。図１は、ＰＩＤ制御型フィードバックシステムの一般的なシステム構成の概念を説明するための図である。図１において、システムの出力から抽出された検出量ｙ（ｔ）は、基準電圧ｙｄと加減算され、誤差電圧ｅ（ｔ）が得られる。誤差電圧ｅ（ｔ）にフィードバックゲインＫｐを掛けた値Ｋｐｅ（ｔ）が制御対象にフィードバックされると共に。誤差電圧ｅ（ｔ）を積分した値Ｋｉ∫ｅ（ｔ）ｄｔおよび微分した値Ｋｄｄ｛ｅ（ｔ）｝／ｄｔが前記の誤差電圧ｅ（ｔ）のフィードバック値Ｋｐｅ（ｔ）に加算された値ｕ（ｔ）が制御対象に加えられる。ここで、Ｋｐは比例要素に対する比例定数、Ｋｉは積分要素に対する積分定数、Ｋｄは微分要素に対する比例定数である。
【００８３】
式２は、上記の説明を式で表したものである。
【数２】
2009118691.tif 000004
【００８４】
図２は、本発明の実施形態１の昇降圧型スイッチングレギュレータの全体システムを示す図である。図２は、図１９に示される従来の昇降圧型スイッチングレギュレータの誤差増幅器５０の代わりに、誤差信号処理回路７を用いるものである。
【００８５】
本発明の実施形態１の昇降圧型スイッチングレギュレータは、スイッチユニット４、電圧分圧器４０、基準電圧４１、信号処理回路１、モード判定回路３，ドライバ２，および誤差信号処理回路７から構成される。図７において、誤差信号処理回路７以外は、従来の図１９の回路と同じであるので説明を省略する。
【００８６】
図３は、本発明の実施形態１の誤差信号処理回路を示す図である。図３において、誤差信号処理回路７は、入力端子に接続された抵抗Ｒ２とキャパシタＣ１の並列回路を介して電圧分圧回路からの出力電圧が差動増幅器７１に印加される。差動増幅器７１の第２の入力端子には基準電圧信号が入力される。差動増幅器７１の出力信号は抵抗Ｒ３とキャパシタＣ２の直列回路と抵抗Ｒ４とキャパシタＣ３の並列回路との直列回路を介して差動増幅器７１の第１の入力端子に接続される。この誤差信号処理回路７は増幅機能、積分機能、微分機能を有し、ＰＩＤ制御としての機能を発揮する。
【００８７】
以下に誤差信号処理回路７のＰＩＤ制御動作について説明する。図３において、差動増幅器７１はスイッチングレギュレータ出力電圧の誤差電圧を増幅するアクティブフィルタである。図４は電圧分圧器４０の回路を示す図である。図４において、スイッチングレギュレータの出力電圧Ｖｏｕｔを抵抗Ｒａと抵抗Ｒｂで分圧した電圧Ｖｉｎが、基準電圧Ｖｒｅｆと等しくなるように、電圧としてのシステムフィードバックが機能する。つまり、フィードバック制御が成立している時、定常電圧誤差が無視できると仮定すると、式３が成立する。
【数３】
2009118691.tif 000005
【００８８】
つまり、スイッチングレギュレータの出力電圧は、基準電圧Ｖｒｅｆを基準として抵抗値ＲａとＲｂの設定により、行うことができる。
【数４】
2009118691.tif 000006
なお、基準電圧Ｖｒｅｆは温度特性が平坦なバンドギャップ電圧を用いることが多い。
【００８９】
また、図３の差動増幅器７１はこの分圧された電圧信号に対して、抵抗Ｒ２，Ｒ３，Ｒ４、コンデンサＣ１，Ｃ２，Ｃ３により、フィルタと増幅機能とを供する反転型アクティブフィルタとして機能する。ＬＰＦ（低域通過フィルタ）を積分回路として、ＨＰＦ（高域通過フィルタ）を微分回路として設定し、かつ各々の帯域のゲインをＰＩＤ制御のゲイン係数（Ｋｐ，Ｋｉ，Ｋｄ）として個別に設定できる回路を実現している。ゲイン係数（Ｋｐ，Ｋｉ，Ｋｄ）は、式２で述べたものと同じである。
【００９０】
電圧信号Ｖｏｕｔに対する差動増幅器７１のアクティブフィルタとしての周波数特性は下式で表すことができる。
【００９１】
【数５】
2009118691.tif 000007
【００９２】
上式で現わされるアクティブフィルタが安定であるためには、Ｓ平面の左側に解がなければならない。そのためには、角周波数ωに関する二次式が虚数を持ってはいけないので、判別式をＤとおき、それが正値を持つ条件から、
【００９３】
【数６】
2009118691.tif 000008
その解を、α１，α２とおいて、
【数７】
2009118691.tif 000009
式７は次式８のように因数分解できる。
【数８】
2009118691.tif 000010
【００９４】
上式８は、３個のポールと３個のゼロを有するため、図５のような周波数特性となる。なお、ポール４が存在するのは、差動増幅器７１のオープンループゲインが周波数特性の限界特性を与えることによるものである。
【００９５】
例えばＬＰＦ（低域通過フィルタ）の遮断周波数は、積分回路の時定数（τ）を用いて、１／２τであり、フィルタの遮断周波数特性の設定と、積分回路としての設定は密接な関係を有する。
【００９６】
実施形態２
次に、本発明の実施形態２の昇降圧型スイッチングレギュレータの一般理論について説明する。図６は、本発明の実施形態２の昇降圧型スイッチングレギュレータの全体構成を示す概念図である。図１９に示される従来のフィードバック回路に加えて、さらにスイッチユニット４のスイッチ素子の状態を検出してフィードバックさせる回路を付加することにより、出力負荷コンデンサの時定数の影響を受けない応答速度の速いフィードバック特性を実現することができる。
【００９７】
図６において、システムの出力から抽出された検出量ｙ（ｔ）は、基準電圧ｙｄと加減算され、誤差電圧ｅ（ｔ）が得られる。誤差電圧ｅ（ｔ）にフィードバックゲインＫを掛けた値と、制御対象の状態がフィードバックされた値とが加算された値ｕ（ｔ）が制御対象に加えられる。
【００９８】
図７は、本発明の実施形態２の昇降圧型スイッチングレギュレータの全体システムを示す図である。図７は、図１９に示される従来の昇降圧型スイッチングレギュレータに、状態検出回路５、状態信号処理回路６，誤差信号処理回路８を追加したものである。
【００９９】
図７において、出力電圧端子Ｖｏｕｔには、インダクタンスやキャパシタンスのスイッチングによってチャージされた電荷を電圧レギュレータとして平滑化するための、不図示の大容量コンデンサが接続される。このため、出力電圧を電圧として検出してフィードバックを行う電圧帰還ループは、電圧検出点Ｖｏｕｔの安定度と引き替えに、フィードバックの応答速度が遅くなるという欠点があるが、実施形態２の発明によれば、この欠点を補償することができる。
【０１００】
出力Ｖｏｕｔに接続される負荷が過渡的に変動する場合、時定数の大きな電圧フィードバックループでは追従できない場合がある。このような場合、スイッチ素子の状態を検出してフィードバックさせることにより、出力負荷コンデンサの時定数の影響を受けない応答速度の速いフィードバック特性を実現することができる。
【０１０１】
図８は、本発明の実施形態２の誤差信号処理回路８を示す図である。この誤差信号処理回路８は、図１９に示される従来の昇降圧型スイッチングレギュレータに用いられている差動増幅回路７１に加えて、状態信号処理回路６からの信号を加算するための加算用の差動増幅器７３が用いられている。
【０１０２】
図８において、電圧分圧器４０から入力された電圧Ｖｉｎは、差動増幅器７１で、従来の図１９に示されるのと同様に基準電圧Ｖｒｅｆとの差分が取られ、誤差電圧Ｖａｍｐ１として差動増幅器７１から出力される。この誤差電圧Ｖａｍｐ１は、加算器として動作する差動増幅器７３の一方の入力端子に印加され、他方の入力端子には状態信号処理回路６から出力されるスイッチユニット４の状態信号が入力される。差動増幅器７３では誤差電圧Ｖａｍｐ１と状態信号処理回路６からの状態信号が加算され、信号処理回路１を制御するための制御信号Ｖａｍｐ２が出力される。
【０１０３】
スイッチユニット４のスイッチの状態信号の一例としては、スイッチのスイッチ時間（導通時間）やスイッチ電流値（ピーク電流値や総電流値など）などが考えられる。制御システムの一般論として、制御対象システムの状態値をフィードバックさせるシステムは、制御出力をフィードバックするシステムに比較して、応答性と精度を向上させることが可能である。
【０１０４】
図８において、差動増幅器７３は、差動増幅器７１の出力電圧Ｖａｍｐ１に対して、抵抗Ｒ５，Ｒ６  コンデンサＣ３により、フィルタと増幅機能とを供する非反転型アクティブフィルタとして機能する。また、スイッチ状態検出信号Ｖｓｗｓｅｎｓｅに対しては、同じく、抵抗Ｒ５，Ｒ６  コンデンサＣ３により、フィルタと増幅機能とを供する反転型アクティブフィルタとして機能する。それぞれの信号に対するフィルタ特性の周波数特性は下式で表すことができる。
【０１０５】
差動増幅器７１の出力電圧であるＶａｍｐ１に対しては、周波数特性は式９のようになり、
【数９】
2009118691.tif 000011
電流検出信号Ｖｓｅｎｓｅに対しては、周波数特性は式１０のようになる。
【数１０】
2009118691.tif 000012
【０１０６】
以上のように、差動増幅器７１および差動増幅器７３のはたらきにより、スイッチングレギュレータ出力電圧Ｖｏｕｔを分圧した電圧信号Ｖｉｎとスイッチ状態検出信号Ｖｓｗｓｅｎｓｅとを加算した上で、差動増幅器７３の出力電圧Ｖａｍｐ２を、次段の信号処理回路１の入力信号Ｖｅｒｒｏｒとすることができる。
【０１０７】
上式は、３個のポールと３個のゼロを有するため、図９のような周波数特性となる。なお、ポール４が存在するのは、差動増幅器７１のオープンループゲインが周波数特性の限界特性を与えることによるものである。
ここで、電圧信号に対しては式９のように極１（Ｐｏｌｅ１）がω＝０、零点１（Ｚｅｒｏ１）がω＝１／Ｃ３（Ｒ５＋Ｒ６）となる。なお、極２（Ｐｏｌｅ２）は差動増幅器のオープンループゲインによって与えられる限界周波数特性として与えられるものである。
また、電流信号に対しても同様に、式１０のように極１（Ｐｏｌｅ１）がω＝０、零点１（Ｚｅｒｏ１）がω＝１／Ｃ３・Ｒ６となる。
なお、極２（Ｐｏｌｅ２）は差動増幅器のオープンループゲインによって与えられる限界周波数特性として与えられるものである。
【０１０８】
図１０は、本発明の実施形態２のスイッチユニット４および状態検出回路５を示す図である。スイッチユニット４における、スイッチＡ，Ｂ，Ｃ，Ｄは、それぞれスイッチドライブ信号Ｖａ，Ｖｂ，Ｖｃ，Ｖｄによって制御される。動作論理はスイッチドライブ信号がＨレベルの時、各スイッチが導通状態になるものとする。スイッチＡとスイッチＤはＰチャネル型ＣＭＯＳ  ＦＥＴ、スイッチＢとスイッチＣはＮチャネル型ＣＭＯＳ  ＦＥＴとする。インバータ４４とインバータ４５はそれぞれ、スイッチドライブ信号Ｖａとスイッチドライブ信号Ｖｄの論理を反転するためのものである。以上のスイッチユニット４の構成部分は、従来技術である図２７に示される回路構成と同じである。
【０１０９】
状態信号検出回路５は、スィッチＡを構成するＰチャネルＣＭＯＳ  ＦＥＴとスィッチＢを構成するＮチャネルＣＭＯＳ  ＦＥＴの各ゲート電圧をモニタすることにより、スイッチＡまたはスイッチＢのスイッチ時間（導通時間）やスイッチＡまたはスイッチＢのスイッチ電流値（ピーク電流値や総電流値など）などをモニタすることができる。制御システムにおける一般論として、制御対象システムの状態値をフィードバックさせるシステムは、制御出力をフィードバックするシステムに比較して、応答性と精度を向上させることができる。
【０１１０】
図１１は、図１０の状態信号検出器を回路レベルで表した図である。図１１において、スイッチＡを構成するＰチャネルＣＭＯＳ  ＦＥＴと、ＣＭＯＳ  ＦＥＴ  Ｑ２と抵抗Ｒ２とは重み付けの異なる電流カレントミラー回路を構成する。つまり、スイッチＳＷ  Ａの導通電流Ｉａ（ｔ）に比例した電流Ｉａ（ｔ）／ＮがＣＭＯＳ  ＦＥＴ  Ｑ２のドレイン電流としてＳＷ  Ｓｅｎｓｅに出力される。この時、ＳＷ  Ａの導通電流Ｉａ（ｔ）に対してＣＭＯＳ  ＦＥＴ  Ｑ２のドレイン電流をどのように設定するかは、抵抗値Ｒ２とＣＭＯＳ  ＦＥＴ  Ｑ２のサイズによってＮ値が決定される。
【０１１１】
同じくスイッチＢを構成するＮチャネルＣＭＯＳ    ＦＥＴと、ＣＭＯＳ  ＦＥＴ  Ｑ１と抵抗Ｒ１とは重み付けの異なる電流カレントミラー回路を構成する。つまり、ＳＷ  Ｂの導通電流Ｉｂ（ｔ）に比例した電流がＣＭＯＳ  ＦＥＴ  Ｑ１のドレイン電流Ｉｂ（ｔ）／Ｎとして検出できる。この時、ＳＷ  Ｂの導通電流Ｉｂ（ｔ）に対してＣＭＯＳ  ＦＥＴ  Ｑ１のドレイン電流をどのように設定するかは、抵抗値Ｒ１とＣＭＯＳ  ＦＥＴ  Ｑ１のサイズによってＮ値が決定される。
【０１１２】
なお、Ｑ１の電流極性とＱ２の電流極性を合わせるために、ＰチャネルＣＭＯＳ    ＦＥＴ  Ｑ３とＱ４により構成されるカレントミラー回路により、ＣＭＯＳ  ＦＥＴ  Ｑ１のドレイン電流の極性を反転させ、ＣＭＯＳ  ＦＥＴ  Ｑ２のドレイン電流と合算したうえで、式１１のように、ＳＷ  Ｓｅｎｓｅの電流出力Ｉｓｗｓｅｎｓｅを得る。
Ｉｓｗｓｅｎｓｅ＝｛Ｉａ（ｔ）＋Ｉｂ（ｔ）  ｝／Ｎ            （式１１）
【０１１３】
次に、ＳＷ  Ｓｅｎｓｅ  端子に負荷抵抗Ｒ２を接続することにより、式１２のような状態検出出力電圧Ｖｓｗｓｅｎｓｅが得られる。
Ｖｓｗｓｅｎｓｅ  ＝Ｒ２＊｛Ｉａ（ｔ）＋Ｉｂ（ｔ）  ｝／Ｎ    （式１２）
【０１１４】
図１２はスイッチＡおよびスイッチＢの状態検出出力電圧Ｖｓｗｓｅｎｓｅを信号処理する状態信号処理回路６の第１の例である。この状態信号処理回路６は、図７における状態信号処理回路６に該当する。図１２における入力電圧であるＶｓｗｓｅｎｓｅは、図１１の状態検出電圧信号Ｖｓｗｓｅｎｓｅと同じものである。図１２では検出信号を差動増幅器７１の反転増幅器により電圧増幅を行い、式１３の時間領域関数を得る。図１２の例では、スイッチＡおよびスイッチＢの電流モニタ情報に対して時間への影響は与えない。
【０１１５】
スイッチＡおよびスイッチＢの動作状態を加工せずに、そのまま制御情報として用いる場合に、図１２の状態信号処理回路６が有効である。
【数１１】
2009118691.tif 000013
【０１１６】
図１３はスイッチＡおよびスイッチＢの状態検出出力電圧を信号処理する状態信号処理回路の第２の例である。この状態信号処理回路６は、図７における状態信号処理回路６に該当する。図１３の入力電圧であるＶｓｗｓｅｎｓｅは図１１の状態検出電圧信号である。図１３では検出信号を差動増幅器７１および抵抗Ｒ１およびコンデンサＣ１により積分信号処理を行い、出力電圧Ｖｓｗｓｅｎｓｅ＿ｏｕｔと入力電圧Ｖｓｗｓｅｎｓｅ間で、時間領域および周波数数領域の関数として、それぞれ式１４および式１５が得られる。式１４の時間領域の関数では、スイッチＡおよびスイッチＢの電流モニタ情報に対して積分効果が得られる。
【０１１７】
【数１２】
2009118691.tif 000014
【数１３】
2009118691.tif 000015
【０１１８】
積分時間内でスイッチＡおよびスイッチＢの動作状態を平均化する場合に、図１３の状態信号処理回路６が有効である。
【０１１９】
図１４はスイッチＡおよびスイッチＢの状態検出出力電圧を信号処理する状態信号処理回路の第３の例である。この状態信号処理回路６は、図７における状態信号処理回路６に該当する。図１４の入力電圧であるＶｓｗｓｅｎｓｅは、図１１の状態検出電圧信号である。図１４では検出信号を差動増幅器７１および抵抗Ｒ１およびコンデンサＣ１により微分信号処理を行い、出力電圧Ｖｓｗｓｅｎｓｅ＿ｏｕｔと入力電圧Ｖｓｗｓｅｎｓｅ間で、それぞれ式１６および式１７が得られる。時間領域の関数では、スイッチＡおよびスイッチＢの電流モニタ情報に対して微分効果が得られる。
【０１２０】
【数１４】
2009118691.tif 000016
【数１５】
2009118691.tif 000017
【０１２１】
微分時間内でスイッチＡおよびスイッチＢの動作状態の瞬時値を得る場合に、図１４の状態信号処理回路６が有効である。
【０１２２】
図１５はスイッチＡおよびスイッチＢの状態検出出力電圧を信号処理する状態信号処理回路の第４の例である。この状態信号処理回路は、図７における状態信号処理回路６に該当する。図１５の入力電圧であるＶｓｗｓｅｎｓｅは、図１１の状態検出電圧信号である。図１５ではバッファ３６を通過した検出信号を差動増幅器７１および抵抗Ｒ１、Ｒ２およびコンデンサＣ１により、時系列領域では不完全な積分信号処理を行い、周波数領域では低域通過特性を示し、式１８に示す周波数領域関数を得る。
【０１２３】
【数１６】
2009118691.tif 000018
【０１２４】
積分時間内でスイッチＡおよびスイッチＢの動作状態の近似的な平均値を得る場合に、図１５の状態信号処理回路６が有効である。
【０１２５】
図１６は、スイッチＡおよびスイッチＢの状態検出出力電圧を信号処理する状態信号処理回路の第５の例である。この状態信号処理回路６は、図７における状態信号処理回路６に該当する。図１６の入力電圧であるＶｓｗｓｅｎｓｅは、図１１の状態検出電圧信号である。図１６では状態検出出力電圧信号の全波整流を行う。
全波整流の動作は、図１６に示すように差動増幅器７１の出力は、２個のダイオードＤ１，Ｄ２の働きにより、マイナス側しか出力されない。一方、抵抗Ｒ３を介する経路は入入力信号がそのまま差動増幅器７２に入力される。差動増幅器７２は反転増幅器が構成されており、さらに抵抗Ｒ４は抵抗Ｒ３の１／２に設定されるため、抵抗Ｒ４の入力信号の２倍と抵抗Ｒ３の入力信号が相殺された上で反転される。つまり、入力信号のプラス領域では、抵抗Ｒ４の入力信号が反転して差動増幅器７２の出力信号となる。また、マイナス領域ではＲ３の入力信号が差動増幅器７２の出力信号になる。
【０１２６】
【数１７】
2009118691.tif 000019
【０１２７】
スイッチＡおよびスイッチＢの動作状態のＰ−Ｐ値やＲＭＳ値を得る場合に、図１６の状態信号処理回路６が有効である。
【０１２８】
図１７はスイッチＡおよびスイッチＢの状態検出出力電圧を信号処理する状態信号処理回路の第６の例である。この状態信号処理回路６は、図７における状態信号処理回路６に該当する。図１７の入力電圧であるＶｓｗｓｅｎｓｅは、図１１の状態検出電圧信号と同じである。図１７では、ボルテージフォロア接続の差動増幅器７１、ダイオードＤ１、コンデンサＣ１によりスイッチ状態検出信号のピークホールド信号処理を行う。リセット回路は、入力信号のレベルが低下したときなど、クロック信号によりピーク信号波形のリフレッシュを行う手段である。
【０１２９】
【数１８】
2009118691.tif 000020
【０１３０】
スイッチＡおよびスイッチＢの動作状態のＰ−Ｐ値や包絡線値を得る場合に、図１７の状態信号処理回路６が有効である。
【０１３１】
実施形態３．
Ｋ３は本発明の実施形態３の誤差信号処理回路を示す図である。本発明の実施形態３の昇降圧型スイッチングレギュレータの全体構成図は、図７に示された実施形態２の昇降圧型スイッチングレギュレータのものと同じである。実施形態２との相違は、実施形態２における誤差信号処理回路８が実施形態３では誤差信号処理回路９に置き換えられた点のみであり、その他の構成は実施形態２と同一であるので、実施形態２と同一の部分については詳細な説明を省略する。
【０１３２】
図１８では、実施形態１における差動増幅器７１とその周辺素子から構成され積分・微分演算を行う回路と、実施形態２における差動増幅器７３その周辺素子から構成され状態信号処理回路６からの状態信号を加算するが回路を有している。つまり、実施形態３の発明は、図３に示される実施形態１の発明である積分・微分の演算と図８に示される実施形態２の状態信号を加算する演算を組み合わせたものである。
【０１３３】
図１８では、差動増幅器７１で増幅機能・積分機能・微分機能を演算し、ＰＩＤ制御としての機能を持たせ、また差動増幅器７３にＰＩＤ制御信号とスイッチの状態信号とを加算する加算器としての機能を持たせている。つまり、図１８は、図３の機能と図８の機能の両方を備えている。
【０１３４】
差動増幅器７１は、図３に示される実施形態１の誤差信号処理回路７で説明した動作と同じであるので、説明を省略する。差動増幅器７３は、上述のように、制御対象の出力Ｖｏｕｔの誤差電圧を演算して得られたＰＩＤ制御信号と、状態信号処理回路６から得られたスイッチの状態信号を加算する増幅器である。通常スイッチングレギュレータ出力Ｖｏｕｔには出力電圧を平滑化するために大きなコンデンサが接続される。したがって、電圧フィードバックシステムとしての制御時定数はこの容量が担うことになり、スイッチングレギュレータ出力負荷の過渡的な要求に対して、時定数の大きな電圧フィードバックシステムでは追従できないことがある。そこで、図１０や図１１のように、スイッチユニット４のスイッチＳＷＡ、ＳＷＢから動作状態に連動する電流信号を検出し、その電流検出レベルを電圧変換した上で、電圧フィードバックループに加えれば、大きな制御時定数を伴わない割り込みシステムを構築できる。差動増幅器７３はスイッチユニット４の電流検出レベルと、差動増幅器７１の誤差電圧とを加算するものである。
【０１３５】
図１８の動作は、差動増幅器７１および差動増幅器７３の両方の動作の特徴を兼ね備えたものである。差動増幅器７１の動作は、実施形態１の図３の動作と同じであるので詳細な説明は省略する。また、差動増幅器７３の動作は、実施形態２の図８の動作と同じであるので詳細な説明は省略する。
【産業上の利用可能性】
【０１３６】
本発明は、昇圧動作、降圧動作のいずれの動作モードにおいても動作できる昇降圧型スイッチングレギュレータ用信号処理回路として適用可能である。
【図面の簡単な説明】
【０１３７】
【図１】本発明の実施形態１のＰＩＤ制御型フィードバックシステムの一般的なシステム構成を説明するための図である。
【図２】本発明の実施形態１の昇降圧型スイッチングレギュレータの全体システムを示す図である。
【図３】本発明の実施形態１の誤差信号処理回路を示す図である。
【図４】本発明の実施形態１の電圧分圧器の回路を示す図である。
【図５】本発明の実施形態１の誤差信号処理回路の周波数特性を示す図である。
【図６】本発明の実施形態２のスイッチユニットの状態信号フィードバックシステムを説明するための図である。
【図７】本発明の実施形態２の昇降圧型スイッチングレギュレータの全体システムを示す図である。
【図８】本発明の実施形態２の誤差信号処理回路を示す図である。
【図９】本発明の実施形態３の誤差信号処理回路の周波数特性を示す図である。
【図１０】本発明の実施形態２の状態信号検出回路の位置づけを示す図である。
【図１１】本発明の実施形態２の図１０の状態検出回路を回路レベルで表した図である。
【図１２】本発明の実施形態２の状態信号処理回路の第１の例である。
【図１３】本発明の実施形態２の状態信号処理回路の第２の例である。
【図１４】本発明の実施形態２の状態信号処理回路の第３の例である。
【図１５】本発明の実施形態２の状態信号処理回路の第４の例である。
【図１６】本発明の実施形態２の状態信号処理回路の第５の例である。
【図１７】本発明の実施形態２の状態信号処理回路の第６の例である。
【図１８】本発明の実施形態３の誤差信号処理回路を示す図である。
【図１９】従来技術の昇降圧型スイッチングレギュレータの全体システム図である。
【図２０】従来技術のスイッチングレギュレータのスイッチユニットとドライバユニットを示す図である。
【図２１】従来技術の同期型昇降圧スイッチングレギュレータのスイッチユニットを示す図である。
【図２２】従来技術のＶｇｂ，ＶｇｃとＶａ，Ｖｂ，Ｖｃ，Ｖｄの関係を示す図である。
【図２３】従来技術の信号処理システムを示す図である。
【図２４】従来技術の降圧モード波形を示す図である。
【図２５】従来技術の昇圧モード波形を示す図である。
【図２６】従来技術の昇降圧モード波形を示す図である。
【図２７】従来技術のＶａ，Ｖｂ，Ｖｃ，Ｖｄとスイッチの関係を示す図である。
【図２８】従来技術のスイッチの等価回路を示す図である。
【図２９】従来技術のスイッチポジションとインダクタンスに流れる電流を説明するための図である。
【図３０】従来技術のスイッチポジションとインダクタンスに流れる電流を説明するための図である。
【図３１】従来の一般的なフィードバックシステムを示す図である。
【図３２】従来の一般的なフィードバックシステムの応答特性を示す図である。
【符号の説明】
【０１３８】
１  信号処理回路
４  スイッチユニット
５  状態信号検出回路
６  状態信号処理回路
７  誤差信号処理回路
８  誤差信号処理回路
９  誤差信号処理回路
３１  インバータ
３２  インバータ
３６  バッファ
４０  電圧分圧器
４１  基準電圧
４１  キャパシタ
４２  インダクタンス
４３  キャパシタ
７１  差動増幅器
７２  差動増幅器
７３  差動増幅器（加算器）
【図１】
2009118691.tif 000021
【図２】
2009118691.tif 000022
【図３】
2009118691.tif 000023
【図４】
2009118691.tif 000024
【図５】
2009118691.tif 000025
【図６】
2009118691.tif 000026
【図７】
2009118691.tif 000027
【図８】
2009118691.tif 000028
【図９】
2009118691.tif 000029
【図１０】
2009118691.tif 000030
【図１１】
2009118691.tif 000031
【図１２】
2009118691.tif 000032
【図１３】
2009118691.tif 000033
【図１４】
2009118691.tif 000034
【図１５】
2009118691.tif 000035
【図１６】
2009118691.tif 000036
【図１７】
2009118691.tif 000037
【図１８】
2009118691.tif 000038
【図１９】
2009118691.tif 000039
【図２０】
2009118691.tif 000040
【図２１】
2009118691.tif 000041
【図２２】
2009118691.tif 000042
【図２３】
2009118691.tif 000043
【図２４】
2009118691.tif 000044
【図２５】
2009118691.tif 000045
【図２６】
2009118691.tif 000046
【図２７】
2009118691.tif 000047
【図２８】
2009118691.tif 000048
【図２９】
2009118691.tif 000049
【図３０】
2009118691.tif 000050
【図３１】
2009118691.tif 000051
【図３２】
2009118691.tif 000052