(57)【要約】【課題】ＣＭＯＳ回路との一体化が容易で生産性に優れ、キャビティを高い寸法精度で形成できる圧力センサの製造方法を提供する。【解決手段】基板１ａの第１半導体層３をエッチングすることにより開口部８を形成し、開口部８の側壁にサイドウォール８ａを形成する工程と、第１半導体層３上に第２半導体層４を選択エピタキシャル成長させる工程と、開口部８を介して埋め込み絶縁膜３とサイドウォール８とをエッチングして、内壁が第１半導体層３の開口部の内壁よりも外側に位置する空洞部５を形成する工程と、アニールを行うことにより、少なくとも開口部８の縁部に形成されている第２半導体層４にマイグレーションを生じさせて、第２半導体層４により空洞部５を封止し、空洞部５の天井部をダイアフラム６とする工程と、ダイアフラム６の撓みを検出する検出素子を形成する工程とを備える圧力センサの製造方法とする。【選択図】図２
2009139340.tif 000002
【特許請求の範囲】
【請求項１】
ダイアフラムの撓みを検出することにより圧力を測定する圧力センサの製造方法であって、
半導体基板の一面側に埋め込み絶縁膜と第１半導体層とが順に形成された基板の前記第１半導体層をエッチングすることにより、前記埋め込み絶縁膜が底面に露出された開口部を形成する工程と、
前記開口部の側壁に絶縁膜からなるサイドウォールを形成する工程と、
前記第１半導体層上に、開口部の内壁が前記第１半導体層の前記開口部の内壁よりも内側に位置する第２半導体層を選択エピタキシャル成長させる工程と、
前記開口部を介して前記埋め込み絶縁膜と前記サイドウォールとをエッチングすることにより、内壁が前記第１半導体層の前記開口部の内壁よりも外側に位置する空洞部を形成する空洞部形成工程と、
アニールを行うことにより、少なくとも前記開口部の縁部に形成されている前記第２半導体層にマイグレーションを生じさせて、前記第２半導体層により前記空洞部を封止し、前記空洞部の天井部をダイアフラムとするマイグレーション工程と、
前記ダイアフラムの撓みを検出する検出素子を形成する工程とを備えることを特徴とする圧力センサの製造方法。
【請求項２】
前記第２半導体層の材料として、ＳｉまたはＳｉＧｅを用いることを特徴とする請求項１に記載の圧力センサの製造方法。
【請求項３】
前記第１半導体層がＳｉからなり、前記埋め込み絶縁膜と前記サイドウォールがＳｉ酸化膜からなり、
前記空洞部形成工程において、無水ＨＦとアルコールとの混合ガスを用いる気相エッチングを行なうことを特徴とする請求項１または請求項２に記載の圧力センサの製造方法。
【請求項４】
前記検出素子が、ピエゾ抵抗素子または圧電素子であることを特徴とする請求項１〜請求項３のいずれかに記載の圧力センサの製造方法。
【請求項５】
前記基板が単結晶シリコン・オン・インシュレーター基板であることを特徴とする請求項１〜請求項４のいずれかに記載の圧力センサの製造方法。
【請求項６】
半導体基板上にパッド酸化膜と窒化膜とを順に形成し、前記窒化膜をエッチングすることにより、前記パッド酸化膜が底面に露出された開口部を形成する工程と、
前記開口部に露出された前記パッド酸化膜を熱酸化することにより、前記埋め込み絶縁膜となる熱酸化膜を形成する工程と、
前記窒化膜と前記パッド酸化膜とを除去する工程と、
前記熱酸化膜上に前記第１半導体層を形成する工程とを行なうことにより、前記基板を形成することを特徴とする請求項１〜請求項４のいずれかに記載の圧力センサの製造方法。
【請求項７】
請求項１〜請求項６のいずれかに記載の圧力センサの製造方法によって製造されたことを特徴とする圧力センサ。
【請求項８】
基板上に、半導体集積回路の設けられた回路領域と、請求項７に記載の圧力センサの設けられたセンサ領域とが形成されていることを特徴とする半導体装置。
【請求項９】
請求項７に記載の圧力センサが備えられたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力センサの製造方法、圧力センサ、半導体装置、電子機器に関し、特に、ＣＭＯＳ回路との一体化が容易で、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）デバイスに好適に用いられる生産性に優れた圧力センサの製造方法に関する。
【背景技術】
【０００２】
近年、半導体市場において、圧力センサや加速度センサ、ジャイロセンサ、共振器などのＭＥＭＳデバイスやＮＥＭＳ（Ｎａｎｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）デバイスの実用化が進められている。現在、加速度センサや、ジャイロセンサ、共振器などのＭＥＭＳデバイスでは、量産化が開始されている。しかし、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と融合、あるいはＣＭＯＳと集積化されたＭＥＭＳデバイスにおいては、まだまだ課題が多く、様々な技術開発が進められている。
【０００３】
また、従来の半導体圧力センサは、一般に、基板上に半導体素子（ピエゾ抵抗素子）を形成した後に、裏面をエッチングしてダイアフラムを形成している（例えば、特許文献１参照）。
しかしながら、裏面をエッチングしてダイアフラムを形成する技術を用いる場合、半導体圧力センサとＣＭＯＳ回路との一体化が困難であった。このため、従来の半導体圧力センサとＣＭＯＳ回路とが一体化されたデバイスは、２チップ構成とするか、あるいはシステムインパッケージ（ＳｉＰ）手法による実装技術を用いて製造されていた。
【０００４】
裏面をエッチングすることなくダイアフラムを形成する方法としては、ダイアフラムを形成するための第１の基板と、凹部の設けられた第２の基板とを貼り合わせる方法（例えば、特許文献２参照）や、半導体基板に複数のトレンチを形成して熱処理することにより、複数のトレンチが形成された領域に空洞領域を形成する方法（例えば、特許文献３参照）などがある。
【特許文献１】特開平５−１１４７４５号公報
【特許文献２】特開平１１−１２６９１０号公報
【特許文献３】特開２００２−５７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術では、裏面をエッチングすることなくダイアフラムを形成する方法を用いた場合であっても、半導体圧力センサとＣＭＯＳ回路とが一体化されたＭＥＭＳデバイスを製造する際の生産性を向上させることが要求されていた。
例えば、特許文献３に記載の技術では、半導体基板に複数のトレンチを形成するためのエッチングや熱処理に長い時間が必要であるため、生産性が低かった。また、特許文献３に記載の技術では、キャビティの寸法精度が低いことや、平面積の大きいキャビティの形成が困難であることなどにより、得られた圧力センサのダイナミックレンジやリニアリティなどの特性が十分に得られない場合があった。
【０００６】
本発明は、このような事情に鑑みてなされたものであり、ＣＭＯＳ回路との一体化が容易で生産性に優れ、キャビティを高い寸法精度で形成できる圧力センサの製造方法を提供することを目的とする。
また、本発明は、本発明の圧力センサの製造方法によって製造されたダイナミックレンジやリニアリティなどの特性に優れた圧力センサおよびこれを備えた半導体装置、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の圧力センサの製造方法は、ダイアフラムの撓みを検出することにより圧力を測定する圧力センサの製造方法であって、半導体基板の一面側に埋め込み絶縁膜と第１半導体層とが順に形成された基板の前記第１半導体層をエッチングすることにより、前記埋め込み絶縁膜が底面に露出された開口部を形成する工程と、前記開口部の側壁に絶縁膜からなるサイドウォールを形成する工程と、前記第１半導体層上に、開口部の内壁が前記第１半導体層の前記開口部の内壁よりも内側に位置する第２半導体層を選択エピタキシャル成長させる工程と、前記開口部を介して前記埋め込み絶縁膜と前記サイドウォールとをエッチングすることにより、内壁が前記第１半導体層の前記開口部の内壁よりも外側に位置する空洞部を形成する空洞部形成工程と、アニールを行うことにより、少なくとも前記開口部の縁部に形成されている前記第２半導体層にマイグレーションを生じさせて、前記第２半導体層により前記空洞部を封止し、前記空洞部の天井部をダイアフラムとするマイグレーション工程と、前記ダイアフラムの撓みを検出する検出素子を形成する工程とを備えることを特徴とする。
【０００８】
本発明の圧力センサの製造方法によれば、半導体基板に複数のトレンチを形成して熱処理することにより空洞領域を形成する場合と比較して、短時間で効率よく空洞部およびダイアフラムを形成でき、生産性を向上させることができる。
また、本発明の圧力センサの製造方法によれば、裏面をエッチングすることなくダイアフラムを形成することができるので、例えば、本発明の圧力センサの製造方法を用いて圧力センサとＣＭＯＳ回路とが一体化されたＭＥＭＳデバイスを製造する場合に、圧力センサとＣＭＯＳ回路との一体化を容易に行うことができる。
【０００９】
また、本発明の圧力センサの製造方法では、第１半導体層上に、開口部の内壁が前記第１半導体層の前記開口部の内壁よりも内側に位置する第２半導体層をエピタキシャル成長させるので、第１半導体層上のみに第２半導体層を形成した場合と比較して、開口部の平面積を小さくすることができ、マイグレーション工程時における空洞部の封止が容易となるので、マイグレーション工程に要する時間を短縮できる。
【００１０】
しかも、本発明の圧力センサの製造方法を用いて、例えば、圧力センサとＣＭＯＳ回路とが一体化されたＭＥＭＳデバイスを製造する場合には、ＣＭＯＳ回路のゲートを形成する前の段階で圧力センサの空洞部およびダイアフラムを形成することができるので、圧力センサとＣＭＯＳ回路との一体化を非常に容易に行うことができる。
また、本発明の圧力センサの製造方法によれば、空洞部形成工程における開口部の形状とエッチング条件とを変更することによって、容易に所望の形状の空洞部を精度よく形成できる。したがって、本発明の圧力センサの製造方法によれば、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサを提供できる。
【００１１】
また、本発明の圧力センサの製造方法においては、前記第２半導体層の材料として、ＳｉまたはＳｉＧｅを用いることが好ましい。
第２半導体層の材料として、ＳｉまたはＳｉＧｅを用いた場合、還元雰囲気中でアニールを行うことにより、容易に第２半導体層にマイグレーションを生じさせることができ、容易に第２半導体層により空洞部を封止することができる。
また、ＳｉＧｅはＳｉと比較して融点が低いため、第２半導体層がＳｉＧｅからなるものである場合、第２半導体層がＳｉからなるものである場合と比較して、アニール時間を短縮することができ、マイグレーション工程に要する時間を短縮できる。したがって、生産性をより一層向上させることができる。
【００１２】
また、本発明の圧力センサの製造方法では、前記第１半導体層がＳｉからなり、前記埋め込み絶縁膜と前記サイドウォールがＳｉ酸化膜からなり、前記空洞部形成工程において、無水ＨＦとアルコールとの混合ガスを用いる気相エッチングを行なう方法とすることができる。
空洞部形成工程においてウェットエッチングを行うと、開口部の縁部に形成されている第１半導体層や第２半導体層の形状が変形する現象、いわゆるスティッキングが生じる場合がある。特に、平面積の大きい空洞部を形成する場合には、スティッキングが生じやすい。スティッキングが生じると、所望の空洞部形状が得られない場合がある。
これに対し、第１半導体層がＳｉからなり、埋め込み絶縁膜と前記サイドウォールがＳｉ酸化膜からなる場合には、前記空洞部形成工程において、無水ＨＦとアルコールとの混合ガスを用いる気相エッチングを行なうと、スティッキングが生じにくい。したがって、容易に高い寸法精度で広範囲にわたって埋め込み絶縁膜をエッチングすることができ、平面積の大きい空洞部を高い寸法精度で形成できる。その結果、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサを提供できる。
【００１３】
また、本発明の圧力センサの製造方法では、前記検出素子が、ピエゾ抵抗素子または圧電素子である方法とすることができる。
検出素子が、ピエゾ抵抗素子または圧電素子である場合、検出素子が、静電容量の変化を検出するものである場合と比較して、容易に形成することができ、好ましい。
【００１４】
また、本発明の圧力センサの製造方法では、基板が単結晶シリコン・オン・インシュレーター（ＳＯＩ）基板である方法とすることができる。この場合、容易に精度良く圧力センサを製造できるとともに、圧力センサと高性能のＣＭＯＳ回路とが一体化されたＭＥＭＳデバイスを容易に製造できる。
【００１５】
また、本発明の圧力センサの製造方法では、半導体基板上にパッド酸化膜と窒化膜とを順に形成し、前記窒化膜をエッチングすることにより、前記パッド酸化膜が底面に露出された開口部を形成する工程と、前記開口部に露出された前記パッド酸化膜を熱酸化することにより、前記埋め込み絶縁膜となる熱酸化膜を形成する工程と、前記窒化膜と前記パッド酸化膜とを除去する工程と、前記熱酸化膜上に前記第１半導体層を形成する工程とを行なうことにより、前記基板を形成する方法とすることができる。
【００１６】
また、本発明の圧力センサは、上記のいずれかに記載の圧力センサの製造方法によって製造されたことを特徴とする。
また、本発明の半導体装置は、基板上に、半導体集積回路の設けられた回路領域と、本発明の圧力センサの設けられたセンサ領域とが形成されていることを特徴とする。
また、本発明の電子機器は、本発明の圧力センサが備えられたことを特徴とする。
【発明を実施するための最良の形態】
【００１７】
はじめに、本発明の圧力センサについて図面を参照して説明する。
図１は、本発明の圧力センサの一例を示した断面図である。図１に示す圧力センサ１０は、ダイアフラム６の撓みを検出することにより圧力を測定するものである。図１において、符号１は単結晶Ｓｉ基板（半導体基板）を示している。図１に示すように、Ｓｉ基板１の一面側には、ＳｉＯ２からなる埋め込み絶縁膜２と単結晶シリコンからなる半導体層（第１半導体層）３とが順に備えられている。また、符号５は、キャビティ（空洞部）を示している。キャビティ５は、図１に示すように、底面がＳｉ基板１、壁面が埋め込み絶縁膜２、天面が半導体層３からなる空洞であり、キャビティ５の天井部を構成する半導体層３とＳｉＧｅからなるオーバーハング層（第２半導体層）４とによってダイアフラム６が形成されている。ダイアフラム６上には、ダイアフラムの撓みを検出するための検出素子であるピエゾ抵抗素子７，７が複数備えられている。各ピエゾ抵抗素子７，７は、それぞれ配線（図示略）と電気的に接続されている。
【００１８】
次に、図１に示す圧力センサの製造方法を図面を用いて説明する。
図２は、本実施形態の圧力センサの製造方法を説明するための工程図である。図１に示す圧力センサを製造するには、まず、図２（ａ）に示すように、単結晶Ｓｉ基板１の一面側に、例えば０．４μｍのＳｉＯ２からなる埋め込み絶縁膜２と、０．２μｍの単結晶シリコン相からなる半導体層３とが順に形成された単結晶ＳＯＩ基板１ａ（基板）を用意する。そして、単結晶ＳＯＩ基板１ａの半導体層３をエッチングすることにより、埋め込み絶縁膜２が底面に露出された開口部８を形成する。開口部８の平面形状は、例えば、円形、矩形、短冊状などの形状とすることができる。
【００１９】
次に、半導体層３上の全面に、ＣＶＤ法によりＳｉＯ２を半導体層３の厚みより厚く（本実施形態では０．２μｍ以上）堆積させてＳｉＯ２膜（絶縁膜）を形成し、このＳｉＯ２膜をウェットエッチングすることにより、図２（ｂ）に示すように、開口部８の側壁にＳｉＯ２からなるサイドウォール８ａを形成する。サイドウォール８ａは、半導体層３の開口部８の側壁に、後述するオーバーハング層４が形成されることを防止するものである。半導体層３の開口部８の側壁にオーバーハング層４が形成されると、後述するキャビティ５を形成するためのエッチングの精度に支障を来たす場合がある。本実施形態においては、開口部８の側壁にサイドウォール８ａを形成するので、キャビティ５を形成するためのエッチングを高精度で行なうことができる。
【００２０】
その後、図２（ｃ）に示すように、半導体層３上に、ＳｉＧｅをエピタキシャル成長させることにより、オーバーハング層４を形成する。ここで形成するオーバーハング層４の厚みは、０．２μｍ以上であることが好ましい。また、ＳｉＧｅのエピタキシャル成長は、５００〜８００℃の温度で、Ｓｉ２Ｈ６とＧｅＨ４とＣｌ２とを用いて行なうことが好ましい。ＳｉＧｅをエピタキシャル成長させる際にＣｌ２を用いることで、開口部８の底面に露出している埋め込み絶縁膜２上やサイドウォール８ａ上にＳｉＧｅがエピタキシャル成長することを防止でき、半導体層３上に選択的にＳｉＧｅをエピタキシャル成長させることができる。
【００２１】
なお、本実施形態では、図２（ｃ）に示すように、サイドウォール８ａ上に直接オーバーハング層４が形成されることは防止されているが、半導体層３上だけでなく、サイドウォール８ａと平面視で重なるオーバーハング領域４ａにもオーバーハング層４が形成されている。このことにより、図２（ｃ）に示すように、オーバーハング層４によって構成される開口部８の内壁が、半導体層３によって構成される開口部８の内壁よりも内側に位置するものとされている。
オーバーハング領域４ａに形成されたオーバーハング層４は、開口部８の近傍の半導体層３上において、オーバーハング層４となるＳｉＧｅが、開口部８の内側に向って横方向に成長することによって形成される。ＳｉＧｅの横方向の成長は、ＳｉＧｅの成長速度を調節することによって制御することができ、ＳｉＧｅの成長速度を速くすることで、ＳｉＧｅの横方向の成長を促進させることができる。
【００２２】
次に、図２（ｄ）に示すように、開口部８を介してＳｉＯ２からなる埋め込み絶縁膜２とＳｉＯ２からなるサイドウォール８ａとをエッチングすることにより、キャビティ５を形成する（キャビティ（空洞部）形成工程）。
キャビティ５を形成するためのエッチングは、ウェットエッチングでもドライエッチングでもよいが、ＨＦを用いたウェットエッチングや、無水ＨＦとアルコールとの混合ガスを用いる気相エッチングを行なうことが好ましい。特に、無水ＨＦとアルコールとの混合ガスを用いる気相エッチングは、スティッキングが生じにくく、容易に高い寸法精度で広範囲にわたって埋め込み絶縁膜２をエッチングすることができるので、平面積の大きいキャビティ５を高い寸法精度で形成でき、好ましい。
【００２３】
キャビティ形成工程後に得られたキャビティ５の内壁は、図２（ｄ）に示すように、半導体層３によって構成される開口部８の内壁よりも外側に位置するものとされており、開口部８の埋め込み絶縁膜２を側壁とする部分の平面積が、開口部８の半導体層３を側壁とする部分の平面積よりも広くなっているとともに、開口部８のオーバーハング層４を側壁とする部分の平面積が、開口部８の半導体層３を側壁とする部分の平面積よりも狭くなっている。そして、埋め込み絶縁膜２を側壁とする部分の平面形状が、ダイアフラム６の平面形状に対応するものとされている。埋め込み絶縁膜２を側壁とする部分の平面形状は、キャビティ５を形成するためのエッチングを行なう前の開口部８の形状と、キャビティ５を形成するためのエッチングの条件とによって決定される。
【００２４】
次に、水素雰囲気などの還元雰囲気中でアニールを行うことにより、開口部８の縁部８ｂに形成されているオーバーハング層４を構成するＳｉＧｅと半導体層３を構成するＳｉとにマイグレーションを生じさせて、図２（ｅ）に示すように、オーバーハング層４および半導体層３によりキャビティ５を封止し、キャビティ５の天井部をダイアフラム６とする（マイグレーション工程）。
ここで封止されたキャビティ５内の圧力は、アニール条件によって、キャビティ５内を真空とした絶対圧やキャビティ５内を大気圧としたゲージ圧などに制御することができ、圧力センサ１０の用途などに応じて適宜決定できる。
【００２５】
その後、ダイアフラム６上に、ピエゾ抵抗素子７、７を複数配置し、各ピエゾ抵抗素子７，７をそれぞれ配線（図示略）と電気的に接続することにより、図１に示す圧力センサ１０とする。
【００２６】
本実施形態の圧力センサ１０の製造方法によれば、半導体基板に複数のトレンチを形成して熱処理することにより空洞領域を形成する場合と比較して、短時間で効率よくキャビティ５およびダイアフラム６を形成でき、生産性を向上させることができる。
また、本実施形態の圧力センサ１０の製造方法によれば、圧力センサ１０とＣＭＯＳ回路との一体化を容易に行うことができ、圧力センサ１０とＣＭＯＳ回路とが一体化されたＭＥＭＳデバイスを容易に製造できる。
また、本実施形態の圧力センサ１０の製造方法によれば、容易に所望の形状のキャビティ５を精度よく形成でき、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサ１０を提供できる。
【００２７】
なお、本発明の圧力センサおよび圧力センサの製造方法は、上述した実施形態に限定されるものではない。
例えば、上述した実施形態においては、検出手段が、ピエゾ抵抗素子であるものを例に挙げて説明したが、検出手段は、ダイアフラムの撓みを検出することができるものであればよく、圧電素子であってもよいし、ダイアフラムの撓みを静電容量の変化として検出するものであってもよい。図６（ａ）（ｂ）は、圧力センサの部位に圧電体層５０を用いた例である。図６（ａ）に示す例では、上記製造方法によって作製されたキャビティ５を有するオーバーハング層４の直上に、圧力により発生した応力に応じて電荷を発生する圧電体層５０が形成されており、発生した電荷を電極５１で検知する圧電センサとして機能するものとされている。図６（ｂ）は、図６（ａ）に示す圧電センサ５２を半導体集積回路３０と一体化した平面図である（配線図は省略）。本発明によれば、キャビティ５の形成後の工程は半導体集積化回路の製造工程とよく整合するので、この様にして半導体回路とセンサ部を一体化することが可能となる。
【００２８】
また、上述した実施形態においては、ＳｉＧｅからなるオーバーハング層を形成したが、オーバーハング層はＳｉをエピタキシャル成長させることにより形成してもよい。この場合であっても、半導体層３上に選択的にエピタキシャル成長させることによって形成でき、水素雰囲気などの還元雰囲気中でアニールを行うことによりマイグレーションさせて、キャビティ５を封止することができる。
また、上述した実施形態においては、マイグレーション工程において、オーバーハング層４を構成するＳｉＧｅと半導体層３を構成するＳｉとにマイグレーションを生じさせてキャビティ５を封止したが、オーバーハング層４を構成するＳｉＧｅのみにマイグレーションを生じさせてキャビティ５を封止してもよい。
また、マイグレーション工程において、キャビティ５内を完全に封止することが好ましいが、キャビティ５を封止することにより、圧力を検出することが可能なダイアフラムを形成できればよく、キャビティ５内が完全に密閉されていなくてもよい。
【００２９】
また、上述した実施形態においては、基板として、単結晶ＳＯＩ基板を用いたが、半導体基板上に埋め込み絶縁膜と半導体層とが順に備えられた基板であればよく、例えば、以下に示す方法によって形成されたものであってもよい。
図３は、本実施形態の圧力センサの製造方法に用いられる基板の製造方法を説明するための工程図である。まず、図３（ａ）に示すように、Ｓｉ基板１１（半導体基板）を用意し、Ｓｉ基板１１上に、熱酸化による応力を緩衝するためのパッド酸化膜１２を形成する。次に、パッド酸化膜１２上にＣＶＤ法によりＳｉ３Ｎ４からなる窒化膜１３を形成し、窒化膜１３をドライエッチングすることにより、図３（ｂ）に示すように、パッド酸化膜１２が底面に露出された開口部１３ａを形成する。
【００３０】
続いて、開口部１３ａに露出されたパッド酸化膜１２を熱酸化（ＬＯＣＯＳ酸化）することにより、図３（ｃ）に示すように、埋め込み絶縁膜となるＳｉＯ２からなる熱酸化膜１４を形成する。その後、窒化膜１３とパッド酸化膜１２とをエッチングにより除去し、熱酸化膜１４上に多結晶シリコンからなる半導体層１５を形成する。以上の工程により、図２に示すＳＯＩ基板１ａを用いた場合と同様に上述した圧力センサの製造方法に用いることのできる基板１ｂが得られる。
このようにして得られた基板１ｂを用いて圧力センサを製造した場合、ＳＯＩ基板１ａを用いた場合と比較して安価な圧力センサを提供できる。
【００３１】
［半導体装置］
次に、本発明の半導体装置について図面を参照して説明する。図４は、本発明の半導体装置の一例であるＭＥＭＳデバイスを示した概略平面図である。図４に示すＭＥＭＳデバイス２０は、基板上に回路領域３０とセンサ領域１０ａとが形成されたものである。回路領域３０には、ＣＭＯＳ回路（半導体集積回路）が設けられており、センサ領域１０ａには本発明の圧力センサが設けられている。
図４に示すＭＥＭＳデバイス２０は、センサ領域１０ａに本発明の圧力センサが設けられているので、容易に製造でき、しかも、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサを備えたものとなる。
【００３２】
［電子機器］
次に、本発明の電子機器について図面を参照して説明する。図５は、本発明の電子機器の一例である腕時計型電子機器を示した斜視図である。図５に示す腕時計型電子機器８０の本体８１には、本発明の圧力センサが備えられている。
図５に示す電子機器は、本発明の圧力センサを備えたものであるので、容易に製造でき、ダイナミックレンジやリニアリティなどの特性に優れた圧力センサを備えたものとなる。
なお、本実施形態の電子機器として腕時計型電子機器を例に挙げて説明したが、本発明は図５に示す例に限定されるものではなく、本発明の圧力センサは、各種の電子機器に好適に用いることができる。さらに、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【図面の簡単な説明】
【００３３】
【図１】図１は、本発明の圧力センサの一例を示した断面図である。
【図２】図２は、本実施形態の圧力センサの製造方法を説明するための工程図である。
【図３】図３は、本実施形態の圧力センサの製造方法に用いられる基板の製造方法を説明するための工程図である。
【図４】図４は、本発明の半導体装置の一例であるＭＥＭＳデバイスを示した概略平面図である。
【図５】図５は、本発明の電子機器の一例である腕時計型電子機器を示した斜視図である。
【図６】図６（ａ）は、本発明の圧力センサの一例を示した断面図であり、図６（ｂ）は、本発明の半導体装置の一例である半導体集積回路を示した概略平面図である。
【符号の説明】
【００３４】
１、１１…Ｓｉ基板（半導体基板）、１ａ…ＳＯＩ基板（基板）、１ｂ…基板、２…埋め込み絶縁膜、３、１５…半導体層（第１半導体層）、４…オーバーハング層（第２半導体層）、４ａ…オーバーハング領域、５…キャビティ（空洞部）、６…ダイアフラム、７…ピエゾ抵抗素子（検出素子）、８…開口部、８ａ…サイドウォール、８ｂ…縁部、１０…圧力センサ、１０ａ…センサ領域、１２…パッド酸化膜、１３…窒化膜、１４…熱酸化膜、２０…ＭＥＭＳデバイス、３０…回路領域。
【図１】
2009139340.tif 000003
【図２】
2009139340.tif 000004
【図３】
2009139340.tif 000005
【図４】
2009139340.tif 000006
【図５】
2009139340.tif 000007
【図６】
2009139340.tif 000008