(57)【要約】【課題】集積回路のＩ／Ｏ部用のパッドに関し、新たなパッド構造を提案する。【解決手段】ウェハ上に、Ｉ／Ｏ部を有する集積回路を形成し、前記ウェハ上に、前記Ｉ／Ｏ部用のパッドを設け、前記ウェハを前記パッド上においてダイシングすることを特徴とする半導体装置の製造方法。【選択図】図１Ｂ
2009010010.tif 000002
【特許請求の範囲】
【請求項１】
ウェハ上に、Ｉ／Ｏ部を有する集積回路を形成し、
前記ウェハ上に、前記Ｉ／Ｏ部用のパッドを設け、
前記ウェハを前記パッド上においてダイシングすることを特徴とする半導体装置の製造方法。
【請求項２】
前記パッドは、前記Ｉ／Ｏ部上に設けられることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記パッドは、ボンディングのための領域であるパッド領域と、ウェハテストの際にプローブ針を当てるための領域である拡張パッド領域とを有し、
前記パッドの前記拡張パッド領域上においてダイシングすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
ＩＣチップと、
前記ＩＣチップ上に形成されており、Ｉ／Ｏ部を有する集積回路と、
前記ＩＣチップ上に設けられ、前記ＩＣチップの切断面に露出している、前記Ｉ／Ｏ部用のパッドとを備えることを特徴とする半導体装置。
【請求項５】
前記パッドは、前記Ｉ／Ｏ部上に設けられていることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程では通常、ウェハ上に複数の集積回路が形成され、ウェハが個々のＩＣチップにダイシングされる（ＩＣ：Integrated Circuit：集積回路）。こうして、１枚のウェハから複数の半導体装置が製造される。各半導体装置は、ウェハからダイシングされたＩＣチップと、ＩＣチップ上に形成された集積回路とを備える。ＩＣチップ上には更に、ウェハのダイシング前に、集積回路のＩ／Ｏ部用のパッドが設けられる（Ｉ／Ｏ：Input/Output：入出力）。パッドは、ボンディング領域として使用されると共に、ウェハテストの際にプローブ針を当てる領域としても使用される。
【０００３】
パッドは例えば、Ｉ／Ｏ部の周辺に配置される。これに代えて、パッドは、Ｉ／Ｏ部上に配置してもよい。パッドをＩ／Ｏ部上に配置する場合、パッドをＩ／Ｏ部の周辺に配置する場合と比べて、ＩＣチップのサイズを小さくする事ができる。しかし、ウェハテストの際にこのようなパッドにプローブ針を当てると、パッドの下にあるＩ／Ｏ部にダメージを与えてしまう可能性がある。従って、この場合には例えば、プローブ針の針先形状を、針先が尖ったＮＨタイプから、針先が平らなＫＨタイプに変更する必要がある。更には、ＫＨタイプのプローブ針について、そのオーバードライブ量やコンタクト回数を制限する必要がある。このように、パッドをＩ／Ｏ部上に配置する場合、パッドをＩ／Ｏ部の周辺に配置する場合と比べて、ウェハテストが困難になる。
【０００４】
特許文献１には、ウェハ上にボンディング用のパッドとプローブ用のパッドとを別々に設け、ボンディング用のパッドとプローブ用のパッドとを金属細線で結び、プローブ用のパッドを利用してウェハテストを行うようなテスト方法が開示されている。
【特許文献１】特開平６−１２０３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、集積回路のＩ／Ｏ部用のパッドに関し、新たなパッド構造を提案することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は例えば、ウェハ上に、Ｉ／Ｏ部を有する集積回路を形成し、前記ウェハ上に、前記Ｉ／Ｏ部用のパッドを設け、前記ウェハを前記パッド上においてダイシングすることを特徴とする半導体装置の製造方法である。
【０００７】
本発明は例えば、ＩＣチップと、前記ＩＣチップ上に形成されており、Ｉ／Ｏ部を有する集積回路と、前記ＩＣチップ上に設けられ、前記ＩＣチップの切断面に露出している、前記Ｉ／Ｏ部用のパッドとを備えることを特徴とする半導体装置である。
【発明の効果】
【０００８】
本発明は、集積回路のＩ／Ｏ部用のパッドに関し、新たなパッド構造を提案するものである。
【発明を実施するための最良の形態】
【０００９】
図１Ａ乃至Ｃは、本実施例の半導体装置１０１の製造工程を表す上面図である。
【００１０】
先ず、図１Ａのように、ウェハ１１１上に、Ｉ／Ｏ部１２１を有する集積回路１３１を形成する（Ｉ／Ｏ：Input/Output：入出力）。ここでは、１枚のウェハ１１１上に複数の集積回路１３１が形成される。ウェハ１１１は例えば、シリコンウェハ等の半導体ウェハである。集積回路１３１は例えば、記憶回路でも論理回路でも構わない。集積回路１３１は、成膜工程、リソグラフィ工程、エッチング工程、平坦化工程、不純物添加工程、熱処理工程、洗浄工程、乾燥工程等の各種工程により形成される。図１Ａには、ウェハ１１１上を縦横に走る複数のダイシングライン１４１が示されている。
【００１１】
次に、図１Ｂのように、上記ウェハ１１１上に、上記Ｉ／Ｏ部１２１用のパッド２０１を設ける。パッド２０１はここでは、Ｉ／Ｏ部１２１上に設けられる。このようなパッド構造を、ＣＵＰ（Circuit Under Pad）構造と呼ぶ。パッド２０１は例えば、Ａｌ（アルミニウム）原子を含有するＡｌ導電層である。当該Ａｌ導電層は例えば、Ａｌ原子のみを含有していても、Ａｌ原子及びＣｕ（銅）原子を含有していても構わない。パッド２０１の長さＬはここでは、１００μｍ程度である。パッド２０１の幅Ｗはここでは、５０μｍ程度である。
【００１２】
各パッド２０１はここでは、図１Ｂのように、ボンディングのための領域であるパッド領域２１１と、ウェハテストの際にプローブ針を当てるための領域である拡張パッド領域２１２とを有する。各パッド領域２１１は、対応する集積回路１３１の中心側に位置しており、その全部または一部（ここでは全部）がＩ／Ｏ部１２１上に位置している。各拡張パッド領域２１２は、対応する集積回路１３１の周辺側に位置しており、その全部または一部（ここでは一部）がダイシングライン１４１上に位置している。パッド領域２１１の長さＬ1はここでは、５０μｍ程度とする。拡張パッド領域２１２の長さＬ2はここでは、５０μｍ程度とする。図１Ｂでは、パッド領域２１１と拡張パッド領域２１２との境界が点線で示されているが、実際のパッド２０１上に境界が設けられている必要はない。
【００１３】
本実施例では、図１Ｂの工程と図１Ｃの工程との間に、ウェハ１１１に関するウェハテストを行う。当該ウェハテストでは、各パッド２０１の拡張パッド領域２１２にプローブ針を当てる。当該プローブ針の針先形状は、針先が尖ったＮＨタイプでも、針先が平らなＫＨタイプでもよいが、ここでは針先が尖ったＮＨタイプとするのが望ましい。
【００１４】
次に、図１Ｃのように、上記ウェハ１１１を、上記ダイシングライン１４１上においてダイシングする。ここでは、各パッド２０１の拡張パッド領域２１２がダイシングライン１４１上に位置しているため、ウェハ１１１が各パッド２０１の拡張パッド領域２１２上においてダイシングされる事になる。こうして、１枚のウェハ１１１から複数の半導体装置１０１が製造される。各半導体装置１０１は、ウェハ１１１からダイシングされたＩＣチップ３０１と、ＩＣチップ３０１上に形成された集積回路１３１と、ＩＣチップ３０１上に設けられたパッド２０１とを具備する（ＩＣ：Integrated Circuit：集積回路）。ここでは、ウェハ１１１が各パッド２０１上においてダイシングされるため、各パッド２０１の切断面ＳがＩＣチップ３０１の切断面σに露出する事になる（図２）。図２は、本実施例の半導体装置１０１の斜視図である。
【００１５】
本実施例では、図１Ｂの工程において、パッド２０１をＩ／Ｏ部１２１上に配置する。これにより、パッド２０１をＩ／Ｏ部１２１の周辺に配置する場合と比べて、ＩＣチップ３０１のサイズを小さくする事ができる。
【００１６】
図３に、第１比較例の半導体装置１０１の上面図を示す。当該半導体装置１０１では、パッド２０１がＩ／Ｏ部１２１の周辺に配置されている。従って、当該半導体装置１０１では、ＩＣチップ３０１のサイズが比較的大きくなっている。
【００１７】
本実施例では、図１Ｂの工程において、パッド領域２１１と拡張パッド領域２１２とを有するパッド２０１を形成する。これにより、ボンディング時にはパッド領域２１１を、プローブ時には拡張パッド領域２１２を使用する事ができる。そのため、本実施例では、パッド２０１がＩ／Ｏ部１２１上に配置されているにも拘らず、Ｉ／Ｏ部１２１にダメージを与える事を懸念せずにウェハテストを行う事ができる。本実施例では、ＮＨタイプのプローブ針もＫＨタイプのプローブ針も使用可能であり、プローブ針のオーバードライブ量やコンタクト回数の制限も緩和される。このように、本実施例では、ウェハテストを比較的容易に行う事ができる。
【００１８】
図４に、第２比較例の半導体装置１０１の上面図を示す。当該半導体装置１０１では、パッド２０１がＩ／Ｏ部１２１上に配置されている。しかし、第２比較例では、各パッド２０１に拡張パッド領域２１２が設けられていない。よって、第２比較例のウェハテストでは、プローブ針の針先形状やオーバードライブ量やコンタクト回数が制限される。
【００１９】
本実施例では、図１Ｂの工程において、比較的大きなパッド２０１が作製される。これにより、各パッド２０１にパッド領域２１１と拡張パッド領域２１２とが設けられる。本実施例では更に、図１Ｃの工程において、ウェハ１１１が各パッド２０１上においてダイシングされる。これにより、各パッド２０１が小さくなり、各ＩＣチップ３０１のサイズが削減される。本実施例では、図１Ｃの工程において、各パッド２０１の拡張パッド領域２１２の一部又は全部が除去される。拡張パッド領域２１２は、図１Ｃの段階ではすでに不要になっている。即ち、本実施例では、各ＩＣチップ３０１のサイズの削減を、不要になった拡張パッド領域２１２の除去により実現する事ができる。
【００２０】
本実施例と第２比較例とを比較する。本実施例では、第２比較例と同様に、パッド構造としてＣＵＰ構造が採用されている。よって、本実施例では、第２比較例と同様に、ＩＣチップ３０１のサイズが小型化される。しかし、本実施例では、図１Ｂの工程で、パッド領域２１１と拡張パッド領域２１２とを有するパッド２０１が形成される。このようなパッド２０１は、ＩＣチップ３０１のサイズを大型化してしまう可能性がある。しかし、本実施例では、図１Ｃの工程で、各パッド２０１の拡張パッド領域２１２の一部又は全部が除去される。これにより、このようなパッド２０１がＩＣチップ３０１のサイズを大型化する事を抑えている。このように、本実施例は、ＩＣチップ３０１の小型化というＣＵＰ構造の利点を維持しつつ、ウェハテストの困難性というＣＵＰ構造の欠点については抑制している。
【００２１】
なお、本実施例では、ボンディング用の領域であるパッド領域２１１と、プローブ用の領域である拡張パッド領域２１２とが、同じパッド２０１に設けられている。このようなパッド構造には、ボンディング用のパッドとプローブ用のパッドとを別々に設ける場合に比べ、製造が容易であるという利点がある。このような利点の第１の例として、本実施例の方が一般にパッド数が少なくて済む事が挙げられる。第２の例として、本実施例では、ボンディング用のパッドとプローブ用のパッドとの間を結ぶ配線を形成する工程は不要である事が挙げられる。
【００２２】
なお、図１Ａ乃至Ｃ以降の工程は、既知の手法等で実施可能である。図１Ａ乃至Ｃ以降には例えば、ＩＣチップ３０１のマウント工程、ＩＣチップ３０１のボンディング工程、ＩＣチップ３０１の封止工程等が実施される。ボンディング工程では、各パッド２０１のパッド領域２１１が使用される事になる。マウント用のリードフレームの種類や、封止用のパッケージの種類については、適宜選択可能である。
【図面の簡単な説明】
【００２３】
【図１Ａ】本実施例の半導体装置の製造工程を表す上面図である（１／３）。
【図１Ｂ】本実施例の半導体装置の製造工程を表す上面図である（２／３）。
【図１Ｃ】本実施例の半導体装置の製造工程を表す上面図である（３／３）。
【図２】本実施例の半導体装置の斜視図である。
【図３】第１比較例の半導体装置の上面図である。
【図４】第２比較例の半導体装置の上面図である。
【符号の説明】
【００２４】
１０１  半導体装置
１１１  ウェハ
１２１  Ｉ／Ｏ部
１３１  集積回路
１４１  ダイシングライン
２０１  パッド
２１１  パッド領域
２１２  拡張パッド領域
３０１  ＩＣチップ
【図１Ａ】
2009010010.tif 000003
【図１Ｂ】
2009010010.tif 000004
【図１Ｃ】
2009010010.tif 000005
【図２】
2009010010.tif 000006
【図３】
2009010010.tif 000007
【図４】
2009010010.tif 000008