(57)【要約】【課題】本発明はキャパシタ内蔵型印刷回路基板の製造方法を提供する。【解決手段】本発明によるキャパシタ内蔵型印刷回路基板の製造方法は、誘電層の一面に内部電極が形成されたキャパシタ基板を製造する段階と、コア層の一面に半硬化絶縁層を整列し、前記半硬化絶縁層に、前記内部電極が前記半硬化絶縁層を向くように前記キャパシタ基板を整列する段階と、前記コア層、前記半硬化絶縁層、及び前記キャパシタ基板を一括積層する段階と、を含むことを特徴とする。【選択図】図３
2009027138.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）誘電層の一面に内部電極が形成されたキャパシタ基板を製造する段階と、
（ｂ）コア層の一面に半硬化絶縁層を整列し、前記半硬化絶縁層に、前記内部電極が前記半硬化絶縁層を向くように前記キャパシタ基板を整列する段階と、
（ｃ）前記コア層、前記半硬化絶縁層、及び前記キャパシタ基板を一括積層する段階と、
を含むキャパシタ内蔵型印刷回路基板の製造方法。
【請求項２】
前記（ａ）段階が、
前記誘電層の他面に外部電極を形成する段階をさらに含む請求項１に記載のキャパシタ内蔵型印刷回路基板の製造方法。
【請求項３】
前記外部電極と前記内部電極とが、サブトラクティブ工法で形成されることを特徴とする請求項２に記載のキャパシタ内蔵型印刷回路基板の製造方法。
【請求項４】
前記外部電極と前記内部電極の少なくとも一つが、アディティブ工法で形成されることを特徴とする請求項２に記載のキャパシタ内蔵型印刷回路基板の製造方法。
【請求項５】
前記（ｃ）段階以後に、
前記誘電層の他面に外部電極を形成する段階をさらに含む請求項１に記載のキャパシタ内蔵型印刷回路基板の製造方法。
【請求項６】
（ｄ）誘電層の一面に内部電極が形成された一対のキャパシタ基板を製造する段階と、
（ｅ）コア層の両面にそれぞれ半硬化絶縁層を整列し、前記それぞれの半硬化絶縁層に、前記内部電極が前記半硬化絶縁層を向くように前記キャパシタ基板を整列する段階と、
（ｆ）前記コア層、前記半硬化絶縁層、及び前記キャパシタ基板を一括積層する段階と、
を含むキャパシタ内蔵型印刷回路基板の製造方法。
【請求項７】
前記（ｄ）段階が、
前記一対のキャパシタ基板のそれぞれの他面に外部電極を形成する段階をさらに含む請求項６に記載のキャパシタ内蔵型印刷回路基板の製造方法。
【請求項８】
前記外部電極と前記内部電極とが、サブトラクティブ工法で形成されることを特徴とする請求項７に記載のキャパシタ内蔵型印刷回路基板の製造方法。
【請求項９】
前記外部電極と前記内部電極の少なくとも一つが、アディティブ工法で形成されることを特徴とする請求項７に記載のキャパシタ内蔵型印刷回路基板の製造方法。
【請求項１０】
前記（ｆ）段階以後に、
前記誘電層の他面に外部電極を形成する段階をさらに含む請求項６に記載のキャパシタ内蔵型印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はキャパシタを内蔵した印刷回路基板に関する。
【背景技術】
【０００２】
近年、携帯電子機器などの電子製品に対し、消費者の欲求が多様に増大している。特に多機能化、小型軽量化、高速化、安価化、移動便宜性の増加、無線を用いたインターネットにリアルタイムで接続、消費者の洗練されたデザインに対する欲求などは、開発者、デザイナー、製造業者にとって、優れた製品製作に対する大きい負担となっている。
【０００３】
このように深化された競争は、 次々と競争社間の新モデルの発売に繋がり、関連者の負担をさらに加重している。このような製品機能の多様化により、能動素子の増加に伴って受動素子（passive component）も相対的に増えることになり、携帯端末機のサイズも大きくなる。
【０００４】
一般的に、電子機器には能動部品及び受動部品が回路基板の表面に実装されており、受動部品はチップ抵抗（discrete chip capacitor）の形態で能動部品間の信号伝達を円滑にするために表面に多数実装されている。その一環として、内蔵型印刷回路基板は電子システムの高密度実装のために、多くの関連企業から開発が進まれたいる。基板中に内蔵される受動部品の種類には、抵抗、コンデンサ、コイルなどがあり、内蔵される部品のサイズ及び形態には、既存受動部品用、薄い受動部品、印刷及びスパッタで作成したフィルム形態の膜素子、メッキによるプレーティング（Plating）タイプなどがある。しかし、別個になっている受動部品では電子部品の軽薄短小化の傾向に合わせるのに限界があり、空間活用側面にも問題が発生し、また費用が上昇するという短所がある。
【０００５】
基板に内蔵される受動部品中、フィルムタイプ（thick film type：１５−２５μｍ）のキャパシタを基板内に内蔵しようとする試みが多く行われており、その方法と形態に対する特許が多く発表されている。特に、電子システムの特性及び形態を軽薄短小化するための試みが継続的に行われている。フィルムタイプのキャパシタを基板内に内蔵するために、ロールコーティング（roll coating）、スパッタ（sputter）、シートラミネーション（sheet lamination）などを用いる方法があるが、シートラミネーションは厚みのトレランス（tolerance）を低減し、かつ、費用を減らす効果が大きい。
【０００６】
図１は、従来技術のシートラミネーション方法によるキャパシタ内蔵型印刷回路基板の製造工程図である。
【０００７】
図１の（ａ）工程では、コア層１１の両面に内部電極１２ａ，１２ｂを形成する。（ｂ）工程で、コーティングインク１３ａ，１３ｂで平坦化工程を行う。以後、（ｃ）工程で、誘電層１４２ａ，１４２ｂと銅箔層１４１ａ，１４１ｂとが積層された一対の銅張積層板１４ａ，１４ｂを、コーティングインク１３ａ，１３ｂが誘電層１４２ａ，１４２ｂを向くように積層する。（ｄ）工程で、銅箔層１４１ａ，１４１ｂの一部を除去して外部電極１５ａ，１５ｂを形成する。
【０００８】
このような、図１の従来のキャパシタ内蔵型印刷回路基板は、コーティングインク１３ａ，１３ｂの表面に屈曲があると、誘電層１４２ａ，１４２ｂの一部分がその屈曲を埋めることになり、このため、誘電層１４２ａ，１４２ｂの厚みが一定にならなくて、これはキャパシタの信頼性に影響を与えた。
【０００９】
この他にも内蔵型キャパシタ（Embedded capacitor）を具現には様々工法がある。その中、電源安定化のためのジカップリングキャパシタ（decoupling capacitor）は、キャパシタンストレランスに対して敏感な値を要求しない。しかし、ＲＦマッチング（matching）用のキャパシタの場合、温度に対する安定性及びキャパシタンス自体の容量値に対しても極めて高いトレランス（tolerance）を有しなくてはならない。最近、厚みのコントロールが比較的に容易であるＲＣＣ（Resin coated  Cu  Foll）タイプのキャパシタラミネート（laminate）を用いて内蔵型キャパシタを具現する工法に対する関心が高くなっているが、ＲＣＣタイプ内蔵キャパシタの原資材の積層性が非常に悪いため、本質的にＲＣＣタイプ内蔵キャパシタの原資材が積層される面を平坦にする工程が追加的に必要になる。このようなＲＣＣタイプ内蔵キャパシタ資材の構造的問題は、積層面の平坦化工程を追加的に行っても積層面の銅（Ｃｕ）パターンの厚み、及びレジン厚みに対する内蔵キャパシタ原資材の誘電層の厚み偏差が大きく発生し、さらに、積層面におけるジラミネーション（delamination）のような信頼性不良に繋がっている。また、キャパシタの電極形成に採用されるテンティング（tenting）工法はエッチングによる内蔵キャパシタの電極偏差が大きく発生するため、全体的内蔵キャパシタのキャパシタンス偏差を減らすのに限界がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
こうした従来技術の問題点に鑑み、本発明は、誘電層の厚みを一定に維持しながら、キャパシタを内蔵することができる印刷回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一実施形態によれば、誘電層の一面に内部電極が形成されたキャパシタ基板を製造する段階と、コア層の一面に半硬化絶縁層を整列し、前記半硬化絶縁層に、前記内部電極が前記半硬化絶縁層を向くように前記キャパシタ基板を整列する段階と、前記コア層、前記半硬化絶縁層、及び前記キャパシタ基板を一括積層する段階と、を含むキャパシタ内蔵型印刷回路基板の製造方法が提供される。
【００１２】
前記キャパシタ基板を製造する段階は、前記誘電層の他面に外部電極を形成する段階をさらに含むことができる。
【００１３】
前記一括積層する段階の後に、前記誘電層の他面に外部電極を形成する段階をさらに含むことができる。
【００１４】
本発明の他の実施形態によれば、誘電層の一面に内部電極が形成されている一対のキャパシタ基板を製造する段階と、コア層の両面にそれぞれ半硬化絶縁層を整列し、前記それぞれの半硬化絶縁層に、前記内部電極が前記半硬化絶縁層を向くように前記キャパシタ基板を整列する段階と、前記コア層、前記半硬化絶縁層、及び前記キャパシタ基板を一括積層する段階と、を含むキャパシタ内蔵型印刷回路基板の製造方法が提供される。
【００１５】
前記一対のキャパシタ基板を製造する段階は、前記一対のキャパシタ基板のそれぞれの他面に外部電極を形成する段階をさらに含むことができる。
【００１６】
また、前記一括積層する段階の後に、前記誘電層の他面に外部電極を形成する段階をさらに含むことができる。
【発明の効果】
【００１７】
本発明によれば、従来の、コア層に内部電極を形成することではなく、内/外部電極をコア層に積層する前に誘電層を形成することにより、コア層に内部電極を形成する際に発生する様々な問題点を解決することができ、硬化状態の絶縁層を用いる場合には、コア層の積層の際に発生する誘電体の厚みの偏差を最小化することができる。
【００１８】
誘電層の損失なしでキャパシタが内蔵された印刷回路基板を製造することにより、所定のキャパシタ容量を信頼性よく具現できる。また、キャパシタの内部電極と外部電極とをアディティブ方式で形成することにより、キャパシタの精密度を上昇できる。また、従来のコーティングインクの塗布工程を省略することにより、工程費用を低減することができる。
【００１９】
本発明は、このようなＲＣＣタイプ内蔵キャパシタの原資材の本質的問題を解決して追加される積層面に対する平板化コーティング工程を除去することにより、内蔵キャパシタ原資材の誘電層の厚みの偏差を改善し、また積層面におけるジラミネーションの問題を解決した。内蔵キャパシタ電極の形成にも既存のエッチング方法ではなく、アディティブ工法を導入することにより電極偏差を減らして全体的な内蔵キャパシタ（ＥＣ）の容量（capacitance）偏差を低減することができる。
【発明を実施するための最良の形態】
【００２０】
以下では、添付された図面に基づいて本発明に係るキャパシタ内蔵型の印刷回路基板の実施例を、より詳しく説明し、添付図面を参照して説明することにおいて図面符号にかかわらず同一かつ対応する構成要素は同一の参照番号を付し、これに対する重複される説明は省略する。
【００２１】
図２は、本発明の第１実施例によるキャパシタ内蔵型印刷回路基板の製造方法のフローチャートであり、図３は、本発明の第１実施例によるキャパシタ内蔵型印刷回路基板の製造工程図である。図３を参照すると、第１キャパシタ基板３１、第１誘電層３１１、第１銅箔３１２、第１ドライフィルム３１３、第１外部パターン３１４ａ、第１内部パターン３１４ｂ、第１外部電極３１５ａ、第１内部電極３１５ｂ、第２キャパシタ基板３２、第２誘電層３２１、第２銅箔３２２、第２ドライフィルム３２３、第２外部パターン３２４ａ、第２内部パターン３２４ｂ、第２外部電極３２５ａ、第２内部電極３２５ｂ、コア層３３、半硬化絶縁層３４、キャパシタ３５、キャパシタ内蔵型の印刷回路基板３０が示されている。
【００２２】
段階Ｓ２１で、誘電層の一面に内部電極が形成された一対のキャパシタ基板を製造する。
【００２３】
本実施例において一対のキャパシタ基板は、第１キャパシタ基板３１と第２キャパシタ基板３２とを意味する。第１キャパシタ基板３１及び第２キャパシタ３２は、鏡像形態であってもよく、電極やパターンの形成される位置が異なってもよい。
【００２４】
第１キャパシタ基板３１及び第２キャパシタ３２の製造工程は、図３の（ａ）〜（ｃ）のように行われることができる。第２キャパシタ基板３２も第１キャパシタ基板３１と同じ方法で製造されることができるので、以下には第１キャパシタ基板３１を中心に説明する。
【００２５】
第１キャパシタ基板３１は、（ａ）に示すように、第１誘電層３１１の両面に第１銅箔３１２が積層された銅張積層板に第１ドライフィルム３１３を積層し、回路パターンの形成される部分を考慮して第１ドライフィルム３１３の一部を除去することにより製造される。第１誘電層３１１は、後でキャパシタの誘電膜となる部分であり、誘電率の適当なセラミックなどの材質を含んで構成することができる。このように、第１誘電層３１１の両面に第１銅箔３１２が積層された銅張積層板に第１ドライフィルム３１３を積層し、回路パターンとキャパシタの電極とが形成される部分を考慮して露光及び現像工程を行うと、（ａ）に示すような断面図の部材になる。第１銅箔３１２の厚みは数μｍ程度で薄く形成する。銅箔をエッチングして薄く形成することもできる。
【００２６】
第１誘電層３１１は硬化状態であってもよく、半硬化状態であってもよい。硬化状態であると、第１誘電層３１１の厚みが以後工程を経ても変化することなく維持されるので、信頼性のよいキャパシタを製造することができる。一方、半硬化状態の第１誘電層３１１は、曲げ性に優れて工程中に発生する割れを防止することができる。
【００２７】
（ｂ）工程のようにアディティブ方式でメッキをすれば、第１内部パターン３１４ｂ、第１外部パターン３１４ａ、第１内部電極３１５ｂ、及び第１外部電極３１５ａがメッキされる。メッキは、通常電解メッキ方式が使用され、メッキされる金属は銅（Ｃｕ）が一般的である。一方、セミアディティブ工法も広い範囲ではアディティブ工法に属する。
【００２８】
以後、（ｃ）に示すように、第１ドライフィルム３１３を除去し、ソフトエッチングを行うと第１銅箔３１２が一部除去されて第１キャパシタ基板３１が完成される。
【００２９】
本実施例はアディティブ工法により第１内部電極３１５ｂと第１外部電極３１５ａとを形成したが、サブトラクティブ工法により形成することもできる。また、第１内部電極３１５ｂと第２外部電極３１５ａとの何れか一つをアディティブ工法により形成し、その他の一つはサブトラクティブ工法により形成することもできる。
【００３０】
アディティブ工法によりキャパシタの電極（本実施例の場合、内部電極、外部電極を意味する）を形成すれば、正確度が保障され所望する収率のキャパシタを形成することができる。一方、サブトラクティブ工法によりキャパシタの電極を形成する場合には、工程が簡単で、費用が安価であるという長所がある。キャパシタの容量値の誤差範囲が大きい場合にはサブトラクティブ工法により電極を形成することがよい。キャパシタの一対の電極のうち、一つだけの広さが正確に制御できれば、キャパシタの容量を調節できるので、外部電極と内部電極の一つだけにアディティブ工法を使用してもよい。
【００３１】
段階Ｓ２２で、図３（ｄ）に示すように、コア層の両面に一対の半硬化絶縁層を整列し、それぞれの半硬化絶縁層に、内部電極が半硬化絶縁層を向くようにキャパシタ基板を整列する。
【００３２】
コア層３３の両面に半硬化絶縁層３４が対称的に配置され、一対のキャパシタ基板３１，３２が外郭に配置される。
【００３３】
特に、第１キャパシタ基板３１及び第２キャパシタ基板３２は、第１内部電極３１５ａ及び第２内部電極３２５ｂが半硬化絶縁層３４を向くように整列される。
【００３４】
コア層３３は、キャパシタ内蔵型印刷回路基板３０に剛性を与える層であって、通常プリプレグ（prepreg）を用いる。プリプレグはガラス繊維とレジンとが結合された構造である。
【００３５】
半硬化絶縁層３４は、レジンを主成分とし、積層工程の際に、コア層３３、第１キャパシタ基板３１、及び第２キャパシタ基板３２が結合されるようにする。
【００３６】
段階Ｓ２３で、コア層、半硬化絶縁層、及びキャパシタ基板を一括積層する。一括積層とは、機械的プレスを用いて上下に均等な力をかけて積層工程を行うことをいう。この際、積層を円滑にするために熱をかけることが一般的である。
【００３７】
段階Ｓ２３を経ると、図３の（ｅ）に示すようなキャパシタ内蔵型印刷回路基板３０が製造される。この際、第１外部電極３１５ａ及び第２外部電極３２５ａは、既に段階Ｓ２１から形成されたので、段階Ｓ２３の後に追加的に形成する必要はない。
【００３８】
以上の工程によりキャパシタ３５が形成されたキャパシタ内蔵型印刷回路基板３０が製造される。この際、それぞれのキャパシタ３５の第１誘電層３１１及び第２誘電層３２１は製造工程において変形されないので信頼性が保障できる。
【００３９】
一方、段階Ｓ２３の後には、通常の印刷回路基板の製造工程に従う。
【００４０】
図４は、第２実施例によるキャパシタ内蔵型印刷回路基板の製造工程図である。図４を参照すると、第１キャパシタ基板４１、第１誘電層４１１、第１銅箔４１２、第１ドライフィルム４１３ａ，４１３ｂ、第１外部パターン４１４ａ、第１内部パターン４１４ｂ、第１外部電極４１５ａ、第１内部電極４１５ｂ、第２キャパシタ基板４２、第２誘電層４２１、第２銅箔４２２、第２ドライフィルム４２３ａ，４２３ｂ、第２外部パターン４２４ａ、第２内部パターン４２４ｂ、第２外部電極４２５ａ、第２内部電極４２５ｂ、コア層４３、半硬化絶縁層４４、キャパシタ４５、キャパシタ内蔵型の印刷回路基板４０が示されている。コア層４３、第１誘電層４１１、及び半硬化絶縁層４４は、図３の実施例のものと同一または類似の材質からなることができる。
【００４１】
図４の（ａ）〜（ｃ）は内部電極４１５ｂ，４２５ｂがそれぞれ形成された一対のキャパシタ基板４１，４２を製造する工程である。第１キャパシタ基板４１及び第２キャパシタ基板４２は製造工程が同一であるので、本実施例では、第１キャパシタ基板４１の製造工程を中心に説明する。
【００４２】
第１キャパシタ基板４１の製造工程は、先ず、（ａ）に示すように、第１誘電層４１１の両面に第１銅箔４１２が積層された銅張積層板を用意し、第１銅箔４１２には第１ドライフィルム４１３ａ，４１３ｂを積層する。第１ドライフィルム４１３ａ，４１３ｂは感光性材質である。第１内部電極４１５ｂが形成される部分を考慮して第１ドライフィルム４１３ｂの一部を露光及び現像により除去する。以後、アディティブ方式でメッキすると、図４の（ｂ）に示すような第１内部電極４１５ｂと第１内部パターン４１４ｂとが形成される。しかし、これに限定されず、第１内部電極４１５ｂ及び第１内部パターン４１４ｂをサブトラクティブ工法で形成することもできる。サブトラクティブ工法は、工程が簡単で、費用が安価であるういう長所がある。
【００４３】
以後、第１ドライフィルム４１３ａ，４１３ｂを除去すれば、図４の（ｃ）に示すような第１キャパシタ基板４１が完成される。
【００４４】
図４の（ｄ）は、コア層４３、半硬化絶縁層４４、第１キャパシタ基板４１、及び第２キャパシタ基板４２を整列する段階である。図４の（ｄ）に示すように、コア層４３を中心に、半硬化絶縁層４４、第１キャパシタ基板４１、及び第２キャパシタ基板４２を対称的に整列する。この際に、第１キャパシタ基板４１及び第２キャパシタ基板４２での第１内部電極４１５ｂ及び第２内部電極４２５ｂは、半硬化絶縁層４４を向くように整列される。
【００４５】
図４の（ｅ）は、コア層４３、半硬化絶縁層４４、第１キャパシタ基板４１、及び第２キャパシタ基板４２を一括積層した段階である。機械的プレスと熱を加えると、半硬化絶縁層４４にコア層４３、第１キャパシタ基板４１、及び第２キャパシタ基板４２が積層される。この際、半硬化絶縁層４４は軟性材質であるため、積層の際に容易に変形される。したがって、第１キャパシタ基板４１及び第２キャパシタ基板４２の第１誘電層４１１及び第２誘電層４２１は変形することなく積層工程が行われる。これにより、図４の（ｆ）に示すように、第１外部電極４１５ａ及び第２外部電極４２５ａを形成してキャパシタ４５を製作すれば、信頼性のよいキャパシタ４５を製作することができる。
【００４６】
図４の（ｆ）は、第１外部電極４１５ａ及び第２外部電極４２５ａを形成する工程である。図４の（ｅ）で除去されなかった第１銅箔４１２及び第２銅箔４２２にアディティブ方式により第１外部電極４１５ａ及び第２外部電極４２５ａを形成する。本工程の終了後には、キャパシタ４５が製作される。
【００４７】
図３の実施例では、外部電極と内部電極を一度に形成したが、本実施例は、図４の（ａ）〜（ｃ）工程から第１内部電極４１５ｂ及び第２内部電極４２５ｂを形成し、図４の（ｆ）工程から第１外部電極４１５ａ及び第２外部電極４２５ａを形成することに特徴がある。このように、外部電極と内部電極とを一度に形成しない理由は、図４の（ｅ）に示されている第１銅箔４１２及び第２銅箔４２２ が一種のフレームとしての役割をして、第１キャパシタ基板４１及び第２キャパシタ基板４２をそれぞれ支持するからである。
【００４８】
フレームの役割を果たしたら、（ｆ）工程では、第１外部電極４１５ａ及び第２外部電極４２５ａをサブトラクティブ工法により形成してキャパシタ内蔵型印刷回路基板４０を完成する。
【００４９】
図５は、本発明の第３実施例によるキャパシタ内蔵型印刷回路基板の製造フローチャートであり、図６は、本発明の第３実施例によるキャパシタ内蔵型印刷回路基板の製造工程図である。図６を参照すると、キャパシタ基板５１、誘電層５１１、銅箔５１２、ドライフィルム５１３、外部パターン５１４ａ、内部パターン５１４ｂ、外部電極５１５ａ、内部電極５１５ｂ、コア層５３、半硬化絶縁層５４、キャパシタ５５、キャパシタ内蔵型の印刷回路基板４０が示されている。
【００５０】
段階Ｓ５１で、図６の（ａ）〜（ｃ）に示すように、誘電層５１１の一面に内部電極が形成されたキャパシタ基板５１を製造する。
【００５１】
図６の（ａ）〜（ｃ）工程を経て、外部電極５１５ａと内部電極５１５ｂとが形成されたキャパシタ基板５１が製造される。
【００５２】
先ず、誘電層５１１の両面に銅箔５１２が積層された銅張積層板を用意し、アディティブ方式により外部パターン５１４ａ、内部パターン５１４ｂ、外部電極５１５ａ、及び内部電極５１５ｂを形成する。本実施例では、内部パターン５１４ｂ及び内部電極５１５ｂとを形成する際に、外部パターン５１４ａ及び外部電極５１５ａを共に形成した。しかし、内部パターン５１４ｂ及び内部電極５１５ｂを形成した後に、外部パターン５１４ａ及び外部電極５１５ａを形成しても関係ない。
【００５３】
本実施例では、内部電極５１５ｂと外部電極５１５ａとをアディティブ工法により 形成したが、サブトラクティブ工法により形成することもできる。また、内部電極５１５ｂと外部電極５１５ａとの何れか一つをアディティブ工法により形成し、その他の一つはサブトラクティブ工法により形成してもよい。
【００５４】
アディティブ工法によりキャパシタの電極（本実施例の場合、内部電極、外部電極を意味する）を形成すると、正確度が保障されるので所望する収率のキャパシタを形成することができる。一方、サブトラクティブ工法でキャパシタの電極を形成すると、工程が簡単で、費用が安価であるという長所がある。キャパシタの容量値の誤差範囲が大きい場合には、サブトラクティブ工法にいより電極を形成することがよい。キャパシタの一対の電極のうち一つだけ正確な広さが制御できれば、キャパシタの容量を正確に調節することができるので、外部電極と内部電極の一つだけにアディティブ工法を使用してもよい。
【００５５】
段階Ｓ５２で、コア層５３の一面に半硬化絶縁層５４を整列し、半硬化絶縁層５４に、内部電極５１５ｂが半硬化絶縁層５４を向くようにキャパシタ基板５１を整列する。
【００５６】
図６の（ｄ）は、コア層５３、半硬化絶縁層５４、及びキャパシタ基板５１が順に整列されている形態を示す。半硬化絶縁層５４はレジンを主成分とし、誘電層５１１より硬度が低い。コア層５３にはプリプレグを一般的に使用する。
【００５７】
段階Ｓ５３で、コア層５３、半硬化絶縁層５４、及びキャパシタ基板５１を一括積層する。一括積層の結果、図６の（ｅ）に示すように、キャパシタ内蔵型印刷回路基板５０が製造される。キャパシタ内蔵型印刷回路基板５０にはキャパシタ５５が内蔵されている。
【００５８】
前記のように、図６の実施例でキャパシタ５５を内蔵することにおいて、誘電層５１１の変形は発生していない。これは半硬化絶縁層５４が誘電層５１１より硬度が低いので、一括積層の際に、自然に形態が変形されながら接着層としての役割をするからである。
【００５９】
図７は、本発明の第４実施例によるキャパシタ内蔵型印刷回路基板の製造工程図である。図７を参照すると、キャパシタ基板７１、コア層７２、半硬化絶縁層７３、キャパシタ内蔵型の印刷回路基板７０が示されている。
【００６０】
本実施例では、コア層７２を中心に複数の半硬化絶縁層７３とキャパシタ基板７１とが交互に整列され、一括積層されることにより、多段のキャパシタ７５が内蔵されたキャパシタ内蔵型印刷回路基板７０を製造することができる。
【００６１】
以上のように、本発明の好ましい実施例に対して説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更することができることを理解できよう。
【図面の簡単な説明】
【００６２】
【図１】従来技術によるシートラミネーション方法によるキャパシタ内蔵型印刷回路基板の製造工程図である。
【図２】本発明の第１実施例によるキャパシタ内蔵型印刷回路基板の製造方法のフローチャートである。
【図３】本発明の第１実施例によるキャパシタ内蔵型印刷回路基板の製造工程図である。
【図４】本発明の第２実施例によるキャパシタ内蔵型印刷回路基板の製造工程図である。
【図５】本発明の第３実施例によるキャパシタ内蔵型印刷回路基板の製造フローチャートである。
【図６】本発明の第３実施例によるキャパシタ内蔵型印刷回路基板の製造工程図である。
【図７】本発明の第４実施例によるキャパシタ内蔵型印刷回路基板の製造工程図である。
【符号の説明】
【００６３】
３１      第１キャパシタ基板
３１１    第１誘電層
３１２    第１銅箔
３１３    第１ドライフィルム
３１４ａ  第１外部パターン
３１４ｂ  第１内部パターン
３１５ａ  第１外部電極
３１５ｂ  第１内部電極
３２      第２キャパシタ基板
３２１    第２誘電層
３２２    第２銅箔
３２３    第２ドライフィルム
３２４ａ  第２外部パターン
３２４ｂ  第２内部パターン
３２５ａ  第２外部電極
３２５ｂ  第２内部電極
３３      コア層
３４      半硬化絶縁層
３５      キャパシタ
３０      キャパシタ内蔵型の印刷回路基板
【図１】
2009027138.tif 000003
【図２】
2009027138.tif 000004
【図３】
2009027138.tif 000005
【図４】
2009027138.tif 000006
【図５】
2009027138.tif 000007
【図６】
2009027138.tif 000008
【図７】
2009027138.tif 000009