(57)【要約】【課題】オン／オフのいずれかの状態を出力する信号発生源から、この信号を処理するコントロール部への信号線が断線した時に、信号がオフを表す状態と信号線の断線との判別を行うことができる断線検出装置を提供する。【解決手段】オン状態とオフ状態を選択的に切り替え出力するスイッチと、その一端にスイッチが接続され、他端に該信号線の状態を入力する信号入力回路が接続された信号線と、信号線に予め定められたタイミングでパルス信号を出力するパルス信号出力回路と、スイッチの近傍に、該スイッチに対して並列接続されたインピーダンス調整回路と、信号入力回路にパルス信号の反射波が入力されたときに、信号線が断線していると判定する断線判定回路と、を備えることを特徴とする。【選択図】図１
2009175092.tif 000002
【特許請求の範囲】
【請求項１】
オン状態とオフ状態を選択的に切り替え出力するスイッチと、
その一端に前記スイッチが接続され、他端に該信号線の状態を入力する信号入力回路が接続された信号線と、
前記信号線に予め定められたタイミングでパルス信号を出力するパルス信号出力回路と、
前記スイッチの近傍に、該スイッチに対して並列接続されたインピーダンス調整回路と、
前記信号入力回路に前記パルス信号の反射波が入力されたときに、前記信号線が断線していると判定する断線判定回路と、
を備えることを特徴とする断線検出装置。
【請求項２】
前記インピーダンス調整回路の回路インピーダンスは、前記信号線が断線していないときには、前記パルス信号の反射波が発生しないように定められる請求項１に記載の断線検出装置。
【請求項３】
前記インピーダンス調整回路は、抵抗素子を含んで構成される請求項１または請求項２に記載の断線検出装置。
【請求項４】
前記信号入力回路は、前記パルス信号が出力されるタイミングに基づいて、前記信号線の状態を入力する請求項１ないし請求項３のいずれか１項に記載の断線検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は断線検出装置に関し、特に、オン／オフのいずれかの状態を出力する信号発生源から、この信号を処理するＥＣＵ（Electronic  Control  Unit：電子制御装置）のようなコントロール部への信号線が断線した時に、信号がオフを表す状態と信号線の断線との判別を行うことができる断線検出装置に関するものである。
【背景技術】
【０００２】
近年、例えば車両のエンジン制御装置では、エンジンの運転状態を検出するセンサからの電気信号をエンジンの制御装置に入力する必要がある。このようなエンジンにおいては、センサから制御装置までの間にワイヤハーネス（信号線）が用いられており、電気信号の入出力が行われている。
【０００３】
ところで、このようなワイヤハーネスを利用して電気信号の送受信を行う制御装置においては、入力される電気信号が０（オフ状態）の場合、それがセンサの出力によるものか信号線の断線によるものかを正しく判断しないと、エンジンが誤った方向に制御されることになる。従って、電子制御エンジンでは、その制御装置への信号線に断線が発生した場合を判断することは非常に重要なことであり、従来からこの信号線の断線検出装置が考案されている。
【０００４】
例えば、回転体の正逆回転を検出するセンサの出力波形のレベル低下や、センサ内での断線やショート等の異常を検出する正逆センサの異常検出方法および回路が考案されている（特許文献１参照）。
【０００５】
また、パルス信号発生源、例えば、車両の速度に応じたパルス信号を発生する速度センサからこのパルス信号を処理するコントロール部への信号ラインが断線した時に、パルス信号が０を表す状態と信号ラインの断線との判別を行うことができる断線検出装置が考案されている（特許文献２参照）。
【０００６】
【特許文献１】特開平１０−２６７９５１号公報
【特許文献２】特開平０７−１４１５８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１の構成では、発明の対象が正逆センサに限られ、他のセンサへの適用については開示されていない。
【０００８】
特許文献２の構成では、車両の速度に応じたパルス信号を発生する速度センサのような、「パルス信号発生源」からこのパルス信号を処理するコントロール部への信号ラインが断線したときに、パルス信号が０を表す状態と信号線の断線との判別を行うことができるのみであって、オン／オフのいずれかの状態を出力する信号発生源には適用できないという問題がある。
【０００９】
例えば、車両においてオン／オフのいずれかの状態に切り替るオン／オフスイッチは数多く存在するが、オン／オフスイッチに接続された信号線が断線した場合、ユーザから「操作しても動かない」等の苦情が出てから初めて判明することが多い。それはオフ状態（スイッチのＯＰＥＮ状態）と信号線の断線状態を判別することが難しいことに起因する。
【００１０】
従来はユーザの苦情に対し、ディーラや工場等で専門の技術者がツールを使用して信号線の導通チェックを行って調べる。この場合、ユーザから聞いた情報（車両の現象）から推定しながら信号線が断線していないか否かをチェックしていくため、断線している信号線を見つけるのに断線していない信号線の導通もチェックする必要があった。現象から推測するため、原因は信号線かどうかも判らずかなりの時間と労力を必要としていた。
【００１１】
また、断線したことが現象としてユーザに認知されてから判るため、ユーザに何らかの不便を生じさせることもあり得る。
【００１２】
上記問題を背景として、本発明の課題は、オン／オフのいずれかの状態を出力する信号発生源から、この信号を処理するコントロール部への信号線が断線した時に、信号がオフを表す状態と信号線の断線との判別を行うことができる断線検出装置を提供することにある。
【課題を解決するための手段および発明の効果】
【００１３】
上記課題を解決するための断線検出装置は、オン状態とオフ状態を選択的に切り替え出力するスイッチと、その一端にスイッチが接続され、他端に該信号線の状態を入力する信号入力回路が接続された信号線と、信号線に予め定められたタイミングでパルス信号を出力するパルス信号出力回路と、スイッチの近傍に、該スイッチに対して並列接続されたインピーダンス調整回路と、信号入力回路にパルス信号の反射波が入力されたときに、信号線が断線していると判定する断線判定回路と、を備えることを特徴とする。
【００１４】
インピーダンスの異なる２つの信号線の接続点において、伝送信号の反射が発生することはよく知られている。上記構成によって、信号線上のインピーダンス調整回路（すなわちスイッチ）の接続点と信号入力回路との間で、信号線に断線が発生した場合、その断線を検出できる。そして、オン／オフのいずれかの状態を出力する信号発生源が接続されている場合にも、スイッチのオフ状態と信号線の断線状態を判別することができ、さらに、短時間で断線している信号線を特定することができる。
【００１５】
また、本発明の断線検出装置におけるインピーダンス調整回路の回路インピーダンスは、信号線が断線していないときには、パルス信号の反射が発生しないように定められるように構成される。
【００１６】
上記構成によって、信号線が断線していない場合には、パルス信号の反射が発生しないので、誤判定を防止することができる。
【００１７】
また、本発明の断線検出装置におけるインピーダンス整合回路は、抵抗素子を含んで構成される。
【００１８】
通常、インピーダンス整合には、整合のし易さから、主として抵抗が用いられる。上記構成によって、低コストかつ簡易な構成で本発明の断線判定装置を構成することができる。
【００１９】
また、本発明の断線検出装置における信号入力回路は、パルス信号が出力されるタイミングに基づいて、信号線の状態を入力するように構成される。
【００２０】
信号入力を検出する方法として、予め定められたタイミングで信号入力を検出するサンプリングが知られている。上記構成によって、このサンプリングタイミングをパルス信号の出力タイミングに同期すれば、信号入力の検出と断線の判定とを同時に行うことができる。また、パルス信号のデューティおよび周期は、信号入力を検出することが可能なように設定すればよく（例えば、ＯＮデューティ比を極力小さくする）、パルス信号を出力するための消費電力を低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を、図面を用いて説明する。図１に、断線検出装置の全体構成を示す。断線検出装置１は、ＥＣＵ３０，およびＥＣＵ３０に信号線Ｌ１，Ｌ２を介して接続されたスイッチＳＷ１，ＳＷ２，ＥＣＵ３０に接続された表示部４０を含んで構成される。
【００２２】
スイッチＳＷ１，ＳＷ２は、オン状態とオフ状態を選択的に切り替え出力することが可能なものである。また、スイッチＳＷ１，ＳＷ２の近傍には、終端抵抗Ｒ１，Ｒ２が並列に接続されている。これら終端抵抗Ｒ１，Ｒ２の抵抗値は以下の２つ条件を満たすように定められる。
・  パルス信号（後述）を出力するＥＣＵ３０（入力端子Ｉｎ１，Ｉｎ２）から終端抵抗Ｒ１，Ｒ２までの、信号線Ｌ１，Ｌ２のインダクタンスや静電容量を考慮し、抵抗値を反射が起きない値とする。すなわち、信号線Ｌ１，Ｌ２のインピーダンスと終端抵抗Ｒ１，Ｒ２のインピーダンスとを同じにし、インピーダンスの整合をとる。
・  スイッチＳＷ１，ＳＷ２からのオン／オフ信号をＥＣＵ３０へ入力するために支障をきたさない程度に、抵抗値を可能な限り大きな値とする。これは、抵抗値が小さいとスイッチＳＷ１，ＳＷ２がオフ状態であっても、ＥＣＵ３０側でオン状態と誤判断してしまうための処置である。
なお、終端抵抗Ｒ１，Ｒ２が本発明のインピーダンス調整回路，抵抗素子に相当する。
【００２３】
ＥＣＵ３０は、電圧比較回路３２，パルス発生回路３６，通信装置３７およびこれらが接続された制御回路３１を含んで構成される。
【００２４】
制御回路３１は周知のＣＰＵ３１ａ，ＲＯＭ３１ｂ，ＲＡＭ３１ｃ，不揮発性記憶媒体であるメモリ３１ｄ，および周知のＡ／Ｄ変換回路であるＡ／Ｄ３１ｅを含み、ＣＰＵ３１ａがＲＯＭ３１ｂに記憶された制御プログラム（図示せず）を実行することで、ＥＣＵ３０としての動作を行う。なお、制御回路３１が本発明の信号入力回路，断線判定回路に相当する。
【００２５】
電圧比較回路３２は、例えば周知のオペアンプ等により構成されるもので、ＣＭＰ１，ＣＭＰ２の２つの比較回路が含まれる。なお、電圧比較回路３２が本発明の信号入力回路，断線判定回路に相当する。
【００２６】
パルス発生回路３６は、信号線Ｌ１，Ｌ２にパルス信号を出力するためのもので、例えばトランジスタＴＲ等のスイッチング素子を含み、制御回路からのオン／オフ制御信号に基づいて出力レベルを切り替えて、パルス波形を出力する。なお、１つのパルス発生回路で複数の信号線に、パルス信号を出力することができる。
【００２７】
通信装置３７は、周知の無線通信機あるいはＬＡＮインターフェース回路等の有線通信装置として構成され、外部機器との通信を行うためのものである。
【００２８】
表示部４０は、周知のＬＣＤやＬＥＤおよびこれらの駆動回路を含んで構成され、制御回路３１からの表示指令に基づき各種情報を表示する。
【００２９】
図２を用いて、ＥＣＵ３０（制御回路３１）に入力される信号の詳細について、スイッチＳＷ１を例に挙げて説明する。スイッチＳＷ２は、オン／オフ状態の信号出力の論理が異なるだけで、その他はスイッチＳＷ１と同様である。
【００３０】
パルス発生回路３６からは、周期Ｔ（ｍｓ），Ｈレベル時間ｔ（ｍｓ）のパルス信号が、信号線Ｌ１に（Ｌ２にも）常に出力されている。Ｈレベル時間ｔは、信号線Ｌ１が断線した場合の反射波が検出可能なことを条件として、より短く設定される。このようにすることで、パルス発生回路３６における消費電力を低減することができる。また、パルス信号は、少なくとも反射波の影響がモニタするＥＣＵ３０へ到達するまでの間は連続して送信する。
【００３１】
スイッチＳＷ１は、オン状態でＬレベルを、オフ状態でＨレベルを出力する。そして、制御回路３１には、パルス発生回路３６からのパルス信号とスイッチＳＷ１からの出力信号とが合成されて入力される（図２の入力信号に相当する）。
【００３２】
スイッチＳＷ１がオフ状態のとき、入力信号は、パルス発生回路３６から出力されたパルス信号と同期したパルス状となるので、パルス発生回路３６の出力がＬレベルからＨレベルに変化したときをトリガとしてサンプリングを行えば、スイッチＳＷ１の状態を取得することができる。また、制御回路３１からパルス発生回路３６へのＨレベル出力指令信号が出力されたときをトリガとしてもよい。
【００３３】
図３を用いて、反射波の詳細について説明する。なお、図３では、説明を容易にするために、パルスは１個のみを示している。信号線Ｌ１上のＸ１において断線が発生したとき、Ｘ１においてパルス発生回路３６から出力されたパルス信号が反射する。ＥＣＵ３０側（図の左側）からきたパルス信号は、Ｘ１において、（１）〜（１０）の過程を経て反射する。入射波が実線で示され、反射波が破線で示されている。また、（４）〜（７）にＸ１を境界とした右側の領域には、反射されたパルス信号が破線で示されている。つまり、境界の左側の実線部分と、右側の破線部分とを合わせたものが、本来のパルス信号の波形である。
【００３４】
図３の（４）〜（７）に相当するパルス信号の反射中においては、入射波と、反射波との合成波形が生成されるので、Ｈレベルの大きさは通常の反射が発生していないパルス信号の最大２倍程度となる。よって、ＥＣＵ３０に入力されるパルス信号のレベルを測定することで、反射の発生すなわち信号線（Ｌ１）の断線を検出することができる。
【００３５】
また、パルス信号が１つであると、反射点付近でしか反射の影響は確認できないが、連続したパルス信号を出力することで信号線のどの箇所でも反射の影響を確認することができる。
【００３６】
図４を用いて、前述の制御プログラムに含まれ、ＣＰＵ３１ａにより繰り返し実行される、信号線断線判定処理について説明する。まず、スイッチ（ＳＷ１，ＳＷ２）の入力を取り込むタイミングが到来したか否かを判定する（Ｓ１１）。判定方法は、以下のいずれかあるいは両方を用いる。
・  パルス発生回路３６におけるパルス信号の出力制御を、制御プログラムで実行している場合、パルス信号の出力をＬレベルからＨレベルに変化させるタイミングが到来したときを、スイッチの入力を取り込むタイミングと判定する。
・  パルス発生回路３６のトランジスタＴＲと抵抗Ｒ１１との接続点における信号（パルス信号のみとなっている）を、制御回路３１に入力し、パルス信号の立ち上がりを検出したときに、スイッチの入力を取り込むタイミングが到来したと判定する。
【００３７】
スイッチ（ＳＷ１，ＳＷ２）の入力を取り込むタイミングが到来したと判定されたとき（Ｓ１１：Ｙｅｓ）、これらスイッチの入力を取り込む（Ｓ１２）。次いで、信号線（Ｌ１，Ｌ２）が断線しているか否かの判定を行う（Ｓ１３）。
【００３８】
図５のように、信号線（Ｌ１，Ｌ２）が断線しているときには、断線箇所で反射が生じ、そのときのＨレベルの電圧Ｖ１は、反射が生じないときのＨレベルの電圧Ｖよりも大きく、最大でＶ１＝２×Ｖとなる。そこで、以下のいずれかあるいは両方を用いて判定する。
【００３９】
・  電圧比較回路３２を用いる場合は、まず、比較回路ＣＭＰ１における電圧閾値Ｖｔｈ１を、例えばＶ／２のような、０（基準電位）＜Ｖｔｈ１＜Ｖとなるように設定し、比較回路ＣＭＰ２における電圧閾値Ｖｔｈ２を、例えばＶ＋（Ｖ１−Ｖ）／２のような、Ｖ＜Ｖｔｈ２＜Ｖ１となるように設定しておく。そして、それぞれの電圧閾値を超える電圧（パルス信号）が入力されたときに、比較回路ＣＭＰ１，ＣＭＰ２からＨレベル信号を出力するように設定しておく。
【００４０】
反射が生じないときは、パルス信号のＨレベル電圧は、電圧閾値Ｖｔｈ１を超えるが電圧閾値Ｖｔｈ２は超えない。一方、反射が生じているときは、電圧閾値Ｖｔｈ１，電圧閾値Ｖｔｈ２とも超える。よって、パルス信号のＨレベル電圧が、電圧閾値Ｖｔｈ１，電圧閾値Ｖｔｈ２の両方とも超える旨の出力が比較回路ＣＭＰ１，ＣＭＰ２からなされているときに、断線が発生していると判定する。
【００４１】
・  Ａ／Ｄ変換回路であるＡ／Ｄ３１ｅを用いる場合は、入力されたパルス信号のＡ／Ｄ変換後の値が、電圧閾値Ｖｔｈ２に相当する値を超えるときに、断線が発生していると判定する。
【００４２】
なお、図１では、ＥＣＵ３０の内部において、信号線Ｌ１からの入力は、電圧比較，Ａ／Ｄ変換とも可能なように接続され、信号線Ｌ２からの入力は、Ａ／Ｄ変換のみ可能なように接続されているが、一方のみ可能な構成でも、両方とも可能な構成でもよい。
【００４３】
図４に戻り、信号線（Ｌ１，Ｌ２）断線が発生していると判定されたとき（Ｓ１４：Ｙｅｓ）、予め定められた、断線に対応した処理を実行する（Ｓ１５）。断線対応処理としては、例えば、以下のものが挙げられる。
・  メモリ３１ｄに、断線が発生した信号線を特定するデータを記憶する。ＥＣＵ３０に時計機能が含まれているときには、断線発生日時も記憶してもよい。その他、断線が発生した信号線に接続されたスイッチを用いて制御を行う処理で使用している、ＲＡＭ３１ｃ上のデータも記憶してもよい。
・  表示部４０に、断線が発生した旨やその詳細（断線発生箇所，断線日時など）を表示する。
・  通信装置３７により、断線が発生した旨やその詳細を、外部機器に出力する。リアルタイムに出力しない形態でもよい。例えば、周知のダイアグ診断ツールを接続して外部機器メモリ３１ｄに記憶された内容を読み出す方法でもよい。
【００４４】
上述の例では、ＣＰＵ（マイコン）を用いた構成となっているが、ＣＰＵを用いない構成としてもよい。例えば、電圧比較回路３２の比較回路ＣＭＰ１，ＣＭＰ２からの出力を、入力値の論理積を出力する周知のＡＮＤ回路の入力に接続し、そのＡＮＤ回路の出力がＨレベルになったきにＬＥＤ等を点灯させるものである。
【００４５】
以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
【図面の簡単な説明】
【００４６】
【図１】断線検出装置の全体構成を示すブロック図。
【図２】ＥＣＵに入力される信号の詳細について示す図。
【図３】反射の詳細について示す図。
【図４】信号線断線判定処理を説明するフロー図。
【図５】反射波の波形の詳細を示す図。
【符号の説明】
【００４７】
１    断線検出装置
３０    ＥＣＵ
３１    制御回路（信号入力回路，断線判定回路）
３１ａ  ＣＰＵ
３２    電圧比較回路（信号入力回路，断線判定回路）
３６    パルス発生回路
４０    表示部
Ｌ１，Ｌ２  信号線
Ｒ１，Ｒ２  終端抵抗（インピーダンス調整回路，抵抗素子）
ＳＷ１，ＳＷ２  スイッチ
Ｘ１，Ｘ２  断線位置
【図１】
2009175092.tif 000003
【図２】
2009175092.tif 000004
【図３】
2009175092.tif 000005
【図４】
2009175092.tif 000006
【図５】
2009175092.tif 000007