(57)【要約】【課題】半導体装置において内部回路の電源線に充電される電圧値を安定して検出するべく、必要に応じて電源電圧が供給される電源線に電圧供給する際、電源線の電圧レベルを安定して検出することが可能な半導体装置、およびその電圧検出方法を提供すること。【解決手段】電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備える半導体装置において、第２電源線に電源電圧が供給されている状態での検出器による検出結果を記憶して参照値とし、第２電源線に電圧を供給する際にも同じ検出器により検出を行い、両者を比較することで、電圧レベル検出の変動要因である製造バラツキの影響を受けることなく、第２電源線の電圧レベルを安定して検出できる。【選択図】図１
2009076748.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備える半導体装置であって、
前記第２電源線の電圧レベルを検出する検出器と、
前記検出器による検出結果を記憶しておく記憶部と、
前記検出器からの検出結果と前記記憶部に記憶されている検出結果とを比較する比較器とを備えることを特徴とする半導体装置。
【請求項２】
前記記憶部は、前記第２電源線の電圧レベルが前記電源電圧である場合の前記検出器からの検出結果を記憶しておくことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記検出部から出力される検出結果は、デジタル値であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記検出器は、
前記第２電源線から電圧供給されるリング発振器と、
前記第１電源線から電圧供給され、前記リング発振器の発振信号をカウントするカウンタとを備えることを特徴とする請求項３に記載の半導体装置。
【請求項５】
電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備える半導体装置であって、
前記第１電源線から電圧供給される第１発振器と、
前記第２電源線から電圧供給され、前記第１発振器と同じ構成を有する第２発振器と、
前記第１発振器の発振信号をカウントする第１カウンタと、
前記第２発振器の発振信号をカウントする第２カウンタと、
前記第１および第２カウンタの検出結果を比較する比較器とを備えることを特徴とする半導体装置。
【請求項６】
前記比較器に入力される２つの検出結果のうち、少なくとも一方にオフセットを付与する補正器を備えることを特徴とする請求項１乃至５の少なくとも何れか１項に記載の半導体装置。
【請求項７】
電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備える半導体装置において、前記第２電源線の電圧レベルを検出する電圧検出方法であって、
前記第２電源線に前記電源電圧が供給されている状態を検出器により検出するステップと、
前記電源電圧を検出するステップにより検出された検出結果を記憶しておくステップと、
前記第２電源線に電圧の供給を開始するステップと、
電圧の供給開始のステップの後、前記第２電源線の電圧レベルを前記検出器により検出するステップと、
前記第２電源線の電圧レベルを検出するステップにより得られた検出結果と、前記記憶しておくステップにより記憶されている検出結果とを比較するステップとを有することを特徴とする電圧検出方法。
【請求項８】
電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備える半導体装置において、前記第２電源線の電圧レベルを検出する電圧検出方法であって、
前記第２電源線に電圧の供給を開始するステップと、
前記第１電源線から電圧供給される第１発振器の第１の発振周波数を検出するステップと、
前記第２電源線から電圧供給され、前記第１発振器と同じ構成を有する第２発振器の第２の発振周波数を検出するステップと、
前記第１および第２の発振周波数を比較するステップとを有することを特徴とする電圧検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部回路への電源電圧の供給経路を動作状況に応じて接続しあるいは切断する機能を有する半導体装置、およびその電圧検出方法に関するものである。
【背景技術】
【０００２】
集積回路を構成する半導体装置のなかには、その使用状況に応じて、内部回路への電源電圧の供給経路を接続しまたは切断して、内部回路に対する電源電圧の供給を制御する機能を有するものがある。例えば、低消費電力化を図るために動作休止中の内部回路に対しては電源供給を遮断して電力の消費を抑制する、いわゆるパワーゲーティング機能を有する半導体装置がある。
【０００３】
上記の機能を有する半導体装置においては、動作状況に応じて動作休止中の内部回路を復帰させる必要がある。内部回路への電源電圧の供給経路を接続して、内部回路に対して電源電圧を供給する必要がある。電源電圧が供給されて内部回路が動作可能な状態になるまでの復帰時間を短時間とする必要がある。
【０００４】
特許文献１には、電源電圧の供給が遮断されている内部回路に対して電源電圧の供給を行なう際、電源電圧の復帰時間を短くする技術が記載されている。
【０００５】
システムの立ち上げに伴い内部回路の電源線に対して、予め充電が行われた容量電源線をスイッチにより接続する。内部回路の電源線が要求される電圧にまで充電された後、動作状態の内部回路に対して、電源電圧を供給する制御回路電源線を他のスイッチにより接続する。
【０００６】
【特許文献１】特開２００５−１７５２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記の背景技術では、内部回路の電源線に対して電源電圧を供給する際、電源電圧が要求された電圧まで充電されたことを検出して、内部回路に制御回路電源線を接続する。
【０００８】
特許文献１では、内部回路の電源線に充電された電圧の電圧値を検出する手段については開示されていない。通常、電圧値の検出は電圧比較器などを使用し基準電圧に対して比較をして行なう。電圧値をアナログ値として電圧比較することが一般的である。さらに、検出すべき電圧値が電源電圧であるので、電圧比較器で検出するためには電圧レベルを降圧させる必要がある。抵抗分圧等により電圧レベルの変換をする必要がある。
【０００９】
電圧値の検出に際し、電圧比較器、抵抗分圧の他、基準電圧発生回路などの回路が必要となる。これらの回路は各々、回路構成や構成素子が異なるため、製造バラツキによって各々異なる特性を有する場合がある。製造バラツキにより検出電圧にばらつきを生じてしまうおそれがある。内部回路の電源線に充電される電圧値を安定して検出することができないおそれがあり、この電圧検出に応じて制御が行われる半導体装置において安定した制御が妨げられるおそれがあり問題である。
【００１０】
本発明は上記の課題に鑑み提案されたものであって、必要に応じて電源電圧が供給される電源線に電圧供給する際、電源線の電圧レベルを安定して検出することが可能な半導体装置、およびその電圧検出方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本願の第１の発明に係る半導体装置は、電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備えている。更に、第２電源線の電圧レベルを検出する検出器と、検出器による検出結果を記憶しておく記憶部と、検出器からの検出結果と記憶部に記憶されている検出結果とを比較する比較器とを備えている。
【００１２】
また、本願の第１の発明に係る電圧検出方法は、電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備える半導体装置において、第２電源線の電圧レベルを検出するものである。第２電源線に電源電圧が供給されている状態を検出器により検出し、検出された検出結果を記憶しておく。第２電源線に電圧を供給する際、第２電源線の電圧レベルを検出器により検出した検出結果と、記憶されている検出結果とを比較する。
【００１３】
これにより、第２電源線の電圧レベルが電源電圧である場合の電圧レベルの検出結果を参照値として記憶しておくことができる。第２電源線への電圧供給の際、第２電源線の電圧レベルを検出し、参照値として記憶されている検出結果と比較することで、第２電源線の電圧レベルを確認することができる。
【００１４】
この場合、第２電源線の電圧レベルの検出は、参照値の検出の場合も電圧供給時の検出の場合も、同じ検出器により行われる。製造バラツキの影響を受けることなく、第２電源線の電圧レベルを確認することができる。
【００１５】
また、本願の第２の発明に係る半導体装置は、電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備えている。更に、第１電源線から電圧供給される第１発振器と、第２電源線から電圧供給される第２発振器とを備えている。ここで、第１発振器と第２発振器とは同じ構成を有している。また、第１発振器の発振信号をカウントする第１カウンタと、第２発振器の発振信号をカウントする第２カウンタと、第１および第２カウンタの検出結果を比較する比較器とを備えている。
【００１６】
また、本願の第２の発明に係る電圧検出方法は、電源電圧が供給される第１電源線と、必要に応じて電源電圧が供給される第２電源線とを備える半導体装置において、第２電源線の電圧レベルを検出するものである。第２電源線に電圧を供給する際、第１電源線から電圧供給される第１発振器の第１の発振周波数を検出し、第２電源線から電圧供給され、第１発振器と同じ構成を有する第２発振器の第２の発振周波数を検出する。検出された第１および第２の発振周波数は比較される。
【００１７】
これにより、第１発振器と第２発振器とは同じ構成を有しているので、同じ電圧レベルに対して第１および第２の発振周波数は同じ周波数となる。第１発振器は第１電源線から給電されており、第１電源線には電源電圧が供給されている。したがって、第１の発振周波数を参照値とすることができる。第２発振器は第２電源線から給電されており、第２電源線への電圧供給により電圧レベルが変化する。したがって、第２の発振周波数が変化する。第２の発振周波数を第１の発振周波数と比較することで、第２電源線の電圧レベルを確認することができる。
【００１８】
この場合、比較するのは第１および第２の発振周波数である。アナログ値である電圧レベルの比較をデジタル値により行なうことができる。電圧レベルの比較を簡便に行うことができる。
【発明の効果】
【００１９】
本発明の半導体装置、およびその電圧検出方法によれば、必要に応じて電源電圧が供給される電源線に電圧供給する際、電源線の電圧レベルを安定して検出することができる。
【発明を実施するための最良の形態】
【００２０】
図１は第１実施形態の回路ブロック図を示す。第１電源線ＶＬ１は電源電圧ＶＣＣが供給されている。第１電源線ＶＬ１と第２電源線ＶＬ２とは、イネーブル信号ＥＮ１により導通・非導通が制御されるパワースイッチ４を介して接続される。第２電源線ＶＬ２の電圧レベルは検出器１により検出される。この検出器１はパワーゲーティング領域Ｒに配置され、イネーブル信号ＥＮ１により制御される。検出器１から出力される検出結果は、メモリ２、および比較器３の非反転入力端子に入力される。一方、メモリ２から出力される検出結果は、比較器３の反転入力端子に入力される。比較器３は、検出器１の検出結果とメモリ２に記憶されている検出結果とを比較する。パワーゲーティング領域Ｒは第２電源線ＶＬ２および検出器１を含み、比較器３により出力されるイネーブル信号ＥＮ２により制御される。
【００２１】
ここで、パワーゲーティング領域Ｒとは、パワーゲーティング機能、すなわち、半導体装置において内部回路に対する電源電圧の供給を制御する機能により、電源電圧が供給または遮断される領域である。低消費電力化を図るために動作休止中の内部回路に対しては電源供給を遮断して電力の消費を抑制する。
【００２２】
イネーブル信号ＥＮ１によりパワースイッチ４が導通すると、第１電源線ＶＬ１と第２電源線ＶＬ２とが接続される。また、イネーブル信号ＥＮ１により検出器１は第２電源線ＶＬ２の電圧レベルの検出を開始する。その検出結果はメモリ２に記憶され、あるいは、比較器３に入力される。比較器３は、第２電源線ＶＬ２の電圧レベルの検出値がメモリ２に記憶されている参照値以上になると、パワーゲーティング領域Ｒに対してイネーブル信号ＥＮ２を出力する。比較器３からのイネーブル信号ＥＮ２によりパワーゲーティング領域Ｒの動作が開始される。
【００２３】
図２は図１の回路ブロック図に示される第１実施形態において、メモリ２に記憶されるべき第２電源線ＶＬ２の電圧レベルの参照値を取得する際の動作フローを示す。パワースイッチ４の導通により（Ｓ１１）、第１電源線ＶＬ１と第２電源線ＶＬ２とが接続される。第２電源線ＶＬ２への電圧供給が開始される。第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣに到達するまで待機した後（Ｓ１２）、第２電源線ＶＬ２の電圧レベルを検出器１により検出する（Ｓ１３）。検出結果は参照値としてメモリ２に記憶される（Ｓ１４）。その結果、メモリ２には、第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣである場合の検出器１による検出結果が、参照値として記憶されることになる。
【００２４】
図３は図１の回路ブロック図に示される第１実施形態において、イネーブル信号ＥＮ１により第１電源線ＶＬ１と第２電源線ＶＬ２とが接続された後の第２電源線ＶＬ２の電圧レベルを検出する際の動作フローを示す。パワースイッチ４の導通により（Ｓ２１）、第１電源線ＶＬ１と第２電源線ＶＬ２とが接続される。第２電源線ＶＬ２への電圧供給が開始される。第２電源線ＶＬ２の電圧レベルを検出器１により検出し（Ｓ２２）、その検出値はメモリ２に記憶されている参照値と比較器３により比較される（Ｓ２３）。比較の結果、検出値が参照値以上でない場合は（Ｓ２４：Ｎ）、第２電源線ＶＬ２の電圧レベルを検出器１により検出するステップ（Ｓ２２）に戻る。検出値が参照値以上である場合は（Ｓ２４：Ｙ）、パワーゲーティング領域Ｒに対して比較器３からイネーブル信号ＥＮ２が出力される（Ｓ２５）。
【００２５】
その結果、第２電源線ＶＬ２の電圧レベルが確実に電源電圧ＶＣＣに到達したうえでパワーゲーティング領域Ｒの動作を開始することが可能となる。この場合、第２電源線ＶＬ２に電源電圧ＶＣＣが供給されている状態を検出器１により検出して、検出結果を参照値としてメモリ２に記憶しておくことができる。第２電源線ＶＬ２への電圧供給が開始されると、第２電源線ＶＬ２の電圧レベルは検出器１により検出される。検出値は基準となる参照値と比較され、第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣに達したか否かが判断される。参照値と検出値とは、いずれも検出器１により検出されるので、半導体装置の製造バラツキにより第２電源線ＶＬ２の検出電圧レベルがばらつくことはない。
【００２６】
図４は図１の回路ブロック図に示される第１実施形態について、検出器１がリングオシレータ１１とカウンタ１２とを備える具体例を示す回路ブロック図である。図４に示される具体例には、補正器５、コントローラ６が含まれる。メモリ２、比較器３、パワースイッチ４、およびパワーゲーティング領域Ｒの各構成要素の説明は、図１、図２、および図３を用いて説明したため省略する。
【００２７】
リングオシレータ１１はパワーゲーティング領域Ｒに配置されている。イネーブル信号ＥＮ１により制御され、第２電源線ＶＬ２から電圧供給される。リングオシレータ１１の発振信号はカウンタ１２に入力される。カウンタ１２は、コントローラ６から出力されるリセット信号Ｃにより制御され、第１電源線ＶＬ１から電圧供給される。カウンタ１２から出力されるカウント値は、補正器５、および比較器３の非反転入力端子に入力される。補正器５によりカウンタ１２のカウント値はオフセットを付与され、メモリ２へ出力される。また、メモリ２から出力されるカウント値は、比較器３の反転入力端子に入力される。イネーブル信号ＥＮ２は比較器３によりパワーゲーティング領域Ｒ、およびコントローラ６に対して出力される。
【００２８】
コントローラ６には、第１モニタ信号ＭＯＮ１、第２モニタ信号ＭＯＮ２、およびイネーブル信号ＥＮ２が入力される。第１および第２モニタ信号ＭＯＮ１、ＭＯＮ２は、カウンタ１２による第２電源線ＶＬ２の電圧レベルの検出制御を行う制御信号である。リセット信号Ｃによりカウンタ１２のリセット状態を解除する。これにより、リングオシレータ１１の発振信号のカウントが開始される。カウント時間は、コントローラ６により制御される。所定時間のカウント動作が継続されたのち、リセット信号Ｃによりカウンタ１２がリセットされる。
【００２９】
ここで、コントローラ６は、以下の２つの検出制御を行う。第１の検出制御は第１モニタ信号ＭＯＮ１により行われる。パワースイッチ４の導通による第２電源線ＶＬ２への電圧供給の開始に先立ち、第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣである場合を検出して参照値を取得する検出制御である。その動作フローは図２で説明したとおりである。第２の検出制御は第２モニタ信号ＭＯＮ２により行われる。パワースイッチ４の導通により第２電源線ＶＬ２への電圧供給が開始されることに応じて第２電源線ＶＬ２の電圧レベルを検出し、電源電圧ＶＣＣに到達したか否かを検出する検出制御である。その動作フローは図３で説明したとおりである。
【００３０】
第１の検出制御では、イネーブル信号ＥＮ１によりパワースイッチ４が導通され、第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣに到達した後に、第１モニタ信号ＭＯＮ１が入力される。コントローラ６はリセット信号Ｃを解除し、カウンタ１２によるカウント動作が行われる。所定時間経過後、カウンタ１２によるカウント値は、補正器５を経てメモリ２に送られる。メモリ２では、第１モニタ信号ＭＯＮ１に応じて書き込み指令が発せられており、補正器５から送られたカウント値を参照値として記憶する。参照値が記憶されたことによりコントローラ６による第１の検出制御は終了する。
【００３１】
第２の検出制御は、イネーブル信号ＥＮ１と相前後して第２モニタ信号ＭＯＮ２が入力されることにより開始される。リセット信号Ｃの解除によるカウンタ１２の所定時間のカウント動作と、所定時間経過後のリセット信号Ｃの入力によるカウンタ１２のリセット動作とを、交互に繰り返すことにより行われる。メモリ２では、第２モニタ信号ＭＯＮ２に応じて読み出し指令が発せられており、所定時間経過ごとにカウンタ１２からのカウント値の出力に応じて参照値が読み出される。また、イネーブル信号ＥＮ２は、第２の検出制御を停止するために、コントローラ６により参照される。コントローラ６は、第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣに到達するまで、第２の検出制御を継続する。すなわち、カウンタ１２が所定時間間隔でリセットされながらリングオシレータ１１の発振信号のカウントを続ける。第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣに到達するとイネーブル信号ＥＮ２が出力され、コントローラ６は第２の検出制御を停止する。リセット信号Ｃをリセット状態に維持する。カウンタ１２がリセット状態となってカウント動作が停止する。
【００３２】
第２の検出制御について、更に説明する。イネーブル信号ＥＮ１によりパワースイッチ４が導通し、第１電源線ＶＬ１と第２電源線ＶＬ２とが接続されると、第２電源線ＶＬ２への電圧供給が開始される。また、イネーブル信号ＥＮ１によりリングオシレータ１１の発振が開始され、発振信号はカウンタ１２によりカウントされる。
【００３３】
リングオシレータ１１は第２電源線ＶＬ２から電圧供給されるため、第２電源線ＶＬ２の電圧レベルに応じてリングオシレータ１１の発振信号の発振周波数は変化する。一方、カウンタ１２は、電源電圧ＶＣＣが供給されている第１電源線ＶＬ１から電圧供給されるため、常時一定のカウント動作が可能である。カウンタ１２はリングオシレータ１１の発振信号をカウントする際、コントローラ６から出力されるリセット信号Ｃにより所定時間間隔でリセットされる。この所定時間は、第１の検出制御において、参照値を検出する際と同じ時間に設定されている。したがって、カウンタ１２によるカウント値は、第２電源線ＶＬ２の電圧レベルの上昇に伴い増加し、参照値に近づいていく。
【００３４】
カウンタ１２により出力されるカウント値は、第２電源線ＶＬ２の電圧レベルの基準となる参照値を取得する第１の検出制御において、補正器５によりオフセットが付与されてメモリ２に記憶される。補正器５では、電源電圧ＶＣＣの許容電圧範囲、または／および回路動作上の電源電圧ＶＣＣに対する動作余裕を考慮して、入力されるカウント値を、電源電圧ＶＣＣに対して許容電圧範囲内の電圧値で減じた電圧レベルになるようにオフセットが付与される。例えば、入力されるカウント値の９０％の値を有するカウント値に変換される。電源電圧ＶＣＣの１０％の値がオフセット値である。これにより、参照値を取得する第１の検出制御での電源電圧ＶＣＣに比して、第２の検出制御での電源電圧ＶＣＣが許容電圧範囲内で低い場合でも、第２電源線ＶＬ２の電圧レベルが許容電圧範囲に到達したことを検出することができる。
【００３５】
また、第２の検出制御により、第２電源線ＶＬ２の電圧レベルが、許容電圧範囲の下限電圧領域に到達したことを検出することができる。イネーブル信号ＥＮ２を出力してパワーゲーティング領域Ｒの動作を早期に開始することができる。パワーゲーティング領域Ｒの起動時間の短縮を図ることができる。供給される電源電圧ＶＣＣのバラツキを吸収できると共に、回路動作上問題のない電圧レベルまで上昇したことを検出して動作の開始時間の短縮を図るという効果がある。
【００３６】
なお、図４において補正器５はメモリ２の前段に接続されているが、それ以外にも、例えば、メモリ２の後段あるいはカウンタ１２のカウント値が比較器３の非反転入力端子へ入力される段に接続されても、同様の効果が得られることは明白である。補正器５が比較器３の非反転入力端子へ入力される段に接続される場合は、オフセット量をプラスの値として、検出カウント値に加算すればよい。
【００３７】
また、比較器３における非反転入力端子および反転入力端子とは、アナログ信号が入力される通常の比較器に備えられる端子と同様の意味を有する端子である。すなわち、非反転入力端子に入力される検出カウント値のカウント数が、反転入力端子に入力される参照カウント値のカウント数を上回った場合に、イネーブル信号ＥＮ２を出力する。
【００３８】
第２電源線ＶＬ２の電圧レベルの検出カウント値がメモリ２に記憶されている参照カウント値以上になると、比較器３によりイネーブル信号ＥＮ２がパワーゲーティング領域Ｒ、およびコントローラ６に対して出力される。これにより、パワーゲーティング領域Ｒの動作が開始される。パワーゲーティング領域Ｒの動作が開始された後は、カウンタ１２によるカウントは不要となる。そこで、イネーブル信号ＥＮ２を受けてコントローラ６は、第２の検出制御を終了する。具体的には、カウンタ１２がカウント動作を停止するようにリセット信号Ｃをカウンタ１２へ出力する。なお、イネーブル信号ＥＮ２をコントローラ６に入力せず、カウンタ１２によるカウント動作を特に停止しない構成であってもよい。また、第２電源線ＶＬ２の電圧レベルの基準となる参照カウント値を検出する際と同じリングオシレータ１１およびカウンタ１２により第２電源線ＶＬ２の電圧レベルを検出するので、製造バラツキの影響を受けない効果があるのは、図１で説明した通りである。
【００３９】
また、比較器３が比較するのは、メモリ２に記憶されている参照カウント値と、カウンタ１２から出力される検出カウント値とである。いずれもデジタル値である。アナログ値である電圧レベルの比較をデジタル値により行うことができ、電圧レベルの比較を簡便に行うことができる効果がある。
【００４０】
図５は、図４の回路ブロック図に示される具体例において、メモリ２の前段に接続されている補正器５を、ハードウェア記述言語（Hardware Description Language、以下、ＨＤＬと略記する。）により記述した具体例を示す。ステップ１１において、Ａにオフセットを付与してＯＵＴとして出力する補正器を、関数として宣言する。Ａはカウンタ１２により出力され補正器５へ入力されるカウント値に対応し、ＯＵＴは補正器５により出力されメモリ２へ入力されるオフセット付与後のカウント値に対応する。ステップ１２は補正器５が１６ビットの入力Ａを持つことを、ステップ１３は補正器５が１６ビットの出力ＯＵＴを持つことを、ステップ１４は補正器５が１６ビットの内部変数ｃｏｕｎｔ＿ａを持つことをそれぞれ定義する。ステップ１５で、入力Ａを下位へ３ビットシフトしたものが、内部変数ｃｏｕｎｔ＿ａに対して割り当てられる。２進数で下位へ１ビットシフトすることは１／２倍することであるから、入力Ａを下位へ３ビットシフトしたものである内部変数ｃｏｕｎｔ＿ａは、（１／８）・Ａに等しくなる。ステップ１６は入力Ａまたは内部変数ｃｏｕｎｔ＿ａの値が変わったら常にステップ１７〜ステップ１９の処理を行うことを意味する。ステップ１７は処理の開始を、ステップ１８は処理内容を、ステップ１９は処理の終了をそれぞれ意味する。ここで、ステップ１８では、入力Ａから内部変数ｃｏｕｎｔ＿ａを引いたものを出力ＯＵＴに代入する。内部変数ｃｏｕｎｔ＿ａは（１／８）・Ａであるから、出力ＯＵＴには７／８倍された入力Ａが代入される。
【００４１】
したがって、カウンタ１２により出力されるカウント値は、補正器５により７／８倍の値に変換されて、メモリ２に記憶される。すなわち、図４において、参照カウント値が７／８倍（０．８７５倍）されてメモリ２に記憶される。電源電圧ＶＣＣの８７．５％の電圧値が参照値として記憶されることとなる。
【００４２】
図６は、図４の回路ブロック図に示される具体例において、メモリ２の前段に接続されている補正器５をメモリ２の後段に接続した場合において、補正器５と比較器３とを、ＨＤＬにより記述した具体例を示す。ステップ２１において、Ａにオフセットを付与してＢと比較し、比較結果をＯＵＴとして出力する補正器および比較器を、関数として宣言する。Ａはメモリ２により出力され比較器３の反転入力端子へ入力される参照カウント値に対応し、Ｂはカウンタ１２により出力され比較器３の非反転入力端子へ入力される検出カウント値に対応し、ＯＵＴ＿ＯＮは比較器３により出力されパワーゲーティング領域Ｒ、およびコントローラ６へ入力されるイネーブル信号ＥＮ２に対応する。図５で説明したステップと同様の構成を有するステップについては、説明を省略する。ステップ２７は出力ＯＵＴ＿ＯＮが信号を保持することを意味する。ステップ２８で、入力Ａを下位へ３ビットシフトしたものが、内部変数ｃｏｕｎｔ＿ａに対して割り当てられる。ステップ２９で、入力Ａから内部変数ｃｏｕｎｔ＿ａを引いたものが、内部変数ｃｏｕｎｔ＿ｂに対して割り当てられる。内部変数ｃｏｕｎｔ＿ｂは（７／８）・Ａに等しくなる。ステップ３０により、入力Ｂまたは内部変数ｃｏｕｎｔ＿ｂの値が変わったら常にステップ３１〜ステップ３６の処理が行われる。入力Ｂが内部変数ｃｏｕｎｔ＿ｂより大きいときは（ステップ３２）、出力ＯＵＴ＿ＯＮに“１”が代入される（ステップ３３）。それ以外のとき、すなわち、入力Ｂが内部変数ｃｏｕｎｔ＿ｂ以下であるときは（ステップ３４）、出力ＯＵＴ＿ＯＮに“０”が代入される（ステップ３５）。内部変数ｃｏｕｎｔ＿ｂは（７／８）・Ａであるから、結局、入力Ｂが入力Ａの７／８倍より大きいときは出力ＯＵＴに“１”が代入される。
【００４３】
したがって、カウンタ１２により出力される検出カウント値が、メモリ２により出力される参照カウント値の７／８倍（０．８７５倍）より大きいときは、比較器３によりイネーブル信号ＥＮ２が出力される。ゆえに、図６でも図５と同様の効果が得られる。
【００４４】
図７は第２実施形態の回路ブロック図を示す。第１電源線ＶＬ１は電源電圧ＶＣＣが供給されている。第１電源線ＶＬ１と第２電源線ＶＬ２とは、パワースイッチ４を介して接続される。第１発振器７は第２電源線ＶＬ２から電圧供給され、第２発振器８は第１電源線ＶＬ１から電圧供給される。ここで、第１発振器７と第２発振器８とは同じ構成を有している。また、第１発振器７の発振信号は第１カウンタ９に入力され、第２発振器８の発振信号は第２カウンタ１０に入力される。第１カウンタ９の検出カウント値は比較器３の非反転入力端子へ入力される。一方、第２カウンタ１０の参照カウント値は比較器３の反転入力端子へ入力される。パワーゲーティング領域Ｒは第２電源線ＶＬ２および第１発振器７を含み、比較器３により出力されるイネーブル信号ＥＮにより制御される。
【００４５】
パワースイッチ４が導通すると、第１電源線ＶＬ１と第２電源線ＶＬ２とが接続されることにより、第２電源線ＶＬ２への電圧供給が開始される。第２電源線ＶＬ２への電圧供給がされる際、第１電源線ＶＬ１から電圧供給される第２発振器８の発振信号を第２カウンタ１０によりカウントし、第２電源線ＶＬ２から電圧供給され、第２発振器８と同じ構成を有する第１発振器７の発振信号を第１カウンタ９によりカウントする。第１カウンタ９の検出カウント値と第２カウンタ１０の参照カウント値とは比較器３により比較される。比較器３は第１カウンタの検出カウント値が第２カウンタの参照カウント値以上になると、パワーゲーティング領域Ｒに対してイネーブル信号ＥＮを出力する。比較器３からのイネーブル信号ＥＮによりパワーゲーティング領域Ｒの動作が開始される。
【００４６】
第２発振器８の発振信号の第２カウンタ１０による参照カウント値を基準として、第１発振器７の発振信号の第１カウンタ９による検出カウント値を比較することで、第２電源線ＶＬ２の電圧レベルを確認することができる。第１発振器７と第２発振器８とは同じ構成を有しているので、同じ電圧レベルに対して第１発振器７と第２発振器８とは発振信号の発振周波数が同じ周波数となり、また、第２発振器８は電源電圧ＶＣＣが供給されている第１電源線ＶＬ１から電圧供給されているからである。第１発振器７は第２電源線ＶＬ２から電圧供給されており、第２電源線ＶＬ２への電圧供給により第２電源線ＶＬ２の電圧レベルが変化するため、第１発振器７の発振信号の発振周波数が変化する。第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣに到達すると、第１発振器７の発振信号の発振周波数と第２発振器８の発振信号の発振周波数とは同じ周波数となる結果、第１カウンタ９の検出カウント値と第２カウンタ１０の参照カウント値とは等しくなり、比較器３はイネーブル信号ＥＮを出力する。
【００４７】
このとき比較器３が比較するのは、第１発振器７、および第２発振器８の発振信号の発振周波数を、それぞれ第１カウンタ９、および第２カウンタ１０により検出したカウント値である。したがって、アナログ値である電圧レベルの比較をデジタル値により行うことができ、電圧レベルの比較を簡便に行うことができる効果がある。第１実施形態と比べると、記憶部が不要であり、更に制御が簡単になる効果がある。
【００４８】
図８は、図７の回路ブロック図に示される第２実施形態について、その第１具体例を示す。第１カウンタ９の後段に補正器５が接続される。図７で説明した構成要素については、説明を省略する。
【００４９】
第１カウンタ９により出力される検出カウント値は、補正器５により、例えば１１０％の値に変換される。したがって、図４において説明した、回路動作上の電源電圧ＶＣＣに対する動作余裕を考慮することに加えて、パワースイッチ４が導通し第１電源線ＶＬ１と第２電源線ＶＬ２とが接続されてもパワースイッチ４の抵抗成分による電圧降下、あるいは、第１発振器７と第２発振器８とのバラツキなどにより、完全には第１カウンタ９と第２カウンタ１０との検出結果が等しくならない場合でも、第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣを中心とする許容電圧範囲に到達したことを検出して、比較器３がイネーブル信号ＥＮを出力することを可能にする効果がある。
【００５０】
この場合、補正器５の構成は、図５のＨＤＬにおいて、ステップ１８の処理に代えて、入力Ａに内部変数ｃｏｕｎｔ＿ａを加算して出力ＯＵＴに代入する処理を行えばよい。
【００５１】
なお、図８において補正器５は第１カウンタ９の後段に接続されているが、それ以外にも、例えば、第２カウンタ１０の後段に接続されても、同様の効果が得られることは明白である。
【００５２】
図９は図７の回路ブロック図に示される第２実施形態について、その第２具体例を示す。第１発振器７と第２発振器８に代えて第１発振器１７と第２発振器１８とを備えている。第１発振器１７と第２発振器１８では、発振器内部が異なる。その他の構成要素については、図７と同様なものであるため、説明を省略する。
【００５３】
第１発振器１７、および第２発振器１８は、例えば、リングオシレータより構成される。リングオシレータでは、内部のインバータ段数が多いほど発振信号の発振周波数は低くなるので、カウンタによるカウント値は小さくなる。第１発振器１７と第２発振器１８とでそれぞれを構成するリングオシレータ内部のインバータ段数が異なれば、第１発振器１７と第２発振器１８とで同じ電圧レベルに対する発振信号の発振周波数が異なる。第１発振器１７を構成するリングオシレータ内部のインバータ段数を、第２発振器１８を構成するリングオシレータ内部のインバータ段数より少なくすると、第１発振器１７へ電圧供給する第２電源線ＶＬ２の電圧レベルが、第２発振器１８へ電圧供給する第１電源線ＶＬ１の電圧レベルＶＣＣより低いところで、第１発振器１７の発振信号の発振周波数と第２発振器１８の発振信号の発振周波数とは同じ周波数となる。第２発振器１８において、第１発振器１７に対して追加されたインバータ段１９が補正器としての機能を奏する。
【００５４】
この結果、第１カウンタ９と第２カウンタ１０とのカウント値は等しくなり、比較器３はイネーブル信号ＥＮを出力する。第１発振器１７に対して電圧供給が開始され、参照値とされる第１電源線ＶＬ１の電源電圧ＶＣＣに比して低い電圧レベルの電圧値が第２電源線ＶＬ２に供給された時点で、第１および第２カウンタ９、１０のカウント値が一致する。第２電源線ＶＬ２に供給される電圧レベルとして、電源電圧ＶＣＣに対して低い電圧レベルを検出することができる。
【００５５】
図１０は、図９に示される第２実施形態の第２具体例についての動作、供給される電圧レベルＶに対する第１発振器１７および第２発振器１８の発振信号の発振周波数ｆの関係を例示する図である。図１０に示されるように、例えば、供給される電圧レベルＶが電源電圧ＶＣＣである場合の第２発振器１８の発振信号の発振周波数ｆは基準周波数ｆoであるが、第１発振器１７の発振信号の発振周波数ｆは供給される電圧レベルＶが０．９ＶＣＣで基準周波数ｆoとなる。これにより、第２電源線ＶＬ２に供給される電圧レベルが、電源電圧ＶＣＣの９０％以上である場合に、比較器３からイネーブル信号ＥＮが発せられる。
【００５６】
したがって、図９に示される第２実施形態の第２具体例では、第２発振器１８は、第１発振器１７に、補正器としてインバータ段を追加した構成を有している。第１発振器１７と第２発振器１８とでそれぞれを構成するリングオシレータ内部のインバータの段数を変えることで、追加されたインバータ段が補正器として機能し、第２電源線ＶＬ２の電圧レベルの検出を余裕を持って行うことができる。
【００５７】
ここで、特許請求の範囲との対応は以下の通りである。
メモリ２は記憶部の一例である。
リングオシレータ１１はリング発振器の一例である。
カウント値はカウンタによる検出結果の一例である。
検出カウント値、参照カウント値は比較器に入力され、比較される検出結果の一例である。
【００５８】
以上、詳細に説明したように、本発明の第１実施形態によれば、参照値取得時と電圧供給時とで、同じ検出器１により電圧レベルの検出を行うので、製造バラツキによる電圧検出の不安定化を解決し、安定した電圧レベルの検出が可能となる。第２電源線ＶＬ２の電圧レベルが電源電圧ＶＣＣである場合の検出器１による検出結果が参照値としてメモリ２に記憶されることで、電圧供給の際は第２電源線ＶＬ２の電圧レベルが確実に電源電圧ＶＣＣに到達したうえでパワーゲーティング領域Ｒの動作を開始することが可能となる。さらに、供給される電源電圧ＶＣＣのバラツキの吸収、および第２電源線ＶＬ２の電圧レベルが回路動作上問題のない電圧レベルまで上昇したことを検出することでの動作開始時間の短縮を、補正器５により実現している。
【００５９】
本発明の第２実施形態によれば、電圧レベルの比較を発振周波数のカウント値の比較により行う。したがって、アナログ値である電圧レベルの比較をデジタル値により行うことができ、電圧レベルの比較を簡便に行うことができる。第１実施形態と比べると、記憶部を必要としないため、更に制御が簡単になる効果がある。また、第１および第２発振器の構成を変えることで補正器としての機能を実現できる。
【００６０】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、図４で第１および第２モニタ信号ＭＯＮ１、ＭＯＮ２は、メモリ２に入力されるが、これに限定されるものではない。補正器５に入力されていてもよい。モニタ信号が入力されるとは限らない。モニタ信号に基づいて生成される信号、モニタ信号に基づいた制御に応じて得られる結果に基づいて生成される信号等、動作フェーズに応じてメモリ２を制御できる信号であればよい。
【００６１】
図４では検出器１を構成する例としてカウンタ１２を説明した。カウンタ１２は第１電源線ＶＬ１から電圧供給されていれば確実にカウント動作を行うことができるが、第２電源線ＶＬ２から電圧供給されていてもカウント動作を行うことは可能である。第２電源線ＶＬ２の電源の立ち上がりの初期段階では充分なカウント動作はできないが、この時点では正確なカウント動作は必要なく、第２電源線ＶＬ２の電圧レベルが立ち上がってきた段階で正常なカウント動作ができれば十分だからである。こうすることにより、第２電源線ＶＬ２に電圧供給されていないときにカウンタ１２への電圧供給も為されず、消費電流の低減を図ることができる。
【００６２】
また発振器はリングオシレータ以外の構成、例えばマルチバイブレータなどでもよいことは言うまでもない。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態の回路ブロック図である。
【図２】第１実施形態における参照値取得時の動作フローを示す図である。
【図３】第１実施形態における電圧検出時の動作フローを示す図である。
【図４】第１実施形態の具体例を示す回路ブロック図である。
【図５】第１実施形態の具体例における補正器のＨＤＬ記述例である。
【図６】第１実施形態の具体例における補正器と比較器のＨＤＬ記述例である。
【図７】本発明の第２実施形態の回路ブロック図である。
【図８】第２実施形態の第１具体例を示す回路ブロック図である。
【図９】第２実施形態の第２具体例を示す回路ブロック図である。
【図１０】第２実施形態の第２具体例の動作を示す図である。
【符号の説明】
【００６４】
１    検出器
２    メモリ
３    比較器
４    パワースイッチ
５    補正器
６    コントローラ
７、１７    第１発振器
８、１８    第２発振器
９    第１カウンタ
１０    第２カウンタ
１１    リングオシレータ
１２    カウンタ
１９    インバータ段
Ｃ    リセット信号
ＥＮ１、ＥＮ２    イネーブル信号
ＭＯＮ１    第１モニタ信号
ＭＯＮ２    第２モニタ信号
Ｒ    パワーゲーティング領域
ＶＣＣ    電源電圧
ＶＬ１    第１電源線
ＶＬ２    第２電源線
【図１】
2009076748.tif 000003
【図２】
2009076748.tif 000004
【図３】
2009076748.tif 000005
【図４】
2009076748.tif 000006
【図５】
2009076748.tif 000007
【図６】
2009076748.tif 000008
【図７】
2009076748.tif 000009
【図８】
2009076748.tif 000010
【図９】
2009076748.tif 000011
【図１０】
2009076748.tif 000012