(57)【要約】【課題】電気光学装置において、画素スイッチング用のＴＦＴに対する遮光性を高めつつ、開口率を向上させる。【解決手段】電気光学装置は、基板（１０）と、走査線（１１）及びデータ線（６ａ）と、画素電極（９ａ）と、チャネル領域（１ａ’）、データ線側ソースドレイン領域（１ｄ）、画素電極側ソースドレイン領域（１ｅ）、第１の接合領域（１ｂ）及び第２の接合領域（１ｃ）を有する半導体層（１ａ）と、半導体層における少なくとも第２の接合領域の一部を含む所定領域の側壁上に設けられた絶縁膜からなるサイドウォール（６１）と、走査線に電気的に接続され、チャネル領域にゲート絶縁膜（２）を介して対向するように配置されると共に、所定領域及びサイドウォールを覆うように設けられたゲート電極（３ａ）とを備える。【選択図】図７
2009139417.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上に設けられたデータ線と、
該データ線に電気的に接続された画素電極と、
チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、
前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極と、
前記半導体層における少なくとも前記第２の接合領域の一部を含む所定領域の側壁上に設けられた絶縁膜からなるサイドウォールと、
前記所定領域及び前記サイドウォールを覆うように設けられた遮光部と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記基板上に設けられ、前記データ線と交差すると共に前記ゲート電極に電気的に接続された走査線を備えることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第２の接合領域は、ＬＤＤ領域であることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記走査線は、前記半導体層より下地絶縁膜を介して下層側に、前記基板上で平面的に見て、前記所定領域に少なくとも部分的に重なるように形成されると共に、遮光性の導電材料を含んでなり、
前記ゲート電極は、前記半導体層より前記ゲート絶縁膜を介して上層側に形成され、
前記遮光部は、前記ゲート電極と同一膜から一体的に形成され、前記走査線に電気的に接続される
ことを特徴とする請求項２又は３に記載の電気光学装置。
【請求項５】
前記半導体層より上層側に、前記基板上で平面的に見て、前記チャネル領域に重ならないように且つ少なくとも前記所定領域に重なるように島状に設けられると共に、前記ゲート絶縁膜より厚い膜厚を有する島状絶縁膜を備え、
前記遮光部のうち前記所定領域を覆う部分は、前記島状絶縁膜上に形成される
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記島状絶縁膜は、前記半導体層に対して窒化膜を介して対向するように形成されることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記島状絶縁膜及び前記サイドウォールは、前記窒化膜より低い誘電率を有することを特徴とする請求項６に記載の電気光学装置。
【請求項８】
基板上に、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層を形成する工程と、
前記基板上で平面的に見て、前記半導体層に重なるようにゲート絶縁膜を形成する工程と、
前記半導体層における少なくとも前記第２の接合領域の一部を含む所定領域の側壁上に、絶縁膜からなるサイドウォールを形成する工程と、
前記チャネル領域に前記ゲート絶縁膜を介して対向するように、ゲート電極を形成する工程と、
前記所定領域及び前記サイドウォールを覆うように遮光部を形成する工程と、
前記データ線側ソースドレイン領域に電気的に接続されるように、データ線を形成する工程と、
前記画素電極側ソースドレイン領域に電気的に接続されるように、画素電極を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項９】
前記半導体層を形成する工程よりも前に、前記データ線と交差するように走査線を形成する工程を含み、
前記半導体層及び前記ゲート絶縁膜を形成する工程は、
前記走査線より上層側に、前記半導体層の下地となる下地絶縁膜の前駆膜としての第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記半導体層の前駆膜としての半導体膜を形成する工程と、
前記半導体膜に、前記チャネル領域、前記データ線側ソースドレイン領域、前記画素電極側ソースドレイン領域、前記第１の接合領域及び前記第２の接合領域を形成する工程と、
前記半導体膜上に、前記ゲート絶縁膜の前駆膜としての第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、前記チャネル領域に重ならず且つ少なくとも前記所定領域に重なる島状絶縁膜の前駆膜としての第３の絶縁膜を形成する工程と、
前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜及び第３の絶縁膜に対して前記半導体層に対応するパターンを有するマスクを用いてエッチング処理を施して、前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜及び第３の絶縁膜を一括でパターニングすることで、前記下地絶縁膜、前記半導体層及び前記ゲート絶縁膜を形成する工程とを含み、
前記サイドウォールを形成する工程は、
前記パターニングされた第３の絶縁膜上に、前記サイドウォールの前駆膜としての第４の絶縁膜を形成する工程と、
前記第４の絶縁膜に対して異方性エッチング処理を施すことにより前記サイドウォールを形成する工程とを含み、
前記サイドウォールを形成する工程の後に、前記パターニングが施された第３の絶縁膜における前記チャネル領域に重なる部分に対してエッチング処理を施すことにより前記島状絶縁膜を形成する工程を含み、
前記ゲート電極及び前記遮光部を形成する工程は、
前記チャネル領域、前記所定領域及び前記サイドウォールを覆うように且つ前記走査線に電気的に接続されるように、遮光性導電膜を形成することで、前記ゲート電極及び前記遮光部を一体的に形成する工程を含む
ことを特徴とする請求項８に記載の電気光学装置の製造方法。
【請求項１０】
前記半導体層を形成する工程よりも前に、前記データ線と交差するように走査線を形成する工程を含み、
前記半導体層及び前記ゲート絶縁膜を形成する工程は、
前記走査線より上層側に、前記半導体層の下地となる下地絶縁膜の前駆膜としての第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記半導体層の前駆膜としての半導体膜を形成する工程と、
前記半導体膜に、前記チャネル領域、前記データ線側ソースドレイン領域、前記画素電極側ソースドレイン領域、前記第１の接合領域及び前記第２の接合領域を形成する工程と、
前記半導体膜上に、前記ゲート絶縁膜の前駆膜としての第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、第１の窒化膜を形成する工程と、
前記第１の窒化膜上に、前記チャネル領域に重ならず且つ少なくとも前記所定領域に重なる島状絶縁膜の前駆膜としての第３の絶縁膜を形成する工程と、
前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜、第１の窒化膜及び第３の絶縁膜に対して前記半導体層に対応するパターンを有するマスクを用いてエッチング処理を施して、前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜、前記第１の窒化膜及び第３の絶縁膜を一括でパターニングすることで、前記下地絶縁膜、前記半導体層及び前記ゲート絶縁膜を形成する工程とを含み、
前記サイドウォールを形成する工程は、
前記パターニングされた第３の絶縁膜を覆うように、第２の窒化膜を形成する工程と、
前記第２の窒化膜上に、前記サイドウォールの前駆膜としての第４の絶縁膜を形成する工程と、
前記第２の窒化膜及び第４の絶縁膜に対して異方性エッチング処理を施すことにより前記サイドウォールを形成する工程とを含み、
前記サイドウォールを形成する工程の後に、前記パターニングが施された第３の絶縁膜における前記チャネル領域に重なる部分に対してエッチング処理を施すことにより前記島状絶縁膜を形成する工程を含み、
前記ゲート電極及び前記遮光部を形成する工程は、
前記チャネル領域、前記所定領域及び前記サイドウォールを覆うように且つ前記走査線に電気的に接続されるように、遮光性導電膜を形成することで、前記ゲート電極及び前記遮光部を一体的に形成する工程を含む
ことを特徴とする請求項８に記載の電気光学装置の製造方法。
【請求項１１】
請求項１から７のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。
【０００３】
このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴを構成する半導体層のチャンネル領域やＬＤＤ（Lightly Doped Drain）領域の側面近傍に、半導体層の上層側に配置されたゲート線と半導体層の下層側に配置された遮光膜とを接続するコンタクトホールを設けることで、ＴＦＴのチャネル領域やＬＤＤ領域に到達する光を低減する技術を開示している。
【０００４】
【特許文献１】特開２００１−３５６３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１による技術の如く、ＴＦＴを構成する半導体層の上層側に配置されたゲート線と半導体層の下層側に配置された遮光膜とをコンタクトホールを介して接続する場合には、画素における開口領域（即ち、画素において光を透過させる領域）を広げることが困難になってしまうという技術的問題点がある。より具体的には、チャネル領域やＬＤＤ領域の側面近傍にコンタクトホールをエッチング処理により形成する場合、レジストマスクの位置ずれを考慮したマージンを確保して設計する必要がある。従って、マージンを確保する分、画素における非開口領域（即ち、光を透過させない領域、言い換えれば、光を遮る遮光手段或いは遮光膜が形成された領域）の割合が大きくなり、画素における開口率を向上させることが困難となってしまう。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、画素スイッチング用のＴＦＴに対する遮光性を高めつつ、開口率を向上させることができ、明るく高品位な画像を表示可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上に設けられたデータ線と、該データ線に電気的に接続された画素電極と、チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極と、前記半導体層における少なくとも前記第２の接合領域の一部を含む所定領域の側壁上に設けられた絶縁膜からなるサイドウォールと、前記所定領域及び前記サイドウォールを覆うように設けられた遮光部とを備える。
【０００８】
本発明の電気光学装置によれば、その動作時に、例えば、データ線から画素電極への画像信号の供給が制御されつつ例えば走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタ（即ち、画素スイッチング用のトランジスタ）が走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【０００９】
上述したトランジスタは、半導体層及びゲート電極を有する。
【００１０】
半導体層は、チャネル領域と、データ線側ソースドレイン領域と、画素電極側ソースドレイン領域と、チャネル領域及びデータ線側ソースドレイン領域間に形成された第１の接合領域と、チャネル領域及び画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する。
【００１１】
チャネル領域は、例えば、データ線又は走査線が延在する一の方向に沿ったチャネル長を有する。
【００１２】
第１の接合領域は、チャネル領域とデータ線側ソースドレイン領域との接合部に形成される領域であり、第２の接合領域は、チャネル領域と画素電極側ソースドレイン領域との接合部に形成される領域である。即ち、第１及び第２の接合領域は、例えば、トランジスタが例えばＮＰＮ型或いはＰＮＰ型トランジスタ（即ち、Ｎチャネル型或いはＰチャネル型トランジスタ）として形成された場合におけるＰＮ接合領域や、トランジスタがＬＤＤ構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に各ソースドレイン領域よりも少量の不純物を打ち込んでなる不純物領域）を意味する。
【００１３】
ゲート電極は、ゲート絶縁膜を介してチャネル領域に対向するように配置される。ゲート絶縁膜は、ゲート電極とチャネル領域とを電気的に絶縁する。ゲート絶縁膜は、典型的には、半導体層と重なるように半導体層と同一の平面パターンで形成される。
【００１４】
本発明では特に、絶縁膜からなるサイドウォールを備える。サイドウォールは、半導体層における少なくとも第２の接合領域の一部を含む所定領域の側壁（或いは側面）上に設けられる。サイドウォールは、半導体層における所定領域の側壁上に、半導体層の厚み方向に沿って延びるように形成される。例えば、サイドウォールは、半導体層を覆うように絶縁膜を一旦形成した後、この絶縁膜のうち半導体層の厚み方向に沿って延びる部分が残存するように、平面的な広がりを持って延びる部分（言い換えれば、基板面に沿って延びる部分）を異方性エッチング処理によって除去することによって形成される。
【００１５】
更に、遮光部は、遮光性の導電膜からなり、半導体層における所定領域及びサイドウォールを覆うように設けられる。言い換えれば、遮光部は、典型的には、半導体層における所定領域に対して、ゲート絶縁膜を介して上層側及びサイドウォールを介して側壁側に設けられる。
【００１６】
よって、遮光部によって、半導体層における所定領域に対して、その上層側から入射する光及びその側壁側から入射する光を遮光することができる。即ち、遮光部によって、半導体層における所定領域に対する遮光性を向上させることができる。従って、トランジスタの半導体層における光リーク電流を低減することが可能となる。
【００１７】
ここで特に、遮光部のうち半導体層における所定領域の側壁側に設けられた部分は、半導体層における側壁上に設けられたサイドウォール上に設けられる。よって、例えば、仮に、半導体層を覆う絶縁膜における半導体層の側壁側の部分に対してエッチング処理を施すことにより形成されたコンタクトホール或いは溝内に遮光部を形成する場合には必要とされるレジストマスクの位置ずれを考慮したマージンが不要となり、画素における非開口領域を低減できる。より具体的には、本発明によれば、遮光部と半導体層における所定領域とを電気的に絶縁できる範囲内でサイドウォールの幅を狭めることが比較的容易可能であり、画素における非開口領域を低減できる。これにより、相対的に開口領域を広げ、開口率を高めることが可能である。言い換えれば、サイドウォールを覆うように遮光部の一部を形成することで、該一部を半導体層に対してその側壁側に、例えば上述したコンタクトホールを用いた場合よりも、近接して配置することが可能となり、遮光部によっても規定される非開口領域を低減できる。尚、「開口領域」とは、実質的に光が透過する画素内の領域であり、画素に入射される光が配線、半導体膜、遮光膜等で遮られることがない領域を意味する。「非開口領域」とは、表示に寄与する光が透過しない領域（言い換えれば、画素における開口領域を除く領域）を意味し、例えば画素内に非透明な配線或いは電極等が配設されている領域を意味する。
【００１８】
加えて、本発明では特に、半導体層における所定領域には、少なくとも第２の接合領域の一部（典型的には、第２の接合領域の全部）が含まれる。後述するように、本願発明者らの研究によれば、理論的に、トランジスタの動作時に、第１及び第２の接合領域のうち特に第２の接合領域では相対的に光リーク電流が発生し易い傾向にあり、実験でも証明されている。本発明では、半導体層において特に光リーク電流が発生し易い領域である第２の接合領域に対する遮光性を向上させることができ、その結果、トランジスタの半導体層における光リーク電流をより効果的に低減することが可能となる。
【００１９】
以上説明したように、本発明の電気光学装置によれば、画素スイッチング用のトランジスタに対する遮光性を高めつつ、開口率を向上させることができる。この結果、明るく高品位な画像を表示することが可能となる。ここで特に、表示性能の更なる向上に対する要望に応えるべく画素ピッチの微小化が図られる際には、配線或いは電極を微細加工することによって非開口領域の面積を低減することが技術的にみてより一層困難となるため、サイドウォールを用いることによって遮光部の一部を半導体層に対してその側壁側に近接して配置する手法は、開口率を高める観点において絶大な効果を奏する。
【００２０】
本発明の電気光学装置の一態様では、前記基板上に設けられ、前記データ線と交差すると共に前記ゲート電極に電気的に接続された走査線を備える。
【００２１】
この態様によれば、走査線を介してゲート電極に対して走査信号を供給することで、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタをオンオフすることが可能である。尚、走査線は、基板上の積層構造におけるゲート電極と互いに異なる層に形成されてもよいし、ゲート電極と互いに同じ層に形成されてもよい（或いは、ゲート電極は走査線の一部として形成されてもよい）。
【００２２】
本発明の電気光学装置の一態様では、前記第２の接合領域は、ＬＤＤ領域である。
【００２３】
この態様によれば、半導体層がＬＤＤ領域を有しており、トランジスタは、ＬＤＤ構造を有するトランジスタとして構築される。尚、第２の接合領域に加えて、第１の接合領域もＬＤＤ領域であってよい。
【００２４】
仮に、第２の接合領域として形成されたＬＤＤ領域（以下、適宜「画素電極側ＬＤＤ領域」と称する）に光リーク電流が発生すると、ＬＤＤ構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流（即ち、オフ電流）が増加する。
【００２５】
しかるに本態様では特に、画素電極側ＬＤＤ領域に入射する光を、遮光部によって効果的に遮光することができる。よって、上述したような、オフ電流の増加を効果的に防止でき、高品位な画像を表示することが可能となる。
【００２６】
上述した走査線を備える態様では、前記走査線は、前記半導体層より下地絶縁膜を介して下層側に、前記基板上で平面的に見て、前記所定領域に少なくとも部分的に重なるように形成されると共に、遮光性の導電材料を含んでなり、前記ゲート電極は、前記半導体層より前記ゲート絶縁膜を介して上層側に形成され、前記遮光部は、前記ゲート電極と同一膜から一体的に形成され、前記走査線に電気的に接続されるように構成してもよい。
【００２７】
この場合には、走査線は、半導体層における所定領域に対して下層側（言い換えば、基板側）から入射される光（例えば、基板における裏面反射による光や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光など）を遮光する遮光膜として機能することができる。尚、走査線に含まれる遮光性の導電材料としては、半導体層に対する高温処理に耐え得ると共に導電性に優れたチタン、タングステン等の高融点金属を用いるとよい。或いは、半導体層に対して低温処理で済む場合には、高融点金属に限らず、導電性に優れたアルミニウム等を用いてもよい。
【００２８】
更に、遮光部は、ゲート電極と同一膜から一体的に形成され、走査線に電気的に接続される。言い換えれば、遮光部は、半導体層における所定領域及びサイドウォールを覆うように且つ半導体層の上層側に形成されたゲート電極と半導体層の下層側に形成された走査線とを繋ぐように形成される。よって、遮光部によって、ゲート電極と走査線とを電気的に接続することができる。更に、遮光部と、遮光膜として機能する走査線とによって、半導体層における所定領域を、その上層側、側壁側及び下層側から殆ど或いは完全に取り囲むことができ、半導体層における所定領域に対する遮光性をより一層向上させることができる。よって、トランジスタの半導体層における光リーク電流をより一層低減することが可能となる。
【００２９】
加えて、この場合には特に、上述したように、走査線が遮光膜として機能できるため、更には、遮光部がゲート電極と同一膜から一体的に形成されるため、装置構成を殆ど複雑化させることなく遮光性をより一層向上させることができる。よって、製造期間の長期化やコストの増大等を防止しつつ、より一層高品位な画像を表示することが可能となる。
【００３０】
尚、本発明に係る「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。「一体的に形成される」とは、一枚の膜として連続していることを意味する。尚、本明細書において「同一膜から形成される」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。
【００３１】
上述した遮光部が、ゲート電極と同一膜から一体的に形成され、走査線に電気的に接続される態様では、前記半導体層より上層側に、前記基板上で平面的に見て、前記チャネル領域に重ならないように且つ少なくとも前記所定領域に重なるように島状に設けられると共に、前記ゲート絶縁膜より厚い膜厚を有する島状絶縁膜を備え、前記遮光部のうち前記所定領域を覆う部分は、前記島状絶縁膜上に形成されるようにしてもよい。
【００３２】
この場合には、ゲート電極は、ゲート絶縁膜を介してチャネル領域に対向するように配置され、遮光部のうち所定領域を覆う部分は、ゲート絶縁膜より厚い膜厚を有する島状絶縁膜を介して所定領域に対向するように配置される。よって、ゲート電極と同一膜から一体的に形成されることでゲート電極と電気的に接続された遮光部のうち半導体層における所定領域を覆う部分は、半導体層に対してゲート電極よりも離れた位置に配置される。
【００３３】
仮に、ゲート電極と電気的に接続された遮光部を、半導体層における第２の接合領域を含む所定領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させると、遮光部のうちこの近接された部分が第２の接合領域を含む所定領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、半導体層における所定領域でも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されているトランジスタにおける、リーク電流の発生、オンオフ閾値の変化等につながってしまう。
【００３４】
しかるに本態様では、島状絶縁膜が設けられているため、ゲート電極と電気的に接続された遮光部と半導体層における所定領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。
【００３５】
上述した島状絶縁膜を備える態様では、前記島状絶縁膜は、前記半導体層に対して窒化膜を介して対向するように形成されてもよい。
【００３６】
この場合には、半導体層と島状絶縁膜との間には、例えばシリコン窒化膜等の窒化膜が形成されている。窒化膜は、例えば島状絶縁膜をエッチング処理によりパターニングする際等に保護膜として機能する。よって、過度のエッチングによりゲート絶縁膜や半導体層が傷ついてしまうことを防止することができる。従って、製造工程の複雑高度化等を防止することが可能となる。
【００３７】
更に、窒化膜は遮光性能を有しているため、半導体層に入射しようとする光を遮光することが可能である。よって、半導体層における光リーク電流の発生を防止するという効果を高めることも可能である。
【００３８】
尚、島状絶縁膜に加えて、サイドウォールも半導体層に対して窒化膜を介して対向するように形成されてもよい。
【００３９】
上述した島状絶縁膜が半導体層に対して窒化膜を介して対向するように形成される態様では、前記島状絶縁膜及び前記サイドウォールは、前記窒化膜より低い誘電率を有するようにしてもよい。
【００４０】
この場合には、島状絶縁膜及びサイドウォールは、窒化膜よりも低い誘電率を有する絶縁膜（例えばシリコン酸化膜等）から形成される。よって、遮光部が、半導体層における所定領域に対して島状絶縁膜又はサイドウォールを介して及ぼす電気的な悪影響を低減する或いは実践上無くすことができる。従って、半導体層における所定領域で想定外のキャリア密度の変化が発生してしまうことを防止できる。
【００４１】
本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上に、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層を形成する工程と、前記基板上で平面的に見て、前記半導体層に重なるようにゲート絶縁膜を形成する工程と、前記半導体層における少なくとも前記第２の接合領域の一部を含む所定領域の側壁上に、絶縁膜からなるサイドウォールを形成する工程と、前記チャネル領域に前記ゲート絶縁膜を介して対向するように、ゲート電極を形成する工程と、前記所定領域及び前記サイドウォールを覆うように遮光部を形成する工程と、前記データ線側ソースドレイン領域に電気的に接続されるように、データ線を形成する工程と、前記画素電極側ソースドレイン領域に電気的に接続されるように、画素電極を形成する工程とを含む。
【００４２】
本発明の電気光学装置の製造方法によれば、上述した本発明の電気光学装置を製造することが可能である。ここで特に、遮光部を、半導体層における所定領域及びサイドウォールを覆うように形成するので、例えば、仮に、半導体層を覆う絶縁膜における半導体層の側壁側の部分に対してエッチング処理を施すことによりコンタクトホール或いは溝を形成した後に、該コンタクトホール内或いは溝内に遮光部を形成する場合には必要とされるレジストマスクの位置ずれを考慮したマージンが不要となり、画素における非開口領域を低減できる。
【００４３】
本発明に係る電気光学装置の製造方法の一態様では、前記半導体層を形成する工程よりも前に、前記データ線と交差するように走査線を形成する工程を含み、前記半導体層及び前記ゲート絶縁膜を形成する工程は、前記走査線より上層側に、前記半導体層の下地となる下地絶縁膜の前駆膜としての第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記半導体層の前駆膜としての半導体膜を形成する工程と、前記半導体膜に、前記チャネル領域、前記データ線側ソースドレイン領域、前記画素電極側ソースドレイン領域、前記第１の接合領域及び前記第２の接合領域を形成する工程と、前記半導体膜上に、前記ゲート絶縁膜の前駆膜としての第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、前記チャネル領域に重ならず且つ少なくとも前記所定領域に重なる島状絶縁膜の前駆膜としての第３の絶縁膜を形成する工程と、前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜及び第３の絶縁膜に対して前記半導体層に対応するパターンを有するマスクを用いてエッチング処理を施して、前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜及び第３の絶縁膜を一括でパターニングすることで、前記下地絶縁膜、前記半導体層及び前記ゲート絶縁膜を形成する工程とを含み、前記サイドウォールを形成する工程は、前記パターニングされた第３の絶縁膜上に、前記サイドウォールの前駆膜としての第４の絶縁膜を形成する工程と、前記第４の絶縁膜に対して異方性エッチング処理を施すことにより前記サイドウォールを形成する工程とを含み、前記サイドウォールを形成する工程の後に、前記パターニングが施された第３の絶縁膜における前記チャネル領域に重なる部分に対してエッチング処理を施すことにより前記島状絶縁膜を形成する工程を含み、前記ゲート電極及び前記遮光部を形成する工程は、前記チャネル領域、前記所定領域及び前記サイドウォールを覆うように且つ前記走査線に電気的に接続されるように、遮光性導電膜を形成することで、前記ゲート電極及び前記遮光部を一体的に形成する工程を含む。
【００４４】
この態様によれば、上述した本発明の電気光学装置をより好適に製造することが可能であり、半導体層における所定領域に対する遮光性をより一層向上させつつ、開口率を高めることができる。
【００４５】
本発明に係る電気光学装置の製造方法の他の態様では、前記半導体層を形成する工程よりも前に、前記データ線と交差するように走査線を形成する工程を含み、前記半導体層及び前記ゲート絶縁膜を形成する工程は、前記走査線より上層側に、前記半導体層の下地となる下地絶縁膜の前駆膜としての第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記半導体層の前駆膜としての半導体膜を形成する工程と、前記半導体膜に、前記チャネル領域、前記データ線側ソースドレイン領域、前記画素電極側ソースドレイン領域、前記第１の接合領域及び前記第２の接合領域を形成する工程と、前記半導体膜上に、前記ゲート絶縁膜の前駆膜としての第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、第１の窒化膜を形成する工程と、前記第１の窒化膜上に、前記チャネル領域に重ならず且つ少なくとも前記所定領域に重なる島状絶縁膜の前駆膜としての第３の絶縁膜を形成する工程と、前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜、第１の窒化膜及び第３の絶縁膜に対して前記半導体層に対応するパターンを有するマスクを用いてエッチング処理を施して、前記第１の絶縁膜、前記半導体膜、前記第２の絶縁膜、前記第１の窒化膜及び第３の絶縁膜を一括でパターニングすることで、前記下地絶縁膜、前記半導体層及び前記ゲート絶縁膜を形成する工程とを含み、前記サイドウォールを形成する工程は、前記パターニングされた第３の絶縁膜を覆うように、第２の窒化膜を形成する工程と、前記第２の窒化膜上に、前記サイドウォールの前駆膜としての第４の絶縁膜を形成する工程と、前記第２の窒化膜及び第４の絶縁膜に対して異方性エッチング処理を施すことにより前記サイドウォールを形成する工程とを含み、前記サイドウォールを形成する工程の後に、前記パターニングが施された第３の絶縁膜における前記チャネル領域に重なる部分に対してエッチング処理を施すことにより前記島状絶縁膜を形成する工程を含み、前記ゲート電極及び前記遮光部を形成する工程は、前記チャネル領域、前記所定領域及び前記サイドウォールを覆うように且つ前記走査線に電気的に接続されるように、遮光性導電膜を形成することで、前記ゲート電極及び前記遮光部を一体的に形成する工程を含む。
【００４６】
この態様によれば、上述した本発明の電気光学装置をより好適に製造することが可能であり、半導体層における所定領域に対する遮光性をより一層向上させつつ、開口率を高めることができる。ここで特に、第１の窒化膜を形成する工程及び第２の窒化膜を形成する工程を含むので、例えば、サイドウォールを形成する工程の後に行われる、パターニングが施された第３の絶縁膜におけるチャネル領域に重なる部分に対してエッチング処理を施すことにより島状絶縁膜を形成する工程において、エッチング処理が窒化膜よりも下層側（例えばゲート絶縁膜、半導体層、走査線など）に施されてしまうのを防止できる。
【００４７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００４８】
本発明の電子機器によれば、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００４９】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５０】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００５１】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図７を参照して説明する。
【００５２】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００５３】
図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の構成を示す概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００５４】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とを備えている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５５】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００５６】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００５７】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、サンプリング回路７、走査線駆動回路１０４及び外部回路接続端子１０２が夫々形成されている。
【００５８】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置されている。
【００５９】
また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００６０】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられている。
【００６１】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。
【００６２】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明導電材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００６３】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００６４】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００６５】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。
【００６６】
図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００６７】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及び本発明に係る「半導体層」及び「ゲート電極」の一例を含んで構築されるＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００６８】
ＴＦＴ３０のゲートに走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００６９】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００７０】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。蓄積容量７０の具体的構成については後に詳述する。
【００７１】
次に、本実施形態に係る液晶装置の画素部の具体的な構成について、図４から図７を参照して説明する。
【００７２】
図４は、第１実施形態に係る液晶装置の画素部の平面図である。図５は、画素スイッチング用のＴＦＴの構成に着目してその構成を示す平面図である。図６は、図４のＡ−Ａ’断面図である。図７は、図５のＢ−Ｂ’断面図と図５のＣ−Ｃ’断面図とを対比して示す図であり、図７（ａ）が、図５のＢ−Ｂ’断面図であり、図７（ｂ）が、図５のＣ−Ｃ’断面図である。
【００７３】
尚、図６及び図７では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図４及び図６では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。図４及び図５においては、走査線１１等の一部の配線や電極を透過的に図示している。
【００７４】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０（図２参照）上に、マトリクス状に複数設けられており、例えばＩＴＯ等の透明導電材料からなる透明電極である。画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線１１が設けられている。即ち、走査線１１は、Ｘ方向に沿って延びており、データ線６ａは、走査線１１と交差するように、Ｙ方向に沿って延びている。走査線１１の上層側には、図５に拡大して示すような、画素スイッチング用のＴＦＴ３０が画素電極９ａ毎に設けられている。
【００７５】
走査線１１、データ線６ａ、ＴＦＴ３０及び後述する中継電極６０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線１１、データ線６ａ、ＴＦＴ３０及び中継電極６０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００７６】
本実施形態に係る液晶装置の動作時には、上述したデータ線６ａから画素電極９ａへの画像信号の供給が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線６ａ及び画素電極９ａ間に電気的に接続されたスイッチング素子であるＴＦＴ３０が走査線１１から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線６ａからＴＦＴ３０を介して画素電極９ａに供給される。
【００７７】
図６に示すように、ＴＦＴアレイ基板１０上には、上述した画素電極９ａ等の各種構成要素が積層構造をなしている。
【００７８】
以下では、図４から図７に示されている画素部の構成要素を下層側から順に説明する。
【００７９】
図６において、走査線１１は、ＴＦＴアレイ基板１０上に配置され、例えばタングステン（Ｗ）、Ｔｉ、ＴｉＮ等の高融点金属材料等の遮光性の導電材料からなる。走査線１１は、図４及び図５に示すように、Ｘ方向に沿って延びるように、且つ、ＴＦＴ３０のチャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃに対向する領域を含むように形成されている。このような走査線１１によれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃを殆ど遮光できる。即ち、走査線１１は、ＴＦＴ３０に走査信号Ｇｉを供給する走査線としての機能に加えて、ＴＦＴアレイ基板１０側から入射される光を遮光する遮光膜としても機能することが可能である。更に、このような走査線１１によれば、走査線１１の形成後に、高温プロセスを行うことが可能である。即ち、例えば、走査線１１より上層側にＴＦＴ３０の一部を構成する半導体層１ａを形成する際、半導体層１ａを、減圧ＣＶＤ（Chemical Vapor Deposition）法等の比較的高温な環境下で行われるプロセスで形成することが可能である。
【００８０】
図６及び図７において、下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０上において半導体層１ａと同一の平面パターンを有するように形成されている。下地絶縁膜１２は、走査線１１から半導体層１ａを層間絶縁する機能の他、半導体層１ａの下地として形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等によるＴＦＴ３０の特性の劣化を防止する機能を有する。
【００８１】
図４から図６において、ＴＦＴ３０は、半導体層１ａ及びゲート電極３ａを含んで構成されている。
【００８２】
半導体層１ａは、ポリシリコンからなり、図４及び図５に示すＸ方向に沿って設けられたチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明に係る「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明に係る「第２の接合領域」の一例である。
【００８３】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｘ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃを形成せずに、チャネル領域１ａ’の両側に隣接してデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを形成してもよい。
【００８４】
図５において、ゲート絶縁膜２は、例えばシリコン酸化膜等からなる。ゲート絶縁膜２は、ＴＦＴアレイ基板１０上において半導体層１ａと同一の平面パターンを有するように形成されている。ゲート絶縁膜２は、ゲート電極３ａとチャネル領域１ａ’とを電気的に絶縁する。
【００８５】
図４から図７に示すように、半導体層１ａにおける２種のＬＤＤ領域（即ち、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ）のうち、少なくとも画素電極側ＬＤＤ領域１ｃに対して島状絶縁膜３１が設けられている。図５に示すように、島状絶縁膜３１は、画素電極側ＬＤＤ領域１ｃに対して、チャネル領域１ａ’に重ならず且つ画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域１ｅに重なるような島状の平面パターンを有するように形成されている。島状絶縁膜３１は、データ線側ＬＤＤ領域１ｂに対しても、画素電極側ＬＤＤ領域１ｃ側と同様に設けられている。即ち、島状絶縁膜３１は、データ線側ＬＤＤ領域１ｂに対して、チャネル領域１ａ’に重ならず且つデータ線側ＬＤＤ領域１ｂ及びデータ線側ソースドレイン領域１ｄに重なるような島状の平面パターンを有するように形成されている。図６及び図７に示すように、島状絶縁膜３１は、ゲート絶縁膜２よりも厚い膜厚を有するように、例えばシリコン窒化膜等から形成されている。尚、島状絶縁膜３１をシリコン窒化膜から形成することで、島状絶縁膜３１の、シリコン酸化膜からなるゲート絶縁膜２に対するエッチング選択比を高めることができる。よって、製造プロセスにおいて、島状絶縁膜３１をエッチング処理によりパターニングする際、このエッチング処理によりシリコン酸化膜から形成されたゲート絶縁膜２が傷ついてしまうこと防止することができる。
【００８６】
図６及び図７に示すように、半導体層１ａの側壁上には、サイドウォール６１が設けられている。サイドウォール６１は、例えばシリコン酸化膜等の絶縁膜からなり、半導体層１ａの側壁上に、半導体層１ａの厚み方向（即ち、ＴＦＴアレイ基板１０上における積層方向に沿って）に沿って延びるように形成されている。より具体的には、サイドウォール６１は、下地絶縁膜１２、半導体層１ａ、ゲート絶縁膜２及び島状絶縁膜３１が積層されてなる積層体の側壁上に、その積層方向に沿って延びるように形成されている。サイドウォール６１は、例えば、下地絶縁膜１２、半導体層１ａ、ゲート絶縁膜２及び島状絶縁膜３１が積層されてなる積層体を覆うように例えばシリコン酸化膜等の絶縁膜を一旦形成した後、この絶縁膜のうち半導体層１ａの厚み方向に沿って延びる部分が残存するように、平面的な広がりを持って延びる部分（言い換えれば、ＴＦＴアレイ基板１０の基板面に沿って延びる部分）を異方性エッチング処理によって除去することによって形成される。
【００８７】
図４から図７において、ゲート電極３ａは、ゲート絶縁膜２を介して、ＴＦＴアレイ基板１０上で平面的に見てチャネル領域１ａ’に重なるように設けられている。更に、ゲート電極３ａは、そのチャネル領域１ａ’に重なる部分からデータ線側ソースドレイン領域１ｄ側へデータ線側ＬＤＤ領域１ｂの一部に重なるように延設されると共に、そのチャネル領域１ａ’に重なる部分から画素電極側ソースドレイン領域１ｅ側へ画素電極側ＬＤＤ領域１ｃの全部及び画素電極側ソースドレイン領域１ｅの一部に重なるように延設されている。ゲート電極３ａは、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する遮光性の導電膜から形成されている。尚、アルミニウムを含む層は、アルミニウム膜のみから形成されてもよいし、例えば、チタン（Ｔｉ）膜、チタンナイトライド（ＴｉＮ）膜、アルミニウム（Ａｌ）膜及び窒化チタン（ＴｉＮ）膜がこの順に下層側から積層されてなる多層膜から形成されてもよい。言い換えれば、ゲート電極３ａは、導電性のポリシリコン膜とアルミニウム膜とがこの順に下層側から積層されることにより形成されてもよいし、例えば、導電性のポリシリコン膜、Ｔｉ膜、ＴｉＮ膜、Ａｌ膜及びＴｉＮ膜がこの順に下層側から積層されることにより形成されてもよい。また、ゲート電極３ａは、導電性のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から形成されてもよい。
【００８８】
図５及び図７において、本実施形態では特に、ゲート電極３ａは、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂの一部、画素電極側ＬＤＤ領域１ｃ、画素電極側ソースドレイン領域１ｅの一部、及びこれらの領域の側壁上に形成されたサイドウォール６１を覆うように形成されている。ゲート電極３ａのうちサイドウォール６１の表面に沿って形成された部分が走査線１１に接することで、ゲート電極３ａ及び走査線１１が電気的に接続されている。言い換えれば、図７（ｂ）によく示されるように、ゲート電極３ａは、半導体層１ａにおける画素電極側ＬＤＤ領域１ｃに対して、ゲート絶縁膜２及び島状絶縁膜３１を介して上層側に形成された部分を有すると共に、サイドウォール６１を介して側壁側に形成された部分を有している。つまり、ゲート電極３ａは、半導体層１ａにおける画素電極側ＬＤＤ領域１ｃをその上層側及びその側壁側から取り囲むように形成された部分を有している。
【００８９】
よって、ゲート電極３ａによって、半導体層１ａにおける少なくとも画素電極側ＬＤＤ領域１ｃに対して、その上層側から入射する光及びその側壁側から入射する光を遮光することができる。従って、半導体層１ａにおいて特に光リーク電流が発生し易い領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を向上させることができる。これにより、ＴＦＴ３０における光リーク電流を効果的に低減することが可能となる。
【００９０】
尚、図７（ａ）によく示されるように、ゲート電極３ａは、半導体層１ａにおけるチャネル領域１ａ’に対して、ゲート絶縁膜２を介して上層側に形成された部分を有すると共に、サイドウォール６１を介して側壁側に形成された部分を有している。つまり、ゲート電極３ａは、半導体層１ａにおけるチャネル領域１ａ’をその上層側及びその側壁側から取り囲むように形成された部分も有している。よって、ゲート電極３ａによって、半導体層１ａにおけるチャネル領域１ａ’に対して、その上層側から入射する光及びその側壁側から入射する光を遮光することもできる。
【００９１】
ここで図７（ｂ）において、本実施形態では特に、ゲート電極３ａのうち半導体層１ａにおける画素電極側ＬＤＤ領域１ｃの側壁側に設けられた部分は、サイドウォール６１上に設けられている。よって、ゲート電極３ａと半導体層１ａにおける画素電極側ＬＤＤ領域１ｃとを電気的に絶縁できる範囲内でサイドウォール６１の幅ｄ１を狭めることができ、画素における非開口領域を低減することによって、相対的に開口領域を広げ、開口率を高めることが可能である。言い換えれば、サイドウォール６１を覆うようにゲート電極３ａの一部を形成することで、コンタクトホールを介することなくゲート電極３ａと走査線１１とを電気的に接続することができると共に、ゲート電極３ａの一部を半導体層１ａに対してその側壁側に、例えばコンタクトホールを用いた場合よりも、近接して配置することが可能となり、ゲート電極３ａによっても規定される非開口領域を低減できる。
【００９２】
更に、図６及び図７において、本実施形態では特に、ゲート電極３ａは、チャネル領域１ａ’に重なる部分では、ゲート絶縁膜２上に形成されており（図６及び図７（ａ）参照）、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに重なる部分では、上述した島状絶縁膜３１上に形成されている（図６及び図７（ｂ）参照）。即ち、ゲート電極３ａのうちチャネル領域１ａ’に重なる部分は、ゲート絶縁膜２を介してチャネル領域１ａ’に対向するように配置され、ゲート電極３ａのうちデータ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに重なる部分は、島状絶縁膜３１を介してデータ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対向するように配置されている。よって、ゲート電極３ａが、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに電気的な悪影響を与えるまでに近接されない。よって、ＴＦＴ３０における動作不良を効果的に防止することが可能である。尚、この観点からは、島状絶縁膜３１は、例えば数十から数千ｎｍ（ナノメートル）程度の膜厚を有するに形成されることが好ましい。
【００９３】
以上説明したようなゲート電極３ａの構成によれば、半導体層１ａに対してＴＦＴアレイ基板１０側から入射する光を遮光する遮光膜として機能する走査線１１と共に、半導体層１ａにおける少なくとも画素電極側ＬＤＤ領域１ｃに対する遮光性を確実に向上させることが可能となる。よって、半導体層１ａにおいて特に光リーク電流が発生し易い領域である画素電極側ＬＤＤ領域１ｃに入射しようとする光を遮光することで、より効果的に光リーク電流の発生を防止することができる。更に、ゲート電極３ａのうち画素電極側ＬＤＤ領域１ｃの側壁側に設けられた部分は、サイドウォール６１上に設けられているので、画素電極側ＬＤＤ領域１ｃに近接して配置することが可能であり、開口率を向上させることができる。
【００９４】
図６において、ＴＦＴアレイ基板１０上の半導体層１ａよりもゲート絶縁膜２及び島状絶縁膜３１を介して上層側には、データ線６ａ及び中継電極６０が設けられている。
【００９５】
データ線６ａは、ゲート電極３ａ（及び中継層６０）と同一膜からなる。即ち、データ線６ａは、ゲート電極３ａと同様に、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する膜として形成されている。データ線６ａは、図４のＹ方向に沿って延びるように形成されている。データ線６ａは、島状絶縁膜３１及びゲート絶縁膜２を貫通して開孔されたコンタクトホール８１を介して、ＴＦＴ３０のデータ線側ソースドレイン領域１ｄに電気的に接続されている。データ線６ａとＴＦＴ３０のデータ線側ソースドレイン領域１ｄとの電気的な接続は、データ線６ａを構成する導電性のポリシリコンからなる層と、ポリシリコンからなるデータ線側ソースドレイン領域１ｄとの接触により実現されており、両者間の電気的な接続を良好にすることができる。
【００９６】
中継電極６０は、ゲート電極３ａ（及びデータ線６ａ）と同一層からなる。即ち、中継電極６０は、ゲート電極３ａと同様に、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する膜として形成されている。中継電極６０は、島状絶縁膜３１及びゲート絶縁膜２に開孔されたコンタクトホール８３を介してＴＦＴ３０の画素電極側ソースドレイン領域１ｅに電気的に接続されると共に、層間絶縁膜４１及び容量絶縁膜７５を貫通して開孔されたコンタクトホール８５を介して画素電極９ａに電気的に接続されている。よって、中継電極６０は、画素電極９ａとＴＦＴ３０の画素電極側ソースドレイン領域１ｅとの電気的接続を中継する。従って、中継電極６０及び画素電極側ソースドレイン領域１ｅ間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。更に、中継電極６０によって、画素電極９ａ及び画素電極側ソースドレイン領域１ｅ間の電気的な抵抗を低減することが可能となる。
【００９７】
図４から図６に示すように、ゲート電極３ａ、データ線６ａ及び中継電極６０は、ＴＦＴアレイ基板１０上で平面的に見て、互いに連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。これにより、ゲート電極３ａ、データ線６ａ及び中継電極６０は、互いに電気的に層間絶縁膜４１により絶縁されている。このようにゲート電極３ａ、データ線６ａ及び中継電極６０を互いに同一膜から形成することで、これらを別個に別々の材料から形成する場合と比較して、画素の構成を簡略化すると共に、製造プロセスにおける工程数も削減して簡略化することができる。
【００９８】
層間絶縁膜４１は、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。尚、層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、シリコン窒化膜やシリコン酸化膜等を用いることができる。
【００９９】
図６において、ＴＦＴアレイ基板１０上のデータ線６ａよりも層間絶縁膜４１を介して上層側には、容量電極７１が設けられている。容量電極７１は、画素電極９ａと中継電極６０とを電気的に接続するためのコンタクトホール８５が設けられた部分を除いて、開口領域及び非開口領域を共に覆うように設けられている。
【０１００】
容量電極７１は、画素電極９ａと容量絶縁膜７５を介して対向配置されており、蓄積容量７０を形成している。
【０１０１】
容量電極７１は、例えば容量線を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。容量電極７１は、例えばＩＴＯ等の透明導電材料から形成されている。
【０１０２】
容量絶縁膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ２）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。
【０１０３】
上述したように、蓄積容量７０が形成されることによって、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。また、画素電極９ａと容量電極７１とによって蓄積容量７０を形成しているため、例えば画素電極９ａの他に、上部電極及び下部電極を設けて蓄積容量を形成する場合と比較して、装置構成を単純化させることが可能である。
【０１０４】
更に、容量電極７１は、画素電極９ａより下層側に設けられているため、画素電極９ａと容量電極７１の下層側（例えば、データ線６ａなど）との電気的或いは電磁気的なカップリングを防止するシールド層として機能することもできる。よって、画素電極９ａにおける電位変動等が生じる可能性を低減することも可能となる。
【０１０５】
以上に説明した画素部の構成は、図４に示すように、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【０１０６】
以上説明したように、本実施形態に係る液晶装置によれば、画素スイッチング用のＴＦＴ３０に対する遮光性を高めつつ、開口率を向上させることができる。この結果、明るく高品位な画像を表示することが可能となる。ここで特に、表示性能の更なる向上に対する要望に応えるべく画素ピッチの微小化が図られる際には、配線或いは電極を微細加工することによって非開口領域の面積を低減することが技術的にみてより一層困難となるため、サイドウォール６１を用いることによって、遮光膜として機能するゲート電極３ａの一部を半導体層１ａに対してその側壁側に近接して配置する手法は、開口率を高める観点において絶大な効果を奏する。
【０１０７】
＜第２実施形態＞
次に、第２実施形態に係る液晶装置について、図８及び図９を参照して説明する。
【０１０８】
図８は、第２実施形態における図６と同趣旨の断面図である。図９は、第２実施形態における図７と同趣旨の図であり、図９（ａ）が第２実施形態における図７（ａ）と同趣旨の断面図であり、図９（ｂ）が第２実施形態における図７（ｂ）と同趣旨の断面図である。尚、図８及び図９において、図１から図７に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１０９】
図８及び図９において、第２実施形態に係る液晶装置は、上述した第１実施形態における島状絶縁膜３１を備えていない点、及び上述した第１実施形態におけるゲート電極３ａに代えてゲート電極３ｂを備える点で、上述した第１実施形態に係る液晶装置と異なり、その他の点については、上述した第１実施形態に係る液晶装置と概ね同様に構成されている。
【０１１０】
図８及び図９において、本実施形態では、ＴＦＴ３０は、半導体層１ａ及びゲート電極３ｂを含んで構成されている。
【０１１１】
ゲート電極３ｂは、ゲート絶縁膜２を介して、ＴＦＴアレイ基板１０上で平面的に見てチャネル領域１ａ’に重なるように設けられている。更に、ゲート電極３ｂは、そのチャネル領域１ａ’に重なる部分からデータ線側ソースドレイン領域１ｄ側へデータ線側ＬＤＤ領域１ｂに重なるように延設されると共に、そのチャネル領域１ａ’に重なる部分から画素電極側ソースドレイン領域１ｅ側へ画素電極側ＬＤＤ領域１ｃに重なるように延設されている。ここで本実施形態では、上述した第１実施形態における島状絶縁膜３１は設けられておらず、ゲート電極３ｂは、ゲート絶縁膜２を介して、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対向するように設けられている。即ち、本実施形態におけるＴＦＴ３０は、いわゆるＧＯＬＤ（Gate OverLapped LDD）構造を有している。よって、ＴＦＴ３０の動作時に流れるオン電流を増大させることが可能となる。
【０１１２】
図９に示すように、ゲート電極３ｂは、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、及びこれらの領域の側壁上に形成されたサイドウォール６１を覆うように形成されている。尚、ゲート電極３ｂのうちデータ線側ＬＤＤ領域１ｂ、及びその側壁上に形成されたサイドウォール６１を覆うように形成された部分については、ここでは図示を省略してあるが、ゲート電極３ｂのうち画素電極側ＬＤＤ領域１ｃ及びその側壁上に形成されたサイドウォール６１を覆うように形成された部分（図９（ｂ）参照）と概ね同様に形成されている。
【０１１３】
ゲート電極３ｂのうちサイドウォール６１の表面に沿って形成された部分が走査線１１に接することで、ゲート電極３ｂ及び走査線１１が電気的に接続されている。言い換えれば、図９によく示されるように、ゲート電極３ｂは、半導体層１ａにおけるチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して、ゲート絶縁膜２を介して上層側に形成された部分を有すると共に、サイドウォール６１を介して側壁側に形成された部分を有する。つまり、ゲート電極３ｂは、半導体層１ａにおけるチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃをその上層側及びその側壁側から取り囲むように形成されている。
【０１１４】
よって、ゲート電極３ｂによって、半導体層１ａにおけるチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して、その上層側から入射する光及びその側壁側から入射する光を遮光することができる。従って、半導体層１ａにおいて特に光リーク電流が発生し易い領域である画素電極側ＬＤＤ領域１ｃを含む領域に対する遮光性を向上させることができる。これにより、ＴＦＴ３０における光リーク電流を確実に低減することが可能となる。
【０１１５】
＜第３実施形態＞
次に、第３実施形態に係る液晶装置について、図１０を参照して説明する。
【０１１６】
図１０は、第３実施形態における図７と同趣旨の図であり、図１０（ａ）が第３実施形態における図７（ａ）と同趣旨の断面図であり、図１０（ｂ）が第３実施形態における図７（ｂ）と同趣旨の断面図である。尚、図１０において、図１から図７に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１１７】
図１０において、第２実施形態に係る液晶装置は、窒化膜１１０を更に備える点、及び上述した第１実施形態におけるゲート電極３ａ、島状絶縁膜３１及びサイドウォール６１に夫々代えてゲート電極３ｃ、島状絶縁膜３３及びサイドウォール６３を備える点で、上述した第１実施形態に係る液晶装置と異なり、その他の点については、上述した第１実施形態に係る液晶装置と概ね同様に構成されている。
【０１１８】
図１０（ｂ）において、島状絶縁膜３３は、半導体層１ａにおける画素電極側ＬＤＤ領域１ｃに対してゲート絶縁膜２及び窒化膜１１０を介して上層側に形成されている。即ち、ＴＦＴアレイ基板１０上の積層構造における半導体層１ａと島状絶縁膜３３との間には、窒化膜１１０が形成されている。島状絶縁膜３３は、シリコン酸化膜から形成され、窒化膜１１０は、シリコン窒化膜から形成されている。よって、窒化膜１１０は、例えば島状絶縁膜３３をエッチング処理によりパターニングする際等に保護膜として機能する。従って、過度のエッチングによりゲート絶縁膜２や半導体層１ａが傷ついてしまうことを防止することができる。
【０１１９】
更に、窒化膜１１０は遮光性能を有するシリコン窒化膜から形成されているため、半導体層に入射しようとする光を遮光することが可能である。よって、半導体層における光リーク電流の発生を防止するという効果を高めることも可能である。
【０１２０】
加えて、上述したように窒化膜１１０が保護膜として機能するので、島状絶縁膜３３をゲート絶縁膜２に対するエッチング選択比の低い材料から形成することが可能となる。よって、本実施形態の如く、島状絶縁膜３３を比較的低い低誘電率を有するシリコン酸化膜から形成することが可能となる。即ち、本実施形態では、島状絶縁膜３３が、半導体層１ａに対して窒化膜１１０を介して対向するように形成されるので、島状絶縁膜３３の低誘電率化を図ることが可能となる。従って、例えば、ゲート電極３ｃのうち画素電極側ＬＤＤ領域１ｃに重なる部分が、画素電極側ＬＤＤ領域１ｃに対して島状絶縁膜３３を介して及ぼす電気的な悪影響を低減することができる。これにより、半導体層１ａにおいて想定外のキャリア密度の変化が発生してしまうことを防止できる。
【０１２１】
図１０において、サイドウォール６３は、チャネル領域１ａ’の側壁側には設けられておらず（図１０（ａ）参照）、画素電極側ＬＤＤ領域１ｃの側壁側に設けられている（図１０（ｂ）参照）。尚、サイドウォール６３は、画素電極側ＬＤＤ領域１ｃの側壁側に加えて、データ線側ソースドレイン領域１ｄ、データ線側ＬＤＤ領域１ｂ、画素電極側ソースドレイン領域１ｅの各々の側壁側にも設けられている。
【０１２２】
サイドウォール６３は、シリコン酸化膜から形成されており、比較的低い誘電率を有する。よって、例えば、ゲート電極３ｃのうち、画素電極側ＬＤＤ領域１ｃの側壁側に形成されたサイドウォール６３を覆う部分が、画素電極側ＬＤＤ領域１ｃに対して島状絶縁膜３３を介して及ぼす電気的な悪影響を低減することができる。これにより、半導体層１ａにおいて想定外のキャリア密度の変化が発生してしまうことを防止できる。
【０１２３】
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図１１から図１６を参照して、詳細に説明する。
【０１２４】
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図１１を参照して説明する。ここに図１１は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【０１２５】
図１１において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【０１２６】
尚、図１１の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図１１の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。
【０１２７】
図１１において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。
【０１２８】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１２及び図１３を参照して説明する。ここに図１２は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１３は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１２及び図１３では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１２及び図１３の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１２及び図１３の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【０１２９】
図１２は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【０１３０】
図１２において、光リーク電流は、２つの電流成分からなると推定できる。
【０１３１】
即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。
【０１３２】
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。
【０１３３】
図１３は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【０１３４】
図１３において、光リーク電流は、図１２を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。
【０１３５】
図１３において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図１１において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【０１３６】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【０１３７】
以上、図１２及び図１３を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。
【０１３８】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１４及び図１５を参照して説明する。ここに図１４は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１５は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【０１３９】
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【０１４０】
図１４及び図１５において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１４に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１５に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。
【０１４１】
図１４において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。
【０１４２】
一方、図１５において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【０１４３】
以上、図１４及び図１５を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【０１４４】
ここで、図１６は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【０１４５】
図１６において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【０１４６】
以上、図１１から図１６を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。
【０１４７】
よって、上述した第１から第３実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を、データ線側接合領域であるデータ線側ＬＤＤ領域１ｂに対する遮光性よりも高めることで、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。
【０１４８】
＜電気光学装置の製造方法＞
次に、上述した第１実施形態に係る液晶装置を製造する製造方法について、図１７から図２１を参照して説明する。
【０１４９】
図１７から図２１は、第１実施形態に係る液晶装置の製造プロセスの各工程を示す工程図である。尚、図１７から図２１は、図７に示した断面図に対応して示してある。尚、以下では、上述した第１実施形態に係る液晶装置のＴＦＴ３０を形成する工程について主に説明することとする。
【０１５０】
先ず、図１７に示す工程において、ＴＦＴアレイ基板１０上の画像表示領域１０ａ（図１参照）に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等を積層して、所定パターンの走査線１１を形成する。この際、走査線１１は、所定パターンとして、後に形成するＴＦＴ３０と重なる部分を有するように、概ねストライプ状に形成される。
【０１５１】
続いて、ＴＦＴアレイ基板１０の全面に、下地絶縁膜１２の前駆膜である絶縁膜１２ｐを形成する。絶縁膜１２ｐは、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ等のシリケートガラス膜、窒化膜やシリコン酸化膜等から形成される。尚、絶縁膜１２ｐの形成後、その表面を、ＣＭＰ（Chemical Mechanical Polishing）処理等の平坦化処理を施すことにより平坦化してもよい。
【０１５２】
続いて、ＴＦＴアレイ基板１０の全面に、半導体層１ａの前駆膜である半導体膜１ａｐを形成する。半導体膜１ａｐは、例えば減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことでポリシリコン膜を固相成長させることにより形成される。尚、半導体膜１ａｐは、例えば減圧ＣＶＤ法等によりポリシリコン膜から直接形成されてもよい。その後、半導体膜１ａｐにおける所定の領域に対して所定の濃度で不純物イオンをドープすることにより、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを形成する。
【０１５３】
続いて、ＴＦＴアレイ基板１０の全面に、ゲート絶縁膜２の前駆膜である絶縁膜２ｐを形成する。絶縁膜２ｐは、例えば、常圧又は減圧ＣＶＤ法等により、シリコン酸化膜等から形成される。
【０１５４】
続いて、ＴＦＴアレイ基板１０の全面に、島状絶縁膜３１の前駆膜である絶縁膜３１ｐを形成する。絶縁膜３１ｐは、例えば、常圧又は減圧ＣＶＤ法等により、絶縁膜２ｐよりも厚い膜厚を有するように、シリコン窒化膜等から形成される。ここで、絶縁膜３１ｐを、絶縁膜２ｐに対するエッチング選択比が高い絶縁膜から形成することが好ましい。絶縁膜３１ｐをシリコン窒化膜から形成することで、絶縁膜３１ｐの、シリコン酸化膜等からなる絶縁膜２ｐに対するエッチング選択比を高めることができる。よって、後の工程において、絶縁膜３１ｐをエッチング処理によりパターニングすることで島状絶縁膜３１を形成する際、このエッチング処理によりシリコン酸化膜等からなるゲート絶縁膜２が傷ついてしまうこと防止することができる。
【０１５５】
続いて、絶縁膜３１ｐ上に、半導体層１ａ（図４又は図５参照）の平面パターンに対応する所定パターンを有するレジスト膜５１０を形成する。
【０１５６】
次に、図１８に示す工程において、レジスト膜５１０をマスクとして、絶縁膜３１ｐ、絶縁膜２ｐ、半導体膜１ａｐ及び絶縁膜１２ｐに対してエッチング処理を施して、絶縁膜３１ｐ、絶縁膜２ｐ、半導体膜１ａｐ及び絶縁膜２ｐを一括してパターニングする。これにより、絶縁膜２ｐがパターニングされて下地絶縁膜２が形成され、半導体膜１ａｐがパターニングされて半導体層１ａが形成され、絶縁膜２ｐがパターニングされてゲート絶縁膜２が形成される。尚、ここでのエッチング処理によりパターニングされた絶縁膜３１ｐに対して、後の工程において、再びエッチング処理が施されることにより、島状絶縁膜３１が形成される。
【０１５７】
続いて、レジスト膜５１０を除去する。
【０１５８】
次に、図１９に示す工程において、半導体層１ａを覆うように、典型的にはＴＦＴアレイ基板１０の全面に、サイドウォール６１の前駆膜である絶縁膜６１ｐを形成する。絶縁膜６１ｐは、例えば、常圧又は減圧ＣＶＤ法等によりシリコン酸化膜等から形成される。
【０１５９】
続いて、絶縁膜６１ｐの上側から絶縁膜６１ｐに対して異方性エッチング処理を施すことにより、下地絶縁膜１２、半導体層１ａ、ゲート絶縁膜２及び絶縁膜３１ｐが積層されてなる積層体の側壁に沿ってサイドウォール６１を形成する（図２０参照）。ここで、絶縁膜６１ｐのうち下地絶縁膜１２、半導体層１ａ、ゲート絶縁膜２及び絶縁膜３１ｐが積層されてなる積層体の側壁に沿って図中上下方向に延びる部分の厚みは、絶縁膜３１ｐの上面に沿って延びる部分、走査線１１の上面に沿って延びる部分、及びＴＦＴアレイ基板１０の上面に沿って延びる部分の各々の厚みに比べて図中上下方向に沿って相対的に厚いため、絶縁膜６１ｐに異方性エッチング処理を均等に施した場合でも絶縁膜６１ｐのうちサイドウォール６１として機能する部分が残存することになる。
【０１６０】
次に、図２０に示す工程において、半導体層１ａにおけるチャネル領域１ａ’が形成された部分を除いて、ＴＦＴアレイ基板１０を覆うようにレジスト膜５１１を形成する。言い換えれば、レジスト膜５１１は、チャネル領域１ａ’に対応するように開口された窓部８１０を有するようにＴＦＴアレイ基板１０の全面に形成される。レジスト膜５１１は、窓部８１０が半導体層１ａにおけるデータ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに重ならないように形成される。尚、レジスト膜５１１は、図２０（ａ）に示すように、窓部８１０がチャネル領域１ａ’の側壁上に形成されたサイドウォール６１の一部に重なるように形成されてもよい。
【０１６１】
続いて、レジスト膜５１１をマスクとして、絶縁膜３１ｐに対してエッチング処理を施して、絶縁膜３１ｐのうちチャネル領域１ａ’に対向する部分を除去することで、島状絶縁膜３１（図２１及び図５参照）を形成する。尚、この際、サイドウォール６１のうち窓部８１０から露出された部分にもエッチング処理が施されることになるが、シリコン酸化膜等からなるサイドウォール６１の、シリコン窒化膜等からなる絶縁膜３１ｐに対するエッチング選択比が高いので、サイドウォール６１は、殆ど或いは実践上完全にそのまま残存することとなる。
【０１６２】
続いて、レジスト膜５１１を除去する。
【０１６３】
次に、図２１に示す工程において、ゲート電極３ａを、半導体層１ａにおけるデータ線側ＬＤＤ領域１ｂの一部、チャネル領域１ａ’、画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域の一部、並びにこれらの領域の側壁上に形成されたサイドウォール６１を覆うように形成する。ゲート電極３ａは、例えば常圧又は減圧ＣＶＤ法、スパッタ法等により、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する遮光性の導電膜として形成される。この際、ゲート電極３ａのうちサイドウォール６１の表面に沿って形成された部分が走査線１１に接するように形成され、ゲート電極３ａ及び走査線１１が電気的に接続される。
【０１６４】
尚、ゲート電極３ａを形成する際、データ線６ａ及び中継電極６０も同時に形成される。即ち、ＴＦＴアレイ基板１０の全面に、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する遮光性の導電膜を形成した後、この導電膜をパターニングすることでゲート電極３ａ、データ線６ａ及び中継電極６０を形成する。
【０１６５】
この後、ＴＦＴアレイ基板１０の全面に層間絶縁膜４１を形成し、続いて、容量電極７１、容量絶縁膜７５及び画素電極９ａを順に形成する。更に、画素電極９ａ上に配向膜及び液晶層を形成し、対向基板２０を配設することによって、上述した第１実施形態に係る液晶装置が製造される。
【０１６６】
以上説明したように、図１７から図２１を参照して上述した液晶装置の製造方法によれば、上述した第１実施形態に係る液晶装置を製造することができる。ここで特に、ゲート電極３ａを、半導体層１ａにおける少なくとも画素電極側ＬＤＤ領域１ｃ及びその側壁上に形成されたサイドウォール６１を覆うように形成するので、画素電極側ＬＤＤ領域１ｃに対する遮光性を高めることができると共に、コンタクトホールを介することなくゲート電極３ａと走査線１１とを電気的に接続することができる。更に、ゲート電極３ａの一部を半導体層１ａに対してその側壁側に、例えばコンタクトホールを用いた場合よりも、近接して配置することが可能となり、ゲート電極３ａによっても規定される非開口領域を低減できる。
【０１６７】
尚、図２０に示す工程において、絶縁膜３１ｐに対してエッチング処理を施す際、上述したレジスト膜５１１に代えて、絶縁膜３１ｐが形成された部分を除いてＴＦＴアレイ基板１０を覆うように形成されたレジスト膜をマスクとして用いて、絶縁膜３１ｐのすべてを除去することで、上述した第２実施形態に係る液晶装置を製造することが可能となる。
【０１６８】
次に、上述した第３実施形態に係る液晶装置を製造する製造方法について、図２２から図２４を参照して説明する。
【０１６９】
図２２から図２４は、第３実施形態に係る液晶装置の製造プロセスの各工程を示す工程図である。尚、図２２から図２４は、図１０に示した断面図に対応して示してある。尚、以下では、上述した第３実施形態に係る液晶装置のＴＦＴ３０を形成する工程について主に説明することとする。また、図１７から図２１を参照して上述した第１実施形態に係る液晶装置の製造方法と同様な工程については適宜説明を省略する。
【０１７０】
先ず、図２２に示す工程において、上述した第１実施形態に係る液晶装置の製造方法と同様に、ＴＦＴアレイ基板１０上に走査線１１を形成する。
【０１７１】
続いて、図１７を参照して上述した第１実施形態に係る液晶装置の製造方法と同様に、ＴＦＴアレイ基板１０の全面に、下地絶縁膜１２の前駆膜である絶縁膜１２ｐを形成し、続いて、ＴＦＴアレイ基板１０の全面に、半導体層１ａの前駆膜である半導体膜１ａｐを形成する。この際、半導体膜１ａｐに対して、所定の領域に対して所定の濃度で不純物イオンをドープすることにより、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを形成する。続いて、ＴＦＴアレイ基板１０の全面に、ゲート絶縁膜２の前駆膜である絶縁膜２ｐを形成する。
【０１７２】
続いて、ＴＦＴアレイ基板１０の全面に、窒化膜１１０ａを形成する。窒化膜１１０ａは、例えば、常圧又は減圧ＣＶＤ法等によりシリコン窒化膜等から形成される。
【０１７３】
続いて、ＴＦＴアレイ基板１０の全面に、島状絶縁膜３３の前駆膜である絶縁膜３３ｐを形成する。絶縁膜３３ｐは、常圧又は減圧ＣＶＤ法等により、絶縁膜２ｐよりも厚い膜厚を有するように、シリコン酸化膜等から形成される。ここで、絶縁膜３３ｐは、シリコン酸化膜等から形成され、その下層側に配置されたシリコン窒化膜等から形成された窒化膜１１０ａに対するエッチング選択比が高い。よって、後の工程において、絶縁膜３３ｐをエッチング処理によりパターニングすることで島状絶縁膜３３を形成する際、窒化膜１１０ａによって、このエッチング処理によりゲート絶縁膜２が傷ついてしまうことを防止することができる。
【０１７４】
続いて、ＴＦＴアレイ基板１０の全面に形成された絶縁膜３３ｐ上に、半導体層１ａ（図４又は図５参照）の平面パターンに対応する所定パターンを有するレジスト膜を形成し、このレジスト膜をマスクとして、絶縁膜３３ｐ、窒化膜１１０ａ、絶縁膜２ｐ、半導体膜１ａｐ及び絶縁膜１２ｐに対してエッチング処理を施して、絶縁膜３３ｐ、窒化膜１１０ａ、絶縁膜２ｐ、半導体膜１ａｐ及び絶縁膜１２ｐを一括してパターニングする。これにより、下地絶縁膜２、半導体膜１ａ、ゲート絶縁膜２が形成される。尚、ここでのエッチング処理によりパターニングされた絶縁膜３３ｐに対して、後の工程において、再びエッチング処理が施されることにより、島状絶縁膜３３が形成される。
【０１７５】
続いて、半導体層１ａを覆うように、典型的にはＴＦＴアレイ基板１０の全面に、窒化膜１１０ｂを形成する。窒化膜１１０ｂは、窒化膜１１０ａと同様に、例えば、常圧又は減圧ＣＶＤ法等によりシリコン窒化膜等から形成される。
【０１７６】
続いて、半導体層１ａを覆うように、典型的にはＴＦＴアレイ基板１０の全面に、サイドウォール６３の前駆膜である絶縁膜６３ｐを形成する。絶縁膜６３ｐは、例えば、常圧又は減圧ＣＶＤ法等によりシリコン酸化膜等から形成される。
【０１７７】
続いて、絶縁膜６３ｐの上側から絶縁膜６３ｐ及び窒化膜１１０ｂに対して異方性エッチング処理を施すことにより、下地絶縁膜１２、半導体層１ａ、ゲート絶縁膜２、窒化膜１１０ａ及び絶縁膜３３ｐが積層されてなる積層体の側壁に沿ってサイドウォール６３を形成する（図２３参照）。この際、サイドウォール６３は、下地絶縁膜１２、半導体層１ａ、ゲート絶縁膜２、窒化膜１１０ａ及び絶縁膜３３ｐが積層されてなる積層体の側壁に対して窒化膜１１０ｂを介して対向することになる。
【０１７８】
次に、図２３に示す工程において、半導体層１ａにおけるチャネル領域１ａ’が形成された部分を含む所定部分を除いて、ＴＦＴアレイ基板１０を覆うようにレジスト膜５３１を形成する。より具体的には、レジスト膜５３１は、チャネル領域１ａ’に対応するように開口された窓部８２０を有するようにＴＦＴアレイ基板１０の全面に形成される。更に、レジスト膜５１１は、窓部８２０が半導体層１ａにおけるデータ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに重ならないように形成される。加えて、レジスト膜５３１は、図２３（ａ）に示すように、窓部８２０がチャネル領域１ａ’の側壁上に形成されたサイドウォール６３に重なるように形成される。
【０１７９】
続いて、レジスト膜５３１をマスクとして、絶縁膜３３ｐに対してエッチング処理を施して、絶縁膜３３ｐのうちチャネル領域１ａ’に対向する部分を除去することで、島状絶縁膜３３（図２４参照）を形成する。尚、この際、サイドウォール６３のうち窓部８２０から露出された部分（言い換えれば、サイドウォール６３のうちチャネル領域１ａ’の側壁上に形成された部分）にもエッチング処理が施されることになり、サイドウォール６３のうちチャネル領域１ａ’の側壁上に形成された部分も除去される。ここで、シリコン酸化膜等からなるサイドウォール６３の、シリコン窒化膜等からなる窒化膜１１０ｂに対するエッチング選択比が高いので、窒化膜１１０ｂは、エッチング処理によって走査線１１が傷ついてしまうのを防ぐ機能も有する。
【０１８０】
続いて、レジスト膜５３１を除去する。
【０１８１】
次に、図２４に示す工程において、ゲート電極３ｃを、半導体層１ａにおけるデータ線側ＬＤＤ領域１ｂの一部、チャネル領域１ａ’、画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域の一部、並びにこれらの領域の側壁上に形成されたサイドウォール６３を覆うように形成する。この際、ゲート電極３ｃは、そのサイドウォール６３の表面に沿って形成される部分から走査線１１の表面に接するように延在する部分を有するように形成され、ゲート電極３ｃ及び走査線１１が電気的に接続される。
【０１８２】
この後、上述した第１実施形態に係る液晶装置の製造方法と同様に、他の構成要素を形成することによって、上述した第３実施形態に係る液晶装置が製造される。
【０１８３】
以上説明したように、図２２から図２４を参照して上述した液晶装置の製造方法によれば、上述した第３実施形態に係る液晶装置を製造することができる。ここで特に、窒化膜１１０ａ及び１１０ｂを形成するので、例えば、サイドウォール６３を形成した後に行われる、絶縁膜３３ｐにおけるチャネル領域１ａ’に重なる部分に対してエッチング処理を施すことにより島状絶縁膜３３を形成する工程（図２３参照）において、エッチング処理が窒化膜１１０ａよりも下層側（例えばゲート絶縁膜２、半導体層１ａなど）に施されてしまうのを防止できる。
【０１８４】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１８５】
図２５は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１８６】
図２５に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１８７】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１８８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１８９】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１９０】
尚、図２５を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１９１】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１９２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１９３】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図４】第１実施形態に係る液晶装置の画素部の平面図である。
【図５】画素スイッチング用のＴＦＴの構成に着目してその構成を示す平面図である。
【図６】図４のＡ−Ａ’断面図である。
【図７】図５のＢ−Ｂ’断面図と図５のＣ−Ｃ’断面図とを対比して示す図である。
【図８】第２実施形態における図６と同趣旨の断面図である。
【図９】第２実施形態における図７と同趣旨の図である。
【図１０】第３実施形態における図７と同趣旨の図である。
【図１１】テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【図１２】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１３】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１４】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１５】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１６】画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図１７】第１実施形態に係る液晶装置の製造プロセスの各工程を示す工程図（その１）である。
【図１８】第１実施形態に係る液晶装置の製造プロセスの各工程を示す工程図（その２）である。
【図１９】第１実施形態に係る液晶装置の製造プロセスの各工程を示す工程図（その３）である。
【図２０】第１実施形態に係る液晶装置の製造プロセスの各工程を示す工程図（その４）である。
【図２１】第１実施形態に係る液晶装置の製造プロセスの各工程を示す工程図（その５）である。
【図２２】第３実施形態に係る液晶装置の製造プロセスの各工程を示す工程図（その１）である。
【図２３】第３実施形態に係る液晶装置の製造プロセスの各工程を示す工程図（その２）である。
【図２４】第３実施形態に係る液晶装置の製造プロセスの各工程を示す工程図（その３）である。
【図２５】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１９４】
１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、３ａ、３ｂ、３ｃ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１…走査線、１２…下地絶縁膜、３０…ＴＦＴ、７１…容量電極、６０…中継電極、６１、６３…サイドウォール、７５…容量絶縁膜
【図１】
2009139417.tif 000003
【図２】
2009139417.tif 000004
【図３】
2009139417.tif 000005
【図４】
2009139417.tif 000006
【図６】
2009139417.tif 000007
【図７】
2009139417.tif 000008
【図８】
2009139417.tif 000009
【図９】
2009139417.tif 000010
【図１０】
2009139417.tif 000011
【図１１】
2009139417.tif 000012
【図１２】
2009139417.tif 000013
【図１３】
2009139417.tif 000014
【図１４】
2009139417.tif 000015
【図１５】
2009139417.tif 000016
【図１６】
2009139417.tif 000017
【図１７】
2009139417.tif 000018
【図１８】
2009139417.tif 000019
【図１９】
2009139417.tif 000020
【図２１】
2009139417.tif 000021
【図２２】
2009139417.tif 000022
【図２４】
2009139417.tif 000023
【図２５】
2009139417.tif 000024
【図５】
2009139417.tif 000025
【図２０】
2009139417.tif 000026
【図２３】
2009139417.tif 000027