(57)【要約】【課題】インバータ圧電発振器から発生する雑音や、消費電流を低減する。【解決手段】インバータ圧電発振器１は、インバータ１０を備え、インバータ１０の入出力間に圧電振動子Ｘ１と、動作電位設定用の高抵抗Ｒ３とを接続している。また、インバータ１０の入力側と接地端子間には、コンデンサＣ２ａを接続し、インバータ１０の出力側と接地端子間には、コンデンサＣ３ａを接続し、インバータ１０の入力側と電源端子間には、コンデンサＣ２ｂを接続し、インバータ１０の出力側と電源端子間には、コンデンサＣ３ｂを接続している。また、インバータ１０の接地端子には、抵抗Ｒ２ａを接続し、抵抗Ｒ２ａの他端を接地する。一方、インバータ１０の電源端子には、抵抗Ｒ２ｂを接続し、抵抗Ｒ２ｂの他端を電源に接続する共に、電源にはバイパス用のコンデンサＣ５を接続している。【選択図】図１
2009010563.tif 000002
【特許請求の範囲】
【請求項１】
インバータと、該インバータの入出力間に接続される圧電振動子と、前記インバータの入力側と前記インバータの接地端子間に接続される第１のコンデンサと、前記インバータの出力側と前記インバータの接地端子間に接続される第２のコンデンサと、前記インバータの入力側と前記インバータの電源端子間に接続される第３のコンデンサと、前記インバータの出力側と前記インバータの電源端子間に接続される第４のコンデンサと、前記インバータの接地端子と接地との間に接続される第１の抵抗と、前記インバータの電源端子と電源との間に接続される第２の抵抗と、を備えることを特徴とするインバータ圧電発振器。
【請求項２】
前記インバータの電源端子と接地端子間に接続される第５のコンデンサを備えることを特徴とする請求項１に記載のインバータ圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインバータ圧電発振器に関し、特に雑音の発生と消費電流を低減した発振回路を有するインバータ圧電発振器に関するものである。
【背景技術】
【０００２】
安定した周波数信号を供給する圧電発振器は、通信機器、電子機器等にクロック源として広く用いられている。
図８は、従来のインバータ圧電発振器の回路構成を示す図である。インバータ圧電発振器１１は、インバータ（ＩＮＶ）１０を備え、インバータ１０の入出力間に圧電振動子Ｘ１と、動作電位設定用の高抵抗Ｒ１３とを接続している。また、インバータ１０の入力側と接地（ＧＮＤ）間には、負荷容量の一部となるコンデンサＣ１２を接続し、インバータ１０の出力側と接地間には、負荷容量の一部となるコンデンサＣ１３を接続している。また、インバータ１０の出力側には、直流カット用のコンデンサＣ１４接続し、コンデンサＣ１４の他端をインバータ圧電発振器の出力端子（ＯＵＴ）としている。さらに、インバータ１０の電源端子と接地間には、バイパス用のコンデンサＣ１５を接続し、インバータ１０の電源端子と接地端子間に所定の電圧を印加することによりインバータ圧電発振器は発振する。
【０００３】
次に、インバータ圧電発振器１１の等価発振回路を図示して発振動作について説明する。
図９は、従来のインバータ圧電発振器の等価発振回路を示す図である。ここで、圧電振動子Ｘ１と抵抗Ｒ１３からなる回路のインピーダンスをｚ１１とし、コンデンサＣ１２のインピーダンスをｚ１２とし、コンデンサＣ１３のインピーダンスをｚ１３とする。また、インバータ１０のＰチャンネルＭＯＳ側の定電流源をｇｍ’ｚ１２ｉ１１とし、インバータ１０のＮチャンネルＭＯＳ側の定電流源をｇｍ’ｚ１２ｉ１１とし、ｇｍ＝２ｇｍ’とする。そして、ｚ１１とｚ１２に流れる電流をｉ１１とし、ｚ１３に流れる電流をｉ１３とすると、キルヒホッフの法則により（１）式と（２）式が得られる。
2009010563.tif 000003
次に、（１）式、及び（２）式よりｉ１３を消去し、発振条件であるｉ１１≠０を当てはめると（３）式が得られる。
2009010563.tif 000004
【０００４】
次に、ｚ１２とｚ１３は、（４）式、（５）式のように表せるので、これを（３）式に代入し、ｚ１１側から見た回路側の等価回路抵抗をＲｃ、等価回路キャパシタンスをＣｃとすると、（６）式が得られる。但し、Ｒｃ、及びＣｃは、それぞれ（７）式と（８）式とする。
2009010563.tif 000005
さらに、抵抗Ｒ１３を回路側に含めた場合の等価回路抵抗と等価回路キャパシタンスをそれぞれＲｃｉとＣｃｉとして、その関係式を同様に求めると（９）式と（１０）式が得られる。
2009010563.tif 000006
次に、圧電振動子Ｘ１のモーションアーム（インダクタンスＬ１１、キャパシタンスＣ１１、抵抗Ｒ１１）のインピーダンスをｚＭとする。そして、圧電振動子Ｘ１の端子間並列キャパシタンスをＣ１０として、Ｃ１０を前記Ｒｃｉ、及びＣｃｉに含めた合成等価回路抵抗と合成等価回路キャパシタンスを、それぞれＲｃｃｉとＣｃｃｉとすると、（１１）式が得られる。但し、Ｒｃｃｉ、及びＣｃｃｉは、それぞれ（１２）式と（１３）式とする。
2009010563.tif 000007
【０００５】
次に、得られた関係式を用いて、従来のインバータ圧電発振器の発振特性に関するシミュレーションを行った。その結果を図１０、図１１に示す。
図１０は、従来のインバータ圧電発振器の合成等価回路抵抗Ｒｃｃｉと合成等価回路キャパシタンスＣｃｃｉの周波数特性を示すグラフ図である。図１０は、負荷容量の一部となるコンデンサＣ１２、Ｃ１３をパラメータとし、グラフ図にあるコンデンサＣは、Ｃ＝Ｃ１２＝Ｃ１３としたものである。また、抵抗Ｒ１３は１００ｋΩ、圧電振動子Ｘ１の端子間並列キャパシタンスＣ１０は２ｐＦ、インバータ１０の相互コンダクタンスｇｍは１ｍＡ／Ｖとしている。図１０に示すように、Ｃ＝５ｐＦとすると、周波数Ｆｒｅｑ≒６ＭＨｚ近辺で合成等価回路抵抗Ｒｃｃｉは、負性抵抗の最大値となるＲｃｃｉ≒−３ｋΩを示し、Ｃ＝１０ｐＦとすると、周波数Ｆｒｅｑ≒２．５ＭＨｚ近辺で合成等価回路抵抗Ｒｃｃｉは、負性抵抗の最大値となるＲｃｃｉ≒−７ｋΩを示し、それぞれ限られた範囲で負性抵抗を生じてインバータ圧電発振器は発振動作する。また、負性抵抗が生じる周波数範囲（Ｒｃｃｉ＜０）において、合成等価回路キャパシタンスＣｃｃｉの最大値は、Ｃ＝５ｐＦのときに、最大値≒５ｐＦを示し、Ｃ＝１０ｐＦのときに、最大値≒７ｐＦを示す。
【０００６】
図１１は、従来のインバータ圧電発振器の合成等価回路抵抗Ｒｃｃｉ及び合成等価回路キャパシタンスＣｃｃｉと、インバータ１０の相互コンダクタンスｇｍとの関係を示すグラフ図である。図１１は、負荷容量の一部となるコンデンサＣ１２、Ｃ１３をパラメータとし、グラフ図にあるコンデンサＣは、Ｃ＝Ｃ１２＝Ｃ１３としたものである。また、周波数Ｆｒｅｑは５ＭＨｚ、抵抗Ｒ１３は１００ｋΩ、圧電振動子Ｘ１の端子間並列キャパシタンスＣ１０は２ｐＦとしている。図１１に示すように、ｇｍ≒０．０３ｍＡ／Ｖにおいては、コンデンサＣがＣ＝５ｐＦ、またはＣ＝１０ｐＦのいずれであっても合成等価回路抵抗Ｒｃｃｉは、負性抵抗を失い、インバータ圧電発振器は発振を停止する。このとき、合成等価回路キャパシタンスＣｃｃｉは、Ｃ＝５ｐＦの場合、Ｃｃｃｉ≒４．５ｐＦを示し、Ｃ＝１０ｐＦの場合、Ｃｃｃｉ≒７ｐＦを示す。また、Ｃ＝５ｐＦとすると、ｇｍ≒２．５ｍＡ／Ｖで合成等価回路抵抗Ｒｃｃｉは、負性抵抗を失い、Ｃ＝１０ｐＦとすると、ｇｍ≒１０ｍＡ／Ｖで合成等価回路抵抗Ｒｃｃｉは、負性抵抗を失い、それぞれインバータ圧電発振器は発振を停止する。
【０００７】
次に、従来の他のインバータ圧電発振器について説明する。
図１２は、従来の他のインバータ圧電発振器の回路構成図である。第２の事例は、図８により説明した電源供給回路に抵抗Ｒ１５を追加したものであり、他の回路構成は、図８と同様である。インバータ圧電発振器１２は、抵抗Ｒ１５をインバータ１０の電源供給ラインに直列に挿入したもので、抵抗Ｒ１５とバイパス用のコンデンサＣ１５は、ＲＣフィルタを構成してローパスフィルタとして機能する。従って、電源供給ラインに重畳する高周波雑音の除去に有効である。また、ローパスフィルタの特性は、（１４）式により与えられ、抵抗Ｒ１５とコンデンサＣ１５の値により決定されるω０より高い周波数に対して−６ｄＢ／ｏｃｔの減衰特性を示す。
2009010563.tif 000008
なお、上記したような従来のインバータ圧電発振器は特許文献１に開示されている。
また従来のインバータ圧電発振器の内容の基本的な動作については、非特許文献１及び非特許文献２に開示されている。
【特許文献１】特開平５−２６７９３５号公報
【非特許文献１】トランジスタ技術オリジナルＮｏ．８  ＣＭＯＳインバータ圧電発振回路，ＣＱ出版社
【非特許文献２】時計用ＣＭＯＳ−ＩＣの発振回路特性  １９７７，日本時計学会，Ｎｏ．８２
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のインバータ圧電発振器においては、次のような問題があった。
図１３は、ＣＭＯＳインバータＩＣの基本構成を示す等価回路である。インバータ圧電発振器に使用されるインバータは、一般的にＣＭＯＳタイプのインバータが使用される。図１３に示すように、ＣＭＯＳインバータＩＣは、ＰチャネルＭＯＳとＮチャネルＭＯＳとをカスコード接続し、これを電源（Ｖｃｃ）と接地（ＧＮＤ）間に挿入した構成となっている。ここで、入力（ＩＮ）が「Ｌ」電圧のときは、ＰチャンネルＭＯＳのソースとドレイン間が導通（ＯＮ状態）し、ＮチャンネルＭＯＳのソースとドレイン間が断（ＯＦＦ状態）となるので、出力（ＯＵＴ）には「Ｈ」の電圧が現れる。
これに対して、入力が「Ｈ」電圧のときは、ＰチャンネルＭＯＳがＯＦＦ状態となり、ＮチャンネルＭＯＳがＯＮ状態となるので、出力には「Ｌ」の電圧が現れる。そこで、ＣＭＯＳインバータＩＣの入力にパルス信号を入力すると反転したパルス信号が出力される。
【０００９】
ここで、ＣＭＯＳインバータＩＣへ入力したパルス信号が「Ｌ」電圧→「Ｈ」電圧、或いは「Ｈ」電圧→「Ｌ」電圧に変化したとき、ＰチャンネルＭＯＳとＮチャンネルＭＯＳとが同時にＯＮ状態となる瞬間が存在することが知られている。これをＣＭＯＳインバータの遷移領域と呼んでいるが、この遷移領域にとどまる間に過大な電流（貫通電流）が流れるため電源ラインにスパイク状の雑音が発生する。
従って、この貫通電流の影響により、インバータ圧電発振器は、電源ラインに雑音を発生させる共に、インバータの遷移領域において、消費電流が増加するという問題があった。図１２に示した従来のインバータ発振器においては、電源ラインにローパスフィルタとして機能するＲＣフィルタを備えて高周波雑音を低減するようにしているが、貫通電流によるスパイク状の雑音に対しては、ほとんど機能していない。
本発明は、上述したような問題を解決するためになされたものであって、インバータ圧電発振器から発生する雑音や、消費電流を低減することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明のインバータ圧電発振器は、インバータと、該インバータの入出力間に接続される圧電振動子と、前記インバータの入力側と前記インバータの接地端子間に接続される第１のコンデンサと、前記インバータの出力側と前記インバータの接地端子間に接続される第２のコンデンサと、前記インバータの入力側と前記インバータの電源端子間に接続される第３のコンデンサと、前記インバータの出力側と前記インバータの電源端子間に接続される第４のコンデンサと、前記インバータの接地端子と接地との間に接続される第１の抵抗と、前記インバータの電源端子と電源との間に接続される第２の抵抗と、を備えることを特徴とする。
【００１１】
このような本発明のインバータ圧電発振器によれば、インバータの電源端子、及び接地端子に対称となる回路網を接続し、発生するスパイク状の雑音をコンプリメント動作させることにより相殺した。従って、インバータが動作する際に発生するスパイク状の雑音が電源ラインに重畳されることを防止するように機能し、雑音発生の少ないインバータ圧電発振器を実現することができる。また、インバータ圧電発振器は、インバータの電源端子、及び接地端子に直列にそれぞれ抵抗を挿入したので、インバータが、遷移領域で動作して過大な貫通電流が流れた際に、貫通電流を制限することができ、インバータ圧電発振器の消費電流を低減することができる。
【００１２】
また、本発明のインバータ圧電発振器は、インバータの電源端子と接地端子間に接続される第５のコンデンサを備えることを特徴とする。
このような本発明のインバータ圧電発振器によれば、インバータの電源端子と接地端子間にバイパスコンデンサを挿入したことにより、ローパス機能を有するＲＣフィルタが構成され、外部からの雑音の抑圧効果を高める共に、インバータの電源端子と接地端子間に漏洩する交流信号の抑圧効果を高めることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図示した実施形態に基づいて本発明を詳細に説明する。
図１は、本実施形態に係るインバータ圧電発振器の回路構成を示す図である。インバータ圧電発振器１は、インバータ（ＩＮＶ）１０を備え、インバータ１０の入出力間に圧電振動子Ｘ１と、動作電位設定用の高抵抗Ｒ３とを接続している。抵抗Ｒ３については、発振回路の動作電位を設定するが、他の回路素子の数値により不要とすることも可能である。
また、インバータ１０の入力側とインバータ１０の接地端子間には、負荷容量の一部となるコンデンサ（第１のコンデンサ）Ｃ２ａを接続し、インバータ１０の出力側とインバータ１０の接地端子間には、負荷容量の一部となるコンデンサ（第２のコンデンサ）Ｃ３ａを接続している。さらに、インバータ１０の入力側とインバータ１０の電源端子間には、負荷容量の一部となるコンデンサ（第３のコンデンサ）Ｃ２ｂを接続し、インバータ１０の出力側とインバータ１０の電源端子間には、負荷容量の一部となるコンデンサ（第４のコンデンサ）Ｃ３ｂを接続している。また、インバータ１０の接地端子には、抵抗（第１の抵抗）Ｒ２ａを接続し、抵抗Ｒ２ａの他端を接地（ＧＮＤ）する。
【００１４】
一方、インバータ１０の電源端子には、抵抗（第２の抵抗）Ｒ２ｂを接続し、抵抗Ｒ２ｂの他端を電源（Ｖｃｃ）に接続する共に、電源にはバイパス用のコンデンサＣ５を接続し、コンデンサＣ５の他端を接地する。インバータ１０の出力側には、直流カット用のコンデンサＣ４接続し、コンデンサＣ４の他端をインバータ圧電発振器の出力端子としている。
この様に構成したインバータ圧電発振器１における発振の基本的なメカニズムは、周知のことであるので詳細な説明は省略するが、インバータ１０に供給された励振信号は、インバータ１０によって増幅されて１８０度位相変換され出力され、この出力信号の一部が圧電振動子Ｘ１に帰還されるので発振動作を持続する。
【００１５】
本発明においては、発振回路の負荷容量となる２つのコンデンサを分割してインバータ１０の接地端子側と電源端子側に配置し、インバータ１０の接地端子と電源端子にはそれぞれ抵抗を接続し、抵抗を介してインバータ１０に電源電圧を印加したことが特徴である。図１において、コンデンサＣ２ａとコンデンサＣ２ｂを加算したものが従来例のコンデンサＣ１２に相当し、コンデンサＣ３ａとコンデンサＣ３ｂを加算したものが従来例のコンデンサＣ１３に相当する。
また、インバータ１０の接地端子に抵抗Ｒ２ａを接続する共に、インバータ１０の電源端子に抵抗Ｒ２ｂを接続し、インバータ１０に抵抗Ｒ２ａ、Ｒ２ｂを介して電源電圧を印加することとした。従って、インバータ１０の接地端子には、コンデンサＣ２ａ、Ｃ３ａ、及び抵抗Ｒ２ａからなる回路網が接続され、一方、インバータ１０の電源端子には、コンデンサＣ２ｂ、Ｃ３ｂ、及び抵抗Ｒ２ｂからなる回路網が接続される。この二つの回路網は、互いにインバータ１０に対して対称な構成を有しており、インバータ１０が、遷移領域で動作していて過大な貫通電流が流れた際に、インバータ１０の接地端子と電源端子間に生ずるスパイク状の雑音は、コンプリメント動作されて相殺される。
従って、本発明によれば、インバータ圧電発振器１は、インバータ１０が動作する際に発生するスパイク状の雑音が電源ラインに重畳されることを防止するように機能する。
【００１６】
次に、本発明においては、前述したようにインバータ１０の接地端子に抵抗Ｒ２ａを接続すると共に、インバータ１０の電源端子に抵抗Ｒ２ｂを接続し、インバータ１０に抵抗Ｒ２ａ、Ｒ２ｂを介して電源電圧を印加している。従って、インバータ１０が、遷移領域で動作していて過大な貫通電流が流れた際に、抵抗Ｒ２ａ、Ｒ２ｂにより貫通電流を制限することができ、インバータ圧電発振器の消費電流を低減することができる。
次に、本実施形態に係るインバータ圧電発振器１の等価発振回路の発振動作について説明する。
図２は、本実施形態に係るインバータ圧電発振器の等価発振回路を示す図である。ここで、図１において説明した負荷容量の一部となるコンデンサＣ２ａ、Ｃ２ｂについては、Ｃ２ａ＝Ｃ２ｂとしてそれぞれをＣ２と記載した。また、負荷容量の一部となるコンデンサＣ３ａ、Ｃ３ｂについては、Ｃ３ａ＝Ｃ３ｂとしてそれぞれをＣ３と記載した。
【００１７】
さらに、抵抗Ｒ２ａ、Ｒ２ｂについては、Ｒ２ａ＝Ｒ２ｂとしてそれぞれをＲ２と記載した。次に、圧電振動子Ｘ１と抵抗Ｒ３からなる回路のインピーダンスをｚ１とし、コンデンサＣ２のインピーダンスをｚ２とし、コンデンサＣ３のインピーダンスをｚ３とする。また、抵抗Ｒ２のインピーダンスをｚ４とする。さらに、インバータ１０のＰチャンネルＭＯＳ側の定電流源をｇｍ’ｚ２ｉ２とし、インバータ１０のＮチャンネルＭＯＳ側の定電流源をｇｍ’ｚ２ｉ２とし、ｇｍ＝２ｇｍ’とする。そして、ｚ１に流れる電流をｉ１とし、ｚ２に流れる電流をｉ２とし、ｚ３に流れる電流をｉ３とし、ｚ４に流れる電流をｉ４とすると、キルヒホッフの法則により（１５）式、（１６）式、及び（１７）式が得られる。
2009010563.tif 000009
次に、（１５）式、（１６）式、及び（１７）式よりｉ２、及びｉ３を消去し、発振条件であるｉ１≠０を当てはめると（１８）式が得られる。
2009010563.tif 000010
【００１８】
次に、インピーダンスｚ２とｚ３は、（１９）式、（２０）式のように表せるので、これを（１８）式に代入し、ｚ１側から見た回路側の等価回路抵抗をＲｃ、等価回路キャパシタンスをＣｃとすると、（２１）式が得られる。但し、Ｒｃ、及びＣｃは、それぞれ（２２）式と（２３）式とする。
2009010563.tif 000011
さらに、抵抗Ｒ３を回路側に含めた場合の等価回路抵抗と等価回路キャパシタンスをそれぞれＲｃｉとＣｃｉとして、その関係式を同様に求めると（２４）式が得られる。但し、Ｒｃｉ、及びＣｃｉは、それぞれ（２５）式と（２６）式とする。
2009010563.tif 000012
次に、圧電振動子Ｘ１のモーションアーム（インダクタンスＬ１、キャパシタンスＣ１、抵抗Ｒ１）のインピーダンスをｚＭとする。そして、圧電振動子Ｘ１の端子間並列キャパシタンスをＣ０として、Ｃ０を前記Ｒｃｉ、及びＣｃｉに含めた合成等価回路抵抗と合成等価回路キャパシタンスを、それぞれＲｃｃｉとＣｃｃｉとすると、（２７）式が得られる。但し、Ｒｃｃｉ、及びＣｃｃｉは、それぞれ（２８）式と（２９）式とする。
2009010563.tif 000013
【００１９】
次に、上述した等価回路抵抗Ｒｃと等価回路キャパシタンスＣｃ、等価回路抵抗Ｒｃｉと等価回路キャパシタンスＣｃｉ、及び合成等価回路抵抗Ｒｃｃｉと合成等価回路キャパシタンスＣｃｃｉの具体的な等価回路構成を図３に示す。図３（ａ）に示すように、等価回路抵抗Ｒｃと等価回路キャパシタンスＣｃは、圧電振動子Ｘ１と抵抗Ｒ３からなるインピーダンスｚ１側から回路側を見た構成要素である。また、図３（ｂ）に示すように、等価回路抵抗Ｒｃｉと等価回路キャパシタンスＣｃｉは、インピーダンスｚ１に含まれていた抵抗Ｒ３を回路側に含めて圧電振動子Ｘ１から回路側を見た構成要素である。また、図３（ｃ）に示すように、合成等価回路抵抗Ｒｃｃｉと合成等価回路キャパシタンスＣｃｃｉは、圧電振動子Ｘ１のモーションアーム（インダクタンスＬ１、キャパシタンスＣ１、抵抗Ｒ１）のインピーダンスをｚＭとして、圧電振動子Ｘ１の端子間並列キャパシタンスＣ０を回路側に含めてｚＭ側から回路側を見た構成要素である。
【００２０】
次に、得られた関係式を用いて、本実施形態に係るインバータ圧電発振器の発振特性に関するシミュレーション行った。その結果を図４、図５、図６に示す。
図４は本実施形態に係るインバータ圧電発振器の等価回路抵抗Ｒｃｉと合成等価回路抵抗Ｒｃｃｉの周波数特性、及び等価回路キャパシタンスＣｃｉと合成等価回路キャパシタンスＣｃｃｉの周波数特性を示すグラフ図である。図４は、負荷容量の一部となるコンデンサＣ２、Ｃ３は、Ｃ２＝Ｃ３＝５ｐＦとし、抵抗Ｒ３は１００ｋΩ、圧電振動子Ｘ１の端子間並列キャパシタンスＣ０は２ｐＦ、インバータ１０の相互コンダクタンスｇｍは１ｍＡ／Ｖとしている。
図４に示すように、等価回路抵抗Ｒｃｉは、周波数Ｆｒｅｑ≒１．８ＭＨｚ近辺で負性抵抗はピーク値Ｒｃｉ≒−１７０ｋΩを示し、周波数Ｆｒｅｑ≒１．７ＭＨｚ〜６ＭＨｚの範囲で負性抵抗を生ずる。一方、合成等価回路抵抗Ｒｃｃｉは、周波数Ｆｒｅｑ≒３ＭＨｚ近辺で負性抵抗はピーク値Ｒｃｃｉ≒−７ｋΩを示し、周波数Ｆｒｅｑ≒１．７ＭＨｚ〜６ＭＨｚの範囲で負性抵抗を生ずる。また、等価回路キャパシタンスＣｃｉは、等価回路抵抗Ｒｃｉが負性抵抗を示す範囲で、Ｃｃｉ≒０．２〜４．５ｐＦ程度を示し、合成等価回路キャパシタンスＣｃｃｉは、等価回路抵抗Ｒｃｃｉが負性抵抗を示す範囲で、Ｃｃｃｉ≒２〜５ｐＦ程度を示している。
【００２１】
図５は本実施形態に係るインバータ圧電発振器の合成等価回路抵抗Ｒｃｃｉ及び合成等価回路キャパシタンスＣｃｃｉと、インバータ１０の相互コンダクタンスｇｍとの関係を示すグラフ図である。ここで、負荷容量の一部となるコンデンサＣ２、Ｃ３は、Ｃ２＝Ｃ３＝５ｐＦとし、周波数Ｆｒｅｑは５ＭＨｚ、抵抗Ｒ３は１００ｋΩ、圧電振動子Ｘ１の端子間並列キャパシタンスＣ０は２ｐＦとしている。
図５に示すように、ｇｍ≒０．０４ｍＡ／Ｖにおいて合成等価回路抵抗Ｒｃｃｉは、負性抵抗値の絶対値が最大となり、インバータ圧電発振器は、安定した定常状態の発振に移行する。そのとき、合成等価回路キャパシタンスＣｃｃｉは、Ｃｃｃｉ≒７ｐＦを示す。発振回路は、発振信号が成長するに従い利得が減少する。そこで、発振回路の起動時には発振信号は微少信号であるので利得は大きいが、発振信号が成長するに従い利得は減少する。即ち、発振起動時はｇｍの値は大きいが、発振信号が成長するにしたがってｇｍの値は減少する。図５は、グラフの横軸（相互コンダクタンスｇｍ軸）のおおよそ左側が発振回路の起動時の特性を示し、右側が発振信号の成長後の特性を示す。
【００２２】
本実施形態に係るインバータ圧電発振器は、インバータ圧電発振器から発生する雑音や、消費電流を低減することができるが、従来のインバータ圧電発振器と比較しても同等な発振特性が得られる。以下、このことを説明するため、本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の発振特性とを比較して説明する。
図６は本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の合成等価回路抵抗Ｒｃｃｉ及び合成等価回路キャパシタンスＣｃｃｉの特性を示すグラフ図である。図６において、本発明におけるコンデンサＣ２、Ｃ３の条件は、Ｃ２＝Ｃ３＝５ｐＦ（但し、それぞれ２個使用している）とし、従来例におけるコンデンサＣ１２、Ｃ１３の条件は、Ｃ＝Ｃ１２＝Ｃ１３＝９．５ｐＦとしている。
また、周波数Ｆｒｅｑは５ＭＨｚとし、本発明における抵抗Ｒ３の条件、及び従来例における抵抗Ｒ１３の条件は、ともに１００ｋΩとし、本発明における圧電振動子Ｘ１の端子間並列キャパシタンスＣ０、及び従来例における圧電振動子Ｘ１の端子間並列キャパシタンスＣ１０は、ともに２ｐＦとしている。図６に示すように、本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器ともに、相互コンダクタンスｇｍが、ｇｍ≒０．０４ｍＡ／Ｖにおいて発振回路は定常状態を示し、そのとき、本実施形態の合成等価回路キャパシタンスＣｃｃｉはＣｃｃｉ≒７ｐＦであり、従来の合成等価回路キャパシタンスＣｃｃｉはＣｃｃｉ≒６．７５ｐＦである。従って、本実施形態に係るインバータ圧電発振器は従来のものと同等な発振特性を有していることが分かる。
【００２３】
次に、本実施形態に係るインバータ圧電発振器の変形例について説明する。
図７は、本実施形態に係るインバータ圧電発振器の変形例を示す回路構成図である。図７に示したインバータ圧電発振器２は、インバータ１０の電源端子と接地端子間にバイパス用のコンデンサ（第５のコンデンサ）Ｃ６を追加したものであり、他の構成要素は図１に示したインバータ圧電発振器と同一である。バイパス用のコンデンサＣ６を追加したことにより、インバータ１０の接地端子側にもローパス機能を有するＲＣフィルタが構成され、電源端子側に構成されているＲＣフィルタとあわせて、外部からの雑音の抑圧効果を高める共に、インバータ１０の電源端子と接地端子間に漏洩する交流信号の抑圧効果を高めることができる。
【図面の簡単な説明】
【００２４】
【図１】本実施形態に係るインバータ圧電発振器の回路構成を示す図である。
【図２】本実施形態に係るインバータ圧電発振器の等価発振回路を示す図である。
【図３】等価回路抵抗Ｒｃと等価回路キャパシタンスＣｃ、等価回路抵抗Ｒｃｉと等価回路キャパシタンスＣｃｉ、及び合成等価回路抵抗Ｒｃｃｉと合成等価回路キャパシタンスＣｃｃｉの等価回路構成を示す図である。
【図４】本実施形態に係るインバータ圧電発振器の等価回路抵抗Ｒｃｉと合成等価回路抵抗Ｒｃｃｉの周波数特性、及び等価回路キャパシタンスＣｃｉと合成等価回路キャパシタンスＣｃｃｉの周波数特性を示すグラフ図である。
【図５】本実施形態に係るインバータ圧電発振器の合成等価回路抵抗Ｒｃｃｉ及び合成等価回路キャパシタンスＣｃｃｉと、インバータ１０の相互コンダクタンスｇｍとの関係を示すグラフ図である。
【図６】本実施形態に係るインバータ圧電発振器と従来のインバータ圧電発振器の合成等価回路抵抗Ｒｃｃｉ及び合成等価回路キャパシタンスＣｃｃｉの特性を示すグラフ図である。
【図７】本実施形態に係るインバータ圧電発振器の変形例を示す回路構成図である。
【図８】従来のインバータ圧電発振器の回路構成を示す図である。
【図９】従来のインバータ圧電発振器の等価発振回路を示す図である。
【図１０】従来のインバータ圧電発振器の合成等価回路抵抗Ｒｃｃｉと合成等価回路キャパシタンスＣｃｃｉの周波数特性を示すグラフ図である。
【図１１】従来のインバータ圧電発振器の合成等価回路抵抗Ｒｃｃｉ及び合成等価回路キャパシタンスＣｃｃｉと、インバータ１０の相互コンダクタンスｇｍとの関係を示すグラフ図である。
【図１２】従来のインバータ圧電発振器の第２の事例を示す回路構成図である。
【図１３】ＣＭＯＳインバータＩＣの基本構成を示す等価回路である。
【符号の説明】
【００２５】
１、２…インバータ圧電発振器、Ｃ２ａ、Ｃ２ｂ、Ｃ３ａ、Ｃ３ｂ、Ｃ４、Ｃ５、Ｃ６…コンデンサ、Ｒ２ａ、Ｒ２ｂ、Ｒ３…抵抗、Ｘ１…圧電振動子、Ｃｃ、Ｃｃｉ…等価回路キャパシタンス、Ｃｃｃｉ…合成等価回路キャパシタンス、Ｃ０…端子間並列キャパシタンス、Ｒｃ、Ｒｃｉ…等価回路抵抗、Ｒｃｃｉ…合成等価回路抵抗、Ｃ１…キャパシタンス、Ｌ１…インダクタンス、Ｒ１…抵抗
【図１】
2009010563.tif 000014
【図２】
2009010563.tif 000015
【図３】
2009010563.tif 000016
【図４】
2009010563.tif 000017
【図５】
2009010563.tif 000018
【図６】
2009010563.tif 000019
【図７】
2009010563.tif 000020
【図８】
2009010563.tif 000021
【図９】
2009010563.tif 000022
【図１０】
2009010563.tif 000023
【図１１】
2009010563.tif 000024
【図１２】
2009010563.tif 000025
【図１３】
2009010563.tif 000026