(57)【要約】【課題】導電性膜に形成された間隙付近から電子放出を行う電子放出装置において、電子放出効率のばらつきを増加させることなく、電子放出効率を向上させる。【解決手段】電極３，４間において、基板１上に特定の断面形状を有する凸部２を形成し、該凸部２上の導電性膜５に間隙６を配置することで、間隙６の中央から淀み点までの距離を低減させる。【選択図】図１
2009076240.tif 000002
【特許請求の範囲】
【請求項１】
基板上に間隔を置いて配置された第１電極及び第２電極と、該第１電極と該第２電極とを互いに接続する導電性膜とを備え、該導電性膜に間隙を有する電子放出素子と、該電子放出素子に対向し、上記基板の表面から距離Ｌをおいて配置されたアノード電極とを有する電子放出装置であって、
上記第１電極と上記第２電極の相対する端辺及び基板表面に平行な方向をＹ方向、基板表面に平行で該Ｙ方向に直交する方向をＸ方向とした時、
上記第１電極と第２電極間において、上記基板が表面にＹ方向に連続する凸部を有し、該凸部のＸ方向断面における頂部が外側に凸の湾曲部を有し、該凸部上に上記導電性膜が間隙を有し、
電子放出時に第１電極と第２電極間に印加される電圧をＶｆ、基板とアノード電極間に印加される電圧をＶａ、基板表面から凸部の頂点までの高さをＨ、凸部の底面のＸ方向の幅をＷ、Ｘ方向における導電性膜の間隙の中心から凸部の頂点までの距離をＸｇとした時、
Ｈ≧（Ｖｆ×Ｌ）／（π×Ｖａ）
｜Ｘｇ｜≦０．３５Ｗ
であることを特徴とする電子放出装置。
【請求項２】
基板上に間隔を置いて配置された第１電極及び第２電極と、該第１電極と該第２電極とを互いに接続する導電性膜とを備え、該導電性膜に間隙を有する電子放出素子と、該電子放出素子に対向し、上記基板の表面から距離Ｌをおいて配置されたアノード電極とを有する電子放出装置であって、
上記第１電極と上記第２電極の相対する端辺及び基板表面に平行な方向をＹ方向、基板表面に平行で該Ｙ方向に直交する方向をＸ方向とした時、
上記第１電極と上記第２電極間において、上記基板が表面にＹ方向に連続する凸部を有し、該凸部のＸ方向断面における頂部がＸ方向に幅Ｗｔの平面部と該平面部から下方に向けて外側に凸の湾曲部とを有し、該凸部上に上記導電性膜が間隙を有し、
電子放出時に第１電極と第２電極間に印加される電圧をＶｆ、基板とアノード電極間に印加される電圧をＶａ、基板表面から凸部の頂点までの高さをＨ、凸部の底面のＸ方向の幅をＷ、Ｘ方向における導電性膜の間隙の中心から凸部の頂点までの距離をＸｇとした時、
Ｈ≧（Ｖｆ×Ｌ）／（π×Ｖａ）
｜Ｘｇ｜≦０．３５Ｗ＋０．１４Ｗｔ
であることを特徴とする電子放出装置。
【請求項３】
上記頂部の湾曲部の曲率半径が０．５Ｗ以上である請求項１または２に記載の電子放出装置。
【請求項４】
請求項１乃至３のいずれかに記載の電子放出装置を、電子放出素子が同一基板上に複数個配置するように構成してなることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平面型の画像表示装置に適用される電子放出素子と、該電子放出素子を用いてなる画像表示装置に関する。
【背景技術】
【０００２】
表面伝導型電子放出素子は、基板上に形成された小面積の導電性膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものであり、係る導電性膜には予め通電処理（フォーミング）によって電子放出部を形成するのが一般的であった。即ち、導電性膜両端に直流電圧或いは非常にゆっくりとした昇電圧例えば１Ｖ／分程度を印加通電し、導電性膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部を形成する。電子放出部においては導電性膜の一部に間隙が形成され、該間隙付近から電子放出が行われる。
【０００３】
特許文献１には、基板上に鋭利な突起形状の高さ規制部材を形成し、その上に導電性膜を形成することにより、間隙を形成する際の電力低減を図った技術が開示されている。
【０００４】
【特許文献１】特許第２８７２５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された技術では、鋭利な構造によってフォーミング時に局所的に電界を増加させることができるが、形成された間隙の少しの位置ずれで電子放出効率が大きく変化してしまう可能性があったため間隙位置の制御手段を必要とした。また、当該技術では、電子放出素子の電子放出効率向上効果が小さかった。
【０００６】
本発明の目的は、導電性膜に形成された間隙付近から電子放出を行う電子放出装置において、電子放出効率のばらつきを増加させることなく、電子放出効率を向上させることにある。
【課題を解決するための手段】
【０００７】
本発明の第１は、基板上に間隔を置いて配置された第１電極及び第２電極と、該第１電極と該第２電極とを互いに接続する導電性膜とを備え、該導電性膜に間隙を有する電子放出素子と、該電子放出素子に対向し、上記基板の表面から距離Ｌをおいて配置されたアノード電極とを有する電子放出装置であって、
上記第１電極と上記第２電極の相対する端辺及び基板表面に平行な方向をＹ方向、基板表面に平行で該Ｙ方向に直交する方向をＸ方向とした時、
上記第１電極と第２電極間において、上記基板が表面にＹ方向に連続する凸部を有し、該凸部のＸ方向断面における頂部が外側に凸の湾曲部を有し、該凸部上に上記導電性膜が間隙を有し、
電子放出時に第１電極と第２電極間に印加される電圧をＶｆ、基板とアノード電極間に印加される電圧をＶａ、基板表面から凸部の頂点までの高さをＨ、凸部の底面のＸ方向の幅をＷ、Ｘ方向における導電性膜の間隙の中心から凸部の頂点までの距離をＸｇとした時、
Ｈ≧（Ｖｆ×Ｌ）／（π×Ｖａ）
｜Ｘｇ｜≦０．３５Ｗ
であることを特徴とする。
【０００８】
本発明の第２は、基板上に間隔を置いて配置された第１電極及び第２電極と、該第１電極と該第２電極とを互いに接続する導電性膜とを備え、該導電性膜に間隙を有する電子放出素子と、該電子放出素子に対向し、上記基板の表面から距離Ｌをおいて配置されたアノード電極とを有する電子放出装置であって、
上記第１電極と上記第２電極の相対する端辺及び基板表面に平行な方向をＹ方向、基板表面に平行で該Ｙ方向に直交する方向をＸ方向とした時、
上記第１電極と上記第２電極間において、上記基板が表面にＹ方向に連続する凸部を有し、該凸部のＸ方向断面における頂部がＸ方向に幅Ｗｔの平面部と該平面部から下方に向けて外側に凸の湾曲部とを有し、該凸部上に上記導電性膜が間隙を有し、
電子放出時に第１電極と第２電極間に印加される電圧をＶｆ、基板とアノード電極間に印加される電圧をＶａ、基板表面から凸部の頂点までの高さをＨ、凸部の底面のＸ方向の幅をＷ、Ｘ方向における導電性膜の間隙の中心から凸部の頂点までの距離をＸｇとした時、
Ｈ≧（Ｖｆ×Ｌ）／（π×Ｖａ）
｜Ｘｇ｜≦０．３５Ｗ＋０．１４Ｗｔ
であることを特徴とする。
【０００９】
上記本発明においては、上記頂部の湾曲部の曲率半径が０．５Ｗ以上であることを好ましい態様として含む。
【００１０】
本発明の第３は、上記本発明の電子放出装置を、電子放出素子が同一基板上に複数個配置するように構成してなることを特徴とする画像表示装置である。
【発明の効果】
【００１１】
本発明においては、基板上に特定の形状の凸部を形成し、該凸部上の導電性膜に間隙を設けることで、電子がアノード電極側に加速される電界が増倍され、電子放出効率が向上する。また、凸部の頂部の電界増倍が均一であるため、電子放出効率の変化が小さい。よって、本発明によれば、電子放出効率が均一な複数の電子放出素子により高品質な画像表示が可能な画像表示装置が提供される。
【発明を実施するための最良の形態】
【００１２】
本発明の電子放出装置は、基板上に形成された電子放出素子と、該電子放出素子に対向し、上記基板の表面から距離Ｌをおいて配置されたアノード電極とを有する電子放出装置である。本発明に用いられる電子放出素子は、基板上に間隔を置いて配置された第１電極及び第２電極と、該一対の電極を互いに接続する導電性膜とを備え、該導電性膜に間隙を形成することで電子放出させる素子である。例えば表面伝導型電子放出素子が本発明に適用される好ましい形態である。
【００１３】
本発明の特徴は、一対の電極間において、基板表面に特定の断面形状の凸部を有していることにある。第１の発明においては、該凸部の頂部が外側に凸の湾曲部であり、第２の発明においては、該凸部の頂部が平面部とこれに続く外側に凸の湾曲部からなる。
【００１４】
本発明の好ましい実施の形態について、表面伝導型電子放出素子を例にとり、以下に具体的に説明する。
【００１５】
図１は、本発明第１の電子放出装置の一実施形態の電子放出素子の構成を模式的に示す図であり、（ａ）は斜視図、（ｂ）は平面図、（ｃ）は（ｂ）におけるＡ−Ａ’断面図である。
【００１６】
本発明に係る電子放出素子は、図１に示すように、一対の電極３，４と、該電極３，４を互いに接続する導電性膜５とを備えている。６は導電性膜５に形成された間隙である。
【００１７】
本発明において、基板１表面に平行で、電極３，４の相対する端辺に平行な方向をＹ方向、基板１表面に平行で、Ｙ方向に直交する方向をＸ方向、基板１表面の法線方向をＺ方向とする。
【００１８】
図２（ａ）は、本例の電子放出装置の間隙６付近の部分拡大図であり、図１（ｂ）のＡ−Ａ’断面部分に相当する断面模式図であり、図中、７は対向基板、８はアノード電極である。また、図２（ｂ）は間隙６の平面部分拡大図である。
【００１９】
本発明において、電子放出素子に対向して、基板表面から距離Ｌをおいてアノード電極８が配置されている。そして第１電極３と第２電極間に電圧Ｖｆを、導電性膜５とアノード電極間に電圧Ｖａを印加することにより、間隙６付近から電子を放出する装置となっている。
【００２０】
本発明の特徴は、基板１の表面に凸部２が形成され、該凸部２上の導電性膜５に間隙６が形成されていることにある。ここで、図２（ａ）に示すように、基板１表面から凸部２の頂点までの高さをＨ、凸部２の底面のＸ方向の幅をＷ、Ｘ方向における間隙６の中心から凸部２の頂点までの距離をＸｇとする。尚、本発明において凸部２の頂点とは、第１の発明においては、Ｘ方向断面において頂部の最も高い位置を意味し、また第２の発明においては、Ｘ方向断面において頂部の平面部の中央をいう。また、基板１の表面を掘って凸部２が形成されている場合、高さＨの基準となる基板表面は、基板の最も深く掘られた面とする。また、凸部２の底面の幅Ｗは、具体的には凸部２の高さＨの１％の部位におけるＸ方向の幅とする。
【００２１】
本発明に係る凸部２は、Ｙ方向に連続する部位であるが、上記したＨ、Ｗ、ＸｇがＹ方向において均一でない場合には、それぞれの平均値をもって規定する。
【００２２】
本発明にかかる導電性膜５に形成される間隙６は、図２（ｂ）に示すように、幅Ｗｓの範囲で蛇行しながらＹ方向に沿って形成されている。
【００２３】
以下に本発明に係る電子放出素子の各部材について説明する。
【００２４】
基板１として、ガラス（石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス）を用いることができる。また、基板１として、ガラス基板にスパッタ法等によりＳｉＯ2膜を積層した基板、アルミナ等のセラミックス基板、Ｓｉ基板、等を用いることができる。また、必要な場合には上記基板を十分にクリーニングした後、シランカップリング剤を用いて基板表面に疎水化処理を施す。
【００２５】
基板１に形成される凸部２は、導電性膜５が間隙６において短絡しないように少なくとも表面が絶縁性の材料で構成されている必要がある。よって基板１の一部でもよく、また、基板１とは別の絶縁性材料をパターニング形成したものでもよい。凸部２の形成方法としては、基板１をエッチング、ブラスト、レーザー加工、フォトリソグラフィなどで加工する方法が好ましく用いられる。また、基板１上に絶縁性材料を積層し、印刷法やフォトリソグラフィ法等のパターニング手法で作製することもできる。
【００２６】
本発明に適用可能な凸部２の他の形状を図３乃至図６に示す。図３，図４はいずれもＸ方向断面を示す。図１の例では、Ｘ方向断面が半円形状であったが、図３（ａ）は頂部の湾曲部が円の一部で、該湾曲部から下方が基板１表面に対して鋭角をなしている。また、図３（ｂ）は頂部の湾曲部が半円形で、該湾曲部から下方がほぼ垂直な形状である。図３（ｃ）は断面形状が半楕円形である。図４（ａ）は第２の発明であり、頂部にＸ方向の幅がＷｔの平面部を有し、該平面部から下方が円の一部をなしている。尚、係る平面部は表面の高さの変動幅が凸部２の高さＨの５％以下であるが、曲率半径が凸部の幅Ｗの１／１０以下の細かい周期的な凹凸の場合は高さの変化とはしない。図４（ｂ）は第１の発明であり、凸部２のＸ方向断面の形状が幅Ｗの中央を軸として、左右非対称な形状である。
【００２７】
図５、図６は、それぞれＹ方向において凸部２のＨ、Ｗ、Ｘｇが均一でない例であり、図５の例は（ａ）が平面図、（ｂ）が（ａ）のＡ−Ａ’断面図であり、図６の例は斜視図で示す。このようにＹ方向におけるＸ方向の幅Ｗや高さＨの変化幅は、Ｘ方向の幅Ｗや高さＨの平均値を１００％とすると、５０乃至２００％程度、好ましくは８０乃至１２０％が好ましい。
【００２８】
電極３，４の材料としては、一般的な導体材料を用いることができる。例えば、Ｎｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属から適宜選択することができる。また、電極３，４の膜厚は１ｎｍ以上１μｍ以下の範囲とすることができる。電極３，４は、基板１上に真空蒸着法により電極３，４の構成材料を成膜し、フォトリソグラフィ技術により、パターニングして電極３，４を得る。
【００２９】
導電性膜５の材料としては、例えば、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ2、Ｉｎ2Ｏ3、ＰｂＯ、Ｓｂ2Ｏ3等の酸化物導電体が挙げられる。また、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物等も挙げられる。
【００３０】
導電性膜５には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いることが好ましい。その膜厚は、１０Å以上１００ｎｍ以下の範囲とすることができる。導電性膜５の幅は、１μｍ以上１００μｍ以下の範囲とすることができる。
【００３１】
導電性膜５の形成方法としては、電極３，４を設けた基板１上に、有機金属溶液を塗布して、有機金属膜を形成する。有機金属溶液には、導電性膜５の材料を主元素とする有機化合物の溶液を用いることができる。そして、この有機金属膜を加熱焼成処理し、リフトオフ、エッチング、レーザー加工等によりパターニングし、導電性膜５を形成する。尚、導電性膜５の形成方法としては、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等を用いることができる。
【００３２】
さらに、各導電性膜５に間隙６を形成するいわゆる「フォーミング処理」を行う。フォーミング処理は、一対の電極３，４に電位差を与えて導電性膜５に通電する（電流を流す）ことにより行う。
【００３３】
つまり、電極３，４間に電圧を印加する事により、導電性膜５内に、ジュール熱が発生し、導電性膜５に間隙６が形成される。フォーミング処理時における電圧は、パルス波形が望ましい。フォーミング処理の終了は、例えば、０．１［Ｖ］程度の電圧印加により流れる電流を測定し、抵抗値を求めて、１［ＭΩ］以上の抵抗を示した時点とすることができる。係る間隙６は、図２（ｂ）に示されるように、Ｙ方向に伸びており、Ｘ方向において幅Ｗｓの範囲で蛇行している場合もある。Ｗｓは間隙６の形成条件や導電性膜５の条件によって異なるが、数μｍ程度である。
【００３４】
上記のようにフォーミング処理を終えた電子放出素子にはいわゆる「活性化処理」を施すのが好ましい。活性化処理とは、有機物質のガスを含有する雰囲気下で、フォーミング処理と同様に、電極３，４間にパルス状の電圧を印加することで実施される。この活性化処理により、後述する素子電流Ｉｆ及び放出電流Ｉｅが著しく増加する。そして、活性化処理により、間隙６内及び間隙６近傍の導電性膜５上を覆うカーボン膜が形成される。尚、カーボン膜には、間隙６より狭い間隙が、間隙６内に設けられ、当該狭い間隙から電子が放出されるようになる。
【００３５】
最後に、上述した処理工程を経て得られた電子放出素子は、安定化処理を実施することが好ましい。この安定化処理は、真空装置内の有機物質などの不要な物質を排気して低減する処理である。
【００３６】
間隙６は、導電性膜５の一部に形成された高抵抗の部位であり、導電性膜５の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。また、間隙６の内部には、直径が数Å乃至数十ｎｍの範囲の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性膜５を構成する材料の元素の一部、或いは全ての元素を含有するものとなる。また、間隙６及びその近傍の導電性膜５には、炭素及び炭素化合物を有することもできる。
【００３７】
次に、本発明における電子放出効率向上と電子放出効率ばらつきの抑制効果について説明を行う。ここで、電子放出効率とは、導電性膜に流れる電流を素子電流Ｉｆ、導電性膜５からアノード電極８へ流れる電流を放出電流Ｉｅとすると、Ｉｅ／Ｉｆのことを示す。
【００３８】
先ず、一般的な表面伝導型電子放出素子において、電子放出素子から放出された電子の軌道に影響を与える電位分布について、図７を用いて説明する。図７において、図１と同様の構成は同一番号を付し、説明を省略する。図７中、紙面に平行で基板１表面に沿った方向をＸ、基板１に垂直でアノード電極８に向かう方向をＺとする。図中の点線１３は等電位線を示す。
【００３９】
導電性膜５には電圧Ｖｆが印加され、該導電性膜５の紙面左端は０［Ｖ］、右端はＶｆ［Ｖ］であるとする。アノード電極８に電圧Ｖａが印加されない場合に、このＶｆにより形成される間隙６付近の電位分布を図７（ａ）に示す。次に、導電性膜５に印加される電圧を０［Ｖ］とし、アノード電極８に電圧Ｖａを印加した場合の電位分布を図７（ｂ）に示す。アノード電極８は基板１から距離Ｌ離れた位置に配置されている。図７（ａ）では、電子放出部である間隙６から放出された電子は、間隙６の中央をＸ＝０として、Ｘ＝ｄｘの位置でＺ方向にＥvf＝Ｖｆ／（πｄｘ）の大きさを有する回転電界により、基板１に向かう力１２を受ける。また、図７（ｂ）では、基板１上の電子は、基板１とアノード電極８間に印加されたＺ方向にＥva＝Ｖａ／Ｌの大きさを有する平行電界により、アノード電極８に向かう力１２を受ける。アノード電極８にアノード電圧Ｖａが印加され、導電性膜５にＶｆ［０］が印加された場合の電位分布を図７（ｃ）に示す。電界Ｅvfと電界Ｅvaが等しくなる位置のＸ座標ｄｓは、
ｄｓ＝（Ｖｆ／π）×（Ｌ／Ｖａ）    （１）
となる（以後、間隙６の中央からこの点までの距離をｄｓとよぶ）。
【００４０】
この電界Ｅvfと電界Ｅvaが等しくなる位置は、一般には淀み点と呼ばれる。淀み点より遠くまで飛んだ電子はほとんど導電性膜５上に落ちることなくアノード電極８に到達し、放出電流Ｉｅに寄与する。一方、淀み点に到達できなかった電子は、導電性膜５上に落ち、そこで少なくとも１回散乱し、その一部はアノード電極８に到達し、放出電流Ｉｅに寄与する。散乱後再び真空中に飛び出すことができる電子は、衝突した電子のうち２０乃至３０％と言われている。従って、電子のエネルギーが同じであれば、ｄｓがより短い方が電子はより少ない散乱回数で淀み点に到達することが出来るので、電子放出効率が向上する。また、上記式（１）から、距離Ｌを小さくする、電圧Ｖａを大きくすることにより、ｄｓが短くなり、電子放出効率が向上することがわかる。
【００４１】
図７（ｄ）にアノード電極８にアノード電圧Ｖａを印加し、基板１に半円状の凸部２がある場合の電位分布を示す。凸部２の表面電位は０に規定されていると仮定する。図で示すように、凸部２の近傍では等電位線がひずみ、凸部２の頂点（凸部２のうち、最もアノード電極８に近い部位）では等電位線が密、つまり電界強度が最も大きくなる。この電界強度の平行電界に対する比率β（電界増倍係数）は凸部２の幾何学形状によって決まる。例えば、図７（ｄ）のように凸部２の断面が半円形状の場合β＝２となる。これは、この凸部２の頂点での電界強度が、凸部２がない場合の２倍になることを示す。従って、この凸部２の頂点に電子放出部となる間隙６を配置すれば、式（１）に従って、淀み点までの距離ｄｓは凸部２がない場合の淀み点までの距離（以後ｄｓ0と呼ぶ）の半分となる。そして、一般的な表面伝導型電子放出素子では、実験的に電子放出効率はＶａ（従ってＶａにより形成されるＺ方向電界Ｅva）の０．５乗に比例することが知られている。従って、局所的にＺ方向電界を２倍にする凸部２により、約１．４倍（２0.5）電子放出効率が向上することになる。以上の説明では、凸部２の例として断面形状が半円としたため、電界増倍係数βは２であった。しかし、例えば、図３（ａ）乃至（ｃ）のようにＷに対してＨを大きくした場合、電界増倍係数βは大きくなり、その結果、電子放出効率も大きくなる。
【００４２】
一方、実際に凸部２の頂部に電子放出部である間隙６を配置する場合、凸部２の高さＨと間隙６の位置Ｘｇが電子放出効率に影響を与える。次に、この凸部２の高さＨ、間隙６の位置Ｘｇについて説明する。
【００４３】
図８（ａ）にＸ方向断面が半円形の凸部２の頂部６に間隙６を配置した場合の高さＨと間隙６から淀み点までの距離ｄｓの関係の計算結果を示す。ここでの計算条件は１例として電子放出時のＶａ＝１０ｋＶ、Ｖｆ＝１８Ｖ、Ｌ＝１．６ｍｍとした。凸部２がない場合の淀み点までの距離ｄｓ0は０．９２μｍである。Ｈ≧ｄｓ0の場合、ｄｓ＝ｄｓ0／２＝ｄｓ0／βとなり、高さＨに関わらず電子放出効率が向上することがわかる。一方、Ｈ＜ｄｓ0の場合、Ｈが小さくなるほどｄｓは大きくなり、電子放出効率向上効果が小さくなることがわかる。ここから、凸部の高さについて、Ｈ≧ｄｓ0＝Ｖｆ×Ｌ／（π×Ｖａ）が好ましいことがわかる。
【００４４】
図８（ｂ）に間隙６の位置Ｘｇ、Ｘ方向断面が半円形の凸部２の幅をＷとして、Ｘｇ／Ｗとｄｓの関係の計算結果を示す。計算条件は、Ｈ＝２μｍ、Ｗ＝４μｍ、それ以外の条件は図８（ａ）と同じとした。その結果、｜Ｘｇ／Ｗ｜≦０．３５の場合、ｄｓ≦ｄｓ0となり、ｄｓの急激な変化が無く、つまり、この範囲内ではほぼ同等の電子放出効率が得られることがわかる。
【００４５】
一方、｜Ｘｇ／Ｗ｜＞０．３５の場合、ｄｓ＞ｄｓ0となり、電子放出効率が凸部２がない場合より減少し、且つ、電子放出効率がＸｇ／Ｗの値によって大きく変化することがわかる。これより、安定して電子放出効率を向上させるために、間隙６の位置Ｘｇについて、｜Ｘｇ｜≦０．３５Ｗが好ましいことがわかる。凸部２の頂部が外側に凸の湾曲部である図１、図３（ａ）、（ｂ）、（ｃ）、図４（ｂ）にこの関係が適用できる。
【００４６】
ここで、例にあげた表面伝導型電子放出素子の場合、図２（ｂ）の拡大図に示したように、作製条件や導電性膜の条件によっては、電子放出部となる間隙６が蛇行する場合があることがわかっている。本発明の電子放出装置では、間隙６の位置Ｘｇが｜Ｘｇ｜≦０．３５Ｗの範囲でばらついても、電子放出効率はほとんど変化しない。従って、蛇行の範囲がこの範囲内であれば、電子放出効率のばらつきは抑制される。
【００４７】
また、図４（ａ）のように頂部の一部が幅Ｗｔにわたって平面部であっても、同様の作用効果が得られる。凸部２の高さＨに関する条件は変わらないが、間隙６の位置Ｘｇについては、｜Ｘｇ｜≦０．３５Ｗ＋０．１５Ｗｔが好ましい。ただし、平面部の幅Ｗｔが広すぎると凸部２での電界増倍効果が小さくなるため、実用上はＷｔ≦０．２Ｗの範囲が好ましい。
【００４８】
頂部の湾曲部の曲率半径Ｒについては、Ｒが大きいほど間隙の位置ずれによる電子放出効率の変化が小さくなる。具体的には、Ｒ≧０．５Ｗの場合、本発明の効果がより安定して得られることがわかっている。また、本例では凸部２について断面図のみで説明を行ったが、前記断面形状がＹ方向に連なっていることで、その長さにわたって本発明の効果が得られる。特に、図５、図６のようなＹ方向に断面形状が異なる場合、付加的な効果として電子放出部となる間隙６の長さが同一断面が連なったものよりも長くなるため、素子電流が増加する、ゆらぎが低減されるなどの効果がある。
【００４９】
本発明においては、上記した本発明の電子放出装置を、電子放出素子が同一基板上に複数個配置するように構成することで画像表示装置を構成することができる。より具体的には、本発明にかかる電子放出素子を同一基板上に複数個形成し、各素子のそれぞれの電極に電圧を印加するための配線を設けてリアプレートとする。一方、ガラス基板等透明絶縁基板に蛍光膜等画像形成部材を設け、その上にＡｌ等を蒸着してメタルバックを兼ねたアノード電極を設けてフェースプレートとする。アノード電極と電子放出素子とが所定の距離を置いて対向するようにリアプレートとフェースプレートとを対向配置し、周囲を封止することにより画像表示装置が得られる。
【実施例】
【００５０】
以下、具体的な実施例を挙げて本発明を詳しく説明する。
【００５１】
（実施例１）
［凸部形成］
本例では、基板１としてガラスを用い、厚さ２μｍのＳｉＯ2膜を塗布形成した後、レジストを塗布、パターニングした後、凸部５を形成する領域以外をエッチング除去して、凸部２を形成した。凸部２のＸ方向断面形状は図１に示すような半円形状であり、頂点の高さＨは２μｍ、凸部２の幅Ｗは４μｍ、湾曲部の曲率半径Ｒは２μｍでＹ方向に当該形状が連続した半円筒形状の凸部２とした。
【００５２】
［電極形成］
上記ガラス基板上にスパッタ法によって、膜厚２０ｎｍのＰｔ膜を成膜して、電極３，４を形成した。電極３，４の間隔は１０μｍとした。
【００５３】
［導電性膜及び電子放出部形成］
上記基板を十分にクリーニングした後、厚みが最大で１０ｎｍの酸化パラジウム（ＰｄＯ）膜を得た。次いで水素ガスを含む真空雰囲気下で酸化パラジウムを還元してパラジウムからなる導電性膜５を形成した後、該導電性膜５に通電加熱することにより、該導電性膜５の一部に第一の間隙を形成した。該間隙は、該導電性膜５のほぼ中央に形成され、その形状は多少蛇行していたが、蛇行幅Ｗｓは２μｍ以下だった。蛇行の中心位置は凸部２の幅のほぼ中央であった（Ｘｇ＝０）。
【００５４】
次いで、トルニトリルを真空雰囲気に導入し、１．３×１０-4Ｐａの真空雰囲気で上記導電性膜５に通電処理を施し、上記第１の間隙近傍に炭素或いは炭素化合物を堆積させ、第２の間隙（間隙６）を形成した。
【００５５】
［アノード基板配置］
上記のようにして得られた基板１（以後リアプレートと称する）と、ガラス基板上にアノード電極８を成膜したフェースプレートとを、図２（ａ）に示すように、真空中で基板１とアノード電極８の距離Ｌが１．６ｍｍになるよう配置した。
【００５６】
（実施例２）
図４（ａ）に示すように、凸部２のＸ方向断面の頂部の一部が平面部である以外は実施例１と同様にして電極３，４まで形成した。頂点の高さＨは２μｍ、凸部２の幅Ｗは５μｍ、頂部の平面部の幅Ｗｔは１μｍとした。凸部２はこの断面形状がＹ方向に連続した半円筒形状である。
【００５７】
次に、実施例１と同様にして酸化パラジウム膜を形成した。そして、本例では、第１の間隙を形成する際の通電時の電力を低減するため、若干の水素ガスを含む真空雰囲気下で酸化パラジウム膜に通電加熱した。これにより、酸化パラジウムを還元してパラジウムからなる導電性膜５を形成すると同時に、該導電性膜５の一部に間隙６を形成した。形成された間隙６は、実施例１の間隙６よりも幅広く、蛇行幅Ｗｍは約３．５μｍであった。蛇行の中心位置は凸部２の幅のほぼ中央であった（Ｘｇ＝０）。
【００５８】
（実施例３）
図３（ｂ）に示すように、凸部２のＸ方向断面が矩形上に半円形状が積層された形状である以外は実施例１と同様にしてリアプレートを作製した。凸部２の頂点の高さＨは４μｍ、凸部２の幅Ｗは４μｍ、凸部２の頂部の曲率半径Ｒは２μｍとした。凸部２はこの断面形状がＹ方向に連続した半円筒形状である。
【００５９】
電子放出部となる間隙６を形成する際の製造工程は実施例１と同様に、還元後のパラジウムからなる導電性膜５に通電加熱することにより間隙６を形成した。形成された間隙６は、実施例１とほぼ同程度の蛇行幅Ｗｓ＝約２μｍで蛇行した。蛇行の中心位置は凸部２の幅のほぼ中央であった（Ｘｇ＝０）。
【００６０】
（実施例４）
図５に示すように、Ｙ方向に高さＨと幅Ｗとが一定周期で変動する凸部２とした以外は実施例１と同様にしてリアプレートを作製した。凸部２の高さＨは２乃至４μｍで平均Ｈａｖは約３μｍ、幅Ｗは２乃至４μｍで平均Ｗａｖは約３μｍ、凸部２の頂部の曲率半径Ｒは２乃至４μｍで平均Ｒａｖは約３μｍであった。
【００６１】
間隙６を作製する際の製造工程は実施例１と同様に、還元後のパラジウムからなる導電性膜５に通電加熱することにより間隙６を形成した。作製された間隙６は、実施例１とほぼ同程度の蛇行幅Ｗｓ＝約２μｍだった。蛇行の中心位置は凸部２の幅のほぼ中央であった（Ｘｇ＝０）。
【００６２】
（比較例１）
基板１が凸部２を持たない平坦な表面を有する以外は実施例１と同様にしてリアプレートを作製した。電子放出部である間隙６は、実施例１とほぼ同程度の蛇行幅Ｗｓ＝約２μｍで蛇行した。蛇行の中心位置は導電性膜５のほぼ中央であった。
【００６３】
（比較例２）
凸部２のＸ方向断面を略二等辺三角形とした以外は実施例１と同様にしてリアプレートを作製した。凸部２の高さＨは２μｍ、幅Ｗは４μｍで、頂部の曲率半径Ｒ０．２μｍで、Ｙ方向に当該断面形状が連なった三角柱形状である。電子放出部である間隙６は、頂点を中心として、蛇行幅Ｗｓ＝約１μｍで蛇行した。蛇行の中心位置は凸部２の幅のほぼ中央であった（Ｘｇ＝０）。
【００６４】
（比較例３）
凸部２を、Ｘ方向断面が、高さＨが０．２μｍ、幅Ｗが０．４μｍ、頂部の曲率半径Ｒが０．２μｍの半円形状で、Ｙ方向に当該断面形状が連なった半円筒形状とした以外は実施例１と同様にしてリアプレートを作製した。電子放出部である間隙６は、実施例１とほぼ同程度の蛇行幅Ｗｓ＝約２μｍで蛇行した。蛇行の中心位置は凸部５の幅のほぼ中央であった（Ｘｇ＝０）。
【００６５】
［評価］
以上のようにして得られた実施例１乃至４、比較例１乃至３について、電極３が０Ｖ、電極４が１８Ｖ、アノード電極８が１０ｋＶになるようそれぞれ電圧を印加したところ、アノード電極８に電流が流れ、電子が放出されていることが確認できた。
【００６６】
次いで、本発明の効果を確認するため、電極３，４間に流れる素子電流Ｉｆとアノード電極８で検出される放出電流Ｉｅの比として得られる電子放出効率を複数の基板について測定をしたところ、表１に示す結果が得られた。
【００６７】
【表１】
2009076240.tif 000003
【００６８】
実施例１の場合、凸部２による電界増倍効果が有効に作用し、比較例１と比べて電子放出効率が増加した。また、間隙６は蛇行しているが凸部２の頂点から０．３５Ｗ以内の距離にあるため、電子放出効率のばらつきは比較例１と同程度であった。実施例２の場合、実施例１よりも間隙６の蛇行幅Ｗｓが広いにもかかわらず、実施例１と同程度の電子放出効率、電子放出効率ばらつきとなった。
【００６９】
実施例３、４の場合、実施例１よりも凸部２の電界増倍係数が大きいため、実施例１よりも電子放出効率が増加した。また、間隙６は蛇行しているが凸部２の頂点から０．３５Ｗ以内の距離にあるため、電子放出効率のばらつきは比較例と同程度であった。
【００７０】
比較例２では、電子放出効率が、比較例１の０．７倍から２倍となり、大きくばらついた。これは、凸部２の頂部の曲率半径Ｒが０．１Ｗと小さく、実質的に湾曲部を持たないため、実施例１乃至４のような凸部２の頂部の曲率半径Ｒが０．５Ｗ以上の場合に比べ、間隙４の蛇行により電子放出効率が大きくばらついてしまうためと考えられる。
【００７１】
比較例３では、凸部２が設けられたにもかかわらず、電子放出効率は比較例１とほぼ同程度であった。これは、凸部２の高さＨがｄｓ0／１０程度だったため、十分な電界増倍効果が得られなかったためと考えられる。
【図面の簡単な説明】
【００７２】
【図１】本発明第１の電子放出装置の一実施形態の電子放出素子の構成を模式的に示す図である。
【図２】図１の電子放出装置の間隙付近の部分拡大図である。
【図３】本発明の電子放出装置の凸部の形状例を示す図である。
【図４】本発明の電子放出装置の凸部の形状例を示す図である。
【図５】本発明の電子放出装置の凸部の形状例を示す図である。
【図６】本発明の電子放出装置の凸部の形状例を示す図である。
【図７】本発明において、電子放出素子から放出された電子の軌道に影響を与える電位分布の説明図である。
【図８】本発明における凸部の高さと間隙から淀み点までの距離の関係、及び、間隙の位置と凸部の幅との比と間隙から淀み点までの距離の関係を示す図である。
【符号の説明】
【００７３】
１  基板
２  凸部
３，４  電極
５  導電性膜
６  間隙
７  対向基板
８  アノード電極
１２  電子が受ける力の方向
１３  等電位線
【図１】
2009076240.tif 000004
【図２】
2009076240.tif 000005
【図３】
2009076240.tif 000006
【図４】
2009076240.tif 000007
【図５】
2009076240.tif 000008
【図６】
2009076240.tif 000009
【図７】
2009076240.tif 000010
【図８】
2009076240.tif 000011