(57)【要約】【課題】単位画素においてデッドスペースが生じることを抑制する。【解決手段】  各々が、光検出領域Ｈおよび表示領域Ｉからなる複数の単位画素Ｃを備えた表示装置１０であって、光検出領域Ｈは受光領域Ｅと回路領域Ｆとからなり、表示領域Ｉは、各々に画素電極５３が配置されてＸ方向に配列する複数のサブ画素領域Ｇからなり、光検出領域Ｈから見てＹ方向には表示領域Ｉが隣接して配置され、受光領域ＥのＹ方向の長さと回路領域ＦのＹ方向の長さとは異なり、受光領域Ｅおよび回路領域ＦのうちＹ方向の長さが小さい方に隣接する第１のサブ画素領域Ｇ１のＹ方向の長さは、受光領域Ｅおよび回路領域ＦのうちＹ方向の長さが大きい方に隣接する第２のサブ画素領域Ｇ２のＹ方向の長さよりも大きいことを特徴とする。【選択図】      図７
2009271308.tif 000002
【特許請求の範囲】
【請求項１】
各々が、矩形の形状で表され、かつ光検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、
前記光検出領域は、受光量に応じた大きさの受光信号を出力する受光素子が配置される受光領域と、前記受光信号を増幅して検出信号を出力する回路部が配置されて前記受光領域から見て第１方向に位置する回路領域とからなり、
前記表示領域は、各々に画素電極が配置されて前記第１方向に配列する複数のサブ画素領域からなり、
前記第１方向と直交する方向を第２方向としたとき、
前記光検出領域から見て前記第２方向には前記表示領域が隣接して配置され、
前記受光領域の前記第２方向の長さと前記回路領域の前記第２方向の長さとは異なり、
前記受光領域および前記回路領域のうち前記第２方向の長さが小さい方に隣接する第１のサブ画素領域の前記第２方向の長さは、前記受光領域および前記回路領域のうち前記第２方向の長さが大きい方に隣接する第２のサブ画素領域の前記第２方向の長さよりも大きい、
ことを特徴とする表示装置。
【請求項２】
各々が、矩形の形状で表され、かつ静電容量検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、
前記静電容量検出領域は、容量素子が配置される容量素子領域と、前記容量素子の容量値の大きさに応じた検出信号を出力する回路部が配置されて前記容量素子から見て第１方向に位置する回路領域とからなり、
前記表示領域は、各々に画素電極が配置されて前記第１方向に配列する複数のサブ画素領域からなり、
前記第１方向と直交する方向を第２方向としたとき、
前記静電容量検出領域から見て前記第２方向には前記表示領域が隣接して配置され、
前記容量素子領域の前記第２方向の長さと前記回路領域の前記第２方向の長さとは異なり、
前記容量素子領域および前記回路領域のうち前記第２方向の長さが小さい方に隣接する第１のサブ画素領域の前記第２方向の長さは、前記容量素子領域および前記回路領域のうち前記第２方向の長さが大きい方に隣接する第２のサブ画素領域の前記第２方向の長さよりも大きい、
ことを特徴とする表示装置。
【請求項３】
前記第１のサブ画素領域の前記第１方向の長さは、前記第２のサブ画素領域の前記第１方向の長さよりも小さく、かつ、前記第１のサブ画素領域において画像が表示される領域の面積と前記第２のサブ画素領域において画像が表示される領域の面積とは等しい、
ことを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
第１のサブ画素領域の表示色と前記第２のサブ画素領域の表示色とは異なるとともに、第２のサブ画素領域において画像が表示される領域の面積は第１のサブ画素領域において画像が表示される面積よりも小さく、
前記第２のサブ画素領域の表示色は青色である、
ことを特徴とする請求項１または請求項２に記載の表示装置。
【請求項５】
ひとつの前記単位画素において、前記複数のサブ画素領域の各々の表示色は異なる、
ことを特徴とする請求項１から請求項４の何れかに記載の表示装置。
【請求項６】
ひとつの前記単位画素において、各々の表示色が異なる複数の前記サブ画素領域でひとつの組が構成され、前記表示領域は複数の組からなる、
ことを特徴とする請求項１から請求項４の何れかに記載の表示装置。
【請求項７】
請求項１から請求項６の何れかに記載の表示装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子機器に関する。
【背景技術】
【０００２】
従来、指やペンなどの対象物が接触したことを検出するためのセンシング回路を備えた表示装置が知られている。例えば特許文献１には、受光量に応じた大きさの受光信号を出力する受光素子と、受光信号を増幅して検出信号を出力する回路部とを有するセンシング回路を備えた表示装置が開示されている。センシング回路における回路部は受光素子から見て第１方向に配置されている。そして、センシング回路から見て第１方向と直交する第２方向には、各々が電気光学素子を有するとともに第１方向に配列する複数の画素回路がセンシング回路に隣接して配置されている。
【特許文献１】特開２００７−３３７８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、図２５に示すように、受光素子などのセンシング素子が配置される領域の第２方向の長さｙ１と、回路部が配置される領域の第２方向の長さｙ２とは異なるのが一般的である。また、複数の画素回路の各々における第２方向の長さｙ３は等しいから、図２５に示すように、センシング回路が配置される領域と複数の画素回路が配置される領域とから構成される単位画素においてデッドスペースが生じてしまうという問題があった。
以上の事情に鑑みて、本発明は、単位画素においてデッドスペースが生じることを抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る表示装置は、各々が、矩形の形状で表され、かつ光検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、光検出領域は、受光量に応じた大きさの受光信号を出力する受光素子（例えば図２に示すフォトダイオードＱ）が配置される受光領域と、受光信号を増幅して検出信号を出力する回路部が配置されて受光領域から見て第１方向（例えば図７に示すＸ方向）に位置する回路領域とからなり、表示領域は、各々に画素電極が配置されて第１方向に配列する複数のサブ画素領域からなり、第１方向と直交する方向を第２方向（例えば図７に示すＹ方向）としたとき、光検出領域から見て第２方向には表示領域が隣接して配置され、表示領域から受光領域の第２方向の長さ（例えば図７に示すＹｅ）と回路領域の第２方向の長さ（例えば図７に示すＹｆ）とは異なり、受光領域および回路領域のうち第２方向の長さが小さい方に隣接する第１のサブ画素領域の第２方向の長さ（例えば図７に示すＹｇ１）は、受光領域および回路領域のうち第２方向の長さが大きい方に隣接する第２のサブ画素領域の第２方向の長さ（例えば図７に示すＹｇ２）よりも大きいことを特徴とする。この態様によれば、受光領域および回路領域のうち第２方向の長さが小さい方に隣接する第１のサブ画素領域の第２方向の長さを、受光領域および回路領域のうち第２方向の長さが大きい方に隣接する第２のサブ画素領域の第２方向の長さよりも大きくすることで、単位画素において生じるデッドスペースを図２５に示す従来の構成と比べて軽減できるという利点がある。
【０００５】
また、本発明に係る表示装置は、各々が、矩形の形状で表され、かつ静電容量検出領域および表示領域からなる複数の単位画素を備えた表示装置であって、静電容量検出領域は、容量素子（例えば図１１に示す接触検出用容量素子Ｃｌ）が配置される容量素子領域と、容量素子の容量値の大きさに応じた検出信号を出力する回路部が配置されて容量素子領域から見て第１方向に位置する回路領域とからなり、表示領域は、各々に画素電極が配置されて第１方向に配列する複数のサブ画素領域からなり、第１方向と直交する方向を第２方向としたとき、静電容量検出領域から見て第２方向には表示領域が隣接して配置され、容量素子領域の第２方向の長さと回路領域の第２方向の長さとは異なり、容量素子領域および回路領域のうち第２方向の長さが小さい方に隣接する第１のサブ画素領域の第２方向の長さは、容量素子領域および回路領域のうち第２方向の長さが大きい方に隣接する第２のサブ画素領域の前記第２方向の長さよりも大きいことを特徴とする。この態様によれば、容量素子領域および回路領域のうち第２方向の長さが小さい方に隣接する第１のサブ画素領域の第２方向の長さを、容量素子領域および回路領域のうち第２方向の長さが大きい方に隣接する第２のサブ画素領域の第２方向の長さよりも大きくすることで、単位画素において生じるデッドスペースを図２５に示す構成と比べて軽減できる。
【０００６】
本発明に係る表示装置の好適な態様として、第１のサブ画素領域の第１方向の長さは、第２のサブ画素領域の第１方向の長さよりも小さく、かつ、第１のサブ画素領域において画像が表示される領域の面積と第２のサブ画素領域において画像が表示される領域の面積とは等しい。この態様によれば、第１のサブ画素領域において画像が表示される面積と第２のサブ画素領域において画像が表示される領域の面積とを等しくすることで表示品質を良好な状態に保つことができるという利点がある。
【０００７】
本発明に係る表示装置の好適な態様として、第１のサブ画素領域の表示色と第２のサブ画素領域の表示色とは異なるとともに、第２のサブ画素領域において画像が表示される領域の面積は第１のサブ画素領域において画像が表示される領域の面積よりも小さく、第２のサブ画素領域の表示色は青色である。
【０００８】
本発明に係る表示装置の好適な態様として、ひとつの単位画素において、複数のサブ画素領域の各々の表示色が異なる態様とすることができる。
【０００９】
また、本発明に係る表示装置の好適な態様として、ひとつの単位画素において、各々の表示色が異なる複数のサブ画素領域でひとつの組が構成され、表示領域は複数の組からなる態様とすることもできる。この態様によれば、各々の表示色が異なる複数のサブ画素領域から構成される組ごとにセンシング回路を配置する態様と比べてセンシング回路の数を減らすことができるという利点がある。
【００１０】
また、本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の機器としては、パーソナルコンピュータや携帯電話機などがある。
【発明を実施するための最良の形態】
【００１１】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る表示装置１０の構成を示すブロック図である。表示装置１０は、複数の画素回路Ｐが面状に配列された画素領域１００と、各画素回路Ｐを駆動する表示回路用走査線駆動回路２０およびデータ線駆動回路３０と、複数のセンシング回路４０と、各センシング回路４０を駆動するセンサ回路用走査線駆動回路４１と、各センシング回路４０からの検出信号Ｔが供給される検出回路４２とを有する。
【００１２】
図１に示す符号「Ｒ」、「Ｇ」、「Ｂ」は、各画素回路Ｐの表示色を示す。「Ｒ」は赤色を示し、「Ｇ」は緑色を示し、「Ｂ」は青色を示す。本実施形態においては、図１に示すように、「Ｒ」、「Ｇ」、「Ｂ」の各色を表示色とする３個の画素回路Ｐごとにひとつのセンシング回路４０が設けられる。本実施形態においては、「Ｒ」、「Ｇ」、「Ｂ」の各色を表示色とする３個の画素回路Ｐと、当該３個の画素回路Ｐに対応して設けられるひとつのセンシング回路４０とでひとつの単位画素Ｃが構成される。
【００１３】
図１に示すように、画素領域１００には、Ｘ方向に延在するｍ本の走査線１０２と、各走査線１０２と対をなしてＸ方向に延在するｍ本の制御線４３と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１０４と、各センシング回路４０に対応して設けられるとともにＹ方向に延在する複数（ｎ／３本）の検出線７４とが設けられる（ｍおよびｎは２以上の自然数）。各画素回路Ｐは、走査線１０２とデータ線１０４との交差に対応する位置に配置される。従って、これらの画素回路Ｐは縦ｍ行×横ｎ列のマトリクス状に配列する。また、各センシング回路４０は、制御線４３と検出線７４との交差に対応する位置に配置される。従って、これらのセンシング回路４０は縦ｍ行×横ｎ／３列のマトリクス状に配列する。画素領域１００の背面側には、バックライト（図示省略）が設けられている。
【００１４】
表示回路用走査線駆動回路２０は、ｍ本の走査線１０２の各々に出力される走査信号Ｇｉ（ｉ＝１〜ｍ）を水平走査期間毎に順番にアクティブレベルに設定することで各走査線１０２を順次に選択する。データ線駆動回路３０は、表示回路用走査線駆動回路２０が選択した走査線１０２に対応する１行分のｎ個の画素回路Ｐの各々に対応するデータ電位ＶＤ[１]ないしＶＤ[ｎ]を生成して各データ線１０４に出力する。第ｉ行の選択時に第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１０４に出力されるデータ電位ＶＤ[ｊ]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された階調に対応する電位となる。
【００１５】
図１に示すように、画素回路Ｐは、液晶素子５０とトランジスタ５１とを含む。液晶素子５０は、画素電極５３および共通電極５５と、両者間で発生する電界が印加される液晶５７とで構成される。共通電極５５には共通電位Ｖｃｏｍが供給される。本実施形態においては、画素電極５３と共通電極５５との間に発生する横方向の電界によって液晶５７の配向が制御される横電界方式を採用している。トランジスタ５１は、Ｎチャネル型のＴＦＴ（Thin  Film  Transistor）で構成され、画素電極５３とデータ線１０４との間に介在して両者間の導通を制御する。トランジスタ５１のゲートは走査線１０２に接続される。従って第ｉ行目の走査線１０２が選択されると、第ｉ行目の各画素回路Ｐのトランジスタ５１がオン状態となり、各画素回路Ｐの画素電極５３にはデータ線１０４からデータ電位ＶＤが供給される。これによって、各画素回路Ｐの画素電極５３と共通電極５５との間に電圧（＝ＶＤ−Ｖｃｏｍ）が印加される。各画素回路Ｐにおける液晶素子５０の透過率（バックライトから液晶素子５０に照射される光のうち観察側に透過する光量の割合）は、当該画素回路Ｐに供給されるデータ電位ＶＤに応じて変化する。
【００１６】
センサ回路用走査線駆動回路４１は、各センシング回路４０を駆動するためのリセット信号ＲＥＳおよび選択信号ＳＥＬを生成し、各制御線４３にリセット信号ＲＥＳおよび選択信号ＳＥＬを供給する。説明の便宜上、第ｉ行目の制御線４３に供給されるリセット信号ＲＥＳをＲＥＳ[ｉ]、選択信号ＳＥＬをＳＥＬ[ｉ]と表記する。図２に示すように、制御線４３は、各々がＸ方向に延在する第１制御線７２と第２制御線７６とからなり、第１制御線７２にはリセット信号ＲＥＳ[ｉ]が供給され、第２制御線７６には選択信号ＳＥＬ[ｉ]が供給される。センサ回路用走査線駆動回路４１によって駆動されたセンシング回路４０は、対象物との接触を検出するための検出信号Ｔを検出線７４へ出力する。検出回路４２は、各センシング回路４０から出力される検出信号Ｔに基づいて、対象物と表示装置１０との接触を検出する。
【００１７】
図２は、センシング回路４０の構成を示す回路図である。図２においては、第ｉ行に属するひとつのセンシング回路４０の構成が示されている。センシング回路４０は、リセットトランジスタ６１と、増幅トランジスタ６２と、選択トランジスタ６３と、基準容量素子Ｃｒと、受光量に応じた大きさの受光信号を出力する受光素子として機能するフォトダイオードＱとを備える。フォトダイオードＱの陽極は固定電位に接続されている。
【００１８】
図２に示すように、Ｎチャネル型のリセットトランジスタ６１のドレインは電源線７０に接続される一方、ソースは増幅トランジスタ６２のゲートと接続される。電源線７０には電源電位ＶＲＨが供給される。リセットトランジスタ６１のゲートは第１制御線７２に接続される。第１制御線７２にはリセット信号ＲＥＳ[ｉ]が供給される。リセット信号ＲＥＳ[ｉ]がハイレベルの場合、リセットトランジスタ６１はオン状態に遷移し、リセット信号ＲＥＳ[ｉ]がローレベルの場合、リセットトランジスタ６１はオフ状態に遷移する。
Ｎチャネル型の増幅トランジスタ６２のドレインは電源線７０に接続される一方、ソースはＮチャネル型の選択トランジスタ６３のドレインに接続される。
図２に示すように、増幅トランジスタ６２のゲートと電源線７０との間には基準容量素子Ｃｒが介在する。基準容量素子Ｃｒは、第１電極６４と第２電極６５とを備え、第１電極６４は電源線７０と接続される一方、第２電極６５は増幅トランジスタ６２のゲートと接続される。また、増幅トランジスタ６２のゲートにはフォトダイオードＱの陰極が接続される。フォトダイオードＱは、例えば、陽極と陰極の間に配置されたアモルファスシリコンにより構成される。
図２に示すように、選択トランジスタ６３のソースは検出線７４に接続される。選択トランジスタ６３のゲートは第２制御線７６に接続される。第２制御線７６には選択信号ＳＥＬ[ｉ]が供給される。選択信号ＳＥＬ[ｉ]がハイレベルの場合、選択トランジスタ６３はオン状態に遷移し、選択信号ＳＥＬ[ｉ]がローレベルの場合、選択トランジスタ６３はオフ状態に遷移する。
【００１９】
次に、センシング回路４０の動作を図３〜図６を参照しながら説明する。センシング回路４０は、リセット期間Ｔres、センシング期間Ｔsen、および読み出し期間Ｔoutを一単位として動作する。図３に示すように、リセット期間Ｔresにおいては、リセット信号ＲＥＳ[ｉ]はハイレベルに設定される。すなわち、リセット期間Ｔresにおいては、リセットトランジスタ６１はオン状態になる。一方、選択信号ＳＥＬ[ｉ]はローレベルに維持され、選択トランジスタ６３はオフ状態に維持される。このとき、図４に示すように、増幅トランジスタ６２のゲートの電位ＶＡは電源電位ＶＲＨに設定（リセット）される。
【００２０】
図３に示すように、リセット期間Ｔres経過後の次の期間であるセンシング期間Ｔsenにおいては、リセット信号ＲＥＳ[ｉ]のレベルがローレベルに遷移する。これにより、図５に示すように、リセットトランジスタ６１はオフ状態に遷移する。また、センシング期間Ｔsenにおいては、選択信号ＳＥＬ[ｉ]はローレベルに維持され、選択トランジスタ６３はオフ状態に維持される。このとき、増幅トランジスタ６２のゲートの電位ＶＡは、フォトダイオードＱの電圧Ｖｐｄに応じた値に設定される。フォトダイオードＱの電圧Ｖｐｄは、フォトダイオードＱに対して入射される光量に応じて決まる。
【００２１】
図３に示すように、センシング期間Ｔsenの次の期間である読み出し期間Ｔoutにおいては、選択信号ＳＥＬ[ｉ]がハイレベルに遷移する。これにより、図６に示すように選択トランジスタ６３がオン状態になり、増幅トランジスタ６２のゲートの電位ＶＡに応じた大きさの検出電流Ｉｔが検出線７４を流れる。この検出電流Ｉｔは検出回路４２へ供給される。
【００２２】
センシング期間Ｔsenにおいて指などの対象物が表示装置１０に影を落としながら接触または近接すると、影になった領域に対応して設けられたフォトダイオードＱの受光量が変化してフォトダイオードＱの電圧Ｖｐｄが変化する。これに応じて増幅トランジスタ６２のゲートの電位ＶＡも変化する。従って、対象物が接触または近接していない状態のときに読み出し期間Ｔsenにおいて出力される検出電流Ｉｔの値と、対象物が接触または近接したときに読み出し期間Ｔsenにおいて出力される検出電流Ｉｔの値とは異なる。検出回路４２は、検出電流Ｉｔ（検出信号Ｔに相当）の値に基づいて対象物と表示装置１０との接触または近接を検出する。
【００２３】
図７は、表示装置１０におけるひとつの単位画素Ｃを簡略化して表した平面図である。図７において、フォトダイオードＱが配置される領域を「受光領域Ｅ」と表記し、フォトダイオードＱからの受光信号を増幅して検出信号（検出電流Ｉｔ）を出力する回路部が配置される領域を「回路領域Ｆ」と表記する。図７に示すように、回路領域Ｆは受光領域Ｅから見てＸ方向に配置される。また、各画素電極５３が配置される領域を「サブ画素領域Ｇ」と表記する。本実施形態においては、図７に示すように、３個のサブ画素領域ＧがＸ方向に配列する。また、図７に示すように、受光領域Ｅと回路領域Ｆとで光検出領域Ｈが構成される。光検出領域Ｈから見てＸ方向と直交するＹ方向には、３個のサブ画素領域Ｇからなる表示領域Ｉが光検出領域Ｈに隣接して配置される。本実施形態においては、受光領域Ｅに対応するサブ画素領域Ｇを第１のサブ画素領域Ｇ１と表記し、回路領域Ｆに対応するサブ画素領域Ｇを第２のサブ画素領域Ｇ２と表記する。図７に示すように、光検出領域Ｈと表示領域Ｉとで単位画素Ｃが構成される。図７において、単位画素は矩形の形状で表される。
【００２４】
図８は、表示装置１０におけるひとつの単位画素Ｃの具体的な構造を示す平面図である（図７に対応）。図８において、同じハッチングが付された複数の要素または同じ点線で表された複数の要素は、共通の膜体（単層および複数層の何れであるかは不問である）の選択的な除去によって同一の工程で形成される。複数の要素が共通の膜体の選択的な除去によって同一の工程で形成されることを以下では単に「同層から形成される」と表記する。図８に示すように、受光領域ＥにはフォトダイオードＱが配置され、回路領域Ｆにはリセットトランジスタ６１、増幅トランジスタ６２、選択トランジスタ６３、基準容量素子Ｃｒが配置される。また、複数のサブ画素領域Ｇの各々には画素電極５３が配置される。
【００２５】
先ず、回路領域Ｆに配置された各要素の構造について説明する。図８に示すように、リセットトランジスタ６１の半導体層８１は、増幅トランジスタ６２の半導体層８２と、選択トランジスタ６３の半導体層８３と、各画素回路Ｐにおけるトランジスタ５１の半導体層５２と同層から形成される。リセットトランジスタ６１のゲート層８４は、増幅トランジスタ６２のゲート層８５と、選択トランジスタ６３のゲート層８６と、基準容量素子Ｃｒの第２電極６５と、トランジスタ５１のゲート層５４と同層から形成される。リセットトランジスタ６１のドレイン領域は、コンタクトホールＣＨ１を介して電源線７０と接続される。リセットトランジスタ６１のソース領域は、コンタクトホールＣＨ２を介して第１配線層８７と接続される。第１配線層８７は電源線７０と同層から形成される。図８に示すように、第１配線層８７はコンタクトホールＣＨ３を介して増幅トランジスタ６２のゲート層８５に接続されるとともに、コンタクトホールＣＨ４を介して第２配線層８８に接続される。第２配線層８８は増幅トランジスタ６２のゲート層８５と同層から形成される。
【００２６】
図８に示すように、増幅トランジスタ６２のゲート層８５は、基準容量素子Ｃｒにおける第２電極６５と連続的に形成される。また、図８に示すように、基準容量素子Ｃｒにおける第１電極６４はリセットトランジスタ６１の半導体層８１および増幅トランジスタ６２の半導体層８２と連続的に形成される。
【００２７】
図８に示すように、増幅トランジスタ６２のドレイン領域はコンタクトホールＣＨ５を介して電源線７０と接続される。また、図８に示すように、選択トランジスタ６３のソース領域はコンタクトホールＣＨ６を介して検出線７４と接続される。検出線７４は電源線７０と同層から形成される。本実施形態においては、増幅トランジスタ６２のソース領域と選択トランジスタ６３のドレイン領域とは連続している。
【００２８】
次に、受光領域Ｅに配置されたフォトダイオードＱの構造について説明する。図８に示すように、フォトダイオードＱの陰極はコンタクトホールＣＨ７を介して第２配線層８８と接続される。また、フォトダイオードの陽極はコンタクトホールＣＨ８を介して第３配線層８９と接続される。第３配線層８９は第２配線層８８と同層から形成される。第３配線層８９には固定電位が供給される。図８に示すように、本実施形態においては、第２配線層８８と第３配線層８９との間に２つのフォトダイオードＱが並列的に接続されている。図２においては、これら２つのフォトダイオードＱをひとつのフォトダイオードＱとして便宜的に表している。
【００２９】
次に、図８に示す第１のサブ画素領域Ｇ１に着目して説明する。図８に示すように、画素電極５３および共通電極５５は異なる層から形成されて互いに対向するように配置される。図８に示すように、共通電極５５には、画素電極５３と共通電極５５との間で発生する電界を通すためのスリット５８が形成される。本実施形態においては、共通電極５５は各サブ画素領域Ｇにわたって連続的に形成される。また、図８に示すように、トランジスタ５１のソースメタル９０は、コンタクトホールＣＨ９を介して画素電極５３と接続される。トランジスタ５１のソースメタル９０は、電源線７０と、検出線７４と、データ線１０４と同層から形成される。また、トランジスタ５１のドレインメタルはデータ線１０４と連続的に形成される。なお、各層間には絶縁層等の層が介在しているが、図８においては図示を省略している。
【００３０】
図９は、図８に示すＡ−Ａ’線から見た断面図である。図９に示すように、互いに対向する第１基板１１と第２基板１２との間に液晶５７が挟持される。液晶分子は、その長軸方向が基板と平行な方向となるように配列される。第１基板１１のうち第２基板１２との対向面上には第１絶縁層Ｆａ１が形成される。図９において第１絶縁層Ｆａ１は単一の層として表されているが、実際には複数の層から形成されており、各トランジスタの半導体層およびゲート層、電源線７０、検出線７４、データ線１０４などが各層の面上に形成される。ここでは詳細な説明は省略する。
【００３１】
図９に示すように、第１絶縁層Ｆａ１の面上には、画素電極５３が設けられる。画素電極５３は第２絶縁層Ｆａ２によって覆われる。第２絶縁層Ｆａ２の面上には、共通電極５５が画素電極５３と対向するように設けられる。画素電極５３と共通電極５５との間に電圧が印加されると、図８に示すように、画素電極５３と共通電極５５との間に電界Ｅが発生する。
【００３２】
再び図７に戻って説明を続ける。図７に示すように、受光領域ＥのＹ方向の長さＹｅは、回路領域ＦのＹ方向の長さＹｆよりも小さい。ここで、本実施形態においては、受光領域ＥのＹ方向の長さＹｅと受光領域Ｅに対応する第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１との和と、回路領域ＦのＹ方向の長さＹｆと回路領域Ｆに対応する第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２との和とを等しくするために、第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１を、第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２よりも大きく設定している。これにより、図２５に示される従来の構成と比べて、単位画素Ｃに生じるデッドスペースを軽減できるという利点がある。
【００３３】
ところで、本実施形態においては、第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２は第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１よりも小さく、第２のサブ画素領域Ｇ２において画像が表示される領域の面積は第１のサブ画素領域Ｇ１において画像が表示される領域の面積よりも小さい。そうすると、単位画素Ｃにおける「Ｒ（赤色）」「Ｇ（緑色）」「Ｂ（青色）」の表示色にばらつきが発生して表示品質が低下するという問題が発生する。ここで、青色は赤色や緑色に比べて視感度（色の明るさ）が低いから、本実施形態においては、ひとつの単位画素Ｃにおける３つのサブ画素領域Ｇのうち画像が表示される領域の面積が最も小さい第２のサブ画素領域Ｇ２の表示色を「Ｂ（青色）」としている。当該ひとつの単位画素Ｃにおいては、表示色が「Ｒ（赤色）」である第１のサブ画素領域Ｇ１において画像が表示される領域の面積と、表示色が「Ｇ（緑色）」である第１のサブ画素領域Ｇ１において画像が表示される領域の面積とは等しいから、青色よりも視感度が高い赤色と緑色とは揃って表示される。従って、本実施形態によれば、第２のサブ画素領域Ｇ２の表示色を青色以外の色（例えば赤色や緑色）にする態様と比べて見た目への影響を軽減できるから、表示品質の低下を抑制できるという利点がある。
【００３４】
＜Ｂ：第２実施形態＞
図１０は、本発明の第２実施形態に係る表示装置１０におけるひとつの単位画素Ｃを簡略化して示す平面図である（第１実施形態における図７に対応）。本実施形態においては、第１のサブ画素領域Ｇ１のＸ方向の長さＸ１と第２のサブ画素領域Ｇ２のＸ方向の長さＸ２とが異なり、かつ、第１のサブ画素領域Ｇ１において画像が表示される領域の面積と第２のサブ画素領域Ｇ２において画像が表示される領域の面積とが等しい点で上述の第１実施形態の構成と異なる。より具体的には、第１のサブ画素領域Ｇ１のＸ方向の長さＸ１は第２のサブ画素領域Ｇ２のＸ方向の長さＸ２より小さく、第１のサブ画素領域Ｇ１において画像が表示される領域の面積と第２のサブ画素領域において画像が表示される領域の面積とが等しい。このため、上述の第１実施形態とは異なり、単位画素Ｃにおける「Ｒ」「Ｇ」「Ｂ」の表示色にばらつきが発生することがないから、表示品質が低下することを抑制できるという利点がある。
【００３５】
＜Ｃ：第３実施形態＞
図１１は、本発明の第３実施形態に係る表示装置１０におけるセンシング回路４０の構成を示す回路図である（第１実施形態における図２に対応）。本実施形態に係るセンシング回路４０は、フォトダイオードＱを用いずに、接触検出用容量素子Ｃｌを用いる点で上述の各実施形態の構成と異なる。図１１に示すように、センシング回路４０は、リセットトランジスタ６１と、増幅トランジスタ６２と、選択トランジスタ６３と、基準容量素子Ｃｒと、接触検出用容量素子Ｃｌとを備える。図１１に示すように、接触検出用容量素子Ｃｌは、第３電極６６と第４電極６７とを含む。第３電極６６には共通電位Ｖｃｏｍが供給される。
【００３６】
図１１に示すように、Ｎチャネル型のリセットトランジスタ６１のドレインは電源線７０に接続される一方、ソースは増幅トランジスタ６２のゲートと接続される。電源線７０には電源電位ＶＲＨが供給される。リセットトランジスタ６１のゲートは第１制御線７２に接続される。第１制御線７２にはリセット信号ＲＥＳ[ｉ]が供給される。リセット信号ＲＥＳ[ｉ]がハイレベルの場合、リセットトランジスタ６１はオン状態に遷移し、リセット信号ＲＥＳ[ｉ]がローレベルの場合、リセットトランジスタ６１はオフ状態に遷移する。
Ｎチャネル型の増幅トランジスタ６２のドレインは電源線７０に接続される一方、ソースはＮチャネル型の選択トランジスタ６３のドレインに接続される。
図１１に示すように、増幅トランジスタ６２のゲートと第１制御線７２との間には基準容量素子Ｃｒが介在する。また、増幅トランジスタ６２のゲートは接触検出用容量素子Ｃｌの第４電極６７と接続される。
図１１に示すように、選択トランジスタ６３のソースは検出線７４に接続され、ゲートは第２制御線７６に接続される。第２制御線７６には選択信号ＳＥＬ[ｉ]が供給される。選択信号ＳＥＬ[ｉ]がハイレベルの場合、選択トランジスタ６３はオン状態に遷移し、選択信号ＳＥＬ[ｉ]がローレベルの場合、選択トランジスタ６３はオフ状態に遷移する。
【００３７】
次に、センシング回路４０の動作を図１２〜図１５を参照しながら説明する。センシング回路４０は、リセット期間Ｔres、センシング期間Ｔsen、および読み出し期間Ｔoutを一単位として動作する。図１２に示すように、リセット期間Ｔresにおいては、第１制御線７２に供給されるリセット信号ＲＥＳ[ｉ]のレベルは電位ＶＤに設定される。すなわち、リセット期間Ｔresにおいては、リセット信号ＲＥＳ[ｉ]のレベルはハイレベルに設定されてリセットトランジスタ６１はオン状態になる。一方、第２制御線７６に供給される選択信号ＳＥＬ[ｉ]はローレベルに維持され、選択トランジスタ６３はオフ状態に維持される。このとき、図１３に示すように、増幅トランジスタ６２のゲートの電位ＶＡは電源電位ＶＲＨに設定（リセット）される。また、接触検出用容量素子Ｃｌの第４電極６７にも電源電位ＶＲＨが供給され、接触検出用容量素子Ｃｌの第３電極６６と第４電極６７との間の電圧はＶＲＨ−Ｖｃｏｍに保持される。
【００３８】
図１２に示すように、リセット期間Ｔres経過後の次の期間であるセンシング期間Ｔsenにおいては、リセット信号ＲＥＳ[ｉ]のレベルがＶＤからＧＮＤ（＝０Ｖ）に変化する。これにより、図１４に示すように、リセットトランジスタ６１はオフ状態に遷移する。また、センシング期間Ｔsenにおいては、選択信号ＳＥＬ[ｉ]はローレベルに維持され、選択トランジスタ６３はオフ状態に維持される。増幅トランジスタ６２のゲートのインピーダンスは十分に高いから、センシング期間Ｔsenにおいては、増幅トランジスタ６２のゲートは電気的にフローティング状態になる。図１４に示すように、基準容量素子Ｃｒの一方の電極は第１制御線７２に接続されるから、第１制御線７２に供給されるリセット信号ＲＥＳのレベルがＶＤからＧＮＤに変化すると、それに応じて増幅トランジスタ６２のゲートの電位ＶＡも変化する。このときのゲートの電位ＶＡの変化量は、基準容量素子Ｃｒと接触検出用容量素子Ｃｌとの容量比に応じた値となる。
【００３９】
図１２に示すように、センシング期間Ｔsenの次の期間である読み出し期間Ｔoutにおいては、選択信号ＳＥＬ[ｉ]がハイレベルに遷移する。これにより、図１５に示すように選択トランジスタ６３がオン状態になり、増幅トランジスタ６２のゲートの電位ＶＡに応じた大きさの検出電流Ｉｔが検出線７４を流れる。この検出電流Ｉｔは検出回路４２へ供給される。
【００４０】
詳細な態様については後述するが、センシング期間Ｔsenにおいて対象物が表示装置１０に接触すると接触検出用容量素子Ｃｌの容量値が変化する。接触検出用容量素子Ｃｌの容量値が変化すると、それに応じて増幅トランジスタ６２のゲートの電位ＶＡも変化する。従って、対象物が表示装置１０に接触していない状態のときに読み出し期間Ｔsenにおいて出力される検出電流Ｉｔの値と、対象物が表示装置に接触したときに読み出し期間Ｔsenにおいて出力される検出電流Ｉｔの値とは異なる。検出回路４０は、検出電流Ｉｔ（検出信号Ｔに相当）の値に基づいて対象物と表示装置１０との接触を検出する。
【００４１】
図１６は、表示装置１０におけるひとつの単位画素Ｃを簡略化して表した平面図である。図１６において、接触検出用容量素子Ｃｌが配置される領域を「容量素子領域Ｋ」と表記し、接触検出用容量素子Ｃｌの容量値に応じた検出信号（検出電流Ｉｔ）を出力する回路部が配置される領域を「回路領域Ｆ」と表記する。図１６に示すように、回路領域Ｆは容量素子領域Ｋから見てＸ方向に配置される。また、第１実施形態と同様に、各画素電極５３が配置される領域を「サブ画素領域Ｇ」と表記する。本実施形態においても、３個のサブ画素領域ＧがＸ方向に配列する。図１６に示すように、容量素子領域Ｋと回路領域Ｆとで静電容量検出領域Ｌが構成される。静電容量検出領域Ｌから見てＹ方向には、３個のサブ画素領域Ｇからなる表示領域Ｉが静電容量検出領域Ｌに隣接して配置される。容量素子領域Ｋに対応するサブ画素領域Ｇを第１のサブ画素領域Ｇ１と表記し、回路領域Ｆに対応するサブ画素領域Ｇを第２のサブ画素領域Ｇ２と表記する。図１６に示すように、静電容量検出領域Ｌと表示領域Ｉとで単位画素Ｃが構成される。図１６において、単位画素Ｃは矩形の形状で表される。
【００４２】
図１７は、本実施形態に係る表示装置１０におけるひとつの単位画素Ｃの構造を示す平面図である（図１６に対応）。図１７に示すように、容量素子領域Ｋには接触検出用容量素子Ｃｌを構成する第３電極６６と第４電極６７とが配置され、回路領域Ｆにはリセットトランジスタ６１、増幅トランジスタ６２、選択トランジスタ６３、基準容量素子Ｃｒが配置される。また、複数のサブ画素領域Ｇの各々には画素電極５３が配置される。
【００４３】
図１７に示す容量素子領域Ｋにおいて、第４電極６７は、コンタクトホールＣＨ１０を介して第２配線層８８と接続される。第４電極６７は、画素電極５３と同層から形成される。第３電極６６は、第４電極６７と対向するように配置され、共通電極５５と同層から形成される。第３電極６６には、第３電極６６と第４電極６７との間で発生する電界を通すためのスリット６８が形成される。
【００４４】
図１７に示す回路領域Ｆにおいて、基準容量素子Ｃｒにおける第１電極６４は、コンタクトホールＣＨ１１を介して第４配線層９２と接続される。第４配線層９２は、コンタクトホールＣＨ１２を介してリセットトランジスタ６１のゲート層８４（図１１における第１制御線７２に相当）と接続される。すなわち、基準容量素子Ｃｒの第１電極６４は、第４配線層９２を介してリセットトランジスタ６１のゲート層８４と接続される。その他の構成は第１実施形態の構成と同じであるから、重複する部分については説明を省略する。
【００４５】
図１８は、図１７に示すＢ−Ｂ’線から見た断面図である。図１８に示すように、互いに対向する第１基板１１と第２基板１２との間に誘電物質である液晶５７が挟持される。第１基板１１のうち第２基板１２との対向面上には第３絶縁層Ｆａ３が形成される。図１８において第３絶縁層Ｆａ３は単一の層として表されているが、実際には複数の層から形成されており、各トランジスタの半導体層およびゲート層、電源線７０、検出線７４、データ線１０４などが各層の面上に形成される。ここでは詳細な説明は省略する。
【００４６】
図１８に示すように、第３絶縁層Ｆａ３の面上には、第４電極６７が設けられる。第４電極６７は第４絶縁層Ｆａ４によって覆われる。第４絶縁層Ｆａ４の面上には、第３電極６６が第４電極６７と対向するように設けられる。本実施形態においては、図１８に示すように、第３電極６６および第４電極６７と、両者間で発生する電界が印加される液晶５７とで容量Ｃｌｍが複数構成される。これら複数の容量Ｃｌｍで、図１１に示す接触検出用容量素子Ｃｌが構成される。
【００４７】
ここで、接触検出用容量素子Ｃｌの容量値の変化について簡単に説明する。指などの対象物が表示装置１０に接触すると基板が撓み、第１基板１１と第２基板１２との距離が小さくなる。これにより、基板間に挟持された液晶５７の配向が乱れ、容量Ｃｌｍの容量値が変化する。従って、接触検出用容量素子Ｃｌの容量値が変化する。
【００４８】
再び図１６に戻って説明を続ける。図１６に示すように、容量素子領域ＫのＹ方向の長さＹｋは、回路領域ＦのＹ方向の長さＹｆよりも小さい。ここで、本実施形態においては、容量素子領域ＫのＹ方向の長さＹｋと容量素子領域Ｋに対応する第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１との和と、回路領域ＦのＹ方向の長さＹｆと回路領域Ｆに対応する第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２との和とを等しくするために、第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１を、第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２よりも大きく設定している。これにより、上述の第１実施形態と同様に、図２５に示される従来の構成と比べて、単位画素Ｃに生じるデッドスペースを軽減できるという利点がある。また、本実施形態においても、上述の第１実施形態と同様に、ひとつの単位画素Ｃにおける３つのサブ画素領域Ｇのうち画像が表示される領域の面積が最も小さい第２のサブ画素領域Ｇ２の表示色を「Ｂ（青色）」とすることもできる。さらに、上述の第２実施形態と同様に、第１のサブ画素領域Ｇ１のＸ方向の長さＸ１を第２のサブ画素領域Ｇ２のＸ方向の長さＸ２より小さくすることで、第１のサブ画素領域Ｇ１において画像が表示される領域の面積と第２のサブ画素領域において画像が表示される領域の面積とを等しくすることもできる。
【００４９】
＜Ｄ：変形例＞
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００５０】
（１）変形例１
上述の各実施形態に係る単位画素Ｃにおいては、「Ｒ」、「Ｇ」、「Ｂ」の各色を表示色とする３個のサブ画素領域Ｇで表示領域Ｉが構成される態様が例示されているが、これに限らず、例えば図１９に示すように、各々の表示色が「Ｒ」「Ｇ」「Ｂ」である３個のサブ画素領域Ｇでひとつの組Ｊを構成し、複数の組Ｊで表示領域Ｉを構成する態様とすることもできる。図２０は、図１９に示す態様の具体的な構造を示す平面図である。図１９および図２０の態様によれば、上述の各実施形態のようにひとつの組Ｊにひとつのセンシング回路４０が対応して設けられる態様と比べて、センシング回路４０の数を減らすことができる。これにより、センシングデータの処理量を減らすことができるから、データ処理速度の向上ならびに消費電力の低減が図られる。
【００５１】
また、上述の第１実施形態のように、回路領域Ｆに対応する第２のサブ画素領域Ｇ２において画像が表示される領域の面積が、受光領域Ｅに対応する第１のサブ画素領域Ｇ１において画像が表示される領域の面積よりも小さい態様においては、複数の組Ｊごとにセンシング回路４０を設けることで、画像が表示される領域の面積が小さい第２のサブ画素領域Ｇ２の数を、各組Ｊごとにセンシング回路４０を設ける態様よりも少なくできるから、表示装置１０において画像が表示される領域の面積を大きくできるという利点がある。
【００５２】
なお、各々の表示色が「Ｒ」「Ｇ」「Ｂ」である３個のサブ画素領域Ｇでひとつの組Ｊを構成する態様に限らず、例えば各々の表示色が「Ｒ」「Ｇ」「Ｂ」「Ｗ（白色）」である４個のサブ画素領域Ｇでひとつの組Ｊを構成することもできる。要するに、各々の表示色が異なる複数のサブ画素領域Ｇでひとつの組Ｊが構成される態様であればよく、各組Ｊごとにセンシング回路４０を設けることもできるし、複数の組Ｊごとにセンシング回路４０を設けることもできる。
【００５３】
（２）変形例２
上述の各実施形態においては、第１基板１１上に画素電極５３と共通電極５５とが配置される態様が例示されているが、これに限らず、例えば画素電極５３および共通電極５５のうちの一方の電極を第１基板１１上に設ける一方、他方の電極を第２基板１２のうち第１基板１１との対向面上に設ける態様とすることもできる。また、上述の第３実施形態において、接触検出用容量素子Ｃｌを構成する第３電極６６と第４電極６７とは、第１基板１１上に設けられているが、これも上記と同様に、第３電極６６および第４電極６７のうちの一方の電極を第１基板１１上に設ける一方、他方の電極を第２基板１２のうち第１基板１１との対向面上に設ける態様とすることもできる。
【００５４】
（３）変形例３
上述の第１実施形態においては、図７に示すように、受光領域ＥのＹ方向の長さＹｅが回路領域ＦのＹ方向の長さＹｆよりも小さい態様が例示されているが、これに限らず、図２１に示すように、受光領域のＹ方向の長さＹｅが回路領域ＦのＹ方向の長さＹｆよりも大きい態様とすることもできる。この場合、回路領域Ｆに対応するサブ画素領域Ｇを第１のサブ画素領域Ｇ１と表記し、受光領域Ｅに対応するサブ画素領域Ｇを第２のサブ画素領域Ｇ２と表記する。図２１に示す構成においても、受光領域ＥのＹ方向の長さＹｅと受光領域Ｅに対応する第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２との和と、回路領域ＦのＹ方向の長さＹｆと回路領域Ｆに対応する第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１との和とを等しくするために、第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１は、第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２よりも大きく設定される。これにより、図２５に示される従来の構成と比べて、単位画素Ｃに生じるデッドスペースを軽減できるという利点がある。
【００５５】
要するに、本発明に係る表示装置１０においては、受光領域ＥのＹ方向の長さＹｅと回路領域ＦのＹ方向の長さＹｆとは異なり、受光領域Ｅおよび回路領域ＦのうちＹ方向の長さが小さい方に隣接する第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１は、受光領域Ｅおよび回路領域ＦのうちＹ方向の長さが大きい方に隣接する第２のサブ画素領域Ｇ２のＹ方向の長さよりも大きい態様であればよい。
【００５６】
（４）変形例４
上述の第１実施形態においては、受光領域ＥのＹ方向の長さＹｅと第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１との和と、回路領域ＦのＹ方向の長さＹｆと第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２との和とが等しい態様が例示されているが、これに限らず、受光領域ＥのＹ方向の長さＹｅと第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１との和と、回路領域ＦのＹ方向の長さＹｆと第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２との和とが異なる値となる態様とすることもできる。この態様においては、受光領域ＥのＹ方向の長さＹｅと第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１との和と、回路領域ＦのＹ方向の長さＹｆと第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２との和との差が、図２５に示す従来の構成と比べて小さくなるように、第１のサブ画素領域Ｇ１のＹ方向の長さＹｇ１を、第２のサブ画素領域Ｇ２のＹ方向の長さＹｇ２よりも大きく設定することで、単位画素Ｃに生じるデッドスペースを図２５に示す構成と比べて軽減できる。
【００５７】
（５）変形例５
上述の各実施形態に係る表示装置１０において、第１基板１１と第２基板１２との間に挟持される電気光学素子の種類は任意である。例えば上述の各実施形態のように、液晶５７が第１基板１１と第２基板１２との間に挟持される態様とすることもできるし、有機発光ダイオード素子、無機発光ダイオード、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などを液晶の代わりに採用することもできる。また、上述の第３実施形態に係るセンシング回路４０において、第１基板１１と第２基板１２との間に挟持される誘電物質の種類も任意である。
【００５８】
＜Ｅ：応用例＞
次に、本発明に係る表示装置１０を利用した電子機器について説明する。図２１は、以上に説明した何れかの形態に係る表示装置１０を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置１０と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。
【００５９】
図２２に、実施形態に係る表示装置１０を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置１０を備える。スクロールボタン３００２を操作することによって、表示装置１０に表示される画面がスクロールされる。
【００６０】
図２３に、実施形態に係る表示装置１０を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置１０を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が表示装置１０に表示される。
【００６１】
なお、本発明に係る表示装置が適用される電子機器としては、図２１から図２３に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る表示装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の表示装置は利用される。
【図面の簡単な説明】
【００６２】
【図１】第１実施形態に係る表示装置の構成を示すブロック図である。
【図２】同実施形態に係るセンシング回路の構成を示す回路図である。
【図３】同実施形態に係るセンシング回路の動作を示すタイミングチャートである。
【図４】リセット期間におけるセンシング回路の動作を示す説明図である。
【図５】センシング期間におけるセンシング回路の動作を示す説明図である。
【図６】読み出し期間におけるセンシング回路の動作を示す説明図である。
【図７】第１実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図８】同実施形態に係る単位画素の具体的な構造を示す平面図である。
【図９】図８に示すＡ−Ａ’線から見た断面図である。
【図１０】第２実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図１１】第３実施形態に係るセンシング回路の構成を示す回路図である。
【図１２】同実施形態に係るセンシング回路の動作を示すタイミングチャートである。
【図１３】リセット期間におけるセンシング回路の動作を示す説明図である。
【図１４】センシング期間におけるセンシング回路の動作を示す説明図である。
【図１５】読み出し期間におけるセンシング回路の動作を示す説明図である。
【図１６】第３実施形態に係る単位画素の構成を簡略化して示す平面図である。
【図１７】同実施形態に係る単位画素の具体的な構造を示す平面図である。
【図１８】図１７に示すＢ−Ｂ’線から見た断面図である。
【図１９】本発明の変形例に係る単位画素を簡略化して示す平面図である。
【図２０】本発明の変形例に係る単位画素の具体的な構造を示す平面図である。
【図２１】本発明の変形例に係る単位画素を簡略化して示す平面図である。
【図２２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２５】従来の単位画素の構成を示す平面図である。
【符号の説明】
【００６３】
１０……表示装置、１１……第１基板、１２……第２基板、４０……センシング回路、４２……検出回路、５０……液晶素子、５３……画素電極、５５……共通電極、５７……液晶、６４……第１電極、６５……第２電極、６６……第３電極、６７……第４電極、Ｃ……単位画素、Ｃｌ……接触検出用容量素子、Ｅ……受光領域、Ｆ……回路領域、Ｇ１……第１のサブ画素領域、Ｇ２……第２のサブ画素領域、Ｊ……組、Ｐ……画素回路、Ｑ……フォトダイオード。
【図１】
2009271308.tif 000003
【図２】
2009271308.tif 000004
【図３】
2009271308.tif 000005
【図４】
2009271308.tif 000006
【図５】
2009271308.tif 000007
【図６】
2009271308.tif 000008
【図７】
2009271308.tif 000009
【図８】
2009271308.tif 000010
【図９】
2009271308.tif 000011
【図１０】
2009271308.tif 000012
【図１１】
2009271308.tif 000013
【図１２】
2009271308.tif 000014
【図１３】
2009271308.tif 000015
【図１４】
2009271308.tif 000016
【図１５】
2009271308.tif 000017
【図１６】
2009271308.tif 000018
【図１７】
2009271308.tif 000019
【図１８】
2009271308.tif 000020
【図１９】
2009271308.tif 000021
【図２０】
2009271308.tif 000022
【図２１】
2009271308.tif 000023
【図２２】
2009271308.tif 000024
【図２３】
2009271308.tif 000025
【図２４】
2009271308.tif 000026
【図２５】
2009271308.tif 000027