(57)【要約】【課題】ポッティング剤内部又は界面に存在する電荷による出力信号のオフセットを改善する。【解決手段】半導体圧力センサ１の出力信号を計測する際、ステップＳ１の処理として半導体圧力センサ１のブリッジ回路の４つの端子（接地端子ＧＮＤ，バイアス電圧印加用端子Ｖｄｄ，及び電圧出力端子Ｖｏｕｔ＋，Ｖｏｕｔ−）のうち、少なくとも２つの端子を測定単位周期ｔｎに合わせて同時に接地又は同電位にする、若しくは、４つの端子を２端子ずつ順序だてて接地又は同電位にした後、ステップＳ２の処理として各端子を通常の配線状態にして半導体圧力センサ１の出力信号を計測する。【選択図】図２
2009175089.tif 000002
【特許請求の範囲】
【請求項１】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記センサの出力信号を測定する際、前記検出回路の少なくとも２つの端子を測定単位周期に合わせて同時に接地した後に前記センサの出力信号を測定することを特徴とする信号処理回路。
【請求項２】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記センサの出力信号を測定する際、前記検出回路の少なくとも２つの端子を測定単位周期に合わせて同時に同電位にした後に前記センサの出力信号を測定することを特徴とする信号処理回路。
【請求項３】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記処理信号を出力する前に一度以上、前記検出回路の少なくとも２つの端子を同時に接地した後に前記センサの出力信号を測定することを特徴とする信号処理回路。
【請求項４】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記処理信号を出力する前に一度以上、前記検出回路の少なくとも２つの端子を同時に同電位にした後に前記センサの出力信号を測定することを特徴とする信号処理回路。
【請求項５】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記センサの出力信号を測定する際、前記検出回路の端子を測定単位周期に合わせて２端子ずつ順序だてて同時に接地した後に前記センサの出力信号を測定することを特徴とする信号処理回路。
【請求項６】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記センサの出力信号を測定する際、前記検出回路の端子を測定単位周期に合わせて２端子ずつ順序だてて同時に同電位にした後に前記センサの出力信号を測定することを特徴とする信号処理回路。
【請求項７】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記処理信号を出力する前に一度以上、前記検出回路の端子を２端子ずつ順序だてて同時に接地した後に前記センサの出力信号を測定することを特徴とする信号処理回路。
【請求項８】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記処理信号を出力する前に一度以上、前記検出回路の端子を２端子ずつ順序だてて同時に同電位にした後に前記センサの出力信号を測定することを特徴とする信号処理回路。
【請求項９】
複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、前記センサの出力信号を測定する際、正方向バイアスと逆方向バイアスを一組とするバイアス電圧を前記検出回路に印加し、検出回路の差動出力信号を測定する場合には、逆方向バイアス印加時に出力される差動出力信号を反転出力することを特徴とする信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロメカニカルデバイスの信号処理回路に関する。
【背景技術】
【０００２】
マイクロエレクトロメカニカルデバイス（以下、センサチップと表記）はシリコン等の半導体基板を加工することにより製造される。センサチップは、微細な機械要素を有し、この機械要素の変位動作に応じて信号を出力する。このようなセンサチップから出力される信号は非常に微弱であるために信号処理回路（例えばASIC:Application Specific Integrated Circuit）により増幅された後に正式な出力となる。信号処理回路は、半導体製造プロセスを利用して製作可能であるので、センサチップと一体構造で製作されることがある。またセンサチップと信号処理回路を個別に製作して実装時に組み合わせることにより３次元的な実装も可能であることから、実装用のハウジングの設計時にセンサチップと信号処理回路の形状を設計することもある。
【特許文献１】特開平10-319036号公報
【特許文献２】特開平08-327677号公報
【特許文献３】特開2005-010108号公報
【特許文献４】特開平09-257829号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般に、センサチップと信号処理回路の一体構造をハウジングに実装する場合やセンサチップと信号処理回路をハウジング内に一緒に実装する場合、外的環境からの保護（耐溶剤性，耐食性等）を目的として樹脂材料等によりポッティング（樹脂盛コーティング）を施す。しかしながらポッティングによれば、外的環境から保護することはできるが、ポッティング剤内部や界面にチャージが発生することにより出力信号にオフセットが発生することがある。
【０００４】
本発明は上記課題を解決するためになされたものであり、ポッティング剤内部や界面に存在する電荷により出力信号のオフセットが発生することを抑制可能な信号処理回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の第１の態様に係る信号処理回路は、複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、センサの出力信号を測定する際又は処理信号を出力する前に一度以上、検出回路の少なくとも２つの端子を測定単位周期に合わせて同時に接地又は同電位にした後にセンサの出力信号を測定する。
【０００６】
本発明の第２の態様に係る信号処理回路は、複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、センサの出力信号を測定する際又は処理信号を出力する前に一度以上、検出回路の端子を２端子ずつ順序だてて同時に接地又は同電位にした後にセンサの出力信号を測定する。
【０００７】
本発明の第３の態様に係る信号処理回路は、複数のピエゾ抵抗素子と配線素子により形成された検出回路を有するセンサの出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する信号処理回路であって、センサの出力信号を測定する際、正方向バイアスと逆方向バイアスを一組とするバイアス電圧を検出回路に印加し、検出回路の差動出力信号を測定する場合には、逆方向バイアス印加時に出力される差動出力信号を反転出力する。
【発明の効果】
【０００８】
本発明に係る信号処理回路によれば、ポッティング剤内部や界面に存在する電荷によって出力信号のオフセットが発生することを抑制できる。
【発明を実施するための最良の形態】
【０００９】
本発明に係る信号処理回路は、例えば図1(a),(b)に示す半導体圧力センサ１の出力信号を測定し、測定された出力信号に所定の処理を施して処理信号として出力する処理に適用できる。図1(a),(b)に示す半導体圧力センサ１は、矩形形状のダイヤフラム部２が形成された半導体基板３と、ダイヤフラム部２表面に形成されたピエゾ抵抗素子Ｒ１〜Ｒ４と、ピエゾ抵抗素子Ｒ１〜Ｒ４を接続することにより図1(c)に示すブリッジ回路を構成する拡散配線Ｌ１〜Ｌ４，接地端子ＧＮＤ，バイアス電圧印加用端子Ｖｄｄ，及び電圧出力端子Ｖｏｕｔ＋，Ｖｏｕｔ−とを備える。
【００１０】
この半導体圧力センサ１では、ピエゾ抵抗素子Ｒ１及びピエゾ抵抗素子Ｒ３とピエゾ抵抗素子Ｒ２及びピエゾ抵抗素子Ｒ４とがそれぞれ対になってブリッジ回路上で対向配置されている。このような構成によれば、ダイヤフラム部２の一方の表面に圧力が加わると、ダイヤフラム部２の上面と下面との間に差圧が生じることによってダイヤフラム部２に撓みが生じ、この撓みによってピエゾ抵抗素子を構成する結晶が歪んで抵抗値が変化する。そしてピエゾ抵抗素子の抵抗値の変化をブリッジ回路を利用してバイアス電圧印加用端子Ｖｄｄに印加されたバイアス電圧Ｂｉａｓに対する電圧変化として出力端子Ｖｏｕｔ＋，Ｖｏｕｔ−から出力する。
【００１１】
本願発明の発明者らは、鋭意研究を重ねてきた結果、このような半導体圧力センサ１では、実装時にポッティング剤内部又は界面において電荷が発生した場合、ピエゾ抵抗素子同士間、ピエゾ抵抗素子と拡散配線間、及び拡散配線同士間にリーク電流が発生し、このリーク電流の影響によって出力信号のオフセットが発生することを知見した。そこで本発明に係る信号処理回路は、以下の処理を実行することにより、実装時にポッティング剤内部や界面に存在する電荷を除去し、出力信号のオフセットが発生することを抑制する。以下、図２乃至図４を参照して、本発明の第１及び第２の実施形態となる信号処理回路について説明する。
【００１２】
〔第１の実施形態〕
本発明の第１の実施形態となる信号処理回路は、半導体圧力センサ１の出力信号を計測する際、図２に示すように、ステップＳ１の処理として半導体圧力センサ１のブリッジ回路の４つの端子（接地端子ＧＮＤ，バイアス電圧印加用端子Ｖｄｄ，及び電圧出力端子Ｖｏｕｔ＋，Ｖｏｕｔ−）のうち、少なくとも２つの端子を測定単位周期ｔｎに合わせて同時に接地又は同電位にする、若しくは、４つの端子を２端子ずつ順序だてて接地又は同電位にした後、ステップＳ２の処理として各端子を通常の配線状態にして半導体圧力センサ１の出力信号を計測する。このような構成によれば、ポッティング剤内部又は界面に存在する電荷を放電できるので、電荷による出力信号のオフセットを改善することができる。また４つの端子を２端子ずつ順序だてて接地又は同電位にした場合には、放電作業を実施済みの端子を利用して測定を行いつつ、放電作業が未完了の端子について放電作業を実施することができる。なお信号処理回路は、処理信号を出力する前（電源投入直後）に一度以上、半導体圧力センサ１のブリッジ回路の４つの端子のうち、少なくとも２つの端子を同時に接地又は同電位にする、若しくは、４つの端子を２端子ずつ順序だてて接地又は同電位にした後、各端子を通常の配線状態にして半導体圧力センサ１の出力信号を計測するようにしてもよい。このような構成によれば、半導体圧力センサ１に通電する以前にチャージされている電荷を放電し、電荷による出力信号のオフセットを改善することができる。
【００１３】
〔第２の実施形態〕
一般に、ブリッジ回路の差動出力信号を検出するためにバイアス電圧印加用端子Ｖｄｄに正バイアスを印加した際にポッティング剤内部又は界面に電荷が存在する場合には、差動出力信号は図４（ａ）に示すように時間経過に伴い一定値に収束するようになる。そこで本発明の第２の実施形態となる信号処理回路は、半導体圧力センサ１の差動出力信号を計測する際、図３に示すように正方向バイアスと逆方向バイアスを一組とするバイアス電圧をブリッジ回路に印加すると共に、逆方向バイアス印加時に出力される差動出力信号を反転出力する。このような構成によれば、差動出力信号は測定単位周期ｔｎが短くなり高周波数になるのに応じて図４（ｂ）〜（ｄ）に示すように変化し高分解能が実現され、図４（ｅ）に示すように半導体圧力センサ１への入力信号に対し差動出力信号が同調するようになる。従ってこのような構成によれば、ポッティング剤内部又は界面に電荷が存在する場合であっても半導体圧力センサ１の差動出力信号を高分解能で測定することができる。
【００１４】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態となる半導体圧力センサの構成を示す(a)上面図及び(b)断面図と(c)この半導体圧力センサのピエゾ抵抗素子により構成されるブリッジ回路の構成を示す回路図である。
【図２】本発明の第１の実施形態となる信号処理回路による信号処理の流れを示す模式図である。
【図３】本発明の第２の実施形態となる信号処理回路による信号処理の流れを示す模式図である。
【図４】(a)従来の半導体圧力センサの差動出力信号の時間変化，(b)〜(d)図３に示す信号処理による差動出力信号の時間変化，及び(e)半導体圧力センサへの入力信号の時間変化に応じた差動出力信号の時間変化を示す図である。
【符号の説明】
【００１６】
１：半導体圧力センサ
２：半導体基板
３：ダイヤフラム部
ＧＮＤ：接地端子
Ｌ１〜Ｌ４：拡散配線
Ｒ１〜Ｒ４：ピエゾ抵抗素子
Ｖｄｄ：バイアス電圧印加用端子
Ｖｏｕｔ＋，Ｖｏｕｔ−：出力端子
【図１】
2009175089.tif 000003
【図２】
2009175089.tif 000004
【図３】
2009175089.tif 000005
【図４】
2009175089.tif 000006