(57)【要約】【課題】信号遅延量が短い無瞬断切替型伝送装置を提供する。【解決手段】遅延メモリ１３３ａ，１３３ｂは、伝送路１２０ａ，１２０ｂから受信した伝送フレームを蓄積する。選択部１３４は、遅延メモリ１３３ａ，１３３ｂから読み出された伝送フレームの一方を出力する。整数カウンタ１３７ａは、マルチフレームと同じ周期で一周し且つ伝送フレームの１フレーム周期毎にカウントアップする。小数部カウンタ１３７ｂは、１フレーム分の時間に０から７８２まで数えるカウンタである。位相検出部１３８ａ，１３８ｂは、伝送経路１２０ａ，１２０ｂから受信された伝送フレームの位相を検出する。遅延制御情報算出部１４０は、遅延メモリ１３３ａ，１３３ｂに伝送フレームが書き込まれたときの基準タイムスタンプを用いて遅延制御情報を生成する。読出制御部１４１は、遅延制御情報に応じて遅延メモリ１３３ａ，１３３ｂの読み出しを制御する。【選択図】図１
2009010753.tif 000002
【特許請求の範囲】
【請求項１】
多重化された伝送経路からそれぞれ伝送信号を入力し、選択される該伝送信号を無瞬断で切り換える無瞬断切替型伝送装置であって、
前記伝送経路毎に設けられた、前記伝送信号を一時的に蓄積する遅延メモリと、
これら遅延メモリから読み出された前記伝送信号のいずれか１つを選択的に出力する選択部と、
マルチフレームと同じ周期で一周し且つ前記伝送信号の１フレーム周期毎にカウントアップする整数部カウンタと、該１フレーム周期に零から該伝送信号の最大ポインタ値までの計数を行う小数部カウンタとを有し、これらカウンタの計数値を基準タイムスタンプ値として出力する基準タイムスタンプ部と、
前記伝送経路から受信された前記伝送信号の位相を検出する位相検出部と、
前記伝送経路から受信された前記伝送信号を前記位相検出部の検出結果に基づいて前記遅延メモリに書き込む書込制御部と、
前記書込制御部がそれぞれの前記遅延メモリに前記伝送信号を書き込んだときの前記基準タイムスタンプ値を用いて遅延制御情報を生成する遅延制御情報算出処理部と、
前記遅延制御情報に応じて前記遅延メモリの読み出し制御を行う読出制御部と、
を備えることを特徴とする無瞬断切替型伝送装置。
【請求項２】
前記遅延制御情報算出処理部が、
前記書込制御部がそれぞれの前記遅延メモリに前記伝送信号を書き込んだときの前記基準タイムスタンプ値をそれぞれ入力して保持する入力位相保持部と、
該基準タイムスタンプ値を比較することにより、それぞれの前記伝送経路の長短関係を示す長短情報とこれら伝送経路から受信された前記伝送信号の位相差を示す位相差情報とを生成する信号位相情報計算部と、
該基準タイムスタンプ値、前記長短情報および前記位相差情報を用いて前記遅延制御情報を生成する遅延情報生成部と、
を備えることを特徴とする請求項１に記載の無瞬断切替型伝送装置。
【請求項３】
前記遅延制御情報が、前記遅延メモリから前記伝送信号を読み出すときの初期位相および初期遅延量を含むことを特徴とする請求項１または２に記載の無瞬断切替型伝送装置。
【請求項４】
前記遅延メモリへの前記伝送信号の書き込みおよび読み出しを監視することによって当該遅延メモリの信号蓄積量を判断し、該信号蓄積量と前記初期遅延量との差の増減に応じて正または負のスタッフ要求を生成するスタッフ検出部をさらに備え、
前記読出制御部が、該スタッフ要求に応じてスタッフ操作を行う、
ことを特徴とする請求項３に記載の無瞬断切替型伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多重化された伝送システムで使用される伝送装置に関し、より詳細には、このような伝送装置に設けられる無瞬断切替機能の改良に関する。この発明は、例えば、二重化されたバーチャル・コンテナ(Virtual Container) パスを用いて伝送を行うＳＤＨ(Synchronous Digital Hierarchy) 伝送装置に採用することができる。
【背景技術】
【０００２】
インターネット等の伝送システムでは、伝送経路でデータ誤り等の障害が発生すると、データ再送要求、問い合わせ、確認等のトラフィックが発生する。このため、些細な通信障害であっても、トラフィックが急激に増大して大規模な通信障害に発展してしまい、復旧に長時間を要する場合もある。
【０００３】
このような通信障害を回避する技術として、伝送経路を二重化する技術が、従来より知られている。二重化された伝送システムでは、送信装置、中継装置、受信装置等の伝送装置間が二系統の伝送経路で接続され、現用系伝送経路で障害等が発生した場合には、伝送経路を予備系伝送経路に速やかに切り換える。例えば、ＳＤＨ標準に準拠した伝送システム（以下、「ＳＤＨ伝送システム」と記す）では、バーチャル・コンテナ・パスを二重化することによって、上述のような通信障害拡大の抑制が図られる。二重化されたＳＤＨ伝送システムを開示した文献としては、例えば下記特許文献１〜４がある。
【０００４】
二重化された伝送システムでは、現用系伝送路と予備系伝送路との切り替えを、間断なく瞬時に行う必要がある。しかしながら、ＳＤＨ伝送システムでは、バーチャル・コンテナ・パスによって二重化を実現するために、現用系伝送経路と予備系伝送経路とで伝送時間を一致させることは困難であり、このため、これら伝送経路の間で伝送データの位相差が発生してしまう。したがって、ＳＤＨ伝送システムでは、現用系伝送経路と予備系伝送経路とを無瞬断で切り換えるために、以下のような無瞬断切り替え機能を使用する。
【０００５】
図４は、従来の伝送システム４００の要部構成例を示すブロック図である。また、図５は、図４に示した伝送システムの動作を説明するための概念図である。
【０００６】
送信側伝送装置４１０は、周知の方法で、バーチャル・コンテナを生成する。このバーチャル・コンテナは、パス・オーバーヘッド（ＰＯＨ）と称されるヘッダ情報を含む。位相情報挿入部４１１は、マルチフレーム情報（すなわちフレーム位相を識別するための情報）を、パス・オーバーヘッドの管理バイトに挿入する。その後、このバーチャル・コンテナは、二重化されたポインタ生成部４１２ａ，４１２ｂに送られる。ポインタ生成部４１２ａ，４１２ｂは、それぞれ、バーチャル・コンテナにＡＵポインタ(Administrative Unit Pointer)を付加することで、アドミニストラティブ・ユニットを生成する。さらに、送信処理部４１３ａ，４１３ｂが、対応するアドミニストラティブ・ユニットにセクション・オーバーヘッドの挿入処理、スクランブル処理、電気／光変換処理等を施すことにより、ＳＤＨフレームを生成する。これら一連の処理は、ＩＴＵ−Ｔ(International Telecommunications Union-Telecommunications Sector)のＧ．７０７勧告に規定されている。
【０００７】
これらのＳＤＨフレームは、二重化された伝送路４２０ａ，４２０ｂ（一方が現用系、他方が予備系）を伝送されて、受信側伝送装置４３０に送られる。
【０００８】
受信側伝送装置４３０では、受信処理部４３１ａ，４３１ｂが、対応するＳＤＨフレームの光／電気変換処理、タイミング抽出処理、デスクランブル処理、セクション・オーバーヘッドの終端処理等を行う。ポインタ解釈部４３２ａ，４３２ｂは、ＡＵポインタの値を用いてバーチャル・コンテナ・パスの先頭位置を識別し、かかるバーチャル・コンテナ・パスの分離および抽出を行う。周知のように、ＳＤＨフレームには、伝送路の速度とバーチャル・コンテナ・パス等の回線速度との差を吸収するために、正または負のスタッフバイトが挿入される。ポインタ解釈部４３２ａ，４３２ｂは、正または負のスタッフバイトを識別し、バーチャル・コンテナ・パスのみを分離して抽出することができる。バーチャル・コンテナ・パス単位に分離された信号は、フレーム・アライナ４３３ａ，４３３ｂに、一時的に蓄積される。フレーム・アライナ４３３ａ，４３３ｂに蓄積された信号は、基準フレーム位相回路４３４が与える位相および周期で出力される。これにより、各伝送路４２０ａ，４２０ｂから受信された信号の位相を、基準フレーム位相に一致させることができる。図５の例では、フレーム・アライナ４３３ａ，４３３ｂの入力信号位相は２分の１フレームずれているが、出力時には一致している（図５（Ａ）〜（Ｄ）参照）。遅延メモリ４３５ａ，４３５ｂは、フレーム・アライナ４３３ａ，４３３ｂから出力された信号を遅延させて、選択部４３６に送る。遅延メモリ４３５ａ，４３５ｂの遅延量τｃ，τｄは、伝送路４２０ａ，４２０ｂの伝送時間差（すなわち、受信信号の位相差）に応じて設定される（後述）。これにより、伝送路４２０ａからの信号と伝送路４２０ｂからの信号との位相調整が行われて、遅延メモリ４３５ａ，４３５ｂから同一信号が同一タイミングで選択部４３６に入力される。図５の例では、遅延メモリ４３５ａ，４３５ｂへの書き込み信号位相は８フレーム分ずれているが、遅延量τｃを１０フレーム、遅延量τｄを２フレームとすることにより、読出し位相を一致させている（図５の（Ｃ）〜（Ｅ）参照）。遅延量τｄを２フレームとしたのは（すなわち、零フレームとしなかったのは）、誤り検出部４３８ａ，４３８ｂの処理時間を確保するためである。すなわち、遅延量τｄを２フレームとすることにより、誤り検出部４３８ａ，４３８ｂが誤り検出処理を終了した後で遅延メモリ４３５ａ，４３５ｂからの信号読み出しを行うことができる。その後、選択部４３６が、遅延メモリ４３５ａ，４３５ｂの読み出し信号から一方を選択して、後段の回路（図示せず）に出力する。
【０００９】
選択部４３６の信号選択は、誤り検出部４３８ａ，４３８ｂの検出結果に基づいて、選択制御部４３７が行う。誤り検出部４３８ａ，４３８ｂは、フレーム・アライナ４３３ａ，４３３ｂから出力された信号の、ビット誤り検出を行う。選択制御部４３７は、誤り検出部４３８ａ，４３８ｂの検出結果に基づいて、選択部４３６の出力信号を選択する。
【００１０】
遅延量τｃ，τｄの制御は、位相検出部４３９ａ，４３９ｂ、メモリ書込制御部４４０ａ，４４０ｂ、遅延量算出処理部４４１および読出制御部４４２によって行われる。位相検出部４３９ａ，４３９ｂは、マルチフレーム情報をパスオーバーヘッドの管理バイトから読み出して、このマルチフレーム情報に含まれる位相情報から信号位相を検出する。メモリ書込制御部４４０ａ，４４０ｂは、フレーム・アライナ４３３ａ，４３３ｂから出力された信号を遅延メモリ４３５ａ，４３５ｂに書き込む。信号の書き込みタイミングは、位相検出部４３９ａ，４３９ｂの検出結果に基づいて決定される。遅延量算出処理部４４１は、位相検出部４３９ａ，４３９ｂの検出結果から、伝送路４２０ａからの信号と伝送路４２０ｂからの信号との位相差を判断し、この位相差と基準フレーム位相回路４３４が与えるタイミングとに基づいて遅延メモリ４３５ａ，４３５ｂの読出し位相を決定する。これにより、該遅延メモリ４３５ａ，４３５ｂの遅延量τｃ，τｄが定まる。読出制御部４４２は、遅延量算出処理部４４１が決定した読出し位相に基づいて、読出アドレスを出力する。遅延メモリ４３５ａ，４３５ｂは、読出アドレスを入力したタイミングに応じて、信号を出力する。
【特許文献１】特許第３６６２８２０号明細書
【特許文献２】特開平１１−２２５０９５号公報
【特許文献３】特開平１１−２８９２７９号公報
【特許文献４】特開２００１−７７７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図４の無瞬断切り替え技術では、上述のように、フレーム・アライナ４３３ａ，４３３ｂを用いて各伝送路から受信された信号の位相を基準フレーム位相に一致させるための調整を行い、その後で、遅延メモリ４３５ａ，４３５ｂを用いて伝送路間の位相差を調整している。すなわち、伝送装置４３０は、二種類の位相合わせを個別に行っている。このため、受信側伝送装置４３０には、全体としての信号遅延量が大きくなってしまうという欠点がある。
【００１２】
また、上述のように、図４の伝送装置４３０では、基準フレーム位相回路４３４が生成した基準フレーム位相に基づいて、フレーム・アライナ４３３ａ，４３３ｂの信号出力位相を調整している。このような調整は、受信されたＳＤＨフレームの周期と基準フレーム位相回路４３４が生成する周期とが完全に一致していることが前提になる。したがって、図４の無瞬断切り替え技術は、ＶＣパス回線の周波数と装置周波数とが同期していない非同期型システムには適用できないという欠点がある。
【００１３】
この発明の課題は、信号遅延量が短く、さらには非同期型システムで使用することができる無瞬断切替型伝送装置を提供する点にある。
【課題を解決するための手段】
【００１４】
この発明は、多重化された伝送経路からそれぞれ伝送信号を入力し、選択される伝送信号を無瞬断で切り換える無瞬断切替型伝送装置に関する。
【００１５】
そして、伝送経路毎に設けられた伝送信号を一時的に蓄積する遅延メモリと、これら遅延メモリから読み出された伝送信号のいずれか１つを選択的に出力する選択部と、マルチフレームと同じ周期で一周し且つ伝送信号の１フレーム周期毎にカウントアップする整数部カウンタと１フレーム周期に零から伝送信号の最大ポインタ値までの計数を行う小数部カウンタとを有しこれらカウンタの計数値を基準タイムスタンプ値として出力する基準タイムスタンプ部と、伝送経路から受信された伝送信号の位相を検出する位相検出部と、伝送経路から受信された伝送信号を位相検出部の検出結果に基づいて遅延メモリに書き込む書込制御部と、書込制御部がそれぞれの遅延メモリに伝送信号を書き込んだときの基準タイムスタンプ値を用いて遅延制御情報を生成する遅延制御情報算出処理部と、遅延制御情報に応じて遅延メモリの読み出し制御を行う読出制御部とを備える。
【発明の効果】
【００１６】
この発明によれば、基準タイムスタンプ部に整数部カウンタと小数部カウンタとを設けてフレーム周期とバイト周期とを同時に計数することとしたので、各伝送路から受信された信号の位相を基準フレーム位相に一致させるための調整と伝送路間の位相差の調整とを同時に行うことができ、したがって信号遅延量を小さくすることができる。
【発明を実施するための最良の形態】
【００１７】
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎない。
【００１８】
図１は、この実施形態に係る無瞬断切替型伝送装置を受信側装置として採用した伝送システムの要部構成例を示すブロック図である。図１に示したように、伝送システム１００は、送信側伝送装置１１０、伝送路１２０ａ，１２０ｂおよび受信側伝送装置１３０を含む。
【００１９】
送信側伝送装置１１０は、位相情報挿入部１１１、ポインタ生成部１１２ａ，１１２ｂおよび送信処理部１１３ａ，１１３ｂを備える。
【００２０】
位相情報挿入部１１１は、前段の回路（図示せず）からバーチャル・コンテナを入力し、該バーチャル・コンテナに格納されたパス・オーバーヘッドの管理バイトに、マルチフレーム情報を挿入する。マルチフレーム情報は、従来と同様、フレーム位相を識別するために使用される。
【００２１】
ポインタ生成部１１２ａ，１１２ｂは、対応するバーチャル・コンテナにＡＵポインタを付加する。これにより、アドミニストラティブ・ユニットが生成される。
【００２２】
送信処理部１１３ａ，１１３ｂは、アドミニストラティブ・ユニットに対して、セクション・オーバーヘッド挿入処理、スクランブル処理、電気／光変換処理等を施す。これにより、ＳＤＨフレームが生成される。
【００２３】
伝送路１２０ａ，１２０ｂは、送信処理部１１３ａ，１１３ｂからそれぞれ送信されたＳＤＨフレームを受信側伝送装置１３０に受信させる。
【００２４】
受信側伝送装置１３０は、受信処理部１３１ａ，１３１ｂ、ポインタ解釈部１３２ａ，１３２ｂ、遅延メモリ１３３ａ，１３３ｂ、選択部１３４、誤り検出部１３５ａ，１３５ｂ、選択制御部１３６、基準タイムスタンプ部１３７、位相検出部１３８ａ，１３８ｂ、メモリ書込制御部１３９ａ，１３９ｂ、遅延制御情報算出部１４０、読出制御部１４１およびスタッフ検出部１４２を備える。
【００２５】
受信処理部１３１ａ，１３１ｂは、入力されたＳＤＨフレームの光／電気変換処理、タイミング抽出処理、デスクランブル処理、セクション・オーバーヘッドの終端処理等を行う。
【００２６】
ポインタ解釈部１３２ａ，１３２ｂは、ＡＵポインタの値を用いてバーチャル・コンテナ・パスの先頭位置を識別し、かかるバーチャル・コンテナ・パスの分離および抽出を行う。周知のように、ＳＤＨフレームには、伝送路の速度とバーチャル・コンテナ・パス等の回線速度との差を吸収するために、正または負のスタッフバイトが挿入される。ポインタ解釈部１３２ａ，１３２ｂは、正または負のスタッフバイトを識別し、バーチャル・コンテナ・パスのみを分離して抽出することができる。
【００２７】
遅延メモリ１３３ａ，１３３ｂは、ポインタ解釈部１３２ａ，１３２ｂから出力された信号を遅延量τａ，τｂだけ遅延させて、選択部１３４に送る（後述）。これにより、遅延メモリ１３３ａ，１３３ｂから、同一信号が同一タイミングで出力される。
【００２８】
選択部１３４は、遅延メモリ１３３ａ，１３３ｂの読み出し信号から一方を選択して、後段の回路（図示せず）に出力する。
【００２９】
誤り検出部１３５ａ，１３５ｂは、ポインタ解釈部１３２ａ，１３２ｂから出力された信号の、ビット誤り検出を行う。
【００３０】
選択制御部１３６は、誤り検出部１３５ａ，１３５ｂの検出結果に基づいて、選択部１３４の出力信号を選択する。
【００３１】
遅延量τａ，τｂの制御は、基準タイムスタンプ部１３７、位相検出部１３８ａ，１３８ｂ、メモリ書込制御部１３９ａ，１３９ｂ、遅延制御情報算出部１４０、スタッフ検出部１４２および読出制御部１４１によって行われる。
【００３２】
基準タイムスタンプ部１３７は、整数部カウンタ１３７ａと小数部カウンタ１３７ｂとを備える。整数部カウンタ１３７ａは、従来の受信側伝送装置４３０（図４参照）の基準フレーム位相回路４３４と同様の構成であり、１フレーム分の時間間隔（ＳＤＨでは１２５マイクロ秒）でカウンタアップするとともにマルチフレーム周期（例えば１２５マイクロ秒×６４）で一周する。また、小数部カウンタ１３７ｂは、１フレーム分の時間に‘０’から‘７８２’までのカウントを行うように構成される。ここで、‘７８２’は、ＡＵポインタが取り得る値の最大値である。
【００３３】
位相検出部１３８ａ，１３８ｂは、マルチフレーム情報をパス・オーバーヘッドの管理バイトから読み出して、このマルチフレーム情報に含まれる位相情報から信号位相を検出する。
【００３４】
メモリ書込制御部１３９ａ，１３９ｂは、位相検出部１３８ａ，１３８ｂの検出結果に基づいて、遅延メモリ１３３ａ，１３３ｂの書き込み制御を行う。
【００３５】
遅延制御情報算出部１４０は、位相検出部１３８ａ，１３８ｂの検出結果等を用いて、初期遅延量τα，τβ、初期位相ＲＰ等を含む遅延制御情報を生成する（後述）。
【００３６】
読出制御部１４１は、遅延制御情報算出部１４０が生成した遅延制御情報等に基づいて、読出アドレスを生成・出力する。これにより、遅延メモリ１３３ａ，１３３ｂから信号が読み出される。
【００３７】
スタッフ検出部１４２は、伝送路１２０ａ，１２０ｂの伝送周波数と受信側伝送装置１３０の動作周波数との差を検出し、この検出結果に基づいて読出制御部１４１にスタッフ操作を行わせる（後述）。
【００３８】
図２は、遅延制御情報算出部１４０の内部構成例を示すブロック図である。図２に示したように、遅延制御情報算出部１４０は、入力位相保持部２０１ａ，２０１ｂと、信号位相情報計算部２０２と、遅延情報生成部２０３とを備えている。
【００３９】
入力位相保持部２０１ａは、メモリ書込制御部１３９ａから、書込み位相ＷＰａを入力する。ここで、書込み位相ＷＰａとは、メモリ書込制御部１３９ａが特定マルチフレーム番号のフレーム先頭部を遅延メモリ１３３ａ（図１参照）に書き込んだタイミングを示す信号である。入力位相保持部２０１ａは、基準タイムスタンプ部１３７から、書込み位相ＷＰａが示すタイミングに対応するカウント値ＣＮＴ（整数部カウンタ１３７ａの出力値および小数部カウンタ１３７ｂの出力値）を取り込み、タイムスタンプＣＮＴａとして保持する。
【００４０】
入力位相保持部２０１ｂは、メモリ書込制御部１３９ｂから、書込み位相ＷＰｂを入力する。書込み位相ＷＰｂは、メモリ書込制御部１３９ｂが特定マルチフレーム番号のフレーム先頭部を遅延メモリ１３３ｂ（図１参照）に書き込んだタイミングを示す信号である。入力位相保持部２０１ｂは、基準タイムスタンプ部１３７から、書込み位相ＷＰｂが示すタイミングに対応するカウント値ＣＮＴを取り込み、タイムスタンプＣＮＴｂとして保持する。
【００４１】
信号位相情報計算部２０２は、入力位相保持部２０１ａ，２０１ｂから、タイムスタンプＣＮＴａ，ＣＮＴｂを入力する。そして、これらのタイムスタンプＣＮＴａ，ＣＮＴｂを比較することにより、伝送路１２０ａ，１２０ｂの長短関係を判定する。例えば、タイムスタンプＣＮＴａが９．０００且つタイムスタンプＣＮＴｂが１７．３９１の場合、伝送路１２０ａから受信した信号の方が早く受信側伝送装置１３０に到達しているので、該伝送路１２０ａの方が短いと判定される。信号位相情報計算部２０２は、この判定結果を、長短情報ＬＩとして遅延情報生成部２０３に送る。続いて、信号位相情報計算部２０２は、タイムスタンプＣＮＴａ，ＣＮＴｂを用いて、伝送路１２０ａ，１２０ｂから受信された信号の位相差を計算する。例えば、タイムスタンプＣＮＴａが９．０００且つタイムスタンプＣＮＴｂが１７．３９１の場合、該位相差は８．３９１である。この計算結果は、位相差情報ＰＩとして、遅延情報生成部２０３に送られる。
【００４２】
遅延情報生成部２０３は、位相検出部１３８ａ，１３８ｂから位相未検出情報ＰＤａ，ＰＤｂを入力し、メモリ書込制御部１３９ａ，１３９ｂから書込み位相ＷＰａ，ＷＰｂを入力し、且つ、信号位相情報計算部２０２から長短情報ＬＩおよび位相差情報ＰＩを入力する。ここで、位相未検出情報ＰＤａ，ＰＤｂは、伝送路１２０ａ，１２０ｂから受信された信号にＶＣパスの入力異常やマルチフレーム情報未検出等に起因して入力位相情報が失われたことを示す信号である。遅延情報生成部２０３は、位相未検出情報ＰＤａ，ＰＤｂが‘正常’を示しているときに書込み位相ＷＰａ，ＷＰｂを入力すると、初期遅延量τα，τβ、読み出し初期位相ＲＰ、読出位相取込要求ＴＲを生成する。遅延情報生成部２０３は、長短情報ＬＩを用いて伝送路１２０ａ，１２０ｂの長短関係を判断し、長い方の伝送路に対応する初期遅延量を２フレームに設定する。このときの遅延量を２フレームとするのは、従来の場合（図４参照）と同様、誤り検出部１３５ａ，１３５ｂの処理時間を確保するためである。さらに、遅延情報生成部２０３は、この遅延量に位相差情報ＰＩを加えた値を、他方の初期遅延量として出力する。伝送路１２０ａの方が長く且つ位相差情報ＰＩが８．３９１の場合、初期遅延量ταは２フレーム、初期遅延量τβは１０．３９１フレームである。読出初期位相ＲＰは、遅延量τａ，τｂの計時を開始するタイミングを示す情報であり、長い方の伝送路に対する書込み位相を基準に決定される。読出位相取込要求ＴＲは、読出制御部１４１に読出初期位相ＲＰを取り込ませるための要求信号である。
【００４３】
以下、この実施形態に係る伝送システム１００の動作について、図１〜図３を用いて説明する。図３は、伝送システム１００の動作を説明するための概念図である。
【００４４】
送信側伝送装置１３０では、位相情報挿入部１１１でバーチャル・コンテナにマルチフレーム情報を挿入し、ポインタ生成部１１２ａ，１１２ｂでアドミニストラティブ・ユニットを生成し、さらに、送信処理部１１３ａ，１１３ｂからＳＤＨフレームを生成する。このように、この実施形態でも、従来の場合（図４、図５参照）と同様、ＩＴＵ−ＴのＧ．７０７勧告にしたがってＳＤＨフレームが生成される。
【００４５】
これらのＳＤＨフレームは、二重化された伝送路１２０ａ，１２０ｂ（一方が現用系、他方が予備系）を伝送されて、受信側伝送装置１３０の受信処理部１３１ａ，１３１ｂに送られる。
【００４６】
受信側伝送装置１３０の受信処理部１３１ａ，１３１ｂは、従来の場合と同様、受信したＳＤＨフレームの光／電気変換処理等を行う。ポインタ解釈部１３２ａ，１３２ｂは、従来の場合と同様にして、ＳＤＨフレームをバーチャル・コンテナ・パス単位に分離して、出力する。
【００４７】
位相検出部１３８ａ，１３８ｂは、ポインタ解釈部１３２ａ，１３２ｂの出力信号を取り込み、該信号のパス・オーバーヘッドの管理バイトからマルチフレーム情報を読み出して、このマルチフレーム情報に含まれる位相情報から信号位相を検出する。そして、この信号位相を示す情報を、メモリ書込制御部１３９ａ，１３９ｂに送る。また、位相検出部１３８ａ，１３８ｂは、上述のように、位相未検出情報ＰＤａ，ＰＤｂを生成して、遅延制御情報算出部１４０に送る。
【００４８】
続いて、メモリ書込制御部１３９ａ，１３９ｂが、位相検出部１３８ａ，１３８ｂの検出結果応じて、書き込みアドレスを生成・出力する。これにより、ポインタ解釈部１３２ａ，１３２ｂから出力された信号が、遅延メモリ１３３ａ，１３３ｂに書き込まれる。また、上述のように、メモリ書込制御部１３９ａ，１３９ｂは、それぞれ書込み位相を出力する。このように、この実施形態では、受信信号の位相調整を行わずに、遅延メモリ１３３ａ，１３３ｂへの書き込みが行われる（図３（Ａ）、（Ｂ）参照）。
【００４９】
遅延制御情報算出部１４０は、上述のように、書込み位相等に基づいて、初期遅延量τα，τβ、読出初期位相ＲＰおよび読出位相取込要求ＴＲを生成する。例えば、タイムスタンプＣＮＴａが９．０００且つタイムスタンプＣＮＴｂが１７．３９１の場合、位相差は８．３９１であるので、遅延メモリ１３３ｂの初期遅延量τβが２フレームに設定されるとともに遅延メモリ１３３ａの初期遅延量ταが１０．３９１（２＋８．３９１）フレームに設定される（図３（Ｃ）、（Ｄ）参照）。
【００５０】
スタッフ検出部１４２は、初期遅延量τα，τβに基づいて、遅延量τａ，τｂを制御する。ここで、図４に示した従来の伝送システム４００は、同期型であるので、動作周波数とＶＣパスの周波数とが同期している。このため、同期型伝送システム４００では、遅延メモリ４３５ａ，４３５ｂの読出し位相が一度適切に設定されると、該遅延メモリの信号蓄積量は一定に保たれる。これに対して、この実施形態に係る伝送システム１００は、非同期型であるため、伝送装置の動作周波数とＶＣパスの周波数との差により、遅延メモリ１３３ａ，１３３ｂの信号蓄積量が増大或いは減少する場合がある。したがって、この実施形態の非同期型伝送システム１００では、遅延メモリ１３３ａ，１３３ｂの蓄積量を安定化するための制御が必要になる。このため、スタッフ検出部１４２は、メモリ書込制御部１３９ａ，１３９ｂから入力される書込み位相と読出制御部１４１から入力される読出し位相とを監視することによって、該遅延メモリ１３３ａ，１３３ｂの蓄積量を監視する。そして、遅延メモリ１３３ａ，１３３ｂの蓄積量と初期遅延量τα，τβとの差がしきい値を超えたときに、正または負のスタッフ要求を、読出制御部１４１に送る。読出制御部１４１は、このスタッフ要求を受信すると、正または負のスタッフ操作を実行することで遅延メモリ１３３ａ，１３３ｂからの読出し位相を変化させる。このようにして、スタッフ検出部１４２は、実際の遅延量τａ，τｂが初期遅延量τα，τβになるように、スタッフ要求を生成する。
【００５１】
読出制御部１４１は、読出位相取込要求ＴＲを入力すると、読出初期位相ＲＰを取り込む。そして、読出制御部１４１は、この読出初期位相ＲＰに基づいて、遅延メモリ１３３ａ，１３３ｂの読出アドレスを生成・出力する。また、読出制御部１４１は、スタッフ検出部１４２から入力されたスタッフ要求に基づいてスタッフ操作を実行することにより、遅延メモリ１３３ａ，１３３ｂからの読出し位相を変化させる。具体的には、ＶＣパスの周波数よりも伝送装置１３０の周波数が速い場合は、遅延メモリの書き込み周期よりも読み出し周期の方が速くなり、該遅延メモリの信号蓄積量が減少していくので、正のスタッフ要求を発生させて読出し位相を遅くする。逆に、ＶＣパスの周波数が伝送装置１３０の周波数よりも速い場合は、遅延メモリの書き込み周期が読み出し周期よりも速くなり、該遅延メモリの信号蓄積量が増加していくので、負のスタッフ要求を発生させて読出し位相を速くする。このようにして、遅延メモリ１３３ａ，１３３ｂの実際の読み出し遅延量τａ，τｂが決まる。
【００５２】
遅延メモリ１３３ａ，１３３ｂから読み出された信号は、選択部１３４に送られる。選択制御部１３４は、誤り検出部１３３ａ，１３３ｂの検出結果を入力して、現用系伝送路（伝送路１２０ａ，１２０ｂの一方）から受信された信号に誤りがない場合は、当該信号を選択部１３４に選択させる。一方、選択制御部１３４は、現用系伝送路から受信された信号に誤りが発生しているが予備系伝送路から受信された信号に誤りが発生していない場合、当該予備系伝送路から受信された信号を、選択部１３４に選択させる。
【００５３】
以上説明したように、この実施形態に係る伝送システムによれば、基準タイムスタンプ部１３７に整数部カウンタ１３７ａと小数部カウンタ１３７ｂとを設け、この基準タイムスタンプ部１３７から出力されたタイムスタンプＣＮＴａ，ＣＮＴｂを用いて位相調整を行うので、各伝送路から受信された信号の位相を基準フレーム位相に一致させるための調整と伝送路間の位相差の調整とを同時に行うことができる。このため、全体としての信号遅延量を小さくすることができる。
【００５４】
また、スタッフ検出部１４２を設けて読出制御部１４１にスタッフ操作を行わせるので、ＶＣパス回線の周波数と装置周波数とが同期していない非同期型システムにも適用することができる。
【００５５】
この実施形態では、この発明に係る無瞬断切替型伝送装置を二重化された伝送システムに適用した場合を例に採って説明したが、三重化以上に多重化された伝送システムであってもこの発明を適用することができる。
【図面の簡単な説明】
【００５６】
【図１】実施の形態に係る伝送システムの要部構成を示すブロック図である。
【図２】図１に示された遅延制御情報算出部の内部構成例を示すブロック図である。
【図３】実施の形態に係る伝送システムの動作を説明するための概念図である。
【図４】従来の伝送システムの要部構成例を示すブロック図である。
【図５】従来の伝送システムの動作を説明するための概念図である。
【符号の説明】
【００５７】
１００  伝送システム
１１０  送信側伝送装置
１１１  位相情報挿入部
１１２ａ，１１２ｂ  ポインタ生成部
１１３ａ，１１３ｂ  送信処理部
１２０ａ，１２０ｂ  伝送路
１３０  受信側伝送装置
１３１ａ，１３１ｂ  受信処理部
１３２ａ，１３２ｂ  ポインタ解釈部
１３３ａ，１３３ｂ  遅延メモリ
１３４  選択部
１３５ａ，１３５ｂ  誤り検出部
１３６  選択制御部
１３７  基準タイムスタンプ部
１３８ａ，１３８ｂ  位相検出部
１３９ａ，１３９ｂ  メモリ書込制御部
１４０  遅延制御情報算出部
１４１  読出制御部
１４２  スタッフ検出部
【図１】
2009010753.tif 000003
【図２】
2009010753.tif 000004
【図３】
2009010753.tif 000005
【図４】
2009010753.tif 000006
【図５】
2009010753.tif 000007