(57)【要約】【課題】より確実にソレノイドに目標電流を流すことが可能な電流制御回路を提供することを目的とする。【解決手段】ソレノイド４２の低電位側に接続されるＭＯＳＦＥＴ４３と、ＭＯＳＦＥＴ４３とグランドとの間に設けられる抵抗４７と、ソレノイド４２に流れる実電流Ｉ１が目標電流Ｉに近づくようにＭＯＳＦＥＴ４３の動作を制御する制御信号ｆの平均デューティを算出すると共に、目標電流Ｉ２の平均値及び目標電流Ｉ２の振幅値に基づいて平均デューティのオン期間における振幅デューティＡと平均デューティのオフ期間における振幅デューティＢを算出して制御信号ｆを生成するＣＰＵ２とを備えて電流制御回路１を構成し、ＣＰＵ２により制御信号ｆの各デューティをソレノイド４２に流れる電流の１周期以内に複数回算出させる。【選択図】図１
2009118285.tif 000002
【特許請求の範囲】
【請求項１】
ソレノイドの低電位側に接続され、入力される制御信号に基づいてオン、オフすることにより前記ソレノイドに電流を流すスイッチング素子と、
前記スイッチング素子とグランドとの間に設けられる抵抗と、
前記抵抗の両端電圧によって求められる前記ソレノイドに流れる実電流が目標電流の平均値に近づくように前記制御信号の第１のデューティを算出すると共に、前記目標電流の平均値及び前記目標電流の振幅値に基づいて前記制御信号の第１のデューティのオン期間における第２のデューティ及び前記制御信号の第１のデューティのオフ期間における第３のデューティを算出し、それら第１〜第３のデューティからなる前記制御信号を生成し前記スイッチング素子に出力する制御回路と、
を備え、
前記制御回路は、前記第１〜第３のデューティを前記ソレノイドに流れる電流の１周期以内に複数回算出する、
ことを特徴とする電流制御回路。
【請求項２】
請求項１に記載の電流制御回路であって、
前記制御回路は、前記ソレノイドに電力を供給する電源の電圧、前記ソレノイドの温度、又は前記ソレノイドの種類に応じて前記目標電流の振幅値を変える、
ことを特徴とする電流制御回路。
【請求項３】
請求項１に記載の電流制御回路であって、
前記制御回路は、前記第１〜第３のデューティを算出するタイミング毎に前記目標電流の振幅値を変える、
ことを特徴とする電流制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソレノイドに流れる電流を制御する電流制御回路に関する。
【背景技術】
【０００２】
図４は、従来の電流制御回路を示す図である。
図４に示す電流制御回路４０は、ダイオード４１と、そのダイオード４１に並列接続されるソレノイド４２を低電位側で駆動するＮチャネルのＭＯＳＦＥＴ４３と、制御信号を出力するＣＰＵ４４と、ＣＰＵ４４から出力される制御信号に対して論理計算を行い、その計算結果をＭＯＳＦＥＴ４３のゲート端子へ出力することによりＭＯＳＦＥＴ４３の動作を制御するＯＲ回路４５及びＡＮＤ回路４６と、ＭＯＳＦＥＴ４３のソース端子とグランドとの間に設けられる抵抗４７と、抵抗４７に並列接続されるコンデンサ４８と、抵抗４７とコンデンサ４８との間に設けられ、上記計算結果によりＭＯＳＦＥＴ４３と同様に動作が制御されるＮチャネルのＭＯＳＦＥＴ４９とを備えて構成されている（例えば、特許文献１参照）。なお、ソレノイド４２の高電位側には電源５０のプラス端子が接続されている。また、電源５０のマイナス端子を電流制御回路４０のグランドとする。また、電源５０は他の回路にも電力を供給しているものとし、他の回路の動作によっては電源５０の電圧Ｖ１が変動するものとする。また、ソレノイド４２は、例えば、フォークリフトのリフトを昇降させる装置などの比例電磁弁を構成するために使用されるものとする。
【０００３】
ＣＰＵ４４は、ＯＲ回路４５やＡＮＤ回路４６に出力する制御信号のデューティを調整することにより、ソレノイド４２に流れる電流を変化させてソレノイド４２を駆動する。また、ＣＰＵ４４は、コンデンサ４８により保持される抵抗４７の両端の電圧Ｖ２に基づいてソレノイド４２に流れる実電流Ｉ１を算出し、その算出した実電流Ｉ１が目標電流Ｉ２の平均値に近づくように制御信号のデューティを算出する。なお、目標電流Ｉ２の平均値はユーザの操作などによりＣＰＵ４４に入力される信号から決定されるものとする。また、電圧Ｖ２はソレノイド４２の温度変化などによりソレノイド４２の抵抗値が変化することで変動するものとする。
【０００４】
図５は、ＣＰＵ４４からＯＲ回路４５及びＡＮＤ回路４６に出力される制御信号ａ、ｂ、ｃのタイミングチャートを示す図である。
図５に示す制御信号ａ（周波数：１００Ｈｚ）がＣＰＵ４４からＯＲ回路４５の一方の入力端子に入力され、制御信号ｂ（周波数：１０ｋＨｚ）がＣＰＵ４４からＯＲ回路４５の他方の入力端子に入力され、制御信号ｃ（周波数：１０ｋＨｚ）がＣＰＵ４４からＡＮＤ回路４６の一方の入力端子に入力される。すると、ＯＲ回路４５から制御信号ｄが出力され、ＡＮＤ回路４６の他方の入力端子に入力される。すると、ＡＮＤ回路４６から制御信号ｅが出力される。
【０００５】
この制御信号ｅは、ＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子に入力され、ＭＯＳＦＥＴ４３、４９の動作が制御される。ＣＰＵ４４は、上述したように、コンデンサ４８により保持される抵抗４７の両端電圧Ｖ２に基づいてソレノイド４２に流れる実電流Ｉ１を算出し、その算出した実電流Ｉ１に基づいて制御信号ａのデューティを変化させてソレノイド４２に流れる最大電流を変える。また、ＣＰＵ４４は、制御信号ｃのデューティを変化させてソレノイド４２に流れる電流の増加率を変え、制御信号ｂのデューティを変化させてソレノイド４２に流れる電流の減衰率を変える。
【０００６】
このように、上記電流制御回路４０では、制御信号ａのオン期間において、ＭＯＳＦＥＴ４３をオン、オフさせているため、ソレノイド４２の反応速度を速くすることができる。また、制御信号ａのオフ期間においても、ＭＯＳＦＥＴ４３をオン、オフさせているため、ソレノイド４２に流れる実電流Ｉ１に比例した抵抗４７の両端電圧Ｖ２を常にコンデンサ４８に保持させることができる。そのため、ＣＰＵ４４は、コンデンサ４８に保持される電圧Ｖ２に基づいてソレノイド４２に流れる実電流Ｉ１を正確に算出することができユーザの思い通りにソレノイド４２を駆動させることができる。
【０００７】
図６は、ＣＰＵ４４の動作を説明するためのフローチャートである。
まず、ＣＰＵ４４は、制御信号ｂのデューティと制御信号ｃのデューティとの合計値を電圧Ｖ１に基づいて算出する（ステップＳ１）。ここで、例えば、検出した電圧Ｖ１が４８Ｖで、かつ、その電圧Ｖ１をソレノイド４２において１５Ｖ相当に変換する場合、制御信号ｂのデューティと制御信号ｃのデューティとの合計値は、（１５Ｖ／４８Ｖ）×１００≒３１％と算出される。
【０００８】
次に、ＣＰＵ４４は、実電流Ｉ１と目標電流Ｉ２の平均値とに基づいて、制御信号ｂのデューティと制御信号ｃのデューティとの比を算出する（ステップＳ２）。ここで、例えば、実電流Ｉ１が目標電流Ｉ２の平均値よりも小さい場合を考える。実電流Ｉ１を目標電流Ｉ２の平均値に近づけるため、制御信号ｂのデューティを大きくする。このとき、制御信号ｃのデューティを小さくすると（例えば、制御信号ｃのデューティを２６％から２１％、制御信号ｂのデューティを５％から１０％とする。このとき、制御信号ｂのデューティと制御信号ｃのデューティとの合計値を３１％のまま変えないようにする。）、ソレノイド４２に流れる電流が増加する際の電流波形の傾きが小さくなると共に、ソレノイド４２に流れる電流が減少する際の電流波形の傾きが小さくなる。すなわち、制御信号ｂのデューティと制御信号ｃのデューティとの合計値を変えないようにしながら、制御信号ｂのデューティを大きくし、制御信号ｃのデューティを小さくすると、ソレノイド４２に流れる電流の平均値を変えることなく、ソレノイド４２に流れる電流の振幅値（ピーク値）を小さくすることができる。
【０００９】
次に、ＣＰＵ４４は、電圧Ｖ２に基づいて、制御信号ａのデューティを算出する（ステップＳ３）。ここで、例えば、ソレノイド４２の抵抗値が１０Ω及び目標電流Ｉ２の平均値が１Ａの場合、ソレノイド４２にかかる電圧は１０Ｖとなる。これにより、ソレノイド４２にかかる電圧が１５Ｖ相当から１０Ｖに変換されると分かり、制御信号ａのデューティは（１０Ｖ／１５Ｖ）×１００≒６７％と算出される。
【００１０】
そして、ＣＰＵ４４は、制御信号ｂ及び制御信号ｃをＯＲ回路４５へ出力し、制御信号ａをＡＮＤ回路４６へ出力する（ステップＳ４）。
【特許文献１】特開２００４−３４３４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記電流制御回路４０において、ソレノイド４２の温度変化などによりソレノイド４２に流れる実電流Ｉ１が変わった後も継続して実際と異なる実電流Ｉ１により制御信号ａ、ｂ、ｃを生成してしまうと、ソレノイド４２に目標電流Ｉ２を流せないおそれがある。
【００１２】
そこで、本発明では、より確実にソレノイドに目標電流を流すことが可能な電流制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の電流制御回路は、ソレノイドの低電位側に接続され、入力される制御信号に基づいてオン、オフすることにより前記ソレノイドに電流を流すスイッチング素子と、前記スイッチング素子とグランドとの間に設けられる抵抗と、前記抵抗の両端電圧によって求められる前記ソレノイドに流れる実電流が目標電流の平均値に近づくように前記制御信号の第１のデューティを算出すると共に、前記目標電流の平均値及び前記目標電流の振幅値に基づいて前記制御信号の第１のデューティのオン期間における第２のデューティ及び前記制御信号の第１のデューティのオフ期間における第３のデューティを算出し、それら第１〜第３のデューティからなる前記制御信号を生成し前記スイッチング素子に出力する制御回路とを備え、前記制御回路は、前記第１〜第３のデューティを前記ソレノイドに流れる電流の１周期以内に複数回算出する。
【００１４】
これにより、実際と異なる実電流により制御信号が生成されることを抑えることができるので、より確実にソレノイドに目標電流を流すことができる。
また、前記制御回路は、前記ソレノイドに電力を供給する電源の電圧、前記ソレノイドの温度、又は前記ソレノイドの種類に応じて前記目標電流の振幅値を変えるように構成してもよい。
【００１５】
また、前記制御回路は、前記第１〜第３のデューティを算出するタイミング毎に前記目標電流の振幅値を変えるように構成してもよい。
【発明の効果】
【００１６】
本発明によれば、ソレノイドに流れる電流を制御する電流制御回路において、より確実にソレノイドに目標電流を流すことができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の電流制御回路を示す図である。なお、図４に示す構成と同じ構成には同じ符号を付しその説明を省略する。
【００１８】
図１に示す電流制御回路１は、ダイオード４１と、ＭＯＳＦＥＴ４３（スイッチング素子）と、ＭＯＳＦＥＴ４３の動作を制御するＣＰＵ２（制御回路）と、抵抗４７と、コンデンサ４８と、ＭＯＳＦＥＴ４９とを備えて構成されている。
【００１９】
ＣＰＵ２は、ＭＯＳＦＥＴ４３のゲート端子に出力する制御信号ｆのデューティを調整することにより、ソレノイド４２に流れる電流を変化させてソレノイド４２を駆動する。また、ＣＰＵ２は、コンデンサ４８により保持される抵抗４７の両端の電圧Ｖ２に基づいてソレノイド４２に流れている実電流Ｉ１を算出し、その算出した実電流Ｉ１が目標電流Ｉ２に近づくようにＭＯＳＦＥＴ４３を動作させるための制御信号ｆのデューティを求める。
【００２０】
ＣＰＵ２から出力される制御信号ｆがＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子に入力され、ＭＯＳＦＥＴ４３、４９が互いに同じタイミングでオン、オフする。ＣＰＵ２は、電圧Ｖ２により算出される実電流Ｉ１、目標電流Ｉ２の平均値、及びソレノイド４２の種類などにより決定される目標電流Ｉ２の振幅値に基づいて、制御信号ｆを生成する。
【００２１】
図２は、ＣＰＵ２の動作を説明するためのフローチャートである。
まず、ＣＰＵ２は、電圧Ｖ２に基づいてソレノイド４２に流れる実電流Ｉ１を算出し（ステップＳＴ１）、ユーザのフォークリフトの操作などによりＣＰＵ２に入力される信号から目標電流Ｉの平均値を算出し（ステップＳＴ２）、電圧Ｖ２、ソレノイド４２の温度、又はソレノイド４２の種類などに基づいて目標電流Ｉ２の振幅値を設定する（ステップＳＴ３）。例えば、振幅値は、予めユーザなどにより設定されているものとする。
【００２２】
次に、ＣＰＵ２は、算出した実電流Ｉ１に所定のフィルタをかけて実電流Ｉ１の平均値を算出し（ステップＳＴ４）、その実電流Ｉ１の平均値が目標電流Ｉ２の平均値に近づくように平均デューティ（第１のデューティ）（図５に示す制御信号ａのデューティに相当する）をＰＩ制御（Ｐ：Ｐｒｏｐｏｒｔｉｏｎａｌ、Ｉ：Ｉｎｔｅｇｒａｌ）により算出する（ステップＳＴ５）。
【００２３】
また、ＣＰＵ２は、目標電流Ｉ２の平均値と振幅値とに基づいて、振幅デューティＡ（第２のデューティ）（図５に示す制御信号ｂのデューティに相当する）及び振幅デューティＢ（第３のデューティ）（図５に示す制御信号ｃのデューティに相当する）を算出する（ステップＳＴ６）。例えば、ＣＰＵ２は、振幅値により求められる振幅デューティＡ、Ｂの合計値を求め、目標電流Ｉ２の平均値に応じて振幅デューティＡ、Ｂの比を算出する。
【００２４】
そして、ＣＰＵ２は、平均デューティ、振幅デューティＡ、及び振幅デューティＢからなる制御信号ｆを生成しＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子へ出力する（ステップＳＴ７）。すなわち、ＣＰＵ２は、平均デューティのオン期間、振幅デューティＡの制御信号ｆをＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子へ出力し、平均デューティのオフ期間、振幅デューティＢの制御信号ｆをＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子へ出力する。
【００２５】
図３は、図２に示すフローチャートの動作タイミングの一例を示す図である。
図３に示すように、例えば、周波数が１００Ｈｚの電流をソレノイド４２に流す場合、２ｍｓ間隔のタイミングで図２に示すフローチャートの動作を行う。なお、図２に示すフローチャートの動作はソレノイド４２に流れる電流の１周期以内に複数回行われればよく、その動作間隔は２ｍｓ間隔に限定されない。
【００２６】
このように、本実施形態の電流制御回路１では、ソレノイド４２に流れる電流の１周期よりも短い時間間隔で図２に示すフローチャートの動作をＣＰＵ２が行うことにより、ソレノイド４２に流れる実電流Ｉ１が実際と異なったまま、制御信号ｆが生成されることを抑えることができ、より確実にソレノイド４２に目標電流Ｉ２を流すことができる。
【００２７】
また、本実施形態の電流制御回路１は、ＣＰＵ２で直接ＭＯＳＦＥＴ４３の動作を制御する構成であるため、図４に示す電流制御回路４０に比べてＯＲ回路４５やＡＮＤ回路４６を省略することができる分、回路規模を小さくすることができ、コストを抑えることができる。
【００２８】
なお、ソレノイド４２に流れる電流の周波数は特に限定されず、ソレノイド４２の抵抗値に応じて設定してもよい。
また、上記実施形態では、ソレノイド４２を比例弁に用いるソレノイドとして説明しているが、ソレノイド４２をオン又はオフの動作パターンが２通りの電磁弁のソレノイドとして用いてもよい。このように構成する場合、ソレノイド４２に流れる電流の振幅値を小さくすることが望ましい。
【００２９】
また、上記実施形態では、ソレノイド４２に流れる目標電流Ｉ２の振幅値がソレノイド４２の種類などに応じて決定される構成であるが、ソレノイド４２に流れる電流が正弦波やのこぎり波など所定の波形になるように、図２に示すフローチャートの動作のタイミング毎にそのタイミングと振幅値とが対応付けられたテーブルにアクセスして振幅値を決定していくように構成してもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態の電流制御回路を示す図である。
【図２】本実施形態のＣＰＵの動作を説明するためのフローチャートである。
【図３】本実施形態の電流制御回路によりソレノイドに流れる電流を示す図である。
【図４】従来の電流制御回路を示す図である。
【図５】従来の電流制御回路におけるＣＰＵの動作を説明するためのフローチャートである。
【図６】従来の電流制御回路におけるＣＰＵから出力される制御信号のタイミングチャートを示す図である。
【符号の説明】
【００３１】
１  電流制御回路
２  ＣＰＵ
４０  電流制御回路
４１  ダイオード
４２  ソレノイド
４３  ＭＯＳＦＥＴ
４４  ＣＰＵ
４５  ＯＲ回路
４６  ＡＮＤ回路
４７  抵抗
４８  コンデンサ
４９  ＭＯＳＦＥＴ
５０  電源
【図１】
2009118285.tif 000003
【図２】
2009118285.tif 000004
【図３】
2009118285.tif 000005
【図４】
2009118285.tif 000006
【図５】
2009118285.tif 000007
【図６】
2009118285.tif 000008