(57)【要約】【課題】ＴＦＴのＬ長バラツキを抑制する。【解決手段】絶縁基板１上にゲート電極２、ゲート絶縁膜３および非結晶質シリコン膜４を順に形成する工程と、前記非結晶質シリコン膜４のチャネル領域となる領域上のみにチャネル保護膜を形成する工程とを含み、前記チャネル保護膜を形成する工程では、当該チャネル保護膜がエッチングレートの異なる複数の層５ａ，５ｂからなる積層構造を有するとともに、当該積層構造における最下層５ａが当該最下層５ａを除く他の層５ｂのエッチングバラツキをリセットするための選択性を持つ膜構成となるように、当該チャネル保護膜を形成する。【選択図】図８
2009027122.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上にゲート電極、ゲート絶縁膜および非結晶質シリコン膜を順に形成する工程と、
前記非結晶質シリコン膜のチャネル領域となる領域上のみにチャネル保護膜を形成する工程と、
前記チャネル保護膜および前記非結晶質シリコン膜上にｎ＋シリコン膜および金属層を順に形成し、前記非結晶質シリコン膜および前記ｎ＋シリコン膜をパターニングしてソースドレイン電極に対応する領域のみを選択的に残すとともに、前記チャネル保護膜をエッチングストッパとして前記ｎ＋シリコン膜および前記金属層における前記チャネル領域に対応する領域を選択的に除去することにより、前記ｎ＋シリコン膜からソース領域およびドレイン領域を形成し、かつ、前記金属層からソース電極およびドレイン電極を形成する工程とを含み、
前記チャネル保護膜を形成する工程では、当該チャネル保護膜がエッチングレートの異なる複数の層からなる積層構造を有するとともに、当該積層構造における最下層が当該最下層を除く他の層のエッチングバラツキをリセットするための選択性を持つ膜構成となるように、当該チャネル保護膜を形成する
ことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記チャネル保護膜を形成する工程では、積層構造を有する当該チャネル保護膜の形成を複数のエッチングステップに分けて行い、
前記他の層を形成するための第１のエッチングステップは、レジスト寸法シフトの少ないエッチング手法を用いて行い、
前記最下層を形成するための第２のエッチングステップは、等方性エッチング成分の少ないエッチング手法を用いて行う
ことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記他の層の膜厚をＢｔ、前記最下層の膜厚をＡｔ、前記非結晶質シリコン膜のチャネル領域となる部分の膜厚をＳｉｔ、前記第１のエッチングステップでの前記他の層に対するエッチングレートおよびバラツキをＢｓ１±Ｂｕ１、前記第１のエッチングステップでの前記最下層に対するエッチングレートおよびバラツキをＡｓ１±Ａｕ１、前記第２のエッチングステップでの前記他の層に対するエッチングレートおよびバラツキをＢｓ２±Ｂｕ２、前記第２のエッチングステップでの前記最下層に対するエッチングレートおよびバラツキをＳｉｓ２±Ｓｉｕ２、前記第２のエッチングステップでの前記非結晶質シリコン膜に対するエッチングレートおよびバラツキをＡｓ２±Ａｕ２とした場合に、Ｂｓ１＞Ａｓ１、Ａｓ２＞Ｓｉｓ２、Ａｔ＞〔２×Ｂｓ１×Ｂｕ１×Ｂｔ×Ａｓ１×（１００＋Ａｕ１）〕／〔Ｂｓ１×Ｂｓ１×（１００−Ｂｕ１）（１００＋Ｂｕ１）〕、および、Ｓｉｔ＞〔Ａｔ×Ｓｉｓ２×（１００＋Ｓｉｕ２）〕／〔Ａｓ２×（１００−Ａｕ２）〕の関係を満足する
ことを特徴とする請求項２記載の薄膜トランジスタの製造方法。
【請求項４】
前記非結晶質シリコン膜上に、反射防止膜または不純物拡散防止層と、その上に光熱変換層とを形成する工程と、
前記光熱変換層または前記反射防止膜若しくは不純物拡散防止層に対して光ビームを照射して前記非結晶質シリコン膜に加熱処理を施すことにより、当該非結晶質シリコン膜を結晶化させて結晶質シリコン膜を形成する工程とを含み、
前記加熱処理の後も前記反射防止膜または前記不純物拡散防止層を除去せずに前記チャネル保護膜の下層としてそのまま利用する
ことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項５】
絶縁基板上に形成されたゲート電極およびゲート絶縁膜と、
前記絶縁基板上に前記ゲート電極および前記ゲート絶縁膜を介して形成され、前記ゲート電極に対応する領域にチャネル領域を有する結晶質シリコン膜と、
前記結晶質シリコン膜上において前記チャネル領域に対応する領域に選択的に形成された絶縁性のチャネル保護膜と、
前記チャネル保護膜および前記結晶質シリコン膜上に前記チャネル領域に対応する領域を挟んでソース領域およびドレイン領域を有するｎ＋シリコン膜と、
前記ソース領域および前記ドレイン領域上にそれぞれ対応してソース電極およびドレイン電極を有する金属膜とを備え、
前記チャネル保護膜は、エッチングレートの異なる複数の層からなる積層構造を有するとともに、当該積層構造における最下層が当該最下層を除く他の層のエッチングバラツキをリセットするための選択性を持つ膜構成となるように形成されている
ことを特徴とする薄膜トランジスタ。
【請求項６】
複数の表示素子と、
前記複数の表示素子に対してそれぞれ所定の駆動動作を行う薄膜トランジスタとを備え、
前記薄膜トランジスタは、
絶縁基板上に形成されたゲート電極およびゲート絶縁膜と、
前記絶縁基板上に前記ゲート電極および前記ゲート絶縁膜を介して形成され、前記ゲート電極に対応する領域にチャネル領域を有する結晶質シリコン膜と、
前記結晶質シリコン膜上において前記チャネル領域に対応する領域に選択的に形成された絶縁性のチャネル保護膜と、
前記チャネル保護膜および前記結晶質シリコン膜上に前記チャネル領域に対応する領域を挟んでソース領域およびドレイン領域を有するｎ＋シリコン膜と、
前記ソース領域および前記ドレイン領域上にそれぞれ対応してソース電極およびドレイン電極を有する金属膜とを備え、
前記チャネル保護膜は、エッチングレートの異なる複数の層からなる積層構造を有するとともに、当該積層構造における最下層が当該最下層を除く他の層のエッチングバラツキをリセットするための選択性を持つ膜構成となるように形成されている
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、および、その薄膜トランジスタを有した表示装置に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイの１つとして、有機ＥＬ（Electro Luminescence）現象を利用して映像を表示する表示装置が注目されている。この表示装置、すなわち有機ＥＬディスプレイは、有機発光素子自体の発光現象を利用しているために視野角が広く、消費電力が低い等の優れた特徴を備えている。さらに、高精細度の高速ビデオ信号に対しても高い応答性を示すことから、特に映像分野等において、実用化に向けた開発が進められている。
【０００３】
有機ＥＬディスプレイの駆動方式のうち、駆動素子として薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が用いられるアクティブマトリックス方式は、従来のパッシブマトリックス方式に比べて応答時間や解像度の点で優れており、上述した特長を有する有機ＥＬディスプレイには特に適した駆動方式と考えられている。このアクティブマトリックス型の有機ＥＬディスプレイは、少なくとも有機発光材料を有する有機発光素子（有機ＥＬ素子）および有機発光素子を駆動させるためのＴＦＴが設けられた駆動パネルを有しており、この駆動パネルと封止パネルとが有機ＥＬ素子を挟むように接着層を介して貼り合わされた構成となっている。また、アクティブマトリックス型の有機ＥＬディスプレイでは、当該有機ＥＬディスプレイを構成するＴＦＴとして、少なくとも、画素の明暗を制御するスイッチングトランジスタと、有機ＥＬ素子の発光を制御する駆動トランジスタとを備えている。
【０００４】
このような有機ＥＬディスプレイでは、一般に、駆動トランジスタのゲート電圧を制御し、これにより有機ＥＬ素子へ流れる電流量を制御することによって、ディスプレイとしての表示階調をコントロールしている。そのため、各画素別の駆動トランジスタが流す電流のバラツキが大きいと、その結果として有機ＥＬディスプレイの発光輝度が各画素単位で異なってしまうことになる。つまり、有機ＥＬ素子の発光は駆動トランジスタを流れる電流量に依存するため、有機ＥＬディスプレイにおいて、駆動トランジスタの電流バラツキを抑制することは、良好な像表示出力を行う上で非常に重要である。
【０００５】
ＴＦＴの電流バラツキが生じる要因の一つとしては、例えば、ＴＦＴのＬ長バラツキが挙げられる。ここで、ＴＦＴの「Ｌ長」とは、当該ＴＦＴにおけるソースドレイン間の大きさ（距離）のことをいう。つまり、ＴＦＴを構成する場合には、チャネルエッチングストッパのソースドレイン間の仕上がり寸法がそのままＬ長となるため、この仕上がり面内バラツキが大きいと、ＴＦＴ特性のオン電流のバラツキを引き起こしてしまうのである。
【０００６】
ところで、ＴＦＴのＬ長バラツキの有無は、ソースドレインを形成する際のエッチングストッパとして機能するチャネル保護膜の形成精度に依存することが知られている。すなわち、チャネル保護膜は、通常、絶縁材により形成された膜上にレジストパターンを形成し、そのレジストパターンをマスクにしてエッチング処理を施すことによって形成するが、そのエッチング処理を施す際のエッチングレート等にバラツキが生じると、これに対応してＴＦＴを構成した場合におけるソースドレイン間の距離にもバラツキが生じてしまうことになる。
【０００７】
この点については、例えば、マスクとなるエッチングストッパ用のレジストパターンの形成にあたり、ゲート電極裏面露光によって自己整合的に露光、現像を行い、これによりバラツキの低減を図ることが考えられる。ところが、このような手法は、エッチング処理の際におけるエッチングレートのバラツキまでを補間するものではなく、結果としてエッチングバラツキがＴＦＴのＬ長バラツキを引き起こしてしまうという問題は残る。
また、チャネル保護膜を形成する際のエッチングシフト量のバラツキの低減を図るためには、異方性ドライエッチングを用いて、シリコン膜上に形成されているチャネル保護膜に対する選択的なドライエッチング処理を行うという手法も想定される。ところが、折角の異方性エッチングであっても、チャネル保護膜に対するエッチング処理中にマスクとなるレジストパターンが異方性イオン衝突によってダメージを受け、これによりレジストパターンそのものが異方性ドライエッチングのバラツキを反映するように後退シフトしてしまうおそれがある。したがって、異方性エッチングであっても、結果的には、等方性エッチングの場合と同様に、ソースドレイン間の仕上がり寸法のバラツキの問題から回避できないと考えられる。
また、例えば、フッ化水素水でのエッチング処理のように、対シリコンとの選択性が略無限大を確保するのは難しく、せいぜい〔ストッパエッチレート／シリコンダメージレート〕が２〜１０のため、ストッパとなるチャネル保護膜の膜厚全てを一気にドライエッチングする場合には、膜厚全てをエッチングする際に生じるバラツキ時間分に適応するオーバーエッチングが必要になり、結果的にオーバーエッチングに要する時間が長くなり、その分シリコンの膜厚を厚くしなければならないという問題も生じ得る。さらに、チャネル領域上のチャネル保護膜のパターニングをシリコン上までフッ化水素水を用いてエッチング処理を行うと、シリコン膜上に存在するピンホールから浸入したフッ化水素水がゲート絶縁膜をもエッチングしてしまい、そのゲート絶縁膜の層間絶縁性が低下してしまうことも考えられる。
【０００８】
また、下記の特許文献１には、エッチングストッパとなる絶縁膜を異種の積層構造にして、フッ化水素水エッチング処理によって、テーパ形状がオーバーハング形状になることを抑制し、これによりトランジスタリーク不良を引き起こさないようにすることが開示されている。しかしながら、２層とも等方性エッチングであるウェットエッチング処理をシリコン表面まで行う手法では、エッチングストッパがどのような積層構造であっても、ウェットエッチング処理の途中でエッチング途中のストッパ絶縁膜そのものが、さらにその残り分のストッパ絶縁膜のエッチング処理のためのマスクの役目を担うことになる。よって、等方性エッチングバラツキから引き起こされる寸法バラツキは、どうしても避けることができないという問題を抱えている。
また、下記の特許文献２には、チャネル保護膜を積層構造とし、ドライエッチング化によるフッ酸薬液からのピンホール染込みによるゲート絶縁膜損傷抑制やシリコンへのエッチングダメージ低減等を図ることが開示されている。しかしながら、積層構造の上層のエッチング後にレジストを剥離し、積層構造の下層のエッチングを行う際には上層そのものをマスク代わりとする。そのため、上層のエッチング完成寸法がそのまま転写されＬ長となり、その結果、上層のエッチングバラツキがそのままＬ長バラツキとなるという問題を抱えることになる。
また、下記の特許文献３には、チャネル保護膜を積層構造とし、そのチャネル保護膜の形成後の後工程（ｎ＋層のエッチング工程）の際のエッチングレートにつき、上層を下層より遅い膜質にすることにより、チャネル保護膜そのものの残膜厚のバラツキを低減することで、トランジスタ特性のバラツキを低減することが開示されている。しかしながら、ここでいうトランジスタ特性のバラツキは、チャネル保護膜そのもののエッチングによるＬ長バラツキのとは関係がなく、したがってＬ長バラツキに起因する問題は依然として解決しないことになる。
【０００９】
【特許文献１】特許第２９１５３９７号公報
【特許文献２】特開平９−２９８３０３号公報
【特許文献３】特開平６−１８８４２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述した従来技術における問題点に鑑み、必要以上にシリコン膜の膜厚を厚くすることなく、ＴＦＴのＬ長バラツキを抑制することができ、これにより特性バラツキの少ないＴＦＴを形成することのできる薄膜トランジスタの製造方法、薄膜トランジスタ、および、その薄膜トランジスタを有した表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するために案出された薄膜トランジスタの製造方法で、絶縁基板上にゲート電極、ゲート絶縁膜および非結晶質シリコン膜を順に形成する工程と、前記非結晶質シリコン膜のチャネル領域となる領域上のみにチャネル保護膜を形成する工程と、前記チャネル保護膜および前記非結晶質シリコン膜上にｎ＋シリコン膜および金属層を順に形成し、前記非結晶質シリコン膜および前記ｎ＋シリコン膜をパターニングしてソースドレイン電極に対応する領域のみを選択的に残すとともに、前記チャネル保護膜をエッチングストッパとして前記ｎ＋シリコン膜および前記金属層における前記チャネル領域に対応する領域を選択的に除去することにより、前記ｎ＋シリコン膜からソース領域およびドレイン領域を形成し、かつ、前記金属層からソース電極およびドレイン電極を形成する工程とを含み、前記チャネル保護膜を形成する工程では、当該チャネル保護膜がエッチングレートの異なる複数の層からなる積層構造を有するとともに、当該積層構造における最下層が当該最下層を除く他の層のエッチングバラツキをリセットするための選択性を持つ膜構成となるように、当該チャネル保護膜を形成することを特徴とする。
【００１２】
上記手順の薄膜トランジスタの製造方法によれば、チャネル保護膜をエッチングレートの異なる積層構造とし、その最下層については他の層のエッチングバラツキをリセットするための選択性を持つ膜構成としているので、チャネル保護膜に対するエッチングプロセスとして、例えば、他の層のエッチングはレジスト寸法シフトの少ないエッチング手法にて行い、最下層のエッチングは等方性エッチング成分の少ない異方性ドライエッチング手法にて行う、といったことが実現可能となる。したがって、必要以上に非結晶質シリコン膜を厚くすることなく、かつ、レジストマスク寸法からの仕上がりバラツキが抑制されたＴＦＴのＬ長を形成することができ、その結果として従来に比べて特性バラツキの少ないトランジスタを形成することが可能になる。また、非結晶質シリコン膜の直上の層をエッチング処理する際に、薬液エッチャントであるフッ化水素水を用いず、ドライエッチングを行うことが可能となるため、ピンホールから浸入したフッ化水素水がゲート絶縁膜をもエッチングしてしまい、そのゲート絶縁膜の層間絶縁性を低下させるといったことが生じることもない。
【発明の効果】
【００１３】
本発明によれば、必要以上に非結晶質シリコン膜の膜厚を厚くすることなく、ＴＦＴのＬ長バラツキを抑制することができ、これにより特性バラツキの少ないＴＦＴを形成することができる。したがって、そのＴＦＴを用いて表示装置を構成した場合に、当該ＴＦＴの特性バラツキの少ないことから、各画素別の発光輝度等のバラツキについてもその発生を抑制することができ、結果として良好な像表示出力を行う表示装置を構成することが実現可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、図面に基づき本発明に係る薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置について説明する。
【００１５】
先ず、表示装置について、ＴＦＴを駆動素子として用いて有機ＥＬ素子を発光させる有機ＥＬディスプレイを例に挙げて説明する。ここでは、
図１は、ＴＦＴを備えた有機ＥＬディスプレイの構成例を示す説明図である。
図例の有機ＥＬディスプレイは、絶縁基板１上に駆動素子としてのＴＦＴ１０が形成されており、さらにそのＴＦＴ１０上に絶縁性の平坦化膜３１が一様に形成され、その上に反射電極３２Ａ、有機発光層３２Ｂおよび透明電極３２Ｃからなる複数の有機ＥＬ素子３２が形成され、各有機ＥＬ素子３２間を隔離するように電極間絶縁膜３３が形成され、その上に再び絶縁性の平坦化層３４が形成され、これらを挟み込むように透過性の基板３５が配されて構成されている。このような構成の有機ＥＬディスプレイでは、反射電極３２Ａと透明電極３２Ｃとの間に所定の電圧が印加されると有機発光層３２Ｂが発光し、これにより発光光Ｌ２，Ｌ３が図の上方へ射出される。
なお、ここでは、いわゆる上面発光（トップエミッション）型のものについて説明したが、この他にも例えば、いわゆる下面発光（ボトムエミッション）型のものや、両面発光（デュアルエミッション）型のものであっても構わない。
【００１６】
図２は、有機ＥＬディスプレイの画素回路構成の一例を示す説明図である。ここでは、発光素子として有機ＥＬ素子を用いたアクティブマトリックス方式の有機ＥＬディスプレイを例に挙げている。
図２（ａ）に示すように、この有機ＥＬディスプレイの基板４０上には、表示領域４０ａとその周辺領域４０ｂとが設定されている。表示領域４０ａは、複数の走査線４１と複数の信号線４２とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。これらの各画素ａには有機ＥＬ素子が設けられている。また周辺領域４０ｂには、走査線４１を走査駆動する走査線駆動回路４３と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４２に供給する信号線駆動回路４４とが配置されている。 
そして、表示領域４０ａには、フルカラー対応の画像表示を行うために、Ｒ，Ｇ，Ｂの各色成分に対応した有機ＥＬ素子が混在しており、これらが所定規則に従いつつマトリクス状にパターン配列されているものとする。各有機ＥＬ素子の設置数および形成面積は、各色成分で同等とすることが考えられるが、例えば各色成分別のエネルギー成分に応じてそれぞれを相違させるようにしても構わない。
また、図２（ｂ）に示すように、各画素ａに設けられる画素回路は、例えば有機ＥＬ素子３２、駆動トランジスタＴｒ、書き込みトランジスタ（サンプリングトランジスタ）ＷＳ、および、保持容量Ｃｓで構成されている。そして、走査線駆動回路４３による駆動により、書き込みトランジスタＷＳを介して信号線４２から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が有機ＥＬ素子３２に供給され、この電流値に応じた輝度で有機ＥＬ素子３２が発光する。
なお、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成してもよい。また、周辺領域４０ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【００１７】
このような有機ＥＬディスプレイでは、駆動トランジスタＴｒのゲート電圧を制御し、これにより有機ＥＬ素子３２へ流れる電流量を制御することによって、ディスプレイとしての表示階調をコントロールしている。そのため、各画素別の駆動トランジスタＴｒが流す電流のバラツキが大きいと、その結果として有機ＥＬディスプレイの発光輝度が各画素単位で異なってしまうことになる。つまり、有機ＥＬ素子３２の発光は駆動トランジスタＴｒを流れる電流量に依存するため、有機ＥＬディスプレイにおいて、駆動トランジスタＴｒの電流バラツキを抑制することは、良好な像表示出力を行う上で非常に重要である。
【００１８】
以上に説明した有機ＥＬディスプレイに代表される表示装置は、図３〜図７に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置として用いられる。以下に、表示装置が用いられる電子機器の具体例を説明する。
なお、表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。また、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【００１９】
図３は、電子機器の一具体例であるテレビを示す斜視図である。図例のテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として表示装置を用いることにより作製される。
【００２０】
図４は、電子機器の一具体例であるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。図例のデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として表示装置を用いることにより作製される。
【００２１】
図５は、電子機器の一具体例であるノート型パーソナルコンピュータを示す斜視図である。図例のノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として表示装置を用いることにより作製される。
【００２２】
図６は、電子機器の一具体例であるビデオカメラを示す斜視図である。図例のビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として表示装置を用いることにより作製される。
【００２３】
図７は、電子機器の一具体例である携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として表示装置を用いることにより作製される。
【００２４】
次に、以上のように構成された有機ＥＬディスプレイにおいて、駆動素子として用いられるＴＦＴ１０について、さらに詳しく説明する。
図８および図９は、ＴＦＴの製造手順の概要を示す説明図である。
【００２５】
ＴＦＴ１０の製造にあたっては、先ず、図８（Ａ）に示すように、ガラス材料やプラスチック材料等からなる絶縁基板１上に、例えばスパッタ法によりモリブデン（Ｍｏ）膜を１００ｎｍ厚程度で一様に成膜し、これをフォトリソグラフィ法によりエッチングして所定形状にパターニングすることによって、ゲート電極２を形成する。このゲート電極２を形成する金属材料は、後にアモルファスシリコン膜４を結晶化する際に生じる熱によっても変質しにくい高融点の金属であれば、Ｍｏの他に、クロム（Ｃｒ）やチタン（Ｔｉ）等を用いることが考えられる。
そして、ゲート電極２を形成したら、続いて、例えばプラズマＣＶＤ法により、ゲート電極２を含む絶縁基板１上に、厚さが１６０ｎｍ程度の酸化シリコン（ＳｉＯ2）を一様に形成することによって、ゲート絶縁膜３を形成する。なお、このゲート絶縁膜３はＳｉＯ2により構成されているとは限らず、例えばＳｉＯ2、窒化シリコン（ＳｉＮ）または酸化窒化シリコン（ＳｉＯＮ）のうちの少なくとも１種以上からなる絶縁材料によって構成するようにしてもよい。
さらに、ゲート絶縁膜３上には、アモルファス（非結晶質）シリコン膜４を、例えばプラズマＣＶＤ法により、厚さが３０ｎｍ程度で一様に形成する。
【００２６】
アモルファスシリコン膜４を形成したら、アニール前処理として脱水素アニールを例えば４３０℃窒素雰囲気炉にて実施した後に、そのアモルファスシリコン膜４に対して、エキシマレーザ光（λ＝３０８ｎｍ）を照射して結晶化アニールを行う。このレーザアニール処理に使用するレーザ光は、必ずしもエキシマレーザやパルス波である必要はなく、固体レーザを用いた連続波であってもよい。
また、レーザアニール処理に際しては、予めアモルファスシリコン膜４上に反射防止膜としてシリコン窒化膜やシリコン酸化膜等を例えばＣＶＤ法を用いて形成しておき、これによりシリコンの結晶化を効率よく行得るようにすることも考えられる。その場合に、アモルファスシリコン膜４上の反射防止膜は、レーザアニール処理の後に除去することなく、チャネル保護膜のエッチングストッパ下層にそのまま併用してもよい。
また、レーザアニール処理に使用する波長は、必ずしもエキシマレーザ光（ｃ３０８ｎｍ）のようなシリコン吸収域の波長を用いる必要はなく、例えばλ＝８００ｎｍといったものでも、シリコン上にシリコン酸化膜やシリコン窒化膜等を不純物拡散防止のためのバッファ層（不純物拡散防止層）として形成するとともに、そのバッファ層を介してＭｏ膜等を光−熱変換層として形成しておくことで、アニール処理のために用いることが可能となる。この場合にも、光−熱変換層を、レーザアニール処理の後に除去することなく、チャネル保護膜のエッチングストッパ下層にそのまま併用したり、あるいは、光−熱変換層については除去するが、バッファ層を除去せずに残し、そのままエッチングストッパ下層として利用したりすることが考えられる。
なお、結晶化が必要ない場合、あるいは、成膜段階（ＣＶＤチャンバ内）で必要な結晶度が得られている場合には、上述した脱水素アニールおよびレーザアニール処理は必ずしも必要ではない。また、その際は、例えばプラズマＣＶＤ法で、ゲート絶縁膜３およびシリコン膜４を成膜するときに、後述するエッチングストッパ膜５ａ，５ｂを連続的に成膜形成することも考えられる。
【００２７】
アニール処理によるアモルファスシリコン膜４の改質後は、続いて、その改質後のアモルファスシリコン膜４上に、チャネル保護膜を形成するためのエッチングストッパ下層膜（以下、単に「下層膜」という）５ａおよびエッチングストッパ上層膜（以下、単に「上層膜」という）５ｂを成膜する。具体的には、例えば、下層膜５ａとしてシリコン酸化膜を２０ｎｍ程度の厚さで、また上層膜５ｂとしてシリコン窒化膜を３００ｎｍ程度の厚さで、それぞれが積層されるようにプラズマＣＶＤを用いて成膜する。なお、下層膜５ａおよび上層膜５ｂは、エッチングストッパとして機能し得るものであれば、シリコン酸化膜やシリコン窒化膜の他に、シリコン酸窒化膜を用いたり、あるいはシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜と他種の膜との積層構造を用いたりすることが考えられる。
【００２８】
ただし、下層膜５ａと上層膜５ｂとは、それぞれのエッチングレートが互いに異なっているものとする。さらに詳しくは、それぞれのエッチングレートおよびそれぞれの膜厚が、後述する条件を満足するように設定されているものとする。
【００２９】
このような下層膜５ａおよび上層膜５ｂからなる積層構造を形成したら、次いで、チャネル保護膜の形成位置に対応する箇所に、フォトリソグラフィ法を用いて、レジストマスク９を形成する。
【００３０】
その後は、アモルファスシリコン膜４のチャネル領域となる領域上のみにチャネル保護膜を形成すべく、図８（Ｂ）および（Ｃ）に示すように、下層膜５ａおよび上層膜５ｂからなる積層構造に対するエッチング処理を行う。ただし、このときのエッチング処理は、複数のエッチングステップ、さらに詳しくは上層膜５ｂについての第１のエッチングステップと（図８（Ｂ）参照）、下層膜５ａについての第２のエッチングステップと（図８（Ｃ）参照）とに分けて行う。
【００３１】
第１のエッチングステップ（以下、単に「第１エッチ」という）は、レジスト寸法シフトの少ないエッチング手法を用いて行うものとする。レジスト寸法シフトの少ないエッチング手法としては、例えば、フッ化水素水によるエッチング（ウェットエッチング）、レジストダメージの少ない等方性エッチが優勢なモードでのドライエッチング（ＰＥモードドライエッチング）、プラズマによる反応種を用いるエッチング（ＣＤＥ；Chemical Dry Etching）等が挙げられる。
なお、第１エッチの際には、下層膜５ａとの選択性（除去する材料のエッチング速度のマスク材料のエッチング速度に対する比の値）を十分に持たせるべきであるが、この点いついては、例えば、ＣＶＤ成膜時にパワー、電極間ギャップ、圧力、材料ガス混合率等のパラメータを制御して、下層膜５ａと上層膜５ｂとの間で緻密さに差をつけることで、十分な選択性確保が可能となる。あるいは、下層膜５ａをシリコン酸化膜に、上層膜５ｂをシリコン窒化膜とすることで、膜の緻密性に制約を受けることなく、フロロカーボン系のガスに窒素を添加させることによるケミカルドライエッチングを行うことで、対シリコン酸化膜に対して８程度の選択性が得られるようになる。
【００３２】
第２のエッチングステップ（以下、単に「第２エッチ」という）は、等方性エッチング成分の少ないエッチング手法を用いて行うものとする。等方性エッチング成分の少ないエッチング手法としては、異方性ドライエッチングが挙げられる。さらに詳しくは、異方性ドライエッチモードで、かつ、対シリコンとの選択性エッチを可能とするようなＲＩＥモードで、フロロカーボン系ガスに水素を添加、もしくは、ＳＦ６ガスに水素を添加させたようなガスプラズマ条件で行うものが挙げられる。
なお、第１エッチをドライエッチング（等方性エッチが優勢なモード）で行った場合は、第２エッチについても、真空を破らずに同一ドライエッチング装置で連続的にエッチングモードを異方性が優勢なモードへ切り替えて行うことが考えられる。
【００３３】
ところで、以上のような第１エッチおよび第２エッチからなる複数のエッチングステップに分けてエッチング処理を行うのにあたり、当該エッチング処理の処理対象となる下層膜５ａおよび上層膜５ｂと、第１エッチおよび第２エッチによる各エッチングレートは、以下に述べる関係を満足するように、それぞれが設定されている。
すなわち、上層膜５ｂの膜厚をＢｔ（ｎｍ）、下層膜５ａの膜厚をＡｔ（ｎｍ）、アモルファスシリコン膜４のチャネル領域となる部分の膜厚をＳｉｔ（ｎｍ）、第１エッチでの上層膜５ｂに対するエッチングレートおよびバラツキをＢｓ１（ｎｍ／ｍｉｎ）±Ｂｕ１（％）、第１エッチでの下層膜５ａに対するエッチングレートおよびバラツキをＡｓ１（ｎｍ／ｍｉｎ）±Ａｕ１（％）、第２エッチでの上層膜５ｂに対するエッチングレートおよびバラツキをＢｓ２（ｎｍ／ｍｉｎ）±Ｂｕ２（％）、第２エッチでの下層膜５ａに対するエッチングレートおよびバラツキをＳｉｓ２（ｎｍ／ｍｉｎ）±Ｓｉｕ２（％）、第２エッチでのアモルファスシリコン膜４に対するエッチングレートおよびバラツキをＡｓ２（ｎｍ／ｍｉｎ）±Ａｕ２（％）とした場合に、Ｂｓ１＞Ａｓ１、Ａｓ２＞Ｓｉｓ２、Ａｔ＞〔２×Ｂｓ１×Ｂｕ１×Ｂｔ×Ａｓ１×（１００＋Ａｕ１）〕／〔Ｂｓ１×Ｂｓ１×（１００−Ｂｕ１）（１００＋Ｂｕ１）〕、および、Ｓｉｔ＞〔Ａｔ×Ｓｉｓ２×（１００＋Ｓｉｕ２）〕／〔Ａｓ２×（１００−Ａｕ２）〕の関係を満足するように、下層膜５ａ、上層膜５ｂおよびアモルファスシリコン膜４が構成され、かつ、第１エッチおよび第２エッチの実施条件（手法やパラメータ等）が設定されている。
【００３４】
このような関係を満足することにより、第１エッチでは、図８（Ｂ）に示すように、レジストマスク９の形成寸法のシフトダメージ（形成寸法が変わってしまうようなエッチングダメージ）を抑制しつつ、下層膜５ａがエッチングにより消失してしまわない段階で、上層膜５ｂに対するエッチングが完了することになる。しかも、上層膜５ｂに対するエッチングの結果、そのエッチング後における上層膜５ｂの形成寸法にバラツキが生じても、レジストマスク９の形成寸法シフトダメージが抑制されているので、そのレジストマスク９をマスクにして下層膜５ａに対して第２エッチ行うことで、上層膜５ｂのエッチングバラツキを吸収リセットすることができるようにもなる。
【００３５】
次いで行う第２エッチでは、図８（Ｃ）に示すように、アモルファスシリコン膜４上の下層膜５ａを異方性選択ドライエッチングすることにより、そのエッチング後の下層膜５ａについて、第１エッチでシフトダメージを受けてないレジストマスク９の形成寸法がそのまま転写されることになる。したがって、エッチング後の下層膜５ａは、バラツキ発生が抑制された寸法仕上がりを実現でき、上層膜５ｂのエッチングバラツキを吸収リセットすることができる。
また、第２エッチは、下層膜５ａの膜厚分だけ行えば済むため、対シリコンとのエッチング選択比の程度に応じて必要になる膜厚マージンも少なくて済む。
さらに、第２エッチでは、アモルファスシリコン膜４の直上の下層膜５ａをエッチングする際に、薬液エッチャントであるフッ化水素水を用いず、ドライエッチングを行うため、ピンホールから浸入したフッ化水素水がゲート絶縁膜３をもエッチングしてしまい、その結果ゲート絶縁膜３の層間絶縁性が低下してしまうといったことも起こらない。
【００３６】
ここで、例えば、第１エッチでのエッチングレートおよびバラツキを、上層膜５ｂに対して８０（ｎｍ／ｍｉｎ）±１０（％）、下層膜５ａに対して１０（ｎｍ／ｍｉｎ）±１０（％）とし、第２エッチでのエッチングレートおよびバラツキを、下層膜５ａに対して４０（ｎｍ／ｍｉｎ）±１０（％）、アモルファスシリコン膜４に対して５（ｎｍ／ｍｉｎ）±１０（％）とした場合に、上層膜５ｂの膜厚が３００ｎｍであるとすると、下層膜５ａが８．３ｎｍ以上で、アモルファスシリコン膜４が１．３ｎｍ以上あれば、これらの膜が完全に消失することなく、レジストマスク９のマスク寸法が略そのまま転写されたバラツキの少ないチャネル保護膜が形成されることになる。
なお、ここでは、アモルファスシリコン膜４が１．３ｎｍ以上であればよいとしているが、この膜厚は当該アモルファスシリコン膜４が完全に消失しない最低膜厚に相当するものである。したがって、現実的には、コンタクト層領域で最低限必要となる膜厚（例えば１０ｎｍ）を上乗せして成膜することが望ましく、具体的には３０ｎｍ程度の膜厚とすることが考えられる。
【００３７】
このようにして、下層膜５ａおよび上層膜５ｂからなる積層構造のチャネル保護膜を形成した後は、図９に示すように、当該チャネル保護膜およびアモルファスシリコン膜４上に、ｎ＋アモルファスシリコン膜６を５０ｎｍ厚程度で成膜し、これらアモルファスシリコン膜４およびｎ＋アモルファスシリコン膜６をパターニングして島状パターンを形成し、ソースドレイン電極に対応する領域（すなわち、ゲート電極２に対応する領域）のみを選択的に残す。さらには、５０ｎｍ厚程度のチタン／２５０ｎｍ厚程度のアルミニウム／５０ｎｍ厚程度のチタンからなる三層構造の金属層７を成膜する。そして、チャネル保護膜をエッチングストッパとしてエッチング処理を行い、ｎ＋アモルファスシリコン膜６および金属層７におけるチャネル領域に対応する領域を選択的に除去する。これにより、ｎ＋アモルファスシリコン膜６からソース領域およびドレイン領域を形成し、かつ、金属層７からソース電極およびドレイン電極を形成することになる。
その後は、３００ｎｍ厚程度のシリコン窒化膜からなるパッシベーション膜８を成膜し、コンタクトホール部のみパターニングする。
【００３８】
このような手順（各工程）を経て、ＴＦＴ１０が製造される。
【００３９】
以上のような手順のＴＦＴ１０の製造方法、および、その製造方法を経て得られるＴＦＴ１０では、チャネル保護膜をエッチングレートの異なる下層膜５ａおよび上層膜５ｂからなる積層構造とし、その積層構造における最下層に相当する下層膜５ａを、積層構造における他の層である上層膜５ｂのエッチングバラツキをリセットするための選択性を持つ膜構成としている。そして、チャネル保護膜を形成するためのエッチングプロセスとして、上層膜５ｂに対する第１エッチは、レジスト寸法シフトの少ないエッチング手法を用いて行い、レジストマスク９の侵食を抑制し、下層膜５ａに対する第２エッチは、は、等方性エッチング成分の少ない異方性ドライエッチングの手法を用いて行うようになっている。したがって、必要以上にアモルファスシリコン膜４を厚くすることなく、かつ、レジストマスク寸法からの仕上がりバラツキが抑制されたＴＦＴ１０のＬ長を形成することができ、その結果として従来に比べて特性バラツキの少ないＴＦＴ１０を形成することが可能になる。また、アモルファスシリコン膜４の直上の層をエッチング処理する際に、薬液エッチャントであるフッ化水素水を用いず、ドライエッチングを行うため、ピンホールから浸入したフッ化水素水がゲート絶縁膜３をもエッチングしてしまい、そのゲート絶縁膜３の層間絶縁性を低下させるといったことが生じることもない。
【００４０】
つまり、チャネルエッチングストッパとなるチャネル保護膜をエッチングレートの異なる積層構造とし、上層膜５ｂにはレジスト侵食の少ないエッチングを行い、下層膜５ａを上層膜５ｂのエッチングバラツキをリセットするための選択性を持たせた膜質とし、さらに下層膜５ａのエッチングは異方性ドライエッチで選択除去することにより、ＴＦＴ１０のＬ長バラツキを抑制し、結果として特性バラツキの少ないＴＦＴ１０を形成することを可能にしているのである。
このことは、特に、有機ＥＬディスプレイのように、トランジスタを流れる電流量が輝度を規定するようなデバイスに適用した場合に、非常に有効なものとなる。かかるデバイスでは、電流バラツキの低減が必須だからである。特に、大画面ディスプレイを狙う場合には、チャネル保護膜を用いるエッチングストッパ型のトランジスタが有効である。ところが、その場合に、チャネル保護膜に対して垂直方向（厚さ方向）の均一性を増すだけでは不十分であり、チャネル方向（平面方向）の均一性を確保しなければ、例えば１０％以下の電流バラツキを実現することは難しい。これに対して、本実施形態で説明したようにＴＦＴ１０を構成すれば、チャネル方向の均一性（Ｌ長バラツキ）を従来に比べて格段に向上させることができ、大型有機ＥＬで輝度均一性を確保するには非常に有効なものとなる。
【００４１】
このように、本実施形態で説明したＴＦＴ１０およびその製造方法によれば、必要以上にアモルファスシリコン膜４の膜厚を厚くすることなく、ＴＦＴ１０のＬ長バラツキを抑制することができ、これにより特性バラツキの少ないＴＦＴ１０を形成することができる。したがって、そのＴＦＴ１０を用いて有機ＥＬディスプレイを構成した場合に、当該ＴＦＴ１０の特性バラツキの少ないことから、各画素別の発光輝度等のバラツキについてもその発生を抑制することができ、結果として良好な像表示出力を行う有機ＥＬディスプレイを構成することが実現可能となる。
【００４２】
なお、本実施形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されるものではなく、その要旨を逸脱しない範囲で適宜変更することが可能である。
例えば、本実施形態では、チャネル保護膜を構成する積層構造が、下層膜５ａおよび上層膜５ｂからなる二層構造である場合を例に挙げたが、三層以上の積層構造であっても、そのうちの最下層がエッチングバラツキをリセットするための選択性を持つ膜構成であれば、本実施形態の場合と同様の作用効果を得ることができる。
また、本実施形態で例に挙げた各構成要素の材料、膜厚、その成膜方法および成膜条件等は、特に限定されるものではなく、必要に応じて適宜変更することが可能である。
また、本発明は、本実施形態で説明した有機ＥＬディスプレイの他にも、例えば表示素子として液晶素子を備えた液晶表示装置にも適用することが可能であり、その場合においても本実施形態の場合と同様の作用効果が得られる。
【図面の簡単な説明】
【００４３】
【図１】ＴＦＴを備えた有機ＥＬディスプレイの構成例を示す説明図である。
【図２】有機ＥＬディスプレイの画素回路構成の一例を示す説明図である。
【図３】電子機器の一具体例であるテレビを示す斜視図である。
【図４】電子機器の一具体例であるデジタルカメラを示す斜視図である。
【図５】電子機器の一具体例であるノート型パーソナルコンピュータを示す斜視図である。
【図６】電子機器の一具体例であるビデオカメラを示す斜視図である。
【図７】電子機器の一具体例である携帯端末装置、例えば携帯電話機を示す図である。
【図８】本発明が適用されたＴＦＴの製造手順の概要を示す説明図（その１）である。
【図９】本発明が適用されたＴＦＴの製造手順の概要を示す説明図（その２）である。
【符号の説明】
【００４４】
１…絶縁基板、２…ゲート電極、３…ゲート絶縁膜、４…アモルファスシリコン膜、５ａ…エッチングストッパ下層膜、５ｂ…エッチングストッパ上層膜、６…ｎ＋アモルファスシリコン膜、７…金属層、８…パッシベーション膜、９…レジストマスク、１０…ＴＦＴ、３２…有機ＥＬ素子
【図１】
2009027122.tif 000003
【図２】
2009027122.tif 000004
【図３】
2009027122.tif 000005
【図４】
2009027122.tif 000006
【図５】
2009027122.tif 000007
【図６】
2009027122.tif 000008
【図７】
2009027122.tif 000009
【図８】
2009027122.tif 000010
【図９】
2009027122.tif 000011