(57)【要約】【課題】半導体集積回路上の占有面積の縮小化、又は、入力信号やインダクタ構造に制限の無いインダクタ装置の提供を目的とする。【解決手段】第１のインダクタ１０と、第２のインダクタ２０とを備え、第１のインダクタ１０により生じる磁界のうち、第２のインダクタ２０のループの内部を通過する磁界が、ループの上方から下方に抜ける第１の磁界と、ループの下方から上方に抜ける第２の磁界とを含むように第１のインダクタ１０、第２のインダクタ２０が配置されたインダクタ装置１を提供する。【選択図】図１
2009260080.tif 000002
【特許請求の範囲】
【請求項１】
第１のインダクタと、
第２のインダクタとを備え、
前記第１のインダクタにより生じる磁界のうち、前記第２のインダクタのループの内部を通過する磁界が、該ループの上方から下方に抜ける第１の磁界と、該ループの下方から上方に抜ける第２の磁界とを含むように前記第１のインダクタ、前記第２のインダクタが配置された、
ことを特徴とするインダクタ装置。
【請求項２】
前記第１のインダクタにより形成されるループの回りに形成される周状の磁界により、前記第１の磁界、前記第２の磁界が形成される、ことを特徴とする請求項１に記載のインダクタ装置。
【請求項３】
前記第１のインダクタにより形成される第１のループの回りに形成される磁界により、前記第１の磁界、前記第２の磁界のうち一方が形成され、前記第１のインダクタにより形成される第２のループの回りに形成される磁界により、前記第１の磁界、前記第２の磁界のうち他方が形成される、ことを特徴とする請求項１又は２に記載のインダクタ装置。
【請求項４】
前記第１のインダクタにより形成されるループの内側部分と、前記第２のインダクタにより形成されるループの内側部分とが、重なるように配置される、ことを特徴とする請求項１〜３のいずれかに記載のインダクタ装置。
【請求項５】
前記第１のインダクタにより形成されるループの一部は、前記第２のインダクタにより形成されるループの内部に配置される、ことを特徴とする請求項１〜３のいずれかに記載のインダクタ装置。
【請求項６】
絶縁体層と、
前記絶縁体層上に設けられる第１のインダクタと、
前記絶縁体層上に設けられる第２のインダクタとを備え、
前記第１のインダクタにより生じる磁界のうち、前記第２のインダクタのループの内部を通過する磁界が、該ループの上方から下方に抜ける第１の磁界と、該ループの下方から上方に抜ける第２の磁界とを含むように前記第１のインダクタ、前記第２のインダクタが配置された、
ことを特徴とする半導体集積回路。
【請求項７】
前記第１のインダクタにより形成されるループの回りに形成される周状の磁界により、前記第１の磁界、前記第２の磁界が形成される、ことを特徴とする請求項６に記載の半導体集積回路。
【請求項８】
前記第１のインダクタにより形成される第１のループの回りに形成される磁界により、前記第１の磁界、前記第２の磁界のうち一方が形成され、前記第１のインダクタにより形成される第２のループの回りに形成される磁界により、前記第１の磁界、前記第２の磁界のうち他方が形成される、ことを特徴とする請求項６又は７に記載の半導体集積回路。
【請求項９】
前記第１のインダクタにより形成されるループの内側部分と、前記第２のインダクタにより形成されるループの内側部分とが、重なるように配置される、ことを特徴とする請求項６〜８のいずれかに記載の半導体集積回路。
【請求項１０】
前記第１のインダクタにより形成されるループの一部は、前記第２のインダクタにより形成されるループの内部に配置される、ことを特徴とする請求項６〜８のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のインダクタに関する。
【背景技術】
【０００２】
インダクタは、発振回路、フィルタ回路、トランス、整合回路などに広く用いられている。
また、インダクタは、半導体の集積化と共に、例えば、高周波信号を処理するための変復調回路等を１つの半導体装置として構成したＲＦＩＣ（Radio Frequency-Integrated Circuit）や、チョークコイル等として電源ＩＣ（Integrated Circuit）に、使用されている。そのため、１つの電子回路上に、複数のインダクタが配置されることもある。
【０００３】
その際、各インダクタ間の距離を十分にとって相互の磁気結合の影響を回避しようとするため、インダクタの電子回路上の占有面積は大きなものとなる。
【０００４】
従来、回路特性の劣化を防ぐために、差動信号が流れる２つのスパイラルインダクタを用いて、スパイラルインダクタ外部に漏れる磁束を少なくする半導体集積回路が提案されている（下記、特許文献１）。この文献では、第１のスパイラルインダクタと第２のスパイラルインダクタとは、互いに巻き方向が同方向であるように構成される。従って、第１及び第２のスパイラルインダクタに差動信号が流されると、例えば第１のスパイラルインダクタで中心部分において上方向に向かう磁界が発生される場合には、第２のスパイラルインダクタでは中心部分において下方向に向かう磁界が発生される。このように、２つのスパイラルインダクタが発生する磁界が互いに強めあうような方向に向いているために、リアクタンスが大きくなりＱ値が向上する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来技術においては、一方のインダクタにより生ずる磁界が他方のインダクタのループの中心部を通過する際には、上方から下方といったように１つの方向だけとなっており、一方のインダクタにより生ずる磁界の他方のインダクタに与える影響を低下することはできない。
本発明は、一方のインダクタにより生ずる磁界の他方のインダクタに与える影響を低下させることを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、第１のインダクタと、第２のインダクタとを備えるインダクタ装置が提供される。第１のインダクタにより生じる磁界のうち、第２のインダクタのループの内部を通過する磁界が、ループの上方から下方に抜ける第１の磁界と、ループの下方から上方に抜ける第２の磁界とを含むように第１のインダクタ、第２のインダクタが配置される。
【発明の効果】
【０００７】
一方のインダクタにより生ずる磁界の他方のインダクタに与える影響を低下させることができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明の実施の形態を説明する。
この実施例では、一方のインダクタにより生じる磁界のうち、他方のインダクタのループの内部を通過する磁界が、該ループの上方から下方に抜けるものと、該ループの下方から上方に抜けるものを含むようにした。
【０００９】
図１を用いて、第１の実施形態に係る複数のインダクタ１を説明する。インダクタ１は、インダクタ１０及びインダクタ２０を備えている。
図のように、ループに対して垂直な方向から見ると、インダクタ１０の形成するループの内側部分（１５）とインダクタ２０の形成するループの内側部分（２５）とが重なるように配置されている。尚、インダクタ１０が形成するループと、インダクタ２０が形成するループは、絶縁状態を維持すべく、離間して配置されている。
【００１０】
図２は、ループの形成される面に対して垂直で、ループの中心を通る面におけるインダクタ１０が発生する磁界を説明する図である。この例では、インダクタ１０は、ループの下方から上方に抜ける磁界を発生させており、右側には時計回りの方向の磁界１２、左側には反時計回りの方向の磁界１４を発生させている。
特に右側の磁界１２に注目すると、インダクタ２０が形成するループの内側部分２５を下方から上方に抜ける磁界（磁界１２の中心から左よりの部分）と、上方から下方に抜ける磁界（磁界１２の中心から右よりの部分）が存在することがわかる。
【００１１】
図３は、インダクタ２０内に発生するインダクタ１０による磁界を説明する図である。磁界１２には、インダクタ２０の中心部を貫くように発生する上向き磁界１３ａ（磁界１２の中心から左よりの部分）と下向き磁界１３ｂ（磁界１２の中心から右よりの部分）がある。これら磁界１３ａと磁界１３ｂは、互いの磁界を打ち消す方向に発生する。
上向き磁界１３ａが発生すると、レンツの法則により、インダクタ２０の巻線上を、図示のように時計回りに流れる誘導電流１４ａが発生する。一方、下向き磁界１３ｂが発生すると、レンツの法則により、インダクタ２０の巻線上を反時計回りに流れる誘導電流１４ｂが発生する。
【００１２】
このように、互いの磁界を打ち消す方向に発生する上向き磁界１３ａと下向き磁界１３ｂによる誘導電流は、互いに逆向きの方向に流れるため、インダクタ２０は、インダクタ１０による相互誘導の影響を減らすことができる。
発生する誘導電流１４ａ、１４ｂの電流値が同一に近づくほど、相互誘導の影響は減少する。そのため、インダクタ２０の中心部を通過する上向き磁界１３ａ及び下向き磁界１３ｂの大きさを同じにするように、インダクタ１０の中心部とインダクタ２０の中心部を重ねて配置することで、インダクタ２０に生じる相互誘導の影響を極力なくすこともできる。
【００１３】
図４を用いて、一実施例に係るインダクタ装置に流れる交流電流の周波数とＳパラメータ（Ｓ２１）の関係を説明する。
いずれのケースも外形２００ｕｍ、巻き数３のスパイラルインダクタを２つ用いたものである。
ケース１（実線）は、２つのインダクタを５０ｕｍ重ねて配置したものである。
ケース２（点線）は、２つのインダクタを１０ｕｍ離して真横に配置したものである。
ケース３（鎖線）は、２つのインダクタを２００ｕｍ離して配置したものである。
ケース２における２つのインダクタの占有面積を基準とすると、ケース１は、ケース２との占有面積比で０．８、ケース３は占有面積比で１．５となる。
【００１４】
図示のように、ケース１は、ケース２と比して、Ｓパラメータ（Ｓ２１）の値を小さく保てる。つまり、一方のインダクタに流れる交流信号により発生した磁界によって生じる、他方のインダクタに流れる誘導電流を、小さくすることができる。
図４に示す周波数は、第２世代、第３世代の携帯電話で使用する周波数帯域を含むが、第２世代の０．８ＭＨｚ帯域、第３世代の２．０ＭＨｚ帯域でも、ケース１は、ケース２と比してＳパラメータ（Ｓ２１）の値を小さくすることができる。
また、ケース３もケース１と同様に、Ｓパラメータの値を小さくすることができるが、ケース１は、ケース３の１／２に程度の占有面積にすることができる。
【００１５】
なお、図１に示すインダクタ装置１において、同じ直径Ａのスパイラルインダクタを用いた場合、２つのインダクタに囲まれた領域の長さＢは、Ｂ／Ａを０＜０．５程度の範囲で設定することで、シミュレーションの結果、ケース２と比してケース１のＳパラメータ（Ｓ２１）の値を小さくする結果が得られる。
【００１６】
このように、インダクタ装置１は、半導体集積回路上でその占有面積を縮小化できる。また、インダクタ装置１は、一方のインダクタに、入力信号はどのような信号であっても、他方のインダクタの内部を貫くように発生する磁界が互いに打ち消す方向に発生する限り、入力信号の種類に制限は無く、インダクタ構成にも制限は無い。また、インダクタ装置１の周囲に磁束漏れを防ぐための、閉ループは不要であり、インダクタ自身のインダクタンスを減少させず、Ｑ値を維持できる。
【００１７】
図５を用いて、第２の実施形態に係るインダクタ装置２を説明する。インダクタ装置２は、インダクタ３０及びインダクタ４０を備えている。
図示のように、インダクタ３０から発生した磁界を打ち消す磁界を発生するループ３２がインダクタ４０の中心部に配置される。尚、ループ３２と、インダクタ４０が形成するループは、絶縁状態を維持すべく、離間して配置されている。
【００１８】
図６は、インダクタ３０が発生する磁界を説明する図である。インダクタ３０のループ３１は磁界３３を発生し、インダクタ３０のループ３２は磁界３４を発生する。このとき、磁界３３と磁界３４の向きは逆であり、インダクタ４０の中心部を貫く磁界３３と磁界３４は、互いの磁界を打ち消すように発生する。
【００１９】
図７は、インダクタ４０内に発生するインダクタ３０による磁界を説明する図である。磁界３３は、下向きであり、レンツの法則により、ループ３１を反時計回りに流れる誘導電流３５ａが発生する。一方、磁界３４は、上向きであり、レンツの法則により、インダクタ２０の巻線上を時計回りに流れる誘導電流３５ｂが発生する。
【００２０】
このように、インダクタ４０の中心部を貫いて、互いの磁界を打ち消す方向に発生する磁界３３と磁界３４により発生する誘導電流は、互いに逆向きの方向に流れるため、インダクタ４０は、インダクタ３０による相互誘導の影響を減らすことができる。
発生する誘導電流３５ａ、３５ｂの電流値が同一に近づくほど、相互誘導の影響は減少する。そのため、インダクタ４０の中心部を通過する磁界３３及び磁界３４の大きさを同じにするように、ループ３１とループ３２を配置することで、インダクタ４０に生じる相互誘導の影響を極力なくすこともできる。
【００２１】
このように、インダクタ装置２は、各インダクタを離れて配置することがないため、半導体集積回路上でその占有面積を縮小化できる。また、インダクタ装置２は、一方のインダクタに、入力信号はどのような信号であっても、他方のインダクタの内部に発生する磁束は互いに打ち消す方向に発生する限り、入力信号の種類に制限は無い。また、インダクタ装置２の周囲に磁束漏れを防ぐための、閉ループは不要であり、インダクタ自身のインダクタンスを減少させず、Ｑ値を維持できる。
【００２２】
図８及び９を用いて、インダクタ装置を含む半導体集積回路５０の実施例を説明する。
図８は、半導体集積回路５０の透視図であり、図９は、半導体集積回路５０の断面図である。図示のように、基板５１の上に絶縁体層５２を形成して、半導体集積回路５０は、絶縁体層５２上に絶縁体層５４に周囲を囲まれたインダクタ１０が配置される。さらに、インダクタ１０の上には絶縁体層５４が積層され、その絶縁体層５４の上に絶縁体層５５に周囲を囲まれたインダクタ２０が配置される。なお、図示しないが、基板５１上には、トランジスタ、ダイオード、抵抗の他の素子や、それらの結線も配置される。
【００２３】
また、図８及び９では、インダクタ１０及びインダクタ２０を配置したが、絶縁体層５３にインダクタ３０を配置し、絶縁体層５５にインダクタ４０を配置、又は、その逆のインダクタをそれぞれの絶縁体層に配置しても良い。
このように、インダクタ装置に含まれるインダクタは、インダクタを包含する絶縁体層間に、インダクタ間に間隔を形成する絶縁体層５３を挟み込むことで、回路特性の劣化を生じさせないための所定の絶縁が達成される。
【００２４】
以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素を組合せること、その変形及びバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理及び請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。
【図面の簡単な説明】
【００２５】
【図１】図１は、第１の実施形態に係る複数のインダクタを説明するための図である。
【図２】図２は、インダクタ１０が発生する磁界を説明するための図である。
【図３】図３は、インダクタ２０内に発生するインダクタ１０による磁界を説明するための図である。
【図４】図４は、インダクタ装置に流れる交流電流の周波数とＳパラメータの関係を説明するための図である。
【図５】図５は、第２の実施形態に係る複数のインダクタを説明するための図である。
【図６】図６は、インダクタ３０が発生する磁界を説明するための図である。
【図７】図７は、インダクタ４０内に発生するインダクタ３０による磁界を説明するための図である。
【図８】図８は、インダクタ装置を含む半導体集積回路を説明するための透視図である。
【図９】図９は、インダクタ装置を含む半導体集積回路の説明するための断面図である。
【符号の説明】
【００２６】
１、２    インダクタ装置
１０、２０、３０、４０    インダクタ
【図１】
2009260080.tif 000003
【図２】
2009260080.tif 000004
【図３】
2009260080.tif 000005
【図４】
2009260080.tif 000006
【図５】
2009260080.tif 000007
【図６】
2009260080.tif 000008
【図７】
2009260080.tif 000009
【図８】
2009260080.tif 000010
【図９】
2009260080.tif 000011