(57)【要約】【課題】ＥＬ表示装置の画素毎の発光効率の変化を補正する。【解決手段】表示部と、前記表示部に供給するデータ信号を処理するためのデータ処理部と、を備えるエレクトロルミネッセンス表示装置であって、表示部にマトリクス配置された複数の画素のそれぞれが、ダイオード構造のＥＬ素子とＥＬ素子に流れる電流を制御する素子駆動トランジスタＴｒ２と、ＥＬ素子のアノード電極に接続され、アノード電圧を検出するための検出用トランジスタＴｒ３と、を備える。データ処理部は、各画素に対して検査用データ信号を供給して前記検出用トランジスタを介して得られるアノード電圧と、対応する画素の初期アノード電圧と、に基づき、対応するエレクトロルミネッセンス素子における発光効率の変化に応じて、対応する画素に供給すべきデータ信号を補正するための発光効率補正値を求める。【選択図】図１
2009042486.tif 000002
【特許請求の範囲】
【請求項１】
表示部と、前記表示部に供給するデータ信号を処理するためのデータ処理部と、を備えるエレクトロルミネッセンス表示装置であって、
前記表示部はマトリクス配置された複数の画素を備え、
前記複数の画素のそれぞれは、
ダイオード構造のエレクトロルミネッセンス素子と、
該エレクトロルミネッセンス素子に接続され、該エレクトロルミネッセンス素子に流れる電流を制御するための素子駆動トランジスタと、
前記エレクトロルミネッセンス素子のアノード電極に接続され前記エレクトロルミネッセンス素子のアノード電圧を検出するための検出用トランジスタと、を備え、
前記データ処理部は、各画素に対して検査用データ信号を供給して前記検出用トランジスタを介して得られるアノード電圧と、対応する画素の初期アノード電圧と、に基づき、対応するエレクトロルミネッセンス素子における発光効率の変化に応じて、対応する画素に供給すべきデータ信号を補正するための発光効率補正値を求めることを特徴とするエレクトロルミネッセンス表示装置。
【請求項２】
請求項１に記載のエレクトロルミネッセンス表示装置において、
前記検査用データ信号は、各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値によって補正されていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項３】
請求項１又は請求項２に記載のエレクトロルミネッセンス表示装置において、
前記データ処理部は、
通常表示時に、対応する画素に供給するデータ信号に対し、各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値と、前記発光効率補正値と、によって補正処理を実行し、
前記表示ムラ補正値は、
前記エレクトロルミネッセンス素子の画素毎の発光輝度に基づいて対応する画素の特性ばらつきを検出して求められることを特徴とするエレクトロルミネッセンス表示装置。
【請求項４】
請求項１又は請求項２に記載のエレクトロルミネッセンス表示装置において、
前記データ処理部は、
通常表示時に、対応する画素に供給するデータ信号に対し、各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値と、前記発光効率補正値と、によって補正処理を実行し、
前記表示ムラ補正値は、
各画素に前記エレクトロルミネッセンス素子を発光レベルとする検査用オン表示信号を供給し、かつ、前記素子駆動トランジスタを該トランジスタの飽和領域で動作させて、前記エレクトロルミネッセンス素子のカソード電流を検出し、該カソード電流の値に基づいて求められることを特徴とするエレクトロルミネッセンス表示装置。
【請求項５】
請求項１又は請求項２に記載のエレクトロルミネッセンス表示装置において、
前記データ処理部は、
通常表示時に、対応する画素に供給するデータ信号に対し、各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値と、前記発光効率補正値と、によって補正処理を実行し、
前記表示ムラ補正値は、
各画素の前記素子駆動トランジスタを該トランジスタの飽和領域で動作させ、かつ、該画素に、発光レベルとする検査用オン表示信号と、前記エレクトロルミネッセンス素子を非発光レベルとする検査用オフ表示信号と、を供給し、
前記検査用オン表示信号に応じた前記エレクトロルミネッセンス素子のカソード電流と、前記検査用オフ表示信号に応じた前記エレクトロルミネッセンス素子のカソード電流と、のオンオフ電流差を検出し、
前記オンオフ電流差を基準値と比較から求められることを特徴とするエレクトロルミネッセンス表示装置。
【請求項６】
請求項１から請求項５のいずれか一項に記載のエレクトロルミネッセンス表示装置において、
前記発光効率補正値は、
初期アノード電圧と測定時のアノード電圧とに応じたアノード電圧変化率ａと、初期発光効率と前記アノード電圧測定時の発光効率とに応じた発光効率変化率ｂと、の関係に基づいて、前記アノード電圧変化率ａから算出される前記発光効率変化率ｂを用い、前記データ信号に対し、初期発光効率に相当する発光輝度を得るために必要な修正量として求められることを特徴とするエレクトロルミネッセンス表示装置。
【請求項７】
請求項１から請求項６のいずれか一項に記載のエレクトロルミネッセンス表示装置において、
アノード電圧測定制御部は、前記エレクトロルミネッセンス表示装置の所定電源投入時において、前記検査用データ信号を対応する画素に供給し、前記複数の画素の各検出用トランジスタを制御して、該検査用トランジスタを介して得られるアノード電圧を測定し、
前記発光効率補正値は、得られたアノード電圧と、アノード電圧記憶部に予め保持されている初期アノード電圧とに基づいて算出されて、発光効率補正値用記憶部に記憶され、
通常表示時に、前記データ処理部は、前記発光効率補正値と、表示ムラ補正値とに基づいて前記各画素に供給するデータ信号に対する補正処理を実行することを特徴とするエレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
エレクトロルミネッセンス素子を各画素に有する表示装置、特にその特性の時間変化に応じた補正に関する。
【背景技術】
【０００２】
自発光素子であるエレクトロルミネッセンス素子（以下ＥＬ素子という）を各画素の表示素子に採用したＥＬ表示装置は、次世代の平面表示装置として期待され、研究開発が行われている。
【０００３】
このようなＥＬ表示装置のうち、各画素に、ＥＬ素子と、このＥＬ素子を画素毎に駆動する薄膜トランジスタ（ＴＦＴ）などを形成したいわゆるアクティブマトリクス型ＥＬ表示装置は、画素毎の表示制御を正確に実行することができることから、高精細や、大画面の表示装置への適用が試みられている。
【０００４】
しかし、上記ＥＬ素子は、通電時間の経過によって発光効率が低下し、その結果、発光輝度低下が発生することが知られている。発光効率が低下することで端子間電圧が増大することに着目し、特許文献１では、画素が配列された表示部の外側に複数のダミーＥＬ素子を形成し、この複数のダミーＥＬ素子の端子間電圧の平均値が上昇すると、表示部の各画素のＥＬ素子に供給する駆動電流や電源電圧を一律に増大させることが開示されている。
【０００５】
また、各画素にＴＦＴ、特に低温多結晶シリコン（ＬＴＰＳ）を用いたＴＦＴを採用する場合、このＴＦＴの動作閾値Ｖｔｈのばらつきなど、ＴＦＴ特性にばらつきが生ずることがある。ＴＦＴのしきい値Ｖｔｈのばらつきは、対応する画素においてＥＬ素子の輝度ばらつきを発生させる。そこで上記特許文献２では、パネルを発光させてその輝度のばらつきを測定し、画素に供給するデータ信号（映像信号）を補正している。また、他の方法として、各画素に、ＥＬ素子に流す電流を制御する素子駆動トランジスタのＶｔｈのばらつきを補正する回路を組み込むことが提案されている。
【０００６】
【特許文献１】特開２００２−３５１４０３号公報
【特許文献２】特開２００５−３１６４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、ＥＬ素子の発光効率の低下は、ＥＬ素子に用いられる発光材料への依存が大きく、また、同一材料が用いられている場合であっても、表示内容に応じた各画素での駆動条件の違いに応じて異なる。したがって、特許文献１のように複数のダミーＥＬ素子の端子間電圧の平均値に基づいたのでは、個別画素のＥＬ素子の発光効率の低下の程度は知ることができない。また、端子間電圧の平均値に基づいて、全画素に対して一律に駆動電流や電源電圧を調整したのでは却って適切な駆動条件からずれてしまう可能性がある。
【０００８】
特許文献２のように発光輝度のばらつきに基づいて表示データの値を補正することで画素毎のＴＦＴ特性ばらつきを補正するが、発光効率については一定であるとしてＴＦＴ特性ばらつきの補正を行っている。
【０００９】
しかし、上述のように発光効率は通電時間の経過につれて変化するため、より長期間、高画質な表示を維持するには、発光効率を考慮する必要がある。また、上記特許文献２では、出荷前に発光輝度を計測して得た補正値を用いるため、後発的な発光効率の低下などに応じた補正をすることはできない。
【００１０】
本発明は、ＥＬ表示装置における発光効率の変化による焼き付きを抑制することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、表示部と、前記表示部に供給するデータ信号を処理するためのデータ処理部と、を備えるエレクトロルミネッセンス表示装置であって、前記表示部はマトリクス配置された複数の画素を備え、前記複数の画素のそれぞれは、ダイオード構造のエレクトロルミネッセンス素子と、該エレクトロルミネッセンス素子に接続され、該エレクトロルミネッセンス素子に流れる電流を制御するための素子駆動トランジスタと、前記エレクトロルミネッセンス素子のアノード電極に接続され前記エレクトロルミネッセンス素子のアノード電圧を検出するための検出用トランジスタと、を備え、前記データ処理部は、各画素に対して検査用データ信号を供給して前記検出用トランジスタを介して得られるアノード電圧と、対応する画素の初期アノード電圧と、に基づき、対応するエレクトロルミネッセンス素子における発光効率の変化に応じて、対応する画素に供給すべきデータ信号を補正するための発光効率補正値を求める。
【００１２】
本発明の他の態様では、上記エレクトロルミネッセンス表示装置において、前記検査用データ信号は、各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値によって補正されている。
【００１３】
本発明の他の態様では、上記エレクトロルミネッセンス表示装置において、前記データ処理部は、通常表示時に、対応する画素に供給するデータ信号に対し、各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値と、前記発光効率補正値と、によって補正処理を実行し、前記表示ムラ補正値は、前記エレクトロルミネッセンス素子の画素毎の発光輝度に基づいて対応する画素の特性ばらつきを検出して求められる。
【００１４】
本発明の他の態様では、上記エレクトロルミネッセンス表示装置において、前記データ処理部は、通常表示時に、対応する画素に供給するデータ信号に対し、各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値と、前記発光効率補正値と、によって補正処理を実行し、前記表示ムラ補正値は、各画素に前記エレクトロルミネッセンス素子を発光レベルとする検査用オン表示信号を供給し、かつ、前記素子駆動トランジスタを該トランジスタの飽和領域で動作させて、前記エレクトロルミネッセンス素子のカソード電流を検出し、該カソード電流の値に基づいて求められる。
【００１５】
本発明の他の態様では、上記エレクトロルミネッセンス表示装置において、前記データ処理部は、通常表示時に、対応する画素に供給するデータ信号に対し、各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値と、前記発光効率補正値と、によって補正処理を実行し、前記表示ムラ補正値は、各画素の前記素子駆動トランジスタを該トランジスタの飽和領域で動作させ、かつ、該画素に、発光レベルとする検査用オン表示信号と、前記エレクトロルミネッセンス素子を非発光レベルとする検査用オフ表示信号と、を供給し、前記検査用オン表示信号に応じた前記エレクトロルミネッセンス素子のカソード電流と、前記検査用オフ表示信号に応じた前記エレクトロルミネッセンス素子のカソード電流と、のオンオフ電流差を検出し、前記オンオフ電流差を基準値と比較から求められる。
【００１６】
本発明の他の態様では、上記エレクトロルミネッセンス表示装置において、前記発光効率補正値は、初期アノード電圧と測定時のアノード電圧とに応じたアノード電圧変化率ａと、初期発光効率と前記アノード電圧測定時の発光効率とに応じた発光効率変化率ｂと、の関係に基づいて、前記アノード電圧変化率ａから算出される前記発光効率変化率ｂを用い、前記データ信号に対し、初期発光効率に相当する発光輝度を得るために必要な修正量として求められる。
【００１７】
本発明の他の態様では、上記エレクトロルミネッセンス表示装置において、アノード電圧測定制御部は、前記エレクトロルミネッセンス表示装置の所定電源投入時において、前記検査用データ信号を対応する画素に供給し、前記複数の画素の各検出用トランジスタを制御して、該検査用トランジスタを介して得られるアノード電圧を測定し、前記発光効率補正値は、得られたアノード電圧と、アノード電圧記憶部に予め保持されている初期アノード電圧とに基づいて算出されて、発光効率補正値用記憶部に記憶され、通常表示時に、前記データ処理部は、前記発光効率補正値と、表示ムラ補正値とに基づいて前記各画素に供給するデータ信号に対する補正処理を実行する。
【発明の効果】
【００１８】
本発明では、画素毎に、検出トランジスタを介してＥＬ素子のアノード電圧を測定し、このアノード電圧に基づいてエレクトロルミネッセンス（ＥＬ）素子の発光効率の変化率を求め、発光効率の変化率に応じてデータ信号を補正することができ、画素毎の焼き付き発生を確実に抑制し、表示装置全体として適切な表示を維持する装置寿命を延ばすことができる。
【００１９】
また、ＥＬ素子に流れる電流を制御する素駆動トランジスタの閾値ずれ等が発生した場合、ＥＬ素子に流れる電流量の相違による表示ムラが発生する可能性があるが、この表示ムラの補正と、上記測定したアノード電圧に基づいた上記発光効率に応じた補正の両方を実行することにより、初期だけでなく長期間に渡って画素毎の表示にばらつきがなく、かつ焼き付きのない高品質の表示を実現することができる。
【００２０】
さらに、ＥＬ素子のカソード電流に基づいて補正する構成を表示装置内に内蔵すれば、例えば素子駆動トランジスタなどの後発的な特性変動に起因した表示ばらつきを、随時補正することが可能となる。
【００２１】
アノード電圧測定を表示装置の電源投入時に実行すれば、通常表示時に測定する必要がなく、また、測定時間に余裕を持つことができる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を用いてこの発明の最良の実施の形態（以下、実施形態という）について説明する。
【００２３】
本実施形態において、表示装置は、具体的にはアクティブマトリクス型の有機ＥＬ表示装置であり、複数の画素を備える表示部がＥＬパネル１００に形成されている。図１は、この実施形態に係るアクティブマトリクス型ＥＬ表示装置の等価回路の一例を示す図である。ＥＬパネル１００の表示部には、マトリクス状に複数の画素が配置され、マトリクスの水平（Ｈ）走査方向（行方向）には、順次選択信号が出力される選択ライン（ゲートラインＧＬ）１０と、保持容量Ｃｓの電極の電位を制御するための容量制御ライン１４（ＳＣ）と、ＥＬ素子１８のアノード電圧の検出を制御する検出制御ライン２２（ＳＧ）とが設けられている。垂直（Ｖ）走査方向（列方向）には、データ信号（Ｖｓｉｇ）が出力されるデータライン１２（ＤＬ）と、被駆動素子である有機ＥＬ素子（以下、単に「ＥＬ素子」という）１８に、駆動電源ＰＶＤＤを供給するための電源ライン１６（ＶＬ）、さらにＥＬ素子１８のアノード電圧を検出するためのアノード電圧検出ライン２０（ＳＬ）が形成されている。
【００２４】
各画素は、概ねこれらのラインによって区画される領域に設けられており、各画素は、被駆動素子としてＥＬ素子１８を備え、また、ｎチャネルのＴＦＴより構成された選択トランジスタＴｒ１（以下、「選択Ｔｒ１」）、保持容量Ｃｓ、ｐチャネルのＴＦＴより構成された素子駆動トランジスタＴｒ２（以下、「素子駆動Ｔｒ２」）、さらに、アノード電圧検出用トランジスタ（以下、「検出Ｔｒ３」を備える。
【００２５】
選択Ｔｒ１は、そのドレインが垂直走査方向に並ぶ各画素にデータ電圧（Ｖsig）を供給するデータライン１２（ＤＬ）に接続され、ゲートが１水平走査ライン上に並ぶ画素を選択するためのゲートライン１０（ＧＬ）に接続され、そのソースは素子駆動Ｔｒ２のゲートに接続されている。
【００２６】
素子駆動Ｔｒ２のソースは電源ライン１６（ＶＬ）に接続され、ドレインはＥＬ素子１８のアノードに接続されている。ＥＬ素子のカソードは各画素共通で形成され、カソード電源ＣＶに接続されている。
【００２７】
ＥＬ素子１８は、ダイオード構造で下部電極と上部電極の間に発光素子層を備える。発光素子層は、例えば少なくとも有機発光材料を含む発光層を備え、発光素子層に用いる材料特性などにより、単層構造や、２層、３層あるいは４層以上の多層構造を採用することができる。本実施形態では、下部電極が画素毎に個別形状にパターニングされ上記アノードとして機能し、素子駆動Ｔｒ２に接続されている。また、上部電極が複数の画素に共通でカソードとして機能する。
【００２８】
さらに、ＥＬ素子１８のアノード電極とアノード電圧検出ライン２０との間には、検出Ｔｒ３のソース・ドレインが接続され、この検出Ｔｒ３のゲートは、検出制御ライン２２（ＳＧ）に接続されている。
【００２９】
画素毎に上記のような回路構成を備えるアクティブマトリクス型ＥＬ表示装置において、ＥＬ素子に採用する有機発光材料などがＥＬ素子の駆動時間の経過に応じて劣化するとＥＬ素子の初期状態では同一であった発光効率の変化率（変化量）が、画素毎に異なってくることがある。例えば、Ｒ，Ｇ，Ｂ毎にＥＬ素子に異なる有機発光材料を用いた場合には、材料に応じて劣化の速度が異なり、発光効率の経時的な変化率に差が生ずる。また、Ｒ，Ｇ，Ｂの画素に白色発光材料等共通の材料を用いた場合であっても、例えば静止画表示が続いたり、特定の色の画素のみが集中的に駆動されるなど、表示内容等に応じて画素毎の変化が発生する。発光効率の変化はこれを直接測定することは難しいが、図２に示すように、ＥＬ素子のアノード電圧と発光効率とは一定の割合で変化していく。具体的には、初期アノード電圧をＶａｎｏ０、初期発光効率をη０とすると、ＥＬ素子の駆動時間の経過に従って、発光効率は低下し、逆にアノード電圧は上昇していく。この発光効率の低下と、アノード電圧の上昇とは、下記式（ｉ）で示されるような一定の関係がある。
【００３０】
そこで、本実施形態では、上述のように各画素にアノード電圧を検出するための検出用Ｔｒ３を設け、表示装置の出荷後の所定タイミングにおいて、検出用Ｔｒ３を介して対応するＥＬ素子１８のアノード電圧を測定し、ＥＬ素子における発光効率の変化に応じて、対応する画素に供給すべきデータ信号を補正するための発光効率補正値を求める。
【００３１】
図２に示すように、アノード電圧変化率ａは、ａ＝Ｖａｎｏ１／Ｖａｎｏ０で示され、発光効率変化率ｂは、ｂ＝η１／η０で示される。初期アノード電圧Ｖａｎｏ０に対し、所定のアノード電圧測定時（所定の劣化タイミング）におけるアノード電圧はＶａｎｏ１であり、初期発光効率η０に対し、アノード電圧測定時の発光効率はη１である。このａと、ｂとの関係は、下記式（ｉ）
ｂ＝ａ＊ｋ    ・・・（ｉ）
に満たす比例関係である。なお、式中、ｋは、有機ＥＬ素子の材料に固有の値である。
【００３２】
ＥＬ素子の初期輝度をＬ０、上記アノード電圧測定時（所定の劣化タイミング）における輝度Ｌ１で表すと、各輝度は式（ｉｉ）、式（ｉｉｉ）で表現される。
Ｌ０＝η０＊Ｉｏｌｅｄ
＝η０＊β（Ｖｇ１−Ｖｔｈ）2  ・・・（ｉｉ）
Ｌ１＝η１＊Ｉｏｌｅｄ
＝η１＊β（Ｖｇ１−Ｖｔｈ）2  ・・・（ｉｉｉ）
上記式（２）、（３）において、βは、各画素において、Ｐｃｈ型ＴＦＴで構成された素子駆動Ｔｒ２の特性パラメータであり、下式（ｉｖ）
β＝（１／２）＊μ＊（Ｗ／Ｌ）＊Ｃox  ・・・（ｉｖ）
で示される。なお、Ｃoxは、この素子駆動Ｔｒ２のゲート容量である。
【００３３】
また、式（ｉｉ）、（ｉｉｉ）において、Ｖｔｈは、Ｐｃｈ型ＴＦＴで構成された素子駆動Ｔｒ２の動作閾値であり、Ｖｇは、センシングに用いるデータに相当したゲートソース電圧Ｖｇｓである。
【００３４】
劣化後初期の輝度に戻すために必要な電圧修正量をＶａとすると、
Ｌ０＝η１＊β（（Ｖｇ１＋Ｖａ）−Ｖｔｈ）2  ・・・（ｖ）
となる。さらに、式（ｉ）＝式（ｖ）であるから、
ｂ＝η０／η１
＝｛（Ｖｇ１＋Ｖａ）−Ｖｔｈ｝2／（Ｖｇ１−Ｖｔｈ）2      ・・・（ｖｉ）
（１／ｂ）1/2＝（Ｖａ＋Ｖｇ１−Ｖｔｈ）／（Ｖｇ１−Ｖｔｈ）  ・・・（ｖｉｉ）
Ｖａ＝（１／（ｂ1/2）−１）（Ｖｇ１−Ｖｔｈ）          ・・・（ｖｉｉｉ）
上記（ｖｉｉｉ）式に（ｉ）式を代入すると、下記式（ｉｘ）
Ｖａ＝（１／（（ａ＊ｋ）1/2）−１）（Ｖｇ１−Ｖｔｈ）        ・・・（ｉｘ）
が得られ、アノード電圧の測定値（正確にはアノード電圧変化率ａ）から所望の電圧修正量、即ち発光効率補正値を算出することができる。
【００３５】
アノード電圧の測定は、図３に示す例では、測定時に全画素をオンさせるため、全てのゲートライン（ここでは、ＧＬ１〜ＧＬ４８０）に選択Ｔｒ１をオンさせる選択信号を出力する。このとき全データラインＤＬには所定の検査用データ信号を出力する。さらに、検査対象となる行の検出制御ラインＳＧに、検査用Ｔｒ３を選択するための検査用選択信号を順次出力していく。全画素において、選択Ｔｒ１がオンして検査用データ信号が保持容量Ｃｓに保持され、素子駆動Ｔｒ２が、この検査用データ信号に応じて動作し、電源ＰＶＤＤからＥＬ素子１８のアノード電極に検査用データ信号に応じた電流が流れている。この状態で測定対象となる行の検査用Ｔｒ３がオンすることで、対応するアノード電圧検出ライン２０には、ＥＬ素子１８のアノード電圧信号が出力される。
【００３６】
ここで、通常表示時には、パネル１００の各データラインＤＬには、図４の表示装置構成図に示すよう、表示装置用の駆動装置（ＩＣ）２００から、デジタルアナログ変換部（ＤＡＣ）２２２によってアナログ信号に変換された表示データ信号が出力される。このデータラインＤＬには、それぞれ、データライン用スイッチＤＳＷが設けられている。上記通常表示時には、スイッチＤＳＷはＤＡＣ２２２の出力端に接続されているが、アノード電圧測定時には、アノード電圧の検査用データ信号出力端に接続される。この検査用データ信号出力端は、この例では、全データラインＤＬに対して共通の電源４１２（Ｖｒｅｆ）が接続されている。即ち、図４の例では検査用データ信号として、全画素共通の電源Ｖｒｅｆを用いている。なお電源Ｖｒｅｆは、詳しくは後述するが、素子駆動Ｔｒ２を飽和領域で動作させるために必要な所望の電圧値とする。各データラインＤＬに対し、以上のように検査用データ信号が出力され、検査用選択信号が出力された行の各画素からは、アノード電圧検出ライン２０を介してアノード電圧信号が出力され、このアノード電圧信号は、順次アナログデジタル変換部（ＡＤＣ）４２０においてデジタル信号に変換され、アノード電圧値が検出される。
【００３７】
なお、この検査用の共通電源４１２を設けない場合には、スイッチＤＳＷは省略することができ、その代わりＤＡＣ２２２から各データラインＤＬに対して検査用データ信号を出力する。後述するように、画素毎に個別の補正が施された検査用データ信号を供給する場合には、ＤＡＣ２２２から順次出力する。この場合、図３の例では、アノード電圧測定時において、全画素をオンさせたて検査対象行のアノード電圧を測定しているが、通常表示時と同様に、行毎に画素をオン動作させ、各データラインＤＬに検査用データ信号を出力しアノード電圧測定を実行してもよい。
【００３８】
各アノード電圧検出ライン２０とＡＤＣ４２０との間には、複数のアノード電圧検出ライン２０からのアノード電圧信号を選択的にＡＤＣ４２０に供給するための切替スイッチＳＷが設けられており、１つのスイッチＳＷにより、隣接するＲ，Ｇ，Ｂの３列が順番に切り替えられてＡＤＣ４２０に接続される。
【００３９】
スイッチＳＷは、Ｒ，Ｇ，Ｂ毎に１つ設けられており、図４に示すように奇数番目のＲ，Ｇ，Ｂの組のアノード電圧検出ライン２０をＳＬ１、偶数番目のＲ，Ｇ，Ｂの組のアノード電圧検出ライン２０をＳＬ２とすると、スイッチＳＷの切替により、図３に示すようにＳＬ１Ｒ、ＳＬ１Ｇ、ＳＬ１Ｂ、ＳＬ２Ｒ、ＳＬ２Ｇ、ＳＬ２Ｂが順に選択され、ＡＤＣ４２０には、対応するアノード電圧信号が供給される。また、ＳＬ１Ｒの選択期間については、図３において拡大して示すように、さらに、ＳＬ１Ｒ，ＳＬ３Ｒ，ＳＬ５Ｒ・・・ＳＬ６３９Ｒと、６列おきに選択されていく。
【００４０】
スイッチＳＷの切替方法は、上記の例には限られないが、以上のようにスイッチＳＷを順次切替え制御することで、単一のＡＤＣ４２０を用いた場合でも、短時間に確実に全列のアノード電圧信号を得ることができる。ＡＤＣの動作周波数が１ＭＨｚであるとして、ＶＧＡのパネルの場合、（６４０×４８０×３）／１０6＝０．４６ｓｅｃで全画素についてのアノード電圧信号のデジタル変換処理を実行することができる。よって、例えば表示装置の電源投入時にこのアノード電圧検出を実行すれば、約０．５ｓｅｃ以内で全画素のアノード電圧の読み込み、得られたアノード電圧に基づいて、上述のような演算を実行することで各画素についての発光効率補正値作成を行うことができる。なお、得られた発光効率補正値は、少なくとも装置電源がオフされるまでの期間、メモリに記憶しておき、表示部を通常動作させて表示を実行する際、各画素に供給するデータ信号の補正に用いる。
【００４１】
なお、アノード電圧の測定は、電源投入時に実行することには限定されず、例えば通常表示中の垂直、水平走査期間中に、数行ごとに分けて実行しても良い。
【００４２】
次に、表示パネル１００と、パネル駆動部２００との接続部の構成例を図５を参照して説明する。図５では、パネル駆動部２００において、データラインＤＬに対し、通常表示時のデータ信号を供給するための出力端子と、アノード電圧検出ラインＳＬからのアノード検出信号をＡＤＣ４２０に供給するための入力端子パッドとに共通の端子パッド４０２が用いられている。また、図４に示したように、アノード電圧検出時に全データラインＤＬに共通の検査用データ信号を出力するための端子パッド４０４は、上記共通の端子バッド４０２とは別に設けられ、端子パッド４０４には電源４１２が接続されている。またパネル１００側では、この共通の電源４１２に対し端子４０４に対して、データライン用スイッチＤＳＷが設けられている。
【００４３】
端子パッド４０２をデータ信号の出力端子として用いるか、アノード電圧入力端子として用いるかの切替は、データ信号を出力するＤＡＣ２２２からの出力経路と、ＡＤＣ４２０への入力経路とを切り替えるためのスイッチ４０６によって切り替えられている。このスイッチ４０６は、各端子パッド４０２にそれぞれ対応して設けられており、ＡＤＣ４２０側に接続されているときは、この端子パッド４０２にスイッチＳＷを介して接続されているアノード電圧検出ラインＳＬからのアノード電圧信号がＡＤＣ４２０に供給される。スイッチ４０６がＤＡＣ２２２の出力側に接続されている時は、ＤＡＣ２２２の各出力段から対応するデータラインＤＬに対してデータ信号が供給される。なお、図５において、スイッチ４０６がＡＤＣ４２０側に切り替わり、アノード電圧検出モードの時には、ＤＡＣ２２２の出力部は、ハイインピーダンス（ＨｉＺ）に設定され、ＤＡＣ２２２へのノイズ重畳を防止している。
【００４４】
ここで、上記図３の駆動波形では、アノード電圧検出時には、全画素をオンさせた状態で実行しており、このような駆動を行う場合には、画素を選択するゲートラインＧＬと、検出用Ｔｒ３を選択するための検出制御ラインＳＧとは、図１に示すようにそれぞれ独立して設ける。また、アノード電圧検出時において、行毎に画素を選択する場合には、図１のゲートラインＧＬと検出制御ラインＳＧとは兼用させることができる。つまり、同一の選択信号によって画素を選択すると共に、検出用Ｔｒ３を選択してアノード電圧を検出することができる。なお、ゲートラインＧＬと検出制御ラインＳＧを共通化する場合には、上記図５のように入出力端子４０２を共用させず、それぞれ専用に形成してもよい。
【００４５】
次に、各画素に供給するデータ信号に対する発光効率の補正と、表示ムラの補正との関係について、図６及び図７を参照して説明する。
【００４６】
アクティブマトリクス型ＥＬ表示装置において、各画素の素子駆動Ｔｒ２の動作しきい値Ｖｔｈがばらつくと、同一のデータ信号を各画素に供給しても、ＥＬ素子には駆動電源ＰＶＤＤから同一の電流が供給されない。このような画素の特性ばらつきは、輝度ばらつき（表示ばらつき）、即ち表示ムラの原因となる。上述のように長期間にわたって、各画素における表示のばらつきを防止するには、上述のように発光効率に応じた補正だけでなく、この特性ばらつきを補正することが好適である。
【００４７】
特性ばらつきに起因した輝度ばらつきは、上述の特許文献２のように全画素のＥＬ素子を発光させ、これをカメラで撮像して求めることができる。また後述するように、各画素を選択してＥＬ素子に電流Ｉｏｌｅｄを流し、カソード電流を順次検出することによっても求めることができる。このようにして得られた画素毎の輝度ばらつきから、各画素についての表示ムラ補正値を作成し、データ信号に対する補正（二次元補正）を行って図７に示すようにＥＬ素子に流れる電流量Ｉｏｌｅｄの調整を行い、さらにアノード電圧検出から発光効率に応じた補正をすれば、初期特性のばらつきも、経時的な変化も補正することができる。
【００４８】
上記カメラで撮像することによって特性ばらつきを検出する方法は、表示装置の出荷前に実行する。検出した輝度から求めたばらつきを補正するための二次元補正データは、後述する図８の記憶部５００に予め記憶しておく。また、カソード電流の検出によって特性ばらつきを検出する方法は、出荷前に実行して、図８の記憶部５００に記憶しておいても良いし、後述する図９に示すように駆動回路２００内に二次元ばらつき検出部３００を設けることで、装置の出荷後、リアルタイムでばらつきを測定し、補正することもできる。
【００４９】
素子駆動Ｔｒ２の動作しきい値Ｖｔｈのばらつきが生じた場合、図６（ａ）の等価回路に示す素子駆動Ｔｒ２のゲートソース電圧Ｖｇｓに対し、ＥＬ素子に流れる電流Ｉｏｌｅｄと、この電流によって生ずる電圧Ｖｏｌｅｄとは、図６（ｂ）のような関係になる。図６（ｂ）は、素子駆動Ｔｒ２及びＥＬ素子のＶｄｓ−ｉｄｓ（Ｖｏｌｅｄ−Ｉｏｌｅｄ）特性を示している（図６（ｃ）、（ｄ）も同様）。
【００５０】
素子駆動Ｔｒ２の動作しきい値Ｖｔｈがばらついた場合、素子駆動Ｔｒ２のドレイン側に正常よりも大きな抵抗又は小さな抵抗が接続されたこと見なすことができる。ＥＬ素子の電流電圧特性は正常画素と変わらないが、素子駆動Ｔｒ２への印加電圧がＶｇｓ−Ｖｔｈ＜Ｖｄｓを満たし、素子駆動Ｔｒ２が飽和領域で動作領域（通常表示動作におけるＴｒ２の動作領域）では、図６（ｂ）に示すように、Ｖｔｈが標準（Ｖｔｈ０）より小さい場合、Ｉｏｌｅｄは標準よりも多く、発光輝度は高くなる。逆に、図示しないが、Ｖｔｈが標準Ｖｔｈ０より高い場合には、Ｉｏｌｅｄは、標準よりも少なくなり、この画素の発光輝度は、標準の発光輝度よりも低くなる。
【００５１】
従って、素子駆動Ｔｒ２を飽和領域で動作させて表示ばらつき検査用の信号を供給し、発光輝度を観察するかＥＬ電流Ｉｏｌｅｄに対応するカソード電流Ｉｃｖを測定することで、各画素に供給するデータ信号の表示ムラ補正値を求めることができる。図６（ｂ）のように、素子駆動Ｔｒ２のＶｔｈ（｜Ｖｔｈ｜）が標準より小さい場合、｜Ｖｔｈ｜の基準に対するずれに応じてデータ信号の絶対値｜Ｖｓｉｇ｜を小さくする。この補正は、図７（ａ）に示すようにＥＬ素子のＶＩ特性を平行移動（シフト）させることに相当する。但し、図７（ｂ）に示すようにシフトさせただけでは、基準のＥＬ素子のＶＩ特性と傾きが異なるため、データ信号Ｖｓｉｇに応じて傾きを合わせるための演算をすることで、正確な表示ムラ補正が行われる。
【００５２】
以上のようにして表示ムラ補正を行った場合にも、駆動時間の経過によりＥＬ素子の発光効率が低下すると、図６（ｃ）に示すように、ＥＬ素子のＶＩ特性が変化して傾きが小さくなり、その結果Ｖｏｌｅｄ、即ち、アノード電圧が上昇する。そこで、本実施形態では、図６（ｄ）のように、発光効率の低下を補うようにＶｓｉｇを調整して電流量を上昇させる。
【００５３】
なお、以上の画素回路では、素子駆動トランジスタとして、ｐチャネルのＴＦＴを採用したが、ｎチャネルのＴＦＴを用いてもよい。さらに、以上の画素回路では、１画素について、トランジスタとして、選択トランジスタと駆動トランジスタの２つのトランジスタを備える構成を採用した例を説明したが、トランジスタが２つのタイプ及び上記回路構成には限られない。また、以上の説明では、発光効率の変化を測定するためにＥＬ素子のアノード電圧を検出しているが、カソード電圧を測定して発光効率の変化を測定しても良い。カソード電流を測定して特性ばらつき（Ｖｔｈシフト）を検出しているが、アノード電流を測定して検出しても良い。例えば、ＥＬ素子の各画素に個別の電極をアノード電極とし、共通電極をカソード電極とする構成に代えて、個別の電極をカソード電極、共通電極をアノード電極とする場合、上記のように、カソード電圧から発光効率の変化、アノード電流から特性ばらつきを求めることができる。言い換えると、ＥＬ素子の個別電極の電圧から発光効率の変化に応じた補正値を求めてもよく。なお、この場合に、共通電極の電流から素子駆動トランジスタの閾値ばらつきに応じた補正値を求めても良い。
【００５４】
図８は、予め記憶した各画素の特性ばらつきに起因した表示ムラを補正するための表示ムラ補正値と、随時求める発光効率補正値の両方を用いた補正処理を実行するＥＬ表示装置のデータ処理部の概略構成を示している。ＥＥＰＲＯＭなどが採用可能な記憶部４５０には、予め求めた二次元補正データ（表示ムラ補正値）が格納されており、この表示ムラ補正値は補正演算部２５０に出力される。
【００５５】
上述のようにアノード電圧検出ラインからスイッチＳＷを介して順次ＡＤＣ４２０に供給されるアノード電圧信号Ｖａｎｏ１は、ＡＤＣ４２０でデジタル変換されて発光効率補正値作成部４４０に出力される。発光効率補正値作成部４４０は、このアノード電圧Ｖａｎｏ１と、ＥＥＰＲＯＭなどを採用可能な記憶部４３０に予め（出荷前に）記憶されている初期アノード電圧Ｖａｎｏ０に基づいて、上述の演算を実行し、発光効率補正値を求め、補正演算部２５０に出力する。なお、初期アノード電圧Ｖａｎｏ０が、全ての画素のＥＬ素子で同じ場合、上記記憶部４３０には、画素毎ではなく、全画素共通の初期アノード電圧Ｖａｎｏ０のみを記憶しておいても良い。
【００５６】
信号処理部２３０は、外部からのカラー映像信号をＥＬパネル１００での表示に適した表示信号にするための信号処理回路である。そのシリアル・パラレル変換部２３２は、外部から供給される映像信号をパラレルデータに変換し、得られたパラレル映像信号は、マトリクス変換部２３６に供給される。マトリクス変換部２３６において、外部から供給される映像信号がＹＵＶ形式の場合には、ＥＬパネルの表示する色調に応じたオフセット処理が行われる。なお、Ｙは輝度信号、Ｕは輝度信号と青色成分の差、Ｖは輝度信号と赤色成分の差であり、ＹＵＶ形式は、この３つの情報で色を表している。また、マトリクス変換部２３６は、パラレル映像信号をこのＥＬパネル１００に適した形式への間引きなどの変換処理を行う。また、併せて、色空間補正、ブライト・コントラスト補正なども実行する。さらにガンマ値設定部２３８が、マトリクス変換部２３６からの映像信号に対し、ＥＬパネル１００に応じたγ値の設定（ガンマ補正）を行い、ガンマ補正後の映像信号が表示データ信号として上記補正演算部２５０に供給される。
【００５７】
補正演算部２５０は、発光効率補正値と、表示ムラ補正値の両方を用い、各画素に供給するための表示データ信号を補正する。
【００５８】
以上のようにして補正が施された映像信号は、デジタルアナログ（ＤＡ）変換部２６０に供給され、ここで各画素に供給するためのアナログデータ信号に変換される。このアナログデータ信号は、表示部の対応するデータライン１２に出力すべきデータであり、パネル１００に設けられたビデオ線に出力され、Ｖドライバ２２０Ｖの制御に従って対応するデータライン１２に供給される。なお、補正演算部２５０は、信号処理部２３０から供給されるデータ信号から消費電力を推測し、ＥＬパネル１００のピーク電流を最適制御するためのＡＣＬ信号を発生し、ＤＡ変換部２６０に供給している。これにより、パネル１００での過大な消費電流の発生が抑制される。
【００５９】
なお、図示しないが、上述のように、一例として表示装置の電源投入時に求められる発光効率補正値は、ＥＥＰＲＯＭなどの記憶部に記憶し、通常表示動作時においては、この記憶部から処理対象となる画素アドレスに応じて発光効率補正値を読み出し、補正演算部２５０に供給することが好適である。
【００６０】
ここで、発光効率をより正確に測定する観点からは、アノード電圧測定時に、各画素に供給する検査用データ信号について、二次元補正を施しておくことが好適である。検査用データ信号について二次元補正をする場合においても、検査用データ信号に対して、図８に示す記憶部４５０から対応する画素の二次元補正データを読み出し、補正演算部２５０が補正し、これをパネルの表示部に出力する。そして、得られるアノード電圧信号に基づいて発光効率補正値を求めればよい。なお、検査用データ信号に二次元補正を実行すると、画素毎に検査用データ信号が異なるため、アノード電圧測定時において、データラインＤＬに全画素に対して共通の検査用データ信号を供給することはできない。表示ムラの影響が小さく、或いは、装置構成の簡略化が要求される用途（両方の場合も含め）においては、二次元補正を実行せず、上述の図４、図５のように共通の検査用データ信号を各画素に供給してアノード電圧測定を実行する。
【００６１】
図９は、カソード電流の検出及びアノード電圧の検出をリアルタイムで実行するエレクトロルミネッセンス表示装置の全体的な構成の一例を示している。この表示装置は、上述のような画素を備える表示部が形成されたＥＬパネル１００と、表示部での表示及び動作を制御する駆動部２００を備え、駆動部２００は、概略して、表示制御部２１０と、ばらつき検出部３００、発光効率変化検出部４００を備える。なお、カソード電流の検出については、以下の説明と同様の処理を装置出荷前に実行し、図８に示すような記憶部４５０に記憶しておいても良い。
【００６２】
表示制御部２１０は、信号処理部２３０、ばらつき補正部２５０、タイミング信号作成（Ｔ／Ｃ）部２４０、ドライバ２２０等を有する。
【００６３】
信号処理部２３０は、上記図８に示すような構成を備え、外部からのカラー映像信号をＥＬパネル１００における表示に適した表示データ信号を作成し、タイミング信号作成部２４０は、外部から供給されるドットクロック（DOTCLK）、同期信号（Hsync、Vsync）などに基づいて、Ｈ方向、Ｖ方向のクロックＣＫＨ、ＣＫＶ、水平、垂直スタート信号ＳＴＨ、ＳＴＶ等、表示部で必要な各種タイミング信号を作成する。補正演算部２５０は、ばらつき検出部３００から供給される二次元補正データと、発光効率変化検出部４００から供給される発光効率補正値とを利用して映像信号を駆動対象であるＥＬパネルの特性に合わせて補正する。
【００６４】
ドライバ２２０は、タイミング信号作成部２４０から得られる各種タイミング信号に基づいてＥＬパネル１００をＨ方向、Ｖ方向に駆動する信号を作成して画素に供給するとともに、ばらつき補正部２５０から供給される補正後の映像信号を対応する各画素にデータ信号（Ｖsig）として供給する。なお、ドライバ２２０は、図１に例示するように表示部のＨ（行）方向の駆動を制御するＨドライバ２２０Ｈ及びＶ（列）方向の駆動を制御するＶドライバ２２０Ｖを備える。図１に示すように、このＨドライバ２２０Ｈ及びＶドライバ２２０Ｖは、ＥＬパネル１００の表示領域の周辺に、図１の画素回路と同様にパネル基板上に内蔵させることもできるし、ＥＬパネル１００とは別に駆動部２００と一緒又は別の集積回路（ＩＣ）によって構成することも可能である。
【００６５】
ばらつき検出部３００は、ＥＬパネル１００の通常使用環境下におけるブランキング期間に表示ばらつきを検出して補正値を得るための動作をしており、図９の例では、ばらつき検査を制御する検査制御部３１０、検査用信号を発生しＥＬパネルの検査行の画素に供給するための検査用信号発生回路３２０、上記検査用信号を供給した際にカソード電極から得られるカソード電流を検出するカソード電流検出部３３０、カソード電流検出結果を記憶するメモリ３４０、検出されたカソード電流に基づいて補正データを作成する補正データ作成部３５０等を備える。また、検査時において、検査行の画素を選択し、検査するために必要な選択信号の作成や、後述するような所定ラインの電位制御のための制御信号発生回路は、ドライバ２２０内に組み込んで検査制御部３１０の制御に応じて実行させることができる。なお、この構成は、専用の検査用の制御信号発生回路によって実行しても良いし、検査制御部３１０が実行しても良い。
【００６６】
発光効率変化検出部４００は、アノード電圧検査を実行して発光効率補正値を求めるための動作をしており、アノード電圧検査制御部４１０、アノード電圧検出部４２０、初期アノード電圧メモリ４３０、発光効率補正値作成部４４０を有する。アノード電圧検査制御部４１０は、検査時に、例えばドライバ２２０等に対して、各画素を選択して検査用データ信号を供給し、かつ、アノード電圧を得るために必要な制御信号を発生する。アノード電圧検出部４２０は、図８に示すようにスイッチＳＷを介して各アノード電圧検出ライン２０に接続されたＡＤＣを備え、各ライン２０から得られるアノード電圧Ｖａｎｏ１をデジタル信号に変換して発光効率補正値作成部４４０に供給する。発光効率補正値作成部４４０では、上記図８についての説明と同様に、メモリ４３０から読み出す初期アノード電圧と、測定したアノード電圧Ｖａｎｏ１とに基づいて、補正値を作成し、補正演算部２５０に供給する。
【００６７】
カソード電流の検出部３３０は、カソード電極端子Ｔｃｖから得られるカソード電流Ｉｃｖを随時デジタル信号に変換するＡＤＣを備えている。カソード電流の検出処理は、映像信号の１ブランキング期間中において、表示部の所定の１行を検査行として選択し、対応する画素に検査用信号を供給し、その画素のＥＬ素子のカソード電極からカソード端子に流れ出るカソード電流Ｉｃｖを検出する。ブランキング期間は、垂直ブランキング期間又は水平ブランキング期間である。カソード電流検出のための駆動方式としては、以下のような方式が採用可能である。
【００６８】
（駆動方式１）カソード電極が全画素共通の共通電極で、水平ブランキング期間中にカソード電流検出を実行する場合
ｙ行ｘ列マトリクスのＥＬパネル１００に対し、１水平ブランキング期間に所定の１検査行（ｎ行目）を選択し、かつ所定の１列（ｋ列目）の画素に検査用信号を供給してそのときのカソード電流を検出する。この作業を順次選択行を変更して繰り返すことで１フレーム（１垂直（Ｖ）走査）期間でｋ列目の全画素についてのカソード電流検出を実行することができる。この処理を全列に対して実行することで、ＥＬパネル１００の全画素に対する検出処理が完了する。ＥＬパネル１００がＶＧＡ型のサイズである場合、４８０行×６４０列の画素が存在し、上記方式では、１フレーム６０Ｈｚで、合計約１０．７秒（＝１／６０秒×６４０列）で全画素についてのカソード電流検出が実行できる。
【００６９】
（駆動方式２）カソード電極が全画素共通で、垂直ブランキング期間中にカソード電流検出を実行した場合
１垂直ブランキング期間中、所定の１検査行（ｎ行目）に属する全画素に、順次、検査用信号を供給し、そのときのカソード電流を検出する。この手順を垂直ブランキング期間毎に検査行を変更して実行し全行に対して行うことで、全画素のカソード電流を得る。この方式では、上記同様のＶＧＡパネルの場合、合計約８秒（＝１／６０秒×４８０行）で全画素についてのカソード電流検出が実行できる。この駆動方法２を実行するタイミングチャートは、図１０に示すとおりであり、垂直スタート信号（ＳＴＶ）の立ち上がりから、次の立ち上がりまでの期間において、ｎ行目についてのカソード電流の検査を実行している。
【００７０】
（駆動方式３）カソード電極が列毎に分割され、垂直ブランキング期間中にカソード電流の検出を実行した場合
１垂直ブランキング期間中に所定の１検査行（ｎ行目）の全画素に、それぞれ検査用信号を供給し、各列におけるカソード電流を検出する。この手順を垂直ブランキング期間毎に検査行を変更して実行し全行に対して行うことで、全画素のカソード電流を得る。この方式では、上記同様のＶＧＡパネルの場合、合計約８秒（＝１／６０秒×４８０行）で全画素についてのカソード電流検出が実行できる。
【００７１】
カソード電流の検査用信号としては、ＥＬ素子の発光を発光レベルとする検査用オン表示信号を供給することで、原理的に素子駆動Ｔｒ２のしきい値ばらつきに応じた表示ムラを検出することができる。しかし、検査用信号として、図７（ｂ）及び駆動方式２の動作を示す図１０に示すように（ブランキング期間中のＶｓｉｇ参照）、上記検査用オン表示信号と、さらにＥＬ素子を非発光レベルとする検査用オフ表示信号とを検査行の画素に対して供給し、検査用オン表示信号の印加時のオンカソード電流及び前記検査用オフ表示信号印加時のオフカソード電流を検出し、その差ΔＩｃｖを求めることで、検査の高速化及び検査の高精度化を図ることが可能となる。これは、オフカソード電流Ｉｃｖoffを測定し、このＩｃｖoffを基準としてオン表示信号の時のオンカソード電流Ｉｃｖonを相対的に把握できるため、オンカソード電流Ｉｃｖonの絶対値を正確に判断する必要や、別途基準となるオフカソード電流Ｉｃｖoffを測定する必要がないからである。つまり、オンカソード電流とオフカソード電流との差分（カソード電流差）を用いることで、上記電流検出アンプ３３２の特性ばらつきなどの影響をこのカソード電流差からキャンセルすることができ、また、オンカソード電流値の絶対値を判定するための基準値を必要としないためである。具体的には、Ｖｒｅｆ＋Ｉｃｖon＊Ｒ  と、Ｖｒｅｆ＋Ｉｃｖoff＊Ｒをそれぞれ読み取り、カソード電流検出部３３０のＡＤ変換部でデジタル変換し、メモリ部３４０に供給する前に、引き算部を設けて両データを引き算することで、最終的に（Ｉｃｖon−Ｉｃｖoff）＊Ｒを求め、ΔＩｃｖ＝Ｉｃｖon−Ｉｃｖoffを得ることができる。
【００７２】
メモリ３４０には、例えば１０秒程度で全画素についてのカソード電流検出データが蓄積され、メモリ３４０はこの全画素についてのカソード電流検出データを少なくとも次に全画素について新しいカソード電流検出データを得るまで格納しておく。
【００７３】
このメモリ３４０は、揮発性の一次メモリと、不揮発性の二次メモリとを備える。また、一次メモリに供給するデータ（ΔＩｃｖデータ）として、電流検出部３３０からリアルタイムで得られるデータとするか、二次メモリの記憶データとするかを選択するセレクタを備える。
【００７４】
一次メモリとしては、高速でのデータ書き込み及び読み出しが可能な揮発性メモリを用いる（例えばＳＲＡＭ）。一方、二次メモリとしては、装置電源がオフしてもデータ保持が可能であって、かつ書換えの可能なＥＥＰＲＯＭ等の不揮発性メモリを用いる。これにより、一次メモリに高速メモリを用いると、カソード電流検出データを記憶し、かつ、補正データ作成部３５０に対し、検出データを高速で供給することが可能である。しかし、ＳＲＡＭのような高速メモリは、揮発性であり、装置電源がオフされるとデータは消えてしまう。しかし、二次メモリに、不揮発性のＥＥＰＲＯＭなどを採用することで、電源投入時には、この二次メモリに予め記憶しておいた各画素についてのカソード電流検出データを読み出し、これを一次メモリに供給すれば、電源投入直後から、リアルタイムのカソード電流検出データが揃うまでの間において、二次メモリに記憶されていたカソード電流検出データを利用して補正をすることが可能となる。
【００７５】
補正データ作成部３５０は、メモリ３４０内の一次メモリ３４２に蓄積された画素毎のカソード電流検出データを随時読み出し、このデータに基づいて、映像信号に対し、各画素の素子駆動Ｔｒ２の特性ばらつきに起因した表示ばらつきを補正するための補正データを以下のようにして作成する。
【００７６】
次に、素子駆動Ｔｒ２のしきい値ずれに応じた補正データの作成についてより具体的に説明する。図７（ｂ）に示すように、ＥＬ素子を発光状態とする同一の検査用信号を印加した場合、測定対象の画素の素子駆動Ｔｒ２のしきい値Ｖｔｈが正常の素子駆動Ｔｒ２のしきい値Ｖｔｈよりも高圧側にシフトしている場合（図中の一点鎖線）、得られるカソード電流は、正常画素がＩｃｖａであるのに対し、シフトした画素ではＩｃｖｂとなる。
【００７７】
そこで、補正データ作成部３５０は、図７（ｂ）に示すように、素子駆動Ｔｒ２の動作しきい値Ｖｔｈが正常なＴＦＴよりもずれている場合、カソード電流検出データからその動作しきい値Ｖｔｈのずれを補償する補正データを求める。概念的には、この補正データにより、図６において点線で示す特性のように動作しきい値Ｖｔｈのずれ分に応じて各画素に供給するデータ信号の電圧をシフトさせることとなる。
【００７８】
データ信号の電圧をシフトさせるための補正データの作成方法の一例を具体的に説明すると以下の通りである。まず、各画素の動作しきい値の基準からのずれは、下記式（１）によって求めることができる。
【００７９】
【数１】
2009042486.tif 000003
【００８０】
式（１）において、Ｖｔｈ（ｉ）、Ｖ（Ｉｃｖ）  、Ｖｓｉｇｏｎおよびγは、以下のように定義される。
【００８１】
Ｖｔｈ（ｉ）：検査対象画素の動作しきい値ずれ
Ｖ（ΔＩｃｖ）：検査対象画素のオンオフカソード電流値（電圧データ）
Ｖ（ΔＩｃｖｒｅｆ）：基準オンオフカソード電流値（電圧データ）
Ｖｓｉｇｏｎ：検査用オン表示信号の階調レベル
γ：表示パネルの発光効率特性（定数値）
検査用オン表示信号の階調レベル［Ｖｓｉｇｏｎ］を、例えば２４０（０〜２５５）に設定した場合、この階調レベル２４０、検査対象画素のオンオフカソード電流値［Ｖ（ΔＩｃｖ）］、基準のオンオフカソード電流値［Ｖ（ΔＩｃｖｒｅｆ）］、定数の発光効率特性γに基づいて、上記式（１）から各画素の基準に対する動作しきい値ずれＶｔｈ（ｉ）を求めることができる。例えば、Ａ〜Ｅの画素について、以下のようにそれぞれ基準からのしきい値ずれ量Ｖｔｈ（ｉ）が得られたとする。
【００８２】
Ｖｔｈ（Ａ）＝０
Ｖｔｈ（Ｂ）＝１３．４
Ｖｔｈ（Ｃ）＝１７．０
Ｖｔｈ（Ｄ）＝３．２
Ｖｔｈ（Ｅ）＝２０．７
上記例では、画素Ｅのしきい値Ｖｔｈずれが最大であり、各画素に同一階調レベルのデータ信号を供給すると、画素Ｅが表示部の中で最も低輝度で発光することとなる。一方で、各画素に供給できるデータ信号の最大値には限度がある。そこで、このＶｔｈ（ｉ）maxの画素Ｅを基準にデータ信号の最大値Ｖｓｉｇmaxを決定する。つまり、得られた各画素のＶｔｈ（ｉ）の中から、最大値Ｖｔｈ（ｉ）maxを求め、このＶｔｈ（ｉ）maxに対する他の画素のＶｔｈの差ΔＶｔｈ（ｉ）をそれぞれ得る。さらに、その画素に供給すべきデータ信号の最大値Ｖｓｉｇmax（ｉ）を、Ｖｓｉｇmaxから、得られたΔＶｔｈ（ｉ）を減算して［Ｖｓｉｇmax−ΔＶｔｈ（ｉ）］を求め、後述する式（２）の補正値を反映した初期補正データＲＳＦＴ（init）として補正演算部２５０に供給する。
【００８３】
なお、以上のようにして補正データ作成部３５０で作成された各画素の補正データは、例えば図３に示す補正値記憶部２８０などに記憶しておくことができる。この補正データは、次に全画素分について補正データが揃うまで記憶しておくことが好適である。
【００８４】
補正演算部２５０は、新しい表示ムラ補正データが得られるまでは、この記憶されている補正データを用い、信号処理部２３０から供給される映像信号に対して、各画素毎にばらつき補正を実行する（２次元表示ムラ補正）。補正演算部２５０での補正演算に必要なタイミングで（映像信号のタイミングに合わせて）、補正データ作成部３５０が補正データを作成し、補正演算部２５０に供給しても良い。
【００８５】
ここで、ばらつき補正部２５０では、一例として下記式（２）
【数２】
2009042486.tif 000004
【００８６】
を用いて二次元表示ムラ補正を実行する。式（２）において、ＲＳＦＴ（init）は、補正データ作成部３５０において求められた補正値を反映した初期補正データである（工場出荷前に各画素についての補正データが存在する場合にはその補正データも反映した値である）。Ｒｉｎは、信号処理部２３０から供給される入力映像信号で、ここでは、９ビットデータであり、０〜５１１のいずれかの値を備える。ＡＤＪ＿ＳＦＴは、補正値調整（重み付け）パラメータであり、Ｒ＿ＳＦＴは、二次元表示ムラ補正後の表示データである。
【００８７】
図７（ｂ）から理解できるように、素子駆動Ｔｒ２の動作しきい値Ｖｔｈにずれが生じた場合、このＴＦＴの特性カーブの傾きβは、正常なＴＦＴの特性カーブの傾きとは異なる。そこで、補正演算部２５０では、上記式（２）等を用いて、傾きβ、つまり、上記式（２）の重み付けパラメータを考慮して実映像信号の値（輝度レベル）に応じて最適な補正を施し、正常のＴＦＴ特性に合ったカソード電流がＥＬ素子に流れるように調整する。このような補正により、単純なΔＶthのシフト補正だけの場合にＴＦＴ特性の傾きの違いに起因して生ずる低階調側の白うき（高階調側へのずれ）等を、確実に防止できる。
【００８８】
以上に説明したカソード電流の検出による表示ムラ補正は、既に説明したように、アノード電圧の測定時に、アノード電圧の検査用データ信号に対して実行することでより正確な発光効率の補正が可能となる。もちろん、上述の図４，５に示すように、アノード電圧測定時に、検査用データ信号に対して上記表示ムラ補正を実行せず、共通の検査用データ信号を出力してもよい。
【００８９】
なお、上述のように発光輝度をカメラで撮像して表示ムラ補正値を算出する場合においては、上記（１）式において、Ｖｓｉｇｏｎ、Ｖｓｉｇｏｆｆではなく、一例として、それぞれ求めた輝度レベルＬｏｎ、Ｌｏｆｆを用いて演算することができる。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施形態に係るＥＬ表示装置の概略回路構成の一例を説明する等価回路図である。
【図２】本発明の実施形態に係るアノード電圧と発光効率との関係を説明する図である。
【図３】本発明の実施形態に係るアノード電圧測定時の動作波形を示す図である。
【図４】本発明の実施形態に係るＥＬ表示パネルと、このパネルを駆動する駆動装置の概略構成を示す図である。
【図５】本発明の実施形態に係るＥＬ表示パネルとパネルを駆動する駆動装置との接続部の構成例を示す図である。
【図６】本発明の実施形態に係る素子駆動トランジスタの特性ばらつきの補正原理と発光効率減少の補正の原理を説明する図である。
【図７】本発明の実施形態に係る素子駆動トランジスタの特性ばらつきの補正原理と発光効率減少の補正の原理を説明する他の図である。
【図８】本発明の実施形態に係る補正機能を備えたＥＬ表示装置の構成例を示す図である。
【図９】本発明の実施形態に係るＥＬ表示装置の概略回路構成の図１とは別の例を説明する概略回路図である。
【図１０】本発明の実施形態に係るカソード電流の検出のための駆動方式２を説明するタイミングチャートである。
【符号の説明】
【００９１】
１０  ゲートライン（ＧＬ）、１２  データライン（ＤＬ）、１４  容量制御ライン（ＳＣ）、１６  電源ライン（ＶＬ）、１８  ＥＬ素子、２０  アノード電圧検出ライン（ＳＬ）、２２  検出制御ライン（ＳＧ）、１００  ＥＬパネル、２００  駆動部（パネル駆動装置）、２２０  ドライバ、２２２  検査用制御信号発生回路、２３０  信号処理部、２４０  タイミング信号作成（Ｔ／Ｃ）部、２５０  補正演算部、２８０  補正パラメータ設定部（補正値記憶部）、３００  ばらつき検出部、３１０  検査制御部、３２０  検査用信号発生回路、３３０  カソード電流検出部、３４０  メモリ、３５０  補正データ作成部、４００  発光効率変化検出部、４１０  アノード電圧検出制御部、４２０  アノード電圧検査部、４３０  メモリ（初期アノード電圧記憶部）、４４０  発光効率補正値作成部、４５０  二次元補正データ記憶部、５００  記憶部。
【図１】
2009042486.tif 000005
【図２】
2009042486.tif 000006
【図３】
2009042486.tif 000007
【図４】
2009042486.tif 000008
【図５】
2009042486.tif 000009
【図６】
2009042486.tif 000010
【図７】
2009042486.tif 000011
【図８】
2009042486.tif 000012
【図９】
2009042486.tif 000013
【図１０】
2009042486.tif 000014