(57)【要約】【課題】周囲の温度変化に拘わらず高精度に周囲に存在する物体を検知できるパルスレーダ装置を提供する。【解決手段】パルスレーダ装置１は、送信トリガ信号Ｇｔと受信トリガ信号Ｇｒとを発生して出力するトリガ信号発生部４を備え、トリガ信号発生部４は、可変周期パルス発生回路４１，４２と受信トリガ信号発生回路４３と送信トリガ信号発生回路４３とを備える。可変周期パルス発生回路４１はクロック信号Ｃに基づいて周波数設定信号Ｄｆに応じて異なる周期を有する出力信号Ｄ１を発生し、可変周期パルス発生回路４２はクロック信号Ｃに基づいて動作するディジタル固定遅延回路７０を用いて出力信号Ｄ１を固定遅延時間Ｔｄだけ遅延した後、遅延した出力信号Ｄ２に基づいて出力信号Ｐ２を発生する。受信トリガ信号発生回路４３及び送信トリガ信号発生回路４４は出力信号Ｐ１及びＰ２に基づいてそれぞれ受信トリガ信号Ｇｒ及び送信トリガ信号Ｇｔを発生する。【選択図】図１
2009042068.tif 000002
【特許請求の範囲】
【請求項１】
パルス信号を出力し、前記パルス信号の反射波の少なくとも一部を受信することによって周囲に存在する物体を検出するパルスレーダ装置において、
前記パルス信号を放射する送信タイミングを与える送信トリガ信号と、前記反射波の少なくとも一部を受信する検波タイミングを与える受信トリガ信号とを発生して出力するトリガ信号発生部を備え、
前記トリガ信号発生部は、
入力されるクロック信号に基づいて、入力される周波数設定信号に応じて異なる周期を有する第１のディジタル出力信号を発生して出力するディジタル波形生成回路を含み、前記第１のディジタル出力信号に基づいて、第１の可変周期パルス出力信号を発生して出力する第１の信号発生部と、
前記クロック信号に基づいて動作するディジタル固定遅延回路を用いて、前記第１のディジタル出力信号を所定の固定遅延時間だけ遅延した後、前記遅延した第１のディジタル出力信号に基づいて第２の可変周期パルス出力信号を発生して出力する第２の信号発生部と、
前記第１の可変周期パルス出力信号に基づいて前記受信トリガ信号を発生して出力する受信トリガ信号発生部と、
前記第１の可変周期パルス出力信号及び第２の可変周期パルス出力信号に基づいて前記送信トリガ信号を発生して出力する送信トリガ信号発生部とを備えたことを特徴とするパルスレーダ装置。
【請求項２】
前記ディジタル固定遅延回路は、互いに縦続接続された複数段の遅延型フリップフロップであることを特徴とする請求項１記載のパルスレーダ装置。
【請求項３】
前記第１の信号発生部は、前記周波数設定信号に応じて異なる周期を有する正弦波又は余弦波のディジタル信号を発生し、前記ディジタル信号に基づいて前記第１の出力信号を発生して出力することを特徴とする請求項１又は２記載のパルスレーダ装置。
【請求項４】
前記固定遅延時間は、前記クロック信号の周期の自然数倍であることを特徴とする請求項１乃至３のうちのいずれか１つに記載のパルスレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス信号を出力してその反射波の少なくとも一部を受信することにより周囲に存在する物体を検出するパルスレーダ装置に関する。
【背景技術】
【０００２】
近年、車両周囲の死角における人の検出や、駐車支援、追従走行等への適用を目的とした車載用のパルスレーダ装置として、一般にＵＷＢ（Ultra Wide Band：超広帯域無線）と呼ばれる２２〜２９ＧＨｚの準ミリ波帯を利用するものが知られている。ＵＷＢを用いたパルスレーダ装置では、非常に広い周波数帯域を利用して発生した１ｎｓ幅程度の極めて幅の短いパルス信号を利用できるため、１５ｃｍ程度の高い距離分解能を実現できる。
【０００３】
図１０は従来例に係るパルスレーダ装置１００の構成を示すブロック図である。図１０において、無線送信回路５は、コントローラ１０１により所定の繰り返し周期で発生された送信トリガ信号Ｇｔを入力すると、所定幅及び所定のキャリア周波数を有する送信信号Ｐｔを発生し、送信アンテナ５ａを介して空間に放射する。送信信号Ｐｔは物体２で反射し、その一部が受信信号Ｐｒとして受信アンテナ１０２ａを介して無線受信回路１０２により受信されて検波される。信号処理部７は、無線受信回路１０２の検波結果Ｄｒに基づいて所定の信号処理を行い、物体２までの距離Ｒを検出する。物体２までの距離Ｒは、例えば非特許文献１に開示されるように、送信信号Ｐｔが放射されてから受信信号Ｐｒを受信するまでの時間Δｔと光速ｃとを用いて次式（１）により算出できる。
【０００４】
［数１］
Ｒ＝ｃ×（Δｔ／２）    （１）
【０００５】
図１１は図１０のパルスレーダ装置１００における送信信号Ｐｔ及び受信信号Ｐｒを示す波形図である。図１１において、受信信号Ｐｒは、送信信号Ｐｔが放射される送信タイミングから、送信アンテナ５ａと障害物２との距離に応じた往復時間後に検出される。無線受信回路１０２は、送信信号Ｐｔの送信タイミングから探索範囲内の所望距離に応じて順次変更される遅延時間だけ遅延させた検波タイミングで受信信号Ｐｒを検波する。
【０００６】
【特許文献１】国際公開第ＷＯ２００６／０４１０４２号パンフレット。
【非特許文献１】吉田孝監修、「改訂レーダ技術  第３版」、第１〜３頁、電子情報通信学会、１９９６年１０月発行。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来例に係るパルスレーダ装置において上述のＵＷＢを利用する場合、受信信号Ｐｒの幅が１ｎｓ程度と極めて短いので、これを確実に検波するには、送信タイミングから検波タイミングまでの遅延時間を、パルス幅よりも細かい間隔で正確に制御する必要がある。従来、異なる遅延量を有する複数のアナログ遅延線を多段に構成して、その接続状態をスイッチにより切り替えることによって遅延時間を変更する方法が提案されている。しかしながら、一般に個々のアナログ遅延線は誤差を有するので、複数のアナログ遅延線を用いることによって誤差が増大し、正確な遅延時間を得ることができず、それにより検波タイミングの精度が悪化するという問題点があった。更に、車載用パルスレーダ装置に対しては厳しい温度条件（例えば、摂氏−４０〜８５度）が課されるために、温度変化に伴ってアナログ遅延線の遅延量が変化し、さらに検波タイミングの精度が悪化する可能性がある。
【０００８】
本発明の目的は、以上の問題点を解決し、周囲の温度変化に拘わらず高精度に周囲に存在する物体を検出できるパルスレーダ装置を提供することにある。
【課題を解決するための手段】
【０００９】
第１の発明に係るパルスレーダ装置は、パルス信号を出力し、前記パルス信号の反射波の少なくとも一部を受信することによって周囲に存在する物体を検出するパルスレーダ装置において、前記パルス信号を放射する送信タイミングを与える送信トリガ信号と、前記反射波の少なくとも一部を受信する検波タイミングを与える受信トリガ信号とを発生して出力するトリガ信号発生部を備え、前記トリガ信号発生部は、入力されるクロック信号に基づいて、入力される周波数設定信号に応じて異なる周期を有する第１のディジタル出力信号を発生して出力するディジタル波形生成回路を含み、前記第１のディジタル出力信号に基づいて、第１の可変周期パルス出力信号を発生して出力する第１の信号発生部と、前記クロック信号に基づいて動作するディジタル固定遅延回路を用いて、前記第１のディジタル出力信号を所定の固定遅延時間だけ遅延した後、前記遅延した第１のディジタル出力信号に基づいて第２の可変周期パルス出力信号を発生して出力する第２の信号発生部と、前記第１の可変周期パルス出力信号に基づいて前記受信トリガ信号を発生して出力する受信トリガ信号発生部と、前記第１の可変周期パルス出力信号及び第２の可変周期パルス出力信号に基づいて前記送信トリガ信号を発生して出力する送信トリガ信号発生部とを備えたことを特徴とする。
【００１０】
上記パルスレーダ装置において、前記ディジタル固定遅延回路は、互いに縦続接続された複数段の遅延型フリップフロップであることを特徴とする。
【００１１】
また、上記パルスレーダ装置において、前記第１の信号発生部は、前記周波数設定信号に応じて異なる周期を有する正弦波又は余弦波のディジタル信号を発生し、前記ディジタル信号に基づいて前記第１の出力信号を発生して出力することを特徴とする。
【００１２】
さらに、上記パルスレーダ装置において、前記固定遅延時間は、前記クロック信号の周期の自然数倍であることを特徴とする。
【発明の効果】
【００１３】
本発明に係るパルスレーダ装置によれば、入力されるクロック信号に基づいて、入力される周波数設定信号に応じて異なる周期を有する第１の出力信号を発生して出力する第１の信号発生部と、クロック信号に基づいて動作するディジタル固定遅延回路を用いて、第１の出力信号を所定の固定遅延時間だけ遅延した後、遅延した第１の出力信号に基づいて第２の出力信号を発生して出力する第２の信号発生部と、第１の出力信号に基づいて受信トリガ信号を発生して出力する受信トリガ信号発生部と、第１の出力信号及び第２の出力信号に基づいて送信トリガ信号を発生して出力する送信トリガ信号発生部とを備えたトリガ信号発生部を備えたので、周囲の温度変化に拘わらず高精度に周囲に存在する物体を検知できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る一実施形態について図面を参照して説明する。なお、以下の実施形態において、同様の構成要素については同一の符号を付している。
【００１５】
図１は、本発明の一実施形態に係るパルスレーダ装置１の構成を示すブロック図である。図１において、パルスレーダ装置１は、コントローラ３と、トリガ信号発生回路４と、無線送信回路５と、送信アンテナ５ａと、無線受信回路６と、受信アンテナ６ａと、信号処理回路７とを備えて構成される。
【００１６】
コントローラ３は、例えば１０ｕｓの繰り返し周期Ｐ毎に探索命令信号Ｃｄを発生してトリガ信号発生回路４に出力する。トリガ信号発生回路４は、コントローラ３からの探索命令信号Ｃｄを入力する毎に、送信トリガ信号Ｇｔと、送信トリガ信号Ｇｔに対して遅延した受信トリガ信号Ｇｒとを発生して、それぞれ無線送信回路５及び無線受信回路６に出力する。
【００１７】
無線送信回路５は、送信トリガ信号Ｇｔの立ち上がりを送信タイミングとして、例えば２６ＧＨｚのキャリア周波数で変調された１ｎｓ幅を有する送信信号Ｐｔを発生して、送信アンテナ５ａを介して空間に放射する。送信信号Ｐｔは、空間に存在する物体２で反射し、反射信号の少なくとも一部が受信信号Ｐｒとして受信アンテナ６ａを介して無線受信回路６により受信される。無線受信回路６は、受信トリガ信号Ｇｒの立ち上がりを検波タイミングとして、例えば受信信号Ｐｒの電圧レベルを検出し、検出された電圧レベルを含む検波結果Ｄｒを信号処理回路７に出力する。
【００１８】
信号処理回路７は、無線受信回路６から出力された検波結果Ｄｒを取得し、平均化処理や距離検出処理等の所定の信号処理を行うことによって物体２の有無及び物体２までの距離を検出し、検出結果Ｄｓをコントローラ３に出力する。コントローラ３は、信号処理部７からの検出結果Ｄｓに基づいて、次の探索命令信号Ｃｄを発生して出力する。
【００１９】
図２は、図１のパルスレーダ装置１の各部の信号を示す波形図である。図２において、無線送信回路５は、送信トリガ信号Ｇｔの立ち上がりを送信タイミングとして送信信号Ｐｔを出力する。また、無線受信回路６は、受信トリガ信号Ｇｒの立ち上がりを検波タイミングとして受信信号Ｐｒを検出する。このとき、コントローラ３からの探索命令信号Ｃｄは、繰り返し周期Ｐに関する情報の他に、送信タイミングから検波タイミングまでの遅延時間の設定に関する情報を含み、１回目の繰り返し周期Ｐにおける送信タイミングから検波タイミングまでの遅延時間Ｔｒ１と、２回目の繰り返し周期Ｐにおける送信タイミングから検波タイミングまでの遅延時間Ｔｒ２とが異なるようにコントローラ３により設定される（詳細は後述する。）。
【００２０】
図３は、図１のトリガ信号発生回路４の詳細構成を示すブロック図である。図３において、トリガ信号発生回路４は、可変周期パルス発生回路４１，４２と、受信トリガ信号発生回路４３と、送信トリガ信号発生回路４４とを備えて構成される。可変周期パルス発生回路４１は、ディジタル波形発生回路６０と、Ｄ／Ａ変換器６１と、低域通過フィルタ（以下、ＬＰＦという。）６２と、波形整形器６３とを備えて構成される。また、可変周期パルス発生回路４２は、ディジタル固定遅延回路７０と、Ｄ／Ａ変換器７１と、ＬＰＦ７２と、波形整形器７３とを備えて構成される。なお、可変周期パルス発生回路４１において、ディジタル波形発生回路６０とＤ／Ａ変換器６１とはＤＤＳ（Direct Digital Synthesizer：直接ディジタル合成）５０を構成する。
【００２１】
コントローラ３からトリガ信号発生回路４に入力される探索命令信号Ｃｄは、繰り返し周期Ｐの開始時に立ち上がる起動信号Ｔｇと、送信タイミングから検波タイミングまでの遅延時間を設定するための周波数設定信号Ｄｆと、クロック信号Ｃとを含む。ディジタル波形発生回路６０は、周波数設定信号Ｄｆとクロック信号Ｃとを入力し、周波数設定信号Ｄｆに応じた周期Ｔｓｉ（ｉ＝１，２，３，…）を有するディジタル信号である出力信号Ｄ１を発生してＤ／Ａ変換器６１及びディジタル固定遅延回路７０に出力する。周波数設定信号Ｄｆは、繰り返し周期Ｐを反復する度に周期Ｔｓｉ（ｉ＝１，２，３，…）が段々長くなるように制御される。ディジタル固定遅延回路７０は、ディジタル波形発生回路６０からの出力信号Ｄ１を所定の固定遅延時間Ｔｄだけ遅延させ、出力信号Ｄ２としてＤ／Ａ変換器７１に出力する。
【００２２】
Ｄ／Ａ変換器６１は、ディジタル波形発生回路６０から入力されるディジタル出力信号Ｄ１を、クロック信号Ｃに基づいてサンプルホールド処理を行うことによってディジタル出力信号Ｄ１を階段上のアナログ出力信号Ｓ１に変換してＬＰＦ６２に出力する。ＬＰＦ６２は出力信号Ｓ１の高調波成分を除去することによって出力信号Ｓ１を滑らかな出力信号Ｓ２に変換し、波形整形器６３に出力する。波形整形器６３は、例えばコンパレータであって、出力信号Ｓ２をパルス状の波形に変換して、パルス信号である出力信号Ｐ１を受信トリガ信号発生回路４３に出力する。
【００２３】
Ｄ／Ａ変換器７２は、ディジタル固定遅延回路７０から入力されるディジタル出力信号Ｄ２を、クロック信号Ｃに基づいてサンプルホールド処理を行うことによってディジタル出力信号Ｄ２を階段上のアナログ出力信号Ｓ３に変換してＬＰＦ７２に出力する。ＬＰＦ７２は出力信号Ｓ３の高調波成分を除去することによって出力信号Ｓ３を滑らかな出力信Ｓ４に変換し、波形整形器７３に出力する。波形整形器７３は、例えばコンパレータであって、出力信号Ｓ４をパルス状の波形に変換して、パルス信号である出力信号Ｐ２を送信トリガ発生回路４４に出力する。ディジタル固定遅延回路７０が設けられている故に、出力信号Ｐ２は出力信号Ｐ１に対して所定の固定遅延時間Ｔｄだけ遅延される。
【００２４】
受信トリガ信号発生回路４３は、起動信号Ｔｇと出力信号Ｐ１とに基づいて受信トリガ信号Ｇｒを発生して出力する。送信トリガ信号発生回路４４は、起動信号Ｔｇと出力信号Ｐ１及びＰ２とに基づいて送信トリガ信号Ｇｔを発生して出力する（図４を参照して後述する。）。
【００２５】
図４は、図３の受信トリガ信号発生回路４３及び送信トリガ信号発生回路４４における各部の信号を示す波形図である。受信トリガ信号発生回路４３及び送信トリガ信号発生回路４４は各繰り返し周期Ｐにおいて、コントローラ３からハイレベルの起動信号Ｔｇを入力した後、出力信号Ｐ１の立ち上がりを検出したタイミングでハイレベルとなる内部信号Ｓｉを発生する。次に、送信トリガ信号発生回路４４は、内部信号Ｓｉがハイレベルとなった後、出力信号Ｐ２の立ち上がりを検出したタイミングでハイレベルとなる送信トリガ信号Ｇｔを出力する。また、受信トリガ信号発生回路４３は、内部信号Ｓｉがハイレベルとなった後、出力信号Ｐ１の立ち上がりを検出したタイミングでハイレベルとなる受信トリガ信号Ｇｒを出力する。同様の処理を繰り返し周期Ｐ毎に繰り返す。したがって、図４に示すように、送信トリガ信号Ｇｔから受信トリガ信号Ｇｒまでの遅延時間Ｔｒｉ（ｉ＝１，２，３，…）は、周波数設定信号Ｄｆに応じて変化する出力信号Ｐ１の周期Ｔｓｉ（ｉ＝１，２，３，…）が長くなるにつれてだんだん長くなるように制御される。遅延時間Ｔｒｉ（ｉ＝１，２，３，…）は、出力信号Ｐ１の周期Ｔｓｉ（ｉ＝１，２，３，…）及び固定遅延時間Ｔｄを用いて次式（２）で表すことができる。
【００２６】
［数２］
Ｔｒｉ＝Ｔｓｉ−Ｔｄ（ｉ＝１，２，３，…）    （２）
【００２７】
上記式（２）において、出力信号Ｐ１の周期Ｔｓｉ（ｉ＝１，２，３，…）は、検知したい距離に応じてＴｄから所定値まで変化する。周期Ｔｓｉ（ｉ＝１，２，３，…）が固定遅延時間Ｔｄと等しいとき、遅延時間Ｔｒｉ（ｉ＝１，２，３，…）はゼロとなり、極近距離に存在する物体を検出する。また、所望距離に存在する物体を検出するためには、周期Ｔｓｉ（ｉ＝１，２，３，…）を固定遅延時間Ｔｄと所望距離までの往復時間（即ち遅延時間Ｔｒｉ）との和になるように設定する。従って、次式（３）に示すように、周期Ｔｓｉ（ｉ＝１，２，３，…）は、固定遅延時間Ｔｄ以上の値となる。コントローラ３からの周波数設定信号Ｄｆを変化させることで、所望距離に存在する物体を検出するように遅延時間Ｔｒｉ（ｉ＝１，２，３，…）を制御することができる。
【００２８】
［数３］
Ｔｓｉ≧Ｔｄ（ｉ＝１，２，３，…）    （３）
【００２９】
図５は、図３のディジタル波形発生回路６０の詳細構成を示すブロック図である。図５において、ディジタル波形発生回路６０は、サンプリング増分位相メモリ８０と、加算器８２と、データ保持回路８３と、波形メモリ８４とを備えて構成される。加算器８２及びデータ保持回路８３は、アドレス演算器８１を構成する。
【００３０】
サンプリング増分位相メモリ８０は、例えばＲＯＭによって構成され、コントローラ３から入力される、位相増加分メモリ８０のアドレスデータを含む周波数設定信号Ｄｆに基づいて、サンプリング増分位相Ａｄを出力する。加算器８２は、サンプリング増分位相Ａｄと、前回波形メモリ８４に入力されたデータ保持回路８３の出力信号であるアドレスデータＡｓとを加算した加算データＡａを出力する。データ保持回路８３は、入力された加算データＡａを保持し、クロック信号Ｃの立ち上がりのタイミングにアドレスデータＡｓとして出力する。アドレスデータＡｓは波形データの位相に相当する。波形メモリ８４は、例えばＲＯＭ等によって構成され、１周期分の離散的な正弦波の波形データを格納する。波形メモリ８４は、クロック信号Ｃの立ち上がりのタイミングで、アドレス演算器８１から入力されるアドレスデータＡｓに対応するディジタル信号である出力信号Ｄ１を出力する。
【００３１】
図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）はそれぞれ図３のディジタル波形発生回路６０において周波数設定信号Ｄｆを変化させた場合のトリガ信号発生回路４における出力信号Ｄ１、Ｓ１、Ｓ２及びＰ１を示す波形図である。図６（ａ）に示すように、サンプリング増分位相Ａｄを２倍にしたとき、出力信号Ｄ１の周波数が２倍になる。このように、サンプリング増分位相メモリ８０に入力する周波数設定信号Ｄｆを変更してサンプリング増分位相Ａｄを変化させることで、出力信号Ｄ１の周波数Ｆｓを変更できる。
【００３２】
出力信号Ｄ１の周波数Ｆｓは、クロック信号Ｃの周波数をＦｃとし、波形メモリ８４のデータ数をＭとすると、サンプリング増分位相Ａｄを用いて次式（３）により表される。
【００３３】
［数４］
Ｆｓ＝（Ａｄ／Ｍ）×Ｆｃ    （４）
【００３４】
上記式（３）に示すように、出力周波数Ｆｓは、波形メモリ８４のデータ数Ｍが多いほど細かく設定することができる。例えば、クロック信号Ｃの周波数Ｆｃを５０ＭＨｚとし、波形メモリ８４のデータ数Ｍを６５５３６個としたとき、出力信号Ｄ１の周波数Ｆｓを、約０．０００７６２９ＭＨｚの間隔で細かく設定できる。この出力周波数Ｆｓの設定の細かさを周期に換算すると、出力周波数Ｆｓによって異なるが、数ｐｓ程度の微細な間隔で周期Ｔｓｉ（ｉ＝１，２，３，…）を設定できることになる。この構成により、送信トリガ信号Ｇｔから受信トリガ信号Ｇｒまでの遅延時間を微細に変更することが可能であり、高い距離分解能を実現することができる。
【００３５】
図６（ｂ）において、図３のＤ／Ａ変換回路６１により、離散的な出力信号Ｄ１を階段状の波形を有するアナログデータに変換することによって出力信号Ｓ１を発生し、図６（ｃ）において、ＬＰＦ６２により、出力信号Ｓ１における高周波成分を除去することによって単一の周波数成分を持つ滑らかな正弦波である出力信号Ｓ３を発生し、図６（ｄ）において、波形整形回路６３により、出力信号Ｓ２である正弦波の振幅と、振幅の中心値との大小を比較してパルス信号である出力信号Ｐ１を発生する。以上のように、第１可変周期パルス発生回路４１は、コントローラ３から入力される周波数設定信号Ｄｆに対応する周期を有する出力信号Ｐ１を発生する。また、周波数設定信号Ｄｆを細かく変更することで、出力するパルス信号Ｐ１の周期を微細に変化させることができる。
【００３６】
図７（ａ）、図７（ｂ）、図７（ｃ）及び図７（ｄ）はそれぞれトリガ信号発生回路４における出力信号Ｄ１及びＤ２、Ｓ１及びＳ２、Ｓ３及びＳ４並びにＰ１及びＰ２を示す波形図である。図７（ａ）において、ディジタル固定遅延回路７０は、ディジタル波形発生回路６０から入力された出力信号Ｄ１を、所定の固定遅延時間Ｔｄだけ遅延させることによって出力信号Ｄ２を発生して出力する。図７（ｂ）において、可変周期パルス発生回路４１のＤ／Ａ変換回路６１と同様に、可変周期パルス発生回路４２のＤ／Ａ変換回路７１は、ディジタル固定遅延回路７０の出力した出力信号Ｄ２をアナログデータに変換する。図７（ｃ）において、可変周期パルス発生回路４１のＬＰＦ７２と同様に、可変周期パルス発生回路４２のＬＰＦ７２は、Ｄ／Ａ変換回路７１の出力信号Ｓ３におけるノイズを除去することで、滑らかな正弦波Ｓ４に変換する。図７（ｄ）において可変周期パルス発生回路４１の波形整形回路６３と同様に、可変周期パルス発生回路４２の波形整形回路７３は、ＬＰＦ７２の出力信号Ｓ４である正弦波の振幅と、振幅の中心値との大小を比較することによってパルス信号である出力信号Ｐ２を発生して出力する。
【００３７】
図８は、図３のディジタル固定遅延回路７０の詳細構成を示す回路図である。図８において、ディジタル固定遅延回路７０は、多段接続されたＮ個の遅延型フリップフロップ（以下、Ｄ型フリップフロップという。）９０−１〜９０−Ｎを備えて構成される。各Ｄ型フリップフロップ９０−１〜９０−Ｎは、入力端子Ｄに入力された信号を、クロック信号Ｃの立ち上がりのタイミングで出力端子Ｑから出力する。従って、次式（５）に示すように、固定遅延時間Ｔｄはクロック信号Ｃの周期ＦｃのＮ倍となる。
【００３８】
［数５］
Ｔｄ＝ｎ×Ｔｃ    （５）
【００３９】
ディジタル固定遅延回路７０において、出力信号Ｄ２はクロック信号Ｃの立ち上がりのタイミングを利用して発生されるため、遅延時間の大小や温度変化に拘わらず、高精度に出力信号Ｄ１に対して固定遅延時間Ｔｄだけ遅延された出力信号Ｄ２を発生することができる。
【００４０】
図９は、図３のディジタル波形発生回路６０における出力スペクトルを示す周波数と相対電力との関係を示す特性図である。図９において、クロック信号Ｃの周波数をＦｃとし、出力信号Ｄ１の周波数をＦｓとする。図９に示すように、各Ｄ／Ａ変換回路６１及び７１に入力される出力信号Ｄ１及びＤ２は離散化されたディジタルデータであるため、その周波数スペクトルには、周波数Ｆｓの成分の他に、次式（６）で与えられる周波数Ｆｉを有する折り返し信号を含む。
【００４１】
［数６］
Ｆｉ＝Ｆｃ×ａ±Ｆｓ（ａ：自然数）    （６）
【００４２】
上記式（４）において、ナイキストのサンプリング定理より、出力信号Ｄ１及びＤ２の周波数Ｆｓを周波数Ｆｃの１／２より大きな周波数に設定した場合、周波数成分Ｆｃ−Ｆｓを有する折り返し信号が、周波数Ｆｓより低い周波数帯域に発生するため、周波数Ｆｓの周波数成分のみを取り出すためのＬＰＦ６２及び７２の設計が難しくなる。そのため、周波数Ｆｓを周波数Ｆｃの１／２より低い周波数帯域に設定し、折り返し信号の周波数成分を出力周波数Ｆｓより高く、離れた周波数帯域に出現させることによって、一般的なＬＰＦ６２及び７２でも容易に折り返し信号を除去することができる。従って、周波数Ｆｓとクロック信号Ｃの周波数Ｆｃとの関係は次式（５）で表される。
【００４３】
［数７］
Ｆｓ＜（１／２）×Ｆｃ    （７）
【００４４】
不要な高調波成分である折り返し信号を除去することで、それぞれＬＰＦ６２及び７２において滑らかな余弦波である出力信号Ｓ２及びＳ４を得ることができ、後段の各波形整形器６３及び７３で発生される出力信号Ｐ１及びＰ２の立ち上がりのジッタ成分を低減することができ、上記式（２）における周期Ｔｓｉ（ｉ＝１，２，３，…）の誤差を低減できる。その結果、送信タイミングと検波タイミングの遅延時間Ｔｒｉ（ｉ＝１，２，３，…）の精度を高めることができる。ＬＰＦ６２及び７２としては、例えば、不要な折り返し信号を効果的に除去するために、急峻な周波数遮断特性を持つことで知られる７次楕円型の低域通過フィルタを用いてもよい。
【００４５】
また、上記式（３）及び（５）より、出力信号Ｐ１の周期Ｔｓｉ（ｉ＝１，２，３，…）とクロック信号Ｃの周期Ｔｃと関係は次式（８）で表され、周波数Ｆｓと周波数Ｆｃとの関係は次式（９）で表される。
【００４６】
［数８］
Ｔｓｉ≧ｎ×Ｔｃ（ｉ＝１，２，３，…）    （８）
【００４７】
［数９］
Ｆｓ≦（１／ｎ）×Ｆｃ    （９）
【００４８】
従って、上記式（７）及び（９）を同時に満たすためには、ディジタル固定遅延回路７０におけるＤ型フリップフロップ９０−１〜９０−Ｎの段数Ｎを、少なくとも３以上に設定すればよい。最終的に、周波数Ｆｓと周波数Ｆｃとの関係は次式（１０）で表される。
【００４９】
［数１０］
Ｆｃ≧３×Ｆｓ    （１０）
【００５０】
なお、ディジタル固定遅延回路７０におけるＤ型フリップフロップ９０−１〜９０−Ｎの段数Ｎを大きくすると、上記式（５）より固定遅延時間Ｔｄが大きくなり、上記式（３）より周期Ｔｓｉ（ｉ＝１，２，３，…）が大きくなる。そのため、周波数Ｆｓは低くなり、上記式（１０）よりクロック信号Ｃの周波数Ｆｃは低くなる。即ち、固定遅延回路９０におけるＤ型フリップフロップ９０−１〜９０−Ｎの段数Ｎを大きくすることにより、クロック信号Ｃの周波数Ｆｃを低減させ、結果として、パルスレーダ装置１のコスト及び消費電力を低減することができる。
【００５１】
以上のパルスレーダ装置１において、例えばクロック信号Ｃの周波数Ｆｃを５０ＭＨｚとし、即ち周期Ｔｃを２０ｎｓとし、ディジタル固定遅延回路７０におけるＤ型フリップフロップ９０−１〜９０−Ｎの段数Ｎを５とし、即ち固定遅延時間Ｔｄを１００ｎｓに設定し、周波数Ｆｓを７．１４２８５ＭＨｚから１０ＭＨｚまでの帯域で変更し、遅延時間Ｔｒｉ（ｉ＝１，２，３，…）を１００ｎｓから１４０ｎｓの範囲で変化させた場合、探索範囲０〜６ｍに相当する０ｎｓから４０ｎｓまでの固定遅延時間Ｔｄを発生することができる。上記式（１０）によれば、クロック信号Ｃの周波数Ｆｃは３０ＭＨｚでもよいが、これを５０ＭＨｚにすることで、出力周波数Ｆｓと折り返し信号の周波数Ｆｉとを互いにより離れた周波数帯域に出現させて、より高いフィルタ効果を得ている。
【００５２】
以上説明したように、本実施形態のパルスレーダ装置１によれば、クロック信号Ｃに基づいて、周波数設定信号Ｄｆに応じて異なる周期を有する出力信号Ｄ１を発生して出力する可変周期パルス発生回路４１と、クロック信号Ｃに基づいて動作するディジタル固定遅延回路７０を用いて、出力信号Ｄ１を所定の固定遅延時間Ｔｄだけ遅延した後、遅延した出力信号Ｄ２に基づいて出力信号Ｐ２を発生して出力する可変周期パルス発生回路４２と、出力信号Ｐ１に基づいて受信トリガ信号Ｇｒを発生して出力する受信トリガ信号発生回路４３と、出力信号Ｐ１及びＰ２に基づいて送信トリガ信号Ｇｔを発生して出力する送信トリガ信号発生回路４４とを備えたトリガ信号発生回路４を備えたので、周囲の温度変化に拘わらず高精度に周囲に存在する物体を検知できる。
【００５３】
なお、本実施形態において、波形メモリ８４は１周期分の正弦波の波形データを格納したが、本発明はこれに限らず、正弦波に代えて１周期分の余弦波を格納してもよい。正弦波又は余弦波を用いることで、アナログ信号に変換した後、ローパスフィルタにより不要な高調波を除去して必要な単一の周波数成分のみを簡単に取り出せるため、精度を向上させることができるという効果がある。また、波形メモリ８４が半周期分の正弦波の波形データを格納し、正弦波の対称性を利用することによって１周期分の正弦波を発生する構成としてもよく、この場合、波形メモリ８４のデータ容量を削減することができるという効果がある。
【００５４】
また、コントローラ３は、周波数設定信号Ｄｆが、繰り返し周期Ｐを反復する度に周期Ｔｓｉが段々長くなるように制御されたが、本発明はこれに限らず、繰り返し周期Ｐを反復する度に周期Ｔｓｉが段々短くなるように制御されてもよい。
【産業上の利用可能性】
【００５５】
本発明に係るパルスレーダ装置によれば、入力されるクロック信号に基づいて、入力される周波数設定信号に応じて異なる周期を有する第１の出力信号を発生して出力する第１の信号発生部と、クロック信号に基づいて動作するディジタル固定遅延回路を用いて、第１の出力信号を所定の固定遅延時間だけ遅延した後、遅延した第１の出力信号に基づいて第２の出力信号を発生して出力する第２の信号発生部と、第１の出力信号に基づいて受信トリガ信号を発生して出力する受信トリガ信号発生部と、第１の出力信号及び第２の出力信号に基づいて送信トリガ信号を発生して出力する送信トリガ信号発生部とを備えたトリガ信号発生部を備えたので、周囲の温度変化に拘わらず高精度に周囲に存在する物体を検知できる。
【００５６】
本発明に係るパルスレーダ装置は、例えばＵＷＢを利用した車載用パルスレーダ装置として利用することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態に係るパルスレーダ装置１の構成を示すブロック図である。
【図２】図１のパルスレーダ装置１の各部の信号を示す波形図である。
【図３】図１のトリガ信号発生回路４の詳細構成を示すブロック図である。
【図４】図３の受信トリガ信号発生回路４３及び送信トリガ信号発生回路４４における各部の信号を示す波形図である。
【図５】図３のディジタル波形発生回路６０の詳細構成を示すブロック図である。
【図６】（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれぞれ図３のディジタル波形発生回路６０において周波数設定信号Ｄｆを変化させた場合のトリガ信号発生回路４における出力信号Ｄ１、Ｓ１、Ｓ２及びＰ１を示す波形図である。
【図７】（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれぞれトリガ信号発生回路４における出力信号Ｄ１及びＤ２、Ｓ１及びＳ２、Ｓ３及びＳ４並びにＰ１及びＰ２を示す波形図である。
【図８】図３のディジタル固定遅延回路７０の詳細構成を示す回路図である。
【図９】図３のディジタル波形発生回路６０における出力スペクトルを示す周波数と相対電力との関係を示す特性図である。
【図１０】従来例に係るパルスレーダ装置１００の構成を示すブロック図である。
【図１１】図１０のパルスレーダ装置１００における送信信号Ｐｔ及び受信信号Ｐｒを示す波形図である。
【符号の説明】
【００５８】
１…パルスレーダ装置、
２…物体、
３…コントローラ、
４…トリガ信号発生回路、
５…無線送信回路、
５ａ…送信アンテナ、
６…無線受信回路、
６ａ…受信アンテナ、
７…信号処理回路、
４１，４２…可変周期パルス発生回路、
４３…受信トリガ信号発生回路、
４４…送信トリガ信号発生回路、
５０…ＤＤＳ、
６０…ディジタル波形発生回路、
６１，７１…Ｄ／Ａ変換器、
６２，７２…低域通過フィルタ（ＬＰＦ）
６３，７３…波形整形器、
７０…ディジタル固定遅延回路、
８０…サンプリング増分位相メモリ、
８１…アドレス演算器、
８２…加算器、
８３…データ保持回路、
８４…波形メモリ、
９０−１〜９０−Ｎ…Ｄ型フリップフロップ。
【図１】
2009042068.tif 000003
【図２】
2009042068.tif 000004
【図３】
2009042068.tif 000005
【図４】
2009042068.tif 000006
【図５】
2009042068.tif 000007
【図６】
2009042068.tif 000008
【図７】
2009042068.tif 000009
【図８】
2009042068.tif 000010
【図９】
2009042068.tif 000011
【図１０】
2009042068.tif 000012
【図１１】
2009042068.tif 000013