(57)【要約】    【課題】ダイシング時およびフリップチップ実装時のアライメントマークの認識が良好な電子デバイス用接着組成物を用いた電気的接続信頼性の高い電子素子の実装方法を提供する。    【解決手段】電子素子上に形成されたバンプと実装回路基板上に形成された電極パッドとを接触接続する電子素子の実装方法であって、少なくとも（Ａ）バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された複数の電子素子を有する電子デバイス基板をダイシングにより個片化する工程、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程および（Ｃ）電子デバイス用接着層を硬化させる本圧着工程を有する電子素子の実装方法。【選択図】  図１
2009010057.tif 000002
【特許請求の範囲】
【請求項１】
電子素子上に形成されたバンプと実装回路基板上に形成された電極パッドとを接触接続する電子素子の実装方法であって、少なくとも（Ａ）バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された複数の電子素子を有する電子デバイス基板をダイシングにより個片化する工程、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程および（Ｃ）電子デバイス用接着層を硬化させる本圧着工程を有する電子素子の実装方法。
【請求項２】
前記電子デバイス用接着層が、（ａ）１分子内に３個以上のエポキシ基を有し、エポキシ当量が１５０〜２５０ｇ／ｅｑであり、かつ２５℃、１．０１３×１０５Ｎ／ｍ２条件下で固形であるエポキシ化合物と（ｂ）２５℃、１．０１３×１０５Ｎ／ｍ２において液状であるエポキシ化合物とを含有し、（ａ）１００重量部に対し（ｂ）を２５〜７０重量部含有する電子デバイス用接着組成物から形成された層である、請求項１記載の電子素子の実装方法。
【請求項３】
前記電子デバイス用接着組成物の動的粘度が１００Ｐａ・ｓ以上１０００００Ｐａ・ｓ以下となる温度で電子素子を実装回路基板上の電極パッドに仮圧着し、バンプと電極パッドとの電気的接続を行う請求項２記載の電子素子の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子の実装方法に関する。より詳しくは、電子デバイス用接着層付き電子デバイス基板をダイシングにより個片化し、電子素子を実装回路基板に直接電気的接続する、電子素子の実装方法に関する。
【背景技術】
【０００２】
近年、半導体装置の小型化と高密度化に伴い、半導体チップを回路基板に実装する方法として、フリップチップ実装（ダイレクトチップアタッチ実装）が注目され、急速に広まってきている。フリップチップ実装においては、接合部分の接続信頼性を確保するための方法として、半導体チップ上に形成されたバンプと回路基板の電極パッドを接合した後に、半導体チップと回路基板との隙間に液状封止接着剤を注入し硬化させることが一般的な方法として採られていた。
【０００３】
また、近年、バンプ付き半導体ウェハに樹脂フィルムを仮接着した後、ダイシングにより半導体ウェハを個別半導体チップとし、次に、半導体チップを回路基板にフリップチップ接続し、電気的接合と樹脂封止を同時に行う方法およびそれに使用する接着フィルムが提案されている（例えば、特許文献１〜３参照）。この方法によれば、接着フィルムと半導体チップの接着面積をほぼ同じにすることができ、液状封止接着剤を用いた場合に比べ、半導体チップに対する接着組成物のはみ出しが非常に少ない。しかし、回路基板上に半導体チップを実装する場合、用いる接着フィルムに十分な透明性がないとバンプとパッドの位置合わせが難しいという課題があった。また、これらの方法を用いて電気的接合と樹脂封止を同時に行う場合、電気的信頼性が不十分であった。
【０００４】
また、熱硬化機構の異なる２種類の成分を含む接着フィルムを用いて、バンプを回路基板の電極パッド上に低温側硬化成分の８０％反応温度で加熱しながら仮圧着し、バンプとパッドの導通を確認した後、仮圧着の温度よりも高い温度で本圧着を行なう方法が示されている（例えば、特許文献４参照）。しかしながら、特許文献１〜３と同様に、用いる接着フィルムの透明性がないとバンプとパッドの位置合わせが難しいという課題があった。さらに、特許文献４の手法では硬化率が８０％以上と大きいため、本圧着時の圧力を大きくしてもバンプがパッドに到達できず、歩留まり良く電気的な導通を得ることが難しいという課題があった。
【特許文献１】特開２００１−２３７２６８号公報（請求項１、３〜４頁）
【特許文献２】特開２００４−３１５６８８号公報（特許請求の範囲）
【特許文献３】特開２００４−３１９８２３号公報（特許請求の範囲）
【特許文献４】特開２００４−２７７７４５号公報（請求項８、１３段落）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記課題を解決すべく、ダイシング時およびフリップチップ実装時のアライメントマークの認識が良好で、電気的接続信頼性の高い電子素子の実装方法を提供する。
【課題を解決するための手段】
【０００６】
すなわち本発明は、電子素子上に形成されたバンプと実装回路基板上に形成された電極パッドとを接触接続する電子素子の実装方法であって、少なくとも（Ａ）バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された複数の電子素子を有する電子デバイス基板をダイシングにより個片化する工程、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程および（Ｃ）電子デバイス用接着層を硬化させる本圧着工程を有する電子素子の実装方法である。
【発明の効果】
【０００７】
本発明によれば、ダイシング時およびフリップチップ実装時のアライメントマークの認識が良好な電子デバイス用接着層を用い、さらに電子デバイス用接着組成物の流動性が高い状態で電子素子のバンプと実装回路基板の電極パッドの間の導通をとることにより、電気的接続信頼性の高い電子素子の実装を実現するものである。
【発明を実施するための最良の形態】
【０００８】
本発明における電子素子とは、半導体チップ、半導体パッケージ、モジュールなどの電気的な能動機能を有する素子のことである。本発明における電子デバイス基板とは、これらの電子素子が複数並列に形成された板状もしくはシート状のものである。具体的には、ＬＳＩ加工された半導体ウェハや複数のモジュールやパッケージが並列して形成された基板が挙げられる。電子デバイス基板の外形は角形、丸形、一部に直線部を含む丸形などいずれでもよく、特に限定はされない。電子デバイス基板に用いられる基板としては、シリコンやＧａＡｓなどの半導体ウェハ、ガラスウェハ、ガラスエポキシ基板、セラミックス基板などが挙げられる。
【０００９】
本発明における実装回路基板としては、少なくとも電極パッドが形成されたガラス基板や樹脂フィルム基板、ガラスエポキシ基板、セラミックス基板等が用いられる。電子デバイス基板は、電子デバイス用接着層が形成されたものである。電子デバイス用接着層を形成する電子デバイス用接着組成物は、（ａ）１分子内に３個以上のエポキシ基を有し、エポキシ当量が１５０〜２５０ｇ／ｅｑであり、かつ２５℃、１．０１３×１０５Ｎ／ｍ２条件下で固形であるエポキシ化合物（固形エポキシ化合物）と（ｂ）２５℃、１．０１３×１０５Ｎ／ｍ２において液状であるエポキシ化合物とを含有し、（ｂ）の含有量が（ａ）１００重量部に対し２５〜７０重量部であることが好ましい。
【００１０】
固形エポキシ化合物とは、２５℃、１．０１３×１０５Ｎ／ｍ２条件下で固形である、すなわち１５０Ｐａ・ｓを越える粘度を示すものである。（ａ）固形エポキシ化合物を用いることにより密度の高い網目構造を構成できるため、得られる電子デバイス用接着組成物は各種薬品に耐性を発現する。このため、各種溶剤、特にＮ−メチルピロリドンに対して完全不溶とすることができる。また、（ａ）固形エポキシ化合物は、加熱により容易に軟化するので、バンプ付き電子デバイス基板に熱ラミネートすることができ、かつ電子素子上のバンプなどの凹凸によく追従し、空隙無く密着させることができる。
【００１１】
（ａ）固形エポキシ化合物が１分子内に３個以上のエポキシ基を有していると、電子デバイス基板上に形成した半硬化状態の電子デバイス用接着層は３次元の架橋が進み、かつその密度が高いために硬くなる。切削時に伸びや粘りがなくなるため、電子デバイス用接着層の切削性が良くなり、電子デバイス用接着層と電子デバイス基板の一括ダイシングが容易になる。１分子内に３個以上のエポキシ基を有しているエポキシ化合物のエポキシ当量が１５０ｇ／ｅｑ以上であると、タック性がなく、ダイシング時に切削粉の付着が発生しにくくなる。１分子内に３個以上のエポキシ基を有しているエポキシ化合物のエポキシ当量が２５０ｇ／ｅｑ以下であると、電子デバイス用接着層を電子デバイス基板上に形成した半硬化状態においても架橋密度が高いために硬くなる。このため、切削時に伸びや粘りがより小さくなり、電子デバイス用接着層の切削性が良くなり、電子デバイス用接着層と電子デバイス基板の一括ダイシングがより容易になる。
【００１２】
（ａ）１分子内に３個以上のエポキシ基を有し、エポキシ当量が１５０〜２５０ｇ／ｅｑである固形エポキシ化合物としては、“エピコート”（登録商標）１５７Ｓ６５、エピコート１５７Ｓ７０、エピコート１８０Ｓ７０、エピコート１０３１Ｓ（以上商品名、ジャパンエポキシレジン（株）製）、“テピック”（登録商標）Ｓ、テピックＧ、テピックＰ（以上商品名、日産化学工業（株）製）、“エポトート”（登録商法）ＹＤＣＮ−７０１、エポトートＹＤＣＮ−７０３（商品名、東都化成（株）製）、ＥＰＰＮ−２０１−Ｌ、ＥＰＰＮ５０２Ｈ、ＸＤ−１０００−２Ｌ（以上商品名、日本化薬（株）製）、“エピクロン”（登録商標）Ｎ−６９５（以上商品名、大日本インキ化学工業（株）製）などが挙げられる。これらを２種以上組み合わせてもよい。
【００１３】
電子デバイス用接着組成物は、さらに（ｂ）液状エポキシ化合物を含有することが好ましい。ここで、液状エポキシ化合物とは、２５℃、１．０１３×１０５Ｎ／ｍ２で１５０Ｐａ・ｓ以下の粘度を示すものである。このような（ｂ）液状エポキシ化合物を用いることにより、電子デバイス基板と接着層との密着性に優れ、ダイシング時に割れや欠けのない電子デバイス基板を得ることができる。このような（ｂ）液状エポキシ化合物としては、例えば、エピコート８２８、エピコートＹＸ８０００、エピコート６３０、（以上商品名、ジャパンエポキシレジン（株）製）、エピクロンＨＰ−４０３２（以上商品名、大日本インキ化学工業（株）製）などが挙げられる。これらを２種以上組み合わせてもよい。
【００１４】
これら（ａ）、（ｂ）のエポキシ化合物の含有量は、（ａ）１分子内に３個以上のエポキシ基を有し、エポキシ当量が１５０〜２５０である固形エポキシ化合物１００重量部に対し、（ｂ）液状エポキシ化合物が２５〜７０重量部であることが好ましい。この範囲で液状エポキシ化合物を使用することで、電子デバイス用接着組成物に適度な可塑性、可撓性を付与することができ、電子デバイス用接着組成物をシート化した場合にフレキシブルなシート（接着シート）を得ることができる。さらにダイシング時の電子デバイス用接着層の割れや欠けが抑制される。（ｂ）液状エポキシ化合物が２５重量部以上であると、プラスチックフィルム上に電子デバイス用接着層を形成しロール状にした際にも割れや剥がれを抑制し、ダイシング時の割れや欠け、電子デバイス基板からの剥離を抑制することができる。（ｂ）液状エポキシ化合物の含有量が７０重量部以下であると、ダイシング時の切削粉の付着を抑制し、後のフリップチップ実装後の半導体チップなどの電子素子と実装回路基板との接着性を維持することができる。
【００１５】
電子デバイス用接着組成物には、さらに硬化促進剤を用いてもよい。エポキシ化合物と硬化促進剤を組み合わせることで、固形エポキシ化合物および液状のエポキシ化合物の硬化を促進し、短時間で硬化させることができる。硬化促進剤としては、各種イミダゾール、イミダゾールシラン、イミダゾリン、酸無水物などが挙げられる。硬化促進剤の含有量は、エポキシ化合物の合計１００重量部に対し、０．１〜１０重量部の範囲であることが好ましい。硬化促進剤の含有量を０．１重量部以上とすることでエポキシ化合物の硬化を促進し、１０重量部以下とすることで硬化物の絶縁性、耐熱性を向上させることができる。また、硬化促進剤は、水に不溶のものが好ましく用いられる。ここで水に不溶とは、２５℃、１．０１３×１０５Ｎ／ｍ２下の純水への溶解量が５重量％以下のものをいう。水溶性の硬化促進剤はダイシング時に用いる切削水に溶解し、電子デバイス用接着層の膜面が粗くなったり、硬化性や接着性の低下を引き起こすことがある。
【００１６】
電子デバイス用接着組成物には、例えば、ポリイミド樹脂、フェノキシ樹脂、ポリエステル、ポリウレタン、ポリアミド、ポリプロピレン、アクリロニトリル−ブタジエン共重合体（ＮＢＲ）、スチレン−ブタジエン共重合体、（ＳＢＲ）、アクリロニトリル−ブタジエン−メタクリル酸共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体などの熱可塑性樹脂を含有することができる。熱可塑性樹脂を含有することにより、硬化後の膜の応力を低減することができる。また、公知のエポキシ化合物用硬化剤や光透過性を損なわない程度にフィラーを含有することができる。
【００１７】
電子デバイス用接着組成物をシート状に加工して電子デバイス用接着層を形成する方法としては、均一に混合した電子デバイス用接着組成物をプラスチックフィルム等で挟みプレス圧延、あるいはロール圧延する方法が挙げられる。また、電子デバイス用接着組成物を溶剤中で混合してワニス状としたものをプラスチックフィルム上に塗布、脱溶剤させてシート状に加工することもできる。ここではプラスチックフィルムとそのプラスチックフィルム上に形成された電子デバイス用接着層を電子デバイス用接着シート材料という。
【００１８】
ここで用いる溶剤としては、前記電子デバイス用接着組成物成分を溶解するものを適宜選択すればよく、例えば、ケトン系溶剤のアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロペンタノン、シクロヘキサノン、エーテル系溶剤の１，４−ジオキサン、テトラヒドロフラン、ジグライム、グリコールエーテル系溶剤のメチルセロソルブ、エチルセロソルブ、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、ジエチレングリコールメチルエチルエーテル、その他ベンジルアルコール、プロパノール、Ｎ−メチルピロリドン、γ−ブチロラクトン、酢酸エチル、Ｎ，Ｎ−ジメチルホルムアミド等が挙げられる。特に大気圧下沸点が１２０℃以下であるものを用いると、低温、短時間で脱溶剤化できるためシート化加工が容易となる。
【００１９】
塗工機としては、ロールコーター、コンマロールコーター、グラビアコーター、スクリーンコーター、スリットダイコーターなどを用いることができるが、スリットダイコーターがコーティング時の溶剤の揮発が少なく塗布性が安定するため好ましく使用される。
【００２０】
電子デバイス用接着層の厚さは特に限定されないが、例えば、電子デバイス用接着層をバンプ付き電子デバイス基板に貼り合わせるには、バンプの平均高さ以上であることが好ましく、より好ましくはバンプの平均高さ以上かつバンプの平均高さと実装回路基板上の電極パッド平均高さを足し合わせた厚さの１．５倍以下であり、さらにより好ましくは、バンプの平均高さ以上かつバンプの平均高さと回路基板上の電極パッド平均高さを足し合わせた厚さ以下である。なお、バンプの高さは、バンプが形成されていない基板面を基準（０μｍ）として計測する。また、実装回路基板上の電極パッド高さは、電極パッドが形成されている実装回路基板の絶縁面を基準（０μｍ）として、全ての電極パッドの高さを計測し、その平均値とする。シート化した電子デバイス用接着層の厚さがバンプの平均高さ未満であると、フリップチップボンディング後の電子素子、電子デバイス用接着層と実装回路基板との間に空隙ができ、接着力が低下する場合がある。また、電子デバイス用接着層の厚さがバンプの平均高さと実装回路基板上の電極パッド平均高さを足し合わせた厚さの１．５倍を越えると不経済であるだけでなく、電子素子下の電子デバイス用接着組成物のはみ出し量が多くなり実装面積が大きくなったり、はみ出した電子デバイス用接着組成物が電子素子上部にまで回り込みフリップチップボンディング装置のヒートツールを汚染し、ヒートツールと電子素子が接着してしまう場合がある。また、ヒートツールを汚染した場合は、ヒートツールの平坦性が損なわれ、フリップチップボンディング時の電子素子の加熱状態が不均一となり、ボンディング不良が発生し易くなることがある。
【００２１】
本発明の電子素子に用いられるバンプには、金、錫、銅、各種の金属を用いることができ、さらには銀−錫、鉛−錫共晶半田等も使用することができる。また、バンプの形状には、長方形、円形等、いずれも用いることができる。電子素子上にあるバンプの高さはすべて均等に揃っていることが好ましく、バンプ高さのバラツキは０．５μｍ以下であることが好ましい。バラツキが０．５μｍ以下であれば、バンプの圧着の際に接続不良なく電子素子を搭載することができる。より好ましくは０．２μｍ以下である。バンプ高さのバラツキを小さくするため、研磨加工を施すことも可能である。また、実装基板上の電極パッドも同様に金、錫、銅、各種の金属、さらにはＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の導電性酸化物を用いることが可能である。
【００２２】
電子デバイス用接着層は、光線透過率が７０％以上１００％以下であることが必要である。電子デバイス用接着層の光線透過率を７０％以上とするには、電子デバイス用接着組成物の各構成成分を類似の構造として全成分間の相溶性を高めること、光線透過率に大きな影響を与えない程度に光線透過の阻害要因となりやすい粒子やマイクロカプセルの含有量を少なくすることなどの手段を用いることが有効である。なお、粒子やマイクロカプセルは、光線透過率を大きく阻害しない範囲で含有することで、他の物性などの調整を行ってもよい。粒子には、金属や酸化物などの導電性を持った無機粒子、酸化物、窒化物など非導電性の粒子、有機物粒子、有機物を無機物でコーティングした粒子などを用いることができる。電子デバイス用接着組成物中に粒子を含有させ、光透過性を阻害する影響を小さくするには、粒子に径の小さいものを用いることや、粒子に屈折率が電子デバイス用接着組成物を構成する他の材料との屈折率差が小さいものを用いることが有効である。電子デバイス用接着層の光線透過率が７０％以上であると、ダイシング時にバンプや電子デバイス基板上のアライメントマークの認識が容易であり、高精度に切断することができる。さらには、電子デバイス用接着層の光線透過率が７０％以上であると、フリップチップ実装時のアライメントマークの認識も同様に良好となるため、高精度に実装回路基板上の電極パッドと電子素子のバンプの接合を行うことができる。電子デバイス用接着層の光線透過率が８０％以上であると、短時間にアライメントマークの認識ができるためにより好ましい。なお、本発明における光線透過率とは、電子デバイス用接着層の波長３５０〜９００ｎｍにおける最大光線透過率のことである。具体的には波長３５０ｎｍ〜９００ｎｍにおける光線透過率を測定し、光線透過率が最大値を示した波長を中心とする波長±１０ｎｍにおける光線透過率の平均値を本発明における光線透過率値とする。電子デバイス用接着層の光線透過率は、電子デバイス用接着層の厚さに依存する場合もある。一方、用いられる電子デバイス用接着層の厚さは、半導体に形成されたバンプの高さなどにより異なる。本発明における電子デバイス用接着層の光線透過率は、ダイシング時または／およびフリップチップ実装時のアライメントマークの認識性のためのものであるので、ダイシングやフリップチップ実装に用いられる厚さにおける電子デバイス用接着層の光線透過率である。
【００２３】
光を透過するプラスチックフィルム上に形成された電子デバイス用接着層の光線透過率を測定する場合は、別途この光を透過するプラスチックフィルムのみの測定を行い、このプラスチックフィルムの影響を差し引いた値を光線透過率とするキャリブレーションを行う。光線透過率の測定は、温度２３±２℃、相対湿度５０±５％の環境下で行う。このような測定は、例えば、スペクトロフォトメーター（日立製作所（株）製、Ｕ−３２１０）を用いて行うことができる。
【００２４】
前述の電子デバイス用接着層が形成された電子デバイス基板は、プラスチックフィルム上に形成した電子デバイス用接着層の面をバンプ付き電子デバイス基板に４０〜１００℃で加熱ラミネートまたは真空加熱ラミネートすることにより形成することができる。この温度範囲において電子デバイス用接着組成物の動的粘度は１０〜１０００００Ｐａ・ｓであることが好ましく、より好ましくは１０００〜１００００Ｐａ・ｓである。電子デバイス用接着組成物の動的粘度が１０Ｐａ・ｓ以上であると取り扱いが容易であり、１０００００Ｐａ・ｓ以下であるとバンプが電子デバイス用接着層中に埋まりやすく、低圧力でのラミネートが可能となる。
【００２５】
電子デバイス用接着組成物の動的粘度は、動的粘弾性法によりレオメータ（セイコーインスツルメンツ製、ＤＭＳ６１００）を用いて測定することができる。
【００２６】
このとき、必要に応じて下記のようにして電子デバイス基板を薄くするための基板裏面の研磨加工（バックグラインド加工）を行うことができる。即ち、プラスチックフィルム面をバックグラインド加工機固定面に設置し、電子素子が形成されていない基板面（裏面）の研削・研磨加工を行ってもよい。このような加工を行うことで薄型の電子デバイス用接着層付電子デバイス基板を得ることができる。この加工工程によれば、バックグラインド工程と電子素子実装の接着剤塗布を別々に行う通常の方法に比べ工程が簡略化できる。
【００２７】
以下に、本発明の電子素子の実装方法の各工程について説明する。
【００２８】
本発明の電子素子の実装方法は、少なくとも（Ａ）バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された複数の電子素子を有する電子デバイス基板をダイシングにより個片化する工程、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程および（Ｃ）電子デバイス用接着層を硬化させる本圧着工程をこの順に有する。
【００２９】
まず、（Ａ）ダイシング工程について説明する。バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された電子デバイス基板とテープフレームをダイシングテープに貼り付ける。この際、電子デバイス用接着層付電子デバイス基板は、バンプと反対側の面をダイシングテープの粘着面に粘着させるようにする。その後、ダイシングを行う。
【００３０】
ダイシング工程では、まずカットテーブル上に、電子デバイス用接着層が付いたバンプ付き電子デバイス基板をダイシングテープで貼り付けたテープフレームをセットし、次にプラスチックフィルムを剥離する。装置上でバンプまたは電子デバイス基板上のアライメントマークを認識させ、カットサイズ、切削速度、深さ、ブレード回転数、切削水量など各ダイシング条件を所定の値に設定しダイシングを行う。ここで、電子デバイス基板上のアライメントマークは複数の角形状含むものであることが好ましく、このような形状のアライメントマークを用いるとアライメントエラーを少なくできる。ダイシング後の基板の乾燥は２５〜１００℃、１０秒〜４時間で処理することが望ましい。ダイシングによる電子デバイス用接着剤組成物の割れ、欠けおよび電子デバイス基板からの剥がれは、切削端部を基準位置０μｍとして最大長さが２５μｍ以内であることが好ましい。電子デバイス用接着層の割れ、欠け、または電子デバイス基板からの剥がれが、２５μｍ以下であれば、ダイシング時およびダイシング後の電子デバイス用接着層への水の吸着、付着を抑制することができ、吸着した水に起因するフリップチップ実装時の接着層の空隙、ボイドの発生を抑制することができる。この電子デバイス用接着層の割れ、欠けおよび電子デバイス基板からの剥がれはクロスカット部分（電子素子の角に当たる部分）で発生しやすい。
【００３１】
ダイシングにより得られた電子デバイス用接着層付き電子素子は、通常のフリップチップボンダーを用いて実装回路基板上に実装される。フリップチップボンダーとしては、例えば、ボンディング装置（東レエンジニアリング（株）製、ＦＣ２０００）がある。
【００３２】
次に、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程について例を挙げて説明する。
【００３３】
まず、装置のステージ上に実装回路基板を配置し、ピックアップヒートツール６で電子素子を実装回路基板２上方向に搬送する（図１（ａ））。ステージは、周囲の温度環境条件に左右されないようあらかじめ４０℃以上６０℃以下の一定の温度に保っておくことが望ましい。次に光センサーを用いて電子素子および実装回路基板それぞれのアライメントマークを検出して位置決めを行う。
【００３４】
アライメントマークとして、それぞれ電子素子のバンプのパターンや基板上の電極パッドのパターンを用いることもできる。本発明に用いる電子デバイス用接着組成物は透過率が高いため、電子素子のアライメントマークを光センサーで認識性を損なうことなく検出することが可能である。ピックアップヒートツール６には電子素子を加熱する機構が設けられており、電子素子を加熱しながら実装回路基板２に押し付ける（図１（ｂ））。このとき、熱は電子素子を伝達し、電子デバイス用接着層に伝わる。したがって電子デバイス用接着組成物は温度が高くなり、流動性が高まるため、バンプと電極パッドの間にある電子デバイス用接着組成物は押し出され、バンプと電極パッドを電気的に接続することが可能になる（図１（ｃ））。本発明においては、（Ｂ）仮圧着工程でバンプと電極パッドの電気的接続を行うことが重要である。このために、電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着する。すなわち、仮圧着工程で電子デバイス用接着層を所定の温度に加熱することにより、接着層の流動性（粘度）を後述する適切な範囲に調整する。なお、（Ｂ）仮圧着工程における所定の温度とは、デバイス用接着組成物の動的粘度が１００Ｐａ・ｓ以上１０００００Ｐａ・ｓ以下となる温度を指す。この（Ｂ）仮圧着工程でバンプと電極パッドの電気的接続が得られなければ、後述する（Ｃ）本圧着工程で電気的接続を行うことは難しい。（Ｃ）本圧着工程では接着層が高い温度に加熱されるため、バンプと電極パッド間に存在する接着層が押し出される前に、接着層が硬化してしまうからである。
【００３５】
（Ｂ）仮圧着時の電子デバイス用接着組成物の動的粘度は、１００Ｐａ・ｓ以上１０００００Ｐａ・ｓ以下であることが好ましい。動的粘度が１０００００Ｐａ・ｓ以下であれば、電子デバイス用接着組成物がバンプに押し出されるのに十分な流動性が得られ、１００Ｐａ・ｓ以上であれば電子素子の周囲に電子デバイス用接着組成物が流れ出すのを抑制することができる。ピックアップヒートツールは、電子デバイス用接着組成物の粘度が上記の範囲内になるよう加熱されるが、このときの温度は７０℃以上１３０℃以下であることが好ましい。７０℃以上であれば電子素子を通じて十分な熱を電子デバイス用接着層に伝えることができる。また、１３０℃以下であれば電子デバイス用接着層を硬化させることなく、電子デバイス用接着組成物の流動性を高めることができる。なお、ここでの温度とは、電子デバイス用接着層が接触する実装回路基板表面の温度であり、例えば、温度レコーダ（（株）キーエンス製、ＮＲ１００）を用いて求めることができる。そのときの温度の立ち上がり時間と立下りの時間は、制御性の観点からそれぞれ０．５秒以下であることが好ましい。立ち上がり時間および立下り時間とは、現在の温度から設定温度へ向けて９０％変化する時間のことである。
【００３６】
（Ｂ）仮圧着するために加えられる圧力は、電子素子のバンプの材質等によって異なるが、１０Ｎ／ｍｍ２以上１５０Ｎ／ｍｍ２以下であることが好ましい。１０Ｎ／ｍｍ２以上でバンプと電極パッドを接触させることができ、１５０Ｎ／ｍｍ２以下であればバンプや電極パッドを損傷したり隣接した電極間に生じる不要な接触を避けることができる。
【００３７】
本発明において、電気的接続とは、バンプと電極パッド間の抵抗が１００Ω以下であることをいい、抵抗はテスタを用いて測定することができる。このとき、測定端子の抵抗が含まれないよう４端子法を用いて測定することが好ましく、例えば、ＤＩＧＩＴＡＬ  ＶＯＬＴＭＥＴＥＲ（ＨＥＷＬＥＴＴ  ＰＡＣＫＡＲＤ社製、３４５５Ａ）を用いることができる。本発明の実装方法では、（Ｂ）仮圧着後にバンプと電極パッドの電気的接続を確認する工程を含めてもよい。
【００３８】
（Ｂ）仮圧着後、電子デバイス用接着層を硬化させる（Ｃ）本圧着工程を行うが、このとき、電子デバイス用接着層の収縮などによりバンプと電極パッドが非接触とならないよう、ピックアップヒートツールに圧力を加えた状態で加熱を行う（図１（ｄ））。好ましい圧力の範囲は、（Ｂ）仮圧着の場合と同様、３０Ｎ／ｍｍ２以上１５０Ｎ／ｍｍ２以下である。電子デバイス用接着層を硬化させるために加える温度は、１８０℃以上３５０℃以下とすることが好ましい。１８０℃以上であれば電子デバイス用接着層を短い時間で硬化させることができ、３５０℃以下であれば電子素子の熱によるダメージを小さくすることができる。電子素子を実装回路基板上に固定するという観点から、電子デバイス用接着層の硬化率は８０％以上とすることが好ましい。
【００３９】
（Ｃ）本圧着工程は、（Ｂ）仮圧着した複数の電子素子をまとめて熱をかけて硬化させることもできる。また、（Ｂ）仮圧着後に連続してピックアップツールの温度と圧力を変更し、（Ｃ）本圧着を行ってもよい。電子デバイス用接着層の硬化を進めるため、（Ｃ）本圧着工程の後にさらに加熱を行ってもよい。
【実施例】
【００４０】
以下実施例等をあげて本発明を説明するが、本発明はこれらの例によって限定されるものではない。実施例や比較例に用いた材料と各評価方法を下記に示す。
【００４１】
電子デバイス基板：
ＴＥＧウェハ（（株）日立超ＬＳＩシステムズ製、ＪＴＥＧ  ＰＨＡＳＥ６＿２５）を使用した。ウェハサイズは６インチ、ウェハ厚は５５０μｍであり、金バンプを８７０個有する１５．１ｍｍ×１．６ｍｍの大きさの電子素子が複数形成されている。バンプサイズは１６μｍ×９０μｍであり、バンプ高さは１５μｍである。
【００４２】
実装回路基板：
ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）の電極パッドを有するＰＨＡＳＥ６＿２５用ガラス基板（（株）日立超ＬＳＩシステムズ製、ＪＫＩＴ  ＴｙｐｅＧIII）を使用した。上記電子素子を実装することにより、ディジーチェーンを形成し、７６８段のバンプと電極パッドとの接合抵抗が測定できる。
【００４３】
フリップチップボンダー：
ボンディング装置（東レエンジニアリング（株）製、ＦＣ２０００）を用いた。
【００４４】
固形エポキシ化合物：
・エピコート１５７Ｓ７０（商品名、エポキシ当量：２００〜２２０ｇ／ｅｑ、１分子内のエポキシ基数：３以上、ジャパンエポキシレジン（株）製）
・ＢＲＥＮ−Ｓ（商品名、エポキシ当量：２７５〜２９５ｇ／ｅｑ、１分子内のエポキシ基数：約６、日本化薬（株）製）
・エピコート１００２（商品名、エポキシ当量：６００〜７００ｇ／ｅｑ、１分子内のエポキシ基数：２、ジャパンエポキシレジン（株）製）
液状エポキシ化合物：
エピコート８２８（商品名、エポキシ当量１８７ｇ／ｅｑ、１分子内のエポキシ基数：２、ジャパンエポキシレジン（株）製）
硬化促進剤：
・２−フェニルイミダゾール（商品名２ＰＺ、四国化成工業（株）製、非水溶性）
溶剤：
・メチルエチルケトン。
【００４５】
１．ラミネート工程および評価
ロール状に巻き取られた電子デバイス用接着シート材料のバンプへの埋め込みは、貼り合わせ装置（テクノビジョン（株）製、モデル９００Ｓ）を用いた。
【００４６】
まず、電子デバイス用接着シート材料からポリプロピレンフィルムを除去し、電子デバイス用接着層面を露出させた。次いで、貼り合わせ装置ステージ上に固定された電子デバイス基板のバンプにポリプロピレンフィルムを剥離した後の電子デバイス用接着シート材料の電子デバイス用接着層面を温度８０℃、貼り合わせ速度５０ｃｍ／分でラミネートした。電子デバイス基板周囲の余分な電子デバイス用接着層はカッター刃にて切断し、ポリエチレンテレフタレートフィルムを具備したバンプが電子デバイス用接着層で埋め込まれた電子デバイス基板を得た。
【００４７】
電子デバイス用接着層の光線透過率の測定は、電子デバイス用接着シート材料を０．７ｍｍ厚のガラス基板（コーニング社製、１７３７）の面に貼り付け、プラスチックフィルムを剥がした後、スペクトロフォトメーター（日立製作所（株）製、Ｕ−３２１０）を用いて行った。３５０ｎｍから９００ｎｍにおける光線透過率を測定し、光線透過率の最大値を光線透過率値とした。光線透過率７０％以上を○、７０％未満を×と判定した。
【００４８】
２．ダイシング工程および評価
前記１．記載の方法で得られた電子デバイス基板のテープフレーム、およびダイシングテープへの固定は、ウェハマウンター装置（テクノビジョン（株）製、ＦＭ−１１４６−ＤＦ）を用い、バンプとは反対側のウェハ基板面にダイシングテープ（リンテック（株）製、Ｄ−６５０）を貼り合わせることによって行った。次いで残りのポリプロピレンフィルムを除去した。ダイシング装置（ＤＩＳＣＯ（株）製、ＤＦＤ−６２４０）の切削ステージ上に、電子デバイス用接着層面が上になるようテープフレームを固定して、ダイシング装置の顕微鏡付きＣＣＤカメラにてアライメントを行った。次いで、以下のような切削条件でダイシングを行った。
ブレード：ＮＢＣ−ＺＨ  １２７Ｆ−ＳＥ  ２７ＨＣＣＣ
スピンドル回転数：２５０００ｒｐｍ
切削速度：５０ｍｍ／ｓ
切削深さ：ダイシングテープの深さ２０μｍまで切り込む
カット：ワンパスフルカット
カットモード：ダウンカット
切削水量：３．７Ｌ／分
切削水および冷却水：温度２３℃、電気伝導度０．５ＭΩ・ｃｍ（超純水に炭酸ガスを注入）。
【００４９】
バンプが電子デバイス用接着剤組成物で埋め込まれた電子デバイス基板をダイシングにより個片チップ化したもの（電子デバイス用接着層付き電子素子）について、電子デバイス用接着層表面の切削粉の付着の有無、電子デバイス用接着層表面の割れ、欠けの有無、ウェハから接着剤層の剥がれの有無を顕微鏡により観察した。耐汚染性は、電子デバイス用接着層表面に切削粉の付着のないものを○、付着があるものを×として評価した。また、耐傷性は、電子デバイス用接着層の切削端部から電子デバイス用接着層の割れ、欠けおよびウェハからの剥がれの長さが２５μｍ以下の場合を○、２５μｍを越えるものを×として評価した。この割れ、欠けおよびウェハからの剥がれの模式図を図２に示した。符号７は組成物が塗布されたシリコンウェハの一部であり、発生した接着層の割れ・欠け部を符号８、クラックを符号９で示した。また、接着層の割れ、欠けの大きさを測定するために、割れ・欠け８やクラック９の大きさは符号１０で示した欠損部長さとして表される。また符号１１は切削端部を示し、符号１２は欠損部の長さでも最大のものを表している。また、アライメントマーク認識性は、アライメントマークについて認識ができた場合を○、１つでも認識できなかった場合を×として評価した。
【００５０】
３．フリップチップボンディングおよび評価
前記２．記載の方法で作製した電子デバイス用接着層付き電子素子の実装回路基板への接続には、フリップチップボンディング装置（東レエンジニアリング（株）製、ＦＣ−２０００）を用いた。実装回路基板を６０℃で一定の温度に保たれたステージ上に載せ、前記２．記載の方法で作製した電子素子をピックアップヒートツールで実装回路基板の上方に近づける。このときのピックアップヒートツールの待機温度は８０℃とした。次に電子素子のバンプと実装回路基板上の電極パッドが重なるように光センサーが電子素子と実装回路基板の間に入り、アライメントマークの検出を行った。この時、すべての電子素子面の全てのアライメントマークについて認識ができた場合を○、１つでも認識できなかった場合を×とした。
【００５１】
アライメントマークの検出後、比較例１〜３以外は、時間２ｓ、圧力１５Ｎ、表１〜２に示す仮圧着温度の条件で仮圧着を行った。なお、仮圧着時の温度は、あらかじめ設定した温度が実装回路基板表面の温度になるよう校正してある。温度の測定は、温度レコーダ（（株）キーエンス製、ＮＲ１００）を用いた。また仮圧着時の接着層の動的粘度は、動的粘弾性法によりレオメータ（セイコーインスツルメンツ製、ＤＭＳ６１００）を用いて測定した値を表１〜２に示した。
【００５２】
仮圧着工程の後、電子素子が搭載された実装回路基板の電気的接続の評価（導通試験）を行った。本実施例の評価で用いた電子素子と実装回路基板は、７６８個の接続部分を介して電気的に接続されるよう設計されている。バンプと電極パッドが一つでも接触していない部分があれば、接続不良となる。ここでは、両端にあるＩＴＯ電極パッドにＤＩＧＩＴＡＬ  ＶＯＬＴＭＥＴＥＲ（ＨＥＷＬＥＴＴ  ＰＡＣＫＡＲＤ社製、３４５５Ａ）の測定端子を接続し、４端子法によりその抵抗値を測定した。抵抗値はバンプと電極パッドの接続部分だけでなく、電子素子内部の抵抗やリード電極の値を含むものである。測定したトータルの抵抗値が３０Ω以下を○、１Ｍオーム以上を×と判定した。
【００５３】
導通試験を行ったサンプルとは別に、上記と同様、仮圧着まで行った後に続けて本圧着まで行ったサンプルを作製した。本圧着時の条件は、２００℃で１０９Ｎ、時間は１０ｓとした。
【００５４】
本圧着後、２４時間経過後に信頼性評価として熱衝撃試験を実施した。まず、熱衝撃試験を開始する前に導通試験を行った。試験装置として、熱衝撃試験装置（エスペック（株）製、ＴＳＥ−１１−Ｅ）を用い、−４０℃で３０分間維持後、１２５℃で３０分間維持を１サイクルとして５０サイクル毎にサンプルを試験機から取り出して導通試験を行った。これを５００サイクルまで行い、導通試験が○となったサイクル数で熱衝撃後の導通性を評価した。
【００５５】
実施例１〜６
表１記載の組成比で作製した電子デバイス用接着組成物を、スリットダイコーター（塗工機）を用いて、シリコーン系の離型処理を行った厚さ３８μｍのポリエチレンテレフタレートフィルム上に塗布し、１００℃で４分間乾燥を行った。乾燥後の電子デバイス用接着組成物上にプラスチックフィルムとして厚さ１５μｍのポリプロピレンフィルムを加熱ロール温度４０℃でラミネートし、直径７．６ｃｍの紙管にロール状に巻き取り、電子デバイス用接着層の厚さが２５μｍである電子デバイス用接着シート材料（ポリプロピレンフィルム、電子デバイス用接着層、ポリエチレンテレフタレートフィルムの３層構造）を得た。
【００５６】
得られた電子デバイス用接着シート材料を用いて前記方法でラミネート、ダイシングおよびフリップチップボンディングを行い、電子デバイス用接着層が形成された電子デバイス基板を作製した。評価結果を表１に示す。仮圧着後および熱衝撃試験後の導通性評価で良好な結果を得た。
【００５７】
実施例７〜９
エピコート１５７Ｓ７０をＢＲＥＮ−Ｓに換えた以外は実施例１〜３と同様にして、サンプル作製、評価を行った。評価結果を表１に示す。熱衝撃試験後の導通性評価結果に差があるが、その他は実施例１〜３と同様の結果を得た。
【００５８】
実施例１０〜１２
エピコート１５７Ｓ７０をエピコート１００２に換えた以外は実施例１〜３と同様にして、サンプル作製、評価を行った。評価結果を表１に示す。熱衝撃試験後の導通性評価結果に差があるが、その他は実施例１〜３と同様の結果を得た。
【００５９】
実施例１３〜１５
仮圧着時の温度を変えた以外は実施例２と同様にして、サンプル作製、評価を行った。それぞれ仮圧着時の温度は１１０℃、７５℃、１４０℃とした。評価結果を表１に示す。実施例１４、１５では熱衝撃試験後の導通性評価結果に差があるが、その他は実施例２と同様の結果を得た。
【００６０】
【表１】
2009010057.tif 000003
【００６１】
比較例１〜３
仮圧着工程を実施しない以外は実施例１〜３と同様にして、サンプル作製、評価を行った。いずれも仮圧着後および本圧着後に導通をとることができなかった。評価結果を表２に示す。
【００６２】
比較例４〜６
仮圧着後の導通性評価までは実施例１〜３と同様にして、サンプル作製、評価を行った。その後、本圧着工程を実施せず２４時間経過後に導通試験を行ったところ、いずれも導通をとることができなかった。評価結果を表２に示す。
【００６３】
比較例７〜９
仮圧着時の温度を５０℃とした以外は実施例１〜３と同様にして、サンプル作製、評価を行った。接着層の流動性を高めることができず、いずれのサンプルも仮圧着後および本圧着後に導通をとることができなかった。評価結果を表２に示す。
【００６４】
【表２】
2009010057.tif 000004
【図面の簡単な説明】
【００６５】
【図１】本発明による電子素子の実装工程を示す説明図
【図２】ダイシング後の電子デバイス用接着層付き電子デバイス基板の概略図
【符号の説明】
【００６６】
１    電子デバイス用接着層
２    実装回路基板
３    電子デバイス基板
４    バンプ
５    電極パッド
６    ピックアップヒートツール
７    組成物が塗布された電子デバイス基板の一部
８    組成物の割れ・欠け部
９    クラック
１０  欠損部長さ
１１  切削端部
１２  最大欠損部長さ
【図１】
2009010057.tif 000005
【図２】
2009010057.tif 000006