(57)【要約】【課題】電圧可逆チョッパのスイッチング損失を小さくし、出力電流のリップルを低減できるようにする。【解決手段】電源２ａ，２ｂの直列回路間に、２つのスイッチング素子１０Ａ，１０Ｂと２つのダイオード１０Ｅ，１０Ｆとの直流回路、および２つのダイオード１０Ｇ，１０Ｈと２つのスイッチング素子１０Ｃ，１０Ｄとの直流回路を並列に接続し、各スイッチング素子の接続点と電源２ａ，２ｂの直列接続点間にダイオード１０Ｉ，１０Ｌを、また各ダイオードの接続点と電源２ａ，２ｂの直列接続点間にスイッチング素子１０Ｊ，１０Ｋを接続し、例えば１０Ｂ，１０Ｃ，１０Ｊ，１０Ｋをベタオンしておき１０Ａと１０Ｄをオン・オフ制御して３レベルの正の電圧を得られるようにする。【選択図】図１
2009095075.tif 000002
【特許請求の範囲】
【請求項１】
第１，第２の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第１，第２のスイッチング素子と第１，第２のダイオードとを直列に接続するとともに、前記第１，第２のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第３のダイオードを接続し、前記第１，第２のダイオードの接続点と前記第１，第２の直流電源の接続点との間に第３のスイッチング素子を接続してなる第１のハーフブリッジと、前記直列接続された直流電源の正極と負極間に第４，第５のダイオードと第４，第５のスイッチング素子とを直列に接続するとともに、前記第４，第５のダイオードの接続点と前記第１，第２の直流電源の接続点との間に第６のスイッチング素子を接続し、前記第４，第５のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第６のダイオードを接続してなる第２のハーフブリッジとから構成することを特徴とする３レベル電圧可逆チョッパ装置。
【請求項２】
前記第２，第３，第４および第６のスイッチング素子を常時オンしておき、前記第１と第５のスイッチング素子を交互にオン・オフ制御して３レベルの正の電位を得、また、前記第１と第５のスイッチング素子を常時オフしておき、前記第２と第３のスイッチング素子を一つの組として同時にオン・オフし、前記第４と第６のスイッチング素子を一つの組として同時にオン・オフし、第２，第３のスイッチング素子の組と第４，第６のスイッチング素子の組を交互にオン・オフ制御して３レベルの負の電位を得ることを特徴とする請求項１に記載の３レベル電圧可逆チョッパ装置。
【請求項３】
正の電圧を出力するときは前記第２，第３，第４および第６のスイッチング素子を常時オンし、負の電圧を出力するときは前記第１と第５のスイッチング素子を常時オフし、前記常時オンまたは常時オフしない残りのスイッチング素子をオン・オフ制御することにより、出力電圧の制御を可能とし、スイッチング損失の低減化を図ることを特徴とする請求項１に記載の３レベル電圧可逆チョッパ装置。
【請求項４】
前記第２，第３，第４および第６のスイッチング素子をオンし、前記第１と第５のスイッチング素子をオフすることにより、スイッチングせずに零電圧を出力し、スイッチング損失の低減化を図ることを特徴とする請求項１に記載の３レベル電圧可逆チョッパ装置。
【請求項５】
前記第２と第３のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第３のダイオードで還流する際に、第２と第３のスイッチング素子がそれぞれ半分の出力電流を分担し、また、前記第４と第６のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第６のダイオードで還流する際に、第４と第６のスイッチング素子がそれぞれ半分の出力電流を分担し、素子発生損失の分散化を図ることを特徴とする請求項１に記載の３レベル電圧可逆チョッパ装置。
【請求項６】
振幅が０〜１の第１のキャリア三角波、振幅が−１〜０の第２のキャリア三角波、この第２のキャリア三角波と１８０°位相がずれた第３のキャリア三角波、前記第１のキャリア三角波と１８０°位相がずれた第４のキャリア三角波を出力電圧指令とそれぞれ比較し、前記第１，２，４および５の各スイッチング素子をオン・オフ制御し、第３のスイッチング素子の制御信号を第２のスイッチング素子と同じにし、第６のスイッチング素子の制御信号を第４のスイッチング素子と同じにして制御することを特徴とする請求項１に記載の３レベル電圧可逆チョッパ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電力変換装置、特に３レベルの直流出力電圧を得ることができる３レベル電圧可逆チョッパ装置に関する。
【背景技術】
【０００２】
従来から、直流モータ制御装置やリアクトルによるエネルギー蓄積装置では、電力変換回路として、非特許文献１に記載されているような、電流方向が一定であるのに対し電圧の極性が変化する、いわゆる電圧可逆チョッパ（二象限チョッパ）回路が知られている。その電圧可逆チョッパ回路例を図７に示す。また、図８に、正の直流電圧を出力する場合の動作を示す。
【０００３】
まず、２つの半導体スイッチング素子１０Ａと１０Ｃには、図８（ａ）に示すようなゲート制御信号を与える。図８（ｂ）のように１０Ａと１０Ｃが両方ともオンするI期間中には、負荷装置３は直流電源１に接続され、出力電圧は直流電源電圧となる。図８（ｃ）に示すように、１０Ａがオンで１０ＣがオフのII期間には、リアクトル負荷３に蓄積した電流を、オンした１０Ａとダイオード１０Ｇを介して還流させ、出力電圧は零になる。同様に、図８（ｄ）に示すように、１０Ａがオフで１０ＣがオンするIII期間には、オンした１０Ｃとダイオード１０Ｅを介して還流し、出力電圧も零になる。
このように、１０Ａと１０Ｃのオン・オフ時間を制御することにより、出力電圧を０〜Ｅｄの範囲で調整することができる。
負の直流電圧を出力させる場合の動作を図９に、また、零電圧を出力させる場合の動作を図１０にそれぞれ示すが、上記と同様なので説明は省略する。
【０００４】
【非特許文献１】「半導体電力変換回路」電気学会、１９８７年３月３１日初版発行、第８１〜８２頁、５．２．２節「電圧可逆チョッパ回路」の項参照
【非特許文献２】「ＰＷＭインバータ制御方式の最新技術動向」電気学会技術報告第６３５号、１９９７年５月発行、第２０〜２１頁、３．１．２節「多レベル化の応用」の項参照
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記の電圧可逆チョッパ回路では、出力電圧の極性と大きさを制御するために、２つの半導体スイッチング素子を常時交互にスイッチングする必要がある。特に、零電圧を出力させる場合にも図１０に示すように、２つの半導体スイッチング素子を５０％のデューティで交互に動作させなければならない。その結果、従来の電圧可逆チョッパは、半導体スイッチング素子のオン・オフによるスイッチング損失が大きいという問題を有している。
また、図８と図９の出力波形からも分かるように出力直流電圧は０とＥｄまたは０と−Ｅｄの２電圧レベルしかないため、出力電流のリプル成分も大きくなるという問題もある。
【０００６】
したがって、この発明の課題は、スイッチング損失を小さくし出力電流のリップルを低減できるようにすることにある。
【課題を解決するための手段】
【０００７】
このような課題を解決するため、請求項１の発明では、第１，第２の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第１，第２のスイッチング素子と第１，第２のダイオードとを直列に接続するとともに、前記第１，第２のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第３のダイオードを接続し、前記第１，第２のダイオードの接続点と前記第１，第２の直流電源の接続点との間に第３のスイッチング素子を接続してなる第１のハーフブリッジと、前記直列接続された直流電源の正極と負極間に第４，第５のダイオードと第４，第５のスイッチング素子とを直列に接続するとともに、前記第４，第５のダイオードの接続点と前記第１，第２の直流電源の接続点との間に第６のスイッチング素子を接続し、前記第４，第５のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第６のダイオードを接続してなる第２のハーフブリッジとから構成することを特徴とする。
【０００８】
上記請求項１の発明においては、前記第２，第３，第４および第６のスイッチング素子を常時オンしておき、前記第１と第５のスイッチング素子を交互にオン・オフ制御して３レベルの正の電位を得、また、前記第１と第５のスイッチング素子を常時オフしておき、前記第２と第３のスイッチング素子を一つの組として同時にオン・オフし、前記第４と第６のスイッチング素子を一つの組として同時にオン・オフし、第２，第３のスイッチング素子の組と第４，第６のスイッチング素子の組を交互にオン・オフ制御して３レベルの負の電位を得ることができる（請求項２の発明）。
【０００９】
また、上記請求項１の発明においては、正の電圧を出力するときは前記第２，第３，第４および第６のスイッチング素子を常時オンし、負の電圧を出力するときは前記第１と第５のスイッチング素子を常時オフし、前記常時オンまたは常時オフしない残りのスイッチング素子をオン・オフ制御することにより、出力電圧の制御を可能とし、スイッチング損失の低減化を図ることができ（請求項３の発明）、または、前記第２，第３，第４および第６のスイッチング素子をオンし、前記第１と第５のスイッチング素子をオフすることにより、スイッチングせずに零電圧を出力し、スイッチング損失の低減化を図ることができる（請求項４の発明）。
【００１０】
上記請求項１の発明においては、前記第２と第３のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第３のダイオードで還流する際に、第２と第３のスイッチング素子がそれぞれ半分の出力電流を分担し、また、前記第４と第６のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第６のダイオードで還流する際に、第４と第６のスイッチング素子がそれぞれ半分の出力電流を分担し、素子発生損失の分散化を図ることができる（請求項５の発明）。
【００１１】
さらに、上記請求項１の発明においては、振幅が０〜１の第１のキャリア三角波、振幅が−１〜０の第２のキャリア三角波、この第２のキャリア三角波と１８０°位相がずれた第３のキャリア三角波、前記第１のキャリア三角波と１８０°位相がずれた第４のキャリア三角波を出力電圧指令とそれぞれ比較し、前記第１，２，４および５の各スイッチング素子をオン・オフ制御し、第３のスイッチング素子の制御信号を第２のスイッチング素子と同じにし、第６のスイッチング素子の制御信号を第４のスイッチング素子と同じにして制御することができる（請求項６の発明）。
【発明の効果】
【００１２】
請求項１の発明によれば、低損失，低電流リプルの３レベル電圧可逆チョッパを得ることができる。
請求項２の発明によれば、出力電圧を０，Ｅｄ／２，Ｅｄ、または−Ｅｄ，−Ｅｄ／２，０の３つの電圧レベルで出力できるので、出力電流のリプル成分を大きく低減できる。
請求項３の発明によれば、出力電圧を調整するに当り、一部の半導体スイッチング素子のオン・オフ制御により実現できるから、従来と同容量の電圧可逆チョッパに比べてスイッチング損失を約半分に低減することができる。
【００１３】
請求項４の発明によれば、零電圧を出力するに当り半導体スイッチング素子のオン，オフがないので、スイッチング損失を零にすることができる。
請求項５の発明によれば、２つの素子を１組にして各々が半分の出力電流を分担させることで、素子発生損失を分散することができる。特に、出力電圧が零電圧付近のときに素子損失が集中する問題を解決することができる。
請求項６の発明によれば、電圧指令と２段階のキャリア信号との比較により、３レベルのゲート制御信号を簡単に作成することができる。
【発明を実施するための最良の形態】
【００１４】
図１はこの発明の実施の形態を示す回路図である。
図１において、１は直流電源であり、２ａと２ｂは分圧コンデンサである。１０はこの発明による３レベル電圧可逆チョッパ、３は負荷装置、４０は３レベル電圧可逆チョッパを制御するためのパルス幅変調（ＰＷＭ）回路である。なお、３レベル電圧可逆チョッパ１０は例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）からなる半導体スイッチング素子１０Ａ〜１０Ｄと、還流ルートを提供するダイオード１０Ｅ〜１０Ｈと、クランプ半導体スイッチング素子１０Ｊ，１０Ｋと、クランプダイオード１０Ｉ〜１０Ｌ等より構成される。なお、半導体スイッチング素子はＩＧＢＴに限らず、ＢＪＴ（バイポーラ接合トランジスタ）またはＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）などの自己消弧型半導体スイッチング素子を用いても良い。
【００１５】
図２Ａ〜２Ｄにより、正の直流電圧を出力する場合の動作を説明する。
まず、半導体スイッチング素子１０Ｂ，１０Ｃ，１０Ｊおよび１０Ｋをベタオン（常時オン）しておき、半導体スイッチング素子１０Ａと１０Ｄをオン・オフ制御する。図２Ａで１０Ａと１０Ｄ両方ともオンすると、負荷３は直流電源１に接続され、出力電圧はＥｄとなる。図２Ｂのように１０Ａがオン、１０Ｄがオフすると、同図に点線で示す経路で電流が還流し、出力電圧は直流電圧の半分のＥｄ／２となる。
【００１６】
図２Ｃのように、１０Ａがオフ、１０Ｄがオンすると、同図に点線で示す経路で電流が還流し、出力電圧も直流電圧の半分のＥｄ／２となる。また、図２Ｄのように、１０Ａと１０Ｄ両方ともオフすると、同図に点線で示す経路で電流が還流し、出力電圧は零となる。すなわち、１０Ｂ，１０Ｃ，１０Ｊおよび１０Ｋを常時オンし、１０Ａと１０Ｄを交互にオン・オフすることにより、３電圧レベル（Ｅｄ，Ｅｄ／２，０）の電圧を出力することができる。
【００１７】
図３Ａ〜３Ｄにより、負の直流電圧を出力する場合の動作を説明する。
半導体スイッチング素子１０Ａと１０Ｄをベタオフ（常時オフ）しておき、半導体スイッチング素子１０Ｂと１０Ｊは一つの組として同時にオン・オフする。半導体スイッチング素子１０Ｃと１０Ｋも一つの組として同時にオン・オフする。図３Ａのように１０Ｂと１０Ｊ組と１０Ｃと１０Ｋ組をともにオフすると、同図に点線で示す経路で電流が還流し、負荷３は直流電源１と逆接続となり、出力電圧は負の直流電圧の−Ｅｄとなる。
【００１８】
図３Ｂのように１０Ｂと１０Ｊ組がオフ、１０Ｃと１０Ｋ組がオンすると、同図に点線で示す経路で電流が還流し、負荷３は直流電源１の下半分と逆接続となり、出力電圧は負の直流電圧の半分の−Ｅｄ／２となる。図３Ｃのように１０Ｂと１０Ｊ組がオン、１０Ｃと１０Ｋ組がオフすると、同図に点線で示す経路で電流が還流し、負荷３は直流電源１の上半分と逆接続となり、出力電圧は負の直流電圧の半分の−Ｅｄ／２となる。図３Ｄのように１０Ｂと１０Ｊ組と１０Ｃと１０Ｋ組をともにオンすると、同図に点線で示す経路で電流が還流し、出力電圧は零となる。すなわち、１０Ａと１０Ｄを常時オフし、１０Ｂ，１０Ｊ組と１０Ｃ，１０Ｋ組を交互にオン・オフすることにより、３電圧レベル（−Ｅｄ，−Ｅｄ／２，０）の負電圧を出力することができる。
【００１９】
以上の説明から分かるように、各半導体スイッチング素子に印加される最大電圧は直流電圧Ｅｄの半分である。これに対し、従来の電圧可逆チョッパでは、各半導体スイッチング素子に印加される最大電圧は直流電圧Ｅｄとなり、同じ定格の半導体スイッチング素子を用いた場合、この発明の方が従来のものに比べて容量が２倍となる。または、従来の電圧可逆チョッパでこの発明と同じ容量の電圧可逆チョッパを構築するには、半導体スイッチング素子を２直列にしなければならない。
【００２０】
以上のように、この発明で正の電圧を出力する場合、０，Ｅｄ／２，Ｅｄの３つの電圧レベルとなり、オン・オフのタイミングを制御することにより、出力電圧を０からＥｄの範囲で調整することができる。また、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの４つの半導体スイッチング素子のうち、１０Ａと１０Ｄの２つだけを交互にオン・オフしているので、同容量の従来型電圧可逆チョッパと比べ、半導体スイッチング素子によるスイッチング損失を半分に低減することができる。
【００２１】
また、零電圧を出力する場合、１０Ａと１０Ｄのオフに対し、１０Ｂ，１０Ｊ組と１０Ｃ，１０Ｋ組をオンするだけで、半導体スイッチング素子をスイッチングさせる必要がない。つまり、図７に示す従来の可逆チョッパに比べ、この発明ではスイッチング損失を零まで低減できる。その結果、この発明による３レベル電圧可逆チョッパを用いて構築されるリアクトルエネルギー蓄積装置（超電導コイルなど）において、可逆チョッパの損失を低減でき、省エネ効果が期待できる。
また、２Ｄ図に示すように、零電圧を出力するときに、例えば左側のループは１０Ｊ，１０Ｅのループと、１０Ｉ，１０Ｂのループが並列接続されているので、出力電流が２つのループで分担され、素子発生損失を分散させることができる。
【００２２】
次に、３レベル電圧可逆チョッパのゲート制御信号の生成方法について説明する。
以上から明らかなように、出力電圧を調整する場合は、１０Ａ，１０Ｂ（１０Ｊ），１０Ｃ（１０Ｋ），１０Ｄの４つの半導体スイッチング素子のオン・オフ制御が必要となる。その各スイッチング素子に対するゲート制御信号の生成回路を、図４Ａに示す。これは、コンパレータ４０Ａ，４０Ｂ，４０Ｃ，４０Ｄにより電圧指令Ｖｒｅｆとキャリア三角波信号Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４とを比較し、各スイッチング素子のオン・オフを制御するもので、三角波信号Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４の各波形例を図４Ｂに示す。
【００２３】
図５に、正の電圧を出力する場合のゲート制御信号と出力電圧波形を示す。
図５（ａ）は電圧指令Ｖｒｅｆ＝０の場合で、１０Ｂ（１０Ｊ）と１０Ｃ（１０Ｋ）がベタオンで、１０Ａと１０Ｄがベタオフで、スイッチングせずに零電圧を出力する場合である。
図５（ｂ）は電圧指令Ｖｒｅｆが０〜０．５の場合で、１０Ｂ（１０Ｊ）と１０Ｃ（１０Ｋ）がベタオンで、１０Ａと１０Ｄがオン・オフし、０〜Ｅｄ／２のパルス電圧を出力する場合である。
【００２４】
図５（ｃ）は電圧指令Ｖｒｅｆが０．５〜１．０の場合で、１０Ｂ（１０Ｊ）と１０Ｃ（１０Ｋ）がベタオンで、１０Ａと１０Ｄがオン・オフし、Ｅｄ／２〜Ｅｄのパルス電圧を出力する場合である。
以上のように、出力電圧は電圧指令Ｖｒｅｆと比例しており、Ｖｒｅｆを調整することにより、０，Ｅｄ／２，Ｅｄの３つの電圧レベルを出力することができる。
図６は負の電圧を出力する場合のゲート制御信号と出力電圧波形を示す。１０Ａと１０Ｄをベタオフし、１０Ｂ（１０Ｊ）と１０Ｃ（１０Ｋ）の交互オン・オフにより、出力を−Ｅｄ，−Ｅｄ／２，０の３つの電圧レベルに調整することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態を示す回路図
【図２Ａ】図１で正の電圧を出力する場合の第１電流経路の説明図
【図２Ｂ】図１で正の電圧を出力する場合の第２電流経路の説明図
【図２Ｃ】図１で正の電圧を出力する場合の第３電流経路の説明図
【図２Ｄ】図１で正の電圧を出力する場合の第４電流経路の説明図
【図３Ａ】図１で負の電圧を出力する場合の第１電流経路の説明図
【図３Ｂ】図１で負の電圧を出力する場合の第２電流経路の説明図
【図３Ｃ】図１で負の電圧を出力する場合の第３電流経路の説明図
【図３Ｄ】図１で負の電圧を出力する場合の第４電流経路の説明図
【図４Ａ】図１でゲート制御信号を生成する回路構成図
【図４Ｂ】図１でゲート制御信号を生成するキャリア信号波形図
【図５】図１で正の電圧を出力する場合のゲートパルスと出力電圧波形図
【図６】図１で負の電圧を出力する場合のゲートパルスと出力電圧波形図
【図７】電圧可逆チョッパの従来例を示す回路図
【図８】図７で正の直流電圧を出力する場合の動作説明図
【図９】図７で負の直流電圧を出力する場合の動作説明図
【図１０】図７で零電圧を出力する場合の動作説明図
【符号の説明】
【００２６】
１…直流電源、２ａ，２ｂ…分圧コンデンサ、３…負荷装置、１０…３レベル電圧可逆チョッパ、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｊ，１０Ｋ…半導体スイッチング素子、１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１０Ｉ，１０Ｌ…ダイオード、４０…パルス幅変調（ＰＷＭ）回路、４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ…コンパレータ、Ｖｒｅｆ…電圧指令、Ｔｒ１〜Ｔｒ４…三角波信号。
【図１】
2009095075.tif 000003
【図２Ａ】
2009095075.tif 000004
【図２Ｂ】
2009095075.tif 000005
【図２Ｃ】
2009095075.tif 000006
【図２Ｄ】
2009095075.tif 000007
【図３Ａ】
2009095075.tif 000008
【図３Ｂ】
2009095075.tif 000009
【図３Ｃ】
2009095075.tif 000010
【図３Ｄ】
2009095075.tif 000011
【図４Ａ】
2009095075.tif 000012
【図４Ｂ】
2009095075.tif 000013
【図５】
2009095075.tif 000014
【図６】
2009095075.tif 000015
【図７】
2009095075.tif 000016
【図８】
2009095075.tif 000017
【図９】
2009095075.tif 000018
【図１０】
2009095075.tif 000019