(57)【要約】【課題】従来のデータ通信システムは、各回路基板が制御基板に対して互いに並列に接続されているので、駆動装置と制御装置との間にＮ本の配線が必要であり、配線スペースを広く確保できない場合に適用が困難である。【解決手段】本発明によるデータ通信システムは、駆動装置１０内において第１〜第Ｎ回路基板１〜ｎが順に直列に接続されるとともに、第Ｎ回路基板ｎが制御装置２０の制御基板２１に接続され、第１回路基板１から第２〜第Ｎ回路基板２〜ｎを経由して制御基板２１に伝送される伝送信号１３の１フレーム内に、前記各回路基板１〜ｎが各々作成した第１〜第Ｎデータ１３ａ〜１３ｎが順に重畳される構成である。【選択図】図１
2009118209.tif 000002
【特許請求の範囲】
【請求項１】
制御対象（１０）内に設けられた第１〜第Ｎ回路基板（１〜ｎ、但し、Ｎは２以上の任意の正の整数）と、
前記制御対象（１０）を制御する制御装置（２０）内に設けられた制御基板（２１）と
を備え、
前記制御対象（１０）内において前記第１〜第Ｎ回路基板（１〜ｎ）が順に直列に接続されるとともに、前記第Ｎ回路基板（ｎ）が前記制御基板（２１）に接続され、
前記第１回路基板（１）から前記第２〜第Ｎ回路基板（２〜ｎ）を経由して前記制御基板（２１）に伝送される伝送信号（１３）の１つのフレーム（１３０）内に、前記第１〜第Ｎ回路基板（１〜ｎ）が各々作成した第１〜第Ｎデータ（１３ａ〜１３ｎ）が順に重畳されていることを特徴とするデータ通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信データのデータ通信システムに関し、特に、制御対象内において第１〜第Ｎ回路基板が順に直列に接続されるとともに、前記第Ｎ回路基板が制御基板に接続され、第１回路基板から第２〜第Ｎ回路基板を経由して制御基板に伝送される伝送信号のフレーム内に、第１〜第Ｎ回路基板が各々作成した第１〜第Ｎデータが順に重畳されることで、制御対象と制御装置との間の配線数を少なくできるとともに、制御基板のポート数を少なくできるようにするための新規な改良に関するものである。
【背景技術】
【０００２】
一般的な技術であるため特に文献名は挙げていないが、従来用いられていたこの種のデータ通信システムは、図３に示すように構成されている。図３は、従来のデータ通信システムを示すブロック図である。
図において、制御対象である駆動装置１０内には、第１〜第Ｎ回路基板１〜Ｎが設けられている（Ｎは任意の正の整数）。この駆動装置１０を制御する制御装置２０内には、制御基板２１が設けられている。前記第１〜第Ｎ回路基板１〜Ｎの例えばＲＳ４２２等の出力ポート１１ａ〜１１ｎは、第１〜第Ｎ信号線１４ａ〜１４ｎを介して、前記制御基板２１の入力ポート２２に各々接続されている。すなわち、前記各回路基板１〜Ｎは、前記制御基板２１に対して互いに並列に接続されている。前記各回路基板１〜Ｎが作成した第１〜第Ｎデータ１３ａ〜１３ｎは、１ビットずつ順に前記制御基板２１に送信される。すなわち、複数のシリアル通信が並列に実施される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記のような従来のデータ通信システムでは、前記各回路基板１〜Ｎが前記制御基板２１に対して互いに並列に接続されているので、駆動装置１０と制御装置２０との間にＮ本の配線が必要であり、配線スペースを広く確保できない場合に適用が困難である。また、前記制御基板２１の入力ポート２２のポート数が多くなり、コスト増大の要因になる。
【０００４】
本発明は、上記のような課題を解決するためになされたものであり、その目的は、制御対象と制御装置との間の配線数を少なくできるとともに、制御基板のポート数を少なくできるデータ通信システムを提供することである。
【課題を解決するための手段】
【０００５】
本発明に係るデータ通信システムは、制御対象内に設けられた第１〜第Ｎ回路基板（但し、Ｎは２以上の任意の正の整数）と、前記制御対象を制御する制御装置内に設けられた制御基板とを備え、前記制御対象内において前記第１〜第Ｎ回路基板が順に直列に接続されるとともに、前記第Ｎ回路基板が前記制御基板に接続され、前記第１回路基板から前記第２〜第Ｎ回路基板を経由して前記制御基板に伝送される伝送信号の１フレーム内に、前記第１〜第Ｎ回路基板が各々作成した第１〜第Ｎデータが順に重畳されている。
【発明の効果】
【０００６】
本発明のデータ通信システムによれば、前記制御対象内において前記第１〜第Ｎ回路基板が順に直列に接続されるとともに、前記第Ｎ回路基板が前記制御基板に接続され、前記第１回路基板から前記第２〜第Ｎ回路基板を経由して前記制御基板に伝送される伝送信号の１フレーム内に、前記第１〜第Ｎ回路基板が各々作成した第１〜第Ｎデータが順に重畳されているので、駆動装置と制御装置との間の配線を１本と少なくできる。これにより、配線スペースを広く確保できない場合にも容易に適用できる。
また、前記制御基板の入力ポートのポート数も１つと少なくでき、コスト増大を抑えることができる。特に、回路基板の数が増えても、前記制御基板では１つの入力ポートで対応できるため、回路基板の増設等に有利である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
実施の形態１．
図１は、本発明の実施の形態１によるデータ通信システムを示すブロック図である。図において、制御対象である駆動装置１０内には、第１〜第Ｎ回路基板１〜Ｎが設けられている（但し、Ｎは任意の正の整数）。これら第１〜第Ｎ回路基板１〜Ｎは、駆動装置１０内において、順に直列に接続されている。換言すると、第１〜第Ｎ回路基板１〜Ｎは、数珠繋ぎされている。具体的には、第１回路基板１の出力ポート１１ａは第２回路基板２の入力ポート１２ｂに第１信号線１４ａを介して接続され、第２回路基板２の出力ポート１１ｂは第３回路基板の入力ポート（図示せず）に第２信号線１４ｂを介して接続され、第Ｎ−１回路基板の出力ポート（図示せず）は第Ｎ回路基板ｎの入力ポート１２ｎに第Ｎ−１信号線１４ｎ−１を介して接続されている。すなわち、Ｘを１〜Ｎ−１の任意の正の整数としたときに、第Ｘ回路基板の出力ポートは、第Ｘ信号線を介して、前記第Ｘ＋１回路基板の入力ポートに接続されている。
【０００８】
前記駆動装置１０を制御するための制御装置２０内には、制御基板２１が設けられている。前記第Ｎ回路基板ｎの出力ポート１１ｎは、第Ｎ信号線１４ｎを介して、前記制御基板２１の入力ポート２２に接続されている。
【０００９】
前記第１回路基板１は、前記第２〜第Ｎ回路基板２〜ｎを経由して前記制御基板２１に伝送信号１３を入力する。前記第１〜第Ｎ回路基板１〜ｎは、各々が作成した第１〜第Ｎデータ１３ａ〜１３ｎを、この伝送信号１３の１フレーム内に順に重畳する。
【００１０】
次に、データの重畳についてより具体的に説明する。図２は、図１の各回路基板１〜ｎ及び伝送信号１３をより詳細に示す説明図である。図において、各回路基板１〜ｎには、例えばＡ／Ｄ変換部等、図示しないセンサからの情報が入力される複数の情報入力部３０と、例えばＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等の第１〜第Ｎ演算部３１ａ〜３１ｎが設けられている。
【００１１】
図１の伝送信号１３は、複数のフレーム１３０（図２参照）によって構成される。第１演算部３１ａは、情報入力部３０からの情報に基づいて第１データ１３ａを作成するとともに、この第１データ１３ａを基礎データ１３１とともに、フレーム１３０に組み入れる。なお、基礎データ１３１は、同期を取るためのＳＹＮＣフレームと、フレーム数をカウントするためのフレームカウンタとから構成される。
【００１２】
第２演算部３１ｂは、前記第１演算部３１ａと同様に、情報入力部３０からの情報に基づいて第２データ１３ｂを作成する。また、第２演算部３１ｂは、第２回路基板２の入力ポート１２ｂに入力されたフレーム１３０に第２データ１３ｂを重畳し、このフレーム１３０を出力ポート１１ｂから出力する。すなわち、第２演算部３１ｂは、フレーム１３０に既に組み込まれている基礎データ１３１及び第１データ１３ａに変更を加えない。
【００１３】
第３回路基板（図示せず）から第Ｎ回路基板ｎにおいても、第２演算部３１ｂによるデータ重畳と同様の処理が行われる。すなわち、第Ｎ回路基板ｎから制御基板２１に伝送信号１３が入力されるときには、１つのフレーム１３０に基礎データ１３１と第１〜第Ｎデータ１３ａ〜１３ｎとが順に重畳されている。
【００１４】
つまり、従来システムでは複数のシリアル通信を並列に実施していたところを、この実施の形態では、１つのシリアル通信すなわち１つの伝送信号１３内に、Ｎ個のチャンネルを設け、各チャンネルを利用して、第１〜第Ｎデータ１３ａ〜１３ｎを制御基板２１に送信するように構成している。なお、１つのフレーム１３０に組み込まれる第１〜第Ｎデータ１３ａ〜１３ｎのデータ量、及びフレーム１３０に設けられるチャンネル数は、予め外部から設定される。
【００１５】
このようなデータ通信システムでは、駆動装置１０と制御装置２０との間の信号線を第Ｎ信号線１４ｎの１本のみと少なくできる。これにより、配線スペースを広く確保できない場合でも容易に適用できる。また、制御基板２１の入力ポート２２のポート数を１つと少なくでき、回路基板増大によるコスト増大を抑えることができる。仮に、駆動装置１０内に回路基板を増設することがあっても、制御基板２１の入力ポート２２のポート数を変えずに済み、回路基板の増設に有利である。
【００１６】
なお、実施の形態１では、第１〜第Ｎ回路基板１〜ｎは、駆動装置１０内で第１〜第Ｎ−１信号線１４ａ〜１４ｎ−１により接続されると説明したが、これら信号線は、例えばマザーボードの回路であってもよい。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１によるデータ通信システムを示すブロック図である。
【図２】図１の各回路基板及び伝送信号をより詳細に示す説明図である。
【図３】従来のデータ通信システムを示すブロック図である。
【符号の説明】
【００１８】
１〜ｎ  回路基板
１０  駆動装置（制御対象）
１１ａ〜１１ｎ  出力ポート
１２ａ〜１２ｎ，２２  入力ポート
１３ａ〜１３ｎ  第１〜第Ｎデータ
１３  伝送信号
１３０  フレーム
１４ａ〜１４ｎ  第１〜第Ｎ信号線
２０  制御装置
２１  制御基板
【図１】
2009118209.tif 000003
【図２】
2009118209.tif 000004
【図３】
2009118209.tif 000005