(57)【要約】【課題】同一の非晶質半導体膜を結晶化して形成されたＴＦＴおよびＴＦＤの半導体層の結晶状態を別個に制御して最適化する。【解決手段】半導体装置は、基板１０１と、基板１０１の上に支持され、チャネル領域１１４、ソース領域およびドレイン領域１１２ａを含む半導体層１０７ｔと、チャネル領域１１４の導電性を制御するゲート電極１０９と、半導体層１０７ｔとゲート電極１０９との間に設けられたゲート絶縁膜１０８とを有する薄膜トランジスタ１２４と、基板１０１の上に支持され、少なくともｎ型領域１１３ａとｐ型領域１１７ａとを含む半導体層１０７ｄを有する薄膜ダイオード１２５とを備える。薄膜トランジスタ１２４の半導体層１０７ｔおよび薄膜ダイオード１２５の半導体層１０７ｄは、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、薄膜ダイオード１２５の半導体層１０７ｄは、薄膜トランジスタ１２４の半導体層１０７ｔのチャネル領域１１４よりも高い結晶性を有している。【選択図】図１
2009010125.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に支持され、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタと、
前記基板上に支持され、少なくともｎ型領域とｐ型領域とを含む半導体層を有する薄膜ダイオードと
を備え、
前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、
前記薄膜ダイオードの半導体層は、前記薄膜トランジスタの半導体層のチャネル領域よりも高い結晶性を有している半導体装置。
【請求項２】
前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層はＳｉから形成されており、
前記薄膜ダイオードの半導体層では、前記薄膜トランジスタの半導体層のチャネル領域よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい請求項１に記載の半導体装置。
【請求項３】
前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、表面に微小な凸部を有しており、
前記薄膜ダイオードの半導体層の平均表面粗さＲａは、前記薄膜トランジスタの半導体層のチャネル領域の平均表面粗さＲａよりも大きい請求項１に記載の半導体装置。
【請求項４】
前記基板は透光性を有しており、
前記薄膜ダイオードの半導体層の少なくとも一部を遮光するように、前記基板と前記薄膜ダイオードの半導体層との間に配置された島状の遮光層をさらに備える請求項１から３のいずれかに記載の半導体装置。
【請求項５】
基板と、
前記基板上に支持され、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタ、および、少なくともｎ型領域とｐ型領域と、それらの間に位置する真性領域とを含む半導体層を有する薄膜ダイオードを備えた半導体装置であって、
前記基板上に支持され、前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、
前記薄膜ダイオードの半導体層の真性領域は、前記薄膜トランジスタの半導体層のチャネル領域よりも高い結晶性を有している半導体装置。
【請求項６】
前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層はＳｉから形成されており、
前記薄膜ダイオードの半導体層では、前記薄膜トランジスタの半導体層のチャネル領域よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい請求項５に記載の半導体装置。
【請求項７】
前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、表面に微小な凸部を有しており、
前記薄膜ダイオードの半導体層の真性領域の平均表面粗さＲａは、前記薄膜トランジスタの半導体層のチャネル領域の平均表面粗さＲａよりも大きい請求項５に記載の半導体装置。
【請求項８】
前記基板は透光性を有しており、
前記薄膜ダイオードの半導体層の少なくとも一部を遮光するように、前記基板と前記薄膜ダイオードの半導体層との間に配置された島状の遮光層をさらに備える請求項４から７のいずれかに記載の半導体装置。
【請求項９】
前記遮光層は、前記基板側から見たとき、前記薄膜ダイオードの半導体層の真性領域を遮光するように配置されている請求項８に記載の半導体装置。
【請求項１０】
前記薄膜トランジスタはトップゲート構造を有しており、前記薄膜トランジスタの半導体層と前記基板との間には遮光層が設けられていない請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
前記薄膜トランジスタは、ｎチャネル型薄膜トランジスタおよびｐチャネル型薄膜トランジスタを含む複数の薄膜トランジスタである請求項１から１０のいずれかに記載の半導体装置。
【請求項１２】
（Ａ）結晶質半導体膜が表面に形成された基板を用意する工程と、
（Ｂ）前記半導体膜をパターニングすることにより複数の島状半導体層を形成する工程であって、前記複数の島状半導体層は、薄膜トランジスタの活性領域となる第１の島状半導体層と、薄膜ダイオードの活性領域となる第２の島状半導体層とを含む工程と、
（Ｃ）前記第１および第２の島状半導体層の上にゲート絶縁膜を形成する工程と、
（Ｄ）前記第１の島状半導体層の一部を覆うように、前記ゲート絶縁膜上にゲート電極を形成する工程と
を包含し、前記工程（Ｄ）の後に、
（Ｈ）レーザー光を照射することにより、前記第１の島状半導体層のうち前記ゲート電極で覆われていない領域、および前記第２の島状半導体層の少なくとも一部を再結晶化させる工程
をさらに含む半導体装置の製造方法。
【請求項１３】
前記工程（Ｄ）および工程（Ｈ）の間に、
（Ｅ）前記第１の島状半導体層のうち、後にソース領域およびドレイン領域となる領域に不純物元素をドーピングする工程と、
（Ｆ）前記第２の島状半導体層のうち、後にｎ型領域となる領域にｎ型不純物元素をドーピングする工程と、
（Ｇ）前記第２の島状半導体層のうち、後にｐ型領域となる領域にｐ型不純物元素をドーピングする工程と
をさらに包含し、
前記工程（Ｈ）は、レーザー光を照射することにより、前記第１の島状半導体層のうち前記ゲート電極で覆われていない領域、および前記第２の島状半導体層を再結晶化させるとともに、前記第１および第２の島状半導体層にドーピングされた不純物元素を活性化させる工程である請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記工程（Ｆ）および工程（Ｇ）は、前記第２の島状半導体層のうち、前記後にｎ型領域となる領域と前記後にｐ型領域となる領域との間に、前記ｎ型不純物元素および前記ｐ型不純物元素の何れもドーピングされない領域が形成されるように行なわれる請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記工程（Ａ）の前に、前記基板上に島状の遮光層を形成する工程を含む請求項１２から１４の何れかに記載の半導体装置の製造方法。
【請求項１６】
前記工程（Ｂ）は、前記島状の遮光層の上に前記第２の島状半導体層を形成する工程を含む請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記工程（Ａ）の前に、前記基板上に島状の遮光層を形成する工程を含み、前記遮光層を形成する工程は、基板側から見て、前記基板のうち前記第２の島状半導体層における前記ｎ型不純物元素およびｐ型不純物元素の何れもドーピングされない領域を遮光するように遮光層を形成する工程である請求項１４に記載の半導体装置の製造方法。
【請求項１８】
前記工程（Ｅ）において、前記第１の島状半導体層のうち後にソース領域およびドレイン領域となる領域にドーピングされる不純物元素はｎ型不純物元素であり、
前記工程（Ｅ）は前記工程（Ｆ）と同時に行なわれる請求項１３に記載の半導体装置の製造方法。
【請求項１９】
前記工程（Ｅ）において、前記第１の島状半導体層のうち後にソース領域およびドレイン領域となる領域にドーピングされる不純物元素はｐ型不純物元素であり、
前記工程（Ｅ）は前記工程（Ｇ）と同時に行なわれる請求項１３に記載の半導体装置の製造方法。
【請求項２０】
前記工程（Ｂ）において、前記複数の島状半導体層は、ｎチャネル型薄膜トランジスタの活性領域となる島状半導体層およびｐチャネル型薄膜トランジスタの活性領域となる島状半導体層を含む複数の第１の島状半導体層を含んでおり、
前記工程（Ｅ）は、
前記ｎチャネル型薄膜トランジスタとなる島状半導体層のうち後にソース領域およびドレイン領域となる領域にｎ型不純物元素をドーピングする工程（Ｅ１）と、
前記ｐチャネル型薄膜トランジスタとなる島状半導体層のうち後にソース領域およびドレイン領域となる領域にｐ型不純物元素をドーピングする工程（Ｅ２）と
を含み、
前記工程（Ｅ１）は前記工程（Ｆ）と同時に行われ、前記工程（Ｅ２）は前記工程（Ｇ）と同時に行われる請求項１３に記載の半導体装置の製造方法。
【請求項２１】
前記工程（Ｈ）では、前記レーザー光の照射により、前記第１の半導体層における後のソース領域およびドレイン領域となる領域と前記第２の島状半導体層における後のｎ型領域およびｐ型領域となる領域とにそれぞれドーピングされたｎ型およびｐ型の不純物元素を活性化すると同時に、前記第２の島状半導体層における前記ｎ型不純物元素も前記ｐ型不純物元素もドーピングされない領域を再結晶化する請求項１４に記載の半導体装置の製造方法。
【請求項２２】
前記工程（Ａ）は、
非晶質半導体膜が表面に形成された基板を用意する工程と、
前記非晶質半導体膜にレーザー光を照射して結晶化させる工程と
を含む請求項１２から２１のいずれかに記載の半導体装置の製造方法。
【請求項２３】
前記工程（Ａ）は、
非晶質半導体膜が表面に形成された基板を用意する工程と、
前記非晶質半導体膜に結晶化を促進する触媒元素を添加して加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化させる工程と
を含む請求項１２から２１のいずれかに記載の半導体装置の製造方法。
【請求項２４】
請求項１２から２３のいずれかに記載の製造方法によって製造された半導体装置。
【請求項２５】
請求項１から１１および２４のいずれかに記載の半導体装置を備えた電子機器。
【請求項２６】
請求項１から１１および２４のいずれかに記載の半導体装置を有する表示部を備える電子機器。
【請求項２７】
請求項１から１１および２４のいずれかに記載の半導体装置を有する光センサー部を備える電子機器。
【請求項２８】
請求項１から１１および２４のいずれかに記載の半導体装置を有する、表示部と光センサー部とを備える電子機器。
【請求項２９】
前記表示部は前記薄膜トランジスタを含み、前記光センサー部は前記薄膜ダイオードを含む請求項２８に記載の電子機器。
【請求項３０】
前記光センサー部は、前記表示部の輝度を調整するためのアンビニエントセンサーである請求項２８または２９に記載の電子機器。
【請求項３１】
前記光センサー部は、前記表示部のタッチパネルセンサーである請求項２８または２９に記載の電子機器。
【請求項３２】
複数の表示部を有する表示領域と、
前記表示領域の周辺に位置する額縁領域と
を備えた表示装置であって、
複数の薄膜ダイオードを含む光センサー部をさらに備え、
各表示部は電極および前記電極に接続された薄膜トランジスタを有し、
前記薄膜トランジスタと、前記複数の薄膜ダイオードとは、透光性を有する同一の基板上に支持され、
前記薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを含み、
前記複数の薄膜ダイオードのそれぞれは、ｎ型領域、ｐ型領域、およびｎ型領域とｐ型領域との間に設けられた真性領域を含む半導体層を有しており、
前記複数の薄膜ダイオードの半導体層と前記基板との間に、前記複数の薄膜ダイオードの半導体層のうち少なくとも前記真性領域を遮光するように配置された遮光層をさらに備え、
前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、
前記薄膜ダイオードの半導体層の真性領域は、前記薄膜トランジスタの半導体層のチャネル領域よりも高い結晶性を有している表示装置。
【請求項３３】
バックライトをさらに備える請求項３２に記載の表示装置。
【請求項３４】
前記光センサー部を複数有しており、前記複数の光センサー部は、それぞれ、各表示部または２以上の表示部からなるセットに対応して前記表示領域に配置されている請求項３３に記載の表示装置。
【請求項３５】
前記バックライトは、前記バックライトから出射する光の輝度を調整するバックライト制御回路を有しており、
前記光センサー部は、前記額縁領域に配置され、外光の照度に基づく照度信号を生成して前記バックライト制御回路に出力する請求項３３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）と薄膜ダイオード（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ：ＴＦＤ）とを備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、同一基板上に形成された薄膜トランジスタ（ＴＦＴ）および薄膜ダイオード（ＴＦＤ）を備えた半導体装置や、そのような半導体装置を有する電子機器の開発が進められている。この半導体装置は、基板上に形成された同一の結晶質半導体膜を用いて、ＴＦＴおよびＴＦＤの半導体層を形成することによって製造することができる。
【０００３】
同一基板上に形成されたＴＦＴおよびＴＦＤのデバイス特性は、その活性領域となる半導体層の結晶性に、最も大きく影響される。ガラス基板上に良好な結晶質半導体層を得る方法としては、非晶質半導体膜にレーザー光を照射し、結晶化させる方法が一般的に利用される。また、非晶質半導体膜に結晶化を促進する作用を有する触媒元素を添加した後、加熱処理を施して結晶化を行う方法もある。さらに、この方法によって非晶質半導体膜を結晶化させた後、得られた結晶質半導体膜に対して、結晶性をさらに高めるためにレーザー光を照射してもよい。これにより、低温・短時間の加熱処理で、レーザー照射のみにより結晶化された従来の結晶質半導体膜に比べ、結晶の配向性が揃った良好な半導体膜が得られる。
【０００４】
特許文献１には、ＴＦＤを利用した光センサー部と、ＴＦＴを利用した駆動回路とを同一基板上に備えたイメージセンサーが開示されている。特許文献１では、基板上に形成された非晶質半導体膜を結晶化させてＴＦＴおよびＴＦＤの半導体層を形成している。
【０００５】
このように、ＴＦＴとＴＦＤとを同一基板上に一体的に形成すると、半導体装置を小型化できるだけでなく、部品点数を低減できる等の大きなコストメリットが得られる。さらに、従来の部品の組み合わせでは得られない新たな機能が付加された商品を提供することが可能になる。
【特許文献１】特開平６−２７５８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１のように、同一の非晶質半導体膜を結晶化させてＴＦＴおよびＴＦＤの半導体層を形成すると、ＴＦＴおよびＴＦＤにそれぞれ要求されるデバイス特性を同時に満足することが難しいという問題がある。ＴＦＴおよびＴＦＤでは、それぞれの用途に応じて求められるデバイス特性が異なるため、それぞれに要求されるデバイス特性を満足させようとすると、ＴＦＴおよびＴＦＤの結晶性を別個に制御する必要がある。特許文献１では、非晶質半導体膜に触媒元素を添加した後、加熱処理を行うことによって結晶化させているが、この方法で得られた結晶質半導体膜を用いると、ＴＦＴおよびＴＦＤの半導体層の結晶性を別個に制御できないため、それぞれの素子の特性を最適化することが困難である。
【０００７】
一般に、ＴＦＤを光センサーとして利用する場合、光に対するＳＮ比（明暗での電流値比）を高めるためには、各ＴＦＤの半導体層の結晶性は低いことが好ましく、ＴＦＴの半導体層の結晶性は高いことが好ましいと考えられている。しかしながら、本願発明者らが検討したところ、各ＴＦＤの半導体層の結晶性が低いと、個々のＴＦＤのＳＮ比を向上できるものの、これらのＴＦＤの明電流の電流値のばらつき、すなわちＳＮ比のばらつきが増大するおそれがあるという知見が得られた。従って、光センサーの用途によっては、ＴＦＤの半導体層の最適な結晶性は、例えばＴＦＴの半導体層の最適な結晶性よりも高くなる。
【０００８】
本発明は上記の問題を鑑みてなされたものであり、その目的は、同一の非晶質半導体膜を結晶化して形成されたＴＦＴおよびＴＦＤの半導体層の結晶状態を別個に制御して最適化することにある。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、基板と、前記基板上に支持され、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタと、前記基板上に支持され、少なくともｎ型領域とｐ型領域とを含む半導体層を有する薄膜ダイオードとを備え、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、前記薄膜ダイオードの半導体層は、前記薄膜トランジスタの半導体層のチャネル領域よりも高い結晶性を有している。
【００１０】
ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層はＳｉから形成されており、前記薄膜ダイオードの半導体層では、前記薄膜トランジスタの半導体層のチャネル領域よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい。
【００１１】
ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、表面に微小な凸部を有しており、前記薄膜ダイオードの半導体層の平均表面粗さＲａは、前記薄膜トランジスタの半導体層のチャネル領域の平均表面粗さＲａよりも大きい。
【００１２】
前記基板は透光性を有しており、前記薄膜ダイオードの半導体層の少なくとも一部を遮光するように、前記基板と前記薄膜ダイオードの半導体層との間に配置された島状の遮光層をさらに備えていてもよい。
【００１３】
本発明の他の半導体装置は、前記基板上に支持され、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタ、および、少なくともｎ型領域とｐ型領域と、それらの間に位置する真性領域とを含む半導体層を有する薄膜ダイオードを備えた半導体装置であって、前記基板上に支持され、前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、前記薄膜ダイオードの半導体層の真性領域は、前記薄膜トランジスタの半導体層のチャネル領域よりも高い結晶性を有している。
【００１４】
ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層はＳｉから形成されており、前記薄膜ダイオードの半導体層では、前記薄膜トランジスタの半導体層のチャネル領域よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい。
【００１５】
ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、表面に微小な凸部を有しており、前記薄膜ダイオードの半導体層の真性領域の平均表面粗さＲａは、前記薄膜トランジスタの半導体層のチャネル領域の平均表面粗さＲａよりも大きい。
【００１６】
前記基板は透光性を有しており、前記薄膜ダイオードの半導体層の少なくとも一部を遮光するように、前記基板と前記薄膜ダイオードの半導体層との間に配置された島状の遮光層をさらに備えていてもよい。
【００１７】
前記遮光層は、前記基板側から見たとき、前記薄膜ダイオードの半導体層の真性領域を遮光するように配置されていることが好ましい。
【００１８】
前記薄膜トランジスタはトップゲート構造を有しており、前記薄膜トランジスタの半導体層と前記基板との間には遮光層が設けられていなくてもよい。
【００１９】
前記薄膜トランジスタは、ｎチャネル型薄膜トランジスタおよびｐチャネル型薄膜トランジスタを含む複数の薄膜トランジスタであってもよい。
【００２０】
本発明の半導体装置の製造方法は、（Ａ）結晶質半導体膜が表面に形成された基板を用意する工程と、（Ｂ）前記半導体膜をパターニングすることにより複数の島状半導体層を形成する工程であって、前記複数の島状半導体層は、薄膜トランジスタの活性領域となる第１の島状半導体層と、薄膜ダイオードの活性領域となる第２の島状半導体層とを含む工程と、（Ｃ）前記第１および第２の島状半導体層の上にゲート絶縁膜を形成する工程と、
（Ｄ）前記第１の島状半導体層の一部を覆うように、前記ゲート絶縁膜上にゲート電極を形成する工程とを包含し、前記工程（Ｄ）の後に、（Ｈ）レーザー光を照射することにより、前記第１の島状半導体層のうち前記ゲート電極で覆われていない領域、および前記第２の島状半導体層の少なくとも一部を再結晶化させる工程をさらに含む。
【００２１】
ある好ましい実施形態において、前記工程（Ｄ）および工程（Ｈ）の間に、（Ｅ）前記第１の島状半導体層のうち、後にソース領域およびドレイン領域となる領域に不純物元素をドーピングする工程と、（Ｆ）前記第２の島状半導体層のうち、後にｎ型領域となる領域にｎ型不純物元素をドーピングする工程と、（Ｇ）前記第２の島状半導体層のうち、後にｐ型領域となる領域にｐ型不純物元素をドーピングする工程とをさらに包含し、前記工程（Ｈ）は、レーザー光を照射することにより、前記第１の島状半導体層のうち前記ゲート電極で覆われていない領域、および前記第２の島状半導体層を再結晶化させるとともに、前記第１および第２の島状半導体層にドーピングされた不純物元素を活性化させる工程である。
【００２２】
前記工程（Ｆ）および工程（Ｇ）は、前記第２の島状半導体層のうち、前記後にｎ型領域となる領域と前記後にｐ型領域となる領域との間に、前記ｎ型不純物元素および前記ｐ型不純物元素の何れもドーピングされない領域が形成されるように行われることが好ましい。
【００２３】
前記工程（Ａ）の前に、前記基板上に島状の遮光層を形成する工程を含んでもよい。
【００２４】
前記工程（Ｂ）は、前記島状の遮光層の上に前記第２の島状半導体層を形成する工程を含んでもよい。
【００２５】
前記工程（Ａ）の前に、前記基板上に島状の遮光層を形成する工程を含み、前記遮光層を形成する工程は、基板側から見て、前記基板のうち前記第２の島状半導体層における前記ｎ型不純物元素およびｐ型不純物元素の何れもドーピングされない領域を遮光するように遮光層を形成する工程であってもよい。
【００２６】
前記工程（Ｅ）において、前記第１の島状半導体層のうち後にソース領域およびドレイン領域となる領域にドーピングされる不純物元素はｎ型不純物元素であり、前記工程（Ｅ）は前記工程（Ｆ）と同時に行なわれてもよい。
【００２７】
前記工程（Ｅ）において、前記第１の島状半導体層のうち後にソース領域およびドレイン領域となる領域にドーピングされる不純物元素はｐ型不純物元素であり、前記工程（Ｅ）は前記工程（Ｇ）と同時に行なわれてもよい。
【００２８】
前記工程（Ｂ）において、前記複数の島状半導体層は、ｎチャネル型薄膜トランジスタの活性領域となる島状半導体層およびｐチャネル型薄膜トランジスタの活性領域となる島状半導体層を含む複数の第１の島状半導体層を含んでおり、前記工程（Ｅ）は、前記ｎチャネル型薄膜トランジスタとなる島状半導体層のうち後にソース領域およびドレイン領域となる領域にｎ型不純物元素をドーピングする工程（Ｅ１）と、前記ｐチャネル型薄膜トランジスタとなる島状半導体層のうち後にソース領域およびドレイン領域となる領域にｐ型不純物元素をドーピングする工程（Ｅ２）とを含み、前記工程（Ｅ１）は前記工程（Ｆ）と同時に行われ、前記工程（Ｅ２）は前記工程（Ｇ）と同時に行われてもよい。
【００２９】
ある好ましい実施形態において、前記工程（Ｈ）では、前記レーザー光の照射により、前記第１の半導体層における後のソース領域およびドレイン領域となる領域と前記第２の島状半導体層における後のｎ型領域およびｐ型領域となる領域とにそれぞれドーピングされたｎ型およびｐ型の不純物元素を活性化すると同時に、前記第２の島状半導体層における前記ｎ型不純物元素も前記ｐ型不純物元素もドーピングされない領域を再結晶化する。
【００３０】
前記工程（Ａ）は、非晶質半導体膜が表面に形成された基板を用意する工程と、前記非晶質半導体膜にレーザー光を照射して結晶化させる工程とを含んでもよい。
【００３１】
前記工程（Ａ）は、非晶質半導体膜が表面に形成された基板を用意する工程と、前記非晶質半導体膜に結晶化を促進する触媒元素を添加して加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化させる工程とを含んでもよい。
【００３２】
本発明の半導体装置は、上記の何れかに記載の製造方法によって製造された半導体装置である。
【００３３】
本発明の電子機器は、上記の何れかに記載の半導体装置を備えた電子機器である。
【００３４】
本発明の電子機器は、上記の何れかに記載の半導体装置を有する表示部を備える。
【００３５】
本発明の電子機器は、上記の何れかに記載の半導体装置を有する光センサー部を備える。
【００３６】
本発明の電子機器は、上記の何れかに記載の半導体装置を有する、表示部と光センサー部とを備える。
【００３７】
ある好ましい実施形態において、前記表示部は前記薄膜トランジスタを含み、前記光センサー部は前記薄膜ダイオードを含む。
【００３８】
前記光センサー部は、前記表示部の輝度を調整するためのアンビニエントセンサーであってもよい。
【００３９】
前記光センサー部は、前記表示部のタッチパネルセンサーであってもよい。
【００４０】
本発明の表示装置は、複数の表示部を有する表示領域と、前記表示領域の周辺に位置する額縁領域とを備えた表示装置であって、複数の薄膜ダイオードを含む光センサー部をさらに備え、各表示部は電極および前記電極に接続された薄膜トランジスタを有し、前記薄膜トランジスタと、前記複数の薄膜ダイオードとは、透光性を有する同一の基板上に支持され、前記薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを含み、前記複数の薄膜ダイオードのそれぞれは、ｎ型領域、ｐ型領域、およびｎ型領域とｐ型領域との間に設けられた真性領域を含む半導体層を有しており、前記複数の薄膜ダイオードの半導体層と前記基板との間に、前記複数の薄膜ダイオードの半導体層のうち少なくとも前記真性領域を遮光するように配置された遮光層をさらに備え、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、前記薄膜ダイオードの半導体層の真性領域は、前記薄膜トランジスタの半導体層のチャネル領域よりも高い結晶性を有している。
【００４１】
上記表示装置は、バックライトをさらに備えていてもよい。
【００４２】
ある好ましい実施形態において、前記光センサー部を複数有しており、前記複数の光センサー部は、それぞれ、各表示部または２以上の表示部からなるセットに対応して前記表示領域に配置されている。
【００４３】
ある好ましい実施形態において、前記バックライトは、前記バックライトから出射する光の輝度を調整するバックライト制御回路を有しており、前記光センサー部は、前記額縁領域に配置され、外光の照度に基づく照度信号を生成して前記バックライト制御回路に出力する。
【発明の効果】
【００４４】
本発明によると、同一基板上に形成されたＴＦＴおよびＴＦＤを備えた半導体装置において、ＴＦＴおよびＴＦＤの半導体層の結晶状態が別個に制御されて、それぞれに要求されるデバイス特性に応じて最適化されているので、良好な特性を有するＴＦＴおよびＴＦＤを備えた半導体装置を提供できる。
【００４５】
特に複数のＴＦＤを光センサーとして用いる場合、これらのＴＦＤの光に対する逆バイアス時のリーク電流（光電流）のバラツキを大きく低減することができ、安定した光センシング特性を有する光センサーＴＦＤを実現できる。
【００４６】
本発明は、センサー機能付きの液晶表示装置に好適に用いられ得る。本発明を、例えば駆動回路に用いられるＴＦＴおよび画素電極をスイッチングするためのＴＦＴと、光センサーとして利用されるＴＦＤとを備えた液晶表示装置に適用すると、高い電界効果移動度およびＯＮ／ＯＦＦ比を有するＴＦＴと、ＳＮ比（明暗での電流値比）のバラツキが低減されたＴＦＤとを、同一の非晶質半導体膜を用いて形成できるので有利である。
【００４７】
さらに、本発明によると、同一基板上に形成されたＴＦＴおよびＴＦＤを備えた高性能な半導体装置を、製造工程や製造コストを増大させることなく、簡便に、かつ高い歩留りで製造でき、製品のコンパクト化、高性能化、低コスト化、高品質化および高信頼性化を図ることができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明による実施形態の半導体装置およびその製造方法を説明する。
【００４９】
本実施形態の半導体装置は、基板上に形成された薄膜トランジスタと薄膜ダイオードとを備えている。薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、半導体層の上に設けられたゲート絶縁膜と、チャネル領域の導電性を制御するゲート電極とを有する。また、薄膜ダイオードは、少なくともｎ型領域とｐ型領域とを含む半導体層を有する。薄膜トランジスタの半導体層と、薄膜ダイオードの半導体層とは、同一の非晶質半導体膜を結晶化させて得られた結晶質半導体層であり、薄膜ダイオードの半導体層は薄膜トランジスタの半導体層のチャネル領域よりも高い結晶性を有している。なお、本明細書において、「結晶質半導体層」は、結晶質成分を有する半導体層を指し、一部に非晶質成分を含んでいてもよい。
【００５０】
本発明による他の実施形態の半導体装置は、薄膜トランジスタと薄膜ダイオードとを備えている。薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、半導体層上に設けられたゲート絶縁膜と、チャネル領域の導電性を制御するゲート電極とを有する。また、薄膜ダイオードは、ｎ型領域およびｐ型領域と、それらの領域の間に位置する真性（ｉ型）領域とを含む半導体層を有する。薄膜トランジスタの半導体層のチャネル領域と、薄膜ダイオードの半導体層の真性領域とは、同一の非晶質半導体膜を結晶化させて得られた結晶質半導体層であり、薄膜ダイオードの半導体層の真性領域は、薄膜トランジスタの半導体層のチャネル領域よりも高い結晶性を有している。
【００５１】
これらの実施形態では、同一基板上に形成されたＴＦＴとＴＦＤとを備えた半導体装置において、ＴＦＤの半導体層の結晶性をＴＦＴの半導体層のチャネル領域よりも高めることにより、ＴＦＤ毎の明電流の電流値のばらつき、すなわちＳＮ比のばらつきを小さく抑えることができる。よって、特にセンシングの階調コントロールが必要な光センサーに利用すると、より適切な素子特性を実現できる。また、ＴＦＤの半導体層におけるｎ型領域とｐ型領域との間にｉ型の真性領域を形成してＰ−Ｉ−Ｎダイオードとすることにより、ＴＦＤの光感度をより効果的に高めることができる。このとき、ＴＦＤにおいて、最も明電流およびＳＮ比に影響する真性領域の結晶状態を最適化することによって、より最適な素子特性を得ることができる。
【００５２】
薄膜トランジスタの半導体層と薄膜ダイオードの半導体層とは、Ｓｉから形成されており、薄膜ダイオードの半導体層では、薄膜トランジスタの半導体層のチャネル領域よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きいことが好ましい。あるいは、薄膜ダイオードの半導体層の真性領域では、薄膜トランジスタの半導体層のチャネル領域よりも、上記ＴＯフォノンピーク強度が相対的に大きいことが好ましい。
【００５３】
すなわち、Ａｒレーザー等を光源とするレーザー顕微ラマン分光スペクトルを用いて、結晶状態を判断することができる。このとき、空間分解能は1μｍφ程度まで小さくすることができ、実際に得られるＴＦＴのチャネル領域やＴＦＤの真性領域を比較評価することが可能である。評価指標としては、結晶ＳｉのＴＯフォノンピークのピーク強度比が最も好ましいが、その半値幅やそのラマンシフト波数も用いることができる。このように、ＴＦＴとＴＦＤとのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適な結晶状態をそれぞれ作り分けることにより、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
【００５４】
また、薄膜トランジスタの半導体層および薄膜ダイオードの半導体層の表面は微小な凸部を有しており、薄膜ダイオードの半導体層の平均表面粗さ（Ｒａ）は、薄膜トランジスタの半導体層のチャネル領域の平均表面粗さよりも大きいことが好ましい。あるいは、薄膜ダイオードの半導体層の真性領域の平均表面粗さは、薄膜トランジスタの半導体層のチャネル領域の平均表面粗さよりも大きいことが好ましい。なお、本明細書における「平均表面粗さＲａ」は、ＪＩＳＢ０６０１−１９９４で規格される算術平均粗さＲａで定義される。
【００５５】
レーザー光の照射により結晶化あるいは再結晶化された半導体膜は、溶融固化過程により結晶成長が行なわれるため、液体から固体へ変化する際の体積膨張により、結晶粒界部が盛り上がって凸部が形成される。この凸部は、山脈のように結晶粒界に沿ってつながる。本明細書では、このような凸部を「リッジ」と称する。リッジの大きさは、レーザー光照射により溶融固化された結晶化レベルのパラメータとなる。具体的には、半導体層における所定の領域に形成されたリッジが大きいほど、すなわちマクロ的には表面凹凸の大きさが大きいほど、その領域の結晶性が高くなっている。
【００５６】
従って、表面凹凸の違いにより、ＴＦＴおよびＴＦＤの半導体層、またはＴＦＴのチャネル領域とＴＦＤの真性領域とに求められる最適の結晶状態をそれぞれ作り分けることができる。好ましくは、薄膜ダイオードの半導体層の表面凹凸（例えば平均表面粗さＲａ）は、薄膜トランジスタの半導体層のチャネル領域の表面凹凸よりも大きい、または、薄膜ダイオードの半導体層の真性領域の表面凹凸は、薄膜トランジスタの半導体層のチャネル領域の表面凹凸よりも大きい。これにより、ＴＦＴでは高い電界効果移動度が得られ、かつ、閾値電圧のばらつきが低減され、ＴＦＤでは光感度のばらつきが低減される。その結果、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を、同一の非晶質半導体膜を用いて同時に実現できる。
【００５７】
ＴＦＤの半導体層のさらに下層側、すなわち、ＴＦＤの半導体層と基板との間に、基板の裏面側より照射される光を遮光するための遮光層を有していることが望ましい。特に、透過型の液晶表示装置に、光センサーとしてＴＦＤを形成する場合、ＴＦＤがバックライトからの光を検知しないように、ＴＦＤの半導体層のバックライト側に遮光層を設けることが必要となる。遮光層は、基板側から見て、ＴＦＤの半導体層の少なくとも一部を遮光するように配置されていればよいが、好ましくはＴＦＤの半導体層のうち少なくとも真性領域を遮光するように配置される。ＴＦＤの半導体層全体を遮光するように配置されていてもよい。
【００５８】
一方、ＴＦＴはトップゲート構造であり、ＴＦＴの半導体層のさらに下層側、すなわち、ＴＦＴの半導体層と基板との間には、遮光層を有していないことが望ましい。また、本実施形態では、基板上に、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを含む複数のＴＦＴが形成されていてもよい。
【００５９】
本発明による好ましい実施形態の半導体装置の製造方法は、結晶質成分を有する半導体膜が形成された基板を用意する第１の工程と、半導体膜をパターニングすることにより、後に薄膜トランジスタの活性領域となる第１の島状半導体層（以下、単に「ＴＦＴの半導体層」という）と、後に薄膜ダイオードの活性領域となる第２の島状半導体層（以下、単に「ＴＦＤの半導体層」という）を形成する第２の工程と、第１および第２の島状半導体層のそれぞれの上にゲート絶縁膜を形成する第３の工程と、第１の島状半導体層の上のゲート絶縁膜上にゲート電極を形成する第４の工程と、第１の島状半導体層の、後のソース領域およびドレイン領域となる領域に、不純物元素をドーピングする第５の工程と、第２の島状半導体層の、後のｎ型領域となる領域に、ｎ型不純物元素をドーピングする第６の工程と、第２の島状半導体層の、後のｐ型領域となる領域に、ｐ型不純物元素をドーピングする第７の工程と、第１の島状半導体層のゲート電極で覆われていない領域および第２の島状半導体層全域にレーザー光を照射する第８の工程とを包含する。
【００６０】
本発明の製造方法のポイントは、ゲート電極が形成された後に、ＴＦＴの半導体層（第１の島状半導体層）とＴＦＤの半導体層（第２の島状半導体層）とに対し、基板上方よりレーザー光照射を行なう工程（第８の工程）にある。このとき、ＴＦＴの半導体層では、ゲート電極でマスクされたチャネル領域はレーザー光で照射されず、第８の工程を行う前の結晶状態が維持される。これに対して、ＴＦＤの半導体層上にはゲート電極がないため、真性領域を含む半導体層全体にレーザー光が照射され、再結晶化が行なわれる。従って、ＴＦＤの半導体層では、第８の工程を行う前よりも結晶性が高められる。
【００６１】
このように、本実施形態の製造方法を用いると、ＴＦＤの半導体層を再結晶化させるための再結晶化工程を、ゲート電極を形成した後に行うため、ＴＦＴの半導体層のうちゲート電極で覆われた領域にはレーザー光が照射されない。これにより、製造工程を複雑にすることなく、ＴＦＴのチャネル領域およびＴＦＤの半導体層の結晶状態を、それぞれ別工程で制御することが可能となり、ＴＦＤの半導体層またはその真性領域とＴＦＴのチャネル領域とに求められる最適の結晶状態をそれぞれ作り分けることができる。よって、ＴＦＴでは、高い電界効果移動度、低い閾値電圧および特性ばらつきの低減を図ることができ、ＴＦＤでは、光感度のばらつきを低減できるので、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴとＴＦＤとのそれぞれに要求される最適な素子特性を同時に実現できる。
【００６２】
本実施形態では、ＴＦＴまたはＴＦＤの半導体層に対する不純物元素のドーピング工程（第５、第６および第７の工程）を、レーザー光を照射する第８の工程よりも前に行うことが好ましい。これにより、第８の工程では、ＴＦＤの半導体層を再結晶化させるとともに、ＴＦＴまたはＴＦＤの半導体層にドーピングされた不純物元素を活性化できるので、製造工程を簡略化できる。
【００６３】
また、本実施形態では、ＴＦＤの半導体層のうち後のｎ型領域となる領域にｎ型不純物元素をドーピングする第６の工程と、ＴＦＤの島状半導体層のうち後のｐ型領域となる領域にｐ型不純物元素をドーピングする第７の工程とは、ＴＦＤの島状半導体層におけるｎ型領域となる領域とｐ型領域となる領域との間に、ｎ型およびｐ型の不純物元素が何れもドーピングされない領域（ｉ型：真性領域）が形成されるように行なわれることが好ましい。これにより、ＴＦＤの半導体層におけるｎ型領域とｐ型領域との間にｉ型の真性領域を有するＰ−Ｉ−Ｎダイオードを作製できる。Ｐ−Ｉ−Ｎダイオードでは、Ｐ−Ｎダイオードよりも高い光感度を実現できる。このとき、ＴＦＤにおいて、明電流およびＳＮ比に最も影響の大きい真性領域の結晶状態を最適化することによって、それぞれのＴＦＤに最適な特性を得ることができる。
【００６４】
本実施形態では、上記の第１の工程の前に、基板の裏面側より照射される光を遮光するための遮光層を基板上に形成することが好ましい。遮光層は、少なくともＴＦＤの島状半導体層が形成される領域の下方に形成されることが好ましい。特に、少なくともＴＦＤの島状半導体層のうちｎ型不純物元素およびｐ型不純物元素がドーピングされない領域（真性領域）となる領域の下方に形成されることが好ましい。透過型の液晶表示装置において、ＴＦＤを光センサーとして利用する場合に、ＴＦＤの下方に遮光層が設けられていると、基板の裏面側に設けられたバックライトからの光をＴＦＤが検知してしまうことを防止できるので有利である。この遮光層は、基板側から見て、少なくともＴＦＤの半導体層の真性領域を遮光するように形成されることが望ましい。一方、後述するような遮光層による結晶性の低下を抑制するために、ＴＦＴの半導体層の下側には遮光層を設けないことが望ましい。
【００６５】
本実施形態の方法を用いて、ＴＦＤの半導体層の下方に遮光層を有し、かつ、ＴＦＴの半導体層の下方に遮光層を有さない構成の半導体装置を製造すると以下のようなメリットがある。
【００６６】
半導体層にレーザー光を照射し結晶化あるいは再結晶化する場合、半導体層はレーザー光によって全部あるいは部分的に溶融し、そのときの潜熱が基板方向に逃げることにより、半導体層の下面側より固化が始まり、結晶化が行なわれる。本願発明者が検討したところ、結晶化あるいは再結晶化の際の潜熱の逃げ方は、半導体層の下層の構造により大きく異なり、それにより得られる結晶状態も大きく異なってくることが分かった。具体的には、潜熱の逃げ量が小さいほど、ゆっくりと固化し、高い結晶性を有する結晶質半導体膜が得られる。逆に、潜熱の逃げ量が大きければ、早い速度で固化し、個々の結晶粒が小さく、結晶欠陥を多く含んだ低い結晶性の結晶質半導体膜となる。
【００６７】
従って、遮光層の上に配置されたＴＦＤの半導体層と、遮光層の上に配置されていないＴＦＴの半導体層とでは、遮光層の材料や結晶化の条件によっては、得られる結晶状態が異なるおそれがある。例えば、遮光層の材料として、高い遮光性を有する金属系の材料を用いると、そのような材料は熱伝導率が高いために、レーザー照射による溶融固化の際、ＴＦＤの半導体層から基板方向への潜熱の逃げ量は、ＴＦＴの半導体層からの潜熱の逃げ量よりも大きくなる。従って、ＴＦＤの半導体層では、高い結晶性が得られ難い。
【００６８】
ＴＦＤの半導体層から遮光層への熱の逃げ量を最小限にし、ＴＦＴの半導体層との結晶性の差を小さくするためには、遮光層と半導体層との間に存在する酸化ケイ素膜や窒化ケイ素膜等の下地絶縁膜を厚くする構成も考えられるが、生産性の低下を引き起こしてしまう。また、下地絶縁膜を厚くしたとしても、遮光層の上方に配置されたＴＦＤの半導体層の結晶性を、遮光層の上方に配置されていないＴＦＴの半導体層の結晶性よりも高めることは根本的にできない。従って、特に、ＴＦＤやＴＦＴの用途によって、ＴＦＤの半導体層の最適な結晶性がＴＦＴの半導体層の最適な結晶性よりも高い場合には、ＴＦＴおよびＴＦＤの結晶性をそれぞれ最適化することは難しい。
【００６９】
具体的には、同一の非晶質半導体膜を結晶化または再結晶化させてＴＦＴおよびＴＦＤの半導体層を形成する際に、ＴＦＴの半導体層に最適な結晶性が得られるような条件で結晶化または再結晶化工程を行うと、ＴＦＤの半導体層の結晶性を十分に高めることができないので、ＴＦＤ間の光感度のばらつきを抑えることは困難である。一方、ＴＦＤの半導体層に最適な結晶性が得られるような条件で結晶化または再結晶化工程を行うと、ＴＦＴの半導体層の結晶性が高くなりすぎてしまうため、ＴＦＴの素子特性が低下してしまう。
【００７０】
これに対し、本実施形態によると、まず、ＴＦＴの半導体層に最適な結晶性が得られるような条件で、同一の非晶質半導体膜を結晶化させてＴＦＴおよびＴＦＤの半導体層を形成し（結晶化工程Ｉ）、次いで、ＴＦＤの半導体層に最適な結晶性が得られるような条件で、ＴＦＤの半導体層のみをレーザー照射により再結晶化させることができる（結晶化工程ＩＩ）。結晶化工程ＩＩでは、ＴＦＴの半導体層のうちゲート電極で覆われている部分（チャネル領域となる部分）は再結晶化されないので、結晶化工程Ｉで得られた最適な結晶性を維持できる。また、結晶化工程ＩＩでは、遮光層に起因するＴＦＤの半導体層の結晶性の低下を補償できるだけでなく、ＴＦＤの半導体層の結晶性を最適化できる。このとき、ＴＦＤの半導体層の結晶性を、結晶化工程Ｉで得られたＴＦＴの半導体層の結晶性よりも高めることもできるので、上述したようなＴＦＤの半導体層の最適な結晶性がＴＦＴの半導体層の最適な結晶性よりも高い場合に特に有利である。このように、本実施形態では、ＴＦＴの素子特性を低下させることなく、光感度のばらつきを抑えたＴＦＤを作製できる。
【００７１】
さらに、本実施形態の製造方法では、ＴＦＤの半導体層に不純物を注入してｎ型領域とｐ型領域とを形成する工程を、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの半導体層に対する不純物の注入工程と同時に行うことにより、製造工程の効率化や簡略化を図ることができる。
【００７２】
具体的には、上記の第５の工程において、ＴＦＴの島状半導体層のうち後のソース領域およびドレイン領域となる領域にドーピングされる不純物元素はｎ型不純物元素であり、この工程は、ＴＦＤの島状半導体層のうち後のｎ型領域となる領域にｎ型不純物元素をドーピングする第６の工程と同時に行なわれることが好ましい。このようにして、ｎチャネル型ＴＦＴのソース領域およびドレイン領域を形成するためのドーピング工程と、ＴＦＤのｎ型不純物領域を形成するためのドーピング工程とを同一工程として行なうことにより、製造工程をより簡略化できる。
【００７３】
あるいは、第５の工程において、ＴＦＴの島状半導体層のうち後のソース領域およびドレイン領域となる領域にドーピングされる不純物元素はｐ型不純物元素であり、この工程は、ＴＦＤの島状半導体層のうち後のｐ型領域となる領域にｐ型不純物元素をドーピングする第７の工程と同時に行なわれてもよい。これにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するためのドーピング工程と、ＴＦＤのｐ型不純物領域を形成するためのドーピング工程とを同一工程として行なうことができ、製造工程を簡略化できる。
【００７４】
さらに、半導体膜をパターニングする第２の工程は、後に複数の薄膜トランジスタの活性領域となる複数のＴＦＴの島状半導体層と、後に薄膜ダイオードの活性領域となるＴＦＤの島状半導体層とを形成するものであり、複数のＴＦＴの島状半導体層のうち後のソース領域およびドレイン領域となる領域に不純物元素をドーピングする第５の工程は、後にｎチャネル型薄膜トランジスタとなるＴＦＴの島状半導体層に対して、ｎ型不純物元素をドーピングし、後にｐチャネル型薄膜トランジスタとなるＴＦＴの島状半導体層に対して、ｐ型不純物元素をドーピングするものであってもよい。また、この工程のうち、後にｎチャネル型薄膜トランジスタとなるＴＦＴの島状半導体層のソース領域およびドレイン領域にｎ型不純物元素をドーピングする工程は、ＴＦＤの島状半導体層の後のｎ型領域となる領域にｎ型不純物元素をドーピングする第６の工程と同時に行なわれ、後にｐチャネル型薄膜トランジスタとなるＴＦＴの島状半導体層のソース領域およびドレイン領域にｐ型不純物元素をドーピングする工程は、ＴＦＤの島状半導体層の後のｎ型領域となる領域にｐ型不純物元素をドーピングする第７の工程と同時に行なわれることが好ましい。
【００７５】
これにより、ＣＭＯＳ構成のＴＦＴ回路を形成する場合、そのｎチャネル型ＴＦＴのソース領域およびドレイン領域を形成するためのドーピング工程と、ＴＦＤのｎ型不純物領域を形成するためのドーピング工程とを同一工程として行なうことができるだけでなく、ｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するためのドーピング工程と、ＴＦＤのｐ型不純物領域を形成するためのドーピング工程とを同一工程として行なうことができるので、製造工程を大きく簡略化できる。その結果、製造工程を増やすことなく、かつ、低い製造コストで、それぞれの半導体素子に最適な結晶状態を有する結晶質半導体層から形成され、良好な特性を有するＴＦＴおよびＴＦＤを同一基板上に備えた半導体装置を提供できる。
【００７６】
また、本実施形態における第８の工程では、ＴＦＴの島状半導体層のうちゲート電極で覆われていない領域およびＴＦＤの島状半導体層の全域にレーザー光を照射する。この工程により、ＴＦＴの半導体層における後のソース領域およびドレイン領域となる領域とＴＦＤの島状半導体層における後のｎ型領域およびｐ型領域となる領域とにそれぞれドーピングされたｎ型およびｐ型の不純物元素を活性化すると同時に、ＴＦＤの島状半導体層を再結晶化できる。あるいは、この第８の工程により、ＴＦＴの半導体層における後のソース領域およびドレイン領域となる領域とＴＦＤの島状半導体層における後のｎ型領域およびｐ型領域となる領域とにそれぞれドーピングされたｎ型およびｐ型の不純物元素を活性化すると同時に、ＴＦＤの島状半導体層におけるｉ型領域を再結晶化することができる。
【００７７】
前述したように、本実施形態の製造方法のポイントはレーザー光を照射する第８の工程にある。この工程では、ＴＦＴの半導体層およびＴＦＤの半導体層のうちゲート電極で覆われているＴＦＴのチャネル領域以外の領域にレーザー光が照射される。従って、ＴＦＤの真性領域が再結晶化されるのみでなく、ＴＦＤの半導体層全体にレーザー光が照射されるため、ＴＦＤのｎ型領域とｐ型領域とを同時に活性化することが可能となる。またＴＦＴの半導体層においても、ゲート電極から露呈している領域（例えばソース領域およびドレイン領域）にレーザー光が照射されるので、同様に活性化を行うことができる。その結果、ＴＦＤのｎ型領域およびｐ型領域、ＴＦＴのソース・ドレイン領域の抵抗を低くできるので、素子特性を向上できる。さらに、ＴＦＤの真性領域の再結晶化を、これらの領域の活性化と同一工程で同時に行なうことが可能になるため、製造工程を短縮かつ簡略化できる。
【００７８】
結晶質成分を有する半導体膜を用意する第１の工程は、非晶質半導体膜を用意する工程と、非晶質半導体膜にレーザー光を照射して結晶化させる工程とを含むことが好ましい。または、結晶質成分を有する半導体膜を用意する第１の工程は、非晶質半導体膜を用意する工程と、非晶質半導体膜に結晶化を促進する触媒元素を添加し、加熱処理を行うことにより、非晶質半導体膜の少なくとも一部を結晶化させる工程を含むことが好ましい。このような方法で結晶化された結晶質半導体膜は、高い結晶性を有しており、本発明におけるＴＦＴおよびＴＦＤの半導体層に好適に用いられ得る。また、これらの方法を合わせて用いてもよい。すなわち、非晶質半導体膜に結晶化を促進する触媒元素を添加し、加熱処理を行うことにより非晶質半導体膜の少なくとも一部を結晶化させた後、レーザー光を照射してもよい。これにより、半導体膜の結晶性をさらに高めることができる。
【００７９】
以下、図面を参照しながら、上述した本実施形態の方法で作製された半導体装置のＴＦＤと従来方法で作製された半導体装置のＴＦＤとの光電流特性を比較した結果を説明する。
【００８０】
図９（Ａ）および（Ｂ）は、従来方法で作製された半導体装置のＴＦＤの光電流特性を示す図である。なお、この半導体装置では、基板上にＴＦＤと同時にＴＦＴも作製しており、ＴＦＴの電気特性を安定化させることを優先し、半導体層の結晶化条件をＴＦＴの半導体層に対して最適化している。図９（Ａ）は、１００００ｌｘの照度の下で、ＴＦＤに逆バイアスを印加した際に流れるリーク電流値（光電流値）の、ＴＦＤ印加電圧依存性のデータであり、基板内のＴＦＤを５０点測定して得られたものである。電圧のマイナス域が逆バイアスに相当する。図９（Ｂ）は、そのバラツキから標準偏差を求め、３σ／平均の値をバラツキ指標として、電圧依存性を示したものである。また、印加電圧が−５Ｖのときのリーク電流値（平均値、最大値および最小値）、標準偏差、バラツキ指標の値を表１に示す。
【００８１】
【表１】
2009010125.tif 000003
【００８２】
印加電圧が−５Ｖのときの値を選択した理由は以下の通りである。実際に光センサーとしてＴＦＤを利用する場合、ＴＦＤに印加される電圧としては、−２Ｖ〜−８Ｖ程度が適切である。従って、本願発明者らは、印加電圧が−５Ｖの時のばらつきをターゲットとして、その低減を目的に検討を行なったためである。
【００８３】
これに対して、本実施形態により得られたＴＦＤの光電流特性を図１０（Ａ）および（Ｂ）に示す。図９（Ａ）および（Ｂ）と同様に、図１０（Ａ）は、１００００ｌｘの照度の下で、ＴＦＤに逆バイアスを印加した際に流れるリーク電流値（光電流値）の、ＴＦＤ印加電圧依存性の測定結果を示す図であり、図１０（Ｂ）は、バラツキ指標３σ／平均に対する印加電圧依存性を示す図である。また、印加電圧が−５Ｖのときのリーク電流値（平均値、最大値および最小値）、標準偏差、バラツキ指標の値を表２に示す。
【００８４】
【表２】
2009010125.tif 000004
【００８５】
データの測定点数は５０点であり、図９の場合と同様である。ここで、図９および表１に示す結果と図１０および表２に示す結果とを比較してみると、図１０および表２に示す結果では、逆バイアス時における光電流のバラツキが著しく改善していることがわかる。特に、印加電圧が−５Ｖの時の３σ／平均のバラツキ指標は、６１．１％から２４．２％と、１／２以下に低減している。
【００８６】
従って、本実施形態の構成により、ＴＦＤの特性ばらつきを従来よりも大幅に低減できることを確認できる。
【００８７】
このように、本実施形態によると、同一基板上にＴＦＴおよびＴＦＤを形成する際に、製造工程を増やさずに、かつ、低コストな製造工程で、それぞれの半導体素子の特性を最適化できる。また、ＴＦＴの半導体層とは別個にＴＦＤの半導体層の結晶性を最適化できるので、ＴＦＤを利用した光センサーを備えた半導体装置に適用すると特に有利である。
【００８８】
（第１実施形態）
以下、図１を参照しながら、本発明による第１の実施の形態を説明する。ここでは、ガラス基板などの絶縁基板上にｎチャネル型ＴＦＴとＴＦＤとを作製する方法について説明する。図１は、ｎチャネル型ＴＦＴおよびＴＦＤの作製工程を示す断面図であり、（Ａ）→（Ｉ）の順にしたがって作製工程が順次進行する。なお、図１では、単一のＴＦＴおよび単一のＴＦＤのみが示されているが、ＴＦＴおよびＴＦＤはそれぞれ複数個あってもよい。
【００８９】
まず、図１（Ａ）に示すように、絶縁性の基板１０１の表面に島状の遮光層１０２を形成する。
【００９０】
基板１０１として、低アルカリガラス基板や石英基板を用いることができる。本実施形態では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいてもよい。
【００９１】
遮光層１０２は、後の最終製品において、ＴＦＤに対する基板裏面方向からの光を遮光するための遮光層として機能するように配置される。遮光層１０２としては、金属膜あるいはケイ素膜等を用いることができるが、遮光性を考えると金属膜を用いることが望ましい。金属膜の材料は、後の製造工程における熱処理を考慮し、高融点金属であるタンタル（Ｔａ）やタングステン（Ｗ）、モリブデン（Ｍｏ）等が好ましい。本実施形態では、Ｍｏ膜をスパッタリングにより形成し、パターニングして、厚さが例えば１００ｎｍの遮光層１０２を形成した。なお、遮光層１０２の厚さは、より確実に半導体層を遮光するためには３０ｎｍ以上であることが好ましく、一方、遮光層１０２によって生じる段差に起因する配線切れなどを抑制するためには３００ｎｍ以下であることが好ましい。より好ましくは５０ｎｍ以上２００ｎｍ以下である。
【００９２】
次に、図１（Ｂ）に示すように、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜１０３、１０４を形成し、その上に非晶質構造を有するケイ素膜（非晶質ケイ素膜）１０５を形成する。
【００９３】
本実施形態では、例えば、下層の第１下地膜１０３として、プラズマＣＶＤ法でＳｉＨ４、ＮＨ３、Ｎ２Ｏの材料ガスから作製される酸化窒化ケイ素膜を形成し、その上に、第２の下地膜１０４として、ＳｉＨ４、Ｎ２Ｏを材料ガスとするプラズマＣＶＤ法により、酸化ケイ素膜を形成した。第１下地膜１０３である酸化窒化ケイ素膜の厚さは３０〜２００ｎｍ、例えば１００ｎｍとし、第２下地膜１０４である酸化ケイ素膜の厚さは３０〜２００ｎｍ、例えば１００ｎｍとした。本実施形態では、２層の下地膜を使用したが、例えば酸化ケイ素膜の単層でも問題ない。
【００９４】
非晶質ケイ素膜１０５は、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。非晶質ケイ素膜１０５の厚さは、好ましくは２０〜１５０ｎｍ、より好ましくは３０〜８０ｎｍである。本実施形態では、プラズマＣＶＤ法で厚さが５０ｎｍの非晶質ケイ素膜１０５を形成した。また、下地膜１０３、１０４と非晶質ケイ素膜１０５とは同じ方法で形成することが可能であるので、両者を連続形成してもよい。この場合、下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００９５】
続いて、図１（Ｃ）に示すように、非晶質ケイ素膜１０５にレーザー光１０６を照射することで、非晶質ケイ素膜１０５を結晶化させ、結晶質ケイ素膜１０５ａを得る。レーザー光としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）やＫｒＦエキシマレーザー（波長２４８ｎｍ）を適用できる。レーザー光のビームサイズは、基板１０１の表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の結晶化を行う。このとき、ビームの一部が重なるようにして走査することで、非晶質ケイ素膜１０５の任意の一点において、複数回のレーザー照射が行われ、均一性を向上できる。本実施形態では、非晶質ケイ素膜１０５の任意の一点において、約１０〜３０回の照射が行なわれるように条件設定を行った。
【００９６】
これにより、非晶質ケイ素膜１０５は瞬間的に溶融し、固化する過程で結晶化する。このとき非晶質ケイ素１０５における遮光層１０２の上に位置する領域は、遮光層１０２の上に位置していない領域に比べて、熱の逃げが速く、より固化速度が大きくなる。よって、遮光層１０２の上に位置する領域では、遮光層１０２の上に位置していない領域よりも結晶性が低くなる。
【００９７】
この工程で得られる結晶質ケイ素膜１０５ａの結晶状態は、レーザー光の照射エネルギーにより制御される。図１１は、顕微レーザーラマン分光において、５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度の、レーザー光の照射エネルギーに対する依存性を示すグラフである。図１１のグラフの横軸はレーザー照射エネルギー密度、縦軸は顕微レーザーラマン分光のＴＯフォノン強度をそれぞれ表しており、ＴＯフォノン強度の値が大きいほど結晶性が高い（欠陥密度が低い）ことを意味している。図１１からわかるように、レーザー光の照射エネルギー密度が高くなるに従って結晶性が良くなっていくが、あるエネルギー値で極大値Ｐｍａｘ、Ｐ’ｍａｘとなり、それを境に結晶性が低下していく傾向がある。また、図１１に示す線７０１は非晶質半導体膜１０５のうち遮光層１０２の上に位置していない領域のエネルギートレンドを例示するグラフであり、線７０２は遮光層１０２の上に位置する領域のエネルギートレンドを例示するグラフである。このように、本実施形態で用いた遮光層１０２は、照射エネルギーに対する結晶性の変化の傾向を高エネルギー側にシフトさせる作用がある。従って、非晶質ケイ素膜１０５のうち遮光層１０２の上に位置していない領域（後のＴＦＴの活性領域）の結晶状態を最適化しようとすると、上記領域のＴＯフォノン強度（結晶性）が極大値Ｐｍａｘより若干小さい値Ｐａとなるような照射エネルギー密度Ｅａを選択することになる。このとき、結晶質ケイ素膜１０５ａのうち遮光層１０２の上に位置する領域（後のＴＦＤの活性領域）は、遮光層１０２の上に位置していない領域よりも実効的に低いエネルギーのレーザー光で結晶化されることになるので、その結晶状態は、遮光層１０２の上に位置していない領域の結晶状態よりも悪くなる。これらの領域に対する照射エネルギーの実効的な差（すなわち、照射エネルギーＥａに対する線７０１のＴＯフォノンラマンピーク強度Ｐａと線７０２のＴＯフォノンラマンピーク強度Ｐ’ａとの差ΔＰａ）は、下地膜１０３、１０４を厚くすることによって小さく抑えることもできるが、下地膜１０３、１０４を厚くすると、成膜面での処理能力が低下しコストアップの一因となる。
【００９８】
本実施形態では、レーザー光の照射エネルギー密度Ｅａとして、非晶質ケイ素膜１０５のうち遮光層１０２の上に位置していない領域の結晶状態を最適化できるようなエネルギー密度を設定した。すなわち、図１１の線７０１（遮光層１０２の上に位置していない領域に相当）の極大値Ｐｍａｘとなるエネルギー密度よりも０〜５０ｍＪ／ｃｍ2小さい値であることが望ましい。ここでは、極大値Ｐｍａｘとなるエネルギー密度が３８０ｍＪ／ｃｍ2であったので、それよりも１０ｍＪ／ｃｍ2低い値である３７０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。このとき、遮光層１０２の上に位置する領域では、極大値Ｐｍａｘとなるエネルギー密度が４００ｍＪ／ｃｍ2であったため、それよりも３０ｍＪ／ｃｍ2低いエネルギー密度で照射が行われたことになる。
【００９９】
その後、図１（Ｄ）に示すように、得られた結晶質ケイ素膜１０５ａの不要な領域を除去して素子間分離を行い、後にＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる島状半導体層１０７ｔと、後にＴＦＤの活性領域（ｎ+／ｐ+領域、真性領域）となる島状半導体層１０７ｄとを形成する。
【０１００】
続いて、図１（Ｅ）に示すように、これらの島状半導体層１０７ｔ、１０７ｄを覆うゲート絶縁膜１０８を形成し、続いて島状半導体層１０７ｔの上にゲート電極１０９を形成する。ゲート絶縁膜１０８としては、厚さが２０〜１５０ｎｍの酸化ケイ素膜を形成することが好ましく、ここでは厚さが１００ｎｍの酸化ケイ素膜を形成した。ゲート電極１０９は、ゲート絶縁膜１０８の上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積し、これをパターニングすることによって形成できる。このとき、後のＴＦＤの半導体層１０７ｄの上には導電膜を形成しない。導電膜の材料としては、高融点金属のＷ、Ｔａ、Ｔｉ、Ｍｏまたはその合金材料の何れかを用いることが望ましい。また、導電膜の厚さは好ましくは３００〜６００ｎｍである。本実施形態では、導電膜として、窒素が微量に添加されたタンタル（Ｔａ）（厚さ：例えば４５０ｎｍ）を用いた。
【０１０１】
次に、図１（Ｆ）に示すように、後にＴＦＤの活性領域となる島状半導体層１０７ｄの一部を覆うように、ゲート絶縁膜１０８の上にレジストからなるマスク１１０を形成する。この状態で、基板１０１の上方よりｎ型不純物（リン）１１１を全面にイオンドーピングする。このイオンドーピングは、リン１１１がゲート絶縁膜１０８をスルーし、島状半導体層１０７ｔ、１０７ｄに注入されるような条件で行われる。この工程により、ＴＦＤの半導体層１０７ｄにおいて、マスク１１０より露出している領域（後のＴＦＤのｎ+領域）１１３にリン１１１が注入される。また、ＴＦＴの半導体層１０７ｔにおいて、ゲート電極１０９より露出している領域（後のＴＦＴのソース領域およびドレイン領域）１１２にリン１１１が注入され、ゲート電極１０９にマスクされリン１１１が注入されない領域はＴＦＴのチャネル領域１１４となる。
【０１０２】
次に、マスク１１０を除去した後、図１（Ｇ）に示すように、後にＴＦＤの活性領域となる島状半導体層１０７ｄの一部と、後にＴＦＴの活性領域となる島状半導体層１０７ｔの全体とを覆うように、ゲート絶縁膜１０８の上にレジストからなるマスク１１５を形成する。この状態で、基板１０１の上方よりｐ型不純物（ボロン）１１６を全面にイオンドーピングする。ボロン１１６のイオンドーピングは、ボロン１１６がゲート絶縁膜１０８をスルーして半導体層１０７ｄに注入されるような条件で行なわれる。この工程により、ＴＦＤの半導体層１０７ｄにおいて、マスク１１５より露出している領域（後のＴＦＤのｐ+領域）１１７にボロン１１６が注入される。また、マスク１１５によって覆われ、ボロン１１６が注入されなかった領域のうち前工程でリン１１１も注入されなかった領域１１８は後の真性領域となる。
【０１０３】
マスク１１５を除去した後、図１（Ｈ）に示すように、基板１０１の上方よりレーザー光１１９の照射を行う。レーザー光１１９としては、例えば、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を適用できる。レーザー光１１９のビームサイズは、基板１０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板１０１の全面に照射を行う。このとき、ビームの一部が重なるようにして走査することにより、基板上の任意の一点において、複数回のレーザー照射を行うことができるので、均一性を向上できる。
【０１０４】
レーザー光１１９を上方より照射することにより、ＴＦＴの半導体層１０７ｔにおいて、ゲート電極１０９より露呈している領域１１２にレーザー光１１９が照射されて再結晶化されると共に、Ｓｉ格子間にＰ原子が取り込まれて活性化されるので、低抵抗化されてソース・ドレイン領域１１２ａが得られる。このとき、チャネル領域１１４は、上層のゲート電極１０９によって遮光されているため、レーザー光１１９で照射されず、その結晶状態はそのまま維持される。また、ＴＦＤの半導体層１０７ｄにおいては、半導体層１０７ｄの全体がレーザー光１１９によって照射される。その結果、領域１１８は再結晶化されて、より高い結晶性を有する真性領域１１８ａとなる。領域１１３は再結晶化されると共に、領域１１３の中のＰ原子が活性化されるので、低抵抗化されてｎ型領域（ｎ+領域）１１３ａとなる。同様に、領域１１７も再結晶化されると共に、領域１１７の中のＢ原子が活性化されるので、低抵抗化されてｐ型領域（Ｐ+領域）１１７ａとなる。
【０１０５】
本工程におけるレーザー光１１９の照射エネルギーは、ＴＦＤの真性領域１１８ａの結晶性が、少なくともレーザー光１１９の照射前の状態よりも高くなるようなエネルギー密度で行なう必要がある。特に、ＴＦＤの半導体層１０７ｄの結晶性が最も高くなるエネルギー密度近傍の値で行なわれることが望ましい。言い換えると、図１１のレーザーエネルギー密度依存性を示す線７０２において、ＴＯフォノンラマンピーク強度が極大値Ｐ’ｍａｘに近い値となるエネルギー密度を選択することが好ましい。
【０１０６】
また、この工程では、レーザー光１１９は、ゲート絶縁膜１０８を越えて半導体層１０７ｄ、１０７ｔに照射されるため、酸化ケイ素膜であるゲート絶縁膜１０８を、レーザー光１１９に対する反射防止膜として機能させることもできる。これにより、レーザー光１１９の実効エネルギー密度が上がるだけでなく、半導体層１０７ｄ、１０７ｔをより効果的に再結晶化できる。
【０１０７】
以下、図面を参照しながら、このような反射防止膜の効果を説明する。図１２は、顕微レーザーラマン分光において、５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度の、レーザー光の照射エネルギーに対する依存性を示すグラフであり、横軸はレーザー照射エネルギー密度、縦軸は顕微レーザーラマン分光のＴＯフォノン強度をそれぞれ表している。図１２に示す線８０１は反射防止膜で覆われていない半導体膜をレーザー照射によって結晶化する場合、線８０２は反射防止膜で覆われた半導体膜をレーザー照射によって結晶化する場合の、結晶性と照射エネルギーとの関係をそれぞれ示している。図１２から、反射防止膜を利用すると、最も高い結晶性が得られる照射エネルギーの値を低エネルギー側へシフトさせることができるだけでなく、結晶シリコンのラマンピーク強度そのものも高められ、極大値自体を向上させることがわかる。
【０１０８】
本実施形態では、レーザー光１１９の照射エネルギー密度として、ＴＦＤの半導体層１０７ｄのうち後の真性領域となる領域１１８のＴＯフォノンピーク強度が、図１２に示す線８０２の極大値となるエネルギー密度よりも０〜３０ｍＪ／ｃｍ2小さい値を選択した。ここでは、上記極大値となるエネルギー密度が２７０ｍＪ／ｃｍ2であったので、それよりも１０ｍＪ／ｃｍ2低い値である２６０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。また、ＴＦＴの半導体層１０７ｔおよびＴＦＤの半導体層１０７ｄの任意の一点において、約５〜２０回の照射が行なわれるように条件を設定した。
【０１０９】
以上のようにして得られたＴＦＴの半導体層１０７ｔのチャネル領域１１４とＴＦＤの半導体層１０７ｄの真性領域１１８ａとの５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度を顕微レーザーラマン分光で測定すると、ＴＦＤの真性領域１１８ａでは、ＴＦＴのチャネル領域１１４よりも約１．２〜１．５倍高い値が得られた。また、このときのＴＦＴのチャネル領域１１４とＴＦＤの真性領域１１８ａの表面にはリッジが発生しており、ＴＦＴのチャネル領域１１４の平均表面粗さＲａは３〜８ｎｍ、ＴＦＤの真性領域１１８ａの平均表面粗さＲａは５〜１０ｎｍであった。また、それぞれの領域の結晶粒径を確認すると、ＴＦＴのチャネル領域１１４の結晶粒径は１５０〜３００ｎｍ、ＴＦＤの真性領域１１８ａの結晶粒径は２００〜４００ｎｍであった。さらに、ＴＦＴのソース・ドレイン領域１１２ａおよびＴＦＤのｎ型領域１１３ａのシート抵抗値は何れも３００〜５００Ω／□程度となり、ＴＦＤのｐ型領域１１７ａのシート抵抗値は５００〜８００Ω／□程度であった。
【０１１０】
続いて、図１（Ｉ）に示すように、酸化ケイ素膜や窒化ケイ素膜などを層間絶縁膜として形成する。本実施形態では、層間絶縁膜として窒化ケイ素膜１２０と酸化ケイ素膜１２１の２層構造とした。次いで、これらの膜１２０、１２１にコンタクトホールを形成した後、酸化ケイ素膜１２１の上およびコンタクトホールの内部に金属材料からなる膜を形成し、これをパターニングしてＴＦＴの電極・配線１２２およびＴＦＤ電極・配線１２３を得る。最後に、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０〜４５０℃の温度でアニールを行い、薄膜トランジスタ１２４と薄膜ダイオード１２５とを完成させる。さらに必要に応じて、薄膜トランジスタ１２４および薄膜ダイオード１２５を保護する目的で、薄膜トランジスタ１２４および薄膜ダイオード１２５の上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１１１】
本実施形態によると、ガラス基板等の光透過性を有する基板上に、光電流特性のバラツキの小さい高性能な光センサーＴＦＤを作製することができる。さらに、本実施形態では、同一基板上に、同一の非晶質半導体膜を結晶化させて得られた半導体層を用いてＴＦＴとＴＦＤとを同時形成できるため、部品点数を低減できる等の大きなコストメリットがある。また、製造工程を複雑化させずに、かつ、製造コストを増大させることなく、それぞれの半導体素子に最適な特性を有するＴＦＴとＴＦＤとを備える半導体装置を実現できる。
【０１１２】
（第２実施形態）
以下、図２〜図４を参照しながら、本発明による第２の実施の形態を説明する。本実施形態は、同一のガラス基板上にＴＦＴおよびＴＦＤを備えた半導体装置、例えば光センサー内蔵型のアクティブマトリクス型の液晶表示装置等に適用できる。ここでは、ガラス基板上に、表示用の画素ＴＦＴ（画素電極駆動用ＴＦＴ）と、駆動用のＣＭＯＳ回路を構成するＴＦＴ（ドライバ回路用ＴＦＴ）と、光センサーＴＦＤとを同時に作製する方法について、具体的に説明する。図２〜図４は、ここで説明するドライバ回路用ｎチャネル型薄膜トランジスタ２２８とｐチャネル型薄膜トランジスタ２２９、画素電極駆動用ｎチャネル型薄膜トランジスタ２３０、および光センサー薄膜ダイオード２３１の作製工程を示す断面図であり、図２（Ａ）→図４（Ｋ）の順に従って作製工程が順次進行する。
【０１１３】
まず、図２（Ａ）に示すように、ガラス基板２０１のＴＦＴおよびＴＦＤを形成する表面に、ＴＦＤの半導体層を遮光するための遮光層２０２を形成する。遮光層２０２は例えば金属膜あるいはケイ素膜を用いて形成される。本実施形態では、スパッタリングによりモリブデン（Ｍｏ）膜を形成し、これをパターニングして遮光層２０２を形成した。遮光層２０２の厚さは３０〜３００ｎｍ、好ましくは５０〜２００ｎｍである。本実施形態では、遮光層２０２の厚さを例えば１００ｎｍとした。
【０１１４】
次に、図２（Ｂ）に示すように、基板２０１と遮光層２０２上に、例えばプラズマＣＶＤ法によって酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜２０３、２０４を形成する。これらの下地膜２０３、２０４は、ガラス基板からの不純物の拡散を防ぐために設けられる。本実施形態では、下層の第１下地膜２０３として、厚さが５０ｎｍ程度の窒化ケイ素膜を形成し、その上に第２の下地膜２０４として、厚さが１００ｎｍ程度の酸化ケイ素膜を形成した。
【０１１５】
この後、第２の下地膜２０４の上に、厚さが２０〜８０ｎｍ程度、例えば５０ｎｍの真性（ｉ型）の非晶質ケイ素膜２０５をプラズマＣＶＤ法などによって形成する。
【０１１６】
続いて、非晶質ケイ素膜２０５の表面に触媒元素の添加を行う。具体的には、非晶質ケイ素膜２０５に対して、重量換算で例えば５ｐｐｍの触媒元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層２０６を形成する。使用可能な触媒元素は、ニッケル（Ｎｉ）以外に、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、パラジウム（Ｐｄ）、銅（Ｃｕ）から選ばれた一種または複数種の元素である。これらの元素よりも触媒効果は小さいが、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）等も触媒元素として機能する。このとき、ドープする触媒元素の量は極微量であり、非晶質ケイ素膜２０５の表面上の触媒元素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法により、管理される。本実施形態では、５×１０12ａｔｏｍｓ／ｃｍ2程度である。なお、本工程に先立って、スピン塗布時の非晶質ケイ素膜２０５の表面の濡れ性向上のため、オゾン水等で非晶質ケイ素膜２０５の表面をわずかに酸化させてもよい。
【０１１７】
なお、本実施形態ではスピンコート法でニッケルをドープする方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施形態の場合はニッケル膜）を非晶質ケイ素膜２０５の上に形成する手段をとってもよい。
【０１１８】
この後、図２（Ｃ）に示すように、非晶質ケイ素膜２０５を不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行うことにより結晶化して結晶質ケイ素膜２０５ａを得る。加熱処理としては、５５０〜６２０℃で３０分〜４時間のアニール処理を行うことが好ましい。本実施形態では、一例として５９０℃の温度で１時間の加熱処理を行った。この加熱処理において、非晶質ケイ素膜２０５の表面に添加されたニッケルが非晶質ケイ素膜２０５に拡散すると共にシリサイド化が起こり、それを核として非晶質ケイ素膜２０５の結晶化が進行する。その結果、非晶質ケイ素膜２０５は結晶化され、結晶質ケイ素膜２０５ａとなる。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプ等を熱源として用いるＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置で結晶化を行ってもよい。
【０１１９】
続いて、図２（Ｄ）に示すように、加熱処理により得られた結晶質ケイ素膜２０５ａにレーザー光２０７を照射することで、この結晶質ケイ素膜２０５ａをさらに再結晶化し、結晶性を向上させた結晶質ケイ素膜２０５ｂを形成する。このときのレーザー光としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）やＫｒＦエキシマレーザー（波長２４８ｎｍ）が適用できる。このときのレーザー光のビームサイズは、基板２０１の表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行う。このとき、ビームの一部が重なるようにして走査することによって、結晶質ケイ素膜２０５ａの任意の一点において、複数回のレーザー照射が行われるため、結晶状態の均一性を向上できる。本実施形態では、ビームサイズは基板２０１の表面で３００ｍｍ×０．４ｍｍの長尺形状となるように成型されており、長尺方向に対して垂直方向に０．０２ｍｍのステップ幅で順次走査を行った。すなわち、結晶質ケイ素膜２０５ａの任意の一点において、計２０回のレーザー照射が行われることになる。
【０１２０】
本工程で使用できるレーザーとしては、前述のパルス発振型または連続発光型のＫｒＦエキシマレーザー、ＸｅＣｌエキシマレーザーの他、ＹＡＧレーザーまたはＹＶＯ４レーザー等を用いることができる。また、このときの照射エネルギー密度は、第１実施形態と同様、結晶質ケイ素膜２０５ａのうち遮光層２０２の上に位置していない領域（すなわちＴＦＴの半導体層となる領域）に対して最適化された値に設定した。具体的には、図１１に示す線７０１（遮光層２０２の上に位置していない領域に相当）の極大値Ｐｍａｘをとるエネルギー密度Ｅａよりも０〜５０ｍＪ／ｃｍ2小さい値であることが望ましい。ここでは、極大値Ｐａを取るエネルギー密度Ｅａが３７０ｍＪ／ｃｍ2であったので、それよりも２０ｍＪ／ｃｍ2低い３５０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。このとき、結晶質ケイ素膜２０５ａのうち遮光層２０２の上に位置する領域（すなわちＴＦＤの半導体層となる領域）では、極大値Ｐ’ｍａｘをとるエネルギー密度が４００ｍＪ／ｃｍ2であったので、それよりも５０ｍＪ／ｃｍ2低いエネルギー密度で照射されたことになる。なお、本実施形態におけるエネルギー密度を第１の実施形態におけるエネルギー密度よりも低く設定している理由は、本実施形態では、第１の実施形態の場合とは異なり、レーザー光のエネルギー密度が高すぎると、前工程で得られた結晶質ケイ素膜２０５ａの結晶状態がリセットされてしまうからである。
【０１２１】
このようにして、固相結晶化により得られた結晶質ケイ素膜２０５ａは、レーザー照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶質ケイ素膜２０５ｂとなる。このようにして得られた結晶質ケイ素膜２０５ｂの結晶面配向は、触媒元素による固相結晶化工程でほぼ決定しており、主に〈１１１〉晶帯面で構成され、その中でも特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められているといった特徴的な面配向を有する。また、その結晶ドメイン（ほぼ同一の面方位領域）のドメイン径は、２〜５μｍであった。
【０１２２】
その後、結晶質ケイ素膜２０５ｂの不要な領域を除去して素子間分離を行う。これにより、図２（Ｅ）に示すように、後にドライバ回路部を構成するｎチャネルＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる島状の半導体層２０８ｎと、ｐチャネルＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる島状の半導体層２０８ｐと、画素電極駆動用のｎチャネル型ＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる島状の半導体層２０８ｇと、後に光センサーＴＦＤの活性領域（ｎ+／ｐ+領域、真性領域）となる島状の半導体層２０８ｄを形成する。
【０１２３】
ここで、これらの全ての半導体層、あるいは一部の半導体層に対して、しきい値電圧を制御する目的で１×１０１６〜５×１０１７／ｃｍ３程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）をドープしてもよい。ボロン（Ｂ）の添加はイオンドープ法で実施してもよいし、非晶質シリコン膜を形成するときに同時にドープしておくこともできる。
【０１２４】
次に、図３（Ｆ）に示すように、上記の活性領域となる半導体層２０８ｎ、２０８ｐ、２０８ｇ、２０８ｄを覆うように、厚さが２０〜１５０ｎｍのゲート絶縁膜２０９を形成した後、半導体層２０８ｎ、２０８ｐおよび２０８ｇの上にゲート絶縁膜２０９を介してゲート電極２１０ｎ、２１０ｐおよび２１０ｇを設ける。
【０１２５】
本実施形態では、ゲート絶縁膜２０９として、厚さが１００ｎｍの酸化ケイ素膜を形成する。酸化ケイ素膜は、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｏｘｙ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料とし、酸素とともに基板温度１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積することにより形成した。代わりに、ＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、好ましくは４００〜５５０℃として形成してもよい。また、ゲート絶縁膜２０９の形成後、ゲート絶縁膜２０９のバルク特性、および結晶質ケイ素膜とゲート絶縁膜との界面特性を向上するために、不活性ガス雰囲気下で５００〜６００℃で１〜４時間のアニールを行ってもよい。また、ゲート絶縁膜２０９には、他のシリコンを含む絶縁膜を単層または積層構造として用いてもよい。
【０１２６】
ゲート電極２１０ｎ、２１０ｐ、２１０ｇは、スパッタリング法によって高融点メタルを堆積し、これをパターニングすることによって形成される。ここでは、後の画素ＴＦＴのゲート電極２１０ｇは、画素ＴＦＴのオフ動作時のリーク電流を低減する目的で、２つに分割して構成した（直列のデュアルゲート構造）。また、このときの高融点メタルとしては、タンタル（Ｔａ）あるいはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン（Ｔｉ）から選ばれた元素、または元素を主成分とする合金か、元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）を用いることができる。その他の代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用してもよい。本実施形態では、タングステン（Ｗ）を用い、厚さが３００〜６００ｎｍ、例えば４００ｎｍのゲート電極２１０ｎ、２１０ｐ、２１０ｇを形成した。このとき、低抵抗化を図るために含有する不純物濃度を低減させると良く、酸素濃度を３０ｐｐｍ以下に抑えることにより２０μΩｃｍ以下の比抵抗値を実現できた。
【０１２７】
次に、後の光センサーＴＦＤの半導体層２０８ｄを一回り大きく覆うようにフォトレジストによるドーピングマスク２１１を設け、イオンドーピング法によって、ゲート電極２１０ｎ、２１０ｐ、２１０ｇをマスクとして、ＴＦＴの活性領域となる半導体層２０８ｎ、２０８ｐ、２０８ｇに低濃度の不純物（リン）２１２を注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば７０ｋＶ、ドーズ量を１×１０12〜１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とする。この工程により、島状半導体層２０８ｎ、２０８ｐ、２０８ｇにおいて、ゲート電極２１０ｎ、２１０ｐ、２１０ｇで覆われていない領域には低濃度のリン２１２が注入され、それぞれ低濃度のｎ型不純物領域２１３ｎ、２１３ｐ、２１３ｇとなる。ゲート電極２１０ｎ、２１０ｐ、２１０ｇおよびドーピングマスク２１１にマスクされた領域には不純物２１２は注入されない。
【０１２８】
ドーピングマスク２１１を除去した後、図３（Ｇ）に示すように、後のｎチャネル型ＴＦＴのゲート電極２１０ｎを一回り大きく覆うようにフォトレジストによるドーピングマスク２１４ｎを設け、また、後のｐチャネル型ＴＦＴのゲート電極２１０ｐをさらに一回り大きく覆い、かつ、半導体層２０８ｐの外縁部を露出させるようにフォトレジストによるドーピングマスク２１４ｐを設ける。後の画素ＴＦＴに対しても、ゲート電極２１０ｇをそれぞれ一回り大きく覆うようにフォトレジストによるドーピングマスク２１４ｇを設ける。さらに、後の光センサーＴＦＤの半導体層２０８ｄの一部を露出させるようにフォトレジストによるドーピングマスク２１４ｄを設ける。その後、イオンドーピング法によって、ドーピングマスク２１４ｎ、２１４ｐ、２１４ｇ、２１４ｄをマスクとして、それぞれの半導体層２０８ｎ、２０８ｐ、２０８ｇ、２０８ｄに不純物（リン）２１５を高濃度に注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば７０ｋＶ、ドーズ量を１×１０15〜１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。
【０１２９】
この工程により、ｎチャネル型ＴＦＴの半導体層２０８ｎのうちドーピングマスク２１４ｎから露出している領域に高濃度に不純物（リン）２１５が注入されて後のｎチャネル型ＴＦＴのソース・ドレイン領域２１６ｎが形成される。ドーピングマスク２１４ｎで覆われ、高濃度のリン２１５がドーピングされなかった領域のうち、前工程で低濃度にリン２１２が注入された領域は、後のＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域２１７ｎとなり、低濃度のリン２１２も注入されていないゲート電極２１０ｎの下方の領域は、チャネル領域２２２ｎとなる。同様に、画素ＴＦＴの半導体層２０８ｇのうちドーピングマスク２１４ｇより露出している領域に高濃度に不純物（リン）２１５が注入され、後の画素ＴＦＴ（ｎチャネル型）のソース・ドレイン領域２１６ｇが形成される。ドーピングマスク２１４ｇで覆われ、高濃度のリン２１５がドーピングされなかった領域のうち、前工程で低濃度にリン２１２が注入された領域は、後のＬＤＤ領域２１７ｇとなり、低濃度のリン２１２も注入されていないゲート電極２１０ｇの下方の領域は、チャネル領域２２２ｇとなる。また、ｐチャネル型ＴＦＴの半導体層２０８ｐのうちドーピングマスク２１４ｐより露出している領域に高濃度に不純物（リン）２１５が注入され、高濃度ｎ型領域２１６ｐが形成される。さらに、光センサーＴＦＤの半導体層２０８ｄのうちドーピングマスク２１４ｄより露出している領域に高濃度に不純物（リン）２１５が注入され、高濃度ｎ型領域２１６ｄ、２１６ｄ’が形成される。これらの領域２１６ｄ、２１６ｄ’のうち高濃度ｎ型領域２１６ｄは、後のＴＦＤのｎ型領域となる。このときの領域２１６ｎ、２１６ｐ、２１６ｇ、２１６ｄにおけるｎ型不純物元素（リン）の濃度は１×１０19〜１×１０21／ｃｍ3である。また、ｎチャネル型ＴＦＴ、画素ＴＦＴのＬＤＤ領域２１７ｎ、２１７ｇにおけるｎ型不純物元素（リン）の濃度は、１×１０17〜１×１０19／ｃｍ3である。ｎ型不純物元素が上記濃度範囲であれば、ＬＤＤ領域として好適に機能できる。ＬＤＤ領域は、チャネル領域とソース・ドレイン領域との接合部における電界集中を緩和し、ＴＦＴオフ動作時のリーク電流を低減できると共に、ホットキャリアによる劣化を抑えるために設けられる。
【０１３０】
ドーピングマスク２１４ｎ、２１４ｐ、２１４ｇ、２１４ｄを除去した後、次に、図３（Ｈ）に示すように、ｎチャネル型ＴＦＴの半導体層２０８ｎと画素ＴＦＴの半導体層２０８ｇとを全面的に覆い、かつ、ＴＦＤの半導体層２０８ｄの一部を覆うように、フォトレジストによるドーピングマスク２１８ｎ、２１８ｇ、２１８ｄを設ける。この状態で、イオンドーピング法によって、ドーピングマスク２１８ｎ、２１８ｇ、２１８ｄとｐチャネル型ＴＦＴのゲート電極２１０ｐとをマスクとして、ｐチャネル型ＴＦＴの半導体層２０８ｐとＴＦＤの半導体層２０８ｄにｐ型を付与する不純物（ホウ素）２１９を注入する。ドーピングガスとして、ジボラン（Ｂ2Ｈ6）を用い、加速電圧を４０ｋＶ〜９０ｋＶ、例えば７５ｋＶとし、ドーズ量は１×１０15〜１×１０16ｃｍ-2、例えば３×１０15ｃｍ-2とする。
【０１３１】
この工程により、ｐチャネル型ＴＦＴの半導体層２０８ｐのうちゲート電極２１０ｐで覆われていない領域２１７ｐ、２１６ｐに高濃度にホウ素２１９が注入される。その結果、領域２１７ｐでは、先の工程で低濃度に注入されているｎ型不純物のリンがホウ素２１９によって反転されてｐ型となり、後のＴＦＴのソース・ドレイン領域２２０ｐとなる。高濃度ｎ型領域２１６ｐには、先の工程で注入された高濃度のリン２１５に加えて、高濃度のホウ素２１９が注入されて、ゲッタリング領域２２１ｐとなる。また、光センサーＴＦＤの半導体層２０８ｄのうちドーピングマスク２１８ｄより露呈した領域に高濃度にホウ素２１９が注入され、後のＴＦＤのｐ型領域２２０ｄが形成される。高濃度ｎ型領域２１６ｄ’には、先の工程で注入された高濃度のリン２１５に加えて、高濃度のホウ素２１９が注入される結果、ゲッタリング領域２２１ｄとなる。前工程でドーピングマスク２１４ｄによってマスクされ、かつ、本工程でドーピングマスク２１８ｄによってマスクされ、高濃度のリンもホウ素も注入されなかった領域は、後のＴＦＤの真性領域２２２ｄとなる。このときの領域２２０ｐ、２２０ｄ、２２１ｐ、２２１ｄにおけるｐ型不純物元素（ホウ素）２１９の濃度は１．５×１０19〜３×１０21／ｃｍ3となっている。なお、この工程では、ｎチャネル型ＴＦＴおよび画素ＴＦＴの半導体層２０８ｎ、２０８ｇは、マスク２１８ｎ、２１８ｇで全面的に覆われているため、これらの半導体層２０８ｎ、２０８ｇにホウ素２１９はドーピングされない。
【０１３２】
次いで、レジストマスク２１８ｎ、２１８ｇ、２１８ｄを除去した後、これを不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行うことにより、チャネル領域２２２ｎ、２２２ｇ、ＬＤＤ領域２１７ｎ、２１７ｇおよび真性領域２２２ｄのゲッタリングを行う。
【０１３３】
本実施形態では、基板を一枚毎に高温雰囲気に移動し高温の窒素ガスを吹き付けることで高速昇降温を行う方式のＲＴＡ処理を用いた。処理条件としては、２００℃／分を超える昇降温速度で昇降温を行い、例えば６５０℃で１０分の加熱処理を行なった。このときの加熱処理としては、その他の方式も使用可能で、条件についても実施者が便宜設定すればよい。勿論、一般的な拡散炉（ファーネス炉）やランプ加熱方式のＲＴＡを用いてもよい。この熱処理工程で、図４（Ｉ）に示すように、後のｎチャネル型ＴＦＴの半導体層２０８ｎ、画素ＴＦＴの半導体層２０８ｇにおいては、ソース・ドレイン領域２１６ｎ、２１６ｇにドーピングされているリンが、その領域でのニッケルの固溶度を高め、チャネル領域２２２ｎ、２２２ｇ、ＬＤＤ領域２１７ｎ、２１７ｇに存在しているニッケルを、チャネル領域からＬＤＤ領域、そしてソース・ドレイン領域へと、矢印２２３で示される方向に移動させる。また、後のｐチャネル型ＴＦＴの半導体層２０８ｐにおいても、ソース・ドレイン領域の外側に形成されたゲッタリング領域２２１ｐに、高濃度にドーピングされているリンおよびホウ素と、ホウ素のドーピング時に生じた格子欠陥等とが、チャネル領域２２２ｐ、ソース・ドレイン領域２２０ｐに存在しているニッケルを、チャネル領域からソース・ドレイン領域、そしてゲッタリング領域へと矢印２２３で示される方向に移動させる。さらに、後の光センサーＴＦＤの半導体層２０８ｄにおいても、ｎ型領域２１６ｄにドーピングされているリンと、ｐ型領域２２０ｄの外側に形成されたゲッタリング領域２２１ｄにドーピングされているリンおよびホウ素が、真性領域２２２ｄ、ｐ型領域２２０ｄに存在しているニッケルを、同様に矢印２２３で示される方向に移動させる。この加熱処理工程により、ｎチャネル型ＴＦＴおよび画素ＴＦＴのソース・ドレイン領域２１６ｎ、２１６ｇと、ＴＦＤのｎ型領域２１６ｄ、ｐチャネル型ＴＦＴとＴＦＤのゲッタリング領域２２１ｐ、２２１ｄにはニッケルが移動してくるため、これらの領域におけるニッケル濃度は１×１０18／ｃｍ3以上となる。
【０１３４】
次いで、図４（Ｊ）に示すように、基板２０１の上方より、半導体層２０８ｎ、２０８ｐ、２０８ｇ、２０８ｄに対してレーザー光２２４の照射を行う。レーザー光としては、図２（Ｄ）を参照しながら前述した結晶化工程と同様に種々のレーザーを用いることができる。本実施形態では、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。図２（Ｄ）を参照しながら前述した結晶化工程と同様に、レーザー光のビームサイズは基板表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板２０１の全面に照射を行う。このとき、ビームの一部が重なるようにして走査することにより、基板上の任意の一点において、複数回のレーザー照射を行うことができ、結晶状態の均一性を向上できる。
【０１３５】
この工程により、ｎチャネル型ＴＦＴおよび画素ＴＦＴの半導体層２０８ｎ、２０８ｇのうちゲート電極２１０ｎ、２１０ｇから露呈している領域、すなわちソース・ドレイン領域２１６ｎ、２１６ｇとＬＤＤ領域２１７ｎ、２１７ｇとにレーザー光２２４が照射されて再結晶化されると共に、前工程でこれらの領域にドーピングされたリンが活性化される。その結果、これらの領域が低抵抗化されて、それぞれ、ソース・ドレイン領域２１６ｎ’、２１６ｇ’およびＬＤＤ領域２１７ｎ’、２１７ｇ’となる。このとき、ゲート電極２１０ｎ、２１０ｇによってレーザー光２２４が遮られるため、これらの半導体層２０８ｎ、２０８ｇのうちチャネル領域２２２ｎ、２２２ｇは、本工程の影響を受けず、その結晶状態はそのまま維持される。また、ｐチャネル型ＴＦＴの半導体層２０８ｐのうちゲート電極２１０ｐより露呈している領域、すなわちソース・ドレイン領域２２０ｐとゲッタリング領域２２１ｐとにレーザー光２２４が照射されて再結晶化されると共に、前工程でこれらの領域にドーピングされたボロンが活性化される。その結果、これらの領域が低抵抗化され、ソース・ドレイン領域２２０ｐ’およびゲッタリング領域２２１ｐ’となる。なお、素子特性上、ゲッタリング領域２２１ｐ’の抵抗は問題とはならない。また、ゲート電極２１０ｐによってレーザー光２２４が遮られるため、チャネル領域２２２ｐは本工程の影響を受けず、その結晶状態はそのまま維持される。さらに、ＴＦＤの半導体層２０８ｄの全体はレーザー光２２４で照射される。その結果、真性領域２２２ｄは再結晶化されて、より高い結晶性を有する真性領域２２２ｄ’となる。ｎ型領域２１６ｄは再結晶化されると共に、ｎ型領域２１６ｄに注入されたリン原子が活性化されるので、低抵抗化されてｎ型領域２１６ｄ’となる。同様に、ｐ型領域２２０ｄも再結晶化されると共に、ｐ型領域２２０ｄに注入されたホウ素が活性化されるので、低抵抗化されてｐ型領域２２０ｄ’となる。ゲッタリング領域２２１ｄも再結晶化されてゲッタリング領域２２１ｄ’となるが、素子特性上、その抵抗は問題とはならない。
【０１３６】
本工程におけるレーザー光２２４の照射エネルギーは、ＴＦＤの真性領域２２２ｄの結晶性をより高められるような範囲に設定される必要がある。また、レーザー光２２４は、ゲート絶縁膜２０９を越えて半導体層２０８ｎ、２０８ｐ、２０８ｇ、２０８ｄに照射されるが、このとき、酸化ケイ素膜であるゲート絶縁膜２０９がレーザー光２２４に対する反射防止膜として作用すると、レーザー光２２４の実効エネルギー密度が上がるだけでなく、半導体層２０８ｎ、２０８ｐ、２０８ｇ、２０８ｄがより効果的に再結晶化されるので好ましい。また、図１２を参照しながら説明したように、ゲート絶縁膜２０９が反射防止膜として作用する場合には、最適な照射エネルギーを低エネルギー側へシフトできるだけでなく、結晶シリコンのラマンピーク強度自体を大きくできるので、ラマンピーク強度の最大値を向上できる。
【０１３７】
本実施形態では、レーザー光２２４の照射エネルギー密度として、ＴＦＤの真性領域に相当する領域が、図１２の線８０２の極大値をとるエネルギー密度よりも０〜３０ｍＪ／ｃｍ2小さい値、例えば、極大値をとるエネルギー密度が２５０ｍＪ／ｃｍ2であったので、それよりも１０ｍＪ／ｃｍ2低い値である２４０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。
【０１３８】
以上のようにして得られた各々のＴＦＴの半導体層２０８ｎ、２０８ｐ、２０８ｇのチャネル領域２２２ｎ、２２２ｐ、２２２ｇとＴＦＤの半導体層２０８ｄの真性領域２２２ｄ’との５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度を、顕微レーザーラマン分光により測定すると、各々のＴＦＴのチャネル領域２２２ｎ、２２２ｐ、２２２ｇでは、ＴＦＤの真性領域２２２ｄ’よりも約１．３〜１．８倍高い値が得られた。また、このときのＴＦＴのチャネル領域２２２ｎ、２２２ｐ、２２２ｇとＴＦＤの真性領域２２２ｄ’の表面にはリッジが発生しており、各々のＴＦＴのチャネル領域２２２ｎ、２２２ｐ、２２２ｇの平均表面粗さＲａは２〜６ｎｍ、ＴＦＤの真性領域２２２ｄ’の平均表面粗さＲａは５〜１０ｎｍであった。
【０１３９】
また、上記レーザー照射工程により、ｎチャネル型ＴＦＴおよび画素ＴＦＴのソース・ドレイン領域２１６ｎ’、２１６ｇ’およびＬＤＤ領域２１７ｎ’、２１７ｇ’と、ＴＦＤのｎ型領域２１６ｄ’とにドーピングされたｎ型不純物（リン）の活性化、および、ｐチャネル型ＴＦＴのソース・ドレイン領域２２０ｐ’とＴＦＤのｐ型領域２２０ｄ’とにドーピングされたｐ型不純物（ホウ素）の活性化も同時に行われる。その結果、ｎチャネル型ＴＦＴおよび画素ＴＦＴのソース・ドレイン領域２１６ｎ’、２１６ｇ’、およびＴＦＤのｎ型領域２１６ｄ’のシート抵抗値は３００〜５００Ω／□程度となり、ＬＤＤ領域２１７ｎ’、２１７ｇ’のシート抵抗値は３０〜６０ｋΩ／□であった。また、ｐチャネル型ＴＦＴのソース・ドレイン領域２２０ｐ’、およびＴＦＤのｐ型領域２２０ｄ’のシート抵抗値は４００〜７００Ω／□程度であった。ゲッタリング領域２２１ｄ’、２２１ｐ’では、ドーピングされたｎ型不純物元素のリンとｐ型不純物元素のホウ素がキャリア（電子とホール）を打ち消しあうので、シート抵抗値は２０〜３０ｋΩ／□となり、ソース・ドレイン領域としては機能しないような高い値となる。しかしながら、ｐチャネル型ＴＦＴ、ＴＦＤの半導体層２０８ｐ、２０８ｄにおいて、ゲッタリング領域２２１ｐ’、２２１ｄ’は、キャリアの移動を妨げないように配置されるため、動作上問題とはならない。
【０１４０】
次いで、図４（Ｋ）に示すように、層間絶縁膜２２５、２２６を形成した後、ＴＦＴおよびＴＦＤの電極・配線２２７ｎ、２２７ｐ、２２７ｇ、２２７ｄを形成する。
【０１４１】
層間絶縁膜２２６としては、例えば窒化ケイ素膜、酸化ケイ素膜、または窒化酸化ケイ素膜を４００〜１５００ｎｍ（代表的には６００〜１０００ｎｍ）の厚さで形成する。本実施形態では、厚さが２００ｎｍの窒化ケイ素膜２２５と厚さが７００ｎｍの酸化ケイ素膜２２６とをこの順で連続形成し、２層構造とした。具体的には、プラズマＣＶＤ法を用い、ＳｉＨ4およびＮＨ3を原料ガスとして窒化ケイ素膜２２５を形成した後、ＴＥＯＳおよびＯ2を原料として、酸化ケイ素膜２２６を形成した。層間絶縁膜は、これに限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造としてよいし、上層にはアクリル等の有機絶縁膜を設けてもよい。
【０１４２】
この後、３００〜５００℃で３０分〜４時間程度の熱処理を行い、半導体層を水素化する工程を行う。この工程は、活性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手（ダングリングボンド）を終端化し不活性化する工程である。本実施形態では、水素を約３％含む窒素雰囲気下で４００℃、１時間の熱処理を行った。層間絶縁膜２２５、２２６（特に窒化ケイ素膜２２５）に含まれる水素の量が十分である場合には、窒素雰囲気で熱処理を行っても効果が得られる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【０１４３】
ＴＦＴおよびＴＦＤの電極・配線２２７ｎ、２２７ｐ、２２７ｇ、２２７ｄは、層間絶縁膜２２５、２２６にコンタクトホールを形成した後、コンタクトホール内部および層間絶縁膜２２６の上に、金属材料、例えば窒化チタンとアルミニウムとの二層膜を堆積し、パターニングすることによって形成される。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。最後に、３５０℃、１時間のアニールを行う。
【０１４４】
このようにして、ドライバ回路用ＴＦＴとしてｎチャネル型薄膜トランジスタ２２８およびｐチャネル型薄膜トランジスタ２２９、画素電極駆動用の薄膜トランジスタ２３０、光センサーとして利用する薄膜ダイオード２３１とを完成させる。画素電極駆動用の薄膜トランジスタ２３０では、電極・配線２２７ｇの片方にＩＴＯ等の透明導電膜を接続し画素電極を形成する。さらに必要に応じて、ドライバ回路用ＴＦＴのゲート電極２１０ｎおよび２１０ｐの上にもコンタクトホールを設けて、配線により必要な電極間を接続してもよい。また、ＴＦＴを保護する目的で、それぞれのＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１４５】
以上の実施形態にしたがって作製したそれぞれのＴＦＴの電界効果移動度は、ｎチャネル型薄膜トランジスタ２２８で１５０〜２５０ｃｍ2／Ｖｓ、ｐチャネル型薄膜トランジスタ２２９で１２０〜１５０ｃｍ2／Ｖｓと高く、閾値電圧は、ｎチャネル型薄膜トランジスタ２２８で１Ｖ程度、ｐチャネル型薄膜トランジスタ２２９で−１．５Ｖ程度と良好な特性を示す。また、本実施形態で作製したｎチャネル型薄膜トランジスタ２２８とｐチャネル型薄膜トランジスタ２２９とを相補的に構成したＣＭＯＳ構造回路を用いてインバーターチェーンやリングオシレーター等の回路を形成すると、従来の回路と比べて信頼性が高く、安定した回路特性を示した。また、画素電極駆動用の薄膜トランジスタ２３０でも、ＴＦＴオフ動作時のリーク電流が単位Ｗ当たり０．３ｐＡ以下と非常に低い値を安定して示し、優れたスイッチング特性を示した。さらに、薄膜ダイオード２３１の光電流特性のバラツキも従来法の１／３以下にまで低減でき、安定した光センシング特性が得られた。
【０１４６】
本実施形態では、ＴＦＤの半導体層２０８ｄのみを再結晶化することにより、ＴＦＤの半導体層２０８ｄの結晶状態を、ＴＦＴのチャネル領域とは別個に最適化できるので、ＴＦＴの素子特性を確保しつつ、高性能な光センサーＴＦＤを実現できる。本実施形態は、例えば光センサー機能付きドライバ内蔵型のアクティブマトリクス基板に適用でき、このアクティブマトリクス基板は、透過領域を有する構造の液晶表示装置に好適に用いられる。
【０１４７】
また、本実施形態によると、画素電極駆動用ＴＦＴやドライバ回路用ＴＦＴ、光センサーＴＦＤを同一基板上に同時形成できるので、部品点数を低減できる等の大きなコストメリットが得られる。
【０１４８】
さらに、ＴＦＴおよびＴＦＤの２種類の半導体素子を製造するにあたり、その製造工程を複雑化させることなく、かつ、製造コストを低く抑えつつ、それぞれの用途に応じて最適な特性を有するＴＦＴおよびＴＦＤを備える半導体装置を実現できる。
【０１４９】
（第３実施形態）
本実施形態では、センサー機能を備えた表示装置を説明する。これらの表示装置は、上述してきた何れかの実施形態を用いて、ＴＦＴおよびＴＦＤが形成された基板を用いて構成されている。
【０１５０】
本実施形態のセンサー機能を備えた表示装置は、例えば、タッチセンサー付きの液晶表示装置であり、表示領域と、表示領域の周辺に位置する額縁領域とを有している。表示領域は、複数の表示部（画素）と、複数の光センサー部とを有している。各表示部は、画素電極と、画素スイッチング用ＴＦＴとを含んでおり、各光センサー部はＴＦＤを含んでいる。額縁領域には、各表示部を駆動するための表示用の駆動回路が設けられており、駆動回路には駆動回路用ＴＦＴが利用されている。画素スイッチング用ＴＦＴおよび駆動回路用ＴＦＴと、光センサー部のＴＦＤとは、同一基板上に形成されている。なお、本発明の表示装置では、光センサー部のＴＦＤのうち少なくとも２つが遮光層を有していればよく、ＴＦＴは遮光層を有していてもよいし、有していなくてもよい。
【０１５１】
本実施形態では、光センサー部は、対応する表示部（例えば原色の画素）に隣接して配置されている。１つの表示部に対して１つの光センサー部を配置してもよいし、複数の光センサー部を配置してもよい。または、複数の表示部のセットに対して光センサー部を１個ずつ配置してもよい。例えば、３つの原色（ＲＧＢ）の画素からなるカラー表示画素に対して、１個の光センサー部を設けることができる。このように、表示部の数に対する光センサー部の数は（密度）は、分解能に応じて適宜選択できる。
【０１５２】
光センサー部の観察者側にカラーフィルターが設けられていると、光センサー部を構成するＴＦＤの感度が低下するおそれがあるため、光センサー部の観察者側にはカラーフィルターが設けられていないことが好ましい。
【０１５３】
なお、本実施形態の表示装置の構成は、上記に限定されない。例えば、光センサー用のＴＦＤを額縁領域に配置して、外光の照度に応じて表示の明るさを制御するアンビニエントセンサーが付加された表示装置を構成することもできる。また、光センサー部の観察者側にカラーフィルターを配置して、カラーフィルターを介した光を光センサー部で受光することにより、光センサー部をカラーイメージセンサーとして機能させることもできる。
【０１５４】
以下、図面を参照しながら、本実施形態の表示装置の構成を、タッチパネルセンサーを備えたタッチパネル液晶表示装置を例に説明する。
【０１５５】
図５は、表示領域に配置される光センサー部の構成の一例を示す回路図である。光センサー部は、光センサー用薄膜ダイオード４０１と、信号蓄積用のコンデンサー４０２と、コンデンサー４０２に蓄積された信号を取り出すための薄膜トランジスタ４０３とを有する。ＲＳＴ信号が入り、ノード４０４にＲＳＴ電位が書き込まれた後、光によるリークでノード４０４の電位が低下すると、薄膜トランジスタ４０３のゲート電位が変動してＴＦＴゲートが開閉する。これにより、信号ＶＤＤを取り出すことができる。
【０１５６】
図６は、アクティブマトリクス方式のタッチパネル液晶表示装置の一例を示す模式的な断面図である。この例では、各画素に対して光センサー部が１個ずつ配置されている。
【０１５７】
図示する液晶表示装置は、液晶モジュール５０２と、液晶モジュール５０２の背面側に配置されたバックライト５０１とを備えている。ここでは図示していないが、液晶モジュール５０２は、例えば、透光性を有する背面基板と、背面基板に対向するように配置された前面基板と、これらの基板の間に設けられる液晶層とによって構成される。液晶モジュール５０２は、複数の表示部（原色の画素）を有しており、各表示部は、画素電極（図示せず）と、画素電極に接続された画素スイッチング用薄膜トランジスタ５０５とを有している。また、各表示部に隣接して、薄膜ダイオード５０６を含む光センサー部が配置されている。図示していないが、各表示部の観察者側にはカラーフィルターが配置されているが、光センサー部の観察者側にはカラーフィルターが設けられていない。薄膜ダイオード５０６およびバックライト５０１の間には遮光層５０７が配置されており、バックライト５０１からの光は遮光層５０７により遮光されて薄膜ダイオード５０６には入らず、外光５０４のみが薄膜ダイオード５０６に入射する。この外光５０４の入射を薄膜ダイオード５０６でセンシングし、光センシング方式のタッチパネルが実現される。
【０１５８】
なお、遮光層５０７は、少なくとも、バックライト５０１の光が、薄膜ダイオード５０６のうち真性領域に入らないように配置されていればよい。
【０１５９】
図７は、アクティブマトリクス方式のタッチパネル液晶表示装置における背面基板の一例を示す模式的な平面図である。本実施形態の液晶表示装置は、多数の画素（Ｒ、Ｇ、Ｂ画素）から構成されるが、ここでは、簡略化のため２画素分のみを示す。
【０１６０】
背面基板１０００は、それぞれが、画素電極２２および画素スイッチング用薄膜トランジスタ２４を有する複数の表示部（画素）と、各表示部に隣接して配置され、光センサーフォトダイオード２６、信号蓄積用のコンデンサー２８および光センサー用フォロワー（ｆｏｌｌｏｗｅｒ）薄膜トランジスタ２９を含む光センサー部とを備えている。
【０１６１】
薄膜トランジスタ２４は、例えば第２実施形態で説明した画素電極駆動用薄膜ＴＦＴと同様の構成、すなわち２つのゲート電極およびＬＤＤ領域を有するデュアルゲートＬＤＤ構造を有している。薄膜トランジスタ２４のソース領域は画素用ソースバスライン３４に接続され、ドレイン領域は画素電極２２に接続されている。薄膜トランジスタ２４は、画素用ゲートバスライン３２からの信号によってオンオフされる。これにより、画素電極２２と、背面基板１０００に対向して配置された前面基板に形成された対向電極とによって液晶層に電圧を印加し、液晶層の配向状態を変化させることによって表示を行う。
【０１６２】
一方、光センサーフォトダイオード２６は、例えば第２実施形態で説明したＴＦＤと同様の構成を有し、ｐ+領域２６ｐ、ｎ+領域２６ｎ、およびそれらの領域２６ｐ、２６ｎの間に位置する真性領域２６ｉとを備えている。信号蓄積用のコンデンサー２８は、ゲート電極層とＳｉ層とを電極とし、ゲート絶縁膜で容量を形成している。光センサーフォトダイオード２６におけるｐ+領域２６ｐは、光センサー用ＲＳＴ信号ライン３６に接続され、ｎ+領域２６ｎは、信号蓄積用のコンデンサー２８における下部電極（Ｓｉ層）に接続され、このコンデンサー２８を経て光センサー用ＲＷＳ信号ライン３８に接続されている。さらに、ｎ+領域２６ｎは、光センサー用フォロアー薄膜トランジスタ２９におけるゲート電極層に接続されている。光センサー用フォロアー薄膜トランジスタ２９のソースおよびドレイン領域は、それぞれ、光センサー用ＶＤＤ信号ライン４０、光センサー用ＣＯＬ信号ライン４２に接続されている。
【０１６３】
このように、光センサーフォトダイオード２６、信号蓄積用のコンデンサー２８、および光センサー用フォロアー薄膜トランジスタ２９は、それぞれ、図５に示す駆動回路の薄膜ダイオード４０１、コンデンサー４０２、薄膜トランジスタ４０３に対応しており、光センサーの駆動回路を構成している。この駆動回路による光センシング時の動作を以下に説明する。
【０１６４】
（１）まず、ＲＷＳ信号ライン３８により、信号蓄積用のコンデンサー２８にＲＷＳ信号が書き込まれる。これにより、光センサーフォトダイオード２６におけるｎ+領域２６ｎの側にプラス電界が生じ、光センサーフォトダイオード２６に関して逆バイアス状態となる。（２）基板表面のうち光が照射されている領域に存在する光センサーフォトダイオード２６では、光リークが生じてＲＳＴ信号ライン３６の側に電荷が抜ける。（３）これにより、ｎ+領域２６ｎの側の電位が低下し、その電位変化により光センサー用フォロアー薄膜トランジスタ２９に印加されているゲート電圧が変化する。（４）光センサー用フォロアー薄膜トランジスタ２９のソース側にはＶＤＤ信号ライン４０よりＶＤＤ信号が印加されている。上記のようにゲート電圧が変動すると、ドレイン側に接続されたＣＯＬ信号ライン４２へ流れる電流値が変化するため、その電気信号をＣＯＬ信号ライン４２から取り出すことができる。（５）ＣＯＬ信号ライン４２からＲＳＴ信号を光センサーフォトダイオード２６に書き込み、信号蓄積用のコンデンサー２８の電位をリセットする。上記（１）〜（５）の動作をスキャンしながら繰り返すことにより、光センシングが可能になる。
【０１６５】
本実施形態のタッチパネル液晶表示装置における背面基板の構成は図７に示す構成に限定されない。例えば、各画素スイッチング用ＴＦＴに補助容量（Ｃｓ）が設けられていてもよい。また、図示する例では、ＲＧＢ画素のそれぞれに隣接して光センサー部が設けられているが、上述したように、ＲＧＢ画素からなる３つの画素セット（カラー表示画素）に対して１つの光センサー部が配置されていてもよい。
【０１６６】
ここで、再び図６を参照する。上述してきた例では、図６に示す断面図からわかるように、薄膜ダイオード５０６を表示領域に配置して、タッチセンサーとして利用しているが、薄膜ダイオード５０６を表示領域の外に形成し、バックライト５０１の輝度を、外光５０４の照度に合わせてコントロールするためのアンビニエントセンサーとして利用することもできる。
【０１６７】
図８は、アンビニエントライトセンサー付き液晶表示装置を例示する斜視図である。液晶表示装置２０００は、表示領域５２、ゲートドライバ５６、ソースドライバ５８および光センサー部５４を有するＬＣＤ基板５０と、ＬＣＤ基板５０の背面側に配置されたバックライト６０とを備えている。ＬＣＤ基板５０のうち表示領域５２の周辺に位置し、ドライバ５６、５８や光センサー部５４が設けられている領域を「額縁領域」と呼ぶこともある。
【０１６８】
バックライト６０の輝度は、バックライト制御回路（図示せず）によって制御されている。また、図示しないが、表示領域５２およびドライバ５６、５８には、ＴＦＴが利用されており、光センサー部５４にはＴＦＤが利用されている。光センサー部５４は、外光の照度に基づく照度信号を生成し、フレキシブル基板を用いた接続を利用してバックライト制御回路に入力する。バックライト制御回路では、この照度信号に基づいてバックライト制御信号を生成し、バックライト６０に出力する。
【０１６９】
なお、本発明を適用すると、アンビニエントライトセンサー付き有機ＥＬ表示装置を構成することもできる。そのような有機ＥＬ表示装置は、図８に示す液晶表示装置と同様に、同一の基板上に表示部と光センサー部とが配置された構成を有することができるが、基板の背面側にバックライト６０を設ける必要がない。この場合には、光センサー部５４を、基板５０に設けられた配線によってソースドライバ５８に接続し、光センサー部５４からの照度信号をソースドライバ５８に入力する。ソースドライバ５８は、照度信号に基づいて表示部５２の輝度を変化させる。
【０１７０】
以上、本発明の具体的な実施形態について説明を行なったが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。本発明のＴＦＴを用いて、ガラス基板上にアナログ駆動を行うための回路やデジタル駆動を行うための回路も同時構成することもできる。例えば、アナログ駆動を行なう回路の場合、ソース側駆動回路、画素部およびゲート側駆動回路を有し、ソース側駆動回路は、シフトレジスタ、バッファ、サンプリング回路（トランスファゲート）、また、ゲート側駆動回路は、シフトレジスタ、レベルシフタ、バッファが設けられる。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。また、本発明の製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。
【０１７１】
さらに、本発明は、光センサー機能を有する透過型の液晶表示装置だけでなく、反射部を備えた半透過型の液晶表示装置にも適用できる。即ち、それら液晶表示装置を表示部に組み込んだ電子機器全てに本発明を実施できる。以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１７２】
本発明によると、安定した素子特性を有する複数の半導体素子を備えた半導体装置を実現できる。特に、光センサーとして利用する複数のＴＦＤを備えた半導体装置に適用すると、ＴＦＤの半導体層の結晶状態を高めることができるので、ＴＦＤ間の明電流値のばらつき（ＳＮ比のばらつき）を低減できるので、安定した光センシング特性が実現できる。
【産業上の利用可能性】
【０１７３】
本発明の適用範囲は極めて広く、ＴＦＴおよびＴＦＤを備えた半導体装置、あるいは、そのような半導体装置を有するあらゆる分野の電子機器に適用することが可能である。例えば、本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶表示装置や有機ＥＬ表示装置に用いることができる。このような表示装置は、例えば携帯電話や携帯ゲーム機の表示画面や、デジタルカメラのモニタ一等に利用され得る。従って、本発明は、液晶表示装置や有機ＥＬ表示装置が組み込まれた電子機器全てに本発明を適用できる。
【０１７４】
本発明は、特に、アクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置や、イメージセンサー、光センサー等や、それらを組み合わせた電子機器に好適に利用できる。特に、ＴＦＤを利用した光センサー機能付きの表示装置や、それを備えた電子機器に本発明を適用すると有利である。また、ＴＦＤを利用した光センサーと、ＴＦＴを利用した駆動回路とを備えたイメージセンサーに適用してもよい。
【図面の簡単な説明】
【０１７５】
【図１】（Ａ）から（Ｉ）は、本発明による第１実施形態の半導体装置の製造工程を説明するための模式的な工程断面図である。
【図２】（Ａ）から（Ｅ）は、本発明による第２実施形態の半導体装置の製造工程を説明するための模式的な工程断面図である。
【図３】（Ｆ）から（Ｈ）は、本発明による第２実施形態の半導体装置の製造工程を説明するための模式的な工程断面図である。
【図４】（Ｉ）から（Ｋ）は、本発明による第２実施形態の半導体装置の製造工程を説明するための模式的な工程断面図である。
【図５】光センサーＴＦＤの回路図である。
【図６】光センサー方式のタッチパネルの構成図である。
【図７】本発明による第３の実施形態のタッチパネル方式の液晶表示装置における背面基板を例示する模式的な平面図である。
【図８】本発明による第３の実施形態のアンビニエントライトセンサー付き液晶表示装置を例示する斜視図である。
【図９】（Ａ）および（Ｂ）は、従来のＴＦＤの光電流特性を示す図であり、（Ａ）はリーク電流値のＴＦＤ印加電圧依存性を示す測定結果であり、（Ｂ）は、（Ａ）の測定結果から求めたリーク電流値のバラツキのＴＦＤ印加電圧依存性を示すグラフである。
【図１０】（Ａ）および（Ｂ）は、本発明による実施形態のＴＦＤの光電流特性を示す図であり、（Ａ）はリーク電流値のＴＦＤ印加電圧依存性を示す測定結果であり、（Ｂ）は、（Ａ）の測定結果から求めたリーク電流値のバラツキのＴＦＤ印加電圧依存性を示すグラフである。
【図１１】遮光層の効果を説明するための図であり、顕微レーザーラマン分光において、５２０ｃｍ−１近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度の、レーザー光の照射エネルギーに対する依存性を示すグラフである。
【図１２】反射防止膜の効果を説明するための図であり、顕微レーザーラマン分光において、５２０ｃｍ−１近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度の、レーザー光の照射エネルギーに対する依存性を示すグラフである。
【符号の説明】
【０１７６】
１０１              基板
１０２              遮光層
１０３、１０４      下地膜
１０５              非晶質ケイ素膜
１０５ａ            結晶性ケイ素領域
１０６、１１９      レーザー光
１０７ｔ、１０７ｄ            島状半導体層
１０８              ゲート絶縁膜
１０９              ゲート電極
１１０、１１５      マスク
１１１              ｎ型不純物（リン）
１１２              後のＴＦＴのソース・ドレイン領域
１１３              後のＴＦＤのｎ+領域
１１３ａ            ｎ型領域
１１４              チャネル領域
１１６              ｐ型不純物（ボロン）
１１７              後のＴＦＤのｐ型領域
１１７ａ            ｐ型領域
１１８              後の真性領域
１１８ａ            真性領域
１２０              窒化ケイ素膜
１２１              酸化ケイ素膜
１２２、１２３      電極・配線
１２４              薄膜トランジスタ
１２５              薄膜ダイオード
【図１】
2009010125.tif 000005
【図２】
2009010125.tif 000006
【図３】
2009010125.tif 000007
【図４】
2009010125.tif 000008
【図５】
2009010125.tif 000009
【図６】
2009010125.tif 000010
【図７】
2009010125.tif 000011
【図８】
2009010125.tif 000012
【図９】
2009010125.tif 000013
【図１０】
2009010125.tif 000014
【図１１】
2009010125.tif 000015
【図１２】
2009010125.tif 000016