(57)【要約】【課題】鈍波パルスによるリセット期間を短くすることができるプラズマディスプレイ装置を提供する。【解決手段】プラズマディスプレイ装置は，複数の表示電極と前記表示電極に交差する複数のアドレス電極とを有する表示パネルと，表示電極を駆動する表示電極駆動回路とを有する。そして，表示電極駆動回路は，リセット期間に所定の傾きで電位が変化する鈍波パルスを表示電極に印加し，リセット期間後のアドレス期間に表示電極に走査パルスを順次印加し，アドレス期間後のサステイン期間に表示電極に所定数のサステインパルスを印加する。さらに，前示電極駆動回路は，リセット期間とアドレス期間とサステイン期間とを有するサブフィールドの駆動を複数回繰り返す。そして，表示電極駆動回路は，各サブフィールド内の前記鈍波パルスの傾きを，当該サブフィールドより以前のサブフィールドのサステインパルス数に応じて制御する。【選択図】図６
2009139777.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示電極と前記表示電極に交差する複数のアドレス電極とを有する表示パネルと，
前記表示電極を駆動する表示電極駆動回路とを有するプラズマディスプレイ装置であって，
前記表示電極駆動回路は，リセット期間に所定の傾きで電位が変化する鈍波パルスを前記表示電極に印加し，前記リセット期間後のアドレス期間に前記表示電極に走査パルスを順次印加し，前記アドレス期間後のサステイン期間に前記表示電極に所定数のサステインパルスを印加し，
前記表示電極駆動回路は，前記リセット期間とアドレス期間とサステイン期間とを有するサブフィールドの駆動を複数回繰り返し，前記各サブフィールド内の前記鈍波パルスの傾きを，当該サブフィールドより以前のサブフィールドのサステインパルス数に応じて制御することを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１において，
前記表示電極駆動回路は，前記各サブフィールド内の前記鈍波パルスの傾きを，前記以前のサブフィールドのサステインパルス数が第１の数の場合は第１の傾きに制御し，前記以前のサブフィールドのサステインパルス数が前記第１の数より多い第２の数の場合は前記第１の傾きよりも大きい第２の傾きに制御することを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項１または２において，
前記以前のサブフィールドは，制御対象のサブフィールドの直前の１つのサブフィールドであることを特徴とするプラズマディスプレイ装置。
【請求項４】
請求項１または２において，
前記以前のサブフィールドは，制御対象のサブフィールドの直前の複数のサブフィールドであることを特徴とするプラズマディスプレイ装置。
【請求項５】
請求項１において，
前記複数のサブフィールドは，少なくとも，第１のサステインパルス数を有する第１のサブフィールドと，前記第１のサステインパルス数より多い第２のサステインパルス数を有する第２のサブフィールドと，第３のサステインパルス数を有する第３のサブフィールドとを順番に有し，
前記表示電極駆動回路は，前記第２のサブフィールドの前記鈍波パルスの傾きを第２の傾きに制御し，前記第３のサブフィールドの前記鈍波パルスの傾きを前記第２の傾きより大きい第３の傾きに制御することを特徴とするプラズマディスプレイ装置。
【請求項６】
請求項１において，
前記複数のサブフィールドは，少なくとも，第１のサステインパルス数を有する第１のサブフィールドと，前記第１のサステインパルス数より多い第２のサステインパルス数を有する第２のサブフィールドと，第３のサステインパルス数を有する第３のサブフィールドとを順番に有し，さらに，前記第２のサステインパルス数より多い第Ｎのサステインパルス数を有する第Ｎのサブフィールドを前記第１のサブフィールドの直前に有し，
前記表示電極駆動回路は，前記第２のサブフィールドの前記鈍波パルスの傾きを前記第Ｎ及び第１のサステインパルス数の合計値に応じた第２の傾きに制御し，前記第３のサブフィールドの前記鈍波パルスの傾きを前記第１，第２のサステインパルス数の合計値に応じた第３の傾きに制御し，前記第３の傾きは前記第２の傾きより小さいことを特徴とするプラズマディスプレイ装置。
【請求項７】
請求項１，２，５，６のいずれかにおいて，
前記鈍波パルスは，正電位に到達する正極性の鈍波パルスと，前記正極性の鈍波パルスに続き負電位に到達する負極性の鈍波パルスとを有し，
前記表示電極駆動回路は，前記正極性と負極性の鈍波パルスの傾きを前記以前のサブフィールドのサステインパルス数に応じて制御することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマディスプレイ装置に関し，特に，リセット期間を短縮したプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は，大画面の薄型テレビとして普及している。特に，近年においてはフルハイビジョン対応の薄型テレビとして注目を受けている。
【０００３】
プラズマディスプレイ装置のパネル駆動は，表示画像をセルに書き込むアドレス期間と，アドレス期間で書き込まれたセルを高輝度化するサステイン期間と，セルの壁電荷の状態をリセットするリセット期間とで構成される。そして，１つのフレーム画像は，リセット期間とアドレス期間とサステイン期間とからなる複数のサブフィールドにより階調表示が行われる。各サブフィールドのサステイン期間での発光回数を異ならせ，点灯するサブフィールドを組み合わせることで，多階調表示を可能にする。
【０００４】
上記のプラズマディスプレイ装置において，リセット期間は画像表示に寄与しない放電発光を伴い，リセット期間での放電発光は背景発光と称され，コントラスト低下の原因になっている。そこで，コントラストを向上させるために，リセット期間で鈍波パルス（または三角波パルス，ランプ波形パルス）を印加して微弱放電を発生させて壁電荷のリセット及び電荷調整を行うことが提案されている。例えば，特許文献１に記載される通りである。
【０００５】
特許文献１では，さらに，鈍波パルスの到達電位の維持時間を映像信号の表示率に応じて制御することで，背景発光規模を最小限に抑えて，コントラストを向上している。すなわち，直前のサブフィールドでの表示率が低ければ，リセット時の放電セルの数が少なく，リセット放電による電圧降下が小さくリセット不足が生じにくいので，鈍波パルスの到達電位の維持時間を短くしてもよい。一方，直前のサブフィールドでの表示率が高ければ，リセット時の放電セルの数が多く，リセット放電による電圧降下が大きくリセット不足が生じやすいので，鈍波パルスの到達電位の維持時間を長くする必要がある。このように，鈍波パルスの到達電位の維持時間を最適化することで，無駄な発光放電を抑制してコントラストを向上させることができる。
【特許文献１】特開２００６−２４３００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プラズマディスプレイ装置は，フルハイビジョン化に伴って，表示電極数が増大する傾向にあり，サブフィールド期間内のアドレス期間が長くなる傾向にある。そのため，１つのフレーム期間内に配置可能なサブフィールド数が制限され，多階調表示の障害になっている。さらに，前述の通り，背景発光を抑制するために鈍波パルスによるリセット駆動を行うと，高電圧矩形パルスによる強放電リセットに比較してリセット期間が長くなり，多階調表示をより困難にする。
【０００７】
そこで，本発明の目的は，鈍波パルスによるリセット期間を短くすることができるプラズマディスプレイ装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために，本発明の第１の側面によれば，プラズマディスプレイ装置は，複数の表示電極と前記表示電極に交差する複数のアドレス電極とを有する表示パネルと，前記表示電極を駆動する表示電極駆動回路とを有する。そして，前記表示電極駆動回路は，リセット期間に所定の傾きで電位が変化する鈍波パルスを前記表示電極に印加し，前記リセット期間後のアドレス期間に前記表示電極に走査パルスを順次印加し，前記アドレス期間後のサステイン期間に前記表示電極に所定数のサステインパルスを印加する。さらに，前記表示電極駆動回路は，前記リセット期間とアドレス期間とサステイン期間とを有するサブフィールドの駆動を複数回繰り返す。そして，前記表示電極駆動回路は，前記各サブフィールド内の前記鈍波パルスの傾きを，当該サブフィールドより以前のサブフィールドのサステインパルス数に応じて制御する。
【０００９】
本発明の第１の側面において好ましい態様によれば，前記表示電極駆動回路は，前記各サブフィールド内の前記鈍波パルスの傾きを，前記以前のサブフィールドのサステインパルス数が第１の数の場合は第１の傾きに制御し，前記以前のサブフィールドのサステインパルス数が前記第１の数より多い第２の数の場合は前記第１の傾きよりも大きい第２の傾きに制御する。
【００１０】
本発明の第１の側面において好ましい態様によれば，前記以前のサブフィールドは，制御対象のサブフィールドの直前の１つのサブフィールドである。
【００１１】
本発明の第１の側面において好ましい態様によれば，前記以前のサブフィールドは，制御対象のサブフィールドの直前の複数のサブフィールドである。
【００１２】
本発明の第１の側面において好ましい態様によれば，前記複数のサブフィールドは，少なくとも，第１のサステインパルス数を有する第１のサブフィールドと，前記第１のサステインパルス数より多い第２のサステインパルス数を有する第２のサブフィールドと，第３のサステインパルス数を有する第３のサブフィールドとを順番に有し，前記表示電極駆動回路は，前記第２のサブフィールドの前記鈍波パルスの傾きを第２の傾きに制御し，前記第３のサブフィールドの前記鈍波パルスの傾きを前記第２の傾きより大きい第３の傾きに制御する。
【００１３】
本発明の第１の側面において好ましい態様によれば，前記複数のサブフィールドは，少なくとも，第１のサステインパルス数を有する第１のサブフィールドと，前記第１のサステインパルス数より多い第２のサステインパルス数を有する第２のサブフィールドと，第３のサステインパルス数を有する第３のサブフィールドとを順番に有し，さらに，前記第２のサステインパルス数より多い第Ｎのサステインパルス数を有する第Ｎのサブフィールドを前記第１のサブフィールドの直前に有し，前記表示電極駆動回路は，前記第２のサブフィールドの前記鈍波パルスの傾きを前記第Ｎ及び第１のサステインパルス数の合計値に応じた第２の傾きに制御し，前記第３のサブフィールドの前記鈍波パルスの傾きを前記第１，第２のサステインパルス数の合計値に応じた第３の傾きに制御し，前記第３の傾きは前記第２の傾きより小さい。
【００１４】
本発明の第１の側面において好ましい態様によれば，前記鈍波パルスは，正電位に到達する正極性の鈍波パルスと，前記正極性の鈍波パルスに続き負電位に到達する負極性の鈍波パルスとを有し，前記表示電極駆動回路は，前記正極性と負極性の鈍波パルスの傾きを前記以前のサブフィールドのサステインパルス数に応じて制御する。
【発明の効果】
【００１５】
上記の発明によれば，表示電極駆動回路が，リセット期間における鈍波パルスの傾きを以前のサブフィールドでのサステインパルス数に応じて最適な傾きに制御するので，鈍波パルスを印加する期間を短くすることができる。
【発明を実施するための最良の形態】
【００１６】
以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００１７】
図１は，本実施の形態におけるプラズマディスプレイ装置のパネル構成図である。プラズマディスプレイパネル１０は，前面基板１１と背面基板１６とが放電空間を挟んで配置される。前面基板１１には，透明電極１２とその上に重ねた金属バス電極１３からなるＸ電極と，透明電極１４とその上に重ねた金属バス電極１５からなるＹ電極とが，複数対配置され，それらＸ，Ｙ電極は誘電体層ＩＦａで被覆されている。また，背面基板１６には，複数のアドレス電極１７と，アドレス電極１７の間に配置された隔壁１８と，アドレス電極１７及び隔壁１８上に設けられた蛍光体層１９Ｒ，１９Ｇ，１９Ｂとを有する。蛍光体層１９Ｒ，１９Ｇ，１９Ｂは，放電空間で放電が発生した時に生成される紫外線により励起されそれぞれ赤，緑，青の光を発光する。それらの発光は前面基板１１の透明電極１２，１４を通過して前面側に出射する。
【００１８】
図２は，図１のパネルの断面図である。図１のアドレス電極１７に沿った断面図であり，図１と同じ引用番号が与えられている。つまり，前面基板１１上には，透明電極１２と金属バス電極１３からなるＸ電極と，透明電極１４と金属バス電極１５からなるＹ電極と，それらを被覆する誘電体層ＩＦａとが形成され，さらに，誘電体層ＩＦａの上にはＭｇＯからなる保護膜２１と，単結晶のＭｇＯ粒子２２とが配置される。保護膜２１のＭｇＯは蒸着法やスパッタリング法で形成される多結晶体であるのに対して，ＭｇＯ粒子２２は単結晶体である。
【００１９】
背面基板１６上には，アドレス電極１７と，それを被覆する誘電体層ＩＦｂと，蛍光体１９とが形成されている。図２には隔壁１８は示されていない。
【００２０】
図３は，本実施の形態におけるプラズマディスプレイ装置の駆動回路ユニットの構成図である。図中，パネル１０は前面基板１１と背面基板１６とが重なった状態で示されていて，水平方向に延びるＸ電極Ｘ１〜ＸｍとＹ電極Ｙ１〜Ｙｍとが交互に配置され，垂直方向に延びるアドレス電極Ａ１〜Ａｎが配置されている。
【００２１】
駆動回路ユニットは，Ｘ電極を駆動するＸ電極駆動回路３０と，Ｙ電極を駆動するＹ電極駆動回路３２と，アドレス電極を駆動するアドレス電極駆動回路３５と，それら駆動回路３０，３２，３５に制御信号を供給して駆動回路の駆動動作を制御する制御部３６とを有する。Ｘ電極駆動回路３０は，全てのＸ電極に共通の駆動パルスを印加するＸ側共通駆動回路３１を有し，Ｘ側共通駆動回路３１は，Ｘ電極にリセットパルスとサステインパルスとを印加する。また，Ｙ電極駆動回路３２は，Ｙ電極Ｙ１〜Ｙｍに順次走査パルスを印加する走査駆動回路３３と，Ｙ電極にリセットパルスとサステインパルスとを印加するＹ側共通駆動回路３４とを有する。
【００２２】
制御回路３６は，水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃと同期クロックＣＬＫとアナログまたはデジタルの画像信号Ｖｉｄｅｏとを入力し，パネル１０を駆動するために必要な駆動制御信号３０Ｓ，３２Ｓ，３５Ｓをそれぞれの駆動回路３０，３２，３５に供給する。アドレス電極駆動回路への制御信号３５Ｓは，画像信号に対応してサブフィールド毎に生成された書き込みデータも含む。
【００２３】
図４は，本実施の形態におけるプラズマディスプレイ装置のパネル駆動を示す図である。パネル駆動において，１フィールドＦＬが複数のサブフィールドＳＦ１〜ＳＦｎを有し，各サブフィールドＳＦ１〜ＳＦｎは，リセット期間Ｔｒｅｓｅｔとアドレス期間Ｔａｄｄとサステイン期間Ｔｓｕｓとを有する。１つのフレーム画像が１回の垂直走査で表示されるプログレッシブ駆動の場合は，フィールドＦＬとフレームとは同じである。一方，１つのフレーム画像が２回の垂直走査で表示されるインターレス駆動の場合は，２つのフィールドＦＬが１つのフレームに対応する。
【００２４】
図５は，本実施の形態におけるパネル駆動の具体的な駆動波形図である。図５には，１つのサブフィールドＳＦの駆動波形が示されている。最初のリセット期間Ｔｒｅｓｅｔが開始する前の状態では，その直前のサブフィールドのサステイン期間Ｔｓｕｓで点灯したセルのＸ電極上に負電荷がＹ電極上に正電荷がそれぞれ壁電荷として蓄積されている。そして，リセット期間Ｔｒｅｓｅｔの前半では，アドレス電極駆動回路３５がアドレス電極を０Ｖに保ちながら，Ｘ電極駆動回路３０が負電圧−ＶｘをＸ電極に印加すると共に，Ｙ電極駆動回路３２が０Ｖから所定の傾きで電位が上昇して正の到達電圧＋Ｖｙｐに達する正の鈍波パルスＰＰをＹ電極に印加する。この正の鈍波パルスＰＰの印加により，直前のサステイン期間で点灯したセルのＸ，Ｙ電極間に微弱放電からなるリセット放電が発生する。このリセット放電により，Ｘ電極上には正電荷がＹ電極上には負電荷がそれぞれ壁電荷として形成される。
【００２５】
次に，リセット期間Ｔｒｅｓｅｔの後半では，Ｘ電極駆動回路３０が正電圧＋ＶｘをＸ電極に印加すると共に，Ｙ電極駆動回路３２が電圧＋Ｖｙｐから所定の傾きで電位が減少して負の到達電圧−Ｖｙｎに達する負の鈍波パルスＮＰをＹ電極に印加する。この負の鈍波パルスＮＰにより，Ｘ，Ｙ間に微弱放電が発生し正の鈍波パルスＰＰによるリセット放電で蓄積されたＸ，Ｙ電極上の壁電荷が減少し，最適な壁電荷量に調整される。さらに，負の鈍波パルスＮＰの印加により，アドレス電極とＹ電極との間でも微弱放電が発生しアドレス電極上の壁電荷も調整される。
【００２６】
リセット期間Ｔｒｅｓｅｔに続くアドレス期間Ｔａｄｄでは，Ｘ電極駆動回路３０がＸ電極を正電圧＋Ｖｘに維持し，Ｙ電極駆動回路３２内の走査駆動回路３３がＹ電極Ｙ１〜Ｙｍに負極性の走査パルス−Ｖｙを順番に印加する。また，Ｙ電極への走査パルス−Ｖｙ２の印加に同期して，アドレス電極駆動回路３５は，アドレス電極Ａ１〜Ａｎに書き込みデータに対応してアドレス電圧Ｖａを印加する。その結果，走査パルス−Ｖｙ２が印加されたＹ電極とアドレス電圧Ｖａが印加されたアドレス電極Ｖａとの間でアドレス放電が発生し，さらに，走査パルス−Ｖｙ２が印加されたＹ電極とＸ電極との間でもアドレス放電が発生する。これにより，書き込みが行われたセルのＸ，Ｙ電極の誘電体層上にはそれぞれ負電荷と正電荷が壁電荷として蓄積される。書き込みが行われていないセルにはアドレス放電が発生せずリセット状態のままである。
【００２７】
最後に，サステイン期間Ｔｓｕｓでは，Ｘ，Ｙ電極駆動回路３０，３２の共通駆動回路３１，３４が，正のサステインパルス＋Ｖｓと負のサステインパルス−ＶｓとをＹ電極とＸ電極とに交互に印加する。このサステインパルスが印加されたときのＸ，Ｙ電極間の印加電圧に，アドレス期間で蓄積された負電荷と正電荷による電圧が重畳されて，アドレス期間に書き込まれたセルにサステイン放電が発生する。サステインパルスの数は，各サブフィールドに与えられた輝度の重みに対応した数に設定されていて，アドレス放電が発生した点灯セルにサステイン放電が生じて，各サブフィールドに対応した輝度を出力する。
【００２８】
図５の駆動波形から理解できるとおり，パネルの表示電極対，Ｘ，Ｙ電極の数が増えると，アドレス期間Ｔａｄｄでの走査回数が増加しアドレス期間Ｔａｄｄが長くなる。また，リセット期間Ｔｒｅｓｅｔでは，所定の傾斜で電位が変化する正の鈍波パルスＰＰと負の鈍波パルスＮＰを印加しているので，矩形のリセットパルスに比較するとリセット期間Ｔｒｅｓｅｔも長くなる傾向にある。その結果，１つのサブフィールドに要する時間が長くなり，１フィールドＦＬ内に配置可能なサブフィールドの数が制約されることになる。
【００２９】
上記のリセット期間での正の鈍波パルスＰＰと負の鈍波パルスは，その立ち上がり電位と立ち下がり電位とが所定の傾斜で増加及び減少する。それにより，Ｘ，Ｙ間，Ａ，Ｙ間のリセット放電は微弱放電になり，背景発光輝度を低減することができる。微弱放電を発生させるためには，上記の鈍波パルスＰＰ，ＮＰの電位変化の傾きをある程度小さくする必要がある。この傾斜が大きすぎると，矩形パルスを印加した時と同様に強放電が発生するからである。矩形パルスによる強放電は発光輝度が高くなり好ましくない。さらに，鈍波パルスによる微弱放電の発光時間が短いほど背景発光を低減できるが，短くするためには鈍波パルスの傾きを大きくする必要があり強放電を招く危険がある。
【００３０】
そのため，従来では，全てのサブフィールドの鈍波パルスＰＰ，ＮＰの電位の傾きを，強放電が発生せずに微弱放電が発生する程度に小さい傾きに設定している。しかし，前述のとおり，フルハイビジョン化により表示電極数が増加し，各サブフィールド内のリセット期間を短くすることが求められ，鈍波パルスの傾きを可能な限り大きく設定することが望まれる。また，鈍波パルスのパルス幅を短くすることは背景発光を低減することにもなる。
【００３１】
図６は，本実施の形態におけるパネル駆動のリセットパルスの例を示す図である。図６には，サブフィールドＳＦ１〜ＳＦ４からなるフィールドＦＬと，その前後のフィールドのサブフィールドＳＦ４とＳＦ１とが示されている。そして，各サブフィールドＳＦ１〜ＳＦ４の正の鈍波パルスＰＰと負の鈍波パルスＮＰの傾きＴＲ１〜ＴＲ４の例が示されている。
【００３２】
この例では，サブフィールドＳＦ１〜ＳＦ４の維持放電パルス数ｎ１〜ｎ４が，ｎ１＜ｎ２＜ｎ３＜ｎ４の関係に設定されている。そして，Ｙ電極駆動回路は，各サブフィールド内の鈍波パルスＰＰ，ＮＰの傾きＴＲ１〜ＴＲ４を，そのサブフィールドより以前のサブフィールドのサステインパルス数ｎ１〜ｎ４に応じて制御する。図６の例では，維持放電パルス数が，ｎ４＞ｎ１＜ｎ２＜ｎ３＜ｎ４の関係に設定されているので，サブフィールドＳＦ１〜ＳＦ４の鈍波パルスＰＰ，ＮＰの傾きは，ＴＲ１＞ＴＲ２＜ＴＲ３＜ＴＲ４＜ＴＲ１の関係に制御される。このような傾きに制御することで，各サブフィールドＳＦ１〜ＳＦ４でのリセット時間ｔＲ１〜ｔＲ４は，リセットパルスの到達電位が同じという前提であれば，ｔＲ１＜ｔＲ２＞ｔＲ３＞ｔＲ４＞ｔＲ１になる。
【００３３】
鈍波パルスによる微弱放電は，正または負の鈍波パルスの印加により電極間の電圧が徐々に増大し，放電閾値を越えると微弱放電が発生する。この微弱放電により電極上には新たな壁電荷が発生し，壁電荷が電極間の電圧を放電閾値未満にし放電が停止する。さらに，鈍波パルスの印加により再び電極間の電圧が放電閾値を越えて微弱放電が発生する。このような微弱放電の繰り返しにより，電極上に壁電荷が生成される。
【００３４】
そして，プラズマディスプレイパネルの放電開始には，放電を誘起するプライミングになる荷電粒子，電子，の存在が必要である。このプライミングに寄与する電子は，例えば入射光に応答して光電効果よりＭｇＯ保護膜２１及びＭｇＯ粒子２２から励起される電子である。このＭｇＯ保護膜２１及びＭｇＯ粒子２２は，サステイン期間の繰り返し発生するサステイン放電によりプライミングに寄与する電子を放出しやすい状態になり，サステイン期間直後のリセット期間における鈍波パルスによる微弱放電に必要な電子を放出する。したがって，直前のサステイン期間でのサステインパルス数が多いほどＭｇＯ保護膜２１及びＭｇＯ粒子２２はプライミングに寄与する電子を放出しやすい状態になる。
【００３５】
発明者らの知見によれば，ＭｇＯ保護膜２１及びＭｇＯ粒子２２が電子を放出しやすい状態であればあるほど，鈍波パルスの傾きを大きく（急峻に）しても確実に微弱放電を発生することができる。逆に，ＭｇＯ保護膜２１及びＭｇＯ粒子２２が電子を放出しにくい状態であればあるほど，鈍波パルスの傾きを小さく（緩慢に）しなければ微弱放電は発生せず強放電が発生してしまう。
【００３６】
上記の知見に基づいて，図６に示したとおり，本実施の形態では，サブフィールドＳＦ１〜ＳＦ４の維持放電パルス数が，ｎ４＞ｎ１＜ｎ２＜ｎ３＜ｎ４の関係に設定されているのに対し，サブフィールドＳＦ１〜ＳＦ４の鈍波パルスＰＰ，ＮＰの傾きを，ＴＲ１＞ＴＲ２＜ＴＲ３＜ＴＲ４＜ＴＲ１の関係に制御する。すなわち，各サブフィールドの鈍波パルスの傾きを，直前の１つのサブフィールドのサステインパルス数に対応した傾きにする。具体的には，直前のサブフィールドのサステインパルス数が多いほど，プライミングの電子が放出しやすい状態になっているので，直後のリセットでの鈍波パルスの傾きを急峻にし，リセット期間を短くし微弱放電の輝度を低減する。逆に，直前のサブフィールドのサステインパルス数が少ないほど，プライミングの電子が放出しにくい状態になっているので，直後のリセットでの鈍波パルスの傾きを緩慢にし，強放電が発生しないようにする。
【００３７】
図６の例では，直前のサブフィールドのサステインパルス数が最も少ないサブフィールドＳＦ２では鈍波パルスの傾きＴＲ２が最も小さい（緩慢）に制御され，直前のサブフィールドのサステインパルス数が最も多いサブフィールドＳＦ１では鈍波パルスの傾きＴＲ１が最も大きく（急峻に）制御されている。これにより，強放電の発生を回避する目的で全ての鈍波パルスの傾きをＴＲ２のように最小に設定する場合に比較して，１つのフィールドＦＬ内のリセット期間の合計は短くなり，それに伴い背景発光も低減される。
【００３８】
図７は，別の実施の形態におけるパネル駆動のリセットパルスの例を示す図である。図７も図６と同様に，１つのフィールドＦＬが４つのサブフィールドＳＦ１〜ＳＦ４で構成され，それらのサステインパルス数はｎ１＜ｎ２＜ｎ３＜ｎ４の関係になっている。図６の例では，直前の１つのサブフィールドにおけるサステインパルス数に応じて，リセット用の鈍波パルスの傾きを制御しているのに対して，図７の例では，直前の２つのサブフィールドのサステインパルス数の合計に応じて，リセット用の鈍波パルスの傾きを制御している。
【００３９】
すなわち，サブフィールドＳＦ１のリセット用の鈍波パルスＰＰ，ＮＰは，直前の２つのサブフィールドＳＦ３，ＳＦ４のサステインパルス数の合計ｎ３＋ｎ４に応じて，傾きＴＲ１が最も大きく（急峻に）制御される。サブフィールドＳＦ２の鈍波パルスは，直前の２つのサブフィールドＳＦ４，ＳＦ１のサステインパルス数の合計ｎ４＋ｎ１に応じた傾きＴＲ２に制御される。ｎ３＋ｎ４＞ｎ４＋ｎ１であるので，それに対応する傾きはＴＲ１＞ＴＲ２となる。同様に，サブフィールドＳＦ３の鈍波パルスの傾きＴＲ３は，直前の２つのサブフィールドＳＦ１，ＳＦ２のサステインパルス数の合計ｎ１＋ｎ２に応じて制御され，サブフィールドＳＦ４の鈍波パルスの傾きＴＲ４は，直前の２つのサブフィールドＳＦ２，ＳＦ３のサステインパルス数の合計ｎ２＋ｎ３に応じて制御される。
【００４０】
すなわち，直前の２つのサブフィールドのサステインパルス数の合計は，ｎ３＋ｎ４＞ｎ４＋ｎ１＞ｎ１＋ｎ２＜ｎ２＋ｎ３＜ｎ３＋ｎ４の関係にあるので，それらに対応する鈍波パルスの傾きは，ＴＲ１＞ＴＲ２＞ＴＲ３＜ＴＲ４＜ＴＲ１に制御される。それに伴い，サブフィールドＳＦ１〜ＳＦ４のリセット期間は，ｔＲ１＜ｔＲ２＜ｔＲ３＞ｔＲ４＞ｔＲ１になる。つまり，鈍波パルスの傾きはＴＲ１が最大（最も急峻）でＴＲ３が最小（最も緩慢）である。
【００４１】
図７の場合も，全てのサブフィールドでの鈍波パルスの傾きをＴＲ３に設定するよりも，フィールド内のリセット期間の合計を短くすることができる。
【００４２】
図７の実施の形態では，直前の２つのサブフィールドのサステインパルス数の合計に応じてリセットパルスの傾きを制御している。図２のパネル断面図に示したとおり，前面基板１１には，ＭｇＯ保護膜２１とＭｇＯ粒子２２とが設けられている。ＭｇＯ保護膜２１は蒸着法またはスパッタリング法により生成される多結晶構造であるが，ＭｇＯ粒子２２は単結晶構造である。このＭｇＯ粒子２２を設ける理由は，プライミングに寄与する粒子（電子）を出しやすい状態を維持する時間が多結晶のＭｇＯ保護膜２１より長いからである。このように，プライミングに寄与する粒子を出しやすい状態をより長く維持する単結晶のＭｇＯ２２を設ける場合は，図７のように直前の複数のサブフィールドでのサステイン放電による状態を考慮して，その直後のリセット用鈍波パルスの傾きを制御するのが好ましい。よって，パネルのプライミングに寄与する粒子を出しやすい状態の持続特性に応じて，直前の何個のサブフィールドのサステインパルス数に基づいて鈍波パルスの傾きを設定すべきかが決定される。
【００４３】
図８は，本実施の形態における鈍波パルスを生成する回路を示す図である。図８には，Ｙ電極駆動回路３２内の共通駆動回路３４の鈍波パルス生成回路が示されている。正鈍波パルス発生のためのトランジスタＱ１が，抵抗群Ｒ１〜Ｒ４を介して到達電圧＋Ｖｙｐに接続されている。また，負鈍波パルス生成のためのトランジスタＱ２が，抵抗群Ｒ１１〜Ｒ１４を介して到達電圧−Ｖｙｎに接続されている。抵抗群Ｒ１〜Ｒ４はそれぞれ異なる抵抗値または同じ抵抗値でもよい。同様に抵抗群Ｒ１１〜Ｒ１４もそれぞれ異なる抵抗値または同じ抵抗値でもよい。
【００４４】
Ｘ電極とＹ電極との間にはセルの寄生容量Ｃｃが存在し，制御信号３２ＳによりトランジスタＱ１を導通させ抵抗群Ｒ１〜Ｒ４のスイッチ群ＳＷ１〜ＳＷ４のいずれかを導通させると，選択された抵抗とセル容量ＣｃとのＣＲ回路が形成され，ＣＲ時定数に応じた傾きで正の鈍波パルスが生成される。よって，制御信号３２Ｓによりスイッチ群ＳＷ１〜ＳＷ４を適宜選択して導通させることで，それに対応する抵抗値とセル容量とによるＣＲ時定数の傾きに正の鈍波パルスを制御することができる。
【００４５】
負の鈍波パルスは，上記と逆であり，制御信号３２ＳによりトランジスタＱ２を導通させ抵抗群Ｒ１１〜Ｒ１４のスイッチ群ＳＷ１１〜ＳＷ１４のいずれかを導通させると，選択された抵抗とセル容量ＣｃとのＣＲ回路が形成され，ＣＲ時定数に応じた傾きで負の鈍波パルスが生成される。つまり，スイッチ群ＳＷ１１〜ＳＷ１４を適宜選択して導通させることで所望の傾きに負の鈍波パルスを制御できる。
【００４６】
以上説明したとおり，本実施の形態によれば，各サブフィールドでのリセット用の鈍波パルスの傾きを，それより前のサブフィールドのサステインパルス数に応じて，パルス数が多いほど傾きを大きく（急峻に）することで，微弱放電の発生を確実にしつつリセット期間を短縮することができる。
【図面の簡単な説明】
【００４７】
【図１】本実施の形態におけるプラズマディスプレイ装置のパネル構成図である。
【図２】図１のパネルの断面図である。
【図３】本実施の形態におけるプラズマディスプレイ装置の駆動回路ユニットの構成図である。
【図４】本実施の形態におけるプラズマディスプレイ装置のパネル駆動を示す図である。
【図５】本実施の形態におけるパネル駆動の具体的な駆動波形図である。
【図６】本実施の形態におけるパネル駆動のリセットパルスの例を示す図である。
【図７】別の実施の形態におけるパネル駆動のリセットパルスの例を示す図である。
【図８】本実施の形態における鈍波パルスを生成する回路を示す図である。
【符号の説明】
【００４８】
ＦＬ：フィールド
ＳＦ１〜ＳＦ４：サブフィールド
ＰＰ，ＮＰ：鈍波パルス
ＴＲ１〜ＴＲ４：鈍波パルスの傾き
ｎ１〜ｎ４：サステインパルス数
【図１】
2009139777.tif 000003
【図２】
2009139777.tif 000004
【図３】
2009139777.tif 000005
【図４】
2009139777.tif 000006
【図５】
2009139777.tif 000007
【図６】
2009139777.tif 000008
【図７】
2009139777.tif 000009
【図８】
2009139777.tif 000010