(57)【要約】【課題】電源投入時や電源停止時に不要な画乱れ、欠陥等を表示しないような技術を提供すること。【解決手段】本発明は、表示領域１０の各画素に対して映像信号に応じた駆動を行う駆動素子と、表示領域１０に対する電源投入指示から映像信号の入力までの間、駆動素子の動作を停止させる信号を与える制御回路１１とを備える表示装置１である。また、本発明は、制御回路１１が、表示領域１０に対する電源停止指示があった段階で駆動素子の動作を停止させる信号を与えるものである。【選択図】図１
2009271392.tif 000002
【特許請求の範囲】
【請求項１】
表示領域の各画素に対して映像信号に応じた駆動を行う駆動素子と、
前記表示領域に対する電源投入指示から前記映像信号の入力までの間、前記駆動素子の動作を停止させる信号を与える制御部と
を備える表示装置。
【請求項２】
前記制御部は、前記表示領域に対する電源停止指示があった段階で前記駆動素子の動作を停止させる信号を与える
請求項１記載の表示装置。
【請求項３】
前記制御部は、前記表示領域に対する電源停止指示があった段階で一時的に前記駆動素子の動作を停止させる信号を与え、その後、前記画素に蓄積された映像信号を排出するため前記駆動素子を動作させる信号を与える
請求項１記載の表示装置。
【請求項４】
表示領域への電源と、前記表示領域の各画素への映像信号と、前記表示領域に対する電源投入指示から前記映像信号の入力までの間、前記各画素を駆動する駆動素子の動作を停止させるための信号とを表示装置へ与える
表示装置の駆動回路。
【請求項５】
前記表示領域に対する電源停止指示があった段階で前記駆動素子の動作を停止させるための信号を与える
請求項４記載の表示装置の駆動回路。
【請求項６】
前記表示領域に対する電源停止指示があった段階で一時的に前記駆動素子の動作を停止させる信号を与え、その後、前記画素に蓄積された映像信号を排出するため前記駆動素子を動作させるための信号を与える
請求項４記載の表示装置の駆動回路。
【請求項７】
表示領域の各画素に対して映像信号に応じた駆動を駆動素子によって行うにあたり、前記表示領域に対する電源投入指示から前記映像信号の入力までの間、前記駆動素子の動作を停止させる信号を与える
表示装置の駆動方法。
【請求項８】
前記表示領域に対する電源停止指示があった段階で前記駆動素子の動作を停止させる信号を与える
請求項７記載の表示装置の駆動方法。
【請求項９】
前記表示領域に対する電源停止指示があった段階で一時的に前記駆動素子の動作を停止させる信号を与え、その後、前記画素に蓄積された映像信号を排出するため前記駆動素子を動作させる信号を与える
請求項７記載の表示装置の駆動方法。
【請求項１０】
本体筐体に取り付けられる表示装置を有し、
前記表示装置が、
表示領域の各画素に対して映像信号に応じた駆動を行う駆動素子と、
前記表示領域に対する電源投入指示から前記映像信号の入力までの間、前記駆動素子の動作を停止させる信号を与える制御部と
を備える電子機器。
【請求項１１】
前記制御部は、前記表示領域に対する電源停止指示があった段階で前記駆動素子の動作を停止させる信号を与える
請求項１０記載の電子機器。
【請求項１２】
前記制御部は、前記表示領域に対する電源停止指示があった段階で一時的に前記駆動素子の動作を停止させる信号を与え、その後、前記画素に蓄積された映像信号を排出するため前記駆動素子を動作させる信号を与える
請求項１０記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示領域の各画素を駆動素子で駆動する表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
アクティブマトリクス型の駆動基板を備える表示装置では、支持基板上にゲート配線と信号配線がマトリクスを構成し、その交点に画素トランジスタ（ＴＦＴ：Thin Film Transistor）が形成される。ＴＦＴのゲートはゲート配線に接続され、ＴＦＴのソースは信号配線に接続され、ＴＦＴのドレインは画素電極に接続される。このようなＴＦＴでは、ゲート配線がオン電位であるとき、画素電極が信号配線電位を充電する。
【０００３】
一般的に表示装置の電源・入力信号シーケンスは、初めに電源系電圧が入力され、次にロジック信号、映像信号が入力され、これにより所定の表示動作を開始する。電源系電圧が入力されたときにロジック回路は不定であるため、画面上に画乱れや欠陥などが表示されてしまう。
【０００４】
そのため、表示装置の電源シーケンスや信号の入力タイミングをさまざまな方法で制御することで画乱れや欠陥などを表示させないようにしている。例えば、特許文献１では、電源ＯＮ・ＯＦＦ時にマスク期間を設けて全黒表示とする液晶表示装置および方法が開示されている。また、特許文献２では、電源系の出力を検出し、レベルホールド回路を利用して電源ＯＮ・ＯＦＦ時の不要な表示を出さないようにする半導体集積回路などが開示されている。
【０００５】
また、液晶表示装置においては、画素セルにＤＣ（直流）電圧が印加されると表示に焼き付きが生じるという問題があるため、電源系電圧が入力されてロジック回路が不定である状態では、電源ＯＮ・ＯＦＦ時に対向電極と信号配線とを同電位にすることで、画素セルにかかるＤＣを除去するなどの方法をとるものもある。
【０００６】
【特許文献１】特開平１１−２１２５２２４号公報
【特許文献２】特開平６−１９４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、外部駆動回路による表示装置の制御装置や制御方法によって、欠陥が見えないようにする技術がある一方、製品によって充分な電源シーケンスや制御回路が搭載されておらず、電源ＯＮ・ＯＦＦ時の画乱れや欠陥などが表示されてしまう不具合が生じている。
【０００８】
本発明は、電源投入時や電源停止時に不要な画乱れ、欠陥等を表示しないような技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、表示領域の各画素に対して映像信号に応じた駆動を行う駆動素子と、表示領域に対する電源投入指示から映像信号の入力までの間、駆動素子の動作を停止させる信号を与える制御部とを備える表示装置である。
【００１０】
このような本発明では、表示領域に対する電源投入指示から映像信号の入力までの間、駆動素子の動作が停止することから、この期間、駆動素子が不要な動作をしないことになる。
【００１１】
ここで、電源投入指示があった段階で駆動素子の動作を停止する期間は、電源投入指示から映像信号の入力までの全期間であっても、一部の期間であってもよい。すなわち、電源投入指示があった後、映像信号が入力されるまでの間で駆動素子の動作が不安定となり、映像の乱れが発生することを抑制できればよい。
【００１２】
また、本発明は、制御部が、表示領域に対する電源停止指示があった段階で駆動素子の動作を停止させる信号を与えるものである。このような本発明では、表示領域に対する電源停止指示があった段階で駆動素子の動作が停止することから、電源停止指示の後、駆動素子が不要な動作をしないことになる。
【００１３】
また、本発明は、表示領域への電源と、表示領域の各画素への映像信号と、表示領域に対する電源投入指示から映像信号の入力までの間、各画素を駆動する駆動素子の動作を停止させるための信号とを表示装置へ与える表示装置の駆動回路である。
【００１４】
このような本発明では、表示領域に対する電源投入指示から映像信号の入力までの間、駆動素子の動作を停止させる制御を行うことから、この期間、駆動素子が不要な動作をしないことになる。
【００１５】
また、本発明は、表示領域に対する電源停止指示があった段階で駆動素子の動作を停止させるための信号を与える駆動回路でもある。このような本発明では、表示領域に対する電源停止指示があった段階で駆動素子の動作を停止させる制御を行うことから、電源停止指示の後、駆動素子が不要な動作をしないことになる。
【００１６】
また、本発明は、表示領域の各画素に対して映像信号に応じた駆動を駆動素子によって行うにあたり、表示領域に対する電源投入指示から映像信号の入力までの間、駆動素子の動作を停止させる信号を与える表示装置の駆動方法である。
【００１７】
このような本発明では、表示領域に対する電源投入指示から映像信号の入力までの間、駆動素子の動作を停止させる制御を行うことから、この期間、駆動素子が不要な動作をしないことになる。
【００１８】
また、本発明は、表示領域に対する電源停止指示があった段階で駆動素子の動作を停止させる信号を与える駆動方法でもある。このような本発明では、表示領域に対する電源停止指示があった段階で駆動素子の動作を停止させる制御を行うことから、電源停止指示の後、駆動素子が不要な動作をしないことになる。
【００１９】
また、本発明は、上記表示装置を本体筐体に取り付けた電子機器でもある。これにより、表示領域に対する電源投入指示や電源停止指示があった後で、駆動素子が不要な動作をしないことになる。
【発明の効果】
【００２０】
本発明によれば、電源投入時や電源停止時に駆動素子が不要な動作をしないことから、不要な画乱れや欠陥を表示させないようにすることが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図に基づき説明する。
【００２２】
＜表示装置および駆動回路＞
図１は、本実施形態に係る表示装置および駆動回路を説明する模式図である。本実施形態に係る表示装置１は、表示領域１０の各画素に対して映像信号に応じた駆動を行う駆動素子を備えるもので、駆動素子としては、例えばＴＦＴ（Thin Film Transistor）が用いられている。駆動素子による駆動対象は、例えば液晶や有機ＥＬ（Electro-Luminescence）膜が挙げられる。
【００２３】
表示装置１の表示領域１０には、各画素に対応してＴＦＴ等の駆動素子がマトリクス状に設けられている。各駆動素子は、駆動回路２から送られる映像信号、タイミング信号によって制御され、各画素ごと映像信号に応じた駆動を行っている。
【００２４】
本実施形態の表示装置１では、ＴＦＴによる駆動において、表示領域１０に対する電源投入（電源ＯＮ）時や電源停止（電源ＯＦＦ）時に不要な画乱れや欠陥等を表示しないようにする点に特徴がある。
【００２５】
このような特徴を得るため、本実施形態では、表示領域１０に対する電源投入指示から映像信号の入力までの間、駆動素子の動作を停止させる信号を与える制御回路１１を備えている。具体的には、所定の信号を利用して例えばＴＦＴのゲート電圧をＯＦＦ電位に制御する制御回路１１を表示装置１の内部に備えている。
【００２６】
ここで、電源投入指示があった段階でＴＦＴのゲート電圧をＯＦＦ電位にする期間は、電源投入指示から映像信号の入力までの全期間であっても、一部の期間であってもよい。すなわち、電源投入指示があった後、映像信号が入力されるまでの間でＴＦＴの動作が不安定となり、映像の乱れが発生することを抑制できればよい。
【００２７】
図２は、駆動対象が液晶である場合の表示装置の画素回路の一例を示す図である。
【００２８】
この図に示すように、アクティブマトリックス型の表示装置１において、駆動基板１０ａ側に設定された表示領域１０には、複数の走査線３と複数の信号線５とが縦横に配線されており、それぞれの交差部に対応して１つの画素が設けられた画素アレイ部として構成されている。各画素に設けられる画素回路は、例えば画素電極１７、ＴＦＴである薄膜トランジスタＴｒ、および保持容量Ｃｓで構成されている。
【００２９】
一方、周辺領域１２には、走査線３を走査駆動する走査線駆動回路７と、輝度情報に応じた映像信号（すなわち入力信号）を信号線５に供給する信号線駆動回路９とが配置されている。
【００３０】
以上のような表示装置１のパネル構成においては、走査線駆動回路７による駆動により、薄膜トランジスタＴｒを介して信号線５から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電圧が画素電極１７に供給される。一方、保持容量Ｃｓの他方の電極に接続された共通電極としての対向電極にはコモン電位（対向電極電圧ＶＣＯＭ）が印加される。これにより、画素電極１７と対向電極との間に印加された電圧によって発生させた電界に応じて、液晶層を構成する液晶分子が基板面内において所定角度で向きを変えて表示光の光透過が制御される。
【００３１】
なお、上記の画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成したりしても良い。また、周辺領域１０ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【００３２】
図１に示す本実施形態の駆動回路２は、表示装置１や、図２に示すような回路構成の表示装置１に各種の制御信号を供給する。駆動回路２は、例えば、映像信号、タイミング信号、ロジック電源、対向電極電位を生成する信号生成回路２１、表示装置１の駆動素子であるＴＦＴを駆動するゲート電圧を生成するゲート電圧生成回路２２を備えている。なお、ＴＦＴを駆動するゲート電圧は、信号生成回路２１から出力される場合もある。
【００３３】
駆動回路２は、表示装置１へ送るタイミング信号のうちいずれかを表示装置１の制御回路１１に送る。これが制御回路１１による駆動素子（ＴＦＴ）の動作を制御するための信号として利用される。駆動回路２から制御回路１１に送られる駆動素子制御のための信号としては、例えばロジックイネーブル信号が挙げられる。
【００３４】
駆動回路２は、一つのパッケージや一つの集積回路によって構成される場合のほか、基板上にゲート電圧発生回路２１や信号生成回路２２が構成される場合もある。また、表示装置１を取り付ける筐体内に組み込まれている場合もある。
【００３５】
＜表示装置の駆動方法＞
ここで、図３のタイミングチャートを用い、表示装置における一般的な電源シーケンスを説明する。なお、図３に示すＶＤＤはアナログ部の電源電圧、ＶＣＣはロジック部の電源電圧、ＶＣＯＭは対向電極電圧、ＳＩＧは映像信号、Ｖｓｃは映像信号の中心電圧、ロジック駆動期間はロジック信号の有効期間を示し、各信号のタイミングに応じた駆動素子（ＴＦＴ）のゲート電源電圧Ｖｇの変化をパネル内部の信号変化として示す。
【００３６】
先ず、電源投入時のシーケンスを説明する。はじめに、表示領域に対する電源(ＶＣＣおよびＶＤＤ)の投入の指示を受け付ける。その際、対向電極電位ＶＣＯＭを０Ｖにしておく。ロジック信号はＬｏｗであり、映像信号ＳＩＧは信号中心電圧Ｖｓｃとする。
【００３７】
電源安定化後、ロジック信号はＬｏｗの状態で対向電極電位ＶＣＯＭを所定電位まで上昇する。その後、ロジック信号および映像信号ＳＩＧを入力する。以上で電源投入シーケンス終了し、以降は通常動作となる。
【００３８】
次に、電源停止時のシーケンスを説明する。表示領域に対する電源停止の指示を受け付けると、映像信号ＳＩＧを信号中心電圧Ｖｓｃとする。また、ロジック信号はＬｏｗとなる。そして、対向電極電位ＶＣＯＭ電圧を０Ｖまで落とす。ＶＣＯＭ電圧が０Ｖに落ちた後、電源（ＶＣＣおよびＶＤＤ)を０Ｖまで落とす。以上で電源停止シーケンス終了となる。
【００３９】
このような一般的な電源シーケンスでは、次のような問題が生じる。すなわち、一般的に表示領域内では所定の規格範囲内でいくつかの点欠陥等が許容されている。このような点欠陥等がある場合には、電源が投入され、ロジック回路、映像信号が入力されるまでの間、点欠陥が線欠陥として表示されることがある。これは、電源ＯＮ・ＯＦＦ時において駆動素子であるＴＦＴのゲート電源電圧（Ｖｇ）が電源（ＶＣＣおよびＶＤＤ)によって影響を受け、不必要に動作してしまうためである。
【００４０】
このような問題を解消するため、電源電圧が入力され、ロジック回路が不定の状態において、電源ＯＮ・ＯＦＦ時に対向電極と信号配線とを同電位にすることで画素セルにＤＣ（直流電圧）がかからないようにするなどの方法をとっている。
【００４１】
しかし、このような点欠陥のうち、画素電極とゲートライン（電源電位）とのショート、もしくは、画素電極と接地とのショートなど、電源と画素電極とがショートしている欠陥箇所に関しては、次のような問題が生じる。つまり、電源ＯＮ・ＯＦＦ時の駆動シーケンスによっては、立ち上がり時にゲートがＯＮ状態となり、点欠陥画素を通じて信号線がゲート電位、もしくは、接地電位となる。これにより、ノーマリーブラックの場合は信号配線に沿った画素が輝線欠陥に、またノーマリーホワイトの場合は信号配線に沿った画素が滅線欠陥なるなど、通常駆動では問題にならないが電源のＯＮ・ＯＦＦ時にのみ目立つ不要な症状が見られることになる。
【００４２】
例えば、特開２０００−３４７６２７号公報に開示される技術のように、電源の立ち上がり後にＤＣＧ（ディスチャージ）信号にて画素のＤＣを開放するものがある。ただし、この場合において、ＤＣＧ信号により画素のＤＣを除去する前のタイミングで、点欠陥画素を通じて信号線がゲート電位、もしくは、接地電位になることで、短い期間であるが線欠陥が視認されてしまう。
【００４３】
本実施形態では、表示装置内部で駆動素子の駆動電圧を制御することにより、上述のような点欠陥が存在することにより視認されてしまう電源ＯＮ・ＯＦＦ時の不要な欠陥を見えないようにすることができる。
【００４４】
＜第１実施形態＞
図４は、第１実施形態の表示装置に適用される制御回路の回路構成例を説明する図である。第１実施形態の回路構成例では、ＴＦＴ等の駆動素子の駆動電圧（例えば、ゲート電源電圧Ｖｇ）を電源電圧ＶＤＤから供給するにあたり、表示装置の外部から入力されるロジックイネーブル信号によってＯＮ、ＯＦＦを制御する制御回路１１を表示装置の内部に設けた構成である。
【００４５】
制御回路１１は、ロジックイネーブル信号を、レベルシフタ１１ａを介してアナログ電源（ＶＤＤ）のバッファ１１ｂに入力し、ロジックイネーブル信号によってゲート電源電圧Ｖｇを供給するか否かを制御している。
【００４６】
図５は、第１実施形態の回路構成例を用いた電源シーケンスを説明するタイミングチャートである。なお、図５に示すＶＤＤはアナログ部の電源電圧、ＶＣＣはロジック部の電源電圧、ＶＣＯＭは対向電極電圧、ＳＩＧは映像信号、Ｖｓｃは映像信号の中心電圧、ロジックイネーブル信号はロジック信号の開始と終わりとを示す信号を示し、各信号のタイミングに応じた駆動素子（ＴＦＴ）のゲート電源電圧Ｖｇの変化をパネル内部の信号変化として示す。
【００４７】
第１実施形態の回路構成を用いた電源シーケンスは、基本的には先に説明した図３に示すシーケンスと同じであるが、表示装置の走査に使用するロジック信号の開始と終わりを示すロジックイネーブル信号を新たに外部から入力している。
【００４８】
先ず、電源投入時のシーケンスを説明する。表示領域に対する電源(ＶＣＣおよびＶＤＤ)の投入が指示を受け付ける。その際、対向電極電位ＶＣＯＭを０Ｖにしておく。ロジックイネーブル信号はＬｏｗとなっており、映像信号ＳＩＧは信号中心電圧Ｖｓｃとする。
【００４９】
このロジックイネーブル信号を図４に示す制御回路１１によってアナログ電源レベルにレベルシフトし、アナログ電源を電源とするバッファ１１ｂを介して、画素トランジスタであるＴＦＴのゲート電源電圧（Ｖｇ）へ接続する。これにより、ロジックイネーブル信号がＬｏｗの期間はゲート電圧がＯＦＦ電位となることから、電源系（ＶＤＤ，ＶＣＣ，Ｖｃｏｍ）の電圧が投入されても、画素トランジスタのゲート電圧レベルはＯＦＦ電位を確実に維持することになる。
【００５０】
電源安定化後、ロジックイネーブル信号はＬｏｗの状態で対向電極電位ＶＣＯＭを所定電位まで上昇する。その後、ロジックイネーブル信号をＨｉｇｈにして映像信号ＳＩＧを入力する。ロジックイネーブル信号のＨｉｇｈによってＴＦＴのゲート電源電圧（Ｖｇ）がＯＮ電位となり、これ以降は通常動作となる。
【００５１】
次に、電源停止時のシーケンスを説明する。表示領域に対する電源停止の指示を受け付けると、映像信号ＳＩＧを信号中心電圧Ｖｓｃとする。これと同時にロジックイネーブル信号がＬｏｗとなり、ＴＦＴのゲート電源電圧（Ｖｇ）がＯＦＦ電位となる。そして、対向電極電位ＶＣＯＭ電圧を０Ｖまで落とす。ＶＣＯＭ電圧が０Ｖに落ちた後、電源（ＶＣＣおよびＶＤＤ)を０Ｖまで落とす。以上で電源停止シーケンス終了となる。
【００５２】
このように、電源ＯＮ・ＯＦＦにおいて映像信号が入力されない期間、ＴＦＴがＯＦＦとなって画素に電圧がかからないことから、電源ＯＮ・ＯＦＦ時に画乱れや欠陥などが表示されない効果を得ることができる。
【００５３】
＜第２実施形態＞
図６は、第２実施形態の表示装置に適用される制御回路の回路構成例を説明する図である。第２実施形態の回路構成例では、排他的論理和回路１１ｃおよびバッファ１１ｂによって制御回路１１を構成している。この制御回路１１では、ＴＦＴ等の駆動素子の駆動電圧（例えば、ゲート電源電圧Ｖｇ）を電源電圧ＶＤＤから供給するにあたり、表示装置１の外部から入力されるロジックイネーブル信号と、対向電極電圧ＶＣＯＭとを排他的論理和回路１１ｃに入力し、その出力によってＯＮ、ＯＦＦを制御する。本実施形態では、このような制御回路１１を表示装置１の内部に設けており、表示装置１の画素に残留ＤＣが残らないよう制御している。
【００５４】
図７は、第２実施形態の回路構成例を用いた電源シーケンスを説明するタイミングチャートである。なお、図７に示すＶＤＤはアナログ部の電源電圧、ＶＣＣはロジック部の電源電圧、ＶＣＯＭは対向電極電圧、ＳＩＧは映像信号、Ｖｓｃは映像信号の中心電圧、ロジックイネーブル信号はロジック信号の開始と終わりとを示す信号を示し、各信号のタイミングに応じた駆動素子（ＴＦＴ）のゲート電源電圧Ｖｇの変化をパネル内部の信号変化として示す。
【００５５】
第２実施形態の回路構成を用いた電源シーケンスは、基本的には先に説明した図５に示す第１実施形態と同じであるが、表示領域に対する電源停止の指示があった段階で一時的に駆動素子であるＴＦＴの動作を停止させる信号を与え、その後、画素に蓄積された映像信号（残留ＤＣ）を排出するためＴＦＴのゲートをＯＮ電位にする信号を与えている。
【００５６】
先ず、電源投入時のシーケンスを説明する。表示領域に対する電源(ＶＣＣおよびＶＤＤ)の投入が指示を受け付ける。その際、対向電極電位ＶＣＯＭを０Ｖにしておく。ロジックイネーブル信号はＬｏｗとなっており、映像信号ＳＩＧは信号中心電圧Ｖｓｃとする。
【００５７】
このロジックイネーブル信号と対向電極電位ＶＣＯＭが図６に示す制御回路１１の排他的論理和回路１１ｃに入力されている。このとき、対向電極電位ＶＣＯＭはロジック信号レベルにレベルシフトされている。対向電極電位ＶＣＯＭが立ち上がることで、ロジックイネーブル信号がＬｏｗの期間は排他的論理和回路１１ｃからの出力がＬｏｗとなり、ゲート電圧がＯＦＦ電位となる。排他的論理和回路１１ｃの出力は、レベルシフタ１１ｂによってアナログ電源レベルにレベルシフトされ、アナログ電源（ＶＤＤ）のバッファ１１ｂに入力され、その出力が駆動素子であるＴＦＴのゲート電源電圧（Ｖｇ）となる。
【００５８】
ゲート電圧がＯＦＦ電位となることで、電源系（ＶＤＤ，ＶＣＣ，Ｖｃｏｍ）の電圧が投入されても、画素トランジスタのゲート電圧レベルはＯＦＦ電位を確実に維持することになる。
【００５９】
電源安定化後、ロジックイネーブル信号はＬｏｗの状態で対向電極電位ＶＣＯＭを所定電位まで上昇する。その後、ロジックイネーブル信号をＨｉｇｈにして映像信号ＳＩＧを入力する。ロジックイネーブル信号のＨｉｇｈによってＴＦＴのゲート電源電圧（Ｖｇ）がＯＮ電位となり、これ以降は通常動作となる。
【００６０】
次に、電源停止時のシーケンスを説明する。表示領域に対する電源停止の指示を受け付けると、映像信号ＳＩＧを信号中心電圧Ｖｓｃとする。これと同時にロジックイネーブル信号がＬｏｗとなり、排他的論理和回路１１ｃからの出力がＬｏｗとなって、ＴＦＴのゲート電源電圧（Ｖｇ）がＯＦＦ電位となる。
【００６１】
このとき、対向電極電位ＶＣＯＭがＬｏｗでロジックイネーブル信号がＬｏｗの期間はゲート電圧がＯＮ電位となり、この期間にＶＣＯＭと信号線とを同電位状態とすることで、画素セルにＤＣが残らないようにすることができる。ここで、一例として、電源停止指示の受け付けからＤＣ除去開始までの期間として例えば８ｍｓ以下、ＤＣ除去期間として例えば１００ｍｓ程度を設ける。そして、電源（ＶＣＣおよびＶＤＤ)を０Ｖまで落とす。以上で電源停止シーケンス終了となる。
【００６２】
なお、この期間で液晶表示装置のＴＦＴのゲート電圧をＯＮ電位にしなくても、画素セルの残留ＤＣをＴＦＴアレイ基板や液晶を通して除去される場合は、ＶＣＯＭと信号線とを同電位にする必要はない。
【００６３】
＜第３実施形態＞
図８は、第３実施形態の表示装置に適用される制御回路の回路構成例を説明する図である。第３実施形態の回路構成例では、ＴＦＴ等の駆動素子の駆動電圧（例えば、ゲート電源電圧Ｖｇ）を電源電圧ＶＤＤから供給するにあたり、表示装置の外部から入力されるロジックイネーブル信号によってＯＮ、ＯＦＦを制御する制御回路１１を表示装置の内部に設けた構成である。
【００６４】
制御回路１１は、ロジックイネーブル信号を、レベルシフタ１１ａを介してアナログ電源（ＶＤＤ）のバッファ１１ｂに入力し、ロジックイネーブル信号によってゲート電源電圧Ｖｇを供給するか否かを制御している。
【００６５】
図９は、第３実施形態の回路構成例を用いた電源シーケンスを説明するタイミングチャートである。なお、図９に示すＶＤＤはアナログ部の電源電圧、ＶＣＣはロジック部の電源電圧、ＶＣＯＭは対向電極電圧、ＳＩＧは映像信号、Ｖｓｃは映像信号の中心電圧、ロジックイネーブル信号はロジック信号の開始と終わりとを示す信号を示し、各信号のタイミングに応じた駆動素子（ＴＦＴ）のゲート電源電圧Ｖｇの変化をパネル内部の信号変化として示す。
【００６６】
第３実施形態の回路構成を用いた電源シーケンスは、基本的には先に説明した図５に示す第１実施形態と同じであるが、表示領域に対する電源停止の指示があった段階で、ＶＣＯＭを一定期間保ったまま映像信号をＶｓｃとし、画素に蓄積された映像信号が排出された後、駆動素子（ＴＦＴ）のゲート電源電位Ｖｇを停止させるための信号を与えている。
【００６７】
先ず、電源投入時のシーケンスを説明する。表示領域に対する電源(ＶＣＣおよびＶＤＤ)の投入が指示を受け付ける。その際、対向電極電位ＶＣＯＭを０Ｖにしておく。ロジックイネーブル信号はＬｏｗとなっており、映像信号ＳＩＧは信号中心電圧Ｖｓｃとする。
【００６８】
このロジックイネーブル信号を図８に示す制御回路１１によってアナログ電源レベルにレベルシフトし、アナログ電源を電源とするバッファ１１ｂを介して、画素トランジスタであるＴＦＴのゲート電源電圧（Ｖｇ）へ接続する。これにより、ロジックイネーブル信号がＬｏｗの期間はゲート電圧がＯＦＦ電位となることから、電源系（ＶＤＤ，ＶＣＣ，Ｖｃｏｍ）の電圧が投入されても、画素トランジスタのゲート電圧レベルはＯＦＦ電位を確実に維持することになる。
【００６９】
電源安定化後、ロジックイネーブル信号はＬｏｗの状態で対向電極電位ＶＣＯＭを所定電位まで上昇する。その後、ロジックイネーブル信号をＨｉｇｈにして映像信号ＳＩＧを入力する。ロジックイネーブル信号のＨｉｇｈによってＴＦＴのゲート電源電圧（Ｖｇ）がＯＮ電位となり、これ以降は通常動作となる。
【００７０】
次に、電源停止時のシーケンスを説明する。表示領域に対する電源停止の指示を受け付けると、映像信号ＳＩＧを信号中心電圧Ｖｓｃとする。一方、電源停止の指示を受けてから一定期間、ロジックイネーブル信号をＨｉｇｈに保ち、ＴＦＴのゲート電源電圧（Ｖｇ）もＯＮ電位を保っておく。そして、この一定期間内でＶＣＯＭと信号線とを同電位状態にして、画素セルの残留ＤＣを除去する。一定期間の一例としては、残留ＤＣを除去できる例えば数１０ｍｓ程度である。そして、一定期間後、電源（ＶＣＣおよびＶＤＤ)を０Ｖまで落とす。以上で電源停止シーケンス終了となる。
【００７１】
なお、この一定期間で液晶表示装置のＴＦＴのゲート電圧をＯＮ電位にしなくても、画素セルの残留ＤＣをＴＦＴアレイ基板や液晶を通して除去される場合は、ＶＣＯＭと信号線とを同電位にする必要はない。
【００７２】
上記説明した各実施形態において、ロジックイネーブル信号については、映像信号ＳＩＧと必ずしも同期している必要はなく、また、その他のロジック信号と一致していなくてもよい。また、他の目的で外部から入力されている信号で代用可能することも可能である。例えば、液晶表示装置については画素の残留ＤＣ除去を行う目的で、ロジックイネーブル信号に相当する信号が入力されているものもあり、この信号をロジックイネーブル信号の代わりに用いてもよい。
【００７３】
このように、駆動素子を駆動するための電源電圧を所定の入力信号に応じて制御することで、容易に表示装置内部で表示／非表示の状態を制御でき、電源ＯＮ・ＯＦＦ時の画乱れや欠陥などを表示させないようにすることができる。
【００７４】
＜実施形態の効果＞
本実施形態では、表示装置１の内部回路にて駆動素子である画素トランジスタのゲート電圧を制御することで電源ＯＮ・ＯＦＦ時に画乱れや欠陥などを表示しないようにするため、さまざまな製品に搭載されても容易に同様の効果を得ることが可能になる。
【００７５】
また、本実施形態においては、表示装置１に電源ＯＮ・ＯＦＦ時に、画素トランジスタのゲート電圧をＯＦＦ電位にコントロールすることで、電源ＯＮ・ＯＦＦ時の画乱れや欠陥などを表示しないようにするが、それだけでは十分でない表示装置もある。
【００７６】
一部の液晶表示装置のように画素セルの残留ＤＣを除去することが必要な場合については、電源ＯＮ時にはゲート電圧をＯＦＦ電位に制御するが、電源ＯＦＦ時には第２実施形態のような制御によって、画素セルの残留ＤＣを除去する期間を設けることができる。これにより、電源ＯＮ時の画乱れや欠陥などを表示させずに、かつ、電源ＯＦＦ時には液晶を含む画素セルに残留ＤＣが残らないようにすることができる。
【００７７】
このようにして、駆動素子のアクティブマトリクスの表示装置１において、表示装置内で用途に合った画素トランジスタのゲート電圧制御によって、様々な製品に搭載されても容易に電源ＯＮ・ＯＦＦ時の画乱れや欠陥などを表示しないようにすることができる。
【００７８】
また、容易な電源シーケンスにて画乱れや欠陥を表示しないため、表示装置１を用いた製品のコスト抑制が期待できる。さらに、許容される点欠陥などが電源ＯＮ・ＯＦＦ時に線欠陥として視認されることが防げるため、良品の表示装置１の歩留まりを向上することができる。
【００７９】
＜電子機器への適用例＞
以上説明した本実施形態に係る表示装置は、図１０〜図１４に示す様々な電子機器、例えば、テレビ、プロジェクション装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本実施形態が適用される電子機器の一例について説明する。
【００８０】
図１０は、本実施形態が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本実施形態に係る表示装置を用いることにより作成される。
【００８１】
図１１は、本実施形態が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本実施形態に係る表示装置を用いることにより作製される。
【００８２】
図１２は、本実施形態が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本実施形態に係る表示装置を用いることにより作製される。
【００８３】
図１３は、本実施形態が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本実施形態に係る表示装置を用いることにより作製される。
【００８４】
図１４は、本実施形態が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本実施形態に係る表示装置を用いることにより作製される。
【００８５】
＜表示撮像装置＞
本実施形態に係る表示装置は、以下のような表示撮像装置に適用可能である。また、この表示撮像装置は、先に説明した各種電子機器に適用可能である。図１５には、表示撮像装置の全体構成を表すものである。この表示撮像装置は、Ｉ／Ｏディスプレイパネル２０００と、バックライト１５００と、表示ドライブ回路１２００と、受光ドライブ回路１３００と、画像処理部１４００と、アプリケーションプログラム実行部１１００とを備えている。
【００８６】
Ｉ／Ｏディスプレイパネル２０００は、複数の画素が全面に渡ってマトリクス状に配置された液晶パネルからなり、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する機能（表示機能）を有すると共に、後述するようにこのＩ／Ｏディスプレイ２０００に接触または近接する物体を撮像する機能（撮像機能）を有するものである。また、バックライト１５００は、例えば複数の発光ダイオードが配置されてなるＩ／Ｏディスプレイパネル２０００の光源であり、Ｉ／Ｏディスプレイ２０００の動作タイミングに同期した所定のタイミングで、高速にオン・オフ動作を行うようになっている。
【００８７】
表示ドライブ回路１２００は、Ｉ／Ｏディスプレイパネル２０００において表示データに基づく画像が表示されるように（表示動作を行うように）、このＩ／Ｏディスプレイパネル２０００の駆動を行う（線順次動作の駆動を行う）回路である。
【００８８】
受光ドライブ回路１３００は、Ｉ／Ｏディスプレイパネル２０００において受光データが得られるように（物体を撮像するように）、このＩ／Ｏディスプレイパネル２０００の駆動を行う（線順次動作の駆動を行う）回路である。なお、各画素での受光データは、例えばフレーム単位でフレームメモリ１３００Ａに蓄積され、撮像画像として画像処理部１４へ出力されるようになっている。
【００８９】
画像処理部１４００は、受光ドライブ回路１３００から出力される撮像画像に基づいて所定の画像処理（演算処理）を行い、Ｉ／Ｏディスプレイ２０００に接触または近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。なお、この検知する処理の詳細については後述する。
【００９０】
アプリケーションプログラム実行部１１００は、画像処理部１４００による検知結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば検知した物体の位置座標を表示データに含むようにし、Ｉ／Ｏディスプレイパネル２０００上に表示させるものなどが挙げられる。なお、このアプリケーションプログラム実行部１１００で生成される表示データは表示ドライブ回路１２００へ供給されるようになっている。
【００９１】
次に、図１６を参照してＩ／Ｏディスプレイパネル２０００の詳細構成例について説明する。このＩ／Ｏディスプレイパネル２０００は、表示エリア（センサエリア）２１００と、表示用Ｈドライバ２２００と、表示用Ｖドライバ２３００と、センサ読み出し用Ｈドライバ２５００と、センサ用Ｖドライバ２４００とを有している。
【００９２】
表示エリア（センサエリア）２１００は、有機電界発光素子からの光を変調して表示光を出射すると共にこのエリアに接触または近接する物体を撮像する領域であり、発光素子（表示素子）である有機電界発光素子と後述する受光素子（撮像素子）とがそれぞれマトリクス状に配置されている。
【００９３】
表示用Ｈドライバ２２００は、表示ドライブ回路１２００から供給される表示駆動用の表示信号および制御クロックに基づいて、表示用Ｖドライバ２３００と共に表示エリア２１００内の各画素の有機電界発光素子を駆動するものである。
【００９４】
センサ読み出し用Ｈドライバ２５００は、センサ用Ｖドライバ２４００と共にセンサエリア２１００内の各画素の受光素子を線順次駆動し、受光信号を取得するものである。
【００９５】
次に、図１７を参照して、表示エリア２１００内の各画素とセンサ読み出し用Ｈドライバ２５００との接続関係について説明する。この表示エリア２１００では、赤（Ｒ）用の画素３１００と、緑（Ｇ）用の画素３２００と、青（Ｂ）用の画素３３００とが並んで配置されている。
【００９６】
各画素の受光センサ３１００ｃ，３２００ｃ，３３００ｃに接続されたコンデンサに蓄積された電荷は、それぞれのバッファアンプ３１００ｆ，３２００ｆ，３３００ｆで増幅され、読み出しスイッチ３１００ｇ，３２００ｇ，３３００ｇがオンになるタイミングで、信号出力用電極を介してセンサ読み出し用Ｈドライバ２５００へ供給される。なお、各信号出力用電極には定電流源４１００ａ，４１００ｂ，４１００ｃがそれぞれ接続され、センサ読み出し用Ｈドライバ２５００で感度良く受光量に対応した信号が検出されるようになっている。
【図面の簡単な説明】
【００９７】
【図１】本実施形態に係る表示装置および駆動回路を説明する模式図である。
【図２】駆動対象が液晶である場合の表示装置の画素回路の一例を示す図である。
【図３】表示装置における一般的な電源シーケンスを説明するタイミングチャートである。
【図４】第１実施形態の表示装置に適用される制御回路の回路構成例を説明する図である。
【図５】第１実施形態の回路構成例を用いた電源シーケンスを説明するタイミングチャートである。
【図６】第２実施形態の表示装置に適用される制御回路の回路構成例を説明する図である。
【図７】第２実施形態の回路構成例を用いた電源シーケンスを説明するタイミングチャートである。
【図８】第３実施形態の表示装置に適用される制御回路の回路構成例を説明する図である。
【図９】第３実施形態の回路構成例を用いた電源シーケンスを説明するタイミングチャートである。
【図１０】本実施形態が適用されるテレビを示す斜視図である。
【図１１】本実施形態が適用されるデジタルカメラを示す斜視図である。
【図１２】本実施形態が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図１３】本実施形態が適用されるビデオカメラを示す斜視図である。
【図１４】本実施形態が適用される携帯端末装置、例えば携帯電話機を示す図である。
【図１５】表示撮像装置の構成を表すブロック図である。
【図１６】Ｉ／Ｏディスプレイパネルの構成例を表すブロック図である。
【図１７】各画素とセンサ読み出し用Ｈドライバとの接続関係を説明するための回路図である。
【符号の説明】
【００９８】
１…表示装置、２…駆動回路、１０…表示領域、１１…制御回路、２１…ゲート電圧生成回路、２２…信号生成回路
【図１】
2009271392.tif 000003
【図２】
2009271392.tif 000004
【図３】
2009271392.tif 000005
【図４】
2009271392.tif 000006
【図５】
2009271392.tif 000007
【図６】
2009271392.tif 000008
【図７】
2009271392.tif 000009
【図８】
2009271392.tif 000010
【図９】
2009271392.tif 000011
【図１０】
2009271392.tif 000012
【図１１】
2009271392.tif 000013
【図１２】
2009271392.tif 000014
【図１３】
2009271392.tif 000015
【図１４】
2009271392.tif 000016
【図１５】
2009271392.tif 000017
【図１６】
2009271392.tif 000018
【図１７】
2009271392.tif 000019