(57)【要約】【課題】ホストがクライアントの動作状態を検出しなくても、ホストとクライアントとの間で適切にデータの送受信を行うことができるようにすること。【解決手段】ホスト回路４が、アドレス信号の送出に先行して、通信用レジスタリセット信号をバス７に送出するようにした。また、クライアント回路６1〜６mが、通信用レジスタリセット信号を検出すると、アイドル期間からアドレス期間に移行するようにした。そのため、例えば、データの送受信に先行して、ホスト回路４からバス７に通信用レジスタリセット信号を送出することで、クライアント回路６1〜６mにアドレス信号の検出を開始させることができる可能性がある。そのため、例えば、ホスト回路４がクライアント回路６1〜６mの動作状態を検出しなくても、ホスト回路４とクライアント回路６1〜６mとの間で適切にデータの送受信を行うことができる可能性がある。【選択図】図１
2009271791.tif 000002
【特許請求の範囲】
【請求項１】
ホストと、クライアントと、前記ホストと前記クライアントとの間の通信路となる共通ラインと、を含む通信システムであって、
前記ホストは、
前記共通ラインにリセット信号を送出するリセット信号送出手段と、
前記リセット信号の送出が終了した後、前記クライアントを指定するアドレス信号を前記共通ラインに送出するアドレス信号送出手段と、
前記アドレス信号の送出が終了した後、前記アドレス信号によって指定されたクライアントと前記共通ラインを介してデータの送受信を行うホスト用通信手段と、を備え、
前記クライアントは、
前記共通ラインに送出された前記リセット信号を検出するリセット信号検出手段と、
前記リセット信号検出手段で前記リセット信号が検出されると、当該リセット信号の後に前記共通ラインに送出される前記アドレス信号を検出するアドレス信号検出手段と、
前記アドレス信号検出手段で検出されたアドレス信号が自クライアントを指定するアドレス信号である場合に、前記ホストと前記共通ラインを介して前記データの送受信を行うクライアント用通信手段と、を備えたことを特徴とする通信システム。
【請求項２】
前記リセット信号送出手段は、前記リセット信号として、第１のリセット信号および第２のリセット信号のいずれかを前記共通ラインに送出し、
前記クライアントは、所定の情報を記憶する複数の情報記憶手段を備え、
前記リセット信号検出手段は、
前記第１のリセット信号を検出した場合には、前記複数の情報記憶手段を全て初期化し、
前記第２のリセット信号を検出した場合には、前記複数の情報記憶手段のうち、特定の情報記憶手段のみを初期化し、
前記アドレス信号検出手段は、前記特定の情報記憶手段が初期化されると、前記共通ラインに送出される前記アドレス信号の検出を開始することを特徴とする請求項１に記載の通信システム。
【請求項３】
前記リセット信号送出手段は、
前記第１のリセット信号を送出する場合には、前記共通ラインを特定の状態に第１の設定時間以上保持し、
前記第２のリセット信号を送出する場合には、前記共通ラインを前記特定の状態に前記第１の設定時間より短い第２の設定時間以上保持し、
前記リセット信号検出手段は、
前記共通ラインが前記特定の状態に前記第１の設定時間以上保持されている場合には、前記第１のリセット信号を検出したと判定し、前記複数の情報記憶手段を全て初期化し、
前記共通ラインが前記特定の状態に前記第１の設定時間未満で且つ前記第２の設定時間以上保持されている場合には、前記第２のリセット信号を検出したと判定し、前記特定の情報記憶手段のみを初期化することを特徴とする請求項２に記載の通信システム
【請求項４】
前記特定の情報記憶手段は、自クライアントと前記ホストとの間で行う前記データの送受信に関する情報を記憶する通信用レジスタであり、
前記リセット信号検出手段は、前記特定の情報記憶手段の初期化として、自クライアントの前記通信用レジスタに記憶されている情報を初期化することを特徴とする請求項２または３に記載の通信システム。
【請求項５】
前記共通ラインは、導線であり、
前記特定の状態は、第１の検出電位であり、
前記クライアントから前記ホストへ送信される送信信号のビット値０および１のいずれか一方には、前記第１の検出電位が対応づけられており、当該送信信号のビット値０および１の他方には、前記第１の検出電位と異なる第２の検出電位が対応づけられており、
前記第２の検出電位を供給する電源と、前記共通ラインに前記電源を接続する抵抗と、を備え、
前記クライアントは、
当該クライアントから前記ホストへ送信される送信信号のビット値に対応する電位を出力するクライアント用ビット値対応電位出力手段と、
前記クライアント用ビット値対応電位出力手段から出力される電位を所定時間遅れて出力するクライアント用制御信号生成手段と、
前記クライアント用制御信号生成手段から第１の検出電位が出力されているときのみ前記クライアント用ビット値対応電位出力手段から出力される電位を前記共通ラインに出力するクライアント用共通ライン電位制御手段と、を備えたことを特徴とする請求項４に記載の通信システム。
【請求項６】
前記共通ラインは、導線であり、
前記特定の状態は、第１の検出電位であり、
前記ホストから前記クライアントへ送信される送信信号のビット値０および１のいずれか一方には、第１の検出電位が対応づけられており、当該送信信号のビット値０および１の他方には、前記第１の検出電位と異なる第２の検出電位が対応づけられており、
前記第２の検出電位を供給する電源と、前記共通ラインに前記電源を接続する抵抗と、を備え、
前記ホストは、
前記送信信号のビット値に対応する電位を出力するホスト用ビット値対応電位出力手段と、
前記ホスト用ビット値対応電位出力手段から出力される電位を所定時間遅れて出力するホスト用制御信号生成手段と、
前記ホスト用制御信号生成手段から第１の検出電位が出力されているときのみ前記ホスト用ビット値対応電位出力手段から出力される電位を前記共通ラインに出力するホスト用共通ライン電位制御手段と、を備えたことを特徴とする請求項４または５に記載の通信システム。
【請求項７】
前記クライアントが前記ホストに送信する信号は、前記データの送受信のための信号を含み、
前記ホストが前記クライアントに送信する送信する送信信号は、前記リセット信号、前記アドレス信号、および、前記データの送受信のための信号を含むことを特徴とする請求項５または６に記載の通信システム。
【請求項８】
クライアントとの間の通信路となる共通ラインにリセット信号を送出するリセット信号送出手段と、
前記リセット信号の送出が終了した後、前記クライアントを指定するアドレス信号を前記共通ラインに送出するアドレス信号送出手段と、
前記アドレス信号の送出が終了した後、前記アドレス信号によって指定されたクライアントと前記共通ラインを介してデータの送受信を行うホスト用通信手段と、を含むことを特徴とするホスト。
【請求項９】
ホストと自クライアントとの間の通信路となる共通ラインに送出されるリセット信号を検出するリセット信号検出手段と、
前記リセット信号検出手段でリセット信号が検出されると、当該リセット信号の後に前記共通ラインに送出されるアドレス信号を検出するアドレス信号検出手段と、
前記アドレス信号検出手段で検出されたアドレス信号が自クライアントを指定するアドレス信号である場合に、前記ホストと前記共通ラインを介して前記データの送受信を行うクライアント用通信手段と、を含むことを特徴とするクライアント。
【請求項１０】
ホストと、クライアントの通信路である共通配線と前記ホストとの間の通信路となる本体内配線と、を含み、
前記ホストは、
前記本体内配線にリセット信号を送出するリセット信号送出手段と、
前記リセット信号の送出が終了した後、前記クライアントを指定するアドレス信号を前記共通ラインに送出するアドレス信号送出手段と、
前記アドレス信号の送出が終了した後、前記アドレス信号によって指定されたクライアントと前記配線および前記本体内配線を介してデータの送受信を行うホスト用通信手段と、を備えたことを特徴とする携帯電話機の電話機本体。
【請求項１１】
クライアントと、ホストの通信路である配線と前記クライアントとの間の通信路となるバッテリ内共通配線と、を含み、
前記クライアントは、
前記バッテリ内共通配線に送出されるリセット信号を検出するリセット信号検出手段と、
前記リセット信号検出手段でリセット信号が検出されると、当該リセット信号の後に前記バッテリ内共通配線に送出されるアドレス信号を検出するアドレス信号を検出するアドレス信号検出手段と、
前記アドレス信号検出手段で検出されたアドレス信号が自クライアントを指定するアドレス信号である場合には、前記配線および前記バッテリ内共通配線を介して前記ホストとデータの送受信を行うクライアント用通信手段と、を備えたことを特徴とするバッテリ。
【請求項１２】
通信路となる共通ラインを介して互いに通信可能なホストとクライアントとの間の通信方法であって、
前記ホストが、前記共通ラインにリセット信号を送出するステップと、
前記クライアントが、前記共通ラインに送出された前記リセット信号を検出するステップと、
前記アドレス信号の送出が終了した後、前記ホストが、前記クライアントを指定するアドレス信号を前記共通ラインに送出するステップと、
前記クライアントが、前記共通ラインに送出された前記アドレス信号を検出し、検出された前記アドレス信号が自クライアントを指定するアドレス信号であるか否かを判定するステップと、
前記アドレス信号の検出が終了した後、前記ホストと前記アドレス信号によって指定されたクライアントとが前記共通ラインを介してデータの送受信を行う通信ステップと、を実行することを特徴とする通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、ホストとクライアントとの間で通信を行う通信システム、ホスト、クライアント、携帯電話機の電話機本体、バッテリおよび通信方法に関する。
【背景技術】
【０００２】
従来、この種の技術としては、例えば、１本の通信線を介して、ホストとクライアントとの間でデータの送受信を行う通信システムがある（例えば、特許文献１参照）。
このような通信システムでは、一般に、ホストからクライアントへデータを送信する場合には、データの送信に先行して、ホストが、通信線を介して、クライアントがデータを受信できる状態にあることを検出するようになっている。
【特許文献１】特開２００７―３６６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、このような通信システムにあっては、例えば、通信線に、複数のクライアントを接続することも考えられる。
しかしながら、１本の通信線に複数のクライアントを接続した場合、ホストが通信線に信号を送出すると、送出された信号は複数のクライアントの全てに受信される。そのため、ホストは、通信線を介して特定のクライアントの状態のみを検出することは難しく、ホストが、任意のクライアントに適切にデータを送信することが困難となる可能性がある。
本発明は、上記従来の技術に鑑みてなされたものであって、例えば、ホストがクライアントの動作状態を検出しなくても、ホストとクライアントとの間で適切にデータの送受信を行うことが可能な通信システム、ホスト、クライアント、携帯電話機の電話機本体、バッテリおよび通信方法を提供することを課題とする。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、第１の発明は、
ホストと、クライアントと、前記ホストと前記クライアントとの間の通信路となる共通ラインと、を含む通信システムであって、前記ホストは、前記共通ラインにリセット信号を送出するリセット信号送出手段と、前記リセット信号の送出が終了した後、前記クライアントを指定するアドレス信号を前記共通ラインに送出するアドレス信号送出手段と、前記アドレス信号の送出が終了した後、前記アドレス信号によって指定されたクライアントと前記共通ラインを介してデータの送受信を行うホスト用通信手段と、を備え、前記クライアントは、前記共通ラインに送出された前記リセット信号を検出するリセット信号検出手段と、前記リセット信号検出手段で前記リセット信号が検出されると、当該リセット信号の後に前記共通ラインに送出される前記アドレス信号を検出するアドレス信号検出手段と、前記アドレス信号検出手段で検出されたアドレス信号が自クライアントを指定するアドレス信号である場合に、前記ホストと前記共通ラインを介して前記データの送受信を行うクライアント用通信手段と、を備えたことを特徴とする。
【０００５】
このような構成によれば、例えば、データの送受信に先行して、ホストから共通ラインにリセット信号を送出することで、クライアントにアドレス信号の検出を開始させることができる可能性がある。
そのため、例えば、ホストがクライアントの動作状態を検出しなくても、ホストとクライアントとの間で適切にデータの送受信を行うことができる可能性がある。
【０００６】
また、第２の発明は、
前記リセット信号送出手段は、前記リセット信号として、第１のリセット信号および第２のリセット信号のいずれかを前記共通ラインに送出し、
前記クライアントは、所定の情報を記憶する複数の情報記憶手段を備え、前記リセット信号検出手段は、前記第１のリセット信号を検出した場合には、前記複数の情報記憶手段を全て初期化し、前記第２のリセット信号を検出した場合には、前記複数の情報記憶手段のうち、特定の情報記憶手段のみを初期化し、前記アドレス信号検出手段は、前記特定の情報記憶手段が初期化されると、前記共通ラインに送出される前記アドレス信号の検出を開始することを特徴とする。
【０００７】
このような構成によれば、例えば、ホストが、共通ラインに第１のリセット信号を送出することで、クライアントに、複数の情報記憶手段を全て初期化させてから、アドレス信号の検出を開始させることができる可能性がある。
また、例えば、ホストが、共通ラインに第２のリセット信号を送出することで、クライアントに、特定の情報記憶手段のみを初期化させてから、アドレス信号の検出を開始させることができる可能性がある。
【０００８】
さらに、第３の発明は、
前記リセット信号送出手段は、
前記第１のリセット信号を送出する場合には、前記共通ラインを特定の状態に第１の設定時間以上保持し、前記第２のリセット信号を送出する場合には、前記共通ラインを前記特定の状態に前記第１の設定時間より短い第２の設定時間以上保持し、前記リセット信号検出手段は、前記共通ラインが前記特定の状態に前記第１の設定時間以上保持されている場合には、前記第１のリセット信号を検出したと判定し、前記複数の情報記憶手段を全て初期化し、前記共通ラインが前記特定の状態に前記第１の設定時間未満で且つ前記第２の設定時間以上保持されている場合には、前記第２のリセット信号を検出したと判定し、前記特定の情報記憶手段のみを初期化することを特徴とする。
【０００９】
また、第４の発明は、
前記特定の情報記憶手段は、自クライアントと前記ホストとの間で行う前記データの送受信に関する情報を記憶する通信用レジスタであり、前記リセット信号検出手段は、前記特定の情報記憶手段の初期化として、自クライアントの前記通信用レジスタに記憶されている情報を初期化することを特徴とする。
このような構成によれば、例えば、第１のリセット信号をクライアントの全レジスタの初期化用の信号とすることができ、クライアントに電源が投入された直後やクライアントを異常状態から復帰させるときに、ホストが、共通ラインに第１のリセット信号を送出することで、クライアントに、第１のリセットによって自クライアントの全レジスタを初期化させることができる可能性がある。
【００１０】
また、例えば、第２のリセット信号をクライアントの通信用レジスタの初期化用の信号とすることができ、データの送受信中、アドレスを切り替えるときに、ホストが、共通ラインに第１のリセット信号を送出することで、クライアントに、第２のリセットによって自クライアントの通信用レジスタを初期化させることができる可能性がある。
ちなみに、例えば、リセット信号として、第１のリセット信号のみを定義し、第２のリセットを定義しない場合には、第２のリセット信号に代えて、第１のリセット信号を用いることも考えられる。しかしながら、クライアントに第１のリセットを実行させ、自クライアントの全レジスタを初期化させた場合には、クライアント全体の再設定が必要となる。そのため、単に、第２のリセット信号に代えて第１のリセット信号を用いると、アドレスを切り替えるたびに、クライアント全体の再設定が行われるため、通信レジスタのみの再設定を行う場合に比べ、データの送受信に要する時間が増大する可能性がある。
【００１１】
また、例えば、リセット信号として、第２のリセット信号のみを定義し、第１のリセット信号を定義しない場合には、全レジスタを初期化するための初期化方式を別途設けることが必要となる。初期化方式としては、例えば、特定の信号が入力されると全レジスタを初期化する端子をクライアントに設けることが必要となる。そのため、クライアントの構成が複雑となることで、クライアントの製造コストが増大する可能性がある。
【００１２】
さらに、第５の発明は、
前記共通ラインは、導線であり、前記特定の状態は、第１の検出電位であり、前記クライアントから前記ホストへ送信される送信信号のビット値０および１のいずれか一方には、前記第１の検出電位が対応づけられており、当該送信信号のビット値０および１の他方には、前記第１の検出電位と異なる第２の検出電位が対応づけられており、前記第２の検出電位を供給する電源と、前記共通ラインに前記電源を接続する抵抗と、を備え、前記クライアントは、当該クライアントから前記ホストへ送信される送信信号のビット値に対応する電位を出力するクライアント用ビット値対応電位出力手段と、前記クライアント用ビット値対応電位出力手段から出力される電位を所定時間遅れて出力するクライアント用制御信号生成手段と、前記クライアント用制御信号生成手段から第１の検出電位が出力されているときのみ前記クライアント用ビット値対応電位出力手段から出力される電位を前記共通ラインに出力するクライアント用共通ライン電位制御手段と、を備えたことを特徴とする。
【００１３】
また、第６の発明は、
前記共通ラインは、導線であり、前記特定の状態は、第１の検出電位であり、前記ホストから前記クライアントへ送信される送信信号のビット値０および１のいずれか一方には、第１の検出電位が対応づけられており、当該送信信号のビット値０および１の他方には、前記第１の検出電位と異なる第２の検出電位が対応づけられており、前記第２の検出電位を供給する電源と、前記共通ラインに前記電源を接続する抵抗と、を備え、前記ホストは、前記送信信号のビット値に対応する電位を出力するホスト用ビット値対応電位出力手段と、前記ホスト用ビット値対応電位出力手段から出力される電位を所定時間遅れて出力するホスト用制御信号生成手段と、前記ホスト用制御信号生成手段から第１の検出電位が出力されているときのみ前記ホスト用ビット値対応電位出力手段から出力される電位を前記共通ラインに出力するホスト用共通ライン電位制御手段と、を備えたことを特徴とする。
【００１４】
さらに、第７の発明は、
前記クライアントが前記ホストに送信する信号は、前記データの送受信のための信号を含み、前記ホストが前記クライアントに送信する送信する送信信号は、前記リセット信号、前記アドレス信号、および、前記データの送受信のための信号を含むことを特徴とする。
また、第８の発明であるホストは、
クライアントとの間の通信路となる共通ラインにリセット信号を送出するリセット信号送出手段と、前記リセット信号の送出が終了した後、前記クライアントを指定するアドレス信号を前記共通ラインに送出するアドレス信号送出手段と、前記アドレス信号の送出が終了した後、前記アドレス信号によって指定されたクライアントと前記共通ラインを介してデータの送受信を行うホスト用通信手段と、を含むことを特徴とする。
【００１５】
さらに、第９の発明であるクライアントは、
ホストと自クライアントとの間の通信路となる共通ラインに送出されるリセット信号を検出するリセット信号検出手段と、前記リセット信号検出手段でリセット信号が検出されると、当該リセット信号の後に前記共通ラインに送出されるアドレス信号を検出するアドレス信号検出手段と、前記アドレス信号検出手段で検出されたアドレス信号が自クライアントを指定するアドレス信号である場合に、前記ホストと前記共通ラインを介して前記データの送受信を行うクライアント用通信手段と、を含むことを特徴とする。
【００１６】
また、第１０の発明である携帯電話機の電話機本体は、
ホストと、クライアントの通信路である共通配線と前記ホストとの間の通信路となる本体内配線と、を含み、前記ホストは、前記本体内配線にリセット信号を送出するリセット信号送出手段と、前記リセット信号の送出が終了した後、前記クライアントを指定するアドレス信号を前記共通ラインに送出するアドレス信号送出手段と、前記アドレス信号の送出が終了した後、前記アドレス信号によって指定されたクライアントと前記配線および前記本体内配線を介してデータの送受信を行うホスト用通信手段と、を備えたことを特徴とする。
【００１７】
さらに、第１１の発明であるバッテリは、
クライアントと、ホストの通信路である配線と前記クライアントとの間の通信路となるバッテリ内共通配線と、を含み、前記クライアントは、前記バッテリ内共通配線に送出されるリセット信号を検出するリセット信号検出手段と、前記リセット信号検出手段でリセット信号が検出されると、当該リセット信号の後に前記バッテリ内共通配線に送出されるアドレス信号を検出するアドレス信号を検出するアドレス信号検出手段と、前記アドレス信号検出手段で検出されたアドレス信号が自クライアントを指定するアドレス信号である場合には、前記配線および前記バッテリ内共通配線を介して前記ホストとデータの送受信を行うクライアント用通信手段と、を備えたことを特徴とする。
【００１８】
また、第１２の発明である通信方法は、
通信路となる共通ラインを介して互いに通信可能なホストとクライアントとの間の通信方法であって、前記ホストが、前記共通ラインにリセット信号を送出するステップと、前記クライアントが、前記共通ラインに送出された前記リセット信号を検出するステップと、前記アドレス信号の送出が終了した後、前記ホストが、前記クライアントを指定するアドレス信号を前記共通ラインに送出するステップと、前記クライアントが、前記共通ラインに送出された前記アドレス信号を検出し、検出された前記アドレス信号が自クライアントを指定するアドレス信号であるか否かを判定するステップと、前記アドレス信号の検出が終了した後、前記ホストと前記アドレス信号によって指定されたクライアントとが前記共通ラインを介してデータの送受信を行う通信ステップと、を実行することを特徴とする。
【００１９】
このような構成によれば、例えば、データの送受信に先行して、ホストから共通ラインにリセット信号を送出することで、クライアントにアドレス信号の検出を開始させることができる可能性がある。
そのため、例えば、ホストがクライアントの動作状態を検出しなくても、ホストとクライアントとの間で適切にデータの送受信を行うことができる可能性がある。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を説明する。
本実施形態では、本発明を、携帯電話機に適用した例について説明する。
＜１−１．通信システムの概略構成について＞
まず、本実施形態の携帯電話機１の概略構成を説明する。
図１は、携帯電話機１の概略構成を示す構成図である。
携帯電話機１は、電話機本体２および充電池５を有する。
電話機本体２は、ホストＣＰＵ（Central Processing Unit）３およびホスト回路４、本体内配線７1を有する。
ホストＣＰＵ３は、携帯電話機１の通話機能、データ通信機能および携帯電話機１自体の状態管理機能など、各種機能を実現するための演算処理を行う。
【００２１】
また、ホストＣＰＵ３は、その演算処理において、ホスト回路４に対して、充電池５が有する複数のクライアント回路６1〜６m（後述）との間で通信を行わせる指令を出力する。
ホスト回路４は、ホスト制御処理を実行する。ホスト制御処理では、ホスト回路４は、ホストＣＰＵ３からの指令に従って、本体内配線７1および充電池内配線７2（後述）を介して複数のクライアント回路６1〜６mとの間でデータの送受信を行う。
【００２２】
なお、ホスト回路４は、広義には「リセット信号送出手段」「アドレス信号送出手段」「ホスト用通信手段」「第１時間設定信号送出手段」「アドレス基準信号送出手段」「第２時間設定信号送出手段」「データ基準信号送出手段」、「時間設定信号送出手段」および「データビット値検出手段」を構成する。
本体内配線７1は、一端がホスト回路４に接続され、他端が、電話機本体２内の充電池収納部（不図示）の通信用端子（不図示）に接続されている。
充電池５は、電話機本体２の充電池収納部に収納され、蓄えている電力を電話機本体２に供給する。
また、充電池５は、充電池内配線７2、プルアップ回路９および複数のクライアント回路６1〜６m（mは２以上の整数）を有する。
【００２３】
充電池内配線７2は、一端が複数のクライアント回路６1〜６mの各々に接続され、他端が、充電池５外面の通信用端子（不図示）に接続されている。
充電池５の通信用端子は、充電池５が電話機本体２の充電池収納部に収納されたときに、電話機本体２の通信端子と接する位置に形成されている。
そのため、電話機本体２の充電池収納部に充電池５を収納することで、電話機本体２の通信端子と充電池５の通信用端子とが接続される。そして、電話機本体２の通信端子と充電池５の通信用端子が接続されると、本体内配線７1、電話機本体２の通信用端子、充電池５の通信用端子および充電池内配線７2によって、ホスト回路４と複数のクライアント回路６1〜６mとの間に１本の通信路が形成される。
【００２４】
この通信路を、以下、バス７（広義には「共通ライン」）と呼ぶ。
なお、本体内配線７1、電話機本体２の通信用端子、充電池５の通信用端子および充電池内配線７2の各々は導体で形成される。そのため、バス７も導体で形成される。
プルアップ回路９は、High電位を供給する電源８1を充電池内配線７2にプルアップ抵抗８2を介して接続して構成される。
ここで、High電位とは、ホスト回路４と複数のクライアント回路６1〜６mとの間でデータを送受信する場合にバス７（後述）に設定されるHigh電位と同一の電位である。
複数のクライアント回路６1〜６mの各々は、充電池５の電池残量、充電回数および温度など、充電池５の状態に関する各種情報を検出する。
【００２５】
また、複数のクライアント回路６1〜６mの各々は、クライアント制御処理を実行する。クライアント制御処理では、複数のクライアント回路６1〜６mの各々は、バス７を介してホスト回路４との間でデータの送受信を行う。
なお、複数のクライアント回路６1〜６mの各々は、広義には「リセット信号検出手段」「アドレス信号検出手段」「クライアント用通信手段」「第１信号送出時間測定手段」「アドレス信号ビット値検出手段」「第２信号送出時間測定手段」「データビット値検出手段」および「信号送出時間測定手段」を構成する。
また、複数のクライアント回路６1〜６mの各々には、アドレスが設定されている。
【００２６】
そして、本実施形態の携帯電話機１では、これらホスト回路４、複数のクライアント回路６1〜６mおよびバス７が、バス７を介して、ホスト回路４と複数のクライアント回路６1〜６mとの間でデータの送受信を行う通信システムを構成する。
また、携帯電話機１は、ホスト回路４と複数のクライアント回路６1〜６mの各々とのクロック信号を同期するための専用の信号線は備えていない。すなわち、ホスト回路４と複数のクライアント回路６1〜６mの各々とは、それぞれ独自のクロック生成手段を有し、独自のクロック生成手段で発生されるクロック信号に従って通信を行う。
【００２７】
なお、本実施形態では、本体内配線７1と充電池内配線７2とが電話機本体２の通信用端子と充電池５の通信用端子を介して接続されることでバス７を構成する例を示したが、これに限られるものではない。例えば、電話機本体２の通信用端子と充電池５の通信用端子との間に他の配線や導体が介挿されていてもよい。
また、電話機本体２への電力の供給源および複数のクライアント回路６1〜６mを取り付ける対象として、充電池５を用いる例を示したが、これに限られるものではない。例えば、充電ができない一次電池を用いてもよい。
さらに、本体内配線７1にHigh電位を供給する電源８1を接続する例を示したが、これに限られるものではない。例えば、電源８1はLow電位を供給するものでもよい。
【００２８】
また、プルアップ回路９用の電源として、独立した電源８1を用いる例を示したが、これに限られるものではない。例えば、充電池５に蓄えられている電力を利用し、電源８1に代えて、充電池５が供給可能な電圧を降圧したものを用いてもよい。
さらに、プルアップ回路９を充電池５に搭載する例を示したが、これに限られるものではない。例えば、プルアップ回路９を電話機本体２に搭載してもよい。プルアップ回路９を電話機本体２に搭載する場合には、ホスト回路４に電力を供給するための定電圧源を利用し、電源８1に代えて、定電圧源が供給する電圧を降圧したものを用いてもよい。
さらに、本実施形態では、「High電位」および「Low電位」という記載を随所に用いるがそれらは一例である。例えば、本実施形態の「High電位」「Low電位」という記載を互いに入れ替えても、本実施形態の通信システムを構成できる可能性がある。
【００２９】
また、バス７を導線で形成する例を示したが、これに限られるものではない。バスは、Ｌｏｗ電位およびHigh電位に相当する２つの状態をとることができる通信路であってもよい。例えば、光ケーブルや無線通信回路を用いることができる可能性がある。
さらに、バス７に複数のクライアント回路６1〜６mを接続する例を示したが、これに限られるものではない。例えば、クライアント回路は１つであってもよい。
【００３０】
＜１−２．通信システムの動作の概略について＞
次に、上述の概略構成を用いて、本実施形態の通信システムの動作の概略を説明する。
まず、ホスト回路４は、ホスト制御処理を実行する。そして、ホスト制御処理の実行中に、ホストＣＰＵ３からホスト回路４に対してクライアント回路６a（aは１〜mのいずれかの数）へデータを送信させる指令が出力されると、ホスト回路４は、リセット信号をバス７に送出する。
ここで、リセット信号は、複数のクライアント回路６1〜６mの各々に、このリセット信号の後にバス７に送出されるアドレス信号（後述）を検出させる信号である。
【００３１】
なお、本実施形態では、リセット信号として、後述する通信用レジスタリセット信号およびハードウェアリセット信号を用いる。
また、ホスト回路４は、リセット信号の送出を終了した後、アドレス信号をバス７に送出する。
ここで、アドレス信号は、クライアント回路６aのアドレスを指定する信号である。
アドレス信号をホスト回路４からクライアント回路６aへ送信する速度は（つまり、ホスト回路４からバス７に送出する速度は）、複数のクライアント回路６1〜６mのうち、規定されている最大通信速度が最も遅いクライアント回路６slow（slowは１〜ｎのいずれか）が受信可能な第１の通信速度である。
【００３２】
いいかえると、第１の通信速度とは、複数のクライアント回路６1〜６mの各々の通信速度のうち、最も遅い通信速度である。
ここで、規定されている最大通信速度は、ホスト回路４のクロック信号の周波数と、ホスト回路４に接続された各クライアント回路６1〜６mのクロック信号の周波数とから決められた、１ビットの通信処理に要する時間により計算される。
なお、本実施形態では、規定されている最大通信速度として、ホスト回路４のクロック信号の周波数と、ホスト回路４に接続された各クライアント回路６1〜６mのクロック信号の周波数とに基づいて計算されるものを用いる例を示したが、これに限られるものではない。例えば、仕様書で規定されている最大通信速度を用いることもできる。
【００３３】
なお、ホスト回路４からバス７へのアドレス信号の送出は、ホスト回路４が、アドレス信号が指定するアドレスのビット値に応じてバス７の電位を制御することで行う。
具体的には、ホスト回路４からバス７へのアドレス信号の送出は、アドレス信号のビット値の各々に対応する電位を順次、１GBT（第１の通信速度で１ビットの通信処理を行うときに要する時間である１GlobalBitTime）ずつバス７に出力することで行う。
いいかえると、１GBTとは、第１の通信速度でバス７を介して１ビットをホスト回路４から最も遅いクライアント回路６slowに送信する場合の時間である。
【００３４】
１ビットの通信処理に要する時間とは、例えば、ホスト回路４がデータの送信準備を行い、ホスト回路４からバス７上に１ビットのデータを送出し、バス７上のデータが確定（安定）し、クライアント回路６slowがバス７上からデータを取り込む、という１ビットの通信サイクルの全期間に要する時間である。
また、アドレス信号のビット値「１」に対応する電位としてはHigh電位を用い、アドレス信号のビット値「０」に対応する電位としてはLow電位を用いる。
なお、他の信号、命令およびデータのビット値「１」「０」に対応する電位「High電位」「Low電位」も同様とする。
【００３５】
なお、本実施形態では、信号、命令およびデータのビット値「１」に対応する電位としてHigh電位を用い、信号、命令およびデータのビット値「０」に対応する電位としてLow電位を用いる例を示したが、これに限られるものではない。例えば、信号、命令およびデータのビット値「１」に対応する電位としてLow電位を用い、信号、命令およびデータのビット値「０」に対応する電位としてHigh電位を用いてもよい。
一方、複数のクライアント回路６1〜６mの各々は、クライアント制御処理を実行する。そして、クライアント制御処理が実行されると、複数のクライアント回路６1〜６mの各々は、ホスト回路４からバス７に送出されるリセット信号の検出を開始する。
【００３６】
また、複数のクライアント回路６1〜６mの各々は、バス７に送出されたリセット信号を検出すると、リセット信号の後にホスト回路４からバス７に送出されるアドレス信号の検出を開始する。
さらに、複数のクライアント回路６1〜６mの各々は、バス７に送出されたアドレス信号を第１の通信速度で検出すると、検出されたアドレス信号が指定するアドレスが自回路のアドレスと一致するか否かを判定する。
なお、複数のクライアント回路６1〜６mの各々によるバス７からのアドレス信号の検出は、クライアント回路６1〜６mがバス７の電位の変化を検出することで行う。
【００３７】
そして、複数のクライアント回路６1〜６mの各々によるアドレス信号の検出・判定が終了すると、バス７を介して、ホスト回路４とクライアント回路６aとの間でデータの送受信が開始される。ホスト回路４とクライアント回路６aとがデータの送受信を行う速度は、クライアント回路６aの最大通信速度である第２の通信速度である。
なお、本実施形態では、第２の通信速度として、クライアント回路６aの最大通信速度を用いる例を示したが、これに限られるものではない。例えば、アドレス信号で指定されたクライアント回路６aが最も遅いクライアント回路６slowである場合には、第２の通信速度として最大通信速度を用い、クライアント回路６aがそれ以外のクライアント回路６fast（fastは１〜mのいずれかの数）である場合には、第２の通信速度として、当該クライアント回路６fastの最大通信速度以下で且つ第１の通信速度より速い通信速度を用いてもよい。
【００３８】
また、ホスト回路４とクライアント回路６aとの間のデータの送受信は、ホスト回路４およびクライアント回路６aのいずれか一方が送信対象であるデータのビット値に応じてバス７の電位を制御し、ホスト回路４およびクライアント回路６aの他方が当該データのビット値に応じてバス７の電位の変化を検出することで行う。
具体的には、ホスト回路４およびクライアント回路６aのいずれか一方からホスト回路４およびクライアント回路６aの他方へのデータの送信は、データのビット値の各々に対応する電位を順次、１CBT（第２の通信速度でバス７を介してホスト回路４とクライアント回路６aとが１ビットの通信処理を行うときに要する時間である１ClientBitTime）ずつバス７に出力することで行う。
【００３９】
いいかえると、１CBTとは、第２の通信速度でバス７を介して１ビットをホスト回路４からクライアント回路６aに送信する場合の時間である。
なお、第２の通信速度でバス７を介してホスト回路４とクライアント回路６aとが１ビットの通信処理を行うときに要する時間である１ClientBitTimeを、以下、クライアント回路６aの１CBTとも呼ぶ。
【００４０】
＜２−１．ホスト回路４の構成について＞
次に、ホスト回路４の構成を説明する。
図２は、ホスト回路の内部構成を示すブロック図である。
ホスト回路４は、図２に示すように、本体用I/O１０、ホスト制御部１１、バス用I/O１２およびクロック生成部１３を有する。
ホスト制御部１１は、ＣＰＵ通信部１４、制御指令生成部１５、バス通信部１６および電源制御部１７を有する。
ＣＰＵ通信部１４は、ホストＣＰＵ３からの指令を本体用I/O１０を介して取得し、取得した指令を制御指令生成部１５に出力する。
また、ＣＰＵ通信部１４は、制御指令生成部１５から当該ＣＰＵ通信部１４にデータが出力されると、出力されたデータをホストＣＰＵ３に出力する。
【００４１】
制御指令生成部１５は、ＣＰＵ通信部１４から出力される指令に従って、その指令を実現するための信号、命令およびデータ（例えば、リセット信号、アドレス信号）を生成し、生成した信号、命令およびデータをバス通信部１６に出力する。
また、制御指令生成部１５は、バス通信部１６からバス７の電位の検出結果が出力されると、その電位の変化に基づいて、クライアント回路６aから送信されるデータを検出し、その検出結果であるデータをＣＰＵ通信部１４に送信する。
バス通信部１６は、制御指令生成部１５から信号、命令およびデータが出力されると、バス用I/O１２を介して、出力された信号、命令およびデータのビット値の各々に対応した電位を順次、１GBTずつまたは１CBTずつバス７に出力する。
【００４２】
また、バス通信部１６は、クライアント回路６aからホスト回路４に送信される信号およびデータを受信する場合には、バス用I/O１２を介してバス７の電位を検出し、その検出結果を制御指令生成部１５に出力する。
さらに、バス通信部１６は、内部メモリ３２、第１カウンタ３５および第２カウンタ３６を有する。
内部メモリ３２は、１GBTの長さが、ホスト回路４のクロック生成部１３で発生されるクロック信号のパルスで何パルス分（何周期）の時間に相当するのかを表す情報（以下、「１GBT相当パルス数ＮGH」とも呼ぶ。）を記憶している。
【００４３】
ここで、内部メモリ３２に記憶させる１GBT相当パルス数ＮGHは、ホスト回路４のクロック信号の周波数と、ホスト回路４に接続された全クライアント回路６1〜６mのクロック信号の周波数とに基づいて決定される値である。
また、内部メモリ３２は、複数のクライアント回路６1〜６mの各々の１CBTの長さが、クロック生成部１３で発生されるクロック信号のパルスで何パルス分の時間に相当するのかを表す情報（以下、「１CBT相当パルス数ＮCH1〜ＮCHm」とも呼ぶ。）を記憶している。
ここで、内部メモリ３２が記憶している１CBT相当パルス数ＮCH1〜ＮCHmは、ホスト回路４のクロック信号の周波数と、ホスト回路４に接続された通信対象クライアント回路６1〜６mのクロック信号の周波数とから決定される値である。
【００４４】
第１カウンタ３５は、クロック生成部１３で発生されるクロック信号のパルスを順次計数する。パルスの計数は、パルスの立ち上がりに同期して行われる。
また、第１カウンタ３５は、パルスの計数結果が、内部メモリ３２に記憶されている１GBT相当パルス数ＮGHになると、次のパルスを計数するときに当該パルスに同期して、パルスの計数結果を「１」に戻す。
【００４５】
これにより、第１カウンタ３５は、クロック生成部１３で発生されるクロック信号に同期して「１」から１GBT相当パルス数ＮGHの間でパルスの計数を繰り返す。
第２カウンタ３６は、クロック生成部１３からバス通信部１６に供給されるクロック信号のパルスを順次計数する。パルスの計数は、パルスの立ち上がりに同期して行われる。
また、第２カウンタ３６は、パルスの計数結果が、内部メモリ３２に記憶されている１CBT相当パルス数ＮCH1〜ＮCHmのうち、クライアント回路６aの１CBT相当パルス数ＮCHaになると、次のパルスを計数するときに当該パルスに同期して、パルスの計数結果を「１」に戻す。
【００４６】
これにより、第２カウンタ３６は、クロック生成部１３で発生されるクロック信号に同期して「１」から１CBT相当パルス数ＮCHaの間でパルスの計数を繰り返す。
電源制御部１７は、クロック生成部１３を制御する指令を生成し、その指令をクロック生成部１３に出力する。
そして、ホスト回路４では、これら本体用I/O１０、ホスト制御部１１およびバス用I/O１２が互いに連携して動作することによって、ホスト制御処理が実行される。
クロック生成部１３は、発振回路３１によって駆動され、クロック信号を発生する。
また、クロック生成部１３は、電源制御部１７から出力される指令に従って、発生したクロック信号をホスト回路４の各部１４〜１７に供給する。
【００４７】
＜２−２．バス用I/O１２の構成について＞
次に、ホスト回路４のバス用I/O１２の構成を説明する。
図３は、バス用I/O１２の内部構成、制御指令生成部１５およびバス通信部１６を示すブロック図である。
制御指令生成部１５およびバス通信部１６は、出力データ生成部Ａおよび入力データ解析部Ｂとして機能する。
出力データ生成部Ａは、ホスト回路４からクライアント回路６1〜６mに送信する信号、命令およびデータを生成し、生成した信号、命令およびデータのビット値に対応した電位をバス用I/O１２に出力する。
【００４８】
入力データ解析部Ｂは、バス７の電位がバス用I/O１２を介して入力され、入力された電位をそのままリセット端子Ｒに出力する。
バス用I/O１２は、Ｄフリップフロップ（広義には「ホスト用ビット値対応電位出力手段」）１８、制御信号生成部（広義には「ホスト用制御信号生成手段」）１９およびI/Oバッファ（広義には、「ホスト用共通ライン電位制御手段」）２０を有する。
Ｄフリップフロップ１８は、入力端子Ｄおよびリセット端子Ｒを有する。
入力端子Ｄは、出力データ生成部Ａから出力される信号が入力される。
【００４９】
リセット端子Ｒは、入力データ解析部Ｂから出力される信号が入力される。
そして、Ｄフリップフロップ１８は、リセット端子ＲにHigh電位が入力されている間、入力端子Ｄに入力される信号を出力端子Ｑから制御信号生成部１９およびI/Oバッファ２０に出力する。
また、Ｄフリップフロップ１８は、リセット端子ＲにLow電位が入力されている間、制御信号生成部１９およびI/Oバッファ２０に出力端子ＱからLow電位を出力する。
制御信号生成部１９は、遅延素子２１およびANDゲート２２を有する。
遅延素子２１は、Ｄフリップフロップ１８から出力される電位が入力され、その電位を所定時間分遅らせてＡＮＤゲート２２の入力Ｙに出力する。
【００５０】
ここで、遅延素子２１が電位の出力を遅らせる所定時間とは、例えば、I/Oバッファ２０がバス７に出力する電位をLow電位からHigh電位に切り替えたときに、バス７の電位が所定状態になるまでに要する時間である。
また、バス７の電位が所定状態になるまでに要する時間とは、例えば、バス７の電位がHigh電位となって安定するまでの時間、および、バス７の電位がHigh電位より低い設定値を超えるまでに要する時間などを用いることができる可能性がある。
ＡＮＤゲート２２は、入力Ｘおよび入力Ｙを有する。
入力Ｘは、Ｄフリップフロップ１８から出力される電位が入力される。
【００５１】
入力Ｙは、遅延素子２１から出力される電位が入力される。
そして、ＡＮＤゲート２２は、入力Ｘおよび入力Ｙの両方にHigh電位が入力されると、High電位をI/Oバッファ２０に出力する。
また、ANDゲート２２は、入力Ｘおよび入力Ｙの少なくとも一方からLow電位が入力されると、Low電位をI/Oバッファ２０に出力する。
I/Oバッファ２０は、スリーステートバスバッファ２３およびバスバッファ２４を有する。
スリーステートバスバッファ２３は、入力端子Ａおよび制御端子Ｂを有する。
【００５２】
入力端子Ａは、Ｄフリップフロップ１８から出力される電位が入力される。
制御端子Ｂは、ＡＮＤゲート２２から出力される電位が入力される。
そして、スリーステートバスバッファ２３は、制御端子ＢにLow電位が入力されている間、入力端子Ａに入力されている電位を出力端子Ｃからバス７に出力する。
また、スリーステートバスバッファ２３は、制御端子ＢにHigh電位が入力されている間、ハイインピーダンスとなる。
バスバッファ２４は、バス７の電位が入力され、その電位を入力データ解析部Ｂに出力する。
【００５３】
＜２−３．バス用I/O１２の動作について＞
次に、上述のバス用I/O１２の構成を用いて、バス用I/O１２の動作を説明する。
図４は、バス用I/Oの動作を示すタイムチャートである。
まず、図４の時刻ｔ0に示すように、出力データ生成部Ａ（Loout）および入力データ解析部Ｂ（Loin）がLow電位を出力していたとする。また、遅延素子２１がLow電位を入力され、遅延素子２１（dlySLout）がLow電位を出力していたとする。
【００５４】
次に、図４の時刻ｔ1に示すように、出力データ生成部Ａ（Loout）からの出力のみがHigh電位に変化したとする。すると、Ｄフリップフロップ１８は、入力端子ＤにHigh電位が入力され、リセット端子ＲにLow電位が入力され、出力端子Ｑ（SLout）からHigh電位が出力される。これにより、遅延素子２１は、High電位が入力されるが、所定時間の間はLow電位（dlySLout）を出力する。そのため、ＡＮＤゲート２２（xSLoe）は、入力ＸにHigh電位が入力されるものの、入力ＹにはLow電位が入力されるため、Low電位を出力する。その結果、スリーステートバスバッファ２３は、制御端子ＢにLow電位が入力され、Ｄフリップフロップ１８（SL）から出力されるHigh電位をバス７に出力し、バス７の電位が上昇してHigh電位となる。
【００５５】
また、出力データ生成部Ａから出力される電位（Loout）、および、遅延素子２１に入力される電位（dlySLout）がLow電位からHigh電位に変化した後、所定時間が経過したとする。すると、時刻ｔ2に示すように、遅延素子２１（dlySLout）が、High電位をＡＮＤゲート２２の入力Ｙに出力する。これにより、ＡＮＤゲート２２（xSLoe）は、入力Ｘおよび入力Ｙの両方にHigh電位が入力され、High電位を出力する。そのため、スリーステートバスバッファ２３は、制御端子Ｂ（xSLoe）にHigh電位が入力され、ハイインピーダンスとなる。その結果、スリーステートバスバッファ２３によるバス７へのHigh電位の出力が停止されるが、バス７の電位は、プルアップ回路９でプルアップされてHigh電位に維持されたままとなる。
【００５６】
図１８は、バス用I/Oの比較例の内部構成を示すブロック図である。
図１８に示すように、出力データ生成部Ａから出力される電位をそのままバス７に出力するバス用I/O１２’では、以下のような不具合がある。例えば、まず、いずれかのクライアント回路６Low（Lowは１〜mのいずれかの数）がバス７にLow電位が出力しているときに、出力データ生成部Ａが誤ってHigh電位を出力したとする。すると、バス用I/O１２’によってバス７にHigh電位が継続して出力されてしまう。そのため、High電位を出力しているホスト回路４側からLow電位を出力しているクライアント回路６Low側へ過電流が流れ、過電流による過熱のためクライアント回路６Lowが焼損する可能性がある。
【００５７】
これに対し、本実施形態のバス用I/O１２では、例えば、出力データ生成部Ａが誤ってHigh電位を出力しても、出力直後はバス７にHigh電位が出力されるが、その後High電位の出力はすぐに停止される。そのため、例えば、クライアント回路６Lowがバス７にLow電位を出力しても、ホスト回路４からクライアント回路６Lowに過電流が流れることを防止でき、クライアント回路６Lowの焼損を防止できる可能性がある。
また、バス７の電位をLow電位からHigh電位に切り替える際に、例えば、スリーステートバスバッファ２３を常にハイインピーダンス状態とし、プルアップ回路９によるプルアップのみでバス７の電位をLow電位からHigh電位へ変化させる方法に比べ、バス７の電位を短時間でHigh電位に変化させることができる可能性がある。
【００５８】
＜３．クライアント回路６1〜６mの構成について＞
次に、クライアント回路６1〜６mの構成を説明する。
なお、本実施形態では、ホスト回路４とデータの送受信に関する構成については、クライアント回路６1〜６mはいずれも同じ構成を採用している。
そのため、ここでは、複数のクライアント回路６1〜６mのうち、クライアント回路６b（bは１〜mのいずれかの数）の構成を例として説明する。
図５は、クライアント回路６bの内部構成を示すブロック図である。
クライアント回路６bは、図５に示すように、バス用I/O２５、クライアント制御部２６およびクロック生成部２７（広義には「クライアント用クロック信号発生手段」）を有する。
【００５９】
図６は、ホスト回路のバス用I/Oの内部構成を示すブロック図である。
バス用I/O２５は、図６に示すように、ホスト回路４のバス用I/O１２と同様の構成とする。
すなわち、バス用I/O２５は、Ｄフリップフロップ（広義には「クライアント用ビット値対応電位出力手段」）１８、制御信号生成部（広義には「クライアント用制御信号生成手段」）１９およびI/Oバッファ（広義には、「クライアント用共通ライン電位制御手段」）２０などから構成される。
クライアント制御部２６は、バス通信部２８、制御指令検出部２９および電源制御部３０を有する。
【００６０】
バス通信部２８は、ホスト回路４からクライアント回路６bに送信される信号、命令およびデータ（例えば、リセット信号、アドレス信号）を受信する場合には、バス用I/O２５を介してバス７の電位の変化を検出し、その検出結果である信号、命令およびデータを制御指令検出部２９に出力する。
さらに、バス通信部２８は、制御指令検出部２９から信号およびデータが出力されると、出力された信号およびデータのビット値に対応した電位でバス７の電位を順次、１CBTずつバス７に出力する。
【００６１】
さらに、バス通信部２８は、内部メモリ３４、第１カウンタ３７、第２カウンタ３８および複数のレジスタ３９1〜３９n（nは２以上の整数）を有する。
内部メモリ３４は、１GBTの長さが、クライアント回路６bのクロック生成部２７で発生されるクロック信号のパルスで何パルス分（何周期）の時間に相当するのかを表す情報（１GBT相当パルス数ＮGCb）を記憶する。
ここで、１GBT相当パルス数ＮGCbは、後述するようにクライアント制御処理によって内部メモリ３４に記憶される。
【００６２】
さらに、内部メモリ３４は、クライアント回路６bの１CBTの長さが、クライアント回路６bのクロック生成部２７で発生されるクロック信号のパルスで何パルス分（何周期）の時間に相当するのかを表す情報（１CBT相当パルス数ＮCCb）を記憶する。
ここで、１CBT相当パルス数ＮCCbは、後述するようにクライアント制御処理によって内部メモリ３４に記憶される。
第１カウンタ３７は、クロック生成部２７で発生されるクロック信号のパルスを順次計数する。パルスの計数は、パルスの立ち上がりに同期して行われる。
また、第１カウンタ３７は、パルスの計数結果が、内部メモリ３４に記憶されている１GBT相当パルス数ＮGCbになると、次のパルスを計数するときに当該パルスに同期して、パルスの計数結果を「１」に戻す。
【００６３】
これにより、第１カウンタ３７は、クロック生成部２７で発生されるクロック信号に同期して「１」から１GBT相当パルス数ＮGCbの間でパルスの計数を繰り返す。
第２カウンタ３８は、クロック生成部２７で発生されるクロック信号のパルスを順次計数する。パルスの計数は、パルスの立ち上がりに同期して行われる。
また、第２カウンタ３８は、パルスの計数結果が、内部メモリ３４に記憶されている１CBT相当パルス数ＮCCbになると、次のパルスを計数するときに当該パルスに同期して、パルスの計数結果を「１」に戻す。
【００６４】
これにより、第２カウンタ３８は、クロック生成部２７で発生されるクロック信号に同期して「１」から１CBT相当パルス数ＮCCbの間でパルスの計数を繰り返す。
複数のレジスタ３９1〜３９nの各々は、クライアント回路６bの動作状態の情報など各種情報を記憶する。
また、複数のレジスタ３９1〜３９nは、通信用レジスタ３９1を含む。
通信用レジスタ３９1は、クライアント回路６bとホスト回路４との間のデータの送受信に関する情報を記憶する。
【００６５】
制御指令検出部２９は、バス通信部２８からバス７の電位の検出結果が入力されると、その電位の変化に基づいて、ホスト回路４がクライアント回路６bに送信している信号、命令およびデータを検出する。
また、制御指令検出部２９は、ホスト回路４に信号およびデータを送信する場合には、送信対象であるデータを生成し、生成した信号およびデータをバス通信部２８に出力する。
電源制御部３０は、クロック生成部２７を制御する指令を生成し、その指令をクロック生成部２７に出力する。
【００６６】
そして、クライアント回路６bでは、これらバス用I/O２５およびクライアント制御部２６が互いに連携して動作することによって、クライアント制御処理が実行される。
クロック生成部２７は、発振回路３２によって駆動され、クロック信号を発生する。
また、クロック生成部２７は、電源制御部３０から出力される指令に従って、発生したクロック信号をクライアント回路６bの各部２８〜３０に供給する。
【００６７】
＜４−１．ホスト制御処理について＞
次に、ホスト回路４（図２の本体用I/O１０、ホスト制御部１１およびバス用I/O１２）で実行されるホスト制御処理について説明する。
図７および図８は、ホスト制御処理が行われる期間を説明するための説明図である。
ホスト制御処理が行われる期間は、図７および図８に示すように、アイドル期間（IDLE、RESET、GAP0）、アドレス期間（ADRS、GAP1）およびデータ期間（WR、RD 、GAP1）から構成される。
アイドル期間は、ホスト回路４と複数のクライアント回路６1〜６mとの間のデータの送受信が停止されている期間である。
アドレス期間は、ホスト回路４が複数のクライアント回路６1〜６mのうち少なくとも１つのクライアント回路６aを指定する期間である。
データ期間は、ホスト回路４と指定したクライアント回路６aとの間でデータの送受信を実行する期間である。
【００６８】
＜４−２．アイドル期間について＞
まず、アイドル期間について説明する。
図９は、アイドル期間、アドレス期間およびデータ期間において、ホスト回路４または複数のクライアント回路６1〜６mからバス７に送出される信号、命令およびデータを説明するための説明図である。
アイドル期間にあっては、図９（１）に示すように、ホスト回路４は、ギャップ信号、ハードウェアリセット信号および通信用レジスタリセット信号をバス７に送出する。
具体的には、まず、ホスト回路４は、バス７にギャップ信号を出力する。
ギャップ信号は、ホスト回路４から複数のクライアント回路６1〜６mへ送信すべき命令およびデータがないときにバス７に送出される信号である。
【００６９】
バス７へのギャップ信号の送出は、バス７の電位を所定時間以上High電位に保持することで行う。High電位の保持は、プルアップ回路９によるプルアップで行う。
ここで、バス７の電位をHigh電位に保持する所定時間としては、アイドル期間およびアドレス期間では、１GBTを用いる。また、データ期間では、１CBTを用いる。
なお、アイドル期間およびアドレス期間では、ホスト回路４は、内部メモリ３３に記憶されている１GBT相当パルス数ＮGH分の時間を１GBTとする。すなわち、ホスト回路４は、第１カウンタ３５による計数結果が所定数に切り替わった後、次にその所定数に切り替わるまでの時間を１GBTとして、バス７の電位の制御を行う。
【００７０】
また、アイドル期間およびアドレス期間では、ホスト回路４は、第１カウンタ３５による計数結果が１GBT相当パルス数ＮGHから「１」に切り替わるタイミングに同期して、バス７の電位の制御を開始する。
また、ホスト回路４は、ホストＣＰＵ３から、ホスト回路４に対してクライアント回路６aへデータを送信させる指令が出力されると、バス７にハードウェアリセット信号または通信用レジスタリセット信号を送出する。
【００７１】
ハードウェアリセット信号（広義には「第１のリセット信号」）は、複数のクライアント回路６1〜６mの各々にハードウェアリセットを実行させる信号である。
ここで、ハードウェアリセットとは、複数のクライアント回路６1〜６mの各々の全てのレジスタ３９1〜３９nを初期化する動作である。
また、全てのレジスタ３９1〜３９nの初期化とは、全てのレジスタ３９1〜３９n各々に記憶されている情報を、当該全てのレジスタ３９1〜３９n各々に、クライアント回路６1〜６mを起動したときに最初に書き込まれる情報に戻すことである。
さらに、ハードウェアリセット信号の送出は、ホスト回路４が、８GBTより長い所定時間（以下、「ハードウェアリセット時間」と呼ぶ。）以上バス７の電位をLow電位に保持することで行う。
【００７２】
通信用レジスタリセット信号（広義には「第２のリセット信号」）は、複数のクライアント回路６1〜６mの各々に通信用レジスタ３９1を初期化させる信号である。
ここで、通信用レジスタ３９1の初期化とは、通信用レジスタ３９1に記憶されている情報を、当該通信用レジスタ３９に、クライアント回路６1〜６mを起動したときに最初に書き込まれる情報に戻すことである。
また、通信用レジスタリセット信号の送出は、ホスト回路４が、８GBT（広義には「第１の設定時間」）以上で且つハードウェアリセット時間未満バス７の電位をLow電位に保持することで行う。
【００７３】
なお、本実施形態では、通信用レジスタリセット信号の送出を、バス７の電位を８GBT以上の間Low電位に保持することで行うようにした。これは、本実施形態の通信システムでは、ハードウェアリセット信号および通信用レジスタリセット信号の送出時を除いて、バス７の電位が６GBT 以上Low電位を継続する場合がないこと、および、バス７の電位を誤検出した場合のマージンを考慮して規定したものである。
通信用リセット信号またはハードウェアリセット信号の送出が終了すると、ホスト回路４は、バス７にギャップ信号を送出した後、アイドル期間からアドレス期間に移行する。
【００７４】
＜４−３．アドレス期間について＞
次に、アドレス期間について説明する。
アドレス期間にあっては、図９（２）に示すように、ホスト回路４は、アドレッシング信号、第１基準信号、アドレス信号、ギャップ検出補助信号およびギャップ信号をバス７に順に送出した後、データ期間に移行する。
具体的には、まず、ホスト回路４は、バス７にアドレッシング信号を送出する。
アドレッシング信号は、複数のクライアント回路６1〜６mの各々に１GBTの長さを伝える信号である。
【００７５】
このアドレッシング信号は、ビット値「０１」の２ビットで表される。
そのため、アドレッシング信号の送出は、ホスト回路４が、バス７の電位をまず１GBT間Low電位とし次の１GBT間High電位とすることによって行う。
次に、ホスト回路４は、バス７に第１基準信号を送出する。
第１基準信号（広義には「ホスト基準信号」「アドレス基準信号」）は、ホスト回路４のクロック生成部１３が発生するクロック信号に、複数のクライアント回路６1〜６mの各々のクロック生成部２７が発生するクロック信号を同期させて開始させる信号である。
この第１基準信号は、ビット値「０」の１ビットで表される。
【００７６】
そのため、第１基準信号の送出は、ホスト回路４が、バス７の電位を１GBT間Low電位に保持することで行う。
次に、ホスト回路４は、バス７にアドレス信号を送出する。
アドレス信号は、ホスト回路４との間でデータの送受信を行うクライアント回路６aのアドレスを指定する信号である。
【００７７】
なお、アドレス信号が指定するアドレスは、クライアント回路６aの内部のアドレスではなく、複数のクライアント回路６1〜６mの各々に設定されたアドレスである。
このアドレス信号は、指定するアドレスを表す複数ビットを含む信号である。
そのため、アドレス信号の送出は、指定するアドレスのビット値に応じてバス７の電位を制御することで行う。
具体的には、アドレス信号のビット値の送出は、以下のように行う。ここでは、アドレス信号として、第１〜第３のビットを有する例について説明する。
まず、第１のビットの値に基づいて、バス７の電位がホスト回路４によって制御される。そして、第１のビットの値に基づいて電位制御が１GBT間行われる。
【００７８】
次に、第２のビットの値に基づいて、バス７の電位がホスト回路４によって制御される。そして、第２のビットの値に基づいて電位制御が１GBT間行われる。
次に、第３のビットの値に基づいて、バス７の電位がホスト回路４によって制御される。そして、第３のビットの値に基づいた電位制御が１GBT間行われる。
例えば、クライアント回路６aのアドレスが「０１０」である場合には、（「０」をHigh電位、「１」をＬｏｗ電位にするので、）バス７の電位を、まず１GBＴ間Low電位とし次の１GBT間High電位とし次の１GBT間Low電位とする。
アドレス信号のビット値の各々に対応する電位を順次１GBTずつバス７に出力することで、アドレス信号が第１の通信速度でバス７に送出される。
【００７９】
図１０は、アドレス信号の変形例を説明するための説明図である。
なお、本実施形態では、アドレス信号が指定するアドレスによって複数のクライアント回路６1〜６mの各々を個別に指定する例を示したが、これに限られるものではない。例えば、複数のクライアント回路６1〜６mの各々に個別のアドレスの他に、共通のアドレス「０００」を対応づけておき、アドレス信号によって「０００」のアドレスを指定することで、全てのクライアント回路６1〜６mまたは複数のクライアント回路６1〜６mに含まれる複数のクライアント回路６d〜６e（dは１〜m−１のいずれかの数。eはｄ〜mのいずれかの数）を指定できるようにしてもよい。
【００８０】
また、アドレスを３ビット増やして６ビットとするアドレス拡張機能をアドレス「１１１」に対応づけておき、アドレス信号によって「１１１」のアドレスを指定することで、拡張したアドレスの下位３ビットを指定できるようにしてもよい。
複数のクライアント回路６1〜６mから１つのクライアント回路６aを選択するためのアドレスを６ビットにすることで、「１１１０００」、「１１１０１０」・・・「１１１１１１」等のアドレスを指定でき、指定できるクライアント回路６aの最大数は、１４となる。すなわち、拡張したアドレスの上位３ビットで指定できるアドレス数は２３であり、そのうちアドレス「１１１」と「０００」との２つはそれぞれ全てのクライアント回路６1〜６mの指定とアドレス拡張機能とに用いられている。また、上位３ビットを「１１１」に設定したときに、下位３ビットで指定できるアドレス数は２３である。そのため、指定できるクライアント回路６aの最大数は、１４（＝２３−２＋２３）となる。また、アドレス拡張機能を用いる場合には、図１０に示すように、拡張したアドレスの上位３ビットを送信する期間と下位３ビットを送信する期間との間にもバス７に第１基準信号を送出する。
【００８１】
次に、ホスト回路４は、バス７にギャップ検出補助信号を送出する。
ギャップ検出補助信号は、続いて送出されるギャップ信号を容易に検出できるようにするための信号である。
このギャップ検出補助信号は、ビット値「０」の１ビットで表される。
そのため、ギャップ検出補助信号の送出は、ホスト回路４が、バス７の電位を１GBT間Low電位とすることで行う。
次に、ホスト回路４は、バス７にギャップ信号を送出してから、アドレス期間からデータ期間に移行する。
【００８２】
＜４−４．データ期間について＞
次に、データ期間について説明する。
データ期間は、ホスト回路４がクライアント回路６aへ８ビットのデータを送信するデータ送信期間、および、ホスト回路４がクライアント回路６aから８ビットのデータを受信するデータ受信期間から構成される。
そして、データ期間にあっては、データ送信期間およびデータ受信期間を繰り返すことで、ホスト回路４とクライアント回路６aとの間で８ビット以上のデータの送受信を行い、データの送受信が終了すると、データ期間から再びアイドル期間に移行する。
【００８３】
＜４−４（１）．データ送信期間について＞
まず、データ送信期間について説明する。
データ送信期間にあっては、図９（３）に示すように、ホスト回路４は、ライト命令、第２基準信号、ホスト送信前半データ、第３基準信号、ホスト送信後半データ、ギャップ検出補助信号およびギャップ信号をバス７に順に送出する。
具体的には、まず、ホスト回路４は、バス７にライト命令を送出する。
ライト命令（広義には「第１の時間設定信号」「時間設定信号」）は、クライアント回路６aにデータの受信を行わせる命令である。また、ライト命令は、クライアント回路６aに１CBTの長さを伝える信号としても機能する。
【００８４】
このライト命令は、ビット値「０１０」の３ビットで表される。
そのため、ライト命令の送出は、ホスト回路４が、バス７の電位をまず１CBT間Low電位とし次の１CBT間High電位とし次の１CBT間Low電位とすることで行う。
次に、ホスト回路４は、バス７に第２基準信号を送出する。
なお、データ期間では、ホスト回路４は、内部メモリ３３に記憶されているクライアント回路６aの１CBT相当パルス数ＮCHa分の時間を１CBTとする。すなわち、ホスト回路４は、第２カウンタ３６による計数結果が所定数に切り替わった後、次にその所定数に切り替わるまでの時間を１CBTとして、バス７の電位の検出および制御を行う。
【００８５】
また、データ期間では、ホスト回路４は、第１カウンタ３５による計数結果が１CBT相当パルス数ＮCHaから「１」に切り替わるタイミングに同期して、バス７の電位の制御を開始する。
第２基準信号（広義には「ホスト基準信号」「データ基準信号」）は、ホスト回路４のクロック生成部１３が発生するクロック信号に、クライアント回路６aのクロック生成部２７が発生するクロック信号を同期させて開始させる信号である。
この第２基準信号は、ビット値「１」の１ビットで表される。
そのため、第２基準信号の送出は、ホスト回路４が、バス７の電位を１CBT間High電位に保持することで行う。
【００８６】
次に、ホスト回路４は、バス７にホスト送信前半データを送出する。
ホスト送信前半データ（広義には「ホスト送信データ」）は、ホスト回路４からクライアント回路６aへ送信する８ビットのデータうち、前半４ビットのデータである。
そのため、ホスト送信前半データの送出は、ホスト送信前半データに含まれる第１〜第４のビットに応じてバス７の電位を制御することで行う。
具体的には、ホスト送信前半データの送出は、以下のように行う。
まず、第１のビットの値に基づいて、バス７の電圧がホスト回路４によって制御される。そして、第１のビットの値に基づいた電圧制御が１CBT間行われる。
【００８７】
次に、第２のビットの値に基づいて、バス７の電圧がホスト回路４によって制御される。そして、第２のビットの値に基づいた電圧制御が１CBT間行われる。
次に、第３のビットの値に基づいて、バス７の電圧がホスト回路４によって制御される。そして、第３のビットの値に基づいた電圧制御が１CBT間行われる。
次に、第４のビットの値に基づいて、バス７の電圧がホスト回路４によって制御される。そして、第４のビットの値に基づいた電圧制御が１CBT間行われる。
ホスト送信前半データのビット値の各々に対応する電位を順次１CBTずつバス７に出力することで、ホスト送信前半データが第２の通信速度でバス７に送出される。
次に、ホスト回路４は、バス７に第３基準信号を送出する。
【００８８】
第３基準信号（広義には「ホスト基準信号」「データ基準信号」）は、ホスト回路４のクロック生成部１３が発生するクロック信号に、クライアント回路６aのクロック生成部２７が発生するクロック信号を同期させて開始させる信号である。
この第３基準信号は、ホスト送信前半データの第４のビットのビット値と異なるビット値となる１ビットで表される。
例えば、ホスト送信前半データの第４ビットのビット値が「１」であった場合には、第３基準信号のビット値は「０」となる。
また、ホスト送信前半データの第４ビットのビット値が「０」であった場合には、第３基準信号のビット値は「１」となる。
【００８９】
そのため、第３基準信号の送出は、ホスト送信前半データの第４のビットに対応する電位がHigh電位であった場合には、ホスト回路４が、バス７の電位を１CBT間Low電位に保持することで行う。
また、第３基準信号の送出は、ホスト送信前半データの第４ビットに対応する電位がLow電位であった場合には、ホスト回路４が、バス７の電位を１CBT間High電位に保持することで行う。
次に、ホスト回路４は、バス７にホスト送信後半データを送出する。
ホスト送信後半データ（広義には「ホスト送信データ」）は、ホスト回路４からクライアント回路６aへ送信する８ビットのデータのうち、後半４ビットのデータである。
【００９０】
ホスト送信後半データの送出方法は、ホスト送信前半データの場合と同様である。
なお、ホスト回路４からクライアント回路６aへの８ビットのデータの送信に要する時間が所定時間以下となるように、データ送信期間における８ビットのデータ送信中は、ホスト回路４およびクライアント回路６aは割り込み処理の実行を禁止する。
次に、ホスト回路４は、バス７にギャップ検出補助信号を送出する。
次に、ホスト回路４は、バス７にギャップ信号を送出してから、このデータ送信期間を終了する。
【００９１】
＜４−４（２）．データ受信期間について＞
次に、ホスト回路４がクライアント回路６aから８ビットのデータを受信するデータ受信期間について説明する。
データ受信期間にあっては、図９（４）に示すように、まず、ホスト回路４は、リード命令およびギャップ信号をバス７に順に送出する。
次に、後述するように、クライアント回路６aから、第４基準信号、クライアント送信前半データ、第５基準信号、クライアント送信後半データ、ギャップ検出補助信号およびギャップ信号がバス７に順に送出される。
【００９２】
そのため、ホスト回路４は、クライアント回路６aからバス７に送出される信号を検出し、検出した信号に応じて各種動作を行う。
具体的には、まず、ホスト回路４は、バス７にリード命令を送出する。
リード命令（広義には「第２の時間設定信号」「時間設定信号」）は、クライアント回路６aにデータの送信を行わせる命令である。また、リード命令は、クライアント回路６aに１CBTの長さを伝える信号としても機能する。
【００９３】
このリード命令は、ビット値「０１１」の３ビットで表される。
そのため、リード命令の送出は、ホスト回路４が、バス７の電位をまず１CBT間Low電位とし次の１CBT間High電位とし次の１CBT間High電位とすることで行う。
次に、ホスト回路４は、バス７にギャップ信号を送出する。
次に、クライアント回路６aからバス７に第４基準信号が送出される。これにより、ギャップ信号によってHigh電位となっていたバス７の電位が、１CBT間Low電位とされる。
そのため、ホスト回路４は、リード命令の送出後に現れる、このHigh電位からLow電位へのバス７の電位の変化を検出する。そして、ホスト回路４は、その電位の変化が検出されると、第２カウンタ３６のパルスの計数結果を「１」に戻す。
【００９４】
なお、データ受信期間では、ホスト回路４は、クロック生成部１３で発生されるクロック信号のパルスの立ち上がりに同期してバス７の電位を検出する。
これにより、第２カウンタ３６は、クライアント回路６aからバス７に第４基準信号が送出された後、最初に立ち上がったパルスの計数結果を「１」として、パルスの計数を続ける。そして、ホスト回路４は、クロック生成部１３で発生されるクロック信号でバス７の電位を同期化し、データ転送のタイミングを合わせることができる。
【００９５】
なお、本実施形態では、第４基準信号の送出に応じて、第２カウンタ３６によるパルスの計数結果を「１」に戻す例を示したが、これに限られるものではない。例えば、ホスト回路４のクロック生成部１３で発生されるクロック信号の立ち上がりタイミングを調整する機構を設け、クロック生成部１３で発生されるクロック信号のパルスの立ち上がりを、第４基準信号が送出されたタイミングに近づけるようにしてもよい。
次に、クライアント回路６aからバス７に４ビットのデータであるクライアント送信前半データが送出される。クライアント送信前半データの送出は、クライアント送信前半データに含まれる第１〜第４のビットに応じてバス７の電位を制御することで行われる。
【００９６】
そのため、ホスト回路４は、バス７の電位を検出し、その検出した電位の変化に基づいてクライアント送信前半データのビット値を検出する。
ここで、クライアント送信前半データのビット値の検出方法を説明する。
まず、ホスト回路４は、クライアント送信前半データのビット値の検出に用いるパラメータを算出する。
具体的には、ホスト回路４は、内部メモリ３３に記憶されているクライアント回路６aの１CBT相当パルス数ＮCHaが奇数であるか否かを判定する。そして、ホスト回路４は、１CBT相当パルス数ＮCHaが奇数であると判定した場合には、（ＮCHa＋１）/２を第１のパルス数とし、（ＮCHa＋１）/２＋１を第２のパルス数とする。
【００９７】
また、ホスト回路４は、１CBT相当パルス数ＮCHaが偶数であると判定した場合には、ＮCHa/２を第１のパルス数とし、ＮCHa/２＋１を第２のパルス数とする。
次に、ホスト回路４は、算出した第１のパルス数および第２のパルス数を用いて、バス７の電位を検出し、その検出した電位の変化に基づいてクライアント送信前半データのビット値を検出する。
【００９８】
図１１は、クライアント送信前半データのビット値の検出方法を説明するための説明図である。
まず、ホスト回路４は、図１１の時刻ｔ0hに示すように、第４基準信号によって第２カウンタ３６の計数結果を「１」に設定する。すると、第２カウンタ３６によって「１」からパルスの計数が続けられ、図１１の時刻ｔ1hに示すように、第２カウンタ３６によるパルスの計数結果が１CBT相当パルス数ＮCHa（例えば、６）になると、第２カウンタ３６によるパルスの計数が再度「１」から開始される。
【００９９】
そして、第２カウンタ３６によるパルスの計数が再び「１」から続けられ、ホスト回路４は、図１１の時刻ｔ2hに示すように、第２カウンタ３６によるパルスの計数結果が第１のパルス数（例えば、３）になるときに同期してバス７の電位を検出する。また、ホスト回路４は、図１１の時刻ｔ3hに示すように、第２カウンタ３６の計数結果が第２のパルス数（例えば、４）になるときに同期してバス７の電位を検出する。
【０１００】
また、ホスト回路４は、それら時刻ｔ2hに検出したバス７の電位（第１の検出電位）および時刻ｔ3hに検出したバス７の電位（第２の検出電位）に基づいて、クライアント送信前半データの１ビット目のビット値を取得する。
具体的には、ホスト回路４は、それら第１の検出電位および第２の検出電位が両方ともHigh電位または両方ともLow電位であるか否かを判定する。そして、ホスト回路４は、両方ともHigh電位または両方ともLow電位であると判定した場合には、第１の検出電位に対応するビット値を、クライアント送信前半データの１ビット目のビット値の検出結果として採用する。また、ホスト回路４は、第１の検出電位および第２の検出電位の一方がHigh電位で且つ他方がLow電位であると判定した場合には、クライアント送信前半データの１ビット目のビット値は得られなかったものとする。
【０１０１】
また、第２カウンタ３６によるパルスの計数が続けられ、第２カウンタ３６の計数結果が１CBT相当パルス数ＮCHaになると、図１１の時刻ｔ4hに示すように、第２カウンタ３６によるパルスの計数が再度「１」から開始される。そして、ホスト回路４は、図１１の時刻ｔ5hに示すように、第２カウンタ３６によるパルスの計数結果が第１のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。また、ホスト回路４は、図１１の時刻ｔ6hに示すように、第２カウンタ３６の計数結果が第２のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。
【０１０２】
また、ホスト回路４は、それら時刻ｔ5hに検出したバス７の電位（第１の検出電位）および時刻ｔ6hに検出したバス７の電位（第２の検出電位）に基づいて、クライアント送信前半データの２ビット目のビット値を取得する。
なお、クライアント送信前半データの３ビット目のビット値の検出方法は、クライアント送信前半データの２ビット目のビット値の場合と同様である。
【０１０３】
また、第２カウンタ３６によるパルスの計数が続けられ、第２カウンタ３６の計数結果が１CBT相当パルス数ＮCHaとなると、図１１の時刻ｔ7hに示すように、第２カウンタ３６によるパルスの計数が再度「１」から開始される。そして、ホスト回路４は、図１１の時刻ｔ8hに示すように、第２カウンタ３６によるパルスの計数結果が第１のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。また、ホスト回路４は、図１１の時刻ｔ9hに示すように、第２カウンタ３６の計数結果が第２のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。
【０１０４】
また、ホスト回路４は、それら時刻ｔ8hに検出したバス７の電位（第１の検出電位）および時刻ｔ9hに検出したバス７の電位（第２の検出電位）に基づいて、クライアント送信前半データの３ビット目のビット値を取得する。
なお、クライアント送信前半データの３ビット目のビット値の検出方法は、クライアント送信前半データの１ビット目のビット値の場合と同様である。
【０１０５】
また、第２カウンタ３６によるパルスの計数が続けられ、第２カウンタ３６の計数結果が１CBT相当パルス数となると、図１１の時刻ｔ10hに示すように、第２カウンタ３６によるパルスの計数が再度「１」から開始される。そして、ホスト回路４は、図１１の時刻ｔ11hに示すように、第２カウンタ３６によるパルスの計数結果が第１のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。また、ホスト回路４は、図１１の時刻ｔ12hに示すように、第２カウンタ３６の計数結果が第２のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。
【０１０６】
また、ホスト回路４は、それら時刻ｔ11hに検出したバス７の電位（第１の検出電位）および時刻ｔ12hに検出したバス７の電位（第２の検出電位）に基づいて、クライアント送信前半データの４ビット目のビット値を取得する。
なお、クライアント送信前半データの４ビット目のビット値の検出方法は、クライアント送信前半データの１ビット目のビット値の場合と同様である。
【０１０７】
このように、ホスト回路４では、クライアント回路６aの１CBT相当パルス数ＮCHa分の時間に同期させて、バス７に送出されたクライアント送信前半データのビット値を順次検出する。これにより、クライアント送信前半データが第２の通信速度で受信される。
また、本実施形態では、バス７の電位を１CBT間に２回検出する例を示したが、これに限られるものではない。例えば、バス７の電位を１CBT間に３回以上検出してもよい。３回以上検出する場合には、ホスト回路４は、それらの検出結果が全てHigh電位または全てLow電位であるか否かを判定する。そして、ホスト回路４は、全てHigh電位または全てLow電位である場合には、それらバス７の電位の検出結果に対応するビット値を、クライアント送信前半データのビット値の検出結果として採用する。
【０１０８】
また、それらの検出結果のうちにHigh電位のものとLow電位のものとの両方が含まれている場合には、それらの検出結果のうちにHigh電位のものが多く含まれているかまたはLow電位のものが多く含まれているかを判定する。そして、High電位のものが多く含まれている場合にはHigh電位に対応するビット値を当該データのビット値の検出結果とする。また、Low電位のものが多く含まれている場合にはLow電位に対応するビット値を、クライアント送信前半データのビット値の検出結果とする。
【０１０９】
すなわち、バス７の電位を１CBT間にｎ回（ｎは２以上の整数）検出する場合には、クライアント回路６bは、まず、バス７の電位をｎ回検出し、それぞれの検出結果である第ｉの検出結果（ｉはｎ以下の自然数）を取得する。次に、クライアント回路６bは、それらの検出結果が全てHigh電位または全てLow電位であるか否かを判定する。そして、クライアント回路６bは、全てHigh電位または全てLow電位である場合には、それらバス７の電位の検出結果に対応するビット値を、ホスト回路４からクライアント回路６bへ送信されたデータのビット値の検出結果として採用する。
【０１１０】
また、それらの検出結果のうちにHigh電位のものとLow電位のものとの両方が含まれている場合には、それらの検出結果のうちにHigh電位のものが多く含まれているかまたはLow電位のものが多く含まれているかを判定する。そして、High電位のものが多く含まれている場合にはHigh電位に対応するビット値を当該データのビット値の検出結果とする。また、Low電位のものが多く含まれている場合にはLow電位に対応するビット値を、クライアント送信前半データのビット値の検出結果とする。
さらに、バス７の電位を1CBT間に複数回検出する場合には、ホスト回路４は、クロック生成部１３で発生されるクロック信号のパルスの立ち上がりおよび立ち下がりの各々に同期して、バス７の電位を順次検出するようにしてもよい。
【０１１１】
次に、クライアント回路６aからバス７に第５基準信号が送出される。これにより、バス７の電位が直前の電位と異なる電位に切り替わる。
そのため、ホスト回路４は、クライアント送信前半データの送出後に現れる、この電位の変化を検出する。そして、ホスト回路４は、その電位の変化が検出されると、第２カウンタ３６のパルスの計数結果を「１」に設定する。
これにより、ホスト回路４は、クロック生成部１３で発生されるクロック信号でバス７の電位を同期化し、データ転送のタイミングを再度合わせることができることができる。
【０１１２】
次に、クライアント回路６aから４ビットのデータであるクライアント送信後半データがバス７に送出される。クライアント送信後半データの送出は、クライアント送信後半データに応じてバス７の電位を制御することで行われる。
そのため、ホスト回路４は、バス７の電位を検出し、その検出した電位の変化に基づいてクライアント送信後半データのビット値を検出する。
クライアント送信後半データのビット値の検出方法は、クライアント送信前半データの場合と同様である。
【０１１３】
次に、クライアント回路６aからバス７にギャップ検出補助信号およびギャップ信号が順に送出される。これにより、バス７の電位が１CBT間Low電位とされた後High電位に変化する。
そのため、ホスト回路４は、クライアント送信後半データの送出後に現れる、このＬｏｗ電位からHigh電位へのバス７の電位の変化を検出する。そして、ホスト回路４は、その変化を検出することで、データ受信期間の最後にクライアント回路６aからバス７に送出されるギャップ信号を検出し、このデータ受信期間を終了する。
【０１１４】
＜５−１．クライアント制御処理について＞
次に、複数のクライアント回路６1〜６mの各々（図５のバス用I/O２５およびクライアント制御部２６）で実行されるクライアント制御処理について説明する。
なお、本実施形態では、複数のクライアント回路６1〜６mの各々は、いずれも同じクライアント制御処理を実行している。
そのため、ここでは、複数のクライアント回路６1〜６mのうち、クライアント回路６bが実行しているクライアント制御処理について説明する。
図１２および図１３は、クライアント制御処理が行われる期間を説明するための説明図である。
クライアント制御処理が行われる期間は、ホスト制御処理と同様、図１２および図１３に示すように、アイドル期間（IDLE）、アドレス期間（ADRS、EXTADR）およびデータ期間（WR、RD 、RdWr）から構成される。
【０１１５】
＜５−２．アイドル期間について＞
まず、アイドル期間について説明する。
アイドル期間にあっては、図９（１）に示すように、ホスト回路４から、ギャップ信号、通信用レジスタリセット信号およびハードウェアリセット信号がバス７に送出される。
そのため、クライアント回路６bは、ホスト回路４からバス７に送出される信号を検出し、検出した信号に応じて各種動作を行う。
具体的には、まず、ホスト回路４からバス７にギャップ信号が送出される。これにより、バス７の電位が１GBT以上の間High電位に保持される。
【０１１６】
また、ホストＣＰＵ３からの指令により、ホスト回路４からバス７に通信用レジスタリセット信号またはハードウェアリセット信号がバス７に送出され、続いて、ホスト回路４からバス７にギャップ信号が送出される。
通信用レジスタリセット信号がバス７に送出されると、バス７の電位が８CBT以上で且つハードウェアリセット時間未満Low電位に保持される。
また、ハードウェアリセット信号がバス７に送出されると、バス７の電位がハードウェアリセット時間以上Low電位に保持される。
【０１１７】
そのため、クライアント回路６bは、バス７の電位がLow電位とされている間、クロック生成部２７で発生されるクロック信号のパルスを計数する。そして、バス７の電位がLow電位からHigh電位に変化すると、その計数結果が、内部メモリ３４に記憶されている１GBT相当パルス数ＮGCbの８倍以上で且つハードウェアリセット時間分のパルス数未満であるか否かを判定する。クライアント回路６bは、パルスの計数結果が１GBT相当パルス数ＮGCbの８倍以上で且つハードウェアリセット時間分のパルス数未満であると判定した場合には、通信用レジスタリセット信号を検出したと判定し、通信用レジスタ３９1を初期化する。
ここで、ハードウェアリセット時間分のパルス数は、クライアント回路６bのクロック信号の周波数に基づいて決定される値である。
なお、クライアント制御処理中は、クライアント回路６bは、クロック生成部２７で発生されるクロック信号のパルスの立ち上がりに同期してバス７の電位を検出する。
【０１１８】
また、クライアント回路６bは、バス７の電位がLow電位に変化すると、バス７の電位がLow電位とされていた間のパルスの計数結果が、ハードウェアリセット時間分のパルス数以上であるか否かを判定する。クライアント回路６bは、ハードウェアリセット時間分のパルス数以上であると判定した場合には、ハードウェアリセット信号を検出したと判定し、全てのレジスタ３９1〜３９nにハードウェアリセットを実行する。
ハードウェアリセットでは、クライアント回路６bの全てのレジスタ３９1〜３９nを初期化する。
また、クライアント回路６bは、バス７の電位がLow電位を通信用レジスタ３９1に記憶されている情報が初期化されると、アイドル期間からアドレス期間に移行する。
【０１１９】
図１４は、通信用レジスタリセット信号の検出方法を説明するための説明図である。
ところで、本実施形態の通信システムでは、例えば、図１４に示すように、バス７の電位が頻繁に変動しているときにも、クライアント回路６bでは、バス７の電位としてLow電位が連続して検出される可能性がある。そのため、例えば、クライアント回路６bが、ホスト回路４から通信用レジスタリセット信号がバス７に送出されていないときでも、１GBT相当パルス数ＮGCbの８倍の値分連続してLow電位を検出し、通信用レジスタリセット信号を検出したと誤判定してしまう可能性がある。
【０１２０】
このような誤判定の可能性に対し、例えば、クライアント回路６bは、バス７の電位のHigh電位への立ち上がりを監視し、そのような立ち上がりが検出された場合には、バス７の電位としてHigh電位が検出されたものとする構成としてもよい。そのようにすれば、例えば、バス７の電位がHigh電位とLow電位とに頻繁に変動している場合には、High電位を確実に検出できる可能性がある。そのため、クライアント回路６bが、通信用レジスタリセット信号を検出したと誤判定することを防止できる可能性がある。
【０１２１】
＜５−３．アドレス期間について＞
次に、アドレス期間について説明する。
アドレス期間にあっては、図９（２）に示すように、ホスト回路４から、アドレッシング信号、第１基準信号、アドレス信号、第２基準信号およびギャップ信号がバス７に順に送出される。
そのため、クライアント回路６bは、ホスト回路４からバス７に送出される信号を検出し、検出した信号に応じて各種動作を行う。
具体的には、まず、ホスト回路４からバス７にアドレッシング信号が送出される。これにより、バス７の電位がまず１GBT間Low電位とされ次の１GBT間High電位とされる。
【０１２２】
そのため、クライアント回路６bは、アドレッシング信号でバス７の電位がLow電位とされている間、クロック生成部２７で発生されるクロック信号のパルスを計数し、その計数結果を１GBT相当パルス数ＮGCbとして内部メモリ３４に記憶させる。
これにより、ホスト回路４からクライアント回路６bに１GBTの長さが伝えられる。
そして、クライアント回路６bは、アイドル期間およびアドレス期間では、第１カウンタ３７による計数結果が所定数に切り替わった後、次にその所定数に切り替わるまでの時間を１GBTとして、バス７の電位の検出を行う。
次に、ホスト回路４からバス７に第１基準信号が出力される。これにより、アドレッシング信号によってHigh電位となっていたバス７の電位が、１GBT間Low電位とされる。
【０１２３】
そのため、クライアント回路６bは、アドレッシング信号の送出後に現れる、このHigh電位からLow電位へのバス７の電位の変化を検出する。そして、クライアント回路６bは、その電位の変化が検出されると、第２カウンタ３６のパルスの計数結果を「１」に設定する。
これにより、クライアント回路６bは、クロック生成部２７で発生されるクロック信号でバス７の電位を同期化し、データ転送のタイミングを合わせることができる。
次に、ホスト回路４からバス７にアドレス信号が送出される。アドレス信号の送出は、アドレス信号が指定するアドレスに含まれる第１〜第３のビット各々に応じてバス７の電位を制御することで行われる。
【０１２４】
そのため、クライアント回路６bは、バス７の電位を検出し、その検出した電位の変化に基づいてアドレス信号が指定するアドレスのビット値を検出する。
ここで、アドレス信号のビット値の検出方法を説明する。
まず、クライアント回路６bは、アドレス信号のビット値の検出に用いるパラメータを算出する。
具体的には、クライアント回路６bは、内部メモリ３４に記憶されているクライアント回路bの１GBT相当パルス数ＮGCbが奇数であるか否かを判定する。そして、クライアント回路６bは、１GBT相当パルス数ＮGCbが奇数であると判定した場合には、（ＮGCb＋１）/２を第１のパルス数とし、（Ｎ'＋１）/２＋１を第２のパルス数とする。
【０１２５】
また、クライアント回路６bは、１GBT相当パルス数ＮGCbが偶数であると判定した場合には、ＮGCb/２を第１のパルス数とし、ＮGCb/２＋１を第２のパルス数とする。
次に、クライアント回路６bは、算出した第１のパルス数および第２のパルス数を用いて、バス７の電位を検出し、その検出した電位の変化に基づいてアドレス信号のビット値を検出する。
【０１２６】
図１５は、アドレス信号のビット値の検出方法を説明するための説明図である。
まず、クライアント回路６bは、図１５の時刻ｔ0c'に示すように、第１基準信号によって第１カウンタ３７の計数結果を初期値「１」とする。すると、第１カウンタ３７によって「１」からパルスの計数が続けられ、図１５の時刻ｔ1c'に示すように、第１カウンタ３７によるパルスの計数結果が１GBT相当パルス数ＮGCb（例えば、６）になると、第１カウンタ３７によるパルスの計数が再度「１」から開始される。
【０１２７】
そして、第１カウンタ３７によるパルスの計数が再び「１」から続けられ、クライアント回路６bは、図１５の時刻ｔ2c'に示すように、第１カウンタ３７によるパルスの計数結果が第１のパルス数（例えば、３）になるときに、クロック生成部２７で発生されるクロック信号に同期してバス７の電位を検出する。また、クライアント回路６bは、図１５の時刻ｔ3c'に示すように、第１カウンタ３７の計数結果が第２のパルス数（例えば、４）になるときに同期してバス７の電位を検出する。
また、クライアント回路６bは、それら時刻ｔ2c'に検出したバス７の電位（第１の検出電位）および時刻ｔ3c'に検出したバス７の電位（第２の検出電位）に基づいて、アドレス信号の１ビット目のビット値を取得する。
【０１２８】
具体的には、クライアント回路６bは、それら第１の検出電位および第２の検出電位が両方ともHigh電位または両方ともLow電位であるか否かを判定する。そして、クライアント回路６bは、両方ともHigh電位または両方ともLow電位であると判定した場合には、第１の検出電位に対応するビット値を、アドレス信号の１ビット目のビット値の検出結果として採用する。また、クライアント回路６bは、第１の検出電位および第２の検出電位の一方がHigh電位で且つ他方がLow電位であると判定した場合には、アドレス信号の１ビット目のビット値は得られなかったものとする。
【０１２９】
また、第１カウンタ３７によるパルスの計数が再び「１」から続けられ、第１カウンタ３７の計数結果が１GBT相当パルス数ＮGCbとなると、図１５の時刻ｔ4c'に示すように、第１カウンタ３７によるパルスの計数が再度「１」から開始される。そして、図１５の時刻ｔ5c'に示すように、第１カウンタ３７の計数結果が第１のパルス数になるときに、クライアント回路６bは、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。また、クライアント回路６bは、第１カウンタ３７の計数結果が第２のパルス数になるときに、図１５の時刻ｔ6c'に示すように、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。
【０１３０】
また、クライアント回路６bは、それら時刻ｔ5c'に検出したバス７の電位（第１の検出電位）および時刻ｔ6c'に検出したバス７の電位（第２の検出電位）に基づいて、アドレス信号の２ビット目のビット値を取得する。
なお、アドレス信号の２ビット目のビット値の検出方法は、アドレス信号の１ビット目のビット値の場合と同様である。
【０１３１】
また、第１カウンタ３７によるパルスの計数が再び「１」から続けられ、第１カウンタ３７の計数結果が１GBT相当パルス数ＮGCbとなると、図１５の時刻ｔ7c'に示すように、第１カウンタ３７によるパルスの計数が再度「１」から開始される。そして、図１５の時刻ｔ7c'に示すように、第１カウンタ３７の計数結果が第１のパルス数になるときに、クライアント回路６bは、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。また、クライアント回路６bは、第１カウンタ３７の計数結果が第２のパルス数になるときに、図１５の時刻ｔ9c'に示すように、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。
【０１３２】
また、クライアント回路６bは、それら時刻ｔ8c'に検出したバス７の電位（第１の検出電位）および時刻ｔ9c'に検出したバス７の電位（第２の検出電位）に基づいて、アドレス信号の３ビット目のビット値を取得する。
なお、アドレス信号の３ビット目のビット値の検出方法は、アドレス信号の１ビット目のビット値の場合と同様である。
このように、クライアント回路６bでは、１GBT相当パルス数ＮGCb分の時間に同期させて、バス７に送出されたアドレス信号のビット値が順次検出される。これにより、アドレス信号が第１の通信速度で受信される。
クライアント回路６bは、アドレス信号の全てのビット値を取得すると、検出したアドレス信号が指定するアドレスが自回路のアドレスと一致するか否かを判定する。
【０１３３】
次に、ホスト回路４からバス７に第２基準信号およびギャップ信号が送出される。これにより、バス７の電位が１GBT間Low電位とされた後High電位に変化する。
そのため、クライアント回路６bは、アドレス信号が指定するアドレスが自回路のアドレスと一致すると判定した場合には、アドレス信号の送出後に現れる、このLow電位からHigh電位への切り替わりを検出することで、アドレス期間の最後にホスト回路４から送出されるギャップ信号を検出し、アドレス期間からデータ期間に移行する。
また、クライアント回路６bは、アドレス信号が指定するアドレスが自回路のアドレスと一致しないと判定した場合には、このLow電位からHigh電位への切り替わりを検出することで、アドレス期間の最後にホスト回路４から送出されるギャップ信号を検出し、データ期間への移行を行わずに、アドレス期間を終了する。
【０１３４】
＜５−４．データ期間について＞
次に、データ期間について説明する。
データ期間は、ホスト回路４がクライアント回路６bに８ビットのデータを送信するデータ送信期間、および、ホスト回路４がクライアント回路６bから８ビットのデータを受信するデータ受信期間から構成される。そして、データ期間にあっては、データ送信期間およびデータ受信期間を繰り返すことで、ホスト回路４とクライアント回路６bとの間でデータを送受信し、データの送受信が終了すると、再びアイドル期間に移行する。
【０１３５】
＜５−４（１）．データ送信期間について＞
まず、データ送信期間について説明する。
データ送信期間にあっては、図９（３）に示すように、ホスト回路４から、ライト命令、第２基準信号、ホスト送信前半データ、第３基準信号、ホスト送信後半データ、第５基準信号およびギャップ信号がバス７に順に送出される。
そのため、クライアント回路６bは、ホスト回路４からバス７に送出される命令および信号を検出し、検出した命令および信号に応じて各種動作を行う。
【０１３６】
具体的には、まず、ホスト回路４からバス７にライト命令が送出される。これにより、バス７の電位がまず１CBT間Low電位とされ次の１CBT間High電位とされ次の１CBT間Low電位とされる。
そのため、クライアント回路６bは、ライト命令の最初のLow電位でバス７の電位がLow電位とされている間、クロック生成部２７で発生されるクロック信号のパルスを計数し、その計数結果を１CBT相当パルス数ＮCCbとして内部メモリ３４に記憶させる。これにより、ホスト回路４からクライアント回路６bに１CBTの長さが伝えられる。
【０１３７】
そして、クライアント回路６bは、データ送信期間では、第１カウンタ３７による計数結果が所定数に切り替わった後、次にその所定数に切り替わるまでの時間を１CBTとして、バス７の電位の検出を行う。
次に、ホスト回路４からバス７に第２基準信号が送出される。これにより、ライト命令によってLow電位となっていたバス７の電位が、１CBT間High電位とされる。
そのため、クライアント回路６bは、ライト命令の送出後に現れる、このLow電位からHigh電位へのバス７の電位の変化を、クロック生成部２７で発生されるクロック信号に同期して検出する。そして、クライアント回路６bは、その電位の変化が検出されると、第２カウンタ３８のパルスの計数結果を初期値「１」とする。
【０１３８】
これにより、クライアント回路６bは、クロック生成部２７で発生されるクロック信号でバス７の電位を同期化し、データ転送のタイミングを合わせることができる。
次に、ホスト回路４からバス７にホスト送信前半データが送出される。ホスト送信前半データの送出は、ホスト送信前半データに含まれる第１〜第４のビット各々に応じてバス７の電位を制御することで行われる。
そのため、クライアント回路６bは、バス７の電位を検出し、その検出した電位の変化に基づいてホスト送信前半データのビット値を検出する。
【０１３９】
ここで、ホスト送信前半データのビット値の検出方法を説明する。
まず、クライアント回路６bは、ホスト送信前半データのビット値の検出に用いるパラメータを算出する。
具体的には、クライアント回路６bは、内部メモリ３４に記憶されている１CBT相当パルス数ＮCCbが奇数であるか否かを判定する。そして、クライアント回路６bは、１CBT相当パルス数ＮCCbが奇数であると判定した場合には、（ＮCCb＋１）/２を第１のパルス数とし、（ＮCCb＋１）/２＋１を第２のパルス数とする。
【０１４０】
また、クライアント回路６bは、１CBT相当パルス数ＮCCbが偶数であると判定した場合には、ＮCCb/２を第１のパルス数とし、ＮCCb/２＋１を第２のパルス数とする。
次に、クライアント回路６bは、算出した第１のパルス数および第２のパルス数を用いて、バス７の電位を検出し、その検出した電位の変化に基づいてホスト送信前半データのビット値を検出する。
【０１４１】
図１６は、ホスト送信前半データのビット値の検出方法を説明するための説明図である。
まず、クライアント回路６bは、図１６の時刻ｔ0c"に示すように、第２基準信号によって第２カウンタ３８の計数結果を「１」に設定する。すると、第２カウンタ３８によって「１」からパルスの計数が続けられ、第２カウンタ３８によるパルスの計数結果が、１CBT相当パルス数ＮCCb（例えば、６）になると、図１６の時刻ｔ1c "に示すように、第２カウンタ３８によるパルスの計数が再度「１」から開始される。
【０１４２】
そして、第２カウンタ３８によるパルスの計数が続けられ、クライアント回路６bは、図１６の時刻ｔ2c "に示すように、第２カウンタ３８によるパルスの計数結果が第１のパルス数（例えば、３）になるときに同期してバス７の電位を検出する。また、クライアント回路６bは、図１６の時刻ｔ3c "に示すように、第２カウンタ３８の計数結果が第２のパルス数（例えば、４）になるときに同期してバス７の電位を検出する。
また、クライアント回路６bは、それら時刻ｔ2c "に検出したバス７の電位（第１の検出電位）および時刻ｔ3c "に検出したバス７の電位（第２の検出電位）に基づいて、ホスト送信前半データの１ビット目のビット値を取得する。
【０１４３】
具体的には、クライアント回路６bは、それら時刻ｔ2c "に検出したバス７の電位（第１の検出電位）および時刻ｔ3c "に検出したバス７の電位（第２の検出電位）が両方ともHigh電位または両方ともLow電位であるか否かを判定する。そして、クライアント回路６bは、両方ともHigh電位または両方ともLow電位であると判定した場合には、第１の検出電位に対応するビット値を、ホスト送信前半データの１ビット目のビット値の検出結果として採用する。また、クライアント回路６bは、第１の検出電位および第２の検出電位の一方がHigh電位で且つ他方がLow電位であると判定した場合には、ホスト送信前半データの１ビット目のビット値は得られなかったものとする。
【０１４４】
また、第２カウンタ３８によるパルスの計数が続けられ、第２カウンタ３８の計数結果が１CBT相当パルス数ＮCCbになると、図１６の時刻ｔ4c "に示すように、第２カウンタ３８によるパルスの計数が再度「１」から開始される。そして、図１６の時刻ｔ5c "に示すように、第２カウンタ３８によるパルスの計数結果が第１のパルス数になるときに、クライアント回路６bは、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。また、クライアント回路６bは、図１６の時刻ｔ6c "に示すように、第２カウンタ３８の計数結果が第２のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。
【０１４５】
また、クライアント回路６bは、それら時刻ｔ5c "に検出したバス７の電位（第１の検出電位）および時刻ｔ6c "に検出したバス７の電位（第２の検出電位）に基づいて、ホスト送信前半データの２ビット目のビット値を取得する。
なお、ホスト送信前半データの２ビット目のビット値の検出方法は、ホスト送信前半データの１ビット目のビット値の場合と同様である。
【０１４６】
また、第２カウンタ３８によるパルスの計数が続けられ、第２カウンタ３８の計数結果が１CBT相当パルス数ＮCCbになると、図１６の時刻ｔ7c "に示すように、第２カウンタ３８によるパルスの計数が再度「１」から開始される。そして、図１６の時刻ｔ8c "に示すように、第２カウンタ３８によるパルスの計数結果が第１のパルス数になるときに、クライアント回路６bは、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。また、クライアント回路６bは、図１６の時刻ｔ9c "に示すように、第２カウンタ３８の計数結果が第２のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。
【０１４７】
また、クライアント回路６bは、それら時刻ｔ8c "に検出したバス７の電位（第１の検出電位）および時刻ｔ9c "に検出したバス７の電位（第２の検出電位）に基づいて、ホスト送信前半データの３ビット目のビット値を取得する。
なお、ホスト送信前半データの３ビット目のビット値の検出方法は、ホスト送信前半データの１ビット目のビット値の場合と同様である。
【０１４８】
また、第２カウンタ３８によるパルスの計数が続けられ、第２カウンタ３８の計数結果が１CBT相当パルス数ＮCCbになると、図１６の時刻ｔ10c"に示すように、第２カウンタ３８によるパルスの計数が再度「１」から開始される。そして、図１６の時刻ｔ11c "に示すように、第２カウンタ３８によるパルスの計数結果が第１のパルス数になるときに、クライアント回路６bは、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。また、クライアント回路６bは、図１６の時刻ｔ12c "に示すように、第２カウンタ３８の計数結果が第２のパルス数になるときに、クロック生成部１３で発生されるクロック信号に同期してバス７の電位を検出する。
【０１４９】
また、クライアント回路６bは、それら時刻ｔ11c "に検出したバス７の電位（第１の検出電位）および時刻ｔ12c "に検出したバス７の電位（第２の検出電位）に基づいて、ホスト送信前半データの４ビット目のビット値を取得する。
なお、ホスト送信前半データの２ビット目のビット値の検出方法は、ホスト送信前半データの１ビット目のビット値の場合と同様である。
このように、クライアント回路６bでは、１CBT相当パルス数ＮCCb分の時間に同期させて、バス７に送出されたホスト送信前半データのビット値が順次検出される。これにより、ホスト送信前半データが第２の通信速度で受信される。
【０１５０】
次に、クライアント回路６aからバス７に第３基準信号が送出される。これにより、バス７の電位が直前の電位と異なる電位に切り替わる。
そのため、クライアント回路６bは、ホスト送信前半データの送出後に現れる、この電位の変化を検出する。そして、ホスト回路４は、その電位の変化が検出されると、第２カウンタ３８のパルスの計数結果を「１」に設定する。
これにより、クライアント回路６bは、クロック生成部２７で発生されるクロック信号でバス７の電位を同期化し、データ転送のタイミングを再度合わせることができる。
【０１５１】
次に、ホスト回路４からバス７にホスト送信後半データが送出される。ホスト送信後半データの送出は、ホスト送信後半データに含まれる第１〜第４のビット各々に応じてバス７の電位を制御することで行われる。
ホスト送信後半データのビット値の検出方法は、ホスト送信前半データの場合と同様である。
次に、ホスト回路４からバス７に第５基準信号およびギャップ信号が順に送出される。これにより、バス７の電位が１CBT間Low電位とされた後High電位に変化する。
そのため、クライアント回路６bは、ホスト送信後半データの送出後に現れる、このLow電位からHigh電位への切り替わりを検出することで、データ送信期間の最後にホスト回路４からバス７に送出されるギャップ信号を検出し、データ送信期間を終了する。
【０１５２】
＜５−４（２）．データ受信期間について＞
次に、ホスト回路４がクライアント回路６bから８ビットのデータを受信するデータ受信期間について説明する。
データ受信期間にあっては、図９（４）に示すように、まず、ホスト回路４から、リード命令およびギャップ信号がバス７に順に送出される。
そのため、クライアント回路６bは、ホスト回路４からバス７に送出された命令および信号を検出し、検出した命令および信号に応じて各種動作を行う。
【０１５３】
次に、クライアント回路６bは、第４基準信号、クライアント送信前半データ、第５基準信号、クライアント送信後半データ、ギャップ検出補助信号およびギャップ信号をバス７に順に送出する。
具体的には、まず、ホスト回路４からバス７にリード命令が送出される。これにより、バス７の電位がまず１CBT間Low電位とされ次の１CBT間High電位とされ次の１CBT間High電位とされる。
そのため、クライアント回路６bは、リード命令でバス７の電位がLow電位とされている間、クロック生成部２７で発生されるクロック信号のパルスを計数し、その計数結果を１CBT相当パルス数として内部メモリ３４に記憶させる。
【０１５４】
これにより、ホスト回路４からクライアント回路６bに１CBTの長さが伝えられる。
そして、データ受信期間では、クライアント回路６bは、第１カウンタ３７による計数結果が、内部メモリ３４に記憶されている１CBT相当パルス数ＮCCbから「１」に切り替わった後、次に１CBT相当パルス数ＮCCbから「１」に切り替わるまでの時間を１CBTとして、バス７の電位の検出および制御を行う。
また、データ受信期間では、クライアント回路６bは、第２カウンタ３８による計数結果が、１CBT相当パルス数ＮCCbから「１」に切り替わるタイミングに同期して、バス７の電位の制御を開始する。
【０１５５】
次に、ホスト回路４からバス７にギャップ信号が出力される。これにより、バス７の電位がHigh電位に切り替わる。
次に、クライアント回路６bは、第４基準信号をバス７に送出する。
第４基準信号（広義には「クライアント基準信号」）は、クロック生成部２７がクライアント回路６bに供給しているクロック信号に、クロック生成部１３がホスト回路４に供給しているクロック信号を同期させて開始させる信号である。
この第４基準信号は、ビット値「０」の１ビットで表される。
【０１５６】
そのため、第４基準信号の送出は、クライアント回路６bが、バス７の電位を１CBT間Low電位に保持することで行う。
次に、クライアント回路６bは、クライアント送信前半データをバス７に送出する。
クライアント送信前半データ（広義には「クライアント送信データ」）は、クライアント回路６bからホスト回路４へ送信する８ビットのデータうち、前半４ビットのデータである。
そのため、クライアント送信前半データの送出は、ホスト送信前半データに含まれる第１〜第４のビットに応じてバス７の電位を制御することで行う。
具体的には、クライアント送信前半データの送出は、以下のように行う。
【０１５７】
まず、第１のビットの値に基づいて、バス７の電圧がクライアント回路６bによって制御される。そして、第１のビットの値に基づいた電圧制御が１CBT間行われる。
次に、第２のビットの値に基づいて、バス７の電圧がクライアント回路６bによって制御される。そして、第２のビットの値に基づいた電圧制御が１CBT間行われる。
次に、第３のビットの値に基づいて、バス７の電圧がクライアント回路６bによって制御される。そして、第３のビットの値に基づいた電圧制御が１CBT間行われる。
次に、第４のビットの値に基づいて、バス７の電圧がクライアント回路６bによって制御される。そして、第４のビットの値に基づいた電圧制御が１CBT間行われる。
【０１５８】
次に、クライアント回路６bは、第５基準信号をバス７に送出する。
第５基準信号（広義には「クライアント基準信号」）は、クロック生成部２７がクライアント回路６bに供給しているクロック信号に、クロック生成部１３がホスト回路４に供給しているクロック信号を同期させて開始させる信号である。
この第５基準信号は、クライアント送信前半データの第４のビットのビット値と異なるビット値の１ビットで表される。
【０１５９】
例えば、クライアント送信前半データの第４のビットのビット値が「１」であった場合には、第５基準信号のビット値は「０」となる。
また、クライアント送信前半データの第４のビットのビット値が「０」であった場合には、第５基準信号のビット値は「１」となる。
そのため、第５基準信号の送出は、クライアント送信前半データの第４のビットに対応する電位がHigh電位であった場合には、クライアント回路６bが、バス７の電位を１CBT間Low電位に保持することで行う。
【０１６０】
また、第５基準信号の送出は、クライアント送信前半データの第４のビットに対応する電位がLow電位であった場合には、クライアント回路６bが、バス７の電位を１CBT間High電位に保持することで行う。
次に、クライアント回路６bは、クライアント送信後半データをバス７に送出する。
クライアント送信後半データ（広義には「クライアント送信データ」）は、クライアント回路６bからホスト回路４へ送信する８ビットのデータのうち、後半４ビットのデータである。
【０１６１】
クライアント送信後半データの送出方法は、クライアント送信前半データの場合と同様である。
なお、クライアント回路６bからホスト回路４への８ビットのデータの送信に要する時間が所定時間以下となるように、データ受信期間における８ビットのデータ送信中は、ホスト回路４およびクライアント回路６bは割り込み処理の実行を禁止する。
次に、クライアント回路６bは、ギャップ検出補助信号およびギャップ信号をバス７に順に送出してから、このデータ受信期間を終了する。
【０１６２】
＜６．通信システムの具体的動作について＞
次に、本実施形態の通信システムの動作を具体的状況に基づいて説明する。
まず、ホスト回路４によって、ホスト制御処理が実行される。ホスト制御処理の実行が開始されると、図９（１）に示すように、まず、ホスト回路４と複数のクライアント回路６1〜６mとが、アイドル期間に入る。アイドル期間では、まず、ホスト回路４がバス７にギャップ信号を送出する。ギャップ信号では、バス７の電位がHigh電位に設定される。
ここで、ホストＣＰＵ３からホスト回路４に対して、クライアント回路６1（例えば、クーロンカウンタ）へデータを送信させる指令が出力されたとする。すると、ホスト回路４が通信用レジスタリセット信号およびギャップ信号をバス７に送出する。
【０１６３】
通信用レジスタリセット信号をクライアント回路６c（cは１〜mのいずれかの数）が受信すると、クライアント回路６cが、自回路の通信用レジスタ３９1を初期化する。
そして、通信用レジスタ３９1の記憶値の初期化が終了すると、ホスト回路４とクライアント回路６cとが、アイドル期間からアドレス期間に移行する。
アドレス期間では、図９（２）に示すように、まず、ホスト回路４がバス７にアドレッシング信号を送出する。アドレッシング信号では、バス７の電位がまず１GBT間Low電位とされ次の１GBT間High電位とされる。
【０１６４】
アドレッシング信号がバス７に送出されると、まず、バス７の電位がLow電位に変化する。バス７の電位の当該Low電位への変化がクライアント回路６cで検出されると、クライアント回路６cが、クロック生成部２７で発生されるクロック信号のパルスの計数を開始する。クライアント回路６cによるパルスの計数は、アドレッシング信号によってバス７の電位がLow電位とされている間続けられる。
パルスの計数が終了すると、クライアント回路６cが、その計数結果を１GBT相当パルス数ＮGCcとして自回路の内部メモリ３４に記憶させる。１GBT相当パルス数ＮGCcが内部メモリ３４に記憶されると、クライアント回路６cの第１カウンタ３７が、パルスの計数結果がその記憶された１GBT相当パルス数ＮGCcとなるたびに、パルスの計数結果が初期値「１」から開始されるようになる。
【０１６５】
アドレッシング信号の送出が終了すると、ホスト回路４が、バス７に第１基準信号を送出する。第１基準信号では、バス７の電位が１GBT間Low電位に保持される。
バス７の電位の当該Low電位への変化をクライアント回路６cが検出すると、クライアント回路６cが、第１カウンタ３７によるパルスの計数結果を「１」に戻す。
第１基準信号の送出が終了すると、ホスト回路４が、クライアント回路６1のアドレスを指定するアドレス信号をバス７に送出する。アドレス信号の送出では、ホスト回路４が、まず、図１５の時刻ｔ1h'〜ｔ4h'に示すように、アドレス信号の第１のビットの値に基づいた電位制御を１GBT間行う。次に、ホスト回路４が、図１５の時刻ｔ4h'〜ｔ7h'に示すように、アドレス信号の第２のビットの値に基づいた電位制御を１GBT間行う。次に、ホスト回路４が、図１５の時刻ｔ7h'〜ｔ10h'に示すように、アドレス信号の第３のビットの値に基づいた電位制御を１GBT間行う。
【０１６６】
これにより、アドレス信号が第１の通信速度でバス７に送出される。
アドレス信号がバス７に送出されると、クライアント回路６cが、図１５の時刻ｔ1h'〜ｔ4h'に示すように、第１カウンタ３７によるパルスの計数結果が「１」（時刻ｔ1h'）となってから再度「１」（時刻ｔ4h'）となるまでにバス７の電位を２回検出する。そして、クライアント回路６cが、それら検出結果に基づいてアドレス信号の第１のビットのビット値を取得する。
【０１６７】
また、クライアント回路６cが、図１５の時刻ｔ4c'〜ｔ7c'に示すように、時刻ｔ4c'から第１カウンタ３７によるパルスの計数結果が再度「１」（時刻ｔ7c'）となるまでにバス７の電位を２回検出する。そして、クライアント回路６cが、それら検出結果に基づいてアドレス信号の第２のビットのビット値を取得する。
さらに、クライアント回路６cが、図１５の時刻ｔ7c'〜ｔ10c'に示すように、時刻ｔ7c'から第１カウンタ３７によるパルスの計数結果が再度「１」（時刻ｔ10c'）となるまでにバス７の電位を２回検出する。そして、クライアント回路６cが、それら検出結果に基づいてアドレス信号の第３のビットのビット値を取得する。
【０１６８】
これにより、アドレス信号が第１の通信速度でバス７から取得される。
アドレス信号の全てのビット値を取得すると、クライアント回路６cが、取得したアドレス信号が指定するアドレスが自回路のアドレスと一致するか否かを判定する。この判定で、クライアント回路６1のみが自回路のアドレスと一致するとの判定結果を得る。
アドレス信号の送出が終了すると、ホスト回路４が、ギャップ検出補助信号およびギャップ信号をバス７に送出した後、データ送信期間に移行する。
【０１６９】
また、ギャップ検出補助信号およびギャップ信号を受信したクライアント回路６cのうち、クライアント回路６1のみが、データ送信期間に移行する。
データ送信期間では、図９（３）に示すように、まず、ホスト回路４がバス７にライト命令を送出する。ライト命令では、バスの電位がまず、クライアント回路６1の１CBT（このデータ送信期間では、以下、単に「１CBT」と記す。）間Low電位とされ次の１CBT間High電位とされ次の１CBT間Low電位とされる。
ライト命令がバス７に送出されると、まず、バス７の電位がLow電位に変化する。バス７の電位の当該Low電位への変化がクライアント回路６1で検出されると、クライアント回路６1が、クロック生成部２７で発生されるクロック信号のパルスの計数を開始する。クライアント回路６1によるパルスの計数は、ライト命令によってバス７の電位がHigh電位となるまで続けられる。
【０１７０】
パルスの計数が終了すると、クライアント回路６1が、その計数結果を１CBT相当パルス数ＮCC1として自回路の内部メモリ３４に記憶させる。１CBT相当パルス数ＮCC1が記憶されると、クライアント回路６1の第２カウンタ３８が、パルスの計数結果が１CBT相当パルス数ＮCC1となるたびに、パルスの計数結果が初期値「１」から開始されるようになる。
ライト命令の送出が終了すると、ホスト回路４が、第２基準信号をバス７に送出する。第２基準信号では、バス７の電位が１CBT間High電位に保持される。
バス７の電位の当該High電位への変化をクライアント回路６1が検出すると、クライアント回路６1が、第２カウンタ３８によるパルスの計数結果を「１」に戻す。
【０１７１】
第２基準信号の送出が終了すると、ホスト回路４が、ホスト送信前半データをバス７に送出する。ホスト送信前半データの送出では、ホスト回路４が、まず、図１６の時刻ｔ1h" 〜ｔ4h"に示すように、ホスト送信前半データの第１のビットの値に基づいた電位制御を１CBT間行う。次に、ホスト回路４が、図１６の時刻ｔ4h"〜 ｔ7h"に示すように、ホスト送信前半データの第２のビットの値に基づいた電位制御を１CBT間行う。次に、ホスト回路４が、図１６の時刻ｔ7h"〜 ｔ10h"に示すように、ホスト送信前半データの第３のビットの値に基づいた電位制御を１CBT間行う。次に、ホスト回路４が、図１６の時刻ｔ10h"〜 ｔ14h"に示すように、ホスト送信前半データの第４のビットの値に基づいた電位制御を１CBT間行う。
【０１７２】
これにより、ホスト送信前半データが第２の通信速度でバス７に送出される。
ホスト送信前半データがバス７に送出されると、クライアント回路６1が、図１６の時刻ｔ1c"〜 ｔ4c"に示すように、第２カウンタ３８によるパルスの計数結果が「１」（時刻ｔ1c"）となってから再度「１」（時刻ｔ4c"）となるまでにバス７の電位を２回検出する。そして、クライアント回路６1が、それら検出結果に基づいてホスト送信前半データの第１のビットのビット値を取得する。
【０１７３】
また、クライアント回路６cが、図１６の時刻ｔ4c"〜 ｔ7c"に示すように、時刻ｔ4c"から第２カウンタ３８によるパルスの計数結果が再度「１」（時刻ｔ7c"）となるまでにバス７の電位を２回検出する。そして、クライアント回路６1が、それら検出結果に基づいてホスト送信前半データの第２のビットのビット値を取得する。
さらに、クライアント回路６cが、図１６の時刻ｔ7c"〜 ｔ10c"に示すように、時刻ｔ7c"から第２カウンタ３８によるパルスの計数結果が再度「１」（時刻ｔ10c"）となるときまでにバス７の電位を２回検出する。そして、クライアント回路６1が、それら検出結果に基づいてホスト送信前半データの第３のビットのビット値を取得する。
【０１７４】
また、クライアント回路６cが、図１６の時刻ｔ10c"〜 ｔ13c"に示すように、時刻ｔ10c"から第２カウンタ３８によるパルスの計数結果が再度「１」（時刻ｔ13c"）となるまでにバス７の電位を２回検出する。そして、クライアント回路６1が、それら検出結果に基づいてホスト送信前半データの第４のビットのビット値を取得する。
ホスト送信前半データの送出が終了すると、ホスト回路４が、第３基準信号をバス７に送出する。第３基準信号では、ホスト送信前半データの第４のビットに対応する電位と異なる電位にバス７の電位が設定される。
【０１７５】
バス７の電位の当該変化をクライアント回路６1が検出すると、クライアント回路６1が、第２カウンタ３８によるパルスの計数結果を「１」に戻す。
第３基準信号の送出が終了すると、ホスト回路４が、ホスト送信後半データをバス７に送出する。ホスト送信後半データは、ホスト送信前半データと同様に、クライアント回路６1によって受信される。
ホスト送信後半データの送出が終了すると、ホスト回路４が、ギャップ検出補助信号およびギャップ信号をバス７に送出した後、このデータ送信期間を終了する。
【０１７６】
また、ギャップ検出補助信号およびギャップ信号をクライアント回路６1が受信すると、クライアント回路６1が、このデータ送信期間を終了する。
そして、ホスト回路４から送信される８ビットのデータをクライアント回路６1が受信すると、クライアント回路６1（つまり、クーロンカウンタ）で、受信したデータを用いて電池残量の検出などが行われる。
一方、ホストＣＰＵ３からホスト回路４に対して、クライアント回路６1からデータを取得させる指令が出力されたとする。すると、ホスト回路４およびクライアント回路６1は、アドレス期間の後に、データ送信期間に代えて、データ受信期間に移行する。
【０１７７】
データ受信期間では、図９（４）に示すように、まず、ホスト回路４がバス７にリード命令を送出する。リード命令では、バス７の電位がまず、クライアント回路６1の１CBT（このデータ受信期間では、以下、単に「１CBT」と記す。）間Low電位とされ次の１CBT間High電位とされ次の１CBT間High電位とされる。
リード命令がバス７に送出されると、まず、バス７の電位がLow電位に変化する。バス７の電位の当該Low電位への変化がクライアント回路６1で検出されると、クライアント回路６1が、クロック生成部２７で発生されるクロック信号のパルスの計数を開始する。クライアント回路６1によるパルスの計数は、リード命令によってバス７の電位がHigh電位となるまで続けられる。
【０１７８】
パルスの計数が終了すると、クライアント回路６1が、その計数結果を１CBT相当パルス数ＮCC1として自回路の内部メモリ３４に記憶させる。１CBT相当パルス数ＮCC1が記憶されると、クライアント回路６1の第２カウンタ３８が、パルスの計数結果が１CBT相当パルス数ＮCC1となるたびに、パルスの計数結果が初期値「１」から開始されるようになる。
リード命令の送出が終了すると、ホスト回路４が、ギャップ信号をバス７に送出する。
ギャップ信号の送出が終了すると、クライアント回路６1が、第４基準信号をバス７に送出する。第４基準信号では、バス７の電位が１CBT間Low電位に設定される。
バス７の電位の当該Low電位への変化をホスト回路４が検出すると、ホスト回路４が、第２カウンタ３６によるパルスの計数結果を「１」に戻す。
【０１７９】
第４基準信号の送出が終了すると、クライアント回路６1が、クライアント送信前半データをバス７に送出する。クライアント送信前半データの送出では、クライアント回路６1が、まず、図１１の時刻ｔ1c〜ｔ4cに示すように、クライアント送信前半データの第１のビットの値に基づいた電位制御を１CBT間行う。次に、クライアント回路６1が、図１１の時刻ｔ4c〜ｔ7cに示すように、クライアント送信前半データの第２のビットの値に基づいた電位制御を１CBT間行う。次に、クライアント回路６1が、図１１の時刻ｔ7c〜ｔ11cに示すように、クライアント送信前半データの第３のビットの値に基づいた電位制御を１CBT間行う。次に、クライアント回路６1が、図１１の時刻ｔ10c〜ｔ13cに示すように、クライアント送信前半データの第４のビットの値に基づいた電位制御を１CBT間行う。
【０１８０】
これにより、クライアント送信前半データが第２の通信速度でバス７に送出される。
ここで、クライアント回路６1は、第１カウンタ３７による計数結果が、１CBT相当パルス数ＮCCbから「１」に切り替わった後、次に１CBT相当パルス数ＮCCbから「１」に切り替わるまでの時間を１CBTとして、バス７の電位の制御を行う。
クライアント送信前半データがバス７に送出されると、ホスト回路４が、図１１の時刻ｔ1h〜ｔ4hに示すように、第２カウンタ３５によるパルスの計数結果が「１」（時刻ｔ1h）となってから再度「１」（時刻ｔ4h）となるまでにバス７の電位を２回検出する。そして、ホスト回路４が、それら検出結果に基づいてクライアント送信前半データの第１のビットのビット値を取得する。
【０１８１】
また、ホスト回路４が、図１１の時刻ｔ4h〜ｔ7hに示すように、時刻ｔ4hから第２カウンタ３６によるパルスの計数結果が再度「１」（時刻ｔ7h）となるまでにバス７の電位を２回検出する。そして、ホスト回路４が、それら検出結果に基づいてクライアント送信前半データの第２のビットのビット値を取得する。
さらに、ホスト回路４が、図１１の時刻ｔ7h〜ｔ10hに示すように、時刻ｔ7hから第２カウンタ３６によるパルスの計数結果が再度「１」（時刻ｔ11h）となるまでにバス７の電位を２回検出する。そして、ホスト回路４が、それら検出結果に基づいてクライアント送信前半データの第３のビットのビット値を取得する。
【０１８２】
また、ホスト回路４が、図１１の時刻ｔ10h〜ｔ13hに示すように、時刻ｔ4hから第２カウンタ３６によるパルスの計数結果が再度「１」（時刻ｔ13h）となるまでにバス７の電位を２回検出する。そして、ホスト回路４が、それら検出結果に基づいてクライアント送信前半データの第４のビットのビット値を取得する。
これにより、クライアント送信前半データが第２の通信速度でバス７から取得される。
クライアント送信前半データの送出が終了すると、クライアント回路６1が、第５基準信号をバス７に送出する。第５基準信号では、ホスト送信前半データの第４のビットに対応する電位と異なる電位にバス７の電位が設定される。
バス７の電位の当該変化をホスト回路４が検出すると、ホスト回路４が、第２カウンタ３６がパルスの計数結果を「１」に戻す。
【０１８３】
第５基準信号の送出が終了すると、クライアント回路６1が、クライアント送信後半データをバス７に送出する。クライアント送信後半データは、クライアント送信前半データと同様に、ホスト回路４によって受信される。
クライアント送信後半データの送出が終了すると、クライアント回路６1が、ギャップ検出補助信号およびギャップ信号をバス７に送出した後、データ受信期間を終了する。
また、ギャップ検出補助信号およびギャップ信号をホスト回路４が受信すると、ホスト回路４が、このデータ受信期間を終了する。
そして、クライアント回路６1から送信される８ビットのデータをホスト回路４が受信すると、ホスト回路４が、受信したデータがホストＣＰＵ３に送信される。
【０１８４】
以上、本実施形態にあっては、図１のホスト回路４が特許請求の範囲に記載のホストを構成し、以下同様に、図１のクライアント回路６1〜６mがクライアントを構成し、図１のバス７が共通ラインを構成し、図９の通信用レジスタリセット信号およびハードウェアリセット信号がリセット信号を構成し、図１および図２のホスト回路４、図２の制御指令生成部１５およびバス通信部１６がリセット信号送出手段、アドレス信号送出手段およびホスト用通信手段を構成し、図１および図２のクライアント回路６c、図５のバス通信部２８、制御指令検出部２９がリセット信号検出手段、アドレス信号検出手段およびクライアント用通信手段を構成し、通信用レジスタリセット信号が第１のリセット信号を構成し、ハードウェアリセット信号が第２のリセット信号を構成し、図９図３のＤフリップフロップ１８がホスト用ビット値対応電位出力手段を構成し、図３の制御信号生成部１９がホスト用制御信号生成手段を構成し、図３の制御信号生成部１９がホスト用共通ライン電位制御手段を構成する。
【０１８５】
＜７．作用・効果について＞
（１）このように、本実施形態では、図１に示すように、ホスト回路４は、アドレス信号の送出に先行して、ハードウェアリセット信号または通信用レジスタリセット信号をバス７に送出するようにした。
また、複数のクライアント回路６1〜６mの各々は、ハードウェアリセット信号または通信用レジスタリセット信号を検出すると、アイドル期間からアドレス期間に移行するようにした。
そのため、本実施形態では、例えば、データの送受信に先行して、ホスト回路４からバス７に通信用レジスタリセット信号またはハードウェアリセット信号を送出することで、複数のクライアント回路６1〜６mの各々にアドレス信号の検出を開始させることができる可能性がある。
【０１８６】
その結果、本実施形態では、例えば、ホスト回路４が複数のクライアント回路６1〜６mの各々の動作状態を検出しなくても、ホスト回路４と複数のクライアント回路６1〜６mの各々との間で適切にデータの送受信を行うことができる可能性がある。
図１７は、通信システムの変形例の概略構成を示す構成図である。
なお、本実施形態では、通信システムのホストとして、専用ハードウェアであるホスト回路４を用いる例を示したが、これに限られるものではない。例えば、図１７に示すように、ホスト回路４の機能をソフトウェアで実現するホストＣＰＵ３を用いてもよい。
【０１８７】
（２）また、複数のクライアント回路６1〜６mの各々は、ハードウェアリセット信号を取得した場合には、複数のレジスタ３９1〜３９nを全て初期化するようにした。
また、複数のクライアント回路６1〜６mの各々は、通信用レジスタリセット信号を取得した場合には、通信用レジスタ３９1のみを初期化するようにした。
さらに、複数のクライアント回路６1〜６mの各々は、通信用レジスタが初期化されると、アイドル期間からアドレス期間に移行するようにした。
そのため、例えば、ホスト回路４は、バス７にハードウェアリセット信号を送出することで、複数のクライアント回路６1〜６mの各々に、複数のレジスタ３９を全て初期化させてから、アイドル期間からアドレス期間に移行させることができる可能性がある。
また、例えば、ホスト回路４は、バス７に通信用レジスタリセット信号を送出することで、複数のクライアント回路６1〜６mの各々に、通信用レジスタ３９1のみを初期化してから、アイドル期間からアドレス期間に移行させることができる可能性がある。
【０１８８】
（３）さらに、ホスト回路４は、ハードウェアリセット信号を送出する場合には、バス７の電位をハードウェアリセット時間以上Low電位に保持するようにした。
また、ホスト回路４は、通信用リセット信号を送出する場合には、バス７の電位をハードウェアリセット時間未満で且つ８GBT以上Low電位に保持するようにした。
さらに、複数のクライアント回路６1〜６mの各々は、バス７の電位がハードウェアリセット時間以上Low電位に保持されている場合には、ハードウェアリセット信号を検出したと判定するようにした。
【０１８９】
また、複数のクライアント回路６1〜６mの各々は、バス７の電位がハードウェアリセット時間未満で且つ８GBT以上Low電位に保持されている場合には、通信用レジスタリセット信号を検出したと判定するようにした。
そのため、例えば、クライアント回路６1〜６mに電源が投入された直後やクライアント回路６1〜６mを異常状態から復帰させるときに、ホスト回路４が、バス７にハードウェアリセット信号を送出することで、クライアント回路６1〜６mに、ハードウェアリセットによって自回路の全レジスタ３９1〜３９nを初期化させることができる可能性がある。
また、例えば、データの送受信中、アドレスを切り替えるときに、ホスト回路４が、バス７に通信用レジスタリセット信号を送出することで、クライアント回路６1〜６mに、通信用レジスタリセットによって自回路の通信用レジスタ３９1を初期化させることができる可能性がある。
【０１９０】
（４）また、High電位を供給する電源８1をバス７にプルアップ抵抗８2を介して接続するようにした。
さらに、図６に示すように、クライアント回路６bのバス用I/O２５を以下のような構成とした。
まず、Ｄフリップフロップ１８が、送信信号（第４基準信号、第５基準信号、クライアント送信前半データおよびクライアント送信後半データ）のビット値に対応する電位を出力するようにした。
【０１９１】
具体的には、Ｄフリップフロップ１８は、Ｄフリップフロップ１８の出力電位を設定するレジスタ（以下、「設定レジスタ」と呼ぶ。）を備え、設定レジスタがLowである場合にLow電位を出力し、設定レジスタがHighである場合にHigh電位を出力する。
そして、Ｄフリップフロップ１８は、送信信号のビット値に対応する電位がLow電位である場合には設定レジスタをLowに設定し、送信信号のビット値に対応する電位がHigh電位である場合には設定レジスタをHighに設定する。
【０１９２】
また、制御信号生成部１９が、Ｄフリップフロップ１８から出力される電位を所定時間遅れて出力するようにした。
さらに、スリーステートバスバッファ２３が、制御信号生成部１９からLow電位が出力されているときのみ、Ｄフリップフロップ１８から出力される電位をバス７に出力するようにした。
【０１９３】
そのため、例えば、クライアント回路６bに電源が投入されて、クライアント回路６bが起動したときに、設定レジスタがLowになっていた場合には、Ｄフリップフロップ１８がLow電位を出力する。また、Ｄフリップフロップ１８がLow電位を出力すると、スリーステートバスバッファ２３が、Ｄフリップフロップ１８から出力されるLow電位をバス７に出力する。その結果、クライアント回路６bは、自回路がバス７に出力しているLow電位をハードウェアリセット時間に渡って検出することで、ハードウェアリセット信号を検出して、ハードウェアリセットを行うことができる可能性がある。
【０１９４】
また、例えば、クライアント回路６bに電源が投入されて、クライアント回路６bが起動したときに、設定レジスタがHighになっていた場合には、Ｄフリップフロップ１８がHigh電位を出力する。また、Ｄフリップフロップ１８がHigh電位を出力すると、スリーステートバスバッファ２３が、Ｄフリップフロップ１８から出力されるHigh電位を所定時間だけバス７に出力した後、当該High電位のバス７への出力を制限した状態となる。その結果、クライアント回路６bは、ホスト回路４によってバス７の電位を検出可能な状態となることができる可能性がある。その結果、例えば、Ｄフリップフロップ１８がHigh電位を出力していても、ホスト回路４がバス７の電位をハードウェアリセット時間Low電位に保持することで、クライアント回路６bが、ハードウェアリセット信号を検出して、ハードウェアリセットを行うことができる可能性がある。
すなわち、この構成によれば、クライアント回路６bは、設定レジスタが初期化されていなくても、バス７の電位を検出できる可能性があり、バス７の電位からハードウェアリセット信号を検出して、ハードウェアリセットを行うことができる可能性がある。
【０１９５】
（５）また、このような構成を、ホスト回路４および複数のクライアント回路６1〜６mの各々に採用した。
そのため、ホスト回路４および複数のクライアント回路６1〜６mが、バス７に直接にHigh電位を出力する期間は所定時間、つまり、十分に短い時間のみとなる。そのため、ホスト回路４および複数のクライアント回路６1〜６mが制御異常により互いに異なる電位を出力する状態となったとしても、High電位を出力している回路側からLow電位を出力している回路側へバス７を介して過電流が流れることを防止できる可能性がある。その結果、過電流による過熱のために回路が焼損することを防止できる可能性がある。
【図面の簡単な説明】
【０１９６】
【図１】通信システムの概略構成を示す構成図である。
【図２】ホスト回路の内部構成を示すブロック図である。
【図３】ホスト回路のバス用I/Oの内部構成を示すブロック図である。
【図４】バス用I/Oの動作を示すタイムチャートである。
【図５】クライアント回路の内部構成を示すブロック図である。
【図６】クライアント回路のバス用I/Oの内部構成を示すブロック図である。
【図７】ホスト制御処理が行われる期間を説明するための説明図である。
【図８】ホスト制御処理が行われる期間を説明するための説明図である。
【図９】アイドル期間、アドレス期間およびデータ期間においてバスに送出される信号、命令およびデータを説明するための説明図である。
【図１０】アドレス信号の変形例を説明するための説明図である。
【図１１】クライアント送信前半データの検出方法を説明するための説明図である。
【図１２】クライアント制御処理が行われる期間を説明するための説明図である。
【図１３】クライアント制御処理が行われる期間を説明するための説明図である。
【図１４】通信用レジスタリセット信号の検出方法を説明するための説明図である。
【図１５】アドレス信号のビット値の検出方法を説明するための説明図である。
【図１６】ホスト送信前半データのビット値の検出方法を説明するための説明図である。
【図１７】通信システムの変形例の概略構成を示す構成図である。
【図１８】バス用I/Oの比較例の内部構成を示すブロック図である。
【符号の説明】
【０１９７】
１は携帯電話機、２は電話機本体、３はホストＣＰＵ、４はホスト回路、５は充電池、６1〜６mはクライアント回路、７はバス、８1は電源、８2はプルアップ抵抗、９はプルアップ回路、１０は本体用I/O、１１はホスト制御部、１２はバス用I/O、１３はクロック生成部、１４はＣＰＵ通信部、１５は制御指令生成部、１６はバス通信部、１７は電源制御部、１８はＤフリップフロップ、１９は制御信号生成部、２０はI/Oバッファ、２１は遅延素子、２２はＡＮＤゲート、２３はスリーステートバスバッファ、２４はバスバッファ、２５はバス用I/O、２６はクライアント制御部、２７はクロック生成部、２８はバス通信部、２９は制御指令検出部、３０は電源制御部、３１は発振回路、３２は発振回路、３３は内部メモリ、３４は内部メモリ、３５は第１カウンタ、３６は第２カウンタ、３７は第１カウンタ、３８は第２カウンタ、３９1〜３９nはレジスタ
【図１】
2009271791.tif 000003
【図２】
2009271791.tif 000004
【図３】
2009271791.tif 000005
【図４】
2009271791.tif 000006
【図５】
2009271791.tif 000007
【図６】
2009271791.tif 000008
【図７】
2009271791.tif 000009
【図８】
2009271791.tif 000010
【図９】
2009271791.tif 000011
【図１０】
2009271791.tif 000012
【図１１】
2009271791.tif 000013
【図１２】
2009271791.tif 000014
【図１３】
2009271791.tif 000015
【図１４】
2009271791.tif 000016
【図１５】
2009271791.tif 000017
【図１６】
2009271791.tif 000018
【図１７】
2009271791.tif 000019
【図１８】
2009271791.tif 000020