(57)【要約】【課題】パッシベーション膜にパッド開口部を形成するためのドライエッチング工程において、パッシベーション膜が絶縁破壊することを抑制できる半導体装置の製造方法を提供する。【解決手段】絶縁膜８に、有効領域１ａに位置する開口パターン８ａ，８ｄ、及び無効領域１ｂに位置する開口パターン８ｂを形成する工程と、開口パターン８ｂを被覆部材３０で覆った状態で導電膜形成のための気相法を行うことにより、無効領域１ｂを除いた絶縁膜８上及び第１の開口パターン８ａ，８ｄ内に導電膜９を形成する工程と、絶縁膜８上の導電膜９を除去することにより、第１の開口パターン８ａ，８ｄ内に第１の導電パターン９ａ，９ｄを埋め込む工程とを具備する。【選択図】図２
2009076724.tif 000002
【特許請求の範囲】
【請求項１】
周縁部に位置していて半導体ウェハに接続する導電体がない無効領域と、前記無効領域より中心側に位置していて半導体チップが切り出される有効領域とを具備する半導体ウェハの上又は上方に形成された第１の絶縁膜上、前記有効領域に位置する前記第１の絶縁膜上に形成されていて前記半導体ウェハに電気的に接続する第１の導電パターン上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記第１の導電パターン上に位置する第１の開口パターン、及び前記無効領域に位置していて底部から前記半導体ウェハが露出する第２の開口パターンを形成する工程と、
前記第２の開口パターンを第１の被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第２の絶縁膜上及び前記第１の開口パターン内に第１の導電膜を形成する工程と、
前記第２の絶縁膜上に位置する前記第１の導電膜を除去することにより、前記第１の開口パターン内に第２の導電パターンを埋め込む工程と、
前記無効領域に位置する前記第２の絶縁膜を第２の被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第２の絶縁膜上及び前記第２の導電パターン上に第２の導電膜を形成する工程と、
前記第２の導電膜を選択的に除去することにより、前記第２の絶縁膜上に、前記第２の導電パターンに電気的に接続する第３の導電パターンを形成する工程と、
前記第２の開口パターン内、前記第２の絶縁膜上、及び前記第３の導電パターン上に第３の絶縁膜を形成する工程と、
前記有効領域に位置する前記第３の絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたドライエッチングを行うことにより、前記第３の絶縁膜に、前記第３の導電パターン上に位置する第３の開口パターンを形成する工程と、
前記レジストパターンを除去する工程とを具備する半導体装置の製造方法。
【請求項２】
周縁部に位置していて半導体ウェハに接続する導電体がない無効領域と、前記無効領域より中心側に位置していて半導体チップが切り出される有効領域とを具備する半導体ウェハの上又は上方に形成された第１の絶縁膜上、前記有効領域に位置する前記第１の絶縁膜上に形成されていて前記半導体ウェハに電気的に接続する第１の導電パターン上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記第１の導電パターン上に位置する第１の開口パターン、及び前記無効領域に位置していて底部から前記半導体ウェハが露出する第２の開口パターンを形成する工程と、
前記第２の開口パターンを被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第２の絶縁膜上及び前記第１の開口パターン内に第１の導電膜を形成する工程と、
前記第２の絶縁膜上に位置する前記第１の導電膜を除去することにより、前記第１の開口パターン内に第２の導電パターンを埋め込む工程と、
前記第２の絶縁膜上及び前記第２の導電パターン上に第２の導電膜を形成する工程と、
前記第２の導電膜を選択的に除去することにより、前記第２の絶縁膜上に、前記第２の導電パターンに電気的に接続する第３の導電パターンを形成し、かつ前記無効領域に位置する前記第２の導電膜を除去する工程と、
前記第２の開口パターン内、前記第２の絶縁膜上、及び前記第３の導電パターン上に第３の絶縁膜を形成する工程と、
前記有効領域に位置する前記第３の絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたドライエッチングを行うことにより、前記第３の絶縁膜に、前記第３の導電パターン上に位置する第３の開口パターンを形成する工程と、
前記レジストパターンを除去する工程とを具備する半導体装置の製造方法。
【請求項３】
前記第３の絶縁膜はパッシベーション膜であり、
前記第３の導電パターンはパッドであり、
前記第３の開口パターンはパッド開口部である請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記半導体ウェハは、前記無効領域と前記有効領域の間の領域であるマージン領域を具備し、
前記第２の絶縁膜に前記第１及び第２の開口パターンを形成する工程において、前記マージン領域に位置する前記第２の絶縁膜に第４の開口パターンが形成され、
前記第１の導電膜を形成する工程において、前記第４の開口パターン内に前記第１の導電膜が形成され、
前記第２の導電パターンを埋め込む工程において、前記第４の開口パターン内に第４の導電パターンが埋め込まれ、
前記第２の導電膜を形成する工程において、前記第４の導電パターン上に前記第２の導電膜が形成され、
前記第４の導電パターンを形成する工程において、前記第４の導電パターン上に位置する第５の導電パターンが形成され、
前記レジストパターンを形成する工程において、前記第５の導電パターンの上方に位置する前記第３の絶縁膜は前記レジストパターンで覆われており、かつ該レジストパターンから露出していない請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
周縁部に位置する無効領域と、前記無効領域より中心側に位置していて半導体チップが切り出される有効領域とを具備する半導体ウェハの上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に、前記有効領域に位置する第１の開口パターン、及び前記無効領域に位置する第２の開口パターンを形成する工程と、
前記第２の開口パターンを第１の被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第１の絶縁膜上及び前記第１の開口パターン内に第１の導電膜を形成する工程と、
前記第１の絶縁膜上に位置する前記第１の導電膜を除去することにより、前記第１の開口パターン内に第１の導電パターンを埋め込む工程と、
前記無効領域に位置する前記第１の絶縁膜を第２の被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第１の絶縁膜上及び前記第１の導電パターン上に第２の導電膜を形成する工程と、
前記第２の導電膜を選択的に除去することにより、前記第１の絶縁膜上に、前記第１の導電パターンに電気的に接続する第２の導電パターンを形成する工程と、
前記第２の開口パターン内、前記第１の絶縁膜上、及び前記第２の導電パターン上に第２の絶縁膜を形成する工程と、
前記有効領域に位置する前記第２の絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたドライエッチングを行うことにより、前記第２の絶縁膜に、前記第２の導電パターン上に位置する第３の開口パターンを形成する工程と、
前記レジストパターンを除去する工程と、
を具備する半導体装置の製造方法。
【請求項６】
周縁部に位置する無効領域と、前記無効領域より中心側に位置していて半導体チップが切り出される有効領域とを具備する半導体ウェハの上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に、前記有効領域に位置する第１の開口パターン、及び前記無効領域に位置する第２の開口パターンを形成する工程と、
前記第２の開口パターンを被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第１の絶縁膜上及び前記第１の開口パターン内に第１の導電膜を形成する工程と、
前記第１の絶縁膜上に位置する前記第１の導電膜を除去することにより、前記第１の開口パターン内に第１の導電パターンを埋め込む工程と、
前記第１の絶縁膜上及び前記第１の導電パターン上に第２の導電膜を形成する工程と、
前記第２の導電膜を選択的に除去することにより、前記第１の絶縁膜上に、前記第１の導電パターンに電気的に接続する第２の導電パターンを形成し、かつ前記無効領域に位置する前記第２の導電膜を除去する工程と、
前記第２の開口パターン内、前記第１の絶縁膜上、及び前記第２の導電パターン上に第２の絶縁膜を形成する工程と、
前記有効領域に位置する前記第２の絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたドライエッチングを行うことにより、前記第２の絶縁膜に、前記第２の導電パターン上に位置する第３の開口パターンを形成する工程と、
前記レジストパターンを除去する工程と、
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。特に本発明は、導電パターン上の絶縁膜に開口部を形成するためのドライエッチング工程において、絶縁膜が絶縁破壊することを抑制できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図８は、従来の半導体装置の製造方法を説明するための断面図である。まずシリコンウェハ１０１の有効領域１０１ａにトランジスタを形成する。有効領域１０１ａは、製品となる半導体チップが切り出される領域であり、有効領域１０１ａより外側の領域は、無効領域１０１ｂとして扱われる。次いで、層間絶縁膜１０８を形成し、さらにタングステンプラグ１０９ａ、Ａｌ合金配線１１０ａ、Ａｌ合金パッド１１０ｂ、並びにガードリングを構成するタングステン埋込層１０９ｃ及びＡｌ合金パターン１１０ｃを形成する。本工程において、無効領域１０１ｂには、タングステン埋込層１０９ｂ及びＡｌ合金パターン１１０ｄが形成される。タングステン埋込層１０９ｂ及びＡｌ合金パターン１１０ｄは、例えば有効領域１０１ａに形成されるガードリングと同様のパターンを有しており、シリコンウェハ１０１に接続している。
【０００３】
次いで、層間絶縁膜１０８上、Ａｌ合金配線１１０ａ、及びＡｌ合金パッド１１０ｂ上にパッシベーション膜１１１を形成する。このとき無効領域１０１ｂに位置するＡｌ合金パターン１１０ｄはパッシベーション膜１１１で覆われる。
【０００４】
次いで、パッシベーション膜１１１上にフォトレジスト膜を塗布する。次いで無効領域１０１ｂの外周側に位置するフォトレジスト膜を、周辺露光又はエッジリンスにより除去する（例えば特許文献１参照）。これは、シリコンウェハ１０１の縁近傍に位置するフォトレジスト膜が物理的なストレスによって欠けて、異物になることを防止する為である。
【０００５】
次いで、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜１１１上にはレジストパターン１５０が形成される。次いで、レジストパターン１５０をマスクとしてパッシベーション膜１１１をドライエッチングする。これにより、パッシベーション膜１１１にはパッド開口部１１１ａが形成される。
【０００６】
無効領域１０１ｂの外周側に位置するフォトレジスト膜は除去されている為、パッド開口部１１１ａを形成するときのドライエッチングによって、無効領域１０１ｂの外周側に位置するパッシベーション膜１１１は除去され、その結果、Ａｌ合金パターン１１０ｄはドライエッチングの末期に露出する。
【０００７】
図９は、プラズマの電位分布を説明するための模式図である。プラズマ周辺部（すなわちシリコンウェハ１０１の無効領域１０１ｂ）におけるプラズマの密度は、プラズマ中心部（すなわちシリコンウェハ１０１の有効領域１０１ａ）におけるプラズマの密度より低く、プラズマ周辺部とプラズマ中心部の間には電位差がある。このため、上記したようにドライエッチングの末期にＡｌ合金パターン１１０ｄが露出した場合、Ａｌ合金パターン１１０ｄがアンテナとして作用し、Ａｌ合金パターン１１０ｄ、タングステン埋込層１０９ｂ、シリコンウェハ１０１、及びタングステン埋込層１０９ｃを介して、プラズマ周辺部におけるプラズマの電位がＡｌ合金パターン１１０ｃに伝わり、その結果、Ａｌ合金パターン１１０ｃ上においてパッシベーション膜１１１が絶縁破壊することがあった。
【０００８】
【特許文献１】特開平１１−１２１４１３号公報（第４段落）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記したように、無効領域に位置していて半導体ウェハに電気的に接続する第１の導電パターン、有効領域に位置していて半導体ウェハに電気的に接続する第２の導電パターン、及びこれら導電パターン上に位置する絶縁膜があり、この絶縁膜に、第２の導電パターン上に位置する開口部を形成する場合、開口部を形成するためのドライエッチングの末期に第１の導電パターンが露出し、第１の導電パターン及び半導体ウェハを介して、第２の導電パターンに、プラズマ周辺部におけるプラズマの電位が伝わり、これによって絶縁膜が絶縁破壊することがあった。この絶縁破壊が生じると、当該半導体チップが不良になるのみではなく、チャンバー内にパーティクルが飛散し、半導体チップの歩留まりが著しく低下する。
【００１０】
本発明に係る幾つかの態様は、絶縁膜に開口部を形成するためのドライエッチング工程において、絶縁膜が絶縁破壊することを抑制できる半導体装置の製造方法である。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、周縁部に位置していて半導体ウェハに接続する導電体がない無効領域と、前記無効領域より中心側に位置していて半導体チップが切り出される有効領域とを具備する半導体ウェハの上又は上方に形成された第１の絶縁膜上、前記有効領域に位置する前記第１の絶縁膜上に形成されていて前記半導体ウェハに電気的に接続する第１の導電パターン上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記第１の導電パターン上に位置する第１の開口パターン、及び前記無効領域に位置していて底部から前記半導体ウェハが露出する第２の開口パターンを形成する工程と、
前記第２の開口パターンを第１の被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第２の絶縁膜上及び前記第１の開口パターン内に第１の導電膜を形成する工程と、
前記第２の絶縁膜上に位置する前記第１の導電膜を除去することにより、前記第１の開口パターン内に第２の導電パターンを埋め込む工程と、
前記無効領域に位置する前記第２の絶縁膜を第２の被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第２の絶縁膜上及び前記第２の導電パターン上に第２の導電膜を形成する工程と、
前記第２の導電膜を選択的に除去することにより、前記第２の絶縁膜上に、前記第２の導電パターンに電気的に接続する第３の導電パターンを形成する工程と、
前記第２の開口パターン内、前記第２の絶縁膜上、及び前記第３の導電パターン上に第３の絶縁膜を形成する工程と、
前記有効領域に位置する前記第３の絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたドライエッチングを行うことにより、前記第３の絶縁膜に、前記第３の導電パターン上に位置する第３の開口パターンを形成する工程と、
前記レジストパターンを除去する工程とを具備する。
【００１２】
この半導体装置の製造方法によれば、前記第１の導電膜を形成する工程及び前記第２の導電膜を形成する工程それぞれにおいて、前記無効領域は前記第１の被覆部材又は第２の被覆部材で覆われている為、前記無効領域に位置する前記第２の絶縁膜上には、前記第１の導電膜及び前記第２の導電膜が形成されない。このため、前記無効領域には前記半導体ウェハに電気的に接続する導電体又は導電パターンが形成されない。従って、前記第３の絶縁膜に前記第４の開口パターンを形成する工程において、前記半導体ウェハ及び前記導電体を介して前記半導体ウェハ周辺部のプラズマ電位が前記第１及び第２の導電パターンに伝わることを抑制でき、この結果、前記第２の導電パターン上に位置する前記第３の絶縁膜が絶縁破壊することを抑制できる。
【００１３】
本発明に係る他の半導体装置の製造方法は、  周縁部に位置していて半導体ウェハに接続する導電体がない無効領域と、前記無効領域より中心側に位置していて半導体チップが切り出される有効領域とを具備する半導体ウェハの上又は上方に形成された第１の絶縁膜上、前記有効領域に位置する前記第１の絶縁膜上に形成されていて前記半導体ウェハに電気的に接続する第１の導電パターン上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記第１の導電パターン上に位置する第１の開口パターン、及び前記無効領域に位置していて底部から前記半導体ウェハが露出する第２の開口パターンを形成する工程と、
前記第２の開口パターンを被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第２の絶縁膜上及び前記第１の開口パターン内に第１の導電膜を形成する工程と、
前記第２の絶縁膜上に位置する前記第１の導電膜を除去することにより、前記第１の開口パターン内に第２の導電パターンを埋め込む工程と、
前記第２の絶縁膜上及び前記第２の導電パターン上に第２の導電膜を形成する工程と、
前記第２の導電膜を選択的に除去することにより、前記第２の絶縁膜上に、前記第２の導電パターンに電気的に接続する第３の導電パターンを形成し、かつ前記無効領域に位置する前記第２の導電膜を除去する工程と、
前記第２の開口パターン内、前記第２の絶縁膜上、及び前記第３の導電パターン上に第３の絶縁膜を形成する工程と、
前記有効領域に位置する前記第３の絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたドライエッチングを行うことにより、前記第３の絶縁膜に、前記第３の導電パターン上に位置する第３の開口パターンを形成する工程と、
前記レジストパターンを除去する工程とを具備する。
【００１４】
この半導体装置の製造方法によれば、前記第１の導電膜を形成する工程において、前記無効領域は前記被腹部材で覆われる為、前記無効領域に位置する前記第２の絶縁膜上には、前記第１の導電膜が形成されない。また、前記第２の導電パターンを形成する工程において、前記無効領域に位置する前記第２の導電膜は除去される。このため、前記無効領域には前記半導体ウェハに電気的に接続する導電体又は導電パターンが形成されない。従って、前記第３の絶縁膜に前記第４の開口パターンを形成する工程において、前記半導体ウェハ及び前記導電体を介して前記半導体ウェハ周辺部のプラズマ電位が前記第１及び第２の導電パターンに伝わることを抑制でき、この結果、前記第２の導電パターン上に位置する前記第３の絶縁膜が絶縁破壊することを抑制できる。
【００１５】
前記第３の絶縁膜は、例えばパッシベーション膜である。この場合、前記第２の導電パターンはパッドであり、前記第４の開口パターンはパッド開口部である。
前記半導体ウェハは、前記無効領域と前記有効領域の間の領域であるマージン領域を具備し、前記第２の絶縁膜に前記第１及び第２の開口パターンを形成する工程において、前記マージン領域に位置する前記第２の絶縁膜に第４の開口パターンが形成され、前記第１の導電膜を形成する工程において、前記第４の開口パターン内に前記第１の導電膜が形成され、前記第２の導電パターンを埋め込む工程において、前記第４の開口パターン内に第４の導電パターンが埋め込まれ、前記第２の導電膜を形成する工程において、前記第４の導電パターン上に前記第２の導電膜が形成され、前記第３の導電パターンを形成する工程において、前記第４の導電パターン上に位置する第５の導電パターンが形成されてもよい。この場合、前記レジストパターンを形成する工程において、前記第５の導電パターンは前記レジストパターンで覆われており、かつ該レジストパターンから露出していないようにするのが好ましい。このようにすると、前記第３の絶縁膜をドライエッチングする工程において、前記第５の導電パターンが前記第３の絶縁膜に覆われた状態を維持できる。
【００１６】
本発明に係る他の半導体装置の製造方法は、周縁部に位置する無効領域と、前記無効領域より中心側に位置していて半導体チップが切り出される有効領域とを具備する半導体ウェハの上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に、前記有効領域に位置する第１の開口パターン、及び前記無効領域に位置する第２の開口パターンを形成する工程と、
前記第２の開口パターンを第１の被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第１の絶縁膜上及び前記第１の開口パターン内に第１の導電膜を形成する工程と、
前記第１の絶縁膜上に位置する前記第１の導電膜を除去することにより、前記第１の開口パターン内に第１の導電パターンを埋め込む工程と、
前記無効領域に位置する前記第１の絶縁膜を第２の被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第１の絶縁膜上及び前記第１の導電パターン上に第２の導電膜を形成する工程と、
前記第２の導電膜を選択的に除去することにより、前記第１の絶縁膜上に、前記第１の導電パターンに電気的に接続する第２の導電パターンを形成する工程と、
前記第２の開口パターン内、前記第１の絶縁膜上、及び前記第２の導電パターン上に第２の絶縁膜を形成する工程と、
前記有効領域に位置する前記第２の絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたドライエッチングを行うことにより、前記第２の絶縁膜に、前記第２の導電パターン上に位置する第３の開口パターンを形成する工程と、
前記レジストパターンを除去する工程とを具備する。
【００１７】
この半導体装置の製造方法によれば、前記第１の導電膜を形成する工程及び前記第２の導電膜を形成する工程において、前記無効領域は前記第１の被覆部材又は前記第２の被覆部材で覆われる為、前記無効領域に位置する前記第１の絶縁膜上には、前記第１の導電膜及び前記第２の導電膜が形成されない。このため、前記無効領域には前記半導体ウェハに電気的に接続する導電体又は導電パターンが形成されない。従って、前記第２の絶縁膜に前記第３の開口パターンを形成する工程において、前記半導体ウェハを介して前記半導体ウェハ周辺部のプラズマ電位が前記第１及び第２の導電パターンに伝わることを抑制でき、この結果、前記第２の導電パターン上に位置する前記第２の絶縁膜が絶縁破壊することを抑制できる。
【００１８】
本発明に係る他の半導体装置の製造方法は、周縁部に位置する無効領域と、前記無効領域より中心側に位置していて半導体チップが切り出される有効領域とを具備する半導体ウェハの上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に、前記有効領域に位置する第１の開口パターン、及び前記無効領域に位置する第２の開口パターンを形成する工程と、
前記第２の開口パターンを被覆部材で覆った状態で導電膜形成のための気相法を行うことにより、前記有効領域に位置する前記第１の絶縁膜上及び前記第１の開口パターン内に第１の導電膜を形成する工程と、
前記第１の絶縁膜上に位置する前記第１の導電膜を除去することにより、前記第１の開口パターン内に第１の導電パターンを埋め込む工程と、
前記第１の絶縁膜上及び前記第１の導電パターン上に第２の導電膜を形成する工程と、
前記第２の導電膜を選択的に除去することにより、前記第１の絶縁膜上に、前記第１の導電パターンに電気的に接続する第２の導電パターンを形成し、かつ前記無効領域に位置する前記第２の導電膜を除去する工程と、
前記第２の開口パターン内、前記第１の絶縁膜上、及び前記第２の導電パターン上に第２の絶縁膜を形成する工程と、
前記有効領域に位置する前記第２の絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたドライエッチングを行うことにより、前記第２の絶縁膜に、前記第２の導電パターン上に位置する第３の開口パターンを形成する工程と、
前記レジストパターンを除去する工程とを具備する。
【００１９】
この半導体装置の製造方法によれば、前記第１の導電膜を形成する工程において、前記無効領域は前記被覆部材で覆われる為、前記無効領域に位置する前記第１の絶縁膜上には、前記第１の導電膜が形成されない。また、前記第２の導電パターンを形成する工程において、前記無効領域に位置する前記第２の導電膜は除去される。このため、前記無効領域には前記半導体ウェハに電気的に接続する導電体又は導電パターンが形成されない。従って、前記第２の絶縁膜に前記第３の開口パターンを形成する工程において、前記半導体ウェハを介して前記半導体ウェハ周辺部のプラズマ電位が前記第１及び第２の導電パターンに伝わることを抑制でき、この結果、前記第２の導電パターン上に位置する前記第２の絶縁膜が絶縁破壊することを抑制できる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施形態について説明する。図１（Ｂ）、図２（Ｂ）、図３の各図、図４の各図、及び図５の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。図１（Ａ）及び図２（Ａ）は、それぞれ図１（Ｂ）及び図２（Ｂ）の状態における半導体装置の平面図であり、図１（Ｃ）は図１（Ａ）の要部拡大図である。上記した各断面図は、図１（Ａ）及び図２（Ａ）のＡ−Ａ´断面図に相当する。
【００２１】
まず図１の各図に示すように、シリコンウェハ１に素子分離膜２を形成し、トランジスタが形成される素子領域を他の領域から分離する。素子分離膜２は、例えばトレンチアイソレーション法により形成されるが、ＬＯＣＯＳ酸化法により形成されても良い。またシリコンウェハ１にはウェルが形成される。
【００２２】
次いでシリコンウェハ１を熱酸化する。これにより、素子領域に位置するシリコンウェハ１にはゲート絶縁膜３が形成される。次いでゲート絶縁膜３上及び素子分離膜２上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、ゲート絶縁膜３上にはゲート電極４が形成される。次いで、ゲート電極４及び素子分離膜２をマスクとして、シリコンウェハ１に不純物を導入する。これにより、素子領域に位置するシリコンウェハ１には低濃度不純物領域６が形成される。次いで、ゲート電極４を含む全面上に絶縁膜を形成し、この絶縁膜をエッチバックする。これにより、ゲート電極４の側壁はサイドウォール５で覆われる。次いで、サイドウォール５、ゲート電極４、及び素子分離膜２をマスクとして、シリコンウェハ１に不純物を導入する。これにより、素子領域に位置するシリコンウェハ１には、ソース及びドレインとなる不純物領域７が形成される。
【００２３】
上記した工程において、図１（Ｂ）及び図１（Ｃ）に示すように、トランジスタはシリコンウェハ１の有効領域１ａに形成される。有効領域１ａは、製品となる半導体チップが切り出される領域であり、シリコンウェハ１のうち周縁部である無効領域１ｂの内側に位置している。無効領域１ｂと有効領域１ａの間の領域はマージン領域１ｃである。
【００２４】
次いで、トランジスタ上、素子分離膜２上、及びシリコンウェハ１上に、層間絶縁膜８を形成する。層間絶縁膜８は、無効領域１ｂ及びマージン領域１ｃそれぞれ上にも形成される。次いで、層間絶縁膜８上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜８上にはレジストパターン５０が形成される。次いで、レジストパターン５０をマスクとして、層間絶縁膜８をエッチングする。これにより層間絶縁膜８には、トランジスタ上（例えば不純物領域７上）に位置する接続孔８ａ、及びガードリングが埋め込まれる溝８ｄが形成される。
【００２５】
レジストパターン５０を形成するときの露光工程において、図１（Ａ）に示すようにフォトレジスト膜は、シリコンウェハ１を複数の領域に分けた上で、同一のレチクルを用いて各領域ごとに露光される。このため、無効領域１ｂ及びマージン領域１ｃに位置するレジストパターン５０にも、有効領域１ａと同様の開口パターンが形成される。このため、層間絶縁膜８をエッチングする工程において、無効領域１ｂに位置する溝８ｂ、及びマージン領域１ｃに位置する溝８ｃが形成される。溝８ｂ，８ｃの底部にはシリコンウェハ１が露出している。溝８ｂ，８ｃは、シリコンウェハ１の径方向に延伸する。
【００２６】
その後、図２の各図に示すように、レジストパターン５０を除去する。次いで、シリコンウェハ１のうち無効領域１ｂをクランプ３０で押さえる。これにより無効領域１ｂに位置する溝８ｂはクランプ３０で覆われる。次いで層間絶縁膜８上、接続孔８ａ内、及び溝８ｃ，８ｄ内にタングステン膜９をＣＶＤ法により形成する。このとき、無効領域１ｂに位置する溝８ｂはクランプ３０で覆われている為、溝８ｂ内にはタングステン膜９は形成されない。
【００２７】
なお、マージン領域１ｃをクランプ３０で覆わないのは、シリコンウェハ１に対するクランプ３０の位置ずれをマージン領域１ｃで吸収する為である。マージン領域１ｃの幅は、例えば０．５ｍｍ以上である。
【００２８】
次いで、図３（Ａ）に示すように、クランプ３０を外し、層間絶縁膜８上に位置するタングステン膜９をＣＭＰ法により研磨除去する。これにより、接続孔８ａ内には、トランジスタに接続するタングステンプラグ９ａが埋め込まれ、溝８ｄ内には、ガードリングの一部となるタングステン埋込層９ｄが埋め込まれる。また、マージン領域１ｃに位置する溝８ｃにはタングステン埋込層９ｃが埋め込まれるが、無効領域１ｂに位置する溝８ｂ内にはタングステンは埋め込まれない。タングステン埋込層９ｃは、底部がシリコンウェハ１に接続している。
【００２９】
次いで図３（Ｂ）に示すように、シリコンウェハ１のうち無効領域１ｂをクランプ（図示せず）で押さえる。次いで、層間絶縁膜８上、タングステンプラグ９ａ上、及びタングステン埋込層９ｃ，９ｄ上にＡｌ合金膜をスパッタリング法により形成する。このとき、無効領域１ｂにはＡｌ合金膜は形成されない。その後、クランプを外す。
【００３０】
次いで、Ａｌ合金膜上にフォトレジスト膜を塗布する。次いで、フォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターン５１が形成される。次いで、レジストパターン５１をマスクとしてＡｌ合金膜をドライエッチングする。これにより、層間絶縁膜８上には、タングステンプラグ９ａに接続するＡｌ合金配線１０ａ、及びガードリングの一部を構成するＡｌ合金パターン１０ｄが形成される。Ａｌ合金パターン１０ｄは、タングステン埋込層９ｄに接続する。
【００３１】
なお、レジストパターン５１を形成するときの露光方法は、レジストパターン５０を形成するときの露光方法と略同様である。このため、マージン領域１ｃに位置するレジストパターン５１は有効領域１ａと同様のパターンを有しており、この結果、タングステン埋込層９ｃ上に位置するＡｌ合金パターン１０ｃが形成される。ただし、無効領域１ｂには、Ａｌ合金パターンは形成されない。
【００３２】
その後、図４（Ａ）に示すように、レジストパターン５１を除去する。次いで、層間絶縁膜８上、Ａｌ合金配線１０ａ、及びＡｌ合金パターン１０ｃ,１０ｄ上を含む全面上に、層間絶縁膜１１を形成する。次いで、層間絶縁膜１１上にレジストパターン５２を形成し、レジストパターン５２をマスクとして層間絶縁膜１１をドライエッチングする。これにより、Ａｌ合金配線１０ａ上に位置する接続孔１１ａ、及びＡｌ合金パターン１０ｄ上に位置していてガードリングが埋め込まれる溝１１ｄが形成される。本工程において、レジストパターン５０を形成するときと同様の理由により、無効領域１ｂ及びマージン領域１ｃに位置するレジストパターン５２にも、有効領域１ａと同様の開口パターンが形成される。このため、本工程においても、無効領域１ｂに位置する溝１１ｂ及びマージン領域１ｃに位置する溝１１ｃが形成される。溝１１ｂの底部からはシリコンウェハ１が露出している。
【００３３】
なお、層間絶縁膜１１をドライエッチングする工程において、無効領域１ｂには、シリコンウェハ１に接続する導電パターンが形成されていない。従って、シリコンウェハ１の有効領域１ａに位置する導電パターンに、プラズマ周辺部におけるプラズマの電位が伝わることが防止される。このため、この導電パターンが層間絶縁膜１１で覆われていても、当該導電パターン上において、層間絶縁膜１１が絶縁破壊することが防止される。
【００３４】
その後、図４（Ｂ）に示すように、レジストパターン５１を除去する。次いで、シリコンウェハ１のうち無効領域１ｂをクランプ３０で押さえる。これにより無効領域１ｂに位置する溝１１ｂはクランプ３０で覆われる。次いで層間絶縁膜１１上、接続孔１１ａ内、及び溝１１ｃ，１１ｄ内にタングステン膜１２をＣＶＤ法により形成する。このとき、溝１１ｂはクランプ３０で覆われている為、溝１１ｂ内にはタングステン膜１２は形成されない。
【００３５】
その後、図５（Ａ）に示すように、クランプ３０を外し、層間絶縁膜１１上に位置するタングステン膜１２をＣＭＰ法により研磨除去する。これにより、接続孔１１ａ内には、Ａｌ合金配線１０ａに接続するタングステンプラグ１２ａが埋め込まれ、溝１１ｄ内には、ガードリングの一部となるタングステン埋込層１２ｄが埋め込まれる。タングステン埋込層１２ｄは、Ａｌ合金パターン１０ｄに接続している。また、マージン領域１ｃに位置する溝１１ｃにはタングステン埋込層１２ｃが埋め込まれるが、無効領域１ｂに位置する溝１１ｂ内にはタングステンは埋め込まれない。
【００３６】
次いで、図５（Ｂ）に示すように、シリコンウェハ１のうち無効領域１ｂをクランプ（図示せず）で押さえる。次いで、層間絶縁膜１１上、タングステンプラグ１２ａ上、及びタングステン埋込層１２ｃ，１２ｄ上にＡｌ合金膜をスパッタリング法により形成する。このとき、無効領域１ｂにはＡｌ合金膜は形成されない。その後、クランプを外す。
【００３７】
次いで、Ａｌ合金膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＡｌ合金膜をドライエッチングする。これにより、層間絶縁膜１１上には、タングステンプラグ１２ａに接続するＡｌ合金配線１３ａ、Ａｌ合金配線１３ａの端部に位置するＡｌ合金パッド１３ｂ、及びガードリングの一部を構成するＡｌ合金パターン１３ｄが形成される。Ａｌ合金パターン１３ｄは、タングステン埋込層１２ｄに接続する。また本工程において、マージン領域１ｃに位置する層間絶縁膜１１上には、タングステン埋込層１２ｃ上に位置するＡｌ合金パターン１３ｃが形成される。
【００３８】
次いで、層間絶縁膜１１上、Ａｌ合金配線１３ａ、Ａｌ合金パッド１３ｂ、及びＡｌ合金パターン１３ｃ，１３ｄ上に、パッシベーション膜１４をＣＶＤ法により形成する。パッシベーション膜１４は、例えば酸化シリコン膜と窒化シリコン膜をこの順に積層した膜である。本工程において、溝８ｂ，１１ｂ内にもパッシベーション膜１４が形成される。
【００３９】
次いで、図５（Ｃ）に示すように、パッシベーション膜１４上にフォトレジスト膜を塗布する。次いで、無効領域１ｂに位置するフォトレジスト膜を、周辺露光又はエッジリンスにより除去する。次いで、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜１４上にはレジストパターン５４が形成される。
【００４０】
次いで、レジストパターン５４をマスクとしてパッシベーション膜１４をドライエッチングする。これにより、パッシベーション膜１４にはパッド開口部１４ａが形成される。本工程において、溝８ｂ，１１ｂ内に位置するパッシベーション膜１４は除去されるが、マージン領域１ｃはレジストで覆われている為、マージン領域１ｃに位置するパッシベーション膜１４は除去されない。このため、このドライエッチング工程においてＡｌ合金パターン１３ｃが露出することが防止される。また、無効領域１ｂにおいて、シリコンウェハ１に接続するタングステン埋込層やＡｌ合金層は形成されていない。
【００４１】
この結果、無効領域１ｂ及びマージン領域１ｃに位置する導電パターンを介して、シリコンウェハ１の有効領域１ａに位置する導電パターン（例えばＡｌ合金パターン１３ｃ）に、ドライエッチング時のプラズマ周辺部におけるプラズマの電位が伝わることが防止される。従って、この導電パターン上において、パッシベーション膜１４が絶縁破壊することが防止される。
【００４２】
以上、本発明の第１の実施形態によれば、タングステン膜及びＡｌ合金膜を形成するときに無効領域１ｂをクランプで覆う。このため、無効領域１ｂには導電パターンは形成されず、この結果、パッシベーション膜１４にパッド開口部１４ａを形成するときのドライエッチング工程において、無効領域１ｂには、シリコンウェハ１に接続する導電パターンが形成されていない。また、マージン領域１ｃにはＡｌ合金パターン１３ｃが形成されるが、マージン領域１ｃに位置するパッシベーション膜１４は除去されず、このため、パッド開口部１４ａを形成するためのドライエッチング工程において、Ａｌ合金パターン１３ｃが露出することが防止される。従って、無効領域１ｂ及びマージン領域１ｃに位置する導電パターンを介して、シリコンウェハ１の有効領域１ａに位置する導電パターン（例えばＡｌ合金パターン１３ｃ）に、プラズマ周辺部におけるプラズマの電位が伝わることが防止される。この結果、この導電パターン上において、パッシベーション膜１４が絶縁破壊することが防止される。
【００４３】
図６及び図７の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。以下、第１の実施形態と同様の構成については同一の符号を付して、説明を省略する。
【００４４】
まず図６（Ａ）に示すように、シリコンウェハ１に素子分離膜２、ゲート絶縁膜３、ゲート電極４、低濃度不純物領域６、サイドウォール５、不純物領域７、及び層間絶縁膜８をこの順に形成する。これらの形成方法は、第１の実施形態と同様である。
【００４５】
次いで、層間絶縁膜８上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして層間絶縁膜８をエッチングする。これにより、層間絶縁膜８には接続孔８ａ、溝８ｄ、及び無効領域１ｂからマージン領域１ｃにかけて延伸する溝８ｅが形成される。
【００４６】
次いで、無効領域１ｂに位置する層間絶縁膜８をクランプ３０で覆う。このとき、溝８ｅのうちシリコンウェハ１の中心側に位置する端部（具体的にはマージン領域１ｃに位置する部分）は、クランプ３０で覆われずに露出する。次いで、タングステン膜９を形成する。本工程において、タングステン膜９は、溝８ｅのうちシリコンウェハ１の中心側に位置する端部の中にも形成される。
【００４７】
次いで、図６（Ｂ）に示すように、クランプ３０を外し、層間絶縁膜８上に位置するタングステン膜１２をＣＭＰ法により研磨除去する。これにより、タングステンプラグ９ａ、及びタングステン埋込層９ｄが形成される。また、溝８ｅのうちシリコンウェハ１の中心側に位置する端部の中にもタングステン埋込層９ｂが形成される。
【００４８】
次いで、図６（Ｃ）に示すように、シリコンウェハ１のうち無効領域１ｂをクランプ（図示せず）で押さえる。このとき、タングステン埋込層９ｄはクランプで覆われない。次いで、層間絶縁膜８上、タングステンプラグ９ａ上、及びタングステン埋込層９ｃ，９ｄ上にＡｌ合金膜をスパッタリング法により形成する。このとき、タングステン埋込層９ｂ上にもＡｌ合金膜が形成されるが、溝８ｅのうちタングステン埋込層９ｂが形成されていない部分には、Ａｌ合金膜は形成されない。その後、クランプを外す。
【００４９】
次いで、Ａｌ合金膜上にレジストパターン５１を形成し、レジストパターン５１をマスクとしてＡｌ合金膜をドライエッチングする。これにより、層間絶縁膜８上には、Ａｌ合金配線１０ａ及びＡｌ合金パターン１０ｄが形成される。また、タングステン埋込層９ｂ上に位置するＡｌ合金パターン１０ｂも形成される。
【００５０】
その後、図７（Ａ）に示すように、層間絶縁膜１１、接続孔１１ａ、溝１１ｄを形成する。これらの形成方法は、第１の実施形態と同様である。本工程において、層間絶縁膜１１には、溝８ｅ上に位置する溝１１ｅが形成される。溝１１ｅは、無効領域１ｂからマージン領域１ｃにかけて延伸している。
【００５１】
次いで、タングステンプラグ１２ａ及びタングステン埋込層１２ｄを形成する。これらの形成方法は、第１の実施形態と同様である。本工程において、溝１１ｅ内には、Ａｌ合金パターン１０ｂ上に位置するタングステン埋込層１２ｂが形成される。タングステン埋込層１２ｂが形成される理由は、タングステン埋込層８ｂが形成される理由と同様である。
【００５２】
次いで、Ａｌ合金配線１３ａ、Ａｌ合金パッド１３ｂ、及びＡｌ合金パターン１３ｄを形成する。これらの形成方法は、第１の実施形態と同様である。本工程において、タングステン埋込層１２ｂ上に位置するＡｌ合金パターン１３ｅが形成される。Ａｌ合金パターン１３ｅが形成される理由は、Ａｌ合金パターン１０ｂが形成される理由と同様である。
次いで、パッシベーション膜１４を形成する。本実施形態においてタングステン埋込層９ｂ，１２ｂ及びＡｌ合金パターン１０ｂ，１３ｅもパッシベーション膜１４で覆われ、かつ溝８ｅ，１１ｅ内にもパッシベーション膜１４が形成される。
【００５３】
次いで、図７（Ｂ）に示すように、パッシベーション膜１４上にレジストパターン５４を形成する。次いで、レジストパターン５４をマスクとしてパッシベーション膜１４をドライエッチングする。これにより、パッシベーション膜１４にはパッド開口部１４ａが形成される。本工程において、溝８ｅ，１１ｅ内に位置するパッシベーション膜１４のうち、シリコンウェハ１の縁側の端部に位置する部分は除去されるが、タングステン埋込層９ｂ，１２ｂ及びＡｌ合金パターン１０ｂ，１３ｅ上に位置するパッシベーション膜はレジストで覆われている為、このドライエッチング工程においてタングステン埋込層９ｂ，１２ｂ及びＡｌ合金パターン１０ｂ，１３ｅが露出することが防止される。
【００５４】
このため、本実施形態によっても、シリコンウェハ１を介して、シリコンウェハ１の有効領域１ａに位置する導電パターン（例えばＡｌ合金パターン１３ｃ）に、プラズマ周辺部におけるプラズマの電位が伝わることが防止される。この結果、この導電パターン上において、パッシベーション膜１４が絶縁破壊することが防止される。
【００５５】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば層間絶縁膜８上、タングステンプラグ９ａ上、及びタングステン埋込層９ｃ，９ｄ上にＡｌ合金膜を形成する工程において、無効領域１ｂをクランプで覆わなくてもよい。この場合、無効領域１ｂにもＡｌ合金膜が形成されるが、このＡｌ合金膜は、レジストパターン５１を用いてＡｌ合金膜をエッチングする工程で除去されるため、上記した効果を得ることができる。層間絶縁膜１１上、タングステンプラグ１２ａ上、及びタングステン埋込層１２ｃ，１２ｄ上にＡｌ合金膜を形成するときも同様である。また、上記した各実施形態では、タングステンプラグを形成するためのタングステン膜除去工程にＣＭＰ法を用いたが、ＣＭＰ法の代わりにドライエッチングを用いたエッチバック法を用いてもよい。
【図面の簡単な説明】
【００５６】
【図１】（Ａ）は第1の実施形態に係る半導体装置の製造方法を説明するための平面図、（Ｂ）は（Ａ）のＡ−Ａ´断面図。
【図２】（Ａ）は図１の次の工程を説明するための平面図、（Ｂ）は（Ａ）のＡ−Ａ´断面図。
【図３】各図は図２の次の工程を説明するための断面図。
【図４】各図は図３の次の工程を説明するための断面図。
【図５】各図は図４の次の工程を説明するための断面図。
【図６】各図は第２の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図７】各図は図６の次の工程を説明するための断面図。
【図８】従来の半導体装置の製造方法を説明するための断面図。
【図９】プラズマの電位分布を説明するための模式図。
【符号の説明】
【００５７】
１，１０１…シリコンウェハ、１ａ，１０１ａ…有効領域、１ｂ，１０１ｂ…無効領域、１ｃ…マージン領域、２…素子分離膜、３…ゲート絶縁膜、４…ゲート電極、５…サイドウォール、６…低濃度不純物領域、７…不純物領域、８，１１，１０８…層間絶縁膜、８ａ，１１ａ…接続孔、８ｂ〜８ｅ，１１ｂ〜１１ｅ…溝、９，１２…タングステン膜、９ａ，１２ａ，１０９ａ…タングステンプラグ、９ｂ，９ｃ，９ｄ，１２ｂ，１２ｃ，１２ｄ，１０９ｂ，１０９ｃ…タングステン埋込層、１０ａ，１３ａ，１１０ａ…Ａｌ合金配線、１３ｂ，１１０ｂ…Ａｌ合金パッド、１０ｂ，１０ｃ，１０ｄ，１３ｃ，１３ｄ，１３ｅ，１１０ｃ，１１０ｄ…Ａｌ合金パターン、１４，１１１…パッシベーション膜、１４ａ，１１１ａ…パッド開口部、３０…クランプ、５０，５１，５２，５４，１５０…レジストパターン
【図１】
2009076724.tif 000003
【図２】
2009076724.tif 000004
【図３】
2009076724.tif 000005
【図４】
2009076724.tif 000006
【図５】
2009076724.tif 000007
【図６】
2009076724.tif 000008
【図７】
2009076724.tif 000009
【図８】
2009076724.tif 000010
【図９】
2009076724.tif 000011