(57)【要約】【課題】容量線１３２の電圧を変化させる構成において、横方向に発生する表示むらを抑える。【解決手段】画素１１０は、画素容量と、一端が画素電極に接続され他端が容量線１３２に接続された蓄積容量とを含む。容量線１３２は、１〜３２０行のそれぞれに対応して設けられ、各々には、容量線１３２の一端側にＴＦＴ１５１ａが、他端側に１７６ｂがそれぞれ設けられる。ここで、あるｉ行目の走査線１１２に選択電圧が印加されたとき、ＴＦＴ１７６ｂのオンによって検出線１８５ｂにはｉ行目の容量線１３２の電圧が現れる。このため、オペアンプ３０は、他端側で検出した当該ｉ行目の容量線１３２の電圧が目標信号Ｖc1refの電圧となるように制御した第１容量信号Ｖc1を、オンしたＴＦＴ１５１ａを介して当該ｉ行目の容量線１３２の一端側から供給する。【選択図】図１
2009175278.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、
各々は、
一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
を含む画素と、
を有する電気光学装置の駆動回路であって、
前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、
一の容量線に対し、
当該一の容量線に対応する走査線に選択電圧が印加される期間に所定電圧を印加し、
前記選択電圧の印加が終了した後に、前記所定電圧から予め定められた値だけ相違した電圧を印加する容量線駆動回路であって、
前記複数の容量線の各々に対応して、少なくとも第１トランジスタおよび他端側検出トランジスタの組を含み、
一の容量線に対応する前記第１トランジスタおよび前記他端側検出トランジスタのゲート電極が当該一の容量線に対応する走査線にそれぞれ接続され、
前記第１トランジスタのソース電極が第１給電線に接続され、前記第１トランジスタのドレイン電極が前記画素の配列領域に対して当該一の容量線の一端側に接続され、
前記他端側検出トランジスタのソース電極が前記配列領域に対して当該一の容量線の他端側に接続され、前記他端側検出トランジスタのドレイン電極が検出線に接続されて、
前記選択電圧が印加された走査線に対応する容量線に対し、前記第１トランジスタを介して前記所定電圧を印加する容量線駆動回路と、
前記検出線の電圧が前記所定電圧となるように前記第１給電線に給電する電圧を制御する容量信号出力回路と、
前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項２】
一の画素容量では、前記コモン電極に対する画素電極の電位が高位側となる正極性書込と低位側となる負極性書込とが交互に実行され、
前記容量線駆動回路は、
前記正極性書込となる画素容量の容量線に対し前記所定電圧として低位電圧を印加し、
前記負極性書込となる画素容量の容量線に対し前記所定電圧として高位電圧を印加する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記容量線駆動回路は、
前記容量線の各々に対応して、前記第１トランジスタおよび他端側検出トランジスタに加え、第２乃至第４トランジスタを含み、
一の容量線に対応する第１、検出、第２乃至第４トランジスタのうち、
前記第２トランジスタは、ゲート電極が前記第３および第４トランジスタの共通ドレイン電極に接続され、ソース電極が前記所定電圧から予め定められた値だけ相違した電圧を給電する第２給電線に接続され、ドレイン電極が前記第１トランジスタのドレイン電極とともに当該一の容量線に接続され、
前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第２トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第４トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が前記第２トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項４】
前記容量線駆動回路は、さらに、
前記容量線の各々に対応して設けられた複数の一端側検出トランジスタを含み、
一の容量線に対応する前記一端側検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記配列領域に対して当該一の容量線の一端側に接続され、ドレイン電極が前記検出線に接続された
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
【請求項５】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、
各々は、
一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
を含む画素と、
前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、
一の容量線に対し、
当該一の容量線に対応する走査線に選択電圧が印加される期間に所定電圧を印加し、
前記選択電圧の印加が終了した後に、前記所定電圧から予め定められた値だけ相違した電圧を印加する容量線駆動回路であって、
前記複数の容量線の各々に対応して、少なくとも第１トランジスタおよび他端側検出トランジスタの組を含み、
一の容量線に対応する前記第１トランジスタおよび前記他端側検出トランジスタのゲート電極が当該一の容量線に対応する走査線にそれぞれ接続され、
前記第１トランジスタのソース電極が第１給電線に接続され、前記第１トランジスタのドレイン電極が前記画素の配列領域に対して当該一の容量線の一端側に接続され、
前記他端側検出トランジスタのソース電極が前記配列領域に対して当該一の容量線の他端側に接続され、前記他端側検出トランジスタのドレイン電極が検出線に接続されて、
前記選択電圧が印加された走査線に対応する容量線に対し、前記第１トランジスタを介して前記所定電圧を印加する容量線駆動回路と、
前記検出線の電圧が前記所定電圧となるように前記第１給電線に給電する電圧を制御する容量信号出力回路と、
前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を有する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学装置において容量線の電圧を変化させる場合に、横方向に発生する表示むらを抑える技術に関する。
【背景技術】
【０００２】
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられるが、この画素容量を交流駆動するためには、データ信号の電圧として正負の両極性が必要となり、電圧振幅が広くなる。このため、データ線にデータ信号を供給するデータ線駆動回路においては、構成素子に電圧振幅に対応した耐圧が要求される。
そこで、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて２値電圧で駆動することにより、データ信号の電圧振幅を狭める技術が提案されている（特許文献１参照）。
【特許文献１】特開２００１−８３９４３号公報参照
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、この技術では、画素容量への電圧書き込み時において、容量線の電圧が、ノイズ等の重畳によって所定電圧から乖離してしまうと、当該容量線に対応した画素は、目的とする階調とならなくなる。１行の容量線には多数の画素に対応しており、これらの画素がすべて目標とする階調にならなくなるので、表示ムラが容量線・走査線の延在方向である横方向に沿って現れることになる。
本発明は、このような事情に鑑みてなされたもので、その目的の１つは、容量線の電圧を変化させる構成において、横方向に発生する表示むらを抑える技術を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、を含む画素と、を有する電気光学装置の駆動回路であって、前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、一の容量線に対し、当該一の容量線に対応する走査線に選択電圧が印加される期間に所定電圧を印加し、前記選択電圧の印加が終了した後に、前記所定電圧から予め定められた値だけ相違した電圧を印加する容量線駆動回路であって、前記複数の容量線の各々に対応して、少なくとも第１および他端側検出トランジスタの組を含み、一の容量線に対応する前記第１および他端側検出トランジスタのゲート電極が当該一の容量線に対応する走査線にそれぞれ接続され、前記第１トランジスタのソース電極が第１給電線に接続され、前記第１トランジスタのドレイン電極が前記画素の配列領域に対して当該一の容量線の一端側に接続され、前記他端側検出トランジスタのソース電極が前記配列領域に対して当該一の容量線の他端側に接続され、前記他端側検出トランジスタのドレイン電極が検出線に接続されて、前記選択電圧が印加された走査線に対応する容量線に対し、前記第１トランジスタを介して前記所定電圧を印加する容量線駆動回路と、前記検出線の電圧が前記所定電圧となるように前記第１給電線に給電する電圧を制御する容量信号出力回路と、前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備することを特徴とする。本発明によれば、画素容量に電圧を書き込むために走査線に選択電圧が印加される期間において、当該走査線に対応する容量線に一端側の第１トランジスタを介して、所定電圧を供給する一方、当該容量線の電圧を、他端側検出トランジスタを介して検出し、検出した電圧が所定電圧となるように制御する。このため、当該容量線に生じた実際の電圧変動を相殺するように、当該容量線に対して正確に所定電圧を印加することができる。
【０００５】
本発明において、一の画素容量では、前記コモン電極に対する画素電極の電位が高位側となる正極性書込と低位側となる負極性書込とが交互に実行され、前記容量線駆動回路は、前記正極性書込となる画素容量の容量線に対し前記所定電圧として低位電圧を印加し、前記負極性書込となる画素容量の容量線に対し前記所定電圧として高位電圧を印加する構成が好ましい。
また、本発明において、前記容量線駆動回路は、前記容量線の各々に対応して、前記第１および他端側検出トランジスタに加え、第２乃至第４トランジスタを含み、一の容量線に対応する第１、他端側検出、第２乃至第４トランジスタのうち、前記第２トランジスタは、ゲート電極が前記第３および第４トランジスタの共通ドレイン電極に接続され、ソース電極が前記所定電圧から予め定められた値だけ相違した電圧を給電する第２給電線に接続され、ドレイン電極が前記第１トランジスタのドレイン電極とともに当該一の容量線に接続され、前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第２トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第４トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が前記第２トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続された構成としても良い。この構成によれば、容量線の電位が不確定となる期間をなくす、または、極力少なくすることができる。
さらに、前記容量線駆動回路は、前記容量線の各々に対応して設けられた複数の一端側検出トランジスタを含み、一の容量線に対応する前記一端側検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記配列領域に対して当該一の容量線の一端側に接続され、ドレイン電極が前記検出線に接続された構成としても良い。この構成によれば、容量線の一端側と他端側とで検出した電圧の平均値が所定電圧となるように制御するので、表示むらの程度が左右で異なってしまう現象を抑えることが可能となる。
なお、本発明は、電気光学装置の駆動回路のみならず、駆動方法としても、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図面を参照して説明する。
【０００７】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００の周辺に、走査線駆動回路１４０や、容量線駆動回路１５０ａ、１５０ｂ、データ線駆動回路１９０などが配置するとともに、制御回路２０が、これらの各部をそれぞれ制御する構成となっている。
【０００８】
表示領域１００は、画素１１０が配列する領域であり、本実施形態では、１行目から３２１行目までの計３２１行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、２４０列のデータ線１１４が列（Ｙ）方向に延在するように設けられている。そして、図１において最も下の３２１行目を除いた１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。
したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになる。ただし、本発明をこの配列に限定する趣旨ではない。
【０００９】
３２１行目の走査線１１２は、画素１１０に対応していないので、ダミー走査線として機能する。このため、３２１行目の走査線１１２は、表示領域１００の垂直走査（走査線に順番に選択電圧を印加する動作）において、選択されても画素１１０に対する電圧書込にはなんら寄与しない。
また、１〜３２０行目の走査線１１２に対応して、それぞれ容量線１３２がＸ方向に延在して設けられている。このため、本実施形態において、容量線１３２については、ダミーとなる３２１行目の走査線１１２を除いた１〜３２０行目の走査線１１２に対応して設けられることになる。
【００１０】
ここで、画素１１０の詳細な構成について説明する。図２は、画素１１０の構成を示す図であり、ｉ行及びこれに下方向で隣接する（ｉ＋１）行と、ｊ列及びこれに右方向で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。ここで、ｉ、（ｉ＋１）については、画素１１０が配列する行を一般的に示す場合には、１以上３２０以下の整数であるが、走査線１１２の行を説明する場合には、ダミーである３２１行目を含める場合があるので１以上３２１以下の整数となる。
【００１１】
図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。
また、画素容量１２０の他端はコモン電極１０８に接続されている。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが制御回路２０から供給される。なお、本実施形態においてコモン信号Ｖcomは、時間的に電圧ＬＣcomで一定である。
なお、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２の電圧を示している。
【００１２】
表示領域１００は、特に図示はしないが、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶１０５を挟持したものとなり、画素電極１１８とコモン電極１０８との差電圧を保持することになる。この構成において、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードとする。
【００１３】
また、ｉ行ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の容量線１３２に接続されている。ここで、画素容量１２０および蓄積容量１３０における容量値を、それぞれＣpixおよびＣsとする。
【００１４】
説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１０における各部の制御等をするとともに、信号Ｖoffをオフ電圧給電線１６１に供給し、信号Ｖonをオン電圧給電線１６３に供給し、目標信号Ｖc1refを出力し、第２容量信号Ｖc2を第２給電線１６７に供給し、さらにコモン信号Ｖcomをコモン電極１０８に供給する。なお、これらの信号については後述する。
【００１５】
表示領域１００の周辺には、上述したように、走査線駆動回路１４０や、容量線駆動回路１５０ａ、１５０ｂ、データ線駆動回路１９０などの周辺回路が設けられている。
このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、１フレームの期間において、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ１、２、３、…、３２０、３２１行目の走査線１１２に供給するものである。詳細には、走査線駆動回路１４０は、走査線１１２を図１において上から数えて１、２、３、…、３２０、３２１行目という順番で選択して、選択した走査線への走査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧Ｖssに相当するＬレベルとする。
【００１６】
なお、走査線駆動回路１４０は、図３に示されるように、制御回路２０から供給されるスタートパルスＤyを、クロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力する  また、本実施形態において１フレームの期間には、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまでの有効走査期間Ｆaのほか、それ以外の垂直帰線期間が含まれる。なお、１行の走査線１１２が選択されて選択電圧が印加される期間が水平走査期間（Ｈ）である。
【００１７】
容量線駆動回路１５０ａは、表示領域１００に対して一端側に設けられ、この第１実施形態では、１〜３２０行の容量線１３２に対応して設けられたｎチャネル型のＴＦＴ１５１ａ、１５２〜１５４の組から構成される。一方、容量線駆動回路１５０ｂは、表示領域１００に対して容量線駆動回路１５０ａとは反対の他端側に設けられ、各行の容量線１３２に対応して設けられたＴＦＴ１７６ｂから構成される。
【００１８】
ここで、ｉ行目の容量線１３２に対応する各ＴＦＴについて説明すると、ｉ行目のＴＦＴ１５１ａ（第１トランジスタ）は、そのゲート電極がｉ行目の走査線１１２に接続され、そのソース電極が第１給電線１６５に接続されている。ｉ行目のＴＦＴ１５２（第２トランジスタ）は、そのゲート電極がｉ行目のＴＦＴ１５３、１５４の共通ドレイン電極に接続され、そのソース電極が第２給電線１６７に接続されている。そして、ＴＦＴ１５１ａ、１５２の共通ドレイン電極がｉ行目の容量線１３２に接続されている。
ｉ行目のＴＦＴ１５３（第３トランジスタ）は、そのゲート電極がｉ行目の走査線１１２に接続され、そのソース電極がオフ電圧給電線１６１に接続され、また、ＴＦＴ１５４（第４トランジスタ）は、そのゲート電極が（ｉ＋１）行目の走査線１１２に接続され、そのソース電極がオン電圧給電線１６３に接続されている。
一方、ｉ行目のＴＦＴ１７６ｂ（検出トランジスタ）は、そのゲート電極がｉ行目の走査線１１２に接続され、そのソース電極がｉ行目の容量線１３２に接続され、そのドレイン電極が検出線１８５ｂに接続されている。
【００１９】
ここで、オフ電圧給電線１６１は、制御回路２０から供給される信号Ｖoffの電圧に保たれる。この信号Ｖoffの電圧は、それがＴＦＴ１５２のゲート電極に印加されたとしても、当該ＴＦＴ１５２をオフ（ソース・ドレイン間が非導通）状態とさせる電圧である。また、オン電圧給電線１６３は、制御信号２０から供給される信号Ｖonの電圧に保たれる。この信号Ｖonの電圧は、それがＴＦＴ１５２のゲート電極に印加されたときに、当該ＴＦＴ１５２をオン（ソース・ドレイン間が導通）状態とさせる電圧である。
【００２０】
また、オペアンプ３０は、第１給電線１６５に第１容量信号Ｖc1を供給するものである。詳細には、オペアンプ３０は、その反転入力端（−）が検出線１８５ｂに接続される一方、その非反転入力端（＋）には制御回路２０からの目標信号Ｖc1refが供給され、その出力端が第１給電線１６５に接続されている。
ここで、抵抗素子３２は、オペアンプ３０の出力端と反転入力端（−）との間に介挿されている。
【００２１】
ところで、画素容量１２０については、直流成分の印加による液晶の劣化を防止するために交流駆動する必要がある。ここで、画素を交流駆動する際に、１フレームの期間において各画素１１０に対して、どのような極性とするかについては、第１実施形態にあっては、走査線毎に反転する走査線反転方式とする。
画素に対する書込極性は、制御回路２０によって出力される極性指定信号Ｐolによって指定される。詳細には、極性指定信号Ｐolは、本実施形態では図３に示されるように、ある１フレームの期間（「ｎフレーム」と表記）において、奇数１、３、５、…、３１９行への走査信号がＨレベルとなる水平走査期間（Ｈ）にＨレベルとなって正極性書込を指定し、偶数２、４、６、…、３２０行への走査信号がＨレベルとなる期間にＬレベルとなって負極性書込を指定する。また、極性指示信号Ｐolは、次の（ｎ＋１）フレームにおいて、奇数行への走査信号がＨレベルとなる水平走査期間（Ｈ）にＬレベルとなり、偶数行への走査信号がＨレベルとなる水平走査期間（Ｈ）にＨレベルとなって、ｎフレームと比較して各行について書込極性が反転する。
なお、画素に対する書込極性については、コモン電極１０８の電圧ＬＣcomよりも画素電極１１８の電位を高位側とする場合を正極性とし、低位側とする場合を負極性とする。また、本実施形態において電圧については、特に説明のない限り、図示しない電源の接地電位を電圧ゼロの基準としている。
【００２２】
目標信号Ｖc1refは、極性指示信号Ｐolによって、ある行の画素に対して正極性書込が指定されていれば、図３に示されるように当該行への走査信号がＨレベルとなる水平走査期間（Ｈ）において電圧Ｖslとなる一方、ある行の画素に対して負極性書込が指定されていれば、当該行への走査信号がＨレベルとなる走査期間期間（Ｈ）において電圧Ｖshとなる。
また、第２容量信号Ｖc2は、この第１実施形態では極性指示信号Ｐolで指定される書込極性にかかわらず、同図に示されるように電圧ＬＣcomで一定である。なお、この電圧ＬＣcomは、上述したようにコモン電極１０８に印加される電圧である。  
ここで、電圧Ｖsl、Ｖshは、（Ｖss≦）Ｖsl＜Ｖsh（≦Ｖdd）という関係にあり、電圧Ｖslが、電圧Ｖshよりも相対的に低い電圧となっている。また、本実施形態では、電圧Ｖslと電圧ＬＣcomとの差、および、電圧Ｖshと電圧ＬＣcomとの差をそれぞれΔＶとしている。このため、電圧Ｖslおよび電圧Ｖshとは、それぞれ電圧ＬＣcomを基準にして対称の位置関係にある。
【００２３】
データ線駆動回路１９０は、走査線駆動回路１４０によってＨレベルの走査信号が供給される走査線（選択走査線）に位置する画素１１０に対して、階調に応じた電圧であって、かつ、極性指示信号Ｐolで指定された極性に応じた電圧（詳細については後述する）のデータ信号をデータ線１１４に供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれ対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示データＤaは、表示内容に変更が生じたとき、制御回路２０によって変更後の表示データＤaが供給されて記憶領域の内容が書き換えられる。
データ線駆動回路１９０は、選択走査線に位置する画素１１０の表示データＤaを記憶領域から１行分読み出すとともに、当該読み出した表示データで指定された階調および指定された極性に応じた電圧のデータ信号に変換し、データ線１１４に供給する動作を、選択走査線位置する１〜２４０列のそれぞれについて実行する。
【００２４】
なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいてラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、走査線がＨレベルとなる期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを１フレームの期間にわたってカウントし続けることによって何行目の走査信号がＨレベルとなるのか、および、ラッチパルスＬpの供給タイミングによってＨレベルとなる期間の開始タイミングを知ることができる。
【００２５】
次に、第１実施形態に係る電気光学装置１０の動作について説明する。
ｎフレームにおいて、走査線駆動回路１４０は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２１を順番にＨレベルとする。そこでまず、これらの各行のうち、代表してｉ行目および（ｉ＋１）行目の動作について説明する。また、ここでは、ｉを奇数とし、（ｉ＋１）を偶数として、ｉ行目の画素に対して正極性書込が指定されるものとする。
【００２６】
走査信号ＹｉがＨレベルになると、ｉ行ｊ列のＴＦＴ１１６がオンするので、正極性のデータ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。
また、走査信号ＹｉがＨレベルであれば、ｉ行目に対応するＴＦＴ１５３がオンするので、ｉ行目のＴＦＴ１５２のゲート電極には、当該オン状態にあるＴＦＴ１５３を介してオフ電圧給電線１６１の信号Ｖoffが印加される。このため、当該ＴＦＴ１５２はオフする。
さらに、走査信号ＹｉがＨレベルであれば、ｉ行目おいてＴＦＴ１５１ａ、１７６ｂもそれぞれオンする。
このため、図６に示されるように、当該ｉ行目の容量線１３２は、その一端側において第１給電線１６５に接続される一方、その他端側において検出線１８５ｂに接続された状態となる。
【００２７】
ここで、ｉ行目に対して正極性書込が指定されているので、走査信号ＹｉがＨレベルとなる水平走査期間（Ｈ）において、制御回路２０から供給される目標信号Ｖc1refは電圧Ｖslとなる。このため、ｉ行目の容量線１３２は、電圧Ｖslとなるようにオペアンプ３０によって負帰還制御される。
したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、走査信号ＹｉがＨレベルとなる期間の終了時には、図４（ａ）に示されるようにｉ行ｊ列における画素容量１２０には電圧（Ｖｊ−ＬＣcom）が充電され、蓄積容量１３０には電圧（Ｖｊ−Ｖsl）が充電されることになる。
【００２８】
次に走査信号ＹｉがＬレベルになるとともに、走査信号Ｙ（ｉ＋１）がＨレベルになる。走査信号ＹｉがＬレベルになると、ｉ行１列〜ｉ行２４０列の画素におけるＴＦＴ１１６がオフする。
一方、走査信号ＹｉがＬレベルとなり、走査信号Ｙ（ｉ＋１）がＨレベルになると、ｉ行目においてＴＦＴ１５１ａがオフし、ＴＦＴ１５４がオンするので、ｉ行目のＴＦＴ１５２のゲート電極には、当該オン状態にあるＴＦＴ１５４を介してオン電圧給電線１６３の信号Ｖonが印加される。このため、図７に示されるように、当該ｉ行目の容量線１３２は、第２給電線１６７に接続された状態となり、電圧ＬＣcomに上昇する。
したがって、図４（ｂ）に示されるように、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧ＬＣcomに保たれたまま、蓄積容量１３０の他端が電圧Ｖslから電圧ＬＣcomに電圧ΔＶだけ上昇するので、電荷の再配分により画素電極１１８の電圧も上昇する。
【００２９】
詳細には、当該直列の接続点である画素電極１１８の電圧は、
Ｖｊ＋｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分であるΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ上昇することになる。
換言すれば、ｉ行目の容量線１３２の電圧ＣｉがΔＶだけ上昇すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶpixとする）だけ上昇することになる。なお、各部の寄生容量は無視している。
【００３０】
続いて、走査信号Ｙ（ｉ＋１）がＨレベルからＬレベルになると、ｉ行目に対応するＴＦＴ１５３、１５４がいずれもオフする。このため、ｉ行目のＴＦＴ１５２のゲート電極は、電気的にいずれにも接続されない状態（ハイ・インピーダンス状態）となるが、走査信号Ｙ（ｉ＋１）がＬレベルになる直前の電圧状態、すなわち信号Ｖonの電圧を、寄生容量によって保持しているので、当該ＴＦＴ１５２はオン状態を維持する。
このため、図８に示されるように、当該ｉ行目の容量線１３２は、第２給電線１６７に接続された状態を保ち、電圧ＬＣcomを維持することになる。
以後、本実施形態においてｉ行目の容量線１３２は、再度、走査信号ＹｉがＨレベルとなるまで寄生容量によって電圧ＬＣcomに維持されるので、画素容量１２０によって保持される電圧は、電圧ΔＶpixだけ上昇した画素電極１１８の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧ということになる。
【００３１】
このため、データ線駆動回路１９０は、正極性書込が指定される場合に、走査信号ＹｉがＨレベルのときのデータ信号Ｘｊを、画素電極１１８が電圧ΔＶpixだけ上昇することを見越した電圧とする。すなわち、データ線駆動回路１９０は、データ信号Ｘｊを、上昇後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも高位であって両者の差電圧がｉ行ｊ列の階調に応じた値となるような電圧とする。
詳細には、図５に示されるように、電圧ΔＶpixだけ上昇したときに、画素電極は、白色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲ｃであって、階調が低く（暗く）なるにつれて電圧Ｖw(+)から高位側の電圧となるので、電圧ΔＶpixだけ上昇する前に画素電極に印加すべきデータ信号は、範囲ｃをΔＶpixだけ下降させた範囲ｄであって、低い階調を指定するにつれて高位側とした電圧となる。
【００３２】
ところで一方、ｉ行目の画素に対して正極性書込が指定されると、次の（ｉ＋１）行目の画素に対しては負極性書込が指定される。走査信号Ｙ（ｉ＋１）がＨレベルになると、（ｉ＋１）行ｊ列のＴＦＴ１１６がオンして、負極性のデータ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。
走査信号Ｙ（ｉ＋１）がＨレベルであれば、走査信号Ｙ（ｉ＋２）はＬレベルであるから、（ｉ＋１）行目においてＴＦＴ１５１ａ、１７６ｂがそれぞれオンし、ＴＦＴ１５２がオフするので、当該（ｉ＋１）行目の容量線１３２は、その一端側において第１給電線１６５に接続される一方、その他端側において検出線１８５ｂに接続された状態となる。ここで、（ｉ＋１）行目に対して負極性書込が指定されているので、走査信号Ｙ（ｉ＋１）がＨレベルとなる水平走査期間（Ｈ）において目標信号Ｖc1refは電圧Ｖshとなる。このため、ｉ行目の容量線１３２は、電圧Ｖshとなるようにオペアンプ３０によって負帰還制御される。
したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、走査信号ＹｉがＨレベルとなる期間の終了時には、図４（ｃ）に示されるように（ｉ＋１）行ｊ列における画素容量１２０には電圧（ＬＣcom−Ｖｊ）が充電され、蓄積容量１３０には電圧（Ｖsh−Ｖｊ）が充電される。
【００３３】
走査信号Ｙ（ｉ＋１）がＬレベルになると、（ｉ＋１）行１列〜（ｉ＋１）行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ（ｉ＋１）がＬレベル、走査信号Ｙ（ｉ＋２）がＨレベルであれば、（ｉ＋１）行目においてＴＦＴ１５１ａがオフし、ＴＦＴ１５４のオンによりＴＦＴ１５２がオンするので、当該（ｉ＋１）行目の容量線１３２は、第２給電線１６７に接続された状態となり、電圧ＬＣcomに下降する。このため、図４（ｄ）に示されるように画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧ＬＣcomに保たれたまま、蓄積容量１３０の他端が電圧Ｖshから電圧ＬＣcomに電圧ΔＶだけ下降するので、電荷の再配分により画素電極１１８の電圧も下降する。
【００３４】
詳細には、画素電極１１８の電圧は、
Ｖｊ−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号Ｙ（ｉ＋１）がＨレベルであったときのデータ信号の電圧Ｖｊよりも、（ｉ＋１）行目の容量線１３２の電圧変化分ΔＶに、容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ下降することになる。
【００３５】
このため、データ線駆動回路１９０は、負極性書込が指定される場合に、走査信号ＹｉがＨレベルのときのデータ信号Ｘｊを、画素電極１１８が電圧ΔＶpixだけ下降することを見越した電圧とする。すなわち、データ線駆動回路１９０は、データ信号Ｘｊを、下降後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも高位であって両者の差電圧がｉ行ｊ列の階調に応じた値となるような電圧とする。詳細には、図５に示されるように、電圧ΔＶpixだけ下降したときに、画素電極は、白色ｗに相当する電圧Ｖw(-)から黒色ｂに相当する電圧Ｖb(-)までの範囲ｅであって、階調が低く（暗く）なるにつれて電圧Ｖw(-)から低位側の電圧となるので、電圧ΔＶpixだけ下降する前に画素電極に印加すべきデータ信号は、範囲ｅをΔＶpixだけ上昇させた範囲ｆであって、低い階調を指定するにつれて低位側とした電圧となる。
【００３６】
なお、図９は、走査信号と容量線と画素電極との電圧関係を示す図であり、ｉ行ｊ列の画素電極１１８の電圧変化をＰix（i,j)で示し、ｉ行（ｊ＋１）列の画素電極１１８の電圧変化をＰix（i+1,j)で示している。
この図に示されるように、ｉ行目に正極性書込が指定されている場合、ｉ行目の容量線１３２の電圧Ｃｉは、走査信号ＹｉがＨレベルとなる水平走査期間（Ｈ）において電圧Ｖslとなるように制御され、当該水平走査期間（Ｈ）が終了したときに（次の走査信号Ｙ（ｉ＋１）がＨレベルになったときに）電圧ＬＣcomとなって電圧ΔＶだけ上昇する。
一方、ｉ行目に正極性書込が指定されている場合、（ｉ＋１）行目には負極性書込が指定されるので、（ｉ＋１）行目の容量線１３２の電圧Ｃ（ｉ＋１）は、走査信号Ｙ（ｉ＋１）がＨレベルとなる水平走査期間（Ｈ）において電圧Ｖshとなるように制御され、当該水平走査期間が終了したときに電圧ＬＣcomとなって電圧ΔＶだけ下降する。
【００３７】
次に、ｎフレームにおいて、各行の実際の動作について順番に説明する。最初に走査線駆動回路１４０によって走査信号Ｙ１がＨレベルになる。一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、１行目であって１〜２４０列目の画素の表示データＤaを読み出すとともに、当該表示データＤaで指定された階調および正極性に応じた電圧（ΔＶpixの上昇を見越して、範囲ｄであって低い階調を指定するにつれて高位側とした電圧）のデータ信号Ｘ１〜Ｘ２４０に変換し、それぞれ１〜２４０列のデータ線１１４に供給する。走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１〜Ｘ２４０が印加される。このため、走査信号Ｙ１がＨレベルとなる期間において、１行１列〜１行２４０列の画素容量１２０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧が書き込まれることになる。
【００３８】
一方、走査信号Ｙ１がＨレベルであれば、走査信号Ｙ２はＬレベルである。このため、１行目の容量線１３２は、ＴＦＴ１５１ａのオンにより第１給電線１６５に接続され、ＴＦＴ１７６ｂのオンにより検出線１８５ｂに接続されるので、走査信号Ｙ１がＨレベルとなる水平走査期間（Ｈ）において電圧Ｖslとなるようにオペアンプ３０により制御される。したがって、当該水平走査期間（Ｈ）において、１行１列〜１行２４０列の蓄積容量１３０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧と電圧Ｖslとの差電圧が書き込まれることになる。
【００３９】
次に走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。
また、走査信号Ｙ１がＬレベルになり、走査信号Ｙ２がＨレベルになると、１行目のＴＦＴ１５４のオンにより、ＴＦＴ１５２のゲート電極に信号Ｖo nが印加されるので、当該ＴＦＴ１５２もオンする。このため、１行目の容量線１３２は第２給電線１６７に接続されて、電圧Ｖslから電圧ＬＣcomに電圧ΔＶだけ上昇する。これにより、１行目における画素電極１１８は、電圧ΔＶpixだけ上昇して、指定する階調が低くなるにつれて高位側の電圧にシフトし、画素容量１２０で保持される電圧が階調に応じた差電圧となる。
なお、１行目のＴＦＴ１５２のゲート電極には、信号Ｖonが寄生容量によって保持されるので、ＴＦＴ１５４がオフしても、以降、再び走査信号Ｙ１がＨレベルとなるまで、当該ＴＦＴ１５２はオンし続ける。このため、１行目の容量線１３２は電圧ＬＣcomに確定して保持される。
【００４０】
一方、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、２行目であって１〜２４０列目の画素の表示データＤaを読み出すとともに、当該表示データＤaで指定された階調および負極性に応じた電圧（ΔＶpixの下降を見越して、範囲ｆであって低い階調を指定するにつれて低位側とした電圧）のデータ信号Ｘ１〜Ｘ２４０に変換し、それぞれ１〜２４０列のデータ線１１４に供給する。走査信号Ｙ２がＨレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１〜Ｘ２４０が印加される。このため、走査信号Ｙ２がＨレベルとなる期間において、２行１列〜２行２４０列の画素容量１２０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧が書き込まれることになる。
【００４１】
走査信号Ｙ２がＨレベルであれば、走査信号Ｙ３はＬレベルである。このため、２行目の容量線１３２は、ＴＦＴ１５１ａ、１７６ｂのオンにより、走査信号Ｙ２がＨレベルとなる水平走査期間（Ｈ）において電圧Ｖshとなるようにオペアンプ３０により制御される。したがって、当該水平走査期間（Ｈ）において、２行１列〜２行２４０列の蓄積容量１３０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧と電圧Ｖshとの差電圧が書き込まれることになる。
【００４２】
続いて、走査信号Ｙ２がＬレベルになるとともに、走査信号Ｙ３がＨレベルになる。走査信号Ｙ２がＬレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ２がＬレベルとなり、走査信号Ｙ３がＨレベルになると、２行目の容量線１３２は、ＴＦＴ１５２、１５４のオンにより第２給電線１６７に接続されて、電圧Ｖshから電圧ＬＣcomに電圧ΔＶだけ下降する。これにより、２行目における画素電極１１８は、電圧ΔＶpixだけ下降して、指定する階調が低くなるにつれて低位側の電圧にシフトし、画素容量１２０で保持される電圧が階調に応じた差電圧となる。
なお、２行目のＴＦＴ１５２のゲート電極には信号Ｖonが保持されるので、以降、再び走査信号Ｙ２がＨレベルとなるまで、２行目の容量線１３２は、電圧ＬＣcomに確定して保持される。
【００４３】
ｎフレームでは、以降同様にして書き込み動作および容量線の電圧シフト動作が３２０行目まで実行される。これにより、ｎフレームにおいて、奇数１、３、５、…、３１９行目の画素容量１２０には、容量線１３２の電圧ΔＶの上昇後に、階調に応じた正極性電圧が保持される一方、偶数２、４、６、…、３２０行目の画素容量１２０には、容量線１３２の電圧ΔＶの下降後に階調に応じた負極性電圧が保持されることになる。
次の（ｎ＋１）フレームでも同様な動作が繰り返されるが、各行の書込極性が反転されるので、奇数行目の画素容量１２０には、容量線１３２の電圧ΔＶの下降後に、階調に応じた負極性電圧が保持される一方、偶数行目の画素容量１２０には、容量線１３２の電圧ΔＶの上昇後に階調に応じた正極性電圧が保持されることになる。
【００４４】
画素容量１２０の交流駆動では、電圧ＬＣcomに一定に保たれたコモン電極１０８に対して、画素電極１１８に正極性および負極性の電圧を交互に印加するので、画素電極１１８の電圧は、ノーマリーホワイトモードであれば、図５に示されるように、負極性の黒色に相当する電圧Ｖb(-)から正極性の黒色に相当する電圧Ｖb(+)までの範囲Ｐにわたる。
これに対して、本実施形態では、画素電極を正極性の電圧範囲ｃとする場合には、データ線を介して印加するデータ信号の電圧を容量線の電圧シフトにより電圧ΔＶpixだけ上昇させる一方、画素電極を電圧範囲ｅとする場合には、データ信号の電圧を容量線の電圧シフトにより電圧ΔＶpixだけ下降させるので、データ信号の電圧範囲は狭くて済む。
このため、本実施形態によれば、データ線駆動回路１９０を構成する素子の耐圧が低く抑えられるだけでなく、データ線の寄生容量により無駄に消費される電力も少なくて済むことになる。
【００４５】
また、本実施形態において、ｉ行目でいえば、走査信号ＹｉがＨレベルになると、ｉ行目の容量線１３２は、他端側においてオンしたＴＦＴ１７６ｂおよび検出線１８５ｂを介してオペアンプ３０の反転入力端（−）に接続される一方、オペアンプ３０から出力される第１容量信号Ｖc1は、第１給電線１６５および一端側においてオンしたＴＦＴ１５１ａを介して当該ｉ行目の容量線１３２に供給され、これにより、オペアンプ３０は、ｉ行目の容量線１３２の電圧が目標信号Ｖc1の電圧Ｖslまたは電圧Ｖshとなるように制御する。
ここで、本実施形態において、当該容量線１３２の電圧検出ポイントを、第１容量信号Ｖc1の供給側であるＴＦＴ１５１ａと反対側のＴＦＴ１７６ｂとしている理由について以下説明する。
【００４６】
ｉ行目の容量線１３２は、ｉ行目の走査信号ＹｉがＨレベルとなったときに、ｉ行目のＴＦＴ１５１ａのオンによって第１給電線１６５に接続され、走査信号ＹｉがＬレベルになるとともに走査信号Ｙ（ｉ＋１）がＨレベルとなったときに、電圧ΔＶの変化を与えるべく、第２給電線１６７に接続される。
ただし、各行の容量線１３２には、実際には、様々な容量が寄生するとともに、配線抵抗やＴＦＴ１５１ａのオン抵抗等によって、一種の積分回路が形成されるので、走査信号がＨレベルとなったときに電圧ＬＣcomから電圧Ｖslまたは電圧Ｖshへは、理想的にパルス的ではなく積分波形的に変化して、波形鈍りが生じる。
さらに、１〜３２０行目の容量線１３２は、それぞれ１〜２４０列目のデータ線１１４と電気的な絶縁を保ちつつ交差するので、図２において破線で示されるように、各列のデータ線１１４と容量を介して結合する。このため、各行の容量線１３２は、データ線１１４の電圧変化の影響も受けることにもなる。
なお、波形鈍りとデータ線の電圧変化とでは、どちらの影響が支配的であるかについては、パネルの構成や駆動方法などの様々な条件が絡み合うので、一概には言えない。
【００４７】
ここで、ｉ行目の容量線１３２が、波形鈍りやデータ線の電圧変化等の影響によって、ｉ行目の水平走査期間の終了時に電圧Ｖslまたは電圧Ｖshからずれていると、当該行の水平走査期間後に電圧ΔＶだけ変化しない状態が発生する。
ｉ行目の容量線が例えば電圧Ｖslから電圧ΔＶpだけ高い状態で、走査信号ＹｉがＨレベルからＬレベルになるとともに、走査信号Ｙ（ｉ＋１）がＨレベルになると、当該ｉ行目の容量線１３２の電圧変化は、ΔＶpだけ少ない（ΔＶ−ΔＶp）しか変化しないことになる。
ここで、ｉ行ｊ列の画素について検討すると、走査信号ＹｉがＨレベルとなる期間においてデータ信号Ｘｊが電圧Ｖｊであるとき、走査信号Ｙ（ｉ＋１）がＨレベルとなったときにｉ行目の容量線１３２が電圧（ΔＶ−ΔＶp）しか変化しないと、画素電極１１８の電圧は、
Ｖｊ＋｛Ｃs／（Ｃs＋Ｃpix）｝・（ΔＶ−ΔＶp）
となり、本来の電圧よりも、
｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶp
だけ少なく変化し、この電圧に応じた階調となってしまう。
【００４８】
この現象は、ｉ行ｊ列だけでなく、ｉ行目の容量線１３２に対応する画素１行分について同様に発生するので、横方向の表示むらとなって視認されることになる。
なお、この説明では、ｉ行目に対して正極性が指定された場合であって、ｉ行目の容量線がｉ行目の水平走査期間の終了時に電圧Ｖslから電圧ΔＶpだけ高い状態を例にとって説明したが、負極性が指定された場合であって、ｉ行目の容量線がｉ行目の水平走査期間の終了時に電圧Ｖshから電圧ΔＶpだけ低い状態でも同様な横方向の表示むらが発生する。
【００４９】
ここで、容量線１３２は、実際には少なからず配線抵抗を有するので、波形鈍りの程度は、第１容量信号Ｖc1が供給されるＴＦＴ１５１ａの側では小さく、それと反対側では逆に大きくなると考えられる。
また、容量線１３２は、一端側から他端側までの全域にわたって１〜２４０列のデータ線１１４と交差しているので、第１容量信号Ｖc1の供給側であるＴＦＴ１５１ａと同じ側で容量線の電圧を検出しても、データ線による電圧変化の影響を適切に反映していない電圧を検出してしまうと考えられる。
そこで、本実施形態では、当該容量線１３２の電圧検出ポイントを、第１容量信号Ｖc1の供給側であるＴＦＴ１５１ａとは反対側のＴＦＴ１７６ｂとして、容量線の波形鈍りやデータ線の電圧変化による影響を適切に反映した実際的な電圧を検出し、この電圧が目標信号Ｖc1refの電圧ＶslまたはＶshとなるように制御し、この後、電圧ＬＣcomに変化させるので、より正確に電圧ΔＶの変化を容量線に与えることができる。したがって、本実施形態では、上述した横方向の表示むらの発生を抑えることができるのである。
【００５０】
＜第１実施形態の応用・変形＞
上述した第１実施形態では、次のような応用・変形が可能である。
【００５１】
走査線反転方式に限られず、フレーム期間における書込極性を各行にわたって同一とする面反転（フレーム反転）方式としても良い。フレーム反転方式とする場合、極性指定信号Ｐol、目標信号Ｖc1ref（第１容量信号Ｖc1）および第２容量信号Ｖc2については、例えば図１０に示されるようなものとなる。
すなわち、面反転方式とする場合、極性指定信号Ｐolはフレーム期間毎に極性反転し、目標信号Ｖc1refは、正極性書込が指定されたフレームにおいて電圧Ｖslとなり、負極性書込が指定されたフレームにおいて電圧Ｖshとなる。なお、第２容量信号Ｖc2は、電圧ＬＣcomで一定として良い。
【００５２】
また、容量線駆動回路１５０ａについては、ｉ行目でいえば、走査信号Ｙ（ｉ＋１）がＨレベルからＬレベルに変化した後の期間においてｉ行目の容量線１３２を第２給電線１６７に接続するために、ＴＦＴ１５１ａに加えてＴＦＴ１５３、１５４を設けたが、ｉ行目のＴＦＴ１５２のゲート電極を、次の（ｉ＋１）行目の走査線に接続して、ＴＦＴ１５３、１５４を省略しても良い。ただし、省略した構成にすると、ｉ行目でいえば、走査信号Ｙ（ｉ＋１）がＨレベルからＬレベルに変化した後の期間において、ｉ行目の容量線１３２が電気的にどこにも接続されない状態となるので、例えば、データ線の電圧変化の影響を受けて横方向の表示むらが発生する可能性が高くなる。
【００５３】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気光学装置について説明する。図１１は、第２実施形態に係る電気光学装置の構成を示すブロック図である。
図１１に示す構成が図１に示した第１実施形態と相違する部分は、主に各行に対応してＴＦＴ１７６ａが設けられている点である。そこで以下については、これらの相違点を中心に説明することにする。
【００５４】
まず、表示領域１００に対して一端側に設けられる容量線駆動回路１５０ａには、各行の容量線１３２に対応して一端側検出トランジスタとして機能するＴＦＴ１７６ａがそれぞれ設けられている。ここで、ｉ行目のＴＦＴ１７６ａのゲート電極はｉ行目の走査線に１１２に接続され、ソース電極はｉ行目の容量線１３２に接続され、ドレイン電極は検出線１８５ａに接続されている。
なお、検出線１８５ａは、各行のＴＦＴ１７６ａのドレイン電極に共通接続されている。また、この検出線１８５ａは、検出線１８５ｂに接続されて、オペアンプ３０の反転入力端（−）にも接続されている。
【００５５】
この第２実施形態によれば、例えば走査信号ＹｉがＨレベルとなったとき、ｉ行目のＴＦＴ１７６ａ、１７６ｂがオンするので、ｉ行目の容量線１３２が一端側および他端側の両端でそれぞれ電圧検出される。ここで、検出線１８５ａ、１８５ｂは共通接続されているので、一端側で検出された電圧と他端側で検出された電圧との平均値がオペアンプ３０の反転入力端（−）に供給される。
このため、第２実施形態によれば、容量線の波形鈍りやデータ線の電圧変化による影響を一端側と他端側とで平均化するとともに、その平均値が電圧Ｖslまたは電圧Ｖshとなるように制御するので、表示むらの程度が左右で異なってしまう現象を抑えることが可能となる。
【００５６】
＜第３実施形態＞
次に、本発明の第３実施形態に係る電気光学装置について説明する。図１２は、第３実施形態に係る電気光学装置の構成を示すブロック図である。
第１実施形態では、各行の容量線１３２の他端側で電圧を検出し、第２実施形態では、各行の容量線１３２の両端側で電圧を検出して、それぞれ検出した電圧が目標信号Ｖc1refの電圧となるように制御した第１容量信号Ｖc1を一端側に供給する構成としたが、この図に示される第３実施形態では、各行の容量線１３２における電圧検出・第１容量信号Ｖc1の供給を、一端側と他端側とでそれぞれ独立して行う構成としたものである。
【００５７】
詳細には、第３実施形態では、第２実施形態と比べると、容量線駆動回路１５０ｂにおいて各行にＴＦＴ１５１ｂがそれぞれ設けられる。
このうち、各行におけるＴＦＴ１５１ｂは、そのゲート電極が対応する走査線１１２に接続され、そのソース電極が他端側の第１給電線１６５ｂに接続され、そのドレイン電極が対応する容量線１３２の他端に接続されている。また、各行におけるＴＦＴ１７６ｂのドレイン電極は他端側の検出線１８５ｂに共通接続され、当該検出線１８５ｂがオペアンプ３０ｂの反転入力端（−）に接続される一方、オペアンプ３０ｂの出力端が第１給電線１６５ｂに接続されるとともに、抵抗素子３２ｂを介して反転入力端（−）に帰還されている。
なお、オペアンプ３０ａは、その反転入力端（−）に、抵抗素子３２ａおよび一端側の検出線１８５ａのみが接続されて、その出力端は、一端側の第１給電線１６５ａに接続される。また、オペアンプ３０ａ、３０ｂの非反転入力端（＋）には、それぞれ目標信号Ｖc1refが供給されている。
【００５８】
第３実施形態によれば、容量線１３２の電圧を一端側および他端側でそれぞれ検出し、一端側で検出した電圧が目標信号Ｖc1refとなるように一端側の第１給電線１６５ａの電圧を制御するとともに、他端側で検出した電圧が目標信号Ｖc1refとなるように他端側の第１給電線１６５ｂの電圧を制御するので、第２実施形態と比較して、横方向に発生する表示むらの発生や、特に当該表示むら程度が左右で異なる現象を、さらに確実に抑えることが可能となる。
【００５９】
＜第１乃至第３実施形態の関連事項＞
上述した実施形態において、容量線駆動回路１５０ａ、１５０ｂの構成素子については薄膜トランジスタとしてＴＦＴ１１６と共通プロセスで素子基板に形成する構成を例にとって説明したが、別体のＩＣチップを素子基板に実装して、トランジスタとして構成しても良い。また、ＩＣチップを素子基板側に実装する際には、容量線駆動回路１５０ａを、走査線駆動回路１４０、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０についても素子基板に造り込む構成としても良い。
また、画素容量１２０については、透過型ではなく、反射型として良いし、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
【００６０】
上述した実施形態では、容量線駆動回路１５０ａにおいて、ｉ行目の容量線１３２に対応するＴＦＴ１５４のゲート電極を、次の（ｉ＋１）行の走査線１１２に接続したが、一定の行数ｍ（ｍは２以上の整数）だけ離間した走査線１１２に接続する構成でも良い。ただし、離間行数ｍが多くなると、ｉ行目のＴＦＴ１５４のゲート電極を、（ｉ＋ｍ）行目の走査線１１２に接続する必要があり、配線が複雑化する。
また、最終の３２０行目の容量線１３２に対応するＴＦＴ１５４までを駆動するために、ダミーの走査線１１２がｍ行必要となる。ただし、各実施形態のようにｍが「１」であれば、垂直帰線期間をなくして、３２０行目の容量線１３２に対応するＴＦＴ１５４のゲート電極を、１行目の走査線１１２に接続する構成とすれば、また、例えばｍが「２」であれば、垂直帰線期間をなくして、３１９、３２０行目の容量線１３２に対応するＴＦＴ１５４のゲート電極を、それぞれ１、２行目の走査線１１２に接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
また、垂直帰線期間においては書込極性を指定することは無意味であるので、極性指定信号Ｐolなどの論理信号を一定のレベルに固定しても良い。さらに、コモン電極１０８の信号Ｖcomを、正極性書込が指定されたときに低位とし、負極性書込が指定されたときに高位として切り替える構成でも良い。
【００６１】
また、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。
一方、各実施形態では、垂直走査方向を図１において上から下方向に向かった方向としているので、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、（ｉ＋１）行目の走査線１１２に接続したが、垂直走査方向を下から上方向に向かった方向とした場合には（ｉ−１）行目の走査線１１２に接続すれば良い。すなわち、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極については、ｉ行目の走査線以外の走査線であって、ｉ行目の走査線に選択電圧の印加終了後に、選択電圧が印加される走査線１１２に接続される構成であれば良い。
【００６２】
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、例えばＧを、ＹＧ（黄緑）およびＥＧ（エメラルドグリーン）に分けて、これらの４色の画素で１ドットを構成して、広色帯化を図った構成としても良い。
【００６３】
上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧ＬＣcomとしているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するためには、上述したように画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込による画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧ＬＣcomとを別々として、書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも高位側にオフセットして設定するようにしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、第１給電線１６５と第２給電線１６７に印加されている電位差だけが上述の関係となっていれば良いので、例えば電圧ＬＣcomとの電位差は何ボルトであっても構わない。
【００６４】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図１３は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分の構成要素については外観としては現れない。
【００６５】
なお、電気光学装置１０が適用される電子機器としては、図１３に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、フォトストレージビューワ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同電気光学装置の動作を説明するための図である。
【図４】同電気光学装置において容量線の電圧シフトを示す図である。
【図５】同電気光学装置のデータ信号の電圧と画素電極の電圧との関係を示す図である。
【図６】同電気光学装置の動作を説明するための簡易回路図である。
【図７】同電気光学装置の動作を説明するための簡易回路図である。
【図８】同電気光学装置の動作を説明するための簡易回路図である。
【図９】同電気光学装置の動作を説明するための電圧波形図である。
【図１０】同電気光学装置の別動作を説明するための図である。
【図１１】本発明の第２実施形態に係る電気光学装置の構成を示す図である。
【図１２】本発明の第３実施形態に係る電気光学装置の構成を示す図である。
【図１３】実施形態に係る電気光学装置を用いた携帯電話を示す図である。
【符号の説明】
【００６７】
１０…電気光学装置、２０…制御回路、３０…オペアンプ、３２…抵抗素子、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３２…容量線、１４０…走査線駆動回路、１５０ａ、１５０ｂ…容量線駆動回路、１５１ａ、１５１ｂ、１５２〜１５４、１７６ａ、１７６ｂ…ＴＦＴ、１６５…第１給電線、１６７…第２給電線、１８５ａ、１８５ｂ…検出線、１２００…携帯電話
【図１】
2009175278.tif 000003
【図２】
2009175278.tif 000004
【図３】
2009175278.tif 000005
【図４】
2009175278.tif 000006
【図５】
2009175278.tif 000007
【図６】
2009175278.tif 000008
【図７】
2009175278.tif 000009
【図８】
2009175278.tif 000010
【図９】
2009175278.tif 000011
【図１０】
2009175278.tif 000012
【図１１】
2009175278.tif 000013
【図１２】
2009175278.tif 000014
【図１３】
2009175278.tif 000015