(57)【要約】【課題】高い電圧領域だけでなく、低い電圧領域のＥＳＤサージによっても内部回路を保護し、高速で動作できるオンチップ形態の静電圧放電保護回路を持つ半導体素子及びその製造方法を提供する。【解決手段】オンチップ形態の静電放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ；ＥＳＤ）保護回路を持つ半導体素子であって、半導体基板内で第２導電型領域と接触する第１導電型領域を持つ第１接合ダイオードと、前記第１導電型領域上に接触する位置に配置された金属系材料層を備える第１ショットキーダイオードとを有する。【選択図】      図２
2009027170.tif 000002
【特許請求の範囲】
【請求項１】
オンチップ形態の静電放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ；ＥＳＤ）保護回路を持つ半導体素子であって、
半導体基板内で第２導電型領域と接触する第１導電型領域を持つ第１接合ダイオードと、
前記第１導電型領域上に接触する位置に配置された金属系材料層を備える第１ショットキーダイオードとを有することを特徴とする半導体素子。
【請求項２】
前記第１導電型領域はＮ型であり、前記第２導電型領域はＰ型であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第２導電型領域は、前記第１導電型領域の少なくとも一部を前記半導体基板の深さ方向に取り囲み、前記第１ショットキーダイオードのガードリングの役割を提供することを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記第２導電型領域は、高濃度の第２導電型領域を備えることを特徴とする請求項１に記載の半導体素子。
【請求項５】
前記金属系材料層は、前記高濃度の第２導電型領域の少なくとも一部上に延長されることを特徴とする請求項４に記載の半導体素子。
【請求項６】
前記第１導電型領域は、前記第１導電型領域の上部表面に高濃度の第１導電型領域を備えることを特徴とする請求項１に記載の半導体素子。
【請求項７】
前記金属系材料層は、金属、及び該金属のシリコン化物のうちの１つを含むことを特徴とする請求項１に記載の半導体素子。
【請求項８】
前記金属は、モリブデン、タングステン、コバルト、ニッケル、及びこれらの合金のうちの１つを含むことを特徴とする請求項７に記載の半導体素子。
【請求項９】
前記第１ショットキーダイオードを電源ライン及び入／出力信号端子のうちの少なくとも一つに電気的に接続させるコンタクトプラグをさらに有し、
前記コンタクトプラグは、前記金属系材料層と前記第１不純物領域との接合領域と重畳しないことを特徴とする請求項１に記載の半導体素子。
【請求項１０】
前記第１導電型領域及び前記第２導電型領域の不純物（ｄｏｐａｎｔ）濃度は、前記静電放電保護回路の動作範囲を考慮して決定されることを特徴とする請求項１に記載の半導体素子。
【請求項１１】
前記第１接合ダイオードは、０．６Ｖ〜０．８Ｖの範囲の順方向電圧でターンオンし、
前記第１ショットキーダイオードは、０．２Ｖ〜０．４Ｖの範囲の順方向電圧でターンオンすることを特徴とする請求項１に記載の半導体素子。
【請求項１２】
オンチップ形態の静電放電保護回路を備える半導体素子であって、
半導体基板の第１素子領域に配置され、該第１素子領域の第２導電型領域と接触する第１導電型領域を持つ第１接合ダイオードと、前記第１素子領域の前記第１導電型領域上で接触する金属系材料層を持つ第１ショットキーダイオードとを備える第１ダイオード対と、
前記半導体基板の第２素子領域に配置され、前記第２素子領域の第２導電型領域に接触する第１導電型領域を持つ第２接合ダイオードと、前記第２素子領域の前記第１導電型領域上で接触する金属系材料層を持つ第２ショットキーダイオードとを備える第２ダイオード対とを有することを特徴とする半導体素子。
【請求項１３】
前記第１素子領域の前記第１導電型領域はＮ型不純物領域であり、前記第１素子領域の前記第２導電型領域はＰ型不純物領域であり、
前記第２素子領域の第１導電型領域はＰ型不純物領域であり、前記第２素子領域の前記第２導電型領域はＮ型不純物領域であることを特徴とする請求項１２に記載の半導体素子。
【請求項１４】
前記第１ダイオード対は、入／出力信号端子に電気的に接続されるアノードと、第１電源ラインに電気的に接続されるカソードとを備え、
前記第２ダイオード対は、第２電源ラインに電気的に接続されるアノードと、前記入／出力信号端子に電気的に接続されるカソードとを備えることを特徴とする請求項１３に記載の半導体素子。
【請求項１５】
前記第１素子領域の前記第１導電型領域はＮ型不純物領域であり、前記第１素子領域の前記第２導電型領域はＰ型不純物領域であり、
前記第２素子領域の第１導電型領域はＮ型不純物領域であり、前記第２素子領域の前記第２導電型領域はＰ型不純物領域であることを特徴とする請求項１２に記載の半導体素子。
【請求項１６】
前記第１ダイオード対は、入／出力信号端子に電気的に接続されるアノードと、第１電源ラインに電気的に接続されるカソードとを備え、
前記第２ダイオード対は、第２電源ラインに電気的に接続されるアノードと、前記入／出力信号端子に電気的に接続されるカソードとを備えることを特徴とする請求項１５に記載の半導体素子。
【請求項１７】
前記第１素子領域及び前記第２素子領域の前記第２導電型領域のうちの少なくとも一つは、対応する前記第１導電型領域の少なくとも一部を前記半導体基板の深さ方向に取り囲み、対応するショットキーダイオードのガードリングの役割を提供することを特徴とする請求項１２に記載の半導体素子。
【請求項１８】
前記第１素子領域及び前記第２素子領域のうちの少なくとも一つは、前記第２導電型領域の上部に高濃度の第２導電型領域を備えることを特徴とする請求項１２に記載の半導体素子。
【請求項１９】
前記第１素子領域及び前記第２素子領域の前記金属系材料層のうちの少なくとも一つは、対応する高濃度の第２導電型領域の少なくとも一部上に延長されることを特徴とする請求項１８に記載の半導体素子。
【請求項２０】
前記第１素子領域及び前記第２素子領域のうちの少なくとも一つは、前記第１導電型領域の上部に高濃度の第１導電型領域を備えることを特徴とする請求項１２に記載の半導体素子。
【請求項２１】
前記第１素子領域及び前記第２素子領域の前記金属系材料層のうちの少なくとも一つは、金属、及び該金属のシリコン化物のうちの１つを含むことを特徴とする請求項１２に記載の半導体素子。
【請求項２２】
前記金属は、モリブデン、タングステン、コバルト、ニッケル、及びこれらの合金のうちの一つを含むことを特徴とする請求項２１に記載の半導体素子。
【請求項２３】
前記第１及び第２素子領域のうちの少なくとも一つのショットキーダイオードを、電源ライン及び入／出力信号端子のうちの少なくとも一つに電気的に接続させるコンタクトプラグをさらに有し、
前記コンタクトプラグは、前記金属系材料層と前記第１不純物領域との接合領域と重畳しないことを特徴とする請求項１２に記載の半導体素子。
【請求項２４】
前記第１及び第２素子領域のうちの少なくとも一つの接合ダイオードは、０．６Ｖ〜０．８Ｖの範囲の順方向電圧でターンオンし、
前記第１及び第２素子領域のうちの少なくとも一つのショットキーダイオードは、０．２Ｖ〜０．４Ｖの範囲の順方向電圧でターンオンすることを特徴とする請求項１２に記載の半導体素子。
【請求項２５】
オンチップ形態の静電放電保護回路を備える半導体素子の製造方法であって、
半導体基板内に第１導電型領域を提供する工程と、
前記第１導電型領域と接する第２導電型領域を形成して接合ダイオードを提供する工程と、
前記第１導電型領域上に金属系材料層を形成してショットキーダイオードを提供する工程とを有することを特徴とする半導体素子の製造方法。
【請求項２６】
前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項２７】
前記第２導電型領域を形成した後に、
前記第２導電型領域の上部に高濃度の第２導電型領域を形成する工程をさらに有することを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項２８】
前記金属系材料層は、前記半導体基板の前記高濃度の第２導電型領域の少なくとも一部上に延長されることを特徴とする請請求項２７に記載の半導体素子の製造方法。
【請求項２９】
前記金属系材料層は、金属、又は該金属のシリコン化物を含むことを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項３０】
前記金属は、モリブデン、タングステン、コバルト、ニッケル、及びこれらの合金のうちの一つを含むことを特徴とする請求項２９に記載の半導体素子の製造方法。
【請求項３１】
前記第１導電型領域及び前記第２導電型領域の不純物（ｄｏｐａｎｔ）濃度は、前記静電放電保護回路の動作範囲を考慮して決定されることを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項３２】
前記接合ダイオードは、０．４Ｖ〜０．９Ｖの範囲の順方向電圧でターンオンし、
前記ショットキーダイオードは、０．２Ｖ〜０．４Ｖの範囲の順方向電圧でターンオンすることを特徴とする請求項２５に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に係り、より詳細には、オンチップ形態の静電放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ；ＥＳＤ）保護回路を備える半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
最近の技術発展につれて、コンピュータ周辺装置がさらに広範囲に使用できるようになった。電子通信装置（例えば、ブルートゥース（登録商標））及びコンピュータの外部メモリ装置（例えば、フラッシュメモリ）のような一部のコンピュータ周辺装置は、高速のデータ伝送速度及び多様な動作電圧範囲を持つ。
【０００３】
このような装置内部の集積回路（ＩＣ）は、外部ポートを通じてコンピュータシステムと頻繁に接続または解除される。外部ポートに接続された集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：ＩＣ）は、外部ポートに流れ込む静電放電（ＥＳＤ）により、接合不良、コンタクト損傷、絶縁破壊、またはヒューズなどの短絡またはオープンのような回復不能の損傷を受ける恐れがある。静電放電は多様な原因、例えば、ユーザーの適していない取り扱い、ＩＣの非理想的な動作環境及び印刷回路基板のような周辺環境などから引き起こされる可能性がある。
【０００４】
半導体製造工程技術の発展につれてＩＣの集積度が増大しつつあり、それにより、ＩＣの素子の面積、信号の入／出力のためのパッド、線幅または蒸着された薄膜の厚さなどが順次小さくなっている。その結果、ＩＣの許容電流も順次減少して、ＩＣはＥＳＤに対しさらに弱くなりつつある。
ＥＳＤによる損傷を防止するために、一般的にＩＣの電源端子ＶＤＤと接地端子ＶＳＳとの間、又は入力端子と出力端子との間にＥＳＤ保護回路を挿入することがある。ＥＳＤ保護回路は、ＩＣを通じてＥＳＤ電流が流れないようにするか、ＥＳＤ電流をバイパスさせることによってＩＣを保護する。
【０００５】
従来は、ＥＳＤ保護回路として、ツェナーダイオード、金属酸化物バリスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｖａｒｉｓｔｏｒ；ＭＯＶ）及びシリコン制御整流器（Ｓｉｌｉｃｏｎ  Ｃｏｎｔｒｏｌｌｅｄ  Ｒｅｃｔｉｆｉｅｒｓ；ＳＣＲｓ）などを応用した回路が使われている。しかし、上述したＥＳＤ保護回路は、ＩＣの集積化による許容電流の減少に十分に対応できないという問題点がある。
【０００６】
例えば、比較的小さなＥＳＤサージが発生した場合、ＥＳＤ保護回路がターンオンされなくてＩＣが損傷される場合がある。また、これらＥＳＤ保護回路は、そのターンオン速度が遅く、ＥＳＤサージによりＥＳＤ保護回路自体が破壊されるという問題点が発生しうる。
従って、ＩＣの集積化が加速するにつれて、多様な範囲のＥＳＤサージに対応しつつも速いターンオン速度を持つＥＳＤ保護回路がさらに要求されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は上記従来の静電放電保護回路における問題点に鑑みてなされたものであって、本発明の目的は、高い電圧領域だけでなく、低い電圧領域のＥＳＤサージによっても内部回路を保護し、高速で動作できるオンチップ形態の静電圧放電保護回路を持つ半導体素子を提供することにある。
また、本発明の他の目的は、高い電圧領域だけでなく、低い電圧領域のＥＳＤサージによっても内部回路を保護し、高速で動作できる製造の容易なオンチップ形態の静電圧放電保護回路を持つ半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するためになされた本発明による半導体素子は、オンチップ形態の静電放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ；ＥＳＤ）保護回路を持つ半導体素子であって、半導体基板内で第２導電型領域と接触する第１導電型領域を持つ第１接合ダイオードと、前記第１導電型領域上に接触する位置に配置された金属系材料層を備える第１ショットキーダイオードとを有することを特徴とする。
【０００９】
前記第１導電型領域はＮ型であり、前記第２導電型領域はＰ型であることが好ましい。
前記第２導電型領域は、前記第１導電型領域の少なくとも一部を前記半導体基板の深さ方向に取り囲み、前記第１ショットキーダイオードのガードリングの役割を提供することが好ましい。
前記第２導電型領域は、高濃度の第２導電型領域を備えることが好ましい。
前記金属系材料層は、前記高濃度の第２導電型領域の少なくとも一部上に延長されることが好ましい。
前記第１導電型領域は、前記第１導電型領域の上部表面に高濃度の第１導電型領域を備えることが好ましい。
【００１０】
前記金属系材料層は、金属、及び該金属のシリコン化物のうちの１つを含むことが好ましい。
前記金属は、モリブデン、タングステン、コバルト、ニッケル、及びこれらの合金のうちの１つを含むことが好ましい。
前記第１ショットキーダイオードを電源ライン及び入／出力信号端子のうちの少なくとも一つに電気的に接続させるコンタクトプラグをさらに有し、前記コンタクトプラグは、前記金属系材料層と前記第１不純物領域との接合領域と重畳しないことが好ましい。
前記第１導電型領域及び前記第２導電型領域の不純物（ｄｏｐａｎｔ）濃度は、前記静電放電保護回路の動作範囲を考慮して決定されることが好ましい。
前記第１接合ダイオードは、０．６Ｖ〜０．８Ｖの範囲の順方向電圧でターンオンし、前記第１ショットキーダイオードは、０．２Ｖ〜０．４Ｖの範囲の順方向電圧でターンオンすることが好ましい。
【００１１】
また、上記目的を達成するためになされた本発明による半導体素子は、オンチップ形態の静電放電保護回路を備える半導体素子であって、半導体基板の第１素子領域に配置され、該第１素子領域の第２導電型領域と接触する第１導電型領域を持つ第１接合ダイオードと、前記第１素子領域の前記第１導電型領域上で接触する金属系材料層を持つ第１ショットキーダイオードとを備える第１ダイオード対と、前記半導体基板の第２素子領域に配置され、前記第２素子領域の第２導電型領域に接触する第１導電型領域を持つ第２接合ダイオードと、前記第２素子領域の前記第１導電型領域上で接触する金属系材料層を持つ第２ショットキーダイオードとを備える第２ダイオード対とを有することを特徴とする。
【００１２】
前記第１素子領域の前記第１導電型領域はＮ型不純物領域であり、前記第１素子領域の前記第２導電型領域はＰ型不純物領域であり、前記第２素子領域の第１導電型領域はＰ型不純物領域であり、前記第２素子領域の前記第２導電型領域はＮ型不純物領域であることが好ましい。
前記第１ダイオード対は、入／出力信号端子に電気的に接続されるアノードと、第１電源ラインに電気的に接続されるカソードとを備え、前記第２ダイオード対は、第２電源ラインに電気的に接続されるアノードと、前記入／出力信号端子に電気的に接続されるカソードとを備えることが好ましい。
選択的には、前記第１素子領域の前記第１導電型領域はＮ型不純物領域であり、前記第１素子領域の前記第２導電型領域はＰ型不純物領域であり、前記第２素子領域の第１導電型領域はＮ型不純物領域であり、前記第２素子領域の前記第２導電型領域はＰ型不純物領域であることが好ましい。
前記第１ダイオード対は、入／出力信号端子に電気的に接続されるアノードと、第１電源ラインに電気的に接続されるカソードとを備え、前記第２ダイオード対は、第２電源ラインに電気的に接続されるアノードと、前記入／出力信号端子に電気的に接続されるカソードとを備えることが好ましい。
前記第１素子領域及び前記第２素子領域の前記第２導電型領域のうちの少なくとも一つは、対応する前記第１導電型領域の少なくとも一部を前記半導体基板の深さ方向に取り囲み、対応するショットキーダイオードのガードリングの役割を提供することが好ましい。
前記第１素子領域及び前記第２素子領域のうちの少なくとも一つは、前記第２導電型領域の上部に高濃度の第２導電型領域を備えることが好ましい。
【００１３】
前記第１素子領域及び前記第２素子領域の前記金属系材料層のうちの少なくとも一つは、対応する高濃度の第２導電型領域の少なくとも一部上に延長されることが好ましい。
前記第１素子領域及び前記第２素子領域のうちの少なくとも一つは、前記第１導電型領域の上部に高濃度の第１導電型領域を備えることが好ましい。
前記第１素子領域及び前記第２素子領域の前記金属系材料層のうちの少なくとも一つは、金属、及び該金属のシリコン化物のうちの１つを含むことが好ましい。
前記金属は、モリブデン、タングステン、コバルト、ニッケル、及びこれらの合金のうちの一つを含むことが好ましい。
前記第１及び第２素子領域のうちの少なくとも一つのショットキーダイオードを、電源ライン及び入／出力信号端子のうちの少なくとも一つに電気的に接続させるコンタクトプラグをさらに有し、前記コンタクトプラグは、前記金属系材料層と前記第１不純物領域との接合領域と重畳しないことが好ましい。
前記第１及び第２素子領域のうちの少なくとも一つの接合ダイオードは、０．６Ｖ〜０．８Ｖの範囲の順方向電圧でターンオンし、前記第１及び第２素子領域のうちの少なくとも一つのショットキーダイオードは、０．２Ｖ〜０．４Ｖの範囲の順方向電圧でターンオンすることが好ましい。
【００１４】
上記目的を達成するためになされた本発明による半導体素子の製造方法は、オンチップ形態の静電放電保護回路を備える半導体素子の製造方法であって、半導体基板内に第１導電型領域を提供する工程と、前記第１導電型領域と接する第２導電型領域を形成して接合ダイオードを提供する工程と、前記第１導電型領域上に金属系材料層を形成してショットキーダイオードを提供する工程とを有することを特徴とする。
【００１５】
前記第１導電型はＮ型であり、前記第２導電型はＰ型であることが好ましい。
前記第２導電型領域を形成した後に、前記第２導電型領域の上部に高濃度の第２導電型領域を形成する工程をさらに有することが好ましい。
前記金属系材料層は、前記半導体基板の前記高濃度の第２導電型領域の少なくとも一部上に延長されることが好ましい。
前記金属系材料層は、金属、又は該金属のシリコン化物を含むことが好ましい。
前記金属は、モリブデン、タングステン、コバルト、ニッケル、及びこれらの合金のうちの一つを含むことが好ましい。
前記第１導電型領域及び前記第２導電型領域の不純物（ｄｏｐａｎｔ）濃度は、前記静電放電保護回路の動作範囲を考慮して決定されることが好ましい。
前記接合ダイオードは、０．４Ｖ〜０．９Ｖの範囲の順方向電圧でターンオンし、前記ショットキーダイオードは、０．２Ｖ〜０．４Ｖの範囲の順方向電圧でターンオンすることが好ましい。
【発明の効果】
【００１６】
本発明に係る半導体素子及びその製造方法によれば、並列接続されたショットキーダイオードと接合ダイオードとで形成されたダイオード対により、高い電圧領域だけでなく、低い電圧領域のＥＳＤサージによっても内部回路を保護し、高速で動作できるオンチップ形態の静電放電保護回路を持つ半導体素子を提供できるという効果がある。
また、接合ダイオードを形成するための不純物領域がショットキーダイオードのガードリング機能を行って、順方向特性だけでなく、ダイオード対の逆方向特性も改善された静電放電保護回路を持つ半導体素子を提供できるという効果がある。
また、ショットキーダイオードと接合ダイオードとで形成されたダイオード対から形成された静電放電保護回路をオンチップ形態に具現できる静電放電保護回路を持つ半導体素子の製造方法を提供できるという効果がある。
【発明を実施するための最良の形態】
【００１７】
次に、本発明に係る半導体素子及びその製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１８】
本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものであり、下記の実施形態は色々な他の形態に変形でき、本発明の範囲が下記の実施形態に限定されるものではない。これら実施形態は本開示をさらに充実かつ完全にし、当業者に本発明の思想を完全に伝達するために提供されるものである。
以下の説明において、ある層が他の層の上に存在すると記述される場合、これは他の層の真上に存在することもあり、その間に第３の層が介在されることもある。また、図面で各層の厚さや大きさは説明の便宜性及び明確性のために誇張したものであり、図面上で同一符号は同じ要素を示す。本明細書で使われたように、用語“及び／または”は該当列挙された項目のうち一つ及び一つ以上のあらゆる組み合わせを含む。
本明細書で使われた用語は特定実施形態を説明するために使われ、本発明を制限するためのものではない。本明細書で使われたように、単数形態は文脈上他の場合を明確に称するものでなければ、複数の形態を含みうる。また、本明細書で使われる場合、“含む（ｃｏｍｐｒｉｓｅ）”及び／または“含み（ｃｏｍｐｒｉｓｉｎｇ）”は、言及した形状、数字、工程、動作、部材、要素及び／またはこれらグループの存在を特定するものであり、一つ以上の他の形状、数字、動作、部材、要素及び／またはグループの存在または付加を排除するものではない。
本明細書で第１、第２などの用語が多様な部材、部品、領域、層及び／または部分を説明するために使われるが、これら部材、部品、領域、層及び／または部分はこれら用語により限定されてはならないということは明らかである。これら用語は、一つの部材、部品、領域、層または部分を他の領域、層または部分と区別だけするために使われる。したがって、以下述べる第１部材、部品、領域、層または部分は、本発明の精神から逸脱しなくても第２部材、部品、領域、層または部分を称することができる。
以下、本発明の実施形態は、本発明の理想的な実施形態を概略的に示す図面を参照して説明する。図面において、例えば、製造技術及び／または公差によって、図示された形状の変形が予想される。したがって、本発明の実施形態は本明細書に図示した領域の特定形状に制限されていると解釈されてはならず、例えば、製造上起こりうる形状の変化を含むべきである。
【００１９】
図１は、本発明の一実施形態による静電放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ；ＥＳＤ）保護回路１００を示す概略図である。
図１を参照すると、内部回路１０は外部回路（図示せず）と信号伝達のための入／出力信号端子（Ｉ／Ｏ）２５と接続された信号ライン２０と、内部回路１０に電源供給のための第１電源ライン３０及び第２電源ライン４０とに電気的に接続されうる。
【００２０】
第１電源ライン３０と第２電源ライン４０とは、電源電圧と接地とにそれぞれ電気的に接続されうる。静電放電保護回路１００は、第１ショットキーダイオード５１と第１接合ダイオード５２とが並列に接続された第１ダイオード対５０、及び第２ショットキーダイオード６１と第２接合ダイオード６２とが並列に接続された第２ダイオード対６０を備えることができる。
【００２１】
図１に示すように、第１ダイオード対５０のカソードが第１電源ライン３０に電気的に接続され、第１ダイオード対５０のアノードが信号ライン２０に電気的に接続されうる。第２ダイオード対６０のカソードは、信号ライン２０に電気的に接続され、第２ダイオード対６０のアノードは、第２電源ライン４０に電気的に接続されうる。
【００２２】
入／出力信号端子２５に、例えば、正のＥＳＤサージが発生した場合、入／出力信号端子２５の電位が増大し、それにより、入／出力信号端子２５と第１電源ライン３０との間に接続された第１ダイオード対５０が順方向に動作して、正のＥＳＤサージは第１電源ライン３０を通じて放電されうる。その結果、内部回路１０は正のＥＳＤサージから保護されうる。
【００２３】
また、例えば、入／出力信号端子２５に負のＥＳＤサージが発生すれば、入／出力信号端子２５の電位が減少し、それにより、入／出力信号端子２５と第２電源ライン４０との間に接続された第２ダイオード対６０が順方向に動作して、負のＥＳＤサージが第２電源ライン４０を通じて放電されうる。その結果、内部回路１０は負のＥＳＤサージから保護されうる。
【００２４】
図２及び図３は、本発明の一実施形態によるオンチップ形態の静電放電保護回路のためのダイオード対の断面図である。
図２及び図３を参照すると、半導体素子１０００Ａ、１０００Ｂは半導体基板２００を備える。半導体基板２００は、第１導電型領域２１０、第１導電型領域２１０と接する第２導電型領域２２０、及び第１及び第２導電型領域２１０、２２０上に形成された金属系材料層２３０を備える。
【００２５】
それにより、第１導電型領域２１０と第２導電型領域２２０とが互いに接して第１接合ダイオード５２が形成され、第１導電型領域２１０と金属系材料層２３０とが互いに接して第１ショットキーダイオード５１が形成されうる。これら第１接合ダイオード５２と第１ショットキーダイオード５１とは互いに並列接続しており、図１に示した第１ダイオード対５０が提供される。
【００２６】
半導体基板２００はシリコン基板であり、適切に選択された金属、またはこれら金属のシリコン化物で金属系材料層２３０を形成することによって、多様なターンオン電圧を持つショットキーダイオードが形成されうる。
金属系材料層２３０は、例えば、モリブデン、タングステン、コバルト、ニッケル、及びこれらの合金などの金属、または上述した金属のシリコン化物で形成できる。
【００２７】
金属シリコン化物は、第１及び第２ショットキーダイオード５１、６１に対して優秀な漏れ電流特性を提供できる。また、金属とその金属のシリコン化物とは互いに仕事関数が異なるため、金属またはこれらのシリコン化物材料を適切に選択して金属系材料層２３０を形成することによって、金属系材料層−Ｎ型半導体領域、または金属系材料層−Ｐ型半導体領域で形成されたショットキーダイオードを形成できる。
【００２８】
第１導電型領域２１０と第２導電型領域２２０との各不純物濃度は、静電放電保護回路の動作範囲を考慮して決定できる。
例えば、第１ショットキーダイオード５１は、約０．２Ｖ〜約０．４Ｖの範囲の順方向電圧でターンオンし、第１接合ダイオード５２は約０．６Ｖ〜約０．８Ｖの範囲の順方向電圧でターンオンするように、第１導電型領域２１０及び第２導電型領域２２０の不純物濃度が決定されうる。
【００２９】
図２及び図３をさらに参照すると、第２導電型領域２２０が、第１導電型領域２１０の少なくとも一部を半導体基板２００の深さ方向に取り囲み、第２導電型領域２２０が第１及び第２ショットキーダイオード５１、６１の逆方向電流特性を向上させるガードリングの機能を行う。
例えば、第２導電型領域２２０は、第１ショットキーダイオード５１のアノードと素子分離膜３００との間に配置されて、第１導電型領域２１０の一部を取り囲むことができる。その結果、第２導電型領域２２０は、第１ショットキーダイオード５１のガードリング機能を行うと同時に第１接合ダイオード５２を提供できる。この場合、第２導電型２２０の幅と形状は、第１ショットキーダイオード５１及び第１接合ダイオード５２の特性をいずれも考慮して設計されうる。
【００３０】
第２導電型領域２２０内に高濃度第２導電型領域２４０を形成してオーミックコンタクトのための層を提供できる。また、金属系材料層２３０を高濃度第２導電型領域２４０の少なくとも一部上に延長するように形成して、第１及び第２ショットキーダイオード５１、６１に対してはショットキー障壁接合を、第１及び第２接合ダイオード５２、６２に対してはオーミック接合を同時に提供できる。金属系材料層２３０及び高濃度第２導電型領域２４０は、第１ダイオード対５０のアノードとして機能する。
【００３１】
また、第１導電型領域２１０にバイアスを印加するための電極を形成するために、高濃度第１導電型領域２５０を、例えば、第１導電型領域２１０の上部表面に形成できる。この場合、第１導電型領域２１０は第１ダイオード対５０のカソードになり、第１ダイオード対５０のアノードとカソードとは素子分離膜３００により空間的に分離されうる。
結局、第１ショットキーダイオード５１と第１接合ダイオード５２とは互いに並列に接続され、第１接合ダイオード５２と第１ショットキーダイオード５１とは図１に示した第１ダイオード対５０を実現する。
【００３２】
上述した実施形態で、第１及び第２導電型領域２１０、２２０、高濃度第１導電型領域２５０及び高濃度第２導電型領域２４０の導電型を適切に選択することによって、ダイオード対のアノードとカソードの位置を異なるように設定できる。
例えば、図２に示したように、第１導電型領域２１０及び高濃度第１導電型領域２５０がＮ型にドーピングされ、第２導電型領域２２０及び高濃度第２導電型領域２４０がＰ型にドーピングされれば、半導体基板２００の底面側にカソードを持ち、半導体基板２００の上面にアノードを持つ第１ダイオード対５０が提供されうる。
【００３３】
または、図３に示したように、第１導電型領域２１０及び高濃度第１導電型領域２５０がＰ型にドーピングされ、第２導電型領域２２０及び高濃度第２導電型領域２４０がＮ型にドーピングされれば、半導体基板２００の底面側にアノードを持ち、半導体基板２００の上面側にカソードを持つ第２接合ダイオード６２と第２ショットキーダイオード６１とを備える第２ダイオード対６０が提供することもできる。
【００３４】
次いで、さらに図２及び図３を参照して、本発明の一実施形態によるダイオード対の製造方法を説明する。
半導体基板２００に素子分離膜３００、例えば、浅いトレンチ絶縁膜（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｎｓｕｌａｔｏｒ；ＳＴＩ）を形成して、第１導電型領域２１０を備える活性領域を定義する。第１導電型領域２１０はウェル形態を持つか、第１導電型を持つ半導体基板２００を使用することによって提供されうる。
【００３５】
以後、当業界で周知のように、イオン注入または不純物拡散工程などにより、第１導電型領域２１０内に第２導電型領域２２０を形成して第１及び第２接合ダイオード５２、６２を形成する。
次いで、本発明の一部実施形態では、金属系材料層２３０を形成する前に、第２導電型領域２２０の上部に高濃度第２導電型領域２４０を形成してオーミックコンタクトのための不純物層を提供できる。以後、当業者に周知の如く、有機金属化合物とＳｉＨ４ガスなどとを利用した化学気相蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）又はスパッタリングのような物理気相蒸着法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）などにより半導体基板２００の第１導電型領域２１０上に金属系材料層２３０を蒸着して、第１及び第２ショットキーダイオード５１、６１を形成する。ＣＶＤ及びＰＶＤ方法は本技術分野において公知のものである。
【００３６】
金属層、または金属シリコン化物層が蒸着されて形成された金属系材料層２３０は、パターニングされて高濃度第２導電型領域２４０の少なくとも一部上に延長するように形成されうる。この場合、金属系材料層２３０は、第１及び第２ショットキーダイオード５１、６１のためのショットキー障壁接合を、第１及び第２接合ダイオード５２、６２のためのオーミック接合を同時に提供する。
【００３７】
第１導電型領域２１０にバイアスを印加するための電極を形成するために、イオン注入工程または拡散工程により、例えば、第１導電型領域２１０の上部表面に高濃度第１導電型領域２５０を形成できる。
本発明の実施形態は上述した工程順序に限定されない。例えば、必要に応じて、高濃度第２導電型領域２４０を形成する工程を、高濃度第１導電型領域２５０を形成する工程以後に行ってもよい。
【００３８】
以下では、図４を参照して、上述した製造方法により製造されたダイオード対の順方向特性について説明する。
図４は、図２及び図３に示した第１及び第２ダイオード対５０、６０の順方向特性を示すグラフである。曲線ＪＤは接合ダイオードのＩ−Ｖ特性を示し、曲線ＳＤはショットキーダイオードのＩ−Ｖ特性を示し、曲線ＰＤは本発明の実施形態によるダイオード対のＩ−Ｖ特性を示す。
【００３９】
図４に示すように、ショットキーダイオードは約０．３Ｖでターンオンし、接合ダイオードはこれより高い約０．７Ｖでターンオンする。ショットキーダイオードは接合ダイオードに比べて平衡状態の内部電圧が小さいため、接合ダイオードより小さなターンオン電圧を持つことができる。しかし、ターンオン以後には、高い電圧領域で、ショットキーダイオードが接合ダイオードに比べて低い電流駆動能力を持つということが分かる。
【００４０】
しかし、曲線ＰＤで示すように、本発明の実施形態によるダイオード対は、ショットキーダイオードの寄与により接合ダイオードよりさらに低い電圧領域、例えば、約０．３Ｖ付近でターンオンされ、接合ダイオードの寄与によりショットキーダイオードよりさらに高い電圧領域でもさらに大きい電流駆動能力を持つことができる。第１ダイオード対５０と近似して、第２ダイオード対６０も近似した順方向特性を持つ。それにより、本発明の実施形態による第１及び第２ダイオード対５０、６０で具現された静電放電保護回路は、低い電圧からＥＳＤサージを効果的に除去できつつも高い電圧範囲では大きい電流駆動能力を持つために、比較的広い範囲のＥＳＤ保護性能を持つ。
【００４１】
また、本発明の実施形態によれば、高速ターンオン動作が可能なショットキーダイオードの適用によって、静電放電保護回路がＥＳＤサージに対して速かに反応できる。したがって、本発明の実施形態によれば、速い速度を持つＥＳＤパルスからＩＣを保護できる高速のＥＳＤ保護回路が提供されうる。また、ＥＳＤサージが大きくても、接合ダイオードとショットキーダイオードとを通じて過電流が分割されて流れるので、過電流による保護回路の破壊耐性を向上させることができる。
【００４２】
図５は、図１の静電放電保護回路に対応する本発明の一実施形態によるオンチップ形態の半導体素子２０００Ａの概略レイアウト図である。図６は、図５のＩＶＢ−ＩＶＢ線に沿って切断された半導体素子２０００Ａの断面図である。
【００４３】
図５及び図６を参照すると、半導体基板２００の活性領域は、図１に示した第１ダイオード対５０が形成される第１素子領域と、第２ダイオード対６０が形成される第２素子領域とを備えることができる。
第１素子領域と第２素子領域とは、素子分離膜３００により規定されて分離されうる。
第１素子領域は、上部に第１ダイオード対５０のアノードが配置される中央活性領域と、上部に第１ダイオード対５０のカソードが配置される周辺活性領域とを備え、これら領域は、素子分離膜３００により規定される。同様に、第２素子領域は、上部に第２ダイオード対６０のカソードが配置される中央活性領域と上部にアノードが配置される周辺活性領域とを備えることができ、これら領域は素子分離膜３００により規定される。
【００４４】
第１素子領域の中央活性領域には、第１ショットキーダイオード５１が配置されうる。第１ショットキーダイオード５１は、第１導電型領域２１０ａ例えばＮ型不純物領域と、金属系材料層２３０ａとを備えることができる。また、第１素子領域の中央活性領域には、第１導電型領域２１０ａと接する第２導電型領域２２０ａ、例えば、Ｐ型ウェルを形成して第１接合ダイオード５２が形成される。この場合、第２導電型領域２２０ａが、第１導電型領域２１０ａを半導体基板２００の深さ方向に取り囲むように形成されれば、第１ショットキーダイオード５１のガードリングが形成できる。
【００４５】
第２導電型領域２２０ａの上部に高濃度第２導電型領域２４０ａを形成してオーミックコンタクトを提供できる。高濃度第２導電型領域２４０ａは、例えば、Ｐ＋不純物領域でありうる。金属系材料層２３０ａは、高濃度第２導電型領域２４０ａの少なくとも一部上に延長して、第１ショットキーダイオード５１のためにはショットキー障壁接合を、第１接合ダイオード５２のためにはオーミック接合を同時に提供できる。
【００４６】
第１ダイオード対５０のアノードは、コンタクトプラグＣ１ａを通じて信号ライン２０に電気的に接続され、カソードはコンタクトプラグＣ１ｂを通じて第１電源ライン３０に接続され、例えば、ＶＤＤに電気的に接続される。
【００４７】
再び図５及び図６を参照すると、第１ショットキーダイオード５１のコンタクトプラグＣ１ａは、第１導電型領域２１０ａと第１金属系材料層２３０ａとの間に形成されるショットキー障壁接合領域と重畳するように配置することもできる。また、コンタクトプラグＣ１ａは、ショットキー障壁接合領域と重畳しないように配置することもできる。
例えば、コンタクトプラグＣ１ａは、第２素子領域のコンタクトプラグＣ２ａと同じでありうる。実際の実験から観察されたところによれば、ショットキー障壁接合領域に重畳するように配置されたコンタクトプラグＣ１ａより、ショットキー障壁接合領域に重畳しないように配置されたコンタクトプラグＣ２ａのほうが漏れ電流特性の観点でさらに優秀である。
【００４８】
第１ダイオード対５０のカソードを具現するために、半導体基板２００の第１導電型領域２１０ａの上部表面に高濃度第１導電型領域２５０ａを形成しうる。高濃度第１導電型領域２５０ａは、例えば、Ｎ＋不純物領域でありうる。高濃度第１導電型領域２５０ａは、コンタクトプラグＣ１ｂを通じて第１電源ライン３０に電気的に接続されうる。
【００４９】
第１素子領域について説明したのと同様に、第２素子領域には第１導電型領域２１０ｂ例えばＰ型不純物領域、と金属系材料層２３０ｂとで形成された第２ショットキーダイオード６１が提供される。また、第１導電型領域２１０ｂと接する第２導電型領域２２０ｂ、例えば、Ｎ型ウェル、により第２接合ダイオード６２が提供される。第２導電型領域２２０ｂの形状及び不純物濃度を適切に選択して、第２ショットキーダイオード６１のガードリングが形成されうる。
【００５０】
また、第２導電型領域２２０ｂの上部に高濃度第２導電型領域２４０ｂ、例えば、Ｎ＋不純物領域を形成してオーミックコンタクトを提供できる。金属系材料層２３０ｂは、高濃度第２導電型領域２４０ｂの少なくとも一部上に延長しうる。
第２ダイオード対６０のカソードは信号ライン２０に電気的に接続され、アノードは第２電源ライン４０、例えば、ＶＳＳラインに電気的に接続される。第２ダイオード対６０のカソードは、コンタクトプラグＣ２ａを通じて信号ライン２０に電気的に接続され、第２ダイオード対６０のアノードは、コンタクトプラグＣ２ｂを通じて第２電源ライン４０に電気的に接続されうる。
【００５１】
図５及び図６に示したように、コンタクトプラグＣ２ａは、第１導電型領域２１０ｂと第１金属系材料層２３０ｂとの間に形成されるショットキー障壁接合領域に重畳しないように配置されうる。しかし、本発明の実施形態はこれに限定されず、コンタクトプラグＣ２ａは第１素子領域のコンタクトプラグＣ１ａのように、ショットキー障壁接合領域と重畳して配置することもできる。
第２ダイオード対６０のアノードを具現するために、半導体基板２００の第１導電型領域２１０ｂの上部表面に高濃度第１導電型領域２５０ｂ、例えば、Ｐ＋不純物領域を形成し、コンタクトプラグＣ２ｂを通じて高濃度第１導電型領域２５０ｂと第２電源ライン４０とを電気的に接続できる。
【００５２】
図７は、本発明の他の実施形態によるダイオード対を利用して、図１に対応するオンチップ形態の静電放電保護回路を具現した半導体素子２０００Ｂの概略レイアウト図であり、図８は、図７のＶＢ−ＶＢ線に沿って切断された半導体素子２０００Ｂの断面図である。
【００５３】
本発明者は実験から、金属−Ｐ型半導体間の接合により形成されるショットキーダイオードより、金属−Ｎ型半導体間の接合により形成されるショットキーダイオードがさらに優秀な信頼性を提供することを確認した。したがって、図７及び図８を参照して開示された実施形態では、図５及び図６を参照して開示された実施形態とは異なって、金属−Ｎ型半導体間の接合により形成される第１及び第２ショットキーダイオード５１、６１’のみを備える静電放電保護回路を具現した。
【００５４】
図７及び図８を参照すると、半導体基板２００に素子分離膜３００を形成して、第１ダイオード対５０が形成される第１素子領域と第２ダイオード対６０’が形成される第２素子領域とを形成できる。第１素子領域は、図５及び図６を参照して上述した第１ダイオード対５０の構成と同じ構成を持つ第１ダイオード対５０を持つ。
【００５５】
しかし、第２素子領域は、図５及び図６を参照して説明した第２ダイオード対６０の極性と異なる極性を持つ第２ダイオード対６０’を持つ。つまり、第２ダイオード対６０’は第１素子領域の第１ダイオード対５０と同じ極性を持つ。それにより、第１素子領域と第２素子領域の第１及び第２ショットキーダイオード５１、６１’は、いずれも金属系材料層２３０ｃ、２３０ｄと、例えば、Ｎ型を持つ第１導電型領域２１０ｃ、２１０ｄとの接合により形成されうる。また、第１素子領域と第２素子領域の第１及び第２接合ダイオード５２、６２’は、例えば、Ｎ型を持つ第１導電型領域２１０ｃ、２１０ｄと、例えば、Ｐ型を持つ第２導電型領域２２０ｃ、２２０ｄとの接合により形成されうる。
【００５６】
第１ダイオード対５０のアノードは、コンタクトプラグＣ１ａを通じて信号ライン２０に電気的に接続され、第１ダイオード対５０のカソードは、コンタクトプラグＣ１ｂを通じて第１電源ライン３０に接続される。第２ダイオード対６０’のアノードは、コンタクトプラグＣ２ａを通じて第２電源ライン４０に接続され、第２ダイオード対６０’のカソードは、コンタクトプラグＣ２ｂを通じて信号ライン２０に接続される。
【００５７】
再び図７及び図８を参照すると、第１素子領域と第２素子領域とに同じ導電型を持つ第１及び第２ダイオード対５０、６０’を配置することによって、優秀なショットキー障壁接合を持つ金属−Ｎ型半導体のショットキーダイオードのみを備える静電放電保護回路を具現できる。
また、第１素子領域と第２素子領域の第１及び第２ダイオード対５０、６０’が同一導電型を持つ中央活性領域に形成され、かつ同じ構造を持つため、各導電型領域（２１０ｃ、２１０ｄ、２２０ｃ、２２０ｄ、２４０ｃ、２４０ｄ）を形成するためのイオン注入工程または不純物拡散工程が、第１素子領域及び第２素子領域にわたって同時に行われうる。
【００５８】
例えば、第１導電型領域２１０ｃ、２１０ｄは、同一導電型で同じ不純物濃度を持つことができ、これによって第１導電型領域２１０ｃ、２１０ｄはいっしょに形成できる。同様に、第２導電型領域２２０ｃ、２２０ｄは同一導電型で同じ不純物濃度を持つことができるので、第２導電型領域２２０ｃ、２２０ｄはいっしょに形成されうる。
一方、上記実施形態のように、金属−Ｎ型のショットキーダイオードのみで形成された静電放電保護回路だけでなく、金属−Ｐ型のショットキーダイオードのみで形成された静電放電保護回路も本発明に属するということは明らかである。
【００５９】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施形態による静電放電保護回路を示す概略図である。
【図２】本発明の一実施形態によるオンチップ形態の静電放電保護回路のためのダイオード対の断面図である。
【図３】本発明の一実施形態によるオンチップ形態の静電放電保護回路のためのダイオード対の断面図である。
【図４】図２及び図３に示したダイオード対の順方向特性を示すグラフである。
【図５】図１の静電放電保護回路に対応する本発明の一実施形態によるオンチップ形態の半導体素子の概略レイアウト図である。
【図６】図５のＩＶＢ−ＩＶＢ線に沿って切断された半導体素子の断面図である。
【図７】本発明の他の実施形態によるダイオード対を利用して、図１に対応するオンチップ形態の静電放電保護回路を具現した半導体素子の概略レイアウト図である。
【図８】図７のＶＢ−ＶＢ線に沿って切断された半導体素子の断面図である。
【符号の説明】
【００６１】
１０      内部回路
２０      信号ライン
２５      入／出力信号端子（Ｉ／Ｏ）
３０      第１電源ライン
４０      第２電源ライン
５０      第１ダイオード対
５１      第１ショットキーダイオード
５２      第１接合ダイオード
６０      第２ダイオード対
６１      第２ショットキーダイオード
６２      第２接合ダイオード
１００      静電放電保護回路
２００      半導体基板
２１０、２１０ａ、２１０ｂ、２１０ｃ、２１０ｄ    第１導電型領域
２２０、２２０ａ、２２０ｂ、２２０ｃ、２２０ｄ    第２導電型領域
２３０、２３０ａ、２３０ｂ、２３０ｃ、２３０ｄ    金属系材料層
２４０、２４０ａ、２４０ｂ、２４０ｃ、２４０ｄ    高濃度第２導電型領域
２５０、２５０ａ、２５０ｂ    高濃度第１導電型領域
３００      素子分離膜
１０００（Ａ、Ｂ）、２０００（Ａ、Ｂ）    半導体素子
【図１】
2009027170.tif 000003
【図２】
2009027170.tif 000004
【図３】
2009027170.tif 000005
【図４】
2009027170.tif 000006
【図５】
2009027170.tif 000007
【図６】
2009027170.tif 000008
【図７】
2009027170.tif 000009
【図８】
2009027170.tif 000010