(57)【要約】【課題】デジタル部の回路規模を増大させることなく、搬送波中心周波数近傍の周波数分解能を向上させるとともに、歪み補償精度を向上させた周波数補正プレディストータを得る。【解決手段】ＲＦ信号を出力する増幅器と、ベースバンド信号が入力されるとともに、増幅器によって発生する非線形歪みを補償するための歪み補償回路と、歪み補償回路から出力されるプレディストーション信号に周波数特性を与え、周波数特性を有するプレディストーション信号を増幅器に対する入力信号として出力するデジタルフィルタ９Ａとを備えている。デジタルフィルタ９Ａは、直列接続されたｎ個の遅延器１１〜１８と、各遅延器１１〜１８の接続点または一端に接続されたｎ＋１個の乗算器２１、２３〜２７、２９とを有する有限インパルス応答フィルタにより構成されている。各乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されている。【選択図】図２
2009260489.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力されるベースバンド信号をＲＦ信号に変換して出力端子から出力するために、
前記ＲＦ信号を出力する増幅器と、
前記ベースバンド信号が入力されるとともに、前記増幅器によって発生する非線形歪みを補償するための歪み補償回路と、
前記歪み補償回路から出力されるプレディストーション信号に周波数特性を与え、前記周波数特性を有するプレディストーション信号を増幅器に対する入力信号として出力するデジタルフィルタと
を備えた周波数補正プレディストータであって、
前記デジタルフィルタは、直列接続された２以上の自然数ｎ個の遅延器と、前記ｎ個の遅延器の接続点または一端に接続されたｎ＋１個の乗算器とを有する有限インパルス応答フィルタにより構成され、
前記ｎ＋１個の乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されたことを特徴とする周波数補正プレディストータ。
【請求項２】
前記デジタルフィルタは、４以上の自然数Ｎ個の遅延器と、Ｎ＋１個の乗算器とにより構成され、
前記Ｎ＋１個の乗算器の隣接相互間の各遅延量は、
前記Ｎ個の遅延器のうちの中心部の遅延器の接続点に接続された乗算器の相互間に与えられる遅延量よりも、
前記Ｎ個の遅延器のうちの中心部から両側に離れた遅延器の接続点または一端に接続された乗算器の相互間に与えられる遅延量の方が大きい値に設定されたことを特徴とする請求項１に記載の周波数補正プレディストータ。
【請求項３】
入力端子から入力されるベースバンド信号をＲＦ信号に変換して出力端子から出力するために、
前記ＲＦ信号を出力する増幅器と、
前記ベースバンド信号が入力されるとともに、前記増幅器によって発生する非線形歪みを補償するための歪み補償回路と、
前記歪み補償回路から出力されるプレディストーション信号の中の非線形逆歪み成分に周波数特性を与え、前記周波数特性を有するプレディストーション信号を前記増幅器に対する入力信号として出力するデジタルフィルタと
を備えた周波数補正プレディストータであって、
前記デジタルフィルタは、直列接続された２以上の自然数ｎ個の遅延器と、前記ｎ個の遅延器の接続点または一端に接続されたｎ＋１個の乗算器とを有する有限インパルス応答フィルタにより構成され、
前記ｎ＋１個の乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されたことを特徴とする周波数補正プレディストータ。
【請求項４】
前記デジタルフィルタは、４以上の自然数Ｎ個の遅延器と、Ｎ＋１個の乗算器とにより構成され、
前記Ｎ＋１個の乗算器の隣接相互間の各遅延量は、
前記Ｎ個の遅延器のうちの中心部の遅延器の接続点に接続された乗算器の相互間に与えられる遅延量よりも、
前記Ｎ個の遅延器のうちの中心部から両側に離れた遅延器の接続点または一端に接続された乗算器の相互間に与えられる遅延量の方が大きい値に設定されたことを特徴とする請求項３に記載の周波数補正プレディストータ。
【請求項５】
入力端子から入力されるベースバンド信号をＲＦ信号に変換して出力端子から出力するために、
前記ＲＦ信号を出力する増幅器と、
前記ベースバンド信号が入力されるとともに、前記増幅器によって発生する非線形歪みを補償するための歪み補償回路と、
前記歪み補償回路から出力されるプレディストーション信号の中から非線形逆歪み成分を抽出して、前記非線形逆歪み成分に周波数特性を与えて出力するデジタルフィルタと、
前記ベースバンド信号と前記デジタルフィルタからの出力信号とを加算し、前記ベースバンド信号に前記非線形逆歪み成分を加算することによって生じる前記周波数特性を有するプレディストーション信号を前記増幅器に対する入力信号として出力する加算器と
を備えた周波数補正プレディストータであって、
前記デジタルフィルタは、直列接続された２以上の自然数ｎ個の遅延器と、前記ｎ個の遅延器の接続点または一端に接続されたｎ＋１個の乗算器とを有する有限インパルス応答フィルタにより構成され、
前記ｎ＋１個の乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されたことを特徴とする周波数補正プレディストータ。
【請求項６】
前記デジタルフィルタは、４以上の自然数Ｎ個の遅延器と、Ｎ＋１個の乗算器とにより構成され、
前記Ｎ＋１個の乗算器の隣接相互間の各遅延量は、
前記Ｎ個の遅延器のうちの中心部の遅延器の接続点に接続された乗算器の相互間に与えられる遅延量よりも、
前記Ｎ個の遅延器のうちの中心部から両側に離れた遅延器の接続点または一端に接続された乗算器の相互間に与えられる遅延量の方が大きい値に設定されたことを特徴とする請求項５に記載の周波数補正プレディストータ。
【請求項７】
前記入力端子と前記加算器との間に挿入された遅延回路を備え、
前記遅延回路は、前記入力端子から前記遅延回路を介して前記加算器に至る経路の遅延時間と、前記入力端子から前記歪み補償回路および前記デジタルフィルタを介して前記加算器に至る経路との遅延時間が一致するような遅延時間を与えることを特徴とする請求項５または請求項６に記載の周波数補正プレディストータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、歪み補償回路、デジタルフィルタおよび増幅器を備えた周波数補正プレディストータに関するものである。
【背景技術】
【０００２】
一般に、衛星通信、地上マイクロ波通信、移動体通信、放送に使用する増幅器では、無線周波数（ＲＦ）信号を高い効率でかつ線形に増幅することが要求されているが、周知のように、効率を高くすることと、線形性を高くすることとは両立しない。
したがって、線形性が強く要求される通信システムにおいては、増幅器の高効率化と線形化とを両立させるために、歪み補償方式が適用されている。
【０００３】
従来から、数ある歪み補償方式の中で、比較的高い効率が達成できる方式として、プレディストーション方式が提案されている（たとえば、特許文献１参照）。
プレディストーション方式とは、入力信号に対して、あらかじめ増幅器で発生する非線形歪みとは逆の特性を与えることで、プレディストーション回路（プレディストータ）と増幅器とを組み合わせたときの全体的な結果を、線形化する方式である。
【０００４】
図６は上記特許文献１などに参照される一般的なデジタルプレディストータ（周波数補正プレディストータ）の構成を概略的に示すブロック図である。
図６において、周波数補正プレディストータは、増幅器５と、ベースバンド信号ＢＢをＲＦ信号ＲＦに変換する周波数変換回路６と、デジタルアナログ（以下、「ＤＡ」という）変換器７と、歪み補償回路８と、デジタルフィルタ９とを備えている。
【０００５】
また、周波数補正プレディストータは、歪み補償回路８の入力端子であるベースバンド信号ＢＢの入力端子１と、増幅器５の出力端子であるＲＦ信号ＲＦの出力端子２と、歪み補償回路８の出力端子であるデジタルフィルタ９への入力端子３と、ＤＡ変換器７への入力端子であるデジタルフィルタ９からの出力端子４とを備えている。
【０００６】
図７は図６内のデジタルフィルタ９の具体的構成を示すブロック図である。
図７において、デジタルフィルタ９は、入力端子３に対して直列接続された６個の遅延器１２〜１７と、遅延器１２〜１７の各接続点および両端に接続された７個の乗算器２２〜２８と、乗算器２２〜２８の各出力信号を加算して出力端子４から出力する加算器３０とを備えている。
【０００７】
図７のように、デジタルフィルタ９は、６個の遅延器１２〜１７と７個の乗算器２２〜２８とからなる有限インパルス応答フィルタ（ＦＩＲフィルタ）により構成されている。また、各乗算器２２〜２８の隣接相互間には、各遅延器１２〜１７により、それぞれ等しい遅延量τが与えられる。
【０００８】
図６において、まず、周波数補正プレディストータ内の歪み補償回路８は、入力端子１を介して回路内に入力されたベースバンド信号ＢＢに対して、増幅器５で発生する非線形歪みを打ち消すようなプレディストーション信号を与える。
【０００９】
続いて、デジタルフィルタ９は、歪み補償回路８からのプレディストーション信号に対して、回路の周波数特性を補償するための周波数特性を付加し、増幅器５の非線形歪みと周波数特性との２つの劣化要素を補償する周波数特性を有するプレディストーション信号を生成して出力する。
【００１０】
続いて、ＤＡ変換器７は、デジタルフィルタ９で生成された周波数特性を有するプレディストーション信号を、アナログ信号に変換して周波数変換回路６に入力する。
周波数変換回路６は、ＤＡ変換器７からのアナログ信号をＲＦ周波数帯に変換して増幅器５に入力し、最後に、増幅器５は、ＲＦ周波数帯に変換された信号を増幅して、出力端子２から出力する。
【００１１】
図６および図７に示す従来の周波数補正プレディストータにおいて、デジタルフィルタ９は、図８のように、増幅器５の周波数特性（破線曲線参照）とは逆の特性（実線曲線参照）を与えることにより、非線形歪みと周波数特性との２つの劣化要素がある場合の歪み補償を可能にする。
また、歪み補償回路８と、回路の周波数特性を補正するためのデジタルフィルタ９とは、両者の機能を組み合わせることにより、増幅器５で発生する非線形歪みと周波数特性との２つの劣化要素に対する補償を行う。
【００１２】
ところで、増幅器５で発生する非線形歪みを打ち消すようなプレディストーション信号を発生する必要性から、ＤＡ変換器７からの出力信号は、図９に示すように、中心周波数ｆｃに対する信号帯域幅Ａよりも数倍広い帯域幅Ｂが必要となる。
また、周波数特性を補正するためのデジタルフィルタ９として、ＦＩＲフィルタを使用していることから、図１０に示すように、周波数分解能１／（６τ）は、出力端子２から出力されるプレディストーション信号の帯域幅Ｂに対して均等に与えられる。
【００１３】
【特許文献１】特開平６−２１９９０号公報、図７
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来の周波数補正プレディストータは、上記のように構成されているので、デジタルフィルタ９において、信号帯域または（信号帯域近傍の）相互変調歪み帯域の周波数特性に対する周波数分解能を向上させるためには、ＦＩＲフィルタを構成する乗算器の数を増加させる必要があり、デジタル回路規模が増大してコストアップを招くという課題があった。
【００１５】
この発明は、上記のような課題を解決するためになされたものであり、周波数特性を補正するためのデジタルフィルタを内蔵した周波数補正プレディストータにおいて、デジタル部の回路規模を増大させることなく、搬送波中心周波数近傍の周波数分解能を向上させるとともに、歪み補償精度を向上させることのできる周波数補正プレディストータを得ることを目的とする。
【課題を解決するための手段】
【００１６】
この発明による周波数補正プレディストータは、入力端子から入力されるベースバンド信号をＲＦ信号に変換して出力端子から出力するために、ＲＦ信号を出力する増幅器と、ベースバンド信号が入力されるとともに、増幅器によって発生する非線形歪みを補償するための歪み補償回路と、歪み補償回路から出力されるプレディストーション信号に周波数特性を与え、周波数特性を有するプレディストーション信号を増幅器に対する入力信号として出力するデジタルフィルタとを備えた周波数補正プレディストータであって、デジタルフィルタは、直列接続された２以上の自然数ｎ個の遅延器と、ｎ個の遅延器の接続点または一端に接続されたｎ＋１個の乗算器とを有する有限インパルス応答フィルタにより構成され、ｎ＋１個の乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されたものである。
【発明の効果】
【００１７】
この発明によれば、デジタル部の回路規模を増大させることなく、搬送波中心周波数近傍の周波数分解能を向上させるとともに、歪み補償精度を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
実施の形態１．
図１はこの発明の実施の形態１に係る周波数補正プレディストータを示すブロック図であり、図２は図１内のデジタルフィルタ９Ａの具体的構成を示すブロック図である。
図１、図２において、前述（図６、図７参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ａ」を付して詳述を省略する。
【００１９】
図１においては、デジタルフィルタ９Ａの内部構成が部分的に異なる点を除けば、前述（図６）と同様である。
図２において、中心部の遅延器１３〜１６は、前述（図７参照）と同様に、それぞれ遅延量τを有している。
ただし、入力側の端部に位置する遅延器１１、１２は、１個の遅延器（遅延量２τ）を構成し、出力側の端部に位置する遅延器１７、１８は、１個の遅延器（遅延量２τ）を構成しているものとする。
【００２０】
図２に示すデジタルフィルタ９Ａは、入力端子３Ａに対して直列接続された６個の遅延器１１〜１８と、中央の４個の遅延器１３〜１６の各接続点および両端に接続された５個の乗算器２３〜２７と、遅延器１１〜１８からなる直列回路の両端（両端に位置する遅延器の各一端）に接続された２個の乗算器２１、２９と、乗算器２１、２３〜２７、２９の各出力信号を加算して出力端子４Ａから出力する加算器３０Ａとを備えている。
【００２１】
図２のように、この発明の実施の形態１によるデジタルフィルタ９Ａは、８個の遅延器１１〜１８と、７個の乗算器２１、２３〜２７、２９とからなるＦＩＲフィルタにより構成されている。また、乗算器２３〜２７の隣接相互間には、各遅延器１３〜１６により、それぞれ等しい遅延量τが与えられる。
一方、入力端子３Ａ側の乗算器２１、２３の間には、２つの遅延器１１、１２により遅延量２τが与えられ、出力端子４Ａ側の乗算器２７、２９の間には、２つの遅延器１７、１８により遅延量２τが与えられ、乗算器２３〜２７の隣接相互間の遅延量τとは異なっている。
【００２２】
次に、図３を参照しながら、図１および図２に示したこの発明の実施の形態１による動作について説明する。
図１において、入力端子１から入力されたベースバンド信号ＢＢは、前述と同様の歪み補償回路８により、増幅器５で発生する非線形歪みを打ち消すようなプレディストーション信号が与えられた後、デジタルフィルタ９Ａにより、プレディストーション信号に対して回路の周波数特性を補償するための周波数特性が付加され、増幅器５の非線形歪みと周波数特性との２つの劣化要素を補償する周波数特性を有するプレディストーション信号となって、ＤＡ変換器７に入力される。
【００２３】
デジタルフィルタ９Ａで生成された周波数特性を有するプレディストーション信号は、ＤＡ変換器７によりアナログ信号へと変換され、周波数変換回路６によりＲＦ周波数帯へと変換された後、増幅器５により信号増幅されて出力端子２から出力される。
【００２４】
このとき、デジタルフィルタ９Ａは、乗算器２３〜２７の各隣接相互間の遅延量τと、乗算器１２、１３の間、および乗算器２７、２９の間の遅延量２τとが異なるＦＩＲフィルタにより構成されており、ＦＩＲフィルタの乗算器の中心部では小さな遅延量τが与えられ、中心部から両側に離れるにつれて大きな遅延量２τを遅延器に与えられている。
この結果、図３に示すように、プレディストーション信号帯域の中心近傍の周波数分解能１／（８τ）は、両端側の周波数分解能１／（４τ）よりも向上する。
【００２５】
以上のように、この発明の実施の形態１に係る周波数補正プレディストータ（図１）は、入力端子１から入力されるベースバンド信号ＢＢをＲＦ信号に変換して出力端子２から出力するために、ＲＦ信号を出力する増幅器５と、ベースバンド信号ＢＢが入力されるとともに、増幅器５によって発生する非線形歪みを補償するための歪み補償回路８と、歪み補償回路８から出力されるプレディストーション信号に周波数特性を与え、周波数特性を有するプレディストーション信号を増幅器５に対する入力信号として出力するデジタルフィルタ９Ａとを備えている。
【００２６】
また、デジタルフィルタ９Ａは、直列接続された２以上の自然数ｎ個（図２においては、６個）の遅延器１１〜１８と、ｎ個の遅延器の接続点または一端に接続されたｎ＋１個（図２においては、７個）の乗算器２１、２３〜２７、２９とを有する有限インパルス応答フィルタにより構成されている。
さらに、ｎ＋１個の乗算器２１、２３〜２７、２９の隣接相互間の各遅延量は、部分的に異なる値に設定されている。
【００２７】
具体的には、デジタルフィルタ９Ａは、４以上の自然数Ｎ個の遅延器１１〜１８と、Ｎ＋１個の乗算器２１、２３〜２７、２９とにより構成され、Ｎ＋１個の乗算器２１、２３〜２７、２９の隣接相互間の各遅延量は、Ｎ個の遅延器１１〜１８のうちの中心部の遅延器１３〜１６の各接続点および両端に接続された乗算器２３〜２７の相互間に与えられる遅延量τよりも、Ｎ個の遅延器１１〜１８のうちの中心部から両側に離れた端部の遅延器１１、１２、１７、１８の各一端に接続された乗算器２１、２３、２７、２９の相互間に与えられる遅延量２τの方が大きい値に設定されている。
【００２８】
このように、複数の乗算器の隣接相互間の遅延量が同一値ではなく、中心部から両側に離れるにつれて、大きな遅延量が与えられることにより、デジタル部（デジタルフィルタ９Ａ）の回路規模を増大させることなく、図３のように搬送波の中心周波数ｆｃの近傍の周波数分解能（１／（８τ））を向上させるとともに、歪み補償精度を向上させることができる。
すなわち、ＦＩＲフィルタの乗算器の数を増加させることなく、歪み補償を行う際に重要となる中心近傍の周波数分解能を向上させることができ、所望の歪み補償能力を確保するために必要となるデジタル部の回路規模を低減することが可能となる。
【００２９】
また、デジタルフィルタ９Ａにおいて、プレディストーション信号に対して、増幅器５の周波数特性とは逆の特性を与えることにより、非線形歪みと周波数特性との２つの劣化要素がある場合の歪み補償が可能となる。
【００３０】
さらに、デジタルフィルタ９Ａは、歪み補償回路８から出力されるプレディストーション信号の中の非線形逆歪み成分に周波数特性を与え、周波数特性を有するプレディストーション信号を増幅器５に対する入力信号として出力してもよい。
【００３１】
実施の形態２．
なお、上記実施の形態１（図１）では、デジタルフィルタ９Ａの出力信号（増幅器５に対する入力信号）をＤＡ変換器７に直接入力したが、図４のように、デジタルフィルタ９Ａの出力信号とベースバンド信号ＢＢとを加算してＤＡ変換器７に入力する加算器３３を挿入してもよい。
【００３２】
図４はこの発明の実施の形態２に係る周波数補正プレディストータを示すブロック図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図４において、デジタルフィルタ９ＡとＤＡ変換器７との間には、加算器３３が挿入されており、歪み補償回路８およびデジタルフィルタ９Ａからなる直接回路には、遅延回路３５が並列接続されている。
【００３３】
加算器３３は、遅延回路３５を介したベースバンド信号ＢＢと、デジタルフィルタ９Ａの出力信号とを加算して、増幅器５に対する入力信号としてＤＡ変換器７に入力する。
この場合も、デジタルフィルタ９Ａは、前述（図２参照）と同様に、直列接続された６個の遅延器１１〜１８と、遅延器の接続点に接続された７個の乗算器２１、２３〜２７、２９とからなるＦＩＲフィルタで構成され、中心部に位置する乗算器２３〜２７の隣接相互間の遅延量τと、乗算器１２、１３の相互間および乗算器２７、２９の相互間の遅延量２τとが、異なるように設定されている。
【００３４】
次に、図４に示したこの発明の実施の形態２による動作について説明する。
まず、前述と同様に、歪み補償回路８は、入力端子１から入力されたベースバンド信号ＢＢに対して、増幅器５で発生する非線形歪みを打ち消すような非線形逆歪み成分を与える。また、デジタルフィルタ９Ａは、非線形逆歪み成分に対して、増幅器５の非線形歪みが有する周波数特性（メモリ効果）を補償するための周波数特性を付加する。
【００３５】
続いて、加算器３３は、遅延回路３５を介して入力されるベースバンド信号と、デジタルフィルタ９Ａにおいて周波数特性が付加された非線形逆歪み成分とを加算することにより、周波数特性を有するプレディストーション信号を生成してＤＡ変換器７に入力する。
このとき、遅延回路３５は、加算器３３に入力されるベースバンド信号に対して、入力端子１から加算器３３に至る並列回路の両経路の遅延時間が一致するような遅延時間を与えるように、あらかじめ設定されている。
【００３６】
デジタルフィルタ９Ａおよび加算器３３で生成されたプレディストーション信号（周波数特性を有する）は、ＤＡ変換器７によりアナログ信号へと変換された後、周波数変換回路６によってＲＦ周波数帯のＲＦ信号へと変換され、さらに、増幅器５により信号増幅されて、出力端子２から出力される。
【００３７】
ここで、前述と同様に、デジタルフィルタ９Ａ（図２参照）は、乗算器２３〜２７の相互間の遅延量τと、乗算器１２、１３の相互間および乗算器２７、２９の相互間の遅延量２τとが異なる構成を有するＦＩＲフィルタで構成されている。
したがって、図５に示すように、ＦＩＲフィルタ内の各乗算器の中心部では小さな遅延量τが与えられ、中心部から両側に離れるにつれて大きな遅延量２τが与えられるので、プレディストーション信号帯域の中心近傍の周波数分解能（＝１／（８τ））が向上する。
【００３８】
以上のように、この発明の実施の形態２に係る周波数補正プレディストータ（図４）は、入力端子１から入力されるベースバンド信号ＢＢをＲＦ信号に変換して出力端子２から出力するために、ＲＦ信号を出力する増幅器５と、ベースバンド信号ＢＢが入力されるとともに、増幅器５によって発生する非線形歪みを補償するための歪み補償回路８と、歪み補償回路８から出力されるプレディストーション信号の中から非線形逆歪み成分を抽出して、非線形逆歪み成分に周波数特性を与えて出力するデジタルフィルタ９Ａと、ベースバンド信号ＢＢとデジタルフィルタ９Ａからの出力信号とを加算し、ベースバンド信号ＢＢに非線形逆歪み成分を加算することによって生じる周波数特性を有するプレディストーション信号を増幅器５に対する入力信号として出力する加算器３３とを備えている。
【００３９】
また、デジタルフィルタ９Ａは、前述（図２参照）と同様に、直列接続された４以上の自然数Ｎ個の遅延器１１〜１８と、Ｎ個の遅延器１１〜１８の接続点または一端に接続されたＮ＋１個の乗算器２１、２３〜２７、２９とを有する有限インパルス応答フィルタにより構成されており、Ｎ＋１個の乗算器２１、２３〜２７、２９の隣接相互間の各遅延量は、部分的に異なる値に設定され、Ｎ個の遅延器のうちの中心部の遅延器１２〜１７の接続点に接続された乗算器２３〜２７の相互間に与えられる遅延量τよりも、Ｎ個の遅延器のうちの中心部から両側に離れた遅延器１１、１２、１７、１８の接続点または一端に接続された乗算器２１、２３、２７、２９の相互間に与えられる遅延量２τの方が大きい値に設定されている。
【００４０】
このように、乗算器の相互間の各遅延量が同一ではなく、中心部から両側に離れるにつれて大きな遅延量が与えられることにより、ＦＩＲフィルタのタップ数を増加させることなく、図５のように、周波数補正プレディストータを用いた歪み補償を行う際に重要となる中心周波数ｆｃの近傍の周波数分解能を向上させることができ、所望の歪み補償能力を確保するのに必要となるデジタル部の回路規模を低減することが可能となる。
また、デジタルフィルタ９Ａにおいて、プレディストーション信号に対して、増幅器の非線形歪みが有する周波数特性と同じ特性を与えることにより、非線形歪みと周波数特性の２つの劣化要素がある場合の歪み補償が可能となる。
【００４１】
さらに、入力端子１と加算器３３との間に挿入された遅延回路３５を備え、遅延回路３５は、入力端子１から遅延回路３５を介して加算器３３に至る経路の遅延時間と、入力端子１から歪み補償回路８およびデジタルフィルタ９Ａを介して加算器３３に至る経路との遅延時間が一致するような遅延時間を与えるので、周波数特性を有するプレディストーション信号を確実に生成することができる。
【図面の簡単な説明】
【００４２】
【図１】この発明の実施の形態１に係る周波数補正プレディストータを示すブロック図である。
【図２】図１内のデジタルフィルタの具体的構成を示すブロック図である。
【図３】この発明の実施の形態１によるデジタルフィルタの周波数特性を示す説明図である。
【図４】この発明の実施の形態２に係る周波数補正プレディストータを示すブロック図である。
【図５】この発明の実施の形態２によるデジタルフィルタの周波数特性を示す説明図である。
【図６】従来の周波数補正プレディストータを示すブロック図である。
【図７】図５内のデジタルフィルタの具体的構成を示すブロック図である。
【図８】従来の周波数補正プレディストータを用いた送信機の周波数特性とデジタルフィルタの周波数特性との関係を示す説明図である。
【図９】従来の周波数補正プレディストータの出力信号スペクトラムを示す説明図である。
【図１０】従来のデジタルフィルタの周波数特性を示す説明図である。
【符号の説明】
【００４３】
１  入力端子、２  出力端子、３Ａ  デジタルフィルタの入力端子、４Ａ  デジタルフィルタの出力端子、５  増幅器、６  周波数変換回路、７  ＤＡ変換器、８  歪み補償回路、９Ａ  デジタルフィルタ、１１〜１８  遅延器、２１、２３〜２７、２９  乗算器、３３  加算器、３５  遅延回路、ＢＢ  ベースバンド信号、ＲＦ  ＲＦ信号。
【図１】
2009260489.tif 000003
【図２】
2009260489.tif 000004
【図３】
2009260489.tif 000005
【図４】
2009260489.tif 000006
【図５】
2009260489.tif 000007
【図６】
2009260489.tif 000008
【図７】
2009260489.tif 000009
【図８】
2009260489.tif 000010
【図９】
2009260489.tif 000011
【図１０】
2009260489.tif 000012