(57)【要約】【課題】過電流によってデータ映像信号にエラーが発生することを防止できるプラズマディスプレイパネル及びその駆動方法を提供する。【解決手段】本発明のプラズマディスプレイパネルの駆動方法は、（ａ）アドレス電極にデータパルスを出力するデータパルス生成回路２４０における大電流発生始点を検出するステップと、（ｂ）アドレス電極に出力しようとするデータをバッファリングするアドレスバッファ２２０の信号の伝送を停止させるステップと、（ｃ）データパルス生成回路２４０における大電流発生終点を検出するステップと、（ｄ）アドレスバッファ２２０の信号の伝送を再開するステップとを含むことを特徴とする。【選択図】図６
2009175688.tif 000002
【特許請求の範囲】
【請求項１】
大電力素子及び小電力素子からなるプラズマディスプレイパネル駆動ブロックで行われるプラズマディスプレイパネルの駆動方法において、
（ａ）前記大電力素子における大電流発生始点を検出するステップと、
（ｂ）前記大電流発生始点から前記小電力素子の信号の伝送を停止させるステップと、
（ｃ）前記大電力素子における大電流発生終点を検出するステップと、
（ｄ）前記大電流発生終点に前記小電力素子の信号の伝送を再開するステップと
を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記プラズマディスプレイパネル駆動ブロックは、アドレス電極を駆動するためのアドレス電極駆動モジュールを含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記大電力素子は、前記アドレス電極にデータパルスを出力するデータパルス生成回路であることを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記小電力素子は、前記アドレス電極に出力しようとするデータをバッファリングするアドレスバッファであることを特徴とする請求項２または請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記プラズマディスプレイパネル駆動ブロックは、プラズマディスプレイパネルを駆動するロジックコントローラを更に含むことを特徴とする請求項２乃至請求項４のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記小電力素子は、前記ロジックコントローラから前記データパルス生成回路へデータを伝送することを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記（ｂ）ステップでは、前記ロジックコントローラから前記アドレスバッファに印加されるデータ及び同期クロックの伝送を停止することを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
リセット期間、アドレス期間及びサステイン期間に区分して駆動され、走査電極、サステイン電極、アドレス電極を備えた３電極交流放電型プラズマディスプレイパネルを駆動するためのものであることを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記（ａ）ステップでは、前記ロジックコントローラが、前記走査電極に前記アドレス期間における基準電圧を生成させるためのスイッチのターンオン信号を生成したときから時間のカウントを行い、所定時間が経過したときを前記大電流発生始点として判断することを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記（ｃ）ステップでは、前記（ａ）ステップで検出した前記大電流発生始点から時間のカウントを行い、所定時間が経過したときを前記大電流発生終点として判断することを特徴とする請求項９に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
各放電セルに対する走査電極、サステイン電極及びアドレス電極を備えたプラズマディスプレイパネルの駆動信号を制御する駆動装置において、
前記走査電極に対する駆動信号を生成する走査電極駆動モジュールを制御する走査制御部と、
前記アドレス電極に対する駆動信号を生成するアドレス電極駆動モジュールに映像データによる表示データを伝送するアドレス制御部と、
前記アドレス電極駆動モジュールの大電流発生始点から経過時間をカウントするタイムカウンタと
を含むことを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項１２】
前記アドレス制御部は、前記大電流発生始点から所定時間が経過するまでの間には、前記表示データの伝送を停止させることを特徴とする請求項１１に記載のプラズマディスプレイパネルの駆動装置。
【請求項１３】
前記アドレス制御部は、前記表示データの伝送を停止する際には、前記アドレス電極駆動モジュールに対する同期クロックの伝送も停止させることを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動装置。
【請求項１４】
前記タイムカウンタは、前記走査制御部において、前記走査電極にアドレス期間の基準電圧を生成するためのスイッチのターンオン信号が生成されたときから時間のカウントを行い、所定時間が経過したときを前記大電流発生始点として判断することを特徴とする請求項１１乃至請求項１３のいずれか１項に記載のプラズマディスプレイパネルの駆動装置。
【請求項１５】
前記タイムカウンタは、
前記走査電極に前記アドレス期間の基準電圧を生成するためのスイッチのターンオン信号が生成されたときからの時間をカウントする第１カウンタと、
前記大電流発生始点からの時間をカウントする第２カウンタと
を含むことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動装置。
【請求項１６】
プラズマディスプレイパネルと、
前記プラズマディスプレイパネルの電極を駆動するための大電力素子及び小電力素子を備えたパネル駆動ブロックとを含み、
前記パネル駆動ブロックは、
前記大電力素子における大電流発生始点及び終点を判断して、前記大電流発生始点及び終点の間では前記小電力素子の信号の伝送を停止させることを特徴とするプラズマディスプレイ装置。
【請求項１７】
前記プラズマディスプレイパネルは、走査電極、サステイン電極及びアドレス電極を備えた３電極交流発光型プラズマディスプレイパネルであることを特徴とする請求項１６に記載のプラズマディスプレイ装置。
【請求項１８】
前記パネル駆動ブロックは、
前記プラズマディスプレイパネルの駆動を制御するロジックコントローラと、
前記走査電極に対する駆動信号を生成する走査電極駆動モジュールと、
前記サステイン電極に対する駆動信号を生成するサステイン電極駆動モジュールと、
前記アドレス電極に対する駆動信号を生成するアドレス電極駆動モジュールと
を含むことを特徴とする請求項１７に記載のプラズマディスプレイ装置。
【請求項１９】
前記ロジックコントローラは、
前記走査電極駆動モジュールを制御する走査制御部と、
前記サステイン電極駆動モジュールを制御するサステイン制御部と、
前記アドレス電極駆動モジュールを制御し、入力された映像データによる表示データを伝送するアドレス制御部と、
前記大電流発生始点からの経過時間をカウントするタイムカウンタと
を含むことを特徴とする請求項１８に記載のプラズマディスプレイ装置。
【請求項２０】
前記アドレス制御部は、前記大電流発生始点から所定時間が経過するまでの間には、前記表示データの伝送を停止することを特徴とする請求項１９に記載のプラズマディスプレイ装置。
【請求項２１】
前記アドレス制御部は、前記表示データの伝送を停止する際、前記アドレス電極駆動モジュールに対する同期クロックの伝送も停止することを特徴とする請求項２０に記載のプラズマディスプレイ装置。
【請求項２２】
前記タイムカウンタは、前記走査制御部において、前記走査電極にアドレス期間の基準電圧を生成するためのスイッチのターンオン信号が生成されたときから時間のカウントを行い、所定時間が経過したときを前記大電流発生始点として判断することを特徴とする請求項１９乃至請求項２１のいずれか１項に記載のプラズマディスプレイ装置。
【請求項２３】
前記アドレス電極駆動モジュールは、
前記アドレス電極にデータパルスを出力するデータパルス生成部と、
前記ロジックコントローラから受信した表示データをバッファリングするアドレスバッファと
を含むことを特徴とする請求項１８乃至請求項２２のいずれか１項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関し、特に過電流によってデジタル映像信号にエラーが発生することを防止することができるプラズマディスプレイ装置、プラズマディスプレイパネルの駆動装置及びその駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）は、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスの放電時に発生する紫外線が蛍光体を発光させることによって画像を表示する。このようなＰＤＰは、薄膜化及び大型化が容易なうえに最近の技術開発に伴って画質が向上しつつある。
【０００３】
一般的に、プラズマディスプレイは、発光及び非発光の間の中間階調レベルを表示することが容易ではないため、中間階調レベルをいわゆるサブフィールドシステムを用いて表示している。サブフィールドシステムは、１フィールドの時間間隔を複数のサブフィールドに分割し、各サブフィールドに特定の発光加重値（ｅｍｉｓｓｉｏｎ  ｗｅｉｇｈｔ）を割り当て、各サブフィールドの発光及び非発光を制御することによって１フィールドの輝度の階調レベルを表示するものである。
【０００４】
また、１つのサブフィールドは、放電セルの状態を初期化するためのリセット期間、オン／オフする放電セルを選択するためのアドレス期間及び発光量を決定するためのサステイン期間で構成されているが、これらの期間はロジックコントローラなどで生成するデジタル制御信号によって制御可能である。
【０００５】
しかしながら、プラズマディスプレイパネルの制御回路は、駆動信号を生成するためのアナログ回路及び各種スイッチ、そして駆動信号に対するタイミング制御及びデータの伝送のためのデジタル回路を含んでいるため、やや複雑である。しかも、プラズマディスプレイパネルの制御回路は、通常、製造や管理の便宜のために電力消費量に大きな差がある素子をいくつかのボードに統合的に配置して製作されている。
【０００６】
前述のプラズマディスプレイパネルは、通常、パネルの電極に数百Ｖの高電圧を印加することによって駆動されており、駆動信号を印加するアナログ駆動回路は、非常に多量の電力を消費する。このとき、電力消費の大きい素子、特に、アナログ素子は生成する信号のピーク時点において瞬間的な電力消費が大きいので、周辺回路に衝撃波を引き起こす可能性がある。そして、電力消費の小さい素子、特に、デジタル回路の素子は、衝撃波によって動作エラーを生じる可能性がある。
【０００７】
衝撃波によるデジタル素子の動作エラーは、表示する映像信号をプラズマディスプレイパネルのアドレス電極に印加するアドレス電極駆動モジュールにおいて更に大きな問題を引き起こす可能性がある。
【０００８】
図１は、プラズマディスプレイ装置における問題点を説明するための波形図である。図１に示すように、アドレス電極駆動モジュールは、プラズマディスプレイ装置のロジックコントローラから表示データを同期クロックとともに受信する。しかし、表示しようとするデータを連続して受信する状態なので、複数のアドレス電極にデータパルスを印加すると、データパルスの印加に伴う瞬間的に大きな電力消費によってデータを受信する動作にエラーが生じる可能性がある。つまり、図１の下段に示すように、瞬間的な大電流の放電電流が発生する期間中には、入力されるデータが弱くなってしまうのである。これにより、各データ信号のハイレベルが、制御回路で認識するハイレベルの基準値より低い場合にはデータエラーが生じてしまう。
【０００９】
前述のデータエラーは、プラズマディスプレイパネルが表示する画面にドット性不良画素を誘発することになる。
【特許文献１】韓国特許公開第２００６−００５４８８４号
【特許文献２】韓国特許登録第０６９２８６７号
【特許文献１】日本特許公開第２００６−０２３７１０号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記のような問題に鑑みてなされたものであって、その目的は、瞬間的な電力消費によるデジタル信号の伝送エラーを防止することができるプラズマディスプレイパネルの駆動方法及び駆動装置を提供することにある。
【００１１】
本発明の他の目的は、制御ボードの構造の変更を最小にしつつ、瞬間的な電力消費によって生じる誤作動を防止することができるプラズマディスプレイパネルの駆動方法及び駆動装置を提供することにある。
【００１２】
本発明のさらなる目的は、前述のプラズマディスプレイパネルの駆動方法を用いたプラズマディスプレイ装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するための本発明のプラズマディスプレイパネルの駆動方法は、大電力素子及び小電力素子からなるプラズマディスプレイパネル駆動ブロックで行われるプラズマディスプレイパネルの駆動方法において、（ａ）前記大電力素子における大電流発生始点を検出するステップと、（ｂ）前記大電流発生始点から前記小電力素子の信号の伝送を停止させるステップと、（ｃ）前記大電力素子における大電流発生終点を検出するステップと、（ｄ）前記大電流発生終点に前記小電力素子の信号の伝送を再開するステップとを含むことを特徴とする。
【００１４】
好ましくは、前記プラズマディスプレイパネル駆動ブロックは、アドレス電極を駆動するためのアドレス電極駆動モジュールを含むことができる。
【００１５】
好ましくは、前記大電力素子は前記アドレス電極にデータパルスを出力するデータパルス生成回路であり、前記小電力素子は前記アドレス電極に出力しようとするデータをバッファリングするアドレスバッファであり得る。
【００１６】
好ましくは、本発明のプラズマディスプレイパネルの駆動方法はプラズマディスプレイパネルに対するロジックコントローラで行われ、前記小電力素子は前記ロジックコントローラから前記データパルス生成回路へデータを伝送する。
【００１７】
好ましくは、前記（ａ）ステップでは、前記ロジックコントローラが、前記走査電極に前記アドレス期間における基準電圧を生成させるためのスイッチのターンオン信号を生成したときから時間のカウントを行い、所定時間が経過したときを前記大電流発生始点として判断することができ、前記（ｂ）ステップでは、前記ロジックコントローラから前記アドレスバッファに印加されるデータ及び同期クロックの伝送を停止することができ、前記（ｃ）ステップでは、前記（ａ）ステップで検出した前記大電流発生始点から時間のカウントを行い、所定時間が経過したときを前記大電流発生終点として判断することができる。
【００１８】
本発明のプラズマディスプレイパネルの駆動方法を行うロジックコントローラは、各放電セルに対する走査電極、サステイン電極及びアドレス電極を備えたプラズマディスプレイパネルの駆動信号を制御するロジックコントローラであって、前記走査電極に対する駆動信号を生成する走査電極駆動モジュールを制御する走査制御部と、前記アドレス電極に対する駆動信号を生成するアドレス電極駆動モジュールに映像データによる表示データを伝送するアドレス制御部と、前記アドレス電極駆動モジュールの大電流発生始点から経過時間をカウントするタイムカウンタとを含むことを特徴とする。
【００１９】
好ましくは、前記アドレス制御部は、前記大電流発生始点から所定時間が経過するまでの間には、前記表示データの伝送を停止させることができ、前記表示データの伝送を停止する際には、前記アドレス電極駆動モジュールに対する同期クロックの伝送も停止させることができる。
【００２０】
好ましくは、前記タイムカウンタは、前記走査制御部において、前記走査電極にアドレス期間の基準電圧を生成するためのスイッチのターンオン信号が生成されたときから時間のカウントを行い、所定時間が経過したときを前記大電流発生始点として判断することができ、より具体的には、前記走査電極に前記アドレス期間の基準電圧を生成するためのスイッチのターンオン信号が生成されたときからの時間をカウントする第１カウンタと、前記大電流発生始点からの時間をカウントする第２カウンタとを含むことができる。
【００２１】
本発明の思想によるロジックコントローラを備えたプラズマディスプレイ装置は、プラズマディスプレイパネルと、前記プラズマディスプレイパネルの電極を駆動するための大電力素子及び小電力素子を備えたパネル駆動ブロックとを含み、前記パネル駆動ブロックは、前記大電力素子における大電流発生始点及び終点を判断して、前記大電流発生始点及び終点の間では前記小電力素子の信号の伝送を停止させることを特徴とする。
【００２２】
好ましくは、前記プラズマディスプレイパネルは、走査電極、サステイン電極及びアドレス電極を備えた３電極交流発光型プラズマディスプレイパネルであり得る。
【００２３】
好ましくは、前記パネル駆動ブロックは、前記プラズマディスプレイパネルの駆動を制御するロジックコントローラと、前記走査電極に対する駆動信号を生成する走査電極駆動モジュールと、前記サステイン電極に対する駆動信号を生成するサステイン電極駆動モジュールと、前記アドレス電極に対する駆動信号を生成するアドレス電極駆動モジュールとを含むことができる。
【００２４】
好ましくは、前記アドレス電極駆動モジュールは、前記アドレス電極にデータパルスを出力するデータパルス生成部と、前記ロジックコントローラから受信した表示データをバッファリングするアドレスバッファとを含むことできる。
【発明の効果】
【００２５】
本発明のプラズマディスプレイ装置によれば、瞬間的な電力消費によって映像信号にエラーが発生することを防止できるという効果がある。
【００２６】
また、本発明は、従来の制御ボードの構造の変更を最小にしつつ、瞬間的な電力消費による装置の誤作動を防止することができるという効果もある。
【発明を実施するための最良の形態】
【００２７】
以下の実施形態では、本発明の思想を一例として３電極交流面放電型ＰＤＰで実現した場合を具体化して説明するが、瞬間的に大電流を発生させる素子及び大電流の発生に干渉され得る小電力のデジタル素子を含んだプラズマディスプレイ装置であれば、本発明の思想を適用することが可能であり、このようなプラズマディスプレイ装置も本発明の権利範囲に属することは言うまでもない。
【００２８】
図２は、３電極交流放電型プラズマディスプレイパネルの電力ラインの構成を示す構造図である。
【００２９】
図２に示すように、一般的な３電極交流面放電型ＰＤＰは、複数の走査電極Ｙ１〜Ｙｎと、複数のサステイン電極Ｘと、走査電極Ｙ１〜Ｙｎ及びサステイン電極Ｘと直交するアドレス電極Ａ１〜Ａｍとを備えている。走査電極Ｙ１〜Ｙｎ、サステイン電極Ｘ及びアドレス電極Ａ１〜Ａｍの交差部には、赤色、緑色及び青色のうちのいずれか１つの色を表示するための放電セル１が形成されている。
【００３０】
図示していないが、走査電極Ｙ１〜Ｙｎ及びサステイン電極Ｘは、上基板の上に形成されている。上基板には、誘電体層やＭｇＯなどの材質で形成された保護層が積層されている。アドレス電極Ａ１〜Ａｍは、下基板の上に形成されている。下基板の上には、水平に隣接するセル間に光学的かつ電気的干渉を防止するための隔壁が形成されている。下基板及び隔壁の表面には、紫外線によって励起して可視光を放出する蛍光体が形成されている。上基板及び下基板の間の放電空間には、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスが注入されている。
【００３１】
ＰＤＰは、画像の階調を表現するために、１フレームを発光回数の異なる複数のサブフィールドに分けて時分割で駆動されている。例えば、２５６階調で画像を表示しようとする場合には、図３に示すように１／６０秒に該当するフレーム期間（１６．６７ｍｓ）を８つのサブフィールドＳＦ１〜ＳＦ８に分けている。８つのサブフィールドＳＦ１〜ＳＦ８の各々は、放電セル１を初期化するためのリセット期間、選択された走査電極ラインにおける放電セルを選択するためのアドレス期間及び放電回数によって階調を表現するために放電セルにおける放電を維持するサステイン期間に分けられている。各サブフィールドのリセット期間及びアドレス期間は各サブフィールドで等しいのに対し、サステイン期間及びそれに割り当てられるサステインパルスの数は、各サブフィールドによって２ｎ（ｎ＝０、１、２、３、４、５、６、７）の比率で増加する。
【００３２】
図４は、複数のサブフィールドのうち１つのサブフィールドＳＦにおいて、プラズマディスプレイパネルの３電極Ａ、Ｙ、Ｘに供給されるアドレス駆動信号、走査駆動信号及びサステイン駆動信号の波形を示す図である。
【００３３】
図４に示す駆動信号は、１つのサブフィールドＳＦに関するものであり、各サブフィールドＳＦの期間内の駆動信号は、全画面の放電セルを初期化するためのリセット期間ＲＰ、放電セルを選択するためのアドレス期間ＡＰ及び選択された放電セルの放電を維持するためのサステイン期間ＳＰに分けて観察することができる。
【００３４】
リセット期間ＲＰには、全ての走査電極Ｙに対して、サステイン電圧Ｖｓから第１ピーク電圧Ｖｓ＋Ｖｓｅｔｕｐまで所定の傾きで上昇する上昇ランプ波形ＰＲと、サステイン電圧Ｖｓから第２ピーク電圧−Ｖｙまで所定の傾きで下降する下降ランプ波形ＮＲとが印加される。
【００３５】
アドレス期間ＡＰには、負極性（−）のアドレス期間パルスＳＣＮＰが走査電極Ｙに順次印加されると同時に、アドレス電極Ａに正極性（＋）のデータパルスＤＰが印加される。アドレス期間パルスＳＣＮＰとデータパルスＤＰとの間の電圧差と、リセット期間ＲＰに生成された壁電圧とが加えられ、データパルスＤＰが印加されるセル内には、アドレス放電が発生する。このようなアドレス放電によって選択されたセル内には、壁電荷が生成される。
【００３６】
一方、リセット期間ＲＰにおけるセットダウン期間ＳＤ及びアドレス期間ＡＰの間には、サステイン電極Ｘに正極性（＋）のサステイン電圧Ｖｓが印加されて維持される。
【００３７】
サステイン期間ＳＰには、走査電極Ｙ及びサステイン電極Ｘに対して交互にサステインパルスＳＵＳＰｙ、ＳＵＳＰｘが印加される。すると、アドレス放電によって選択されたセルは、セル内の壁電圧と、サステインパルスＳＵＳＰｙ、ＳＵＳＰｘの電圧とが加えられ、サステインパルスＳＵＳＰｙ、ＳＵＳＰｘが印加されるたびに走査電極Ｙとサステイン電極Ｘとの間に面放電の形態でサステイン放電が起きる。ここで、サステインパルスＳＵＳＰｙ、ＳＵＳＰｘはサステイン電圧Ｖｓのレベルを有する。
【００３８】
図５は、本発明の一実施形態に係るプラズマディスプレイ装置の背面に形成されたプラズマディスプレイパネル駆動ブロックを示しており、図６は図５の制御回路ブロックを構成するアドレス駆動モジュール２００の構造を示しており、図７は図５の制御回路ブロックを構成するロジックコントローラ５００の構造を示している。
【００３９】
図５に示すように、プラズマディスプレイ装置は、画像を表示するためのプラズマディスプレイパネルの背面に、パネル駆動ブロックとしてそれぞれ分散して設けられた走査電極駆動モジュール４００と、サステイン電極駆動モジュール３００と、アドレス電極駆動モジュール２００と、ロジックコントローラ５００とを含んでいる。
【００４０】
ＰＤＰ３８は、上基板及び下基板がガス放電空間を間に設けて貼り合わされた構造を有している。ここで、上基板には、走査電極ライン及びサステイン電極ラインが平行に形成され、下基板には、上基板の電極ラインと交差するようにアドレス電極ラインが形成されている。また、上基板の上には、走査電極ラインに接続されるＹパッド（図示せず）と、サステイン電極ラインに接続されるＸパッド（図示せず）とが形成されている。そして、下基板の上には、アドレス電極ラインに接続されるＡパッド（図示せず）が形成されている。
【００４１】
走査電極駆動モジュール４００は、図４のリセット波形ＰＲ、ＮＲ及びアドレス期間パルスＳＣＮＰを発生する走査ドライバボードと、サステイン電圧Ｖｓ及びＹサステインパルスＳＵＳＰｙを発生するＹサステイナボードとに区分して構成されている。走査電極駆動モジュール４００は、Ｙ導電経路５２を経由してＰＤＰ３８の走査電極にリセット波形ＰＲ、ＮＲと、アドレス期間パルスＳＣＮＰ、サステイン電圧Ｖｓ及びＹサステインパルスＳＵＳＰｙを供給することができる。
【００４２】
このため、走査ドライバボードはリセット波形ＰＲ、ＮＲ及びアドレス期間パルスＳＣＮＰを発生する走査ドライバＩＣを含み、Ｙサステイナボードはサステイン電圧Ｖｓ及びＹサステインパルスＳＵＳＰｙを発生するＹサステイン回路を含むことが可能である。
【００４３】
サステイン電極駆動モジュール３００は、図４に示すサステイン電圧Ｖｓ及びＸサステインパルスＳＵＳＰｘを発生し、Ｘ導電経路５４を経由してサステイン電圧Ｖｓ及びＸサステインパルスＳＵＳＰｘをＰＤＰ３８の共通のサステイン電極Ｘに供給することができる。このため、サステイン電極駆動モジュール３００は、サステイン電圧Ｖｓ及びＸサステインパルスＳＵＳＰｘを発生するＸサステイン回路を含むことが可能である。
【００４４】
アドレス電極駆動モジュール２００は、図４に示すデータパルスＤＰを発生し、Ａ導電経路５６を経由してデータパルスＤＰをアドレス電極に供給する。
【００４５】
ロジックコントローラ５００は、アドレス電極駆動信号、サステイン電極駆動信号及び走査電極駆動信号の各遷移タイミングを制御するための制御信号を生成する。
【００４６】
ロジックコントローラ５００は、第１導電経路５８を経由してＹタイミング制御信号を走査電極駆動モジュール４００に供給し、第２導電経路６０を経由してＸタイミング制御信号をサステイン電極駆動モジュール３００に供給し、第３導電経路６２を経由してＡタイミング制御信号をアドレス電極駆動モジュール２００に供給する。つまり、ロジックコントローラ５００は、Ｘ、Ｙ、Ａタイミング制御信号を用いて、サステイン電極駆動モジュール３００、走査電極駆動モジュール４００及びアドレス電極駆動モジュール２００の動作を制御する。
【００４７】
各導電経路５２、５４、５６、５８、６０、６２は、フレキシブルフラットケーブル（Ｆｌｅｘｉｂｌｅ  Ｆｌａｔ  Ｃａｂｌｅ）またはフレキシブルプリントケーブル（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃａｂｌｅ）などが使用可能である。
【００４８】
前述のロジックコントローラ５００は、基本的にＰＤＰ３８の駆動制御動作を補助するために、周辺の他の素子と結合されたロジックコントローラモジュールを指している。しかし、本実施形態においては、「ロジックコントローラ」という用語を、ロジックコントローラモジュール自体のみならず、周辺の各駆動モジュールと結合されたＰＤＰ駆動装置の意味としても使用可能である。
【００４９】
一方、アドレス電極駆動モジュール２００は、図６に示すような構造で実現することができる。この場合、アドレス電極駆動モジュール２００は、プラズマディスプレイパネルのアドレス電極にデータパルスを出力するデータパルス生成回路２４０と、プラズマディスプレイパネルのロジックコントローラ５００から受信した表示データをバッファリングするアドレスバッファ２２０とを含むことが可能である。
【００５０】
ロジックコントローラ５００からアドレスバッファ２２０に入力されるデータは、表示しようとする映像データである。図３のサブフィールドを用いたＰＤＰの場合、映像データは、各サブフィールドにおけるピクセルのオン／オフを表す値であり、１本または数本の伝送ラインを介して伝送されるデジタル値である。映像データは、アドレスバッファ２２０に一時的に格納されてデータパルス生成回路２４０へ伝送される。このようにアドレスバッファ２２０は、デジタル値を格納するデジタル回路の素子であり、電力消費の小さい小電力素子である。
【００５１】
データパルス生成回路２４０は、プラズマディスプレイパネルの各電極に印加される駆動信号をスイッチングするドライバＩＣと、駆動信号に必要な高電圧を供給するためのアナログ駆動回路とを含んでおり、電力消費の大きい大電力素子である。
【００５２】
アナログ駆動回路は、アドレスバッファ２２０に記録されたアドレス電極に対してのみ当該電極駆動信号にデータパルスを追加する。このとき、複数のアドレス電極に、データパルスが同時に印加されるため、データパルスが印加されたとき、アナログ駆動回路は相当量の電力を消費する。
【００５３】
本発明の思想によると、ロジックコントローラ５００は、アナログ駆動回路において大電力が消費される大電流発生時間を判断し、この大電流発生時間の間にデータの伝送を停止させる。このとき、アドレスバッファ２２０とロジックコントローラ５００とでデータ伝送の同期のためのクロックをともに停止させることにより、別のさらなる措置を行うことなしに、大電流発生時間におけるデータ伝送の停止による相互の同期エラーを防止することができる。
【００５４】
図７は、図５のプラズマディスプレイ装置を構成するための本発明の思想によるロジックコントローラ５００の一実施形態を示している。
【００５５】
図７に示すロジックコントローラ５００は、各放電セルに対する走査電極、サステイン電極及びアドレス電極を備えた３電極交流面放電型プラズマディスプレイパネルの駆動信号を制御するためのものであり、走査電極に対する駆動信号を生成する走査電極駆動モジュール４００を制御するための走査制御部５４０と、サステイン電極に対する駆動信号を生成するサステイン電極駆動モジュール３００を制御するためのサステイン制御部５３０と、アドレス電極に対する駆動信号を生成するアドレス電極駆動モジュール２００に対して入力された映像データを伝送するためのアドレス制御部５２０と、アドレス電極駆動モジュール２００における大電流発生始点からの経過時間をカウントするカウンタ５５０とを含んでいる。
【００５６】
本発明の思想によるアドレス制御部５２０は、大電流発生始点と大電流発生始点から所定時間が経過した時点との間において、表示するデータの伝送を停止させる。このとき、アドレス制御部５２０は、アドレス電極駆動モジュール２００内のアドレスバッファ２２０に対して同期クロックの伝送を停止することにより、別の追加的な措置を行うことなしに、データ伝送の停止による同期ずれを防止している。ここで、データ及び／または同期クロックの停止は、データ伝送ラインまたはクロック伝送ラインのフローティングではなく、ハイまたはロー状態を停止時間の間、維持することを意味している。
【００５７】
本発明において、アドレス電極駆動モジュール２００の大電流発生始点を判断する方法は数々ある。
【００５８】
これらの方法の１つを適用すると、カウンタ５５０は、走査制御部５４０において走査スイッチに対するターンオン信号が生成されたときから時間のカウントを行い、所定時間が経過したときを大電流発生始点として判断する。ここで、走査スイッチは走査電極駆動モジュール４００に含まれており、走査電極に対してアドレス期間における基準電圧を生成させるため、走査電極を走査電圧Ｖｓｃ端に接続するスイッチのことを指している。
【００５９】
一方、アドレス電極駆動信号、走査電極駆動信号及びサステイン電極駆動信号は、互いに同期した状態で各電極に印加されなければならない。そのため、ロジックコントローラ５００のサステイン制御部５３０、走査制御部５４０及びアドレス制御部５２０は、互いに同期して担当のモジュールに対して制御信号を出力する。
【００６０】
図３及び図８から、アドレス電極に対するデータパルスが発生する期間は、アドレス期間であるが、リセット期間からアドレス期間に移り変わる時点では、走査電極駆動信号に著しい遷移が発生することが分かった。この遷移は、リセット期間における最低電圧−Ｖｙからアドレス期間の初期電圧Ｖｓｃ（走査電圧ともいう）への遷移である。一般的に、前記遷移は、走査電極を走査電圧Ｖｓｃ端に接続させる走査スイッチのターンオンによって行われる。
【００６１】
したがって、ロジックコントローラ５００の走査制御部５４０は、アドレス期間が始まると、走査スイッチに対するターンオン制御信号を出力し、これによってアドレス期間の始点を判断することができる。
【００６２】
一方、アドレス電極駆動モジュール２００では、アドレス期間が始まった後、所定時間が経過すると、データパルスを生成する。そのため、ロジックコントローラ５００のアドレス制御部５２０では、走査スイッチに対するターンオン制御信号が出力された後、所定時間が経過すると、アドレス電極駆動モジュール２００で大電流が発生すると判断することができる。
【００６３】
このため、図７のカウンタ５５０は、走査制御部５４０が走査スイッチに対するターンオン信号を生成したときから時間のカウントを行う第１カウンタと、アドレス期間の開始時点または大電流発生始点から時間のカウントを行う第２カウンタとを含むことができる。
【００６４】
図８に示すように、ロジックコントローラ５００からアドレスバッファ２２０に、データとともに同期用クロックを伝送するようにしている場合には、前記同期用クロックをともに停止させることで、データ伝送の停止によるタイミングエラーを防止することができる。
【００６５】
図８において、アドレスバッファ２２０に影響し得る大電流には、変位電流、ＯＮ放電電流及びＯＦＦ放電電流があるが、このうちＯＮ放電電流がアドレスバッファ２２０のデータ入力にエラーを発生させる可能性が高い。そのため、前記ＯＮ放電電流の発生期間においてのみデータの伝送を停止するようにする場合には、大電流発生始点から８０〜１６０ｎｓｅｃの期間、好ましくは約９０ｎｓｅｃ〜１１０ｎｓｅｃ程度、データの伝送を停止させることができる。この場合、上述したように、大電流発生期間は、走査スイッチのターンオン信号が活性化された時点から約９０ｎｓｅｃ〜１１０ｎｓｅｃまでの範囲となる。
【００６６】
一方、ロジックコントローラ５００からアドレスバッファ２２０に、データとともに同期用クロックを伝送せず、アドレスバッファ２２０から同期用クロックを別途入力されるような場合には、ドライバＩＣを停止させ得る端子に別の停止信号を印加して制御することによってタイミングエラーを防止することができる。
【図面の簡単な説明】
【００６７】
【図１】従来のアドレス電極駆動モジュールにおける問題点を説明するための波形図である。
【図２】３電極交流放電型プラズマディスプレイパネルの電極ラインの構成を示す構造図である。
【図３】プラズマディスプレイパネルのサブフィールドの駆動方式を説明するための概念図である。
【図４】１つのサブフィールドの間にプラズマディスプレイパネルの３電極に印加される駆動信号を示す波形図である。
【図５】本発明の一実施形態に係るプラズマディスプレイ装置の背面の構造を示すブロック図である。
【図６】図５に示すアドレス電極駆動モジュールの構造を示すブロック図である。
【図７】図５に示すロジックコントローラの構造を示すブロック図である。
【図８】本発明を適用したアドレス電極駆動モジュールによる効果を説明するための波形図である。
【符号の説明】
【００６８】
２００  アドレス電極駆動モジュール
２２０  アドレスバッファ
２４０  データパルス生成回路
３００  サステイン電極駆動モジュール
４００  電極駆動モジュール
５００  ロジックコントローラ
５２０  アドレス制御部
５３０  サステイン制御部
５４０  走査制御部
５５０  カウンタ
【図１】
2009175688.tif 000003
【図２】
2009175688.tif 000004
【図３】
2009175688.tif 000005
【図４】
2009175688.tif 000006
【図５】
2009175688.tif 000007
【図６】
2009175688.tif 000008
【図７】
2009175688.tif 000009
【図８】
2009175688.tif 000010