(57)【要約】【課題】入力電圧および出力電圧に応じて最適なスロープ補償電圧を生成することにより、出力電圧のダイナミックレンジを広くした場合でも動作安定性を維持することが可能なDC-DCコンバータを提供する。【解決手段】  出力電圧の帰還電圧を基準電圧と比較してその差分に応じて得られる誤差電圧と、電流検出信号に応じた電圧レベルを有するランプ信号を比較して出力トランジスタのオフタイミングを定めるDC-DCコンバータにおいて、ランプ信号は出力電圧と入力電圧との差分に比例するようにその傾きが設定される。ランプ信号を生成するスロープ補償回路は、出力電圧に応じた電圧から入力電圧に応じた電圧を差し引いた電圧に応じたスロープ制御電流を生成する加算回路と、スロープ制御電流により充電されるキャパシタと、を含む。【選択図】図１
2009153289.tif 000002
【特許請求の範囲】
【請求項１】
入出力端子間に接続されたインダクタに接続されて前記インダクタに流れる電流を駆動信号に応じてオンオフするスイッチング回路と、
前記スイッチング回路に前記駆動信号を供給する駆動信号供給回路と、
前記インダクタに流れる電流量に応じた電圧レベルを有するランプ信号を生成するランプ信号生成回路と、
前記ランプ信号に応じて前記駆動信号の供給を停止せしめるリセット信号を前記駆動信号供給回路に供給するリセット信号供給回路と、を含むDC-DCコンバータであって、
前記ランプ信号生成回路は、前記出力端子に発生している出力電圧と前記入力端子に供給される入力電圧との電圧差に応じた傾きを有するランプ信号を生成することを特徴とするDC-DCコンバータ。
【請求項２】
前記ランプ信号生成回路は、キャパシタと、前記出力電圧に応じた電圧から前記入力電圧に応じた電圧を差し引いた電圧に応じたスロープ制御電流を生成し、前記スロープ制御電流によって前記キャパシタを充電するスロープ制御電流生成回路と、を含み、前記キャパシタの充電電圧に応じた傾きを有するランプ信号を生成することを特徴とする請求項１に記載のDC-DCコンバータ。
【請求項３】
外部入力信号に基づいて、前記スロープ制御電流の大きさを切り替えるスロープ制御電流切り替え手段を更に有することを特徴とする請求項２に記載のDC-DCコンバータ。
【請求項４】
前記ランプ信号生成回路は、前記キャパシタの充電電圧と、前記インダクタに流れる電流量に応じた電圧とを加算した電圧に応じた電圧を前記ランプ信号として生成することを特徴とする請求項２に記載のDC-DCコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、DC-DCコンバータに関し、特にDC-DCコンバータの制御に用いられるスロープ補償回路に関する。
【背景技術】
【０００２】
スイッチング方式のDC-DCコンバータの制御方式は、電圧モード制御と電流モード制御に大別される。電圧モード制御方式では、出力電圧の一部を制御信号に帰還し、それによってパワースイッチのデューティを制御して出力電圧を安定化させる。電流モード制御方式では、それに加えてコイルに流れる電流の変化も制御に利用される。電流モード制御方式は、電圧モード制御方式と比較して負荷の変動に対する応答が高速であり負荷レギュレーションに優れ、また、入力電圧の変動や乱れに対して高速に応答し入力レギュレーションにも優れる、といった利点を有する。かかる電流モード制御方式のDC-DCコンバータにおいては、コイル電流の通電期間がクロックサイクルに対して５０％を超えると制御動作が不安定となるサブハーモニック現象が起ることが知られている。このような不安定動作を解消させるべく、電流モード制御方式のDC-DCコンバータにおいては、スロープ補償回路により一定の傾きを有するランプ信号を生成し、これを用いて出力トランジスタのデューティ制御を行っている。また、DC-DCコンバータの出力電圧を用途に応じて変更できるようになっている回路方式において、全出力電圧範囲で安定に動作させるべく、ランプ信号の傾斜をコンバータの出力電圧に応じて変化させる方式が知られている。
【０００３】
特許文献１に開示されたスロープ補償回路を有する電流モード制御方式のDC-DCコンバータにおいては、外部入力端子が設けられており、この外部入力端子PABAIASに印加される外部制御電圧VPABAIASの電圧値に応じてコンバータの出力電圧が変化するようになっており、更に、外部制御電圧VPABAIASの電圧値に応じてスロープ補償電圧の傾斜も変化させている。すなわち、外部入力端子を介して印加される外部制御電圧VPABAIASを高くすると、当該外部制御電圧VPBAIASに比例する電流信号IPABAIASが増加し、この電流信号IPABAIASのミラー電流を流すトランジスタＭ１１がスロープ補償電圧の傾斜を形成するためのコンデンサＣ２の充電電流を減じるように働くため、スロープ補償電圧の傾斜が緩くなる。反対に外部制御電圧VPABAIASを低くするとスロープ補償電圧の傾斜が急峻となる。このように、外部入力端子を介して供給される外部制御電圧VPABIASの大きさに応じてスロープ補償電圧の傾斜を変化させることにより、出力電圧のダイナミックレンジを広くしても常に適正なスロープ補償電圧が生成され、これにより電源回路の安定化が図られている。
【特許文献１】特開２００７−２０９１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の回路方式の場合、スロープ補償電圧（ランプ信号）の傾きをコンバータの出力電圧に比例するよう変化させるため、降圧型のコンバータにおいては適切なスロープ補償電圧を得ることは可能であるが、昇圧型のコンバータには適用できないといった不都合があった。すなわち、昇圧型のDC-DCコンバータの場合、降圧型のDC-DCコンバータの場合と同様、出力トランジスタのオン期間においてはコイル電流が一定の傾斜で上昇し、その際のコイル電流ILの傾きは入力電圧に比例する。一方、昇圧型のDC-DCコンバータの場合、降圧型のDC-DCコンバータとは異なり、出力トランジスタがオフするとコイル電流が一定の傾斜で降下するが、その際のコイル電流ILの傾きは出力電圧と入力電圧の差に比例する。具体的には、出力電圧と入力電圧の差が大きい場合には、コイル電流ILが下降する際の傾きは比較的緩やかとなり、コイルの通電期間が長くなる。一方、出力電圧と入力電圧の差が小さい場合には、コイル電流ILが下降する際の傾きは比較的急峻となるためコイルの通電期間が短くなる。上記したサブハーモニック現象を防止するためには、コイル電流ILが上昇し始めてから下降し切るまでの期間（通電期間）がクロックサイクルの５０％以下となるようにする必要がある。従って、出力トランジスタがオフ状態となってからコイル電流が下降し切るのに要する時間が出力電圧と入力電圧の差に応じて変化する昇圧型コンバータにおいては、かかる点を考慮して、出力電圧と入力電圧の差分に応じてスロープ補償電圧の傾きを変化させる必要がある。
【０００５】
また、上記した従来の回路方式の場合、外部から出力電圧を設定するための入力端子を備えていることが前提となるため、外部に設けた分割抵抗の分圧比で出力電圧の設定を行う一般的な回路方式に適用する場合、新たな端子を設ける必要があるといった不都合もある。
【０００６】
本発明は、上記した点に鑑みてなされたものであり、外部入力によらず入出力間電圧に応じて自動的に最適なスロープ補償電圧を生成することにより、出力電圧のダイナミックレンジを広くした場合でも動作安定性を維持することが可能なDC-DCコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のDC-DCコンバータは、入出力端子間に接続されたインダクタに接続されて、前記インダクタに流れる電流を駆動信号に応じてオンオフするスイッチング回路と、前記スイッチング回路に前記駆動信号を供給する駆動信号供給回路と、前記インダクタに流れる電流量に応じた電圧レベルを有するランプ信号を生成するランプ信号生成回路と、前記ランプ信号に応じて前記駆動信号の供給を停止せしめるリセット信号を前記駆動信号供給回路に供給するリセット信号供給回路と、を含むDC-DCコンバータであって、前記ランプ信号生成回路は、前記出力端子に発生している出力電圧と前記入力端子に供給される入力電圧との電圧差に応じた傾きを有するランプ信号を生成することを特徴としている。
【発明の効果】
【０００８】
本発明のDC-DCコンバータによれば、スロープ補償回路は、出力電圧と入力電圧の差分に比例した傾きを有するスロープ補償電圧（ランプ信号）を生成するので、出力のダイナミックレンジを広くした場合でも、外部入力端子を設けることなく最適なスロープ補償を行うことが可能となる。
【発明を実施するための形態】
【０００９】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【００１０】
（第１実施例）
図１は、本発明の第１実施例に係る電流モード制御方式のDC-DCコンバータの構成を示す等価回路図である。以下、本実施例に係るDC-DCコンバータの構成について説明する。
【００１１】
本実施例のDC-DCコンバータは、入力端子ＩＮに印加された入力電圧VINを所定の電圧にまで昇圧し、これを出力端子OUTより出力させる非同期整流方式の昇圧型DC-DCコンバータである。入力端子にはコイルＬ１が接続され、例えばNMOSトランジスタにより構成される出力トランジスタＭ１が電流検出回路２０を介してコイルＬ１に直列接続される。出力トランジスタＭ１は後述するドライバ回路４から供給される駆動信号に応じて駆動することにより、コイルＬ１に流れる電流のオンオフ制御を行う本発明のスイッチング回路を構成するものである。コイルＬ１と電流検出回路２０との接続点にダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは出力端子OUTに接続される。出力端子ＯＵＴとグランドラインとのと間には、出力電圧を平滑化するためのコンデンサＣ１が接続される。
【００１２】
出力端子OUTに表れる出力電圧Voutは、互いに直列接続された分割抵抗R1およびR2に接続され、これらの分割抵抗の接続中点より導出される帰還電圧は差動増幅器１の反転入力端子に接続される。差動増幅器１の非反転入力端子には所定の基準電圧Vrefが印加されており、差動増幅器１は基準電圧Vrefと帰還電圧との差分に応じた出力電圧を生成し、これをＰＷＭコンパレータ２の反転入力端子に供給する。ＰＷＭコンパレータ２の非反転入力端子には、本発明のランプ信号生成手段に相当するスロープ補償回路１００より供給されるスロープ補償電圧Vs（ランプ信号）が印加される。ＰＷＭコンパレータ２は、スロープ補償電圧Vsの電圧レベルが差動増幅器１の出力電圧のレベルを越えるとハイレベルの出力信号を発生させる。ＰＷＭコンパレータ２の出力信号はＲＳフリップフロップ３のリセット入力端子に供給される。ＲＳフリップフロップ３のセット入力端子には図示しない発振器より固定周波数のクロックパルスが供給される。ＲＳフリップフロップ３は、上記クロックパルスの立ち上がりでセットされ、出力端子Ｑよりハイレベルの電圧を出力し、ＰＷＭコンパレータ２よりリセット入力が印加されるまでその状態を保持する。一方、ＲＳフリップフロップは、ＰＷＭコンパレータ２よりリセット入力が印加されると、次のクロックパルスの立ち上がりまでローレベルを保持する。ＲＳフリップフロップ３の出力Qはドライバ回路４の入力端子Iに供給される。ドライバ回路４は、入力端子Iに印加された電圧レベルに応じた出力電圧を駆動電圧として出力端子Ｎに出力する。ドライバ回路４の出力端子Ｎは出力トランジスタＭ１のゲートに接続される。出力トランジスタＭ１はドライバ回路４より供給される駆動電圧に従ってオンオフ動作を行う。また、ＲＳフリップフロップ３の他方の出力端子/Qは、出力端子Qとは逆位相の信号を出力し、これを後述のスロープ補償回路１００のトランジスタＭ６のゲートに供給する。
【００１３】
出力トランジスタＭ１がドライバ回路４より供給される駆動電圧に従ってオン状態から急速にオフ状態となることにより、コイルＬ１の両端に電圧が発生し、この電圧が入力電圧VINに重畳してダイオードを導通させて出力端子OUTに伝達される。定常動作時にはかかる動作がクロックパルスの周波数で繰り返され、Vout＞Vinなる昇圧された出力電圧Voutが出力端子OUTより出力される。
【００１４】
ここで、スロープ補償回路１００について説明する前に本発明のDC-DCコンバータの基本動作について図２を参照しつつ説明する。図２は、本発明のDC-DCコンバータの定常動作時における各部の動作波形を示したものである。ＲＳフリップフロップ３は、セット入力にクロックパルスが印加され、クロックパルスの立ち上がりでセットされる。ＲＳフリップフロップ３は、セット状態となると出力端子Qにハイレベルの出力電圧を発生させこれをドライブ回路４に供給するとともに出力端子/Qにローレベルの出力電圧を発生させこれをスロープ補償回路１００のトランジスタＭ６のゲートに供給する。トランジスタＭ６はＲＳフリップフロップのセット期間中は、このローレベルの出力信号によりオフ状態を維持する。ドライブ回路４は、ＲＳフリップフロップ３より供給されるハイレベルの出力電圧に基づいて、ハイレベルの駆動電圧を生成し、これを出力トランジスタＭ１のゲートに供給する。するとトランジスタＭ１はオン状態となり、コイルＬ１にコイル電流ＩＬが流れる。コイル電流ＩＬは一定の割合で増加する。
【００１５】
DC-DCコンバータの出力端子OUTに発生している電圧は、互いに直列接続された分割抵抗Ｒ１およびＲ２に印加され、分割抵抗の接続中点から導出される帰還電圧が差動増幅器１の反転入力端子に印加される。差動増幅器１は帰還電圧と基準電圧Vrefとの差分に応じた出力信号を生成し、これをＰＷＭコンパレータ２の反転入力端子に供給する。差動増幅器１の出力電圧は、定常状態において略一定の電圧レベルが保たれている。一方、スロープ補償回路１００は、ＲＳフリップフロップ３がセットされた時点から一定の割合で電圧レベルが上昇するのこぎり波状のスロープ補償電圧VsをＰＷＭコンパレータ２の非反転入力端子に供給する。ＰＷＭコンパレータ２は、入力されたこれら２つの電圧を比較し、スロープ補償電圧Vsの電圧レベルが差動増幅器１の出力電圧の電圧レベルを超えると、ハイレベルの出力電圧を生成し、これをＲＳフリップフロップ３のリセット入力に供給する。これにより、ＲＳフリップフロップ３はリセットされ、出力端子Qより出力される出力信号はローレベルとなり、これによりトランジスタＭ１はオフ状態となる。出力トランジスタＭ１がオフ状態となるとコイル電流ILは一定の割合で降下する。一方、ＲＳフリップフロップ３がリセットさせることにより、トランジスタＭ６がオン状態となりスロープ補償電圧Vsは急峻に下降する。そして、次のクロックパルスの立ち上がりでＲＳフリップフロップ３は再びセットされる。以上の動作を繰り返すことによりDC-DCコンバータの出力電圧Voutは一定レベルに保たれる。以上の説明から明らかなように、出力トランジスタＭ１がオフするタイミングはスロープ補償電圧Vsの傾きによって制御されることとなる。
【００１６】
以下に、スロープ補償回路１００について説明する。コイルＬ１とトランジスタＭ１との間であって、コイル電流ILが流れる電流経路上に設けられた電流検出回路２０は、コイル電流ILに応じた電圧レベルを有する電流検出信号を生成し、これを演算増幅器５の非反転入力端子に供給する。演算増幅器５の出力端子はＰＭＯＳトランジスタＭ５のゲートに接続され、非反転入力端子はＰＭＯＳトランジスタＭ５のソースに接続される。ＰＭＯＳトランジスタＭ５のソースは一端が電源ラインに接続された抵抗Ｒ５に接続され、ドレインは一端がグランドラインに接続された抵抗Ｒ６に接続される。演算増幅器５、トランジスタＭ５、抵抗Ｒ５およびＲ６により増幅回路が構成され、演算増幅器５に入力された電流検出信号は、Ｒ５／Ｒ６倍され、これが電圧V1として図中Ｃ点に表れる。
【００１７】
一方、DC-DCコンバータの入力電圧VINは、互いに直列接続された分割抵抗Ｒ１７およびＲ１８により分圧され、その接続中点の電位が差動増幅器９の非反転入力端子に供給される。差動増幅器９の反転入力端子は自身の出力端子に接続されており、ボルテージフォロワが構成されている。すなわち、差動増幅回路９に入力された入力電圧VINの分圧電圧はその電圧レベルを維持したまま差動増幅器９の出力端子から出力電圧V2として出力される。
【００１８】
同様に、DC-DCコンバータの出力端子OUTに表れる出力電圧Voutは、互いに直列接続された分割抵抗Ｒ１５およびＲ１６により分圧され、その接続中点の電位が差動増幅器１０の非反転入力端子に供給される。差動増幅器１０の反転入力端子は自身の出力端子に接続されており、ボルテージフォロワが構成されている。すなわち、差動増幅回路１０に入力された出力電圧Voutの分圧電圧はその電圧レベルを維持したまま差動増幅器１０の出力端子から出力電圧V3として出力される。尚、分割抵抗Ｒ１７およびＲ１８による分圧比と、分割抵抗Ｒ１５およびＲ１６による分圧比は等しくなるように定数設定がなされている。
【００１９】
演算増幅器８の非反転入力端子にはバイアス電源に接続され、バイアス電圧Vbiasが印加される。演算増幅器８の反転入力端子には抵抗Ｒ１４を介して差動増幅器１０の出力端子が接続される。演算増幅器８の出力端子と反転入力端子の間には抵抗Ｒ１３が接続されている。すなわち、演算増幅器８、抵抗Ｒ１３およびＲ１４、バイアス電源により反転増幅回路が構成される。ここで、抵抗Ｒ１３＝Ｒ１４とすると、演算増幅器８の増幅度は−１となり、この場合、演算増幅器８は抵抗Ｒ１４を介して供給される電圧V3をバイアス電圧Vbiasを基準として反転させてこれを出力電圧V4として出力する。
【００２０】
電圧V2およびV4は、それぞれ抵抗Ｒ１２およびＲ１１を介して演算増幅器７の反転入力端子に供給される。演算増幅器７の非反転入力端子には、バイアス電源に接続され、バイアス電圧Vbiasが印加される。演算増幅器７の出力端子は、ＮＭＯＳトランジスタＭ９のゲートに接続される。ＮＭＯＳトランジスタＭ９のソースとグランドラインの間には抵抗Ｒ９が接続される。また、ＮＭＯＳトランジスタＭ９のソース（Ａ点）と演算増幅器７の反転入力端子の間には抵抗Ｒ１０が接続される。また、ＮＭＯＳトランジスタＭ９のドレインは、ＰＭＯＳトランジスタＭ８のドレインに接続される。ＰＭＯＳトランジスタＭ８はそのゲートとドレインが短絡され、ソースが電源ラインに接続されている。演算増幅器７、トランジスタＭ９、抵抗Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２により加算回路が構成される。ここで、抵抗Ｒ１０、Ｒ１１、Ｒ１２の抵抗値を全て等しくすれば、演算増幅器７は電圧V2とV4の反転加算値が図中Ａ点に表れるようにＮＭＯＳトランジスタＭ９を駆動する。すなわち、演算増幅器７は、DC-DCコンバータの入力電圧VINと出力電圧Voutの差（Vout-Vin）に比例した電圧V5がＡ点において発生するようにＮＭＯＳトランジスタＭ９を駆動する。従って、ＮＭＯＳトランジスタＭ９には（Vout-Vin）に比例したスロープ制御電流Iaが流れることになる。ＰＭＯＳトランジスタＭ７のゲートはＰＭＯＳトランジスタＭ８のゲートに接続され、ソースは電源ラインに接続され、ドレインは一端がグランドラインに接続されたコンデンサＣ２に接続される。トランジスタＭ７およびＭ８によりカレントミラー回路が構成され、トランジスタＭ７は、スロープ制御電流Iaのミラー電流を生成し、これによりコンデンサＣ２を充電する。 コンデンサＣ２がスロープ制御電流Iaで充電されることにより、図中Ｂ点には、スロープ制御電流Iaの電流値に比例した傾きで上昇するスロープ制御電圧V6が発生する。ＮＭＯＳトランジスタＭ６はコンデンサＣ２と並列に接続される。ＮＭＯＳトランジスタＭ６のゲートはＲＳフリップフロップ３の出力端子/Qに接続される。ＮＭＯＳトランジスタＭ６は、ＲＳフリップフロップの出力電圧に応じてオンオフ動作を行い、リセット期間においてオン状態となりコンデンサＣ２に蓄えられた電荷を放電させる。
【００２１】
スロープ制御電圧V6は抵抗Ｒ８を介して演算増幅器６の非反転入力端子に入力される。一方、図中Ｃ点における電流検出信号の増幅信号V1は抵抗Ｒ７を介して演算増幅器６の非反転入力端子に入力される。演算増幅器６の出力端子はＮＭＯＳトランジスタＭ４のゲートに接続され、反転入力端子はソースに接続される。ＮＭＯＳトランジスタＭ４のソースは、一端がグランドラインに接続された抵抗Ｒ４に接続される。ＮＭＯＳトランジスタＭ４のドレインは、ＰＭＯＳトランジスタＭ３のドレインに接続される。ＰＭＯＳトランジスタＭ３はそのゲートとドレインが短絡され、ソースが電源ラインに接続されている。ＮＭＯＳトランジスタＭ４、演算増幅器６、抵抗Ｒ４、Ｒ７およびＲ８により電圧―電流変換回路が構成され、ＮＭＯＳトランジスタＭ４は、Ｃ点における電流検出信号の増幅信号V1とＢ点におけるスロープ制御電圧V6とを加算した電圧に比例した補正スロープ制御電流I2を発生させる。ＰＭＯＳトランジスタＭ２およびＭ３によりカレントミラー回路が構成され、ＰＭＯＳトランジスタＭ２は補正スロープ制御電流I2のミラー電流を抵抗R3に供給する。これにより、抵抗Ｒ３とＰＭＯＳトランジスタＭ２との接続点（Ｄ点）には補正スロープ制御電流I2に比例したスロープ補償電圧Vsが表れる。図中Ｄ点に発生するスロープ補償電圧VsはＰＷＭコンパレータ２の反転入力端子に接続される。
【００２２】
上記構成を有するスロープ補償回路１００が入出力電圧に応じて最適なスロープ補償電圧Vsを生成する動作について図３を参照しつつ説明する。図３においては、DC-DCコンバータの出力電圧Voutと入力電圧VINとの差（Vout−Vin）が大きい場合を実線で、（Vout−Vin）が小さい場合を破線で示している。DC-DCコンバータの入力電圧VINおよび出力電圧Voutはそれぞれ分割抵抗R17、R18およびR15、R16により分圧されてそれぞれ演算増幅器９および１０からなるバッファー回路を経て電圧V1およびV2として出力される。出力電圧Voutを分圧した電圧V2は、演算増幅器８を含む反転増幅回路により反転される。演算増幅器７を含む加算回路は、入力電圧VINを分圧した電圧V1と、出力電圧Voutを分圧し反転させた電圧V3とを加算した電圧に比例するスロープ制御電流Iaを生成する。すなわち、スロープ制御電流IaはDC-DCコンバータの出力電流Voutと入力電圧Vinとの差分に比例した電流となる。ＰＭＯＳトランジスタＭ７は、このスロープ制御電流Iaのミラー電流を生成し、これによりコンデンサＣ２を充電し、図中Ｂ点において一定の傾きで上昇するスロープ制御電圧V6を発生させる。スロープ制御電圧V6は、演算増幅器６を含む電圧電流変換回路をにより図中Ｃ点に発生している電流検出信号の増幅電圧V1と加算され、最終的にスロープ補償電圧Vsとして出力されることとなる。コイル電流ILを遮断するタイミングを決めるスロープ補償電圧Vsの傾きは、スロープ制御電圧V6に比例した値が加算される。すなわち、スロープ補償電圧Vsの傾きは、スロープ制御電流Iaに比例し、スロープ制御電流IaはDC-DCコンバータの出力電圧Voutと入力電圧VINとの差分に比例した値となるので、スロープ補償電圧Vsの傾きは（Vout−Vin）に比例した傾きが加算されることとなる。
【００２３】
その結果、DC-DCコンバータの出力電圧Voutと入力電圧Vinの差（Vout−Vin）が大きい場合には、スロープ補償電圧の傾きが急峻となり、出力トランジスタＭ１がオンしてからオフするまでの期間が短くなる。出力電圧Voutと入力電圧VINの差が大きい場合、出力トランジスタＭ１のオフ後、コイル電流ILが下降する際のコイル電流ILの傾きは緩やかとなるのでコイル電流ILが完全にゼロとなるまでの時間が長くなるが、スロープ補償電圧Vsの傾きを大きくし出力トランジスタＭ１のオフタイミングを早めることによりクロックサイクルに対する通電期間の割合を５０％以下に抑え、サブハーモニック現象の発生を効果的に防止している。
【００２４】
一方、DC-DCコンバータの出力電圧Voutと入力電圧VINの差（Vout−Vin）が小さい場合には、スロープ補償電圧の傾きが緩やかとなり、出力トランジスタＭ１がオンしてからオフするまでの期間が比較的長くなるものの、出力電圧Voutと入力電圧VINの差が小きい場合には、出力トランジスタＭ１のオフ後、コイル電流ILが下降する際のコイル電流ILの傾きは比較的急峻となるのでクロックサイクルに対する通電期間の割合を５０％以下に抑えられ、サブハーモニック現象の発生は回避される。
【００２５】
以上の説明から明らかなように、本発明のDC-DCコンバータによれば、DC-DCコンバータの出力電圧と入力電圧の差に比例してスロープ補償電圧の傾斜が変化するので、昇圧型のDC-DCコンバータに適用可能であり、外部入力端子を設けることなく入出力電圧差に応じた最適なスロープ補償を行うことが可能となる。従って、広いダイナミックレンジを有するDC-DCコンバータを構成することが可能となる。尚、本実施例の回路においては、コンデンサＣ２および抵抗Ｒ９の定数設定によりスロープ補償電圧の傾きの基本設定を行うことが可能である。例えば、コイルL１のインダクタンスに応じてこれらの定数設定を行うことにより所望のスロープ補償電圧の傾きを得ることができる。また、上記実施例においては、非同期整流方式のDC-DCコンバータに適用した場合を例に示したが、同期整流方式のDC-DCコンバータに適用することが可能である。また、上記実施例においては非絶縁型のDC-DCコンバータに適用した場合を例に示したが、絶縁型に適用することも可能である。
【００２６】
（第２実施例）
図４に本発明の第２実施例に係るDC-DCコンバータの等価回路図を示す。第２実施例のDC-DCコンバータの基本構成は第１実施例と同様であるが、スロープ制御電流Iaを決める図中Ａ点とグランド間の抵抗値を外部入力により変更できる構成となっている。具体的には、一端がグランドラインに接続され他端が抵抗Ｒ９に直列接続された抵抗Ｒ２０と、この抵抗Ｒ２０に並列接続されたＮＭＯＳトランジスタＭ１０とが上記第１実施例の回路に追加されている。ＮＭＯＳトランジスタＭ１０のゲートは、外部入力端子SELに接続されており、ゲート電圧を外部入力端子SELを介して印加できるようになっている。すなわち、ＮＭＯＳトランジスタＭ１０は、外部入力端子SELを介して外部よりオンオフ制御が可能となっている。かかる構成とすることにより、外部入力によりスロープ補償電圧の傾きを変更することが可能となる。すなわち、外部入力端子SELにハイレベルの制御信号を印加することにより、ＮＭＯＳトランジスタＭ１０をオン状態とする。すると、図中Ａ点とグランド間の抵抗値は小さくなるので、スロープ補償電流Iaが大きくなり、その結果、スロープ補償電圧Vsの傾きは大きくなる。一方、外部入力端子SELにローレベルの制御信号を印加することにより、ＮＭＯＳトランジスタＭ１０をオフ状態とする。すると、図中Ａ点とグランド間の抵抗値は大きくなるので、スロープ補償電流Iaが小さくなり、その結果、スロープ補償電圧Vsの傾きは緩やかになる。
【００２７】
このように、本実施例のDC-DCコンバータによれば、図中Ａ点とグランド間の抵抗を外部入力により切り替え可能な構成とすることにより、スロープ補償電圧Vsの傾きを外部から切り替えることが可能となり、例えば、コイルＬ１のインダクタンスを変更したい場合でも、スロープ補償電圧Vsの傾きをコイルＬ１のインダクタンスに合わせて変更することが可能となり、インダクタンス設定の自由度を向上させることが可能となる。
【００２８】
尚、上記実施例においてはＡ点とグランド間の抵抗値を外部入力により変更できる構成としたが、スロープ補償電流Iaにより充電電流の供給を受けるコンデンサＣ２の容量を外部入力に応じて切り替えたり、スロープ補償電流Iaのミラー電流を供給するトランジスタＭ７のミラー比を外部入力に応じて切り替えることによっても、スロープ補償電圧Vsの傾きを変更することが可能である。
【００２９】
（第３実施例）
図５に本発明の第３実施例に係るDC-DCコンバータの等価回路図を示す。本実施例のDC-DCコンバータは、入力端子INに印加された入力電圧VINを所定の電圧に降下させて、これを出力端子OUTより出力させる同期整流方式の降圧型DC-DCコンバータである。入力端子は、電流検出回路２０を介して出力トランジスタＭ１に接続されている。出力トランジスタＭ１には同期整流素子として機能するＮＭＯＳトランジスタＭ２０が直列に接続される。出力トランジスタＭ１のゲートはドライバ回路４の出力端子Ｐに接続される。ＮＭＯＳトランジスタＭ２０のゲートはドライバ回路４の出力端子Ｎに接続され、ソースは接地されている。出力トランジスタＭ１とＮＭＯＳトランジスタＭ２０の接続点にはコイルＬ１が接続されており、コイルＬ１の他端は出力端子OUTが接続される。出力端子OUTとグランドラインとの間には出力電圧を平滑化するためのコンデンサC1が接続される。出力トランジスタＭ１とＮＭＯＳトランジスタＭ２０はドライブ回路４から互いに逆位相駆動電圧が供給され、クロックパルスに従って交互にオン駆動することにより、一定の直流電圧が出力端子OUTから出力される。
【００３０】
降圧型のDC-DCコンバータにおいては出力端子OUTに発生する出力電圧Voutのみを用いてスロープ制御電圧V6を生成する。すなわち、出力電圧Voutは、演算増幅器１１の非反転入力端子に接続される。演算増幅器１１の出力端子はＮＭＯＳトランジスタＭ９のゲートに接続され、反転入力端子はＮＭＯＳトランジスタＭ９のソースに接続される。ＮＭＯＳトランジスタＭ９のソースには、一端がグランドラインに接続された抵抗Ｒ９に接続される。ＮＭＯＳトランジスタＭ９は、ゲート−ドレイン間が短絡され、ソースが電源ラインに接続されたＰＭＯＳトランジスタＭ８のドレインに接続される。ＮＭＯＳトランジスタＭ９、抵抗Ｒ９および演算増幅器１１により電圧−電流変換回路が構成され、演算増幅回路１１に入力された出力電圧Voutに比例したスロープ制御電流IaがＮＭＯＳトランジスタＭ９に流れる。ＰＭＯＳトランジスタＭ７およびＭ８によりカレントミラー回路が構成され、ＰＭＯＳトランジスタＭ７はスロープ制御電流Iaのミラー電流を生成して、この電流によってコンデンサＣ２を充電する。コンデンサＣ２がスロープ制御電流Iaで充電されることにより、図中Ｂ点には、スロープ制御電流Iaの電流値に比例した傾きで上昇するスロープ制御電圧V6が表れる。ＮＭＯＳトランジスタＭ６はコンデンサＣ２と並列に接続される。ＮＭＯＳトランジスタＭ６のゲートはＲＳフリップフロップ３の出力端子/Qに接続される。ＮＭＯＳトランジスタＭ６は、ＲＳフリップフロップ３の出力電圧に応じてオンオフ動作を行い、リセット期間においてオン状態となりコンデンサＣ２に蓄えられた電荷を放電させる。スロープ制御電圧V6は、演算増幅器６を含む電圧−電流変換回路により図中Ｃ点に発生している電流検出信号の増幅電圧V1と加算され、最終的にスロープ補償電圧Vsとして出力される。スロープ補償電圧Vsは、第１実施例同様、ＰＷＭコンパレータ２の反転入力端子に接続され、差動増幅器１の出力電圧と比較され、ＲＳフリップフロップ３のリセットタイミングを決定する。上記した以外の構成およびその動作については第１実施例のものと同様であるのでその説明は省略する。
【００３１】
このように、降圧型のDC-DCコンバータにおいては、出力端子OUTに発生している出力電圧Voutに比例した傾きを有するスロープ補償電圧Vsを生成し、ＰＷＭコンパレータ２がスロープ補償電圧Vsと差動増幅器１の出力電圧との比較を行ってリセットタイミングを決めることにより、外部入力端子を設けることなく出力電圧Voutの変化に追従したＰＷＭ制御が可能となりサブハーモニック現象の発生を効果的に防止することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例である昇圧型DC-DCコンバータの等価回路図である。
【図２】本発明の実施例である昇圧型DC-DCコンバータの基本動作を示すタイミングチャート図である。
【図３】本発明の実施例であるスロープ補償回路によるスロープ補償電圧の傾き制御を示す各部の動作波形である。
【図４】本発明の他の実施例である昇圧型DC-DCコンバータの等価回路図である。
【図５】本発明の他の実施例である降圧型DC-DCコンバータの等価回路図である。
【符号の説明】
【００３３】
１  差動増幅器
２  ＰＷＭコンパレータ
３  ＲＳフリップフロップ
４  ドライブ回路
２０  電流検出回路
１００  スロープ補償回路
Ｍ１  出力トランジスタ
Ｌ１  インダクタ
Ｃ１  コンデンサ
Ｃ２  コンデンサ
Ｄ１  ダイオード
【図１】
2009153289.tif 000003
【図２】
2009153289.tif 000004
【図３】
2009153289.tif 000005
【図４】
2009153289.tif 000006
【図５】
2009153289.tif 000007