(57)【要約】【課題】  出力回路設定信号のアイソレータを必要としないアナログ出力装置を実現する。【解決手段】  上位装置から送信されるアナログ値を表すＰＷＭ信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、  前記上位装置は、前記制御信号を前記ＰＷＭ信号に重畳させて前記出力回路に送信する。【選択図】                    図１
2009153011.tif 000002
【特許請求の範囲】
【請求項１】
上位装置から送信されるアナログ値を表すＰＷＭ信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、
前記上位装置は、前記制御信号を前記ＰＷＭ信号に重畳させて前記出力回路に送信することを特徴とするアナログ出力装置。
【請求項２】
前記上位装置は、前記ＰＷＭ信号の有効デューティ範囲外の時間帯に前記制御信号を前記ＰＷＭ信号に重畳させることを特徴とする請求項１に記載のアナログ出力装置。
【請求項３】
前記上位装置は、前記制御信号としてパルス数、パルス周波数、パルス幅、符号パルス、調歩同期シリアル通信の少なく共いずれかを前記ＰＷＭ信号に重畳させることを特徴とする請求項１または２に記載のアナログ出力装置。
【請求項４】
前記ＰＷＭ信号から前記制御信号を抽出し、抽出された制御信号を保持すると共に、前記ＰＷＭ信号の周期毎に更新して前記出力回路に渡す、制御信号抽出・ラッチ手段を備えることを特徴とする請求項１乃至３のいずれかに記載のアナログ出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上位装置から送信されるアナログ値を表すＰＷＭ信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置に関するものである。
【背景技術】
【０００２】
上位装置（マイコン）から送信されるアナログ値を表すＰＷＭ信号を、アイソレータを介して受信して電圧または電流値に変換するアナログ出力装置については、特許文献１に技術開示がある。
【０００３】
図６は、従来のアナログ出力装置の基本構成を示す機能ブロック図である。上位装置であるマイコン１のＰＷＭ（Pulse Width Modulation）信号発生手段１１からのアナログ値は、微分器２で立ち上がり及び立下りのタイミングでパルス信号に変換され、フォトカプラ等のアイソレータ３を介して、セット／リセットフリップフロップ（以下、ＳＲＦ／Ｆ）よりなるＰＷＭ信号再生器４で元のＰＷＭ信号に再生される。
【０００４】
再生されたＰＷＭ信号は、ＰＷＭ復調器５に入力されて連続的なアナログ値に変換され、出力回路６に入力される。出力回路６は、マイコン１の制御信号出力手段１２からアイソレータ３を介して与えられる制御信号を示す電圧／電流設定信号Ｋ１及び出力レンジ設定信号Ｌ１に基づいて、入力されたアナログ値を所定レンジの電圧または電流の出力信号に変換する。
【０００５】
図７は、図６の詳細構成を示す機能ブロック図である。マイコン１は、１チップマイクロコントローラであり、内蔵のＰＷＭカウンタによりアナログ値を示すＰＷＭ信号をポートＰＷＭＯＵＴより出力する。更に、出力回路６への電圧／電流設定信号Ｋ１及び出力レンジ設定信号Ｌ１を、夫々ポートＰ１及びポートＰ０より出力する。
【０００６】
微分器２から発生する正及び負のパルス信号により、アイソレータ３を形成するフォトカプラ３１及び３２が作動し、受信したパルス信号を、ＰＷＭ信号再生器４を形成するＳＲＦ／Ｆ４のリセット端子及びセット端子に入力する。
【０００７】
ＳＲＦ／Ｆ４の出力Ｑに発生する再生されたＰＷＭ信号は、ＰＷＭ復調器５を形成する半導体スイッチ５１を駆動して、基準電圧Ｖｒｅｆを所定のデューティ比でスイッチングし、ローパスフィルタ５２で平滑して連続的なアナログ電圧に変換する。
【０００８】
出力回路６は、入力されたアナログ電圧に基づいて所定のレベルの電圧または電流に変換し出力する。出力信号の形態は、マイコン１のポートＰ１よりフォトカプラ７１を介してえられる制御信号Ｋ１により、電圧または電流を選択することができる。また、ポートＰ０よりフォトカプラ７２を介して与えられる制御信号Ｌ１により、出力レンジを高レベルまたは低レベルに選択することができる。
【０００９】
図８は、出力形態選択及びレンジ選択に対応する出力信号のアナログ値を示す表である。図９は、ＰＷＭ信号のディユーティ比に対応する各出力形態における出力信号のアナログ値を示す表である。
【００１０】
図１０は、図７の各部の信号波形を示すタイムチャートである。図１１は、ＰＷＭ信号のデューティ比の変化に対応する各部の信号波形を示すタイムチャートである。図１０において、（Ａ）は、マイコン１から与えられるＰＷＭ信号Ｖａ１の波形であり、周期Ｔに対してオン時間ｔｄのデューティを有し、オン時間の最小時間ｔ0は、16.88％、最大時間ｔ100は、83.33％であり、前半の16.88％と後半の16.67％がアナログ値の特定に関与していない有効デューティ範囲外の時間である。
【００１１】
（Ｂ）は、微分器２の微分波形であり、ＰＷＭ信号の立ち上がりでフォトカプラ３２を、立ち下りでフォトカプラ３１を短時間駆動させる。（Ｃ）は、フォトカプラ３２の出力Ｖｄ１の出力波形、（Ｄ）は、フォトカプラ３１の出力Ｖｃ１の出力波形を示す。
【００１２】
（Ｅ）は、ＰＷＭ信号再生器４の出力Ｖｅ１の出力波形、（Ｆ）は、ＰＷＭ信号復調器の半導体スイッチ５１の出力Ｖｇ１の波形、（Ｇ）はローパスフィルタ５２の出力Ｖｈ１のアナログ信号波形を示す。
【００１３】
図１１（Ａ）に示すように、ＰＷＭ信号のデューティ比がｔ0、ｔ20、ｔ40、ｔ60、ｔ80、ｔ100のように増加すれば、（Ｇ）に示すように、ローパスフィルタ５２の出力Ｖｈ１のアナログ信号がデューティ比に対応して増加する。
【００１４】
【特許文献１】特開平６−１１２７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ほとんどの機器では、マイコン１側と出力回路６側はアイソレータ３で絶縁される。図７の構成では、ＰＷＭ信号は２個のフォトカプラ３１及び３２で絶縁されると共に、制御信号は２個のフォトカプラ７１及び７２で絶縁され出力回路６側に送信される。
【００１６】
制御信号のアイソレータは、ＰＷＭ信号の点数毎に複数個を必要とする。従って、信号点数が多いシステムでは、それらの駆動電力、実装面積、基板間接続、コスト等が負担となっている。
【００１７】
本発明は上述した問題点を解決するためになされたものであり、制御信号のアイソレータを必要としないアナログ出力装置の実現を目的としている。
【課題を解決するための手段】
【００１８】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）上位装置から送信されるアナログ値を表すＰＷＭ信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、
前記上位装置は、前記制御信号を前記ＰＷＭ信号に重畳させて前記出力回路に送信することを特徴とするアナログ出力装置。
【００１９】
（２）前記上位装置は、前記ＰＷＭ信号の有効デューティ範囲外の時間帯に前記制御信号を前記ＰＷＭ信号に重畳させることを特徴とする（１）に記載のアナログ出力装置。
【００２０】
（３）前記上位装置は、前記制御信号としてパルス数、パルス周波数、パルス幅、符号パルス、調歩同期シリアル通信の少なく共いずれかを前記ＰＷＭ信号に重畳させることを特徴とする（１）または（２）に記載のアナログ出力装置。
【００２１】
（４）前記ＰＷＭ信号から前記制御信号を抽出し、抽出された制御信号を保持すると共に、前記ＰＷＭ信号の周期毎に更新して前記出力回路に渡す、制御信号抽出・ラッチ手段を備えることを特徴とする（１）乃至（３）のいずれかに記載のアナログ出力装置。
【発明の効果】
【００２２】
本発明の構成によれば、次のような効果を期待することができる。
（１）ＰＷＭ信号に制御信号を重畳することができるので、制御信号用のアイソレータが不要となり、削減ができる。これにより、低消費電力化、部品数低減、接続線数削減を実現できる。
【００２３】
（２）ＰＷＭ信号に重畳できる制御信号の形態は、パルス数以外に、周波数、パルス幅、マンチェスタ符号パルス、調歩同期シリアル通信等、１線でディジタル伝送可能な手段はすべて適用可能であり、実施例のパルス数２ビット設定に対して、より多ビットでの回路動作設定を１線の接続で可能にできる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を図面により詳細に説明する。図１は、本発明を適用したアナログ出力装置の基本構成を示す機能ブロック図である。図６で説明した従来装置の基本構成と同一要素には同一符号を付して説明を省略する。
【００２５】
従来装置に対比した本発明の特徴部は、マイコン１００内にＰＷＭ信号発生手段１０１と共に制御信号出力手段１０２を備え、制御信号を微分器２００でＰＷＭ信号に重畳させ、アイソレータ３を介して制御信号抽出・ラッチ手段３００で弁別し、弁別した制御信号Ｋ１及びＬ１を出力回路６に入力させる構成にある。
【００２６】
図２は、本発明を適用したアナログ出力装置の一実施形態を示す機能ブロック図である。図７で説明した従来装置の詳細構成と同一要素には同一符号を付して説明を省略する。マイコン１００からの制御信号は、パルス列の形態で与えられ、ポートＰ０よりパルス列混合回路２０２を介して従来装置と同一構成の微分器２０１のｂ１の電位点に重畳している。
【００２７】
制御信号抽出・ラッチ手段３００は、リセット回路３０１、このリセット回路でリセットされる２ビットのバイナリカウンタ３０２、このバイナリカウンタの出力を保持すると共に、微分器２０１のｃ１点電位の立ち下がりエッジで、ｍ０，ｍ１信号をラッチするデータラッチ３０３よりなる。
従って、データラッチ３０３の保持値は、ＰＷＭ信号の周期毎に更新される。
【００２８】
図３は、制御信号の設定パルス数に対応した出力信号のアナログ値を示す表である。２ビット４種（０，１，２，３）の設定パルス数に対応し、電圧・電流設定信号（Ｖ／Ｉ）及びレンジ選択信号（Ｈｉ／Ｌｏｗ）の組み合わせで出力信号の形態を４種類設定することができる。
【００２９】
本発明構成におけるＰＷＭ信号によるアナログ値の送信手法は、従来装置と同一である。図１０で説明したように、所望のアナログ値は、ＰＷＭ信号のデューティ16.66％〜83.33%の有効範囲で送信される。
【００３０】
有効効範囲を制限する理由は、デューティ0%及び100%付近では種々のデバイスの特性等の理由で直線性が損なわれるために、中間のデューティ時間を利用するようにしているためである。即ち、デューティ0-16.66%及び83.33-100%は、有効利用していない。この利用していないパルス幅の部分に、同一信号線を利用し、制御信号を重畳させて送信する。
【００３１】
図４は、図２の各部の信号波形を示すタイムチャートである。（Ａ）は、マイコン１００から与えられるＰＷＭ信号Ｖａ１の波形であり、周期Ｔに対してオン時間ｔｄのデューティを有し、オン時間の最小時間ｔ0は、16.88％、最大時間ｔ100は、83.33％であり、前半の16.88％と後半の16.67％がアナログ値の特定に有効に関与していない時間である。
【００３２】
（Ｂ）は、微分器２０１の微分波形であり、ＰＷＭ信号の立ち上がりでフォトカプラ３２を、立ち下りでフォトカプラ３１を短時間駆動させる。（Ｃ）は、ＰＷＭ信号に重畳されるパルス信号波形である。マイコン１は、ＰＷＭＯＵＴ信号をＬｏ→Ｈｉに出力した一定時間（Ｔｓｅｔ時間後)、から、デューティ16.66%に相当する時間の間(Ｔｔｘ部)に、毎回、所望の設定に応じた数のパルス信号を、設定パルス列混合回路２０２を介して出力する。
【００３３】
（Ｄ）は、フォトカプラ３２の出力Ｖｄ１の出力波形、（Ｅ）は、フォトカプラ３１の出力Ｖｃ１の出力波形である。Ｖｄ１のパルス列は、バイナリカウンタ３０２に入力されパルス数をカウントする。（Ｆ）は、バイナリカウンタ３０２の出力波形、（Ｇ）はデータラッチ３０３の出力波形を示す。
【００３４】
バイナリカウンタ３０２の出力信号ｍ１，ｍ０は、ＰＷＭ信号の立下りでデータラッチ３０３に保持され出力回路６の電圧／電流設定信号Ｋ１（Ｉ/Ｖ）、出力レンジ設定信号Ｌ１（Ｈｉ／Ｌｏｗ）に設定信号が与えられ、出力回路６の電圧または電流及びレンジがセットされる。
【００３５】
一方、ＰＷＭ信号（Ｈ）は、立ち上がりでＳＲＦ／Ｆ４をセットしているため、リセット信号（Ｅ）が発生するまでの間はセット入力に上記のような設定パルスが複数来てもＳＲＦ／Ｆ４はセット状態で変わらず、出力量には影響を与えない。
【００３６】
（Ｈ）は、ＰＷＭ信号再生器４の出力Ｖｅ１の出力波形、（Ｉ）は、ＰＷＭ信号復調器の半導体スイッチ５１の出力Ｖｇ１の波形、（Ｊ）はローパスフィルタ５２の出力Ｖｈ１のアナログ信号波形を示す。
【００３７】
図５は、本発明を適用したアナログ出力装置の他の実施形態を示す機能ブロック図である。この実施形態の特徴は、マイコン１側からの制御信号を通信手段で出力回路６側に送信する構成にある。
【００３８】
マイコン１側では、調歩同期式シリアル通信送信手段１０３を備え、シリアル通信信号が微分器２００でＰＷＭ信号に重畳される。出力回路側６では、調歩同期式シリアル通信受信手段４００で、シリアル通信信号を復調する。
【００３９】
シリアル通信の形態を例示すれば、（スタートビット＋データビット（８ビット）＋ストップビット）のデータが調歩同期式シリアル通信送信手段１０３より送出される。調歩同期式シリアル通信受信手段４００でデータの８ビットが抽出され、内２ビットが電圧／電流選択及びレンジ選択の設定に、６ビットが接点出力５０１〜５０６として動作する。
【００４０】
実施形態では、制御信号の形態としてパルス数及び調歩同期式シリアル通信を例示したが、周波数、パルス幅、マンチェスタ符号パルス等、１線でディジタル伝送可能な信号形態全てに適用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明を適用したアナログ出力装置の基本構成を示す機能ブロック図である。
【図２】本発明を適用したアナログ出力装置の一実施形態を示す機能ブロック図である。
【図３】図２の設定パルス数に対応した出力信号のアナログ値を示す表である。
【図４】図２の各部の信号波形を示すタイムチャートである。
【図５】本発明を適用したアナログ出力装置の他の実施形態を示す機能ブロック図である。
【図６】従来のアナログ出力装置の基本構成を示す機能ブロック図である。
【図７】図６の詳細構成を示す機能ブロック図である。
【図８】図７の出力選択及びレンジ選択に対応する出力信号のアナログ値を示す表である。
【図９】図７のＰＷＭ信号のデューティ比に対応する各出力形態における出力信号のアナログ値を示す表である。
【図１０】図７の各部の信号波形を示すタイムチャートである。
【図１１】図７のＰＷＭ信号のデューティ比の変化に対応する各部の信号波形を示すタイムチャートである。
【符号の説明】
【００４２】
３  アイソレータ
４  ＰＷＭ信号再生器
５  ＰＷＭ信号復調器
６  出力回路
１００  マイコン
１０１  ＰＷＭ信号発生手段
１０２  制御信号出力手段
２００  微分器
３００  制御信号抽出・ラッチ手段
【図１】
2009153011.tif 000003
【図２】
2009153011.tif 000004
【図３】
2009153011.tif 000005
【図４】
2009153011.tif 000006
【図５】
2009153011.tif 000007
【図６】
2009153011.tif 000008
【図７】
2009153011.tif 000009
【図８】
2009153011.tif 000010
【図９】
2009153011.tif 000011
【図１０】
2009153011.tif 000012
【図１１】
2009153011.tif 000013