(57)【要約】【課題】強誘電体キャパシタの上部電極と配線コンタクトとの接続を確実にする半導体装置及びその半導体装置の製造方法を提供する。【解決手段】シリコン基板１０上にはソース／ドレイン拡散層１２、ゲート電極１３、ゲート絶縁膜１４及び側壁絶縁膜１５からなるトランジスタＴが形成されている。層間絶縁膜１６を貫通してトランジスタＴに接続するように形成されたコンタクト１７に強誘電体キャパシタ２２が接続されている。強誘電体キャパシタ２２は下部電極１９、誘電体分離膜２０及び上部電極２１から構成され、強誘電体キャパシタ２２上には上部電極２１と配線２５を接続する配線コンタクト２３が形成されている。配線コンタクト２３と強誘電体キャパシタ２２の接触面の平面形状は同一であり、配線コンタクト２３の側面と強誘電体キャパシタ２２の側面は互いに合致している。【選択図】図１
2009076653.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記トランジスタ上を含む前記半導体基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜を貫通して前記トランジスタに接続するように形成された第１のコンタクトと、
前記第１のコンタクトと接続されるように形成された強誘電体キャパシタと、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜を貫通して前記強誘電体キャパシタと配線を接続するように形成された第２のコンタクトとを備え、
前記第２のコンタクトと前記強誘電体キャパシタとはその接触面の平面形状が同一であることを特徴とする半導体装置。
【請求項２】
前記強誘電体キャパシタ及び前記第２のコンタクトの側面には水素拡散バリア膜が連続的に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２のコンタクト及び前記配線は、同じ材料により前記第２の層間絶縁膜に埋設されて形成されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
半導体基板上にトランジスタを形成する工程と、
前記トランジスタ上を含む前記半導体基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜を貫通して前記トランジスタに接続する第１のコンタクトを形成する工程と、
前記第１のコンタクト上に下部電極を堆積する工程と、
前記下部電極上に強誘電体膜を堆積する工程と、
前記強誘電体膜上に上部電極を堆積する工程と、
前記上部電極上にマスク材を堆積する工程と、
前記マスク材、前記上部電極、前記強誘電体膜及び前記下部電極をパターニングして、前記マスク材を前記上部電極上に残して前記上部電極、前記強誘電体膜及び前記下部電極からなる強誘電体キャパシタを形成する工程と、
前記第１の層間絶縁膜上及び前記強誘電体キャパシタ上に水素拡散バリア膜を形成する工程と、
前記水素拡散バリア膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜及び前記水素拡散バリア膜を前記マスク材が露出するまで除去する工程と、
前記マスク材を除去する工程と、
前記マスク材の除去された前記強誘電体キャパシタ上に導電体を堆積して第２のコンタクトを形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項５】
ダマシンプロセスにより前記第２のコンタクトを形成するとともに配線を形成する工程を備えたことを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に強誘電体キャパシタを用いる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
強誘電体膜を電極で挟むことによりキャパシタを形成し、この強誘電体キャパシタを記憶素子として半導体記憶装置を形成する構成が知られている。強誘電体キャパシタは情報書き込み後に電圧の印加を止めても分極が維持されるため、不揮発性の半導体記憶装置を構成することができる。この半導体記憶装置を形成する際に、強誘電体キャパシタと配線とを電気的に接続するためのコンタクトをキャパシタの上部電極上に形成する必要がある。デバイスの高集積化に伴い強誘電体キャパシタも微細化され、この強誘電体キャパシタ上に形成されるコンタクトはアスペクト比(コンタクト深さとコンタクト径の比)が大きくなる。高アスペクト比のコンタクトを形成するには、超解像用マスク、超解像露光、微細コンタクトＲＩＥ（Reactive Ion Etching）プロセス等が必要になり、半導体装置の製造プロセスが困難になる。
【０００３】
これに対し、上部電極上に水素拡散バリア膜を設け、この水素拡散バリア膜に開口部を形成することによりアスペクト比の低減を図る構成が知られている（特許文献１参照）。しかし、この構成では開口径が小さくなるため配線コンタクトと上部電極の接触が悪くなるという問題があった。
【特許文献１】特開２００５−１０１０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、強誘電体キャパシタの上部電極と配線コンタクトとが確実に接続する半導体装置及びその半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一の態様に係る半導体装置装置は、半導体基板と、前記半導体基板上に形成されたトランジスタと、前記トランジスタ上を含む前記半導体基板上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜を貫通して前記トランジスタに接続するように形成された第１のコンタクトと、前記第１のコンタクトと接続されるように形成された強誘電体キャパシタと、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜を貫通して前記強誘電体キャパシタと配線を接続するように形成された第２のコンタクトとを備え、前記第２のコンタクトと前記強誘電体キャパシタとはその接触面の平面形状が同一であることを特徴とする。
【０００６】
本発明の一の態様に係る半導体装置の製造方法は、半導体基板上にトランジスタを形成する工程と、前記トランジスタ上を含む前記半導体基板上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜を貫通して前記トランジスタに接続する第１のコンタクトを形成する工程と、前記第１のコンタクト上に下部電極を堆積する工程と、前記下部電極上に強誘電体膜を堆積する工程と、前記強誘電体膜上に上部電極を堆積する工程と、前記上部電極上にマスク材を堆積する工程と、前記マスク材、前記上部電極、前記強誘電体膜及び前記下部電極をパターニングして、前記マスク材を前記上部電極上に残して前記上部電極、前記強誘電体膜及び前記下部電極からなる強誘電体キャパシタを形成する工程と、前記第１の層間絶縁膜上及び前記強誘電体キャパシタ上に水素拡散バリア膜を形成する工程と、前記水素拡散バリア膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜及び前記水素拡散バリア膜を前記マスク材が露出するまで除去する工程と、前記マスク材を除去する工程と、前記マスク材の除去された前記強誘電体キャパシタ上に導電体を堆積して第２のコンタクトを形成する工程とを備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、強誘電体キャパシタの上部電極と配線コンタクトとが確実に接続する半導体装置及びその半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
本発明の第１の実施の形態について、添付した図面を参照して説明する。図１は第１の実施の形態に係る半導体装置１００を示す断面図である。
【０００９】
本実施の形態の半導体装置１００はシリコン基板１０上に形成される。半導体装置１００が形成される領域は、シリコン基板１０上にＳＴＩ（Shallow Trench Isolation）によって形成された素子分離領域１１により、シリコン基板１０上の他の半導体装置から素子分離されている。素子分離されたシリコン基板１０上に不純物が拡散されたソース／ドレイン拡散層１２が形成されている。ソース／ドレイン拡散層１２の間のシリコン基板１０上にはゲート絶縁膜１４を介してゲート電極１３が形成されている。また、ゲート電極１３の側壁には側壁絶縁膜１５が形成されている。この一対のソース／ドレイン拡散層１２、ゲート電極１３、ゲート絶縁膜１４及び側壁絶縁膜１５によりトランジスタＴが構成されている。ゲート電極１３上を含むシリコン基板１０上に例えばＢＰＳＧ（Boron Phosphorous Silicate Glass）からなる層間絶縁膜１６が形成されている。層間絶縁膜１６は、Ｐ−ＴＥＯＳ（Plasma-Tetra Ethoxy Silane）であってもよい。層間絶縁膜１６を貫通してソース／ドレイン拡散層１２の一方に達するようにコンタクトホールが形成され、このコンタクトホールが例えばタングステン（Ｗ）で埋め込まれることによりコンタクト１７が形成されている。コンタクト１７を形成する材料は、不純物がドープされたポリシリコンであってもよい。
【００１０】
層間絶縁膜１６上には例えばシリコン酸化膜（ＳｉＯ２）からなる層間絶縁膜１８が形成されている。層間絶縁膜１８はＰ−ＴＥＯＳ、Ｏ３−ＴＥＯＳ、ＳＯＧ、Ｌｏｗ−ｋ膜（フッ素添加シリコン酸化膜（ＳｉＯＦ）、炭素添加シリコン酸化膜（ＳｉＯＣ））等により形成されていてもよい。強誘電体キャパシタ２２及び配線コンタクト２３はこの層間絶縁膜１８内に形成されている。層間絶縁膜１８中にコンタクト１７の上面に接するように、例えば白金（Ｐｔ）からなる下部電極１９が形成されている。下部電極１９はコンタクト１７を介してトランジスタＴのソース／ドレイン拡散層１２に電気的に接続されている。下部電極１９上には例えばＰＺＴ（Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３）により強誘電体膜２０が形成されている。強誘電体膜２０はＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）等の材料であってもよい。そして、強誘電体膜２０上には例えば白金（Ｐｔ）からなる上部電極２１が形成されている。下部電極１９及び上部電極２１は、イリジウム（Ｉｒ）、酸化イリジウム（ＩｒＯ２）、ＳＲＯ（ＳｒＲｕＯ３）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ２）などのいずれかを含む材料により形成されていてもよい。この下部電極１９、強誘電体膜２０及び上部電極２１により強誘電体キャパシタ２２が構成されている。
【００１１】
上部電極２１上には例えばＷからなる配線コンタクト２３が形成されている。配線コンタクト２３はアルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）などのいずれかを含む材料により形成されていてもよい。配線コンタクト２３により上部電極２１と配線２５とが電気的に接続される。本実施の形態において強誘電体キャパシタ２２の平面形状と配線コンタクト２３の平面形状は同一である。また、強誘電体キャパシタ２２の側面と配線コンタクト２３の側面は互いに合致しており、強誘電体キャパシタ２２の側面と配線コンタクト２３の側面は連続した一つの面として形成されている。
【００１２】
層間絶縁膜１６と層間絶縁膜１８との境界には例えば酸化アルミニウム（Ａｌ２Ｏ３）からなる水素拡散バリア膜２４が形成されている。また、水素拡散バリア膜２４は強誘電体キャパシタ２２の側面及び配線コンタクト２３の側面にも一連の膜として連続的に形成されている。配線コンタクト２３上には例えばＣｕからなる配線２５が形成され、この配線２５はシリコン基板１０上に形成された図示しない半導体装置に接続される。配線２５はＷ、Ａｌ、ＴｉＮ、Ｔａ、ＴａＮなどのいずれかを含む材料により形成されていてもよい。
【００１３】
本実施の形態の半導体装置１００によれば、強誘電体キャパシタ２２と配線コンタクト２３とはその接触面の平面形状が同一であり、且つ、配線コンタクト２３の側面と強誘電体キャパシタ２２の側面は互いに合致している。そのため、上部電極２１と配線コンタクト２３とは確実に接続され、上部電極２１と配線コンタクト２３との接触不良を防ぐとともにコンタクト抵抗を削減することができる。また、配線コンタクト２３の側面にも水素拡散バリア膜２４が形成されているため、半導体装置１００の形成工程における水素の強誘電体膜２０への拡散を防止することができ、強誘電体キャパシタ２２の特性が劣化することがない。
【００１４】
強誘電体キャパシタ２２と配線コンタクト２３の接触面の平面形状は、正方形や円形の形状に限られず、図１に示すように、強誘電体キャパシタ２２と配線コンタクト２３の接触面の平面形状が同一であればどのような形状でもよい。
【００１５】
次に第１の実施の形態に係る半導体装置１００の製造方法を説明する。図２〜図７は第１の実施の形態に係る半導体装置１００の製造方法を示す工程図である。
【００１６】
シリコン基板１０にトレンチを形成して絶縁膜を埋め込むＳＴＩにより、シリコン基板１０上に選択的に素子分離領域１１を形成する。その後、シリコン基板１０上にゲート絶縁膜１４及び側壁絶縁膜１５を介してゲート電極１３を形成する。このゲート電極１３を挟むように、ゲート電極１３をマスクとしてシリコン基板１０上に不純物を拡散させて一対のソース／ドレイン拡散層１２を形成する。次に、ゲート電極１３上を含むシリコン基板１０上に例えばＢＰＳＧからなる層間絶縁膜１６を堆積し、この層間絶縁膜１６の上面を例えばＣＭＰ（Chemical Mechanical Polishing）により平坦化する。そして、層間絶縁膜１６を貫通してシリコン基板１０上の一対のソース／ドレイン拡散層１２の一方に達するようにコンタクトホールを開口する。このコンタクトホールに例えばＷを埋め込んだ後に平坦化することによりコンタクト１７を形成する（図２参照）。
【００１７】
次に、コンタクト１７上を含む層間絶縁膜１６上に下部電極１９となるＰｔ膜、強誘電体膜２０となるＰＺＴ膜、上部電極２１となるＰｔ膜を順に堆積し、上部電極２１上に例えばＡｌ２Ｏ３からなる第２の水素拡散バリア膜２６を堆積する。その後、下部電極１９、強誘電体膜２０、上部電極２１及び第２の水素拡散バリア膜２６を加工するためのハードマスクとして、例えばシリコン窒化膜（ＳｉＮ）からなるマスク材２７を堆積する。第２の水素拡散バリア膜２６はマスク材２７の形成時に発生する水素から強誘電体膜２０を保護するために設けられている（図３参照）。
【００１８】
この堆積された膜にパターニングを行うことにより下部電極１９、強誘電体膜２０及び上部電極２１からなる強誘電体キャパシタ２２を形成する。本実施の形態において、パターニングを行った強誘電体キャパシタ２２上に第２の水素拡散バリア膜２６及びマスク材２７を残しておく。残されたマスク材２７の膜厚は例えば１００〜２００ｎｍである（図４参照）。
【００１９】
強誘電体キャパシタ２２上を含む層間絶縁膜１６上に、例えばＡＬＤ法（Atomic Layer Deposition）又はスパッタ法を用いてＡｌ２Ｏ３からなる水素拡散バリア膜２４を形成する。この水素拡散バリア膜２４上に例えばＳｉＯ２からなる層間絶縁膜１８を形成する（図５参照）。
【００２０】
層間絶縁膜１８及び水素拡散バリア膜２４をＣＭＰ又はＲＩＥにより平坦化する。本実施の形態においては、強誘電体キャパシタ２２上のマスク材２７が表面に露出するように加工する（図６参照）。
【００２１】
次に、マスク材２７が層間絶縁膜１８及び水素拡散バリア膜２４、２６に対して高い選択比を有するプロセス、例えば常温で燐酸を用いたウェットエッチングを行う。燐酸処理によりＳｉＮであるマスク材２７はエッチングされるが、ＳｉＯ２である層間絶縁膜１８、Ａｌ２Ｏ３である水素拡散バリア膜２４、２６はほとんどエッチングされずに残る。これにより配線コンタクトを形成するためのパターンがセルフアラインにより開口される。エッチングとしては燐酸を用いたウェットエッチングのほかに、ＳｉＮとＳｉＯ２で加工選択比のあるＲＩＥを用いてもよい。そして、上部電極２１上に露出した第２の水素拡散バリア膜２６をＲＩＥにより除去する（図７参照）。
【００２２】
マスク材２７及び第２の水素拡散バリア膜２６が除去して形成した開口部を埋め込むように、例えばＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）によりＷを層間絶縁膜１８上に堆積する。堆積方法はスパッタリング、メッキ、スパッタリフロー等であってもよい。そして、Ｗを層間絶縁膜１８の上面が露出するまで平坦化して、配線コンタクト２３を形成する。配線コンタクト２３上及び層間絶縁膜１８上に例えばＣｕからなる配線材を堆積し、例えばＲＩＥプロセスによりパターニングして配線２５を形成することにより図１に示す本実施の形態に係る半導体装置１００を形成する。
【００２３】
このように本実施の形態に係る半導体装置１００の製造方法では強誘電体キャパシタ２２形成時にマスク材２７を残す。マスク材２７が層間絶縁膜１８及び水素拡散バリア膜２４、２６に対し高い選択比を有するエッチングを行い、強誘電体キャパシタ２２上に残されたマスク材２７を除去する。マスク材２７を除去した開口部に導体を埋め込むことにより、強誘電体キャパシタ２２とその接触面の平面形状が同一であり、且つ、強誘電体キャパシタ２２の側面と互いに合致する側面を有する配線コンタクト２３を形成することができる。これはセルフアラインプロセスになるため、強誘電体キャパシタ２２と配線コンタクト２３の合わせズレが起こることがない。
【００２４】
次に、本発明の第２の実施の形態について、添付した図面を参照して説明する。図８は第２の実施の形態に係る半導体装置２００を示す断面図である。本実施の形態に係る半導体装置２００において、第１の実施の形態と同一の構成を有する箇所には同一の符号を付してその説明を省略する。
【００２５】
本実施の形態の半導体装置２００は、強誘電体キャパシタ２２の上部電極２１上の配線コンタクト２３及び配線２５がダマシンプロセスにより形成されている点において、第１の実施の形態に係る半導体装置と異なる。上部電極２１に接続される配線コンタクト２３及び配線２５は同一の材料により層間絶縁膜１８内に埋め込まれるようにして一体に形成されている。本実施の形態においても強誘電体キャパシタ２２と配線コンタクト２３とは、その接触面の平面形状は同一である。また、強誘電体キャパシタ２２の側面と配線コンタクト２３の側面は互いに合致している。
【００２６】
本実施の形態に係る半導体装置２００においても、強誘電体キャパシタ２２と配線コンタクト２３とはその接触面の平面形状が同一であり、且つ、配線コンタクト２３の側面と強誘電体キャパシタ２２の側面は互いに合致している。そのため、上部電極２１と配線コンタクト２３とは確実に接続され、上部電極２１と配線コンタクト２３との接触不良を防ぐとともにコンタクト抵抗を削減することができる。また、配線コンタクト２３の側面にも水素拡散バリア膜２４が形成されているため、半導体装置１００の形成工程における水素の強誘電体膜２０への拡散を防止することができ、強誘電体キャパシタ２２の特性が劣化することがない。
【００２７】
次に第２の実施の形態に係る半導体装置２００の製造方法を説明する。図９及び図１０は第２の実施の形態に係る半導体装置２００の製造方法を示す工程図である。第２の実施の形態の半導体装置２００の製造方法において、図２〜図５に示す層間絶縁膜１８を形成する工程までは第１の実施の形態の半導体装置の製造方法と同様である。本実施の形態の半導体装置２００の製造方法は、配線コンタクト２３及び配線２５をダマシンプロセスにより形成する点において、第１の実施の形態に係る半導体装置１００の製造方法と異なる。
【００２８】
層間絶縁膜１８を形成した後、この層間絶縁膜１８及び水素拡散バリア膜２４をＲＩＥによりエッチングする。この際に、層間絶縁膜１８中に配線２５用のパターンを形成するようにエッチングを行う。エッチングは強誘電体キャパシタ２２上においては、水素拡散バリア膜２４を除去してマスク材２７が露出されるまで行う（図９参照）。
【００２９】
そして、マスク材２７が層間絶縁膜１８及び水素拡散バリア膜２２、２４に対して高い選択比を有するプロセス、例えば常温での燐酸処理を行う。燐酸処理によりＳｉＮであるマスク材２７はエッチングされるが、ＳｉＯ２である層間絶縁膜１８、Ａｌ２Ｏ３である水素拡散バリア膜２２、２４はほとんどエッチングされずに残る。これにより配線コンタクト２３を形成するためのパターンがセルフアラインにより開口される。そして、上部電極２１上に露出した第２の水素拡散バリア膜２２をＲＩＥによりエッチングして除去する（図１０参照）。
【００３０】
この配線コンタクト２３用の開口部内及び層間絶縁膜１８中に形成された配線２５用の溝内に埋め込むように、例えばＭＯＣＶＤによりＷを層間絶縁膜１８上に堆積する。堆積方法はスパッタリング、メッキ、スパッタリフロー等であってもよい。そして、Ｗを層間絶縁膜１８の上面が露出するまで平坦化して、配線コンタクト２３及び配線２５を形成することにより図８に示す本実施の形態の半導体装置２００を形成する。
【００３１】
このように本実施の形態に係る半導体装置２００の製造方法でも強誘電体キャパシタ２２形成時にマスク材２７を残す。マスク材２７が層間絶縁膜１８及び水素拡散バリア膜２４、２６に対し高い選択比を有するエッチングを行い、強誘電体キャパシタ２２上に残されたマスク材２７を除去する。マスク材２７を除去した開口部に導体を埋め込むことにより、強誘電体キャパシタ２２とその接触面の平面形状が同一であり、且つ、強誘電体キャパシタ２２の側面と互いに合致する側面を有する配線コンタクト２３を形成することができる。これはセルフアラインプロセスになるため、強誘電体キャパシタ２２と配線コンタクト２３の合わせズレが起こることがない。そして、本実施の形態に係る半導体装置２００の製造方法では、ダマシンプロセスにより配線コンタクト２３と配線２５を同時に形成することができる。配線２５形成のためのＲＩＥプロセスが必要なく、製造工程がより簡易になる。
【００３２】
以上、本発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加等が可能である。例えば、上述の実施の形態においては、第２の水素拡散バリア膜２６を上部電極２１上に形成し、マスク材２７除去後にこの第２の水素拡散バリア膜２６もエッチングにより除去していた。しかし、第２の水素拡散バリア膜２６に導電性を有する材料、例えば窒化チタンアルミ（ＴｉＡｌＮ）等を用いて構成し、これをエッチングで除去せずに製造することもできる（図１１参照）。この場合、図１１に示す半導体装置３００は強誘電体キャパシタ２２の上部電極２１上に第２の水素拡散バリア膜２６を有することとなる。強誘電体キャパシタ２２形成後の各工程における水素の強誘電体膜２０への拡散を防ぎ、強誘電体キャパシタ２２の特性の劣化をより確実に防ぐことができる。
【００３３】
また、本発明の実施の形態においては、強誘電体キャパシタ２２の側面と配線コンタクト２３の側面とが互いに一致している状態について説明した。しかし、図１２に示すように強誘電体キャパシタ２２と配線コンタクト２３との接触面の平面形状が同一であれば、強誘電体キャパシタ２２の側面と配線コンタクト２３の側面とは必ずしも一致する必要はない。図１２に示す半導体装置４００においても強誘電体キャパシタ２２と配線コンタクト２３とはその接触面の平面形状が同一である。そのため、上部電極２１と配線コンタクト２３とは確実に接続され、上部電極２１と配線コンタクト２３との接触不良を防ぐとともにコンタクト抵抗を削減することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施の形態に係る半導体装置を示す断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図８】本発明の第２の実施の形態に係る半導体装置を示す断面図である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図１１】本発明の他の実施の形態に係る半導体装置を示す断面図である。
【図１２】本発明の他の実施の形態に係る半導体装置を示す断面図である。
【符号の説明】
【００３５】
１０・・・シリコン基板、  １１・・・素子分離領域、  １２・・・ソース／ドレイン拡散層、  １３・・・ゲート電極、  １４・・・ゲート絶縁膜、  １５・・・側壁絶縁膜、  １６・・・層間絶縁膜、  １７・・・コンタクト、  １８・・・層間絶縁膜、  １９・・・下部電極、  ２０・・・強誘電体膜、  ２１・・・上部電極、  ２２・・・強誘電体キャパシタ、  ２３・・・配線コンタクト、  ２４・・・水素拡散バリア膜、  ２５・・・配線、  ２６・・・第２の水素拡散バリア膜、  ２７・・・マスク材、  １００、２００、３００、４００・・・半導体装置。
【図１】
2009076653.tif 000003
【図２】
2009076653.tif 000004
【図３】
2009076653.tif 000005
【図４】
2009076653.tif 000006
【図５】
2009076653.tif 000007
【図６】
2009076653.tif 000008
【図７】
2009076653.tif 000009
【図８】
2009076653.tif 000010
【図９】
2009076653.tif 000011
【図１０】
2009076653.tif 000012
【図１１】
2009076653.tif 000013
【図１２】
2009076653.tif 000014