(57)【要約】【課題】液晶分子への電界の印加を向上させた液晶表示装置の提供。【解決手段】基板と、この基板の表面に被着された画素アレイを備え、  前記画素アレイは、少なくとも薄膜トランジスタとこの薄膜トランジスタに接続された画素電極を備え、  前記基板に対して、前記画素電極は薄膜トランジスタよりも上層に形成されている。【選択図】図１
2009042255.tif 000002
【特許請求の範囲】
【請求項１】
基板と、この基板の表面に被着された画素アレイを備え、
前記画素アレイは、少なくとも薄膜トランジスタとこの薄膜トランジスタに接続された画素電極を備え、
前記基板に対して、前記画素電極は薄膜トランジスタよりも上層に形成されていることを特徴とする液晶表示装置。
【請求項２】
前記基板と前記薄膜トランジスタとの間に少なくとも絶縁層が介在され、前記絶縁層の基板側の面には、前記薄膜トランジスタの半導体層の各導電領域と重畳して配置される金属層が形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記金属層の一方はドレイン信号線であることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記金属層の一方は薄膜トランジスタのソース領域と画素電極とを電気的に接続させる接続層であることを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
絶縁膜を間にして、その下層に透明導電膜からなる平板状の第２電極が形成され、上層に前記第２電極に重畳されて櫛歯状の第１電極が形成され、
前記画素電極は前記第１電極であることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記第１電極は絶縁膜に埋設されて形成され、前記第１電極の表面は前記絶縁膜の表面と面一になっていることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記絶縁膜の表面に前記第１電極をも被って配向膜が形成されていることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記絶縁膜は無機材料からなることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記第１電極は、ゲート信号線からの走査信号によってオンされる前記薄膜トランジスタを介してドレイン信号線からの映像信号が供給され、
前記第２電極は、前記映像信号に対して基準となる電圧が印加されることを特徴とする請求項５に記載の表示装置。
【請求項１０】
前記基板は樹脂材から構成されていることを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記基板の前記画素アレイと被着される面にブラックマトリックスおよびカラーフィルタが形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１２】
前記画素アレイの前記基板と被着される面にブラックマトリックスおよびカラーフィルタが形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１３】
前記薄膜トランジスタは透明酸化膜半導体層を備え、  前記第１電極は、前記透明酸化物半導体層と同層で形成され、少なくとも薄膜トランジスタの該透明酸化物半導体層の一方の導電領域に直付けされていることを特徴とする請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に、基板の表面にたとえば接着材層を介して被着された画素アレイを備える液晶表示装置に関する。
【背景技術】
【０００２】
このような液晶表示装置は、たとえばガラス等の高熱に耐える仮基板の上面にパターン化された導電層、半導体層、あるいは絶縁層等を積層させることによって画素アレイを形成し、該画素アレイの前記仮基板が形成されている側と反対側の面に新たな基板を接着材層を介して被着させ、その後、前記仮基板を除去させることによって構成される。
【０００３】
このような構成からなる液晶表示装置は、前記新たな基板として、たとえば樹脂材からなる基板を用いることにより、フレキシブルで軽量な表示装置を得ることができる。
【０００４】
このような構成の液晶表示装置は、たとえば下記特許文献１に詳細に開示されている。
【０００５】
そして、下記特許文献１において、各画素の画素電極は、新たな基板の液晶側の面から比較的厚さの大きな層間絶縁膜等の下層に位置づけられた構成となっている。
【０００６】
仮基板に画素アレイを形成する際に、該仮基板上に薄膜トランジスタを形成し、層間絶縁膜等を介して前記薄膜トランジスタに接続される画素電極を形成するようにしているからである。
【特許文献１】特開２００４−２９７０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記特許文献１に開示された液晶表示装置は、その画素電極が新たに被着された基板に近接し、液晶から遠ざかる位置に配置されている構成となっているため、該画素電極によって形成される電界の液晶の分子への影響力が小さくなり、該画素電極に印加させる電圧を大きくさせなければならないという不都合が生じる。
【０００８】
また、前記液晶表示装置は、その薄膜トランジスタにおいて、たとえばバックライトからの光が半導体層に照射されやすい構成となっており、いわゆるフォトリークの対策がなされていない構成となっている。
【０００９】
本発明は、液晶分子への電界の印加を向上させた液晶表示装置を提供することにある。
【００１０】
また、本発明は、薄膜トランジスタにおけるフォトリークの発生を低減させた液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
（１）本発明による液晶表示装置は、たとえば、基板と、この基板の表面に被着された画素アレイを備え、
前記画素アレイは、少なくとも薄膜トランジスタとこの薄膜トランジスタに接続された画素電極を備え、
前記基板に対して、前記画素電極は薄膜トランジスタよりも上層に形成されていることを特徴とする。
【００１３】
（２）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記基板と前記薄膜トランジスタとの間に少なくとも絶縁層が介在され、前記絶縁層の基板側の面には、前記薄膜トランジスタの半導体層の各導電領域と重畳して配置される金属層が形成されていることを特徴とする。
【００１４】
（３）本発明による液晶表示装置は、たとえば、（２）の構成を前提とし、前記金属層の一方はドレイン信号線であることを特徴とする。
【００１５】
（４）本発明による液晶表示装置は、たとえば、（２）の構成を前提とし、前記金属層の一方は薄膜トランジスタのソース領域と画素電極とを電気的に接続させる接続層であることを特徴とする。
【００１６】
（５）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、絶縁膜を間にして、その下層に透明導電膜からなる平板状の第２電極が形成され、上層に前記第２電極に重畳されて櫛歯状の第１電極が形成され、
前記画素電極は前記第１電極であることを特徴とする。
【００１７】
（６）本発明による液晶表示装置は、たとえば、（５）の構成を前提とし、前記第１電極は絶縁膜に埋設されて形成され、前記第１電極の表面は前記絶縁膜の表面と面一になっていることを特徴とする。
【００１８】
（７）本発明による液晶表示装置は、たとえば、（６）の構成を前提とし、前記絶縁膜の表面に前記第１電極をも被って配向膜が形成されていることを特徴とする。
【００１９】
（８）本発明による液晶表示装置は、たとえば、（７）の構成を前提とし、前記絶縁膜は無機材料からなることを特徴とする。
【００２０】
（９）本発明による液晶表示装置は、たとえば、（５）の構成を前提とし、前記第１電極は、ゲート信号線からの走査信号によってオンされる前記薄膜トランジスタを介してドレイン信号線からの映像信号が供給され、
前記第２電極は、前記映像信号に対して基準となる電圧が印加されることを特徴とする。
【００２１】
（１０）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記基板は樹脂材から構成されていることを特徴とする。
【００２２】
（１１）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記基板の前記画素アレイと被着される面にブラックマトリックスおよびカラーフィルタが形成されていることを特徴とする。
【００２３】
（１２）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記画素アレイの前記基板と被着される面にブラックマトリックスおよびカラーフィルタが形成されていることを特徴とする。
【００２４】
（１３）本発明による液晶表示装置は、たとえば、（５）の構成を前提とし、前記薄膜トランジスタは透明酸化膜半導体層を備え、  前記第１電極は、前記透明酸化物半導体層と同層で形成され、少なくとも薄膜トランジスタの該透明酸化物半導体層の一方の導電領域に直付けされていることを特徴とする。
【００２５】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００２６】
このように構成した表示装置は、液晶分子への電界の印加を向上させることができる。また、薄膜トランジスタにおけるフォトリークの発生を低減させることができる。さらには、画素アレイの平面を平坦化して形成することができるようになる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００２８】
〈実施例１〉
（等価回路）
図２は、本発明の液晶表示装置の液晶を介して対向配置される各基板のうちいわゆるＴＦＴ基板と称される基板の液晶側の面に形成される等価回路図である。
【００２９】
該基板の面において、図中ｘ方向に延在されｙ方向に並設されるゲート信号線（走査信号線）ＧＬと、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線（映像信号線）ＤＬが形成されている。
【００３０】
これら各ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる矩形状の領域において各画素が形成される画素領域となっている。
【００３１】
各ゲート信号線ＧＬは、たとえば図中右側の端部において、走査信号駆動回路Ｖに接続され、各ゲート信号線ＧＬにたとえば図中上側から下側へかけて順次走査信号が供給されるようになっている。
【００３２】
各ドレイン信号線ＤＬは、たとえば図中下側の端部において、映像信号駆動回路Ｈｅに接続され、前記走査信号のそれぞれの供給のタイミングに合わせて各ドレイン信号線ＤＬに映像信号が供給されるようになっている。
【００３３】
前記各画素領域には、図中点線丸を拡大して示した図に示すように、ゲート信号線ＧＬからの走査信号の供給によってＯＮされる薄膜トランジスタＴＦＴと、このＯＮされた薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸとの間に電界を生じせしめるコモン電極ＣＴとを備えている。
【００３４】
コモン電極ＣＴはたとえば前記ゲート信号線ＧＬと平行に配置されたコモン信号線ＣＬを介して前記映像信号に対して基準となる電圧が印加されるようになっている。
【００３５】
なお、図２において示される走査信号駆動回路Ｖ、映像信号駆動回路Ｈｅは必ずしも前記基板上に形成されていなくてもよい。
【００３６】
（画素の構成）
図１はＴＦＴ基板における画素の一実施例を示す構成図で、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線における断面図である。
【００３７】
まず、樹脂からなるフレキシブルな基板ＳＵＢ１があり、この基板ＳＵＢ１の液晶側の面に接着材層ＡＤＬが形成されている。
【００３８】
そして、この接着材層ＡＤＬの表面に、図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬ、後述の薄膜トランジスタＴＦＴの形成領域の近傍に配置される接続層ＪＴＬが形成されている。
【００３９】
前記ドレイン信号線ＤＬは、後述の薄膜トランジスタＴＦＴの形成領域の近傍において該薄膜トランジスタＴＦＴ側へ突出部を有するパターンで形成されている。この突出部は前記薄膜トランジスタＴＦＴのドレイン領域に接続されるための接続部として機能するようになっている。
【００４０】
なお、該ドレイン信号線ＤＬの突出部は、図１（ａ）に示すように、後述の半導体層ＡＳの一部を充分に覆うように形成され、これにより、前記基板ＳＵＢ１側からの光が前記半導体層ＡＳに照射されるのを回避できるようになっている。
【００４１】
前記接続層ＪＴＬは、後述の薄膜トランジスタＴＦＴのソース領域と後述の画素電極ＰＸを電気的に接続させる接続部として機能するようになっている。
【００４２】
また、この接続層ＪＴＬも、図１（ａ）に示すように、後述の半導体層ＡＳの一部を充分に覆うように形成され、これにより、前記基板ＳＵＢ１側からの光が前記半導体層ＡＳに照射されるのを回避できるようになっている。
【００４３】
前記ドレイン信号線ＤＬと接続部ＪＴＬは、いずれもたとえばＡｌからなり、前記接着材層ＡＤＬに埋設されて形成され、それらの各表面は前記接着材層ＡＤＬの表面と面一になるようにして形成されている。
【００４４】
そして、前記接着材層ＡＤＬの上面には、前記前記ドレイン信号線ＤＬと接続部ＪＴＬを被って、絶縁膜ＩＮＬが形成されている。
【００４５】
前記絶縁膜ＩＮＬの表面には、薄膜トランジスタＴＦＴのゲート電極ＧＴ、このゲート電極ＧＴと接続されるゲート信号線ＧＬ、コモン電極ＣＴ、このコモン電極ＣＴと接続されるコモン信号線ＣＬが形成されている。
【００４６】
ゲート信号線ＧＬとゲート電極ＧＴはそれぞれ基板ＳＵＢ１側からたとえばＭｏ合金およびたとえばＩＴＯ（Indium Tin Oxide）からなる透明導電膜の順次積層体から構成されている。
【００４７】
コモン信号線ＣＬは基板ＳＵＢ１側からたとえばＭｏ合金およびＩＴＯからなる透明導電膜の順次積層体から構成され、コモン電極ＣＴは前記コモン信号線ＣＬを構成する前記透明導電膜が該コモン信号線ＣＬの形成領域の外方に延在されることによって構成されている。
【００４８】
また、該コモン電極ＣＴは、薄膜トランジスタＴＦＴの形成領域を回避させ、図中ｘ方向に並設される各画素における各コモン電極ＣＴと共通に接続されて形成されている。これにより、該コモン電極ＣＴは、各画素領域のほぼ全域に形成された板状の電極として形成されている。
【００４９】
また、コモン電極ＣＴが図中ｘ方向に並設される各画素において共通に接続されていることにより、各コモン電極ＣＴは図２に示したコモン信号線ＣＬを内在された構成となっている。
【００５０】
この場合、前記透明導電膜は、前記絶縁膜ＩＮＬに埋設されて形成され、該透明導電膜の表面は該絶縁膜ＩＮＬの表面と面一になっている。
【００５１】
前記絶縁膜ＩＮＬの上面には、前記透明導電膜を被って絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するものである。
【００５２】
前記絶縁膜ＧＩの上面の薄膜トランジスタＴＦＴの形成領域に半導体層ＡＳが埋設されて形成され、この半導体層ＡＳの表面は前記絶縁膜ＧＩの表面と面一になっている。
【００５３】
該半導体層ＡＳは前記ゲート電極ＧＴのほぼ中央を跨いで形成され、該半導体層ＡＳの該ゲート電極ＧＴに対する一方の側の領域（ドレイン領域）は前記絶縁膜ＧＩおよび絶縁膜ＩＮに形成されているスルーホールＴＨ１を通してドレイン信号線ＤＬの一部に接続され、他方の領域(ソース領域)は前記絶縁膜ＧＩおよび絶縁膜ＩＮに形成されているスルーホールＴＨ２を通して前記接続層ＪＴＬの一端に接続されている。
【００５４】
なお、薄膜トランジスタＴＦＴにおいて、そのドレイン領域およびソース領域は、バイアスの印加によってそれらが入れ替わるものであるが、この明細書では、便宜上、ドレイン信号線ＤＬと接続される側をドレイン領域とし、後述の画素電極ＰＺＸと接続される側をソース領域とする。
【００５５】
前記絶縁膜ＧＩの上面には前記半導体層ＡＳを被って絶縁膜ＩＮが形成され、この絶縁膜ＩＮの上面には画素電極ＰＸが該絶縁膜ＩＮに埋設されて形成され、該画素電極ＰＸの表面は該絶縁膜ＩＮの表面と面一になっている。
【００５６】
該画素電極ＰＸは、板状電極からなる前記コモン電極ＣＴに重畳されたたとえば櫛歯状のパターンとして形成されている。
【００５７】
そして、該画素電極ＰＸの一部は前記絶縁膜ＩＮ、絶縁膜ＧＩ、絶縁膜ＩＮＬに形成されているスルーホールＴＨ３を通して前記接続層ＪＴＬの他端に接続されている。
【００５８】
このように、前記画素電極ＰＸは絶縁膜ＩＮに埋設されて形成され、換言すれば、絶縁膜ＩＮの上面に形成された該画素電極ＰＸは、それがパターン化されて形成されているにも拘わらず、絶縁膜ＩＮと段差を有することなく形成されている。すなわち、画素電極ＰＸが形成された面は完全な平坦化を実現できる構成となっている。
【００５９】
前記絶縁膜ＩＮの上面には、前記画素電極ＰＸを被ってエッチストップ層ＥＳＬが形成されている。
【００６０】
このエッチストップ層ＥＳＬは、ＴＦＴ基板の製造の工程において、図示しない仮基板ＴＭＳをエッチングする際にそのストッパーとなる層として設けられるもので、本実施例の構成においてそのまま残存させているものとなっている。
【００６１】
このため、このエッチストップ層ＥＳＬは必ずしも存在させておく必要のないものであり、なくてもよい。
【００６２】
しかし、本実施例の構成のように、該エッチストップ層ＥＳＬを残存させておくようにしても、その表面は完全に平坦化がなされた構成となっている。
【００６３】
そして、図示されていないが、前記エッチストップ層ＥＳＬの表面には配向膜ＯＲＩ１が形成されている（図６参照）。この配向膜ＯＲＩ１は液晶ＬＣと直接に接触する膜で、該液晶ＬＣの分子の初期配向方向を決定させるようになっている。そして、この配向膜ＯＲＩ１においても完全に平坦化がなされた状態で形成することができ、該液晶ＬＣの分子の初期配向方向への設定を信頼性よく行う効果を奏する。
【００６４】
このように構成したＴＦＴ基板は、その液晶側の面において完全に平坦化が図れることは上述した通りである。そして、液晶側の面に平坦化を図る技術としてたとえばコモン電極ＣＴと画素電極ＰＸとの間の層間絶縁膜として樹脂膜等の材料を用いることが知られている。
【００６５】
しかし、本実施例では、前記層間絶縁膜としてたとえばＳｉＯ２、ＳｉＮ等の無機材料を用いるようにしても、液晶側の面において平坦化を図ることができるようになる。そして、この場合、コモン電極ＣＴおよび画素電極ＰＸとの重畳領域において形成される容量を大きな値とできる効果を奏する。
【００６６】
このように構成した液晶表示装置は、画素電極ＰＸが薄膜トランジスタＴＦＴより上層に形成され、該画素電極ＰＸによって生じる電界の液晶への影響力を向上させることができる。
【００６７】
（製造方法）
図３ないし図５は、上述した液晶表示装置のＴＦＴ基板の製造方法の一実施例を示した工程図である。
【００６８】
図３および図４の各工程において、その左側の図は断面図、右側の図は平面図であり、前記断面図は前記平面図に示す一点鎖線の箇所における断面図となっている。また、図５の各工程においては、その平面図は図４（ｃ）における平面図と同様であることから、その図示を省略している。
【００６９】
以下、工程順に説明をする。
【００７０】
工程１．（図３（ａ））
まず、たとえばガラスからなる仮基板ＴＭＳを用意する。そして、該仮基板ＴＭＳの一方の表面の全域にたとえば窒化シリコン（ＳｉＮ）膜からなるエッチストップ層ＥＳＬを形成する。
【００７１】
このエッチングストップ層ＥＳＬは、前記仮基板ＴＭＳをエッチングする際に該エッチングストップ層ＥＳＬの上面に形成される画素の構成体（画素アレイ）を保護するもので、約５５０℃までの耐熱性を有し前記仮基板ＴＭＳの材料に対しエッチングレートが低い材料であればよい。
【００７２】
工程２．（図３（ｂ））
前記エッチングストップ層ＥＳＬの上面の全域にたとえばスパッタリング法を用いてたとえばＩＴＯ（Indium Tin Oxide）からなる透明導電膜を形成する。
【００７３】
そして、前記透明導電膜をフォトリソグラフィ技術による選択エッチングによってパターン化することによって画素電極ＰＸを形成する。
【００７４】
工程３．（図３（ｃ））
前記画素電極ＰＸを被って前記エッチングストップ層ＥＳＬの上面に絶縁膜ＩＮを形成する。この絶縁膜ＩＮはたとえば酸化シリコン（ＳｉＯ２）膜あるいは窒化シリコン（ＳｉＮ）膜からなり、たとえばプラズマＣＶＤ法を用いて形成する。
【００７５】
そして、プラズマＣＶＤ法を用いて前記絶縁膜ＩＮの上面の全域にたとえばアモルファスＳｉ膜を約５０〜１００ｎｍの厚さに成膜する。なお、他の実施例として、この後、該アモルファスＳｉ膜にたとえばエキシマレーザアニール（ＥＬＡ）を施し結晶化させるようにしてもよい。
【００７６】
さらに、フォトリソグラフィ技術による選択エッチングにより前記アモルファスＳｉ膜を島状にパターン化し、薄膜トランジスタＴＦＴの半導体層ＡＳを形成する。
【００７７】
工程４．（図４（ａ））
前記半導体層ＡＳを被って前記絶縁膜ＩＮの上面にたとえば酸化シリコン（ＳｉＯ２）膜あるいは窒化シリコン（ＳｉＮ）膜からなる絶縁膜ＧＩを形成する。
【００７８】
この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するもので、たとえばプラズマＣＶＤ法を用いて約１００ｎｍの厚さに成膜される。
【００７９】
前記絶縁膜ＧＩの上面にたとえばＩＴＯ（Indium Tin Oxide）からなる透明導電膜およびたとえばＭｏ合金層を順次形成し、これらの各層をいわゆるハーフトーンマスクを用いたフォトリソグラフィ技術による選択エッチングによってそれぞれ所定のパターンに形成する。
【００８０】
すなわち、前記透明導電膜によって、薄膜トランジスタＴＦＴのゲート電極ＧＴおよびコモン電極ＣＴを形成するともに、前記Ｍｏ合金層によって、前記ゲート電極ＧＴに積層されるゲート信号線ＧＬおよび前記コモン電極ＣＴに積層されるコモン信号線ＣＬを形成する。
【００８１】
なお、前記ゲート電極ＧＴは前記半導体層ＡＳのほぼ中央を横切って形成され、その後の工程において、前記ゲート電極ＧＴをマスクとして薄膜トランジスタＴＦＴのドレイン領域、ソース領域に不純物をドーピングする工程を有するようにしてもよい。また、ＬＤＤ領域を形成する工程を含ませるようにしてもよい。
【００８２】
工程５．（図４（ｂ））
前記ゲート電極ＧＴ、ゲート信号線ＧＬ、コモン電極ＣＴ、およびコモン信号線ＣＬを被って前記絶縁膜ＧＩの上面に、たとえばプラズマＣＶＤ法を用いて、酸化シリコン（ＳｉＯ２）膜あるいは窒化シリコン（ＳｉＮ）膜からなる層間絶縁膜ＩＮＬを形成する。
【００８３】
この場合、該層間絶縁膜ＩＮＬとしてエポキシ系、アクリル系、ポリイミド系、あるいはこれらの積層体による有機樹脂層を形成するようにしてもよい。
【００８４】
そして、この層間絶縁膜ＩＮＬにスルーホールＴＨ１、ＴＨ２、ＴＨ３を形成し、これらスルーホールＴＨ１、ＴＨ２、ＴＨ３によって、それぞれ、前記薄膜トランジスタＴＦＴの前記半導体層ＡＳにおけるドレイン領域およびソース領域のそれぞれの一部、および前記画素電極ＰＸの一部を露出させるようにする。
【００８５】
工程６．（図４（ｃ））
前記スルーホールＴＨ１、ＴＨ２、ＴＨ３を被って前記層間絶縁膜ＩＮＬの上面にたとえばＡｌ層を形成し、このＡｌ層をフォトリソグラフィ技術による選択エッチング法によってパターン化する。
【００８６】
すなわち、パターン化された前記Ａｌ層によって、前記薄膜トランジスタＴＦＴのドレイン領域に接続されたドレイン信号線ＤＬを形成するとともに、前記薄膜トランジスタＴＦＴのソース領域と画素電極ＰＸとを接続させる接続層ＪＴＬを形成する。
【００８７】
これにより、仮基板ＴＭＳの上面にはマトリックス状に配置された各画素が形成され、以下、この明細書において仮基板ＴＭＳの上面に形成された各画素の構造体を画素アレイＰＡと称する場合がある。そして、この画素アレイＰＡは前記エッチングストップ層ＥＳＬが形成されている場合と形成されていない場合を含む。
【００８８】
工程７．（図５（ａ））
前記層間絶縁膜ＩＮの上面に前記ドレイン信号線ＤＬおよび接続層ＪＴＬを被って接着材を塗布し接着材層ＡＤＬを形成する。
【００８９】
前記接着材としてはたとえばＵＶ硬化型のエポキシ樹脂を用いるのが適当である。また、これに限らず、アクリル系、ポリイミド系などの有機樹脂、あるいはそれらの積層体であってもよい。
【００９０】
工程８．（図５（ｂ））
たとえばＰＥＴ等からなるフレキシブルな基板ＳＵＢ１を用意し、この基板ＳＵＢ１の一方の面に、前記画素アレイＰＡの接着材層ＡＤＬが形成された面を対向させる。そして、前記画素アレイＰＡとフレキシブル基板ＳＵＢ１を前記接着材層ＡＤＬを介して相互に接着させる。
【００９１】
工程９．（図５（ｃ））
前記基板ＳＵＢ１を保護テープ等を用いて覆い、仮基板ＴＭＳをエッチングによって完全に除去する。これにより、前記基板ＳＵＢ１を新たな基板とする画素アレイＰＡ’が形成される。該画素アレイＰＡ’は前述した画素アレイＰＡに対して反転された位置関係を有するようになっている。
【００９２】
この工程では、該画素アレイＰＡ’の表面（前記基板ＳＵＢ１と反対の面）にはエッチストップ層ＥＳＬが残存するが、これをそのままにしてもよく、また、除去するようにしてもよい。
【００９３】
（カラーフィルタ基板との組立構成）
図６は、前記ＴＦＴ基板を液晶を介してカラーフィルタ基板であるＦＩＬ基板と組み立てて液晶表示装置として機能させた要部断面図を示している。
【００９４】
図６（ａ）は図１のｂ−ｂ線における箇所の断面に相当し、図６（ｂ）は図１のｃ−ｃ線における箇所の断面に相当している。
【００９５】
図６（ａ）、（ｂ）中、ＴＦＴ基板は、基板ＳＵＢ１に接着材層ＡＤＬを介して画素アレイＰＡ’を備えたものとして構成されている。その構成の詳細は図１に示した通りである。
【００９６】
なお、該ＴＦＴ基板が図１に示したのと異なる部分は、その液晶ＬＣ側の面のエッチストップ層ＥＳＬの上面に配向膜ＯＲＩ１が形成されていることにある。
【００９７】
そして、ＦＩＬ基板は前記ＴＦＴ基板と液晶ＬＣを介して対向配置されて構成されている。
【００９８】
すなわち、たとえば樹脂からなる基板ＳＵＢ２があり、この基板ＳＵＢ２の液晶側の面には、ブラックマトリックスＢＭが形成されている。このブラックマトリックスＢＭは、たとえば各画素領域の周辺を除く中央部に開口部を有し、かつ薄膜トランジスタＴＦＴの形成領域を被うようにして形成されている。薄膜トランジスタＴＦＴに光が照射されるとその特性が変化してしまうのを回避させるためである。
【００９９】
基板ＳＵＢ２の表面には前記ブラックマトリックスＢＭを被ってカラーフィルタＦＩＬが形成されている。このカラーフィルタＦＩＬは赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）からなり、たとえばこの順番で図中左側から右側にかけて各画素ごとに繰り替えされて形成されている。
【０１００】
カラーフィルタＦＩＬの上面には平坦化膜ＯＣが形成され、この平坦化膜ＯＣの上面にはいわゆる柱状スペーサＳＰが形成されている。この柱状スペーサＳＰはＴＦＴ基板に対するＦＩＬ基板の間隙を均一にし、ひいては液晶ＬＣの膜厚の均一化を図るためのものである。
【０１０１】
そして、前記平坦化膜ＯＣおよび柱状スペーサＳＰの液晶ＬＣと接触する面には配向膜ＯＰＩ２が形成されている。
【０１０２】
前記基板ＳＵＢ２の液晶ＬＣとは反対側の面には帯電防止用の透明導電膜ＴＳＣが形成され、また偏光板ＰＯＬ２が配置されている。
【０１０３】
ＴＦＴ基板側においても、該基板ＳＵＢ１の液晶ＬＣと反対側の面に偏光板ＰＯＬ１が形成され、この偏光板ＰＯＬ１は前記偏光板ＰＯＬ２とともに、液晶ＬＣの分子の電界による挙動を可視化できるようになっている。
【０１０４】
なお、このようなＴＦＴ基板とＦＩＬ基板の液晶ＬＣを介した配置により液晶表示パネルが形成されるが、この液晶表示パネルの背面にはバックライトＢＬが配置されるようになっている。
【０１０５】
該バックライトＢＬは、図６に示すように、基板ＳＵＢ１に対向して配置される導光板と、図示されていないが、該導光板の側面に配置される光源とで構成されている。該光源からの光は前記導光板の側面から入射され、該導光板の前記基板ＳＵＢ１に対向する面から液晶表示パネル側へ出射されるようになっている。
【０１０６】
〈実施例２〉
図７は本発明による表示装置の他の実施例を示す図で、図６（ａ）と対応した図となっている。
【０１０７】
図７において、図６（ａ）の場合と比較して異なる構成は、ブラックマトリックスＢＭおよびカラーフィルタＦＩＬがＴＦＴ基板側に形成されている点にある。
【０１０８】
このため、該ＴＦＴ基板と対向する他方の基板（この実施例ではＯＰＳ基板と命名している）にはブラックマトリックスＢＭおよびカラーフィルタＦＩＬは形成されていない構成となっている。
【０１０９】
すなわち、図７において、ＴＦＴ基板側の基板ＳＵＢ１の偏光板ＰＯＬ１とは反対側の面にカラーフィルタＦＩｌおよびブラックマトリックスＢＭが順次積層されて形成されている。そして、該ブラックマトリックスＢＭが形成された面には接着材層ＡＤＬを介して画素アレイＰＡ’が被着されて形成されている。
【０１１０】
このような構成の液晶表示装置の製造にあっては、仮基板ＴＭＳ上に形成した画素アレイＰＡを、基板ＳＵＢ１に接着材層ＡＤＬを介して接着させる際に、前記基板ＳＵＢ１の接着側の面に予めカラーフィルタＦＩＬ及びブラックマトリックスＢＭを形成しておくことによって、上述した構成を形成することができる。
【０１１１】
また、図８は本発明による表示装置の他の実施例を示す図で、図７に対応した図となっている。
【０１１２】
図８において、図７と同様に、ＴＦＴ基板側にブラックマトリックスＢＭおよびカラーフィルタＦＩＬが形成されている。
【０１１３】
しかし、図７の場合と異なり、前記ブラックマトリックスＢＭおよびカラーフィルタＦＩＬは、そのうちのブラックマトリックスＢＭが接着材層ＡＤＬを介して基板ＳＵＢ１に接着されている構成となっている。
【０１１４】
このような構成の液晶表示装置の製造方法にあっては、仮基板ＴＭＳ上に形成した画素アレイＰＡの表面に、さらにカラーフィルタＦＩＬおよびブラックマトリックスＢＭを順次形成し、その後、基板ＳＵＢ１に接着材層ＡＤＬを介して接着させることにより、上述した構成を形成することができる。
【０１１５】
このように、ブラックマトリックスＢＭおよびカラーフィルタＦＩＬをＴＦＴ基板側に形成することによって、該ＴＦＴ基板とＯＰＳ基板との張り合わせの際のマージンを小さくでき、結果として、画素の開口率を向上できる効果を奏する。
【０１１６】
〈実施例３〉
図９は本発明による表示装置の他の実施例を示す図で、図６（ａ）に対応した図となっている。
【０１１７】
図９に示す表示装置は、光透過領域となる各画素のそれぞれの一領域に光反射領域を備えたものとして構成されている。
【０１１８】
これにより、バックライトＢＬからの光で各画素を通した画像を認識できるとともに、たとえば太陽等の外来光を各画素において反射させて画像を認識することができる。
【０１１９】
図９において、まず、ＴＦＴ基板側において、その絶縁膜ＩＮＬと接着材層ＡＤＬとの間にたとえば感光性有機膜からなる絶縁膜ＩＮＦが形成されている。
【０１２０】
そして、ドレイン信号線ＤＬおよびゲート信号線ＧＬによって囲まれた画素の領域の一部において、前記絶縁膜ＩＮＦと接着材層ＡＤＬとの界面にたとえばＡｌからなる光反射膜ＲＦＦが形成されている。
【０１２１】
この場合、該光反射膜ＰＦＦは、光反射の散乱を充分に行わしめるため、少なくとも液晶ＬＣ側の面において凹凸が形成されている。
【０１２２】
この光反射膜ＰＦＦは、仮基板ＴＭＳに形成された画素アレイＰＡの上面に前記絶縁膜ＩＮＦを形成し、その表面の光反射領域において、ハーフトーンマスクを用いたフォトリソグラフィ技術による選択エッチングによって凹凸面を形成し、該凹凸面上にＡｌからなる金属膜を選択的に形成することによって、構成することができる。
【０１２３】
また、前記絶縁膜ＩＮＬと絶縁膜ＩＮＦとの界面において、前記光反射膜ＲＦＦと重畳するようにして位相差板ＰＨＬが形成されている。この位相差板ＰＨＬは、前記光反射膜ＰＦＦによって反射された光の位相が変化してしまうのを補償するためのものである。
【０１２４】
この位相差板ＰＨＬは、仮基板ＴＭＳに形成された画素アレイＰＡの上面（絶縁膜ＩＮＬの上面）の光反射領域において形成することによって、構成することができる。
【０１２５】
そして、ＦＩＬ基板側において、その平坦化膜ＯＣ上の光反射領域（前記光反射膜ＲＦＦ、位相差板ＰＨＬと重畳する領域）に光路長調整層ＬＲＬが形成されている。
【０１２６】
この光路長調整層ＬＲＬは、液晶ＬＣ中を往復する反射光の光路長を透過光の光路長と等しくするために設けられるもので、前記柱状スペーサＳＰの高さの約１／２の高さに設定されている。
【０１２７】
なお、この光路長調整層ＬＲＬの表面は、前記柱状スペーサＳＰの場合と同様に、配向膜ＯＲＩ１に被われて形成されている。
【０１２８】
図１０は本発明による表示装置の他の実施例を示す図で、図６（ｂ）に対応した図となっている。
【０１２９】
図１０の構成において、図９の場合と同様に、ＴＦＴ基板側に光反射膜ＰＦＦおよび位相差板ＰＦＦが形成され、ＦＩＬ基板側に光路長調整層ＬＲＬが形成されている。
【０１３０】
そして、図９の場合と比較して異なる構成はブラックマトリックスＢＭにあり、このブラックマトリックスＢＭは、各画素を画するブラックマトリックスＢＭの他に、光透過領域と光反射領域とを画するブラックマトリックスＢＭ’も形成されている点にある。
【０１３１】
〈実施例４〉
図１１は本発明による表示装置の他の実施例を示す図で、図６（ａ）に対応した図となっている。
【０１３２】
図６（ａ）の場合と比較して異なる構成は、まず、薄膜トランジスタＴＦＴの半導体層ＭＳとして、たとえばＺｎＯからなる透明酸化物半導体層が用いられている点にある。このような薄膜トランジスタＴＦＴはいわゆるフォトリークを低減させる構成とすることができる。
【０１３３】
このように構成される薄膜トランジスタＴＦＴは、たとえばそのソース領域に相当する部分を画素電極ＰＸに直付けでき、図１１ではそのようにして構成している。
【０１３４】
これにより、前記半導体層ＭＳと画素電極ＰＸとを同層に形成でき、たとえば図６（ａ）の構成において形成されている絶縁膜ＩＮを用いなくて済む効果を奏する。
【０１３５】
また、薄膜トランジスタＴＦＴのソース領域に相当する部分を画素電極ＰＸに直付けしていることから、たとえば図６（ａ）の構成において形成される接続層ＪＴＬ等を用いなくて済む効果を奏する。
【０１３６】
また、図１２は本発明による表示装置の他の実施例を示す図で、図１１に対応した図となっている。
【０１３７】
薄膜トランジスタＴＦＴの半導体層ＭＳとして、たとえばＺｎＯからなる透明酸化物半導体層が用いられ、該薄膜トランジスタＴＦＴのソース領域に相当する部分を画素電極ＰＸに直付けしていることにおいて、図１１と同様の構成となっている。
【０１３８】
そして、図１２の場合、薄膜トランジスタＴＦＴのドレイン領域に相当する部分をドレイン信号線ＤＬと直付けするようにしていることにおいて、図６（ａ）の場合と異なった構成となっている。
【０１３９】
すなわち、前記ドレイン信号線ＤＬは半導体層ＭＳと同層に形成されている。このため、図６（ａ）に示すように、異なった層に形成される半導体層ＡＳとドレイン信号線ＤＬとの接続を図るスルーホールＴＨ１を形成しなくても済む効果を奏する。
【０１４０】
〈実施例５〉
上述した実施例では、仮基板ＴＭＳの表面にエッチストップ層ＥＳＬを形成し、このエッチストップ層ＥＳＬの上面に画素アレイＰＡを形成するようにしたものである。
【０１４１】
しかし、前記エッチストップ層ＥＳＬの代わりにたとえばＺｎＯ系膜を形成するようにしてもよい。このようにした場合、酸あるいはアルカリに対して前記ＺｎＯ系膜は極めてエッチングレートが高く、前記画素アレイＰＡに基板ＳＵＢ１を接着後、該ＺｎＯ系膜をエッチングすることで、前記仮基板ＴＭＳを除去できるからである。
【０１４２】
なお、仮基板ＴＭＳに上述したＺｎＯ系膜を形成する場合、その上面にＳｉＯ２あるいはＳｉＮからなる保護膜を形成しておくことが望ましい。画素アレイＰＡの形成時に該ＺｎＯ系膜が溶出してしまうのを防止するためである。
【０１４３】
このようにした場合、画素アレイＰＡからの仮基板ＴＭＳの除去を短時間で行うことができ、また、剥離された該仮基板ＴＭＳの再利用できる効果を奏する。
【０１４４】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【０１４５】
【図１】本発明によるたとえば液晶表示装置のいわゆるＴＦＴ基板の一実施例を示す構成図である。
【図２】ＴＦＴ基板に形成される回路を等価回路として示した図である。
【図３】本発明によるたとえば液晶表示装置のＴＦＴ基板の製造方法の一実施例を示す工程図の一部で、図４、図５とともに連続して用いられる図である。
【図４】本発明によるたとえば液晶表示装置のＴＦＴ基板の製造方法の一実施例を示す工程図の一部で、図３、図５とともに連続して用いられる図である。
【図５】本発明によるたとえば液晶表示装置のＴＦＴ基板の製造方法の一実施例を示す工程図の一部で、図３、図４とともに連続して用いられる図である。
【図６】本発明によるたとえば液晶表示装置の一実施例を示す断面図である。
【図７】本発明によるたとえば液晶表示装置の他の実施例を示す断面図である。
【図８】本発明によるたとえば液晶表示装置の他の実施例を示す断面図である。
【図９】本発明によるたとえば液晶表示装置の他の実施例を示す断面図である。
【図１０】本発明によるたとえば液晶表示装置の他の実施例を示す断面図である。
【図１１】本発明によるたとえば液晶表示装置の他の実施例を示す断面図である。
【図１２】本発明によるたとえば液晶表示装置の他の実施例を示す断面図である。
【符号の説明】
【０１４６】
ＳＵＢ１、ＳＵＢ２……基板、ＡＤＬ……接着材層、ＩＮＬ、ＧＩ、ＩＮ、ＩＮＦ……絶縁膜、ＤＬ……ドレイン信号線、ＪＴＬ……接続層、ＧＬ……ゲート信号線、ＧＴ……ゲート電極、ＡＳ……半導体層、ＣＬ……コモン信号線、ＣＴ……コモン電極、ＰＸ……画素電極、Ｖ……走査信号駆動回路、Ｈｅ……映像信号駆動回路、ＴＦＴ……薄膜トランジスタ、ＴＭＳ……仮基板、ＥＳＬ……エッチングストップ層、ＬＣ……液晶、ＴＨ１、ＴＨ２、ＴＨ３……スルーホール、ＰＡ、ＰＡ’……画素アレイ、ＢＭ……ブラックマトリックス、ＦＩＬ……カラーフィルタ、ＳＰ……柱状スペーサ、ＯＣ……平坦化膜、ＯＲＩ１、ＯＲＩ２……配向膜、ＰＯＬ１、ＰＯＬ２……偏光板、ＢＬ……バックライト、ＰＦＦ……光反射膜、ＰＨＬ……位相差板、ＬＲＬ……光路長調整層。
【図１】
2009042255.tif 000003
【図２】
2009042255.tif 000004
【図３】
2009042255.tif 000005
【図４】
2009042255.tif 000006
【図５】
2009042255.tif 000007
【図６】
2009042255.tif 000008
【図７】
2009042255.tif 000009
【図８】
2009042255.tif 000010
【図９】
2009042255.tif 000011
【図１０】
2009042255.tif 000012
【図１１】
2009042255.tif 000013
【図１２】
2009042255.tif 000014