(57)【要約】【課題】レーザダイオード用の駆動回路を改善する。【解決手段】複数の入力チャネルと、ディジタルアナログ変換器と、スイッチング増幅装置とを備えたレーザ駆動回路において、各入力チャネルに少なくとも１つのディジタルアナログ変換器を割り当て、各変換器に電流入力側、電流出力側、ディジタルデータ入力側を設け、アナログ増幅として電流増幅を用いて電流入力側における入力電流を増幅し、ディジタルデータ入力側におけるディジタル入力値を電流増幅に変換するよう前記変換器を形成し、各入力チャネルをスイッチング増幅装置のスイッチング入力側に接続し、各変換器の電流出力側を前記増幅装置の電流入力側に接続し、前記増幅装置を、各変換器の各出力電流を帰属する入力チャネルの入力チャネル信号に応じてスイッチングし、加算し、前記増幅装置の少なくとも１つの出力側に増幅して出力するように形成する。【選択図】図１
2009260351.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル入力チャネル信号を受信するための複数の入力チャネル（Ｋ１−Ｋ５）と、ディジタルアナログ変換器（１０１−１０５）と、スイッチング増幅装置（２００）とを備えたレーザ駆動回路において、前記入力チャネル（Ｋ１−Ｋ５）のそれぞれに少なくとも１つのディジタルアナログ変換器（１０１−１０５）が割り当てられており、各ディジタルアナログ変換器（１０１−１０５）は電流入力側（１１１−１１５）、電流出力側（１２１−１２５）、およびディジタルデータ入力側（１３１−１３５）を有しており、前記ディジタルアナログ変換器（１０１−１０５）は、前記電流出力側（１２１−１２５）に出力電流（ＩK1−ＩK5）を出力するために、アナログ増幅として電流増幅を用いて、前記電流入力側（１１１−１１５）における入力電流（Ｉ1−Ｉ5）を増幅するように形成されており、前記ディジタルアナログ変換器（１０１−１０５）は前記ディジタルデータ入力側（１３１−１３５）におけるディジタル入力値を電流増幅に変換するように形成されており、前記入力チャネル（Ｋ１−Ｋ５）はそれぞれ前記スイッチング増幅装置（２００）のスイッチング入力側（２１１−２１５）に接続されており、各ディジタルアナログ変換器（１０１−１０５）の電流出力側（１２１−１２５）は前記スイッチング増幅装置（２００）の電流入力側（２０１−２０５）に接続されており、前記スイッチング増幅装置（２００）は、各ディジタルアナログ変換器（１０１−１０５）の各出力電流（ＩK1−ＩK5）を帰属する入力チャネル（Ｋ１−Ｋ５）の入力チャネル信号に応じてスイッチングし、加算し、前記スイッチング増幅装置（２００）の少なくとも１つの出力側（２３１−２３５）に増幅して出力するように形成されている、ことを特徴とするレーザ駆動回路。
【請求項２】
少なくとも１つのアナログスイッチ（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４）が設けられており、前記ディジタルアナログ変換器（１０１，１０２，１０３，１０４）のうちの少なくとも１つのディジタルアナログ変換器の電流入力側（１１１，１１２，１１３，１１４）が当該少なくとも１つのアナログスイッチ（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４）に接続されている、請求項１記載のレーザ駆動回路。
【請求項３】
前記ディジタルアナログ変換器のうちの少なくとも１つのディジタルアナログ変換器（１０４）の電流出力側（１２４）が、スイッチ（ＳＷ１，ＳＷ２，ＳＷ３）を介して、少なくとも１つの別のディジタルアナログ変換器（１０１，１０２，１０３）の電流入力側（１１１，１１２，１１３）に接続可能または接続されている、請求項１または２記載のレーザ駆動回路。
【請求項４】
前記ディジタルアナログ変換器のうちの少なくとも１つのディジタルアナログ変換器（１０４）の電流出力側（１２４）が、前記アナログスイッチ（ＳＷ１，ＳＷ２，ＳＷ３）により、別のディジタルアナログ変換器（１０１，１０２，１０３）の電流入力側（１１１，１１２，１１３）に接続可能である、請求項２または３記載のレーザ駆動回路。
【請求項５】
前記少なくとも１つのアナログスイッチ（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４）は、第１の基準電流（ＩＳＲ）を供給するために第１の基準電流源（５１６）に、および／または第２の基準電流（ＩＳＷ）を供給するために第２の基準電流源（５１５）に接続されており、第１の基準電流（ＩＳＲ）または第２の基準電流（ＩＳＷ）は前記アナログスイッチ（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４）により前記ディジタルアナログ変換器（１０１，１０２，１０３，１０４）のアナログ入力側（１１１，１１２，１１３，１１４）に接続可能である、請求項２または４記載のレーザ駆動回路。
【請求項６】
１つのマスターチャネル（Ｋ４）と複数のスレーブチャネル（Ｋ１，Ｋ２，Ｋ３）とが設けられており、前記ディジタルアナログ変換器のうちの１つ（１０４）がマスターチャネル（Ｋ４）に割り当てられており、マスターチャネル（Ｋ４）の電流出力側（１２４）に割り当てられた前記ディジタルアナログ変換器（１０４）は、スイッチ（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４）を介して、スレーブチャネル（Ｋ１，Ｋ２，Ｋ３）の電流入力側（１１１，１１２，１１３）に接続されている、請求項１から５のいずれか１項記載のレーザ駆動回路。
【請求項７】
１つのマスターチャネル（Ｋ４）と複数のスレーブチャネル（Ｋ１，Ｋ２，Ｋ３）が設けられており、各スレーブチャネル（Ｋ１，Ｋ２，Ｋ３）はコンフィギュラブルロジック回路（４１１，４１２，４１３）を有しており、スレーブチャネル（Ｋ１，Ｋ２，Ｋ３）の入力チャネル信号は、前記スイッチング増幅装置（２００）によるスイッチングのために、前記コンフィギュラブルロジック回路（４１１，４１２，４１３）により、例えばＡＮＤ演算またはＯＲ演算または排他的ＯＲ演算を用いて、マスターチャネル（Ｋ４）の入力チャネル信号と論理的に結合可能である、請求項１から６のいずれか１項記載のレーザ駆動回路。
【請求項８】
前記スイッチング増幅装置（２００）は当該スイッチング増幅装置（２００）の増幅を調整するための手段、例えば、相互に並列接続されたスイッチング可能な増幅ユニットを有している、請求項１から７のいずれか１項記載のレーザ駆動回路。
【請求項９】
オシレータ（５０１）とさらに１つのディジタルアナログ変換器（１０６）とが設けられており、オシレータ（５０１）の出力側はディジタルオシレータ信号を出力するために前記スイッチング増幅装置（２００）のスイッチング入力側（２１６）に接続されており、前記さらに１つのディジタルアナログ変換器（１０６）の電流出力側（１２６）は別の出力電流（ＩOSZ）を出力するために前記スイッチング増幅装置（２００）の電流入力側（２０６）に接続されており、前記スイッチング増幅装置（２００）は前記オシレータ信号のクロックで前記別の出力電流（ＩOSZ）をスイッチングし、加算し、前記少なくとも１つの出力側（２３１−２３３）に増幅して出力するように形成されている、請求項１から８のいずれか１項記載のレーザ駆動回路。
【請求項１０】
さらに１つのアナログスイッチ（ＳＷ６）を有しており、該アナログスイッチ（ＳＷ６）は、前記さらに１つのディジタルアナログ変換器（１０６）のさらに１つの電流入力側（１１６）、前記第１の基準電流源（５１６）、および／または前記第２の基準電流源（５１５）、および／または前記ディジタルアナログ変換器（１０１−１０５）の１つまたは複数の電流出力側（１２１−１２５）に接続されている、請求項９記載のレーザ駆動回路。
【請求項１１】
さらに別のコンフィギュラブルロジック回路（４１６）が設けられており、該コンフィギュラブルロジック回路（４１６）の出力側は前記オシレータ（５０１）の入力側および／または前記したさらに１つのディジタルアナログ変換器（１０６）に接続されており、前記した別のコンフィギュラブルロジック回路（４１６）および／または前記オシレータ（５０１）は、前記チャネル（Ｋ１−Ｋ５）の複数の入力チャネル信号の論理結合により、および／または制御信号（ｑ，ｖ）により、前記オシレータ（５０１）の振動のブランキング、および／または、前記オシレータ（５０１）のオシレータ周波数、および／または、オシレータ信号の振幅、および／または、オシレータ信号の位相を変化させるように形成されている、請求項９または１０記載のレーザ駆動回路。
【請求項１２】
それぞれ１つの電流入力側（１１１，１１２，１１３，１１４，１１５）と１つの電流出力側（１２１，１２２，１２３，１２４，１２５）とを有する複数のディジタルアナログ変換器（１０１，１０２，１０３，１０４，１０５）を備えたレーザ駆動回路において、前記ディジタルアナログ変換器は、少なくとも部分電流（ＩＫ１，ＩＫ２，ＩＫ３，ＩＫ４，ＩＫ５）の和に基づいてレーザ電流パルスを供給するために、ディジタルチャネル信号によりスイッチング可能な前記部分電流（ＩＫ１，ＩＫ２，ＩＫ３，ＩＫ４，ＩＫ５）の電流値を調整し、前記ディジタルアナログ変換器のうちの１つのディジタルアナログ変換器（１０４）の少なくとも１つの電流出力側（１２４）は、アナログスイッチ（ＳＷ１，ＳＷ２，ＳＷ３）を介して、前記ディジタルアナログ変換器のうちの別の１つのディジタルアナログ変換器（１０１，１０２，１０３）の少なくとも１つの電流入力側（１１１，１１２，１１３）に接続されている、ことを特徴とするレーザ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はレーザ駆動回路とその使用とに関する。
【背景技術】
【０００２】
記憶媒体としていわゆるコンパクトディスクを備えたメモリドライブでは、記憶媒体の情報を読み書きするためにレーザ半導体ダイオードが使用される。その際、記憶媒体に使用されるテクノロジーに応じて、様々な波長域のレーザダイオードが必要となる。記憶媒体に情報を読み書きするためには、レーザダイオードから放射される一定の光パルスが必要である。これらのパルスは使用するレーザダイオードと使用する記憶媒体とに適合したものでなければならない。書込みプロセスの場合でれば、このような適合を書込み方式と呼ぶこともできる。
【０００３】
特許文献１からは、レーザ用の電流制御回路が公知である。この回路は複数のディジタルアナログ変換器を有しており、これらディジタルアナログ変換器の出力電圧は電圧電流変換器により出力電流に変換される。
【０００４】
特許文献２からは、レーザを駆動する回路が公知である。この回路は複数のディジタルアナログ変換器を有しており、これらディジタルアナログ変換器の出力電圧は可制御の電流源により電流に変換される。
【０００５】
特許文献３からは、レーザ用の駆動信号を発生させる装置が公知である。ディジタルアナログ変換器の出力電圧はデマルチプレクスされ、キャパシタに蓄えられる。ディジタルアナログ変換器の増幅は基準電流によって調整される。これに対して、特許文献４からは、光学ディスクに書き込むための方法が公知である。特許文献５からは、デコーダを備えたレーザダイオード用のドライバが公知である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＵＳ  ２００７／０１４７４５０  Ａ１
【特許文献２】ＵＳ  ５，６４０，３８１
【特許文献３】ＵＳ  ２００７／００９６９６３  Ａ１
【特許文献４】ＵＳ  ２００８／００７４９７０  Ａ１
【特許文献５】ＵＳ  ２００８／０００８０６６  Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の課題はレーザダイオード用の駆動回路をできるだけ改善することである。
【課題を解決するための手段】
【０００８】
上記課題は、ディジタル入力チャネル信号を受信するための複数の入力チャネルと、ディジタルアナログ変換器と、スイッチング増幅装置とを備えたレーザ駆動回路において、前記入力チャネルのそれぞれに少なくとも１つのディジタルアナログ変換器が割り当てられており、各ディジタルアナログ変換器は電流入力側、電流出力側、およびディジタルデータ入力側を有しており、前記ディジタルアナログ変換器は、前記電流出力側において出力電流を出力するために、アナログ増幅として電流増幅を用いて、前記電流入力側における入力電流を増幅するように形成されており、前記ディジタルアナログ変換器は前記ディジタルデータ入力側におけるディジタル入力値を電流増幅に変換するように形成されており、前記入力チャネルはそれぞれ前記スイッチング増幅装置のスイッチング入力側に接続されており、各ディジタルアナログ変換器の電流出力側は前記スイッチング増幅装置の電流入力側に接続されており、前記スイッチング増幅装置は、各ディジタルアナログ変換器の各出力電流を帰属する入力チャネルの入力チャネル信号に応じてスイッチングし、加算し、前記スイッチング増幅装置の少なくとも１つの出力側に増幅して出力するように形成されてなるレーザ駆動回路により解決される。
【図面の簡単な説明】
【０００９】
【図１】レーザ駆動回路の概略的なブロック回路図である。
【図２Ａ】レーザ駆動回路のスイッチング増幅装置の概略的なブロック回路図である。
【図２Ｂ】レーザ駆動回路のスイッチング増幅装置の代替実施例を概略的に示す。
【発明を実施するための形態】
【００１０】
レーザ駆動回路は半導体レーザダイオードへの出力電流パルスを駆動するように形成されている。なお、電流パルスは有利にはレーザ駆動回路によって一定の波形で供給される。ここで、この一定の波形、つまり電流パルスのプロフィール、振幅および長さは、有利には可変に調整可能である。レーザ駆動回路は有利には半導体チップ上にモノリシックに集積されている。
【００１１】
レーザ駆動回路はディジタル入力チャネル信号を受信するための複数の入力チャネルを有している。なお、これら複数の入力チャネルはディジタル入力チャネル信号を並列受信するためのディジタルパラレルインタフェースを形成している。ディジタル入力チャネル信号は電流パルスの波形を決定するために使用される。異なる入力チャネルのディジタル入力チャネル信号は互いに異なるパルス長を有していてもよい、および／または互いに時間的にずれていてもよい。ディジタル入力チャネル信号のパラメータは例えばレーザ駆動回路と接続可能な制御回路により調整可能である。
【００１２】
レーザ駆動回路は複数のディジタルアナログ変換器を有している。例えば、レーザ駆動回路は２つのディジタルアナログ変換器を有する。しかし、少なくとも３つのディジタルアナログ変換器を有すると有利である。ディジタルアナログ変換器はディジタル入力値をアナログ信号に変換する。各入力チャネルには少なくとも１つのディジタルアナログ変換器が割り当てられている。例えば５つの入力チャネルがあれば、５つの入力チャネルのそれぞれに１つのディジタルアナログ変換器が割り当てられるので、この実施例では、５つのディジタルアナログ変換器がある。
【００１３】
各ディジタルアナログ変換器は１つの電流入力側と１つの電流出力側を有している。電流出力側を通る出力電流は電流入力側を通る入力電流に依存する。さらに、ディジタルアナログ変換器はディジタルデータ入力側も有している。例えば、ディジタルデータ入力側は例えば８ビットのビット幅のパラレル入力側である。
【００１４】
各ディジタルアナログ変換器は、ディジタルアナログ変換器の電流入力側における入力電流をアナログ電流増幅により増幅し、増幅された電流をディジタルアナログ変換器の電流出力側における出力電流として出力するように形成されている。上記のアナログ電流増幅は例えばカレントミラーにより実現することができる。この場合、カレントミラーのミラー係数がアナログ電流増幅率を表す。ディジタルアナログ変換器はディジタルデータ入力側におけるディジタル入力値をアナログ電流増幅に変換するように形成されている。例えば、電流増幅は０から１までの値をとることが可能である。同様に、電流増幅が１よりも大きな値をとることも可能である。代替的な、または組合せ可能な実施形態では、アナログ電流増幅＜０も可能である。
【００１５】
さらに、レーザ駆動回路は、１つまたは複数の電流信号をスイッチングし、増幅するよう形成されたスイッチング増幅装置を有している。レーザ駆動回路の各入力チャネルはスイッチング増幅装置のスイッチング入力側に直接接続されているか、または、例えばロジック回路を介して間接的に接続されている。したがって、入力チャネル信号はスイッチング増幅装置でのスイッチングプロセスに影響を与える。各ディジタルアナログ変換器の電流出力側はスイッチング増幅装置の電流入力側に接続されている。
【００１６】
スイッチング増幅装置は、各ディジタルアナログ変換器のそれぞれの出力電流をディジタルアナログ変換器に属する入力チャネルの入力チャネル信号に応じてスイッチングし、加算し、スイッチング増幅装置の少なくとも１つの出力側に増幅して出力するように形成されている。しかし、スイッチング増幅装置をスイッチング、加算および増幅の機能に関して別様に構成してもよい。例えば、ディジタルアナログ変換器の出力電流をスイッチング可能な増幅器によってスイッチングおよび増幅し、その後で増幅された電流を加算することも可能である。あるいは、ディジタルアナログ変換器の出力電流をまずスイッチングし、スイッチングされた電流を加算し、次に増幅することも同様に可能である。
【００１７】
さらに、本発明はレーザ駆動装置の使用を改善することも課題としている。
【００１８】
この課題は請求項７に記載された特徴を備えた使用法により解決される。有利な実施形態は従属請求項の対象であり、発明の詳細な説明に記載されている。
【００１９】
これに従えば、レーザ電流パルスを供給するためにスイッチング可能な部分電流の電流値を調整する目的でディジタルアナログ変換器が使用される。ディジタルアナログ変換器はそれぞれ１つの電流入力側と１つの電流出力側を有している。部分電流はディジタル入力チャネル信号によりスイッチング可能である。レーザ電流パルスは少なくとも部分電流の和に基づいて供給される。さらには、レーザ電流パルスを供給するために、例えばオシレータの出力電流のような別の部分電流を和に入れてもよい。
【００２０】
前記ディジタルアナログ変換器のうちの１つの少なくとも１つの電流出力側は、電流スイッチによって前記ディジタルアナログ変換器のうちの別の１つの少なくとも１つの電流入力側に接続させることが可能である。
【００２１】
以下に記す実施形態はレーザ駆動回路にもその使用法にも関している。
【００２２】
特に有利な実施形態によれば、レーザ駆動回路は少なくとも１つの電流スイッチを有する。複数のディジタルアナログ変換器のうちの少なくとも１つのディジタルアナログ変換器の電流入力側は少なくとも１つの電流スイッチに接続されている。ここで、電流スイッチは例えばスイッチングトランジスタ（ＦＥＴ）、トランスミッションゲート、またはスイッチング可能なカレントミラーとして形成されている。有利には、電流スイッチはスイッチングされるべき種々の電流を切り替える切替スイッチとして形成されている。
【００２３】
別の特に有利な実施形態では、少なくとも１つのディジタルアナログ変換器の電流出力側が少なくとも１つの別のディジタルアナログ変換器の電流入力側に接続可能または接続されている。例えば、電流出力側は電流スイッチにより電流入力側に接続可能である。あるいは、電流出力側を例えば導電路により電流入力側に導通接続してもよい。
【００２４】
一方のディジタルアナログ変換器と他方のディジタルアナログ変換器の接続は有利には直列接続を形成する。その場合、他方のディジタルアナログ変換器の出力電流は、電流が流れる双方のディジタルアナログ変換器の双方の電流増幅から影響を受ける。例えば一方のディジタルアナログ変換器の増幅が大きくなれば、これによって他方のディジタルアナログ変換器の出力電流も相応して増大する。
【００２５】
有利な実施形態によれば、少なくとも１つのディジタルアナログ変換器の電流出力側は前記した電流スイッチにより別のディジタルアナログ変換器の電流入力側に接続可能である。
【００２６】
有利には、前記した少なくとも１つの電流スイッチは、第１の基準電流を供給するために第１の基準電流源に、および／または第２の基準電流を供給するために第２の基準源流源に接続されている。この接続と少なくとも１つの電流スイッチとにより、第１の基準電流または第２の基準電流はディジタルアナログ変換器の電流入力側にスイッチング可能である。
【００２７】
特に有利な実施形態では、レーザ駆動回路は１つのマスターチャネルと複数のスレーブチャネルを有する。この場合、１つのディジタルアナログ変換器がマスターチャネルに割り当てられる。さらに、他の複数のディジタルアナログ変換器が存在しており、これら他のディジタルアナログ変換器の各々は１つのスレーブチャネルに割り当てられている。マスターチャネルに割り当てられたディジタルアナログ変換器の電流出力側はスレーブチャネルに割り当てられたディジタルアナログ変換器の電流入力側に接続可能である。電流出力側をスレーブチャネルに割り当てられたディジタルアナログ変換器の電流入力側に接続するために、有利には、各スレーブチャネルの各ディジタルアナログ変換器にさらに１つの電流スイッチが割り当てられており、それぞれのディジタルアナログ変換器の電流入力側に接続されている。
【００２８】
他の同様に組合せ可能な実施形態では、レーザ駆動回路は１つのマスターチャネルと複数のスレーブチャネルを有する。この場合、入力チャネルのうちの１つがマスターチャネルとして定義されている。さらに、１つまたは複数の他の入力チャネルはスレーブチャネルとして定義されている。ここで、各スレーブチャネルはコンフィギュラブルロジック回路を有している。有利には、スレーブチャネルの入力チャネル信号は、スイッチング増幅装置によるスイッチングのために、コンフィギュラブルロジック回路によってマスターチャネルの入力チャネル信号と論理結合させることができる。このような論理結合は例えばＡＮＤ演算、ＯＲ演算、または排他的ＯＲ演算である。この論理結合は有利には非作動にすることが可能である。
【００２９】
特に有利な実施形態によれば、スイッチング増幅装置はスイッチング増幅装置の増幅率を調整する手段を有している。この手段は有利には互いに並列に接続されたスイッチング可能な増幅ユニットまたは乗算器である。例えば４つの並列に接続された増幅ユニットがある場合には、０．２５〜０．５０の値の増幅と０．７５〜１．００の値の増幅が切替可能である。
【００３０】
有利な実施形態では、レーザ駆動回路はオシレータを有しており、このオシレータの出力側はディジタルオシレータ信号を出力するためにスイッチング増幅装置のスイッチング入力側と接続されている。さらに、レーザ駆動回路は有利には別のディジタルアナログ変換器を有しており、このディジタルアナログ変換器の電流出力側は別の出力電流を出力するためにスイッチング増幅装置の電流入力側と接続されている。スイッチング増幅装置は有利にはこの別の出力電流をオシレータ信号のクロックでスイッチングするように形成されている。有利には、この別の出力電流も同様にスイッチング増幅装置の加算の構成要素であるから、この加数は少なくとも１つの出力側において出力可能である。
【００３１】
有利な実施形態によれば、レーザ駆動回路は上記別のディジタルアナログ変換器の別の電流入力側に接続された別のアナログ回路を有する。さらに、このアナログ回路は第１の基準電流源および／または第２の基準電流源と接続されている。代替的には、または組合せでは、このアナログ回路は入力チャネルのディジタルアナログ変換器の１つまたは複数の電流出力側に接続される。
【００３２】
有利な実施形態では、レーザ駆動回路は別のコンフィギュラブルロジック回路を有しており、このロジック回路の出力側はオシレータの入力側および／または別のディジタルアナログ変換器と接続されている。有利には、この別のコンフィギュラブルロジック回路は、複数のチャネルの１つまたは複数の入力チャネル信号の論理結合により、オシレータの振動のブランキングおよび／またはオシレータのオシレータ周波数および／またはオシレータ信号の振幅および／またはオシレータ信号の位相を変化させるように形成されている。オシレータのオシレータ周波数を変化させるためには、上記別のロジック回路が生じさせる他のレジスタへの切替によってオシレータ周波数のディジタルコードを変更することが考えられる。あるいは、オシレータ周波数をオシレータ内の分周器の作動化ないし非作動化により変化させることも可能である。オシレータの振幅を変化させるためには、上記別のロジック回路が生じさせる２つのレジスタ間の切替によって振幅のディジタルコードを変更することが考えられる。位相の変更は有利にはオシレータ内での位相の切替により行うことができる。
【００３３】
上記した別のコンフィギュラブルロジック回路は複数のチャネルの１つまたは複数の入力チャネル信号を論理結合するために有利には１つまたは複数の入力チャネルに接続されている。有利には、この別のコンフィギュラブルロジック回路はレーザ駆動回路の別の制御入力側に接続されている。
【００３４】
入力チャネルまたはオシレータに割り当てられたディジタルアナログ変換器は増幅作用を有している。これに応じて、ディジタルアナログ変換器はアナログ入力側として電流入力側を、アナログ出力側として電流出力側を有している。
【００３５】
各ディジタルアナログ変換器の各アナログ入力側は電流入力側として形成されている。各ディジタルアナログ変換器の各アナログ出力側は、アナログ出力信号として出力電流を出力するための電流出力側として形成されている。複数の電流が必要な場合には、電流出力側も同じ電流に対して個別に複数の出力側を有していてよい。有利には、各ディジタルアナログ変換器は、アナログ入力信号としての入力電流をディジタルデータ入力側におけるディジタル入力値に依存してアナログ電流増幅するように形成されている。スイッチング増幅装置はアナログ入力側として電流入力側を有している。
【００３６】
上述した諸実施形態は個別でも組合せでも特に有利である。上記実施形態をすべて組み合わせてもよい。考えられる幾つかの組合せについては、図示された実施例を説明する際に述べる。しかし、その際に示される実施形態の可能な組合せが最終的なものというわけではない。
【００３７】
以下に、図示された実施例によって本発明を詳細に説明する。
【実施例】
【００３８】
図１には、レーザ駆動回路の概略的なブロック回路図が示されている。同様に、例えば、レーザ駆動回路のスイッチング増幅装置２００の出力側２３１，２３２，２３３に接続された３つのレーザダイオード３１０，３２０，３３０も図示されている。以下では、有利な実施例として、電流入力側、電流出力側および電流増幅を備えた実施例を説明する。
【００３９】
図１の実施例によれば、スイッチング増幅装置２００は電流入力側２０１，２０２，２０３，２０４，２０５および２０６を有しており、入力側２０１，２０２，２０３，２０４，２０５および２０６を通る電流をスイッチングし、増幅し、加算し、出力側２３１，２３２，２３３においてそれぞれのレーザダイオード３１０，３２０，３３０に供給するよう形成および適合させられている。入力電流ＩK1，ＩK2，ＩK3，ＩK4，ＩK5およびＩOSZを電流入力側２０１，２０２，２０３，２０４，２０５および２０６にスイッチングするために、スイッチング増幅装置２００は対応する複数のスイッチング入力側２１１，２１２，２１３，２１４，２１５および２１６を有している。
【００４０】
電流入力側２０１，２０２，２０３，２０４，２０５のうちの少なくとも一部とスイッチング入力側２１１，２１２，２１３，２１４，２１５のうちの一部はそれぞれ１つの入力チャネルＫ１，Ｋ２，Ｋ３，Ｋ４，Ｋ５に割り当てられている。スイッチング増幅装置２００の電流入力側２０１，２０２，２０３，２０４，２０５はそれぞれディジタルアナログ変換器１０１，１０２，１０３，１０４，１０５の電流出力側１２１，１２２，１２３，１２４，１２５に接続されている。また、ディジタルアナログ変換器１０１，１０２，１０３，１０４，１０５もそれぞれ１つの入力チャネルＫ１，Ｋ２，Ｋ３，Ｋ４，Ｋ５に割り当てられている。
【００４１】
ディジタルアナログ変換器１０１，１０２，１０３，１０４および１０５の各々はそれぞれ１つの電流入力側１１１，１１２，１１３，１１４，１１５を有している。ディジタルアナログ変換器１０１，１０２，１０３，１０４の電流入力側１１１，１１２，１１３，１１４はそれぞれ１つの電流スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４に接続されている。ディジタルアナログ変換器１０１，１０２，１０３，１０４，１０５のそれぞれの入力側１１１，１１２，１１３，１１４，１１５を流れる入力電流Ｉ1，Ｉ2，Ｉ3，Ｉ4，Ｉ5はそれぞれディジタルアナログ変換器１０１，１０２，１０３，１０４，１０５で増幅され、増幅された出力電流ＩK1，ＩK2，ＩK3，ＩK4，ＩK5としてディジタルアナログ変換器１０１，１０２，１０３，１０４，１０５のそれぞれの電流出力側１２１，１２２，１２３，１２４，１２５に増幅して出力される。複数の電流入力側がディジタルアナログ変換器１０１，１０２，１０３，１０４，１０５のそれぞれの電流出力側１２１，１２２，１２３，１２４，１２５によって給電される場合、この電流出力側１２１，１２２，１２３，１２４，１２５は同じ電流の複数の個別の出力側を有する。簡単のため、これは図１には図示されていない。増幅は１に等しいか、１よりも大きいか、１よりも小さいか、または０よりも小さいとしてよい。
【００４２】
ディジタルアナログ変換器１０１，１０２および１０３の電流入力側には、電流ＩSWおよびＩSRと第４のディジタルアナログ変換器１０４の出力電流ＩK4とを相応の接続によって切り替えることのできる電流スイッチＳＷ１，ＳＷ２およびＳＷ３が接続されている。基準電流ＩSW，ＩSRはレーザ駆動回路の入力側を通る入力基準電流ＩW，ＩRから生成される。代替的に、入力電圧を使用してもよい。その場合には、入力電圧を電圧電流変換器により基準電流ＩSW，ＩSRに変換しなければならない。しかし、有利には、基準電流ＩSRは必ず読取りモードに指定されているわけではない。また、有利には、基準電流ＩSRは必ず書込みモードに指定されているわけではない。さらに、基準電流ＩSWおよびＩSRは有利には組合せても使用される。入力基準電流ＩWおよびＩRは、リミッタ５１７による電流制限の後、可調整のスイッチング増幅装置５１５および５１６を用いたスケーリングによって生成される。ここで、可調整スイッチング増幅装置５１５および５１６は１以下または１よりも大きな増幅率を有する。
【００４３】
別の入力側ＲREFにおける基準電圧または基準抵抗を用いて、この基準電圧または基準抵抗に依存する電流源５１８によってさらに基準電流Ｉrefを供給してもよい。基準電流Ｉrefはスイッチング増幅装置２００の入力電流ＩK4として供給することができる。このために、基準電流Ｉrefは第４のディジタルアナログ変換器１０４の電流入力側１１４に接続された電流スイッチＳＷ４によってディジタルアナログ変換器１０４の電流入力側１１４に接続され、ディジタルアナログ変換器１０４によって増幅される。
【００４４】
さらに、電流源５１８の電流Ｉrefは別のディジタルアナログ変換器１０６の入力電流として使用することもできる。この別のディジタルアナログ変換器１０６はオシレータまたは高周波変調器５０１に割り当てられている。この別のディジタルアナログ変換器１０６の電流出力側１２６はオシレータ電流Ｉoszを出力するためにスイッチング増幅装置２００の電流入力側１０６に接続されている。この別のディジタルアナログ変換器の電流入力側１０６は、基準電流Ｉrefと基準電流ＩSWと第４の入力チャネルＫ４に割り当てられた第４のディジタルアナログ変換器１０４の出力電流ＩK4とを切り替えるための別の電流スイッチＳＷ６に接続されている。
【００４５】
上記別のディジタルアナログ変換器１０６の入力側１１６を流れる入力電流は上記別のディジタルアナログ変換器１０６において増幅され、増幅された出力電流Ｉoszとして上記別のディジタルアナログ変換器１０６の電流出力側１２６に増幅して出力される。ここで、増幅は１に等しいか、１よりも大きいか、１よりも小さいか、または０よりも小さいとしてよい。電流増幅はｖビット幅のデータ線を介して調整可能である。上記別のディジタルアナログ変換器１０６は２つの増幅値の間の切替のために別の制御線によってロジック回路４１６に接続されている。これに関して、例えば異なる増幅値を有する２つのレジスタを上記の制御線で切り替えることができるので、オシレータ信号の２つの振幅を切り替えることができる。出力電流Ｉoszはスイッチング増幅装置２００の電流入力側２０６に達する。オシレータ５０１の出力側はスイッチング増幅装置２００のスイッチング入力側２１６に接続されており、スイッチング入力側２１６は電流入力側２０６に割り当てられている。ここで、スイッチング増幅装置２００は、オシレータ電流Ｉoszをオシレータの出力信号のクロックでスイッチングするように形成されている。
【００４６】
オシレータ５０１の出力信号のクロックでスイッチングされる電流はレーザのモード雑音の低減に使用される。さらに、オシレータ５０１の振動を周波数カウンタ５０２によりカウントしてもよい。例えば、周波数カウンタ５０２によるこの周波数カウントは周波数制御の構成要素である。さらに、オシレータ５０１のオシレータ周波数は有利には調整可能である。
【００４７】
オシレータ５０１は入力段４０６とロジック回路４１６を介して入力側ＥＮＯおよびＮＥＮＯによりスイッチオフさせることができるので、オシレータ５０１の出力信号は所望の電流パルス波形に応じてレーザを作動化または非作動化させることができる。入力段４０６とオシレータ５０１の間には可変の論理結合素子４１６が挿入されている。結合素子４１６の入力側は入力段４０６の出力側に接続されている。
【００４８】
結合素子４１６の他の入力側はそれぞれ入力チャネルＫ１，Ｋ２，Ｋ３，Ｋ４の入力段４０１，４０２，４０３，４０４に直接または補助的なパルス形成手段を介して接続されている。結合素子４１６は図１の実施例では入力信号の論理結合を有している。この論理結合は調整可能であり、有利には非作動化させることができる。
【００４９】
結合素子４１６による論理結合の選択はシリアルインタフェース６００からのｕビット幅の制御線を介して行われる。例えば４つの結合状態（２ビット）の場合、ｕビット幅の制御線は有利には論理結合を選択するための２つの制御線と、結合すべきチャネルＫ１，Ｋ２，Ｋ３，Ｋ４を選択するためのさらに２つの制御線とを有する。結合素子４１６によれば、入力チャネルＫ１，Ｋ２，Ｋ３，Ｋ４の入力段４０１，４０２，４０３，４０４の少なくとも１つの出力信号と別の入力段４０６の出力信号を論理結合することが可能である。
【００５０】
好ましくは、対応する入力チャネルＫ１，Ｋ２，Ｋ３，Ｋ４の選択された入力段４０１，４０２，４０３，４０４の出力信号または複数の入力段４０１，４０２，４０３，４０４の出力信号がオシレータの振動のブランキングを制御する。このために、例えば入力段４０１，４０２，４０３，４０４の出力信号が結合素子４１６において互いにＯＲ演算される。さらに、出力信号を前もって制御信号とＡＮＤ結合してもよい。この実施例では、ＯＲ演算された信号は反転される（ＮＯＲ関数）。反転した信号はこの実施例では再び入力段４０６の出力信号とＡＮＤ演算される。この実施例では、入力側ＥＮＯおよびＮＥＮＯにおける信号がオシレータ５０１をスイッチオンし、Ｅ１〜Ｅ４またはＮＥ１〜ＮＥ４のうちの１つの入力側における同時信号をスイッチオフする。あるいは、入力側ＥＮＯおよびＮＥＮＯにおける信号によってオシレータ５０１をスイッチオフするようにしてもよい。
【００５１】
オシレータ５０１の信号の活動化もしくはブランキングの代わりに、またはそれに加えて、オシレータ周波数および／またはオシレータ５０１の信号の位相が結合素子４１６によって変更または調整可能であると有利である。例えば、オシレータ周波数を２つのレジスタ値の切替によってまたは分周器の分周比の変更によって変化させるようにしてよい。オシレータ周波数および／または振幅および／または位相の離散値が結合素子４１６の入力信号によって選択可能であると有利である。
【００５２】
マスターチャネルＫ４のディジタルアナログ変換器１０４の出力側１２４が別のディジタルアナログ変換器１０６と接続可能であることによるこの依存関係と、結合素子４１６による様々な同期が可能であることから、オシレータの振動が振動期間および／または振幅および／または位相に関して他の信号に依存して広い範囲で調整され、レーザおよび／または記憶媒体の各タイプに最適化されるという驚くべき効果が達成される。
【００５３】
以下では、例として、データ担体（コンパクトディスク、ＤＶＤ、Ｂｌｕ−ｒａｙ）からのデータの読出しの場合について、レーザ駆動回路の動作を説明する。このために、所望の基準入力電流がレーザ駆動回路の入力側ＩRに印加され、電流増幅モジュール５１６によるスケーリングによって電流ＩSRへと変えられる。基準電流ＩSRは入力電流Ｉ5として第５のディジタルアナログ変換器１０５の電流入力側１１５に達する。ｐビット幅のパラレルディジタルデータ線を用いれば、相応するディジタル入力値によって第５のディジタルアナログ変換器１０５のアナログ電流増幅が調整される。例えば、ｐビット幅のデータ線は第５のディジタルアナログ変換器１０５にアドレスするためのアドレスビットを数ビット有している。しかし、ｐビット幅データ線がすべてのディジタルアナログ変換器１０１〜１０５への全データビットの合計に相当するビット幅を有していると有利である。
【００５４】
例えば、増幅が値１．２に設定されると、第５のディジタルアナログ変換器１０５の電流入力側１０５における入力電流Ｉ5は１．２倍に増幅され、出力電流ＩK5として第５のディジタルアナログ変換器１０５の電流出力側１２５からスイッチング増幅装置２００の電流入力側２０５へと流れる。この電流ＩK5はスイッチング増幅装置２００においてスイッチング増幅装置２００の入力側２１５におけるディジタルスイッチ信号に依存してスイッチングされ、スイッチングされた電流として、例えば出力側２３１において、レーザダイオード３１０へ増幅して出力される。
【００５５】
スイッチング入力側２１５におけるスイッチング信号は第５のチャネルＫ５の入力側ＮＥ５を介してレーザ駆動回路に達する。ここで、入力側ＮＥ５は入力段４０５を介してスイッチング増幅装置２００のスイッチング入力側２１５に接続されている。スイッチング入力側２１５を介してスイッチングされる電流に加えて、オシレータ５０１のクロックによってスイッチング入力側２１６にスイッチングされる電流が加算および増幅されて、出力側２３１においてレーザダイオード３１０へ向けて出力される。さらに、種々のレーザダイオード３１０，３２０，３３０がその構造に応じてグラウンドＧＮＤまたは正の供給電圧に接続されている。
【００５６】
以下では、例として、データ担体（コンパクトディスク、ＤＶＤ、Ｂｌｕ−ｒａｙ）へのデータの書込みの場合について、レーザ駆動回路の動作を説明する。書込みモードの場合、基準入力電流ＩWを用いて基準電流ＩSWが生成され、スイッチＳＷ４によって第４のディジタルアナログ変換器１０４の電流入力側１１４へと流れる。第４のディジタルアナログ変換器１０４は図１のこの実施例ではマスターチャネルＫ４に割り当てられている。チャネルＫ１，Ｋ２，Ｋ３はそれぞれ、入力側Ｅ１，ＮＥ１，Ｅ２，ＮＥ２，Ｅ３，ＮＥ３におけるディジタル入力チャネル信号に関して、および／または割り当てられたディジタルアナログ変換器１０１，１０２，１０３の出力電流ＩK1，ＩK2，ＩK3に関して、マスターチャネルＫ４から独立して駆動されるか、またはマスターチャネルＫ４に依存していわゆるスレーブチャネルとして駆動されるかのいずかである。
【００５７】
例えば第１のディジタルアナログ変換器１０１と第２のディジタルアナログ変換器１０２の出力電流をマスターチャネルＫ４のマスターディジタルアナログ変換器１０４の出力電流ＩK4に依存して駆動する場合には、電流スイッチＳＷ１およびＳＷ２が、第１のディジタルアナログ変換器１０１の電流入力側１１１と第２のディジタルアナログ変換器１０２の電流入力側１１２をマスターチャネルＫ４の第４のディジタルアナログ変換器１０４の電流出力側１４２に接続する状態にする。
【００５８】
第３のディジタルアナログ変換器１０３は例えば使用されなくてもよいし、または第３のチャネルＫ３の第３のディジタルアナログ変換器１０３の電流入力側１０３が電流スイッチＳＷ３によって基準電流ＩSWまたは基準電流ＩSRを印加するようにしてもよい。スレーブとしてスイッチングされた第１のディジタルアナログ変換器１０１の出力電流ＩK1はスイッチング増幅装置２００の電流入力側２０１に達する。スレーブとしてスイッチングされた第２のディジタルアナログ変換器１０１の出力電流ＩK2はスイッチング増幅装置２００の電流入力側２０２に達する。
【００５９】
非依存モードでスイッチングされたディジタルアナログ変換器１０３の出力電流ＩK3はスイッチング増幅装置２００の電流入力側２０３に達する。マスターとしてスイッチングされたディジタルアナログ変換器１０４の出力電流ＩK4はスイッチング増幅装置２００の電流入力側２０４に達し、さらに第１のディジタルアナログ変換器１０１の電流入力側１１１と第２のディジタルアナログ変換器１０２の電流入力側１１２にも達する。
【００６０】
スイッチング増幅装置２００はこれら個々の部分電流ＩK1〜ＩK4を入力チャネルＫ１，Ｋ２，Ｋ３，Ｋ４のスイッチング入力側２１１，２１２，２１３，２１４におけるスイッチング信号に応じてスイッチングする。さらに、これらの電流は足し合わされ、スイッチング増幅装置２００において増幅される。マスタチャネルとして使用される第４の入力チャネルＫ４のスイッチング入力側２１４におけるスイッチング信号は入力段４０４から直接スイッチング増幅装置２００に達する。入力チャネルＫ１，Ｋ２，Ｋ３，Ｋ４の入力段４０１，４０２，４０３，４０４はディジタル差動入力段として形成されている。ここで、各入力段はそれぞれの正の入力側Ｅ１，Ｅ２，Ｅ３，Ｅ４，ＥＮＯおよび負の入力側ＮＥ１，ＮＥ２，ＮＥ３，ＮＥ４，ＮＥＮＯに接続されている。図示されたディジタル差動入力段４０１，４０２，４０３，４０４，４０６の代わりに、単極の入力段（図示なし）のみをＣＭＯＳ信号に対して使用してもよい。
【００６１】
第１の入力チャネルＫ１，第２の入力チャネルＫ２および第３の入力チャネルＫ３の入力段４０１，４０２および４０３とスイッチング増幅装置２００の対応するスイッチング入力側２１１，２１２および２１３との間には、可変の論理結合素子４１１，４１２および４１３が挿入されている。結合素子４１１，４１２，４１３の各入力側はマスターチャネルＫ４の入力段４０４の出力側と接続されている。
【００６２】
各結合素子４１１，４１２および４１３の他の入力側は入力チャネルＫ１，Ｋ２，Ｋ３の入力段４０１，４０２，４０３にそれぞれ接続されている。各結合素子は図１の実施例ではＡＮＤ結合とＯＲ結合と結合の非作動化との間で切替可能である。この切替はシリアルインタフェース６００から発するｍビット幅の制御線を介して行われる。したがって、例えば４つの結合状態（２ビット）の場合、ｍビット幅の制御線は６ビット幅（３×２）である。代替的には、このケースにおいてもアドレッシングを行ってよい。結合素子４１１，４１２，４１３は各自の２つの入力信号の結合を可能にする。その際、マスターチャネルＫ４の信号が結合素子４１１，４１２，４１３の各結合の入力値である。
【００６３】
例えば、レーザダイオード用の特別なパルス波形を形成するために、結合４１１は非作動化されている。これに対して結合素子４１２および４１３はＡＮＤ結合に設定されているので、例えばスイッチング増幅装置２００のスイッチング入力側２１２および２１３におけるハイ信号は、マスターチャネルＫ４のディジタル入力チャネル信号とチャネルＫ２およびＫ３のディジタル入力チャネル信号とが両方とも同時にハイ信号を有する場合にのみ接続される。
【００６４】
相互に接続可能なディジタルアナログ変換器１０１，１０２，１０３および１０４によるこれらの依存関係と結合素子４１１，４１２および４１３により可能な様々な同期のおかげで、レーザ電流パルスの波形をほぼ任意に設定できるという驚くべき効果が達成される。ここで、レーザ電流パルスの波形を非常に柔軟に設定できるということが、ディジタルアナログ変換器１０１，１０２，１０３および１０４の接続、場合によっては電流スイッチＳＷ１，ＳＷ２，ＳＷ３とも組み合わせたディジタルアナログ変換器１０１，１０２，１０３および１０４の接続と、結合素子４１１，４１２および４１３による様々な同期モードとによって達成される驚くべき効果である。
【００６５】
論理結合または増幅を調整するために、レーザ駆動回路の３つの入力側ＳＥＮＢ，ＳＤＡＴＡおよびＳＣＬＫと接続されたシリアルインタフェース６００が設けられている。シリアルインタフェース６００は、ビット幅ｍ，ｎ，ｐ，ｑ，ｒ，ｓ，ｔ，ｕおよびｖの様々なディジタル線路を介して、レーザ駆動回路の制御すべきまたは測定すべき機能ユニット（１０１〜１０６，２００，４１１〜４１３，４１６，５０１，５０２，５１５，５１６，６０１）に接続されている。さらに、例えば温度センサ６０１が組み込まれていてもよい。ドライブのシステムにレーザ出力を制御する制御ループを設けてもよい。これについては、フォトダイオードが測定回路に接続されており、この測定回路が、とりわけ制御の最中にシリアルインタフェース６００を介してディジタルアナログ変換器１０１，１０２，１０３，１０４，１０５および１０６のうちの少なくとも１つおよび／または電流ＩＷおよび／または電流ＩＲを調整する。
【００６６】
図２Ａには、スイッチング増幅装置２００の第１の実施例が概略的に示されている。スイッチング増幅装置２００は１８のスイッチング可能な増幅ユニット２５１〜２５６，２６１〜２６６，２７１〜２７６を有している。増幅ユニット２５１〜２５６の出力側は電流加算ノード２４１に接続されている。さらに、この電流加算ノード２４１はスイッチング増幅装置２００の出力側２３１と接続されている。スイッチング可能な増幅ユニット２６１〜２６６の出力側は電流加算ノード２４２に接続されている。電流加算ノード２４２はまたスイッチング増幅装置２００の出力側２３２と接続されている。スイッチング可能な増幅ユニット２７１〜２７６の出力側は電流加算ノード２４３に接続されている。電流加算ノード２４３は出力側２３３と接続されている。
【００６７】
図１によれば、各出力側２３１，２３２，２３３にはレーザダイオード３１０，３２０，３３０を接続することができる。それぞれの出力側の選択のために、スイッチング可能な増幅ユニット２５１〜２７６はディジタル選択入力側２１７に接続されている。それぞれの出力側２３１，２３２および２３３に属する増幅ユニット２５１〜２７６は選択入力側２１７におけるディジタル制御信号によりスイッチオン／スイッチオフされる。さらに、スイッチング可能な増幅ユニット２５１〜２７６はスイッチング入力側２１１，２１２，２１３，２１４，２１５および２１６におけるスイッチング信号によりスイッチングされる。スイッチング可能な増幅ユニット２５１〜２７６の入力側は電流入力側２０１，２０２，２０３，２０４，２０５，２０６に接続されている。
【００６８】
例えば、電流入力側２０１における入力電流を増幅して出力側２３３に出力したい場合には、スイッチング入力側２１１におけるスイッチング信号と選択入力側２１７における選択信号とによってスイッチング可能な増幅ユニット２７１をスイッチオンする。さらに、別の電流をスイッチング可能な増幅ユニット２７２，２７３，２７４，２７５によってスイッチングし、増幅してもよい。この場合、スイッチング可能な増幅ユニット２７１〜２７６の出力電流は電流加算ノード２４３において加算される。
【００６９】
図１の実施例に代えて、電流増幅器５１５および５１６によってスイッチング増幅装置２００内においてもスケーリング機能が実現されるようにしてもよい。このために、図２Ａのスイッチング増幅装置２００は、例えばスイッチング可能な増幅ユニット１つごとに４つの並列接続された増幅ユニット（図示なし）を有しており、これら並列接続された４つの増幅ユニットはそれぞれ増幅に１／４の割合で寄与する。並列接続された個々の増幅ユニットはスイッチング増幅装置２００の増幅を調整するための手段を形成している。スケーリングの調整のために、並列接続された個々の増幅ユニットはｒビット幅のデータ線（図示なし）によってスイッチオンまたはスイッチオフが可能である。
【００７０】
スイッチング増幅装置２００の代替的な実施形態は図２Ｂに概略的なブロック図として示されている。この実施例では、スイッチング増幅装置は、スイッチング増幅装置２００の電流入力側２０１，２０２，２０３，２０４，２０５および２０６のうちの１つに直接接続された電流スイッチ２８１，２８２，２８３，２８４，２８５および２８６を有している。電流スイッチ２８１，２８２，２８３，２８４，２８５および２８６の制御入力側はスイッチング入力側２１１，２１２，２１３，２１４，２１５および２１６と接続されている。
【００７１】
スイッチングされたすべての入力電流は加算装置２４４において加算され、選択スイッチ２８７によって切替入力側２１７における選択信号に応じて出力増幅器２５７，２６７，２７７にスイッチングされる。出力増幅器２５７，２６７および２７７の出力側はスイッチング増幅装置２００の出力側２３１，２３２，２３３に接続されている。
【００７２】
本発明は、図１〜２Ｂに示された実施形態に限定されるものではない。例えば、スイッチング増幅装置２００を別の構造とすることも可能である。同様に、ディジタルアナログ変換器１０１〜１０５の接続を互いに変えてもよい。その場合、３つ以上のディジタルアナログ変換器を多重に直列接続することも可能である。
【図１】
2009260351.tif 000003
【図２Ａ】
2009260351.tif 000004
【図２Ｂ】
2009260351.tif 000005