(57)【要約】【課題】出力電流の変更に対し安価に対応することができる、電流制御方式の優れた直流−直流変換装置を提供する。【解決手段】本発明を適用した電流制御方式のＤＣ／ＤＣコンバータは、出力電圧を分圧して制御回路ＩＣのＩＮ端子にフィードバックする出力電圧設定手段としての抵抗素子を制御回路ＩＣに外付けすることによって、所望の出力電圧に設定する。負荷となるＩＣが必要とする電圧が変更になったときには、その度に新規設計を行なうことなく、制御回路ＩＣに外付けされる抵抗素子を取り替えるだけで対応することが可能であり、開発費や工数を削減できる。【選択図】  図１
2009118692.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧のレベルを変換する直流−直流変換装置であって、
出力電圧を入力端子で帰還して、出力電圧を制御する制御回路と、
一端が前記制御回路の電圧出力端子に接続されるとともに他端がコンデンサを介して接地されるコイルと、
前記コイル及び前記コンデンサ間の電圧を出力電圧として、該出力電圧を前記制御回路の入力端子に帰還する帰還路上に配設された、１以上の抵抗素子を用いて該出力電圧を分圧することによりそのレベルを設定する出力電圧設定手段と、
を具備することを特徴とする直流−直流変換装置。
【請求項２】
前記制御回路は、
スイッチング動作により、前記コイルへの電圧印加を制御するスイッチング手段と、
前記スイッチング手段に流れ込む第１の電流を検出するスイッチ電流検出手段と、
前記電圧出力端子より出力される出力電圧、及び前記スイッチ電流検出手段により検出された前記第１の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するスイッチ制御手段と、
を備えることを特徴とする請求項１に記載の直流−直流変換装置。
【請求項３】
前記制御回路は、
スイッチング動作により、前記コイルへの電圧印加を制御するスイッチング手段と、
前記スイッチング手段に流れ込む第１の電流を検出するスイッチ電流検出手段と、
前記スイッチ電流検出手段により検出された前記第１の電流の波形に対して傾斜を補償する第２の電流を生成する電流生成手段と、
前記電圧出力端子より出力される出力電圧、及び前記電流生成手段により生成された前記第２の電流が付加された前記第１の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するスイッチ制御手段と、
を備えることを特徴とする請求項１に記載の直流−直流変換装置。
【請求項４】
前記制御回路は、前記入力端子後にバッファを備える、
ことを特徴とする請求項１に記載の直流−直流変換装置。
【請求項５】
前記電流生成手段は、起動直後に最大となり、前記基準電圧の昇圧に応じて下降し、前記基準電圧が前記所定の電圧に達したときに最小となるように電流値が変動する前記第２の電流を生成する、
ことを特徴とする請求項２又は３のいずれかに記載の直流−直流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧の電圧値を変換する直流−直流変換装置に係り、特に、半導体回路などで構成される電子機器内部で使用する電圧を一定に保つための直流−直流変換装置に関する。
【０００２】
さらに詳しくは、本発明は、電流制御方式により直流電圧の電圧値を変換する直流−直流変換装置に係り、特に、出力電流の変更に対し安価に対応する直流−直流変換装置に関する。
【背景技術】
【０００３】
半導体回路などで構成された電子機器では、内部で使用する電圧を一定に保つために直流−直流変換装置（以下では、「ＤＣ／ＤＣコンバータ」とも呼ぶ）によって電池出力の定電圧化を行なうのが一般的である。例えば、ノートブックＰＣのようなバッテリ駆動の電子機器の場合、オペレーション時間と友のバッテリの出力端子電圧は低下していくので、ＤＣ／ＤＣコンバータにより内部回路の駆動に適した一定電圧に保つ必要がある。
【０００４】
電子機器を起動した際、ＤＣ／ＤＣコンバータで突入電流や出力電圧の発振が生ずるおそれがある。これに対し、電圧制御方式を採用して起動時に基準電圧をコンデンサにより徐々に上昇させるソフトスタートを行なうことで、突入電流や出力電圧の発振を抑制することができる（例えば、特許文献１を参照のこと）。
【０００５】
図３には、電圧制御方式ＤＣ／ＤＣコンバータの構成例を示している。図示のＤＣ／ＤＣコンバータ１は、制御回路１１と、チョーク・コイルＬ１と、コンデンサＣ１で構成される。チョーク・コイルＬ１の一端は、制御回路１１のＬＸ端子に接続され、他端はコンデンサＣ１を介して接地される。チョーク・コイルＬ１とコンデンサＣ１の間の電圧がＤＣ／ＤＣコンバータの出力電圧Ｖoである。また、この出力電圧Ｖoは、制御回路１１のＩＮ端子にフィードバックされる。
【０００６】
制御回路１１内部では、ＩＮ端子にフィードバックされた出力電圧Ｖoが抵抗Ｒ１及び抵抗Ｒ２により抵抗分割された電圧と、可変の基準電圧源により生じる基準電圧ＶREFが比較器２１により比較される。その比較結果、すなわち２入力の差を増幅した電圧ＶFBは、さらに後段の比較器２３において、三角波発振器２４より供給される三角波ＶCTと比較される。その比較結果、すなわちＶFBとＶCTの差を増幅した電圧信号は、制御信号としてＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｅ  Ｍｏｄｕｌａｔｉｏｎ）制御ＦＥＴ（ Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）ドライブ回路２５に供給される。ＰＷＭ制御ＦＥＴドライブ回路２５は、この制御信号に基づくパルス幅のパルス波を出力する。この出力パルス波は、チョーク・コイルＬ１並びにコンデンサＣ１へ印加する電圧を制御する各スイッチングＦＥＴ（スイッチＮ１及びスイッチＮ２）それぞれのゲートに供給される。すなわち、ＰＷＭ制御ＦＥＴドライブ回路２５の出力パルスにより、スイッチＮ１及びスイッチＮ２のスイッチング動作が制御され、この結果、チョーク・コイルＬ１並びにコンデンサＣ１への電圧印加のデューティ値、すなわち出力電圧Ｖoが制御される。
【０００７】
つまり、図示の電圧制御方式ＤＣ／ＤＣコンバータ１では、起動時に基準電圧ＶREFを下げておくことにより、ＶFBの値が低レベルに抑えられ、ＰＷＭ制御ＦＥＴドライブ回路２５の出力パルス幅も狭くなり、電圧印加のデューティ値、すなわち、出力電圧Ｖoも低くなる。したがって、起動時に、基準電圧源が基準電圧ＶREFを徐々に上昇させるようにソフトスタートを行なうことによって、出力電圧Ｖoも徐々に上昇するように制御され、起動時の突入電流や出力電圧の発振を抑制することができる。
【０００８】
また、近年の半導体回路の製造プロセスの微細化に伴う動作周波数の向上により、ＤＣ／ＤＣコンバータもより高速な応答特性が求められている。上述した電圧制御方式のＤＣ／ＤＣコンバータでは、周波数特性が狭く、フィードバック制御における位相補償の制御が困難であることから、応答特性を向上させることが困難である。そこで、電圧制御方式ＤＣ／ＤＣコンバータの代わりに、電流制御方式ＤＣ／ＤＣコンバータを用いる方法がある。電流制御方式ＤＣ／ＤＣコンバータは、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作するＤＣ／ＤＣコンバータを実現することができる。
【０００９】
図４には、電流制御方式ＤＣ／ＤＣコンバータの構成例を示している。図示のＤＣ／ＤＣコンバータ１０１は、制御回路１１１と、チョーク・コイルＬ１と、コンデンサＣ１で構成される。チョーク・コイルＬ１の一端は、制御回路１１１のＬＸ端子に接続され、他端はコンデンサＣ１を介して接地される。チョーク・コイルＬ１とコンデンサＣ１の間の電圧がＤＣ／ＤＣコンバータの出力電圧Ｖoである。また、この出力電圧Ｖoは、制御回路１１１のＩＮ端子にフィードバックされる。
【００１０】
この制御回路１１１内部では、ＩＮ端子にフィードバックされた出力電圧Ｖoが抵抗Ｒ１及び抵抗Ｒ２により抵抗分割された電圧と、可変の基準電圧源により生じる基準電圧ＶREFが比較器１２１により比較される。一方、スイッチＮ１のドレインに接続された抵抗Ｒ５を流れる電流が電流検出アンプ１２４によって検出され、その電流検出アンプ１２４の出力電流が抵抗ＲSを流れて、電圧ＶRSが発生する。比較器１２３は、この電圧ＶRSを前段の比較器１２１による比較結果ＶFBと比較し、その比較結果をＲＳフリップフロップ１２７のリセット端子に供給する。ＲＳフリップフロップ１２７のセット端子にはクロック信号発生器１２８から所定のクロック信号ＣＬＫが供給される。ＲＳフリップフロップ１２７は、これらの信号に基づいて、制御信号をＰＷＭ制御ＦＥＴドライブ回路１２９に供給する。
【００１１】
つまり、出力電圧Ｖoが低くなるとき、抵抗Ｒ５を流れる電流の量が減り、電圧ＶRSが下がり、比較器１２３の出力はロー・レベルとなるので、ＰＷＭ制御ＦＥＴドライブ回路１２９の出力パルス幅が広くなり、チョーク・コイルＬ１及びコンデンサＣ１への電圧印加のデューティ値が上昇する（すなわち、出力電圧Ｖoが上昇する）。逆に、出力電圧Ｖoの電位が高くなると、基準電圧ＶREFとの差が小さくなり、比較器１２１の出力ＶFBの値が低くなり、後段の比較器１２３の出力がハイ・レベルとなるので、ＰＷＭ制御ＦＥＴドライブ回路１２９の出力パルス幅が狭くなり、チョーク・コイルＬ１及びコンデンサＣ１への電圧印加のデューティ値が低下する（すなわち、出力電圧oが低下する）。
【００１２】
ここで、スロープ補償回路１２５は、電流検出アンプ１２４によって検出される、スイッチＮ１のドレインに接続された抵抗Ｒ５を流れる電流の波形に対して、傾斜を補償するためのスロープ電流Ｉslopeを生成する。スロープ補償回路１２５が、起動直後には最大となり、基準電圧ＶREFの昇圧に応じて降下し、基準電圧ＶREFが所定の電圧に達したときに最小となるようにスロープ電流Ｉslopeを変化させることによって、起動時の突入電流や過大電圧の発生、出力電圧の発振を抑制することができる（例えば、特許文献２を参照のこと）。
【００１３】
電子機器内で使用する電圧は通常１種類ではなく複数の電圧が必要とされており、装置が必要とする電圧の種類と同数のＤＣ／ＤＣコンバータが用意される。また、半導体集積回路の低電圧化が急速に進んでおり、各回路が必要とする電圧が頻繁に変更する。このような場合、ＤＣ／ＤＣコンバータを新規に設計しなければならなくなるという問題がある。
【００１４】
例えば、図３に示した電圧制御方式のＤＣ／ＤＣコンバータや、図４に示した電流制御方式のＤＣ／ＤＣコンバータにおいて、出力電圧ＶoをＩＮ端子にフィードバックするライン上に、制御回路１１（若しくは１１１）の外付けとなる電圧変換バッファを配設し、規定出力電圧と同じ電圧値を返すことで出力電圧Ｖoを変更することができる。
【００１５】
図５並びに図６には、図３に示した電圧制御方式のＤＣ／ＤＣコンバータ、図４に示した電流制御方式のＤＣ／ＤＣコンバータに対し外付けの電圧変換バッファを配設した回路構成例をそれぞれ示している。各図では、ＤＣ／ＤＣコンバータの規定出力電圧は５．０Ｖであるが、２．５Ｖ出力に変更したいときには、外付けバッファと抵抗を用いて出力電圧を昇圧して、規定出力電圧と同じ電圧値をＩＮ端子に返すことで、出力電圧の変更を実現している。電圧制御方式のＤＣ／ＤＣコンバータでは、制御回路の外付けバッファにより電圧変更に対応した製品は、既に一般的に用いられている。
【００１６】
しかしながら、制御回路ＩＣに外付けされた電圧変換バッファを配設すると、コスト増大を招来するという問題がある。
【００１７】
【特許文献１】特開２００３−２２４９６７号公報
【特許文献２】特開２００７−２３６０７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明の目的は、半導体回路などで構成される電子機器内部で使用する電圧を一定に保つための優れた直流−直流変換装置を提供することにある。
【００１９】
本発明のさらなる目的は、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができる、電流制御方式の優れた直流−直流変換装置を提供することにある。
【００２０】
本発明のさらなる目的は、出力電流の変更に対し安価に対応することができる、優れた直流−直流変換装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明は、上記課題を参酌してなされたものであり、直流電圧のレベルを変換する直流−直流変換装置であって、
出力電圧を入力端子で帰還して、出力電圧を制御する制御回路と、
一端が前記制御回路の電圧出力端子に接続されるとともに他端がコンデンサを介して接地されるコイルと、
前記コイル及び前記コンデンサ間の電圧を出力電圧として、該出力電圧を前記制御回路の入力端子に帰還する帰還路上に配設された、１以上の抵抗素子を用いて該出力電圧を分圧することによりそのレベルを設定する出力電圧設定手段と、
を具備することを特徴とする直流−直流変換装置である。
【００２２】
半導体回路などで構成された電子機器では、内部で使用する電圧を一定に保つために、直流−直流変換装置によって電池出力の定電圧化を行なうのが一般的である。近年では、近年の半導体回路の製造プロセスの微細化に伴う動作周波数の向上により、直流−直流変換装置にも高速な応答特性が求められており、応答特性がよく、且つ、周波数特性も広いという特徴を持つ電流制御方式の直流−直流変換回路が提案されている。
【００２３】
また、電子機器内では複数の電圧が使用されることや、半導体集積回路の低電圧化により使用電圧が頻繁に変更されることから、直流−直流変換装置も電圧変更に対応する必要がある。電圧制御方式の直流−直流変換装置などにおいて、規定出力電圧と同じ電圧値を返す電圧変換バッファを制御回路に外付けして電圧レベルを変更する例もあるが、コスト増大を招来する。
【００２４】
これに対し、本発明は、出力電圧を制御する制御回路と、一端が前記制御回路の電圧出力端子に接続されるとともに他端がコンデンサを介して接地されるコイルを備え、前記コイル及び前記コンデンサ間の電圧を出力電圧とするタイプの直流−直流変換装置であるが、該出力電圧を前記制御回路の入力端子にフィードバックする帰還路上に出力電圧設定手段を配設することで、電圧の変更に対応するようにしている。この出力電圧設定手段は、１以上の抵抗素子を用いて該出力電圧を分圧することによりそのレベルを設定するようにしている。
【００２５】
抵抗素子は、ＩＣ回路上で実装される抵抗体に比べるとバラツキが少なく、高精度の抵抗を用いることにより、直流−直流変換装置の出力電圧精度が高いものとなる。また、負荷となるＩＣが必要とする電圧が変更になったときには、その度に新規設計を行なうことなく、制御回路ＩＣに外付けされる抵抗素子を取り替えるだけで対応することが可能であり、開発費や工数を削減することができる。
【００２６】
ここで、制御回路が電流制御方式により出力電圧を制御することによって、直流−直流変換装置は、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができるようになる。
【００２７】
具体的には、電流制御方式の制御回路は、スイッチング動作により、前記コイルへの電圧印加を制御するスイッチング手段と、前記スイッチング手段に流れ込む第１の電流を検出するスイッチ電流検出手段と、前記電圧出力端子より出力される出力電圧、及び前記スイッチ電流検出手段により検出された前記第１の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するスイッチ制御手段で構成することができる。
【００２８】
また、電流制御方式の制御回路には、起動時の突入電流や過大電圧の発生、出力電圧の発振といった問題がある。
【００２９】
そこで、制御回路は、さらに前記スイッチ電流検出手段により検出された前記第１の電流の波形に対して傾斜を補償する第２の電流を生成する電流生成手段を備え、前記スイッチ制御手段は、前記電圧出力端子より出力される出力電圧、及び前記電流生成手段により生成された前記第２の電流が付加された前記第１の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するようにしてもよい。
【００３０】
このような場合、電流制御手段は、起動直後に最大となり、基準電圧の昇圧に応じて下降し、基準電圧が所定の電圧に達したときに最小となるように電流値が変動する第２の電流を生成することによって、起動時の突入電流や過大電圧の発生、出力電圧の発振を好適に抑制することができる。
【００３１】
上述したように、電流制御方式の直流−直流変換装置は、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができる。したがって、位相補償定数を内蔵しても、十分な周波数特性を確保することができる。このため、制御回路は、前記入力端子後にバッファを挿入しても問題はない。そのバッファの各端子を制御回路ＩＣのピンに出しておくことで、出力電圧設定手段を構成する分圧抵抗の抵抗比によって、直流−直流変換装置の出力電圧を設定する機能を好適に実現することができる。一般に、ＩＣ回路内で実装される抵抗よりも、外付けの抵抗の方が高精度であることから、本発明に係る直流−直流変換装置は高い出力電圧精度を得ることができる。
【発明の効果】
【００３２】
本発明によれば、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができる、電流制御方式の優れた直流−直流変換装置を提供することができる。
【００３３】
また、本発明によれば、出力電流の変更に対し安価に対応することができる、電流制御方式の優れた直流−直流変換装置を提供することができる。
【００３４】
本発明を適用した電流制御方式のＤＣ／ＤＣコンバータは、出力電圧を分圧して制御回路ＩＣのＩＮ端子にフィードバックする出力電圧設定手段としての抵抗素子を制御回路ＩＣに外付けすることによって、所望の出力電圧に設定することができる。一般に、抵抗素子は、ＩＣ回路上で実装される抵抗体に比べるとバラツキが少なく、高精度の抵抗を用いることにより出力電圧精度が高いものとなる。また、負荷となるＩＣが必要とする電圧が変更になったときには、その度にＤＣ／ＤＣコンバータの新規設計を行なうことなく、制御回路ＩＣに外付けされる抵抗素子を取り替えるだけで対応することが可能であり、開発費や工数を削減することができる。
【００３５】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照しながら本発明の実施形態について詳解する。
【００３７】
図１には、本発明の一実施形態に係るＤＣ／ＤＣコンバータの構成を示している。図示のＤＣ／ＤＣコンバータ１００は、電流制御方式であるが、制御回路１１１と、チョーク・コイルＬ１と、コンデンサＣ１と、分圧用の抵抗Ｒ３及びＲ４により構成される。チョーク・コイルＬ１の一端は制御回路１１１のＬＸ端子に接続され、他端は当該ＤＣ／ＣＤコンバータ１００の出力端子に接続される。この出力端子は、コンデンサＣ１を介して接地されている。この出力端子からの出力電圧Ｖoが負荷（図示しない電子機器など）に供給される。また、この出力端子は２つの抵抗Ｒ３及びＲ４を介して接地され、また、これらの抵抗Ｒ３及びＲ４の接続点は制御回路１１１のＩＮ端子後のバッファ１３０に接続されている。言い換えれば、出力電圧Ｖoは、抵抗Ｒ３及びＲ４により分圧してから、制御回路１１１のＩＮ端子後のバッファ１３０に入力される。なお、チョーク・コイルＬ１は、本明細書中では一例としてチョーク・コイルを用いるように説明したが、それ以外の種類のコイルを適用することも可能である。また、コンデンサＣ１として使用されるコンデンサの種類も、同様に、限定されない。
【００３８】
制御回路１１１内部では、ＩＮ端子後にバッファ１３０が挿入され、このバッファ出力が直列に繋がる抵抗Ｒ１及び抵抗Ｒ２を介して接地されている。抵抗Ｒ１及び抵抗Ｒ２の接続点は、入力された２つの電圧を比較する比較器１２１の反転入力端子に接続される。
【００３９】
比較器１２１の非反転入力端子には、基準電圧ＶREFを供給する可変型基準電圧源の正側端子が接続される。可変型電圧源の負側端子は接地されている。比較器１２１の出力端子は、後段の比較器１２３の反転入力端子に接続されている。
【００４０】
比較器１２３の非反転入力端子は、抵抗ＲＳを介して接地されるとともに、加算器１２６の出力に接続されている。加算器１２６の２入力は、電流検出アンプ１２４の出力端子、並びに、基準電圧ＶREFの値に応じてスロープ補償電流Ｉslopeを出力するスロープ補償回路１２５の出力端子にそれぞれ接続されている。電流検出アンプ１２４は、スイッチＮ１に接続された抵抗ＲＳに流れる電流を検出する。
【００４１】
スロープ補償回路１２５は、電流検出アンプ１２４の出力電流が少ない場合であっても、比較器１２３の非反転入力端子に印加される電圧のパルス波形を維持するための回路であり、起動直後に最大となり、基準電圧の昇圧に応じて下降し、基準電圧が所定の電圧に達したときに最小となるように電流値が変動するスロープ補償電流Ｉslopeを生成することによって、起動時の突入電流や過大電圧の発生、出力電圧の発振を好適に抑制する。スロープ補償回路１２５の構成とその動作特性については、例えば本出願人に既に譲渡されている特開２００７−２３６０７１号公報（段落００４８〜００７０）を参照されたい。
【００４２】
ＲＳフリップフロップ１２７のリセット端子Ｒには比較器１２３の出力が接続され、セット端子Ｓにはパルス波のクロック信号ＣＬＫを出力するクロック信号発生器１２８の出力端子が接続されている。また、ＲＳフリップフロップ１２７の出力端子Ｑは、スイッチングＦＥＴを駆動させるＰＷＭ制御ＦＥＴドライブ回路１２９の入力端子に接続される。
【００４３】
ＰＷＭ制御ＦＥＴドライブ回路１２９は、スイッチングＦＥＴからなる２つのスイッチＮ１及びスイッチＮ２の駆動信号を出力する回路である。すなわち、ＰＷＭ制御ＦＥＴドライブ回路１２９の出力端子は、スイッチＮ１及びスイッチＮ２の各ゲートに接続され、ＲＳフリップフロップ１２７から供給される制御信号のパルス幅に基づいてスイッチＮ１及びスイッチＮ２のスイッチング動作（オン／オフ切り換え）を行なうことによって、ＬＸ端子から出力される出力パルスのデューティ値を制御する。
【００４４】
スイッチＮ１のドレインは、抵抗Ｒ５を介して制御回路１１１のＵＮＲＥＧ端子に接続され、ソースは、スイッチＮ２のドレインとともに、制御回路１１１のＬＸ端子に接続されている。また、スイッチＮ２のソースは、制御回路１１１のＧＮＤ端子を介して接地されている。
【００４５】
次に、制御回路１１１の動作について説明する。
【００４６】
出力電圧Ｖoは、分圧抵抗Ｒ３及びＲ４によってＲ４／（Ｒ３＋Ｒ４）に分圧された後、ＩＮ端子にフィードバックされる。ＩＮ端子の後にはバッファが挿入されており、ＩＮ端子としてのＩＣピンを高インピーダンスに保つことができる。バッファ出力は、電圧抵抗Ｒ１及び抵抗Ｒ２によって抵抗分割された後、比較器１２１において、基準電圧ＶREFと比較される。この比較結果ＶFBは、さらに後段の比較器１２３の反転入力端子に供給される。
【００４７】
電流検出アンプ１２４は、抵抗Ｒ５に流れる電流、すなわち、スイッチＮ１のドレインに流れる電流を検出して出力する。スロープ補償回路１２５は、基準電圧ＶREFに応じたスロープ補償電流Ｉslopeを出力する。加算器１２６は、電流検出アンプ１２４の出力電流と、スロープ補償回路１２５が出力したスロープ補償電流Ｉslopeを加算する。この加算された電流は、抵抗ＲＳに流れ、電圧ＶRSが発生する。この電圧ＶRSは、比較器１２３の非反転入力端子に印加される。
【００４８】
例えば、起動直後の場合、抵抗Ｒ３に流れる電流は小さいので、電流検出アンプ１２４の出力電流も小さく、その出力電流によって電圧ＶRSはほとんど変化しない。このため、比較器１２３の非反転入力端子に印加される電圧がロー・ベルで固定され、チョーク・コイルＬ１に突入電流が発生してしまうおそれがある。そこで、スロープ補償回路１２５は、基準電圧ＶREFの値に基づいてスロープ補償電流Ｉslopeを出力し、起動直後の状態であっても、仮想的に抵抗Ｒ３に電流が流れているようにみせかけ、電圧ＶRSのパルス波形に対して直線状の傾斜（スロープ）を補償し、波形整形を行なう。
【００４９】
スロープ補償回路１２５は、基準電圧ＶREFの値に基づいて、例えば起動直後に電流検出アンプ１２４の出力電流が小さいときは、印加電圧に傾斜が現れるように、大きなスロープ補償電流Ｉslopeを出力する。また、スロープ補償回路１２５は、通常動作時などで電流検出アンプ１２４の出力電流が大きいときは、印加電圧がダイナミックレンジを越えないように、小さなスロープ補償電流Ｉslopeを出力する。
【００５０】
比較器１２３は、その前段の比較器１２１による比較結果ＶFBと電圧ＶRSを比較し、その比較結果、すなわち、差分を増幅したものをＲＳフリップフロップ１２７のリセット端子Ｒに供給する。また、クロック信号発生器１２８は、所定のクロック信号ＣＬＫをＲＳフリップフロップ１２７のセット端子Ｓに供給する。ＲＳフリップフロップ１２７は、これらの信号に基づいて制御信号を生成し、出力端子Ｑより出力して、ＰＷＭ制御ＦＥＴドライブ回路１２９に供給する。
【００５１】
ＰＷＭ制御ＦＥＴドライブ回路１２９は、ＲＳフリップフロップ１２７からの制御信号に基づいてパルス波を出力し、そのパルス幅によってスイッチＮ１及びスイッチＮ２のスイッチング動作を制御する。つまり、ＰＷＭ制御ＦＥＴドライブ回路１２９は、出力パルスのパルス幅の大小によって、チョーク・コイルＬ１及びコンデンサＣ１ への電圧印加量、すなわち、デューティ値を調整し、出力電圧Ｖoの値を制御するようにしている。
【００５２】
図１に示したＤＣ／ＤＣコンバータ１００は、電流制御方式であるから、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができる。
【００５３】
また、位相補償定数を制御回路１０１に内蔵しても十分な周波数特性を確保することができるから、ＩＮ端子後にバッファを挿入しても問題ない。そして、そのバッファの各端子を当該回路ＩＣのピンに出しておくことで、また、上述したように、ＤＣ／ＤＣコンバータ１００の出力から帰還される電圧Ｖoを抵抗Ｒ３及びＲ４により分圧してから、制御回路１０１のＩＮ端子に入力される。したがって、抵抗Ｒ３及びＲ４の抵抗比によって、ＤＣ／ＤＣコンバータ１００の出力電圧を設定する機能を実現することができる。図１に示したＤＣ／ＤＣコンバータ１００によれば、制御回路１０１内の基準電圧ＶREFに対し、分圧抵抗Ｒ３及びＲ４によって下式（１）で表される出力電圧Ｖoに変更することができる。
【００５４】
【数１】
2009118692.tif 000003
【００５５】
一般に、ＩＣ回路内で実装される抵抗よりも、外付けの抵抗の方が高精度であることから、ＤＣ／ＤＣコンバータ１００は高い出力電圧精度を得ることができる。
【００５６】
また、図２には、本発明の他の実施形態に係るＤＣ／ＤＣコンバータの構成を示している。出力電圧Ｖoは、抵抗Ｒ３及びＲ４により分圧してから、制御回路１１１のＩＮ端子に入力される点では、図１と同様である。図１に示した例では、ＤＣ／ＤＣコンバータ１００の出力端子は２つの抵抗Ｒ３及びＲ４を介して接地され、また、これらの抵抗Ｒ３及びＲ４の接続点は制御回路１１１のＩＮ端子のバッファに接続されている。これに対し、図２では、ＤＣ／ＤＣコンバータ１００−２の出力端子はＩＮ端子後のバッファの非反転入力端子に接続され、また、同バッファの出力端子は２つの抵抗Ｒ３及びＲ４を介して接地され、これらの抵抗Ｒ３及びＲ４の接続点がバッファの反転入力端子に接続されている。
【００５７】
したがって、図２に示した回路構成では、制御回路１０１内の基準電圧ＶREFに対し、分圧抵抗Ｒ３及びＲ４によって下式（２）で表される出力電圧Ｖoに変更することができる。
【００５８】
【数２】
2009118692.tif 000004
【００５９】
図１に示した回路構成は主に出力電圧Ｖoを高く変更する用途に用いることができ、逆に、図２に示した回路構成は主に出力電圧Ｖoを低く変更する用途に用いることができる。
【産業上の利用可能性】
【００６０】
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。
【００６１】
本発明に係る直流−直流変換装置は、半導体回路などで構成されたさまざまな電子機器の電源回路として適用することができる。
【００６２】
要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。
【図面の簡単な説明】
【００６３】
【図１】図１は、本発明の一実施形態に係るＤＣ／ＤＣコンバータの構成を示した図である。
【図２】図２は、本発明の他の実施形態に係るＤＣ／ＤＣコンバータの構成を示した図である。
【図３】図３は、電圧制御方式ＤＣ／ＤＣコンバータの構成例を示した図である。
【図４】図４は、電流制御方式ＤＣ／ＤＣコンバータの構成例を示した図である。
【図５】図５は、図３に示した電圧制御方式ＤＣ／ＤＣコンバータの制御回路に対し、出力電圧を変更するための外付けバッファを装備した構成例を示した図である。
【図６】図６は、図４に示した電流制御方式ＤＣ／ＤＣコンバータの制御回路に対し、出力電圧を変更するための外付けバッファを装備した構成例を示した図である。
【符号の説明】
【００６４】
１００…ＤＣ／ＤＣコンバータ
１１１…制御回路
１２１…比較器
１２３…比較器
１２４…電流検出アンプ
１２５…スロープ補償回路
１２６…加算器
１２７…ＲＳフリップフロップ
１２８…クロック信号発生器
１２９…ＰＷＭ制御ＦＥＴ回路
１３０…バッファ
【図１】
2009118692.tif 000005
【図２】
2009118692.tif 000006
【図３】
2009118692.tif 000007
【図４】
2009118692.tif 000008
【図５】
2009118692.tif 000009
【図６】
2009118692.tif 000010