(57)【要約】【課題】効率的なパターン設計を行うことが可能なパターン作成方法を提供する。【解決手段】パターンのエッジ間距離とプロセス裕度指標値との関係がエッジ間距離規定箇所毎に規定された参照テーブルを用意する工程ＳＴ１２と、参照テーブルに規定された前記関係を参照して設計パターンを作成する工程ＳＴ１３とを備える。【選択図】図１
2009272326.tif 000002
【特許請求の範囲】
【請求項１】
パターンのエッジ間距離とプロセス裕度指標値との関係がエッジ間距離規定箇所毎に規定された参照テーブルを用意する工程と、
前記参照テーブルに規定された前記関係を参照して設計パターンを作成する工程と、
を備えたことを特徴とするパターン作成方法。
【請求項２】
半導体装置の設計パターンを用意する工程と、
パターンのエッジ間距離とプロセス裕度指標値との関係がエッジ間距離規定箇所毎に規定された参照テーブルを用意する工程と、
前記参照テーブルに規定された前記関係を参照して前記設計パターンを評価する工程と、
を備えたことを特徴とするパターン評価方法。
【請求項３】
前記設計パターンを評価する工程は、
前記設計パターンから評価箇所を抽出する工程と、
前記評価箇所のエッジ間距離を求める工程と、
前記参照テーブルに規定された前記関係を参照して、前記評価箇所のエッジ間距離に応じたプロセス裕度指標値を求める工程と、
を含むことを特徴とする請求項２に記載のパターン評価方法。
【請求項４】
前記設計パターンの作成工程において、パターンのデザインルールをチェックするテーブルを参照して設計パターンを評価することを特徴とする請求項２又は３記載のパターン評価方法。
【請求項５】
請求項１に記載の方法で作成された設計パターンに基づくマスクパターンを有するフォトマスクを用意する工程と、
前記マスクパターンを半導体基板上のフォトレジストに転写する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン作成方法、パターン評価方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体集積回路）の微細化及び高集積化に伴い、設計パターンの設計時間や設計パターンの検査時間が増大してきている。そのため、効率的なパターン設計方法や効率的なパターン評価方法が望まれている（例えば、特許文献１参照）。
【０００３】
半導体集積回路のパターン設計では、予め決められたデザインルールを満たすように設計が行われる。しかしながら、プロセス裕度が高い箇所でも低い箇所でも一律に同一のデザインルールを適用しているため、チップ面積の増大や製造歩留まりの低下の大きな要因となっている。したがって、従来は効率的なパターン設計を行うことは困難であった。
【０００４】
また、半導体集積回路の設計パターン検査では、プロセス裕度の低い危険箇所を抽出するために、モデルベースシミュレーションが行われている。しかしながら、モデルベースシミュレーションでは、半導体集積回路の高集積化に伴い膨大な計算時間が必要となる。したがって、従来は効率的なパターン評価を行うことは困難であった。
【特許文献１】特開２００６−１２６７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、効率的なパターン設計やパターン評価を行うことが可能な方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の第１の視点に係るパターン作成方法は、パターンのエッジ間距離とプロセス裕度指標値との関係がエッジ間距離規定箇所毎に規定された参照テーブルを用意する工程と、前記参照テーブルに規定された前記関係を参照して設計パターンを作成する工程と、を備える。
【０００７】
本発明の第２の視点に係るパターン評価方法は、半導体装置の設計パターンを用意する工程と、パターンのエッジ間距離とプロセス裕度指標値との関係がエッジ間距離規定箇所毎に規定された参照テーブルを用意する工程と、前記参照テーブルに規定された前記関係を参照して前記設計パターンを評価する工程と、を備える。
【発明の効果】
【０００８】
本発明によれば、効率的なパターン設計やパターン評価を行うことが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。
【００１０】
（実施形態１）
図１は、本発明の第１の実施形態に係るパターン設計方法の概略を示したフローチャートである。
【００１１】
まず、半導体装置（半導体集積回路装置）の設計回路として、半導体集積回路の回路図（circuit diagram）を用意する（ＳＴ１１）。
【００１２】
また、上記設計回路から設計パターンを作成する際に参照する参照テーブルとして、デザインルールテーブルを用意する（ＳＴ１２）。この参照テーブルには、パターンのエッジ間距離とプロセス裕度の指標となるプロセス裕度指標値との関係が、エッジ間距離規定箇所毎に規定されている。プロセス裕度が低くなる箇所が、エッジ間距離規定箇所として設定される。エッジ間距離には、パターン幅やパターン間のスペース幅が含まれる。プロセス裕度は、パターン転写プロセスにおける各種プロセスパラメータの許容変動量の度合いを表すものである。例えば、プロセス裕度には、フォトリソグラフィにおける露光量（ドーズ量）の変動に対する裕度（露光裕度）や、フォトリソグラフィにおける焦点位置の変動に対する裕度（焦点深度）等が含まれる。プロセス裕度指標値には、プロセス裕度自体の値の他、プロセス裕度に対して相関関係を有する値も含まれる。例えば、パターン転写プロセスのプロセスパラメータが所定量変動したときに、不良が発生する確率（不良確率）や不良が発生しない確率（非不良確率）等も、プロセス裕度指標値に含まれる。
【００１３】
図２は参照テーブルの概念を模式的に示した図である。また、図３はエッジ間距離規定箇所について示した図であり、図４はエッジ間距離規定箇所を決めるための特定エッジ部分について示した図である。以下、説明を加える。
【００１４】
一般的に、フォトリソグラフィによって得られたフォトレジストパターンは、設計パターン通りには形成されない。特に、パターンのコーナー部や終端部の近傍では、フォトレジストパターンの設計パターンからのずれ量が大きくなる。すなわち、パターンのコーナー部や終端部の近傍では、エッジ移動量が大きくなる箇所が生じやすい。また、パターン形状とＯＰＣ処理のエッジ分割点の位置とシミュレーション点の位置との関係からもエッジ移動量が大きくなる箇所が系統的に発生する。したがって、そのようなエッジ移動量が大きくなりやすい箇所を特定エッジ部分として規定する。図４は、そのような特定エッジ部分について示した図である。
【００１５】
図４（ａ）は、９０度コーナー近傍の特定エッジ部分を示している。図４（ａ）に示すように、９０度コーナーから距離Ｄoa離れた位置に、領域幅Ｅoaを有する特定エッジ部分Outer Aが規定される。図４（ｂ）は、２７０度コーナー近傍の特定エッジ部分を示している。図４（ｂ）に示すように、２７０度コーナーから距離Ｄia離れた位置に、領域幅Ｅiaを有する特定エッジ部分Inner Aが規定される。図４（c）は、パターン終端部近傍の特定エッジ部分を示している。図４（ｃ）に示すように、終端から距離Ｄob離れた位置に、領域幅Ｅobを有する特定エッジ部分Outer Bが規定される。
【００１６】
図３は、図４に示した特定エッジ部分に基づいて規定されるエッジ間距離規定箇所の一例を示した図である。図３では、長さの異なる複数のクランクパターン（パターン幅Ｗ）の例について示している。図３（ａ）は、長さが相対的に長いクランクパターンの場合である。特定エッジ部分Outer Aと特定エッジ部分Inner Aとがオーバーラップした領域が、エッジ間距離規定箇所Ｓ１として規定される。図３（ｂ）は、図３（ａ）のクランクパターンよりも短いクランクパターンの場合である。エッジ間距離規定箇所Ｓ１の他、特定エッジ部分Inner Aどうしがオーバーラップした領域がエッジ間距離規定箇所Ｓ２として規定される。図３（ｃ）は、図３（ｂ）のクランクパターンよりもさらに短いクランクパターンの場合である。この場合には、Outer AとInner Aとがオーバーラップし、Inner Aどうしがオーバーラップし、さらにOuter Aどうしもオーバーラップしており、これらのオーバーラップ領域がエッジ間距離規定箇所Ｓ３として規定される。
【００１７】
なお、上述した例では、特定エッジ部分（Outer A、Inner A、Outer B）と該特定エッジ部分に隣接する特定エッジ部分とによって規定される部分（例えば、特定エッジ部分と隣接特定エッジ部分とで挟まれた部分）をエッジ間距離規定箇所として規定したが、特定エッジ部分と該特定エッジ部分に隣接するエッジ（特定エッジ部分以外のエッジ部分も含まれる）とによって規定される部分（例えば、特定エッジ部分と隣接エッジとで挟まれた部分）を、エッジ間距離規定箇所として規定してもよい。
【００１８】
図２は、上述した図３及び図４等に基づいて規定される参照テーブルの概念を模式的に示した図である。図２において、Ｗ（ｎｍ）はエッジ間距離規定箇所のエッジ間距離（パターン幅）の設計値であり、Ｐ（％）はプロセス裕度指標値である。
【００１９】
例えば、Outer Aどうしがオーバーラップするエッジ間距離規定箇所では、パターン幅Ｗが１００ｎｍの場合にはプロセス裕度指標値Ｐが８０％となり、パターン幅Ｗが１１０ｎｍの場合にはプロセス裕度指標値Ｐが９０％となり、パターン幅Ｗが１２０ｎｍの場合にはプロセス裕度指標値Ｐが１００％となる。また、Outer AとInner Aとがオーバーラップするエッジ間距離規定箇所では、パターン幅Ｗが１００ｎｍの場合にはプロセス裕度指標値Ｐが８０％となり、パターン幅Ｗが１１０ｎｍの場合にはプロセス裕度指標値Ｐが９０％となり、パターン幅Ｗが１２０ｎｍの場合にはプロセス裕度指標値Ｐが１００％となる。また、Inner Aどうしがオーバーラップするエッジ間距離規定箇所では、パターン幅Ｗが１００ｎｍの場合にはプロセス裕度指標値Ｐが６０％となり、パターン幅Ｗが１１０ｎｍの場合にはプロセス裕度指標値Ｐが８０％となり、パターン幅Ｗが１２０ｎｍの場合にはプロセス裕度指標値Ｐが１００％となる。
【００２０】
図３（ｃ）のエッジ間距離規定箇所Ｓ３では、すでに述べたように、Outer AとInner Aとがオーバーラップし、Inner Aどうしがオーバーラップし、さらにOuter Aどうしがオーバーラップしている。このような場合、エッジ間距離規定箇所Ｓ３のプロセス裕度指標値は、上記３つのオーバーラップ部分のプロセス裕度指標値の積で表される。例えば、パターン幅Ｗが１００ｎｍの場合には、Outer Aどうしのオーバーラップ部分でのプロセス裕度指標値Ｐは８０（％）、Outer AとInner Aとのオーバーラップ部分でのプロセス裕度指標値Ｐは８０（％）、Inner Aどうしのオーバーラップ部分でのプロセス裕度指標値Ｐは６０（％）である。したがって、エッジ間距離規定箇所Ｓ３のプロセス裕度指標値Ｐは、Ｐ＝８０（％）×８０（％）×６０（％）であり、約３８（％）となる。
【００２１】
図２に示した参照テーブルでは、プロセス裕度指標値Ｐに応じたデザインルール（パターン幅Ｗ）が規定されている。
【００２２】
図１のフローチャートに戻ると、ＳＴ１１及びＳＴ１２のステップの後、図２の参照テーブルに規定されたエッジ間距離（パターン幅Ｗ）とプロセス裕度指標値Ｐとの関係を参照して、設計回路の設計パターンを作成する（ＳＴ１３）。例えば、レイアウト面積よりもプロセス裕度を優先したい領域、すなわち不良確率をできるだけ低くしたい領域では、プロセス裕度指標値Ｐが所望の値よりも高くなるように（例えば、プロセス裕度指標値Ｐが９０％以上となるように）、パターン幅Ｗを適宜設定して、設計パターンを作成する。また、プロセス裕度よりもレイアウト面積を優先したい領域、すなわちレイアウト面積をできるだけ小さくしたい領域では、パターン幅Ｗが小さくなるように（例えば、パターン幅Ｗが１１０ｎｍ以下となるように）して、設計パターンを作成する。
【００２３】
次に、Ｓ１３のステップで作成された設計パターン（レイアウトパターン）に対してデザインルールチェック（ＤＲＣ）を行う（ＳＴ１４）。このデザインルールチェックでは、所望のデバイス特性又は一定のプロセス指標値に基づくプロセス裕度を満たすためのパターン幅（パターンスペースも含む）の条件が示されたテーブルが参照される。さらに、デザインルールチェックの判定を行う（ＳＴ１５）。デザインルールチェックの判定結果が所定の条件を満たしていない場合には、ＳＴ１３のステップに戻る。デザインルールチェックの判定結果が所定の条件を満たしている場合には、プロセス裕度チェックを行う（ＳＴ１６）。このプロセス裕度チェックでは、パターンのエッジ間距離とプロセス裕度指標値との関係がエッジ間距離規定箇所毎に規定された参照テーブルが参照される。さらに、プロセス裕度チェックの判定を行う（ＳＴ１７）。プロセス裕度チェックの判定結果が所定の条件を満たしていない場合には、ＳＴ１３のステップに戻る。プロセス裕度チェックの判定結果が所定の条件を満たしている場合には、その時点で作成されている設計パターンが最終的な設計パターンとなり、最終的なレイアウトが決定される（ＳＴ１８）。
【００２４】
以上のように、本実施形態によれば、パターンのエッジ間距離（パターン幅Ｗ）とプロセス裕度指標値Ｐとの関係がエッジ間距離規定箇所毎に規定された参照テーブルを予め用意しておき、そのような参照テーブルを参照して設計回路の設計パターンを作成する。そのため、要求されるレイアウト面積及び要求されるプロセス裕度に応じた適切なデザインルールを用いて、設計パターンを作成することができる。したがって、レイアウト面積及び製造歩留まりの適正化をはかることができ、効率的なパターン設計を行うことが可能となる。
【００２５】
図５は、本実施形態の変更例を示したフローチャートである。なお、基本的なフローは図１に示したフローチャートと同様であるため、詳細な説明は省略する。
【００２６】
上述した実施形態では、図２に示した参照テーブルを用いたが、本変更例では、図２に示した参照テーブルに加えて他のルールテーブルも参照テーブルとして用いている。図５のフローチャートでは、図２に示したデザインルールテーブルを参照テーブルＡとし、他のルールテーブルを参照テーブルＢとしている。他のルールテーブルでは、プロセス裕度を考慮せずに、１つのデザインルール値が規定されているだけである。
【００２７】
参照テーブルＡ及び参照テーブルＢは、用途に応じて使い分けられる。例えば、１つの集積回路チップにロジック回路部とメモリ回路部を形成する場合を考える。メモリ回路部では、リダンダンシー技術により、不良メモリセルを救済することが可能である。そこで、メモリ回路部については、参照テーブルＢを用いて、できるだけ高密度のパターンレイアウトを行う。その結果として、不良メモリセルが生じた場合には、リダンダンシー技術によって不良メモリセルを救済する。一方、ロジック回路部では、リダンダンシー技術を用いることができないため、不良箇所が生じないようにパターンレイアウトを行う必要がある。そこで、ロジック回路部では、図２に示したような参照テーブルＡを用い、高いプロセス裕度が得られるデザインルールでパターンレイアウトを行う。このように、参照テーブルＡ及び参照テーブルＢを１つの集積回路チップで使い分けることで、効率的なパターン設計を行うことが可能となる。
【００２８】
図６は、本実施形態における参照テーブル（ルールテーブル）の変更例を示した図である。図７は、図６に示した参照テーブルに関するパターンを示した図である。図７（ａ）、図７（ｂ）及び図７（ｃ）に示したパターンはそれぞれ、図３（ａ）、図３（ｂ）及び図３（ｃ）に示したパターンに対応している。
【００２９】
図７に示すように、クランクパターンの中央直線部の長さＬに応じてクランクパターンが分類され、パターンＡ、パターンＢ及びパターンＣが規定されている。そして、図６に示すように、パターンＡ、パターンＢ及びパターンＣそれぞれについて、パターン幅（デザインルール）Ｗとプロセス裕度指標値Ｐとの関係が、参照テーブルに設定されている。以下、説明を加える。
【００３０】
すでに述べたことからわかるように、図３（ａ）のパターンの中央直線部（図７（ａ）の長さＬの部分に対応）では、エッジ間距離規定箇所Ｓ１でプロセス裕度指標値が最小になる。したがって、図３（ａ）に示したパターン（すなわち、図７（ａ）に示したパターンＡ）では、エッジ間距離規定箇所Ｓ１でのエッジ間距離（パターン幅Ｗ）とプロセス裕度指標値Ｐとの関係を参照テーブルに記載する。エッジ間距離規定箇所Ｓ１では、Outer AとInner Aとがオーバーラップしている。図２を参照すると、Ｗ＝１００ｎｍの場合にＰ＝８０％、Ｗ＝１１０ｎｍの場合にＰ＝９０％、Ｗ＝１２０ｎｍの場合にＰ＝１００％である。したがって、パターンＡでは、パターン幅Ｗとプロセス裕度指標値Ｐとの関係は図６のように表される。
【００３１】
また、図３（ｂ）のパターンの中央直線部（図７（ｂ）の長さＬの部分に対応）では、エッジ間距離規定箇所Ｓ２でプロセス裕度指標値が最小になる。したがって、図３（ｂ）に示したパターン（すなわち、図７（ｂ）に示したパターンＢ）では、エッジ間距離規定箇所Ｓ２でのエッジ間距離（パターン幅Ｗ）とプロセス裕度指標値Ｐとの関係を参照テーブルに記載する。エッジ間距離規定箇所Ｓ２では、Inner Aどうしがオーバーラップしている。図２を参照すると、Ｗ＝１００ｎｍの場合にＰ＝６０％、Ｗ＝１１０ｎｍの場合にＰ＝８０％、Ｗ＝１２０ｎｍの場合にＰ＝１００％である。したがって、パターンＢでは、パターン幅Ｗとプロセス裕度指標値Ｐとの関係は図６のように表される。
【００３２】
また、図３（ｃ）のパターンの中央直線部（図７（ｃ）の長さＬの部分に対応）では、エッジ間距離規定箇所Ｓ３でプロセス裕度指標値が最小になる。したがって、図３（ｃ）に示したパターン（すなわち、図７（ｃ）に示したパターンＣ）では、エッジ間距離規定箇所Ｓ３でのエッジ間距離（パターン幅Ｗ）とプロセス裕度指標値Ｐとの関係を参照テーブルに記載する。エッジ間距離規定箇所Ｓ３では、Outer AとInner Aとがオーバーラップし、Inner Aどうしがオーバーラップし、さらにOuter Aどうしがオーバーラップしている。したがって、すでに述べたように、エッジ間距離規定箇所Ｓ３のプロセス裕度指標値は、上記３つのオーバーラップ部分のプロセス裕度指標値の積で表される。図２を参照すると、Ｗ＝１００ｎｍの場合、Outer Aどうしのオーバーラップ部分でのＰの値は８０（％）、Outer AとInner Aとのオーバーラップ部分でのＰの値は８０（％）、Inner Aどうしのオーバーラップ部分でのＰの値は６０（％）である。したがって、Ｗ＝１００ｎｍの場合には、Ｐ＝８０（％）×８０（％）×６０（％）＝約３８（％）となる。同様に、Ｗ＝１１０ｎｍの場合には、Ｐ＝９０（％）×９０（％）×８０（％）＝約６５（％）となる。Ｗ＝１２０ｎｍの場合には、Ｐ＝１００（％）×１００（％）×１００（％）＝１００（％）となる。したがって、パターンＣでは、パターン幅Ｗとプロセス裕度指標値Ｐとの関係は図６のように表される。
【００３３】
上述した図６及び図７の例では、クランクパターンを例に説明を行ったが、各種のパターンについて図６に示したような参照テーブル（デザインルールテーブル）を作成することができる。また、上述したクランクパターンの例では、パターン幅Ｗとプロセス裕度指標値Ｐとの関係が記載された参照テーブルについて説明したが、着目するパターンと隣接するパターンとの関係（例えば、着目するパターンと隣接するパターンとの距離）とプロセス裕度指標値との関係が記載された参照テーブルを作成することもできる。そして、そのような各種参照テーブルを参照して設計を行うことで、図２に示したような参照テーブルを用いた場合と同様、要求に応じた適切なデザインルールを用いて設計パターンを作成することができる。したがって、レイアウト面積及び製造歩留まりの適正化をはかることができ、効率的なパターン設計を行うことが可能となる。
【００３４】
なお、本実施形態で説明した方法は、自動配置配線（Ｐ＆Ｒ）に適用することも可能である。すなわち、図２や図６等に示したような参照テーブル（デザインルールテーブル）を参照しながら、予め決められた要求（例えば、プロセス裕度指標値の最小値に対する要求）を満たすように、設計回路から設計パターンを自動配置配線ツールが自動的に生成するようにする。例えば、プロセス裕度指標値が８０％以上となるように設計パターンを生成したい場合には、参照テーブル（デザインルールテーブル）を参照しながら、プロセス裕度指標値が８０％以上となるような最小パターン幅で、設計パターンを自動的に生成するようにする。このように、本実施形態で説明した方法を自動配置配線（Ｐ＆Ｒ）に適用することで、要求に応じた適切なデザインルールを用いて、設計パターンを自動的に生成することができ、効率的なパターン設計を行うことが可能となる。
【００３５】
（実施形態２）
図８は、本発明の第２の実施形態に係るパターン評価方法の概略を示したフローチャートである。
【００３６】
まず、半導体装置（半導体集積回路装置）の設計回路として、半導体集積回路の回路図（circuit diagram）を用意する（ＳＴ２１）。
【００３７】
また、上記設計回路から設計パターンを作成する際に参照する参照テーブルを用意する（ＳＴ２２）。この参照テーブルは、第１の実施形態で示したエッジ間距離とプロセス裕度指標値との関係が規定された参照テーブル（図２や図６に示したような参照テーブル）でもよいし、プロセス裕度を考慮しない参照テーブルでもよい。
【００３８】
次に、参照テーブルを参照して設計回路の設計パターンを作成する（ＳＴ２３）。第１の実施形態で示したエッジ間距離とプロセス裕度指標値との関係が規定された参照テーブルーブルを用いた場合には、第１の実施形態で述べたような方法で設計パターンを作成する。
【００３９】
次に、Ｓ２３のステップで作成された設計パターン（レイアウトパターン）に対してデザインルールチェック（ＤＲＣ）を行う（ＳＴ２４）。さらに、デザインルールチェックの判定を行う（ＳＴ２５）。デザインルールチェックの判定結果が所定の条件を満たしていない場合には、ＳＴ２３のステップに戻る。デザインルールチェックの判定結果が所定の条件を満たしている場合には、予め用意された参照テーブルを参照してプロセス裕度チェックを行う（ＳＴ２６、ＳＴ２７）。さらに、プロセス裕度チェックの判定を行う（ＳＴ２８）。本実施形態では、ＳＴ２６の参照テーブルとして図２に示したような参照テーブルを用い、この参照テーブルを参照してＳＴ２７のプロセス裕度チェックを行う。以下、ＳＴ２６〜ＳＴ２８のステップについて具体的に説明する。
【００４０】
まず、ＳＴ２３のステップで作成された設計パターンから評価箇所を抽出する。具体的には、まず、図４（ａ）及び図４（ｂ）で示したようなパターンコーナーや図４（ｃ）で示したようなパターン終端部を設計パターンから検出する。そして、パターンコーナーやパターン終端部から所定距離離れたエッジ部分（図４に示した特定エッジ部分Outer A、Inner A及びOuter Bに対応）を抽出する。そして、特定エッジ部分と該特定エッジ部分に隣接する特定エッジ部分とによって規定される部分を、エッジ間距離規定箇所として抽出する。特定エッジ部分と該特定エッジ部分に隣接するエッジ（特定エッジ部分以外のエッジ部分も含まれる）とによって規定される部分を、エッジ間距離規定箇所として抽出してもよい。このようにして抽出されたエッジ間距離規定箇所が設計パターンの評価箇所となる。すなわち、プロセス裕度が低く、危険箇所となる可能性が相対的に高い箇所が評価箇所となる。
【００４１】
このようにして評価箇所を抽出した後、抽出された各評価箇所について、図２の参照テーブルに規定されたエッジ間距離とプロセス裕度指標値との関係を参照して評価を行う。例えば、評価箇所がOuter AとInner Aとによって規定される箇所（図３（ａ）のエッジ間距離規定箇所Ｓ１のような箇所）であり、評価箇所のパターン幅が１１０ｎｍであるとする。この場合、図２の参照テーブルから、該評価箇所のプロセス裕度指標値は９０％となる。このようにして、各評価箇所について、図２に示した参照テーブルを参照して、各評価箇所のエッジ間距離に応じたプロセス裕度指標値を求める。そして、各評価箇所について、プロセス裕度指標値が予め決められた基準を満たすか否かを判断する。このようにしてプロセス裕度チェックを行い、プロセス裕度チェックの判定結果が所定の条件を満たしていない場合には、ＳＴ２３のステップに戻る。
【００４２】
プロセス裕度チェックの判定結果が所定の条件を満たしている場合には、その時点で作成されている設計パターンが最終的な設計パターンとなり、最終的なレイアウトが決定される（ＳＴ２９）。
【００４３】
以上のように、本実施形態によれば、パターンのエッジ間距離（パターン幅Ｗ）とプロセス裕度指標値Ｐとの関係がエッジ間距離規定箇所毎に規定された参照テーブルを予め用意しておき、そのような参照テーブルを参照して設計パターンの評価を行う。したがって、設計パターンの評価箇所に対してルールベースの単純な評価を行えばよいため、短い時間で適正な評価を行うことができ、効率的なパターン評価を行うことが可能となる。
【００４４】
以上、第１及び第２の実施形態について説明したが、第１及び第２の実施形態で説明した方法は、半導体装置の製造方法に適用可能である。図９は、そのような半導体装置の製造方法の概略を示したフローチャートである。
【００４５】
まず、第１の実施形態の方法によって設計された設計パターン（パターンレイアウト）或いは第２の実施形態の方法によって評価された設計パターン（パターンレイアウト）を用意する（ＳＴ５１）。続いて、上記設計パターンに基づくマスクパターンを有するフォトマスクを作製する（ＳＴ５２）。その後、上記フォトマスクに形成されたマスクパターンを半導体基板上のフォトレジストに転写する（ＳＴ５３）。続いて、フォトレジストを現像してフォトレジストパターンを形成する（ＳＴ５４）。さらに、フォトレジストパターンをマスクとして用いて、半導体基板上の導電膜や絶縁膜をエッチングして、所望のパターンを形成する（ＳＴ５５）。
【００４６】
このように、第１及び第２の実施形態で示した方法を半導体装置の製造に適用することで、効率的に半導体装置を製造することが可能となる。
【００４７】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態に係るパターン設計方法の概略を示したフローチャートである。
【図２】本発明の第１及び第２の実施形態に係り、参照テーブルの概念を模式的に示した図である。
【図３】本発明の第１及び第２の実施形態に係り、エッジ間距離規定箇所について示した図である。
【図４】本発明の第１及び第２の実施形態に係り、エッジ間距離規定箇所を決めるための特定エッジ部分について示した図である。
【図５】本発明の第１の実施形態の変更例に係るパターン設計方法の概略を示したフローチャートである。
【図６】本発明の第１の実施形態に係り、参照テーブルの変更例の概念を模式的に示した図である。
【図７】本発明の第１の実施形態に係り、図６に示した参照テーブルに関するパターンを示した図である。
【図８】本発明の第２の実施形態に係るパターン評価方法の概略を示したフローチャートである。
【図９】本発明の第１又は第２の実施形態の方法を用いた半導体装置の製造方法の概略を示したフローチャートである。
【符号の説明】
【００４９】
Ｓ１、Ｓ２、Ｓ３…エッジ間距離規定箇所
Outer A、Inner A、Outer B…特定エッジ部分
Ｗ…パターン幅（エッジ間距離）
Ｐ…プロセス裕度指標値
【図１】
2009272326.tif 000003
【図２】
2009272326.tif 000004
【図３】
2009272326.tif 000005
【図４】
2009272326.tif 000006
【図５】
2009272326.tif 000007
【図６】
2009272326.tif 000008
【図７】
2009272326.tif 000009
【図８】
2009272326.tif 000010
【図９】
2009272326.tif 000011