(57)【要約】【課題】ガンマカーブの設定自由度が高く、様々なガンマカーブを設定可能な表示駆動装置を提供する。【解決手段】Ｍ個（Ｍは正の整数）のガンマ電圧を生成する表示駆動装置であって、Ｍ個より多いＮ個（Ｎは正の整数、Ｍ＜Ｎ）の選択用ガンマ電圧を生成するための複数のガンマ抵抗と、前記Ｍ個のガンマ電圧の内のいずれかを設定するよう制御するための第１の制御信号を出力する第１の制御信号出力回路と、前記Ｎ個の選択用ガンマ電圧の内のいずれかを選択するよう制御するための第２の制御信号を出力する第２の制御信号出力回路と、ｍ番目（ｍは正の整数、１≦ｍ≦Ｍ）のガンマ電圧を設定するための前記第１の制御信号と、ｎ番目（ｎは正の整数、１≦ｎ≦Ｎ）の選択用ガンマ電圧を選択するための前記第２の制御信号とに応じて、ｍ番目のガンマ電圧として、ｎ番目の選択用ガンマ電圧を設定するガンマ電圧設定回路とを備えることを特徴とする表示駆動装置。【選択図】図２
2009271429.tif 000002
【特許請求の範囲】
【請求項１】
Ｍ個（Ｍは正の整数）のガンマ電圧を生成する表示駆動装置であって、
Ｍ個より多いＮ個（Ｎは正の整数、Ｍ＜Ｎ）の選択用ガンマ電圧を生成するための複数のガンマ抵抗と、
前記Ｍ個のガンマ電圧の内のいずれかを設定するよう制御するための第１の制御信号を出力する第１の制御信号出力回路と、
前記Ｎ個の選択用ガンマ電圧の内のいずれかを選択するよう制御するための第２の制御信号を出力する第２の制御信号出力回路と、
ｍ番目（ｍは正の整数、１≦ｍ≦Ｍ）のガンマ電圧を設定するための前記第１の制御信号と、ｎ番目（ｎは正の整数、１≦ｎ≦Ｎ）の選択用ガンマ電圧を選択するための前記第２の制御信号とに応じて、ｍ番目のガンマ電圧として、ｎ番目の選択用ガンマ電圧を設定するガンマ電圧設定回路と、
を備えることを特徴とする表示駆動装置。
【請求項２】
前記ガンマ電圧設定回路は、
前記ｍ番目のガンマ電圧を設定するための前記第１の制御信号と、前記ｎ番目の選択用ガンマ電圧を選択するための前記第２の制御信号とが入力されるラッチ回路と、
前記ｎ番目の選択用ガンマ電圧が入力され、前記ラッチ回路の出力に応じて、前記ｎ番目の選択用ガンマ電圧を通過させるか遮断するかを切り替えるアナログスイッチと、
を備えることを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記第２の制御信号出力回路は、リセット信号を受信し、前記リセット信号に応じて前記ラッチ回路をリセットすることを特徴とする請求項２に記載の表示駆動装置。
【請求項４】
前記ｍ番目のガンマ電圧を設定するための前記第１の制御信号を伝達するための信号線と、前記ｍ番目のガンマ電圧を出力するための出力線とが共用化されていることを特徴とする請求項１から３のいずれか１項に記載の表示駆動装置。
【請求項５】
前記複数のガンマ抵抗の両端は、電源に直接接続されていることを特徴とする請求項１から４のいずれか１項に記載の表示駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動装置に関する。
【背景技術】
【０００２】
ガンマ補正は、輝度データと実際の表示輝度との関係を調整して、より自然に近い表示を得るための補正操作である。輝度データと実際の表示輝度との関係を示したカーブは、ガンマカーブと呼ばれる。なお、カラーディスプレイでは通常、Ｒデータ、Ｇデータ、Ｂデータのガンマカーブは別々に設定される。
【０００３】
液晶ディスプレイのガンマカーブは、液晶ドライバにより設定される。液晶ドライバの中には、Ｋ組のガンマ抵抗群を備え、Ｋ種類のガンマカーブを設定可能なものがある（Ｋは２以上の整数）。このような液晶ドライバは、Ｋ組のガンマ抵抗群の中から１組のガンマ抵抗群を選択することで、Ｋ種類のガンマカーブのうちの１つを設定することができる。しかし、このような液晶ドライバには、Ｋ種類以外のガンマカーブは設定できないという欠点がある。用意されたＫ種類のガンマカーブでは必要なガンマ補正に対処できない場合には、マスクを修正して、液晶ドライバを作り直す必要がある。
【０００４】
なお、特許文献１には、可変抵抗とラッチ回路とを利用してガンマ電圧を生成する表示駆動回路の例が記載されている。
【特許文献１】特開２００４−１１８２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、ガンマカーブの設定自由度が高く、様々なガンマカーブを設定可能な表示駆動装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の実施例は例えば、Ｍ個（Ｍは正の整数）のガンマ電圧を生成する表示駆動装置であって、Ｍ個より多いＮ個（Ｎは正の整数、Ｍ＜Ｎ）の選択用ガンマ電圧を生成するための複数のガンマ抵抗と、前記Ｍ個のガンマ電圧の内のいずれかを設定するよう制御するための第１の制御信号を出力する第１の制御信号出力回路と、前記Ｎ個の選択用ガンマ電圧の内のいずれかを選択するよう制御するための第２の制御信号を出力する第２の制御信号出力回路と、ｍ番目（ｍは正の整数、１≦ｍ≦Ｍ）のガンマ電圧を設定するための前記第１の制御信号と、ｎ番目（ｎは正の整数、１≦ｎ≦Ｎ）の選択用ガンマ電圧を選択するための前記第２の制御信号とに応じて、ｍ番目のガンマ電圧として、ｎ番目の選択用ガンマ電圧を設定するガンマ電圧設定回路とを備えることを特徴とする表示駆動装置である。
【発明の効果】
【０００７】
本発明によれば、ガンマカーブの設定自由度が高く、様々なガンマカーブを設定可能な表示駆動装置を提供することが可能になる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施例を、図面に基づいて説明する。
【０００９】
（第１実施例）
図１は、液晶表示装置１０１の回路構成図である。図１の液晶表示装置１０１は、液晶パネル１１１と、液晶パネル１１１の内部に設けられたゲート駆動回路１１２と、液晶パネル１１１の外部に設けられたソース駆動回路１１３とを備える。ソース駆動回路１１３は、本発明の表示駆動装置の例である。
【００１０】
液晶パネル１１１は、複数の表示素子を有する表示素子部１２１と、複数のアナログスイッチを有するアナログスイッチ部１２２とを備える。液晶パネル１１１は、ここではカラー液晶パネルであるが、モノクロ液晶パネルでもよい。本実施例の液晶パネル１１１は例えば、ＴＦＴ液晶パネルである。
【００１１】
ゲート駆動回路１１２は、液晶パネル１１１にゲート信号を供給する回路である。当該ゲート信号は、各表示素子のゲート電極に供給される。図１には、ゲート信号Ｇ１〜Ｇ９が例示されている。
【００１２】
ソース駆動回路１１３は、液晶パネル１１１にソース信号を供給する回路である。当該ソース信号は、各表示素子のソース電極に供給される。図１には、ソース信号Ｓ１〜Ｓ６が例示されている。ソース駆動回路１１３は、レジスタ回路１３１と、セレクタ回路１３２と、Ｄ／Ａコンバータ回路１３３と、アンプ回路１３４と、ガンマ電圧生成回路１３５と、制御回路１３６とを備える。
【００１３】
レジスタ回路１３１は、画素データを格納するための回路である。当該画素データは、レジスタ回路１３１の代わりに、ソース駆動回路１１３内のＲＡＭに格納されてもよい。セレクタ回路１３２は、液晶パネル１１１に供給する画素データを選択する回路である。Ｄ／Ａコンバータ回路１３３は、画素データを保持するデジタル信号をアナログ信号に変換する回路である。アンプ回路１３４は、画素データを保持するアナログ信号を増幅する回路である。
【００１４】
ガンマ電圧生成回路１３５は、ガンマ補正用のガンマ電圧を生成する回路である。当該ガンマ電圧は、Ｄ／Ａコンバータ回路１３３に供給され、画素データを保持する上記アナログ信号のガンマ補正に利用される。制御回路１３６は、レジスタ回路１３１、セレクタ回路１３２、ガンマ電圧生成回路１３５等を制御するための回路である。
【００１５】
ソース駆動回路１１３からゲート駆動回路１１２には、フィールドの同期信号であるＳＴＶ（Start Vertical）信号と、ラインの同期信号であるＣＫＶ（Clock Vertical）信号とが供給される。ソース駆動回路１１３から液晶パネル１１１には、各ラインの書き込みタイミングを規定するＡＳＷ（Analog Switch）信号と、画素データを保持するＯＵＴ信号とが供給される。
【００１６】
なお、図１の表示装置１０１は、ここでは液晶表示装置であるが、その他の表示装置でも構わない。また、図１の表示パネル１１１は、ここでは液晶パネルであるが、その他の表示パネルでも構わない。
【００１７】
図２は、第１実施例のガンマ電圧生成回路１３５の回路構成図である。図２のガンマ電圧生成回路１３５は、複数のガンマ抵抗２０１と、第１の制御信号生成回路２０２と、第２の制御信号生成回路２０３と、ガンマ電圧設定回路２０４とを備える。
【００１８】
図２のガンマ電圧生成回路１３５は、Ｍ個（Ｍは正の整数）のガンマ電圧を生成するよう構成されている。図２では、これらのガンマ電圧がＶ1〜ＶMで示されている。Ｍの値はここでは、２５６とする。図２のガンマ電圧生成回路１３５は、２５６階調の画像のガンマ補正用に、２５６個のガンマ電圧を生成する。
【００１９】
複数のガンマ抵抗２０１は、Ｍ個より多いＮ個（Ｎは正の整数、Ｍ＜Ｎ）の選択用ガンマ電圧を生成するための抵抗群である。図２では、これらの選択用ガンマ電圧がＷ1〜ＷNで示されている。Ｎの値はここでは、Ｍの値の３倍〜４倍程度、即ち、７６８〜１０２４程度とする。図２では、複数のガンマ抵抗２０１を構成する各抵抗がＲで示されている。複数のガンマ抵抗２０１を構成する抵抗の個数については、後述する。複数のガンマ抵抗２０１を構成する抵抗同士は、直列接続されていても、並列接続されていてもよい。
【００２０】
第１の制御信号出力回路２０２は、第１の制御信号を出力する回路である。第１の制御信号は、Ｍ個のガンマ電圧Ｖ1〜ＶMの内のいずれかを設定するよう制御するための信号である。第１の制御信号は、ガンマ電圧設定回路２０４に供給される。ガンマ電圧設定回路２０４は、第１の制御信号に応じて、ガンマ電圧Ｖ1〜ＶMのいずれかを設定する。図２では、ｍ番目（ｍは正の整数、１≦ｍ≦Ｍ）のガンマ電圧を設定するための第１の制御信号が、Ｘmで示されている。
【００２１】
第２の制御信号出力回路２０３は、第２の制御信号を出力する回路である。第２の制御信号は、Ｎ個の選択用ガンマ電圧Ｗ1〜ＷNの内のいずれかを選択するよう制御するための信号である。第２の制御信号もまた、ガンマ電圧設定回路２０４に供給される。ガンマ電圧設定回路２０４は、第２の制御信号に応じて、選択用ガンマ電圧Ｗ1〜ＷNのいずれかを選択する。図２では、ｎ番目（ｎは正の整数、１≦ｎ≦Ｎ）の選択用ガンマ電圧を選択するための第２の制御信号が、Ｙnで示されている。
【００２２】
ガンマ電圧設定回路２０４は、ガンマ電圧として、選択用ガンマ電圧を設定して出力する回路である。ガンマ電圧設定回路２０４には、第１の制御信号と、第２の制御信号と、選択用ガンマ電圧Ｗ1〜ＷNとが供給される。ガンマ電圧設定回路２０４は、ｍ番目のガンマ電圧を設定するための第１の制御信号Ｘmと、ｎ番目の選択用ガンマ電圧を選択するための第２の制御信号Ｙnとを受信した場合、第１の制御信号Ｘmと第２の制御信号Ｙnとに応じて、ｍ番目のガンマ電圧Ｖmとして、ｎ番目の選択用ガンマ電圧Ｗnを設定する。
【００２３】
以上のように、本実施例では、Ｍ個のガンマ電圧Ｖ1〜ＶMを出力するために、Ｍ個より多いＮ個の選択用ガンマ電圧Ｗ1〜ＷNを生成する。そして、本実施例では、Ｎ個の選択用ガンマ電圧Ｗ1〜ＷNの中から、Ｍ個のガンマ電圧Ｖ1〜ＶMを選択して出力する。よって、本実施例では、選択するガンマ電圧の組合せを変更することにより、様々なガンマカーブを実現することができる。
【００２４】
本実施例では、Ｎの値はここでは、Ｍの値の３倍〜４倍程度とする。Ｎの値がＭの値の３倍よりも小さいと、ガンマカーブの設定自由度が小さすぎる可能性がある。逆にＮの値がＭの値の４倍よりも大きいと、選択用ガンマ電圧の無駄が多すぎる可能性がある。そのため、本実施例では、Ｎの値をＭの値の３倍〜４倍程度とする。ただし、Ｍの値とＮの値との比率は、回路設計者が各自の必要に応じて設定可能である。
【００２５】
図３は、ガンマ電圧設定回路２０４の例を表す。図３のガンマ電圧設定回路２０４は、Ｍ×Ｎ個のラッチ回路２１１-1-1〜２１１-M-Nと、Ｍ×Ｎ個のアナログスイッチ２１２-1-1〜２１２-M-Nとを備える。図３には、ラッチ回路２１１-m-nとアナログスイッチ２１２-m-nとが示されている。
【００２６】
ラッチ回路２１１-m-nには、図３のように、ｍ番目のガンマ電圧を設定するための第１の制御信号Ｘmと、ｎ番目の選択用ガンマ電圧を選択するための第２の制御信号Ｙnとが入力される。ラッチ回路２１１-m-n内に保持される情報は、第１の制御信号Ｘmと第２の制御信号Ｙnとに応じて変化する。
【００２７】
アナログスイッチ２１２-m-nには、図３のように、ｎ番目の選択用ガンマ電圧Ｗnが入力される。そして、アナログスイッチ２１２-m-nは、ラッチ回路２１１-m-nの出力Ｏ-m-nに応じて、ｎ番目の選択用ガンマ電圧Ｗnを通過させるか遮断するかを切り替える。アナログスイッチ２１２-m-nを通過したｎ番目の選択用ガンマ電圧Ｗnは、ｍ番目のガンマ電圧Ｖmとして出力される。
【００２８】
以上のように、上述のガンマ電圧設定回路２０４は、ラッチ回路２１１-1-1〜２１１-M-N及びアナログスイッチ２１２-1-1〜２１２-M-Nにより実現可能である。ラッチ回路２１１-1-1〜２１１-M-N及びアナログスイッチ２１２-1-1〜２１２-M-Nの具体例については、第２乃至第５実施例において説明する。
【００２９】
第１実施例では、ゲート駆動回路１１２は液晶パネル１１１の内部に設けられており、ソース駆動回路１１３は液晶パネル１１１の外部に設けられている。しかし、ゲート駆動回路１１２及びソース駆動回路１１３は、共に液晶パネル１１１の内部に設けられていてもよいし、共に液晶パネル１１１の外部に設けられていてもよい。この場合、ゲート駆動回路１１２は、ソース駆動回路１１３と同じＬＳＩに実装されていても、ソース駆動回路１１３とは異なるＬＳＩに実装されていてもよい。いずれの場合のソース駆動回路１１３も、本発明の表示駆動装置の例である。
【００３０】
以下、第２乃至第５実施例のソース駆動回路１１３（ガンマ電圧生成回路１３５）について説明する。第２乃至第５実施例は、第１実施例の変形例であり、第２乃至第５実施例については、第１実施例との相違点を中心に説明する。
【００３１】
（第２実施例）
図４は、第２実施例のガンマ電圧生成回路１３５の回路構成図である。図４のガンマ電圧生成回路１３５は、複数のガンマ抵抗２０１と、第１の制御信号生成回路２０２と、第２の制御信号生成回路２０３と、ガンマ電圧設定回路２０４とを備える。
【００３２】
第１の制御信号生成回路２０２は、２５６個の第１のデコーダ回路３０１0〜３０１255を備える。第１のデコーダ回路３０１0〜３０１255には、出力するガンマ電圧の識別番号を示すL_DATA信号が入力される。第１のデコーダ回路３０１0〜３０１255はそれぞれ、L_DATA信号に応じて、１番目〜２５６番目のガンマ電圧Ｖ1〜Ｖ256（図２）を設定するための第１のデコード信号Ｌ0〜Ｌ255を出力する。第１のデコード信号Ｌ0〜Ｌ255は、第１の制御信号Ｘ1〜Ｘ256の例である。
【００３３】
このように、第２実施例では、第１実施例におけるＭの値が２５６に設定されている。なお、図４における回路素子等の識別番号は、２進数表記を反映して、図２における回路素子等の識別番号とは「１」だけずれていることに留意されたい。以降の説明ではまず、図２における表記と図４における表記との対応関係を説明し、その後の説明は、原則的に２進数表記を採用して展開する。
【００３４】
第２の制御信号生成回路２０３は、Ｎ個の第２のデコーダ回路３０２0〜３０２N-1と、Ｎ個のインバータバッファ３０３0〜３０３N-1と、Ｎ個のバッファ３０４0〜３０４N-1とを備える。第２のデコーダ回路３０２0〜３０２N-1には、出力する選択用ガンマ電圧の識別番号を示すG_DATA信号が入力される。第２のデコーダ回路３０２0〜３０２N-1はそれぞれ、G_DATA信号に応じて、１番目〜Ｎ番目の選択用ガンマ電圧Ｗ1〜ＷN（図２）を選択するための第２のデコード信号~Ｇ0〜~ＧN-1を出力する。
【００３５】
また、インバータバッファ３０３0〜３０３N-1にはそれぞれ、第２のデコード信号~Ｇ0〜~ＧN-1が入力される。インバータバッファ３０３0〜３０３N-1はそれぞれ、第２のデコード信号~Ｇ0〜~ＧN-1の反転信号Ｅ0〜ＥN-1を出力する。また、バッファ３０４0〜３０４N-1にもそれぞれ、第２のデコード信号~Ｇ0〜~ＧN-1が入力される。バッファ３０４0〜３０４N-1はそれぞれ、第２のデコード信号~Ｇ0〜~ＧN-1の正転信号~Ｅ0〜~ＥN-1を出力する。第２のデコード信号~Ｇ0〜~ＧN-1の反転信号Ｅ0〜ＥN-1及び正転信号~Ｅ0〜~ＥN-1は、第２の制御信号Ｙ1〜Ｙ256の例である。
【００３６】
複数のガンマ抵抗２０１は、直列接続されたＮ−１個のガンマ抵抗Ｒ1〜ＲN-1により構成されている。ガンマ抵抗Ｒ1の左側の電圧が、選択用ガンマ電圧Ｗ1となる。同様に、ガンマ抵抗Ｒ2の左側の電圧が、選択用ガンマ電圧Ｗ2となる。同様に、ガンマ抵抗ＲN-1の左側の電圧が、選択用ガンマ電圧ＷN-1となる。そして、ガンマ抵抗ＲN-1の右側の電圧が、選択用ガンマ電圧ＷNとなる。
【００３７】
複数のガンマ抵抗２０１の左端にはガンマ抵抗Ｒ1が、右端にはガンマ抵抗ＲN-1が位置している。そして、ガンマ抵抗Ｒ1の左側には可変抵抗ＲAが、ガンマ抵抗ＲN-1の右側には可変抵抗ＲBが直列接続されている。複数のガンマ抵抗２０１の両端は、可変抵抗ＲA及びＲBを介して、電源Ｓに接続されている。
【００３８】
ガンマ電圧設定回路２０４は、２５６×Ｎ個のラッチ回路３１１-0-0〜３１１-255-(N-1)と、２５６×Ｎ個のアナログスイッチ３１２-0-0〜３１２-255-(N-1)とを備える。図４のラッチ回路３１１-0-0〜３１１-255-(N-1)はそれぞれ、ラッチ回路２１１-1-1〜２１１-256-N（図３）に対応している。図４のアナログスイッチ３１２-0-0〜３１２-255-(N-1)はそれぞれ、アナログスイッチ２１２-1-1〜２１２-256-N（図３）に対応している。
【００３９】
ラッチ回路３１１-0-0は、クロックドインバータ３２１-0-0と、ＮＡＮＤ回路３２２-0-0と、クロックドインバータ３２３-0-0とを備える。クロックドインバータ３２１-0-0の入力には、第１のデコード信号Ｌ0が入力される。クロックドインバータ３２１-0-0では更に、第２のデコード信号~Ｇ0の反転信号Ｅ0がＮチャンネルトランジスタに、第２のデコード信号~Ｇ0の正転信号~Ｅ0がＰチャンネルトランジスタに供給される。図４では、「１」のときにクロックドインバータ３２１-0-0がイネーブルとなる反転信号Ｅ0のみが示されている。また、ＮＡＮＤ回路３２２-0-0の一方の入力には、クロックドインバータ３２１-0-0の出力とクロックドインバータ３２３-0-0の出力との和が、他方の入力には、リセット信号ＲＳＴが入力される。また、クロックドインバータ３２３-0-0の入力には、ＮＡＮＤ回路３２２-0-0の出力が入力される。クロックドインバータ３２３-0-0では更に、第２のデコード信号~Ｇ0の正転信号~Ｅ0がＮチャンネルトランジスタに、第２のデコード信号~Ｇ0の反転信号Ｅ0がＰチャンネルトランジスタに供給される。図４では、「１」のときにクロックドインバータ３２３-0-0がイネーブルとなる正転信号~Ｅ0のみが示されている。また、アナログスイッチ３１２-0-0の入力には、ＮＡＮＤ回路３２２-0-0の出力が入力される。なお、本段落の説明は、その他のラッチ回路３１１-0-1〜３１１-255-(N-1)及びアナログスイッチ３１２-0-1〜３１２-255-(N-1)にも当てはまる。
【００４０】
以下、図４のガンマ電圧生成回路１３５の動作について説明する。
【００４１】
本実施例では、リセット信号ＲＳＴは、ラッチ回路３１１-0-0〜３１１-255-(N-1)に供給される。ラッチ回路３１１-0-0〜３１１-255-(N-1)はそれぞれ、受信したリセット信号ＲＳＴに応じてリセットされる。本実施例では、リセット信号ＲＳＴが「１」になると、ラッチ回路３１１-0-0〜３１１-255-(N-1)が全てリセットされ、ラッチ回路３１１-0-0〜３１１-255-(N-1)の出力が全て「Ｌ」になる。
【００４２】
一方、リセット信号ＲＳＴが「０」の場合の動作は、次の通りである。００ｈ〜ＦＦｈの内のいずれかを示すL_DATA信号が第１の制御信号生成回路２０２に入力されると、第１のデコード信号Ｌ0〜Ｌ255の内のいずれか１つだけが「Ｈ」になる。また、０ｈ〜（Ｎ−１）ｈの内のいずれかを示すG_DATA信号が第２の制御信号生成回路２０３に入力されると、第２のデコード信号~Ｇ0〜~ＧN-1の内のいずれか１つだけが「Ｌ」になる。
【００４３】
ここで、第１のデコード信号Ｌ1だけが「Ｈ」に、第２のデコード信号~Ｇ2だけが「Ｌ」になったと想定する。この場合、第２のデコード信号~Ｇ2の反転信号Ｅ2は「Ｈ」に、第２のデコード信号~Ｇ2の正転信号~Ｅ2は「Ｌ」になる。これにより、ラッチ回路３１１-1-2の出力のみが「Ｌ」から「Ｈ」に変化し、アナログスイッチ３１２-1-2のみがＯＦＦ状態からＯＮ状態に変化する。その結果、選択用ガンマ電圧Ｗ3が、アナログスイッチ３１２-1-2を通過して、ガンマ電圧Ｖ2として出力される。
【００４４】
図５は、図４のガンマ電圧生成回路１３５の動作に関するタイミングチャートである。図５には、リセット信号ＲＳＴ、L_DATA信号、G_DATA信号、及び反転信号Ｅ0〜Ｅ26が示されている。本実施例では、図５のような動作タイミングにより、ガンマ電圧Ｖ1に対応する選択用ガンマ電圧、ガンマ電圧Ｖ2に対応する選択用ガンマ電圧、ガンマ電圧Ｖ3に対応する選択用ガンマ電圧、、、が順々に設定される。
【００４５】
ここで、図４の複数のガンマ抵抗２０１について説明する。複数のガンマ抵抗２０１を構成するガンマ抵抗の個数は、ここではＮ−１個であるが、Ｎ−１個以外の個数でも構わない。また、複数のガンマ抵抗２０１を構成する各ガンマ抵抗の抵抗値は、ここでは全て同じ値とするが、それに限定する必要はない。例えば、複数のガンマ抵抗２０１の両端に近いガンマ抵抗の抵抗値は、相対的に高くし、複数のガンマ抵抗２０１の両端から遠いガンマ抵抗の抵抗値は、相対的に低くしてもよい。ガンマカーブは一般に、中央部で傾きが小さく、両端部で傾きが大きいからである。
【００４６】
なお、本実施例では、ガンマ電圧生成回路１３５は、Ｒ（赤）データとＧ（緑）データとＢ（青）データとで共通とする。ガンマ電圧生成回路１３５は、これら３種類のデータを時分割方式で処理する。また、本実施例では、図１のＯＵＴ信号も時分割方式の信号とする。本段落の説明内容については、他の実施例にも適用可能である。
【００４７】
（第３実施例）
図６は、第３実施例のガンマ電圧生成回路１３５の回路構成図である。図６のガンマ電圧生成回路１３５は、複数のガンマ抵抗２０１と、第１の制御信号生成回路２０２と、第２の制御信号生成回路２０３と、ガンマ電圧設定回路２０４とを備える。
【００４８】
第１の制御信号生成回路２０２は、２５６個の第１のデコーダ回路３０１0〜３０１255を備える。第１のデコーダ回路３０１0〜３０１255には、L_DATA信号が入力される。第１のデコーダ回路３０１0〜３０１255はそれぞれ、L_DATA信号に応じて第１のデコード信号Ｌ0〜Ｌ255を出力する。
【００４９】
なお、第２実施例の第１のデコーダ回路３０１0〜３０１255は、８ビットのL_DATA信号を取り扱うのに対し、第３実施例の第１のデコーダ回路３０１0〜３０１255は、リセット用の１ビットを含む９ビットのL_DATA信号を取り扱う。
【００５０】
第２の制御信号生成回路２０３は、Ｎ個の第２のデコーダ回路３０２0〜３０２N-1と、Ｎ個のＮＡＮＤ回路３０５0〜３０５N-1と、Ｎ個のＡＮＤ回路３０６0〜３０６N-1とを備える。第２のデコーダ回路３０２0〜３０２N-1には、G_DATA信号が入力される。第２のデコーダ回路３０２0〜３０２N-1はそれぞれ、G_DATA信号に応じて第２のデコード信号~Ｇ0〜~ＧN-1を出力する。
【００５１】
また、ＮＡＮＤ回路３０５0〜３０５N-1の一方の入力にはそれぞれ、第２のデコード信号~Ｇ0〜~ＧN-1が入力され、他方の入力にはそれぞれ、反転リセット信号~ＲＳＴが入力される。ＮＡＮＤ回路３０５0〜３０５N-1はそれぞれ、非リセット状態において、第２のデコード信号~Ｇ0〜~ＧN-1の反転信号Ｅ0〜ＥN-1を出力する。同様に、ＡＮＤ回路３０６0〜３０６N-1の一方の入力にはそれぞれ、第２のデコード信号~Ｇ0〜~ＧN-1が入力され、他方の入力にはそれぞれ、反転リセット信号~ＲＳＴが入力される。ＡＮＤ回路３０６0〜３０６N-1はそれぞれ、非リセット状態において、第２のデコード信号~Ｇ0〜~ＧN-1の正転信号~Ｅ0〜~ＥN-1を出力する。
【００５２】
複数のガンマ抵抗２０１は、直列接続されたＮ−１個のガンマ抵抗Ｒ1〜ＲN-1により構成されている。
【００５３】
ガンマ電圧設定回路２０４は、２５６×Ｎ個のラッチ回路３１１-0-0〜３１１-255-(N-1)と、２５６×Ｎ個のアナログスイッチ３１２-0-0〜３１２-255-(N-1)とを備える。
【００５４】
ラッチ回路３１１-0-0は、クロックドインバータ３２４-0-0と、クロックドインバータ３２５-0-0と、クロックドインバータ３２６-0-0とを備える。クロックドインバータ３２４-0-0の入力には、第１のデコード信号Ｌ0が入力される。クロックドインバータ３２４-0-0では更に、第２のデコード信号~Ｇ0の反転信号Ｅ0がＮチャンネルトランジスタに、第２のデコード信号~Ｇ0の正転信号~Ｅ0がＰチャンネルトランジスタに供給される。図６では、「１」のときにクロックドインバータ３２４-0-0がイネーブルとなる反転信号Ｅ0のみが示されている。また、クロックドインバータ３２５-0-0の入力には、クロックドインバータ３２４-0-0の出力とクロックドインバータ３２６-0-0の出力との和が入力される。また、クロックドインバータ３２６-0-0の入力には、クロックドインバータ３２５-0-0の出力が入力される。クロックドインバータ３２６-0-0では更に、第２のデコード信号~Ｇ0の正転信号~Ｅ0がＮチャンネルトランジスタに、第２のデコード信号~Ｇ0の反転信号Ｅ0がＰチャンネルトランジスタに供給される。図６では、「１」のときにクロックドインバータ３２６-0-0がイネーブルとなる正転信号~Ｅ0のみが示されている。また、アナログスイッチ３１２-0-0の入力には、クロックドインバータ３２５-0-0の出力が入力される。なお、本段落の説明は、その他のラッチ回路３１１-0-1〜３１１-255-(N-1)及びアナログスイッチ３１２-0-1〜３１２-255-(N-1)にも当てはまる。
【００５５】
以下、図６のガンマ電圧生成回路１３５の動作について説明する。
【００５６】
本実施例では、１００ｈ以上を示すL_DATA信号が第１の制御信号生成回路２０２に入力されると、第１のデコード信号Ｌ0〜Ｌ255が全て「Ｌ」になる。この場合に、反転リセット信号~ＲＳＴを「０」にすることで、ＮＡＮＤ回路３０５0〜３０５N-1の出力を全て「Ｈ」、ＡＮＤ回路３０６0〜３０６N-1の出力を全て「Ｌ」にすると、第２のデコード信号~Ｇ0〜~ＧN-1の反転信号Ｅ0〜ＥN-1は全て「Ｈ」に、第２のデコード信号~Ｇ0〜~ＧN-1の正転信号~Ｅ0〜~ＥN-1は全て「Ｌ」になる。これにより、ラッチ回路３１１-0-0〜３１１-255-(N-1)が全てリセットされ、ラッチ回路３１１-0-0〜３１１-255-(N-1)の出力が全て「Ｌ」になる。
【００５７】
一方、反転リセット信号~ＲＳＴが「１」の場合の動作は、次の通りである。０００ｈ〜０ＦＦｈの内のいずれかを示すL_DATA信号が第１の制御信号生成回路２０２に入力されると、第１のデコード信号Ｌ0〜Ｌ255の内のいずれか１つだけが「Ｈ」になる。また、０ｈ〜（Ｎ−１）ｈの内のいずれかを示すG_DATA信号が第２の制御信号生成回路２０３に入力されると、第２のデコード信号~Ｇ0〜~ＧN-1の内のいずれか１つだけが「Ｌ」になる。
【００５８】
ここで、第１のデコード信号Ｌ1だけが「Ｈ」に、第２のデコード信号~Ｇ2だけが「Ｌ」になったと想定する。この場合、第２のデコード信号~Ｇ2の反転信号Ｅ2は「Ｈ」に、第２のデコード信号~Ｇ2の正転信号~Ｅ2は「Ｌ」になる。これにより、ラッチ回路３１１-1-2の出力のみが「Ｌ」から「Ｈ」に変化し、アナログスイッチ３１２-1-2のみがＯＦＦ状態からＯＮ状態に変化する。その結果、選択用ガンマ電圧Ｗ3が、アナログスイッチ３１２-1-2を通過して、ガンマ電圧Ｖ2として出力される。
【００５９】
以上のように、本実施例では、リセット信号ＲＳＴは、ラッチ回路３１１-0-0〜３１１-255-(N-1)には供給されず、反転リセット信号~ＲＳＴの形で第２の制御信号生成回路２０３に供給される。第２の制御信号生成回路２０３は、受信した反転リセット信号~ＲＳＴに応じて、ラッチ回路３１１-0-0〜３１１-255-(N-1)をリセットする。
【００６０】
第３実施例の第１の制御信号生成回路２０２及び第２の制御信号生成回路２０３は、リセット用の構成を含む分、第２実施例のそれらよりも規模が大きくなる。しかしながら、第３実施例のラッチ回路３１１-0-0〜３１１-255-(N-1)は、リセット用の構成を含まない分、第２実施例のそれらよりも規模が小さくなる。よって、第３実施例のガンマ電圧生成回路１３５は、全体として、第２実施例のガンマ電圧生成回路１３５よりも規模を小さくすることができる。
【００６１】
図７は、図６のガンマ電圧生成回路１３５の動作に関するタイミングチャートである。図７には、反転リセット信号~ＲＳＴ、L_DATA信号、G_DATA信号、及び反転信号Ｅ0〜Ｅ26が示されている。本実施例では、図７のような動作タイミングにより、ガンマ電圧Ｖ1に対応する選択用ガンマ電圧、ガンマ電圧Ｖ2に対応する選択用ガンマ電圧、ガンマ電圧Ｖ3に対応する選択用ガンマ電圧、、、が順々に設定される。
【００６２】
（第４実施例）
図８は、第４実施例のガンマ電圧生成回路１３５の回路構成図である。図８のガンマ電圧生成回路１３５は、複数のガンマ抵抗２０１と、第１の制御信号生成回路２０２と、第２の制御信号生成回路２０３と、ガンマ電圧設定回路２０４と、第１のアナログスイッチ部２０５と、第２のアナログスイッチ部２０６と、インバータ２０７とを備える。
【００６３】
第１の制御信号生成回路２０２は、２５６個の第１のデコーダ回路３０１0〜３０１255を備える。第１のデコーダ回路３０１0〜３０１255には、L_DATA信号が入力される。第１のデコーダ回路３０１0〜３０１255はそれぞれ、L_DATA信号に応じて第１のデコード信号Ｌ0〜Ｌ255を出力する。なお、本実施例の第１のデコーダ回路３０１0〜３０１255は、リセット用の１ビットを含む９ビットのL_DATA信号を取り扱う。
【００６４】
第２の制御信号生成回路２０３は、Ｎ個の第２のデコーダ回路３０２0〜３０２N-1と、Ｎ個のＮＡＮＤ回路３０５0〜３０５N-1と、Ｎ個のＡＮＤ回路３０６0〜３０６N-1とを備える。第２のデコーダ回路３０２0〜３０２N-1には、G_DATA信号が入力される。第２のデコーダ回路３０２0〜３０２N-1はそれぞれ、G_DATA信号に応じて第２のデコード信号~Ｇ0〜~ＧN-1を出力する。
【００６５】
複数のガンマ抵抗２０１は、直列接続されたＮ−１個のガンマ抵抗Ｒ1〜ＲN-1により構成されている。
【００６６】
ガンマ電圧設定回路２０４は、２５６×Ｎ個のラッチ回路３１１-0-0〜３１１-255-(N-1)と、２５６×Ｎ個のアナログスイッチ３１２-0-0〜３１２-255-(N-1)とを備える。
【００６７】
第１のアナログスイッチ部２０５は、２５６個の第１のアナログスイッチ３３１0〜３３１255を備える。第１のアナログスイッチ３３１0〜３３１255の入力には、イネーブル信号ＥＮが入力される。第１のアナログスイッチ３３１0〜３３１255はそれぞれ、イネーブル信号ＥＮに応じて、第１のデコード信号Ｌ0〜Ｌ255（第１の制御信号Ｘ1〜Ｘ256）を通過させるか遮断するかを切り替える。
【００６８】
第２のアナログスイッチ部２０６は、Ｎ個の第２のアナログスイッチ３３２0〜３３２N-1を備える。第２のアナログスイッチ３３２0〜３３２N-1の入力には、インバータ２０７を通過したイネーブル信号ＥＮ、即ち、イネーブル信号ＥＮの反転信号が入力される。第２のアナログスイッチ３３２0〜３３２N-1はそれぞれ、イネーブル信号ＥＮの反転信号に応じて、選択用ガンマ電圧Ｗ1〜ＷNを通過させるか遮断するかを切り替える。
【００６９】
図８には更に、２５６本の共用配線４０１0〜４０１255が示されている。これらの共用配線４０１0〜４０１255はそれぞれ、第１のデコード信号Ｌ0〜Ｌ255（第１の制御信号Ｘ1〜Ｘ256）を伝達するための信号線と、ガンマ電圧Ｖ1〜Ｖ256を出力するための出力線とが共用化された配線である。
【００７０】
以下、図８のガンマ電圧生成回路１３５の動作について説明する。
【００７１】
イネーブル信号ＥＮが「１」の場合、第１のアナログスイッチ３３１0〜３３１255は全てＯＮ状態、第２のアナログスイッチ３３２0〜３３２N-1は全てＯＦＦ状態になる。
【００７２】
この場合に、１００ｈ以上を示すL_DATA信号が第１の制御信号生成回路２０２に入力されると、第１のデコード信号Ｌ0〜Ｌ255が全て「Ｌ」になる。この場合に更に、反転リセット信号~ＲＳＴを「０」にすることで、ＮＡＮＤ回路３０５0〜３０５N-1の出力を全て「Ｈ」、ＡＮＤ回路３０６0〜３０６N-1の出力を全て「Ｌ」にすると、第２のデコード信号~Ｇ0〜~ＧN-1の反転信号Ｅ0〜ＥN-1は全て「Ｈ」に、第２のデコード信号~Ｇ0〜~ＧN-1の正転信号~Ｅ0〜~ＥN-1は全て「Ｌ」になる。これにより、ラッチ回路３１１-0-0〜３１１-255-(N-1)が全てリセットされ、ラッチ回路３１１-0-0〜３１１-255-(N-1)の出力が全て「Ｌ」になる。
【００７３】
一方、反転リセット信号~ＲＳＴが「１」の場合の動作は、次の通りである。０００ｈ〜０ＦＦｈの内のいずれかを示すL_DATA信号が第１の制御信号生成回路２０２に入力されると、第１のデコード信号Ｌ0〜Ｌ255の内のいずれか１つだけが「Ｈ」になる。また、０ｈ〜（Ｎ−１）ｈの内のいずれかを示すG_DATA信号が第２の制御信号生成回路２０３に入力されると、第２のデコード信号~Ｇ0〜~ＧN-1の内のいずれか１つだけが「Ｌ」になる。
【００７４】
ここで、第１のデコード信号Ｌ1だけが「Ｈ」に、第２のデコード信号~Ｇ2だけが「Ｌ」になったと想定する。この場合、第２のデコード信号~Ｇ2の反転信号Ｅ2は「Ｈ」に、第２のデコード信号~Ｇ2の正転信号~Ｅ2は「Ｌ」になる。これにより、ラッチ回路３１１-1-2の出力のみが「Ｌ」から「Ｈ」に変化し、アナログスイッチ３１２-1-2のみがＯＦＦ状態からＯＮ状態に変化する。その結果、選択用ガンマ電圧Ｗ3を選択することを示す情報が、ラッチ回路３１１-1-2に記憶される。ただし、第２のアナログスイッチ３３２0〜３３２N-1が全てＯＦＦ状態であるため、選択用ガンマ電圧Ｗ3が出力されることはなく、ＯＮ状態になったアナログスイッチ３１２-1-2によって共用配線４０１1が影響を受けることはない。
【００７５】
このような処理が、全ての第１のデコード信号Ｌ0〜Ｌ255について繰り返される。これにより、ラッチ回路３１１-0-0〜３１１-255-(N-1)の内の２５６個のラッチ回路３１１に、選択する選択用ガンマ電圧Ｗ1〜ＷNに関する情報が記憶される。
【００７６】
本実施例では次に、イネーブル信号ＥＮが「０」に変更される。これにより、第１のアナログスイッチ３３１0〜３３１255は全てＯＦＦ状態、第２のアナログスイッチ３３２0〜３３２N-1は全てＯＮ状態になる。その結果、選択用ガンマ電圧Ｗ1〜ＷNが、対応するアナログスイッチ３１２を通過して、ガンマ電圧Ｖ1〜Ｖ256として出力される。例えば、上記の例でいえば、選択用ガンマ電圧Ｗ3が、アナログスイッチ３１２-1-2を通過して、ガンマ電圧Ｖ2として出力される。
【００７７】
ただし、本実施例では、第１のデコード信号Ｌ0〜Ｌ255（第１の制御信号Ｘ1〜Ｘ256）を伝達するための信号線と、ガンマ電圧Ｖ1〜Ｖ256を出力するための出力線とが共用化されている。そのため、イネーブル信号ＥＮが「０」の場合、第２のデコード信号~Ｇ0〜~ＧN-1は全て「Ｈ」にする必要がある。一方、第１のデコード信号Ｌ0〜Ｌ255については、第２のアナログスイッチ３３２0〜３３２N-1が全てＯＦＦ状態となるため、特定の値に設定する必要はない。
【００７８】
本実施例では、第２のデコード信号~Ｇ0〜~ＧN-1を全て「Ｈ」にする処理の識別番号を、予め規定しておく。そして、G_DATA信号の値をこの番号にすることで、当該処理を開始する。第２のデコーダ回路３０２0〜３０２N-1がフルデコードされていない場合には、デコードされていないG_DATA信号の値を、上記処理の識別番号として利用する。一方、第２のデコーダ回路３０２0〜３０２N-1がフルデコードされている場合には、上記処理の識別番号を規定するために、第２のデコーダ回路３０２0〜３０２N-1のビット数を１ビット増やす必要がある。
【００７９】
第４実施例のガンマ電圧生成回路１３５は、第３実施例のガンマ電圧生成回路１３５にはない第１のアナログスイッチ部２０５と、第２のアナログスイッチ部２０６と、インバータ２０７とを備える。しかしながら、第４実施例では、第１のデコード信号Ｌ0〜Ｌ255（第１の制御信号Ｘ1〜Ｘ256）を伝達するための信号線と、ガンマ電圧Ｖ1〜Ｖ256を出力するための出力線とが共用化されている。よって、第４実施例のガンマ電圧生成回路１３５は、全体として、第３実施例のガンマ電圧生成回路１３５よりも規模を小さくすることができる。
【００８０】
図９は、図８のガンマ電圧生成回路１３５の動作に関するタイミングチャートである。図９には、反転リセット信号~ＲＳＴ、イネーブル信号ＥＮ、L_DATA信号、G_DATA信号、及び反転信号Ｅ0〜Ｅ26が示されている。本実施例では、図９のような動作タイミングにより、ガンマ電圧Ｖ1に対応する選択用ガンマ電圧、ガンマ電圧Ｖ2に対応する選択用ガンマ電圧、ガンマ電圧Ｖ3に対応する選択用ガンマ電圧、、、が順々に設定される。
【００８１】
（第５実施例）
図１０は、第５実施例のガンマ電圧生成回路１３５の回路構成図である。図１０のガンマ電圧生成回路１３５は、複数のガンマ抵抗２０１と、第１の制御信号生成回路２０２と、第２の制御信号生成回路２０３と、ガンマ電圧設定回路２０４と、第１のアナログスイッチ部２０５と、第２のアナログスイッチ部２０６と、インバータ２０７とを備える。
【００８２】
第１の制御信号生成回路２０２は、２５６個の第１のデコーダ回路３０１0〜３０１255を備える。第１のデコーダ回路３０１0〜３０１255には、L_DATA信号が入力される。第１のデコーダ回路３０１0〜３０１255はそれぞれ、L_DATA信号に応じて第１のデコード信号Ｌ0〜Ｌ255を出力する。なお、本実施例の第１のデコーダ回路３０１0〜３０１255は、リセット用の１ビットを含む９ビットのL_DATA信号を取り扱う。
【００８３】
第２の制御信号生成回路２０３は、Ｎ個の第２のデコーダ回路３０２0〜３０２N-1と、Ｎ個のＮＡＮＤ回路３０５0〜３０５N-1と、Ｎ個のＡＮＤ回路３０６0〜３０６N-1とを備える。第２のデコーダ回路３０２0〜３０２N-1には、G_DATA信号が入力される。第２のデコーダ回路３０２0〜３０２N-1はそれぞれ、G_DATA信号に応じて第２のデコード信号~Ｇ0〜~ＧN-1を出力する。
【００８４】
複数のガンマ抵抗２０１は、直列接続されたＮ−１個のガンマ抵抗Ｒ1〜ＲN-1により構成されている。
【００８５】
ガンマ電圧設定回路２０４は、２５６×Ｎ個のラッチ回路３１１-0-0〜３１１-255-(N-1)と、２５６×Ｎ個のアナログスイッチ３１２-0-0〜３１２-255-(N-1)とを備える。
【００８６】
第１のアナログスイッチ部２０５は、２５６個の第１のアナログスイッチ３３１0〜３３１255を備える。第２のアナログスイッチ部２０６は、Ｎ個の第２のアナログスイッチ３３２0〜３３２N-1を備える。図１０にはさらに、２５６本の共用配線４０１0〜４０１255が示されている。
【００８７】
本実施例のガンマ電圧生成回路１３５には、可変抵抗ＲA及びＲBが設けられていない。そのため、本実施例においては、複数のガンマ抵抗２０１の両端が、電源Ｓに直接接続されている。このように、本実施例のガンマ電圧生成回路１３５は、第２乃至第４実施例では可変抵抗ＲA及びＲBにより行うような選択用ガンマ電圧の調整をも、ガンマ抵抗Ｒ1〜ＲN-1で行う構成になっている。第５実施例のガンマ電圧生成回路１３５は、可変抵抗ＲA及びＲBを含まない分、第４実施例のガンマ電圧生成回路１３５よりも規模を小さくすることができる。
【００８８】
図１０のガンマ電圧生成回路１３５の動作は、図８のガンマ電圧生成回路１３５の動作と同様である。
【００８９】
図１１は、図１０のガンマ電圧生成回路１３５の動作に関するタイミングチャートである。図１１には、反転リセット信号~ＲＳＴ、イネーブル信号ＥＮ、L_DATA信号、G_DATA信号、及び反転信号Ｅ0〜Ｅ26が示されている。本実施例では、図１１のような動作タイミングにより、ガンマ電圧Ｖ1に対応する選択用ガンマ電圧、ガンマ電圧Ｖ2に対応する選択用ガンマ電圧、ガンマ電圧Ｖ3に対応する選択用ガンマ電圧、、、が順々に設定される。
【図面の簡単な説明】
【００９０】
【図１】液晶表示装置の回路構成図である。
【図２】第１実施例のガンマ電圧生成回路の回路構成図である。
【図３】ガンマ電圧設定回路の例を表す。
【図４】第２実施例のガンマ電圧生成回路の回路構成図である。
【図５】第２実施例に関するタイミングチャートである。
【図６】第３実施例のガンマ電圧生成回路の回路構成図である。
【図７】第３実施例に関するタイミングチャートである。
【図８】第４実施例のガンマ電圧生成回路の回路構成図である。
【図９】第４実施例に関するタイミングチャートである。
【図１０】第５実施例のガンマ電圧生成回路の回路構成図である。
【図１１】第５実施例に関するタイミングチャートである。
【符号の説明】
【００９１】
１０１  液晶表示装置
１１１  液晶パネル
１１２  ゲート駆動回路
１１３  ソース駆動回路
１２１  表示素子部
１２２  アナログスイッチ部
１３１  レジスタ回路
１３２  セレクタ回路
１３３  Ｄ／Ａコンバータ回路
１３４  アンプ回路
１３５  ガンマ電圧生成回路
１３６  制御回路
２０１  ガンマ抵抗
２０２  第１の制御信号生成回路
２０３  第２の制御信号生成回路
２０４  ガンマ電圧設定回路
２０５  第１のアナログスイッチ部
２０６  第２のアナログスイッチ部
２０７  インバータ
２１１  ラッチ回路
２１２  アナログスイッチ
３０１  第１のデコーダ回路
３０２  第２のデコーダ回路
３０３  インバータバッファ
３０４  バッファ
３０５  ＮＡＮＤ回路
３０６  ＡＮＤ回路
３１１  ラッチ回路
３１２  アナログスイッチ
３２１  クロックドインバータ
３２２  ＮＡＮＤ回路
３２３  クロックドインバータ
３２４  クロックドインバータ
３２５  クロックドインバータ
３２６  クロックドインバータ
３３１  第１のアナログスイッチ
３３２  第２のアナログスイッチ
４０１  共用配線
【図１】
2009271429.tif 000003
【図２】
2009271429.tif 000004
【図３】
2009271429.tif 000005
【図４】
2009271429.tif 000006
【図５】
2009271429.tif 000007
【図６】
2009271429.tif 000008
【図７】
2009271429.tif 000009
【図８】
2009271429.tif 000010
【図９】
2009271429.tif 000011
【図１０】
2009271429.tif 000012
【図１１】
2009271429.tif 000013