(57)【要約】【課題】ＰＢＧＡ等の代替製品として利用することができるパッケージ構造を実現し、併せてコストの低減化に寄与すること。【解決手段】金属板１１を成形するにあたり、半導体素子が搭載されるダイパッド部１２及び該ダイパッド部に配列される複数のリード部が画定され、かつ、ダイパッド部１２の一部の領域に、端子部ＴＰ及び該端子部を部分的にダイパッド部１２に繋ぐブリッジ部が画定されるように金属板１１をパターニング加工する。次に、端子部ＴＰがダイパッド部１２に繋がっていない部分を覆うようにダイパッド部１２に接着テープＡＴ１，ＡＴ２を貼り付け、最終的にブリッジ部を切断する（ＣＰ）。【選択図】図４
2009010200.tif 000002
【特許請求の範囲】
【請求項１】
金属板を成形する工程であって、半導体素子が搭載されるダイパッド部及び該ダイパッド部に向かって周囲のフレーム部から延在する複数のリード部が画定され、かつ、前記ダイパッド部の一部の領域に、端子部及び該端子部を部分的に前記ダイパッド部に繋ぐブリッジ部が画定されるように当該金属板をパターニング加工して成形する工程と、
前記端子部が前記ダイパッド部に繋がっていない部分を覆うように前記ダイパッド部に接着テープを貼り付ける工程と、
前記ブリッジ部を切断する工程を含むことを特徴とするリードフレームの製造方法。
【請求項２】
前記金属板を成形する際に、さらに前記ダイパッド部の別の一部の領域に、別のダイパッド部及び該別のダイパッド部を部分的に前記ダイパッド部に繋ぐ別のブリッジ部が画定されるように当該金属板をパターニング加工して成形し、
前記接着テープを貼り付ける際に、さらに前記別のダイパッド部が前記ダイパッド部に繋がっていない部分を覆うように前記ダイパッド部に別の接着テープを貼り付け、
前記ブリッジ部を切断する際に、さらに前記別のブリッジ部も切断することを特徴とする請求項１に記載のリードフレームの製造方法。
【請求項３】
前記金属板を成形した後、前記接着テープを貼り付ける前に、当該成形された金属板の表面に金属膜を形成する工程を含むことを特徴とする請求項１又は２に記載のリードフレームの製造方法。
【請求項４】
半導体素子が搭載されるダイパッド部及び該ダイパッド部に向かって周囲のフレーム部から延在する複数のリード部を有すると共に、
前記ダイパッド部の一部の領域にランド状に形成された端子部を有し、
前記端子部が、該端子部の一部を覆って前記ダイパッド部に貼り付けられた接着テープによって固定保持されていることを特徴とするリードフレーム。
【請求項５】
さらに、前記ダイパッド部の別の一部の領域にランド状に形成された別のダイパッド部を有し、
前記別のダイパッド部が、該別のダイパッド部の一部を覆って前記ダイパッド部に貼り付けられた別の接着テープによって固定保持されていることを特徴とする請求項４に記載のリードフレーム。
【請求項６】
前記端子部は、それぞれランド状に形成された複数の端子を含み、各端子は、それぞれの一部が前記接着テープによって前記ダイパッド部に固定保持されていることを特徴とする請求項４に記載のリードフレーム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を実装するパッケージの基板として用いられるリードフレームに関し、特に、ＱＦＰ(Quad Flat Package) やＱＦＮ(Quad Flat Non-leaded package)等の表面実装タイプのパッケージに使用され、多端子化に適応された形状を有するリードフレーム及びその製造方法に関する。
【背景技術】
【０００２】
従来、表面実装タイプの代表的なパッケージとしてＱＦＰが知られている。ＱＦＰの外形は、パッケージ本体から４方向にリード端子が出て（ガルウィング(gull wing) 型リード）、表面実装が行えるようにリード端子の先端部が実装用基板（プリント配線板）に対して平行になる平坦部を有している。また、同じ表面実装タイプのパッケージであるＱＦＮは、ＱＦＰのようにパッケージ本体から４方向にリード端子が突き出た形態ではなく、パッケージ本体の一面の外周部に沿ってリード端子の先端部（外部接続端子）が露出した形態を有している。これらＱＦＰ等のパッケージは、その基板としてリードフレームを用いており、銅（Ｃｕ）等の金属板をエッチングやプレス（「スタンピング」ともいう）等により所要の形状にパターニング加工することで容易に形成することができる。そして、リードフレーム上に形成されたダイパッド部に半導体チップを搭載し、その周囲に形成された各リード部に半導体チップの各電極端子をワイヤでボンディングした後、各リード部のアウターリード部（外部接続端子）が露出するように半導体チップ、ワイヤ等をモールド樹脂で封止することにより、ＱＦＰ等のパッケージを作製することができる。このように、基板材としてリードフレームを使用するＱＦＰ等のパッケージは、その製造に要する工数が比較的少なくて済むため、パッケージコストの面で有利である。
【０００３】
このようなＱＦＰ（パッケージ）の一例は、例えば、特許文献１に記載されている。この特許文献１では、リードフレームのダイパッドが外部に露出された超薄型半導体パッケージやパワーＩＣの外部リードを錫やはんだ等で電解めっき法により表面処理時に、当該ダイパッドにめっき膜が形成されないようにした技術が教示されている。
【０００４】
一方、同じ表面実装タイプのパッケージとして、ＢＧＡ(Ball Grid Array) が知られている。これは、実装面側にはんだボール（外部接続端子）を格子状に配置したエリアアレイ型のパッケージであり、その基材の種類に応じて、プリント基板はプラスチックＢＧＡ（ＰＢＧＡ）、セラミック基板はセラミックＢＧＡ（ＣＢＧＡ）、フィルムテープ基材はテープＢＧＡ（ＴＢＧＡ）などと区別されている。現在主流のＢＧＡはＰＢＧＡであり、ガラスエポキシ系材料等からなるプラスチック基板にワイヤボンディング接続を適用したものである。例えば、プラスチック基板の一方の面に配線パターンを形成すると共に、当該基板に設けたスルーホールを介して他方の面に、当該配線パターンに電気的に接続されるパッドをアレイ状に形成しておき、基板の一方の面に半導体チップを搭載し、この半導体チップの電極端子を当該配線パターンにワイヤでボンディングした後、半導体チップ、ワイヤ等をモールド樹脂で封止し、さらに、基板の他方の面に露出している各パッドにそれぞれ外部接続端子として機能するはんだボールを接合することにより、作製することができる。このように、外部接続端子を格子状に配置したエリアアレイ型のＰＢＧＡは、比較的多くの工数を必要とするため、上述したＱＦＰ等の場合と比べると、パッケージコストは相対的に高くなる。
【０００５】
ＰＢＧＡは、ＱＦＰ等と比べて、端子のピッチが広いため実装が容易であり、外部接続端子がエリアアレイ状に配列されているため端子数の割に小型であり高密度実装に適しており、電気特性が優れているなどの利点がある。このため、ＰＢＧＡは、携帯電話や携帯型情報端末、パソコンのＡＳＩＣデバイスやマイコンデバイス用のパッケージ、フラット型ＴＶ等のデジタル家電用のパッケージ等として広く利用されている。
【特許文献１】特開平８−７００８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように従来のＱＦＰ等のパッケージとＰＢＧＡ等のパッケージとでは、それぞれ一長一短がある。前者のパッケージ（ＱＦＰ等）の場合、製造に要する工数が比較的少なくて済むためコスト面で有利であるというメリットがあるが、後者のパッケージ（ＰＢＧＡ等）と比べて、実装性や高密度実装等の点でやや劣る。
【０００７】
一方、後者のパッケージ（ＰＢＧＡ等）の場合、実装性や高密度実装等の点で有利であるというメリットがあるが、上述したように比較的多くの工数を必要とするため、コスト的に不利である。
【０００８】
このような背景を考慮し、また客先からの要望等も考慮して、ＰＢＧＡ等のパッケージを、これと同等の機能を有するＱＦＰ等のパッケージ形態を有するリードフレームへ置き換えることが検討されている。これが実現できれば、製造コストの面で有利であるからである。
【０００９】
本発明は、かかる従来技術における課題に鑑み創作されたもので、ＰＢＧＡ等の代替製品として利用することができるパッケージ構造を実現し、併せてコストの低減化に寄与することができるリードフレーム及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の従来技術の課題を解決するためには、ＰＢＧＡ等のパッケージをＱＦＰ等のパッケージ（リードフレーム）へ置き換えることが考えられるが、この場合、対象のパッケージは、「ＱＦＰ等のパッケージ形態」＋「露出したパッド」の形態を備える必要があり、その入出力（Ｉ／Ｏ）端子となる外部接続端子をＰＢＧＡ等の外部接続端子（ボール）の位置と合わせる必要がある。このため、ＱＦＰ等のパッケージ（リードフレーム）のダイパッド部は、その内部に、他の部位から電気的に絶縁された端子部位等がランド（島）状に形成されている必要がある。
【００１１】
しかし、一般的にはエッチング等によりリードフレームをパターニング加工（成形）して工程内で流すためには、その端子部位等を当該ダイパッド部に機械的に接続された状態としておかなければ脱落してしまうため、何らかの手段で固定保持しておかなければならない。
【００１２】
これに鑑み、本発明の一形態によれば、金属板を成形する工程であって、半導体素子が搭載されるダイパッド部及び該ダイパッド部に向かって周囲のフレーム部から延在する複数のリード部が画定され、かつ、前記ダイパッド部の一部の領域に、端子部及び該端子部を部分的に前記ダイパッド部に繋ぐブリッジ部が画定されるように当該金属板をパターニング加工して成形する工程と、前記端子部が前記ダイパッド部に繋がっていない部分を覆うように前記ダイパッド部に接着テープを貼り付ける工程と、前記ブリッジ部を切断する工程を含むことを特徴とするリードフレームの製造方法が提供される。
【００１３】
この形態に係るリードフレームの製造方法によれば、ダイパッド部の一部の領域に画定され、ブリッジ部を介して当該ダイパッド部に繋がっている端子部を、後の工程でブリッジ部を切断したときに分離されて脱落しないように、その前の工程でダイパッド部上の所要の箇所（端子部がダイパッド部に繋がっていない部分）を覆うように接着テープを貼り付けている。これによって、最終的にブリッジ部を切断したときに、他の部材（ダイパッド部）から電気的に絶縁された独立した端子部を備えたリードフレームを提供することができる。
【００１４】
このように本発明によれば、ＰＢＧＡ等の代替製品として好適に利用することができるリードフレーム（パッケージ構造）を実現することができ、併せてコストの低減化に寄与することが可能となる。
【００１５】
また、本発明の他の形態によれば、上記の形態に係るリードフレームの製造方法によって製造されたリードフレームが提供される。この形態に係るリードフレームは、半導体素子が搭載されるダイパッド部及び該ダイパッド部に向かって周囲のフレーム部から延在する複数のリード部を有すると共に、前記ダイパッド部の一部の領域にランド状に形成された端子部を有し、前記端子部が、該端子部の一部を覆って前記ダイパッド部に貼り付けられた接着テープによって固定保持されていることを特徴とする。
【００１６】
本発明に係るリードフレーム及びその製造方法の他の構成上の特徴及びそれに基づく有利な利点等については、発明の実施の形態を参照しながら詳細に説明する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
【００１８】
図１は本発明の一実施形態に係るリードフレームの構成を示したものであり、（ａ）はリードフレームの一部分（図示の例では、最終的に半導体素子を搭載して得られる半導体装置１個分に相当）を平面的に見た構成を示している。また、（ｂ）は（ａ）における要部（Ｐの部分）の詳細を平面的に見た構成、（ｃ）は（ｂ）のＡ−Ａ’線に沿って見た要部の断面構造、（ｄ）は（ｂ）のＢ−Ｂ’線に沿って見た要部の断面構造をそれぞれ示している。
【００１９】
本実施形態に係るリードフレーム１０は、ＱＦＰやＱＦＮ等の半導体パッケージの基板として用いられ、後述するように金属板１１を所要の形状にパターニング加工（成形）することで得ることができる。その際、搭載される各半導体素子に対応してそれぞれダイパッド部１２及びその周囲に配列される複数のリード部１３が画定されるように成形され、さらに本発明を特徴付ける部材として、当該ダイパッド部１２の一部の領域（図１（ａ）に示すＰの部分）に所要の数の端子部ＴＰ（図示の例では、６個の端子）が配置され、かつ、個々の端子が他の部位（この場合、当該ダイパッド部１２）から電気的に絶縁された端子部位を構成するように成形されている。
【００２０】
また、１４はフレーム部を示し、このフレーム部１４からダイパッド部１２に向かって各リード部１３が櫛歯状に延在し、フレーム部１４の四隅から延在する４本のサポートバー１５によってダイパッド部１２が支持されている。図１の例では簡素化して示しているが、各リード部１３は、搭載する半導体素子の電極に電気的に接続されるインナーリード部（図５において１３ａで示す部分）と、マザーボード等の実装用基板の配線に電気的に接続される外部接続端子として機能するアウターリード部（図５において１３ｂで示す部分）とからなっている。また、成形された金属板１１の表面には金属膜１６が被着されている。
【００２１】
また、上記の構成では、各端子部ＴＰはそれぞれダイパッド部１２から電気的に絶縁された独立した端子部位となっているため、このままではリードフレームの搬送中等において個々の端子部ＴＰが脱落してしまう。そこで本実施形態では、かかる不都合を解消するため、図１（ｂ），（ｄ）に示すように、各端子部ＴＰがダイパッド部１２に繋がっていない部分を覆うように接着テープＡＴ１，ＡＴ２を貼り付けて、個々の端子部ＴＰが脱落しないように固定保持している。各接着テープＡＴ１，ＡＴ２は、本製品（リードフレーム１０）の出荷後もそのまま貼り付けられた状態である（図５参照）。また、個々の端子部ＴＰは、ＢＧＡタイプのパッケージにおけるはんだボールに相当し、リード部１３（アウターリード部）と同様に外部接続端子として機能する。
【００２２】
次に、本実施形態に係るリードフレーム１０を製造する方法について、その製造工程の一例を示す図２、図３及び図４を参照しながら説明する。図２〜図４の各図において、それぞれ、（ａ）は要部（図１においてダイパッド部１２上のＰの部分に相当する領域）の詳細を平面的に見た構成、（ｂ）は（ａ）のＡ−Ａ’線に沿って見た断面構造、（ｃ）は（ａ）のＢ−Ｂ’線に沿って見た断面構造をそれぞれ示している。
【００２３】
先ず最初の工程では（図２参照）、金属板１１を用意し、この金属板１１をエッチング又はプレス（スタンピング）により所要の形状にパターニング加工して成形する。
【００２４】
金属板１１の材料としては、例えば、銅（Ｃｕ）又はＣｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）又はＦｅ−Ｎｉをベースにした合金等が用いられる。また、金属板１１の厚さとしては、２００μｍ程度のものが選定される。
【００２５】
金属板１１を成形するにあたっては、後の段階で搭載される各半導体素子に対応してそれぞれダイパッド部１２（図１）と、当該ダイパッド部１２に向かってフレーム部１４から櫛歯状に延びる複数のリード部１３（図１）とが画定されるように、かつ、図２（ａ）に示すように当該ダイパッド部１２の一部の領域（図１に示すＰの部分）に、所要の数の端子部ＴＰ及び当該端子部ＴＰを部分的にダイパッド部１２に繋ぐブリッジ部ＢＰが画定されるように、金属板１１をエッチング等によりパターニング加工する。各端子部のうち左右の２つの端子部ＴＰは、ブリッジ部ＢＰを介してダイパッド部１２に機械的に接続され、その間に配置された５つの端子部ＴＰは、それぞれ隣合う端子部ＴＰ及びブリッジ部ＢＰを介してダイパッド部１２に機械的に接続されている。
【００２６】
さらに、成形された金属板１１（ダイパッド部１２、端子部ＴＰ等を含む）の表面に、電解めっきにより金属膜１６を形成する（図２（ｂ）参照）。例えば、金属板１１を給電層として、その表面に密着性向上のためのニッケル（Ｎｉ）めっきを施した後、このＮｉ層上に導電性向上のためのパラジウム（Ｐｄ）めっきを施し、更にＰｄ層上に金（Ａｕ）フラッシュを施して３層の金属膜（Ｎｉ／Ｐｄ／Ａｕ）１６を形成する。このように金属膜１６を形成しておくことにより、後の段階で行うアセンブリ工程において半導体素子とリード部１３（インナーリード部）及び端子部ＴＰとの接続を行う際のワイヤボンディング性を高めることができる。
【００２７】
次の工程では（図３参照）、前の工程（図２）で成形された各端子部ＴＰがダイパッド部１２に繋がっていない部分、すなわち、ブリッジ部ＢＰが画定されている部分を除いてその両側の部分（図示の例では、その上下で左右方向の帯状の部分）を覆うように、接着テープＡＴ１，ＡＴ２を貼り付ける。接着テープＡＴ１，ＡＴ２は、例えば、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂等からなる。このように貼り付けられた接着テープＡＴ１，ＡＴ２は、次の工程でブリッジ部ＢＰを切断したときに分離される個々の端子部ＴＰが脱落しないように固定保持するためのものである。
【００２８】
最後の工程では（図４参照）、ブリッジ部ＢＰ（図３）を切断する。図中、破線で囲まれた丸い部分ＣＰ（７箇所）は、当該ブリッジ部ＢＰの切断部を表している。ブリッジ部ＢＰを切断する方法としては、例えば、カッタを用いてもよいし、あるいは、先端部が鋭角もしくは楔状に成形された金型（ポンチ）を用いて当該部分を押し抜くようにして、破断（切断）する。これによって、複数の端子部ＴＰがそれぞれダイパッド部１２から電気的に絶縁された独立した端子となり、本実施形態のリードフレーム１０（図１）が作製されたことになる。
【００２９】
以上説明したように、本実施形態に係るリードフレーム１０の構成（図１）及びその製造方法（図２〜図４）によれば、ダイパッド部１２の一部の領域（図１においてＰで示す部分）に画定され、ブリッジ部ＢＰを介して当該ダイパッド部１２に繋がっている端子部ＴＰ（図２）を、最終的にブリッジ部ＢＰを切断したときに（図４）分離されて脱落しないように、その前の工程（図３）においてダイパッド部１２上の所要の箇所（端子部ＴＰがダイパッド部１２に繋がっていない部分）を覆うように接着テープＡＴ１，ＡＴ２を貼り付けている。これによって、最終的にブリッジ部ＢＰを切断したときに、当該ダイパッド部１２から電気的に絶縁された独立した端子部ＴＰを備えたリードフレーム１０を提供することができる。
【００３０】
つまり、本実施形態に係るリードフレーム１０は、携帯電話やパソコンのＡＳＩＣデバイス用のパッケージ、フラット型ＴＶ等のデジタル家電用のパッケージとして従来使用されているＰＢＧＡ等の代替製品として好適に利用することができる。
【００３１】
また、基板としてリードフレーム１０を用いたパッケージ構造（ＱＦＰ等）としているので、その製造に要する工数が比較的少なくて済み、パッケージコストの面で大いに有用である。
【００３２】
図５は、参考として、上述した実施形態のリードフレーム１０を用いて作製されたＱＦＮタイプのパッケージ構造を有する半導体装置の一例（断面構造）を模式的に示したものである。
【００３３】
図示の半導体装置２０において、２１はダイパッド部１２上に搭載された半導体素子、２２及び２３は半導体素子２１の各電極をそれぞれ各リード部１３のインナーリード部１３ａ及び端子部ＴＰに接続するボンディングワイヤ、２４は半導体素子２１、ボンディングワイヤ２２，２３等を保護するための封止樹脂を示す。各リード部１３のアウターリード部１３ｂは、図示のように端子部ＴＰと共にパッケージ下面に露出している。
【００３４】
かかる半導体装置２０（ＱＦＮタイプのパッケージ）は、当該技術分野では一般的に用いられているプロセスにより作製することができる。例えば、リードフレーム１０のダイパッド部１２に半導体素子２１を搭載する処理（ダイ・ボンディング）、半導体素子２１の各電極とリードフレーム１０の各インナーリード部１３ａ及び端子部ＴＰとをワイヤ２２，２３により電気的に接続する処理（ワイヤ・ボンディング）、半導体素子２１、ボンディングワイヤ２２，２３等を封止樹脂２４により封止する処理（モールディング）、リードフレーム１０を各パッケージ（半導体装置２０）単位に分割する処理（カッティング）等を含む。
【００３５】
上述した実施形態に係るリードフレーム１０（図１）の構成では、本発明を特徴付ける端子部ＴＰを当該ダイパッド部１２の一部の領域に１箇所配置した場合を例にとって説明したが、端子部ＴＰの設置箇所が１箇所に限定されないことはもちろんである。例えば、図６に一例として概略的に示すリードフレーム１０ａのように、ダイパッド部１２ａの別の一部の領域（図示の例では、左下隅の領域）に別の端子部ＴＰ１を配置するようにしてもよい。この場合も同様に、独立した端子部位を構成する個々の端子部ＴＰ１が脱落するのを防止するための手段として、各端子部ＴＰ１がダイパッド部１２ａに繋がっていない部分を覆うように接着テープＡＴ３，ＡＴ４を貼り付けている。
【００３６】
また、本発明が属する分野の技術の動向に伴って半導体素子のサイズが小型化し、それに応じて必要とされるダイパッド部が小さくて済む場合、元のダイパッド部のサイズを変えないとするならば、当該ダイパッド部に余分なスペースが生じることになる。よって、図６に概略的に示すように、その余分なスペース（ダイパッド部１２ａのさらに別の一部の領域）に別のダイパッド部ＤＰを配置することが可能となる。この場合も同様に、独立したダイパッド部ＤＰが脱落するのを防止するための手段として、当該ダイパッド部ＤＰがダイパッド部１２ａに繋がっていない部分を覆うように接着テープＡＴ５，ＡＴ６を貼り付けている。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係るリードフレームの構成を示す図であり、（ａ）はリードフレームの一部分を示す平面図、（ｂ）は（ａ）における要部（Ｐの部分）の詳細を示す平面図、（ｃ）は（ｂ）のＡ−Ａ’線に沿った断面図、（ｄ）は（ｂ）のＢ−Ｂ’線に沿った断面図である。
【図２】図１のリードフレームの製造方法（最初の工程）を示す図であり、（ａ）は要部の詳細を示す平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図、（ｃ）は（ａ）のＢ−Ｂ’線に沿った断面図である。
【図３】図２の製造工程に続く製造工程を示す図であり、（ａ）は要部の詳細を示す平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図、（ｃ）は（ａ）のＢ−Ｂ’線に沿った断面図である。
【図４】図３の製造工程に続く製造工程を示す図であり、（ａ）は要部の詳細を示す平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図、（ｃ）は（ａ）のＢ−Ｂ’線に沿った断面図である。
【図５】図１のリードフレームを用いて作製されたＱＦＮタイプのパッケージ構造を有する半導体装置の一例を模式的に示す断面図である。
【図６】本発明の他の実施形態に係るリードフレームの要部の構成を概略的に示す平面図である。
【符号の説明】
【００３８】
１０，１０ａ…リードフレーム、
１１…金属板、
１２，１２ａ…ダイパッド部、
１３…リード部、
１３ａ…インナーリード部,
１３ｂ…アウターリード部（外部接続端子）、
１４…フレーム部、
１６…金属膜、
２０…半導体装置、
２１…半導体素子、
２２，２３…ボンディングワイヤ、
２４…封止樹脂、
ＡＴ１，ＡＴ２，ＡＴ３，ＡＴ４，ＡＴ５，ＡＴ６…接着テープ、
ＢＰ…ブリッジ部、
ＣＰ…（ブリッジ部の）切断部、
ＤＰ…別のダイパッド部、
ＴＰ，ＴＰ１…端子部（外部接続端子）。
【図１】
2009010200.tif 000003
【図２】
2009010200.tif 000004
【図３】
2009010200.tif 000005
【図４】
2009010200.tif 000006
【図５】
2009010200.tif 000007
【図６】
2009010200.tif 000008