(57)【要約】【課題】スイッチング素子として薄膜トランジスタを用いた表示装置において、光リーク電流を小さく抑えることにより、表示装置の画質劣化を防止する。特に、薄膜トランジスタの保護絶縁膜中に存在する光により正の固定電荷となる欠陥の密度を規定し、光リーク電流を抑制した表示装置を提供する。【解決手段】スイッチング素子として薄膜トランジスタを用いた表示装置（例えば、液晶表示装置）において、薄膜トランジスタは、絶縁性基板表面の一部を被覆するゲート電極上に、絶縁膜、アモルファスシリコン膜、ドレイン電極およびソース電極、保護絶縁膜がこの順で積層されたものであり、保護絶縁膜中に光照射下で正の固定電荷となる欠陥を含む。図に光照射下で正の固定電荷となる欠陥の面密度と光リーク電流の関係を示す。保護絶縁膜中の光照射下で正の固定電荷となる欠陥面密度が２．５×１０１０ｃｍ−２以上４．０×１０１０ｃｍ−２以下が好ましい。【選択図】図９
2009260044.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子として薄膜トランジスタを用いた表示装置において、
前記薄膜トランジスタは、絶縁性基板表面の一部を被覆するゲート電極上に、絶縁膜、アモルファスシリコン膜、ドレイン電極およびソース電極、保護絶縁膜がこの順で積層されたものであり、
前記保護絶縁膜中に光照射下で正の固定電荷となる欠陥を含むことを特徴とする表示装置。
【請求項２】
前記アモルファスシリコン膜と前記保護絶縁膜は前記ドレイン電極と前記ソース電極の間で接触していることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記保護絶縁膜は、窒化シリコンからなることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記保護絶縁膜に、波長４００ｎｍから８００ｎｍの連続スペクトルを有する白色光が入射した際に前記保護絶縁膜中に正の固定電荷が誘起されることを特徴とした請求項１に記載の表示装置。
【請求項５】
前記保護絶縁膜にエネルギー準位が０．６５ｅＶ離れた２種類の欠陥を含むことを特徴とした請求項１に記載の表示装置。
【請求項６】
前記２種類の欠陥のうち、エネルギー準位が高い方の欠陥が前記光照射下で正の固定電荷となる欠陥であり、このエネルギー準位が高い方の欠陥において、電子が捕獲された場合に電気的中性になり、電子が放出されたときに正に帯電し、この欠陥に捕獲されている電子が光励起により放出されることにより、前記光照射下で正の固定電荷となることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記光照射下で正の固定電荷となる欠陥の面密度が２．５×１０１０ｃｍ−２以上４．０×１０１０ｃｍ−２以下であることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記保護絶縁膜中の酸素原子密度が、前記アモルファスシリコン膜と接触する部分の近傍において、それ以外の部分よりも高くなっていることを特徴とする請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子として薄膜トランジスタを用いた表示装置に関し、特にアクティブマトリクス液晶ディスプレイを用いた液晶表示装置に関する。
【背景技術】
【０００２】
従来の液晶表示装置のスイッチング素子として用いられている薄膜トランジスタは、例えば、図１３に示すように絶縁性基板であるガラス基板１の上に金属を所望の形状にパターンニングしてゲート電極２を形成し、その上に絶縁膜３、アモルファスシリコン（ａ−Ｓｉ）膜４、高濃度ドープａ−Ｓｉ膜５を連続成膜する。高濃度ドープａ−Ｓｉ膜５、ａ−Ｓｉ膜４を同時にパターニングし島構造を形成する。その後金属膜６を成膜し、パターンニングしてソース電極７およびドレイン電極８を形成する。さらにソース電極７、ドレイン電極８の間にある高濃度ドープａ−Ｓｉ膜を乾式エッチング等により除去し、ａ−Ｓｉを露出させる。さらに窒化シリコン（ＳｉＮ）保護膜９を形成し、薄膜トランジスタを形成する。（例えば特許文献３参照）
この従来の薄膜トランジスタは、ａ−Ｓｉ膜の高い光伝導率のため光照射下でのオフ状態のドレイン電流（光リーク電流）が大きい特徴を持つ。
【０００３】
特に近年、液晶ディスプレイは高輝度化が求められており、バックライト等の外部照明を高輝度にすることが求められている。バックライトを高輝度にすることによって装置内部での反射、回折等による迷光がＴＦＴのａ−Ｓｉ膜に入射し、光リーク電流が発生し、表示特性が劣化してしまう問題が生じた。
【０００４】
光リーク電流を減少させる方法として、薄膜トランジスタ部分に光が照射しないように遮光のための構造を設ける方法があるが、この方法を用いると、パネルの開口率が低下し、液晶ディスプレイの輝度が減少することが問題となる。
【０００５】
光リーク電流の原因の一つとして、ａ−Ｓｉ膜中で光により励起された電子がある。ａ−Ｓｉの価電子帯の電子が光により励起されると伝導性を持つようになる。特に、薄膜トランジスタがオフ状態、すなわちゲート電極のバイアス電圧が負の場合、ゲート電極からの電界によりａ−Ｓｉ膜内で光により励起された電子がＳｉＮ保護膜側に追いやられる。この電子がソース、ドレイン間のチャネル（バックチャネル）を形成し光リーク電流の原因となる。この場合、バックチャネルを流れる電流の大きさはａ−Ｓｉ膜中で光により励起される電子の密度、光により励起される電子のライフタイムに依存する。これらの要因はａ−Ｓｉ膜中の欠陥密度等の膜質に起因する。
【０００６】
このようなメカニズムで生じる光リーク電流に対して、例えば、特許文献１では、バックチャネル側のａ−Ｓｉの表面上に１×１０１７ｃｍ−３以上の欠陥密度を有するａ−Ｓｉ膜を形成することにより、光リーク電流を減少させる効果を得ている（従来技術１）。
【０００７】
また、特許文献２では、成膜したアモルファスシリコンの上に触媒元素を添加した後加熱処理し、連続粒界を有する結晶性シリコンとすることにより光リーク電流を減少させる効果を得ている（従来技術２）。
【０００８】
また、特許文献３には、チャネルエッチングを行った後からパッシベーション絶縁膜の成膜までの間に、第１のプラズマ処理としての酸素プラズマ処理を施し、さらに、第２のプラズマ処理としての水素プラズマ処理も施すことにより、酸素原子が入り込めない領域までa-Ｓｉ層の表層を不活性化し、バックチャネル部のオフリーク電流を抑制することが記載されている。
【０００９】
また、特許文献４には、活性層となるポリシリコン層のダングリングボンドを終端するための酸素プラズマ工程で形成される酸化膜をゲート絶縁膜形成前に除去し、プラズマ酸化工程で混入した電荷により薄膜トランジスタのしきい値が負側に振られたり不安定となったりするという問題を防ぎ、酸化膜中に取り込まれた電荷に起因するバックチャネル部でのリークを防止することが記載されている。
【００１０】
【特許文献１】特開平６−２５２４０４号公報
【特許文献２】特開２００３−２９７７４９号公報
【特許文献３】特開２００３−３７２７０号公報
【特許文献４】特開平１０−２１４９７２号公報
【非特許文献１】Dielectrics and Electrical Insulation, IEEE Transactions on, Volume 6, p852-857, (1999)
【発明の開示】
【発明が解決しようとする課題】
【００１１】
発明者は薄膜トランジスタの光リーク電流の原因について調査を行い、薄膜トランジスタのＳｉＮ膜中に光照射下で正電荷（正の固定電荷）が誘起されることを見出した。さらに、光照射により誘起される正の固定電荷は、ＳｉＮ膜中の欠陥に起因することを見出した。
【００１２】
光照射によりＳｉＮ保護膜中に現れる正電荷は、ゲート電極からの電界を強めバックチャネル形成を促進するため、オフ電流を増加させる働きをする。従って、ＳｉＮ保護膜中の欠陥密度の増大は、光リーク電流を発生させる要因となる。一方、前記ＳｉＮ中の欠陥のうち、ａ-Ｓｉ膜との界面付近に存在する欠陥は、光により励起される電子の再結合中心として働く。この欠陥の密度が減少しすぎるとバックチャネルを流れる電子のライフタイムが増大する。従って、ＳｉＮ保護膜中の欠陥密度の過度の減少は、光リーク電流増大の要因となる。
【００１３】
上記従来技術１および２（特許文献１および２）は、シリコン膜中で光により励起される電子の密度を制御するものであり、ＳｉＮ保護膜中に現れる正電荷に起因する光リーク電流の制御には適用できない。
【００１４】
ＳｉＮ保護膜中で光により正の固定電荷となる欠陥の密度と光リーク電流の関係は一般には分かっていない。一方、液晶ディスプレイの薄膜トランジスタにおいて、オフ動作時の一般的な動作電圧は、ゲート電圧−７から−１０Ｖ、ドレイン電圧が１０Ｖであり、良好な画像を得るためには、オフ動作時の光リーク電流が１×１０−１１Ａ以下であることが好ましい。
【００１５】
本発明が解決しようとする課題は、スイッチング素子として薄膜トランジスタを用いた表示装置において、光リーク電流を小さく抑えることにより、表示装置の画質劣化を防止することである。特に、ＳｉＮ保護膜中に光照射下で正の固定電荷となる欠陥の密度がどの程度まで低減されていれば良いかを規定し、光リーク電流を１×１０−１１Ａ以下に抑制することである。
【課題を解決するための手段】
【００１６】
上記の課題を解決するため、本発明の表示装置は、絶縁性基板表面を被覆するゲート電極と、前記ゲート電極上に絶縁膜を間に介して形成されたａ−Ｓｉ膜と、その上に形成されたドレイン電極およびソース電極、保護絶縁膜を有する表示装置であって、前記保護絶縁膜は、光照射下で正の固定電荷となる欠陥を含むことを特徴とする。
【００１７】
光照射下で正の固定電荷となる欠陥の面密度は２．５×１０１０ｃｍ−２以上４．０×１０１０ｃｍ−２以下が好ましい。このような構成によれば、光照射下で前記保護絶縁膜中に誘起される正の固定電荷の面密度を４．０×１０１０ｃｍ−２以下に抑えることができるため、前記保護絶縁膜中の正電荷によるバックチャネル形成の促進を抑えることができる。また、前記欠陥のうちａ−Ｓｉ膜‐保護絶縁膜界面近傍にある欠陥は光キャリアの再結合中心として働くので、前記欠陥の面密度が少なくとも２．５×１０１０ｃｍ−２以上であることにより、光照射下での光キャリアの増加を抑えることができる。
【発明の効果】
【００１８】
本発明で得られる表示装置は、光リーク電流を小さく抑えることにより、表示装置の画質劣化を防止する効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施例を図を用いて詳細に説明する。以下、液晶表示装置の実施例について説明するが、スイッチング素子として薄膜トランジスタを用いた他の表示装置でも同様である。
【実施例１】
【００２０】
図１〜４を用いて第１の実施例について説明する。図１は、本実施例の液晶表示装置の断面構造を模式的に表した図である。図２は、前記液晶表示装置の薄膜トランジスタアレイの構造を模式的に表した図である。図３は、図２中の線分ＡＡ’における断面図である。図４は、本実施例の薄膜トランジスタの製造法の一部を模式的に示す断面図である。
【００２１】
本実施例の液晶表示装置は、図１に示すように、スイッチング素子としての薄膜トランジスタアレイを含む薄膜トランジスタアレイ基板２３と、薄膜トランジスタアレイ基板２３に対向する対向基板２５と、薄膜トランジスタアレイ基板２３と前記対向基板２５の間に挟まれた液晶層２４と、から構成されている。薄膜トランジスタアレイは、図２に示すように、ドレイン配線２５、ゲート配線２６、薄膜トランジスタ２７、画素電極２９、ソース電極７がそれぞれ複数配置され構成されている。薄膜トランジスタ２７において、ドレイン配線２５の一部がドレイン電極８に、ゲート配線２６の一部がゲート電極２となっている。また、図３に示すように、保護絶縁膜９上にある画素電極２９は、コンタクトホール２８を介してソース電極７と接続している。
【００２２】
以下に、前記薄膜トランジスタアレイの製造方法と前記薄膜トランジスタの特長について説明する。まず、図４(ａ)に示すように、絶縁性基板であるガラス基板１の上にスパッタリングにより金属膜を成膜し、パターンニングしてゲート電極２を形成する。図２に示すようにゲート電極２はゲート配線２６の一部であるので、ゲート配線２６も同時に形成する。ゲート電極２の材料はアルミニウム又はモリブデンを含む金属であることが好ましい。次に、図４（ｂ）に示すように、ゲート電極２を含む表面にプラズマＣＶＤ法を用いて絶縁膜３、ａ−Ｓｉ膜４、高濃度ドープａ−Ｓｉ膜５を連続成膜し、ホトエッチングにより高濃度半導体層５、半導体層４を同時に島状に加工する。ここで、絶縁膜３は、モノシラン、アンモニアを原料に用いたＳｉＮ膜であることが好ましく、ａ−Ｓｉ膜４はモノシラン、水素を原料に用いることが好ましく、前記高濃度ドープａ−Ｓｉ膜５は、モノシラン、水素、ホスフィンを原料に用いたｎ型ａ−Ｓｉ膜であることが好ましい。その後スパッタリングにより金属膜６を成膜する。次に、図４（ｃ）に示すように、成膜した金属膜６を、ホトエッチングによりパターンニングして、ソース電極７およびドレイン電極８および図２に示したドレイン配線２５を形成する。金属膜６はモリブデンおよびタングステンを含む合金であることが好ましい。さらにソース電極７、ドレイン電極８の間にある高濃度ドープａ−Ｓｉ膜５を乾式エッチングにより除去し、ａ−Ｓｉ膜を露出させる。前記乾式エッチングは、六フッ化硫黄と酸素の混合ガスのプラズマを用いた乾式エッチングであることが好ましい。また、前記乾式エッチングにおいてａ−Ｓｉ膜の一部がエッチングされてもかまわない。さらに、マイクロ波励起酸素プラズマ下でアニール処理を行う酸素プラズマ処理を行う。その後プラズマＣＶＤ法でＳｉＮ保護絶縁膜９を形成して薄膜トランジスタを形成する。ＳｉＮ保護絶縁膜９は、モノシラン、アンモニアを原料に用い、３２０℃で成膜されたＳｉＮ膜であることが好ましい。次に図３に示すように、ソース電極７の一部が露出するように保護絶縁膜９の一部にコンタクトホールを設ける。最後に画素電極２９として、透過型液晶表示装置の場合は画素部に酸化インジウムスズなどの透明電極を、反射型液晶表示装置の場合は画素部にアルミニウムなどの反射電極を形成し、コンタクトホール２８を介してソース電極７と接続して薄膜トランジスタアレイ基板が完成する。
【００２３】
発明者はこのような薄膜トランジスタアレイ基板における薄膜トランジスタの光リーク電流の原因について調査を行い、薄膜トランジスタのＳｉＮ保護絶縁膜９中に光照射下で正電荷が誘起されることを見出し、さらに、光照射により誘起される正の固定電荷は、ＳｉＮ保護絶縁膜９中の欠陥に起因すること以下のようにして見出した。
【００２４】
まず、光照射下で正に帯電する欠陥の面密度を評価する方法について説明する。半導体、絶縁物から成る薄膜中の欠陥の面密度を測定する方法として、熱刺激電流（Ｔｈｅｒｍａｌｌｙ  Ｓｔｉｍｕｌａｔｅｄ  Ｃｕｒｒｅｎｔ，  ＴＳＣ）法がある。この方法は、欠陥準位のエネルギーと面密度が精度良く求まる手法として知られている（非特許文献１）。以下にＴＳＣ法について説明する。金属に挟まれた半導体薄膜試料の金属間に電圧を印加して電流を流す。このとき、半導体膜中の欠陥準位に電子が捕獲される現象が起こる。電圧を印加したまま試料を低温に冷却し、その後印加電圧を切る。試料の温度を一定速度で上昇させ、そのときに流れる電流値を試料温度に対して観測する。観測される電流値が大きいほど半導体膜中の欠陥の面密度が大きいことを示し、高温で観察されるほど深い欠陥準位であることを示す。
【００２５】
本実施例の液晶表示装置中の薄膜トランジスタにおいて光照射下で正の固定電荷となる欠陥の面密度を測定する方法を以下に説明する。
【００２６】
図５は、光照射下で正の固定電荷となる欠陥の面密度を測定するためのサンプルの製造方法を示す図である。図５（ａ）〜（ｃ）は既に説明した図４（ａ）〜（ｃ）と同じであり、ここまでの工程は通常の薄膜トランジスタアレイ基板の製造方法と同じである。ここで、一部の薄膜トランジスタについて、図５（ｄ）に示すように、上記方法で作製された薄膜トランジスタの表面に上部電極１０を形成する。上部電極１０は、ドレイン電極、ソース電極の間のａ−Ｓｉ膜‐ＳｉＮ保護膜界面を覆うように導電性ペースト材料を用いて形成する。上部電極１０の材料として、導電性ペースト材料を用いているが、他の材料でも問題なく、例えば、スパッタリングにより形成した酸化インジウムスズを用いても良い。以下に説明する測定では光を照射するが、上部電極１０は不透明でも光が回り込むので使用できる。もちろん、透明電極でもよい。
【００２７】
図５（ｄ）に示す上部電極１０を有する薄膜トランジスタについて、上部電極１０とゲート電極２を用いてＴＳＣ測定を行う。そのために、図６に示すように上部電極１０とゲート電極２の間に定電圧直流電源１２、スイッチ１３、電流計１４を接続する。スイッチ１３は、定電圧直流電源の方に接続する。また上記方法で作製した薄膜トランジスタを含む絶縁性基板１を温度調整ステージ１５上に載せる。温度調整ステージは、少なくとも−１９０℃から２５０℃まで温度調整できることが必要である。薄膜トランジスタに光を照射するために白色光源１６を用いる。白色光源１６には、少なくとも波長４００ｎｍから８００ｎｍの連続スペクトルを有する光を出力する光源を用いる。このような光源は、例えば、タングステンランプ、メタルハライドランプが挙げられる。
【００２８】
測定は以下の手順で行う。まず温度調節ステージを用いて試料を２５０℃まで加熱する。温度を保持したまま定電圧直流電源１２を用いて上部電極１０とゲート電極２の間に直流電圧を印加する。直流電圧として例えば８０Ｖを用いる。温度と電圧を一定に保持すると流れる電流は時間とともに減少するので、電流値の変化が飽和するまで、温度および電圧を保持する。この電圧印加の間に絶縁膜中に電荷が捕獲される。その後電圧を保持したまま試料温度を−１９０℃まで冷却してからスイッチ１３を切り替えることにより直流電圧を切る。
【００２９】
続いて、白色光源１６を点灯し４００ｎｍから８００ｎｍの連続スペクトルを有する光を照射しながら、温度を一定の速度で上昇させ、温度計１７と電流計１４を用いて薄膜トランジスタの温度と電流の関係を測定する（比較例を測定するときは白色光源１６を点灯せず暗状態で行う）。このとき、温度上昇の速度は２０℃／分であることが好ましい。欠陥準位のエネルギーと熱エネルギーが等しくなったときに捕獲されている電子が開放され電流として検出される。また、捕獲されている電子の数は、欠陥準位の状態密度に比例する。従って、測定される温度と電流値はそれぞれ欠陥準位のエネルギーと状態密度に対応する。
【００３０】
温度Ｔから欠陥準位のエネルギーＥｔを求めるには次の式１を用いる。
【００３１】
〔数１〕
Ｅｔ ＝ ｋ Ｔ ｌｎ（Ｔ４／β）  ・・・・・・・  （１）
この式において、kはボルツマン定数、βは昇温速度を示す。
【００３２】
また、電流値Ｉから欠陥準位の状態密度ｎｔを求めるには次の式２を用いる。
【００３３】
〔数２〕
ｎｔ ＝ （αＩ）／（ｑ Ａ）    ・・・・・・・  （２）
この式において、αはＴＳＣ測定中に熱エネルギーを単位量だけ増加させるのために必要な時間、ｑは素電荷、Ａは電極面積を示す。αの値は温度Ｔの時間依存性および式１を用いて求めることができる。
【００３４】
欠陥の面密度Ｎｔは、式３のように欠陥準位の状態密度ｎｔをエネルギー積分することにより得られる。
【００３５】
〔数３〕
Ｎｔ ＝ ∫ｎｔｄＥ              ・・・・・・・  （３）
図７は電流計１４と温度計１７により測定を行い、式１および式２を用いて算出したエネルギーと欠陥準位の状態密度の関係を表すグラフである。曲線２０は白色光源１６により光を照射した状態、曲線２１は暗状態での関係を示す。これらの曲線で示される特性のうち０．６５ｅＶ付近に注目すると、光照射下での曲線２０ではピークが存在するが、暗状態の曲線２１ではピークが存在しない。
【００３６】
このピークは、光照射により正の固定電荷となる欠陥準位に起因する。その理由について図８を用いて説明する。図８は、ＳｉＮの電子状態および欠陥準位をエネルギーバンド図として模式的に表した図である。
【００３７】
ＳｉＮの電子状態は、価電子帯３２と伝導帯３０とその間のエネルギー領域である禁制帯３１から成る。また、禁制帯３１には、ＳｉＮ中の欠陥や不純物に起因する欠陥準位が存在する。欠陥準位には、禁制帯３１のほぼ中央に位置し、多数の密度を有する欠陥準位３４および、欠陥準位３４よりもエネルギーが０．６５ｅＶ高いエネルギー位置にある欠陥準位３３が存在する。また、欠陥準位３３は、電子を捕獲することにより中性となり、電子を放出することにより正に帯電する。図８(ａ)に示すように、欠陥準位３３は電子を捕獲し中性である。ＳｉＮに光を照射すると、図８（ｂ）に示すように、欠陥準位３３に捕獲された電子は入射光３６によりエネルギーを受けるため、伝導帯３０への光励起３７が起こり、励起された電子が電流として検出される。電子が抜けた欠陥準位３８は正に帯電し、ＳｉＮ中の正の固定電荷となる。欠陥準位３４に捕獲されている電子が熱エネルギーを受けると、図８（ｃ）に示すように、熱励起３９により欠陥準位３３に電子が捕獲され、欠陥準位は中性に戻る。その後、欠陥準位３４にできた空の準位は、欠陥準位３４間でホッピング伝導等の機構により電子が移動することで埋まる。前記ＴＳＣ測定において、暗状態の場合、光励起３７が起こらないため、欠陥準位３３に起因する電流が検出されない。一方、前記ＴＳＣ測定において、光照射下では、試料温度上昇により、熱エネルギーが増加し欠陥準位３３と欠陥準位３４のエネルギー差に対応した時に熱励起と光励起が同時に起こるため、伝導帯３０に電子が励起され、電流が検出される。このとき検出される電流値は欠陥準位３３の面密度に依存するため、欠陥準位３３の面密度を算出することができる。
【００３８】
欠陥準位３３の面密度は図７の曲線２０と曲線２１の差を０．５５ｅＶから０．７５ｅＶの範囲を積分することにより得られる。
【００３９】
欠陥準位３３すなわち光照射下で正の固定電荷となる欠陥の面密度と光リーク電流の関係を図９に示す。横軸は上記のＴＳＣ測定から得られた光照射下で正の固定電荷となる欠陥の面密度である。縦軸は、ＴＳＣ測定を行った上部電極１０を有する薄膜トランジスタと同じサンプルにおいて上部電極１０を有さない薄膜トランジスタについて測定を行った光リーク電流である。図９には４つの測定点が示されているが、これらは、図４（ｃ）、図５（ｃ）に示す工程中のマイクロ波励起酸素プラズマ下でアニール処理を行う酸素プラズマ処理の処理時間が異なる４つのサンプルについての測定結果である。
【００４０】
この図中の光リーク電流は、光照射下でのトランジスタのゲート電圧が−７Ｖにおけるドレイン電流値を示す。欠陥の面密度が４．５×１０１０ｃｍ−２から３．６×１０１０ｃｍ−２へと減少するに従って、ＳｉＮ保護膜中に捕獲される正電荷が減少するため、光リーク電流が減少する。一方、欠陥の面密度が３．６×１０１０ｃｍ−２から２．３×１０１０ｃｍ−２へと減少すると、光リーク電流が増加する。これは、光照射下で正の固定電荷となる欠陥のうち、ａ−Ｓｉ膜との界面付近に存在する欠陥が、光キャリアの再結合中心として働いており、欠陥密度の減少に伴って再結合中心が減少し、バックチャネルでの電子のライフタイムが長くなるためである。図９のプロットを内挿して、光リーク電流が１×１０−１１Ａとなるときの欠陥の面密度を求めると、２．５×１０１０ｃｍ−２および４．０×１０１０ｃｍ−２となる。すなわち、保護絶縁膜９上に上部電極１０を作製し、薄膜トランジスタに白色光を照射させた場合の熱刺激電流を測定することにより得られた欠陥面密度が２．５×１０１０ｃｍ−２以上４．０×１０１０ｃｍ−２以下であることが好ましい。
【００４１】
以上により、ＳｉＮ保護膜中の光照射下で正の固定電荷となる欠陥の面密度が２．５×１０１０ｃｍ−２以上４．０×１０１０ｃｍ−２以下の範囲にあると光リーク電流が１×１０−１１Ａ以下となり、良好なトランジスタ特性を持つことが分かる。
【００４２】
以上に説明した測定では、図６に示すＴＳＣ測定において白色光源１６から光を照射して図８（ｂ）に示す光励起３７を起こしたが、実際の薄膜トランジスタアレイ基板においては、バックライトや外部光によって図８（ｂ）に示す光励起３７が起こる。すなわち、絶縁性基板表面の一部を被覆するゲート電極上に、絶縁膜、アモルファスシリコン膜、ドレイン電極およびソース電極、保護絶縁膜がこの順で積層された薄膜トランジスタを用いた液晶表示装置は、バックライトや外部光によって正の固定電荷（電子が抜けた欠陥準位３８）が生じ、これにより光リーク電流を小さく抑えることができる。この光照射下で正の固定電荷となる欠陥準位３３の面密度は２．５×１０１０ｃｍ−２以上４．０×１０１０ｃｍ−２以下が好ましい。
【００４３】
結局、本実施例の薄膜トランジスタは、保護絶縁膜中に、エネルギー準位が０．６５ｅＶ離れた２種類の欠陥準位３３、３４を含み、その２種類の欠陥準位３３、３４のうち、エネルギー準位が高い方の欠陥準位３３が光照射下で正の固定電荷となる欠陥であり、このエネルギー準位が高い方の欠陥において、電子が捕獲された場合に電気的中性になり、電子が放出されたときに正に帯電し、この欠陥に捕獲されている電子が光励起により放出されることにより、光照射下で正の固定電荷となる。
【実施例２】
【００４４】
第２の実施例は、酸素プラズマ処理時間と光リーク電流との関係について調べたものである。図１０を用いて第２の実施例について説明する。本実施例では、第１の実施例と同様の方法を用いてゲート電極２、絶縁膜３、ａ−Ｓｉ膜４、高濃度ドープａ−Ｓｉ膜５、ソース電極７、ドレイン電極８を形成し、ソース電極７、ドレイン電極８の間にある高濃度ドープａ−Ｓｉ膜を乾式エッチングにより除去し、ａ−Ｓｉを露出させる。さらに、マイクロ波励起酸素プラズマ下でアニール処理を行う酸素プラズマ処理２２を行う。酸素プラズマ処理２２の条件として、酸素ガス流量は４００ｓｃｃｍであることが好ましく、アニール温度は２５０℃が好ましく、処理時間は３分から１０分であることが好ましいが４分以下であることがより好ましい。この後、ＳｉＮ保護膜９を形成して薄膜トランジスタを形成する。ＳｉＮ保護膜は、モノシラン、アンモニアを原料に用い、３２０℃で成膜されたＳｉＮ膜であることが好ましい。次にソース電極部分にコンタクトホールを設ける。最後に透過型液晶表示装置の場合は画素部に酸化インジウムスズなどの透明電極を、反射型液晶表示装置の場合は画素部にアルミニウムなどの反射電極を形成し、コンタクトホールを介してソース電極を接続して薄膜トランジスタアレイが完成する。
【００４５】
酸素プラズマ処理２２中に酸素原子がａ−Ｓｉ膜４の表面に吸着する。ソース電極７とドレイン電極８の間に露出したａ−Ｓｉ膜４の表面に吸着した酸素原子が、ＳｉＮ保護膜９の成膜中に取り込まれ、ＳｉＮ保護膜９中のシリコン原子と結合する。図１１は、上記作成法で作製した薄膜トランジスタアレイの絶縁膜３、ａ−Ｓｉ膜４、保護絶縁膜９から成る積層構造の二次イオン質量分析測定の結果を示す。図１１の縦軸は二次イオン強度を、横軸は窒化シリコン膜表面からの深さを示すが、二次イオン強度は酸素原子密度に対応するため、図１１中の曲線は酸素原子密度の深さ分布を示す。酸素プラズマ処理２２を行ったため、深さ０．５μｍの位置するａ−Ｓｉ膜‐保護絶縁膜界面での酸素濃度が高くなっている。また、ａ−Ｓｉ膜‐保護絶縁膜界面近傍の保護絶縁膜は、約６０ｎｍにわたって酸素原子密度が高くなっている。すなわち、保護絶縁膜成膜中にａ−Ｓｉ膜表面に吸着した酸素原子が保護絶縁膜に取り込まれ、保護絶縁膜中の酸素原子密度は、アモルファスシリコン膜と接触する部分の近傍において、それ以外の部分よりも高くなっている。
【００４６】
酸素原子および窒素原子と結びついたシリコン原子が未結合手を持つ場合、この未結合手はＳｉＮのバンドギャップ内に準位を形成する。この準位は電子を捕獲すると電気的中性になり、電子を放出すると正に帯電するので、この準位に捕獲されていた電子が光のエネルギーを受けて放出されると、この準位は正に帯電する。この準位がａ−Ｓｉ膜‐ＳｉＮ保護膜界面近傍に存在すると、光キャリアの再結合中心となり光リーク電流減少の原因となるが、ＳｉＮ保護膜中に多量に存在すると光照射により正電荷を発生するため、光リーク電流の原因となる。
【００４７】
図１２に上記酸素プラズマ処理時間と光リーク電流の関係を示す。酸素プラズマ処理時間を４分以下とすることにより光リーク電流が１×１０−１１Ａ以下に抑えられ、より良好なトランジスタ特性を持つことが分かる。
【産業上の利用可能性】
【００４８】
光リーク電流を小さく抑えることにより、液晶表示装置の画像劣化を防止できるため、高輝度液晶ディスプレイに適用できる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例の液晶表示装置の断面図。
【図２】本発明の実施例の薄膜トランジスタアレイの模式図。
【図３】本発明の実施例の薄膜トランジスタアレイの一部を示す断面図。
【図４】本発明の第１の実施例の製造法を説明するための工程順に示した断面図。
【図５】光照射下で正の固定電荷となる欠陥の面密度を測定するためのサンプルの製造方法を示す図。
【図６】光照射下で正の固定電荷となる欠陥の密度を測定するための熱刺激電流測定装置に本発明の第１の実施例の薄膜トランジスタをセットした場合の概略図。
【図７】本発明の第１の実施例における、欠陥準位のエネルギーと状態密度の関係を示す図。
【図８】本発明における、光照射下で正電荷を発生する欠陥準位を説明するためのエネルギーバンド図。
【図９】本発明の第１の実施例における、光照射下で正の固定電荷となる欠陥の面密度と光リーク電流の関係を示す図。
【図１０】本発明の第２の実施例の製造法を説明するための工程順に示した断面図。
【図１１】本発明の第２の実施例における、酸素原子密度の深さ分布を示す図。
【図１２】本発明の第２の実施例における、酸素プラズマ処理時間と光リーク電流の関係を示す図。
【図１３】従来の液晶表示装置中の薄膜トランジスタの一例を示す断面図。
【符号の説明】
【００５０】
１  ガラス基板
２  ゲート電極
３  絶縁膜
４  アモルファスシリコン膜
５  高濃度ドープアモルファスシリコン膜
６  金属膜
７  ソース電極
８  ドレイン電極
９  保護絶縁膜
１０  上部電極
１１  チャンバ
１２  直流電源
１３  スイッチ
１４  電流計
１５  温度調整ステージ
１６  白色光源
１７  温度計
１８  光学窓
１９  薄膜トランジスタ
２０  薄膜トランジスタに光を照射した状態での欠陥準位の状態密度曲線
２１  薄膜トランジスタに光を照射しない状態での欠陥準位の状態密度曲線
２２  酸素プラズマ処理
２３  薄膜トランジスタアレイ基板
２４  液晶層
２５  対向基板
２５  ドレイン配線
２６  ゲート配線
２７  薄膜トランジスタ
２８  コンタクトホール
２９  画素電極
３０  伝導帯
３１  禁制帯
３２  価電子帯
３３  欠陥準位
３４  深い欠陥準位
３５  電子
３６  入射光
３７  光励起
３８  光励起により、電子を放出した欠陥準位
３９  熱励起
【図１】
2009260044.tif 000003
【図２】
2009260044.tif 000004
【図３】
2009260044.tif 000005
【図４】
2009260044.tif 000006
【図５】
2009260044.tif 000007
【図６】
2009260044.tif 000008
【図７】
2009260044.tif 000009
【図８】
2009260044.tif 000010
【図９】
2009260044.tif 000011
【図１０】
2009260044.tif 000012
【図１１】
2009260044.tif 000013
【図１２】
2009260044.tif 000014
【図１３】
2009260044.tif 000015