(57)【要約】【課題】バリスタ機能が低下しない、特にＥＳＤ耐量が低下しない積層型複合電子部品を提供すること。【解決手段】積層型複合電子部品Ｅ１は、インダクタ部２３とバリスタ部３７とを備えている。インダクタ部２３は、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄが積層されてなる第１の焼結体と、第１の焼結体の内部に配されたコイル導体１８、１９とを有している。バリスタ部３７は、バリスタ層２６ａ〜２６ｊが積層されてなる第２の焼結体と、ホット電極３０及びグランド電極２８ａ，２８ｂとを有している。第１の焼結体と第２の焼結体とは一体焼成されている。第１の焼結体のうち、コイル導体１８とコイル導体２０との間に挟まれた領域、及びコイル導体１８，２０それぞれの内側の領域は、磁性体又は非磁性体からなると共に、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料を含んでいる。【選択図】図２
2009027033.tif 000002
【特許請求の範囲】
【請求項１】
第１の焼結体と前記第１の焼結体の内部に配された複数のコイル導体とを有するインダクタ部と、第２の焼結体と前記第２の焼結体に配された複数の内部電極とを有し電圧非直線特性を発現するバリスタ部と、を備える積層型複合電子部品であって、
前記第１の焼結体と前記第２の焼結体とは一体的に焼成されており、
前記第１の焼結体のうち、前記コイル導体と前記コイル導体との間に挟まれた領域、および各前記コイル導体の内側の領域が、磁性体又は非磁性体からなると共に、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料を含むことを特徴とする積層型複合電子部品。
【請求項２】
前記フェライト材料が、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｍｇ系フェライト又はＺｎ系フェライトの何れかであることを特徴とする請求項１に記載の積層型複合電子部品。
【請求項３】
各前記コイル導体は、第１の方向に並んだ複数の導体パターンからなっており、
前記第１の焼結体は、前記第１の方向において前記導体パターンで挟まれた第１の層と、前記第１の方向において複数の前記コイル導体を挟む第２の層とを有し、
前記第１の層は非磁性体からなり、前記第２の層は磁性体からなることを特徴とする請求項１又は２に記載の積層型複合電子部品。
【請求項４】
各前記コイル導体は、第１の方向に並んだ複数の導体パターンからなっており、
前記第１の焼結体は、前記第１の方向において前記導体パターンで挟まれた第１の層と、前記第１の方向において複数の前記コイル導体を挟む第２の層とを有し、
前記第１及び第２の層は磁性体からなることを特徴とする請求項１又は２に記載の積層型複合電子部品。
【請求項５】
各前記コイル導体は、第１の方向に並んだ複数の導体パターンからなっており、
前記第１の焼結体は、前記第１の方向において前記導体パターンで挟まれた第１の層と、前記第１の方向において複数の前記コイル導体を挟む第２の層とを有し、
前記第１及び第２の層は非磁性体からなることを特徴とする請求項１又は２に記載の積層型複合電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ部と、インダクタ部に積層されたバリスタ部とを備えた積層型複合電子部品に関する。
【背景技術】
【０００２】
近年、ＥＭＣ対策部品としてサージ機能を持つノイズフィルタが各種電子機器に用いられている。特許文献１には、内部に所定の導体パターンを形成した磁性体層と、内部に所定の導体パターンを形成したバリスタ層とを積層し、スルーホールにより磁性体層とバリスタ層とを電気的に接続した積層型複合電子部品が開示されている。
【特許文献１】特許第２６２６１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１では、磁性層の材料としてＮｉ−Ｃｕ−Ｚｎ系フェライトを開示しているが、本発明者らの検討によれば、Ｎｉ−Ｃｕ−Ｚｎ系フェライトからなる層をバリスタ層と一体焼成すると、Ｃｕ成分がバリスタ層に拡散し、バリスタ機能、特にＥＳＤ（Electrostatic Discharge：静電気放電）に対する耐量（以下、「ＥＳＤ耐量」と称する）が低下するという知見が得られている。
【０００４】
そこで本発明では、バリスタ機能が低下しない、特にＥＳＤ耐量が低下しない積層型複合電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明者らは、バリスタ層と一体焼成する層に用いる材料組成を鋭意検討した結果、特定量のＣｕを含むフェライト材料を用いることにより、バリスタ部の特性劣化を防ぎ、かつ良好なフィルタ特性が得られるという知見に基づいてなされたものである。
【０００６】
具体的には、本発明の積層型複合電子部品は、第１の焼結体と第１の焼結体の内部に配された複数のコイル導体とを有するインダクタ部と、第２の焼結体と第２の焼結体に配された複数の内部電極とを有し電圧非直線特性を発現するバリスタ部と、を備える積層型複合電子部品であって、第１の焼結体と第２の焼結体とは一体的に焼成されており、第１の焼結体のうち、コイル導体とコイル導体との間に挟まれた領域、および各コイル導体の内側の領域が、磁性体又は非磁性体からなると共に、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料を含むことを特徴とする。
【０００７】
本発明によれば、第１の焼結体のうちコイル導体間に挟まれた領域は、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料を含んでいるので、バリスタ部の第２の焼結体と一体焼成してもかかる第２の焼結体に存在するＣｕ成分が極めて少ないことから、バリスタ機能の低下を抑えることができる。
【０００８】
また、本発明の積層型複合電子部品は、フェライト材料が、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｍｇ系フェライト又はＺｎ系フェライトの何れかであることが好ましい。本発明によれば、インダクタ部のフェライト材料として、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｍｇ系フェライト又はＺｎ系フェライトの何れかが用いられている。特にＮｉ−Ｚｎ系フェライトやＮｉ−Ｚｎ−Ｍｇ系フェライトを用いた場合には、高いインダクタンス値を持つこととなるため、フィルタ特性に優れた積層型複合電子部品を得ることができる。
【０００９】
また、本発明の積層型複合電子部品は、各コイル導体は、第１の方向に並んだ複数の導体パターンからなっており、第１の焼結体は、第１の方向において導体パターンで挟まれた第１の層と、第１の方向において複数のコイル導体を挟む第２の層とを有し、第１の層は非磁性体からなり、第２の層は磁性体からなることが好ましい。この積層型複合電子部品によれば、導体パターンで挟まれ且つ非磁性体からなる第１の層の両側に、磁性体からなる第２の層を積層することとなるので、コイル導体のインダクタンス値が確保できる周波数帯域を、比較的高周波領域まで高めることができる。よって、積層型複合電子部品はフィルタ特性により優れたものとなる。
【００１０】
また、本発明の積層型複合電子部品は、各コイル導体は、第１の方向に並んだ複数の導体パターンからなっており、第１の焼結体は、第１の方向において導体パターンで挟まれた第１の層と、第１の方向において複数のコイル導体を挟む第２の層とを有し、第１及び第２の層は磁性体からなることが好ましい。この積層型複合電子部品によれば、導体パターンで挟まれ且つ磁性体からなる第１の層の両側に、同じく磁性体からなる第２の層を積層することとなるので、第１の層が非磁性体からなり第２の層が磁性体からなるものと比べて、より低周波の領域におけるコイル導体のインダクタンス値をいっそう高めることができる。よって、積層型複合電子部品はフィルタ特性により優れたものとなる。
【００１１】
また、本発明の積層型複合電子部品は、各コイル導体は、第１の方向に並んだ複数の導体パターンからなっており、第１の焼結体は、第１の方向において導体パターンで挟まれた第１の層と、第１の方向において複数のコイル導体を挟む第２の層とを有し、第１及び第２の層は非磁性体からなることが好ましい。この積層型複合電子部品によれば、導体パターンで挟まれ且つ非磁性体からなる第１の層の両側に、同じく非磁性体からなる第２の層を積層することとなるので、第１の層が非磁性体からなり第２の層が磁性体からなるものと比べて、コイル導体のインダクタンス値が確保できる周波数帯域を、更に高周波領域まで高めることができる。よって、積層型複合電子部品はフィルタ特性により優れたものとなる。
【発明の効果】
【００１２】
本発明によれば、バリスタ機能が低下しない、特にＥＳＤ耐量が低下しない積層型複合電子部品を提供することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上方向及び下方向に対応したものである。
【００１４】
図１は、本実施形態に係る積層型複合電子部品の斜視図である。図２は、本実施形態に係る積層型複合電子部品の分解斜視図である。図３は、本実施形態に係る積層型複合電子部品の等価回路を示す図である。
【００１５】
本実施形態に係る積層型複合電子部品Ｅ１（以下、積層型電子部品Ｅ１と呼ぶ）は、本発明をコモンモードフィルタ機能およびバリスタ機能を備える積層型電子部品に適用したものである。図１に示されるように、積層型電子部品Ｅ１は、略直方体を呈した素体２を備えている。素体２の長手方向における一方の端部には、入力端子電極４，６が形成されており、素体２の長手方向における他方の端部には、出力端子電極８，１０が形成されている。素体２の長手方向における両側面には、一対のグランド端子電極１２が形成されている。
【００１６】
積層型電子部品Ｅ１の素体２は、図２に示されるように、インダクタ部２３と、複数の絶縁層２４ａ，２４ｂが積層された中間部２５と、バリスタ部３７とを有している。なお、図３に示されるように、積層型電子部品Ｅ１は、コモンモードチョークコイルを構成する複数（本実施形態では２つ）のコイルＬ１，Ｌ２と複数（本実施形態では４つ）のバリスタＶ１〜Ｖ４とを備え、これらでπ型の回路を構成している。
【００１７】
インダクタ部２３は、第１の焼結体と、複数のコイル導体１８、２０とを有している。第１の焼結体は、複数の非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄが積層されてなる部分であり、中間部２５及びバリスタ部３７の第２の焼結体と一体的に焼成されている。複数のコイル導体１８、２０は、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄの間すなわち第１の焼結体の内部に配されている。
【００１８】
第１の焼結体は、第１の層２３ａと第２の層２３ｂ，２３ｃとを有している。第１の層２３ａは、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄの積層方向（第1の方向）において導体パターン１８ａ，１８ｂ，２０ａ，２０ｂで挟まれた部分である。
【００１９】
より具体的には、第１の層２３ａは、導体パターン１８ａ，１８ｂ，２０ａ，２０ｂが形成された非磁性体層１６ａ〜１６ｄを含んでいる。導体パターン１８ａは非磁性体層１６ａ上に形成されており、導体パターン１８ｂは非磁性体層１６ｂ上に形成されている。導体パターン１８ａ，１８ｂは、中心から縁に向かってスパイラル状に形成されている。導体パターン１８ａにおいて、縁側に位置する一端部は、出力端子電極８と接続可能なように非磁性体層１６ａの端面に引き出されている。導体パターン１８ｂにおいて、縁側に位置する一端部は、入力端子電極４と接続可能なように非磁性体層１６ｂの端面に引き出されている。導体パターン１８ａの他端部と導体パターン１８ｂの他端部とは、非磁性体層１６ａに形成されたビア導体１９を介して電気的に接続されている。導体パターン１８ａ，１８ｂはコイル導体１８を構成しており、かかるコイル導体１８は図３に示すコイルＬ１に相当する。
【００２０】
導体パターン２０ａは非磁性体層１６ｃ上に形成されており、導体パターン２０ｂは非磁性体層１６ｄ上に形成されている。導体パターン２０ａ，２０ｂは、中心から縁に向かってスパイラル状に形成されている。導体パターン２０ａにおいて、縁側に位置する一端部は、入力端子電極６と接続可能なように非磁性体層１６ｃの端面に引き出されている。導体パターン２０ｂにおいて、縁側に位置する一端部は、出力端子電極１０と接続可能なように非磁性体層１６ｄの端面に引き出されている。導体パターン２０ａの他端部と導体パターン２０ｂの他端部とは、非磁性体層１６ｃに形成されたビア導体２１を介して電気的に接続されている。導体パターン２０ａ，２０ｂはコイル導体２０を構成しており、かかるコイル導体２０は図３に示すコイルＬ２に相当する。
【００２１】
第２の層２３ｂ，２３ｃは、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄの積層方向においてコイル導体１８，２０を挟む部分である。より具体的には、第２の層２３ｂは、第１の層２３ａの上側に位置しており、導体パターンが形成されていない非磁性体層１４ａ〜１４ｄからなっている。第２の層２３ｃは、第１の層２３ａの下側に位置しており、導体パターンが形成されていない非磁性体層１４ｅ〜１４ｇからなっている。なお、本実施形態では非磁性体層１６ｄは第１の層２３ａに含まれているが、第１の層２３ａではなく第２の層２３ｃに含まれるとしてもよい。
【００２２】
非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄは、非磁性体からなると共に、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料を含んでいる。非磁性体層１６ａ〜１６ｄがこのような構成となっているため、導体パターン１８ａ，１８ｂと導体パターン２０ａ，２０ｂとに挟まれた領域、すなわちコイル導体１８とコイル導体２０とに挟まれた領域は、非磁性体からなると共に、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料を含むこととなる。また、導体パターン１８ａ，１８ｂの内側に位置する領域と導体パターン２０ａ，２０ｂの内側に位置する領域、すなわちコイル導体１８，２０それぞれの内側に位置する領域も、非磁性体からなると共に、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料を含むこととなる。
【００２３】
コイル導体１８，２０に挟まれた領域やコイル導体１８，２０それぞれの内側に位置する領域においてＣｕ成分が少なすぎると、比抵抗が低下してしまい、コモンモードフィルタとして十分な特性が得られない。一方、Ｃｕ成分が多すぎると、インダクタ部２３の第１の焼結体とバリスタ部３７の第２の焼結体とを一体焼成した際に、Ｃｕ成分がバリスタ部３７側に拡散してバリスタ機能を低下させてしまう。特に、バリスタ特性が発現するバリスタ層２６ｂ〜２６ｉ（バリスタ層２６ｂ〜２６ｉについては後に詳述する）にＣｕ成分が増加するとＥＳＤ耐量が低下するために、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄ中のＣｕ成分を極力抑える必要がある。この観点から、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄは、Ｃｕ成分をＣｕＯに換算して０．１モル％〜１モル％含有するフェライト材料を含むことがより好ましい。なお、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄにおいて、フェライト材料はＺｎ系フェライトであることが好ましい。
【００２４】
導体パターン１８ａ，１８ｂ，２０ａ，２０ｂ及びビア導体１９，２１に用いる導電材料は、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄと同時焼成できる金属材料を用いる。すなわち、フェライトの焼成温度は通常８００℃〜１４００℃程度であるため、その温度で融解しない金属材料を用いる。例えば、Ａｇ、Ｐｄこれらの合金等を好適に使用することができる。
【００２５】
素体２は、電圧非直線特性を発現するバリスタ部３７を有している。バリスタ部３７は、第２の焼結体と、ホット電極３０及びグランド電極２８ａ，２８ｂ（複数の内部電極）とを有している。第２の焼結体は、複数のバリスタ層２６ａ〜２６ｊが積層されてなる部分である。ホット電極３０及びグランド電極２８ａ，２８ｂは、バリスタ層２６ａ〜２６ｊの間すなわち第２の焼結体の内部に配されている。
【００２６】
複数のバリスタ層２６ａ〜２６ｊは、上からこの順で積層されている。バリスタ層２６ｂ，２６ｄ，２６ｆ，２６ｈ，２６ｊ上にはグランド端子電極１２と電気的に接続された略矩形状のグランド電極２８ａ〜２８ｅがそれぞれ形成されている。また、バリスタ層２６ｃ上には入力端子電極６と電気的に接続された略矩形状のホット電極３０が形成され、バリスタ層２６ｅ上には入力端子電極４と電気的に接続された略矩形状のホット電極３２が形成され、バリスタ層２６ｇ上には出力端子電極１０と電気的に接続された略矩形状のホット電極３４が形成され、バリスタ層２６ｉ上には出力端子電極８と電気的に接続された略矩形状のホット電極３６が形成される。
【００２７】
ホット電極３０とグランド電極２８ａ，２８ｂとが積層方向から見たときにバリスタ層２６ｂ，２６ｃを介して一部が重なりあい対向することで、図３に示すバリスタＶ３がバリスタ部３７に構成される。ホット電極３２とグランド電極２８ｂ，２８ｃとが積層方向から見たときにバリスタ層２６ｄ，２６ｅを介して一部が重なりあい対向することで、図３に示すバリスタＶ１がバリスタ部３７に構成される。ホット電極３４とグランド電極２８ｃ，２８ｄとが積層方向から見たときにバリスタ層２６ｆ，２６ｇを介して一部が重なりあい対向することで、図３に示すバリスタＶ４がバリスタ部３７に構成される。ホット電極３６とグランド電極２８ｄ，２８ｅとが積層方向から見たときにバリスタ層２６ｈ，２６ｉを介して一部が重なりあい対向することで、図３に示すバリスタＶ２がバリスタ部３７に構成される。このように、ホット電極３０，３２，３４，３６とグランド電極２８ａ〜２８ｅとが、積層方向から見たときにバリスタ層２６ｂ〜２６ｉを介して一部が重なりあい対向することで、バリスタ部３７に４つのバリスタＶ１〜Ｖ４が構成されることとなる。
【００２８】
バリスタ層２６ａ〜２６ｊは、例えば、ＺｎＯを主成分とするセラミックス材料から構成される。このセラミックス材料中には、添加成分としてＰｒ、Ｂｉ、Ｃｏ、Ａｌ等を含んでいても良い。Ｐｒに加えてＣｏを含むと、優れたバリスタ特性を有するものとなるほか、高い誘電率（ε）を有するものとなる。また、Ａｌを更に含むと低抵抗となる。また、必要に応じて他の添加物、例えば、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等の元素が含まれても良い。
【００２９】
グランド電極２８ａ〜２８ｅ及びホット電極３０，３２，３４，３６に用いる導電材料は、バリスタ層２６ａ〜２６ｊを構成するセラミックス材料と同時焼成できる金属材料を用いる。すなわち、バリスタセラミックスの焼成温度は通常８００℃〜１４００℃程度であるため、その温度で融解しない金属材料を用いる。例えば、Ａｇ、Ｐｄこれらの合金等を好適に使用することができる。
【００３０】
素体２は、中間部２５を有している。中間部２５は、インダクタ部２３とバリスタ部３７との間に位置しており、絶縁層２４ａ，２４ｂからなっている。中間部２５は、インダクタ部２３とバリスタ部３７との縮率を調整する目的で設けられた部分である。また、中間部２５を設けることにより、インダクタ部２３からＣｕ成分がバリスタ部３７に拡散するのをより確実に抑えることができる。絶縁層２４ａ，２４ｂは、例えば、ＺｎＯ及びＦｅ２Ｏ３を主成分としたセラミックス材料から構成される。
【００３１】
次に、上述した積層型電子部品Ｅ１の製造方法について説明する。
【００３２】
まず、焼成後に非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄを構成する非磁性体原料粉末と、有機溶剤と有機バインダとを含む有機ビヒクルとを混合した非磁性体スラリーを調製する。非磁性体原料粉末は、インダクタ部２３とバリスタ部３７とを一体焼成した後にＣｕ成分をＣｕＯ換算で０．５モル％〜２モル％含むフェライトとなる原料粉末を用いる。好ましくは、一体焼成した後にＣｕ成分をＣｕＯ換算で０．１モル％〜１モル％含むフェライトとなる原料粉末を用いる。
【００３３】
非磁性体原料粉末は、一体焼成した後に上記所定量のＣｕ成分を含むフェライトになれば、その形態は特に限定するものではない。例えば、所定量のＣｕＯ粉末とフェライト粉末との混合物を用いることができる。また、所定量のＣｕ成分を含むようなフェライトを予め仮焼きして粉砕したフェライト粉末や、焼成後にフェライトとなる酸化鉄、酸化亜鉛等の原料酸化物等の混合物を用いることができる。
【００３４】
また、フェライトは、Ｚｎ系フェライトを用いることが好ましい。このようなフェライトを用いることにより高いインダクタンス値を得ることができるので、良好なフィルタ特性を得ることができる。
【００３５】
続いて、ドクターブレード法等によりＰＥＴ（ポリエチレンテレフタレート）フィルム上に非磁性体スラリーを塗布し、例えば厚さ２０μｍ程度の非磁性体グリーンシートを形成する。
【００３６】
続いて、非磁性体グリーンシートの所望の位置、すなわち上述したようなビア導体１９，２１が形成される予定の位置にスルーホールを形成する。スルーホールはレーザー加工機等により形成することができる。
【００３７】
続いて、スクリーン印刷法等により非磁性体グリーンシート上に導体パターン１８ａ，１８ｂ，２０ａ，２０ｂを形成する。また、非磁性体グリーンシートに形成されたスルーホールに導電ペーストを充填してビア導体１９，２１を形成する。導体パターン１８ａ，１８ｂ，２０ａ，２０ｂ及びビア導体１９，２１の印刷等に用いる導電ペーストは、Ａｇ、Ｐｄ、これらの合金等を主成分として含んでいるものを用いることができる。
【００３８】
続いて、焼成後にバリスタ層２６ａ〜２６ｊを構成するバリスタ原料粉末と、有機溶剤と有機バインダとを含む有機ビヒクルとを混合したバリスタスラリーを調製する。バリスタ原料粉末は、一体焼成した後に所定組成のバリスタとなれば、その形態は特に限定するものではない。主成分であるＺｎＯに添加物として各種金属化合物、例えばＰｒ６Ｏ１１、ＣｏＯ、Ｃｒ２Ｏ３、ＣａＣＯ３、ＳｉＯ２、Ｋ２ＣＯ３及びＡｌ２Ｏ３を所定量含む混合粉末を用いることができる。また、所定組成のバリスタセラミックスを予め仮焼きして粉砕したバリスタ粉末を用いても良い。
【００３９】
続いて、ドクターブレード法等によりＰＥＴフィルム上にバリスタスラリーを塗布し、例えば、厚さ３０μｍ程度のバリスタグリーンシートを形成する。
【００４０】
続いて、スクリーン印刷法等によりバリスタグリーンシート上に導電ペーストを用いてホット電極及びグランド電極を形成する。導電ペーストは、Ａｇ、Ｐｄ、これらの合金を主成分として含んでいるものを用いることができる。
【００４１】
続いて、焼成後に絶縁層２４ａ，２４ｂを構成する絶縁体原料粉末と、有機溶剤と有機バインダとを含む有機ビヒクルとを混合した絶縁体スラリーを調製する。絶縁体原料粉末は、例えばＺｎＯ及びＦｅ２Ｏ３を主成分とした混合粉末を用いることができる。調整された絶縁体スラリーをドクターブレード法等によりＰＥＴフィルム上に絶縁体スラリーを塗布し、例えば、厚さ３０μｍ程度の絶縁体グリーンシートを形成する。
【００４２】
続いて、所定形状の導体パターン１８ａ，１８ｂ，２０ａ，２０ｂ及びビア導体１９，２１が形成された非磁性体グリーンシートと、導体パターンやビア導体が形成されていない非磁性体グリーンシートと、ホット電極３０，３２，３４，３６又はグランド電極２８ａ〜２８ｅが形成されたバリスタグリーンシートと、ホット電極やグランド電極が形成されていないバリスタグリーンシートと、絶縁体グリーンシートとを、図２に示すように順次積層しプレスした後に、所定形状に切断してグリーン積層体を得る。その後、グリーン積層体を所定の条件（例えば、大気中で１１００℃〜１２００℃）で焼成を行うことで、素体２を得る。得られた素体２では、バリスタ部３７へのＣｕ成分の拡散はほとんどないので、良好なバリスタ特性が得られる。
【００４３】
続いて、素体２の長手方向における端部及び長手方向における両側面中央に導電ペーストを塗布し、所定の条件（例えば、大気中で７００℃〜８００℃）にて熱処理を行い端子電極を焼き付ける。導電ペーストは、Ａｇを主成分とする粉末を含むものを用いることができる。その後、端子電極表面にめっきを施し、入力端子電極４，６、出力端子電極８，１０及びグランド端子電極１２が形成された積層型電子部品Ｅ１を得ることができる。なお、めっきは電解めっきが好ましく、その材料は、例えばＮｉ／Ｓｎ、Ｃｕ／Ｎｉ／Ｓｎ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ／Ａｇ、Ｎｉ／Ａｇ等を用いることができる。
【００４４】
以上のように、本実施形態によれば、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄからなる第１の焼結体は、Ｃｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有するフェライト材料から構成されている。そのため、第１の焼結体と、バリスタ層２６ａ〜２６ｊからなるバリスタ部３７の第２の焼結体とを一体焼成しても、第２の焼結体に拡散するＣｕ成分が極めて少ないことから、バリスタ機能の低下を抑えることができる。
【００４５】
また、本実施形態によれば、インダクタ部２３の第１の焼結体は、非磁性体層１４ａ〜１４ｇ，１６ａ〜１６ｄの積層方向において導体パターン１８ａ，１８ｂ，２０ａ，２０ｂで挟まれた第１の層２３ａと、かかる積層方向においてコイル導体１８，２０を挟む第２の層２３ｂ，２３ｃとを有する。非磁性体からなる第１の層２３ａの両側に、同じく非磁性体からなる第２の層２３ｂ，２３ｃを積層することとなるので、コイル導体１８，２０（コイルＬ１，Ｌ２）によってインダクタンス値が得られる周波数帯域を、より高周波領域まで高めることができ、積層型電子部品Ｅ１をフィルタ特性により優れたものとすることができる。
【００４６】
以上、本発明の積層型フィルタ及びその製造方法の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００４７】
例えば、上記実施形態では第１の層２３ａを形成する層１６ａ〜１６ｄは非磁性体層であるとしたが、層１６ａ〜１６ｄの全体が非磁性体でなくてもよい。すなわち、層１６ａ〜１６ｄそれぞれにおける所定領域が、非磁性体となっていればよい。より具体的には、層１６ａ〜１６ｄのうち、少なくとも、導体パターン１８ａ，１８ｂと導体パターン２０ａ，２０ｂとに挟まれた領域と、導体パターン１８ａ，１８ｂの内側に位置する領域と、導体パターン２０ａ，２０ｂの内側に位置する領域とが、非磁性体であればよい。
【００４８】
また、上記実施形態では第１の層２３ａを形成する層１６ａ〜１６ｄおよび第２の層２３ｂ，２３ｃを形成する層１４ａ〜１４ｇは、いずれも非磁性体層であるとしたが、層１４ａ〜１４ｇは磁性体層であり、層１６ａ〜１６ｄは非磁性体層であるとしてもよい。また、層１４ａ〜１４ｇ，１６ａ〜１６ｄはいずれも磁性体層であるとしてもよい。磁性体層とする場合は、フェライト材料として、Ｎｉ−Ｚｎ系フェライト又はＮｉ−Ｚｎ−Ｍｇ系フェライトを用いることが好ましい。なお、この場合にも、フェライト材料はＣｕ成分をＣｕＯに換算して０．０５モル％〜２モル％含有することとする。層１４ａ〜１４ｇ，１６ａ〜１６ｄにこのようなフェライト材料を用いることで、コイル導体１８，２０（コイルＬ１，Ｌ２）は高いインダクタンス値を持つこととなるため、フィルタ特性に優れたものとなる。
【００４９】
また、上記実施形態ではコイル導体（コイル）を２つ備えることとしたが、コイル導体（コイル）の数はこれに限られない。更に、上記実施形態においてコイル導体（コイル）はコモンモードチョークコイルを構成しているが、トランスを構成することも可能である。
【実施例１】
【００５０】
（実施例１）  まず、Ｚｎ系フェライト粉末とＣｕ成分含有量が０．０５モル％となるように秤量したＣｕＯ粉末とを混合した非磁性体原料粉末を準備し、この原料粉末と有機ビヒクルとを混合して非磁性体スラリーを調製した。
【００５１】
得られた非磁性体スラリーをドクターブレード法によりＰＥＴフィルム上に塗布し、厚さ２０μｍの非磁性体グリーンシートを作製した。その後、非磁性体グリーンシート上の所定の位置にレーザー加工機によりスルーホールを形成し、Ｐｄを主成分とする導電ペーストを用いてスクリーン印刷法により所定形状の導体パターンとスルーホール中にビア導体を形成し、第１の層形成用グリーンシートを作製した。
【００５２】
続いて、所定量のＺｎＯ、Ｐｒ６Ｏ１１、ＣｏＯ、Ｃｒ２Ｏ３、ＣａＣＯ３、ＳｉＯ２、Ｋ２ＣＯ３及びＡｌ２Ｏ３を混合したバリスタ原料粉末と有機ビヒクルとを混合してバリスタスラリーを調製した。
【００５３】
このバリスタスラリーをドクターブレード法により、ＰＥＴフィルム上に塗布し厚さ３０μｍのバリスタグリーンシートを作製した。その後、バリスタグリーンシート上にＰｄを主成分とする導電ペーストを用いてスクリーン印刷法により所定のパターンの電極を形成し、バリスタ層形成用グリーンシートを形成した。
【００５４】
続いて、ＺｎＯ及びＦｅ２Ｏ３を主成分とした混合粉末と有機ビヒクルとを混合して絶縁体スラリーを調製した。この絶縁体スラリーをドクターブレード法により、ＰＥＴフィルム上に塗布し厚さ３０μｍの絶縁体グリーンシートを作製した。
【００５５】
続いて、第１の層形成用グリーンシート、バリスタ層形成用グリーンシート、導体パターンが印刷されていない非磁性体グリーンシート、導体パターンが印刷されていないバリスタシート、及び絶縁体グリーンシートを準備し、図２に示す順序で積層してグリーン積層体を作製した。このグリーン積層体を、焼成後に長さ２．０ｍｍ、幅１．２ｍｍ、厚さ１．０ｍｍの直方体になるように切断して、大気中で１１００℃〜１２００℃焼成して素体を作製した。その後、素体の端部に銀を主成分とする導電ペーストを塗布し、大気中で７００℃〜８００℃焼成して端子電極を焼付けし、更に端子電極にＮｉ／Ｓｎ（Ｎｉ、Ｓｎの順に）電気めっきを施して積層型電子部品を作製した。
【００５６】
（実施例２）  非磁性体原料粉末として、Ｚｎ系フェライト粉末とＣｕ成分含有量が０．１モル％となるように秤量したＣｕＯ粉末とを混合したものを用いた以外は実施例１と同様に積層型電子部品を作製した。
【００５７】
（実施例３）  非磁性体原料粉末として、Ｚｎ系フェライト粉末とＣｕ成分含有量が０．３モル％となるように秤量したＣｕＯ粉末とを混合したものを用いた以外は実施例１と同様に積層型電子部品を作製した。
【００５８】
（実施例４）  非磁性体原料粉末として、Ｚｎ系フェライト粉末とＣｕ成分含有量が０．５モル％となるように秤量したＣｕＯ粉末とを混合したものを用いた以外は実施例１と同様に積層型電子部品を作製した。
【００５９】
（実施例５）  非磁性体原料粉末として、Ｚｎ系フェライト粉末とＣｕ成分含有量が０．７モル％となるように秤量したＣｕＯ粉末とを混合したものを用いた以外は実施例１と同様に積層型電子部品を作製した。
【００６０】
（実施例６）  非磁性体原料粉末として、Ｚｎ系フェライト粉末とＣｕ成分含有量が１モル％となるように秤量したＣｕＯ粉末とを混合したものを用いた以外は実施例１と同様に積層型電子部品を作製した。
【００６１】
（実施例６）  非磁性体原料粉末として、Ｚｎ系フェライト粉末とＣｕ成分含有量が２モル％となるように秤量したＣｕＯ粉末とを混合したものを用いた以外は実施例１と同様に積層型電子部品を作製した。
【００６２】
（比較例１）  非磁性体原料粉末として、Ｃｕ成分が含有しないＺｎ系フェライト粉末のみを用いた以外は実施例１と同様に積層型電子部品を作製した。
【００６３】
（比較例２）  非磁性体原料粉末として、Ｚｎ系フェライト粉末とＣｕ成分含有量が３モル％となるように秤量したＣｕＯ粉末とを混合したものを用いた以外は実施例１と同様に積層型電子部品を作製した。
【００６４】
バリスタ部に存在するＣｕ成分の含有量は誘導結合高周波プラズマ発光分析装置（ＩＣＰ）を用いて測定し算出した。また、インダクタ部の抵抗率（ρ）は、サンプルに１Ｖの直流電圧を印加した際に流れる電流値から抵抗（Ｒ）を求めて算出した。
【００６５】
ＥＳＤ耐量は、ＩＥＣ（International ElectrotechnicalCommission）の規格ＩＥＣ６１０００−４−２に定められている静電気放電イミュニティ試験によって測定した。本実施例では、ＥＳＤ耐量が８ｋＶ以上である場合に、ＥＳＤ耐量が十分であると判断し、「○」と判定し、ＥＳＤ耐量が８ｋＶ未満である場合には「×」と判定した。判断基準を８ｋＶ以上とした理由は、ＩＥＣ６１０００−４−２のレベル４を満たすからである。
【００６６】
評価した結果を表１に示す。インダクタ部（フェライト）のＣｕ含有量が０．５モル％〜２モル％の場合は、ＥＳＤ耐量及びインダクタ部の抵抗率のいずれも良好な結果となった。インダクタ部にＣｕが含有しない比較例１にあっては、インダクタ部の抵抗率が低下している。そのため、十分なフィルタ特性が得られない可能性が高い。一方、インダクタ部にＣｕが多く含まれた比較例２にあっては、バリスタ部のＣｕ含有量が増加しており、ＥＳＤ耐量が８ｋＶに満たなかった。
【表１】
2009027033.tif 000003
【図面の簡単な説明】
【００６７】
【図１】第１実施形態に係る積層型複合電子部品を示す斜視図である。
【図２】第１実施形態に係る積層型複合電子部品を示す分解斜視図である。
【図３】本実施形態に係る積層型複合電子部品の等価回路を示す図である
【符号の説明】
【００６８】
Ｅ１…積層型電子部品（積層型複合電子部品）、２…素体、４，６…入力端子電極、８，１０…出力端子電極、１２…グランド端子電極、１４ａ〜１４ｇ，１６ａ〜１６ｄ…非磁性体層、１８ａ，１８ｂ，２０ａ，２０ｂ…導体パターン、１８，２０…コイル導体、１９，２１…ビア導体、２３…インダクタ部、２３ａ…第１の層、２３ｂ，２３ｃ…第２の層、２４ａ，２４ｂ…絶縁層、２５…中間部、２８ａ〜２８ｅ…グランド電極、２６ａ〜２６ｊ…バリスタ層、３０，３２，３４，３６…ホット電極、３７…バリスタ部、Ｌ１，Ｌ２…コイル、Ｖ１〜Ｖ４…バリスタ。
【図１】
2009027033.tif 000004
【図２】
2009027033.tif 000005
【図３】
2009027033.tif 000006