(57)【要約】【課題】回生運転時に、１パルスコンバータから出力される電圧が変化する際に、過渡的に過電流が流れることを抑制する電力変換装置を得る。【解決手段】交流電源９に接続された１パルスコンバータ１、ＤＣリンク主コンデンサ２、１パルスコンバータ１とＤＣリンク主コンデンサ２との間に配置されるＤＣリンク電圧源３、及びＤＣリンク電圧源３の電圧出力を制御する制御系１３を備え、制御系１３によって、ＤＣリンク電圧源３のインバータ１５を所定の制御周期で制御し、１パルスコンバータ１から出力される電圧が変化する際に、所定の制御周期より短い制御周期でインバータ１５を制御する。【選択図】図１
2009106056.tif 000002
【特許請求の範囲】
【請求項１】
交流電源に接続されたコンバータ、ＤＣリンクコンデンサ、前記コンバータと前記ＤＣリンクコンデンサとの間に配置されるＤＣリンク電圧源、及び前記ＤＣリンク電圧源の出力電圧を制御する制御器を備え、前記コンバータが交流から直流へ電力を変換することによって前記交流電源側から前記コンバータを介して前記ＤＣリンクコンデンサ側へ電力を供給する機能、及び前記コンバータが直流から交流へ電力を変換することによって前記ＤＣリンクコンデンサ側から前記コンバータを介して前記交流電源側へ電力を供給する機能をもつ電力変換装置であって、
前記ＤＣリンク電圧源は、直流電圧をパルス出力するインバータを有し、
前記制御器は、前記インバータを所定の制御周期で制御し、前記コンバータの出力電圧が変化する際に、前記所定の制御周期より短い制御周期で前記インバータを制御することを特徴とする電力変換装置。
【請求項２】
前記ＤＣリンク電圧源は、直列接続された複数の電圧源で構成されることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
それぞれの前記複数の電圧源は、インバータと前記インバータに接続された直流電力貯蔵器とを有し、
前記直流電力貯蔵器の直流電圧値は、それぞれ異なることを特徴とする請求項２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流から直流に電力を変換する電力変換装置に関する。
【背景技術】
【０００２】
従来の電力変換装置においては、１パルスコンバータ(主整流器)に接続されるダイオード整流器のＤＣリンクに、非対称ブリッジのＤＣリンク電圧源が配置されている。この電圧源は、１／Ｒの制御器によって電流を制御することで、系統のインピーダンスが低くても、リップル電流、過電流を抑制している。そして、ＤＣリンク電圧源のコンデンサ（直流電力貯蔵器）の直流電圧も一定になるように制御されている（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】Applied Power Electronics Conference and Exposition, 2005. APEC 2005. Twentieth Annual IEEE Volume 1, 6-10 March 2005 Page(s):522 - 528 Vol. 1, "Ultra compact three-phase rectifier with electronic smoothing inductor"
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の電力変換装置では、回生運転を行った場合、１パルスコンバータの出力電圧が変化する際に、過渡的に過電流が流れるため、１パルスコンバータに用いる半導体スイッチ素子が破壊する問題があった。また、過電流から半導体スイッチ素子を保護するために、電流定格の大きい半導体スイッチ素子を用いることが考えられるが、回路が大型化し、コストアップにもつながる問題があった。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、回生運転を行う場合において、１パルスコンバータの出力電圧が変化する際に、過渡的に過電流が流れることを抑制する電力変換装置を得るものである。
【課題を解決するための手段】
【０００６】
この発明に係る電力変換装置は、交流電源に接続されたコンバータ、ＤＣリンクコンデンサ、コンバータとＤＣリンクコンデンサとの間に配置されるＤＣリンク電圧源、及びＤＣリンク電圧源の出力電圧を制御する制御器を備え、コンバータが交流から直流へ電力を変換することによって交流電源側からコンバータを介してＤＣリンクコンデンサ側へ電力を供給する機能、及びコンバータが直流から交流へ電力を変換することによってＤＣリンクコンデンサ側からコンバータを介して交流電源側へ電力を供給する機能をもつ電力変換装置であって、ＤＣリンク電圧源は、直流電圧をパルス出力するインバータを有し、制御器は、インバータを所定の制御周期で制御し、コンバータの出力電圧が変化する際に、所定の制御周期より短い制御周期でインバータを制御することを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、交流電源に接続されたコンバータ、ＤＣリンクコンデンサ、コンバータとＤＣリンクコンデンサとの間に配置されるＤＣリンク電圧源、及びＤＣリンク電圧源の出力電圧を制御する制御器を備え、制御器は、ＤＣリンク電圧源のインバータを所定の制御周期で制御し、コンバータの出力電圧が変化する際に、所定の制御周期より短い制御周期でインバータを制御するので、回生運転を行う場合において、コンバータの出力電圧が変化する際に、過渡的に過電流が流れることを抑制することができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明の実施の形態１における、三相交流から直流に電力を変換する電力変換装置の構成図である。電力変換装置１４は、主整流器である１パルスコンバータ（コンバータ）１、ＤＣリンク主コンデンサ（ＤＣリンクコンデンサ）２、及び１パルスコンバータ１とＤＣリンク主コンデンサ２との間に配置されたＤＣリンク電圧源３で構成されている。１パルスコンバータ１はトランスのインダクタンス７を介して三相交流の系統電源（交流電源）９に接続されている。電力変換装置１４は、トランスのインダクタンス７を介して三相交流の系統電源９から供給された交流電力を直流電力に変換し、ＤＣリンク主コンデンサ２を介してこの直流電力を直流負荷８に供給する。直流負荷８としては、直流モータ、電灯などの直流負荷、又は交流系統、交流モータなどに交流電力を供給する電力変換装置が考えられる。
【０００９】
電力変換装置１４は、力行運転と回生運転を行うことができる。力行運転の場合には、１パルスコンバータ１が交流から直流へ電力を変換することによって系統電源９側から１パルスコンバータ１を介してＤＣリンク主コンデンサ２側へ電力を供給することができる。また、回生運転の場合には、１パルスコンバータ１が直流から交流へ電力を変換することによってＤＣリンク主コンデンサ２側から１パルスコンバータ１を介して系統電源９側へ電力を供給することができる。なお、１パルスコンバータ１は系統電源９の交流電圧の半周期に１パルスの電圧を出力する。このことによって、スイッチング損失を減らし、スイッチング制御の簡易化ができる。交流から直流へ電力を供給する力行運転、及び直流から交流へ電力を返す回生運転に対応するために、１パルスコンバータ１は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の自己消弧形の半導体スイッチ素子と逆並列ダイオードの三相ブリッジとで構成される。なお、力行運転のみに対応する場合には、１パルスコンバータ１は、三相のダイオードブリッジで構成される。
【００１０】
ＤＣリンク電圧源３は、ダイオードを逆並列に接続した複数個のＩＧＢＴ等の自己消弧型半導体スイッチ素子をフルブリッジ構成に配置したインバータ１５とフィルタ機能を有するコンデンサ（直流電力貯蔵器）１０とによって構成される。１パルスコンバータ１でも同様であるが、自己消弧形の半導体スイッチ素子としては、ＩＧＢＴ以外にも、ＧＣＴ（Ｇａｔｅ  Ｃｏｍｍｕｔａｔｅｄ  Ｔｕｒｎ−ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）、ＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）、トランジスタ、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｅｒ）等を用いてもよいし、自己消弧機能がないサイリスタ等でも強制転流動作が可能であれば用いてもよい。なお、本実施の形態においては、ＤＣリンク電圧源３の直流電力貯蔵器として、コンデンサを用いた場合について説明しているが、電荷を蓄えて、電気エネルギーを蓄えるものであれば、電池でも良い。
【００１１】
次に、本実施の形態の動作について説明する。１パルスコンバータ１は、１パルスコンバータの制御系１２によって制御される。図１に示すように、１パルスコンバータの制御系１２において、フィルタ１２１によって系統電圧Ｖｒ、Ｖｓ、Ｖｔをフィルタリングした後、ＰＬＬ（ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）１２２によって系統電圧の位相を検出する。この検出された位相から基本波生成部１２３によって、系統電圧と位相同期し、完全に正弦波化した系統電圧の基本波Ｖｒｏ、Ｖｓｏ、Ｖｔｏを生成する。力行・回生判定部１２４によって、この系統電圧の基本波Ｖｒｏ、Ｖｓｏ、Ｖｔｏから線間電圧を求めて、この線間電圧とＤＣリンク主コンデンサ２の電圧Ｖｃと比較して力行、回生運転を判断する。
【００１２】
系統の線間電圧が大きい場合は、力行運転となり、図１における１パルスコンバータ１のＩＧＢＴをオフ状態とし、逆並列のダイオードのみ導通する。系統の線間電圧が小さい場合は、回生運転となる。回生運転時には、ゲート生成部１２５によって１パルスコンバータ１の半導体スイッチ素子のゲートをオンするためのゲート信号Ｓｇ１が生成される。ゲート信号Ｓｇ１はゲートドライバ１２６を介して１パルスコンバータ１へ送られる。
【００１３】
図２に、回生運転時の１パルスコンバータ１の半導体スイッチ素子のゲート信号Ｓｇ１の生成方法の説明図を示す。図２（ａ）は、系統の相電圧の基本波Ｖｉｏ（ｉ＝ｒ、ｓ、ｔ）の電圧値によって半導体スイッチ素子のゲートオンを決定するものである。基本波の電圧が正になり、基本波が判定電圧ＶＨＡＮＴＥＩを越えた時、１パルスコンバータ１の上アームのゲートはオンとなる。基本波の電圧が負になり、基本波が判定電圧−ＶＨＡＮＴＥＩを下回った時、１パルスコンバータ１の下アームのゲートはオンとなる。線間短絡防止のため、各相の上アーム同士、又は下アーム同士のゲートオンのタイミングが重ならないように、各相は位相１２０°以下の通電時間となるように設定されている。また、図２（ｂ）は、系統の相電圧の位相によって半導体スイッチ素子のゲートオンを決定するものである。基本波の電圧が正になり、位相がφ１からφ２までの間、１パルスコンバータ１の上アームのゲートはオンとなり、基本波の電圧が負になり、位相がφ３からφ４までの間、１パルスコンバータ１の下アームのゲートはオンとなる。
【００１４】
次に、図１に示したＤＣリンク電圧源３を制御するＤＣリンク電圧源の制御系１３について説明する。ＤＣリンク電圧源の制御系１３は、ＤＣリンク電圧源３のインバータ１５を所定の制御周期で制御し、１パルスコンバータ１の出力電圧が変化する際に、所定の制御周期より短い制御周期でインバータ１５を制御するものである。
【００１５】
ＤＣリンク電圧源の制御系１３では、ＤＣリンク電圧源３によってＤＣリンク主コンデンサ２に流れる電流であるＤＣリンク電流が高周波にならないように、高周波成分を打ち消す制御が行われる。そして、ＤＣリンク電圧源の制御系１３においてＤＣリンク電流の制御量が決められ、ゲート生成部１３５からゲートドライバ１３６を介してＤＣリンク電圧源３へのゲート信号Ｓｇ２が出力され、このゲート信号Ｓｇ２に基づくスイッチ動作によってインバータ１５が制御され、ＤＣリンク電圧源３は電圧を出力する。なお、ＤＣリンク電流は、繰り返しの矩形波となっているので、ＤＣリンク電圧源３のコンデンサ１０を通過する高周波領域の電流は、ほぼ正負対称の交流波形となる。このため、ＤＣリンク電圧源３のコンデンサ１０を通過する平均電力はゼロになることから、ＤＣリンク電圧源３が直流電圧源を所持しなくても運転を行うことができる。つまり、ＤＣリンク電圧源３の専用の直流電圧源は不要となる。ＤＣリンク電圧源３に直流電圧源を配置しないことによって、小形、低コスト化を図ることができる。
【００１６】
このような高周波成分を打ち消す制御は、中央演算回路をもっているプログラム演算処理装置、もしくは高速演算回路において、所定の制御周期ごとに演算処理がなされ、制御信号としてゲート信号Ｓｇ２がＤＣリンク電圧源３に出力され、ＤＣリンク電圧源３が所定の電圧を出力することで行われる。しかしながら、１パルスコンバータ１の出力電圧が変化する際に、高周波成分を打ち消す制御を行うための制御周期が長くなると、長い制御周期の期間内では１パルスコンバータ１において過渡的に変化する電流を制御しきれず、ＤＣリンク主コンデンサ２に流れる電流は過電流になってしまう。一方、制御周期を短くしすぎると、１パルスコンバータ１において過渡的に変化する電流を制御することができるものの、１パルスコンバータ１の出力電圧が変化しない場合でも、ＤＣリンク電圧源３における半導体スイッチ素子がスイッチングする頻度が多くなり、スイッチング損失が増える。
【００１７】
そこで、ＤＣリンク電圧源の制御系１３では、１パルスコンバータ１の出力電圧が変化する時のみ、ＤＣリンク電圧源３の高周波成分を打ち消す制御を行うための制御周期を短くするようにして、１パルスコンバータ１に過渡的に過電流が流れることを抑制する。このような制御周期の短縮化制御によって、ＤＣリンク電圧源３における半導体スイッチ素子のスイッチングする頻度を減らして、スイッチング損失が低減させることができる。このように、ＤＣリンク電圧源の制御系１３において制御周期が決められ、ＤＣリンク電圧源３の上アーム・下アームの半導体スイッチ素子のゲート信号を生成し、ＤＣリンク電圧源３へゲート信号Ｓｇ２が出力され、このゲート信号Ｓｇ２のスイッチ動作により、ＤＣリンク電圧源３は電圧を出力する。
【００１８】
ＤＣリンク電圧源の制御系１３を構成する各部分について説明する。図３は、ＤＣリンク電圧源の制御系１３における高周波成分打ち消すための電流制御ブロック１３１を中心にした制御ブロック図を示したものである。ＤＣリンク電圧源３に流れるＤＣリンク電流ＩＤＣＣは電流センサ６によって測定される。図４に電流制御の伝達関数のゲイン特性の一例を示す。低周波領域では、ゲインが小さくなっており、高周波領域では、ゲインが高くなっている。電流制御ブロック１３１において、このような伝達関数を用いて、ＤＣリンク電流の高周波領域を打ち消すようための電圧指令Ｖｉｉを出力する。すなわち、ＤＣリンク電圧源３は、高周波領域では、ＤＣリンク電流ＩＤＣＣの波高値に比例したマイナス量を出力し、−Ｌ・ｄｉ／ｄｔ（Ｌは回路のインダクタンス値、ｉは電流値）を出力するリアクトルと同じような働きをする。
【００１９】
次に、１パルスコンバータ１の出力電圧が変化する際に、ＤＣリンク電圧源３の制御周期の短縮化制御について説明する。制御周期短縮化判定部１３７では、ゲート生成部１２５と同様に、力行・回生判定部１２４から力行・回生判別信号Ｋｒｋを取込むことによって、力行、回生運転の判断を行う。ＫｒＫ＝１の場合は、回生運転であり、ＫｒＫ＝０の場合は、力行運転である。そして力行運転の場合には、ゲート生成部１２５においてゲート信号Ｓｇ１が生成され、１パルスコンバータ１へ送られる。１パルスコンバータ１のゲートがオンすると、１パルスコンバータ１の出力電圧が変化する。そこで、制御周期短縮化判定部１３７において、ゲート信号Ｓｇ１の立上りのタイミングに合せて、制御周期の短縮化信号ｋｓｈｏｒｔを生成する。
【００２０】
図５に、制御周期の短縮化信号ｋｓｈｏｒｔを生成方法についての説明図を示す。図５に示すように、回生運転時には、系統の相電圧の基本波Ｖｉｏ（ｉ＝ｒ、ｓ、ｔ）の電圧が正になり、基本波Ｖｉｏが判定電圧ＶＨＡＮＴＥＩを越えた時、１パルスコンバータ１の上アームのゲートはオンとなる。このとき、１パルスコンバータ１の出力電圧は大きく変化するので、電流の変化も大きくなる。ＤＣリンク電圧源３の半導体スイッチ素子のスイッチング損失を抑えるために、ＤＣリンク電圧源３を制御するための制御周期を長くすると、１パルスコンバータ１で発生する過電流を抑えることが出来ない。
【００２１】
そこで、１パルスコンバータ１の上アームのゲートがオンになると同時に、一定期間のみ（本実施の形態では１００μｓｅｃ）、制御周期短縮化判定部１３７から制御周期の短縮化信号ｋｓｈｏｒｔ＝１を出力して、ＤＣリンク電圧源３を制御するための制御周期を短くすることで、１パルスコンバータ１で発生する過電流を防止する。同様の制御を、１パルスコンバータ１の下アームのゲートがオンになるときにも行う。なお、これ以外の期間においては短縮化信号ｋｓｈｏｒｔ＝０である。
【００２２】
図６は、判定電圧ＶＨＡＮＴＥＩによる制御周期の短縮化信号の判定のフローチャートである。系統の相電圧の基本波Ｖｉｏ（ｉ＝ｒ、ｓ、ｔ）の電圧が正の場合、基本波Ｖｉｏが判定電圧ＶＨＡＮＴＥＩより大きくなった時点で一定期間、短縮化信号ｋｓｈｏｒｔ＝１を出力する。また、基本波Ｖｉｏの電圧が負の場合、基本波Ｖｉｏの絶対値が判定電圧−ＶＨＡＮＴＥＩの絶対値より大きくなった時点で一定期間、短縮化信号ｋｓｈｏｒｔ＝１を出力する。なお、ｒ相、ｓ相、ｔ相とも同様の処理を行う。
【００２３】
また、図７に示すように、系統の相電圧の基本波の位相によって制御周期の短縮化信号ｋｓｈｏｒｔの値を決めても良い。回生運転時において、１パルスコンバータ１が電流ゼロ遮断できるように、系統の相電圧の基本波Ｖｉｏ（ｉ＝ｒ、ｓ、ｔ）の位相φｉ（ｉ＝ｒ、ｓ、ｔ）がφｓｈｐ１≦φｉ≦φｓｈｐ２、φｓｈｎ１≦φｉ≦φｓｈｎ２の条件を満足する一定期間、短縮化信号ｋｓｈｏｒｔ＝１を出力する。なお、本実施の形態では、一定期間を１００μｓｅｃに設定している。図８に、位相による制御周期の短縮化信号の判定のフローチャートを示す。これ以外の期間においては短縮化信号ｋｓｈｏｒｔ＝０である。なお、ｒ相、ｓ相、ｔ相とも同様の処理を行う。
【００２４】
このようにして生成された制御周期の短縮化信号ｋｓｈｏｒｔは、制御周期切替部１３３に入力される。図９に制御周期切替部１３３の制御ブロック図を示す。制御周期切替部１３３には、所定の制御周期である標準の制御周期信号Ｃｌｋ＿１（本実施の形態では２０ｋＨｚ）、及びＣｌｋ＿１より周期が短い制御周期信号Ｃｌｋ＿２（本実施の形態では８０ｋＨｚ）が準備されている。制御周期切替部１３３には、反転器１４１、乗算器１４２，１４３、加算器１４４が設けられており、制御周期の短縮化信号ｋｓｈｏｒｔに応じたＤＣリンク電圧源３の制御周期信号Ｋｃｌｋを選択して発生することができる。
【００２５】
制御周期の短縮化信号ｋｓｈｏｒｔ＝１の場合には、乗算器１４３にて短い制御周期信号Ｃｌｋ＿２とｋｓｈｏｒｔ＝１とが掛け合わされ、加算器１４４を介して出力される。制御周期の短縮化信号ｋｓｈｏｒｔ＝１は反転器１４１で０となるので、制御周期信号Ｃｌｋ＿１は出力されず、制御周期切替部１３３から出力される制御周期信号Ｋｃｌｋとして、標準の制御周期Ｃｌｋ＿１より周期が短い制御周期信号Ｃｌｋ＿２が出力される。また、制御周期の短縮化信号ｋｓｈｏｒｔ＝０の場合には、制御周期信号Ｋｃｌｋとして標準の制御周期信号Ｃｌｋ＿１が出力される。なお、図１に示すように、標準の制御周期信号Ｃｌｋ＿１はフリップフロップなどで構成される同期回路１２７に入力され、１パルスコンバータ１へのゲート信号Ｓｇ１がオンするタイミングとゲート生成部１３５へ出力する電圧指令Ｖｉとを同期させている。
【００２６】
制御周期切替部１３３から出力される制御周期信号Ｋｃｌｋは、電流制御選択部１３２へ入力される。電流制御選択部１３２において、制御周期の短縮化信号ｋｓｈｏｒｔ＝１の場合には、ゲート生成部１３５へ出力する電圧指令Ｖｉに高周波領域を打ち消すようための電圧指令Ｖｉｉが書き込まれる。制御周期の短縮化信号ｋｓｈｏｒｔ＝０の場合には、電圧指令Ｖｉは変化しない。つまり、制御周期の短縮化信号ｋｓｈｏｒｔ＝１の場合には、高周波領域を打ち消すようための制御が行われ、その際の制御周期は標準より周期が短い制御周期が選択される。
【００２７】
図１０および図１１は、本実施の形態における制御周期の短縮化の効果を比較するため、１パルスコンバータ１のゲートオン時に制御周期の短縮化制御を行わない場合の電流電圧波形の計算結果を示したものである。図１０は５周期分の電流電圧波形を示したものであり、図１１は、１パルスコンバータ１における過電流の発生がわかるように横軸（時間軸を）拡大をした電流電圧波形である。図１０（ａ），図１１（ａ）には系統電源９の電流波形を、図１０（ｂ），図１１（ｂ）には系統電源９の系統電圧Ｖｒ、１パルスコンバータ１の出力電圧Ｖｏの各波形を、図１０（ｃ）にはＤＣリンク電圧源３の出力電圧波形を、図１０（ｄ），図１１（ｃ），図１１（ｄ）にはＤＣリンク電圧源３の制御周期信号Ｋｃｌｋ、１パルスコンバータ１の制御周期信号、ｒ相の上アームのゲート信号の各波形を、図１０（ｅ）には１パルスコンバータ１の出力電圧ＴＨＤを、図１１（ｅ）にはｒｓ相間の系統線間電圧、１パルスコンバータ１の出力線間電圧の各波形をそれぞれ示す。
【００２８】
図１１において、図１１（ｄ）の１パルスコンバータ１の半導体スイッチ素子のゲートがオン（ハイ）になった時、図１１（ａ）の系統電流が変動し始める。図１１（ｃ）に示すように、ＤＣリンク電圧源３の制御周期信号Ｋｃｌｋが２０ｋＨｚであり、高周波成分を打ち消す制御によって電流を抑えるタイミングが少ないので、図１１（ａ）に示すように、系統電流に−２００Ａ程度の過電流が流れることがわかる。
【００２９】
図１２および図１３は１パルスコンバータ１のゲートオン時に制御周期の短縮化制御を行なった場合の電流電圧波形の計算結果を示したものである。図１２は５周期分の電流電圧波形を示したものであり、図１３は、横軸（時間軸を）拡大をした電流電圧波形である。図１２（ａ），図１３（ａ）には系統電源９の電流波形を、図１２（ｂ），図１３（ｂ）には系統電源９の系統電圧Ｖｒ、１パルスコンバータ１の出力電圧Ｖｏの各波形を、図１２（ｃ）にはＤＣリンク電圧源３の出力電圧波形を、図１２（ｄ），図１３（ｃ），図１３（ｄ）にはＤＣリンク電圧源３の制御周期信号Ｋｃｌｋ、１パルスコンバータ１の制御周期信号、制御周期の短縮化信号、ｒ相の上アームのゲート信号の各波形を、図１２（ｅ）には１パルスコンバータ１の出力電圧ＴＨＤを、図１３（ｅ）にはｒｓ相間の系統線間電圧、１パルスコンバータ１の出力線間電圧の各波形をそれぞれ示す。
【００３０】
図１３において、図１３（ｄ）の１パルスコンバータ１の半導体スイッチ素子のゲートがＨｉになった時、図１３（ａ）の系統電流が変動し始める。図１３（ｃ）に示すように、ＤＣリンク電圧源３の制御周期信号Ｋｃｌｋが８０ｋＨｚと高周波（短い制御周期）であり、高周波成分を打ち消す制御によって電流を抑えるタイミングが増えるので、図１３（ａ）の系統電流は−１５０Ａ程度の抑えられており、パルスコンバータ１のゲートオン時に制御周期の短縮化制御を行うことで、過電流の発生が防止されていることがわかる。
【００３１】
以上のことから、１パルスコンバータ１の出力電圧が変化する際に、所定の制御周期より短い制御周期でインバータを制御するので、回生運転を行う場合において、１パルスコンバータ１の出力電圧が変化する際に、過渡的に過電流が流れることを抑制できる。このため、１パルスコンバータ１に適用する半導体スイッチ素子の電流定格を大きいものを適用する必要が無くなる。また、上流にあるスイッチである電磁接触器の過電流トリップを防ぐことができ、安定した運転が可能となる。なお、このような制御を行っても、１パルスコンバータ１の出力電圧が変化する所定の期間においてスイッチング周波数が大きくなるが、それ以外の期間ではスイッチング周波数を抑制できるので、半導体スイッチ素子のスイッチング損失の増加はわずかである。
【００３２】
実施の形態２．
本実施の形態では、ＤＣリンク電圧源２３が、直列接続された複数の電圧源を備えた場合の出力電圧の多レベル化について説明する。図１４に、ＤＣリンク電圧源２３に、複数の電圧源として第１サブ階調コンバータ４および第２サブ階調コンバータ５を備えた電力変換装置１６の構成図を示す。第１サブ階調コンバータ４、第２サブ階調コンバータ５は、それぞれ直流電力貯蔵器であるコンデンサ２０，２１とインバータ１７，１８とによって構成される。このような構成によって、出力電圧を多レベル化できるので、電圧高調波を低減できる。これによって、系統の高調波低減用フィルタを小型化できる。
【００３３】
第１サブ階調コンバータ４、第２サブ階調コンバータ５のコンデンサ２０，２１の直流電圧をそれぞれＶｃＨ、ＶｃＬとする。ＶｃＨとＶｃＬとの電圧比率は、同じ比率（１：１）でも、異なっていても良い。図１５に、ＤＣリンク電圧源２３の第１サブ階調コンバータ４の直流電圧と第２サブ階調コンバータ５の直流電圧との電圧比率を変化させた場合の、第１サブ階調コンバータ４の直流電圧，第２サブ階調コンバータ５の直流電圧とＤＣリンク電圧源２３の出力電圧との関係を示す。図１５（ａ）は電圧比率を第１サブ階調コンバータ４の直流電圧：第２サブ階調コンバータ５の直流電圧＝１：１とした場合、図１５（ｂ）は電圧比率を第１サブ階調コンバータ４の直流電圧：第２サブ階調コンバータ５の直流電圧＝２：１とした場合、図１５（ｃ）は電圧比率を第１サブ階調コンバータ４の直流電圧：第２サブ階調コンバータ５の直流電圧＝３：１とした場合の、第１、第２サブ階調コンバータ４，５の直流電圧とＤＣリンク電圧源２３の出力電圧との関係である。
【００３４】
このように、電圧比率が異なっている場合には、同じ電圧比率の場合より、ＤＣリンク電圧源２３の出力電圧は、多レベル化でき、電圧高調波の抑制効果が期待できる。なお、本実施の形態では、２つのサブ階調コンバータを組合せた場合について説明したが、３つ以上のサブ階調コンバータを組合せてもよい。これによって、ＤＣリンク電圧源の出力電圧を更に多レベル化することができるので、電圧高調波を低減でき、系統の高調波低減用フィルタを小型化できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１における、電力変換装置の構成図である。
【図２】本発明の実施の形態１における、回生運転時の１パルスコンバータの半導体スイッチ素子のゲート信号の生成方法の説明図である。
【図３】本発明の実施の形態１における、電流制御ブロックの制御ブロック図である。
【図４】本発明の実施の形態１における、電流制御の伝達関数のゲイン特性である。
【図５】本発明の実施の形態１における、制御周期の短縮化判定についての説明図である。
【図６】本発明の実施の形態１における、制御周期の短縮化判定のフローチャートである。
【図７】本発明の実施の形態１における、系統の相電圧の基本波の位相による制御周期の短縮化判定についての説明図である。
【図８】本発明の実施の形態１における、制御周期の短縮化判定のフローチャートである。
【図９】本発明の実施の形態１における、制御周期切替部の制御ブロック図である。
【図１０】従来の電力変換装置における、制御周期の短縮化を行わない場合の電流電圧波形である。
【図１１】従来の電力変換装置における、制御周期の短縮化を行わない場合の時間軸を拡大した電流電圧波形である。
【図１２】本発明の実施の形態１における、制御周期の短縮化を行う場合の電流電圧波形である。
【図１３】本発明の実施の形態１における、制御周期の短縮化を行う場合の時間軸を拡大した電流電圧波形である。
【図１４】本発明の実施の形態２における、電力変換装置の構成図である。
【図１５】本発明の実施の形態２における、第１サブ階調コンバータの直流電圧，第２サブ階調コンバータの直流電圧とＤＣリンク電圧源の出力電圧との関係を示す図である。
【符号の説明】
【００３６】
１  １パルスコンバータ、２  ＤＣリンク主コンデンサ、３，２３  ＤＣリンク電圧源、４  第１サブ階調コンバータ、５  第２サブ階調コンバータ、７  トランスのインダクタンス、８  直流負荷、９  系統電源、１０，２０，２１  コンデンサ、１２  １パルスコンバータの制御系、１３  ＤＣリンク電圧源の制御系、１４，１６  電力変換装置、１５，１７，１８  インバータ、１２１  フィルタ、１２２  ＰＬＬ、１２３  基本波生成部、１２４  力行・回生判定部、１２５，１３５  ゲート生成部、１２６，１３６  ゲートドライバ、１２７  同期回路、１３１  電流制御ブロック、１３２  電流制御選択部、１３３  制御周期切替部、１３７  制御周期短縮化判定部。
【図１】
2009106056.tif 000003
【図２】
2009106056.tif 000004
【図３】
2009106056.tif 000005
【図４】
2009106056.tif 000006
【図５】
2009106056.tif 000007
【図６】
2009106056.tif 000008
【図７】
2009106056.tif 000009
【図８】
2009106056.tif 000010
【図９】
2009106056.tif 000011
【図１０】
2009106056.tif 000012
【図１１】
2009106056.tif 000013
【図１２】
2009106056.tif 000014
【図１３】
2009106056.tif 000015
【図１４】
2009106056.tif 000016
【図１５】
2009106056.tif 000017