(57)【要約】【課題】線路導体とコネクタ芯線の接続部における特性インピーダンス不整合による伝送特性悪化を防止する安価な半導体素子収納用パッケージ及び半導体装置を提供する。【解決手段】金属製の基体１１と、金属製の枠体１２と、その一側壁に嵌合される金属製のアダプタ１９と、これに設ける貫通孔２１ａに嵌合される同軸コネクタ２２と、このコネクタ芯線２５の一方の端部を接合するための線路導体２８を設け、アダプタ１９に設ける台座部２６上に接合する誘電体基板２７を具備する半導体素子収納用パッケージ１０において、誘電体基板２７の一方の主面に設ける線路導体２８に接合されるコネクタ芯線２５の一方の端部の部位に相当する下方のアダプタ１９の台座部２６にくり抜き部３０と、誘電体基板２７の他方の主面に設けるグランド導体膜２９ａにくり抜き部３０の面積に略相当する面積からなる誘電体基板２７が開口から露出する開口部３１を有する。【選択図】図１
2009076828.tif 000002
【特許請求の範囲】
【請求項１】
上面に半導体素子を搭載するための載置部を備える金属製の基体と、該基体の上面に前記載置部を囲繞するように接合される金属製の枠体と、該枠体の一側壁に設ける切り欠き部に嵌合される金属製のアダプタと、該アダプタに設ける貫通孔に嵌合される同軸コネクタと、該同軸コネクタのコネクタ芯線の前記枠体内部に突出する一方の端部を接合するための線路導体を一方の主面の相対向する両端縁に延設して設け、前記アダプタに設ける台座部上に他方の主面に設けるグランド導体膜を介して接合する誘電体基板を具備する半導体素子収納用パッケージにおいて、
前記誘電体基板の一方の主面に設ける前記線路導体に接合される前記コネクタ芯線の前記一方の端部の部位に相当する下方の前記アダプタの前記台座部にくり抜き部と、前記誘電体基板の他方の主面に設ける前記グランド導体膜に前記くり抜き部の縦、横寸法に略相当する大きさからなる前記誘電体基板が開口から露出する開口部を有することを特徴とする半導体素子収納用パッケージ。
【請求項２】
請求項１記載の半導体素子収納用パッケージと、前記載置部に搭載されると共に前記同軸コネクタに前記線路導体を介して電気的に接続された前記半導体素子と、前記くり抜き部に満たされた前記誘電体基板の誘電率より低い低誘電率部材と、前記載置部を気密に封止するシールリング上面に接合された蓋体を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信分野用の半導体素子や、マイクロ波帯、ミリ波帯等の高周波信号で駆動する半導体素子を収納するための半導体素子収納用パッケージ、及びこの半導体素子収納用パッケージに半導体素子を実装して蓋体で気密に封止した半導体装置に関する。
【背景技術】
【０００２】
大容量信号を高速通信させるために用いられる半導体素子収納用パッケージは、高周波信号を流すことができる形態のものが必要となる。このような半導体素子収納用パッケージには、本体がセラミック製や、金属製等からなるのものが必要となる。
図４（Ａ）〜（Ｃ）を参照しながら、例えば、本体が金属製の従来の半導体素子収納用パッケージ５０を説明する。ここに、図４（Ａ）は半導体素子収納用パッケージ５０の平面図、図４（Ｂ）はＣ−Ｃ’線拡大縦断面図、図４（Ｃ）はＤ−Ｄ’線拡大横断面図である。
図４（Ａ）〜（Ｃ）に示すように、半導体素子収納用パッケージ５０は、基体５１に放熱性に優れた金属製の部材、枠体５２にセラミックと熱膨張係数が近似する金属製の部材を用いている。そして、半導体素子収納用パッケージ５０は、上面に半導体素子を搭載するための載置部５３を備える基体５１と、基体５１の上面に載置部５３を囲繞するように接合される枠体５２を具備し、載置部５３に、例えば、レーザーダイオード等の発光素子からの光波を搬送波として用いるような半導体素子を搭載できるようにしている。また、半導体素子収納用パッケージ５０は、枠体５２の側壁に穿設された貫通孔に、金属部材からなり光ファイバーの光の入出口となる金属製固定部材５４を挿入してろう付け接合している。更に、半導体素子収納用パッケージ５０は、金属製固定部材５４が接合された枠体５２の側壁に隣接する側壁に穿設された窓枠状切り欠き部に、アルミナ（Ａｌ２Ｏ３）等のセラミック材からなるフィードスルー基板５５を接合している。このフィードスルー基板５５は、載置部５３側から枠体５２の外側にかけて導通して形成される導体パターン５６、５６ａを備えている。枠体５２の外側部分の導体パターン５６ａには、外部からの電気的接続をするための金属部材からなる外部接続端子５７をろう付け接合している。
【０００３】
この半導体素子収納用パッケージ５０は、フィードスルー基板５５を設けた側壁と対向する枠体５２の側壁に穿設された切り欠き部に金属製のアダプタ５８が嵌合して接合されている。このアダプタ５８には、内部に段差５９、５９ａを備える貫通孔６０、６０ａ、６０ｂの段差５９に同軸コネクタ６１の外周が金属製筒体６２からなるコネクタ芯線支持部６３が当接され、中間の貫通孔６０ａに金属製筒体６２が嵌合して接合されている。そして、同軸コネクタ５８は、コネクタ芯線支持部６３の軸線中心部にコネクタ芯線６４を絶縁体で固定して有している。コネクタ芯線６４は、一方の端部を枠体５２の内部に突出し、他方の端部をパッケージの外側に突出させるように設けられている。枠体５２の内部側のアダプタ５８に設ける台座部６５上には、アルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等のセラミックや、樹脂等の誘電体部材からなる誘電体基板６６が下面側である他方の主面に設けるグランド導体膜（図示せず）を介して接合されている。また、誘電体基板６６の上面側である一方の主面には、コネクタ芯線６４の延設方向に沿って相対向する両端縁に延設して設けられる線路導体６７に、同軸コネクタ６１のコネクタ芯線６４の一方の端部が接合されている。また、半導体素子収納用パッケージ５０には、半導体素子を実装した後、蓋体を接合して載置部５３内を気密に封止するための接合部の基台となる金属製のシールリング６８が枠体５２の上方に接合されている。
【０００４】
上記の半導体素子収納用パッケージ５０には、載置部５３に半導体素子が搭載され、半導体素子とフィードスルー基板５５の載置部５３側の導体パターン５６とボンディングワイヤ等で接続し、外部接続端子５７と半導体素子とを導通状態にする。また、半導体素子と同軸コネクタ６１間は、半導体素子と、誘電体基板６６の一方の主面側にマイクロストリップ線として設ける線路導体６７や、グランド導体膜（図示せず）等をボンディングワイヤ等で接続して導通状態にする。更に、光ファイバー部材を金属製固定部材５４に接続した後、シールリング６８の上面に金属板等からなる蓋体をろう付け接合することで半導体装置を形成している。なお、この半導体装置は、固定用孔６９を介してねじでボード等にねじ止め固定され、外部接続端子５７や、同軸コネクタ６１のコネクタ芯線６４の他方の端子や、光ファイバー部材の接続端子にそれぞれ結線を施して高周波信号通過時の損失を少なくできる装置として用いている。
【０００５】
大量の情報量を流すための半導体装置に用いるような高周波信号を取り扱うパッケージには、同軸コネクタ６１と誘電体基板６６の装着の必要性がより高くなっている。また、この半導体素子収納用パッケージ５０は、コネクタ芯線６４の接合信頼性向上や、製造過程におけるコネクタ芯線６４と誘電体基板６６の接合ずれの考慮の必要から、コネクタ芯線６４接続部の線路導体６７幅をコネクタ芯線６４の直径よりも大きくしている。
【０００６】
従来の半導体素子収納用パッケージには、同軸コネクタのコネクタ芯線とそれが接続される誘電体基板の線路導体との接合部における高周波信号の反射損失を低減させるために、線路導体が形成される回路基板（誘電体基板）の下層部に、誘電率が他の領域より低い低誘電体部を有する絶縁基板を設ける構成が提案されている（例えば、特許文献１参照）。
また、発明の名称を同軸−ストリップ導体変換器とする半導体装置には、同軸コネクタと、ストリップ導体との変換において、特性インピーダンスを整合させ、且つ周波数変化による特性インピーダンスの変動を抑えるために、コネクタ芯線の周囲に馬蹄形状のエアギャップを備えるのが提案されている。また、この半導体装置は、コネクタ芯線の中心軸と、エアギャップの中心軸とが一致していることが提案されている。（例えば、特許文献２参照）。
【０００７】
【特許文献１】特開２００４−１４６４０６号公報
【特許文献２】特開２００２−１９８１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前述したような従来の半導体素子収納用パッケージ及び半導体装置においては、次のような問題がある。
（１）従来の半導体素子収納用パッケージ、及びこれを用いた半導体装置は、誘電体基板の線路導体と、コネクタ芯線の接合部の特性インピーダンス不整合による伝送特性悪化の問題があった。そこで、この接合部の特性インピーダンス不整合は、誘電体基板の厚さを厚くする方向で調整して、例えば、５０Ω等の所定の値にすることで不整合を低減させることが考えられる。しかしながら、この場合には、誘電体基板の厚さ増加による放射損失が増大する問題が発生し、結果的に伝送特性悪化を解消できなくなっている。
（２）特開２００４−１４６４０６号公報で開示されるような半導体素子収納用パッケージは、同じ誘電体基板の中に誘電率の異なる部分を設けるようにセラミックを焼成して一体的に作製することが難しく、この誘電体基板が高価なものとなって、半導体素子収納用パッケージのコストアップとなっている。また、この誘電体基板では、狙いとする誘電率をそれぞれの部位に備えさせることが難しく、狙いとする伝送特性を得ることが難しくなっている。
（３）特開２００２−１９８１２９号公報で開示されるような半導体装置は、アダプタの台座部に馬蹄形状のエアギャップを設け、コネクタ芯線の中心軸と、エアギャップの中心軸を一致させて、リボンボンディングでコネクタ芯線と誘電体基板の線路導体とを接続させるものであるので、同軸コネクタのコネクタ芯線と、誘電体基板の線路導体との接合部における特性インピーダンス不整合による伝送特性悪化を防止することが難しくなっている。
【０００９】
本発明は、かかる事情に鑑みてなされたものであって、線路導体とコネクタ芯線の接合部における特性インピーダンス不整合による伝送特性悪化を防止する安価な半導体素子収納用パッケージ及びこれを用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的に沿う本発明に係る半導体素子収納用パッケージは、上面に半導体素子を搭載するための載置部を備える金属製の基体と、基体の上面に載置部を囲繞するように接合される金属製の枠体と、枠体の一側壁に設ける切り欠き部に嵌合される金属製のアダプタと、アダプタに設ける貫通孔に嵌合される同軸コネクタと、同軸コネクタのコネクタ芯線の枠体内部に突出する一方の端部を接合するための線路導体を一方の主面の相対向する両端縁に延設して設け、アダプタに設ける台座部上に他方の主面に設けるグランド導体膜を介して接合する誘電体基板を具備する半導体素子収納用パッケージにおいて、誘電体基板の一方の主面に設ける線路導体に接合されるコネクタ芯線の一方の端部の部位に相当する下方のアダプタの台座部にくり抜き部と、誘電体基板の他方の主面に設けるグランド導体膜にくり抜き部の縦、横寸法に略相当する大きさからなる誘電体基板が開口から露出する開口部を有する。
【００１１】
前記目的に沿う本発明に係る半導体装置は、上記の半導体素子収納用パッケージと、載置部に搭載されると共に同軸コネクタに線路導体を介して電気的に接続された半導体素子と、くり抜き部に満たされた誘電体基板の誘電率より低い低誘電率部材と、載置部を気密に封止するシールリング上面に接合された蓋体を有する。
【発明の効果】
【００１２】
請求項１記載の半導体素子収納用パッケージは、誘電体基板の一方の主面に設ける線路導体に接合されるコネクタ芯線の一方の端部の部位に相当する下方のアダプタの台座部にくり抜き部と、誘電体基板の他方の主面に設けるグランド導体膜にくり抜き部の縦、横寸法に略相当する大きさからなる誘電体基板が開口から露出する開口部を有するので、台座部にくり抜き部を設けると共に、誘電体基板のグランド導体膜を一部控えたパターンを形成する容易な構造と、くり抜き部に誘電体基板の誘電率よりも低い誘電率の部材、例えば、空気や、不活性ガスを配置した構造によって、線路導体とコネクタ芯線の接合部の特性インピーダンスを所定の、例えば、５０Ωに近づけることが誘電体基板の厚さを大きくすることなく可能で、放射損失の増大を防止する優れた伝送特性を有する安価なパッケージを提供できる。
【００１３】
請求項２記載の半導体装置は、上記の半導体素子収納用パッケージと、載置部に搭載されると共に同軸コネクタに線路導体を介して電気的に接続された半導体素子と、くり抜き部に満たされた誘電体基板の誘電率より低い低誘電率部材と、載置部を気密に封止するシールリング上面に接合された蓋体を有するので、くり抜き部に充填される誘電体基板の誘電率より低い低誘電率部材によって、線路導体とコネクタ芯線の接合部の特性インピーダンス不整合による伝送特性悪化を防止でき、放射損失の増大を防止できる半導体装置を提供できる。
【発明を実施するための最良の形態】
【００１４】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの平面図、Ａ−Ａ’線拡大縦断面図、Ｂ−Ｂ’線拡大横断面図、図２（Ａ）、（Ｂ）はそれぞれ同半導体素子収納用パッケージの誘電体基板の上面側拡大平面図、下面側拡大平面図、図３は本発明の一実施の形態に係る半導体装置の説明図である。
【００１５】
図１（Ａ）〜（Ｃ）に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ１０は、基体１１に放熱性に優れた金属製の部材、例えば、銅−タングステン（Ｃｕ−Ｗ）、枠体１２にセラミックと熱膨張係数が近似する金属製の部材、例えば、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）や、４２アロイ（Ｆｅ−Ｎｉ系合金）等を用いている。この半導体素子収納用パッケージ１０は、上面に半導体素子４１（図３参照）を搭載するための載置部１３を備える基体１１と、この基体１１の上面に載置部１３を囲繞するように接合される枠体１２を具備している。そして、半導体素子収納用パッケージ１０は、載置部１３に、例えば、レーザーダイオード等の発光素子からの光波を搬送波として用いるような半導体素子４１を搭載できるようにしている。
【００１６】
また、半導体素子収納用パッケージ１０は、枠体１２の側壁に穿設された貫通孔に、ＫＶや、４２アロイ等の金属部材からなり光ファイバーの光の入出口となる金属製固定部材１４を挿入してろう付け接合している。更に、半導体素子収納用パッケージ１０は、金属製固定部材１４が接合された枠体１２の側壁に隣接する側壁に穿設された窓枠状切り欠き部に、アルミナ（Ａｌ２Ｏ３）等のセラミック材からなるフィードスルー基板１５を接合している。このフィードスルー基板１５は、載置部１３側から枠体１２の外側にかけて導通して形成される導体パターン１６、１６ａを備えている。この導体パターン１６、１６ａは、タングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点金属の導体ペーストを用い、セラミックグリーンシートにスクリーン印刷した後、セラミックと同時焼成して形成されている。枠体１２の外側部分の導体パターン１６ａには、外部からの電気的接続をするためのＫＶや、４２アロイ等の金属部材からなる外部接続端子１７をろう付け接合している。また、枠体１２の内側部分の導体パターン１６には、半導体素子４１を搭載させた後、ボンディングワイヤ４４（図３参照）で接続させて、外部接続端子１７と半導体素子４１間の電気的接続をするために設けられている。
【００１７】
この半導体素子収納用パッケージ１０は、フィードスルー基板１５を設けた側壁と対向する枠体１２の側壁に穿設された切り欠き部１８にＫＶや、４２アロイ等の金属製のアダプタ１９が嵌合してろう付け接合されている。このアダプタ１９には、内部に段差２０、２０ａを備える貫通孔２１、２１ａ、２１ｂの段差２０に同軸コネクタ２２の外周が金属製筒体２３からなるコネクタ芯線支持部２４が当接され、中間の貫通孔２１ａに金属製筒体２３が嵌合して接合されている。そして、同軸コネクタ２２は、コネクタ芯線支持部２４の軸線中心部にコネクタ芯線２５を絶縁体で固定して設けられている。また、コネクタ芯線２５は、一方の端部を枠体１２の内部に突出し、他方の端部をパッケージの外側に突出させるように設けられている。枠体１２の内部に突出するコネクタ芯線２５の一方の端部は、枠体１２の内部側のアダプタ１９に設ける台座部２６上に設けられる誘電体基板２７に形成されている線路導体２８にろう付け接合されている。
【００１８】
ここで、図２（Ａ）、（Ｂ）を参照しながら半導体素子収納用パッケージ１０に用いられる誘電体基板２７を説明する。
図２（Ａ）、（Ｂ）に示すように、アルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等のセラミックや、樹脂等の誘電体部材からなる誘電体基板２７は、上面側である一方の主面に設けられる線路導体２８が同軸コネクタ１９のコネクタ芯線２５の延設方向に沿って相対向する両端縁に延設して設けられており、この一方の端縁側にコネクタ芯線２５の一方の端部が接合されるようになっている。誘電体基板２７の上面側である一方の主面には、通常、線路導体２８にマイクロストリップ線路構造を形成させるために線路導体２８を挟むようにしてグランド導体膜２９が形成されている。また、誘電体基板２７には、枠体１２の内部側のアダプタ１９に設ける台座部２６上にろう材を介して接合するために、下面側である他方の主面にグランド導体膜２９ａを設けている。このグランド導体膜２９ａは、誘電体基板２７の一方の主面に設けられたグランド導体膜２９とビア（図示せず）等を介して電気的に接続している。これらの線路導体２８や、グランド導体膜２９、２９ａや、ビア等は、例えば、誘電体基板２７がセラミックからなる場合には、導体金属にタングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点金属からなる導体ペーストが用いられ、セラミックグリーンシートにスクリーン印刷でパターンを形成した後、セラミックグリーンシートと高融点金属を同時焼成して形成している。
【００１９】
上記の半導体素子収納用パッケージ１０は、この誘電体基板２７の他方の主面に設けるグランド導体膜２９ａを介して接合されるアダプタ１９の台座部２６に、誘電体基板２７の一方の主面に設ける線路導体２８に接合される同軸コネクタ２２コネクタ芯線２５の一方の端部の下方の部位に相当する位置にくり抜き部３０を設けている。また、誘電体基板２７の他方の主面に設けるグランド導体膜２９ａには、アダプタ１９の台座部２６に設けるくり抜き部３０の面積に略相当する面積からなる誘電体基板２７が開口から露出する開口部３１を設けている。このくり抜き部３０や、開口部３１の大きさは、特に限定されるものではないが、幅がコネクタ芯線２５の直径の１／２〜５倍、長さがコネクタ芯線２５接合部の長さの１／５〜２倍程度であるのが好ましい。また、くり抜き部３０の深さは、コネクタ芯線２５の直径の１／８〜５倍程度であるのが好ましい。線路導体２８とコネクタ芯線２５の接合部は、台座部２６のくり抜き部３０に誘電体基板２７の誘電率よりも低い誘電率の部材、例えば、空気や、不活性ガス等を配する構造にして、例えば、特性インピーダンスを５０Ωに近づけることが可能となると共に、誘電体基板２７の厚みを厚くする必要がないので、放射損失の増大を防止することができるようになっている。
【００２０】
そして、半導体素子収納用パッケージ１０には、半導体素子４１を実装した後、蓋体４３（図３参照）を接合して載置部１３内を気密に封止するための接合部の基台となるＫＶや、４２アロイ等の金属製のシールリング３２が枠体１２や、アダプタ１９の上方に接合されている。
【００２１】
次いで、図３を参照しながら、上記の半導体素子収納用パッケージ１０を用いる半導体装置を説明する。
図３に示すように、本発明の一実施の形態に係る半導体装置４０は、上記の半導体素子収納用パッケージ１０と、これに実装された半導体素子４１と、アダプタ１９の台座部２６に設けたくり抜き部３０に満たされた誘電体基板２７の誘電率よりも低い低誘電率部材４２と、シールリング３２の上面に接合された蓋体４３を有している。半導体素子４１は、基体１１の載置部１３に搭載され、フィードスルー基板１５とボンディングワイヤ４４を介して接続すると共に、誘電体基板２７とボンディングワイヤ４４を介して接続している。そして、フィードスルー基板１５の外部接続端子１７は、同軸コネクタ２２と電気的に導通状態を形成している。なお、半導体素子４１は、半導体素子４１からの発熱を半導体素子収納用パッケージ１０の基体１１を介して速やかに放熱させるために、例えば、ペルチェ等の上に搭載されるようになっている。
【００２２】
半導体装置４０は、半導体素子４１が基体１１と枠体１２の内部に実装された後、誘電体基板２７の誘電率よりも低い低誘電率部材４２、例えば、空気や、不活性ガス中で蓋体４３をシールリング３２の上面に接合して載置部１３を気密に封止するようにして形成している。そして、半導体装置４０は、半導体素子収納用パッケージ１０の基体１１に設けられている固定用孔４５（図１（Ａ）参照）を介してねじでボード等にねじ止め固定されている。そして、半導体装置４０は、外部接続端子１７や、同軸コネクタ１９のコネクタ芯線２５の他方の端子や、光ファイバー部材の接続端子にそれぞれ結線を施し、高周波信号通過時の損失を少なくできる装置として用いている。
【００２３】
上記の半導体装置４０は、載置部１３を低誘電率部材４２を巻き込んで気密に封止するすることで、アダプタ１９の台座部２６のくり抜き部３０にも低誘電率部材４２が充填されることになり、線路導体２８とコネクタ芯線２５の接合部の特性インピーダンス不整合による伝送特性悪化を防止することができる。また、半導体装置４０は、アダプタ１９の台座部２６にくり抜き部３０を設けるだけで、特性インピーダンス不整合による伝送特性悪化を防止することができるので、半導体装置４０を安価にすることができる。
【実施例】
【００２４】
本発明者は、誘電体基板の厚さを０．２５ｍｍとし、台座部のくり抜き部に誘電体基板の誘電率よりも低い誘電率の部材である空気を配した実施例の線路導体と、コネクタ芯線の接合部の特性インピーダンスについて、０〜６０ＧＨＺの周波数帯域における反射ＭａｇＳ１１、通過ＭａｇＳ２１、及びエネルギー放射の割合について、有限要素法を使用したシミュレーション解析を行った。また、併せて、誘電体基板の厚さを０．２５ｍｍとする従来例と、誘電体基板の厚さを０．３５ｍｍとする比較例について同様な線路導体と、コネクタ芯線の接合部の特性インピーダンスについて、０〜６０ＧＨＺの周波数帯域における反射ＭａｇＳ１１、通過ＭａｇＳ２１、及びエネルギー放射の割合について、有限要素法を使用したシミュレーション解析を行った。その結果のグラフを表１、表２、表３に示す。
【００２５】
【表１】
2009076828.tif 000003
【００２６】
【表２】
2009076828.tif 000004
【００２７】
【表３】
2009076828.tif 000005
【００２８】
表１、表２に示すように、高周波数帯域における反射ＭａｇＳ１１と、通過ＭａｇＳ２１は、線路導体と、コネクタ芯線の接合部の特性インピーダンスを所定の、例えば、５０Ωに近づけることが可能なことから、従来例、及び比較例より不整合を低減できることが確認された。また、表３に示すように、高周波数帯域におけるエネルギー放射の割合は、誘電体基板の厚さを厚くすることがないので、比較例より放射損失を低減できることが確認された。
【産業上の利用可能性】
【００２９】
本発明の半導体素子収納用パッケージは、誘電体基板の線路導体と、同軸コネクタのコネクタ芯線の接合部における特性インピーダンス不整合による特性悪化を防止できるパッケージに適用できる。また、この半導体素子収納用パッケージを組み込んだ半導体装置は、高周波の信号を特性インピーダンス不整合による特性悪化を防止して通過させるための高周波用半導体モジュールと用いることができる。
【図面の簡単な説明】
【００３０】
【図１】（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの平面図、Ａ−Ａ’線拡大縦断面図、Ｂ−Ｂ’線拡大横断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同半導体素子収納用パッケージの誘電体基板の上面側拡大平面図、下面側拡大平面図である。
【図３】本発明の一実施の形態に係る半導体装置の説明図である。
【図４】（Ａ）〜（Ｃ）はそれぞれ従来の半導体素子収納用パッケージの平面図、Ｃ−Ｃ’線拡大縦断面図、Ｄ−Ｄ’線拡大横断面図である。
【符号の説明】
【００３１】
１０：半導体素子収納用パッケージ、１１：基体、１２：枠体、１３：載置部、１４：金属製固定部材、１５：フィードスルー基板、１６、１６ａ：導体パターン、１７：外部接続端子、１８：切り欠き部、１９：アダプタ、２０、２０ａ：段差、２１、２１ａ、２１ｂ：貫通孔、２２：同軸コネクタ、２３：金属製筒体、２４：コネクタ芯線支持部、２５：コネクタ芯線、２６：台座部、２７：誘電体基板、２８：線路導体、２９、２９ａ：グランド導体膜、３０：くり抜き部、３１：開口部、３２：シールリング、４０：半導体装置、４１：半導体素子、４２：低誘電率部材、４３：蓋体、４４：ボンディングワイヤ、４５：固定用孔
【図１】
2009076828.tif 000006
【図２】
2009076828.tif 000007
【図３】
2009076828.tif 000008
【図４】
2009076828.tif 000009