(57)【要約】【課題】画素ごとの輝度のバラつきを改善することができるようにする。【解決手段】駆動電流に応じて発光する発光素子３４と、映像信号を書き込む書き込みトランジスタ３１と、駆動電流を発光素子に供給する駆動トランジスタ３２と、所定の電位を蓄積する蓄積容量３３とを備える画素１０１を行列状に配置するＥＬパネルを製造するために、マスクＭＫｏを用いて露光処理により予め形成された金属層Ｍのうち、書き込みトランジスタ３１の部分の線幅Ｌｐに基づいて、新規マスクＭＫにおける書き込みトランジスタ３１の部分の線幅Ｌｍが予め求められており、露光処理装置は、新規マスクＭＫを用いて、露光処理により金属層Ｍを形成する。本発明は、例えば、ＥＬパネルに適用できる。【選択図】図１３
2009271365.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するために、
所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタの部分の線幅が予め求められており、
前記新規マスクを用いて、露光処理により金属層を形成する
ステップを含むパネルの製造方法。
【請求項２】
前記所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅が設計線幅より広い場合、前記新規マスクにおける前記書き込みトランジスタの部分の線幅が予め狭くされ、
前記所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅が設計線幅より狭い場合、前記新規マスクにおける前記書き込みトランジスタの部分の線幅が予め広くされる
請求項１のパネルの製造方法。
【請求項３】
駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するためのマスクを製造するために、
所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタの部分の線幅を求め、
前記新規マスクを製造する
ステップを含むマスクの製造方法。
【請求項４】
前記所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅が設計線幅より広い場合、前記新規マスクにおける前記書き込みトランジスタの部分の線幅を狭くし、
前記所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅が設計線幅より狭い場合、前記新規マスクにおける前記書き込みトランジスタの部分の線幅を広くする
請求項３のマスクの製造方法。
【請求項５】
駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するために、
所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が予め求められており、
前記新規マスクを用いて、露光処理によりエッチングストッパの層を形成する
ステップを含むパネルの製造方法。
【請求項６】
前記所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が設計線幅より広い場合、前記新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が予め狭くされ、
前記所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が設計線幅より狭い場合、前記新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が予め広くされる
請求項５のパネルの製造方法。
【請求項７】
駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するためのマスクを製造するために、
所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅を求め、
前記新規マスクを製造する
ステップを含むマスクの製造方法。
【請求項８】
前記所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が設計線幅より広い場合、前記新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅を狭くし、
前記所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が設計線幅より狭い場合、前記新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅を広くする
請求項７のマスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パネルおよびマスクの製造方法に関し、特に、ＥＬパネルにおける輝度のバラつきを抑制することができるようになったパネルおよびマスクの製造方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（以下、ＥＬパネルと称する）の開発が近年盛んになっている（例えば、特許文献１乃至５参照）。有機ＥＬデバイスは、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは、印加電圧が１０Ｖ以下で駆動するため低消費電力のデバイスである。また有機ＥＬデバイスは、自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易にできるデバイスである。さらに有機ＥＬデバイスは、その応答速度が数μｓ程度と非常に高速であるので、動画表示時の残像が発生しないデバイスである。
【０００３】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のＥＬパネルでは、画素ごとの輝度のバラつきがあり、このため、ユーザの目にはムラとなって表れてしまう恐れもある、という問題があった。
【０００５】
本発明は、このような状況に鑑みてなされたものであり、ＥＬパネルにおける輝度のバラつきを抑制することができるようにするものである。
【課題を解決するための手段】
【０００６】
本発明の第１の側面のパネルの製造方法は、駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するために、所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタの部分の線幅が予め求められており、前記新規マスクを用いて、露光処理により金属層を形成するステップを含む。
【０００７】
前記所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅が設計線幅より広い場合、前記新規マスクにおける前記書き込みトランジスタの部分の線幅が予め狭くされ、前記所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅が設計線幅より狭い場合、前記新規マスクにおける前記書き込みトランジスタの部分の線幅が予め広くされるようにすることができる。
【０００８】
本発明の第２の側面のマスクの製造方法は、駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するためのマスクを製造するために、所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタの部分の線幅を求め、前記新規マスクを製造するステップを含む。
【０００９】
前記所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅が設計線幅より広い場合、前記新規マスクにおける前記書き込みトランジスタの部分の線幅を狭くし、前記所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅が設計線幅より狭い場合、前記新規マスクにおける前記書き込みトランジスタの部分の線幅を広くするようにすることができる。
【００１０】
本発明の第３の側面のパネルの製造方法は、駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するために、所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が予め求められており、前記新規マスクを用いて、露光処理によりエッチングストッパの層を形成するステップを含む。
【００１１】
前記所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が設計線幅より広い場合、前記新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が予め狭くされ、前記所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が設計線幅より狭い場合、前記新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が予め広くされるようにすることができる。
【００１２】
本発明の第４の側面のマスクの製造方法は、駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するためのマスクを製造するために、所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅を求め、前記新規マスクを製造するステップを含む。
【００１３】
前記所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が設計線幅より広い場合、前記新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅を狭くし、前記所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が設計線幅より狭い場合、前記新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅を広くするようにすることができる。
【００１４】
本発明の第１の側面においては、駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するために、所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタの部分の線幅が予め求められており、前記新規マスクを用いて、露光処理により金属層が形成される。
【００１５】
本発明の第２の側面においては、駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するためのマスクを製造するために、所定マスクを用いて露光処理により予め形成された金属層のうち、前記書き込みトランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタの部分の線幅が求められ、前記新規マスクが製造される。
【００１６】
本発明の第３の側面においては、駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するために、所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が予め求められており、前記新規マスクを用いて、露光処理によりエッチングストッパの層が形成される。
【００１７】
本発明の第４の側面においては、駆動電流に応じて発光する発光素子と、映像信号を書き込む書き込みトランジスタと、前記駆動電流を前記発光素子に供給する駆動トランジスタと、所定の電位を蓄積する蓄積容量とを備える画素回路を行列状に配置するパネルを製造するためのマスクを製造するために、所定マスクを用いて露光処理により予め形成されたエッチングストッパの層のうち、前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅に基づいて、新規マスクにおける前記書き込みトランジスタまたは前記駆動トランジスタの部分の線幅が求められ、前記新規マスクが製造される。
【発明の効果】
【００１８】
本発明によれば、画素ごとの輝度のバラつきを改善することができる。
【発明を実施するための最良の形態】
【００１９】
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、ＥＬパネルの基本となる構成と動作について図１乃至図１２を参照して説明する。
【００２０】
図１は、基本となるＥＬパネルの構成例を示すブロック図である。
【００２１】
図１のＥＬパネル１００は、Ｎ×Ｍ個の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されている画素アレイ部１０２と、これを駆動する駆動部である水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５とにより構成されている。
【００２２】
また、ＥＬパネル１００は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。
【００２３】
なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍ、映像信号線ＤＴＬ１０−１乃至１０−Ｎ、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）、または電源線ＤＳＬ１０−１乃至１０−Ｍのそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、画素１０１、または電源線ＤＳＬ１０と称する。
【００２４】
画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。
【００２５】
また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。
【００２６】
ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平期間（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間（１Ｈ）内で映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｎに供給する。
【００２７】
図１のように構成されるＥＬパネル１００に、ソースドライバおよびゲートドライバとからなるドライバＩＣ(Integrated Circuit)が付加されることによりパネルモジュールが構成され、さらに、パネルモジュールに、電源回路、画像ＬＳＩ(Large Scale Integration)などを付加したものが表示装置となる。ＥＬパネル１００を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン受像機、プリンタ等の表示部として使用することができる。
【００２８】
図２は、図１に示したＥＬパネル１００に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な構成を示したブロック図である。
【００２９】
なお、図２において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０は、図１から明らかなように、画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対して、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）となる。
【００３０】
図２の画素１０１は、書き込みトランジスタ３１、駆動トランジスタ３２、蓄積容量３３、および発光素子３４を有する。なお、画素１０１の素子構成は、２Ｔｒ(transistor)＋１Ｃ(capacitor)と呼ばれている。書き込みトランジスタ３１のゲート３１ｇは走査線ＷＳＬ１０と接続され、書き込みトランジスタ３１のドレイン３１ｄは映像信号線ＤＴＬ１０と接続されるとともに、ソース３１ｓが駆動トランジスタ３２のゲート３２ｇと接続されている。
【００３１】
駆動トランジスタ３２のソース３２ｓは発光素子３４のアノードに接続され、ドレイン３２ｄが電源線ＤＳＬ１０に接続される。蓄積容量３３は、駆動トランジスタ３２のゲート３２ｇと発光素子３４のアノードの間に接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。
【００３２】
書き込みトランジスタ３１および駆動トランジスタ３２は、いずれもＮチャネル型トランジスタであり、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができるため、画素回路の製造コストをより安価にすることができる。
【００３３】
有機ＥＬ素子は電流発光素子であり、発光素子３４は、供給される電流Ｉｄｓの値に応じた階調の発光を行う。
【００３４】
以上のように構成される画素１０１において、書き込みトランジスタ３１が、走査線ＷＳＬ１０から供給された制御信号に応じてオン（導通）すると、蓄積容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動トランジスタ３２は、高電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、蓄積容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１が発光する。
【００３５】
画素１０１は、閾値補正機能を有する。閾値補正機能とは、駆動トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を蓄積容量３３に保持させる機能であり、これにより、ＥＬパネル１００の画素毎のバラつきの原因となる駆動トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。
【００３６】
また、画素１０１は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、蓄積容量３３に信号電位Ｖｓｉｇを保持する際、駆動トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。
【００３７】
さらに、画素１０１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動トランジスタ３２のゲート３２ｇとソース３２ｓ間の電圧（以下、ゲートソース間電圧と称する）Ｖｇｓを一定に維持することが出来る。
【００３８】
なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図７、図１１、および図１２などでも説明する。
【００３９】
図３は、画素１０１の動作を説明するタイミングチャートである。
【００４０】
図３は、同一の時間軸（図横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。
【００４１】
図３において、時刻ｔ1までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ1である。
【００４２】
発光期間Ｔ1が終了した時刻ｔ1から時刻ｔ4までは、駆動トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値補正動作の準備を行う閾値補正準備期間Ｔ2である。
【００４３】
閾値補正準備期間Ｔ2では、時刻ｔ1において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位であるＶｃｃから低電位であるＶｓｓに切換え、時刻ｔ2において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ3において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、書き込みトランジスタ３１をオンさせる。これにより、駆動トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の低電位Ｖｓｓにリセットされる。
【００４４】
時刻ｔ4から時刻ｔ5までは、閾値補正動作を行う閾値補正期間Ｔ3である。閾値補正期間Ｔ3では、時刻ｔ4において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動トランジスタ３２のゲート３２ｇとソース３２ｓとの間に接続された蓄積容量３３に書き込まれる。
【００４５】
時刻ｔ5から時刻ｔ7までの書き込み＋移動度補正準備期間Ｔ4では、走査線ＷＳＬ１０の電位が高電位から低電位一旦切換えられるとともに、時刻ｔ7の前の時刻ｔ6において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。
【００４６】
そして、時刻ｔ7から時刻ｔ8までの書き込み＋移動度補正期間Ｔ5において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ7から時刻ｔ8までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号の信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれると共に、移動度補正用の電圧ΔＶμが蓄積容量３３に保持された電圧から差し引かれる。
【００４７】
書き込み＋移動度補正期間Ｔ5終了後の時刻ｔ8において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ6として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶμとによって調整されているため、発光素子３４の発光輝度は駆動トランジスタ３２の閾値電圧Ｖｔｈや移動度μのバラつきの影響を受けることがない。
【００４８】
なお、発光期間Ｔ6の最初でブートストラップ動作が行われ、駆動トランジスタ３２のゲートソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶμを一定に維持したまま、駆動トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００４９】
また、時刻ｔ8から所定時間経過後の時刻ｔ9において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図３において、時刻ｔ2から時刻ｔ9までの期間は水平期間（１Ｈ）に相当する。
【００５０】
以上のようにして、画素１０１の構成を有するＥＬパネル１００では、駆動トランジスタ３２の閾値電圧Ｖｔｈや移動度μのバラつきの影響を受けることがなく、発光素子３４を発光させることができる。
【００５１】
図４乃至図１２を参照して、画素１０１の動作についてさらに詳細に説明する。
【００５２】
図４は、発光期間Ｔ1の画素１０１の状態を示している。
【００５３】
発光期間Ｔ1では、書き込みトランジスタ３１がオフ（走査線ＷＳＬ１０の電位が低電位）、かつ電源線ＤＳＬ１０の電位が高電位Ｖｃｃとなっており、駆動トランジスタ３２が駆動電流Ｉｄｓを発光素子３４に供給している。このとき駆動トランジスタ３２は飽和領域で動作するように設定されているため、発光素子３４に流れる駆動電流Ｉｄｓは、駆動トランジスタ３２のゲートソース間電圧Ｖｇｓに応じて次式（１）で表される値をとる。
【００５４】
【数１】
2009271365.tif 000003
・・・（１）
【００５５】
式（１）において、μは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。また、Ｖｇｓは、駆動トランジスタ３２のゲート３２ｇとソース３２ｓ間の電圧（ゲートソース間電圧）であり、Ｖｔｈは、駆動トランジスタ３２の閾値電圧である。なお、飽和領域とは、（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の条件を満たした状態をいう（Ｖｄｓは、駆動トランジスタ３２のソースとドレイン間の電圧）。
【００５６】
そして、閾値補正準備期間Ｔ2の最初の時刻ｔ1において、図５に示されるように、電源スキャナ１０５は、電源線ＤＳＬ１０の電位を高電位Ｖｃｃ（第１電位）から低電位Ｖｓｓ（第２電位）に切換える。このとき電源線ＤＳＬ１０の電位Ｖｓｓが発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和よりも小さければ（Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ）発光素子３４は消光し、駆動トランジスタ３２の電源線ＤＳＬ１０と接続された側がソースとなる。また、発光素子３４のアノードは電位Ｖｓｓに充電される。
【００５７】
次に、図６に示されるように、時刻ｔ2において、水平セレクタ１０３が映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓにした後、時刻ｔ3において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換えることより、書き込みトランジスタ３１をオンにする。これにより、駆動トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとる。ここで、駆動トランジスタ３２のゲートソース間電圧Ｖｇｓである（Ｖｏｆｓ−Ｖｓｓ）は、次の閾値補正期間Ｔ3で閾値補正動作を行うため、閾値電圧Ｖｔｈよりも大である（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）必要がある。逆に言うと、（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）の条件を満たすように、電位ＶｏｆｓおよびＶｓｓが設定される。
【００５８】
そして、閾値補正期間Ｔ3の最初の時刻ｔ4において、図７に示されるように、電源スキャナ１０５が電源線ＤＳＬ１０の電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えると、駆動トランジスタ３２の発光素子３４のアノードと接続されている側がソースとなり、図７において１点鎖線で示されるように電流が流れる。
【００５９】
ここで、発光素子３４は、等価的にダイオード３４Ａと寄生容量をＣｅｌとする有機EL容量３４Ｂで表すことができ、発光素子３４のリーク電流が駆動トランジスタ３２に流れる電流よりもかなり小さい（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌを満たす）という条件の下では、駆動トランジスタ３２に流れる電流は蓄積容量３３と３４Ｂを充電するために使用される。発光素子３４のアノード電位Ｖｅｌ（駆動トランジスタ３２のソース電位Ｖｓ）は、図８に示されるように、駆動トランジスタ３２を流れる電流に応じて上昇する。所定時間経過後、駆動トランジスタ３２のゲートソース間電圧ＶｇｓがＶｔｈという値をとる。また、このときの発光素子３４のアノード電位Ｖｅｌは（Ｖｏｆｓ−Ｖｔｈ）である。ここで、発光素子３４のアノード電位Ｖｅｌは、発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和以下となっている（Ｖｅｌ＝（Ｖｏｆｓ−Ｖｔｈ）≦（Ｖｃａｔ＋Ｖｔｈｅｌ））。
【００６０】
その後、時刻ｔ5において、図９に示されるように、走査線ＷＳＬ１０の電位が高電位から低電位に切替えられ、書き込みトランジスタ３１がオフして閾値補正動作（閾値補正期間Ｔ3）が完了する。
【００６１】
続く書き込み＋移動度補正準備期間Ｔ4の時刻ｔ6において、水平セレクタ１０３によって、映像信号線ＤＴＬ１０の電位が、基準電位Ｖｏｆｓから、階調に応じた信号電位Ｖｓｉｇに切換えられた（図９）後、書き込み＋移動度補正期間Ｔ5に入り、図１０に示されるように、時刻ｔ7において、走査線ＷＳＬ１０の電位が高電位に設定されることで書き込みトランジスタ３１がオンして、映像信号の書き込みと移動度補正動作が行われる。駆動トランジスタ３２のゲート電位Ｖｇは、書き込みトランジスタ３１がオンしているため信号電位Ｖｓｉｇとなるが、書き込みトランジスタ３１には電源線ＤＳＬ１０からの電流が流れるため、駆動トランジスタ３２のソース電位Ｖｓは、時間とともに上昇していく。
【００６２】
駆動トランジスタ３２の閾値補正動作は既に完了している。よって、式（１）の右辺の（Ｖｇｓ−Ｖｔｈ）2の項は、（Ｖｇｓ−Ｖｔｈ）2＝｛（Ｖｓｉｇ−（Ｖｏｆｓ−Ｖｔｈ））−Ｖｔｈ｝2＝（Ｖｓｉｇ−Ｖｏｆｓ）2となり、閾値電圧Ｖｔｈの項の影響はなくなるので、駆動トランジスタ３２が流す駆動電流Ｉｄｓは、移動度μを反映したものとなる。具体的には、図１１に示されるように、移動度μが大きい場合には、駆動トランジスタ３２が流す駆動電流Ｉｄｓは大きくなり、ソース電位Ｖｓの上昇も早い。一方、移動度μが小さい場合には、駆動トランジスタ３２が流す駆動電流Ｉｄｓは小さくなり、ソース電位Ｖｓの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動トランジスタ３２のソース電位Ｖｓの上昇量△Ｖμ（電位補正値）は大きくなり、移動度μが小さい場合には、駆動トランジスタ３２のソース電位Ｖｓの上昇量△Ｖμ（電位補正値）は小さくなる。これによって、各画素１０１の駆動トランジスタ３２のゲートソース間電圧Ｖｇｓのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素１０１のゲートソース間電圧Ｖｇｓは、移動度μのバラツキを完全に補正した電圧となる。
【００６３】
時刻ｔ8において、走査線ＷＳＬ１０の電位が低電位に設定されることで書き込みトランジスタ３１がオフして、書き込み＋移動度補正期間Ｔ5が終了し、発光期間Ｔ6となる（図１２）。
【００６４】
発光期間Ｔ6では、駆動トランジスタ３２のゲートソース間電圧Ｖｇｓは一定であるので、駆動トランジスタ３２は一定電流Ｉｄｓ’を発光素子３４に供給し、発光素子３４のアノード電位Ｖｅｌは、発光素子３４に一定電流Ｉｄｓ’という電流が流れる電圧Ｖｘまで上昇し、発光素子３４は発光する。駆動トランジスタ３２のソース電位Ｖｓが上昇すると、蓄積容量３３のブートストラップ機能により、駆動トランジスタ３２のゲート電位Ｖｇも連動して上昇する。
【００６５】
発光素子３４のＩ−Ｖ特性により、発光時間が長くなると、図１２に示されるＢ点の電位は時間とともに変化する（経時劣化する）。しかしながら、駆動トランジスタ３２のゲートソース間電圧Ｖｇｓは一定値に保たれているので、発光素子３４に流れる電流は変化しない。したがって、Ｉ−Ｖ特性により発光素子３４が経時劣化しても、一定電流Ｉｄｓ’が流れ続けるので、発光素子３４の輝度が変化することはない。
【００６６】
以上のように、画素１０１を備える図２のＥＬパネル１００においては、閾値補正機能および移動度補正機能によって画素１０１ごとの閾値電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、発光素子３４の経時変動（劣化）も補正することができる。
【００６７】
これにより、図２のＥＬパネル１００を用いた表示装置では、高品位な画質を得ることが可能である。
【００６８】
以上、ＥＬパネルの基本となる構成と動作について説明した。
【００６９】
ここで、図１３乃至１６を用いて、［発明が解決しようとする課題］の欄で上述した問題点の発生要因について説明する。
【００７０】
図１３Ｂは、図２の画素１０１の等価回路を再度示したものである。図１３Ａは、その画素１０１の基板のレイアウト例を示している。
【００７１】
図１３Ａの基板には、その製造工程のひとつである露光処理により、下から順に、第１の金属層Ｍ１と、第２の金属層Ｍ２とが少なくとも積層される。なお、第１の金属層Ｍ１は、図１３Ａでは、濃い網掛けの領域として表されている。第２の金属層Ｍ２は、図１３Ａでは、薄い網掛けの領域として表されている。なお、第１の金属層Ｍ１と第２の金属層Ｍ２を特に区別する必要がない場合、第１の金属層Ｍ１と第２の金属層Ｍ２を、金属層Ｍと称する。
【００７２】
図１３Ａに示されるように、書き込みトランジスタ３１のゲート３１ｇは、第１の金属層Ｍ１の一部として形成されている。書き込みトランジスタ３１のドレイン３１ｄとソース３１ｓとはそれぞれ、第２の金属層Ｍ２の一部（ただし、分割された独立の金属層）として形成されている。なお、以下、ドレイン３１ｄを形成している第２の金属層Ｍ２を、ドレイン３１ｄ側の第２の金属層Ｍ２と称する。また、以下、ソース３１ｓを形成している第２の金属層Ｍ２を、ソース３１ｓ側の第２の金属層Ｍ２と称する。
【００７３】
ドレイン３１ｄ側の第２の金属層Ｍ２は、長方形の形状で形成されている。ソース３１ｓ側の第２の金属層Ｍ２は、Ｌ字状の形状で形成されている。ドレイン３１ｄ側の第２の金属層Ｍ２と、ソース３１ｓ側の第２の金属層Ｍ２とは、ゲート３１ｇを形成している第１の金属層Ｍ１の上方に、長方形の長辺とＬ字の長線部分とがほぼ平行となるように配置されている。
【００７４】
図１３Ａの基板、即ち、従来の基板では、ドレイン３１ｄ側の第２の金属層Ｍ２と、ソース３１ｓ側の第２の金属層Ｍ２とは、長方形の長辺とＬ字の長線部分とがほぼ同一の長さとなるように形成されている。
【００７５】
図１４は、図１３Ａの基板として具現化された画素１０１、即ち従来の画素１０１の動作を説明するタイミングチャートであって、図３のタイミングチャートのうち時刻t4乃至t8までの範囲を拡大したタイミングチャートである。
【００７６】
図３と図１４と比較するに、従来の画素１０１では、時刻t8以降の発光期間Ｔ6の最初でブートストラップ動作が行われる際に、図１４の枠５１内で示されるように、駆動トランジスタ３２のゲート電位Ｖｇが降下してしまう、という現象が発生してしまう。即ち、書き込み＋移動度補正期間Ｔ５の終了時点である時刻t8に、走査線ＷＳＬ１０の電位が高電位から低電位に切り替わり、即ち走査線ＷＳＬ１０の電位が△ＷＳだけ大きく変動する。このとき、いわゆるフィードスルー効果により駆動トランジスタ３２のゲート電圧Ｖｇが降下してしまう、という現象が発生するのである。
【００７７】
図１４の枠５１で示される時点の画素１０１の等価回路は、図１５に示されるようになる。また、この時点での、フィードスルー効果による駆動トランジスタ３２のゲート電圧Ｖｇの降下量（以下、フィードスルー電圧降下量と称する）は、式（２）により示される。
【００７８】
【数２】
2009271365.tif 000004
・・・（２）
【００７９】
式（２）において、Ｃｗｓは、書き込みトランジスタ３１のソース３１ｓとゲート３１ｇ間の寄生容量（以下、書き込みトランジスタ寄生容量と称する）を示している。Ｃｅｌは、発光素子３４における蓄積容量３４Ｂの寄生容量（以下、有機ＥＬ容量と称する）を示している。Ｃｓは、蓄積容量３３の容量を示している。Ｃｇｓは、駆動トランジスタ３２のゲート３２ｇとソース３２ｓ間の寄生容量（以下、駆動トランジスタゲート−ソース間寄生容量と称する）を示している。Ｃｇｄは、駆動トランジスタ３２のゲート３２ｇとドレイン３２ｄ間の寄生容量（以下、駆動トランジスタゲート−ドレイン間寄生容量と称する）を示している。
【００８０】
式（２）の右辺に示されるように、フィールドスルー電圧降下量に最も影響を受けるパラメータは、分母のパラメータ、即ち書込みトランジスタ寄生容量Ｃｗｓであることが分かる。
【００８１】
図１６は、図１３Ａの基板に形成されている第１の金属層Ｍ１及び第２の金属層Ｍ２のうち、書き込みトランジスタ３１の部分を示している。
【００８２】
図１６において、第１の金属層Ｍ１のうち、書き込みトランジスタ３１の部分の横幅を、以下、線幅Ｌｐ1と称する。ソース３１ｓ側の第２の金属層Ｍ２のうち、書き込みトランジスタ３１の部分の横幅を、以下、線幅Ｌｐ2と称する。ソース３１ｓ側の第２の金属層Ｍ２のうち、書き込みトランジスタ３１の部分の縦幅を、以下、線幅Ｌｐ3とする。
【００８３】
書込みトランジスタ寄生容量Ｃｗｓは、図１６に示されるように、ソース３１ｓ側の第２の金属層Ｍ２のうち、ゲート３１ｇを形成している第１の金属層Ｍ１の上に存在する部分（重なっている部分）の面積に応じて変化する。即ち、この重なっている部分の面積が大きいほど、書込みトランジスタ寄生容量Ｃｗｓが大きくなる。したがって、書込みトランジスタ寄生容量Ｃｗｓは、第１の金属層Ｍ１の線幅Ｌｐ1、並びに、第２の金属層Ｍ２の線幅Ｌｐ2及びＬｐ3により決定される。なお、線幅Ｌｐ1乃至Ｌｐ3を、特に区別する必要がない場合、以下、線幅Ｌｐと称する。
【００８４】
露光処理にて金属層Ｍを生成する場合、ＥＬパネルを構成する画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のそれぞれは、独立して形成される。したがって、金属層Ｍの線幅Ｌｐのバラつきを完全に抑えることは出来ない。
【００８５】
金属層Ｍの線幅Ｌｐは、ＥＬパネルを構成する画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のそれぞれによってバラつく。これにより、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎に、書込みトランジスタ寄生容量Ｃｗｓがバラつく。従って、式（２）より、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎にフィールドスルー電圧降下量がバラつく。その結果、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎に、書き込みトランジスタ３１のゲート電位Ｖｇがバラついてしまうことになる。
【００８６】
ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎に書き込みトランジスタ３１のゲート電位Ｖｇがバラつくと、そのソース電位Ｖｓもバラつく。これにより、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎の各駆動電流Ｉｄｓがバラつくことになる。
【００８７】
さらに、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎にフィールドスルー電圧降下量がバラつくと、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の各輝度がバラつくことになる。その際、隣接画素との輝度差が１％以上発生すると、ＥＬパネル全体を１つの画像として視るユーザにとっては、ムラが生じていると視認してしまうという問題、即ち、[発明が解決しようとする課題]の欄で説明した問題が生じてしまうのである。
【００８８】
換言すると、[発明が解決しようとする課題]の欄で説明した問題の発生要因は、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎に、金属層Ｍの線幅Ｌｐがバラつくことである。
【００８９】
金属層Ｍは、露光処理により形成される。
【００９０】
図１７を参照して、金属層Ｍの一般的な露光処理の工程について説明する。なお、この露光処理は、露光処理装置により行われるとする。但し、露光処理は、金属層Ｍに限らず、例えば、後述するエッチングストッパの層の形成にも用いることが可能な点に留意する。
【００９１】
第１の工程で、露光処理装置は、図１７Ａに示すように、基板１２１に金属層Ｍを成膜する。ここで、基板１２１は、特に限定されない。但し、本実施の形態では、例えば、基板１２１としてガラス基板を採用する。図１７Ａ（並びに後述する図１７Ｂ乃至１７Ｄ、２２Ａ乃至２２Ｄ）は、基板１２１の断面図である。
【００９２】
第２の工程で、露光処理装置は、金属層Ｍの成膜後の基板１２１にレジスト剤ＲＳを塗布する。レジスト剤ＲＳの塗布手法の詳細については後述する。
【００９３】
第３の工程で、露光処理装置は、レジスト剤ＲＳの塗布後の基板１２１に対して、マスクを用いて露光を行う。即ち、例えば、露光処理装置は、基板１２１の上にマスクを配置した状態で、マスクの上から光を照射する。ここで、マスクは、一部が遮光された基板である。これにより、レジスト剤ＲＳのうちのマスクにより遮光されなかった部分が露光されて感光する。
【００９４】
例えば、金属層Ｍの書き込みトランジスタ３１の部分を形成する場合、書き込みトランジスタ３１の部分の線幅が、場所によらず一定であるマスクＭＫｏを採用するのが一般的である。マスクＭＫoの書き込みトランジスタ３１の部分の線幅を、以下、線幅Ｌｏと称する。ここで、線幅Ｌｏとしては、例えば、金属層Ｍの線幅Ｌｐについての設計線幅とする。
【００９５】
図１７Ｂでは、マスクＭＫｏのうちの遮光されていない線幅Ｌoの部分を介して、レジスト剤ＲＳが露光され、レジスト剤ＲＳのうちの露光された部分が感光する。
【００９６】
第４の工程で、露光処理装置は、露光後の基板１２１に対して現像を行う。これにより、図１７Ｂに示されるように、レジスト剤ＲＳのうちの感光していない部分が除去される。なお、以下、この除去されずに残った部分を、ＫＫと称する。
【００９７】
第５の工程で、露光処理装置は、現像後の基板１２１上の金属層Ｍのエッチングを行う。これにより、図１７Ｃに示されるように、金属層Ｍのうち、レジスト剤ＲＳの除去されずに残った部分ＫＫにより保護されていない部分が除去される。なお、金属層Ｍのうち、この除去されずに残った部分を、以下、ＬＬと称する。
【００９８】
第６の工程で、露光処理装置は、エッチング後の基板１２１上のレジスト剤ＲＳを除去する。これにより、図１７Ｄに示されるように、線幅Ｌｐの金属層Ｍ（金属層Ｍのうち除去されずに残った部分ＬＬ）が形成される。
【００９９】
次に、図１８を参照して、露光処理の第２の工程におけるレジスト剤ＲＳの塗布手法について説明する。
【０１００】
図１８は、２面取り時の基板１２１の一例を示している。
【０１０１】
ＥＬパネル１００の製造工程では、図１８に示されているように、外形が縦650000[μm]×横550000[μm]の基板１２１上に、外形が縦30000［μm］×横350000[μm]の２つのＥＬパネル１００が作成される。
【０１０２】
図１８に示されているように、ＥＬパネル１００の画素アレイ部１０２（表示領域）は、行列状に並んだ複数の正方画素１３１から構成される。正方画素１３１は、図１８中左方の拡大図に示されているように、Ｒ（Red）、Ｇ（Green）、Ｂ（Blue）のそれぞれの縦置きの３つの画素１０１から構成される。
【０１０３】
レジスト剤ＲＳの塗布工程（上述した第２の工程）では、露光処理装置は、例えば、基板１２１の中心のレジスト剤投入場所ＲＥＴにレジスト剤ＲＳを垂らし（投入し）、基板１２１を回転させることにより、レジスト剤ＲＳを基板１２１全面に塗布する、といった手法が存在する。なお、以下、このレジスト剤ＲＳの塗布手法を回転塗布手法と称する。
【０１０４】
回転塗布手法でレジスト剤ＲＳが塗布された場合、レジスト剤投入場所ＲＥＴから基板１２１の端に向かってレジスト剤ＲＳが扇状に散布される。即ち、例えば、レジスト剤ＲＳが、図中のレジスト剤投入場所ＲＥＴから上方に伸びる矢印で示される方向に散布される場合、図中の扇形の点線部分に示されるように、レジスト剤ＲＳが扇状に広がる。これにより、レジスト剤投入場所ＲＥＴ付近、即ち基板１２１の中心付近のレジスト剤ＲＳが最も厚くなり、基板１２１の端に向かうほどレジスト剤ＲＳが薄くなることになる。
【０１０５】
図１９は、回転塗布手法で基板１２１に塗布されたレジスト剤の塗布ムラの一例を示している。
【０１０６】
なお、図１９において、図１８における対応する部分には同一の符号を付してあり、その説明を適宜省略する。
【０１０７】
図１９では、基板１２１全面が、レジスト剤ＲＳの厚さ（以下、レジスト厚と称する）の大きい順に、領域ＡＡ、ＢＢ、ＣＣ、及びＤＤに区切られている。領域ＡＡは、図中の楕円aaにより囲まれている領域である。領域ＡＡは、レジスト剤投入場所ＲＥＴに最も近い領域になっている。領域ＢＢは、図中の楕円aaの外側、かつ、楕円bbの内側の領域である。領域ＢＢは、領域ＡＡの次にレジスト剤投入場所ＲＥＴに近い領域になっている。領域ＣＣは、図中の楕円bbの外側、かつ、楕円ccの内側の領域である。領域ＣＣは、領域ＢＢの次にレジスト剤投入場所ＲＥＴに近い領域になっている。領域ＤＤは、図中の楕円ccの外側の領域である。領域ＤＤは、レジスト剤投入場所ＲＥＴから最も遠い領域になっている。
【０１０８】
例えば、上述した一定の線幅Ｌｏを有するマスクＭＫｏを用いて、露光処理により金属層Ｍを形成した場合、露光処理後の金属層Ｍの線幅Ｌｐは、レジスト剤ＲＳの厚さ（以下、適宜、レジスト厚と称する）によって決定される。例えば、レジスト剤ＲＳが厚い場所では、露光処理後の金属層Ｍの線幅Ｌｐは広くなる。レジスト剤ＲＳが薄い場所では、露光処理後の金属層Ｍの線幅Ｌｐは狭くなる。従って、基板１２１の中心付近の金属層Ｍの線幅Ｌｐが最も広くなり、基板１２１の端に向かうほど金属層Ｍの線幅Ｌｐが狭くなる。
【０１０９】
図１９の領域ＡＡでは、レジスト厚が最も厚いので、露光処理後の金属層Ｍの線幅Ｌｐ（以下、線幅ＬｐAと称する）が最も広くなっている。図１８の例では、例えば、線幅ＬｐAは、設計線幅Ｌｏより広いとする。領域ＢＢでは、領域ＡＡの次にレジスト厚が厚いので、露光処理後の金属層Ｍの線幅Ｌｐ（以下、線幅ＬｐBと称する）が線幅ＬｐAより狭くなっている。領域ＣＣでは、領域ＢＢの次にレジスト厚が厚いので、露光処理後の金属層Ｍの線幅Ｌｐ（以下、線幅ＬｐCと称する）が線幅ＬｐBより狭くなっている。領域ＤＤでは、領域ＣＣの次にレジスト厚が厚いので、露光処理後の金属層Ｍの線幅Ｌｐ（以下、線幅ＬｐDと称する）が線幅ＬｐCより狭くなっている。
【０１１０】
このようなレジスト剤ＲＳの塗布ムラによって生じる金属層Ｍの線幅Ｌｐのバラつきを解決するための実施の形態が、以下に述べる第１の実施の形態である。第１の実施の形態では、例えば、マスクＭＫｏを用いて露光処理により予め形成された金属層Ｍの線幅Ｌｐに基づいて、新規マスクにおける書き込みトランジスタ３１の部分の線幅が予め求められており、その新規マスクを用いて、露光処理により金属層Ｍが形成される。なお、この新規マスクを、以下、新規マスクＭＫと称する。新規マスクＭＫにおける書き込みトランジスタ３１の部分の線幅を、以下、線幅Ｌｍと称する。新規マスクＭＫを用いて露光処理により形成される金属層Ｍの線幅を、以下、Ｌｐ’と称する。
【０１１１】
図１９の例では、線幅ＬｐAは、設計線幅Ｌｏより広いので、領域ＡＡの線幅Ｌｐ’を線幅Ｌｏに近づけるには、新規マスクＭＫの領域ＡＡの線幅Ｌｍ（以下、線幅ＬｍAと称する）を、設計線幅Ｌｏに比べて狭い線幅にする。線幅ＬｐBは、線幅ＬｐAより狭いので、領域ＢＢの線幅Ｌｐ’を領域ＡＡの線幅Ｌｐ’に近づける（従って、設計線幅Ｌｏに近付ける）には、新規マスクＭＫの領域ＢＢの線幅Ｌｍ（以下、線幅ＬｍBと称する）を、線幅ＬｍAに比べて広い線幅にする。線幅ＬｐCは、線幅ＬｐBより狭いので、領域ＣＣの線幅Ｌｐ’を領域ＢＢの線幅Ｌｐ’に近づける（従って、設計線幅Ｌｏに近付ける）には、新規マスクＭＫの領域ＣＣの線幅Ｌｍ（以下、線幅ＬｍCと称する）を、線幅ＬｍBに比べて広い線幅にする。線幅ＬｐDは、線幅ＬｐCより狭いので、領域ＤＤの線幅Ｌｐ’を領域ＣＣの線幅Ｌｐ’に近づける（従って、設計線幅Ｌｏに近付ける）には、新規マスクＭＫの領域ＤＤの線幅Ｌｍ（以下、線幅ＬｍDと称する）を、線幅ＬｍCに比べて広い線幅にする。このようにして、新規マスクＭＫの線幅Ｌｍが求められる。
【０１１２】
図２０は、上述した露光処理装置としての露光処理装置１４０の構成例を示すブロック図を示している。
【０１１３】
露光処理装置１４０は、露光処理を行うことにより金属層Ｍを生成する。但し、露光処理装置１４０は、金属層Ｍに限らず、ＥＬパネルを形成している様々な層を露光処理により生成することが可能な点に留意する。
【０１１４】
露光処理装置１４０は、成膜部１４１、塗布部１４２、露光部１４３、現像部１４４、エッチング部１４５、及びレジスト除去部１４６から構成される。
【０１１５】
成膜部１４１は、基板１２１に金属層Ｍを成膜する。
【０１１６】
塗布部１４２は、金属層Ｍの成膜後の基板１２１にレジスト剤ＲＳを塗布する。
【０１１７】
露光部１４３は、レジスト剤ＲＳの塗布後の基板１２１に対して、露光を行う。即ち、例えば、露光部１４３は、基板１２１の上にマスクを配置した状態で、マスクの上から光を照射する。この露光に用いるマスクとしては、例えば、マスクＭＫｏや新規マスクＭＫ等を用いることができる。
【０１１８】
現像部１４４は、露光後の基板１２１に対して現像を行う。
【０１１９】
エッチング部１４５は、現像後の基板１２１上の金属層Ｍのエッチングを行う。
【０１２０】
レジスト除去部１４６は、エッチング後の基板１２１上のレジスト剤ＲＳを除去する。
【０１２１】
次に、図２１のフローチャートを参照して、露光処理装置１４０による新規マスクＭＫを用いた露光処理である新規マスク露光処理について説明する。
【０１２２】
ステップＳ１において、成膜部１４１は、基板１２１に金属層Ｍを成膜する。これにより、図２２Ａに示されるように、基板１２１上に金属層Ｍが形成される。
【０１２３】
ステップＳ２において、塗布部１４２は、金属層Ｍの成膜後の基板１２１上にレジスト剤ＲＳを塗布する。
【０１２４】
ステップＳ３において、露光部１４３は、レジスト剤ＲＳの塗布後の基板１２１に対して、新規マスクＭＫを用いて露光を行う。即ち、例えば、露光部１４３は、基板１２１の上に新規マスクＭＫを配置した状態で、新規マスクＭＫの上から光を照射する。これにより、レジスト剤ＲＳのうちの新規マスクＭＫにより遮光されなかった部分が露光されて感光する。
【０１２５】
ここで、新規マスクＭＫのうちの、中心付近の部分を新規マスク部分ＭＫ１とし、端付近の部分を新規マスク部分ＭＫ２とする。そうすると、図２２Ｂに示されるように、新規マスク部分ＭＫ１の書き込みトランジスタ３１の部分の線幅Ｌｍ１は、新規マスク部分ＭＫ２の書き込みトランジスタ３１の部分の線幅Ｌｍ２より細くなっている。
【０１２６】
図２２Ｂでは、新規マスク部分ＭＫ１のうちの遮光されていない線幅Ｌｍ１の部分を介して、レジスト剤ＲＳが露光され、レジスト剤ＲＳのうちの露光された部分が感光する。図示はされていないが、新規マスク部分ＭＫ２のうちの遮光されていない線幅Ｌｍ２の部分を介して、レジスト剤ＲＳが露光され、レジスト剤ＲＳのうちの露光された部分が感光する。
【０１２７】
ステップＳ４において、現像部１４４は、露光後の基板１２１に対して現像を行う。
【０１２８】
これにより、レジスト剤ＲＳのうちの感光していない部分が除去される。これにより、図２２Ｂに示されるように、新規マスク部分ＭＫ１を用いた露光後のレジスト剤ＲＳのうちの感光していない部分が除去される。なお、以下、この除去されずに残った部分を、ＫＫ１と称する。図示はされていないが、新規マスク部分ＭＫ２を用いた露光後のレジスト剤ＲＳのうちの感光していない部分が除去される。なお、以下、この除去されずに残った部分を、ＫＫ２と称する。
【０１２９】
ステップＳ５において、エッチング部１４５は、現像後の基板１２１上の金属層Ｍのエッチングを行う。これにより、図２２Ｃに示されるように、金属層Ｍのうち、レジスト剤ＲＳの除去されずに残った部分ＫＫ１により保護されていない部分が除去される。なお、金属層Ｍのうち、この除去されずに残った部分を、以下、ＬＬ１と称する。図示されていないが、金属層Ｍのうち、レジスト剤ＲＳの除去されずに残った部分ＫＫ２により保護されていない部分が除去される。なお、金属層Ｍのうち、この除去されずに残った部分を、以下、ＬＬ２と称する。
【０１３０】
ステップＳ６において、レジスト除去部１４６は、エッチング後の基板１２１上のレジスト剤ＲＳを除去する。そして、露光処理は終了する。
【０１３１】
これにより、図２２Ｄに示されるように、線幅Ｌｐ’の金属層Ｍ（金属層Ｍのうち除去されずに残った部分ＬＬ１）が形成される。図示はされていないが、金属層Ｍのうち除去されずに残った部分ＬＬ２が形成される。この部分ＬＬ２の線幅Ｌｐ’は、図１７Ｄの線幅Ｌｐ’とほぼ等しくなる。
【０１３２】
以上のように、第１の実施の形態の新規マスク露光処理では、例えば、マスクＭＫｏを用いて露光処理により予め形成された金属層Ｍの線幅Ｌｐに基づいて、新規マスクＭＫにおける書き込みトランジスタ３１の部分の線幅が予め求められており、その新規マスクＭＫを用いて、露光処理により金属層Ｍが形成される。したがって、レジスト剤ＲＳが最も薄くなる基板１２１の端と、レジスト剤ＲＳが最も厚くなる基板１２１の中心との間の金属層Ｍの線幅Ｌｐ’の差を無くすことができる。これにより、ＥＬパネル１００内における金属層Ｍの線幅のバラつきを抑制することができる。
【０１３３】
前述の通り、露光処理により金属層Ｍを形成する場合、金属層Ｍの線幅のバラつきを無くすことは不可能である。第１の実施の形態の新規マスク露光処理では、線幅のバラつきが無くなるように、新規マスクＭＫの線幅Ｌｍが予め求められ、その新規マスクＭＫを用いて露光処理により金属層Ｍが形成される。これにより、形成された金属層Ｍの線幅Ｌｐ’のバラつきが抑制される。その結果、金属層Ｍの線幅のバラつきによる輝度のバラつきを抑制することができる。
【０１３４】
レジスト剤ＲＳの塗布ムラによって生じる金属層Ｍの線幅のバラつきが無くなるように、新規マスクＭＫの線幅Ｌｍを求めることで、金属層Ｍの線幅のバラつきによる寄生容量Ｃｗｓのバラつきを抑制することができる。これにより、フィードスルー効果による書き込みトランジスタ３１のゲート電位Ｖｇのバラつきを抑制することができる。従って、駆動電流Ｉｄｓのバラつきを抑制することで、輝度のバラつきを抑制することが可能となる。その結果、輝度ムラのない表示装置を得ることが出来る。
【０１３５】
次に、図２３及び２４を用いて、［発明が解決しようとする課題］の欄で上述した問題点の他の発生要因について説明する。
【０１３６】
図２３は、ＥＬパネル１００の基板のレイアウト例を示している。
【０１３７】
図２３の基板において、中央には、画素アレイ部１０２が配置され、画素アレイ部１０２の左には、ライトスキャナ１０４と電源スキャナ１０５が一体化されたスキャナ１８１が配置されている。スキャナ１８１は、図中では５つのパーツに分割されている。画素アレイ部１０２の下には、水平セレクタ１０３が配置されている。水平セレクタ１０３は、図中では７つのパーツに分割されている。スキャナ１８１と画素アレイ部１０２は、電源線ＤＳＬ１０及び走査線ＷＳＬ１０を介して接続されている。水平セレクタ１０３と画素アレイ部１０２は、映像信号線ＤＴＬ１０を介して接続されている。画素アレイ部１０２の上には、電源供給部１８２が２つ設けられている。
【０１３８】
なお、図１３に示した画素１０１の基板のレイアウトを採用しているとする。
【０１３９】
図１３Ａを再度参照して、画素１０１の基板のレイアウトについてさらに説明する。
【０１４０】
図１３Ａに示されるように、駆動トランジスタ３２のゲート３２ｇは、第１の金属層Ｍ１の一部として形成されている。駆動トランジスタ３２のドレイン３２ｄとソース３２ｄとはそれぞれ、第２の金属層Ｍ２の一部（ただし、分割された独立の金属層）として形成されている。なお、以下、ドレイン３２ｄを形成している第２の金属層Ｍ２を、ドレイン３２ｄ側の第２の金属層Ｍ２と称する。また、以下、ソース３２ｓを形成している第２の金属層Ｍ２を、ソース３２ｓ側の第２の金属層Ｍ２と称する。
【０１４１】
ドレイン３２ｄ側の第２の金属層Ｍ２は、電源線ＤＳＬ１０に続く逆Ｌ字状の形状で形成されている。ソース３２ｓ側の第２の金属層Ｍ２は、上方に張り出しのある逆Ｌ字状の形状で形成されている。ドレイン３２ｄ側の第２の金属層Ｍ２と、ソース３２ｓ側の第２の金属層Ｍ２とは、ゲート３２ｇを形成している第１の金属層Ｍ１の上方に、それぞれの逆Ｌ字の短線部分が向き合ってほぼ平行となるように配置されている。
【０１４２】
図１３Ａの基板、即ち、従来の基板では、ドレイン３２ｄ側の第２の金属層Ｍ２と、ソース３２ｓ側の第２の金属層Ｍ２とは、それぞれの逆Ｌ字の短線部分がほぼ同一の長さとなるように形成されている。
【０１４３】
次に、図２４に戻り、駆動トランジスタ３２の構造について説明する。
【０１４４】
図２４Ａは、駆動トランジスタ３２の一例の断面図を示し、図２４Ｂは、駆動トランジスタ３２の一例の平面図のを示している。
【０１４５】
図２４Ａに示されるように、基板１２１の上には、ゲート３２ｇが形成されている。ゲート３２ｇの上には、ゲート絶縁膜２０１が形成されている。ゲート絶縁膜２０１のうちのゲート３２ｇの上の部分周辺は、盛り上がっている。盛り上がっている部分を、以下、盛り上がり部と称する。ゲート絶縁膜２０１の上には、μc−Si（Microcrystalline silicon）（微結晶シリコン）の半導体層２０２が形成されている。半導体層２０２のうちの、ゲート絶縁膜２０１の盛り上がり部の上の部分周辺は、盛り上がっている。半導体層２０２の上には、チャネル保護膜としてのエッチングストッパ２０３が線幅Ｌｑ１で形成されている。エッチングストッパ２０３は、半導体層２０２の盛り上がり部の上の平坦部に形成されている。半導体層２０２及びエッチングストッパ２０３の上には、n＋型a−Si（アモルファスシリコン）層２０４が形成されている。但し、n＋型a−Si層２０４の中央部分は除去されている。n＋型a−Si層２０４は、半導体層２０２の盛り上がり部の上の周辺で盛り上がり、また、エッチングストッパ２０３の上の周辺で盛り上がっている。n＋型a−Si層２０４の上には、ソース３２ｓとドレイン３２ｄが形成されている。ソース３２ｓとドレイン３２ｄの上には、TFT（Thin Film Transistor）保護膜２０５が形成される。
【０１４６】
図２４Ｂに示されるように、エッチングストッパ２０３は、縦横それぞれの方向にゲート３２ｇよりやや小さくなるように形成されている。ここで、エッチングストッパ２０３の横方向の線幅Ｌｑ１とゲート３２ｇの横方向の線幅の左側と右側のそれぞれについての差（以下、線幅差と称する）をΔＬとする。半導体層２０２は、縦幅がエッチングストッパ２０３より短く、横幅がエッチングストッパ２０３より長くなるように形成されている。ソース３２ｓの右端とドレイン３２ｄの左端は、エッチングストッパ２０３に重なっている。
【０１４７】
エッチングストッパ２０３の線幅Ｌｑ１がバラつくと、寄生容量Ｃｇｓ及びＣｇｄがバラつく。
【０１４８】
エッチングストッパ２０３の線幅Ｌｑ１が変化すると、エッチングストッパ２０３とゲート３２ｇの線幅差ΔＬが変化する。例えば、エッチングストッパ２０３の線幅Ｌｑ１が小さくなると、線幅差ΔＬが大きくなる。この場合、ソース３２ｓのうちのエッチングストッパ２０３の上方にある部分（重なっている部分）が少なくなり、寄生容量Ｃｇｓが増大する。また、ドレイン３２ｄのうちのエッチングストッパ２０３の上方にある部分（重なっている部分）が少なくなり、寄生容量Ｃｇｄが増大する。したがって、エッチングストッパ２０３の線幅Ｌｑ１がバラつくと、寄生容量Ｃｇｓ及びＣｇｄがバラつくことになる。
【０１４９】
なお、書き込みトランジスタ３１の構造も同様であり、以下、適宜その説明を省略する。書き込みトランジスタ３１のエッチングストッパの線幅を、以下、Ｌｑ２と称する。
【０１５０】
書き込みトランジスタ３１のエッチングストッパの線幅Ｌｑ２がバラつくと、寄生容量Ｃｗｓがバラつくことになる。
【０１５１】
駆動トランジスタ３２と書き込みトランジスタ３１のエッチングストッパの線幅を特に区別する必要がない場合、その線幅を、以下、線幅Ｌｑと称する。
【０１５２】
図２５は、１面取り時及び２面取り時の基板１２１の一例を示している。
【０１５３】
図２５Ａは、中型クラスのＥＬパネル１００の一面取り時の基板１２１の一例を示している。図２５Ｂは、中・小型クラスのＥＬパネル１００の二面取り時の基板１２１の一例を示している。
【０１５４】
ＥＬパネル１００の製造工程では、図２５に示されているように、外形が横650000[μm]×縦550000[μm]の基板１２１上に小型・中型のＥＬパネル１００が作成される。しかしながら、従来のＥＬパネル１００の製造工程では、基板１２１上において、レジスト剤ＲＳの塗布ムラやエッチングムラによりパターンの線幅が面内でバラつき、ＥＬパネル１００に不具合が生じていた。
【０１５５】
具体的には、図１３の書き込みトランジスタ３１や駆動トランジスタ３２の線幅、特に、それらのエッチングストッパの線幅Ｌｑが各画素１０１間でバラつくと、寄生容量Ｃｗｓ、Ｃｇｓ、及びＣｇｄがバラついてしまう。駆動トランジスタ３２のゲート電位Ｖｇがバラつき、発光素子３４に流れる電流Ｉｄｓがバラつく。結果として発光素子３４の発光輝度がバラつき、表示ムラとして視認されていた。
【０１５６】
次に、寄生容量がバラつくことで、発光素子３４の発光輝度がバラつくという因果関係について説明する。
【０１５７】
ブートストラップ動作時の画素１０１の等価回路は、図１５に示した等価回路になっている。
【０１５８】
ブートストラップ動作時の駆動トランジスタ３２のソース電位Ｖｓの上昇分ΔＶｓに対するゲート電位Ｖｇの上昇分ΔＶｇの比率であるブートストラップゲインＧｂｓｔは、式（３）で表される。
【０１５９】
【数３】
2009271365.tif 000005
・・・（３）
【０１６０】
式（３）から、各寄生容量が各画素１０１間でバラついた場合、ブートストラップゲインＧｂｓｔの値がバラつく。その結果、発光素子３４の発光輝度がバラつくことが分かる。
【０１６１】
エッチングストッパの線幅Ｌｑは、ＥＬパネルを構成する画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のそれぞれによってバラつく。これにより、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎に、寄生容量Ｃｗｓ、Ｃｇｓ、及びＣｇｄがバラつく。式（３）より、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎にブートストラップゲインＧｂｓｔがバラつく。その結果、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎に、駆動トランジスタ３２のゲート電位Ｖｇがバラついてしまうことになる。
【０１６２】
ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎に駆動トランジスタ３２のゲート電位Ｖｇがバラつくと、そのソース電位Ｖｓもバラつく。これにより、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎の各駆動電流Ｉｄｓがバラつくことになる。
【０１６３】
さらに、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎にフィールドスルー電圧降下量がバラつくと、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の各輝度がバラつくことになる。ＥＬパネル全体を１つの画像として視るユーザにとっては、ムラが生じていると視認してしまうという問題、即ち、[発明が解決しようとする課題]の欄で説明した問題が生じてしまうのである。
【０１６４】
換言すると、[発明が解決しようとする課題]の欄で説明した問題の他の発生要因は、ＥＬパネルの画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）毎に、エッチングストッパの線幅Ｌｑがバラつくことである。
【０１６５】
エッチングストッパの線幅Ｌｑのバラつきに対処するために、新規マスクＭＫの製造時に、ＥＬパネルの製造工程で得られたエッチングストッパの線幅Ｌｑの線幅データから、新規マスクＭＫのマスクデータ（以下、マスクデータＭＤと称する）を作成する。これにより、後述するように、エッチングストッパの線幅Ｌｑのバラつきの影響を抑制することができる。
【０１６６】
まず、線幅Ｌｑの線幅データを収集するために、補正したい層（以下、適宜、レイヤと称する）であるエッチングストッパのレイヤについての最初に設計、製造したマスク（マスクＭＫo）を用いて露光処理を行い、基板１２１上にエッチングストッパを形成する。この基板１２１を、以下、適宜、モニタ基板１２１と称する。基板１２１のサイズ（マザーガラスサイズ）と、画素アレイ部１０２のサイズ（表示エリアサイズ）が同一のＥＬパネルを数機種製造する製造ラインでは、新規マスクＭＫを製造する際に、以前の同一サイズの基板１２１をモニタ基板とすることが有効である。
【０１６７】
次に、図２６を参照して、モニタ基板１２１とマスクデータＭＤとの対応付けについて説明する。
【０１６８】
図２６Ａに示すモニタ基板１２１上の点線で囲われている画素アレイ部１０２（表示領域）と、図２６Ｂに示すマスクデータＭＤ上の点線で囲われている対応する領域を、それぞれ、m列×n行＝m・n個の同一サイズの正方形のメッシュに区切る（分割する）。ここで、モニタ基板１２１上の第s行第t列のメッシュをMq(s,t)（1≦s≦m、1≦t≦n）とし、マスクデータＭＤ上の対応するメッシュをMm(s,t)とする。同行同列のそれぞれのメッシュを対応させる。図２７に示されるように、分割されたそれぞれのメッシュ内には、モニタ基板１２１の場合には正方画素１３１が存在し、マスクデータＭＤの場合には対応する正方領域（以下、正方領域ＳＤと称する）が存在する。正方画素１３１または正方領域ＳＤの個数は、いずれも、i列×j行＝i・j個である。
【０１６９】
このような前提の上で、モニタ基板１２１上のメッシュMq(s,t)内のエッチングストッパの線幅Ｌｑの線幅データをマスクデータＭＤ上の対応するメッシュMm(s,t)内のエッチングストッパの線幅（以下、線幅Ｌｍと称する）に反映する。
【０１７０】
モニタ基板１２１上のエッチングストッパの線幅Ｌｑの測定は、線幅測定装置を用いて行う。線幅測定装置は、分割された全メッシュMq(s,t)において、各メッシュMq(s,t)内の四隅の正方画素１３１内のエッチングストッパと各メッシュMq(s,t)の中心付近の正方画素１３１内のエッチングストッパ数箇所（少なくとも一箇所）で線幅Ｌｑを測定する。例えば、正方画素１３１を構成する図２７で網掛けされた副画素Gとしての画素１０１のエッチングストッパの線幅Ｌｑを測定する。線幅測定装置は、メッシュMq(s,t)毎の線幅Ｌｑの測定値の平均値を算出する。線幅測定装置は、m×n個の全メッシュMq(s,t)についての平均値を算出する。
【０１７１】
次に、算出された各メッシュMq(s,t)内のエッチングストッパの線幅Ｌｑの平均値をCAD（Computer Aided Design）上のマスクデータＭＤ上の対応するメッシュMm(s,t)に反映する。マスクＭＫoを設計した時のマスクデータ（以下、原マスクデータと称する）ＭＤoのエッチングストッパの設計線幅と、測定結果に基づき算出された各メッシュMq(s,t)内のエッチングストッパの線幅Ｌｑの平均値とを比較し、線幅Ｌｍの補正量を決定する。例えば、補正量を原マスクデータＭＤoのエッチングストッパの設計線幅と各メッシュMq(s,t)内の線幅Ｌｑの平均値の差とする。ここで、原マスクデータＭＤoのエッチングストッパの設計線幅をＬｏとする。測定結果に基づき算出されたメッシュMq(s,t)内のエッチングストッパの線幅Ｌｑの平均値をX(s,t)とする。新規マスクＭＫ上の対応するメッシュMm(s,t)内の線幅Ｌｍに対する補正量を△Lm(s,t)とする。こうすれば、補正量△Lm(s,t)は、式（４）で表される。
【０１７２】
△Lm(s,t) = Lo−X(s,t)      ・・・（４）
【０１７３】
線幅補正後のマスクデータＭＤ上の各メッシュMm(s,t)内のエッチングストッパの線幅Ｌｍは各メッシュMm(s,t)内で全て同一線幅とする。新規マスクＭＫ上のメッシュMm(s,t)内の補正後の線幅ＬｍをLm(s,t)と表すとする。こうすれば、線幅Lm(s,t)は、式（５）で表される。
【０１７４】
Lm(s,t)= Lo＋△Lm(s,t)      ・・・（５）
【０１７５】
図２８は、上述した線幅測定装置、CADの一例としての線幅測定装置２４１、CAD２４２の構成例を示すブロック図である。
【０１７６】
線幅測定装置２４１は、線幅測定部２５１、演算部２５２、及び記憶部２５３から構成される。
【０１７７】
線幅測定部２５１は、モニタ基板１２１上のエッチングストッパの線幅Ｌｑを測定する。例えば、線幅測定部２５１は、図２７を参照して上述したように、各メッシュMq(s,t)内の四隅の正方画素１３１内の該当パターンと、各メッシュMq(s,t)の中心付近の正方画素１３１内の該当パターン数箇所で線幅Ｌｑの測定を行う。
【０１７８】
演算部２５２は、各メッシュMq(s,t)内の上述した箇所で測定された線幅Ｌｑの線幅データの平均値X(s,t)を算出する。
【０１７９】
記憶部２５３は、算出された平均値X(s,t)をメッシュMq(s,t)毎に記憶する。
【０１８０】
CAD２４２は、受信部２６１、記憶部２６２、演算部２６３、記憶部２６４、データ変換部２６５、及び記憶部２６６から構成される。
【０１８１】
受信部２６１は、線幅測定装置２４１の記憶部２５３から取り出された線幅データの平均値X(s,t)を受け取り、演算部２６３に供給する。
【０１８２】
記憶部２６２は、原マスクデータＭＤoをあらかじめ記憶している。
【０１８３】
演算部２６３は、記憶部２６２から原マスクデータＭＤoを読み出すことにより、原マスクデータＭＤoにおける各メッシュMq(s,t)の設計線幅Ｌｏを取得する。演算部２６３は、式（４）に従って各メッシュMq(s,t)の補正量△Lm(s,t)を算出する。演算部２６３は、式（５）に従って線幅Lm(s,t)を補正する。演算部２６３は、補正後の線幅Lm(s,t)を用いてマスクデータＭＤ（以下、適宜、補正データＭＤと称する）を演算する。
【０１８４】
記憶部２６４は、演算部２６３により演算された補正データＭＤを記憶する。
【０１８５】
データ変換部２６５は、記憶部２６４から補正データＭＤを読み出し、EB（Electron Beam）データ（電子描画用データ）に変換する。
【０１８６】
記憶部２６６は、変換後のEBデータを記憶する。
【０１８７】
次に、図２９のフローチャートを参照して、線幅測定装置２４１による線幅測定処理の一例について説明する。
【０１８８】
ステップＳ２１において、線幅測定部２５１は、モニタ基板１２１上のエッチングストッパの線幅Ｌｑを測定する。例えば、線幅測定部２５１は、各メッシュMq(s,t)内の所定箇所でエッチングストッパの線幅Ｌｑを測定する。
【０１８９】
ステップＳ２２において、演算部２５２は、メッシュMq(s,t)内の所定箇所で測定された線幅Ｌｑの線幅データの平均値X(s,t)を算出し、メッシュMq(s,t)毎に記憶部２５３に記憶させる。そして、線幅測定処理は終了する。
【０１９０】
次に、図３０のフローチャートを参照して、CAD２４２による補正データ演算処理について説明する。
【０１９１】
ステップＳ４１において、受信部２６１は、線幅測定装置２４１の記憶部２５３から取り出された各メッシュMq(s,t)の線幅データの平均値X(s,t)を受け取り、演算部２６３に供給する。
【０１９２】
ステップＳ４２において、演算部２６３は、記憶部２６２から原マスクデータＭＤoを読み出すことにより、原マスクデータＭＤoにおける各メッシュMq(s,t)の設計線幅Ｌｏを取得する。
【０１９３】
ステップＳ４３において、演算部２６３は、式（４）に従って各メッシュMq(s,t)の補正量△Lm(s,t)を算出する。演算部２６３は、式（５）に従って補正量△Lm(s,t)を用いて線幅Lm(s,t)を補正する。演算部２６３は、補正後の線幅Lm(s,t)を用いて補正データＭＤを演算する。
【０１９４】
ステップＳ４４において、記憶部２６４は、演算部２６３により演算された補正データＭＤを記憶する。そして、補正データ演算処理は終了する。
【０１９５】
図３１を参照して、線幅測定装置２４１からCAD２４２にデータを反映する手順についてまとめる。
【０１９６】
線幅測定装置２４１は、各メッシュMq(s,t)の線幅Ｌｑの線幅データを測定し、各メッシュMq(s,t)の線幅データの平均値X(s,t)を算出して記憶する。CAD２４２は、線幅測定装置２４１から取り出された各メッシュMq(s,t)の線幅データの平均値X(s,t)を受け取り、対応する各メッシュMm(s,t)の補正量△Lm(s,t)を算出し、その補正量△Lm(s,t)で線幅Lm(s,t)を補正する。これにより、線幅測定装置２４１からCAD２４２にデータが反映される。
【０１９７】
補正後の線幅Ｌｍの線幅データに基づきCAD２４２上でマスクデータＭＤを演算処理する事で線幅Ｌｍが最適化されたマスクデータＭＤを作成する事ができる。
【０１９８】
CAD２４２は、最適化されたマスクデータＭＤを電子描画用データに変換する。マスク製造装置は、変換後の電子描画用データを用いて新規マスクＭＫの製造工程を行う。これにより、新規マスクＭＫが完成する。
【０１９９】
図３２は、新規マスクＭＫの製造工程を行うマスク製造装置２８１の構成例を示すブロック図である。
【０２００】
マスク製造装置２８１は、CAD２４２から取り出されたEBデータを受け取る。マスク製造装置２８１は、そのEBデータに基づいて、新規マスクＭＫの製造工程を行う。新規マスクＭＫの製造工程は、例えば、EB描画やパターニングの製造工程から構成される。
【０２０１】
次に、図３３のフローチャートを参照して、線幅測定装置２４１、CAD２４２、及びマスク製造装置２８１による補正マスク製造処理の一例について説明する。
【０２０２】
なお、CAD２４２の記憶部２６２には、原マスクデータＭＤoがあらかじめ記憶されているとする。
【０２０３】
ステップＳ６１において、線幅測定装置２４１は、モニタ基板１２１についての図２９に示した線幅測定処理を行うことにより、エッチングストッパの線幅Ｌｑの線幅データの平均値X(s,t)を算出して記憶する。
【０２０４】
ステップＳ６２において、CAD２４２は、線幅測定装置２４１から取り出された線幅データの平均値X(s,t)についての図３０に示した補正データ演算処理を行う。このことにより、補正後の線幅Ｌｍを用いて補正データＭＤを演算して記憶部２６４に記憶する。
【０２０５】
ステップＳ６３において、CAD２４２は、記憶部２６４から補正データＭＤを読み出し、EBデータに変換する。
【０２０６】
ステップＳ６４において、記憶部２６６は、変換後のEBデータを記憶する。
【０２０７】
ステップＳ６５において、マスク製造装置２８１は、CAD２４２の記憶部２６６から取り出されたEBデータを受け取る。マスク製造装置２８１は、そのEBデータに基づいて、新規マスクＭＫの製造工程を行う。そして、補正マスク製造処理が終了する。
【０２０８】
これにより、新規マスクＭＫが完成する。
【０２０９】
なお、補正マスク製造処理で製造した新規マスクＭＫを用いて、例えば、図２１に示した新規マスク露光処理を行うことができる。
【０２１０】
次に、図３４を参照して、上述した補正マスク製造処理との比較のために、CAD２４２及びマスク製造装置２８１による従来のマスク製造処理（以下、従来マスク製造処理と称する）の一例について説明する。なお、従来マスク製造処理では、マスクＭＫoが作製されることになる。
【０２１１】
なお、CAD２４２の記憶部２６４には、マスクデータ（原マスクデータＭＤｏ）があらかじめ記憶されているとする。
【０２１２】
ステップＳ８１において、データ変換部２６５は、記憶部２６４から原マスクデータＭＤｏを読み出す。
【０２１３】
ステップＳ８２において、データ変換部２６５は、原マスクデータＭＤｏをEBデータに変換する。
【０２１４】
ステップＳ８３において、記憶部２６６は、変換後のEBデータを記憶する。
【０２１５】
ステップＳ８４において、マスク製造装置２８１は、CAD２４２の記憶部２６６から取り出されたEBデータを受け取る。マスク製造装置２８１は、そのEBデータに基づいて、マスクＭＫoの製造工程を行う。そして、従来マスク製造処理が終了する。
【０２１６】
これにより、マスクＭＫoが完成する。
【０２１７】
なお、メッシュMq(s,t)内の線幅Ｌｑの測定結果のバラつきを算出し、例えば、標準偏差σ>0.25ならば、モニタ基板１２１上のメッシュMq(s,t)とマスクデータＭＤ上の対応するメッシュMm(s,t)の面積を小さくすることで、より厳密な線幅Ｌｑの線幅データをフィードバックする事が可能である。
【０２１８】
従来のＥＬパネル１００の製造工程では、図１３の画素１０１内の薄膜トランジスタのエッチングストッパの線幅Ｌｑのバラつきが原因で、薄膜トランジスタの寄生容量が画素１０１間でバラつき、結果として表示ムラとなってしまっていた。それに対して、本発明の手法に従い、薄膜トランジスタのエッチングストッパの線幅Ｌｑのバラつきをモニタし、マスクデータＭＤ上に反映する事で、エッチングストッパの線幅Ｌｍが最適化され、画素アレイ部１０２におけるエッチングストッパの線幅がバラつきが改善され、表示ムラを抑制する事ができる。
【０２１９】
新規マスクＭＫを用いた露光処理により該当パターンを形成することにより、画素アレイ部１０２内におけるエッチングストッパの線幅Ｌｑのバラつきに起因する表示ムラを抑制する事が可能であり、画質の向上に寄与する事ができる。
【０２２０】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０２２１】
【図１】基本となるＥＬパネルの構成例を示すブロック図である。
【図２】画素１０１の詳細な構成の一例を示したブロック図である。
【図３】図２の画素の動作を説明するタイミングチャートである。
【図４】図２の画素の動作について詳細に説明する図である。
【図５】図２の画素の動作について詳細に説明する図である。
【図６】図２の画素の動作について詳細に説明する図である。
【図７】図２の画素の動作について詳細に説明する図である。
【図８】駆動トランジスタ３２のソース電位Ｖｓの時間変化を示す図である。
【図９】図２の画素の動作について詳細に説明する図である。
【図１０】図２の画素の動作について詳細に説明する図である。
【図１１】駆動トランジスタ３２のソース電位Ｖｓの時間変化を示す図である。
【図１２】図２の画素の動作について詳細に説明する図である。
【図１３】基板のレイアウト例と画素１０１の等価回路の一例を示す図である。
【図１４】図１３Ａの画素の動作を説明するタイミングチャートである。
【図１５】画素１０１の等価回路を示す図である。
【図１６】図１３Ａの基板に形成されている第１の金属層Ｍ１及び第２の金属層Ｍ２のうち、駆動トランジスタ３２の部分を示す図である。
【図１７】金属層Ｍの一般的な露光処理の工程の一例を説明するための図である。
【図１８】２面取り時の基板１２１の一例を示す図である。
【図１９】回転塗布手法で塗布されたレジスト剤の塗布ムラの一例を示す図である。
【図２０】露光処理装置１４０の構成例を示すブロック図を示す図である。
【図２１】新規マスク露光処理の一例を説明するフローチャートである。
【図２２】新規マスク露光処理の工程の一例を説明するための図である。
【図２３】ＥＬパネル１００のレイアウト例を示す図である。
【図２４】駆動トランジスタ３２の構造の一例を示す図である。
【図２５】基板１２１の一例を示す図である。
【図２６】モニタ基板１２１とマスクデータＭＤとの関係を説明するための図である。
【図２７】モニタ基板１２１とマスクデータＭＤのメッシュの詳細を説明するための図である。
【図２８】線幅測定装置２４１、CAD２４２の構成例を示すブロック図である。
【図２９】線幅測定処理の一例を説明するフローチャートである。
【図３０】補正データ演算処理を説明するフローチャートである。
【図３１】線幅測定装置２４１からCAD２４２にデータを反映する手順を説明するための図である。
【図３２】マスク製造装置２８１の構成例を示すブロック図である。
【図３３】補正マスク製造処理の一例を説明するフローチャートである。
【図３４】従来マスク製造処理の一例を説明するフローチャートである。
【符号の説明】
【０２２２】
３１  書き込みトランジスタ，  ３１ｇ  ゲート，  ３１ｓ  ソース，  ３１ｄ  ドレイン，  ３２  駆動トランジスタ，  ３２ｇ  ゲート，  ３２ｓ  ソース，  ３２ｄ  ドレイン，  ３３  蓄積容量，  ３４  発光素子，  １００  ＥＬパネル，  １０１  画素（画素回路），  １０２  画素アレイ部，  １２１  基板，  １３１  正方画素，  １４０  露光処理装置，  １４１  成膜部，  １４２  塗布部，  １４３  露光部，  １４４  現像部，  １４５  エッチング部，  １４６  レジスト除去部，  ２０３  エッチングストッパ，  ２４１  線幅測定装置，  ２４２  ＣＡＤ，  ２８１  マスク製造装置
【図１】
2009271365.tif 000006
【図２】
2009271365.tif 000007
【図３】
2009271365.tif 000008
【図４】
2009271365.tif 000009
【図５】
2009271365.tif 000010
【図６】
2009271365.tif 000011
【図７】
2009271365.tif 000012
【図８】
2009271365.tif 000013
【図９】
2009271365.tif 000014
【図１０】
2009271365.tif 000015
【図１１】
2009271365.tif 000016
【図１２】
2009271365.tif 000017
【図１３】
2009271365.tif 000018
【図１４】
2009271365.tif 000019
【図１５】
2009271365.tif 000020
【図１６】
2009271365.tif 000021
【図１７】
2009271365.tif 000022
【図１８】
2009271365.tif 000023
【図１９】
2009271365.tif 000024
【図２０】
2009271365.tif 000025
【図２１】
2009271365.tif 000026
【図２２】
2009271365.tif 000027
【図２３】
2009271365.tif 000028
【図２４】
2009271365.tif 000029
【図２５】
2009271365.tif 000030
【図２６】
2009271365.tif 000031
【図２７】
2009271365.tif 000032
【図２８】
2009271365.tif 000033
【図２９】
2009271365.tif 000034
【図３０】
2009271365.tif 000035
【図３１】
2009271365.tif 000036
【図３２】
2009271365.tif 000037
【図３３】
2009271365.tif 000038
【図３４】
2009271365.tif 000039