(57)【要約】【課題】  飛行時間法においてバースト制御を用いつつコストを低減したイメージインテンシファイアのゲート制御装置を提供する。【解決手段】  カメラに設けられ、高倍率の輝度の増幅を行うイメージングインテンフィファイアと、カメラの露光を制御するゲートと、参照光パルスに対し、ゲートパルスを出力することにより、飛行時間法に基づき設定されたディレイ時間後にゲートの開閉を制御する制御回路とを備え、制御回路は、参照光パルスの立ち上がり、立ち下りを設定する参照光パルスセット、リセットタイミング設定部と、ゲートパルスの立ち上がり、立ち下りを設定するゲートパルスセット、リセットタイミング設定部とからなる４系統の回路部分を備え、４系統の回路部分の回路構成は、互いに同一であることとした。【選択図】      図１
2009272125.tif 000002
【特許請求の範囲】
【請求項１】
参照光パルスによって制御され、参照光を出力する光源と、
前記光源から出力され、被写体で反射した前記参照光を撮像するカメラと、
前記カメラに設けられ、高倍率の輝度の増幅を行うイメージングインテンフィファイアと、
前記カメラの露光を制御するゲートと、
前記参照光パルスに対し、ゲートパルスを出力することにより、飛行時間法に基づき設定されたディレイ時間後に前記ゲートの開閉を制御する制御回路と
を備えるイメージングインテンシファイアの制御装置において、
前記制御回路は、
前記参照光パルスの立ち上がりを設定する参照光パルスセットタイミング設定部と、
前記参照光パルスの立ち下がりを設定する参照光パルスリセットタイミング設定部と、
前記ゲートパルスの立ち上がりを設定するゲートパルスセットタイミング設定部と、
前記ゲートパルスの立ち下がりを設定するゲートパルスリセットタイミング設定部と
からなる４系統の回路部分を備え、
前記４系統の回路部分の回路構成は、互いに同一であること
を特徴とするイメージインテンシファイアのゲート制御装置。
【請求項２】
請求項１に記載のイメージインテンシファイアのゲート制御装置において、
前記４系統の回路部分は、
フリップフロップ回路と、
指令されたカウント値のカウントを行い、時間設定を行うカウンタと、
前記カウンタよりも非常に短い単位の時間設定を行うプログラマディレイラインと、から構成されること
を特徴とするイメージインテンシファイアのゲート制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両に搭載されて距離を計測するイメージインテンシファイアのゲート制御装置に関する。
【背景技術】
【０００２】
従来、特許文献１には自車前方に投光し、ターゲットからの反射光のタイミングに併せて画像を撮像し、このターゲット距離に障害物等が存在するか否かを検出する技術が開示されている。
イメージインテンシファイアは微弱な光を最大数１００万倍程度まで増幅可能な装置である。イメージインテンシファイアとCCDが一体化したICCDカメラを使用することによって暗視下において被写体の微弱な光を増幅し、撮影する。高速なゲート（シャッター）制御が可能であるICCDカメラを使用すると数ns程度までの短時間露光が可能となる。
【０００３】
また、被写体に参照光を照射し、参照光が被写体に反射して戻ってくるまでに要する時間から、被写体までの距離を算出する距離計測方法として飛行時間法Time of flight (TOF) methodが知られている。ICCDカメラを暗視下において使用する場合、参照光の駆動パルスに対して被写体までの距離に相当する飛行時間だけディレイ時間を与えゲートを駆動すると被写体の距離から反射した微弱光のみ撮影する。ディレイ時間を変化させることによって希望する距離にある被写体の暗視画像を撮影可能である。
【特許文献１】米国特許６７００１２３号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来技術にあっては、前記の方法で撮影される被写体の前後方向の範囲は参照光およびゲートの駆動パルス幅に相当する飛行距離の１/２となるが被写体以外の物体を写りにくくするため、パルス幅はなるべく狭い方がよい。
【０００５】
しかしながらパルス幅が広すぎると被写体以外の物体も撮影されてしまい、パルス幅が狭すぎると露光不足になってしまうという問題があった。
【０００６】
対策として参照光およびゲートの駆動パルス幅はなるべく狭くし、撮影時１フレームあたりの露光回数を複数回にする方法（バースト制御）があるが、このとき飛行時間法を利用するため、参照光とゲート間のディレイ時間を保ったままパルスを繰り返し発生させる必要がある。しかし、従来使用されてきたディレイ／パルスジェネレータではトリガ入力に対し複数回のパルスを発生させる機能はない。
【０００７】
また、ゲートのバースト制御機能を内蔵したICCDカメラも存在するが、バースト制御機能は飛行時間法を利用した撮影を考慮しておらず、参照光用のパルスを出力する機能はない。さらに、ディレイ／パルスジェネレータやバースト制御機能を内蔵したICCDカメラは組み込み用途として使用するには非常に高価である。
【０００８】
本発明は上記問題に着目してなされたもので、その目的とするところは、飛行時間法においてバースト制御を用いつつコストを低減したイメージインテンシファイアのゲート制御装置を提供することにある。
【課題を解決するための手段】
【０００９】
上述の目的を達成するため、本発明では、参照光パルスによって制御され、参照光を出力する光源と、前記光源から出力され、被写体で反射した前記参照光を撮像するカメラと、前記カメラに設けられ、高倍率の輝度の増幅を行うイメージングインテンフィファイアと、前記カメラの露光を制御するゲートと、前記参照光パルスに対し、ゲートパルスを出力することにより、飛行時間法に基づき設定されたディレイ時間後に前記ゲートの開閉を制御する制御回路とを備えるイメージングインテンシファイアの制御装置において、前記制御回路は、前記参照光パルスの立ち上がりを設定する参照光パルスセットタイミング設定部と、前記参照光パルスの立ち下がりを設定する参照光パルスリセットタイミング設定部と、前記ゲートパルスの立ち上がりを設定するゲートパルスセットタイミング設定部と、前記ゲートパルスの立ち下がりを設定するゲートパルスリセットタイミング設定部とからなる４系統の回路部分を備え、前記４系統の回路部分の回路構成は、互いに同一であることとした。
【発明の効果】
【００１０】
よって、飛行時間法を用いつつコストを低減したイメージインテンシファイアのゲート制御装置を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明のイメージインテンシファイアのゲート制御装置の実施の形態を、実施例に基づいて説明する。
【実施例１】
【００１２】
［制御ブロック］
実施例１につき説明する。図１は本願イメージインテンシファイアのゲート制御装置の制御ブロック図である。イメージインテンシファイアのゲート制御装置は制御回路１を有し、この制御回路１はバーストトリガ発生部１００、ディレイ時間設定部２００、ＣＰＵ１１に分かれている。イメージインテンシファイアのゲート制御装置は光源ＬＥＤ３から発せられる参照光を被写体５に投光し、その反射光をICCDカメラ４で撮影する。
【００１３】
ICCDカメラ４はイメージインテンシファイア４１およびゲート４２（シャッター）を備える。イメージインテンシファイアは微弱な光を最大数１００万倍程度まで増幅可能な装置である。
【００１４】
バーストトリガ発生部１００は内部トリガ回路１２、ブランキング時間設定部１３、バースト周期設定部１４、バースト回数設定部１５、外部トリガ検出回路１６、同期分離回路１７から構成される。
【００１５】
内部トリガ回路１２は内部トリガ信号を出力し、参照光パルスとゲートパルスの発生タイミングを制御する。ブランキング時間設定部１３は、１フレームデータ内において複数組の連続した参照光パルスとゲートパルスの組を発生させるまでのブランキング時間を計測する。
【００１６】
バースト周期設定部１４は内部トリガ信号の周期を設定し、バースト回数設定部１５は１フレームデータ内で発生させる内部トリガ信号の回数を設定する。外部トリガ検出回路１６は、同期分離回路１７において撮像信号から分離させた同期信号を検出し、外部トリガ信号として内部トリガ回路１２へ出力する。同期分離回路１７は、ICCDカメラ４からの撮像信号から同期信号を抽出する。
【００１７】
ディレイ時間設定部２００は４つの回路部分２１〜２４を有する。回路部分２１〜２４は、参照光パルスセットタイミング設定部２１、参照光パルスリセットタイミング設定部２２、ゲートパルスセットタイミング設定部２３、ゲートパルスリセットタイミング設定部２４から構成される。
【００１８】
参照光パルスセットタイミング設定部２１は、参照光の立ち上がりタイミングを設定する。また、参照光パルスリセットタイミング設定部２２は、参照光の立ち下がりタイミングを設定する。
【００１９】
参照光パルスセットタイミング設定部２１は、フリップフロップ回路２１ａおよび２１ｃ、参照光パルスセットカウンタ２１ｂ、および参照光パルスセットプログラマブルディレイライン２１ｄから構成される。フリップフロップ回路２１ａは内部トリガ回路１２からの内部トリガ信号でオン出力を行い、パルスエッジ検出回路２７からのリセット信号でオフ出力を行う。
【００２０】
参照光パルスセットカウンタ２１ｂは、ＣＰＵ１１からのカウント値指令およびフリップフロップ回路２１ａからのオン出力に基づき参照光の立ち上がりタイミング（ディレイ時間）をカウントする。
【００２１】
フリップフロップ回路２１ｃは、参照光パルスセットカウンタ２１ｂからの出力があるとオン出力を行い、パルスエッジ回路２７からのリセット信号でオフ出力を行う。
【００２２】
参照光パルスセットプログラマブルディレイライン２１ｄは、ＣＰＵ１１からのディレイ時間指令に基づき、フリップフロップ回路２１ｃからのオン出力があった場合、参照光の立ち上がりタイミング（ディレイ時間）をカウントする。なお、参照光パルスセットプログラマブルディレイライン２１ｄは、参照光パルスセットカウンタ２１ｂよりも高い分解能を有する。
【００２３】
参照光パルスリセットタイミング設定部２２は、フリップフロップ回路２２ａおよび２２ｃ、参照光パルスリセットカウンタ２２ｂ、および参照光パルスリセットプログラマブルディレイライン２２ｄから構成される。参照光パルスセットタイミング設定部２１とは逆に、参照光の立ち下がりタイミングを設定する。
【００２４】
ゲートパルスセットタイミング設定部２３は、ICCDカメラ４の露光開始タイミングを設定する。また、ゲートパルスリセットタイミング設定部２４はICCDカメラ４の露光終了タイミングを設定する。ゲートパルスセット、リセットタイミング設定部２３，２４ともに、参照光パルスセット、リセットタイミング設定部２１，２２と同様の構成を有し、ゲートパルスの立ち上がりタイミング（露光時間開始タイミング）および立ち下がりタイミング（露光時間立ち下がりタイミング）を設定する。
【００２５】
参照光パルス回路２５は参照光パルスの立ち上げを決める波形の立ち上げ部分と、立ち下げを決める波形の立ち下がり部分から参照光パルス信号を生成し、出力する。ゲートパルス回路２６は、ゲートパルスの立ち上げを決める波形の立ち上げ部分と、ゲートパルスの立ち下げを決める波形の立ち上げ部分からゲートパルス信号を生成し、出力する。
【００２６】
パルスエッジ検出回路２７は、ゲートパルス信号の立ち下がりエッジを検出し、各フリップフロップ回路２１ａ〜２４ａおよび２１ｃ〜２４ｃへリセット信号を出力する。
【００２７】
［制御の経時変化］
図２は本願イメージインテンシファイアのゲート制御装置によって実行される制御のタイムチャートである。
【００２８】
外部トリガが立ち下がると、ブランキング時間Ｔ１後にバースト制御を開始する。バースト制御は１フレーム周期中の時間Ｔ２内にＮ回行われる。バースト制御の内部トリガから一定の遅れ時間をもって参照光パルス回路２５から参照光パルスが出力され、さらに一定の遅れ時間をもってゲートパルス回路２６からゲートパルス（露光パルス）が出力される。
【００２９】
図３は図２の拡大図である。参照光パルスセットタイミング設定部２１により参照光パルスセットフラグ＝１とされると、参照光パルスが立ち上がる。参照光パルスリセットタイミング設定部２２により参照光パルスリセットフラグ＝１とされると、参照光パルスが立ち下がる。
【００３０】
同様に、ゲートパルスセットタイミング設定部２３によりゲートパルスセットフラグ＝１とされると、ゲート（露光）パルスが立ち上がる。ゲートパルスリセットタイミング設定部２４によりリセットフラグ＝１とされると、ゲート（露光）パルスが立ち下がる。
【００３１】
各プログラマブルディレイライン２１ｄ〜２４ｄは、各カウンタ２１ｂ〜２４ｂよりも高い分解能を有する。したがってＣＰＵ１１から指令されるディレイ時間は、各カウンタ２１ｂ〜２４ｂによって大まかな部分を計測され、残りの部分は分解能の高い各プログラマブルディレイライン２１ｄ〜２４ｄによって計測される。
【００３２】
したがって、回路部分２１〜２４においては分解能の高いプログラマブルディレイラインの使用は１つに留められる。よって、カウンタに比べ比較的高価なプログラマブルディレイラインの使用を最低限に抑制し、コストダウンを図るものである。
【００３３】
４つの独立した回路部分２１〜２４はバーストトリガ発生時すべて同時に動作開始し、参照光パルスセットタイミングに達すると参照光パルスを立ち上げ、参照光パルスリセットタイミングに達すると参照光パルスを立ち下げる。
【００３４】
セットタイミングとリセットタイミングの差が参照光パルス幅となるため、希望するパルス幅から逆算することにより、ＣＰＵ１１により予め２つのタイミングが設定される。同様にゲートパルスセットタイミングに達するとゲートパルスを立ち上げ、ゲートパルスリセットタイミングに達するとゲートパルスを立ち下げる。
【００３５】
２つのタイミングの差がゲートパルス幅となるため、希望するパルス幅から逆算され、ＣＰＵ１１により予め２つのタイミングが設定される。また、参照光パルスセットタイミングとゲートパルスセットタイミングの関係は希望するディレイ時間から計算され、ＣＰＵ１１により予め設定される。通常、参照光パルスセットタイミングは０でよい。
【００３６】
ここで、４つの独立した回路部分２１〜２４は全く同じ回路構成である。また、各カウンタ回路２１ａ〜２４ａのバーストトリガに対する入出力遅延時間およびジッタ時間、プログラマブルディレイライン２１ｄ〜２４ｄの入出力遅延時間および固有遅延時間（それ以上小さくできない）も共通である
【００３７】
そのため、参照光パルスとゲートパルスのパルス幅および時間的位置関係は各カウンタ回路２１ａ〜２４ａのカウント数とプログラマブルディレイライン２１ｄ〜２４ｄの設定時間の合計時間にのみ依存する。
【００３８】
さらに、参照光パルス回路２５もの遅延時間を予め考慮し、参照光パルスセットタイミングに対しゲートパルスセットタイミングを遅らせるような設定をすればより正確なタイミング制御が可能となる。
【００３９】
この方法によりトリガパルスに対する高速応答性はないが、参照光パルスとゲートパルス間のディレイ設定がより低コストで正確に行われる。
【００４０】
［比較例との対比］
本発明を用いない場合、図４に示すようにプログラマブルディレイラインを増やすことによってより長時間のディレイ時間を発生させる方法と、図５に示すようにプログラマブルディレイラインを使用せずにディレイ時間をカウンタ回路で発生させる方法がある。
【００４１】
しかし、図４の方法ではプログラマブルディレイラインが増加するために部品コストが増加してしまう。また、図５の方法ではカウンタ回路を高速化しなければ、距離画像の分解能を高めることができない。
【００４２】
例えば、参照光パルスとゲートパルス間のディレイ設定分解能をt(ns)とすると、そのときの距離分解能は(3 x 10^8(m/s) x t(ns))/2となるため、例えばt=10nsのとき距離分解能は1.5mとなる。
【００４３】
もし、距離分解能を1mとするにはカウンタ回路の動作クロックを150MHzにしなければならず、かなり高速なロジックICを使用する必要があるため、部品コストが増加するとともに回路設計も困難である。
【００４４】
本願では回路部分２１〜２４においては分解能の高いプログラマブルディレイラインの使用は１つに留められる。よって、カウンタに比べ比較的高価なプログラマブルディレイラインの使用を最低限に抑制し、コストダウンを図っている。
【００４５】
［実施例１の効果］
（１）参照光パルスによって制御され、参照光を出力する参照光用光源ＬＥＤ３と、
参照光用光源ＬＥＤ３から出力され、被写体で反射した参照光を撮像するICCDカメラ４と、
ICCDカメラ４に設けられ、高倍率の輝度の増幅を行うイメージングインテンフィファイア４１と、
ICCDカメラ４の露光を制御するゲート４２と、
参照光パルスに対し、ゲートパルスを出力することにより、飛行時間法に基づき設定されたディレイ時間後にゲート４２の開閉を制御する制御回路１を備えるイメージングインテンシファイアの制御装置において、
制御回路１は、
参照光パルスの立ち上がりを設定する参照光パルスセットタイミング設定部２１と、
参照光パルスの立ち下がりを設定する参照光パルスリセットタイミング設定部２２と、
ゲートパルスの立ち上がりを設定するゲートパルスセットタイミング設定部２３と、
ゲートパルスの立ち下がりを設定するゲートパルスリセットタイミング設定部２４と
からなる４系統の回路部分２１〜２４を備え、
４系統の回路部分２１〜２４の回路構成は、互いに同一であることとした。
【００４６】
これにより、４系統のそれぞれのタイミング誤差を生じさせないことが可能となり、４系統の回路部分２１〜２４のタイミング誤差精度を等しくして安価な回路構成部品を用いることにより、飛行時間法を用いつつコストを低減することができる。
【００４７】
（２）４系統の回路部分は、
フリップフロップ回路２１ａ〜２４ａおよび２１ｃ〜２４ｃと、
指令されたカウント値のカウントを行い、時間設定を行うカウンタ２１ｂ〜２４ｂと、
カウンタよりも非常に短い単位の時間設定を行うプログラマディレイライン２１ｄ〜２４ｄと、から構成されることとした。
【００４８】
これにより、コストの低いカウンタとコストの高いプログラマブルディレイラインを各系統で組み合わせ、飛行時間法を用いつつコストを低減することができる。
【００４９】
（他の実施例）
以上、実施例に基づいて説明してきたが、本発明の具体的な構成は実施例に限定されるものではなく、発明の要旨を逸脱しない範囲の設計変更等があっても、本発明に含まれる。
【産業上の利用可能性】
【００５０】
本願は、車両用であるが、その他移動体への利用は容易である。
【図面の簡単な説明】
【００５１】
【図１】本願イメージインテンシファイアのゲート制御装置の制御ブロック図である。
【図２】制御のタイムチャートである。
【図３】図２の拡大図である。
【図４】比較例である。
【図５】比較例である。
【符号の説明】
【００５２】
３    光源ＬＥＤ
４    ICCDカメラ
５    被写体
１１    ＣＰＵ
１２    内部トリガ回路
１３    ブランキング時間設定部
１４    バースト周期設定部
１５    バースト回数設定部
１６    外部トリガ検出回路
１７    同期分離回路
２１    参照光パルスセットタイミング設定部
２２    参照光パルスリセットタイミング設定部
２３    ゲートパルスセットタイミング設定部
２４    ゲートパルスリセットタイミング設定部２４
２１ａ〜２４ａ    フリップフロップ回路
２１ｂ〜２４ｂ    カウンタ
２１ｃ〜２４ｃ    フリップフロップ回路
２１ｄ〜２４ｄ    プログラマブルディレイライン
２５    参照光パルス回路
２６    ゲートパルス回路
２７    パルスエッジ出力回路
１００    バーストトリガ発生部
２００    ディレイ時間設定部
【図１】
2009272125.tif 000003
【図２】
2009272125.tif 000004
【図３】
2009272125.tif 000005
【図４】
2009272125.tif 000006
【図５】
2009272125.tif 000007