(57)【要約】【課題】新たに配線を設けることなく、信号線、走査線、又は電源線等の各種の配線において、同層間のショートや異層間のショートが発生した際に、そのショート部分を簡単かつ迅速に修復できるようにし、発光素子の発光不良を改善できるようにする。【解決手段】発光素子の１つである有機ＥＬ素子を発光させるために必要な第１配線（例えば、電源線５３）と、絶縁膜を介して第１配線と交差するように設けられ、第１配線の一部を代替するバイパスラインを形成可能な第２配線（例えば、冗長配線５６）とを備える。【選択図】図３
2009139871.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた駆動手段と、
前記駆動手段上に積層された絶縁膜と、
前記絶縁膜上にマトリックス状に配列され、上部電極と下部電極との間に発光層を有する発光素子と
を備え、
前記発光素子ごとに設けられた前記駆動手段によって駆動されるアクティブマトリックス型表示装置であって、
前記発光素子を発光させるために必要な第１配線と、
前記絶縁膜を介して前記第１配線と交差するように設けられ、前記第１配線の一部を代替するバイパスラインを形成可能な第２配線と
を備えることを特徴とするアクティブマトリックス型表示装置。
【請求項２】
請求項１に記載のアクティブマトリックス型表示装置において、
前記発光素子は、有機物層が配置された有機エレクトロルミネッセンス素子である
ことを特徴とするアクティブマトリックス型表示装置。
【請求項３】
請求項１に記載のアクティブマトリックス型表示装置において、
前記第１配線は、前記駆動手段の駆動に必要な電位を供給する電源線である
ことを特徴とするアクティブマトリックス型表示装置。
【請求項４】
請求項１に記載のアクティブマトリックス型表示装置において、
前記第１配線と前記第２配線とは、前記第１配線と前記第２配線とが交差する位置で、予め電気的に接続されている
ことを特徴とするアクティブマトリックス型表示装置。
【請求項５】
請求項１に記載のアクティブマトリックス型表示装置において、
前記第１配線と前記第２配線とは、前記第１配線と前記第２配線とが交差する位置で、後から電気的に接続可能に形成されている
ことを特徴とするアクティブマトリックス型表示装置。
【請求項６】
基板上に設けられた駆動手段と、
前記駆動手段上に積層された絶縁膜と、
前記絶縁膜上にマトリックス状に配列され、上部電極と下部電極との間に発光層を有する発光素子と
を備え、
前記発光素子ごとに設けられた前記駆動手段によって駆動されるアクティブマトリックス型表示装置の製造方法であって、
前記発光素子を発光させるために必要な第１配線を形成する第１配線形成工程と、
前記絶縁膜を介して前記第１配線と交差するように第２配線を形成する第２配線形成工程と、
前記第１配線と前記第２配線とが交差する位置で、前記第１配線と前記第２配線とを電気的に接続する配線接続工程と、
前記第１配線に短絡欠陥がある場合に、短絡欠陥の両側で前記第１配線を切断することにより、前記第２配線がバイパスラインとなって前記第１配線の切断部分の代替となるようにするバイパスライン形成工程と
を備えることを特徴とするアクティブマトリックス型表示装置の製造方法。
【請求項７】
基板上に設けられた駆動手段と、
前記駆動手段上に積層された絶縁膜と、
前記絶縁膜上にマトリックス状に配列され、上部電極と下部電極との間に発光層を有する発光素子と
を備え、
前記発光素子ごとに設けられた前記駆動手段によって駆動されるアクティブマトリックス型表示装置の製造方法であって、
前記発光素子を発光させるために必要な第１配線を形成する第１配線形成工程と、
前記絶縁膜を介して前記第１配線と交差するように第２配線を形成する第２配線形成工程と、
前記第１配線に短絡欠陥がある場合に、短絡欠陥の両側で前記第１配線を切断する第１配線切断工程と、
前記第１配線と前記第２配線とを電気的に接続し、前記第２配線がバイパスラインとなって前記第１配線の切断部分の代替となるようにするバイパスライン形成工程と
を備えることを特徴とするアクティブマトリックス型表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリックス状に配列された発光素子を備え、発光素子ごとに設けられた駆動手段によって駆動されるアクティブマトリックス型表示装置及びアクティブマトリックス型表示装置の製造方法に係るものである。より詳しくは、アクティブマトリックス型表示装置において、発光素子の点灯不良を改善できるようにした技術に関するものである。
【背景技術】
【０００２】
従来より、自発光のアクティブマトリックス型表示装置において、その発光素子として有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」という）を使用した有機ＥＬディスプレイが知られている。すなわち、有機ＥＬディスプレイは、有機ＥＬ素子をマトリックス状に配列するとともに、有機ＥＬ素子ごとに駆動手段を設けたものであり、有機ＥＬ素子は、アノード電極とカソード電極との間に、有機物の正孔輸送層や有機物の発光層を積層した有機物層を配置し、有機物層に電子と正孔とを注入することによって発光させる電流発光素子である。そのため、有機ＥＬディスプレイは、有機ＥＬ素子に流れる電流値を駆動手段によってコントロールすることにより、発色の階調を得ている。
【０００３】
ここで、有機ＥＬ素子を駆動する駆動手段は、ＴＦＴ（薄膜トランジスタ）やキャパシタ（容量素子）等であり、有機ＥＬディスプレイには、ＴＦＴやキャパシタ等に接続される信号線、走査線、電源線等が絶縁膜を介して配線されている。すなわち、信号線は、例えば、マトリックス状に配列された有機ＥＬ素子の各列ごとに配線され、走査線及び電源線は、例えば、有機ＥＬ素子の各行ごとに配線されている。そして、信号線は、走査線及び電源線と交差する位置で、それぞれ上下に重なり合うが、信号線と走査線及び電源線とは、絶縁膜によって絶縁されている。
【０００４】
しかしながら、製造工程で異物が混入等すると、その異物によってショート（短絡欠陥）が発生し、歩留りが低下してしまう。すなわち、ＴＦＴの作製工程上のエッチングミス等によって同層間のショートが発生したり、ダスト等が原因で異層間のショートが発生したりして、配線間のショートが起こった場合には、点欠陥や、有機ＥＬ素子の横一列又は縦一列のすべてが線欠陥となり、歩留りが悪くなる。
【０００５】
そこで、ショートが発生した場合には、その修復作業を行うことができるようにしたマトリックス型配線基板が知られている。すなわち、ゲートライン上に交差するドレインラインを覆う層間絶縁膜に対し、両ラインの交点を挟むように予め一対の開口部を形成し、この開口部において、ドレインラインを露出させておく。そして、層間絶縁膜の欠陥により、両ラインの交点でショートが発生し、それを検査工程において検知した場合は、そのショート部分を挟む一対の開口部のそれぞれ内側（ショート側）の層間絶縁膜を破壊し、その下のドレインラインを切断する。その後、一対の開口部を介して、ショート部分を迂回する配線を新設することによってバイパスラインを形成し、切断したドレインラインを再び接続するようにした技術である（例えば、特許文献１参照）。
【特許文献１】特開２０００−２４１８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記した特許文献１の技術は、ショートが発生する可能性のある交点の両側に予め一対の開口部を形成しておくだけであり、ショートが発生した後に、配線を新設してバイパスラインを形成するようにしている。そのため、バイパスラインとなる配線を設ける工程が新たに必要となり、ショートが発生した場合の修復作業には、手間と時間がかかるものであった。
【０００７】
特に、有機ＥＬディスプレイは、信号線や走査線の他に複数の電源線が存在するため、液晶ディスプレイと比較して、画素構造が非常に複雑になっている。また、有機ＥＬディスプレイが大型化するにつれ、歩留まりが低下してしまう。そのため、有機ＥＬディスプレイの作製工程において、ショートを修復する作業が多くなってきている。
【０００８】
したがって、本発明が解決しようとする課題は、新たに配線を設けることなく、信号線、走査線、又は電源線等の各種の配線において、同層間のショートや異層間のショートが発生した際に、そのショート部分を簡単かつ迅速に修復できるようにし、発光素子の発光不良を改善できるようにすることである。
【課題を解決するための手段】
【０００９】
本発明は、以下の解決手段によって、上述の課題を解決する。
本発明の請求項１に記載の発明は、基板上に設けられた駆動手段と、前記駆動手段上に積層された絶縁膜と、前記絶縁膜上にマトリックス状に配列され、上部電極と下部電極との間に発光層を有する発光素子とを備え、前記発光素子ごとに設けられた前記駆動手段によって駆動されるアクティブマトリックス型表示装置であって、前記発光素子を発光させるために必要な第１配線と、前記絶縁膜を介して前記第１配線と交差するように設けられ、前記第１配線の一部を代替するバイパスラインを形成可能な第２配線とを備えることを特徴とする。
【００１０】
（作用）
上記の請求項１に記載の発明は、発光素子を発光させるために必要な第１配線と、絶縁膜を介して第１配線と交差するように設けられ、第１配線の一部を代替するバイパスラインを形成可能な第２配線とを備えている。そのため、第１配線に短絡欠陥がある場合には、予め設けられた第２配線がバイパスラインとなるので、第１配線の短絡欠陥部分を代替できる。
【００１１】
また、本発明の請求項６に記載の発明は、基板上に設けられた駆動手段と、前記駆動手段上に積層された絶縁膜と、前記絶縁膜上にマトリックス状に配列され、上部電極と下部電極との間に発光層を有する発光素子とを備え、前記発光素子ごとに設けられた前記駆動手段によって駆動されるアクティブマトリックス型表示装置の製造方法であって、前記発光素子を発光させるために必要な第１配線を形成する第１配線形成工程と、前記絶縁膜を介して前記第１配線と交差するように第２配線を形成する第２配線形成工程と、前記第１配線と前記第２配線とが交差する位置で、前記第１配線と前記第２配線とを電気的に接続する配線接続工程と、前記第１配線に短絡欠陥がある場合に、短絡欠陥の両側で前記第１配線を切断することにより、前記第２配線がバイパスラインとなって前記第１配線の切断部分の代替となるようにするバイパスライン形成工程とを備えることを特徴とする。
【００１２】
（作用）
上記の請求項６に記載の発明は、発光素子を発光させるために必要な第１配線を形成する第１配線形成工程と、絶縁膜を介して第１配線と交差するように第２配線を形成する第２配線形成工程と、第１配線と第２配線とが交差する位置で、第１配線と第２配線とを電気的に接続する配線接続工程と、第１配線に短絡欠陥がある場合に、短絡欠陥の両側で第１配線を切断することにより、第２配線がバイパスラインとなって第１配線の切断部分の代替となるようにするバイパスライン形成工程とを備えている。そのため、短絡欠陥の両側で第１配線を切断すれば、予め設けられた第２配線がバイパスラインとなるので、第１配線の短絡欠陥部分を代替できる。
【００１３】
さらにまた、本発明の請求項７に記載の発明は、基板上に設けられた駆動手段と、前記駆動手段上に積層された絶縁膜と、前記絶縁膜上にマトリックス状に配列され、上部電極と下部電極との間に発光層を有する発光素子とを備え、前記発光素子ごとに設けられた前記駆動手段によって駆動されるアクティブマトリックス型表示装置の製造方法であって、前記発光素子を発光させるために必要な第１配線を形成する第１配線形成工程と、前記絶縁膜を介して前記第１配線と交差するように第２配線を形成する第２配線形成工程と、前記第１配線に短絡欠陥がある場合に、短絡欠陥の両側で前記第１配線を切断する第１配線切断工程と、前記第１配線と前記第２配線とを電気的に接続し、前記第２配線がバイパスラインとなって前記第１配線の切断部分の代替となるようにするバイパスライン形成工程とを備えることを特徴とする。
【００１４】
（作用）
上記の請求項７に記載の発明は、発光素子を発光させるために必要な第１配線を形成する第１配線形成工程と、絶縁膜を介して第１配線と交差するように第２配線を形成する第２配線形成工程と、第１配線に短絡欠陥がある場合に、短絡欠陥の両側で第１配線を切断する第１配線切断工程と、第１配線と第２配線とを電気的に接続し、第２配線がバイパスラインとなって第１配線の切断部分の代替となるようにするバイパスライン形成工程とを備えている。そのため、短絡欠陥の両側で第１配線を切断し、第１配線と第２配線とを電気的に接続すれば、予め設けられた第２配線がバイパスラインとなるので、第１配線の短絡欠陥部分を代替できる。
【発明の効果】
【００１５】
上記の発明によれば、第１配線に短絡欠陥がある場合、予め設けられた第２配線がバイパスラインとなり、第１配線の短絡欠陥部分を代替できる。そのため、製造工程での異物の混入等によってショート（短絡欠陥）が発生した場合には、ショートを回避してバイパスラインを経由させることにより、そのショート部分を簡単かつ迅速に修復できる。その結果、発光素子の点灯不良が改善できるようになる。
【発明を実施するための最良の形態】
【００１６】
以下、図面等を参照して、本発明の各実施形態について説明する。
図１は、本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイ１０を示す平面図である。
また、図２は、図１に示す有機ＥＬディスプレイ１０の等価回路図である。
図１に示すように、有機ＥＬディスプレイ１０は、アノード電極２１（本発明における下部電極に相当するもの）、カソード電極２２（本発明における上部電極に相当するもの）、及び有機物層２３（本発明における発光層に相当するもの）によって構成される有機ＥＬ素子２０を備えている。なお、カソード電極２２は、透明電極となっている。
【００１７】
この有機ＥＬ素子２０は、図２に示す本発明の駆動手段であるＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）やキャパシタ４０によって駆動される。すなわち、有機ＥＬディスプレイ１０は、例えば、ソース電極３５ａが有機ＥＬ素子２０（図１参照）のアノード電極２１に接続され、ドレイン電極３６ａが正電位（Ｖｃｃ）の電源線５３（本発明における第１配線に相当するもの）に接続されたＴＦＴ３０ａと、このＴＦＴ３０ａのゲート電極３１ａとＧＮＤ（グラウンド）電極５５との間に接続されたキャパシタ４０と、ソース電極３５ｂがＴＦＴ３０ａのゲート電極３１ａに、ゲート電極３１ｂが走査線５２に、ドレイン電極３６ｂが信号線５１にそれぞれ接続されたＴＦＴ３０ｂとを備えている。
【００１８】
このような有機ＥＬディスプレイ１０は、ＴＦＴ３０ａが駆動トランジスタで、ＴＦＴ３０ｂがスイッチングトランジスタとなっている。そして、走査線５２に書込み信号を印加し、ＴＦＴ３０ｂのゲート電極３１ｂの電位を制御すると、信号線５１の信号電圧がＴＦＴ３０ａのゲート電極３１ａに印加される。この際、ゲート電極３１ａの電位は、次に走査線５２に書込み信号が印加されるまでの間、キャパシタ４０によって安定的に保持される。すると、この間は、ＴＦＴ３０ａのゲート電極３１ａとソース電極３５ａとの間の電圧に応じた電流が有機ＥＬ素子２０に流れ、有機ＥＬ素子２０は、この電流値に応じた輝度で発光し続けることとなる。
【００１９】
このように、有機ＥＬディスプレイ１０は、有機ＥＬ素子２０に流れる電流値をコントロールして発光させている。また、電源線５３をパルス駆動することによって各有機ＥＬ素子２０を駆動しているので、電源線５３が共通ではなく、マトリックス状に配列された有機ＥＬ素子２０の各行で別々のパルスが入力されるようになっている。そして、回路動作が正確に行われれば、有機ＥＬ素子２０の発光時の電圧に、ＴＦＴ３０ａ（駆動トランジスタ）の特性バラツキである閾値電圧や、移動度の補正項が含まれ、有機ＥＬ素子２０の電流−電圧特性に影響を受ける項が含まれなくなるため、有機ＥＬ素子２０の経時劣化やＴＦＴ３０ａの特性のバラツキを抑制することが可能となっている。
【００２０】
ここで、有機ＥＬ素子２０から発生した光は、図１に示す開口規定絶縁膜２４の露出部分（中央部）から取り出される。すなわち、開口規定絶縁膜２４は、アノード電極２１及び有機物層２３の周囲に設けられたものであり、中央部が開口している。そのため、有機ＥＬ素子２０の発生光は、開口規定絶縁膜２４の露出した中央部で、透明なカソード電極２２を通って外部に出る。なお、開口規定絶縁膜２４内には、カソード電極２２の電気抵抗を調整するための補助配線５４が配線されている。
【００２１】
図３は、本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイ１０の配線構造を示す平面図である。
また、図４は、図３に示す有機ＥＬディスプレイ１０におけるＡ−Ａ’線の断面図である。
図３に示すように、有機ＥＬディスプレイ１０は、ＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）やキャパシタ４０によって駆動される有機ＥＬ素子２０（図４参照）がＭ行×Ｎ列（図３では、図面の簡略化のため、２行×２列）のマトリックス状に配列されたものである。
【００２２】
ここで、有機ＥＬディスプレイ１０は、基板１１（図４参照）の上に、有機ＥＬ素子２０を駆動するＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）が有機ＥＬ素子２０ごとにそれぞれ設けられたアクティブマトリックス型表示装置である。そして、基板１１の上には、ＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）のゲート電極３１、キャパシタ４０、有機ＥＬ素子２０を駆動するための駆動用配線である走査線５２や、冗長配線５６（本発明における第２配線に相当するもの）が設けられている。
【００２３】
また、ＴＦＴ３０は、図４に示すように、ゲート電極３１の上に、ゲート絶縁膜３２、ａ−Ｓｉ（アモルファスシリコン）層３３、保護膜３４をそれぞれ積層し、ａ−Ｓｉ層３３の左側にソース電極３５、ａ−Ｓｉ層３３の右側にドレイン電極３６を配置したものである。なお、ｎ型の不純物を適量含んだｎ＋型ａ−Ｓｉ層３７は、ａ−Ｓｉ層３３とソース電極３５又はドレイン電極３６とのオーミックコンタクトを良好にするために設けられている。
【００２４】
このようなＴＦＴ３０を製造するには、最初に、ガラス等の基板１１の上に、Ｍｏ（モリブデン）等の導電性材料によってゲート電極３１を形成する。次に、基板１１及びゲート電極３１の上を覆うようにして、透明絶縁膜であるＳｉＮｘ（窒化シリコン）からなるゲート絶縁膜３２を製膜する。そして、ゲート電極３１の上方のゲート絶縁膜３２の上に、ａ−Ｓｉ層３３を形成し、その中央部（ゲート電極３１の上方）に、保護膜３４を形成するとともに、その両側に、ｎ＋型ａ−Ｓｉ層３７を形成する。その後、ゲート絶縁膜３２及びｎ＋型ａ−Ｓｉ層３７の上に、Ａｌ（アルミニウム）等の金属材料を製膜してパターニングし、ソース電極３５及びドレイン電極３６とする。
【００２５】
また、走査線５２及び冗長配線５６も、Ｍｏ等の導電膜からなるもので、基板１１上に製膜してパターンニングすることにより、工程数を増加させることなく、ゲート電極３１と同時に形成できる（本発明における第１配線形成工程）。さらに、走査線５２及び冗長配線５６の上にもゲート絶縁膜３２が積層され、ゲート絶縁膜３２の上には、有機ＥＬ素子２０を駆動するための駆動用配線である信号線５１（図３参照）、電源線５３、及びＧＮＤ電極５５（図３参照）が配線される（本発明における第２配線形成工程）。なお、走査線５２及び冗長配線５６は、Ｍｏに限らず、走査線５２等として使用できる材料であれば何でも良い。
【００２６】
この信号線５１（図３参照）、電源線５３、及びＧＮＤ電極５５（図３参照）は、絶縁膜６０内にＡｌ等の金属材料を製膜してパターニング形成されたものであり、相互に絶縁されている。すなわち、ＴＦＴ３０や電源線５３等の周囲には、絶縁保護膜６１が積層され、この絶縁保護膜６１の上に絶縁平坦化膜６２が積層されて絶縁膜６０が構成されている。なお、絶縁平坦化膜６２は、絶縁膜６０の表面を凹凸のない平坦面とするためのものである。そして、電源線５３と冗長配線５６との交差部の絶縁膜６０には、両者を電気的に接続可能とするための接続孔（図示せず）を形成し、両者を予め接続しておく（本発明における配線接続工程）。
【００２７】
さらにまた、絶縁平坦化膜６２の上には、有機ＥＬ素子２０が配列されている。この有機ＥＬ素子２０は、アノード電極２１とカソード電極２２との間に有機物層２３を配置したものである。そして、アノード電極２１は、絶縁膜６０に開口した接続孔６３（図１参照）を介してＴＦＴ３０と接続されており、有機物層２３は、注入された電子と正孔との再結合によって発光する有機物からなっている。
【００２８】
この有機物層２３が発する光は、アノード電極２１の周囲を覆う開口規定絶縁膜２４から露出した中央部から取り出される。すなわち、アノード電極２１に反射率が高い金属等が用いられる一方、カソード電極２２は、光透過率の高い導電性材料の透明電極となっている。そのため、有機物層２３が発する光は、基板１１と反対側から取り出されることとなる。そして、このようなトップエミッション方式の有機ＥＬディスプレイ１０は、有機ＥＬ素子２０の開口率を確保する上で有効なものとなっている。
【００２９】
ここで、カソード電極２２を構成する光透過率の高い導電性材料は、抵抗値が高いものである。そのため、カソード電極２２の電気抵抗を調整し、カソード電極２２の低抵抗化を図るため、カソード電極２２には、補助配線５４が接続されている。なお、この補助配線５４は、カソード電極２２と同電位で、図１に示すように、アノード電極２１の周囲に配線されている。
【００３０】
また、図３に示すように、有機ＥＬディスプレイ１０は、マトリックス状に配列された有機ＥＬ素子２０（図４参照）の各列（各列の左方）ごとに信号線５１が配線され、有機ＥＬ素子２０の各行（各行の上方）ごとに走査線５２が配線され、有機ＥＬ素子２０の各列（各列の右方）ごとに電源線５３が配線され、有機ＥＬ素子２０の各列（各列の左方）ごとにＧＮＤ電極５５が配線されている。そのため、信号線５１、電源線５３、及びＧＮＤ電極５５は、走査線５２と交差する部分が存在し、例えば、走査線５２と電源線５３とは、両者間の電位差によってショート（短絡欠陥）が発生しやすい状況にある。
【００３１】
特に、有機ＥＬディスプレイ１０が大型化すると、ショートの発生頻度が増加して歩留まりが低下するので、ショートした場所を修正するレーザリペア工程が必須となる。すなわち、有機ＥＬディスプレイ１０の生産工程において、ショートを検出するための光学式検査を行う検査工程を設け、検出されたショート部分を表面からのレーザ照射によって修正する工程を設けている。
【００３２】
この際、図３の矢印で示すように、信号線５１は、上側（片側）からだけの駆動用配線であり、走査線５２も、左側（片側）からだけとなっている。そのため、ショート部分の両側で信号線５１又は走査線５２を切断してしまうと、切断箇所から先が点灯しない線欠陥となる。したがって、このような有機ＥＬディスプレイ１０のレーザリペア工程では、信号線５１又は走査線５２を切断してショートした場所を修正することができない。
【００３３】
一方、電源線５３及びＧＮＤ電極５５は、データ供給型の配線ではなく、ＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）の共通電極であるため、図３の矢印で示すように、上下の両側駆動となっている。そのため、レーザリペア工程において、電源線５３又はＧＮＤ電極５５を切断してショートした場所を修正しても、ＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）は、通常通り駆動される。したがって、例えば、走査線５２と電源線５３とがショートした場合には、ショート部分の両側で電源線５３を切断すれば、ショート部分を修正することができる。
【００３４】
しかしながら、有機ＥＬディスプレイ１０が大型化するにつれ、電源線５３の切断箇所によっては、点灯不良が生じることがある。例えば、有機ＥＬディスプレイ１０の上下の端部側で電源線５３を切断した場合には、電位が供給される側から離れた切断箇所に行くにつれて徐々に配線抵抗が上昇し、電圧降下が生じてしまう。そのため、電圧降下が小さい小型の有機ＥＬディスプレイ１０では問題なくても、大型化すると、ＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）の正常駆動が困難となり、点灯不良となる。
【００３５】
この場合、電源線５３の厚膜化や配線幅の拡大等によって抵抗値を抑え、電圧降下の対策とすることが考えられるが、厚膜化すると、プロセス不良が増加してしまう。また、配線幅を拡大すると、配線密度が増して歩留まりが低下してしまう。
そこで、第１実施形態の有機ＥＬディスプレイ１０は、ゲート絶縁膜３２（図４参照）を介して電源線５３と交差する冗長配線５６を設けている。すなわち、冗長配線５６が電源線５３の走査線５２とのショート部分を代替するバイパスラインを形成するようになっている。
【００３６】
図５は、本発明のアクティブマトリックス型表示装置の一例である第１実施形態の有機ＥＬディスプレイ１０におけるバイパスラインの形成状態を示す平面図である。
図５に示すように、有機ＥＬディスプレイ１０には、走査線５２ｃと平行に、予め冗長配線５６が設けられている。そして、走査線５２ａ〜５２ｃ及び冗長配線５６の上層には、ゲート絶縁膜３２（図４参照）を介して、信号線５１ａ〜５１ｂ、電源線５３ａ〜５３ｂ、及びＧＮＤ電極５５ａ〜５５ｂが交差（直交）している。また、冗長配線５６と電源線５３ａ〜５３ｂとの交差部は、両者が予め電気的に接続された接続箇所となっている。
【００３７】
ここで、図５に示すように、走査線５２ｂと電源線５３ａとがショートしていた場合には、ショート部分の両側で電源線５３ａをレーザ照射によって切断すれば良い。すると、冗長配線５６が電源線５３ａのショート部分を代替するバイパスラインとなる（本発明におけるバイパスライン形成工程）。すなわち、電源線５３ａの切断箇所が有機ＥＬディスプレイ１０の上端部であり、下端側から供給される電位に電圧降下が生じても、隣接する電源線５３ｂの上端側から供給される電位が冗長配線５６を経由して電源線５３ａの切断箇所に供給されるようになる。そのため、電源線５３ａの電圧降下が回避されるので、点灯不良を起こすことなく、ショート部分を簡単かつ迅速に修復できる。
【００３８】
図６は、図５に示す有機ＥＬディスプレイ１０におけるバイパスライン形成のためのレーザリペア装置７０を示す斜視図である。
有機ＥＬディスプレイ１０の検査工程において、ショートが検出された場合には、検出されたショート部分を表面からのレーザ照射によって修正するが、この修正には、図６に示すレーザリペア装置７０を使用する。
【００３９】
このレーザリペア装置７０は、レーザ光源７１及びＣＣＤカメラ７２がＺ軸テーブル７３に固定されたものである。そして、レーザ光源７１及びＣＣＤカメラ７２は、Ｚ軸テーブル７３によってＺ方向（上下方向）に移動可能となっている。そして、ＣＣＤカメラ７１は、検査対象物を撮影した画像をモニタ７４に表示する。
【００４０】
また、Ｚ軸テーブル７３は、Ｘ軸テーブル７５上にＸ方向（左右方向）に移動自在に設けられている。さらにまた、Ｙ軸テーブル７６は、Ｙ方向（前後方向）に移動自在に設けられている。そのため、Ｘ軸テーブル７５により、レーザ光源７１及びＣＣＤカメラ７２をＸ方向の任意の位置に移動でき、Ｙ軸テーブル７６により、Ｙ軸テーブル７６上に載置された欠陥修正パネル７７をＹ方向の任意の位置に移動でき、Ｚ軸テーブル７３により、レーザ光源７１及びＣＣＤカメラ７２をＺ方向の任意の位置に移動できる。すなわち、レーザ光源７１及びＣＣＤカメラ７２は、欠陥修正パネル７７のいずれの位置にも移動させることができる。
【００４１】
このようなレーザリペア装置７０は、レーザ光源７１のレーザ光をミラー７８によって反射させ、対物レンズ７９を通して照射することにより、欠陥修正パネル７７の修正箇所に対し、レーザ光の熱エネルギで修正箇所を昇華又は飛散させて切断する。すなわち、図５に示すように、電源線５３ａのショート部分の上下にレーザ光を照射して電源線５３ａを切断し、ショートした場所を修正する。すると、冗長配線５６がバイパスラインとなるので、電源線５３ａの電圧降下による点灯不良が抑制され、表示不良が改善されることとなる。
【００４２】
図７は、本発明のアクティブマトリックス型表示装置の一例である第２実施形態の有機ＥＬディスプレイ８０におけるバイパスラインの形成状態を示す平面図である。
図７に示すように、有機ＥＬディスプレイ８０には、走査線５２ｃと平行に、予め冗長配線５６が設けられている。そして、走査線５２ａ〜５２ｃ及び冗長配線５６の上層には、ゲート絶縁膜３２（図４参照）を介して、信号線５１ａ〜５１ｂ、電源線５３ａ〜５３ｂ、及びＧＮＤ電極５５ａ〜５５ｂが交差（直交）している。ただし、図７に示す第２実施形態の有機ＥＬディスプレイ８０は、図５に示す第１実施形態の有機ＥＬディスプレイ１０と異なり、冗長配線５６と電源線５３ａ〜５３ｂとの交差部が電気的に接続されておらず、後から接続可能に形成されている。
【００４３】
このような第２実施形態の有機ＥＬディスプレイ８０では、図７に示すように、走査線５２ｂと電源線５３ａとがショートしていた場合、ショート部分の両側で電源線５３ａをレーザ照射によって切断する（本発明における第１配線切断工程）。また、電源線５３ａ及び電源線５３ｂと冗長配線５６とを接続する（本発明におけるバイパスライン形成工程）。すなわち、図６に示すレーザリペア装置７０を使用し、切断箇所から最も近い電源線５３ａと冗長配線５６との交差部にレーザ光を照射して両者を溶融接合する。さらに、電源線５３ａに隣接する電源線５３ｂと冗長配線５６との交差部にレーザ光を照射して両者を溶融接合する。
【００４４】
したがって、第２実施形態の有機ＥＬディスプレイ８０においても、冗長配線５６が電源線５３ａのショート部分を代替するバイパスラインとなる。すなわち、電源線５３ａの切断箇所が有機ＥＬディスプレイ１０の上端部であり、下端側から供給される電位に電圧降下が生じても、隣接する電源線５３ｂの上端側から供給される電位が冗長配線５６を経由して電源線５３ａの切断箇所に供給されるようになる。そのため、電源線５３ａの電圧降下が回避されるので、点灯不良を起こすことなく、ショート部分を簡単かつ迅速に修復できる。
【００４５】
図８は、本発明のアクティブマトリックス型表示装置の一例である第３実施形態の有機ＥＬディスプレイ９０の等価回路図である。
図８に示すように、有機ＥＬディスプレイ９０には、走査線５２ｂと平行に、予め冗長配線５６ａが設けられ、走査線５２ｅと平行に、予め冗長配線５６ｂが設けられている。すなわち、走査線５２ａ〜５２ｅ中の３本ごとに、冗長配線５６ａ〜５６ｂ中の１本が設けられている。
【００４６】
このように、複数本の冗長配線５６ａ〜５６ｂを設けることにより、信号線５１、電源線５３、ＧＮＤ電極５５のいずれかと走査線５２ａ〜５２ｅのいずれかとがショートした場合に、冗長配線５６ａ〜５６ｂのショート部分から最も近い方をバイパスラインとすることができる。
【００４７】
以上、本発明の各実施形態について説明したが、本発明は、上述した実施形態に限定されることなく、例えば、以下のような種々の変形が可能である。
（１）各実施形態の冗長配線５６（５６ａ〜５６ｂ）の本数は、有機ＥＬディスプレイ１０（８０、９０）の大きさ等によって適宜設定することができるが、電圧降下を十分に抑制するためには、５本以上とすることが好ましい。
【００４８】
（２）各実施形態では、走査線５２（５２ａ〜５２ｅ）と平行に、第２配線として冗長配線５６（５６ａ〜５６ｂ）を設け、各実施形態の第１配線である電源線５３（５３ａ〜５３ｂ）のバイパスラインを形成しているが、第１配線は、電源線５３（５３ａ〜５３ｂ）に限らず、第２配線は、走査線５２（５２ａ〜５２ｅ）と平行でなくても良い（信号線５１ａ〜５１ｂ等と平行であっても良い）。
【００４９】
（３）各実施形態では、有機ＥＬ素子２０（発光素子）が発した光を基板１１と反対側から取り出すようにしたトップエミッション方式について説明しているが、有機ＥＬ素子２０（発光素子）が発した光を基板１１と同じ側から取り出すようにしたボトムゲート方式にも適用できる。
【００５０】
（４）各実施形態では、例えば、ＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）にａ−Ｓｉ（アモルファスシリコン）層３３を用いているが、Ｐｏｌｙ−Ｓｉ（ポリシリコン）を用いても良い。また、各実施形態では、発光素子に有機ＥＬ素子（有機エレクトロルミネッセンス素子）２０を用いているが、無機エレクトロルミネッセンス素子や発光ダイオード等、上部電極と下部電極との間に発光層を形成することができる発光素子であれば広く適用できる。
【図面の簡単な説明】
【００５１】
【図１】本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイを示す平面図である。
【図２】図１に示す有機ＥＬディスプレイの等価回路図である。
【図３】本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイの配線構造を示す平面図である。
【図４】図３に示す有機ＥＬディスプレイにおけるＡ−Ａ’線の断面図である。
【図５】本発明のアクティブマトリックス型表示装置の一例である第１実施形態の有機ＥＬディスプレイにおけるバイパスラインの形成状態を示す平面図である。
【図６】図５に示す有機ＥＬディスプレイにおけるバイパスライン形成のためのレーザリペア装置を示す斜視図である。
【図７】本発明のアクティブマトリックス型表示装置の一例である第２実施形態の有機ＥＬディスプレイにおけるバイパスラインの形成状態を示す平面図である。
【図８】本発明のアクティブマトリックス型表示装置の一例である第３実施形態の有機ＥＬディスプレイの等価回路図である。
【符号の説明】
【００５２】
１０，８０，９０  有機ＥＬディスプレイ（アクティブマトリックス型表示装置）
１１  基板
２０  有機ＥＬ素子（発光素子）
２１  アノード電極（下部電極）
２２  カソード電極（上部電極）
２３  有機物層（発光層）
３０，３０ａ，３０ｂ  ＴＦＴ（駆動手段）
３２  ゲート絶縁膜（絶縁膜）
５３，５３ａ，５３ｂ  電源線（第１配線）
５６，５６ａ，５６ｂ  冗長配線（第２配線）
【図１】
2009139871.tif 000003
【図２】
2009139871.tif 000004
【図３】
2009139871.tif 000005
【図４】
2009139871.tif 000006
【図５】
2009139871.tif 000007
【図６】
2009139871.tif 000008
【図７】
2009139871.tif 000009
【図８】
2009139871.tif 000010