(57)【要約】      （修正有）【課題】パッドとボンディングワイヤとの接続割合の検査および、パッド内での検査位置を選択可能な検査方法を提供する。【解決手段】入力回路および出力回路のうちすくなくともいずれか一方と電気的に接続された第２の金属で形成されるパッド２４と、第２の金属で形成されるパッド２４の面内で第２の金属で形成されるパッド２４と電気的に絶縁された３箇所以上の導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１eと、３箇所以上の導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１eにそれぞれ接続され、第２の金属で形成されるパッド領域２４面外に引き出された３本以上の信号配線２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅと、第２の金属で形成されるパッド領域２４および３箇所以上の導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１e上にボンディング接続されたボンディングワイヤと、を備えた半導体装置。【選択図】図１
2009272403.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置内部の入力回路および出力回路のうちすくなくともいずれか一方と電気的に接続されたパッドと、
前記パッドの面内で前記パッドと電気的に絶縁された３箇所以上の導電性コンタクト領域と、
前記３箇所以上の導電性コンタクト領域にそれぞれ接続され、前記パッドの面外に引き出された３本以上の信号配線と、
前記パッドおよび前記３箇所以上の導電性コンタクト領域にボンディング接続されたボンディングワイヤと、
を備えた半導体装置。
【請求項２】
請求項１記載の半導体装置において
前記導電性コンタクト領域に接続され、前記パッド面の外に引き出された前記３本以上の信号配線が、前記半導体装置内に設けられたボンディングワイヤ接続度試験回路にそれぞれ接続された半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記パッドと３箇所以上の前記導電性コンタクト領域とは絶縁膜で分離されるとともに同一の第１の金属層で形成され、
前記第１の金属層の下側には前記絶縁膜が形成され、
前記３箇所以上の導電性コンタクト領域の下側にはそれぞれ前記絶縁膜を貫通して導電性コンタクトが設けられ、前記導電性コンタクト領域に接続され、
前記絶縁膜の下側には前記導電性コンタクトに接続された３本以上の信号配線が第２の金属層により形成されている半導体装置。
【請求項４】
請求項２または３記載の半導体装置において、
前記ボンディングワイヤ接続度試験回路が、
前記３本以上の信号配線から信号を入力する複数の導通確認回路と、
前記複数の導通確認回路の出力結果を入力信号とし判定結果の出力信号と接続度レベルを出力する判定回路と、
からなる半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記判定回路が、
複数の接続度の段階に対応した接続度レベル判定回路を有し、それぞれの前記接続度レベル判定回路からの出力信号を入力とし、制御信号で制御され、前記判定結果及び複数信号で構成される接続度レベル出力信号群を出力信号とする判定結果出力回路からなる半導体装置。
【請求項６】
半導体装置内部の入力回路および出力回路のうちすくなくともいずれか一方と電気的に接続されたパッドと、
前記パッドの面内で前記パッドと電気的に絶縁された３箇所以上の導電性コンタクト領域と、
前記３箇所以上の導電性コンタクト領域とそれぞれ接続され、前記パッドの面外に引き出された３本以上の信号配線と、
前記パッドおよび前記３箇所以上の導電性コンタクト領域にボンディング接続されたボンディングワイヤと、
を備えた半導体装置の検査方法であって、
前記３本以上の信号配線を、ボンディングワイヤ接続度試験回路に接続し、
第１の検査として、前記ボンディングワイヤ接続度試験回路までの信号経路検査を実施し、
第２の検査として、前記ボンディングワイヤと前記パッドとの密着性の検査を処理手順により実施し、接続の有無を判定した結果の出力信号と、接続度の割合または複数に分けられた密着性の段階を判定した結果の出力信号との両方を出力する半導体装置の検査方法。
【請求項７】
請求項６記載の半導体装置の検査方法において、
前記ボンディングワイヤ接続度試験回路が前記半導体装置内に設けられている半導体装置の検査方法。
【請求項８】
半導体装置内部の入力回路および出力回路のうちすくなくともいずれか一方と電気的に接続されたパッドと、
前記パッドの面内で前記パッドと電気的に絶縁された３箇所以上の導電性コンタクト領域と、
前記３箇所以上の導電性コンタクト領域にそれぞれ接続され、前記パッドの面外に引き出された３本以上の信号配線と、
前記パッドおよび３箇所以上の前記導電性コンタクト領域にボンディング接続されたボンディングワイヤと、
を備えた半導体装置の前記信号配線からの信号を入力とする導通確認回路と、
前記導通確認回路の出力を入力とし判定結果の出力信号と接続度レベルを出力する判定回路とからなる接続度試験回路。
【請求項９】
請求項８記載の接続度試験回路において、
前記判定回路が、複数の接続度の段階に対応した接続度レベル判定回路を有し、それぞれの前記接続度レベル判定回路からの出力信号を入力とし、制御信号で制御され、前記判定結果及び複数信号で構成される接続度レベル出力信号群を出力信号とする判定結果出力回路を有する接続度試験回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にボンディングワイヤで接続される半導体装置におけるパッド構造と、そのパッド構造を用いたボンディングワイヤ接続度試験回路と半導体装置の検査方法に関する。
【背景技術】
【０００２】
関連技術の半導体装置としては、例えば特許文献１に記載されたものがある。
同文献に記載された半導体装置の構造を図１４に示す。この半導体装置は、第１の分割電極２００ａと、第２の分割電極２００ｂと、この第１の分割電極２００ａと第２の分割電極２００ｂとの上面に設ける突起電極１９８と、第１の分割電極２００ａに接続する電源電位側スイッチ１９６と、第２の分割電極２００ｂに接続する接地電位側スイッチ１９７とで構成され、第１の分割電極２００ａと第２の分割電極２００ｂとの上面に設ける突起電極１９８の表面は、ほぼ平坦な形状を備える構造である。
【０００３】
突起電極１９８を第１の分割電極２００ａと第２の分割電極２００ｂとに跨ぐように形成することにより、第１の分割電極２００ａと第２の分割電極２００ｂとは、突起電極１９８を介して電気的導通が可能になる。
【０００４】
電源電位側スイッチ１９６と、接地電位側スイッチ１９７とを適切な組合せに制御することによって、ＩＣの検査を非接触で行なうことが可能となる。さらにＩＣの検査を、電極や突起電極に非接触で行うことが可能であると同時に、第１の分割電極２００ａと突起電極１９８との間、および第２の分割電極２００ｂと突起電極１９８との間の電気的導通状態も非接触で検査することができる。
【０００５】
すなわち第１の分割電極２００ａに接続する電源電位側スイッチ１９６と、第２の分割電極２００ｂに接続する接地電位側スイッチ１９７とを導通状態に制御して、そのとき、電源電位線１９４を通してＩＣ外部から流れ込む電流を測定する。
【０００６】
電源電位線１９４を通してＩＣに流れ込む電流は、電源電位側スイッチ１９６を通り第１の分割電極２００ａに達し、必ず突起電極１９８を経由して第２の分割電極２００ｂへ流れ、その後、接地電位側スイッチ１９７へ流入する。この電流値をＩＣの機能からあらかじめ予測される期待値と比較することによって、電源電位側スイッチ１９６と、接地電位側スイッチ１９７とが正しく導通状態に制御でき、かつ正常な導通抵抗であることと、第１の分割電極２００ａと突起電極１９８との間、第２の分割電極２００ｂと突起電極１９８との間の電気的導通性が良好であることを確認できる。
【０００７】
他の関連技術の特許文献２を、図１５（ａ）、（ｂ）を用いて説明する。図１５（ａ）は、半導体装置のチップ上における検出電極とそれら接続状態及びワイヤボンド不良検出のための電気回路の平面図であり、図１５（ｂ）は、図１５（ａ）のボンディングパド２１１の開口部２１５におけるＩ-Ｉに沿う断面図である。このボンディングパッド２１１の外周上は、表面保護膜２１４で覆われ、表面保護膜２１４にはボンディングパッド２１１上に開口部２１５が設けられ、その開口部２１５にボンディングワイヤ２２１がボンディングされる。ボンデイィングパッド２１１の開口部２１５の外周にはその表面保護膜を介して検出電極２１３が設けられている。個々の開口部２１５周辺の表面保護膜２１４に形成された検出電極２１３は、互いに電気的に接続されている。各々の検出電極２１３相互間の接続は検出電極と同一の導体層によって表面保護膜２１４上で行っても良いし、表面保護膜２１４の下で行っても良い。いずれにしろ検出電極２１３と電気的に接続された導体層の一部により約１００μｍ平方のボンディングパッド２１６を形成し、少なくともその一部をチップ表面に露出させておく。このようにすればワイヤボンドずれを電気的にチェックしようとする際、プローブ部が当てられる。ワイヤボンディングのワイヤボンドずれの電気的検出は、ワイヤボンドされたリード２１７と、チップ表面に露出しかつ検出電極２１３とを導通しているボンディングパッド２１６の間に、電源２１８と抵抗２１９と、検流計２２０とを接続し、その導通を調べる。
【０００８】
全てのワイヤボンドが２２１ａのように正常であれば、両者間には導通はないが、２２１ｂのようなワイヤボンドずれがあれば、図１５（ｂ）にその断面図を示すように、ワイヤ２２１のワイヤ端が周囲の検出電極２１３と接触し、そのワイヤ２２１の他端が接続されたリード２１７と、検出電極２１３と電気的に接続されたボンディングパッド２１６とが、導通状態となり、電気的にワイヤボンドずれが検出される。この測定は、ワイヤボンド工程後、樹脂封止工程前、あるいはキャップ封止工程前に行えば良い。
【特許文献１】特開平６−２９２９７号公報
【特許文献２】特開昭６２−１１１４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
第一に、特許文献１記載の関連技術は、第１の分割電極２００ａと第２の分割電極２００ｂの間に絶縁膜１９９を設け、２領域間にまたがるバンプを形成し、２電極間に電流が流れるか流れないかによって、正常な導通抵抗であるか否かで接続状況を検査しているのみであり、突起電極１９８と分割電極２００ａ，２００ｂとの接続面の均等性、密着性について精度よい測定ができないという問題点があった。またこの測定方法では、バンプとパッド接続部内位置ごとの接続度を調べられないので、バンプの局所的な接続性を調べることはできなかった。第二に特許文献２記載の関連技術は、ボンディング位置ずれを検出するものであり、正常な位置にボビンディングされた場合は、接続度を検査することができなかった。
この２つの関連特許の技術では、バンプとパッドの接続面の均等性、密着性について精度良い測定ができず、バンプとパッドの接続部内位置ごとの局所的な接続性、それらの良否割合を検査することができなかった。また、バンプとパッド接続部内の接続性測定位置を選択できなかった。
【課題を解決するための手段】
【００１０】
本発明によれば、半導体装置内部の入力回路および出力回路のうちすくなくともいずれか一方と電気的に接続されたパッドと、そのパッドの面内でそのパッドと電気的に絶縁された３箇所以上の導電性コンタクト領域と、その３箇所以上の導電性コンタクト領域にそれぞれ接続され、そのパッドの面外に引き出された３本以上の信号配線と、そのパッドおよびその３箇所以上の導電性コンタクト領域にボンディング接続されたボンディングワイヤと、を備えた半導体装置、が提供される。
【００１１】
また、本発明によれば、半導体装置内部の入力回路および出力回路のうちすくなくともいずれか一方と電気的に接続されたパッドと、
そのパッドの面内でそのパッドと電気的に絶縁された３箇所以上の導電性コンタクト領域と、その３箇所以上の導電性コンタクト領域とそれぞれ接続され、そのパッドの面外に引き出された３本以上の信号配線と、そのパッドおよびその３箇所以上のその導電性コンタクト領域にボンディング接続されたボンディングワイヤと、を備えた半導体装置の検査方法であって、その３本以上の信号配線を、ボンディングワイヤ接続度試験回路に接続し、第１の検査として、そのボンディングワイヤ接続度試験回路までの信号経路検査を実施し、第２の検査として、そのボンディングワイヤとそのパッドとの密着性の検査を処理手順により実施し、接続の有無を判定した結果の出力信号と、接続度の割合または複数に分けられた密着性の段階を判定した結果の出力信号との両方を出力する半導体装置の検査方法、が提供される。
【００１２】
また、本発明によれば、半導体装置内部の入力回路および出力回路のうちすくなくともいずれか一方と電気的に接続されたパッドと、そのパッドの面内でそのパッドと電気的に絶縁された３箇所以上の導電性コンタクト領域と、その３箇所以上の導電性コンタクト領域にそれぞれ接続され、そのパッドの面外に引き出された３本以上の信号配線と、そのパッドおよび３箇所以上のその導電性コンタクト領域にボンディング接続されたボンディングワイヤと、を備えた半導体装置のその信号配線からの信号を入力とする導通確認回路と、その導通確認回路の出力を入力とし判定結果の出力信号と接続度レベルを出力する判定回路とからなる接続度試験回路、が提供される。
【発明の効果】
【００１３】
本発明によれば、バンプとパッドの接続面の均等性、密着性について精度良い測定ができ、バンプとパッドの接続部内位置ごとの局所的な接続性、それらの良否割合を検査することができる。また、バンプとパッド接続部内の接続性測定位置を選択できる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
図１、２、および３を参照して、本実施の形態の構成について説明する。
本実施形態の半導体装置は、半導体装置内部の入力回路および出力回路のうちすくなくともいずれか一方と電気的に接続された第２の金属で形成されるパッド領域２４と、第２の金属で形成されるパッド領域２４の面内で第２の金属で形成されるパッド領域２４と電気的に絶縁された３箇所以上の導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１eと、３箇所以上の導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１eにそれぞれ接続され、第２の金属で形成されるパッド領域２４の面外に引き出された３本以上の信号配線２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅと、第２の金属で形成されるパッド領域２４および３箇所以上の導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１eにボンディング接続されたボンディングワイヤ１と、を備えている。
【００１６】
本発明の第１の実施形態に係る半導体装置及びボンディングワイヤ接続度試験回路、およびその検査方法に関し、特にボンディングワイヤ１を接続するためのパッドについて、さらに詳しく説明する。
【００１７】
図１（ａ）は、本発明の第１の実施形態に係る半導体装置におけるボンディングワイヤ１を接続するためのパッド平面図を示したものである。
本実施形態に係る半導体装置におけるボンディングワイヤ１を接続するための第２の金属で形成されるパッド領域２４は、ボンディングワイヤ１が接続される第２の金属層で形成されるパッド領域２４と、その第２の金属層で形成されるパッド領域２４と電気的に導通状態にありその第２の金属層で形成され半導体内部回路の入力バッファ回路（不図示）及び出力バッファ回路（不図示）への信号を伝達する信号配線２５と、そのボンディングワイヤ１を接続するためのその第２の金属層で形成されるパッド領域２４内に位置しその第２の金属層で形成されるパッド領域２４とは電気的に絶縁された第２の金属層で形成される導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅと、その導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅにそれぞれ電気的に接続された導電性コンタクト２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅと、その導電性コンタクト２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅのそれぞれの下層に位置し電気的に接続された第１の金属層で形成される信号配線２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅとで構成され、その第２の金属層で形成されるパッド領域２４及びその内部回路の入力バッファ回路（不図示）及び出力バッファ回路（不図示）への信号配線２５と、それぞれが電気的に接続されたその導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ、その導電性コンタクト２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅ及びその下層に位置した第１の金属層で形成される信号配線２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅとが絶縁膜２６により互いに電気的に絶縁されている構成で形成される。
【００１８】
図１（ｂ）は、図１（ａ）のＺ−Ｚ'線に沿って切った断面図を示す。ボンディングワイヤ１が接続される第２の金属層で形成されるパッド領域２４と、第２の金属層で形成されるパッド領域２４内のボンディングワイヤ１が接続される外周２９の内側のひとつの導電性コンタクト領域のグループ３０ａにはいる導電性コンタクト領域３１ａと、その導電性コンタクト領域３１ａと電気的に接続された導電性コンタクト２７ａと、その導電性コンタクト２７ａの下層に位置し電気的に接続された第１の金属層で形成される信号配線２８ａとで構成され、その第２の金属層で形成されるパッド領域２４及びその内部回路への信号配線２５と、電気的に接続された導電性コンタクト領域３１ａ、導電性コンタクト２７ａ及びその下層に位置し第１の金属層で形成される信号配線２８ａとが絶縁膜２６により互いに電気的に絶縁されている構成で形成される。
【００１９】
断面図は示していないが、ボンディングワイヤ１が接続される導電性コンタクト領域３１ｂ、３１ｃ、３１ｄ、３１ｅは、図１（ｂ）と同様の構成を持ち、それぞれの導電性コンタクト２７ｂ，２７ｃ，２７ｄ，２７ｅに電気的に接続され、下層に位置し第１の金属層で形成される信号配線２８ｂ、２８ｃ、２８ｄ、２８ｅとが絶縁膜２６により互いに電気的に絶縁されている構成である。
【００２０】
本発明の第１の実施形態を示した図１（ａ）及び図１（ｂ）に従って各導電性のグループに対して一個の導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１eをそれぞれ配置したレイアウト構成と、その断面図１（ｂ）を用いて以下に動作を説明する。
【００２１】
図２（ａ）のそのボンディングワイヤ１からの電気信号が、一方では図１（ｂ）の第２の金属層で形成されるパッド領域２４に伝わり、その第２の金属層で形成されるパッド領域２４と電気的に導通状態にありその第２の金属層で形成され、半導体内部回路の入力バッファ回路（不図示）及び出力バッファ回路（不図示）への信号配線２５と伝達される。また図２（ａ）のボンディングワイヤ１からの電気信号が、他方では図１（ｂ）のその第２の金属層で形成されるパッド領域２４内に位置しその第２の金属層で形成されるパッド領域２４とは電気的に絶縁された導電性コンタクト領域３１ａに伝わり、その導電性コンタクト領域３１ａに電気的に接続された導電性コンタクト２７ａを介して、その導電性コンタクト２７ａの下層に位置し電気的に接続された第１の金属層で形成される信号配線２８ａに伝達される。
【００２２】
図１（ｂ）を用いて、導電性コンタクト領域３１ａから導電性コンタクト２７ａを介して信号配線２８ａまでの電気的信号の動作を説明したが、断面図には示していない他の導電性コンタクト領域３１ｂ、３１ｃ、３１ｄ、３１ｅからのそれぞれに対応した導電性コンタクトを介し、それぞれに対応した信号配線２８ｂ、２８ｃ、２８ｄ、２８ｅにそれぞれ伝達される。そしてボンディングワイヤ接続度試験回路の導通確認回路に接続される。
【００２３】
すなわち、図２（ａ）のボンディングワイヤ１とそれぞれ接続した図１（ａ）の導電性コンタクト領域３１ｂ、３１ｃ、３１ｄ、３１ｅからの電気的信号が、絶縁膜２６により互いに電気的に絶縁され信号配線２８ｂ、２８ｃ、２８ｄ、２８ｅにそれぞれ独立した信号として伝達される動作を行う。
【００２４】
第１の実施の形態を示した図１（ａ）、及び図１（ｂ）で分かるようにボンディングワイヤ１が接続される導電性コンタクト領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅの数をそれぞれの導電性コンタクト領域のグループ３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅに対して１個とすることで、第１の金属層で形成される信号配線２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅを入力として用いることもでき、図３に示すボンディングワイヤ１接続度試験回路の構成としては、入力信号配線６ａを入力とする導通確認回路１１ａにおいて、使用しない入力信号配線６ｂ、プルアップ抵抗２２ｂ、プルダウン抵抗２３ｂ、Ｐ型ＭＯＳトランジスタ２０ｂ及びＮ型ＭＯＳトランジスタ２１ｂを取り除いた構成とし、論理（ＡＮＤ）回路１２ａの６ｂ入力信号側を電源電位に固定させておけばよい。また入力信号配線６ｃ、６ｅ、６ｇ、６ｉについて、それぞれを入力信号配線とする導通確認回路１１ｂ、１１ｃ、１１ｄ、１１ｅについても同様の構成とすることで、実施例１に対してボンディングワイヤ１と第２の金属層で形成されるパッド領域２４との接続面の密着性に対する試験精度はコンタクト領域の減少数に比例して低下するが、容易にボンディングワイヤ接続度試験を行うことができる。
【００２５】
以上述べたように本実施の形態によれば、パッド面内に３箇所以上の導電性コンタクト領域が設けられているので、接続不良を検出できる機会が増え、検査の信頼度をますことができる。すなわち、そのパッドと絶縁分離された導電性コンタクト領域が、導電性コンタクトおよび引き出し線によって、そのパッドからそれぞれ引き出され、ボンディングワイヤ接続度試験回路１０に接続されることによって、ボンディングワイヤ１とパッドの接続度を検査できる。ここで接続度とは、ボンディングワイヤ１とパッドが接続されているか、いないかを３点以上の導電性コンタクト領域について試験を行いその接続割合を接続度という。パッド面内に導電性コンタクト領域が３箇所以上設けられていることにより、関連技術の導電性コンタクト領域が２箇所であった場合に比べて、その検査パターンの組み合わせを増やすことができ、バンプの局所接続性を調べることができる。
【００２６】
(第２の実施の形態）
次に図１３、図２、図３を用いて第２の実施形態について説明する。
図１３（ａ）は、第２の実施形態に係る半導体装置におけるボンディングワイヤ１を接続するためのパッド平面図を示したものである。
【００２７】
本実施形態に係る半導体装置におけるボンディングワイヤ１を接続するためのパッドには、ボンディングワイヤ１が接続される第２の金属層で形成されるパッド領域２と、第２の金属層で形成されるパッド領域２と電気的に導通状態にありその第２の金属層で形成され半導体内部回路の入力バッファ回路（不図示）及び出力バッファ回路（不図示）への信号を伝達する信号配線３が接続されている。
【００２８】
また、本実施形態に係る半導体装置におけるボンディングワイヤ１を接続するためのパッドには、そのボンディングワイヤ１を接続するための第２の金属層で形成されるパッド領域２内に位置し第２の金属層で形成されるパッド領域２とは電気的に絶縁された第２の金属層で形成される複数の導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊがその第２の金属層で形成されるパッド領域内にそれぞれの導電性コンタクト領域のグループ８ａ、８ｂ、８ｃ、８ｄ、８ｅに均等に配置されている。
【００２９】
そして、本実施形態に係る半導体装置におけるボンディングワイヤ１を接続するためのパッドには、導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊにそれぞれ電気的に接続された導電性コンタクトと、その導電性コンタクト５ａ、５ｂ、５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉ、５ｊのそれぞれの下層に位置し電気的に接続された第１の金属層で形成される信号配線６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊとで構成され、その第２の金属層で形成されるパッド領域２及びその内部回路への信号配線３と、それぞれが電気的に接続された導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊ、その導電性コンタクト及びその下層に位置した第１の金属層で形成される信号配線６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊとが絶縁膜４により互いに電気的に絶縁されている構成で形成される。
【００３０】
図１３（ｂ）は、図１３（ａ）のＸ−Ｘ'線に沿って切った断面図を示す。
ボンディングワイヤ１が接続される第２の金属層で形成されるパッド領域２と、第２の金属層で形成されるパッド領域２内のボンディングワイヤ１が接続される外周７の内側のひとつの導電性コンタクト領域のグループ８ａにはいる導電性コンタクト領域９ａと、電性コンタクト領域９ａと電気的に接続された導電性コンタクト５ａと、導電性コンタクト５ａの下層に位置し電気的に接続された第１の金属層で形成される信号配線６ａとで構成され、その第２の金属層で形成されるパッド領域２及びその内部回路の入力バッファ回路（不図示）及び出力バッファ回路（不図示）への信号配線３と、電気的に接続された導電性コンタクト領域９ａ、導電性コンタクト５ａ及びその下層に位置し第１の金属層で形成される信号配線６ａとが絶縁膜４により互いに電気的に絶縁されている構成で形成される。
【００３１】
断面図は示していないが、ボンディングワイヤ１が接続される導電性コンタクト領域９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊは図１３（ｂ）と同様の構成を持ち、それぞれの導電性コンタクトに電気的に接続され、下層に位置し第１の金属層で形成される信号配線６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊとが絶縁膜４により互いに電気的に絶縁されている構成である。
【００３２】
ボンディングワイヤ１が、第２の金属層で形成されるパッド領域２に接続された場合について、図１３（ｂ）を用いて説明する。
ボンディングワイヤ１からの電気信号が、一方では第２の金属層で形成されるパッド領域２に伝わり、第２の金属層で形成されるパッド領域２と電気的に導通状態にありその第２の金属層で形成され、半導体内部回路の入力バッファ回路（図示略）及び出力バッファ回路（図示略）への信号配線３と伝達される。またボンディングワイヤ１からの電気信号が、他方では第２の金属層で形成されるパッド領域２内に位置し第２の金属層で形成されるパッド領域２とは電気的に絶縁された導電性コンタクト領域９ａに伝わり、導電性コンタクト領域９ａに電気的に接続された導電性コンタクト５ａを介して、導電性コンタクト５ａの下層に位置し電気的に接続された第１の金属層で形成される信号配線６ａに伝達される。
【００３３】
図１３（ｂ）を用いて、導電性コンタクト領域９ａから導電性コンタクト５ａを介して信号配線６ａまでの電気的信号について説明したが、断面図には示していない他の導電性コンタクト領域９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊからのそれぞれに対応した導電性コンタクトを介し、それぞれに対応した信号配線６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊにそれぞれ伝達される。
【００３４】
すなわち、ボンディングワイヤ１とそれぞれ接続した導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊからの電気的信号が、絶縁膜４により互いに電気的に絶縁され信号配線６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊにそれぞれ独立した信号として伝達される。
【００３５】
次に、本実施形態に係る半導体装置におけるボンディングワイヤ１を接続するためのパッド及びボンディングワイヤ１が接続された状態を図２（ａ）、図２（ｂ）及び図２（ｃ）を参照して説明する。
図２（ａ）は、本発明の第１の実施形態に係る半導体装置におけるボンディングワイヤ１を接続するためのパッドにボンディングワイヤ１が接続された状態の平面図を示す。
【００３６】
構成は、図１３（ａ）で詳細を説明したものと同じであり、さらに、ボンディングワイヤ１が図１３（ａ）に示した第２の金属層で形成されるパッド領域２に位置するボンディングワイヤ１が接続される外周７の内側に接続された状態である。
【００３７】
図２（ｂ）は、図２（ａ）のＸ−Ｘ'線に沿って切った断面図を示す。
この図２（ｂ）は、ボンディングワイヤ１が導電性コンタクト領域９ａと接続されている場合を示しており、以下に詳細な構成を説明する。
【００３８】
構成は、図１３（ｂ）で詳細を説明したものと同じであり、ボンディングワイヤ１が接続される第２の金属層で形成されるパッド領域２と、第２の金属層で形成されるパッド領域２内のボンディングワイヤ１が接続される外周７の内側のひとつの導電性コンタクト領域のグループ８ａにはいる導電性コンタクト領域９ａと、導電性コンタクト領域９ａと電気的に接続された導電性コンタクト５ａと、導電性コンタクト５ａの下層に位置し電気的に接続された第１の金属層で形成される信号配線６ａとで構成され、その第２の金属層で形成されるパッド領域２及びその内部回路の入力バッファ回路（図示略）及び出力バッファ回路（図示略）への信号配線３と、電気的に接続された導電性コンタクト領域９ａ、導電性コンタクト５ａ及びその下層に位置し第１の金属層で形成される信号配線６ａとが絶縁膜４により互いに電気的に絶縁されている構成で形成される。
【００３９】
図２（ｃ）は、図２（ａ）のＹ−Ｙ'線に沿って切った断面図を示す。
この図２（ｃ）はボンディングワイヤ１が導電性コンタクト領域９ｂと接続されていない場合を示しており、以下に詳細な構成を説明する。
【００４０】
ボンディングワイヤ１が接続される第２の金属層で形成されるパッド領域２と、そのパッド領域２内のボンディングワイヤ１が接続される図１３（ａ）の外周７の内側のひとつの導電性コンタクト領域のグループ８ａにはいる導電性コンタクト領域９ｂと、導電性コンタクト領域９ｂと電気的に接続された導電性コンタクト５ｂと、導電性コンタクト５ｂの下層に位置し電気的に接続された第１の金属層で形成される信号配線６ｂとで構成され、第２の金属層で形成されるパッド領域２及びその内部回路の入力バッファ回路（図示略）及び出力バッファ回路（図示略）への信号配線３と、電気的に接続された導電性コンタクト領域９ｂ、導電性コンタクト５ｂ及び信号配線６ｂとが絶縁膜４により互いに電気的に絶縁されている構成で形成される。
【００４１】
図２（ａ）を用いて詳細な動作の説明を行う。
ボンディングワイヤ１が、第２の金属層で形成されるパッド領域２に接続された場合について以下に動作を説明する。ボンディングワイヤ１からの電気信号が、一方では第２の金属層で形成されるパッド領域２に伝わり、そのパッド領域２と電気的に導通状態にありその第２の金属層で形成され半導体内部回路への信号配線３へと伝達される。
【００４２】
またボンディングワイヤ１からの電気信号が、他方では第２の金属層で形成されるパッド領域２内に位置し第２の金属層で形成されるパッド領域２とは電気的に絶縁された導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊに伝わり、導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊにそれぞれ電気的に接続された導電性コンタクト５ａ、５ｂ、５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉ、５ｊを介して、その導電性コンタクト５ａ、５ｂ、５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉ、５ｊのそれぞれの下層に位置し電気的に接続された第１の金属層で形成される信号配線６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊに伝達される。
【００４３】
すなわち、ボンディングワイヤ１とそれぞれ接続した導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊからの電気的信号が、絶縁膜４により互いに電気的に絶縁される信号配線６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊにそれぞれ独立した信号として伝達される。
次にＸ−Ｘ'線に沿って切った断面を示した図２（ｂ）を用いて、ボンディングワイヤ１が導電性コンタクト領域９ａと接続されている場合についての動作を以下に説明する。
【００４４】
ボンディングワイヤ１からの電気信号が、第２の金属層で形成されるパッド領域２内に位置し第２の金属層で形成されるパッド領域２とは電気的に絶縁された第２の金属層で形成される導電性コンタクト領域９ａに伝わり、導電性コンタクト領域９ａに電気的に接続された導電性コンタクト５ａを介して、導電性コンタクト５ａの下層に位置し電気的に接続された第１の金属層で形成される信号配線６ａに伝達される。
【００４５】
すなわち、ボンディングワイヤ１と接続した導電性コンタクト領域９ａからの電気的信号が、絶縁膜４により互いに電気的に絶縁され第１の金属層で形成される信号配線６ａに他の信号配線６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊと独立した電気的信号として伝達される。
【００４６】
さらにＹ−Ｙ'線に沿って切った断面を示した図２（ｃ）を用いて、ボンディングワイヤ１が導電性コンタクト領域９ｂと接続されていない場合についての動作を以下に説明する。
図２（ｃ）の場合は、ここでボンディングワイヤ１と導電性コンタクト領域９ｂとは互いに電気的に接続されていない状態にあり、ボンディングワイヤ１からの電気的信号が導電性コンタクト領域９ｂへは伝達されず、導電性コンタクト領域９ｂは、ハイインピーダンスの状態にある。
【００４７】
図３は、本発明の第１の実施形態に係る半導体装置及びボンディングワイヤ接続度試験回路例を示したものである。
本実施形態に係る半導体装置におけるボンディングワイヤ接続度試験回路１０は、第１の制御信号１５、第２の制御信号１６及び入力信号６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊを入力とし、図１３（ａ）に示された各グループに分けられた複数の導電性コンタクト領域のグループ８ａ、８ｂ、８ｃ、８ｄ、８ｅにそれぞれ対応した導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅと、第３の制御信号１７とそれぞれの導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅからの信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅへの出力を入力とし、判定結果の出力信号１８及び複数信号で構成される接続度レベル出力信号群１９とを出力とする判定回路１４とで構成される。
【００４８】
図１３（ａ）のその各グループに分けられた複数の導電性コンタクト領域のグループ８ａ、８ｂ、８ｃ、８ｄ、８ｅに対して、図１３（ａ）で詳細を説明したボンディングワイヤ１を接続するための第２の金属層で形成されるパッド領域２内に位置し第２の金属層で形成されるパッド領域２とは電気的に絶縁された第２の金属層で形成される導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊから、導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊにそれぞれ電気的に接続された導電性コンタクトを介して、その導電性コンタクト５ａ、５ｂ、５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉ、５ｊのそれぞれの下層に位置し電気的に接続された第１の金属層で形成される信号配線６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊがそれぞれに割り当てられて対応する。
【００４９】
また、導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅは、プルアップ回路及びプルダウン回路及び論理回路で構成される。
その導通確認回路夫々における論理回路がＡＮＤ回路の場合の実施例を用いて以降に説明する。
【００５０】
導通確認回路１１ａは、図１３（ａ）のその第１の導電性コンタクト領域のグループ８ａからの入力信号６ａ、６ｂと、ゲートを第１の制御信号１５に接続し、一方をグラウンドに接続したプルダウン抵抗２３ａの他方をソース側に接続し、ドレイン側を入力信号６ａに接続したＮ型ＭＯＳトランジスタ２１ａと、ゲートを第２の制御信号１６に接続し、一方を電源に接続したプルアップ抵抗２２ａの他方をソース側に接続し、ドレイン側を入力信号６ａに接続したＰ型ＭＯＳトランジスタ２０ａと、ゲートを第１の制御信号１５に接続し、一方をグラウンドに接続したプルダウン抵抗２３ｂの他方をソース側に接続し、ドレイン側を入力信号６ｂに接続したＮ型ＭＯＳトランジスタ２１ｂと、ゲートを第２の制御信号１６に接続し、一方を電源に接続したプルアップ抵抗２２ｂの他方をソース側に接続し、ドレイン側を入力信号６ｂに接続したＰ型ＭＯＳトランジスタ２０ｂと、その第１の導電性コンタクト領域のグループ８ａからの入力信号６ａ、６ｂ配線を入力として論理（ＡＮＤ）回路１２ａへ接続し、論理（ＡＮＤ）回路１２ａからの出力を導通確認回路１１ａからの出力とする信号配線１３ａとで構成される。
【００５１】
また、プルアップ抵抗及びプルダウン抵抗のそれぞれの抵抗値は、ボンディングワイヤ１の外部検査装置から印加される電流値に対して、十分に小さな電流が流れるようにあらかじめ設定された大きな抵抗値で構成されている。
【００５２】
図３において、まず導通確認回路１１ａの回路構成について説明したが、図１３（ａ）の第２の導電性コンタクト領域のグループ８ｂに分けられた入力信号６ｃ、６ｄを入力とし、信号配線１３ｂを出力とする導通確認回路１１ｂの構成も同様であり、図１３（ａ）の第３の導電性コンタクト領域のグループ８ｃに分けられた入力信号６ｅ、６ｆを入力とし、信号配線１３ｃを出力とする導通確認回路１１ｃの構成も同様であり、図１３（ａ）の第４の導電性コンタクト領域のグループ８ｄに分けられた入力信号６ｇ、６ｈを入力とし、信号配線１３ｄを出力とする導通確認回路１１ｄの構成も同様であり、図１３（ａ）の第５の導電性コンタクト領域のグループ８ｅに分けられた入力信号６ｉ、６ｊを入力とし、信号配線１３ｅを出力とする導通確認回路１１ｅの構成も同様であり、第１の制御信号１５及び第２の制御信号１６がそれぞれの導通確認回路１１ｂ、１１ｃ、１１ｄ、１１ｅへ入力される構成である。
【００５３】
判定回路１４は、第３の制御信号１７が入力され、導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅからの信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅを入力信号とし、判定結果の出力信号１８と複数信号で構成される接続度レベル出力信号群１９とを出力する構成である。
【００５４】
次に本実施形態に係る半導体装置におけるボンディングワイヤ接続度試験回路１０の動作について図３を用いて説明する。
本実施形態に係る半導体装置におけるボンディングワイヤ接続度試験回路１０は、図１３に示す複数の導電性コンタクト領域のグループ８ａ、８ｂ、８ｃ、８ｄ、８ｅからの入力信号６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊが、図１３（ａ）の各グループに分けられた複数の導電性コンタクト領域のグループ８ａ、８ｂ、８ｃ、８ｄ、８ｅに対して、それぞれの導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅの入力信号となり、それぞれの信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅから出力し、第３の制御信号１７で制御された判定回路１４において信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅを入力信号とし判定結果の出力信号１８及び複数信号で構成される接続度レベル出力信号群１９とを出力動作する。第１の制御信号１５、第２の制御信号１６及び第３の制御信号１７は、デバイス端子から入力しても、新たにボンディングワイヤ接続度試験のためのテストモードとして半導体内部の回路から第１の制御信号１５、第２の制御信号１６及び第３の制御信号１７を生成することもできる。
【００５５】
図１３（ａ）の第１の導電性コンタクト領域のグループ８ａに対する導通確認回路１１ａの動作について説明する。
第１の制御信号１５が電源電位でＮ型ＭＯＳトランジスタ２１ａ、２１ｂが導通状態、第２の制御信号１６が接地電位でＰ型ＭＯＳトランジスタ２０ａ、２０ｂが導通状態になると電源からプルアップ抵抗２２ａ、２２ｂとプルダウン抵抗２３ａ、２３ｂを介してグラウンドへ貫通電流が流れるために、この第１の制御信号１５及び第２の制御信号１６を前述の状態には設定を行わない。
【００５６】
次に、ボンディングワイヤ１からの電気的信号をハイインピーダンス状態として、導通確認回路１１ａの制御及び動作を説明する。
第１の制御信号１５は、プルダウン抵抗２３ａに接続された第１の制御信号１５をゲート入力するＮ型ＭＯＳトランジスタ２１ａを制御することで入力信号６ａ及びグラウンド間を開放または接続状態に制御し、プルダウン抵抗２３ｂに接続された第１の制御信号１５をゲート入力するＮ型ＭＯＳトランジスタ２１ｂを制御することで入力信号６ｂ及びグラウンド間を開放または接続状態に制御する。
【００５７】
第２の制御信号１６は、プルアップ抵抗２２ａに接続された第２の制御信号１６をゲート入力するＰ型ＭＯＳトランジスタ２０ａを制御することで入力信号配線６ａ及び電源間を開放または接続状態に制御し、プルアップ抵抗２２ｂに接続された第２の制御信号１６をゲート入力するＰ型ＭＯＳトランジスタ２０ｂを制御することで入力信号６ｂ及び電源間を開放または接続状態に制御する。
【００５８】
前述の回路動作で生成された電位レベルを入力信号配線６ａ及び入力信号配線６ｂとして論理（ＡＮＤ）回路１２ａの出力が信号配線１３ａに出力される。これまでの説明が入力信号６ａ、入力信号６ｂ、第１の制御信号１５及び第２の制御信号１６を入力とし信号配線１３ａに出力する導通確認回路１１ａの動作である。
【００５９】
図３において、まず図１３（ａ）で第１の導電性コンタクト領域のグループ８ａに対する導通確認回路１１ａの動作について説明したが、図１３（ａ）の第２の導電性コンタクト領域のグループ８ｂに対応する導通確認回路１１ｂの動作も同様であり、図１３（ａ）の第３の導電性コンタクト領域のグループ８ｃに対応する導通確認回路１１ｃの動作も同様であり、図１３（ａ）の第４の導電性コンタクト領域のグループ８ｄに対応する導通確認回路１１ｄの動作も同様であり、図１３（ａ）の第５の導電性コンタクト領域のグループ８ｅに対応する導通確認回路１１ｅの動作も同様である。
【００６０】
図３の判定回路１４は、第３の制御信号１７が接地電位のとき、判定回路１４は停止期間となり、判定結果の出力信号１８出力端子及び複数信号で構成される接続度レベル信号群１９出力端子がハイインピーダンス状態となる。第３の制御信号１７が電源電位のとき、判定回路１４の動作期間となり、判定結果の出力信号１８出力端子及び複数信号で構成される接続度レベル信号群１９出力端子から信号を出力動作する。
【００６１】
図３の判定回路１４の回路例を図４から図１１に示す。図４は、図３の判定回路１４の一実施例である。図３に示した信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅを入力信号とし、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対してそれぞれインバータ３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅを接続されたインバータ３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ出力信号とを入力信号とするそれぞれの接続度を判定する回路として、レベル０接続度判定回路３３と、レベル１接続度判定回路３５と、レベル２接続度判定回路３７と、レベル３接続度判定回路３９と、レベル４接続度判定回路４１と、レベル５接続度判定回路４３とを設け、レベル０接続度判定回路３３の出力信号３４と、レベル１接続度判定回路３５の出力信号３６と、レベル２接続度判定回路３７の出力信号３８と、レベル３接続度判定回路３９の出力信号４０と、レベル４接続度判定回路４１の出力信号４２と、レベル５接続度判定回路４３の出力信号４４とを入力信号とし、第３の制御信号１７で制御され、判定結果の出力信号１８及び複数信号で構成される接続度レベル出力信号群１９を出力信号とする判定結果出力回路４５とで構成される。
【００６２】
レベル０接続度判定回路３３は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅのそれぞれのインバータ出力が全て電源電位の場合に、出力信号３４に電源電位を出力し、それ以外の組み合わせに対して出力信号３４に接地電位を出力動作する。
【００６３】
レベル１接続度判定回路３５は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅの内のどれか１本の信号が電源電位の場合に、出力信号３６に電源電位を出力し、それ以外の組み合わせに対して出力信号３６に接地電位を出力動作する。
【００６４】
レベル２接続度判定回路３７は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅの内のどれか２本の信号が電源電位の場合に、出力信号３８に電源電位を出力し、それ以外の組み合わせに対して出力信号３８に接地電位を出力動作する。
【００６５】
レベル３接続度判定回路３９は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅの内のどれか３本の信号が電源電位の場合に、出力信号４０に電源電位を出力し、それ以外の組み合わせに対して出力信号４０に接地電位を出力動作する。
【００６６】
レベル４接続度判定回路４１は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅの内のどれか４本の信号が電源電位の場合に、出力信号４２に電源電位を出力し、それ以外の組み合わせに対して出力信号４２に接地電位を出力動作する。
【００６７】
レベル５接続度判定回路４３は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅの５本の信号が電源電位の場合に、出力信号４４に電源電位を出力し、それ以外の組み合わせに対して出力信号４４に接地電位を出力動作する。
【００６８】
第３の制御信号１７が接地電位のとき、判定結果出力回路４５は停止期間となり、判定結果の出力信号１８出力端子及び複数信号で構成される接続度レベル信号群１９出力端子がハイインピーダンス状態となる。
【００６９】
また、第３の制御信号１７が電源電位のとき、判定結果出力回路４５は動作期間となり、それぞれの接続度レベル判定結果の出力信号３４、３６、３８、４０、４２、４４を入力として、複数信号で構成される接続度レベル出力信号群１９及び接続の良または不良を判定する判定結果の出力信号１８を出力動作する。
【００７０】
図４のレベル０判定回路３３の一実施例を図５に示す。図５に示した信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対してそれぞれインバータ出力信号を入力とし、結果を接続度レベル０判定結果の出力信号３４へ出力する５入力１出力のＡＮＤ回路４６で構成される。図５に示したレベル０判定回路３３の回路例は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対してそれぞれのインバータ出力信号が、全て電源電位の場合には、電源電位を出力信号３４へ出力し、それ以外の入力信号の組み合わせの場合には接地電位を出力信号３４へ出力動作する。
【００７１】
図４のレベル１判定回路３５の一実施例を図６に示す。図６に示した信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ及び信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対して接続されたそれぞれインバータ出力信号を、それぞれの入力信号の組み合わせに対応した５種類の５入力１出力のＡＮＤ回路４７ａ、４７ｂ、４７ｃ、４７ｄ、４７ｅを設け、５入力１出力のＡＮＤ回路４７ａ、４７ｂ、４７ｃ、４７ｄ、４７ｅの出力信号４８ａ、４８ｂ、４８ｃ、４８ｄ、４８ｅを入力信号とし、結果を接続度レベル２判定結果の出力信号３６へ出力する５入力１出力のＯＲ回路４９で構成される。
【００７２】
図６に示したレベル１判定回路３５の回路例は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対して、それぞれの信号配線の組み合わせの内のどれか１本が電源電位の場合には、５入力１出力のＡＮＤ回路４７ａ、４７ｂ、４７ｃ、４７ｄ、４７ｅの対応した信号が電源電位を出力信号４８ａ、４８ｂ、４８ｃ、４８ｄ、４８ｅとして出力し、それ以外の組み合わせの場合には接地電位を出力信号４８ａ、４８ｂ、４８ｃ、４８ｄ、４８ｅとして出力する。５入力１出力のＯＲ回路４９は、出力信号４８ａ、４８ｂ、４８ｃ、４８ｄ、４８ｅを入力として、どれか１本の信号が電源電位であれば電源電位を接続度レベル２判定結果の出力信号３６に出力し、それ以外の組み合わせであれば接地電位を接続度レベル２判定結果の出力信号３６に出力動作する。
【００７３】
図４のレベル２判定回路３７の一実施例を図７に示す。図７に示した信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ及び信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対して接続されたそれぞれインバータ出力信号を、それぞれの入力信号の組み合わせに対応した１０種類の５入力１出力のＡＮＤ回路５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉ、５０ｊを設け、５入力１出力のＡＮＤ回路５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉ、５０ｊの出力信号５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆ、５１ｇ、５１ｈ、５１ｉ、５１ｊを入力信号とし、結果を接続度レベル２判定結果の出力信号３８へ出力する１０入力１出力のＯＲ回路５２で構成される。
【００７４】
図７に示したレベル２判定回路３７の回路例は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対して、それぞれの信号配線の組み合わせの内のどれか２本が電源電位の場合には、５入力１出力のＡＮＤ回路５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉ、５０ｊの対応した信号が電源電位を出力信号５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆ、５１ｇ、５１ｈ、５１ｉ、５１ｊとして出力し、それ以外の組み合わせの場合には接地電位を出力信号５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆ、５１ｇ、５１ｈ、５１ｉ、５１ｊとして出力する。１０入力１出力のＯＲ回路５２は、出力信号５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆ、５１ｇ、５１ｈ、５１ｉ、５１ｊを入力として、どれか１本の信号が電源電位であれば電源電位を接続度レベル２判定結果の出力信号３８に出力し、それ以外の組み合わせであれば接地電位を接続度レベル２判定結果の出力信号３８に出力動作する。
【００７５】
図４のレベル３判定回路３９の一実施例を図８に示す。図８に示した信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ及び信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対して接続されたそれぞれインバータ出力信号を入力信号とし、それぞれの信号配線の組み合わせに対応した１０種類の５入力１出力のＡＮＤ回路５３ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅ、５３ｆ、５３ｇ、５３ｈ、５３ｉ、５３ｊを設け、５入力１出力のＡＮＤ回路５３ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅ、５３ｆ、５３ｇ、５３ｈ、５３ｉ、５３ｊの出力信号５４ａ、５４ｂ、５４ｃ、５４ｄ、５４ｅ、５４ｆ、５４ｇ、５４ｈ、５４ｉ、５４ｊを入力信号とし、結果を接続度レベル３判定結果の出力信号４０へ出力する１０入力１出力のＯＲ回路５５で構成される。
【００７６】
図８に示したレベル３判定回路３９の回路例は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対して、それぞれの信号配線の組み合わせの内のどれか３本が電源電位の場合には、５入力１出力のＡＮＤ回路５３ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅ、５３ｆ、５３ｇ、５３ｈ、５３ｉ、５３ｊの対応した信号が電源電位を出力信号５４ａ、５４ｂ、５４ｃ、５４ｄ、５４ｅ、５４ｆ、５４ｇ、５４ｈ、５４ｉ、５４ｊとして出力し、それ以外の組み合わせの場合には接地電位を出力信号５４ａ、５４ｂ、５４ｃ、５４ｄ、５４ｅ、５４ｆ、５４ｇ、５４ｈ、５４ｉ、５４ｊとして出力する。１０入力１出力のＯＲ回路５５は、出力信号５４ａ、５４ｂ、５４ｃ、５４ｄ、５４ｅ、５４ｆ、５４ｇ、５４ｈ、５４ｉ、５４ｊを入力として、どれか１本の信号が電源電位であれば電源電位を接続度レベル３判定結果の出力信号４０に出力し、それ以外の組み合わせであれば接地電位を接続度レベル３判定結果の出力信号４０に出力動作する。
【００７７】
図４のレベル４判定回路４１の一実施例を図９に示す。図９に示した信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ及び信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対して接続されたそれぞれインバータ出力信号を入力信号とし、それぞれの信号配線の組み合わせに対応した５種類の５入力１出力のＡＮＤ回路５６ａ、５６ｂ、５６ｃ、５６ｄ、５６ｅを設け、５入力１出力のＡＮＤ回路５６ａ、５６ｂ、５６ｃ、５６ｄ、５６ｅの出力信号５７ａ、５７ｂ、５７ｃ、５７ｄ、５７ｅを入力信号とし、結果を接続度レベル４判定結果の出力信号４２へ出力する５入力１出力のＯＲ回路５８で構成される。
【００７８】
図９に示したレベル４判定回路４１の回路例は、入力信号１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対して、それぞれの信号配線の組み合わせの内のどれか４本が電源電位の場合には、５入力１出力のＡＮＤ回路５６ａ、５６ｂ、５６ｃ、５６ｄ、５６ｅの対応した信号が電源電位を出力信号５７ａ、５７ｂ、５７ｃ、５７ｄ、５７ｅとして出力し、それ以外の組み合わせの場合には接地電位を出力信号５７ａ、５７ｂ、５７ｃ、５７ｄ、５７ｅとして出力する。５入力１出力のＯＲ回路５８は、出力信号５７ａ、５７ｂ、５７ｃ、５７ｄ、５７ｅを入力として、どれか１本の信号が電源電位であれば電源電位を接続度レベル４判定結果の出力信号４２に出力し、それ以外の組み合わせであれば接地電位を接続度レベル４判定結果の出力信号４２に出力動作する。
【００７９】
図４のレベル５判定回路４３の一実施例を図１０に示す。図１０に示した信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対してそれぞれを入力信号とし、結果を接続度レベル５判定結果の出力信号４４へ出力する５入力１出力のＡＮＤ回路５９で構成される。
【００８０】
図１０に示したレベル５判定回路４３の回路例は、信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅに対してそれぞれの信号配線が、全て電源電位の場合には、電源電位を出力信号４４へ出力し、それ以外の入力信号の組み合わせの場合には接地電位を出力信号４４へ出力動作する。
【００８１】
図４の判定結果出力回路４５の一実施例を図１１に示す。
図１１の判定結果出力回路は、第３の制御信号１７と、レベル０接続度判定結果の出力信号３４に接続されたインバータ回路６０の出力信号と、レベル１接続度判定結果の出力信号３６とを入力とする３入力１出力のＡＮＤ回路６１ａと、第３の制御信号１７と、レベル０接続度判定結果の出力信号３４に接続されたインバータ回路６０の出力信号と、レベル２接続度判定結果の出力信号３８とを入力とする３入力１出力のＡＮＤ回路６１ｂと、第３の制御信号１７と、レベル０接続度判定結果の出力信号３４に接続されたインバータ回路６０の出力信号と、レベル３接続度判定結果の出力信号４０とを入力とする３入力１出力のＡＮＤ回路６１ｃと、第３の制御信号１７と、レベル０接続度判定結果の出力信号３４に接続されたインバータ回路６０の出力信号と、レベル４接続度判定結果の出力信号４２とを入力とする３入力１出力のＡＮＤ回路６１ｄと、第３の制御信号１７と、レベル０接続度判定結果の出力信号３４に接続されたインバータ回路６０の出力信号と、レベル５接続度判定結果の出力信号４４とを入力とする３入力１出力のＡＮＤ回路６１ｅとで構成されている。
【００８２】
そして、ＡＮＤ回路からの出力信号６２ａ、６２ｃ、６２ｅを入力信号とする３入力１出力ＯＲ回路６３と、ＯＲ回路６３の出力信号６４にソース側を接続し、第３の制御信号１７をゲート入力し、ドレイン側を接続度レベル出力信号の０ビット目出力信号１９ａに接続したＮ型ＭＯＳトランジスタ６８と、ＯＲ回路６３の出力信号６４にソース側を接続し、第３の制御信号１７のインバータ６７出力信号をゲート入力し、ドレイン側を接続度レベル出力信号の０ビット目出力信号１９ａに接続したＰ型ＭＯＳトランジスタ６９と、ＡＮＤ回路６１ｂの出力信号６２ｂ及びＡＮＤ回路６１ｃの出力信号６２ｃを入力とするＯＲ回路６５と、ＯＲ回路６５の出力信号をソース側に接続する。
【００８３】
そして、第３の制御信号１７をゲート入力し、ドレイン側を接続度レベル出力信号の１ビット目出力信号１９ｂに接続したＮ型ＭＯＳトランジスタ７０と、ＯＲ回路６５の出力信号をソース側に接続し、第３の制御信号１７を入力とするインバータ６７出力信号をゲート入力し、ドレイン側を接続度レベル出力信号の１ビット目出力信号１９ｂに接続したＰ型ＭＯＳトランジスタ７１と、ＡＮＤ回路６１ｄの出力信号６２ｄ及びＡＮＤ回路６１ｅの出力信号６２ｅを入力とするＯＲ回路６６と、ＯＲ回路６６の出力信号をソース側を接続し、第３の制御信号１７をゲート入力し、ドレイン側を接続度レベル出力信号の２ビット目出力信号１９ｃに接続したＮ型ＭＯＳトランジスタ７２と、ＯＲ回路６６の出力信号をソース側に接続し、第３の制御信号１７を入力とするインバータ６７出力信号をゲート入力し、ドレイン側を接続度レベル出力信号の２ビット目出力信号１９ｃに接続したＰ型ＭＯＳトランジスタ７３とで接続度レベル出力信号群１９への信号を生成する回路を設け、出力信号６２ｃ、６２ｄ、６２ｅを入力とする３入力１出力のＯＲ回路７４と、ＯＲ回路７４の出力信号７５と、第３の制御信号１７を入力信号とする２入力１出力のＡＮＤ回路７６と、ＡＮＤ回路７６の出力信号７７にソース側を接続し、第３の制御信号１７をゲート入力し、ドレイン側を判定結果の出力信号１８に接続したＮ型ＭＯＳトランジスタ７８と、ＡＮＤ回路７６の出力信号７７にソース側を接続し、第３の制御信号１７のインバータ６７出力信号をゲート入力し、ドレイン側を判定結果の出力信号１８に接続したＰ型ＭＯＳトランジスタ７９とで判定結果の出力信号１８への信号を生成する回路とで構成される。また、接続度レベル出力信号の０ビット目出力信号１９ａと、接続度レベル出力信号の１ビット目出力信号１９ｂと、接続度レベル出力信号の２ビット目出力信号１９ｃとで、接続度レベル出力信号群１９を構成する。
【００８４】
図１１に示した判定結果出力回路４５は、接続度レベル出力信号群１９を３ビットで構成しており、第３の制御信号１７が接地電位の停止期間の場合には、第３の制御信号１７をそれぞれゲート入力とするＮ型ＭＯＳトランジスタ６８、７０、７２、７８が遮断状態となり、かつ、第３の制御信号１７のインバータ６７出力信号をそれぞれゲート入力とするＰ型ＭＯＳトランジスタ６９、７１、７３、７９が遮断状態となり、接続度レベル出力信号の０ビット目出力信号１９ａ、接続度レベル出力信号の１ビット目出力信号１９ｂ及び接続度レベル出力信号の２ビット目出力信号１９ｃは、ハイインピーダンス出力の状態となる。
【００８５】
次に第３の制御信号１７が電源電位の動作期間の場合には、第３の制御信号１７をそれぞれゲート入力とするＮ型ＭＯＳトランジスタ６８、７０、７２、７８が能動状態となり、かつ、第３の制御信号１７のインバータ６７出力信号をそれぞれゲート入力とするＰ型ＭＯＳトランジスタ６９、７１、７３、７９が能動状態となり、接続度レベル出力信号の２ビット目出力信号１９ｃはＯＲ回路６６の出力信号を出力し、接続度レベル出力信号の１ビット目出力信号１９ｂはＯＲ回路６５の出力信号を出力し、接続度レベル出力信号の０ビット目出力信号１９ａはＯＲ回路６３の出力信号６４を出力動作する。
【００８６】
ボンディングワイヤ接続度試験回路１０内の判定回路１４の動作期間における検査方法について図１２を用いて以下に説明する。
図１２に示したように検査方法は以下の様に２段階の検査を行なう。
通常の半導体装置の検査において、本検査モード設定８０、第１の検査方法８１、第１の検査方法の判定８２、第２の検査方法８３、第２の検査方法の判定８４、次に通常の半導体装置の内部回路の検査８５を実施し、検査終了する。
【００８７】
図１２に示す第１の検査方法８１及び判定８２部分では、導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊと電気的に接続された入力信号配線６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊからボンディングワイヤ接続度試験回路１０内の判定回路１４までの信号経路が正常に動作することの確認のために検査を行う。
【００８８】
図１２に示す第２の検査方法８３及び判定８４部分では、ボンディングワイヤ１と第2の金属層で形成されるパッド２との密着性の確認のために接続度検査を行なう。
【００８９】
図１２に示した第１の検査方法８１では、そのパッドからの入力信号配線６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊからボンディングワイヤ接続度試験回路１０内の判定回路１４までの信号経路が正常に動作することの確認のための検査であり、その検査方法を以下に説明する。
【００９０】
第１の検査方法８１において、ボンディングワイヤ１からの信号をハイインピーダンスに設定８６し、次に第２の制御信号１６を電源電位に設定８７し、第１の制御信号１５を電源電位に設定８８し、第３の制御信号１７を電源電位に設定８９し、この設定条件下において検査する。
【００９１】
まず、図２（ｂ）の場合を用いて、ボンディングワイヤ１が導電性コンタクト領域９ａと接続されている場合についての検査方法を以下に説明する。
図１２の第１の検査方法８１に示すように、ボンディングワイヤ１からの信号をハイインピーダンスに設定８６し、第２の制御信号１６を電源電位に設定８７し、第１の制御信号１５を電源電位に設定８８し、第３の制御信号１７を電源電位に設定８９する。この第１の制御信号１５、第２の制御信号１６及びボンディングワイヤ１からの信号の設定条件下では導電性コンタクト領域９ａ及び導電性コンタクト５ａからの信号配線６ａは、グラウンドへプルダウンされて接地電位となり、論理（ＡＮＤ）回路１２ａへ接地電位を入力する。接地電位信号が入力された論理（ＡＮＤ）回路１２ａから接地電位信号が信号配線１３ａに出力される。
【００９２】
次に図２（ｃ）に示したボンディングワイヤ１が導電性コンタクト領域９ｂと接続されていない場合についても、図２（ｂ）で説明した図１２に示すように、第１の検査方法８１と同様の検査を行ない、接地電位信号が入力された導通確認回路１１ｂから接地電位信号が信号配線１３ｂに出力される。
【００９３】
図２（ｂ）及び図２（ｃ）の断面図では示していないが、ボンディングワイヤ１が接続される導電性コンタクト領域９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊに対応した下層に位置し第１の金属層で形成される信号配線６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊに対しても同様の検査が行なわれ、それぞれに対応する導通確認回路１１ｃ、１１ｄ、１１ｅから接地電位信号が信号配線１３ｃ、１３ｄ、１３ｅに出力される。
【００９４】
図１２に示すように第１の検査方法８１においては、図３に示したそれぞれの導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅからの信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅへの出力が全て接地電位となり、判定回路１４からの判定結果の出力信号１８に接地電位信号が出力され、かつ、複数信号で構成される接続度レベル出力信号群１９からレベル０に対応する信号が出力されることで、判定回路１４においてすべて接地電位入力となることを検査する。これまでの説明が第１の検査方法８１の検査内容である。
【００９５】
図１２の第２の検査方法８３及び判定８４部分に示すように、第２の検査方法８３では、図２（ｂ）及び図２（ｃ）に示したボンディングワイヤ１とパッド２との密着性の確認のための接続度検査であり、その接続度検査方法を以下に説明する。
【００９６】
図１２に示すように第２の検査方法８３において、図３に示した第２の制御信号１６を電源電位に設定９０し、第１の制御信号１５を電源電位に設定９１し、図２のボンディングワイヤ１からの信号をハイインピーダンスから電源電位へ変化させ固定９２し、第３の制御信号１７を電源電位に設定９３し、この設定条件下において検査する。
【００９７】
まず、図２（ｂ）の場合を用いて、ボンディングワイヤ１が導電性コンタクト領域９ａと接続されている場合についての検査方法を以下に説明する。図１２に示すように第２の検査方法において、図３の第２の制御信号１６を電源電位に設定９０し、第１の制御信号１５を電源電位に設定９１し、ボンディングワイヤ１からの信号をハイインピーダンスから電源電位へ変化させ固定９２して、第３の制御信号１７を電源電位に設定９３する。
【００９８】
この図３の第１の制御信号１５、第２の制御信号１６及び図２（ｂ）のボンディングワイヤ１からの信号の設定条件下では導電性コンタクト領域９ａ及び導電性コンタクト５ａからの信号配線６ａは、ボンディングワイヤ１からの電源電位によりグラウンドへプルダウンされた接地電位から電源電位へ変化する。図３の論理（ＡＮＤ）回路１２ａの一方の入力信号６ａとして電源電位へ変化した信号６ａを入力する。
【００９９】
次に図２（ｃ）の場合を用いて、ボンディングワイヤ１が導電性コンタクト領域９ｂと接続されていない場合についての動作を以下に説明する。
図１２（ｃ）に示すように第２の検査方法において、図３の第２の制御信号１６を電源電位に設定９０し、第１の制御信号１５を電源電位に設定９１し、ボンディングワイヤ１からの信号をハイインピーダンスから電源電位へ変化させ固定９２し、第３の制御信号１７を電源電位に設定９３する。
【０１００】
図３の第１の制御信号１５を電源電位、第２の制御信号１６を電源電位及び図２（ｃ）のボンディングワイヤ１からの電源電位信号の設定条件下では、導電性コンタクト領域９ｂ及び導電性コンタクト５ｂからの信号配線６ｂは、ボンディングワイヤ１が導電性コンタクト領域９ｂと接続されていないためにボンディングワイヤ１からの電源電位が伝わらない状態であり、第１の検査方法で説明したグラウンドへプルダウンされた接地電位となり、図３の導通確認回路１１ｂの他方の入力信号６ｂとして接地電位の信号６ｂを入力する。
【０１０１】
論理（ＡＮＤ）回路１２ａは、一方が電源電位へ変化した入力信号６ａと、他方が接地電位の入力信号６ｂとを入力することで、信号配線１３ａに接地電位を出力する。
【０１０２】
図２（ｂ）及び図２（ｃ）の断面図では示していないが、図１３（ａ）のボンディングワイヤ１が接続される導電性コンタクト領域９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊに対応した下層に位置し第１の金属層で形成される信号配線６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊに対しても同様の第２の検査方法の動作を行い、図３のそれぞれに対応する導通確認回路１１ｂ、１１ｃ、１１ｄ、１１ｅへ電源電位または接地電位を入力し、導通確認回路１１ｂ、１１ｃ、１１ｄ、１１ｅから信号配線１３ｂ、１３ｃ、１３ｄ、１３ｅに電源電位または接地電位を出力動作する。
【０１０３】
図３のそれぞれの導通確認回路１１ｂ、１１ｃ、１１ｄ、１１ｅは、同じ導電性コンタクト領域のグループ内でひとつでも接続されていない状態の場合には接地電位を出力し、同じ導電性コンタクト領域のグループ内で全てのコンタクト領域が接続された状態の場合のみ電源電位を出力する回路構成としている。
【０１０４】
図１２に示すように第２の検査方法８３の判定８４において、第２の検査方法８３においては、図３のそれぞれの導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅからの信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅへの出力電位を入力し、判定回路１４から判定結果の出力信号１８と複数信号で構成される接続度レベル出力信号群１９とを出力動作する。
【０１０５】
図１２に示すように第２の検査方法８３の判定８４において、図３の判定回路１４において、それぞれの導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅから信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅへの出力電位が入力されることで、その信号配線の電位は組み合わせにより複数の段階に分類され、第１の入力値例を表１に示す。
【０１０６】
表１に示したように、図３の複数信号で構成される接続度レベル出力信号群１９は、ボンディングワイヤ１と図１３（ａ）の導電性コンタクト領域９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊとの接続面の密着性に対して複数の段階に分割したレベル０から５に分類した出力信号であり、例えば表１に示す３ビット構成の８進数の出力信号の形態としても、各レベルに対応した信号で構成することもできる。
【０１０７】
図３の判定結果の出力信号１８は、接続度が良であることを意味する電源電位または接続度が不良であることを意味する接地電位を判定した出力信号である。
【０１０８】
【表１】
2009272403.tif 000003
【０１０９】
表１で示す図３で示したそれぞれの導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅから信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅへ出力される入力信号の２行目の入力は、信号配線１３ａの信号が１である場合を説明したが、表１に示すそれぞれの図３で示した導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅの内、何れか１つの信号が１であれば同様であり、３行目においてもそれぞれの図３で示した導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅの内の何れか２つの信号が１であれば同様であり、４行目においてもそれぞれの図３で示した導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅの内の何れか３つの信号が１であれば同様であり、５行目においてもそれぞれの図３で示した導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅの内の何れか４つの信号が１であれば同様であり、入力信号の組合せには制限なく接続度レベル判定が行われる。
【０１１０】
表１に１例を示したように、図３で示したそれぞれの導通確認回路１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅから信号配線１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅへ出力される入力信号の組み合わせは複数あり、第２の検査方法における図２（ｂ）及び図２（ｃ）の例に対して、表１に記載した接続度状態をもとにして検査判定動作を行うことで、容易にボンディングワイヤ接続度試験を行うことができる。
【０１１１】
また、図３の判定結果の出力信号１８は、表１に示すように接続度レベル出力信号群１９のどのレベルを良または不良として接地電位出力信号とするかについて、任意に設定ができる。これまでの説明が第２の検査方法の検査内容である。
【０１１２】
以上説明したように、半導体装置に関し、特にボンディングワイヤ１で接続される半導体集積回路におけるパッドとして、第２の金属層で形成されるパッド領域と、その第２の金属層で形成されるパッド領域と同一の金属層でパッド領域と電気的に絶縁された導電性コンタクト領域を第２の金属層で形成されるパッド領域内に設け、その導電性コンタクト領域は、その第２の金属層の下層に位置する第１の金属層で形成される信号配線と導電性のコンタクトを介して電気的に接続されたその第１の金属層で形成される信号配線とで構成され、その信号配線の電気信号を入力信号として、ボンディングワイヤ接続度を検査する回路で構成されることで、第１の検査としてその入力信号配線からそのボンディングワイヤ接続度試験回路までの信号経路の検査と、第２の検査としてボンディングワイヤ１とそのパッドとの密着性の検査との処理手順により、ボンディングワイヤ１と第２の金属層で形成されるパッド領域との接続面に均等に接続しているか、否かを判定する手段を設けることにより、ボンディングワイヤ１とパッド２との接続面の均等性、密着性について精度良い測定が可能となる。
【０１１３】
また、本実施の形態は第１の実施形態と同様に、パッド面内に３箇所以上の導電性コンタクト領域が設けられているので、そのパッドと絶縁分離された導電性コンタクト領域が、導電性コンタクトおよび引き出し線によって、そのパッドからそれぞれ引き出され、ボンディングワイヤ接続度試験回路に接続されることによって、ボンディングワイヤ１とパッドの接続度が検査できる。パッド面内に導電性コンタクト領域が３箇所以上設けられていることにより、その検査パターンの組み合わせを増やすことができ、更にバンプの局所接続性を調べることができる。
【０１１４】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、図２（ａ）のボンディングワイヤ１が接続されていることを判定する図３に示したボンディングワイヤ接続度試験回路１０を半導体外部の検査装置（図示略）で実現しても構わず、表１で詳細を説明した検査方法による判定を行うことで同様の検査を実現できる。
【図面の簡単な説明】
【０１１５】
【図１】（ａ）本発明の第１の実施形態におけるパッドの平面図である。            （ｂ）（ａ）のＺ-Ｚ'線に沿ったパッドの断面図である。
【図２】（ａ）本発明の第１の実施形態におけるボンディングワイヤ１が接続された状態の平面図である。            （ｂ）（ａ）のＸ−Ｘ'線に沿って切った断面図である。            （ｃ）（ａ）のＹ−Ｙ'線に沿って切った断面図である。
【図３】本発明の第１及び第２の実施形態のボンディングワイヤ接続度試験回路の図である。
【図４】本発明の第１及び第２の実施形態の判定回路の一実施例の図である。
【図５】本発明の第１及び第２の実施形態のレベル０接続度判定回路の図である。
【図６】本発明の第１及び第２の実施携帯のレベル１接続度判定回路の図である。
【図７】本発明の第１及び第２の実施形態のレベル２接続度判定回路の図である。
【図８】本発明の第１及び第２の実施形態のレベル３接続度判定回路の図である。
【図９】本発明の第１及び第２の実施形態のレベル４接続度判定回路の図である。
【図１０】本発明の第１及び第２の実施形態のレベル５接続度判定回路の図である。
【図１１】本発明の第１及び第２の実施形態の判定結果出力回路の図である。
【図１２】本発明の第１及び第２の実施形態の検査におけるフローチャートを示す図である。
【図１３】（ａ）本発明の第２の実施形態におけるパッドの平面図である。              （ｂ）（ａ）のＸ-Ｘ'線に沿ったパッドの断面図である。
【図１４】関連技術における半導体装置の構造を示す断面図である。
【図１５】（ａ）関連技術における半導体装置のチップ上の検出電極とそれらの接続状態及びワイヤボンディング不良検出の為の電気回路の平面図である。              （ｂ）（ａ）のＩ-Ｉ線に沿って切った断面図である。
【符号の説明】
【０１１６】
１：ボンディングワイヤ
２：第２の金属層で形成されるパッド領域
３：パッドと入出力バッファを接続する信号配線
４：絶縁膜
５ａ、５ｂ、５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉ、５ｊ：導電性コンタクト
６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊ：導電性コンタクトとボンディングワイヤ接続度試験回路を接続する信号配線
７：ボンディングワイヤが接続される外周
８ａ、８ｂ、８ｃ、８ｄ、８ｅ：導電性コンタクト領域のグループ
９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊ、３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ：導電性コンタクト領域
１０：ボンディングワイヤ接続度試験回路
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ：導通確認回路
１２ａ：論理回路
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ：信号配線
１４：判定回路
１５：第１の制御信号
１６：第２の制御信号
１７：第３の制御信号
１８：判定結果の出力信号
１９：接続度レベル出力信号群
１９ａ：接続度レベル出力信号の０ビット目出力信号
１９ｂ：接続度レベル出力信号の１ビット目出力信号
１９ｃ：接続度レベル出力信号の２ビット目出力信号
２０ａ、２０ｂ：Ｐ型ＭＯＳトランジスタ
２１ａ、２１ｂ：Ｎ型ＭＯＳトランジスタ
２２ａ、２２ｂ：プルアップ抵抗
２３ａ、２３ｂ：プルダウン抵抗
２４：第２の金属層で形成されるパッド領域
２５：パッドと入出力バッファを接続する信号配線
２６：絶縁膜
２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅ：導電性コンタクト
２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅ：導電性コンタクトとボンディングワイヤ接続度試験回路を接続する信号配線
２９：ボンディングワイヤが接続される外周
３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ：導電性コンタクト領域のグループ
３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ：インバータ
３３：レベル０接続度判定回路
３４：レベル０接続度判定結果の出力信号
３５：レベル１接続度判定回路
３６：レベル１接続度判定結果の出力信号
３７：レベル２接続度判定回路
３８：レベル２接続度判定結果の出力信号
３９：レベル３接続度判定回路
４０：レベル３接続度判定結果の出力信号
４１：レベル４接続度判定回路
４２：レベル４接続度判定結果の出力信号
４３：レベル５接続度判定回路
４４：レベル５接続度判定結果の出力信号
４５：判定結果出力回路
４６：５入力１出力のＡＮＤ回路
４７ａ、４７ｂ、４７ｃ、４７ｄ、４７ｅ：５入力１出力のＡＮＤ回路
４８ａ、４８ｂ、４８ｃ、４８ｄ、４８ｅ：出力信号
４９：５入力１出力のＯＲ回路
５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉ、５０ｊ：５入力１出力のＡＮＤ回路
５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆ、５１ｇ、５１ｈ、５１ｉ、５１ｊ：出力信号
５２：１０入力１出力のＯＲ回路
５３ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅ、５３ｆ、５３ｇ、５３ｈ、５３ｉ、５３ｊ：５入力１出力のＡＮＤ回路
５４ａ、５４ｂ、５４ｃ、５４ｄ、５４ｅ、５４ｆ、５４ｇ、５４ｈ、５４ｉ、５４ｊ：出力信号
５５：１０入力１出力のＯＲ回路
５６ａ、５６ｂ、５６ｃ、５６ｄ、５６ｅ：５入力１出力のＡＮＤ回路
５７ａ、５７ｂ、５７ｃ、５７ｄ、５７ｅ：出力信号
５８：５入力１出力のＯＲ回路
５９：５入力１出力のＡＮＤ回路
６０：インバータ
６１ａ、６１ｂ、６１ｃ、６１ｄ、６１ｅ：３入力１出力のＡＮＤ回路
６２ａ、６２ｂ、６２ｃ、６２ｄ、６２ｅ：出力信号
６３：３入力１出力のＯＲ回路
６４：出力信号
６５：２入力１出力のＯＲ回路
６６：２入力１出力のＯＲ回路
６７：インバータ
６８、７０、７２、７８：Ｎ型ＭＯＳトランジスタ
６９、７１、７３、７９：Ｐ型ＭＯＳトランジスタ
７４：３入力１出力のＯＲ回路
７５：出力信号
７６：２入力１出力のＡＮＤ回路
７７：出力信号
８０：検査モード設定
８１：第１の検査方法
８２：第１の検査方法の判定
８３：第２の検査方法
８４：第２の検査方法の判定
８５：半導体装置の内部回路の検査 
８６：ボンディングワイヤからの信号設定
８７：制御信号２の設定
８８：制御信号１の設定
８９：制御信号３の設定
９０：制御信号２の設定
９１：制御信号１の設定
９２：ボンディングワイヤからの信号設定
９３：制御信号３の設定
１９４：電源電位線
１９５：接地電位線
１９６：電源電位側スイッチ
１９７：接地電位側スイッチ
１９８：突起電極
１９９：絶縁膜
２００ａ：第１の分割電極
２００ｂ：第２の分割電極
２１１：ボンディングパッド
２１２：半導体基板
２１３：検出電極
２１４：表面保護膜
２１５：開口部
２１６：検出電極２１３に導通しているパッド
２１７：リード
２１８：電源
２１９：抵抗
２２０：検流計
２２１：ワイヤボンド
２２１ａ：正常なワイヤボンド
２２１ｂ：ワイヤボンドずれ
【図１】
2009272403.tif 000004
【図２】
2009272403.tif 000005
【図３】
2009272403.tif 000006
【図４】
2009272403.tif 000007
【図５】
2009272403.tif 000008
【図６】
2009272403.tif 000009
【図７】
2009272403.tif 000010
【図８】
2009272403.tif 000011
【図９】
2009272403.tif 000012
【図１０】
2009272403.tif 000013
【図１１】
2009272403.tif 000014
【図１２】
2009272403.tif 000015
【図１３】
2009272403.tif 000016
【図１４】
2009272403.tif 000017
【図１５】
2009272403.tif 000018