(57)【要約】【課題】回路が簡単で安定性が高い二乗検出回路。【解決手段】入力端子１０１と、入力端子１０１から入力された信号から平衡信号と不平衡信号とを出力する平衡−不平衡変換器１０２と、ゲート端子に平衡信号が接続され、ソース端子が接地された第１の電界効果型トランジスタ１０３と、ゲート端子に不平衡信号が接続され、ソース端子が接地された第２の電界効果型トランジスタ１０４と、第１の電界効果型トランジスタ１０３のドレイン端子と第２の電界効果型トランジスタ１０４のドレイン端子とを相互に接続しドレイン電流を出力する出力端子１１２と、を含む電流出力部１２０と、電流出力部１２０の出力線１１３と接続され、電流出力部１２０から出力されるドレイン電流を加算した加算電流を出力する電流加算部１２１と、を含む電子回路１。【選択図】図１
2009272913.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子に平衡信号の一方が接続され、ソース端子が接地された第１の電界効果型トランジスタと、
ゲート端子に前記平衡信号の他の一方が接続され、ソース端子が接地された第２の電界効果型トランジスタと、
前記第１の電界効果型トランジスタのドレイン端子と前記第２の電界効果型トランジスタのドレイン端子とを相互に接続しドレイン電流を出力する出力端子と、
を含んで構成されるｎ個（ｎは１以上の整数）の電流出力部と、
前記ｎ個の電流出力部のｎ個の前記出力端子と接続され、前記ｎ個の電流出力部から出力される前記ドレイン電流の総和に比例する信号を出力する電流加算部と、
を含む、
ことを特徴とする電子回路。
【請求項２】
請求項１に記載の電子回路において、前記電子回路は、前記ｎ個の電流出力部の前記出力端子と前記電流加算部との間に接続され、ゲート端子が第１のバイアス電圧を介して接地されたｍ個（ｍは１以上ｎ以下の整数）の第３の電界効果型トランジスタを含むことを特徴とする電子回路。
【請求項３】
ソース端子に平衡信号の一方が接続され、ゲート端子が第２のバイアス電圧を介して接地された第１の電界効果型トランジスタと、
ソース端子に前記平衡信号の他の一方が接続され、ゲート端子が前記第２のバイアス電圧を介して接地された第２の電界効果型トランジスタと、
前記第１の電界効果型トランジスタのドレイン端子と前記第２の電界効果型トランジスタのドレイン端子とを相互に接続しドレイン電流を出力する出力端子と、
を含んで構成されるｎ個（ｎは１以上の整数）の電流出力部と、
前記ｎ個の電流出力部のｎ個の前記出力端子と接続され、前記ｎ個の電流出力部から出力される前記ドレイン電流の総和に比例する信号を出力する電流加算部と、
を含む、
ことを特徴とする電子回路。
【請求項４】
請求項３に記載の電子回路において、前記電子回路は、前記ｎ個の電流出力部の前記出力端子と前記電流加算部との間に接続され、ゲート端子が第１のバイアス電圧を介して接地されたｍ個（ｍは１以上ｎ以下の整数）の第３の電界効果型トランジスタを含むことを特徴とする電子回路。
【請求項５】
請求項１から４のいずれか一項に記載の電子回路を備えて構成されることを特徴とする電子装置。
【請求項６】
請求項５に記載の電子装置において、前記電子装置は、供給されたＵＷＢ信号が担うパルスを検出する信号処理部を備えることを特徴とする電子装置。
【請求項７】
請求項５または６に記載の電子装置において、
前記電子装置は、
互いに直交する第１の信号及び第２の信号を発生するテンプレート信号発生部と、
前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、
前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、
前記第１の乗算信号から高周波成分を取り除いた第１の低域通過濾波信号を出力する第１の低域通過濾波器と、
前記第２の乗算信号から高周波成分を取り除いた第２の低域通過濾波信号を出力する第２の低域通過濾波器と、
を含んで構成されることを特徴とする電子装置。
【請求項８】
互いに直交する第１の信号及び第２の信号を発生するテンプレート信号発生部と、
前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、
前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、
前記第１の乗算信号から高周波成分を取り除いた第１の低域通過濾波信号を出力する第１の低域通過濾波器と、
前記第２の乗算信号から高周波成分を取り除いた第２の低域通過濾波信号を出力する第２の低域通過濾波器と、
請求項１から４のいずれか一項に記載の電子回路と、
を含む電子装置のパルス検出方法であって、
前記第１の低域通過濾波信号と前記第２の低域通過濾波信号とを前記電子回路により二乗和出力しパルスを検出する、
ことを特徴とする電子装置のパルス検出方法。
【請求項９】
請求項８に記載の電子装置のパルス検出方法において、供給されたＵＷＢ信号が担うパルスを検出することを特徴とする電子装置のパルス検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、電子回路を備えた電子装置、特にＵＷＢ（Ultra Wide Band）信号を受信する電子装置及び電子装置のパルス検出方法に関する。
【背景技術】
【０００２】
受信された信号の包絡線を検出しベースバンド信号を復調する回路は、古くから使用されており、様々な回路が考え出されている。包絡線は、尖頭値を結んだものであり交流成分の絶対値を平滑化して得られる。また、信号を二乗し平滑化して包絡線検出に替える方法も古くからあり、「二乗検波」などと呼ばれている。例えば特許文献１には、信号の二乗値を得る二乗検出回路とそれを使った振幅検波の方法が記載されている。
【０００３】
また、ＵＷＢ信号、特に搬送波を用いないＩＲ（Impulse Radio）によるＵＷＢ通信（以下「ＵＷＢ−ＩＲ」通信と言う）においても包絡線検出を使った受信機があり、例えば特許文献２または特許文献３においてその有効性が記載されている。これらの特許文献２または特許文献３では、整流回路と積分回路が用いられているが、これは信号の交流成分の絶対値を平滑化して包絡線を求めるものである。以降、変調された搬送波（経時的に振幅が変化する高周波の信号）についてその包絡線を検出する作用を「包絡線検出」と呼ぶことにする。また、ＵＷＢ−ＩＲ受信機において二乗検波を用いた例は見当たらない。
【０００４】
【特許文献１】特開平４−１７０８０７号公報
【特許文献２】特開２００４−３２００８３号公報
【特許文献３】特開２００５−２５２７４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の特許文献１の二乗検出回路では、バイポーラトランジスタを使うものであり大規模な集積化に適するＭＯＳトランジスタを用いるものでない。また二乗特性は、コレクタ電流に比較して信号の電流変化が十分小さい小信号が入力された場合のみに近似的に得られるのであって、大きな信号では誤差が伴うという課題がある。大きな信号を扱おうとすると、必然的に消費電力が大きくなる。さらに、回路の動作速度はあまり速くなく、ＵＷＢ−ＩＲの信号のような素子の性能限界程度に高い周波数の信号を扱う場合には適さない。また、複数の信号の二乗和を得る機能もなく、周波数変換によってベースバンドまで落とし復調を行う場合には、高い精度の位相同期が必要となる。
【０００６】
また、よく知られているように電界効果型トランジスタのドレイン電流は、その動作域が飽和領域にあるとき、ゲート電圧と閾値電圧の差の二乗に比例する。つまり、ドレイン電流Ｉｄとゲート電圧Ｖｇの関係は、閾値電圧をＶｔ、βを定数とすると、
Ｉｄ＝（１／２）β（Ｖｇ−Ｖｔ）2    ・・・（式１）
となる。
【０００７】
従って、電界効果型トランジスタの（式１）の関係を用いて信号の二乗値を得ることは可能である。すなわち、入力信号ｖｉをＶｂでバイアスしてＶｂ＝Ｖｔとなるように調整すれば、
Ｉｄ＝（１／２）β（Ｖｂ＋ｖｉ−Ｖｔ）2＝（１／２）ｖｉ2    ・・・（式２）
となり、入力信号の二乗値を得ることができる。
【０００８】
しかしながら、この場合、Ｖｂ＝Ｖｔとなるように安定にバイアスすることが困難である。Ｖｂ≠Ｖｔの場合は、
Ｉｄ＝（１／２）ｖｉ2＋ｖｉ（Ｖｂ−Ｖｔ）＋（１／２）（Ｖｂ−Ｖｔ）2    ・・・（式３）
となり、（式３）のｖｉ（Ｖｂ−Ｖｔ）および（１／２）（Ｖｂ−Ｖｔ）2が誤差となる。（１／２）（Ｖｂ−Ｖｔ）2は直流成分であるので容易にコンデンサによって排除することが可能であるが、ｖｉ（Ｖｂ−Ｖｔ）は取り除くことが困難である。
【０００９】
また、Ｖｔは、テーリングなどと呼ばれる（式１）に従わない微小電流の存在などによって、温度や電源電圧の変動に対しても変化する。さらに、Ｖｂ＝Ｖｔとなるバイアス点では、Ｉｄがきわめて微小の動作領域であり入力信号が微少である場合、動作は極めて不安定となる。
【００１０】
また、特許文献２または特許文献３のいずれも、ＵＷＢ−ＩＲ通信についての原理的な提案が開示されているに留まり、現実の実施に当たって克服することが不可避である種々の課題や、それらの解決策についてはなんら開示されていない。
【００１１】
従来の技術における問題点は、ＵＷＢ−ＩＲ通信に適用されるような高周波信号（急峻で瞬時的なパルス）に対して有効に機能する包絡線検出回路が実現できなかった点である。
【００１２】
特許文献２には、演算増幅回路とＰＮ接合ダイオードによる包絡線検出回路を使った回路例が例示されている。しかしながら、ＰＮ接合ダイオードを使用する回路は、ＵＷＢのアナログフロントエンドのワンチップ化において多用されるＣＭＯＳ半導体プロセスによりオンチップ化することが困難であり、ＩＲに用いられるような極めて細いパルスを全波整流してその包絡線を検出することは現実には不可能に近い。
【００１３】
ＵＷＢでは、素子性能の限界に及ぶ高周波が用いられるのに対し、演算増幅回路の動作可能最高速度は素子性能の限界周波数の数分の一程度であり、動作速度が絶対的に不足するためである。さらに、この種の従来の全波整流回路では、入力信号が受信機で受信される信号レベルに比較し十分に大きくないと良好に動作しない。アンテナから得られる受信信号を前置低雑音増幅回路で増幅して得られる波高値数ｍＶ程度の信号を良好に検出することは不可能に近く、前置増幅の増幅度を上げるなどの対策が必要であるが、これも周波数が高いことやシステムの複雑さや消費電力の増大等々の困難を伴う。
【課題を解決するための手段】
【００１４】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【００１５】
［適用例１］
ゲート端子に平衡信号の一方が接続され、ソース端子が接地された第１の電界効果型トランジスタと、ゲート端子に前記平衡信号の他の一方が接続され、ソース端子が接地された第２の電界効果型トランジスタと、前記第１の電界効果型トランジスタのドレイン端子と前記第２の電界効果型トランジスタのドレイン端子とを相互に接続しドレイン電流を出力する出力端子と、を含んで構成されるｎ個（ｎは１以上の整数）の電流出力部と、前記ｎ個の電流出力部のｎ個の前記出力端子と接続され、前記ｎ個の電流出力部から出力される前記ドレイン電流の総和に比例する信号を出力する電流加算部と、を含む、ことを特徴とする電子回路。
【００１６】
この構成によれば、電界効果型トランジスタの二乗特性によってゲートに入力された信号の二乗に比例した信号を取り出すことができる。電子回路は電界効果型トランジスタで構成され、ＰＮ接合を用いないために通常のＣＭＯＳ半導体プロセスによるオンチップ化が可能である。回路構成も極めてシンプルであり、さらに、ＭＯＳトランジスタの限界周波数程度の高周波高速動作が可能であり、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。また、システム一体化が容易な二乗回路が実現できる。
【００１７】
［適用例２］
上記に記載の電子回路において、前記電子回路は、前記ｎ個の電流出力部の前記出力端子と前記電流加算部との間に接続され、ゲート端子が第１のバイアス電圧を介して接地されたｍ個（ｍは１以上ｎ以下の整数）の第３の電界効果型トランジスタを含むことを特徴とする電子回路。
【００１８】
この構成によれば、第３の電界効果型トランジスタにより出力値を増幅するカスコード段を含むため、出力インピーダンスを高くすることが可能となり、大きな負荷インピーダンスで高利得の回路が実現できる。また、カスコード段によって出力側と入力側を遮蔽しミラー効果を少なくすることができ、より高い周波数での動作を可能とする。
【００１９】
［適用例３］
ソース端子に平衡信号の一方が接続され、ゲート端子が第２のバイアス電圧を介して接地された第１の電界効果型トランジスタと、ソース端子に前記不平衡信号の他の一方が接続され、ゲート端子が前記第２のバイアス電圧を介して接地された第２の電界効果型トランジスタと、前記第１の電界効果型トランジスタのドレイン端子と前記第２の電界効果型トランジスタのドレイン端子とを相互に接続しドレイン電流を出力する出力端子と、を含んで構成されるｎ個（ｎは１以上の整数）の電流出力部と、前記ｎ個の電流出力部のｎ個の前記出力端子と接続され、前記ｎ個の電流出力部から出力される前記ドレイン電流の総和に比例する信号を出力する電流加算部と、を含む、ことを特徴とする電子回路。
【００２０】
この構成によれば、電界効果型トランジスタによるゲート接地回路の二乗特性によって、ソースに入力された信号の二乗に比例した信号を取り出すことができる。ゲート接地回路は、入力インピーダンスが低く、出力インピーダンスが高い良好な周波数特性を有する増幅回路を構成できる。電子回路は、電界効果型のトランジスタで構成され、ＰＮ接合を用いないために、通常のＣＭＯＳ半導体プロセスによるオンチップ化が可能である。回路構成も極めてシンプルであり、さらに、ＭＯＳトランジスタの限界周波数程度の高周波高速動作が可能であり、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。また、システム一体化が容易な二乗回路が実現できる。
【００２１】
［適用例４］
上記に記載の電子回路において、前記電子回路は、前記ｎ個の電流出力部の前記出力端子と前記電流加算部との間に接続され、ゲート端子が第１のバイアス電圧を介して接地されたｍ個（ｍは１以上ｎ以下の整数）の第３の電界効果型トランジスタを含むことを特徴とする電子回路。
【００２２】
この構成によれば、第３の電界効果型トランジスタにより出力値を増幅するカスコード段を含むため、出力インピーダンスを高くすることが可能となり、大きな負荷インピーダンスで高利得の回路が実現できる。
【００２３】
［適用例５］
上記に記載の電子回路を備えて構成されることを特徴とする電子装置。
【００２４】
この構成によれば、電子回路によって簡単に信号の二乗値を検出することができる。また、二乗検波を用いる受信装置などの簡単かつ低電力の電子装置を実現できる。
【００２５】
［適用例６］
上記に記載の電子装置において、前記電子装置は、供給されたＵＷＢ信号が担うパルスを検出する信号処理部を備えることを特徴とする電子装置。
【００２６】
この構成によれば、電子回路によって簡単に信号の二乗値を検出することができる。特に、ＵＷＢ信号が担うパルスを検出する受信装置で簡単かつ低電力の電子装置を実現できる。
【００２７】
［適用例７］
上記に記載の電子装置において、前記電子装置は、互いに直交する第１の信号及び第２の信号を発生するテンプレート信号発生部と、前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、前記第１の乗算信号から高周波成分を取り除いた第１の低域通過濾波信号を出力する第１の低域通過濾波器と、前記第２の乗算信号から高周波成分を取り除いた第２の低域通過濾波信号を出力する第２の低域通過濾波器と、を含んで構成されることを特徴とする電子装置。
【００２８】
この構成によれば、直交する２つのテンプレート信号（第１の信号及び第２の信号）と受信信号を乗算し、高周波成分を取り除き高域を遮断することによって、それぞれのテンプレートと受信信号の相関値が得られる。これらの相関値の二乗の和は、受信信号の絶対値の二乗となるので、受信信号の絶対値を知ることができる。この場合、受信信号の搬送波との正確な同期は必要でない。上記の電子回路によって相関値の二乗の和が容易に求められるので、正確な搬送波との同期なしで信号の振幅を求めることができ、二乗検波の受信装置を簡易に構成できる。
【００２９】
［適用例８］
互いに直交する第１の信号及び第２の信号を発生するテンプレート信号発生部と、前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、前記第１の乗算信号から高周波成分を取り除いた第１の低域通過濾波信号を出力する第１の低域通過濾波器と、前記第２の乗算信号から高周波成分を取り除いた第２の低域通過濾波信号を出力する第２の低域通過濾波器と、上記に記載の電子回路と、を含む電子装置のパルス検出方法であって、前記第１の低域通過濾波信号と前記第２の低域通過濾波信号とを前記電子回路により二乗和出力しパルスを検出する、ことを特徴とする電子装置のパルス検出方法。
【００３０】
この構成によれば、直交する２つのテンプレート信号（第１の信号及び第２の信号）と受信信号を乗算し、高周波成分を取り除き高域を遮断することによって、それぞれのテンプレートと受信信号の相関値が得られる。これらの相関値の二乗の和は、受信信号の絶対値の二乗となるので、受信信号の絶対値を知ることができる。この場合、受信信号の搬送波との正確な同期は必要でない。上記の電子回路によって相関値の二乗の和が容易に求められるので、正確な搬送波との同期なしで信号の振幅を求めることができ、パルス検出ができる。
【００３１】
［適用例９］
上記に記載の電子装置のパルス検出方法において、供給されたＵＷＢ信号が担うパルスを検出することを特徴とする電子装置のパルス検出方法。
【００３２】
この構成によれば、ＵＷＢ−ＩＲにおいてはその信号の占有周波数帯が極めて広いため、テンプレート信号の周波数精度も高くなくてよい。また、搬送波の正確な位相同期も周波数同期も不要で、容易にＵＷＢ−ＩＲのパルス検出ができる。
【発明を実施するための最良の形態】
【００３３】
以下、電子回路の実施形態について図面に従って説明する。
【００３４】
（第１実施形態）
＜電子回路の構成＞
先ず、第１実施形態に係る電子回路の構成について、図１を参照して説明する。図１は、第１実施形態に係る電子回路の構成を示す回路図である。
【００３５】
図１に示すように、電子回路１は、ｎ＝１個の電流出力部１２０と電流加算部１２１とから構成されている。電流出力部１２０は、平衡−不平衡変換器（バラン、ＢＡＬＵＮ：Balance-Unbalance transformer）１０２と、第１の電界効果型トランジスタであるＮＭＯＳトランジスタ１０３と、第２の電界効果型トランジスタであるＮＭＯＳトランジスタ１０４と、コンデンサ１０５，１０６と、抵抗１０７，１０８と、バイアス電源１０９と、から構成されている。
【００３６】
入力端子１０１に入力された不平衡信号は、バラン１０２に入力され、２つの平衡信号に分離されて出力される。平衡信号の一方は、コンデンサ１０５を介してＮＭＯＳトランジスタ１０３のゲート端子に印加され、平衡信号の他の一方は、コンデンサ１０６を介してＮＭＯＳトランジスタ１０４のゲート端子に印加される。ＮＭＯＳトランジスタ１０３のゲート端子は、抵抗１０７を介してバイアス電源１０９に接続され、ＮＭＯＳトランジスタ１０４のゲート端子は、抵抗１０８を介してバイアス電源１０９に接続されている。ＮＭＯＳトランジスタ１０３，１０４の各々のソース端子は接地され、各々のドレイン端子は出力線１１３に接続されている。なお、ＮＭＯＳトランジスタ１０３，１０４は、電源およびバイアス電源の極性を逆にしてＰＭＯＳトランジスタで構成してもよい。
【００３７】
電流加算部１２１は、出力線１１３と電源電圧線１１１との間に接続された抵抗１１０で構成され、電流出力部１２０で生成された出力線１１３に流れるドレイン電流を抵抗１１０に流すことにより電圧に変換し出力端子１１２から出力する。電源電圧線１１１に印加される電源電圧をＶＤＤとする。電流加算部１２１では複数（ｎ個）の電流出力部１２０の電流の加算値を電圧に変換し出力することができる。例としてｎ＝２の場合は第５実施形態で詳述する。
【００３８】
ＮＭＯＳトランジスタ１０３，１０４のチャネル幅Ｗ、チャネル長Ｌ、トランジスタのキャリアの移動度μ、単位面積あたりのゲート容量Ｃ、ソースドレイン間印加電圧Ｖｄ、ソースゲート間印加電圧Ｖｇ、閾値電圧Ｖｔとし、ＮＭＯＳトランジスタ１０３，１０４に流れるドレイン電流Ｉｄは、Ｖｄ≧Ｖｇ−Ｖｔの場合、
Ｉｄ＝（１／２）μＣ（Ｗ／Ｌ）（Ｖｇ−Ｖｔ）2    ・・・（式４）
となり、Ｖｄ≦Ｖｇ−Ｖｔの場合、
Ｉｄ＝（１／２）μＣ（Ｗ／Ｌ）Ｖｄ｛２（Ｖｇ−Ｖｔ）−Ｖｄ｝    ・・・（式５）
となる。
【００３９】
ＰＭＯＳトランジスタとＮＭＯＳトランジスタとではキャリア移動度が異なるため、同じサイズのトランジスタでは、同じ印加電圧に対して流せるドレイン電流はＮＭＯＳトランジスタの方が多いのが普通である。Ｗ／Ｌを調整することにより、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとのバランスを取ることが可能である。印加電圧に対して流せるドレイン電流の能力は、β＝μＣ（Ｗ／Ｌ）で決まる。
【００４０】
バイアス電源１０９のバイアス電圧をＶｂとし、バラン１０２によって変換され、コンデンサ１０５を通過しＮＭＯＳトランジスタ１０３のゲート端子に印加される電圧を＋ｖｉ、コンデンサ１０６を通過しＮＭＯＳトランジスタ１０４のゲート端子に印加される電圧を−ｖｉとする。バイアス電圧Ｖｂに対して電源電圧ＶＤＤを十分高く設定すれば、ＮＭＯＳトランジスタ１０３，１０４は、Ｖｄ≧Ｖｇ−Ｖｔにて動作させることができ、（式４）が適用できる。以下、（式４）の適用範囲でＮＭＯＳトランジスタ１０３，１０４が作動するように電源電圧ＶＤＤ、バイアス電圧Ｖｂが設定されているものとする。
【００４１】
ＮＭＯＳトランジスタ１０３のドレイン電流をＩｄ１、ＮＭＯＳトランジスタ１０４のドレイン電流をＩｄ２とすると、
Ｉｄ１＝（１／２）β（Ｖｂ＋ｖｉ−Ｖｔ）2    ・・・（式６）
Ｉｄ２＝（１／２）β（Ｖｂ−ｖｉ−Ｖｔ）2    ・・・（式７）
が成り立つ。
【００４２】
従って、抵抗１１０に流れる電流Ｉ０は、
Ｉ０＝Ｉｄ１＋Ｉｄ２＝β｛ｖｉ2＋（Ｖｂ−Ｖｔ）2｝      ・・・（式８）
となる。
【００４３】
（式８）右辺の（Ｖｂ−Ｖｔ）2は直流成分であり、変化分のみを取り出せば入力信号ｖｉの二乗値が取り出せる。（式１）に従う従来の技術では、誤差として直流成分のほかにｖｉ（Ｖｂ−Ｖｔ）が残ったが、（式８）に従う電子回路１の場合は、このような排除できない誤差を含まない。従って、バイアス電圧Ｖｂは、従来例のように正確に閾値電圧Ｖｔに一致させる必要がない。（Ｖｂ−Ｖｔ）2の直流成分は、コンデンサにより簡単に排除できる。バイアス電圧Ｖｂをどのように選んでも、誤差項として簡単に排除できる直流成分しか残らないので、ＮＭＯＳトランジスタ１０３，１０４が安定に動作する領域に設定することが可能である。特に、雑音特性などを気にする場合は、ショットノイズなどのドレイン電流に依存するノイズをバイアス電圧Ｖｂを調整することにより低減することができる。
【００４４】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００４５】
本実施形態の入力信号の二乗値を求める電子回路１では、電界効果型トランジスタによって構成できるため、半導体プロセスによるオンチップ化が可能であるという特徴があり、特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００４６】
振幅が等しく互いに逆極性の入力信号を得るために、本実施形態ではバラン１０２を用いているが、これに限定されない。平衡型のアンテナから得られる信号や、差動増幅器から得られる出力信号は、上記条件を満たすのでバラン１０２を省略できる。また、差動増幅器出力の動作レベルによって出力信号が適当な直流値によって偏移されている場合は、コンデンサ１０５，１０６、抵抗１０７，１０８、バイアス電源１０９を省略することも可能である。
【００４７】
（第２実施形態）
次に、第２実施形態に係る電子回路の構成について、図２を参照して説明する。図２は、第２実施形態に係る電子回路の構成を示す回路図である。
【００４８】
図２に示すように、電子回路２は、電流出力部１２０の出力線１１３と抵抗１１０の間に、ゲート端子が第１のバイアス電圧を供給するバイアス電源２０２を介して接地されたｍ＝１個の第３の電界効果型トランジスタであるＮＭＯＳトランジスタ２０１で構成されたゲート接地増幅部１２２を接続して構成されている。
【００４９】
ＮＭＯＳトランジスタ２０１の作用によってＮＭＯＳトランジスタ１０３，１０４のドレイン電流の和は、ＮＭＯＳトランジスタ１０３，１０４のドレイン出力抵抗による分流を減じてゲインをブーストする。出力インピーダンスはより高くなり、抵抗１１０や負荷変動が大きくなってもＮＭＯＳトランジスタ１０３，１０４のドレイン電流の和をより正確に取り出せるようになる。
この電子回路２では、ＮＭＯＳトランジスタ２０１によるカスケード接続をすることによって、微弱な信号でも増幅しつつ信号の二乗値の検出が可能となる。さらに、使用される素子は、いずれも半導体プロセスによるオンチップ化が可能であり、素子の限界周波数程度の高周波高速動作も可能なので、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易なパルス検出回路が実現できる。
【００５０】
（第３実施形態）
次に、第３実施形態に係る電子回路の構成について、図３を参照して説明する。図３は、第３実施形態に係る電子回路の構成を示す回路図である。
【００５１】
図３に示すように、電子回路３は、ｎ＝１個の電流出力部３２０と電流加算部３２１とから構成されている。電流出力部３２０は、バラン３０２と、ＮＭＯＳトランジスタ３０３，３０４と、コンデンサ３０５，３０６と、抵抗３０７，３０８と、バイアス電源３０９と、から構成されている。
【００５２】
入力端子３０１に入力された不平衡信号は、バラン３０２に入力され、２つの平衡信号に分離されて出力される。平衡信号の一方は、コンデンサ３０５を介してＮＭＯＳトランジスタ３０３のソース端子に印加され、平衡信号の他の一方は、コンデンサ３０６を介してＮＭＯＳトランジスタ３０４のソース端子に印加される。ＮＭＯＳトランジスタ３０３のゲート端子及びＮＭＯＳトランジスタ３０４のゲート端子には、バイアス電源３０９が接続されている。ＮＭＯＳトランジスタ３０３のソース端子は抵抗３０７を介して接地され、ＮＭＯＳトランジスタ３０４のソース端子は抵抗３０８を介して接地されている。ＮＭＯＳトランジスタ３０３，３０４の各々のドレイン端子は、出力線３１３に接続されている。なお、ＮＭＯＳトランジスタ３０３，３０４は、電源およびバイアス電源の極性を逆にしてＰＭＯＳトランジスタで構成してもよい。
【００５３】
電流加算部３２１は、出力線３１３と電源電圧線３１１との間に接続された抵抗３１０で構成され、電流出力部３２０で生成された出力線３１３に流れるドレイン電流を抵抗３１０に流すことにより電圧に変換し出力端子３１２から出力する。電源電圧線３１１に印加される電源電圧をＶＤＤとする。電流加算部３２１では複数（ｎ個）の電流出力部３２０の電流の加算値を電圧に変換し出力することができる。例としてｎ＝２の場合は第６実施形態で詳述する。
【００５４】
バイアス電源３０９のバイアス電圧をＶｂとする。また、バラン３０２によって変換され、コンデンサ３０５を通過しＮＭＯＳトランジスタ３０３のソース端子に印加される電圧を＋ｖｉ、コンデンサ３０６を通過しＮＭＯＳトランジスタ３０４のソース端子に印加される電圧を−ｖｉとする。バイアス電圧Ｖｂに対して電源電圧ＶＤＤを十分高く設定すれば、ＮＭＯＳトランジスタ３０３，３０４はＶｄ≧Ｖｇ−Ｖｔにて動作させることができ、（式４）が適用できる。以下、（式４）の適用範囲でＮＭＯＳトランジスタ３０３，３０４が作動するように電源圧ＶＤＤ、バイアス電圧Ｖｂが設定されているものとする。
【００５５】
ＮＭＯＳトランジスタ３０３のドレイン電流をＩｄ１、ＮＭＯＳトランジスタ３０４のドレイン電流をＩｄ２とすると
Ｉｄ１＝（１／２）β（Ｖｂ−ｖｉ−Ｖｔ）2・・・（式９）
Ｉｄ２＝（１／２）β（Ｖｂ＋ｖｉ−Ｖｔ）2・・・（式１０）
が成り立つ。
【００５６】
従って、抵抗３１０に流れる電流Ｉ０は、
Ｉ０＝Ｉｄ１＋Ｉｄ２＝β｛ｖｉ2＋（Ｖｂ−Ｖｔ）2｝・・・（式１１）
となる。
【００５７】
（式１１）右辺の（Ｖｂ−Ｖｔ）2は直流成分であり、変化分のみを取り出せば入力信号ｖｉの二乗値が取り出せる。（式１）に従う従来の技術では、誤差として直流成分のほかにｖｉ（Ｖｂ−Ｖｔ）が残ったが、（式１１）に従う本第３実施形態の場合は、このような排除できない誤差を含まない。従って、バイアス電圧Ｖｂは、従来例のように正確に閾値電圧Ｖｔに一致させる必要がない。（Ｖｂ−Ｖｔ）2の直流成分は、コンデンサにより簡単に排除できる。バイアス電圧Ｖｂをどのように選んでも、誤差項としては簡単に排除できる直流成分しか残らないので、ＮＭＯＳトランジスタ３０３，３０４が安定に動作する領域に設定することが可能である。特に、雑音特性などを気にする場合は、ショットノイズなどのドレイン電流に依存するノイズをバイアス電圧Ｖｂを調整することにより低減することができる。
【００５８】
本第３実施形態の電子回路３は、ゲート接地型増幅回路をワイヤードオア接続したものと見ることができる。ゲート接地型増幅回路の特徴である低入力インピーダンス特性は、入力回路の整合設計を容易にする。
【００５９】
本第３実施形態による信号の二乗値を求める電子回路３は、電界効果型トランジスタによって構成できるため半導体プロセスによるオンチップ化が可能であるという特徴があり、特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００６０】
振幅が等しく互いに逆極性の入力信号を得るために、本第３実施形態ではバラン３０２を用いているが、これに限定されない。平衡型のアンテナから得られる信号や、差動増幅器から得られる出力信号は上記条件を満たすのでバラン３０２を省略できる。また、平衡型アンテナの出力信号のように直流成分が含まれない場合は、コンデンサ３０５，３０６、抵抗３０７，３０８を省略することも可能である。
【００６１】
（第４実施形態）
次に、第４実施形態に係る電子回路の構成について、図４を参照して説明する。図４は、第４実施形態に係る電子回路の構成を示す回路図である。
【００６２】
図４に示すように、電子回路４は、電流出力部３２０の出力線３１３と抵抗３１０の間に、ゲート端子が第２のバイアス電圧を供給するバイアス電源４０２を介して接地されたｍ＝１個の第３の電界効果型トランジスタであるＮＭＯＳトランジスタ４０１で構成されたゲート接地増幅部３２２を接続して構成されている。
【００６３】
ＮＭＯＳトランジスタ４０１の作用によってＮＭＯＳトランジスタ３０３，３０４のドレイン電流の和は、ＮＭＯＳトランジスタ３０３，３０４のドレイン出力抵抗による分流を減じてゲインをブーストする。出力インピーダンスはより高くなり、抵抗３１０や負荷変動が大きくなってもＮＭＯＳトランジスタ３０３，３０４のドレイン電流の和をより正確に取り出せるようになる。
【００６４】
この電子回路４では、ＮＭＯＳトランジスタ４０１によるカスケード接続をすることによって、微弱な信号でも増幅しつつ信号の二乗値の検出が可能となる。さらに、使用される素子は、いずれも半導体プロセスによるオンチップ化が可能であり、素子の限界周波数程度の高周波高速動作も可能なので、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易なパルス検出回路が実現できる。
【００６５】
（第５実施形態）
次に、第５実施形態に係る電子回路の構成について、図５を参照して説明する。図５は、第５実施形態に係る電子回路の構成を示す回路図である。第５実施形態では、図１の電流出力部１２０をｎ＝２個並列に電流加算部１２１に接続した二乗和回路の場合を示す。
【００６６】
図５に示すように、電子回路５は、図１の電流出力部１２０である電流出力部５２２，５２３と、電流加算部５２１と、から構成されている。電流出力部５２２，５２３は、各々、入力端子５２４，５２５を有し、各出力線５１３，５１４が並列に接続されている。電流加算部５２１は、出力線５１３と電源電圧線５１１との間に接続された抵抗５１０で構成され、電流出力部５２２，５２３で生成された出力線５１３，５１４に流れるドレイン電流を加算し抵抗５１０によって電圧信号に変換し出力端子５１５から出力する。
【００６７】
抵抗５１０の抵抗値は、２つの電流出力部５２２，５２３を並列に接続したと考え、個別の回路の場合の半分の抵抗値としてもよいし、個別の回路のときの抵抗値と同一の値をとってもよい。後者の同一抵抗値に設定した場合は、（式１１）における直流項β（Ｖｂ−Ｖｔ）2による電圧降下分が倍になる。また前者の場合は、電圧降下分の増加はないが、目的とするβｖｉ2の項を電圧に変換して取り出そうとするとその振幅値は半分になってしまう。両者を勘案して、抵抗５１０の値を第３の適当な値に設定することも可能である。また、電流の変化分のみを取り出すために抵抗の代わりにインダクタンスを用いることもできる。インダクタンスを用いると、直流項β（Ｖｂ−Ｖｔ）2による電圧降下は除去することができる。
【００６８】
入力端子５２４に入力される信号をｖｉ１、入力端子５２５に入力される信号をｖｉ２とし、バラン１０２による振幅の損失分を無視すると抵抗５１０に流れる電流Ｉ０は、電流出力部５２２の電流Ｉ０１と電流出力部５２３による電流Ｉ０２の合計となるので（式１１）を参照して、
Ｉ０＝Ｉ０１＋Ｉ０２＝β｛ｖｉ１2＋（Ｖｂ−Ｖｔ）2｝＋β｛ｖｉ２2＋（Ｖｂ−Ｖｔ）2｝＝β（ｖｉ１2＋ｖｉ２2）＋２β（Ｖｂ−Ｖｔ）2    ・・・（式１２）
となる。
【００６９】
（式１２）の右辺第１項は、ｖｉ１2とｖｉ２2の和でありこれが目的の出力となる。また、（式１２）の右辺第２項は、直流成分でありコンデンサによって容易に遮断できる。
本実施形態では電流出力部をｎ＝２個持つ場合を例示したが、ｎがそれ以上の整数であってもよい。各電流出力部からのｎ本の出力線を並列に接続し電流加算部５２１にて電流の挿話を取り抵抗５１０によって電圧信号に変換して出力端子５１５より出力する。この場合はｎ個の信号の二乗の和を出力信号として得ることができる。
【００７０】
バイアス電圧Ｖｂをどのように選んでも、誤差項としては簡単に排除できる直流成分しか残らないので、ＮＭＯＳトランジスタ１０３，１０４が安定に動作する領域に設定することが可能である。特に、雑音特性などを気にする場合は、ショットノイズなどのドレイン電流に依存するノイズをバイアス電圧Ｖｂを調整することにより低減することができる。
【００７１】
本第５実施形態の電子回路５は、ソース接地型の第１実施形態の電子回路１をワイヤードオア接続したものである。
【００７２】
本第５実施形態による信号の二乗値を求める電子回路５は、電界効果型トランジスタによって構成できるため、半導体プロセスによるオンチップ化が可能であり、特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００７３】
（第６実施形態）
次に、第６実施形態に係る電子回路の構成について、図６を参照して説明する。図６は、第６実施形態に係る電子回路の構成を示す回路図である。第６実施形態では、図３の電流出力部３２０をｎ＝２個並列に電流加算部３２１に接続した二乗和回路の場合を示す。
【００７４】
図６に示すように、電子回路６は、図３の電流出力部３２０である電流出力部６２２，６２３と、電流加算部６２１と、から構成されている。電流出力部６２２，６２３は、各々、入力端子６２４，６２５を有し、各出力線６１３，６１４が並列に接続されている。電流加算部６２１は、出力線６１３と電源電圧線６１１との間に接続された抵抗６１０で構成され、電流出力部６２２，６２３で生成された出力線６１３，６１４に流れるドレイン電流を加算し抵抗６１０によって電圧信号に変換し出力端子６１５から出力する。
【００７５】
抵抗６１０の抵抗値は、２つの電流出力部６２２，６２３を並列に接続したと考え、個別の回路の場合の半分の抵抗値としてもよいし、個別の回路のときの抵抗値と同一の値をとってもよい。後者の同一の抵抗値に設定した場合は、（式１１）における直流項β（Ｖｂ−Ｖｔ）2による電圧降下分が倍になる。また前者の場合は、電圧降下分の増加はないが、目的とするβｖｉ2の項を電圧に変換して取り出そうとするとその振幅値は半分になってしまう。両者を勘案して、抵抗６１０の値を第３の適当な値に設定することも可能である。また、電流の変化分のみを取り出すために抵抗の代わりにインダクタンスを用いることもできる。インダクタンスを用いると、直流項β（Ｖｂ−Ｖｔ）2による電圧降下は除去することができる。
【００７６】
入力端子６２４に入力される信号をｖｉ１、入力端子６２５に入力される信号をｖｉ２とし、バラン３０２による振幅の損失分を無視すると抵抗６１０に流れる電流Ｉ０は、電流出力部６２２の電流Ｉ０１と電流出力部６２３による電流Ｉ０２の合計となるので（式１１）を参照して、
Ｉ０＝Ｉ０１＋Ｉ０２＝β｛ｖｉ１2＋（Ｖｂ−Ｖｔ）2｝＋β｛ｖｉ２2＋（Ｖｂ−Ｖｔ）2｝＝β（ｖｉ１2＋ｖｉ２2）＋２β（Ｖｂ−Ｖｔ）2    ・・・（式１３）
となる。
【００７７】
（式１３）の右辺第１項は、ｖｉ１2とｖｉ２2の和でありこれが目的の出力となる。また、（式１３）の右辺第２項は、直流成分でありコンデンサによって容易に遮断できる。
本実施形態では電流出力部をｎ＝２個持つ場合を例示したが、ｎがそれ以上の整数であってもよい。各電流出力部からのｎ本の出力線を並列に接続し電流加算部６２１にて電流の挿話を取り抵抗６１０によって電圧信号に変換して出力端子６１５より出力する。この場合はｎ個の信号の二乗の和を出力信号として得ることができる。
【００７８】
バイアス電圧Ｖｂをどのように選んでも、誤差項としては簡単に排除できる直流成分しか残らないので、ＮＭＯＳトランジスタ３０３，３０４が安定に動作する領域に設定することが可能である。特に、雑音特性などを気にする場合は、ショットノイズなどのドレイン電流に依存するノイズをバイアス電圧Ｖｂを調整することにより低減することができる。
【００７９】
本第６実施形態の電子回路６は、ソース接地型の第３実施形態の電子回路３をワイヤードオア接続したものである。第３実施形態と同様に、ソース接地型増幅回路の特徴である低入力インピーダンス特性は、入力回路の整合設計を容易にする。
【００８０】
本第６実施形態による信号の二乗値を求める電子回路６は、電界効果型トランジスタによって構成できるため、半導体プロセスによるオンチップ化が可能であるという特徴があり、特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００８１】
（第７実施形態）
次に、第７実施形態に係る電子回路の構成について、図７を参照して説明する。図７は、第７実施形態に係る電子回路の構成を示す回路図である。第７実施形態では、図１の電流出力部１２０をｎ＝２個並列に接続し該電流出力部の出力電流を加算した後、ｍ＝１個のゲート接地増幅部１２２（図２）を介して電流加算部１２１に接続した二乗和回路の場合を示す。
【００８２】
図７に示すように、電子回路７は、図１の電流出力部１２０である電流出力部７２２，７２３の出力線７１３，７１４と抵抗７１０の間に、ゲート端子がバイアス電源７０２を介して接地されたＮＭＯＳトランジスタ７０１で構成されたゲート接地増幅部７２６を接続して構成されている。ＮＭＯＳトランジスタ７０１は、バイアス電源７０２によってゲートに直流バイアスされたゲート接地による増幅段であり、電流出力部７２２，７２３の出力電流を加算し増幅する。
ＮＭＯＳトランジスタ７０１の作用によって、電流出力部７２２，７２３それぞれの内部のＮＭＯＳトランジスタ１０３，１０４のドレイン出力抵抗による分流を減じてゲインをブーストする。出力インピーダンスはより高くなり、抵抗７１０や負荷変動が大きくなっても出力線７１３，７１４から流出する電流の和をより正確に取り出せるようになる。
この電子回路７では、ＮＭＯＳトランジスタ７０１によるカスケード接続をすることによって、微弱な信号でも増幅しつつ信号の二乗値の検出が可能となる。
【００８３】
（第８実施形態）
次に、第８実施形態に係る電子回路の構成について、図８を参照して説明する。図８は、第８実施形態に係る電子回路の構成を示す回路図である。第８実施形態では、図３の電流出力部３２０をｎ＝２個並列にｍ＝１個のゲート接地増幅部３２２（図４）を介して電流加算部３２１に接続した二乗和回路の場合を示す。
【００８４】
図８に示すように、電子回路８は、図３の電流出力部３２０である電流出力部８２２，８２３の出力線８１３，８１４と抵抗８１０の間に、ゲート端子がバイアス電源８０２を介して接地されたＮＭＯＳトランジスタ８０１で構成されたゲート接地増幅部８２６を接続して構成されている。ＮＭＯＳトランジスタ８０１は、バイアス電源８０２によってゲートに直流バイアスされたゲート接地による増幅段であり、電流出力部８２２，８２３の出力電流を加算し増幅する。
【００８５】
（第９実施形態）
次に、第９実施形態に係る電子回路の構成について、図９を参照して説明する。図９は、第９実施形態に係る電子回路の構成を示す回路図である。第９実施形態では、図１の電流出力部１２０をｎ＝２個並列にｍ＝２個のゲート接地増幅部１２２（図２）を介して電流加算部９２１に接続した二乗和回路の場合を示す。
【００８６】
図９に示すように、電子回路９は、図１の電流出力部１２０である電流出力部９２２の出力線９１３と抵抗９１０の間に、ゲート端子がバイアス電源９０２を介して接地されたＮＭＯＳトランジスタ９０１で構成されたゲート接地増幅部９２６を接続し、図１の電流出力部１２０である電流出力部９２３の出力線９３３と抵抗９１０の間に、ゲート端子がバイアス電源９０２を介して接地されたＮＭＯＳトランジスタ９０３で構成されたゲート接地増幅部９２７を接続して構成されている。ＮＭＯＳトランジスタ９０１，９０３は、バイアス電源９０２によってゲートに直流バイアスされたゲート接地による増幅段であり、電流出力部９２２，９２３の出力電流を増幅しその出力電流は並列接続によって加算され電流加算部９２１に入力する。
【００８７】
抵抗９１０の抵抗値は、電流出力部９２２，９２３を並列に接続したと考え、個別の回路（第２実施形態、すなわち図２）の場合の半分の抵抗値としてもよいし、個別の回路のときの抵抗値と同一の抵抗値をとってもよい。同一の抵抗値に設定した場合は、（式８）における直流項β（Ｖｂ−Ｖｔ）2による電圧降下分が倍になる。また、半分の抵抗値に設定した場合は、電圧降下分の増加はないが、目的とするβｖｉ2の項を電圧に変換して取り出そうとすると、その振幅値は半分になってしまう。両者を勘案して、抵抗９１０の抵抗値を第３の適当な値に設定することも可能である。また電流の変化分のみを取り出すために、抵抗９１０の代わりにインダクタンスを用いることもできる。インダクタンスを用いると、直流項β（Ｖｂ−Ｖｔ）2による電圧降下は除去することができる。
【００８８】
ここで、電流出力部９２２の入力端子９２４に入力される信号をｖｉ１、電流出力部９２３の入力端子９２５に入力される信号をｖｉ２とし、バラン１０２による振幅の損失分を無視（すなわちトランジスタ１０３，１０４のゲートに印加される電圧をそれぞれ±ｖｉ１，±ｖｉ２と）すると、抵抗９１０に流れる電流Ｉ０は、電流出力部９２２の電流Ｉ０１と電流出力部９２３による電流Ｉ０２の合計となるので（式８）を参照して、
Ｉ０＝Ｉ０１＋Ｉ０２＝β｛ｖｉ１2＋（Ｖｂ−Ｖｔ）2｝＋β｛ｖｉ２2＋（Ｖｂ−Ｖｔ）2｝＝β（ｖｉ１2＋ｖｉ２2）＋２β（Ｖｂ−Ｖｔ）2    ・・・（式１４）
となり、（式１２）と同様の結果が得られる。（式１４）の右辺第１項は、ｖｉ１2とｖｉ２2の和であり、これが目的の出力である。また、（式１４）の右辺第２項は、直流成分であり、コンデンサによって容易に遮断できる。
【００８９】
バイアス電圧Ｖｂをどのように選んでも、誤差項としては簡単に排除できる直流成分しか残らないので、ＮＭＯＳトランジスタ１０３，１０４が安定に動作する領域に設定することが可能である。特に、雑音特性などを気にする場合は、ショットノイズなどのドレイン電流に依存するノイズをバイアス電圧Ｖｂを調整することにより低減することができる。
【００９０】
本第９実施形態の電子回路９は、ゲート接地型のカスケード段を有する第２実施形態の電子回路２をワイヤードオア接続したものである。カスケード段の働きによって、微弱の信号でも有効に検出できる。また、電流出力部９２２，９２３の出力インピーダンスはより高められるため、出力インピーダンスによる分流が減って電流加算による誤差を少なくすることができる。また低い入力インピーダンス特性によって入力回路のマッチング設計が容易になる。
【００９１】
本第９実施形態による信号の二乗値を求める電子回路９は、電界効果型トランジスタによって構成できるため、半導体プロセスによるオンチップ化が可能であり、特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００９２】
（第１０実施形態）
次に、第１０実施形態に係る電子回路の構成について、図１０を参照して説明する。図１０は、第１０実施形態に係る電子回路の構成を示す回路図である。第１０実施形態では、図３の電流出力部３２０をｎ＝２個並列にｍ＝２個のゲート接地増幅部３２２（図４）を介して電流加算部３２１に接続した二乗和回路の場合を示す。
【００９３】
図１０に示すように、電子回路１０は、図３の電流出力部３２０である電流出力部１０２２の出力線１０１３と抵抗１０１０の間に、ゲート端子がバイアス電源１００２を介して接地されたＮＭＯＳトランジスタ１００１で構成されたゲート接地増幅部１０２６を接続し、図３の電流出力部３２０である電流出力部１０２３の出力線１０３３と抵抗１０１０の間に、ゲート端子がバイアス電源１００４を介して接地されたＮＭＯＳトランジスタ１００３で構成されたゲート接地増幅部１０２７を接続して構成されている。ＮＭＯＳトランジスタ１００１，１００３は、バイアス電源１００２，１００４によってゲートに直流バイアスされたゲート接地による増幅段であり、電流出力部１０２２，１０２３の出力電流を加算し増幅する。
【００９４】
（第１１実施形態）
次に、第１１実施形態に係る電子回路を備えた電子装置である受信装置の構成について、図１１及び図１２を参照して説明する。図１１は、第１１実施形態に係る受信装置の構成を示す回路図である。図１２は、第１１実施形態に係る受信装置の動作を示すタイミング図である。
【００９５】
本第１１実施形態では、ＵＷＢ−ＩＲのパルス信号として矩形のパルスを搬送波周波数ｆｃの正弦波によって乗算した図１２の受信信号ａに示すような波形を用いる場合を例に説明するが、これに限ったものではない。ＩＲ信号として多用されるガウシアンモノパルス、エルミートパルス、あるいはそれらのｎ階微分波形、さらに、それらに搬送波周波数ｆｃの正弦波を乗算しスペクトルを周波数軸上で移動したパルス、その他のパルスでもよい。特に、搬送波周波数ｆｃの正弦波を乗算して得られるパルスは、直流成分を含まず、スペクトルが搬送波周波数ｆｃを中心に対称であるなどの理由で多用される。本第１１実施形態では、最も簡単な矩形パルスに正弦波を乗算して得られるパルスをＩＲ信号として使用するＵＷＢ−ＩＲの受信装置（電子装置）を例に説明する。
【００９６】
図１１に示すように、受信装置１１は、アンテナ１１０１と、低雑音増幅回路（ＬＮＡ：Low Noise Amplifier）１１０２と、二乗回路１１０３（図１〜４）と、低域通過濾波器（ＬＰＦ：Low-Pass Filter）１１０４と、信号処理部である判別回路１１０５と、から構成されている。
【００９７】
アンテナ１１０１によって受信された受信信号ａ（図１２）は、ＬＮＡ１１０２によって増幅される。平衡出力を持つＬＮＡ１１０２を増幅回路として構成とすると、図１〜図４に示したバラン１０２，３０２を省略することができる。二乗回路１１０３は、受信信号ａを二乗し、二乗信号ｂ（図１２）を出力する。ＬＰＦ１１０４は、二乗信号ｂの高周波成分を除去し、ＬＰＦ信号ｃ（図１２）を出力する。ＬＰＦ１１０４は、積分回路を用いてもよい。判別回路１１０５は、ＬＰＦ信号ｃの二値化処理を行い、二値化信号ｄ（図１２）を出力し、パルスの有無を検出できる。
【００９８】
ＵＷＢ−ＩＲでは、送信する情報のビット１または０に応じて、パルスを送る送らないを制御するようにすれば、ＯＯＫ（On-Off-Keying）と呼ばれる変調方式となる。また、送信ビット情報に応じてパルスの位置を制御すれば、ＰＰＭ（Pulse Position Modulation：パルス位置変調）と呼ばれる変調方式となる。上記受信装置１１の構成では、送信されたパルスの有無、または位置を検出できるのでＵＷＢ−ＩＲの復調ができる。判別回路１１０５によって検出されたパルスにより、次に受信されるパルス信号のタイミングが予想できるとそれまでの期間回路の動作を信号１１０７で停止させ、受信装置１１の消費電力を削減することが可能である。
【００９９】
本第１１実施形態のように二乗回路１１０３を用いれば、ＵＷＢ−ＩＲ通信を簡単に実現できる受信装置１１を構成できる。受信装置１１で使用される回路は、どれもＣＭＯＳによる半導体集積回路などで集積化が可能であり、高信頼かつ低価格の受信装置実現が可能である。
【０１００】
本第１１実施形態による受信装置１１の構成は、また振幅変調による信号の受信装置に使用することも可能である。その場合、判別回路１１０５は不要であり、ＬＰＦ１１０４に受信信号の包絡線が出力される。すなわち、振幅変調信号からその包絡線を検出することが可能であり、これは振幅変調信号の復調に他ならない。
【０１０１】
（第１２実施形態）
次に、第１２実施形態に係る電子回路を備えた電子装置である受信装置の構成について、図１３及び図１４を参照して説明する。図１３は、第１２実施形態に係る受信装置の構成を示す回路図である。図１４は、第１２実施形態に係る受信装置の動作を示すタイミング図である。
【０１０２】
図１３に示すように、受信装置１３は、アンテナ１３０１と、ＬＮＡ１３０２と、ミキサ１３０３，１３０４と、ＬＰＦ１３０５，１３０６と、二乗和回路１３０７（図５〜１０）と、テンプレート発生回路１３０８と、判別回路１３０９と、ＡＤ変換回路１３１１と、から構成されている。
【０１０３】
本第１２実施形態も第１１実施形態と同様に、ＵＷＢ−ＩＲのパルス信号として矩形のパルスを搬送波周波数ｆｃの正弦波によって乗算した図１４の受信信号ａに示すような波形を用いる場合を例に説明するが、これに限ったものではない。ＩＲ信号として多用されるガウシアンモノパルス、エルミートパルス、あるいはそれらのｎ階微分波形、さらにそれらに搬送波周波数ｆｃの正弦波を乗算しスペクトルを周波数軸上で移動したパルス、その他のパルスでもよい。特に、搬送波周波数ｆｃの正弦波を乗算して得られるパルスは直流成分を含まず、スペクトルが搬送波周波数ｆｃを中心に対称であるなどの理由で多用される。本第１２実施形態では、最も簡単な矩形パルスに正弦波を乗算して得られるパルスをＩＲ信号として使用するＵＷＢ−ＩＲの受信装置１３を例に説明する。
【０１０４】
受信装置１３を構成する際の復調の方法として、同期検波と呼ばれる方法がある。この方法は、受信機側で用意したテンプレートと受信信号との相関を計算し相関値から送信されてきた情報を抽出するものである。相関値は、テンプレートと受信信号を乗算しその結果をさらに積分して得られる。積分は、ローパスフィルタによる高域の除去と同様の効果があり、しばしば積分はローパスフィルタによって代用される。
【０１０５】
本第１２実施形態は、二乗和回路（図５〜１０）を用いた同期検波のＵＷＢ−ＩＲ受信装置である。
【０１０６】
アンテナ１３０１によって受信されたＵＷＢ−ＩＲ信号である受信信号ａ（図１４）は、差動のＬＮＡ１３０２によって増幅され、ミキサ１３０３，１３０４に入力される。それぞれのミキサ１３０３，１３０４は、テンプレート発生回路１３０８によって発生された直交する２つのテンプレート信号と乗算され、乗算波形ｂ，ｃ（図１４）を出力する。これらの乗算波形ｂ，ｃは、ＬＰＦ１３０５，１３０６によって高周波成分を取り除かれたＬＰＦ信号ｄ，ｅ（図１４）を二乗和回路１３０７に入力し、それぞれのＬＰＦ信号ｄ，ｅの二乗和が二乗和信号ｆ（図１４）として出力される。この二乗和信号ｆは、受信信号ａの包絡線の二乗値に等しい。ＬＰＦ１３０５，１３０６は、積分回路を用いることもできる。この二乗和信号ｆから判別回路１３０９でパルスの有無を判別することによって、受信した信号から送信されてきた情報を取り出し復元し、出力端子１３１０より復元信号ｇ（図１４）として出力することができる。
【０１０７】
ＬＮＡ１３０２、ミキサ１３０３，１３０４、テンプレート発生回路１３０８の信号は、平衡型の信号（差動信号）を扱うことができる平衡型回路で構成すれば、二乗和回路１３０７に入力される信号は平衡型の信号となり、図５〜１０のバラン１０２，３０２を省略することができる。
【０１０８】
判別回路１３０９は、また受信装置全体の動作の制御も行う。すなわち、復元した復元信号ｇの情報に基づき、次に受信信号ａがやってくるタイミングが予測できれば、それまでの時間、制御信号ｈ１，ｈ２，ｈ３により回路の動作を停止させ消費電力の節約を図ることができる。テンプレート発生回路１３０８で発生するテンプレート信号は、信号が受信されるであろう時間だけ間欠的に発生させてもよいし、予測できない時は連続的に発生させてもよい。
【０１０９】
以下、上記のような構成で、正確な周波数および位相の同期なしで信号の振幅（の二乗値）が検出できることを上記説明の補足として式を用いて説明する。
【０１１０】
まず、ＵＷＢ−ＩＲ信号として上述の矩形のパルス（パルス幅をＴｐとする）を搬送波周波数ｆｃで乗算した信号が時間間隔Ｔｂ毎に送信されてくるものとすると、受信されるＵＷＢ−ＩＲ信号Ｓは、ｎＴｂ≦ｔ≦ｎＴｂ＋Ｔｐの期間は、Ｓ＝ｃｏｓ（２πｆｃｔ）で表され、ｎＴｂ＋Ｔｐ＜ｔ＜（ｎ＋１）Ｔｂの期間は、Ｓ＝０で表すことができる。ここで、ｔは時間、ｎは整数である。図１４の受信信号ａが、この波形である。
【０１１１】
また、テンプレート発生回路１３０８で発生する直交する２つのテンプレート信号をＰＩ，ＰＱとすると、ＰＩ＝ｃｏｓ｛（ωｃ＋Δω）ｔ＋φ｝、ＰＱ＝ｓｉｎ｛（ωｃ＋Δω）ｔ＋φ｝と表すことができる。ここで、ωｃ＝２πｆｃ、Δω＝２πΔｆｃであり、Δｆｃはテンプレート信号の搬送波周波数ｆｃとの誤差である。またφは位相が一致していないことを表す位相差である。
【０１１２】
ミキサ１３０３，１３０４の出力ＩＦＩ、ＩＦＱは、それぞれＳとＰＩ、ＰＱとの乗算であるので、ｎＴｂ≦ｔ≦ｎＴｂ＋Ｔｐの期間は、
ＩＦＩ＝ＳＰＩ＝ｃｏｓ（ωｃｔ）ｃｏｓ｛（ωｃ＋Δω）ｔ＋φ｝＝（１／２）｛ｃｏｓ（（２ωｃ＋Δω）ｔ＋φ）＋ｃｏｓ（Δωｔ＋φ）｝      ・・・（式１５）
ＩＦＱ＝ＳＰＱ＝ｃｏｓ（ωｃｔ）ｓｉｎ｛（ωｃ＋Δω）ｔ＋φ｝＝（１／２）｛ｓｉｎ（（２ωｃ＋Δω）ｔ＋φ）＋ｓｉｎ（Δωｔ＋φ）｝      ・・・（式１６）
で表され、ｎＴｂ＋Ｔｐ＜ｔ＜（ｎ＋１）Ｔｂの期間は、ＩＦＩ＝ＩＦＱ＝０となる。図１４の乗算波形ｂ，ｃが、この波形である。
【０１１３】
ＬＰＦ１３０５，１３０６は、この信号から高周波成分、すなわち（式１５）、（式１６）の右辺から第１項を取り除く。従って、ＬＰＦ１３０５，１３０６を通過したＩＦＩ、ＩＦＱのそれぞれの信号をＩＦＩ’、ＩＦＱ’とすると、ｎＴｂ≦ｔ≦ｎＴｂ＋Ｔｐの期間は、
ＩＦＩ’＝（１／２）ｃｏｓ（Δωｔ＋φ）      ・・・（式１７）
ＩＦＱ’＝（１／２）ｓｉｎ（Δωｔ＋φ）      ・・・（式１８）
となり、ｎＴｂ＋Ｔｐ＜ｔ＜（ｎ＋１）の期間は、ＩＦＩ’＝ＩＦＱ’＝０となる。ここでＬＰＦによる信号の遅延は無視した。図１４のＬＰＦ信号ｄ，ｅが、この波形である。よって、二乗和回路１３０７の出力をＢとすると、ｎＴｂ≦ｔ≦ｎＴｂ＋Ｔｐの期間は、
Ｂ＝ＩＦＩ’2＋ＩＦＱ’2＝（１／４）｛ｃｏｓ2（Δωｔ＋φ）＋ｓｉｎ2（Δωｔ＋φ）｝＝１／４      ・・・（式１９）
となり、ｎＴｂ＋Ｔｐ＜ｔ＜（ｎ＋１）の期間は、Ｂ＝０となり、搬送波周波数ｆｃの誤差Δｆｃおよび位相ずれφに関係なく、ＵＷＢ−ＩＲ信号が受信された時に振幅１／４のパルスが出力される。
【０１１４】
また、ＢＰＭのように搬送波の位相に対して変調がかかっている場合においても、
Φ＝ｔａｎ-1（ＩＦＩ’／ＩＦＱ’）      ・・・（式１９）
を計算することによって容易に知ることができる。（式１９）の計算において（ＩＦＩ’／ＩＦＱ’）の値は１〜２ビットの分解能があれば十分であり、簡単なコンパレータによるＡＤ変換回路１３１１によって簡単に知ることができる。ＡＤ変換回路１３１１は、ＢＰＭのためのＡＤ変換回路１３１１であり、ＬＰＦ１３０５，１３０６の出力値をＡＤ変換し、判別回路１３０９にてＵＷＢ−ＩＲ信号Ｓの絶対値の二乗を表す二乗和回路１３０７の出力とともに、ＡＤ変換回路１３１１の出力によって移送情報を抽出し復調する。なお、ＯＯＫやＰＰＭの場合は、ＡＤ変換回路１３１１の省略は可能である。
【０１１５】
以上述べたように、二乗和回路１３０７を使用すると、正確な位相、周波数の同期なしで同期検波を行うことができる。これによって、受信装置１３の構造を著しく簡略化することができる。
【０１１６】
（第１３実施形態）
次に、第１３実施形態に係る電子回路を備えた電子装置である受信装置の構成について、図１５を参照して説明する。図１５は、第１３実施形態に係る受信装置の構成を示す回路図である。
【０１１７】
上記第１２実施形態では、直交する２つのテンプレート信号を用いる場合について説明した。上記第１２実施形態を、２以上の複数の直交するテンプレート信号を用いる場合に拡張することができる。
【０１１８】
ＵＷＢ−ＩＲ通信に限らず、一般に信号をｎ次元（ｎは整数、または無限大）空間上の１点を表す位置ベクトルとみて、その解析や処理を行うことが可能である。本第１３実施形態の説明は、この手法を用いて行う。当業者においてこのような手法は自明であるが、確認のためにこの手法によって従来の技術を見たときにどのようになるか以下に概説する。
【０１１９】
いくつかの数字を並べ括弧で括ったものをベクトルといい、方向と大きさを持った量を表すことができる。信号波形の例えば１シンボル区間において、所定の間隔でサンプリングすると、ｎ個のサンプリング値ｓ１，ｓ２，・・・ｓｎが得られる。このサンプリング値を順に並べ括弧でくくったもの（ｓ１，ｓ２，・・・ｓｎ）は、ベクトルである。ｎ個の数字が並んでいるのでｎ次元ベクトルであり、ｎ次元空間内の座標を表すことができる。今これをｓ→と表記すると、ｓ→＝（ｓ１，ｓ２，・・・ｓｎ）となる。ベクトルｓ→は、信号を表すことも、また位置ベクトルとして位置も表すことができるので、単に「信号ｓ→」、「点ｓ→」と記すこともある。
【０１２０】
ｎ次元空間では、ｎ個の線形独立なベクトルのセットを選ぶことができ、この空間内の任意のベクトルは、それらの線形結合として表すことができる。特に、絶対値１で互いに直交するｎ個のベクトルのセットは正規直交基底と呼ばれる。これをｅ１→、ｅ２→、・・・ｅｎとすると、任意のベクトルｘ→は、
ｘ→＝（ｘ→、ｅ１→）ｅ１→＋（ｘ→、ｅ２→）ｅ２→＋・・・＋（ｘ→、ｅｎ→）ｅｎ→      ・・・（式２０）
のように表すことができる。ここで（ｘ→、ｙ→）はベクトルｘ→とｙ→の内積を表す。この式は、ｎ次元空間上に座標軸としてｅ１→、ｅ２→、・・・ｅｎ→を取った時、点Ｘを表す位置座標が（（ｘ→、ｅ１→）、（ｘ→、ｅ２→）、・・・（ｘ→、ｅｎ→））となることを示している。ｅ１→、ｅ２→、・・・ｅｎ→として周期Ｔの整数ｉ分の１の三角関数のセットを用いたものが、離散的フーリエ級数展開である。ここで、ｉは１≦ｉ≦ｎの整数である。
【０１２１】
今、（式２０）右辺の任意のｍ個の項を省略し、ｋ＝ｎ−ｍ項だけで近似する場合を考えると、
ｘ’→＝（ｘ→、ｅ１→）ｅ１→＋（ｘ→、ｅ２→）ｅ２→＋・・・＋（ｘ→、ｅｋ→）ｅｋ→      ・・・（式２１）
となる。
【０１２２】
ｘ→をｘ’→で近似する時、ｅｉ→（ただしｉは１≦ｉ≦ｋの整数）の係数を上記のように（ｘ→、ｅｉ→）にした時に、誤差ｘ→−ｘ’→の絶対値の二乗（エネルギーの誤差）が最小となることが知られている。
【０１２３】
ベクトルｘ→の大きさは、その絶対値の二乗値を計算するのが便利である。それ自身との内積（ｘ→，ｘ→）を計算することによって、簡単に知ることができる。また、（式２０）から容易に、
（ｘ→，ｘ→）＝  Σ（ｘ→、ｅｉ→）2    ・・・（式２２）
となることも分かる（Σは、ｉ＝１〜ｎの総和）。
【０１２４】
従来の相関検波では、受信信号ｒ→とテンプレートｐ０→，ｐ１→との相関、すなわち、内積を計算することにより、ｒ→とｐ０→，ｐ１→の「類似度合」を知り復調していた。ここでｐ０→，ｐ１→は、それぞれ送信される情報がビット０、ビット１であることを表すテンプレートである。テンプレートとｒ→が一致する時、その値が最も大きくなるので、両者を比較し送信された情報をより高い精度で知ることができる。ただし、従来の同期検波では、ｒ→とｐ０→，ｐ１→のタイミングを完全に一致させる必要があった。また、ｎ次元空間内のベクトルｒ→は、ｐ０→とｐ１→の張る２次元部分空間内（またはそのごく近傍）にあることが必要である。一般に送信側でテンプレート数ｋを多くすると、シンボルあたりで伝送できる情報量を多くすることができるが、受信装置のみでｋを増やしても良い。この場合、ｒ→の存在が許容される範囲はｎ次元空間内におけるｋ次元部分空間に拡張されるためより同期精度やテンプレート信号の選び方などの自由度が増す。
【０１２５】
ｒ→の位相情報は、以下のようにして求めることができる。すなわち、｛（ｘ→、ｅｉ→）｜ｉは１≦ｉ≦ｋの整数｝は、ｋ次元部分空間上の位置座標を表わし、規格化によって｛ｅｉ｝に対するｒ→の方向余弦が求まる。多くの場合、信号シンボルのベクトルは、なるべくシンボル間の距離が大きくなるように配置され、ｎ次元空間内で原点を中心に対称となるように配置される。上記第１２実施形態のｋ＝２の場合は、（式１９）で得られたが、これはＵＷＢ−ＩＲ信号ＳのＰＩ，ＰＱに対する方向余弦の比を求めているにすぎない。ＢＰＭの場合は、信号シンボルが原点を中心に対称の位置の２点に取られるので、ＩＦＩ’，ＩＦＱ’は１ビットＡＤ変換にてその符号（相関値が正か負か）が分かれば復調が可能であった。すなわち、受信された信号がｋ次元部分空間内のどの象限に存在するかが分かれば、復調できる。ＳＮ比が悪い場合やテンプレートの精度や搬送波周波数、位相のずれが大きいときには、ｋ＝２では精度良いＡＤ変換が必要であったが、ｋを多くすると選択自由度が増して１ビットＡＤ変換でも（すなわちその符号が正か負かが分かるだけで）正確に判定できるようになる。
【０１２６】
以上の説明ではｒ→や｛ｐｉ→｝は、ｎ個のサンプリングによって得られるｎ次元ベクトル、すなわち離散的（時間）関数として説明した。しかし、上記説明は、よく知られている線形代数の技法によって一般の信号のような連続関数でも適用できることに注意したい。その場合は、サンプリング数ｎを無限大とした極限（無限大次元）を考える。内積は、離散量の場合は積和が用いられるが、連続量の場合はその極限として積分が用いられる。
【０１２７】
図１５に示すように、受信装置１５は、アンテナ１５０１と、ＬＮＡ１５０２と、ｋ個の相関回路１５０８，１５０９，・・・１５１０と、二乗和回路１５０６（図５〜１０）と、ＡＤ変換回路１５０７と、判別回路１５１１と、から構成されている。
【０１２８】
アンテナ１５０１で受信された受信信号は、ＬＮＡ１５０２によって増幅され、ｋ個の相関回路１５０８，１５０９，・・・１５１０に送られる。ＬＮＡ１５０２の出力信号ベクトルを、ｒ→とする。
【０１２９】
ｋ個の相関回路１５０８，１５０９，・・・１５１０の構成は同じなので、相関回路１５０８についてその構成を詳述する。相関回路１５０８は、テンプレート発生回路１５０５と乗算回路１５０３と積分回路（またはＬＰＦ）１５０４とによって構成される。テンプレート発生回路１５０５は、テンプレートｐ１→を発生し、乗算回路１５０３にて受信信号ｒ→と乗算され、積分回路１５０４にて積分することで相関値ρ１を得る。相関値ρ１は、スカラー量である。同様に、相関回路１５０９は、受信信号ｒ→とテンプレートｐ２→の相関値ρ２を出力し、・・・、相関回路１５１０は、受信信号ｒ→とテンプレートｐｋ→の相関値ρｋを出力する。これらの相関値ρ１，ρ２，・・・ρｋは、二乗和回路１５０６及びＡＤ変換回路１５０７に入力される。
【０１３０】
二乗和回路１５０６では、（式２２）に基づきｒ→の絶対値が出力される。この場合、二乗和回路１５０６は、図１〜４の電子回路１〜４をｋ個ワイヤードオア接続したｋ入力の二乗和回路である。（ｋ＝２の場合は図５〜図１０に例示した。ｋ＞２の場合も電流出力部を必要数並列接続すればよい。）判別回路１５１１では、二乗和回路１５０６及びＡＤ変換回路１５０７の出力値から送信された情報を推定し復調する。
【０１３１】
判別回路１５１１では、受信装置１５全体の制御も受け持ち、受信信号で得られるタイミングから次に信号受信の期待できるタイミングを推定し、テンプレートを起動したり、受信信号がない時には装置の電源をオフにして消費電力の節約を図ったりする。また、通信のリンクの始まりにおいて捕捉を行う。さらに、送受信で搬送波周波数がずれている時は、テンプレートとのずれが受信毎にずれていくが、この位相ずれの補正も行う。すなわち、ＡＤ変換回路１５０７によって前回受信したｒ→の（ｋ次元空間内の）位置から次に受信されるべき信号位置を推定できるので、それらを基に補正していく。
【０１３２】
本第１３実施形態では、受信装置１５の構成においてそのテンプレート数を多くすることができるので、正確な搬送波周波数、位相の同期なしで、また低分解能の簡単なＡＤ変換回路１５０７も用いても、復調の際の精度をより高めることができる。以上述べたように、二乗和回路１５０６によって受信機の構造を著しく簡略化することができる。
【図面の簡単な説明】
【０１３３】
【図１】第１実施形態に係る電子回路の構成を示す回路図。
【図２】第２実施形態に係る電子回路の構成を示す回路図。
【図３】第３実施形態に係る電子回路の構成を示す回路図。
【図４】第４実施形態に係る電子回路の構成を示す回路図。
【図５】第５実施形態に係る電子回路の構成を示す回路図。
【図６】第６実施形態に係る電子回路の構成を示す回路図。
【図７】第７実施形態に係る電子回路の構成を示す回路図。
【図８】第８実施形態に係る電子回路の構成を示す回路図。
【図９】第９実施形態に係る電子回路の構成を示す回路図。
【図１０】第１０実施形態に係る電子回路の構成を示す回路図。
【図１１】第１１実施形態に係る受信装置の構成を示す回路図。
【図１２】第１１実施形態に係る受信装置の動作を示すタイミング図。
【図１３】第１２実施形態に係る受信装置の構成を示す回路図。
【図１４】第１２実施形態に係る受信装置の動作を示すタイミング図。
【図１５】第１３実施形態に係る受信装置の構成を示す回路図。
【符号の説明】
【０１３４】
１〜１０…電子回路、１０１…入力端子、１０２…バラン、１０３，１０４…ＮＭＯＳトランジスタ、１０５，１０６…コンデンサ、１０７，１０８…抵抗、１０９…バイアス電源、１１０…抵抗、１１１…電源電圧線、１１２…出力端子、１１３…出力線、１２０…電流出力部、１２１…電流加算部、１２２…ゲート接地増幅部、２０１…ＮＭＯＳトランジスタ、２０２…バイアス電源、３０１…入力端子、３０２…バラン、３０３，３０４…ＮＭＯＳトランジスタ、３０５，３０６…コンデンサ、３０７，３０８…抵抗、３０９…バイアス電源、３１０…抵抗、３１１…電源電圧線、３１２…出力端子、３１３…出力線、３２０…電流出力部、３２１…電流加算部、３２２…ゲート接地増幅部、４０１…ＮＭＯＳトランジスタ、４０２…バイアス電源、５１０…抵抗、５１１…電源電圧線、５１３，５１４…出力線、５１５…出力端子、５２１…電流加算部、５２２，５２３…電流出力部、５２４，５２５…入力端子、６１０…抵抗、６１１…電源電圧線、６１３，６１４…出力線、６１５…出力端子、６２１…電流加算部、６２２，６２３…電流出力部、６２４，６２５…入力端子、７０１…ＮＭＯＳトランジスタ、７０２…バイアス電源、７１０…抵抗、７１３，７１４…出力線、７１５…出力端子、７２２，７２３…電流出力部、７２６…ゲート接地増幅部、８０１…ＮＭＯＳトランジスタ、８０２…バイアス電源、８０７…二乗和回路、８１０…抵抗、８１３，８１４…出力線、８１５…出力端子、８２２，８２３…電流出力部、８２６…ゲート接地増幅部、９０１，９０３…ＮＭＯＳトランジスタ、９０２…バイアス電源、９１０…抵抗、９１３…出力線、９２２，９２３…電流出力部、９２４，９２５…入力端子、９２６，９２７…ゲート接地増幅部、９３３…出力線、１００１，１００３…ＮＭＯＳトランジスタ、１００２，１００４…バイアス電源、１０１０…抵抗、１０１３…出力線、１０２２，１０２３…電流出力部、１０２６，１０２７…ゲート接地増幅部、１０３３…出力線、１１０１…アンテナ、１１０２…ＬＮＡ、１１０３…二乗回路、１１０４…ＬＰＦ、１１０５…判別回路、１１０７…信号、１３０１…アンテナ、１３０２…ＬＮＡ、１３０３，１３０４…ミキサ、１３０５，１３０６…ＬＰＦ、１３０７…二乗和回路、１３０８…テンプレート発生回路、１３０９…判別回路、１３１０…出力端子、１３１１…ＡＤ変換回路、１５０１…アンテナ、１５０２…ＬＮＡ、１５０３…乗算回路、１５０４…積分回路、１５０５…テンプレート発生回路、１５０６…二乗和回路、１５０７…ＡＤ変換回路、１５０８，１５０９…相関回路、１５１１…判別回路。
【図１】
2009272913.tif 000003
【図２】
2009272913.tif 000004
【図３】
2009272913.tif 000005
【図４】
2009272913.tif 000006
【図５】
2009272913.tif 000007
【図６】
2009272913.tif 000008
【図７】
2009272913.tif 000009
【図８】
2009272913.tif 000010
【図９】
2009272913.tif 000011
【図１０】
2009272913.tif 000012
【図１１】
2009272913.tif 000013
【図１２】
2009272913.tif 000014
【図１３】
2009272913.tif 000015
【図１４】
2009272913.tif 000016
【図１５】
2009272913.tif 000017