(57)【要約】【課題】線路導体とコネクタ芯線の接合部における特性インピーダンス不整合による伝送特性悪化を防止する安価な半導体素子収納用パッケージを提供する。【解決手段】基体１１と、この上面に接合される枠体１２と、この一側壁に設けるアダプタ１９と、これに設ける貫通孔に嵌合される同軸コネクタ２２と、このコネクタ芯線２５の枠体内部に突出する一方の端部を接合するための線路導体２８を上面に設ける誘電体基板２７を具備する半導体素子収納用パッケージ１０において、誘電体基板２７が複数の誘電体部材３０、３０ａの多層構造からなり、この間にグランド導体膜３１、３１ａ、３１ｂを有すると共に、線路導体２８に接合されるコネクタ芯線２５の接合部の部位に相当する上層の誘電体部材３０の下面、又は下層の誘電体部材３０ａの上面に設けるグランド導体膜３１ａに誘電体部材３０、３０ａが開口から露出する開口部３２を有する。【選択図】図１
2009076829.tif 000002
【特許請求の範囲】
【請求項１】
上面に半導体素子を搭載するための載置部を備える金属製の基体と、該基体の上面に前記載置部を囲繞するように接合される金属製の枠体と、該枠体の一側壁に設ける切り欠き部に嵌合される金属製のアダプタと、該アダプタに設ける貫通孔に嵌合される同軸コネクタと、該同軸コネクタのコネクタ芯線の前記枠体内部に突出する一方の端部を接合するための線路導体を上面の相対向する両端縁に延設して設ける誘電体基板を具備する半導体素子収納用パッケージにおいて、
前記誘電体基板が複数の誘電体部材の多層構造からなり、該誘電体部材間にグランド導体膜を有すると共に、上層の前記誘電体部材の上面に設ける前記線路導体に接合される前記コネクタ芯線の接合部の部位に相当する上層の前記誘電体部材の下面、又は下層の前記誘電体部材の上面に設ける前記グランド導体膜に前記誘電体部材が開口から露出する開口部を有することを特徴とする半導体素子収納用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信分野用の半導体素子や、マイクロ波帯、ミリ波帯等の高周波信号で駆動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【背景技術】
【０００２】
大容量信号を高速通信させるために用いられる半導体素子収納用パッケージは、高周波信号を流すことができる形態のものが必要となる。このような半導体素子収納用パッケージには、本体がセラミック製や、金属製等からなるのものが必要となる。
図３（Ａ）〜（Ｃ）を参照しながら、例えば、基体や枠体が金属製の従来の半導体素子収納用パッケージを説明する。ここに、図３（Ａ）は半導体素子収納用パッケージの平面図、図３（Ｂ）はＣ−Ｃ’線拡大縦断面図、図３（Ｃ）はＤ−Ｄ’線拡大横断面図である。
図３（Ａ）〜（Ｃ）に示すように、半導体素子収納用パッケージ５０は、基体５１に放熱性に優れた金属製の部材、枠体５２にセラミックと熱膨張係数が近似する金属製の部材を用いている。そして、半導体素子収納用パッケージ５０は、上面に半導体素子を搭載するための載置部５３を備える基体５１と、基体５１の上面に載置部５３を囲繞するようにろう付け接合される枠体５２を具備し、載置部５３に、例えば、レーザーダイオード等の発光素子からの光波を搬送波として用いるような半導体素子を搭載できるようにしている。また、半導体素子収納用パッケージ５０は、枠体５２の側壁に穿設された貫通孔に、金属部材からなり光ファイバーの光の入出口となる金属製固定部材５４を挿入してろう付け接合している。更に、半導体素子収納用パッケージ５０は、金属製固定部材５４が接合された枠体５２の側壁に隣接する側壁に穿設された窓枠状切り欠き部に、アルミナ（Ａｌ２Ｏ３）等のセラミック材からなるフィードスルー基板５５を接合している。このフィードスルー基板５５は、載置部５３側から枠体５２の外側にかけて導通して形成される導体パターン５６、５６ａを備えている。枠体５２の外側部分の導体パターン５６ａには、外部からの電気的接続をするための金属部材からなる外部接続端子５７をろう付け接合している。
【０００３】
この半導体素子収納用パッケージ５０は、フィードスルー基板５５を設けた側壁と対向する枠体５２の側壁に穿設された切り欠き部に金属製のアダプタ５８が嵌合して接合されている。このアダプタ５８には、内部に段差５９、５９ａを備える貫通孔６０、６０ａ、６０ｂの段差５９に同軸コネクタ６１の外周が金属製筒体６２からなるコネクタ芯線支持部６３が当接され、中間の貫通孔６０ａに金属製筒体６２が嵌合して接合されている。そして、同軸コネクタ５８は、コネクタ芯線支持部６３の軸線中心部にコネクタ芯線６４を絶縁体で固定して有している。コネクタ芯線６４は、一方の端部を枠体５２の内部に突出し、他方の端部をパッケージの外側に突出させるように設けられている。枠体５２の内部側のアダプタ５８に設ける台座部６５上には、アルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等のセラミックや、樹脂等の誘電体部材からなる誘電体基板６６が下面に設けるグランド導体膜（図示せず）を介して接合されている。また、誘電体基板６６の上面には、コネクタ芯線６２の延設方向に沿って相対向する両端縁に延設して設けられる線路導体６７に、同軸コネクタ６１のコネクタ芯線６４の一方の端部が接合されている。また、半導体素子収納用パッケージ５０には、半導体素子を実装した後、蓋体を接合して載置部５３内を気密に封止するための接合部の基台となる金属製のシールリング６８が枠体５２の上方に接合されている。
【０００４】
上記の半導体素子収納用パッケージ５０には、載置部５３に半導体素子が搭載され、半導体素子とフィードスルー基板５５の載置部５３側の導体パターン５６とボンディングワイヤ等で接続し、外部接続端子５７と半導体素子とを電気的に導通状態にしている。また、半導体素子と同軸コネクタ６１間は、半導体素子と、誘電体基板６６の一方の主面側にマイクロストリップ線として設ける線路導体６７や、グランド導体膜（図示せず）等をボンディングワイヤ等で接続して電気的に導通状態にしている。更に、光ファイバー部材を金属製固定部材５４に接続した後、シールリング６８の上面に金属板等からなる蓋体をろう付け接合することで半導体装置を形成している。
【０００５】
大量の情報量を流すための半導体装置に用いる半導体素子収納用パッケージ５０は、例えば、４０ＧＨｚ相当の高周波信号を流す必要があり、同軸コネクタ６１と誘電体基板６６の装着の必要性がより高くなっている。また、この半導体素子収納用パッケージ５０は、コネクタ芯線６４の接合信頼性向上や、製造過程におけるコネクタ芯線６４と誘電体基板６６の接合ずれの考慮の必要から、コネクタ芯線６４接続部の線路導体６７幅をコネクタ芯線６４の直径よりも大きくしている。
【０００６】
従来の半導体素子収納用パッケージには、同軸コネクタのコネクタ芯線とそれが接続される誘電体基板の線路導体との接合部における高周波信号の反射損失を低減させるために、同軸コネクタのコネクタ芯線とそれが接続される誘電体基板の線路導体との接合部の下方の部位の誘電体基板の下方にスリット部を設ける構成が提案されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開２００４−１４６４０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前述したような従来の半導体素子収納用パッケージにおいては、次のような問題がある。
（１）従来の半導体素子収納用パッケージは、誘電体基板の線路導体と、コネクタ芯線の接合部の特性インピーダンス不整合による伝送特性悪化の問題があった。そこで、この接合部の特性インピーダンス不整合は、誘電体基板の厚さを厚くする方向で調整して、例えば、５０Ω等の所定の値にすることで不整合を低減させることが考えられる。しかしながら、この場合には、誘電体基板の厚さ増加による放射損失が増大する問題が発生し、結果的に伝送特性悪化を解消できなくなっている。
（２）特開２００４−１４６４０７号公報で開示されるような半導体素子収納用パッケージは、誘電体基板の下方にスリット部を設けるための特段の作業を必要とするので、誘電体基板が高価なものとなって、半導体素子収納用パッケージのコストアップとなっている。
【０００９】
本発明は、かかる事情に鑑みてなされたものであって、線路導体とコネクタ芯線の接合部における特性インピーダンス不整合による伝送特性悪化を防止する安価な半導体素子収納用パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的に沿う本発明に係る半導体素子収納用パッケージは、上面に半導体素子を搭載するための載置部を備える金属製の基体と、基体の上面に載置部を囲繞するように接合される金属製の枠体と、枠体の一側壁に設ける切り欠き部に嵌合される金属製のアダプタと、アダプタに設ける貫通孔に嵌合される同軸コネクタと、同軸コネクタのコネクタ芯線の枠体内部に突出する一方の端部を接合するための線路導体を上面の相対向する両端縁に延設して設ける誘電体基板を具備する半導体素子収納用パッケージにおいて、誘電体基板が複数の誘電体部材の多層構造からなり、誘電体部材間にグランド導体膜を有すると共に、上層の誘電体部材の上面に設ける線路導体に接合されるコネクタ芯線の接合部の部位に相当する上層の誘電体部材の下面、又は下層の誘電体部材の上面に設けるグランド導体膜に誘電体部材が開口から露出する開口部を有する。
【発明の効果】
【００１１】
請求項１記載の半導体素子収納用パッケージは、誘電体基板が複数の誘電体部材の多層構造からなり、誘電体部材間にグランド導体膜を有すると共に、上層の誘電体部材の上面に設ける線路導体に接合されるコネクタ芯線の接合部の部位に相当する上層の誘電体部材の下面、又は下層の誘電体部材の上面に設けるグランド導体膜に誘電体部材が開口から露出する開口部を有するので、線路導体とコネクタ芯線の接合部の下方がグランド導体膜を設けない誘電体基板の状態となり、線路導体とコネクタ芯線の接合部の特性インピーダンスを所定の、例えば、５０Ωに近づけることが誘電体基板の厚さを大きくすることなく可能で、放射損失の増大を防止する優れた伝送特性を有する安価なパッケージを提供できる。
【発明を実施するための最良の形態】
【００１２】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの平面図、Ａ−Ａ’線拡大縦断面図、Ｂ−Ｂ’線拡大横断面図、図２（Ａ）〜（Ｄ）はそれぞれ同半導体素子収納用パッケージの誘電体基板の斜視図、上層上面拡大平面図、上層下面又は下層上面拡大平面図、下層下面拡大平面図である。
【００１３】
図１（Ａ）〜（Ｃ）に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ１０は、基体１１に放熱性に優れた金属製の部材、例えば、銅−タングステン（Ｃｕ−Ｗ）、枠体１２にセラミックと熱膨張係数が近似する金属製の部材、例えば、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）や、４２アロイ（Ｆｅ−Ｎｉ系合金）等を用いている。この半導体素子収納用パッケージ１０は、上面に半導体素子を搭載するための載置部１３を備える基体１１と、この基体１１の上面に載置部１３を囲繞するように接合される枠体１２を具備している。そして、半導体素子収納用パッケージ１０は、載置部１３に、例えば、レーザーダイオード等の発光素子からの光波を搬送波として用いるような半導体素子を搭載できるようにしている。
【００１４】
また、半導体素子収納用パッケージ１０は、枠体１２の側壁に穿設された貫通孔に、ＫＶや、４２アロイ等の金属部材からなり光ファイバーの光の入出口となる金属製固定部材１４を挿入してろう付け接合している。更に、半導体素子収納用パッケージ１０は、金属製固定部材１４が接合された枠体１２の側壁に隣接する側壁に穿設された窓枠状切り欠き部に、アルミナ（Ａｌ２Ｏ３）等のセラミック材からなるフィードスルー基板１５を接合している。このフィードスルー基板１５は、載置部１３側から枠体１２の外側にかけて導通して形成される導体パターン１６、１６ａを備えている。この導体パターン１６、１６ａは、タングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点金属の導体ペーストを用い、セラミックグリーンシートにスクリーン印刷した後、セラミックと同時焼成して形成されている。枠体１２の外側部分の導体パターン１６ａには、外部からの電気的接続をするためのＫＶや、４２アロイ等の金属部材からなる外部接続端子１７をろう付け接合している。また、枠体１２の内側部分の導体パターン１６には、半導体素子を搭載させた後、ボンディングワイヤ等で接続させて、外部接続端子１７と半導体素子間の電気的接続をするために設けられている。
【００１５】
この半導体素子収納用パッケージ１０は、フィードスルー基板１５を設けた側壁と対向する枠体１２の側壁に穿設された切り欠き部１８にＫＶや、４２アロイ等の金属製のアダプタ１９が嵌合してろう付け接合されている。このアダプタ１９には、内部に段差２０、２０ａを備える貫通孔２１、２１ａ、２１ｂの段差２０に同軸コネクタ２２の外周が金属製筒体２３からなるコネクタ芯線支持部２４が当接され、中間の貫通孔２１ａに金属製筒体２３が嵌合して接合されている。そして、同軸コネクタ２２は、コネクタ芯線支持部２４の軸線中心部にコネクタ芯線２５を絶縁体で固定して有している。コネクタ芯線２５は、一方の端部を枠体１２の内部に突出し、他方の端部をパッケージの外側に突出させるように設けられている。
【００１６】
半導体素子収納用パッケージ１０は、コネクタ芯線２５の一方の端部を枠体１２の内部側のアダプタ１９に設ける台座部２６上に設けられるアルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等のセラミックや、樹脂等からなる誘電体基板２７の上層の誘電体部材３０（図２参照）の上面に形成されている線路導体２８にろう付け接合している。この誘電体基板２７の線路導体２８は、コネクタ芯線２５の延設方向に沿って相対向する両端縁に延設して設けられており、この一方の端縁側にコネクタ芯線２５の一方の端部が接合されている。なお、この半導体素子収納用パッケージ１０には、半導体素子を実装した後、蓋体（図示せず）を接合して載置部１３内を気密に封止するための接合部の基台となる金属製のシールリング２９が枠体１２や、アダプタ１９の上方に接合されている。
【００１７】
ここで、図２（Ａ）〜（Ｄ）を参照しながら、上記の半導体素子収納用パッケージ１０の誘電体基板２７を詳細に説明する。図２（Ａ）〜（Ｄ）に示すように、誘電体基板２７は、複数層、例えば、２層の誘電体部材３０、３０ａが積層された多層構造からなっている。そして、誘電体基板２７には、上層の誘電体部材３０の上面に線路導体２８にマイクロストリップ線路構造を形成させるために、通常、線路導体２８を挟むようにしてグランド導体膜３１と、誘電体部材３０、３０ａ間である上層の誘電体部材３０の下面、又は下層の誘電体部材３０ａの上面に形成するグランド導体膜３１ａを有している。また、この誘電体基板２７は、下層の誘電体部材３０ａの下面全面に形成するグランド導体膜３１ｂを有している。
【００１８】
この誘電体基板２７は、上層の誘電体部材３０の上面に設ける線路導体２８に接合されるコネクタ芯線２５の接合部の部位に相当する下方の上層の誘電体部材３０の下面、又は下層の誘電体部材３０ａの上面に形成するグランド導体膜３１ａに、誘電体部材３０、３０ａが開口から露出する開口部３２を有している。この誘電体基板２７は、上記のこれらのグランド導体膜３１、３１ａ、３１ｂのそれぞれの間を電気的に導通状態を形成するために誘電体部材３０、３０ａに貫通孔を設けてこの貫通孔に金属導体を充填して形成するビア導体（図示せず）を有している。なお、誘電体基板２７には、誘電体部材３０、３０ａが、例えば、セラミックからなる場合には、上記の線路導体２８や、グランド導体膜３１、３１ａ、３１ｂや、ビア導体等の導体金属にタングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点金属からなる導体ペーストが用いられている。そして、誘電体基板２７は、それぞれの誘電体部材３０、３０ａ用のセラミックグリーンシートにスクリーン印刷でパターンを形成した後、全てを重ね合わせて積層した後、セラミックグリーンシートと高融点金属を同時焼成して形成している。また、上記の誘電体基板２７は、２層の誘電体部材３０、３０ａで形成される場合で説明したが、誘電体部材が３層以上であってもよく、中間層の開口部３２を設けるグランド導体膜３１ａを有する誘電体部材が複数層設けるものであってもよい。
【００１９】
上記の誘電体基板２７の開口部３２の大きさは、特に限定されるものではないが、幅がコネクタ芯線２５の直径の１／２〜５倍、長さがコネクタ芯線２５接合部の長さの１／５〜２倍程度であるのが好ましい。コネクタ芯線２５接合部は、接合部の下方の誘電体基板２７内に容量を上昇させる要因である導体金属を設けない構造として、例えば、特性インピーダンスを５０Ωに近づけることが可能となると共に、誘電体基板２７の厚みを厚くする必要がないので、放射損失の増大を防止することができる。
【実施例】
【００２０】
本発明者は、複数層からなる誘電体基板２７の上層の厚さを０．２５ｍｍとし、下層との間に開口部３２を有するグランド導体膜３１ａを配した実施例のコネクタ芯線２５接合部の特性インピーダンスについて、０〜６０ＧＨＺの周波数帯域における反射ＭａｇＳ１１、通過ＭａｇＳ２１、及びエネルギー放射の割合について、有限要素法を使用したシミュレーション解析を行った。また、併せて、誘電体基板２７の上層の厚さを０．２５ｍｍとし、下層との間に開口部３２を設けないグランド導体膜３１ａを配した従来例と、誘電体基板２７の上層の厚さを０．３５ｍｍとし、下層との間に開口部３２を有するグランド導体膜３１ａを配した比較例について同様なコネクタ芯線２５接合部の特性インピーダンスについて、０〜６０ＧＨＺの周波数帯域における反射ＭａｇＳ１１、通過ＭａｇＳ２１、及びエネルギー放射の割合について、有限要素法を使用したシミュレーション解析を行った。その結果のグラフを表１、表２、表３に示す。
【００２１】
【表１】
2009076829.tif 000003
【００２２】
【表２】
2009076829.tif 000004
【００２３】
【表３】
2009076829.tif 000005
【００２４】
表１、表２に示すように、高周波数帯域における反射ＭａｇＳ１１と、通過ＭａｇＳ２１は、コネクタ芯線２５接合部の特性インピーダンスを所定の、例えば、５０Ωに近づけることが可能なことから、実施例が高周波数帯域で従来例及び比較例より不整合を低減できることが確認された。また、表３に示すように、高周波数帯域におけるエネルギー放射の割合は、実施例が誘電体基板２７の厚さを厚くすることがなく、誘電体基板２７の厚さを厚くした比較例より放射損失を低減できると共に、誘電体基板２７の厚さを同じとする従来例より放射損失の増加があるものの少ないことが確認された。
【産業上の利用可能性】
【００２５】
本発明の半導体素子収納用パッケージは、半導体素子を実装して誘電体基板の線路導体と、同軸コネクタのコネクタ芯線の接合部における特性インピーダンス不整合による特性悪化を防止して通過させるための高周波用半導体モジュールと用いることができる。
【図面の簡単な説明】
【００２６】
【図１】（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの平面図、Ａ−Ａ’線拡大縦断面図、Ｂ−Ｂ’線拡大横断面図である。
【図２】（Ａ）〜（Ｄ）はそれぞれ同半導体素子収納用パッケージの誘電体基板の斜視図、上層上面拡大平面図、上層下面又は下層上面拡大平面図、下層下面拡大平面図である。
【図３】（Ａ）〜（Ｃ）はそれぞれ従来の半導体素子収納用パッケージの平面図、Ｃ−Ｃ’線拡大縦断面図、Ｄ−Ｄ’線拡大横断面図である。
【符号の説明】
【００２７】
１０：半導体素子収納用パッケージ、１１：基体、１２：枠体、１３：載置部、１４：金属製固定部材、１５：フィードスルー基板、１６、１６ａ：導体パターン、１７：外部接続端子、１８：切り欠き部、１９：アダプタ、２０、２０ａ：段差、２１、２１ａ、２１ｂ：貫通孔、２２：同軸コネクタ、２３：金属製筒体、２４：コネクタ芯線支持部、２５：コネクタ芯線、２６：台座部、２７：誘電体基板、２８：線路導体、２９：シールリング、３０、３０ａ：誘電体部材、３１、３１ａ、３１ｂ：グランド導体膜、３２：開口部
【図１】
2009076829.tif 000006
【図２】
2009076829.tif 000007
【図３】
2009076829.tif 000008