(57)【要約】      （修正有）【課題】ＳＴＩ構造において、トレンチ形状を損なうことなく、トレンチ内へのシリコン酸化膜の埋め込み性を向上することができる半導体装置の製造方法を提供する。【解決手段】基板１１上にマスク層パターンを形成し、前記マスク層パターンをマスクにして前記基板にトレンチを形成し、前記トレンチに埋め込み酸化膜を形成して素子分離構造を形成する半導体装置の製造方法において、  前記マスク層パターンを形成する際に、前記マスク層パターンの側壁面を曲面に成形してから、前記トレンチに前記埋め込み酸化膜を形成することを特徴とする半導体装置の製造方法。【選択図】図４
2009076641.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマスク層パターンを形成する工程と、
前記マスク層パターンの上面を曲面に形成する工程と、
上面が曲面に成形された前記マスク層パターンをマスクにして前記基板にトレンチを形成する工程と、
前記トレンチに埋め込み酸化膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
基板上にマスク層パターンを形成する工程と、
前記マスク層パターンの上面を曲面に形成する工程と、
上面が曲面に成形された前記マスク層パターンをマスクにして前記基板にトレンチを形成する工程と、
前記トレンチに埋め込み酸化膜を形成する工程と、
を有して素子分離構造を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
基板上にマスク用シリコン酸化膜とシリコン窒化膜とを順次積層形成する工程と、
前記シリコン窒化膜をパターニングして窒化膜パターンを形成する工程と、
前記窒化膜パターンの上面を曲面に成形する工程と、
上面が曲面に成形された前記窒化膜パターンをマスクにして、前記マスク用シリコン酸化膜をエッチングして基板表面を露出させる工程と、
上面が曲面に成形された前記窒化膜パターンをマスクにして、表面が露出した前記基板にトレンチを形成する工程と、
前記トレンチに埋め込み酸化膜を形成する工程と、
を有して素子分離構造を形成することを特徴とする半導体装置の製造方法。
【請求項４】
前記窒化膜パターンの上面を曲面に成形する工程の後、
上面が曲面に成形された前記窒化膜パターンを覆うようにサイドウォール用シリコン酸化膜を形成する工程と、
前記サイドウォール用シリコン酸化膜を異方性ドライエッチングして、前記窒化膜パターンの側壁にサイドウォールを形成すると同時に前記マスク用シリコン酸化膜をエッチングして前記基板表面を露出させる工程と、
をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記窒化膜パターンの上面を曲面に成形する工程は、ＣＦ４ガスとＣＨ２Ｆ２ガスとを少なくとも含有する高周波プラズマを用いた異方性ドライエッチング工程を含むことを特徴とする請求項３乃至４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの半導体装置の記憶素子は、トランジスタおよびキャパシタで構成されている。トランジスタはシリコン基板上に形成されるが、トランジスタの形成領域を分離する手段としては、半導体基板にトレンチを形成し、このトレンチ内に絶縁膜を埋め込む所謂ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造が知られている。ＳＴＩ構造を形成するには、例えば下記特許文献１〜３に記載されているような手法を用いることができる。
【０００３】
ところが、近年の半導体回路の高集積化および半導体素子の微細化に伴って、ＳＴＩ構造を形成する素子間のスペース幅がますます狭くなっており、素子分離のためのトレンチのアスペクト比（深さ／幅寸法）が大きくなっている。このため、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）ＣＶＤ法によるトレンチ内への埋め込みシリコン酸化膜形成において、シリコン酸化膜の埋め込みが不完全となり、ボイドが発生するという問題がある。
【０００４】
以下、従来のＳＴＩ構造の形成方法を、図面を参照して説明する。まず、図１３に示すように、シリコン基板１１１の上にシリコン酸化膜１１２およびシリコン窒化膜１１３を形成する。次に、図１４（ａ）に示すように、シリコン窒化膜１１３をパターニングしてマスク１１３ａとし、シリコン酸化膜１１２およびシリコン基板１１１をエッチングして、トレンチ１１６を形成する。
【０００５】
次に、図１５（ａ）および図１５（ｂ）に示すように、トレンチ１１６の面内を酸化してシリコン酸化膜１１７を形成後、ＨＤＰ−ＣＶＤ法によって埋め込みシリコン酸化膜１１８を形成する。このとき、トレンチ１１６のアスペクト比が大きいと、トレンチ１１６内へのシリコン酸化膜の埋め込みが不完全になって、ボイド２００が発生してしまう。次に、図１６に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行って平坦化する。このとき、埋め込みシリコン酸化膜１１８に、ボイド由来の凹部２２０が形成されてしまう。
さらに、ゲート絶縁膜およびゲート電極（ゲート配線）１２１を順次形成し、ソースおよびドレインを形成し、層間絶縁膜を形成し、更にビット配線１２２およびビットコンタクト１２３を形成すると、図１７に示すような半導体装置１００が形成される。このとき、埋め込みシリコン酸化膜１１８にボイド由来の凹部２２０があるので、ゲート配線１２１を形成すると、凹部２２０の内部にゲート配線１２１のエッチング残りが生じ、隣接するゲート配線１２１が短絡してしまう場合がある。
【０００６】
一方、特許文献４では、埋設性を向上させるＳＴＩ構造の形成方法として、トレンチ内への埋め込み酸化膜形成の直前にトレンチの上部を異方性の強いドライエッチング（エッチバック）処理して開口部を丸める方法が開示されている。
【特許文献１】特開２０００−０９１４２０号公報
【特許文献２】特開２００２−０３３３８１号公報
【特許文献３】特開２００６−２０３０３５号公報
【特許文献４】特開２０００−０３１２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献４で開示されたＳＴＩ構造の形成方法では、トレンチの上部をエッチバック処理する際に、トレンチ内部のシリコン基板もエッチングされてしまうため、所望のトレンチ形状の形成が困難であるという問題があった。
【０００８】
本発明は、上記の課題を解決するためになされたものであって、ＳＴＩ構造において、トレンチ形状を損なうことなく、トレンチ内へのシリコン酸化膜の埋め込み性を向上することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の半導体装置の製造方法は、基板上にマスク層パターンを形成する工程と、マスク層パターンの上面を曲面に形成する工程と、上面が曲面に成形されたマスク層パターンをマスクにして基板にトレンチを形成する工程と、トレンチに埋め込み酸化膜を形成する工程とを有することを特徴とする。
【００１０】
また、本発明の半導体の製造方法は、基板上にマスク層パターンを形成する工程と、マスク層パターンの上面を曲面に形成する工程と、上面が曲面に成形されたマスク層パターンをマスクにして基板にトレンチを形成する工程と、トレンチに埋め込み酸化膜を形成する工程とを有して素子分離構造を形成することを特徴とする。
【００１１】
さらに、本発明の半導体の製造方法は、基板上にマスク用シリコン酸化膜とシリコン窒化膜とを順次積層形成する工程と、シリコン窒化膜をパターニングして窒化膜パターンを形成する工程と、窒化膜パターンの上面を曲面に成形する工程と、上面が曲面に成形された窒化膜パターンをマスクにして、マスク用シリコン酸化膜をエッチングして基板表面を露出させる工程と、上面が曲面に成形された窒化膜パターンをマスクにして、表面が露出した基板にトレンチを形成する工程と、トレンチに埋め込み酸化膜を形成する工程と、
を有して素子分離構造を形成することを特徴とする。
【００１２】
更にまた、本発明の半導体の製造方法は、窒化膜パターンの上面を曲面に成形する工程の後、上面が曲面に成形された窒化膜パターンを覆うようにサイドウォール用シリコン酸化膜を形成する工程と、サイドウォール用シリコン酸化膜を異方性ドライエッチングして、前記窒化膜パターンの側壁にサイドウォールを形成すると同時にマスク用シリコン酸化膜をエッチングして前記基板表面を露出させる工程とをさらに含むことが好ましく、窒化膜パターンの上面を曲面に成形する工程は、ＣＦ４ガスとＣＨ２Ｆ２ガスとを少なくとも含有する高周波プラズマを用いた異方性ドライエッチング工程を含むことが好ましい。
【００１３】
本発明では、トレンチ内に埋め込みシリコン酸化膜を形成する際に、側壁面を曲面に成形されたマスクを用いるため、ボイド等の不具合が生じることなく、トレンチ内へのシリコン酸化膜の埋め込み性を向上することができる。また、側壁面を曲面に成形されたマスクを用いるため、マスクの下のシリコン基板の形状を損なうことがなく、設計値に対して寸法ばらつきの小さいトレンチを形成することができる。
【００１４】
さらに、本発明では、シリコン窒化膜に対して異方性エッチング処理をする際、マスク用シリコン酸化膜が保護層となるため、トレンチ形成前にシリコン基板にダメージを与えることがなく、深さのばらつきが少ないトレンチを形成することができる。
【発明の効果】
【００１５】
本発明によれば、ＳＴＩ構造において、トレンチ形状を損なうことなく、トレンチ内へのシリコン酸化膜の埋め込み性を向上することができる半導体装置の製造方法を提供することが出来る。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態である半導体装置の製造方法について、図１から図１１を参照して説明する。尚、以下の説明において参照する図は、本実施形態の半導体装置の製造方法を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の製造方法における各部の寸法関係とは異なる場合がある。
【００１７】
本実施形態の半導体装置の製造方法は、基板上にマスク層パターンを形成する工程と、
前記マスク層パターンの上面を曲面に成形する工程と、上面が曲面に成形された前記マスク層パターンをマスクにして前記基板にトレンチを形成する工程と、前記トレンチに埋め込み酸化膜を形成する工程ことにより概略構成され、これにより素子分離構造を形成するものである。
より具体的には、基板上にマスク用シリコン酸化膜とシリコン窒化膜とを順次積層形成する工程と、前記シリコン窒化膜をパターニングして窒化膜パターンを形成する工程と、前記窒化膜パターンの上面を曲面に成形する工程と、上面が曲面に成形された前記窒化膜パターンをマスクにして、前記マスク用シリコン酸化膜をエッチングし基板表面を露出させる工程と、上面が曲面に成形された前記窒化膜パターンをマスクにして、表面が露出した前記基板にトレンチを形成する工程と、前記トレンチに埋め込み酸化膜を形成する工程と、から概略構成される。
また、前記窒化膜パターンの上面を曲面に成形する工程の後、上面が曲面に成形された前記窒化膜パターンを覆うようにサイドウォール用シリコン酸化膜を形成する工程と、前記サイドウォール用シリコン酸化膜を異方性ドライエッチングして、前記窒化膜パターンの側壁にサイドウォールを形成すると同時に前記マスク用シリコン酸化膜をエッチングして前記基板表面を露出させる工程と、をさらに含むことが好ましい。
また、前記窒化膜パターンの上面を曲面に成形する工程は、ＣＦ４ガスとＣＨ２Ｆ２ガスとを少なくとも含有する高周波プラズマを用いた異方性ドライエッチング工程を含むことが好ましい。
以下、各工程について説明する。
【００１８】
（シリコン窒化膜およびマスク用シリコン酸化膜の形成工程）
まず、図１に示すように、基板（シリコン基板）１１上にマスク用シリコン酸化膜１２およびシリコン窒化膜１３を順次成膜して、シリコン窒化膜１３およびシリコン酸化膜１２からなる積層膜２０を形成する。
【００１９】
マスク用シリコン酸化膜１２は、熱酸化法等の公知の手法によって成膜することができる。また、シリコン酸化膜１２の膜厚は、特に限定されるものではないが、８〜１２ｎｍの範囲であることが好ましい。
一方、シリコン窒化膜１３は、ＣＶＤ法等の公知の手法によって成膜することができる。シリコン窒化膜１３の膜厚は、１２０〜１５０ｎｍの範囲であることが好ましい。これは、窒化膜パターン１３ａを異方性ドライエッチング（エッチバック）処理する際に、窒化膜パターン１３ａの膜厚が減少することを想定して、従来のＳＴＩ形成方法での膜厚よりも厚く成膜するものである。なお、シリコン窒化膜１３の膜厚は上記範囲に限定されるものではなく、エッチバック処理後の窒化膜パターン１３ｂの膜厚が、後述の平坦化処理工程において、ＣＭＰ処理のストッパーとして機能する必要最小限の膜厚（例えば５０ｎｍ程度）に成膜されていればよい。
【００２０】
（シリコン窒化膜のパターニング工程）
次に、シリコン窒化膜１３のパターニング工程では、図２に示すように、シリコン窒化膜１３上にフォトレジストを塗布、露光、現像を行い、フォトレジストパターン１４を形成する。ここで、フォトレジストパターン１４のＬ／Ｓ（Ｌｉｎｅ  ａｎｄ  Ｓｐａｃｅ）は、特に限定されるものではない。
【００２１】
次に、図３に示すように、このフォトレジストパターン１４をマスクとして、シリコン窒化膜１３をパターニングすることにより、窒化膜パターン１３ａを形成するとともに、マスク用シリコン酸化膜１２を露出させる。尚、本実施形態では、シリコン窒化膜１３のみをパターニングし、シリコン酸化膜１２のパターニングは行わない。これは、後述する窒化膜パターン１３ａのエッチバック処理工程において、シリコン酸化膜１２をシリコン基板１１の保護層として用いるためである。そして、窒化膜パターン１３ａの形成後に、フォトレジストパターン１４を除去する。
【００２２】
（窒化膜パターンの上面を曲面に成形する工程）
次に、図４に示すように、窒化膜パターン１３ａを、高周波プラズマを用いた異方性ドライエッチング（エッチバック）処理する。エッチバック処理することで、窒化膜パターン１３ａの上面を曲面に成形された窒化膜パターン１３ｂが形成される。
例えば、初期膜厚１２０ｎｍの窒化膜パターン１３ａを初期膜厚の約半分程度（６０ｎｍ）エッチバック処理することで、半径６０ｎｍの円が内接したような丸みを有する形状の窒化膜パターン１３ｂが形成される。
【００２３】
尚、窒化膜パターン１３ａの上面を曲面に成形する工程は、窒化膜パターン１３ａの形成後であって、後述のマスク用シリコン酸化膜１２をエッチングして基板表面を露出させる前に実施されることが好ましい。窒化膜パターン１３ａのエッチバック処理時に、マスク用シリコン酸化膜１２がシリコン基板１１の保護層として機能するため、エッチバック処理の際、シリコン基板１１のエッチングを防止することができる。このため、後述のトレンチ形成工程においてトレンチ深さのばらつきを低減することができる。
【００２４】
また、窒化膜パターン１３ａのエッチバック処理条件は、マスク用シリコン酸化膜１２が貫通してシリコン基板１１が露出しないように、シリコン酸化膜１２との選択比が高い条件であることが好ましい。本実施形態では、プロセスガスとして、ＣＦ４、ＣＦ４／ＣＨＦ３等のようなフッ素系ガスを少なくとも含んでいることが好ましい。さらには、上記プロセスガスにＣＨ２Ｆ２ガスが添加されていることがより好ましい。プロセスガスに少なくともフッ素系ガスが含まれていると、シリコン酸化膜に対する選択比がおよそ１〜２となる。さらに、プロセスガスにＣＨ２Ｆ２ガスが添加されていると、選択比はおよそ７〜１０となるため好ましい。
【００２５】
さらに、本実施形態のエッチバック条件として、例えば、処理圧力：１００（ｍＴｏｒｒ）、ＲＦ（高周波）電力：８００（Ｗ）、プロセスガス：Ａｒ／Ｏ２／ＣＦ４／ＣＨ２Ｆ２＝２００／１０／５０／１０（ｓｃｃｍ）などを使用することができる。
尚、トレンチの深さのばらつきを問題としない場合では、エッチバック工程においてシリコン酸化膜１２の一部が完全に除去されて、シリコン基板１１が露出しても良い。
【００２６】
（マスク層パターンの形成工程）
次に、図５に示すように、窒化膜パターン１３ｂおよびマスク用シリコン酸化膜１２の上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によってサイドウォール用のシリコン酸化膜１５を形成する。このサイドウォール用のシリコン酸化膜１５の膜厚は、特に限定されるものではないが、１０〜２０ｎｍの範囲であることが好ましい。
【００２７】
次に、図６に示すように、サイドウォール用のシリコン酸化膜１５をエッチバック処理する。これにより、窒化膜パターン１３ｂ上部のサイドウォール用のシリコン酸化膜１５が除去され、窒化膜パターン１３ｂの側部にあるサイドウォール用のシリコン酸化膜１５は残存する。このとき残存したサイドウォール１５ａは、露出した窒化膜パターン１３ｂとの間で連続した曲面を形成する。尚、この際に、後述するマスク層パターンＭが形成される部分以外のマスク用シリコン酸化膜１２は除去される。
サイドウォール用のシリコン酸化膜１５のエッチバック処理条件として、例えば、処理圧力：５（ｍＴｏｒｒ）、ソースＲＦ：３００（Ｗ）、バイアスＲＦ：１００（Ｗ）、プロセスガス：ＣＦ４＝１００（ｓｃｃｍ）、処理時間：終点検出（ＥＰＤ：Ｅｎｄ  Ｐｏｉｎｔ  Ｄｅｔｅｃｔｉｏｎ）＋５０％オーバーエッチング（ＯＥ：Ｏｖｅｒ  Ｅｔｃｈｉｎｇ）などを使用することができる。
このように、サイドウォール用のシリコン酸化膜１５は、サイドウォール１５ａとしてマスク層パターンＭの側壁面を曲面状にする目的で形成される。このマスク層パターンＭは、表面全体が曲面とされて、ラウンド形状となる。これにより、後述のトレンチ１６内への埋め込み酸化膜１８を形成する際に、ボイド等の埋め込み不良を抑制することができる。さらには、後述のトレンチ形成工程において、ラウンド形状のマスク層パターンＭとシリコン基板１１の界面のエッチングばらつきを抑制することができるため、設計寸法に対してばらつきが小さい拡散領域を形成することができる。
【００２８】
（トレンチ形成工程）
次に、図７（ａ）および図７（ｂ）にトレンチ形成工程を示す。図７（ａ）は、図７（ｂ）のＸ−Ｘ’に示す線の断面模式図である。図７（ａ）に示すように、マスク層パターンＭをマスクとしてシリコン基板１１をドライエッチング処理することにより、トレンチ１６を形成する。トレンチ１６の深さは特に限定されるものではないが、２００〜３００ｎｍの範囲であることが好ましい。また、トレンチ１６の形状は、特に制限されるものではないが、ボイド低減のために逆テーパー形状とすることが好ましい。
尚、シリコン基板１１のドライエッチング条件として、例えば、処理圧力：２０（ｍＴｏｒｒ）、ソースＲＦ：５００（Ｗ）、バイアスＲＦ：２００（Ｗ）、プロセスガス：Ｃｌ２／Ｏ２／Ｎ２＝２００／５／２０（ｓｃｃｍ）、処理時間：２０（ｓｅｃ）などを使用することができる。
【００２９】
（埋め込み酸化膜形成工程）
次に、図８に示すように、トレンチ１６の内壁に露出するシリコンを熱酸化処理して、内壁用シリコン酸化膜１７を形成する。
次に、図９に示すように、ＨＤＰ−ＣＶＤ法によって、トレンチ１６内に埋め込みシリコン酸化膜１８を成膜する。シリコン基板１１の上部には開口部の側壁面が曲面であるマスク層パターンＭが存在するため、ボイド等の不具合が発生することなく埋め込みシリコン酸化膜１８を形成することができる。
【００３０】
（平坦化処理工程）
次に、図１０に示すように、公知のＣＭＰ法によって基板表面を研磨して平坦化処理を行う。ＣＭＰ処理において窒化膜パターン１３ｂがストッパーとなるため、研磨後の基板表面は平滑になる。
【００３１】
（窒化膜パターンの除去工程）
最後に、基板表面に残っている窒化膜パターン１３ｂを、熱リン酸（Ｈ２ＰＯ３）処理やプラズマ処理によって除去することで、図１１に示すようなＳＴＩ構造が形成される。
さらに、ＳＴＩ構造の形成後に、ゲート絶縁膜およびゲート電極（ゲート配線）２１を順次形成し、ソースおよびドレインを形成し、層間絶縁膜を形成し、更にビット配線２２およびビットコンタクト２３を形成すると、図１２に示すような半導体装置１が形成される。このとき、埋め込みシリコン酸化膜１８にボイド由来の欠陥がないため、ゲート配線２１が断線してしまう等の不具合が抑制された半導体装置１を提供することができる。
【００３２】
以上のように、本実施形態では、トレンチ１６内への埋め込みシリコン酸化膜１８の成膜時に、曲面で構成されたマスク層パターンＭを用いるため、トレンチ１６内へのシリコン酸化膜１８の埋め込み性を向上することができる。また、マスク層パターンＭの形成時においてシリコン基板が保護されるため、設計値に対してばらつきが小さいシリコンの拡散領域１９を持つ半導体装置１を製造することができる。
【００３３】
また、シリコン窒化膜１３をパターニングした後に、エッチバック処理するため、マスク用シリコン酸化膜１２が保護層となってトレンチ１６形成前のシリコン基板１１にダメージを与えることがない。したがって、トレンチ１６の深さのばらつきが小さい半導体装置１を製造することができる。
【００３４】
さらに、本実施形態では、窒化膜パターン１３ａのエッチバック処理に、プロセスガスとしてフッ素系ガスを用いることで、シリコン窒化膜をシリコン酸化膜に対して選択的にエッチングすることができる。更にまた、プロセスガスにＣＨ２Ｆ２ガスを添加することで、シリコン窒化膜とシリコン酸化膜の選択比をさらに向上することができる。したがって、窒化膜パターン１３ａのエッチバック処理時に、マスク用シリコン酸化膜１２を残存させることができるため、トレンチ１６形成前のシリコン基板１１にダメージを与えることがない。このため、トレンチ１６の深さのばらつきを制御することができる。
ｚ      
【００３５】
以上説明したように、本実施形態の半導体装置の製造方法によれば、ＳＴＩ構造において、トレンチ形状を損なうことなく、シリコン酸化膜の埋め込み性を向上することができる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図２】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図３】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図４】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図５】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図６】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図７】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図８】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図９】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図１０】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図１１】本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図１２】本発明の実施形態である半導体装置の製造方法により製造された半導体装置である。
【図１３】従来の半導体装置の製造方法を説明する工程図である。
【図１４】従来の半導体装置の製造方法を説明する工程図である。
【図１５】従来の半導体装置の製造方法を説明する工程図である。
【図１６】従来の半導体装置の製造方法を説明する工程図である。
【図１７】従来の半導体装置の製造方法により製造された半導体装置である。
【符号の説明】
【００３７】
１・・・半導体装置、１１・・・基板（シリコン基板）、１２・・・マスク用シリコン酸化膜、１３・・・シリコン窒化膜、１３ａ、１３ｂ・・・窒化膜パターン、１５・・・サイドウォール用のシリコン酸化膜、１５ａ・・・サイドウォール、１６・・・トレンチ、１７・・・内壁用シリコン酸化膜、１８・・・埋め込みシリコン酸化膜、１９・・・拡散領域、２０・・・積層膜、２１・・・ゲート電極（ゲート配線）、２２・・・ビット配線、２３・・・ビットコンタクト、２００・・・ボイド、２２０・・・凹部、Ｍ・・・マスク層パターン
【図１】
2009076641.tif 000003
【図２】
2009076641.tif 000004
【図３】
2009076641.tif 000005
【図４】
2009076641.tif 000006
【図５】
2009076641.tif 000007
【図６】
2009076641.tif 000008
【図７】
2009076641.tif 000009
【図８】
2009076641.tif 000010
【図９】
2009076641.tif 000011
【図１０】
2009076641.tif 000012
【図１１】
2009076641.tif 000013
【図１２】
2009076641.tif 000014
【図１３】
2009076641.tif 000015
【図１４】
2009076641.tif 000016
【図１５】
2009076641.tif 000017
【図１６】
2009076641.tif 000018
【図１７】
2009076641.tif 000019