(57)【要約】【課題】ＳＯＩ基板に形成されている細長形状の回路素子領域の結晶欠陥を抑制することができる構造の半導体装置を提供する。【解決手段】低圧トランジスタ領域２２１〜２２４が複数の内部分離膜２３２により複数のサブ領域２２０に区分されているので、例えば、低圧トランジスタ領域２２１〜２２４が極端な細長形状でも、サブ領域２２０の長手方向の長さが削減されている。このため、低圧トランジスタ領域２２１〜２２４の半導体層２１１と素子分離膜２３１との熱膨張や熱収縮の格差により、低圧トランジスタ領域２２１〜２２４に長手方向に結晶欠陥が発生することを抑制できる。【選択図】図１
2009010339.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に中間絶縁層を介して半導体層が積層されているＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板と、
前記半導体層に同一機能の複数の半導体回路がアレイ状に形成されている回路素子領域と、
前記回路素子領域を周辺領域から区分する形状で前記半導体層の表面から前記中間絶縁層の表面まで形成されている絶縁性の素子分離層と、
前記回路素子領域を複数のサブ領域に区分する形状で前記半導体層の表面から前記中間絶縁層の表面まで形成されている複数の絶縁性の内部分離層と、
を有する半導体装置。
【請求項２】
複数の前記半導体回路がアレイ状に配列された前記回路素子領域を細長形状に形成し、
細長形状の前記回路素子領域を長手方向に複数に分断する位置に前記内部分離層が形成されている請求項１に記載の半導体装置。
【請求項３】
前記回路素子領域に複数の前記半導体回路が少なくとも一列に配列されており、
複数の前記半導体回路を個々に区分する位置に前記内部分離層が形成されている請求項２に記載の半導体装置。
【請求項４】
前記回路素子領域に複数の前記半導体回路が少なくとも一列に配列されており、
複数の前記半導体回路を所定個数ずつ区分する位置に前記内部分離層が形成されている請求項２に記載の半導体装置。
【請求項５】
前記回路素子領域の前記半導体回路の少なくとも一部が低圧トランジスタからなり、
少なくとも一部が高圧トランジスタからなる同一機能の複数の高圧機能回路が前記長手方向に配列されて前記回路素子領域に並設されており、
複数の前記高圧機能回路が区分されている位置で前記回路素子領域に前記内部分離層が形成されている請求項４に記載の半導体装置。
【請求項６】
細長形状の複数の前記回路素子領域が前記長手方向と直交する方向に配列されており、
配列されている複数の前記回路素子領域の前記半導体層が交互にｎ型とｐ型とに形成されている請求項２に記載の半導体装置。
【請求項７】
複数の前記半導体回路の各々に複数のゲート電極が同一パターンに形成されている請求項１に記載の半導体装置。
【請求項８】
前記素子分離層と前記内部分離層とが前記半導体層の絶縁膜で形成されている請求項１に記載の半導体装置。
【請求項９】
前記内部分離層が、ＮＳＧ、ＳＯＧ、ポリシリコン、の少なくとも一つを有する層膜で形成されている請求項１に記載の半導体装置。
【請求項１０】
画像データのドライバ回路の少なくとも一部が前記回路素子領域の前記半導体回路で形成されている請求項１に記載の半導体装置。
【請求項１１】
ディスプレイデバイスに表示出力される前記画像データの前記ドライバ回路の少なくとも一部が前記回路素子領域の前記半導体回路で形成されている請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板に半導体回路が形成されている半導体装置に関し、特に、ＳＯＩ基板の回路素子領域に複数の半導体回路がアレイ状に形成されている半導体装置に関する。
【背景技術】
【０００２】
ＳＯＩ基板に半導体回路が形成されている半導体装置の一従来例を図４と、図４のＸ−Ｘ′での模式的な縦断側面図である図５を参照して以下に説明する。ここで例示する半導体装置１００は、半導体基板１１１に中間絶縁層１１２を介して半導体層１１３が積層されているＳＯＩ基板１１０を有する。
【０００３】
半導体層１１３には、複数の回路素子領域として低圧トランジスタ領域１２１〜１２４が形成されている。これらの低圧トランジスタ領域１２１〜１２４には、同一機能の複数の半導体回路（図示せず）がアレイ状に形成されている。
【０００４】
このため、低圧トランジスタ領域１２１〜１２４は、左右方向に細長い細長形状に形成されている。また、低圧トランジスタ領域１２１〜１２４のそれぞれが長手方向と並行に、隣接する様に配列されている。
【０００５】
そして、この配列されている複数の低圧トランジスタ領域１２１〜１２４の半導体層１１３が交互にｎ型とｐ型とに形成されている。このため、奇数番目の低圧トランジスタ領域１２１，１２３は、ｐ型半導体で形成されており、そこにｎ型の半導体トランジスタで半導体回路の一部が形成されている。
【０００６】
偶数番目の低圧トランジスタ領域１２２，１２４は、ｎ型半導体で形成されており、そこにｐ型の半導体トランジスタで半導体回路の一部が形成されている。つまり、これら複数のｎ型の半導体トランジスタと複数のｐ型の半導体トランジスタとで機能を有する半導体回路を構成している。
【０００７】
上述のように配列されている複数の低圧トランジスタ領域１２１〜１２４の半導体層１１３が交互にｎ型とｐ型とに形成されているため、これらの低圧トランジスタ領域１２１〜１２４を低圧トランジスタ領域１２１〜１２４以外の領域（以下、周辺領域と呼ぶ）から区分する形状の素子分離層１３０が、半導体層１１３の表面から中間絶縁層１１２の表面まで形成されている。
【０００８】
この素子分離層１３０は、例えば、絶縁膜からなる。ただし、この素子分離層１３０は、ＮＳＧ（Ｎｏｎｄｏｐｅ  Ｓｉｌｉｃａｔｅ  Ｇｒａｓｓ）、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）、ポリシリコン、等を半導体層１１３に埋め込んだ層膜で形成されていてもよい。このような素子分離層１３０は、複数の低圧トランジスタ領域１２１〜１２４を相互に絶縁することができる。
【０００９】
なお、この半導体装置１００は、上述の低圧トランジスタ領域１２１〜１２４とは別個に、矩形の高圧トランジスタ領域１４１〜１４４も形成されており、これらの高圧トランジスタ領域１４１〜１４４も、素子分離層１３０で周辺領域から区分されている。
【００１０】
上述のような構造の半導体装置１００では、例えば、低圧トランジスタ領域１２１〜１２４の半導体回路により、ディスプレイデバイスに表示出力される画像データのドライバ回路の低圧部が形成されている。
【００１１】
このようなドライバ回路は、ディスプレイデバイスに配列されている表示画素をマトリクス駆動する。このため、低圧トランジスタ領域１２１〜１２４には、例えば、表示画素を個々に駆動する同一機能の複数の半導体回路が一列に形成されている。
【００１２】
この半導体回路は、トランジスタ素子や容量素子などからなる（図示せず）。この複数の半導体回路は、同一機能を発生するように同一構造に形成されている。このため、複数の半導体回路を構成する半導体トランジスタは同一パターンに形成されている（図示せず）。
【００１３】
ただし、半導体トランジスタのパターンのマスクレイアウトは、上述のように同一のものが並べられている他、隣り合うものがミラー反転されて配置されているものもあり、これらが組み合わされていることもある。
【００１４】
上述のようにＳＯＩ基板に半導体回路が形成されている半導体装置としては、各種の提案がある（例えば、特許文献１〜３参照）。
【特許文献１】特開２００１−０１５５８９号公報
【特許文献２】特開平０８−２０４１３０号公報
【特許文献３】特開平１１−２７４５０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述のような半導体装置１００は、画像データのドライバ回路として機能するため、同一機能の半導体回路が細長形状の低圧トランジスタ領域１２１〜１２４に配列されている。
【００１６】
ｎ型の半導体トランジスタが形成される低圧トランジスタ領域１２１，１２３とｐ型の半導体トランジスタが形成される低圧トランジスタ領域１２２，１２４とが、素子分離層１３０により相互に絶縁されている。
【００１７】
しかし、絶縁膜等からなる素子分離層１３０と、半導体からなる低圧トランジスタ領域１２１〜１２４や周辺領域の半導体層１１３では、熱膨張率や熱収縮率が相違する。
【００１８】
そして、上述の低圧トランジスタ領域１２１〜１２４のそれそれが極めて細長い形状に形成されているため、その長手方向での低圧トランジスタ領域１２１〜１２４の半導体層１１３と素子分離層１３０との熱膨張や熱収縮の差が多大である。
【００１９】
このため、半導体装置１００の製造工程で、細長形状の低圧トランジスタ領域１２１〜１２４に長手方向に結晶欠陥が発生し、これに起因したリーク電流がｐｎ接合部で発生する。
【課題を解決するための手段】
【００２０】
本発明の半導体装置は、半導体基板に中間絶縁層を介して半導体層が積層されているＳＯＩ基板と、半導体層に同一機能の複数の半導体回路がアレイ状に形成されている回路素子領域と、回路素子領域を周辺領域から区分する形状で半導体層の表面から中間絶縁層の表面まで形成されている絶縁性の素子分離層と、回路素子領域を複数のサブ領域に区分する形状で半導体層の表面から中間絶縁層の表面まで形成されている複数の絶縁性の内部分離層と、を有する。
【００２１】
従って、本発明の半導体装置では、回路素子領域が複数の内部分離層により複数のサブ領域に区分されているので、例えば、回路素子領域が極端な細長形状でも、サブ領域の長手方向の長さが削減されている。このため、回路素子領域の半導体層と素子分離層との熱膨張や熱収縮の差により、回路素子領域に長手方向に結晶欠陥が発生することを抑制できる。
【００２２】
なお、本発明の各種の構成要素は、必ずしも個々に独立した存在である必要はなく、複数の構成要素が一個の部材として形成されていること、一つの構成要素が複数の部材で形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること、等でもよい。
【発明の効果】
【００２３】
本発明の半導体装置では、回路素子領域が複数の内部分離層により複数のサブ領域に区分されているので、例えば、回路素子領域が極端な細長形状でも、サブ領域の長手方向の長さが削減されている。このため、回路素子領域の半導体層と素子分離層との熱膨張や熱収縮の差により、回路素子領域に長手方向に結晶欠陥が発生することを抑制できる。従って、結晶欠陥に起因して回路素子領域にｐｎ接合リーク電流が発生することを抑制できる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の一形態を図１および図２を参照して以下に説明する。ただし、本実施の形態に関して前述した一従来例と同一の部分は、同一の名称を使用して詳細な説明は省略する。
【００２５】
本実施の形態の半導体装置２００は、図１に示すように、シリコン基板などの半導体基板に中間絶縁層を介してシリコン層などの半導体層２１１が積層されているＳＯＩ基板２１０と、半導体層２１１に同一機能の複数の半導体回路２０１がアレイ状に形成されている回路素子領域である低圧トランジスタ領域２２１〜２２４と、低圧トランジスタ領域２２１〜２２４を周辺領域から区分する形状で半導体層２１１の表面から中間絶縁層の表面まで形成されている絶縁性の素子分離層２３１と、低圧トランジスタ領域２２１〜２２４を複数のサブ領域２２０に区分する形状で半導体層２１１の表面から中間絶縁層の表面まで形成されている複数の絶縁性の内部分離層２３２と、を有する。
【００２６】
より詳細には、低圧トランジスタ領域２２１〜２２４は、複数の半導体回路２０１がアレイ状に配列された極端な細長形状に形成されており、複数の内部分離層２３２は、細長形状の低圧トランジスタ領域２２１〜２２４を長手方向に複数に分断する位置に形成されている。
【００２７】
低圧トランジスタ領域２２１〜２２４には、各々が低圧トランジスタからなる複数の半導体回路２０１が一列に配列されており、複数の内部分離層２３２は、複数の半導体回路２０１を個々に分断する位置に形成されている。
【００２８】
なお、素子分離層２３１と内部分離層２３２は、半導体層２１１を酸化させた絶縁膜により一体に形成されている。ただし、素子分離層２３１は、前述のように低圧トランジスタ領域２２１〜２２４を相互および周辺領域と電気的に絶縁するために形成されている。
【００２９】
さらに、内部分離層２３２は複数の半導体回路２０１を分離する位置に形成されているものの、その電気的な絶縁は目的としておらず、極端な細長形状の低圧トランジスタ領域２２１〜２２４を長手方向に複数に区分して機械的応力（熱膨張や熱収縮）を軽減することを目的として形成されている。
【００３０】
そのため、例えば電源線等を低圧トランジスタ領域２２１〜２２４の長手方向に配置して、複数の半導体回路２０１に共通に接続するような、電気的に分離しない使用方法でも本発明の効果を得ることができることは言うまでもない。
【００３１】
サブ領域２２０には、半導体回路２０１を構成する、複数のｎ型の半導体トランジスタや複数のｐ型の半導体トランジスタがそれぞれ形成されている。この半導体回路２０１は複数配列されるので、図２に示すように、複数の半導体トランジスタ２０２もサブ領域２２０の中で、同一パターンに形成されている。
【００３２】
なお、半導体トランジスタ２０２は、例えば、低圧トランジスタ領域２２１〜２２４とは長手方向が直交する細長形状に形成されており、低圧トランジスタ領域２２１〜２２４の長手方向に任意の間隔で配列されている。
【００３３】
また、本実施の形態の半導体装置２００では、図１に示すように、細長形状の複数の低圧トランジスタ領域２２１〜２２４が、長手方向と直交する方向に配列されている。そして、このように配列されている複数の低圧トランジスタ領域２２１〜２２４の半導体層２１１が交互にｎ型とｐ型とに形成されている。
【００３４】
さらに、本実施の形態の半導体装置２００では、低圧トランジスタ領域２２１〜２２４の半導体回路２０１により、ディスプレイデバイスに表示出力される画像データを生成するドライバ回路が形成されている。
【００３５】
なお、本実施の形態の半導体装置２００も、上述の低圧トランジスタ領域２２１〜２２４とは別個に、例えば、矩形の高圧トランジスタ領域２４１〜２４４が形成されている。
【００３６】
これらの高圧トランジスタ領域２４１〜２４４には、複数の高圧トランジスタからなる同一機能の高圧機能回路が個々に形成されている。そして、これらの高圧トランジスタ領域２４１〜２４４の高圧機能回路も、素子分離層２３１で周辺領域から区分されている。
【００３７】
なお、このような高圧機能回路の複数の高圧トランジスタは、ラッチアップや高電圧のリーク電流などを防止するため、個々にも素子分離層で相互に分離されている（図示せず）。
【００３８】
上述のような構成において、本実施の形態の半導体装置２００は、画像データのドライバ回路として機能するため、同一機能の半導体回路２０１が細長形状の低圧トランジスタ領域２２１〜２２４に配列されており、これらの低圧トランジスタ領域２２１〜２２４は素子分離層２３１により相互に絶縁されている。
【００３９】
そして、本実施の形態の半導体装置２００も、上述の低圧トランジスタ領域２２１〜２２４が極端な細長形状に形成されており、絶縁膜からなる素子分離層２３１と、半導体からなる低圧トランジスタ領域２２１〜２２４や周辺領域の半導体層２１１と、の熱膨張率や熱収縮率が相違する。
【００４０】
しかし、本実施の形態の半導体装置２００では、低圧トランジスタ領域２２１〜２２４が複数の内部分離層２３２により複数のサブ領域２２０に区分されている。従って、上述のように低圧トランジスタ領域２２１〜２２４が極端な細長形状でも、サブ領域２２０の長手方向の長さが削減されている。
【００４１】
このため、低圧トランジスタ領域２２１〜２２４のサブ領域２２０と素子分離層２３１との熱膨張や熱収縮の差により、低圧トランジスタ領域２２１〜２２４に長手方向に結晶欠陥が発生することを抑制できる。
【００４２】
従って、この結晶欠陥に起因したｐｎ接合リーク電流が低圧トランジスタ領域２２１〜２２４に発生することを抑制できる。このため、半導体装置２００の性能や歩留りを向上させることができる。
【００４３】
特に、複数の半導体回路２０１を個々に区分する位置に内部分離層２３２が形成されている。このため、内部分離層２３２により半導体回路２０１の機能が阻害されることがない。また、多数のサブ領域２２０の内部構造が同一なので、生産性が良好な構造の半導体装置２００を提供することができる。
【００４４】
しかも、素子分離層２３１と内部分離層２３２は、半導体層２１１を酸化させた絶縁膜により一体に形成されている。このため、従来から必須の素子分離層２３１を形成するときに内部分離層２３２を同時に形成することができる。従って、内部分離層２３２を形成するために専用の製造工程が必要ないので、生産性が良好な半導体装置２００を提供することができる。
【００４５】
なお、本発明者は実際に従来例および実施の形態の構造の半導体装置１００，２００を試作し、加熱処理により低圧トランジスタ領域１２１〜１２４および低圧トランジスタ領域２２１〜２２４に欠陥が発生するかの実験を実施した。
【００４６】
すると、従来の構造の半導体装置１００では、細長形状のトランジスタ領域１２１〜１２４に長手方向に結晶欠陥が発生することが確認された。しかし、本実施の形態の構造の半導体装置２００では、細長形状の低圧トランジスタ領域２２１〜２２４に結晶欠陥が発生しないことが確認された。
【００４７】
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では素子分離層２３１と内部分離層２３２とが半導体層２１１を酸化させた絶縁膜により一体に形成されていることにより、半導体装置２００の生産性が良好であることを例示した。
【００４８】
しかし、上述の内部分離層２３２は細長形状の低圧トランジスタ領域２２１〜２２４を長手方向に区分できればよい。このため、内部分離層２３２や素子分離層２３１を、ＮＳＧ、ＳＯＧ、側壁を絶縁膜で覆った後にポリシリコンを埋め込んだもの、等で形成してもよい。
【００４９】
さらに、上記形態では、図２に示すように、サブ領域２２０の半導体回路２０１を構成するの各々の複数の半導体トランジスタ２０２が、低圧トランジスタ領域２２１〜２２４の長手方向と直交する細長形状で、低圧トランジスタ領域２２１〜２２４の長手方向に配列されていることを例示した。
【００５０】
しかし、このようなサブ領域の半導体回路の各々の複数の半導体トランジスタが、細長形状の低圧トランジスタ領域の長手方向と平行な細長形状などに形成されていてもよく、細長形状の低圧トランジスタ領域の長手方向と直交する方向などに配列されていてもよい（ともに図示せず）。
【００５１】
また、上記形態では回路素子領域である低圧トランジスタ領域２２１〜２２４の半導体回路２０１で、ディスプレイデバイスに表示出力される画像データのドライバ回路の低圧部が形成されていることを例示した。
【００５２】
しかし、低圧トランジスタ領域２２１〜２２４の半導体回路２０１で、例えば、ラインプリンタのラインヘッドのドライバ回路の低圧部や、ラインスキャナのスキャニングヘッドのドライバ回路の低圧部などが、形成されていてもよい。
【００５３】
さらに、上記形態では、低圧トランジスタ領域２２１〜２２４に複数の半導体回路２０１が一列に配列されていることを例示した。しかし、低圧トランジスタ領域に複数の半導体回路２０１が複数列に配列されていてもよい（図示せず）。
【００５４】
また、上記形態では複数の半導体回路２０１を個々に区分する位置に内部分離層２３２が形成されていることを例示した。しかし、複数の半導体回路を所定個数ずつ区分する位置に内部分離層が形成されていてもよく、半導体回路を分断する位置に内部分離層が形成されていてもよい（ともに図示せず）。
【００５５】
より具体的には、図３に例示する半導体装置３００は、各々が複数の高圧トランジスタ３１０からなる同一機能の複数の高圧機能回路３１１，３１２を有する。複数の高圧機能回路３１１は、ｐ型の高圧トランジスタ３１０からなり、複数の高圧機能回路３１２は、ｎ型の高圧トランジスタ３１０からなる。
【００５６】
前述のように、高圧機能回路３１１，３１２の複数の高圧トランジスタ３１０は、ラッチアップや高電圧のリーク電流などを防止するため、個々に素子分離層２３１で分離されている。
【００５７】
また、複数の高圧機能回路３１１，３１２は、細長形状の低圧トランジスタ領域２２１〜２２４に、その長手方向に配列されて並設されている。つまり、複数の高圧機能回路３１１，３１２は、ドライバ回路の機能単位でブロック状に区分されており、これが細長形状の低圧トランジスタ領域２２１〜２２４の長手方向に配列されている。
【００５８】
そして、この低圧トランジスタ領域２２１〜２２４には、複数の高圧機能回路３１１，３１２が区分されている位置で、内部分離層２３２が形成されている。
【００５９】
この内部分離層２３２で区分されたサブ領域２２０の低圧トランジスタからなる半導体回路（図示せず）も、上述の高圧機能回路３１１，３１２に対応したドライバ回路の機能単位に形成されている。
【００６０】
このため、複数の高圧機能回路３１１，３１２と低圧トランジスタ領域２２１〜２２４の複数のサブ領域２２０の半導体回路とを機能単位で接続パッド３２０などに効率的に配線することができる。
【００６１】
しかも、低圧トランジスタ領域２２１〜２２４の内部分離層２３２が、複数の高圧機能回路３１１，３１２の区分位置に形成されている。このため、内部分離層２３２の形成のために低圧トランジスタ領域２２１〜２２４が長手方向に延長されることがない。従って、半導体装置３００の回路サイズを増加させる必要がない。
【００６２】
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態の半導体装置の平面形状を示す模式的な平面図である。
【図２】半導体装置の要部の平面形状を示す模式的な平面図である。
【図３】一変形例の半導体装置の平面形状を示す模式的な平面図である。
【図４】一従来例の半導体装置の平面形状を示す模式的な平面図である。
【図５】半導体装置の要部の内部構造を示す模式的な縦断側面図である。
【符号の説明】
【００６４】
１００    半導体装置
１１０    ＳＯＩ基板
１１１    半導体基板
１１２    中間絶縁層
１１３    半導体層
１２１〜１２４    低圧トランジスタ領域
１３０    素子分離層
１４１〜１４４    高圧トランジスタ領域
２００    半導体装置
２０１    半導体回路
２０２    半導体トランジスタ
２１０    ＳＯＩ基板
２１１    半導体層
２２０    サブ領域
２２１〜２２４    低圧トランジスタ領域
２３１    素子分離層
２３２    内部分離層
２４１〜２４４    高圧トランジスタ領域
３００    半導体装置
３１０    高圧トランジスタ
３１１    高圧機能回路
３１２    高圧機能回路
３２０    接続パッド
【図１】
2009010339.tif 000003
【図２】
2009010339.tif 000004
【図３】
2009010339.tif 000005
【図４】
2009010339.tif 000006
【図５】
2009010339.tif 000007