(57)【要約】      （修正有）【課題】電流の検出レベルの低下を抑制することができる電流検出回路を提供する。【解決手段】入力源Ｖin１，Ｖin２を複数有するのに対して出力部Ｖoutが一つであり、この出力部Ｖoutへ出力された出力電流を検出する電流検出回路において、前記各入力源Ｖin１，Ｖin２にそれぞれ抵抗Ｒ１，Ｒ２を接続し、これら抵抗Ｒ１，Ｒ２と並列にそれぞれ整流素子Ｄ１，Ｄ２を接続してあることを特徴とする電流検出回路。【選択図】図１
2009106122.tif 000002
【特許請求の範囲】
【請求項１】
入力源を複数有するのに対して出力部が一つであり、この出力部へ出力された出力電流を検出する電流検出回路において、前記各入力源にそれぞれ抵抗を接続し、これら抵抗と並列にそれぞれ整流素子を接続してあることを特徴とする電流検出回路。
【請求項２】
前記整流素子はダイオードであることを特徴とする請求項１記載の電流検出回路。
【請求項３】
前記整流素子はＭＯＳＦＥＴであることを特徴とする請求項１記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばマルチフェーズコンバータのような入力源を複数有するのに対して出力部が一つであり、この出力部へ出力された出力電流を検出する電流検出回路に関するものである。
【背景技術】
【０００２】
従来の入力源を複数有するのに対して出力部が一つであり、この出力部へ出力された出力電流を検出する電流検出回路は、入力源Ｖinはコンバータの入力側に接続し、この入力側に流れる電流を抵抗で検出して電圧値に変換して出力するように構成してある。図５に示すように、各入力源Ｖin１，Ｖin２にそれぞれ抵抗Ｒ１，Ｒ２を接続し、これら抵抗Ｒ１，Ｒ２を利用して電流を検出し、出力部Ｖoutに接続してある、コンバータのメインスイッチのオン・オフを制御する制御回路に出力していた（例えば、特許文献１参照）。
【特許文献１】特開２００３−２８４３３３公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、この回路は一方の入力源Ｖin１から信号を入力すると、他方の入力源Ｖin２へも電流が流れる。例えば、図５のように二つの入力源Ｖin１，Ｖin２を有し、それぞれ同じ抵抗値の抵抗Ｒ１，Ｒ２を接続してある場合、一方の入力源Ｖin１から電流が流れると、他方の入力源Ｖin２へ電流が流れる。この場合、他方の入力源Ｖin２に接続する抵抗Ｒ２の抵抗値に依存して電流が流れる。即ち、図６の三角波形に示すように、他方の入力源Ｖin２へ電流が流れることにより、出力部Ｖoutで検出される電流値は実際の電流値の２分の１となる。
【０００４】
また、三つの入力源を有し、それぞれ同じ抵抗値の抵抗を接続してある場合、ある入力源から電流が流れると、他の二つの入力源へ電流が流れる。この場合、二つの入力源に接続する二つの抵抗の抵抗値に依存して電流が流れる。即ち、他の二つの入力源へ電流が流れることにより、出力部で検出される電流値は実際の電流値の３分の１となる。以上より、上記回路は、接続する抵抗の数が増えるほど電流の検出レベルが小さくなるという問題が生じた。
【０００５】
本発明は、上記問題に鑑みてなされたものであり、電流の検出レベルの低下を抑制することができる電流検出回路を提供する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る電流検出回路は、入力源を複数有するのに対して出力部が一つであり、この出力部へ出力された出力電流を検出する電流検出回路において、前記各入力源にそれぞれ抵抗を接続し、これら抵抗と並列にそれぞれ整流素子を接続してあることを特徴とする。
また、本発明に係る電流検出回路は、前記整流素子はダイオード若しくはＭＯＳＦＥＴであることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、各入力源にそれぞれ抵抗を接続し、これら抵抗と並列にそれぞれ整流素子を接続することにより、各入力源にそれぞれ接続する抵抗に電流が流れることを防止し、電流の検出レベルの低下を抑制することができる。
【発明を実施するための最良の形態】
【０００８】
発明を実施するための最良の形態に係るマルチフェーズコンバータにおける電流検出回路の回路図を図１に示す。図１図示の電流検出回路は、二つの入力源Ｖin１，Ｖin２を有し、それぞれ同じ抵抗値の抵抗Ｒ１，Ｒ２を接続してあり、これらは一つの出力部Ｖoutに接続してある。図示しないが、本実施例において、二つの入力源Ｖin１，Ｖin２はコンバータの入力側に接続し、この入力側に流れる電流を抵抗で検出して電圧値に変換して出力するように構成してある。また、出力部Ｖoutはコンバータのメインスイッチのオン・オフを制御する制御回路に接続してある。前記抵抗Ｒ１，Ｒ２と並列にそれぞれダイオードＤ１，Ｄ２を接続してある。なお、これらダイオードＤ１，Ｄ２のアノードは入力側に、カソードは出力側にそれぞれ接続してある。
【０００９】
以上のように構成されている電流検出回路の作用について説明する。この回路は一方の入力源Ｖin１で電流を検出するとこれを電圧に変換し、この電圧変換信号を、抵抗Ｒ１を介して出力部Ｖoutへ出力する。この出力信号は他方の入力源Ｖin２へ流れ込もうとする。しかし、本実施例では、ダイオードＤ２を信号が逆流することを阻止する方向に接続してあるため、信号は他方の入力源Ｖin２へ流れない。そのため、従来のような、出力部Ｖoutで検出される電圧変換信号が実際値の２分の１とはならない。
【００１０】
以上より、電流の検出レベルの低下を抑制することができる。ただし、図２に示すように、ダイオードＤ１，Ｄ２の場合、制御電圧Ｖｆを有するため、出力部Ｖoutで検出される電圧変換信号が実際の電圧変換信号の値に制御電圧Ｖｆ分だけ低下する。
【００１１】
続いて、電流検出回路の変形例を図３に示す。図３図示の電流検出回路は、二つの入力源Ｖin１，Ｖin２を有し、それぞれ同じ抵抗値の抵抗Ｒ１，Ｒ２を接続してあり、これらは一つの出力部Ｖoutに接続してある。前記実施例同様図示しないが、本実施例において、二つの入力源Ｖin１，Ｖin２はコンバータの入力側に接続し、この入力側に流れる電流を抵抗で検出して電圧値に変換して出力するように構成してある。また、出力部Ｖoutはコンバータのメインスイッチのオン・オフを制御する制御回路に接続してある。前記抵抗Ｒ１，Ｒ２と並列にそれぞれＭＯＳＦＥＴＱ１，Ｑ２を接続してある。なお、これらＭＯＳＦＥＴＱ１，Ｑ２のソースは入力側に、ドレインは出力側にそれぞれ接続してある。
【００１２】
以上のように構成されている電流検出回路の作用について説明する。この回路は一方の入力源Ｖin１で電流を検出するとこれを電圧に変換し、この電圧変換信号を、抵抗Ｒ１を介して出力部Ｖoutへ出力する。この出力信号は他方の入力源Ｖin２へ流れ込もうとする。しかし、本実施例では、ＭＯＳＦＥＴＱ２を信号が逆流することを阻止する方向に接続してあるため、信号は他方の入力源Ｖin２へ流れない。そのため、従来のような、出力部Ｖoutで検出される電圧変換信号が実際値の２分の１とはならない。
【００１３】
以上より、電流の検出レベルの低下を抑制することができる。また、図４に示すように、ＭＯＳＦＥＴＱ１，Ｑ２の場合は、ダイオードのような制御電圧Ｖｆがほぼ０に等しいため、出力部Ｖoutで検出される電圧変換信号と実際の電圧変換信号との差がほとんどない。
【００１４】
本実施例では、説明を容易にすべく、二つの入力源Ｖin１，Ｖin２を有する電流検出回路について説明したが、三つ以上の入力源を有する電流検出回路であっても、同様に作用する。
【産業上の利用可能性】
【００１５】
本発明によれば、各入力源にそれぞれ抵抗を接続し、これら抵抗と並列にそれぞれ整流素子を接続することにより、各入力源にそれぞれ接続する抵抗に電流が流れることを防止し、電流の検出レベルの低下を抑制することができ、産業上利用可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るマルチフェーズコンバータにおける電流検出回路の一実施例を示した回路図である。
【図２】図１図示実施例に係る電流検出波形図である。
【図３】図１図示とは別の実施例を示した回路図である。
【図４】図３図示実施例に係る電流検出波形図である。
【図５】従来における電流検出回路を示した回路図である。
【図６】図５図示従来例に係る電流検出波形図である。
【符号の説明】
【００１７】
Ｖin１，Ｖin２  入力源
Ｖout  出力部
Ｒ１，Ｒ２  抵抗
Ｄ１，Ｄ２  ダイオード
Ｑ１，Ｑ２  ＭＯＳＦＥＴ
【図１】
2009106122.tif 000003
【図２】
2009106122.tif 000004
【図３】
2009106122.tif 000005
【図４】
2009106122.tif 000006
【図５】
2009106122.tif 000007
【図６】
2009106122.tif 000008