(57)【要約】【課題】比較的小型かつ安価な構成で、高速に光信号を切り替えることができる光信号処理装置および光信号記憶装置を提供すること。【解決手段】並列接続された複数のフォトダイオードと、これら並列接続されたフォトダイオードと直列接続された共鳴トンネルダイオードと、これらフォトダイオードと共鳴トンネルダイオードの接続点に接続されたデータバッファを含み、フォトダイオードに入力される光ビット信号をラッチするように構成されたラベル認識回路と、このラベル認識回路の出力信号により同時に直接駆動される２系統の電界吸収型の光スイッチと、一方の光スイッチの出力光が光アンプを介して入力側に帰還される帰還ループとで光信号記憶装置が構成され、帰還ループを除くと光信号処理装置が構成される。【選択図】                    図１
2009010666.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された複数のフォトダイオードと、これら並列接続されたフォトダイオードと直列接続された共鳴トンネルダイオードと、これらフォトダイオードと共鳴トンネルダイオードの接続点に接続されたデータバッファを含み、フォトダイオードに入力される光ビット信号をラッチするように構成されたラベル認識回路と、
このラベル認識回路の出力信号により直接駆動される電界吸収型の光スイッチ、
とで構成されたことを特徴とする光信号処理装置。
【請求項２】
前記光スイッチが２系統設けられ、これら光スイッチは共通したラベル認識回路の出力信号により直接駆動されることを特徴とする請求項１記載の光信号処理装置。
【請求項３】
並列接続された複数のフォトダイオードと、これら並列接続されたフォトダイオードと直列接続された共鳴トンネルダイオードと、これらフォトダイオードと共鳴トンネルダイオードの接続点に接続されたデータバッファを含み、フォトダイオードに入力される光ビット信号をラッチするように構成されたラベル認識回路と、
このラベル認識回路の出力信号により同時に直接駆動される２系統の電界吸収型の光スイッチと、
一方の光スイッチの出力光が光アンプを介して入力側に帰還される帰還ループ、
とで構成されたことを特徴とする光信号記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号処理装置および光信号記憶装置に関し、詳しくは、共鳴トンネルダイオード(ＲＴＤ：Resonant Tunneling Diode)を用いた光信号処理装置およびこの光信号処理装置を用いた光信号記憶装置に関するものである。
【背景技術】
【０００２】
光パケット通信システムにおいては、各ノードで光パケットのアドレス情報に基づいて光パケットの経路制御を行うパケットルーティング処理が行われる。現在の各ノードにおけるパケットルーティング処理は、光信号を電気信号に変換し、パケットルーティング処理を行った後、再び光信号に変換して送出されている。
【０００３】
ところで、このようなパケットルーティング処理にあたっては、光パケットのアドレス情報を、高速で正確に識別することが求められる。
【０００４】
そこで、特許文献１に開示されているようなフォトダイオードおよび共鳴トンネルダイオードを用いた光信号処理装置や、特許文献２に開示されているような任意のタイミングで光信号の高速な書き込み及び読み出しが可能な光記憶素子及び光記憶装置が提案されている。
【特許文献１】特開２００４−３２８３０４号公報
【特許文献２】特開２００７−０２５３６８号公報
【０００５】
図３は従来のフォトダイオード（以下ＰＤという）および共鳴トンネルダイオード（以下ＲＴＤという）を用いた光信号処理装置の一例を示す回路図、図４はＲＴＤのＩ-Ｖ特性例図である。
【０００６】
図３において、ＰＤ１,２は同一方向に並列接続されていて、アノードは−Ｖ２の電源線に接続され、カソードは直列接続された抵抗Ｒ１とＲ２の接続点に接続されている。ＲＴＤの一端はＰＤ１,２のカソードと抵抗Ｒ１とＲ２の接続点に接続され、他端は＋Ｖ３の電源線に接続されている。抵抗Ｒ１の一端にはＲＴＤのゲート信号Ｖｉｎとして０〜−Ｖ１（Ｖ１＞０）の矩形信号が入力されている。抵抗Ｒ２の一端にはリミッティングアンプであるデータバッファ（以下ＤＢという）が接続されていて、このＤＢを介して電圧Ｖｏｕｔが出力される。Ｖ１,Ｖ３等は以下の動作を行うように適切な値に設定される。
【０００７】
図４において、ゲート信号ＶｉｎがＯＦＦ(＝０)のとき、負荷直線はａになり、ＲＴＤはＡの状態にある。負荷直線ａの傾きは抵抗Ｒ１,Ｒ２で決定され、切片はＶ３で決定される。
【０００８】
ゲート信号ＶｉｎがＯＮ(＝−Ｖ１)のとき、負荷直線はｂとなり、ＲＴＤはＢの状態にある。負荷直線ｂの傾きは抵抗Ｒ１,Ｒ２で決定され、切片はＶ１,Ｖ３で決定される。
【０００９】
ゲート信号ＶｉｎがＯＮの状態でＰＤ１,２の両方に光が同時に入った場合、負荷直線は光電流の和だけ上方にシフトしてｃとなる。このときＲＴＤは電流のピーク値を超えて高電圧状態Ｃに遷移する。この遷移は、ＲＴＤの特性によって２〜３ｐｓ程度の超高速で生じる。
【００１０】
その後、ＰＤ１,２のどちらか一方または両方の光がＯＦＦになった場合も、ゲート信号ＶｉｎがＯＮになっている限り負荷直線はｂとなり、ＲＴＤは高電圧状態Ｄに留まってラッチ状態になる。
【００１１】
ゲート信号ＶｉｎをＯＦＦにすることで、負荷直線はａとなり、ＲＴＤはこのとき初めて低電圧状態のＡに戻る。
【００１２】
これにより、ＲＴＤの低電圧（Ａ，Ｂ）と高電圧（Ｃ，Ｄ）の状態は、後段に接続されるＤＢの閾値を適切に設定することにより、２値のデジタル信号に変換される。
【００１３】
このようなＲＴＤの動作原理に基づいて、以下に示すように光スイッチ素子として動作するとともに、光パケットのラベル認識が行われる。
【００１４】
図５は、光パケットの構造説明図である。各パケットは先頭ビットとアドレス部とデータ部で構成されていて、１パケット全体の長さは固定化されており、それぞれのビットの間に適当な長さの「ゼロビット」が設けられている。
【００１５】
ＰＤ１,ＰＤ２にはこのような光パケットがある時間差で入力されるように、それぞれに光パケットを入力する光ファイバー長を変える。たとえばアドレス部の１ビット目が立っているか否かを判別したければ、仮にこのビットが光パケットの宛先をあらわすものとすると、先頭ビットとアドレス部の１ビット目の時間差に相当する光ファイバー長の差を設けておく。これは光パケットのシリアル・パラレル変換に相当する。
【００１６】
ゲート信号ＶｉｎがＯＮのときにこの宛先ビットが立った光パケットが入力されると、前述の原理により、ＲＴＤの状態は高電圧側にラッチされる。光パケットのアドレス部が過ぎ去った後でも、ゲート信号がＯＮになっている限り、ＲＴＤは高電圧状態に留まっている。
【００１７】
このようなＲＴＤのラッチ動作は超高速で行われるので、光パケットがたとえば４０ＧｂｐｓのＮＲＺ信号(２５ｐｓ／ｂｉｔ)で構成されていたとしても、そこに記述されているアドレスをラッチすることができる。
【００１８】
図３の回路は、２つのＰＤ１,ＰＤ２に同時に光が入ったときにその光電流の単純な和がＲＴＤのピーク電流値を超えて高電圧状態にラッチされるように設計されている。すなわち、図３の回路は「光ＡＮＤ回路」を構成している。
【００１９】
また、図３の回路では、先頭ビットと認識したい注目箇所のアドレスビットのＡＮＤをとってラッチするようにしている。すなわち、認識したい注目ビットが立っているか否かということのみを認識するようにしている。
【００２０】
さらに、図５の光パケットでは、先頭ビットとアドレス部、アドレス部とデータ部、それぞれの間に数ビット分の空ビット間隔を設けている。そして図３の回路では、ある時間差で入力される光パケットのアドレス部のみが両ＰＤに入っている時間だけゲート信号がＯＮになるように設定することにより、アドレス以外のビットについてＡＮＤをとってラッチしてしまうことを防止している。
【００２１】
ＲＴＤの状態は、さらに後段のＤＢでデジタル化される。このデジタル化された信号は、図６に示すように光スイッチ素子の経路制御に用いることができる。
【００２２】
図６において、光ファイバＦＢを介して入力される光パケットは、さらに遅延ファイバＤＦを介して光スイッチＯＳに入力される系統と、図３の光ＡＮＤ回路と同様に２つのＰＤ１,ＰＤ２に同時に光が入ったときにその光電流の単純な和がＲＴＤのピーク電流値を超えて高電圧状態にラッチされるように構成されたラベル認識回路ＬＲに入力される系統とに分岐される。
【００２３】
ラベル認識回路ＬＲに入力された光パケットはさらに２分岐されて、２つのＰＤ１,ＰＤ２に入力される。前述のように、２つのＰＤ１,ＰＤ２は光パケットのアドレスビットの読みたい箇所が立っていれば光パケットの先頭ビットとのＡＮＤをとり、このＡＮＤ出力をＲＴＤがラッチする。
【００２４】
ＲＴＤでラッチされた信号は電圧信号として制御回路ＣＴＬに入力され、電圧―電流変換された後、電流信号として電流注入型の光スイッチ素子ＯＳに入力される。電流注入型の光スイッチ素子ＯＳは、スルー／ドロップ２系統の出力ポートを有するものであり、電流信号のＯＮ／ＯＦＦに応じて光パケットの出力ポートとしてスルー／ドロップが切替制御される。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかし、このような構成によれば、光ビットをＲＴＤで高速にラッチしているにもかかわらず、制御回路ＣＴＬで電圧―電流変換された電流信号により光スイッチＯＳを駆動制御しているので、ＲＴＤの高速特性を十分には活かしきれていない。また制御回路ＣＴＬを設けている分だけ回路スペースや部品コストや消費電力も大きくなっているという問題がある。
【００２６】
本発明は、これらの従来の問題点に着目したものであり、その目的は、比較的小型かつ安価な構成で、高速に光信号を切り替えることができる光信号処理装置および光信号記憶装置を提供することにある。
【課題を解決するための手段】
【００２７】
このような課題を達成する請求項１の発明は、並列接続された複数のフォトダイオードと、これら並列接続されたフォトダイオードと直列接続された共鳴トンネルダイオードと、これらフォトダイオードと共鳴トンネルダイオードの接続点に接続されたデータバッファを含み、フォトダイオードに入力される光ビット信号をラッチするように構成されたラベル認識回路と、このラベル認識回路の出力信号により直接駆動される電界吸収型の光スイッチ、とで構成されたことを特徴とする光信号処理装置である。
【００２８】
請求項２の発明は、請求項１記載の光信号処理装置において、前記光スイッチが２系統設けられ、これら光スイッチは共通したラベル認識回路の出力信号により直接駆動されることを特徴とする。
【００２９】
請求項３の発明は、並列接続された複数のフォトダイオードと、これら並列接続されたフォトダイオードと直列接続された共鳴トンネルダイオードと、これらフォトダイオードと共鳴トンネルダイオードの接続点に接続されたデータバッファを含み、フォトダイオードに入力される光ビット信号をラッチするように構成されたラベル認識回路と、このラベル認識回路の出力信号により同時に直接駆動される２系統の電界吸収型の光スイッチと、一方の光スイッチの出力光が光アンプを介して入力側に帰還される帰還ループ、とで構成されたことを特徴とする光信号記憶装置である。
【発明の効果】
【００３０】
これらにより、光スイッチはラベル認識回路の出力信号で直接駆動されるので、ＲＴＤの高速特性を十分に活かした小型の光信号処理装置および光信号記憶装置が実現できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明について、図面を用いて説明する。図１は本発明の一実施例を示す回路図であり、図６と共通する部分には同一の符号を付けている。図１において用いる光スイッチＯＳは電界吸収型（ＥＡ：Electro Absorption）として構成されたものであって、ラベル認識回路ＬＲを構成するＤＢの出力電圧程度の比較的低電圧による直接駆動が可能であり、スルーとドロップの２系統が設けられている。以降、これら２系統の光スイッチをＥＡと表記する。これら２系統の光スイッチＥＡには、遅延ファイバＤＦを通過する光パケットが２系統に分岐されて入力されるとともに、共通するラベル認識回路ＬＲの出力信号が図６のような制御回路を介することなく駆動信号として直接入力される。
【００３２】
このような構成において、ラベル認識回路ＬＲで光信号がラッチされると、一方の光スイッチＥＡ（たとえばスルー系統）がＯＮになってこのスルー系統から光パケットが出力され、他方の光スイッチＥＡ（たとえばドロップ系統）はＯＦＦになってドロップ系統から光パケットは出力されなくなる。この状態は、ラベル認識回路ＬＲのラッチがリセットされるまで保持される。
【００３３】
ラベル認識回路ＬＲのラッチがリセットされると、一方の光スイッチＥＡ（たとえばスルー系統）がＯＦＦになってスルー系統から光パケットが出力されなくなり、他方の光スイッチＥＡ（たとえばドロップ系統）がＯＮになってこのドロップ系統から光パケットが出力されることになる。
【００３４】
図１の構成によれば、２系統の光スイッチＥＡは、共通するラベル認識回路ＬＲの出力信号により直接駆動されるので、図６の構成のように制御回路に起因してＲＴＤの高速特性が阻害されることはなく、ＲＴＤの高速特性を活かした状態で高速スイッチング動作を行うことになる。
【００３５】
また、２系統の光スイッチＥＡを駆動するための制御回路が不要になることから、光信号処理装置全体としての回路スペースや部品コストや消費電力も小さくでき、小型化が図れる。
【００３６】
図２は、本発明の他の実施例を示す回路図であり、図１と共通する部分には同一の符号を付けている。図２において、一方の光スイッチＥＡ（たとえばストア系統）には、その出力光を光アンプＯＡを介して入力側に帰還する帰還ループＦＬが設けられている。このように構成される光信号処理装置は、以下に説明するように光信号記憶装置として機能する。
【００３７】
図２の構成において、ラベル認識回路ＬＲで光信号がラッチされると、一方の光スイッチＥＡ（たとえばストア系統）がＯＮになって光パケットは帰還ループＦＬ内を循環し、他方の光スイッチＥＡ（たとえばスルー系統）はＯＦＦになってスルー系統から光パケットは出力されなくなる。この状態は、ラベル認識回路ＬＲのラッチがリセットされるまで保持される。光パケットが帰還ループＦＬ内を循環することにより、光パケットの光パワーは光スイッチＥＡで減衰することになるが、この光スイッチＥＡを通過することによる光パワーの減衰分は、光アンプＯＡで増幅されることにより補償される。
【００３８】
ラベル認識回路ＬＲのラッチがリセットされると、一方の光スイッチＥＡ（たとえばストア系統）がＯＦＦになって光パケットの帰還ループＦＬ内での循環は停止し、他方の光スイッチＥＡ（たとえばスルー系統）がＯＮになってこのスルー系統から光パケットが出力される。
【００３９】
すなわち、図２の構成によれば、光パケットは、ラベル認識回路ＬＲがラッチしている期間中は外部に出力されることなく帰還ループＦＬ内を循環し、ラベル認識回路ＬＲのラッチが解除されると帰還ループＦＬ内の循環を停止して外部に出力されるので、ラベル認識回路ＬＲのラッチ期間に応じて光パケットを記憶する光信号記憶装置として機能することになる。
【００４０】
以上説明したように、本発明によれば、ＲＴＤの高速特性を十分に活かした小型の光信号処理装置および光信号記憶装置が実現でき、光パケットスイッチにおける光ラベル認識をはじめ、光パケットを任意の時間記憶しておくことを必要とする光通信に係る全ての装置やシステムに好適である。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】従来のフォトダイオードおよび共鳴トンネルダイオードを用いた光信号処理装置の一例を示す回路図である。
【図４】ＲＴＤのＩ-Ｖ特性例図である。
【図５】従来の光パケットの構成例図である。
【図６】従来の光スイッチ素子の経路制御説明図である。
【符号の説明】
【００４２】
ＰＤ  フォトダイオード
ＲＴＤ  共鳴トンネルダイオード
ＤＢ  データバッファ
Ｒ１，Ｒ２  抵抗
ＥＡ  電界吸収型光スイッチ
【図１】
2009010666.tif 000003
【図２】
2009010666.tif 000004
【図３】
2009010666.tif 000005
【図４】
2009010666.tif 000006
【図５】
2009010666.tif 000007
【図６】
2009010666.tif 000008