(57)【要約】【課題】環境制御されていない使用現場でもデバイスを製造できる電子回路印刷製造用システムを提供すること。【解決手段】電子回路部材、例えばトランジスタなどの同一のデバイスが周期的に配置された電子部材シートを複数用い、電子回路を作製する基板の必要な場所に必要なデバイスを、第１の電子部材シートであるデバイスリボンから基板に転写し、別異の電子部材シートである配線リボンにより配線することにより電子回路パターンを作製する。【選択図】図１
2009260048.tif 000002
【特許請求の範囲】
【請求項１】
シート基材と、前記シート基材上に形成された剥離剤層と、前記剥離剤層上に、互いに分離されて配置し形成された複数の電子回路パターン構成部材と、を具備する電子回路パターン構成用部材と、を有することを特徴とする電子部材シート。
【請求項２】
請求項１において、
前記電子回路パターン構成用部材の上部に、接着層を有することを特徴とする電子部材シート。
【請求項３】
請求項１において、
前記電子回路パターン構成用部材が具備する電子回路部材は、薄膜電子素子、層間絶縁物、及び配線の群から選ばれた少なくとも一者であることを特徴とする電子部材シート。
【請求項４】
請求項２において、
前記電子回路部材が配線である場合、前記接着層が導電性であることを特徴とする電子部材シート。
【請求項５】
請求項１において、
前記電子回路パターン構成用部材は、複数の電子回路部材によって構成された部材であることを特徴とする電子部材シート。
【請求項６】
請求項５において、
複数の電子回路部材が、薄膜電子素子、層間絶縁物、及び配線の群から選ばれた複数個であることを特徴とする電子部材シート。
【請求項７】
請求項１において、
前記電子回路パターン構成用部材における保護膜の端部断面が、前記シート基材に対してなだらかなテーパ状であることを特徴とする電子部材シート。
【請求項８】
請求項１において、
前記電子回路パターン構成用部材の複数個のうち、少なくとも一者が薄膜電子素子を具備することを特徴とする電子回路シート。
【請求項９】
請求項１において、
前記薄膜電子素子が、複数の薄膜電子素子を組み合わせた電子素子ユニットであることを特徴とする電子回路シート。
【請求項１０】
基板と、当該基板上に接着層を介して搭載された、複数の電子回路パターン構成用部材と、を有し、
前記電子回路パターン構成用部材は、前記基板上に前記接着層上の保護膜と、電子回路部材とを具備し、且つ
前記電子回路パターン構成用部材の接続によって、所望の電子回路が構成されていることを特徴とする電子回路パターン。
【請求項１１】
請求項１０において、
前記保護膜の端部断面が、前記基板に対して、なだらかなテーパ状であることを特徴とする電子回路パターン。
【請求項１２】
請求項１０において、
前記電子回路パターン構成用部材の複数個のうち、少なくとも一者が薄膜電子素子を具備することを特徴とする電子回路パターン。
【請求項１３】
請求項１２において、
前記薄膜電子素子が、複数の薄膜電子素子を組み合わせた電子素子ユニットであることを特徴とする電子回路パターン。
【請求項１４】
第１のシート基材と、前記第１のシート基材上に形成された第１の剥離剤層と、前記第１の剥離剤層上に、電子回路パターン構成用部材として互いに分離されて配置されている、複数個の少なくとも薄膜電子素子を具備する第１の電子回路パターン構成用部材と、第１の接着層と、を有する第１の電子部材シートと、
第２のシート基材と、前記第２のシート基材上に形成された第２の剥離剤層と、前記第２の剥離剤層上に、電子回路パターン構成用部材として互いに分離されて配置されている、複数個の少なくとも配線を具備する第２の電子回路パターン構成用部材と、導電性の第２の接着層と、を有する第２の電子部材シートと、を準備し、
基板に、前記第１の電子部材シートより、前記第１の接着層を前記基板側として、第１の電子回路パターン構成用部材である前記薄膜電子素子を転写する工程と、
前記基板に、前記第２の電子部材シートより、第２の接着層を前記基板側として、前記第２の電子部材シートの具備する配線を転写する工程と、を有することを特徴とする電子回路パターンの製造方法。
【請求項１５】
請求項１４において、
前記基板に、前記第１の電子部材シートより、前記第１の接着層を前記基板側として、第１の電子回路パターン構成用部材である前記薄膜電子素子を転写する工程と、この後、
前記基板上及び前記基板に転写された第１の電子回路パターン構成用部材である薄膜電子素子上の所望箇所に、第２の接着層を前記基板側として、前記第２の電子部材シートの具備する配線を転写する工程と、を有することを特徴とする電子回路パターンの製造方法。
【請求項１６】
請求項１４において、
前記基板に、前記第２の電子部材シートより、前記第２の接着層を前記基板側として、第２の電子回路パターン構成用部材である前記配線を転写する工程と、この後、
前記基板上及び前記基板に転写された第２の電子回路パターン構成用部材である配線の所望箇所に、第１の接着層を前記基板側として、前記第１の電子部材シートの具備する前記薄膜電子素子を転写する工程と、を有することを特徴とする電子回路パターンの製造方法。
【請求項１７】
請求項１４において、
前記第１の電子回路パターン構成用部材が具備する保護膜、及び前記第２の電子回路パターン構成用部材が具備する保護膜の各端部の断面が、前記基板に対して、なだらかなテーパ状であることを特徴とする電子回路パターンの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、特に有機半導体などの薄膜トランジスタ素子や薄膜ダイオード等を用いた回路の製造に有用な電子部材シート及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、ガラス基板に薄膜の集積回路を形成した後、第２の基板に、剥離を用いて、単に  
【０００３】
、転写を行う技術が知られていた。例えば、特開２００６−１２１０５９号公報（特許文献１）である。又、従来、支持基板上に、剥離層、導電層及び接着層を積層した回路パターンを形成しておき、絶縁性基板上に前記の回路パターンを、単に、転写する技術が知られていた。例えば、特開平１１−１３５９１９号公報（特許文献２）である。
【０００４】
【特許文献１】特開２００６−１２１０５９号公報
【特許文献２】特開平１１−１３５９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、「人、環境にやさしいエレクトロニクス」として有機エレクトロニクスが注目されている。有機エレクトロニクスには従来のシリコンエレクトロニクスと比べ、製造時に次の２つの大きな特長がある。
（１）半導体に有機半導体を用いるため、製造時に必要とされる温度が200度以下と、従来のシリコンエレクトロニクスよりもはるかに低温である。このため、プラスチック基板上にデバイスを直接作製することが可能であること。従来、シリコンデバイスでは基板にガラス基板やシリコン基板が使用されてきた。プラスチック基板は、それらと比較し、安価で軽くフレキシブルといった特長があるが、耐熱性が低く、従来のシリコンプロセスでは使用できなかった。
（２）半導体層が印刷（溶液プロセス）で形成できること。このことにより、ロール・ツー・ロールの連続高速デバイス製造化や、真空装置を必要としないことによる製造ライン、製造装置の小型化が期待される。
【０００６】
このように、有機エレクトロニクス技術を用いれば、軽く、フレキシブルな電子デバイスを工場内で安価に作製できることが期待される。また、それだけでなく、製造装置が小型化できるため工場以外の使用現場に製造装置を設置し、必要なときにその場で作製するといった新しいデバイスの製造形態が実現できる可能性がある。たとえば、電子チケットや電子署名された書類等を使用するチケット売り場やオフィスで中小型の製造装置を使用して作ることができる可能性がある。
【０００７】
上記特許文献１に開示されるように、これまで、ガラス基板に薄膜の集積回路を形成した後、第２の基板に、剥離を用いて、単に、転写を行う技術は知られていた。又、上記特許文献２に開示されるように、これまで、支持基板上に、剥離層、導電層及び接着層を積層した回路パターンを形成しておき、絶縁性基板上に前記の回路パターンを、単に、転写する技術も知られていた。
【０００８】
しかし、チケット売り場やオフィスなどの使用現場でのデバイス製造は、現在の作製方法では以下の理由で難しかった。
（１）トランジスタやダイオードなどのデバイスは、製造時に半導体・絶縁体界面、あるいは半導体・金属電極界面の状態制御が必要である。環境制御されていない場所で製造すると、それら半導体界面が汚染され、作製したデバイスの動作が不安定となる。
（２）トランジスタ等のデバイスを作製するには多数の工程が必要で、それぞれ違う装置が必要となる。そのため、一つ一つの製造装置は中小型でも、それが複数個必要となり、システムとしては小規模とはならなくなる。
（３）溶液プロセスを使用するため、乾燥工程が必要となる。乾燥工程は時間がかかるだけではなく、有機溶媒など人体に有害なガスが発生する場合があり、使用現場ではその対策が必要とされる。
【０００９】
このように、有機半導体を用いたデバイスは、チケット売り場やオフィスなどの使用現場での製造は困難であった。
【００１０】
本発明では、環境制御されていない使用現場でもデバイスを製造できる電子回路印刷製造用システムを提供する。
【課題を解決するための手段】
【００１１】
本発明の骨子は次のような発明思想に基づいている。即ち、トランジスタなどの同一のデバイスが周期的に配置されたシート基材（本願明細書に言う、電子部材シートの一種であるデバイスリボン）を複数用い、電子回路を作製する基板の必要な場所に必要なデバイスをデバイスリボンから基板に転写、及び配線用部材が配置されたシート基材（本願明細書に言う、電子部材シートの一種である配線リボン）により配線することによって電子回路を作製する。尚、本願明細書では、理解を容易ならしめる為、特段のことわりの無い場合、トランジスタなどの同一のデバイスが周期的に配置されたシート基材を、デバイスリボン、配線用部材が配置されたシート基材を、配線リボンなどと略称する。
【００１２】
本発明の主な形態は次の通りである。
尚、本明細書での主な概念的用語は次の意味として用いる。「シート基材」は上述のように、電子回路を作製する場合に用いる電子部品が配置される為のシートのことを称する。「電子部材シート」は、前記シート基材に、電子回路を作製する場合に用いる電子部品が配置されたシートのことを称する。「薄膜電子素子」はトランジスタ、ダイオード、コンデンサ、抵抗などの電子回路を構成する電子部品を意味している。「電子回路部材」は、前記薄膜電子素子を含み、更に、層間絶縁物、及び配線など電子回路を具体的な装置として具現化する部品、部材を意味している。「電子回路パターン構成部材」は薄膜電子素子、層間絶縁物、及び配線を、後述するように、各々を、ディスクリートな個別のパターンとして用い、これらの集積として電子回路を構成する為の部材を意味する。例えば、配線は、具体的な長さの配線を、複数の配線パターンの連続として、具現化する場合などがあるのである。又、トランジスタ、ダイオードなどには、通例、当該薄膜電子素子の活性領域を含む半導体の上部には保護膜が形成されている。本明細書では、電子回路パターン構成部材は、こうした保護膜をも含んだディスクリートな素子を意味する。「電子回路パターン」は、基板上に、ディスクリートな素子を用いての、本発明によって具現化されたパターンとしての電子回路を意味する。
【００１３】
＜電子部材シート＞
さて、本発明の第１の形態は、シート基材と、前記シート基材上に形成された剥離剤層と、前記剥離剤層上に、互いに分離されて配置し形成された複数の電子回路パターン構成部材と、を具備する電子回路パターン構成用部材と、を有することを特徴とする電子部材シートである。
【００１４】
第１の形態の電子部材シートでは、通例、前記電子回路パターン構成用部材の上部に、接着層を有する。後の、製造工程で、直接基板に接着することが可能であり、有用である。
【００１５】
前記電子回路パターン構成用部材が具備する電子回路部材は、薄膜電子素子、層間絶縁物、及び配線の群から選ばれた少なくとも一者であることが実際に有用な例である。
【００１６】
前記電子回路部材が配線である場合、前記接着層が導電性であることが、製造工程の面から、極めて実用的である。接着層をそのままとして、電子回路を組み立てることが出来る。
【００１７】
又、前記電子回路パターン構成用部材は、複数の電子回路部材によって構成することも出来る。一つの電子回路パターン構成用部材によって、或る電子回路自体が構成されている形態である。転写の回数を削減することが可能である。この場合、複数の電子回路部材が、薄膜電子素子、層間絶縁物、及び配線の群から選ばれた複数個であることが、実際に有用な例である。一方、電子部材シートとしては、前記電子回路パターン構成用部材における保護膜の端部断面が、前記シート基材に対してなだらかなテーパ状である電子部材シートは、極めて有用である。他の部材、例えば、配線の配置に際して、断線を防止することが出来る。又、電子部材シートとして、前記電子回路パターン構成用部材の複数個のうち、少なくとも一者が薄膜電子素子を具備することを特徴とする電子部材シート、更には、前記薄膜電子素子が、複数の薄膜電子素子を組み合わせた電子素子ユニットであることを特徴とする電子部材シートが、実際的な例である。
【００１８】
尚、以下の具体例の説明では、理解を容易となす為、電子部材シートの具体例として、デバイスリボン、配線リボンなどと略称する。
【００１９】
＜電子回路パターン＞
次に、電子回路パターンの代表的な例を説明する。即ち、  基板と、当該基板上に接着層を介して搭載された、複数の電子回路パターン構成用部材と、を有し、
前記電子回路パターン構成用部材は、前記基板上に前記接着層上の保護膜と、電子回路部材とを具備し、且つ
前記電子回路パターン構成用部材の接続によって、所望の電子回路が構成されている電子回路パターンである。そして、前記保護膜の端部断面が、前記基板に対して、なだらかなテーパ状であることを特徴とする電子回路パターンが、極めて有用な形態である。一つの電子回路部材上への他の部材、例えば、配線の配置に際して、断線を防止することが出来る。又、前記電子回路パターン構成用部材の複数個のうち、少なくとも一者が薄膜電子素子を具備する電子回路パターン、前記薄膜電子素子が、複数の薄膜電子素子を組み合わせた電子素子ユニットである電子回路パターンが実際的な例である。
【００２０】
＜電子回路パターンの製造方法＞
次に、主要な電子回路パターンの製造方法を例示する。
【００２１】
その第１の形態は、第１のシート基材と、前記第１のシート基材上に形成された第１の剥離剤層と、前記第１の剥離剤層上に、電子回路パターン構成用部材として互いに分離されて配置されている、複数個の少なくとも薄膜電子素子を具備する第１の電子回路パターン構成用部材と、第１の接着層と、を有する第１の電子部材シートと、
第２のシート基材と、前記第２のシート基材上に形成された第２の剥離剤層と、前記第２の剥離剤層上に、電子回路パターン構成用部材として互いに分離されて配置されている、複数個の少なくとも配線を具備する第２の電子回路パターン構成用部材と、導電性の第２の接着層と、を有する第２の電子部材シートと、を準備し、
基板に、前記第１の電子部材シートより、前記第１の接着層を前記基板側として、第１の電子回路パターン構成用部材である前記薄膜電子素子を転写する工程と、
前記基板に、前記第２の電子部材シートより、第２の接着層を前記基板側として、前記第２の電子部材シートの具備する配線を転写する工程と、を有することを特徴とする電子回路パターンの製造方法である。
【００２２】
この場合、（１）電子回路パターン構成用部材である前記薄膜電子素子を、先ず、基板に転写し、その後、配線を転写する方法と、逆に、（２）基板に、先ず、配線を転写し、その後、電子回路パターン構成用部材である前記薄膜電子素子を転写する方法をとることが出来る。即ち、前者は、
前記基板に、前記第１の電子部材シートより、前記第１の接着層を前記基板側として、第１の電子回路パターン構成用部材である前記薄膜電子素子を転写する工程と、この後、
前記基板上及び前記基板に転写された第１の電子回路パターン構成用部材である薄膜電子素子上の所望箇所に、第２の接着層を前記基板側として、前記第２の電子部材シートの具備する配線を転写する工程と、を有する電子回路パターンの製造方法である。
【００２３】
後者は、前記基板に、前記第２の電子部材シートより、前記第２の接着層を前記基板側として、第２の電子回路パターン構成用部材である前記配線を転写する工程と、この後、
前記基板上及び前記基板に転写された第２の電子回路パターン構成用部材である配線の所望箇所に、第１の接着層を前記基板側として、前記第１の電子部材シートの具備する前記薄膜電子素子を転写する工程と、を有する電子回路パターンの製造方法である。
【００２４】
当然、前記第１の電子回路パターン構成用部材が具備する保護膜、及び前記第２の電子回路パターン構成用部材が具備する保護膜の各端部の断面が、前記基板に対して、なだらかなテーパ状であることが、電子回路パターンの製造方法に有用なことは、前述の通りである。
【００２５】
＜製造装置＞
製造装置の骨子は、次の通りである。即ち、先ず、作りたい所望の電子回路に関するレイアウトデータを作成する。レイアウトデータは、基板上での、ＸＹ座標系での、必要とされる各種部材（即ち、本願に言う電子回路パターン構成用部材）が選択され、その座標の設定である。このレイアウトデータ作成の実際については実施例をもって、後に説明する。こうしたレイアウトデータが電子回路パターン製造システムに入力され、ＣＡＤデータとして、各転写ヘッドを選択し、印刷に付される。
当該システムは、データ入力部、データ処理部、ヘッド制御部置、ステージ制御部、複数の転写カセットを具備するヘッド部、ヘッド部と電子回路を作製する基板の相対位置を制御するステージから構成される。ここで、転写カセットとは、例えばデバイスリボン（即ち、電子部材シート）を格納し転写ヘッド部を含む転写カセットである。電子回路のデータがデータ入力装置より入力されると、入力されたデータに応じてデバイスリボンを格納した転写ヘッドが選択され、必要なデバイスの位置にヘッドを移動して、所望のデバイス（即ち、電子回路部材を具備する電子回路パターン構成用部材）を、電子回路パターンを形成する基板に転写し、更に、配線する（即ち、配線を具備する電子回路パターン構成用部材を用いて行われる）ことで電子回路パターンを作製する。
【発明の効果】
【００２６】
本発明の電子部材シートは、環境制御がなされていない使用現場においても、安定した動作の電子回路パターンを提供することが出来る。
【００２７】
本発明の電子回路パターンは、環境制御がなされていない使用現場においても、安定した動作を確保することが出来る。
【００２８】
本発明の電子回路パターンの製造方法は、環境制御がなされていない使用現場においても、安定した動作の電子回路パターンを提供することが出来る。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施例について図を用いて説明する。
（実施例１）
本実施例では、本発明の電子回路印刷製造用システムの構成、及び個々の構成要素について説明する。
【００３０】
図１は本発明の電子回路印刷製造用システムの構成を示した模式図である。本システムは、制御部１００と印刷部１０１を有する。制御部１００は、データ入力部１０２、データ処理部１０３、ヘッド制御部１０４、及びステージ制御部１０５を有して構成される。印刷部１０１は、ヘッド１０６、ヘッド１０６を移動させるためのＸステージ１０７およびＺステージ１０８、電子回路を作製する基板１０９をＹ方向に移動するためのＹステージ１１０を有して構成される。ヘッド１０６は、複数の転写カセット１１１Ａ、１１１Ｂ、１１１Ｃからなる。図１では転写カセットの数を３つとしているが、作製する電子回路によって必要な転写カセット種および数は異なる。尚、上記システムの各要素部位、例えば、制御部１００のデータ入力部１０２、データ処理部など、更に、印刷部１０１のヘッド１０６、Ｘステージ１０７およびＺステージ、ステージ制御部１０５などは、通例の厚生部位を用いて、設計の趣旨に応じて構成される。
【００３１】
作製する電子回路の電子回路データは、データ入力部１０２に入力される。入力されたデータは、データ処理部１０３で、データ処理、即ち、印刷部１０１のＸステージ１０７、Ｙステージ１１０、Ｚステージ１０８およびヘッド１０６を℃の様に移動するかに対応するデータとして準備される。そして、これらのデータによって、ヘッド制御部１０４、ステージ制御部１０５が作動し、印刷部１０１のＸステージ１０７、Ｙステージ１１０、Ｚステージ１０８およびヘッド１０６が動作する。図１では、Ｙステージを動作範囲が固定された１軸ステージのように描かれているが、もちろん連続フィルムをロール・ツー・ロールのような連続送り機構で送ることも可能である。
【００３２】
図２は、転写カセットの上面から見た構成模式図である。転写カセット２００にはデバイスリボン２０１（電子部材シート、以下、同様）が格納され、デバイスリボン２０１は転写ヘッド２０２と接触している。デバイスリボン２０１はリール２０３Ａ、２０３Ｂに巻かれてあり、リール２０３Ａ、２０３Ｂはそれぞれモータ２０４Ａ、２０４Ｂが接続されている。最初は、デバイスリボン２０１はリール２０３Ａに巻き取られているが、モータ２０３Ａ、２０４Ｂを回転させることにより、矢印方向にデバイスリボン２０１を送る。デバイスリボン２０１上の個々のデバイスが転写ヘッド２０２に対し所定の位置に来たとき、転写ヘッド２０２によりデバイスリボン２０１上のデバイスが基板１０９に転写される。デバイスを転写したデバイスリボン２０１はリール２０３Ｂに巻き取られる。
【００３３】
電子部材シートの一種であるデバイスリボン２０１には、大きく分けて、単一種のデバイスのみを搭載した単一デバイスリボンと、配線された複数個のデバイスを搭載したデバイスユニットリボンに分けられる。単一デバイスリボンには、トランジスタリボン、ダイオードリボン、コンデンサーリボン、抵抗リボン、層間絶縁膜リボン、配線リボンなどがある。以下、単一デバイスリボンの構造の概要について説明する。
【００３４】
先ず、トランジスタリボンの例を説明する。図３Ａにトランジスタリボンの一部を上面からみた模式図と、図３Ｂに、図３ＡのＡＡ’断面でのトランジスタの断面模式図を示す。なお、図３Ｂは断面構造の構成がわかりやすいように、Ｘ方向とＺ方向の縮尺が実際の構造とは異なって描かれている。これは以下の図４Ａから図８Ｂにかけても同様である。
【００３５】
本例のトランジスタリボンは、図３Ａ、図３Ｂに示すようにＸＹＺ軸をとった場合、Ｘ方向に細長いリボンで、転写カセット中でＸ方向に送られる。平面的には、トランジスタリボン３００には、トランジスタ３０１がＸ方向に同一周期で直線状に配置され、トランジスタ３０１の周囲にはデバイス位置検出マーク３０２が配置されている。一方、リボンの断面構成に関しては、リボンフィルム（シート基材、以下同様）３０３上に剥離層３０４が積層され、この上にトランジスタ（電子回路部材の一種である薄膜電子素子）３０１が形成されている。
【００３６】
即ち、剥離層３０４上にゲート電極３０５Ａが搭載され、これを覆ってゲート絶縁膜３０５Ｄが形成される。ゲート絶縁膜３０５Ｄ上に一対のソース電極３０５Ｂ、ドレイン電極３０５Ｃが形成される。当然、これらが、平面構成として、前記ゲート電極３０５Ａを挟んで適正位置にあり、チャネルの両端にある。前記ソース電極３０５Ｂ、ドレイン電極３０５Ｃの各一部を覆って有機半導体層３０５Ｅが形成され、その上に保護膜層３０６、接着層３０７が積層されている。
【００３７】
更に、図３Ａに示されるように、トランジスタ３０１は平面的には、前記ゲート電極３０５Ａの両端に接続するゲート電極パッド３０５Ｆ１、３０５Ｆ２、及び前記ソース電極３０５Ｂ、ドレイン電極３０５Ｃに接続するソース電極パッド３０５Ｇ、ドレイン電極パッド３０５Ｈが形成されている。
【００３８】
尚、電子部材シートにおける、例えばトランジスタの形成は、図３Ｂの積層に限らない。例えば、トランジスタは図３Ｃに例示するような構成も、勿論可能である。即ち、基材シート３０３に、剥離層３０４が形成され、この上部に、保護膜３０６が搭載される。そして、この上部に、図３Ｂとは逆の積層順に、有機半導体層３０５Ｅ、ソース／ドレイン層３０５Ｇ、３０５Ｃ、ゲート絶縁膜３０５Ｄ、そしてゲート電極３０５Ａが形成されている。そして、最後に接着層３０７が形成されている。
【００３９】
トランジスタリボンのサイズ、材料の一例を以下に例示する。リボンフィルム（シート基材、以下、同様）３０３には耐熱性の高いポリイミドフィルムを使用した。ポリイミド以外にも熱で転写する場合は、ある程度耐熱温度が高いポリエチレン系フィルム、ポリカーボネイト系フィルム等も使用できる。光で転写する際は透明性の高い、透明ポリイミドやポリエチレン系フィルム、ポリカーボネイト系フィルム等が使用できる。デバイスリボンのリボンフィルムの材料はトランジスタリボン以外のデバイスリボンのリボンフィルムでも同様である。ゲート電極３０５Ａの材料はアルミニウムを使用したが、必要に応じて、さまざまな導電性材料を使用することができる。そのサイズは、ゲート長が７マイクロメートル、膜厚０．２マイクロメートルとした。ゲート電極３０５Ａは、両端に６０マイクロメートル×６０マイクロメートルのゲート電極パッド３０５Ｆ１、３０５Ｆ１が接続されている。ゲート絶縁膜３０５Ｄの材料には、膜厚を０．３マイクロメートルのポリイミドを使用した。ポリイミド以外にもメタクリル酸メチル樹脂やポリビニルフェノール、シロキサン、ガラスや窒化珪素などの絶縁材料を使用することができる。
【００４０】
ソース電極３０５Ｂ、ドレイン電極３０５Ｃの材質は共に金、サイズは共に一辺５０マイクロメートルの正方形で膜厚は０．１マイクロメートルとした。ソース電極、ドレイン電極の材料は、導電性であるだけではなく、有機半導体層とオーミック接触となる材料である必要がある。チャネル長に相当する相当するソース電極３０５Ｂとドレイン電極３０５Ｃとの間隔は５マイクロメートル。ソース電極３０５Ｂとドレイン電極３０５Ｃの一端には、それぞれ１００マイクロメートル×６０マイクロメートルのソース電極パッド３０５Ｇ、ドレイン電極パッド３０５Ｈが接続されている。有機半導体層３０５Ｅはポリチオフェンなどの高移動度有機半導体で、膜厚は０．１マイクロメートルである。保護膜層３０６はパリレンなどの絶縁体で、素子全体を覆うような構造でサイズは２５０マイクロメートル×２５０マイクロメートル、膜厚は３マイクロメートルとする。接着層３０７は保護膜層３０６全体を覆う構造とする。デバイス位置検出マーク３０２の材料はゲート電極３０５Ａと同様のアルミニウムで、サイズは２０マイクロメートル、厚さは０．２マイクロメートル。トランジスタ３０１の四隅に３００マイクロメートルおきに配置した。
【００４１】
次に、ダイオードリボンの例である。図４Ａは、ダイオードリボンの一部を上面から見た模式図、図４Ｂは、図４ＡでのＡＡ’断面での断面模式図を示す。図４Ａに見られるように、トランジスタリボン３００と同様に、ダイオードリボン４００にはダイオード４０１が同一周期で直線状に配置され、その周囲にはデバイス位置検出マーク４０２が配置されている。ダイオード４０１の断面構造は、次のような構成である。図４Ｂに示されるように、リボンフィルム４０３上に剥離層４０４が形成され、この剥離層４０４上に、カソード電極４０５Ａが形成される。カソード電極４０５Ａの一部を覆って有機半導体層４０５Ｂ、この上部にアノード電極４０５Ｃが形成される。そして、これらを覆って保護膜４０６、接着層４０７が積層されている。
【００４２】
更に、図４Ａに示されるように、ダイオード４０１は平面的には、カソード電極４０５Ａから延在するカソード電極パッド４０５Ｄ、及びアノード電極４０５Ｃから延在するアノード電極パッド４０５Ｅを有して構成される。
【００４３】
ダイオードリボンのサイズ、材料の一例を以下に例示する。カソード電極４０５Ａの材料は金を使用した。カソード電極材料はトランジスタリボンのソース電極、ドレイン電極と同様に有機半導体層とオーミック接触となる材料である必要がある。カソード電極４０５Ａのサイズは、８０マイクロメートル×５０マイクロメートル、膜厚は０．２マイクロメートルとした。カソード電極４０５Ａの一端には６０マイクロメートル×６０マイクロメートルのカソード電極パッド４０５Ｄが接続されている。有機半導体層４０５Ｂはポリチオフェンなどの高移動度有機半導体で、膜厚は０．１マイクロメートルであり、カソード電極４０５Ａを覆うように積層されている。アノード電極４０５Ｃの材料はアルミニウム、サイズは８０マイクロメートル×５０マイクロメートル膜厚は０．２マイクロメートルとした。アソード電極材料はカソード電極とは異なり有機半導体層とショットキー接触となる材料である必要がある。アノード電極４０５Ｃの一端には６０マイクロメートル×６０マイクロメートルのアノード電極パッド４０５Ｅが接続されている。アノード電極４０５Ｃはカソード電極４０５Ａとの重なり合いが５０マイクロメートル×５０マイクロメートルとなるように配置した。保護膜層４０６、接着層４０７、デバイス位置検出マーク４０２はトランジスタリボン３００の保護膜３０６、接着層３０７、デバイス位置検出マーク３０２と同様である。
【００４４】
次は、コンデンサーリボンの例である。図５Ａは、コンデンサーリボンの一部を上面から見た模式図、図５Ｂは、図５ＡでのＡＡ’断面での断面模式図を示す。コンデンサーリボン５００にはコンデンサー５０１が同一周期で直線状に配置され、その周囲にはデバイス位置検出マーク５０２が配置されている。
【００４５】
コンデンサー５０１断面構造は、次のような構成である。図５Ｂに示されるように、リボンフィルム５０３上に剥離層５０４が積層され、この上に下部電極５０５Ａ、絶縁体層５０５Ｂ、及び上部電極５０５が順次積層される。そして、これらを覆って保護膜５０６、接着層５０７が積層されている。
【００４６】
更に、図５Ａに示されるように、ダイオード４０１は平面的には、下部電極５０５Ａより延在する下部電極パッド５０５Ｄ、上部電極５０５より延在する上部電極パッド５０５Ｅから構成されている。
【００４７】
コンデンサーリボンのサイズ、材料の一例を以下に例示する。下部電極５０５Ａは膜厚０．２マイクロメートルのアルミニウムで、下部電極５０５Ａの一端には６０マイクロメートル×６０マイクロメートルの下部電極パッド５０５Ｄが接続されている。絶縁体層５０５Ｂはメタクリル酸メチル樹脂などの高分子絶縁体で、下部電極を覆うように積層されている。上部電極５０５Ｃは膜厚０．２マイクロメートルのアルミニウムで、上部電極５０５Ｃの一端には６０マイクロメートル×６０マイクロメートルの上部電極パッド５０５Ｅが接続されている。絶縁体層５０５Ｂの厚さ、下部電極５０５Ａ、上部電極５０５Ｃのサイズと、重なり合いの大きさの関係は、必要とされる電気容量により式１に基づき決定される。
【００４８】
コンデンサ５０１の電気容量＝絶縁体層５０５Ｃの誘電率×下部電極５０５Ａと上部電極５０５Ｃの重なり部分の面積÷絶縁体層５０５Ｃの膜厚・・・・・（式１）
尚、保護膜層５０６、接着層５０７、デバイス位置検出マーク５０２は、トランジスタリボン３００の保護膜３０６、接着層３０７、デバイス位置検出マーク３０２と同様である。
【００４９】
次に、抵抗リボンの例である。図６Ａは抵抗リボンの一部を上面から見た模式図、図６Ｂは、図６ＡでのＡＡ’断面での断面模式図を示す。図６Ａに見られるように、抵抗リボン６００には、抵抗素子６０１が同一周期で直線状に配置され、その周囲にはデバイス位置検出マーク６０２が配置されている。
【００５０】
抵抗素子６０１の断面構造は、図６Ｂに示されるように、リボンフィルム６０３上に剥離層６０４が形成され、この上部に抵抗部６０５Ａが形成される。その上に保護膜層６０６、接着層６０７が積層されている。尚、図６Ｂの断面図は、理解を容易となす為、コの字状に形成された抵抗部６０５Ａに沿った断面として示した。即ち、図６ＡでのＡＡ’断面そのままの断面図ではない。
更に、図６Ａに示されるように、抵抗素子６０１は平面的には、抵抗部６０５Ａの両端に接続される電極パッド６０５Ｂ、６０５Ｃを有して構成されている。
【００５１】
抵抗リボンのサイズ、材料の一例を以下に例示する。抵抗部６０５Ａは、ポリ(スチレン・スルフォン酸)をドープしたポリ(エチレンジオキシチオフェン)などの導電性高分子からなり、両端に６０マイクロメートル×６０マイクロメートルの電極パッド６０５Ｂ、６０５Ｃが接続されている。もちろん抵抗部は他の導電性材料でも使用できる。抵抗部６０５Ａのサイズは必要とされる抵抗値により式２に基づき決定される。
【００５２】
抵抗素子６０１の電気抵抗＝抵抗部６０５Ａの全長÷抵抗部６０５Ａの膜厚÷抵抗部６０５Ａの線幅÷抵抗部６０５Ａの電気伝導度・・・・・式２
尚、保護膜層６０６、接着層６０７、デバイス位置検出マーク６０２はトランジスタリボン３００の保護膜３０６、接着層３０７、デバイス位置検出マーク３０２と同様である。
【００５３】
次に、層間絶縁膜リボンの例である。図７Ａに層間絶縁膜リボンの一部を上面から見た模式図、図７Ｂに、図７ＡでのＡＡ’断面での断面模式図を示す。層間絶縁膜リボン７００には層間絶縁膜パターン７０１が同一周期で直線状に配置され、その周囲にはデバイス位置検出マーク７０２が配置されている。
【００５４】
図７Ａに見られるように、層間絶縁膜パターン７０１は、リボンフィルム７０３上に積層された剥離層７０４上に形成され、この上部に接着層７０７が積層されている。
【００５５】
層間絶縁膜リボンのサイズ、材料の一例を以下に例示する。層間絶縁膜パターン７０１はパリレンなどの絶縁体からなり、２００マイクロメートル×２００マイクロメートル、膜厚３マイクロメートルとした。接着層７０７、デバイス位置検出マーク７０２はトランジスタリボン３００の接着層３０７、デバイス位置検出マーク３０２と同様である。層間絶縁膜リボンは配線が交差する部分で配線間をショートさせたくない場合に使用する。すなわち、配線パターンの交差する部分に層間絶縁膜リボンで層間絶縁膜パターンを作製し、その上に配線パターンを作製する。
【００５６】
次に、配線リボンの例である。図８Ａに、配線リボンの一部を上面から見た模式図、図８Ｂに、図８ＡでのＡＡ’断面での断面模式図を示す。配線リボン８００には配線ドット８０１が同一周期で直線状に配置され、その周囲にはデバイス位置検出マーク８０２が配置されている。図８Ｂに見られるように、配線ドット８０１もリボンフィルム８０３上に積層された剥離層８０４上に形成され、接着層８０７が積層されている。
【００５７】
配線リボンのサイズ、材料の一例を以下に例示する。配線ドット８０１は導電性微粒子と高分子バインダーからなる柔軟性のある導電材料からなり、そのサイズは７５マイクロメートル×７５マイクロメートル、膜厚２マイクロメートルとした。デバイス位置検出マーク８０２はトランジスタリボン３００、デバイス位置検出マーク３０２と同様である。ただし、配線リボン８００の接着層８０７の材料は他のデバイスリボンと異なり、導電性を有する必要がある。前述したように、前記接着層が導電性であることが、製造工程の面から、極めて実用的である。接着層をそのままとして、電子回路を組み立てることが出来るからである。
【００５８】
もちろん、これらの各構成要素のサイズ、材料は必要なデバイスのスペックに応じて変える必要がある。そして、各構成要素、即ち、電子回路パターン構成用部材の複数個のうち、少なくとも一者が薄膜電子素子である形態が有用である。又、薄膜電子素子が、複数の薄膜電子素子を組み合わせた形態も、予め、所望の電子回路が構成されており、実用的である。
【００５９】
もう一つのデバイスリボンであるデバイスユニットリボンは、電子回路のパーツとなる複数のデバイスからなるデバイスユニットが、リボン上に単一デバイスユニットのデバイスと同様に同一周期で配置されたデバイスリボンである。デジタル回路で使用するインバータ、ＡＮＤ回路、ＯＲ回路や、アナログ回路で使用する全波整流回路、メモリーアレイなどが、デバイスユニットとなる。デバイスユニットリボンは上で述べた単一デバイスリボンのデバイスを組み合わせた構造のため、それら構成要素の材料は単一デバイスリボンのデバイス材料と同じである。
【００６０】
また、本実施例ではすべてのデバイスリボン表面に接着層を設けたが、電子回路を作製する基板表面に接着層を設けることで、配線リボン以外のデバイスリボン表面の接着層を省略することが可能である。
【００６１】
つぎに転写ヘッドについて説明する。転写ヘッドには熱転写ヘッドと光転写ヘッドがある。
【００６２】
熱転写ヘッドはヘッドを高温にしてデバイスリボンに接触させることにより、デバイスリボン上のデバイスを基板に転写するヘッドである。熱転写ヘッドを用いたデバイスの転写は次のように行う。熱転写ヘッドとデバイスリボン、基板を接触させ、熱転写ヘッドによりデバイスリボンのデバイス部分に熱をかける。すると、剥離層が活性化されデバイスがリボンフィルムから剥離すると同時に接着層が活性化してデバイスが基板に接着される。熱転写ヘッドのサイズはデバイスリボン中のデバイスのサイズに対応する。すなわち、一つのデバイスのサイズが２５０マイクロメータの単一デバイスリボンにはデバイスリボンと接触する部分の大きさが２８０マイクロメートルの転写ヘッドを使用し、一つのデバイスユニットのサイズが２センチメートルのデバイスユニットリボンではそれよりも少し大きな２．１センチメートルの転写ヘッドを使用する。熱転写ヘッドを使用する場合は、剥離剤にはアクリルニトリル系高分子加熱発泡剤を含んだ熱剥離剤などの熱剥離剤、接着剤にはポリアミド系高分子熱接着剤やエチレンビニールアルコール系熱接着剤などの熱接着剤が使用できる。
【００６３】
光転写ヘッドはヘッドから紫外線などの光をデバイスリボンに照射することにより、デバイスリボン上のデバイスを基板に転写するヘッドである。光転写ヘッドの場合も、デバイスリボンに照射するスポット径はデバイスリボン中のデバイスのサイズに対応する。光転写ヘッドを使用する場合は、剥離剤にはシロキサン系高分子光発泡剤を含んだ光剥離剤やポリイミド系の光剥離剤などの光剥離剤、接着剤には紫外線硬化型接着剤などの光接着剤を使用する。その製造方法は、各材料の選択以外、熱転写ヘッドと基本的に同様である。
【００６４】
また、これら転写ヘッドの近くにはデバイス位置検出装置が設置され、デバイスリボンに配置されたデバイス位置検出マークを検出することにより、デバイスリボン上のデバイスの位置を転写ヘッドの中央と正確に一致させることができる。
【００６５】
具体的な電子回路の製造例を示す前に、転写ヘッドにより単一デバイスリボンより基板に転写されたデバイスの構造について説明する。尚、本願明細書においては、例えば、このように、基板上に、少なくともデバイスリボンと配線リボンの各々よりの転写によって形成された構造体を電子回路パターンと称することは前述した通りである。
【００６６】
図９Ａ、図９Ｂ、図９Ｃ、図９Ｄ、図９Ｅ、及び図９Ｆは、各々、転写ヘッドにより基板に転写された電子回路部材、即ち、トランジスタ、ダイオード、コンデンサ、抵抗、層間絶縁膜、配線ドットの断面図である。トランジスタ、ダイオード、コンデンサ、抵抗は表面に配線で接続されるための導電性の電極パッドが露出している。配線ドットは、接着層に導電性微粒子を混合して導電性にしているため、基板面、露出表面とも導電性を有する。そのため、各デバイスの電極バッド面を上に配線ドットを転写することで配線することができる。
【００６７】
図９Ａ、図９Ｂ、図９Ｃ、図９Ｄ、図９Ｅ、及び図９Ｆは各々、図３Ｂ、図４Ｂ，図５Ｂ、図６Ｂ、図７Ｂ、及び図８Ｂの電子部材シートから基板に転写した装置の断面図である。基板（３１０、４１０、５１０、６１０、７１０、及び８１０）以外は、前者の構造が転写されたものであり、同じ部位は同じ符号で示されている。
【００６８】
図９Ａ、図９Ｂ、図９Ｃ、図９Ｄ、図９Ｅ、及び図９Ｆでは断面構造の構成がわかりやすいように、Ｘ方向とＺ方向の縮尺が実際の構造とは異なって描かれていが、ほぼ実際の縮尺に描いた場合、リボンフィルム（シート基材）上のデバイスのエッジの断面は、図１０Ａのような断面を持っている。より、具体的には保護層が鋭角でなだらかなテーパー構造になっている必要がある。即ち、リボンフィルム１７００上に剥離膜層１７０３が形成され、この上部に保護膜１７０２及び接着層１７０１が順次搭載されている。尚、端部の拡大図である図１０Ａ及び図１０Ｂでは、図示されていないが、このデバイス内部に所望のデバイス要素が形成されていることは言うまでもない。一方、転写されたデバイスのエッジ断面は、図１０Ｂのようになる。即ち、基板１７１０上に、接着層１７０１によって、保護膜１７０２及び、元々あった剥離膜層１７０３が転写される。この接着層１７０１と保護膜１７０２からなるデバイスのエッジ断面は、図１０Ａにおいても、この転写である図１７Ｂにおいても、図のように鋭角でなだらかなテーパー構造になっている。そのため、デバイスを作製した後、配線ドットで接続しても、配線が段差で断線しない。
【００６９】
次に、本発明の電子印刷製造用システムを用いた電子回路パターン作製の流れについて、図１１に示すインバータ回路の作製を例にとり説明する。図１２Ａは、作製されたインバータ回路の上部から見た模式図、図１２Ｂは、図１２ＡでのＡＡ’断面での模式図を示す。ここで、図１２Ａで示される電子回路が、本願明細書にいう電子回路パターンの一例に相当する。以下、電子回路パターンの意味合いは同様である。
【００７０】
はじめに、図１１に示したインバータ回路を作製するため、デバイスレイアウトデータを作製する。図１１のインバータ回路は２つのトランジスタ（Ｔｒ１、Ｔｒ２）が配線によって結線されている。本実施例ではトランジスタとして図３Ａのトランジスタ３０１を、配線として図８の配線ドット８０１を使用する。尚、図１２Ａは、作製されたインバータ回路の上部から見た模式図、図１２Ｂは、図１２ＡでのＡＡ’断面での模式図を示す。その詳細は後述される。
【００７１】
図１３Ａから図１３Ｂを参酌する。最初に、インバータ回路に必要なトランジスタ９０１Ａ、９０１Ｂをレイアウト領域に配置する（図１３Ａ）。この際、レイアウト領域は左下を原点（０、０）としたＸＹ座標系とし、ドットマトリックス９０２を仮想的に描画されている。トランジスタ９０１Ａ、９０１Ｂは、それらの中心位置がドットマトリックス９０２と一致するように配置する。このドットマトリクス９０２の間隔は、本発明の回路製造装置のヘッドおよび基板の移動分解能であり、Ｘ方向の間隔はヘッドのＸ方向の最小移動量ΔＸ、Ｙ方向の間隔は基板のＹ方向の最小移動ΔＹである。本実施例ではΔＸ、ΔＹを共に５０マイクロメートルとした。トランジスタ９０１Ａ、９０１Ｂの中心位置はそれぞれ（３００、４５０）、（３００、１５０）である。尚、図１３Ａには、図示された範囲の各端部に、その座標が（０，５５０）、（５５０，５５０）及び（５５０、０）と示されている。尚、トランジスタの各部位は図３Ａのそれに対応するが、９０１Ａ及び９０１Ｂのトランジスタにおいて図示された符号９０５Ｆ１、９０５Ｆ２は、そのゲート電極パッド、９０５Ｇ１及び９０５Ｈ１、９０５Ｇ２及び９０５Ｈ２は、各々ソース及びドレイン電極パッドである。
【００７２】
次に、配線パターンを配置する。配線パターンも、トランジスタ９０１Ａ、９０１Ｂと同様にドットマトリックス９０２と配線ドットの中心位置が一致するように配置する。図８の配線ドット８０１は、一辺が７５マイクロメートルの正方形であるため、トランジスタ９０１Ａ、９０１Ｂをつなぐためには、（３００、２５０）、（３００、３００）、（３００、３５０）の３箇所に配線ドット９０３Ａ、９０３Ｂ、９０３Ｃを配置する必要がある（図１３（Ｂ））。このように配線ドットを複数個配置（符号、９０３Ｄ、９０３Ｅ、９０３Ｆ、及び９０３Ｇ）することにより配線パターンを作製し、デバイスレイアウトデータは完成する（図１３（Ｃ））。
【００７３】
次に、作製したデバイスレイアウトデータを、電子回路印刷製造用システム１００のデータ入力部１０２に入力する。入力されたデバイスレイアウトデータは、データ処理部１０３を通じ各デバイスの座標データとして蓄えられる。
【００７４】
これを基に、最初にトランジスタが基板（図１２Ｂの）９１０上に印刷される。すなわち、ステージ制御部１０５を通じＸステージ１０７、Ｙステージ１１０で、ヘッド１０６のトランジスタリボンを格納した転写カセット１１１Ａの転写ヘッドの中心位置を基板８の原点に対しＸ＝３００マイクロメートル、Ｙ＝１５０マイクロメートルの位置に移動したのち、Ｚステージ１０８でヘッド１０６を基板１０９に接触させ、ヘッド制御部１０４を通じトランジスタを基板１０９に転写する。同様に、Ｘ＝３００マイクロメートル、Ｙ＝４５０マイクロメートルの位置にもトランジスタを基板１０９に転写する。必要なトランジスタをすべて転写した後に、トランジスタと同様に配線リボンを格納した転写カセット１１１Ｂを用い、所定位置に配線ドットを基板１０９に転写することで、インバータ回路が基板１０９上に作製できる。こうして、前述した図１２Ａ、図１２Ｂに例示されるインバータ回路が完成する。図１２Ａはインバータ回路の上部から見た模式図、図１２Ｂは、図１２ＡでのＡＡ’断面での模式図である。配線ドットによりトランジスタが断線することなく配線されている。図１Ｂ及び図１３Ｃを参酌することによって、その完成図である図１２Ａ及び図１２Ｂを理解することができる。尚、基板上の符号９１１は、各トランジスタ９０１Ａ、９０１Ｂに当初設けられていた接着層である。
【００７５】
以上述べてきたように、本発明の電子回路印刷製造用システムを用いれば、単一の装置で電子回路を基板上に作製することができる。また、回路製造時に転写のみで乾燥工程がないため短時間で電子回路を作製できるだけでなく、有害な有機溶媒によるガスも発生しないため、どのような場所でも作製することがでる。更に、本発明の電子回路印刷製造用システムはドライプロセスであるため、プラスチック基板のみでなく、一般に、樹脂フィルム、紙のような溶液耐性が低い基板、或いは金属でも使用することができる。
【００７６】
（実施例２）
本実施例では、熱転写ヘッド用デバイスリボン（電子部材シート）の作製方法について説明する。以下に述べるデバイスリボンの作製は、すべて廃棄設備が整い、環境制御がされているクリーンルーム内で行う。図１４Ａから図１４Ｇは、トランジスタリボンの作製プロセスを示す模式図である。これらの各図において、（ａ）はリボンの平面図、（ｂ）は、各プロセスでの、各図（ａ）のＡ’Ａ断面の断面図である。又、各図では、煩雑さを避ける為、各工程順に新たに行われた部位のみ符号を付した。
【００７７】
先ず、実施例１に用いたごときトランジスタリボン３００の作製法について説明する。はじめに、シート基材としてのポリイミド基板１３００上に剥離膜層１３０１を製膜する（図１４Ａ）。本実施例では剥離膜としてアクリルニトリル系高分子加熱発泡剤を含んだ熱剥離剤を用い、スリットコート法で製膜した。
【００７８】
つぎに、剥離膜層１３０１上にアルミニウムを０．２マイクロメートルの厚さになるように真空製膜した後、通常のリソグラフィー技術とエッチング技術を用いてゲート電極１３０２、ゲート電極パッド１３０３Ａ、１３０３Ｂ、デバイス位置検出マーク１３０４を作製する（図１４Ｂ）。
【００７９】
つぎに、ゲート電極１３０２上にゲート絶縁膜１３０５として膜厚０．３マイクロメートルの有機絶縁膜を製膜する（図１４Ｃ）。本実施例ではゲート絶縁膜として塗布型のポリイミドを用い、インクジェット印刷機を用い、ゲート電極１３０２上にパターン塗布を行ったのち、１８０度でベークすることにより作製した。
【００８０】
ゲート絶縁膜パターン１３０５を作製した後、クロム、金の順でそれぞれ厚さ０．００２マイクロメートル、０．１マイクロメートルとなるように真空製膜した後、通常のリソグラフィー技術とエッチング技術を用いてソース電極１３０６、ソース電極パッド１３０７、ドレイン電極１３０８、ドレイン電極パッド１３０９を作製する（図１４Ｄ）。
【００８１】
つぎに、露出したゲート絶縁膜表面を清浄化するため、表面を軽くアルゴンプラズマで処理をした後、有機半導体層１３１０を作製する。本実施例では有機半導体としてポリー３ーヘキシルチオフェンのトルエン溶液を用い、インクジェット印刷機を用い、ゲート電極１３２直上のゲート絶縁膜パターン１３０５上にパターン塗布を行ったのち、１００度でベークすることで作製した（図１４Ｅ）。
【００８２】
つぎに保護膜としてトランジスタパターンが覆われるよう膜厚３マイクロメートルの保護膜層１３１１を作製する（図１４Ｆ）。本実施例では保護膜としてパリレンを用い、ステンシルマスクを介したＣＶＤでパターン製膜した。この際、ステンシルマスクとデバイスリボンの距離を調節することで、なだらかなテーパー構造を作ることができる。
【００８３】
最後に保護膜層１３１１上に熱接着層１３１２を製膜することでトランジスタリボン３００は完成する（図１４Ｇ）。本実施例では熱接着膜としてポリアミド系高分子熱接着剤を用い、スクリーン印刷でパターン製膜した。
【００８４】
つぎに、実施例１で用いたごときダイオードリボン４００の作製方法について説明する。図１５Ａから図１５Ｅはダイオードリボンの作製プロセスを示す模式図である。図１４Ａ〜図１４Ｇと同様に、図の（ａ）及び（ｂ）は、それぞれ各プロセスでの上面から見た構造の模式図とＡＡ'断面での構造の模式図を示している。又、各図では、煩雑さを避ける為、各工程順に新たに行われた部位のみ符号を付した。
【００８５】
トランジスタリボンと同様にポリイミド基板１５００上に剥離膜層１５０１を製膜（図１５Ａ）した後、カソード電極１５０２、カソード電極パッド１５０３、デバイス位置検出マーク１５０４を作製する（図１５Ｂ）。本実施例ではカソード電極、カソード電極パッド、デバイス位置検出マークとしてクロム、金の積層膜を用い、それぞれ厚さ０．００２マイクロメートル、０．１マイクロメートルとなるように真空製膜した後、通常のリソグラフィー技術とエッチング技術を用いてそれぞれを作製した。
【００８６】
その後、トランジスタリボンの有機半導体層１３１０と同様に有機半導体層１５０５を作製し（図１５Ｃ）、アノード電極１５０６、アノード電極パッド１５０７を作製する（図１５Ｄ）。本実施例ではアノード電極、アノード電極パッドとしてアルミニウムを用い、ステンシルマスクを用いた真空製膜法でパターン製膜した。そして最後に、トランジスタリボンと同様に保護膜１５０８、接着層１５０９を作製することでダイオードリボン４００は完成する（図１５Ｅ）。
【００８７】
つぎに、実施例１の配線リボン８００の作製法について図１６Ａから図１６Ｃを用いて説明する。図１６Ａから図１６Ｃは配線リボンの作製プロセスを示す模式図である。図１４Ａ〜図１４Ｇと同様にそれぞれ各プロセスでの上面から見た構造の模式図とＡＡ'断面での構造の模式図を示している。又、各図では、煩雑さを避ける為、各工程順に新たに行われた部位のみ符号を付した。
【００８８】
トランジスタリボンと同様にポリイミド基板１６００上に剥離膜層１６０１を製膜（図１６Ａ）した後、配線ドット１６０２、デバイス位置検出マーク１６０３を作製する（図１６Ｂ）。本実施例では、配線パッド、デバイス位置検出マークとして、銀微粒子とポリエチレン系バインダーからなる銀ペーストを用い、膜厚が２マイクロメートルとなるようにスクリーン印刷でパターン作製したのち、１５０℃でベーク乾燥することで作製した。その際、エッジ断面がなだらかなテーパー構造となるよう、に剥離層１６０１に対し接触角が小さくなるトルエン溶媒の銀ペーストを使用した。
【００８９】
最後に、接着層１６０４を配線パッド１６０２上に作製することで配線リボン８００は完成する（図１６Ｃ）。配線パッド１６０２に使用する接着層１６０４は、他のデバイスリボンの接着層と異なり導電性を有する必要がある。本実施例では接着層として導電性の炭素微粒子を混合したポリアミド系高分子熱接着剤を用い、スクリーン印刷でパターン製膜した。
【００９０】
本実施例では、トランジスタリボン、ダイオードリボン、配線リボンについて作製法を説明したが、その他のデバイスリボンやデバイスユニットリボンも同様の方法で作製することができる。
【００９１】
（実施例３）
本実施例では、デバイスユニットリボンを用いた電子回路の作製方法の例である。メモリーアレイデバイスユニットリボンと配線リボンによるＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）のメモリーマトリクス部分の作製方法について説明する。
【００９２】
図１７〜図１９は、基板に転写された１６ビットのメモリーアレイデバイスユニットに関する図である。図１７は１６ビットのメモリーアレイデバイスユニットの回路図、図１９は、基板に転写されたメモリーアレイデバイスユニットの上から見た概略平面図１９は、図１８でのＡＡ’断面での装置の断面模式図を示す。更に、図２０〜図２２は、情報を書き込んだ１６ビットのメモリーアレイデバイスユニットに関する図である。図２０は情報を書き込んだ１６ビットのメモリーアレイデバイスユニットの回路図、図２１は、情報を書き込んだメモリーアレイデバイスユニットの上から見た概略平面図、図２２は、図２１におけるＡＡ’断面での装置の断面模式図を示す。尚、本例においては、配線ドットで情報が書き込まれている。
【００９３】
図１７に示されたメモリーアレイデバイスユニットの回路は、すべてのメモリーセルのトランジスタがビット線に接続されていないＯＲ型マスクＲＯＭのメモリーマトリクスと等価である。即ち、すべてのメモリーセルのトランジスタのゲート電極は列ごとにワード線１８０１に接合され、ソース電極はグランド１８０２に接合されている。図１７に対応して、図１８において、符号１８０１はワード線、１８０２はソース電極、１８０３はビット線であり、又、符号１８０５Ｆ１はゲート電極パッド、１８０５Ｇはドレイン電極パッド、１８０５Ｈはソース電極パッド、１８０５Ｅは有機半導体層である。図１９においても、図１７及び図１８と符号は対応している。尚、煩雑さを避ける為、図２０〜図２２は、図１７〜図１９の形態に、配線ドットで情報を書き込んだ形態であるので、変更のあった部位のみ符号を付した。
【００９４】
本例においては、ドレイン電極はメモリーアレイデバイスユニットの段階ではビット線１８０３には接合されていないが、断面図の図１９、図２２からわかるように、各メモリーセルにはホール１８０４があり、又、ホール１８０４に導電体を充填することで、ドレイン電極１８０５とビット線１８０３は接続することができる。
【００９５】
図２０は転写されたメモリーアレイデバイスユニットに配線リボンを用い、情報を書き込んだ後の回路図、図２１は、これを上から見た概略平面図、図２２は、図２１におけるＡＡ’断面での装置の断面図を示す。図のように、各メモリーセルに行と列により番号をつけ、（２、２）、（２、４）、（３、３）、（４、１）のメモリーセルのホールに配線リボンで配線ドット１８０７を転写した。このことにより情報を記録することができる。記録した情報を読み出すには、通常のマスクＲＯＭと同様にメモリーマトリクスのワード線に列デコーダ、ビット線に行デコーダをつけ、アドレスを指定して読み出す。こうした読み出し自体は通例のもので十分である。このときの列デコーダ、行デコーダも本発明の電子回路印刷製造用システムを使用して作ることができる。また、メモリーアレイデバイスユニットに列デコーダ、行デコーダも作りこんだ回路をデバイスユニットとして、デバイスユニットリボンとしてもよい。また、基板に印刷する回路を単純化するために、列デコーダ、行デコーダは外部の読取装置につけることも可能である。
【００９６】
以上、本願発明を仔細に説明して来たが、本発明の電子回路印刷製造用システムを用いると、先に述べた３つの課題を解決している。本発明で使用するデバイスリボンは工場内の環境制御されたところで作製するため、トランジスタやダイオードなどの個々のデバイスの半導体界面は清浄に保つことができる。そのため、動作が安定した動作デバイスにより回路を作ることができる。又、電子回路の作製はすべて、デバイスリボンから基板へのデバイス転写により行われるため、電子回路の作製に必要な装置は、例えば１台ですむ。又、転写プロセスのみで電子回路を作製するため乾燥工程が必要とされない。
【００９７】
このように本発明によると、環境制御がされていないチケット売り場やオフィスといった使用現場でもデバイスを製造できる電子回路印刷製造用システムを提供することができる。以下に、電子回路印刷製造用システムの諸形態を列挙する。
（１）薄膜電子素子が同一間隔で複数個配置された少なくとも１種類のシートと、配線パターンが同一間隔で複数個配置されたシートを用い、前記シート上の前記薄膜電子素子を基板に転写した後、前記シート上の前記配線パターンを前記基板および、前記薄膜デバイス上に転写することにより基板上に電子回路を作製する電子回路印刷製造用システム。
（２）前記シートのシート基板と前記薄膜電子素子および前記配線パターンとの間に剥離層が存在することを特徴とする前項（１）の電子回路印刷製造用システム。
（３）前記シートの前記配線パターンの表面に導電性の接着層が存在することを特徴とする前項（２）の電子回路印刷製造用システム。
（４）前記シートの前記薄膜電子素子および前記配線パターンの断面形状がなだらかなテーパー構造であることを特徴とする前項（３）の電子回路印刷製造用システム。
（５）転写ヘッドにより前記シートの前記薄膜電子素子を局所的に加熱することで、前記薄膜で前記薄膜電子素子を前記シートから前記基板に転写することを特徴とする前項（４）の電子回路印刷製造用システム。
（６）前記剥離層が加熱により剥離する熱剥離剤であること特徴とする前項（５）の電子回路印刷製造用システム。
（７）転写ヘッドにより前記シートの前記薄膜電子素子を局所的に光を照射することで、前記薄膜で前記薄膜電子素子を前記シートから前記基板に転写することを特徴とする前項（４）の電子回路印刷製造用システム。
（８）前記剥離層が光を照射することにより剥離する光剥離剤であること特徴とする前項（７）の電子回路印刷製造用システム。
（９）前記シートの前記薄膜電子素子がトランジスタやダイオードなどの１個の電子素子であることを特徴とする前項（４）の電子回路印刷製造用システム。
（１０）前記シートの前記薄膜電子素子がトランジスタやダイオードなど複数の電子素子を組み合わせた電子素子ユニットであることを特徴とする前項（４）の電子回路印刷製造用システム。
【図面の簡単な説明】
【００９８】
【図１】電子回路印刷製造用システムの構成を示した模式図である。
【図２】転写カセットの構成模式図である。
【図３Ａ】トランジスタリボンの一部の概略図で、上面から見た構造の模式図である。
【図３Ｂ】トランジスタリボンの一部の概略図で、図３ＡにおけるＡＡ’断面での断面図である。
【図３Ｃ】図３Ｂとは別な形態のトランジスタリボンの断面での断面図である。
【図４Ａ】ダイオードリボンの一部の概略図で、上面から見た構造の模式図である。
【図４Ｂ】ダイオードリボンの一部の概略図で、図４ＡにおけるＡＡ’断面での断面図である。
【図５Ａ】コンデンサーリボンの一部の概略図で、上面から見た構造の模式図である。
【図５Ｂ】コンデンサーリボンの一部の概略図で、図５ＡにおけるＡＡ’断面での断面図である。
【図６Ａ】抵抗リボンの一部の概略図で、上面から見た構造の模式図である。
【図６Ｂ】抵抗リボンの一部の概略図で、図６ＡにおけるＡＡ’断面での断面図である。
【図７Ａ】層間絶縁膜リボンの一部の概略図で、上面から見た構造の模式図である。
【図７Ｂ】層間絶縁膜リボンの一部の概略図で、図７ＡにおけるＡＡ’断面での断面図である。
【図８Ａ】配線リボンの一部の概略図で、上面から見た構造の模式図である。
【図８Ｂ】配線リボンの一部の概略図で、図８ＡにおけるＡＡ’断面での断面図である。
【図９Ａ】転写ヘッドにより基板に転写されたトランジスタの断面図である。
【図９Ｂ】転写ヘッドにより基板に転写されたダイオードの断面図である。
【図９Ｃ】転写ヘッドにより基板に転写されたコンデンサの断面図である。
【図９Ｄ】転写ヘッドにより基板に転写された抵抗の断面の模式図である。
【図９Ｅ】転写ヘッドにより基板に転写された層間絶縁膜の断面図である。
【図９Ｆ】転写ヘッドにより基板に転写された配線ドットの断面図である。
【図１０Ａ】リボンフィルム上のデバイスのエッジ断面図である。
【図１０Ｂ】基板に転写されたデバイスのエッジ断面図である。
【図１１】インバータ回路例の回路図である。
【図１２Ａ】電子回路印刷製造用システムで作製したインバータ回路の概略図で、上面から見た構造の模式図である。
【図１２Ｂ】電子回路印刷製造用システムで作製したインバータ回路の概略図で、図１２ＢにおけるＡＡ’断面での断面図である。
【図１３Ａ】トランジスタをレイアウト領域に配置したデバイスレイアウトデータを示す図である。
【図１３Ｂ】配線ドットをレイアウト領域に配置したデバイスレイアウトデータを示す図である。
【図１３Ｃ】インバータ回路のデバイスレイアウトデータを示す図である。
【図１４Ａ】実施例２のトランジスタリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での構造の断面図である。
【図１４Ｂ】実施例２のトランジスタリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１４Ｃ】実施例２のトランジスタリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１４Ｄ】実施例２のトランジスタリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１４Ｅ】実施例２のトランジスタリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１４Ｆ】実施例２のトランジスタリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１４Ｇ】実施例２のトランジスタリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１５Ａ】実施例２のダイオードリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１５Ｂ】実施例２のダイオードリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１５Ｃ】実施例２のダイオードリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での構断面図である。
【図１５Ｄ】実施例２のダイオードリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１５Ｅ】実施例２のダイオードリボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１６Ａ】実施例２の配線リボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１６Ｂ】実施例２の配線リボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１６Ｃ】実施例２の配線リボンの作製プロセスを工程順に示す平面図と平面図におけるＡＡ'断面での断面図である。
【図１７】１６ビットメモリーアレイデバイスユニットの回路図である。
【図１８】基板に転写された１６ビットメモリーアレイデバイスユニットの上から見た模式図である。
【図１９】基板に転写された１６ビットメモリーアレイデバイスユニットの、図１８におけるＡＡ’断面での断面模式図である。
【図２０】情報を書き込んだ１６ビットメモリーアレイデバイスユニットの回路図である。
【図２１】基板に転写された１６ビットメモリーアレイデバイスユニットに配線ドットで情報を書き込んだ際の上から見た模式図である。
【図２２】基板に転写された１６ビットメモリーアレイデバイスユニットに配線ドットで情報を書き込んだ際の、図２１におけるＡＡ’断面での断面模式図である。
【符号の説明】
【００９９】
１００…制御部、１０１…印刷部、１０２…データ入力部、１０３…ヘッド制御部、１０５…ステージ制御部、１０６…ヘッド、１０７…Ｘステージ、１０８…Ｚステージ、１０９…基板、１１０…Ｙステージ、１１１Ａ…転写カセット、１１１Ｂ…転写カセット、１１１Ｃ…転写カセット、２００…転写カセット、２０１…デバイスリボン、２０２…転写ヘッド、２０３Ａ…リール、２０３Ｂ…リール、２０４Ａ…モータ、２０４Ｂ…モータ、３００…トランジスタリボン、３０１…トランジスタ、３０２…デバイス位置検出マーク、３０３…リボンフィルム、３０４…剥離層、３０５Ａ…ゲート電極、３０５Ｂ…ソース電極、３０５Ｃ…ドレイン電極、３０５Ｄ…ゲート絶縁膜、３０５Ｅ…有機半導体層、３０５Ｆ１…ゲート電極パッド、３０５Ｆ２…ゲート電極パッド、３０６…保護膜層、３０７…接着層、４００…ダイオードリボン、４０１…ダイオード、４０２…デバイス位置検出マーク、４０３…リボンフィルム、４０４…剥離層、４０５Ａ…カソード電極、４０５Ｂ…有機半導体層、４０５Ｃ…アノード電極、４０５Ｄ…カソード電極パッド、４０５Ｅ…アノード電極パッド、４０６…保護膜層、４０７…接着層、５００…はコンデンサーリボン、５０１…はコンデンサー、５０２…デバイス位置検出マーク、５０３…リボンフィルム、５０４…剥離層、５０５Ａ…下部電極、５０５Ｂ…絶縁体層、５０５Ｃ…上部電極、５０５Ｄ…下部電極パッド、５０５Ｅ…上部電極パッド、５０６…保護膜層、５０７…接着層、６００…抵抗リボン、６０１…抵抗素子、６０２…デバイス位置検出マーク、６０３…リボンフィルム、６０４…剥離層、６０５Ａ…抵抗部、６０５Ｂ…電極パッド、６０５Ｃ…電極パッド、６４０６…保護膜層、６０７…接着層、７００…層間絶縁膜リボン、７０１…層間絶縁膜パターン、７０２…デバイス位置検出マーク、７０３…リボンフィルム、７０４…剥離層、７０６…保護膜層、７０７…接着層、８００…配線リボン、８０１…配線ドット、８０２…デバイス位置検出マーク、８０３…リボンフィルム、８０４…剥離層、８０７…接着層、９０１Ａ…トランジスタ、９０１Ｂ…トランジスタ、９０２…ドットマトリクス、９０３Ａ…配線ドット、９０３Ｂ…配線ドット、９０３Ｃ…配線ドット、１３００…ポリイミド基板、１３０１…剥離膜層、１３０２…ゲート電極、１３０３Ａ…ゲート電極パッド、１３０３Ｂ…ゲート電極パッド、１３０４…デバイス位置検出マーク、１３０５…ゲート絶縁膜、１３０６…ソース電極、１３０７…ソース電極パッド、１３０８…ドレイン電極、１３０９…ドレイン電極パッド、１３１０…有機半導体層、１３１１…保護膜層、１３１２…接着層、１５００…ポリイミド基板、１５０１…剥離膜層、１５０２…カソード電極、１５０３…カソード電極パッド、１５０４…デバイス位置検出マーク、１５０５…有機半導体膜、１５０６…アノード電極、１５０７…アノード電極パッド、１５０８…保護膜層、１５０９…接着層、１６００…ポリイミド基板、１６０１…剥離膜層、１６０２…配線ドット、１６０３…デバイス位置検出マーク、１６０４…接着層、１７０１…接着層、１７０２…保護膜、１８０１…ワード線、１８０２…グランド、１８０３…ビット線、１８０４…ホール。
【図１】
2009260048.tif 000003
【図２】
2009260048.tif 000004
【図３Ａ】
2009260048.tif 000005
【図３Ｂ】
2009260048.tif 000006
【図３Ｃ】
2009260048.tif 000007
【図４Ａ】
2009260048.tif 000008
【図４Ｂ】
2009260048.tif 000009
【図５Ａ】
2009260048.tif 000010
【図５Ｂ】
2009260048.tif 000011
【図６Ａ】
2009260048.tif 000012
【図６Ｂ】
2009260048.tif 000013
【図７Ａ】
2009260048.tif 000014
【図７Ｂ】
2009260048.tif 000015
【図８Ａ】
2009260048.tif 000016
【図８Ｂ】
2009260048.tif 000017
【図９Ａ】
2009260048.tif 000018
【図９Ｂ】
2009260048.tif 000019
【図９Ｃ】
2009260048.tif 000020
【図９Ｄ】
2009260048.tif 000021
【図９Ｅ】
2009260048.tif 000022
【図９Ｆ】
2009260048.tif 000023
【図１０Ａ】
2009260048.tif 000024
【図１０Ｂ】
2009260048.tif 000025
【図１１】
2009260048.tif 000026
【図１２Ａ】
2009260048.tif 000027
【図１２Ｂ】
2009260048.tif 000028
【図１３Ａ】
2009260048.tif 000029
【図１３Ｂ】
2009260048.tif 000030
【図１３Ｃ】
2009260048.tif 000031
【図１４Ａ】
2009260048.tif 000032
【図１４Ｂ】
2009260048.tif 000033
【図１４Ｃ】
2009260048.tif 000034
【図１４Ｄ】
2009260048.tif 000035
【図１４Ｅ】
2009260048.tif 000036
【図１４Ｆ】
2009260048.tif 000037
【図１４Ｇ】
2009260048.tif 000038
【図１５Ａ】
2009260048.tif 000039
【図１５Ｂ】
2009260048.tif 000040
【図１５Ｃ】
2009260048.tif 000041
【図１５Ｄ】
2009260048.tif 000042
【図１５Ｅ】
2009260048.tif 000043
【図１６Ａ】
2009260048.tif 000044
【図１６Ｂ】
2009260048.tif 000045
【図１６Ｃ】
2009260048.tif 000046
【図１７】
2009260048.tif 000047
【図１８】
2009260048.tif 000048
【図１９】
2009260048.tif 000049
【図２０】
2009260048.tif 000050
【図２１】
2009260048.tif 000051
【図２２】
2009260048.tif 000052