(57)【要約】      （修正有）【課題】単一のチップ上にオンボード型センサ支持チップを有する小型の３軸センサを提供する。【解決手段】センサパッケージ体１０は、Ｘ軸線センサ回路構成要素２０と、Ｙ軸線センサ回路構成要素２０と、又は、これと代替的に、組み合わさったＸ／Ｙ軸線センサ回路構成要素２０と、Ｚ軸線センサ回路構成要素３０とを含み、これらセンサ回路構成要素の各々が剛性な基板１２の上面１４に取り付けられ、又はこれと代替的に、プリント回路板（ＰＣＢ）に取り付けられる。パッドは、リードレスチップキャリア（ＬＣＣ）設計及びボールグリッドアレー（ＢＧＡ）設計を含む、多岐にわたる設計にて配置することができる。特定用途向け集積回路（ＡＳＩＣ）４０又はセンサ支持チップは、剛性な基板１２の上面１４に更に取り付けられる。センサ構成要素２０、３０及びＡＳＩＣ４０は、基板１２にボール接続し又は線接続することができる。【選択図】図１
2009139363.tif 000002
【特許請求の範囲】
【請求項１】
装置において、
頂面（１４）を有する剛性な基板（１２）と、
入力／出力（Ｉ／Ｏ）パッド（２２）を含み、頂面（１４）に装着された特定用途向け集積回路（ＡＳＩＣ）（４０）と、
Ｘ軸線に沿った物理的パラメータを感知し得るよう剛性な基板（１２）の頂面（１４）に配置されたＸ軸線センサ（２０）であって、Ｉ／Ｏパッドを含み且つＡＳＩＣ（４０）と電気的に連通した前記Ｘ軸線センサ（２０）と、
Ｙ軸線に沿った物理的パラメータを感知し得るよう剛性な基板（１２）の頂面（１４）に配置されたＹ軸線センサ（２０）であって、Ｉ／Ｏパッドを含み且つＡＳＩＣ（４０）と電気的に連通した前記Ｙ軸線センサ（２０）と、
Ｚ軸線に沿った物理的パラメータを感知し得るよう剛性な基板（１２）の頂面（１４）に配置されたＺ軸線センサ（３０）であって、Ｉ／Ｏパッド（３２）を含み且つＡＳＩＣ（４０）と電気的に連通した前記Ｚ軸線センサ（３０）と、
各センサ（２０、３０）及びＡＳＩＣ（４０）にてそれぞれのＩ／Ｏパッドと伝導可能に接続すべく剛性な基板（１２）の頂面（１４）に配置された相応するＩ／Ｏパッドとを備える、装置。
【請求項２】
請求項１に記載の装置において、Ｘ軸線センサ（２０）及びＹ軸線センサ（２０）は、単一のＸ−Ｙ軸線センサ（２０）となるように一体化される、装置。
【請求項３】
請求項１に記載の装置において、物理的パラメータは、磁界、加速度、圧力及び向きの１つである、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
磁気センサは、２，０００年以上にわたって使用されており、主として、方向探知又は航海のため、地球の磁場を感知すべく使用されている。今日、磁気センサは、依然として、主たる航海手段であり、また、多くのその他の用途が開発されている。その結果、磁気センサは、医療、研究所、電子機器、気象ブイ、仮想現実システム及び多岐にわたるその他のシステムにて見ることができる。
【背景技術】
【０００２】
現代の消費者及び商業的な電子装置の設計は、全体として、多数の別個の機能を単一の装置内に統合しており、また、益々、小型の寸法の装置が登場している。小型の装置、及び多数の機能を組み込んだ装置は、それらの内部構成要素が可能な限り小型であることを要求する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
方向探知及び航海技術をかかる小型の装置に組み込もうとするためには、例えば、磁気センサ及び（又は）傾動センサのような、必須の二次元的又は三次元的センサがＺ軸線（すなわち、ＰＣＢの平面外）にて最小高さであることが要求される。垂直センサをＺ軸線に沿って取り付けることは、半導体の組立業界、特に、空間の制限がある用途について容易でない課題である。空間が制限され且つコストに敏感で大容積、標準的なＰＣＢ過程の用途について垂直センサ（Ｚ軸線）を取り付ける１つの解決策は、ボーリンガー（Ｂｏｈｌｉｎｇｅｒ）その他の者に対する、「３軸線磁気センサ用の単一パッケージの設計（Ｓｉｎｇｌｅ  ｐａｃｋａｇｅ  ｄｅｓｉｇｎ  ｆｏｒ  ３−ａｘｉｓ  ｍａｇｎｅｔｉｃ  ｓｅｎｓｏｒ）」という名称の米国特許出願明細書１１／０２２，４９５号に記載されている。
【課題を解決するための手段】
【０００４】
本発明は、単一のチップ上にオンボード型センサ支持チップを有する３軸線センサを提供する。本発明の１つの実施の形態において、Ｘ軸線センサ回路構成要素と、Ｙ軸線センサ回路構成要素と、又は、これと代替的に、組み合わさったＸ／Ｙ軸線センサ回路構成要素と、Ｚ軸線センサ回路構成要素とを備え、これらのセンサ回路構成要素の各々が剛性な基板の上面に取り付けられ、又はこれと代替的に、プリント回路板（ＰＣＢ）に取り付けられた、センサパッケージ体が提供される。パッドは、リードレスチップキャリア（ＬＣＣ）設計及びボールグリッドアレー（ＢＧＡ）設計を含む、多岐にわたる設計にて配置することができる。特定用途向け集積回路（ＡＳＩＣ）又はセンサ支持チップは、剛性な基板の頂面に更に取り付けられる。センサ構成要素及びＡＳＩＣは、基板にボール接続し又は線接続することができる。
【０００５】
理解し得るように、本発明は、商業的に利用可能で経済的な組立過程を利用することにより、経済的、小型の信号調整したセンサを提供する。組み合わさったセンサ及びＡＳＩＣの機能は、ユーザがそれらの個々のシステムにプラグエンドプレーすることを許容する。
【発明を実施するための最良の形態】
【０００６】
添付図面を参照して、本発明の好ましく且つ代替的な実施の形態について以下に詳細に説明する。
図１を参照すると、３軸線センサパッケージ体１０の構造が示されている。３軸線センサパッケージ体１０は、頂面１４を有する、プリント回路板（ＰＣＢ）とすることのできる剛性な基板１２を含み、センサ２０、３０を含むセンサ回路構成要素及び特定用途向け集積回路（ＡＳＩＣ）４０が基板１２上の電気トレース１８（図２）及び入力／出力（Ｉ／Ｏ）パッドを介して上記頂面１４に取り付けられ且つ電気的に接続されている。パッドは、ボーリンガーの特許出願に示されたように、基板１２の外周に沿ってＩ／Ｏパッドを有するリードレスチップキャリア（ＬＣＣ）設計、及び基板１２の中央にて格子状に配置されたＩ／Ｏパッドを有するボールグリッドアレー（ＢＧＡ）設計を含む、多岐にわたる設計にて配置することができる。トレース１８は、パッケージ体１０の任意の表面上のものとすることができる。センサ２０は、Ｘ軸線及びＹ軸線に沿って磁力に対して感受的であり、センサ３０は、Ｚ軸線に沿って磁力に対して感受的である。パッケージ体１０は、これと代替的に、加速度計、ジャイロスコープ用のセンサ（図示せず）、又は圧力センサを含み、センサは、相応する物理的パラメータに対して感受的であるようにすることができる。
【０００７】
ＡＳＩＣ４０は、センサ２０、３０に対して支持機能を提供する。ＡＳＩＣ４０は、次の機能の１つ又はより多くを備えることができる、すなわちセンサ信号の増幅、アナログ対デジタル変換器、デジタルインターフェイス（一般にＳＰＩ又はＩ２Ｃ）、制御論理、測定中断、磁界中断、プログラム可能利得、温度補正、線形化、マイクロプロセッシング、及び電力管理である。磁力−抵抗性センサに関して、ＡＳＩＣは、バイアス電流ドライバ（図示せず）と、設定フィールドドライバ（図示せず）とを備えることができる。バイアス電流ドライバは、自己試験を実行するため使用し且つ（又は）迷走フィールドを解消すべくフィールド操作にて使用するのみならず、装置１０を閉ループの形態にて既知のバイアス状態に駆動するため使用することができる。設定／リセットドライバを使用してセンサからの感度を最大にし且つ（又は）センサのバイアスを除去することができる。
【０００８】
構成要素２０、３０、４０は、例えば、線接合、ボール接合、又はテープ自動化接合（ＴＡＢ）を介して基板１２に接合される。構成要素２０、３０、４０の各々は、標準的なケイ素チップ組立方法を使用して基板１２に取り付けることができる。Ｘ−Ｙ軸線センサ２０は、基板１２（図２）上の相応するＩ／Ｏパッド２２に伝導可能に接続する入力／出力（Ｉ／Ｏ）パッド（図示せず）を有している。Ｉ／Ｏパッド２２は、図３に示したように、基板１２を完全に貫通して伸びることができ、又は基板１２が２つ以上の層を有するとき、外部から見えないようにいる、すなわち埋め込むことのできるはんだ−充填バイアス２４の形態をしている。ＡＳＩＣ４０は、Ｉ／Ｏパッド４２を同一の仕方にて基板１２上に取り付けられる。Ｉ／Ｏパッド４２は、はんだ充填したバイアス４４を含むこともできる。
【０００９】
Ｚ軸線センサ３０は、Ｚ軸線に沿って磁力に対して感応性であるような形態及び向きとすることができる。Ｚ軸線センサ３０は、センサ３０の１つの端縁に沿ってのみ一列に配置されたはんだバンプ３６を有するＩ／Ｏパッド３２を含む。パッド３２は、基板１２を完全に貫通して伸びる相応するはんだ充填金属パッド３８と伝導可能に連通している（はんだバンプ３６を介して）。このようにして、標準的なリフロー過程を使用してＺ軸線センサ３０をＸ−Ｙ軸線センサ２０に沿って接続することができる。この接続は、同一のステップ又は異なるステップにて実行することができる。構成要素２０、３０、４０の全てが基板１２に確実に取り付けられた状態にて、パッケージ体は、標準的な方法に従ってエンキャップシュレーションすることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に従ってＸ−Ｙ軸線センサと、Ｚ軸線センサと、剛性な基板に装着されたＡＳＩＣチップとから成るセンサパッケージ体の概略図である。
【図２】本発明に従ったＩ／Ｏパッドを有する基板と、Ｚ軸線センサとの斜視図である。
【図３】本発明に従ってはんだ充填したバイアスを有する基板の断面図である。
【符号の説明】
【００１１】
１０    ３軸線センサパッケージ体
１２    基板
１４    頂面
２０    Ｘ−Ｙ軸線センサ
２２    入力／出力（Ｉ／Ｏ）パッド
２４    はんだ−充填バイアス
３０    Ｚ軸線センサ回路構成要素、Ｚ軸線センサ
３２    Ｉ／Ｏパッド
３６    はんだバンプ
３８    はんだ充填金属パッド
４０    特定用途向け集積回路（ＡＳＩＣ）
４２    Ｉ／Ｏパッド
４４    はんだ充填したバイアス
【図１】
2009139363.tif 000003
【図２】
2009139363.tif 000004
【図３】
2009139363.tif 000005
【外国語明細書】
2009139363000001.pdf