(57)【要約】【課題】様々な条件のシステムや動作環境で使用できる、柔軟で、より安全性の高いフェール検出回路を提供する。【解決手段】本発明は、負荷の断線(オープン)、及び負荷の短絡(ショート)を検出しうる負荷駆動素子において、負荷の断線(オープン)検出値、及び負荷の短絡(ショート)検出値を、素子外部にある調整素子を用いることで、容易に可変としうる構成とすることにより、より安全性の高いフェール検出方法を提供する。【選択図】図１
2009095150.tif 000002
【特許請求の範囲】
【請求項１】
負荷駆動素子に接続された負荷の異常を検出するフェール検出回路であって、
ドライバ素子と、
駆動信号によって前記ドライバ素子を駆動するドライバ駆動回路と、
前記負荷の異常検出基準値と前記負荷における電圧とを比較して、前記負荷の異常を検出する異常検出手段と、
前記負荷の異常検出基準値を任意に設定可能とする、前記負荷駆動素子の外部に設けられた、調整用素子と、
を備えることを特徴とするフェール検出回路。
【請求項２】
前記異常検出基準値は、前記負荷の断線検出基準値と前記負荷の短絡検出基準値とを含み、
前記異常検出手段は、前記負荷の断線検出基準値と前記負荷における電圧とを比較して前記負荷の断線を検出する断線検出手段と、前記負荷の短絡検出基準値と前記負荷における電圧とを比較して前記負荷の短絡を検出する短絡検出手段と、を含むことを特徴とする請求項１に記載のフェール検出回路。
【請求項３】
前記調整用素子は可変抵抗であり、この可変抵抗と前記異常検出手段に設けられた抵抗との分割抵抗値によって、前記異常検出基準値を任意に設定可能とすることを特徴とする請求項１又は２に記載のフェール検出回路。
【請求項４】
負荷駆動素子に接続された負荷の異常を検出するフェール検出回路であって、
ドライバ素子と、
駆動信号によって前記ドライバ素子を駆動するドライバ駆動回路と、
前記負荷の異常検出基準値と前記負荷における電圧とを比較して、前記負荷の異常を検出する異常検出手段と、
前記負荷の異常検出基準値を任意に設定可能とする、前記負荷駆動素子の外部に設けられた、可変基準電源と、
を備えることを特徴とするフェール検出回路。
【請求項５】
負荷駆動素子に接続された負荷の異常を検出するフェール検出回路であって、
ドライバ素子と、
駆動信号によって前記ドライバ素子を駆動するドライバ駆動回路と、
前記負荷の異常検出基準値と前記負荷における電圧とを比較して、前記負荷の異常を検出する異常検出手段と、
前記負荷駆動素子が使用される環境条件に応じて、異常検出感度を可変にするための検出感度制御信号を生成する演算処理部と、を備え、
前記検出感度信号によって、前記異常検出基準値が設定されることを特徴とするフェール検出回路。
【請求項６】
前記異常検出基準値は、前記負荷の断線検出基準値と前記負荷の短絡検出基準値とを含み、
前記異常検出手段は、前記負荷の断線検出基準値と前記負荷における電圧とを比較して前記負荷の断線を検出する断線検出手段と、前記負荷の短絡検出基準値と前記負荷における電圧とを比較して前記負荷の短絡を検出する短絡検出手段と、を含むことを特徴とする請求項５に記載のフェール検出回路。
【請求項７】
前記環境条件は、前記負荷駆動素子の温度変化を含み、
前記演算処理部は、前記温度変化に伴って、前記検出感度制御信号を逐次生成することを特徴とする請求項５又は６に記載のフェール検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フェール検出回路に関し、例えば、負荷の断線(オープン)、及び負荷の短絡(ショート)を検出しうる負荷駆動素子を備えるフェール検出回路に関するものである。
【背景技術】
【０００２】
電源電圧を負荷に供給する回路においては、負荷の断線(オープン)時及び短絡(ショート)時に半導体素子や他の回路部品を保護するために負荷の断線及び短絡を検出するフェール検出回路が設けられている。
【０００３】
例えば、特許文献１には、負荷に供給する電圧と、断線検出用基準電圧及び短絡検出用基準電圧とをそれぞれ比較することにより、負荷の断線及び短絡を検出するようにしている。
【０００４】
【特許文献１】特開２００７−６６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、負荷の断線、及び負荷の短絡を検出しうる負荷駆動素子において、負荷の断線検出値（基準電圧）、及び負荷の短絡検出値（基準電圧）は負荷駆動素子毎に所定値に固定されている。そのため、負荷駆動素子を適用するシステム毎に最適な負荷断線(オープン)検出値、及び負荷断線(ショート)検出値を有する負荷駆動素子を、システム開発の都度に選定、若しくは、新規開発しなければならないという問題があった。
【０００６】
また、特許文献１の技術では、負荷駆動素子の動作条件や動作環境によって、負荷断線(オープン)検出値、及び負荷短絡(ショート)検出値が変動する恐れがあるため、より精度の高い安全性を追求したシステムに適さないという問題があった。
【０００７】
本発明はこのような状況に鑑みてなされたものであり、様々な条件のシステムや動作環境で使用できる、柔軟で、より安全性の高いフェール検出回路を提供するものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、負荷駆動素子の負荷断線(オープン)検出値、および、負荷短絡(ショート)検出値を、負荷駆動素子の外部で容易に調整しうる手段を設けている。
【０００９】
さらなる本発明の特徴は、以下本発明を実施するための最良の形態および添付図面によって明らかになるものである。
【発明の効果】
【００１０】
本発明によれば、容易に負荷断線(オープン)検出値、及び負荷短絡(ショート)検出値を任意に設定することができるようになる。
【発明を実施するための最良の形態】
【００１１】
本発明は、負荷の断線(オープン)検出値、及び負荷の短絡(ショート)検出値を任意に、かつ、容易に可変することで、より安全性の高いフェール検出方法を実現する。
【００１２】
以下、添付図面を参照して本発明の実施形態について説明する。ただし、本実施形態は本発明を実現するための一例に過ぎず、本発明の技術的範囲を限定するものではないことに注意すべきである。また、各図において共通の構成については同一の参照番号が付されている。
【００１３】
＜第１の実施形態＞
（１）フェール検出回路の構成
図１は、本発明の第1の実施形態によるフェール検出回路１０（フェールセーフ機能）の概略構成を示す図である。
【００１４】
フェール検出回路１０は、集積回路１１と、集積回路１１に接続される、負荷短絡（ショート）検出回路１４の短絡（ショート）判定値を任意に可変しうる負荷短絡（ショート）判定値調整素子１４ａと、負荷断線（オープン）検出回路１５の断線（オープン）判定値を任意に可変しうる負荷断線（オープン）判定値調整素子１５ａと、ドライバ素子１２によって駆動される負荷１８と、負荷の上流に接続されたプルアップ抵抗１９と、を備えている。
【００１５】
そして、集積回路１１は、外部からの駆動信号が入力されるドライバ駆動信号入力端子１３ａと、入力端子１３ａから供給された駆動信号によってドライバ素子１２を駆動するドライバ駆動回路１３と、ドライバ駆動回路１３によって駆動されるＳＯＬ等の負荷を駆動するドライバ素子１２と、負荷の短絡（ショート）状態を比較回路で判定する負荷短絡（ショート）検出回路１４と、負荷の断線（オープン）状態を比較回路で判定する負荷断線（オープン）検出回路１５と、外部からの駆動信号のＨ／Ｌによって、負荷駆動信号を、負荷短絡（ショート）検出回路１４と負荷断線（オープン）検出回路に切り替えて入力する負荷駆動信号入力切替回路１６と、外部からの駆動信号Ｈ／Ｌによって、負荷短絡（ショート）検出回路１４と負荷断線（オープン）検出回路で処理された信号を切り替えて出力するステータス信号出力切替回路１７と、ステータス信号を集積回路１１の外部に出力するためのステータス信号出力端子１７ａと、を備えている。
【００１６】
フェール検出回路１０では、ドライバ駆動信号入力端子１３ａから供給される駆動信号と、ステータス信号出力端子１７ａから出力されるステータス信号を比較することにより、異常の発生をモニタすることができる。
【００１７】
なお、負荷１８としては、例えば、トランスミッションの油圧回路を制御するためのソレノイドバルブ等が考えられる。集積回路１１から負荷１８に供給されるのは電流であるから、油圧と電流に所定の相関関係を持たせておき、電流値を制御することにより、最終的にトランスミッションの油圧回路を制御するようにしているのである。
【００１８】
（２）フェール検出回路の動作
図２及び３は、フェール検出回路１０の動作を説明するためのフローチャートである。
集積回路１１は、ドライバ駆動信号入力端子１３ａに演算素子(ＣＰＵ)等で演算された出力信号であるドライバ駆動信号(ＰＷＭ)などが入力される(ステップＳ２１)。ドライバ駆動信号入力端子１３ａに入力されたドライバ駆動信号(ＰＷＭ)は、ドライバ駆動回路１３に入力される。そして、ドライバ駆動回路に入力されたドライバ駆動信号（ＰＷＭ）は、集積回路１１内にある負荷短絡（ショート）検出回路１４と負荷断線（オープン）検出回路１５の入力を切り替える負荷駆動信号入力切替回路１６、および、出力を切り替えるステータス信号出力切替回路１７に供給される。
【００１９】
（ｉ）まず、負荷短絡（ショート）検出方法について説明する。ドライバ駆動信号（ＰＷＭ）がＨレベルのとき（ステップＳ２１）、負荷駆動信号入力切替回路１６、および、ステータス信号切替回路１７は各々（ａ）側に接続される（ステップＳ２２及びＳ２３）。
【００２０】
また、ドライバ駆動信号（ＰＷＭ）がＨレベルのとき、ドライバ素子１２はＯＮするため、負荷１８に電流が通電される（ステップＳ２４及びＳ２５）。負荷１８に電流が通電されると、負荷１８の両端には、電圧Ｖｏｎが発生する（ステップＳ２６）。負荷１８の両端に発生した電圧Ｖｏｎは、負荷駆動信号入力切替回路１６を経由し、負荷短絡（ショート）検出回路１４に入力される。
【００２１】
続いて、負荷短絡（ショート）検出回路１４において、電圧Ｖｏｎと負荷短絡（ショート）判定値を比較（ステップＳ２７）し、電圧Ｖｏｎが負荷短絡（ショート）判定値より小さい場合は負荷正常と判定する。これに対して、電圧Ｖｏｎが負荷短絡（ショート）判定値より大きい場合は負荷短絡（ショート）と判定する。
【００２２】
負荷短絡（ショート）検出回路１４で、正常と判定された場合は、ステータス信号出力端子１７ａにＨ信号を出力する（ステップＳ２８）。これに対して、負荷短絡（ショート）と判定された場合は、ステータス信号出力端子１７ａにＬ信号を出力する（ステップＳ２９）。
【００２３】
ここで、負荷短絡（ショート）判定方法について具体例を用いて詳細説明する。本実施形態において、ドライバ駆動素子１２の接続先電源電圧を１４Ｖとし、最大通電電流を例えば１０Ａと仮定する。また、ドライバ素子によって動作される負荷としては、一般的にソレノイドやリレー等が適用される。そして、ソレノイドやコイルは抵抗成分を有しており、一般的には、数オームから数十オーム程度であることが多いので、ここでは１０オームと仮定する。
【００２４】
この具体例において、ドライバ素子１２がＯＮすると、負荷１８に電流が通電され、その両端電圧が発生する。負荷が正常な場合、負荷１８の両端に発生する電圧は、電源電圧である１４Ｖが発生する。
【００２５】
しかし、負荷に異常が生じて短絡（ショート）方向に変化し、負荷の抵抗成分が１オームまで低下したと仮定した場合、負荷の両端電圧は、ドライバ素子１２の最大通電電流１０Ａ×負荷インピーダンス１オーム＝１０Ｖとなり、負荷正常時に対し、負荷の両端に発生する電圧は低下する。また、負荷が短絡(ショート)方向に変化し、ほぼ完全短絡(ショート)して負荷の抵抗成分が０．１オームまで低下したと仮定した場合、負荷の両端電圧は、ドライバ素子１２の最大通電電流１０Ａ×負荷インピーダンス０．１オーム＝１Ｖとなり、負荷正常時に対し、負荷の両端に発生する電圧が極端に低下する。
【００２６】
従来の技術では、負荷が確実に短絡（ショート）した場合に、フェール検出できるように、負荷の短絡（ショート）判定レベルを非常に低い値、例えば、負荷正常時のインピーダンスに対し、１／１００以下となった場合に負荷短絡（ショート）と判定する固定値に調整されていた。このため、適用するシステムの負荷が正常時１０オームに対し、異常時に１オーム程度までしか低下しない場合、異常を検出できないという問題があった。すなわち、適用するシステムの故障モードが、前例のように、完全な短絡（ショート）モードではなく、ある程度インピーダンスをもったレアショート状態時に、確実に異常を検出することが出来ないという問題があった。これを解決するには、適合するシステムの故障モードに適した素子を選定するか、もしくは、素子を専用に設計する必要があった。
【００２７】
一方、本実施形態によれば、集積回路１１の外部にもうけた抵抗素子の定数を可変することで、負荷短絡（ショート）判定レベルを調整することができるため、容易に最適な負荷短絡（ショート）判定値を設定することができる。
【００２８】
（ｉｉ）次に、負荷断線（オープン）検出方法について説明する。ドライバ駆動信号（ＰＷＭ）がＬレベルのとき、負荷駆動信号入力切替回路１６、および、ステータス信号出力切替回路１７は各々（ｂ）側に接続される（ステップＳ３１及びＳ３２）。
【００２９】
また、ドライバ駆動信号（ＰＷＭ）がＬレベルのとき、ドライバ素子１２はＯＦＦするため、負荷１８への電流が遮断される（ステップＳ３３及びＳ３４）。負荷１８への電流が遮断されると、負荷１８の両端には、プルアップ抵抗１９との分圧電圧Ｖｏｎが発生する。一般に、負荷１８に対して、プルアップ抵抗１９は非常に大きな抵抗値（１００倍以上）と設定するため、このとき、発生する電圧Ｖｏｎは、ほぼ零となる（ステップＳ３５）。負荷１８の両端に発生した電圧Ｖｏｎは、負荷駆動信号入力切替回路１６を経由し、負荷断線（オープン）検出回路１５に入力される。
【００３０】
次に、負荷断線（オープン）検出回路１５において、電圧Ｖｏｎと負荷断線（オープン）判定値を比較（ステップＳ３６）し、電圧Ｖｏｎが負荷断線（オープン）判定値より小さい場合は負荷正常と判定する。これに対して、電圧Ｖｏｎが負荷断線（オープン）判定値より大きい場合は負荷断線（オープン）と判定する。
【００３１】
負荷断線（オープン）検出回路１５で、正常と判定された場合は、ステータス信号出力端子１７ａにＨ信号を出力する（ステップＳ３７）。これに対して、負荷断線（オープン）と判定された場合は、ステータス信号出力端子１７ａにＬ信号を出力する（ステップＳ３８）。
【００３２】
ここで負荷断線（オープン）判定方法について具体例を用いて詳細説明する。本実施形態において、ドライバ素子１２のＯＦＦ時リーク電流を０Ａと仮定する。また、ドライバ駆動素子によって動作される負荷のインピーダンスを１０オームと仮定する。さらに、負荷１８の上流に接続されたプルアップ抵抗１９のインピーダンスを１００Ｋオームとし、プルアップ接続先電源電圧を１４Ｖと仮定する。
【００３３】
ドライバ素子１２がＯＦＦすると、負荷１８への電流が遮断されるため、その両端にはプルアップ抵抗１９との分圧電圧が発生する。負荷が正常な場合、負荷１８の両端に発生する電圧Ｖｏｆｆは、プルアップ抵抗接続先電源電圧１４Ｖ×負荷のインピーダンス１０オーム÷（負荷のインピーダンス１０オーム＋プルアップ抵抗インピーダンス１００Ｋオーム）＝約１．４ｍＶとなり、ほぼ零となる。
【００３４】
しかし、負荷に異常が生じて断線(オープン)方向に変化し、負荷の抵抗成分が１０Ｋオームまで増大したと仮定した場合、前述の算出式より、負荷１８の両端に発生する電圧Ｖｏｆｆは約１．３Ｖまで上昇する。さらに負荷が断線(オープン)方向に変化し、ほぼ完全断線(オープン)して負荷の抵抗成分が１Ｍオームまで増大したと仮定した場合、負荷の両端電圧は約１３Ｖとなり、ほぼ、プルアップ抵抗１９のプルアップ先電源電圧と同等になる。
【００３５】
従来の技術では、負荷が確実に断線(オープン)した場合に、フェール検出できるように、負荷の断線(オープン)判定レベルを非常に高い値、例えば、負荷正常時のインピーダンスに対し、１００，０００倍以上となった場合に負荷断線（オープン）と判定する固定値に調整されていたため、適用するシステムの負荷が正常時１０オームに対し、異常時に１０Ｋオーム程度までしか増大しない場合、異常を検出できないという問題があった。すなわち、適用するシステムの故障モードが、前例のように、完全な断線(オープン)モードではなく、半断線状態時に、確実に異常を検出することが出来ないという問題があった。これを解決するには、適合するシステムの故障モードに適した素子を選定するか、もしくは、素子を専用に設計する必要があった。
【００３６】
一方、本実施形態によれば、集積回路１１の外部にもうけた抵抗素子の定数を可変することで、負荷断線(オープン)判定レベルを調整することができるため、容易に最適な負荷断線(オープン)判定値を設定することができる。
【００３７】
以上のように、本実施形態によれば、負荷短絡(ショート)判定値、および、負荷断線(オープン)判定値を、容易に最適な判定値に各々設定することができるため、適用するシステム毎に確実に負荷の異常を検出することができ、非常に安全性の高いフェールセーフ技術を提供することができる。
【００３８】
＜第２の実施形態＞
次に本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態のフェール検出回路３０の概略構成を示す図である。
【００３９】
図４における集積回路３１は、前述の図１の構成と異なり、負荷短絡(ショート)検出回路１４の短絡(ショート)判定値を任意に可変しうる負荷短絡(ショート)判定値調整用基準電源３４と、負荷断線(オープン)検出回路１５の断線(オープン)判定値を任意に可変しうる負荷断線(オープン)判定値調整用基準電源３５と、を備えている。
【００４０】
第２の実施形態によれば、集積回路３１の外部に設けた負荷短絡(ショート)判定値調整用基準電源３４の電圧を可変することで、負荷短絡(ショート)判定レベルを調整することができるため、容易に最適な負荷短絡(ショート)判定値を設定することができる。
【００４１】
また、同様に、集積回路３１の外部に設けた負荷断線(オープン)判定値調整用基準電源３５の電圧を可変することで、負荷断線(オープン)判定レベルを調整することができるため、容易に最適な負荷断線(オープン)判定値を設定することができる。
【００４２】
＜第３の実施形態＞
次に本発明の第３の実施形態について説明する。図５は、本発明の第３の実施形態のフェール検出回路４０の概略構成を示す図である。
【００４３】
図５における集積回路４１は、前述の図１の構成と異なり、システムの制御状態によって信号が変化する制御信号４３ｃを取込み、最適な演算処理をおこなう演算素子(ＣＰＵ)４３と、演算素子(ＣＰＵ)４３で処理された負荷短絡(ショート)判定値調整信号４３ａと、負荷断線(オープン)判定値調整信号４３ｂと、前記負荷短絡(ショート)判定値調整信号４３ａと負荷断線(オープン)判定値調整信号４３ｂが入力されるデジタル−アナログ変換機４２と、を備えている。
【００４４】
ここで、例えば、第３の実施形態によるフェール検出回路４０がエンジンやトランスミッション制御装置のシステムに適用されたとする。このシステムにおいて、バッテリの電源電圧やシステムの雰囲気温度を検出するセンサ等の制御信号である制御信号４３ｃが、演算素子(ＣＰＵ)４３に入力される。演算素子(ＣＰＵ)４３では、入力された制御信号４３ｃを状況に応じ、最適な演算処理を行う。
【００４５】
具体的には、演算素子(ＣＰＵ)４３では、入力される制御信号４３ｃの状態から、「今は負荷の異常検出感度を高くすべき」、と判断したり、または、「今は負荷の異常検出感度を低下させるべき」等のようにその状況に応じて、最適な負荷の異常検出感度を算出する。演算素子(ＣＰＵ)４３で演算処理された負荷の異常検出感度に応じて、負荷短絡(ショート)判定値調整信号４３ａと、負荷断線(オープン)判定値調整信号４３ｂをデジタル信号(例えば、ＰＷＭ信号)として出力する。前記負荷断線(オープン)判定値調整信号４３ａ、および、負荷断線(オープン)判定値信号４３ｂは、デジタル−アナログ変換機４５に入力され、ここで各々の信号をアナログ信号変換し、負荷短絡(ショート)検出回路１４、および、負荷断線(オープン)検出回路１５に供給する。負荷短絡(ショート)検出回路１４、および、負荷断線(オープン)検出回路１５では、アナログ信号に変換され入力された負荷短絡(ショート)判定値調整信号４３ａと負荷断線(オープン)判定値調整信号４３ｂに従い、各々、負荷異常検出する。
【００４６】
従来の技術では、負荷短絡(ショート)判定値、および、負荷断線(オープン)判定値は固定であったため、適用するシステムの状態に応じて最適な負荷異常検出条件を可変することができないという問題があった。また、適用するシステムの環境条件(例えば、温度)変化により、負荷短絡(ショート)判定値、および、負荷断線(オープン)判定値が意図しない値に変化し、負荷異常を誤検出する恐れがあるという問題があった。
【００４７】
一方、本実施形態によれば、適用するシステムの状態をリアルタイムで監視することで、そのときどきに応じた最適な負荷異常の判定条件を容易に制御することができるため、従来技術に対して、負荷異常の検出感度をより高くし、かつ、負荷異常の誤検出をよりしない安全性の高いフェールセーフ技術を提供することができる。
【００４８】
＜まとめ＞
本発明の実施形態によれば、負荷の異常検出基準値と負荷における電圧とを比較して、負荷の異常を検出する際に、負荷駆動素子の外部に設けられた調整用素子によって、調整用素子負荷の異常検出基準値を任意に設定するようにしている。これにより、異常検出の基準値を固定にする必要はなく、負荷駆動素子の動作条件や動作環境の変動にも対応することができる。なお、検出される異常としては、負荷の断線と短絡である。
【００４９】
また調整用素子としては可変抵抗を用いることができ、この可変抵抗と異常検出素子（１４や１５）に設けられた抵抗との分割抵抗値によって、異常検出基準値を任意に設定可能とする。
【００５０】
別の実施態様によれば、調整用素子の代わりに、可変基準電源を設けるようにしてもよい。
【００５１】
さらに、別の実施態様によれば、負荷駆動素子が使用される環境条件に応じて、異常検出感度を可変にするための検出感度制御信号を生成する演算処理部（ＣＰＵ）を設け、検出感度信号によって、異常検出基準値が設定されるようにしても良い。環境条件としては、負荷駆動素子の温度変化であり、記演算処理部は、温度変化に伴って、検出感度制御信号を逐次生成する。これにより、刻々と負荷駆動素子の温度が変化しても、最適な条件の下で異常を検出することができるようになる。
【００５２】
なお、第１乃至第３の実施形態では、負荷駆動素子がハイサイドドライバ構成であるという前提で説明しているが、ローサイドドライバで構成されたシステムにも本発明が適用可能であることはいうまでもない。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施形態によるフェール検出回路の構成を示す図である。
【図２】フェール検出回路の動作を説明するためのフローチャート（１）である。
【図３】フェール検出回路の動作を説明するためのフローチャート（２）である。
【図４】本発明の第２の実施形態によるフェール検出回路の構成を示す図である。
【図５】本発明の第３の実施形態によるフェール検出回路の構成を示す図である。
【符号の説明】
【００５４】
１０，３０，４０・・・フェール検出回路、１１，３１，４１・・・集積回路、１２・・・ドライバ素子、１３・・・ドライバ駆動回路、１３a・・・ドライバ駆動信号入力端子、１４・・・負荷短絡(ショート)検出回路、１４a・・・負荷短絡(ショート)判定値調整素子、１５・・・負荷断線(オープン)検出回路、１５a・・・負荷断線(オープン)判定値調整素子、１６・・・負荷駆動信号入力切替回路、１７・・・ステータス信号出力切替回路、１７a・・・ステータス信号出力端子、１８・・・負荷、１９・・・プルアップ抵抗、３４・・・負荷短絡(ショート)判定値調整用基準電源、３５・・・負荷断線(オープン)判定値調整用基準電源、４２・・・Ｄ−Ａ変換器、４３・・・演算素子(ＣＰＵ)、４３a・・・負荷短絡(ショート)判定値調整信号、４３b・・・負荷断線(オープン)判定値調整信号、４３c・・・制御用入力信号
【図１】
2009095150.tif 000003
【図２】
2009095150.tif 000004
【図３】
2009095150.tif 000005
【図４】
2009095150.tif 000006
【図５】
2009095150.tif 000007