(57)【要約】【課題】低歪な電圧電流変換を行う。【解決手段】電圧電流変換回路３０にはバイアス回路１、コンデンサＣ１、コンデンサＣ２、ＮＰＮトランジスタＮＴ１乃至４、及びインピーダンス素子Ｚ１乃至５が設けられる。ＮＰＮトランジスタＮＴ１はベースにＲＦ入力電圧Ｖｉｎ（＋）が入力され、ＮＰＮトランジスタＮＴ２はベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力される。インピーダンス素子Ｚ１は一端がＮＰＮトランジスタＮＴ１のベースに接続される。インピーダンス素子Ｚ２は一端がＮＰＮトランジスタＮＴ２のベースに接続され、他端がインピーダンス素子Ｚ１の他端に接続される。インピーダンス素子Ｚ１及びＺ２の他端に電圧がバイアス回路１から供給され、インピーダンス素子Ｚ３とインピーダンス素子Ｚ４の両端には、｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧が印加される。【選択図】図１
2009118258.tif 000002
【特許請求の範囲】
【請求項１】
制御端子に第１の入力電圧が入力される第１のトランジスタと、
制御端子に前記第１の入力電圧とは逆相の第２の入力電圧が入力される第２のトランジスタと、
一端が前記第１のトランジスタの制御端子に接続される第１のインピーダンス素子と、
一端が前記第２のトランジスタの制御端子に接続され、他端が前記第１のインピーダンス素子の他端に接続される第２のインピーダンス素子と、
第１の端子が前記第１のトランジスタの第２の端子に接続され、制御端子が前記第２のトランジスタの第２の端子に接続される第３のトランジスタと、
第１の端子が前記第２のトランジスタの第２の端子に接続され、制御端子が前記第１のトランジスタの第２の端子に接続される第４のトランジスタと、
前記第１及び第２のインピーダンス素子の他端に電圧を印加するバイアス印加手段と、
を具備し、前記第２のトランジスタの第１の端子側から前記第１の入力電圧を電圧電流変換した第１の出力電流を取り出し、前記第１のトランジスタの第１の端子側から前記第２の入力電圧を電圧電流変換した第２の出力電流を取り出すことを特徴とする電圧電流変換回路。
【請求項２】
制御端子に第１の入力電圧が入力される第１のトランジスタと、
制御端子に前記第１の入力電圧とは逆相の第２の入力電圧が入力される第２のトランジスタと、
一端が前記第１のトランジスタの制御端子に接続される第１のインピーダンス素子と、
一端が前記第２のトランジスタの制御端子に接続され、他端が前記第１のインピーダンス素子の他端に接続される第２のインピーダンス素子と、
第１の端子が前記第１のトランジスタの第２の端子に接続され、制御端子が前記第２のトランジスタの第２の端子に接続される第３のトランジスタと、
第１の端子が前記第２のトランジスタの第２の端子に接続され、制御端子が前記第１のトランジスタの第２の端子に接続される第４のトランジスタと、
前記第１及び第２のインピーダンス素子の他端に電圧を印加するバイアス印加手段と、
制御端子が前記第３のトランジスタの制御端子に接続される第５のトランジスタと、
制御端子が前記第４のトランジスタの制御端子に接続される第６のトランジスタと、
を具備し、前記第６のトランジスタの第１の端子側から前記第１の入力電圧を電圧電流変換した第１の出力電流を取り出し、前記第５のトランジスタの第１の端子側から前記第２の入力電圧を電圧電流変換した第２の出力電流を取り出すことを特徴とする電圧電流変換回路。
【請求項３】
前記バイアス印加手段は、第１の端子にローカル信号が入力され、第１の端子が前記第1及び第２のインピーダンス素子の他端に接続され、制御端子が第１の端子に接続される第７のトランジスタと、第１の端子が前記第７のトランジスタの第２の端子に接続され、制御端子が第１の端子に接続される第８のトランジスタとを具備することを特徴とする請求項１又は２に記載の電圧電流変換回路。
【請求項４】
一端が前記第３のトランジスタの第２の端子に接続され、他端が低電位側電源に接続される第３のインピーダンス素子と、一端が前記第４のトランジスタの第２の端子に接続され、他端が前記低電位側電源に接続される第４のインピーダンス素子と、一端が前記第８のトランジスタの第２の端子に接続され、他端が前記低電位側電源に接続される第５のインピーダンス素子とを具備することを特徴とする請求項３に記載の電圧電流変換回路。
【請求項５】
一端が前記第１のトランジスタの第２の端子に接続され、他端が前記第３のトランジスタの第１の端子に接続される第３のインピーダンス素子と、一端が前記第２のトランジスタの第２の端子に接続され、他端が前記第４のトランジスタの第１の端子に接続される第４のインピーダンス素子と、一端が前記第７のトランジスタの第２の端子に接続され、他端が前記第８のトランジスタの第１の端子に接続される第５のインピーダンス素子とを具備し、前記第３のトランジスタ、前記第４のトランジスタ、及び前記第８のトランジスタの第２の端子が前記低電位側電源に接続されることを特徴とする請求項３に記載の電圧電流変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧電流変換回路に関する。
【背景技術】
【０００２】
増幅器やミキサ回路などの周波数変換回路には、ＲＦ入力電圧信号を入力して周波数変換した電流を出力する電圧電流変換回路が設けられる（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載される電圧電流変換回路では、第１のＲＦ入力電圧信号を制御端子に入力する第１のトランジスタ、第１のＲＦ入力電圧信号とは逆相の第２のＲＦ入力電圧信号を制御端子に入力する第２のトランジスタ、及びインピーダンス素子（抵抗或いはインダクタ）が設けられる。この構成では、第１及び第２のトランジスタの動作電流が信号電圧により変化するので、ＲＦ入力電圧信号が正しくインピーダンス素子の両端に印加されない。このため、歪を発生して非線形の原因となる問題点がある。
【特許文献１】特開２００６−１２９４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、低歪な電圧電流変換を行うことができる電圧電流変換回路を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様の電圧電流変換回路は、制御端子に第１の入力電圧が入力される第１のトランジスタと、制御端子に前記第１の入力電圧とは逆相の第２の入力電圧が入力される第２のトランジスタと、一端が前記第１のトランジスタの制御端子に接続される第１のインピーダンス素子と、一端が前記第２のトランジスタの制御端子に接続され、他端が前記第１のインピーダンス素子の他端に接続される第２のインピーダンス素子と、第１の端子が前記第１のトランジスタの第２の端子に接続され、制御端子が前記第２のトランジスタの第２の端子に接続される第３のトランジスタと、第１の端子が前記第２のトランジスタの第２の端子に接続され、制御端子が前記第１のトランジスタの第２の端子に接続される第４のトランジスタと、前記第１及び第２のインピーダンス素子の他端に電圧を印加するバイアス印加手段とを具備し、前記第２のトランジスタの第１の端子側から前記第１の入力電圧を電圧電流変換した第１の出力電流を取り出し、前記第１のトランジスタの第１の端子側から前記第２の入力電圧を電圧電流変換した第２の出力電流を取り出すことを特徴とする。
【０００６】
更に、本発明の他態様の電圧電流変換回路は、制御端子に第１の入力電圧が入力される第１のトランジスタと、制御端子に前記第１の入力電圧とは逆相の第２の入力電圧が入力される第２のトランジスタと、一端が前記第１のトランジスタの制御端子に接続される第１のインピーダンス素子と、一端が前記第２のトランジスタの制御端子に接続され、他端が前記第１のインピーダンス素子の他端に接続される第２のインピーダンス素子と、第１の端子が前記第１のトランジスタの第２の端子に接続され、制御端子が前記第２のトランジスタの第２の端子に接続される第３のトランジスタと、第１の端子が前記第２のトランジスタの第２の端子に接続され、制御端子が前記第１のトランジスタの第２の端子に接続される第４のトランジスタと、前記第１及び第２のインピーダンス素子の他端に電圧を印加するバイアス印加手段と、制御端子が前記第３のトランジスタの制御端子に接続される第５のトランジスタと、制御端子が前記第４のトランジスタの制御端子に接続される第６のトランジスタとを具備し、前記第６のトランジスタの第１の端子側から前記第１の入力電圧を電圧電流変換した第１の出力電流を取り出し、前記第５のトランジスタの第１の端子側から前記第２の入力電圧を電圧電流変換した第２の出力電流を取り出すことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、低歪な電圧電流変換を行うことができる電圧電流変換回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る電圧電流変換回路について、図面を参照して説明する。図１は電圧電流変換回路を示す回路図である。本実施例では、ＲＦ入力電圧に略等しい電圧をインピーダンス素子に印加するバイアス回路を設けている。
【００１０】
図１に示すように、電圧電流変換回路３０には、バイアス回路１、コンデンサＣ１、コンデンサＣ２、ＮＰＮトランジスタＮＴ１乃至４、及びインピーダンス素子Ｚ１乃至５が設けられる。電圧電流変換回路３０は、増幅器やミキサ回路などの周波数変換回路に用いられる。電圧電流変換回路３０は、トランジスタが２段縦続接続され、ＲＦ入力電圧を入力し、周波数変換された出力電流を出力する。
【００１１】
ＮＰＮトランジスタＮＴ１は、コンデンサＣ１を介してベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、エミッタ（第２の端子）がノードＮ２に接続され、コレクタ（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（＋）とは逆相の出力電流Ｉｏｕｔ（−）を取り出す。
【００１２】
ＮＰＮトランジスタＮＴ２は、コンデンサＣ２を介してベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力され、エミッタ（第２の端子）がノードＮ３に接続され、コレクタ（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（−）とは逆相の出力電流Ｉｏｕｔ（＋）を取り出す。
【００１３】
ＮＰＮトランジスタＮＴ３は、コレクタ（第１の端子）がノードＮ２に接続され、ベース（制御端子）がノードＮ３に接続される。ＮＰＮトランジスタＮＴ４は、コレクタ（第１の端子）がノードＮ３に接続され、ベース（制御端子）がノードＮ２に接続される。ＮＰＮトランジスタＮＴ３とＮＰＮトランジスタＮＴ４はクロスカップル接続（たすきがけ接続）される。
【００１４】
インピーダンス素子Ｚ１は、一端がＮＰＮトランジスタＮＴ１のベース（制御端子）に接続され、他端がノードＮ１に接続される。インピーダンス素子Ｚ２は、一端がＮＰＮトランジスタＮＴ２のベース（制御端子）に接続され、他端がノードＮ１に接続される。インピーダンス素子Ｚ３は、一端がＮＰＮトランジスタＮＴ３のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。インピーダンス素子Ｚ４は、一端がＮＰＮトランジスタＮＴ４のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００１５】
バイアス回路１は、ダイオード接続されたＮＰＮトランジスタＮＴ５及びＮＴ６が縦続接続される。バイアス回路１はＬＯ信号で定まる電圧をノードＮ１に供給する。
【００１６】
ＮＰＮトランジスタＮＴ５は、コレクタ（第１の端子）にＬＯ信号（ローカル信号）が入力され、コレクタ（第１の端子）がノードＮ１に接続され、ベース（制御端子）がコレクタ（第１の端子）に接続される。ＮＰＮトランジスタＮＴ６は、コレクタ（第１の端子）がＮＰＮトランジスタＮＴ５のエミッタ（第２の端子）に接続され、ベース（制御端子）がコレクタ（第１の端子）に接続される。インピーダンス素子Ｚ５は、一端がＮＰＮトランジスタＮＴ６のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００１７】
ここで、インピーダンス素子Ｚ１乃至６は、抵抗或いはインダクタから構成される。インピーダンス素子Ｚ１及びＺ２は、略同一のインピーダンス値にするのが好ましい。インピーダンス素子Ｚ３乃至５は、略同一のインピーダンス値にするのが好ましい。また、ＮＰＮトランジスタＮＴ１及びＮＴ２は、略同一の特性（電流増幅率ｈｆｅ、耐圧、アーリ電圧など）にするのが好ましい。ＮＰＮトランジスタＮＴ３及びＮＴ４は、略同一の特性（電流増幅率ｈｆｅ、耐圧、アーリ電圧など）にするのが好ましい。ダイオード接続されるＮＰＮトランジスタＮＴ５及びＮＴ６は、略同一なＶｂｅ（ベース−エミッタ間電圧）特性を有し、ＮＰＮトランジスタＮＴ１乃至４と略同一なＶｂｅ（ベース−エミッタ間電圧）特性を有するように設定するのが好ましい。
【００１８】
電圧電流変換回路３０では、ＮＰＮトランジスタＮＴ１のベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、ＮＰＮトランジスタＮＴ２のベース（制御端子）にＲＦ入力電圧Ｖｉｎ（−）が入力され、バイアス回路１からＬＯ信号で定まる電圧と略等しいバイアス電圧がノードＮ１に入力される。このとき、クロスカップル接続されたＮＰＮトランジスタＮＴ３及びＮＴ４により、インピーダンス素子Ｚ３とインピーダンス素子Ｚ４の両端には、｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧が印加される。
【００１９】
上述したように、本実施例の電圧電流変換回路では、バイアス回路１、コンデンサＣ１、コンデンサＣ２、ＮＰＮトランジスタＮＴ１乃至４、及びインピーダンス素子Ｚ１乃至５が設けられる。ＮＰＮトランジスタＮＴ１はベースにＲＦ入力電圧Ｖｉｎ（＋）が入力され、コレクタ側から出力電流Ｉｏｕｔ（−）が取り込まれる。ＮＰＮトランジスタＮＴ２はベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力され、コレクタ側から出力電流Ｉｏｕｔ（＋）が取り込まれる。ＮＰＮトランジスタＮＴ３は、コレクタがＮＰＮトランジスタＮＴ１のエミッタに接続され、ベースがＮＰＮトランジスタＮＴ２のエミッタに接続される。ＮＰＮトランジスタＮＴ４は、コレクタがＮＰＮトランジスタＮＴ２のエミッタに接続され、ベースがＮＰＮトランジスタＮＴ１のエミッタに接続される。インピーダンス素子Ｚ１は一端がＮＰＮトランジスタＮＴ１のベースに接続される。インピーダンス素子Ｚ２は一端がＮＰＮトランジスタＮＴ２のベースに接続され、他端がインピーダンス素子Ｚ１の他端に接続される。バイアス回路１には、ＮＰＮトランジスタＮＴ５及びＮＴ６が設けられる。ＮＰＮトランジスタＮＴ５は、コレクタにＬＯ信号が入力され、コレクタがインピーダンス素子Ｚ１及びＺ２の他端に接続され、ベースがコレクタに接続される。ＮＰＮトランジスタＮＴ６は、コレクタがＮＰＮトランジスタＮＴ５のエミッタに接続され、ベースがコレクタに接続される。インピーダンス素子Ｚ１及びＺ２の他端にＬＯ信号で定まる電圧と略等しい電圧がバイアス回路１から供給され、インピーダンス素子Ｚ３とインピーダンス素子Ｚ４の両端には、｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧が印加される。
【００２０】
このため、バイアス回路１を設けずにインピーダンス素子の両端に異なる電圧が印加された場合、歪が発生して出力電流Ｉｏｕｔが非線形となるのに対し、インピーダンス素子の両端に略等しい電圧が印加されるので歪の発生が低減され出力電流Ｉｏｕｔが線形化される。また、２段縦続接続されたトランジスタ構成を用いているので、３段以上縦続接続されるトランジスタを用いた電圧電流変換回路よりも低電圧動作が可能となる。
【００２１】
なお、本実施例では、バイアス回路１をダイオード接続されたＮＰＮトランジスタＮＴ５及びＮＴ６で構成しているが、ＰＮダイオードを２段縦続接続してもよい。
【実施例２】
【００２２】
次に、本発明の実施例２に係る電圧電流変換回路について、図面を参照して説明する。図２は電圧電流変換回路を示す回路図である。本実施例では、低電位側電源側のインピーダンス素子の配置を変更し、ＭＯＳトラジスタを用いている。
【００２３】
図２に示すように、電圧電流変換回路３０ａには、コンデンサＣ１、コンデンサＣ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至６、及びインピーダンス素子Ｚ１乃至５が設けられる。電圧電流変換回路３０ａは、増幅器やミキサ回路などの周波数変換回路に用いられる。電圧電流変換回路３０ａは、トランジスタが２段縦続接続され、ＲＦ入力電圧を入力し、周波数変換された出力電流を出力する。ここで、ＭＯＳトランジスタはＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）とも呼称される。ＭＩＳトランジスタはＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）とも呼称される。ＭＯＳトランジスタ及びＭＩＳトランジスタは、絶縁ゲート型電界効果トランジスタとも呼称される。
【００２４】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１は、コンデンサＣ１を介してゲート（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、ソース（第２の端子）がノードＮ２に接続され、ドレイン（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（＋）とは逆相の出力電流Ｉｏｕｔ（−）を取り出す。
【００２５】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２は、コンデンサＣ２を介してゲート（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力され、ソース（第２の端子）がノードＮ３に接続され、ドレイン（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（−）とは逆相の出力電流Ｉｏｕｔ（＋）を取り出す。
【００２６】
インピーダンス素子Ｚ１は、一端がＮｃｈ  ＭＯＳトランジスタＮＭＴ１のゲート（制御端子）に接続され、他端がノードＮ１に接続される。インピーダンス素子Ｚ２は、一端がＮｃｈ  ＭＯＳトランジスタＮＭＴ２のゲート（制御端子）に接続され、他端がノードＮ１に接続される。インピーダンス素子Ｚ３は、一端がノードＮ２に接続される。インピーダンス素子Ｚ４は、一端がノードＮ３に接続される。
【００２７】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３は、ドレイン（第１の端子）がインピーダンス素子Ｚ３の他端に接続され、ゲート（制御端子）がインピーダンス素子Ｚ４の他端に接続され、ソース（第２の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ４は、ドレイン（第１の端子）がインピーダンス素子Ｚ４の他端に接続され、ゲート（制御端子）がインピーダンス素子Ｚ３の他端に接続され、ソース（第２の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３及びＮＭＴ４は、クロスカップル接続（たすきがけ接続）される。
【００２８】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ５は、ドレイン（第１の端子）にＬＯ信号（ローカル信号）が入力され、ドレイン（第１の端子）がノードＮ１に接続され、ゲート（制御端子）がドレイン（第１の端子）に接続される。インピーダンス素子Ｚ５は、一端がＮｃｈ  ＭＯＳトランジスタＮＭＴ５のソース（第２の端子）に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ６は、ドレイン（第１の端子）がインピーダンス素子Ｚ５の他端に接続され、ゲート（制御端子）がドレイン（第１の端子）に接続され、ソース（第２の端子）が低電位側電源に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ５及びＮＭＴ６はバイアス回路として機能し、ＬＯ信号で定まる電圧と略等しい電圧をノードＮ１に供給する。
【００２９】
ここで、インピーダンス素子Ｚ１乃至６は、抵抗或いはインダクタから構成される。インピーダンス素子Ｚ１及びＺ２は、略同一のインピーダンス値にするのが好ましい。インピーダンス素子Ｚ３乃至５は、略同一のインピーダンス値にするのが好ましい。また、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１及びＮＭＴ２は、略同一の特性（閾値電圧Ｖｔｈ、耐圧、アーリ電圧など）にするのが好ましい。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３及びＮＭＴ４は、略同一の特性（閾値電圧Ｖｔｈ、耐圧、アーリ電圧など）にするのが好ましい。
【００３０】
電圧電流変換回路３０ａでは、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１のゲート（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２のゲート（制御端子）にＲＦ入力電圧Ｖｉｎ（−）が入力され、バイアス回路からＬＯ信号で定まる電圧と略等しいバイアス電圧がノードＮ１に入力される。このとき、クロスカップル接続されたＮｃｈ  ＭＯＳトランジスタＮＭＴ３及びＮＭＴ４により、インピーダンス素子Ｚ３とインピーダンス素子Ｚ４の各素子の各素子の電位差の差電圧が、｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧となる。
【００３１】
上述したように、本実施例の電圧電流変換回路では、コンデンサＣ１、コンデンサＣ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至６、及びインピーダンス素子Ｚ１乃至５が設けられる。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１はゲートにＲＦ入力電圧Ｖｉｎ（＋）が入力され、ドレイン側から出力電流Ｉｏｕｔ（−）が取り込まれる。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２はゲートにＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力され、ドレイン側から出力電流Ｉｏｕｔ（＋）が取り込まれる。インピーダンス素子Ｚ３は一端がＮｃｈ  ＭＯＳトランジスタＮＭＴ１のソースに接続される。インピーダンス素子Ｚ４は一端がＮｃｈ  ＭＯＳトランジスタＮＭＴ２のソースに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３は、ドレインがインピーダンス素子Ｚ３の他端に接続され、ゲートがインピーダンス素子Ｚ４の他端に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ４は、ドレインがインピーダンス素子Ｚ４の他端に接続され、ゲートがインピーダンス素子Ｚ３の他端に接続される。インピーダンス素子Ｚ１は一端がＮｃｈ  ＭＯＳトランジスタＮＭＴ１のゲートに接続される。インピーダンス素子Ｚ２は一端がＮｃｈ  ＭＯＳトランジスタＮＭＴ２のゲートに接続され、他端がインピーダンス素子Ｚ１の他端に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ５及びＮＭＴ６はバイアス回路を構成する。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ５は、ドレインにＬＯ信号が入力され、ドレインがインピーダンス素子Ｚ１及びＺ２の他端に接続され、ゲートがドレインに接続される。インピーダンス素子Ｚ５は、一端がＮｃｈ  ＭＯＳトランジスタＮＭＴ５のソースに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ６は、ドレインがインピーダンス素子Ｚ５の他端に接続され、ゲートがドレインに接続される。インピーダンス素子Ｚ１及びＺ２の他端にＬＯ信号で定まる電圧と略等しい電圧がバイアス回路から供給され、インピーダンス素子Ｚ３とインピーダンス素子Ｚ４の各素子の電位差の差電圧が｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧となる。
【００３２】
このため、バイアス回路を設けずにインピーダンス素子の両端に異なる電圧が印加された場合、歪が発生して出力電流Ｉｏｕｔが非線形となるのに対し、インピーダンス素子の両端に略等しい電圧が印加されるので歪の発生が低減され出力電流Ｉｏｕｔが線形化される。また、２段縦続接続されたトランジスタ構成を用いているので、３段以上縦続接続されるトランジスタを用いた電圧電流変換回路よりも低電圧動作が可能となる。
【００３３】
なお、本実施例ではＮｃｈ  ＭＯＳトランジスタを用いて電圧電流変換回路３０ａを構成しているが、ＮＰＮトランジスタ或いはＮｃｈ  ＭＩＳトランジスタ（Ｎｃｈ  ＭＩＳＦＥＴとも呼称される）を用いてもよい。
【実施例３】
【００３４】
次に、本発明の実施例３に係る電圧電流変換回路について、図面を参照して説明する。図３は電圧電流変換回路を示す回路図である。本実施例では、クロスカップル接続されたトランジスタのベースに接続されるトランジスタから出力電流が取り出される。
【００３５】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３６】
図３に示すように、電圧電流変換回路３０ｂには、バイアス回路１、コンデンサＣ１、コンデンサＣ２、ＮＰＮトランジスタＮＴ１乃至４、ＮＰＮトランジスタＮＴ７、ＮＰＮトランジスタＮＴ８、及びインピーダンス素子Ｚ１乃至７が設けられる。電圧電流変換回路３０ｂは、増幅器やミキサ回路などの周波数変換回路に用いられる。電圧電流変換回路３０ｂは、トランジスタが２段縦続接続され、ＲＦ入力電圧を入力し、周波数変換された出力電流を出力する。
【００３７】
ＮＰＮトランジスタＮＴ１は、コレクタが高電位側電源Ｖｃｃに接続され、コンデンサＣ１を介してベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、エミッタ（第２の端子）がノードＮ２に接続される。
【００３８】
ＮＰＮトランジスタＮＴ２は、コレクタが高電位側電源Ｖｃｃに接続され、コンデンサＣ２を介してベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力され、エミッタ（第２の端子）がノードＮ３に接続される。
【００３９】
ＮＰＮトランジスタＮＴ７は、ベース（制御端子）がＮＰＮトランジスタＮＴ３のベース（制御端子）及びノードＮ３に接続され、コレクタ（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（＋）とは逆相の出力電流Ｉｏｕｔ（−）を取り出す。
【００４０】
ＮＰＮトランジスタＮＴ８は、ベース（制御端子）がＮＰＮトランジスタＮＴ４のベース（制御端子）及びノードＮ２に接続され、コレクタ（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（−）とは逆相の出力電流Ｉｏｕｔ（＋）を取り出す。
【００４１】
インピーダンス素子Ｚ６は、一端がＮＰＮトランジスタＮＴ７のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。インピーダンス素子Ｚ７は、一端がＮＰＮトランジスタＮＴ８のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００４２】
ここで、インピーダンス素子Ｚ６及び７は、抵抗或いはインダクタから構成される。インピーダンス素子Ｚ６及びＺ７は、略同一のインピーダンス値にするのが好ましい。インピーダンス素子Ｚ６及び７は、インピーダンス素子Ｚ３乃至５と略同一のインピーダンス値にするのが好ましい。また、ＮＰＮトランジスタＮＴ７及びＮＴ８は、略同一の特性（電流増幅率ｈｆｅ、耐圧、アーリ電圧など）にするのが好ましい。ＮＰＮトランジスタＮＴ７及びＮＴ８は、ＮＰＮトランジスタＮＴ１乃至４と略同一の特性（電流増幅率ｈｆｅ、耐圧、アーリ電圧など）にするのが好ましい。
【００４３】
ＮＰＮトランジスタＮＴ７から取り出される出力電流Ｉｏｕｔ（−）は、実施例１のＮＰＮトランジスタＮＴ１から取り出される出力電流Ｉｏｕｔ（−）と同一レベルに設定される。ＮＰＮトランジスタＮＴ８から取り出される出力電流Ｉｏｕｔ（＋）は、実施例１のＮＰＮトランジスタＮＴ２から取り出される出力電流Ｉｏｕｔ（＋）と同一レベルに設定される。
【００４４】
電圧電流変換回路３０ｂでは、ＮＰＮトランジスタＮＴ１のベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、ＮＰＮトランジスタＮＴ２のベース（制御端子）にＲＦ入力電圧Ｖｉｎ（−）が入力され、バイアス回路１からＬＯ信号で定まる電圧と略等しいバイアス電圧がノードＮ１に入力される。このとき、クロスカップル接続されたＮＰＮトランジスタＮＴ３及びＮＴ４により、インピーダンス素子Ｚ3とインピーダンス素子Ｚ4の両端には、｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧が印加されることになる。
【００４５】
上述したように、本実施例の電圧電流変換回路では、バイアス回路１、コンデンサＣ１、コンデンサＣ２、ＮＰＮトランジスタＮＴ１乃至４、ＮＰＮトランジスタＮＴ７、ＮＰＮトランジスタＮＴ８、及びインピーダンス素子Ｚ１乃至７が設けられる。ＮＰＮトランジスタＮＴ１は、コレクタが高電位側電源Ｖｃｃに接続され、コンデンサＣ１を介してベースにＲＦ入力電圧Ｖｉｎ（＋）が入力される。ＮＰＮトランジスタＮＴ２は、コレクタが高電位側電源Ｖｃｃに接続され、コンデンサＣ２を介してベースにＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力される。ＮＰＮトランジスタＮＴ３は、コレクタがＮＰＮトランジスタＮＴ１のエミッタに接続され、ベースがＮＰＮトランジスタＮＴ２のエミッタに接続される。ＮＰＮトランジスタＮＴ４は、コレクタがＮＰＮトランジスタＮＴ２のエミッタに接続され、ベースがＮＰＮトランジスタＮＴ１のエミッタに接続される。インピーダンス素子Ｚ１は一端がＮＰＮトランジスタＮＴ１のベースに接続される。インピーダンス素子Ｚ２は一端がＮＰＮトランジスタＮＴ２のベースに接続され、他端がインピーダンス素子Ｚ１の他端に接続される。ＮＰＮトランジスタＮＴ７は、ベースがＮＰＮトランジスタＮＴ３のベース及びＮＰＮトランジスタＮＴ２のエミッタに接続され、コレクタ側に周波数変換され、ＲＦ入力電圧Ｖｉｎ（＋）とは逆相の出力電流Ｉｏｕｔ（−）を取り出す。
【００４６】
ＮＰＮトランジスタＮＴ８は、ベースがＮＰＮトランジスタＮＴ４のベース及びＮＰＮトランジスタＮＴ１のエミッタに接続され、コレクタ側に周波数変換され、ＲＦ入力電圧Ｖｉｎ（−）とは逆相の出力電流Ｉｏｕｔ（＋）を取り出す。バイアス回路１には、ＮＰＮトランジスタＮＴ５及びＮＴ６が設けられる。ＮＰＮトランジスタＮＴ５は、コレクタにＬＯ信号が入力され、コレクタがインピーダンス素子Ｚ１及びＺ２の他端に接続され、ベースがコレクタに接続される。ＮＰＮトランジスタＮＴ６は、コレクタがＮＰＮトランジスタＮＴ５のエミッタに接続され、ベースがコレクタに接続される。インピーダンス素子Ｚ１及びＺ２の他端にＬＯ信号で定まる電圧と略等しい電圧がバイアス回路から供給され、インピーダンス素子Ｚ３とインピーダンス素子Ｚ４の両端には、｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧が印加される。
【００４７】
このため、バイアス回路１を設けずにインピーダンス素子の両端に異なる電圧が印加された場合、歪が発生して出力電流Ｉｏｕｔが非線形となるのに対し、インピーダンス素子の両端に略等しい電圧が印加されるので歪の発生が低減され出力電流Ｉｏｕｔが線形化される。また、２段縦続接続されたトランジスタ構成を用いているので、３段以上縦続接続されるトランジスタを用いた電圧電流変換回路よりも低電圧動作が可能となる。
【００４８】
なお、本実施例では、ＮＰＮトランジスタを用いて電圧電流変換回路３０ｂを構成しているが、ＭＯＳトランジスタやＭＩＳトランジスタを用いてもよい。
【実施例４】
【００４９】
次に、本発明の実施例４に係る電圧電流変換回路について、図面を参照して説明する。図４は電圧電流変換回路を示す回路図である。本実施例では、ＲＦ入力電圧を制御端子に入力するトランジスタを４つ設け、ＲＦ入力電圧に略等しい電圧をインピーダンス素子に印加するバイアス回路を２つ設けている。
【００５０】
図４に示すように、電圧電流変換回路３０ｃには、バイアス回路１ａ、バイアス回路１ｂ、コンデンサＣ１１乃至１４、ＮＰＮトランジスタＮＴ１１乃至１６、及びインピーダンス素子Ｚ１１乃至１８が設けられる。電圧電流変換回路３０ｃは、増幅器やミキサ回路などの周波数変換回路に用いられる。電圧電流変換回路３０ｃは、トランジスタが２段縦続接続され、ＲＦ入力電圧を入力し、周波数変換された出力電流を出力する。
【００５１】
ＮＰＮトランジスタＮＴ１１は、コンデンサＣ１１を介してベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、エミッタ（第２の端子）がノードＮ１４に接続され、コレクタ（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（＋）とは逆相の出力電流Ｉｏｕｔ（−）の（１／２）を取り出す。
【００５２】
ＮＰＮトランジスタＮＴ１２は、コンデンサＣ２を介してベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力され、エミッタ（第２の端子）がノードＮ１３に接続され、コレクタ（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（−）とは逆相の出力電流Ｉｏｕｔ（＋）の（１／２）を取り出す。
【００５３】
ＮＰＮトランジスタＮＴ１３は、コンデンサＣ１３を介してベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、エミッタ（第２の端子）がノードＮ１４に接続され、コレクタ（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（＋）とは逆相の出力電流Ｉｏｕｔ（−）の（１／２）を取り出す。
【００５４】
ＮＰＮトランジスタＮＴ１４は、コンデンサＣ１４を介してベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力され、エミッタ（第２の端子）がノードＮ１３に接続され、コレクタ（第１の端子）側から周波数変換され、ＲＦ入力電圧Ｖｉｎ（−）とは逆相の出力電流Ｉｏｕｔ（＋）の（１／２）を取り出す。
【００５５】
ＮＰＮトランジスタＮＴ１５は、コレクタ（第１の端子）がノードＮ１４に接続され、ベース（制御端子）がノードＮ１３に接続される。ＮＰＮトランジスタＮＴ１６は、コレクタ（第１の端子）がノードＮ１３に接続され、ベース（制御端子）がノードＮ１４に接続される。ＮＰＮトランジスタＮＴ１５とＮＰＮトランジスタＮＴ１６はクロスカップル接続（たすきがけ接続）される。
【００５６】
インピーダンス素子Ｚ１１は、一端がＮＰＮトランジスタＮＴ１１のベース（制御端子）に接続され、他端がノードＮ１１に接続される。インピーダンス素子Ｚ１２は、一端がＮＰＮトランジスタＮＴ１２のベース（制御端子）に接続され、他端がノードＮ１１に接続される。インピーダンス素子Ｚ１３は、一端がＮＰＮトランジスタＮＴ１３のベース（制御端子）に接続され、他端がノードＮ１２に接続される。インピーダンス素子Ｚ１４は、一端がＮＰＮトランジスタＮＴ１４のベース（制御端子）に接続され、他端がノードＮ１２に接続される。
【００５７】
インピーダンス素子Ｚ１５は、一端がＮＰＮトランジスタＮＴ１５のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。インピーダンス素子Ｚ１６は、一端がＮＰＮトランジスタＮＴ１６のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００５８】
バイアス回路１ａは、ダイオード接続されたＮＰＮトランジスタＮＴ１７及びＮＴ１８が縦続接続される。バイアス回路１ａはＬＯ（＋）信号で定まる電圧と略等しい電圧をノードＮ１１に供給する。
【００５９】
ＮＰＮトランジスタＮＴ１７は、コレクタ（第１の端子）にＬＯ信号（＋）（ローカル信号（＋））が入力され、コレクタ（第１の端子）がノードＮ１１に接続され、ベース（制御端子）がコレクタ（第１の端子）に接続される。ＮＰＮトランジスタＮＴ１８は、コレクタ（第１の端子）がＮＰＮトランジスタＮＴ１７のエミッタ（第２の端子）に接続され、ベース（制御端子）がコレクタ（第１の端子）に接続される。インピーダンス素子Ｚ１７は、一端がＮＰＮトランジスタＮＴ１８のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００６０】
バイアス回路１ｂは、ダイオード接続されたＮＰＮトランジスタＮＴ１９及びＮＴ２０が縦続接続される。バイアス回路１ｂはＬＯ（−）信号で定まる電圧と略等しい電圧をノードＮ１２に供給する。
【００６１】
ＮＰＮトランジスタＮＴ１９は、コレクタ（第１の端子）にＬＯ信号（＋）（ローカル信号（＋））とは逆相のＬＯ信号（−）（ローカル信号（−））が入力され、コレクタ（第１の端子）がノードＮ１２に接続され、ベース（制御端子）がコレクタ（第１の端子）に接続される。ＮＰＮトランジスタＮＴ２０は、コレクタ（第１の端子）がＮＰＮトランジスタＮＴ１９のエミッタ（第２の端子）に接続され、ベース（制御端子）がコレクタ（第１の端子）に接続される。インピーダンス素子Ｚ１８は、一端がＮＰＮトランジスタＮＴ２０のエミッタ（第２の端子）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００６２】
ここで、インピーダンス素子Ｚ１１乃至１８は、抵抗或いはインダクタから構成される。インピーダンス素子Ｚ１１及びＺ１２は、略同一のインピーダンス値にするのが好ましい。インピーダンス素子Ｚ１３及びＺ１４は、略同一のインピーダンス値にするのが好ましい。インピーダンス素子Ｚ１５乃至１８は、略同一のインピーダンス値にするのが好ましい。
【００６３】
また、ＮＰＮトランジスタＮＴ１１及びＮＴ１２は、略同一の特性（電流増幅率ｈｆｅ、耐圧、アーリ電圧など）にするのが好ましい。ＮＰＮトランジスタＮＴ１３及びＮＴ１４は、略同一の特性（電流増幅率ｈｆｅ、耐圧、アーリ電圧など）にするのが好ましい。ＮＰＮトランジスタＮＴ１５及びＮＴ１６は、略同一の特性（電流増幅率ｈｆｅ、耐圧、アーリ電圧など）にするのが好ましい。ダイオード接続されるＮＰＮトランジスタＮＴ１７乃至２０は、略同一なＶｂｅ（ベース−エミッタ間電圧）特性に設定し、ＮＰＮトランジスタＮＴ１１乃至１６と略同一なＶｂｅ（ベース−エミッタ間電圧）特性に設定するのが好ましい。
【００６４】
電圧電流変換回路３０ｃでは、ＮＰＮトランジスタＮＴ１１及びＮＴ１３のベース（制御端子）にＲＦ入力電圧Ｖｉｎ（＋）が入力され、ＮＰＮトランジスタＮＴ１２及びＮＴ１４のベース（制御端子）にＲＦ入力電圧Ｖｉｎ（−）が入力され、バイアス回路１ａからＬＯ（＋）信号で定まる電圧と略等しいバイアス電圧がノードＮ１１に入力され、バイアス回路１ｂからＬＯ（−）信号で定まる電圧と略等しいバイアス電圧がノードＮ１２に入力される。このとき、クロスカップル接続されたＮＰＮトランジスタＮＴ１５及びＮＴ１６により、インピーダンス素子Ｚ１５とインピーダンス素子Ｚ１６の両端には、｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧が印加されることになる。
【００６５】
上述したように、本実施例の電圧電流変換回路では、バイアス回路１ａ、バイアス回路１ｂ、コンデンサＣ１１乃至１４、ＮＰＮトランジスタＮＴ１１乃至１６、及びインピーダンス素子Ｚ１１乃至１８が設けられる。ＮＰＮトランジスタＮＴ１１は、ベースにＲＦ入力電圧Ｖｉｎ（＋）が入力され、コレクタ側に周波数変換され、出力電流Ｉｏｕｔ（−）の（１／２）を取り出す。ＮＰＮトランジスタＮＴ１２は、ベースにＲＦ入力電圧Ｖｉｎ（＋）とは逆相のＲＦ入力電圧Ｖｉｎ（−）が入力され、コレクタ側に周波数変換され、出力電流Ｉｏｕｔ（＋）の（１／２）を取り出す。ＮＰＮトランジスタＮＴ１３は、ベースにＲＦ入力電圧Ｖｉｎ（＋）が入力され、コレクタ側に周波数変換され、出力電流Ｉｏｕｔ（−）の（１／２）を取り出す。ＮＰＮトランジスタＮＴ１４は、ベースにＲＦ入力電圧Ｖｉｎ（−）が入力され、コレクタ側に周波数変換され、出力電流Ｉｏｕｔ（＋）の（１／２）を取り出す。ＮＰＮトランジスタＮＴ１５は、コレクタがＮＰＮトランジスタＮＴ１１及びＮＴ１３のエミッタに接続され、ベースがＮＰＮトランジスタＮＴ１２及びＮＴ１４のエミッタに接続される。ＮＰＮトランジスタＮＴ１６は、コレクタがＮＰＮトランジスタＮＴ１２及びＮＴ１４のエミッタに接続され、ベースがＮＰＮトランジスタＮＴ１１及びＮＴ１３のエミッタに接続される。インピーダンス素子Ｚ１１は、一端がＮＰＮトランジスタＮＴ１１のベースに接続される。インピーダンス素子Ｚ１２は、一端がＮＰＮトランジスタＮＴ１２のベースに接続され、他端がインピーダンス素子Ｚ１１の他端に接続される。インピーダンス素子Ｚ１３は、一端がＮＰＮトランジスタＮＴ１３のベースに接続される。インピーダンス素子Ｚ１４は、一端がＮＰＮトランジスタＮＴ１４のベースに接続され、他端がインピーダンス素子Ｚ１３の他端に接続される。
【００６６】
バイアス回路１ａからインピーダンス素子Ｚ１１及びＺ１２の他端にＬＯ（＋）信号により定まる電圧と略等しいバイアス電圧が供給され、バイアス回路１ｂからインピーダンス素子Ｚ１３及びＺ１４の他端にＬＯ（−）信号により定まる電圧と略等しいバイアス電圧が供給され、インピーダンス素子Ｚ１５とインピーダンス素子Ｚ１６の両端には、｛Ｖｉｎ（＋）−Ｖｉｎ（−）｝に略等しい差動電圧が印加される。
【００６７】
このため、バイアス回路１ａ及び１ｂを設けずにインピーダンス素子の両端に異なる電圧が印加された場合、歪が発生して出力電流Ｉｏｕｔが非線形となるのに対し、本実施例では、インピーダンス素子の両端に略等しい電圧が印加されるので歪の発生が低減され出力電流Ｉｏｕｔが線形化される。また、２段縦続接続されたトランジスタ構成を用いているので、３段以上縦続接続されるトランジスタを用いた電圧電流変換回路よりも低電圧動作が可能となる。
【００６８】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００６９】
例えば、実施例１、２、４では、クロスカップル接続（たすきがけ接続）されたトランジスタを一対設けているが、ｎ個（ただし、ｎは２以上）並列接続されるトランジスタを一対設けてもよい。また、実施例では、電圧電流変換回路をＮＰＮトランジスタ或いはＭＯＳトランジスタで構成しているが、ＧａＡｓ系のＭＥＳＦＥＴ（Metal  Semiconductor  Field  Effect  Transistor）などを用いてもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施例１に係る電圧電流変換回路を示す回路図。
【図２】本発明の実施例２に係る電圧電流変換回路を示す回路図。
【図３】本発明の実施例３に係る電圧電流変換回路を示す回路図。
【図４】本発明の実施例４に係る電圧電流変換回路を示す回路図。
【符号の説明】
【００７１】
１、１ａ、１ｂ  バイアス回路
３０、３０ａ、３０ｂ、３０ｃ  電圧電流変換回路
Ｃ１、Ｃ２、Ｃ１１〜１４  コンデンサ
Ｉｏｕｔ（＋）、Ｉｏｕｔ（−）  出力電流
Ｎ１〜３、Ｎ１１〜１４  ノード
ＮＭＴ１〜６  Ｎｃｈ  ＭＯＳトランジスタ
ＮＴ１〜８、ＮＴ１１〜２０  ＮＰＮトランジスタ
Ｖｉｎ（＋）、Ｖｉｎ（−）  入力電圧
Ｖｃｃ  高電位側電源
Ｖｓｓ  低電位側電源（接地電位）
Ｚ１〜７、Ｚ１１〜１８  インピーダンス素子
【図１】
2009118258.tif 000003
【図２】
2009118258.tif 000004
【図３】
2009118258.tif 000005
【図４】
2009118258.tif 000006