(57)【要約】【課題】ＤＣ／ＤＣコンバータの出力電圧の振動を抑える。【解決手段】差分演算部１１は、出力電圧Ｖoutと目標電圧Ｖrefとの差分を表す電圧差分ΔＶを生成する。ＰＩ演算部１２は、電圧差分ΔＶに基づいてデューティ値ｄを生成する。ＰＷＭ出力部２１は、デューティ値ｄに応じてトランジスタＱ１、Ｑ２を駆動する。トランジスタＱ１、Ｑ２は、出力電圧Ｖoutが目標電圧Ｖrefに一致するように、フィードバック制御される。ＰＩ演算部１２は、電圧差分ΔＶが閾値電圧Ｖth以下のときは、デューティ値ｄを更新しない。【選択図】図１
2009118669.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ回路を利用して電圧を変換するＤＣ／ＤＣコンバータであって、
出力電圧と目標電圧との電圧差分を検出する検出手段と、
前記電圧差分に基づいて制御データを生成するデジタル演算手段と、
前記制御データに応じたパルス信号を用いて前記スイッチ回路を駆動する駆動回路、を備え、
前記電圧差分が閾値電圧以下であったときは、前記パルス信号のパルス幅が保持されることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ／ＤＣコンバータであって、
前記デジタル演算手段は、前記電圧差分に基づいて前記パルス信号のパルス幅の変化量を計算し、その計算した変化量から前記制御データを生成する構成であり、
前記デジタル演算手段は、前記電圧差分が前記閾値電圧以下であったときは、前記変化量をゼロとして前記制御データを生成する
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
請求項１に記載のＤＣ／ＤＣコンバータであって、
前記デジタル演算手段は、前記電圧差分が前記閾値電圧を超えたときに、その電圧差分に基づいて前記制御データを更新する
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】
スイッチ回路を利用して電圧を変換するＤＣ／ＤＣコンバータであって、
出力電圧と目標電圧との電圧差分を検出する検出手段と、
前記電圧差分を所定値で割り算し、その割り算の結果の一部を切り捨てることにより得られる計算結果に基づいて制御データを生成するデジタル演算手段と、
前記制御データに基づいて前記スイッチ回路を駆動する駆動回路、
を備えるＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル処理で出力電圧を制御するＤＣ／ＤＣコンバータに係わる。
【背景技術】
【０００２】
図６は、従来の一般的なＤＣ／ＤＣコンバータの一例を示す図である。ここでは、入力電圧Ｖinよりも高い出力電圧Ｖoutを生成可能な昇圧チョッパ型のＤＣ／ＤＣコンバータを示す。
【０００３】
図６において、入力端子間には、入力電圧Ｖinが印加される。１組のトランジスタＱ１、Ｑ２は、互いに直列的に接続されている。トランジスタＱ１のドレインは正極側の出力端子に接続され、トランジスタＱ１のソースはトランジスタＱ２のドレインに接続され、トランジスタＱ２のソースは接地されている。チョークコイルＬ１は、正極側の入力端子と上記１組のトランジスタとの間に設けられ、エネルギーを蓄積および伝達する。なお、入力端子間にはコンデンサＣinが設けられ、出力端子間にはコンデンサＣoutが設けられている。
【０００４】
上記構成のＤＣ／ＤＣコンバータにおいて、１組のトランジスタＱ１、Ｑ２は、不図示の制御回路により、交互にオン状態に制御される。すなわち、トランジスタＱ１をオフ状態に制御すると共に、トランジスタＱ２をオン状態に制御すると、チョークコイルＬ１を介して流れる電流が増加してゆき、エネルギーが蓄積される。続いて、トランジスタＱ１をオン状態に制御すると共に、トランジスタＱ２をオフ状態に制御すると、チョークコイルＬ１に蓄積されたエネルギーがトランジスタＱ１を介して出力端子側に伝達される。
【０００５】
上記制御サイクルを繰り返すことにより、出力電圧Ｖoutが所望の値に保持される。ここで、デッドタイムを無視し、トランジスタＱ２がオン状態に制御される期間を「ｄ」とし、トランジスタＱ２がオフ状態に制御される期間を「１−ｄ」とすると、保持される出力電圧Ｖoutは、下式により得られる。
Ｖout ＝Ｖin／（１−ｄ）
ところで、近年のＤＣ／ＤＣコンバータにおいては、しばしば、出力電圧を制御する制御回路（または、その一部）は、ＣＰＵで実現される。この場合、トランジスタを駆動するパルス信号のパルス幅は、そのＣＰＵからの指示に応じて調整される。
【０００６】
特許文献１には、マイクロプロセッサを用いて出力電圧をデジタル制御するＤＣ／ＤＣコンバータが記載されている。このＤＣ／ＤＣコンバータにおいては、デューティサイクルＤを決定するためにマイクロプロセッサによって要求される計算時間は、スイッチのスイッチング周波数の１周期よりも長い。ＤＣ／ＤＣコンバータの出力変数は、マイクロプロセッサの計算期間内に少なくとも１回サンプリングされる。マイクロプロセッサは、スイッチのデューティサイクルに対する離散値をプリセットできる。この離散値は、マイクロプロセッサの時間分解能に相応する粗い量子化、およびその粗い量子化の各量子化ステップに対応した精密な量子化によって生成される。
【特許文献１】特開平５−１９９７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のＤＣ／ＤＣコンバータにおいては、出力電圧Ｖoutを利用したフィードバック制御により、スイッチングデューティ（上述の「ｄ」に相当する。）が決定される。ところが、デジタル制御でデューティを決定する場合、トランジスタＱ１、Ｑ２を駆動するためのパルス信号のパルス幅は、ＣＰＵが生成するクロックの整数倍で指定される。したがって、従来技術においては、所望の出力電圧Ｖoutを得るために必要なデューティを得ることができない場合がある（量子化誤差）。
【０００８】
図７は、従来技術の課題を説明する図である。ここでは、図６に示すＤＣ／ＤＣコンバータのトランジスタＱ１、Ｑ２を制御するパルス信号の周期（スイッチング周期）Ｔが、１０クロック期間であるものとする。そして、所望の出力電圧Ｖoutを得るために必要なデューティｄが「４５パーセント」であるものとする。この場合、パルス信号のパルス幅は、「クロック数＝４．５」により得られるはずである。しかし、デジタル制御においては、パルス信号のパルス幅はクロックの整数倍で指定される。したがって、制御回路は、図７に示すように、「クロック数＝４」のパルスおよび「クロック数＝５」のパルスを交互に繰り返すパルス信号を生成する。この結果、出力電圧Ｖoutは、目標電圧付近において、スイッチング周期（または、その２倍の周期）で振動してしまう。
【０００９】
なお、ＣＰＵのクロックを高速化すれば、出力電圧Ｖoutの振幅は小さくなる。しかしながら、高速ＣＰＵは、高価であり、消費電力も大きくなる。
本発明の課題は、ＤＣ／ＤＣコンバータの出力電圧の振動を抑えることである。
【課題を解決するための手段】
【００１０】
本発明のＤＣ／ＤＣコンバータは、スイッチ回路を利用して電圧を変換する構成であって、出力電圧と目標電圧との電圧差分を検出する検出手段と、前記電圧差分に基づいて制御データを生成するデジタル演算手段と、前記制御データに応じたパルス信号を用いて前記スイッチ回路を駆動する駆動回路、を備える。そして、前記電圧差分が閾値電圧以下であったときは、前記パルス信号のパルス幅が保持される。
【００１１】
上記構成のＤＣ／ＤＣコンバータにおいては、電圧差分が閾値電圧以下である期間は、スイッチ回路を駆動するためのパルス信号のパルス幅が保持される。したがって、この期間は、出力電圧の変動が抑えられる。
【００１２】
上記ＤＣ／ＤＣコンバータにおいて、前記デジタル演算手段は、前記電圧差分に基づいて前記パルス信号のパルス幅の変化量を計算し、その計算した変化量から前記制御データを生成する構成であってもよい。この場合、前記デジタル演算手段は、前記電圧差分が前記閾値電圧以下であったときは、前記変化量をゼロとして前記制御データを生成する。この構成により、電圧差分が閾値電圧以下であるときに、上記パルス信号のパルス幅が保持される。
【００１３】
前記デジタル演算手段は、前記電圧差分が前記閾値電圧を超えたときに、その電圧差分に基づいて前記制御データを更新するようにしてもよい。この構成によっても、電圧差分が閾値電圧以下であるときに、上記パルス信号のパルス幅が保持される。
【００１４】
本発明の他の態様のＤＣ／ＤＣコンバータは、スイッチ回路を利用して電圧を変換する構成であって、出力電圧と目標電圧との電圧差分を検出する検出手段と、前記電圧差分を所定値で割り算し、その割り算の結果の一部を切り捨てることにより得られる計算結果に基づいて制御データを生成するデジタル演算手段と、前記制御データに基づいて前記スイッチ回路を駆動する駆動回路、を備える。
【００１５】
上記構成のＤＣ／ＤＣコンバータにおいては、電圧差分が小さいときは、その電圧差分がゼロであるものとして制御データが生成される。よって、電圧差分が小さいときは、スイッチ回路を駆動する制御状態がそのまま保持され、出力電圧の振動が抑えられる。
【発明の効果】
【００１６】
本発明によれば、ＤＣ／ＤＣコンバータの出力電圧の振動を抑えることができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の実施形態のＤＣ／ＤＣコンバータの構成を示す図である。実施形態のＤＣ／ＤＣコンバータ１の基本構成は、図６を参照しながら説明した通りである。すなわち、実施形態のＤＣ／ＤＣコンバータ１は、スイッチ回路としてのトランジスタＱ１、Ｑ２、チョークコイルＬ１、コンデンサＣin、Ｃoutを備える。
【００１８】
ＣＰＵ１０は、フィードバック制御によりＤＣ／ＤＣコンバータ１の出力電圧Ｖoutを目標電圧Ｖrefに一致させるための制御データを生成する。差分演算部（検出手段）１１は、ＤＣ／ＤＣコンバータ１の出力電圧Ｖoutと目標電圧Ｖrefとの差分を表す電圧差分ΔＶを計算する。出力電圧Ｖoutは、随時（例えば、所定のサンプリング間隔で）、デジタルデータに変換されて差分演算部１１に与えられる。したがって、差分演算部１１は、随時、最新の電圧差分ΔＶを出力する。
【００１９】
ＰＩ演算部（デジタル演算手段）１２は、電圧差分ΔＶについて下記の演算を実行することにより、制御データとしてのデューティ値ｄを出力する。
Δｄ＝（Ｋp ＋Ｋi Σ）×ΔV ＝Ｋp ΔV ＋ Ｋi ΣΔV   ・・・（１）
ｄ＝ｄ（前回のデューティ値）＋Δｄ                  ・・・（２）
「Ｋp ΔV」は比例項であり、「Ｋp」はその係数である。また、「Ｋi ΣΔV」は積分項であり、「Ｋi」はその係数である。なお、「ΣΔV」は、所定のサンプリング間隔で計算される電圧差分ΔＶの累積加算値（すなわち、積分値）である。そして、新たなデューティ値ｄは、前回のＰＩ演算で得られたデューティ値にデューティ変化量Δｄを加算することにより得られる。
【００２０】
ＰＷＭ出力部（駆動回路）２１は、ＰＩ演算部１２により生成されるデューティ値ｄに応じた１組のパルス信号を生成する。１組のパルス信号は、トランジスタＱ１、Ｑ２のゲートに与えられ、トランジスタＱ１、Ｑ２を交互にオン状態に制御する。すなわち、トランジスタＱ１、Ｑ２は、ＰＷＭ出力部２１により生成される１組のパルス信号によって駆動される。ここで、デッドタイムを無視するものとすると、トランジスタＱ１に与えられるパルス信号のデューティは「１−ｄ」であり、トランジスタＱ２に与えられるパルス信号のデューティは「ｄ」である。
【００２１】
上記構成のＤＣ／ＤＣコンバータ１において、ＣＰＵ１０は、電圧差分ΔＶを最小化するフィードバック制御を行う。これにより、ＤＣ／ＤＣコンバータ１の出力電圧Ｖoutは目標電圧Ｖrefに保持される。
【００２２】
図２は、ＰＩ演算部１２の処理を示すフローチャートである。なお、このフローチャートの処理は、所定の時間間隔で繰り返し実行されるものとする。
ステップＳ１では、電圧差分ΔＶの絶対値と、予め設定された閾値電圧Ｖthとを比較する。閾値電圧Ｖthは、この実施例では、出力電圧Ｖoutの許容振幅の２分の１に相当する。すなわち、例えば、ＤＣ／ＤＣコンバータ１の出力電圧Ｖoutの振幅を１ボルト程度まで許容する場合には、閾値電圧Ｖthとして「０．５ボルト」が設定される。
【００２３】
電圧差分ΔＶの絶対値が閾値電圧Ｖth以下であれば、ステップＳ２が実行される。ステップＳ２では、デューティ変化量Δｄとして「ゼロ」を設定する。一方、電圧差分ΔＶの絶対値が閾値電圧Ｖthを超えていれば、ステップＳ３が実行される。ステップＳ３では、デューティ変化量Δｄは、上記（１）式により計算される。
【００２４】
ステップＳ４では、ステップＳ２またはＳ３により得られたデューティ変化量Δｄを上記（２）式に代入することにより、新たなデューティ値ｄを計算する。ただし、ステップＳ２においてデューティ変化量Δｄとして「ゼロ」が設定された場合には、新たなデューティ値ｄは、前回のデューティ値と同じである。すなわち、電圧差分ΔＶの絶対値が閾値電圧Ｖth以下であったときは、トランジスタＱ１、Ｑ２を駆動するためのパルス信号のパルス幅は変化しない。
【００２５】
図３は、実施形態のＤＣ／ＤＣコンバータ１の動作を説明するためのタイムチャートである。ただし、出力電圧Ｖoutは、直線的に増加／低下するように描かれているが、実際には、必ずしも直線的に増加／低下するわけではない。また、トランジスタＱ２を駆動するためのパルス信号は、パルス幅を説明するためのものであり、そのタイミングは正確には示していない。なお、トランジスタＱ１を駆動するためのパルス信号は、デッドタイムを無視するものとすると、トランジスタＱ２を駆動するためのパルス信号を反転させた信号である。
【００２６】
図３に示す時刻Ｔ１において、出力電圧Ｖoutが「Ｖref＋Ｖth」を超えたものとする。すなわち、電圧差分ΔＶが閾値電圧Ｖthを超えたものとする。そうすると、図２に示すステップＳ３においてデューティ変化量Δｄが計算され、ステップＳ４において新たなデューティ値ｄが計算される。この新たなデューティ値ｄは、時刻Ｔ１以前のデューティ値よりも小さく、この実施例では、ｄ＝４０パーセントであるものとする。また、このデューティ値ｄに対応するパルス信号のパルス幅は、ＣＰＵ１０が生成するクロックに換算して４クロック時間に相当するものとする。
【００２７】
上述のようにしてデューティ値ｄを小さくすると、出力電圧Ｖoutは、徐々に低下していく。これにより、出力電圧Ｖoutは「Ｖref＋Ｖth」よりも小さくなり、電圧差分ΔＶの絶対値は閾値電圧Ｖth以下となる。そうすると、図２に示すフローチャートにおいてステップＳ２が実行される。すなわち、ステップＳ４で算出されるデューティ値ｄは、前回のデューティ値と同じ値になる。この実施例では、ｄ＝４０パーセントが得られる。そして、この状態は、出力電圧Ｖoutが「Ｖref−Ｖth」よりも小さくなるまで継続する。
【００２８】
時刻Ｔ２において、出力電圧Ｖoutが「Ｖref−Ｖth」よりも低くなると、図２に示すフローチャートにおいてステップＳ３が実行される。この新たなデューティ値ｄは、時刻Ｔ２以前のデューティ値よりも大きく、この実施例では、ｄ＝５０パーセントであるものとする。また、このデューティ値ｄに対応するパルス信号のパルス幅は、ＣＰＵ１０が生成するクロックに換算して５クロック時間に相当するものとする。
【００２９】
上述のようにしてデューティ値ｄを大きくすると、出力電圧Ｖoutは、徐々に上昇していく。これにより、出力電圧Ｖoutは「Ｖref−Ｖth」よりも大きくなり、電圧差分ΔＶの絶対値は、再び、閾値電圧Ｖth以下となる。そうすると、以降、時刻Ｔ３において出力電圧Ｖoutが「Ｖref＋Ｖth」を超えるまで、「ｄ＝５０パーセント」が維持される。なお、時刻Ｔ３以降は、基本的に、時刻Ｔ１〜Ｔ３の動作が繰り返される。
【００３０】
このように、実施形態のＤＣ／ＤＣコンバータ１においては、出力電圧Ｖoutは所定の範囲（実施例では、Ｖref±Ｖth）で変動するが、その電圧振動の周波数は従来技術と比較して大幅に低くなる。図３に示す実施例では、出力電圧Ｖoutの振動周波数は、スイッチング周波数の８分の１になっている。ここで、出力電圧Ｖoutの振動周波数が低くなると、出力電圧Ｖoutの平滑化が容易であり、また、ＤＣ／ＤＣコンバータ１から発生するノイズによる影響も小さくなる。なお、この機能は、ＰＩ演算部１２を提供するためのプログラムを書き換えるだけで容易に実現可能である。
【００３１】
出力電圧Ｖoutの振幅を抑えるためには、閾値電圧Ｖthを小さくすればよい。ただし、閾値電圧Ｖthを小さくすると、それに応じて出力電圧Ｖoutの振動周波数が上がることになる。したがって、閾値電圧Ｖthは、両者のバランスを考慮して決定することが好ましい。
【００３２】
図４は、ＰＩ演算部１２の他の実施形態の処理を示すフローチャートである。図４に示す方式では、ＰＩ演算部１２の演算結果（すなわち、デューティ値ｄ）は、例えば、ＰＷＭ出力部２１により保持されるものとする。そして、ＰＷＭ出力部２１は、ＰＩ演算部１２により新たなデューティ値ｄが計算されない期間は、その保持している値に応じてパルス信号を生成するものとする。
【００３３】
図４に示す方式では、電圧差分ΔＶの絶対値が閾値電圧Ｖth以下であれば、新たなデューティ値ｄを計算することなく処理を終了する。この場合、ＰＷＭ出力部２１は、パルス信号のパルス幅を変えることなく、そのまま維持する。一方、電圧差分ΔＶの絶対値が閾値電圧Ｖthを超えていれば、ステップＳ１１が実行される。ステップＳ１１では、上述した（１）式および（２）式により、新たなデューティ値が算出される。これにより、ＰＷＭ出力部２１に保持されている値が更新され、パルス信号のパルス幅が変化する。このように、図４に示す方式によっても、図２〜図３を参照しながら説明した動作および効果が得られる。
【００３４】
図５は、ＰＩ演算部１２のさらに他の実施形態の処理を示すフローチャートである。図５に示す方式では、まず、ステップＳ２１において、電圧差分ΔＶを所定値ｘで割り算する。ここで、所定値ｘは、特に限定されるものではないが、例えば、図２〜図４に示す閾値電圧Ｖthに相当する値である。続いて、この割り算の結果の小数点以下を切り捨てる。例えば、「ΔＶ＝0.45，ｘ＝0.5」であれば、割り算の結果は「0.9」であり、切捨て演算によって「０」が得られる。また、「ΔＶ＝−0.45，ｘ＝0.5」であれば、割り算の結果は「−0.9」であり、切捨て演算によって「０」が得られる。さらに、「ΔＶ＝0.65，ｘ＝0.5」であれば、割り算の結果は「1.3」であり、切捨て演算によって「１」が得られる。そして、この切捨て演算の結果に対して所定値ｘを乗算することによって、補正電圧差分ΔＶを得る。なお、補正電圧差分ΔＶを得るための演算は、電圧差分ΔＶを低い分解能で検出する処理に相当する。
【００３５】
ステップＳ２２では、補正電圧差分ΔＶを上記（１）式に代入し、さらにその結果を上記（２）式に代入することにより、デューティ値ｄを得る。そして、このデューティ値ｄをＰＷＭ出力部２１に与える。
【００３６】
このように、図５に示す方式では、電圧差分ΔＶの絶対値が所定値ｘよりも小さいときには、補正電圧差分ΔVがゼロになるので、デューティ値ｄは変化しない。したがって、所定値ｘとして適切な値（例えば、上述の閾値電圧Ｖth）を使用すれば、図２〜図４に示した方式と同等の効果が得られる。
【００３７】
＜他の実施形態＞
本発明は、図１に示す構成のみに適用されるものではなく、ＰＷＭ制御またはＰＦＭ制御で動作する任意のＤＣ／ＤＣコンバータに適用可能である。
【００３８】
また、上述の実施形態では、ＰＩ制御で出力電圧を制御する構成を示したが、Ｐ制御で出力電圧を制御するＤＣ／ＤＣコンバータにも適用可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態のＤＣ／ＤＣコンバータの構成を示す図である。
【図２】ＰＩ演算部の処理を示すフローチャートである。
【図３】実施形態のＤＣ／ＤＣコンバータの動作を説明するためのタイムチャートである。
【図４】ＰＩ演算部の他の実施形態の処理を示すフローチャートである。
【図５】ＰＩ演算部のさらに他の実施形態の処理を示すフローチャートである。
【図６】従来の一般的なＤＣ／ＤＣコンバータの一例を示す図である。
【図７】従来技術の課題を説明する図である。
【符号の説明】
【００４０】
１      ＤＣ／ＤＣコンバータ
１０    ＣＰＵ
１１    差分演算部
１２    ＰＩ演算部
２１    ＰＷＭ出力部
【図１】
2009118669.tif 000003
【図２】
2009118669.tif 000004
【図３】
2009118669.tif 000005
【図４】
2009118669.tif 000006
【図５】
2009118669.tif 000007
【図６】
2009118669.tif 000008
【図７】
2009118669.tif 000009