(57)【要約】【課題】ウエハ外周部（ウエハ端部）からの異物の発生が抑えられた半導体装置の製造方法を提供する。【解決手段】半導体ウエハ上に導電膜を形成する工程と、この導電膜上にマスク膜を形成する工程と、このマスク膜の、半導体ウエハのデバイス形成領域を覆う部分が残るように、半導体ウエハの少なくとも外周部を覆う部分を除去する工程と、前記マスク膜の残部をマスクに用いて前記導電膜の露出部分を除去する工程を有する半導体装置の製造方法。【選択図】図５
2009260128.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ上に導電膜を形成する工程と、
前記導電膜上にマスク膜を形成する工程と、
前記マスク膜の、前記半導体ウエハのデバイス形成領域を覆う部分が残るように、該半導体ウエハの少なくとも外周部を覆う部分を除去する工程と、
前記マスク膜の残部をマスクに用いて前記導電膜の露出部分を除去する工程を有する半導体装置の製造方法。
【請求項２】
さらに前記マスク膜残部を利用して前記導電膜の残部を加工する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスク膜残部をパターニングしてマスクパターンを形成し、
前記マスクパターンをマスクに用いて、前記導電膜の残部をパターニングする、請求項１に記載の半導体装置の製造方法。
【請求項４】
半導体ウエハ上に層間膜を形成する工程と、
前記層間膜にホールを形成する工程と、
前記ホール内面を覆うように前記層間膜上に導電膜を形成する工程と、
前記ホール内を埋め込むように前記導電膜上にマスク膜を形成する工程と、
前記マスク膜の、前記半導体ウエハのデバイス形成領域を覆う部分が残るように、該半導体ウエハの少なくとも外周部を覆う部分を除去する工程と、
前記マスク膜の残部をマスクに用いて前記導電膜の露出部分を除去する工程と、
前記ホール内のマスク膜と導電膜が残るように、前記ホール外のマスク膜と導電膜を除去する工程と、
前記ホール内に残したマスク膜を除去し、前記層間膜を除去し、前記ホール内に残した導電膜を露出させる工程と、
前記導電膜の露出面上に容量絶縁膜を形成する工程と、
前記容量絶縁膜上に導電膜を形成する工程を有する半導体装置の製造方法。
【請求項５】
前記ホール内に残したマスク膜の除去と、前記層間膜の除去を同時に行う、請求項４に記載の半導体装置の製造方法。
【請求項６】
化学的機械的研磨を行って、前記ホール外のマスク膜と導電膜を除去する、請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記マスク膜残部をマスクに用いて前記導電膜の露出部分を除去する工程は、等方性エッチングにより行う、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記マスク膜の、前記半導体ウエハの少なくとも外周部を覆う部分を除去する工程は、該半導体ウエハを回転させながら、デバイスを形成する側の半導体ウエハ表面とは反対側の裏面上にエッチング溶液を付与してスピンエッチングを行う、請求項１から７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記ホール内を埋め込むように前記導電膜上に前記マスク膜としてレジスト膜を形成し、該レジスト膜の、前記半導体ウエハのデバイス形成領域を覆う部分が残り、該半導体ウエハの少なくとも外周端部を覆う部分が除去されたレジストパターンを形成し、
前記レジストパターンをマスクに用いて前記導電膜の露出部分を除去し、
前記ホール内のレジスト膜と導電膜が残るように、前記ホール外のレジスト膜と導電膜を除去し、
前記ホール内に残したレジスト膜を除去し、前記層間膜を除去し、前記ホール内に残した導電膜を露出させる、請求項４に記載の半導体装置の製造方法。
【請求項１０】
前記ホール内に残したレジスト膜を除去した後に、前記層間膜の除去を行う、請求項９に記載の半導体装置の製造方法。
【請求項１１】
化学的機械的研磨を行って、前記ホール外のレジスト膜と導電膜を除去する、請求項９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記レジストパターンをマスクに用いて前記導電膜の露出部分を除去する工程は、等方性エッチングにより行う、請求項９から１１のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に導電膜の形成工程と半導体ウエハの外周部の処理工程に係る技術に関する。
【背景技術】
【０００２】
近年、半導体装置の製造において、ベベル部を含むウエハ周辺部からの異物発生が問題となっている。特に、ＣＭＰ（化学的機械的研磨：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）工程を有するダマシン配線の形成プロセスや、ＤＲＡＭのクラウン型キャパシタの形成プロセス、液浸型露光装置を用いたフォトリソグラフィ工程など、ウエット雰囲気での加工プロセスでは、この問題が顕著である。
【０００３】
ウエハ周辺部に関係する問題を解決する方法が、例えば、特許文献１（特開２００５−３１１３３９）、特許文献２（特開２００７−０５９４３４）、特許文献３（特開２００５−１９５９２）、特許文献４（特開平１０−１２５６８７号公報）に記載されている。
【０００４】
特許文献１では、導電膜を加工して電極や配線を形成する工程において等方性エッチング処理を行うことで、パターン形成と同時にベベル部に付着する導電膜を除去する方法が記載されている。しかし、ウエハ表面のチップ領域に電極や配線の微細パターンが形成された状態で等方性エッチング処理を行うため、これら微細パターンへの悪影響を避けられないという問題がある。また、微細パターンへの悪影響を避けようとして処理を行うならば、プロセスマージンを狭めることになるという問題がある。また特許文献１には、導電膜を異方性エッチングして電極もしくは配線を形成した後に、ウエハ上のベベル部以外の領域を被覆するように保護膜を形成し、この保護膜（酸化膜、シリコン窒化膜）をマスクとしてウエハの全面を等方性エッチングして、ベベル部のエッチング残りを除去する方法が提案されている。しかし、この方法では、保護膜の形成工程と除去工程が必要であるため、プロセスが煩雑になり製造コストが増大する問題がある。
【０００５】
特許文献２には、Ｃｕ配線の形成工程において、層間絶縁膜（有機系低誘電率材料膜）を形成後、この層間絶縁膜に対してエッチング選択性のある保護膜（シリコン酸化膜）を基板表面上から側面、裏面にかけて形成し、次いでチップ領域上の保護膜を除去し、ベベル部を覆う他の部分の保護膜を残す方法が記載されている。ウエハ端部に保護膜を残した状態で、層間絶縁膜に配線用の溝を形成し、この溝内を埋めるように金属膜を形成する。その後に、ウエハ端部に付着した金属膜をウエットエッチングにより除去し、エッチング溶液を用いたスピンエッチングによりウエハ端部を覆う保護膜を除去する。次いで、金属膜をＣＭＰ加工して溝内の配線を形成する。この方法によれば、ウエハ端部からの膜剥がれが防止できると記載されている。しかし、保護膜の形成工程と除去工程が必要であるため、プロセスが煩雑になり製造コストが増大する問題がある。
【０００６】
特許文献３には、メタルプラグの加工において、ホールが形成された絶縁膜上にホールを埋め込むように金属膜を形成し、次いでウエハ周辺部の金属膜を除去し、その後にホールからはみ出した金属膜を除去する方法が記載されている。具体的には、この金属膜は、ウエハ端部に回り込むように形成された第１の金属膜上に、ウエハ端部には形成されないように第２の金属膜を形成する。ウエハ端部上とチップ形成領域上での金属膜の厚みの差を利用して、ウエハ端部の第１の金属膜をノズル式ウエットエッチングで除去したり、ドライエッチングによるエッチバックで除去している。しかし、ノズル式ウエットエッチではベベル部に存在する微小な凹凸に成膜された金属膜を完全に除去することは困難であるため、異物の発生を十分に防止できないと考えられる。また、チップ形成領域上にも端部と同様な金属膜が形成されているため、ウエット液の跳ね返り等によりチップ形成領域の金属膜がエッチングされ製造歩留りを低下させるおそれがある。また、特にエッチバックによりウエハ端部の金属膜を除去する場合は、チップ形成領域の金属膜の厚みを十分に確保する必要があるため、この方法を薄膜形成プロセスに適用することは困難であり、また十分な厚みが確保できないときは、ウエハ端部の金属膜除去が不十分になるという問題がある。
【０００７】
特許文献４には、レジスト膜に代えてシリカ膜をマスクに用いて、ウエハ端部の金属膜を除去する方法が記載されている。しかし、マスクの形成工程と除去工程が必要であるため、プロセスが煩雑になり製造コストが増大する問題がある。
【特許文献１】特開２００５−３１１３３９号公報
【特許文献２】特開２００７−０５９４３４号公報
【特許文献３】特開２００５−１９５９２号公報
【特許文献４】特開平１０−１２５６８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ウエハ外周部（ウエハ端部）からの異物の発生が抑えられた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によれば、以下の半導体装置の製造方法が提供される。
【００１０】
（１）半導体ウエハ上に導電膜を形成する工程と、
前記導電膜上にマスク膜を形成する工程と、
前記マスク膜の、前記半導体ウエハのデバイス形成領域を覆う部分が残るように、該半導体ウエハの少なくとも外周部を覆う部分を除去する工程と、
前記マスク膜の残部をマスクに用いて前記導電膜の露出部分を除去する工程を有する半導体装置の製造方法。
【００１１】
（２）さらに前記マスク膜残部を利用して前記導電膜の残部を加工する、上記１項に記載の半導体装置の製造方法。
【００１２】
（３）前記マスク膜残部をパターニングしてマスクパターンを形成し、
前記マスクパターンをマスクに用いて、前記導電膜の残部をパターニングする、上記１項に記載の半導体装置の製造方法。
【００１３】
（４）半導体ウエハ上に層間膜を形成する工程と、
前記層間膜にホールを形成する工程と、
前記ホール内面を覆うように前記層間膜上に導電膜を形成する工程と、
前記ホール内を埋め込むように前記導電膜上にマスク膜を形成する工程と、
前記マスク膜の、前記半導体ウエハのデバイス形成領域を覆う部分が残るように、該半導体ウエハの少なくとも外周部を覆う部分を除去する工程と、
前記マスク膜の残部をマスクに用いて前記導電膜の露出部分を除去する工程と、
前記ホール内のマスク膜と導電膜が残るように、前記ホール外のマスク膜と導電膜を除去する工程と、
前記ホール内に残したマスク膜を除去し、前記層間膜を除去し、前記ホール内に残した導電膜を露出させる工程と、
前記導電膜の露出面上に容量絶縁膜を形成する工程と、
前記容量絶縁膜上に導電膜を形成する工程を有する半導体装置の製造方法。
【００１４】
（５）前記ホール内に残したマスク膜の除去と、前記層間膜の除去を同時に行う、上記４項に記載の半導体装置の製造方法。
【００１５】
（６）化学的機械的研磨を行って、前記ホール外のマスク膜と導電膜を除去する、上記４項又は５項に記載の半導体装置の製造方法。
【００１６】
（７）前記マスク膜残部をマスクに用いて前記導電膜の露出部分を除去する工程は、等方性エッチングにより行う、上記１項から６項のいずれか一項に記載の半導体装置の製造方法。
【００１７】
（８）前記マスク膜の、前記半導体ウエハの少なくとも外周部を覆う部分を除去する工程は、該半導体ウエハを回転させながら、デバイスを形成する側の半導体ウエハ表面とは反対側の裏面上にエッチング溶液を付与してスピンエッチングを行う、上記１項から７項のいずれか一項に記載の半導体装置の製造方法。
【００１８】
（９）前記ホール内を埋め込むように前記導電膜上に前記マスク膜としてレジスト膜を形成し、該レジスト膜の、前記半導体ウエハのデバイス形成領域を覆う部分が残り、該半導体ウエハの少なくとも外周端部を覆う部分が除去されたレジストパターンを形成し、
前記レジストパターンをマスクに用いて前記導電膜の露出部分を除去し、
前記ホール内のレジスト膜と導電膜が残るように、前記ホール外のレジスト膜と導電膜を除去し、
前記ホール内に残したレジスト膜を除去し、前記層間膜を除去し、前記ホール内に残した導電膜を露出させる、上記４項に記載の半導体装置の製造方法。
【００１９】
（１０）前記ホール内に残したレジスト膜を除去した後に、前記層間膜の除去を行う、上記９項に記載の半導体装置の製造方法。
【００２０】
（１１）化学的機械的研磨を行って、前記ホール外のレジスト膜と導電膜を除去する、上記９項又は１０項に記載の半導体装置の製造方法。
【００２１】
（１２）前記レジストパターンをマスクに用いて前記導電膜の露出部分を除去する工程は、等方性エッチングにより行う、上記９項から１１項のいずれか一項に記載の半導体装置の製造方法。
【発明の効果】
【００２２】
本発明によれば、ウエハ外周部からの異物の発生が抑えられた半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好適な実施の形態について、ＤＲＡＭのクラウン型キャパシタの形成プロセスへの適用例を挙げて説明する。
【００２４】
図１及び図２は、キャパシタ下部電極の形成までの工程を説明する断面図である。図３から図６は、図１及び図２に示す各工程に対応するウエハ外周部（ウエハ端部）の構造を示す。これらの図において、図４は比較のための従来技術による各工程に対応するウエハ端部の構造を示し、図５及び図６は本実施形態による各工程に対応するウエハ端部の構造を示す。
【００２５】
まず、通常の方法に従って、周辺回路やメモリセル制御用トランジスタを形成したシリコン基板（シリコンウエハ）１１を用意し、このシリコン基板１１上に絶縁膜１２を形成し、この絶縁膜にキャパシタの下部電極と基板側の導電部とを接続するコンタクトプラグ１３を形成し、ストッパ窒化膜１５を形成する（図１（ａ）、図３（ａ））。
【００２６】
次に、ストッパ窒化膜１５上に、後にシリンダホールを形成するための層間膜（以下「シリンダ層間膜」）１６を形成する（図１（ｂ）、図３（ｂ））。このシリンダ層間膜１６は、キャパシタ下部電極を形成した後に除去する。
【００２７】
次に、シリンダ層間膜１６上にフォトリソグラフィ技術を用いてフォトレジスト１７からなるパターンを形成し、このレジストパターンをマスクに用いてドライエッチングを行って先に形成したコンタクトプラグ１３に達するシリンダホールを形成する（図１（ｃ）、図３（ｃ））。
【００２８】
その後、下部電極となる導電膜１８（例えばＴｉＮ膜）をシリンダホール内面（側壁および底面）が覆われるように形成する（図１（ｄ）、図３（ｄ））。
【００２９】
次に、シリンダホールを埋め込むように埋設膜１９（例えばシリコン酸化膜）を形成する（図２（ｅ）、図４（ｅ）、図５（ｅ））。この埋設膜１９は、後のＣＭＰ工程において、シリンダホール内の導電膜１８を保護する。
【００３０】
次に、ＣＭＰを行って、シリンダホール外のウエハ表面上の埋設膜１９及び導電膜１８を除去する（図２（ｆ）、図４（ｆ））。これにより、シリンダホール内の導電膜１８からなる下部電極同士が分離される。その際、シリンダホール内の導電膜１８は埋設膜１９により保護される。
【００３１】
次に、埋設膜１９及びシリンダ層間膜１６を除去してキャパシタの下部電極１８を露出させる（図２（ｇ））。
【００３２】
次に、図示しないが、通常の方法に従って、露出した下部電極１８を覆うように容量絶縁膜（例えば酸化ハフニウム膜）を形成し、次いで、この容量絶縁膜上に、上部電極となる導電膜（例えばＴｉＮ膜）を形成する。その後、この導電膜を容量絶縁膜とともに、リソグラフィ技術とドライエッチング技術を用いて所定の形状に加工して、シリンダ形状のキャパシタを得ることができる。
【００３３】
上記のキャパシタの形成プロセスにおけるＣＭＰ工程では、従来技術によれば、ウエハ外周部（ウエハ端部）上、及びウエハ裏面上、に形成された埋設膜１９及び導電膜１８は、研磨パッドが接触しないため除去できない（図４（ｅ）〜（ｆ））。ここで、ウエハ外周部は、ウエハ最外周から湾曲部を含む約１ｍｍの表面側の周辺部と、ウエハ最外周から裏面側の湾曲部を含む周辺部を意味する。また、ウエハ表面側の湾曲部および裏面側の湾曲部をベベル部といい、ウエハ外周部（ウエハ端部）はこれらのベベル部を含む。
【００３４】
この除去できなかった導電膜１８は、シリンダ層間膜１６の除去工程（図２（ｆ）〜（ｇ））においてウエハ端部より剥離し異物となる（図４（ｆ）〜（ｇ））。この異物は数μｍ〜数ｍｍの大きさであり、デバイス形成領域（チップ形成領域）に付着すると、重大な欠陥の要因となる。更にこのような異物はウエハ全周から数１０〜数１００個程度発生するため、デバイス良品率が大幅に低下する。
【００３５】
本実施形態では、埋設膜１９の形成後（図２（ｅ）、図５（ｅ））、ウエハ端部（ベベル部を含む）上の埋設膜１９（裏面上にも形成されている場合はさらに裏面上の埋設膜）を、裏面エッチング技術を用いて除去し、ウエハ端部を除くウエハ表面上の埋設膜１９を残す（図５（ｅ１））。
【００３６】
次に、残した埋設膜１９をマスクに用いて、ウエハ端部（ベベル部を含む）上の導電膜１８（裏面上にも形成されている場合はさらに裏面上の導電膜）を、ウエハ全体をエッチング溶液に浸すウエットエッチング処理により除去する（図５（ｅ２））。
【００３７】
次に、前述と同様にしてＣＭＰを行ってシリンダホール外のウエハ表面上の埋設膜１９及び導電膜１８を除去し、シリンダホール内の導電膜１８からなる下部電極同士を分離する（図１（ｆ）、図６（ｆ））。
【００３８】
次に、前述と同様にして埋設膜１９及びシリンダ層間膜１６を除去してキャパシタ下部電極１８を露出させる（図２（ｇ）、図６（ｇ））。本工程では、異物の発生元となるウエハ端部上（及び裏面上）の導電膜１８が既に除去されているため、異物が発生しない（図３（ｇ））。
【００３９】
以降、前述と同様なプロセスを経由してシリンダ形状のキャパシタを得ることができる。
【００４０】
以上に説明したキャパシタの形成プロセスについて、さらに具体的に説明する。
【００４１】
埋設膜１９は、ＣＭＰにより容易に研磨除去できる材料からなることが望ましく、さらにシリンダ層間膜１６の除去時に同時に除去できる材料からなることがより望ましい。例えば、シリンダ層間膜１６に通常使用されるプラズマＳｉＯ膜やＢＰＳＧ膜のようなＣＶＤ系酸化膜や、ＨＦ系薬液で除去可能なＳＯＤ等の塗布膜、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成された酸化膜、Ａｌ2Ｏ3膜、ＨｆＯ2膜が挙げられる。
【００４２】
埋設膜１９の材料として、シリンダ層間膜１６の除去と同時に除去できない材料を用いてもよい。その場合、シリンダ層間膜１６の除去工程とは別途に埋設膜１９の除去工程を追加する必要がある。このような材料としては、ポリシリコンやＳｉＮ膜が挙げられる。
【００４３】
埋設膜１９の膜厚は、シリンダホール径（内径）の１／２以上の厚みが必要であり、シリンダホール内の埋設膜１９の面内均一性等を考慮すると、シリンダホール径と同じ程度の厚みが好ましい。例えばシリンダホール径が１００ｎｍである場合、埋設膜１９の厚みは少なくとも５０ｎｍ程度必要であり、１００ｎｍ以上が望ましい。
【００４４】
本実施形態においては、埋設膜１９の形成工程とＣＭＰ工程との間で、前述のウエハ端部の処理を行ってウエハ端部上の導電膜１８を除去することにより、後の工程での異物発生を防止している。
【００４５】
このウエハ端部の処理は、第１の工程として、埋設膜１９の形成後にウエハ端部（ベベル部を含む）上（及び裏面上）の埋設膜１９を、ウエハ表面上の埋設膜１９は残るように、裏面エッチング技術を用いて除去する（図５（ｅ１））。これにより、ウエハ端部上（及び裏面上）の導電膜１８が露出する。
【００４６】
この第１の工程において使用する薬液は、導電膜１８に対する埋設膜１９のエッチング速度が十分に大きい薬液（エッチング選択比が十分に大きい薬液）を用いる。例えば埋設膜１９が酸化膜の場合、シリンダ層間膜１６の除去工程と同じＨＦ系薬液を用いることができる。
【００４７】
裏面エッチングは、通常のスピンエッチング法を用いて行うことができ、例えば半導体ウエハを回転させながら、デバイスを形成する側の半導体ウエハ表面とは反対側の裏面上にエッチング溶液を付与してエッチングを行うことができる。エッチングの処理時間は、埋設膜１９の材料種、膜厚、薬液種に応じて適宜決定される。また、ウエハの裏面へ滴下した薬液の表面側への回り込み量は、裏面エッチング装置でのウエハ回転数により調整できる。例えばウエハ回転数を１２００ｒｐｍに設定した場合、薬液をウエハ表面側へ約１ｍｍ程度回り込ませることができる。これにより、埋設膜１９を選択的に（導電膜１８を除去しないで）且つ部分的に（ウエハ表面上の埋設膜１９を除去しないでウエハ端部上及び裏面上の埋設膜１９を）除去することができる。
【００４８】
次に第２の工程として、埋設膜１９に対する導電膜１８のエッチング速度が十分に大きい薬液（エッチング選択比が十分に大きい薬液）にウエハ全体を浸し、異物の発生元となるウエハ端部（ベベル部を含む）上（及び裏面上）の導電膜１８を除去する。このとき、ウエハの表面側のデバイス形成領域は、導電膜１８上の埋設膜１９がマスクとして機能し、保護される。
【００４９】
第２の工程において使用する薬液は、例えば導電膜１８にＴｉＮ膜を用いる場合、ＴｉＮ膜を容易にエッチングでき、酸化膜を殆どエッチングできないアンモニア過水（ＮＨ3と過酸化水素水の混合液、以下「ＡＰＭ」という）や硫酸過水（硫酸と過酸化水素水の混合液）等を用いることができる。
【００５０】
第２の工程におけるエッチング処理時間は、導電膜１８の材料種、膜厚、薬液種に応じて適宜決定することができる。
【００５１】
本実施形態および従来技術に従ってキャパシタ下部電極の形成プロセスを実施し、シリンダ層間膜１６の除去工程（図１（ｇ））後の異物数の測定を行った。異物の測定は、ＫＬＡ−Ｔｅｎｃｏｒ社製の明視野欠陥検査装置を用い、測定対象の異物サイズは５μｍ以上とした。結果を表１に示す。表１中の数値は、ウエハあたりの異物の数（個／ｗｆ）を示す。
【００５２】
キャパシタ下部電極１８の形成プロセスを３回、同様に行い、それぞれについて異物数の測定を行った。その際、導電膜１８として、厚み１５ｎｍのＴｉＮ膜、埋設膜１９として、ＡＬＤ法により成長した厚み２００ｎｍの酸化膜を形成した。裏面エッチング処理においては、薬液に５５℃のフッ過水素酸を使用し、処理時間は１０秒間とした。ＴｉＮ膜の除去においては、薬液にＡＰＭを用い、処理時間（ＡＰＭ薬液内にウエハを浸した時間）は１０分間とし、ＴｉＮ膜の露出部分を十分に除去した。
【００５３】
表１に示されるように、従来技術による比較例では数１０個／ｗｆ〜数１００個／ｗｆの異物が発生しているが、本実施形態による実施例では異物は０個／ｗｆであり、本実施形態による製造方法によれば、異物の発生を防止できることがわかる。
【００５４】
【表１】
2009260128.tif 000003
【００５５】
上記の裏面エッチング処理に代えて、ベベルエッチャ等のウエハ端部のみ膜除去が可能な技術を用いてもよい。また、ウエハ端部上の導電膜１８の除去工程においては、上記ウエットエッチング処理に代えて、等方性ドライエッチングを用いてもよい。
【００５６】
以上は、クラウン型キャパシタの形成プロセスに本発明を適用した一例であるが、例えばゲートや配線の微細加工プロセスにおいて、導電膜を、酸化膜や窒化膜、ポリシリコン膜等をハードマスクに用いて加工する場合にも適用できる。例えば、以下のプロセスが挙げられる。
【００５７】
まず、ウエハ上の絶縁膜上に導電膜を形成し、この導電膜上にマスク膜を形成する。
【００５８】
次に、前述のウエハ端部処理と同様にして、マスク膜の、ウエハのデバイス形成領域を覆う部分が残るように、ウエハ端部を覆う部分を除去する。
【００５９】
次に、マスク膜の残部（デバイス形成領域を覆う部分）をマスクに用いて導電膜の露出部分（ウエハ端部を覆う部分）を除去する。
【００６０】
次に、マスク膜残部をリソグラフィ技術とドライエッチング技術により加工してマスクパターン（ハードマスク）を形成する。
【００６１】
次に、このマスクパターンをマスクに用いて、ドライエッチングを行って前記導電膜の残部をパターニングして配線を形成する。
【００６２】
その他の実施形態
本発明のその他の実施形態を図７を用いて説明する。
【００６３】
本実施形態では、クラウン型キャパシタの形成プロセスにおいて埋設膜１９に代えてフォトレジスト２０を形成する。導電膜１８の形成後にフォトリソグラフィ技術を用いて、デバイス形成領域のみフォトレジスト２０で保護されるようにレジストパターンを形成する（図７（ｅ））。
【００６４】
その後、前述のウエハ端部処理の第２の工程（ウエハ端部上の導電膜１８を除去するためのウエットエッチング工程）と同様にして、導電膜１８の除去を行う（図７（ｅ１））。
【００６５】
次に、フォトレジスト２０を埋設膜として利用し、前述の実施形態と同様にＣＭＰ工程を実施し、シリンダホール外のウエハ表面上のフォトレジスト２０及び導電膜１８を除去し、シリンダホール内の下部電極１８同士を分離する（図７（ｆ））。
【００６６】
本実施形態では、前述のウエハ端部処理の第１の工程（ウエハ端部上の埋設膜１９の除去工程）が不要となり、工程削減という利点がある。また露光条件の調整によりウエハの保護領域を任意に設定できるという利点がある。ただし、シリンダホール内のフォトレジスト２０の除去は、シリンダ層間膜１６の除去とは別途に行う必要がある。シリンダホール内のフォトレジスト２０の除去は下部電極の倒壊を防止するため、シリンダ層間膜１６除去工程の前に実施することが望ましい。
【００６７】
ウエハ端部上（及び裏面上）の導電膜１８の除去後に、フォトレジスト２０を除去し、新たに埋設膜１９を形成した後、ＣＭＰ工程を実施してシリンダホール外のウエハ表面上の埋設膜１９及び導電膜１８を除去し、シリンダホール内の下部電極１８同士を分離してもよい。
【００６８】
以上の通り本発明によれば、ウエハ端部上および裏面上の導電膜を、大幅に工程を増加すること無く、プロセスマージンを狭めることなく、除去することができ、その導電膜に起因する異物の発生を抑えることができる。異物の発生を低減できるので、デバイス良品率を向上でき、また、新たな成膜工程を必要とせず、プロセスマージンを狭める必要も無いので、プロセスコストを低く抑えられる。
【図面の簡単な説明】
【００６９】
【図１】ＤＲＡＭキャパシタの製造プロセスの一例の説明図（キャパシタ形成部の断面図）。
【図２】ＤＲＡＭキャパシタの製造プロセスの一例の説明図（キャパシタ形成部の断面図）。
【図３】ＤＲＡＭキャパシタの製造プロセスの一例の説明図（図１に対応するウエハ端部の断面図）。
【図４】従来技術のＤＲＡＭキャパシタの製造プロセスの説明図（図２に対応するウエハ端部の断面図）。
【図５】本発明による一実施形態のＤＲＡＭキャパシタの製造プロセスの説明図（図２に対応するウエハ端部の断面図）。
【図６】本発明による一実施形態のＤＲＡＭキャパシタの製造プロセスの説明図（図５に示す工程に続く工程によるウエハ端部の断面図）。
【図７】本発明による他の実施形態のＤＲＡＭキャパシタの製造プロセスの説明図（図２に対応するウエハ端部の断面図）。
【符号の説明】
【００７０】
１１  シリコン基板
１２  絶縁膜
１３  接続プラグ
１５  ストッパ窒化膜
１６  シリンダ層間膜
１７  フォトレジスト
１８  導電膜（下部電極）
１９  埋設膜
２０  埋設用フォトレジスト
【図１】
2009260128.tif 000004
【図２】
2009260128.tif 000005
【図３】
2009260128.tif 000006
【図４】
2009260128.tif 000007
【図５】
2009260128.tif 000008
【図６】
2009260128.tif 000009
【図７】
2009260128.tif 000010