(57)【要約】【課題】スイッチング素子が閉じた状態でスルーとして動作し、スイッチ素子が開いた状態で帯域通過フィルタとして動作することにより、共振器に接続される素子数に依存して制限されることなく、スイッチング素子の開閉に応じて通過帯域幅の可変範囲を大きく設定することのできる帯域可変フィルタを得る。【解決手段】電磁的に結合された複数の共振器３ａ、３ｂと、少なくとも１つ以上のスイッチング素子２ａ、２ｂ、２ｃとを備えている。複数の共振器のうちの少なくとも２つ以上の隣接する共振器３ａ、３ｂは、スイッチング素子２ｂを介して接続されている。【選択図】図１
2009164997.tif 000002
【特許請求の範囲】
【請求項１】
電磁的に結合された複数の共振器と、
少なくとも１つ以上のスイッチング素子とを備え、
前記複数の共振器のうちの少なくとも２つ以上の隣接する共振器は、前記スイッチング素子を介して接続されたことを特徴とする帯域可変フィルタ。
【請求項２】
電磁的に結合された複数の共振器と、
スイッチング素子とキャパシタとが直列接続されて一端が接地された少なくとも１つ以上の直列回路とを備え、
前記複数の共振器のうちの少なくとも１つ以上の共振器は、前記直列回路の他端に接続されたことを特徴とする帯域可変フィルタ。
【請求項３】
電磁的に結合された複数の共振器と、
スイッチング素子と高周波伝送線路とが直列接続されて一端が接地された少なくとも１つ以上の直列回路とを備え、
前記複数の共振器のうちの少なくとも１つ以上の共振器は、前記直列回路の他端に接続されたことを特徴とする帯域可変フィルタ。
【請求項４】
前記直列回路は、少なくとも２つ以上の複数の直列回路からなり、
前記複数の直列回路のうちの隣接する２つの直列回路は、所要周波数において４分の１波長の電気長を隔ててシャント接続されたことを特徴とする請求項２または請求項３に記載の帯域可変フィルタ。
【請求項５】
前記共振器として、所要周波数において２分の１波長＋ｎ波長（ｎは整数）の電気長を有する高周波伝送線路を用いたことを特徴とする請求項１から請求項４までのいずれか１項に記載の帯域可変フィルタ。
【請求項６】
前記共振器を構成する高周波伝送線路は、ヘアピン形状を有し、
前記ヘアピン形状の対向する線路間は、少なくとも１つ以上のスイッチング素子を介して接続されたことを特徴とする請求項５に記載の帯域可変フィルタ。
【請求項７】
請求項１から請求項６までのいずれか１項に記載の帯域可変フィルタを、少なくとも２つ以上だけ縦続接続して構成されたことを特徴とする帯域可変フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、広帯域可変特性および低損失特性を有する帯域可変フィルタに関するものである。
【背景技術】
【０００２】
従来の帯域可変フィルタは、帯域通過フィルタを構成する複数の共振器間にスイッチを設け、スイッチの開閉により共振器間の結合度を変化させることにより、高周波信号の通過帯域幅を変化させている（たとえば、特許文献１参照）。
【０００３】
【特許文献１】特開２００７−２３５４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の帯域可変フィルタでは、通過帯域幅の可変範囲がスイッチの数に依存して制限されるという課題があった。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、共振器に接続される素子数に依存して制限されることなく、通過帯域幅の可変範囲を大きく設定することのできる帯域可変フィルタを得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明による帯域可変フィルタは、電磁的に結合された複数の共振器と、少なくとも１つ以上のスイッチング素子とを備え、複数の共振器のうちの少なくとも２つ以上の隣接する共振器は、スイッチング素子を介して接続されたものである。
【発明の効果】
【０００７】
この発明によれば、スイッチング素子が閉じた状態でスルーとして動作し、スイッチ素子が開いた状態で帯域通過フィルタとして動作するので、スイッチング素子の開閉に応じて通過帯域幅の変化の大きい帯域可変フィルタを得ることができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１はこの発明の実施の形態１に係る帯域可変フィルタを示す回路構成図である。
図１において、帯域可変フィルタの第１の入出力端子１ａと、第２の入出力端子１ｂとの間には、第１のスイッチング素子２ａ、第２のスイッチング素子２ｂおよび第３のスイッチング素子２ｃを介して、第１の共振器３ａおよび第２の共振器３ｂが近接配置されて直列接続されている。
この場合、第１および第２の共振器３ａ、３ｂは、所要周波数で２分の１波長（または、λ／２＋ｎλ（ｎは整数））の電気長を有する高周波伝送線路で構成されているが、他の要素でも構成され得る。
【０００９】
スイッチング素子２ａ〜２ｃは、オン（スイッチング素子２ａ〜２ｃが閉じた）状態においては、高周波において等価的にスルーと見なすことができ、オフ（スイッチング素子２ａ〜２ｃが開いた）状態においては、等価的にオープンと見なすことができる。
【００１０】
次に、図２および図３を参照しながら、図１に示したこの発明の実施の形態１による帯域可変フィルタの動作について説明する。
図２はこの発明の実施の形態１による第１の状態を示す回路構成図であり、スイッチング素子２ａ〜２ｃがすべて閉じた状態（オン状態）を示している。図２においては、各共振器３ａ、３ｂ（高周波伝送線路）がスルー回路（オン状態のスイッチング素子２ａ〜２ｃ）を介して縦続接続されているので、帯域可変フィルタは広帯域にわたって「スルー」として動作する。
【００１１】
図３はこの発明の実施の形態１による第２の状態を示す回路構成図であり、スイッチング素子２ａ〜２ｃがすべて開いた状態（オフ状態）を示している。図３においては、近接配置された共振器３ａ、３ｂが電磁結合するので、帯域可変フィルタは「帯域通過フィルタ（バンドパスフィルタ）」として動作する。
【００１２】
図４はこの発明の実施の形態１による第１および第２の状態での周波数特性を示す説明図であり、帯域可変フィルタの第１および第２の状態（図２、図３）における減衰量の周波数特性（破線、実線参照）を示している。
上述した通り、図１の帯域可変フィルタは、第１の状態（図２）では、図４内の破線特性のように広帯域にわたって「スルー」（一定減衰量）として動作し、第２の状態（図３）では、図４内の実線特性のように、周波数ｆａ〜ｆｂを通過帯域とする「帯域通過フィルタ」として動作する。
【００１３】
以上のように、この発明の実施の形態１（図１）による帯域可変フィルタは、電磁的に結合された２個（複数）の共振器３ａ、３ｂ（λ／２の電気長を有する高周波伝送線路からなる）と、３個（少なくとも１つ以上）のスイッチング素子２ａ〜２ｃとを備え、複数の共振器のうちの少なくとも２個（２つ以上）の隣接する共振器３ａ、３ｂは、スイッチング素子２ｂを介して接続されている。
【００１４】
これにより、スイッチング素子２ａ〜２ｃが閉じた第１の状態（オン）で「スルー」として動作し、スイッチング素子２ａ〜２ｃが開いた第２の状態（オフ）で「帯域通過フィルタ」として動作するので、共振器に接続される素子数に依存して制限されることなく、スイッチング素子２ａ〜２ｃの開閉に応じて通過帯域幅の変化の大きい帯域可変フィルタを得ることができる。
【００１５】
なお、ここでは、近接配置された２個の共振器３ａ、３ｂを用いた場合について説明したが、３個以上の任意数の共振器を用いた場合に適用しても、同等の作用効果を奏する。
また、近接配置された共振器３ａ、３ｂが電磁結合する場合について説明したが、容量を介して電磁結合する構成（図示せず）を採用した場合でも、同等の作用効果が得られることは言うまでもない。
【００１６】
実施の形態２．
なお、上記実施の形態１（図１）では、近接配置された共振器３ａ、３ｂの間にスイッチング素子２ｂを挿入したが、図５のように、各共振器３ａ、３ｂとグランドとの間に、キャパシタＣとスイッチング素子２との直列回路を含む直列回路群４ａ、４ｂを挿入してもよい。
【００１７】
図５はこの発明の実施の形態２に係る帯域可変フィルタを示す回路構成図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図５において、第１の直列回路群４ａは、共振器３ａとグランドとの間に挿入され、第２の直列回路群４ｂは、共振器３ａとグランドとの間に挿入されている。
第１および第２の直列回路４ａ、４ｂは、それぞれ、キャパシタＣとスイッチング素子２とが直列接続された直列回路の並列構成（図５においては、各４個）からなる。
また、直列回路群４ａ、４ｂにおいて、隣接する２つの直列回路は、所要周波数において４分の１波長の電気長を隔ててシャント接続されている。
【００１８】
次に、図６〜図８を参照しながら、この発明の実施の形態２による帯域可変フィルタの動作について説明する。
図６はこの発明の実施の形態２による第１の状態を示す回路構成図であり、第１および第２の直列回路群４ａ、４ｂに用いられるスイッチング素子２がすべて開いた状態（オフ）を示している。
図６において、帯域可変フィルタは、高周波伝送線路で構成された共振器３ａの電気長が２分の１波長となる周波数ｆ１ａ〜ｆ１ｂに対する帯域通過フィルタとして動作する。
【００１９】
図７はこの発明の実施の形態２による第２の状態を示す回路構成図であり、第１および第２の直列回路群４ａ、４ｂに用いられる複数（各両端部の２個の直列回路）のスイッチング素子２が閉じた状態（オン）を示している。
図７において、高周波伝送線路に複数（各２個）のキャパシタＣがシャント接続されるので、第１の状態（図６）と比べて等価的に高周波線路の電気長は大きくなる。
したがって、帯域可変フィルタは、高周波伝送線路と複数（各２個）のシャントキャパシタＣとで構成された共振器３ａ、３ｂの電気長が２分の１波長となる周波数ｆ２ａ〜ｆ２ｂに対する帯域可変フィルタとして動作する。
【００２０】
図８はこの発明の実施の形態２による第３の状態を示す回路構成図であり、第１および第２の直列回路群４ａ、４ｂに用いられるすべてのスイッチング素子２が閉じた状態（オン）を示している。
図８において、高周波伝送線路に複数のキャパシタがＣシャント接続されるので、第１および第２の状態（図６、図７）と比べて等価的に高周波線路の電気長は大きくなる。
したがって、帯域可変フィルタは、高周波伝送線路とすべてのシャントキャパシタＣで構成された共振器３ａ、３ｂの電気長が２分の１波長となる周波数ｆ３ａ〜ｆ３ｂに対する帯域可変フィルタとして動作する。
【００２１】
図９はこの発明の実施の形態２による減衰量の周波数特性を示す説明図であり、帯域可変フィルタの第１、第２および第３の状態（図６〜図８）における減衰量の周波数特性（１点鎖線、破線、実線参照）を示している。
上述した通り、帯域可変フィルタの周波数特性は、第１の状態（１点鎖線）から、第２の状態（破線）、第３の状態（実線）になるにつれて、共振器３ａ、３ｂの共振周波数が低域する方向に変化するので、スイッチング素子２の開閉に応じて通過帯域の異なる帯域可変フィルタとして動作する。
【００２２】
以上のように、この発明の実施の形態２（図５）によれば、電磁的に結合された２個（複数）の共振器３ａ、３ｂと、スイッチング素子２とキャパシタＣとが直列接続されて一端が接地された直列回路群（少なくとも１つ以上の直列回路）４ａ、４ｂとを備え、共振器３ａ、３ｂ（複数の共振器のうちの少なくとも１つ以上の共振器）は、直列回路群４ａ、４ｂ（直列回路）の他端に接続されているので、スイッチング素子２の開閉に応じて通過帯域の異なる帯域可変フィルタとして動作することができる。
【００２３】
また、直列回路群４ａ、４ｂ内の隣接する２つの直列回路は、所要周波数において４分の１波長の電気長を隔ててシャント接続されているので、図９に示すように、周波数帯域ｆ１ａ〜ｆ１ｂ、ｆ２ａ〜ｆ２ｂ、ｆ３ａ〜ｆ３ｂに対する帯域可変フィルタとして動作することができる。
【００２４】
実施の形態３．
なお、上記実施の形態２（図５）では、各共振器３ａ、３ｂとグランドとの間に、キャパシタＣおよびスイッチング素子２からなる直列回路群４ａ、４ｂを挿入したが、図１０のように、各共振器３ａ、３ｂとグランドとの間に、スイッチング素子２と高周波伝送線路５との直列回路を含む直列回路群６ａ、６ｂを挿入してもよい。
【００２５】
図１０はこの発明の実施の形態３に係る帯域可変フィルタを示す回路構成図であり、前述（図１、図５参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図１０において、第１の直列回路群６ａは、共振器３ａとグランドとの間に挿入され、第２の直列回路群６ｂは、共振器３ｂとグランドとの間に挿入されている。第１および第２の直列回路群６ａ、６ｂは、それぞれ、高周波伝送線路５とスイッチング素子２とが直列接続された直列回路の並列構成（図１０においては、各４個）からなる。
【００２６】
図１０の帯域可変フィルタは、前述（図５）の帯域可変フィルタと同様に、スイッチング素子２の開閉に応じて共振器３ａ、３ｂの共振周波数が変化するので、詳細な動作説明を省略するが、前述の実施の形態２と同様に、通過帯域の異なる帯域可変フィルタとして動作する。
また、直列回路群６ａ、６ｂにおいて、隣接する２つの直列回路は、所要周波数において４分の１波長の電気長を隔ててシャント接続されている。
【００２７】
以上のように、この発明の実施の形態３（図１０）によれば、電磁的に結合された２個（複数）の共振器３ａ、３ｂと、スイッチング素子２と高周波伝送線路５とが直列接続されて一端が接地された直列回路群（少なくとも１つ以上の直列回路）６ａ、６ｂとを備え、共振器３ａ、３ｂ（複数の共振器のうちの少なくとも１つ以上の共振器）は、直列回路群６ａ、６ｂ（直列回路）の他端に接続されているので、前述（図９）と同様に、スイッチング素子２の開閉に応じて通過帯域の異なる帯域可変フィルタとして動作することができる。
【００２８】
実施の形態４．
なお、上記実施の形態１〜３（図１〜図３、図５〜図８、図１０）では、直線形状の共振器３ａ、３ｂを用いたが、図１１のように、ヘアピン形状の高周波伝送線路７ａ、７ｂを用いて共振器を構成し、ヘアピン形状の対向する線路間を複数（少なくとも１つ以上）のスイッチング素子（スイッチング素子群８ａ、８ｂ）を介して接続してもよい。
【００２９】
図１１はこの発明の実施の形態４に係る帯域可変フィルタを示す回路構成図である。
図１１において、第１および第２の共振器を構成する第１および第２の高周波伝送線路７ａ、７ｂは、それぞれ、ヘアピン形状を有する。
第１のスイッチング素子群８ａは、第１の高周波伝送線路７ａにおいて、ヘアピン形状の対向する線路間を接続しており、第２のスイッチング素子群８ｂは、第１の高周波伝送線路７ａにおいて、ヘアピン形状の対向する線路間を接続している。
【００３０】
以上のように、この発明の実施の形態４（図１１）によれば、共振器を構成する高周波伝送線路７ａ、７ｂは、ヘアピン形状を有し、ヘアピン形状の対向する線路間は、スイッチング素子群８ａ、８ｂ（少なくとも１つ以上のスイッチング素子）を介して接続されている。
これにより、帯域可変フィルタは、前述の実施の形態２、３と同様に、スイッチング素子群８ａ、８ｂ内のスイッチング素子の開閉に応じて、共振器の共振周波数が変化するので、通過帯域の異なる帯域可変フィルタとして動作することができる。
【００３１】
実施の形態５．
なお、上記実施の形態１〜４では、単一の帯域可変フィルタのみの構成について言及したが、図１２のように、前述（図１、図５、図１０、図１１）の帯域可変フィルタを３個（少なくとも２つ以上）縦続接続し、３個の帯域可変フィルタ９ａ〜９ｃにより帯域可変フィルタを構成してもよい。
【００３２】
図１２はこの発明の実施の形態５に係る帯域可変フィルタを示すブロック構成図である。
図１２において、第１の入出力端子１ａと第２の入出力端子１ｂとの間には、第１の帯域可変フィルタ９ａと、第２の帯域可変フィルタ９ｂと、第３の帯域可変フィルタ９ｃとが、順次に縦続接続されている。
第１〜第３の帯域可変フィルタ９ａ〜９ｃには、前述（図１）の実施の形態１と同様に「スルー状態」と「帯域通過状態」とを切替える帯域可変フィルタが用いられており、これにより、各々の帯域通過状態における通過帯域を任意に設定することができる。
【００３３】
次に、図１２に示したこの発明の実施の形態５による帯域可変フィルタの動作について説明する。
まず、第１の帯域可変フィルタ９ａを「帯域通過フィルタ状態」、第２および第３の帯域可変フィルタ９ｂ、９ｃを「スルー状態」とした場合、図１２の帯域可変フィルタは、第１の帯域可変フィルタ９ａの通過帯域で定まる「帯域通過フィルタ」として動作する。
【００３４】
一方、第２の帯域可変フィルタ９ｂを「帯域通過フィルタ状態」、第１および第３の帯域可変フィルタ９ａ、９ｃを「スルー状態」とした場合、図１２の帯域可変フィルタは、第２の帯域可変フィルタ９ｂの通過帯域で定まる「帯域通過フィルタ」として動作する。
また、第３の帯域可変フィルタ９ｃを「帯域通過フィルタ状態」、第１および第２の帯域可変フィルタ９ａ、９ｂを「スルー状態」とした場合、図１２の帯域可変フィルタは、第３の帯域可変フィルタ９ｃの通過帯域で定まる「帯域通過フィルタ」として動作する。
さらに、第１〜第３の帯域可変フィルタ９ａ〜９ｃをすべて「スルー状態」とした場合、図１２の帯域可変フィルタは「スルー」として動作する。
【００３５】
以上のように、この発明の実施の形態５によれば、前述の実施の形態１〜４と同様の帯域可変フィルタを３個（少なくとも２つ以上だけ）縦続接続して構成したので、第１〜第３の帯域可変フィルタ９ａ〜９ｃの通過帯域をそれぞれ異なる値に設定して、各々の帯域可変フィルタ９ａ〜９ｃの通過状態を制御することにより、広範囲にわたって通過帯域を変えることのできる帯域可変フィルタを得ることができる。
【００３６】
なお、上記実施の形態１〜５に係る帯域可変フィルタ内のスイッチング素子としては、電界効果トランジスタ、ＰＩＮダイオードなどの半導体スイッチや、ＭＥＭＳスイッチなどの機械スイッチを用いることができ、いずれも同等の効果を得ることができる。
また、上記実施の形態１〜５において、各帯域可変フィルタを構成する共振器およびスイッチング素子などの個数は、いずれも一例であり、上記実施の形態１〜５に限定されることはなく、必要に応じて任意数に設定され得ることは言うまでもない。
【図面の簡単な説明】
【００３７】
【図１】この発明の実施の形態１に係る帯域可変フィルタを示す回路構成図である。
【図２】この発明の実施の形態１による第１の状態を示す回路構成図である。
【図３】この発明の実施の形態１による第２の状態を示す回路構成図である。
【図４】この発明の実施の形態１による第１および第２の状態での周波数特性を示す説明図である。
【図５】この発明の実施の形態２に係る帯域可変フィルタを示す回路構成図である。
【図６】この発明の実施の形態２による第１の状態を示す回路構成図である。
【図７】この発明の実施の形態２による第２の状態を示す回路構成図である。
【図８】この発明の実施の形態２による第３の状態を示す回路構成図である。
【図９】この発明の実施の形態２による第１〜第３の状態での周波数特性を示す説明図である。
【図１０】この発明の実施の形態３に係る帯域可変フィルタを示す回路構成図である。
【図１１】この発明の実施の形態４に係る帯域可変フィルタを示す回路構成図である。
【図１２】この発明の実施の形態５に係る帯域可変フィルタを示すブロック構成図である。
【符号の説明】
【００３８】
１ａ、１ｂ  入出力端子、２、２ａ〜２ｃ  スイッチング素子、３ａ、３ｂ  共振器、４ａ、４ｂ、６ａ、６ｂ  直列回路群、５  高周波伝送線路、７ａ、７ｂ  高周波伝送線路（共振器）、８ａ、８ｂ  スイッチング素子群、９ａ〜９ｃ  帯域可変フィルタ、Ｃ  キャパシタ。
【図１】
2009164997.tif 000003
【図２】
2009164997.tif 000004
【図３】
2009164997.tif 000005
【図４】
2009164997.tif 000006
【図５】
2009164997.tif 000007
【図６】
2009164997.tif 000008
【図７】
2009164997.tif 000009
【図８】
2009164997.tif 000010
【図９】
2009164997.tif 000011
【図１０】
2009164997.tif 000012
【図１１】
2009164997.tif 000013
【図１２】
2009164997.tif 000014