(57)【要約】【課題】トレンチを絶縁物質でギャップフィルするときにボイドが発生しないことにより、信頼性のある素子分離膜の形成が可能であって高性能の半導体素子の製造が可能な、半導体素子のトレンチ形成方法の提供。【解決手段】半導体基板の素子分離領域がオープンされるように、前記半導体基板上にハードマスクパターンを形成する段階と、前記ハードマスクパターンを用いた第１エッチング工程によって前記素子分離領域に第１トレンチを形成する段階と、前記第１トレンチの側壁にスペーサを形成する段階と、前記ハードマスクパターンを用いた第２エッチング工程によって前記素子分離領域に前記第１トレンチよりさらに深い前記第２トレンチを形成する段階とを含むことを特徴とする、半導体素子のトレンチ形成方法を提供する。【選択図】図１Ｅ
2009158916.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の素子分離領域がオープンされるように、前記半導体基板上にハードマスクパターンを形成する段階と、
前記ハードマスクパターンを用いた第１エッチング工程によって前記素子分離領域に第１トレンチを形成する段階と、
前記第１トレンチの側壁にスペーサを形成する段階と、
前記ハードマスクパターンを用いた第２エッチング工程によって、前記素子分離領域に前記第１トレンチよりさらに深い第２トレンチを形成する段階とを含むことを特徴とする、半導体素子のトレンチ形成方法。
【請求項２】
前記スペーサは、前記半導体基板とはエッチング選択比の異なる物質で形成することを特徴とする、請求項１に記載の半導体素子のトレンチ形成方法。
【請求項３】
前記スペーサは酸化膜または窒化膜で形成することを特徴とする、請求項１に記載の半導体素子のトレンチ形成方法。
【請求項４】
前記スペーサは１０〜５０Åの厚さに形成することを特徴とする、請求項１に記載の 半導体素子のトレンチ形成方法。
【請求項５】
前記スペーサを形成する段階は、
前記第１トレンチを含む前記ハードマスクパターンの上部にスペーサ膜を形成する段階と、
前記スペーサ膜が前記第１トレンチの側壁にのみ残留するように前記スペーサ膜に対して異方性エッチング工程を行い、前記第１トレンチの側壁にスペーサを形成する段階とをさらに含むことを特徴とする、請求項１に記載の半導体素子のトレンチ形成方法。
【請求項６】
前記スペーサ膜は１０〜２００Åの厚さに形成することを特徴とする、請求項５に記載の半導体素子のトレンチ形成方法。
【請求項７】
前記第１トレンチは５００〜２０００Åの深さに形成することを特徴とする、請求項１に記載の半導体素子のトレンチ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のトレンチ形成方法に係り、さらに詳しくは、ＳＴＩ(Shallow Trench Isolation)方法を用いて素子分離領域にトレンチを形成することが可能な半導体素子のトレンチ形成方法に関する。
【背景技術】
【０００２】
一般に、シリコンウェーハに形成される半導体装置は、それぞれの半導体素子を電気的に分離するための素子分離領域を含む。特に半導体装置が高集積化および微細化されるにつれて、各個別素子の大きさを縮小させることだけでなく、素子分離領域の縮小に対する研究が盛んに行われている。なぜなら、素子分離領域の形成は全ての製造段階における初期段階の工程であって、活性領域の大きさおよび後工程段階の工程マージンを左右するためである。
【０００３】
このような素子分離領域にはＬＯＣＯＳ(Local Oxidation of Silicon)またはＰＧＩ(Profiled Groove Isolation)などの通常の方法によってフィールド酸化膜が形成され、これにより活性領域が限定される。ＬＯＣＯＳ方法は、活性領域を限定する酸化防止マスクとしての窒化膜を半導体基板上に形成し、パターニングして半導体基板の所定の部分を露出させた後、露出した半導体基板を酸化させ、素子分離領域として用いられるフィールド酸化膜を形成する。ＬＯＣＯＳ方法は、工程が単純であり、広い部位と狭い部位を同時に分離することができるという利点がある。ところが、 ＬＯＣＯＳ方法は、側面酸化によるバーズビーク(bird's beak)が形成されて素子分離領域の幅が広くなることにより、ソース／ドレイン領域の有効面積を減少させることができるという利点がある。また、フィールド酸化膜の形成の際に、酸化膜の縁部に熱膨張係数の差異による応力が集中することにより、シリコン基板に結晶欠陥が発生して漏れ電流が多いという欠点がある。また、最近、半導体素子の集積度が増加するにつれてデザインルールが減少し、これにより半導体素子、および半導体素子を分離する素子分離膜の大きさも同じスケールだけ縮小され、通常のＬＯＣＯＳなどの素子分離方法はその適用が限界に至ることになった。
【０００４】
次に、かかる欠点を解決するための別の素子分離膜形成工程の一つであるＳＴＩ(Shallow Trench Isolation)方法について説明する。まず、半導体基板上に半導体基板とはエッチング選択比の異なる物質、例えば窒化膜を形成する。そして、窒化膜をハードマスクパターンとして用いるために、窒化膜をパターニングして窒化膜パターンを形成する。次いで、窒化膜パターンを用いるエッチング工程によって、半導体基板を所定の深さまでエッチングしてトレンチを形成した後、このトレンチを絶縁膜、例えば酸化膜でギャップフィルする。この際、１回でトレンチをギャップフィルすることが難しいため、２回以上ギャップフィル工程を繰り返し行ってトレンチを完全にギャップフィルする。その後、上部に形成された絶縁物質を化学的機械的研磨（ＣＭＰ）方法で除去することにより、トレンチに素子分離膜が形成される。
【０００５】
ＳＴＩ方法は、微細な幅の素子分離膜を形成することができるという利点がある。ところが、半導体素子の高集積化および超小型化に伴い、トレンチの幅も次第に狭く形成されている趨勢である。これにより、絶縁物質でトレンチをギャップフィルするとき、ボイドが発生することなくトレンチをギャップフィルすることが重要なイッシューとなっている。
【０００６】
図２は従来の技術によって形成されたトレンチの断面を示すＳＥＭ(Scanning Electron Microscope)写真である。
【０００７】
図２を参照すると、形成されるトレンチの幅が次第に狭くなりながら、トレンチの上部（図面符号Ａ）にボーイングプロファイル(bowing profile)が形成される場合が発生する。このような場合、トレンチの上部幅がさらに狭くなるにつれて、トレンチを絶縁物質でギャップフィルして素子分離膜を形成するとき、素子分離膜の内部にボイドが発生するおそれがある。このように素子分離膜の内部に形成されたボイドは、後続のエッチ工程によって露出されて素子分離膜を破壊し、或いは素子分離膜の特性を阻害するおそれがある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、ボーイングプロファイルが形成され得る深さまで第１エッチング工程を行って半導体基板にトレンチを形成した後、トレンチの側壁にスペーサを形成し、スペーサをエッチング防止膜にして所望の深さまで第２エッチング工程を行い、半導体基板へのトレンチ形成を完了することにより、ボーイングプロファイルが形成されないトレンチを形成することができる、半導体素子のトレンチ形成方法を提供する。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る半導体素子のトレンチ形成方法は、半導体基板の素子分離領域がオープンされるように、前記半導体基板上にハードマスクパターンを形成する段階と、前記ハードマスクパターンを用いた第１エッチング工程によって前記素子分離領域に第１トレンチを形成する段階と、前記第１トレンチの側壁にスペーサを形成する段階と、前記ハードマスクパターンを用いた第２エッチング工程によって前記素子分離領域に前記第１トレンチよりさらに深い前記第２トレンチを形成する段階とを含むことを特徴とする。
【００１０】
前記スペーサは、前記半導体基板とはエッチング選択比の異なる物質で形成することができる。前記スペーサは、酸化膜または窒化膜で形成することができる。前記スペーサは１０〜５０Åの厚さに形成することができる。前記スペーサを形成する段階は、前記第１トレンチを含む前記ハードマスクパターンの上部にスペーサ膜を形成する段階と、前記スペーサ膜が前記第１トレンチの側壁にのみ残留するように前記スペーサ膜に対して異方性エッチング工程を行い、前記第１トレンチの側壁にスペーサを形成する段階とをさらに含むことができる。前記スペーサ膜は１０〜２００Åの厚さに形成することができる。前記第１トレンチは５００〜２０００Åの深さに形成することができる。
【発明の効果】
【００１１】
本発明に係る半導体素子のトレンチ形成方法によれば、ボーイングプロファイルが形成されないトレンチを形成することができるため、トレンチを絶縁物質でギャップフィルするときにボイドが発生しない。これにより、信頼性のある素子分離膜の形成が可能であって高性能の半導体素子の製造が可能である。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲内において多様な実施例が可能であることを理解することができるであろう。これらの実施例は、本発明の開示を完全たるものにし且つ当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。本発明の範囲は特許請求の範囲によって定められるべきである。なお、ある膜が他の膜または半導体基板の「上」に形成されると記載された場合、前記ある膜は前記他の膜または前記半導体基板に直接接触して形成されることも、その間に第３の膜が介在されて形成されることも含む。また、図面に図示した各層の厚さまたは大きさは説明の便宜および明確性のために誇張できる。
【００１３】
図１Ａ〜図１Ｅは、本発明に係る半導体素子のトレンチ形成方法を説明するために示した素子の断面図である。
【００１４】
図１Ａを参照すると、半導体基板１０２上にスクリーン酸化膜（図示せず）を形成し、半導体基板１０２に対してウェルイオン注入工程またはしきい値電圧イオン注入工程を行う。ここで、ウェルイオン注入工程は半導体基板１０２にウェル領域を形成するために行われ、しきい値電圧イオン注入工程はトランジスタなどの半導体素子のしきい値電圧を調節するために行われる。この際、スクリーン酸化膜（図示せず）は、ウェルイオン注入工程またはしきい値電圧イオン注入工程の際に半導体基板１０２の界面が損傷することを防止する。これにより、半導体基板１０２にはウェル領域（図示せず）が形成され、ウェル領域はトリプル構造で形成できる。
【００１５】
そして、スクリーン酸化膜（図示せず）を除去した後、半導体基板１０２上に、トレンチを形成するためのエッチング工程で使用されるハードマスク膜１０４を形成する。ハードマスク膜１０４は、半導体基板１０２とはエッチング選択比の異なる物質で形成することができ、好ましくは窒化膜と酸化膜の積層膜で形成することができる。一方、図面には示していないが、半導体基板１０２とハードマスクとの間にはバッファ膜（図示せず）がさらに形成できる。
【００１６】
次いで、ハードマスク膜１０４上にフォトレジスト膜１０６を形成する。フォトレジスト膜１０６は、ハードマスク膜１０４をパターニングするためのエッチングマスクとして使用できる。
【００１７】
図１Ｂを参照すると、フォトレジスト膜１０６（図１Ａ参照）に対して露光および現像工程を行い、半導体基板１０２の素子分離領域の上部がオープンされるようにフォトレジストパターン１０６ａを形成する。そして、フォトレジストパターン１０６ａをエッチングマスクとするエッチング工程を行い、ハードマスク膜１０４（図１Ａ参照）をパターニングしてハードマスクパターン１０４ａを形成する。これにより、半導体基板１０２の素子分離領域の上部がオープンされるハードマスクパターン１０４ａが形成される。
【００１８】
続いて、フォトレジストパターン１０６ａとハードマスクパターン１０４ａをエッチングマスクとする第１エッチング工程を行い、半導体基板１０２の素子分離領域にトレンチ１０２ａを形成する。この際、形成されるトレンチ１０２ａの深さは、一般なトレンチ形成のためのエッチング工程の際にトレンチの側壁にボーイングプロファイルが形成される深さ、例えば５００〜２０００Åの深さにすることが好ましい。すなわち、トレンチ１０２ａは側壁にボーイングプロファイルが形成される前まで第１エッチング工程を行い、トレンチ１０２ａの側壁にはボーイングプロファイルが形成されない。
【００１９】
その後、フォトレジストパターン１０６ａを除去するために、フォトレジストストリップ工程を行った後、洗浄工程を行う。一方、本発明では、フォトレジストパターン１０６ａを第１エッチング工程の後に除去するものと説明したが、ハードマスクパターン１０４ａを形成した後、フォトレジストパターン１０６ａを除去するためのフォトレジストストリップ工程および洗浄工程を行うこともできる。
【００２０】
図１Ｃを参照すると、トレンチ１０２ａを含むハードマスクパターン１０４ａ上にスペーサ膜１０８を形成する。スペーサ膜１０８は、トレンチ１０２ａによって形成された段差を保つことが可能な厚さ、例えば１０〜２００Åの厚さに形成することが好ましい。スペーサ膜１０８は、半導体基板１０２とはエッチング選択比の異なる物質、例えば酸化膜または窒化膜で形成することができる。
【００２１】
図１Ｄを参照すると、スペーサ膜１０８（図１Ｃ参照）に対して異方性エッチング工程を行った後、洗浄工程を行う。これにより、トレンチ１０２ａの下部およびハードマスクパターン１０４ａ上に形成されたスペーサ膜１０８（図１Ｃ参照）は除去し、トレンチ１０２ａの側壁に形成されたスペーサ膜１０８（図１Ｃ参照）は残留させることにより、スペーサ１０８ａを形成する。この際、最終的に形成されるスペーサ１０８ａの厚さは、絶縁物質をトレンチ１０２ａにギャップフィルするとき、トレンチ１０２ａの幅が狭くなることを最小化することができるように薄い厚さ、例えば１０〜５０Åの厚さに形成することが好ましい。
【００２２】
図１Ｅを参照すると、ハードマスクパターン１０４ａをエッチングマスクとして用いる第２エッチング工程を行う。この際、トレンチ１０２ａの側壁に形成されたスペーサ１０８ａがエッチング防止膜の役割を果たしてトレンチ１０２ａの側壁はエッチングされず、露出した半導体基板１０２の素子分離領域がエッチングされてさらに深い深さのトレンチ１０２ａを形成することができる。
【００２３】
このように、本発明は、半導体基板に対して第１エッチング工程を行って、トレンチの側壁にボーイングプロファイルが形成されない深さまでトレンチを形成し、トレンチの側壁に半導体基板とはエッチング選択比の異なる物質でスペーサを形成した後、さらに半導体基板に第２エッチング工程を行ってさらに深くトレンチを形成する。これにより、ボーイングプロファイルが形成されない微細なトレンチを形成することができるため、後続の工程において絶縁物質でトレンチをギャップフィルするときにボイドが発生しなくて欠陥のない素子分離膜の形成が可能である。
【図面の簡単な説明】
【００２４】
【図１Ａ】本発明に係る半導体素子のトレンチ形成方法を説明するために示した素子の断面図である。
【図１Ｂ】本発明に係る半導体素子のトレンチ形成方法を説明するために示した素子の断面図である。
【図１Ｃ】本発明に係る半導体素子のトレンチ形成方法を説明するために示した素子の断面図である。
【図１Ｄ】本発明に係る半導体素子のトレンチ形成方法を説明するために示した素子の断面図である。
【図１Ｅ】本発明に係る半導体素子のトレンチ形成方法を説明するために示した素子の断面図である。
【図２】従来の技術によって形成されたトレンチの断面を示すＳＥＭ(Scanning Electron Microscope)写真である。
【符号の説明】
【００２５】
１０２    半導体基板
１０２ａ    トレンチ
１０４    ハードマスク膜
１０４ａ    ハードマスクパターン
１０６    フォトレジスト膜
１０６ａ    フォトレジストパターン
１０８    スペーサ膜
１０８ａ    スペーサ
【図１Ａ】
2009158916.tif 000003
【図１Ｂ】
2009158916.tif 000004
【図１Ｃ】
2009158916.tif 000005
【図１Ｄ】
2009158916.tif 000006
【図１Ｅ】
2009158916.tif 000007
【図２】
2009158916.tif 000008