(57)【要約】      （修正有）【課題】相変化可変抵抗の不揮発性メモリ装置及びこれに関連する製造方法を提供する。【解決手段】絶縁膜２２２内の開口の側壁の上に、そして、垂直型ダイオード２４５上に積層されたオーミック膜２４９上に開口を貫通して延長されるカップ形状の下部電極２６５が形成される。下部電極２６５の内部を、少なくとも部分的に埋め立て、オーミック膜２４９の抵抗を実質的に変化させないように、充分に低い温度の範囲内において形成される絶縁性の充填部材２７７が形成される。下部電極２６５に電気的に接続され、相変化物質を含む可変抵抗物質２８０が絶縁性の充填部材２７７上に形成される。下部電極２６５は、オーミック膜２４９とはより大きい電気的接触を有し、下部電極２６５は可変抵抗物質２８０と相対的に非常に小さい電気的接触を有することになって、オーミック層の損傷を防いで改善された電気的特性と信頼性が確保できる。【選択図】図１２
2009004785.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜内の開口の側壁上に、そして導電性構造物上に積層されたオーミック膜上に前記開口を貫通して延長されるカップ形状の電極を形成する段階と、
前記電極の内部を、少なくとも部分的に埋め立てて、前記オーミック膜の抵抗を実質的に変化させないように、充分に低い温度の範囲内で形成される絶縁性充填部材部材を形成する段階と、
前記電極に電気的に接続される可変抵抗物質を前記絶縁性充填部材部材上に形成する段階と、を含む集積回路メモリセルの製造方法。
【請求項２】
前記可変抵抗物質は、カルコゲン物質を含むことを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項３】
前記絶縁性充填部材は、前記オーミック膜が酸化される温度よりさらに低い温度の範囲で形成されることを特徴とする請求項２記載の集積回路メモリセルの製造方法。
【請求項４】
前記絶縁層充填部材は６３０℃以下の温度範囲で形成されることを特徴とする請求項２記載の集積回路メモリセルの製造方法。
【請求項５】
前記絶縁性充填部材は４６０℃〜５６０℃の温度範囲で形成されることを特徴とする請求項４記載の集積回路メモリセルの製造方法。
【請求項６】
前記絶縁性充填部材は、前記オーミック膜の抵抗を４０％以内に変化させるように、充分に低い温度範囲で形成されることを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項７】
前記絶縁性充填部材は、前記絶縁性充填部材が形成される以前と以後を比べると、前記オーミック膜の抵抗が実質的に変化されないほど、充分に低い温度範囲で形成されることを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項８】
前記絶縁性充填部材を形成する段階は、
前記電極内部を、少なくとも部分的に埋め立てるシリコン膜を形成する段階と、
前記電極内部の前記シリコン膜の上部に窒素を供給して前記絶縁性充填部材として機能するシリコン窒化膜を形成する段階と、を含むことを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項９】
前記電極内部の前記シリコン膜の上部に供給される窒素は、プラズマ窒化工程を通じて供給されることを特徴とする請求項８記載の集積回路メモリセルの製造方法。
【請求項１０】
前記シリコン膜の上部に窒素が供給される際、供給された窒素を含む前記電極の一部を除去する段階をさらに含むことを特徴とする請求項８記載の集積回路メモリセルの製造方法。
【請求項１１】
前記絶縁性充填部材を形成する段階は、
前記電極内部を、少なくとも部分的に埋め立てるシリコン膜を形成する段階と、
前記電極内部の前記シリコン膜の上部を酸化させて、前記絶縁性充填部材として機能するシリコン酸化膜を形成する段階を含むことを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項１２】
前記シリコン膜の上部が酸化される際、酸化された前記電極の表面の酸化物を除去する段階をさらに含むことを特徴とする請求項１１記載の集積回路メモリセルの製造方法。
【請求項１３】
前記絶縁性充填部材を形成する以前に、
前記電極内部を部分的に埋め立てる導電性充填部材を形成する段階をさらに含み、
前記絶縁性充填部材は、前記導電性充填部材上に形成されて、前記電極内部をさらに埋め立てることを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項１４】
前記導電性充填部材は、前記電極の内部上にドーピングされたシリコン膜を形成することで形成され、
前記絶縁性充填部材は、前記ドーピングされたシリコン膜上に形成されて、前記電極内部をさらに埋め立てることを特徴とする請求項１３記載の集積回路メモリセルの製造方法。
【請求項１５】
前記開口の側壁及び前記オーミック膜の周辺部上に絶縁性スペーサーを形成しつつ、前記オーミック膜の中央部を露出させる段階をさらに含み、
前記電極は、前記スペーサー及び前記オーミック膜の中央部上に形成されることを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項１６】
前記絶縁性スペーサーはシリコン窒化物で形成されることを特徴とする請求項１５記載の集積回路メモリセルの製造方法。
【請求項１７】
絶縁膜内の開口の側壁上に、そして導電性構造物上に積層されたオーミック膜上に前記開口を貫通して延長されるカップ形状の電極を形成する段階は、
基板上に前記絶縁膜を形成する段階と、
前記絶縁膜内に前記開口を形成して、前記基板の一部を露出させる段階と、
前記基板上の前記開口内に前記導電性構造物を形成する段階と、
前記導電性構造物上の前記開口内に前記オーミック膜を形成する段階と、を含むことを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項１８】
前記開口の側壁及び前記開口内のオーミック膜上に絶縁性スペーサー膜を形成する段階と、
前記開口を貫通する前記絶縁性スペーサー膜の一部を除去して、前記オーミック膜の一部を露出させる段階と、をさらに含み、
前記電極は、前記スペーサー膜上に前記開口の側壁に沿って、そして、前記開口内の前記オーミック膜の前記露出された部分上に形成されることを特徴とする請求項１７記載の集積回路メモリセルの製造方法。
【請求項１９】
前記導電性構造物は、基板の不純物領域に電気的に接続されるダイオード構造物であることを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項２０】
前記導電性構造物は、基板のトランジスタの端子に電気的に接続される導電性構造物であることを特徴とする請求項１記載の集積回路メモリセルの製造方法。
【請求項２１】
絶縁膜内の開口の側壁上に、そして導電性構造物上に積層されたオーミック膜上に前記開口を貫通して延長されるカップ形状の電極を形成しつつ、
前記電極の上部は、前記電極の下部の物質より大きい抵抗を有する物質で形成する段階と、
前記電極の内部を、少なくとも部分的に埋め立てる絶縁性充填部材を形成する段階と、
前記電極に電気的に接続される可変抵抗物質を前記絶縁性充填部材上に形成する段階と、を含む集積回路メモリセルの製造方法。
【請求項２２】
前記可変抵抗物質は、カルコゲン物質を含むことを特徴とする請求項２１記載の集積回路メモリセルの製造方法。
【請求項２３】
前記カップ形状の電極を形成する段階は、
導電性物質を使用して、前記電極を形成する段階と、
前記電極の上部に窒素を供給して前記電極の上部の抵抗を増加させる段階と、を含むことを特徴とする請求項２１記載の集積回路メモリセルの製造方法。
【請求項２４】
前記カップ形状の電極を形成する段階は、
第１導電性物質を使用して、前記電極の前記下部を蒸着する段階と、
前記第１導電性物質に比べて大きい抵抗を有する第２導電性物質を使用して、前記電極の前記上部を蒸着する段階と、を含むことを特徴とする請求項２１記載の集積回路メモリセルの製造方法。
【請求項２５】
前記電極の前記下部は金属を使用して形成し、
前記電極の前記上部は、金属窒化物を使用して形成することを特徴とする請求項２４記載の集積回路メモリセルの製造方法。
【請求項２６】
前記カップ形状の電極を形成する段階は、
第１導電膜を前記開口の側壁及び前記オーミック膜上に形成する段階と、
前記第１導電膜の上部を前記開口の側壁より除去する段階と、
前記第１導電膜に比べて、高い抵抗を有する第２導電膜を、前記第１導電膜の上部が除去される際に露出された前記開口の側壁上に形成する段階と、を含むことを特徴とする請求項２１記載の集積回路メモリセルの製造方法。
【請求項２７】
前記絶縁性充填部材を形成する段階は、
前記電極内部を、少なくとも部分的に埋め立てるシリコン膜を形成する段階と、
前記電極内部の前記シリコン膜の上部に窒素を供給して、前記絶縁性充填部材として機能するシリコン窒化膜を形成する段階と、を含むことを特徴とする請求項２１記載の集積回路メモリセルの製造方法。
【請求項２８】
前記絶縁性充填部材を形成する段階は、
前記電極内部を、少なくとも部分的に埋め立てるシリコン膜を形成する段階と、
前記電極内部の前記シリコン膜の上部を酸化させて、前記絶縁性充填部材として機能するシリコン窒化膜を形成する段階と、を含むことを特徴とする請求項２１記載の集積回路メモリセルの製造方法。
【請求項２９】
前記絶縁性充填部材を形成する以前に、
前記電極内部を部分的に埋め立てる導電性充填部材を形成する段階をさらに含み、
前記絶縁性充填部材は、前記導電性充填部材上に形成されて、前記電極内部をさらに埋め立てることを特徴とする請求項２１記載の集積回路メモリセルの製造方法。
【請求項３０】
前記導電性充填部材は、前記電極内部上にドーピングされたシリコン膜を形成することで形成され、
前記絶縁性充填部材は、前記ドーピングされたシリコン膜上に形成されて、前記電極内部をさらに埋め立てることを特徴とする請求項２９記載の集積回路メモリセルの製造方法。
【請求項３１】
前記開口の側壁及び前記オーミック膜の周辺部上に絶縁性スペーサーを形成しつつ、前記オーミック膜の中央部を露出させる段階をさらに含み、
前記電極は、前記スペーサー及び前記オーミック膜の中央部上に形成されることを特徴とする請求項２１記載の集積回路メモリセルの製造方法。
【請求項３２】
基板と、
前記基板上の導電性構造物と、
前記導電性構造物上のオーミック膜と、
前記オーミック膜を露出させる開口を有する絶縁膜と、
前記開口の側壁及び前記オーミック膜上のカップ形状の電極と、
前記電極の内部を部分的に埋め立てるポリシリコン膜と、
前記電極の内部をさらに埋め立て、前記ポリシリコン膜上に形成された絶縁性充填部材と、
前記絶縁膜及び前記絶縁性充填部材上に形成され、前記電極に電気的に接続された可変抵抗物質と、を含む集積回路メモリセル。
【請求項３３】
基板と、
前記基板上の導電性構造物と、
前記導電性構造物上のオーミック膜と、
前記オーミック膜を露出させる開口を有する絶縁膜と、
前記開口の側壁及び前記オーミック膜上に形成されて、下部の物質に比べて上部の物質がさらに大きい抵抗を有するカップ形状の電極と、
前記電極の内部を、少なくとも部分的に埋め立てる絶縁性充填部材と、
前記絶縁性充填部材上に形成されて、前記電極に電気的に接続された可変抵抗物質と、を含む集積回路メモリセル。
【請求項３４】
導電性構造物上にオーミック膜を形成する段階と、
前記オーミック膜を露出させる開口を有する絶縁膜を形成する段階と、
前記開口の側壁及び前記露出されたオーミック膜上にカップ形状の電極を形成する段階と、
前記電極の内部を、少なくとも部分的に埋め立てるシリコン充填部材を形成する段階と、
前記電極に電気的に接続される可変抵抗物質を前記シリコン充填部材上に形成する段階と、を含む集積回路メモリセルの製造方法。
【請求項３５】
前記シリコン充填部材上に絶縁性充填部材を形成して、前記電極の内部をさらに埋め立てる段階をさらに含むことを特徴とする請求項３４記載の集積回路メモリセルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非揮発性メモリ装置及びこれに関連する製造方法に関する。より詳しくは、可変抵抗の非揮発性メモリ装置及びこれに関連する製造方法に関する。
【背景技術】
【０００２】
非揮発性メモリ装置は、多くの消費者により、商業的、或いは他の用途で広く使用されている。フラッシュメモリ装置のような非揮発性メモリ装置は、データを貯蔵するために蓄積された電荷を使用する反面、抵抗メモリＲＲＡＭ装置、相変化メモリ装置ＰＲＡＭ、及び磁気メモリＭＲＡＭ装置のような他の非揮発性メモリ装置は、データを貯蔵するために内部物質の抵抗変化を使用する。
【０００３】
抵抗メモリセルは、一般的に第１電極、第２電極及びこれらの間に接続される可変抵抗物質を含む。前記抵抗メモリセルは、前記物質の比抵抗が、前記第１及び第２電極の間に印加される電圧に応答して制御される構成を有する。
【０００４】
相変化メモリ装置は、可変抵抗物質の機能を担当する相変化物質膜を含む。充分な熱に反応して前記相変化物質膜は、相（ｐｈａｓｅ）が変化されてその抵抗が変化し、その温度が加熱以前の状態に引き戻る場合にもその変化された状態を維持する。前記相変化物質膜は、ゲルマニウムＧｅ、アンチモンＳｂ、及びテルリウムＴｅを含むカルコゲン物質より形成される。前記物質の相は、電極に印加される電流の大きさ及び／または持続時間に応答して制御されることができ、その相が変化するのにおいて充分なほど加熱される。前記相変化物質膜の抵抗は、その相によって可変的である。例えば、前記相変化物質の単結晶状態時の抵抗は、非結晶状態時の抵抗に比べて実質的に小さい。従って、相変化メモリ装置において、前記相変化物質の抵抗は、論理値を貯蔵するように制御され、前記論理値を読むことができるように感知される。
【０００５】
図１〜図８は、相変化メモリ装置を製造する従来方法を説明するための断面図である。図１を参照すると、電気的絶縁膜１１２が基板１００上に形成される。絶縁膜１１２は例えば、シリコン酸化物及び／またはシリコン窒化物を使用して形成される。フォトレジストパターンを絶縁膜１１２上に形成する。前記フォトレジストパターンをマスクを使用して絶縁膜１１２をパターニングすることで側壁１１５を有し、基板１００の一部を露出させる開口１１７を形成する。開口１１７は例えば、前記メモリ装置の導電性ラインの役割を担当する基板１００の不純物領域を露出させることができる。
【０００６】
第１導電型を有する不純物を含む半導体部材が開口１１７を部分的に埋め立てるように形成される。前記半導体部材は、基板１００の露出された領域をシード膜として使用する選択的エピタキシャル成長ＳＥＧ工程を通じて形成される。
【０００７】
前記半導体部材の下部領域１４８は、すでに第１導電型の不純物イオンを有する状態で、開口１１７内の前記半導体部材の上部領域１４６に第２導電型を有する不純物イオンをドーピングして、垂直型セルダイオード１４５を形成する。
【０００８】
図２を参照すると、ダイオード１４５の上部表面上の前記開口１１７を通じて金属シリサイドを蒸着することで、前記ダイオード１４５上の前記開口１１７内にオーミック膜１４９を形成する。
【０００９】
図３を参照すると、絶縁膜１１２の上部表面と、オーミック膜１４９上部の開口１１７の側壁１１５及びオーミック膜１４９の上部表面上に、絶縁スペーサー膜１５０を形成する。スペーサー膜１５０は、６８０℃以上の温度でシリコン窒化物を使用して形成することができる。図４を参照すると、スペーサー膜１５０を平坦化して絶縁膜１１２の上部表面を露出させ、開口１１７の側壁に沿って絶縁スペーサー１５５を形成する。
【００１０】
図５を参照すると、開口１１７の側壁に沿ってスペーサー１５５上に、そして、オーミック膜１４９上に金属膜１６２を形成する。金属窒化膜１６４が開口１１７内の金属膜１６２上に形成される。金属膜１６２と金属窒化膜１６４は、下部電極膜１６０として機能する。
【００１１】
図６を参照すると、金属窒化膜１６４上に絶縁充填部材１７０を形成して開口１１７の残りの部分を埋め立てる。充填部材１７０は、６８０℃以上の温度で形成されることができ、例えば、ＵＳＧ工程、ＳＯＧ工程、ＦＯＸ工程、ＢＰＳＧ工程、ＰＳＧ工程、ＴＥＯＳ工程、ＰＥ-ＴＥＯＳ工程、ＨＤＰ-ＣＶＤ工程及び／または窒化工程を使用してシリコン窒化物を形成することで形成されることができる。
【００１２】
図７を参照すると、充填部材１７０及び下部電極膜１６０を平坦化して絶縁膜１１２の上部表面を露出させ、開口１１７内のカップ形状の下部電極１６５を形成する。下部電極１６５は、パターニングされた金属膜１６６とパターニングされた金属窒化膜１６８を含む。
【００１３】
図８を参照すると、絶縁膜１１２の上部表面、充填部材１７０及び下部電極１６５上にカルコゲン物質を使用して相変化物質膜を形成する。導電性上部電極膜が、相変化物質膜上に形成される。前記相変化物質膜と前記上部電極膜はパターニングされて、各々の相変化物質膜パターン１８０と上部電極パターン１９０を形成する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従って、本発明の一目的は、オーミック層の損傷を防いで改善された電気的特性と信頼性が確保できる集積回路メモリセルの製造方法を提供することである。
【００１５】
本発明の他の目的は、オーミック層の損傷を防いで、改善された電気的特性と信頼性を有する集積回路メモリセルを提供することである。
【課題を解決するための手段】
【００１６】
前述の本発明の一目的を達成するために、本発明の実施例による集積回路メモリセルの製造方法においては、絶縁膜内の開口の側壁上に、そして導電性構造物上に積層されたオーミック膜上に、前記開口を貫通して延長されるカップ形状の電極が形成される。前記電極の内部を少なくとも部分的に埋め立てて、前記オーミック膜の抵抗を実質的に変化させないように、充分に低い温度範囲内で形成される絶縁性充填部材が形成される。
【００１７】
前記電極に電気的に接続される可変抵抗物質が前記絶縁性充填部材上に形成される。
【００１８】
本発明の一実施例によると、前記可変抵抗物質は、カルコゲン物質を含むことができる。前記絶縁性充填部材は、前記オーミック膜が酸化される温度よりさらに低い温度範囲で形成されることができる。前記絶縁性充填部材は、６３０℃以下の温度範囲で形成されることができる。前記絶縁性充填部材は４６０℃〜５６０℃の温度範囲で形成されることができる。前記絶縁性の充填部材は、前記オーミック膜の抵抗を４０％以内に変化させるように充分低い温度範囲で形成されることができる。
【００１９】
本発明の一実施例によると、前記絶縁性の充填部材を形成する段階は、前記電極の内部を少なくとも部分的に埋め立てるシリコン膜を形成する段階及び前記電極内部の前記シリコン膜の上部に窒素を供給して前記絶縁性充填部材として機能するシリコン窒化膜を形成する段階を含むことができる。これとは別に、或いはさらに加えて、前記電極内部の前記シリコン膜の上部を酸化させて前記絶縁性の充填部材として機能するシリコン酸化膜を形成する段階を含むことができる。
【００２０】
本発明の一実施例によると、前記絶縁性充填部材を形成する以前に、前記電極内部を部分的に埋め立てる導電性充填部材を形成し、前記絶縁性充填部材は前記導電性充填部材上に形成されて前記電極内部をさらに埋め立てることができる。
【００２１】
前述の本発明の一目的を達成するために、本発明の他の実施例による集積回路メモリセルの製造方法においては、絶縁膜内の開口の側壁上に、そして導電性構造物上に積層されたオーミック膜上に前記開口を貫通して延長されるカップ形状の電極が形成される。前記電極の上部は、前記電極の下部の物質より大きい抵抗を有する物質で形成される。前記電極の内部を、少なくとも部分的に埋め立てる絶縁性充填部材が形成される。前記電極に電気的に接続される可変抵抗物質が前記絶縁性充填部材上に形成される。
【００２２】
前述の本発明の一目的を達成するために、本発明の他の実施例による集積回路メモリセルの製造方法においては、導電性構造物上にオーミック膜が形成される。前記オーミック膜を露出させる開口を有する絶縁膜が形成される。前記開口の側壁及び前記露出されたオーミック膜上にカップ形状の電極が形成される。前記電極の内部を、少なくとも部分的に埋め立てるシリコン充填部材が形成される。前記電極に電気的に接続される可変抵抗物質が前記シリコン充填部材上に形成される。
【００２３】
前述の本発明の他の目的を達成するために、本発明の実施例による集積回路メモリセルは、基板と、前記基板上の導電性構造物と、前記導電性構造物上のオーミック膜と、前記オーミック膜を露出させる開口を有する絶縁膜と、前記開口の側壁及び前記オーミック膜上のカップ形状の電極と、前記電極の内部を部分的に埋め立てるポリシリコン膜と、前記電極の内部をさらに埋め立て、前記ポリシリコン膜上に形成された絶縁性充填部材と、前記絶縁膜及び前記絶縁性充填部材上に形成されて前記電極に電気的に接続された可変抵抗物質と、を含む。
【００２４】
前述の本発明の他の目的を達成するために、本発明の他の実施例による集積回路メモリシールは、基板と、前記基板上の導電性構造物と、前記導電性構造物上のオーミック膜と、前記オーミック膜を露出させる開口を有する絶縁膜と、前記開口の側壁及び前記オーミック膜上に形成され、下部の物質に比べて上部の物質がさらに大きい抵抗を有するカップ形状の電極と、前記電極の内部を少なくとも部分的に埋め立てる絶縁性充填部材と、前記絶縁性充填部材上に形成されて前記電極に電気的に接続された可変抵抗物質と、を含む。
【発明の効果】
【００２５】
本発明の実施例によると、下部電極は、下部に比べて上部の抵抗が大きい値を有するため、前記下部電極とオーミック膜との間の境界面の抵抗は、前記下部電極と可変抵抗物質膜との間の境界面の抵抗に比べて、はるかに小さい値を有し、従って前記集積回路メモリセルの動作の特性が向上されることができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付図面を参照しつつ、本発明の実施例による集積回路メモリセル及びその製造方法について詳細に説明するが、本発明が下記の実施例に制限されず、該当分野において通常の知識を有する者であれば、本発明の技術的思想の範囲内で本発明を多様な形態で具現することができる。添付図面において、基板、層（膜）、電極、領域、パッド、パターン、または構造物のサイズは本発明の明確性を期するために実際より拡大して図示したものである。本発明において、各層（膜）、領域、電極、プラグ、パッド、パターン、または構造物が基板、各層（膜）、領域、電極、プラグ、パッド、またはパターンの「上に」、「上部に」、または「下部に」形成されることと言及される場合には各層（膜）、領域、電極、プラグ、パッド、パターン、または構造物が直接、基板、各層（膜）、領域、パッド、またはパターンの上に形成されるか、或いは下に位置することを意味するか、他の層（膜）、他の領域、他のパッド、他の電極、他のパターン、または他の構造物が基板上に追加的に形成されうる。また、物質、ガス、層（膜）、領域、パッド、電極、パターン、または構造物が「予備」、「第１」、「第２」、及び／または「第３」と言及される場合、このような部材を限定するためではなく、ただ各物質、ガス、化合物、層（膜）、領域、電極、プラグ、パッド、パターン、または構造物を区分するためである。よって、「予備」、「第１」、「第２」、及び／または「第３」は、物質、ガス、層（膜）、領域、電極、プラグ、パッド、パターン、または構造物について各々選択的に、または交換的に使用できる。他方、実質的に同一または類似の構成部材については同一の参照符号を使用する。
【００２７】
本発明の実施例は、次のような事実の発見に基づいても考案された。つまり、図１〜図８を参照して記述された相変化メモリ装置の従来の製造方法においては、充填部材１７０を形成することに使用され、また開口１１７内に側壁スペーサー１５５を形成することに使用される高温加熱工程がオーミック膜１４９に損傷を与えて、例えばその厚さを減少させる。オーミック膜１４９が被る損傷は抵抗において４０％の変化をもたらして、これは前記メモリセルの動作特性を低下させる結果をもたらす。
【００２８】
図９は、図１〜図８を参照して説明した従来の方法によって相変化メモリ装置を製造する過程において損傷を被ったオーミック膜を説明するための電子顕微鏡の写真である。図９を参照すると、従来の充填部材（例えば、充填部材１７０）と側壁スペーサー（例えば、スペーサー１５５）を形成する工程によって、前記オーミック膜がＡ領域において低下された厚さを有し、これによって低下された電気的特性を有することがわかる。図１０は、図３〜図４を参照して説明した従来の方法による側壁スペーサーを製造する工程により、Ｂ領域において厚さが減少されたオーミック膜を説明するための電子顕微鏡の写真である。図１１は、図６〜図７を参照して説明した従来の方法による充填部材を製造する工程により、Ｃ領域において図１０のオーミック膜がさらに損傷を被ったことを説明するための電子顕微鏡の写真である。前記オーミック膜の厚さは、側壁スペーサーを形成する工程に比べ、前記充填部材を形成する工程においてさらに低下されるということがわかる。
【００２９】
これとは対照的に、本発明の多様な実施例によると、オーミック膜の厚さの低下を減少／防止しつつ充填部材を形成する。より具体的に、本発明の実施例によると、絶縁充填部材が前記オーミック膜の抵抗を実質的に変化させないほど充分に低い温度の範囲内でカップ形状の電極の内部に形成される。ここで使用されるカップ形状の電極は、リセスされた中央部を有する断面形状であるならば、どのような形状でもいい。このような形状としては、円形、楕円形、四角形、正方形、アーチと直線の組合せなどを該当させることができるが、必ずしもこれに限定されず、均一でない断面アウトライン（ｏｕｔｌｉｎｅ）もこれに含むことができる。
【００３０】
図１２は、本発明の実施例によって構成された集積回路メモリセルを説明するための断面図である。図１２を参照すると、前記メモリセルは不純物領域２０５を有する基板２００を含む。第１絶縁膜２１２が基板２００上に形成される。垂直型ダイオード２４５が第１絶縁膜２１２の、少なくとも一部を貫通して延長され、不純物領域２０５に電気的に接続される。垂直型ダイオード２４５は、第１不純物タイプを有する下部領域２４８と、これに反する第２不純物タイプを有する上部領域２４６を含む。オーミック膜２４９は、垂直型ダイオード２４５の上部表面に電気的に接続され、これに直接接触することができる。
【００３１】
第２絶縁膜２２２は、第１絶縁膜２１２上に形成され、オーミック膜２４９に実質的にアラインされる開口を有する。スペーサー２５５は、第２絶縁膜２２２の開口の側壁に沿って延長される。カップ形状の下部電極２６５は、スペーサー２５５上において前記開口の側壁に沿って、そしてオーミック膜２４９上に形成される。第１絶縁膜２１２及び第２絶縁膜２２２のみが図示されているが、当業者であるならば、１つ或いは２つ以上の絶縁膜が使用できることがよくわかるだろう。
【００３２】
充填部材２７７は、下部電極２６５の内部２６９を埋め立てる。充填部材２７７は、オーミック膜２４９の抵抗を実質的に変化させない温度の範囲内で形成される。充填部材２７７は、充填部材２７７が形成される以前と以後において、オーミック膜２４９の抵抗が４０％よりさらに大きく変化しないように、充分小さい温度範囲で形成される。本発明の実施例によると、充填部材２７７は、オーミック膜２４９が酸化される温度より低い温度で形成される。本発明の実施例によると、充填部材２７７は６３０℃より低い温度で形成されて、４６０℃〜５６０℃の間の温度範囲で形成される。
【００３３】
充填部材２７７は、下部電極２６５の内部２６９を部分的に埋め立てる第１充填部材２７７ａ、下部電極２６５の内部２６９を、少なくとも部分的に埋め立て、或いは残り部分を完全に埋め立てることができる第２充填部材２７７ｂを含む。第１充填部材２７７ａはドーピングされたシリコン、或いはドーピングされていないシリコンのようなシリコンを含むことができ、これによって、４６０℃〜５６０℃の間の温度の範囲内で形成されることができる。第２充填部材２７７ｂは、シリコン窒化物及び／またはシリコン酸化物を含むことができる。図２５〜図２７を参照にして、以後説明するが、第２充填部材２７７ｂは第１充填部材２７７ａの上部を酸化させることで、第１充填部材２７７ａの上部に窒素を供給することで、及び／または第１充填部材２７７ａ上に第２充填部材２７７ｂを蒸着させることで形成されることができる。
【００３４】
可変抵抗物質膜２８０は、第２絶縁膜２２２の上部表面、スペーサー２５５及び第２充填部材２７７ｂ上に形成され、下部電極２６５に電気的に接続される。可変抵抗物質膜２８０は、例えば、ゲルマニウムＧｅ、アンチモンＳｂ、及び／またはテルリウムＴｅを含むカルコゲン物質のような相変化物質を含むことができる。上部電極２９０は、可変抵抗物質膜２８０上に形成される。
【００３５】
続いて、図１２を参照すると、カップ形状の下部電極２６５の底の表面がオーミック膜２４９と接触し、カップ形状の下部電極２６５の側壁２６５の側壁の上部表面が可変抵抗物質膜２８０と接触することがわかる。これにより、下部電極２６５は、オーミック膜２４９とはより大きい電気的接触を有し、下部電極２６５は可変抵抗物質２８０と相対的に非常に小さい電気的接触を有することになって前記集積回路メモリセルは、向上された動作の特性を有することができる。
【００３６】
図９２は本発明の実施例に従い、電極７６５の内部の表面７６９を埋め立てる第１充填部材７７７ａ及び第２充填部材７７７ｂを有し、図１２のカップ形状の下部電極２６５と類似した構成を有するカップ形状の電極７６５の拡大された断面図である。
【００３７】
図１３は、本発明の他の実施例による集積回路メモリセルを説明するための断面図である。図１３のメモリセルは、後述するように、カップ形状の下部電極が多少異なって構成されているという事実以外には、図１２のメモリセルと同一の構成要素を含む。
【００３８】
図１３を参照すると、カップ形状の下部電極２６７は、オーミック膜２４９と可変抵抗物質膜２８０との間に電気的に接続され、スペーサー２５５の側壁に沿って延長される。下部電極２６７は、少なくとも部分的に第１充填部材２７７ａ及び第２充填部材２７７ｂで埋め立てる。
【００３９】
下部電極２６７の上部２６７ｂは、下部電極２６７の下部２６７ａに比べ、はるかに大きい抵抗を有する。下部電極２６７の上部２６７ｂに窒素が供給され、下部２６７ａに比べて大きい抵抗を有することができる。例えば、下部２６７ａは金属を含むことができ、上部２６７ｂは金属窒化物を含むことができる。窒素はプラズマ窒化処理を通じて上部２６７ｂに供給されることができる。これとは別に、或いはこれに加えて、下部２６７ａに比べて大きい抵抗を有する物質を使用して下部２６７ａ上に上部２６７ｂを蒸着することができる。
【００４０】
下部電極２６７の上部２６７ｂは、下部２６７ａに比べて大きい抵抗を有するため、下部電極２６７とオーミック膜２４９との間の境界面の抵抗は、下部電極２６７と可変抵抗物質膜２８０との間の境界面の抵抗に比べてはるかに小さい値を有し、これによって前記集積回路メモリセルの動作の特性が向上されることができる。
【００４１】
図９３は、上部７６７ｂに比べて小さい抵抗を有する下部７６７ａを有し、図１３のカップ形状の下部電極２６７と類似した構成を有するカップ形状の下部電極７６７の拡大断面図である。
【００４２】
図１４〜図２８は、本発明の実施例によって、図１３の集積回路メモリセルのような集積回路メモリセルの製造方法を説明するための断面図である。
【００４３】
図１４〜図１５を参照すると、不純物のイオンを基板２００にイオン注入することで不純物領域２０５を形成する。第１絶縁膜２１０が基板２００と不純物領域２０５上に形成される。第２絶縁膜２２０が第１絶縁膜２１０上に形成される。第１絶縁膜２１０及び第２絶縁膜２２０はシリコン酸化物及び／またはシリコン窒化物を使用して形成されることができる。第１絶縁膜２１０及び第２絶縁膜２２０のみが図示されているが、当業者なら１つ或いは２つ以上の絶縁膜がこれに代わって使用できることがわかるだろう。
【００４４】
図１６〜図１７を参照すると、第１絶縁膜２１０及び第２絶縁膜２２０がパターニングされて不純物領域２０５の、少なくとも一部を露出させる開口２１５を形成し、パターニングされた第１絶縁膜２１２及び第２絶縁膜２２２を形成する。例えば、第２絶縁膜２２０上に開口２１５の位置を定義するためのマスクを形成し、前記マスクを使用して第１絶縁膜２１０及び第２絶縁膜２２０をエッチングして開口２１５を形成することができる。シリコン膜２４０が形成されて、開口２１５を少なくとも部分的に埋め立て、例えば露出された不純物領域２０５をシード膜として使用する選択的エピタキシャル成長ＳＥＧ工程及び／または開口２１５内にシリコン膜２４０の蒸着工程を通じて形成されることができる。
【００４５】
図１８〜図１９を参照すると、シリコン膜２４０がエッチバック工程のような工程を通じて開口２１５内にリセスされたシリコン膜２４２を形成し、リセスされたシリコン膜２４２の上部表面を露出させる開口２１７を形成する。第１導電型の不純物イオン（例えば、Ｎタイプのイオン）をリセスされたシリコン膜２４２の下部領域２４８にイオン注入或いは供給し、これに反する第２導電型の不純物イオン（例えば、Ｐタイプのイオン）をリセスされたシリコン膜２４２の上部領域２４６にイオン注入或いは供給することで、垂直型セルダイオード２４５をリセスされたシリコン膜２４２に形成する。
【００４６】
図２０を参照すると、オーミック膜２４９をダイオード２４５の露出された上部表面上に開口２１７を通じて形成する。オーミック膜２４９は、金属シリサイドを使用して形成されることができる。例えば、チタニウムＴｉ、チタニウム窒化物ＴｉＮ、コバルトＣｏを、例えば４６０℃の温度でダイオード２４５の露出された上部表面に蒸着することでオーミック膜２４９を形成することができる。
【００４７】
図２１〜図２２を参照すると、絶縁性スペーサー膜２５０を開口２１７の側壁及びオーミック膜２４９上に形成する。スペーサー膜２５０はシリコン窒化物を、例えば少なくとも６３０℃の温度で蒸着させることで形成することができる。スペーサー２５２は、スペーサー２５０を平坦化することで、開口２１７の側壁に沿って形成させて、第２絶縁膜２２２の上部表面を露出させる。そして、スペーサー膜２５０の一部を非等方性エッチング工程などを通じて除去することで、オーミック膜２４９の中央部を露出させる。これによって、スペーサー２５２は、オーミック膜２４９の周辺部から開口２１７の側壁の、少なくとも一部に沿って延長される。
【００４８】
図２３〜図２５を参照すると、下部電極膜２６０を第２絶縁膜２２２の上部表面上に、そして開口２１７を通じてスペーサー２５２の側壁及びオーミック膜２４９の露出された中央部上に形成する。これによって、下部電極膜２６０は、オーミック膜２４９の露出された部分全域に渡って延長され、スペーサー２５２の側壁の、少なくとも一部に沿って上へ延長されてカップ形状を形成する。開口２１７の下部電極膜２６０の内部が、充填膜２７０によって埋め立てられるか、或いは少なくとも部分的に埋め立てられる。充填膜２７０は、ドーピングされた、或いはドーピングされていないポリシリコンを使用して形成されることができる。
【００４９】
充填膜２７０は、オーミック膜２４９の抵抗を実質的に変化させないように、充分に低い温度の範囲内で形成させることができる。例えば、充填膜２７０は、充填膜２７０が形成される以前と以後において、オーミック膜２４９の抵抗が４０％よりさらに大きく変化しないように、充分に小さい温度範囲で形成される。本発明の実施例によると、充填膜２７０は、オーミック膜２４９が酸化される温度より低い温度で形成される。本発明の実施例によると、充填膜２７０は６３０℃より低い温度で形成されて、４６０℃〜５６０℃の間の温度範囲で形成される。
【００５０】
充填膜２７０と下部電極膜２６０は、平坦化されて第２絶縁膜２２２が上部表面を露出させ、これより充填部材２７５及びカップ形状の下部電極２６５を形成する。第２絶縁膜２２２の上部表面は充填部材２７５及びカップ形状の下部電極２６５を形成する過程でリセスされることができる。
【００５１】
図２６を参照すると、充填部材２７５を変形して絶縁性上部２７７ｂと導電性下部２７７ａを有する変形された充填部材２７７を形成するための追加工程が随行される。
【００５２】
本発明の実施例によると、充填部材２７７の上部２７７ｂに、例えばプラズマ窒化処理を通じて、窒素を供給してシリコン窒化物絶縁体を形成する。前記プラズマ窒化処理工程の間、窒素は下部電極２６５の上部にも供給されることができる。これによって、下部電極が例えば、チタニウムＴｉのような金属を含む場合、前記プラズマ窒化処理によって下部電極２６５の上部にチタニウム窒化物ＴｉＮのような金属窒化物が形成されることができる。前記プラズマ窒化処理工程により、下部電極２６５に流入される前記窒素の、少なくとも一部は、例えばアルゴンＡｒスパッタリング工程によって除去されることができる。
【００５３】
本発明の他の実施例によると、充填部材２７５の上部２７７ｂが酸化されてシリコン酸化物絶縁体を形成する。前記酸化工程の間、下部電極２６５の上部も、やはり酸化することができる。よって、下部電極２６５がチタニウムＴｉのような金属を含む場合、前記酸化工程によりチタニウム酸化物ＴｉＯｘのような金属酸化物が下部電極２６５の上部に形成されることができる。下部電極２６５の前記酸化物の、少なくとも一部は、例えばアルゴンＡｒスパッタリング工程を随行することで除去されることができる。
【００５４】
本発明の他の実施例によると、充填部材２７５がリセスされて、図２６に図示された導電性下部２７７ａのみが残留することができる。その後、絶縁性上部２７７ｂを導電性下部２７７ａ上に蒸着して下部電極２６５の内部を埋め立てるか、或いは少なくとも部分的に埋め立てることができる。例えば、絶縁膜を第２絶縁膜２２２の上部表面上に形成し、導電性下部２７７ａ上の下部電極２６５の内部を埋め立てることができる。前記絶縁膜は、例えばシリコン酸化物及び／またはシリコン窒化物を含むことができる。前記絶縁膜は平坦化されて、第２絶縁膜２２２の上部表面及び下部電極２６５の上部表面を露出させる。
【００５５】
図２７を参照すると、上部２６７ｂが下部２６７ａに比べて大きな抵抗を有するように下部電極２６７が形成される。本発明の実施例によると、下部電極２６７の上部２６７ｂに窒素を供給して、上部２６７ｂの抵抗を下部２６７ａの抵抗に比べて相対的に増加させる。よって、下部電極２６５が金属を含む場合、上部２６７ｂは金属窒化物を含むことができる。前記窒化工程は充填部材２７７の上部２７７ｂに窒素を供給するために遂行されることと実質的に同一であるか、或いはこれに加えて追加的に遂行されることができる。
【００５６】
本発明の実施例によると、図２６の下部電極２６５の上部は、例えばエッチング工程で除去されることができ、この際、図２７の下部２６７ａは残留できる。下部電極２６７の上部２６７ｂは、その後、下部２６７ａを構成する物質に比べて高い抵抗を有する物質を下部２６７ａ上に蒸着することで形成することができる。
【００５７】
図２８を参照すると、可変抵抗物質膜２８０を第２絶縁膜２２２の上部表面、スペーサー２５５、及び第２充填部材２７７ｂの上部表面上に形成し、下部電極２６７の上部２６７ｂに電気的に接続される。可変抵抗物質膜２８０は、例えばゲルマニウムＧｅ、アンチモンＳｂ、及び／またはテルリウムＴｅを含むカルコゲン物質のような相変化物質を使用して形成されることができる。
【００５８】
下部電極２６７の上部２６７ｂは下部２６７ａに比べて大きい抵抗を有しているため、下部電極２６７とオーミック膜２４９との間の境界面の抵抗は、下部電極２６７と可変抵抗物質膜２８０との間の境界面の抵抗に比べて、はるかに小さい値を有し、よって前記集積回路メモリセルの動作の特性が向上されることができる。
【００５９】
図２９〜図３７は、本発明の他の実施例による集積回路メモリセルの製造方法を説明するための断面図である。図２９〜図３７は、図１４〜図２０に図示された構成要素と類似のものを含んでおり、これによって、同一の参照附合を付与する。説明は後述するが、図１５〜図１６にはダイオード２４５とオーミック膜２４９が第１絶縁膜２１０及び第２絶縁膜２２０を貫通する開口２１５内に形成されるが、図３０〜図３６においては、ダイオード２４５とオーミック膜２４９は、オーミック膜２４９を露出させる開口２１７を有する第２絶縁膜２２０を形成する前に、パターニングされた第１絶縁膜２１２の開口内に形成される。
【００６０】
図２９〜図３１を参照すると、不純物イオンを半導体基板２００にイオン注入することで、不純物領域２０５を形成する。第１絶縁膜２１０は、シリコン酸化膜及び／またはシリコン窒化膜を蒸着させるなどの方法で、基板２００と不純物領域２０５上に形成される。第１絶縁膜２１０はパターニングされて、不純物領域２０５の、少なくとも一部を露出させる開口２１３を有するパターニングされた第１絶縁膜２１２を形成する。例えば、開口２１３の位置を定義するためのマスクを第１絶縁膜２１０に形成し、前記マスクを使用して第１絶縁膜２１０をエッチングすることで開口２１３を形成することができる。
【００６１】
図３２を参照すると、シリコン膜２４１が開口２１３を、少なくとも部分的に埋め立てるように形成される。シリコン膜２４１は、不純物領域２０５をシード膜として使用する選択的エピタキシャル成長ＳＥＧ工程及び／またはシリコン膜２４１を開口２１５内に蒸着する工程を通じて形成されることができる。
【００６２】
図３３を参照すると、シリコン膜２４１を平坦化してパターニングされた第１絶縁膜２１２の上部表面を露出させ、シリコン膜２４２を形成する。
【００６３】
図３４〜図３５を参照すると、ダイオード２４５の下部領域２４８に第１導電型の不純物イオン（例えば、Ｎタイプのイオン）をイオン注入するか、或いは他の方法で供給し、ダイオード２４５の上部領域２４６に、これに反する第２導電型の不純物イオン（例えば、Ｐタイプのイオン）をイオン注入するか、或いは他の方法で供給してシリコン膜２４２に垂直型セルダイオード２４５を形成する。オーミック膜２４９は、ダイオード２４５の上部領域２４６上に形成される。上部領域２４６の上部表面は、オーミック膜２４９が形成される前に、パターニングされた第１絶縁膜２１２の上部表面の下にリセスされることができる。例えば、チタニウムＴｉ、チタニウム窒化物ＴｉＮ、及び／またはコバルトＣｏを４６０℃の温度でダイオード２４５の露出された上部表面上に蒸着することで、金属シリサイドを含むオーミック膜２４９を形成することができる。
【００６４】
図３６〜図３７を参照すると、第２絶縁膜２２０をパターニングされた第１絶縁膜２１２とオーミック膜２４９上に形成する。これは、例えばシリコン酸化膜及び／またはシリコン窒化膜を蒸着するなどの方法で形成させることができる。第２絶縁膜２２０をパターニングして、オーミック膜２４９の、少なくとも一部を露出させる開口２１７を有するパターニングされた第２絶縁膜２２２を形成する。
【００６５】
図２１〜図２８を参照しつつ説明した方法を図３７の構造物に使用して、本発明の実施例による集積回路メモリセルを製造することができる。
【００６６】
図３８は、本発明の実施例による図１３のメモリセルを含むダイオード型ＰＲＡＭ装置を説明するための断面図である。図３８を参照すると、前記ダイオード型ＰＲＡＭ装置は、半導体基板３００に不純物イオンを注入して形成された不純物領域３０５を含む。第１絶縁膜３１２は、基板３００上に形成される。垂直型ダイオード３４５は、第１絶縁膜３１２の、少なくとも一部を貫通して延長され、不純物領域３０５に電気的に接続される。各々の垂直型ダイオード３４５は第１不純物タイプの下部領域３４８と、これに反する第２不純物タイプの上部領域３４６を含む。オーミック膜３４９は垂直型ダイオード３４５上に電気的に接続されて、垂直型ダイオード３４５のすぐ上に形成されることができる。
【００６７】
第２絶縁膜３２２は、第１絶縁膜３１２上に形成され、オーミック膜３４９と実質的にアラインされる開口を有する。スペーサー３５５は第２絶縁膜３２２内の開口の側壁に沿って延長される。カップ形状の下部電極３６５は、オーミック膜３４９の一部上に、そしてスペーサー３５５に沿って上に延長される。
【００６８】
充填部材３７７は下部電極３６５の内部３６９を埋め立てる。 充填部材３７７は、オーミック膜３４９の抵抗を実質的に変化させない、充分に低い温度範囲内で形成される。充填部材３７７は、充填部材３７７が形成される以前と以後において、オーミック膜３４９の抵抗が４０％よりさらに大きく変化しないように、充分に小さい温度範囲で形成される。本発明の実施例によると、充填部材３７７はオーミック膜３４９が酸化される温度より低い温度で形成される。本発明の実施例によると、充填部材３７７は６３０℃より低い温度で形成されて、４６０℃〜５６０℃の間の温度範囲で形成される。
【００６９】
充填部材３７７は、下部電極３６５の内部３６９を部分的に埋め立てる第１充填部材３７７ａ、下部電極３６５の内部３６９を、少なくとも部分的に埋め立て、或いは残り部分を完全に埋め立てることもできる第２充填部材３７７ｂを含む。第１充填部材３７７ａ及び第２充填部材３７７ｂは、前述の充填部材２７７ａ、２７７ｂに対する説明と類似であるため、これについての説明は省略する。
【００７０】
可変抵抗物質膜３８０は、第２絶縁膜３２２の上部表面、スペーサー３５５、及び第２充電部材３７７ｂ上に形成され、下部電極３６５に電気的に接続される。可変抵抗物質膜３８０は、例えばゲルマニウムＧｅ、アンチモンＳｂ、及び／またはテルリウムＴｅを含むカルコゲン物質のような相変化物質を含むことができる。上部電極３９０は、可変抵抗物質膜３８０上に形成される。第３絶縁膜４０２は前記結果物上に形成される。
【００７１】
導電性コンタクト４１０は、第３絶縁膜４０２を貫通して延長されて、上部電極３９０と接触する。ビットラインのような導電性ライン４２０は、導電性コンタクト４１０上に形成される。第４絶縁膜４３２は、第３絶縁膜４０２と導電性ビットライン４２０の上部全域に渡って延長される。
【００７２】
導電性コンタクト４４０は、第１絶縁膜３１２、第２絶縁膜３２２、第３絶縁膜４０２、及び第４絶縁膜４３２を貫通して延長されて、基板３００に接触する。ワードラインのような導電性ライン４５０は導電性コンタクト４４０上に形成される。
【００７３】
第１絶縁膜３１２、第２絶縁膜３２２、第３絶縁膜４０２、及び第４絶縁膜４３２は、シリコン酸化物及び／またはシリコン窒化物を含むことができる。４つの絶縁膜（３１２、３２２、４０２、４３２）が図示されているが、当業者なら、何個の絶縁膜が使用されても構わないことがよく分かるだろう。
【００７４】
図３９は、本発明の他の実施例によるダイオード型ＰＲＡＭ装置を説明するための断面図である。図３９のダイオード型ＰＲＡＭ装置は、下部電極３６７が図１３の下部電極２６７に関連して記述した構造に対応する構造を有し、図２７に関連して記述した１つ、或いはそれ以上の工程を通じて形成されるという点において、図３８のダイオード型ＰＲＡＭ装置とは異なる。よって、下部電極３６７は、下部３６７ａと上部３６７ｂを有し、上部３６７ｂは下部３６７ａに比べて高い抵抗を有する物質を含む。
【００７５】
図４０は、本発明の他の実施例によるトランジスタ型ＰＲＡＭ装置を説明するための断面図である。図４０のトランジスタ型ＰＲＡＭ装置は、トランジスタの端子に電気的に接続される可変抵抗物質膜を含む。図４０を参照すると、前記トランジスタ型ＰＲＡＭ装置は、基板５００の素子分離領域５０２の間に形成されたソース領域５０５及びドレイン領域５０７を含む。ゲート構造物５１０がソース領域５０５及びドレイン領域５０７の間の基板５００のチャンネル領域に形成される。ゲート構造物５１０は各キャッピング膜５１６、ゲート５１４、及びトンネル絶縁膜５１２を含む。側壁スペーサー５１８がゲート構造物５１０と第１絶縁膜５２２との間に形成される。第１絶縁膜５２２は、素子分離領域５０２、ソース領域 ５０５及びドレイン領域５０７、ゲート構造物５１０の上部全域に渡って延長される。
【００７６】
導電性コンタクト５３２は、第１絶縁膜５２２内の開口５２５を貫通して延長されて、ソース領域５０５及びドレイン領域５０７中の１つのタイプと接触する。導電性パッド５４２は、コンタクト５３２と第１絶縁膜５２２の上部表面上に形成される。また、他の導電性コンタクト５３４は、第１絶縁膜５２２内の開口５２７を貫通して延長して、ソース領域５０５及びドレイン領域５０７中の他のタイプと接触する。導電性ライン５４４は、導電性コンタクト５３４上に形成される。
【００７７】
第２絶縁膜５５２は、第１絶縁膜５２２、導電性パッド５４２、及び導電性ライン５４４の上部全域に渡って延長される。第３絶縁膜５６２は、第２絶縁膜５５２上に形成される。開口５６５は、第３絶縁膜５６２、第２絶縁膜５５０の一部を貫通して延長されて、コンタクトパッド５４２の上部に及ぶ。オーミック膜５８５は開口５６５内のコンタクトパッド５４２が上部表面に電気的に接続されてこれらに直接接触することができる。
【００７８】
スペーサー５９５は、開口５６５の側壁に沿って、オーミック膜５８５の周辺領域より延長される。カップ形状の下部電極６０５は、オーミック膜５８５の上部表面全域に渡ってスペーサー５９５に沿って上に延長される。
【００７９】
充填部材６１７は下部電極６０５の内部６０９を埋め立てる。充填部材６１７は、オーミック膜５８５の抵抗を実質的に変化させない温度の範囲で形成される。充填部材６１７は、充填部材６１７が形成される以前と以後において、オーミック膜５８５の抵抗が４０％よりさらに大きく変化しないように、充分に小さい温度範囲で形成される。本発明の実施例によると、充填部材６１７は、オーミック膜５８５が酸化される温度より低い温度で形成される。本発明の実施例によると、充填部材６１７は６３０℃より低い温度で形成されて、４６０℃〜５６０℃の間の温度範囲で形成される。
【００８０】
充填部材６１７は、下部電極６０５の内部６０９を部分的に埋め立てる第１充填部材６１７ａ、下部電極６０５の内部６０９を少なくとも部分的に埋め立て、或いは残り部分を完全に埋め立てることもできる第２充填部材６１７ｂを含む。第１充填部材６１７ａ及び第２充填部材６１７ｂは、前述の充填部材２７７ａ、２７７ｂに対する説明と類似であるため、重複される説明は省略する。
【００８１】
可変抵抗物質膜６２０は、第３絶縁膜５６２の上部表面、スペーサー５９５及び第２充填部材６１７ｂの上部表面上に形成され、下部電極６０５に電気的に接続される。可変抵抗物質膜６２０は、例えばゲルマニウムＧｅ、アンチモンＳｂ、及び／またはテルリウムＴｅを含むカルコゲン物質のような相変化物質を含むことができる。上部電極６３０は、可変抵抗物質膜６２０上に形成される。第４絶縁膜６４２は、第３絶縁膜５６２及び上部電極６３０上に全域に渡って延長される。４つの絶縁膜５２２、５５２、５６２、６４２のみが図示されているが、当業者なら何個の絶縁膜がこれに代わって使用されても構わないことがわかるだろう。
【００８２】
導電性コンタクト６５０は、第４絶縁膜６４２内の開口６４５を貫通して延長されて、上部電極６３０と接触する。導電性ライン６６０は、導電性コンタクト６５０上に形成される。
【００８３】
図４１は、本発明の他の実施例によるとトランジスタ型ＰＲＡＭ装置を説明するための断面図である。図４１のトランジスタ型ＰＲＡＭ装置は、下部電極６０７が、図１３の下部電極２６７に関連して記述した構造に対応する構造を有し、図２７に関連して記述した１つ或いはそれ以上の工程を通じて形成されるという点において、図４０のトランジスタ型ＰＲＡＭ装置とは異なる。従って、下部電極６０７は、下部６０７ａと上部６０７ｂを有し、上部６０７ｂは、下部６０７ａに比べて高い抵抗を有する物質を含む。
【００８４】
図４２〜図６２は、本発明の実施例によるダイオード型ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【００８５】
図４２〜図５６に図示された方法と結果構造物は、図１４〜図２８に図示された装置を２つ有するという点を除いては、図１４〜図２８に図示されたものと実質的に同一であるか、或いは非常に類似である。従って、図４２〜図５６の構成要素は、「３００」番台の参照符号を有し、図１４〜図２８に図示された構成要素と同一の「１０」番台及び「１」番台の参照符号を有する。例えば、図４２〜図５６の半導体基板３００は、図１４〜図２８の半導体基板２００と実質的に同一である。従って、図１４〜図２８を参照に説明した内容は、図４２〜図５６に図示された構造物及びこれの形成方法に適用され、ここでは、重複される説明は省略する。
【００８６】
図５７を参照すると、第３絶縁膜４０２が、第２絶縁膜３２２、上部電極３９０、及び可変抵抗物質膜３８０上に形成される。開口４０５が第３絶縁膜４０２内に定義されて上部電極３９０の、少なくとも一部を露出させる。
【００８７】
図５８〜図５９を参照すると、導電性コンタクト４１０が第３絶縁膜４０２を貫通して延長され、上部電極３９０と接触する。ビットラインのような導電性ライン４２０が導電性コンタクト４１０と第３絶縁膜４０２上に形成される。
【００８８】
図６０〜図６１を参照すると、第４絶縁膜４３２が図５９の結果構造物上に形成される。第４絶縁膜４３２、第３絶縁膜４０２、第２絶縁膜３２２、及び第１絶縁膜３１２を貫通する開口４３５を形成して基板３００のアクティブ領域を露出させる。導電性コンタクト４４０が開口４３５に形成されて、基板３００の前記アクティブ領域に接触する。
【００８９】
図６２を参照すると、ワードラインのような導電性ライン４５０が第４絶縁膜４３２及び導電性コンタクト４４０上に形成される。
【００９０】
図６３〜図７１は、本発明の実施例によるダイオード型ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【００９１】
図６３〜図７１は、図４２〜図４８に図示された構成要素と非常に類似である。後に説明するが、図４５〜図４８に図示されたダイオード３４５とオーミック膜３４９は、第１絶縁膜３１２及び第２絶縁膜３２２を貫通する開口３１７内に形成されるが、図６６〜図７０において、ダイオード３４５とオーミック膜３４９は、第２絶縁膜３２０が形成される以前に、第１絶縁膜３１２内の開口３１３内に形成される。
【００９２】
図６３〜図６５を参照すると、基板３００に不純物イオンを注入して不純物領域３０５を形成する。第１絶縁膜３１０が基板３００と不純物領域３０５上に形成される。第１絶縁膜２１０はパターニングされて、不純物領域３０５の、少なくとも一部を露出させる開口３１３を有するパターニングされた第１絶縁膜を形成する。例えば、開口３１３の位置を定義するためのマスクを第１絶縁膜３１０を形成し、前記マスクを使用して第１絶縁膜３１０をエッチングすることで、開口３１３を形成することができる。
【００９３】
図６６を参照すると、シリコン膜３４１が開口３１３を、少なくとも部分的に埋め立てるように形成される。シリコン膜３４１は、不純物領域３０５をシード膜として使用する選択的エピタキシャル成長ＳＥＧ工程及び／またはシリコン膜３４１を開口３１５内に蒸着する工程を通じて形成されることができる。
【００９４】
図６７を参照すると、シリコン膜３４１を平坦化してパターニングされた第１絶縁膜３１２の上部表面を露出させてシリコン膜３４２を形成する。
【００９５】
図６８〜図６９を参照すると、シリコン膜３４２の下部領域３４８に第１導電型の不純物イオン（例えば、Ｎタイプのイオン）をイオン注入するか、或いは他の方法で供給し、シリコン膜３４２の上部領域３４６に、これに反する第２導電型の不純物イオン（例えば、Ｐタイプのイオン）をイオン注入するか、或いは他の方法で供給し、シリコン膜３４２に垂直型セルダイオード３４５を形成する。
【００９６】
オーミック膜３４９は、ダイオード３４５の上部領域３４６上に形成される。上部領域３４６の上部表面は、オーミック膜３４９が形成される前に、パターニングされた第１絶縁膜３１２の上部表面の下にリセスされることができる。例えば、チタニウムＴｉ、チタニウム窒化物ＴｉＮ、及び／またはコバルトＣｏを４６０℃の温度でダイオード３４５の露出された上部表面上に蒸着することで、金属シリサイドを含むオーミック膜３４９を形成することができる。
【００９７】
図７０〜図７１を参照すると、第２絶縁膜３２０をパターニングされた第１絶縁膜３１２とオーミック膜３４９上に形成する。第２絶縁膜２２０をパターニングして、オーミック膜３４９の、少なくとも一部を露出させる開口３１７を有するパターニングされた第２絶縁膜３２２を形成する。
【００９８】
図４９〜図６２を参照して、説明した方法を図７１の構造物に使用して、本発明の実施例によるダイオード型ＰＲＡＭ装置を製造することができる。
【００９９】
図７２〜図９１は、本発明の実施例による、図４０及び図４１に図示された装置のようなトランジスタ型ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【０１００】
図７２〜図７３を参照すると、素子分離領域５０２が半導体基板５００に形成される。ソース領域５０５及びドレイン領域５０７が不純物イオン注入工程を通じて基板５００に形成される。ゲート構造物５１０がソース領域５０５及びドレイン領域５０７の間のチャンネル領域上に形成される。ゲート構造物５１０は、ゲート絶縁膜５１２、ゲート膜５１４、及びキャッピング膜５１６を蒸着し、パターニングすることで形成されることができる。側壁スペーサー５１８がゲート構造物５１０の側壁上に形成される。
【０１０１】
図７４〜図７５を参照すると、第１絶縁膜５２０が図７３の構造物上に形成される。開口５２５，５２７が第１絶縁膜５２２を貫通して形成されて基板５００のソース領域５０５及びドレイン領域５０７を露出させる。
【０１０２】
図７６を参照すると、導電性コンタクト５３２が開口５２５を貫通して延長され、ソース領域５０５及びドレイン領域５０７中の１つのタイプと接触する。コンタクトパッド５４２は導電性コンタクト５３２及び第１絶縁膜５２２上に形成される。導電性コンタクト５３４は開口５２７を貫通して延長され、ソース領域５０５及びドレイン領域５０７の他のタイプと接触する。導電性ライン５４４は、導電性コンタクト５３４と第１絶縁膜５２２上に形成される。
【０１０３】
図７７を参照すると、第２絶縁膜５５２が図７６の構造物上に形成される。第３絶縁膜５６０が第２絶縁膜５５２上に形成される。
【０１０４】
図７８〜図７９を参照すると、開口５５５が、第３絶縁膜５６２及び第２絶縁膜５５２の一部を貫通して延長され、これによってコンタクトパッド５４２の、少なくとも一部を露出させる。オーミック膜５８５が開口５５５を貫通してコンタクトパッド５４２の上部表面上に形成される。
【０１０５】
図８０〜図８１を参照すると、スペーサー膜５９０が第３絶縁膜５６２、開口５５５の側壁、及びオーミック膜５８５の露出された部分上に形成される。スペーサー膜５９０が平坦化されて第３絶縁膜５６２の上部表面を露出させ、部分的に除去されてオーミック膜５８５の、少なくとも一部を露出させる。従って、残留するスペーサー５９２は開口５５５の側壁に沿ってオーミック膜５８５の周辺領域より延長される。
【０１０６】
図８２〜図８３を参照すると、下部電極膜６００が第３絶縁膜５６２の上部表面上に、そしてスペーサー５９２上部の開口５５５を貫通して、そしてオーミック膜５８５の露出された部位上に形成される。ドーピングされたシリコン、或いはドーピングされていないシリコンを含む充填部材膜６１０が下部電極膜６００上に形成されて、開口５５５を、少なくとも部分的に埋め立てるか或いは完全に埋め立てる。充填部材膜６１０は、オーミック膜５８５の抵抗が実質的に変化しない、充分に小さい温度範囲で形成される。充填部材６１０は、充填部材膜６１０が形成される以前と以後を比べると、オーミック膜５８５の抵抗が４０％よりさらに大きく変化しないように、充分に小さい温度範囲で形成される。本発明の実施例によると、充填部材膜６１０は、オーミック膜５８５が酸化される温度より低い温度で形成される。本発明の実施例によると、充填部材膜６１０は６３０℃より低い温度で形成されて、４６０℃〜５６０℃の間の温度範囲で形成される。
【０１０７】
図８４〜図８５を参照すると、充填部材膜６１０、下部電極膜６００、及び第３絶縁膜５６２が、例えばエッチング工程などにより部分的に除去されて、開口５５５内に形成された構造物（スペーサー５９４、下部電極６０２、充填部材６１２を含む）の上部が、リセスされた第３絶縁膜５６２の上部表面の上に突出されるようにする。開口５５５から突出された構造物は、以後、平坦化されて、スペーサー５９５、下部電極６０５、充填部材６１５の上部表面は、第３絶縁膜５６２の上部表面と実質的にアラインされる。
【０１０８】
図８６を参照すると、本発明の実施例によると、例えばプラズマ窒化工程などのような工程を通じて、充填部材６１５の上部６１７ｂに窒素を供給して、上部６１７ｂにシリコン窒化物絶縁体を形成する。前記プラズマ窒化工程の間、窒素は下部電極６０５の上部にもやはり供給されることができる。従って、下部電極６０５が例えば、チタニウムＴｉのような金属を含む場合、前記プラズマ窒化処理によって下部電極６０５の上部にチタニウム窒化物ＴｉＮのような金属窒化物が形成されることができる。前記プラズマ窒化処理工程によって下部電極６０５に流入される前記窒素の、少なくとも一部は、例えばアルゴンＡｒスパッタリング工程によって除去されることができる。
【０１０９】
本発明の他の実施例によると、充填部材６１７の上部６１７ｂが酸化されてシリコン酸化物絶縁体を形成する。前記酸化工程の間、下部電極６０５の上部もやはり酸化されることができる。従って、下部電極６０５がチタニウムＴｉのような金属を含む場合、前記酸化工程によりチタニウム酸化物ＴｉＯｘのような金属酸化物が下部電極６０５の上部に形成されることができる。下部電極６０５の前記酸化物の、少なくとも一部は、例えばアルゴンＡｒスパッタリング工程を遂行することによって除去されることができる。
【０１１０】
図８７を参照すると、下部電極６０５に追加的な工程を遂行して下部６０７ａに比べて高い抵抗を有する上部６０７ｂを有する下部電極６０７を形成することができる。本発明の実施例によると、下部電極６０７の上部６０７ｂに窒素を供給して、上部６０７ｂの抵抗を下部６０７ａの抵抗に比べて相対的に増加させる。従って、下部電極６０５が金属を含む場合、上部６０７ｂは、金属窒化物を含むことができる。前記窒化工程は、充填部材６１７の上部６１７ｂに窒素を供給するために遂行されることと実質的に同一であるか、或いはこれに加えて、追加的に遂行されることができる。
【０１１１】
本発明の実施例によると、図８７の下部電極６０７の上部は例えば、エッチング工程を通じて除去されて、図８７の下部６０７ａのみを残留させることもできる。以後、上部６０７ｂは、下部６０７ａに比べて高い抵抗を有する物質を下部６０７ａに蒸着することで形成されることができる。
【０１１２】
図８８を参照すると、可変抵抗物質膜と上部電極膜を第３絶縁膜５６２上に形成し、これをパターニングして第３絶縁膜５６２の上部表面、スペーサー５９５、充填部材６１７の上部６１７ｂ、及び下部電極６０７の上部６０７ｂ上に積層された可変抵抗物質６２０及び上部電極６３０を形成する。前記可変抵抗物質膜は、例えば、ゲルマニウム、アンチモン、及び／またはテルリウムを含むカルコゲン物質のような相変化物質を含むことができる。
【０１１３】
下部電極６０７の上部６０７ｂが下部６０７ａに比べて高い抵抗を有するため、下部電極６０７とオーミック膜５８５との間の境界面の抵抗は、下部電極６０７と可変抵抗物質膜６２０との間の境界面の抵抗に比べて、はるかに小さい値を有することができ、従って集積回路メモリセルは向上された動作の特性を有することができる。
【０１１４】
図８９を参照すると、第４絶縁膜６４２が図８８の構造物上に形成される。開口６４５が第４絶縁膜６４２内に形成されて上部電極６３０の、少なくとも一部分を露出させる。
【０１１５】
図９０〜図９１を参照すると、導電性コンタクト６５０が開口を貫通して延長されて、上部電極６３０と接触する。導電性ライン６６０は導電性コンタクト６５０上に形成される。
【０１１６】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１１７】
【図１】相変化メモリ装置を製造する従来の方法を説明するための断面図である。
【図２】相変化メモリ装置を製造する従来の方法を説明するための断面図である。
【図３】相変化メモリ装置を製造する従来の方法を説明するための断面図である。
【図４】相変化メモリ装置を製造する従来の方法を説明するための断面図である。
【図５】相変化メモリ装置を製造する従来の方法を説明するための断面図である。
【図６】相変化メモリ装置を製造する従来の方法を説明するための断面図である。
【図７】相変化メモリ装置を製造する従来の方法を説明するための断面図である。
【図８】相変化メモリ装置を製造する従来の方法を説明するための断面図である。
【図９】図１〜図８を参照に説明した従来の方法に従い、相変化メモリ装置を製造する過程において損傷を被ったオーミック膜を説明するための電子顕微鏡の写真である。
【図１０】図３〜図４を参照に説明した従来の方法に従い、側壁スペーサーを製造する過程において損傷を被ったオーミック膜を説明するための電子顕微鏡の写真である。
【図１１】図６〜図７を参照に説明した従来の方法に従い、充填部材を製造する過程において、図１０のオーミック膜がさらに損傷を被ったことを説明するための電子顕微鏡の写真である。
【図１２】本発明の実施例に従って構成された集積回路メモリセルを説明するための断面図である。
【図１３】本発明の他の実施例に従って構成された集積回路メモリセルを説明するための断面図である。
【図１４】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図１５】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図１６】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図１７】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図１８】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図１９】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２０】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２１】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２２】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２３】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２４】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２５】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２６】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２７】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２８】本発明の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図２９】本発明の他の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３０】本発明の他の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３１】本発明の他の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３２】本発明の他の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３３】本発明の他の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３４】本発明の他の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３５】本発明の他の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３６】本発明の他の実施例に従い、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３７】本発明の他の実施例により、集積回路メモリセルを製造する方法を説明するための断面図である。
【図３８】本発明の実施例によるダイオード形ＰＲＡＭ装置を説明するための断面図である。
【図３９】本発明の他の実施例によるダイオード形ＰＲＡＭ装置を説明するための断面図である。
【図４０】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を説明するための断面図である。
【図４１】本発明の他の実施例によるトランジスタ形ＰＲＡＭ装置を説明するための断面図である。
【図４２】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図４３】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図４４】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図４５】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図４６】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図４７】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図４８】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図４９】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５０】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５１】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５２】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５３】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５４】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５５】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５６】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５７】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５８】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図５９】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６０】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６１】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６２】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６３】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６４】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６５】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６６】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６７】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６８】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図６９】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７０】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７１】本発明の実施例によるダイオード形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７２】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７３】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７４】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７５】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７６】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７７】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７８】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図７９】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８０】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８１】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８２】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８３】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８４】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８５】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８６】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８７】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８８】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図８９】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図９０】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図９１】本発明の実施例によるトランジスタ形ＰＲＡＭ装置を製造する方法を説明するための断面図である。
【図９２】本発明の実施例による、電極内部を埋め立てる第１及び第２充填部材を有するカップ形状の電極を説明するための断面図である。
【図９３】本発明の実施例により、電極内部を埋め立てる第１及び第２充填部材を有し、上部及び下部が互いに異なる抵抗物質を含むカップ形状の電極を説明するための断面図である。
【符号の説明】
【０１１８】
１００  基板
１１２  絶縁膜
１１５  側壁
１１７  開口
１４５  ダイオード
１４６  半導体部材の上部領域
１４８  半導体部材の下部領域
１４９  オーミック膜
１５０  スペーサー膜
１５５  スペーサー
１６０  下部電極膜
１６２  金属膜
１６４  金属窒化膜
１６５  下部電極
１６６  パターニングされた金属膜
１６８  パターニングされた金属窒化膜
１７０  充填部材
１８０  相変化物質膜パターン
１９０  上部電極パターン
２００  基板
２０５  不純物領域
２１０  第１絶縁膜
２１２  第１絶縁膜
２１３  開口
２１５  開口
２１７  開口
２２０  第２絶縁膜
２２２  第２絶縁膜
２４０  シリコン膜
２４１  シリコン膜
２４２  リセスされたシリコン膜
２４５  垂直型ダイオード
２４６  第２不純物タイプを有する上部領域
２４８  第１不純物タイプを有する下部領域
２４９  オーミック膜
２５０  絶縁性スペーサー膜
２５２  スペーサー
２５５  スペーサー
２６０  下部電極膜
２６５  カップ形状の下部電極
２６７  カップ形状の下部電極
２６７ａ  下部電極の下部
２６７ｂ  下部電極の上部
２６９  下部電極の内部
２７０  充填膜
２７５  充填部材
２７７  充填部材
２７７ａ  第１充填部材
２７７ｂ  第２充填部材
２８０  可変抵抗物質膜
２９０  上部電極
３００  基板
３０５  不純物領域
３１０  第１絶縁膜
３１２  第１絶縁膜
３１３  開口
３１５  開口
３２０  第２絶縁膜
３２２  第２絶縁膜
３４１  シリコン膜
３４２  シリコン膜
３４５  垂直型ダイオード
３４６  シリコン膜の上部領域
３４８  第１不純物タイプの下部領域
３４９  オーミック膜
３５５  スペーサー
３６５    カップ形状の下部電極
３６７  カップ形状の下部電極
３６７ａ  カップ形状の下部電極の下部
３６７ｂ  カップ形状の下部電極の上部
３６９  カップ形状の下部電極の内部
３７７  充填部材
３７７ａ  第１充填部材
３７７ｂ  第２充填部材
３８０  可変抵抗物質膜
３９０  上部電極
４０２  第３絶縁膜
４１０  導電性コンタクト
４２０  導電性ライン
４３２  第４絶縁膜
４３５  開口
４４０  導電性コンタクト
４５０  導電性ライン
５００  基板
５０２  素子分離領域
５０５  ソース領域
５０７  ドレイン領域
５１０  ゲート構造物
５１２  トンネル絶縁膜
５１４  ゲート膜
５１６  キャッピング膜
５１８  側壁スペーサー
５２２  第１絶縁膜
５２５  開口
５２７  開口
５３２  導電性コンタクト
５３４  導電性コンタクト
５４２  導電性パッド
５４４  導電性ライン
５５０  第２絶縁膜
５５２  第２絶縁膜
５５５  開口
５６０  第３絶縁膜
５６２  第３絶縁膜
５６５  開口
５８５  オーミック膜
５９０  スペーサー膜
５９２  スペーサー
５９４  スペーサー
５９５  スペーサー
６００  下部電極膜
６０２  下部電極
６０５  カップ形状の下部電極
６０７  下部電極
６０７ａ  下部電極の下部
６０７ｂ  下部電極の上部
６０９  下部電極の内部
６１０  充填部材膜
６１２  充填部材
６１５  充填部材
６１７  充填部材
６１７ａ  第１充填部材の下部
６１７ｂ  第２充填部材の上部
６２０  可変抵抗物質膜
６３０  上部電極
６４２  第４絶縁膜
６４５  開口
６５０  導電性コンタクト
７６５  電極
７６７  カップ形状の下部電極
７６７ａ  下部
７６７ｂ  上部
７６９  電極内部の表面
７７７ａ  第１充填部材
７７７ｂ  第２充電部材
【図１】
2009004785.tif 000003
【図２】
2009004785.tif 000004
【図３】
2009004785.tif 000005
【図４】
2009004785.tif 000006
【図５】
2009004785.tif 000007
【図６】
2009004785.tif 000008
【図７】
2009004785.tif 000009
【図８】
2009004785.tif 000010
【図１２】
2009004785.tif 000011
【図１３】
2009004785.tif 000012
【図１４】
2009004785.tif 000013
【図１５】
2009004785.tif 000014
【図１６】
2009004785.tif 000015
【図１７】
2009004785.tif 000016
【図１８】
2009004785.tif 000017
【図１９】
2009004785.tif 000018
【図２０】
2009004785.tif 000019
【図２１】
2009004785.tif 000020
【図２２】
2009004785.tif 000021
【図２３】
2009004785.tif 000022
【図２４】
2009004785.tif 000023
【図２５】
2009004785.tif 000024
【図２６】
2009004785.tif 000025
【図２７】
2009004785.tif 000026
【図２８】
2009004785.tif 000027
【図２９】
2009004785.tif 000028
【図３０】
2009004785.tif 000029
【図３１】
2009004785.tif 000030
【図３２】
2009004785.tif 000031
【図３３】
2009004785.tif 000032
【図３４】
2009004785.tif 000033
【図３５】
2009004785.tif 000034
【図３６】
2009004785.tif 000035
【図３７】
2009004785.tif 000036
【図３８】
2009004785.tif 000037
【図３９】
2009004785.tif 000038
【図４０】
2009004785.tif 000039
【図４１】
2009004785.tif 000040
【図４２】
2009004785.tif 000041
【図４３】
2009004785.tif 000042
【図４４】
2009004785.tif 000043
【図４５】
2009004785.tif 000044
【図４６】
2009004785.tif 000045
【図４７】
2009004785.tif 000046
【図４８】
2009004785.tif 000047
【図４９】
2009004785.tif 000048
【図５０】
2009004785.tif 000049
【図５１】
2009004785.tif 000050
【図５２】
2009004785.tif 000051
【図５３】
2009004785.tif 000052
【図５４】
2009004785.tif 000053
【図５５】
2009004785.tif 000054
【図５６】
2009004785.tif 000055
【図５７】
2009004785.tif 000056
【図５８】
2009004785.tif 000057
【図５９】
2009004785.tif 000058
【図６０】
2009004785.tif 000059
【図６１】
2009004785.tif 000060
【図６２】
2009004785.tif 000061
【図６３】
2009004785.tif 000062
【図６４】
2009004785.tif 000063
【図６５】
2009004785.tif 000064
【図６６】
2009004785.tif 000065
【図６７】
2009004785.tif 000066
【図６８】
2009004785.tif 000067
【図６９】
2009004785.tif 000068
【図７０】
2009004785.tif 000069
【図７１】
2009004785.tif 000070
【図７２】
2009004785.tif 000071
【図７３】
2009004785.tif 000072
【図７４】
2009004785.tif 000073
【図７５】
2009004785.tif 000074
【図７６】
2009004785.tif 000075
【図７７】
2009004785.tif 000076
【図７８】
2009004785.tif 000077
【図７９】
2009004785.tif 000078
【図８０】
2009004785.tif 000079
【図８１】
2009004785.tif 000080
【図８２】
2009004785.tif 000081
【図８３】
2009004785.tif 000082
【図８４】
2009004785.tif 000083
【図８５】
2009004785.tif 000084
【図８６】
2009004785.tif 000085
【図８７】
2009004785.tif 000086
【図８８】
2009004785.tif 000087
【図８９】
2009004785.tif 000088
【図９０】
2009004785.tif 000089
【図９１】
2009004785.tif 000090
【図９２】
2009004785.tif 000091
【図９３】
2009004785.tif 000092
【図９】
2009004785.tif 000093
【図１０】
2009004785.tif 000094
【図１１】
2009004785.tif 000095