(57)【要約】【課題】電源ラインにおける電圧降下の影響を低減する。【解決手段】スイッチ２８により、ゲートラインＧａｔｅで選択された水平ラインの属するグループの水平電源ライン２４を電源ＰＶＤＤｂに接続する。一方、ゲートラインＧａｔｅで選択された水平ラインを含まないグループの水平電源ライン２４はＰＶＤＤｂとは異なる電源ＰＶＤＤａに接続する。【選択図】図９
2009258301.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置において、
水平方向に配置され、対応する水平ラインの画素にデータを供給するためのＴＦＴをオンオフするゲートラインと、
水平方向に配置され対応する水平ラインの画素に電流を供給する水平電源ラインと、
この水平電源ラインを１本または複数本から構成されるグループに分け、この水平電源ラインのグループを少なくとも２つの電源に切り換えて接続するスイッチと、
を有し、
前記スイッチにより、ゲートラインで選択された水平ラインの属するグループの水平電源ラインに接続される電源と、ゲートラインで選択された水平ラインを含まないグループの水平電源ラインに接続される電源とを異なる電源とする表示装置。
【請求項２】
請求項1に記載の表示装置において、
前記グループは、複数本の水平電源ラインから構成され、
前記水平電源ラインの片側または両側に設けられ、グループ内の複数本の水平電源ラインを接続する接続部を有し、
前記スイッチは、この接続部を、少なくとも２つの電源に切り換えて接続する表示装置。
【請求項３】
請求項１に記載の表示装置において、
前記グループは、１本の水平電源ラインから構成され、
前記スイッチは、各水平電源ラインを、少なくとも２つの電源に切り換えて接続する表示装置。
【請求項４】
請求項３に記載の表示装置において、
前記スイッチの切り換えを前記ゲートラインによって制御する表示装置。
【請求項５】
請求項１〜４に記載の表示装置において、
前記ゲートラインで選択された水平ラインの属するグループの電源には、その他のグループの電源の電圧より低い電圧を用いる表示装置。
【請求項６】
請求項１〜５のいずれか１つに記載の表示装置であって、
前記電流駆動型自発光素子は有機ＥＬ素子である表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
図１に基本的なアクティブ型の有機ＥＬ表示装置における１画素分の回路（画素回路）の構成を、図２に表示装置（表示パネル）の構成の一例とその入力信号を示す。
【０００３】
図１に示すように、画素回路は、ソースまたはドレインがデータラインＤａｔａに接続され、ゲートがゲートラインＧａｔｅに接続された選択ＴＦＴ２と、この選択ＴＦＴ２のドレインまたはソースがゲートに接続され、ソースが電源ＰＶｄｄに接続された駆動ＴＦＴ１と、駆動ＴＦＴ１のゲート・ソース間を接続する保持容量Ｃと、駆動ＴＦＴ１のドレインにアノードが接続されカソードが低電圧電源ＣＶに接続される有機ＥＬ素子３とから構成されている。
【０００４】
また、図２に示すように、図１に示す画素回路を有する画素部１４がマトリクス状に配置されて、表示部が構成されており、この表示部の各画素部を駆動するためにソースドライバ１０およびゲートドライバ１２が設けられている。
【０００５】
そして、画像データ信号、水平同期信号、画素クロック、その他駆動信号がソースドライバ１０に供給され、水平同期信号、垂直同期信号、その他駆動信号がゲートドライバ１２に供給される。ソースドライバ１０からは、垂直方向のデータラインＤａｔａが画素部１４の列ごとに伸び、ゲートドライバ１２からは水平方向のゲートラインＧａｔｅが画素部１４の行ごとに伸びている。
【０００６】
水平方向に伸びるゲートライン（Ｇａｔｅ）をハイレベルにして、選択ＴＦＴ２をオンし、その状態で垂直方向に伸びるデータライン（Ｄａｔａ）に表示輝度に応じた電圧を有するデータ信号を載せることで、データ信号が保持容量Ｃに蓄積される。これによって、駆動ＴＦＴ１が保持容量Ｃに蓄積されたデータ信号に応じた駆動電流を有機ＥＬ素子３に供給して、有機ＥＬ素子３が発光する。
【０００７】
ここで、有機ＥＬ素子３の電流と発光量とはほぼ比例関係にある。通常、駆動ＴＦＴ１のゲート−ＰＶｄｄ間（Ｖｇｓ）には画像の黒レベル付近でドレイン電流が流れ始めるような電圧（Ｖｔｈ）を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【０００８】
図３は、駆動ＴＦＴ１の入力信号電圧（データラインＤａｔａの電圧）に対する有機ＥＬ素子３に流れる電流ＣＶ電流（輝度に対応する）の関係を示している。そして、黒レベル電圧として、Ｖｂを与え、白レベル電圧として、Ｖｗを与えるように、データ信号（Ｄａｔａ電圧）を決定することで、有機ＥＬ素子３における発光量を黒から白に制御することができ、適切な階調制御を行うことができる。ここで、図３から明らかなように、画素の入力電圧（Ｄａｔａ電圧）と電流は完全な比例関係には無い。
【０００９】
そこで、図４に示すように、ガンマ補正回路（γＬＵＴ）１６（１６ｒ，１６ｇ，１６ｂ）を通し画像データと輝度の関係がリニアになるようにしている。画像データ信号は、画素ごとの輝度を表す信号であり、カラー信号であるため色ごとの画像データ信号ｒｎ，ｇｎ，ｂｎから形成されている。従って、ＲＧＢの各色に対応して３つのガンマ補正回路１６ｒ，１６ｇ，１６ｂが設けられ、これらからガンマ補正後の画像データ信号Ｒｎ，Ｇｎ，Ｂｎが出力される。従って、ソースドライバ１０には、画像データ信号Ｒｎ，Ｇｎ，Ｂｎが供給され、これがデータラインＤａｔａに供給され、これらがＲ表示用、Ｇ表示用、Ｂ表示用の画素部１４にそれぞれ供給される。なお、ソースドライバ１０は、図に示すように、画素ごとの画像データ信号を一旦記憶するシフトレジスタ１０ａと、シフトレジスタ１０ａに記憶された１水平ライン分の画像データ信号をラッチし、１水平ラインのデータを同時にＤ／Ａ変換して出力するデータラッチ＆Ｄ／Ａ１０ｂを含んでいる。また、複数の画素部１４がマトリクス状に配置された領域が表示パネルの有効画素領域１８として図示されており、ここにおいて画像データ信号に基づく表示が行われる。
【００１０】
ここで、図１の画素回路には配線に伴う抵抗成分が描かれていないが、図２に示すようにＰＶＤＤラインには複数の画素が接続されているので、抵抗成分があると他の画素の電流の大小により有機ＥＬ素子を駆動するトランジスタ（ＴＦＴ１）のソースの電圧が変化してしまう。図２の例では、画素の列毎にＰＶＤＤラインが配置されているが、同じＰＶＤＤラインに接続された画素の電流が多いほど、そこでの電圧降下が大きくなる。
【００１１】
また、選択ＴＦＴ２がオンとなり、保持容量Ｃにデータ電圧を書き込んでいる最中に駆動ＴＦＴ１のソース電圧の低下が起こると、ゲートに書き込むデータ電圧は変化しないため駆動ＴＦＴ１のＶｇｓの絶対値が小さくなる。従って、駆動ＴＦＴ１の電流が減少し、有機ＥＬ素子３の電流が減少し発光輝度が下がる。この問題を解決するため、特許文献１では、書き込み中の画素の電流をオフするトランジスタを追加し、水平ラインの電圧降下を防止している。
【００１２】
【特許文献１】特開２００６−３００９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図５は、画素に並行して水平方向に電源ラインを設けたパネルを全面点灯した場合の、電圧降下の様子を示した図である。この例では、表示パネルの両側に垂直ＰＶＤＤラインを設けここにＰＶＤＤ端子を介し外部から電源電圧ＰＶＤＤを供給する。一対の垂直ＰＶＤＤライン真ん中の電圧をＶ１、パネル上端および下端の中央部の電圧をＶ２、パネルの中央部の電圧をＶ３とし、パネルの垂直方向真ん中の水平方向をｘ−ｘ’、パネルの水平方向真ん中の垂直方向をｙ−ｙ’とすると、ｘ−ｘ’では、水平ＰＶＤＤラインの電圧は中央部分が低くなり、ｙ−ｙ’でも、中央部分が低くなる。
【００１４】
このように、抵抗成分のある電源ラインを電流が流れることによって、画素回路の電源電圧が低下し、表示輝度が不均一となる。例えば、図５のように電源ラインを配置したパネルにおいて、グレーの背景に白のウインドウパターンを表示した場合は、図６に示すようにウインドウの左右（ｂ，ｃ部）がウインドウに近いほど他の背景部分（ｄ，ｅ部）よりも暗くなり、他の部分との境目が目につきやすい。また、特許文献１のように対策のためにトランジスタを画素回路に追加すると、開口率が低下したり故障率が上昇したりする場合があるので、画素回路にトランジスタを追加せずに行える対策が望ましい。
【課題を解決するための手段】
【００１５】
本発明は、マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置において、水平方向に配置され、対応する水平ラインの画素にデータを供給するためのＴＦＴをオンオフするゲートラインと、水平方向に配置され対応する水平ラインの画素に電流を供給する水平電源ラインと、この水平電源ラインを１本または複数本から構成されるグループに分け、この水平電源ラインのグループを少なくとも２つの電源に切り換えて接続するスイッチと、を有し、前記スイッチにより、ゲートラインで選択された水平ラインの属するグループの水平電源ラインに接続される電源と、ゲートラインで選択された水平ラインを含まないグループの水平電源ラインに接続される電源とを異なる電源とすることを特徴とする。
【００１６】
また、前記グループは、複数本の水平電源ラインから構成され、前記水平電源ラインの片側または両側に設けられ、グループ内の複数本の水平電源ラインを接続する接続部を有し、前記スイッチは、この接続部を、少なくとも２つの電源に切り換えて接続することが好適である。
【００１７】
また、前記グループは、１本の水平電源ラインから構成され、前記スイッチは、各水平電源ラインを、少なくとも２つの電源に切り換えて接続することが好適である。
【００１８】
また、前記スイッチの切り換えを前記ゲートラインによって制御することが好適である。
【００１９】
また、前記ゲートラインで選択された水平ラインの属するグループの電源には、その他のグループの電源の電圧より低い電圧を用いることが好適である。
【００２０】
また、前記電流駆動型自発光素子は有機ＥＬ素子であることが好適である。
【発明の効果】
【００２１】
データ書き込み時に画素回路の電源電圧が低下し、書き込むデータが変動して表示輝度が不均一となることを抑制することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２３】
図７に片側にスイッチを備えた場合の例を示す。この例では、有機ＥＬパネル２０の左側に２本の垂直ＰＶＤＤライン２２ａ，２２ｂが配置されている。これら垂直ＰＶＤＤライン２２ａ，２２ｂには、後述するように異なる電源から電源電圧ＰＶＤＤａ，ＰＶＤＤｂが供給される。
【００２４】
水平ＰＶＤＤライン２４は、４本が１グループとされ、それら１グループの水平ＰＶＤＤラインの左側端部が接続ライン２６によって接続されている。そして、この接続部がスイッチ２８を介し、２本の垂直ＰＶＤＤライン２２ａ，２２ｂのいずれかに切り換え接続される。すなわち、この例では、水平ＰＶＤＤライン２４の４本ごとにスイッチ２８が１つ設けられている。
【００２５】
図８には、有機ＥＬパネル２０の両側に垂直ＰＶＤＤライン２２ａ，２２ｂを設け、接続ライン２６およびスイッチ２８も両側に設けて、電力を両側から供給する例を示している。
【００２６】
図９には、水平ＰＶＤＤライン２４の４本ごとにスイッチ２８を設けた場合について、４水平ライン中の３列の画素について示してある。通常は、ｍ番目の水平ＰＶＤＤライン２４ｍにＰＶＤＤａから電源が供給されるよう、スイッチ２８がａ側に倒れている。
【００２７】
一方、このグループ内のいずれかの水平ラインの画素にデータを書き込むために、そのラインのゲートラインをハイレベルにする場合は、それと同時に、垂直ＰＶＤＤライン２２ｂからＰＶＤＤｂが供給される様にスイッチ２８が制御され、スイッチ２８はｂ側に倒れる。スイッチ２８の制御は、ＰＶＤＤライン選択回路３０が、水平同期信号（ＨＤ）などに基づいて行う。基本的には、ゲートドライバ１２がゲートラインＧａｔｅｍ〜Ｇａｔｅｍ＋３を選択する際に、これらに対応するスイッチ２８を選択する。
【００２８】
通常は、画面の上部から順に１ライン毎に画像データを書き込んでいく。すなわち、ゲートラインＧａｔｅを１ラインずつハイレベルにして、対応する画素部１４において対応するデータラインＤａｔａに供給されている画素データを取り込む。このため、ゲートラインＧａｔｅｍからＧａｔｅｍ＋３までが順番にハイレベルとなり、その間スイッチはｂ側に倒れる。この間に、垂直ＰＶＤＤライン２２ｂを介し電源ＰＶＤＤｂから流れ込む電流は４ライン分の画素の電流の合計なので、１画面分の画素電流の「４／全水平ライン数」となる。したがって、電源端子（ＰＶＤＤｂ端子）からスイッチまでの電圧降下が無視できる程度の抵抗となるよう垂直ＰＶＤＤライン２２ｂを設計することは容易であり、水平ＰＶＤＤライン２４の抵抗による電圧降下が無視できれば、画素には正確なデータ電圧を書き込むことができる。
【００２９】
一方、垂直ＰＶＤＤライン２２ａは、他の全てのラインの画素が接続されている。このため、大きな電流が流れており、しかも画像の内容により電流が変化する。従って、抵抗分があるとスイッチ２８の接点ａの電圧が変化する。
【００３０】
ｍ〜ｍ＋３番目の水平ラインのグループの画素への書き込みが終了すると、スイッチ２８は切り替わり垂直ＰＶＤＤライン２２ａに接続されるが、画素のＰＶｄｄ電圧が変化しても保持容量の端子間電圧すなわちＶｇｓは変化しないので、保持容量Ｃに正確なＤａｔａ電圧が書き込まれていれば、次の書き込みまで同じ輝度で発光させることができる。
【００３１】
図１０は、電源切り替え用のスイッチ２８を水平ライン毎に備える例で、このパネルがＭ本の水平ラインを持つとして、スイッチを制御するタイミングを図１１に示す。
【００３２】
図１０の例では、各水平ライン毎にスイッチ２８が設けられ、このスイッチ２８がＰＶＤＤライン選択回路３０によって制御される。図においては、ラインｍ〜ｍ＋３が示されており、ゲートラインＧａｔｅによって選択されたラインのスイッチ２８がｂ側に倒れ、そのラインについてのみ電源ＰＶＤＤｂから電流が供給される。なお、この図ではラインｍ＋１が選択されている。一方、他の選択されていないラインのスイッチ２８はａ側に倒れている。これにより、画素へのデータ書き込みの際の電圧降下を最低限に抑制することが可能になる。
【００３３】
図１２には、スイッチ２８をＴＦＴで構成した例を示してある。図１１からわかるように、スイッチ２８のコントロール信号がハイレベルとなるタイミングはゲートラインＧａｔｅがハイレベルになるタイミングと同一である。そこで、図１２の例では、ゲートラインＧａｔｅの信号によってスイッチ２８を制御する。
【００３４】
垂直ＰＶＤＤライン２２ａと水平ＰＶＤＤライン２４をｐ型ＴＦＴで接続し、垂直ＰＶＤＤライン２２ｂと水平ＰＶＤＤライン２４をｎ型ＴＦＴで接続する。また、両ＴＦＴ２８ｐ，２８ｎのゲートには対応するゲートラインが接続されている。従って、ゲートラインがハイレベル（選択）の場合に、ＴＦＴ２８ｎがオンして垂直ＰＶＤＤライン２２ｂが水平ＰＶＤＤライン２４に接続され、ゲートラインがローレベル（非選択）の場合に、ＴＦＴ２８ｐがオンして垂直ＰＶＤＤライン２２ａが水平ＰＶＤＤライン２４に接続される。
【００３５】
ところで、通常は水平電源ラインは比較的高い抵抗をもつので、１水平ライン分の画素電流により、各画素に供給される電源電圧（ＰＶｄｄ電圧）が低下する。前述したように、画素データの書き込み時にＰＶｄｄの電圧降下があると、ＴＦＴ１のゲート・ソース間の保持容量Ｃの両端には所望の電圧よりも小さい電圧が書き込まれ、有機ＥＬ素子３に流れる電流が低下する。従って、データ電圧書き込み時には、その水平ラインの画素電流をできるだけ減らしておくことが好適である。
【００３６】
通常、ＰＶｄｄとＣＶ間の電圧（ＰＶｄｄ−ＣＶ）は駆動ＴＦＴ１と有機ＥＬ素子３の特性、及び入力データ電圧の最大振幅値（Ｖｐ‐ｐ）などによって決定される。図１３Ａは、（ＰＶｄｄ−ＣＶ）を１２Ｖとした場合の画素回路の動作点を表している。ＴＦＴ１にあるＶｇｓを与えた時のドレイン・ソース間電圧対ドレイン・ソース間電流特性（Ｖｄｓ‐Ｉｄｓ特性）と有機ＥＬ素子のＶ‐Ｉ特性の交点の電流がＴＦＴ１と有機ＥＬ素子に流れる。この例では、Ｖｇｓ＝４Ｖの時に白レベルに相当する最大電流が流れるものとしている。図１３Ｂは、この場合の電源ＰＶｄｄ（１２Ｖ）及びＤａｔａ電圧の与え方の一例であるが、データ電圧に高い電圧（８〜１２Ｖ）が必要となり、ソースドライバの出力電圧に高電圧が必要となる。これを回避するために、通常は、図１５に示すようにＣＶに負電源（この例では、−７Ｖ）を使用する。この場合は、Ｄａｔａ電圧として１〜５Ｖを与えればよいので、ソースドライバＩＣを低電圧で駆動できる。
【００３７】
ところで、ＰＶｄｄとＣＶ間の電圧を低くすると、画素駆動用ＴＦＴが飽和領域からはずれ、画素電流が減少する。図１４Ａは（ＰＶｄｄ−ＣＶ）を５Ｖとした時の動作点を表す。このように、書き込み時のＰＶＤＤ電源電圧、すなわちＰＶＤＤｂの電圧を通常時の電圧ＰＶＤＤａより十分低くしておくことにより、画素電流を低下させ、書き込み時のＰＶｄｄの電圧降下を抑えることができる。すなわち、Ｖｇｓとして、４Ｖのデータを書き込んでも、その時に流れる電流はかなり少なくなる。また、データ電圧として１Ｖを供給することでＶｇｓ＝４Ｖを書き込むことができ、データ電圧５ＶでＶｇｓ＝０を書き込むことができるため、データ電圧として１〜５Ｖがあればよく、ソースドライバを低電圧化することができる。
【００３８】
従って、図１４Ｂに示す様に、ＣＶに負電源を用いることなく、ソースドライバを低電圧化することができる。特に、ソースドライバをＩＣとして形成した場合に、そのソースドライバＩＣの電源電圧を低電圧化することできる。なお、データ書き込み時はそのラインの含まれるグループ（図９の例では４ライン分）の画素の輝度は低下してしまうが、書き込みが終了して通常のＰＶｄｄ電圧に戻った時には所定の輝度となるので、グループのライン数を全水平ライン数に比べて十分少なくすることで視覚上検知できないレベルとすることが可能である。この点からすれば、グループのライン数は少ない方が良いが、その場合はスイッチの数が増える。
【００３９】
なお、ＰＶＤＤライン制御回路及びＰＶＤＤのスイッチ回路は必ずしもＴＦＴによって構成する必要は無く、これらの機能を持ったＩＣチップを使用しても良い。
【図面の簡単な説明】
【００４０】
【図１】基本的なアクティブ型の有機ＥＬ表示装置における１画素分の回路（画素回路）の構成例を示す図である。
【図２】表示モジュールの構成の一例と入力信号を示す図である。
【図３】駆動ＴＦＴ１の入力信号電圧（データラインＤａｔａの電圧）に対する有機ＥＬ素子３に流れる電流ＣＶ電流（輝度に対応する）の関係を示す図である。
【図４】画像信号と画素電流の関係を直線にするためのガンマ補正の構成を示す図である。
【図５】画素位置における画素電源ＰＶｄｄの変化を説明する図である。
【図６】表示における輝度の不均一性を説明する図である。
【図７】垂直および水平ＰＶＤＤラインの配置例（垂直ＰＶＤＤライン左側のみ）を示す図である。
【図８】垂直および水平ＰＶＤＤラインの配置例（垂直ＰＶＤＤライン両側）を示す図である。
【図９】スイッチ２８の駆動のための構成（水平４ラインをまとめた例）を示す図である。
【図１０】スイッチ２８の駆動のための構成（水平１ライン毎の例）を示す図である。
【図１１】図１０の駆動のタイミングチャートである。
【図１２】スイッチ２８にＴＦＴを用いた例を示す図である。
【図１３Ａ】電源電圧と駆動電流の関係を示す図である。
【図１３Ｂ】画素回路の電源電圧とデータ電圧を示す図である。
【図１４Ａ】電源電圧と駆動電流の関係を示す図である。
【図１４Ｂ】画素回路の電源電圧とデータ電圧を示す図である。
【図１５】画素回路の電源電圧とデータ電圧を示す図である。
【符号の説明】
【００４１】
１  駆動ＴＦＴ、２  選択ＴＦＴ、３  有機ＥＬ素子、１０  ソースドライバ、１０ａ  シフトレジスタ、１２  ゲートドライバ、１４  画素部、１６ｒ，１６ｇ，１６ｂ  ガンマ補正回路、１８  有効画素領域、２０  有機ＥＬパネル、２２ａ，２２ｂ  垂直ＰＶＤＤライン、２４  水平ＰＶＤＤライン、２６  接続ライン、２８  スイッチ、３０  ＰＶＤＤライン選択回路。
【図１】
2009258301.tif 000003
【図２】
2009258301.tif 000004
【図３】
2009258301.tif 000005
【図４】
2009258301.tif 000006
【図５】
2009258301.tif 000007
【図６】
2009258301.tif 000008
【図７】
2009258301.tif 000009
【図８】
2009258301.tif 000010
【図９】
2009258301.tif 000011
【図１０】
2009258301.tif 000012
【図１１】
2009258301.tif 000013
【図１２】
2009258301.tif 000014
【図１３Ａ】
2009258301.tif 000015
【図１３Ｂ】
2009258301.tif 000016
【図１４Ａ】
2009258301.tif 000017
【図１４Ｂ】
2009258301.tif 000018
【図１５】
2009258301.tif 000019