(57)【要約】【課題】センサ部の内部抵抗のばらつきに関わらず、センサ出力を精度よく検出することができるセンサ装置を提供する。【解決手段】検出回路３は、センサ部２のセンサ出力と基準電圧Ｖｒｅｆとの電圧差に応じた電流を出力する電圧電流変換器４と、電圧電流変換器４の出力と回路グランドとの間に接続されたコンデンサＣ１と、リセット信号によって駆動されるスイッチング素子ＳＷ１とを有する。ここで、コンデンサＣ１の両端電圧が検出回路３の出力電圧Ｖｏｕｔとして取り出される。電圧電流変換器４は、センサ部２の出力に接続された第１の入力端Ｉｎ１と、基準電圧Ｖｒｅｆが印加された第２の入力端Ｉｎ２とを具備し、第１および第２の両入力端Ｉｎ１，Ｉｎ２間に生じた電圧差に相当する大きさの電流を出力端Ｔｏから出力する。【選択図】図１
2009294197.tif 000002
【特許請求の範囲】
【請求項１】
物理量あるいは化学量を電圧値に変換する電圧検出型のセンサ部の出力を、所定のサンプリング周波数で読み出して増幅する検出回路を備え、検出回路は、センサ部の出力が印加される第１の入力端と基準電圧が印加される第２の入力端とを具備し両入力端に印加された電圧の差分に相当する電流を出力する電圧電流変換器と、電圧電流変換器の出力電流によって充電され、両端電圧が出力電圧として取り出されるコンデンサと、コンデンサの放電経路を形成するスイッチング素子とを具備し、サンプリング周波数の１周期ごとに、スイッチング素子をオンしてコンデンサの電荷量を初期値にリセットするリセット期間と、電圧電流変換器の出力電流によってコンデンサを充電するサンプリング期間とを有することを特徴とするセンサ装置。
【請求項２】
前記検出回路は、前記電圧電流変換器の出力インピーダンスおよび前記コンデンサの回路定数で決まるカットオフ周波数を超える周波数領域においては、入力の周波数が高くなるほど利得が低下する特性を持ち、前記カットオフ周波数を前記サンプリング周波数よりも低く設定していることを特徴とする請求項１記載のセンサ装置。
【請求項３】
前記カットオフ周波数は、前記サンプリング周波数の１／１０以下に設定されていることを特徴とする請求項２記載のセンサ装置。
【請求項４】
前記検出回路は、前記サンプリング期間の長さが所定範囲内で調整可能であることを特徴とする請求項１ないし請求項３のいずれか１項に記載のセンサ装置。
【請求項５】
前記検出回路は、前記センサ部の出力の増幅率が既定値よりも高ければ前記サンプリング期間を短縮し、前記増幅率が既定値よりも低ければサンプリング期間を延長するように、前記増幅率に応じてサンプリング期間の長さを調整する増幅率調整回路を有することを特徴とする請求項４記載のセンサ装置。
【請求項６】
前記検出回路は、前記サンプリング期間に、前記センサ部の出力を受け付ける信号検出期間と、センサ部の出力を受け付けないオフセット検出期間とを含み、信号検出期間の終了時点での出力電圧とオフセット検出期間の終了時点での出力電圧との差分を出力する差分回路が設けられていることを特徴とする請求項１ないし請求項５のいずれか１項に記載のセンサ装置。
【請求項７】
前記検出回路は、前記サンプリング期間を所定回数繰り返す間に前記差分回路で得られた前記差分の累積値を出力する累積手段を有することを特徴とする請求項６記載のセンサ装置。
【請求項８】
前記電圧電流変換器の利得は、前記コンデンサの両端電圧が飽和しない範囲で、前記サンプリング周波数が高くなるほど高くなるように、サンプリング周波数に関連付けて設定されていることを特徴とする請求項７記載のセンサ装置。
【請求項９】
前記累積手段の後段にＡＤ変換器を備え、累積手段は、ＡＤ変換器の入力レンジに合わせて前記差分回路の出力を積分する積分器を有することを特徴とする請求項７または請求項８記載のセンサ装置。
【請求項１０】
前記センサ部は、電圧検出型の赤外線センサであることを特徴とする請求項1ないし請求項９のいずれか１項に記載のセンサ装置。
【請求項１１】
前記入力端は、前記センサ部の出力を択一的に出力するセレクタを介して複数のセンサ部に接続されていることを特徴とする請求項１ないし請求項１０のいずれか１項に記載のセンサ装置。
【請求項１２】
前記各入力端には、検出対象となる物理量あるいは化学量の変化を受ける検出用の前記センサ部の出力と、検出対象となる物理量あるいは化学量の変化を受けない参照用のセンサ部の出力とがそれぞれ入力されることを特徴とする請求項１ないし請求項１１のいずれか１項に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量あるいは化学量を検出して電圧信号を出力するセンサ装置に関するものである。
【背景技術】
【０００２】
従来から、物理量あるいは化学量を電気量に変換するセンサ部と、センサ部の出力を検出する検出回路とを備えたセンサ装置が知られている。
【０００３】
この種のセンサ装置に用いられるセンサ部としては、前記電気量の変化に応じた電流値の変化を出力する所謂電流検出型のものと、前記電気量の変化に応じた電圧値の変化を出力する所謂電圧検出型のものとがある。
【０００４】
電流検出型のセンサ部と共に用いられる検出回路は、センサ部から出力される電荷を蓄積する容量成分と、オンオフ動作により前記容量成分に蓄積された電荷の充放電を行うスイッチング素子とを具備し、前記容量成分の両端電圧を出力電圧として出力するものが一般的である（たとえば特許文献１参照）。なお、特許文献１においては、前記容量成分として、センサ部と検出回路とを接続する信号線と、接地または電源との間の寄生容量を用いることが記載されている。
【０００５】
また、この種の検出回路においては、スイッチング素子のスイッチングにより発生するノイズを低減するために、一般的にローパスフィルタが設けられる（たとえば特許文献２参照）。
【０００６】
一方、電圧検出型のセンサ部と共に用いられる検出回路においても、図２０に示すように、特許文献１と同様の構成の検出回路３を用いることが考えられる。図２０の構成では、スイッチング素子ＳＷ１をオンすることで容量成分Ｃ１’の蓄積電荷をリセットし、その後、所定のサンプリング期間にスイッチング素子ＳＷ１をオフしてセンサ部２の出力により容量成分Ｃ１’を充電する。これにより、センサ部２の出力を容量成分Ｃ１’の両端電圧として取り出すことができる。なお、図２０の検出回路３の出力段にはバッファ回路１５が設けられている。
【特許文献１】特開２００３−６５８４７号公報
【特許文献２】特開２００７−５７４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記構成の検出回路３を電圧検出型のセンサ部２と共に用いた場合、実際には電圧検出型のセンサ部２は内部抵抗Ｒｐを有しており、センサ部２の出力であるセンサ出力Ｖｓと、内部抵抗Ｒｐの抵抗値とに応じた電流（＝Ｖｓ／Ｒｐ）によって容量成分Ｃ１’が充電される。そのため、容量成分Ｃ１’と内部抵抗Ｒｐとで決まる時定数が影響し、サンプリング期間においてセンサ出力Ｖｓの変化を容量成分Ｃ１’の両端電圧が追従できない場合がある。この場合、サンプリング期間の終了時点での容量成分Ｃ１’の両端電圧の大きさはセンサ部２の内部抵抗Ｒｐの抵抗値に依存するため、内部抵抗Ｒｐの抵抗値のばらつきに起因して、センサ出力Ｖｓとセンサ装置１から取り出される出力電圧Ｖｏｕｔとの間に誤差を生じ、センサ出力の検出精度が低下する可能性がある。
【０００８】
本発明は上記事由に鑑みて為されたものであって、センサ部の内部抵抗のばらつきに関わらず、センサ出力を精度よく検出することができるセンサ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明は、物理量あるいは化学量を電圧値に変換する電圧検出型のセンサ部の出力を、所定のサンプリング周波数で読み出して増幅する検出回路を備え、検出回路が、センサ部の出力が印加される第１の入力端と基準電圧が印加される第２の入力端とを具備し両入力端に印加された電圧の差分に相当する電流を出力する電圧電流変換器と、電圧電流変換器の出力電流によって充電され、両端電圧が出力電圧として取り出されるコンデンサと、コンデンサの放電経路を形成するスイッチング素子とを具備し、サンプリング周波数の１周期ごとに、スイッチング素子をオンしてコンデンサの電荷量を初期値にリセットするリセット期間と、電圧電流変換器の出力電流によってコンデンサを充電するサンプリング期間とを有することを特徴とする。
【００１０】
この構成によれば、電圧電流変換器が第１の入力端に印加されるセンサ部の出力と第２の入力端に印加される基準電圧との差分に相当する電流を出力し、コンデンサが当該出力電流によって充電されるので、コンデンサの両端間には、センサ部の出力と基準電圧との差分に応じた出力電圧が生じることとなる。ここで、電圧電流変換器は、電圧を入力とするものであって高い入力インピーダンスを有しているから、センサ部の出力でコンデンサを直接充電する従来構成のように、センサ部から取り出されるセンサ出力の大きさがセンサ部の内部抵抗の抵抗値に依存することはない。したがって、センサ部の内部抵抗のばらつきに関わらず、センサ出力を精度よく検出することが可能である。
【００１１】
請求項２の発明は、請求項１の発明において、前記検出回路が、前記電圧電流変換器の出力インピーダンスおよび前記コンデンサの回路定数で決まるカットオフ周波数を超える周波数領域においては、入力の周波数が高くなるほど利得が低下する特性を持ち、前記カットオフ周波数を前記サンプリング周波数よりも低く設定していることを特徴とする。
【００１２】
この構成によれば、検出回路のカットオフ周波数をサンプリング周波数よりも低く設定しているので、カットオフ周波数をサンプリング周波数以上とする場合に比べて、検出回路の利得が得られる周波数帯域が狭くなり、帯域内の熱雑音およびフリッカ雑音を低減することができる。
【００１３】
請求項３の発明は、請求項２の発明において、前記カットオフ周波数が、前記サンプリング周波数の１／１０以下に設定されていることを特徴とする。
【００１４】
この構成によれば、センサ部の出力と基準電圧との差分に応じた電流でコンデンサが充電される時間が、電圧電流変換器の出力インピーダンスおよびコンデンサの回路定数で決まる時定数に比べて十分に短い時間となるので、コンデンサの両端に生じる出力電圧の大きさはコンデンサの充電時間の長さに応じて略線形に変化する。したがって、コンデンサの充電時間と検出回路におけるセンサ部の出力の増幅率とが略比例の関係となり、検出回路における増幅率の設定が容易になる。
【００１５】
請求項４の発明は、請求項１ないし請求項３のいずれかの発明において、前記検出回路が、前記サンプリング期間の長さが所定範囲内で調整可能であることを特徴とする。
【００１６】
この構成によれば、コンデンサの両端に生じる出力電圧の大きさはサンプリング期間の長さに応じて変化するので、サンプリング期間の長さを所定範囲内で調整することによって、検出回路におけるセンサ部の出力の増幅率を調整することが可能となる。
【００１７】
請求項５の発明は、請求項４の発明において、前記検出回路が、前記センサ部の出力の増幅率が既定値よりも高ければ前記サンプリング期間を短縮し、前記増幅率が既定値よりも低ければサンプリング期間を延長するように、前記増幅率に応じてサンプリング期間の長さを調整する増幅率調整回路を有することを特徴とする。
【００１８】
この構成によれば、増幅率調整回路が、検出回路におけるセンサ部の出力の増幅率に応じてサンプリング期間の長さを調整するので、検出回路における増幅率のばらつきを抑制することができる。
【００１９】
請求項６の発明は、請求項１ないし請求項５のいずれかの発明において、前記検出回路が、前記サンプリング期間に、前記センサ部の出力を受け付ける信号検出期間と、センサ部の出力を受け付けないオフセット検出期間とを含み、信号検出期間の終了時点での出力電圧とオフセット検出期間の終了時点での出力電圧との差分を出力する差分回路が設けられていることを特徴とする。
【００２０】
この構成によれば、オフセット検出期間においては、検出回路に固有の回路オフセットに相当するオフセット成分がコンデンサに蓄積される。信号検出期間においては、センサ部の出力と基準電圧との差分に相当する信号成分と、前記オフセット成分とがコンデンサに蓄積される。したがって、信号検出期間の終了時点での出力電圧とオフセット検出期間の終了時点での出力電圧との差分を出力する差分回路により、上記回路オフセットの影響を取り除いて信号成分のみを出力電圧として取り出すことができる。
【００２１】
請求項７の発明は、請求項６の発明において、前記検出回路が、前記サンプリング期間を所定回数繰り返す間に前記差分回路で得られた前記差分の累積値を出力する累積手段を有することを特徴とする。
【００２２】
この構成によれば、各サンプリング期間に差分回路で得られる差分の値が比較的小さくても、所定回数のサンプリング期間に得られた差分の累積値を取ることで、比較的大きな値として取り出すことができる。しかも、各サンプリング期間に得られる差分は、回路オフセットの影響が取り除かれたものであるから、その累積値においても、回路オフセットが影響することはなく信号成分のみを取り出すことができる。また、各サンプリング期間に差分回路で得られる差分の値は小さくてもよいことから、サンプリング周波数を比較的高く設定することができ、この場合、差分回路で得られる差分に含まれる熱雑音やフリッカ雑音等の雑音成分を低減することができるという利点もある。
【００２３】
請求項８の発明は、請求項７の発明において、前記電圧電流変換器の利得が、前記コンデンサの両端電圧が飽和しない範囲で、前記サンプリング周波数が高くなるほど高くなるように、サンプリング周波数に関連付けて設定されていることを特徴とする。
【００２４】
この構成によれば、サンプリング周波数を比較的高く設定することで、電圧電流変換器の利得も高くすることができ、電圧電流変換器のＳＮ比の向上を図ることができる。なお、サンプリング周波数が高くなると、コンデンサの充電時間が短くなるため、電圧電流変換器の利得を高く設定しても、コンデンサの両端電圧の飽和が生じにくくなる。
【００２５】
請求項９の発明は、請求項７または請求項８の発明において、前記累積手段の後段にＡＤ変換器を備え、累積手段が、ＡＤ変換器の入力レンジに合わせて前記差分回路の出力を積分する積分器を有することを特徴とする。
【００２６】
この構成によれば、各サンプリング期間に差分回路で得られる差分の値に比べて、積分器から出力される値は大きくなるので、前記差分をＡＤ変換器に直接入力する場合に比べて、ＡＤ変換器に要求される分解能を下げることができる。また、ＡＤ変換後に積分処理を施す場合に比べると、量子化雑音の影響を低減できる。
【００２７】
請求項１０の発明は、請求項１ないし請求項９のいずれかの発明において、前記センサ部が、電圧検出型の赤外線センサであることを特徴とする。
【００２８】
この構成によれば、センサ部での赤外線の受光量が小さくセンサ部から取り出される電気量の変化が小さい場合でも、十分な出力電圧の変化が得られるように検出回路の利得を設定し、十分な感度を確保することができる。なお、電圧検出型の赤外線センサには、焦電素子やサーモパイル等がある。
【００２９】
請求項１１の発明は、請求項１ないし請求項１０のいずれかの発明において、前記入力端が、前記センサ部の出力を択一的に出力するセレクタを介して複数のセンサ部に接続されていることを特徴とする。
【００３０】
この構成によれば、複数のセンサ部を入力端に接続することによって、１個の検出回路を複数のセンサ部で共用することができるので、各センサ部に個別に検出回路を設ける場合に比べてセンサ装置の構成が単純になる。
【００３１】
請求項１２の発明は、請求項１ないし請求項１１のいずれかの発明において、前記各入力端には、検出対象となる物理量あるいは化学量の変化を受ける検出用の前記センサ部の出力と、検出対象となる物理量あるいは化学量の変化を受けない参照用のセンサ部の出力とがそれぞれ入力されることを特徴とする。
【００３２】
この構成によれば、検出用のセンサ部の出力と参照用のセンサ部の出力との差分を取り出すことができるので、センサ部の温度特性や、センサ部の経年変化等によるオフセット成分を取り除いた出力電圧を得ることができる。
【発明の効果】
【００３３】
本発明は、電圧電流変換器が、電圧を入力とするものであって高い入力インピーダンスを有しているから、センサ部の内部抵抗のばらつきに関わらず、センサ出力を精度よく検出することができるという利点がある。
【発明を実施するための最良の形態】
【００３４】
（実施形態１）
本実施形態のセンサ装置１は、図１に示すように、物理量あるいは化学量を電気量に変換するセンサ部２と、センサ部２の出力を所定のサンプリング周波数ｆｓで読出して増幅し出力する検出回路３とを具備している。本実施形態ではセンサ部２の一例として、赤外線を吸収することによる温度上昇に応じて電気量を変化させる赤外線センサであって、焦電素子やサーモパイルのように、前記電気量の変化に応じた電圧値の変化を出力する所謂電圧検出型のものを用いる。
【００３５】
ここで、センサ部２の出力にはセット信号φＳにて駆動されるスイッチング素子ＳＷ０が挿入されており、当該スイッチング素子ＳＷ０がオンのときのみセンサ部２の出力（以下、センサ出力という）を取り出すことができる。
【００３６】
検出回路３は、図１に示すようにセンサ部２のセンサ出力と基準電圧Ｖｒｅｆとの電圧差に応じた電流を出力する電圧電流変換器４と、電圧電流変換器４の出力と回路グランドとの間に接続されたコンデンサＣ１と、リセット信号φＲによって駆動されるスイッチング素子ＳＷ１とを有する。ここで、コンデンサＣ１の両端電圧が検出回路３の出力電圧Ｖｏｕｔとして取り出される。電圧電流変換器４としては、一般的にｇｍ素子あるいはＯＴＡ（Ｏｐｅｒａｔｉｏｎａｌ  Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）と呼ばれるものを用いる。
【００３７】
電圧電流変換器４は、センサ部２の出力に接続された第１の入力端Ｉｎ１と、基準電圧Ｖｒｅｆが印加された第２の入力端Ｉｎ２とを具備し、第１および第２の両入力端Ｉｎ１，Ｉｎ２間に生じた電圧差に相当する大きさの電流を出力端Ｔｏから出力する。
【００３８】
具体的には、図２に示すように第１入力端Ｉｎ１と第２入力端Ｉｎ２には、ＰチャネルＭＯＳＦＥＴからなるトランジスタＱ１，Ｑ２の各ゲートがそれぞれ接続される。両トランジスタＱ１，Ｑ２には直流電圧ＶＤＤが印加されており、両トランジスタＱ１，Ｑ２はソース電位が等しくなるようにそれぞれのソースを共通のバイアス用トランジスタＱ０に接続している。バイアス用トランジスタＱ０は、ゲートに印加されるバイアス電圧Ｖｂの大きさに従ってバイアス電流を流すバイアス電流源として機能する。これにより、各トランジスタＱ１，Ｑ２に流れるドレイン電流は、それぞれのゲート電圧の大きさ、つまりセンサ部２から入力端Ｉｎ１への入力の大きさ、入力端Ｉｎ２に印加される基準電圧Ｖｒｅｆの大きさに従って決定され、バイアス用トランジスタＱ０を通して供給される電流が第１および第２の入力端Ｉｎ１，Ｉｎ２への入力の比に応じて各トランジスタＱ１，Ｑ２に分配されることになる。
【００３９】
トランジスタＱ１のドレインは、第１のカレントミラーＭ１の入力側となるトランジスタＱ３を通して接地され、トランジスタＱ２のドレインは、第２のカレントミラーＭ２の入力側となるトランジスタＱ４を通して接地される。具体的には、各トランジスタＱ３，Ｑ４はいずれもＮチャネルＭＯＳＦＥＴからなり、ドレインおよびゲートを各トランジスタＱ１，Ｑ２のドレインにそれぞれ接続する形で、トランジスタＱ１，Ｑ２のソース−ドレインと直列にドレイン−ソースを接続している。これにより、各トランジスタＱ１，Ｑ２に流れるドレイン電流はそれぞれ各トランジスタＱ３，Ｑ４のドレイン電流となる。
【００４０】
トランジスタＱ３を入力側とした第１のカレントミラーＭ１の出力側のトランジスタＱ５は、ＮチャネルＭＯＳＦＥＴからなり、ゲートおよびソースがトランジスタＱ３のゲートおよびソースにそれぞれ接続され、トランジスタＱ４を入力側とした第２のカレントミラーＭ２の出力側のトランジスタＱ６は、ＮチャネルＭＯＳＦＥＴからなり、ゲートおよびソースがトランジスタＱ４のゲートおよびソースにそれぞれ接続されている。これにより、各トランジスタＱ３，Ｑ４のドレイン電流と同じ大きさのドレイン電流がそれぞれ対応する各トランジスタＱ５，Ｑ６に流れることになる。
【００４１】
トランジスタＱ５のドレインはトランジスタＱ７に接続されている。また、トランジスタＱ６のドレインはトランジスタＱ８に接続されている。トランジスタＱ７，Ｑ８はそれぞれＰチャネルＭＯＳＦＥＴからなり、トランジスタＱ７を入力側、トランジスタＱ８を出力側とする第３のカレントミラーＭ３を形成している。すなわち、トランジスタＱ７のゲートおよびソースはトランジスタＱ８のゲートおよびソースにそれぞれ接続されている。各トランジスタＱ７，Ｑ８は、ドレインがそれぞれトランジスタＱ５，Ｑ６のドレインに接続される。ここで、トランジスタＱ７は、ドレインおよびゲートをトランジスタＱ５のドレインに接続しており、トランジスタＱ７のソース−ドレインとトランジスタＱ５のドレイン−ソースとの直列回路、およびトランジスタＱ８のソース−ドレインとトランジスタＱ６のドレイン−ソースとの直列回路には、それぞれ直流電圧ＶＤＤが印加される。
【００４２】
そして、上記構成の電圧電流変換器４は、トランジスタＱ８とトランジスタＱ６との間に、コンデンサＣ１に接続される出力端Ｔｏを設定している。
【００４３】
上述した構成によれば、トランジスタＱ１のドレイン電流は、第１および第３のカレントミラーＭ１，Ｍ３によって、トランジスタＱ８のドレイン電流の大きさを決定し、トランジスタＱ２のドレイン電流は、第２のカレントミラーＭ２によってトランジスタＱ６のドレイン電流の大きさを決定する。これにより、トランジスタＱ８は、第１の入力端Ｉｎ１への入力電圧（つまりセンサ部２のセンサ出力）に応じた大きさの電流を出力端Ｔｏに流し、トランジスタＱ６は、第２の入力端Ｉｎ２への入力電圧（つまり基準電圧Ｖｒｅｆ）に応じた大きさの電流を出力端Ｔｏから引き抜くように機能する。すなわち、電圧電流変換器４は、第１の入力端Ｉｎ１への入力電圧と第２の入力端Ｉｎ２への入力電圧との差分を電流に変換し、この電流を出力端Ｔｏから出力する。
【００４４】
電圧電流変換器４においてセンサ部２の出力電圧に応じて発生した電流は、出力端ＴｏからコンデンサＣ１に流入してコンデンサＣ１を充電し、出力電圧（コンデンサＣ１の両端電圧）を増加させる。リセット信号φＲによってオンオフされるスイッチング素子ＳＷ１は、電圧電流変換器４の出力端Ｔｏと基準電圧Ｖｒｅｆが印加されたリセット端子Ｑとの間に挿入されており、オン時にコンデンサＣ１の両端電圧を基準電圧Ｖｒｅｆにリセットするための放電経路を形成する。スイッチング素子ＳＷ１の動作タイミングとしては、図３に示すタイミングチャートのように、まずリセット期間Ｔｒにおいてスイッチング素子ＳＷ１をオンし、コンデンサＣ１の両端電圧である出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆにリセットする。その後、センサ部２のセンサ出力を読み出すサンプリング期間Ｔｓにおいては、スイッチング素子ＳＷ１をオフするとともにセット信号φＳによってスイッチング素子ＳＷ０をオンし、検出回路３にてセンサ部２のセンサ出力の読み出しを行う。
【００４５】
ここにおいて、基準電圧Ｖｒｅｆは赤外線を受光していない状態でのセンサ部２の出力と同じ大きさに設定される。つまり、センサ部２の出力と基準電圧Ｖｒｅｆとの差分は、赤外線を受光したことによるセンサ部２の出力変化に相当し、言い換えればセンサ部２での赤外線受光量に相当する。したがって、出力電圧Ｖｏｕｔにおける基準電圧Ｖｒｅｆからの上昇分は、サンプリング期間Ｔｓにおけるセンサ部２のセンサ出力の積分値を反映することとなり、言い換えればサンプリング期間Ｔｓにおけるセンサ部２での赤外線受光量の累積値に相当する。
【００４６】
ここで、電圧電流変換器４は、オープンループ制御を採用している。すなわち、センサ出力をトランジスタＱ１のゲートだけで受けるため、非常に高い入力インピーダンスを確保できる。したがって、検出回路３は、センサ部２の内部抵抗Ｒｐのばらつきによる出力電圧Ｖｏｕｔのばらつきを生じることがなく、安定した検出を行うことが可能となる。しかも、帰還容量が不要になる分、回路規模を小さくすることができる。
【００４７】
ところで、本実施形態では、検出回路３は所定のサンプリング周波数ｆｓでセンサ出力を読み出しており、このサンプリング周波数ｆｓは、上述したサンプリング期間Ｔｓにリセット期間Ｔｒを加えたものの逆数で表すことができる（つまり、ｆｓ＝１／（Ｔｓ＋Ｔｒ））。一方、検出回路３においては、所定のカットオフ周波数ｆｃが存在し、当該カットオフ周波数ｆｃを超える領域では、周波数が高くなるほど利得が低下する。本実施形態では、このカットオフ周波数ｆｃをサンプリング周波数ｆｓよりも低く設定してある。
【００４８】
図４に検出回路３の利得の周波数特性とサンプリング周波数ｆｓとの関係を示す。図４では、本実施形態の検出回路３の利得を実線で表し、一般的な離散系の検出回路の利得を２点鎖線で表す。
【００４９】
すなわち、一般的な離散系の検出回路（増幅器）の場合、センサ出力を収束させ、収束後の安定した電圧を用いて信号処理を行うので、センサ出力を収束させるために、通常、検出回路のカットオフ周波数ｆｃ’をサンプリング周波数ｆｓの３〜４倍以上に設定している。これに対し、本実施形態では、検出回路３のカットオフ周波数ｆｃをサンプリング周波数ｆｓよりも低く設定している。そのため、図３のタイミングチャートに示すように、出力電圧Ｖｏｕｔが完全に収束しない過渡的な状態でサンプリング期間Ｔｓを終了する。以下、上述のように過渡的な状態で信号を読み出すことを「非収束読出し」という。
【００５０】
非収束読出しを採用することによる利点は、図４から分かるように、検出回路３の利得の周波数帯域が狭いので、帯域内の熱雑音やフリッカ雑音が少なく、出力を収束させる一般的な離散系の検出回路に比較して、低雑音な検出回路３を実現できる点にある。なお、センサ出力はカットオフ周波数ｆｃよりも十分に低い周波数帯域（図４の破線領域）を使用するため、検出回路３ではセンサ出力に関して十分な利得を確保できる。
【００５１】
検出回路３のカットオフ周波数ｆｃについてより詳しく説明すると、カットオフ周波数ｆｃは、電圧電流変換器４の出力インピーダンスと出力端Ｔｏに接続される負荷容量（コンデンサＣ１の容量）とによって決定される。検出回路３の出力電圧Ｖｏｕｔの立ち上りの過渡特性（収束速度）は、電圧電流変換器４の出力インピーダンスとコンデンサＣ１の容量との積で表される時定数により決定される。時定数は出力電圧Ｖｏｕｔが定常値の６３．２％に達するまでに要する時間を表しており、時定数が大きいほど出力電圧Ｖｏｕｔの立ち上りが遅くなる。カットオフ周波数ｆｃと時定数τｏとの関係はｆｃ＝１／（２πτｏ）で表される。ここで、出力電圧Ｖｏｕｔが最終的に収束する定常値は、電圧電流変換器４の電源電圧（直流電圧ＶＤＤ）である。
【００５２】
ここにおいて、出力電圧Ｖｏｕｔは時定数の４倍の時間（４τｏ）で定常値の９８．２％に達し、時定数の５倍の時間（５τｏ）では定常値の９９．４％に達するので、本実施形態では、上述したようにカットオフ周波数ｆｃをサンプリング周波数ｆｓより低く設定し、サンプリング期間Ｔｓを４τｏあるいは５τｏで表される時間より短く設定することで、出力電圧Ｖｏｕｔが完全に収束しない過渡的な状態でサンプリング期間Ｔｓが終了するようにしてある。
【００５３】
以下、時間経過に伴う出力電圧Ｖｏｕｔの立ち上がりの過渡特性を示す図５を参照して説明する。図５では、出力電圧ＶｏｕｔはＶｏｕｔ＝ＶＤＤ×｛１−ｅ（−Ｔｓ／τｏ）｝で表されるものとし、時定数τｏ＝５、出力電圧Ｖｏｕｔが収束する定常値を直流電圧ＶＤＤ＝１としてある。
【００５４】
ここに、センサ出力を一定としてサンプリング期間Ｔｓを３〜１５秒の範囲で変化させた場合、出力電圧Ｖｏｕｔは時間変化に対して非線形に変化するが、センサ出力を一定としてサンプリング期間Ｔｓを０〜３秒の範囲で変化させた場合、出力電圧Ｖｏｕｔは時間変化に対し略線形に変化する。すなわち、図５の例では、サンプリング期間Ｔｓを０〜３秒の範囲内に設定すれば、出力電圧Ｖｏｕｔは図６に示すようにサンプリング期間Ｔｓ内での時間経過に対して線形に変化することとなる。したがって、図５の例において、出力電圧Ｖｏｕｔの立ち上がりの直線性が良好な領域を使ってセンサ出力の増幅を行うのであれば、サンプリング期間Ｔｓを時定数に比べて十分に短くすればよい。なお、サンプリング期間Ｔｓが一定の場合、時定数をサンプリング期間Ｔｓに比べて十分に大きくすればよい。
【００５５】
このことは、言い換えれば、図７に示すように、サンプリング周波数ｆｓに対し検出回路３のカットオフ周波数ｆｃを図４の例から更に低域側にシフトすることとなる。検出回路３のカットオフ周波数ｆｃをサンプリング周波数ｆｓに対してどの程度低く設定するかについては、実際には、システム上どの程度の非線形まで許容できるかという基準に基づいて決定されるが、目安としてはカットオフ周波数ｆｃをサンプリング周波数ｆｓの少なくとも１／１０以下とすることが望ましい。
【００５６】
なお、時定数を大きくするに当たり、出力インピーダンスを高くするための手段としては、電圧電流変換器４の出力段をカスコード化するのが効果的である。出力段をカスコード化したものの例として、カスコード形オペアンプ（たとえば図８に示すフォールデッドカスコード形オペアンプや、図９に示すテレスコピックカスコード形オペアンプなど）がある。これらのカスコード形オペアンプは出力インピーダンスおよび負荷容量によりカットオフ周波数ｆｃが決定され、また、負荷が大きいほどアンプは安定動作するという特徴を有しており、回路を低雑音化する上でも負荷容量を大きくできるアンプ方式が好ましい。
【００５７】
ところで、上述したようにセンサ部２と検出回路３との接続関係を一対一とする構成に限らず、たとえば図１０（ａ）に示すように１つの検出回路３に対して複数のセンサ部２を接続するようにしてもよい。この場合、電圧電流変換器４の入力端Ｉｎ１はセンサ部２の出力を択一的に出力するセレクタ５を介して複数のセンサ部２に接続される。セレクタ５は、それぞれ各センサ部２と入力端Ｉｎ１との間に挿入される複数個のスイッチ要素６を有し、各スイッチ要素６を１個ずつ順番にオンすることにより、入力端Ｉｎ１に接続するセンサ部２を択一的に切り替えるものである。このように複数のセンサ部２を順次接続する場合には、接続するセンサ部２を切り替える毎にコンデンサＣ１の電荷をリセットするようにする。ここで、各スイッチ要素６はそれぞれＮチャネルＭＯＳＦＥＴからなり、ゲートに入力された図１０（ｂ）のスイッチ信号φＡ、φＢ、φＣ、…がＨレベルの期間にオンする。
【００５８】
（実施形態２）
本実施形態のセンサ装置１は、サンプリング期間Ｔｓの長さを所定範囲内で調整可能とした点が実施形態１のセンサ装置１と相違する。
【００５９】
ここで、検出回路３は、センサ部２からのセンサ出力を電圧電流変換器４にてｇｍ倍した電流をサンプリング期間Ｔｓ分だけコンデンサＣ１に蓄積することによってセンサ出力の増幅を行うものであるから、図１１に示すように、サンプリング期間Ｔｓの長さに応じて検出回路３の利得が変化する。言い換えれば、サンプリング期間Ｔｓの長さを制御することによって、利得を制御できることになる。なお、本実施形態では、実施形態１で説明したように出力電圧Ｖｏｕｔが時間変化に対し略線形に変化する範囲内でサンプリング期間Ｔｓを調整可能としてある。なお、検出回路３のファーストポールは、電圧電流変換器４の出力インピーダンスと負荷容量（コンデンサＣ１の容量）とによって決定されるので、サンプリング期間Ｔｓに対し時定数τｏを十分に大きくするには、電圧電流変換器４の出力インピーダンスを大きく設計すればよい。
【００６０】
この検出回路３の利得は、信号が収束する前に読み出しを終えるため、サンプリング期間Ｔｓの長さによって利得が決定される。数１に検出回路３の利得Ａｖの算出式を示す。また、数１中のλは数２により得られる。
【００６１】
【数１】
2009294197.tif 000003
【００６２】
【数２】
2009294197.tif 000004
【００６３】
要するに、サンプリング期間Ｔｓを延長することにより、検出回路３の利得を大きくすることができ、一方、サンプリング期間Ｔｓを短縮することにより、検出回路３の利得を小さくすることができる。
【００６４】
ところで、本実施形態のセンサ装置１の具体的な構成としては、図１２に示すように検出回路３の利得（増幅率）を既定値に補正するように、実際の検出回路３の利得に基づいてサンプリング期間Ｔｓの長さを自動的に調整する増幅率調整回路７を設けることが考えられる。
【００６５】
増幅率調整回路７は、出力電圧Ｖｏｕｔが任意に設定した利得（既定値）で増幅されているか否かを判断する判定回路８と、判定回路８の結果に基づき、タイミング発生回路９から出力されサンプリング期間Ｔｓの長さを決定するセット信号φＳのパルス幅を調整するパルス幅調整回路１０とを具備している。パルス幅調整回路１０は、検出回路３の利得が前記既定値よりも小さければセット信号φＳのパルス幅を広げてサンプリング期間Ｔｓを延長し、逆に、検出回路３の利得が前記既定値よりも大きければセット信号φＳのパルス幅を狭めてサンプリング期間Ｔｓを短縮する。
【００６６】
判定回路８の具体例としては、図１３に示すように２値（電圧）の差分を算出する減算器８ａ、あるいはコンパレータなどが用いられる。また、パルス幅調整回路１０の具体例としては、図１３のようにパルス変調器１０ａ、あるいは電圧制御遅延素子（ＶＣＤ）等が用いられる。
【００６７】
実際に、サンプリング期間Ｔｓの長さ（時間幅）の調整により利得補正を行う場合、センサ部２のセンサ出力を既定の電圧値に固定した上で、その電圧値に対する検出回路３の出力電圧Ｖｏｕｔの増幅率（利得）を把握できる状態で、利得補正を行うことになる。
【００６８】
図１３に示す構成例では、減算器８ａの一方の入力端子には検出回路３の出力電圧Ｖｏｕｔが入力され、他方の入力端子には、設計通りの利得（既定値）で前記既定のセンサ出力を増幅したときに得られる検出回路３の出力電圧Ｖｏｕｔの期待値が参照電圧として入力される。減算器８ａの出力は、スイッチＳＷ６を介してパルス変調器１０ａに接続される。これにより、検出回路３は、スイッチＳＷ６がオンの状態で減算器８ａの出力によって利得を補正する利得補正モードとして動作し、ＳＷ６がオフの状態でセンサ出力の検出を行う計測モードとして動作する。
【００６９】
すなわち、利得補正モードにおいては、減算器８ａは、図１４に示すように出力電圧Ｖｏｕｔと参照電圧との差分を求め、パルス変調器１０ａは、減算器８ａの出力値に応じてセット信号φＳのパルス幅を調整する（図示例ではパルス幅を広げ、サンプリング期間Ｔｓを延長している）。利得補正は出力電圧Ｖｏｕｔと参照電圧とが一致するまで行われ、両者が一致した時点のセット信号φＳのパルス幅を記憶して、当該セット信号φＳをその後の計測モードでのセンサ出力の検出に用いる。
【００７０】
以上説明した構成によれば、電圧電流変換器４の利得のばらつきやセンサ部２の感度のばらつきに起因して検出回路３の利得にばらつきがあっても、利得のばらつきを補正できるという効果がある。
【００７１】
その他の構成および機能は実施形態１と同様である。
【００７２】
（実施形態３）
本実施形態のセンサ装置１は、相関２重サンプリング（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：以下、ＣＤＳという）を行う点が実施形態１のセンサ装置１と相違する。ＣＤＳとは、連続してサンプリングしたデータが低周波成分に対して高い相関を持っていることを利用し、オフセット成分と信号成分とをそれぞれサンプリングして双方の差分を取ることで低周波雑音（オフセット誤差とフリッカ雑音）を除去する手法である。
【００７３】
すなわち、検出回路３からセンサ部２の出力変化のみに対応する出力電圧Ｖｏｕｔを出力することができればセンサ装置１としての検出精度は高くなるが、実際には、センサ部２の出力変化に相当する信号成分以外に、検出回路３に固有の回路オフセットが検出回路３の出力電圧Ｖｏｕｔに重畳する可能性が高い。本実施形態のセンサ装置１は、以下に説明する構成により上記回路オフセットの影響を取り除いた出力電圧Ｖｏｕｔを得ることができるものである。
【００７４】
具体的には、検出回路３の構成が実施形態１と異なっており、図１５に示すように電圧電流変換器４の出力端Ｔｏの後段に、コンデンサＣ１およびスイッチング素子ＳＷ１を具備する信号検出回路１１の他、当該信号検出回路１１と同様にコンデンサＣ２およびスイッチング素子ＳＷ２を具備するオフセット検出回路１２が接続されている。信号検出回路１１並びにオフセット検出回路１２は、出力端Ｔｏに対してそれぞれスイッチＳＷ３，ＳＷ４を介して接続されている。ここに、信号検出回路１１およびオフセット検出回路１２の後段には差分回路１３が設けられており、検出回路３の出力電圧Ｖｏｕｔは、信号検出回路１１のコンデンサＣ１の両端電圧Ｖ１からオフセット検出回路１２のコンデンサＣ２の両端電圧Ｖ２を差し引いたものとなる。電圧電流変換器４の第１および第２の両入力端Ｉｎ１，Ｉｎ２間には、オフセット検出回路１２側のスイッチＳＷ４と同時にオンするスイッチＳＷ５が挿入されている。
【００７５】
以下、本実施形態のセンサ装置１の動作について図１６のタイミングチャートを参照して説明する。
【００７６】
まず、リセット期間Ｔｒにおいて、リセット信号φＲによりスイッチング素子ＳＷ１，ＳＷ２をオンして、コンデンサＣ１とコンデンサＣ２とをそれぞれ初期化する。次に、サンプリング期間Ｔｓのうちのオフセット検出期間において、オフセット信号φｏｆｆによりオフセット検出回路１２側のスイッチＳＷ４をオンし、オフセット成分をコンデンサＣ２に蓄積する。つまり、このとき、電圧電流変換器４の第１および第２の両入力端Ｉｎ１，Ｉｎ２間はスイッチＳＷ５により短絡させられるので、コンデンサＣ２に蓄積される電荷には、センサ部２のセンサ出力に相当する成分は含まれず、回路のオフセット成分（回路オフセットおよびフリッカ雑音）が含まれる。
【００７７】
その後、サンプリング期間Ｔｓのうちの信号検出期間において、スイッチＳＷ４，ＳＷ５をオフするとともにセット信号φＳによりスイッチング素子ＳＷ０および信号検出回路１１側のスイッチＳＷ３をオンし、センサ部２のセンサ出力を読出してコンデンサＣ１に蓄積する。コンデンサＣ１に蓄積された電荷には、センサ出力に相当する信号成分の他に、図１６に１点鎖線で示すようにコンデンサＣ２に蓄積された電荷と同様のオフセット成分（回路オフセットおよびフリッカ雑音）が含まれる。そして、サンプリング期間Ｔｓのうちの差分検出期間において、コンデンサＣ１に蓄積された電荷量とコンデンサＣ２に蓄積された電荷量との差分を取ることにより、オフセット成分が除去されて、信号成分のみを取り出すことができる。
【００７８】
この構成によれば、フリッカ雑音を除去する効果が向上し、さらに検出回路３の回路オフセットを除去できるという利点がある。
【００７９】
その他の構成および機能は実施形態１と同様である。
【００８０】
（実施形態４）
本実施形態のセンサ装置１は、上記ＣＤＳを所定回数繰り返して行い、当該所定回数のＣＤＳで得られた差分回路１３の出力電圧の累積値を出力するようにした点が実施形態３のセンサ装置１と相違する。
【００８１】
ここではまず、実施形態３の構成について検証する。実施形態３のように１回のＣＤＳにてオフセット成分（回路オフセットおよびフリッカ雑音）を除去する場合には、オフセット成分を含んだ信号成分と、オフセット成分とをそれぞれコンデンサＣ１，Ｃ２に蓄積する必要がある。ここにおいて、電圧電流変換器４は、オープンループ制御を採用しているので、回路レイアウトのばらつきなどにより、回路オフセットが大きくばらつくことがある。そこで、電圧電流変換器４の出力によりコンデンサＣ１，Ｃ２の両端電圧を飽和させないためには、電圧電流変換器４の利得は余裕を持って上限より低く設定せざるを得ず、これにより、電圧電流変換器４のＳＮ比が必要以上に制限される。
【００８２】
その結果、サンプリング期間Ｔｓに得られる差分回路１３の出力電圧Ｖｏｕｔは比較的小さな値となり、電圧電流変換器４の後段にＡＤ変換器を設ける場合、ＡＤ変換器の入力レンジに電圧電流変換器４の出力レンジを合わせるためには、電圧電流変換器４とＡＤ変換器との間に増幅回路を付加するか、あるいはＡＤ変換器として高精度（高分解能）のものを用いる必要がある。また、サンプリング周波数ｆｓを低くして１回当たりのサンプリング期間Ｔｓを長くし、差分回路１３の出力電圧Ｖｏｕｔを大きくすることも考えられるが、コンデンサＣ１，Ｃ２の両端電圧の飽和を避けるためには、サンプリング周波数ｆｓについても下限が設定されることとなる。さらに、サンプリング周波数ｆｓを低くすると、ＣＤＳによるフリッカ雑音の除去効率が低下するという問題もある。
【００８３】
これに対して、本実施形態のセンサ装置１は、以下に説明する構成により１回のサンプリング期間Ｔｓで得られる差分回路１３の出力電圧Ｖｏｕｔ１が小さくても、最終的に比較的大きな検出回路３の出力電圧Ｖｏｕｔ２として取り出すことを可能としている。
【００８４】
すなわち、本実施形態では、検出回路３は図１７に示すように、差分回路１３の後段に設けられ差分回路１３の出力電圧Ｖｏｕｔ１を積分する積分器１６と、積分器１６の出力電圧Ｖｏｕｔ２をデジタル値に変換するＡＤ変換器（ＡＤＣ）１７とを具備している。ここで、積分器１６は、サンプリング期間Ｔｓを所定回数（以下、Ｎ回とする）繰り返す間に、差分回路１３で得られた差分の累積値を出力する累積手段を構成する。つまり、積分器１６では、差分回路１３の出力電圧Ｖｏｕｔ１をＮ回のサンプリング期間Ｔｓに亘って積分し、ＡＤ変換器１７の入力レンジに合わせた出力電圧Ｖｏｕｔ２に増幅して出力するする。ＡＤ変換器１７ではＮ回分の出力電圧Ｖｏｕｔ１の積分結果についてＡＤ変換を行う。なお、積分器１６は、Ｎ回分の出力電圧Ｖｏｕｔ１の積分後、次回のサンプリング期間Ｔｓに備えて出力電圧Ｖｏｕｔ２をリセットする機能を有している。
【００８５】
以下、本実施形態のセンサ装置１の動作について図１８のタイミングチャートを参照して説明する。ここではＮ＝４回の場合を例として説明する。
【００８６】
まず、１回目のサンプリング期間Ｔｓの差分検出期間において、コンデンサＣ１に蓄積された電荷量とコンデンサＣ２に蓄積された電荷量との差分を取ることにより、オフセット成分を除去した信号成分のみが差分回路１３の出力電圧Ｖｏｕｔ１として出力される。積分器１６の出力電圧Ｖｏｕｔ２は、前記出力電圧Ｖｏｕｔ１の積分値であるから、前記１回目のサンプリング期間Ｔｓの終了時点では出力電圧Ｖｏｕｔ１の大きさに相当する値まで上昇する。
【００８７】
その後、２回目のサンプリング期間Ｔｓの差分検出期間においても、コンデンサＣ１に蓄積された電荷量とコンデンサＣ２に蓄積された電荷量との差分を取ることにより、オフセット成分を除去した信号成分のみが差分回路１３の出力電圧Ｖｏｕｔ１として出力される。そのため、積分器１６の出力電圧Ｖｏｕｔ２は、前記２回目のサンプリング期間Ｔｓの終了時点では、前記１回目のサンプリング期間Ｔｓの終了時点から、出力電圧Ｖｏｕｔ１の大きさに相当する分だけさらに上昇する。同様に、３回目、４回目の各サンプリング期間Ｔｓにおいても出力電圧Ｖｏｕｔ２は段階的に上昇する。
【００８８】
そして、４回目（Ｎ回目）のサンプリング期間Ｔｓ終了時点での出力電圧Ｖｏｕｔ２がＡＤ変換器１７にてＡＤ変換される。ＡＤ変換された出力電圧Ｖｏｕｔ２（つまり、出力電圧Ｖｏｕｔ２に相当するデジタル値）は、検出回路３の出力として取り出される。
【００８９】
この構成によれば、１〜Ｎ回目の各サンプリング期間Ｔｓに得られる差分回路１３の出力電圧Ｖｏｕｔ１が比較的小さい場合でも、Ｎ回のサンプリング期間Ｔｓで得られた出力電圧Ｖｏｕｔ１の累積値をとることで、比較的大きな値として取り出すことが可能である。しかも、ＣＤＳにてオフセット成分が除去された出力電圧Ｖｏｕｔ１の累積を取っているから、その累積値である出力電圧Ｖｏｕｔ２においてもオフセット成分の影響はない。つまり、オフセット成分の大きさに関係なく、検出回路３全体としての利得を高め、ＳＮ比を低減することができる。その結果、電圧電流変換器４とＡＤ変換器１７との間に増幅回路を付加することなく、ＡＤ変換器１７に要求される分解能を下げることができる。
【００９０】
また、実施形態３の構成に比べると、１〜Ｎ回目の各サンプリング期間Ｔｓに差分回路１３で抽出される出力電圧Ｖｏｕｔ１自体は小さくてもよいので、サンプリング周波数ｆｓを高くしサンプリング期間Ｔｓを短くしても不都合は生じない。そのため、サンプリング周波数ｆｓを高く設定して、ＣＤＳによるフリッカ雑音の除去効率を高く維持できるので、低雑音な検出回路３を実現することができる。さらに、サンプリング周波数ｆｓを高くすると、コンデンサＣ１，Ｃ２の充電時間（サンプリング期間Ｔｓ）が短くなってコンデンサＣ１，Ｃ２の飽和が生じにくくなるので、電圧電流変換器４の利得を高く設定することもできる。電圧電流変換器４の利得を高くすれば、熱雑音が低減されてＳＮ比が向上するという利点がある。
【００９１】
なお、本実施形態では積分器１６の後段にＡＤ変換器１７を設けＡＤ変換前に積分処理を施しているため、ＡＤ変換後に積分処理を施す場合に比べて、ＡＤ変換器１７に入力される信号が大きくなって量子化雑音の影響が小さくなるという利点がある。
【００９２】
その他の構成および機能は実施形態３と同様である。
【００９３】
（実施形態５）
本実施形態のセンサ装置１は、図１９（ａ）に示すように、第１および第２の各入力端Ｉｎ１、Ｉｎ２にそれぞれ個別のセンサ部２を接続している点が実施形態１のセンサ装置１と相違する。しかも、本実施形態では、図１０に示した例と同様に、第１の入力端Ｉｎ１に対しては、セレクタ５を介して複数のセンサ部２を接続してある。
【００９４】
この構成によれば、出力電圧においては、両センサ部２が共通して持つ不要な信号成分は除去されることになる。したがって、両センサ部２間の出力の差分のみを感度よく検出することができる。
【００９５】
本実施形態においては、第１の入力端Ｉｎ１に対して赤外線の変化を受ける検出用のセンサ部２を接続し、第２の入力端Ｉｎ２に対して赤外線の変化を受けない（つまり赤外線の入射が遮断された）参照用のセンサ部２を接続することが望ましい。ここで、第１の入力端Ｉｎ１と検出用の各センサ部２との間にそれぞれ挿入される各スイッチ要素６はＮチャネルＭＯＳＦＥＴからなり、ゲートに入力された図１９（ｂ）のスイッチ信号φＡ、φＢ、…がＨレベルの期間にオンする。第２の入力端Ｉｎ２と参照用のセンサ部２との間に挿入されるスイッチ要素６はＮチャネルＭＯＳＦＥＴからなり、論理和回路１４を介してゲートに入力されたスイッチ信号φＡ、φＢ、…のいずれかがＨレベルの期間にオンする。
【００９６】
参照用のセンサ部２と検出用のセンサ部２とは、出力の整合をとるため同一基板上に同一の加工プロセスにより形成される。この構成では、参照用のセンサ部２の出力に対する相対的な検出用のセンサ部２の出力を得ることができ、結果的に、センサ部２の実装された基板温度等に依存したオフセット成分を取り除いた出力電圧を得ることができる。
【００９７】
その他の構成および機能は実施形態１と同様である。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施形態１の構成を示す概略回路図である。
【図２】同上の検出回路の構成を示す概略回路図である。
【図３】同上の動作例を示すタイミングチャートである。
【図４】同上の検出回路の利得の周波数特性を示す説明図である。
【図５】同上の出力電圧と時間との関係を示す説明図である。
【図６】同上の動作例を示すタイミングチャートである。
【図７】同上の検出回路の利得の周波数特性を示す説明図である。
【図８】同上の検出回路の他の構成を示す概略回路図である。
【図９】同上の検出回路のさらに他の構成を示す概略回路図である。
【図１０】（ａ）は同上のセンサ装置の他の構成を示すブロック図、（ｂ）は（ａ）の動作を示すタイミングチャートである。
【図１１】本発明の実施形態２の動作を示す説明図である。
【図１２】同上の構成例を示す概略回路図である。
【図１３】同上の構成例を示す概略回路図である。
【図１４】同上の動作例を示すタイミングチャートである。
【図１５】本発明の実施形態３の構成を示す概略回路図である。
【図１６】同上の動作例を示すタイミングチャートである。
【図１７】本発明の実施形態４の構成を示す概略回路図である。
【図１８】同上の動作例を示すタイミングチャートである。
【図１９】（ａ）は本発明の実施形態５の構成を示すブロック図、（ｂ）は（ａ）の動作を示すタイミングチャートである。
【図２０】従来例を示す概略回路図である。
【符号の説明】
【００９９】
１  センサ装置
２  センサ部
３  検出回路
４  電圧電流変換器
５  セレクタ
１６  積分器
１７  ＡＤ変換器
Ｃ１  コンデンサ
ｆｃ  カットオフ周波数
ｆｓ  サンプリング周波数
Ｉｎ１  第１の入力端
Ｉｎ２  第２の入力端
ＳＷ１  スイッチング素子
Ｔｓ  サンプリング期間
Ｖｏｕｔ  出力電圧
Ｖｒｅｆ  基準電圧
【図１】
2009294197.tif 000005
【図２】
2009294197.tif 000006
【図３】
2009294197.tif 000007
【図４】
2009294197.tif 000008
【図５】
2009294197.tif 000009
【図６】
2009294197.tif 000010
【図７】
2009294197.tif 000011
【図８】
2009294197.tif 000012
【図９】
2009294197.tif 000013
【図１０】
2009294197.tif 000014
【図１１】
2009294197.tif 000015
【図１２】
2009294197.tif 000016
【図１３】
2009294197.tif 000017
【図１４】
2009294197.tif 000018
【図１５】
2009294197.tif 000019
【図１６】
2009294197.tif 000020
【図１７】
2009294197.tif 000021
【図１８】
2009294197.tif 000022
【図１９】
2009294197.tif 000023
【図２０】
2009294197.tif 000024