(57)【要約】【課題】不揮発メモリ７に各種データを集約して格納する場合、ブート時にクリアしたいデータとしたくないデータとを使い分ける画像処理装置を提供する。【解決手段】不揮発メモリ７の領域Ａに、ブートプログラム、ＯＳ、アプリケーションプログラムを格納し、領域Ｂにイメージデータを格納し、領域Ｃに機器設定値等データを格納し、領域Ｄにデータ変数等を格納する。領域Ｂをクリアしたいデータ領域、領域Ａ、Ｃ、Ｄをクリアしたくないデータ領域に設定すれば、ブート時に領域Ｄのデータはクリアされることなく、再利用することができる。領域Dに格納されるデータ変数等は、クリアするかしないかを選択できる書き換え可能なデータであり、領域Ａ、Ｃ、Ｄに格納されるプログラムデータ、機器設定値等は、通常はクリアしないで再利用するデータである。【選択図】図３
2009151386.tif 000002
【特許請求の範囲】
【請求項１】
ブートプログラム、ＯＳ、アプリケーションプログラム、機器設定値の各データを格納する不揮発メモリを備え、
前記不揮発メモリは、前記各データ以外の書き換え可能データを格納可能となし、前記書き換え可能データのうち、ブート時にクリアするデータを格納する第１の領域と、クリアしないデータを格納する第２の領域とに分けて管理することを特徴とする画像処理装置。
【請求項２】
前記不揮発メモリにエラーの有無を示す第１のステータスビットを設け、前記不揮発メモリの前記各データの領域以外の領域を、前記第１のステータスビットに応じて、電源投入時及びリブート時に初期状態にすることを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記第２の領域にスナップショットイメージを格納すると共に、前記不揮発メモリにスナップショットイメージの有効・無効を示す第２のステータスビットを設け、前記有効時には、前記第２の領域を初期化せずに前記スナップショットイメージを起動し、前記無効時には、前記第２の領域をクリアすると共に、前記ＯＳ、アプリケーションプログラムの通常起動を行うことを特徴とする請求項１記載の画像処理装置。
【請求項４】
前記不揮発メモリにエラーの有無を示す第１のステータスビットを設け、この第１のステータスビットに応じて前記第２のステータスビットを切り替えることを特徴とする請求項３記載の画像処理装置。
【請求項５】
前記不揮発メモリを複数のブロックに分け、このブロック単位でライトプロテクト可能な構成とし、前記ブートプログラム、ＯＳ、アプリケーションプログラムをリードオンリーのプログラムとして、前記書き換え可能データのブロックとは別のブロックに配置し、前記別のブロックは、前記プログラムの更新時以外は常時前記ライトプロテクト状態に設定することを特徴とする請求項１記載の画像処理装置。
【請求項６】
前記機器設定値のデータを前記プログラムのブロックとは別のブロックに配置し、前記プログラムの更新時に、前記別のブロックをライトプロテクト状態に設定することを特徴とする請求項５記載の画像処理装置。
【請求項７】
前記機器設定値のデータが配置されるブロック領域を示すデータを前記不揮発メモリに備え、そのデータが示すブロック領域が、強制インストール用プログラムにより割り当てられるブロック領域と差異がある場合は、使用者に通知することを特徴とする請求項６記載の画像処理装置。
【請求項８】
ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値を格納する不揮発メモリと、揮発メモリとを有する画像処理装置において、
前記不揮発メモリと前記揮発メモリとを着脱可能に接続したことを特徴とする画像処理装置。
【請求項９】
前記書き換え可能データは、イメージデータ又はプログラム変数を含むデータを含むことを特徴とする請求項１記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置に関し、特にコントローラに特徴をもつ画像処理装置に関するものである。
【背景技術】
【０００２】
図１７は従来の画像処理装置のコントローラの構成を示すブロック図である。
図１７において、ＣＰＵ１は、ＲＡＭ２、ＲＯＭ３、ＮＶＲＡＭ４に格納されたプログラム等の所定のデータを用いて機器のＬＳＩであるＡＳＩＣ５を制御する。ＲＡＭ２は、ワークエリアとして使用され、ＤＲＡＭ等で構成される。ＲＯＭ３は、ブートプログラム等のＣＯＤＥプログラムを格納するもので、FlashROM等で構成される。ＮＶＲＡＭ４は、機器の設定値等を格納するもので、EEPROM、電池＋ＳＲＡＭ、ＳＲＡＭ等で構成される。
【０００３】
図１８は起動時の動作を示すフローチャートである。
ステップＳ１でＲＯＭ３のブートプログラムを起動し実行する。ステップＳ２でＲＯＭ３のＯＳをＲＡＭ２にロードし、ステップＳ３でＯＳを実行する。ステップＳ４でＲＯＭ３のアプリケーションプログラムをＲＡＭ２にロードし、ステップＳ５でアプリケーションプログラムを実行する。ステップＳ６で各種のイニシャライズを行い、終了する。
【０００４】
従来の画像処理装置のコントローラは上記のように構成されているが、ＲＡＭ２、ＲＯＭ３、ＮＶＲＡＭ４として用いられるNOR-FlashROM、NAND-FlashROM、EEPROM、ＮＶＲＡＭ等のデバイスが、最近の不揮発メモリの大容量化・Ｉ／Ｆの高速化技術により、特定の不揮発メモリに集約されようとしている。
なお、画像処理装置等において、メモリやデータを扱いやすくするための種々の技術が提案されている（例えば、特許文献１〜１１参照）。
【特許文献１】特開平１０−３１１７１１号公報
【特許文献２】特開２００２−６９７１号公報
【特許文献３】特開２００２−４１２５６号公報
【特許文献４】特表２００３−５０１９１５号公報
【特許文献５】特開２００４−１９４２８４号公報
【特許文献６】特開２００５−１９０００８号公報
【特許文献７】特許第３７３０１８３号公報
【特許文献８】特開２００５−３１８５７７号公報
【特許文献９】特開２００６−２６２１５０号公報
【特許文献１０】特開２００６−２７９９３５号公報
【特許文献１１】特開２００６−３３０８７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、プログラムデータを上記NOR-FlashROM、NAND-FlashROM、EEPROM、ＮＶＲＡＭに格納している現システム構成を、ＰＲＡＭのような大容量不揮発メモリに集約して格納するシステムに構成した場合、ブート方式や信頼性等において種々の問題が発生していた。
【０００６】
前記の各特許文献の技術は、データを不揮発メモリに集約して格納することについては特に開示されてなく、また、上記各課題を充分解決することはできない。
【０００７】
本発明は上記の問題を解決することを目的とするもので、本発明の課題は、不揮発メモリに格納したデータの中で、イメージデータのようにブート時に消去したいものと、一度、設定した値を再利用したい（クリアしたくない）データがあり、それらを使い分けることを目的とする。
【課題を解決するための手段】
【０００８】
請求項１の発明による画像処理装置は、ブートプログラム、ＯＳ、アプリケーションプログラム、機器設定値の各データを格納する不揮発メモリを備え、前記不揮発メモリは、前記各データ以外の書き換え可能データを格納可能となし、前記書き換え可能データのうち、ブート時にクリアするデータを格納する第１の領域と、クリアしないデータを格納する第２の領域とに分けて管理することを特徴とするものである。
【０００９】
請求項２の発明による画像処理装置は、請求項１において、前記不揮発メモリにエラーの有無を示す第１のステータスビットを設け、前記不揮発メモリの前記各データの領域以外の領域を、前記第１のステータスビットに応じて、電源投入時及びリブート時に初期状態にすることを特徴とするものである。
【００１０】
請求項３の発明による画像処理装置は、請求項１において、前記第２の領域にスナップショットイメージを格納すると共に、前記不揮発メモリにスナップショットイメージの有効・無効を示す第２のステータスビットを設け、前記有効時には、前記第２の領域を初期化せずに前記スナップショットイメージを起動し、前記無効時には、前記第２の領域をクリアすると共に、前記ＯＳ、アプリケーションプログラムの通常起動を行うことを特徴とするものである。
【００１１】
請求項４の発明による画像処理装置は、請求項３において、前記不揮発メモリにエラーの有無を示す第１のステータスビットを設け、この第１のステータスビットに応じて前記第２のステータスビットを切り替えることを特徴とするものである。
【００１２】
請求項５の発明による画像処理装置は、請求項１において、前記不揮発メモリを複数のブロックに分け、このブロック単位でライトプロテクト可能な構成とし、前記ブートプログラム、ＯＳ、アプリケーションプログラムをリードオンリーのプログラムとして、前記書き換え可能データのブロックとは別のブロックに配置し、前記別のブロックは、前記プログラムの更新時以外は常時前記ライトプロテクト状態に設定することを特徴とするものである。
【００１３】
請求項６の発明による画像処理装置は、請求項５において、前記機器設定値のデータを前記プログラムのブロックとは別のブロックに配置し、前記プログラムの更新時に、前記別のブロックをライトプロテクト状態に設定することを特徴とするものである。
【００１４】
請求項７の発明による画像処理装置は、請求項６において、前記機器設定値のデータが配置されるブロック領域を示すデータを前記不揮発メモリに備え、そのデータが示すブロック領域が、強制インストール用プログラムにより割り当てられるブロック領域と差異がある場合は、使用者に通知することを特徴とするものである。
【００１５】
請求項８の発明による画像処理装置は、ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値を格納する不揮発メモリと、揮発メモリとを有する画像処理装置において、前記不揮発メモリと前記揮発メモリとを着脱可能に接続したことを特徴とするものである。
【００１６】
請求項９の発明による画像処理装置は、請求項１において、前記書き換え可能データは、イメージデータ又はプログラム変数を含むデータを含むことを特徴とするものである。
【発明の効果】
【００１７】
本発明によれば、イメージデータのようにクリアすべきデータ領域を、各プログラム（ブートプログラム、ＯＳ、アプリケーションプログラム）や再利用したい設定データ領域に分けることで、データをクリアしたい時にクリアすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面と共に説明する。
図１は本発明の実施の形態による画像処理装置のコントローラの構成を示すブロック図であり、図１１と対応する部分には同一番号を付して重複する説明は省略する。
図１において、ＣＰＵ１は、ＲＡＭ６、不揮発メモリ７に格納されたプログラム等の所定のデータを用いてＡＳＩＣ５を制御する。ＲＡＭ６は、スタック等書き換え頻度の高いものに使用し、ＤＲＡＭ等で構成される。不揮発メモリ７は、ＦｅＲＡＭ、ＭＲＡＭ、ＰＲＡＭ等で構成される。格納されるデータは、ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値等、データ変数、イメージデータ等である。
【００１９】
図２は上記構成による起動時の動作を示すフローチャートである。
ステップＳ１１で、不揮発メモリ７のブートプログラムを起動する。ステップＳ１２で不揮発メモリ７のＯＳを起動する。ステップＳ１３で、不揮発メモリ７のアプリケーションプログラムを起動し、ステップＳ４で各種イニシャライズを行い、終了する。
【００２０】
図３は本発明の第１の実施の形態を示すもので、不揮発メモリ７及びＲＡＭ６の構成を示すものである。
図３において、不揮発メモリ７には、ブートプログラム、ＯＳ、アプリケーションプログラム、イメージデータ等、データ変数等、機器の設定値を格納する。また、揮発メモリであるＲＡＭ６には、スタックデータ、データ変数、イメージデータ等を格納する。
【００２１】
ここで、ブートプログラムとは、電源ＯＮ後、特定アドレスから実行され、ＡＳＩＣ５等のＬＳＩの初期化等を行うプログラムである。
ＯＳとは、ブートプログラム実行後に起動され、基本機能、例えば、メモリ管理等を行うものである。
アプリケーションプログラムとは、主なものとしては、コピーアプリ、プリンタアプリ等があり、画像処理装置機器のコピー機能、プリンタ機能を実現するプログラムである。
機器の設定値とは、例えば、ネットワーク機能があれば、ＩＰアドレスのようなものが該当する。
【００２２】
ブートプログラム、ＯＳ、アプリケーションプログラムを、不揮発メモリ７の領域Ａに、イメージデータを領域Ｂに、機器設定値等データを領域Ｃに、データ変数等を領域Ｄに割り当てるものとする。
領域Ｂをクリアしたいデータ領域、領域Ａ、Ｃ、Ｄをクリアしたくないデータ領域とすれば、ブート時に領域Ｄのデータはクリアされることなく、再利用できる。領域Ｄに格納されるデータ変数等は、クリアするかしないかを選択できる書き換え可能なデータであり、領域Ａ、Ｃ、Ｄに格納されるブートプログラム、ＯＳ、アプリケーションプログラム、機器設定値等は、通常はクリアしないデータである。
尚、クリアしたい領域としたくない領域は、例えばＯＳにより選択できるようにしてもよく、あるいは使用者が選択できるようにしてもよい。
【００２３】
不揮発メモリ７に格納した各種データの中で、イメージデータ等のようにブート時に消去したいものと、一度設定した値をブート時に消去せずに再利用したいものとがあるが、本実施の形態によれば、クリアすべきデータ領域と、各プログラム（ブート、ＯＳ、アプリ）や再利用したい設定データ領域とに分けることで、データをクリアしたい時にクリアすることができ、それらを使い分けることができる。
【００２４】
図４は本発明の第２の実施の形態を示すもので、不揮発メモリ７の構成を示すものである。尚、ＲＡＭ６は図３と同様である。
ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値を不揮発メモリ７に格納する。
ブートプログラム、ＯＳ、アプリケーションプログラムは、不揮発メモリ７の領域Ａに、機器設定値等データを領域Ｃに、データ変数、ログ等を領域Ｂに割り当てる。
また、領域Ｃの斜線部８に、エラーの有無を検知できるステータスビットＳＴを設ける。ＳＴの値が、“０”＝エラー、“１”＝エラー無とする。
【００２５】
図５は上記構成による起動時の動作を示すフローチャートである。
エラー発生時に、ステータスビットＳＴに“０”を書き込んでおく。リカバリーのために電源ＯＦＦ／ＯＮを実施すると、ステップＳ２１で、不揮発メモリ７のブートプログラムが実行される。ステップＳ２２で、ステータスビットＳＴをリードしエラーの有無を確認する。エラーが発生した後、つまり“０”が書き込まれている場合は、ステップＳ２３で、領域Ｂのデータを消去後、ステップＳ２４でＯＳの初期と同様な状態で起動処理を続行する。ステップＳ２２でエラー未発生の場合は、領域Ｂのデータ消去は行わず、ステップＳ２４でＯＳの起動処理を行う。次いでステップＳ２５で、不揮発メモリ７のアプリケーションプログラムを起動し、ステップＳ２６で各種のイニシャライズを行い、終了する。
【００２６】
本実施の形態によれば、機器のエラー状態のリカバリーのための電源ＯＦＦ／ＯＮ動作・リブート動作にて、初期と同様な状態で従来と同等のリカバリー機能を実現でき、ソフトバグによる回避不能なループに陥ることを防ぐことができ、機器を再起動させることができる。
【００２７】
図６は本発明の第３の実施の形態を示すもので、不揮発メモリ７の構成を示す。
ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値を不揮発メモリ７に格納する。ブートプログラム、ＯＳ、アプリケーションプログラムは、不揮発メモリ７の領域Ａに、機器設定値データを領域Ｃに、データ変数、ログ、スナップショットイメージ等を領域Ｂ、Ｄに割り当てる。
また、領域Ｃの斜線部９に、スナップショットブートを有効・無効とするステータスビットＳＢを設ける。このＳＢの値が、“０”＝有効、“１”＝無効とする。
【００２８】
図７は上記構成による起動時の動作を示すフローチャートである。
ステップＳ３１で、不揮発メモリ７のブートプログラムが実行される。ステップＳ３２で、スナップショットビットＳＢをリードし、“１”で有効の場合は、ステップＳ３３で、スナップショットイメージが格納される領域Ｄを除く領域Ｂのデータのみ消去する。そしてステップＳ３４で、ＯＳの起動処理を行い、次いでステップＳ３５でスナップショットイメージを実行して終了する。
【００２９】
ステップＳ３２で、スナップショットビットＳＢが“０”で無効の場合は、ステップＳ３６で、スナップショットイメージが格納される領域Ｄと領域Ｂのデータを消去する。その後、ステップＳ３７でＯＳの起動処理を実行し、ステップＳ３８でアプリケーションプログラムを起動し、ステップＳ３９で各種のイニシャライズを行って終了する。
【００３０】
本実施の形態によれば、スナップショットイメージのステータスビットＳＢを設けることで、スナップショットイメージをクリアすることができる。
【００３１】
図８は本発明の第４の実施の形態を示すもので、不揮発メモリ７の構成を示す。
ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値を不揮発メモリ７に格納する。ブートプログラム、ＯＳ、アプリケーションプログラムを、不揮発メモリ７の領域Ａに、機器設定値データを領域Ｃに、データ変数、ログ、スナップショットイメージ等を領域Ｂ、Ｄに割り当てる。
【００３２】
また、領域Ｃの斜線部１０に、スナップショットブートを有効・無効とするビットＳＢを設ける。このビットＳＢの値が、“０”＝有効、“１”＝無効とする。斜線部１０には、さらにエラーの有無を検知できるステータスビットＳＴを設ける。このビットＳＴの値が、“０”＝エラー、“１”＝エラー無とする。
【００３３】
図９は上記構成による起動時の動作を示すフローチャートである。
エラー発生時、そのリカバリーのため、電源ＯＦＦ／ＯＮを実施しようとするが、エラー要因によっては、スナップショットイメージを利用して、高速起動を行った方がよい場合がある。そこで本実施の形態では、エラー要因により、スナップショットブートを有効・無効にするビットＳＢの値を変更し、有効の場合は、スナップショットイメージが格納される領域Ｄを除く領域Ｂのデータのみ消去する。また、無効の場合は、スナップショットイメージが可能される領域Ｄと領域Ｂのデータを消去してから起動処理を行うようにしている。
【００３４】
図９において、エラー発生時に、ステータスビットＳＴに“０”を書き込んでおく。リカバリーのために電源ＯＦＦ／ＯＮを実施すると、ステップＳ４１で、ブートプログラムが実行される。ステップＳ４２で、ステータスビットＳＴをリードしエラーの有無を確認する。エラーが発生して“０”が書き込まれている場合は、ステップＳ４３で、スナップショットビットＳＢをリードし、“０”で無効の場合、及びステップＳ４２で、エラーが発生していない場合は、ステップＳ４４で、領域Ｂのデータのみ消去する。そしてステップＳ４５でＯＳの起動処理を行い、ステップＳ４６で、スナップショットイメージを実行して終了する。
【００３５】
ステップＳ４３で、スナップショットビットＳＢが“１”で有効の場合は、ステップＳ４７で、スナップショットイメージが格納される領域Ｄと領域Ｂのデータを消去する。その後、ステップＳ４８でＯＳの起動処理を実行し、ステップＳ４９でアプリケーションプログラムを起動し、ステップＳ５０で各種のイニシャライズを行って終了する。
【００３６】
本実施の形態によれば、エラー時に、毎回、スナップショットイメージをクリアしてしまうと、電源ＯＦＦ／ＯＮのリカバリーからの復帰に時間がかかってしまうが、エラー条件に応じてスナップショットの起動を有効・無効とすることにより、リカバリーのための電源ＯＦＦ／ＯＮ再起動を早くすることができる。
【００３７】
図１０は本発明の第５の実施の形態を示すもので、不揮発メモリ７の構成を示す。
ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値を不揮発メモリ７に格納する。
不揮発メモリ７は、６４個のブロック０〜６３に分かれており、ブロック毎にライトプロテクトが実施できる。ブロック０〜３２には、ブートプログラム、ＯＳ、アプリケーションプログラムが格納される。このブロック０〜３２に対しては、プログラム更新時以外はライトプロテクト設定とする。従って、プログラム更新直前にライトプロテクトを解除し、プログラム更新直後にライトプロテクトを再設定することができる。
【００３８】
図１１は上記構成によるプログラム更新時の動作を示すフローチャートである。
ステップＳ５１で、ブロック０〜３２のライトプロテクトを解除した後、ステップＳ５２で、プログラムの書き換えを実行する。次に、ステップＳ５３で、再びブロック０〜３２にライトプロテクトを設定してプログラム更新を終了する。
【００３９】
本実施の形態によれば、常時ライトプロテクトにセットすることにより、誤書き込みを防止することができ、ブートプログラム、ＯＳ、アプリケーションプログラムを保護することができる。
【００４０】
図１２は本発明の第６の実施の形態を示すもので、不揮発メモリ７の構成を示す。
ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値を不揮発メモリ７に格納する。不揮発メモリは６４個のブロック０〜６３に分かれており、ブロック毎にライトプロテクトが実施できる。ブロック４５〜６３には、機器の設定値が格納されている。このブロック４５〜６３に対しては、プログラム更新直前にライトプロテクト設定を行い、プログラム更新直後、ライトプロテクトを解除する。ライトプロテクト解除は、機器の通常起動時、動作中でもかまわない。
【００４１】
図１３は上記構成によるプログラム更新時の動作を示すフローチャートである。
ステップＳ６１で、ブロック４５〜６３のライトプロテクトを設定する。次に、ステップＳ６２で、ブロック０〜３２のライトプロテクトを解除した後、ステップＳ６３で、プログラムの書き換えを実行する。次にステップＳ６４で、再びブロック０〜３２にライトプロテクトを設定する。次にステップＳ６５で、ブロック４５〜６３のライトプロテクトを解除してプログラム更新を終了する。
【００４２】
本実施の形態によれば、機器設定値等の保護すべきブロックをライトプロテクトにセットすることで、誤書き込みを防止でき、機器設定値等を保護することができる。
【００４３】
図１４は本発明の第７の実施の形態を示すもので、２つの機種Ａ、Ｂにおける不揮発メモリ７の構成を示すものである。
機種Ａ、機種Ｂともに、同一のコントローラボードを使用しているものとする。
機種Ａ、Ｂの不揮発メモリ７の各領域Ａには、ブートプログラム、ＯＳ、アプリケーションプログラムが格納されている。また、各領域Ｂには、データ変数、ログ等が格納され、各領域Ｃには、機器設定値が格納されている。
【００４４】
ここで、機種Ａの不揮発メモリ７の領域Ａと、機種Ｂの不揮発メモリ７の領域Ｃとが同一アドレス上に重なっている場合、機種Ｂのコントローラボードに対して、機種Ａのプログラムを強制インストールしてしまうと、機種Ｂの同一アドレス部分の機器設定値が書き換えられてしまうことになる。
【００４５】
そこで、本実施の形態においては、機種Ａ、Ｂの機器設定値を格納する領域Ｃの斜線部１１，１２に、機種Ｂ（Ａ）の領域Ｃの空間のアドレスを記録している。そして、機種Ａの領域Ｃと、機種Ｂの領域Ｃが等しければ、そのまま強制インストールを実行、違う場合は、一旦、更新作業者に対してこのまま更新作業を進めてよいかどうかの確認を行い、更新続行を決めるようにしている。
【００４６】
図１５は上記構成によるプログラム更新時の動作を示すフローチャートである。
ステップＳ７１で、機種Ａ（Ｂ）の斜線部１１のデータをリードし、ステップＳ７２で、リードした値と機種Ｂの斜線部１２のデータとを比較し、両者が同じ場合は、ステップＳ７３で、更新処理を実行して終了する。両者が違う場合は、ステップＳ７４で、操作者に対して更新作業の要否を確認する。更新を行う場合は、ステップＳ７３で更新処理を実行し、行わない場合は、そのまま終了する。
【００４７】
本実施の形態によれば、異なる機種の機器設定値等のデータ領域が違った場合でも、操作者に通知することで、インストールミスを防ぐことができる。例えば、他機種の強制書き込み用プログラムを間違って挿入して、機器設定値のブロックにプログラムを書き込んでしまった場合等のように、更新プログラム用カードの誤挿入によって機器設定値が書き換えられてしまうことを防ぐことができる。
【００４８】
図１６は本発明の第８の実施の形態を示すもので、不揮発メモリ７を接続したコントローラボード１３の構成を示すものである。
コントローラボード１３は、ＣＰＵ１、各ペリフェラルを制御するＡＳＩＣ５、ワークエリアとして使用される揮発メモリとしてのＲＡＭ６、画像の読取・書込・給紙等を制御するエンジンとのＩ／Ｆ４、ホストからのデータを受信するＨＯＳｔ  Ｉ／Ｆ１５から構成される。
【００４９】
ここで、ブートプログラム、ＯＳ、アプリケーションプログラム、機器の設定値を格納する不揮発メモリ７が、コントローラボード１３に直接搭載されて一体的になっている場合、もし、コントローラボード１３が故障して交換する必要があるときは、不揮発メモリ７も交換されてしまうので、不揮発メモリ７に格納された機器設定値もすべて設定し直さなければならなくなる。
そこで、本実施の形態においては、不揮発メモリ７を専用の別ボード１６に設け、コネクタ１７を介してコントローラボード１３に着脱可能な構成としている。
【００５０】
本実施の形態によれば、不揮発メモリ７を別ボード１６に取り付けることにより、ＣＰＵ１やＲＡＭ６等を搭載するコントローラボード１３の故障による交換時、不揮発メモリ７の機器設定値をそのまま引き継ぐことができる。
【００５１】
上記実施形態によれば、従来と同等のリカバリー機能を実現でき、ソフトバグによる回避不能なループに陥ることを防ぐことができる。
【００５２】
スナップショットイメージのステータスビットを設けることで、ステータスビットの値をクリアすることができる。
エラー条件に応じてスナップショット起動を有効・無効とすることにより、リカバリーのための電源ＯＦＦ／ＯＮ再起動を早くすることができる。
【００５３】
常時ライトプロテクトにセットすることで、誤書き込みを防止できる。
機器設定値等の保護すべきブロックをライトプロテクトにセットすることで、誤書き込みを防止できる。
【００５４】
機器設定値等のデータ領域が違った場合でも、操作者に通知することで、インストールミスを防ぐことができる。
ＣＰＵ、揮発メモリを搭載する制御ボードの故障による交換時、不揮発メモリを取り外し、交換用ボードに取り付けることで、機器設定値データを引き継ぐことができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態による画像処理装置のコントローラの構成を示すブロック図である。
【図２】本発明の実施の形態による起動処理を示すフローチャートである。
【図３】本発明の第１の実施の形態による不揮発メモリのコントローラの構成を示すブロック図である。
【図４】本発明の第２の実施の形態による不揮発メモリの構成を示すブロック図である。
【図５】第２の実施の形態の起動処理を示すフローチャートである。
【図６】本発明の第３の実施の形態による不揮発メモリの構成を示すブロック図である。
【図７】第３の実施の形態の起動処理を示すフローチャートである。
【図８】本発明の第４の実施の形態による不揮発メモリの構成を示すブロック図である。
【図９】第４の実施の形態の起動処理を示すフローチャートである。
【図１０】本発明の第５の実施の形態による不揮発メモリの構成を示すブロック図である。
【図１１】第５の実施の形態のプログラム更新処理を示すフローチャートである。
【図１２】本発明の第６の実施の形態による不揮発メモリの構成を示すブロック図である。
【図１３】第６の実施の形態のプログラム更新処理を示すフローチャートである。
【図１４】本発明の第７の実施の形態による不揮発メモリの構成を示すブロック図である。
【図１５】第７の実施の形態のプログラム更新処理を示すフローチャートである。
【図１６】本発明の第８の実施の形態による画像処理装置のコントローラの構成を示すブロック図である。
【図１７】従来の画像処理装置のコントローラの構成を示すブロック図である。
【図１８】従来の起動処理を示すフローチャートである。
【符号の説明】
【００５６】
１    ＣＰＵ
５    ＡＳＩＣ
７    不揮発メモリ
８    ステータスビットＳＴを記録した斜線部
９    ステータスビットＳＢを記録した斜線部
１０    ステータスビットＳＴ、ＳＢを記録した斜線部
１１，１２    機器設定値を記録した斜線部
１３    コントローラボード
１６    不揮発メモリ専用のボード
１７    コネクタ
【図１】
2009151386.tif 000003
【図２】
2009151386.tif 000004
【図３】
2009151386.tif 000005
【図４】
2009151386.tif 000006
【図５】
2009151386.tif 000007
【図６】
2009151386.tif 000008
【図７】
2009151386.tif 000009
【図８】
2009151386.tif 000010
【図９】
2009151386.tif 000011
【図１０】
2009151386.tif 000012
【図１１】
2009151386.tif 000013
【図１２】
2009151386.tif 000014
【図１３】
2009151386.tif 000015
【図１４】
2009151386.tif 000016
【図１５】
2009151386.tif 000017
【図１６】
2009151386.tif 000018
【図１７】
2009151386.tif 000019
【図１８】
2009151386.tif 000020