(57)【要約】【課題】ブレークダウン電圧特性が向上されて、インパクトイオン化現象の発生を抑えた半導体素子及びその製造方法を提供する。【解決手段】半導体基板１０に形成されたゲート電極５０と、ゲート電極５０の両側に形成されたドリフト領域２０と、ドリフト領域２０に形成されたソース領域３０及びドレーン領域４０と、ゲート電極５０とドレーン領域４０の間のドリフト領域２０に形成されたＳＴＩ領域６０が含まれて、ドリフト領域２０は、第１導電型不純物イオンと第２導電型不純物イオンが注入されて形成される。【選択図】図１
2009004792.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成されたゲート電極と、
前記ゲート電極の両側に形成されたドリフト領域と、
前記ドリフト領域に形成されたソース領域及びドレーン領域と、
前記ゲート電極と前記ドレーン領域の間のドリフト領域に形成されたＳＴＩ領域が含まれて、
前記ドリフト領域は、第１導電型不純物イオンと第２導電型不純物イオンが注入されて形成されたことを特徴とする半導体素子。
【請求項２】
前記ドリフト領域で多数電子の移動経路は、前記ドリフト領域で、電場が一番強く形成される部分の下側に位置することを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記ドリフト領域は、第１導電型不純物イオンが前記第２導電型不純物イオンより多く注入されることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記ドリフト領域は、前記ＳＴＩ領域下側に形成された第２導電型不純物イオンと、前記第２導電型不純物イオンよりもっと下側に形成された第１導電型不純物イオンが拡散されて形成されることを特徴とする請求項１に記載の半導体素子。
【請求項５】
半導体基板に第１導電型不純物を第１エネルギーとして注入し、第１不純物領域を形成する段階と、
前記半導体基板に第２導電型不純物を第２エネルギーとして注入し、第２不純物領域を形成する段階と、
前記半導体基板に第１導電型不純物を第３エネルギーとして注入し、第３不純物領域を形成する段階と、
前記半導体基板を熱処理して、前記第１不純物領域と第２不純物領域及び第３不純物領域が拡散されたドリフト領域を形成する段階と、
前記半導体基板にゲート電極を形成する段階と、
前記ドリフト領域に高濃度第１導電型不純物を注入してソース領域及びドレーン領域を形成する段階と、
前記ゲート電極とドレーン領域の間のドリフト領域を、選択的にエッチングして、絶縁物質を埋め立てたＳＴＩ領域を形成する段階が含まれる半導体素子の製造方法。
【請求項６】
前記第１エネルギーは前記第２エネルギー及び前記第３エネルギーより大きくて、前記第３エネルギーは前記第２エネルギーより大きいことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記第２導電型不純物は、前記ＳＴＩ領域下側のドーピングプロファイル深さ方向にいくほど不純物の濃度が減少されることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項８】
前記第１導電型不純物は、前記ＳＴＩ領域下側のドーピングプロファイル深さ方向にいくほど不純物の濃度が、増加される途中で減少されることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項９】
前記ドリフト領域で、多数電子の移動経路は、前記ドリフト領域で、電場が一番強く形成される部分の下側に位置することを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項１０】
前記ドリフト領域は、第１導電型不純物イオンが前記第２導電型不純物イオンより多く注入されることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項１１】
前記ドリフト領域は、前記ＳＴＩ領域下側に形成された第２導電型不純物イオンと、前記第２導電型不純物イオンよりもっと下側に形成された第１導電型不純物イオンが拡散されて形成されることを特徴とする請求項５に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施例では、半導体素子及びその製造方法に関して開示される。
【背景技術】
【０００２】
半導体素子の小型化が要求されていることによって、高電圧素子のサイズも徐々に縮小されている。
【０００３】
特に、高電圧素子の場合には、サイズを縮小しながら、既存のサイズを持つ高電圧素子と同一な性能を出すことが重要な問題にされていることと、低電圧素子の製造工程との互換性のある製造方法が要求される。
【０００４】
高電圧素子では、スナップバック(snapback)現象によるブレークダウン(breakdown)現象が発生される場合がある。
【０００５】
即ち、高電圧トランジスターからドレーンにかかる電圧が増加するようになれば、電子達がソースからドレーンに移動されながら、ドレーン近傍のスペーサーの下側でインパクトイオン化現象(Impact Ionization)が発生される。
【０００６】
インパクトイオン化現象が発生されれば、ドレーン近傍のスペーサーの下側から基板にホールが移動して電流が流れるようになり、ドレーンよりソースに流れる電流が急に増加してスナップバック現象が起きる。よって、ブレークダウン電圧(ＢＶ：Breakdown Voltage)の特性が悪化される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、半導体素子とその製造方法を提供することを課題とする。
【０００８】
また、本発明は、ブレークダウン電圧特性が向上された半導体素子及びその製造方法を提供することを課題とする。
【０００９】
更に、本発明は、インパクトイオン化現象の発生を抑えた半導体素子及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明による半導体素子は、半導体基板に形成されたゲート電極と、前記ゲート電極の両側に形成されたドリフト領域と、前記ドリフト領域に形成されたソース及びドレーン領域と、前記ゲート電極と前記ドレーン領域の間のドリフト領域に形成されたＳＴＩ領域が含まれて、前記ドリフト領域は、第１導電型不純物イオンと第２導電型不純物イオンが注入されて形成されたことを特徴とする。
【００１１】
本発明による半導体素子の製造方法は、半導体基板に第１導電型不純物を第１エネルギーとして注入し、第１不純物領域を形成する段階と、前記半導体基板に第２導電型不純物を第２エネルギーとして注入し、第２不純物領域を形成する段階と、前記半導体基板に第１導電型不純物を第３エネルギーとして注入し、第３不純物領域を形成する段階と、前記半導体基板を熱処理して、前記第１不純物領域と第２不純物領域及び第３不純物領域が拡散されたドリフト領域を形成する段階と、前記半導体基板にゲート電極を形成する段階と、前記ドリフト領域に高濃度第１導電型不純物を注入してソース及びドレーン領域を形成する段階と、前記ゲート電極とドレーン領域の間のドリフト領域を、選択的にエッチングして、絶縁物質を埋め立てたＳＴＩ領域を形成する段階が含まれる。
【発明の効果】
【００１２】
本発明は、ブレークダウン電圧特性が向上された半導体素子及びその製造方法を提供することができる。
【００１３】
また、実施例は、インパクトイオン化現象の発生を抑えた半導体素子及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付された図面を参照して、実施例による半導体素子及びその製造方法について、詳しく説明することにする。
【００１５】
図１は、実施例による半導体素子を説明する図面である。
【００１６】
図１を参照すれば、Ｐ型半導体基板１０に、Ｎ型不純物とＰ型不純物が含まれるが、全体的にＮ型不純物が多く含まれたドリフト(Drift)領域２０が形成され、前記ドリフト領域２０に高濃度Ｎ型不純物が含まれたソース領域３０及びドレーン領域４０が形成される。
【００１７】
そして、前記ドリフト領域２０の間には、ゲート電極５０が形成される。前記ゲート電極５０は、ゲート絶縁膜５１とゲートポリ（gate poly）５２及びスペーサー５３を含む。
【００１８】
前記ゲート電極５０とソース領域３０の間のドリフト領域２０には、トレンチに絶縁物質が埋立てられたＳＴＩ領域６０が形成され、前記ゲート電極５０とドレーン領域４０の間のドリフト領域２０にも、トレンチに絶縁物質が埋立てられたＳＴＩ領域６０が形成される。
【００１９】
前記ドリフト領域２０は、前記ゲート電極５０とドレーン領域４０の間の電場のサイズ（強さ）を減らしてくれる。
【００２０】
前記ドリフト領域２０は、前記ゲート電極５０とドレーン領域４０の間隔を増加させることの出来るくらいの十分な幅で形成されなければならない。しかし、半導体素子の小型化が求められて、前記ドリフト領域２０によってゲートとドレーン間の電流が減少され、ゲート電圧が増加される問題があることから、前記ドリフト領域２０の幅を縮小される必要がある。
【００２１】
実施例では、前記ドリフト領域２０の幅を縮小させて、前記ドリフト領域２０に前記ＳＴＩ領域６０を形成する。
【００２２】
前記ＳＴＩ領域６０が形成されることで、前記ドリフト領域２０の幅を狭く形成しながら前記ゲート電極５０とドレーン領域４０の間の電場のサイズを減少させることができる。
【００２３】
一方、前記ゲート電極５０とソース領域３０及び半導体基板１０を接地させた状態で、前記ドレーン領域４０に電圧を増加させることで測定されるブレークダウン電圧(ＢＶ)と、前記ソース領域３０及び半導体基板１０を接地させて、前記ゲート電極５０に動作電圧を印加した状態で前記ドレーン領域４０の電圧を増加させることで測定されるオンブレークダウン電圧(ＢＶｏｎ)は、パワー素子の特性であるSOA(Safe Operating Area)を決定する。
【００２４】
前記ＢＶ特性とＢＶｏｎ特性は、前記ドリフト領域２０のドーピングプロファイル(doping profile)によってトレードオフ(trade off)現象が発生される。
【００２５】
実施例では前記ＢＶ特性とＢＶｏｎ特性を独立的に制御する。即ち、前記ドリフト領域２０のドーピング濃度を一定するように維持してＢＶ特性が一定になるようにし、前記ドリフト領域２０のドーピングプロファイルを変更してＢＶｏｎの特性を向上させる。
【００２６】
図２は、実施例による半導体素子で、ドリフト領域のドーピングプロファイルを図示した図面である。
【００２７】
図２は、前記ＳＴＩ領域６０から半導体基板１０の深さ方向を沿って不純物ドーピング分布を現わしたもので、前記ドーピングプロファイルは、前記ＳＴＩ領域６０の下側と接するドリフト領域２０から深さ方向へとＰ型不純物が減少される形態と、Ｎ型不純物が増加される途中で減少される形態と、Ｎ型不純物が増加される途中で減少される形態を持つ。
【００２８】
実施例では、Ｎ型不純物の注入工程が二段階で行われるから、図２のドーピングファイルでもそれぞれ別個の濃度で図示した。
【００２９】
図２のドーピングファイルは、以下で説明する半導体素子の製造方法を見れば、より易しく理解することができる。
【００３０】
一方、前記ドリフト領域２０にＳＴＩ領域６０が形成された半導体素子には、ドレーン領域近傍の前記ＳＴＩ領域６０の下側（下面）６１に一番強い電場が形成される。
【００３１】
したがって、前記ドレーン領域４０に電圧が印加されれば、電子たちがソース領域３０から前記ＳＴＩ領域６０の下側を通って前記ドレーン領域４０へと流れて、ドレーン領域近傍の前記ＳＴＩ領域６０の下側６１でインパクトイオン化現象が発生されることができる。
【００３２】
しかし、実施例による半導体素子では、前記ドリフト領域２０のドーピングプロファイルを図２に図示されているように形成することで、電子たちの移動経路を、前記ＳＴＩ領域６０の下側から深さ方向に移動させて分散することで、前記インパクトイオン化現象及びスナップバック現象を防止することができる。
【００３３】
図３乃至図８は、実施例による半導体素子の製造方法を説明する図面である。
【００３４】
図３を参照すれば、半導体基板１０にマスク層１１を形成して、Ｎ型不純物イオンを第１エネルギーとして注入して第１不純物領域２１を形成する。
【００３５】
図４を参照すれば、前記マスク層１１を利用してＰ型不純物イオンを第２エネルギーとして注入して第２不純物領域２２を形成する。
【００３６】
そして、前記Ｐ型不純物イオンの量と類似する量のＮ型不純物イオンを第３エネルギーとして注入して第３不純物領域２３を形成する。
【００３７】
前記第１エネルギーが一番大きくて、第２エネルギーが一番小さい。前記第３エネルギーは前記第１エネルギーと第２エネルギーの中間程度である。
【００３８】
実施例では、前記第１エネルギーで第１不純物領域２１を形成すると共に、かつ、第２エネルギーとして注入されるＰ型不純物イオンの量と第３エネルギーとして注入されるＮ型不純物イオンの量を同一にする。
【００３９】
よって、前記第２エネルギーとして注入されるＰ型不純物イオンの量と第３エネルギーとして注入されるＮ型不純物イオンの量によって、ＢＶ特性は変化されない。
【００４０】
但し、前記半導体基板１０の表面部分に、Ｐ型不純物イオンが注入された第２不純物領域２２が形成されて、その下側に、Ｎ型不純物イオンが注入された第１不純物領域２１及び第３不純物領域２３が形成されるため、ドレーン電流の移動経路が前記半導体基板１０の深さ方向へと移動するようになる。
【００４１】
よって、電場が一番強く形成される部分と電子たちの移動経路が分離されるので、インパクトイオン化現象が防止されてＢＶｏｎ特性が向上されることができる。
【００４２】
図５を参照すれば、前記マスク層１１を除去して熱処理するドリフトドライブ工程を経て、前記第１不純物領域２１と第２不純物領域２２及び第３不純物領域２３に含まれた不純物を拡散させてドリフト領域２０を形成する。
【００４３】
図６を参照すれば、前記ドリフト領域２０の一部を選択的に除去した後、絶縁物質を埋め立ててＳＴＩ領域６０を形成する。
【００４４】
図７を参照すれば、前記ドリフト領域２０の間に、ゲート絶縁膜５１とゲートポリ５２、及びスペーサー５３を含めるゲート電極５０を形成する。
【００４５】
図８を参照すれば、前記ドリフト領域２０に高濃度Ｎイオンを注入して、それぞれソース領域３０及びドレーン領域４０を形成する。
【００４６】
図９は、実施例による半導体素子で、ソース領域よりドレーン領域へと流れる電子の流れを図示した図面である。
【００４７】
前記ドリフト領域２０をＮ型不純物だけを注入して形成した場合に、電場が一番大きい前記ＳＴＩ領域６０の下側６１と電子移動経路７１が一致して、インパクトイオン化現象が発生される。
【００４８】
反面、実施例によって、前記ドリフト領域２０をＮ型不純物及びＰ型不純物を注入して形成した場合に、電子たちの電子移動経路７２が半導体基板１０の深さ方向に移動する。よって、ドレーン領域近傍で電場が一番大きい前記ＳＴＩ領域６０の下側６１と電子たちの電子移動経路７１が相違して、インパクトイオン化現象が減少されることができる。
【図面の簡単な説明】
【００４９】
【図１】実施例による半導体素子を説明する説明図である。
【図２】実施例による半導体素子で、ドリフト領域のドーピングプロファイルを図示した説明図である。
【図３】実施例による半導体素子の製造方法を説明する説明図である。
【図４】実施例による半導体素子の製造方法を説明する説明図である。
【図５】実施例による半導体素子の製造方法を説明する説明図である。
【図６】実施例による半導体素子の製造方法を説明する説明図である。
【図７】実施例による半導体素子の製造方法を説明する説明図である。
【図８】実施例による半導体素子の製造方法を説明する説明図である。
【図９】実施例による半導体素子で、ソース領域よりドレーン領域へと流れる電子の流れを図示した説明図である。
【符号の説明】
【００５０】
１０  半導体基板、  １１  マスク層、  ２０  ドリフト領域、  ２１  第１不純物領域、  ２２  第２不純物領域、  ２３  第３不純物領域、  ３０  ソース領域、  ４０  ドレーン領域、  ５０  ゲート電極、  ５１  ゲート絶縁膜、  ５２  ゲートポリ、  ５３  スペーサー、  ６０  ＳＴＩ領域、  ６１  ドレーン領域近傍のＳＴＩ領域の下側、  ７１  電子移動経路、  ７２  電子移動経路。
【図１】
2009004792.tif 000003
【図２】
2009004792.tif 000004
【図３】
2009004792.tif 000005
【図４】
2009004792.tif 000006
【図５】
2009004792.tif 000007
【図６】
2009004792.tif 000008
【図７】
2009004792.tif 000009
【図８】
2009004792.tif 000010
【図９】
2009004792.tif 000011