(57)【要約】【課題】トランジスタ特性のばらつき、信頼性、歩留まりを向上する。【解決手段】本発明の電界効果トランジスタは、基板１０１と、前記基板上に配置されたソース電極１０２およびドレイン電極１０３と、前記ソース電極と前記ドレイン電極とを直接的に接続する半導体ナノワイヤ１０４と、前記半導体ナノワイヤの近傍に配置され、前記ソース電極と前記ドレイン電極との間隔よりも小さい粒子１０５と、前記半導体ナノワイヤに隣接し、ゲート絶縁膜として機能する絶縁膜１０６と、前記絶縁膜を介して前記半導体ナノワイヤの電気伝導を制御することが可能なゲート電極１０７とを有する。【選択図】図１
2009164161.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極とを直接的に接続する半導体ナノワイヤと、
前記半導体ナノワイヤの近傍に配置され、前記ソース電極と前記ドレイン電極との間隔よりも小さい粒子と、
前記半導体ナノワイヤに隣接し、ゲート絶縁膜として機能する絶縁膜と、
前記絶縁膜を介して前記半導体ナノワイヤの電気伝導を制御することが可能なゲート電極と、を有することを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ、論理集積回路、モバイル機器などの広い範囲で用いられる電界効果トランジスタに関するものである。特に、半導体ナノワイヤをチャネル層に用いた電界効果トランジスタに関するものである。
【背景技術】
【０００２】
液晶ディスプレイや有機エレクトロルミネッセンスディスプレイなどの表示装置を駆動、制御するトランジスタの作製には、従来、リソグラフィーや真空蒸着、エッチングなどの半導体プロセス技術が用いられてきた。しかしながら、表示装置の大面積化の要望に伴い、このような従来のプロセス技術を用いては、製造装置が大掛かりとなり製造コストが増大するという問題を抱えている。このような課題を解決する手段として、従来のリソグラフィーや真空蒸着、エッチングなどの半導体プロセス技術に代えて、印刷技術を用いたトランジスタの製造方法が注目されている。また、従来技術で主として用いられてきたガラス基板に変わり、プラスチックなどのフレキシブル基板を用いることにより、従来製品と比較して、薄型、軽量、曲げられるという特徴を実現することができるため、フレキシブル基板へのトランジスタの製造方法が注目されている。
【０００３】
従来の表示素子の駆動、制御用トランジスタの材料には主としてアモルファスシリコンやポリシリコンが用いられてきた。しかしながら、これらの材料は現状の技術では気相成長方法や蒸着方法などの真空プロセスで成膜されており、印刷プロセスには適応できない。また、比較的高温のプロセス温度を必要とするため基板材料にも制限を有し、例えばプラスチック基板などの低融点材料を用いることはできない。
【０００４】
これらの課題を解決する手段として、極微サイズの半導体結晶を溶液中に分散させた半導体インクを作製し、基板上に塗布することにより、印刷プロセスを用いて半導体結晶からなるトランジスタを作製する方法が提案されている。半導体結晶の形状により以下のようなものが報告されている。
【０００５】
第１には、ナノワイヤと呼ばれる、細長い異方性形状を有する微小半導体である。ナノワイヤの形状の厳密な定義はないが、通常短軸方向の長さが数ｎｍから２００ｎｍ程度、長軸方向な長さが１μｍから５０μｍ程度のものがナノワイヤと呼ばれている。特許文献１、非特許文献１にはシリコンナノワイヤを材料としたトランジスタが開示されている。
【０００６】
第２には、ナノパーティクル、ナノロッドと呼ばれる、球状あるいは球状に比較的近い異方性形状を有する半導体である。短軸方向の長さは数ｎｍから５０ｎｍ程度であり、短軸方向と長軸方向のアスペクト比はたかだか１０程度以下であり、長軸方向の長さは５００ｎｍ程度以下であるのが通常である。
【０００７】
非特許文献２には、酸化亜鉛（ＺｎＯ）ナノパーティクルを材料としたトランジスタが開示されている。非特許文献３には、酸化亜鉛（ＺｎＯ）ナノロッドを材料としたトランジスタが開示されている。
【０００８】
第３には、ナノリボン、ナノシートと呼ばれる、板状薄片の形状を有する半導体である。非特許文献４には、ＳＯＩ基板から切り出した厚さ３４０ｎｍ、幅２０μｍ、長さ５０μｍのシリコン薄片を材料としたトランジスタが開示されている。
【０００９】
これらの手法を用いることにより、１）印刷プロセスによる低コスト化が実現できるのみならず、２）室温近傍での半導体膜形成が可能となるため、基板材料選択の自由度が大幅に拡大するという長所を有する。従って、これらの技術を用いることにより、例えばプラスチック基板上に、高性能のトランジスタを作製することが可能となり、フレキシブルディスプレイなど従来にない新しいデバイスが実現可能となる。
【００１０】
上に述べた３つの分類のトランジスタの特徴について述べる。第２の分類であるナノパーティクルを用いたトランジスタは移動度に制限を生じるという問題点を有する。個々のナノパーティクルは単結晶から構成されるが、複数のナノパーティクルを用いてチャネルを構成する場合、個々のナノパーティクルの配置される方位は無秩序になってしまう。巨視的にはチャネルはナノパーティクルからなるシート状の材料で構成されるが、結晶学的な観点で見ると、いわゆるグレイン界面が無数に存在することになる。例えば、粒径５ｎｍのナノパーティクルを用いて長さ５μｍのチャネルを形成する場合、少なくとも１０００個以上のナノパーティクルを介してソース電極からドレイン電極にドレイン電流が流れることになる。グレイン界面はポリシリコンＴＦＴでよく知られているように電子輸送の散乱要因となるため、このような多数のグレイン界面を介した電気伝導を有するトランジスタの移動度は著しく制限される。
【００１１】
第３の分類であるナノシートと呼ばれる板状薄片の形状を有する半導体を用いたトランジスタは、コストが高く量産性に課題を有する。従来の技術においては、板状薄片の形状を有する単結晶の半導体を精度よく作製するためには、単結晶ウェハをフォトリソグラフィとドライエッチングなどを用いて加工する必要がある。従って、板状薄片の形状を有する単結晶の半導体を大量に作製するためには、原料となる高価な単結晶基板、高価なプロセス、設備を必要とする。
【００１２】
これらのことから、高移動度を有するトランジスタを、印刷プロセスを用いて安価に製造するためには、第１の分類であるナノワイヤと呼ばれる、細長い異方性形状を有する微小半導体を用いるのが好適であると判断できる。本発明は、主として第１の分類であるナノワイヤと呼ばれる、細長い異方性形状を有する微小半導体を用いたトランジスタに関するもので、以下に述べる従来技術の課題を解決することにより、特性バラツキ低減、歩留まり向上、信頼性向上を実現したトランジスタを提供するものである。
【特許文献１】特表２００６−５０７６９２号公報
【非特許文献１】High-performance thin-film transistors using semiconductor nanowires and nanoribbons, Nature, vol.425, 18 September 2003, pp. 274-278.
【非特許文献２】Progress Toward Development of All-Printed RFID Tags: Materials, Processes and Devices, Procedings of the IEEE, vol. 93, July 2005, pp. 1330-1338.
【非特許文献３】Solution-Processed Zinc Oxide Field-Effect Transistors Based on Self-Assembly of Colloidal Nanorods, Nano Letters vol.5, 25 November 2005, pp. 2408-2413.
【非特許文献４】A printable form of silicon for high performance thin film transistors on plastic substrates, Applied Physics Letters, vol. 84, 28 June 2004, pp. 5398-5400.
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ナノワイヤと呼ばれる、細長い異方性形状を有する微小半導体を用いた電界効果トランジスタの課題を、図９を用いて説明する。図９（ａ）は、半導体ナノワイヤを用いてチャネルを形成した電界効果トランジスタの斜視図であり、基板３０１上に半導体ナノワイヤ３０２が配置され、半導体ナノワイヤ３０２の両端に、ソース電極３０３およびドレイン電極３０４が配置されている状態を示している。半導体ナノワイヤ３０２は、例えば非特許文献１に記載されているような成長方法で別基板を用いて予め作製した後、基板３０１に転写、配置することができる。
【００１４】
図９（ａ）は、半導体ナノワイヤ３０２がソースドレイン方向に対して平行に、かつ、重なることなく１平面内に配置配列した理想的な場合の模式図である。別基板に作製したナノワイヤを基板３０１に転写、配置する場合、通常、図９（ａ）に示すように、ナノワイヤはある間隔を隔てて配列し、チャネルを形成することになる。従って、図９（ｂ）の断面図に示すように、ナノワイヤ配置直後の表面には、ナノワイヤの高さに相当する段差が生じている。このような段差を有するチャネル上にゲート絶縁膜３０５、ゲート電極３０６を順次積層してトランジスタを形成する場合、表面の形状を維持しながら膜を積層するのは困難であり、一般的に頭頂部分と側壁部分とで膜厚差が生じる。例えば、図９（ｃ）に示すようにゲート絶縁膜の膜厚３０５に頭頂部分と側壁部分で膜厚差が生じた場合、ゲート電極３０６から半導体に印加される電界に不均一が生じ、チャネルに誘起されるキャリア濃度の不均一、デバイス特性の不均一を生じる。さらに、このようなゲート絶縁膜の膜厚の不均一が生じている場合、電界集中により絶縁破壊が生じ、トランジスタとして機能しなくなる可能性もある。
【００１５】
なお、ここでは、段差の影響に関して、トップゲート型トランジスタのゲート絶縁膜への影響を例にとって述べたが、ボトムゲート型構造であっても、トランジスタ上部に形成される配線、層間膜、等へ影響を及ぼすという課題を有するため、トップゲート構造に特有の問題ではない。
【００１６】
図１０（ａ）は、従来技術による半導体ナノワイヤを用いてチャネルを形成したトランジスタの他の例の斜視図であり、基板３０１上に半導体ナノワイヤ３０２が配置され、半導体ナノワイヤ３０２の両端に、ソース電極３０３およびドレイン電極３０４が配置されている状態を示している。このトランジスタにおいては、半導体ナノワイヤはソースドレイン方向へ配列することなく、また、1平面内に留まらず重なりを持って配置されている場合を示す。このような配向性のないチャネルにおいても、この中のナノワイヤの幾つかがソース電極およびドレイン電極に接続していることによりトランジスタとして機能することができる。このような重なりを有するナノワイヤ上にゲート絶縁膜３０５、ゲート電極３０６を順次積層してトランジスタを形成する場合の課題を、図１０（ｂ）を用いて説明する。
【００１７】
この場合においても、先に図９を用いて説明した、表面段差に起因するゲート絶縁膜の膜厚の不均一に起因する、トランジスタ特性の不均一、絶縁破壊によるトランジスタ機能の消失の可能性は同様に存在する。さらにこの場合には、ナノワイヤとナノワイヤの重なりによって生じる空間には、ゲート絶縁膜やゲート電極が埋め込まれず、いわゆるボイド３０７が生じる可能性が大きい。このようなボイドが発生すると、チャネルへのゲート電界の印加が不均一となり、トランジスタ特性の不均一を生じさせる。さらには、このようなボイドが発生した場合、トランジスタ製造過程で用いる薬品等がボイド内部に残留し、トランジスタの信頼性を劣化させる可能性もある。
【００１８】
なお、ここでも、段差の影響に関して、トップゲート型トランジスタのゲート絶縁膜への影響を例にとって述べたが、ボトムゲート型構造であっても、トランジスタ上部に形成される配線、層間膜、等へ影響を及ぼすという課題を有するため、トップゲート構造に特有の問題ではない。
【００１９】
このように、従来技術により、ソースドレイン間を直接接続するナノワイヤのみでチャネル領域を形成した場合には、トランジスタのばらつき、信頼性、歩留まりに課題を有することがわかる。本発明は、これらの課題を鑑み、トランジスタ特性のばらつき、信頼性、歩留まりを向上することができる電界効果トランジスタを提供するものである。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明の電界効果トランジスタは、基板と、前記基板上に配置されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極とを直接的に接続する半導体ナノワイヤと、前記半導体ナノワイヤの近傍に配置され、前記ソース電極と前記ドレイン電極との間隔よりも小さい粒子と、前記半導体ナノワイヤに隣接し、ゲート絶縁膜として機能する絶縁膜と、前記絶縁膜を介して前記半導体ナノワイヤの電気伝導を制御することが可能なゲート電極とを有することを特徴とする。
【発明の効果】
【００２１】
本発明により、従来技術の課題であった、トランジスタのばらつき、信頼性、歩留まりを向上することができ、電界効果トランジスタの特性向上を実現することが可能となる。
【発明を実施するための最良の形態】
【００２２】
（本発明による電界効果トランジスタの構成）
以下、図面を参照しながら、本発明によるトランジスタ構造の構成の一例を説明する。
【００２３】
図1は、本発明によるボトムゲート型のトランジスタ構造の模式図であり、図１（ａ）、（ｂ）および（ｃ）はそれぞれ、トランジスタの上面図、Ａ−Ａ’線で切断した断面図、およびＢ−Ｂ’線で切断した断面図である。
【００２４】
図２は、本発明によるトップゲート型のトランジスタ構造の模式図であり、図２（ａ）、（ｂ）および（ｃ）はそれぞれ、トランジスタの上面図、Ａ−Ａ’線で切断した断面図、およびＢ−Ｂ’線で切断した断面図である。
【００２５】
基板１０１に上に、ソース電極１０２およびドレイン電極１０３と、ソース電極１０２とドレイン電極１０３を直接的に接続する1本以上の半導体ナノワイヤ１０４と、半導体ナノワイヤ近傍に配置され、ソース電極１０２とドレイン電極１０３を直接的に接続しない大きさ、即ち、ソース電極１０２とドレイン電極１０３との間隔よりも小さい、１つ以上の粒子１０５と、半導体ナノワイヤ１０４に隣接し、ゲート絶縁膜として機能する絶縁膜１０６と、絶縁膜１０６を介して半導体ナノワイヤ１０４の電気伝導を制御することが可能なゲート電極１０７から構成されている。図１に示すボトムゲート型のトランジスタの場合は、ゲート絶縁膜１０６およびゲート電極１０７は半導体ナノワイヤ１０４の下方に、図２に示すトップゲート型のトランジスタの場合は、ゲート絶縁膜１０６およびゲート電極１０７は半導体ナノワイヤ１０４の上方に位置する。
【００２６】
本発明の電界効果トランジスタの特徴は、半導体ナノワイヤ１０４の周辺に粒子１０５が存在することにより、チャネル層の平坦性が向上していることである。この結果、従来技術の問題、即ち、表面段差に起因して、半導体に印加される電界に不均一が生じ、チャネルに誘起されるキャリア濃度の不均一や、デバイス特性の不均一を生じるという問題が低減される。さらに、ゲート絶縁膜の膜厚不均一による絶縁破壊の発生を防止できる。
【００２７】
図1および図２に示した実施の形態は、半導体ナノワイヤ１０４がソースドレイン方向に対して平行に、かつ、重なることなく１平面内に配置配列した理想的な場合であるが、必ずしもこのような配置に限定されるものではない。例えば、図３に示すように、半導体ナノワイヤ１０４がソースドレイン方向へ配列することなく、また、1平面内に留まらず重なりを持って配置されていてもよい。図３（ａ）、（ｂ）および（ｃ）はそれぞれ、トランジスタの上面図、Ａ−Ａ’線で切断した断面図、およびＢ−Ｂ’線で切断した断面図である。基板１０１に上に、ソース電極１０２およびドレイン電極１０３と、ソース電極１０２とドレイン電極１０３を直接的に接続する1本以上の半導体ナノワイヤ１０４と、半導体ナノワイヤ近傍に配置され、ソース電極１０２とドレイン電極１０３を直接的に接続しない大きさ、即ち、ソース電極１０２とドレイン電極１０３との間隔よりも小さい、１つ以上の粒子１０５と、半導体ナノワイヤ１０４に隣接し、ゲート絶縁膜として機能する絶縁膜１０６と、絶縁膜１０６を介して半導体ナノワイヤ１０４の電気伝導を制御することが可能なゲート電極１０７から構成されている。
【００２８】
本発明の電界効果トランジスタの特徴は、半導体ナノワイヤ１０４の周辺に粒子１０５が存在することにより、チャネル層の平坦性が向上していることである。この結果、従来技術の問題、即ち、表面段差に起因して、半導体に印加される電界に不均一が生じ、チャネルに誘起されるキャリア濃度の不均一、デバイス特性の不均一を生じるという問題が軽減される。さらに、このようなゲート絶縁膜の膜厚の不均一による絶縁破壊の発生を防止できる。さらに、微粒子１０５の存在により、ナノワイヤとナノワイヤの重なりによって生じる空間にボイドが発生するのを防止できる。これにより、ボイドによりチャネルへのゲート電界印加が不均一となり、トランジスタ特性が不均一になるという問題を低減できる。さらには、トランジスタ製造過程で用いる薬品等がボイド内部に残留し、トランジスタの信頼性を劣化させるという問題も低減される。
【００２９】
図１、図２および図３に示した実施の形態は、粒子１０５が球状の形状をした場合について図示しているが、必ずしもこのような形状に限定されるものではない。例えば、図４に示すような柱状の形状をした粒子１０５であっても同様の効果が得られる。また、球状の粒子と柱状の粒子が混在していてもよいし、それ以外の形状のものが混在していてもよい。
【００３０】
また、これまで、粒子１０５が半導体ナノワイヤ１０４の周辺をすべて充填した場合を図示してきたが、必ずしもそのような充填に限定されるものではない。例えば、図５に示すように、粒子１０５が点在する場合にも、本発明の効果は現れる。
【００３１】
本発明における粒子１０５は、トランジスタの電気伝導には寄与しないため、半導体、誘電体など、材料の種類に限定されることはない。
【００３２】
（本発明による電界効果トランジスタの製造方法）
以下、本発明による電界効果トランジスタの製造方法を述べる。ここでは、図２に示したトップゲート型の電界効果トランジスタの製造方法について説明する。まず、チャネル部分である半導体ナノワイヤの製造方法を図６を用いて説明する。ここでは、半導体ナノワイヤ１０３の材料としてシリコンナノワイヤを用いた場合を説明する。シリコンナノワイヤの製造方法には、気相−液層−固層（ＶＬＳ）成長法を用いることができる。ＶＬＳ成長法によるシリコンナノワイヤの成長は、例えば非特許文献１にも開示されており、よく知られた技術である。図６（ａ）に示すように、ナノワイヤ成長用の基板２０１の上に、触媒金属微粒子２０２を形成する。基板２０１の材料としては、シリコン基板や熱酸化膜が表面に形成されたシリコン基板などを用いることができる。触媒金属微粒子２０２は、例えば直径１０ｎｍから１００ｎｍ程度の金微粒子を用いることができるが、コバルト、ニッケル、白金などを用いることもできる。触媒金属微粒子２０２の形成方法としては、例えば触媒金属微粒子２０２のコロイド溶液を基板２０１上にスピンコートにより塗布することなどが利用できるが、同様の形状が形成できる手法であれば、いかなる手法も適用できる。
【００３３】
次に、図６（ｂ）に示すように、基板２０１を所定の基板温度に保持した状態で、原料ガス２０３を照射することによりシリコンナノワイヤ２０４を成長することができる。成長中の基板温度は３５０℃から５００℃程度、原料ガス２０３にはＳｉＨ４、Ｓｉ２Ｈ６などを用いる。原料ガスは水素、ヘリウムなどで希釈してもよい。成長圧力は０．００１Ｔｏｒｒ程度から大気圧程度までの領域で成長することができるが、０．００１Ｔｏｒｒから１０Ｔｏｒｒ程度の範囲が好ましい。成長直後にはシリコンナノワイヤ２０４の先端には触媒金属粒子２０２が残留する。先端に残留した触媒金属粒子２０２は、金の場合は王水など酸性のエッチング液により除去することができる。
【００３４】
次に、成長したナノワイヤを溶媒に分散してインクを作製する。インクの作製方法としては、例えばナノワイヤが成長した基板を溶媒中に入れて超音波洗浄を施すことにより、ナノワイヤが溶媒中に剥離し、インクが作製できる。溶媒の材料は、水、アルコール、有機溶剤などを用いることが可能である。インクを作製する前に、ナノワイヤの表面に酸化膜を形成するなどの加工を施しておいてもよい。また、分散しやすいように、ナノワイヤの表面に化学的修飾を施してもよい。
【００３５】
図７（ａ）は、ナノワイヤ１０４を分散させたインクの概念図である。次に、図７（ｂ）に示すように、ナノワイヤ１０４を分散させたインクに粒子を添加する。粒子は、例えばＳｉ前駆体塩が溶解した溶液を還元することにより生成したＳｉ微結晶１０８が適用できる。粉砕法により物理的に生成したＳｉ微結晶１０８を用いてもよい。Ｓｉに限らず、Ｇｅ、ＧａＡｓ、ＺｎＯなどの半導体でもよい。
【００３６】
図７（ｃ）は、粒子として、長さがソース−ドレイン間隔よりも短い半導体ナノワイヤ１０９を用いた場合の概念図である。半導体ナノワイヤの長さは、上述したナノワイヤの成長時間の制御により任意に制御できる。図７（ｄ）は、半導体ナノワイヤ１０４と、粒子として微結晶１０８、および短い半導体ナノワイヤ１０９が混在しているインクの概念図である。本発明における電界効果トランジスタは、図７（ｂ）、（ｃ）、（ｄ）に示したインクを用いて作製される。
【００３７】
図８を用いて、電界効果トランジスタの製造方法を述べる。ここでは、図７（ｂ）に示した、半導体ナノワイヤ１０４と微結晶１０８が混在したインクを用いた場合を示す。このインクを用いて、図８（ａ）に示すように基板１０１上に半導体ナノワイヤ１０４および微結晶１０８を形成する。形成方法は、例えばスピンコート法などを用いて基板１０１全面にインクを塗布してもよいし、インクジェット法などの印刷技術を用いてパターニングしてもよい。塗布に際しては、基板表面にインクを一方向に流すなどの手法により半導体ナノワイヤ１０４の方向を揃えてもよいし、全く方向を揃えなくてもよい。また、半導体ナノワイヤ１０４同士が重なりを持って配置されてもよい。
【００３８】
次に、図８（ｂ）に示すようにソース電極１０２およびドレイン電極１０３を形成する。形成する方法としては、例えばフォトリソグラフィを用いてソース電極１０２およびドレイン電極１０３を形成する領域を規定する方法や、インクジェットなどの印刷工法を用いてソース電極１０２およびドレイン電極１０３を形成することができる。ソース電極１０２およびドレイン電極１０３の材料には金、チタン、ニッケルなどの金属、導電性有機物などを用いることができる。ソース電極１０２およびドレイン電極１０３の間の典型的な距離は、５μｍから２０μｍ程度である。ソース電極１０２およびドレイン電極１０３の膜厚は１００ｎｍから５００ｎｍ程度である。
【００３９】
次に、図８（ｃ）に示すように、基板１０１上形成された半導体ナノワイヤ１０４および微結晶１０８の上にゲート絶縁膜１０６を形成する。ゲート絶縁膜１０６の材料は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの無機材料、ポリイミドなどの有機材料などあらゆる絶縁材料を用いることができる。形成方法は、スパッタ法やスピンコートによる塗布方法などの既存の技術を用いることができる。ゲート絶縁膜１０６の典型的な膜厚は１００ｎｍから５００ｎｍ程度である。
【００４０】
最後に、図８（ｄ）に示すようにゲート絶縁膜１０６上にゲート電極１０７を形成する。形成する方法としては、例えばフォトリソグラフィを用いてゲート電極１０７を形成する領域を規定する方法や、インクジェットなどの印刷工法を用いてゲート電極１０７を形成することができる。ゲート電極１０７の材料には金、チタン、ニッケルなどの金属、導電性有機物などを用いることができる。ゲート電極１０７の膜厚は１００ｎｍから５００ｎｍ程度である。
【産業上の利用可能性】
【００４１】
本発明による電界効果トランジスタは、ディスプレイ、論理集積回路、モバイル機器などの広い範囲で応用可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明によるボトムゲート型の電界効果トランジスタの説明図
【図２】本発明によるトップゲート型の電界効果トランジスタの説明図
【図３】本発明によるボトムゲート型の電界効果トランジスタの説明図
【図４】本発明によるボトムゲート型の電界効果トランジスタの説明図
【図５】本発明によるボトムゲート型の電界効果トランジスタの説明図
【図６】本発明による電界効果トランジスタ作製のためのシリコンナノワイヤ製造方法の説明図
【図７】本発明による電界効果トランジスタ作製のためのインクの説明図
【図８】本発明による電界効果トランジスタ製造方法の説明図
【図９】従来の電界効果トランジスタの説明図
【図１０】従来の電界効果トランジスタの説明図
【符号の説明】
【００４３】
１０１    基板
１０２    ソース電極
１０３    ドレイン電極
１０４    半導体ナノワイヤ
１０５    粒子
１０６    ゲート絶縁膜
１０７    ゲート電極
１０８    微結晶
１０９    短い半導体ナノワイヤ
２０１    基板
２０２    触媒金属微粒子
２０３    原料ガス
２０４    シリコンナノワイヤ
３０１    基板
３０２    ナノワイヤ
３０３    ソース電極
３０４    ドレイン電極
３０５    ゲート絶縁膜
３０６    ゲート電極
３０７    ボイド
【図１】
2009164161.tif 000003
【図２】
2009164161.tif 000004
【図３】
2009164161.tif 000005
【図４】
2009164161.tif 000006
【図５】
2009164161.tif 000007
【図６】
2009164161.tif 000008
【図７】
2009164161.tif 000009
【図８】
2009164161.tif 000010
【図９】
2009164161.tif 000011
【図１０】
2009164161.tif 000012