(57)【要約】      （修正有）【課題】大判化された半導体基板を用いての半導体素子の形成工程に於いて、半導体素子が形成された半導体基板の裏面に対する研削（バックグラインド）処理によって、当該半導体基板の被バックグラインド面（半導体基板の裏面、電子回路の非形成面）に発生する可能性のある機械的損傷を、効率良く検出することができる半導体基板の検査方法の提供。【解決手段】半導体基板の検査方法は、複数個の電極が表面上に形成された絶縁材上に、半導体基板の一方の主面の周縁部が前記複数個の電極に接触するように前記半導体基板を固着し、前記複数個の電極間の抵抗値を測定することを特徴とする。【選択図】図１Ｃ
2009004446.tif 000002
【特許請求の範囲】
【請求項１】
複数個の電極が表面上に形成された絶縁材上に、半導体基板の一方の主面の周縁部が前記複数個の電極に接触するように前記半導体基板を固着し、前記複数個の電極間の抵抗値を測定することを特徴とする半導体基板の検査方法。
【請求項２】
前記複数個の電極は、格子状の導電パターンによって接続されていることを特徴とする請求項１に記載の半導体基板の検査方法。
【請求項３】
半導体基板の一方の主面の周縁部に複数個の電極を配設し、前記複数個の電極間の抵抗値を測定することを特徴とする半導体基板の検査方法。
【請求項４】
測定した前記抵抗値を基準値と比較し、前記半導体基板の割れあるいは欠けの有無を判断することを特徴とする請求項１乃至３のいずれか１項に記載の半導体基板の検査方法。
【請求項５】
絶縁性テープ部材の表面上に複数個の電極を配設する工程と、
半導体基板の一方の主面の周縁部を前記複数個の電極に接触せしめ、前記半導体基板を前記絶縁性テープ部材の表面上に固着する工程と、
前記複数個の電極間の抵抗値を測定する工程と
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板（半導体ウエハ）の検査方法に関し、特に、半導体基板の背面（裏面）に於ける割れ及び／あるいは欠けなどを検出する半導体基板の検査方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路素子などの半導体素子を形成する際には、シリコン（Ｓｉ）などの半導体基板が準備され、その一方の主面に対し、所謂ウェハープロセスが適用されて、当該一方の主面に、複数個の半導体素子が形成される。
【０００３】
そして、当該半導体基板に対してダイシング処理が施され、前記半導体素子が個片化（チップ化）される。
【０００４】
個片化された半導体素子は、半導体素子収容容器（パッケージ）に収容されて、電子機器の製造に適用される。
【０００５】
近年、電子機器の高機能化、小型化、軽量化に対する要求がいっそう高まり、半導体素子の高密度実装化への要求もますます強くなっている。
【０００６】
この為、半導体素子収容容器のより小型化、外部接続端子の多ピン化、ファインピッチ化が求められており、これに伴って、半導体素子自体にはより高機能化と共に、より小形化、薄形化も求められている。
【０００７】
一方、一枚の半導体基板に於いて形成される半導体素子の数をより多くすることにより、当該半導体素子の製造コストを低減することが行われており、前記ウェハープロセス工程の対象とされるシリコン半導体基板の直径も、８インチΦ（２００ｍｍΦ）から１２インチΦ（３００ｍｍΦ）と大判化され、更に２０インチΦ（５００ｍｍΦ）の基板が適用される方向にある。
【０００８】
この様な直径を有する半導体基板に対して、ウェハープロセスを適用する際には、当該ウェハープロセス工程の自動化を図るうえで、当該半導体基板には所定の厚さ（例えば７００μｍ）が必要とされる。
【０００９】
しかしながら、前述の如き半導体素子の小形化要求に対応する為に、ならびにダイシング処理の効率化の為に、半導体基板の裏面（他方の主面、電子回路の非形成面）に対して研削処理（バッググラインド処理）が施され、当該半導体基板の薄板化がなされる。
【００１０】
薄板化処理により、当該半導体基板は１００μｍ程の厚さとされる。
【００１１】
即ち、前記ウェハープロセスの終了後、当該半導体基板に複数個形成されている半導体素子それぞれに対して、電気的試験が行われる。
【００１２】
かかる半導体素子に対する電気的試験の終了後、当該半導体基板は、その一方の主面（電子回路の形成面）がテープ（一般にはバッググラインドテープと称される）に固着された状態とされ、かかる状態において当該半導体基板の裏面（他方の主面、電子回路の非形成面）に対して機械的な研削処理（バックグライド処理）が施されて、当該半導体基板は所望の厚さとされる。尚、当該機械的研削処理の後、被研削面に対し化学的エッチング処理を施す場合もある。
【００１３】
かかる背面研削処理の後、当該半導体基板は、その裏面（他方の主面、電子回路の非形成面）がテープ（一般にはダイシングテープと称される）に固着され、また前記一方の主面（電子回路の形成面）に被着されていたバッググラインドテープは除去されて、当該半導体基板の一方の主面（電子回路の形成面）が表出される。
【００１４】
かかる状態に於いて、当該半導体基板に対してダイシング処理が施されて、当該半導体基板は半導体素子に個片化される。
【００１５】
この様な工程に於いて、前記半導体基板の裏面（背面）の研削処理にあっては、かかる研削処理（バックグラインド処理）が機械的研削処理であることから、半導体基板の裏面に割れ、あるいは欠けなどの機械的損傷が生じてしまう恐れが大きい。当該半導体基板が大形化されるに従って、当該機械的損傷の発生する可能性も増加してしまう。
【００１６】
かかる機械的損傷は、その後のダイシング処理の際などに増大し、電気的試験により電気的特性が良品であると判定されていた半導体素子自体に割れ・欠けを生じて不良品に至らしめるか、その後の半導体素子収容容器への収容・固着の際に当該半導体素子に割れ・欠けを生じて不良品に至らしめる恐れがある。
【００１７】
この為、前記バックグラインド処理工程の後、半導体基板の裏面（背面）に於ける割れあるいは欠けなどの機械的損傷を検出することが必要とされる。
【００１８】
しかしながら、半導体基板の大型化が図られ、またその取り扱いの自動化が図られていることから、目視にて当該機械的損傷を検出することは困難である。
【００１９】
尚、インゴット（固状シリコン）をワイヤソーなどにより切断し、形成された半導体基板に対して研削処理を施してその表面の平坦化を行う際、当該半導体基板に於ける割れを検出する手段として、半導体基板に導電接触子を接触せしめ、当該導電接触子を介して得られる抵抗値の変化によって当該半導体基板の割れを検知する方法が提案されている（例えば、特許文献１参照）。
【００２０】
また、半導体基板上に形成された積層体の電気抵抗の変化を計測し、その不連続な変化をもって当該積層体にクラックが発生したと判定するクラック検出法も知られている（例えば、特許文献２参照）。
【００２１】
更に、半導体基板状の表面、裏面にそれぞれプローブを接触させて、半導体装置のスイッチング特性を測定する方法も提案されている（例えば、特許文献３参照）。
【００２２】
しかしながら、これらの従来技術は、前述の如く、大口径且つ薄形化された半導体基板の背面に於ける機械的損傷の検出に対応できるものではない。
【００２３】
【特許文献１】特開平１１−１９８０３４号公報
【特許文献２】特開２００２−８２０８４号公報
【特許文献３】特開２００４−２７３９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
本発明は、前記従来技術に於ける問題を解決し、以下の目的を達成することを課題とする。
即ち、本発明は、大判化された半導体基板を用いての半導体素子の形成工程に於いて、半導体素子が形成された半導体基板の裏面に対する研削（バックグラインド）処理によって、当該半導体基板の被バックグラインド面（半導体基板の裏面、電子回路の非形成面）に発生する可能性のある機械的損傷を、効率良く検出することができる半導体基板の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の半導体基板の検査方法は、複数個の電極が表面上に形成された絶縁材上に、半導体基板の一方の主面の周縁部が前記複数個の電極に接触するように前記半導体基板を固着し、前記複数個の電極間の抵抗値を測定することを特徴とする。
【００２６】
本発明の半導体基板の検査方法は、半導体基板の一方の主面の周縁部に複数個の電極を配設し、前記複数個の電極間の抵抗値を測定することを特徴とする。
【００２７】
本発明の半導体装置の製造方法は、絶縁性テープ部材の表面上に複数個の電極を配設する工程と、半導体基板の一方の主面の周縁部を前記複数個の電極に接触せしめ、前記半導体基板を前記絶縁性テープ部材の表面上に固着する工程と、前記複数個の電極間の抵抗値を測定する工程とを含むことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、前記従来技術に於ける問題を解決し、半導体基板の被バックグラインド面（半導体基板の裏面、電子回路の非形成面）に発生する可能性のある機械的損傷を、容易に検知することができ、半導体装置の製造歩留りを高めることができ、また半導体装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の半導体基板の検査方法について、実施例をもって詳細に説明する。
【００３０】
（実施例１）
本発明の半導体基板の検査方法の第１の実施例を、図面を用いて説明する。
【００３１】
本実施例に於ける半導体基板の検査方法を実施するにあたっては、図１Ａに示されるところの検査用治具１００が適用される。
【００３２】
当該検査用治具１００は、被検査半導体基板を支持する絶縁性テープ部材１１と、当該テープ部材１１の周囲に配設され、当該テープ部材１１を支持するリング状枠体１２、ならびに前記テープ部材１１上に、接着材層１３（図１Ｃ）を介して配設された複数個の電極１４ａ，１４ｂ，１４ｃ，１４ｄを具備する。
【００３３】
ここで、絶縁性テープ部材１１は、ダイシングテープを構成する材料と同様のテープ材からなり、その一方の表面の全面に前記接着材層１３が配設されている。当該接着材層１３としては、紫外線（ＵＶ）硬化型接着材が適用される。
【００３４】
また、前記リング状支持枠体１２は、ステンレスなどの金属から形成される。
【００３５】
そして、前記電極１４ａ〜１４ｄは、銅（Ｃｕ）などから構成され、被検査半導体基板の周囲縁部に於いて当該半導体基板に接する様、且つ当該半導体基板の周囲に沿って互いにほぼ等しい距離をもって離間するように、前記接着剤を介してテープ部材１１の表面に配設されている。本実施例にあっては、４個の電極１４ａ〜１４ｄが、互いに９０°離間して配設されている。
【００３６】
かかる検査用治具１００を用いての検査にあっては、図１Ｂに示されるように、当該検査用治具１００上に、被検査半導体基板５１をその一方の主面（電子回路の形成面）が上となるように配置する。
【００３７】
そして、テープ部材１１の裏面を押圧して、被検査半導体基板５１を前記接着材層１３により、当該テープ部材１１上に固着する。
【００３８】
これにより、テープ部材１１表面に配設された複数個の電極１４ａ〜１４ｄは、被検査半導体基板５１の裏面に接触した状態とされる。
【００３９】
当該被検査半導体基板５１は、シリコン（Ｓｉ）などの半導体基板の一方の主面に対し、所謂ウェハープロセスが適用されて、当該一方の主面に複数個の半導体素子が形成されており、更に当該半導体素子の電気的試験、ならびに当該半導体基板の他方の主面である裏面には研削（バックグラインド）処理がなされている。
【００４０】
かかる状態に於いて、図１Ｃに示されるように、前記電極１４ａ〜１４ｄのそれぞれに接触端子（プローブ）１５ａ〜１５ｄを接触させ、例えば接触端子１５ａと接触端子１５ｃ間に所定の電圧を印可して、電極１４ａと電極１４ｃとの間に流れる電流を計測する。
【００４１】
同様の手段により、４個の電極１４ａ、電極１４ｂ、電極１４ｃならびに電極１４ｄのそれぞれに電圧を印可して電極相互間の電流を測定し、各電極間に於ける導通状態、抵抗値を検出する。
【００４２】
当該電極間の抵抗は、被検査半導体基板５１の裏面に於ける表面の抵抗であり、半導体基板自体の抵抗と当該半導体基板５１の裏面に存在する自然酸化膜（ＳｉＯ２）に於ける抵抗との合成抵抗である。
【００４３】
このような手段により検出された電極間の抵抗値と、予め検出されている標準サンプル半導体基板に於ける電極間抵抗値とを比較する。
【００４４】
かかる比較によって、被検査半導体基板５１に於いて、標準サンプル半導体基板に於ける抵抗値に比して大きな値が検出された場合には、当該被検査半導体基板５１の、対応する電極間に位置する半導体基板領域に、割れあるいは欠けなどの機械的損傷が存在することを意味する。
【００４５】
即ち、例えば図１Ｄに示すように、半導体基板５１の裏面に割れあるいは欠け５１Ｃ１が存在する場合には、電極１４ａと電極１４ｄとの間、ならびに電極１４ｂと電極１４ｃとの間の抵抗値が、標準サンプル品半導体基板の抗値とほぼ同様の値であるのに対し、電極１４ａと電極１４ｂ間、電極１４ｂと電極１４ｄとの間、電極１４ｃと電極１４ｄとの間、更に電極１４ａと電極１４ｃとの間の抵抗値は、標準サンプル半導体基板に於ける表面抵抗値（Ω）に対して大きくなる。
【００４６】
また、例えば図１Ｅに示すように、半導体基板５１の裏面に割れあるいは欠け５１Ｃ２が存在する場合には、電極１４ａと電極１４ｂとの間、電極１４ａと電極１４ｄとの間の抵抗値、ならびに電極１４ｂと電極１４ｄとの間の抵抗値が、標準サンプル品に於ける半導体基板の抵抗値とほぼ同様の値であるのに対し、電極１４ａと電極１４ｃとの間、電極１４ｂと電極１４ｃとの間、ならびに電極１４ｄと電極１４ｃとの間の抵抗値は、標準サンプル半導体基板の抵抗値に対して大きくなる。
【００４７】
このように、被検査半導体基板５１に於ける、各電極間の抵抗値を測定された電流値（Ａ）に基づいて算出し、算出された抵抗値と標準サンプル半導体基板の抵抗値とを比較することによって、被検査半導体基板５１に於ける割れあるいは欠けの発生の有無を検出し、しかもその存在箇所を特定することができる。
【００４８】
尚、この実施例１にあっては、前記電極１４を４個配設して検査を実施する例を示したが、当該電極をより多く配設することにより、被検査半導体基板５１における割れあるいは欠けの発生の有無、ならびに存在箇所を高い精度をもって検出することができる。
【００４９】
このような方法により、割れあるいは欠けの何れかが存在すると判断された半導体基板に対しては、図２に示される様に、割れあるいは欠けの存在する領域に対し横方向（半導体基板の主面と並行な方向）にテンション（応力）を加え、割れあるいは欠けの存在する領域及びその延長領域上に在る半導体素子を割ってしまう。
【００５０】
そして、かかる処理により割れた半導体素子の確認を行い、割れた半導体素子の位置データを採取してＭＡＰを作成する。
【００５１】
かかるＭＡＰによって当該半導体基板５１から得ることができる良品の半導体素子情報を明確化した上で、当該半導体基板５１を次の工程であるダイシング処理工程へ、あるいは半導体基板５１の出荷工程へ送出する。
【００５２】
尚、図２にあっては、接着材層１３、電極１４の図示を省略している。
【００５３】
即ち、図３に示されるように、前記被検査半導体基板の抵抗測定の結果、割れあるいは欠けが存在すると判定された半導体基板（ＮＧ）に対しては、前述の如く横方向のテンションが印可され、割れあるいは欠けの存在する領域及びその延長領域上に在る半導体素子を完全に割ってしまう。
【００５４】
そして、当該割れた半導体素子の確認を行い、割れた半導体素子の位置データを採取してＭＡＰを作成する。
【００５５】
これにより、前記電気的試験工程に於けるＭＡＰと共に、当該半導体基板５１から得ることができる良品チップの数量を保証することができる。
【００５６】
一方、被検査半導体基板の抵抗測定の結果、割れあるいは欠けが存在しない判定された半導体基板（ＯＫ）は、次の工程であるダイシング処理工程へ、あるいは半導体基板としての出荷工程へ送出される。
【００５７】
尚、前記テープ部材１１の表面からの被検査半導体基板あるいは半導体素子の剥離は、当該テープ部材１１の裏面に紫外線（ＵＶ）を照射して接着材を硬化せしめることにより行うことができる。
【００５８】
（実施例２）
本発明の半導体基板の検査方法の第２の実施例を、図面を用いて説明する。
【００５９】
本実施例に於ける半導体基板の検査方法を実施するにあたっては、図４に示される様に、被検査半導体基板６１に複数個の貫通電極２１が配設される。
【００６０】
尚、図４Ａは、当該半導体基板６１の一方の主面（電子回路の形成面）を示し、図４Ｂは当該半導体基板６１の他方の主面（電子回路の非形成面）を示す。
【００６１】
当該貫通電極２１は、タングステン（Ｗ）あるいは銅（Ｃｕ）などから構成され、被検査半導体基板６１の周囲縁部、即ち当該被検査半導体基板６１の周縁部に在る非有効領域６１Ａに於いて当該半導体基板６１を貫通し、且つ当該半導体基板６１の周囲に沿って互いにほぼ等しい距離をもって離間するように配設されている。
【００６２】
本実施例にあっては、４個の貫通電極２１ａ〜２１ｄが、互いに９０°離間して配設されている。
【００６３】
当該貫通電極２１は、図４Ｃに示される様に、半導体基板６１に設けられた貫通孔６２に、当該貫通孔６２の内周面を被覆する絶縁層６３を介して配設されている。そして前記半導体基板６１の他方の主面（電子回路の非形成面）に於いて、当該半導体基板６１に接している。
【００６４】
当該被検査半導体基板６１は、前記実施例１に於ける半導体基板５１と同様に、シリコン（Ｓｉ）などの半導体基板の一方の主面に対し、所謂ウェハープロセスが適用されて、当該一方の主面に複数個の半導体素子が形成されており、更に当該半導体素子の電気的試験、ならびに当該半導体基板の裏面研削（バックグラインド）処理がなされている。
【００６５】
前記貫通孔６２、絶縁層６３ならびに貫通電極２１は、当該ウェハープロセス段階に於いて形成される。
【００６６】
このように被検査半導体基板に配設された貫通電極間の抵抗値と、予め、検出されている標準サンプル半導体基板に於ける電極間の抵抗値とを比較する。
【００６７】
即ち、図４Ｄに示されるように、被検査半導体基板６１を、テープ部材３１と、当該テープ部材３１の周囲に配設され、当該テープ部材３１を支持するリング状枠体３２を具備する検査用治具２００上に載置する。尚、当該検査用治具２００に代えて、他の絶縁性部材上に載置してもよい。
【００６８】
かかる状態に於いて、前記貫通電極２１ａ〜２１ｄのそれぞれの表出部に接触端子（プローブ）１５ａ〜１５ｄを接触させ、例えば接触端子１５ｂと接触端子１５ｄとの間に所定の電圧を印可して、電極２１ｂと電極２１ｄとの間に流れる電流を計測して導通状態を検出する。
【００６９】
同様の手段により、４個の貫通電極２１ａ、電極２１ｂ、電極２１ｃならびに電極２１ｄのそれぞれに電圧を印可して、電極相互間の電流を測定し、各電極間に於ける導通状態、抵抗値を検出する。
【００７０】
当該電極間の抵抗は、被検査半導体基板６１の裏面に於ける表面の抵抗であり、半導体基板自体の抵抗と当該半導体基板６１の裏面に存在する自然酸化膜（ＳｉＯ２）に於ける抵抗との合成抵抗である。
【００７１】
このような手段により検出された貫通電極間の抵抗値と、予め検出されている標準サンプル半導体基板に於ける電極間抵抗値とを比較する。
【００７２】
かかる比較によって、被検査半導体基板６１に於いて、標準サンプル半導体基板に於ける抵抗値に比して大きな値が検出された場合には、当該被検査半導体基板６１の、対応する貫通電極間に位置する半導体基板領域に、割れあるいは欠けなどの機械的損傷が存在することを意味する。
【００７３】
被検査半導体基板の抵抗測定の結果、割れあるいは欠けが存在すると判定された半導体基板（ＮＧ）に対しては、前記図３に示されるように、横方向のテンションが印可され、割れあるいは欠けの存在する領域及びその延長領域上に在る半導体素子を完全に割ってしまう処理が施される。
【００７４】
そして、当該割れた半導体素子の確認を行い、割れた半導体素子の位置データを採取してＭＡＰを作成する。
【００７５】
これにより、前記電気的試験工程に於けるＭＡＰと共に、当該半導体基板６１から得ることができる良品チップの数量を保証することができる。
【００７６】
かかるＭＡＰによって当該半導体基板６１から得ることができる良品の半導体素子情報を明確化した上で、当該半導体基板６１を次の工程であるダイシング処理工程、あるいは半導体基板としての出荷工程へ送出する。
【００７７】
一方、被検査半導体基板の抵抗測定の結果、割れあるいは欠けが存在しない判定された半導体基板（ＯＫ）は、そのまま次の工程であるダイシング処理工程へ、あるいは半導体基板としての出荷工程へ送出される。
【００７８】
本実施例にあっては、被検査半導体基板自体に検査用電極を配設することから、格別の検査用治具を用いることなく、当該被検査半導体基板を絶縁性の部材上に載置した状態に於いて、検査を行うことができる。
【００７９】
（実施例３）
本発明の半導体基板の検査方法の第３の実施例を以下に図面を用いて説明する。
【００８０】
本実施例に於ける半導体基板の検査方法を実施するにあたっては、図５Ａに示されるところの検査用治具３００が適用される。
【００８１】
当該検査用治具３００は、被検査半導体基板を支持する絶縁性テープ部材４１と、当該テープ部材４１の周囲に配設され、当該テープ部材４１を支持するリング状枠体４２、ならびに前記テープ部材４１上に接着材層４３（図５Ｄ参照）を介して格子状（マトリックス状）に配設された複数本の帯状の電極４４を具備する。
【００８２】
ここで、絶縁性テープ部材４１は、ダイシングテープを構成する材料と同様のテープ材からなり、その一方の表面の全面に前記接着材層４３が配設されている。当該接着材層４３としては、紫外線（ＵＶ）硬化型接着材が適用される。
【００８３】
また、前記リング状支持枠体４２は、ステンレスなどの金属から形成される。
【００８４】
そして、格子状（マトリックス状）に配設された複数本の帯状の電極４４は、スパッタリング法などによって厚さ約１μｍ（０．５〜２μｍ）に被着された、硬材質の金属（例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、あるいは炭素（Ｃ））などから構成される。
【００８５】
そして、被検査半導体基板の裏面に於いて当該半導体基板に接する様、且つ当該半導体基板の周囲に於いて導出されるよう、テープ部材４１の表面に配設される。
【００８６】
本実施例にあっては、Ｘ方向、Ｙ方向それぞれに８本の電極４４が配設されており、そのそれぞれの端部が電極端子４４ａとされる。当該帯状の電極４４の数を増すことにより、半導体基板７１に於ける機械的損傷の検出精度を高めることができる。
【００８７】
そして、かかる検査用治具３００を用いての検査にあっては、図５Ｂに示されるように、当該検査用治具３００上に、被検査半導体基板７１をその一方の主面（電子回路の形成面）が上となるように配置する。
【００８８】
そして、テープ部材４１の裏面を押圧して、被検査半導体基板７１を、前記接着材層４３によって当該テープ部材４１上に固着する。
【００８９】
これにより、テープ部材４１表面に配設された複数本の電極４４は、被検査半導体基板７１の裏面に接触した状態とされる。
【００９０】
当該被検査半導体基板７１は、シリコン（Ｓｉ）などの半導体基板の一方の主面に対し、所謂ウェハープロセスが適用されて、当該一方の主面に複数個の半導体素子が形成されており、更に当該半導体素子の電気的試験、ならびに当該半導体基板の裏面研削（バックグラインド）処理がなされている。
【００９１】
かかる状態に於いて、図５Ｃに示されるように、前記格子状に配設された帯状の電極４４のそれぞれの両端に接触端子（プローブ）１５を接触させ、例えば電極４４ａ１と電極４４ａ２との間に所定の電圧を印可して、格子状電極４４の端子間に於ける導通の有無、ならびに抵抗値を検出する。
【００９２】
同様の手段により、全ての電極端子間に電圧を印可して電極端子相互間の電流を測定し、各電極端子間に於ける導通の有無、ならびに抵抗値を検出する。
【００９３】
前述の如く、被検査半導体基板７１をテープ部材４１上に固着する際、当該テープ部材４１が被検査半導体基板７１方向へ押圧される。当該押圧力は電極４４にも及ぶ。
【００９４】
当該電極４４は硬材質の金属により形成されており、且つその厚さが薄いことから、かかる押圧力によって、被検査半導体基板７１の裏面に於ける割れあるいは欠け７１Ｃに対応して破断あるいは変形し、図５Ｄに示されるように割れあるいは欠け４４Ｃを生じる。
【００９５】
かかる電極４４に於ける割れあるいは欠け４４Ｃは、電極端子間の断線、あるいは抵抗値の増大を招く。
【００９６】
被検査半導体基板７１の裏面に於ける割れあるいは欠け７１Ｃが、前記図１Ｄに示す割れ５１Ｃ１の如く、長尺状である場合には、複数本の電極４４に於いて、破断あるいは変形４４Ｃを生ずる。
【００９７】
従って、電極端子４４ａ間に電圧を印可して電極端子相互間の電流を測定することにより、各電極端子間に於ける電極４４の導通の有無、あるいは抵抗値の変化を検出することができる。
【００９８】
このような手段により検出された電極端子間の抵抗値と、予め検出されている標準サンプル半導体基板に於ける電極間抵抗値とを比較する。
【００９９】
かかる比較により、被検査半導体基板７１に於いて、標準サンプル半導体基板に於ける抵抗値に比して大きな値が検出された場合、あるいは非導通状態が検出された場合には、当該被検査半導体基板７１の、対応する電極間に位置する半導体基板領域に、割れあるいは欠けなどの機械的損傷が存在することを意味する。
【０１００】
被検査半導体基板７１の抵抗測定の結果、割れあるいは欠けが存在すると判定された半導体基板（ＮＧ）に対しては、前記図３に示されるように、横方向のテンションが印可され、割れあるいは欠けの存在する領域及びその延長領域上に在る半導体素子を完全に割ってしまう処理が施される。
【０１０１】
そして、当該割れた半導体素子の確認を行い、割れた半導体素子の位置データを採取してＭＡＰを作成する。
【０１０２】
これにより、前記電気的試験工程に於けるＭＡＰと共に、当該半導体基板７１から得ることができる良品チップの数量を保証することができる。
【０１０３】
かかるＭＡＰによって当該半導体基板７１から得ることができる良品の半導体素子情報を明確化した上で、当該半導体基板７１を次の工程であるダイシング処理工程、あるいは半導体基板としての出荷工程へ送出する。
【０１０４】
一方、被検査半導体基板の抵抗測定の結果、割れあるいは欠けが存在しない判定された半導体基板（ＯＫ）は、そのまま次の工程であるダイシング処理工程へ、あるいは半導体基板としての出荷工程へ送出される。
【０１０５】
尚、前記テープ部材４１の表面からの被検査半導体基板７１あるいは半導体素子の剥離は、当該テープ部材４１の裏面に紫外線（ＵＶ）を照射して接着材を硬化せしめることにより行うことができる。
【０１０６】
本実施例にあっては、検査用治具３００に於いて、電極４４が複数本の電極をもって格子状に配設されることから、当該被検査半導体基板７１に於ける割れあるいは欠けなどの機械的損傷を、より高い位置制度をもって検出することができる。
【０１０７】
本発明の好ましい態様を付記すると、以下の通りである。
（付記１）複数個の電極が表面上に形成された絶縁材上に、半導体基板の一方の主面の周縁部が前記複数個の電極に接触するように前記半導体基板を固着し、前記複数個の電極間の抵抗値を測定することを特徴とする半導体基板の検査方法。
（付記２）前記複数個の電極は、格子状の導電パターンによって接続されていることを特徴とする付記１に記載の半導体基板の検査方法。
（付記３）半導体基板の一方の主面の周縁部に複数個の電極を配設し、前記複数個の電極間の抵抗値を測定することを特徴とする半導体基板の検査方法。
（付記４）前記電極は、前記半導体基板の他方の主面に貫通する貫通電極であることを特徴とする付記３に記載の半導体基板の検査方法。
（付記５）前記電極が、４個以上設置されていることを特徴とする付記１乃至４のいずれかに記載の半導体基板の検査方法。
（付記６）測定した前記抵抗値を基準値と比較し、前記半導体基板の割れあるいは欠けの有無を判断することを特徴とする付記１乃至５のいずれか１項に記載の半導体基板の検査方法。
（付記７）前記半導体基板の前記一方の主面は、研削処理が施された半導体基板の一面であって、他方の主面には複数個の半導体素子領域が形成されていることを特徴とする付記１乃至６いずれか１項に記載の半導体基板の検査方法。
（付記８）絶縁性テープ部材の表面上に複数個の電極を配設する工程と、半導体基板の一方の主面の周縁部を前記複数個の電極に接触せしめ、前記半導体基板を前記絶縁性テープ部材の表面上に固着する工程と、前記複数個の電極間の抵抗値を測定する工程とを含むことを特徴とする半導体装置の製造方法。
（付記９）前記絶縁性テープ部材の表面上に複数個の電極を配設する工程において、前記複数個の電極を接続する格子状の導電パターンを形成することを特徴とする付記８記載の半導体装置の製造方法。
【産業上の利用可能性】
【０１０８】
本発明の半導体基板の検査方法をもってすれば、半導体基板の背面に於ける機械的損傷（割れあるいは欠け）を容易に検知することができ、もって大口径の半導体基板に於ける背面研削後の裏面検査を効率よく実施することができる。
【図面の簡単な説明】
【０１０９】
【図１Ａ】本発明の第１の実施例（実施例１）の半導体基板の検査方法を説明するための平面図（その１）。
【図１Ｂ】本発明の第１の実施例（実施例１）の半導体基板の検査方法を説明するための平面図（その２）。
【図１Ｃ】本発明の第１の実施例（実施例１）の半導体基板の検査方法を説明するための断面図。
【図１Ｄ】本発明の第１の実施例（実施例１）の半導体基板の検査方法を説明するための概略図（その１）。
【図１Ｅ】本発明の第１の実施例（実施例１）の半導体基板の検査方法を説明するための概略図（その２）。
【図２】本発明の半導体基板の検査方法の後に行われる確認工程を説明するための断面図。
【図３】本発明の半導体基板の検査方法の後に行われる確認工程を説明するフローチャート。
【図４Ａ】本発明の第２の実施例（実施例２）の半導体基板の検査方法を説明するための平面図（その１）。
【図４Ｂ】本発明の第２の実施例（実施例２）の半導体基板の検査方法を説明するための平面図（その２）。
【図４Ｃ】本発明の第２の実施例（実施例２）の半導体基板の検査方法を説明するための断面図（その１）。
【図４Ｄ】本発明の第２の実施例（実施例２）の半導体基板の「検査方法を説明するための断面図（その２）。
【図５Ａ】本発明の第３の実施例（実施例３）の半導体基板の検査方法を説明するための平面図（その１）。
【図５Ｂ】本発明の第３の実施例（実施例３）の半導体基板の検査方法を説明するための平面図（その２）。
【図５Ｃ】本発明の第３の実施例（実施例３）の半導体基板の検査方法を説明するための断面図（その１）。
【図５Ｄ】本発明の第３の実施例（実施例３）の半導体基板の検査方法を説明するための断面図（その２）。
【符号の説明】
【０１１０】
５１，６１，７１      半導体基板
１１，３１，４１      絶縁性テープ部材
１２，３２，４２      枠体
１３，４３          接着材
１４．４４          電極
２１              貫通電極
１５              接触端子（プローブ）  
１００，２００，３００  検査用治具
【図１Ｃ】
2009004446.tif 000003
【図３】
2009004446.tif 000004
【図１Ａ】
2009004446.tif 000005
【図１Ｂ】
2009004446.tif 000006
【図１Ｄ】
2009004446.tif 000007
【図１Ｅ】
2009004446.tif 000008
【図２】
2009004446.tif 000009
【図４Ａ】
2009004446.tif 000010
【図４Ｂ】
2009004446.tif 000011
【図４Ｃ】
2009004446.tif 000012
【図４Ｄ】
2009004446.tif 000013
【図５Ａ】
2009004446.tif 000014
【図５Ｂ】
2009004446.tif 000015
【図５Ｃ】
2009004446.tif 000016
【図５Ｄ】
2009004446.tif 000017