(57)【要約】【課題】低背化と信頼性を向上させた部品内蔵基板の製造方法を提供することを目的とする。【解決手段】（ｄ）では両面に部品を実装した部品実装基板（１）を中央にして、熱膨張係数が部品実装基板（１）と同じかほぼ近い第１，第２の支持基板（２ａ，２ｂ）を積層配置するとともに、部品実装基板（１）と第１，第２の支持基板（２ａ，２ｂ）との間には、硬化前状態の絶縁層（３ａ，３ｂ）を配設し、（ｅ）では第１，第２の支持基板（２ａ，２ｂ）を積層方向に加熱加圧して絶縁層（３ａ，３ｂ）を硬化させて一体化し、（ｆ）ではパターン電極（１０３ｃ，１０３ｄ）を残して第１，第２の支持基板（２ａ，２ｂ）を剥離してパターン電極（１０３ｃ，１０３ｄ）を露出させる。【選択図】図３
2009004664.tif 000002
【特許請求の範囲】
【請求項１】
両面に部品を実装した部品実装基板を中央にして、前記部品実装基板との対向面にパターン電極有し熱膨張係数が前記部品実装基板と同じかほぼ近い第１，第２の支持基板を積層配置するとともに、前記部品実装基板と第１，第２の支持基板との間には、層間接続用のビアと部品実装基板に実装された前記部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、
第１，第２の支持基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、
前記一体化の後に、前記パターン電極を残して第１，第２の支持基板を剥離して前記パターン電極を露出させる
部品内蔵基板の製造方法。
【請求項２】
前記部品実装基板のプリプレグシートを、熱硬化性樹脂と無機フィラーとを含む混合物で構成する
請求項１記載の部品内蔵基板の製造方法。
【請求項３】
前記部品実装基板を、セラミック多層基板で構成する
請求項１記載の部品内蔵基板の製造方法。
【請求項４】
部品が実装された部品実装基板の実装面に、前記部品実装基板との対向面にパターン電極を有し熱膨張係数が前記部品実装基板と同じかほぼ近い第１の支持基板を積層配置するとともに、前記部品実装基板と第１の支持基板との間には、層間接続用のビアと部品実装基板に実装された前記部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、
第１の支持基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、
前記一体化の後に、前記部品実装基板の実装面のパターン電極と第１の支持基板の前記パターン電極を残して前記部品実装基板と第１の支持基板を剥離してパターン電極を露出させる
部品内蔵基板の製造方法。
【請求項５】
互いの熱膨張係数が同じかほぼ近い第１，第２の部品実装基板を部品が実装されたそれぞれの実装面が対向するように積層配置するとともに、第１，第２の部品実装基板との間には、層間接続用のビアと第１，第２の部品実装基板に実装された前記部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、
第１，第２の部品実装基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、
前記一体化の後に、第１，第２の部品実装基板の実装面のパターン電極を残して第１，第２の部品実装基板を剥離してパターン電極を露出させる
部品内蔵基板の製造方法。
【請求項６】
請求項４または請求項５に記載の部品内蔵基板を内装基板とし、この内装基板を中央にして、前記内装基板との対向面にパターン電極を有し熱膨張係数が前記内装基板と同じかほぼ近い第３，第４の部品実装基板を積層配置するとともに、前記内装基板と第３，第４の部品実装基板との間には、層間接続用のビアと第３，第４の部品実装基板に実装された部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、
第３，第４の部品実装基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、
前記一体化の後に、第３，第４の部品実装基板の実装面のパターン電極を残して第３，第４の部品実装基板を剥離して前記パターン電極を露出させる
部品内蔵基板の製造方法。
【請求項７】
層間接続用のビアとパターン電極を有する多層回路基板を中央にして、前記多層回路基板との対向面にパターン電極を有し熱膨張係数が前記多層回路基板と同じかほぼ近い第３，第４の部品実装基板を積層配置するとともに、前記多層回路基板と第３，第４の部品実装基板との間には、層間接続用のビアと第３，第４の部品実装基板に実装された部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、
第３，第４の部品実装基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、
前記一体化の後に、第３，第４の部品実装基板の実装面のパターン電極を残して第３，第４の部品実装基板を剥離して前記パターン電極を露出させる
部品内蔵基板の製造方法。
【請求項８】
多層回路基板を、セラミック多層基板で構成する
請求項７記載の部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品内蔵基板の製造方法に関するものである。
【背景技術】
【０００２】
電子機器の小型化、高機能化、高密度化および低コスト化の要求に伴い、更なる実装密度の向上や基板の低背化が求められている。高密度実装の一例として、無機質フィラーと熱硬化性樹脂との混合物内に、既存部品である能動部品や受動部品を埋め込んだ部品内蔵基板が提案されている。
【０００３】
特許文献１には、図１７（ａ）（ｂ）（ｃ）に示すように多層回路基板に表面実装後無機質フィラーと熱硬化性樹脂との混合物を用いて部品内蔵基板を実現した高密度実装技術が記載されている。
【０００４】
図１７（ａ）（ｂ）において、４０１ａ，４０１ｂは片側に半導体素子４０４ａや電子部品４０６ａを表面に実装した多層回路基板である。２つの多層回路基板４０１ａ，４０１ｂの間にコンポジットシート４０７を配置し、これを熱プレスにて加熱加圧することによって部品を内蔵した基板が作成されている。
【０００５】
コンポジットシート４０７はエポキシなどの樹脂にシリカなどのセラミック粉を配合した回路基板用絶縁部材で、多層回路基板４０１ａ，４０１ｂを接続するためパターン電極４０２の位置に導電性ペースト４０３が充填されていると共に、あらかじめ部品の入るスペース４０５が形成されている。
【０００６】
熱プレス後、図１７（ｃ）に示すように半導体素子４０４ｂや電子部品４０６ｂを表面に実装することにより部品内蔵基板が完成する。
特許文献２には、図１８（ａ）〜（ｉ）に示す工程で作成して低背化を実現した部品内蔵基板が記載されている。
【０００７】
図１８（ａ）では、金属の支持層３０のパターン電極３１に電子部品３２を導電性接合材３３で実装して部品実装基板を作成する。
図１８（ｂ）では、図１８（ａ）で作成した部品実装基板と、金属の支持層３５にパターン電極３６が形成されたものとの間に、プレプレグ３４（上記コンポジットシートでも構わない）を配置し、これを熱プレスにて加熱加圧する。つぎに支持層３０，３５を剥離することによって図１８（ｃ）に示すように低背化された部品内蔵基板ができる。
【０００８】
図１８（ｄ）では、上下のパターン電極３１，３６の接続用にビア３７を形成する。
図１８（ｅ）では電子部品３９をパターン電極３１に導電性接合材４０で実装する。
その後は、図１８（ｆ）〜（ｈ）に示すように、金属の支持層４２に形成されたパターン電極４３およびプリプレグ４１を用いて、以下同様にプロセスを繰り返すことで図１８（ｈ）に示した多段の部品内蔵基板を作成することができる。
【特許文献１】特開２００３−１９７８４９公報（１２頁、図７）
【特許文献２】ＷＯ２００５／００４５６７公報（１２頁、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１の構成では、多層回路基板を複数用いていることから、部品内蔵基板の低背化が課題となってくる。特許文献２では、低背化は可能であるが図１８（ｉ）に示すように接続用のビア４４が傾いて位置ずれが発生するという課題がある。以下、原因を簡単に説明する。
【００１０】
図１８（ｆ）において、支持層４２に使用している金属（ＳＵＳ、銅など）は、プリプレグ４１より一般的に熱膨張係数が高い。熱プレス時のプリプレグ４１は、未硬化の状態であり流動性がある。そのため、プレスの熱を受けることによって支持層４２がプリプレグ４１より延びが大きくなる。そのとき層間接続用のビア４４の前記支持層４２の側が、支持層４２の延びと共に広がる。この様に、ビア４４の位置がずれることにより、信頼性悪化の一つの要因となる。
【００１１】
本発明は、前記従来の課題を解決するもので、低背化と信頼性を向上させた部品内蔵基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１記載の部品内蔵基板の製造方法は、両面に部品を実装した部品実装基板を中央にして、前記部品実装基板との対向面にパターン電極を有し熱膨張係数が前記部品実装基板と同じかほぼ近い第１，第２の支持基板を積層配置するとともに、前記部品実装基板と第１，第２の支持基板との間には、層間接続用のビアと部品実装基板に実装された前記部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、第１，第２の支持基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、前記一体化の後に、前記パターン電極を残して第１，第２の支持基板を剥離して前記パターン電極を露出させることを特徴とする。
【００１３】
本発明の請求項２記載の部品内蔵基板の製造方法は、請求項１において、前記部品実装基板のプリプレグシートを、熱硬化性樹脂と無機フィラーとを含む混合物で構成することを特徴とする。
【００１４】
本発明の請求項３記載の部品内蔵基板の製造方法は、請求項１において、前記部品実装基板を、セラミック多層基板で構成することを特徴とする。
本発明の請求項４記載の部品内蔵基板の製造方法は、部品が実装された部品実装基板の実装面に、前記部品実装基板との対向面にパターン電極を有し熱膨張係数が前記部品実装基板と同じかほぼ近い第１の支持基板を積層配置するとともに、前記部品実装基板と第１の支持基板との間には、層間接続用のビアと部品実装基板に実装された前記部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、第１の支持基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、前記一体化の後に、前記部品実装基板の実装面のパターン電極と第１の支持基板の前記パターン電極を残して前記部品実装基板と第１の支持基板を剥離してパターン電極を露出させることを特徴とする。
【００１５】
本発明の請求項５記載の部品内蔵基板の製造方法は、互いの熱膨張係数が同じかほぼ近い第１，第２の部品実装基板を部品が実装されたそれぞれの実装面が対向するように積層配置するとともに、第１，第２の部品実装基板との間には、層間接続用のビアと第１，第２の部品実装基板に実装された前記部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、第１，第２の部品実装基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、前記一体化の後に、第１，第２の部品実装基板の実装面のパターン電極を残して第１，第２の部品実装基板を剥離してパターン電極を露出させることを特徴とする。
【００１６】
本発明の請求項６記載の部品内蔵基板の製造方法は、請求項４または請求項５に記載の部品内蔵基板を内装基板とし、この内装基板を中央にして、前記内装基板との対向面にパターン電極を有し熱膨張係数が前記内装基板と同じかほぼ近い第３，第４の部品実装基板を積層配置するとともに、前記内装基板と第３，第４の部品実装基板との間には、層間接続用のビアと第３，第４の部品実装基板に実装された部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、第３，第４の部品実装基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、前記一体化の後に、第３，第４の部品実装基板の実装面のパターン電極を残して第３，第４の部品実装基板を剥離して前記パターン電極を露出させることを特徴とする。
【００１７】
本発明の請求項７記載の部品内蔵基板の製造方法は、層間接続用のビアとパターン電極を有する多層回路基板を中央にして、前記多層回路基板との対向面にパターン電極を有し熱膨張係数が前記多層回路基板と同じかほぼ近い第３，第４の部品実装基板を積層配置するとともに、前記多層回路基板と第３，第４の部品実装基板との間には、層間接続用のビアと第３，第４の部品実装基板に実装された部品の位置に対応してスペースが形成された硬化前状態の絶縁層を配設し、第３，第４の部品実装基板を積層方向に加熱加圧して前記絶縁層を硬化させて一体化し、前記一体化の後に、第３，第４の部品実装基板の実装面のパターン電極を残して第３，第４の部品実装基板を剥離して前記パターン電極を露出させることを特徴とする。
【００１８】
本発明の請求項８記載の部品内蔵基板の製造方法は、請求項７において、前記多層回路基板を、セラミック多層基板で構成することを特徴とする。
【発明の効果】
【００１９】
請求項１，請求項４の構成では、加熱加圧して一体化する際の中央の部品実装基板と外側の第１，第２の支持基板との熱膨張係数が同じかほぼ近いので、熱膨張が発生しても部品実装基板と第１，第２の支持基板との間の層間接続用のビアの位置ずれが発生しない。
【００２０】
また、請求項５の構成では、加熱加圧して一体化する際の第１，第２の支持基板の熱膨張係数が同じかほぼ近いので、熱膨張が発生しても部品実装基板と第１，第２の支持基板との間の層間接続用のビアの位置ずれが発生しない。
【００２１】
また、請求項６の構成では、加熱加圧して一体化する際の内装基板と第３，第４の部品実装基板の熱膨張係数が同じかほぼ近いので、熱膨張が発生しても内装基板と第３，第４の支持基板との間の層間接続用のビアの位置ずれが発生しない。
【００２２】
また、請求項７の構成では、加熱加圧して一体化する際の多層回路基板と第３，第４の部品実装基板の熱膨張係数が同じかほぼ近いので、熱膨張が発生しても多層回路基板と第３，第４の支持基板との間の層間接続用のビアの位置ずれが発生しない。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の部品内蔵基板の製造方法を具体的な各実施の形態に基づいて説明する。
（実施の形態１）
図１〜図４は本発明の実施の形態１を示す。
【００２４】
図１は部品内蔵基板の仕上がり形状を示す。
プリプレグ１０１ａの上下面に形成されたパターン電極１０３ａ，１０３ｂには、部品として抵抗１０４ａ，１０４ｂや半導体１０５ａ，１０５ｂが実装されている。プリプレグ１０１ａの上面に実装された抵抗１０４ａや半導体１０５ａは、絶縁層３ａに埋設されている。プリプレグ１０１ａの下面に実装された抵抗１０４ｂや半導体１０５ｂは、絶縁層３ｂに埋設されている。絶縁層３ａの上面に露出したパターン電極１０３ｃには、部品として抵抗１０４ｃや半導体１０５ｃが実装されている。絶縁層３ｂの下面に露出したパターン電極１０３ｄには、部品として抵抗１０４ｄや半導体１０５ｄが実装されている。プリプレグ１０１ａ，絶縁層３ａ，３ｂには、層間接続用のビア１０が形成されている。
【００２５】
この部品内蔵基板は、図２（ａ）〜（ｃ），図３（ｄ）〜（ｆ），図４（ｇ）（ｈ）の工程で製造される。
まず、図２（ａ）では銅貼り積層板を作成する。
【００２６】
手順は、プリプレグ１０１ａにビア１０を形成するために、層間接続用の孔（孔径１８０μｍ）をパンチングマシンで加工し、そこに導電性ペーストを充填後、９μｍの銅箔１０２ａ，１０２ｂを熱プレスにて加熱加圧し接着する。銅箔１０２ａ，１０２ｂには片面粗化銅箔を用い、プリプレグ１０１ａに相対する側に粗化面を配置した。
【００２７】
図２（ｂ）では、銅貼り積層板の銅箔１０２ａ，１０２ｂをエッチング法にて加工し、パターン電極１０３ａ，１０３ｂを形成する。
図２（ｃ）では、パターン電極１０３ａ，１０３ｂに抵抗１０４ａ，１０４ｂ，半導体１０５ａ，１０５ｂを実装し、部品実装基板１を作成する。
【００２８】
図３（ｄ）の部品内蔵工程では、先ず、図２（ｃ）の部品実装基板１を中央にして、その上側には硬化前の絶縁層３ａを介して、第１の支持基板２ａを配置し、部品実装基板１の下側には絶縁層３ｂを介して、第２の支持基板２ｂを配置する。
【００２９】
なお、第１，第２の支持基板２ａ，２ｂは、プリプレグ１０１ｂ，１０１ｃに銅箔をプレス工程にて加熱加圧し、片側の銅箔をエッチング法にて加工しパターン電極１０３ｃ，１０３ｄを形成する。もう一方の銅箔はすべて除去した。このときの銅箔は９μｍの片面粗化銅箔を使用し、プリプレグ１０１ｂ，１０１ｃと接する面は光沢側とした。
【００３０】
部品実装基板１のプリプレグ１０１ｂと第１，第２の支持基板２ａ，２ｂのプリプレグ１０１ｂ，１０１ｃとは同じ材質で、ここでは日立化成工業株式会製ＧＥＡ−６７ＢＥ（ガラスクロス厚８０μｍ）を用い、９μｍの銅箔を温度１８０℃、圧力１０ＭＰａで一体化した。本実施の形態では、熱伝導性が良好なＧＥＡ−６７ＢＥを使用したが、安価で一般的なガラスエポキシ基板を使用しても構わない。
【００３１】
絶縁層３ａ，３ｂは、それぞれ熱硬化性のエポキシ樹脂とシリカの混合物とし、シリカの添加量を８０Ｗｔ％としたコンポジットシート１０７ａ，１０７ｂからできている。まず、１枚のコンポジットシート１０７ａには、部品の入るスペース１０８を抜き型で形成する。その後もう一枚のコンポジットシート１０７ｂをコンポジットシート１０７ａに重ね合わせ、ビア１０用の孔をパンチングマシンで加工し、その孔に導電性ペーストが充填されている。
【００３２】
図３（ｅ）では、熱プレスにて一体化を行い部品を内蔵した。部品内蔵工程のプレス条件は、温度２００℃、圧力３ＭＰａ、時間２時間、真空雰囲気で行った。
図３（ｆ）では、第１の支持基板２ａのパターン電極１０３ｃと基板２ｂのパターン電極１０３ｄを残して第１，第２の支持基板２ａ，２ｂを剥離してパターン電極１０３ｃ，１０３ｄを露出させて部品内蔵基板ができる。
【００３３】
上下に配置されているプリプレグ１０１ｂを剥離したままの図４（ｇ）に示す状態では、第１，第２の支持基板２ａ，２ｂのプリプレグの樹脂成分１０９が表面に付着していたので、樹脂成分１０９を研磨加工で取り除いて図４（ｈ）に示すようにパターン電極１０３ｃ，１０３ｄを露出させて部品内蔵基板が完成する。
【００３４】
さらに、必要に応じて図４（ｉ）に示すように、上面と下面のパターン電極１０３ｃ，１０３ｄに部品としての抵抗１０４ｃ，１０４ｄや半導体１０５ｃ，１０５ｄの表面実装を実施する。
【００３５】
このように、部品実装基板１のプリプレグ１０１ａと第１，第２の支持基板２ａ，２ｂのプリプレグ１０１ｂ，１０１ｃとが同じ材質であって、部品実装基板１と第１，第２の支持基板２ａ，２ｂの熱膨張係数が同じであるため、図３（ｄ）の工程において、硬化前の絶縁層３ａ，３ｂを挟んで熱プレスして絶縁層３ａ，３ｂを硬化させて一体化する際の部品実装基板１と第１，第２の支持基板２ａ，２ｂの伸び量は略同じであるため、ビア１０が従来のように傾くことが無く、信頼性の高い層間接続を期待できる。
【００３６】
なお、部品実装基板１のプリプレグ１０１ａと第１，第２の支持基板２ａ，２ｂのプリプレグ１０１ｂ，１０１ｃとは同じ材質であったが、熱膨張係数がほぼ同じある場合には材質が異なっていてもよい。具体的には、室温（２０℃）〜熱プレス温度（２００℃）における熱膨張係数の差が一定値以下なら材質が違っても使用できる。コンデンサなど受動部品および半導体など能動部品の内蔵技術を用いてシステム機能を完結させた３次元実装モジュールの場合、ランドとビアの設計は、通常、ビア径＋１００μｍ程度設計する。つまり、ビアとランドとの合致性においては５０μｍが目安であって、１００ｍｍサイズの３次元実装モジュールを仮定した場合、熱膨張係数の差は理想で２．７×１０−６／℃以下、最大でも５．４×１０−６／℃以下がよく、熱膨張係数の差は６．０×１０−６／℃程度以下、さらには３．０×１０−６／℃程度以下が良いと言える。部品実装基板１としてセラミック基板を採用した場合に、第１，第２の支持基板２ａ，２ｂとしてＧＥＡ−６７ＢＥまたはガラスエポキシ基板を使用することができる。
【００３７】
図２（ａ）と図３（ｄ）において、層間接続用の孔加工にはパンチングマシンを使用したが、レーザ加工機など他の加工方法でも構わない。
図３（ｄ）において、コンポジットシート１０７ａのスペース１０８は抜き型を使用したが、他の方法でも構わない。
【００３８】
図３（ｄ）において、第１，第２の支持基板２ａ，２ｂの片側の銅箔をすべて除去したが、除去する必要はない。
また、図３（ｄ）において、プリプレグ１０１ｂ，１０１ｃの両側に銅箔を配置する必要はなく、片側は離型シートを用い熱プレス後に剥離しても構わない。
【００３９】
また、  図３（ｄ）では片面粗化銅箔を使用したが、両面光沢の電解銅箔または圧延銅箔でも構わない。
また、部品実装基板１のパターン電極１０３ａ，１０３ｂ、第１，第２の支持基板２ａ，２ｂのパターン電極１０３ｃ，１０３ｄの表面は、金などの金属をメッキしても構わない。
【００４０】
（実施の形態２）
図５〜図８は本発明の実施の形態２を示す。
図１に示した実施の形態１では部品実装基板１のプリプレグ１０１ａが部品内蔵基板に残ったが、図５に示す実施の形態２では、部品内蔵基板に部品実装基板１のプリプレグ１０１ａが残されていない。
【００４１】
図５は部品内蔵基板の仕上がり形状を示す。
絶縁層３ａの下面ではパターン電極１０３ａが露出し、絶縁層３ａの上面ではパターン電極１０３ｃが露出している。パターン電極１０３ａに実装された部品としての抵抗１０４ａ，半導体１０５ａは、絶縁層３ａに埋設されている。絶縁層３ａには層間接続用のビア１０が形成されている。
【００４２】
この部品内蔵基板は、図６（ａ）〜（ｃ），図７（ｄ）〜（ｆ），図８（ｇ）（ｈ）の工程で製造される。
まず、図６（ａ）ではプリプレグ１０１ａに９μｍの銅箔１０２ａ，１０２ｂを熱プレスにて加熱加圧し接着した銅貼り積層板を作成する。銅箔１０２ａには片面粗化銅箔を用い、プリプレグ１０１ａに相対する側に光沢面を配置した。
【００４３】
次に図６（ｂ）に示すように表面の銅箔１０２ａをエッチング法にて加工し、パターン電極１０３ａを形成する。もう一方の銅箔１０２ｂはすべて除去した。
次に図６（ｃ）に示すようにパターン電極１０３上に部品としての抵抗１０４ａ，半導体１０５ａを実装し部品実装基板１を作成する。
【００４４】
図７（ｄ）の部品内蔵工程では、図６（ｃ）で作成した部品実装基板１の上側には絶縁層３ａを介して第１の支持基板２ａを配置する。
なお、第１の支持基板基板２ａは、プリプレグ１０１ｂに銅箔をプレス工程にて加熱加圧し、片側の銅箔をエッチング法にて加工しパターン電極１０３ｃを形成する。もう一方の銅箔はすべて除去した。このときの銅箔は９μｍの片面粗化銅箔を使用し、プリプレグ１０１ｂと接する面は光沢側とした。
【００４５】
部品実装基板１のプリプレグ１０１ｂと第１の支持基板基板２ａのプリプレグ１０１ｂとは同じ材質で、ここでは日立化成工業株式会製ＧＥＡ−６７ＢＥ（ガラスクロス厚８０μｍ）を用い、９μｍの銅箔を温度１８０℃、圧力１０ＭＰａで一体化した。本実施の形態では、熱伝導性が良好なＧＥＡ−６７ＢＥを使用したが、安価で一般的なガラスエポキシ基板を使用しても構わない。
【００４６】
絶縁層３ａは、熱硬化性のエポキシ樹脂とシリカの混合物とし、シリカの添加量を８０Ｗｔ％としたコンポジットシート１０７ａ，１０７ｂからできている。まず、１枚のコンポジットシート１０７ａには、部品の入るスペース１０８を抜き型で形成する。その後もう一枚のコンポジットシート１０７ｂをコンポジットシート１０７ａに重ね合わせ、ビア１０用の孔をパンチングマシンで加工し、その孔に導電性ペーストが充填されている。
【００４７】
図７（ｅ）では、熱プレスにて一体化を行い部品を内蔵した。部品内蔵工程のプレス条件は、温度２００℃、圧力３ＭＰａ、時間２時間、真空雰囲気で行った。
図７（ｆ）では、部品実装基板１のパターン電極１０３ａと第１の支持基板２ａのパターン電極１０３ｃを残して部品実装基板１と第１の支持基板２ａを剥離してパターン電極１０３ａ，１０３ｃを露出させて部品内蔵基板ができる。
【００４８】
上下に配置されているプリプレグ１０１ａ，１０１ｂを剥離したままの図８（ｇ）に示す状態では、部品実装基板１の樹脂成分１０９と第１，第２の支持基板２ａ，２ｂの樹脂成分１０９が表面に付着していたので、樹脂成分１０９を研磨加工で取り除いて図８（ｈ）に示すようにパターン電極１０３ａ，１０３ｃを露出させて部品内蔵基板が完成する。
【００４９】
さらに、必要に応じて図８（ｉ）に示すように、上面と下面のパターン電極１０３ｃ，１０３ａに部品としての抵抗１０４ｃ，１０４ｄや半導体１０５ｃ，１０５ｄの表面実装を実施する。
【００５０】
また、必要に応じて図８（ｊ）に示すように、上面のパターン電極１０３ｃに部品としての抵抗１０４ｃや半導体１０５ｃの表面実装を実施し、下面のパターン電極１０３ａには２次実装用に半田ボール１００を実装してもよい。
【００５１】
このように、部品実装基板１のプリプレグ１０１ａと第１の支持基板２ａのプリプレグ１０１ｂとが同じ材質であって、部品実装基板１と第１の支持基板２ａの熱膨張係数が同じであるため、図７（ｄ）の工程において、硬化前の絶縁層３ａを挟んで熱プレスして絶縁層３ａを硬化させて一体化する際の部品実装基板１と第１の支持基板２ａの伸び量は略同じであるため、ビア１０が従来のように傾くことが無く、信頼性の高い層間接続を期待できる。
【００５２】
なお、部品実装基板１のプリプレグ１０１ａと第１の支持基板２ａのプリプレグ１０１ｂ，１０１ｃとは同じ材質であったが、熱膨張係数がほぼ同じある場合には材質が異なっていてもよい。
【００５３】
図７（ｄ）において、ビア１０用の孔加工にはパンチングマシンを使用したが、レーザ加工機など他の加工方法でも構わない。
図７（ｄ）において、コンポジットシート１０７ａのスペース１０８は抜き型を使用したが、他の方法でも構わない。
【００５４】
図７（ｄ）において、第１の支持基板２ａの片側の銅箔をすべて除去したが、除去する必要はない。
また、部品実装基板１のパターン電極１０３ａ、第１の支持基板２ａのパターン電極１０３ｃの表面は、金などの金属をメッキしても構わない。
【００５５】
部品実装基板１と第１の支持基板２ａのプリプレグ１０１ｂは熱膨張係数が同じであったが、第１の支持基板２ａとして、部品実装基板１の熱膨張係数にほぼ近い材質のものを使用しても同様である。
【００５６】
（実施の形態３）
図９〜図１２は本発明の実施の形態３を示す。
図５に示した実施の形態２では絶縁層３ａに埋設された部品としての抵抗１０４ａ，半導体１０５ａがパターン電極１０３ａに実装されており、パターン電極１０３ｂには部品が実装されていなかったが、図９に示す実施の形態３では、パターン電極１０３ｂにも部品としての抵抗１０４ｂ，半導体１０５ｂが実装されている点だけが異なっている。
【００５７】
この部品内蔵基板は、図１０（ａ）〜（ｃ），図１１（ｄ）〜（ｆ），図１２（ｇ）（ｈ）の工程で製造される。
まず、図１０（ａ）〜（ｃ）では、図６（ａ）〜（ｃ）と同じにしてパターン電極１０３ａ上に部品としての抵抗１０４ａ，半導体１０５ａを実装した第１の部品実装基板１１と、パターン電極１０３ｂ上に部品としての抵抗１０４ｂ，半導体１０５ｂを実装した第２の部品実装基板１２を作成する。
【００５８】
図１１（ｄ）の部品内蔵工程では、図１０（ｃ）で作成した第１，第２の部品実装基板１１，１２の部品実装面が対向するように積層配置するとともに、その間に硬化前状態の絶縁層３０を配設する。絶縁層３０には、層間接続用のビア１０と第１，第２の部品実装基板１１，１２に実装された抵抗１０４ａ，１０４ｂと半導体１０５ａ，１０５ｂの位置に対応してスペース１０８が形成されている。
【００５９】
第１，第２の部品実装基板１１，１２のプリプレグは互いに同じ材質で、ここでは日立化成工業株式会製ＧＥＡ−６７ＢＥ（ガラスクロス厚８０μｍ）を用い、９μｍの銅箔を温度１８０℃、圧力１０ＭＰａで一体化した。本実施の形態では、熱伝導性が良好なＧＥＡ−６７ＢＥを使用したが、安価で一般的なガラスエポキシ基板を使用しても構わない。絶縁層３０は、熱硬化性のエポキシ樹脂とシリカの混合物である。
【００６０】
図１１（ｅ）では、熱プレスにて一体化を行い部品を内蔵した。部品内蔵工程のプレス条件は、温度２００℃、圧力３ＭＰａ、時間２時間、真空雰囲気で行った。
図１１（ｆ）では、第１の部品実装基板１１のパターン電極１０３ａと第２の部品実装基板１２のパターン電極１０３ｂを残して第１，第２の部品実装基板１１，１２を剥離してパターン電極１０３ａ，１０３ｂを露出させて部品内蔵基板ができる。
【００６１】
上下に配置されている第１，第２の部品実装基板１１，１２を剥離したままの図１２（ｇ）に示す状態では、第１，第２の部品実装基板１１，１２のプリプレグ１０１ａ，１０１ｂの樹脂成分１０９が表面に付着していたので、樹脂成分１０９を研磨加工で取り除いて図１２（ｈ）に示すようにパターン電極１０３ａ，１０３ｂを露出させて部品内蔵基板が完成する。
【００６２】
さらに、必要に応じて図１２（ｉ）に示すように、上面と下面のパターン電極１０３ｂ，１０３ａに部品としての抵抗１０４ｃ，１０４ｄや半導体１０５ｃ，１０５ｄの表面実装を実施する。
【００６３】
また、必要に応じて図１２（ｊ）に示すように、上面のパターン電極１０３ｃに部品としての抵抗１０４ｃや半導体１０５ｃの表面実装を実施し、下面のパターン電極１０３ａには２次実装用に半田ボール１００を実装してもよい。
【００６４】
（実施の形態４）
図１３と図１４は本発明の実施の形態４を示す。
実施の形態２または実施の形態３で作成された部品内蔵基板を用い、内蔵層を多段構成としたものである。ここでは実施の形態２で作成された部品内蔵基板を内装基板４として使用した場合を例に挙げて説明する。
【００６５】
図１３は部品内蔵基板の仕上がり形状を示す。
内装基板４の上下面に絶縁層３１，３２が一体化されている。
絶縁層３１には、内装基板４のパターン電極１０３ｃと絶縁層３１の上面に付けられたパターン電極１０３ｅとを接続する層間接続用のビア１０が形成されている。絶縁層３２には、内装基板４のパターン電極１０３ａと絶縁層３２の下面に付けられたパターン電極１０３ｆとを接続する層間接続用のビア１０が形成されている。また、絶縁層３１には、パターン電極１０３ｅに実装されている部品としての抵抗１０４ｅ，半導体１０５ｅが埋設されている。絶縁層３２には、パターン電極１０３ｆに実装されている部品としての抵抗１０４ｆ，半導体１０５ｆが埋設されている。
【００６６】
この部品内蔵基板は、図１４（ａ）〜（ｃ）の工程で製造される。
図１４（ａ）では、パターン電極１０３ｅに抵抗１０４ｅと半導体１０５ｅが実装された第３の部品実装基板２１と、パターン電極１０３ｆに抵抗１０４ｆと半導体１０５ｆが実装された第４の部品実装基板２２とを、内装基板４を中央にして、互いの実装面を内側にして積層配置するとともに、第３の部品実装基板２１と内装基板４の間に硬化前の絶縁層３１が配置され、第４の部品実装基板２２と内装基板４の間に硬化前の絶縁層３２が配置されている。
【００６７】
絶縁層３１には、ビア１０と抵抗１０４ｅと半導体１０５ｅに対応して形成されたスペース１０８が設けられている。絶縁層３２には、抵抗１０４ｆと半導体１０５ｆに対応して形成されたスペース１０８が設けられている。
【００６８】
図１４（ｂ）では、第３，第４の部品実装基板２１，２２を積層方向に加熱加圧して絶縁層３１，３２を硬化させて一体化する。
その後、第３，第４の部品実装基板２１，２２のパターン電極１０３ｅ，１０３ｆを残して第３，第４の部品実装基板２１，２２を剥離してパターン電極１０３ｅ，１０３ｆを露出させる。
【００６９】
上下に配置されている第３，第４の部品実装基板２１，２２を剥離したままの状態では、第３，第４の部品実装基板２１，２２のプリプレグの樹脂成分が表面に付着しているので、この樹脂成分を研磨加工で取り除いて図１４（ｃ）に示すようにパターン電極１０３ｅ，１０３ｆを露出させて部品内蔵基板が完成する。
【００７０】
さらに、必要に応じて図１４（ｄ）に示すように、上面と下面のパターン電極１０３ｅ，１０３ｆに部品としての抵抗１０４ｇ，１０４ｈや半導体１０５ｇ，１０５ｈの表面実装を実施する。
【００７１】
また、必要に応じて上面のパターン電極１０３ｅに部品としての抵抗１０４ｇや半導体１０５ｇの表面実装を実施し、下面のパターン電極１０３ｆには２次実装用に半田ボールを実装してもよい。
【００７２】
熱膨張係数が内装基板４と第３，第４の部品実装基板２１，２２は同じであったが、熱膨張係数が内装基板４とほぼ近い第３，第４の部品実装基板２１，２２を使用しても同様である。
【００７３】
（実施の形態５）
図１５と図１６は本発明の実施の形態５を示す。
実施の形態４で作成された部品内蔵基板は、中心の層が部品が実装された内装基板４であったが、この実施の形態５では部品内蔵基板では中心の層が部品が実装されていない多層回路基板７である点だけが異なっている。
【００７４】
図１５は部品内蔵基板の仕上がり形状を示す。
多層回路基板７には、層間接続用のビア１０とパターン電極１０３ｇ，１０３ｈが形成されている。この多層回路基板７を中央にして、多層回路基板７の上面には絶縁層３１を介してパターン電極１０３ｅが設けられている。パターン電極１０３ｅには部品としての抵抗１０４ｅ，半導体１０５ｅが実装されており、この抵抗１０４ｅ，半導体１０５ｅは絶縁層３１に埋設されている。多層回路基板７の下面には絶縁層３２を介してパターン電極１０３ｆが設けられている。パターン電極１０３ｆには部品としての抵抗１０４ｆ，半導体１０５ｆが実装されており、この抵抗１０４ｆ，半導体１０５ｆは絶縁層３２に埋設されている。
【００７５】
この部品内蔵基板は、図１６（ａ）〜（ｃ）の工程で製造される。
図１６（ａ）では、パターン電極１０３ｅに抵抗１０４ｅと半導体１０５ｅが実装された第３の部品実装基板２１と、パターン電極１０３ｆに抵抗１０４ｆと半導体１０５ｆが実装された第４の部品実装基板２２とを、多層回路基板７を中央にして、互いの実装面を内側にして積層配置するとともに、第３の部品実装基板２１と多層回路基板７の間に硬化前の絶縁層３１が配置され、第４の部品実装基板２２と多層回路基板７の間に硬化前の絶縁層３２が配置されている。
【００７６】
ここでは、多層回路基板７と第３，第４の部品実装基板２１，２２のプリプレグは互いに同じ材質で、ここでは日立化成工業株式会製ＧＥＡ−６７ＢＥ（ガラスクロス厚８０μｍ）を用い、９μｍの銅箔を温度１８０℃、圧力１０ＭＰａで一体化した。本実施の形態では、熱伝導性が良好なＧＥＡ−６７ＢＥを使用したが、安価で一般的なガラスエポキシ基板を使用しても構わない。絶縁層３１，３２は、熱硬化性のエポキシ樹脂とシリカの混合物である。
【００７７】
絶縁層３１には、多層回路基板７のパターン電極１０３ｇと第３の部品実装基板２１のパターン電極１０３ｅとの層間接続用のビア１０と、抵抗１０４ｅと半導体１０５ｅに対応して形成されたスペース１０８が設けられている。絶縁層３２には、多層回路基板７のパターン電極１０３ｈと第４の部品実装基板２２のパターン電極１０３ｆとの層間接続用のビア１０と、抵抗１０４ｆと半導体１０５ｆに対応して形成されたスペース１０８が設けられている。
【００７８】
図１６（ｂ）では、第３，第４の部品実装基板２１，２２を積層方向に加熱加圧して絶縁層３１，３２を硬化させて一体化する。
その後、第３，第４の部品実装基板２１，２２のパターン電極１０３ｅ，１０３ｆを残して第３，第４の部品実装基板２１，２２を剥離してパターン電極１０３ｅ，１０３ｆを露出させる。パターン電極１０３ｅ，１０３ｆが光沢箔で有るため簡単に剥離できる。
【００７９】
上下に配置されている第３，第４の部品実装基板２１，２２を剥離したままの状態では、第３，第４の部品実装基板２１，２２のプリプレグの樹脂成分が表面に付着しているので、この樹脂成分を研磨加工で取り除いて図１６（ｃ）に示すようにパターン電極１０３ｅ，１０３ｆを露出させて部品内蔵基板が完成する。
【００８０】
さらに、必要に応じて図１６（ｄ）に示すように、上面と下面のパターン電極１０３ｅ，１０３ｆに部品としての抵抗１０４ｇ，１０４ｈや半導体１０５ｇ，１０５ｈの表面実装を実施する。
【００８１】
また、必要に応じて上面のパターン電極１０３ｅに部品としての抵抗１０４ｇや半導体１０５ｇの表面実装を実施し、下面のパターン電極１０３ｆには２次実装用に半田ボールを実装してもよい。
【００８２】
ここで抵抗１０４ｇ，１０４ｈや半導体１０５ｇ，１０５ｈとしては、チップサイズが１００５以上の物で、０６０３以下のサイズの物には空隙の発生は無かった。チップサイズの部品実装は、一般の半田を用いて実装を行った。環境に配慮して鉛フリー半田を使用した。
【００８３】
多層回路基板７と第３，第４の部品実装基板２１，２２は熱膨張係数が同じであったが、第３，第４の部品実装基板２１，２２として多層回路基板７の熱膨張係数にほぼ近い材質のものを使用しても同様である。
【００８４】
実施の形態２〜実施の形態４では、すべての絶縁材料がコンポジットシートであるため、温度変化などによる基板反りの発生が無いため、高信頼性の部品内蔵基板を提供できる。また、実施の形態１および実施の形態５においても絶縁材料が対称系に積層されているため、基板の反りなどは抑えられる。
【００８５】
上記の各実施の形態において、内蔵部品実装用の半田と表面実装の半田とは同じ物を用いても構わないが、リフロー温度に注意が必要である。表面実装時に内蔵部品用の半田を溶かしてしまうと、半田が流れ出し、回路のショートなど不良が発生する可能性があるが内蔵用の半田の融点を高くすることで上記課題は解決される。
【００８６】
上記の各実施の形態において、部品としての半導体はベアチップを用いフリップチップ実装したが、その実装方式にはとらわれない。内蔵する半導体には部品下の空隙対策としてアンダーフィルを設ける方がよい。ワイヤボンディング方式で実装する場合は、モールドする方が良い。
【００８７】
上記の各実施の形態において、前記無機フィラーが、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮ及びＳｉＯ２から選ばれた少なくとも１つを含んでいる。
上記の各実施の形態において、内蔵される部品は抵抗または半導体であったが、チップ状のコンデンサ、インダクタなどでもよい。
【産業上の利用可能性】
【００８８】
本発明の部品内蔵基板は、電子機器の小型、高機能、高密度化の要求に容易に対応可能であり、かつ低背化が可能で有るため、携帯機器用の基板の用途にも適用できる。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施の形態１における部品内蔵基板の断面図
【図２】同実施の形態の製造工程の断面図
【図３】同実施の形態の製造工程の断面図
【図４】同実施の形態の製造工程の断面図
【図５】本発明の実施の形態２における部品内蔵基板の断面図
【図６】同実施の形態の製造工程の断面図
【図７】同実施の形態の製造工程の断面図
【図８】同実施の形態の製造工程の断面図
【図９】本発明の実施の形態３における部品内蔵基板の断面図
【図１０】同実施の形態の製造工程の断面図
【図１１】同実施の形態の製造工程の断面図
【図１２】同実施の形態の製造工程の断面図
【図１３】本発明の実施の形態４における部品内蔵基板の断面図
【図１４】同実施の形態の製造工程の断面図
【図１５】本発明の実施の形態５における部品内蔵基板の断面図
【図１６】同実施の形態の製造工程の断面図
【図１７】特許文献１の部品内蔵基板の工程の断面図
【図１８】特許文献２の部品内蔵基板の工程の断面図
【符号の説明】
【００９０】
１    部品実装基板
２ａ，２ｂ    第１，第２の支持基板
３ａ，３ｂ，３０，３１，３２    絶縁層
４    内装基板
７    多層回路基板
１０    層間接続用のビア
１１，１２    第１，第２の部品実装基板
２１，２２    第３，第４の部品実装基板
１００    半田ボール
１０１ａ，１０１ｂ，１０１ｃ    プリプレグ
１０２ａ，１０２ｂ    銅箔
１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ，１０３ｅ，１０３ｆ    パターン電極
１０３ｇ，１０３ｈ    パターン電極
１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ    抵抗（部品）
１０４ｅ，１０４ｆ，１０４ｇ，１０４ｈ    抵抗（部品）
１０５ａ，１０５ｂ，１０５ｃ，１０５ｄ    半導体（部品）
１０５ｅ，１０５ｆ，１０５ｇ，１０５ｈ    半導体（部品）
１０７ａ，１０７ｂ    コンポジットシート
１０８    スペース
１０９    樹脂成分
【図１】
2009004664.tif 000003
【図２】
2009004664.tif 000004
【図３】
2009004664.tif 000005
【図４】
2009004664.tif 000006
【図５】
2009004664.tif 000007
【図６】
2009004664.tif 000008
【図７】
2009004664.tif 000009
【図８】
2009004664.tif 000010
【図９】
2009004664.tif 000011
【図１０】
2009004664.tif 000012
【図１１】
2009004664.tif 000013
【図１２】
2009004664.tif 000014
【図１３】
2009004664.tif 000015
【図１４】
2009004664.tif 000016
【図１５】
2009004664.tif 000017
【図１６】
2009004664.tif 000018
【図１７】
2009004664.tif 000019
【図１８】
2009004664.tif 000020