(57)【要約】【課題】  多面取りで製造された液晶表示装置の、装置毎の表示特性のばらつきを低減する。【解決手段】  液晶表示パネルの一方の基板は、絶縁基板の表面上に設けられた１つの絶縁層の同じ面に第１の電極および第２の電極が配置されている液晶表示装置であって、前記第１の基板は、あらかじめ定められた領域の外側に、前記第１の電極と前記第２の電極との間隙の寸法を見積もる間隙見積手段を有し、前記間隙見積手段は、１本以上の信号入力線および３本以上の信号出力線を有し、前記３本以上の信号出力線のうちの１本の信号出力線は、前記１つの絶縁層の前記第１の電極および前記第２の電極が配置された面と同じ面に設けられ、かつ、前記第１の電極および前記第２の電極と同じ導電材料からなる導電パターンにより前記信号入力線と接続している液晶表示装置。【選択図】        図５（ｂ）
2009294598.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と第２の基板との間に液晶材料を封入した液晶表示パネルを有し、
前記第１の基板は、絶縁基板の表面のうちのあらかじめ定められた領域の上にマトリクス状に配置された複数の第１の電極と、当該領域においてそれぞれの前記第１の電極とあらかじめ定められた間隔で配置された１つまたは複数の第２の電極とを有し、
前記第１の電極および前記第２の電極は、前記絶縁基板の表面上に設けられた１つの絶縁層の同じ面に配置されており、かつ、同じ導電材料からなる液晶表示装置であって、
前記第１の基板は、前記あらかじめ定められた領域の外側に、１本以上の信号入力線および３本以上の信号出力線を有し、
前記３本以上の信号出力線のうちの１本の信号出力線は、前記１つの絶縁層の前記第１の電極および前記第２の電極が配置された面と同じ面に設けられ、かつ、前記第１の電極および前記第２の電極と同じ導電材料からなる導電パターンにより前記信号入力線と接続していることを特徴とする液晶表示装置。
【請求項２】
前記３本以上の信号出力線のうちの２本以上の信号出力線が、それぞれ、異なる前記導電パターンにより前記信号入力線と接続しており、
前記信号入力線と前記出力信号線とを接続するそれぞれの前記導電パターンは、延在方向と直交する方向の寸法が異なることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記信号入力線および前記信号出力線は、前記絶縁基板の表面と前記１つの絶縁層の前記第１の電極および前記第２の電極が形成された面との間に設けられており、
前記信号入力線と前記出力信号線とを接続する前記導電パターンは、前記１つの絶縁層または前記１つの絶縁層を含む複数の絶縁層に設けられたコンタクトホールを介して前記信号入力線および前記出力信号線に接続していることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
第１の基板と第２の基板との間に液晶材料を封入した液晶表示パネルを有し、
前記第１の基板は、絶縁基板の表面のうちのあらかじめ定められた領域の上にマトリクス状に配置された複数の第１の電極と、当該領域においてそれぞれの前記第１の電極とあらかじめ定められた間隔で配置された１つまたは複数の第２の電極とを有し、
前記第１の電極および前記第２の電極は、前記絶縁基板の表面上に設けられた１つの絶縁層の同じ面に配置されており、かつ、同じ導電材料からなる液晶表示装置であって、
前記第１の基板は、前記あらかじめ定められた領域の外側に、１本以上の信号入力線および２本以上の信号出力線を有し、かつ、すべての前記信号出力線が前記信号入力線とは接続していないことを特徴とする液晶表示装置。
【請求項５】
第１の基板と第２の基板との間に液晶材料を封入した液晶表示パネルと、当該液晶表示パネルの表示を制御する制御回路とを有し、
前記第１の基板は、絶縁基板の表面のうちのあらかじめ定められた領域の上に、当該領域を通る複数本の走査信号線および複数本の映像信号線と、マトリクス状に配置された複数の第１の電極と、当該領域においてそれぞれの前記第１の電極とあらかじめ定められた間隔で配置された１つまたは複数の第２の電極とを有し、
前記第１の電極および前記第２の電極は、前記絶縁基板の表面上に設けられた１つの絶縁層の同じ面に配置されており、かつ、同じ導電材料からなる液晶表示装置であって、
前記第１の基板は、前記あらかじめ定められた領域の外側に、１本以上の信号入力線および３本以上の信号出力線を有し、
前記制御回路は、外部から入力された階調信号と前記第１の電極に加える階調電圧との対応関係が異なる複数種類の対応データと、前記複数種類の対応データのうちの１つの対応データに基づき、前記映像信号線を介して前記複数の前記第１の電極のそれぞれに加える階調電圧を生成する階調電圧生成回路と、前記階調電圧生成回路で前記階調電圧を生成するために使用する対応データを選択する対応データ選択部とを有し、
前記３本以上の信号出力線のうちの１本の信号出力線は、前記１つの絶縁層の前記第１の電極および前記第２の電極が配置された面と同じ面に設けられ、かつ、前記第１の電極および前記第２の電極と同じ導電材料からなる導電パターンにより前記信号入力線と接続しており、
前記対応データ選択部は、前記信号入力線にあらかじめ定められた信号を入力したときの前記３本以上の信号出力線からの信号の組み合わせに応じて、前記複数種類の対応データの中から、前記階調電圧生成回路で前記階調電圧を生成するために使用する対応データを選択することを特徴とする液晶表示装置。
【請求項６】
前記階調電圧生成回路は、複数の可変抵抗が直列に接続されており、複数種類の階調電圧を同時に生成する第１の回路と、前記第１の回路で生成された複数種類の階調電圧のうちの１つの階調電圧を選択する第２の回路とを有し、
前記制御回路は、前記対応データ選択手段で選択された前記対応データに基づいて、前記第１の回路が有するそれぞれの前記可変抵抗の抵抗値を制御することを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記可変抵抗は、複数の抵抗および複数のスイッチからなり、前記複数のスイッチのオン／オフの組み合わせを変えることで、抵抗値が変わることを特徴とする請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、１つの絶縁層の同じ面に画素電極と対向電極とが配置された液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、携帯電話端末やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）など携帯型電子機器のディスプレイには、主に、液晶表示装置（液晶表示モジュールと呼ぶこともある）が用いられている。
【０００３】
液晶表示装置は、第１の基板と第２の基板の２枚の基板の間に液晶材料を封入した液晶表示パネルを有する。液晶表示パネルは、表示領域が複数の画素で構成されており、それぞれの画素は、画素電極、対向電極、および液晶材料からなる画素容量（液晶容量と呼ぶこともある）を有する。このとき、それぞれの画素は、画素電極と対向電極との電位差によって強度が変化する電界により液晶材料中の液晶分子の向きを制御し、階調（輝度）を制御する。
【０００４】
またこのとき、画素電極と対向電極との配置方法は、画素電極と対向電極を異なる基板に配置する方法と、同じ基板に配置する方法に大別される。また、画素電極と対向電極を同じ基板に配置する場合、その配置方法には、たとえば、１つの絶縁層の同じ面に画素電極および対向電極を配置する方法と、１つ以上の絶縁層を介在させて配置する方法とがある。
【０００５】
同じ基板に配置された画素電極と対向電極により液晶分子の向きを制御する方法（液晶駆動方法）は、一般に、横電界駆動方式、またはＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式と呼ばれている。横電界駆動方式の液晶表示装置は、たとえば、広視野角化が容易であり、近年、携帯型電子機器のディスプレイの他、液晶テレビなどにも広く用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
液晶表示パネルの前記第１の基板および前記第２の基板は、一般に、マザーガラスと呼ばれる大面積のガラス基板を用いた多面取りと呼ばれる方法で製造する。第１の基板を多面取りで製造する場合は、１枚のマザーガラスの複数箇所の領域のそれぞれに、第１の基板に必要な回路、たとえば、複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、複数個の画素電極、および１個または複数個の対向電極などからなる回路を形成する。
【０００７】
携帯型電子機器などに用いられる小型の液晶表示パネルの第１の基板を多面取りで製造する場合は、たとえば、１枚のマザーガラスの数十カ所乃至数百カ所の領域のそれぞれに、第１の基板に必要な回路を形成する。このとき、１枚のマザーガラスの数十カ所乃至数百カ所の領域のそれぞれに、画素電極および対向電極を形成する工程は、たとえば、マザーガラスの全面にＩＴＯ膜などの透明な導電膜を形成（成膜）し、当該導電膜をエッチングして画素電極および対向電極を形成する。またこのとき、一般的な多面取りの製造方法では、１枚のマザーガラスのそれぞれの領域に形成する第１の基板は同じ構成であり、それぞれの領域の画素電極および対向電極は、同じレイアウトデータに基づいて形成される。したがって、１枚のマザーガラスのそれぞれの領域に形成された画素電極および対向電極の寸法は、同じ寸法になるはずである。
【０００８】
しかしながら、従来の一般的な多面取りの製造方法では、１枚のマザーガラスのそれぞれの領域に、同じレイアウトデータに基づいて画素電極および対向電極を形成したときに、それぞれの領域に形成された画素電極および対向電極の寸法にばらつきが生じる。すなわち、従来の一般的な多面取りの製造方法では、たとえば、１枚のマザーガラスの中央付近にある領域に形成された画素電極と対向電極との間隙の寸法と、１枚のマザーガラスの外周付近にある領域に形成された画素電極と対向電極との間隙の寸法とに差が生じる。
【０００９】
そのため、従来の一般的な多面取りの製造方法で製造された液晶表示パネルを有する表液晶表示装置は、たとえば、装置毎の表示特性（たとえば、γ特性）にばらつきが生じるという問題があった。
【００１０】
本発明の目的は、多面取りで製造された液晶表示パネルを有する液晶表示装置の、装置毎の表示特性のばらつきを低減することが可能な技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００１３】
（１）第１の基板と第２の基板との間に液晶材料を封入した液晶表示パネルを有し、
前記第１の基板は、絶縁基板の表面のうちのあらかじめ定められた領域の上にマトリクス状に配置された複数の第１の電極と、当該領域においてそれぞれの前記第１の電極とあらかじめ定められた間隔で配置された１つまたは複数の第２の電極とを有し、前記第１の電極および前記第２の電極は、前記絶縁基板の表面上に設けられた１つの絶縁層の同じ面に配置されており、かつ、同じ導電材料からなる液晶表示装置であって、前記第１の基板は、前記あらかじめ定められた領域の外側に、１本以上の信号入力線および３本以上の信号出力線を有し、前記３本以上の信号出力線のうちの１本の信号出力線は、前記１つの絶縁層の前記第１の電極および前記第２の電極が配置された面と同じ面に設けられ、かつ、前記第１の電極および前記第２の電極と同じ導電材料からなる導電パターンにより前記信号入力線と接続している液晶表示装置。
【００１４】
（２）前記（１）の液晶表示装置において、前記３本以上の信号出力線のうちの２本以上の信号出力線が、それぞれ、異なる前記導電パターンにより前記信号入力線と接続しており、前記信号入力線と前記出力信号線とを接続するそれぞれの前記導電パターンは、延在方向と直交する方向の寸法が異なる液晶表示装置。
【００１５】
（３）前記（１）の液晶表示装置において、前記信号入力線および前記信号出力線は、前記絶縁基板の表面と前記１つの絶縁層の前記第１の電極および前記第２の電極が形成された面との間に設けられており、前記信号入力線と前記出力信号線とを接続する前記導電パターンは、前記１つの絶縁層または前記１つの絶縁層を含む複数の絶縁層に設けられたコンタクトホールを介して前記信号入力線および前記出力信号線に接続している液晶表示装置。
【００１６】
（４）第１の基板と第２の基板との間に液晶材料を封入した液晶表示パネルを有し、前記第１の基板は、絶縁基板の表面のうちのあらかじめ定められた領域の上にマトリクス状に配置された複数の第１の電極と、当該領域においてそれぞれの前記第１の電極とあらかじめ定められた間隔で配置された１つまたは複数の第２の電極とを有し、前記第１の電極および前記第２の電極は、前記絶縁基板の表面上に設けられた１つの絶縁層の同じ面に配置されており、かつ、同じ導電材料からなる液晶表示装置であって、前記第１の基板は、前記あらかじめ定められた領域の外側に、１本以上の信号入力線および２本以上の信号出力線を有し、かつ、すべての前記信号出力線が前記信号入力線とは接続していない液晶表示装置。
【００１７】
（５）第１の基板と第２の基板との間に液晶材料を封入した液晶表示パネルと、当該液晶表示パネルの表示を制御する制御回路とを有し、前記第１の基板は、絶縁基板の表面のうちのあらかじめ定められた領域の上に、当該領域を通る複数本の走査信号線および複数本の映像信号線と、マトリクス状に配置された複数の第１の電極と、当該領域においてそれぞれの前記第１の電極とあらかじめ定められた間隔で配置された１つまたは複数の第２の電極とを有し、前記第１の電極および前記第２の電極は、前記絶縁基板の表面上に設けられた１つの絶縁層の同じ面に配置されており、かつ、同じ導電材料からなる液晶表示装置であって、前記第１の基板は、前記あらかじめ定められた領域の外側に、１本以上の信号入力線および３本以上の信号出力線を有し、前記制御回路は、外部から入力された階調信号と前記第１の電極に加える階調電圧との対応関係が異なる複数種類の対応データと、前記複数種類の対応データのうちの１つの対応データに基づき、前記映像信号線を介して前記複数の前記第１の電極のそれぞれに加える階調電圧を生成する階調電圧生成回路と、前記階調電圧生成回路で前記階調電圧を生成するために使用する対応データを選択する対応データ選択部とを有し、前記３本以上の信号出力線のうちの１本の信号出力線は、前記１つの絶縁層の前記第１の電極および前記第２の電極が配置された面と同じ面に設けられ、かつ、前記第１の電極および前記第２の電極と同じ導電材料からなる導電パターンにより前記信号入力線と接続しており、前記対応データ選択部は、前記信号入力線にあらかじめ定められた信号を入力したときの前記３本以上の信号出力線からの信号の組み合わせに応じて、前記複数種類の対応データの中から、前記階調電圧生成回路で前記階調電圧を生成するために使用する対応データを選択する液晶表示装置。
【００１８】
（６）前記（５）の液晶表示装置において、前記階調電圧生成回路は、複数の可変抵抗が直列に接続されており、複数種類の階調電圧を同時に生成する第１の回路と、前記第１の回路で生成された複数種類の階調電圧のうちの１つの階調電圧を選択する第２の回路とを有し、前記制御回路は、前記対応データ選択部で選択された前記対応データに基づいて、前記第１の回路が有するそれぞれの前記可変抵抗の抵抗値を制御する液晶表示装置。
【００１９】
（７）前記（６）の液晶表示装置において、前記可変抵抗は、複数の抵抗および複数のスイッチからなり、前記複数のスイッチのオン／オフの組み合わせを変えることで、抵抗値が変わる液晶表示装置。
【発明の効果】
【００２０】
本発明の液晶表示装置によれば、前記第１の基板を多面取りで製造した場合でも、装置毎の表示特性のばらつきを容易に低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２２】
図１（ａ）乃至図１（ｅ）は、従来の液晶表示装置の概略構成の一例を説明するための模式図である。
図１（ａ）は、従来の液晶表示装置における液晶表示パネルの概略構成の一例を示す模式平面図である。図１（ｂ）は、図１（ａ）に示した液晶表示パネルにおける１つの画素の回路構成の一例を示す模式回路図である。図１（ｃ）は、図１（ａ）に示した液晶表示パネルのＴＦＴ基板における１つの画素の平面構成の一例を示す模式平面図である。図１（ｄ）は、図１（ｃ）に示したＡ−Ａ’線における断面構成の一例を示す模式断面図である。図１（ｅ）は、図１（ｃ）に示したＢ−Ｂ’線における断面構成の一例を示す模式断面図である。
【００２３】
本発明は、たとえば、携帯電話端末のディスプレイに用いられる液晶表示装置（液晶表示モジュール）の液晶表示パネルに適用される。このとき、液晶表示パネルは、たとえば、図１（ａ）に示すように、第１の基板１（以下、ＴＦＴ基板という。）と第２の基板２（以下、対向基板という。）とを有し、ＴＦＴ基板１には、ＩＣチップ３が実装されている。
【００２４】
ＴＦＴ基板１は、ガラス基板などの絶縁基板の表面に複数本の走査信号線１０１、複数本の映像信号線１０２、共通信号線１０３、駆動信号入力配線１０４などが形成されている。複数本の走査信号線１０１は、それぞれ、一端がＩＣチップ３に接続しており、かつ、表示領域ＤＡを通る部分がｘ方向に延在している。このとき、それぞれの走査信号線１０１の表示領域ＤＡを通る部分は、たとえば、ｙ方向に等間隔で並んでいる。
【００２５】
複数本の映像信号線１０２は、それぞれ、一端がＩＣチップ３に接続しており、かつ、表示領域ＤＡを通る部分がｙ方向に延在している。このとき、それぞれの映像信号線１０２の表示領域ＤＡを通る部分は、たとえば、ｘ方向に等間隔で並んでいる。
【００２６】
表示領域ＤＡは、複数の画素からなる領域であり、当該表示領域ＤＡにおいて１つの画素が占有する領域は、隣接する２本の走査信号線１０１と隣接する２本の映像信号線１０２とで囲まれる領域に相当する。このとき、１つの画素の回路は、たとえば、図１（ｂ）に示すように、ＴＦＴ素子Ｔｒ、画素電極１０５、画素容量ＣＰＸ、および保持容量ＣＳＴＧを有する。
【００２７】
ＴＦＴ素子Ｔｒは、ゲートが隣接する２本の走査信号線１０１のうちの１本に接続しており、ドレインが隣接する２本の映像信号線１０２のうちの１本に接続している。また、ＴＦＴ素子Ｔｒのソースは、隣接する２本の映像信号線１０２の間に配置される画素電極１０５に接続している。なお、本明細書では、映像信号線１０２に接続しているほうをドレイン、画素電極１０５に接続しているほうをソースと呼んでいるが、液晶表示パネルにおいては、その動作から、周期的にソースとドレインの関係が入れ替わる。
【００２８】
画素容量ＣＰＸは、画素電極１０５、共通信号線１０３に接続された対向電極（図示しない）、および液晶材料（図示しない）により形成される容量であり、液晶容量と呼ぶこともある。画素容量ＣＰＸは、映像信号線１０２からＴＦＴ素子Ｔｒを介して画素電極１０５に加えられた階調電圧と、共通信号線１０３に接続された対向電極との電位差により強度が変化する電界によって液晶材料中の液晶分子の向きを制御し、当該画素の光透過率または光反射率を制御するためのものである。
【００２９】
保持容量ＣＳＴＧは、たとえば、画素電極１０５、保持容量線（図示しない）、およびそれらの間に介在する絶縁層（図示しない）により形成される容量であり、補助容量と呼ぶこともある。保持容量ＣＳＴＧは、１フレーム期間中のあるタイミングで画素電極１０５に加えられた階調電圧を、次のフレーム期間のあるタイミングで次の階調電圧が加わるまで保持するためのものである。なお、近年の液晶表示パネルでは、保持容量ＣＳＴＧを設けない場合もある。
【００３０】
また、本発明は、ＴＦＴ基板１における１つの画素の構成が、たとえば、図１（ｃ）乃至図１（ｅ）に示すような構成である液晶表示パネル（液晶表示装置）に適用される。本発明が適用可能な液晶表示パネルの第１の基板１は、ガラス基板などの絶縁基板１００の表面に、走査信号線１０１および保持容量線１０６が形成されている。また、絶縁基板１００の表面には、走査信号線１０１および保持容量線１０６を覆う第１の絶縁層１０７も形成されている。
【００３１】
第１の絶縁層１０７の上には、ＴＦＴ素子Ｔｒの半導体層１０８、映像信号線１０２、およびソース電極１０９が形成されている。このとき、ＴＦＴ素子Ｔｒのドレイン電極は、映像信号線１０２と一体形成されている。また、第１の絶縁層１０７の上には、半導体層１０８、映像信号線１０２、およびソース電極１０９を覆う第２の絶縁層１１０も形成されている。
【００３２】
第２の絶縁層１１０の上には、画素電極１０５および共通信号線１０３が形成されている。画素電極１０５は、第１のスルーホールＴＨ１によりソース電極１０９と接続しており、かつ、ｙ方向に延在する第１の部分１０５Ｌおよび第２の部分１０５Ｒを有する。共通信号線１０３は、走査信号線１０１および映像信号線１０２で形成される格子と対応する概略格子状であり、かつ、画素電極１０５の２つの部分１０５Ｌ，１０５Ｒの間に、ｙ方向に延在する第１の部分１０３Ｃを有する。また、共通信号線１０３の第１の部分１０３Ｃは、第２のスルーホールＴＨ２により保持容量線１０６にと接続している。このとき、共通信号線１０３において対向電極として機能するのは、主として、ｙ方向に延在する部分、すなわち図１（ｃ）においてハッチングを付した部分である。以下の説明では、共通信号線１０３のうちの第１の部分１０３Ｃ、映像信号線１０２上に位置する第２の部分１０３Ｌ、および第３の部分１０３Ｒを、それぞれ、第１の対向電極、第２の対向電極、および第３の対向電極と呼ぶ。
【００３３】
またこのとき、第２の対向電極１０３Ｌと画素電極１０５の第１の部分１０５Ｌとの間隙Ｓ１、第１の対向電極１０３Ｃと画素電極１０５の第１の部分１０５Ｌとの間隙Ｓ２、第１の対向電極１０３Ｃと画素電極１０５の第２の部分１０５Ｒとの間隙Ｓ３、および第３の対向電極１０３Ｒと画素電極１０５の第２の部分１０５Ｒとの間隙Ｓ４は、同じ値（寸法）になっている。
【００３４】
また、第２の絶縁層１１０の上には、画素電極１０５および共通信号線１０３を覆う配向膜が形成されている。
【００３５】
また、図を用いた詳細な説明は省略するが、対向基板２は、たとえば、ガラス基板などの絶縁基板の表面に、格子状の遮光膜（ブラックマトリクス）、カラーフィルタ、平坦化膜、配向膜などが形成されている。
【００３６】
図２（ａ）乃至図２（ｃ）は、従来の液晶表示装置における問題点の一例を説明するための模式図である。
図２（ａ）は、多面取りによるＴＦＴ基板の製造方法の一例を示す模式平面図である。図２（ｂ）は、図２（ａ）の領域４０１および領域４０２に形成される画素電極と対向電極との間隙の関係の一例を示す模式断面図である。図２（ｃ）は、多面取りで製造した液晶表示装置のγ特性の一例を示す模式グラフ図である。
【００３７】
液晶表示パネルは、一般に、大面積のガラス基板を用いた多面取りと呼ばれる方法で製造する。多面取りの製造方法では、たとえば、１枚のマザーガラスと呼ばれる大面積のガラス基板の複数箇所の領域に、ＴＦＴ基板１として機能する回路を形成する。このとき、ＴＦＴ基板１が、たとえば、携帯型電子機器向けの小型の液晶表示パネルに用いるＴＦＴ基板１であれば、１枚のマザーガラスの数十カ所から数百カ所に、ＴＦＴ基板１として機能する回路が形成される。多面取りの製造方法において、１枚のマザーガラスのＮ箇所の領域にＴＦＴ基板１として機能する回路を形成する場合は、一般に、Ｎ面取りと呼ばれる。
【００３８】
本明細書では、多面取りの一例として、たとえば、図２（ａ）に示すように、１枚のマザーガラスの４０箇所の領域にＴＦＴ基板１として機能する回路を形成する４０面取りを例に挙げる。このとき、１枚のマザーガラスの４０箇所の領域に形成されたＴＦＴ基板１として機能する回路は、通常、１組のレイアウトデータに基づいて形成されており、平面構成および断面構成が同じ構成になっている。
【００３９】
しかしながら、従来の多面取りの製造方法では、１枚のマザーガラスの４０箇所の領域に、たとえば、同じレイアウトデータに基づいて画素電極１０５および共通信号線１０３を形成したときに、それぞれの領域に形成される画素電極１０５と共通信号線１０３（対向電極）との間隙の寸法に差が生じることがある。すなわち、図２（ａ）に示したマザーガラス４の中央付近の領域４０１に形成される画素電極１０５と共通信号線１０３との間隙と、角部の領域４０２に形成される画素電極１０５と共通信号線１０３との間隙とを比較すると、たとえば、図２（ｂ）に示したような関係になっていることがある。なお、図２（ｂ）には、第２の絶縁層１１０、画素電極１０５の第１の部分１０５Ｌ、および第１の対向電極１０３Ｃのみを示している。
【００４０】
１枚のマザーガラス４を用いた４０面取りでＴＦＴ基板１を製造する場合、たとえば、画素電極１０５および共通信号線１０３を形成するための導電膜を形成（成膜）したときの膜厚のばらつきや、当該導電膜をエッチングするためのマスクを形成するときに行う感光性材料膜の露光で生じる露光むらなどによって、形成される画素電極１０５および共通信号線１０３の線幅にばらつきが生じる。図２（ｂ）に示した例では、領域４０１に形成された画素電極１０５の第１の部分１０５Ｌおよび第１の対向電極１０３Ｃの寸法Ｗ１と、領域４０２に形成された画素電極１０５の第１の部分１０５Ｌおよび第１の対向電極１０３Ｃの寸法Ｗ２との関係が、Ｗ１＞Ｗ２の関係になっている。このとき、領域４０１に形成された画素電極１０５の第１の部分１０５Ｌと第１の対向電極１０３Ｃとの間隔と、領域４０２に形成された画素電極１０５の第１の部分１０５Ｌと第１の対向電極１０３Ｃとの間隔は、ほぼ等しい。そのため、領域４０１に形成された画素電極１０５の第１の部分１０５Ｌと第１の対向電極１０３Ｃとの間隙Ｓ２と、領域４０２に形成された画素電極１０５の第１の部分１０５Ｌと第１の対向電極１０３Ｃとの間隙Ｓ２’との関係は、Ｓ２’＞Ｓ２になる。
【００４１】
このように、画素電極１０５の第１の部分１０５Ｌと第１の対向電極１０３Ｃとの間隙に差が生じると、たとえば、それぞれの領域４０１，４０２の画素電極１０５と共通信号線１０３との電位差を同じにしたときに、それぞれの領域４０１，４０２で生じる電界の強度に差が生じる。すなわち、領域４０１に形成された画素電極１０５の第１の部分１０５Ｌと第１の対向電極１０３Ｃとの間で生じる電界の強度Ｅ１と、領域４０２に形成された画素電極１０５の第１の部分１０５Ｌと第１の対向電極１０３Ｃとの間で生じる電界の強度Ｅ２との関係は、Ｅ１＞Ｅ２となる。
【００４２】
なお、上記の説明では、１枚のマザーガラス４の２つの領域４０１，４０２のみを挙げているが、これに限らず、たとえば、領域４０１と領域４０３との間、領域４０１と領域４０６との間、領域４０６と領域４０２との間などでも同様のばらつきが生じる。
【００４３】
このように、１つのマザーガラス４を用いて製造した複数枚のＴＦＴ基板１における画素電極１０５と共通信号線１０３（対向電極）との間隙にばらつきがあると、たとえば、図２（ｃ）に示すように、それぞれのＴＦＴ基板１を用いた複数枚の液晶表示パネルにおけるγ特性に違いが生じる。なお、図２（ｃ）のグラフ図において、横軸は入力階調Ｋであり、縦軸は表示輝度ＢＲの百分率である。また、図２（ｃ）のグラフ図では、入力階調Ｋが２５６通り（すなわち２５６階調）である場合を例に挙げている。また、図２（ｃ）のグラフ図において、実線の分布Ｗａは、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅とほぼ同じ場合のγ特性を示している。また、点線の分布Ｗｂは、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも狭くなっている場合のγ特性を示している。また、破線の分布Ｗｃは、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも太くなっている場合のγ特性を示している。
【００４４】
第２の絶縁層１１０の上に形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも狭くなっている場合、画素電極１０５と共通信号線１０３との間隙は、レイアウトデータにおける間隙よりも広くなっている。そのため、ある入力階調Ｋｉに対応する階調電圧を画素電極１０５に書き込んだときに、画素電極１０５と共通信号線１０３と間で生じる電界は、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅とほぼ同じ場合に比べて弱くなる。したがって、第２の絶縁層１１０の上に形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも狭くなっている液晶表示パネルのγ特性は、図２（ｃ）に示した点線の分布Ｗｂのようになる。
【００４５】
一方、第２の絶縁層１１０の上に形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも太くなっている場合、画素電極１０５と共通信号線１０３との間隙は、レイアウトデータにおける間隙よりも狭くなっている。そのため、ある入力階調Ｋｉに対応する階調電圧を画素電極１０５に書き込んだときに、画素電極１０５と共通信号線１０３と間で生じる電界は、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅とほぼ同じ場合に比べて強くなる。したがって、第２の絶縁層１１０の上に形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも狭くなっている液晶表示パネルのγ特性は、図２（ｃ）に示した破線の分布Ｗｃのようになる。
【００４６】
このように、多面取りで製造された従来の液晶表示パネルを有する液晶表示装置では、装置毎の表示特性（たとえば、γ特性）にばらつきが生じる。
【実施例】
【００４７】
図３（ａ）および図３（ｂ）は、本発明による実施例の液晶表示装置における表示方法の原理および作用効果を説明するための模式図である。
図３（ａ）は、実施例の液晶表示装置における表示方法の原理を示す模式グラフ図である。図３（ｂ）は、実施例の液晶表示装置のγ特性の一例を示す模式グラフ図である。
【００４８】
本実施例の液晶表示装置は、多面取りでマザーガラス４のそれぞれの領域に形成されたＴＦＴ基板１の画素電極１０５と共通信号線１０３との間隙に、上記のようなばらつきが生じた場合に、そのばらつきに応じて、入力階調Ｋと画素電極１０５に加える階調電圧との対応関係を変えることで、表示装置毎のγ特性のばらつきを低減する。
【００４９】
一般的な液晶表示装置では、画素電極１０５に加える階調電圧Ｖ、入力階調Ｋ、輝度ＢＲの関係は、たとえば、図３（ａ）に示した実線の分布Ｗａのようなある特定の関係に定められている。なお、図３（ａ）のグラフ図において、横軸は画素電極１０５に加える階調電圧Ｖ（ｖｏｌｔ）であり、共通信号線１０３よりも高い電位の電圧を加える場合を例に挙げている。また、図３（ａ）のグラフ図において、左側の縦軸は輝度ＢＲの相対値であり、右側の縦軸は入力階調Ｋである。また、図３（ａ）では、入力階調Ｋが２５６階調の場合を例に挙げている。
【００５０】
従来の液晶表示装置では、たとえば、ＩＣチップ３において、入力階調Ｋから階調電圧Ｖを生成するときに、図３（ａ）に示した実線の分布Ｗａの関係に基づいて生成する。このとき、実線の分布Ｗａは、形成された画素電極１０５と共通信号線１０３との間隙が、レイアウトデータにおける間隙とほぼ同じ寸法である場合を想定した分布である。そのため、ＴＦＴ基板１を多面取りで形成し、形成された画素電極１０５と共通信号線１０３との間隙と、レイアウトデータにおける間隙との間に差が生じると、図２（ｃ）に示したように、γ特性にばらつきが生じる。
【００５１】
そのため、本実施例の液晶表示装置では、たとえば、形成された画素電極１０５と共通信号線１０３の線幅が、レイアウトデータにおける線幅よりも狭くなった場合、すなわち、形成された画素電極１０５と共通信号線１０３との間隙が、レイアウトデータにおける線幅よりも広くなった場合、入力階調Ｋと階調電圧Ｖとの関係を、たとえば、図３（ａ）に示した点線の分布Ｗｂの関係に変更する。このようにすると、ある入力階調Ｋｉに対する階調電圧Ｖが、実線の分布Ｗａの関係の場合における階調電圧Ｖｉよりも大きくなる。そのため、画素電極１０５と共通信号線１０３との間で生じる電界が強くなる。したがって、形成された画素電極１０５と共通信号線１０３の線幅が、レイアウトデータにおける線幅よりも狭くなっている液晶表示パネルのγ特性を、たとえば、図３（ｂ）に示した点線の分布Ｗｂ’のようにでき、実線の分布Ｗａに近づけることができる。
【００５２】
また、本実施例の液晶表示装置では、たとえば、形成された画素電極１０５と共通信号線１０３の線幅が、レイアウトデータにおける線幅よりも広くなった場合、すなわち、形成された画素電極１０５と共通信号線１０３との間隙が、レイアウトデータにおける線幅よりも狭くなった場合、入力階調Ｋと階調電圧Ｖとの関係を、たとえば、図３（ａ）に示した破線の分布Ｗｃの関係に変更する。このようにすると、ある入力階調Ｋｉに対する階調電圧Ｖが、実線の分布Ｗａの関係の場合における階調電圧Ｖｉよりも小さくなる。そのため、画素電極１０５と共通信号線１０３との間で生じる電界が弱くなる。したがって、形成された画素電極１０５と共通信号線１０３の線幅が、レイアウトデータにおける線幅よりも狭くなっている液晶表示パネルのγ特性を、たとえば、図３（ｂ）に示した破線の分布Ｗｃ’のようにでき、実線の分布Ｗａに近づけることができる。
【００５３】
図４（ａ）および図４（ｂ）は、液晶表示装置における階調電圧の生成方法の一例を説明するための模式図である。
図４（ａ）は、入力階調から階調電圧を生成する階調電圧生成回路の概略構成の一例を示す模式図である。図４（ａ）は、図４（ａ）に示した１つの可変抵抗の概略構成の一例を示す模式図である。
【００５４】
液晶表示装置において、外部から入力された入力階調Ｋに基づいて、画素電極１０５に加える階調電圧を生成する階調電圧生成回路は、たとえば、図４（ａ）に示したような構成になっている。すなわち、２５５個の可変抵抗Ｒ０，Ｒ１，Ｒ２，・・・，Ｒ２５２，Ｒ２５３，Ｒ２５４が直列に接続されており、０階調に対応する階調電圧Ｖ０から２５５階調に対応する階調電圧Ｖ２５５までの２５６種類の階調電圧を生成する第１の回路５０１と、入力階調Ｋに基づいて、第１の回路５０１で生成された２５６種類の階調電圧Ｖ０，Ｖ１，・・・，Ｖ２５５のうちの１つの階調電圧ＶＫを選択する第２の回路５０２を有する。このとき、第１の回路５０１における１つの可変抵抗Ｒ２５４は、たとえば、図４（ｂ）に示すように、３つの抵抗Ｒ２５４ａ，Ｒ２５４ｂ，Ｒ２５４ｃおよび３つのスイッチＳＷ１，ＳＷ２，ＳＷ３からなり、３つのスイッチＳＷ１，ＳＷ２，ＳＷ３のｏｎ／ｏｆｆの組み合わせを変えることで、当該可変抵抗Ｒ２５４の抵抗値を変え、階調電圧Ｖ２５４の大きさを変えられるようになっている。またこのとき、他の可変抵抗Ｒ０，Ｒ１，Ｒ２，・・・，Ｒ２５２，Ｒ２５３も同様の構成になっている。そのため、形成された画素電極１０５と共通信号線１０３の線幅とレイアウトデータにおける線幅との関係に基づいて、図３（ａ）に示した入力階調Ｋと階調電圧Ｖの対応関係を示す分布Ｗａ，Ｗｂ，Ｗｃのいずれかを選択し、選択した分布Ｗａ，Ｗｂ，Ｗｃに対応するようにそれぞれの可変抵抗Ｒ０，Ｒ１，Ｒ２，・・・，Ｒ２５２，Ｒ２５３，Ｒ２５４の抵抗値を変えれば、それぞれの液晶表示パネルを有する液晶表示装置のγ特性のばらつきを低減することができる。
【００５５】
図５（ａ）乃至図５（ｅ）は、本実施例の液晶表示装置における入力階調と階調電圧との関係の選択方法の一例を説明するための模式図である。
図５（ａ）は、本実施例のＴＦＴ基板の概略構成の一例を示す模式平面図である。図５（ｂ）は、ＴＦＴ基板に形成する画素電極と共通信号線との間隙の寸法を見積もる手段（間隙見積手段）のレイアウトデータの一例を示す模式平面図である。図５（ｃ）は、ＴＦＴ基板に形成される画素電極と共通信号線との間隙の寸法を見積もる手段（間隙見積手段）の第１のパターンを示す模式平面図である。図５（ｄ）は、ＴＦＴ基板に形成される画素電極と共通信号線との間隙の寸法を見積もる手段（間隙見積手段）の第２のパターンを示す模式平面図である。図５（ｅ）は、ＴＦＴ基板に形成される画素電極と共通信号線との間隙の寸法を見積もる手段（間隙見積手段）の第３のパターンを示す模式平面図である。
【００５６】
本実施例の液晶表示装置において、入力階調Ｋと階調電圧Ｖの対応関係を選択する方法としては、たとえば、第２の絶縁層１１０の上に形成された画素電極１０５および共通信号線１０３の寸法を計測し、その計測結果に基づいて選択する方法が考えられるが、この方法は効率が悪い。そのため、本実施例の液晶表示装置では、入力階調Ｋと階調電圧Ｖとの対応関係を効率よく選択するために、たとえば、図５（ａ）に示すように、ＴＦＴ基板１の表示領域ＤＡの近傍に、画素電極１０５と共通信号線１０３との間隙の寸法を見積もる手段（間隙見積手段６）を設ける。
【００５７】
このとき、ＴＦＴ基板１の製造に使用するレイアウトデータには、たとえば、図５（ｂ）に示すような手段（間隙見積手段６）のパターンを追加する。なお、図５（ｂ）において、検出信号入力線１１１、第１の検出信号出力線１１２ａ、第２の検出信号出力線１１２ｂ、および第３の検出信号出力線１１２ｃは、たとえば、映像信号線１０２およびソース電極１０９のレイアウトデータに追加する。また、検出信号入力線１１１と第１の検出信号出力線１１２ａとを接続する第１の導電パターン１１３、検出信号入力線１１１と第２の検出信号出力線１１２ｂとを接続する第２の導電パターン１１４、検出信号入力線１１１と第３の検出信号出力線１１２ｃとを接続する第３の導電パターン１１５は、画素電極１０５および共通信号線１０３のレイアウトデータに追加する。また、検出信号入力線１１１と導電パターン１１３，１１４，１１５とを接続するコンタクトホールＴＨ３，ＴＨ４，ＴＨ５、第１の検出信号出力線１１２ａと第１の導電パターン１１３とを接続するコンタクトホールＴＨ６、第２の検出信号出力線１１２ｂと第２の導電パターン１１４とを接続するコンタクトホールＴＨ７、および第３の検出信号出力線１１２ｃと第３の導電パターン１１５とを接続するコンタクトホールＴＨ８は、第２の絶縁層１１０に形成するスルーホールＴＨ１，ＴＨ２のレイアウトデータに追加する。
【００５８】
また、３つの導電パターン１１３，１１４，１１５のレイアウトデータは、それぞれ、検出信号入力線１１１と接続される第１のパッド部分１１３ａ，１１４ａ，１１５ａと、検出信号入力線１１２ａ，１１２ｂ，１１２ｃと接続される第２のパッド部分１１３ｂ，１１４ｂ，１１５ｂとを連結する連結部１１３ｃ，１１４ｃ，１１５ｃの寸法Ｌ１，Ｌ２，Ｌ３を異なる寸法にする。このとき、一番細い連結部１１３ｃの寸法Ｌ１は、たとえば、形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅とほぼ同じ線幅であれば、図５（ｃ）に示したように、消失し、検出信号入力線１１１と第１の検出信号出力線１１２ａが断線するような寸法にする。またこのとき、一番細い連結部１１３ｃの寸法Ｌ１は、たとえば、形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも広くなると、図５（ｄ）に示したように、検出信号入力線１１１と第１の検出信号出力線１１２ａが接続されるような寸法にする。
【００５９】
また、二番目に細い連結部１１４ｃの寸法Ｌ２は、たとえば、形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅とほぼ同じ線幅であれば、図５（ｃ）に示したように、検出信号入力線１１１と第２の検出信号出力線１１２ｂとが接続され、形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも狭くなると、図５（ｅ）に示したように、消失し、検出信号入力線１１１と第２の検出信号出力線１１２ｂとが断線するような寸法にする。
【００６０】
また、一番太い連結部１１５ｃの寸法Ｌ３は、たとえば、形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも狭くなっても、図５（ｅ）に示したように、検出信号入力線１１１と第３の検出信号出力線１１２ｃとが接続されているような寸法にする。
【００６１】
このようにすると、形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅とほぼ同じ線幅であれば、図５（ｃ）に示したように、３本の検出信号出力線１１２ａ，１１２ｂ，１１２ｃのうちの２本の検出信号出力線１１２ｂ，１１２ｃのみが、導電パターン１１４，１１５を介して検出信号入力線１１１に接続される。そのため、検出信号入力線１１１に加えた信号は、３本の検出信号出力線１１２ａ，１１２ｂ，１１２ｃのうちの２本の検出信号出力線１１２ｂ，１１２ｃのみに出力される。その結果、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅とほぼ同じ、すなわち画素電極１０５と共通信号線１０３との間隙がレイアウトデータにおける間隙とほぼ同じであることがわかる。
【００６２】
また、形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも広くなっていると、図５（ｄ）に示したように、３本の検出信号出力線１１２ａ，１１２ｂ，１１２ｃのすべてが、導電パターン１１３，１１４，１１５を介して検出信号入力線１１１に接続される。そのため、検出信号入力線１１１に加えた信号は、３本の検出信号出力線１１２ａ，１１２ｂ，１１２ｃのすべてに出力される。その結果、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも広い、すなわち画素電極１０５と共通信号線１０３との間隙がレイアウトデータにおける間隙よりも狭いことがわかる。
【００６３】
また、形成された画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも狭くなっていると、図５（ｄ）に示したように、３本の検出信号出力線１１２ａ，１１２ｂ，１１２ｃのうちの１本の検出信号出力線１１２ｃのみが、導電パターン１１５を介して検出信号入力線１１１に接続される。そのため、検出信号入力線１１１に加えた信号は、３本の検出信号出力線１１２ａ，１１２ｂ，１１２ｃのうちの１本の検出信号出力線１１２ｃのみに出力される。その結果、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅よりも狭い、すなわち画素電極１０５と共通信号線１０３との間隙がレイアウトデータにおける間隙よりも広いことがわかる。
【００６４】
したがって、たとえば、ＩＣチップ３において、検出信号入力線１１１に検出信号を入力し、３本の検出信号出力線１１２ａ，１１２ｂ，１１２ｃの信号パターンの組み合わせによって、入力階調Ｋと階調電圧Ｖとの対応関係を選択できるようにすれば、容易にγ特性の補正をすることができる。
【００６５】
図６は、本実施例の液晶表示装置における制御回路の概略構成の一例を示す模式ブロック図である。
【００６６】
本実施例の液晶表示装置は、たとえば、タイミングコントローラまたはＴＦＴコントローラと呼ばれる第１の制御回路と、ＩＣチップ３に形成された第２の制御回路とを有する。第１の制御回路は、たとえば、外部から入力された映像信号（入力階調信号）および電力、当該第１の制御回路で生成したクロック信号などを第２の制御回路に伝送する。
【００６７】
このとき、本実施例の液晶表示装置における第２の制御回路（ＩＣチップ３）は、たとえば、図６に示すように、第１の駆動回路３０１、第２の駆動回路３０２、共通電圧信号生成回路３０３、線幅判定回路３０４、および３種類の入力階調−階調電圧対応データ３０５ａ，３０５ｂ，３０５ｃを有する。
【００６８】
第１の駆動回路３０１は、一般にデータドライバと呼ばれている駆動回路であり、たとえば、第１の制御回路から伝送された入力階調信号を所定の順序に並べ替える信号処理回路３０１ａ、階調電圧生成回路３０１ｂ、バッファ回路３０１ｃを有する。階調電圧生成回路３０１ｂは、図４（ａ）および図４（ｂ）に示したような第１の回路５０１および第２の回路５０２を有する構成になっており、映像信号線１０２を介してそれぞれの画素電極１０５に加える階調電圧Ｖを生成する回路である。バッファ回路３０１ｃは、階調電圧生成回路３０１ｂで生成した階調電圧Ｖが、たとえば、１フレーム分または１ライン分たまるまで保持する回路であり、第１の制御回路からのクロック信号に基づき、所定のタイミングで階調電圧Ｖを映像信号線１０２に加える。
【００６９】
第２の駆動回路３０２は、一般にゲートドライバまたは走査ドライバと呼ばれている駆動回路であり、第１の制御回路からのクロック信号に基づき、第１の駆動回路３０１から映像信号線１０２に加えられた階調電圧Ｖを書き込む画素（画素電極１０５）を選択する走査信号を走査信号線１０１に加える。
【００７０】
共通電圧信号生成回路３０３は、第１の制御回路からの電力により共通信号線１０３（対向電極）に加える共通電位の電圧信号を生成し、共通信号線１０３に加える。
【００７１】
線幅判定回路３０４は、ＴＦＴ基板１に形成された検出信号入力線１１１に検出信号を入力したときに、当該ＴＦＴ基板１に形成された３本の検出信号出力線１１２ａ，１１２ｂ，１１２ｃで検出される信号パターンの組み合わせによって、画素電極１０５および共通信号線１０３の線幅がレイアウトデータにおける線幅と同じか、または細いか、あるいは太いかを判定する。このとき、線幅判定回路３０４における判定結果は、たとえば、階調電圧生成回路３０１ｂに伝送される。
【００７２】
３種類の入力階調−階調電圧対応データ３０５ａ，３０５ｂ，３０５ｃは、それぞれ、入力階調と階調電圧との対応関係が、たとえば、図３（ａ）に示した実線の分布Ｗａの関係である対応データ、点線の分布Ｗｂの関係であるデータ、破線の分布Ｗｃの関係である対応データになっている。そして、階調電圧生成回路３０１ｂは、線幅判定回路３０４における判定結果に基づいて、３種類の対応データ３０５ａ，３０５ｂ，３０５ｃのうちの１つを選択し、当該選択した対応データに基づいて第１の回路５０１の各可変抵抗Ｒ０，Ｒ１，・・・，Ｒ２５３，Ｒ２５４の抵抗値を設定する。
【００７３】
このようにすれば、従来の液晶表示パネルの製造方法と同じ手順で、多面取りで製造した複数枚の液晶表示パネルのγ特性のばらつきを低減することができる。
【００７４】
以上説明したように、本実施例の液晶表示装置によれば、多面取りで製造された複数枚の液晶表示パネルについて、それぞれの液晶表示パネルにおける画素電極１０５と共通信号線１０３（対向電極）との間隙の寸法に応じて入力階調Ｋと階調電圧Ｖとの対応関係を容易に変更することができる。そのため、液晶表示装置毎の表示特性（γ特性）のばらつきを容易に低減することができる。
【００７５】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００７６】
たとえば、前記実施例では、画素電極１０５と共通信号線１０３との間隙の寸法を見積もる手段（間隙見積手段６）に、１本の検出信号入力線１１１のみを設けているが、これに限らず、それぞれの検出信号出力線１１２ａ，１１２ｂ，１１２ｃに対応する３本の検出信号入力線を設けてもよいことはもちろんである。
【００７７】
また、前記実施例では、画素電極１０５と共通信号線１０３との間隙の寸法を見積もる手段（間隙見積手段６）に３つの導電パターン１１３，１１４，１１５を設け、たとえば、図５（ｅ）に示したように、レイアウトデータにおける線幅よりも狭い場合でも１つの導電パターン１１５の連結部１１５ｃが残るようにしている。しかしながら、当該導電パターン１１５が無くても、すなわち第１の導電パターン１１３および第２の導電パターン１１４のみだけを形成するようにしても、線幅（間隙）の見積は可能である。
【００７８】
また、前記実施例では、入力階調Ｋと階調電圧Ｖとの対応関係を示すデータとして、画素電極１０５と共通信号線１０３（対向電極）との間隙が、レイアウトデータにおける寸法とほぼ同じ場合、狭い場合、広い場合の３通りのデータを用意する場合を例に挙げた。しかしながら、本発明は、これに限らず、たとえば、画素電極１０５と共通信号線１０３（対向電極）との間隙が、レイアウトデータにおける寸法よりも狭い場合のデータを２通り以上、広い場合のデータを２通り以上用意してもよいことはもちろんである。その場合、ＴＦＴ基板１の画素電極１０５と共通信号線１０３との間隙の寸法を見積もる手段（間隙見積手段６）は、たとえば、検出信号出力線および導電パターンの数を増やし、前記実施例で説明したような考えに基づいてそれぞれの導電パターンの連結部の寸法を変えればよいことはもちろんである。
【００７９】
またさらに、図６に示した構成は、本発明の液晶表示装置における制御回路の一構成例である。すなわち、本発明の液晶表示装置において、第１の制御回路および第２の制御回路（ＩＣチップ３）の構成は、これに限らず、前記実施例で説明したような方法で入力階調Ｋと階調電圧Ｖとの対応関係を変更できれば、どのような構成であってもよいことはもちろんである。
【図面の簡単な説明】
【００８０】
【図１（ａ）】従来の液晶表示装置における液晶表示パネルの概略構成の一例を示す模式平面図である。
【図１（ｂ）】図１（ａ）に示した液晶表示パネルにおける１つの画素の回路構成の一例を示す模式回路図である。
【図１（ｃ）】図１（ａ）に示した液晶表示パネルのＴＦＴ基板における１つの画素の平面構成の一例を示す模式平面図である。
【図１（ｄ）】図１（ｃ）に示したＡ−Ａ’線における断面構成の一例を示す模式断面図である。
【図１（ｅ）】図１（ｃ）に示したＢ−Ｂ’線における断面構成の一例を示す模式断面図である。
【図２（ａ）】多面取りによるＴＦＴ基板の製造方法の一例を示す模式平面図である。
【図２（ｂ）】図２（ａ）の領域４０１および領域４０２に形成される画素電極と対向電極との間隙の関係の一例を示す模式断面図である。
【図２（ｃ）】多面取りで製造した液晶表示装置のγ特性の一例を示す模式グラフ図である。
【図３（ａ）】実施例の液晶表示装置における表示方法の原理を示す模式グラフ図である。
【図３（ｂ）】実施例の液晶表示装置のγ特性の一例を示す模式グラフ図である。
【図４（ａ）】入力階調から階調電圧を生成する階調電圧生成回路の概略構成の一例を示す模式図である。
【図４（ｂ）】図４（ａ）に示した１つの可変抵抗の概略構成の一例を示す模式図である。
【図５（ａ）】本実施例のＴＦＴ基板の概略構成の一例を示す模式平面図である。
【図５（ｂ）】ＴＦＴ基板に形成する画素電極と共通信号線との間隙の寸法を見積もる手段（間隙見積手段）のレイアウトデータの一例を示す模式平面図である。
【図５（ｃ）】ＴＦＴ基板に形成される画素電極と共通信号線との間隙の寸法を見積もる手段（間隙見積手段）の第１のパターンを示す模式平面図である。
【図５（ｄ）】ＴＦＴ基板に形成される画素電極と共通信号線との間隙の寸法を見積もる手段（間隙見積手段）の第２のパターンを示す模式平面図である。
【図５（ｅ）】ＴＦＴ基板に形成される画素電極と共通信号線との間隙の寸法を見積もる手段（間隙見積手段）の第３のパターンを示す模式平面図である。
【図６】本実施例の液晶表示装置における制御回路の概略構成の一例を示す模式ブロック図である。
【符号の説明】
【００８１】
１…ＴＦＴ基板（第１の基板）
１００…絶縁基板
１０１…走査信号線
１０２…映像信号線
１０３…共通信号線
１０４…駆動信号入力線
１０５…画素電極
１０６…保持容量線
１０７…第１の絶縁層
１０８…半導体層
１０９…ソース電極
１１０…第２の絶縁層
１１１…検出信号入力線
１１２ａ…第１の検出信号出力線
１１２ｂ…第２の検出信号出力線
１１２ｃ…第３の検出信号出力線
１１３…第１の導電パターン
１１４…第２の導電パターン
１１５…第３の導電パターン
２…対向基板（第２の基板）
３…ＩＣチップ
３０１…第１の駆動回路
３０１ａ…信号処理回路
３０１ｂ…階調電圧生成回路
３０１ｃ…バッファ回路
３０２…第２の駆動回路
３０３…共通電圧信号生成回路
３０４…線幅判定回路
３０５ａ，３０５ｂ，３０５ｃ…対応データ
４…マザーガラス
５０１…第１の回路
５０２…第２の回路
６…間隙見積手段
【図１（ａ）】
2009294598.tif 000003
【図１（ｂ）】
2009294598.tif 000004
【図１（ｃ）】
2009294598.tif 000005
【図１（ｄ）】
2009294598.tif 000006
【図１（ｅ）】
2009294598.tif 000007
【図２（ａ）】
2009294598.tif 000008
【図２（ｂ）】
2009294598.tif 000009
【図２（ｃ）】
2009294598.tif 000010
【図３（ａ）】
2009294598.tif 000011
【図３（ｂ）】
2009294598.tif 000012
【図４（ａ）】
2009294598.tif 000013
【図４（ｂ）】
2009294598.tif 000014
【図５（ａ）】
2009294598.tif 000015
【図５（ｂ）】
2009294598.tif 000016
【図５（ｃ）】
2009294598.tif 000017
【図５（ｄ）】
2009294598.tif 000018
【図５（ｅ）】
2009294598.tif 000019
【図６】
2009294598.tif 000020