(57)【要約】      （修正有）【課題】より安価に、レーザ光の発光出力レベルの制御の校正を高精度に行うことができるようにする。【解決手段】電子スイッチは、制御電圧VRDCを選択し、加算器１６５は、その制御電圧VRDCに対して、ノイズ発生回路１６４より供給されたノイズ成分を加算（付加）し、ADC３４は、そのノイズ成分が付加された制御電圧VRDCをデジタル値に変換し、ＣＰＵ３１内部のVRDC抽出処理部は、抽出された所定個数の制御電圧VRDCの電圧値（デジタル値）の平均値を算出し、その平均値を４倍して１０ビットに変換する。本発明は、例えば、光ディスクドライブ装置に適用することができる。【選択図】図１０
2009087511.tif 000002
【特許請求の範囲】
【請求項１】
供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、
前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、
前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部と、
前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部と
を有する発光制御システムに対して、前記制御電圧の校正を行う情報処理装置であって、
前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として抽出する抽出手段と、
前記抽出手段を制御し、予め定められた所定回数前記制御電圧を抽出させる抽出制御手段と、
前記抽出制御手段により制御されて前記抽出手段が抽出した複数のデジタル値の平均値を算出し、前記制御電圧の電圧値とする平均値算出手段と、
前記平均値算出手段により算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する校正手段と
を備える情報処理装置。
【請求項２】
前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧に所定のノイズ成分を付加する付加手段をさらに備え、
前記抽出手段は、前記付加手段により前記ノイズ成分が付加された前記制御電圧を、A/D変換し、デジタル値として抽出する
請求項１に記載の情報処理装置。
【請求項３】
前記光出力レベル制御部は、互いに異なる目標値に対応する制御電圧を出力する複数のチャンネルを有し、
前記発光制御部は、前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を電流に変換し、それらを統合した電流を前記発光部に供給することにより前記発光部の発光出力を制御し、
前記抽出手段は、前記光出力レベル制御部の各チャンネルの制御電圧をそれぞれ抽出する
請求項１に記載の情報処理装置。
【請求項４】
前記発光部は、光ディスクドライブ装置において、前記光ディスクドライブ装置の所定の位置に装着された光ディスクに対してレーザ光を照射するレーザダイオードであり、
前記光出力レベル制御部は、前記光ディスクに記録されている情報を読み出す際の前記レーザ光の光出力レベルであるリード光出力レベル、前記光ディスクを冷却する際の前記レーザ光の光出力レベルであるクール光出力レベル、前記光ディスクに記録されている情報を消去する際の前記レーザ光の光出力レベルであるイレース光出力レベル、並びに、前記光ディスクに情報を書き込む際の前記レーザ光の光出力レベルであるピーク光出力レベルを、互いに異なるチャンネルで制御し、
前記抽出手段は、各出力レベルの制御電圧をそれぞれ抽出する
請求項３に記載の情報処理装置。
【請求項５】
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理を開始する前において、
前記抽出手段は、前記抽出制御手段に制御されて、複数回前記制御電圧の抽出を行い、
前記平均値算出手段は、前記抽出手段により抽出された複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し、
前記校正手段は、前記平均値算出手段により算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する
請求項４に記載の情報処理装置。
【請求項６】
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理の間において、
前記抽出手段は、前記抽出制御手段に制御されて、複数回前記制御電圧の抽出を行い、
前記平均値算出手段は、前記抽出手段により抽出された複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し、
前記校正手段は、前記平均値算出手段により算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する
請求項４に記載の情報処理装置。
【請求項７】
供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、
前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、
前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部と、
前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部と
を有する発光制御システムに対して、前記制御電圧の校正を行う情報処理装置の情報処理方法であって、
前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として、予め定められた所定回数繰り返し抽出し、
抽出した複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し、
算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する
ステップを含む情報処理方法。
【請求項８】
供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、
前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、
前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部と、
前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部と
を有する発光制御システムに対して、前記制御電圧の校正を行うコンピュータに実行させるプログラムにおいて、
前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として、予め定められた所定回数繰り返し抽出し、
抽出した複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し、
算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する
ステップを含む情報処理をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置および方法、並びに、プログラムに関し、特に、レーザ光の発光出力レベルの制御のより高精度な校正を、安価に実現することができるようにした情報処理装置および方法、並びに、プログラムに関する。
【背景技術】
【０００２】
記録可能な光ディスクのドライブ装置等においては、光ディスクに対してレーザ光を照射することにより情報の書き込みや読み出しが行われるが、その際のレーザ光の発光パワー（光出力レベル）が適切な値となるように、APC（Auto Power Control）回路により発光パワー（光出力レベル）の制御が行われる。
【０００３】
レーザ光の、光ディスクに記録されている情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）、光ディスク表面を冷却するときの発光パワーであるクールパワー（クール光出力レベル）、光ディスクに記録されている情報を消去するときの発光パワーであるイレースパワー（イレース光出力レベル）、並びに、光ディスクに情報を書き込むときの発光パワーであるピークパワー（ピーク光出力レベル）の適切な値は互いに異なる。APC回路は、各状態の発光パワーを、互いに異なるチャンネルにおいて適切な値を取るように制御する。
【０００４】
このようなAPC回路は、レーザダイオードが出力するレーザ光を検出（光電変換）してフィードバックさせた電圧レベルに基づいて、レーザダイオードに供給する電流値の指示値を制御することにより、発光パワーの制御を行う。
【０００５】
近年においては、光ディスクの高密度化、および、書き込み処理や読み出し処理の高速化が進んでおり、それとともに、発光パワーの許容範囲（マージン）の縮小化が進んでいる。そのため、APC回路による発光パワーの制御の精度の向上が求められている。
【０００６】
従来においては、書き込み時においても、クールパワー、イレースパワー、およびピークパワーの全てのチャンネルにおいて発光パワーの制御が行われていたが、この方法は高倍速に対する対応が難しく近年では採用されるケースがあまり見られなくなってきている。近年においては、書き込み時には、一部のチャンネルにおいて発光パワーを制御することにより、チャンネル間の関係に基づいて、他のチャンネルも制御する方法が主流となっている。しかしながら、この方法の場合、発光パワー制御の精度が低減する恐れがある。
【０００７】
そこで、発光パワーの制御の精度を向上させるために、レーザ光の検出を複数回行い、その平均値を用いて発光パワーの制御を行う方法がある（例えば、特許文献１および特許文献２参照）。
【０００８】
さらに、検出されたレーザ光の振幅に基づいて、動作のクオリティを示すパラメータを生成し、そのパラメータに基づいて発光パワーの制御を行う方法がある（例えば、特許文献３参照）。
【０００９】
また、例えば、イレースパワーの制御について校正を行い、その校正結果とチャンネル間の関係に基づいて、他のチャンネルの制御も校正し、精度を向上させる方法がある。
【００１０】
例えば、イレースチャンネル、ピークチャンネルの出射パワーとLD電流指示値の校正を行うために１０ビットのA/D（Analog / Digital）コンバータとD/A（Digital / Analog）コンバータが実装されている。このようなA/Dコンバータや、D/Aコンバータにおいて、各種マージンを見込むと各チャンネルに必要な電流レンジに対してフルスケールを合わせることができないため、実際に有効に利用されるのは９ビット程度の領域となる。さらに設定するパワーはこの１／４程度までは考慮する必要があり、その領域では７ビット（１２８段階）の分解能となる。
【００１１】
現在、光ディスクドライブ装置内部の回路の集約は進んできており、その中のひとつの形態として、光学ピックアップ（OP（Optical Pickup））上にコンベンショナルLDD（Laser Diode Driver）（電流用スイッチと最終段のドライバのみ）を載せ、APCのアナログ回路とD/Aコンバータは集約されたアナログのチップ内に配置し、APC用のA/Dコンバータはサーボ用のA/Dコンバータと統合（１つに集約）され、デジタルのチップ内に配置される構成が検討されている。この統合されたA/Dコンバータは、高速な１つのA/Dコンバータの入力をマルチプレクサーで多チャンネルを高速にスキャンするものである。
【００１２】
【特許文献１】特開平０３−２９５０３６号公報
【特許文献２】特開平０７−１８１６０５号公報
【特許文献３】特表２００６−５２７４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、この場合、実際には、チップの製造コストの制限から、８ビット以上のA/Dコンバータの採用は困難である。上述した試算を適用すると、低パワー領域での分解能は５ビット（３２段階）に制限されることになる。この場合、１ビットの量子化誤差が、A/D変換される値に対して３％程度となり、校正処理に利用するには精度が低すぎる恐れがあった。
【００１４】
上述したように、特に近年においては、光ディスクの高密度化、および、書き込み処理や読み出し処理の高速化により、APC回路による発光パワーの制御の精度の向上が求められており、ピークパワーの設定精度や、Pe/Pp比（イレースパワーとピークパワーの比）の設定精度は±５％（温特での変化も含む）に抑えることが必須であり、設計的には±３％に抑えることが要求されている。このようなAPC回路に、上述したような低分解能のA/Dコンバータを単純に用いても、以上のような設計要求を満たすことができない恐れがあった。また、設計要求を満たすために、APC回路に専用の高分解能のA/Dコンバータを採用すると、APC回路の製造コストが増大する恐れがあった。
【００１５】
本発明は、このような状況に鑑みて提案されたものであり、より安価に、レーザ光の発光出力レベルの制御の校正を高精度に行うことができるようにするものである。
【課題を解決するための手段】
【００１６】
本発明の一側面は、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部と、前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部とを有する発光制御システムに対して、前記制御電圧の校正を行う情報処理装置であって、前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として抽出する抽出手段と、前記抽出手段を制御し、予め定められた所定回数前記制御電圧を抽出させる抽出制御手段と、前記抽出制御手段により制御されて前記抽出手段が抽出した複数のデジタル値の平均値を算出し、前記制御電圧の電圧値とする平均値算出手段と、前記平均値算出手段により算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する校正手段とを備える情報処理装置である。
【００１７】
前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧に所定のノイズ成分を付加する付加手段をさらに備え、前記抽出手段は、前記付加手段により前記ノイズ成分が付加された前記制御電圧を、A/D変換し、デジタル値として抽出することができる。
【００１８】
前記光出力レベル制御部は、互いに異なる目標値に対応する制御電圧を出力する複数のチャンネルを有し、前記発光制御部は、前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を電流に変換し、それらを統合した電流を前記発光部に供給することにより前記発光部の発光出力を制御し、前記抽出手段は、前記光出力レベル制御部の各チャンネルの制御電圧をそれぞれ抽出することができる。
【００１９】
前記発光部は、光ディスクドライブ装置において、前記光ディスクドライブ装置の所定の位置に装着された光ディスクに対してレーザ光を照射するレーザダイオードであり、前記光出力レベル制御部は、前記光ディスクに記録されている情報を読み出す際の前記レーザ光の光出力レベルであるリード光出力レベル、前記光ディスクを冷却する際の前記レーザ光の光出力レベルであるクール光出力レベル、前記光ディスクに記録されている情報を消去する際の前記レーザ光の光出力レベルであるイレース光出力レベル、並びに、前記光ディスクに情報を書き込む際の前記レーザ光の光出力レベルであるピーク光出力レベルを、互いに異なるチャンネルで制御し、前記抽出手段は、各出力レベルの制御電圧をそれぞれ抽出することができる。
【００２０】
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理を開始する前において、前記抽出手段は、前記抽出制御手段に制御されて、複数回前記制御電圧の抽出を行い、前記平均値算出手段は、前記抽出手段により抽出された複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し、前記校正手段は、前記平均値算出手段により算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正することができる。
【００２１】
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理の間において、前記抽出手段は、前記抽出制御手段に制御されて、複数回前記制御電圧の抽出を行い、前記平均値算出手段は、前記抽出手段により抽出された複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し、前記校正手段は、前記平均値算出手段により算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正することができる。
【００２２】
本発明の一側面は、また、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部と、前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部とを有する発光制御システムに対して、前記制御電圧の校正を行う情報処理装置の情報処理方法であって、前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として、予め定められた所定回数繰り返し抽出し、抽出した複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し、算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正するステップを含む情報処理方法である。
【００２３】
本発明の一側面は、さらに、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部と、前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部とを有する発光制御システムに対して、前記制御電圧の校正を行うコンピュータに実行させるプログラムにおいて、前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として、予め定められた所定回数繰り返し抽出し、抽出した複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し、算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正するステップを含む処理を実行するプログラムである。
【００２４】
本発明の一側面においては、検出部による検出結果である、レーザ光の光出力レベルを表わす電圧値と、目標値に基づいて電圧値が調整された制御電圧が、A/D変換され、デジタル値として、予め定められた所定回数抽出され、抽出された複数のデジタル値の平均値が、制御電圧の電圧値として算出され、算出された制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧が校正される。
【発明の効果】
【００２５】
本発明によれば、レーザ光の発光出力レベルの制御を校正することができる。特に、レーザ光の発光出力レベルの制御のより高精度な校正を行うシステムの製造コストを低減させることができる。
【発明を実施するための最良の形態】
【００２６】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２７】
本発明の一側面は、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部（例えば、図２のLD１１１）と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部（例えば、図２のFPD１１２）と、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部（例えば、図２のAPC１１３）と、前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部（例えば、図２のLDD１１４）とを有する発光制御システムに対して、前記制御電圧の校正を行う情報処理装置（例えば、図２のシステムコントローラ１１）であって、前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として抽出する抽出手段（例えば、図１のADC３４）と、前記抽出手段を制御し、予め定められた所定回数前記制御電圧を抽出させる抽出制御手段（例えば、図１１のステップＳ３４の処理を実行する図１のCPU３１）と、前記抽出制御手段により制御されて前記抽出手段が抽出した複数のデジタル値の平均値を算出し、前記制御電圧の電圧値とする平均値算出手段（例えば、図１１のステップＳ３５の処理を実行する図１のCPU３１）と、前記平均値算出手段により算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する校正手段（例えば、図９のステップＳ２５の処理を実行する図１のCPU３１）とを備える情報処理装置である。
【００２８】
本発明の一側面は、また、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部（例えば、図２のLD１１１）と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部（例えば、図２のFPD１１２）と、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部（例えば、図２のAPC１１３）と、前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部（例えば、図２のLDD１１４）とを有する発光制御システムに対して、前記制御電圧の校正を行う情報処理装置（例えば、図２のシステムコントローラ１１）の情報処理方法であって、前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として、予め定められた所定回数繰り返し抽出し（例えば、図１１のステップＳ３３）、抽出した複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し（例えば、図１１のステップＳ３５）、算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する（例えば、図９のステップＳ２５）ステップを含む情報処理方法である。
【００２９】
本発明の一側面は、さらに、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部（例えば、図２のLD１１１）と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部（例えば、図２のFPD１１２）と、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように、前記発光部に供給する電流の電流値を制御する制御電圧を調節する光出力レベル制御部（例えば、図２のAPC１１３）と、前記光出力レベル制御部より出力される前記制御電圧を電流に変換して前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部（例えば、図２のLDD１１４）とを有する発光制御システムに対して、前記制御電圧の校正を行うコンピュータ（例えば、図２のシステムコントローラ１１）に実行させるプログラムにおいて、前記検出部による検出結果である、前記レーザ光の光出力レベルを表わす電圧値と、前記目標値に基づいて電圧値が調整された前記制御電圧を、A/D変換し、デジタル値として、予め定められた所定回数繰り返し抽出し（例えば、図１１のステップＳ３３）、抽出した複数のデジタル値の平均値を、前記制御電圧の電圧値として算出し（例えば、図１１のステップＳ３５）、算出された前記制御電圧の電圧値とそのときの目標値との関係に基づいて、所望の目標値に対応する制御電圧を校正する（例えば、図９のステップＳ２５）ステップを含む処理を実行するプログラムである。
【００３０】
以下、本発明の実施の形態について説明する。
【００３１】
図１は、本発明を適用した光ディスクドライブの主な構成例を示すブロック図である。
【００３２】
図１に示される光ディスクドライブ１０は、所定の位置に装着された光ディスク２１に対して、情報の読み出しや書き込みを行う装置である。光ディスクドライブ１０は、システムコントローラ１１、スピンドルモータ駆動回路１２、スピンドルモータ１３、サーボ制御部１４、データプロセッサ１５、および光学ヘッド部１６を有している。
【００３３】
システムコントローラ１１は、光ディスクドライブ１０内の各部の動作を制御する制御部である。システムコントローラ１１のCPU（Central Processing Unit）３１は、ROM（Read Only Memory）３２に記憶されているプログラム、またはRAM（Random Access Memory）３３にロードされたプログラムに従って各種の処理を実行する。RAM３３にはまた、CPU３１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【００３４】
システムコントローラ１１は、さらに、光学ヘッド部１６におけるレーザ発光パワーの制御の校正やサーボ制御に利用されるA/Dコンバータ（ADC）３４と、ADC３４より出力されるデジタル値を処理するDSP（Digital Signal Processor）３５を有している。
【００３５】
スピンドルモータ駆動回路１２は、システムコントローラ１１に制御されて、光ディスク２１を回転させるためのスピンドルモータ１３の回転駆動を制御する。サーボ制御部１４は、システムコントローラ１１に制御されて、光ピックアップ（光学ヘッド部１６）の位置制御を行う。データプロセッサ１５は、システムコントローラ１１に制御されて、光ディスク２１より読み出された情報や光ディスク２１に書き込む情報を処理対象とする情報処理を行う。光学ヘッド部１６は、システムコントローラ１１に制御されて、光ディスク２１に対してレーザ光を照射し、情報を読み出したり書き込んだりする。
【００３６】
例えば、光学ヘッド部１６は、データプロセッサ１５より取得した、デジタルデータを電気信号から光信号（レーザ光）に変換し、そのレーザ光の光出力レベルを、光ディスク表面を冷却するときの発光パワーであるクールパワー（クール光出力レベル）、光ディスクに記録されている情報を消去するときの発光パワーであるイレースパワー（イレース光出力レベル）、並びに、光ディスクに情報を書き込むときの発光パワーであるピークパワー（ピーク光出力レベル）のいずれかに切り替えながら光ディスク２１に照射することにより、そのデジタルデータを光ディスク２１に書き込む。また、光学ヘッド部１６は、光ディスク２１にレーザ光を、光ディスクに記録されている情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）で照射することにより、光ディスク２１に記録されているデジタルデータを光信号として抽出し、それを電気信号に変換してデータプロセッサ１５に供給する。
【００３７】
このような光ディスクドライブ１０において、レーザ発光パワーの制御は、後述するように、光学ヘッド部１６において行われる。そのレーザ発光パワーの制御の校正は、システムコントローラ１１によって実行される。
【００３８】
図２は、図１の光学ヘッド部１６の詳細な構成例を説明する図である。なお、図２においては、光学ヘッド部１６の構成とともに、説明のために、システムコントローラ１１およびデータプロセッサ１５も併せて記載している。
【００３９】
図２において、光学ヘッド部１６は、LD（Laser Diode）１１１、FPD（front photo detector）１１２、APC（Auto Power Control）１１３、LDD（Laser Diode Driver）１１４、およびライトストラテジ１２３を有している。
【００４０】
LD１１１は、図１の光ディスク２１に、情報の読み出しや書き込みのためのレーザ光を照射するレーザダイオードである。LD１１１は、LDD１１４より供給される電流の電流値に応じたパワー（光出力レベル）のレーザ光を発光出力する。
【００４１】
FPD１１２は、LD１１１近傍に設けられ、LD１１１より出力されるレーザ光を検出する光検出器である。FPD１１２は、検出したレーザ光を光電変換し、そのレーザ光のパワー（光出力レベル）を電圧で示す電気信号をAPC１１３に供給する。
【００４２】
APC１１３は、FPD１１２より供給された電気信号に基づいて、LD１１１が発光出力するレーザ光のパワー（光出力レベル）の制御を行う。APC１１３は、LDD１１４に対して、LD１１１に供給する電流の電流値を指示する指示値（制御電圧）を供給することにより、LD１１１が発光出力するレーザ光のパワーを制御する。つまり、APC１１３は、FPD１１２より供給された電気信号の電圧から、LD１１１が発光出力するレーザ光のパワーを把握し、そのパワーに応じて、出力する指示値を補正する。例えば、APC１１３は、レーザ光のパワー（FPD１１２より供給される電気信号の電圧）が所望のパワー（目標値）より小さい場合、レーザ光のパワーを上げるように、出力する指示値を高くし、レーザ光のパワーが所望のパワーより大きい場合、レーザ光のパワーを下げるように、出力する指示値を低くする。
【００４３】
なお、APC１１３は、レーザ光のパワーを制御するチャンネルを複数有している。LD１１１は、レーザ光を常に一定のパワーで出力するのではなく、読み出しや書き込み等、状況に応じたパワーでレーザ光を発光する。APC１１３は、システムコントローラ１１やライトストラテジ１２３の制御に基づいて、各チャンネルにおいて互いに異なる１つのパワーレベルでのパワー制御を行うことにより、それらの複数のパワーレベルでの制御を実現する。
【００４４】
図２の例においては、APC１１３は、光ディスクより情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）を制御する指示値を出力するチャンネル、クールパワーを制御する指示値を出力するチャンネル、イレースパワーを制御する指示値を出力するチャンネル、並びに、ピークパワーを制御する指示値を出力するチャンネルを有している。
【００４５】
LDD１１４は、APC１１３の各チャンネルより供給される指示値を、その指示値に対応する電流値の電流に変換し、それらのうち、ライトストラテジ１２３により選択された電流を互いに加算してLD１１１に供給する。
【００４６】
ライトストラテジ１２３は、システムコントローラ１１の制御や、データプロセッサ１５より供給される書き込み用のデータに基づいて、APC１１３およびLDD１１４を制御し、LD１１１より所望のパワーでレーザ光が発光出力されるようにする。例えば、ライトストラテジ１２３は、読み出し処理と書き込み処理を切り替える制御信号WGATEをAPC１１３およびLDD１１４に対して供給する。また、例えば、ライトストラテジ１２３は、LD１１１にピークパワーでレーザ光を発光出力させるように各部を制御する制御信号PEAKおよびLD１１１にイレースパワーでレーザ光を発光出力させるように各部を制御する制御信号ERASEをLDD１１４に対して供給する。さらに、ライトストラテジ１２３は、FPD１１２より供給される電気信号の電圧レベルをサンプル／ホールドするように指示する制御信号SGATEをAPC１１３に供給する。
【００４７】
次に、APC１１３の詳細について説明する。
【００４８】
APC１１３のサンプル／ホールド部（S/H）１３１は、ライトストラテジ１２３より供給される制御信号SGATEに従って、FPD１１２より供給される電気信号をサンプル（標本化）したのち、その値を一定にホールド（保持）する。ホールドした値はアンプ１３２において所定の増幅率で増幅され、比較器１３４および比較器１５２に供給される。
【００４９】
A1DAC１３３は、１０ビットのD/A（Digital / Analog）コンバータであり、設定された入力（デジタルデータ）に応じた電圧を比較器１３４に供給する。A1DAC１３３の入力は、システムコントローラ１１により、リードパワーを制御するリードチャンネルの制御電圧VRDC（すなわち、リードパワーの指示値）の目標値（目標値に相当するデジタル値）が設定される。比較器１３４は、入力されたアンプ１３２の出力およびA1DAC１３３の出力を比較し、その比較結果（差分値）を制御電圧調整部１３５に供給する。
【００５０】
制御電圧調整部１３５は、D/AコンバータであるB1DAC１４２の出力と、比較器１３４の出力のうちいずれか一方を選択し、その選択した入力に基づいて、リードチャンネルの制御電圧VRDC（すなわち、リードパワーの指示値）を調整する。入力の選択はライトストラテジ１２３により制御される。例えば、制御電圧調整部１３５は、比較器１３４の出力を入力として選択すると、その差分値を出力（制御電圧VRDC）に反映させる。例えば、差分値が正の場合（すなわち、レーザ光のパワーが目標値より大きい場合）、制御電圧調整部１３５は、制御電圧VRDC（リードパワーの指示値）を小さくする。逆に、差分値が負の場合（すなわち、レーザ光のパワーが目標値より小さい場合）、制御電圧調整部１３５は、制御電圧VRDC（リードパワーの指示値）を大きくする。また、制御電圧調整部１３５は、入力としてB1DAC１４２の出力を選択する場合、そのB1DAC１４２の出力をそのまま制御電圧VRDC（リードパワーの指示値）として出力する。
【００５１】
B1DAC１４２は、分解能１０ビットのD/Aコンバータであり、後述するイレースパワーを制御するイレースチャンネルやピークパワーを制御するピークチャンネルの校正の際に、リードチャンネルやイレースチャンネルを通常の書き込み処理時と同様に動作させるために、制御電圧VRDCの初期値（基準値）となる定電圧を提供する。B1DAC１４２は、システムコントローラ１１によってレジスタにセットされたデジタルデータに相当する電圧値のアナログ信号を出力する。
【００５２】
制御電圧調整部１３５により値を調整された制御電圧VRDCは、リードチャンネルの出力としてLDD１１４に供給される。また、制御電圧VRDCは、クールパワーを制御するクールチャンネルの減算器１３８および電子スイッチ（SW）１３９にも供給される。
【００５３】
B2DAC１３７は、システムコントローラ１１によってレジスタにセットされた、リードパワーとクールパワーの差分値として設定された値（デジタルデータ）に相当する電圧値のアナログ信号を減算器１３８に出力する。B2DAC１３７は、後述する通常の書き込み処理時に制御電圧VRDCからクールチャンネルの制御電圧WDC5を生成するための定電圧を提供する。また、B2DAC１３７は、後述するイレースチャンネルやピークチャンネルの校正処理時にも、クールチャンネルを通常の書き込み処理時と同様に動作させるために定電圧を提供する。さらに、B2DAC１３７は、通常の読み出し処理時においても、書き込み処理のための準備としてクールチャンネルを通常の書き込み処理時と同様に動作させるために、定電圧を提供する。
【００５４】
減算器１３８は、制御電圧調整部１３５の出力（制御電圧VRDC）から、B2DAC１３７の出力を減算し、その値を電子スイッチ（SW）１３９に供給する。電子スイッチ（SW）１３９は、制御電圧VRDC若しくは減算器１３８の出力のいずれか一方を選択し、クールチャンネルから制御電圧WDC5として、LDD１１４に出力する。
【００５５】
A2DAC１５１は、１０ビットのD/Aコンバータであり、設定された入力（デジタルデータ）に応じた電圧を比較器１５２に供給する。A2DAC１５１の入力は、システムコントローラ１１により、ピークチャンネルの制御電圧WDC2（すなわち、ピークパワーの指示値）、および、イレースチャンネルの制御電圧WDC3（すなわち、イレースパワーの指示値）を設定するための制御電圧VWDCの目標値（目標値に相当するデジタル値）が設定される。比較器１５２は、入力されたアンプ１３２の出力およびA2DAC１５１の出力を比較し、その比較結果（差分値）を制御電圧調整部１５３に供給する。
【００５６】
制御電圧調整部１５３は、D/AコンバータであるB3DAC１６２の出力と、比較器１５２の出力のうちいずれか一方を選択し、その選択した入力に基づいて、制御電圧VWDCを調整する。入力の選択はライトストラテジ１２３により制御される。例えば、制御電圧調整部１５３は、比較器１５２の出力を入力として選択すると、その差分値を出力（制御電圧VWDC）に反映させる。例えば、差分値が正の場合（すなわち、レーザ光のパワーが目標値より大きい場合）、制御電圧調整部１５３は、制御電圧VWDCを小さくすることによりピークパワーおよびイレースパワーを小さくする。逆に、差分値が負の場合（すなわち、レーザ光のパワーが目標値より小さい場合）、制御電圧調整部１５３は、制御電圧VWDCを大きくすることによりピークパワーおよびイレースパワーを大きくする。また、制御電圧調整部１５３は、入力としてB3DAC１６２の出力を選択する場合、そのB3DAC１６２の出力をそのまま制御電圧VWDCとして出力する。
【００５７】
B3DAC１６２は、分解能１０ビットのD/Aコンバータであり、後述する通常の書き込み処理時において、イレースチャンネルおよびピークチャンネルのための制御電圧VWDCの初期値（基準値）となる定電圧を提供する。さらに、B3DAC１６２は、通常の読み出し処理時においても、書き込み処理のための準備としてイレースチャンネルおよびピークチャンネルを通常の書き込み処理時と同様に動作させるために、定電圧を提供する。B3DAC１６２は、システムコントローラ１１によってレジスタにセットされたデジタルデータに相当する電圧値のアナログ信号を出力する。
【００５８】
制御電圧調整部１５３により値を調整された制御電圧VWDCは、さらに、入力電圧に所定の係数（RATIO）を乗算するRATIO用D/AコンバータであるC1DAC１５５およびC2DAC１５６に供給される。C1DAC１５５およびC2DAC１５６は、８ビットのD/Aコンバータであり、それぞれ、フルスケールに対する入力されたデジタル値の比に応じて制御電圧VWDCを減衰させる。
【００５９】
C1DAC１５５は、イレースパワーを制御するチャンネルのD/Aコンバータであり、C1DAC１５５により値を調整された制御電圧WDC3は、イレースパワーを制御するチャンネルの出力としてLDD１１４に供給される。また、C2DAC１５６は、ピークパワーを制御するチャンネルのD/Aコンバータであり、C2DAC１５６により値を調整された制御電圧WDC2は、ピークパワーを制御するチャンネルの出力としてLDD１１４に供給される。
【００６０】
また、制御電圧調整部１３５の出力である制御電圧VRDCと、制御電圧調整部１５３の出力である制御電圧VWDCは、電子スイッチ（SW）１６３に供給される。電子スイッチ（SW）１６３は、システムコントローラ１１に制御され、制御電圧VRDCまたは制御電圧VWDCの出力のいずれか一方を選択するか、若しくは、それらのいずれも選択しない。いずれか一方を選択した場合、電子スイッチ（SW）１６３は、その選択した制御電圧を加算器１６５に供給する。両方とも選択しない場合、電子スイッチ（SW）１６３は、加算器１６５への出力を停止する。
【００６１】
また、加算器１６５には、ノイズ発生回路１６４において発生されたノイズが適宜供給される。加算器１６５は、電子スイッチ（SW）１６３より供給される制御電圧VRDCまたは制御電圧VWDCに、ノイズ発生回路１６４より供給されるノイズ成分を付加し、そのノイズ成分を付加した制御電圧をシステムコントローラ３４のADC３４に供給する。
【００６２】
次に、LDD１１４の詳細について説明する。
【００６３】
LDD１１４において、APC１１３より供給される制御電圧VRDCは、アンプ（Ar）１７１において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７２に供給される。またAPC１１３より供給される制御電圧WDC5はアンプ（Ac）１７３において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７４に供給される。さらに、APC１１３より供給される制御電圧WDC2は、アンプ（Ap）１７５において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７６に供給される。また、APC１１３より供給される制御電圧WDC3は、アンプ（Ae）１７７において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７８に供給される。
【００６４】
電子スイッチ（SW）１７２には、その切り替え制御信号として、ライトストラテジ１２３よりNOT回路（論理否定回路）を介して制御信号WGATEが供給される。電子スイッチ（SW）１７２は、制御信号WGATEがオフのとき、アンプ（Ar）１７１の出力を加算器１９１に供給する。また、電子スイッチ（SW）１７４には、その切り替え制御信号として、ライトストラテジ１２３より制御信号WGATEが供給される。電子スイッチ（SW）１７４は、制御信号WGATEがオンのとき、アンプ（Ac）１７３の出力を加算器１９１に供給する。つまり、光ディスク２１からの情報の読み出し（リード）が選択されている時は、電子スイッチ（SW）１７２がオン状態となり、電子スイッチ（SW）１７４がオフ状態となり、アンプ（Ar）１７１の出力（リードパワー）が加算器１９１に供給される。逆に、光ディスク２１への情報の書き込み（ライト）が選択されている時は、電子スイッチ（SW）１７４がオン状態となり、電子スイッチ（SW）１７２がオフ状態となり、アンプ（Ac）１７３の出力（クールパワー）が加算器１９１に供給される。
【００６５】
電子スイッチ（SW）１７６には、その切り替え制御信号として、ライトストラテジ１２３より制御信号PEAKが供給される。電子スイッチ（SW）１７６は、制御信号PEAKがオンのとき、アンプ（Ap）１７５の出力を加算器１９１に供給する。電子スイッチ（SW）１７８には、その切り替え制御信号として、ライトストラテジ１２３より制御信号ERASEが供給される。電子スイッチ（SW）１７８は、制御信号ERASEがオンのとき、アンプ（Ae）１７７の出力を加算器１９１に供給する。
【００６６】
加算器１９１は、電子スイッチ（SW）１７２、電子スイッチ（SW）１７４、電子スイッチ（SW）１７６、および電子スイッチ（SW）１７８より供給される電流を互いに加算して統合し、その加算結果をLD１１１に供給する。LD１１１は、その供給された電流の電流値に応じたパワーでレーザ光を出力する。
【００６７】
システムコントローラ１１は、以上のようなAPCシステムにおける、APC１１３がより正確にパワー制御を行うことができるように、APC１１３が制御の基準とする初期値やゲイン等の校正処理を行う。
【００６８】
図３は、そのシステムコントローラ１１のCPU３１が有する校正処理に関する機能を示す機能ブロック図である。
【００６９】
図３に示されるように、CPU３１は、光ディスク２１が光ディスクドライブ１０の所定の位置にセットされてから、LD１１１により光ディスク２１に対して情報の読み出しや書き込みが行われる前に行う校正処理である初期キャリブレーション処理を実行する初期キャリブレーション処理部２２１と、読み出し処理や書き込み処理の合間に行う校正処理である動作時キャリブレーション処理を実行する動作時キャリブレーション処理部２２２を有する。
【００７０】
初期キャリブレーション処理は、光ディスクドライブ１０の回路の長期的な経時変化や外部環境の変化等や、動作時に発生するゲイン誤差やオフセット等の吸収を主な目的とする校正処理であり、動作時キャリブレーション処理は、LD１１１の温度出力特性（温度上昇による出力の変化）や短期的な経時変化の吸収を主な目的とする校正処理である。
【００７１】
なお、動作時キャリブレーション処理は、読み出し処理や書き込み処理の即時性（リアルタイム性）を確保するために（読み出し処理や書き込み処理を妨げないようにするために）、光ディスク２１からフォーカスを外さずに、所謂トレース状態のまま行われる。トレース状態のまま校正処理を行うことにより、校正処理前に、トレースを中断してフォーカスを光ディスク２１から外す動作や、校正処理後に、またフォーカスを光ディスク２１に合わせる動作等が不要になるので、高速に校正処理を行うことができるので、読み出し処理や書き込み処理のリアルタイム性を確保することができる。
【００７２】
初期キャリブレーション処理部２２１は、初期キャリブレーション処理の各工程を実行する、VRDC抽出処理部２３１、クールチャンネル２点校正処理部２３２、フルスケール評価処理部２３３、イレースチャンネル２点校正フェーズ１処理部２３４、ピークチャンネル２点校正フェーズ１処理部２３５、イレースチャンネル２点校正フェーズ２処理部２３６、ピークチャンネル２点校正フェーズ２処理部２３７、およびRATIO設定処理部２３８を有する。
【００７３】
VRDC抽出処理部２３１は、リードパワー出力時（読み出し動作時）における制御電圧VRDCを抽出する。この抽出した値は、他の工程に利用される。クールチャンネル２点校正処理部２３２は、クールパワーを制御するチャンネルであるクールチャンネルの制御電圧WDC5に関する校正処理を行う処理部である。より具体的には、クールチャンネル２点校正処理部２３２は、互いに異なる２つの目標値に対応する制御電圧WDC5を求め、その２点の関係に基づいて、書き込み処理時の目標値に対応するB2DAC１３７の指示値を校正する。
【００７４】
フルスケール評価処理部２３３は、RATIO用DACであるC1DAC１５５やC2DAC１５６のフルスケールをできるだけ有効利用するように、B3DAC１６２の値を決定する。この値は、ピークチャンネルやイレースチャンネルの校正処理に利用される。
【００７５】
イレースチャンネル２点校正フェーズ１処理部２３４およびイレースチャンネル２点校正フェーズ２処理部２３６は、イレースパワーを制御するチャンネルであるイレースチャンネルの制御電圧WDC3に関する校正処理を行う処理部である。また、ピークチャンネル２点校正フェーズ１処理部２３５およびピークチャンネル２点校正フェーズ２処理部２３７は、ピークパワーを制御するチャンネルであるピークチャンネルの制御電圧WDC2に関する校正処理を行う処理部である。より具体的には、イレースチャンネル２点校正フェーズ１処理部２３４およびピークチャンネル２点校正フェーズ１処理部２３５は、フルスケール評価処理部２３３が求めたB3DAC１６２の値を用いて、互いに異なる２つの目標値に対するC1DAC１５５やC2DAC１５６の指示値を求める（２点校正フェーズ１処理）。イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７は、上述した２つの目標値のそれぞれについて、イレースチャンネル２点校正フェーズ１処理部２３４およびピークチャンネル２点校正フェーズ１処理部２３５が求めたC1DAC１５５やC2DAC１５６の指示値を用いて、C1DAC１５５やC2DAC１５６の指示値を再度求める（２点校正フェーズ２処理）。
【００７６】
RATIO設定処理部２３８は、イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７により求められた、２つの目標値と、それらに対応するC1DAC１５５やC2DAC１５６の指示値との関係から、書き込み処理時のC1DAC１５５やC2DAC１５６の指示値を求め、設定する（校正する）。
【００７７】
動作時キャリブレーション処理部２２２は、動作時キャリブレーション処理の各工程を実行する、VRDC抽出処理部２４１、PL校正処理部２４２、待機処理部２４３、PH校正処理部２４４、RATIO補正処理部２４５、およびRATIO設定処理部２４６を有する。
【００７８】
動作時キャリブレーション処理は、基本的に、初期キャリブレーション処理の、イレースチャンネルおよびピークチャンネルに対する、２点校正フェーズ２処理に相当する処理を行う。クールパワーは、ピークパワーやイレースパワーに比べて精度が低くても構わないのでクールパワーに対する校正処理は省略される。また、ピークパワーやイレースパワーに対する校正処理のフェーズ１の処理は、前回の校正処理の結果を利用することにより省略される。
【００７９】
VRDC抽出処理部２４１は、VRDC抽出処理部２３１と同様に、読み出し処理時におけるリードチャンネルの制御電圧VRDC（リードパワーの指示値）を抽出する。PL校正処理部２４２は、上述した２つの目標値のうち、小さい方の目標値であるPLについて、C1DAC１５５やC2DAC１５６の指示値を求める。PH校正処理部２４４は、上述した２つの目標値のうち、大きい方の目標値であるPHについて、C1DAC１５５やC2DAC１５６の指示値を求める。
【００８０】
PH校正処理部２４４は、PL校正処理部２４２と同一のRUB（Recording Unit Block）に対して処理を行うため、待機処理部２４３は、PH校正処理部２４４による処理において、PL校正処理部２４２の処理結果の影響（履歴効果）が出ないように、PL校正処理部２４２による処理が終了した後、光ディスクが１回転する間、PH校正処理部２４４による処理の開始を待機させる。
【００８１】
RATIO補正処理部２４５は、PL校正処理部２４２およびPH校正処理部２４４の処理結果に基づいてCIDAC１５５およびC2DAC１５６の指示値（ERATIOおよびPRATIO）を補正し、RATIO設定処理部２４６は、PLおよびPHに対応するCIDAC１５５およびC2DAC１５６の指示値の関係から、書き込み処理時のCIDAC１５５およびC2DAC１５６の指示値（ERATIOおよびPRATIO）を求めて設定する。
【００８２】
次に、上述した光ディスクドライブ１０の各部の動作について説明する。最初に、通常時の読み出しや書き込みを行うときの動作について説明する。
【００８３】
光ディスク２１に対して情報の読み出しや書き込みを行う場合、図２のLD１１１は、レーザ光を発光出力する。上述したように、LD１１１は、LDD１１４より供給される電流の電流値に応じたパワーでレーザ光を出力する。換言すれば、LDD１１４は、LD１１１に供給する電流の電流値によってLD１１１の発光出力のパワーを制御する。
【００８４】
LD１１１の出力パワーは、情報の読み出し、情報の消去、情報の書き込み、または光ディスク２１の表面の冷却等、その処理内容に応じて互いに異なるパワーでレーザ光を発光出力する。上述したように、LDD１１４は、複数の電流を積み上げ（加算し）、その組み合わせの選択により、LD１１１の各パワーによるレーザ光の発光出力を実現する。
【００８５】
LDD１１４は、APC１１３よりチャンネル毎に供給される指示値（制御電圧）に応じた電流値の電流を、そのチャンネル毎に生成する。ライトストラテジ１２３は、WGATE、PEAK、ERASE等の制御信号により、積み上げる電流を選択する。
【００８６】
図４は、その電流の積み上げの様子を説明するための、レーザ光の波形の例を示す図である。図４において矢印２５１で示される区間が読み出し処理（Read）が行われる区間であり、矢印２５２で示される区間が書き込み処理（Write）が行われる区間である。
【００８７】
図４の例に示されるように、読み出し処理（Read）においては、リードチャンネルの制御電圧VRDCが変換された電流のみが選択され、LD１１１に供給される。従ってLD１１１は、リードパワーでレーザ光を発光出力する。このとき、矢印２６１に示されるように、APC１１３によってリードパワー（Read）、すなわち、リードパワーに対応する制御電圧VRDCでAPCがかかる。
【００８８】
また、書き込み処理（Write）における、光ディスク２１表面の冷却時（クール）においては、クールチャンネルの制御電圧WDC5が変換された電流のみが選択され、LD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、クールパワー（制御電圧WDC5に相当するパワー）は、図５の例において矢印２６２および矢印２６３に示されるように、制御電圧VRDCに相当するリードパワー（矢印２６２）から、B2DAC１３７の出力に相当するパワー（矢印２６３）が減算されて生成される。矢印２６３により示されるB2DAC１３７の値は書き込み処理中固定されているので、APCは、矢印２６２により示される制御電圧VRDCによりかけられる。
【００８９】
書き込み処理における、光ディスク２１に記録されている情報の消去（イレース）においては、クールチャンネルの制御電圧WDC5が変換された電流と、イレースチャンネルの制御電圧WDC3が変換された電流とが選択され、互いに加算されてLD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、イレースパワーは、図５の例において矢印２６２乃至矢印２６４に示されるように、クールパワー（矢印２６２および矢印２６３）に、制御電圧WDC3に相当するパワー（矢印２６４）が加算されて生成される。つまり、制御電圧WDC3は、イレースパワーとクールパワーとの差分を制御する。
【００９０】
書き込み処理における、光ディスク２１への情報の書き込み（ピーク）においては、クールチャンネルの制御電圧WDC5が変換された電流と、ピークチャンネルの制御電圧WDC2が変換された電流とが選択され、互いに加算されてLD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、ピークパワーは、図５の例において矢印２６２、矢印２６３、および矢印２６５に示されるように、クールパワー（矢印２６２および矢印２６３）に、制御電圧WDC2に相当するパワー（矢印２６５）が加算されて生成される。つまり、制御電圧WDC2は、ピークパワーとクールパワーとの差分を制御する。
【００９１】
このように、LDD１１４は、APC１１３の複数のチャンネルより供給される制御電圧をそれぞれ変換した電流の組み合わせにより、LD１１１による各パワーによるレーザ光の発光出力を制御することができる。
【００９２】
次に、通常の読み出し処理の際の（リード動作時の）、光学ヘッド部１６内の各部の動作について図５を参照して説明する。図５は、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。
【００９３】
読み出し処理であるので、ライトストラテジ１２３は、制御信号WGATE、PEAK、およびERASEの値を全てオフにする。また、ライトストラテジ１２３は、制御信号SGATEを、読み出し時の電圧をサンプル／ホールドさせるように設定する。
【００９４】
LD１１１の光出力がFPD１１２より光電変換された電圧値は、サンプル／ホールド部（S/H）１３１により、ライトストラテジ１２３より供給された制御信号SGATEのタイミングに従ってサンプル／ホールドされ、その電圧値は、アンプ１３２において増幅され、比較器１３４、および比較器１５２に供給される。
【００９５】
A1DAC１３３のレジスタには、リードパワーの目標値として、所定の指示値RPWRがセットされる。比較器１３４は、A1DAC１３３が出力する、レジスタにセットされた指示値RPWRに相当する電圧を、アンプ１３２の出力から減算する。なお、B1DAC１４２のレジスタには指示値がセットされないので、B1DAC１４２は、アナログ電圧を出力しない。従って、制御電圧調整部１３５は、比較器１３４の出力を選択し、比較器１３４が出力する差分値に基づいて制御電圧VRDCの電圧値を制御する。その制御電圧VRDCは、リードチャンネルの出力として、LDD１１４のアンプ（Ar）１７１において電流に変換される。変換された電流は電子スイッチ（SW）１７２に供給される。制御信号WGATEがオフなので、電子スイッチ（SW）１７２は、アンプ（Ar）１７１からの電流を加算器１９１に供給する。
【００９６】
また、制御電圧VRDCは減算器１３８にも供給される。B2DAC１３７のレジスタには、所定の指示値P1INISETがセットされる。減算器１３８は、B2DAC１３７が出力する、レジスタにセットされた指示値P1INISETに相当する電圧を、制御電圧VRDCから減算する。電子スイッチ（SW）１３９は、減算器１３８の出力を選択し、それをクールチャンネルの出力（制御電圧WDC5）として、LDD１１４のアンプ（Ac）１７３に供給する。制御電圧WDC5は、LDD１１４のアンプ（Ac）１７３において電流に変換される。変換された電流は電子スイッチ（SW）１７４に供給される。ただし、制御信号WGATEがオフなので、電子スイッチ（SW）１７４は、アンプ（Ac）１７３からの電流を加算器１９１に供給しない。
【００９７】
読み出し処理においては、A2DAC１５１のレジスタには指示値がセットされない。従って、比較器１３４は、比較結果を出力しない。ただし、B3DAC１６２のレジスタにイレースパワーとピークパワーを制御する指示値P2INISETがセットされる。B3DAC１６２は、そのP2INISETに相当する電圧を制御電圧調整部１５３の入力に印加する。制御電圧調整部１５３は、そのB3DAC１６２の出力を選択し、制御電圧VWDCとしてC1DAC１５５およびC2DAC１５６に供給する。
【００９８】
C1DAC１５５は、レジスタにセットされた指示値ERATIOに相当する比率で制御電圧VRDCを減衰させ、イレースチャンネルの出力（制御電圧WDC3）として、LDD１１４のアンプ（Ae）１７７に供給する。制御電圧WDC3は、LDD１１４のアンプ（Ae）１７７において電流に変換される。変換された電流は電子スイッチ（SW）１７８に供給される。ただし、制御信号ERASEがオフなので、電子スイッチ（SW）１７８は、アンプ（Ae）１７７からの電流を加算器１９１に供給しない。
【００９９】
C2DAC１５６は、レジスタにセットされた指示値PRATIOに相当する比率で制御電圧VRDCを減衰させ、ピークチャンネルの出力（制御電圧WDC2）として、LDD１１４のアンプ（Ap）１７５に供給する。制御電圧WDC2は、LDD１１４のアンプ（Ap）１７５において電流に変換される。変換された電流は電子スイッチ（SW）１７６に供給される。ただし、制御信号PEAKがオフなので、電子スイッチ（SW）１７６は、アンプ（Ap）１７５からの電流を加算器１９１に供給しない。
【０１００】
以上のように、通常の読み出し処理においては、加算器１９１にリードチャンネルの電流のみが供給される。従って、加算器１９１は、その電流をそのままLD１１１に供給する。以上によりLD１１１は、制御電圧VRDCに相当するリードパワーでレーザ光を発光出力する。
なお、APC１１３において、電子スイッチ（SW）１６３は、制御電圧VRDCおよび制御電圧VWDCのいずれも選択しない。従って、システムコントローラ１１のADC３４は、それらの制御電圧の電圧値を抽出しない。
【０１０１】
また、以上において、APC１１３は、読み出し処理の際も、クールチャンネルの制御電圧WDC5、ピークチャンネルの制御電圧WDC2、およびイレースチャンネルの制御電圧WDC3もLDD１１４に出力するように説明したが、これらの制御電圧は、読み出し処理時には利用されないのでAPC１１３は、これらを出力しないようにしてもよい。ただし、上述したように各制御電圧を出力させることにより、LDD１１４は、読み出し処理から書き込み処理に移行したときに、立ち上がり等のタイムラグを必要とせずに、直ぐに、各制御電圧に相当する電流をLD１１１に供給することができる。
【０１０２】
次に、通常の書き込み処理の際の、光学ヘッド部１６内の各部の動作について図６を参照して説明する。図６は、図５と同様に、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。
【０１０３】
通常の書き込み処理であるので、ライトストラテジ１２３は、制御信号WGATE、PEAK、およびERASEの値を全てオンにする。厳密には、制御信号PEAKは、光ディスク２１に書き込みを行うときのみオンにされ、制御信号ERASEは、光ディスク２１に記録されている情報の消去を行うときのみオンにされる。すなわち、これらの制御信号は、書き込み処理中にオンオフの切り替えが行われる。
【０１０４】
また、ライトストラテジ１２３は、制御信号SGATEを、イレース処理時の電圧をサンプル／ホールドさせるように設定する。
【０１０５】
LD１１１の光出力がFPD１１２より光電変換された電圧値は、サンプル／ホールド部（S/H）１３１により、ライトストラテジ１２３より供給された制御信号SGATEのタイミングに従ってサンプル／ホールドされ、その電圧値は、アンプ１３２において増幅され、比較器１３４、および比較器１５２に供給される。
【０１０６】
A1DAC１３３のレジスタには、イレースパワーの目標値として、所定の指示値EPWRがセットされる。比較器１３４は、A1DAC１３３が出力する、レジスタにセットされた指示値EPWRに相当する電圧を、アンプ１３２の出力から減算する。なお、B1DAC１４２のレジスタには指示値がセットされないので、B1DAC１４２は、アナログ電圧を出力しない。従って、制御電圧調整部１３５は、比較器１３４の出力を選択し、比較器１３４が出力する差分値に基づいて制御電圧VRDCの電圧値を制御する。その制御電圧VRDCは、リードチャンネルの出力として、LDD１１４のアンプ（Ar）１７１において電流に変換される。変換された電流は電子スイッチ（SW）１７２に供給される。制御信号WGATEがオンなので、電子スイッチ（SW）１７２は、アンプ（Ar）１７１からの電流を加算器１９１に供給しない。
【０１０７】
また、制御電圧VRDCは減算器１３８にも供給される。B2DAC１３７のレジスタには、所定の指示値P1INISETがセットされる。減算器１３８は、B2DAC１３７が出力する、レジスタにセットされた指示値P1INISETに相当する電圧を、制御電圧VRDCから減算する。電子スイッチ（SW）１３９は、減算器１３８の出力を選択し、それをクールチャンネルの出力（制御電圧WDC5）として、LDD１１４のアンプ（Ac）１７３に供給する。制御電圧WDC5は、LDD１１４のアンプ（Ac）１７３において電流に変換される。変換された電流は電子スイッチ（SW）１７４に供給される。制御信号WGATEがオンなので、電子スイッチ（SW）１７４は、アンプ（Ac）１７３からの電流を加算器１９１に供給する。
【０１０８】
通常の書き込み処理においては、A2DAC１５１のレジスタには指示値がセットされない。従って、比較器１３４は、比較結果を出力しない。ただし、B3DAC１６２のレジスタにイレースパワーとピークパワーを制御する指示値P2INISETがセットされる。B3DAC１６２は、そのP2INISETに相当する電圧を制御電圧調整部１５３の入力に印加する。制御電圧調整部１５３は、そのB3DAC１６２の出力を選択し、制御電圧VWDCとしてC1DAC１５５およびC2DAC１５６に供給する。
【０１０９】
C1DAC１５５は、レジスタにセットされた指示値ERATIOに相当する比率で制御電圧VRDCを減衰させ、イレースチャンネルの出力（制御電圧WDC3）として、LDD１１４のアンプ（Ae）１７７に供給する。制御電圧WDC3は、LDD１１４のアンプ（Ae）１７７において電流に変換される。変換された電流は電子スイッチ（SW）１７８に供給される。制御信号ERASEがオンのとき、電子スイッチ（SW）１７８は、アンプ（Ae）１７７からの電流を加算器１９１に供給する。
【０１１０】
C2DAC１５６は、レジスタにセットされた指示値PRATIOに相当する比率で制御電圧VRDCを減衰させ、ピークチャンネルの出力（制御電圧WDC2）として、LDD１１４のアンプ（Ap）１７５に供給する。制御電圧WDC2は、LDD１１４のアンプ（Ap）１７５において電流に変換される。変換された電流は電子スイッチ（SW）１７６に供給される。制御信号PEAKがオンのとき、電子スイッチ（SW）１７６は、アンプ（Ap）１７５からの電流を加算器１９１に供給する。
【０１１１】
以上のように、通常の書き込み処理においては、加算器１９１には、クールチャンネルの電流が供給されるとともに、イレースチャンネルまたはピークチャンネルの電流が必要に応じて供給される。従って、加算器１９１は、それらの同時に供給される電流を加算し、LD１１１に供給する。以上によりLD１１１は、適宜、各パワーでレーザ光を発光出力する。
【０１１２】
なお、APC１１３において、電子スイッチ（SW）１６３は、制御電圧VRDCおよび制御電圧VWDCのいずれも選択しない。従って、システムコントローラ１１のADC３４は、それらの制御電圧の電圧値を抽出しない。
【０１１３】
また、以上において、APC１１３は、通常の書き込み処理の際も、リードチャンネルの制御電圧VRDCもLDD１１４に出力するように説明したが、制御電圧VRDCは、通常の書き込み処理時には利用されないのでAPC１１３は、この制御電圧VRDCを出力しないようにしてもよい。ただし、上述したように制御電圧VRDCを出力させることにより、LDD１１４は、書き込み処理から読み出し処理に移行したときに、立ち上がり等のタイムラグを必要とせずに、直ぐに、制御電圧VRDCに相当する電流をLD１１１に供給することができる。
【０１１４】
以上のようなAPCシステムに対して、システムコントローラ１１のCPU３１は、校正処理を行う。以下に、その校正処理について説明する。最初に、初期キャリブレーション処理の流れについて図７のフローチャートを参照して説明する。必要に応じて図８を参照して説明する。
【０１１５】
初期キャリブレーション処理が開始されると、初期キャリブレーション処理部２２１のVRDC抽出処理部２３１は、ステップＳ１において、図８の範囲２７１に示されるように、読み出し（リード）動作時においてリードパワーに対応する制御電圧VRDCをADC３４によりデジタル値として取り込むリード動作時制御電圧取り込み処理を実行し、リード動作時の制御電圧VRDCを取り込む。
【０１１６】
ステップＳ２において、クールチャンネル２点校正処理部２３２は、図８の範囲２７２に示されるように、２つの目標値を用いて書き込み処理時のB2DAC１３７の指示値を求めるクールチャンネル２点校正処理を行う。
【０１１７】
ステップＳ３において、フルスケール評価処理部２３３は、図８の範囲２７３に示されるように、RATIOを決定するためのC1DAC１５５およびC2DAC１５６のフルスケールをより有効に活用できるように、B3DAC１６２の指示値を設定するフルスケール評価処理を行う。
【０１１８】
ステップＳ４において、イレースチャンネル２点校正フェーズ１処理部２３４は、図８の範囲２７４に示されるように、２つの目標値を用いて書き込み処理時のC1DAC１５５の指示値を求めるイレースチャンネル２点校正フェーズ１処理（１回目の校正処理）を行う。ステップＳ５において、ピークチャンネル２点校正フェーズ１処理部２３５は、図８の範囲２７５に示されるように、２つの目標値を用いて書き込み処理時のC2DAC１５６の指示値を求めるピークチャンネル２点校正フェーズ１処理（１回目の校正処理）を行う。
【０１１９】
ステップＳ６において、イレースチャンネル２点校正フェーズ２処理部２３６は、校正処理の精度を向上させるために、図８の範囲２７６に示されるように、２回目のイレースチャンネル２点校正処理（イレースチャンネル２点校正フェーズ２）を行う。ステップＳ７において、ピークチャンネル２点校正フェーズ２処理部２３７は、校正処理の精度を向上させるために、図８の範囲２７７に示されるように、２回目のピークチャンネル２点校正処理（ピークチャンネル２点校正フェーズ２）を行う。
【０１２０】
ステップＳ８において、RATIO設定処理部２３８は、上述した処理により設定された、書き込み処理時にB3DAC１６２のレジスタにセットされる値P2INISET@WRに応じて書き込み処理時にC1DAC１５５のレジスタにセットされる値ERATIO@WR、並びに、書き込み処理時にC2DAC１５６のレジスタにセットされる値PRATIO@WRを設定する。
【０１２１】
ステップＳ８の処理が終了すると、初期キャリブレーション処理が終了する。
【０１２２】
次に、ステップＳ１乃至ステップＳ７の各処理の詳細について説明する。最初に、ステップＳ１において実行されるリード動作時制御電圧取り込み処理の流れの例を図９のフローチャートを参照して説明する。必要に応じて図１０を参照して説明する。図１０は、図２を参照して説明した光学ヘッド部１６の各部の、リード動作時制御電圧取り込み処理実行時の動作の様子の例を示す図である。
【０１２３】
リード動作（通常の読み出し処理）時の制御電圧取り込み処理が開始されると、VRDC抽出処理部２３１は、ステップＳ２１において、ライトストラテジ１２３を制御して、リードチャンネルのみをオンにさせる。図１０に示されるようにライトストラテジ１２３は、VRDC抽出処理部２３１からの要求に基づいて、制御信号WGATE、PEAK、およびERASEを全てオフにする（点線）。WGATEがオフになると、NOT回路１８１により、電子スイッチ（SW）１７２には、オン状態の制御信号が供給される。つまり、リードチャンネルのみがオン状態となる。これにより、光学ヘッド部１６の各部は、基本的に読み出し処理時の動作を行う。
【０１２４】
ステップＳ２２において、VRDC抽出処理部２３１は、APCの目標値としてA1DAC１３３の指示値にリードパワーRPWRを設定し、ステップＳ２３において、各部を制御してAPC制御を行う。比較器１３４は、アンプ１３２の出力電圧と、A1DAC１３３より出力されるRPWRに相当する電圧とを比較し、その差分値を制御電圧調整部１３５に供給する。制御電圧調整部１３５は、比較器１３４の差分値を入力として選択し、その値に応じて制御電圧VRDCを調整する。
【０１２５】
ステップＳ２４において、VRDC抽出処理部２３１は、ADC３４を制御して、制御電圧VRDCをデジタル値RINTMONに変換して抽出する。ステップＳ２４の処理の詳細については後述する。デジタル値RINTMONを得ると、VRDC抽出処理部２３１は、ステップＳ２５において、抽出したデジタル値RINTMONに対応するB1DAC１４２の指示値を求める。B1DAC１４２の指示値を求めると、VRDC抽出処理部２３１は、リード動作時制御電圧取り込み処理を終了し、処理を図７のステップＳ１に戻し、ステップＳ２以降の処理を実行させる。
【０１２６】
次に、図９のステップＳ２４において実行される制御電圧抽出処理の詳細な流れの例を図１１のフローチャートを参照して説明する。必要に応じて、図１０を参照して説明する。
【０１２７】
制御電圧抽出処理が開始されると、電子スイッチ（SW）１６３は、VRDC抽出処理部２３１に制御され、ステップＳ３１において、電圧値を抽出する制御電圧として制御電圧VRDCを選択する。
【０１２８】
ステップＳ３２において、加算器１６５は、VRDC抽出処理部２３１に制御され、電子スイッチ（SW）１６３により選択された制御電圧VRDCに対して、ノイズ発生回路１６４より供給されたノイズ成分を加算（付加）し、そのノイズ成分を付加した制御電圧VRDCをADC３４に供給する。
【０１２９】
ADC３４は、ステップＳ３３において、そのノイズ成分が付加された制御電圧VRDCをデジタル値に変換する。
【０１３０】
VRDC抽出処理部２３１は、電子スイッチ（SW）１６３、ノイズ発生回路１６４、加算器１６５、およびADC３４等を制御して、以上のような制御電圧VRDCの抽出を所定回数繰り返す。ステップＳ３４においてVRDC抽出処理部２３１は、以上のような制御電圧VRDCの抽出を予め定められた所定回数繰り返したか否かを判定し、繰り返していないと判定された場合、処理をステップＳ３２に戻し、それ以降の処理を繰り返す。ステップＳ３２乃至ステップＳ３４の処理が所定回数繰り返され、ステップＳ３４において、以上のような制御電圧VRDCの抽出を予め定められた所定回数繰り返し行われたと判定された場合、VRDC抽出処理部２３１は、処理をステップＳ３５に進め、抽出された所定個数の制御電圧VRDCの電圧値（デジタル値）の平均値を算出し、ステップＳ３６において、その平均値を４倍して１０ビットに変換する。VRDC抽出処理部２３１は、その１０ビットに変換した平均値を、制御電圧VRDCの電圧値とし、制御電圧抽出処理を終了し、処理を図９のステップＳ２４に戻し、ステップＳ２５以降の処理を実行させる。
【０１３１】
次に、このようなVRDCの抽出方法の原理について説明する。
【０１３２】
まず、一般的なA/Dコンバータにおいて、同じ入力電圧に対して多数回のA/D変換を行い、その平均値を評価値として用いることによる分解能の向上に関する実験の結果を、図１２および図１３に示す。この実験に用いたA/Dコンバータは１０ビットであり、D/Aコンバータの出力をA/Dコンバータに入力し、そのD/Aコンバータの設定値を１００乃至１０７の８ポイントで振って、A/Dコンバータの出力デジタル値を評価している。なお、図示は省略するが、この実験に用いた回路構成では、D/AコンバータからA/Dコンバータへのパスの中にゲイン要素が付加されているため、D/Aコンバータの入力デジタル値「１」がA/Dコンバータの出力デジタル値「１」には対応していない。
【０１３３】
図１２のグラフ２８１は各ポイント２００回ずつサンプルしたときのA/Dコンバータの出力デジタル値（以下、AD値と称する）の分布を示したものである。この２００サンプルでAD値のばらつきの標準偏差を評価するとおおよそσ＝０．７であった。
【０１３４】
図１２のグラフ２８２は、D/Aコンバータの入力デジタル値（以下、DA値と称する）の値毎に、AD値の平均値をとったときのDA値（D/Aコンバータ設定値）とAD値（A/Dコンバータの評価値）の関係をプロットしたものである。
【０１３５】
グラフ２８２に示されるように、σ＝０．７程度のばらつきが存在する場合、多数回のサンプルの平均値を評価値とすることで、ビット分解能以上の細かさで評価することができる（図１１のステップＳ３４）。つまり、平均値を算出することにより小数点以下の値が発生するので、AD値は、A/Dコンバータの分解能以上の細かさで評価された値となる。特に、グラフ２８２に示されるように、各DA値に対するサンプル回数が２０回以上の場合、非常に高精度に（より細かく）評価される。
【０１３６】
従って、図１１のフローチャートを参照して説明したように、VRDC抽出処理部２３１が制御電圧VRDCを複数回抽出し、その平均値を算出して１０ビットに変換することにより、８ビットのADC３４により、制御電圧VRDCの抽出を行うようにしても、１０ビット相当の分解能により制御電圧VRDCを評価する（デジタル値に変換する）ことができる。従って、初期キャリブレーション処理部２２１は、高精度な校正処理を安価に実現することができる。
これに対して、図１３は、AD値のばらつきが小さい場合の例を説明する図である。具体的には、AD値をさらに数値処理し、８ビットデータに変換している。この場合、ばらつきのσは0.7/4＝0.175となり、3σが0.5程度であることから、真値から±0.5ばらつくことはほとんどない状態といえる。この場合、グラフ２８３に示されるように、AD値の分布も確定的なものとなってきており、グラフ２８４に示されるように、多数回のA/D変換を行っても、同じ値が繰り返し算出されるだけであるので、A/D変換の分解能が向上されない。
【０１３７】
図１４は、ビット分解能１０ビット、９ビット、８ビット、および７ビットとして各場合について、上述した図１３と同様な計算を行った結果である。図１４のグラフ２８５Ａは、２００サンプルの平均値を評価値としたときのグラフであり、グラフ２８５Ｂは、１００サンプルの平均値を評価値としたときのグラフであり、グラフ２８５Ｃは、５０サンプルの平均値を評価値としたときのグラフであり、グラフ２８５Ｄは、２０サンプルの平均値を評価値としたときのグラフであり、グラフ２８５Ｅは、１０サンプルの平均値を評価値としたときのグラフである。
【０１３８】
図１４の各グラフに示されるように、ビット分解能が１０ビットまたは９ビットの場合、多数回ADの平均をとりことで分解能の向上が達成できていることがわかる。９ビットの場合のばらつきの標準偏差はおおよそσ＝０．３５である。
【０１３９】
従って、素のAD値のばらつきが小さい（目安としてσ＜０．３５）場合は、そのままでは多数回A/D変換の平均をとっても分解能の向上が困難である恐れがある。
【０１４０】
そこで、A/Dコンバータの入力のばらつきを確保するために、A/Dコンバータの入力にノイズ成分を加算するようにする（図１１のステップＳ３２）。
【０１４１】
このようにノイズ成分を加算して制御電圧VRDCのばらつきを確保するようにすることにより、８ビットのADC３４により、制御電圧VRDCの抽出を行うようにしても、１０ビット相当の分解能により制御電圧VRDCを評価する（デジタル値に変換する）ことができる。従って、初期キャリブレーション処理部２２１は、高精度な校正処理を安価に実現することができる。
【０１４２】
なお、制御電圧VRDCのばらつきを確保すればよいので、ノイズ成分の代わりに、多数回A/D変換の実行に合わせてスイープ信号を加算するようにしてもよい。（例えば、最初のAD値から最後のADの間で±0.5LSB以上で電圧をのスイープする信号を加算してやればよい。）
【０１４３】
換言すれば、図２において、ノイズ発生回路１６４および加算器１６５は必須ではなく、制御電圧のばらつきが所定のレベル以上であれば、ノイズ発生回路１６４および加算器１６５を省略して、電子スイッチ（SW）１６３の出力を直接ADC３４に供給するようにしてもよい。
【０１４４】
次に、図７のステップＳ２において実行されるクールチャンネル２点校正処理の流れの例を図１５のフローチャートを参照して説明する。必要に応じて図１６を参照して説明する。図１６は、図２を参照して説明した光学ヘッド部１６の各部の、クールチャンネル２点校正処理実行時の動作の様子の例を示す図である。
【０１４５】
クールチャンネル２点校正処理部２３２は、書き込み処理時のクールパワーの制御を校正する。つまり、クールチャンネル２点校正処理部２３２は、図４や図６を参照して説明したように、リードパワーとクールパワーの差分値を制御するB2DAC１３７の指示値の校正を行う。クールチャンネル２点校正処理部２３２は、書き込み処理時と同様に、LD１１１にクールパワーでレーザ発光させながら、互いに異なる所定の目標値PLとPHとでAPC制御を行い、各目標値に対応する制御電圧VRDCから、書き込み処理時のB2DAC１３７の指示値を求める（２点校正）。
【０１４６】
PLおよびPHは、予め定められた所定の値の、２点校正用の目標値である。小さい方の目標値がPLで大きいほうの目標値がPHである。このPLおよびPHの値は、光ディスクドライブ１０が正常に動作する範囲（LD１１１の故障や光ディスク２１の破壊等が生じない範囲）であれば、任意の値を設定することができる。
【０１４７】
クールチャンネル２点校正処理が開始されると、クールチャンネル２点校正処理部２３２は、ステップＳ４１において、ライトストラテジ１２３を制御して、クールチャンネルのみをオンにさせる。図１６に示されるようにライトストラテジ１２３は、クールチャンネル２点校正処理部２３２からの要求に基づいて、制御信号WGATEをオンにし（実線）、PEAK、およびERASEをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。制御信号PEAKおよびERASEはオフであるので、ピークチャンネルおよびイレースチャンネルもオフとなる。つまり、クールチャンネルのみがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をクールパワーで発光する時と同様の動作を行う。
【０１４８】
ステップＳ４２において、クールチャンネル２点校正処理部２３２は、A1DAC１３３の指示値に、クールチャンネルの校正処理時用の所定のパワーP1PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。目標値を設定すると、クールチャンネル２点校正処理部２３２は、ステップＳ４３において、各部を制御してAPC制御を行う。
【０１４９】
比較器１３４は、アンプ１３２の出力電圧と、A1DAC１３３より出力されるP1PWRに相当する電圧とを比較し、その差分値を制御電圧調整部１３５に供給する。制御電圧調整部１３５は、比較器１３４の差分値を入力として選択し、その値に応じて制御電圧VRDCを調整する。調整された制御電圧VRDCは、電子スイッチ（SW）１３９により、クールチャンネルから制御電圧WDC5としてLDD１１４に出力される。つまり、クールパワーについてAPC制御が行われる。
【０１５０】
ステップＳ４４において、クールチャンネル２点校正処理部２３２は、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VRDCを、ノイズ成分を付加しながら繰り返し抽出し、その平均値を１０ビットに変換し、デジタル値P1INTMONとして抽出する。
【０１５１】
P1INTMONを得ると、クールチャンネル２点校正処理部２３２は、ステップＳ４５に処理を進め、今度は、A1DAC１３３の指示値に、クールチャンネルの校正処理時用の所定のパワーP1PWRとしてPHを設定する。つまり、このときAPCの目標値はPHに設定される。目標値を設定すると、クールチャンネル２点校正処理部２３２は、ステップＳ４６において、ステップＳ４３の場合と同様に、各部を制御してAPC制御を行い、ステップＳ４７において、ステップＳ４４の場合と同様に、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VRDCを、ノイズ成分を付加しながら繰り返し抽出し、その平均値を１０ビットに変換し、デジタル値P1INTMONとして抽出する。
【０１５２】
目標値PLおよびPHにおいて制御電圧VRDC（P1INTMON）を取得すると、クールチャンネル２点校正処理部２３２は、ステップＳ４８において、目標値を、クールパワー出力時の目標値PCとするときのクールチャンネルの制御電圧WDC5（WDC5@PC）を算出し、ステップＳ４９において、その算出したWDC5@PCを用いて、書き込み処理時のB2DAC１３７の指示値P1INISET@WRを算出する。
【０１５３】
P1INISET@WRを算出すると、クールチャンネル２点校正処理部２３２は、クールチャンネル２点校正処理を終了し、処理を図７のステップＳ２に戻し、ステップＳ３以降の処理を実行させる。
【０１５４】
図１７および図１８を参照して、B1DAC１４２の指示値およびB2DAC１３７の指示値の算出の具体的な例を説明する。
【０１５５】
図１７は、上述した、初期キャリブレーション処理の、リード動作時制御電圧取り込み処理と、クールチャンネル２点校正処理の様子を示す模式図である。
【０１５６】
最初に、B1DAC１４２の指示値の算出方法について説明する。なお、ADC３４とB1DAC１４２の入出力の関係は既知であるものとする。つまり、VRDC抽出処理部２３１は、ADC３４より出力されるデジタル値に基づいて、B1DAC１４２が、ADC３４の入力電圧と同じ電圧を出力するように、入力デジタル値を求めることができる。
【０１５７】
リード動作時制御電圧取り込み処理において、矢印２９１に示されるリードパワーに対応する制御電圧VRDCとして抽出されたADC３４の出力の平均値を１０ビット化したデジタル値RINTMONの値がR@RDとする。また、そのデジタル値RINTMONをB1DAC１４２の入力デジタル値とするとB1DAC１４２の出力電圧がADC３４の入力電圧の平均値と略同等であるとする。
【０１５８】
そして、読み出し処理時と書き込み処理時においてB1DAC１４２の指示値を変更しないとすると、書き込み処理時のB1DAC１４２の指示値RINISET@WRは、デジタル値RINTMONの値R@RDを用いて、例えば、以下の式（１）のように算出することができる。
【０１５９】
【数１】
2009087511.tif 000003
【０１６０】
次に、B2DAC１３７の指示値の算出方法について説明する。上述したクールチャンネル２点校正処理により得られる、目標値PL（矢印２９２）に対応するデジタル値P1INTMON（ADC３４の出力の平均値を１０ビット化したもの）の値がP1@PLとし、目標値PH（矢印２９３）に対応するデジタル値P1INTMONの値がP1@PHとすると、それらの値から、目標値とP1INTMONとの関係を、図１８に示すグラフの直線２９５で表わすことができる。
【０１６１】
この直線２９５を用いて、任意の目標値に対応するP1INTMONを算出することができる。つまり、目標値を、クールパワー出力時の目標値PCとするときのクールチャンネルの制御電圧WDC5（WDC5@PC）を算出することができる。（図１６に示されるように、制御電圧WDC5と制御電圧VRDCとは等価であり、制御電圧VRDCとB1DAC１４２の入力デジタル値RINISET@WRは等価であり、B1DAC１４２の入力デジタル値RINISETとデジタル値RINTMON（P1INTMON）は等価である。つまり、WDC5@PCとP1INTMON@PCは等価である。）このとき、クールチャンネル２点校正処理部２３２が、図１８に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいて制御電圧VWDC@PCを求めるようにしてもよいが、以下の式（２）を用いて算出するようにしてもよい。
【０１６２】
【数２】
2009087511.tif 000004
【０１６３】
リード動作時制御電圧取り込み処理結果から、書き込み処理時のB2DAC１３７の指示値P1INISET@WRは、以下の式（３）のように算出することができる。
【０１６４】
【数３】
2009087511.tif 000005
【０１６５】
以上の様に、初期キャリブレーション処理部２２１は、実際の書き込み処理時の動作と同様に動作させて２点校正処理を行うことにより、書き込み処理時のクールチャンネルの制御電圧WDC5の制御の校正を、容易に、より高精度に行うことができる。
【０１６６】
次に、図７のステップＳ３において実行されるフルスケール評価処理の流れの例を図１９のフローチャートを参照して説明する。必要に応じて図２０および図２１を参照して説明する。図２０は、図２を参照して説明した光学ヘッド部１６の各部の、イレースチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。図２１は、図２を参照して説明した光学ヘッド部１６の各部の、ピークチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【０１６７】
フルスケール評価処理部２３３は、イレースチャンネルとピークチャンネルの比（RATIO）をそれぞれ決定するためのC1DAC１５５およびC2DAC１５６のフルスケールをより有効に活用できるように、C1DAC１５５およびC2DAC１５６の指示値を設定するフルスケール評価処理を行う。APC１１３の他のD/Aコンバータが１０ビットであるのに対してC1DAC１５５およびC2DAC１５６は分解能８ビットのD/Aコンバータを用いており、特に、そのフルスケールをより有効に利用することが望ましい。
【０１６８】
C1DAC１５５およびC2DAC１５６は、制御電圧VWDC、すなわち、B3DAC１６２の出力電圧を基準にRATIOを決定する。従って、例えばB3DAC１６２の値が小さすぎると、C1DAC１５５およびC2DAC１５６はRATIOを小さく設定することができなくなる。逆に、B3DAC１６２の値が大きすぎると、C1DAC１５５およびC2DAC１５６はRATIOを大きく設定することができなくなる。つまり、C1DAC１５５およびC2DAC１５６の指示値として、分解能８ビットのうち一部の狭い範囲しか設定することができなくなる恐れがある。換言すれば、その設定可能なRATIOの範囲にC1DAC１５５およびC2DAC１５６の分解能のより広い範囲を割り当てることにより、より細かなRATIO設定を行うことができるようになる。
【０１６９】
そこで、まず、フルスケール評価処理部２３３は、C1DAC１５５およびC2DAC１５６の指示値、すなわち、イレースチャンネルとピークチャンネルのRATIOを最大（フルスケール）として、そのときの制御電圧VWDC（B3DAC１６２の指示値）を求める（フルスケールを評価する）。
【０１７０】
フルスケール評価処理が開始されると、フルスケール評価処理部２３３は、ステップＳ６１において、C1DAC１５５の指示値ERATIOおよびC2DAC１５６の指示値PRATIOを最大に設定する。
【０１７１】
ステップＳ６２において、フルスケール評価処理部２３３は、ライトストラテジ１２３を制御して、クールチャンネルとイレースチャンネルをオンにする。図２０に示されるようにライトストラテジ１２３は、フルスケール評価処理部２３３からの要求に基づいて、制御信号WGATEとERASEをオンにし（実線）、PEAKをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をイレースパワーで発光する時と同様の動作を行う。つまり、フルスケール評価処理部２３３は、C1DAC１５５のフルスケールの評価を先に行う。
【０１７２】
ステップＳ６３において、フルスケール評価処理部２３３は、目標値を、上述した２点校正処理の大きい方の目標値PHとするようにA2DAC１５１の指示値P2PWRを設定する。つまり、このときAPCのイレースチャンネルの目標値はPHに設定される。このときの目標値は任意の値にすることが可能であるが、制御電圧VWDCをより大きな値にするために、目標値もより大きな値とする方が望ましい。目標値を設定すると、フルスケール評価処理部２３３は、ステップＳ６４において、各部を制御してAPC制御を行う。
【０１７３】
図２０に示されるように、比較器１５２は、アンプ１３２の出力電圧と、A2DAC１５１より出力されるP2PWR（PH）に相当する電圧とを比較し、その差分値を制御電圧調整部１５３に供給する。制御電圧調整部１５３は、比較器１５２の差分値を入力として選択し、その値に応じて制御電圧VWDCを調整する。調整された制御電圧VWDCは、C1DAC１５５によりERATIOで減衰され、イレースチャンネルから、制御電圧WDC3としてLDD１１４に出力される。
【０１７４】
なお、このとき、図２０に示されるように、クールチャンネルの制御電圧WDC5は固定値とされる。すなわち、A1DAC１３３の指示値はセットされず、B1DAC１４２の指示値RINISETにリード動作時制御電圧取り込み処理により求められたRINISET@WRがセットされる。また、B2DAC１３７の指示値P1INISETには、クールチャンネル２点校正処理により求められたP1INISET@WRがセットされる。電子スイッチ（SW）１３９は、減算器１３８の出力を選択する。すなわち、制御電圧WDC5は、RINISET@WR−P1INISET@WRとなる。
【０１７５】
つまり、LDD１１４の加算器１９１において、クールチャンネルの制御電圧WDC5に基づく電流と、イレースチャンネルの制御電圧WDC3に基づく電流とが加算され、LD１１１に供給される。つまり、イレースパワーについてAPC制御が行われる。
【０１７６】
ステップＳ６５において、フルスケール評価処理部２３３は、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VWDCを、ノイズ成分を付加しながら繰り返し抽出し、その平均値を１０ビットに変換し、デジタル値EINTMONとして抽出する。
【０１７７】
EINTMONを得ると、フルスケール評価処理部２３３は、今度はC2DAC１５６のフルスケールの評価を行う。
【０１７８】
ステップＳ６６において、フルスケール評価処理部２３３は、ライトストラテジ１２３を制御して、クールチャンネルとピークチャンネルをオンにする。図２１に示されるようにライトストラテジ１２３は、フルスケール評価処理部２３３からの要求に基づいて、制御信号WGATEとPEAKをオンにし（実線）、ERASEをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をピークパワーで発光する時と同様の動作を行う。
【０１７９】
フルスケール評価処理部２３３は、ステップＳ６７において、ステップＳ６３の場合と同様に、A2DACの指示値P2PWRをPHに設定する。つまり、このときもAPCのピークチャンネルの目標値はPHに設定される。このときの目標値は任意の値にすることが可能であるが、制御電圧VWDCをより大きな値にするために、目標値もより大きな値とする方が望ましい。目標値を設定すると、フルスケール評価処理部２３３は、ステップＳ６８において、各部を制御してAPC制御を行う。
【０１８０】
図２１に示されるように、このときのAPC１１３の各部の動作は、図２０の場合と同様である。LDD１１４の加算器１９１において、クールチャンネルの制御電圧WDC5に基づく電流と、ピークチャンネルの制御電圧WDC2に基づく電流とが加算され、LD１１１に供給される。つまり、ピークパワーについてAPC制御が行われる。
【０１８１】
ステップＳ６９において、フルスケール評価処理部２３３は、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VWDCを、ノイズ成分を付加しながら繰り返し抽出し、その平均値を１０ビットに変換し、デジタル値PINTMONとして抽出する。
【０１８２】
PINTMONを得ると、フルスケール評価処理部２３３は、ステップＳ７０において、EINTMONおよびPINTMONに基づいてB3DAC１６２の指示値P2INISETを算出する（式（４））。
【０１８３】
【数４】
2009087511.tif 000006
【０１８４】
式（４）において、P2INISET@WRは、書き込み処理時のB3DAC１６２の指示値を示し、E@PHは、目標値をPH、ERATIOを最大値としたときのEINTMONを示し、P@PHは、目標値をPH、PRATIOを最大値としたときのPINTMONを示し、f（A,B）はAとBを変数とする関数を示す。なお、この関数はどのようなものを用いても良い。一例としては、イレース、ピークのそれぞれのチャンネルで設定される最大のパワー設定を行った場合のEINTMON、PINTMONの推定値の大きい方の値に例えば１０ほどのマージンを加算した値を結果として出力する関数があげられる。
【０１８５】
P2INISET@WRを算出すると、フルスケール評価処理部２３３は、フルスケール評価処理を終了し、処理を図７のステップＳ３に戻し、ステップＳ４以降の処理を実行させる。
【０１８６】
以上のようなフルスケールの評価の結果に基づいて、イレースチャンネル２点校正フェーズ１処理部２３４はイレースチャンネルの制御の校正処理を、ピークチャンネル２点校正フェーズ１処理部２３５はピークチャンネルの制御の校正処理を、それぞれ行う。
【０１８７】
次に、図７のステップＳ４において実行されるイレースチャンネル２点校正フェーズ１処理の流れの例を図２２のフローチャートを参照して説明する。必要に応じて図２０および図２３を参照して説明する。つまり、このイレースチャンネル２点校正フェーズ１処理実行時の光学ヘッド部１６は、基本的にイレースチャンネルに対するフルスケール評価処理実行時と同様に動作する。つまり、この場合も、APC１１３は、書き込み処理時と同様に動作する。
【０１８８】
イレースチャンネル２点校正フェーズ１処理部２３４は、クールチャンネル２点校正処理と同様に、目標値PLおよびPHの２点を用いた２点校正により、イレースチャンネルの校正を行う。ただし、イレースチャンネルの場合、クールチャンネルの場合と異なり、初期値設定用D/Aコンバータとして、ピークチャンネルと共通のB3DAC１６２が用いられ、イレースチャンネルのみの制御は、RATIO用DACであるC1DAC１５５の指示値ERATIOにより行われる。従ってイレースチャンネルの制御の校正は、C1DAC１５５の指示値ERATIOの校正により行われる。
【０１８９】
ところで、図２３Ａは、図２のAPC１１３の、イレースチャンネルに関する部分を抽出して示したものであるが、例えば、P2INISETとして値「２００」を設定し、ERATIOとして値「１００」を設定したとすると、イレースチャンネルの制御電圧WDC3は、以下の式（５）のように示される。
【０１９０】
【数５】
2009087511.tif 000007
【０１９１】
式（５）においてＫ（Ｘ）は、Ｘに比例する値を示す。つまり、制御電圧WDC3は、P2INISETとERATIOの積に比例する。従って、例えば、式（６）に示されるように、P2INISETとERATIOの値を交換しても制御電圧WDC3の値は変化しない。
【０１９２】
【数６】
2009087511.tif 000008
【０１９３】
つまり、P2INISETとERATIOは乗せ換え可能である。また、上述したように、ADC３４の出力デジタル値をB3DAC１６２の入力デジタル値とするとB3DAC１６２の出力電圧は、ADC３４の入力電圧と略同等となる。つまり、実際にAPC制御された制御電圧VWDCを用いて、ERATIOの値を校正することが可能である。
【０１９４】
また、図２３Ｂは、図２のAPC１１３の、イレースチャンネルとピークチャンネルに関する部分を抽出して示したものである。上述したように、P2INISET@WRは、フルスケール評価処理によりERATIOおよびPRATIOのフルスケールで最適化された固定値である。従って、このP2INISET@WRに対応するERATIOを求めることによりERATIOを適切に校正することができる。
【０１９５】
そのために、イレースチャンネル２点校正フェーズ１処理部２３４は、上述したような乗せ換えを利用して、制御電圧VWDCを用いて、ERATIOの２点校正処理を行う。
【０１９６】
イレースチャンネル２点校正フェーズ１処理が開始されると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９１において、図１９のステップＳ６２と同様に、ライトストラテジ１２３を制御して、クールチャンネルおよびイレースチャンネルをオンにさせる。つまり、光学ヘッド部１６の各部は、基本的に書き込み処理におけるレーザ光をクールパワーで発光する時の動作を行う。
【０１９７】
ステップＳ９２において、イレースチャンネル２点校正フェーズ１処理部２３４は、フルスケール評価処理において求められた、書き込み処理時のB3DAC１６２の指示値P2INISET@WRに基づいて、ERATIOを設定する。具体的には、B3DAC１６２の分解能が１０ビットであり、C1DAC１５５の分解能が８ビットであるので、イレースチャンネル２点校正フェーズ１処理部２３４は、P2INISET@WR／４をERATIOとして設定する。
【０１９８】
ERATIOを設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９３において、A2DAC１５１の指示値P2PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。目標値を設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９４において、各部を制御してAPC制御を行う。光学ヘッド部１６の各部は、図１７を参照して説明したように、書き込み処理時と同様に動作する。つまり、イレースパワーについてAPC制御が行われる。
【０１９９】
ステップＳ９５において、イレースチャンネル２点校正フェーズ１処理部２３４は、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VWDCを、ノイズ成分を付加しながら繰り返し抽出し、その平均値を１０ビットに変換し、デジタル値EINTMONとして抽出する。
【０２００】
EINTMON（E@PL）を得ると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９６において、式（７）に示されるように、そのE@PLをERATIOに乗せ換え、目標値をPLとするときのERATIOであるERATIO@PLを算出する。
【０２０１】
【数７】
2009087511.tif 000009
【０２０２】
目標値をPLとするときのERATIOを求めると、イレースチャンネル２点校正フェーズ１処理部２３４は、次に、目標値をPHとするときのERATIOの算出を行う。
【０２０３】
ステップＳ９７において、イレースチャンネル２点校正フェーズ１処理部２３４は、A2DAC１５１の指示値P2PWRとしてPHを設定する。つまり、このときAPCの目標値はPHに設定される。目標値を設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９８において、各部を制御してAPC制御を行う。この場合も、光学ヘッド部１６の各部は、図２０を参照して説明したように、書き込み処理時と同様に動作し、イレースパワーについてAPC制御が行われる。
【０２０４】
ステップＳ９９において、イレースチャンネル２点校正フェーズ１処理部２３４は、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VWDCを、ノイズ成分を付加しながら繰り返し抽出し、その平均値を１０ビットに変換し、デジタル値EINTMONとして抽出する。
【０２０５】
EINTMON（E@PH）を得ると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ１００において、式（８）に示されるように、そのE@PHをERATIOに乗せ換え、目標値をPHとするときのERATIOであるERATIO@PHを算出する。
【０２０６】
【数８】
2009087511.tif 000010
【０２０７】
目標値をPHとするときのERATIOを算出すると、イレースチャンネル２点校正フェーズ１処理部２３４は、イレースチャンネル２点校正フェーズ１処理を終了し、処理を図７のステップＳ４に戻し、ステップＳ５以降の処理を実行させる。
【０２０８】
次に、図７のステップＳ５において実行されるピークチャンネル２点校正フェーズ１処理の流れの例を図２４のフローチャートを参照して説明する。必要に応じて図２１を参照して説明する。つまり、このピークチャンネル２点校正フェーズ１処理実行時の光学ヘッド部１６は、基本的にピークチャンネルに対するフルスケール評価処理実行時と同様に動作する。つまり、この場合も、APC１１３は、書き込み処理時と同様に動作する。
【０２０９】
ピークチャンネル２点校正フェーズ１処理部２３５は、クールチャンネル２点校正処理と同様に、目標値PLおよびPHの２点を用いた２点校正により、ピークチャンネルの校正を行う。イレースチャンネルの場合と同様に、ピークチャンネルの制御の校正は、RATIO用D/AコンバータであるC2DAC１５６の指示値PRATIOの校正により行われる。その校正の方法は、基本的に図２３を参照して説明したERATIOの場合と同様である。
【０２１０】
ピークチャンネル２点校正フェーズ１処理が開始されると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２１において、図１９のステップＳ６６と同様に、ライトストラテジ１２３を制御して、クールチャンネルおよびピークチャンネルをオンにさせる。つまり、光学ヘッド部１６の各部は、基本的に書き込み処理におけるレーザ光をピークパワーで発光する時の動作を行う。
【０２１１】
ステップＳ１２２において、ピークチャンネル２点校正フェーズ１処理部２３５は、フルスケール評価処理において求められた、書き込み処理時のB3DAC１６２の指示値P2INISET@WRに基づいて、PRATIOを設定する（P2INISET@WR／４）。
【０２１２】
PRATIOを設定すると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２３において、A2DAC１５１の指示値P2PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２４において、各部を制御してAPC制御を行う。光学ヘッド部１６の各部は、図２１を参照して説明したように、書き込み処理時と同様に動作する。つまり、ピークパワーについて目標値をPLとするAPC制御が行われる。
【０２１３】
ステップＳ１２５において、ピークチャンネル２点校正フェーズ１処理部２３５は、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VWDCを、ノイズ成分を付加しながら繰り返し抽出し、その平均値を１０ビットに変換し、デジタル値PINTMONとして抽出する。
【０２１４】
PINTMON（P@PL）を得ると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２６において、式（９）に示されるように、そのP@PLをPRATIOに乗せ換え、目標値をPLとするときのPRATIOであるPRATIO@PLを算出する。
【０２１５】
【数９】
2009087511.tif 000011
【０２１６】
目標値をPLとするときのPRATIOを求めると、ピークチャンネル２点校正フェーズ１処理部２３５は、次に、目標値をPHとするときのPRATIOの算出を行う。
【０２１７】
ステップＳ１２７において、ピークチャンネル２点校正フェーズ１処理部２３５は、A2DAC１５１の指示値P2PWRとしてPHを設定する。APCの目標値をPHに設定すると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２８において、各部を制御してAPC制御を行う。この場合も、光学ヘッド部１６の各部は、図２１を参照して説明したように、書き込み処理時と同様に動作し、ピークパワーについてAPC制御が行われる。
【０２１８】
ステップＳ１２９において、ピークチャンネル２点校正フェーズ１処理部２３５は、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VWDCを、ノイズ成分を付加しながら繰り返し抽出し、その平均値を１０ビットに変換し、デジタル値PINTMONとして抽出する。
【０２１９】
PINTMON（P@PH）を得ると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１３０において、式（１０）に示されるように、そのP@PHをPRATIOに乗せ換え、目標値をPHとするときのPRATIOであるPRATIO@PHを算出する。
【０２２０】
【数１０】
2009087511.tif 000012
【０２２１】
目標値をPHとするときのPRATIOを算出すると、ピークチャンネル２点校正フェーズ１処理部２３５は、ピークチャンネル２点校正フェーズ１処理を終了し、処理を図７のステップＳ５に戻し、ステップＳ６以降の処理を実行させる。
【０２２２】
イレースチャンネルおよびピークチャンネルのそれぞれについて、１回目の２点校正処理（フェーズ１）が行われると、それらの校正処理において算出されたEINTMONおよびPINTMONをさらにERATIOおよびPRATIOに乗せ換え、２回目の２点校正処理（フェーズ２）が行われる。
【０２２３】
１回目の２点校正処理は、目標値がPHの場合もPLの場合も、ERATIOおよびPRATIOの値には共通の値P2INISET@WRを用いて行った。従って、算出されたERATIOおよびPRATIOの値には、許容できない程の大きな誤差が含まれている可能性がある。そこで、より高精度に校正処理を行うようにするために、イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７は、それぞれ、ERATIOまたはPRATIOについて、フェーズ１において算出されたERATIOおよびPRATIOを用いて、再度、フェーズ１と同様の２点校正処理（フェーズ２）を行う。
【０２２４】
図７のステップＳ６において実行されるイレースチャンネル２点校正フェーズ２処理の流れの例を図２５のフローチャートを参照して説明する。
【０２２５】
イレースチャンネル２点校正フェーズ２処理は、イレースチャンネル２点校正フェーズ１処理と基本的に同様である。従って、イレースチャンネル２点校正フェーズ２処理部２３６は、ステップＳ１５１乃至ステップＳ１６１の各処理を、基本的に、図２２のステップＳ９１乃至ステップＳ１００と同様に実行する。ただし、フェーズ２の場合、ERATIOの値を、目標値をPLとするときと、PHとするときとで変更する。
【０２２６】
つまり、イレースチャンネル２点校正フェーズ２処理部２３６は、図２２のステップＳ９１と同様にステップＳ１５１の処理を行った後、ステップＳ１５２において、C1DAC１５５の指示値ERATIOを、フェーズ１において求められた、目標値をPLとするときのERATIO（ERATIO@PL）に設定する。そのERATIOを用いて、イレースチャンネル２点校正フェーズ２処理部２３６は、図２２のステップＳ９３乃至ステップＳ９６の場合と同様にステップＳ１５３乃至ステップＳ１５６の処理を行い、目標値をPLとするときの新たなERATIO（新たなERATIO@PL）を算出する。
【０２２７】
その後、イレースチャンネル２点校正フェーズ２処理部２３６は、ステップＳ１５７において、C1DAC１５５の指示値ERATIOを、フェーズ１において求められた、目標値をPHとするときのERATIO（ERATIO@PH）に設定する。そのERATIOを用いて、イレースチャンネル２点校正フェーズ２処理部２３６は、図２２のステップＳ９７乃至ステップＳ１００の場合と同様にステップＳ１５８乃至ステップＳ１６１の処理を行い、目標値をPHとするときの新たなERATIO（新たなERATIO@PH）を算出する。
【０２２８】
目標値をPHとするときのERATIOを算出すると、イレースチャンネル２点校正フェーズ２処理部２３６は、イレースチャンネル２点校正フェーズ２処理を終了し、処理を図７のステップＳ６に戻し、ステップＳ７以降の処理を実行させる。
【０２２９】
次に、図７のステップＳ７において実行されるピークチャンネル２点校正フェーズ２処理の流れの例を図２６のフローチャートを参照して説明する。
【０２３０】
ピークチャンネル２点校正フェーズ２処理は、ピークチャンネル２点校正フェーズ１処理と基本的に同様である。従って、ピークチャンネル２点校正フェーズ２処理部２３７は、ステップＳ１８１乃至ステップＳ１９１の各処理を、基本的に、図２４のステップＳ１２１乃至ステップＳ１３０と同様に実行する。ただし、フェーズ２の場合、PRATIOの値を、目標値をPLとするときと、PHとするときとで変更する。
【０２３１】
つまり、ピークチャンネル２点校正フェーズ２処理部２３７は、図２４のステップＳ１２１と同様にステップＳ１８１の処理を行った後、ステップＳ１８２において、C2DAC１５６の指示値PRATIOを、フェーズ１において求められた、目標値をPLとするときのPRATIO（PRATIO@PL）に設定する。そのPRATIOを用いて、ピークチャンネル２点校正フェーズ２処理部２３７は、図２４のステップＳ１２３乃至ステップＳ１２６の場合と同様にステップＳ１８３乃至ステップＳ１８６の処理を行い、目標値をPLとするときの新たなPRATIO（新たなPRATIO@PL）を算出する。
【０２３２】
その後、ピークチャンネル２点校正フェーズ２処理部２３７は、ステップＳ１８７において、C2DAC１５６の指示値PRATIOを、フェーズ１において求められた、目標値をPHとするときのPRATIO（PRATIO@PH）に設定する。そのPRATIOを用いて、ピークチャンネル２点校正フェーズ２処理部２３７は、図２４のステップＳ１２７乃至ステップＳ１３０の場合と同様にステップＳ１８８乃至ステップＳ１９１の処理を行い、目標値をPHとするときの新たなPRATIO（新たなPRATIO@PH）を算出する。
【０２３３】
目標値をPHとするときのPRATIOを算出すると、ピークチャンネル２点校正フェーズ２処理部２３７は、ピークチャンネル２点校正フェーズ２処理を終了し、処理を図７のステップＳ７に戻し、ステップＳ８以降の処理を実行させる。
【０２３４】
図７のステップＳ８において、RATIO設定処理部２３８は、以上のように算出された、目標値PLおよびPHに対するEINTMONおよびPINTMONを用いて、目標値PLおよびPHに対するERATIO（ERATIO@PLおよびERATIO@PH）並びにPRATIO（PRATIO@PLおよびPRATIO@PH）を求め、さらに、それらの値を用いて、フルスケール評価処理において算出されたP2INISET@WRに対応するERATIO（ERATIO@WR）およびPRATIO（PRATIO@WR）を算出し、設定する。
【０２３５】
その算出方法について具体的に説明する。最初にERATIO@WRについて図２７を参照して説明する。
【０２３６】
図２７に示されるように、フルスケール評価処理においては、分解能８ビットのC1DAC１５５の指示値ERATIOの値が255に設定され、目標値PH（矢印３０１）に対応するデジタル値EINTMONが求められる（E@PH）。そして、２点校正フェーズ１処理においては、乗せ換えにより、ERATIOの値がP2INISET@WR/4、すなわち、フルスケール評価処理において求められたE@PHの４分の１に設定され、目標値PLと目標値PHに対応するデジタル値EINTMONがそれぞれ求められる（E@PLおよびE@PH）。さらに、２点校正フェーズ２処理においては、乗せ換えにより、目標値をPLとするときのERATIO（ERATIO@PL）が式（７）により設定され、目標値をPHとするときのERATIO（ERATIO@PH）が式（８）により設定される。そして、各ERATIOを用いて、目標値PLと目標値PHに対応するデジタル値EINTMONがそれぞれ求められる（E@PLおよびE@PH）。
【０２３７】
フェーズ１とフェーズ２において、ERATIOとEINTMONの比は一定であることから、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、目標値PLに対応するERATIOを、以下の式（１１）のように更新することができる。
【０２３８】
【数１１】
2009087511.tif 000013
【０２３９】
同様に、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、目標値PHに対応するERATIOを、以下の式（１２）のように更新することができる。
【０２４０】
【数１２】
2009087511.tif 000014
【０２４１】
これらのERATIO@PLおよびERATIO@PHを用いて、目標値とERATIOとの関係を、図２８に示すグラフの直線３１１で表わすことができる。
【０２４２】
RATIO設定処理部２３８は、この直線３１１を用いて、任意の目標値に対応するERATIOを算出することができる（２点校正）。つまり、目標値を、イレースパワーPeとするときのERATIO（ERATIO@WR）を算出することができる。このとき、RATIO設定処理部２３８は、図２８に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいてERATIO@WRを求めるようにしてもよいが、以下の式（１３）を用いて算出するようにしてもよい。
【０２４３】
【数１３】
2009087511.tif 000015
【０２４４】
なお、式（１３）においてPeは、イレースパワーを示している。
【０２４５】
また、RATIO設定処理部２３８は、図２９に示されるように、ERATIO@WRの場合と同様にPRATIO@WRを求めることができる。すなわち、図２９に示されるように、フルスケール評価処理においては、分解能８ビットのC2DAC１５６の指示値PRATIOの値が255に設定され、目標値PH（矢印３２１）に対応するデジタル値PINTMONが求められる（P@PH）。そして、２点校正フェーズ１処理においては、乗せ換えにより、PRATIOの値がP2INISET@WR/4、すなわち、フルスケール評価処理において求められたP@PHの４分の１に設定され、目標値PLと目標値PHに対応するADC３４の出力PINTMONがそれぞれ求められる（P@PLおよびP@PH）。さらに、２点校正フェーズ２処理においては、乗せ換えにより、目標値をPLとするときのPRATIO（PRATIO@PL）が式（９）により設定され、目標値をPHとするときのPRATIO（PRATIO@PH）が式（１０）により設定される。そして、各PRATIOを用いて、目標値PLと目標値PHに対応するデジタル値PINTMONがそれぞれ求められる（P@PLおよびP@PH）。
【０２４６】
フェーズ１とフェーズ２において、PRATIOとPINTMONの比は一定であることから、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、目標値PLに対応するPRATIOを、以下の式（１４）のように更新することができる。
【０２４７】
【数１４】
2009087511.tif 000016
同様に、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、目標値PHに対応するPRATIOを、以下の式（１５）のように更新することができる。
【０２４８】
【数１５】
2009087511.tif 000017
【０２４９】
これらのPRATIO@PLおよびPRATIO@PHを用いて、目標値とPRATIOとの関係を、図２８に示すグラフの直線３１１の場合と同様に、直線で表わすことができる。
【０２５０】
RATIO設定処理部２３８は、この直線３１１を用いて、任意の目標値に対応するPRATIOを算出することができる（２点校正）。つまり、目標値を、ピークパワーPpとするときのPRATIO（PRATIO@WR）を算出することができる。このとき、RATIO設定処理部２３８は、図２８に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいてPRATIO@WRを求めるようにしてもよいが、以下の式（１６）を用いて算出するようにしてもよい。
【０２５１】
【数１６】
2009087511.tif 000018
【０２５２】
なお、式（１６）においてPpは、ピークパワーを示している。
【０２５３】
以上の様に、初期キャリブレーション処理部２２１は、実際の書き込み処理時の動作と同様に動作させて２点校正処理を行うことにより、書き込み処理時のイレースチャンネルの制御電圧WDC3およびピークチャンネルの制御電圧WDC2の制御の校正を、容易に、より高精度に行うことができる。また、２点校正処理を２回行うことにより、実際の書き込み処理時におけるオフセットやノイズなどを加味した状態で校正処理を行うことができるので、より高精度に校正を行うことができる。
【０２５４】
次に、動作時キャリブレーション処理について、図３０のフローチャートを参照して説明する。必要に応じて図３１を参照して説明する。上述したように、動作時キャリブレーション処理は、初期キャリブレーション処理と同様の、リード動作時の制御電圧VRDCの取り込みと、イレースチャンネルおよびピークチャンネルに対する２点校正処理のフェーズ２の処理のみが行われる。また、光ディスクの所定のRUBに対して、１回転目において、２点校正処理のうち、目標値をPLとするときの処理がERATIOおよびPRATIOの両方について先にまとめて行われ、２回転目において、目標値をPHとするときの処理が行われる。
【０２５５】
動作時キャリブレーション処理が開始されると、初期キャリブレーション処理部２２１のVRDC抽出処理部２４１は、ステップＳ３０１において、図３１の吹き出し４０１に示されるように、読み出し（リード）動作時においてリードパワーに対応する制御電圧VRDCをADC３４によりデジタル値として取り込むリード動作時制御電圧取り込み処理を実行し、リード動作時の制御電圧VRDCを取り込む。
【０２５６】
ステップＳ３０２において、PL校正処理部２３２は、図３１の吹き出し４０２および吹き出し４０３に示されるように、PLを目標値とする校正処理を、イレースチャンネルおよびピークチャンネルの両方についてまとめて行うPL校正処理を実行する。この処理は、光ディスク２１の特定のRUBに対して、動作時キャリブレーション処理を開始してから１回転目の時点で行われる。
【０２５７】
なお、ステップＳ３０１において実行されるリード動作時制御電圧取り込み処理は、２点校正処理を行う、予め定められた所定のRUBより所定距離手前に位置するRUBに対して行われる。このリード動作時制御電圧取り込み処理を行う位置は任意であるが、リード動作時制御電圧取り込み処理とPL校正処理との時間差が必要以上に長いと、動作温度等が変化する恐れもあるので、リード動作時制御電圧取り込み処理は、PL校正処理が行われるRUBより手前の、そのRUBに近い位置において行うのが望ましい。
【０２５８】
また、図３１に示されるように、対象のRUBの一部において、先にイレースチャンネルに対する校正処理が行われ、残りの一部において、ピークチャンネルに対する校正処理が行われる。
【０２５９】
PL校正処理が終了すると、待機処理部２４３は、ステップＳ３０３において、光ディスク２１に履歴効果が生じないように所定期間待機する。この待機期間の長さは任意であり、PL校正処理の処理対象のRUBがPH校正処理を開始するまでに光ディスク２１が何回転するようにしてもよいが、待機時間を不要に長くすると動作温度等が変化する恐れもあるので、待機期間は１回転程度とするのが望ましい。以下においては、待機期間は、PL校正処理の処理対象のRUBが１周して戻ってくるまでの間とする。
【０２６０】
光ディスク２１が１回転し、処理対象のRUBにLD１１１が位置すると、PH校正処理部２４４は、ステップＳ２０４において、図３１の吹き出し４０４および吹き出し４０５に示されるように、PHを目標値とする校正処理を、イレースチャンネルおよびピークチャンネルの両方についてまとめて行うPH校正処理を実行する。
【０２６１】
図３１に示されるように、対象のRUBの一部において、先にイレースチャンネルに対する校正処理が行われ、残りの一部において、ピークチャンネルに対する校正処理が行われる。
【０２６２】
PH校正処理が終了すると、RATIO補正処理部２４５は、ステップＳ３０５において、C1DAC１５５の指示値ERATIO（ERATIO@PLおよびERATIO@PH）、並びに、C2DAC１５６の指示値PRATIO（PRATIO@PLおよびPRATIO@PH）を補正する。ステップＳ３０６において、RATIO設定処理部２４６は、その補正されたERATIOおよびPRATIOを用いてP2INISET@WRに応じたERATIO@WRおよびPRATIO@WRを設定する。ステップＳ３０６の処理が終了すると、動作時キャリブレーション処理部２２２は、動作時キャリブレーション処理を終了する。
【０２６３】
次に、ステップＳ３０１乃至ステップＳ３０６の各処理の詳細について説明する。最初に、ステップＳ３０１において実行されるリード動作時制御電圧取り込み処理の流れの例を図３２のフローチャートを参照して説明する。必要に応じて図３３および図３４を参照して説明する。図３３は、リード動作時制御電圧取り込み処理の様子の例を示す模式図である。図３４は、リード動作時制御電圧取り込み処理の内容の詳細について説明する図である。
【０２６４】
動作時キャリブレーション処理のリード動作時制御電圧取り込み処理は、基本的に、初期キャリブレーション処理におけるリード動作時制御電圧取り込み処理と同様に行われる。ただし、動作時キャリブレーション処理の場合、光ディスク２１をトレースしながら行うので、精度を向上させるために、制御電圧VRDCの取り込みを複数回行う。
【０２６５】
つまり、VRDC抽出処理部２４１は、ステップＳ３２１乃至ステップＳ３２３の各処理を、図９のステップＳ２１乃至ステップＳ２３と同様に行う。図３４の枠４２１内に示されるように、制御電圧VRDCの取り込みを行う前の前処理は不要である。
【０２６６】
リード動作についてAPC制御が行われると、VRDC抽出処理部２４１は、ステップＳ３２４において、電子スイッチ（SW）１６３乃至加算器１６５、並びにADC３４を制御して、図１１のフローチャートを参照して説明した制御電圧抽出処理と同様の処理を実行し、制御電圧VWDCを、ノイズ成分を付加しながら予め定められた所定回数デジタル値に変換して抽出する。より具体的には、図３３の枠４１１内に示されるように、VRDC抽出処理部２４１がADC３４を制御して、ノイズ成分が付加された制御電圧VRDCを２００ｋSPSの速度でデジタル値化させる。
【０２６７】
このとき、VRDC抽出処理部２４１は、図３４の枠４２２内に示されるように、各値を設定する。つまり、通常時のリード動作と基本的に同様である。
【０２６８】
ADC３４が制御電圧VRDCを抽出すると、VRDC抽出処理部２４１は、図３３の枠４１２内や図３４の枠４２３内に示されるように、ADC３４によりデジタル値化された制御電圧VRDCを積算し、その積算値から平均値を算出し、その平均値を１０ビットに変換し、その値をRINISETに設定する。
【０２６９】
B1DAC１４２の指示値RINISETが算出されると、VRDC抽出処理部２４１は、処理を図３０のステップＳ３０１に戻し、ステップＳ３０２以降の処理を実行させる。
【０２７０】
次に、図３０のステップＳ３０２において実行されるPL校正処理の詳細について、図３５のフローチャートを参照して説明する。必要に応じて、図３６および図３７を参照して説明する。図３６は、PL校正処理の様子の例を示す模式図である。図３７は、PL校正処理の内容の詳細について説明する図である。
【０２７１】
PL校正処理部２４２は、ADC３４による制御電圧VWDCの取り込みを行う前の前処理として、ステップＳ３４１において、C1DAC１５５の指示値ERATIOに、前回のPL校正処理において算出されたERATIO@PLを設定し、ステップＳ３４２において、C2DAC１５６の指示値PRATIOに前回のPL校正処理において算出されたPRATIO@PLを設定する。
【０２７２】
より具体的には、図３７の枠４４１内に示されるように、前回のPL校正処理において算出されたERATIO@PLおよびPRATIO@PLが四捨五入されて整数に変換される。なお、ERATIO＠PLおよびPRATIO@PLは、前回の校正処理において同様に求められた値を保持するようにしてもよいし、前回の校正処理において取り込まれた値を保持するようにし、今回の校正処理において、その保持した値から算出するようにしてもよい。
【０２７３】
図３５に戻り、PL校正処理部２４２は、ADC３４による制御電圧VWDCの取り込みを行う前の前処理として、ステップＳ３４３において、目標値をPLとするようにA1DAC１３３の指示値をEPWRに設定し、ステップＳ３４４において、目標値をPLとするようにA2DAC１５１の指示値をP2PWRに設定する。
【０２７４】
より具体的には、図３７の枠４４１内に示されるように、PL校正処理部２４２は、目標値EPWRのPLに相当する値をP2L/P2H‐OP添付データから計算して設定し、目標値P2PWRのPLに相当する値をP2L/P2H‐OP添付データから計算して設定する。
【０２７５】
前処理が終了すると、PL校正処理部２４２は、次に、ステップＳ３４５において、クールチャンネルとイレースチャンネルをオンにし、ステップＳ３４６において、書き込み処理時のイレースチャンネルについてAPC制御を行う。
【０２７６】
ステップＳ３４７において、PL校正処理部２４２は、図３６の吹き出し４３１に示されるように、イレースチャンネルにおける制御電圧VWDCのレベルの評価のために、制御電圧VWDCを所定回数デジタル値に変換してEINTMONとして抽出する。この処理の詳細な流れについては後述する。
【０２７７】
実際には、PL校正処理部２４２は、図３６の吹き出し４３２に示されるように、ADC３４に制御電圧VWDC（ノイズ成分を含んでいてもよい）を繰り返し取得させるスクリプタを、処理対象のRUBの先頭の、BLKINTのタイミングで起動するのみである。スクリプタは、例えば、２００ｋSPSの速度で制御電圧VWDCをデジタル値化する。
【０２７８】
ADC３４の出力デジタル値EINTMONを取り込むと、PL校正処理部２４２は、ステップＳ３４８において、今度は、クールチャンネルとピークチャンネルをオンにする。つまり、オンにするチャンネルを、イレースチャンネルからピークチャンネルに切り替える。なお、ステップＳ３４８以降もAPC制御処理は継続する。つまり、ステップＳ３４８におけるチャンネルの切り替えにより、イレースチャンネルに関するAPC制御からピークチャンネルに関するAPC制御へと切り替わる。
【０２７９】
ステップＳ３４９において、PL校正処理部２４２は、図３６の吹き出し４３３に示されるように、ピークチャンネルにおける制御電圧VWDCのレベルの評価のために、制御電圧VWDCを所定回数デジタル値に変換してPINTMONとして抽出する。この処理の詳細な流れについては後述する。
【０２８０】
実際には、PL校正処理部２４２は、図３６の吹き出し４３２に示されるように、ADC３４に制御電圧VWDC（ノイズ成分を含んでいてもよい）を繰り返し取得させるスクリプタを、処理対象のRUBの先頭の、BLKINTのタイミングで起動するのみである。スクリプタは、例えば、２００ｋSPSの速度で制御電圧VWDCをデジタル値化する。
【０２８１】
EINTMONおよびPINTMONを抽出すると、PL校正処理部２４２は、ステップＳ３５０において、抽出したデジタル値群を用いて目標値をPLとするときのEINTMON（EINTMON@PL）を求め、ステップＳ３５１において、抽出したデジタル値群を用いて目標値をPLとするときのPINTMON（PINTMON@PL）を求める。
【０２８２】
より具体的には、PL校正処理部２４２は、図３７の枠４４２に示されるように、抽出されたEINTMONの平均値を四捨五入した値を求め、その値をEINTMON@PLとする。同様に、PL校正処理部２４２は、抽出されたPINTMONの平均値を四捨五入した値を求め、その値をPINTMON@PLとする。
【０２８３】
以上のようにしてEINTMON@PLおよびPINTMON@PLを算出すると、PL校正処理部２４２は、PL校正処理を終了し、処理を図３０のステップＳ３０２に戻し、ステップＳ３０３以降の処理を実行させる。すなわち、所定時間待機された後、PH校正処理が開始される。
【０２８４】
次に、図３５のステップＳ３４７において実行される制御電圧抽出処理の詳細な流れの例を図３８のフローチャートを参照して説明する。
【０２８５】
図３８に示されるように、電子スイッチ（SW）１６３は、PL校正処理部２４２に制御され、ステップＳ３６１において、ADC３４に抽出させる制御電圧として制御電圧VWDCを選択する。ステップＳ３６２において、加算器１６５は、PL校正処理部２４２に制御され、ノイズ発生回路１６４において発生したノイズ成分を、制御電圧VWDCに加算する。ステップＳ３６３において、ADC３４は、PL校正処理部２４２に制御され、加算器１６５より供給されるノイズ成分が付加された制御電圧VWDCをデジタル値に変換する。ステップＳ３６５において、PL校正処理部２４２は、デジタル値に変換する処理を、所定回数繰り返したか否かを判定し、繰り返していないと判定した場合、処理をステップＳ３６２に戻し、それ以降の処理を繰り返す。ステップＳ３６２乃至ステップＳ３６４の各処理が所定の回数繰り返され、ステップＳ３６４において所定回数繰り返されたと判定した場合、PL校正処理部２４２は、制御電圧抽出処理を終了し、処理を図３５のステップＳ３４７に戻し、ステップＳ３４８以降の処理を実行させる。
【０２８６】
なお、図３５のステップＳ３４９において実行される制御電圧抽出処理も、同様に実行される。
【０２８７】
次に、図３０のステップＳ３０４において実行されるPH校正処理の詳細について、図３９のフローチャートを参照して説明する。必要に応じて、図４０および図４１を参照して説明する。図４０は、PH校正処理の様子の例を示す模式図である。図４１は、PH校正処理の内容の詳細について説明する図である。
【０２８８】
PH校正処理部２４４は、ADC３４による制御電圧VWDCの取り込みを行う前の前処理として、ステップＳ３７１において、C1DAC１５５の指示値ERATIOに、前回のPH校正処理において算出されたERATIO@PHを設定し、ステップＳ３７２において、C2DAC１５６の指示値PRATIOに前回のPH校正処理において算出されたPRATIO@PHを設定する。
【０２８９】
より具体的には、図４１の枠４６１内に示されるように、前回のPH校正処理において算出されたERATIO@PHおよびPRATIO@PHが四捨五入されて整数に変換される。なお、ERATIO@PHおよびPRATIO@PHは、前回の校正処理において同様に求められた値を保持するようにしてもよいし、前回の校正処理において取り込まれた値を保持するようにし、今回の校正処理において、その保持した値から算出するようにしてもよい。
【０２９０】
図３９に戻り、PH校正処理部２４４は、ADC３４による制御電圧VWDCの取り込みを行う前の前処理として、ステップＳ３７３において、目標値をPHとするようにA1DAC１３３の指示値をEPWRに設定し、ステップＳ３７４において、目標値をPHとするようにA2DAC１５１の指示値をP2PWRに設定する。
【０２９１】
より具体的には、図４１の枠４６１内に示されるように、PH校正処理部２４４は、目標値EPWRのPHに相当する値をP2L/P2H‐OP添付データから計算して設定し、目標値P2PWRのPHに相当する値をP2L/P2H‐OP添付データから計算して設定する。
【０２９２】
前処理が終了すると、PH校正処理部２４４は、次に、ステップＳ３７５において、クールチャンネルとイレースチャンネルをオンにし、ステップＳ３７６において、書き込み処理時のイレースチャンネルについてAPC制御を行う。
【０２９３】
ステップＳ３７７において、PH校正処理部２４４は、図４０の吹き出し４５１に示されるように、イレースチャンネルにおける制御電圧VWDCのレベルの評価のために、図３８のフローチャートを参照して説明したように、制御電圧抽出処理を行い、制御電圧VWDCを所定回数デジタル値に変換してEINTMONとして抽出する。
【０２９４】
実際には、PH校正処理部２４４は、図４０の吹き出し４５２に示されるように、ADC３４に制御電圧VWDC（ノイズ成分を含んでいてもよい）を繰り返し取得させるスクリプタを、処理対象のRUBの先頭の、BLKINTのタイミングで起動するのみである。スクリプタは、例えば、２００ｋSPSの速度で制御電圧VWDCをデジタル値化する。
【０２９５】
ADC３４の出力デジタル値EINTMONを取り込むと、PH校正処理部２４４は、ステップＳ３７８において、今度は、クールチャンネルとピークチャンネルをオンにする。つまり、オンにするチャンネルを、イレースチャンネルからピークチャンネルに切り替える。なお、ステップＳ３７８以降もAPC制御処理は継続する。つまり、ステップＳ３７８におけるチャンネルの切り替えにより、イレースチャンネルに関するAPC制御からピークチャンネルに関するAPC制御へと切り替わる。
【０２９６】
ステップＳ３７９において、PH校正処理部２４４は、図３８に示される制御電圧抽出処理と同様の制御電圧抽出処理を実行し、図４０の吹き出し４５３に示されるように、ピークチャンネルにおける制御電圧VWDCのレベルの評価のために、制御電圧VWDCを所定回数デジタル値に変換してPINTMONとして抽出する。
【０２９７】
実際には、PH校正処理部２４４は、図４０の吹き出し４５２に示されるように、ADC３４に制御電圧VWDC（ノイズ成分を含んでいてもよい）を繰り返し取得させるスクリプタを、処理対象のRUBの先頭の、BLKINTのタイミングで起動するのみである。スクリプタは、例えば、２００ｋSPSの速度で制御電圧VWDCをデジタル値化する。
【０２９８】
EINTMONおよびPINTMONを抽出すると、PH校正処理部２４４は、ステップＳ３８０において、抽出したデジタル値群を用いて目標値をPHとするときのEINTMON（EINTMON@PH）を求め、ステップＳ３８１において、抽出したデジタル値群を用いて目標値をPHとするときのPINTMON（PINTMON@PH）を求める。
【０２９９】
より具体的には、PH校正処理部２４４は、図４１の枠４６２に示されるように、抽出されたEINTMONの平均値を四捨五入した値を求め、その値をEINTMON@PLとする。同様に、PH校正処理部２４４は、抽出されたPINTMONの平均値を四捨五入した値を求め、その値をPINTMON@PLとする。
【０３００】
以上のようにしてEINTMON@PHおよびPINTMON@PHを算出すると、PH校正処理部２４４は、PH校正処理を終了し、処理を図３０のステップＳ３０４に戻し、ステップＳ３０５以降の処理を実行させる。
【０３０１】
RATIO補正処理部２４５は、ステップＳ３０５において、初期キャリブレーション処理のステップＳ６（イレースチャンネル２点校正フェーズ２処理）やステップＳ７（ピークチャンネル２点校正フェーズ２処理）の場合と同様に、式（１１）を用いてERATIO@PLを補正して最新の値に更新し、式（１２）を用いてERATIO@PHを補正して最新の値に更新し、式（１４）を用いてPRATIO@PLを補正して最新の値に更新し、式（１５）を用いてPRATIO@PHを補正して最新の値に更新する。
【０３０２】
そして、RATIO設定処理部２４６は、ステップＳ３０６において、初期キャリブレーション処理のステップＳ８の場合と同様に、式（１３）を用いてERATIO@WRを算出して設定し、式（１６）を用いてPRATIO@WRを算出して設定する。
【０３０３】
以上のように、動作時キャリブレーション処理部２２２は、光ディスク２１をトレース中に校正処理を行うことができる。
【０３０４】
なお、以上においては、クールチャンネル、イレースチャンネル、およびピークチャンネルの制御の校正において、所定の２点（PLおよびPH）を目標値としてAPCを実行し、その２点の結果から、目標値と制御電圧の関係を求め、その関係に基づいて所望の目標値に対する制御電圧を算出する２点校正処理を行うように説明したが、校正処理の際に制御電圧を求める目標値の数は複数であればよく、例えば、３つ以上の目標値について制御電圧を求めるようにしてもよい。
【０３０５】
また、以上においては、目標値がPLの場合とPHの場合とで制御電圧をデジタル値として抽出し、横軸を目標値とし、縦軸を抽出結果（D/Aコンバータの指示値）とするグラフにおいて、抽出した２点を直線で結び、その直線上において所望の目標値に対するD/Aコンバータの指示値を求めるように説明したが、この、目標値とA/Dコンバータの指示値との関係を表わす直線は、どのような方法で求めるようにしてもよく、例えば最小二乗法により求めるようにしてもよい。また、目標値とA/Dコンバータの指示値との関係は、直線に限らず、曲線で表わすようにしてもよい。
【０３０６】
なお以上においては、光ディスクドライブ１０について説明したが、本発明は、レーザ光の発光パワーを制御するAPCシステムを有するものであれば、どのような装置またはシステムにも適用することができる。
【０３０７】
以上のように、校正処理において、抽出対象の制御電圧を低ビットのA/Dコンバータによって多数回抽出し、その平均値を高ビット化することにより、製造コストを増大させずに高精度な校正処理を実現することができる。
【０３０８】
また、制御電圧にノイズを付加してから低ビットのA/Dコンバータによって多数回抽出するようにすることにより、制御電圧のばらつきが小さい場合でも、抽出結果を高ビット化することができる。
【０３０９】
なお、以上においては、光ディスクドライブ装置に適用する場合について説明したが、本発明は、レーザ光の発光出力のパワーを制御する装置であればどのような装置であっても適用可能である。
【０３１０】
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、例えば、図４２に示されるようなパーソナルコンピュータとして構成されるようにしてもよい。
【０３１１】
図４２において、パーソナルコンピュータ５００のCPU５０１は、ROM５０２に記憶されているプログラム、または記憶部５１３からRAM５０３にロードされたプログラムに従って各種の処理を実行する。RAM５０３にはまた、CPU５０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０３１２】
CPU５０１、ROM５０２、およびRAM５０３は、バス５０４を介して相互に接続されている。このバス５０４にはまた、入出力インタフェース５１０も接続されている。
【０３１３】
入出力インタフェース５１０には、キーボード、マウスなどよりなる入力部５１１、CRT（Cathode Ray Tube）やLCD（Liquid Crystal Display）などよりなるディスプレイ、並びにスピーカなどよりなる出力部５１２、ハードディスクなどより構成される記憶部５１３、モデムなどより構成される通信部５１４が接続されている。通信部５１４は、インターネットを含むネットワークを介しての通信処理を行う。
【０３１４】
入出力インタフェース５１０にはまた、必要に応じてドライブ５１５が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア５２１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部５１３にインストールされる。
【０３１５】
上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
【０３１６】
この記録媒体は、例えば、図４２に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されている磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM（Compact Disc - Read Only Memory）,DVD（Digital Versatile Disc）を含む）、光磁気ディスク（MD（Mini Disc）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア５２１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROM５０２や、記憶部５１３に含まれるハードディスクなどで構成される。
【０３１７】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０３１８】
また、本明細書において、システムとは、複数のデバイス（装置）により構成される装置全体を表すものである。
【０３１９】
なお、以上において、１つの装置として説明した構成を分割し、複数の装置として構成するようにしてもよい。逆に、以上において複数の装置として説明した構成をまとめて１つの装置として構成されるようにしてもよい。また、各装置の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置の構成の一部を他の装置の構成に含めるようにしてもよい。つまり、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０３２０】
【図１】本発明を適用した光ディスクドライブの主な構成例を示すブロック図である。
【図２】図１の光学ヘッド部の詳細な構成例を説明する図である。
【図３】CPUが有する校正処理に関する機能を示す機能ブロック図である。
【図４】電流の積み上げの様子を説明する図である。
【図５】図２に示される構成例における動作を説明する図である。
【図６】図２に示される構成例における動作を説明する図である。
【図７】初期キャリブレーション処理の流れの例を説明するフローチャートである。
【図８】初期キャリブレーション処理の流れの例を説明する模式図である。
【図９】リード動作時制御電圧取り込み処理の流れの例を説明するフローチャートである。
【図１０】リード動作時制御電圧取り込み処理実行時の、光学ヘッド部の動作の様子の例を示す図である。
【図１１】制御電圧抽出処理の流れの例を説明するフローチャートである。
【図１２】多数回サンプリングを行う場合のAD値の例を示す図である。
【図１３】ばらつきが小さい場合の多数回サンプリングを行う場合のAD値の例を示す図である。
【図１４】バラツキの差による分解能の差を示す図である。
【図１５】クールチャンネル２点校正処理の流れの例を説明するフローチャートである。
【図１６】クールチャンネル２点校正処理実行時の、光学ヘッド部の動作の様子の例を示す図である。
【図１７】初期キャリブレーション処理の、リード動作時制御電圧取り込み処理と、クールチャンネル２点校正処理の様子を示す模式図である。
【図１８】目標値とP1INTMONとの関係を示すグラフである。
【図１９】フルスケール評価処理の流れの例を説明するフローチャートである。
【図２０】光学ヘッド部の各部の、イレースチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【図２１】光学ヘッド部の各部の、ピークチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【図２２】イレースチャンネル２点校正フェーズ１処理の流れの例を説明するフローチャートである。
【図２３】乗せ換えの例を示す模式図である。
【図２４】ピークチャンネル２点校正フェーズ１処理の流れの例を説明するフローチャートである。
【図２５】イレースチャンネル２点校正フェーズ２処理の流れの例を説明するフローチャートである。
【図２６】ピークチャンネル２点校正フェーズ２処理の流れの例を説明するフローチャートである。
【図２７】ERATIO@WRの算出方法について説明する図である。
【図２８】目標値とEINTMONとの関係を示すグラフである。
【図２９】PRATIO@WRの算出方法について説明する図である。
【図３０】動作時キャリブレーション処理の流れの例を説明するフローチャートである。
【図３１】動作時キャリブレーション処理の流れの例を説明する模式図である。
【図３２】リード動作時制御電圧取り込み処理の流れの例を説明するフローチャートである。
【図３３】リード動作時制御電圧取り込み処理の様子の例を示す模式図である。
【図３４】リード動作時制御電圧取り込み処理の内容の詳細について説明する図である。
【図３５】PL校正処理の流れの例を説明するフローチャートである。
【図３６】PL校正処理の様子の例を示す模式図である。
【図３７】PL校正処理の内容の詳細について説明する図である。
【図３８】制御電圧抽出処理の流れの例を説明するフローチャートである。
【図３９】PH校正処理の流れの例を説明するフローチャートである。
【図４０】PH校正処理の様子の例を示す模式図である。
【図４１】PH校正処理の内容の詳細について説明する図である。
【図４２】本発明を適用したパーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
【０３２１】
１０  光ディスク，  １１  システムコントローラ，  ３１  CPU，  ３４  ADC，  ３５  DSP，  １１１  LD，  １１３  APC，  １１４  LDD，  １６３  電子スイッチ，  １６４  ノイズ発生回路，  １６５  加算器，  ２２１  初期キャリブレーション処理部，  ２２２  動作時キャリブレーション処理部，  ２３１  VRDC抽出処理部，  ２３２  クールチャンネル２点校正処理部，  ２３３  フルスケール評価処理部，  ２３４  イレースチャンネル２点校正フェーズ１処理部，  ２３５  ピークチャンネル２点校正フェーズ１処理部，  ２３６  イレースチャンネル２点校正フェーズ２処理部，  ２３７  ピークチャンネル２点校正フェーズ２処理部，  ２３８  RATIO設定処理部，  ２４１  VRDC抽出処理部，  ２４２  PL校正処理部，  ２４３  待機処理部，  ２４４  PH校正処理部，  ２４５  RATIO補正処理部，  ２４６  RATIO設定処理部
【図１】
2009087511.tif 000019
【図２】
2009087511.tif 000020
【図３】
2009087511.tif 000021
【図４】
2009087511.tif 000022
【図５】
2009087511.tif 000023
【図６】
2009087511.tif 000024
【図７】
2009087511.tif 000025
【図８】
2009087511.tif 000026
【図９】
2009087511.tif 000027
【図１０】
2009087511.tif 000028
【図１１】
2009087511.tif 000029
【図１２】
2009087511.tif 000030
【図１３】
2009087511.tif 000031
【図１４】
2009087511.tif 000032
【図１５】
2009087511.tif 000033
【図１６】
2009087511.tif 000034
【図１７】
2009087511.tif 000035
【図１８】
2009087511.tif 000036
【図１９】
2009087511.tif 000037
【図２０】
2009087511.tif 000038
【図２１】
2009087511.tif 000039
【図２２】
2009087511.tif 000040
【図２３】
2009087511.tif 000041
【図２４】
2009087511.tif 000042
【図２５】
2009087511.tif 000043
【図２６】
2009087511.tif 000044
【図２７】
2009087511.tif 000045
【図２８】
2009087511.tif 000046
【図２９】
2009087511.tif 000047
【図３０】
2009087511.tif 000048
【図３１】
2009087511.tif 000049
【図３２】
2009087511.tif 000050
【図３３】
2009087511.tif 000051
【図３４】
2009087511.tif 000052
【図３５】
2009087511.tif 000053
【図３６】
2009087511.tif 000054
【図３７】
2009087511.tif 000055
【図３８】
2009087511.tif 000056
【図３９】
2009087511.tif 000057
【図４０】
2009087511.tif 000058
【図４１】
2009087511.tif 000059
【図４２】
2009087511.tif 000060