(57)【要約】【課題】従来の配線パターンでは、高電圧が印加される駆動電源線と高電位電源供給線との間にダスト等に起因する層間ショートの可能性が高い。【解決手段】高電位と低電位の２種類の電源電位により画素回路の発光状態と非発光状態を行単位で制御する方式の表示パネルに、電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する駆動電源線に供給する電源線用駆動回路と、電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、駆動電源線と交差しない位置に配線された高電位電源供給線と、電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線とを配置する。【選択図】図１０
2009014796.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部に行列配置され、アクティブマトリクス駆動方式によりＥＬ素子を駆動制御する画素回路と、
前記画素アレイ部の画素回路と列単位で接続され、各画素回路に対応する画素データを列単位で供給する列数分の信号線と、
前記画素アレイ部の画素回路と行単位で接続され、各画素回路への画素データの書き込みタイミングを行単位で制御する行数分の走査線と、
前記画素アレイ部の画素回路と行単位で接続され、高電位と低電位の２種類の電源電位により画素回路の発光状態と非発光状態を行単位で制御する行数分の駆動電源線と、
前記画素アレイ部の全ての画素回路に共通に接続され、低電位の電源電位を固定的に供給する共通電源線と、
電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する前記駆動電源線に供給する電源線用駆動回路と、
前記電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、前記駆動電源線と交差しない位置に配線された高電位電源供給線と、
前記電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線と
を有することを特徴とするＥＬ表示パネル。
【請求項２】
請求項１に記載のＥＬ表示パネルにおいて、
前記高電位電源供給線は、前記電源線用駆動回路の出力段バッファより前段側に形成される
ことを特徴とするＥＬ表示パネル。
【請求項３】
請求項１に記載のＥＬ表示パネルにおいて、
前記高電位電源供給線は、前記電源線用駆動回路の出力段バッファの上層位置に多層配線される
ことを特徴とするＥＬ表示パネル。
【請求項４】
請求項１に記載のＥＬ表示パネルにおいて、
前記高電位電源供給線は、前記電源線用駆動回路の出力段バッファの出力端と前記駆動電源線との接続線路上に形成される
ことを特徴とするＥＬ表示パネル。
【請求項５】
請求項１に記載のＥＬ表示パネルにおいて、
前記高電位電源供給線は、前記低電位電源供給線と重畳するように多層配線される
ことを特徴とするＥＬ表示パネル。
【請求項６】
画素アレイ部に行列配置され、アクティブマトリクス駆動方式によりＥＬ素子を駆動制御する画素回路と、
前記画素アレイ部の画素回路と列単位で接続され、各画素回路に対応する画素データを列単位で供給する列数分の信号線と、
前記画素アレイ部の画素回路と行単位で接続され、各画素回路への画素データの書き込みタイミングを行単位で制御する行数分の走査線と、
前記画素アレイ部の画素回路と行単位で接続され、高電位と低電位の２種類の電源電位により画素回路の発光状態と非発光状態を行単位で制御する行数分の駆動電源線と、
前記画素アレイ部の全ての画素回路に共通に接続され、高電位の電源電位を固定的に供給する共通電源線と、
電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する前記駆動電源線に供給する電源線用駆動回路と、
前記電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線であって、前記駆動電源線と交差しない位置に配線された低電位電源供給線と、
前記電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、前記駆動電源線と交差しない位置に配線された高電位電源供給線と
を有することを特徴とするＥＬ表示パネル。
【請求項７】
請求項６に記載のＥＬ表示パネルにおいて、
前記低電位電源供給線は、前記電源線用駆動回路の出力段バッファより前段側に形成される
ことを特徴とするＥＬ表示パネル。
【請求項８】
請求項６に記載のＥＬ表示パネルにおいて、
前記低電位電源供給線は、前記電源線用駆動回路の出力段バッファの上層位置に多層配線される
ことを特徴とするＥＬ表示パネル。
【請求項９】
請求項６に記載のＥＬ表示パネルにおいて、
前記低電位電源供給線は、前記電源線用駆動回路の出力段バッファの出力端と前記駆動電源線との接続線路上に形成される
ことを特徴とするＥＬ表示パネル。
【請求項１０】
請求項６に記載のＥＬ表示パネルにおいて、
前記低電位電源供給線は、前記高電位電源供給線と重畳するように多層配線される
ことを特徴とするＥＬ表示パネル。
【請求項１１】
表示パネル部に駆動用の電源電位を供給する電源線駆動装置であって、
電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する駆動電源線に供給する電源線用駆動回路と、
前記電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、前記駆動電源線と交差しない位置に配線された高電位電源供給線と、
前記電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線と
を有することを特徴とする電源線駆動装置。
【請求項１２】
表示パネル部に駆動用の電源電位を供給する電源線駆動装置であって、
電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する駆動電源線に供給する電源線用駆動回路と、
前記電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線であって、前記駆動電源線と交差しない位置に配線された低電位電源供給線と、
前記電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、前記駆動電源線と交差しない位置に配線された高電位電源供給線と
を有することを特徴とする電源線駆動装置。
【請求項１３】
アクティブマトリクス駆動方式によりＥＬ素子を駆動制御する画素回路を行列配置した画素アレイ部と、前記画素アレイ部の画素回路と列単位で接続され、各画素回路に対応する画素データを列単位で供給する列数分の信号線と、前記画素アレイ部の画素回路と行単位で接続され、各画素回路への画素データの書き込みタイミングを行単位で制御する行数分の走査線と、前記画素アレイ部の画素回路と行単位で接続され、高電位と低電位の２種類の電源電位により画素回路の発光状態と非発光状態を行単位で制御する行数分の駆動電源線と、前記画素アレイ部の全ての画素回路に共通に接続され、低電位の電源電位を固定的に供給する共通電源線とを有するＥＬ表示パネルと、
電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する前記駆動電源線に供給する電源線用駆動回路と、前記電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、前記駆動電源線と交差しない位置に配線された高電位電源供給線と、前記電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線とを有する電源線駆動部と、
システム制御部と、
前記システム制御部に対する操作入力部と
ことを特徴とする電子機器。
【請求項１４】
アクティブマトリクス駆動方式によりＥＬ素子を駆動制御する画素回路を行列配置した画素アレイ部と、前記画素アレイ部の画素回路と列単位で接続され、各画素回路に対応する画素データを列単位で供給する列数分の信号線と、前記画素アレイ部の画素回路と行単位で接続され、各画素回路への画素データの書き込みタイミングを行単位で制御する行数分の走査線と、前記画素アレイ部の画素回路と行単位で接続され、高電位と低電位の２種類の電源電位により画素回路の発光状態と非発光状態を行単位で制御する行数分の駆動電源線と、前記画素アレイ部の全ての画素回路に共通に接続され、高電位の電源電位を固定的に供給する共通電源線とを有するＥＬ表示パネルと、
電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する前記駆動電源線に供給する電源線用駆動回路と、前記電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線であって、前記駆動電源線と交差しない位置に配線された低電位電源供給線と、前記電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、前記駆動電源線と交差しない位置に配線された高電位電源供給線とを有する電源線駆動部と、
システム制御部と、
前記システム制御部に対する操作入力部と
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、ＥＬ表示パネルの歩留まりを向上する技術に関し、例えばＥＬ表示パネル、電源線駆動装置及び電子機器としての側面を有する。なお、ＥＬ表示パネルは、ＥＬ（Electro Luminescence）素子をガラスその他の基体上に行列配置した自発光型の表示装置をいう。
【背景技術】
【０００２】
近年、有機ＥＬ素子を行列配置した有機ＥＬパネルが注目されている。有機ＥＬパネルは、軽量化や薄膜化が容易なだけでなく動画表示特性に優れるためである。
【０００３】
現在、有機ＥＬパネルの駆動方式は、パッシブマトリクス駆動方式とアクティブマトリクス駆動方式の２つが存在する。中でも、画素回路毎にアクティブ素子（薄膜トランジスタ）と保持容量を配置するアクティブマトリクス駆動方式を採用した有機ＥＬパネルの開発が盛んに進められている。
【０００４】
以下に、この種の駆動方式に対応する表示パネルの文献例を示す。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−０２９７９１号公報
【特許文献４】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
文献例にも示すように、アクティブマトリクス駆動方式にも様々な駆動方式が存在する。この明細書では、画素回路に電源電位を供給する２本の電源線のうち一方を２値駆動することにより、有機ＥＬ素子の点灯状態と非発光状態を制御する駆動方式について説明する。
【０００６】
図１に、この種の画素回路例を示す。画素回路１は、２つのＮ型薄膜トランジスタＴ１及びＴ２で構成される。このうち、薄膜トランジスタＴ１は、信号線電圧Ｖｓｉｇの記憶容量Ｃｓへの書き込みを制御するスイッチングトランジスタである。
【０００７】
一方、薄膜トランジスタＴ２は、記憶容量Ｃｓの保持電圧Ｖｇｓに応じた大きさの駆動電流Ｉdsを有機ＥＬ素子Ｄ１に供給する駆動トランジスタである。
薄膜トランジスタＴ１及びＴ２は、それぞれ以下のように信号線と接続される。
【０００８】
薄膜トランジスタＴ１のゲート電極は、信号線電位の書き込みタイミングを与える走査線ＳＣＮＬ（ｉ）(ｉは、行位置を示す通し番号)に接続される。図１では、書き込みタイミング信号をＳＣＮＬ（ｉ）で示す。
【０００９】
薄膜トランジスタＴ１の一方の主電極は信号線ＤＬ（ｊ）（ｊは、列位置を示す通し番号）と接続され、他方の主電極は薄膜トランジスタＴ２のゲート電極と記憶容量Ｃｓの電極とそれぞれ接続される。
【００１０】
駆動トランジスタＴ２の一方の主電極は駆動電源線ＤＳＬ（ｉ）（ｉは、行位置を示す通し番号）に接続され、他方の主電極は有機ＥＬ素子ＯＬＥＤの陽極（アノード電極）と接続される。図１では、駆動電源線ＤＳＬ（ｉ）に印加される高電位の電源電位（高電源電位ともいう。）をＶcc_H、低電位の電源電位（低電源電位ともいう）をＶcc_L1 で示す。
【００１１】
なお、有機ＥＬ素子ＯＬＥＤの陰極（カソード電極）は、共通電源線（接地線）に接続される。図１では、共通電源線に印加される低電位の電源電位をＶcc_L2 で示す。
ところで、有機ＥＬ素子ＯＬＥＤは電流駆動素子である。このため、発光動作中の駆動電源線ＤＳＬ（ｉ）には、１つの画素回路１に流れる電流Ｉを画素数倍（ｎ倍）した電流（Ｉ＊ｎ）を流すことが求められる。
【００１２】
このため、高電位の電源電位が供給される経路上に位置する駆動電源線ＤＳＬ（ｉ）の配線抵抗が小さい必要がある。仮に配線抵抗が大きいと、駆動電源線ＤＳＬ（ｉ）の間に降下電圧差が生じて走査線の位置に応じて輝度差が生じたり、電源線が発熱する問題が発生する。
【００１３】
また、有効表示領域を構成する走査線の段数をＶとすると、各駆動電源線ＤＳＬ（ｉ）に高電位の電源電位Ｖcc_Hを供給する高電位電源供給線には、１つの画素回路１に流れる電流Ｉの画素数倍（ｎ倍）を更に段数倍（Ｖ倍）した電流（Ｉ＊ｎ＊Ｖ）を流すことが求められる。
【００１４】
従って、駆動電源線ＤＳＬ（ｉ）と高電位電源供給線の両方は、配線抵抗を下げるために配線幅を大きくとることが技術的に必要となる。
これらの技術的要求を図２と図３を用いて説明する。因みに、図２は、画素回路１と電源線駆動回路３との接続関係を示す。図３は、駆動電源線ＤＳＬと電源線用駆動回路７（出力段バッファ回路）との接続部分の配線パターンである。
【００１５】
電源線駆動回路３は、電源線駆動パルスを１水平走査期間毎に次の走査線に転送するシフトレジスタ５とバッファ回路（入力段バッファ回路と出力段バッファ回路の２段構成）７とで構成される。
【００１６】
因みに、バッファ回路７を構成する２段のバッファ回路は、いずれもＣＭＯＳインバータ回路で構成される。図２の場合、ＰチャネルＭＯＳトランジスタは高電位電源供給線１１に接続され、ＮチャネルＭＯＳトランジスタは低電位電源供給線１３に接続される。
【００１７】
このため、電源線駆動パルスがＨレベルの場合には、高電源電位Ｖcc_Hが駆動電源線ＤＳＬ（ｉ）に供給され、電源線駆動パルスがＬレベルの場合には、低電源電位Ｖcc_Lが駆動電源線ＤＳＬ（ｉ）に供給される。
【００１８】
ところで、配線幅の広い駆動電源線ＤＳＬ（ｉ）と高電位電源供給線１１が交差するように配置されると、その交差面積は広くなる。しかも、この交差は、全ての駆動電源線ＤＳＬ（ｉ）について出現する。従って、１つの交差面積をＳとすると、有機ＥＬパネル全体の交差面積はＳ＊Ｖ（Ｖは走査線の段数又は垂直解像度数）と非常に大きくなってしまう。
【００１９】
このように、交差面積の増大を避け得ない図３に示す配線パターンでは、ダスト等に起因する層間ショートの可能性が高くなってしまう問題がある。このため、有機ＥＬパネルの欠陥率が上昇する可能性がある。この他、交差部分に寄生する容量が大きくなり、駆動電源線ＤＳＬ（ｉ）の電位波形の歪が大きくなる。
【課題を解決するための手段】
【００２０】
（１）レイアウトパターン１
そこで、発明者らは、
（ａ）画素アレイ部に行列配置され、アクティブマトリクス駆動方式によりＥＬ素子を駆動制御する画素回路と、
（ｂ）画素アレイ部の画素回路と列単位で接続され、各画素回路に対応する画素データを列単位で供給する列数分の信号線と、
（ｃ）画素アレイ部の画素回路と行単位で接続され、各画素回路への画素データの書き込みタイミングを行単位で制御する行数分の走査線と、
（ｄ）画素アレイ部の画素回路と行単位で接続され、高電位と低電位の２種類の電源電位により画素回路の発光状態と非発光状態を行単位で制御する行数分の駆動電源線と、
（ｅ）画素アレイ部の全ての画素回路に共通に接続され、低電位の電源電位を固定的に供給する共通電源線と、
（ｆ）電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する前記駆動電源線に供給する電源線用駆動回路と、
（ｇ）電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、駆動電源線と交差しない位置に配線された高電位電源供給線と、
（ｈ）電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線と
を有するＥＬ表示パネルを提案する。
【００２１】
（２）レイアウトパターン２
また、発明者らは、
（ａ）画素アレイ部に行列配置され、アクティブマトリクス駆動方式によりＥＬ素子を駆動制御する画素回路と、
（ｂ）画素アレイ部の画素回路と列単位で接続され、各画素回路に対応する画素データを列単位で供給する列数分の信号線と、
（ｃ）画素アレイ部の画素回路と行単位で接続され、各画素回路への画素データの書き込みタイミングを行単位で制御する行数分の走査線と、
（ｄ）画素アレイ部の画素回路と行単位で接続され、高電位と低電位の２種類の電源電位により画素回路の発光状態と非発光状態を行単位で制御する行数分の駆動電源線と、
（ｅ）画素アレイ部の全ての画素回路に共通に接続され、高電位の電源電位を固定的に供給する共通電源線と、
（ｆ）電源線駆動パルスに基づいて、高電位の電源電位及び低電位の電源電位のいずれか一方を対応する前記駆動電源線に供給する電源線用駆動回路と、
（ｇ）電源線用駆動回路に低電位の電源電位を供給する低電位電源供給線であって、駆動電源線と交差しない位置に配線された低電位電源供給線と、
（ｈ）電源線用駆動回路に高電位の電源電位を供給する高電位電源供給線であって、駆動電源線と交差しない位置に配線された高電位電源供給線と
を有するＥＬ表示パネルを提案する。
【発明の効果】
【００２２】
発明者の提案するレイアウトパターンの採用により、高電位電源と低電位電源とで２値的に駆動制御される駆動電源線と高電位電源供給線との交差を無くすことができる。これにより、同配線間の交差面積を大きく減少することができる。その効果として、ダスト等に起因する層間ショートの可能性が非常に小さくなり、ＥＬパネルの歩留まりを格段に向上することができる。
【発明を実施するための最良の形態】
【００２３】
以下、アクティブマトリクス駆動型の有機ＥＬパネルについて説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００２４】
（Ａ）有機ＥＬパネルの構造
図４に、画素回路１に電源電位を供給する２本の電源線のうち一方を２値駆動することにより、画素回路１のアクティブマトリクス駆動を実現する有機ＥＬパネルの構造例を示す。
【００２５】
有機ＥＬパネル２１は、画素アレイ部２３、走査線駆動回路２５、電源線駆動回路２７（図２の符号３に対応する）及びデータ線駆動回路２９を主要な構成要素とする。
この形態例の場合、画素回路１を画面解像度に応じてマトリクス配置した画素アレイ部２３はカラー表示用であり、発光色の配列に従って有効画面内に配置される。
【００２６】
ただし、複数色の有機発光層を積層した構造を有する有機ＥＬ素子が画素回路１を構成する場合、１つの画素回路１が複数の発光色に対応する。
走査線駆動回路２５は、信号線ＤＬ（ｊ）に印加された信号電位の画素回路１への書き込みタイミングを行単位（走査線単位）で与える回路デバイスである。
【００２７】
なお、書き込みタイミング信号は、水平走査期間毎に次段の走査線ＳＣＮＬ（ｉ）に供給される。
電源線駆動回路２７は、駆動電源線ＤＳＬ（ｉ）を駆動制御する回路デバイスである。図２で説明したように、各走査線に対応するシフトレジスタ５と電源線用駆動回路７とで構成される。
【００２８】
なお、電源線駆動回路２７は、画素アレイ部２３と同じ基板上に一体に形成される場合だけでなく、有機ＥＬパネル２１とは独立したデバイスモジュールとして形成されることが考えられる。この電源線駆動回路２７の詳細な構成は後述する。
【００２９】
データ線駆動回路２９は、信号線ＤＬ（ｊ）を駆動制御する回路デバイスである。信号線ＤＬ（ｊ）に印加される信号電圧は、後述する補正動作用の閾値電圧Ｖｏや書き込みタイミング信号で指定される画素位置のデータ電圧Ｖｓｉｇである。
【００３０】
（Ｂ）画素回路の駆動動作
図５に、電源線を用いた画素回路１のアクティブマトリクス駆動例を示す。図５に示す駆動動作例では、駆動トランジスタとして動作する薄膜トランジスタＴ２の閾値補正動作と移動度補正動作も１水平走査期間（１Ｈ）内に実行する場合を示す。
【００３１】
なお図５は、時間軸を共通として、走査線ＳＣＮＬ（ｉ）、信号線ＤＬ（ｊ）、駆動電源線ＤＳＬ（ｉ）の電位変化を表している、また、これら電位変化に伴う薄膜トランジスタＴ２のゲート電位Ｖｇの変化とソース電位Ｖｓの変化も示す。また図５は、電位変化の遷移を便宜的に（Ａ）〜（Ｈ）の８つの期間に区分して表している。
【００３２】
（ｉ）発光期間
期間（Ａ）では、有機ＥＬ素子ＯＬＥＤが発光状態にある。この期間の後、線順次走査の新しいフィールドが開始される。
【００３３】
（ii）閾値補正準備期間
新しいフィールドが開始すると、期間（Ｂ）及び（Ｃ）に亘って閾値補正の準備が実行される。因みに、期間（Ｂ）において、有機ＥＬ素子ＯＬＥＤに対するドレイン電流の供給が停止される。これに伴い、有機ＥＬ素子ＯＬＥＤの発光は停止する。このとき、有機ＥＬ素子ＯＬＥＤの発光電圧Ｖelはゼロに近づくように推移する。
【００３４】
この発光電圧Ｖelの低下に伴い、薄膜トランジスタＴ２のソース電位Ｖｓは初期化用の低電源電位Ｖcc_Lとほぼ同じ電位に推移する。勿論、薄膜トランジスタＴ２のゲート電位Ｖｇも同様に低下する。なお、薄膜トランジスタＴ２のゲート電位Ｖｇは、続く期間（Ｃ）に信号線ＤＬ（ｊ）を通じて印加される基準電位Ｖｏに初期化される。
【００３５】
これら２つの初期化動作の実行により、保持容量Ｃｓの保持電圧の初期設定が完了する。すなわち、保持容量Ｃｓの保持電圧は、薄膜トランジスタＴ２の閾値電圧Ｖthより大きい電圧（Ｖｏ−Ｖcc_L）に初期設定される。これが閾値補正の準備動作である。
【００３６】
（iii）閾値補正動作
この後、期間（Ｄ）について閾値補正動作が開始される。この期間（Ｄ）でも、ゲート電位Ｖg には基準電位Ｖｏが与えられる。この状態で、駆動電源線ＤＳＬ（ｉ）には発光用の高電源電位Ｖcc_Hが印加される。
【００３７】
結果的に、ドレイン電流は保持容量Ｃｓを通じて信号線ＤＬ（ｊ）へと流れ、保持容量Ｃｓの保持電圧Ｖgsが減少する。これに伴い、薄膜トランジスタＴ２のソース電位Ｖｓが上昇する。
【００３８】
なお、保持容量Ｃｓの保持電圧Ｖgsの低下は、保持電圧Ｖgsが閾値電圧Ｖthに達して薄膜トランジスタＴ２がカットオフした時点で停止する。かくして、保持容量Ｃｓの保持電圧Ｖgsを薄膜トランジスタＴ２に固有の閾値電圧Ｖthに設定する閾値補正動作が完了する。
【００３９】
（iv）信号電位の書き込みと移動度の補正のための準備動作
閾値補正動作が完了すると、期間（Ｅ）及び（Ｆ）に亘って信号電位の書き込みと移動度補正のための準備動作が実行される。もっとも、この期間は省略も可能である。因みに、期間（Ｅ）では、走査線ＳＣＮＬ（ｉ）の駆動電位が低レベルに切り替えられ、薄膜トランジスタＴ２がフローティング状態に制御される。
【００４０】
また、期間（Ｆ）では、画素データに対応するデータ電圧Ｖｓｉｇが信号線ＤＬ（ｊ）に印加される。この期間（Ｆ）は、信号線ＤＬ（ｊ）に寄生する容量成分の影響による信号線電位の立ち上がりの遅れを考慮して配置されている。この期間の存在により、次の期間（Ｇ）では、信号線ＤＬ（ｊ）の電位が安定した状態で書き込みを開始できる。
【００４１】
（ｖ）信号電位の書き込み及び移動度の補正動作
期間（Ｇ）では、信号電位の書き込みと移動度の補正動作が実行される。すなわち、走査線ＳＣＮＬ（ｉ）の駆動電位が高レベルに切り替えられ、薄膜トランジスタＴ２のゲート電位にデータ電位Ｖｓｉｇが印加される。このデータ電位Ｖｓｉｇの印加に伴い、保持容量Ｃｓに保持される保持電圧ＶgsはＶｓｉｇ＋Ｖthに遷移する。このように、保持電圧Ｖgsは閾値電圧Ｖthよりも大きくなるので薄膜トランジスタＴ２はオン状態に切り替わる。
【００４２】
薄膜トランジスタＴ２がオン状態に切り替わると、ドレイン電流が有機ＥＬ素子ＯＬＥＤに流れ始める。ただし、ドレイン電流の流れ始めの段階では、有機ＥＬ素子ＯＬＥＤは未だカットオフ状態（ハイインピーダンス）にある。このため、ドレイン電流は、薄膜トランジスタＴ２の移動度に比例して、有機ＥＬ素子ＯＬＥＤの寄生容量Ｃ０を充電するように流れる。
【００４３】
この寄生容量Ｃ０の充電電圧ΔＶだけ、有機ＥＬ素子ＯＬＥＤの陽極電位（すなわち、薄膜トランジスタＴ２のソース電位Ｖｓ）は上昇する。この充電電圧ΔＶだけ保持容量Ｃｓの保持電圧Ｖgsは低下する。すなわち、保持電圧Ｖgsは、Ｖｓｉｇ＋Ｖth−ΔＶに変化する。このように、寄生容量Ｃ０の充電電圧ΔＶだけ保持電圧Ｖgsが補正される動作が移動度の補正動作に対応する。
【００４４】
なお、保持容量Ｃｓのブートストラップ動作により、薄膜トランジスタＴ２のゲート電位Ｖｇは、ソース電位Ｖｓの上昇量と同じだけ上昇する。もっとも、厳密には、ソース電位Ｖｓの上昇量にゲインｇ（＜１）を乗算して求められる電位値だけ上昇する。
【００４５】
（vi）発光期間
期間（Ｈ）では、走査線ＳＣＮＬ（ｉ）の駆動電位が低レベルに変更され、薄膜トランジスタＴ２のゲート電極がフローティング状態になる。このとき、薄膜トランジスタＴ２は、移動度補正後の保持電圧Ｖgs（＝Ｖｓｉｇ＋Ｖth−ΔＶ）に相当するドレイン電流を有機ＥＬ素子ＯＬＥＤに供給する。
【００４６】
これにより、有機ＥＬ素子ＯＬＥＤは発光を開始する。この際、有機ＥＬ素子ＯＬＥＤの陽極電位（薄膜トランジスタＴ２のソース電位Ｖｓ）は、ドレイン電流の大きさに応じた発光電圧Ｖelまで上昇する。
このとき、保持容量Ｃｓのブートストラップ動作により、駆動トランジスタＴ２のゲート電位Ｖｇは、やはり発光電圧Ｖelだけ上昇する。ソース電位Ｖｓの上昇量にゲインｇ（＜１）を乗算して求められる電位値だけ上昇する。
【００４７】
（Ｃ）画素回路内の接続状態と電位の変化
ここでは、図５で説明した各期間に対応する画素回路１内の電位状態の変化を模式的に説明する。ここでは、対応する期間と同じ符号を図番に付して示す。すなわち、図６Ａ〜図６Ｈを用いて説明する。なお、図６Ａ〜図６Ｈにおいては、サンプリングトランジスタとして動作する薄膜トランジスタＴ１をスイッチとして表記すると共に、有機ＥＬ素子ＯＬＥＤの寄生容量をＣ０として明示的に表記する。
【００４８】
（ｉ）発光期間
図６Ａは、図５の期間（Ａ）の動作状態に対応する。発光期間である期間（Ａ）では、駆動電源線ＤＳＬ（ｉ）に発光用の高電源電位Ｖcc_Hが印加される。このとき、薄膜トランジスタＴ２は、保持容量Ｃｓの保持電圧Ｖgs（＞Ｖth）に対応するドレイン電流Ｉdsを有機ＥＬ素子ＯＬＥＤに供給する。有機ＥＬ素子ＯＬＥＤの発光状態は期間（Ａ）の終了まで継続する。
【００４９】
（ii）閾値補正準備期間
図６Ｂは、図５の期間（Ｂ）の動作状態に対応する。期間（Ｂ）において、駆動電源線ＤＳＬ（ｉ）の電位は、発光用の高電源電位Ｖcc_Hから初期化用の低電源電位Ｖcc_Lに切り替え制御される。この切り替えにより、ドレイン電流Ｉdsの供給は遮断される。
【００５０】
結果的に、薄膜トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤの発光電圧Ｖelの低下に連動して低下する。そして、ソース電位Ｖｓは、駆動電源線ＤＳＬ（ｉ）に印加された低電源電位Ｖcc_Lとほぼ同じ電位にまで低下する。なお、低電源電位Ｖcc_Lは、信号線ＤＬ（ｊ）に印加される初期化用の基準電位Ｖｏよりも十分低い電位である。
【００５１】
図６Ｃは、図５の期間（Ｃ）の動作状態に対応する。期間（Ｃ）において、走査線ＣＳＮＬ（ｉ）の電位は高レベルに変化する。これにより、薄膜トランジスタＴ１がオン状態に制御され、薄膜トランジスタＴ２のゲート電位Ｖｇは、信号線ＤＬ（ｊ）に印加された初期化用の基準電位Ｖｏに設定される。
【００５２】
期間（Ｃ）の終了時、保持容量Ｃｓの保持電圧Ｖgsは、薄膜トランジスタＴ２の閾値電圧Ｖthより大きい電圧に初期設定される。この際、有機ＥＬ素子ＯＬＥＤのカソード電極が接続される共通電源線に高電位を印加し、有機ＥＬ素子ＯＬＥＤを逆バイアスする。これにより、ドレイン電流Ｉdsは、保持容量Ｃｓ及び薄膜トランジスタＴ１を通じて信号線ＤＬ（ｊ）へと流れる。
【００５３】
（iii）閾値補正動作
図６Ｄは、図５の期間（Ｄ）の動作状態に対応する。期間（Ｄ）において、駆動電源線ＤＳＬ（ｉ）の電位は、初期化用の低電源電位Ｖcc_Lから発光用の高電源電位Ｖcc_Hに遷移される。なお、サンプリング用の薄膜トランジスタＴ１はオン状態に維持される。
【００５４】
結果的に、薄膜トランジスタＴ２のゲート電位Ｖｇの初期化用の基準電位Ｖｏのまま、ソース電位Ｖｓだけが上昇を開始する。期間（Ｄ）の終了までのいずれかの時点で、保持容量Ｃｓの保持電圧Ｖgsは閾値電圧Ｖthとなる。これにより、薄膜トランジスタＴ１２はオフ動作する。この時点におけるソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖｏ）よりも閾値電圧Ｖthだけ低い電位となる。
【００５５】
（iv）信号電位の書き込みと移動度の補正のための準備動作
図６Ｅは、図５の期間（Ｅ）の動作状態に対応する。期間（Ｅ）において、走査線ＳＣＮＬ（ｉ）の電位は、低レベルに変化する。これにより、薄膜トランジスタＴ１がオフ状態に制御され、駆動トランジスタとしての薄膜トランジスタＴ２のゲート電極はフローティング状態になる。
【００５６】
ただし、薄膜トランジスタＴ２のカットオフ状態は維持される。従って、ドレイン電流Ｉdsは流れない。
図６Ｆは、図５の期間（Ｆ）の動作状態に対応する。期間（Ｆ）において、信号線ＤＬ（ｊ）の電位が初期化用の基準電位Ｖｏからデータ電位Ｖｓｉｇに変化する。もっとも、サンプリングトランジスタとして機能する薄膜トランジスタＴ１はオフ状態のままである。
【００５７】
（ｖ）信号電位の書き込み及び移動度の補正動作
図６Ｇは、図５の期間（Ｇ）の動作状態に対応する。期間（Ｇ）において、走査線ＳＣＮＬ（ｉ）の電位は、高レベルに変化する。これにより、サンプリングトランジスタＴ１１がオン状態に制御され、薄膜トランジスタＴ２のゲート電極は信号電位Ｖｓｉｇに遷移する。
【００５８】
また、期間（Ｇ）において、電源線ＤＳＬ（ｉ）が発光用の高電源電位Ｖcc_Hに変化する。結果的に、薄膜トランジスタＴ２がオン動作し、ドレイン電流Ｉdsが流れ始める。ただし、有機ＥＬ素子ＯＬＥＤは、始めカットオフ状態（ハイインピーダンス状態）にある。このため、ドレイン電流Ｉdsは、有機ＥＬ素子ＯＬＥＤではなく、図６Ｇに示すように、寄生容量Ｃｓに流れ込む。
【００５９】
寄生容量Ｃｓの充電に伴って薄膜トランジスタＴ２のソース電位Ｖｓが上昇を開始する。やがて、保持容量Ｃｓの保持電圧Ｖgsは、Ｖｓｉｇ＋Ｖth−ΔＶとなる。このように、信号電位Ｖｓｉｇのサンプリングと充電電圧ΔＶによる補正とが並行して実行される。なお、データ電位Ｖｓｉｇが大きいほどドレイン電流Ｉdsも大きくなり、充電電圧ΔＶの絶対値も大きくなる。
【００６０】
これにより、発光輝度レベルに応じた移動度補正が可能となる。なお、信号電位Ｖｓｉｇ が一定の場合、薄膜トランジスタＴ２の移動度μが大きいほど、充電電圧ΔＶの絶対値も大きくなり、負帰還量が大きくなるためである。
【００６１】
（ｖ）信号電位の書き込み及び移動度の補正動作
図６Ｈは、図５の期間（Ｈ）の動作状態に対応する。期間（Ｈ）において、走査線ＳＣＮＬ（ｉ）の電位は、再び低レベルに変化する。これにより、薄膜トランジスタＴ１がオフ状態に制御され、薄膜トランジスタＴ２のゲート電極はフローティング状態になる。
【００６２】
なお、電源線ＤＳＬ（ｉ）の電位は、発光用の高電源電位Ｖcc_HHに維持されるので、保持容量Ｃｓの保持電圧Ｖgs（＝Ｖｓｉｇ＋Ｖth−ΔＶ）に応じたドレイン電流Ｉdsが有機ＥＬ素子ＯＬＥＤに継続的に供給される。このドレイン電流の供給により有機ＥＬ素子ＯＬＥＤは発光を始める。同時に、有機ＥＬ素子ＯＬＥＤの両極間にはドレイン電流Ｉdsの大きさに応じた発光電圧Ｖelが発生する。
【００６３】
すなわち、薄膜トランジスタＴ２のソース電位Ｖｓが上昇する。また、保持容量Ｃｓ１のブートストラップ動作により、ソース電位Ｖｓの上昇分と同じだけ、ゲート電位Ｖｇが上昇する。かくして、保持容量Ｃｓには、ブートストラップ動作前と同じ保持電圧Ｖgs（＝Ｖｓｉｇ＋Ｖth−ΔＶ）が保持される。結果的に、移動度補正済みのドレイン電流Ｉdsによる発光動作が継続される。
【００６４】
（Ｂ−３）補正効果
ここでは、補正の効果を確認する。
図７に、薄膜トランジスタＴ２の電流電圧特性を示す。特に、薄膜トランジスタＴ２が飽和領域で動作しているときのドレイン電流Ｉdsは、下記式により与えられる。
Ｉds＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（Ｖgs−Ｖth）2          …（１）
【００６５】
ここで、μは移動度を示す。また、Ｗはゲート幅を示し、Ｌはゲート長を示す。さらに、Ｃoxは単位面積当たりのゲート酸化膜容量を示す。
このトランジスタ特性式から明らかなように、閾値電圧Ｖthが変動すると、保持電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。図７に、閾値補正と移動度補正のいずれもが実行されない場合のデータ電圧Ｖｓｉｇとドレイン電流Ｉdsとの関係を示す。
【００６６】
ところが、前述した補正動作例の場合、発光時の保持電圧Ｖgsは、Ｖｓｉｇ＋Ｖth−ΔＶで与えられる。従って、（１）式は以下のように表すことができる。
Ｉds＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（Ｖsig −ΔＶ）2          …（２）
（２）式からは閾値電圧Ｖthが消えている。すなわち、前述した補正動作により、閾値電圧Ｖthに依存しないことが分かる。
【００６７】
このことは、画素回路１を構成する薄膜トランジスタＴ２の閾値電圧Ｖthにバラツキが存在したとしても、その影響がドレイン電流Ｉdsに現れないことを意味する。図８に、閾値補正のみを実行する場合のデータ電圧Ｖｓｉｇとドレイン電流Ｉdsとの関係を示す。
【００６８】
ただし、移動度μが異なる画素では、データ電圧Ｖｓｉｇが同じでもドレイン電流Ｉdsが異なった値になる。図８の場合、画素Ａの方が画素Ｂよりも移動度μが大きい。このため、同じデータ電圧Ｖｓｉｇでも、画素Ａのドレイン電流Ｉdsが画素Ｂのドレイン電流Ｉdsよりも大きくなっている。しかし、同じ補正期間内に寄生容量Ｃ０に発生する充電電圧ΔＶは、移動度μに依存する。
【００６９】
すなわち、移動度μの大きい画素の充電電圧ΔＶの方が、移動度μの小さい画素の充電電圧ΔＶよりも大きくなる。（２）式において、充電電圧ΔＶは、ドレイン電流Ｉdsを減少させる方向に作用する。結果的に、ドレイン電流Ｉdsに現れる移動度μのバラツキの影響が抑制される。すなわち、図９に示すように、どのデータ電圧Ｖｓｉｇに対しても同じドレイン電流Ｉdsが流れるようにできる。
【００７０】
（Ｄ）レイアウトパターンの形態例
（Ｄ−１）パターン例１
ここでは、図１に示す構成の画素回路１で画素アレイ部が構成される場合に好適な高電位電源供給線１１のレイアウトパターン例を説明する。
【００７１】
図１０に、パターン例１として提案するレイアウトパターンを示す。このパターン例１では、配線幅を太くする必要のない低電位電源供給線１３を有効画素領域側に配置し、駆動電源線ＤＳＬ（ｉ）と交差させるように配置する。一方、配線幅を太くする必要のある高電位電源供給線１１は、電源線駆動回路２７を構成する前段バッファ回路の出力配線と交差させるように配置する。
【００７２】
このパターン例１の場合も、配線幅が太い高電位電源供給線１１と前段バッファ回路の出力配線との交差部分で寄生容量による電源線駆動パルスの波形がなまる可能性は残る。ただし、電源線駆動パルスの波形がなまっても、次段の出力段バッファ回路において波形を再整形することができる。従って、駆動電源線ＤＳＬ（ｉ）の駆動に与える影響はない。
【００７３】
また、高電位電源供給線１１を駆動電源線ＤＳＬ（ｉ）と交差させない位置関係を採用することで大きな電位差が交流的に発生する可能性のある配線同士の交差面積を小さくすることができる。従って、ダスト等に起因する層間ショートの可能性を非常に小さくでき、有機ＥＬパネルの歩留まりを大幅に改善することができる。
【００７４】
（Ｄ−２）パターン例２
ここでも、図１に示す構成の画素回路１で画素アレイ部が構成される場合に好適な高電位電源供給線１１のレイアウトパターン例を説明する。
【００７５】
図１１に、パターン例２として提案するレイアウトパターンを示す。このパターン例２は、パターン例１の変形例である。すなわち、配線幅を太くする必要のない低電位電源供給線１３の配置位置だけを変更する。
【００７６】
パターン例２の場合、低電位電源供給線１３が駆動電源線ＤＳＬ（ｉ）と交差しないように配置する。具体的には、低電位電源供給線１３を、電源線駆動回路２７の出力段バッファ回路と重なるように配置する。
【００７７】
この配線例の場合、配線層の数は２つから３つに増えるが、２値駆動される駆動電源線ＤＳＬ（ｉ）と低電位電源供給線１３との交差部分がなくすことができる。結果的に、ダスト等に起因する層間ショートの可能性を一段と小さくでき、有機ＥＬパネルの歩留まりを更に改善することができる。
【００７８】
（Ｄ−３）パターン例３
ここでも、図１に示す構成の画素回路１で画素アレイ部が構成される場合に好適な高電位電源供給線１１のレイアウトパターン例を説明する。
【００７９】
図１２に、パターン例３として提案するレイアウトパターンを示す。このパターン例３は、パターン例１の変形例である。すなわち、配線幅を太くする必要のない低電位電源供給線１３の配置位置だけを変更する。
【００８０】
パターン例３の場合、低電位電源供給線１３は、駆動電源線ＤＳＬ（ｉ）と交差しないように配置する。具体的には、低電位電源供給線１３を、電源線駆動回路２７の出力段バッファ回路と駆動電源線ＤＳＬ（ｉ）との中間位置に配置する。すなわち、出力段バッファの出力端と駆動電源線ＤＳＬ（ｉ）とを接続する引き出し線部分と交差するように、低電位電源供給線１３を配置する。
【００８１】
この配線例の場合、低電位電源供給線１３は２値駆動される配線（引き出し線）と交差することになるが、この引き出し線は線幅が細いため、やはり交差面積が小さくなる。結果的に、ダスト等に起因する層間ショートの可能性を一段と小さくでき、有機ＥＬパネルの歩留まりを更に改善することができる。
【００８２】
（Ｄ−４）パターン例４
ここでも、図１に示す構成の画素回路１で画素アレイ部が構成される場合に好適な高電位電源供給線１１のレイアウトパターン例を説明する。
【００８３】
図１３に、パターン例４として提案するレイアウトパターンを示す。このパターン例４は、パターン例１の変形例である。すなわち、配線幅を太くする必要のない低電位電源供給線１３の配置位置だけを変更する。
【００８４】
パターン例４の場合も、低電位電源供給線１３は、駆動電源線ＤＳＬ（ｉ）と交差しないように配置する。具体的には、低電位電源供給線１３を、電源線駆動回路２７の出力段バッファ回路と高電位電源供給線１１（ｉ）との中間位置に配置する。
【００８５】
この配線例の場合、配線幅が太い高電位電源供給線１１の場合と同様、低電位電源供給線１３と前段バッファ回路の出力配線との交差部分で寄生容量による電源線駆動パルスの波形がなまる可能性は残る。
【００８６】
しかし、低電位電源供給線１３は線幅が狭く、寄生容量が小さいのに加え、仮に波形がなまったとしても、出力段バッファにより波形を再整形することができるので動作に問題は生じない。勿論、この場合も、有機ＥＬパネルの歩留まりを改善するのに効果的である。
【００８７】
（Ｄ−５）パターン例５
ここでも、図１に示す構成の画素回路１で画素アレイ部が構成される場合に好適な高電位電源供給線１１のレイアウトパターン例を説明する。
【００８８】
図１４に、パターン例５として提案するレイアウトパターンを示す。このパターン例５は、パターン例１の変形例である。すなわち、高電位電源供給線１１の配置位置だけを変更する。
【００８９】
具体的には、高電位電源供給線１１を、電源線駆動回路２７の出力段バッファ回路と重なるように配置する。
【００９０】
この配線例の場合、配線層の数は２つから３つに増えるが、２値駆動される駆動電源線ＤＳＬ（ｉ）と低電位電源供給線１３との交差部分がなくすことができる。結果的に、ダスト等に起因する層間ショートの可能性を一段と小さくでき、有機ＥＬパネルの歩留まりを更に改善することができる。
（Ｄ−６）パターン例６
ここでも、図１に示す構成の画素回路１で画素アレイ部が構成される場合に好適な高電位電源供給線１１のレイアウトパターン例を説明する。
【００９１】
図１５に、パターン例６として提案するレイアウトパターンを示す。このパターン例６も、パターン例１の変形例である。具体的には、電源線駆動回路２７の出力段バッファ回路の前段に配置された高電位電源供給線１１と重なるよう低電位電源供給線１３を配置する。
【００９２】
この配線例の場合、電源供給線の間に高電圧が印加されることになるが、静的な電圧であるので波形の駆動電源線ＤＳＬ（ｉ）の動作への影響は考慮せずに済む。また、電源供給線を面上でオフセット配置せずに済むので有機ＥＬパネルの面積をわずかながらも小さくすることができる。
【００９３】
（Ｄ−７）パターン例７
ここでも、図１に示す構成の画素回路１で画素アレイ部が構成される場合に好適な高電位電源供給線１１のレイアウトパターン例を説明する。
【００９４】
図１６に、パターン例７として提案するレイアウトパターンを示す。このパターン例７では、高電位電源供給線１１と低電位電源供給線１３とをパターン例１とは反対に配置する。ただし、高電位電源供給線１１が駆動電源線ＤＳＬ（ｉ）と交差したのでは前述した技術課題を解決できない。
【００９５】
そこで、電源線駆動回路２７の出力段バッファ回路の出力端と駆動電源線ＤＳＬ（ｉ）とを接続する引き出し線部分を長くし、その引き出し線と高電位電源供給線１１とが交差するように配置する。
【００９６】
この配線例の場合、高電位電源供給線１１は２値駆動される配線（引き出し線）と交差することになるが、この引き出し線は線幅が細いため、やはり交差面積が小さくすることができる。結果的に、ダスト等に起因する層間ショートの可能性を一段と小さくでき、有機ＥＬパネルの歩留まりを更に改善することができる。
【００９７】
（Ｄ−８）パターン例８
ここでは、図１７に示す構成の画素回路３１で画素アレイ部が構成される場合に好適な高電位電源供給線１１と低電位電源線１３のレイアウトパターン例を説明する。ここでの画素回路３１は、駆動トランジスタがＰ型の薄膜トランジスタＴ２で構成される。これに伴い、保持容量Ｃｓの一方の電極は、全画素に高電源電位Ｖcc_Hを供給する共通電源線に接続される。
【００９８】
なお、図１７の場合、駆動電源線ＤＳＬ（ｉ）は、有機ＥＬ素子ＯＬＥＤのカソード電極が接続される電源線が対応する。従って、図１７の場合には、カソード電極が接続される駆動電源線ＤＳＬ（ｉ）が２値的に駆動制御されることで画素回路３１内の動作が制御される場合を示す。
【００９９】
勿論この場合も、高電源電位Ｖcc_Hが印加される共通信号線は大電流の供給に備えて線幅が広く設定される。また、駆動電源線ＤＳＬ（ｉ）の信号幅も大電流の引き出しに対応できるように線幅が広く設定される。
【０１００】
図１８に、パターン例８として提案するレイアウトパターンを示す。このパターン例８では、高電位電源供給線１１だけでなく、低電位電源供給線１３も配線幅を太くする必要があるので、これら電源供給線が駆動電源線ＤＳＬ（ｉ）と交差しないように配置する。
【０１０１】
すなわち、図１８の場合、高電位電源供給線１１は、電源線駆動回路２７を構成する前段バッファ回路の出力配線と交差させるように配置する一方で、低電位電源供給線１３は電源線駆動回路２７を構成する前段バッファ回路の上層に重ねるように配置する。
このように配置することで、ダスト等に起因する層間ショートの可能性を非常に小さくでき、有機ＥＬパネルの歩留まりを大幅に改善することができる。
【０１０２】
（Ｄ−９）パターン例９
ここでも、図１７に示す構成の画素回路３１で画素アレイ部が構成される場合に好適な高電位電源供給線１１と低電位電源供給線１３のレイアウトパターン例を説明する。
【０１０３】
図１９に、パターン例９として提案するレイアウトパターンを示す。このパターン例９では、高電位電源供給線１１と低電位電源供給線１３を、電源駆動回路２７の出力段バッファの前段位置で重ねるように配置する例を示す。どちらの電源供給線が上層に位置しても良い。
なおこの場合は、線幅の広い電源供給線同士が重なる部分で寄生容量が発生する。しかし、電源供給線はいずれも固定電位を供給するので電源駆動パルスへの影響はない。
【０１０４】
（Ｄ−１０）パターン例１０
ここでも、図１７に示す構成の画素回路３１で画素アレイ部が構成される場合に好適な高電位電源供給線１１と低電位電源供給線１３のレイアウトパターン例を説明する。
【０１０５】
図２０に、パターン例１０として提案するレイアウトパターンを示す。このパターン例１０では、高電位電源供給線１１を電源駆動回路２７の出力段バッファの前段位置に配置し、低電位電源供給線１３を電源駆動回路２７の出力段バッファと駆動電源線ＤＳＬ（ｉ）とを接続する引き出し線と交差するように配置する例を示す。
【０１０６】
なお、高電位電源供給線１１と低電位電源供給線１３の位置が入れ替わっても良い。
この配線例の場合も、駆動電源線ＤＳＬ（ｉ）と電源供給線との交差面積を小さくすることができる。従って、ダスト等に起因する層間ショートの可能性を非常に小さくでき、有機ＥＬパネルの歩留まりを大幅に改善することができる。
【０１０７】
（Ｄ−１１）その他
なお、前述したレイアウトパターンは一例であり、他のレイアウトも可能である。
【０１０８】
（Ｅ）他の形態例
（Ｅ−１）製品例
（ａ）ドライブＩＣ
前述の説明では、画素アレイ部と駆動回路とが１つのパネル上に形成されている場合について説明した。
しかし、駆動回路部２５、２７、２９等は画素アレイ部２３とは別に製造し、画素アレイ部２３の形成された流通することもできる。例えば、ドライブＩＣ（integrated circuit）として製造し、画素アレイ部２３を形成した有機ＥＬパネルに実装しても良い。
【０１０９】
（ｂ）表示モジュール
前述した形態例における有機ＥＬパネル２１は、図２１に示す外観構成を有する表示モジュール４１の形態で流通することもできる。
【０１１０】
表示モジュール４１は、支持基板４５の表面に対向部４３を貼り合わせた構造を有している。対向部４３は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。
【０１１１】
なお、表示モジュール４１には、外部から支持基板４５に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）４７等が設けられていても良い。
【０１１２】
（ｃ）電子機器
前述した形態例における有機ＥＬパネルは、電子機器に実装された商品形態でも流通される。
図２２に、電子機器５１の概念構成例を示す。電子機器５１は、前述した有機ＥＬパネル５３及びシステム制御部５５で構成される。システム制御部５５で実行される処理内容は、電子機器５１の商品形態により異なる。
【０１１３】
なお、電子機器５１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
この種の電子機器５１には、例えばテレビジョン受像機が想定される。図２３に、テレビジョン受像機５１の外観例を示す。
【０１１４】
テレビジョン受像機６１の筐体正面には、フロントパネル６３及びフィルターガラス６５等で構成される表示画面６７が配置される。表示画面６７の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１５】
また、この種の電子機器５１には、例えばデジタルカメラが想定される。図２４に、デジタルカメラ７１の外観例を示す。図２４（Ａ）が正面側（被写体側）の外観例であり、図２４（Ｂ）が背面側（撮影者側）の外観例である。
【０１１６】
デジタルカメラ７１は、保護カバー７３、撮像レンズ部７５、表示画面７７、コントロールスイッチ７９及びシャッターボタン８１で構成される。このうち、表示画面７７の部分が、形態例で説明した有機ＥＬパネルに対応する
【０１１７】
また、この種の電子機器５１には、例えばビデオカメラが想定される。図２５に、ビデオカメラ９１の外観例を示す。
ビデオカメラ９１は、本体９３の前方に被写体を撮像する撮像レンズ９５、撮影のスタート／ストップスイッチ９７及び表示画面９９で構成される。このうち、表示画面８９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１８】
また、この種の電子機器５１には、例えば携帯端末装置が想定される。図２６に、携帯端末装置としての携帯電話機１０１の外観例を示す。図２６に示す携帯電話機１０１は折りたたみ式であり、図２６（Ａ）が筐体を開いた状態の外観例であり、図２６（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１１９】
携帯電話機１０１は、上側筐体１０３、下側筐体１０５、連結部（この例ではヒンジ部）１０７、表示画面１０９、補助表示画面１１１、ピクチャーライト１１３及び撮像レンズ１１５で構成される。このうち、表示画面１０９及び補助表示画面１１１の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１２０】
また、この種の電子機器５１には、例えばコンピュータが想定される。図２７に、ノート型コンピュータ１２１の外観例を示す。
ノート型コンピュータ１２１は、下型筐体１２３、上側筐体１２５、キーボード１２７及び表示画面１２９で構成される。このうち、表示画面１２９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１２１】
これらの他、電子機器５１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１２２】
（Ｃ−２）他の表示デバイス例
前述した駆動方法は、有機ＥＬパネル以外にも適用できる。例えば無機ＥＬパネル、ＬＥＤを配列する表示パネル、その他のダイオード構造を有する発光素子を画面上に配列するＥＬ発光型の表示パネルに適用できる。
【０１２３】
（Ｃ−３）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１２４】
【図１】画素回路例を示す図である。
【図２】画素回路と駆動電源回路との接続関係を示す図である。
【図３】駆動電源線と電源線駆動回路との接続部分の配線パターンを示す図である（従来例）。
【図４】アクティブマトリクス駆動型の表示パネルの構成を示す図である。
【図５】電源線を用いた画素回路のアクティブマトリクス駆動例を示す図である。
【図６Ａ】図５の期間（Ａ）に対応する画素回路内の状態を説明する図である。
【図６Ｂ】図５の期間（Ｂ）に対応する画素回路内の状態を説明する図である。
【図６Ｃ】図５の期間（Ｃ）に対応する画素回路内の状態を説明する図である。
【図６Ｄ】図５の期間（Ｄ）に対応する画素回路内の状態を説明する図である。
【図６Ｅ】図５の期間（Ｅ）に対応する画素回路内の状態を説明する図である。
【図６Ｆ】図５の期間（Ｆ）に対応する画素回路内の状態を説明する図である。
【図６Ｇ】図５の期間（Ｇ）に対応する画素回路内の状態を説明する図である。
【図６Ｈ】図５の期間（Ｈ）に対応する画素回路内の状態を説明する図である。
【図７】閾値補正と移動度補正のいずれもが実行されない場合のデータ電圧とドレイン電流との関係を示す図である。
【図８】閾値補正のみを実行する場合のデータ電圧とドレイン電流との関係を示す図である。
【図９】閾値補正と移動度補正の両方が実行される場合のデータ電圧とドレイン電流との関係を示す図である。
【図１０】パターン例１に対応するレイアウトパターンを示す図である。
【図１１】パターン例２に対応するレイアウトパターンを示す図である。
【図１２】パターン例３に対応するレイアウトパターンを示す図である。
【図１３】パターン例４に対応するレイアウトパターンを示す図である。
【図１４】パターン例５に対応するレイアウトパターンを示す図である。
【図１５】パターン例６に対応するレイアウトパターンを示す図である。
【図１６】パターン例７に対応するレイアウトパターンを示す図である。
【図１７】他の画素回路例を示す図である。
【図１８】パターン例８に対応するレイアウトパターンを示す図である。
【図１９】パターン例９に対応するレイアウトパターンを示す図である。
【図２０】パターン例１０に対応するレイアウトパターンを示す図である。
【図２１】表示モジュールの構成例を示す図である。
【図２２】電子機器の機能構成例を示す図である。
【図２３】電子機器の商品例を示す図である。
【図２４】電子機器の商品例を示す図である。
【図２５】電子機器の商品例を示す図である。
【図２６】電子機器の商品例を示す図である。
【図２７】電子機器の商品例を示す図である。
【符号の説明】
【０１２５】
１            画素回路
３            電源線駆動回路
５            シフトレジスタ
７            電源線用駆動回路
１１          高電位電源供給線
１３          低電位電源供給線
２１          有機ＥＬパネル
２３          画素アレイ部
２５          走査線駆動回路
２７          電源線駆動回路
２９          データ線駆動回路
３１          画素回路
【図１】
2009014796.tif 000003
【図２】
2009014796.tif 000004
【図４】
2009014796.tif 000005
【図５】
2009014796.tif 000006
【図６Ａ】
2009014796.tif 000007
【図６Ｂ】
2009014796.tif 000008
【図６Ｃ】
2009014796.tif 000009
【図６Ｄ】
2009014796.tif 000010
【図６Ｅ】
2009014796.tif 000011
【図６Ｆ】
2009014796.tif 000012
【図６Ｇ】
2009014796.tif 000013
【図６Ｈ】
2009014796.tif 000014
【図７】
2009014796.tif 000015
【図８】
2009014796.tif 000016
【図９】
2009014796.tif 000017
【図２１】
2009014796.tif 000018
【図２２】
2009014796.tif 000019
【図２３】
2009014796.tif 000020
【図２４】
2009014796.tif 000021
【図２５】
2009014796.tif 000022
【図２６】
2009014796.tif 000023
【図２７】
2009014796.tif 000024
【図３】
2009014796.tif 000025
【図１０】
2009014796.tif 000026
【図１１】
2009014796.tif 000027
【図１２】
2009014796.tif 000028
【図１３】
2009014796.tif 000029
【図１４】
2009014796.tif 000030
【図１５】
2009014796.tif 000031
【図１６】
2009014796.tif 000032
【図１７】
2009014796.tif 000033
【図１８】
2009014796.tif 000034
【図１９】
2009014796.tif 000035
【図２０】
2009014796.tif 000036