(57)【要約】【課題】ウエル基板の電位制御によるリーク電流削減を行おうとした場合に、上層配線からの接続部が信号配線の多い領域に配置されていると、配線混雑が発生する。【解決手段】基板電源供給セル１００にて電源配線１１０をコの字状に形成することにより基板電源配線１２０の一部を露出させ、以て上層配線への接続部１４０を基板電源供給セル１００の境界部に配置することにより、信号配線効率を低下させないでリーク電流を削減する。【選択図】図２
2009164330.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置内の上層側に形成されている上層電源供給配線と、電源供給セルとを有し、
前記電源供給セルは電源配線及び電源接続部を有し、
前記電源接続部は前記電源供給セルの境界部に接し、
前記電源配線は前記電源接続部よりも当該半導体装置の上層側に形成され、
前記電源配線と前記電源接続部とは当該半導体装置を上面から見たときに一部が重なっていて、
前記電源接続部はコンタクトを介して前記電源配線よりも上層にある前記上層電源供給配線と電気的に接続され、
前記電源配線の幅は当該半導体装置内の他の論理セルのセル内電源配線以上の幅を有することを特徴とする半導体装置。
【請求項２】
半導体装置内の上層側に形成されている上層電源供給配線と、第１の電源供給セルと、第２の電源供給セルとを有し、
前記第１及び第２の電源供給セルは各々電源配線及び電源接続部を有し、
前記電源接続部は前記第１及び第２の電源供給セルの境界部に接し、
前記電源配線は前記電源接続部よりも当該半導体装置の上層側に形成され、
前記電源配線と前記電源接続部とは当該半導体装置を上面から見たときに一部が重なっていて、
前記電源接続部はコンタクトを介して前記電源配線よりも上層にある前記上層電源供給配線と電気的に接続され、
前記第１の電源供給セルの前記電源配線の幅は当該半導体装置内の他の論理セルのセル内電源配線以上の幅を有し、
前記第２の電源供給セルの前記電源配線の幅は前記第１の電源供給セルの前記電源配線よりも幅が広いことを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記電源接続部は不純物拡散層により形成される配線で構成され、
前記電源配線は配線層の配線で構成されていて、
前記電源供給セル内で前記電源接続部と前記電源配線とは互いに電気的に接続されないことを特徴とする半導体装置。
【請求項４】
請求項１又は２に記載の半導体装置において、
前記電源接続部は配線層の配線で構成され、
前記電源配線は前記電源接続部の配線よりも上層の配線層の配線で構成されていて、
前記電源供給セル内で前記電源接続部と前記電源配線とは互いに電気的に接続されないことを特徴とする半導体装置。
【請求項５】
請求項１又は２に記載の半導体装置において、
前記電源接続部は当該半導体装置のＮウエル基板又はＰウエル基板で構成され、
前記電源配線は不純物拡散層により形成される配線又は配線層の配線で構成されていて、
前記電源供給セル内で前記電源接続部と前記電源配線とは互いに電気的に接続されないことを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置において、
前記上層電源供給配線の配線方向と前記電源接続部の配線の配線方向とが互いに直交することを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置において、
前記電源供給セルは、前記上層電源供給配線を介して当該半導体装置内のセルの基板に基板電位を供給することを特徴とする半導体装置。
【請求項８】
請求項１〜７のいずれか１項に記載の半導体装置において、
前記電源供給セル内に論理セルの機能を有することを特徴とする半導体装置。
【請求項９】
請求項１〜８のいずれか１項に記載の半導体装置において、
前記電源供給セルは、前記電源供給セル内の前記電源接続部と前記電源供給セル内の電源配線との接続を電気的にオンオフする機能を有することを特徴とする半導体装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体装置において、
第１の上層電源供給配線から第１の基板電位を当該半導体装置のＮウエル基板に与えるための第１の電源接続部と、
第２の上層電源供給配線から第２の基板電位を当該半導体装置のＰウエル基板に与えるための第２の電源接続部とを有することを特徴とする半導体装置。
【請求項１１】
請求項１、３〜１０のいずれか１項に記載の半導体装置において、
セルをロウ間隔を空けずに並べた構造を持ち、
全てのロウに決められた特定の間隔で前記電源供給セルを配置して前記電源供給セルをカラム状に並べ、
上又は下の前記電源供給セルの前記電源接続部が接合又は重なることにより前記上層電源供給配線との接続を行うコンタクトを共有することを特徴とする半導体装置。
【請求項１２】
請求項２〜１０のいずれか１項に記載の半導体装置において、
セルをロウ間隔を空けずに並べた構造を持ち、
ｎ番のロウに決められた特定の間隔で前記第１の電源供給セルを配置し、
ｎ−１番のロウに決められた特定の間隔で前記第２の電源供給セルを配置し、
前記第１及び第２の電源供給セルをカラム状に並べ、
上又は下の前記電源供給セルの前記電源接続部が接合又は重なることにより前記上層電源供給配線との接続を行うコンタクトを共有することを特徴とする半導体装置。
【請求項１３】
請求項２〜１０のいずれか１項に記載の半導体装置において、
セルをロウ間隔を空けずに並べた構造を持ち、
ロウに千鳥状に決められた特定の間隔で前記第１の電源供給セルを配置し、
ロウに千鳥状に決められた特定の間隔で前記第２の電源供給セルを配置し、
前記第１及び第２の電源供給セルをカラム状に並べ、
上又は下の前記電源供給セルの前記電源接続部が接合又は重なることにより前記上層電源供給配線との接続を行うコンタクトを共有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のレイアウト構造に関するものであり、より詳しくは、基板電源や通常電源を半導体装置に供給するための配線やコンタクトの構造に関するものである。
【背景技術】
【０００２】
近年、微細化された半導体装置においてはリーク電流の増大による消費電力の増加が顕著になってきている。そこで、リーク電流の増大を抑制するために、半導体装置のウエル基板電位を電源電圧とは異なる値に変化させて電源電圧に対する閾値電圧を高くし、リーク電流を低減させることが広く一般的に知られている。
【０００３】
ここで、スタンダードセルを並べる半導体装置のレイアウト構造においてウエル基板に電源電圧とは異なる電位を供給するための構造を、２つの従来技術を用いて説明する。
【０００４】
《第１の従来技術》
図１３（ａ）は、第１の従来技術の基板電源供給セル１３００のレイアウト構造の平面図である。基板電源供給セル１３００は電源配線１３１０とグランド配線１３１５と基板電源配線１３２０とを持ち、基板電源配線１３２０は基板電源接続部１３３０で上層の配線と接続される。
【０００５】
図１３（ｂ）は、図１３（ａ）のＥ−Ｅ断面図を示している。電源配線１３１０は基板電源配線１３２０よりも上層で配線されていて、基板電源供給セル１３００内では基板電源配線１３２０と電気的に接続されていない。
【０００６】
図１４は、基板電源供給セル１３００及びスタンダードセル１４１０を半導体装置１４００に並べた平面図である。スタンダードセル１４１０は基板電源供給セル１３００と同様に電源配線１４２０とグランド配線１４２５と基板電源配線１４３０とを持ち、並べて配置することにより互いに電源配線や基板電源配線が接続される構造になっている。電源配線１４２０はスタンダードセル１４１０のトランジスタのソースに、基板電源配線１４３０はスタンダードセル１４１０のトランジスタの基板に接続されている。また、スタンダードセル１４１０は少なくとも１対の入出力端子を持ち、これらの入出力端子を介してスタンダードセル同士が接続されている。図１４においては出力端子１４４０と入力端子１４５０とが配線とコンタクトで接続されている。この構成により基板に電源電圧とは異なる電位を供給し、リーク電流の削減が図れる（例えば、特許文献１参照）。
【０００７】
《第２の従来技術》
図１５（ａ）は、第２の従来技術のスタンダードセル１５１０を半導体装置１５００に並べた平面図である。図１５（ｂ）は、図１５（ａ）のＦ−Ｆ断面図を示している。ここで１５２０は電源配線、１５３０は基板電源配線でありコンタクト１５４０を介して上層の配線と接続される。また、電源配線１５２０と基板電源配線１５３０とはセルロウ列の境界にあり、隣接するスタンダードセル１５１０で電源配線１５２０と基板電源配線１５３０とを共有している。電源配線１５２０はスタンダードセル１５１０のトランジスタのソースに、基板電源配線１５３０はスタンダードセル１５１０のトランジスタの基板に接続されている。この構成により基板に電源電圧とは異なる電位を供給し、リーク電流の削減が図れる（例えば、特許文献２参照）。
【特許文献１】特開２００３−３０９１７８号公報
【特許文献２】特開２００６−２２８９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記第１の従来技術は、以下のような問題点を有している。すなわち、スタンダードセル１４１０の入出力端子は、電源配線１４２０とグランド配線１４２５との間にあるので、図１４のようにスタンダードセルの出力端子１４４０と入力端子１４５０とを接続する場合において端子の配線トラック位置が同じであるにも拘わらず、間に基板電源供給セル１３００の基板電源接続部１３３０があるために迂回して接続されなければならない。配線の迂回は図１４のようにコンタクトを使って上層の配線層を経由する場合の他に、図１６のように同一の配線層で配線する場合があるが、いずれの場合も配線抵抗の増大につながり配線遅延が増加する。また、配線の迂回により基板電源供給セル１３００付近の配線効率が悪くなるため、他の配線の配線遅延の増加をも起こしてしまう。基板電源配線１３２０の抵抗が高くて基板電源供給セル１３００を短い間隔で配置しないといけない場合には、この配線迂回が頻発し、半導体装置のタイミング設計に影響を与えてしまう。
【０００９】
また、上記第２の従来技術は、以下のような問題点を有している。すなわち、基板電源配線１５３０と上層の配線とを接続する接続部においては電源配線１５２０の幅が狭くなってしまう。微細プロセスでは基板電源配線１５３０の抵抗が高くなり基板電源配線１５３０と上層の配線とを接続する接続部を多く設けないといけないが、そうすると電源配線１５２０の幅が狭くなる箇所が多くなる。電源配線１５２０の幅が狭くなる箇所が多くなると電源配線１５２０の配線抵抗が上がり半導体装置の動作時における電圧降下を引き起こしやすくなり、半導体装置の誤動作を引き起こしてしまう。
【００１０】
本発明は、従来の上記課題を解決するためになされたものであり、信号配線の配線効率を下げることなく基板制御を行えるようにするとともに、電源配線の電圧降下を抑えるようにするための半導体装置のレイアウト構造を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明は、電源接続部をセルの境界部に配置することで信号配線の配線効率を良くし、更に電源配線の幅を他の論理セルと同等以上とすることにより、電圧降下を抑えて半導体装置の誤動作を防ぐものである。上層電源供給配線を介して電源接続部へ基板電位を供給することで、基板電位を変化させてリーク電流の削減ができる。
【発明の効果】
【００１２】
本発明に係る半導体装置は、スタンダードセルを並べる半導体装置のレイアウト構造でウエル基板に電源電圧とは異なる電位を供給することができるので、リーク電流の削減が可能となり、半導体装置の消費電力削減が行える。
【００１３】
また、信号配線効率を下げることなくウエル基板に電位を供給することができるので半導体装置の小面積化が行える。また、電圧降下を抑えた電源配線構造を持つので、半導体装置の誤動作を防ぐことができる。
【発明を実施するための最良の形態】
【００１４】
以下本発明の実施例について図面を参照して説明する。
【００１５】
《第１の実施形態》
図１（ａ）は、第１の実施形態における基板電源供給セル１００のレイアウト構造を示す。図１（ａ）において基板電源供給セル１００は、中央でＮウエル基板領域とＰウエル基板領域とに分かれている。また、電源配線１１０と基板電源配線１２０とグランド配線１３０とを持つ。電源配線１１０は最下層の配線層からなり、基板電源配線１２０は不純物拡散層で構成されている。
【００１６】
図１（ｂ）は、図１（ａ）のＡ−Ａ断面図を示す。電源配線１１０と基板電源配線１２０とは、基板電源供給セル１００内で電気的に接続されていない。基板電源配線１２０の一部である基板電源接続部１４０で上層の配線とコンタクトで接続される。電源配線１１０の幅ａ，ｂ，ｃは全て同じ幅である。
【００１７】
図２は、基板電源供給セル１００及びスタンダードセル２１０をロウ間隔を空けずに並べ、スタンダードセル２１０の入出力端子を信号配線２２０で接続した半導体装置２００のレイアウト構造を示す。スタンダードセル２１０は基板電源供給セル１００の電源配線１１０と同じ幅の電源配線２３０を持ち、幅ａ，ｂ，ｃ，ｄは全て同じ幅である。また、図２には示していないが、電源配線２３０の下には基板電源配線が平行して配線されていて基板電源供給セル１００の基板電源配線１２０と接続している。スタンダードセル２１０の入出力端子は電源配線２３０よりひとつ上の配線層より構成されている。スタンダードセル２１０内の基板電源配線はスタンダードセル内のＮウエル基板に接続されている。Ａロウのスタンダードセル２１０に対してＢロウのスタンダードセル２１０は上下反転して配置されていてＮウエル基板領域を共有している。また、基板電源供給セル１００は基板電源接続部１４０を共有している。基板電源供給セル１００は基板電源配線１２０の抵抗によって設計条件を満たすように一定の間隔Ｌ以下で繰り返し配置されている。
【００１８】
図３は、図２に更に上層基板電源配線３１０を加えた半導体装置３００のレイアウト構造を示す。基板電源接続部１４０はコンタクト３２０を介して上層基板電源配線３１０に接続されている。上層基板電源配線３１０に印加する電圧を変化させることでスタンダードセル２１０のＮウエル基板電位を変化させることができ、リーク電流削減が行える。
【００１９】
図３のような構成により、基板電源接続部１４０がセルの境界領域にあるので信号配線２２０が第１の従来技術のように迂回することなく最短で配線できる。迂回のために必要なコンタクトや配線長の増加が無いため、配線遅延の増加が抑制できる。
【００２０】
また、第１の従来技術で発生していた迂回によって生じる基板電源供給セル１００付近の配線効率の悪化も防げる。
【００２１】
また、スタンダードセル２１０の電源配線２３０と基板電源供給セル１００の電源配線１１０とが常に同じ幅であるために、第２の従来技術に比べて電源配線の電圧降下を防ぐことができるので半導体装置を安定に動作させることができる。
【００２２】
なお、本実施形態では電源配線１１０は最下層の配線層で、基板電源配線１２０は不純物拡散層でそれぞれ構成されているとしたが、電源配線を最下層から１つ上の配線層で、基板電源配線は最下層の配線層で構成しても構わない。また、電源配線を不純物拡散層で、基板電源配線をＮウエル基板で構成しても構わない。
【００２３】
また、本実施形態では基板電源供給セル１００は論理的な機能を持っていないが、図４に示すようにインバータの機能を付与するレイアウト構造の基板電源供給セル４００も考えられる。インバータだけではなくバッファなどでもよい。この構成により、レイアウト修正用に予備のセルとして半導体装置内に配置しておくレイアウト修正用インバータを基板電源供給セル４００内のインバータで代用できる。よって修正用インバータ数を削減できるので修正用インバータのための配置領域が削減できて半導体装置の小面積化が図れる効果がある。
【００２４】
また、本実施形態ではＮウエル基板領域のみを制御できる基板電源供給セル１００を示したが、図５に示すようにＮウエル基板領域とＰウエル基板領域との両方を制御できる基板電源供給セル５００でも構わない。Ｐウエル基板領域にて、基板電源接続部５１０を持つ基板電源配線５２０が設けられる。図６に基板電源供給セル５００とスタンダードセル２１０を並べた半導体装置６００を示す。３１０及び６１０は上層基板電源配線、３２０及び６２０はコンタクトである。この構成により、Ｎウエル基板領域とＰウエル基板領域との双方の基板電位の制御が可能となるので、リーク電流の削減効果がより高くなる。
【００２５】
また、本実施形態の基板電源供給セルに、図７に示すように電源配線１１０と基板電源接続部１４０との電気的な接続をオン・オフするスイッチを付与するレイアウト構造も考えられる。図７の基板電源供給セル７００にてスイッチは例えばＰチャネルトランジスタ７１０で構成することができ、Ｐチャネルトランジスタ７１０のゲート電位を変化させることで電源配線１１０と基板電源接続部１４０とを電気的にオン・オフできる。図８に、基板電源供給セル７００とスタンダードセル２１０とを並べた半導体装置８００を示す。スタンダードセルの電源配線２３０にコンタクトを経由して電源電位を供給する不図示の上層電源配線がある。Ｐチャネルトランジスタ７１０からなるスイッチがオフの時には電源配線１１０と基板電源配線１２０は電気的に接続されていないために個別に電位の制御ができるので、Ｎウエル基板の電位制御を行ってリーク電流の削減ができる。当該スイッチがオンの時には電源配線１１０と基板電源配線１２０は電気的に接続されていて、上層基板電源配線３１０に電源電位を与えることによって電源配線１１０にも電源電位が供給される。このため、基板電位を制御する必要の無い時には、スタンダードセル２１０の電源配線２３０には上層電源配線（不図示）だけでなく上層基板電源配線３１０からも電源電位が供給されるので電圧降下による半導体装置の誤動作をより防ぐことができる。
【００２６】
《第２の実施形態》
図９（ａ）は第２の実施形態における第１型の基板電源供給セル９００のレイアウト構造を示し、図９（ｂ）は第２の実施形態における第２型の基板電源供給セル９５０のレイアウト構造を示す。図９（ａ）及び図９（ｂ）において各基板電源供給セル９００，９５０は、中央でＮウエル基板領域とＰウエル基板領域とに分かれている。
【００２７】
図９（ａ）において、第１型の基板電源供給セル９００は電源配線９１０と基板電源配線９２０とグランド配線９３０とを持つ。電源配線９１０は最下層の配線層からなり、基板電源配線９２０は不純物拡散層で構成されている。
【００２８】
図９（ｃ）は、図９（ａ）のＣ−Ｃ断面図を示す。電源配線９１０と基板電源配線９２０とは電気的に接続されていない。基板電源配線９２０の一部である基板電源接続部９４０で上層の配線とコンタクトで接続される。電源配線９１０の幅ａ，ｂ，ｃは全て同じ幅である。
【００２９】
図９（ｂ）において、第２型の基板電源供給セル９５０は電源配線９６０と基板電源配線９７０とグランド配線９８０とを持つ。電源配線９６０は最下層の配線層からなり、基板電源配線９７０は不純物拡散層で構成されている。
【００３０】
図９（ｄ）は、図９（ｂ）のＤ−Ｄ断面図を示す。電源配線９６０と基板電源配線９７０とは電気的に接続されていない。基板電源配線９７０の一部である基板電源接続部９９０で上層の配線とコンタクトで接続される。電源配線９６０の幅ｅ，ｆは同じ幅である。
【００３１】
図１０は、第１型及び第２型の基板電源供給セル９００，９５０並びにスタンダードセル１０１０をロウ間隔を空けずに並べ、スタンダードセル１０１０の入出力端子を信号配線１０２０で接続した半導体装置１０００のレイアウト構造を示す。スタンダードセル１０１０は第２型の基板電源供給セル９５０の電源配線９６０とほぼ同じ幅の電源配線１０３０を持ち、幅ｄ，ｅはほぼ同じ値である。また、第１型の基板電源供給セル９００の電源配線９１０の幅ｂは、スタンダードセル１０１０の電源配線１０３０の幅ｄの２倍の幅ｇと同等の幅を持つ。Ａロウのスタンダードセル１０１０に対してＢロウのスタンダードセル１０１０は上下反転して配置されていてＮウエル基板領域を共有している。また、第１型の基板電源供給セル９００と第２型の基板電源供給セル９５０とは基板電源接続部９４０，９９０を共有している。第１型の基板電源供給セル９００と第２型の基板電源供給セル９５０とは、基板電源配線の抵抗によって設計条件を満たすように一定の間隔Ｌ以下で繰り返し配置されている。
【００３２】
図１１は、図１０に更に上層基板電源配線１１１０を加えた半導体装置１１００のレイアウト構造を示す。基板電源接続部９４０，９９０はコンタクト１１２０を介して上層基板電源配線１１１０に接続されている。上層基板電源配線１１１０に印加する電圧を変化させることでスタンダードセル１０１０のＮウエル基板電位を変化させることができ、リーク電流削減が行える。
【００３３】
図１１のような構成により、基板電源接続部９４０，９９０がセルの境界領域にあるので信号配線１０２０が第１の従来技術のように迂回することなく綺麗に配線できる。迂回のために必要なコンタクトや配線長の増加が無いため、配線遅延の増加が抑制できる。また迂回によって生じる基板電源供給セル９００，９５０付近の配線効率の悪化も防げる。また、図１１のような構成により、第２の従来技術に比べて電源配線の電圧降下を防ぐことができるので半導体装置を安定に動作させることができる。
【００３４】
なお、本実施形態では、Ａロウには第１型の基板電源供給セル９００を、Ｂロウには第２型の基板電源供給セル９５０をそれぞれ並べたが、図１２の半導体装置１２００のように基板電源供給セル９００，９５０を千鳥状に並べても構わない。
【産業上の利用可能性】
【００３５】
以上説明してきたとおり、本発明に係る半導体装置は、スタンダードセルを並べる半導体装置のレイアウト構造でウエル基板に電源電圧とは異なる電位を供給することができるので、リーク電流の削減が可能となり、半導体装置の消費電力削減に有効である。
【００３６】
また、信号配線効率を下げることなくウエル基板に電位を供給することができるので、半導体装置の小面積化に有効である。
【図面の簡単な説明】
【００３７】
【図１】（ａ）は本発明の第１の実施形態における基板電源供給セルの例を示す平面図、（ｂ）はそのＡ−Ａ断面図である。
【図２】図１（ａ）及び図１（ｂ）の基板電源供給セルを用いた半導体装置の平面図である。
【図３】図２の半導体装置に上層基板電源配線を付加した状態を示す平面図である。
【図４】本発明の第１の実施形態における基板電源供給セルの他の例を示す平面図である。
【図５】本発明の第１の実施形態における基板電源供給セルの更に他の例を示す平面図である。
【図６】図５の基板電源供給セルを用いた半導体装置の平面図である。
【図７】本発明の第１の実施形態における基板電源供給セルの更に他の例を示す平面図である。
【図８】図７の基板電源供給セルを用いた半導体装置の平面図である。
【図９】（ａ）は本発明の第２の実施形態における第１型の基板電源供給セルの平面図、（ｂ）は本発明の第２の実施形態における第２型の基板電源供給セルの平面図、（ｃ）は（ａ）のＣ−Ｃ断面図、（ｄ）は（ｂ）のＤ−Ｄ断面図である。
【図１０】図９（ａ）及び図９（ｃ）の第１型の基板電源供給セルと図９（ｂ）及び図９（ｄ）の第２型の基板電源供給セルとを用いた半導体装置の例を示す平面図である。
【図１１】図１０の半導体装置に上層基板電源配線を付加した状態を示す平面図である。
【図１２】図９（ａ）及び図９（ｃ）の第１型の基板電源供給セルと図９（ｂ）及び図９（ｄ）の第２型の基板電源供給セルとを用いた半導体装置の他の例を示す平面図である。
【図１３】（ａ）は第１の従来技術における基板電源供給セルの平面図、（ｂ）はそのＥ−Ｅ断面図である。
【図１４】図１３（ａ）及び図１３（ｂ）の基板電源供給セルを用いた従来の半導体装置の例を示す平面図である。
【図１５】（ａ）は第２の従来技術における半導体装置の平面図、（ｂ）はそのＦ−Ｆ断面図である。
【図１６】図１３（ａ）及び図１３（ｂ）の基板電源供給セルを用いた従来の半導体装置の他の例を示す平面図である。
【符号の説明】
【００３８】
１００，４００，５００，７００  基板電源供給セル
１１０  電源配線
１２０，５２０  基板電源配線
１３０  グランド配線
１４０，５１０  基板電源接続部
２００，３００，６００，８００  半導体装置
２１０  スタンダードセル
２２０  信号配線
２３０  電源配線
３１０，６１０  上層基板電源配線
３２０，６２０  コンタクト
７１０  Ｐチャネルトランジスタ
９００，９５０  基板電源供給セル
９１０，９６０  電源配線
９２０，９７０  基板電源配線
９３０，９８０  グランド配線
９４０，９９０  基板電源接続部
１０００，１１００，１２００  半導体装置
１０１０  スタンダードセル
１０２０  信号配線
１０３０  電源配線
１１１０  上層基板電源配線
１１２０  コンタクト
１３００  基板電源供給セル
１３１０  電源配線
１３１５  グランド配線
１３２０  基板電源配線
１３３０  基板電源接続部
１４００，１５００  半導体装置
１４１０，１５１０  スタンダードセル
１４２０，１５２０  電源配線
１４２５  グランド配線
１４３０，１５３０  基板電源配線
１４４０  出力端子
１４５０  入力端子
１５４０  コンタクト
【図１】
2009164330.tif 000003
【図２】
2009164330.tif 000004
【図３】
2009164330.tif 000005
【図４】
2009164330.tif 000006
【図５】
2009164330.tif 000007
【図６】
2009164330.tif 000008
【図７】
2009164330.tif 000009
【図８】
2009164330.tif 000010
【図９】
2009164330.tif 000011
【図１０】
2009164330.tif 000012
【図１１】
2009164330.tif 000013
【図１２】
2009164330.tif 000014
【図１３】
2009164330.tif 000015
【図１４】
2009164330.tif 000016
【図１５】
2009164330.tif 000017
【図１６】
2009164330.tif 000018