(57)【要約】【課題】実施例は、フィルファクターを高めながらフォトダイオードと配線間の物理的接触力を高めると共に、オーミックコンタンクトを得ることができるイメージセンサー及びその製造方法と、フィルファクターを高めながら、電荷共有現象を発生させないイメージセンサー及びその製造方法と、フォトダイオードとリードアウト回路の間にフォトチャージの円滑な移動通路を設けることで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができるイメージセンサー及びその製造方法を提供する。【解決手段】実施例によるイメージセンサーは、第１基板に形成された配線とリードアウト回路と、前記配線上に形成された金属層と、前記金属層と電気的に接続されたイメージ感知部を含む。【選択図】図２ｂ
2009164598.tif 000002
【特許請求の範囲】
【請求項１】
第１基板に形成された配線とリードアウト回路と、
前記配線上に形成された金属層と、
前記金属層と電気的に接続されたイメージ感知部と、
を含むことを特徴とするイメージセンサー。
【請求項２】
前記金属層は、アルミニウムであることを特徴とする請求項１に記載のイメージセンサー。
【請求項３】
前記金属層は、１００Å〜５００Åの厚さのアルミニウムであることを特徴とする請求項２に記載のイメージセンサー。
【請求項４】
前記金属層は、チタンであることを特徴とする請求項１に記載のイメージセンサー。
【請求項５】
前記金属層は、５０Å〜５００Åの厚さのチタンであることを特徴とする請求項４に記載のイメージセンサー。
【請求項６】
前記リードアウト回路は、前記第１基板に形成された電気接合領域を含み、
前記電気接合領域は、前記第１基板に形成された第１導電型イオン注入領域と、前記第１導電型イオン注入領域上に形成された第２導電型イオン注入領域と、を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項７】
前記電気接合領域の上部に、前記配線と電気的に接続された第１導電型連結領域をさらに含むことを特徴とする請求項６に記載のイメージセンサー。
【請求項８】
前記リードアウト回路は、トランジスタ両側のソース及びドレイン間の電位差があるようにトランジスタを含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項９】
前記トランジスタは、トランスファトランジスタであり、前記トランジスタのソースのイオン注入濃度が、フローティングディフュージョン領域のイオン注入濃度より低いことを特徴とする請求項８に記載のイメージセンサー。
【請求項１０】
前記電気接合領域の一側に、前記配線と電気的に接続された第１導電型連結領域をさらに含むことを特徴とする請求項６に記載のイメージセンサー。
【請求項１１】
第１基板に配線とリードアウト回路を形成する段階と、
前記配線上に金属層を形成する段階と、
イメージ感知部を形成する段階と、
前記金属層と前記イメージ感知部が接するようにボンディングする段階と、
を含むことを特徴とするイメージセンサーの製造方法。
【請求項１２】
前記金属層を形成する段階において、前記金属層は、アルミニウムで形成することを特徴とする請求項１１に記載のイメージセンサーの製造方法。
【請求項１３】
前記金属層を形成する段階において、前記金属層は、１００Å〜５００Åの厚さのアルミニウムで形成することを特徴とする請求項１２に記載のイメージセンサーの製造方法。
【請求項１４】
前記金属層を形成する段階において、前記金属層は、チタンで形成することを特徴とする請求項１１に記載のイメージセンサーの製造方法。
【請求項１５】
前記金属層を形成する段階において、前記金属層は、５０Å〜５００Åの厚さのチタンで形成することを特徴とする請求項１４に記載のイメージセンサーの製造方法。
【請求項１６】
前記第１基板にリードアウト回路を形成する段階は、前記第１基板に電気接合領域を形成する段階を含み、
前記第１基板に電気接合領域を形成する段階は、前記第１基板に第１導電型イオン注入領域を形成する段階と、前記第１導電型イオン注入領域上に第２導電型イオン注入領域を形成する段階と、を含むことを特徴とする請求項１１に記載のイメージセンサーの製造方法。
【請求項１７】
前記電気接合領域の上部に、前記配線と接続される第１導電型連結領域を形成する段階をさらに含むことを特徴とする請求項１６に記載のイメージセンサーの製造方法。
【請求項１８】
前記第１導電型連結領域を形成する段階は、前記配線に対するコンタクトエッチング後に行われることを特徴とする請求項１７に記載のイメージセンサーの製造方法。
【請求項１９】
前記電気接合領域の一側に、前記配線と電気的に接続される第１導電型連結領域を形成する段階をさらに含むことを特徴とする請求項１６に記載のイメージセンサーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施例は、イメージセンサー及びその製造方法に関するものである。
【背景技術】
【０００２】
イメージセンサーは、光学的映像を電気信号に変換させる半導体素子として、ＣＣＤイメージセンサーとＣＭＯＳイメージセンサーに分けられる。
【０００３】
従来の技術では、基板にフォトダイオードをイオン注入方式で形成している。ところが、チップサイズの増加なしにピクセル数を増加させることを目的としてフォトダイオードのサイズがますます減少することによって、受光部の面積が縮小して画像特性が低下する傾向を見せている。
【０００４】
また、受光部面積が縮小した分ほどの積層高さの減少が成されず、エアリーディスクと呼ばれる光の回折現象で、受光部に入射されるフォトンの数も減少する傾向を見せている。
【０００５】
これを解決するための代案の一つとして、フォトダイオードを非晶質シリコンで蒸着したり、ウェハ対ウェハの直接接合（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ）などの方法でリードアウト回路をシリコン基板に形成して、フォトダイオードをリードアウト回路上部に形成する試み（以下「３次元イメージセンサー」と称する）がなされている。フォトダイオードとリードアウト回路は配線を通じて接続される。
【０００６】
一方、従来技術によれば、リードアウト回路上に配線を形成して、前記配線とフォトダイオードが接触するようにウェーハ対ウェーハの直接接合を行うが、配線とフォトダイオードの接触がうまく成されないだけでなく、配線とフォトダイオードのオーミックコンタクトが難しいという問題がある。
【０００７】
また、従来技術によれば、トランスファトランジスタ両端のソース及びドレインがともに高濃度のＮ型にドーピングされているので、電荷共有現象が発生するようになるという問題がある。電荷共有現象が発生すれば、出力イメージの感度が低下して、画像エラーが発生することもある。また、従来技術によれば、フォトダイオードとリードアウト回路の間でフォトチャージ（Ｐｈｏｔｏ  Ｃｈａｒｇｅ）が円滑に移動することができないために、暗電流が発生したり、サチュレーション（Ｓａｔｕｒａｔｉｏｎ）及び感度の低下が発生している。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
実施例は、フィルファクターを高めながらフォトダイオードと配線間の物理的接触力を高めると共に、オーミックコンタクトを得ることができるイメージセンサー及びその製造方法を提供する。
【０００９】
また、実施例は、フィルファクターを高めながら、電荷共有現象を発生させないイメージセンサー及びその製造方法を提供する。また、実施例は、フォトダイオードとリードアウト回路の間にフォトチャージの円滑な移動通路を設けることで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができるイメージセンサー及びその製造方法を提供する。
【課題を解決するための手段】
【００１０】
実施例によるイメージセンサーは、第１基板に形成された配線とリードアウト回路と、前記配線上に形成された金属層と、前記金属層と電気的に繋がったイメージ感知部と、を含むことを特徴とする。
【００１１】
また、実施例によるイメージセンサーの製造方法は、第１基板に配線とリードアウト回路を形成する段階と、前記第１配線上に金属層を形成する段階と、イメージ感知部を形成する段階と、前記金属層と前記イメージ感知部が接するようにボンディングする段階と、を含むことを特徴とする。
【発明の効果】
【００１２】
実施例によるイメージセンサー及びその製造方法によれば、垂直型のフォトダイオードを採用しながら、フォトダイオードと配線の間に金属層を介在させてボンディングすることで、フォトダイオードと配線間の物理的接触力を高めると共にオーミックコンタクトを得ることができる。
【００１３】
また、実施例によれば、トランスファトランジスタ両端のソース／ドレインの間に電位差があるように素子設計をして、フォトチャージの完全なダンピングが可能になる。また、実施例によれば、フォトダイオードとリードアウト回路の間に電荷連結領域を形成して、フォトチャージの円滑な移動通路を設けることで、暗電流ソースを最小化して、セサチュレーション及び感度の低下を防止することができる。
【発明を実施するための最良の形態】
【００１４】
以下、実施例によるイメージセンサー及びその製造方法を添付された図面を参照して説明する。
【００１５】
＜第１実施例＞
図１は、第１実施例によるイメージセンサーの断面図である。
【００１６】
第１実施例によるイメージセンサーは、第１基板１００に形成された配線１５０とリードアウト回路１２０と、前記配線１５０上に形成された金属層１６０と、前記金属層１６０と電気的に接続されたイメージ感知部２１０を含み得る。
【００１７】
前記イメージ感知部２１０は、フォトダイオード２１０であり得るが、これに限定されるのではなく、フォトゲート、フォトダイオードとフォトゲートの結合形態などであってもよい。また、実施例は、フォトダイオード２１０が結晶型半導体層に形成された例をあげているが、これに限定されるのではなくて非晶質半導体層に形成されてもよい。
【００１８】
図１の図面符号の中で、説明していない図面符号は、以下製造方法で説明することにする。
【００１９】
以下、図２ないし図８を参照して、第１実施例によるイメージセンサーの製造方法を説明する。
【００２０】
図２ａは、配線１５０とリードアウト回路１２０を含む第１基板１００の概略図であり、図２ｂは、配線１５０とリードアウト回路１２０を含む第１基板１００の詳細図である。以下、図２ｂを参照しながら説明する。
【００２１】
まず、図２ｂのように、配線１５０とリードアウト回路１２０が形成された第１基板１００を準備する。例えば、第２導電型第１基板１００に素子分離膜１１０を形成してアクティブ領域を定義して、前記アクティブ領域にトランジスタを含むリードアウト回路１２０を形成する。例えば、リードアウト回路１２０は、トランスファトランジスタ（Ｔｘ）１２１、リセットトランジスタ（Ｒｘ）１２３、ドライブトランジスタ（Ｄｘ）１２５、セレクトトランジスタ（Ｓｘ）１２７を含んで形成することができる。その後、フローティングディフュージョン（ＦＤ）領域１３１と、前記各トランジスタに対するソース／ドレイン領域１３３、１３５、１３７を含むイオン注入領域１３０を形成することができる。
【００２２】
前記第１基板１００にリードアウト回路１２０を形成する段階は、前記第１基板１００に電気接合領域１４０を形成する段階と、前記電気接合領域１４０上部に前記配線１５０と接続される第１導電型連結領域１４７を形成する段階と、を含むことができる。
【００２３】
例えば、前記電気接合領域１４０は、ＰＮジャンクション１４０であり得るがこれに限定されるものではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１または第２導電型エピ層上に形成された第１導電型イオン注入層１４３と、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５と、を含み得る。例えば、前記ＰＮジャンクション１４０は、図２のように、Ｐ０（１４５）／Ｎ−（１４３）／Ｐ−（１４１）ジャンクションであり得るがこれに限定されるものではない。前記第１基板１００は、第２導電型に導電され得るがこれに限定されるものではない。
【００２４】
実施例によれば、トランスファトランジスタ両端のソース及びドレインの間に電圧差があるように素子設計をして、フォトチャージの完全なダンピングが可能になる。これによって、フォトダイオードで発生したフォトチャージがフローティングディフュージョン領域にダンピングされ、そのため出力イメージの感度を高めることができる。
【００２５】
すなわち、実施例では図２ｂのように、リードアウト回路１２０が形成された第１基板１００に電気接合領域１４０を形成することで、トランスファトランジスタ１２１両端のソース及びドレインの間に電圧差があるようにして、フォトチャージの完全なダンピングが可能になる。
【００２６】
以下、実施例のフォトチャージのダンピング構造について具体的に説明する。
【００２７】
実施例で、Ｎ＋ジャンクションであるフローティングディフュージョン１３１のノードと違い、電気接合領域１４０であるＰ／Ｎ／Ｐジャンクション１４０は、印加電圧が全て伝達されず一定の電圧でピンチオフになる。この電圧をピニング電圧（Ｐｉｎｎｉｎｇ  Ｖｏｌｔａｇｅ）と呼び、ピニング電圧は、Ｐ０領域１４５及びＮ−領域１４３のドーピング濃度に依存する。
【００２８】
具体的に、フォトダイオード２１０で生成された電子は、ＰＮＰジャンクション１４０に移動するようになり、トランスファトランジスタ１２１がオンのとき、フローティングディフュージョン１３１のノードに伝達されて電圧に変換される。
【００２９】
Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の最大電圧値は、ピニング電圧になり、フローティングディフュージョン１３１のノードの最大電圧値は、Ｖｄｄ−リセットトランジスタ１２３のしきい電圧Ｖｔｈになるので、トランスファトランジスタ１２１の両端間の電圧差によって電荷共有現象が発生せずに、チップ上部のフォトダイオード２１０で発生した電子をフローティングディフュージョン１３１のノードに完全にダンピングすることができる。
【００３０】
すなわち、実施例で、第１基板１００であるシリコン基板に、Ｎ＋／ＰウェルジャンクションではないＰ０／Ｎ−／Ｐウェルジャンクションを形成した理由は、４−Ｔｒ  ＡＰＳ（Ａｃｔｉｖｅ  ｐｉｘｅｌ  ｓｅｎｓｏｒ）リセット動作時、Ｐ０／Ｎ−／ＰウェルジャンクションのＮ−１４３に＋電圧が印加されて、ＰＯ１４５及びＰウェル１４１には接地電圧が印加されるので、所定の電圧以上ではＰ０／Ｎ−／Ｐウェル二重接合に、バイポーラ接合トランジスタ（ＢＪＴ）構造の場合のように、ピンチオフが発生するようになる。これをピニング電圧と呼ぶ。したがって、トランスファトランジスタ１２１の両端のソース及びドレイン間に電位差が発生するようなり、トランスファトランジスタ１２１のオン／オフの動作時における電荷共有現象を防止することができる。
【００３１】
したがって、従来技術のように、単純にフォトダイオードがＮ＋ジャンクションに接続された場合と違い、実施例によればサチュレーション及び感度の低下などの問題を防止することができる。
【００３２】
次に、実施例によれば、フォトダイオードとリードアウト回路の間に第１導電型連結領域１４７を形成して、フォトチャージの円滑な移動通路を設けることで、暗電流ソースを最小化して、サチュレーション低下及び感度の低下を防止することができる。
【００３３】
このために、第１実施例は、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の表面にオーミックコンタクトのための第１導電型連結領域１４７、例えばＮ＋領域１４７を形成することができる。前記Ｎ＋領域１４７は、前記Ｐ０領域１４５を貫通してＮ−領域１４３に接触するように形成することができる。
【００３４】
一方、このような第１導電型連結領域１４７が漏出源になることを最小化するために、第１導電型連結領域１４７の幅を最小化することができる。このために、実施例は、第１メタルコンタクト１５１ａのエッチングの後にプラグインプラント（Ｐｌｕｇ  Ｉｍｐｌａｎｔ）を行うことができるが、これに限定されるものではない。例えば、イオン注入パターン（不図示）を形成して、これをイオン注入マスクにして第１導電型連結領域１４７を形成することもできる。
【００３５】
すなわち、第１実施例のように、コンタクト形成部にだけ局所的にＮ＋ドーピングをした理由は、暗信号を最小化しながらオーミックコンタクト形成を円滑にするためである。従来技術のように、トランスファトランジスタソース部全体をＮ＋ドーピングする場合、基板表面のダングリングボンドによって暗信号が増加することがある。
【００３６】
その次に、前記第１基板１００上に層間絶縁膜１７０を形成して、配線１５０を形成することができる。前記配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３を含み得るが、これに限定されるものではない。
【００３７】
その後、前記第１基板１００上に、前記配線１５０と接触するように金属層１６０を形成する。
【００３８】
第１実施例では、第１基板１００とフォトダイオード２１０の間に金属層１６０を介在させることで、基板間の結合力を高めることができる。前記金属層１６０は、アルミニウム（Ａｌ）膜で形成することができるが、これに限定されるものではない。
【００３９】
例えば、約１００Å〜５００Åの厚さのアルミニウムで金属層１６０を形成することで、アルミニウム膜が、配線１５０とフォトダイオード２１０との間の媒介の役割をして、フォトダイオード２１０が形成された基板２００と回路が形成された基板１００との間の物理的、電気的結合力を大いに増加させることができる。
【００４０】
または、前記金属層１６０は、チタン（Ｔｉ）膜で形成することができる。例えば、約５０Å〜５００Åの厚さのチタン（Ｔｉ）膜で金属層１６０を形成することで、チタン（Ｔｉ）膜が、配線１５０とフォトダイオード２１０との間の媒介の役割をして、フォトダイオード２１０が形成された基板２００と回路が形成された基板１００との間の接着力を大いに増加させることができる。
【００４１】
実施例によれば、垂直型のフォトダイオードを採用しながら、フォトダイオードと配線の間に金属層を介在させてボンディングすることで、フォトダイオードと配線との間の物理的、電気的接触力が優れたイメージセンサーを得ることができる。
【００４２】
次に、図３のように、第２基板２００上に結晶型半導体層２１０ａを形成する。第１実施例は、前記フォトダイオード２１０が結晶型半導体層に形成された例である。これによって、第１実施例によれば、イメージ感知部がリードアウト回路の上側に位置する３次元イメージセンサーを採用したことでフィルファクターを高めることができ、またイメージ感知部を結晶型半導体層内に形成することで、イメージ感知部内のディフェクトを防止することができる。
【００４３】
例えば、前記第２基板２００上に結晶型半導体層２１０ａをエピタキシャルに形成する。その後、第２基板２００と結晶型半導体層２１０ａの境界に水素イオンを注入して水素イオン注入層２０７ａを形成する。前記水素イオンの注入は、フォトダイオード２１０を形成するためのイオン注入後に行われ得る。
【００４４】
次に、図４のように結晶型半導体層２１０ａにイオン注入によってフォトダイオード２１０を形成する。例えば、前記結晶型半導体層２１０ａの下部に第２導電型伝導層２１６を形成する。例えば、前記結晶型半導体層２１０ａの下部に、マスクなしにブランケットで第２基板２００の全面にイオン注入して、高濃度のＰ型伝導層２１６を形成することができる。
【００４５】
その後、前記第２導電型伝導層２１６上に第１導電型伝導層２１４を形成する。例えば、前記２導電型伝導層２１６の上に、マスクなしにブランケットで第２基板２００の全面にイオン注入して、低濃度のＮ型伝導層２１４を形成することができる。
【００４６】
その後、第１実施例は、前記第１導電型伝導層２１４上に、高濃度の第１導電型伝導層２１２を形成する段階をさらに含み得る。例えば、前記１導電型伝導層２１４の上に、マスクなしにブランケットで第２基板２００の全面にイオン注入して、高濃度のＮ＋型伝導層２１２をさらに形成することで、オーミックコンタクトに寄与することができる。
【００４７】
その次に、図５のように、前記フォトダイオード２１０と前記配線１５０が対応するように、前記第１基板１００と前記第２基板２００をボンディングする。この時、前記第１基板１００と第２基板２００をボンディングする前に、プラズマによるアクティベーションによってボンディングされる面の表面エネルギーを高めることで、ボンディングを行うことができる。一方、ボンディング力を向上させるために、ボンディング界面に絶縁層、金属層などを介在させてボンディングを行うことができる。
【００４８】
その後、図６のように、第２基板２００に熱処理によって、水素イオン注入層２０７ａが水素気体層（不図示）に変化し得る。
【００４９】
次に、図７のように、水素気体層を基準にフォトダイオード２１０が残るように、第２基板２００の一部を、ブレードなどを利用して取り除くことで、フォトダイオード２１０が露出し得る。
【００５０】
次に、図８のように、前記フォトダイオード２１０をピクセル毎に分離するエッチングが行われ得る。その後、ピクセル間絶縁層（不図示）とエッチングされた部分を埋めることができる。
【００５１】
その後、上部電極（不図示）、カラーフィルター（不図示）などを形成する工程を行うことができる。
【００５２】
＜第２実施例＞
図９は、第２実施例によるイメージセンサーの断面図として、配線１５０が形成された第１基板の詳細図である。
【００５３】
第２実施例は、前記第１実施例の技術的な特徴を採用することができる。
【００５４】
一方、第２実施例は、第１実施例と違い、電気接合領域１４０の一側に第１導電型連結領域１４８が形成された例である。
【００５５】
実施例によれば、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０にオーミックコンタクトのためのＮ＋連結領域１４８を形成することができるが、この時、Ｎ＋連結領域１４８及びＭ１Ｃコンタクト１５１ａの形成工程は、漏出源をもたらし得る。なぜなら、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０に逆バイアスが印加されたまま動作するので、基板表面に電場（ＥＦ）が発生するためである。このような電場内部でコンタクトの形成工程中に発生する結晶の欠陷は漏出源になる。
【００５６】
また、Ｎ＋連結領域１４８をＰ０／Ｎ−／Ｐ−ジャンクション１４０の表面に形成する場合、Ｎ＋／Ｐ０ジャンクション１４８／１４５によるイーフィールド（Ｅ−Ｆｉｅｌｄ）が追加されるので、これもまた漏出源になることがある。
【００５７】
従って、第２実施例は、Ｐ０層にドーピングされず、Ｎ＋連結領域１４８を含むアクティブ領域に第１コンタクトプラグ１５１ａを形成して、これをＮ−ジャンクション１４３と連結させるレイアウトを提示する。
【００５８】
第２実施例によれば、基板表面のイーフィールドが発生しなくなるので、これは３次元集積（３−Ｄ  Ｉｎｔｅｇｒａｔｅｄ）ＣＩＳの暗電流減少に寄与することができる。
【図面の簡単な説明】
【００５９】
【図１】第１実施例によるイメージセンサーの断面図。
【図２ａ】第１実施例によるイメージセンサーの製造方法の工程断面図。
【図２ｂ】第１実施例によるイメージセンサーの製造方法の工程断面図。
【図３】第１実施例によるイメージセンサーの製造方法の工程断面図。
【図４】第１実施例によるイメージセンサーの製造方法の工程断面図。
【図５】第１実施例によるイメージセンサーの製造方法の工程断面図。
【図６】第１実施例によるイメージセンサーの製造方法の工程断面図。
【図７】第１実施例によるイメージセンサーの製造方法の工程断面図。
【図８】第１実施例によるイメージセンサーの製造方法の工程断面図。
【図９】第２実施例によるイメージセンサーの断面図。
【符号の説明】
【００６０】
１００  第１基板、  １１０  素子分離膜、  １２０  リードアウト回路、  １２１  トランスファトランジスタ、  １２３  リセットトランジスタ、  １２５  ドライブトランジスタ、  １２７  セレクトトランジスタ、  １３０  イオン注入領域、  １３１  フローティングディフュージョン領域、  １３３、１３５、１３７  ソース及びドレイン領域、  １４０  電気接合領域、  １４１  第２導電型ウェル、  １４３  第１導電型イオン注入層、  １４５  第２導電型イオン注入層、  １４７  第１導電型連結領域、  １４８  Ｎ＋連結領域、  １５０  配線、  １５１  第１メタル、  １５１ａ  第１メタルコンタクト、  １５２  第２メタル、  １５３  第３メタル、  １６０  金属層、  １６０ａ  プラグ金属層、  １６０ｂ  第１金属層、  １７０  層間絶縁膜、  ２００  第２基板、  ２０７ａ  水素イオン注入層、  ２１０  イメージ感知部、  ２１０ａ  結晶型半導体層、  ２１２  高濃度の第１導電型伝導層、  ２１４  第１導電型伝導層、  ２１６  第２導電型伝導層。
【図１】
2009164598.tif 000003
【図２ａ】
2009164598.tif 000004
【図２ｂ】
2009164598.tif 000005
【図３】
2009164598.tif 000006
【図４】
2009164598.tif 000007
【図５】
2009164598.tif 000008
【図６】
2009164598.tif 000009
【図７】
2009164598.tif 000010
【図８】
2009164598.tif 000011
【図９】
2009164598.tif 000012