(57)【要約】【課題】本発明は、１フィールド内で全セルリセットを複数回行った場合に、簡素な制御で黒輝度の変動を抑制することができるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置を提供することを目的とする。【解決手段】プラズマディスレイパネルを、１フィールドを複数に分割したサブフィールドにより駆動するプラズマディスプレイパネルの駆動方法であって、  前記サブフィールドは、リセット放電を行うリセット期間と、アドレス放電を行うアドレス期間と、維持放電を行う維持期間とから構成され、  前記リセット放電は、総ての放電セルを放電させる全セルリセットと、前記維持放電が行われた前記放電セルを放電させるオンセルリセットとの２種類のリセット放電を有し、  前記全セルリセットを前記フィールド内で複数回行うとともに、２回目以降の前記全セルリセットを行うときには、リセットパルスと同極性の正電位のパルスＶrａを印加することを特徴とする。【選択図】図５
2009294321.tif 000002
【特許請求の範囲】
【請求項１】
アドレス電極、走査電極及び維持電極を含む放電セルを複数有するプラズマディスレイパネルを、１フィールドを複数のサブフィールドに分割したサブフィールド法により駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールドは、前記放電セル内の壁電荷を初期化するリセット放電を行うリセット期間と、発光させる前記放電セルを選択するアドレス放電を行うアドレス期間と、前記放電セルを発光させる維持放電を行う維持期間とから構成され、
前記リセット放電は、総ての前記放電セルを放電させる全セルリセットと、直前のサブフィールドにおいて前記維持放電が行われた前記放電セルを選択して放電させるオンセルリセットとの２種類のリセット放電を有し、
前記プラズマディスプレイパネルの温度が所定温度以上となったときに、前記全セルリセットの回数が増加するように構成し、
前記全セルリセットの回数を増加させた直後の、増加した前記全セルリセットを行うときに、前記アドレス電極を正電位とすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記複数のサブフィールドは、輝度重みが小の低輝度側サブフィールドから輝度重みが大の高輝度側サブフィールドの順となるように配列され、増加した前記全セルリセットは、前記フィールド内の前半の前記サブフィールドで行われることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記アドレス電極に正極性の電位を印加することにより、前記アドレス電極を正電位とすることを特徴とする請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
増加した前記全セルリセットは、前記プラズマディスプレイパネルの温度が上昇するにつれて、前記正極性の電位の印加時間を短くすることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記正極性の電位の印加時間は、前記プラズマディスプレイパネルの温度が前記所定温度以上となって以降は、所定時間毎に短くなることを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記アドレス電極をハイインピーダンスとすることにより、前記アドレス電極を正電位とすることを特徴とする請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
増加した前記全セルリセットは、前記プラズマディスプレイパネルの温度が上昇するにつれて、前記アドレス電極をハイインピーダンスとする時間を短くすることを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記アドレス電極をハイインピーダンスとする時間は、前記プラズマディスプレイパネルの温度が前記所定温度以上となって以降は、所定時間毎に短くなることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
アドレス電極、走査電極及び維持電極を含む放電セルを複数有するプラズマディスレイパネルと、
前記アドレス電極にアドレスパルスを印加するアドレス駆動回路と、
前記走査電極にリセットパルスを印加して、前記放電セル内の壁電荷を初期化するリセット放電を発生させる走査駆動回路と、
前記維持電極に維持パルスを印加して、前記放電セルに維持放電を発生させる維持駆動回路と、
１フィールドを複数のサブフィールドに分割し、該サブフィールドにより前記アドレス駆動回路、前記走査駆動回路及び前記維持駆動回路の駆動を制御する駆動制御回路と、前記プラズマディスプレイパネルの温度を検出する温度検出手段とを有するプラズマディスプレイ装置であって、
前記駆動制御回路は、前記リセット放電が、総ての前記放電セルを放電させる全セルリセット又は直前のサブフィールドにおいて前記維持放電が行われた前記放電セルを選択して放電させるオンセルリセットのいずれかとなるように制御し、
前記温度検出手段により前記プラズマディスプレイパネルの温度が所定温度以上を検出したときに、前記全セルリセットの回数が増加するように構成し、
前記全セルリセットの回数を増加させた直後の、増加した前記全セルリセットを行うときに、前記アドレス電極を正電位とすることを特徴とするプラズマディスプレイ装置。
【請求項１０】
前記複数のサブフィールドは、輝度重みが小の低輝度側サブフィールドから輝度重みが大の高輝度側サブフィールドの順となるように配列され、前記駆動制御回路は、増加した前記全セルリセットを、前記フィールド内の前半の前記サブフィールドで行うことを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１１】
前記駆動制御回路は、前記アドレス電極に正極性の電位を印加するように前記アドレス駆動回路を制御することにより、前記アドレス電極を正電位とすることを特徴とする請求項９又は１０に記載のプラズマディスプレイ装置。
【請求項１２】
前記駆動制御回路は、増加した前記全セルリセットを、前記プラズマディスプレイパネルの温度が上昇するにつれて、前記正極性の電位の印加時間を短くするように前記アドレス駆動回路を制御することを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１３】
前記駆動制御回路は、前記正極性の電位の印加時間を、前記プラズマディスプレイパネルの温度が前記所定温度以上となって以降は、所定時間毎に短くなるように前記アドレス駆動回路を制御することを特徴とする請求項１２に記載のプラズマディスプレイ装置。
【請求項１４】
前記駆動制御回路は、前記アドレス電極をハイインピーダンスとすることにより、前記アドレス電極を正電位とするように前記アドレス駆動回路を制御することを特徴とする請求項１０又は１２に記載のプラズマディスプレイ装置。
【請求項１５】
前記駆動制御回路は、増加した前記全セルリセットを、前記プラズマディスプレイパネルの温度が上昇するにつれて、前記アドレス電極をハイインピーダンスとする時間を短くするように前記アドレス駆動回路を制御することを特徴とする請求項１４に記載のプラズマディスプレイ装置。
【請求項１６】
前記駆動制御回路は、前記アドレス電極をハイインピーダンスとする時間を、前記プラズマディスプレイパネルの温度が前記所定温度以上となって以降は、所定時間毎に短くなるように前記アドレス駆動回路を制御することを特徴とする請求項１５に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
従来から、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルの駆動方法として、１フィールドを、放電セルで初期化放電を発生させる初期化期間と、放電セルで書き込み放電を発生させる書き込み期間と、書き込み放電を発生させた放電セルで維持放電を発生させる維持期間とを有する複数のサブフィールドで構成し、サブフィールドによりプラズマディスプレイパネルを駆動するものが知られている。
【０００３】
かかるサブフィールドを用いたプラズマディスプレイパネルの駆動方法において、サブフィールドを、初期化期間において画像表示を行う総ての放電セルに対して初期化放電を発生させる全セル初期化サブフィールドと、初期化期間において直前のサブフィールドで維持放電を発生した放電セルで選択的に初期化放電を発生させる選択初期化サブフィールドのいずれとし、全セル初期化サブフィールドと選択初期化サブフィールドとを切り換える際に全セル初期化サブフィールドで初期化放電を発生させるための初期化電圧を制御するようにした技術が知られている（例えば、特許文献１参照）。
【０００４】
初期化期間の初期化動作において、全セル初期化回数を増減させると、本来一定であるべき黒輝度が不連続的に変動して画像表示品質を低下させることがあるが、特許文献１に記載のプラズマディスプレイパネルの駆動方法においては、表示画像の平均画像レベルに基づいて、全セル初期化回数を増減させるとともに、走査電極に印加される初期化電圧を制御し、初期化電圧を時間の経過とともに段階的に上昇又は下降させ、書き込み放電を安定させると同時に、黒輝度の変動を目立ち難くすることにより、画像表示品質の向上を図っている。
【特許文献１】特開２００７−２４９１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の特許文献１に記載の構成では、初期化電圧を上昇させる必要があるため、回路の耐圧を高くする必要があり、耐圧向上のための部品コストの増加が問題となっていた。また、特許文献１に記載の構成では、初期化電圧を段階的に上昇させたり、下降させたりする制御を伴うため、全セル初期化動作を行う際の動作が複雑となり、制御回路が増大するとともに、処理負荷が増加してしまうという問題があった。
【０００６】
ところで、このようなサブフィールドを用いたプラズマディスプレイパネルの駆動方法において、サブフィールドのアドレス期間において、発光させるセルには、走査中の走査電極について、アドレスパルスを印加することにより、アドレス放電を発生させて発光セルの選択を行う。このとき、走査されていない放電セルについてもアドレスパルスが印加されるため、アドレス期間が進行するにつれて、未だ選択されていない行の走査電極の放電セルの壁電荷が徐々に乱れてゆき、アドレス期間の後半では、アドレス選択が適切に行われない場合があるという問題があった。かかる現象は、プラズマディスプレイパネルが高温のときに、電荷が移動し易くなることから、顕著となっていた。このような場合には、１フィールド内で、複数回全セルリセットを行い、壁電荷の調整を複数回行うようにすると効果的であるが、全セルリセットの回数を増やすと、その分黒輝度が上昇してしまい、背景がぼやけてしまうという問題があった。
【０００７】
そこで、本発明は、１フィールド内で全セルリセットを複数回行った場合に、簡素な制御で黒輝度の変動を抑制することができるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本願発明に係るプラズマディスプレイパネルの駆動方法は、アドレス電極、走査電極及び維持電極を含む放電セルを複数有するプラズマディスレイパネルを、１フィールドを複数のサブフィールドに分割したサブフィールド法により駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールドは、前記放電セル内の壁電荷を初期化するリセット放電を行うリセット期間と、発光させる前記放電セルを選択するアドレス放電を行うアドレス期間と、前記放電セルを発光させる維持放電を行う維持期間とから構成され、
前記リセット放電は、総ての前記放電セルを放電させる全セルリセットと、前回のサブフィールドにおいて前記維持放電が行われた前記放電セルを選択して放電させるオンセルリセットとの２種類のリセット放電を有し、
前記プラズマディスプレイパネルの温度が所定温度以上となったときに、前記全セルリセットの回数が増加するように構成し、
前記全セルリセットの回数を増加させた直後の、増加した前記全セルリセットを行うときに、前記アドレス電極を正電位とすることを特徴とする。
【０００９】
これにより、全セルリセットの回数が増加した場合においても、リセット放電により発生する背景輝度の上昇を抑制することができ、輝度変動を抑制することができる。
【発明の効果】
【００１０】
本発明によれば、全セルリセットの放電強度を容易に調整することができ、１フィールドにおいて全セルリセットの回数を増加しても、背景輝度上昇による輝度変動を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１２】
図１は、本発明を適用した実施例に係るプラズマディスプレイ装置の全体構成図である。図１において、本実施例に係るプラズマディスプレイ装置は、プラズマディスプレイパネル１０と、アドレス駆動回路２０と、維持駆動回路３０と、走査駆動回路４０と、駆動制御回路５０とを有する。
【００１３】
プラズマディスプレイパネル１０は、画像を表示するための表示パネルである。プラズマディスプレイパネル１０は、横方向に延在する複数の維持電極Ｘ１，Ｘ２，Ｘ３，・・・及び複数の走査電極Ｙ１，Ｙ２，Ｙ３，・・・を備える。以下、維持電極Ｘ１，Ｘ２，Ｘ３，・・・の各々を又はそれらの総称を、維持電極Ｘｉといい、走査電極Ｙ１，Ｙ２，Ｙ３，・・・の各々を又はそれらの総称を、走査電極Ｙｉという。ｉは添え字を意味する。また、プラズマディスプレイパネル１０は、縦方向に延在する複数のアドレス電極Ａ１，Ａ２，Ａ３，・・・を備える。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。横方向に延在する維持電極Ｘｉ及び走査電極Ｙｉは、縦方向には交互に配置される。維持電極Ｘｉは、Ｘ電極Ｘｉと呼んでもよく、走査電極Ｙｉは、Ｙ電極Ｙｉと呼んでもよい。平面的に、維持電極Ｘｉ、走査電極Ｙｉ及びアドレス電極Ａｊが交わる位置には、放電セルＣｉｊが形成されている。この放電セルＣｉｊが画素に対応し、プラズマディスプレイパネル１０は２次元画像を表示することができる。表示セルＣｉｊ内の維持電極Ｘｉ及び走査電極Ｙｉは、その間に空間を有し、容量性負荷を構成する。
【００１４】
アドレス駆動回路２０は、アドレス電極Ａｊを駆動するための回路であり、アドレス期間において、アドレス電極Ａｊに所定の電圧値を有するアドレスパルスを供給し、アドレス放電を発生させる。また、本実施例に係るプラズマディスプレイ装置においては、アドレス駆動回路２０は、１フィールド内で複数回の全セルリセットを行う場合には、リセット期間におけるリセット放電の際も、２回目以降の全セルリセットにおいてアドレス電極Ａｊに正電位のパルスを供給する。この点、詳細については後述する。
【００１５】
走査駆動回路４０は、走査電極Ｙｉを駆動するための回路であり、スキャン回路４１と、サステイン回路４２と、リセット回路４３とを有する。
【００１６】
スキャン回路４１は、駆動制御回路５０及びサステイン回路４２の制御に応じて、走査電極Ｙｉに所定の電圧値を有するスキャンパルスを供給し、アドレス放電を発生させる。
【００１７】
サステイン回路４２は、走査電極Ｙｉにそれぞれ同一の電圧を有する維持パルスを供給し、維持放電を発生させる。
【００１８】
リセット回路４３は、駆動制御回路５０の制御に応じて、走査電極Ｙｉに所定の電圧値を有するリセットパルスを供給し、リセット放電を発生させ、放電セルＣｉｊの壁電荷を初期化して整える。
【００１９】
維持駆動回路３０は、維持電極Ｘｉを駆動するための回路であり、維持電極Ｘｉにそれぞれ同一の電圧を有する維持パルスを供給し、維持放電を発生させる。各維持電極Ｘｉは相互接続され、同一の電圧レベルを有する。
【００２０】
駆動制御回路５０は、アドレス駆動回路２０、維持駆動回路３０及び走査駆動回路４０を駆動させ、制御する回路である。駆動制御回路５０は、サブフィールド変換回路５１と、アドレスデータ発生回路５２と、スキャンデータ発生回路５３と、リセット制御回路５４と、維持データ発生回路５５と、温度検出手段５６と、時間計測手段５７とを有する。
【００２１】
駆動制御回路５０に一般的な画像信号である１フレーム又は１フィールドの入力信号Ｓが入力されたら、サブフィールド変換回路５１は、１フレーム又は１フィールドの画像を複数のサブフィールドに分割するサブフィールド変換を行う。変換されたサブフィールドにより、アドレスデータ発生回路５２及びスキャンデータ発生回路５３は、アドレス駆動回路２０及び走査駆動回路４０のスキャン回路４１を駆動させるのに必要なアドレスデータ及びスキャンデータを発生させる。また、リセット制御回路５４は、リセット放電のときに、走査駆動回路４０のリセット回路４３及びアドレス駆動回路２０を制御する。維持データ発生回路５５は、維持駆動回路３０及び走査駆動回路４０のサステイン回路４２を駆動させるのに必要な維持データを発生させる。
【００２２】
このうち、リセット制御回路５４は、サブフィールドのリセット期間におけるリセット放電を、全セルリセットとするか、オンセルリセットとするかを選択する制御を行う。また、全セルリセットとする場合には、フィールド内で１回目の全セルリセットか、２回目以降の全セルリセットかに応じて全セルリセットを実行する制御を行う。この制御の具体的な内容については、後述する。
【００２３】
また、温度検出手段５６は、プラズマディスプレイパネル１０のパネル温度を検出する手段である。温度検出手段５６は、例えば、駆動制御回路５０内に設けられたサーミスタのような検出手段であってもよいし、プラズマディスプレイパネル１０に設けられた温度センサ５６ａによりパネル温度を検出し、温度検出手段５６に入力されるような形態であってもよい。温度検出手段５６は、プラズマディスプレイパネル１０のパネル温度を検出することができれば、種々の形態の温度検出手段５６を適用してよい。
【００２４】
時間計測手段５７は、時間を計測する手段であり、例えば、タイマやカウンタ等が適用されてよい。時間計測手段５７も、その態様は問わず、時間を計測できる種々の形態の時間計測手段５７を適用することができる。
【００２５】
温度検出手段５６及び時間計測手段５７は、必要に応じられて設けられてよく、リセット放電を制御するときに用いられるが、その詳細は後述する。
【００２６】
図２は、プラズマディスプレイパネル１０の分解斜視図の一例を示した図である。図２において、プラズマディスプレイパネル１０は、上面基板１１と背面基板１５を有し、これらが対向して貼り合わされることにより構成される。
【００２７】
上面基板１１は、前面ガラス基板１２を備え、その内側表面に複数の維持電極Ｘｉ及び走査電極Ｙｉが画面の横方向に延在し、縦方向に交互に配置されるように形成されている。そして、維持電極Ｘｉ及び走査電極Ｙｉの上を誘電体層１３及び保護膜１４が覆って、上面基板１１が構成される。
【００２８】
背面基板１５は、外側に背面ガラス基板１６を有し、背面ガラス基板１６の表面上には、複数のアドレス電極Ａｊが画面の縦方向に延在して形成され、その上を誘電体層１７が覆っている。誘電体層１７の上には、隆起した隔壁（リブ）１８が形成されている。隔壁１８により、上面基板１１と背面基板１５の対向面に仕切りが形成され、これにより複数の放電セルＣｉｊが区画して形成される。上面基板１１の維持電極Ｘｉ及び走査電極Ｙｉと、アドレス電極Ａｊが交わる位置の隔壁内の領域が、１つの放電セルＣｉｊを形成することになる。また、放電セルＣｉｊの表面、つまり隣接する隔壁１８間には、表面に蛍光体１９が形成される。蛍光体１９は、赤色蛍光体１９Ｒ、緑色蛍光体１９Ｇ及び青色蛍光体１９Ｂの３種類があり、これら３色で１画素を形成する。
【００２９】
上面基板１１と背面基板１５との間の放電空間には、Ｎｅ−Ｘｅ等の放電ガスが封入され、放電により生じる紫外線により、赤色蛍光体１９Ｒ、緑色蛍光体１９Ｇ及び青色蛍光体１９Ｂを励起し、各色が発光するようになっている。
【００３０】
放電セルＣｉｊの放電は、総ての走査電極Ｙｉにリセットパルスが印加されたときに、リセット放電が発生し、放電セルＣｉｊの総てに均一に、制御用の壁電荷が蓄積される。このような全放電セルＣｉｊをリセットすることを、全セルリセットと呼ぶ。リセット放電には、前回のサブフィールドで発光した放電セルＣｉｊを選択してリセット放電させるオンセルリセットもあるが、この点については、詳細は後述する。
【００３１】
次いで、アドレス電極Ａｊと走査電極Ｙｉにパルスが印加されたときに、アドレス放電が発生し、放電セルＣｉｊ内に、アドレス放電による壁電荷が蓄積される。アドレス放電の際には、発光させる放電セルＣｉｊについては、アドレスパルスのオン信号が印加され、発光させない非発光セルＣｉｊについては、アドレスパルスのオフ信号が印加され、Ａ１〜Ａｊの総てのアドレス電極に発光・非発光に応じたアドレスパルスが同時に印加される。そして、アドレス選択を行う走査電極Ｙｉのラインについて、Ｙ１〜Ｙｉまで、順次スキャンパルスが印加され、アドレス電極Ａｊのオン・オフ信号に応じて、オン信号が印加された放電セルＣｉｊにはアドレス放電が発生し、オフ信号が印加された放電セルＣｉｊには、アドレス放電が発生しない。このアドレス放電を発生させ、発光させる放電セルＣｉｊを選択する期間を、アドレス期間という。
【００３２】
次いで、維持電極Ｘｉと走査電極Ｙｉには、各々維持パルスが印加され、アドレス放電があった放電セルＣｉｊは、十分な壁電荷を蓄えているので維持放電が発生して発光し、アドレス放電が発生していない放電セルＣｉｊは、維持放電が発生せず非発光となる。なお、この維持放電が発生する期間を、維持期間と呼ぶ。
【００３３】
本実施例に係るプラズマディスプレイ装置には、例えば、図２に示したような構成のプラズマディスプレイパネル１０が適用されてもよい。なお、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置は、リセット放電を行う種々のプラズマディスプレイパネル１０に適用可能であるので、図２に示した形態のプラズマディスプレイパネル１０以外にも、アドレス放電を行うプラズマディスプレイパネル１０であれば、種々の態様のプラズマディスプレイパネル１０を適用することができる。
【００３４】
図３は、本実施例に係るプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置サブフィールド駆動法の一例を説明するための図である。１つのフィールドは、複数のサブフィールド（ＳＦ）から構成される。図３では、紙面の都合上、１つのフィールドが６個のサブフィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６からなる構成を図示しているが、例えば、１０個〜１２個のサブフィールドからなる構成としてもよい。
【００３５】
各サブフィールドＳＦ１〜ＳＦ６は、リセット期間、アドレス期間、及び維持期間で構成される。リセット期間において放電セルＣｉｊ内の壁電荷状態を初期化し、アドレス期間において表示データに基づいて壁電荷状態を調整して発光させようとするセルを選択し、維持期間で表示データに対応したセルを発光させる。サブフィールドＳＦ１〜ＳＦ６は、輝度の相対比率に応じた重み付けがなされ、どのサブフィールドＳＦ１〜ＳＦ６で点灯させるかを選択することにより、階調表現が行われる。
【００３６】
また、リセット期間では、表示ラインのすべての放電セルＣｉｊでリセット放電が行われる全セルリセットＲＡＬＬ、ＲＡＬＬ２又は直前のサブフィールドＳＦの維持期間において発光させたセル、すなわち維持放電があったセルのみを選択してリセット放電が行われるようにするオンセルリセットＲONを行う。図３においては、最初のサブフィールドＳＦ１及び４番目のサブフィールドＳＦ４にて全セルリセットＲＡＬＬ、ＲＡＬＬ２を行い、それ以外のサブフィールドＳＦ２、ＳＦ３、ＳＦ５、ＳＦ６にてオンセルリセットＲＯＮを行う例を示している。
【００３７】
通常、全セルリセットＲＡＬＬ、ＲＡＬＬ２は、１フィールドにおける最初のサブフィールドＳＦ１においてのみ行われ、その後の総てのサブフィールドＳＦにおいては、オンセルリセットＲＯＮのみが行われる場合が多い。しかしながら、アドレス期間において、走査電極Ｙ１，Ｙ２，…というように順次走査をしてアドレス選択を行った場合、縦方向のアドレス電極Ａｊには常にアドレスパルスが印加されるので、走査されていない走査電極にも常にアドレス電極からアドレスパルスは印加され、アドレス放電は発生しないものの、電圧の印加により徐々に放電セルＣｉｊ内の壁電荷が減少してゆくという現象が生じてしまう。そこで、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、１フィールドの途中で、全セルリセットを行うこととしている。図３においては、４番目のサブフィールドＳＦ４において、２回目の全セルリセットＲＡＬＬ２を行っている。これにより、放電セルＣｉｊ内で減少した壁電荷を補償し、壁電荷を最初のサブフィールドＳＦ１における全セルリセットＲＡＬＬの時と同様に、壁電荷を良好な状態に調整することができる。
【００３８】
なお、図３に示した駆動方法は一例であって、これに限定されるものではなく、様々な
変形が可能である。例えば、本実施例では、全セルリセットＲＡＬＬ、ＲＡＬＬ２を１フィールドに２回行うようにしているが、更に多くの全セルリセットＲＡＬＬ、ＲＡＬＬ２を行うようにしてもよい。また、本実施例においては、２回目の全セルリセットＲＡＬＬ２は、４番目のサブフィールドＳＦ４について行っているが、用途に応じて、例えば３番目のサブフィールドＳＦ３であってもよいし、５番目のサブフィールドＳＦ５であってもよい。但し、放電セルＣｉｊ内の壁電荷は、維持放電を繰り返すと、安定してゆく傾向があるので、全セルリセットは、壁電荷が不安定な傾向にある前半のサブフィールドＳＦで行う、特に、図3に示すように、輝度重みが小の低輝度側サブフィールドから輝度重みが大の高輝度側サブフィールドの順となるように配列されるサブフィールド構成においては、全セルリセットをフィールド内の前半の前記サブフィールドで行うことが好ましい。
【００３９】
次に、図４Ａ及び図４Ｂを用いて、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置の駆動波形の例について説明する。図４Ａ及び図４Ｂは、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置の駆動波形の一例を示す図である。
【００４０】
図４Ａは、１フィールドのうちの１番目のサブフィールドＳＦ１及び２番目のサブフィールドＳＦ２における駆動波形を示した図である。図４Ａにおいて、ＡＤＤはアドレス電極Ａｊの電圧波形、Ｙは走査電極Ｙｉの電圧波形、Ｘは維持電極Ｘｉの電圧波形を示している。
【００４１】
１番目のサブフィールドＳＦ１のリセット期間においては、総ての放電セルＣｉｊを放電させる全セルリセットＲＡＬＬが行われる。これは、１フィールドの画像を表示する前に、総ての放電セルＣｉｊ内の壁電荷を整えるためである。全セルリセットＲＡＬＬを行う場合、アドレス電極Ａｊには電圧パルスは印加されず、走査電極Ｙｉの総ての行にリセットパルスが印加される。走査電極Ｙｉに印加されるリセットパルスは、電圧Ｖｓから増加し、最大値が（Ｖｓ＋Ｖｗ）の大きさの電圧値を有する正極性の傾斜波である。このとき、維持電極Ｘｉの電圧値は、接地電位とされ、放電セルＣｉｊ内の電位差は（Ｖｓ＋Ｖｗ）となってリセット放電が発生し、全セル放電が行われる。全セルリセットのリセット放電が発生した直後、走査電極Ｙｉ側には電子が蓄積され、維持電極Ｘｉ側には正電荷が蓄積される。その後、走査電極Ｙｉに印加されるリセットパルスの電位を低下させ、傾斜波により負極性になるまで下げるとともに、維持電極Ｘｉに正電圧Ｖｘ１を印加すると、弱い放電が徐々に発生し、走査電極Ｙｉの電位が（−Ｖｙ＋Ｖα）に到達したときには、走査電極Ｙｉに少ない電子が蓄積された弱い負極性の状態に調整される。なお、リセットパルスの電圧値Ｖｓ、（Ｖｓ＋Ｖｗ）及び（−Ｖｙ＋Ｖα）は用途に応じて種々の値を取り得るが、例えば、Ｖｓ＝２００〔Ｖ〕、（Ｖｓ＋Ｖｗ）＝４００〔Ｖ〕及び（−Ｖｙ＋Ｖα）＝−１４０〔Ｖ〕程度の大きさであってもよい。
【００４２】
アドレス期間においては、アドレス電極Ａｊには正極性のアドレスパルスＶａが印加され、走査電極Ｙｉには、走査された行について（−Ｖｙ）の走査パルス（スキャンパルス）が印加され、アドレス放電が発生する。このとき、維持電極Ｘｉには電圧値Ｖｘ２の正電圧が印加され、アドレス放電が発生した後、これをトリガとして二次放電が発生するようになっている。上述のように、アドレス放電により、点灯又は非点灯とする放電セルＣｉｊの選択がなされる。なお、アドレスパルスＶａは、用途に応じて種々の電圧値に設定されたよいが、例えば、Ｖａ＝６５〜７５〔Ｖ〕程度に設定されてもよい。
【００４３】
維持期間においては、走査電極Ｙｉと維持電極Ｘｉに交互に維持パルスＶｓが印加され、維持放電が発生する。維持放電は、アドレス期間において発光セルとしてアドレス選択された放電セルＣｉｊにのみ発生し、走査電極Ｙｉと維持電極Ｘｉとの間で、極性が交互に入れ替わりながら、放電が継続する。かかる維持放電により、放電セルＣｉｊが点灯するとともに、点灯した放電セルＣｉｊ内の壁電荷は整えられてゆく。なお、維持パルスＶｓは、用途に応じて種々の電圧値が設定されてよいが、例えば、リセット期間におけるＶｓと同様の値に設定してもよく、例えばＶｓ＝２００〔Ｖ〕程度に設定されてもよい。
【００４４】
２番目のサブフィールドＳＦ２のリセット期間においては、前回のサブフィールドＳＦ１で発光した放電セルＣｉｊについてのみ選択的にリセット放電が行われる、いわゆるオンセルリセットＲＯＮが実行される。オンセルリセットＲＯＮは、例えば、前回の１番目のサブフィールドＳＦ１の維持放電で、走査電極Ｙｉに印加される最後の維持パルスが正極性の維持パルスで終わるようにし、走査電極Ｙｉ側に電子が蓄積されるようにしてから行うようにしてもよい。この場合には、次の２番目のサブフィールドＳＦ２のリセット期間において、走査電極に負極性のリセットパルスを印加するとともに、維持電極Ｘｉに正極性の電圧Ｖｘ１を印加し、弱いリセット放電が発生するようにしてオンセルリセットＲＯＮを行うことができる。これにより、走査電極Ｙｉには、小量の電子が蓄積された状態に調整され、放電セルＣｉｊ内の壁電荷は、全セルリセット時と同様の状態となって整えられる。なお、オンセルリセットＲＯＮのリセットパルスは、用途により種々の電圧値を取り得るが、例えば、全セルリセットＲＡＬＬ時の負極性の値（−Ｖｙ＋Ｖα）と同じ値の傾斜波であってもよい。また、アドレス電極Ａｊには、オンセルリセットＲＯＮ時も、最初の全セルリセットＲＡＬＬ時と同様に、電圧パルスは印加されていない。
【００４５】
アドレス期間においては、全セルリセットが行われた１番目のサブフィールドＳＦ１と同様に、発光セルのアドレス電極Ａｊに正極性のアドレスパルスＶａが印加され、走査電極Ｙｉに負極性の走査パルス（−Ｖｙ）が印加されてアドレス放電が行われ、アドレス選択がなされる。また、維持電極Ｘｉについても、全セルリセットが行われた１番目のサブフィールドＳＦ１と同様の電圧波形が印加される。
【００４６】
アドレス期間において、走査電極Ｙｉについては、ｉ＝１，２，３…で順次走査されてアドレス選択がなされるので、例えば、走査電極が１１２５本あるときには、ｉ＝１１２５番目の走査電極は、自分の走査順番が回ってくるまで、１１２４回待機状態が続き、この間にアドレス電極ＡｊにアドレスパルスＶａが印加される度に、アドレス放電は発生しないものの、電圧Ｖａが印加されることになる。この場合において、放電セルＣｉｊの温度が低ければあまりアドレス電圧Ｖａによる影響は受けないが、放電セルＣｉｊが高温であると、電荷が移動し易い状態であるので、放電セルＣｉｊ内の壁電荷が移動し、徐々に放電セルＣｉｊ内の壁電荷の状態が変化してゆく。そして、この状態が何度も繰り返されると、自分自身の走査時にアドレス選択がなされたときに、放電セルＣｉｊ内の壁電荷が不足しており、アドレス放電が適切に行われないという現象が起こり得る。２回目のサブフィールドＳＦ２の段階では、まだアドレス放電不良が発生する場合は少ないと考えられるが、放電セルＣｉｊが高温状態であると、壁電荷の移動は進行し易くなる。
【００４７】
維持期間においては、１番目のサブフィールドＳＦ１と全く同様に、走査電極Ｙｉ及び維持電極Ｘｉの総てに維持パルスＶｓが交互に印加され、発光セルとしてアドレス選択された放電セルＣｉｊについて、維持放電が発生して発光する。また、アドレス電極Ａｊには、電圧パルスは印加されない。
【００４８】
図４Ｂは、図４Ａに続く、３番目のサブフィールドＳＦ３及び４番目のサブフィールドＳＦ４における駆動波形を示した図である。図４Ａと同様に、ＡＤＤはアドレス電極Ａｊに印加された電圧波形、Ｙは走査電極Ｙｉに印加された電圧波形、Ｘは維持電極Ｘｉに印加された電圧波形を各々示している。
【００４９】
３番目のサブフィールドのリセット期間においては、オンセルリセットによるリセット放電が行われている。印加される電圧波形は、アドレス電極Ａｊ、走査電極Ｙｉ及び維持電極Ｘｉの総てについて、２番目のサブフィールドＳＦ２と同様であるので、その説明を省略する。
【００５０】
アドレス期間についても、２番目のサブフィールドＳＦ２と同様の電圧波形がアドレス電極Ａｊ、走査電極Ｙｉ及び維持電極Ｘｉに印加されている。電圧波形は２番目のサブフィールドＳＦ２と同様であるが、例えば、放電セルＣｉｊが高温時には、１番目のサブフィールドＳＦ１から３番目のサブフィールドＳＦ３まで、連続して非点灯であった放電セルＣｉｊは、他の走査電極Ｙｉのアドレス選択の影響を受け、壁電荷の状態が相当に変化して減少していることが推定される。このような壁電荷の減少は、維持放電が行われない状態が長く続くと、より進行すると考えられる。
【００５１】
維持期間についても、１番目のサブフィールドＳＦ１及び２番目のサブフィールドＳＦ２と同様に、走査電極Ｙｉと維持電極Ｘｉに維持パルスＶａが交互に印加されるが、維持期間の最後の維持パルスが、図４Ａの１番目のサブフィールドＳＦ１及び２番目のサブフィールドＳＦ２では、走査電極Ｙｉに正極性の維持パルスＶｓが印加され、維持電極Ｘｉは接地電位であったのに対し、双方とも正極性の維持パルスＶｓが印加されて終了している点のみが異なっている。これは、次回の４番目のサブフィールドＳＦ４のリセット放電で印加されるリセットパルスの極性との関係で定められるものであり、維持放電の強度自体に実質的な相違は無い。
【００５２】
４番目のサブフィールドＳＦ４のリセット期間においては、２回目の全セルリセットＲＡＬＬ２によるリセット放電が行われる。４番目のサブフィールドＳＦ４におけるリセット期間においては、３番目のサブフィールドＳＦ３のアドレス期間において説明した壁電荷の減少を再調整するため、総ての放電セルＣｉｊをリセット放電させる２回目の全セルリセットＲＡＬＬ２が行われる。これにより、壁電荷が減少してきた放電セルＣｉｊについても、壁電荷の状態を補償し、適正な状態にリセットすることができる。２回目の全セルリセットＲＡＬＬ２の際に、走査電極Ｙｉに印加されるリセットパルスは、１回目の全セルリセットＲＡＬＬと同様であってよく、電圧Ｖｓから、電圧最大値（Ｖｓ＋Ｖｗ）まで、時間の経過とともに増加する傾斜波が印加されてよい。これにより、総ての放電セルＣｉｊにリセット放電が発生し、総ての放電セルＣｉｊの壁電荷の状態を一様にすることができる。なお、維持電極Ｘｉに印加される維持パルスは、１番目から３番目のサブフィールドＳＦ１〜ＳＦ３と同様であってよい。
【００５３】
ここで、４番目のサブフィールドＳＦ４のリセット期間において、２回目の全セルリセットＲＡＬＬ２によるリセット放電を行うことにより、放電セルＣｉｊ内の壁電荷の状態は良好に調整されるが、全セルリセットＲＡＬＬ２で印加するリセットパルスは、最大電圧（Ｖｓ＋Ｖｗ）の高電圧であり、放電の発光強度が大きいため、そのまま放電させると背景輝度が上昇してしまうという問題が生じる。これを防ぐため、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、アドレス電極Ａｊに、リセットパルスと同極性の正電位のパルスＶrａを印加し、放電セルＣｉｊ内の印加電圧を減少させ、放電強度を弱めている。このように、単純に４番目のサブフィールドＳＦ４において、最初の全セルリセットＲＡＬＬと同様の全セルリセットによるリセット放電を行うと、単純に背景輝度が１放電による発光分増加してしまうが、放電強度を弱めることにより、背景輝度の上昇を抑制することができる。つまり、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置によれば、プラズマディスプレイパネル１０が高温のときであっても、１回目の全セルリセットＲＡＬＬよりも発光強度の弱い２回目の全セルリセットＲＡＬＬ２を実行することにより、アドレス選択不良を減少させるとともに、背景輝度の上昇を抑制することができる。
【００５４】
なお、正電位のパルスＶrａは、アドレス期間に印加するアドレスパルスと同様の電圧値Ｖａを有するパルスであってもよいし、異なる電圧値を有する正電位のパルスＶrａであってもよいが、制御の容易性から、同じ電圧値Ｖａを有する正電位のパルスＶrａを用いるようにしてよい。また、正電位のパルスＶrａのパルス幅は、図４Ｂにおいては、リセットパルスが電圧値Ｖｓ以上である傾斜波及び最高値（Ｖｓ＋Ｖｗ）の部分に対応したパルス幅を有するパルスを印加しているが、パルス幅は、状態に応じて種々調整するようにしてもよい。この点の制御については、詳細は後述する。
【００５５】
アドレス期間及び維持期間については、１番目〜３番目のサブフィールドＳＦ１〜３と同様の電圧波形を印加することにより、アドレス選択及び維持放電が行われる。２回目の全セルリセットＲＡＬＬ２により、放電セルＣｉｊ内の壁電荷の状態が適切に調整されているので、アドレス放電が適正に行われ、それにより維持放電も適切に行うことができる。
【００５６】
図４Ａ及び図４Ｂにおいては、４回目のサブフィールドＳＦ４で２回目の全セルリセットを行う例を挙げて説明し、またその後のサブフィールドＳＦの説明を省略したが、その後のサブフィールドＳＦにおいても、必要に応じて３回目、４回目の全セルリセットを行うようにしてもよい。また、２回目の全セルリセットは、用途に応じて、例えば３番目のサブフィールドＳＦ３において行うようにしてもよいし、５番目のサブフィールドＳＦ５において行うようにしてもよい。但し、維持放電が多くなると、徐々に放電セルＣｉｊ内の壁電荷は安定化する傾向にあるので、１フィールド内の前半のサブフィールドＳＦで２回目の全セルリセットを行う方が、アドレス選択不良を防ぐのにより効果的である。例えば、サブフィールド数が１０又は１１であれば２番目から５番目のサブフィールドＳＦ１〜ＳＦ５、サブフィールド数が８であれば、２番目から４番目のサブフィールドＳＦ２〜ＳＦ４において行うようにしてもよい。
【００５７】
図５は、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置のリセット期間における全セルリセット時の電圧波形と、従来の電圧波形との比較図である。
【００５８】
図５（ａ）は、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置のリセット期間における全セルリセット時の電圧波形を示した図である。横軸は時間、縦軸は電圧の大きさを示す。図５（ａ）は、１１のサブフィールドＳＦから構成されるフィールドにおいて、１番目のサブフィールドＳＦ１と、４番目のサブフィールドＳＦ４で全セルリセットを行った例を示している。図５（ａ）において、１番目のサブフィールドＳＦ１と、４番目のサブフィールドＳＦ４は、走査電極Ｙｉに印加されるリセットパルスについては、全く同様の電圧波形である。しかしながら、アドレス電極Ａｊに印加される電圧波形は、１番目のサブフィールドＳＦ１では接地電位でパルスが印加されていないが、４番目のサブフィールドＳＦ２においては、電圧値Ｖａを有する正電位のパルスＶrａが印加されている点で、異なっている。このように、１フィールドの最初のサブフィールドＳＦ１においては、完全な全セルリセットを行うが、４番目のサブフィールドＳＦ４の２回目のサブフィールドＳＦ４においては、リセットパルスと同極性の正電位のパルスＶrａを印加することにより、全セルリセットの輝度を抑制し、１フィールド内の輝度バランスを保っている。
【００５９】
また、図５（ａ）の４番目のサブフィールドＳＦ４の電圧波形において、正電位のパルスＶrａは、リセットパルスがＶｓから（Ｖｓ＋Ｖｗ）に増加している部分に時間的に対応して印加されているが、正電位のパルスＶrａのパルス幅を調整することにより、２回目の全セルリセットの放電強度を調整することが可能であることが分かる。
【００６０】
一方、図５（ｂ）は、従来のプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置のリセット期間におけるリセット放電の電圧波形を示した図である。図５（ｂ）において、図５（ａ）と同様に、１１のサブフィールドから構成されるフィールドにおいて、１番目のサブフィールドＳＦ１のみ全セルリセットを行い、他の総てのサブフィールドＳＦでは、オンセルリセットを行った場合の電圧波形が示されている。１番目のサブフィールドＳＦ１における全セルリセットは、図５（ａ）の１番目のサブフィールドの電圧波形と全く同様であり、走査電極Ｙｉにリセットパルスが印加され、アドレス電極Ａｊは接地電位である。一方、図５（ｂ）のオンセルリセットにおいては、走査電極Ｙｉにはリセットパルスは負極性のパルスのみが印加され、アドレス電極Ａｊは接地電位のままである。オンセルリセットは、プラズマディスプレイパネル１０が低温のときは、壁電荷の調整が良好に行われるが、プラズマディスプレイパネル１０が高温となり、一旦壁電荷の状態が変化したら、負極性の電圧値の小さなパルスしか印加しないので、それを立て直して是正することはできない。本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、かかる状況を考慮し、壁電荷の減少が発生し易い高温時であっても、放電セルＣｉｊ内の壁電荷をフィールドの途中で再調整するとともに、その影響による黒輝度上昇を抑制し、輝度段差を低減できる手法であることが分かる。
【００６１】
次に、図６及び図７を用いて、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置の２回目以降の全セルリセットの制御方法の例について説明する。
【００６２】
図５（ａ）において、２回目以降の全セルリセットは、アドレス電極Ａｊに印加する正電位のパルスＶrａのパルス幅の調整により、放電強度を制御することが可能であることを説明した。図６においては、そのような２回目以降の全セルリセットにおいて、正電位のパルスＶrａのパルス幅を制御することにより、全セルリセットの放電強度を適切に調整する制御方法について説明する。
【００６３】
図３乃至図５においては、１フィールドのみの電圧波形について説明を行ったが、実際のプラズマディスプレイパネル１０の駆動においては、１フィールドは１６．７〔ｍｓ〕の短時間なので、本実施例に係る１フィールド内に複数回の全セルリセットを含む駆動方法は、複数フィールドで連続的に実行される。よって、例えば、プラズマディスプレイパネル１０が所定温度以上となったときに、本実施例に係るプラズマディスプレイパネル１０の駆動方法を行う場合には、温度の上昇、又は時間の経過とともに、２回目以降の全セルリセットの放電強度を変化させてゆく制御方法が考えられる。
【００６４】
つまり、図５（ａ）で示した２回目の全セルリセットの電圧波形において、温度が上昇するにつれて、放電セルＣｉｊ内の壁電荷の移動が激しくなるので、徐々に２回目の全セルリセットの放電強度を大きくしてゆく制御方法が考えられる。
【００６５】
図６は、そのような温度変化に基づく２回目以降の全セルリセットの制御方法を示した図であり、プラズマディスプレイパネル１０の温度が４０℃以上となったときに、１フィールド内に複数回の全セルリセットを含む駆動方法を開始するようにしている。この段階では、第１段階として、例えば、正電位のパルスＶrａのパルス幅を最大として、２回目以降の全セルリセットの放電強度を最大限に抑制する。なお、プラズマディスプレイパネル１０のパネル温度は、温度検出手段５６で検出してよい。
【００６６】
次いで、プラズマディスプレイパネル１０の温度が、５０℃以上であることが温度検出手段５６により検出されたときには、第２段階として、例えば、正電位のパルスＶrａのパルス幅を、第１段階の最大パルス幅の２／３とする。これにより、２回目以降の全セルリセットの放電強度はやや大きくなり、壁電荷再調整の効果は高まる。また、画像の背景輝度（黒輝度）は、通常よりも上昇するものの、第１段階との差は小さいので、画像を視認するユーザの目には違和感は少ない。
【００６７】
次いで、プラズマディスプレイパネル１０のパネル温度が６０℃となったことが温度検出手段５６により検出されたときには、第３段階として、例えば、正電位のパルスＶrａのパルス幅を、第１段階の最大パルス幅の１／３とするようにしてもよい。これにより、更に放電強度が大きくなった２回目以降の全セルリセットが各フィールドで実行され、壁電荷再調整の効果は更に高まる。また、画像の背景輝度は更に上昇するが、第２段階との輝度差は少ないので、ユーザの目に与える違和感は少ない制御となっている。
【００６８】
このように、プラズマディスプレイパネル１０のパネル温度変化に基づいて、２回目以降の全セルリセットの発光輝度を制御するようにしてもよい。図６においては、パネル温度が上昇する場合を例に挙げて説明したが、温度が低下していった場合には、逆に正電位のパルスＶrａのパルス幅を増加させてゆくようにしてよい。また、正電位のパルスＶrａのパルス幅を切り換える閾値となる温度についても、用途に応じて適宜適切な設定値としてよいし、段階的な切り換えも、もっと段階数を増やしてきめ細かい制御を行うようにしてもよい。
【００６９】
更に、図６においては、段階的に切り換える例について説明したが、温度検出手段５６により検出された温度に応じて、正電位のパルスＶrａのパルス幅をリニアに変化させるような制御を行うようにしてもよい。
【００７０】
図７は、時間経過に基づく２回目以降の全セルリセットの制御方法を示した図である。図７において、温度検出手段５６により検出されたプラズマディスプレイパネル１０のパネル温度が５０℃以上となったときに、本実施例に係るプラズマディスプレイパネル１０の駆動方法が開始する制御が示されている。パネル温度が５０℃以上となったときに、第１段階として、正電位のパルスＶrａのパルス幅が最大の状態で２回目以降の全セルリセットが行われ、２回目以降の全セルリセットの発光輝度は最大に抑制された状態となっている。これにより、ユーザは急激な背景輝度の上昇による輝度差を感じる事態が避けられるとともに、１フィールド内で複数回の全セルリセットを行って、アドレス選択不良を防止することができる。
【００７１】
次いで、第１段階の２回目以降の全セルリセットを含むサブフィールド駆動を開始してから、２秒後に第２段階の２回目以降の全セルリセットを有するサブフィールド駆動に切り換える。一旦、所定温度（図７では５０℃）以上にパネル温度が上昇したら、基本的にパネル駆動によりパネル温度は更に上昇するので、時間の経過に基づいて、全セルリセットの発光輝度を制御するようにしてもよい。なお、時間計測は、時間計測手段５７により行うようにしてよい。また、第２段階においては、例えば、２回目以降の全セルリセット時に印加する正電位のパルスＶrａのパルス幅を、第１段階の最大幅の正電位のパルスＶrａの２／３に設定してもよい。これにより、２回目の全セルリセットによる放電強度は増加し、放電セルＣｉｊ内の壁電荷の再調整の効果を第１段階よりも高めることができる。また、背景輝度は、第１段階よりも更に上昇するものの、第１段階との差は小さいので、ユーザの目には輝度差による違和感を与え難い制御となる。
【００７２】
次いで、第２段階の２回目以降の全セルリセットを含むサブフィールド駆動を開始してから２秒経過後、つまり第１段階のサブフィールド駆動を開始してから４秒後に、第３段階の２回目以降の全セルリセットを含むサブフィールド駆動法に移行する。この場合、例えば、２回目以降の全セルリセット時の正電位のパルスＶrａのパルス幅を、最大パルス幅の１／３とするようにしてもよい。第２段階に入ってから更に２秒経過後には、パネル温度が更に上がっていることが推定されるので、２回目以降の全セルリセットの放電強度を更に高めることにより、放電セルＣｉｊの壁電荷再調整の効果を高め、パネル温度に即した制御を行うことができる。また、第２段階との輝度差は小さく抑えられているので、ユーザの目に与える輝度差の違和感を抑制できる。
【００７３】
このように、一旦パネル温度が所定温度以上となって以降は、時間計測手段５７により経過時間を計測し、経過時間に応じて段階を切り換えるようにしてもよい。例えば、プラズマディスプレイパネル１０の時間と温度上昇の関係や、時間経過による放電挙動がある程度把握されている場合には、このような経過時間に基づく切り換え制御を行うようにしてもよい。制御が簡素化されるので、駆動制御回路５０の処理負担を軽減することができる。
【００７４】
なお、図７においても、パネル温度下降時には、時間経過に応じて２回目以降の全セルリセット時に印加する正電位のパルスＶrａのパルス幅を増加させてゆくように制御してよく、また、切り換え時間や段階数の設定は、用途に応じて適宜適切な設定としてよい。更に、図７の態様においても、図６と同様に、時間経過に応じて、正電位のパルスＶrａのパルス幅をリニアに変化させる制御構成としてもよい。
【００７５】
次に、図８及び図９を用いて、図６及び図７で説明した段階的制御の適用例について説明する。図８は、図６及び図７において説明した段階的制御の一例を示した図である。なお、図８で説明する段階は、図６及び図７において説明した段階と一致している。
【００７６】
図８（ａ）は、第１段階における全セルリセットの電圧波形を示した図である。図８（ａ）において、２回目以降の全セルリセットは、４番目のサブフィールドＳＦ４において、２回目の全セルリセットが行われた例が示されている。走査電極Ｙｉには、１番目のサブフィールドＳＦ１と同じ正極性の方形波のリセットパルスが印加されるが、アドレス電極Ａｊには、電圧値Ｖａの正電位のパルスＶrａが印加されている。方形波である正電位のパルスＶrａのパルス幅は、リセットパルスの電圧値Ｖｓ以上の部分を総てカバーするパルス幅を有しており、全セルリセット用のリセットパルスによる２回目の全セルリセットは、１回目の全セルリセットよりも放電強度が抑制される。
【００７７】
図８（ｂ）は、第２段階における全セルリセットの電圧波形を示した図である。図８（ｂ）において、第２段階の２回目の全セルリセット時の走査電極Ｙｉに印加されるリセットパルスは、図８（ａ）の第１段階における全セルリセットと同様であるが、アドレス電極Ａｊに印加される方形波の正電位のパルスＶrａのパルス幅は、図８（ａ）の場合と比較して、約２／３のパルス幅となっている。正電位のパルスＶrａの電圧値は、Ｖａで図８（ａ）と同様である。正電位のパルスＶrａのパルス幅が小さくなると、リセットパルスにより放電セルＣｉｊに印加される電圧の電位差の大きい部分が増加するので、放電強度は大きくなる。よって、図８（ｂ）においては、図８（ａ）より２回目の全セルリセットの発光輝度が大きくなり、背景輝度は上昇するが、放電セルＣｉｊ内の壁電荷調整の効果も大きくなる。
【００７８】
図８（ｃ）は、第３段階における全セルリセットの電圧波形を示した図である。図８（ｃ）において、第３段階の２回目の全セルリセット時のリセットパルスは、図８（ａ）、（ｂ）と同様であるが、正電位のパルスＶrａは、更にパルス幅が小さくなり、図８（ａ）に示した最大パルス幅時の１／３となる。これにより、２回目の全セルリセットの放電強度は図８（ｂ）の場合よりも更に増加するが、壁電荷の再調整の効果は大きくなる。
【００７９】
図８（ａ）〜図８（ｃ）において示したように、正電位のパルスＶrａの印加時間を段階的に徐々に減少させてゆくことで、背景輝度は徐々に増加するが、輝度段差が小さいために、ユーザの目に与える違和感は小さくなる。
【００８０】
このように、方形波の正電位のパルスＶrａを２回目の全セルリセット時に印加し、そのパルス幅をプラズマディスプレイパネル１０の温度上昇又は時間経過とともに小さくすることにより、１フィールド内に全セルリセットを複数回行っても、背景輝度の輝度段差を抑制することができる。
【００８１】
なお、このような正電位のパルスＶrａのパルス幅の制御は、駆動制御回路５０内のリセット制御回路５４により、アドレス駆動回路２０を制御することにより実行してよい。
【００８２】
図９は、図８とは異なる２回目の全セルリセットの段階的制御の一例を示した図である。図９は、容量性負荷であるプラズマディスプレイパネル１０のアドレス電極Ａｊをハイ・インピーダンス状態にした場合に印加する電圧を示している。
【００８３】
図９（ａ）は、第１段階における全セルリセットの電圧波形を示した図である。図９（ａ）においても、１回目の全セルリセットが１番目のサブフィールドＳＦ１において行われ、２回目の全セルリセットが４番目のサブフィールドＳＦ４において行われた例について説明する。
【００８４】
図９（ａ）において、２回目の全セルリセットのリセットパルスは、１回目の全セルリセットのリセットパルスと同様の正極性の電圧波形である。正電位のパルスＶrａについては、２回目の全セルリセットにおいては、時間の経過につれて増加する正極性の傾斜波が印加されている。これは、アドレス電極Ａｊをハイ・インピーダンス状態にすることにより、走査電極Ｙｉに印加される電圧パルスの上昇に伴ってアドレス電極Ａｊに印加される電圧波形である。
【００８５】
図１０は、図９（ａ）に示す傾斜波の正電位のパルスＶrａを印加するための回路図の一例を示した図である。図１０において、スイッチＳＷ１をオフにし、スイッチＳＷ２をオンとして電荷をアドレス電極Ａｊに蓄え、次いでスイッチＳＷ２をオフとすると、アドレス電極Ａｊはフローティングのハイ・インピーダンス状態となり、走査電極Ｙｉに印加されるスキャンパルスの増加とともに、正電位のパルスＶrａも増加する傾斜波となる。このような制御も、駆動制御回路５０内のリセット制御回路５４及びアドレス駆動回路２０により行われてよい。
【００８６】
図９（ａ）に戻る。図９（ａ）において、傾斜波の正電位のパルスＶrａは、リセットパルスが電圧値Ｖｓ以上となっている部分と対応するパルス幅を有する。これにより、２回目の全セルリセットにおけるリセット放電の放電強度は、リセットパルスと同極性の正電位のパルスＶrａが印加されることにより、電位差が小さくなり、放電強度が抑制される。よって、黒輝度の上昇を抑制し、輝度段差を小さくすることができる。
【００８７】
図９（ｂ）は、第２段階における全セルリセットの電圧波形を示した図である。図９（ｂ）において、２回目の全セルリセット時のリセットパルスは図９（ａ）と同様であるが、正電位のパルスＶrａは、図９（ａ）よりもパルス幅が小さく、図９（ａ）の最大パルス幅の約２／３の大きさの正電位のパルスＶrａが印加されている。これにより、２回目の全セルリセットによるリセット放電の放電強度を、図９（ａ）よりも若干高めることができ、放電セルＣｉｊの壁電荷の減少を抑制できる。その際、背景輝度も上昇するが、第１段階との輝度差が小さいので、大きな輝度段差は生じない。
【００８８】
図９（ｃ）は、第３段階における全セルリセットの電圧波形を示した図である。図９（ｃ）において、２回目の全セルリセットのリセットパルスは図９（ａ）、（ｂ）に示した第１段階及び第２段階のリセットパルスと同様であるが、傾斜波の正電位のパルスＶrａのパルス幅が図９（ｂ）よりも更に小さくなり、図９（ａ）に示した最大パルス幅の約１／３となっている。これにより、図９（ｂ）の第２段階から、更に段階的に２回目の全セルリセットのリセット放電の放電強度を強め、放電セルＣｉｊの壁電荷の状態を再調整することができる。また、背景輝度である黒輝度も増加するが、図９（ｂ）から段階的に上昇しているので、大きな輝度段差は生じない。
【００８９】
このように、図９に示したように、２回目の全セルリセット時にアドレス電極Ａｊに印加する正電位のパルスＶrａを傾斜波とした場合であっても、段階的にパルス幅を小さくしてゆくことにより、適切な放電セルＣｉｊ内の壁電荷調整を行えるとともに、背景輝度の上昇を段階的にし、大きな輝度段差が生じるのを防ぐことができる。
【００９０】
なお、図８及び図９の双方において、更にもう１段階設け、最後には正電位のパルスＶrａを印加しない１回目の全セルリセットと同様のリセット放電を行うようにしてもよい。また、温度下降時には、図８及び図９の（ａ）〜（ｃ）の順序を逆にし、徐々に正電位のパルスＶrａのパルス幅を増加させるようにしてよい。また、正電位のパルスＶrａの印加を、段階的ではなく、リニアな変化としても良い点も、図６及び図７の説明と同様である。
【００９１】
このように、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置によれば、１フィールド内で全セルリセットを複数回行って放電セルＣｉｊ内の壁電荷の状態を良好にできるとともに、２回目以降の全セルリセットにおいては、リセットパルスを調整するのではなく、正電位のパルスＶrａを印加することにより、簡素な制御で背景輝度の上昇を抑制することができる。また、正電位のパルスＶrａは、印加電圧を変化させるのではなく、パルス幅を調整することにより、全セルリセットの放電強度を調整するため、簡素かつ柔軟に２回目以降の全セルリセットによるリセット放電を制御することができる。
【００９２】
なお、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置において、全セルリセット以外のオンセルリセットについては、種々の態様を適用することができる。
【００９３】
図１１は、オンセルリセットの電圧波形の一例を示した図である。図１１において、３番目のサブフィールドＳＦ３と４番目のサブフィールドＳＦ４の電圧波形が示されており、４番目のサブフィールドにおいては、図４Ｂと同様に、２回目の全セルリセットＲＡＬＬ２の波形が示されている。
【００９４】
図１１において、４番目のサブフィールドＳＦ４の２回目の全セルリセットＲＡＬＬ２の電圧波形は、図４Ｂと同様の電圧波形であるので、その説明を省略する。図１１においては、３番目のサブフィールドＳＦ３のオンセルリセットＲＯＮのリセット放電において、走査電極に印加されたリセットパルスが、正極性の電圧波形である点で、図４Ｂと異なっている。そして、オンセルリセットＲＯＮの電圧波形は、全セルリセットのリセットパルスの最大値（Ｖｓ＋Ｖｗ）よりは電圧値が低い（Ｖｓ＋Ｖｗｐ）が電圧最大値となっているが、全セルリセットのリセットパルスと類似した傾斜波を含む正電圧の波形となっている。このように、オンセルリセットＲＯＮのリセットパルスの電圧波形は、Ｖｗよりは電位の低いＶｗｐを印加した正極性のパルスであってもよい。この場合には、３番目のサブフィールドＳＦ３の前のサブフィールドの維持放電の最後の維持パルスが、維持電極Ｘｉに印加された維持パルスで終わり、走査電極には正電荷が蓄積されて終わる点で、図４Ａ及び図４Ｂの例とは異なる。
【００９５】
このように、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置は、種々のオンセルリセットの態様を有するサブフィールド駆動に適用することができる。
【００９６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【図面の簡単な説明】
【００９７】
【図１】本発明を適用した実施例に係るプラズマディスプレイ装置の全体構成図である。
【図２】プラズマディスプレイパネル１０の分解斜視図の一例を示した図である。
【図３】本実施例のサブフィールド駆動法の一例を説明するための図である。
【図４Ａ】１番目及び２番目のサブフィールドの駆動波形を示した図である。
【図４Ｂ】３番目及び４番目のサブフィールドの駆動波形を示した図である。
【図５】本実施例のリセット期間における電圧波形と従来の電圧波形との比較図である。図５（ａ）は、本実施例のリセット期間における電圧波形を示した図である。図５（ｂ）は、従来のリセット期間における電圧波形を示した図である。
【図６】温度変化に基づく２回目以降の全セルリセットの制御方法を示した図である。
【図７】時間経過に基づく２回目以降の全セルリセットの制御方法を示した図である。
【図８】２回目の全セルリセットの段階的制御の一例を示した図である。図８（ａ）は、第１段階における全セルリセットの電圧波形図である。図８（ｂ）は、第２段階における全セルリセットの電圧波形図である。図８（ｃ）は、第３段階における全セルリセットの電圧波形図である。
【図９】図８とは異なる２回目の全セルリセットの段階的制御の一例を示した図である。図９（ａ）は、第１段階における全セルリセットの電圧波形図である。図９（ｂ）は、第２段階における全セルリセットの電圧波形図である。図９（ｃ）は、第３段階における全セルリセットの電圧波形図である。
【図１０】傾斜波の正電位のパルスＶrａを印加するための回路図の一例を示した図である。
【図１１】オンセルリセットの電圧波形の一例を示した図である。
【符号の説明】
【００９８】
１０    プラズマディスプレイパネル
１１    上面基板
１２    前面ガラス基板
１３、１７    誘電体層
１４    保護膜
１５    背面基板
１６    背面ガラス基板
１８    隔壁
１９、１９Ｒ、１９Ｇ、１９Ｂ    蛍光体
２０    アドレス駆動回路
３０    維持駆動回路
４０    走査駆動回路
４１    スキャン回路
４２    サステイン回路
４３    リセット回路
５０    駆動制御回路
５１    サブフィールド変換回路
５２    アドレスデータ発生回路
５３    スキャンデータ発生回路
５４    リセット制御回路
５５    維持データ発生回路
５６    温度検出手段
５６ａ    温度センサ
５７    時間計測手段
【図１】
2009294321.tif 000003
【図２】
2009294321.tif 000004
【図３】
2009294321.tif 000005
【図４Ａ】
2009294321.tif 000006
【図４Ｂ】
2009294321.tif 000007
【図５】
2009294321.tif 000008
【図６】
2009294321.tif 000009
【図７】
2009294321.tif 000010
【図８】
2009294321.tif 000011
【図９】
2009294321.tif 000012
【図１０】
2009294321.tif 000013
【図１１】
2009294321.tif 000014