(57)【要約】 【課題】  各ヒータに定電流を供給することで各ヒータに投入するエネルギーのばらつきを軽減する一方、各ヒータに投入するエネルギーを多段階に変化させることが可能な素子基板を提供する。【解決手段】  素子基板であって、複数の記録素子と、前記複数の記録素子を駆動するために用いる定電流を発生する定電流源とを有する。また、前記定電流の電流値を決定し該電流値がそれぞれ異なる複数の電流値決定データを外部から入力して保持する保持回路と、前記保持回路に保持された複数の電流値決定データから電流値決定データを選択する選択回路と、を有する。また、前記定電流源は、前記選択回路により選択された電流値決定データに従って、前記複数の記録素子を駆動するために用いる定電流の電流値を切り替える。【選択図】  図１
2009143017.tif 000002
【特許請求の範囲】
【請求項１】
複数の記録素子と、前記複数の記録素子を駆動するために用いる定電流を発生する定電流源とを有する素子基板であって、
前記定電流の電流値を決定し該電流値がそれぞれ異なる複数の電流値決定データを外部から入力して保持する保持回路と、
前記保持回路に保持された複数の電流値決定データから電流値決定データを選択する選択回路と、
を有し、
前記定電流源は、前記選択回路により選択された電流値決定データに従って、前記複数の記録素子を駆動するために用いる定電流の電流値を切り替えることを特徴とする素子基板。
【請求項２】
前記選択回路により選択された電流値決定データに従って、前記定電流を発生するための基準電流を生成し、該基準電流を前記定電流源に供給する基準電流生成回路をさらに有することを特徴とする請求項１に記載の素子基板。
【請求項３】
前記選択回路は、前記複数の電流値決定データから電流値決定データを選択するための情報を有する選択用データを外部から入力し、該選択用データに従って電流値決定データを選択することを特徴とする請求項１または請求項２に記載の素子基板。
【請求項４】
前記選択回路は、前記複数の電流値決定データに対応する複数の前記選択用データのうちのいずれの選択用データを入力するかに従って電流値決定データを選択することを特徴とする請求項３に記載の素子基板。
【請求項５】
前記選択回路は、前記選択用データを入力することに伴って、前記複数の電流値決定データから予め定められた記録データを選択することを特徴とする請求項３に記載の素子基板。
【請求項６】
前記保持回路は、前記複数の電流値決定データのビット数に対応するビット数の複数のシフトレジスタと、前記シフトレジスタそれそれに対応するラッチ回路とを有することを特徴とする請求項１乃至請求項５のいずれか１項に記載の素子基板。
【請求項７】
前記素子基板は、インクジェット記録ヘッド用の素子基板であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の素子基板。
【請求項８】
請求項１乃至請求項７のいずれか１項に記載の素子基板を有することを特徴とする記録ヘッド。
【請求項９】
請求項８に記載の記録ヘッドとインクを収容したインクタンクとを有することを特徴とするヘッドカートリッジ。
【請求項１０】
請求項８に記載の記録ヘッドまたは請求項９に記載のヘッドカートリッジを有することを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクを吐出して記録媒体に記録を行うインクジェット記録ヘッド用の素子基板、及びその素子基板を有する記録ヘッド、ヘッドカートリッジ、記録装置に関する。
【背景技術】
【０００２】
インクジェット記録方式は、ヒータや圧電素子などの記録素子を使い液体を吐出口から排出させ、記録媒体上の所定位置に液滴を着弾させる事で画像を形成する記録方式である。このため、各吐出口に対応して記録素子をインクジェット記録ヘッド用の素子基板上に配置し、出力する画像に応じて選択的に記録素子でインクを吐出するためのエネルギーを発生させて液滴を吐出している。
【０００３】
近年、インクジェット記録装置は、さらに高速で高画質に記録することが要求されている。このため、記録素子としてヒータを用いた記録ヘッドを搭載したインクジェット記録装置においてヒータを駆動する際、記録速度を向上するため、なるべく多くのヒータを同時に高速に駆動することが求められている。また、多数のヒータとその駆動回路は同一の素子基板上に形成されるが、１つの半導体ウェハから取得する素子基板の個数を増加させることでコストダウンすることが好ましい。このため、素子基板を小型化することも求められている。
【０００４】
ところが、素子基板では同時に駆動するヒータの数に対応した配線が必要となる。このため、同時に駆動するヒータの数を増やすと、素子基板の面積が限られている場合には、配線１本当たりの面積を減少させるために各配線を細くすることとなり配線抵抗が増加する。さらに、各配線を細くすることにより、同一素子基板内の各配線の配線抵抗のバラツキも増加することになる。このような問題は、素子基板を小型化する場合にも同様に生じ、配線抵抗が増加し、配線抵抗のバラツキも増加することになる。素子基板内では、ヒータとこのヒータに駆動電圧を印加するための配線は電源に対して直列に接続されているため、配線抵抗の増加と配線抵抗のバラツキの増加により、各ヒータに印加される電圧の変動割合が増加する。
【０００５】
ヒータに印加される電圧が、過小であればインクの吐出は不安定となり、過大であればヒータの使用可能期間を短くする原因となる。高画質に記録するためには、各ヒータに印加される電圧にバラツキがないことが望ましい。各ヒータに印加される電圧のバラツキが大きいと、インクの吐出が不安定となるヒータが存在する場合や、一部のヒータの使用可能期間が短くなる場合がある。
【０００６】
また、素子基板の外部での配線は、複数のヒータに対して共通となっているため、同時に駆動するヒータの数によって、共通の配線での電圧降下が異なる。
【０００７】
このような課題に対して、ヒータに定電流を供給することで各ヒータに投入するエネルギーのバラツキを軽減する回路を有する素子基板が開示されている（特許文献１参照）。
【０００８】
特許文献１に記載されている主な素子基板及びその動作について図８を用いて説明する。
【０００９】
図８の素子基板は、基準電圧回路１０１、電流調整回路１０２、基準電流生成回路１０３、及び定電流源ブロック１０４とから構成されている。また、ｘ個のヒータとこれらのヒータに対応するｘ個のスイッチング素子からなるｍ個のグループを有し、ヒータの総数は（ｘ×ｍ）個である。
【００１０】
図８の素子基板において、基準電圧回路１０１は、電流調整回路１０２の基準電圧（Ｖｒｅｆ）を生成する。
【００１１】
電流調整回路１０２は、基準電圧回路１０１の出力である基準電圧（Ｖｒｅｆ）をもとに、ヒータを駆動する電流値を決定する電流値決定データに応じた可変電流出力を生成する。この素子基板は、電圧変換の基本構成を抵抗値（Ｒ）とその２倍の抵抗値（２Ｒ）で構成されたＲ―２Ｒの抵抗配列で構成されるデジタルーアナログ変換回路を用いている。電流調整回路１０２は、シフトレジスタ（Ｓ／Ｒ）１０２ａとラッチ回路（Ｌａｔｃｈ）１０２ｂとで構成されるシリアルーパラレル変換回路と、Ｒ―２Ｒの抵抗配列とＭＯＳトランジスタとからなる電流可変回路の２つのブロックから構成されている。
【００１２】
シリアルーパラレル変換回路は、クロック信号（ＣＬＫ）に同期して電流値決定データ（ＤＡＴＡ）を記録装置本体から取り込むシフトレジスタ（Ｓ／Ｒ）１０２ａを有する。また、シフトレジスタ（Ｓ／Ｒ）１０２ａから出力された電流値決定データをラッチ信号（ＬＴ）に同期してシリアルに取り込むラッチ回路（Ｌａｔｃｈ）１０２ｂを有する。シフトレジスタ１０２ａとラッチ回路１０２ｂは、電流可変回路が扱う信号のビット数に対応してｎ個ずつ設けられ、任意の電流値決定データを各ラッチ回路から出力することでシリアルーパラレル変換されて電流可変回路に出力される。
【００１３】
電流可変回路は、抵抗と、スイッチとして作用するＭＯＳトランジスタとで構成されている。そして、抵抗値を“Ｒ”とする（ｎ＋１）個の抵抗ｒａ１〜ｒａｎ＋１は接地端（ＧＮＤ）を一端として直列に接続されている。一方、抵抗ｒａ１〜ｒａｎ＋１の２倍の抵抗値“２Ｒ”を有する抵抗ｒｂ１〜ｒｂｎ＋１の一端は、抵抗ｒａ１〜ｒａｎ＋１の各接続点に接続されている。また、他端はＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ、及び１０２−１ｂ〜１０２−ｎｂの各ソースにそれぞれ接続されている。
【００１４】
ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ及びＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂの各ドレインは、基準電流出力端（Ｉｒｅｆ）及び基準電圧（Ｖｒｅｆ）に接続されている。一方、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａのゲートにはラッチ回路１０２ｂから電流値決定データが供給される。そして、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａと対をなすＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂのゲートにはラッチ回路１０２ｂから出力された電流値決定データをインバータ１０２ｃにより反転した信号が供給される。
【００１５】
ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ及びＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂは、ソース及びドレイン間をオン／オフするスイッチとして機能し、ラッチ回路１０２ｂから出力された電流値決定データによって制御される。
【００１６】
オペアンプ１０２ｄはその正転入力端子（＋）が基準電圧（Ｖｒｅｆ）及びＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂのドレインに接続されている。また、その反転入力端子（−）がＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａのドレイン及び可変電流出力の出力用のＭＯＳトランジスタ１０２ｅのソースに接続されている。なお、オペアンプ１０２ｄの出力端子はＭＯＳトランジスタ１０２ｅのゲートに接続されている。そして、ＭＯＳトランジスタ１０２ｅは電流（Ｉｒｅｆ）の出力端子となり、基準電流生成回路１０３に出力される。
【００１７】
また、オペアンプ１０２ｄの反転入力端子（−）には、その信号電位が正転入力端子（＋）に接続された基準電圧（Ｖｒｅｆ）と同電位となるような可変電流出力の出力用のＭＯＳトランジスタ１０２ｅのソースからの出力が入力される。なお、オペアンプ１０２ｄからの出力は可変電流出力の出力用のＭＯＳトランジスタ１０２ｅのゲートに入力され、そのソースからの出力を制御している。その結果、オペアンプ１０２ｄの反転入力端子（−）に接続されるＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａのドレインにも基準電圧（Ｖｒｅｆ）が印加される。
【００１８】
一方、ＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂのドレインには基準電圧（Ｖｒｅｆ）が入力される。ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ及びＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂは、それぞれ対をなしており、それぞれのＭＯＳトランジスタ対のゲートはインバータ１０２ｃを介して接続されている。このため、それぞれのＭＯＳトランジスタ対においていずれかのＭＯＳトランジスタは常にオンとなる。
【００１９】
ここで、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ及びＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂがオン時のソースとドレイン間の抵抗が、ｒｂ１〜ｒｂｎ＋１の抵抗（２Ｒ）に対して無視できるほど小さいとする。すると、常にｒｂ１〜ｒｂｎ＋１の一端には、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ又はＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂを介して、基準電圧（Ｖｒｅｒ）が印加される。
【００２０】
ここで、抵抗ｒｂ１〜ｒｂｎ＋１に流れる電流Ｉ１〜Ｉｎは各々、Ｉ１＝Ｖｒｅｆ／（２×Ｒ）、Ｉ２＝Ｖｒｅｆ／（２×２×Ｒ）、……、Ｉｎ＝Ｖｒｅｆ／（２ｎ×Ｒ）となる。ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａの内の電流値決定データのオン信号に対応したＭＯＳトランジスタから、Ｉ１〜Ｉｎの内の対応する電流の合計が電流出力端子（Ｉｏｕｔ）に出力される。
【００２１】
上述のように、Ｉ１〜Ｉｎの各電流は１／２づつ重みづけされている。このため、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａに入力される電流値決定データを制御することにより２ｎ種類の値をもつ電流を電流出力端子（Ｉｏｕｔ）より出力することができる。言い換えると、出力される基準電流（Ｉｒｅｆ）は０〜Ｖｒｅｆ／Ｒの範囲で２ｎ段階に可変である。
【００２２】
なお、ＭＯＳトランジスタ１０２ｅのソースとＧＮＤ間に抵抗値（Ｒ１）の抵抗Ｒｏｆｆを接続することで、抵抗Ｒｏｆｆの両端にＶｒｅｆが印加され、Ｖｒｅｆ／Ｒ１の電流を常に流すことができる。従って、電流をＶｒｅｆ／Ｒ１〜Ｖｒｅｆ／Ｒ１＋Ｖｒｅｆ／Ｒの範囲で可変にすることができる。
【００２３】
図８から分かるように、基準電流（Ｉｒｅｆ）と定電流源１０６―１〜１０６−ｍはカレントミラー回路を構成し、基準電流（Ｉｒｅｆ）をもとに、定電流源１０６−１〜１０６−ｍより基準電流（Ｉｒｅｆ）に比例する定電流Ｉｈ１からＩｈｍを出力する。
【００２４】
定電流源ブロック１０４は、ｘ個のヒータとこのヒータに対応するｘ個のスイッチング素子とからなるｍ個のグループ１１００−１〜１１００−ｍと、各グループに対応したｍ個の定電流源１０６−１〜１０６−ｍからなる。なお、１１０１−１１〜１１０１−ｍｘの合計ｍ×ｘ個のヒータと、１１０２−１１〜１１０２−ｍｘの合計ｍ×ｘ個のスイッチング素子が含まれている。ＭＯＳトランジスタであるそれぞれのスイッチング素子は、制御回路からの制御信号により、電流の短絡／開放が制御される。各グループ内のスイッチング素子は対応する定電流源に対して、共通の接続端を介して共通に接続される。
【００２５】
そして、グループ内のスイッチング素子を制御信号によりオンまたはオフの制御をすることで、各ブロックに対応して設けられた定電流源１０６−１〜１０６−ｍの出力電流Ｉｈ１からＩｈｍを所望のヒータへ投入している。
【００２６】
一方、インクを加熱して泡を発生させ、この泡によりインクを吐出口から吐出させるインクジェット記録方式において、泡を発生させるためのヒータの加熱の前に予備加熱を行う技術が開示されている（特許文献２参照）。この予備加熱を行うために用いられるパルスとして、図９（ａ）の一定の単一パルス、図９（ｂ）の電圧が途中で変化する単一パルス、図９（ｃ）の同一の電圧の複数のパルス、図９（ｄ）の異なる電圧の複数のパルスを用いている。
【００２７】
図９（ａ）及び図９（ｃ）で示されるような一定の電圧をパルス幅を変えてヒータへ印加する技術は、予備加熱の場合に限らずインクを吐出させる際の加熱の場合においても、従来から行われている。また、ヒータに定電流を供給することで各ヒータに投入するエネルギーを一定にする回路を有する素子基板においても従来から多くの場合において適用されてきた。一方、図９（ｂ）及び図９（ｄ）で示されるような途中で変化する電圧をヒータへ印加する技術をこのような素子基板に適用することが望まれている。途中で変化する電圧をヒータへ印加することにより、インクを吐出する上での様々な性能を向上できると考えられるためである。
【特許文献１】特開２００６−７７６３号公報
【特許文献２】特開平０５−１９３１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
しかしながら、図９（ｂ）及び図９（ｄ）で示されるような途中で変化する電圧をヒータへ印加する技術を、ヒータに定電流を供給することで各ヒータに投入するエネルギーのバラツキを軽減する回路を有する素子基板に適用することは困難である。
【００２９】
ここで、特許文献１の素子基板における電流値の制御動作を説明する。図１０は、特許文献１の素子基板における電流調整回路１０２に入力される各種信号のタイミングチャートである。
【００３０】
図１０には、クロック信号（ＣＬＫ）、電流値決定データ（ＤＡＴＡ）、ラッチ信号（ＬＴ）の入力波形が示されており、このタイミングチャートはヒータへ流れる電流値を１回設定するための１シーケンス分のタイミングを示している。図１０によれば、クロック信号のパルスの立ち上がりに同期してｎビットのシリアルデータ（Ｄ１、Ｄ２、Ｄ３、……、Ｄｎ）が電流値決定データとして入力される。ｎビットの電流値決定データはクロック信号のｎ回のパルスの立ち上がりに同期してシフトレジスタに入力される。シフトレジスタに格納されたｎビットの電流値決定データは、ラッチ信号が“Ｈ”となるとラッチ回路によりラッチされる。そして、ラッチ回路からｎビットの電流値決定データが、電流調整回路１０２のＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａに対し同時に出力される。電流調整回路１０２はｎビットの電流値決定データに応じてｎ個のＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａのオンまたはオフの制御を行う。そして、そのｎビットの電流値決定データにより選択されたＭＯＳトランジスタから出力され、重み付けされた電流値を加算した電流が基準電流（Ｉｒｅｆ）となる。この基準電流は、クロック信号及び電流値決定データを入力してからラッチ信号が“Ｈ”となるまでの１回のシーケンスにより一回設定される。従って、所望の電流値に対応する電流値決定データを入力し、このシーケンスを繰り返すことで基準電流値を変更することができる。
【００３１】
図９（ｂ）及び図９（ｄ）のようにヒータに投入する電流値を変更させるためには、電流値決定データをＭＯＳトランジスタへ出力してから所定時間内に変更後の電流値を設定するための電流値決定データをシフトレジスタに送信しておかなければならない。高速記録が求められている近年では吐出周波数が高くなり、吐出時間は数μｓとなってきている。また、クロック信号の周波数を高くして短時間で電流値決定データを転送する場合、周波数が高くなると外部へ拡散するノイズが大きくなるため周波数を高くするには限界がある。このため、電流値決定データをＭＯＳトランジスタへ出力してから所定時間内に変更後の電流値を設定するための電流値決定データをシフトレジスタに送信するのは困難である。
【００３２】
そこで、本発明は、各ヒータに定電流を供給することで各ヒータに投入するエネルギーのばらつきを軽減する一方、各ヒータに投入するエネルギーを多段階に変化させることが可能な素子基板を提供することを目的とする。また、その素子基板を有する記録ヘッド、ヘッドカートリッジ、記録装置を提供することを目的とする。
【課題を解決するための手段】
【００３３】
上記課題を解決するための本発明は、複数の記録素子と、前記複数の記録素子を駆動するために用いる定電流を発生する定電流源とを有する素子基板であって、
前記定電流の電流値を決定し該電流値がそれぞれ異なる複数の電流値決定データを外部から入力して保持する保持回路と、
前記保持回路に保持された複数の電流値決定データから電流値決定データを選択する選択回路と、
を有し、
前記定電流源は、前記選択回路により選択された電流値決定データに従って、前記複数の記録素子を駆動するために用いる定電流の電流値を切り替えることを特徴とする。
【００３４】
また、上記課題を解決するための別の本発明は、前記素子基板を有する記録ヘッド、ヘッドカートリッジ、記録装置である。
【発明の効果】
【００３５】
本発明によれば、各ヒータに定電流源から共通の電流値の電流を供給することで各ヒータに投入するエネルギーのばらつきを軽減する一方、各ヒータに投入するエネルギーを多段階に変化させることが可能になる。また、電流値決定データによって電流値を変更してから、電流値を変更するための電流値決定データを入力する時間を待つことなく、電流値を変更することが可能になる。このため、高い吐出周波数でヒータを駆動する場合に各ヒータに供給する電流の電流値を多段階に変化させることで、ヒータに投入するエネルギーの自由度を高くすることが可能となる。また、各ヒータに定電流源から共通の電流値の電流を供給するため、ヒータ以外の既成抵抗分による電圧降下による影響を受けないで済み、精度良くヒータに供給する電流を変更できる。
【発明を実施するための最良の形態】
【００３６】
以下に、本発明の具体的な実施例について図面を参照しながら詳細に説明する。
【００３７】
なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００３８】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００３９】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【００４０】
なお、説明に用いる「素子基板」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基体を示すものである。
【００４１】
「素子基板上」とは、単に素子基板の表面上を指し示すだけでなく、素子基板の表面上、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子基板上に一体的に形成、製造することを示すものである。
【００４２】
（実施例１）
図５は、本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【００４３】
図５に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行う記録ヘッド３を搭載している。記録ヘッド３を搭載したキャリッジ２にキャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を主走査方向である矢印Ａ方向に往復移動（往復走査）させる。この往復走査とともに、例えば、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行う。
【００４４】
記録装置のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを収容するインクタンク６を装着する。このインクタンク６は、キャリッジ２に対して着脱可能になっている。
【００４５】
図５に示した記録装置はカラー記録が可能であり、そのためキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）、ブラック（Ｋ）のインクをそれぞれ収容した４つのインクタンクを搭載している。これら４つのインクタンクはそれぞれ独立に着脱可能である。
【００４６】
キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、本実施例の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するためにヒータを備える。そのヒータに印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この記録素子としてのヒータは各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応するヒータにパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００４７】
図５に示されているように、キャリッジ２はキャリッジモータＭ１の駆動力を伝達する伝達機構４の駆動ベルト７の一部に連結されており、ガイドシャフト１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。したがって、キャリッジ２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１３に沿って往復走査する。また、キャリッジ２の主走査方向（矢印Ａ方向）に沿ってキャリッジ２の位置を示すためのスケール８が備えられている。
【００４８】
また、記録装置には、記録ヘッド３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられており、キャリッジモータＭ１の駆動力によって記録ヘッド３を搭載したキャリッジ２が往復走査される。これと同時に、記録ヘッド３に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。
【００４９】
記録装置には、記録ヘッド３を搭載するキャリッジ２の記録動作のための往復運動の範囲外（記録領域外）の位置に、記録ヘッド３の吐出不良を回復するための回復装置１０が配設されている。
【００５０】
回復装置１０は、記録ヘッド３の吐出口面をキャップするキャッピング機構１１と記録ヘッド３の吐出口面をクリーニングするワイピング機構１２を備えている。そして、キャッピング機構１１による吐出口面のキャッピングに連動して回復装置内の吸引手段（吸引ポンプ等）により吐出口からインクを強制的に排出させる。それによって、記録ヘッド３のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復動作を行う。
【００５１】
また、非記録動作時等には、記録ヘッド３の吐出口面をキャッピング機構１１によるキャッピングすることによって、記録ヘッド３を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１２はキャッピング機構１１の近傍に配され、記録ヘッド３の吐出口面に付着したインク滴を拭き取るようになっている。
【００５２】
また、記録装置では、キャッピング機構１１に記録に関係しないインクを吐出することにより、予備吐出を行うことができる構成となっている。
【００５３】
これらキャッピング機構１１を使用した吸引動作及び予備吐出動作、ワイピング機構１２を使用したワイパー動作により、記録ヘッド３のインク吐出状態を正常に保つことが可能となっている。
【００５４】
図６は、図５に示した記録装置の制御構成を示すブロック図である。
【００５５】
図６に示すように、コントローラ６００は、ＭＰＵ６０１、所要のテーブル、その他の固定データを格納したＲＯＭ６０２を有する。また、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）６０３を有する。また、画像データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ６０４を有する。また、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行うシステムバス６０５を有する。さらに、以下に説明するセンサ群から入力されたアナログ信号をデジタル信号にＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給するＡ／Ｄ変換器６０６を有する。また、コントローラ６００は、予備吐出時および記録時において、所定の時間間隔となるように前記複数のノズルを駆動する。
【００５６】
また、６１０は画像データの供給源となるコンピュータ等でありホストと総称される。ホスト６１０と記録装置との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス信号等を送受信する。
【００５７】
さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリント開始を指令するためのプリントスイッチ６２２、及び回復動作の起動を指示するための回復スイッチ６２３など、操作者による指令入力を受けるためのスイッチから構成される。６３０はホームポジションを検出するためのフォトカプラなどの位置センサ６３１、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ６３２等から構成される装置状態を検出するためのセンサ群である。
【００５８】
さらに、６４０はキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は搬送モータＭ２を駆動させる搬送モータドライバである。
【００５９】
図５では、インクタンク６と記録ヘッド３とが分離された構成について示したが、本実施例はインクタンクと記録ヘッドとが一体に形成されたヘッドカートリッジであっても良い。
【００６０】
図７は、インクタンク６と記録ヘッド３とが一体的に形成されたヘッドカートリッジ１００の構成を示す外観斜視図である。同図において、点線Ｋはインクタンク６と記録ヘッド３の境界線を示すものであるである。また、５００は吐出口が複数配列してなるインク吐出口列である。インクタンク６に収容されるインクは、不図示のインク供給路を介して記録ヘッド３に供給される。ヘッドカートリッジ１００には、キャリッジ２に搭載されたときに、キャリッジ２側から供給される電気信号を受け取るための電極（不図示）が設けられている。そして、この電気信号によって記録ヘッド３が駆動されて、吐出口列５００の各吐出口から選択的にインクが吐出される。
【００６１】
図１は、本発明の素子基板における代表的な実施例である。
【００６２】
図１の素子基板は、基準電圧回路１０１、電流調整回路１０５、基準電流生成回路１０３、及び定電流源ブロック１０４とから構成されている。また、ｘ個のヒータとこれらのヒータに対応するｘ個のスイッチング素子からなるｍ個のグループを有し、ヒータの総数は（ｘ×ｍ）個である。ここでは、ｔ種類の電流値の電流によってヒータを駆動する場合について説明する。なお、基準電圧回路１０１、基準電流生成回路１０３、及び定電流源ブロック１０４は、図８の素子基板と同一の構成となっているため、これらについての詳細な説明は省略する。
【００６３】
電流調整回路１０５には、新規の切替え回路が作り込まれている。この切替え回路は、外部から入力し、ヒータを駆動する電流値を決定するｔ種類の異なる電流値決定データ（ＤＡＴＡ−１からＤＡＴＡ−ｔ）を保持するためのデータ保持回路を有している。また、ｔ種類の選択用データ（ＳＷＤＡＴＡ−１からＳＷＤＡＴＡ−ｔ）によってｔ種類の電流値決定データのいずれかを選択するための選択回路（Ｓｅｌｅｃｔ）を有している。データ保持回路は、ｔ個のシフトレジスタ（Ｓ／Ｒ）とこれに対応するｔ個のラッチ回路（Ｌａｔｃｈ）を１個のグループとするｎ個のグループを有している。各グループのそれぞれのシフトレジスタにはそれぞれ対応した電流値決定データ（ＤＡＴＡ−１〜ＤＡＴＡ−ｔ）が入力される。
【００６４】
図２は、データ保持回路のシフトレジスタ及びラッチ回路に印加される各信号のタイミングチャートである。図２には、クロック信号（ＣＬＫ）、電流値決定データ（ＤＡＴＡ−１からＤＡＴＡ−ｔ）、ラッチ信号（ＬＴ）の入力波形が示されている。このタイミングチャートは、各ヒータに流れる電流の電流値を一回設定するための１シーケンス分のタイミングを示している。図２によれば、クロック信号のパルスの立ち上がりに同期してｔ種類の電流値決定データ（ＤＡＴＡ−１からＤＡＴＡ−ｔ）それぞれにより、ｎビットのシリアルデータ（Ｄ１−１…Ｄ１−ｎ、Ｄ２−１…Ｄ２−ｎ、…、Ｄｔ−１…Ｄｔ−ｎ）が入力される。ｎビットの電流値決定データはクロック信号のｎ回目のパルスの立ち上がりに同期してパラレルにシフトレジスタに入力される。シフトレジスタに格納されたｎビットの電流値決定データは、ラッチ信号が“Ｈ”となると、各シフトレジスタに対応する各ラッチ回路で、電流値決定データをラッチする。本実施例の素子基板においては、クロック信号とラッチ信号のそれぞれ１回ずつの入力によって、（ｔ×ｎ）個のシフトレジスタとラッチ回路が駆動する。
【００６５】
ｔ個のラッチ回路で保持された電流値決定データは１個の選択回路に入力される。さらに、選択用データ（ＳＷＤＡＴＡ−１〜ＳＷＤＡＴＡ−ｔ）により選択回路の出力が切り替わり、対応した電流値決定データ（ＤＡＴＡ−１〜ＤＡＴＡ−ｔ）が出力される。選択回路の駆動を図３のタイミングチャートを用いて説明する。選択用データ（ＳＷＤＡＴＡ−１〜ＳＷＤＡＴＡ−ｔ）が“Ｈ”になると、対応したラッチ回路から選択回路を介して対応するＭＯＳトランジスタに電流値決定データが出力される。なお、Ｉｈは、ヒータに流れる電流を示している。
【００６６】
このように、この実施例の素子基板は、一回の吐出時間よりも１シーケンス分の電流値決定データの転送時間を短くすることで、一回の吐出のためにヒータに供給する電流の電流値をｔ段階に変化させることが可能である。
【００６７】
（実施例２）
選択回路が、予め電流値決定データ（ＤＡＴＡ−１〜ＤＡＴＡ−ｔ）を選択する順序を決めていた場合、ＳＷＤＡＴＡは１本でもよい。図４のタイミングチャートは、選択回路が予め電流値決定データを選択する順序を決めており、ＳＷＤＡＴＡが１本である場合のヒータに流れる電流とＳＷＤＡＴＡのタイミングを示したタイミングチャートである。図４のタイミングチャートで示されるように、ＳＷＤＡＴＡの立ち上がりと同期して順番に電流値決定データ（ＤＡＴＡ−１〜ＤＡＴＡ−ｔ）から選択され、電流値を可変することができる。別の表現をすると、選択用データを入力することに伴って、前記複数の電流値決定データから予め定められた記録データを選択し、電流値を可変する。
【図面の簡単な説明】
【００６８】
【図１】本発明の素子基板における代表的な実施例である。
【図２】データ保持回路に印加される各信号のタイミングチャートである。
【図３】選択回路に印加される各信号のタイミングチャートである。
【図４】選択回路に印加される各信号のタイミングチャートである。
【図５】本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【図６】記録装置の制御回路の構成を示すブロック図である。
【図７】インクタンクと記録ヘッドとが一体的に形成されたヘッドカートリッジの構成を示す外観斜視図である。
【図８】ヒータに定電流を供給する従来の素子基板の一例である。
【図９】ヒータに印加するパルスの例である。
【図１０】データ保持回路に印加される各信号のタイミングチャートである。
【符号の説明】
【００６９】
１０５  電流調整回路
１０６  定電流源
１１０１  ヒータ
【図１】
2009143017.tif 000003
【図２】
2009143017.tif 000004
【図３】
2009143017.tif 000005
【図４】
2009143017.tif 000006
【図５】
2009143017.tif 000007
【図６】
2009143017.tif 000008
【図７】
2009143017.tif 000009
【図８】
2009143017.tif 000010
【図９】
2009143017.tif 000011
【図１０】
2009143017.tif 000012