(57)【要約】【課題】半導体装置の信頼性、生産性の向上並びに低コスト化を実現させる。【解決手段】セラミック基材２０と、セラミック基材２０の主面に配設された外部出力端子２０ａと、外部出力端子２０ａの一部を開口するように、セラミック基材２０の主面に選択的に配置された樹脂層３０と、を有することを特徴とする回路基板２０Ｓが提供される。この様な回路基板２０Ｓに半導体素子を搭載し、半導体装置を製造することにより、その信頼性、または生産性が向上し、並びに低コスト化が実現する。【選択図】図１
2009164462.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基材と、
前記セラミック基材の主面に配設された電極パターンと、
前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、
を有することを特徴とする回路基板。
【請求項２】
前記樹脂層の材質が感光性樹脂または熱硬化性樹脂であることを特徴とする請求項１記載の回路基板。
【請求項３】
第１の電極パターンを有した第１のグリーンシートに、第２の電極パターンを有した、少なくとも一枚の第２のグリーンシートとを積層する工程と、
前記第１のグリーンシート及び前記第２のグリーンシートを焼成し、前記第１の電極パターンが最表面に配設されたセラミック基材を形成する工程と、
前記第１の電極パターンの一部が開口するように、前記セラミック基材の主面に樹脂層を選択的に配置する工程と、
を有することを特徴とする回路基板の製造方法。
【請求項４】
セラミック基材と、
前記セラミック基材の主面に配設された電極パターンと、
前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、
前記電極パターンが配設された前記主面とは反対側の主面に搭載された半導体素子と、
を備えたことを特徴とする半導体装置。
【請求項５】
前記電極パターンに、半田ボールが配設されていることを特徴とする請求項４記載の半導体装置。
【請求項６】
セラミック基材と、
前記セラミック基材の主面に配設された電極パターンと、
前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、
開口された前記電極パターンに実装された半導体素子と、
を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板、回路基板の製造方法及び半導体装置に関し、特に半導体素子を実装する回路基板、その回路基板の製造方法及び当該回路基板に半導体素子を搭載した半導体装置に関する。
【背景技術】
【０００２】
高速動作用の半導体素子を搭載する回路基板の一つに、多層配線構造を有したセラミック基板が用いられる（例えば、特許文献１，２参照）。
かかるセラミック基板の一般的な製造工程のフローを、図１３に示す。
【０００３】
先ず、セラミック材で構成された粉末にガラス成分を混成させ、更に、当該混成物に樹脂で構成されたバインダー材、または、有機溶剤からなる可塑剤などを混ぜ合わせる。そして、これらの成分を含む、厚さがおよそ数１０μｍ程度のシート（以下、グリーンシートと称する）を作製する（ステップＳ１０）。
【０００４】
次いで、前記グリーンシートの主面に、金属で構成された外部出力端子、または配線パターン等を選択的に配置する（ステップＳ１１）。
この時、外部出力端子を形成させたグリーンシートに於いては、当該外部出力端子の接着強度を保持するために、当該グリーンシートの主面に、同一材料のグリーンシートを貼り合わせる場合がある。
【０００５】
例えば、当該外部出力端子のパターン形成後に於いて、外部出力端子が開口するように、別のグリーンシートを上記グリーンシートの主面に貼り合わせる。
次いで、上記外部出力端子をパターン形成したグリーンシートが最表面になるように、複数枚のグリーンシートを積層する（ステップＳ１２）。
【０００６】
次いで、グリーンシートを切断により個片化する（ステップＳ１３）。
続いて、個片化したグリーンシートを焼成する（ステップＳ１４）。この焼成により、グリーンシート内に含まれるバインダー、または可塑剤が揮発し、一体化したセラミック基板が作製される。
【０００７】
そして、当該セラミック基板の主面から表出している外部出力端子の表面には、金属鍍金が施される（ステップＳ１５）。
この様な工程で、多層配線構造を有し、外部出力端子を配設したセラミック基板が製造される。
【特許文献１】特開平０４−１４２７６５号公報
【特許文献２】特許３０２６４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上記セラミック基板は、グリーンシートを焼成することにより製造するため、焼成後にセラミック基板全体が収縮してしまう。このため、セラミック基板に配設されている外部出力端子のピッチを精度よくコントロールすることは難しい。
【０００９】
例えば、ＬＧＡ（Land Grid Array）を構成するセラミック基板を、図１４に示す。ここで、図１４（Ａ）には、外部出力端子が形成された主面が示され、図１４（Ｂ）には、図１４（Ａ）のａ−ｂ間の断面が示されている。
【００１０】
図中の破線２００，２０１は、例えば、セラミック基板の縦横方向に於ける設計上のピッチを表している。そして、破線２００，２０１の交点と外部出力端子の中心位置が一致することが望ましい。
【００１１】
しかし、実際に製造したセラミック基板１００に於いては、外部出力端子１０１の中心が上述した収縮によって、設計上のピッチ（目標位置）からずれてしまい、所謂ピッチずれが生じている。
【００１２】
この様な“ずれ”が生じると、外部出力端子と、実装ボードとの電気的な接続不良が生じる。或いは、上記外部出力端子の位置ずれから、実装ボードに半導体装置を搭載できない場合も生じる。これにより、上記セラミック基板を用いた半導体装置では、その信頼性、または生産性が向上しないことが問題となっていた。
【００１３】
特に、半導体装置に於ける電極ピッチは、近年、益々狭小する傾向にあり、上記“ずれ”を抑制させたセラミック基板を構築することは、今日の重要課題となっている。
本発明はこのような点に鑑みてなされたものであり、外部出力端子の位置ずれを抑制した回路基板、並びに当該回路基板の製造方法、及び当該回路基板に半導体素子を搭載した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明では上記課題を解決するために、セラミック基材と、前記セラミック基材の主面に配設された電極パターンと、前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、を有することを特徴とする回路基板が提供される。
【００１５】
また、第１の電極パターンを有した第１のグリーンシートに、第２の電極パターンを有した、少なくとも一枚の第２のグリーンシートとを積層する工程と、前記第１のグリーンシート及び前記第２のグリーンシートを焼成し、前記第１の電極パターンが最表面に配設されたセラミック基材を形成する工程と、前記第１の電極パターンの一部が開口するように、前記セラミック基材の主面に樹脂層を選択的に配置する工程と、を有することを特徴とする回路基板の製造方法が提供される。
【００１６】
また、セラミック基材と、前記セラミック基材の主面に配設された電極パターンと、前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、前記電極パターンが配設された前記主面とは反対側の主面に搭載された半導体素子と、を備えたことを特徴とする半導体装置が提供される。
【００１７】
さらに、セラミック基材と、前記セラミック基材の主面に配設された電極パターンと、前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、開口された前記電極パターンに実装された半導体素子と、を備えたことを特徴とする半導体装置が提供される。
【発明の効果】
【００１８】
上記手段により、外部出力端子の位置ずれを抑制した回路基板、並びに当該回路基板の製造方法が実現する。更に、当該回路基板に半導体素子を搭載した半導体装置が実現する。
【００１９】
これにより、半導体装置の信頼性並びに生産性が格段に向上する。また、半導体装置の低コスト化が実現する
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
第１の実施の形態に係る回路基板の要部断面模式図を、図１に示す。
【００２１】
この図に示す如く、回路基板２０Ｓに於いては、グリーンシート（後述）を焼成により積層させたセラミック基材２０と、セラミック基材２０の主面に配設された外部出力端子２０ａと、外部出力端子２０ａの一部並びにセラミック基材２０の主面を被覆する樹脂層３０と、を含む形態をなしている。ここで、セラミック基材２０内には、積層された配線パターンまたはビア等で構成される回路が積層されている（図示しない）。
【００２２】
即ち、回路基板２０Ｓに於いては、セラミック基材２０とは、別の材質である樹脂層３０から、上記回路に導通する外部出力端子２０ａの一部を表出させた構成をなしている。以下、当該表出した部分を表出部２０ｂと称する。
【００２３】
そして、表出部２０ｂの径（外部出力端子２０ａの開口径）は、例えば、０．３〜０．８ｍｍで、表出部２０ｂのピッチ（隣接する表出部２０ｂ中心の距離）が、例えば、０．５〜１．０ｍｍに調整されている。また、上記外部出力端子２０ａの主面は、当該表出部２０ｂより大なる面積を有している。
【００２４】
次に、外部出力端子２０ａが配設された側の回路基板２０Ｓの平面模式図を、図２に示す。
図示する如く、当該回路基板２０Ｓでは、表出部２０ｂによりＬＧＡを構成している。そして、設計上のピッチを破線２００，２０１で表すと、その交点上に、表出部２０ｂの中心が位置している。即ち、セラミックを基材とする回路基板２０Ｓであっても、外部出力端子２０ａの表出部２０ｂのピッチが設計上のピッチと一致している。
【００２５】
尚、設計上のピッチとは、例えば、表出させた外部出力端子２０ａと電気的に接続させる被接合部材（例えば、実装ボードに配置されている電極等）のピッチである。
次に、このような回路基板２０Ｓの製造方法について説明する。図３に、回路基板２０Ｓの特徴的な製造工程フローを示す。
【００２６】
先ず、セラミック粉末にガラス成分を混成させ、更に、当該混成物にバインダー材、または、可塑剤などを混ぜ合わせる。そして、これらの成分を含む、所定の厚さのグリーンシートを複数個作製する（ステップＳ１）。
【００２７】
次に、前記グリーンシートの主面に、金属で構成された外部出力端子（第１の電極パターン）、或いは、配線パターン（第２の電極パターン）、またはビアを選択的に配置する（ステップＳ２）。
【００２８】
次に、上記外部出力端子を配設したグリーンシートが最表面になるように、複数枚のグリーンシートを積層する（ステップＳ３）。ここで、内層のグリーンシートに於いては、各グリーンシートに形成された前記配線パターン同士が、前記ビアを通じて導通するように積層される。また、このような積層により、前記外部出力端子と積層された前記配線パターンとが電気的に接続される。
【００２９】
次に、グリーンシートを個片化する（ステップＳ４）。ここで、個片化前のグリーンシートの主面には、同一形態の回路パターンが周期的に配設されている。そして、当該個片化よって、同一形態の回路パターンを配設したグリーンシートが複数個、形成する。
【００３０】
次に、個片化したグリーンシートを焼成する（ステップＳ５）。この焼成により、グリーンシート内に含まれるバインダー、または可塑剤が揮発し、個片化したグリーンシートは収縮する。そして、積層したグリーンシートが一体化したセラミック基材が形成する。
【００３１】
次に、当該セラミック基材の主面から表出している外部出力端子の表面に、金属鍍金を施す（ステップＳ６）。
そして、外部出力端子が配置されているセラミック基材の主面に、当該外部出力端子が所定のピッチで開口するように、樹脂を選択的に配置させる（ステップＳ７）。ここで、開口された外部出力端子のピッチは、当該外部出力端子との電気的な接続を図る被接合部材のピッチに一致するように調整される。
【００３２】
この様な形態を以って、回路基板が製造される。
尚、ステップＳ６とステップＳ７に於いては、それらを前後させてもよい。
次に、図３に示すフローに基づき、回路基板が製造される具体的な工程を、図４を用いてより詳細に説明する。
【００３３】
先ず、図４（Ａ）に示すように、外部出力端子２０ａを配設したグリーンシート１０を形成する。
例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、或いは、これらの混合物等を主たる成分とするセラミック粉末を、酸化シリコン（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、或いは、これらの混合物等を主たる成分とするガラス材に混成させる。更に、当該混成物に、例えば、アクリル樹脂を主たる成分とするバインダー、並びに、トルエンを主たる成分とする可塑剤（溶剤）等を混ぜ合わせる。そして、当該混合物から、ロール法にて、大きさが数１０ｃｍ角で、厚さが数１０μｍのグリーンシート１０を作製する。
【００３４】
次に、グリーンシート１０の所定の位置に、ビア用のスルーホールを形成させ（図示しない）、スクリーン印刷により、銅（Ｃｕ）ペーストまたは銀（Ａｇ）ペーストを当該スルーホール内に印刷充填し、金属層（ビア）を形成する（図示しない）。
【００３５】
更に、同材質から構成されるペーストを用いて、前記グリーンシートの主面上に外部出力端子２０ａをスクリーン印刷により選択的に配置する。
また、図４（Ａ）には、図示していないが、内層用のグリーンシート１０を複数枚、形成しておく。当該内層用のグリーンシート１０には、外部出力端子２０ａを配設せず、予め、配線パターンまたは前記金属層を配設しておく。
【００３６】
尚、スクリーン印刷後に於いては、スルーホール内の金属層、外部出力端子、或いは配線パターンを乾燥させるために、必要に応じて、グリーンシート１０を加熱放置してもよい。
【００３７】
次に、上記外部出力端子２０ａを選択的に配置させたグリーンシート１０が最表面になるように、少なくとも２枚（例えば、２〜２０枚程度）以上の内層用のグリーンシート１０を外部出力端子２０ａを選択的に配置させたグリーンシート１０上に積層する。この際、内層のグリーンシートに於いては、夫々の主面に形成された配線パターン同士が上記金属層を通じて導通する。これにより、外部出力端子２０ａと、積層された配線パターンとが電気的に接続される。
【００３８】
そして、複数のグリーンシート１０を積層させた積層体１１に圧力を与え、各グリーンシート１０同士を、そのタック性により接着する。
尚、各グリーンシート１０同士を接着する際には、必要に応じて、積層体１１を加熱してもよい。
【００３９】
かかる状態を、図４（Ｂ）に示す。
次に、積層体１１を打抜法により、数１０ｍｍ角に切断する。即ち、積層体１１を個片化を行う（図示しない）。ここで、個片化前のグリーンシート１０の主面には、外部出力端子並びに配線パターン等で構成される同じ配線パターンが周期的に構成されているので、当該個片化により、同一の配線パターンを有した積層体が複数個作製される。
【００４０】
次に、個片化した上記積層体を焼成する（図示しない）。ここで、焼成条件は、加熱温度が８００〜１２００℃で、加熱時間が５〜３０ｈである。また、窒素、希ガス等の雰囲気下で当該焼成を遂行する。また、必要に応じて、当該積層体に所定の圧力を印加させてもよい。そして、当該焼成により、積層させたグリーンシート１０同士が接合し、一体化する。
【００４１】
この様な処理により、当該積層体が一体となったセラミック基材２０が形成する。
かかる状態を、図４（Ｃ）に示す。尚、図４（Ｃ）では、図４（Ｂ）より若干拡大させた図が示されている。
【００４２】
ところで、焼成後に於いては、グリーンシート１０内に含有するセラミック粉末が互いに接合したり、グリーンシート１０内に含まれる有機成分が揮発等したりする。このような現象により、上記積層体１１が全体的に収縮する。
【００４３】
従って、この段階に於いて、外部出力端子２０ａのピッチは、設計上のピッチ（目標のピッチ）に対し、“ずれ”が生じている。
次に、外部出力端子２０ａ表面に、下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層鍍金を施す（図示せず）。また、当該外部出力端子２０ａの最表面を半田材若しくは錫（Ｓｎ）等で被覆してもよい。但し、この様なコーティング処理に於いては、次に説明する樹脂の選択的配置後に実施してもよい。
【００４４】
そして、この後に於いては、外部出力端子２０ａが選択的に配置されている主面に、エポキシ系またはポリイミド系の感光性樹脂をスピンコート法により塗布した後、露光技術により外部出力端子２０ａが開口するように、当該感光性樹脂を感光させる（図示しない）。
【００４５】
特に、この開口に於いては、上記樹脂から表出する外部出力端子２０ａのピッチが、表出させた外部出力端子２０ａと電気的に接続させる被接合部材（例えば、実装ボードに配置されている電極等）のピッチと整合するように、露光を行う。そして、現像を行った後、当該感光性樹脂を光硬化させ、外部出力端子２０ａの一部を開口する。
【００４６】
この様な処理により、図１に示す回路基板２０Ｓが形成する。即ち、セラミック基材２０の主面に、セラミック材とは材質の異なる樹脂層３０が、外部出力端子２０ａの外周部を被覆するように選択的に配置される。そして、樹脂層３０から表出させた外部出力端子２０ａのピッチが、表出させた外部出力端子２０ａと電気的に接続させる被接合部材のピッチと整合している。
【００４７】
尚、上記樹脂層３０の形成に於いては、上記感光性樹脂に代えて、熱硬化樹脂を用いてもよい。例えば、外部出力端子２０ａが選択的に配置されている主面に、印刷用マスクを対向・配置させた後、エポキシ系の熱硬化樹脂を、印刷法により外部出力端子２０ａ以外の部分に選択的に配置する。そして、当該熱硬化樹脂を熱硬化させて、樹脂層３０による選択的配置を行ってもよい。
【００４８】
この様に、本実施の形態に於いては、積層体１１を焼成させた後に、セラミック基材２０の主面に配設した外部出力端子２０ａのピッチに“ずれ”が生じても、当該“ずれ”を樹脂層３０の選択的配置により補正した回路基板２０Ｓを作製している。
【００４９】
即ち、回路基板２０Ｓでは、外部出力端子２０ａのピッチが、上記焼成によって、設計上のピッチ（目標のピッチ）からずれたとしても、表出部２０ｂを形成することにより、当該ピッチが設計上のピッチに整合されている。
【００５０】
ところで、グリーンシート１０の層数、各グリーンシート１０に配設させたの外部出力端子、配線パターンの密度等から、積層体１１の収縮率を推定し、さらに、積層圧力等を調整して、外部出力端子のピッチを目標値に整合させる方法も考えられる。
【００５１】
しかし、この様な方法は、製品毎に収縮率が異なり、当該製品毎に製造条件を構築する必要が生じてしまう。その結果、当該方法では、製造手間がかかり、回路基板を製造する上で、コスト高を招来してしまう。
【００５２】
然るに、本実施の形態によれば、簡便且つ確実に、外部出力端子２０ａのピッチを補正することができ、実装ボードの電極ピッチに整合し得る回路基板を製造することができる。
【００５３】
また、この様な回路基板２０Ｓを用いれば、半導体装置の信頼性並びに生産性が格段に向上する。また、半導体装置の低コスト化が実現する。
次に、回路基板２０Ｓとは、形態が異なる回路基板について説明する。尚、以下に示す図面に於いては、第１の実施の形態で説明した部材と同一の部材には、同一の符号を付し、図説等の詳細な説明については省略する。
【００５４】
＜第２の実施の形態＞
第２の実施の形態に係る回路基板の要部断面模式図を、図５に示す。
この図に示す如く、回路基板２１Ｓに於いては、上述したグリーンシート１０を焼成にて積層させたセラミック基材２１と、セラミック基材２１の主面（下面側）に配設された外部出力端子２１ｃと、外部出力端子２１ｃが配設されたセラミック基材２１の主面とは反対側の主面（上面側）に配設された電極パッド２１ａと、当該電極パッド２１ａの一部並びにセラミック基材２１の主面（上面側）を被覆する樹脂層３１と、を含む形態をなしている。ここで、セラミック基材２１内には、積層された配線パターンまたはビア等で構成される回路が積層されている（図示しない）。
【００５５】
即ち、回路基板２１Ｓに於いては、セラミック基材２１とは、別の材質である樹脂層３１から、上記回路に導通する電極パッド２１ａの一部を表出させた構成をなしている。以下、当該表出した部分を表出部２１ｂと称する。
【００５６】
そして、表出部２１ｂの径（電極パッド２１ａの開口径）は、０．０８〜０．２ｍｍに調整されている。また、前記電極パッド２１ａは、当該表出部２１ｂより大なる面積を有している。そして、このような表出部２１ｂのピッチは、上述した如く、設計上のピッチと一致している。
【００５７】
ここで、設計上のピッチとは、例えば、表出させた外部出力端子２０ａと電気的に接続させる被接合部材（例えば、半導体素子に配設されている電極等）のピッチである。
次に、このような回路基板２１Ｓの製造方法について説明する。図６に、回路基板２１Ｓの具体的な製造工程を示す。尚、製造方法のフローは、図３と基本的に同様なのでその説明を割愛する。
【００５８】
先ず、第１の実施の形態で説明した、同様のグリーンシート１０を複数個用意する。このグリーンシート１０には、ビア用の金属層、外部出力端子、配線パターン、或いは、例えば、フリップチップ接続用の電極パッド２１ａを選択的に配置させておく。
【００５９】
かかる状態を図６（Ａ）に示す。
図６（Ａ）には、図示していないが、内層用のグリーンシート１０を複数枚、形成しておく。当該内層用のグリーンシート１０には、電極パッド２１ａを配設せず、予め、配線パターンまたは金属層を配設しておく。
【００６０】
尚、スクリーン印刷後に於いては、スルーホール内の金属層、外部出力端子、或いは配線パターンを乾燥させるために、必要に応じて、グリーンシート１０を加熱放置してもよい。
【００６１】
次に、上記電極パッド２１ａを選択的に配置させたグリーンシート１０が最表面になるように、少なくとも２枚（例えば、２〜２０枚程度）以上のグリーンシート１０を、電極パッド２１ａを選択的に配置させたグリーンシート１０上に積層する（図示しない）。この際、内層のグリーンシートに於いては、夫々の主面に形成された配線パターン同士が上記金属層を通じて導通する。これにより、電極パッド２１ａと、積層された配線パターンとが電気的に接続される。
【００６２】
そして、複数のグリーンシート１０を積層させた積層体１１に圧力を与え、各グリーンシート１０界面を、そのタック性により接着させる（図示しない）。
尚、各グリーンシート１０同士を接着する際には、必要に応じて、積層体１１を加熱してもよい。
【００６３】
また、電極パッド２１ａを配設した積層体１１の主面とは反対側の主面（下面側）には、外部出力端子２１ｃを配設しておく。そして、当該外部出力端子２１ｃの一部並びに積層体１１の主面（下面側）を、グリーンシート１０と同材質のシート１０ａにて被覆する。
【００６４】
かかる状態を図６（Ｂ）に示す。
次いで、積層体１１を打抜法により、数１０ｍｍ角に個片化させる（図示しない）。ここで、個片化前のグリーンシート１０の主面には、外部出力端子並びに配線パターン等で構成される同じ配線パターンが周期的に構成されているので、当該個片化により、同一の配線パターンを有した積層体が複数個作製される。
【００６５】
次いで、個片化した上記積層体を上記と同様の条件により焼成する（図示しない）。
この様な処理により、当該積層体が一体となったセラミック基材（セラミック基板）２１が形成する。
【００６６】
かかる状態を、図６（Ｃ）に示す。尚、図６（Ｃ）では、図６（Ｂ）より若干拡大させた図が示されている。
この図に於いては、フリップチップ接続用の電極パッド２１ａがセラミック基材２１の主面（上面側）から表出された状態が示されている。
【００６７】
更に、電極パッド２１ａが配設されている主面の反対側に、外部出力端子２１ｃが配設された状態が示されている。そして、外部出力端子２１ｃの一部は、セラミック基材２１と同材質のセラミック材で被覆されている。
【００６８】
ところで、焼成後に於いては、グリーンシート１０内に含有するセラミック粉末が互いに接合したり、グリーンシート１０内に含まれる有機成分が揮発等したりする。このような現象により、上記積層体１１が全体的に収縮する。
【００６９】
従って、この段階に於いて、電極パッド２１ａのピッチは、設計上のピッチ（目標のピッチ）に対し、“ずれ”が生じている。
次に、電極パッド２１ａ並びに外部出力端子２１ｃ表面に、下層からニッケル（Ｎｉ）及び金（Ａｕ）の２層鍍金を施す（図示せず）。また、当該電極パッド２１ａの最表面を半田材若しくは錫（Ｓｎ）等で被覆してもよい。但し、このようなコーティング処理に於いては、次に説明する樹脂の選択的配置後に実施してもよい。
【００７０】
そして、この後に於いては、電極パッド２１ａが選択的に配置されている主面に、エポキシ系またはポリイミド系の感光性樹脂をスピンコート法により塗布した後、露光技術により外部出力端子２０ａが開口するように、当該感光性樹脂を感光させる（図示しない）。
【００７１】
特に、この開口に於いては、上記樹脂から表出する電極パッド２１ａのピッチが、目標のピッチ（例えば、半導体素子に配設されている電極等のピッチ）と整合するように、露光を行う。そして、現像を行った後、当該感光性樹脂を光硬化させ、電極パッド２１ａの一部を開口する。
【００７２】
この様な処理により、図５に示す回路基板２１Ｓが形成される。即ち、セラミック基材２１の主面に、セラミック材２１とは材質の異なる樹脂層３１が、電極パッド２１ａの外周部を被覆するように選択的に配置される。そして、樹脂層３１から表出させた電極パッド２１ａのピッチが、表出させた電極パッド２１ａと電気的に接続させる被接合部材のピッチと整合している。
【００７３】
尚、上記樹脂層３１の形成に於いては、上記感光性樹脂に代えて、熱硬化樹脂を用いてもよい。例えば、電極パッド２１ａが選択的に配置されている主面に、印刷用マスクを対向・配置させた後、エポキシ系の熱硬化樹脂を、印刷法により電極パッド２１ａ以外の部分に選択的に配置する。そして、当該熱硬化樹脂を熱硬化させて、樹脂層３１による選択的配置を行ってもよい。
【００７４】
この様に、本実施の形態に於いては、積層体１１を焼成させた後に、セラミック基材２１の主面に配設した電極パッド２１ａのピッチに“ずれ”が生じても、当該“ずれ”を樹脂層３１の選択的配置により補正した回路基板２１Ｓを作製している。
【００７５】
即ち、回路基板２１Ｓでは、電極パッド２１ａのピッチが、上記焼成によって、設計上のピッチからずれたとしても、表出部２１ｂの形成により、当該ピッチが設計上のピッチに整合されている。
【００７６】
従って、本実施の形態によれば、簡便且つ確実に、電極パッド２１ａのピッチを補正することができ、半導体素子の主面に配設されたバンプ電極等に整合し得る回路基板を製造することができる。
【００７７】
また、この様な回路基板２１Ｓを用いれば、半導体装置の信頼性並びに生産性が格段に向上する。また、半導体装置の低コスト化が実現する。
尚、回路基板に於いては、第１の実施の形態で説明した回路基板２０Ｓの形態と、第２の実施の形態で説明した回路基板２１Ｓの形態とに限らす、これらの形態を複合させた回路基板を作製して、半導体装置の基板として用いてもよい（後述）。
【００７８】
次に、回路基板２０Ｓ，２１Ｓ等を使用した半導体装置の構成について説明する。
＜第３の実施の形態＞
第３の実施の形態としての半導体装置１の要部断面の形態を、図７に示す。この半導体装置１には、上述した回路基板２０Ｓが用いられている。
【００７９】
当該半導体装置１にあっては、セラミック基材２０の一方の主面（上面側）上に、半導体素子４０が実装されている。即ち、当該半導体素子４０の主面に配設されたバンプ電極（図示しない）と、セラミック基材２０の当該主面（上面側）に配設された電極パッド（図示しない）とは、リフロー処理等を施された後、夫々が接合された状態にある。更に、半導体素子４０と、セラミック基材２０との間隙には、上記接合の信頼性等を維持するためにアンダーフィル材５０が配置されている。
【００８０】
ここで、半導体素子４０は、シリコン（Ｓｉ）あるいはガリウム砒素（ＧａＡｓ）等の半導体基材の一方の主面に、所謂ウェハプロセスが適用されて、トランジスタ等の能動素子、容量素子等の受動素子、並びにこれらの機能素子を接続する配線層を含む電子回路形成層が形成されている。
【００８１】
また、アンダーフィル材５０に於いては、例えば、エポキシ系樹脂、シアネート系樹脂、或いはシリコン系樹脂、またはこれらの樹脂を複数混合させた樹脂等の熱硬化性樹脂により構成されている。
【００８２】
また、半導体装置１にあっては、セラミック基材２０の両端部に、半導体素子４０を覆うように、断面を矩形状とするリッド６０が固着されている。また、当該リッド６０は、ヒートシンクとしても機能する。また、当該リッド６０と半導体素子４０との間隙には、接着材及びヒートシンクとして機能する熱伝導性材部６１が配置されている。
【００８３】
この様に、半導体素子４０はリッド６０並びにセラミック基材２０によって封止されている。
一方、セラミック基材２０の他方の主面（下面側）には、上述した如く、外部出力端子２０ａが配設されている。そして、外部出力端子２０ａの外周部は、感光性または熱硬化性樹脂を主体として構成された樹脂層３０により被覆されている。
【００８４】
更に、当該半導体装置１にあっては、外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０を配設し、当該半導体装置１を形成している。
即ち、セラミック基材２０の他方の主面（下面側）に配設されている外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０をリフロー法等により形成し、例えば、ＢＧＡ（Ball Grid Array）パッケージ構造を有する半導体装置１を形成している。
【００８５】
ここで、半田ボール７０は、錫（Ｓｎ）−鉛（Ｐｂ）共晶系半田、または鉛（Ｐｂ）フリーである２元系の錫（Ｓｎ）−銀（Ａｇ）半田、或いは３元系の錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田により構成されている。
【００８６】
この様に、半導体装置１に於いては、半導体素子４０を搭載する基板として、回路基板２０Ｓを用いている。この様な回路基板２０Ｓを用いることにより、外部出力端子２０ａの表出面に配設された半田ボール７０のピッチに於いても、確実に設計上のピッチに整合させることができる。その結果、半導体装置の信頼性並びに生産性が格段に向上する。また、半導体装置の低コスト化が実現する。
【００８７】
＜第４の実施の形態＞
第４の実施の形態としての半導体装置２の要部断面の形態を、図８に示す。この半導体装置２には、上述した回路基板２０Ｓが用いられている。
【００８８】
当該半導体装置２にあっては、セラミック基材２０の一方の主面（上面側）上に、接着部材（ダイス付け材）５１を介し、半導体素子４０が搭載されている。そして、半導体素子４０の電極パッド（図示しない）と、セラミック基材２０に配設された電極端子（図示しない）との間はボンディングワイヤ７１によって電気的に接続されている。
【００８９】
また、半導体装置２にあっては、セラミック基材２０の両端部に、レジンダム６２が固着されている。そして、レジンダム６２間に位置する半導体素子４０並びにボンディングワイヤ７１等は、当該回路基板２０Ｓの一方の主面の一部を覆って配設された封止用樹脂６３により被覆・封止されている。
【００９０】
尚、前記ボンディングワイヤ７１は、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）或いは、これらのいずれかを含む合金からなる金属細線をもって形成されている。
また、接着部材５１に於いては、例えば、ポリイミド系の熱可塑性樹脂、あるいはエポキシ系の熱硬化性樹脂を主体として構成される。
【００９１】
また、封止用樹脂６３としては、酸化シリコン（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）等からなる無機フィラーを含有するエポキシ系樹脂が適用される。その封止方法としては、例えば、トランファーモールド法が適用される。
【００９２】
この様に、半導体素子４０は封止用樹脂６３並びにセラミック基材２０等によって封止されている。
一方、セラミック基材２０の他方の主面（下面側）には、上述した如く、外部出力端子２０ａが配設されている。そして、外部出力端子２０ａの外周部は、感光性または熱硬化性樹脂を主体として構成された樹脂層３０により被覆されている。
【００９３】
更に、当該半導体装置２にあっては、外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０を配設し、当該半導体装置２を形成している。
即ち、セラミック基材２０の他方の主面（下面側）に配設されている外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０をリフロー法等により形成し、例えば、ＢＧＡパッケージ構造を有する半導体装置２を形成している。
【００９４】
この様に、半導体装置２に於いては、半導体素子４０を搭載する基板として、回路基板２０Ｓを用いている。この様な回路基板２０Ｓを用いることにより、外部出力端子２０ａの表出面に配設された半田ボール７０のピッチに於いても、確実に設計上のピッチに整合させることができる。その結果、半導体装置の信頼性並びに生産性が格段に向上する。また、半導体装置の低コスト化が実現する。
【００９５】
＜第５の実施の形態＞
第５の実施の形態としての半導体装置３の要部断面の形態を、図９に示す。この半導体装置３には、上述した回路基板２０Ｓを変形させた回路基板２２Ｓが用いられている。
【００９６】
当該半導体装置３にあっては、セラミック基材２０の主面（下面側）の中央部に、半導体素子４０が実装されている。即ち、当該半導体素子４０の主面に配設されたバンプ電極（図示しない）と、セラミック基材２０の当該主面に配設された電極パッド（図示しない）とは、リフロー処理等を施された後、夫々が接合された状態にある。更に、半導体素子４０と、セラミック基材２０との間隙には、上記接合の信頼性等を維持するためにアンダーフィル材５０が配置されている。
【００９７】
また、上記半導体素子４０が配置されていない領域のセラミック基材２０の主面には、上述した外部出力端子２０ａが配設されている。そして、当該外部出力端子２０ａの外周部は、感光性または熱硬化性樹脂を主体として構成された樹脂層３０により被覆されている。
【００９８】
ここで、樹脂層３０にて、セラミック基材２０を被覆する面積は、半導体素子４０の主面の面積に対し、１００〜１２０％程度になるように構成されている。
更に、当該半導体装置３にあっては、外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０を配設し、当該半導体装置３を形成している。
【００９９】
即ち、セラミック基材２０の主面（下面側）に配設されている外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０をリフロー法等により形成し、例えば、ＢＧＡパッケージ構造を有する半導体装置３を形成している。
【０１００】
この様に、半導体装置３に於いては、半導体素子４０を搭載する基板として、回路基板２２Ｓを用いている。この様な回路基板２２Ｓを用いることにより、外部出力端子２０ａの表出面に配設された半田ボール７０のピッチに於いても、確実に設計上のピッチに整合させることができる。その結果、半導体装置の信頼性並びに生産性が格段に向上する。また、半導体装置の低コスト化が実現する。
【０１０１】
さらに、本実施の形態によれば、半導体素子４０と、半田ボール７０とを、回路基板２２Ｓの同一の主面に配設していることから、半導体装置の薄型化を図ることができる。
＜第６の実施の形態＞
第６の実施の形態としての半導体装置４の要部断面の形態を、図１０に示す。この半導体装置４では、上述した回路基板２０Ｓを、更に、変形させた回路基板２３Ｓが用いられている。図示する如く、本実施の形態に於いては、セラミック基材の下面中央部に、半導体素子が内設できる程の凹部２２ａを形成させたセラミック基材２２を用いている。
【０１０２】
当該半導体装置４にあっては、セラミック基材２２の主面（下面側）に形成させた凹部２２ａ内に、接着部材（ダイ付け材）５１を介し、半導体素子４０が搭載されている。そして、半導体素子４０の電極パッド（図示しない）と、セラミック基材２２内に配設された電極端子（図示しない）との間はボンディングワイヤ７１によって接続されている。
【０１０３】
そして、凹部２２ａ内に配設された半導体素子４０並びにボンディングワイヤ７１等は、当該凹部２２ａを覆って配設された封止用樹脂６３により被覆・封止されている。
この様に、半導体素子４０は封止用樹脂６３並びにセラミック基材２２等によって封止されている。
【０１０４】
また、上記凹部２２ａが形成されていない領域のセラミック基材２２の主面には、外部出力端子２０ａが配設されている。そして、外部出力端子２０ａの外周部は、感光性または熱硬化性樹脂を主体として構成された樹脂層３０により被覆されている。
【０１０５】
更に、当該半導体装置４にあっては、外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０を配設し、当該半導体装置４を形成している。
即ち、セラミック基材２２の主面（下面側）に配設されている外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０をリフロー法等により形成し、例えば、ＢＧＡパッケージ構造を有する半導体装置４を形成している。
【０１０６】
この様に、半導体装置４に於いては、半導体素子４０を搭載する基板として、上述した回路基板２０Ｓを変形させた回路基板２３Ｓを用いている。この様な回路基板２３Ｓを用いることにより、外部出力端子２０ａの表出面に配設された半田ボール７０のピッチに於いても、確実に設計上のピッチに整合させることができる。その結果、半導体装置の信頼性並びに生産性が格段に向上する。また、半導体装置の低コスト化が実現する。
【０１０７】
さらに、本実施の形態によれば、半導体素子４０等を、回路基板２３Ｓの凹部２２ａ内に配設していることから、半導体装置の薄型化を図ることができる。
＜第７の実施の形態＞
第７の実施の形態としての半導体装置５の要部断面の形態を、図１１に示す。この半導体装置５には、上述した回路基板２１Ｓが用いられている。
【０１０８】
当該半導体装置５にあっては、セラミック基材２１の主面（上面側）上に、電極パッド２１ａが配設され、当該電極パッド２１ａの外周部が、感光性または熱硬化性樹脂を主体として構成された樹脂層３１により被覆されている。そして、当該主面上に、半導体素子４０が実装されている。即ち、当該半導体素子４０の主面に配設されたバンプ電極４１と、セラミック基材２１の当該主面に配設された電極パッド２１ａの表出面とは、リフロー処理等を施された後、夫々が接合された状態にある。更に、半導体素子４０と、回路基板２１Ｓとの間隙には、上記接合の信頼性等を維持するためにアンダーフィル材５０が配置されている。
【０１０９】
また、半導体装置５にあっては、セラミック基材２１の両端部に、半導体素子４０を覆うように、矩形状のリッド６０が固着されている。当該リッド６０は、ヒートシンクとしても機能する。また、当該リッド６０と半導体素子４０との間隙には、接着材及びヒートシンクとして機能する熱伝導性材部６１が配置されている。
【０１１０】
この様に、半導体素子４０はリッド６０並びにセラミック基材２１によって封止されている。
一方、セラミック基材２１の他方の主面（下面側）には、外部出力端子２１ｃが配設されている。そして、外部出力端子２１ｃの外周部は、セラミック基材２１の主たる成分であるセラミック材により被覆されている。
【０１１１】
更に、外部出力端子２１ｃの表出面には、外部接続端子を構成する半田ボール７０が配設され、当該半導体装置５は、ＢＧＡパッケージ構造をなしている。
この様に、半導体装置５に於いては、半導体素子４０を搭載する基板として、回路基板２１Ｓを用いている。
【０１１２】
この様な回路基板２１Ｓを用いることにより、電極パッド２１ａの表出面のピッチが設計上のピッチと整合し、当該ピッチが半導体素子４０に配設されたバンプ電極４１のピッチと確実に整合する。その結果、半導体装置の信頼性並びに生産性が格段に向上する。また、半導体装置の低コスト化が実現する。
【０１１３】
＜第８の実施の形態＞
第８の実施の形態としての半導体装置６の要部断面の形態を、図１２に示す。この半導体装置６には、上述した回路基板２０Ｓと回路基板２１Ｓとを複合させた形態の回路基板２４Ｓが用いられている。
【０１１４】
当該半導体装置６にあっては、セラミック基材２０の主面（上面側）上に、電極パッド２１ａが配設され、当該電極パッド２１ａの外周部が、感光性または熱硬化性樹脂を主体として構成された樹脂層３１により被覆されている。そして、当該主面上に、半導体素子４０が実装されている。即ち、当該半導体素子４０の主面に配設されたバンプ電極４１と、セラミック基材２０の当該主面に配設された電極パッド２１ａの表出面とは、リフロー処理等を施された後、夫々が接合された状態にある。更に、半導体素子４０と、セラミック基材２０との間隙には、上記接合の信頼性等を維持するためにアンダーフィル材５０が配置されている。
【０１１５】
また、半導体装置６にあっては、セラミック基材２０の両端部に、半導体素子４０を覆うように、矩形状のリッド６０が固着されている。当該リッド６０は、ヒートシンクとしても機能する。また、当該リッド６０と半導体素子４０との間隙には、接着材及びヒートシンクとして機能する熱伝導性材部６１が配置されている。
【０１１６】
この様に、半導体素子４０はリッド６０並びにセラミック基材２０によって封止されている。
一方、セラミック基材２０の他方の主面（下面側）には、上述した如く、外部出力端子２０ａが配設されている。そして、外部出力端子２０ａの外周部は、感光性または熱硬化性樹脂を主体として構成された樹脂層３０により被覆されている。
【０１１７】
更に、当該半導体装置６にあっては、外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０を配設し、当該半導体装置６を形成している。
即ち、セラミック基材２０の他方の主面（下面側）に配設されている外部出力端子２０ａの表出面に、外部接続端子を構成する半田ボール７０をリフロー法等により形成し、例えば、ＢＧＡパッケージ構造を有する半導体装置１を形成している。
【０１１８】
この様に、半導体装置６に於いては、半導体素子４０を搭載する基板として、回路基板２０Ｓと回路基板２１Ｓとを複合させた形態の回路基板２４Ｓを用いている。
この様な回路基板２４Ｓを用いることにより、電極パッド２１ａの表出面のピッチが設計上のピッチと整合し、当該ピッチが半導体素子４０に配設されたバンプ電極４１のピッチと確実に整合する。
【０１１９】
また、半導体装置６に於いては、外部出力端子２０ａの表出面に配設された半田ボール７０のピッチに於いても、確実に設計上のピッチに整合させることができる。
尚、上述した第１乃至第８に実施の形態に於いては、夫々が独立の実施の形態ではなく、第１乃至第８の中から少なくとも２つの実施の形態を複合させてもよい。
【０１２０】
（付記１）  セラミック基材と、
前記セラミック基材の主面に配設された電極パターンと、
前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、
を有することを特徴とする回路基板。
【０１２１】
（付記２）  開口された前記第１の電極パターンの表出部のピッチと、前記表出部と電気的に接続させる被接合部材のピッチとが一致していることを特徴とする付記１記載の回路基板。
【０１２２】
（付記３）  前記樹脂層の材質が感光性樹脂または熱硬化性樹脂であることを特徴とする付記１記載の回路基板。
（付記４）  第１の電極パターンを有した第１のグリーンシートに、第２の電極パターンを有した、少なくとも一枚の第２のグリーンシートとを積層する工程と、
前記第１のグリーンシート及び前記第２のグリーンシートを焼成し、前記第１の電極パターンが最表面に配設されたセラミック基材を形成する工程と、
前記第１の電極パターンの一部が開口するように、前記セラミック基材の主面に樹脂層を選択的に配置する工程と、
を有することを特徴とする回路基板の製造方法。
【０１２３】
（付記５）  開口された前記第１の電極パターンの表出部のピッチと、前記表出部と電気的に接続させる被接合部材のピッチとが一致するように、前記第１の電極パターンの一部を開口することを特徴とする付記４記載の回路基板の製造方法。
【０１２４】
（付記６）  セラミック基材と、
前記セラミック基材の主面に配設された電極パターンと、
前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、
前記電極パターンが配設された前記主面とは反対側の主面に搭載された半導体素子と、
を備えたことを特徴とする半導体装置。
【０１２５】
（付記７）  前記電極パターンに、半田ボールが配設されていることを特徴とする付記６記載の半導体装置。
（付記８）  セラミック基材と、
前記セラミック基材の主面の一部に配設された電極パターンと、
前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、
前記主面の前記樹脂層が配置されていない領域に搭載された半導体素子と、
を備えたことを特徴とする半導体装置。
【０１２６】
（付記９）  前記セラミック基材の前記主面に凹部が設けられ、前記凹部内に前記半導体素子が搭載されていることを特徴とする付記８記載の半導体装置。
（付記１０）  セラミック基材と、
前記セラミック基材の主面に配設された電極パターンと、
前記電極パターンの一部を開口するように、前記セラミック基材の主面に選択的に配置された樹脂層と、
開口された前記電極パターンに実装された半導体素子と、
を備えたことを特徴とする半導体装置。
【図面の簡単な説明】
【０１２７】
【図１】第１の実施の形態に係る回路基板の要部断面模式図である。
【図２】回路基板の平面模式図である。
【図３】第１の実施の形態の回路基板の製造方法を説明するためのフロー図である。
【図４】第１の実施の形態の回路基板の製造方法を説明するための要部図である。
【図５】第２の実施の形態に係る回路基板の要部断面模式図である。
【図６】第２の実施の形態の回路基板の製造方法を説明するための要部図である。
【図７】第３の実施の形態の半導体装置の形態を説明するための要部図である。
【図８】第４の実施の形態の半導体装置の形態を説明するための要部図である。
【図９】第５の実施の形態の半導体装置の形態を説明するための要部図である。
【図１０】第６の実施の形態の半導体装置の形態を説明するための要部図である。
【図１１】第７の実施の形態の半導体装置の形態を説明するための要部図である。
【図１２】第８の実施の形態の半導体装置の形態を説明するための要部図である。
【図１３】従来のセラミック基板の製造方法を説明するためのフロー図である。
【図１４】従来のセラミック基板の形態を説明するための要部図である。
【符号の説明】
【０１２８】
１，２，３，４，５，６  半導体装置
１０  グリーンシート
１１  積層体
２０，２１，２２  セラミック基材
２０Ｓ，２１Ｓ，２２Ｓ，２３Ｓ，２４Ｓ  回路基板
２０ａ，２１ｃ  外部出力端子
２０ｂ，２１ｂ  表出部
２１ａ  電極パッド
２２ａ  凹部
３０，３１  樹脂層
４０  半導体素子
４１  バンプ電極
５０  アンダーフィル材
５１  接着部材
６０  リッド
６１  熱伝導性材部
６２  レジンダム
６３  封止用樹脂
７０  半田ボール
７１  ボンディングワイヤ
２００，２０１  破線
【図１】
2009164462.tif 000003
【図２】
2009164462.tif 000004
【図３】
2009164462.tif 000005
【図４】
2009164462.tif 000006
【図５】
2009164462.tif 000007
【図６】
2009164462.tif 000008
【図７】
2009164462.tif 000009
【図８】
2009164462.tif 000010
【図９】
2009164462.tif 000011
【図１０】
2009164462.tif 000012
【図１１】
2009164462.tif 000013
【図１２】
2009164462.tif 000014
【図１３】
2009164462.tif 000015
【図１４】
2009164462.tif 000016