(57)【要約】【課題】スイッチング素子に流れる過電流を防止することができ、インバータ等の故障を防止することができる高圧放電灯電子安定器の過電流保護回路を提供することを目的とする。【解決手段】この発明に係る高圧放電灯電子安定器の過電流保護回路は、高圧放電灯電子安定器に使用されるＦＥＴＱ４１のゲートに入力側が接続されるトランジスタＱ２と、ＦＥＴＱ４１のソース又はドレインにアノードが接続され、カソードがトランジスタＱ２のベースに接続されるダイオードＤ１と、ダイオードＤ１のアノードとＦＥＴＱ４１のソース又はドレイとの間に一端が接続される電流検出抵抗Ｒ１とを備え、トランジスタＱ２の出力側と電流検出抵抗Ｒ１の他端を接続したものである。【選択図】図３
2009158423.tif 000002
【特許請求の範囲】
【請求項１】
商用電源に接続された整流回路と、昇圧インバータと、スイッチング素子を含む降圧インバータとを有する高圧放電灯を点灯させる高圧放電灯電子安定器の過電流保護回路において、
前記高圧放電灯電子安定器に使用される第１のスイッチング素子と、
前記第１のスイッチング素子のゲートに入力側が接続される第２のスイッチング素子と、
前記第１のスイッチング素子のソース又はドレインにアノードが接続され、カソードが前記第２のスイッチング素子のベースに接続されるダイオードと、
前記ダイオードのアノードと前記第１のスイッチング素子のソース又はドレイとの間に一端が接続される電流検出素子とを備え、前記第２のスイッチング素子の出力側と前記電流検出素子の他端を接続したことを特徴とする高圧放電灯電子安定器の過電流保護回路。
【請求項２】
前記ダイオードのカソードと前記第２のスイッチング素子のベースとの間に接続されるベース抵抗を備えたことを特徴とする請求項１記載の高圧放電灯電子安定器の過電流保護回路。
【請求項３】
一端が前記ダイオードのカソードに接続され、他端が前記第２のスイッチング素子の出力側に接続される充電用コンデンサを備えたことを特徴とする請求項１又は請求項２記載の高圧放電灯電子安定器の過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高圧放電灯電子安定器の過電流保護回路に関するものである。
【背景技術】
【０００２】
図５は従来の過電流保護回路を示す図である。過電流保護回路の入力端子（ＩＮ）に、制御回路（図示しない）等からＱ１（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を駆動する駆動信号が入力される。ドライブ回路４０は、入力された弱い駆動信号を、Ｑ１を駆動させる強い駆動信号に変換する。ドライブ回路１の出力（ＯＵＴ）はゲート抵抗Ｒ５を介してＱ１のゲートに接続する。Ｑ１のドレインには、負荷Ｌ１（インダクタンス）が接続している。Ｑ１のソースは、電流検出抵抗Ｒ１を介して接地されている。Ｑ１のソースと電流検出抵抗Ｒ１との間に、ベース抵抗Ｒ２の一端が接続する。ベース抵抗Ｒ２の他端は、Ｑ１のドレイン電流Ｉｄ（ソース電流Ｉｓと略同一）を制限するための（フィードバックするための）トランジスタＱ２のベースに接続する。ベース抵抗Ｒ２とトランジスタＱ２のベースとの間に、トランジスタＱ２の浮遊容量を放電させる放電抵抗Ｒ３の一端が接続する。トランジスタＱ２のエミッタと放電抵抗Ｒ３の他端は接地される。トランジスタＱ２のコレクタは、ドライブ回路４０の出力（ＯＵＴ）とＱ１のゲートとの間に接続している。
【０００３】
次に、図５の過電流保護回路の動作を説明する。過電流保護回路は、トランジスタＱ２がオンすることによりＱ１が強制的にオフするのでＱ１のドレイン電流Ｉｄを制限する。
【０００４】
トランジスタＱ２がオンするときの条件は以下に示すときである。トランジスタＱ２のコレクタ電流をＩｃ、直流電流増幅率をｈＦＥ、トランジスタＱ２のベース電流をＩｂとすると、
Ｉｃ＜ｈＦＥ×Ｉｂ                            （１）
の関係を満たすときに、トランジスタＱ２がオンする。
【０００５】
コレクタ電流Ｉｃは、ドライブ回路４０の最大出力電流と略同一である。
【０００６】
ベース電流Ｉｂは、電流検出抵抗Ｒ１とベース抵抗Ｒ２との接続点の電圧をＶ１、トランジスタＱ２のベース・エミッタ間電圧をＶｂｅとすると、
Ｉｂ＝（Ｖ１−Ｖｂｅ）／Ｒ２−Ｖｂｅ／Ｒ３      （２）
ここで、Ｖ１＝Ｉｓ×Ｒ１である。ＩｓはＱ１のソース電流である。
【０００７】
（１）式のＩｂに（２）式を代入すると、詳細は割愛するが、
Ｉｃ＜α×Ｉｓ                                （３）
となる。ここで、αは定数である。即ち、α×ＩｓがＩｃより大きくなると、Ｑ１がオフしＱ１（負荷Ｌ１）を保護する。
【特許文献１】特開２００４−０３２０３２号公報
【特許文献２】特開２００６−１６６１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図６は従来の過電流保護回路を動作させたときの電圧Ｖｇｓ（Ｑ１のゲート・ソース間電圧）と電流Ｉｄ（Ｑ１のドレイン電流）波形を示す図である。図５の過電流保護回路を実際に動作させたところ、図６に示すように、トランジスタＱ２が細かいオン・オフを繰り返すために、Ｑ１のドレイン電流Ｉｄを遮断することができなかった。図５のＶｇｓはＱ１のゲート・ソース間の電圧である。電流検出抵抗Ｒ１は発熱を抑えるために抵抗値を略１Ω以下にしている。トランジスタＱ２が細かいオン・オフを繰り返してＱ１のドレイン電流Ｉｄを遮断することができないのは、電流検出抵抗Ｒ１の抵抗値が小さいので、Ｑ１がオフしているときにＶｂｅが瞬時に放電するためと考えられる。
【０００９】
この発明は、上記のような課題を解決するためになされたもので、ＭＯＳＦＥＴ等のスイッチング素子に流れる過電流を防止することができ、インバータ等の故障を防止することができる高圧放電灯電子安定器の過電流保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る高圧放電灯電子安定器の過電流保護回路は、商用電源に接続された整流回路と、昇圧インバータと、スイッチング素子を含む降圧インバータとを有する高圧放電灯を点灯させる高圧放電灯電子安定器の過電流保護回路において、
高圧放電灯電子安定器に使用される第１のスイッチング素子と、
第１のスイッチング素子のゲートに入力側が接続される第２のスイッチング素子と、
第１のスイッチング素子のソース又はドレインにアノードが接続され、カソードが第２のスイッチング素子のベースに接続されるダイオードと、
ダイオードのアノードと第１のスイッチング素子のソース又はドレイとの間に一端が接続される電流検出素子とを備え、第２のスイッチング素子の出力側と電流検出素子の他端を接続したことを特徴とする。
【００１１】
この発明に係る高圧放電灯電子安定器の過電流保護回路は、ダイオードのカソードと第２のスイッチング素子のベースとの間に接続されるベース抵抗を備えたことを特徴とする。
【００１２】
この発明に係る高圧放電灯電子安定器の過電流保護回路は、一端がダイオードのカソードに接続され、他端が第２のスイッチング素子の出力側に接続される充電用コンデンサを備えたことを特徴とする。
【発明の効果】
【００１３】
この発明に係る高圧放電灯電子安定器の過電流保護回路は、スイッチング素子に流れる過電流を防止することができ、インバータ等の故障を防止することができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１乃至図４は実施の形態１を示す図で、図１は高圧放電灯電子安定器１００の回路図、図２は高圧放電灯電子安定器の過電流保護回路の回路図、図３は高圧放電灯電子安定器１００の降圧インバータ４のＦＥＴＱ４１に図２の過電流保護回路を適用した例を示す部分回路図、図４は変形例の高圧放電灯電子安定器の過電流保護回路の回路図である。
【００１５】
図１により高圧放電灯電子安定器１００の構成を説明する。高圧放電灯電子安定器１００は、過電流保護回路を組み込む前の回路である。
【００１６】
整流回路２は、商用電源１から交流電力を取り込んで整流を行う。整流回路２は、ダイオードＤ２１、ダイオードＤ２２、ダイオードＤ２３、ダイオードＤ２４で構成されるダイオードブリッジ及びこのダイオードの両出力端間に接続されるコンデンサ２１で構成される。
【００１７】
昇圧インバータ３は、整流回路２の高電位側出力端と一端が接続されるインダクタンスＬ３１、このインダクタンスＬ３１の他端とアノードが接続されるダイオードＤ３１、ダイオードＤ３１のカソードおよび整流回路２の低電位側出力端と夫々ドレインおよびソースが接続されるＦＥＴＱ３１（電界効果トランジスタ、第１のスイッチング素子の一例）、ダイオードＤ３１のカソードと整流回路２の低電位側出力端との間に接続されるコンデンサＣ３１により構成される。
【００１８】
降圧インバータ４は、ダイオードＤ３１のカソードとドレインが接続されるＦＥＴＱ４１（第１のスイッチング素子の一例）、このＦＥＴＱ４１のソースおよび整流回路２の低電位側出力端と夫々カソードおよびアノードが接続されるダイオードＤ４１、ＦＥＴＱ４１のソースと一端が接続されるインダクタンスＬ４１、このインダクタンスＬ４１の他端と整流回路２の低電位側出力端との間に接続されるコンデンサＣ４１により構成される。
【００１９】
高圧放電灯７の点灯回路５は、コンデンサＣ４１と並列接続される直列接続のＦＥＴＱ５１（第１のスイッチング素子の一例）、ＦＥＴＱ５２（第１のスイッチング素子の一例）、これらＦＥＴＱ５１、ＦＥＴＱ５２と並列接続される直列接続のＦＥＴＱ５３（第１のスイッチング素子の一例）、ＦＥＴＱ５４（第１のスイッチング素子の一例）、始動パルス発生回路６により構成される。
【００２０】
制御回路１０は、通常点灯時は、降圧インバータ４のＦＥＴＱ４１のデューティ制御により降圧インバータ４から点灯回路５への所定の直流電力の供給制御を行う機能を有する。
【００２１】
次に、本実施の形態の特徴部分である過電流保護回路について説明する。図２に示すように、過電流保護回路の入力端子（ＩＮ）に、制御回路（図示しない）等からＱ１（ＭＯＳＦＥＴ、第１のスイッチング素子の一例）を駆動する駆動信号が入力される。ドライブ回路４０は、入力された弱い駆動信号を、Ｑ１を駆動させる強い駆動信号に変換する。ドライブ回路４０の出力（ＯＵＴ）はゲート抵抗Ｒ５を介してＱ１のゲートに接続する。
【００２２】
Ｑ１のドレインには、インダクタンスＬ１が接続している。Ｑ１のソースは、電流検出抵抗Ｒ１を介して接地されている。Ｑ１のソースと電流検出抵抗Ｒ１（電流検出素子の一例）との間に、ダイオードＤ１のアノードが接続される。ダイオードＤ１のカソードに充電用コンデンサＣ１の一端とベース抵抗Ｒ２の一端が接続される。ベース抵抗Ｒ２の他端は、Ｑ１のドレイン電流Ｉｄ（ソース電流Ｉｓと略同一）を制限するための（フィードバックするための）トランジスタＱ２（第２のスイッチング素子の一例）のベースに接続する。充電用コンデンサＣ１の他端は接地される。充電用コンデンサＣ１の他端は、トランジスタＱ２の出力側に接続されている。尚、Ｑ１のソースのドレインにダイオードＤ１のアノードが接続される構成でもよい。
【００２３】
ベース抵抗Ｒ２とトランジスタＱ２のベースとの間に、トランジスタＱ２の浮遊容量を放電させる放電抵抗Ｒ３の一端が接続する。トランジスタＱ２のエミッタと放電抵抗Ｒ３の他端は接地される。トランジスタＱ２のコレクタは、ドライブ回路４０の出力（ＯＵＴ）とＱ１のゲートとの間に接続している。
【００２４】
次に動作を説明する。Ｑ１に過電流（Ｉｓ）が流れたときに、Ｖ１がＲ１×Ｉｓの電圧になる。Ｖ１はダイオードＤ１を通して充電用コンデンサＣ１を充電する。充電用コンデンサＣ１の電圧が規定の電圧以上になるとトランジスタＱ２がオンする。トランジスタＱ２がオンすると、Ｑ１をオフしＱ１に流れていた過電流を制限することができる。
【００２５】
トランジスタＱ２がオンしてＱ１がオフしたときに、Ｉｓが流れないのでＶ１は０（ｖ）になる。充電用コンデンサＣ１の電圧は、ダイオードＤ１がオフするために電流検出抵抗Ｒ１に放電されない。そのためトランジスタＱ２がオンが継続し、充電用コンデンサＣ１が放電するまでＱ１が継続してオフすることができる。
【００２６】
従来の図５に示す過電流保護回路が、トランジスタＱ２が細かいオン・オフを繰り返すために、Ｑ１のドレイン電流Ｉｄを遮断することができなかった課題を、解決することができる。
【００２７】
図２の過電流保護回路は、少なくともダイオードＤ１と電流検出抵抗Ｒ１とを備えることが必要である。
【００２８】
図２の過電流保護回路の特徴は、Ｑ１のソースに電位があるところ（グランドでないところ）に使用することができることである。図２では、Ｑ１のソースは、電流検出抵抗Ｒ１を介して接地されているが、接地されていないところにも使用することができる。トランジスタＱ２は、トランジスタＱ２のエミッタと放電抵抗Ｒ３の他端等が接続されるラインを基準にしてオン・オフする。そのため、図２の過電流保護回路は、基準ラインが接地されていなくても動作する。
【００２９】
図１に示す制御回路１０は、そのままでは、例えば、降圧インバータ４のＦＥＴＱ４１の過電流保護を行うことはできない。図１に示す制御回路１０で降圧インバータ４のＦＥＴＱ４１の過電流保護を行うには、ＦＥＴＱ４１のソース電流を検出する。その場合、ＦＥＴＱ４１のソースに電流検出抵抗を接続して、その電流検出抵抗の両端の電位差を取り込む。しかし、直接電圧を取り込むと、制御回路１０の許容電圧を超えた電圧を取り込むことになるので、分割抵抗を介して取り込むことになる。分割抵抗を介して取り込むと、電流検出抵抗の両端の電位差が０．０１（ｖ）程度になる。この電位差は非常に小さいので、制御回路１０は正確に検知することができない。
【００３０】
図２の過電流保護回路は、Ｑ１のソースに電位があるところ（グランドでないところ）に使用することができるので、例えば、図１の降圧インバータ４のＦＥＴＱ４１の過電流保護回路として使用することができる。
【００３１】
図３は高圧放電灯電子安定器１００の降圧インバータ４のＦＥＴＱ４１に図２の過電流保護回路を適用した例を示す部分回路図である。図３では、図２のＱ１が降圧インバータ４のＦＥＴＱ４１に置き換わる。
【００３２】
また、図示はしないが、図２の過電流保護回路は、高圧放電灯電子安定器１００における昇圧インバータ３のＦＥＴＱ３１の過電流保護回路としても使用することができる。
【００３３】
さらに、図示はしないが、図２の過電流保護回路は、高圧放電灯電子安定器１００における点灯回路５のＦＥＴＱ５１、ＦＥＴＱ５２、ＦＥＴＱ５３、ＦＥＴＱ５４の過電流保護回路としても使用することができる。
【００３４】
図４は変形例の高圧放電灯電子安定器の過電流保護回路の回路図である。ハーフブリッジドライブ回路５０に、ソースに電位があるＱ１（ＭＯＳＦＥＴ）及びソースに電位がないＱ３（ＭＯＳＦＥＴ）の過電流保護を同時に行う過電流保護回路が接続される。
【００３５】
図４において、Ｑ１の過電流保護回路の構成は図２と同様である。異なる点は、Ｑ１のソースに電位がある点だけである。
【００３６】
図４において、Ｑ３の過電流保護回路の構成は図２と同様であり、過電流保護回路を構成する各電子部品は、以下のように図２と対応する。
（１）Ｒ１０は、Ｒ５に相当する。
（２）Ｑ４は、Ｑ２に相当する。
（３）Ｒ７は、Ｒ２に相当する。
（４）Ｒ８は、Ｒ３に相当する。
（５）Ｃ２は、Ｃ１に相当する。
（６）Ｄ２は、Ｄ１に相当する。
（７）Ｒ６は、Ｒ１に相当する。
【図面の簡単な説明】
【００３７】
【図１】実施の形態１を示す図で、高圧放電灯電子安定器１００の回路図。
【図２】実施の形態１を示す図で、高圧放電灯電子安定器の過電流保護回路の回路図。
【図３】実施の形態１を示す図で、高圧放電灯電子安定器１００の降圧インバータ４のＦＥＴＱ４１に図２の過電流保護回路を適用した例を示す部分回路図。
【図４】実施の形態１を示す図で、変形例の高圧放電灯電子安定器の過電流保護回路の回路図。
【図５】従来の過電流保護回路の回路図。
【図６】従来の過電流保護回路を動作させたときの電圧Ｖｇｓ（Ｑ１のゲート・ソース間電圧）と電流Ｉｄ（Ｑ１のドレイン電流）波形を示す図。
【符号の説明】
【００３８】
１  商用電源、２  整流回路、３  昇圧インバータ、４  降圧インバータ、５  点灯回路、６  始動パルス発生回路、１０  制御回路、７  高圧放電灯、２１  コンデンサ、４０  ドライブ回路、５０  ハーフブリッジドライブ回路、１００  高圧放電灯電子安定器。
【図１】
2009158423.tif 000003
【図２】
2009158423.tif 000004
【図３】
2009158423.tif 000005
【図４】
2009158423.tif 000006
【図５】
2009158423.tif 000007
【図６】
2009158423.tif 000008