(57)【要約】      （修正有）【課題】製造が容易であり、薄型化、低コスト化を図ったコンデンサ用インターポーザを提供すること。【解決手段】絶縁層７の両面に形成された素子接続部導体層３および実装端子用導体層６の他には導体層を持たず、絶縁層７の内部には導通用のスルーホール１１，１２のみを持ち、実装端子のうち陽極実装端子４に接続するスルーホール１２を陽極実装端子４の直下には設けずインターポーザ端部に集中させる構造をとることで、実装端子用導体層６の層内に陽極実装端子４および陰極実装端子５を形成したコンデンサ用インターポーザ。【選択図】図１
2009164168.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサ素子部の陽極部および陰極部をそれぞれ陽極実装端子および陰極実装端子として取り出すためのコンデンサ用インターポーザであって、
前記陽極実装端子および陰極実装端子の数がそれぞれ前記コンデンサ素子部の陽極部および陰極部の数よりも多く、
導通用スルーホールを持ち内部には導体層を持たない絶縁層の一方の面に施された実装面導体層には前記陽極実装端子および陰極実装端子が互いを絶縁する除去加工を経て形成され、
前記絶縁層の他の面に施された素子接続部導体層には前記コンデンサ素子部と接続するための素子陽極接続部および素子陰極接続部が互いを絶縁する除去加工を経て形成されてなることを特徴とするコンデンサ用インターポーザ。
【請求項２】
前記陽極実装端子または陰極実装端子には、前記スルーホールの一端とは直接には接続せずに前記実装面導体層の一部を介して前記スルーホールの一端に導通するものが含まれることを特徴とする請求項１記載のコンデンサ用インターポーザ。
【請求項３】
前記陽極実装端子または陰極実装端子は前記実装面導体層の上に施されたソルダーレジスト層の孔部に形成されたことを特徴とする請求項２記載のコンデンサ用インターポーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として電気・電子・通信分野での機器の電源回路に用いられ、多極の実装用電極を有する多端子型のコンデンサに使用されるコンデンサ用インターポーザに関する。
【背景技術】
【０００２】
近年、電子機器の小型・薄型化、高機能化が進展しているが、それを実現させる有力な手法の１つとして回路駆動周波数の高周波化が挙げられる。これに対応するため固体電解コンデンサにおいては、等価直列インダクタンス（以降、ＥＳＬと呼称）の低減が大きな課題となりつつある。
【０００３】
ＥＳＬを増大させる原因として、デバイス内部の導電体の透磁率、デバイス内部から実装用端子までの配線長・配線形状等があるが、陽極および陰極の実装電極端子の距離を近づけ、ループインダクタンスと呼ばれる陽陰極端子間に発生するインダクタンスを低減させ、更に実装端子を増やし、陽陰極端子を一次元的に交互に配置する、または二次元的に千鳥に配置することで更にインダクタンスを低減させるという手法が近年多く採用されている（以降、これらの低ＥＳＬ化を目的とした複数の実装端子を有するコンデンサを多端子コンデンサと称する）。
【０００４】
上記の多端子コンデンサの例として、積層セラミックコンデンサの１品種として量産されているＩＤＣ（Inter Digitated Capacitors）があり、また、電解コンデンサタイプのものとしては、実装用端子をコンデンサ上に直接形成するタイプの多端子コンデンサ（特許文献１）、および実装用端子はインターポーザにて形成するタイプの多端子コンデンサ（特許文献２）等が挙げられる。
【０００５】
上記の多端子コンデンサは、それぞれ優れた低ＥＳＬ特性を有しているが、一方で欠点もある。例えば、ＩＤＣの場合、容量が小さいことが難点であり、特許文献１のコンデンサはコンデンサ素子そのものにスルーホール等を形成するため製造難易度が極めて高く、製品歩留りが低くなることが予想される。また、特許文献２のコンデンサの場合、素子にスルーホール等を設けずに多端子化を実現しているため、多数の小型の素子が必要であり、素子の小型化に伴う製品体積あたりの容量低下（陰極効率低下）、多数の素子を使用することによる製造効率低下、等の難点がある。
【０００６】
一方、固体電解コンデンサにおいて、前記の特許文献１，２のコンデンサとは異なり、コンデンサ素子そのものは通常の２端子あるいは３端子の素子を１個だけ使用し、インターポーザのみ多端子化することにより多端子コンデンサを作製することも考えられる。そのようなコンデンサの例を図面に基づいて説明する。図７は本発明の前提的技術に係る多端子コンデンサの基本構造を示し、図７（ａ）はその斜視図、図７（ｂ）はそのＩ−Ｉ断面図である。尚、図７（ｂ）に示された部分はすべて断面内にあるがハッチングは省略し、導通経路を判り易く示すために、外装樹脂２３などの絶縁性部分にはドット模様を施した。
【０００７】
この場合、コンデンサ素子としては２端子のものを使用している。図７からも判る通り、このタイプのコンデンサは素子から実装端子までの距離が長くなるため低ＥＳＬ化には限界がある。しかし、コンデンサ素子として従来の素子を使用できるため製造は容易となる。アプリケーションによっては、ＥＳＬをそれほど下げなくても良いものも多いため、そのような場合には製造の容易さでメリットがある本構造のコンデンサは有利である。しかし、図７のコンデンサに使用しているインターポーザは、導体層が、素子接続用導体層、陽極配線層、陰極配線層、実装端子用の導体層、の４層であり、その間の絶縁層が３層の計７層の基板構造となっており、インターポーザが高コストとなり、また、薄型化も困難となる点等が短所となる。
【０００８】
【特許文献１】特開２００２−３４３６８６号公報
【特許文献２】特開２００５−１０８８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１または特許文献２に示された固体電解コンデンサにはすでに説明した通り製造上の難点がある。また、図７のようなインターポーザを使用する多端子コンデンサの場合には、すでに一部説明したように、インターポーザの導体層と絶縁層が多くなると厚くなり、低コスト・薄型のコンデンサを作製しようとする場合、不向きとなる。ところで、薄型化に関しては、実装部品の低背化が年々進んでおり、コンデンサの高さとして０．５ｍｍ以下が要求されることも十分にありうる状況となりつつあるため、将来的には、インターポーザ部分の厚みの低減は製品特性にも影響を与える大きなポイントとなると推測される。
【００１０】
本発明は、前述の多端子コンデンサ用のインターポーザに関するものであり、導体層数と絶縁層数を減らすことを可能とすることで、インターポーザの薄型化、および低コスト化を実現可能とすることが目的である。
【００１１】
すなわち、本発明の課題は、製造が容易であり、薄型化、低コスト化を図ったコンデンサ用のインターポーザを提供することにある。
【課題を解決するための手段】
【００１２】
本発明によれば、陽極部、陰極部を有するコンデンサ素子部と、その陽極部および陰極部を実装用の陽極実装端子、陰極実装端子として取り出すためのインターポーザにおいて、実装用の陽極実装端子、陰極実装端子の数が、素子部の陽極部と陰極部の数よりも多く、かつ、インターポーザの有する導体層が陽極実装端子、陰極実装端子を形成するための実装面導体層と、素子部を接続するための素子接続部導体層の２層のみであることを特徴とする多端子の実装部を有するコンデンサ用インターポーザが得られる。また、本発明によれば、前述のコンデンサ用インターポーザの実装面導体層に形成される陽極実装端子、陰極実装端子と素子接続部導体層を接続するスルーホールが、必ずしもすべての陽極実装端子、陰極実装端子の直下に設けられていないことを特徴とするインターポーザが得られる。
【００１３】
すなわち、本発明のコンデンサ用インターポーザは、コンデンサ素子部の陽極部および陰極部をそれぞれ陽極実装端子および陰極実装端子として取り出すためのコンデンサ用インターポーザであって、前記陽極実装端子および陰極実装端子の数がそれぞれ前記コンデンサ素子部の陽極部および陰極部の数よりも多く、導通用スルーホールを持ち内部には導体層を持たない絶縁層の一方の面に施された実装面導体層には前記陽極実装端子および陰極実装端子が互いを絶縁する除去加工を経て形成され、前記絶縁層の他の面に施された素子接続部導体層には前記コンデンサ素子部と接続するための素子陽極接続部および素子陰極接続部が互いを絶縁する除去加工を経て形成されてなることを特徴とする。
【００１４】
前記陽極実装端子または陰極実装端子には、前記スルーホールの一端とは直接には接続せずに前記実装面導体層の一部を介して前記スルーホールの一端に導通するものが含まれるとよい。
【００１５】
前記陽極実装端子または陰極実装端子は前記実装面導体層の上に施されたソルダーレジスト層の孔部に形成されるとよい。
【発明の効果】
【００１６】
本発明によれば、導体層数と絶縁層数を減らすことで、薄型化および低コスト化が図られ、製造の容易なコンデンサ用インターポーザを提供することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態を説明するのに先立ち、すでに一部説明した本発明の前提技術に係る多端子コンデンサ用インターポーザについて図７に基づいて詳細に説明する。このインターポーザは、コンデンサ用途以外で用いられているインターポーザとしては、普通の構造である。すなわち、素子部を接続するための素子接続部導体層３、製品を実装するための陽極実装端子４および陰極実装端子５を設けるための導体層、およびそれらの層の間に設けられている陽極導体層２０、陰極導体層２１の計４層の導体層と、それら導体層の間にある３層の絶縁層から構成されている。インターポーザ用の導体層としては、銅が最も一般的で薄型化を図る場合は、１２μｍ程度のものが用いられ、また絶縁層としては薄型リジッド基板タイプのインターポーザの場合は４０μｍ程度ものが現状では用いられている。それらの材料から構成された図７のインターポーザの総厚みは１５０μｍ程度になる。そのため、外装樹脂２３を含めた製品全体の厚みは０．５５ｍｍ程度となる。また、図７のインターポーザの場合、導体層を接続するためにはビア２２が必要でビルドアップ工法を用いる必要があり、コンデンサ用の部材としては相当な高価格になる。
【００１８】
そこで、本発明の実施の形態に係るコンデンサ用インターポーザは、陽極部、陰極部を有する固体電解コンデンサの素子部と、その陽極部および陰極部を実装用の陽極実装端子、陰極実装端子として取り出すためのコンデンサ用インターポーザであって、実装用の陽極実装端子、陰極実装端子の数が、それぞれ、素子部の陽極部と陰極部の数よりも多く、かつ、インターポーザの有する導体層が陽極実装端子および陰極実装端子を形成するための実装面導体層と、素子部を接続するための素子接続部導体層の２層のみであることを特徴とする多端子の実装部を有するコンデンサ用インターポーザであり、その実装面導体層に形成される陽極実装端子、陰極実装端子と素子接続部導体層を接続するスルーホールが、必ずしもすべての陽極実装端子、陰極実装端子の直下に設けられていない構造を持つものである。
【００１９】
図１は本実施の形態に係るコンデンサ用インターポーザと使用する素子部の基本構造を示し、図１（ａ）はその斜視図、図１（ｂ）はそのコンデンサ用インターポーザのＡ−Ａ断面図、図１（ｃ）は素子部のＢ−Ｂ断面図である。尚、図１は、陽極実装端子４および陰極実装端子５が形成された実装面を上にして描かれ、インターポーザの下方から素子部１４が導電性接着材１３を介して接続される。
【００２０】
このようなコンデンサ用インターポーザの場合、実装面に１０μｍ程度のソルダーレジスト層８（図１（ｂ））が必要となるが、導体層が素子接続部導体層と実装端子用の導体層の２層のみとなり、絶縁層はそれら導体層の間の１層ですむため、総厚みは薄くなり、前述の図７のインターポーザの半分程度の厚みにすることができる。また、導体層間の接続にスルーホールを用いることが可能となり、ビルドアップ工法が不要となることから価格も下げることが可能となる。
【実施例】
【００２１】
以下は、本発明のコンデンサ用インターポーザに関して、幾つかの実施例を挙げ、その製造工程を含めて具体的に説明する。
【００２２】
（実施例１）
本発明の実施例１に係るコンデンサ用インターポーザの基本構造は、本発明の実施の形態で図１により説明したものと同様である。また、図１には組込み用の固体電解コンデンサ素子部とその組込み位置も示されている。
【００２３】
本実施例のインターポーザの層構成は以下の通りである。まず、導体層は、素子陽極接続部１と素子陰極接続部２を形成する素子接続部導体層３、および陽極実装端子４と陰極実装端子５を形成する実装端子用導体層６の２層であり、絶縁層は導体層間の絶縁層７の１層であり、更に実装端子用導体層６の上にソルダーレジスト層８を有している。
【００２４】
以下、本実施例のインターポーザの製造工程に関して述べる。製造工程は、標準的な基板の製造方法に準じており、その工程を図２〜図５を参照して説明する。尚、図示した部分はコンデンサ製品１個分に相当する部分のみとした。また、今回のコンデンサの形状は長辺７．３ｍｍ、短辺４．３ｍｍのものであったため、図示するインターポーザのサイズも同様な形状となっている。
【００２５】
まず、図２に示した両面銅貼板９を用意した。すなわち、図２は、図１のコンデンサ用インターポーザの製造プロセスにおける基材を示し、図２（ａ）はその平面図、図２（ｂ）はそのＣ−Ｃ断面図である。この両面板は市販品で絶縁層が厚さ４０μｍのガラスエポキシであり、両面の銅箔１０の厚みがそれぞれ８μｍのものを使用した。
【００２６】
次の工程を図面を参照して説明する。図３は、図１のコンデンサ用インターポーザの製造プロセスにおけるスルーホール形成箇所を示し、図３（ａ）はその平面図、図３（ｂ）はそのＤ−Ｄ断面図である。この図に示す通り、両面の銅箔を接続するために直径１００μｍの貫通孔を形成し、その内壁に、無電解メッキと電解メッキにより４μｍの銅メッキ層を形成し、導通接続用のスルーホール１１，１２とした。このとき元々存在していた銅箔上にも銅メッキ層が形成されるため、銅箔の厚みは実質的には１２μｍとなった。また、スルーホールの形成箇所であるが、陰極実装端子の形成予定箇所の８箇所にすべてスルーホール１１を形成したが、陽極実装端子に相当する部分にはスルーホールは形成せず、代わりに片方の端部から０．５ｍｍの位置に一列に７箇所、０．５ｍｍピッチでスルーホール１２を形成した。
【００２７】
その次の工程を図面を参照して説明する。図４は、図１のコンデンサ用インターポーザの製造プロセスにおけるエッチング工程を経た後の状態を示し、図４（ａ）はその平面図、図４（ｂ）はそのＥ−Ｅ断面図、図４（ｃ）はその底面図である。この図に示す通り、実装端子用導体層６と素子接続部導体層３にエッチング（除去加工）にて陰極実装端子５、素子陽極接続部１、素子陰極接続部２のベース部分を形成した。エッチング時にはレジストにて除去部以外の銅層をマスクし、不要な銅層をエッチング除去した後、レジストを剥離除去した。
【００２８】
次の工程を図面を参照して説明する。図５は、図１のコンデンサ用インターポーザの製造プロセスにおけるソルダーレジスト層形成後の状態を示し、図５（ａ）はその平面図、図５（ｂ）はそのＦ−Ｆ断面図である。この図に示す通り、実装単子用導体層６の上にソルダーレジスト層８を形成したが、この時、陽極実装端子４と陰極実装端子５に相当する部分はソルダーレジスト層８を形成しないように孔部６１を設けた。更に陽極実装端子４、陰極実装端子５、素子陽極接続部１、素子陰極接続部２の上にニッケルメッキ、金メッキをそれぞれ無電解メッキにて合計０．２μｍ程度形成してコンデンサ用インターポーザを得た。このようにして得られたインターポーザは、厚み平均値が７４μｍであった。
【００２９】
本実施例のインターポーザの素子陽極接続部１、素子陰極接続部２に、図１の様に、導電性接着材１３を用いてアルミ固体電解コンデンサ用の素子部１４を接続した。素子部１４は、陽極部１５と陰極部１６を有しており、陽極部１５上には銅箔片１７が溶接されており、陰極部１６は銀層１８が形成されているため、導電性接着材等を使用してインターポーザに接続することができる。素子部１４のコンデンサとしての容量は４０μＦ、等価直列抵抗は８ｍΩであった。この素子部の陽極部１５、陰極部１６をインターポーザ側の素子陽極接続部１、素子陰極接続部２に前述の通り銀をフィラーとした導電性接着材を用いて接続し、更に素子側をトランスファモールド等によりエポキシ樹脂にて外装することにより、多端子の固体電解コンデンサが得られた。最終的なコンデンサ特性は、容量、等価直列抵抗は素子部と変わらず、ＥＳＬは２００ＭＨｚで２００ｐＨとなった。同じ素子部を使用した通常の製品のＥＳＬは１０００ｐＨ程度であるため、本実施例のインターポーザを使用したことでＥＳＬを１／５程度に低減することができたことになる。また、製品厚みも平均０．４ｍｍとすることができた。
【００３０】
（実施例２）
図６は、本発明の実施例２に係るコンデンサ用インターポーザと使用する素子部の基本構造を示し、図６（ａ）はその斜視図、図６（ｂ）はそのコンデンサ用インターポーザのＧ−Ｇ断面図、図６（ｃ）は素子部のＨ−Ｈ断面図である。
【００３１】
本実施例は、実施例１で作製したインターポーザと同じ材料・工法を用いたが、使用する素子部の形状を変更し、図６のように素子部の陽極部１５が素子部の両端部に形成されているものを使用した。そのため、インターポーザの素子陽極接続部１、素子陰極接続部２、スルーホール１２の形状および位置が異なっている。
【００３２】
それらの変更点に関して図６を参照して更に説明すると、本実施例のインターポーザは、素子部の形状に合わせて、素子陽極接続部１を、インターポーザの両端部付近に形成している。それに対応して素子陽極接続部１と実装面側の実装端子用導体層を接続するためのスルーホール１２もインターポーザの両方の端部から０．５ｍｍの位置に形成している。
【００３３】
本実施例にて使用した素子部１９は、陽極部１５の面積が増えたことにより実施例１の場合と比較して、容量が３３μＦに低下し、等価直列抵抗が１３ｍΩに増大したが、ＥＳＬに関しては１００ｐＨまで低下させることができた。また、製品厚みは実施例１の場合と同様、平均０．４ｍｍであった。
【００３４】
（実施例３）
本実施例は、実施例１で作製した図１のインターポーザと同じ構造であるが、絶縁層７の材料をポリイミドに変更した。ポリイミド材は標準的に使用されている厚さ２５μｍのものを使用した。この絶縁層材料の適用により本実施例では実施例１よりも更にインターポーザ厚みを低減させることができ、平均６０μｍとなった。素子部および外装を含めたコンデンサ製品全体の厚みは実施例１のものと１５μｍ程度の差しかなかったが、将来的に製品厚みを低減させる必要が生じた場合は、本実施例のインターポーザはより効果を発揮すると考えられる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態および実施例１に係るコンデンサ用インターポーザと使用する素子部の基本構造を示し、図１（ａ）はその斜視図、図１（ｂ）はそのコンデンサ用インターポーザのＡ−Ａ断面図、図１（ｃ）は素子部のＢ−Ｂ断面図。
【図２】図１のコンデンサ用インターポーザの製造プロセスにおける基材を示し、図２（ａ）はその平面図、図２（ｂ）はそのＣ−Ｃ断面図。
【図３】図１のコンデンサ用インターポーザの製造プロセスにおけるスルーホール形成箇所を示し、図３（ａ）はその平面図、図３（ｂ）はそのＤ−Ｄ断面図。
【図４】図１のコンデンサ用インターポーザの製造プロセスにおけるエッチング工程を経た後の状態を示し、図４（ａ）はその平面図、図４（ｂ）はそのＥ−Ｅ断面図、図４（ｃ）はその底面図。
【図５】図１のコンデンサ用インターポーザの製造プロセスにおけるソルダーレジスト層形成後の状態を示し、図５（ａ）はその平面図、図５（ｂ）はそのＦ−Ｆ断面図。
【図６】本発明の実施例２に係るコンデンサ用インターポーザと使用する素子部の基本構造を示し、図６（ａ）はその斜視図、図６（ｂ）はそのコンデンサ用インターポーザのＧ−Ｇ断面図、図６（ｃ）は素子部のＨ−Ｈ断面図。
【図７】本発明の前提的技術に係る多端子コンデンサの基本構造を示し、図７（ａ）はその斜視図、図７（ｂ）はそのＩ−Ｉ断面図。
【符号の説明】
【００３６】
１  素子陽極接続部
２  素子陰極接続部
３  素子接続部導体層
４  陽極実装端子
５  陰極実装端子
６  実装端子用導体層
７  絶縁層
８  ソルダーレジスト層
９  両面銅貼板
１０  銅箔
１１，１２  スルーホール
１３  導電性接着材
１４，１９  素子部
１５  陽極部
１６  陰極部
１７  銅箔片
１８  銀層
２０  陽極導体層
２１  陰極導体層
２２  ビア
２３  外装樹脂
６１  孔部
【図１】
2009164168.tif 000003
【図２】
2009164168.tif 000004
【図３】
2009164168.tif 000005
【図４】
2009164168.tif 000006
【図５】
2009164168.tif 000007
【図６】
2009164168.tif 000008
【図７】
2009164168.tif 000009