(57)【要約】【課題】  高耐圧性に優れた半導体装置を提供する。【解決手段】  Ｐ型の半導体基板１上に形成されたＮ型の第１ドレインドリフト領域４と、第１ドレインドリフト領域４よりも底面の深さ位置が深く、且つ同領域４と連続するように形成された、同領域４より高濃度のＮ型の第２ドレインドリフト領域５と、第２ドレインドリフト領域５に接触して形成された、同領域５より高濃度のＮ型のドレイン領域７と、第１ドレインドリフト領域５と離間して半導体基板１上に形成されたＮ型のソース領域６と、半導体基板１の上層に形成されたゲート絶縁膜２と、ソース領域６のドレイン領域４側の端部上方から、第１ドレインドリフト領域４のソース領域６側の端部上方にかけて、ゲート絶縁膜２の上層に形成されたゲート電極３と、を備える。【選択図】        図１
2009158821.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に形成された前記第１導電型とは異なる第２導電型の第１ドレインドリフト領域と、
前記第１ドレインドリフト領域よりも底面の深さ位置が深く、且つ前記第１ドレインドリフト領域と連続するように形成された、前記第１ドレインドリフト領域より高濃度の前記第２導電型の第２ドレインドリフト領域と、
前記第２ドレインドリフト領域に接触して形成された、前記第２ドレインドリフト領域より高濃度の前記第２導電型のドレイン領域と、
前記第１ドレインドリフト領域と離間して前記半導体基板上に形成された前記第２導電型のソース領域と、
前記半導体基板の上層に形成されたゲート絶縁膜と、
前記ソース領域の前記第１ドレインドリフト領域側の端部上方から、前記第１ドレインドリフト領域の前記ソース領域側の端部上方にかけて、前記ゲート絶縁膜の上層に形成されたゲート電極と、を備えることを特徴とする半導体装置。
【請求項２】
第１導電型の半導体基板上に形成された前記第１導電型とは異なる第２導電型の第１ドレインドリフト領域と、
前記第１ドレインドリフト領域よりも底面の深さ位置が深く、且つ前記第１ドレインドリフト領域と連続するように形成された、前記第１ドレインドリフト領域より高濃度の前記第２導電型の第２ドレインドリフト領域と、
前記第２ドレインドリフト領域に接触して形成された、前記第２ドレインドリフト領域より高濃度の前記第２導電型のドレイン領域と、
前記第１ドレインドリフト領域と離間して前記半導体基板上に形成された前記第２導電型のソースドリフト領域と、
前記ソースドリフト領域と接触して形成された前記ソースドリフト領域より高濃度の前記第２導電型のソース領域と、
前記半導体基板の上層に形成されたゲート絶縁膜と、
前記ソースドリフト領域の前記第１ドレインドリフト領域側の端部上方から、前記第１ドレインドリフト領域の前記ソースドリフト領域側の端部上方にかけて、前記ゲート絶縁膜の上層に形成されたゲート電極と、を備えることを特徴とする半導体装置。
【請求項３】
前記ソース領域が、前記ソースドリフト領域上層に接触して形成された、前記第２導電型にドープされた導電性材料膜であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２ドレインドリフト領域が、前記ゲート電極の直下領域の外側位置に形成されていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記ドレイン領域が、前記第２ドレインドリフト領域内に形成された不純物拡散領域であることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記ドレイン領域が、前記第２ドレインドリフト領域上層に接触して形成された、前記第２導電型にドープされた導電性材料膜であることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項７】
請求項１に記載の半導体装置の製造方法であって、
前記半導体基板の所定領域内に前記第２導電型の不純物イオンを注入して前記第１ドレインドリフト領域を形成する第１工程と、
前記第１工程終了後に、前記半導体基板の所定領域内に前記第１工程よりも高濃度且つ高エネルギで前記第２導電型の不純物イオンを注入して、前記第１ドレインドリフト領域に連続すると共に前記第１ドレインドリフト領域よりも底面の深さ位置が深い前記第２ドレインドリフト領域を形成する第２工程と、
前記第２工程終了後に、前記第２ドレインドリフト領域内の所定領域並びに前記第１ドレインドリフト領域と離間した所定領域に前記第２工程よりも高濃度の前記第２導電型の不純物イオンを注入して、前記ドレイン領域並びに前記ソース領域を形成する第３工程と、
前記第３工程終了後に、前記半導体基板上に前記ゲート絶縁膜を成膜する第４工程と、
前記第４工程終了後に、前記ソース領域の前記ドレイン領域側の端部上方から前記第１ドレインドリフト領域の前記ソース領域側の端部上方にかけて前記ゲート絶縁膜上層に前記ゲート電極を形成する第５工程と、を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項３に記載の半導体装置の製造方法であって、
前記半導体基板の所定領域内に前記第２導電型の不純物イオンを注入して前記第１ドレインドリフト領域並びに前記第１ドレインドリフト領域と離間して第１拡散領域を形成する第１工程と、
前記第１工程終了後に、前記半導体基板上に前記ゲート絶縁膜を成膜する第２工程と、
前記第２工程終了後に、前記第１ドレインドリフト領域の前記第１拡散領域側の端部上方から前記第１拡散領域の前記第１ドレインドリフト領域側の端部上方にかけて前記ゲート絶縁膜上層に前記ゲート電極を形成する第３工程と、
前記第３工程終了後に、前記ゲート電極をマスクとして、前記第１工程よりも高濃度且つ高エネルギで前記第２導電型の不純物イオンを注入して、前記第１ドレインドリフト領域に連続すると共に前記第１ドレインドリフト領域よりも底面の深さ位置が深い前記第２ドレインドリフト領域、並びに、前記第１拡散領域に連続する第２拡散領域を形成する第４工程と、
前記第４工程終了後、全面に第１絶縁膜を成膜した後、前記第２ドレインドリフト領域の一部上面、並びに、前記第１及び第２拡散領域で形成される前記ソースドリフト領域の一部上面、が露出するように開口する第５工程と、
前記第５工程終了後、前記第４工程で注入した不純物イオンより高濃度で前記第２導電型にドープされた導電性材料膜を全面に形成した後、パターニング処理を実行して、前記第２ドレインドリフト領域と接触する前記導電性材料膜によって前記ドレイン領域を、前記ソースドリフト領域と接触する前記導電性材料膜によって前記ソース領域を、夫々形成する第６工程と、を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
高耐圧の半導体装置は、電源用ＩＣや表示装置駆動用ＩＣ等に利用されており、多くの利用用途を有する。かかる状況の中において、より低コストで高耐圧を実現できる半導体装置が求められている。その方法として、従来、高濃度のソース・ドレイン領域に低濃度のドリフト領域を付加し電界を緩和する方法が用いられている（例えば下記特許文献１参照）。
【０００３】
図８は、下記特許文献１に開示された半導体装置の概略断面構造図である。図８に示される半導体装置１００は、Ｐ型の半導体基板１の一主面にゲート絶縁膜２を介して形成されたゲート電極３を備える。そして、ゲート電極３の一方の端部直下を含む前記半導体基板１の主面上には高濃度Ｎ型のソース領域６を備える。
【０００４】
又、ゲート電極３の他方の端部直下を含む前記半導体基板１の主面上には、低濃度Ｎ型の第１ドレインドリフト領域４を備え、更に、ゲート電極３の直下領域の外側位置において、第１ドレインドリフト領域４に接触し、且つ第１ドレインドリフト領域４より高濃度のＮ型で形成された第２ドレインドリフト領域５を備える。そして、この第２ドレインドリフト領域５内における半導体基板１の主面上に、第２ドレインドリフト領域５より高濃度のＮ型で形成されたドレイン領域７を備える。
【０００５】
そして、ゲート電極３の上層を含む全面に第１絶縁膜９が成膜されており、その第１絶縁膜８を貫通してソース領域６及びドレイン領域７と接触するように配線層８が形成されている。
【０００６】
図８に示される半導体装置１００によれば、半導体基板１の主面上に沿った横方向の電界が、濃度の異なる２つのドレインドリフト領域４及び５によって２段階で緩和されるため、ドレインドリフト領域を有しない場合、並びに単独のドレインドリフト領域を有する場合と比較して、より高耐圧な半導体装置を実現することができる。
【０００７】
【特許文献１】特開昭６１−１８０４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に記載の方法の場合、ある程度の高耐圧を実現することができるものの、更に高耐圧な半導体装置の実現が求められていた。
【０００９】
本発明は、従来よりも更に高耐圧性に優れた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するための本発明に係る半導体装置は、第１導電型の半導体基板上に形成された前記第１導電型とは異なる第２導電型の第１ドレインドリフト領域と、前記第１ドレインドリフト領域よりも底面の深さ位置が深く、且つ前記第１ドレインドリフト領域と連続するように形成された、前記第１ドレインドリフト領域より高濃度の前記第２導電型の第２ドレインドリフト領域と、前記第２ドレインドリフト領域に接触して形成された、前記第２ドレインドリフト領域より高濃度の前記第２導電型のドレイン領域と、前記第１ドレインドリフト領域と離間して前記半導体基板上に形成された前記第２導電型のソース領域と、前記半導体基板の上層に形成されたゲート絶縁膜と、前記ソース領域の前記第１ドレインドリフト領域側の端部上方から、前記第１ドレインドリフト領域の前記ソース領域側の端部上方にかけて、前記ゲート絶縁膜の上層に形成されたゲート電極と、を備えることを第１の特徴とする。
【００１１】
又、本発明に係る半導体装置は、第１導電型の半導体基板上に形成された前記第１導電型とは異なる第２導電型の第１ドレインドリフト領域と、前記第１ドレインドリフト領域よりも底面の深さ位置が深く、且つ前記第１ドレインドリフト領域と連続するように形成された、前記第１ドレインドリフト領域より高濃度の前記第２導電型の第２ドレインドリフト領域と、前記第２ドレインドリフト領域に接触して形成された、前記第２ドレインドリフト領域より高濃度の前記第２導電型のドレイン領域と、前記第１ドレインドリフト領域と離間して前記半導体基板上に形成された前記第２導電型のソースドリフト領域と、
前記ソースドリフト領域と接触して形成された前記ソースドリフト領域より高濃度の前記第２導電型のソース領域と、前記半導体基板の上層に形成されたゲート絶縁膜と、前記ソースドリフト領域の前記ドレイン領域側の端部上方から、前記第１ドレインドリフト領域の前記ソースドリフト領域側の端部上方にかけて、前記ゲート絶縁膜の上層に形成されたゲート電極と、を備えることを第２の特徴とする。
【００１２】
本発明に係る半導体装置の上記第１又は第２の特徴構成によれば、半導体基板面と平行な方向に、濃度の異なる第１及び第２ドレインドリフト領域が形成されるため、かかる方向の電界が両ドレインドリフト領域によって２段階に緩和される。そして、高濃度の第２ドレインドリフト領域が第１ドレインドリフト領域よりも深く形成されるため、基板面に垂直な方向の電界を緩和する効果を高めることができる。
【００１３】
即ち、本発明に係る半導体装置によれば、基板面に平行な方向及び垂直な方向の両方向について、電界を緩和する効果を示すことができる。このため、従来構成よりも更に高い耐圧の半導体装置を実現することができる。
【００１４】
又、本発明に係る半導体装置は、上記第２の特徴構成に加えて、前記ソース領域が、前記ソースドリフト領域上層に接触して形成された、前記第２導電型にドープされた導電性材料膜であることを第３の特徴とする。
【００１５】
又、本発明に係る半導体装置は、上記第１〜第３の何れか一の特徴に加えて、前記第２ドレインドリフト領域が、前記ゲート電極の直下領域の外側位置に形成されていることを第４の特徴とする。
【００１６】
本発明に係る半導体装置の上記第４の特徴構成によれば、第１ドレインドリフト領域よりも深く形成される第２ドレインドリフト領域を、ゲート電極直下から離間して形成することで、パンチスルー現象を抑制しながらも耐圧性の高い半導体装置を実現することができる。
【００１７】
又、本発明に係る半導体装置は、上記第１〜第４の何れか一の特徴構成に加えて、前記ドレイン領域が、前記第２ドレインドリフト領域内に形成された不純物拡散領域であることを第５の特徴とする。
【００１８】
又、本発明に係る半導体装置は、上記第１〜第４の何れか一の特徴構成に加えて、前記ドレイン領域が、前記第２ドレインドリフト領域上層に接触して形成された、前記第２導電型にドープされた導電性材料膜であることを第６の特徴とする。
【００１９】
本発明に係る半導体装置の上記第６の特徴構成によれば、ドレイン領域を半導体基板の上層の導電性材料膜で構成することができる。このため、ドレイン領域を形成するための領域を第２ドレインドリフト領域内に確保する必要がない。従って、第２ドレインドリフト領域の面積を小さくすることができるため、高耐圧の半導体装置を小規模の装置サイズで実現することが可能となる。
【００２０】
又、本発明に係る半導体装置の製造方法は、上記第１の特徴構成の半導体装置の製造方法であって、前記半導体基板の所定領域内に前記第２導電型の不純物イオンを注入して前記第１ドレインドリフト領域を形成する第１工程と、前記第１工程終了後に、前記半導体基板の所定領域内に前記第１工程よりも高濃度且つ高エネルギで前記第２導電型の不純物イオンを注入して、前記第１ドレインドリフト領域に連続すると共に前記第１ドレインドリフト領域よりも底面の深さ位置が深い前記第２ドレインドリフト領域を形成する第２工程と、前記第２工程終了後に、前記第２ドレインドリフト領域内の所定領域並びに前記第１ドレインドリフト領域と離間した所定領域に前記第２工程よりも高濃度の前記第２導電型の不純物イオンを注入して、前記ドレイン領域並びに前記ソース領域を形成する第３工程と、前記第３工程終了後に、前記半導体基板上に前記ゲート絶縁膜を成膜する第４工程と、前記第４工程終了後に、前記ソース領域の前記ドレイン側の端部上方から前記第１ドレインドリフト領域の前記ソース領域側の端部上方にかけて前記ゲート絶縁膜上層に前記ゲート電極を形成する第５工程と、を有することを第１の特徴とする。
【００２１】
本発明に係る半導体装置の製造方法の上記第１の特徴によれば、半導体基板の基板面に平行な方向のみならず垂直な方向に対しても高い電界緩和効果を有することで、高い耐圧性に優れた半導体装置を製造することができる。
【００２２】
又、本発明に係る半導体装置の製造方法は、上記第３の特徴構成を有する半導体装置の製造方法であって、前記半導体基板の所定領域内に前記第２導電型の不純物イオンを注入して前記第１ドレインドリフト領域並びに前記第１ドレインドリフト領域と離間して第１拡散領域を形成する第１工程と、前記第１工程終了後に、前記半導体基板上に前記ゲート絶縁膜を成膜する第２工程と、前記第２工程終了後に、前記第１ドレインドリフト領域の前記第１拡散領域側の端部上方から前記第１拡散領域の前記第１ドレインドリフト領域側の端部上方にかけて前記ゲート絶縁膜上層に前記ゲート電極を形成する第３工程と、前記第３工程終了後に、前記ゲート電極をマスクとして、前記第１工程よりも高濃度且つ高エネルギで前記第２導電型の不純物イオンを注入して、前記第１ドレインドリフト領域に連続すると共に前記第１ドレインドリフト領域よりも底面の深さ位置が深い前記第２ドレインドリフト領域、並びに、前記第１拡散領域に連続する第２拡散領域を形成する第４工程と、前記第４工程終了後、全面に第１絶縁膜を成膜した後、前記第２ドレインドリフト領域の一部上面、並びに、前記第１及び第２拡散領域で形成される前記ソースドリフト領域の一部上面、が露出するように開口する第５工程と、前記第５工程終了後、前記第４工程で注入した不純物イオンより高濃度で前記第２導電型にドープされた導電性材料膜を全面に形成した後、パターニング処理を実行して、前記第２ドレインドリフト領域と接触する前記導電性材料膜によって前記ドレイン領域を、前記ソースドリフト領域と接触する前記導電性材料膜によって前記ソース領域を、夫々形成する第６工程と、を有することを第２の特徴とする。
【００２３】
本発明に係る半導体装置の製造方法の上記第２の特徴によれば、半導体基板の基板面に平行な方向のみならず垂直な方向に対しても高い電界緩和効果を有することで、高い耐圧性に優れた半導体装置を製造することができる。特に、本特徴によれば、ドレイン領域を半導体基板上の導電性材料膜で構成することができるため、第２ドレインドリフト領域の領域面積を小さくすることができ、高耐圧の半導体装置を小規模の装置サイズで実現することが可能となる。
【発明の効果】
【００２４】
本発明の構成によれば、簡易な工程によって製造可能であって、高耐圧性に優れた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下において、本発明に係る半導体装置（以下、適宜「本発明装置」と称する）、及びその製造方法（以下、適宜「本発明方法」と称する）の各実施形態について図面を参照して説明する。
【００２６】
［第１実施形態］
本発明装置及び本発明方法の第１実施形態（以下、適宜「本実施形態」と称する）につき、図１〜図４の各図を参照して説明する。
【００２７】
図１は、本発明装置の概略断面構造図である。尚、以下の各断面構造図は、模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。以下の各実施形態においても同様とする。又、図面上において、図８と同一の構成要素については同一の符号を付し、その説明を簡略化する。
【００２８】
図１に示される本発明装置１０は、図８に示される従来の半導体装置１００と同様、Ｐ型半導体基板１、ゲート絶縁膜２、ゲート電極３、第１ドレインドリフト領域４、第２ドレインドリフト領域５、ソース領域６、ドレイン領域７、配線層８、第１絶縁膜９を備える。そして、本発明装置１０は、従来の半導体装置１００と比較して、第１ドレインドリフト領域４の底面よりも深い位置に第２ドレインドリフト領域５の底面が位置するように形成されている点が異なる。
【００２９】
即ち、図１に示されるように、本発明装置１０は、Ｐ型半導体基板１上に、Ｎ型の第１ドレインドリフト領域４と、これに離間して形成されたＮ型高濃度のソース領域６を有し、第１ドレインドリフト領域４よりも高濃度Ｎ型の第２ドレインドリフト領域５が、ゲート電極３の外側において第１ドレインドリフト領域４と連続するように形成されている。そして、前記の通り、この第２ドレインドリフト領域５の底面の深さ位置が、第１ドレインドリフト領域４の底面よりも深くなるように形成されている。言い換えれば、第１ドレインドリフト領域４の形成深さｄ１よりも、第２ドレインドリフト領域５の形成深さｄ２の方が大きい値を示すように形成されている。そして、従来の半導体装置１００と同様、この第２ドレインドリフト領域５内に、当該ドレインドリフト領域５よりも高濃度Ｎ型のドレイン領域７が形成されている。
【００３０】
このように構成されることで、図８に示される従来の半導体装置１００と同様、半導体基板１の基板面と平行な方向に、濃度の異なる２つのドレインドリフト領域が形成されるため、かかる方向の電界が両ドレインドリフト領域４及び５によって２段階に緩和される効果を有する。
【００３１】
更に、従来の半導体装置１００と異なり、第２ドレインドリフト領域５が第１ドレインドリフト領域４よりも深く形成されるため、従来の半導体装置１００と比べて基板面に垂直な方向の電界を緩和する効果を高めることができる。
【００３２】
一般に、ドリフト領域の深さを深くすると、ゲート電極から離れた深さ位置にもドリフト領域が形成されるため、かかる場所において空乏層が広がることでパンチスルーが起こりやすくなるという問題がある。
【００３３】
しかし、本発明装置１０のように、ゲート電極３の直下に位置する第１ドレインドリフト領域４については従来と同様に浅く形成し、ゲート電極３の直下領域よりも外側に形成される第２ドレインドリフト領域５のみを深く形成することで、前記のパンチスルーを抑制しながらも、基板面に垂直な方向の電界緩和効果を高めることが可能となる。特に、第１ドレインドリフト領域４よりも高濃度の第２ドレインドリフト領域５を深く形成することで、基板面に垂直な方向の電界緩和効果を更に高めることができる。
【００３４】
以下、本実施形態に係る本発明装置１０を製造する際の製造工程につき説明する。図２は、本発明方法を用いて本発明装置１０を製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図２（ａ）〜（ｅ）に分けて図示している。又、図３は、本実施形態に係る本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃１〜＃７は図３に示されるフローチャートの各ステップを表すものとする。
【００３５】
まず、図２（ａ）に示すように、Ｐ型半導体基板１上の所定領域にレジスト２１を形成した状態でＮ型不純物イオンを注入して第１ドレインドリフト領域４を形成する（ステップ＃１）。このとき、ステップ＃１に係るイオン注入条件としては、例えばリンイオンを注入エネルギ４０〜１００ｋｅＶ程度、ドーズ量３×１０１２〜７×１０１２／ｃｍ２程度で注入する。これにより、基板面から深さｄ１にかけて第１ドレインドリフト領域４が形成される。
【００３６】
次に、図２（ｂ）に示すように、レジスト２１を除去した後、少なくとも第１ドレインドリフト領域４の一部をマスクするようにレジスト２２を形成した状態で、Ｎ型不純物イオンを注入して第２ドレインドリフト領域５を形成する（ステップ＃２）。このとき、第１ドレインドリフト領域４の一部領域についてはマスクせず露出させておき、当該領域内にもステップ＃２に係る不純物イオンが注入されるようにしておく。
【００３７】
ステップ＃２に係るイオン注入条件としては、例えばリンイオンを、注入エネルギ８０〜２００ｋｅＶ程度、ドーズ量７×１０１２〜２×１０１３／ｃｍ２程度で注入する。ステップ＃２では、ステップ＃１よりも高エネルギ、高ドーズ量の条件下でイオン注入を行う。これにより、基板面から、第１ドレインドリフト領域４の形成深さｄ１よりも深いｄ２にかけて、第１ドレインドリフト領域４よりも高濃度Ｎ型の第２ドレインドリフト領域５が形成される。そして、この第２ドレインドリフト領域５は、第１ドレインドリフト領域４の一部と接触するように形成される。
【００３８】
次に、図２（ｃ）に示すように、レジスト２２を除去した後、第２ドレインドリフト領域５内の一部、及び第１ドレインドリフト領域４と離間した所定の領域を露出させたパターンのレジスト２３を形成した状態でＮ型不純物イオンを注入して、ドレイン領域７及びソース領域６を形成する（ステップ＃３）。
【００３９】
ステップ＃３に係るイオン注入条件としては、例えば砒素イオンを、注入エネルギ２０〜５０ｋｅＶ程度、ドーズ量２×１０１５〜５×１０１５／ｃｍ２程度で注入する。ステップ＃３では、ステップ＃２よりも更に高ドーズ量の条件下でイオン注入を行う。これにより、第２ドレインドリフト領域５内に高濃度Ｎ型のドレイン領域７が形成される。又、第１ドレインドリフト領域４と離間した位置に高濃度Ｎ型のソース領域６が形成される。
【００４０】
次に、図２（ｄ）に示すように、レジスト２３を除去した後、基板１の上面にゲート絶縁膜２を形成し、その上層にゲート電極３を形成する（ステップ＃４）。具体的には、ゲート絶縁膜２を成膜後、例えばポリシリコン膜で構成される導電性材料膜を全面に成膜した後、前記導電性材料膜を、ソース領域６のドレイン領域７側の端部上方から第１ドレインドリフト領域４のソース領域６側の端部上方にかけて残存するようにパターニングして、ゲート電極３を形成する。
【００４１】
次に、ゲート電極３の上層を含む半導体基板１の上面に第１絶縁膜９を成膜した後（ステップ＃５）、ソース領域６及びドレイン領域７の一部上面が露出するように開口する（ステップ＃６）。そして、第１絶縁膜９の上層に例えばＡｌ等の導電性材料膜を成膜した後、パターニングして、図２（ｅ）に示すように、ソース領域６及びドレイン領域７に接続する配線層８を形成する（ステップ＃７）。
【００４２】
このような上記ステップ＃１〜＃７を経ることで、半導体基板１の基板面に平行な方向のみならず垂直な方向に対しても高い電界緩和効果を有する半導体装置を実現することができる。具体的には、基板面に平行な方向に関しては、第１ドレインドリフト領域４と第２ドレインドリフト領域５の２段階で電界緩和を実現することができ、一方、基板面に垂直な方向に関しては、第２ドレインドリフト領域５の深さｄ２の領域内で電界の緩和が可能となる。この結果、従来よりも更に高耐圧の半導体装置を実現することができる。又、本発明装置の構成により、チャネル内の電界集中が緩和できるため、従来よりもゲート長の短い半導体装置を製造することが可能となる。
【００４３】
尚、上述の本実施形態では、ドリフト領域をドレイン領域７側にのみ形成し、ソース領域６側には形成しないものとしたが、ステップ＃１及び＃２において、ソース領域６側にも不純物イオン注入を行う構成とすることで、ソースドリフト領域１１を形成するものとしても良い（図４参照）。この場合は、ソースドリフト領域１１のドレイン領域７側の端部上方から第１ドレインドリフト領域４のソース領域６側の端部上方にかけてゲート電極３を形成する。図４のような構成としても、図１と同様、耐圧を高める効果を有することができる。又、ソース領域６側にもドリフト領域１１を有することで、ゲート電極３直下のソース領域６側における電界集中についても緩和する効果を有することができる。
【００４４】
［第２実施形態］
本発明装置及び本発明方法の第１実施形態（以下、適宜「本実施形態」と称する）につき、図５〜図７の各図を参照して説明する。
【００４５】
図５は、本発明装置の概略断面構造図である。尚、第１実施形態と同一の構成要素については同一の符号を付してその説明を省略する。
【００４６】
図５に示される本発明装置１０ａは、Ｐ型の半導体基板１上に、Ｎ型の第１ドレインドリフト領域４及び第２ドレインドリフト領域５を備える。そして、第２ドレインドリフト領域５に接触するように高濃度Ｎ型にドープされた導電性材料膜で構成されたドレイン領域７を備える。尚、第１実施形態と同様、第２ドレインドリフト領域５は、第１ドレインドリフト領域４よりも高濃度で、且つ深さ方向に深く形成されている。
【００４７】
又、第１ドレインドリフト領域４から離間して、Ｎ型のソースドリフト領域１１が形成されており、このソースドリフト領域１１に接触するように、高濃度Ｎ型にドープされた導電性材料膜で構成されたソース領域６を備える。
【００４８】
そして、半導体基板１上にはゲート絶縁膜２が形成され、更にその上層には、ソースドリフト領域１１のドレイン領域７側の端部上方から、第１ドレインドリフト領域４のソースドリフト領域１１の端部上方にかけて、ゲート電極３が形成されている。
【００４９】
尚、ゲート電極３形成外のゲート絶縁膜２上層には、第１絶縁膜９が形成されている。そして、導電性材料膜が、第２ドレインドリフト領域５の一部上方、並びにソースドリフト領域１１の一部上方に係る第１絶縁膜９を貫通するように形成されることで、第２ドレインドリフト領域５と接続されたドレイン領域７、並びにソースドリフト領域１１と接続されたソース領域６が形成されている。
【００５０】
かかる構成の場合、第１実施形態と同様、半導体基板１の基板面と平行な方向に、濃度の異なる２つのドレインドリフト領域が形成されるため、かかる方向の電界が両ドレインドリフト領域４及び５によって２段階に緩和される効果を有する。そして、ゲート電極３の直下に位置する第１ドレインドリフト領域４については従来と同様に浅く形成し、ゲート電極３の直下領域よりも外側に形成される第２ドレインドリフト領域５のみを深く形成することで、パンチスルーを抑制しながらも、基板面に垂直な方向の電界緩和効果を高めることが可能となる。特に、第１ドレインドリフト領域４よりも高濃度の第２ドレインドリフト領域５を深く形成することで、基板面に垂直な方向の電界緩和効果を更に高めることができる。
【００５１】
又、図５の構成の場合、ドレイン領域７を、半導体基板１の上層に成膜された導電性材料膜によって実現することができる。即ち、第２ドレインドリフト領域５内にドレイン領域７が形成される第１実施形態と比較して、第２ドレインドリフト領域５の領域面積を小さくすることができるため、高耐圧の半導体装置を小規模の装置サイズで実現することが可能となる。
【００５２】
以下、本実施形態に係る本発明装置１０ａを製造する際の製造工程につき説明する。図６は、本発明方法を用いて本発明装置１０ａを製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図６（ａ）〜（ｇ）に分けて図示している。又、図７は、本実施形態に係る本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃１１〜＃２２は図７に示されるフローチャートの各ステップを表すものとする。
【００５３】
まず、図６（ａ）に示すように、Ｐ型半導体基板１上の所定領域にレジスト３１を形成した状態でＮ型不純物イオンを注入して第１ドレインドリフト領域４及び第１拡散領域１１ａを形成する（ステップ＃１１）。このとき、ステップ＃１１に係るイオン注入条件としては、例えばリンイオンを注入エネルギ４０〜１００ｋｅＶ程度、ドーズ量３×１０１２〜７×１０１２／ｃｍ２程度で注入する。これにより、基板面から深さｄ１にかけて第１ドレインドリフト領域４が形成される。
【００５４】
又、ステップ＃１１では、第１ドレインドリフト領域４と離間して、半導体基板１上に第１拡散領域１１ａを併せて形成する。即ち、半導体基板１上において離間した複数の領域が露出するようにパターニングされたレジスト３１を形成した状態で、ステップ＃１１に係るイオン注入を行うことで、第１ドレインドリフト領域４と第１拡散領域１１ａを形成する。
【００５５】
次に、図６（ｂ）に示すように、半導体基板１表面を熱酸化させて、ゲート絶縁膜２を２０〜６０ｎｍ程度の膜厚で成膜する（ステップ＃１２）。
【００５６】
次に、図６（ｃ）に示すように、ゲート絶縁膜２の上層にゲート電極３を形成する（ステップ＃１３）。具体的には、例えばポリシリコン膜で構成される導電性材料膜を全面に成膜した後、前記導電性材料膜を、第１ドレインドリフト領域４の第１拡散領域１１ａ側の端部上方から第１拡散領域１１ａの第１ドレインドリフト領域４側の端部上方にかけて残存するようにパターニングして、ゲート電極３を形成する
【００５７】
次に、図６（ｄ）に示すように、ゲート電極３をマスクとしてＮ型不純物イオンを注入して、第２ドレインドリフト領域５及び第２拡散領域１１ｂを形成する（ステップ＃１４）。
【００５８】
ステップ＃１４に係るイオン注入条件としては、例えばリンイオンを注入エネルギ８０〜２００ｋｅＶ程度、ドーズ量７×１０１２〜２×１０１３／ｃｍ２程度で注入する。ステップ＃１４では、ステップ＃１１よりも高エネルギ、高ドーズ量の条件下で、且つ、ゲート電極３を突き抜けるのに必要なエネルギよりは低いエネルギでイオン注入を行う。これにより、基板面から、第１ドレインドリフト領域４の形成深さｄ１よりも深いｄ２にかけて、第１ドレインドリフト領域４よりも高濃度Ｎ型の第２ドレインドリフト領域５が形成される。そして、この第２ドレインドリフト領域５は、第１ドレインドリフト領域４の一部と接触するように形成される。又、第１ドレインドリフト領域４と離間した領域において、第１拡散領域１１ａの一部と接触して第２拡散領域１１ｂが形成される。第１拡散領域１１ａ及び第２拡散領域１１ｂによって図５におけるソースドリフト領域１１が形成される。
【００５９】
次に、図６（ｅ）に示すように、ゲート電極３の上層を含む半導体基板１の上面に第１絶縁膜９を成膜した後（ステップ＃１５）、ソースドリフト領域１１及び第２ドレインドリフト領域５の一部上面が露出するように開口する（ステップ＃１６）。
【００６０】
次に、全面にポリシリコン等の導電性材料膜を成膜する（ステップ＃１７）。これにより、導電性材料膜が第２ドレインドリフト領域５及びソースドリフト領域１１に接触するように形成される。その後、図６（ｆ）に示すように、この導電性材料膜と第１絶縁膜９とをパターニングした後（ステップ＃１８）、導電性材料膜に高濃度Ｎ型の不純物を注入する（ステップ＃１９）。ステップ＃１９では、パターニング時に利用するレジストをマスクとして不純物イオン注入を行うことができる。
【００６１】
尚、ステップ＃１８に係るイオン注入条件としては、例えば砒素イオンを注入エネルギ２０〜５０ｋｅＶ程度、ドーズ量２×１０１５〜５×１０１５／ｃｍ２程度で注入する。ステップ＃１９では、ステップ＃１４よりも高ドーズ量の条件下でイオン注入を行う。これにより、第２ドレインドリフト領域５と接触する同領域５よりも高濃度にドープされた導電性材料膜によってドレイン領域７が構成され、ソースドリフト領域１１と接触する同領域１１よりも高濃度にドープされた導電性材料膜によってソース領域６が構成される。
【００６２】
その後、図６（ｇ）に示すように、ゲート電極３の上層を含む半導体基板１の上面に第２絶縁膜１３を成膜した後（ステップ＃２０）、ソースドリフト領域１１及び第２ドレインドリフト領域５の一部上面が露出するように開口する（ステップ＃２１）。そして、上面に第２絶縁膜１３の上層に例えばＡｌ等の導電性材料膜を成膜してパターニングすることで、ソース領域６及びドレイン領域７に接続する配線層８を形成する（ステップ＃２２）。
【００６３】
このような上記ステップ＃１１〜＃２２を経ることで、第１実施形態と同様、半導体基板１の基板面に平行な方向のみならず垂直な方向に対しても高い電界緩和効果を有する半導体装置を実現することができる。具体的には、基板面に平行な方向に関しては、第１ドレインドリフト領域４と第２ドレインドリフト領域５の２段階で電界緩和を実現することができ、一方、基板面に垂直な方向に関しては、第２ドレインドリフト領域５の深さｄ２の領域内で電界の緩和が可能となる。この結果、従来よりも更に高耐圧の半導体装置を実現することができる。又、本発明装置の構成により、チャネル内の電界集中が緩和できるため、従来よりもゲート長の短い半導体装置を製造することが可能となる。
【００６４】
そして、本実施形態の場合、第１実施形態と異なり、高濃度のドレイン領域７及びソース領域６を半導体基板１の上層の導電性材料膜によって構成することができるため、第２ドレインドリフト領域５の領域面積を小さくすることができ、高耐圧の半導体装置を小規模の装置サイズで実現することが可能となる。
【００６５】
更に、ステップ＃１４に係るイオン注入工程においては、既に形成されているゲート電極３をマスクとしてイオン注入することができる。即ち、第２ドレインドリフト領域５の形成幅が自己整合的に決定される。これにより、レジストアライメント精度を考慮することなく所定の位置に第２ドレインドリフト領域５を形成することが可能となる。
【００６６】
尚、上述した本実施形態では、ステップ＃１７及び＃１８において導電性材料膜を成膜並びにパターニング処理を実行後、ステップ＃１９において当該導電性材料膜に不純物イオン注入を行うものとしたが、ステップ＃１７において予めＮ型高濃度イオンがドープされた導電性材料膜を成膜するものとしても良い。かかる場合、ステップ＃１９におけるイオン注入工程は不要となる。
【００６７】
［別実施形態］
以下に別実施形態につき説明する。
【００６８】
〈１〉  上述の各実施形態では、ドレインドリフト領域として濃度及び深さの異なる２つの領域４及び５を有するものとしたが、このドレインドリフト領域の数は２に限られるものではなく、濃度及び深さの異なる３以上のドレインドリフト領域を有するものとしても構わない。
【００６９】
〈２〉  上述の各実施形態では、Ｐ型半導体基板１上に、ドレイン領域或いはドレインドリフト領域を形成するものとしたが、半導体基板上にＰ型不純物イオンが注入されて形成されたＰ型ウェル領域内に前記ドレイン領域或いはドレインドリフト領域が形成されるものとしても構わない。即ち、本明細書内における「Ｐ型半導体基板１」とは、半導体基板上においてＰ型にドープされたウェル領域を当然に含む記載である。
【００７０】
〈３〉  上述の各実施形態では、Ｐ型半導体基板１上に、Ｎチャネル型のＭＯＳトランジスタを構成する場合について説明を行ったが、各極性を反転させることで、Ｐチャネル型のＭＯＳトランジスタを構成する場合についても同様に実現することが可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明に係る半導体装置の第１実施形態の概略断面構造図
【図２】第１実施形態の本発明に係る半導体装置を製造する際の各工程における概略断面図
【図３】第１実施形態の本発明に係る半導体装置を製造する際の製造工程を工程順に示すフローチャート
【図４】本発明に係る半導体装置の第１実施形態の別の概略断面構造図
【図５】本発明に係る半導体装置の第２実施形態の概略断面構造図
【図６】第２実施形態の本発明に係る半導体装置を製造する際の各工程における概略断面図
【図７】第２実施形態の本発明に係る半導体装置を製造する際の製造工程を工程順に示すフローチャート
【図８】従来の半導体装置の概略断面構造図
【符号の説明】
【００７２】
１：    半導体基板
２：    ゲート絶縁膜
３：    ゲート電極
４：    第１ドレインドリフト領域
５：    第２ドレインドリフト領域
６：    ソース領域
７：    ドレイン領域
８：    配線層
９：    第１絶縁膜
１０、１０ａ：    本発明に係る半導体装置
１１：    ソースドリフト領域
１１ａ：    第１拡散領域
１１ｂ：    第２拡散領域
１３：    第２絶縁膜
２１、２２、２３、３１：    レジスト
１００：    従来構成の半導体装置
【図１】
2009158821.tif 000003
【図２】
2009158821.tif 000004
【図３】
2009158821.tif 000005
【図４】
2009158821.tif 000006
【図５】
2009158821.tif 000007
【図６】
2009158821.tif 000008
【図７】
2009158821.tif 000009
【図８】
2009158821.tif 000010