(57)【要約】【課題】  ハイサイドスイッチにショート故障が生じたとき、負荷への給電を継続させると共に故障の影響を最小限にとどめる。【解決手段】ＭＯＳトランジスタＭ１を用いたハイサイドスイッチと、ハイサイドスイッチとしてのＭＯＳトランジスタＭ１をスイッチングする駆動用トランジスタＭ２と、を有する電源スイッチ回路であって、ＭＯＳトランジスタのソースとゲート間に接続される第１の抵抗ＲＵおよび第２の抵抗ＲＧと、前記第１および第２の抵抗（ＲＵ，ＲＧ）の共通接続端に一端が接続され、他端が前記駆動用トランジスタＭ２の一端に接続される第１の抵抗ＲＬと、を有する。【選択図】  図１
2009055549.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタを用いたハイサイドスイッチと、前記ハイサイドスイッチとしての前記ＭＯＳトランジスタをスイッチングする駆動用トランジスタと、を有する電源スイッチ回路であって、
前記ＭＯＳトランジスタのソースとゲート間に接続される第１の抵抗および第２の抵抗と、
前記第１および第２の抵抗の共通接続端に一端が接続され、他端が前記駆動用トランジスタの一端に接続される第３の抵抗と、
を有することを特徴とする電源スイッチ回路。
【請求項２】
請求項１記載の電源スイッチ回路であって、
前記ハイサイドスイッチとしての前記ＭＯＳトランジスタにショート故障が生じた場合、前記第２の抵抗および前記第３の抵抗によって、前記駆動用トランジスタに流れる電流の電流量が前記駆動用トランジスタが連続して流すことが可能な最大電流値を超えないように電流制限がなされることを特徴とする電源スイッチ回路。
【請求項３】
請求項１または請求項２記載の電源スイッチ回路であって、
前記ハイサイドスイッチとしての前記ＭＯＳトランジスタは、ＰＭＯＳトランジスタであることを特徴とする電源スイッチ回路。
【請求項４】
請求項１〜請求項３のいずれかに記載の電源スイッチ回路であって、
前記駆動用トランジスタは、ＮＭＯＳトランジスタであることを特徴とする電源スイッチ回路。
【請求項５】
請求項１〜請求項３のいずれかに記載の電源スイッチ回路であって、
前記駆動用トランジスタは、ＮＰＮバイポーラトランジスタであることを特徴とする電源スイッチ回路。
【請求項６】
請求項１〜請求項５のいずれかに記載の電源スイッチ回路は、モノリシックＩＣ化されていることを特徴とする電源スイッチ回路。
【請求項７】
請求項１〜請求項５のいずれかに記載の電源スイッチ回路は、前記電源スイッチ回路に電源電圧を供給する電源回路と共にモノリシックＩＣ化されていることを特徴とする電源スイッチ回路。
【請求項８】
請求項１〜請求項７のいずれかに記載の電源スイッチ回路を含むことを特徴とする電気光学装置。
【請求項９】
請求項１〜請求項７のいずれかに記載の電源スイッチ回路を含むことを特徴とする計器表示器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源スイッチ回路、電源スイッチを含む電気光学装置および計器表示器に関する。
【背景技術】
【０００２】
車載用の計器用表示ディスプレイなどに用いられる電源スイッチ回路は、ハイサイドスイッチを備えている。ハイサイドスイッチは、高レベル電源電圧を負荷に供給するためのスイッチであり、一般にパワートランジスタにより構成される。
【０００３】
従来のハイサイドスイッチを有する電源スイッチ回路においては、突入電流などにより、ショート故障等が発生した場合、診断出力を外部に取り出して、電源をオフして動作停止するのが一般的な対策である。すなわち、従来は、何らかの原因によりハイサイドスイッチであるトランジスタが故障した場合には、例えば、電源をオフして電源スイッチ回路の動作を停止させることによって、周辺回路への悪影響を及ぼさないようにしている。
【０００４】
このような電源スイッチ回路は、例えば、特許文献１または特許文献２に記載されている。
【特許文献１】特開２００１−２７４６６２号公報
【特許文献２】特開２０００−２３６６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えば、ハイサイドスイッチを用いた電源スイッチ回路が、航空機や自動車等の計器表示器に電源電圧を供給している場合、計器表示は飛行機や自動車の安全運航、安全運転に必須であるため、電源スイッチ回路が故障したからといって、直ちに電源供給を止めるわけにはいかない。
【０００６】
このような場合には、電源スイッチ回路が故障した後も、少なくとも修理可能な状況になるまで、電源供給（すなわち電流供給）が継続される必要がある。したがって、従来の電源スイッチ回路のように、故障を検出して直ちに給電をオフするという対策は採用できない。
【０００７】
一方、電源スイッチ回路に故障が生じているにもかかわらず給電を継続することが、周囲に深刻な影響を与えてはならない。例えば、過剰電流が流れて、電流制限手段（例えば、電源スイッチを駆動するためのスイッチングトランジスタ）が破壊され、これによって、システム（ＣＰＵ等を含む制御中枢）が深刻なダメージを受けたのでは、システムの安全を確保できないことになる。
【０００８】
また、システムがシャットダウンされれば、結果的に、電源スイッチも経由した給電も強制的にオフされることになり、結局、給電の継続ができなくなる。
【０００９】
このように、計器表示等の重要な表示を行う機器に対しては、電源スイッチにショート故障等が発生したとしても、その状態で給電を継続させ、かつ、システム全体への影響を最小限にとどめることが重要となる。
【００１０】
また、電源スイッチの信頼性を向上させる観点からは、故障自体が生じる危険性を減じる（故障率を低減させる）ことが求められる。
【００１１】
本発明は、このような考察に基づいてなされたものである。本発明の少なくとも一つの実施態様によれば、ハイサイドスイッチが故障しても電源スイッチ回路に電流を継続的に流し、一方で周辺回路に及ぼす影響を最小限化することができる。
【００１２】
また、本発明の少なくとも一つの他の態様では、ハイサイドスイッチを構成するＭＯＳトランジスタのゲート酸化膜の破壊の危険性を低減して故障率を低減することができる。
【課題を解決するための手段】
【００１３】
（１）本発明の電源スイッチ回路の一態様では、ＭＯＳトランジスタを用いたハイサイドスイッチと、前記ハイサイドスイッチとしての前記ＭＯＳトランジスタをスイッチングする駆動用トランジスタと、を有する電源スイッチ回路であって、前記ＭＯＳトランジスタのソースとゲート間に接続される第１の抵抗および第２の抵抗と、前記第１および第２の抵抗の共通接続端に一端が接続され、他端が前記駆動用トランジスタの一端に接続される第３の抵抗と、を有する。
【００１４】
ハイサイドスイッチとしてのＭＯＳトランジスタのソース・ゲート間には、第１の抵抗および第２の抵抗が直列に接続される。第１の抵抗は、一つの抵抗で形成されてもよく、複数の抵抗で形成されてもよい。同様に、第２の抵抗も、一つの抵抗であってもよく、複数の抵抗で形成されてもよい。そして第１の抵抗と第２の抵抗の共通接続点と駆動用トランジスタの一端との間に、第３の抵抗が接続される。第３の抵抗も同様に、一つの抵抗で形成されてもよく、複数の抵抗で形成されてもよい。第１の抵抗および第３の抵抗は、通常動作時にハイサイドスイッチ駆動用の電流パスを構成する。通常動作時においては、第１の抵抗および第２の抵抗によって、ハイサイドスイッチとしてのＭＯＳトランジスタのゲート・ソース間電圧が緩和されるため、ゲート絶縁膜の劣化が生じにくくなり、故障自体が生じにくくなる。ハイサイドスイッチにショート故障が生じたときは、第２の抵抗によって、駆動用トランジスタに流れ込む電流の電流量が制限され、さらに、第３の抵抗によって、電流はさらに減少する。よって、ハイサイドスイッチにショート故障が生じた場合でも、駆動用トランジスタの破壊が生じない。ショート時においても、ハイサイドスイッチのゲート・ソース間はバイアスされるため、負荷への給電を継続することができる。
【００１５】
（２）本発明の電源スイッチ回路の他の態様では、前記ハイサイドスイッチとしての前記ＭＯＳトランジスタにショート故障が生じた場合、前記第２の抵抗および前記第３の抵抗によって、前記駆動用トランジスタに流れる電流の電流量が前記駆動用トランジスタが連続して流すことが可能な最大電流値を超えないように電流制限がなされる。
【００１６】
ハイサイドスイッチにショート故障が生じた場合でも、第２および第３の抵抗の電流制限機能によって、駆動用トランジスタに流れ込む電流の電流量は、駆動用トランジスタの最大電流値を超えることがなく、駆動用トランジスタは破壊から保護され、影響は最小限にとどめることができる。
【００１７】
（３）本発明の電源スイッチ回路の他の態様では、前記ハイサイドスイッチとしての前記ＭＯＳトランジスタは、ＰＭＯＳトランジスタである。
【００１８】
ハイサイドスイッチとして、ＰＭＯＳトランジスタ（例えば、高耐圧のパワートランジスタ）を用いることができる点を明確化したものである。
【００１９】
（４）本発明の電源スイッチ回路の他の態様では、前記駆動用トランジスタは、ＮＭＯＳトランジスタである。
【００２０】
駆動用トランジスタとして、ＮＭＯＳトランジスタ（例えば、低耐圧トランジスタ）を用いることができる点を明確化したものである。
【００２１】
（５）本発明の電源スイッチ回路の他の態様では、前記駆動用トランジスタは、ＮＰＮバイポーラトランジスタである。
【００２２】
駆動用トランジスタとして、ＮＰＮバイポーラトランジスタ（例えば、低耐圧トランジスタ）を用いることができる点を明確化したものである。
【００２３】
（６）本発明の電源スイッチ回路の他の態様では、前記電源スイッチ回路は、モノリシックＩＣ化されている。
【００２４】
電源スイッチ回路は、ディスクリートの回路でも構成できるが、ＩＣ化することによって、高集積度による回路の小型化を図ることができる。
【００２５】
（７）本発明の電源スイッチ回路の他の態様では、前記電源スイッチ回路に電源電圧を供給する電源回路と共にモノリシックＩＣ化されている。
【００２６】
電源回路と、電源スイッチ回路とをＩＣ化するものである。異なる回路をワンチップ化することによって実装部品点数が減少し、組み立てが容易となる。
【００２７】
（８）本発明の電気光学装置の一態様は、本発明の電源スイッチ回路含む。
【００２８】
本発明の電源スイッチ回路は、例えば、有機ＥＬ素子を用いたディスプレイや光変調器等に使用することができる。
【００２９】
（９）本発明の計器表示器の一態様は、本発明の電源スイッチ回路を含む。
ハイサイドスイッチにショート故障が生じた場合でも、その影響を最小限化しつつ給電を継続することができるため、計器表示（航空機等の運航に必要な情報の表示等）を維持できる。よって、計器表示器の信頼性が向上する。
【発明を実施するための最良の形態】
【００３０】
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。
【００３１】
本発明の具体例について説明する前に、本発明前に、本願発明の発明者によって検討された事項を説明する。
【００３２】
（本発明前に本願発明者によって検討された事項）
図６（Ａ）〜図６（Ｃ）は、本発明前に検討された電源スイッチ回路の要部の回路図である。図６（Ａ）〜図６（Ｃ）のいずれの例も、電源電圧側のハイサイドスイッチと、接地側電源スイッチとが設けられている。
【００３３】
図６（Ａ）は、ハイサイドスイッチをＰＮＰバイポーラトランジスタで構成するとともに、接地側電源スイッチもＰＮＰバイポーラトランジスタで構成した例を示している。
【００３４】
図６（Ａ）においては、ハイサイドスイッチであるＰＮＰバイポーラトランジスタＱ２００のエミッタには入力電圧Ｖｉｎが供給されているとともに、コレクタが、一端が接地された負荷４１０の他端と接続され、ハイサイドスイッチであるＰＮＰバイポーラトランジスタＱ２００のベースは抵抗ＲＢＰの一端と接続され、抵抗ＲＢＰの他端は接地側電源スイッチであるＰＮＰバイポーラトランジスタＱ４００のエミッタと接続されている。接地側電源スイッチであるＰＮＰバイポーラトランジスタＱ４００のコレクタは接地されているとともに、その一端が外部のコントローラからの電源コントロール信号を受ける抵抗ＲＤの他端と接続されているとともに、接地側電源スイッチであるＰＮＰバイポーラトランジスタＱ４００のベースは、一端に電源コントロール信号が供給される抵抗ＲＢＮの他端と接続されている。
【００３５】
図６（Ａ）においては、電源スイッチ回路において、ハイサイドスイッチＱ２００が故障してショートした場合に流れる電流経路ＩＲが図示されている。すなわち、電源から供給された入力電圧ＶｉｎによりハイサイドスイッチであるＰＮＰバイポーラトランジスタＱ２００のエミッタ・ベース間に電流が流れるとともに、負荷電流Ｉｌｏａｄが負荷４１０へ流れる。そして、ハイサイドのＰＮＰバイポーラトランジスタＱ２００には入力電圧Ｖｉｎと略同等の電圧が印加される。
【００３６】
そして、抵抗ＲＢＰには許容電流値以上の電流が流れ、接地側電源スイッチであるＰＮＰバイポーラトランジスタＱ４００のエミッタ・ベース間に電流が流れることで、ＰＮＰバイポーラトランジスタＱ２００が破壊してしまう。そして、最悪の場合には、コントローラ側にこの過電流が流れることにより電源スイッチ回路外のコントローラを破壊してしまう場合がある。
【００３７】
図６（Ｂ）においては、ハイサイドスイッチであるＰＮＰバイポーラトランジスタＱ２００のエミッタには入力電圧Ｖｉｎが供給されているとともに、コレクタが、一端が接地された負荷４１０の他端と接続され、ハイサイドスイッチであるＰＮＰバイポーラトランジスタＱ２００のベースは抵抗ＲＢＰの一端と接続され、抵抗ＲＢＰの他端は接地側電源スイッチであるＮＭＯＳトランジスタＭ１００のソースと接続されている。そして、接地側電源スイッチであるＮＭＯＳトランジスタＭ１００のドレインは接地されているとともに、そのゲートには電源コントロール信号が供給されている。
【００３８】
図６（Ｂ）においては、電源スイッチ回路において、ハイサイドスイッチＱ２００が故障してショートした場合に流れる電流経路ＩＲが図示されている。すなわち、図６（Ａ）と同様に、電源から供給された入力電圧ＶｉｎによりハイサイドスイッチであるＰＮＰバイポーラトランジスタＱ２００のエミッタ・ベース間に電流が流れるとともに、負荷電流Ｉｌｏａｄが負荷４１０へ流れる。そして、ハイサイドスイッチであるのＰＮＰバイポーラトランジスタＱ２００には入力電圧Ｖｉｎと略同等の電圧が印加される。そして、抵抗ＲＢＰには許容電流値以上の電流が流れ、接地側電源スイッチであるＮＭＯＳトランジスタＭ１００のドレイン・ゲート間に電流が流れることで、ＮＭＯＳトランジスタＭ１００が破壊してしまう。そして、最悪の場合には、コントローラ側にこの過電流が流れることによって、コントローラが破壊される場合もあり得る。
【００３９】
ここで、図６（Ａ），（Ｂ）には、ハイサイドスイッチとして使用するトランジスタがＰＮＰバイポーラトランジスタである場合について説明したが、この場合、ＰＮＰバイポーラトランジスタＱ２００のベース電流を制御するのに一般に用いられる抵抗ＲＢＰが接続されているが、抵抗値は一般的に１００Ω程度であるため、抵抗が接続されていてもＰＮＰバイポーラトランジスタＱ２００は破壊されやすくなってしまう。
【００４０】
図６（Ｃ）においては、ハイサイドスイッチであるＰＭＯＳトランジスタＭ２００のソースには入力電源Ｖｉｎが供給されているとともに、ドレインが、一端が接地された負荷４１０の他端と接続され、ハイサイドスイッチであるＰＭＯＳトランジスタＭ２００のソースには入力電圧Ｖｉｎが供給されているとともに、そのゲートとソースとの間に抵抗ＲＵが設けられ、抵抗ＲＵの一端およびハイサイドスイッチであるＰＭＯＳトランジスタＭ２００のゲートと、そのソースが接続された接地側電源スイッチであるＮＭＯＳトランジスタＭ１００が接続され、制御用電源スイッチであるＮＭＯＳトランジスタＭ１００のドレインは接地されているとともに、ゲートには電源コントロール信号が供給されている。
【００４１】
図６（Ｃ）においては、電源スイッチ回路において、ハイサイドスイッチＭ２００が故障してショートした場合に流れる電流経路ＩＲが図示されている。すなわち、電源から供給された入力電圧ＶｉｎによりハイサイドスイッチであるＰＭＯＳトランジスタＭ２００のソース・ゲート間に電流が流れるとともに、負荷電流Ｉｌｏａｄが負荷４１０へ流れる。
【００４２】
そして、ハイサイドスイッチであるＰＭＯＳトランジスタＭ２００には入力電圧Ｖｉｎと略同等の電圧が印加される。そして、抵抗ＲＢＰには許容電流値以上の電流が流れ、接地側電源スイッチであるＮＭＯＳトランジスタＭ１００のドレイン・ゲート間に電流が流れることで、接地側電源スイッチであるＮＭＯＳトランジスタＭ１００が破壊してしまう。そして、最悪の場合には、コントローラ側にこの過電流が流れることによって、コントローラが破壊される場合もあり得る。
【００４３】
このように、電源スイッチ回路においては、通常動作時には、ハイサイドスイッチがオン・オフ制御されることによって、電源からハイサイドスイッチおよび接地側電源スイッチを介して接地側に電流が流れるように構成されている。しかしながら、ハイサイドスイッチが故障してショートした場合、接地側電源スイッチも破壊され、電源コントロール信号に入力電源が重畳され、電源スイッチ回路外のコントローラの破壊につながる場合がある。コントローラの破壊は、システム全体の故障につながる。
【００４４】
本発明は、ハイサイドスイッチとして用いるトランジスタが故障してショートしたときでも、故障箇所の影響を最低限にし、システム全体への影響を最小限にする電源スイッチ回路を実現したものであり、以下、具体的に説明する。
【００４５】
（第１の実施形態）
図１は、本発明の電源スイッチ回路の一例の回路図である。
【００４６】
（基本構成）
本発明の電源スイッチ回路３００は、図１に示すように、ハイサイドスイッチＨＳＷであるＰＭＯＳトランジスタＭ１と、接地側電源スイッチであるＮＭＯＳトランジスタＭ２とを有する。ここで、ハイサイドスイッチＨＳＷであるＰＭＯＳトランジスタＭ１は高耐圧トランジスタであって、接地側電源スイッチであるＮＭＯＳトランジスタＭ２は低耐圧トランジスタが選択される。ＮＭＯＳトランジスタＭ２のゲートは、例えば、１．８Ｖ〜３．３Ｖ程度の駆動信号によって駆動される。
【００４７】
ハイサイドスイッチＨＳＷとして用いるＰＭＯＳトランジスタＭ１のソースは電源回路１００および抵抗ＲＵの一端と接続されており、ドレインは、一端が接地された負荷４００の他端と接続されている。
【００４８】
そして、ハイサイドスイッチＨＳＷであるＰＭＯＳトランジスタＭ１のゲートには、抵抗ＲＧの一端が接続されており、抵抗ＲＧの他端は抵抗ＲＵの他端と接続されている。
【００４９】
そして、抵抗ＲＧの他端および抵抗ＲＵの他端には抵抗ＲＬの一端が接続されているとともに、抵抗ＲＬの他端には接地側電源スイッチであるＮＭＯＳトランジスタＭ２のソースが接続されており、接地側電源スイッチであるＮＭＯＳトランジスタＭ２のドレインは接地されているとともに、ゲートは電源コントローラ２００と接続されている。
【００５０】
上述のとおり、ハイサイドスイッチＨＳＷを構成するＰＭＯＳトランジスタＭ１のソースとゲート間には、抵抗ＲＵと抵抗ＲＧが接続されている。抵抗ＲＵは、通常動作時に使用される電流パスを形成する第１の抵抗である。また、抵抗ＲＧは、ショート故障発生時の電流を制限するための第２の抵抗である。
【００５１】
第１の抵抗ＲＵは、一つの抵抗で形成してもよく、複数の抵抗を用いて形成することもできる。同様に、第２の抵抗ＲＧは、一つの抵抗で形成してもよく、複数の抵抗を用いて形成することもできる。
【００５２】
第１の抵抗ＲＵと第２の抵抗ＲＧの共通接続点には、第３の抵抗である抵抗ＲＬの一端が接続さている。この第３の抵抗ＲＬは、通常動作時においては電流パスを構成すると共に、ショート故障時には、接地側のＮＭＯＳトランジスタＭ２に流れる電流の電流量をさらに制限し、ＮＭＯＳトランジスタＭ２が、連続して流すことができる電流の上限値を決して超えないように電流制限を行う。
【００５３】
本実施形態では、ハイサイドスイッチＨＳＷとして、ＰＭＯＳトランジスタＭ１を用いる。バイポーラトランジスタでは、ベース電流を流す必要があることから、ショート時に流れる電流を制限するための抵抗ＲＧの抵抗値を大きくすることができないからである。ＭＯＳトランジスタＭ１の場合、ゲート電流が流れないため、抵抗ＲＧの抵抗値を大きく設定することができ、これによって、十分な電流制限効果を得ることができる。
【００５４】
（通常動作時の動作）
【００５５】
通常動作においては、電源回路１００から入力電圧Ｖｉｎが供給され、図１の実線の矢印で示される電流経路Ｉ１のように、抵抗ＲＵおよび抵抗ＲＬを介して接地側電源スイッチＮＭＯＳトランジスタＭ２のソースに電流が流れ込み、電源コントローラ２００から供給される電源コントロール信号によりこの接地側電源スイッチであるＮＭＯＳトランジスタＭ２のゲート電位が制御されて、ＮＭＯＳトランジスタＭ２のオン／オフを制御している。
【００５６】
通常動作時においては、抵抗ＲＵおよび抵抗ＲＬは、電流Ｉ１を引く電流パスを構成する。また、抵抗ＲＵおよびＲＧは、ＭＯＳトランジスタＭ１のゲート電位を高めて、ソース・ゲート間の電圧を緩和する作用があり、これによって、ＭＯＳトランジスタのゲート絶縁膜の破壊が生じにくくしている（この点については後述する）。
【００５７】
（ショート故障時の動作）
次に、ショート故障時の動作について説明する。ショート故障時においては、図１における点線の矢印で示すように電流Ｉ２が流れる。すなわち、電源回路１００から規定値以上の電圧が電源スイッチ回路３００に供給されると、ハイサイドスイッチであるＰＭＯＳトランジスタＭ１のソース・ゲート間に電流が流れるとともに、負荷４００への負荷電流Ｉｌｏａｄが流れる。
【００５８】
ここで、ハイサイドスイッチであるＰＭＯＳトランジスタＭ１は高耐圧トランジスタであるため、たとえショート不良が生じても、抵抗値の大きな抵抗ＲＧを電流が流れることで電流値が低減された後、抵抗ＲＬにこの制限された電流が流れることでさらに電流値が制限される。低耐圧トランジスタである接地側電源スイッチであるＮＭＯＳトランジスタＭ２のソースに流れる電流量は、常に、ＮＭＯＳトランジスタＭ２が継続的に流すことができる最大電流値を超えないように抑制される、よって、ＮＭＯＳトランジスタＭ２が破壊されることがなく、システムに与える影響も最小限化される。
【００５９】
ハイサイドスイッチＨＳＷであるＰＭＯＳトランジスタＭ１は、ショート故障時においては、オン／オフのスイッチングはできないものの、負荷４００への給電を継続することはでき、システムへの悪影響も最小限に抑えられる。
【００６０】
（ハイサイドスイッチのゲート酸化膜の劣化防止について）
次に、ハイサイドスイッチＨＳＷであるＰＭＯＳトランジスタＭ１の故障を未然に防止する効果について説明する。
【００６１】
通常動作時の、ハイサイドスイッチＨＳＷであるＰＭＯＳトランジスタＭ１のゲート電位ＶＧＰは式（１）で示される。
ＶＧＰ＝ＶＩＮ・ＲＵ／（ＲＵ＋ＲＧ）・・・・（式１）
【００６２】
前述した図６（Ｃ）のハイサイドスイッチにおいては、通常動作時のゲート・ソース間電圧は入力電圧Ｖｉｎと略等しいと説明したが、図１のハイサイドスイッチであるＰＭＯＳトランジスタＭ１においては、式1に示すように、ゲート電位ＶＧＰは入力電圧Ｖｉｎよりも低くなる。一般に、ハイサイドスイッチを構成するＰＭＯＳトランジスタＭ１のゲート・ソース間電圧が高いと、ゲート酸化膜の劣化は加速されて故障の原因となるが、図１におけるハイサイドスイッチにおいてはゲート・ソース間電圧を低くすることが可能となるため、故障（ゲート酸化膜の破壊）が発生しにくくなる。
【００６３】
（ショート故障時における電流制限についての考察）
次に、ハイサイドスイッチであるＰＭＯＳトランジスタＭ１が故障してショートした場合の接地側電源スイッチに流れる電流について具体的に考察する。ハイサイドスイッチであるＰＭＯＳトランジスタＭ１が故障した場合、接地側ＮＭＯＳトランジスタＭ２は通常小信号用のトランジスタとして用いられている低耐圧トランジスタであるから、オン抵抗が他の抵抗よりも十分小さいと考え、入力電圧Ｖｉｎを用いて、接地側ＮＭＯＳトランジスタＱ１のドレイン電流Iは、式（２）で表される。
Ｉ＝Ｖｉｎ／[｛（ＲＵ・ＲＧ）／（ＲＵ＋ＲＧ）}＋ＲＬ]・・・（式２）
【００６４】
ここで、接地側電源スイッチであるＮＭＯＳトランジスタＭ２に定常的に流すことができる電流は最大１００ｍＡ程度であり、式２における各抵抗ＲＵ、ＲＧ、ＲＬを数ｋΩ程度に設定することにより、ハイサイドスイッチであるＰＭＯＳトランジスタＭ１がショートしたときに流れる電流を数ｍＡ程度に抑えることができるので、システム全体の破壊を防ぐことができる。
【００６５】
例えば、抵抗ＲＵは４．７ｋΩ程度、抵抗ＲＧは１．５ｋΩ程度、抵抗ＲＬは１．５ｋΩ程度にすることができる。
【００６６】
このように、図1の構成の本発明の電源スイッチ回路においては、ハイサイドスイッチが故障しても、電源回路が電流を流し続けることで、電源スイッチ回路自体の動作が停止することなく継続的に動作させることができる。
【００６７】
すなわち、例えば、本発明の電源スイッチ回路を用いた計器表示用のディスプレイでは表示を継続し、システムをダウンさせないようにすることができる。
【００６８】
（第２の実施形態）
図２は、本発明の第２の実施形態にかかる電源スイッチ回路の回路図である。
【００６９】
図２において、電源スイッチ回路３００は、ハイサイドスイッチＨＳＷであるＰＭＯＳトランジスタＭ１と、接地側電源スイッチであるＮＰＮバイポーラトランジスタＱ１とを有する。ここで、ハイサイドスイッチＨＳＷであるＰＭＯＳトランジスタＭ１は高耐圧トランジスタであり、接地側電源スイッチであるＮＰＮバイポーラトランジスタとしては低耐圧バイポーラトランジスタＱ１が用いられる。バイポーラトランジスタＱ１のベース・エミッタ間には抵抗Ｒ２が接続される。また、バイポーラトランジスタＱ１のベースと電源コントローラ２００との間には抵抗Ｒ１が設けられる。
【００７０】
図２の場合、接地側のトランジスタがバイポーラトランジスタＱ１となっている点の他は、図１と同じである。図２の電源スイッチ回路を集積化する場合は、バイポーラ・ＣＭＯＳ混在ＩＣを用いる。
【００７１】
ここで、第１実施の形態と同様に、接地側電源スイッチであるＮＰＮバイポーラトランジスタＱ１に定常的に流すことができる電流は最大１００ｍＡ程度であり、各抵抗ＲＵ、ＲＧ、ＲＬを数ｋΩ程度に設定することにより、ハイサイドスイッチであるＰＭＯＳトランジスタＭ１がショートしたときに流れる電流を数ｍＡ程度に抑えることができるので、システム全体の破壊を防ぐことができる。
【００７２】
例えば、抵抗ＲＵは４．７ｋΩ程度、抵抗ＲＧは１．５ｋΩ程度、抵抗ＲＬは１．５ｋΩ程度にすることができる。
【００７３】
このように、図２の構成の本発明の電源スイッチ回路においては、ハイサイドスイッチが故障しても、電源回路が電流を流し続けることで、電源スイッチ回路自体の動作が停止することなく継続的に動作させることができる。すなわち、例えば、本発明の電源スイッチ回路を用いた計器表示用のディスプレイでは表示を継続し、システムダウンさせないようにすることができる。
【００７４】
（第３の実施形態）
次に、本発明の電源スイッチ回路の応用例について説明する。図３（Ａ）〜図３（Ｃ）は、本発明の電源スイッチ回路の実現態様の例を示す図である。
【００７５】
図３（Ａ）は本発明の電源スイッチ回路３００をディスクリート部品で形成した例（回路基板上に個別部品を載置して回路を作成した例）であり、図３（Ｂ）は本発明の電源スイッチ回路３００をＩＣ化した例であり、図３（Ｃ）は本発明の電源スイッチ回路３００をＩＣ化するとともに電源回路（ＩＣ）とともに搭載したモジュールにした場合の例である。いずれの集積化方法によっても、本発明の電源スイッチ回路は実現することができる。
【００７６】
（第４実施形態）
次に、本発明の電源スイッチ回路を液晶ＥＬパネルモジュールに適用した例について説明する。図４は、本発明の電源スイッチ回路を用いた計器表示用電源回路基板の構成図である。
【００７７】
本発明の計器表示用電源回路基板７００においては、電源回路１００と、電源コントローラ２００と、本発明の電源スイッチ回路３００と、計器表示手段６００である有機ＥＬパネルＥＰとを有する。
【００７８】
有機ＥＬパネルＥＰは、ワード線ＷＬとデータ線ＤＬとの交点に接続された画素Ｇを有する。画素Ｇは、ゲートがワード線ＷＬと接続され、ソースがデータ線ＤＬと接続されたスイッチング素子としてのＮＭＯＳトランジスタＭＸと、アノードが電源と接続されたダイオードＤ１と、ＮＭＯＳトランジスタＭＸ１のドレインとゲートが接続され、ソースがダイオードＤ１のカソードと接続されたＮＭＯＳトランジスタＭＹと、ＮＭＯＳトランジスタＭＸのドレインと接続されるとともに、ＮＭＯＳトランジスタＭＹのゲートドレイン間に接続された保持容量Ｃ１と、を有する。
【００７９】
計器表示手段６００としての有機ＥＬパネルＥＰは、電源スイッチ回路３００と接続された負荷であって、ハイサイドスイッチＨＳＷとしてのＰＭＯＳトランジスタＭ１のドレインがその入力と接続されている。
【００８０】
通常動作時には、電源回路１００に電源が投入されることによって、抵抗ＲＵ，ＲＬおよびゲート電位が電源コントローラ２００からの電源コントロール信号により制御される接地側電源スイッチであるＮＭＯＳトランジスタＭ２を介して接地側に流れるとともに、ハイサイドスイッチＨＳＷとしてのＰＭＯＳトランジスタＭ１のドレインからのドレイン電流が計器表示手段６００の有機ＥＬパネルＥＰに供給され、画素が表示される。
【００８１】
一方、故障動作時には、電源回路１００に電源が投入されると、ハイサイドスイッチＨＳＷとしてのＰＭＯＳトランジスタＭ１のソース・ゲート間に電流が流れるとともに、負荷である計器表示手段６００としての有機ＥＬパネルの入力へ電流を供給して、画素への表示を継続的に行う。そして、ハイサイドスイッチＨＳＷにおけるＰＭＯＳトランジスタＭ１のゲート電位を抵抗ＲＧと抵抗ＲＬで分圧して、接地側電源スイッチであるＮＭＯＳトランジスタＭ２のソース電位を小さくして、電源コントローラ２００により制御された電源コントロール信号によってＮＭＯＳトランジスタＭ２の動作を制御しながら電流を接地側へ流している。
【００８２】
有機ＥＬパネルは自発光素子を用いたパネルであるため、比較的大きな駆動電流を常に流し続ける必要がある。本発明の電源スイッチを用いると、ハイサイドロードスイッチにショート不良が生じた場合でも、必要最小限度の給電は継続することができ、計器表示器の表示がオフになるような事態が発生しない。また、ハイサイドスイッチが故障しても、電源コントローラに悪影響を及ぼすことがなく、重大な事態が生じない。
【００８３】
第４実施形態においては、本発明の電源スイッチ回路として、図１の電源スイッチ回路を用いたが、図２の電源スイッチ回路を用いることもできる。
【００８４】
（計器表示パネルの例）
図５は、本発明の計器表示装置の外観例を示す図である。図５の計器表示装置７０２は、有機ＥＬのメイン表示部６００と、８セグメント表示部６２０からなる。本発明の計器表示装置７０２においては、電源スイッチ回路が部分的に故障しても、電流は継続的に流れているから、メイン表示部６００と８セグメント表示部６２０に対しても継続的な電流が流れ、計器表示がオフすることがない。
【００８５】
なお、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。
【００８６】
以上説明したように、本発明の少なくとも一つの実施態様によれば、ハイサイドスイッチが故障しても電源スイッチ回路に電流を継続的に流し、一方で周辺回路に及ぼす影響を最小限化することができる。
【００８７】
また、本発明の少なくとも一つの他の態様では、ハイサイドスイッチを構成するＭＯＳトランジスタのゲート酸化膜の破壊の危険性を低減して故障率を低減することができる。
【００８８】
本発明は、ショート故障が生じても影響を最小限化しつつ給電を継続できるという効果を奏し、したがって、電源スイッチ回路、電源スイッチを含む電気光学装置および計器表示器として有用である。
【図面の簡単な説明】
【００８９】
【図１】本発明の一実施形態の電源スイッチ回路の回路構成を示す図
【図２】本発明の他の実施形態における回路構成を示す図
【図３】図３（Ａ）〜図３（Ｃ）は、電源スイッチ回路の実現態様を示す図
【図４】本発明の電源スイッチ回路を用いた計器表示用回路基板の構成図
【図５】本発明の電源スイッチ回路を用いた計器表示装置の外観を示す図
【図６】図６（Ａ）〜図６（Ｃ）は、本発明前に本願発明者によって検討された電源スイッチ回路の回路構成を示す図
【符号の説明】
【００９０】
１００  電源回路、２００  電源コントローラ、３００  電源スイッチ回路、
４００  負荷、Ｍ１  ＰＭＯＳトランジスタ、Ｍ２  ＮＭＯＳトランジスタ、
ＲＵ，ＲＧ，ＲＬ  抵抗、Ｉ１  電流経路、Ｉ２  電流経路、Ｖｉｎ  入力電圧、
ＨＳＷ  ハイサイドスイッチ、Ｒ１，Ｒ２  抵抗、
Ｑ１  ＮＰＮバイポーラトランジスタ、Ｉｌｏａｄ  負荷電流、５００  電源ＩＣ、
６００  計器表示手段、７００  モジュール、ＥＰ  有機ＥＬパネル、ＤＬ  データ線、
ＷＬ  ワード線、ＭＸ  ＮＭＯＳトランジスタ、ＭＹ  ＮＭＯＳトランジスタ、
Ｃ１  容量、Ｇ  画素回路、Ｄ１  ダイオード、６００  有機ＥＬのメイン表示部、
６２０  ８セグメント表示部、Ｑ２００、Ｑ４００  ＰＮＰバイポーラトランジスタ、
ＲＢＰ，ＲＢＮ，ＲＤ，ＲＵ  抵抗、Ｍ１００  ＮＭＯＳトランジスタ、
Ｍ２００  ＰＭＯＳトランジスタ、ＩＲ  電流経路、４１０  負荷、Ｖｉｎ  入力電圧
【図１】
2009055549.tif 000003
【図２】
2009055549.tif 000004
【図３】
2009055549.tif 000005
【図４】
2009055549.tif 000006
【図５】
2009055549.tif 000007
【図６】
2009055549.tif 000008