(57)【要約】【課題】再配線回路等を含む半導体素子のチップ機能部分と封止樹脂との間の密着性を向上し、半導体ウエハを個々の半導体素子に切り取る際に複雑かつ頻繁なアライメントを必要とせず、また切り取った半導体素子の側面における割れや剥離のリスクの少ない、樹脂封止型半導体装置の製造方法を得る。【解決手段】半導体ウエハに複数の素子を形成した後、該素子形成面を樹脂封止し、この半導体ウエハを素子毎に個片化して半導体素子を形成する半導体装置の製造方法において、素子の形成後、樹脂封止の前に、半導体ウエハの素子形成面をプラズマアッシング処理による洗浄を行うことを特徴とする。【選択図】図２
2009158595.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハに複数の素子を形成した後、該素子形成面を樹脂封止し、この半導体ウエハを素子毎に個片化して半導体素子を形成する半導体装置の製造方法において、素子の形成後、樹脂封止の前に、半導体ウエハの素子形成面をアッシング処理による洗浄を行うことを特徴とする樹脂封止型半導体装置の製造方法。
【請求項２】
該アッシング処理は、半導体ウエハの素子形成面に向けてプラズマを照射するプラズマアッシング処理であることを特徴とする請求項１に記載の樹脂封止型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は樹脂封止型半導体装置の製造方法、特にシリコンからなる半導体ウエハに素子を形成し、再配線等を行って、該半導体ウエハの素子形成面を樹脂封止した後、この半導体ウエハを素子毎に個片化して半導体素子を形成する、いわゆる（ジャスト）チップサイズドパッケージ（ＣＳＰ）あるいはウエハレベルパッケージ（ＷＬＰ）、あるいはウエハレベルＣＳＰと称される樹脂封止型半導体装置の製造方法に関する。
【背景技術】
【０００２】
これらのパッケージは、シリコンからなる半導体ウエハに素子の回路形成、再配線回路等を形成した後、エポキシ系などの樹脂で封止し、ダイシングブレードにより切断することで、個々の半導体素子の個片化される。この場合において、半導体ウエハには、個片化して半導体素子を形成する際に、個々の半導体素子（チップ）のチップの切りしろとなるスクライブラインと称されるダンイシングレーンが設けられ、ここには通常ＴＥＧと呼ばれるウエハの前工程のプロセス条件を確認するための素子が埋め込まれる。
【０００３】
ウエハレベルパッケージ（ＷＬＰ）を個片化する際のダイシング・プロセスにより、この半導体素子群の断面がパッケージ側面に露出することになり、再配線回路等を含む半導体素子のチップ機能部分と封止樹脂との間の熱膨張差、或いは異種材料間の密着の不適合性等の理由により、チップ機能部分と封止樹脂との接合面で剥離やクラックを起こし得る起点となる。このような場合は、クラック部分から水分の浸入等により、素子の回路部分を損傷する等の悪影響があり、このことが個片化した半導体素子を基板上に実装する際の実装信頼性を低下させる原因となってしまう。
【０００４】
そこで、先行技術において、ウエハレベルＣＳＰにおいて、再配線回路等を含む半導体素子のチップ機能部分と封止樹脂との間の密着性を向上する、即ち封止樹脂の密着性を向上するために、次のような提案がある。
【０００５】
特許３４９７７２２号（特許文献１）では、突起電極が配設された複数の半導体素子が形成された基板を封止樹脂により封止し、続いて突起電極の一部を封止樹脂層から露出させた後、基板を封止樹脂層と共に切削して個々の半導体素子に分離する半導体装置の製造方法において、半導体素子及び封止樹脂層の外周部分に段付き部を形成し、これにより、半導体素子と封止樹脂との境界部において、その外周の全体にわたって衝撃や応力の集中を回避し、剥離やクラックの発生を防止するようにしている。
【０００６】
また、別の提案では、これらの半導体装置において、チップの切りしろとなるスクライブレーンに埋め込まれているＴＥＧ素子を除去し封止樹脂を側面に回り込ませる目的でスクライブレーンを研磨して信頼性を向上させようとするものとして次の提案がなされている。
【０００７】
例えば、特開２０００−２４３７２９号公報（特許文献２）では、ウエハレベルのチップサイズドパッケージ（ＣＳＰ）の製造において、封止樹脂の信頼性を向上させることを目的としている。これによると、半導体素子を形成したウエハ上に、各電極パッドと外部接続端子とを電気的に接続するための配線及び導電性の支柱を形成する工程を含む。これに続く工程で、各半導体素子の境界線に沿って、上記ウエハの表面に溝（好ましくはＶ字形のもの）を形成する。ついで、上記導電性の支柱の端面を露出させて、上記ウエハ上を樹脂で覆い、導電性の支柱の端面上に、外部接続端子を配置する。最後の工程で、上記半導体素子の境界線に沿って、上記ウエハをダイシングすることによってパッケージ化された半導体装置を得る。
【０００８】
【特許文献１】特許３４９７７２２号
【０００９】
【特許文献２】特開２０００−２４３７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述した従来のウエハレベルＣＳＰの製造方法では、いずれも技術も、半導体ウエハを個片化して半導体素子を形成する際に、具体的には、ダイサーでダンイシングレーンを研削し（ハーフカットし）、溝を刻んだ後樹脂封止し、その後最終的な個片化のダイシングを行うものである。
【００１１】
このような従来のウエハレベルの半導体装置の製造方法では、ＣＳＰの側面に樹脂を回り込ませることが主眼であるため、まず第１に、切り取った溝と最終の切断位置とを正確に合わせる必要がある、第２に、側面に樹脂を導入するため深く切り込む必要があり、その結果ウエハが非常に割れやすくなる、等の問題がある。また、溝加工がダイサーによる機械的研削であるため、加工溝の底には、半導体ウエハを形成するシリコンの破砕層が残存し、加工後の半導体ウエハが割れやすくなるほか、この欠陥が個片化後の半導体素子の側面に露出するため、半導体素子を基板等に実装する際のチップクラックの起点となり半導体素子の信頼性を低下する。
【００１２】
以上のように、特許文献１又は２の先行技術に開示されているような従来の半導体装置の製造方法によると、切り取った溝と最終の切断位置とを正確に合わせるのが難しく、複雑かつ頻繁なアライメントの必要がある。また半導体素子の側面に樹脂を導入するたため深く切り込む必要があり、その結果ウエハが非常に割れやすくなる。また、パッケージサイズが薄型となる程、割れのリスクは増大し、その工程自体が薄型化の妨げとなる。
【００１３】
そこで、本発明では、半導体ウエハに複数の素子を形成するウエハレベルパッケージ（半導体ウエハ）を素子毎に個片化して、いわゆるチップサイズドパッケージ（ＣＳＰ）と称される半導体素子を形成する場合において、再配線回路等を含む半導体素子のチップ機能部分と封止樹脂との間の密着性を向上する、即ち封止樹脂の密着性を向上することにより、半導体ウエハを個々の半導体素子に切り取る際に複雑かつ頻繁なアライメントを必要とせず、また切り取った半導体素子の側面における割れや剥離のリスクの少ない、樹脂封止型半導体装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１４】
上記の課題を達成するために、本発明によれば、半導体ウエハに複数の素子を形成した後、該素子形成面を樹脂封止し、この半導体ウエハを素子毎に個片化して半導体素子を形成する樹脂封止型半導体装置の製造方法において、素子の形成後、樹脂封止の前に、半導体ウエハの素子形成面をアッシング処理による洗浄を行うことを特徴とする樹脂封止型半導体装置の製造方法が提供される。
【００１５】
この場合において、該アッシング処理は、半導体ウエハの素子形成面に向けてプラズマを照射するプラズマアッシング処理であることを特徴とする。
【００１６】
また、別の態様では、アッシング処理による洗浄後、樹脂封止の前に、半導体ウエハの隣接する半導体素子の回路形成部間のスクライブラインの領域表面を薄く削り取る工程と、薄く削り取ったスクライブライン面の破砕層にレーザを照射して該破砕層を再結晶化させる工程と、を含む。スクライブラインの領域表面を薄く削り取る工程では、スクライブラインに埋め込まれているＴＥＧ素子を除去する。
【００１７】
或いは、半導体ウエハの隣接する半導体素子の回路形成部間のスクライブラインの領域表面を薄く削り取る工程と、薄く削り取ったスクライブライン面の破砕層にレーザを照射して該破砕層を再結晶化させる工程と、を実行して後に、アッシング処理を行う。
【発明の効果】
【００１８】
本発明によれば、半導体ウエハに再配線工程などを含む素子や回路部の形成工程の後、樹脂封止をする前に、半導体ウエハの素子形成面の全体をアッシング処理による洗浄を行う工程があるので、主としてスクライブライン面の表面が洗浄されて、封止樹脂とシリコンとの間の密着力が改善される。これにより、アッシング処理等による洗浄を行わない場合に比べ、封止樹脂と半導体ウエハのシリコン素材との間の剥離に対する耐力が向上し、パッケージの信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
図１は半導体を形成するためのシリコンウエハの平面図である。ウエハレベルパッケージ（ＷＬＰ）では、半導体ウエハ１０上に多数の半導体回路素子１２を形成した後、素子形成面を樹脂封止し、この半導体ウエハをスクライブライン１４に沿って半導体素子１２毎に個片化される。
【００２０】
本発明では、半導体ウエハに多数の半導体回路素子を形成した後、即ち、再配線の形成後、樹脂封止をする前に、後述するように、半導体ウエハの素子形成面に向けてプラズマを照射するプラズマアッシング処理を行って半導体ウエハの素子形成面の全体を洗浄する。また図２において、（ａ）はプラズマアッシング処理装置の概略を示す図で、（ｂ）は（ａ）の一部を拡大して示す図である。また、図３は第１実施形態によるプラズマアッシング処理を含む樹脂封止型半導体装置の製造工程を示すもので、（ａ）はプラズマアッシング処理を施す前のウエハレベルパッケージ（ＷＬＰ）の断面図、（ｂ）はプラズマアッシング処理後で樹脂封止をした後のＷＬＰの断面図、（ｃ）は外部接続用のパンプを形成した後の断面図を示す。なお、図３では、概略１つの半導体素子（チップ）分を示している。
【００２１】
半導体ウエハ１０に半導体素子の回路形成等を行い、再配線の形成後で、プラズマアッシング処理を施す前の状態では、図３（ａ）に示すように、半導体ウエハ１０上のアルミニウムパッド３６が形成され、更に、その上に金パンプ３８が形成される。金パンプ３８はワイヤボンディング装置（図示せず）により知られた方法で形成される。一方、シリコンウエハ１０の表面上には、パッシベーション膜３５が形成されている。
【００２２】
次に、図２に概略示すプラズマアッシング装置を用いて、半導体ウエハ１０の表面に対してプラズマ照射が行われる。プラズマアッシング装置は、それ自体は知られているように、真空チャンバ又はペルージャ（図示せず）内の回転テーブル３０上にワークである半導体ウエハ１０が載置され、回転テーブル３０にはバイアス用高周波電源が印加される。一方、回転テーブル３０と対向して配置された上部電極３４は接地されている。回転テーブル３０と上部電極３４との間の作用領域（プラズマ化領域３１）に、一方から酸素、窒素等のガス３２が導入され、他方から排気される。これらのガスがプラズマ化（３１）される。プラズマ３１は半導体ウエハ１０上のパッシベーション膜などの薄膜３５表面に照射され、薄膜３５表面に付着している有機成分等の汚染物が飛散され、また、イオン注入が行われ、ラジカル官能基の代謝等が行われる。これにより、プラズマアッシングによる半導体ウエハ１０表面には不純物等が除去されて、洗浄（クリーニング）が完了する。
【００２３】
プラズマアッシング処理による洗浄後は、図３（ｂ）に示すように、半導体ウエハ１０上にエポキシ樹脂等により樹脂封止（２６）が行われる。この場合において、金バンプ３８はその上端部が封止樹脂２６から露出するようにされる。
【００２４】
次いで、図３（ｃ）に示すように、配線４０、ソルダレジスト層４１、ソルダバンプ等の外部接続端子４２等が形成され、ウエハレベルパッケージ（ＷＬＰ）が完成する。
【００２５】
図４は、本発明の第１実施形態による効果を説明するために、従来どおり、プラズマアッシング処理を施さないで、樹脂封止を行い個片化後、信頼性試験（温度サイクル試験）を行った後の状態の半導体素子（パッケージ）側面を拡大して示す図（写真）である。
【００２６】
ここで、温度サイクル試験（※１）として、次の条件下で行った。
※１  プレコン：ＭＳＬ  Ｌｅｖｅｌ  ３（１２５℃／２４ｈ＋３０℃／６０％ＲＨ／１９２ｈ＋ＩＲ  ｒｅｆｌｏｗ（２６０℃Ｍａｘ．）／４ｃｙｃ．）
温度サイクル試験：Ｃｏｎｄ．Ｂ（−５５℃／１２５℃）３０ｍｉｎ
【００２７】
図４において矢印に示すように、封止樹脂（２６）とウエハの素材であるシリコン（Ｓｉ）との界面には剥離が見られる。なお、温度サイクル試験の条件としては、ＭＳＬレベル３は、後の工程での半田付けの温度を想定した温度条件で、パッケージにおける一般の温度サイクル試験より条件は厳しいものである。また、図５において、Ａで示す部分の白線のラインは、ダイシングブレードによる個片化の際の１段目のダイシングにより生ずるステップカットである。
【００２８】
図５は、上述の本発明の第１実施形態により、再配線の完了後、樹脂封止前に、図２に示すようにプラズマアッシング装置を用いて表１に示す条件でアッシング処理を実施した上で作製したパッケージのサンプルについて、信頼性試験（温度サイクル試験）を行った後の状態の半導体素子（パッケージ）側面を拡大して示す図（写真）である。
【００２９】
【表１】
2009158595.tif 000003
【００３０】
ここで、温度サイクル試験（※１）として、前述の図４の場合と同様の条件下で行った。
【００３１】
図５において矢印に示すように、封止樹脂（２６）とウエハ（１０）の素材であるシリコン（Ｓｉ）との界面には剥離が見られなかった。温度サイクル試験の条件として、図４の場合と同様のＭＳＬレベル３でＴ／Ｃ５００サイクル終了後においても、剥離はなく信頼性の向上が認められた。
【産業上の利用可能性】
【００３２】
以上に説明したように、本発明は、ウエハレベルパッケージにおいて、半導体回路素子の形成後、樹脂封止の前に、素子形成面をアッシング処理により洗浄を行うことにより、従来のようにスクライブラインの複雑な処理を行うことなく半導体チップの半導体シリコンと封止樹脂との密着性が良好となり、剥離やクラックを生じることのない半導体装置を得ることができる。したがって、半導体ウエハのままで、回路形成、再配線、樹脂封止を行う、いわゆるウエハレベルパッケージと称するあらゆる種類の半導体装置において、本発明を適用することができる。
【図面の簡単な説明】
【００３３】
【図１】半導体装置を形成するためのシリコンウエハの平面図である。
【図２】本発明の第１実施形態による樹脂封止型半導体装置の製造方法を示すもので、プラズマアッシング処理の状態を示す。
【図３】第１実施形態による樹脂封止型半導体装置の製造方法工程を示す。
【図４】従来例により製造した樹脂封止型半導体装置の断面を示す図である。
【図５】第１実施形態により製造した樹脂封止型半導体装置の断面を示す図である。
【符号の説明】
【００３４】
１０    半導体シリコンウエハ
１２    半導体回路部
１４    スクライブライン
２６    封止樹脂
２８    切削溝
３０    ステージ
３１    プラズマ
３２    ガス
【図１】
2009158595.tif 000004
【図２】
2009158595.tif 000005
【図３】
2009158595.tif 000006
【図４】
2009158595.tif 000007
【図５】
2009158595.tif 000008