(57)【要約】      （修正有）【課題】応力を調整した多層シリコン膜を形成する方法を提供する。【解決手段】シリコンソースガスを備える第１のプロセスガスを該プロセスチャンバ内に流入させることによって、非晶質シリコン膜４０６が該基板上に形成される。シリコンソースガスを備える第１のプロセスガス混合物と、Ｈ２及び不活性ガスを備える第１の希釈ガス混合物とを第１の温度で堆積チャンバ内に流入させることによって、多結晶シリコン膜４０８が該非晶質シリコン膜上に形成される。【選択図】図４Ｄ
2009164569.tif 000002
【特許請求の範囲】
【請求項１】
多層シリコン膜を形成する方法であって、
堆積チャンバ内に基板を配置するステップと、
シリコンソースガスを備える第１のプロセスガスを前記堆積チャンバ内に流入させることによって、非晶質シリコン膜を前記基板上に形成するステップと、
シリコンソースガスを備える第１のプロセスガス混合物と、第１の温度でＨ２及び不活性ガスを備える第１の希釈ガス混合物とを前記堆積チャンバ内に流入させることによって、多結晶シリコン膜を前記非晶質シリコン膜上に形成するステップと、
を備える方法。
【請求項２】
前記多結晶シリコン膜が、＜２２０＞方向または方位によって決定付けられている結晶方位を有する請求項１に記載の方法。
【請求項３】
前記多結晶シリコン膜が、＜１１１＞方向または方位によって決定付けられている結晶方位を有する請求項１に記載の方法。
【請求項４】
前記第１の多結晶シリコン膜上に第２の多結晶シリコン膜を形成するステップをさらに備え、前記第２の多結晶シリコン膜が、シリコンソースガスを含む第２のプロセスガス混合物と、第２の希釈ガス混合物とを前記堆積チャンバ内に流入させることによって形成され、前記第２の希釈ガス混合物が、第２の温度でＨ２及び不活性ガスを備え、前記第２の温度が、前記第１の温度よりも高い請求項１に記載の方法。
【請求項５】
前記第１の多結晶シリコン膜上に第２の多結晶シリコン膜を形成するステップをさらに備え、前記第２の多結晶シリコン膜が、シリコンソースガスを含む第２のプロセスガス混合物と、第２の希釈ガス混合物とを前記堆積チャンバ内に流入させることによって形成され、前記第２の希釈ガス混合物が、第２の温度でＨ２及び不活性ガスを備え、前記第１の温度が、前記第２の温度よりも高い請求項１に記載の方法。
【請求項６】
前記非晶質シリコン膜を形成するステップが、ゲルマニウムソースガスを前記堆積チャンバ内に流入させる工程をさらに備える請求項１に記載の方法。
【請求項７】
前記非晶質シリコン膜上に多結晶シリコン膜を形成するステップが、ゲルマニウムソースガスを前記堆積チャンバ内に流入させる工程を備える請求項１に記載の方法。
【請求項８】
下方非晶質シリコン膜と、
乱雑な粒状構造または柱状の粒状構造を有する上方多結晶シリコン膜と、
を備えるゲート電極。
【請求項９】
前記上方多結晶シリコン膜が、＜１１１＞方向または方位によって決定付けられている結晶方位を有する請求項８に記載の電極。
【請求項１０】
前記上方多結晶シリコン膜が、前記粒子の垂直方向の寸法が、前記水平方向の寸法よりもかなり大きいような結晶粒度を有する請求項８に記載の電極。
【請求項１１】
前記上方多結晶シリコン膜が、少なくとも２：１の垂直方向寸法と水平方向寸法の比を有する粒界を有する請求項８に記載の電極。
【請求項１２】
前記上方多結晶シリコン膜が、少なくとも４：１の垂直方向寸法と水平方向寸法の比を有する粒界を有する請求項８に記載の電極。
【請求項１３】
前記上方多結晶シリコン膜が、＜２２０＞方向または方位によって決定付けられている結晶方位を有する請求項８に記載の電極。
【請求項１４】
前記第１の多結晶シリコン膜上に堆積された第２の多結晶シリコン膜をさらに備える請求項８に記載の電極。
【請求項１５】
前記第２の多結晶シリコン膜が、＜２２０＞方向または方位によって決定付けられている結晶方位を有する請求項１４に記載の電極。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、一般的に、半導体処理の分野に関し、より具体的には、多層シリコン膜及び作製の方法に関する。
【０００２】
関連技術の説明
[0002]集積回路は、基板（例えば、半導体ウェーハ）上に形成される１００万個以上の超小型電界効果トランジスタ（例えば、相補型金属酸化膜半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＣＭＯＳ））を含むことができる。ＣＭＯＳトランジスタは、半導体基板内に画成されるソース領域とドレイン領域との間に配置されるゲート構造を含む。ゲート構造は、一般的に、ゲート誘電体材料の上に形成されたゲート電極を備える。ゲート電極は、トランジスタを起動または停止するために、ドレイン領域とソース領域の間に形成されるチャネル領域におけるゲート誘電体の下の電荷キャリアの流れを制御する。このドレイン領域及びソース領域は、当分野においては、まとめて「トランジスタ接合」と呼ばれている。このようなトランジスタの動作速度及び性能を向上させるため、絶えず続く傾向がある。
【０００３】
[0003]従って、トランジスタの動作速度及び性能を向上させる方法に対する要求がある。
【発明の概要】
【０００４】
[0004]本明細書に記載されている実施形態は、一般的に、トランジスタにまたはトランジスタの近傍で用いられるシリコン膜の応力を巧みに処理することにより、トランジスタにおける応力を調節する方法に関する。一実施形態においては、多層シリコン膜を形成する方法が提供される。基板は、プロセスチャンバ内に配置される。シリコンソースガスを備える第１のプロセスガスを該プロセスチャンバ内に流入させることによって、非晶質シリコン膜が基板上に形成される。シリコンソースガスを備える第１のプロセスガス混合物と、第１の温度でＨ２及び不活性ガスを備える第１の希釈ガス混合物とを堆積チャンバ内に流入させることによって、多結晶シリコン膜が該非晶質シリコン膜上に形成される。いくつかの実施形態においては、該多結晶シリコン膜は、＜２２０＞方向によって決定付けられている結晶方位を有する。いくつかの実施形態においては、該多結晶シリコン膜は、＜１１１＞方位によって決定付けられた結晶方位を有する。
【０００５】
[0005]別の実施形態においては、乱雑な粒状構造または柱状の粒状構造を有する、下方非晶質シリコン膜及び上方多結晶シリコン膜を備えるゲート電極が提供される。いくつかの実施形態においては、該上方多結晶シリコン膜は、垂直方向の寸法が水平方向の寸法と同じであるような結晶粒度を有する。いくつかの実施形態においては、該上方多結晶シリコン膜は、＜１１１＞方向または方位によって決定付けられた結晶方位を有する。いくつかの実施形態においては、該上方多結晶シリコン膜は、＜２２０＞方向または方位によって決定付けられた結晶方位を有する。
【０００６】
[0006]また別の実施形態においては、ＭＯＳトランジスタが提供される。該ＭＯＳトランジスタは、単一の結晶質シリコン基板上に形成されたゲート誘電体と、該ゲート誘電体上に形成されたゲート電極と、該ゲート電極の両側に沿って該単一の結晶質基板内に形成された一対のソース／ドレイン領域とを備える。該ゲート誘電体は、非晶質シリコン膜と、上方多結晶シリコン膜とを備える。いくつかの実施形態において、該ＭＯＳトランジスタの上方多結晶シリコン膜は、柱状多結晶シリコン、「ＭＣＧ」多結晶シリコン、多結晶シリコンゲルマニウム、非晶質シリコン、非晶質シリコンゲルマニウム及びこれらの組合せを備える群から選択される。
【０００７】
[0007]上に列挙した本発明の特徴を詳細に理解できるように、上で簡単にまとめた本発明のより具体的な説明は、そのうちのいくつかが添付図面に図示されている実施形態を参照して行うことができる。しかし、本発明は、他の等価的に有効な実施形態を許容できるため、該添付図面は、本発明の典型的な実施形態のみを図示しており、従って、その範囲を限定すると考えるべきではないことに留意すべきである。
【０００８】
[0014]理解を容易にするために、図面に共通している同一の要素を指し示すのに、可能な場合には同一の参照数字を用いている。１つ以上の実施形態の要素および／またはプロセスステップを、追加的な列挙を伴うことなく、１つ以上の他の実施形態に有利に組み込むことができることが意図されている。
【詳細な説明】
【０００９】
[0015]特許請求の範囲において列挙した本明細書に記載されている実施形態は、一般的に、トランジスタにまたはトランジスタの近傍で用いられるシリコン膜の応力を巧みに処理することにより、ＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴトランジスタにおける応力を調節する方法に関する。ある場合においては、引張応力は、ＮＭＯＳＦＥＴの性能を改善し、他の場合においては、圧縮応力は、ＰＭＯＳＦＥＴの性能を改善する。応力は、トランジスタのチャネル内のシリコン原子間の平均距離を変化させる。このシリコン原子間の平均距離が変化すると、キャリア（電子及びホール）の移動度が調節される。そのため、応力エンジニアリングの目的は、ＮＭＯＳＦＥＴのチャネル内に引張応力を作り出すと共に、ＰＭＯＳＦＥＴのチャネル内に圧縮応力を作り出すことである。トランジスタチャネルにおける応力を巧みに処理することにより、該トランジスタの性能を改善することができる。
【００１０】
[0016]多結晶シリコンは、ゲート誘電体の上部に直接形成されるゲート電極として作用する。また、該ゲート誘電体は、該ゲート誘電体が上に形成される単結晶シリコン中のトランジスタチャネルの上部に直接形成される。該多結晶シリコンの該チャネルに対する近接性により、該多結晶シリコン膜の応力における小さな変化は、該トランジスタのチャネルにおけるキャリアの移動度に大きな影響を及ぼす。
【００１１】
[0017]シリコン膜の応力は、Ｎ型ドーパント及びＰ型ドーパントの使用によって、さらに修正することができる。典型的には、多結晶シリコン膜における応力は、圧縮性である。多結晶シリコン膜のアニーリングは、欠陥が該膜からアニールされ、および該多結晶シリコン粒子が大きく成長するため、該応力を低減する。Ｎ型ドーパントは、特定のアニーリング温度で結晶粒成長を加速させて、応力をさらに低減し、また、Ｐ型ドーパントは、所与のアニーリング温度で、Ｎ型ドーパントと同程度までは結晶粒成長を加速させない。さらに、アニーリング後、多結晶シリコンゲート電極中にＮ型ドーパントを有するＮＭＯＳトランジスタは、多結晶シリコンゲート電極中にＰ型ドーパントを有するＰＭＯＳトランジスタよりも、該チャネルにおいて、より多くの引張応力を有することになる。その結果、ＮＭＯＳとＰＭＯＳの応力の違い、およびＰＭＯＳ及びＮＭＯＳの総応力は、該多結晶シリコンの粒子構造を変えるだけではなく、ドーパントの使用によっても調節することができる。
【００１２】
[0018]ゲート電極として用いられる多結晶シリコンに関して議論したが、本明細書に記載されている技術は、浮遊ゲート、プラグ導体用途及び他の構造を含むトランジスタの他の部分に等しく適用できることを理解すべきである。
【００１３】
[0019]図１は、本明細書に記載されているいくつかの実施形態による例示的な半導体処理システム１０の側断面の説明図である。システム１０は、低圧化学気相堆積チャンバ１２と、ガス供給装置１４と、サセプタ１６と、サセプタ昇降装置１８とを含む。本明細書に記載されている材料物質を堆積するのに用いることのできるＣＶＤチャンバの実例は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，ＩＮｃ．から入手可能なＳｉＮｇｅｎ（登録商標）ＬＰＣＶＤチャンバである。
【００１４】
[0020]チャンバ１２は、枚葉式堆積チャンバである。また、チャンバ１２は、抵抗加熱枚葉式堆積チャンバでもある。チャンバ１２は、チャンバ１２が熱くなり過ぎるのを防ぐために、チャンバ１２の壁部を囲むコンテナ（図示せず）に冷却流体が供給される冷壁チャンバとすることができる。チャンバ１２内で処理される反応ガス及び５００℃〜６５０℃またはそれ以上の範囲の温度を用いると、チャンバ１２は、多くの場合、高価である耐食性材料から形成されていない限り、容易に腐食する可能性がある。該冷壁機構の場合、チャンバ１２は、そのような高価な耐食性の材料から作る必要はない。チャンバ１２は、アルミニウム合金または他の適切な金属から作ることができる。
【００１５】
[0021]チャンバ１２は、下方本体２０及び蓋２２を含む。蓋２２は、本体２０の上方周辺部を密封する。本体２０及び蓋２２は、一緒に約５〜７リットルの内部容積２４を画成する。第１のガス入口ポート２６が、蓋２２の中心を貫通して形成されている。第２のガス入口ポート２８は、サセプタ昇降装置１８のベースに形成されており、チャンバ１２の底部側に直接入っている。ガス出口ポート３０は、本体２０の側面に形成されている。また、本体２０は、該本体の一方の側にスリットバルブ開口３２を、および該本体のベースにサセプタ昇降装置開口３４を有する。
【００１６】
[0022]ガス散布プレート３８または「シャワーヘッド」は、蓋２２の下に取付けられている。蓋２２の表面とガス散布プレート３８は、一緒に薄い水平方向キャビティ４０を画成する。ガス散布プレート３８は、キャビティ４０を内部容積２４に連通させる、該プレートを貫通して形成された多数の開口（図示せず）を有する。
【００１７】
[0023]ガス貯留リング（または、「ポンピングプレート」）４２は、チャンバ１２内に取付けられている。ガス貯留リング４２と、チャンバ１２の表面は、リング空間４４を画成する。ガス出口開口４６は、ポンピングプレート４２と散布プレート３８の間のオープンゲートとして形成されている。リング空間４４は、ガス出口ポート３０と連通している。
【００１８】
[0024]１つ以上のプロセスガスを、第１のガス入口ポート２６を介してキャビティ４０内に流すことができる。いくつかの実施形態において、該１つ以上のプロセスガスは、シリコン膜を形成するためのシリコン含有ガス及び任意のドーパントソースガスを含有するプロセスガス混合物を含むことができる。また、該１つ以上のプロセスガスは、他の膜を基板上に堆積するか、または、他の方法で該基板を処理または洗浄し、あるいは、チャンバ１２を洗浄する他の種類のガス混合物を含んでもよい。次いで、ガスは、キャビティ４０内に放射状に流入する。その後、該１つ以上のガスは、ガス散布プレート３８の開口を介して内部容積２４に流入することができる。より多くのプロセスガスを、第２のガス入口ポート２８を介して内部容積２４に入れることができる。典型的には、パージガス、または、窒素（Ｎ２）ガス等の不活性ガスのみが入口ポート２８に導入される。該反応ガスは、入口ポート２６を介して導入される。膜堆積プロセス中に、該不活性ガスを入口ポート２８を介して導入すると、チャンバ１２の底部側への好ましくない堆積が防止される。該１つ以上のプロセスガスは、ガス出口開口４６を介して内部容積２４を出て、リング空間４４内に貯留することができ、その後、ガス出口ポート３０を介して送り出すことができる。
【００１９】
[0025]図２について説明すると、昇降装置１８は、昇降ピン４８のセットと、ピンエレベータ５０と、サセプタエレベータ５２とを含む。ピンエレベータ５０及びサセプタエレベータ５２は、装置開口３４を通って内部容積２４内に延びる管状部材である。サセプタエレベータ５２は、その大部分がピンエレベータ５０内に配設されている。サセプタエレベータ５２の一部は、ピンエレベータ５０の上端部から出て延びている。サセプタ１６は、サセプタエレベータ５２の上端部に取付けられている。該サセプタは、（図１及び図２に輪郭で示されている）基板７９を支持するのに用いられる。サセプタエレベータ５２の垂直方向の動きは、サセプタ１６の垂直方向の動きを引き起こす。
【００２０】
[0026]ピン４８は、サセプタ１６内の開口（図示せず）を通って延びている。各ピン４８は、その上端部にヘッド５６を有する。ピンエレベータ５０は、ピン４８の下端部に係合する。ピンエレベータ５０の垂直方向の動きは、ピン４８のチャンバ１２に対する垂直方向の動きを引き起こす。また、ピン４８は、サセプタ１６が静止していると仮定すると、サセプタ１６に対して動く。
【００２１】
[0027]再び図１について説明すると、ガス供給装置１４は、ガスバンク６０とガス混合マニホルド６２とを含む。ガス供給装置１４はさらに、プロセッサ／コントローラ６４及び記憶装置６６に結合されている。ガスバンク６０は、多くの異なるガス源を有する。これらの異なるガス源は、シリコン含有ガス源、キャリア／希釈ガス源及び任意のドーパントガス源を含むことができる。一実施形態において、該シリコン含有ガス源は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）及びこれらの組合せを含む。一実施形態において、該ガス源は、窒素ガス（Ｎ２）、ジシラン（Ｓｉ２Ｈ６）ガス、およびホスフィン（ＰＨ３）等の任意のドーパントソースガスを含む。いくつかの実施形態においては、ヘリウム（Ｈｅ）ガス、水素（Ｈ２）ガス、窒素（Ｎ２）ガス、キセノン（Ｘｅ）ガス及びアルゴン（Ａｒ）ガス等の他のキャリア／希釈ガスを該ガス源に含めることができる。アルシン（ＡｓＨ３）、トリメチルボロン（ＴＭＢ（または、Ｂ（ＣＨ３）３））、ジボラン（Ｂ２Ｈ６）、ＢＦ３、Ｂ（Ｃ２Ｈ５）３、および同様の化合物等の他のドーパントガス源。該ガス源の各々は、それぞれのバルブ（図示せず）を介してガス混合マニホルド６２に接続される。ガス混合マニホルド６２は、第１のガス入口ポート２６に接続される。いくつかの実施形態においては、Ｎ２ガス等の不活性ガスもバルブ（図示せず）を介して第２のガス入口ポート２８に接続される。
【００２２】
[0028]いくつかの実施形態において、プロセッサ／コントローラ６４は、ガスバンク６０の動作を制御する。プロセッサ／コントローラ６４は、ガスが、それを通ってガスバンク６０を出て、チャンバ１２に入ることができるバルブに接続される。プロセッサ／コントローラ６４は、それぞれのガス源からいずれかのガス混合マニホルド６２または第２のガス入口ポート２８への流れを開閉するために、各バルブを独立して作動させることができる。記憶装置６６は、プロセッサ／コントローラ６４に接続される。記憶装置６６に格納された、およびプロセッサ／コントローラ６４によって読出されるプログラムまたは命令のセットは、ガスバンク６０の動作を制御するのに用いることができる。このように、該バルブは、記憶装置６６に格納された命令に従って開閉することができる。
【００２３】
[0029]いくつかの実施形態において、プロセッサ／コントローラ６４は、半導体処理システム１０の動作も制御する。例えば、プロセッサ／コントローラ６４は、記憶装置６６に格納されているプログラムを実行し、該プログラムはさらに、プロセス温度（例えば、５５０℃〜７４０℃）、プロセス圧力（例えば、３０〜３５０トール）及び基板のチャンバ１２に対する基板のロードおよびアンロードを制御する。一実施形態において、該プログラムは、希釈されたドーパントソースガス及びジシランガスに対する流量比を制御する。
【００２４】
[0030]図２を参照すると、使用時に、基板７９は、移送ブレード７０に配設され、その後、スリットバルブ開口３２を介してチャンバ１２の内部容積２４の移送ブレード７０上に運ばれる。基板７９は、ロボットアセンブリを用いてチャンバ１２内に挿入することができる。
【００２５】
[0031]基板（例えば、基板７９）を装填するために、ピンエレベータ５０は、ヘッド５６が、該基板の下面に接触して、該基板をブレード７０から離して持ち上げるように上昇させられる。移送ブレード７０は、その後、スリットバルブ開口３２を介して取り除かれる。サセプタ１６は、このプロセス全体を通して静止したままである。ピンエレベータ５０を静止させた状態で、サセプタエレベータ５２が上昇される。サセプタエレベータ５２の上昇は、サセプタ１６の垂直上方方向への動きを引き起こし、同時に、ピン４８は、サセプタ１６の開口に沿ってスライドする。サセプタ１６は、サセプタ１６の上面が、該基板の下面に接触するまで上昇される。その後、サセプタ１６は、該基板の上面が、ガス散布プレート３８から所要距離になるまで、さらに上昇される。いくつかの実施形態において、該基板の上面は、ガス散布プレート３８から約１４ｍｍの距離にある。
【００２６】
[0032]いくつかの実施形態においては、サセプタ１６内に配設された抵抗型ヒータ７６（図２参照）に電流が供給される。いくつかの実施形態において、サセプタ１６は、セラミック、グラファイト、アルミニウムまたは他の適切な材料、好ましくはセラミックから形成することができる。該電流は、抵抗型ヒータ７６を加熱し、その熱は、抵抗型ヒータ７６からサセプタ１６を通って基板に伝導する。一実施形態においては、熱電対７８（図２参照）がサセプタ１６内に配設され、該熱電対は、サセプタ１６の温度、および該基板の温度を間接的に制御するための温度フィードバックを実行できる。いくつかの実施形態において、該基板の温度は、サセプタ１６で測定される温度よりも約２０℃低い。
【００２７】
[0033]いくつかの実施形態において、チャンバ１２は、反応空間４７を有する。反応空間４７は、散布プレート３８とサセプタ１６の間の領域である。いくつかの実施形態において、反応空間４７は、約７５０ｃｍ３の容積を有し、これは、該散布プレートの面積に、散布プレート３８とサセプタ１６の間の距離を掛けたものである。いくつかの実施形態においては、チャンバ１２は、約５〜７リットルの容積２４を有する。
【００２８】
[0034]図３は、本明細書に記載されているいくつかによる堆積プロセスのプロセスフロー図を描いたものである。プロセス３００は、他のメーカーからのものを含む他のツール上でも実行することができることが意図されている。図４Ａ〜図４Ｆは、本発明のいくつかの実施形態による基板構造の概略断面図を描いたものである。
【００２９】
[0035]方法３００は、ステップ３０２において、基板７９を、以下に説明するシステム６００に統合することのできる処理チャンバ１２等の処理チャンバに供給することによって始まる。基板７９は、その上で膜処理が実行される任意の基板または材料面を指す。例えば、基板７９は、結晶質シリコン（例えば、Ｓｉ＜１００＞またはＳｉ＜１１１＞）、シリコン酸化物、歪シリコン、シリコンゲルマニウム、ドープされたまたは無ドープの多結晶シリコン、ドープされたまたは無ドープのシリコンウェーハ及びパターン化されたまたはパターン化されていないウェーハ、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）、炭素ドープシリコン酸化物、窒化シリコン、ドープされたシリコン、ゲルマニウム、ガリウムヒ素、ガラス、サファイアまたは他の適切な被加工物等の材料とすることができる。基板７９は、口径２００ｍｍ、３００ｍｍ、４５０ｍｍ等のウェーハおよび矩形または正方形パネル等の様々な寸法を有することができる。特に断りのない限り、本明細書に記載されている実施形態及び実施例は、直径２００ｍｍ、３００ｍｍまたは４５０ｍｍの基板上で実施される。いくつかの実施形態において、基板７９は、不揮発性フラッシュメモリデバイスに適している可能性のある高ｋ材料を含む、上に配置されたインターポリ（ｉｎｔｅｒ−ｐｏｌｙ）誘電体膜積層体を含むことができる。
【００３０】
[0036]ステップ３０４においては、酸化物層が基板７９上に堆積される。基板７９上に堆積された該誘電体膜積層体は、基板７９上に配置されたゲート酸化物層４０４を含む。ゲート酸化物層４０４は、任意の適切なプロセスによって堆積することができる。いくつかの実施形態において、ゲート酸化物層４０４は、トンネル誘電体として機能する。いくつかの実施形態において、ゲート酸化物層４０４は、二酸化ケイ素、酸窒化シリコン（ＳｉＯＮ）、窒化酸化物またはこれらの組合せを備える。ゲート酸化物層４０４は、一般的に、約５Å〜約３０Å、好ましくは、約１０Å〜約２５Å、およびより好ましくは、約１５Å〜約２０Åの膜厚で堆積される。
【００３１】
[0037]基板７９を処理チャンバ１２内に移送する前に、基板７９を洗浄するために、前洗浄プロセスを実行してもよい。該前洗浄プロセスは、基板７９の表面に露出している化合物を、官能基に終端させるように構成される。基板７９の表面に付着および／または形成された官能基は、ヒドロキシル基（ＯＨ）、アルコキシル基（ＯＲ、ただし、Ｒ＝Ｍｅ、Ｅｔ、ＰｒまたはＢｕ）、ハロキシル（ＯＸ、ただし、Ｘ＝Ｆ、Ｃｌ、ＢｒまたはＩ）、ハロゲン化物（Ｆ、Ｃｌ、ＢｒまたはＩ）、酸素ラジカル及びアミノ（ＮＲまたはＮＲ２、ただし、Ｒ＝Ｈ、Ｍｅ、Ｅｔ、ＰｒまたはＢｕ）を含む。該前洗浄プロセスは、ＮＨ３、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、Ｈ２Ｏ、ＨＦ、ＨＣＬ、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、Ｈ２、原子水素、原子窒素、原子酸素、アルコール、アミン、これらのプラズマ、アミンの誘導体またはこれらの組合せ等の試薬に基板７９の表面を曝すことができる。これらの官能基は、基板７９の表面に付着する入来する化学前駆物質のための塩基を提供することができる。いくつかの実施形態において、該前洗浄プロセスは、基板７９の表面を薬剤に約１秒〜約２分の間、曝すことができる。いくつかの実施形態においては、この曝露期間は、約５秒〜約６０秒とすることができる。また、前洗浄プロセスは、基板７９の表面を、ＲＣＡ溶液（ＳＣ１／ＳＣ２）、ＨＦラスト溶液、過酸化物溶液、酸性溶液、塩基性溶液、これらのプラズマ、これらの誘導体またはこれらの組合せに曝すことを含む。有用な前洗浄プロセスは、同一出願人による米国特許第６，８５８，５４７号及びＵＳ  ２００３−０２３２５０７として公開され、２００２年１１月２１日に出願された“Ｓｕｒｆａｃｅ  Ｐｒｅ−Ｔｒｅａｔｍｅｎｔ  ｆｏｒ  Ｅｎｈａｎｃｅｍｅｎｔ  ｏｆ  Ｎｕｃｌｅａｔｉｏｎ  ｏｆ  Ｈｉｇｈ  Ｄｉｅｌｅｃｔｒｉｃ  Ｃｏｎｓｔａｎｔ  Ｍａｔｅｒｉａｌｓ”というタイトルの同時係属の米国特許出願第１０／３０２，７５２号に記載されており、これらの明細書全体は共に本明細書に組み込まれる。
【００３２】
[0038]基板表面を洗浄するために、湿式洗浄プロセスが実行されるいくつかの実施形態において、該湿式洗浄プロセスは、Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＴＥＭＰＥＳＴ（商標）湿式洗浄システムで実行することができる。別法として、基板７９は、ＷＶＧシステムから得られる水蒸気に約１５秒間、曝すことができる。
【００３３】
[0039]いくつかの実施形態においては、チャンバ１２を平衡させるための操作において、窒素（Ｎ２）ガス等の不活性ガスがチャンバ１２に導入される。Ｎ２ガスは、入口ポート２６及び２８を介して導入される。Ｎ２ガスは、いくつかの実施形態においては、約６０００立方センチメートル／分（ｓｃｃｍ）の流量でガス入口ポート２６を介してチャンバ１２の上部に導入される。Ｎ２ガスは、いくつかの実施形態においては、約２０００ｓｃｃｍの流量で、ガス入口ポート２８を介してチャンバ１２の底部に導入される。いくつかの実施形態において、入口ポート２６及び２８を介して流されるＮ２ガスの場合の流量は、約２０００ｓｃｃｍ〜約１０，０００ｓｃｃｍとすることができる。
【００３４】
[0040]ステップ３０６において、第１のシリコン含有層４０６が基板７９上に堆積される。第１のシリコン層４０６は、柱状多結晶シリコン、「ＭＣＧ」多結晶シリコン、多結晶シリコンゲルマニウム、非晶質シリコン、非晶質シリコンゲルマニウム及びこれらの組合せを備える群から選択することができる。第１のシリコン含有層４０６は、一般的に、約２００Å〜約３０００Å、好ましくは、約５００Å〜約２０００Å、およびより好ましくは、約１０００Å〜約１５００Åの膜厚で堆積される。
【００３５】
[0041]いくつかの実施形態において、第１のシリコン含有層４０６は、柱状多結晶シリコン膜である。柱状多結晶シリコン膜は、大きな柱状粒子を有する多結晶シリコン膜である。該粒子は、少なくとも２：１、および好ましくは、少なくとも４：１の垂直方向寸法と水平方向寸法の比を有する。該柱状膜の結晶方位は、＜２２０＞方向によって決定付けられている。該柱状粒子の平均粒径は、水平方向において約２００〜７００Åである。該柱状膜の長い柱状粒界は、一般的に、該基板の表面に垂直である。
【００３６】
[0042]柱状粒子シリコン膜は、限定するものではないが、シラン等のシリコンソースガス及び希釈ガスを備えるプロセスガス混合物をチャンバ１２内に供給し、圧力を１５０〜３５０トールに、およびヒータ温度を７００〜７４０℃に維持することによって形成することができる。柱状粒子シリコン膜は、第２のプロセスガス混合物の希釈ガス中に含まれるＨ２の量（容積百分率）を制御することによって実現することができる。適切な柱状粒子シリコン膜は、堆積チャンバ１２内に、シリコンソースガス及び希釈ガスを備えるプロセスガス混合物を流入させることによって形成することができ、この場合、該希釈ガスは、不活性ガス（例えば、Ｎ２、Ａｒ及びＨｅ）と水素ガス（Ｈ２）とを備え、Ｈ２は、容量で８％未満の該希釈ガス混合物を、およびより好ましくは、容量で５％未満の該希釈ガスを備える。本発明のいくつかの実施形態において、該柱状粒子シリコン膜は、シリコンソースガスのみからなるプロセスガス混合物と、不活性ガスのみからなりＨ２を含まない希釈ガスとで形成される。柱状粒子を有する多結晶シリコン膜は、５０〜１５０ｓｃｃｍのシラン（ＳｉＨ４）と、容積で５％未満、例えば、容積で１〜５％のＨ２を備える１０〜３０ｓｌｍの希釈ガスとを備えるプロセスガス混合物と、不活性ガスとを流すと共に、チャンバ１２内の圧力を、１５０〜３５０トールに維持し、かつサセプタ１６の温度を７００〜７４０℃に維持することによって形成することができる。
【００３７】
[0043]いくつかの実施形態において、第１のシリコン含有層４０６は、「ＭＣＧ」多結晶シリコン膜である。「ＭＣＧ」多結晶シリコンは、柱状粒子構造とは対照的に、小さくかつ乱雑な粒界構造を有する多結晶シリコン膜である。「ＭＣＧ」多結晶シリコン膜は、５０〜５００Åの平均粒径を有し、および水平方向とほぼ同じ垂直方向寸法を有する。「ＭＣＧ」多結晶シリコン膜は、＜１１１＞方向によって決定付けられている結晶方位を有する。「ＭＣＧ」多結晶シリコン膜の乱雑な粒子及び粒界は、該膜内でのドーパント拡散を大幅に低減または鈍化させる。従って、「ＭＣＧ」多結晶シリコン膜は、ゲート酸化膜等の下にある膜へのドーパント拡散を防ぐのに用いることができる。
【００３８】
[0044]「ＭＣＧ」多結晶シリコンは、シリコンソースガスを備えるプロセスガス混合物と、Ｈ２を備える希釈ガス混合物とを供給することによって形成することができ、また、不活性ガスが、チャンバ１２内に送り込まれて、乱雑な粒子多結晶シリコン膜が基板７９上に堆積される。本明細書に記載された好ましい実施形態においては、該シリコンソースガスは、シラン（ＳｉＨ４）であるが、ジシラン（Ｓｉ２Ｈ６）等の他のシリコンソースガスとすることもできる。本明細書に記載されている好ましい実施形態によれば、５０〜１５０ｓｃｃｍの、好ましくは７０〜１００ｓｃｃｍのシラン（ＳｉＨ４）が、温度及び圧力安定化ステップ中に既に流されて安定化された希釈ガス混合物に添加される。このようにして、乱雑な粒子多結晶シリコンの堆積中に、５０〜１５０ｓｃｃｍのシラン（ＳｉＨ４）と、Ｈ２を備える１０〜３０ｓｌｍの希釈ガス混合物と、不活性ガスとを備えるプロセスガス混合物が該チャンバ内に送り込まれ、同時に、チャンバ１２内の圧力が、１５０〜３５０トールに維持され、およびサセプタ１６の温度が７００〜７４０℃に維持される。（ＬＰＣＶＤチャンバ１２内では、基板またはウェーハ７９の温度は、典型的には、サセプタ１６の測定温度よりも２０〜３０℃低いことを正しく認識すべきである。）本明細書に記載された好ましい実施形態においては、該シリコンソースガスは、該希釈ガス混合物の第１の成分（上部成分）に添加され、入口ポート２６を介してチャンバ１２内に流れる。「ＭＣＧ」多結晶シリコン膜を堆積する方法は、２００４年４月２７日に発行された“ＭＥＴＨＯＤ  ＯＦ  ＣＯＮＴＲＯＬＬＩＮＧ  ＴＨＥ  ＣＲＹＳＴＡＬ  ＳＴＲＵＣＴＵＲＥ  ＯＦ  ＰＯＬＹＣＲＹＳＴＡＬＬＩＮＥ  ＳＩＬＩＣＯＮ”というタイトルの同一出願人による米国特許第６，７２６，９５５号明細書に記載されており、上記明細書は、本明細書に抵触しない範囲で組み込まれる。
【００３９】
[0045]いくつかの実施形態において、該第１のシリコン含有層４０６は、非晶質シリコン膜である。非晶質シリコンは、３０トール〜３５０トールのプロセス圧力および５００℃〜６５０℃のプロセス温度の下で形成することができる。シランまたはジシランガス等のシリコンソースガスと不活性ガスとを備えるプロセスガス混合物は、非晶質シリコン層を形成するのに用いられる。いくつかの実施形態において、該シリコンソースガスは、純粋であり（希釈されていない）、２０ｓｃｃｍ〜２００ｓｃｃｍの相対流量で、および理想的には、６０ｓｃｃｍでチャンバ１２内に導入される。該シリコンソースガスの流量は、チャンバ１２のサイズによって変えることができる。いくつかの実施形態において、該シリコンソースガスの流量は、５〜７リットルの容積を有する内部容積２４と、約７５０ｃｍ３の反応空間４７とを有するチャンバ１２に対して選択される。加えて、該シリコンソースガスの相対流量は、該膜の所望の厚さにより、変えることができる。一般的に、該シリコンソースガスの相対流量は、薄い膜よりも厚い膜の場合の方が高い。
【００４０】
[0046]いくつかの実施形態において、該第１のシリコン含有層４０６は、シリコンゲルマニウム合金膜である。シリコンゲルマニウム合金膜（ＳｉＧｅ）は、例えば、ジシランを備えるシリコンソースガスと、非晶質シリコン膜または多結晶シリコン膜のいずれかを堆積するのに利用される同じ温度で、ゲルマン（ＧｅＨ４）を備えるゲルマニウムソースガスとを用いて形成することができる。５００〜１０００Åの厚さを有するシリコンゲルマニウム膜を形成することができる。一実施形態において、１：１以下のシリコン対ゲルマニウムの比（Ｇｅ：Ｓｉ）を有する合金を形成することができる。Ｇｅ：Ｓｉの比は、上記ゲート電極の機能を設定するのに用いることができる。
【００４１】
[0047]随意的に、ステップ３０８において、第１のシリコン含有層４０６がドープされる。第１のシリコン含有層４０６は、イン・シトゥードーピングプロセスまたはイオン注入プロセスのいずれかによってドープすることができる。
【００４２】
[0048]いくつかの実施形態においては、第１のシリコン層４０６をイン・シトゥードープするために、ドーパントガス混合物が、該チャンバの上方部に供給される。一つの例示的な実施形態においては、該ドーパントガス混合物は、水素（Ｈ２）または別の希釈剤で希釈され、かつ最大約３ｓｃｃｍの純粋なホスフィン流量を供給できるように生成されたホスフィン（ＰＨ３）である。いくつかの実施形態において、該ドーパントガス混合物は、水素（Ｈ２）、または、最大約３ｓｃｃｍの純粋なジボラン流量を伴う別の希釈剤で希釈されたジボラン（Ｂ２Ｈ６）である。いくつかの実施形態において、該ドーパントガス混合物は、水素（Ｈ２）、または、最大約３ｓｃｃｍの純粋なアルシン流量を伴う別の希釈剤で希釈されたアルシン（ＡｓＨ３）である。上述した条件は、最大で約１０２１原子／立方センチメートルのドーパント濃度を有するドープされた多結晶または非晶質シリコン膜を生じることが可能である。典型的には、このドーパント濃度は、約２×１０１９〜約５×１０２０原子／立方センチメートルである。
【００４３】
[0049]いくつかの実施形態において、シリコン含有層４０６は、イオン注入を用いてドープすることができる。シリコン含有層４０６はさらに、基板７９上に全面的に（すなわち、パターニングの前に）または例えば、相互配線または電極へのパターニングの後にドープすることができる。ＭＯＳトランジスタを形成する場合は、周知のフォトリソグラフィ及びエッチング技術によってパターン化された後に、シリコン含有層４０６にイオン注入することが好ましい。このように、イオン注入工程は、基板７９をカウンタードープして、ソース／ドレイン領域を形成するのに用いられる。該注入は、該ゲート電極をドープして、それによって抵抗率を低減するのにも用いることができる。任意のドーピング工程３０８に続いて、基板７９は、例えば、急速加熱アニーリング、スパイクアニーリング、ミリセカンドアニーリングまたは他のアニーリングプロセス等の熱アニーリングプロセスに曝すことができる。
【００４４】
[0050]シリコン以外の原子の多結晶シリコン構造へのイオン注入は、該シリコン結晶格子内の原子間の平均間隔を変えることになる。このことは、注入した原子のサイズにより、該膜を膨張または収縮させ、それにより、該多結晶シリコンを囲む材料中に応力を引き起こす。該ゲート電極の場合、非シリコン原子の該ゲート電極の多結晶シリコン中への注入は、下にあるトランジスタチャネル内に応力を引き起こすこととなる。例えば、ゲルマニウム、アンチモン、キセノンまたはインジウム等のシリコンよりも大きな原子の多結晶シリコンへの注入は、該結晶格子内の原子の平均間隔を増加させることとなる。炭素等のシリコンよりも小さい原子の注入は、該結晶格子内の原子の平均間隔を減少させることとなる。これらの非シリコン原子は、最終的な応力に影響を及ぼす粒子成長の速度も変える。
【００４５】
[0051]ステップ３１０において、第２のシリコン含有層４０８が基板７９上に堆積される。第２のシリコン含有層４０８は、柱状多結晶シリコン、「ＭＣＧ」多結晶シリコン、多結晶シリコンゲルマニウム、非晶質シリコン、非晶質シリコンゲルマニウム及びこれらの組合せを備える群から選択することができる。第２のシリコン含有層４０８は、一般的に、約２００Å〜約３０００Å、好ましくは、約５００Å〜約２０００Å、およびより好ましくは、約１０００Å〜約１５００Åの膜厚で堆積される。第２のシリコン含有層４０８は、上述した技術を用いて堆積することができる。
【００４６】
[0052]場合により、ステップ３１２において、第２のシリコン含有層４０８がドープされる。第２のシリコン含有層４０８は、上述したイン・シトゥードーピングプロセスまたはイオン注入プロセスのいずれかによってドープすることができる。任意のドーピング工程３１２に続いて、基板７９は、例えば、急速加熱アニーリング、スパイクアニーリング、ミリセカンドアニーリングまたは他の熱アニーリングプロセス等の熱アニーリングプロセスに曝すことができる。
【００４７】
[0053]場合により、ステップ３１４において、第３のシリコン含有層４１０が該基板上に堆積される。第３のシリコン含有層４１０は、柱状多結晶シリコン、「ＭＣＧ」多結晶シリコン、多結晶シリコンゲルマニウム、非晶質シリコン、非晶質シリコンゲルマニウム及びこれらの組合せを備える群から選択することができる。第３のシリコン含有層４１０は、一般的に、約２００Å〜約３０００Å、好ましくは、約５００Å〜約２０００Å、およびより好ましくは、約１０００Å〜約１５００Åの膜厚で堆積される。第３のシリコン含有層４１０は、上述した技術を用いて堆積することができる。
【００４８】
[0054]場合により、ステップ３１６において、第３のシリコン含有層４１０がドープされる。第３のシリコン含有層４１０は、上述したイン・シトゥードーピングプロセスまたはイオン注入プロセスのいずれかによってドープすることができる。任意のドーピング工程３１６に続いて、基板７９は、例えば、急速加熱アニーリング、スパイクアニーリング、ミリセカンドアニーリングまたは他の熱アニーリングプロセス等の熱アニーリングプロセスに曝すことができる。
【００４９】
[0055]場合により、ステップ３１８において、第４のシリコン含有層４１２が該基板上に堆積される。第４のシリコン含有層４１２は、柱状多結晶シリコン、「ＭＣＧ」多結晶シリコン、多結晶シリコンゲルマニウム、非晶質シリコン、非晶質シリコンゲルマニウム及びこれらの組合せを備える群から選択することができる。第４のシリコン含有層４１２は、一般的に、約２００Å〜約３０００Å、好ましくは、約５００Å〜約２０００Å、およびより好ましくは、約１０００Å〜約１５００Åの膜厚で堆積される。第４のシリコン含有層４１２は、上述した技術を用いて堆積することができる。
【００５０】
[0056]場合により、ステップ３２０において、第４のシリコン含有層４１２がドープされる。第４のシリコン含有層４１２は、上述したイン・シトゥードーピングプロセスまたはイオン注入プロセスのいずれかによってドープすることができる。任意のドーピング工程３２０に続いて、基板７９は、例えば、急速加熱アニーリング、スパイクアニーリング、ミリセカンドアニーリングまたは他の熱アニーリングプロセス等の熱アニーリングプロセスに曝すことができる。いくつかの実施形態においては、基板７９は、全てのシリコン含有層が堆積された後にアニールしてもよい。
【００５１】
[0057]好ましい２層型の実施形態においては、第１のシリコン含有層４０６は非晶質シリコン含有膜であり、第２のシリコン含有層４０８は柱状多結晶膜である。
【００５２】
[0058]別の好ましい２層型の実施形態においては、第１のシリコン含有層４０６は非晶質シリコン層であり、第２のシリコン含有層４０８は「ＭＣＧ」多結晶膜である。
【００５３】
[0059]トランジスタにおける応力を調節する多層膜及びドーピング技術の使用は、ＣＭＯＳトランジスタ製造のためのプロセスフローに統合することができる。例えば、イオン注入を含む応力を、ＮＭＯＳ及びＰＭＯＳの両方における膜を修正するのに用いることができるいくつかの方法がある。いくつかの実施形態において、１つ以上の同じ種類の非シリコン原子が、ＮＭＯＳ及びＰＭＯＳに注入され、該膜の最終的な応力は、両方の種類のトランジスタに対して独立して調節されて、性能が改善される。いくつかの実施形態においては、１つ以上の非シリコン原子が、ＮＭＯＳ及びＰＭＯＳの両方に注入され、該多結晶シリコン粒子構造は、最終的な応力を、ＮＭＯＳ及びＰＭＯＳに対して異ならせる。
【００５４】
[0060]いくつかの実施形態において、ＮＭＯＳ及びＰＭＯＳには、それぞれ異なる非シリコン原子が注入される。例えば、ＮＭＯＳの場合の多結晶シリコンゲート電極は、Ｎ型ドーパントでドープされ、この間、隣接するＰＭＯＳは、Ｎ型ドーパントがＰＭＯＳ多結晶シリコンに到達しないようにマスクされる。これに応じて、非シリコン原子は、Ｐ型ドーパントが注入され、ＮＭＯＳ多結晶シリコンゲート電極がマスクされる直前、間または直後に、ＰＭＯＰＭＯＳ多結晶シリコンゲート電極に注入することができる。
【００５５】
[0061]図５は、本発明のいくつかの実施形態による電界効果トランジスタの概略的な断面図を描いたものである。基板５０２は、上に配置された少なくとも１つの部分的に形成された半導体デバイス５００を有する。基板５０２上に形成された各半導体デバイス５００を分離するために、シャロートレンチアイソレーション（ＳＴＩ）５０４がある。図５には、１つのデバイス５００と２つのＳＴＩ５０４が示されている。多結晶シリコンゲート電極５１０は、上述した技術を用いて、基板５０２上に配置されたゲート誘電体層５１４上に形成されている。ソース領域５０８及びドレイン領域５０６は、イオン注入によって、基板５０２のゲート誘電体５１４に隣接して形成されている。
【００５６】
[0062]図６は、本発明の実際のいくつかの実施形態に用いられる種類の例示的な統合半導体処理システム６００の概略平面図を描いたものである。統合システム６００の例は、ＰＲＯＤＵＣＥＲ（登録商標）、ＣＥＮＴＵＲＡ（登録商標）及びＥＮＤＵＲＡ（登録商標）統合ツールを含み、これらは全て、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能である。本明細書に記載されている方法は、他の製造業者から入手可能なツールを含む、必須のプロセスチャンバが結合されている他のツールにおいても実施することができることが意図されている。
【００５７】
[0063]ツール６００は、真空気密処理プラットフォーム６０１と、ファクトリーインタフェース６０４と、システムコントローラ６０２とを含む。プラットフォーム６０１は、複数の処理チャンバ６１４Ａ〜６１４Ｄ及びロードロックチャンバ６０６Ａ、６０６Ｂを備え、これらは真空基板移送チャンバ６０３に結合されている。ファクトリーインタフェース６０４は、ロードロックチャンバ６０６Ａ、６０６Ｂによって移送チャンバ６０３に結合されている。ツール６００は、真空気密処理プラットフォーム６０１と、ファクトリーインタフェース６０４と、システムコントローラ６０２とを含む。プラットフォーム６０１は、プラットフォーム６０１は、複数の処理チャンバ６１４Ａ〜６１４Ｄ及びロードロックチャンバ６０６Ａ、６０６Ｂを備え、これらは真空基板移送チャンバ６０３に結合されている。ファクトリーインタフェース６０４は、ロードロックチャンバ６０６Ａ、６０６Ｂによって移送チャンバ６０３に結合されている。
【００５８】
[0064]いくつかの実施形態において、ファクトリーインタフェース６０４は、基板の移送を容易にするために、少なくとも１つのドッキングステーション６０７と、少なくとも１つのファクトリーインタフェースロボット６３８とを備える。ドッキングステーション６０７は、１つ以上のＦＯＵＰ（ｆｒｏｎｔ  ｏｐｅｎｉｎｇ  ｕｎｉｆｉｅｄ  ｐｏｄ）を受け容れるように構成されている。図１の実施形態には、４つのＦＯＵＰ６０５Ａ〜６０５Ｄが示されている。ファクトリーインタフェースロボット６３８は、ロードロックチャンバ６０６Ａ〜６０６Ｂを介して処理するために、ファクトリーインタフェース６０４から処理プラットフォーム６０１へ基板を移送するように構成されている。
【００５９】
[0065]ロードロックチャンバ６０６Ａ、６０６Ｂの各々は、ファクトリーインタフェース６０４に結合された第１のポートと、移送チャンバ６０３に結合された第２のポートとを有する。ロードロックチャンバ６０６Ａ、６０６Ｂは、圧力制御システム（図示せず）に結合され、圧力制御システムは移送チャンバ６０３の真空環境と、ファクトリーインタフェース６０４の実質的な周囲（例えば、大気）環境の間の基板の通過を容易にするために、チャンバ６０６Ａ、６０６Ｂをポンプダウンし、かつ排気を行う。
【００６０】
[0066]移送チャンバ６０３は、中に配置された真空ロボット６１３を有する。真空ロボット６１３は、ロードロックチャンバ６０６Ａ、６０６Ｂと、処理チャンバ６１４Ａ〜６１４Ｄとの間の基板６２１の移送を可能にする。いくつかの実施形態において、移送チャンバ６０３は、該基板を冷却するのを容易にすると共に、ツール６００内の基板を移送するために中に作られた冷却ステーションを含むことができる。
【００６１】
[0067]いくつかの実施形態において、移送チャンバ６０３に結合された該処理チャンバは、化学気相堆積（ＣＶＤ）チャンバ６１４Ａ、６１４Ｂと、デカップルド−プラズマ窒化（ＤＰＮ）チャンバ６１４Ｃと、急速加熱処理（ＲＴＰ）チャンバ６１４Ｄとを含むことができる。ＣＶＤチャンバ６１４Ａ、６１４Ｂは、熱ＣＶＤ（Ｔｈｅｒｍａｌ−ＣＶＤ）プロセス、低圧ＣＶＤ（ＬＰＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、準常圧ＣＶＤ（ＳＡＣＶＤ）等の異なる種類のＣＶＤチャンバを含むことができる。別法として、少なくとも１つのＡＬＤ、ＣＶＤ、ＰＶＤ、ＤＰＮまたはＲＴＰチャンバを含む異なる処理チャンバを、プロセス要件に従って、統合ツール６００に置換え可能に組み込んでもよい。適切なＡＬＤ、ＣＶＤ、ＰＶＤ、ＤＰＮ、ＲＴＰ及びＭＯＣＶＤ処理チャンバは、いくつかあるメーカーの中でも特にＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能である。
【００６２】
[0068]いくつかの実施形態においては、任意のサービスチャンバ（符号６１６Ａ、６１６Ｂとして示す）を移送チャンバ６０３に結合してもよい。サービスチャンバ６１４Ａ、６１４Ｂは、ガス抜き、方向付け、前洗浄プロセス、冷却等の他の適切なプロセスを実行するように構成することができる。
【００６３】
[0069]システムコントローラ６０２は、統合処理ツール６００に結合されている。システムコントローラ６０２は、ツール６００のプロセスチャンバ６１４Ａ〜６１４Ｄの直接制御を用いて、または別法として、プロセスチャンバ６１４Ａ〜６１４Ｄ及びツール６００に付随するコンピュータ（または、コントローラ）を制御することにより、ツール６００の動作を制御する。動作中、システムコントローラ６０２は、それぞれのチャンバ及びシステムからのデータ収集及びフィードバックが、ツール６００のパフォーマンスを最適化することを可能にする。
【００６４】
[0070]上記の説明は、本発明の実施形態に注力しているが、本発明の他のおよび追加的な実施形態も、本発明の基本的な範囲から逸脱することなく考え出すことができ、また、本発明の範囲は、以下の特許請求の範囲によって決まる。
【図面の簡単な説明】
【００６５】
【図１】例示的な半導体処理システムの側断面の説明図を描いたものである。
【図２】例示的なチャンバ及びチャンバの内部コンポーネントの拡大図を描いたものである。
【図３】本明細書に記載されている実施形態による堆積プロセスのプロセスフロー図を描いたものである。
【図４Ａ】本明細書に記載されている実施形態による基板構造の概略断面図を描いたものである。
【図４Ｂ】本明細書に記載されている実施形態による基板構造の概略断面図を描いたものである。
【図４Ｃ】本明細書に記載されている実施形態による基板構造の概略断面図を描いたものである。
【図４Ｄ】本明細書に記載されている実施形態による基板構造の概略断面図を描いたものである。
【図４Ｅ】本明細書に記載されている実施形態による基板構造の概略断面図を描いたものである。
【図４Ｆ】本明細書に記載されている実施形態による基板構造の概略断面図を描いたものである。
【図５】本明細書に記載されているいくつかの実施形態による電界効果トランジスタの概略断面図を描いたものである。
【図６】本明細書に記載されているいくつかの実施形態を実施するのに用いられる種類の例示的な統合半導体処理システム（例えば、クラスタツール）の概略平面図を描いたものである。
【符号の説明】
【００６６】
１０…半導体処理システム、１２…低圧化学気相堆積チャンバ、１４…ガス供給装置、１６…サセプタ、１８…サセプタ昇降装置、２０…下方本体、２２…蓋、２４…内部容積、２６…第１のガス入口ポート、２８…第２のガス入口ポート、３０…ガス出口ポート、３２…スリットバルブ開口、３４…サセプタ昇降装置開口、３８…ガス散布プレート、４０…キャビティ、４２…ガス貯留リング、４４…リング空間、４６…ガス出口開口、４８…昇降ピン、５０…ピンエレベーと、５２…サセプタエレベータ、５６…ヘッド、６０…ガス源、６２…ガス混合マニホルド、６４…プロセッサ／コントローラ、７０…移送ブレード、７６…抵抗型ヒータ、７８…熱電対、７９…基板
【図１】
2009164569.tif 000003
【図２】
2009164569.tif 000004
【図３】
2009164569.tif 000005
【図４Ａ】
2009164569.tif 000006
【図４Ｂ】
2009164569.tif 000007
【図４Ｃ】
2009164569.tif 000008
【図４Ｄ】
2009164569.tif 000009
【図４Ｅ】
2009164569.tif 000010
【図４Ｆ】
2009164569.tif 000011
【図５】
2009164569.tif 000012
【図６】
2009164569.tif 000013
【外国語明細書】
2009164569000001.pdf