(57)【要約】【課題】画素電極の間隙に入射した漏れ光が画素電極の裏面や遮光膜の表面に対して小さい角度で入射した場合においても、従来よりも遮光性を向上させることが可能な液晶表示素子を提供する。【解決手段】半導体基板１、半導体基板１の上方に配置された遮光膜６、及び遮光膜６の上方に第１の間隙を有して配置された画素電極７を有する駆動基板３０と、駆動基板３０の上方に第２の間隙を有して配置され、画素電極７と対向する透明電極４２を有する透明基板４０と、第２の間隙に充填された液晶ＬＣと、を備え、第１の間隙には、所定の屈折率を有する第１の絶縁層４と、所定の屈折率とは異なる屈折率を有する第２の絶縁層２０とが、画素電極７及び遮光膜６の各表面に沿う方向に交互に配置されている構成とした。【選択図】図１
2009294287.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板、前記半導体基板の上方に配置された遮光膜、及び前記遮光膜の上方に第１の間隙を有して配置された画素電極を有する駆動基板と、
前記駆動基板の上方に第２の間隙を有して配置され、前記画素電極と対向する透明電極を有する透明基板と、
前記第２の間隙に充填された液晶と、
を備え、
前記第１の間隙には、第１の屈折率を有する第１の絶縁層と、前記第１の屈折率とは異なる第２の屈折率を有する第２の絶縁層とが、前記画素電極及び前記遮光膜の各表面に沿う方向に交互に配置されていることを特徴とする液晶表示素子。
【請求項２】
前記第１の絶縁層及び前記第２の絶縁層は、前記画素電極の中心を中心点として、同心円状に交互に配置されていることを特徴とする請求項１記載の液晶表示素子。
【請求項３】
前記第２の絶縁層は、前記第１の間隙に、ドット状に複数配置されていることを特徴とする請求項１記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から画素電極の間隙に入射した漏れ光の遮光性を改善した液晶表示素子、特に反射型の液晶表示素子に関する。
【背景技術】
【０００２】
画像を大画面で高精細に表示できるディスプレイとして、プロジェクタやプロジェクションテレビ等の投射型の液晶表示装置が普及している。
投射型の液晶表示装置に用いられる液晶表示素子には、入射した光を透過させて入射した側とは反対側に出射する透過型の液晶表示素子と、入射した光を反射させて入射した側に出射する反射型の液晶表示素子とがある。
反射型の液晶表示素子は、透過型の液晶表示素子に比べて、開口率を低下させずに高い解像度を実現する上で有利な素子である。
【０００３】
反射型の液晶表示素子は、主として、所定の間隙を有して対向配置された２つの基板とこの所定の間隙に充填された液晶とにより構成されている。
２つの基板のうち、一方の基板は、主として、マトリクス状に複数配置された反射型の画素電極と、液晶を駆動するための電界効果トランジスタ（ＦＥＴ）等の駆動素子と、を有している。
【０００４】
しかしながら、上述したような反射型の液晶表示素子では、画素電極で反射されずに画素電極の間隙に入射する光があり、この光は、画像に寄与しない漏れ光となる。そして、この漏れ光が駆動素子に入射すると、駆動素子を誤動作させる場合がある。
【０００５】
そこで、この漏れ光を遮光するための手段の一例が特許文献１に開示されている。
特許文献１に開示されている手段は、遮光膜上に互いに屈折率の異なる膜を順次成膜した積層構造を有する構成としたものである。
【特許文献１】特開２０００−１９３９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、特許文献１に開示されているような液晶表示素子の課題について、図９を用いて説明する。
図９は、従来の液晶表示素子の課題を説明するための模式的断面図である。なお、図９の（ａ），（ｂ）は、後述する図３の（ａ），（ｂ）にそれぞれ対応するものである。
【０００７】
図９に示すように、液晶表示素子１００は、主として、第１の遮光膜１０１と、その上方に配置された第２の遮光膜１０２と、その上方に配置された反射型の画素電極１０３と、を有している。
また、液晶表示素子１００は、第２の遮光膜１０２上に順次形成された、互いに屈折率の異なる第１の屈折率層１０５ａ及び第２の屈折率層１０５ｂを有する反射防止膜１０６を備えている。
【０００８】
図９（ａ）に示すように、外部から画素電極１０３の間隙に入射した漏れ光Ｌ１は、画素電極１０３と第２の遮光膜１０２との間を反射を繰り返しながら進行するため、反射防止膜１０６を繰り返し通過する。
反射の繰り返し回数が多いほど、漏れ光Ｌ１は、反射防止膜１０６に吸収されて減衰するため、漏れ光Ｌ１を反射防止膜１０６で遮光することができる。
【０００９】
しかしながら、図９（ｂ）に示すように、画素電極１０３の裏面や第２の遮光膜１０２の表面に対して小さい角度で入射した漏れ光Ｌ２は、反射の繰り返し回数が少ないため、漏れ光Ｌ２を反射防止膜１０６で十分減衰することが困難であり、その改善が望まれる。
【００１０】
そこで、本発明が解決しようとする課題は、画素電極の間隙に入射した漏れ光が、画素電極の裏面や遮光膜の表面に対して小さい角度で入射した場合においても、従来よりも遮光性を向上させることが可能な、液晶表示素子を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明は次の各液晶表示素子を提供する。
１）半導体基板（１）、前記半導体基板の上方に配置された遮光膜（６）、及び前記遮光膜の上方に第１の間隙を有して配置された画素電極（７）を有する駆動基板（３０）と、前記駆動基板の上方に第２の間隙を有して配置され、前記画素電極と対向する透明電極（４２）を有する透明基板（４０）と、前記第２の間隙に充填された液晶（ＬＣ）と、を備え、前記第１の間隙には、第１の屈折率を有する第１の絶縁層（４）と、前記第１の屈折率とは異なる第２の屈折率を有する第２の絶縁層（２０）とが、前記画素電極及び前記遮光膜の各表面に沿う方向に交互に配置されていることを特徴とする液晶表示素子（５０）。
２）前記第１の絶縁層及び前記第２の絶縁層は、前記画素電極の中心を中心点として、同心円状に交互に配置されていることを特徴とする１）記載の液晶表示素子。
３）前記第２の絶縁層は、前記第１の間隙に、ドット状に複数配置されていることを特徴とする１）記載の液晶表示素子。
【発明の効果】
【００１２】
本発明によれば、画素電極の間隙に入射した漏れ光が、画素電極の裏面や遮光膜の表面に対して小さい角度で入射した場合においても、従来よりも遮光性を向上させることが可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態を、好ましい実施例により図１〜図５を用いて説明する。
図１〜図５は、本発明に係る液晶表示素子の実施例を説明するための図である。
詳しくは、図１は、実施例の液晶表示素子５０の略１画素に相当する領域を示す模式的断面図であり、図２は、図１の画素電極７を透視して第１の絶縁層４と第２の絶縁層２０を見たときの透視平面図であり、実施例の液晶表示素子５０の略４画素に相当する領域を示すものである。図３は、図１の画素電極７の間隙に入射した漏れ光が遮光される様子をわかりやすく説明するための模式的断面図である。図４は、実施例の液晶表示素子５０の製造方法の一例を説明するための模式的断面図である。図５は、図１の液晶表示素子５０の駆動方法を説明するための回路図である。
【００１４】
＜実施例＞
まず、図１及び図２を用いて、実施例の液晶表示素子５０の構成について説明する。
【００１５】
図１に示すように、液晶表示素子５０は、主として、駆動基板３０と、この駆動基板３０と所定の間隙を有して対向配置された透明基板４０と、所定の間隙に充填された液晶ＬＣと、を有して構成されている。
なお、図１中の“Ｓ”は、一画素分の領域を示している。
【００１６】
駆動基板３０は、主として、シリコンウエハ等の半導体基板１の表面に形成されたソースＳ１及びドレインＤ１，並びに，上記表面上に形成されたゲートＧ１を有するＭＯＳ型の電界効果トランジスタＦＥＴ１と、半導体基板１の表面に形成された下電極２，この下電極２と所定の間隙を有して対向配置された上電極３，及び所定の間隙を埋める第１の絶縁層４を有する電荷蓄積容量部Ｃ１と、半導体基板１の上方に形成された第１の遮光膜５と、第１の遮光膜５の上方に形成された第２の遮光膜６と、第２の遮光膜６の上方に形成された反射型の画素電極７と、画素電極７上に形成された第１の配向膜８と、を有している。
なお、第１の遮光膜５及び第２の遮光膜６は、外部から画素電極７の間隙に入射した、画像に寄与しない漏れ光を遮光する機能を有すると共に、配線層としての機能も有している。
【００１７】
電界効果トランジスタＦＥＴ１のソースＳ１と隣の画素の電荷蓄積容量部Ｃ１の下電極２とは、第１のフィールド酸化膜１０ａを介して互いに絶縁されている。
電界効果トランジスタＦＥＴ１のドレインＤ１と容量部Ｃ１の下電極２とは、第２のフィールド酸化膜１０ｂを介して互いに絶縁されている。
【００１８】
電界効果トランジスタＦＥＴ１において、ソースＳ１は、第１のビア１１ａを介して第１の遮光膜５の第１のパターン部１２ａに電気的に接続されており、ドレインＤ１は、第２のビア１１ｂを介して第１の遮光膜５の第２のパターン部１２ｂに電気的に接続されている。
【００１９】
電荷蓄積容量部Ｃ１において、上電極３は、第３のビア１１ｃを介して第１の遮光膜５の第２のパターン部１２ｂに電気的に接続されており、下電極２は、第４のビア１１ｄを介して第１の遮光膜５の第３のパターン部１２ｃに電気的に接続されている。
【００２０】
第１の遮光膜５において、第２のパターン部１２ｂは、第５のビア１４ａを介して第２の遮光膜６の第１のパターン部１５ａに電気的に接続されており、第３のパターン部１２ｃは、第６のビア１４ｂを介して第２の遮光膜６の第２のパターン部１５ｂに電気的に接続されている。
【００２１】
第２の遮光膜６の第１のパターン部１５ａは、第７のビア１７を介して画素電極７に電気的に接続されている。
【００２２】
半導体基板１から第１の配向膜８までの残りの領域（図１及び図２における白抜きで示した領域）は、第１の絶縁層４で埋められている。
【００２３】
また、図１及び図２に示すように、駆動基板３０は、画素電極７と第２の遮光膜６との間隙に、第１の絶縁層４と、第１の絶縁層４とは異なる屈折率を有する第２の絶縁層２０とが、画素電極７の中心を中心点として同心円状に交互に配置されている。
【００２４】
ここで、画素電極７の間隙に外部から画像に寄与しない漏れ光が入射した場合について、図３を用いて説明する。前述したように、図３の（ａ），（ｂ）は、図９の（ａ），（ｂ）にそれぞれ対応している。
【００２５】
図３（ａ）に示すように、外部から画素電極７の間隙に入射した漏れ光Ｌ１は、画素電極７と第２の遮光膜６との間を反射を繰り返しながら進行する。このとき、漏れ光Ｌ１は、互いに屈折率の異なる第１の絶縁層４と第２の絶縁層２０との各界面でそれぞれ反射すると共に、第１の絶縁層４及び第２の絶縁層２０をそれぞれ通過するたびに減衰するため、第１の絶縁層４及び第２の絶縁層２０によって遮光される。
【００２６】
また、図４（ｂ）に示すように、画素電極７の裏面や第２の遮光膜６の表面に対して小さい角度で入射した漏れ光Ｌ２に対しても、漏れ光Ｌ２は、漏れ光Ｌ１と同様に、互いに屈折率の異なる第１の絶縁層４と第２の絶縁層２０との各界面でそれぞれ反射すると共に、第１の絶縁層４及び第２の絶縁層２０をそれぞれ通過するたびに減衰するため、第１の絶縁層４及び第２の絶縁層２０によって遮光される。
【００２７】
従って、上述した構成によれば、反射の繰り返し回数に起因することなく、漏れ光を遮光することができる。
【００２８】
第１の絶縁層４と第２の絶縁層２０とのピッチＰ１は、漏れ光の波長λに対して、（１／２λ）×ｎ（ｎは自然数）に設定することが望ましい。上記ピッチＰ１を“（１／２λ）×ｎ（ｎは自然数）”に設定することにより、フォニック結晶の効果を得ることができるので、特に遮光性を向上させることができる。実際には、可視光の波長帯は４００ｎｍ〜１０００ｎｍの範囲内なので、上記ピッチＰ１は、２００ｎｍ〜３０００ｎｍの範囲内の値に設定される。
【００２９】
例えば、第１の絶縁層４の構成材料としてＳｉＯｘ１（０＜ｘ１≦２）を用い、第２の絶縁層２０の構成材料としてＳｉＯｘ２（０＜ｘ２≦２，かつ，ｘ１≠ｘ２）を用いることができる。
第１の絶縁層４と第２の絶縁層２０とを互いに異なる成膜方法で成膜することにより、酸素のモル数であるｘ１とｘ２とを互いに異なる値とすることができる。
また、第１の絶縁層４及び第２の絶縁層２０を同じ成膜方法、例えばスパッタリング法を用いて成膜する場合は、成膜時の酸素ガス圧比を互いに異ならせることにより、ｘ１とｘ２とを互いに異なる値とすることができる。
【００３０】
実施例では、第１の絶縁層４をスパッタリング法を用いて成膜し、酸素のモル数ｘ１を“２”とした。このときの第１の絶縁層における波長λが555nmでの屈折率は“１．４６”である。
また、実施例では、第２の絶縁層２０をＳＯＧ（Spin On Glass）等の塗布型低誘電率層間絶縁膜材料で形成した。このときの第２の絶縁層２０における波長λが555nmでの屈折率は“１．３５”である。
【００３１】
図１に示すように、透明基板４０は、主として、ガラス板等の透明基材４１と、この透明基材４１の駆動基板３０と対向する面（図１における下側の面）側に順次形成された透明電極４２と第２の配向膜４３と、を有して構成されている。
【００３２】
次に、上述した液晶表示素子５０の製造方法、特に、その製造過程における、第１の絶縁層４及び第２の絶縁層２０の形成方法について、図４を用いて説明する。
【００３３】
まず、図４（ａ）に示すように、シリコンウエハ等の半導体基板１に所定の半導体プロセスを施すことによって、半導体基板１上に、上述した、電界効果トランジスタＦＥＴ１、電荷蓄積容量部Ｃ１、第１の遮光膜５、第２の遮光膜６、第１及び第２のフィールド酸化膜１０ａ，１０ｂ、第１〜第６のビア１１ａ〜１１ｄ，１４ａ，１４ｂ、及び、第１の絶縁層４となる絶縁層を形成する。
その後、例えばスパッタリング法を用いて、第２の遮光膜６上に、第２の絶縁層２０となる絶縁膜２０ａを成膜する。
【００３４】
次に、図４（ｂ）に示すように、フォトリソグラフィ法を用いて絶縁膜２０ａをパターン化することにより、第２の絶縁層２０を形成する。
【００３５】
次に、図４（ｃ）に示すように、第２の絶縁層２０を覆うように、例えばＳＯＧ４ａをスピンコート法を用いて塗布して硬化する。硬化したＳＯＧ４ａとその下方に形成されている絶縁層とは一体化されて第１の絶縁層４となる。
【００３６】
次に、図４（ｄ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）により、硬化したＳＯＧ４ａの表面部分を研磨して第２の絶縁層２０を露出させ、第１の絶縁層４の表面と第２の絶縁層２０の表面とが連続する平坦な面を形成する。
【００３７】
その後、上記手順を経た半導体基板１に、所定の半導体プロセスを施すことにより、図１に示す駆動基板３０を得る。以降の工程については周知のプロセスを用いることができるので説明を省略する。
【００３８】
次に、上述した液晶表示素子５０の駆動方法について、図５を用いて説明する。
なお、図５において、図１〜図４と同じ構成部については、説明をわかりやすくするために同じ符号を付している。
また、図５では、説明をわかりやすくするために、画素Ｓを３行３列で示しているが、これに限定されるものではない。
【００３９】
図５に示すように、液晶表示素子５０の画素Ｓ毎に設けられた電界効果トランジスタＦＥＴ１は、ゲートＧ１が外部の垂直アドレス回路Ｘ１に接続されており、ソースＳ１が外部のスイッチング素子Ｚ１のドレインに接続されており、ドレインＤ１が電荷蓄積容量部Ｃ１の上電極３と画素電極７とに接続されている。
スイッチング素子Ｚ１は、ゲートが水平アドレス回路Ｙ１に接続されており、ソースに外部から映像信号が入力される。
【００４０】
まず、映像信号に含まれる水平同期信号に同期して、垂直アドレス回路Ｘ１から走査信号Ｘｊを画素列毎に順次出力する。走査信号Ｘｊが入力された電界効果トランジスタＦＥＴ１はオン状態になる。
これに同期させて、水平アドレス回路Ｙ１から書き込み制御信号Ｙｊを画素行毎に順次出力する。
その結果、画素Ｓ毎に映像信号に応じた電圧が液晶ＬＣに印加される。印加された電圧は、次の映像信号に応じた電圧が液晶ＬＣに印加されるまで、電荷蓄積容量部Ｃ１で保持される。
液晶ＬＣは印加される電圧に応じて光透過率が変化するため、外部から画素電極７に向かって照射された光は、液晶ＬＣの光透過率に応じて変調されると共に画素電極７によって反射されて外部に向かって出射され、画像として表示される。
【００４１】
上述した液晶表示素子によれば、外部から画素電極の間隙に入射した、画像に寄与しない漏れ光を、反射の繰り返し回数に起因することなく遮光することができる。
【００４２】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００４３】
ここで、上述した実施例の変形例について、図６〜図８を用いて説明する。図６〜図８は、本発明に係る液晶表示素子の実施例の変形例を説明するための透視平面図であり、それぞれ、前述した図２に対応するものである。
【００４４】
実施例では、第１の絶縁層４と第２の絶縁層２０とを同心円状に交互に配置した構成（図２参照）としたが、これに限定されるものではない。
【００４５】
例えば、図６に示すように、第１の絶縁層１４（実施例の第１の絶縁層４に相当する）及び第２の絶縁層６０（実施例の第２の絶縁層２０に相当する）をそれぞれ矩形状にして、これらを交互に配置した構成としてもよい。
【００４６】
また、他の変形例として、図７に示すように、第１の絶縁層２４（実施例の第１の絶縁層４に相当する）及び第２の絶縁層７０（実施例の第２の絶縁層２０に相当する）を交互にストライプ状に配置した構成としてもよい。
【００４７】
また、他の変形例として、図８に示すように、第１の絶縁層３４（実施例の第１の絶縁層４に相当する）にドット状の第２の絶縁層８０（実施例の第２の絶縁層２０に相当する）を分散させて配置した構成としてもよい。
【００４８】
また、実施例では、画素電極７と第２の遮光膜６との間に、第２の絶縁層２０を形成したが、これに限定されるものではなく、例えば、第２の絶縁層２０を第１の遮光膜５と第２の遮光膜６との間に形成してもよいし、画素電極７と第２の遮光膜６との間及び第１の遮光膜５と第２の遮光膜６との間にそれぞれ形成するようにしてもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る液晶表示素子の実施例を説明するための模式的断面図である。
【図２】本発明に係る液晶表示素子の実施例を説明するための透視平面図である。
【図３】本発明に係る液晶表示素子の実施例を説明するための模式的断面図である。
【図４】本発明に係る液晶表示素子の実施例を説明するための模式的断面図である。
【図５】本発明に係る液晶表示素子の実施例を説明するための回路図である。
【図６】実施例の変形例を説明するための模式的断面図である。
【図７】実施例の変形例を説明するための模式的断面図である。
【図８】実施例の変形例を説明するための模式的断面図である。
【図９】従来の液晶表示素子の課題を説明するための模式的断面図である。
【符号の説明】
【００５０】
１＿半導体基板、  ２＿下電極、  ３＿上電極、  ４＿第１の絶縁層、  ５＿第１の遮光膜、  ６＿第２の遮光膜、  ７＿画素電極、  ８＿第１の配向膜、  １０ａ，１０ｂ＿フィールド酸化膜、  １１ａ〜１１ｄ，１４ａ，１４ｂ，１７＿ビア、  ２０＿第２の絶縁層、  ３０＿駆動基板、  ４０＿透明基板、  ５０＿液晶表示素子、  ＬＣ＿液晶、  Ｓ＿１画素領域、  Ｓ１＿ソース、  Ｄ１＿ドレイン、  Ｇ１＿ゲート、  ＦＥＴ１＿電界効果トランジスタ、  Ｃ１＿電荷蓄積容量部、  Ｐ１＿ピッチ
【図１】
2009294287.tif 000003
【図２】
2009294287.tif 000004
【図３】
2009294287.tif 000005
【図４】
2009294287.tif 000006
【図５】
2009294287.tif 000007
【図６】
2009294287.tif 000008
【図７】
2009294287.tif 000009
【図８】
2009294287.tif 000010
【図９】
2009294287.tif 000011