(57)【要約】【課題】  過熱によるＳｉの溶融や急冷による熱応力の発生を抑制した半導体装置及びその製造方法を提供すること。【解決手段】  基板上に形成され、所定の間隔を隔てて第１の不純物領域及び第２の不純物領域を有する島状半導体層、前記島状半導体層上に形成されたゲート絶縁膜、及び前記第１の不純物領域及び第２の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成されたゲート電極を具備し、前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする。【選択図】  図１
2009158619.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された島状半導体層、及び
前記島状半導体層上に形成された絶縁膜
を具備し、
前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする半導体装置。
【請求項２】
基板上に形成され、所定の間隔を隔てて第１の不純物領域及び第２の不純物領域を有する島状半導体層、
前記島状半導体層上に形成されたゲート絶縁膜、及び
前記第１の不純物領域及び第２の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成されたゲート電極
を具備し、
前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする半導体装置。
【請求項３】
前記島状半導体層の平面形状は、矩形の４つの角部を角取りした形状であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
基板上に島状半導体層を形成する工程、
前記島状半導体層上に絶縁膜を形成する工程、
前記島状半導体層に不純物を注入する工程、及び
前記島状半導体層に光を照射し、前記島状半導体層中の不純物を活性化する工程
を具備し、
前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする半導体装置の製造方法。
【請求項５】
基板上に島状半導体層を形成する工程、
前記島状半導体層上にゲート絶縁膜を形成する工程、
前記ゲート絶縁膜上にゲート電極を形成する工程、
前記ゲート電極をマスクとして前記島状半導体層に不純物を注入する工程、及び
前記島状半導体層に光を照射し、前記島状半導体層中の不純物を活性化する工程
を具備し、
前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする半導体装置の製造方法。
【請求項６】
前記島状半導体層の平面形状は、矩形の４つの角部を角取りした形状であることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に、液晶表示装置のような表示装置に用いる薄膜半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
トランジスタの製造においては、ドナー、アクセプタ等の不純物原子をシリコン中に添加し、ｐ型、ｎ型領域を形成する不純物ドーピングと呼ばれる工程がある。この不純物ドーピングは、熱拡散やイオン注入により行なわれる。
【０００３】
特に、イオン注入は、濃度分布及びドープ量が、加速電圧及びイオンビーム電流の電気的測定により容易にモニターし、制御することができるため、多用されている。また、イオン注入は、低濃度の浅いドーピングにも適するので、ソース・ドレイン領域の形成以外に、チャネル領域のドーピングによるスレッシュフォールド電圧（Ｖｔｈ）の制御等にも用いられる。
【０００４】
しかし、一方で、イオン注入は、原理上、打ち込まれたイオンがシリコン原子と衝突し、エネルギーをシリコン原子と交換するため、衝突時に格子原子を変位させ、シリコンに結晶欠陥を引き起こす。
【０００５】
イオン注入されたシリコンは、この欠陥の存在と、注入されたイオンのほとんどが、結晶格子中で置換位置になく、キャリアになっていないことにより、非常に高い電気抵抗を示す。
【０００６】
そこで、結晶欠陥とキャリアの回復のため、イオン注入後に、８００〜１０００℃程度のアニール処理が行われる。このアニール処理は、通常、活性化処理と呼ばれる。活性化処理が不十分な場合、抵抗が下がらないこと以外に、欠陥が接合部等に残留すると、逆方向リーク電流や雑音の増加を引き起こしてしまう。
【０００７】
トランジスタには、ＬＳＩ等の結晶質シリコン基板に作製されるものと、石英基板やガラス基板上にシリコン薄膜を堆積し、このシリコン薄膜に作製されるものがあり、後者は薄膜トランジスタ（ＴＦＴ）と呼ばれている。
【０００８】
液晶ディスプレイ等の大型基板に用いられる薄膜トランジスタは、通常、安価なガラス基板上に作製される。しかし、ガラス基板は、シリコン基板や石英基板と比較して、耐熱性が低く、結晶質シリコンにトランジスタを作製する際の活性化処理に用いる８００〜１０００℃程度のアニール処理を行うことができないため、通常の炉内処理等によるアニール処理温度は、６００℃以下の程度に制約されている。
【０００９】
しかし、現在、ＴＦＴにおいても、ＬＳＩと同様に、微細化、高速動作の要求が高まってきており、より高温での活性化処理により高い活性化率を得ることが望まれている。そこで、ガラス基板の損傷を伴うことなく、より高い活性化率を達成する手法が求められている。
【００１０】
その手法として、非定常加熱による瞬間アニール技術が注目されている。これについては、半導体プロセス関連の書籍、例えば、非特許文献１に記載されている。
【００１１】
この瞬間アニール技術は、高出力のレーザ光、電子ビーム、フラッシュ光等を半導体薄膜表面に照射し、瞬間的に表面層をアニールする技術であり、イオン注入で損傷を受けた半導体膜の結晶性を回復し、更に、注入された不純物を電気的に活性化する方法として開発された。
【００１２】
特に、レーザ光は、大気中での処理が可能であり、エネルギー制御による加熱量の制御や波長選択による加熱層の厚さ制御が容易であるため、研究開発が盛んに行われている。レーザ光は、照射時間により大別すると、連続波発振（ＣＷ）方式とＱスイッチ等によるパルス方式とがある。
【００１３】
瞬間アニール技術の特徴としては、短時間の加熱であること（ＣＷ方式：〜ｍｓ、パルス方式：ｎｓ〜μｓ）、熱処理領域を制御する局部的加熱であること、表面層のみの加熱であること、半導体膜融点近くの高温加熱が可能であること、〜１０９℃／ｓの急速冷却が可能であること、〜ｍ／ｓで液体から固体に変化する速い結晶成長速度が可能であること、等が挙げられる。
【００１４】
このような特徴により、例えば表面層のみの加熱が可能であるためガラス基板のような耐熱性の低い基板を用いることができるとともに、短時間の加熱であるため、熱拡散が起こらず、イオン注入で制御した不純物濃度分布を維持したままでの活性化が可能となる。
【００１５】
ＬＯＣＯＳ（Local Oxidation of Silicon）により素子分離を行うＬＳＩ製造プロセスと異なり、ＴＦＴ製造プロセスでは、ガラス基板上に島状半導体層を形成することにより素子分離を行う。島状半導体層の形成方法としては、例えば、半導体層にフォトレジストを塗布した後、露光・現像処理によりフォトレジストの微細パターンを形成する。このレジストパターンをマスクとして、異方性エッチングを行い、島状半導体層を形成する。加熱に用いる光の波長に対して、ガラス基板はほぼ透明であるため、島状半導体層のみの温度が上昇し、基板自体の温度は上がらない。そのため、島状半導体層と基板との間に極めて大きな温度差が生じる。
【００１６】
加熱に用いる光は面内に所定の強度分布を有しているため、照射条件によっては、一部の領域で過加熱状態となり、半導体が溶融状態になる場合もある。その際に、半導体上にゲート絶縁膜等の熱物性が異なる薄膜が存在すると、この温度差により発生する熱応力により、図８に示すような凹凸が発生する等の膜の変形が起こり、配線形成時に十分な導電パスが形成されない可能性が生ずる。この問題については、例えば、非特許文献２に記載がある。
【００１７】
これに対し、絶縁膜の膜厚を厚くすることで、半導体膜の変形、凹凸の発生を防ぐことはできるが、応力によるクラックの発生，膜厚分布の絶対値が大きくなることにより、多重反射に起因する反射率の変動が大きくなる等の新たな問題が発生する。応力によるクラック発生については、例えば、非特許文献３に記載がある。また、膜厚による多重反射の反射率の変動については、非特許文献４の記載を参考に計算した結果を図９に示す。図９は、Ｍｏ基板及びＳｉ基板上に形成されたＳｉＯ２膜の膜厚を変化させた場合の多重反射による反射率の変動を示す。多重反射による反射率の変動は、膜厚分布の比率ではなく絶対値によるので、膜厚が厚いほど、面内の反射率の変動が大きくなる。
【００１８】
なお、不純物の活性化のためのアニールではないが、アモルファスシリコン島状半導体層の結晶化のためのレーザアニールにおいて、パターン角部のように冷却が早い領域を積極的に形成し、そこを起点に結晶成長を行なうことが特許文献１に提案されている。
【非特許文献１】ＬＳＩプロセス工学（右高正俊編著）オーム社
【非特許文献２】J.M. POATE, JAMES W. MAYER ; Laser Annealing of Semiconductors ; P.530〜P.539 （1982）
【非特許文献３】M. Miyano, H. Tamura, L. Ohyu and T. Tokuyama ; Proc. of Laser-solid Interactions and Laser Processing Sym. ; P.325〜P.330 (1979)
【非特許文献４】光学薄膜の基礎理論（小檜山 光信著）オプトロニクス社
【特許文献１】特開２００４−３１１９１０公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、以上のような事情の下になされ、過熱によるＳｉの溶融や急冷による熱応力の発生を抑制した半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明の第１の態様は、基板上に形成された島状半導体層、及び前記島状半導体層上に形成された絶縁膜を具備し、前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする半導体装置を提供する。
【００２１】
本発明の第２の態様は、基板上に形成され、所定の間隔を隔てて第１の不純物領域及び第２の不純物領域を有する島状半導体層、前記島状半導体層上に形成されたゲート絶縁膜、及び前記第１の不純物領域及び第２の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成されたゲート電極を具備し、前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする半導体装置を提供する。第1の不純物領域と第２の不純物領域とは、それぞれドーパントを高濃度注入され、トランジスタのソース、ドレイン領域となる。この2つの領域の間にゲート絶縁膜を介して、ゲート電極が形成され、ゲート電極直下の半導体層の領域はチャネル領域となる。ゲート電極の幅がチャネル長Ｌとなり、ゲート電極と交差する島状半導体層の幅がチャネル幅Ｗとなる。コンタクトホールの孔径がチャネル幅より小さい場合は、チャネル幅と第1の不純物領域の幅と第２の不純物領域の幅とは等しくてよい。コンタクトホールの孔径をチャネル幅より大きく取りたい場合は、図１にあるように第1の不純物領域と第２の不純物領域が、チャネル幅で決まる幅の狭い領域とで結合された形状となる。
【００２２】
本発明の第３の態様は、基板上に島状半導体層を形成する工程、前記島状半導体層上に絶縁膜を形成する工程、前記島状半導体層に不純物を注入する工程、及び前記島状半導体層に光を照射し、前記島状半導体層中の不純物を活性化する工程を具備し、前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする半導体装置の製造方法を提供する。
【００２３】
本発明の第４の態様は、基板上に島状半導体層を形成する工程、前記島状半導体層上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記ゲート電極をマスクとして前記島状半導体層に不純物を注入する工程、及び前記島状半導体層に光を照射し、前記島状半導体層中の不純物を活性化する工程を具備し、前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする半導体装置の製造方法を提供する。
【００２４】
以上の本発明の第１〜第４の態様において、前記島状半導体層の平面形状は、矩形の４つの角部を角取りした形状とすることができる。
【発明の効果】
【００２５】
本発明によれば、島状半導体層が光の照射により加熱した際に、角部が鈍角であるため、島状半導体層の周囲が均一に冷却され、面内の温度勾配を小さくすることができる。その結果、島状半導体層の表面の凹凸の発生を防止することができる。表面の凹凸は、面内に膜厚の薄い領域が周期的に存在することになるため、面内方向の導電性が悪化し、コンタクト不良等の原因となる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について、図面を参照して説明する。
【００２７】
図１は、本発明の一実施形態に係る薄膜半導体素子を示す断面図（ａ）及び平面図（ｂ）である。図１において、ガラス基板１上に、アンダーコート膜（ＳｉＯ２／ＳｉＮ）２を介して、１００ｎｍの膜厚のポリシリコン島状半導体層３が形成されている。このポリシリコン島状半導体層３上に、３０ｎｍの膜厚のＳｉＯ２からなるゲート絶縁膜４が形成され、更にその上に、膜厚２００ｎｍのＭｏＷからなるゲート電極５が形成されている。そして、このような構造を覆って、層間絶縁膜６が形成されている。
【００２８】
ポリシリコン島状半導体層３の平面形状は、すべての角が鈍角である多角形であり、図１に示す例では、矩形の角部が角取りされた形状、即ち、八角形とされている。この場合の角部の角度は、矩形の辺から４５°の角度で角取りしたとすると、１３５°となる。この角度は、矩形の９０°よりはるかに大きく、なだらかな形状となっている。
【００２９】
多角形の角数は、すべての角が鈍角であればよいので、五角形以上であればよい。ただし、均一な温度分布を得るためには、中心点に関し、点対称であることが好ましいので、六角形以上の偶数の角数を有する多角形であるのが好ましい。
【００３０】
なお、円のような曲線からなる輪郭を有する平面図形は、無限の角数を有する多角形として、すべての角が鈍角の多角形に含まれるものとする。
【００３１】
ポリシリコン島状半導体層３にイオン注入された不純物を活性化するために、光照射によりポリシリコン島状半導体層３を加熱すると、従来の矩形のポリシリコン島状半導体層では、９０°の角部では温度が急激に低下しており、ポリシリコン島状半導体層の周辺の温度が不均一となっていた。
【００３２】
これに対し、図１に示すような形状のポリシリコン島状半導体層３を有する構造では、角部の周辺では温度がなだらかに低下しており、ポリシリコン島状半導体層の周辺の温度は均一である。
【００３３】
図２は、非定常熱解析モデルとして、角部が角落ちされた平面形状のポリシリコンパターンの面内温度分布を示し、図３は、従来の矩形の平面形状のポリシリコンパターンの面内温度分布を示す。図２と図３の比較から、図２に示すポリシリコンパターンの角部では、温度が低い領域の面積が小さくなっており、角部周辺では、均一な温度分布となっていることがわかる。
【００３４】
次に、本発明者は、熱解析結果の検証のため、図２に示すような矩形の角部が角落ちされた平面形状のポリシリコンパターンと、図３に示すような従来の矩形の平面形状のポリシリコンパターンについて、実際にレーザによる活性化処理を行なう実験を行なった。
【００３５】
即ち、石英基板上に、低圧熱ＣＶＤにより１００ｎｍの膜厚のポリシリコン膜を形成し、図４（ａ）及び（ｂ）に示すような多数のポリシリコンパターンを形成した。なお、図４（ａ）に示すパターンは、角部が角落ちされた形状を有し、角落ち部以外の辺の寸法は１１μｍ、パターン間の間隔は５μｍとした。また、図４（ｂ）に示すパターンは、従来の矩形のパターンであり、一辺の寸法は１５μｍ、パターン間の間隔は５μｍとした。
【００３６】
これらパターン上に、ＰＥＣＶＤにより膜厚３０ｎｍのＳｉＯ２膜からなるゲート絶縁膜を形成し、ホウ素（Ｂ）又はリン（Ｐ）をイオン注入した。次いで、このゲート絶縁膜を通してポリシリコンパターンにＸｅＣｌエキシマレーザを照射し、ポリシリコンパターンに含まれる不純物の活性化処理を行なった。なお、レーザのパルス幅は３０ｎｓであり、照射フルエンスは、１８０ｍＪ／ｃｍ２である。レーザ照射後のポリシリコンパターンを光学顕微鏡で観察した結果を図５（ａ）及び（ｂ）に示す。
【００３７】
図５（ｂ）から、従来の矩形のパターンでは、角部を起点にパターン全面に凹凸が発生していることがわかる。これに対し、角部が角落ちされたパターンでは、図５（ａ）に示すように、周囲のみに凹凸が生じ、コンタクト形成領域には凹凸が発生していないことがわかる。
【００３８】
以下、以上説明した本発明の一実施形態に係る薄膜トランジスタの製造プロセスについて説明する。
【００３９】
図６及び図７は、本発明の一実施形態に係る薄膜トランジスタの製造プロセスを工程順に示す断面図である。
【００４０】
まず、被処理基板３１を用意する。この実施形態では、被処理基板３１としてガラス基板３２上にアンダーコート膜（ＳｉＯ２／ＳｉＮ）３３が形成された基板を用いている。このガラス基板３１上（アンダーコート膜３３上）の略全面に層厚が例えば５０ｎｍとなるように、プラズマＣＶＤ等によりアモルファスシリコン層３４を形成する。その後、温度５００℃の雰囲気中でアニール処理を施し、このアモルファスシリコン層３４中の水素を離脱させる（図６（ａ））。
【００４１】
次いで、例えばＥＬＡ（Excimer Laser Anneal）法により、このアモルファスシリコン層３４を結晶化して、ポリシリコン島状半導体層３５とする（図６（ｂ））。
【００４２】
次に、ＰＥＰ（Photo Engraving Process、いわゆるフォトリソグラフィー）によりポリシリコン島状半導体層３５上に所定の形状のレジストマスクを形成し、このレジストマスクをマスクとして、ＲＩＥ（Reactive Ion Etching）法等のドライエッチングにより、ポリシリコン島状半導体層３５を島形状に加工し、ＰＭＯＳ、ＮＭＯＳ領域を形成する（図６（ｃ））。そして、閾値制御のため、ＰＭＯＳ領域にはＰ、ＮＭＯＳ領域にはＢのチャネルドーピングを行う。
【００４３】
なお、ポリシリコン島状半導体層３５の平面形状は、図１に示すように、角部が角落ちされた２つのパターンを幅の狭い領域で連結する形状である。
【００４４】
その後、ＰＥ−ＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法を用いて、島形状に加工されたポリシリコン島状半導体層（島状多結晶半導体薄膜）３５及びアンダーコート膜３３を覆うように、ＳｉＯ２からなるゲート絶縁膜３６を形成する（図５（ｄ））。
【００４５】
次に、例えば、スパッタ法によりゲート電極材料、例えばＭｏ層３７を成膜する（図７（ａ））。次いで、ＲＩＥ等のドライエッチングによりＭｏ層３７をパターニングし、ゲート電極３８を形成する。即ち、Ｍｏ層３７上にＰＥＰにより所定の形状のレジストマスクを形成した後、このレジストマスクをマスクとしてＲＩＥ法により、Ｍｏ層３７の不要部分を除去し、ゲート電極３８を形成する（図７（ｂ））。
【００４６】
その後、レジストによるマスキングを利用し、ゲート電極層３８をマスクとして、ポリシリコン島状半導体層３５に不純物領域、例えばソース領域及びドレイン領域形成のために、ＰＭＯＳ領域にはＢ，ＮＭＯＳ領域にはＰを注入する（図７（ｃ））。
【００４７】
そして、イオン注入で損傷を受けた半導体膜の結晶性を回復し、更に、注入された不純物を電気的に活性化するため、レーザ照射によるポリシリコン島状半導体層３５中の不純物の活性化を行う。レーザ照射による活性化は、その後の工程である層間絶縁膜形成後でも可能であるが、クラック等が生じることがあるため、膜構成，膜材料，膜応力等を考慮して適宜選択することになる。
【００４８】
イオン注入後の図７（ｃ）に示す構造に対し、ポリシリコン島状半導体層３５中の不純物の活性化のために、レーザ照射を行うと、ポリシリコン島状半導体層３５の角部は鈍角であり、急激に冷却される９０°の部分がないため、角部の低温部の面積は小さく、均一な温度分布が得られる。その結果、ポリシリコン島状半導体層３５の表面の凹凸の発生を防止することができる。
【００４９】
レーザ照射によるポリシリコン島状半導体層３５中の不純物の活性化の後、全面にＳｉＯ２からなる層間絶縁膜３９を形成する（図７（ｄ））。
【００５０】
その後は、通常の薄膜トランジスタの製造工程に従って、ソース領域の一部及びドレイン領域の一部を露出させるように、コンタクトホールを形成し、次いで、コンタクトホールを埋めるように金属の配線層を形成しパターニングすることにより、ソース電極及びドレイン電極を形成して、ＴＦＴが完成する。
【００５１】
なお、以上の実施形態では、図１及び図２に示すような矩形の角部が角落ちされた平面形状のポリシリコンパターンについて説明したが、本発明はこれに限らず、すべての角が鈍角である多角形、例えば、五角形、六角形等の平面形状を有するものであれば、同様の効果を得ることができる。また、通常の多角形に限らず、角数が無限大の円の平面形状を有するものであってもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施形態に係る薄膜半導体素子を示す断面図及び平面図である。
【図２】非定常熱解析モデルとしての角部が角落ちされた平面形状のポリシリコンパターンの面内温度分布を示す図である。
【図３】非定常熱解析モデルとしての従来の矩形の平面形状のポリシリコンパターンの面内温度分布を示す図である。
【図４】石英基板上に形成された多数のポリシリコンパターンを示す平面図である。
【図５】レーザ照射後のポリシリコンパターンを光学顕微鏡で観察した結果を示す図である。
【図６】本発明の一実施形態に係る薄膜トランジスタ（ＴＦＴ）の製造方法を工程順に示す断面図である。
【図７】本発明の一実施形態に係る薄膜トランジスタ（ＴＦＴ）の製造方法を工程順に示す断面図である。
【図８】従来のＴＦＴ製造プロセスにおける過加熱になった場合にシリコン膜に生じた凹凸を示す図である。
【図９】Ｍｏ膜上及びＳｉ膜上のＳｉＯ２の膜厚による反射率の変化を示す特性図である。
【符号の説明】
【００５３】
１，３２…ガラス基板、２，３３…アンダーコート膜（ＳｉＯ２／ＳｉＮ）、３,３５…ポリシリコン島状半導体層、４,３６…ゲート絶縁膜、５,３８…ゲート電極、６,３９…層間絶縁膜、３１…処理基板、３４…アモルファスシリコン層、３７…Ｍｏ層。
【図１】
2009158619.tif 000003
【図２】
2009158619.tif 000004
【図３】
2009158619.tif 000005
【図４】
2009158619.tif 000006
【図５】
2009158619.tif 000007
【図６】
2009158619.tif 000008
【図７】
2009158619.tif 000009
【図８】
2009158619.tif 000010
【図９】
2009158619.tif 000011