(57)【要約】【課題】歩留まりの低下がなく、配線間容量を実用上十分に低減できる配線構造を有する半導体装置を得られるようにする。【解決手段】半導体装置は、半導体基板１００の上に形成された第１の層間絶縁膜１０１と、該第１の層間絶縁膜１０１に形成された複数の溝部に埋められた、導電性部材からなる複数の下部配線１０５とを有している。第１の層間絶縁膜１０１における複数の下部配線１０５の隣り合う配線同士の間には、第１の層間絶縁膜が除去されてなる空隙部１０１ｃが選択的に形成されている。また、空隙部１０１ｃの下端部の位置は、各下部配線１０５の下端部の位置よりも低い。【選択図】図１
2009164372.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された第１の絶縁膜と、
前記第１の絶縁膜に形成された複数の溝部に形成された、導電性部材からなる複数の配線とを備え、
前記第１の絶縁膜における前記複数の配線の隣り合う配線同士の間には、前記第１の絶縁膜が除去されてなる空隙部が選択的に形成されており、
前記空隙部の下端部の位置は、前記各配線の下端部の位置よりも低いことを特徴とする半導体装置。
【請求項２】
前記空隙部における下端部の幅及び上端部の幅は、前記空隙部と隣接する配線同士の間隔と同一であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記空隙部は、前記第１の絶縁膜における前記複数の配線同士の間隔が最も大きい領域を除く領域に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の絶縁膜における前記空隙部の下側部分の誘電率は、前記第１の絶縁膜における前記配線の下側部分の誘電率よりも低いことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１の絶縁膜には、ダミービアが形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の絶縁膜の上に、前記各配線及び空隙部を覆うように形成された保護膜をさらに備えていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項７】
前記保護膜は、ＳｉＣＮ若しくはＳｉＣＯからなる単層膜、又はＳｉＣＮとＳｉＣＯとの積層膜であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記保護膜の上に形成された第２の絶縁膜をさらに備え、
前記第２の絶縁膜には、前記複数の配線のいずれかと選択的に接続されるビアと、前記複数の配線のいずれとも接続されないダミービアとが形成されており、前記ダミービアは、前記第１の層間絶縁膜にまで達していることを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記ダミービアと前記空隙部との間隔の最小値は、前記ダミービアの最小径と前記空隙部の最小幅との和の４分の１の値に設定されていることを特徴とする請求項５又は８に記載の半導体装置。
【請求項１０】
前記ダミービアと前記空隙部との間隔の最大値は、前記ダミービアの最小径と前記空隙部の最小幅との和の値に設定されていることを特徴とする請求項５、７又は８に記載の半導体装置。
【請求項１１】
前記ダミービアと前記配線との間隔の最小値は、前記ダミービアの最小径と前記配線の最小幅との和の４分の１の値に設定されていることを特徴とする請求項５及び７〜９のいずれか１項に記載の半導体装置。
【請求項１２】
前記複数の配線の上に、前記各配線と接して形成されたキャップ膜をさらに備えていることを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記キャップ膜は、Ｃｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕ、又はＣｏ、Ｍｎ、Ｗ、Ｔａ及びＲｕから選択された１種類以上の金属を含む合金、又はＣｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕの酸化物、又はＣｕＳｉＮからなり、前記キャップ膜は導電性を有していることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
半導体基板の上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜の上部に複数の配線形成用溝部を形成し、形成した前記配線形成用溝部に導電膜を埋め込むことにより、複数の配線を形成する工程（ｂ）と、
前記第１の絶縁膜における前記配線同士の間に空隙形成用溝部を選択的に形成する工程（ｃ）と、
前記空隙形成用溝部に犠牲膜を形成する工程（ｄ）と、
前記第１の絶縁膜の上に前記各配線及び犠牲膜を覆うように保護膜を形成する工程（ｅ）と、
前記空隙形成用溝部から前記犠牲膜を除去することにより、前記第１の絶縁膜における前記配線同士の間に空隙部を形成する工程（ｆ）とを備え、
前記工程（ｃ）において、前記空隙形成用溝部の下端部の位置が前記配線の下端部の位置よりも低くなるように前記空隙形成用溝部を形成することを特徴とする半導体装置の製造方法。
【請求項１５】
前記工程（ｆ）において、前記犠牲膜は加熱により分解して除去することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記工程（ｆ）において、前記空隙部における下端部の幅及び上端部の幅は、前記空隙部と隣接する配線同士の間隔と同一となるように形成することを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｃ）において、前記空隙形成用溝部は、前記第１の絶縁膜における前記複数の配線同士の間隔が最も大きい領域を除く領域に形成することを特徴とする請求項１４〜１６に記載の半導体装置の製造方法。
【請求項１８】
前記工程（ｆ）において、前記第１の絶縁膜における前記空隙部の下側部分の誘電率は、前記第１の絶縁膜における前記配線の下側部分の誘電率よりも低いことを特徴とする請求項１３〜１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記工程（ｅ）と前記工程（ｆ）との間に、
前記保護膜の上に第２の絶縁膜を形成する工程（ｇ）と、
前記工程（ｇ）の後に、前記第２の絶縁膜及び保護膜を貫通して前記複数の配線のいずれかと接続されるようにビアを選択的に形成すると共に、前記第２の絶縁膜及び保護膜を貫通して前記複数の配線のいずれとも接続されないようにダミービアを形成する工程（ｈ）とをさらに備えており、前記ダミービアは、前記第１の層間絶縁膜にまで達していることを特徴とする請求項１４〜１８のいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記工程（ｂ）と前記工程（ｃ）との間に、前記複数の配線の上に、前記各配線と接するようにキャップ膜を形成する工程（ｉ）をさらに備えていることを特徴とする請求項１４〜１９のいずれかに記載の半導体装置の製造方法。
【請求項２１】
前記キャップ膜は、Ｃｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕ、又はＣｏ、Ｍｎ、Ｗ、Ｔａ及びＲｕから選択された１種類以上の金属を含む合金、又はＣｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕの酸化物、又はＣｕＳｉＮからなり、前記キャップ膜は導電性を有していることを特徴とする請求項２０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、多層配線構造を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴い、半導体装置を構成する複数の素子同士の間隔及び該素子同士を結ぶ配線の間隔が小さくなってきている。このため、配線における配線間容量が増大して、信号の伝搬速度が低下するという問題が顕在化している。
【０００３】
そこで、特許文献１に示されているように、配線同士の間に空隙部（エアギャップ）を設けることにより、配線間容量を低下させる方法が検討されている。
【０００４】
以下、特許文献１に示されている従来の配線の製造方法について、図５（ａ）〜図５（ｃ）を参照しながら説明する。
【０００５】
まず、図５（ａ）に示すように、半導体基板（図示せず）の上に形成された層間絶縁膜１の上に犠牲膜２を形成する。続いて、犠牲膜２に複数の配線形成用溝を形成し、その後、各配線形成用溝にバリア膜４及び銅膜５を順次堆積することにより、それぞれバリア膜４及び銅膜５からなる複数の配線６を形成する。
【０００６】
次に、図５（ｂ）に示すように、各配線６を含め犠牲膜２の上の全面に多孔質膜７を堆積する。
【０００７】
次に、図５（ｃ）に示すように、加熱等により犠牲膜２を分解して除去することにより、各配線６同士の間にエアギャップ８を形成する。以上の方法により、エアギャップ８を有する配線構造を得ることができる。
【特許文献１】特開２００４−２６６２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の配線の形成方法は、下記のような種々の問題を有している。
【０００９】
まず、従来の形成方法においては、エアギャップ８の下端部の高さは各配線６の下端部の高さとほぼ同一となる。このため、図６に示すように、配線間の電気力線はエアギャップ８だけでなく、層間絶縁膜１及び多孔質膜７をも通過する。その結果、エアギャップ８を形成しているにもかかわらず、配線６の配線間容量が十分に低下しないという問題がある。
【００１０】
次に、従来の形成方法では、図７に示すように、配線同士の間隔が広い領域においては多孔質膜７を支持する構造がなくなってしまうため、機械的強度が低くなる。すなわち、機械的強度が低い多孔質膜７は変形して破壊されてしまう。その結果、エアギャップ８の内部に異物が侵入して、配線間に意図しない導通が発生する等の半導体装置の歩留まりが低下するという問題がある。
【００１１】
また、従来の製造方法においては、各配線６の上面に多孔質膜７が形成されている。このため、図８に示すように、多孔質膜７の内部を酸化性物質が拡散して、配線６が酸化されてしまい、その結果、配線６の抵抗が増大する等の半導体装置の歩留まりが低下するという問題もある。
【００１２】
本発明は、前記従来の問題を解決し、その目的は、歩留まりの低下がなく、配線間容量を実用上十分に低減できる配線構造を有する半導体装置を得られるようにすることにある。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は、半導体装置を、絶縁膜における配線同士の間に形成される空隙部（エアギャップ）を配線の底部よりも深く形成する構成とする。
【００１４】
具体的に、本発明に係る半導体装置は、半導体基板の上に形成された第１の絶縁膜と、第１の絶縁膜に形成された複数の溝部に形成された、導電性部材からなる複数の配線とを備え、第１の絶縁膜における複数の配線の隣り合う配線同士の間には、第１の絶縁膜が除去されてなる空隙部が選択的に形成されており、空隙部の下端部の位置は、各配線の下端部の位置よりも低いことを特徴とする。
【００１５】
本発明の半導体装置によると、第１の絶縁膜における複数の配線の隣り合う配線同士の間に選択的に形成された空隙部の下端部の位置は、各配線の下端部の位置よりも低いため、隣り合う配線同士の間の電気力線の大部分が空隙部を通過するので、配線間容量を実用上十分に低下させることができる。
【００１６】
本発明の半導体装置において、空隙部における下端部の幅及び上端部の幅は、空隙部と隣接する配線同士の間隔と同一であることが好ましい。
【００１７】
本発明の半導体装置において、空隙部は、第１の絶縁膜における複数の配線同士の間隔が最も大きい領域を除く領域に形成されていることが好ましい。
【００１８】
本発明の半導体装置において、第１の絶縁膜における空隙部の下側部分の誘電率は、第１の絶縁膜における配線の下側部分の誘電率よりも低いことが好ましい。
【００１９】
本発明の半導体装置において、第１の絶縁膜にはダミービアが形成されていることが好ましい。
【００２０】
本発明の半導体装置は、第１の絶縁膜の上に、各配線及び空隙部を覆うように形成された保護膜をさらに備えていることが好ましい。
【００２１】
本発明の半導体装置において、保護膜は、ＳｉＣＮ若しくはＳｉＣＯからなる単層膜、又はＳｉＣＮとＳｉＣＯとの積層膜であることが好ましい。
【００２２】
本発明の半導体装置は、保護膜の上に形成された第２の絶縁膜をさらに備え、第２の絶縁膜には、複数の配線のいずれかと選択的に接続されるビアと、複数の配線のいずれとも接続されないダミービアとが形成されており、ダミービアは第１の層間絶縁膜にまで達していることが好ましい。
【００２３】
この場合に、ダミービアと空隙部との間隔の最小値は、ダミービアの最小径と空隙部の最小幅との和の４分の１の値に設定されていることが好ましい。
【００２４】
さらに、この場合に、ダミービアと空隙部との間隔の最大値は、ダミービアの最小径と空隙部の最小幅との和の値に設定されていることが好ましい。
【００２５】
さらに、この場合に、ダミービアと配線との間隔の最小値は、ダミービアの最小径と配線の最小幅との和の４分の１の値に設定されていることが好ましい。
【００２６】
また、本発明の半導体装置は、複数の配線の上に、各配線と接して形成されたキャップ膜をさらに備えていることが好ましい。
【００２７】
この場合に、キャップ膜は、Ｃｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕ、又はＣｏ、Ｍｎ、Ｗ、Ｔａ及びＲｕから選択された１種類以上の金属を含む合金、又はＣｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕの酸化物、又はＣｕＳｉＮからなり、キャップ膜は導電性を有していることが好ましい。
【００２８】
本発明の半導体装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜の上部に複数の配線形成用溝部を形成し、形成した配線形成用溝部に導電膜を埋め込むことにより、複数の配線を形成する工程（ｂ）と、第１の絶縁膜における配線同士の間に空隙形成用溝部を選択的に形成する工程（ｃ）と、空隙形成用溝部に犠牲膜を形成する工程（ｄ）と、第１の絶縁膜の上に各配線及び犠牲膜を覆うように保護膜を形成する工程（ｅ）と、空隙形成用溝部から犠牲膜を除去することにより、第１の絶縁膜における配線同士の間に空隙部を形成する工程（ｆ）とを備え、工程（ｃ）において、空隙形成用溝部の下端部の位置が配線の下端部の位置よりも低くなるように空隙形成用溝部を形成することを特徴とする。
【００２９】
本発明の半導体装置の製造方法によると、第１の絶縁膜に対して、空隙形成用溝部の下端部の位置が配線の下端部の位置よりも低くなるように空隙形成用溝部を形成するため、隣り合う配線同士の間の電気力線の大部分が空隙部を通過するので、配線間容量を実用上十分に低下させることができる。
【００３０】
本発明の半導体装置の製造方法は、工程（ｆ）において、犠牲膜は加熱により分解して除去することが好ましい。
【００３１】
本発明の半導体装置の製造方法は、工程（ｆ）において、空隙部における下端部の幅及び上端部の幅は、空隙部と隣接する配線同士の間隔と同一となるように形成することが好ましい。
【００３２】
本発明の半導体装置の製造方法は、工程（ｃ）において、空隙形成用溝部は、第１の絶縁膜における複数の配線同士の間隔が最も大きい領域を除く領域に形成することが好ましい。
【００３３】
本発明の半導体装置の製造方法は、工程（ｆ）において、第１の絶縁膜における空隙部の下側部分の誘電率は、第１の絶縁膜における配線の下側部分の誘電率よりも低いことが好ましい。
【００３４】
本発明の半導体装置の製造方法は、工程（ｅ）と工程（ｆ）との間に、保護膜の上に第２の絶縁膜を形成する工程（ｇ）と、該工程（ｇ）の後に、第２の絶縁膜及び保護膜を貫通して複数の配線のいずれかと接続されるようにビアを選択的に形成すると共に、第２の絶縁膜及び保護膜を貫通して複数の配線のいずれとも接続されないようにダミービアを形成する工程（ｈ）とをさらに備えており、ダミービアは第１の層間絶縁膜にまで達していることが好ましい。
【００３５】
また、本発明の半導体装置の製造方法は、工程（ｂ）と工程（ｃ）との間に、複数の配線の上に、各配線と接するようにキャップ膜を形成する工程（ｉ）をさらに備えていることが好ましい。
【００３６】
この場合に、キャップ膜は、Ｃｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕ、又はＣｏ、Ｍｎ、Ｗ、Ｔａ及びＲｕから選択された１種類以上の金属を含む合金、又はＣｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕの酸化物、又はＣｕＳｉＮからなり、キャップ膜は導電性を有していることが好ましい。
【発明の効果】
【００３７】
本発明に係る半導体装置及びその製造方法によると、歩留まりの低下がなく且つ配線間容量を実用上十分に低減できる配線構造を有する半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００３８】
（一実施形態）
本発明の一実施形態に係る半導体装置について図面を参照しながら説明する。図１は本発明の一実施形態に係る半導体装置の要部の断面構成を示している。
【００３９】
図１に示すように、例えば、シリコン（Ｓｉ）からなる半導体基板１００の主面上には、誘電率が酸化シリコン（ＳｉＯ２）よりも低いＳｉＯＣからなる第１の層間絶縁膜１０１が形成され、該第１の層間絶縁膜１０１の上部には、互いに間隔をおいて形成された複数の下部配線１０５が形成されている。各下部配線１０５は、側面と底面とに例えばタンタル（Ｔａ）及び窒化タンタル（ＴａＮ）をこの順に積層してなるバリア膜１０３とその内側に形成された銅膜１０４とから構成される。なお、第１の層間絶縁膜１０１には、ＳｉＯＣを用いたが、ＳｉＯＣに限られず、誘電率が相対的に低い多孔質性の絶縁膜を用いることができる。また、半導体基板１００には、図示はしていないが、トランジスタ及び抵抗器等の複数の半導体素子が形成されている。
【００４０】
複数の下部配線１０５のうちの一部であって、互いに隣り合う下部配線１０５同士の間には、第１の層間絶縁膜１０１が除去されてなる空隙部（エアギャップ）１０１ｃが選択的に形成されている。ここで、本実施形態の特徴として、空隙部１０１ｃの下端部の位置は、下部配線１０５の下端部の位置よりも低く、さらに、空隙部１０１ｃにおける下端部の幅及び上端部の幅は、下部配線１０５同士の間隔と同一である。各空隙部１０１ｃの側面上及び底面上には、第１の層間絶縁膜１０１に空隙部１０１ｃを形成するための犠牲膜の充填用の溝部をエッチングにより形成する際に、第１の層間絶縁膜１０１における溝部の底面上及び壁面上に生じたダメージ層が改質されてなる改質層１０１Ｂが形成されている。なお、ダメージ層１０１Ａ及び改質層１０１Ｂについては後述する。
【００４１】
第１の層間絶縁膜１０１の上には、各下部配線１０５及び各空隙部１０１ｃを覆うように、例えばＳｉＣＮとＳｉＣＯとをこの順に積層してなり、銅の絶縁膜中への拡散を防止する保護膜としてのライナ膜１１０が形成されている。ライナ膜１１０の上には、ＳｉＯＣからなる第２の層間絶縁膜１１１が形成されている。ここで、ＳｉＯＣとＳｉＣＯとの違いは、ＳｉＯＣはＳｉ−Ｏの骨格がベースで、Ｓｉ−Ｏの骨格に−ＣＨ３基が結合している。一方、ＳｉＣＯはＳｉがベースで、ベースのＳｉにＯが結合している。Ｓｉ−Ｏの骨格に−ＣＨ３基が結合したＳｉＯＣの方が、ＳｉＣＯよりも骨格ベースの違いにより、密度が小さい。
【００４２】
第２の層間絶縁膜１１１には、下部配線１０５と同一の構成を有するバリア膜１１６と銅膜１１７とからなる上部配線１１８が選択的に形成されている。下部配線１０５と上部配線１１８とは、第２の層間絶縁膜１１１及びライナ膜１１０を選択的に貫通するスルーホールを通して電気的に接続されている。また、第２の層間絶縁膜１１１、ライナ膜１１０及び第１の層間絶縁膜１０１には、下部配線１０５のいずれとも接続されないダミービア１１８Ａが形成されており、ダミービア１１８Ａは、第１の層間絶縁膜１０１にまで達している。
【００４３】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００４４】
図２（ａ）〜図２（ｇ）及び図３（ａ）〜図３（ｅ）は本発明の一実施形態に係る半導体装置の要部の製造方法の工程順の断面構成を示している。
【００４５】
まず、図２（ａ）に示すように、例えば化学気相堆積（ＣＶＤ）法により、複数の半導体素子が形成された半導体基板（図示せず）の主面上に、ＳｉＯＣからなる第１の層間絶縁膜１０１を堆積する。
【００４６】
次に、図２（ｂ）に示すように、リソグラフィ法及びドライエッチングにより、第１の層間絶縁膜１０１に、互いに間隔をおいた下部配線形成用の複数の配線溝１０１ａを選択的に形成する。
【００４７】
次に、図２（ｃ）に示すように、スパッタ法及びめっき法により、第１の層間絶縁膜１０１の上に各配線溝１０１ａを含む全面にわたって、Ｔａ／ＴａＮからなるバリア膜１０３及び銅膜１０４を順次堆積する。その後、化学機械研磨（ＣＭＰ）法により、第１の層間絶縁膜１０１の上の配線溝１０１ａを除く領域に堆積されたバリア膜１０３及び銅膜１０４を除去することにより、側面及び底面がバリア膜１０３により覆われ且つ銅膜１０４からなる下部配線１０５を形成する。なお、本実施形態においては、バリア膜１０３にＴａとＴａＮとの積層膜を用いたが、Ｔａ膜及びＴａＮ膜のいずれか一方でも構わない。また、配線溝１０１ａに埋め込む導電膜に銅（Ｃｕ）を用いたが、銅に限られず、銀（Ａｇ）若しくはアルミニウム（Ａｌ）又はこれらの合金等を用いることができる。
【００４８】
次に、図２（ｄ）に示すように、リソグラフィ法により、第１の層間絶縁膜１０１の上に複数の下部配線１０５のうちの一部の配線間の第１の層間絶縁膜１０１を選択的に開口する開口パターンを有するレジストパターン１０６を形成する。なお、レジストパターン１０６の好ましい形状については後述する。
【００４９】
次に、図２（ｅ）に示すように、フッ化炭素（ＣＦ）系のガスを用いたドライエッチングにより、レジストパターン１０６をマスクとして、第１の層間絶縁膜１０１の一部を除去して、空隙形成用溝部１０１ｂを形成する。このとき、空隙形成用溝部１０１ｂにおける底面の基板面からの高さが下部配線１０５の底面の基板面からの高さよりも低くなるようにドライエッチングの条件を設定する。なお、バリア膜１０３及び銅膜１０４は、フッ化物の蒸気圧が低いため、エッチングされずに残存する。また、本エッチングの副作用として、第１の層間絶縁膜１０１に含まれるＳｉ−ＣＨ３結合の一部がＳｉ−ＯＨ結合に置換されるため、空隙形成用溝部１０１ｂの底面上及び壁面上にダメージ層１０１Ａが形成される。
【００５０】
次に、図２（ｆ）に示すように、第１の層間絶縁膜１０１の上に各下部配線１０５及び空隙形成用溝部１０１ｂを含む全面にわたって、ポリマーからなる犠牲膜１０９を塗布する。その後、ＣＭＰ法により、第１の層間絶縁膜１０１の上の空隙形成用溝部１０１ｂを除く領域に形成された犠牲膜１０９を除去することにより、空隙形成用溝部１０１ｂに犠牲膜１０９を埋め込む。なお、犠牲膜１０９の好ましい特性（物性）及び好ましい材料については後述する。
【００５１】
次に、図２（ｇ）に示すように、ＣＶＤ法により、第１の層間絶縁膜１０１の上に各下部配線１０５及び犠牲膜１０９を含む全面にわたって、ＳｉＣＮ膜及びＳｉＣＯ膜を順次堆積してライナ膜１１０を形成する。
【００５２】
次に、図３（ａ）に示すように、ＣＶＤ法により、ライナ膜１１０の上にＳｉＯＣからなる第２の層間絶縁膜１１１を堆積する。
【００５３】
次に、図３（ｂ）に示すように、リソグラフィ法及びドライエッチング法により、第２の層間絶縁膜１１１に、互いに間隔をおいた上部配線形成用の複数の配線溝１１１ａを選択的に形成する。このとき、配線溝１１１ａの一部においてライナ膜１１０を除去することにより、その下の下部配線１０５を露出してビアホール１１１ｂを形成する。さらに、下部配線１０５を露出しない位置にもダミービアホール１１１ｃを形成する。従って、ダミービアホール１１１ｃに導電膜が埋め込まれて形成されるダミービアは下部配線１０５とは接続されない。すなわち、ダミービアは電気回路としては機能しない。また、ダミービアホール１１１ｃの底部は、第１の層間絶縁膜１０１にまで到達している。なお、ダミービアホール１１１ｃの好ましい配置方法については後述する。
【００５４】
次に、図３（ｃ）に示すように、半導体基板を加熱して、空隙形成用溝部１０１ｂに埋め込まれていた犠牲膜１０９を分解して除去する。これにより、下部配線１０５の間に空隙部１０１ｃが形成される。このとき、ダメージ層１０１Ａに含まれるＳｉ−ＯＨ結合の一部がＳｉ−ＣＨ３結合に置換される結果、ダメージ層１０１Ａが改質層１０１Ｂに変化する。なお、ダメージ層１０１Ａが改質層１０１Ｂに変化する現象については後に詳しく説明する。また、犠牲膜１０９の分解生成物の一部は、ダメージ層１０１Ａ及び第１の層間絶縁膜１０１を拡散し、ダミービアホール１１１ｃを介して外部に排出される。
【００５５】
次に、図３（ｄ）に示すように、スパッタ法及びめっき法により、第２の層間絶縁膜１１１の上に各配線溝１１１ａ、ビアホール１１１ｂ及びダミービアホール１１１ｃを含む全面にわたって、Ｔａ／ＴａＮからなるバリア膜１１６及び銅膜１１７を順次堆積する。その後、ＣＭＰ法により、第２の層間絶縁膜１１１の上の配線溝１１１ａ、ビアホール１１１ｂ及びダミービアホール１１１ｃを除く領域に堆積されたバリア膜１１６及び銅膜１１７を除去することにより、側面及び底面がバリア膜１１６により覆われ且つ銅膜１１７からなる上部配線１１８を形成する。
【００５６】
次に、図３（ｅ）に示すように、図２（ｇ）から図３（ｄ）の工程を順次繰り返すことにより、多層配線構造１２０を形成することができる。
【００５７】
このように、本実施形態の半導体装置及びその製造方法によると、例えば、空隙部（エアギャップ）１０１ｃの底面の位置が、下部配線１０５の底面の位置よりも低くなっている。このため、下部配線１０５同士の電気力線の大部分が空隙部１０１ｃを通過するので、下部配線１０５の間の配線間容量を実用上十分に低くすることができるという第１の効果がある。
【００５８】
また、本実施形態によると、例えば、下部配線１０５同士の間隔が広い領域では、空隙部１０１ｃを形成しないようにすることができる。このため、空隙部１０１ｃを塞ぐように形成されている膜、すなわち、従来例の多孔質膜又は本実施形態のライナ膜１１０の変形若しくは破壊を抑止することができるという第２の効果がある。
【００５９】
また、本実施形態によると、下部配線１０５等の上面に、多孔質膜７ではなくライナ膜１１０を堆積しているため、酸化性物質の拡散による下部配線１０５の酸化を抑制できるという第３の効果をも有している。
【００６０】
なお、上記の第１の効果及び第２の効果の何れか一方を選択的に発揮するような半導体装置の製造方法でも構わない。すなわち、本実施形態において、エアギャップを塞ぐように形成されている膜として、ライナ膜１１０ではなく、多孔質膜を用いてもよい。この場合は、ダミービアホール１１１ｃを形成する必要がなくなる代わりに、第３の効果を得ることはできない。しかしながら、第１の効果及び第２の効果を優先する場合には、そのような半導体装置の製造方法でも構わない。但し、空隙部１０１ｃを塞ぐように形成されている膜としてライナ膜１１０を用い、且つダミービアホール１１１ｃを形成することによって空隙部１０１ｃを形成する方が、第３の効果をも得ることができるため、より望ましいことはいうまでもない。
【００６１】
また、図２（ｃ）に示す工程と図２（ｄ）に示す工程との間（図２（ｅ）に示す工程と図２（ｆ）に示す工程との間、又は図２（ｆ）に示す工程と図２（ｇ）に示す工程との間でも構わない）に、下部配線１０５と接触するように、該下部配線１０５の上にキャップ膜を形成することが望ましい。このように、例えば下部配線１０５の上にキャップ膜を形成することにより、下部配線１０５がドライエッチングによる苛酷な状況に曝され事態を防ぐことができる。ここで、キャップ膜としては、コバルト（Ｃｏ）、マンガン（Ｍｎ）、タングステン（Ｗ）、タンタル（Ｔａ）若しくはルテニウム（Ｒｕ）、又はＣｏ、Ｍｎ、Ｗ、Ｔａ及びＲｕから選択された１種類以上の金属を含む合金、又はＣｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕの酸化物、又は銅添加窒化シリコン（ＣｕＳｉＮ）からなり、該キャップ膜は導電性を有していることが必要である。
【００６２】
また、第２の層間絶縁膜１１１を形成した後に、ダミービアホール１１１ｃを形成したが、ライナ膜（保護膜）１１０を形成した後で且つ第２の層間絶縁膜１１１を形成する前に、ダミービアホール１１１ｃのみを第１の層間絶縁膜１０１及びライナ膜１１０に形成してもよい。このようにしても、ダミービアホール１１１ｃを形成した後で且つ第２の層間絶縁膜１１１を形成する前に、犠牲膜１０９の分解生成物の一部を、ダメージ層１０１Ａ及び第１の層間絶縁膜１０１に拡散させることにより、ダミービアホール１１１ｃを介して外部に排出することができる。
【００６３】
以下に、図２（ｄ）に示す工程におけるレジストパターン１０６の具体的な形成方法について、図４（ａ）〜図４（ｄ）を参照しながら説明する。レジストパターン１０６の形状は、下記のような手順により決定することが好ましい。
【００６４】
まず、図４（ａ）に示すように、下部配線１０５の配置情報により、各下部配線１０５同士の間隔がＳmaxよりも大きい領域を抽出し、抽出された図形集合をＡとする。
【００６５】
次に、図４（ｂ）に示すように、図形集合Ａに含まれる個々の図形の各辺を、図形集合Ａの外側方向にΔＳだけ移動させる。これにより、図形集合Ａが占有する領域を拡大し、拡大された図形集合をＢとする。
【００６６】
次に、図４（ｃ）に示すように、ビアホール１１１ｂの配置情報から、ビアホール形成領域を抽出し、抽出されたビアホール形成領域の外側方向に各ビアホール形成領域をΔΦだけ移動させることにより、ビアホール形成領域が占有する領域を拡大して、図形集合Ｃを作成する。
【００６７】
次に、図４（ｄ）に示すように、図形集合Ｂと図形集合Ｃとの和集合を取って、図形集合Ｄとする。
【００６８】
以上の方法により、図形集合Ｄを除く領域に開口パターンを有するレジストパターン１０６を形成する。
【００６９】
ここで、Ｓmaxは、複数の下部配線１０５のうち、互いに隣り合う配線同士の間隔の最小値の３倍程度に設定することが好ましい。Ｓmaxをこのように設定することにより、下部配線１０５の間隔が狭い領域においてのみ配線間に空隙部（エアギャップ）が形成されるため、例えば下部配線１０５の配線間容量を確実に低減することができる。また、互いに隣り合う下部配線１０５同士の間隔がＳmaxよりも大きい領域においては、配線間に空隙部が形成されずに、第１の層間絶縁膜１０１が残存する。その結果、多層配線構造１２０の機械的強度を高めることができる。すなわち、配線間容量が実用上十分に低く、且つ、機械的強度が実用上十分に高い多層配線構造を実現することができる。
【００７０】
また、ΔＳは、複数の下部配線１０５のうちの配線幅が最小である配線の半分程度に設定することが好ましい。ΔＳをこのように設定することにより、下部配線１０５及びレジストパターン１０６をマスクとして、空隙形成用溝部１０１ｂを自己整合的に形成することができる。このため、リソグラフィ法及びエッチング法を施す際に、寸法に誤差が発生したとしても、多層配線構造１２０の形状にはほとんど影響がない。その結果、レジストパターン１０６の形成のためのリソグラフィの寸法精度を低く設定することができるので、半導体装置を製造する際のコストを低く抑えることができる。
【００７１】
また、ΔΦは、（空隙形成用溝部１０１ｂの最小幅＋ビアホール１１１ｂの最小の径）／４の値に設定することが好ましい。ΔΦがこの設定値よりも小さくなると、各工程の仕上がりの変動、すなわち、空隙形成用溝部１０１ｂの寸法変動、ダミービアホール１１１ｃの寸法変動、及び空隙形成用溝部１０１ｂとビアホール１１１ｂとの合わせずれ等によって、空隙形成用溝部１０１ｂとビアホール１１１ｂとが互いに接続してしまうおそれがあるためである。なお、空隙形成用溝部１０１ｂとビアホール１１１ｂとが接続すると、図３（ｄ）に示す工程において、バリア膜１１６又は銅膜１１７が空隙部１０１ｃの内部に進入して、下部配線１０５同士の意図しない導通を引き起こすため、半導体装置の歩留まりが低下してしまう。
【００７２】
次に、ダミービアホール１１１ｃの好ましい配置方法について説明する。
【００７３】
まず、ダミービアホール１１１ｃは、犠牲膜１０９の上側ではなく第１の層間絶縁膜１０１、その上側に形成されたライナ膜１１０及び第２の層間絶縁膜１１１に配置することが好ましい。なぜなら、ダミービアホール１１１ｃが犠牲膜１０９の上側に配置されてしまうと、図３（ｄ）に示す工程において、バリア膜１１６又は銅膜１１７が空隙部１０１ｃの内部に進入してしまうからである。
【００７４】
また、ダミービアホール１１１ｃの空隙形成用溝部１０１ｂに近い側と、空隙形成用溝部１０１ｂのダミービアホール１１１ｃに近い側との距離Ｘの下限を（ダミービアホール１１１ｃの最小の径＋空隙形成用溝部１０１ｂの最小の幅）／４の値に設定することが好ましい。
【００７５】
これは、ダミービアホール１１１ｃの空隙形成用溝部１０１ｂに近い側と、空隙形成用溝部１０１ｂのダミービアホール１１１ｃに近い側との距離Ｘが上記の設定値よりも小さくなると、各工程の仕上がりの変動、すなわち、ダミービアホール１１１ｃの寸法変動、空隙形成用溝部１０１ｂの寸法変動、及びダミービアホール１１１ｃと空隙形成用溝部１０１ｂの合わせずれ等により、ダミービアホール１１１ｃと空隙形成用溝部１０１ｂとが接続してしまうおそれがあるからである。
【００７６】
また、ダミービアホール１１１ｃの空隙形成用溝部１０１ｂに近い側と、空隙形成用溝部１０１ｂのダミービアホール１１１ｃに近い側との距離Ｘの上限を（ダミービアホール１１１ｃの最小の径＋空隙形成用溝部１０１ｂの最小の幅）の値に設定することが好ましい。
【００７７】
これは、ダミービアホール１１１ｃの空隙形成用溝部１０１ｂに近い側と、空隙形成用溝部１０１ｂのダミービアホール１１１ｃに近い側との距離Ｘが上記の設定値よりも大きくなると、空隙形成用溝部１０１ｂとダミービアホール１１１ｃとの距離が離れすぎてしまう。その結果、犠牲膜１０９の分解生成物がダミービアホール１１１ｃを介して外部に排出されにくくなり、犠牲膜１０９の熱分解が十分に進行しないおそれがあるからである。つまり、ダミービアホール１１１ｃは、犠牲膜１０９の熱分解が十分に進行する程度の距離に形成される必要がある。
【００７８】
また、ダミービアホール１１１ｃの下部配線１０５に近い側と、下部配線１０５のダミービアホール１１１ｃに近い側との距離Ｙの下限は、（ダミービアホール１１１ｃの最小の径＋下部配線１０５の最小の幅）／４の値に設定することが好ましい。
【００７９】
これは、ダミービアホール１１１ｃの空隙形成用溝部１０１ｂに近い側と、下部配線１０５のダミービアホール１１１ｃに近い側との距離Ｙが上記の設定値より小さくなると、各工程の仕上がりの変動、すなわち、ダミービアホール１１１ｃの寸法変動、下部配線１０５の寸法変動、及びダミービアホール１１１ｃと下部配線１０５との合わせずれ等により、ダミービアホール１１１ｃと下部配線１０５とが互いに接続してしまい、半導体装置の動作不良を引き起こすおそれがあるからである。
【００８０】
なお、上述した距離Ｘの上限及び下限並びに距離Ｙの下限は望ましい値であり、設計上の事情等により、これに限定されることはない。
【００８１】
次に、ダメージ層１０１Ａを改質層１０１Ｂに変化させることの効果について説明する。既に述べたように、ダメージ層１０１Ａにおいては、ＳｉＯＣに含まれるＳｉ−ＣＨ３結合の一部が、Ｓｉ−ＯＨ結合に置換されている。従って、このダメージ層１０１Ａは、ＳｉＯＣとＳｉＯ２との中間的な性質を有しており、誘電率の面でもＳｉＯＣよりも大きくなっている。このため、ダメージ層１０１Ａを残存したままにしておくと、下部配線１０５等の配線間容量が増大するという問題が生じる。そこで、上記のように、ダメージ層１０１Ａに含まれているＳｉ−ＯＨ結合を再びＳｉ−ＣＨ３に置換して、ＳｉＯＣにより近い改質層１０１Ｂに変化させることによって、下部配線１０５等の配線間容量を低く抑えることが好ましい。
【００８２】
以上のレイアウトは、下部配線１０５を含む第１の層間絶縁膜１０１と該第１の層間絶縁膜１０１の上の第２の層間絶縁膜１１１に形成されるビアホール１１１ｂ及びダミービアホール１１１ｃについて説明したが、第２の層間絶縁膜１１１に形成される上部配線１１８と、該上部配線１１８と接続されるさらに上層のビアホール及びダミービアホールについても同様である。
【００８３】
次に、犠牲膜１０９に求められる特性及び好ましい材料について説明する。上記の説明より明らかなように、犠牲膜１０９に求められる特性は以下の２点である。第１に加熱により分解して空隙部１０１ｃを形成することができ、第２に分解生成物がダメージ層１０１Ａを改質層１０１Ｂに変化させられることである。
【００８４】
従って、犠牲膜１０９の材料には、［化１］又は［化２］に示すような官能基を有する架橋性ポリマーを用いることが好ましい。なお、［化１］、[化２]の一例としては、ヘキサメチルジシラザン｛（ＣＨ３）３Ｓｉ−ＮＨ−Ｓｉ（ＣＨ３）３｝等がある。
【００８５】
【化１】
2009164372.tif 000003
【００８６】
【化２】
2009164372.tif 000004
【００８７】
構造設計を適切に行った架橋性ポリマーは、３００℃〜４００℃の温度で分解することが知られている。また、［化１］又は［化２］に示すような官能基を付加すると、熱分解により、［化３］又は［化４］のような物質が発生する。
【００８８】
【化３】
2009164372.tif 000005
【００８９】
【化４】
2009164372.tif 000006
【００９０】
これは、［化３］に示された構造を有する物質は、［化５］に示すような反応によって、Ｓｉ−ＯＨ基をＳｉ−ＣＨ３基に置換する作用があり、［化４］に示された構造を有する物質は、［化６］に示すような反応によって、Ｓｉ−ＯＨ基をＳｉ−ＣＨ３基に置換する作用があるためである。
【００９１】
【化５】
2009164372.tif 000007
【００９２】
【化６】
2009164372.tif 000008
【００９３】
なお、［化５］及び［化６］の化学式に付した（ｓ）は固相を表し、（ｇ）は気相を表す。
【産業上の利用可能性】
【００９４】
本発明に係る半導体装置及びその製造方法は、歩留まりの低下がなく且つ配線間容量を実用上十分に低減できる配線構造を有する半導体装置を実現することができ、特に多層配線構造を有する半導体装置及びその製造方法等に有用である。
【図面の簡単な説明】
【００９５】
【図１】本発明の一実施形態に係る半導体装置の要部を示す構成断面図である。
【図２】（ａ）〜（ｇ）は本発明の一実施形態に係る半導体装置の要部の製造方法を示す工程順の構成断面図である。
【図３】（ａ）〜（ｅ）は本発明の一実施形態に係る半導体装置の要部の製造方法を示す工程順の構成断面図である。
【図４】本発明の一実施形態に係る半導体装置における空隙形成用溝部を形成する際のマスクパターンの形成方法を示す工程順の平面図である。
【図５】（ａ）〜（ｃ）は従来のエアギャップを有する半導体装置の配線の製造方法を示す工程順の構成断面図である。
【図６】従来の半導体装置における配線の形成方法を用いた場合の配線間の電気力線を示す模式的な断面図である。
【図７】従来の半導体装置における配線の形成方法を用いた場合の問題点を説明する模式的な断面図である。
【図８】従来の半導体装置における配線の形成方法を用いた場合の他の問題点を説明する模式的な断面図である。
【符号の説明】
【００９６】
１００    半導体基板
１０１    第１の層間絶縁膜
１０１ａ  配線溝
１０１ｂ  空隙形成用溝部
１０１ｃ  空隙部（エアギャップ）
１０１Ａ  ダメージ層
１０１Ｂ  改質層
１０３    バリア膜
１０４    銅膜
１０５    下部配線
１０６    レジストパターン
１０７    犠牲膜
１１０    ライナ膜（保護膜）
１１１    第２の層間絶縁膜
１１１ａ  配線溝
１１１ｂ  ビアホール
１１１ｃ  ダミービアホール
１１６    バリア膜
１１７    銅膜
１１８    上部配線
１１８Ａ  ダミービア
１２０    多層配線構造
【図１】
2009164372.tif 000009
【図２】
2009164372.tif 000010
【図３】
2009164372.tif 000011
【図４】
2009164372.tif 000012
【図５】
2009164372.tif 000013
【図６】
2009164372.tif 000014
【図７】
2009164372.tif 000015
【図８】
2009164372.tif 000016