(57)【要約】【課題】実際の製品チップにおけるデバイスパターンの位置精度が良好となるフォトマスクの製造方法を提供する。【解決手段】透明基板３１上に位相シフト層３２及び遮光膜３３を形成し、更に第１のフォトレジスト膜を形成する。その後、描画機を用いて、ダミーパターンを描画する。次いで、現像処理した後、遮光膜３３及び位相シフト層３２をエッチングして、基板３１上にダミーパターン２２を形成する。次に、ダミーパターン２２の位置ずれを測定し、その結果を描画機にフィードバックして描画機の補正パラメータを調整する。その後、基板３１上に第２のフォトレジスト膜３５を形成し、補正パラメータを調整した描画機によりデバイスパターンを描画する。次いで、現像処理した後、遮光膜３３及び位相シフト層３２をエッチングして、基板３１上にデバイスパターン２１を形成する。【選択図】図４
2009151184.tif 000002
【特許請求の範囲】
【請求項１】
基板上に遮光膜を形成する第１の工程と、
描画機を用いて前記遮光膜に第１のパターンを形成する第２の工程と、
前記第１のパターンの位置精度を測定する第３の工程と、
前記第１のパターンの位置精度の測定結果に応じて前記描画機を調整する第４の工程と、
前記第４の工程で調整した描画機を用いて前記第１のパターンが形成された遮光膜に第２のパターンを形成する第５の工程と
を有することを特徴とするフォトマスクの製造方法。
【請求項２】
前記第１のパターンが電子回路を構成しないダミーパターンであり、前記第２のパターンが電子回路を構成するためのデバイスパターンであることを特徴とする請求項１に記載のフォトマスクの製造方法。
【請求項３】
前記第２の工程は、前記遮光膜の上に第１のフォトレジスト膜を形成する工程と、前記描画機により前記第１のフォトレジスト膜の前記第１のパターンに対応する領域を露光する工程と、前記第１のフォトレジスト膜を現像処理する工程と、前記第１のフォトレジスト膜をマスクとして前記遮光膜をエッチングする工程とを含むことを特徴とする請求項１又は２に記載のフォトマスクの製造方法。
【請求項４】
前記第５の工程は、前記遮光膜の上に第２のフォトレジスト膜を形成する工程と、前記描画機により前記第２のフォトレジスト膜の前記第２のパターンに対応する領域を露光する工程と、前記第２のフォトレジスト膜を現像処理する工程と、前記第２のフォトレジスト膜をマスクとして前記遮光膜をエッチングする工程とを含むことを特徴とする請求項１乃至３のいずれか１項に記載のフォトマスクの製造方法。
【請求項５】
前記第１の工程は、前記基板上にハーフトーン位相シフト層を形成する工程と、前記ハーフトーン位相シフト層上に前記遮光膜を形成する工程とを含み、
前記第２の工程は、前記遮光膜上に第１のフォトレジスト膜を形成する工程と、前記描画機により前記第１のフォトレジスト膜の前記第１のパターンに対応する領域を露光する工程と、前記第１のフォトレジスト膜を現像処理する工程と、前記第１のフォトレジスト膜をマスクとして前記遮光膜をエッチングする工程と、前記遮光膜をマスクとして前記ハーフトーン位相シフト層をエッチングする工程とを含み、
前記第５の工程は前記遮光膜の上に第２のフォトレジスト膜を形成する工程と、前記描画機により前記第２のフォトレジスト膜の前記第２のパターンに対応する領域を露光する工程と、前記第２のフォトレジスト膜を現像処理する工程と、前記第２のフォトレジスト膜をマスクとして前記遮光膜をエッチングする工程とを含むことを特徴とする請求項１又は２に記載のフォトマスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイス製造時のフォトリソグラフィ工程等で用いるフォトマスクの製造方法に関し、特に実際の製品におけるパターンの位置精度が高いフォトマスクの製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ等の半導体デバイスの製造にはフォトリソグラフィが多用されている。一般的なフォトリソグラフィ工程では、フォトマスクに形成されたパターンを、露光装置を用いて感光膜に転写する。感光膜に転写されたパターンの位置精度は、フォトマスクのパターンの位置精度に大きく依存する。そのため、フォトマスクには、パターンの位置精度が高いことが要求される。また、一般的に半導体デバイスはフォトリソグラフィ法によりパターニングされた複数の層を重ね合わせて製造されるため、フォトマスクには層間重ね合わせ精度が高いことも要求される。
【０００３】
図１（ａ）〜（ｅ）は、従来のフォトマスクの製造方法の一例を工程順に示す断面図である。ここでは、ハーフトーン位相シフト型フォトマスクの製造方法について説明している。
【０００４】
まず、図１（ａ）に示すように、石英等からなる透明基板１１の上にハーフトーン位相シフト層１２及び遮光層１３を順次所定の厚さに形成する。その後、遮光層１３の上にポジ型フォトレジスト膜１４を所定の厚さに形成する。
【０００５】
次に、電子線描画機又はレーザ描画機（以下、単に「描画機」という）を用いてフォトレジスト膜１４の所定領域を露光した後、現像処理を施す。これにより、図１（ｂ）に示すように、露光された部分のフォトレジスト膜１４が除去され、遮光膜１３の一部が露出する。
【０００６】
次に、フォトレジスト膜１４をマスクとして遮光膜１３をエッチングする。これにより、図１（ｃ）に示すように、フォトレジスト膜１４の開口部を介してハーフトーン位相シフト層１２が露出する。その後、フォトレジスト膜１４を除去する。
【０００７】
次に、図１（ｄ）に示すように、残存する遮光膜１３をマスクとしてハーフトーン位相シフト層１２をエッチングする。次いで、図１（ｅ）に示すように、遮光膜１３をエッチングにより除去する。このようにして、ハーフトーン位相シフト型フォトマスクが完成する。
【０００８】
ところで、フォトマスクのパターンの位置精度は、描画機の精度（ステージ精度及びショット形成／配置精度など）に大きく依存する。そのため、パターンの位置精度を常に高精度に維持すべく、描画機に対し定期的な点検管理が行われる。例えば定期点検時に、描画機を用いてテストパターンをテストピースに描画し、描画されたテストパターンの各位置における位置ずれを座標位置測定装置を用いて測定した後、その測定結果を用いてテストパターンが正しく描画されるように描画機の補正パラメータを調整する。
【０００９】
図２は、上述した方法により補正パラメータを調整した描画機を用いてテストパターンを描画し、位置ずれを測定した結果を示す図である。この図２からわかるように、描画機の補正パラメータを適切に調整することにより、不可避的に発生するランダムエラーは残るものの、描画機に起因するシステマティックエラーを十分に排除することができる。
【００１０】
なお、本願発明に関係すると思われる従来技術として、特許文献１に記載されたものがある。特許文献１に記載された技術では、位相シフト型フォトマスク（レチクル）の製造方法において、第１層目のパターンを形成した後、全面にフォトレジスト膜を形成する。その後、露光及び現像処理を実施して、フォトレジスト膜に所望のパターンの開口部を形成する。次いで、第１層目のパターンとフォトレジスト膜のパターンとの重ね合わせ精度を測定し、重ね合わせ精度が良好な場合のみフォトレジスト膜をマスクとするエッチング工程を実施して第２層目のパターンを形成する。
【特許文献１】特開２００４−７７８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、本願発明者らは、従来のフォトマスクの製造方法には以下に示す問題点があると考える。
【００１２】
図３は、上述した方法により補正パラメータを調整した描画機を用いて実際に製品チップのデバイスパターンを描画し、位置ずれを測定した結果を示す図である。図３から、テストパターンを描画して描画機の補正パラメータを調整したにもかかわらず、実際の製品チップのデバイスパターンを描画したときにはランダムエラー以外のエラー（システマティックエラー）が発生していることがわかる。すなわち、図３に示す例では、上側の部分ではいずれも右方向に位置ずれが発生し、下側の部分ではいずれも左下方向に位置ずれが発生している。
【００１３】
テストパターンを描画したときの位置ずれと実際の製品チップのデバイスパターンを描画したときの位置ずれとの差は、製品毎に異なる描画面積や描画時間、及び複雑なステージ移動などに起因すると考えられる。また、実際の製品チップのデバイスパターンを描画したときの位置ずれの方向及び大きさは、同一機種でも描画機毎に異なり、描画機毎に固有の癖のようなものもある。従って、単にテストパターンを描画しその結果を用いて描画機の補正パラメータを調整するだけでは、今後更に高集積化される半導体デバイスの製品製造に使用するフォトマスクのパターンの位置ずれを抑制するのに十分とはいえない。
【００１４】
本発明の目的は、実際の製品チップにおけるデバイスパターンの位置精度が良好となるフォトマスクの製造方法を提供することである。
【課題を解決するための手段】
【００１５】
本発明の一観点によれば、基板上に遮光膜を形成する第１の工程と、描画機を用いて前記遮光膜に第１のパターンを形成する第２の工程と、前記第１のパターンの位置精度を測定する第３の工程と、前記第１のパターンの位置精度の測定結果に応じて前記描画機を調整する第４の工程と、前記第４の工程で調整した描画機を用いて前記第１のパターンが形成された遮光膜に第２のパターンを形成する第５の工程とを有するフォトマスクの製造方法が提供される。
【００１６】
本発明においては、基板上の遮光膜に第１のパターンを形成した後、この第１のパターンの位置精度を測定する。第１のパターンとしては、電子回路に影響しないパターン、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）時のダミーパターンを用いることが好ましい。そして、第１のパターンの位置精度の測定結果に応じて描画機を調整した後、その描画機を用いて第１のパターンが形成された遮光膜に第２のパターンとして、電子回路を構成する配線やコンタクトホール等のパターンを形成する。
【００１７】
本発明においては、予め遮光膜に形成された第１のパターンの位置ずれの測定結果を用いて調整した描画機を用いて第２のパターンを形成するので、第２のパターンの位置ずれが抑制される。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、添付の図面を参照して説明する。
【００１９】
（第１の実施形態）
図４はフォトマスクの一例を示す平面図、図５，図６は本発明の第１の実施形態に係るフォトマスクの製造方法を示す断面図である。図５，図６は図４のＩ−Ｉ線の位置における断面を示している。また、本実施形態は、本発明をハーフトーン位相シフト型フォトマスクに適用した例について説明している。
【００２０】
図４に示すように、フォトマスク２０には、デバイスパターン２１とダミーパターン２２とが設けられている。デバイスパターン２１は、配線又はコンタクトホール等のように所望の電子回路を構成する部分を形成するためのパターンである。図４ではデバイスパターン２１を模式的に「Ｆ」で示しているが、実際のフォトマスクにおけるデバイスパターンは形成すべき配線又はコンタクトホール等に応じたパターンである。
【００２１】
一方、ダミーパターン２２は、製造上の便宜のために形成されるパターンであり、電子回路を構成するものではない。代表的なダミーパターンとして、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨 ）による表面平坦化のために形成されるダミーパターンがある。
【００２２】
以下、図５，図６を参照して、本発明の第１の実施形態に係るフォトマスクの製造方法を説明する。
【００２３】
まず、図５（ａ）に示すように、石英等からなる透明基板３１の上に、ハーフトーン位相シフト層３２として例えばＭｏＳｉＮ膜を０．０６５μｍの厚さに形成する。次に、ハーフトーン位相シフト層３２の上に、遮光層３３として例えばＣｒ（クロム）膜を０．０５μｍの厚さに形成する。次いで、遮光層３３の上にポジ型フォトレジスト膜３４を例えば０．３μｍの厚さに形成する。
【００２４】
次に、電子線描画機又はレーザ描画機を使用して、フォトレジスト膜３４のうちダミーパターン形成領域を選択的に露光する。ここでは、デバイスパターン形成領域を露光しないことが重要である。その後、ポストエクスポジャーベーク（ＰＥＢ）及び現像処理を実施して、図５（ｂ）に示すように、フォトレジスト膜３４のうち露光された部分（ダミーパターン２２に対応する部分）を除去して、遮光膜３３が露出する開口部３４ａを形成する。
【００２５】
次に、図５（ｃ）に示すように、フォトレジスト膜３４をマスクとして遮光膜３３をエッチングする。その後、フォトレジスト膜３４を除去する。
【００２６】
次に、図５（ｄ）に示すように、残存する遮光層３４をマスクとしてハーフトーン位相シフト層３２をエッチングし、ダミーパターン２２（ハーフトーン位相シフト層３２の開口部）を形成する。
【００２７】
このようにして基板３１上にダミーパターン２２を形成した後、座標位置測定装置を用いて位置ずれ、すなわち設計上のダミーパターン２２の位置と基板３１上に実際に形成されたダミーパターン２２の位置とのずれを測定する。この場合、すべてのダミーパターン２２の位置ずれを測定する必要はない。位置ずれを測定するダミーパターン２２は、デバイスパターン形成領域に近いものを選択することが好ましい。また、１枚のフォトマスクに対し１００以上の個所で位置ずれを測定することが好ましい。
【００２８】
座標位置測定装置を用いてダミーパターン２２の位置ずれを測定した後、系統エラーを算出し、補正パラメータを求める。実際には、設計上の位置を座標位置測定装置に入力して、座標位置測定装置内で所定の計算式（例えば３次式による近似計算式）により系統エラーを計算する。
【００２９】
このようにして得られた系統エラーを、ダミーパターン２２を描画した描画機にフィードバックして、描画機の補正パラメータを調整する。
【００３０】
描画機の補正パラメータを調整した後、ダミーパターン２２まで形成した透明基板３１の上に、図５（ｅ）に示すようにポジ型フォトレジスト膜３５を例えば０．３μｍの厚さに形成する。その後、ダミーパターン２２を描画したのと同じ描画機を用いて、フォトレジスト膜３５にデバイスパターンを描画する。
【００３１】
次に、ポストエクスポジャーベーク及び現像処理を実施して、図６（ａ）に示すように、露光された部分のフォトレジスト膜３５を除去して、遮光膜３３が露出する開口部３５ａを形成する。その後、図６（ｂ）に示すように、フォトレジスト膜３５をマスクとして遮光膜３３をドライエッチングして、ハーフトーン位相シフト層３２が露出する開口部を形成する。
【００３２】
次に、図６（ｃ）に示すように、フォトレジスト膜３５及び遮光膜３３をマスクとしてハーフトーン位相シフト層３２をドライエッチングし、デバイスパターン２１（ハーフトーン位相シフト層３２の開口部）を形成する。その後、フォトレジスト膜３５を除去する。
【００３３】
次いで、アライメントマーク及びブラインドカバー等を形成する。すなわち、基板３１の上側全面にフォトレジスト膜を形成し、露光及び現像処理を実施して、遮光膜３３の所定の領域上のみにフォトレジスト膜（図示せず）を残す。その後、このフォトレジスト膜をマスクとして遮光膜３３をエッチングし、遮光膜３３からなるアライメントマーク及びブラインドカバー等（いずれも図示せず）を形成する。
【００３４】
その後、座標位置測定装置を用いてデバイスパターン２１の位置精度を確認する。このようにして、図６（ｄ）に示すデバイスパターン２１及びダミーパターン２２を有するフォトマスク２０が完成する。
【００３５】
本実施形態においては、上述したように、フォトマスク２０となる基板３１の上にダミーパターン２２を形成した後、ダミーパターン２２の位置ずれを測定してその結果を描画機にフィードバックし、描画機の補正パラメータを調整する。そして、その描画機を用いて基板３１上にデバイスパターン２１を描画する。これにより、描画機に起因するシステマチックエラーを十分に小さくすることができる。
【００３６】
また、本実施形態においては、システマチックエラーを十分に小さくできるため、層間の重ね合わせ精度も向上し、高密度化された多層配線構造を有するＬＳＩの製造にも対応することができる。
【００３７】
図７は、本実施形態の方法により実際にフォトマスクに製品チップのパターンを描画し、デバイスパターンの位置ずれを測定した結果を示す図である。この図７と図３との比較から、本実施形態により形成されたデバイスパターンでは、不可避的なランダムエラーは残るものの、システマチックエラーが極めて小さいことがわかる。
【００３８】
図８は、従来方法（比較例）及び本実施形態に係る方法（実施例）によりフォトマスクを作成し、デバイスパターンの位置ずれを測定した結果を示す図である。比較例は図１に示す方法により作成したフォトマスクであり、実施例は図５，図６に示す方法により作成したフォトマスクである。ここでは、実施例及び比較例毎にそれぞれＡからＬまでの１２枚のフォトマスクを作成し、Ｘ方向及びＹ方向の配置精度（位置ずれ）を測定している。また、図８では、標準偏差の３倍（３σ）を位置精度として示している。この図８から、本発明に係る実施例においては、比較例に比べて位置精度が向上していることがわかる。
【００３９】
図９は、本発明に係る実施例及び従来例により作成したフォトマスクの層間重ね合わせ精度をシミュレーションした結果を示す図である。ここでは、前述のＡからＬまでのフォトマスクを順番に２枚づつ選択して重ね合わせたときの位置精度（３σ）を示している。この図９から、本発明に係る実施例においては、従来例に比べて層間重ね合わせ精度が向上することがわかる。
【００４０】
（第２の実施形態）
図１０，図１１は、本発明の第２の実施形態に係るフォトマスクの製造方法を示す断面図である。本実施形態は、本発明をバイナリー型フォトマスクに適用した例について説明している。
【００４１】
まず、図１０（ａ）に示すように、石英等からなる透明基板４１の上に、遮光膜４２として例えばＣｒ膜を０．０７μｍの厚さに形成する。その後、遮光膜４２の上にポジ型フォトレジスト膜４３を例えば０．４μｍの厚さに形成する。
【００４２】
次に、電子線描画機又はレーザ描画機を使用して、フォトレジスト膜４３のうちダミーパターン形成領域を選択的に露光する。その後、ポストエクスポジャーベーク（ＰＥＢ）及び現像処理を実施して、図１０（ｂ）に示すように、フォトレジスト膜４３のうち露光された部分（ダミーパターンに対応する部分）を除去して、遮光膜４２が露出する開口部４３ａを形成する。
【００４３】
次に、フォトレジスト膜４３をマスクとして遮光膜４２をエッチングし、図１０（ｃ）に示すようにダミーパターン５２（遮光膜４２の開口部）を形成する。その後、図１０（ｄ）に示すように、フォトレジスト膜４３を除去する。
【００４４】
このようにして基板４１上にダミーパターン５２を形成した後、座標位置測定装置を用いて位置ずれ、すなわち設計上のダミーパターン５２の位置と基板４１上に実際に形成されたダミーパターン５２の位置とのずれを測定する。この場合、１枚のフォトマスクに対し、デバイスパターン形成領域に近い１００以上の箇所の位置ずれを測定することが好ましい。
【００４５】
座標位置測定装置を用いてダミーパターン５２の位置ずれを測定した後、系統エラーを算出し、その結果を描画機にフィードバックして、描画機の補正パラメータを調整する。
【００４６】
次に、図１１（ａ）に示すように、ダミーパターン５２まで形成した透明基板４１の上に、ポジ型フォトレジスト膜４４を例えば０．４μｍの厚さに形成する。その後、ダミーパターン５２を描画したのと同じ描画機を用いて、フォトレジスト膜４４にデバイスパターンを描画する。
【００４７】
次に、ポストエクスポジャーベーク及び現像処理を実施して、図１１（ｂ）に示すように、露光された部分をフォトレジスト膜４４を除去して、遮光膜４２が露出する開口部４４ａを形成する。その後、図１１（ｃ）に示すように、フォトレジスト膜４４をマスクとして遮光膜４２をドライエッチングして、デバイスパターン５１（遮光膜４２の開口部）を形成する。次いで、図１１（ｄ）に示すように、フォトレジスト膜４４を除去する。その後、座標位置測定装置を用いてデバイスパターン５１の位置精度を確認する。このようにして、バイナリー型フォトマスクが完成する。
【００４８】
本実施形態においても、ダミーパターン５２の位置ずれを測定し、その結果を描画機にフィードバックして描画機の補正パラメータを調整し、その後デバイスパターン５１を描画するので、第１の実施形態と同様に描画機に起因するシステマチックエラーを十分に小さくすることができ、層間重ね合わせ精度も向上する。
【００４９】
以下、本発明の諸態様を、付記としてまとめて記載する。
【００５０】
（付記１）基板上に遮光膜を形成する第１の工程と、
描画機を用いて前記遮光膜に第１のパターンを形成する第２の工程と、
前記第１のパターンの位置精度を測定する第３の工程と、
前記第１のパターンの位置精度の測定結果に応じて前記描画機を調整する第４の工程と、
前記第４の工程で調整した描画機を用いて前記第１のパターンが形成された遮光膜に第２のパターンを形成する第５の工程と
を有することを特徴とするフォトマスクの製造方法。
【００５１】
（付記２）前記第１のパターンが電子回路を構成しないダミーパターンであり、前記第２のパターンが電子回路を構成するためのデバイスパターンであることを特徴とする付記１に記載のフォトマスクの製造方法。
【００５２】
（付記３）前記第２の工程は、前記遮光膜の上に第１のフォトレジスト膜を形成する工程と、前記描画機により前記第１のフォトレジスト膜の前記第１のパターンに対応する領域を露光する工程と、前記第１のフォトレジスト膜を現像処理する工程と、前記第１のフォトレジスト膜をマスクとして前記遮光膜をエッチングする工程とを含むことを特徴とする付記１又は２に記載のフォトマスクの製造方法。
【００５３】
（付記４）前記第１のフォトレジスト膜がポジ型フォトレジスト膜であることを特徴とする付記３に記載のフォトマスクの製造方法。
【００５４】
（付記５）前記第５の工程は、前記遮光膜の上に第２のフォトレジスト膜を形成する工程と、前記描画機により前記第２のフォトレジスト膜の前記第２のパターンに対応する領域を露光する工程と、前記第２のフォトレジスト膜を現像処理する工程と、前記第２のフォトレジスト膜をマスクとして前記遮光膜をエッチングする工程とを含むことを特徴とする付記１乃至３のいずれか１項に記載のフォトマスクの製造方法。
【００５５】
（付記６）前記第２のフォトレジスト膜がポジ型フォトレジスト膜であることを特徴とする付記５に記載のフォトマスクの製造方法。
【００５６】
（付記７）前記第１の工程は、前記基板上にハーフトーン位相シフト層を形成する工程と、前記ハーフトーン位相シフト層上に前記遮光膜を形成する工程とを含み、
前記第２の工程は、前記遮光膜上に第１のフォトレジスト膜を形成する工程と、前記描画機により前記第１のフォトレジスト膜の前記第１のパターンに対応する領域を露光する工程と、前記第１のフォトレジスト膜を現像処理する工程と、前記第１のフォトレジスト膜をマスクとして前記遮光膜をエッチングする工程と、前記遮光膜をマスクとして前記ハーフトーン位相シフト層をエッチングする工程とを含み、
前記第５の工程は前記遮光膜の上に第２のフォトレジスト膜を形成する工程と、前記描画機により前記第２のフォトレジスト膜の前記第２のパターンに対応する領域を露光する工程と、前記第２のフォトレジスト膜を現像処理する工程と、前記第２のフォトレジスト膜をマスクとして前記遮光膜をエッチングする工程とを含むことを特徴とする付記１又は２に記載のフォトマスクの製造方法。
【００５７】
（付記８）前記第１及び第２のフォトレジスト膜がいずれもポジ型フォトレジスト膜であることを特徴とする付記７に記載のフォトマスクの製造方法。
【００５８】
（付記９）前記第４の工程では、座標位置測定装置を用いて前記第１のパターンの位置ずれを測定し、その結果に基づいて前記描画機の補正パラメータを調整することを特徴とする付記１又は２に記載のフォトマスクの製造方法。
【図面の簡単な説明】
【００５９】
【図１】図１（ａ）〜（ｅ）は、従来のフォトマスクの製造方法の一例を工程順に示す断面図である。
【図２】図２は、従来方法により補正パラメータを調整した描画機を用いてテストパターンを描画し、位置ずれを測定した結果を示す図である。
【図３】図３は、従来方法により補正パラメータを調整した描画機を用いて実際に製品チップのデバイスパターンを描画し、位置ずれを測定した結果を示す図である。
【図４】図４は、フォトマスクの一例を示す平面図である。
【図５】図５は、本発明の第１の実施形態に係るフォトマスクの製造方法を示す断面図（その１）である。
【図６】図６は、本発明の第１の実施形態に係るフォトマスクの製造方法を示す断面図（その２）である。
【図７】図７は、第１の実施形態の方法により実際にフォトマスクに製品チップのパターンを描画し、デバイスパターンの位置ずれを測定した結果を示す図である。
【図８】図８は、従来方法（比較例）及び本実施形態に係る方法（実施例）によりフォトマスクを作成し、デバイスパターンの位置ずれを測定した結果を示す図である。
【図９】図９は、実施例及び従来例により作成したフォトマスクの層間重ね合わせ精度をシミュレーションした結果を示す図である。
【図１０】図１０は、本発明の第２の実施形態に係るフォトマスクの製造方法を示す断面図（その１）である。
【図１１】図１１は、本発明の第２の実施形態に係るフォトマスクの製造方法を示す断面図（その２）である。
【符号の説明】
【００６０】
１１，３１，４１…透明基板、
１２，３２…ハーフトーン位相シフト層、
１３，３３，４２…遮光層、
１４，３４，３５，４３，４４…フォトレジスト膜、
２０…フォトマスク、
２１，５１…デバイスパターン、
２２，５２…ダミーパターン。
【図１】
2009151184.tif 000003
【図２】
2009151184.tif 000004
【図３】
2009151184.tif 000005
【図４】
2009151184.tif 000006
【図５】
2009151184.tif 000007
【図６】
2009151184.tif 000008
【図７】
2009151184.tif 000009
【図８】
2009151184.tif 000010
【図９】
2009151184.tif 000011
【図１０】
2009151184.tif 000012
【図１１】
2009151184.tif 000013