(57)【要約】【課題】センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量を減らすことができる光センサを提供する。【解決手段】本発明の光センサ１５は、基板上に形成された制御電極２２と、制御電極２２と絶縁膜を介して対向する状態に形成されるとともに、光活性層２５とその両側に位置するソース電極２６及びドレイン領域２７を含む半導体膜２４とを備え、光活性層２５は、制御電極２２と重なる領域内に配置され、ソース電極２６は、制御電極２２の端辺に重なる低濃度領域２６Ｌの長さＬ２が、当該低濃度領域２６Ｌと光活性層２５の境界部の長さＬ３よりも短い構成になっている。【選択図】図３
2009164543.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された制御電極と、
前記制御電極と絶縁膜を介して対向する状態に形成されるとともに、光活性層とその両側に位置する一対の電極領域とを含む半導体膜とを備え、
前記光活性層は、前記制御電極と重なる領域内に配置され、
前記一対の電極領域のうち、少なくとも一方の電極領域に関して、前記制御電極の端辺に重なる電極領域の長さが、当該制御電極の端辺に沿う方向の前記光活性層の長さよりも短い
ことを特徴とする光センサ。
【請求項２】
前記一対の電極領域は、ＭＯＳトランジスタを構成するソース領域とドレイン領域からなる
ことを特徴とする請求項１記載の光センサ。
【請求項３】
前記一対の電極領域は、ＰＩＮダイオードを構成するアノード領域とカソード領域からなる
ことを特徴とする請求項１記載の光センサ。
【請求項４】
基板上に画素部と光センサが設けられた表示装置において、
前記光センサは、
前記基板上に形成された制御電極と、
前記制御電極と絶縁膜を介して対向する状態に形成されるとともに、光活性層とその両側に位置する一対の電極領域とを含む半導体膜とを備え、
前記光活性層は、前記制御電極と重なる領域内に配置され、
前記一対の電極領域のうち、少なくとも一方の電極領域に関して、前記制御電極の端辺に重なる電極領域の長さが、当該制御電極の端辺に沿う方向の前記光活性層の長さよりも短い
ことを特徴とする表示装置。
【請求項５】
基板上に形成された制御電極と、
前記制御電極と絶縁膜を介して対向する状態に形成されるとともに、光活性層とその両側に位置する一対の電極領域とを含む半導体膜とを備え、
前記光活性層は、前記制御電極と重なる領域内に配置され、
前記一対の電極領域のうち、少なくとも一方の電極領域に関して、前記制御電極と重なる部分に切り欠き又は貫通穴を形成してなる
ことを特徴とする光センサ。
【請求項６】
基板上に画素部と光センサが設けられた表示装置において、
前記光センサは、
前記基板上に形成された制御電極と、
前記制御電極と絶縁膜を介して対向する状態に形成されるとともに、光活性層とその両側に位置する一対の電極領域とを含む半導体膜とを備え、
前記光活性層は、前記制御電極と重なる領域内に配置され、
前記一対の電極領域のうち、少なくとも一方の電極領域に関して、前記制御電極と重なる部分に切り欠き又は貫通穴を形成してなる
ことを特徴とする表示装置。
【請求項７】
基板上に形成された制御電極と、
前記制御電極と絶縁膜を介して対向する状態に形成された光活性層とその両側に位置する一対の電極領域とを含む半導体膜とを備え、
前記光活性層とその両側に位置する前記一対の電極領域との境界は、前記制御電極の端辺と同一線上に位置する
ことを特徴とする光センサ。
【請求項８】
基板上に画素部と光センサが設けられた表示装置において、
前記光センサは、
前記基板上に形成された制御電極と、
前記制御電極と絶縁膜を介して対向する状態に形成された光活性層とその両側に位置する一対の電極領域とを含む半導体膜とを備え、
前記光活性層とその両側に位置する前記一対の電極領域との境界は、前記制御電極の端辺と同一線上に位置する
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜の半導体（以下、「半導体膜」と記す）を用いた光センサとこれを備える表示装置に関する。
【背景技術】
【０００２】
現在、光センサを備えた表示装置が知られている。例えば、液晶表示装置では画素の駆動を制御するためのスイッチング素子として薄膜トランジスタ（ＴＦＴ）が用いられており、この薄膜トランジスタと同一の基板上に、当該薄膜トランジスタと同様の製造プロセスで光センサを形成したものが知られている（例えば、特許文献１を参照）。
【０００３】
図２４は従来の光センサの構成を示す平面図であり、図２５は当該光センサの構成を示す断面図である。図示した光センサ８０は、ｎチャネル型のＭＯＳトランジスタと同様の構造を有するものである。この光センサ８０において、基板８１の上面には、制御電極８２が帯状に形成されるとともに、この制御電極８２を覆う状態で第１の絶縁膜８３が積層形成されている。第１の絶縁膜８３は、光透過性の絶縁材料によって構成されている。第１の絶縁膜８３の上面には半導体膜８４が形成されている。半導体膜８４は、大きくは、光活性層８５と一対の電極領域８６，８７とに区分されている。光活性層８５は、当該光活性層８５に光が入射したときに、光電流の元になる電子正孔対を発生させるものである。光活性層８５は、平面的にみて制御電極８２と重なる領域内に配置されている。
【０００４】
一対の電極領域８６，８７は、光活性層８５の両側で半導体膜８４に不純物を導入することにより形成されるものである。一対の電極領域８６，８７のうち、一方の電極領域８６はソース領域となっており、他方の電極領域８７はドレイン領域になっている。ソース領域８６とドレイン領域８７は、互いに同じ面積で長方形に形成されている。ソース領域８６は、相対的に低い濃度で不純物が導入された低濃度領域８６Ｌと、相対的に高い濃度で不純物が導入された高濃度領域８６Ｈに区分され、低濃度領域８６Ｌが光活性層８５に隣接している。同様に、ドレイン領域８７は、相対的に低い濃度で不純物が導入された低濃度領域８７Ｌと、相対的に高い濃度で不純物が導入された高濃度領域８７Ｈに区分され、低濃度領域８７Ｌが光活性層８５に隣接している。
【０００５】
第１の絶縁膜８３の上面には、半導体膜８４を覆う状態で第２の絶縁膜８８が積層形成されている。第２の絶縁膜８８は、光透過性の絶縁材料によって構成されている。第２の絶縁膜８８には、ソース領域８６の高濃度領域８６Ｈの一部を露出するように複数のコンタクトホール８９が形成されるとともに、ドレイン領域８７の高濃度領域８７Ｈの一部を露出するように複数のコンタクトホール９０が形成されている。ソース側のコンタクトホール８９は、第１の配線９１の配線材料によって埋め込まれ、ドレイン側のコンタクトホール９０は、第１の配線９２の配線材料によって埋め込まれている。また、第２の絶縁膜８８の上面には、各々の配線９１，９２を覆う状態で平坦化膜９３が積層形成されている。平坦化膜９３は、光透過性の絶縁材料によって構成されている。
【０００６】
上記構成の光センサ８０においては、平坦化膜９３、第２の絶縁膜８８等を通して半導体膜８４の光活性層８５に光が入射すると、光活性層８５で電子正孔対が発生することにより、光電流が生成される。この光電流は、光センサの受光信号としてセンサ外部に読み出される。
【０００７】
【特許文献１】特開２００７−１８４５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
一般に、半導体膜８４を用いた光センサ８０で生成される光電流は非常に微弱であるため、光センサ８０の感度を上げるには、光電流を高効率に読み出す必要がある。そして、光電流を高効率に読み出すためには、センサ内部の寄生容量を低減することが有効となる。センサ内部の寄生容量は、第１の絶縁膜８３を介して対向する制御電極８２とソース領域８６（低濃度領域８６Ｌ）の対向面積、及び、第１の絶縁膜８３を介して対向する制御電極８２とドレイン領域８７（低濃度領域８７Ｌ）の対向面積が大きな構成要素の一つである。このため、センサ内部の寄生容量を減らすには、半導体膜８４の面積を縮小すればよい。ただし、半導体膜８４の面積を縮小すると、光活性層８５の面積も狭くなるため、センサ内部で発生する光電流が低下してしまう。
【０００９】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量を減らすことができる光センサを提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る光センサは、
基板上に形成された制御電極と、
前記制御電極と絶縁膜を介して対向する状態に形成されるとともに、光活性層とその両側に位置する一対の電極領域とを含む半導体膜とを備え、
前記光活性層は、前記制御電極と重なる領域内に配置され、
前記一対の電極領域のうち、少なくとも一方の電極領域に関して、前記制御電極の端辺に重なる電極領域の長さが、当該制御電極の端辺に沿う方向の前記光活性層の長さよりも短い
ことを特徴とするものである。
【００１１】
本発明に係る光センサにおいては、光活性層の両側に位置する一対の電極領域のうち、少なくとも一方の電極領域に関して、制御電極の端辺に重なる電極領域の長さを、当該制御電極の端辺に沿う方向の光活性層の長さよりも短くすることで、光活性層の領域を縮小することなく、電極領域と制御電極の対向面積を縮小することが可能となる。
【発明の効果】
【００１２】
本発明に係る光センサによれば、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量を減らすことができる。このため、光センサから高効率に光電流を読み出すことが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１４】
＜表示装置の全体構成＞
図１は本発明に係る表示装置の全体構成を示すブロック図である。この表示装置１は、表示パネル２と、バックライト３と、表示ドライブ回路４と、受光ドライブ回路５と、画像処理部６と、アプリケーションプログラム実行部７とを備えている。
【００１５】
表示装置１は、表示パネル２に液晶パネルを用いた液晶表示装置（ＬＣＤ（Liquid Crystal Display））からなるものである。表示パネル２は、画像を表示するための表示領域８を有している。表示パネル２の表示領域８には複数の画素が全面に渡ってマトリクス状に配置されている。表示パネル２は、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する。また、表示領域８には、表示パネル２の表示面（画面）に接触又は近接する物体を検出する光センサが設けられている。この光センサは、例えば、指やスタイラスペン等による表示領域８内での座標入力や、表示パネル２の表示面近くの物体の撮像、さらには表示パネル２が設置されている環境の明るさ検知などを可能にするものである。
【００１６】
バックライト３は、表示パネル２に画像を表示するための光源となるものである。バックライト３は、例えば複数の発光ダイオードを面内に配列した構成となっている。バックライト３は、表示パネル２の動作タイミングに同期した所定のタイミングで、高速に発光ダイオードのオン・オフ動作を行なう。
【００１７】
表示ドライブ回路４は、表示パネル２において表示データに基づく画像が表示されるように（表示動作を行なうように）、表示パネル２の駆動（線順次動作の駆動）を行なう回路である。
【００１８】
受光ドライブ回路５は、表示パネル２において受光データが得られるように（物体の接触や近接を感知するように）、表示パネル２の駆動を行なう（線順次動作の駆動を行なう）回路である。受光ドライブ回路５はフレームメモリ９を有している。各画素での受光データは、例えばフレーム単位でフレームメモリ９に蓄積された後、画像処理部１１に出力される。
【００１９】
画像処理部６は、受光ドライブ回路５から出力される受光データに基づいて所定の画像処理（演算処理）を行ない、表示パネル２に接触又は近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。
【００２０】
アプリケーションプログラム実行部７は、画像処理部６による検出結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば画像処理部６で検出した物体の位置座標を表示データに含むようにし、表示パネル２上に表示させるものなどが挙げられる。アプリケーションプログラム実行部７で生成される表示データは、表示ドライブ回路４に供給される。
【００２１】
＜表示領域の回路構成＞
図２は表示パネルの表示領域における回路構成を示す図である。図示のように、表示領域８には、画素部１１と、センサ部１２とが設けられている。画素部１１とセンサ部１２は、それぞれ表示領域８に複数設けられるものである。また、複数の画素部１１は、表示領域８全体に渡ってマトリクス状に配置され、複数のセンサ部１２も、表示領域８全体に渡ってマトリクス状に配置される。具体的には、表示パネル２の垂直走査方向（タテ方向）において、例えば図３に示すように、画素部１１とセンサ部１２が交互に並ぶように配置される。センサ部１２の配置に関しては、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色成分に対応するサブ画素と１：１の関係でセンサ部１２を配置してもよいし、ＲＧＢの３つのサブ画素を組としたメイン画素と１：１の関係でセンサ部１２を配置してもよし、複数のメイン画素につき１個のセンサ部１２を配置してもよい。また、表示領域８の全体ではなく、表示領域８の一部（所定部位）に限定してセンサ部１２を設けてもよい。
【００２２】
画素部１１は、表示領域８内において、水平方向に複数配線される走査線１１ａと垂直方向に複数配線される信号線１１ｂとの各交差部に配置される。各画素部１１には、例えば画素駆動用のスイッチング素子となる薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）Ｔｒが設けられている。
【００２３】
薄膜トランジスタＴｒは、ゲートが走査線１１ａに接続され、ソース／ドレインの一方が信号線１１ｂに接続され、ソース／ドレインの他方が画素電極１１ｃに接続されている。また、各画素部１１には、全ての画素部１１に共通電位Ｖcomを与える共通電極１１ｄが設けられている。
【００２４】
そして、走査線１１ａを介して供給される駆動信号に基づいて薄膜トランジスタＴｒがオン・オフ動作し、オン状態のときに信号線１１ｂから供給される表示信号に基づいて画素電極１１ｃに画素電圧が印加され、画素電極１１ｃと共通電極１１ｄとの間の電界によって液晶層が駆動される構成となっている。
【００２５】
一方、センサ部１２は光センサ１５を備えている。光センサ１５は、例えば、上記画素部１１の薄膜トランジスタＴｒと同一層（同一工程）を用いて構成されるものである。すなわち、画素部１１を例えば透明なガラス基板上に設けるものとすると、光センサ１５は、当該ガラス基板上に画素部１１と共に設けられるものである。その場合、画素部１１は薄膜トランジスタを用いて構成され、この薄膜トランジスタが基板上にアレイ状に設けられることから、当該基板はＴＦＴアレイ基板又は駆動基板とも呼ばれる。上記表示パネル２は、ＴＦＴアレイ基板と対向基板（例えば、カラーフィルタ層が形成されたカラーフィルタ基板）との間に液晶層を封入して挟持することにより構成されるものである。
【００２６】
光センサ１５には、電源電圧ＶＤＤが供給されるようになっている。また、光センサ１５には、リセット用のスイッチング素子１２ａとコンデンサ（蓄積容量）１２ｂが接続されている。光センサ１５は、光の入射（照射）によって電子正孔対を発生することにより、受光量に応じた光電流を生成するものである。この光電流は、光センサ１５の受光信号としてセンサ外部に読み出される。また、光センサ１５の受光信号（信号電荷）はコンデンサ１２ｂに蓄積される。スイッチング素子１２ａは、コンデンサ１２ｂに蓄積された受光信号を所定のタイミングでリセットする。コンデンサ１２ｂに蓄積された受光信号は、読み出し用のスイッチング素子１２ｃがオンとなるタイミングで、バッファアンプ１２ｄを介して受光信号配線１２ｅに供給（読み出し）され、外部へ出力される。リセット用のスイッチング素子１２ａのオン・オフ動作は、リセット制御線１２ｆにより供給されるリセット信号により制御される。また、読み出し用のスイッチング素子１２ｃのオン・オフ動作は、読み出し制御線１２ｇにより供給される読み出し信号により制御される。
【００２７】
＜第１実施形態＞
図３は本発明の第１実施形態に係る光センサの構成を示す平面図であり、図４は当該光センサの構成を示す断面図である。図示した光センサ１５は、ｎチャネル型のＭＯＳトランジスタと同様の構造を有するものである。この光センサ１５において、基板２１の上面には、制御電極２２が帯状に形成されるとともに、この制御電極２２を覆う状態で第１の絶縁膜２３が積層形成されている。基板２１は、光透過性を有する基板、具体的には、例えば透明なガラス基板を用いて構成されるものである。制御電極２２は、ＭＯＳトランジスタのゲート電極に相当するものである。制御電極２２には、光センサ１５の駆動を制御するために、図示しない制御配線を介して所定の電圧が印加される。制御電極２２は、例えばモリブデンや高融点金属などの光反射性の導電材料を用いて構成されている。第１の絶縁膜２３は、ＭＯＳトランジスタのゲート絶縁膜に相当するものである。
【００２８】
第１の絶縁膜２３は、光透過性の絶縁材料（例えば、酸化シリコン、窒化シリコンなど）によって構成されている。第１の絶縁膜２３の成膜には、ＣＶＤ(chemical vapor deposition）法を用いることができる。第１の絶縁膜２３の上面には半導体膜２４が形成されている。半導体膜２４は、例えば多結晶シリコンからなる薄膜であって、ＭＯＳトランジスタのチャネル長方向（図の左右方向）で制御電極２２を跨ぐ状態で第１の絶縁膜２３上に形成されている。半導体膜２４は、例えば第１の絶縁膜２３上にアモルファスシリコンを成膜した後、エキシマレーザを照射することにより、シリコン膜を多結晶化して形成されるものである。半導体膜２４は、大きくは、光活性層２５と一対の電極領域２６，２７とに区分されている。
【００２９】
光活性層２５は、ＭＯＳトランジスタのチャネルに相当するもので、光電変換機能を有する。光活性層２５は、当該光活性層２５に光が入射したときに、光電流の元になる電子正孔対を発生させる。光活性層２５は、平面的にみて、制御電極２２の配線方向に沿う長方形をなしている。光活性層２５は、制御電極２２と重なる領域内に配置されている。ＭＯＳトランジスタのチャネル長方向（ソース−ドレイン間方向）においては、光活性層２５の寸法が制御電極２２の寸法よりも小さく設定され、ＭＯＳトランジスタのチャネル幅方向（チャネル長方向に直交する方向）においても、光活性層２５の寸法が制御電極２２の寸法よりも小さく設定されている。このため、光活性層２５は、制御電極２２の形成領域内に完全に収まるように配置されている。
【００３０】
一対の電極領域２６，２７は、光活性層２５の両側で半導体膜２４に例えばイオン注入装置を用いて不純物を導入（注入）することにより形成されるもので、いずれもＮ+領域となっている。一対の電極領域２６，２７のうち、一方の電極領域２６は、ＭＯＳトランジスタを構成するソース領域となっており、他方の電極領域２７は、ＭＯＳトランジスタを構成するドレイン領域となっている。多結晶シリコン膜からなる半導体膜２４にソース領域２６及びドレイン領域２７を形成する場合は、例えば、多結晶シリコン膜を覆うようにシリコン酸化膜を成膜した後、フォトリソグラフィー技術によってシリコン酸化膜上にレジストをパターニングする。次に、イオン注入装置を用いて、レジストの開口部から多結晶シリコン膜に不純物を導入することにより、ソース領域２６とドレイン領域２７を形成する。その後、基板２１をアニール炉に投入して不純物を活性化する。次に、レジストを剥離した後、再びレジストパターンを形成し、ドライエッチャーによって多結晶シリコン膜とシリコン酸化膜をパターニングする。
【００３１】
ソース領域２６は、相対的に低い濃度で不純物が導入された低濃度領域２６Ｌと、相対的に高い濃度で不純物が導入された高濃度領域２６Ｈに区分され、低濃度領域２６Ｌがチャネル長方向で光活性層２５に隣接している。ソース領域２６の低濃度領域２６Ｌは、チャネル長方向で制御電極２２の一方の端辺を跨ぐ状態に配置されている。同様に、ドレイン領域２７は、相対的に低い濃度で不純物が導入された低濃度領域２７Ｌと、相対的に高い濃度で不純物が導入された高濃度領域２７Ｈに区分され、低濃度領域２７Ｌがチャネル長方向で光活性層２５に隣接している。ドレイン領域２７の低濃度領域２７Ｌは、チャネル長方向で制御電極２２の他方の端辺を跨ぐ状態に配置されている。このようなトランジスタの構造は、ＬＤＤ(Lightly Doped Drain)構造とも呼ばれている。ＬＤＤ構造を採用する目的は、ドレイン電界の低減を図ることにある。これに対して、高濃度領域は、半導体膜２４の両端部を電極（ソース電極、ドレイン電極）とするために設けられるものである。この場合、制御電極２２の端辺は、一方をソース領域２６、他方をドレイン領域２７とした一対の電極間方向（ソース−ドレイン間方向）で制御電極２の端を規定する辺となる。
【００３２】
第１の絶縁膜２３の上面には、半導体膜２４を覆う状態で第２の絶縁膜２８が積層形成されている。第２の絶縁膜２８は、光透過性の絶縁材料（例えば、酸化シリコン、窒化シリコンなど）によって構成されている。第２の絶縁膜２８の成膜には、ＣＶＤ(chemical vapor deposition）法を用いることができる。第２の絶縁膜２８には、ソース領域２６の高濃度領域２６Ｈの一部を露出するように１つのコンタクトホール２９が形成されるとともに、ドレイン領域２７の高濃度領域２７Ｈの一部を露出するように複数（図例では５つ）のコンタクトホール３０が形成されている。各々のコンタクトホール２９，３０は、例えば第２の絶縁膜２８上にフォトリソグラフィー技術によってレジストパターンを形成した後、このレジストパターンを用いて第２の絶縁膜２８をエッチングすることにより、第２の絶縁膜２８を貫通する状態で形成されるものである。ソース側のコンタクトホール２９は、第１の配線３１の配線材料によって埋め込まれ、ドレイン側のコンタクトホール３０は、第２の配線３２の配線材料によって埋め込まれている。第１の配線３１及び第２の配線３２の配線材料としては、例えばアルミニウムが用いられる。第２の絶縁膜２８の上面には、各々の配線３１，３２を覆う状態で平坦化膜３３が積層形成されている。平坦化膜３３は、光透過性の有機系の絶縁材料によって構成されている。
【００３３】
ここで、半導体膜２４のソース領域２６とドレイン領域２７を比較すると、ドレイン領域２７は長方形に形成されているのに対して、ソース領域２６はドレイン領域２７よりも狭い台形に形成されている。さらに詳述すると、ドレイン領域２７を区画する長方形の長手寸法は、光活性層２５の長さ（長手寸法）と同じ寸法になっている。一方、ソース領域２６を区画する台形の下辺は、光活性層２５の長さ（長手寸法）と同じ寸法になっているが、ソース領域２６を区画する台形の上辺は、光活性層２５の長手寸法より短い寸法になっている。ここで記述する光活性層２５の長さとは、前述した制御電極２２の端辺に沿う方向での光活性層２５の長さをいう。図３においては、光活性層２５が縦長の帯状に形成されていることから、光活性層２５の長さは、当該光活性層２５の長手寸法で規定されるものとなる。ただし、例えば、光活性層２５を横長の帯状に形成した場合は、光活性層２５の長さが、当該光活性層２５の短手寸法で規定されるものとなる。
【００３４】
このため、ドレイン領域２７に関しては、制御電極２２の端辺に重なる低濃度領域２７Ｌの長さと、制御電極２２の端辺に沿う方向の光活性層２５の長さ（本形態では低濃度領域２７Ｌと光活性層２５の境界部の長さ）が、共に同一の長さＬ１になっている。一方、ソース領域２６に関しては、制御電極２２の端辺に重なる低濃度領域２６Ｌの長さＬ２が、制御電極２２の端辺に沿う方向の光活性層２５の長さ（本形態では低濃度領域２６Ｌと光活性層２５の境界部の長さ）Ｌ３（Ｌ３＝Ｌ１）よりも短くなっている。図例の場合は、Ｌ３×０．６５≒Ｌ２の寸法関係になっている。
【００３５】
上記構成からなる光センサ１５においては、平坦化膜３３、第２の絶縁膜２８等を通して半導体膜２４の光活性層２５に光が入射すると、光活性層２５で電子正孔対が発生することにより、光電流が生成される。この光電流は、光センサの受光信号としてセンサ外部に読み出される。
【００３６】
また、本発明の第１実施形態に係る光センサ１５においては、半導体膜２４のソース領域２６を台形に形成することにより、制御電極２２の端辺に重なる低濃度領域２６Ｌの長さＬ２を、制御電極２２の端辺に沿う方向の光活性層２５の長さＬ３よりも短くしている。このため、制御電極２２とソース領域２６（低濃度領域２６Ｌ）の対向面積は、制御電極２２とドレイン領域２７（低濃度領域２７Ｌ）の対向面積よりも狭くなっている。よって、ソース領域２６をドレイン領域２７と同じように長方形に形成する場合に比較して、制御電極２２とソース領域２６の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少する。また、ソース側とドレイン側の双方において、光活性層２５の長手寸法は同一寸法（Ｌ１＝Ｌ３）に維持されているため、電子正孔対の発生源となる光活性層２５の領域（面積）はそのまま維持される。このため、センサ内部で発生する光電流が低下することはない。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量を減らすことができる。したがって、光センサ１５の受光信号となる光電流を効率良く読み出すことが可能となる。
【００３７】
なお、上記第１実施形態においては、ドレイン領域２７の形状を長方形、ソース領域２６の形状を台形とすることにより、ソース側での対向面積をドレイン側での対向面積よりも狭くしたが、これと反対に、ドレイン領域２７の形状を台形、ソース領域２６の形状を長方形とすることにより、ドレイン側での対向面積をソース側での対向面積よりも狭くしてもよい。
【００３８】
＜第２実施形態＞
図５は本発明の第２実施形態に係る光センサの構成を示す平面図である。この第２実施形態においては、上記第１実施形態と比較して、ドレイン領域２７の形状が異なっている。すなわち、上記第１実施形態においては、ドレイン領域２７の形状を長方形としているが、本第２実施形態においては、ドレイン領域２７の形状をソース領域２６と同様に台形としている。このため、ドレイン領域２７に関しては、制御電極２２の端辺に重なる低濃度領域２７Ｌの長さＬ４が、当該低濃度領域２７Ｌと光活性層２５の境界部の長さＬ１よりも短くなっている。
【００３９】
上記構成からなる光センサ１５においては、半導体膜２４のソース領域２６とドレイン領域２７の両方を台形に形成することにより、制御電極２２の端辺に重なる低濃度領域２６Ｌの長さＬ２を、制御電極２２の端辺に沿う方向の光活性層２５の長さ（本形態では低濃度領域２６Ｌと光活性層２５の境界部の長さ）Ｌ３よりも短くするとともに、制御電極２２の端辺に重なる低濃度領域２７Ｌの長さＬ４（Ｌ４＝Ｌ２）を、制御電極２２の端辺に沿う方向の光活性層２５の長さ（本形態では低濃度領域２７Ｌと光活性層２５の境界部の長さ）Ｌ１よりも短くしている。このため、上記第１実施形態と比較して、制御電極２２とドレイン領域２７（低濃度領域２７Ｌ）の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少する。また、ソース側とドレイン側の双方において、光活性層２５の長手寸法は同一寸法（Ｌ１＝Ｌ３）に維持されているため、電子正孔対の発生源となる光活性層２５の領域（面積）もそのまま維持される。このため、センサ内部で発生する光電流が低下することはない。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量をより一層減らすことができる。したがって、光センサ１５の受光信号となる光電流をより効率的に良く読み出すことが可能となる。
【００４０】
＜第３実施形態＞
図６は本発明の第３実施形態に係る光センサの構成を示す平面図である。この第３実施形態においては、上記第１実施形態と比較して、ソース領域２６の形状が異なっている。すなわち、上記第１実施形態においては、ドレイン領域２７の形状を長方形とし、ソース領域２６の形状を台形としているが、本第３実施形態においては、ドレイン領域２７の形状を長方形とし、ソース領域２６の形状を櫛歯形としている。このため、ドレイン領域２７に関しては、上記第１実施形態と同様に、制御電極２２の端辺に重なる低濃度領域２７Ｌの長さと、当該低濃度領域２７Ｌと光活性層２５の境界部の長さが、共に同一の長さＬ１になっているが、ソース領域２６に関しては、制御電極２２の端辺に重なる低濃度領域２６Ｌの長さＬ５（Ｌ５＝Ｌ５ａ＋Ｌ５ｂ＋Ｌ５ｃ）が、制御電極２２の端辺に沿う方向の光活性層２５の長さ（本形態では低濃度領域２６Ｌと光活性層２５の境界部の長さ）Ｌ３よりも短くなっている。
【００４１】
かかる構成により、制御電極２２とソース領域２６（低濃度領域２６Ｌ）の対向面積は、制御電極２２とドレイン領域２７（低濃度領域２７Ｌ）の対向面積よりも狭くなっている。よって、ソース領域２６をドレイン領域２７と同じように長方形に形成する場合に比較して、制御電極２２とソース領域２６の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少する。また、ソース側とドレイン側の双方において、光活性層２５の長手寸法は同一寸法（Ｌ１＝Ｌ３）に維持されているため、電子正孔対の発生源となる光活性層２５の領域（面積）もそのまま維持される。このため、センサ内部で発生する光電流が低下することはない。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量を減らすことができる。したがって、光センサ１５の受光信号となる光電流を効率良く読み出すことが可能となる。
【００４２】
なお、上記第３実施形態においては、ドレイン領域２７の形状を長方形、ソース領域２６の形状を櫛歯形とすることにより、ソース側での対向面積をドレイン側での対向面積よりも狭くしたが、これと反対に、ドレイン領域２７の形状を櫛歯形、ソース領域２６の形状を長方形とすることにより、ドレイン側での対向面積をソース側での対向面積よりも狭くしてもよい。また、ソース領域２６とドレイン領域２７の両方を櫛歯形に形成してもよい。
【００４３】
＜第４実施形態＞
図７は本発明の第４実施形態に係る光センサの構成を示す平面図であり、図８は当該光センサの構成を示す断面図である。この第４実施形態においては、上記第１〜第３実施形態で挙げた構成要素と同様の機能を有する構成要素に同じ符号を付して説明することとする。図示した光センサ１５においては、制御電極２２と、半導体膜２４のソース領域２６、光活性層２５及びドレイン領域２７が、それぞれ同心円状に配置されている。制御電極２２はドーナツ形に形成されている。制御電極２２には制御配線２０が接続されている。半導体膜２４は円形（真円）に形成されている。半導体膜２４は、光センサ１５の中心から半径方向（放射方向）に向けて、ソース領域２６、光活性層２５及びドレイン領域２７を順に配置した構成となっている。このため、光活性層２５は、円形のソース領域２６を取り囲むようにその外側にドーナツ形に形成され、ドレイン領域２７は、光活性層２５を取り囲むようにその外側にドーナツ形に形成されている。
【００４４】
光活性層２５は、制御電極２２と重なる領域内に配置されている。光活性層２５の内径は制御電極２２の内径よりも大きく設定され、光活性層２５の外径は制御電極２２の外径よりも小さく設定されている。このため、光活性層２５は、制御電極２２の形成領域内に完全に収まるように配置されている。
【００４５】
ソース領域２６は、内側を高濃度領域２６Ｈ、外側を低濃度領域２６Ｌとして区分され、当該低濃度領域２６Ｌの外周部が光活性層２５の内周部に隣接している。ソース領域２６の高濃度領域２６Ｈの中心位置にはコンタクトホール２９が設けられている。コンタクトホール２９は、第２の絶縁膜２８を貫通する状態で形成されたもので、第１の配線３１の配線材料によって埋め込まれている。第１の配線３１の直下は、ＭＯＳトランジスタのチャネルに相当する光活性層２５がソース信号によってカップリングを受けるのを防ぐために、ソース領域２６を除いて、制御電極２２及び半導体膜２４を切り欠いてもよい。
【００４６】
ドレイン領域２７は、外側を高濃度領域２７Ｈ、内側を低濃度領域２７Ｌとして区分され、当該低濃度領域２７Ｌの内周部が光活性層２５の外周部に隣接している。ドレイン領域２７の高濃度領域２７Ｈの一部は外側に突出しており、この突出部分にコンタクトホール３０が形成されている。コンタクトホール３０は、第２の絶縁膜２８を貫通する状態で形成されたもので、第２の配線３２の配線材料によって埋め込まれている。
【００４７】
ここで、半導体膜２４のソース領域２６とドレイン領域２７を比較すると、ドレイン領域２７は光活性層２５の外側にドーナツ形に形成されているのに対して、ソース領域２６は光活性層２５の内側に円形に形成されている。このため、ドレイン領域２７に関しては、制御電極２２の端辺（外周縁）に重なる低濃度領域２７Ｌの長さ（円周長）が、制御電極２２の端辺に沿う方向（円周方向）の光活性層２５の長さ（本形態では低濃度領域２７Ｌと光活性層２５の境界部の長さ（円周長））よりも長くなっている。これに対して、ソース領域２６に関しては、制御電極２２の端辺（内周縁）に重なる低濃度領域２６Ｌの長さ（円周長）が、制御電極２２の端辺に沿う方向（円周方向）の光活性層２５の長さ（本形態では低濃度領域２６Ｌと光活性層２５の境界部の長さ（円周長））よりも短くなっている。このため、制御電極２２とソース領域２６（低濃度領域２６Ｌ）の対向面積は、制御電極２２とドレイン領域２７（低濃度領域２７Ｌ）の対向面積よりも狭くなっている。したがって、制御電極２２とドレイン領域２７の対向面積が、上記従来構造の場合（ドレイン領域を長方形に形成した場合）と同じ面積であると仮定すると、上記従来構造と比較して、制御電極２２とソース領域２６の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少する。
【００４８】
また一般に、ＭＯＳトランジスタ構造の光センサでは、光活性層のソース領域側の端部を「ソース端」とし、光活性層のドレイン領域側の端部を「ドレイン端」とすると、電子正孔対発生の寄与度はソース端よりもドレイン端の方が高くなる。これは、光活性層に光が入射した際に、光電流を生じさせる電子正孔対が、主にドレイン端で発生するためである。本第４実施形態に係る光センサ１５においては、半導体膜２４の配置形態として、ソース領域２６を内側、ドレイン領域２７を外側に配置しているため、電子正孔対発生の寄与度が高いドレイン端の円周長を長く確保することができる。このため、ソース領域２６を外側、ドレイン領域２７を内側に配置する場合に比べて、より多くの光電流を発生させることができる。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量を減らすことができる。したがって、光センサ１５の受光信号となる光電流を効率良く読み出すことが可能となる。また、同じセンサ効率を持つ素子に比べて、素子の面積を縮小することができる。
【００４９】
なお、上記第４実施形態においては、制御電極２２と半導体膜２４の形状（内周形状、外周形状など）を円形としているが、これに限らず、例えば六角形やそれ以上の多角形としてもよい。
【００５０】
また、上記第１〜第４実施形態においては、ｎチャネル型のＭＯＳトランジスタ構造の光センサを例に挙げて説明したが、本発明はこれに限らず、ｐチャネル型のＭＯＳトランジスタ構造の光センサにも適用可能である。
【００５１】
また本発明は、ＭＯＳトランジスタ構造の光センサに限らず、ＰＩＮダイオード構造の光センサにも適用可能である。ＰＩＮダイオードは、ｐ型の電極領域と、ｉ型の光活性層と、ｎ型の電極領域とに区分された半導体膜を用いて構成されるものである。その場合、光活性層の両側に位置する一対の電極領域は、ＰＩＮダイオードを構成するアノード領域とカソード領域によって構成されるものとなる。以下に、ＰＩＮダイオード構造の光センサに適用した場合の具体的な実施の形態について説明する。
【００５２】
＜第５実施形態＞
図９は本発明の第５実施形態に係る光センサの構成を示す平面図であり、図１０は当該光センサの構成を示す断面図である。図示した光センサ４５は、ＰＩＮ型のダイオードと同様の構造を有するものである。この光センサ４５において、基板４６の上面には、制御電極４７が帯状に形成されるとともに、この制御電極４７を覆う状態で第１の絶縁膜４８が積層形成されている。基板４６は、光透過性を有する基板、具体的には、例えば透明なガラス基板を用いて構成されるものである。制御電極４７は、画素駆動用のスイッチング素子となる薄膜トランジスタＴｒ（図２参照）のゲート電極と同じ工程で、共通の基板４６上に形成されるものである。制御電極４７には、光センサ４５の駆動を制御するために、図示しない制御配線を介して所定の電圧が印加される。制御電極４７は、例えばモリブデンや高融点金属などの光反射性の導電材料を用いて構成されている。第１の絶縁膜４８は、上記薄膜トランジスタＴｒのゲート絶縁膜と同じ工程で形成されるものである。
【００５３】
第１の絶縁膜４８は、光透過性の絶縁材料（例えば、酸化シリコン、窒化シリコンなど）によって構成されている。第１の絶縁膜４８の成膜には、ＣＶＤ(chemical vapor deposition）法を用いることができる。第１の絶縁膜４８の上面には半導体膜４９が形成されている。半導体膜４９は、例えば多結晶シリコンからなる薄膜であって、図の左右方向で制御電極４７を跨ぐ状態で第１の絶縁膜４８上に形成されている。半導体膜４９は、例えば第１の絶縁膜４８上にアモルファスシリコンを成膜した後、エキシマレーザを照射することにより、シリコン膜を多結晶化して形成されるものである。半導体膜４９は、ＰＩＮダイオードを構成するもので、光活性層５０と一対の電極領域５１，５２とに区分されている。光活性層５０は、相対的に不純物濃度が低いＩ型になっており、一対の電極領域５１，５２は、それぞれ相対的に不純物濃度が高いＰ型とＮ型になっている。
【００５４】
光活性層５０は、光電変換機能を有するもので、当該光活性層５０に光が入射したときに、光電流の元になる電子正孔対を発生させる。光活性層５０は、平面的にみて、制御電極４７の配線方向に沿う長方形をなしている。光活性層５０は、制御電極４７と重なる領域内に配置されている。図の左右方向においては、光活性層５０の寸法が制御電極４７の寸法よりも小さく設定され、図の上下方向においても、光活性層５０の寸法が制御電極４７の寸法よりも小さく設定されている。このため、光活性層５０は、制御電極４７の形成領域内に完全に収まるように配置されている。
【００５５】
一対の電極領域５１，５２は、光活性層５０の両側で半導体膜４９に例えばイオン注入装置を用いて導電型の異なる不純物を導入（注入）することにより形成されるもので、一方がＰ+領域、他方がＮ+領域となっている。一対の電極領域５１，５２のうち、一方の電極領域（Ｐ+領域）５１はアノード領域となっており、他方の電極領域（Ｎ+領域）５２はカソード領域となっている。アノード領域５１は、図の左右方向で制御電極４７の一方の端辺を跨ぐ状態に配置され、カソード領域５２は、図の左右方向で制御電極４７の他方の端辺を跨ぐ状態に配置されている。
【００５６】
第１の絶縁膜４８の上面には、半導体膜４９を覆う状態で第２の絶縁膜５３が積層形成されている。第２の絶縁膜５３は、光透過性の絶縁材料（例えば、酸化シリコン、窒化シリコンなど）によって構成されている。第２の絶縁膜５３の成膜には、ＣＶＤ(chemical vapor deposition）法を用いることができる。第２の絶縁膜５３には、アノード領域５１の一部を露出するように１つのコンタクトホール５４が形成されるとともに、カソード領域５２の一部を露出するように１つのコンタクトホール５５が形成されている。各々のコンタクトホール５４，５５は、例えば第２の絶縁膜５３上にフォトリソグラフィー技術によってレジストパターンを形成した後、このレジストパターンを用いて第２の絶縁膜５３をエッチングすることにより、第２の絶縁膜５３を貫通する状態で形成されるものである。アノード側のコンタクトホール５４は、第１の配線５６の配線材料によって埋め込まれ、カソード側のコンタクトホール５５は、第２の配線５７の配線材料によって埋め込まれている。第１の配線５６及び第２の配線５７の配線材料としては、例えばアルミニウムが用いられる。第２の絶縁膜５３の上面には、各々の配線５６，５７を覆う状態で平坦化膜５８が積層形成されている。平坦化膜５８は、光透過性の有機系の絶縁材料によって構成されている。
【００５７】
ここで、半導体膜４９のアノード領域５１とカソード領域５２は、いずれも平面視Ｔ字形に形成されている。そして、アノード領域５１に関しては、制御電極４７の端辺に重なるアノード領域５１の長さＬ５が、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではアノード領域５１と光活性層５０の境界部の長さ）Ｌ６よりも短くなっている。同様に、カソード領域５２に関しては、制御電極４７の端辺に重なるカソード領域５２の長さＬ７が、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではカソード領域５２と光活性層５０の境界部の長さ）Ｌ８（Ｌ８＝Ｌ６）よりも短くなっている。
【００５８】
上記構成からなる光センサ４５においては、平坦化膜５８、第２の絶縁膜５３等を通して半導体膜４９の光活性層５０に光が入射すると、光活性層５０で電子正孔対が発生することにより、光電流が生成される。この光電流は、光センサの受光信号としてセンサ外部に読み出される。
【００５９】
また、本発明の第５実施形態に係る光センサ４５においては、半導体膜４９のアノード領域５１とカソード領域５２を共にＴ字形に形成することにより、アノード領域５１に関しては、制御電極４７の端辺に重なるアノード領域５１の長さＬ５を、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではアノード領域５１と光活性層５０の境界部の長さ）Ｌ６よりも短くし、カソード領域５２に関しては、制御電極４７の端辺に重なるカソード領域５２の長さＬ７を、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではカソード領域５２と光活性層５０の境界部の長さ）Ｌ８よりも短くしている。これに対して、例えば図１１に示すように、半導体膜４９のアノード領域５１とカソード領域５２を共に長方形に形成した場合は、アノード電極５１に関しては、制御電極４７の端辺に重なるアノード領域５１の長さＬ９が、制御電極４７の端辺に沿う方向の光活性層５０の長さ（アノード領域５１と光活性層５０の境界部の長さ）Ｌ９と等しくなり、カソード領域５２に関しては、制御電極４７の端辺に重なるカソード領域５２の長さＬ１０（Ｌ９＝Ｌ１０）が、制御電極４７の端辺に沿う方向の光活性層５０の長さ（カソード領域５２と光活性層５０の境界部の長さ）Ｌ１０と等しくなる。
【００６０】
このため、制御電極４７とアノード領域５１の対向面積は、アノード電極５１を長方形に形成する場合に比較して狭くなり、その分だけセンサ内部の寄生容量が減少する。同様に、制御電極４７とカソード電極５２の対向面積は、カソード電極５２を長方形に形成する場合に比較して狭くなり、その分だけセンサ内部の寄生容量が減少する。また、アノード領域５１とカソード領域５２の双方において、光活性層５０の長手寸法は上記図１１に示すセンサ構造と同一寸法（Ｌ６＝Ｌ８＝Ｌ９＝Ｌ１０）に維持されているため、電子正孔対の発生源となる光活性層５０の領域（面積）はそのまま維持される。このため、センサ内部で発生する光電流が低下することはない。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量を減らすことができる。したがって、光センサ４５の受光信号となる光電流を効率良く読み出すことが可能となる。
【００６１】
＜第６実施形態＞
図１２は本発明の第６実施形態に係る光センサの構成を示す平面図である。この第６実施形態においては、上記第５実施形態と比較して、アノード領域５１とカソード領域５２の形状が異なっている。すなわち、上記第５実施形態においては、アノード領域５１とカソード領域５２の形状を共にＴ字形としているが、本第６実施形態においては、アノード領域５１とカソード領域５２の形状を共に樋形としている。このため、アノード領域５１に関しては、制御電極４７の端辺に重なるアノード領域５１の長さＬ１１が、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではアノード領域５１と光活性層５０の境界部の長さ）Ｌ１２よりも短くなっており、カソード領域５２に関しては、制御電極４７の端辺に重なるカソード領域５２の長さＬ１３（Ｌ１３＝Ｌ１１）が、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではカソード領域５２と光活性層５０の境界部の長さ）Ｌ１４（Ｌ１４＝Ｌ１２）よりも短くなっている。
【００６２】
上記構成からなる光センサ４５においては、半導体膜４９のアノード領域５１とカソード領域５２を共に樋形に形成することにより、制御電極４７の端辺に重なるアノード領域５１の長さＬ１１を、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではアノード領域５１と光活性層５０の境界部の長さ）Ｌ１２よりも短くするとともに、制御電極４７の端辺に重なるカソード領域５２の長さＬ１３を、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではカソード領域５２と光活性層５０の境界部の長さ）Ｌ１４よりも短くしている。このため、上記図１１に示すように、アノード領域５１とカソード領域５２を共に長方形に形成する場合に比較して、制御電極４７とアノード領域５１の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少するとともに、制御電極４７とカソード領域５２の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少する。また、アノード側とカソード側の双方において、光活性層５０の長手寸法は上記図１１に示すセンサ構造と同一寸法（Ｌ９＝Ｌ１０＝Ｌ１２＝Ｌ１４）に維持されているため、電子正孔対の発生源となる光活性層５０の領域（面積）はそのまま維持される。このため、センサ内部で発生する光電流が低下することはない。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量をより一層減らすことができる。したがって、光センサ４５の受光信号となる光電流を効率的に良く読み出すことが可能となる。
【００６３】
＜第７実施形態＞
図１３は本発明の第７実施形態に係る光センサの構成を示す平面図であり、図１４は当該光センサの構成を示す断面図である。この第７実施形態においては、上記第５，第６実施形態で挙げた構成要素と同様の機能を有する構成要素に同じ符号を付して説明することとする。図示した光センサ４５においては、制御電極４７と、半導体膜４９のアノード電極５１、光活性層５０及びカソード領域５２が、それぞれ同心円状に配置されている。制御電極４７はドーナツ形に形成されている。制御電極４７には制御配線５９が接続されている。半導体膜４９は円形（真円）に形成されている。半導体膜４９は、光センサ４５の中心から半径方向（放射方向）に向けて、カソード領域５２、光活性層５０及びアノード領域５１を順に配置した構成となっている。このため、光活性層５０は、円形のカソード領域５２を取り囲むようにその外側にドーナツ形に形成され、アノード領域５１は、光活性層５０を取り囲むようにその外側にドーナツ形に形成されている。
【００６４】
光活性層５０は、制御電極４７と重なる領域内に配置されている。光活性層５０の内径は制御電極４７の内径よりも大きく設定され、光活性層５０の外径は制御電極４７の外径よりも小さく設定されている。このため、光活性層５０は、制御電極４７の形成領域内に完全に収まるように配置されている。
【００６５】
アノード領域５１の内周部は光活性層５０の外周部に隣接している。アノード領域５１の一部は外側に突出しており、この突出部分にコンタクトホール５４が形成されている。コンタクトホール５４は、第２の絶縁膜５３を貫通する状態で形成されたもので、第１の配線（アノード配線）５６の配線材料によって埋め込まれている。
【００６６】
カソード領域５２の外周部は光活性層５０の内周部に隣接している。カソード領域５１の中心位置にはコンタクトホール５５が設けられている。コンタクトホール５５は、第２の絶縁膜５３を貫通する状態で形成されたもので、第２の配線（カソード配線）５７の配線材料によって埋め込まれている。
【００６７】
ここで、半導体膜４９のアノード領域５１とカソード領域５２を比較すると、アノード領域５１は光活性層５０の外側にドーナツ形に形成されているのに対して、カソード領域５２は光活性層５０の内側に円形に形成されている。このため、アノード領域５１に関しては、制御電極４７の端辺（外周縁）に重なるアノード領域５１の長さ（円周長）が、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではアノード領域５１と光活性層５０の境界部の長さ（円周長））よりも長くなっている。これに対して、カソード領域５２に関しては、制御電極４７の端辺（内周縁）に重なるカソード領域５２の長さ（円周長）が、制御電極４７の端辺に沿う方向の光活性層５０の長さ（本形態ではカソード領域５２と光活性層５０の境界部の長さ（円周長））よりも短くなっている。このため、制御電極４７とカソード領域５２の対向面積は、制御電極４７とアノード領域５１の対向面積よりも狭くなっている。したがって、制御電極４７とアノード電極５１の対向面積が、例えば上記図１１に示すように、アノード電極５１とカソード電極５２を共に長方形に形成した場合と同じ面積であると仮定すると、上記図１１に示すセンサ構造と比較して、制御電極４７とカソード電極５２の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少する。
【００６８】
また一般に、ＰＩＮダイオード構造の光センサでは、光活性層のアノード領域側の端部を「アノード端」とし、光活性層のカソード領域側の端部を「カソード端」とすると、電子正孔対発生の寄与度はカソード端よりもアノード端の方が高くなる。これは、光活性層に光が入射した際に、光電流を生じさせる電子正孔対が、主にアノード端で発生するためである。本第７実施形態に係る光センサ４５においては、半導体膜４９の配置形態として、カソード領域５２を内側、アノード領域５１を外側に配置しているため、電子正孔対発生の寄与度が高いアノード端の円周長を長く確保することができる。このため、カソード領域５２を外側、アノード領域５１を内側に配置する場合に比べて、より多くの光電流を発生させることができる。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量を減らすことができる。したがって、光センサ４５の受光信号となる光電流を効率良く読み出すことが可能となる。また、カソード領域５２を光活性層５０とアノード領域５１で取り囲んだ構造になっているため、光活性層５０の電界分布の偏りを防止することができるとともに、同じセンサ効率を持つ素子に比べて、素子の面積を縮小することができる。
【００６９】
なお、上記第７実施形態においては、制御電極４７と半導体膜４９の形状（内周形状、外周形状など）を円形としているが、これに限らず、例えば六角形やそれ以上の多角形としてもよい。
【００７０】
＜第８実施形態＞
図１５は本発明の第８実施形態に係る光センサの構成を示す平面図である。この第８実施形態においては、上記第５実施形態と比較して、光活性層５０とアノード領域５１の形状が異なっている。すなわち、上記第５実施形態においては、光活性層５０を帯状とし、アノード電極５１をＴ字形としているが、本第８実施形態においては、光活性層５０の一部をアノード電極５１と同じ幅で当該アノード電極５１側に突出させ、その突出部分から連続するかたちでアノード電極５１をI字形に形成し、カソード電極５２はＴ字形に形成している。このため、アノード領域５１に関しては、制御電極４７の端辺に重なるアノード領域５１の長さＬ５が、制御電極４７の端辺に沿う方向の光活性層５０の長さＬ６よりも短くなっており、カソード領域５２に関しては、制御電極４７の端辺に重なるカソード領域５２の長さＬ７が、制御電極４７の端辺に沿う方向の光活性層５０の長さＬ８よりも短くなっている。したがって、上記第５実施形態と同様の作用効果が得られる。さらに、上記第５実施形態と比較すると、制御電極４７とアノード電極５１の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少する。この第８実施形態で採用した構成は、前述したｎチャネル型のＭＯＳトランジスタ構造の光センサにも同様に適用可能である。その場合は、アノード電極５１の部分がソース領域の部分となり、カソード電極５２の部分がドレイン領域の部分となる。また、第８実施形態の変形例として、アノード電極５１をＴ字型、カソード電極５２をＩ字形としてもよい。
【００７１】
＜第９実施形態＞
図１６は本発明の第９実施形態に係る光センサの構成を示す平面図である。この第９実施形態においては、上記第８実施形態と比較して、光活性層５０とカソード領域５２の形状が異なっている。すなわち、本第９実施形態においては、光活性層５０の一部をカソード電極５２と同じ幅で当該カソード電極５２側に突出させ、その突出部分から連続するかたちでカソード電極５２をI字形に形成している。このため、カソード電極５２に関しては、制御電極４７の端辺に重なるアノード領域５１の長さＬ５が、制御電極４７の端辺に沿う方向の光活性層５０の長さＬ６よりも短くなっており、カソード領域５２に関しては、制御電極４７の端辺に重なるカソード領域５２の長さＬ７が、制御電極４７の端辺に沿う方向の光活性層５０の長さＬ８よりも短くなっている。したがって、上記第８実施形態と同様の作用効果が得られる。さらに、上記第５、第８実施形態と比較すると、制御電極４７とカソード電極５２の対向面積が狭くなり、その分だけセンサ内部の寄生容量が減少する。この第９実施形態で採用した構成は、前述したｎチャネル型のＭＯＳトランジスタ構造の光センサにも同様に適用可能である。その場合は、アノード電極５１の部分がソース領域の部分となり、カソード電極５２の部分がドレイン領域の部分となる。
【００７２】
＜第１０実施形態＞
図１７は本発明の第１０実施形態に係る光センサの構成を示す平面図である。この第９実施形態においては、上記図１１に示すＰＩＮ型のダイオード構造と比較して、アノード電極５１とカソード電極５２の形状が異なっている。すなわち、上記図１１に示すＰＩＮ型ダイオード構造の光センサ４５においては、半導体膜４９のアノード領域５１とカソード領域５２を共に長方形に形成しているが、本第１０実施形態においては、アノード電極５１の制御電極４７と重なる部分に切り欠き６０を形成するとともに、カソード電極５２の制御電極４７と重なる部分に切り欠き６０を形成している。切り欠き６０は、制御電極４７の端辺に沿う方向（図の上下方向）のアノード電極５１幅を部分的に狭くする状態で形成され、同様に、切り欠き６０は、制御電極４７の端辺に沿う方向（図の上下方向）のカソード電極５２幅を部分的に狭くする状態で形成されている。
【００７３】
上記構成からなる光センサ４５においては、カソード電極５１に切り欠き６０を設けたことにより、カソード電極５１と制御電極４７の対向面積が狭くなる一方、アノード電極５２に切り欠き６０を設けたことにより、カソード電極５２と制御電極４７の対向面積が狭くなる。このため、上記図１１に示すＰＩＮ型ダイオード構造の光センサ４５と比較して、センサ内部の寄生容量が減少する。また、アノード側とカソード側の双方において、光活性層５０の長手寸法は上記図１１に示すセンサ構造と同一寸法（Ｌ９＝Ｌ１０＝Ｌ１２＝Ｌ１４）に維持されるため、電子正孔対の発生源となる光活性層５０の領域（面積）はそのまま維持される。このため、センサ内部で発生する光電流が低下することはない。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量をより一層減らすことができる。したがって、光センサ４５の受光信号となる光電流を効率的に良く読み出すことが可能となる。なお、ここではアノード電極５１とカソード電極５２の両方に切り欠き６０，６０を設けるものとしたが、いずれか一方だけに切り欠きを設けてもよい。また、図示はしないが、切り欠きに代えて、任意の形状（例えば、円形、楕円形、多角形など）の貫通穴を少なくとも１つ設けるようにしてもよい。さらに、本第１０実施形態で採用した構成は、前述したｎチャネル型のＭＯＳトランジスタ構造の光センサにも同様に適用可能である。その場合は、アノード電極５１の部分がソース領域の部分となり、カソード電極５２の部分がドレイン領域の部分となる。
【００７４】
＜第１１実施形態＞
図１８は本発明の第１１実施形態に係る光センサの構成を示す平面図である。この第１１実施形態においては、上記図９に示すＰＩＮ型のダイオード構造と比較して、制御電極４７と半導体膜４９の配置関係が異なっている。すなわち、上記図９に示すＰＩＮ型ダイオード構造の光センサ４５においては、制御電極４７に対して光活性層５０とその両側のカソード電極５１及びアノード電極５２の一部が重なった状態で配置されているが、本第１１実施形態においては、制御電極４７に対して光活性層５０だけが重なり、カソード電極５１及びアノード電極５２が重なっていない。具体的には、制御電極４７の端辺に沿う方向と直交する方向（図の左右方向）において、制御電極４７と光活性層５０の寸法（幅）は同一寸法となっている。そして、光活性層５０とカソード電極５１の境界は、制御電極４７の一方の端辺と同一線上に位置し、光活性層５０とアノード電極５２の境界は、制御電極４７の他方の端辺と同一線上に位置している。
【００７５】
上記構成からなる光センサ４５においては、カソード電極５１と制御電極４７の対向面積が実質ゼロになるとともに、アノード電極５２と制御電極４７の対向面積が実質ゼロになる。このため、上記図９に示すＰＩＮ型ダイオード構造の光センサ４５に比較して、センサ内部の寄生容量が減少する。また、光活性層５０の長手寸法は上記図９に示すセンサ構造と同等の寸法に維持されるため、電子正孔対の発生源となる光活性層５０の領域（面積）はそのまま維持される。このため、センサ内部で発生する光電流が低下することはない。この結果、センサ内部で発生する光電流を低下させることなく、センサ内部の寄生容量をより一層減らすことができる。この第１１実施形態で採用した構成は、前述したｎチャネル型のＭＯＳトランジスタ構造の光センサにも同様に適用可能である。その場合は、アノード電極５１の部分がソース領域の部分となり、カソード電極５２の部分がドレイン領域の部分となる。
【００７６】
＜適用例＞
本発明に係る表示装置（液晶表示装置）１は、図１９〜図２３に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器に適用可能である。
【００７７】
＜第１適用例＞
図１９は第１適用例となるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１に上記の表示装置１を適用可能である。
【００７８】
＜第２適用例＞
図２０は第２適用例となるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２に上記の表示装置１を適用可能である。
【００７９】
＜第３適用例＞
図２１は第３適用例となるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３に上記の表示装置１を適用可能である。
【００８０】
＜第４適用例＞
図２２は第４適用例となるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４に上記の表示装置１を適用可能である。
【００８１】
＜第５適用例＞
図２３は第５適用例となる携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５に上記の表示装置１を適用可能である。
【図面の簡単な説明】
【００８２】
【図１】本発明に係る表示装置の全体構成を示すブロック図である。
【図２】表示パネルの表示領域における回路構成を示す図である。
【図３】本発明の第１実施形態に係る光センサの構成を示す平面図である
【図４】本発明の第１実施形態に係る光センサの構成を示す断面図である。
【図５】本発明の第２実施形態に係る光センサの構成を示す平面図である。
【図６】本発明の第３実施形態に係る光センサの構成を示す平面図である。
【図７】本発明の第４実施形態に係る光センサの構成を示す平面図である。
【図８】本発明の第４実施形態に係る光センサの構成を示す断面図である。
【図９】本発明の第５実施形態に係る光センサの構成を示す平面図である。
【図１０】本発明の第５実施形態に係る光センサの構成を示す断面図である。
【図１１】本発明との比較例を示す図である。
【図１２】本発明の第６実施形態に係る光センサの構成を示す平面図である。
【図１３】本発明の第７実施形態に係る光センサの構成を示す平面図である。
【図１４】本発明の第７実施形態に係る光センサの構成を示す断面図である。
【図１５】本発明の第８実施形態に係る光センサの構成を示す平面図である。
【図１６】本発明の第９実施形態に係る光センサの構成を示す平面図である。
【図１７】本発明の第１０実施形態に係る光センサの構成を示す平面図である。
【図１８】本発明の第１１実施形態に係る光センサの構成を示す平面図である。
【図１９】第１適用例となるテレビを示す斜視図である。
【図２０】第２適用例となるデジタルカメラを示す図である。
【図２１】第３適用例となるノート型パーソナルコンピュータを示す斜視図である。
【図２２】第４適用例となるビデオカメラを示す斜視図である。
【図２３】第５適用例となる携帯端末装置を示す図である。
【図２４】従来の光センサの構成を示す平面図である。
【図２５】従来の光センサの構成を示す断面図である。
【符号の説明】
【００８３】
１…表示装置、１５…光センサ、２１…基板、２２…制御電極、２３…第１の絶縁膜、２４…半導体膜、２５…光活性層、２６…ソース領域（電極領域）、２７…ドレイン領域（電極領域）、２８…第２の絶縁膜、２９，３０…コンタクトホール、３１…第１の配線、３２…第２の配線、３３…平坦化膜、４５…光センサ、４６…基板、４７…制御電極、４８…第１の絶縁膜、４９…半導体膜、５０…光活性層、５１…アノード領域（電極領域）、５２…カソード領域（電極領域）、５３…第２の絶縁膜、５４，５５…コンタクトホール、５６…第１の配線、５７…第２の配線、５８…平坦化膜
【図１】
2009164543.tif 000003
【図２】
2009164543.tif 000004
【図３】
2009164543.tif 000005
【図４】
2009164543.tif 000006
【図５】
2009164543.tif 000007
【図６】
2009164543.tif 000008
【図７】
2009164543.tif 000009
【図８】
2009164543.tif 000010
【図９】
2009164543.tif 000011
【図１０】
2009164543.tif 000012
【図１１】
2009164543.tif 000013
【図１２】
2009164543.tif 000014
【図１３】
2009164543.tif 000015
【図１４】
2009164543.tif 000016
【図１５】
2009164543.tif 000017
【図１６】
2009164543.tif 000018
【図１７】
2009164543.tif 000019
【図１８】
2009164543.tif 000020
【図１９】
2009164543.tif 000021
【図２０】
2009164543.tif 000022
【図２１】
2009164543.tif 000023
【図２２】
2009164543.tif 000024
【図２３】
2009164543.tif 000025
【図２４】
2009164543.tif 000026
【図２５】
2009164543.tif 000027