(57)【要約】【課題】バスの占有時間を短縮し、システムの構成要素の再利用性を向上させ且つシステムの構成要素のプロトコルに依存しないＤＭＡ転送処理を行う。【解決手段】ＤＭＡ転送処理装置１００は、ＤＭＡ転送情報を発行するＣＰＵ１０１と、ＣＰＵ１０１によって発行されたＤＭＡ転送情報に従ってリードリクエストを発行するＤＭＡＣ１０２と、インターコネクトバス１１０と転送先モジュール１０５の間に接続され、転送元モジュール１０４から転送されたレスポンスを取得し、当該レスポンスをライト転送データに変換し、当該ライト転送データを転送先モジュール１０５に書き込み、当該書き込みに対する受領応答通知を転送元モジュール１０４から取得するスレーブブリッジ１０６と、インターコネクトバス１１０とＤＭＡＣ１０２の間に接続され、スレーブブリッジ１０６から受領応答通知を取得し、当該取得された受領応答通知をインターコネクトバス１１０に転送するマスタブリッジ１０３と、を備える。【選択図】図１
2009151486.tif 000002
【特許請求の範囲】
【請求項１】
受領応答通知に従って転送許可を発行するインターコネクトバスを介して、転送元モジュールに記憶されたデータを転送先モジュールに転送するＤＭＡ転送を行うＤＭＡ転送処理装置であって、
ＤＭＡ転送情報を発行するＣＰＵと、
前記ＣＰＵによって発行されたＤＭＡ転送情報に従ってリードリクエストを発行するＤＭＡＣと、
前記インターコネクトバスと前記転送先モジュールの間に接続され、前記転送元モジュールから転送されたレスポンスを取得し、当該レスポンスをライト転送データに変換し、当該ライト転送データを前記転送先モジュールに書き込み、当該書き込みに対する受領応答通知を前記転送元モジュールから取得するスレーブブリッジと、
前記インターコネクトバスと前記ＤＭＡＣの間に接続され、前記スレーブブリッジから前記受領応答通知を取得し、当該取得された受領応答通知を前記インターコネクトバスに転送するマスタブリッジと、を備えることを特徴とするＤＭＡ転送処理装置。
【請求項２】
前記マスタブリッジは、複数の転送先モジュール毎に固有の識別情報と前記ＤＭＡ転送情報の関係を示すアドレステーブルを有する請求項１に記載のＤＭＡ転送処理装置。
【請求項３】
前記スレーブブリッジは、前記転送先モジュールから取得された受領応答通知が所定数に達した場合に、ＤＭＡ転送完了信号を発行する請求項１又は２に記載のＤＭＡ転送処理装置。
【請求項４】
前記スレーブブリッジと前記転送先モジュールは、内部バスを介して接続され、
前記インターコネクトバスのバス幅が前記内部バスのバス幅より小さい場合には、前記スレーブブリッジは、前記転送元モジュールから転送された所定数のレスポンスを統合することによって前記ライト転送データに変換する請求項１乃至３の何れか１項に記載のＤＭＡ転送処理装置。
【請求項５】
前記スレーブブリッジと前記転送先モジュールは、内部バスを介して接続され、
前記インターコネクトバスのバス幅が前記内部バスのバス幅より大きい場合には、前記スレーブブリッジは、前記転送元モジュールから転送されたレスポンスを分割することによって所定数のライト転送データに変換し、
前記マスタブリッジは、前記分割されたライト転送データの書き込みが所定回数完了した場合に前記受領応答通知を前記スレーブブリッジから取得する請求項１乃至３の何れか１項に記載のＤＭＡ転送処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＭＡ転送処理装置に関し、特に、インターコネクトバスを介してＤＭＡ転送処理を行うＤＭＡ転送処理装置に関する。
【背景技術】
【０００２】
モジュール間のデータ転送処理の１つとして、ＤＭＡ転送処理が知られている。従来のＤＭＡ転送処理は、１回のバスアクセスでモジュール間のデータ転送処理を実現できるシングルアドレスモードである。
【０００３】
しかし、シングルアドレスモードでは、システムの構成要素（バス、ＤＭＡＣ、転送元モジュール及び転送先モジュール）にシングルアドレスモード専用の信号線と機能を実装する必要がある。従って、シングルアドレスモードのプロトコルを採用するシステムの構成要素をシングルアドレスモード用の機能及び信号線に対応していないプロトコル（例えば、ＯＣＰ（Ｏｐｅｎ  Ｃｏｒｅ  Ｐｒｏｔｏｃｏｌ））を採用するシステムに適用したときに、バス上で行われる通信及びモジュール間のインタフェースで実行されるハンドシェイクがプロトコル違反になるという問題がある。また、システムがプロトコル違反を許容する場合であっても、システムの構成要素を再利用することが難しくなるという問題がある。
【０００４】
特許文献１は、従来のシングルアドレスモードのＤＭＡ転送処理について開示している。しかし、特許文献１では、任意のアドレスから任意のアドレスへのＤＭＡ転送ができないという問題がある。また、システムの構成要素のプロトコルがそれぞれ異なる場合については言及されていない。
【０００５】
これに対して、複数回のバスアクセスでモジュール間のデータ転送処理を実現するデュアルアドレスモードが知られている。
【０００６】
しかし、デュアルアドレスモードでは、ＳｏＣ（Ｓｉｌｉｃｏｎ ｏｎ  Ｃｈｉｐ）の構成や採用されるプロトコルがシングルアドレスモードとは異なり、再利用性を重視してシステムの構成要素が設計されている。従って、シングルアドレスモードに比べてインターコネクトバスの占有時間が長くなるという問題がある。
【０００７】
すなわち、従来のＤＭＡ転送処理では、バスの占有時間を短縮し、システムの構成要素の再利用性を向上させ且つシステムの構成要素のプロトコルに依存しないＤＭＡ転送処理を行うことができない。
【特許文献１】特開平５−１２１８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、バスの占有時間を短縮し、システムの構成要素の再利用性を向上させ且つシステムの構成要素のプロトコルに依存しないＤＭＡ転送処理を行うことである。
【課題を解決するための手段】
【０００９】
本発明の実施例１によれば、受領応答通知に従って転送許可を発行するインターコネクトバスを介して、転送元モジュールに記憶されたデータを転送先モジュールに転送するＤＭＡ転送を行うＤＭＡ転送処理装置であって、
ＤＭＡ転送情報を発行するＣＰＵと、
前記ＣＰＵによって発行されたＤＭＡ転送情報に従ってリードリクエストを発行するＤＭＡＣと、
前記インターコネクトバスと前記転送先モジュールの間に接続され、前記転送元モジュールから転送されたレスポンスを取得し、当該レスポンスをライト転送データに変換し、当該ライト転送データを前記転送先モジュールに書き込み、当該書き込みに対する受領応答通知を前記転送元モジュールから取得するスレーブブリッジと、
前記インターコネクトバスと前記ＤＭＡＣの間に接続され、前記スレーブブリッジから前記受領応答通知を取得し、当該取得された受領応答通知を前記インターコネクトバスに転送するマスタブリッジと、を備えることを特徴とするＤＭＡ転送処理装置が提供される。
【発明の効果】
【００１０】
本発明によれば、バスの占有時間を短縮し、システムの構成要素の再利用性を向上させ且つシステムの構成要素のプロトコルに依存しないＤＭＡ転送処理を行うことができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。
【実施例１】
【００１２】
はじめに、本発明の実施例１について説明する。本発明の実施例１は、マスタブリッジとスレーブブリッジを用いてＤＭＡ転送処理を行う例である。
【００１３】
図１は、本発明の実施例１に係るＤＭＡ転送処理装置１００の構成を示すブロック図である。
【００１４】
本発明の実施例１に係るＤＭＡ転送処理装置１００は、ＣＰＵ１０１、ＤＭＡＣ１０２、マスタブリッジ１０３、転送元モジュール１０４、転送先モジュール１０５、スレーブブリッジ１０６を備えている。ＣＰＵ１０１、マスタブリッジ１０３、転送元モジュール１０４及びスレーブブリッジ１０６は、それぞれ、インターコネクトバス１１０を介して接続されている。ＤＭＡＣ１０２とマスタブリッジ１０３は内部バス１２０を介して接続され、転送先モジュール１０５とスレーブブリッジ１０６は内部バス１３０を介して接続されている。ＤＭＡＣ１０２とマスタブリッジ１０３及びスレーブブリッジ１０６の間には専用線１４０が設けられ、マスタブリッジ１０３とスレーブブリッジ１０６の間には専用線１５０が設けられている。
【００１５】
ＣＰＵ１０１は、ＤＭＡ転送情報を発行する。例えば、ＤＭＡ転送情報は、転送元モジュール１０４のアドレス、転送先モジュール１０５のアドレス及び転送データサイズを含む。
【００１６】
ＤＭＡＣ１０２は、ＣＰＵ１０１によって発行されたＤＭＡ転送情報に従ってＤＭＡ転送開始通知及びリードリクエストを発行する。ＤＭＡＣ１０２は、マスタブリッジ１０３によってＤＭＡ転送完了信号が転送された場合には、ＤＭＡ転送を終了する。
【００１７】
マスタブリッジ１０３は、インターコネクトバス１１０とＤＭＡＣ１０２の間に接続されている。マスタブリッジ１０３は、スレーブブリッジ１０６によって転送された受領応答通知を専用線１４０から取得し、当該受領応答通知をインターコネクトバス１１０に転送する。マスタブリッジ１０３は、スレーブブリッジ１０６によって発行されたＤＭＡ転送完了信号を専用線１４０から取得し、当該ＤＭＡ転送完了信号をＤＭＡＣ１０２に転送する。例えば、マスタブリッジ１０３は、図２に示されるように、複数のセレクタ及びレスポンス生成部を含む。
【００１８】
転送元モジュール１０４は、所定のデータを記憶するメモリデバイスである。転送元モジュール１０４は、ＤＭＡＣ１０２によって発行されたリードリクエストに従って、レスポンスを転送する。
【００１９】
転送先モジュール１０５は、転送元モジュール１０４に記憶されたデータに従って所定の処理を行うデバイスである。転送先モジュール１０５は、スレーブブリッジ１０６からレスポンスを取得した場合に、受領応答通知を発行する。
【００２０】
スレーブブリッジ１０６は、インターコネクトバス１１０と転送先モジュール１０５の間に接続されている。スレーブブリッジ１０６は、転送元モジュール１０４から転送されたレスポンスをインターコネクトバス１１０から取得し、当該取得されたレスポンスを転送先モジュール１０５に書き込む。スレーブブリッジ１０６は、転送先モジュール１０５によって発行された受領応答通知を内部バス１３０から取得し、当該取得された受領応答通知をマスタブリッジ１０３に転送する。例えば、スレーブブリッジ１０６は、図３に示されるように、複数のセレクタ、分岐回路、トランザクションカウンタ及びリクエスト生成部を含む。
【００２１】
インターコネクトバス１１０は、マスタブリッジ１０３によって受領応答通知が転送された場合には、転送元モジュール１０４に新しいレスポンスの転送許可を発行する。
【００２２】
図４は、本発明の実施例１に係るＤＭＡ転送処理の処理手順を示すフローチャートである。
【００２３】
本発明の実施例１に係るＤＭＡ転送処理は、ＣＰＵ１０１によってＤＭＡＣ１０２に対してＤＭＡ転送情報が発行されたときに行われる処理である。なお、本発明の実施例１では、インターコネクトバス１１０のバス幅と内部バス１３０のバス幅は同じである。
【００２４】
はじめに、スレーブブリッジ１０６は、ＣＰＵ１０１によって発行されたＤＭＡ転送情報をインターコネクトバス１１０から取得する（Ｓ４０１）。
【００２５】
次に、ＤＭＡＣ１０２は、マスタブリッジ１０３及びスレーブブリッジ１０６に対して、シングルアドレスモードのＤＭＡ転送開始通知を発行する（Ｓ４０２）。
【００２６】
次に、ＤＭＡＣ１０２は、転送元モジュール１０４に対してリードリクエストを発行する（Ｓ４０３）。
【００２７】
次に、転送元モジュール１０４は、Ｓ４０３において発行されたリードリクエストに従ってレスポンスを発行する（Ｓ４０４）。レスポンスは、リードデータ及びデータイネーブル情報を含む。
【００２８】
次に、スレーブブリッジ１０６は、Ｓ４０４において発行されたレスポンスをインターコネクトバス１１０から取得する（Ｓ４０５）。
【００２９】
次に、スレーブブリッジ１０６は、Ｓ４０５において取得されたレスポンスをライト転送データに変換する（Ｓ４０６）。ライト転送データは、ライトデータ及びライトイネーブル情報を含む。
【００３０】
次に、転送先モジュール１０５は、Ｓ４０６において変換されたライト転送データを内部バス１３０から取得する（Ｓ４０７）。
【００３１】
次に、転送先モジュール１０５は、スレーブブリッジ１０６に対して、Ｓ４０７において取得されたライト転送データの受領応答通知を発行する（Ｓ４０８）。
【００３２】
次に、スレーブブリッジ１０６は、Ｓ４０８において発行された受領応答通知をマスタブリッジ１０３に転送する（Ｓ４０９）。
【００３３】
次に、スレーブブリッジ１０６は、Ｓ４０１において取得されたＤＭＡ転送情報の転送データサイズ及びインターコネクトバス１１０の転送データ単位に従って、ＤＭＡ転送が完了するまでの書き込み回数Ｎを算出する（Ｓ４１０）。Ｎは、「Ｎ＝転送データサイズ／転送データ単位」である。
【００３４】
Ｓ４０９において転送された受領応答通知の数がＮ未満である場合には（Ｓ４１１−ＮＯ）、マスタブリッジ１０３は、当該受領応答通知をインターコネクトバス１１０に転送し、Ｓ４０４へ進む（Ｓ４１２）。
【００３５】
一方、Ｓ４０９において転送された受領応答通知の数がＮである場合には（Ｓ４１１−ＹＥＳ）、スレーブブリッジ１０６は、マスタブリッジ１０３に対してＤＭＡ転送完了通知を発行する（Ｓ４１３）。
【００３６】
本発明の実施例１に係るＤＭＡ転送処理は、Ｓ４１３の後に終了する。
【００３７】
本発明の実施例１によれば、インターコネクトバス１１０の占有時間を短縮し、ＤＭＡ転送処理装置１００の構成要素の再利用性を向上させ且つＤＭＡ転送処理装置１００の構成要素のプロトコルに依存しないＤＭＡ転送処理を行うことができる。特に、本発明の実施例１では、ＤＭＡ転送のプロトコル依存性をマスタブリッジ１０３とスレーブブリッジ１０６の間で吸収するので、ＤＭＡ転送装置１００の構成要素のインタフェースにおけるプロトコル違反を回避することができる。
【００３８】
また、本発明の実施例１によれば、マスタブリッジ１０３及びスレーブブリッジ１０６がセレクタを中心とした信号線の組み換えと簡単なカウンタ回路及び簡単なレジスタから構成されるので、回路規模及び転送レイテンシを大きく増大させることなく、上記効果を達成することができる。
【実施例２】
【００３９】
次に、本発明の実施例２について説明する。本発明の実施例１は、インターコネクトバスと内部バスのバス幅が同じ場合の例であるが、本発明の実施例２は、インターコネクトバスのバス幅が内部バスのバス幅より小さい場合の例である。なお、本発明の実施例１と同様の内容についての説明は省略する。
【００４０】
図５は、本発明の実施例２に係るＤＭＡ転送処理の処理手順を示すフローチャートである。
【００４１】
本発明の実施例２に係るＤＭＡ転送処理は、ＣＰＵ１０１からＤＭＡＣ１０２に対してＤＭＡ転送情報が発行されたときに行われる処理である。なお、本発明の実施例２では、インターコネクトバス１１０のバス幅と内部バス１３０のバス幅の比は１：Ｍ（Ｍは２以上の自然数）であるとする。
【００４２】
はじめに、スレーブブリッジ１０６は、ＣＰＵ１０１によって発行されたＤＭＡ転送情報をインターコネクトバス１１０から取得する（Ｓ５０１）。
【００４３】
次に、ＤＭＡＣ１０２は、マスタブリッジ１０３及びスレーブブリッジ１０６に対して、シングルアドレスモードのＤＭＡ転送開始通知を発行する（Ｓ５０２）。
【００４４】
次に、ＤＭＡＣ１０２は、転送元モジュール１０４に対してリードリクエストを発行する（Ｓ５０３）。
【００４５】
次に、転送元モジュール１０４は、Ｓ５０３において発行されたリードリクエストに従ってレスポンスを発行する（Ｓ５０４）。レスポンスは、リードデータ及びデータイネーブル情報を含む。
【００４６】
次に、スレーブブリッジ１０６は、Ｓ５０４において発行されたレスポンスをインターコネクトバス１１０から取得する（Ｓ５０５）。
【００４７】
次に、Ｓ５０５において取得されたレスポンスが所定数Ｍ未満である場合には（Ｓ５０６−ＮＯ）、スレーブブリッジ１０６は、受領応答通知を発行し（Ｓ５０７）、Ｓ５１２へ進む。
【００４８】
一方、Ｓ５０５において取得されたレスポンスが所定数Ｍである場合には（Ｓ５０６−ＹＥＳ）、スレーブブリッジ１０６は、当該Ｍ個のレスポンスを統合することによってライト転送データに変換する（Ｓ５０８）。ライト転送データは、ライトデータ及びライトイネーブル情報を含む。
【００４９】
次に、転送先モジュール１０５は、Ｓ５０８において変換されたライト転送データを内部バス１３０から取得する（Ｓ５０９）。
【００５０】
次に、転送先モジュール１０５は、スレーブブリッジ１０６に対して、Ｓ５０９において取得されたライト転送データの受領応答通知を発行する（Ｓ５１０）。
【００５１】
次に、スレーブブリッジ１０６は、Ｓ５１０において発行された受領応答通知をマスタブリッジ１０３に転送する（Ｓ５１１）。
【００５２】
次に、スレーブブリッジ１０６は、Ｓ５０１において取得されたＤＭＡ転送情報の転送データサイズ及びインターコネクトバス１１０の転送データ単位に従って、ＤＭＡ転送が完了するまでの書き込み回数Ｎを算出する（Ｓ５１２）。Ｎは、「Ｎ＝転送データサイズ／転送データ単位」である。
【００５３】
次に、Ｓ５１１において転送された受領応答通知の数が所定数Ｎ未満である場合には（Ｓ５１３−ＮＯ）、マスタブリッジ１０３は、当該受領応答通知をインターコネクトバス１１０に転送し、Ｓ５０４へ進む（Ｓ５１４）。また、Ｓ５０７において受領応答通知が発行された場合には、マスタブリッジ１０３は、当該受領応答通知をインターコネクトバス１１０に転送し、Ｓ５０４へ進む（Ｓ５１４）。
【００５４】
一方、Ｓ５１１において転送された受領応答通知の数がＮである場合には（Ｓ５１３−ＹＥＳ）、スレーブブリッジ１０６は、マスタブリッジ１０３に対してＤＭＡ転送完了通知を発行する（Ｓ５１５）。
【００５５】
本発明の実施例２に係るＤＭＡ転送処理は、Ｓ５１５の後に終了する。
【００５６】
本発明の実施例２によれば、インターコネクトバス１１０のバス幅が内部バス１３０のバス幅より小さい場合であっても、本発明の実施例１と同様の効果を達成することができる。
【実施例３】
【００５７】
次に、本発明の実施例３について説明する。本発明の実施例２は、インターコネクトバスのバス幅が内部バスのバス幅より小さい場合の例であるが、本発明の実施例３は、インターコネクトバスのバス幅が内部バスのバス幅より大きい場合の例である。なお、本発明の実施例１，２と同様の内容についての説明は省略する。
【００５８】
図６は、本発明の実施例３に係るＤＭＡ転送処理の処理手順を示すフローチャートである。本発明の実施例３に係るＤＭＡ転送処理は、ＣＰＵ１０１によってＤＭＡＣ１０２に対してＤＭＡ転送情報が発行されたときに行われる処理である。なお、本発明の実施例３では、インターコネクトバス１１０のバス幅と内部バス１３０のバス幅の比はＭ（Ｍは２以上の自然数）：１であるとする。
【００５９】
はじめに、スレーブブリッジ１０６は、ＣＰＵ１０１によって発行されたＤＭＡ転送情報をインターコネクトバス１１０から取得する（Ｓ６０１）。
【００６０】
次に、ＤＭＡＣ１０２は、マスタブリッジ１０３及びスレーブブリッジ１０６に対して、シングルアドレスモードのＤＭＡ転送開始通知を発行する（Ｓ６０２）。
【００６１】
次に、ＤＭＡＣ１０２は、転送元モジュール１０４に対してリードリクエストを発行する（Ｓ６０３）。
【００６２】
次に、転送元モジュール１０４は、Ｓ６０３において発行されたリードリクエストに従ってレスポンスを発行する（Ｓ６０４）。レスポンスは、リードデータ及びデータイネーブル情報を含む。
【００６３】
次に、スレーブブリッジ１０６は、Ｓ６０４において発行されたレスポンスをインターコネクトバス１１０から取得する（Ｓ６０５）。
【００６４】
次に、スレーブブリッジ１０６は、Ｓ６０５において取得されたレスポンスをＭ個に分割することによって、Ｍ個のライト転送データに変換する（Ｓ６０６）。ライト転送データは、ライトデータ及びライトイネーブル情報を含む。
【００６５】
次に、スレーブブリッジ１０６は、Ｓ６０６において変換されたライト転送データを取得する（Ｓ６０７）。
【００６６】
次に、転送先モジュール１０５は、スレーブブリッジ１０６に対して、Ｓ６０７において取得されたライト転送データの受領応答通知を発行する（Ｓ６０８）。
【００６７】
次に、Ｓ６０８において発行された受領応答通知の数がＭ未満である場合には（Ｓ６０９−ＮＯ）、Ｓ６０７へ進む。
【００６８】
一方、Ｓ６０８において発行された受領応答通知の数が所定数Ｍである場合には（Ｓ６０９−ＹＥＳ）、スレーブブリッジ１０６は、Ｓ６０８において発行された受領応答通知をマスタブリッジ１０３に転送する（Ｓ６１０）。
【００６９】
次に、スレーブブリッジ１０６は、Ｓ６０１において取得されたＤＭＡ転送情報の転送データサイズ及びインターコネクトバス１１０の転送データ単位に従って、ＤＭＡ転送が完了するまでの書き込み回数Ｎを算出する（Ｓ６１１）。Ｎは、「Ｎ＝転送データサイズ／転送データ単位」である。
【００７０】
次に、Ｓ６１０において転送された受領応答通知の数がＮ未満である場合には（Ｓ６１２−ＮＯ）、マスタブリッジ１０３は、当該受領応答通知をインターコネクトバス１１０に転送し、Ｓ６０４へ進む（Ｓ６１３）。
【００７１】
一方、Ｓ６１０において転送された受領応答通知の数がＮである場合には（Ｓ６１２−ＹＥＳ）、スレーブブリッジ１０６は、マスタブリッジ１０３に対してＤＭＡ転送完了通知を発行する（Ｓ６１４）。
【００７２】
本発明の実施例３に係るＤＭＡ転送処理は、Ｓ６１４の後に終了する。
【００７３】
本発明の実施例３によれば、インターコネクトバス１１０のバス幅が内部バス１３０のバス幅より大きい場合であっても、本発明の実施例１と同様の効果を達成することができる。
【実施例４】
【００７４】
次に、本発明の実施例４について説明する。本発明の実施例１〜３は、１つの転送元モジュールと１つの転送先モジュールとの間でＤＭＡ転送処理を行う例であるが、本発明の実施例４は、１つの転送元モジュールと複数の転送先モジュールとの間でＤＭＡ転送処理を行う例である。なお、本発明の実施例１〜３と同様の内容についての説明は省略する。
【００７５】
図７は、本発明の実施例４に係るＤＭＡ転送装置４００の構成を示すブロック図である。
【００７６】
本発明の実施例４に係るＤＭＡ転送処理装置４００は、ＣＰＵ４０１、ＤＭＡＣ４０２、マスタブリッジ４０３、転送元モジュール４０４、転送先モジュール４０５Ａ，Ｂ、スレーブブリッジ４０６Ａ，Ｂを備えている。ＣＰＵ４０１、マスタブリッジ４０３、転送元モジュール４０４及びスレーブブリッジ４０６Ａ，Ｂは、それぞれ、インターコネクトバス４１０を介して接続されている。ＤＭＡＣ４０２とマスタブリッジ４０３は内部バス４２０を介して接続され、転送先モジュール４０５Ａとスレーブブリッジ４０６Ａは内部バス４３０Ａを介して接続され、転送先モジュール４０５Ｂとスレーブブリッジ４０６Ｂは内部バス４３０Ｂを介して接続されている。ＤＭＡＣ４０２とマスタブリッジ４０３及びスレーブブリッジ４０６Ａ，Ｂの間並びにマスタブリッジ４０３とスレーブブリッジ４０６Ａ，Ｂの間には図示されない専用線が設けられている。
【００７７】
ＣＰＵ４０１は、ＤＭＡ転送情報を発行する。例えば、ＤＭＡ転送情報は、転送元モジュール４０４のアドレス、転送先モジュール４０５Ａ，Ｂのアドレス及び転送データサイズを含む。
【００７８】
ＤＭＡＣ４０２は、ＣＰＵ４０１によって発行されたＤＭＡ転送情報に従ってＤＭＡ転送開始通知及びリードリクエストを発行する。ＤＭＡＣ４０２は、マスタブリッジ４０３によってＤＭＡ転送完了信号が転送された場合には、ＤＭＡ転送を終了する。
【００７９】
マスタブリッジ４０３は、インターコネクトバス４１０とＤＭＡＣ４０２の間に接続されている。マスタブリッジ４０３は、スレーブブリッジ４０６Ａ，Ｂによって転送された受領応答通知を専用線から取得し、当該受領応答通知をインターコネクトバス４１０に転送する。マスタブリッジ４０３は、スレーブブリッジ４０６Ａ，Ｂによって発行されたＤＭＡ転送完了信号を専用線から取得し、当該ＤＭＡ転送完了信号をＤＭＡＣ４０２に転送する。例えば、マスタブリッジ４０３は、図２に示されるように、複数のセレクタ及びレスポンス生成部を含む。
【００８０】
マスタブリッジ４０３は、転送先モジュール４０６Ａ，Ｂ毎に固有の識別情報とＣＰＵ４０１によって発行されたＤＭＡ転送情報のアドレスとの関係を含むアドレステーブルを有する。「転送先モジュールの識別情報」は、転送先モジュール４０６Ａ，Ｂ毎に固有の情報である。「ＤＭＡ転送情報のアドレス」は、ＣＰＵ４０１によって発行されたＤＭＡ転送情報の転送先アドレスである。マスタブリッジ４０３は、受領応答通知をインターコネクトバス４１０に転送する際に、アドレステーブルを参照する。
【００８１】
転送元モジュール４０４は、所定のデータを記憶するメモリデバイスである。転送元モジュール４０４は、ＤＭＡＣ４０２によって発行されたリードリクエストに従って、レスポンスを転送する。
【００８２】
転送先モジュール４０５Ａ，Ｂは、転送元モジュール４０４に記憶されたデータに従って所定の処理を行うデバイスである。転送先モジュール４０５Ａ，Ｂは、スレーブブリッジ４０６Ａ，Ｂからレスポンスを取得した場合に、受領応答通知を発行する。
【００８３】
スレーブブリッジ４０６Ａ，Ｂは、インターコネクトバス４１０と転送先モジュール４０５Ａ，Ｂの間に接続されている。スレーブブリッジ４０６Ａ，Ｂは、転送元モジュール４０４から転送されたレスポンスをインターコネクトバス４１０から取得し、当該取得されたレスポンスを転送先モジュール４０５Ａ，Ｂに書き込む。スレーブブリッジ４０６は、転送先モジュール４０５によって発行された受領応答通知を内部バス４３０Ａ，Ｂから取得し、当該取得された受領応答通知をマスタブリッジ４０３に転送する。例えば、スレーブブリッジ４０６Ａ，Ｂは、図３に示されるように、複数のセレクタ、分岐回路、トランザクションカウンタ及びリクエスト生成部を含む。
【００８４】
インターコネクトバス４１０は、マスタブリッジ４０３によって受領応答通知が転送された場合には、転送元モジュール４０４に新しいレスポンスの転送許可を発行する。
【００８５】
本発明の実施例４によれば、マスタブリッジ４０３がアドレステーブルを有するので、複数の転送先モジュール４０６Ａ，Ｂが存在する場合であっても、本発明の実施例１と同様の効果を得ることができる。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施例１に係るＤＭＡ転送処理装置１００の構成を示すブロック図である。
【図２】マスタブリッジ１０３の構成の一例を示す回路図である。
【図３】スレーブブリッジ１０６の構成の一例を示す回路図である。
【図４】本発明の実施例１に係るＤＭＡ転送処理の処理手順を示すフローチャートである。
【図５】本発明の実施例２に係るＤＭＡ転送処理の処理手順を示すフローチャートである。
【図６】本発明の実施例３に係るＤＭＡ転送処理の処理手順を示すフローチャートである。
【図７】本発明の実施例４に係るＤＭＡ転送処理装置４００の構成を示すブロック図である。
【符号の説明】
【００８７】
１００，４００  ＤＭＡ転送処理装置
１０１，４０１  ＣＰＵ
１０２，４０２  ＤＭＡＣ
１０３，４０３  マスタブリッジ
１０４，４０４  転送元モジュール
１０５，４０５Ａ，Ｂ  転送先モジュール
１０６，４０６Ａ，Ｂ  スレーブブリッジ
１１０，４１０  インターコネクトバス
１２０，１３０，４２０，４３０Ａ，Ｂ  内部バス
１４０，１５０  専用線
【図１】
2009151486.tif 000003
【図２】
2009151486.tif 000004
【図３】
2009151486.tif 000005
【図４】
2009151486.tif 000006
【図５】
2009151486.tif 000007
【図６】
2009151486.tif 000008
【図７】
2009151486.tif 000009