(57)【要約】【課題】複数の処理室のそれぞれに収容した基板に対して同一の加工を行う場合に、面内ばらつきを低減することができる半導体製造装置およびその制御方法を提供する。【解決手段】複数の処理室を備え、各処理室に収容した基板に対して同一の加工を行う半導体製造装置において、まず、各処理室において基板に対して実施される処理の面内均一性を示す加工精度が処理室ごとに取得される。次いで、複数枚の各被加工基板について、処理前の被処理基板に対して既に実施されている加工の面内均一性を示す処理前情報が取得される。そして、各処理室の加工精度および被処理基板の処理前情報に基づいて、各被処理基板に対して処理を実施する処理室および各被処理基板の処理順が決定される。【選択図】図２
2009158659.tif 000002
【特許請求の範囲】
【請求項１】
複数の処理室を備え、各処理室に収容した基板に対して同一の処理を行う半導体製造装置の制御方法において、
各処理室において基板に対して実施される処理の面内均一性を示す加工精度を処理室ごとに取得する工程と、
複数枚の各被処理基板について、処理前の被処理基板に対して既に実施されている加工の面内均一性を示す処理前情報を取得する工程と、
前記各処理室の加工精度および前記各被処理基板の処理前情報に基づいて、各被処理基板に対して処理を実施する処理室および各被処理基板の処理順を決定する工程と、
を有することを特徴とする半導体製造装置の制御方法。
【請求項２】
前記各処理室の加工精度が、各処理室において処理がなされた基板の、前記処理前情報および処理後に取得された面内均一性を示す処理後情報に基づいて取得される請求項１記載の半導体製造装置の制御方法。
【請求項３】
複数の処理室を備え、各処理室に収容した基板に対して同一の処理を行う半導体製造装置において、
各処理室において基板に対して実施される処理の面内均一性を示す加工精度を処理室ごとに取得する精度取得部と、
前記精度取得部により取得された各処理室の加工精度と、複数枚の各被処理基板について取得された、処理前の被処理基板に対して既に実施されている処理の面内均一性を示す処理前情報とに基づいて、各被処理基板に対して処理を実施する処理室および各被処理基板の処理順を決定する演算部と、
前記演算部により決定された処理順にしたがって前記演算部により決定された処理室に各被処理基板を搬入し、基板処理を実行する制御部と、
を備えたことを特徴とする半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造装置およびその制御方法に関し、特に、複数の処理室を備え、各処理室に収容した基板に対して同一の処理を行う半導体製造装置およびその制御方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置（以下、半導体装置という。）のパターン寸法の微細化に伴い、半導体装置の製造工程で使用される製造装置（以下、半導体製造装置という。）には制御性や再現性の向上が求められている。この要求に対応するため、半導体製造装置は、バッチ式の製造装置から枚葉式の製造装置へと急速に移行している。
【０００３】
また、半導体基板（以下、ウェーハという。）に対して所定の処理を行う半導体製造装置は、意図したとおりの処理が実施されたか否かを確認するために、処理前や処理後のウェーハに対して膜厚等の物理量を測定する機能を有している。このような半導体製造装置では、測定により得られた物理量が、個々のウェーハに対する処理の最適化に利用されている。
【０００４】
例えば、後掲の特許文献１は、半導体基板に対して所定の処理を実施する際に半導体製造装置が使用する処理時間等の処理パラメータとして算術式を利用する技術を開示している。当該算術式は、例えば、被処理ウェーハに対して処理直前に計測された物理量や、先行して加工が完了したウェーハに対して加工後に測定された物理量を含む。したがって、測定された物理量に基づいて算出した処理パラメータを使用してウェーハを処理することができ、処理直前のウェーハ状態や先行して加工が完了したウェーハに対する処理結果を反映させた基板処理を行うことができる。
【特許文献１】特開２００２−１１０４９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来技術では、異なるウェーハ間に発生する加工ばらつきを低減することができる。また、当該技術を、複数の処理室を備え、各処理室において同一の処理を行うマルチチャンバ型の半導体製造装置に適用した場合、同一ロットに属するウェーハが異なる処理室で処理された場合でも、同一ロットに属するウェーハ間の加工ばらつきを低減することができる。
【０００６】
しかしながら、上記従来技術では、同一ウェーハ面内の加工ばらつき、すなわち面内均一性については考慮されていない。このため、ウェーハ間での加工ばらつきを低減できた状態であっても、面内ばらつきが増大した場合には結果的に製造歩留りが低下するという課題があった。
【０００７】
本発明は、上記従来技術の課題を解決するもので、複数の処理室のそれぞれに収容した基板に対して同一の加工を行う場合に、面内ばらつきを低減することができる半導体製造装置およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明は、以下の技術的手段を採用している。まず、本発明は、複数の処理室を備え、各処理室に収容した基板に対して同一の処理を行う半導体製造装置の制御方法を前提としている。そして、本発明に係る半導体製造装置の制御方法では、まず、各処理室において基板に対して実施される処理の面内均一性を示す加工精度が処理室ごとに取得される。次いで、複数枚の各被処理基板について、処理前の被処理基板に対して既に実施されている加工の面内均一性を示す処理前情報が取得される。当該各処理室の加工精度および被処理基板の処理前情報に基づいて、各被処理基板に対して処理を実施する処理室および各被処理基板の処理順が決定される。ここで、処理前情報とは、例えば、各処理室において実施される処理に応じて面内分布が変動する物理量の基板面内均一性である。
【０００９】
この半導体製造装置の制御方法によれば、被処理基板の処理前の加工状態に応じて、適切な加工精度を有する処理室へ各被処理基板を搬入することができる。このため、同一基板面内での加工ばらつきを低減でき、結果として製造歩留まりを向上させることができる。
【００１０】
また、上記制御方法において、各処理室の加工精度は、各処理室において処理がなされた基板の、処理前情報および処理後に取得された面内均一性を示す処理後情報に基づいて取得することができる。
【００１１】
一方、他の観点では、本発明は、複数の処理室を備え、各処理室に収容した基板に対して同一の処理を行う半導体製造装置を提供することができる。すなわち、本発明に係る半導体製造装置は、精度取得部、演算部および制御部を備える。ここで、精度取得部は、各処理室において基板に対して実施される処理の面内均一性を示す加工精度を処理室ごとに取得する。演算部は、精度取得部により取得された各処理室の加工精度と、複数枚の各被処理基板について取得された、処理前の被処理基板に対して既に実施されている処理の面内均一性を示す処理前情報とに基づいて、各被処理基板に対して処理を実施する処理室および各被処理基板の処理順を決定する。そして、制御部は、演算部により決定された処理順にしたがって、演算部により決定された処理室に各被加工基板を搬入し、基板処理を実行する。
【発明の効果】
【００１２】
本発明によれば、各被処理基板は、処理前の加工状態に応じて決定された適切な加工精度を有する処理室へ搬入される。例えば、処理前の被加工基板に対して既に行われた加工に起因して、所定の物理量の基板面内ばらつきが大きくなっているときは、当該被加工基板は加工精度が比較的優れた処理室に搬入される。また、所定の物理量の基板面内ばらつきが小さいときは、当該被処理基板は加工精度が比較的劣る処理室に搬入される。したがって、加工ばらつきが重畳して同一基板上での面内ばらつきが著しく増大することを防止でき、結果として製造歩留まりを向上させることができる。
【００１３】
また、各被処理基板を搬入する処理室を決定したときに、処理室の数と同一ロット内に属する被処理基板の枚数とに基づいて、各処理室に搬入される被処理基板の枚数および処理順を決定する構成とすれば、処理室の稼働率低下を最低限に抑えることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。以下の実施形態では、枚葉式の処理室を複数備え、各処理室においてウェーハに対して成膜を行う半導体製造装置として本発明を具体化している。
【００１５】
（第１の実施形態）
図１は、本実施形態における半導体製造装置を示す概略構成図である。図１に示すように、半導体製造装置１は、処理対象のウェーハ（被処理基板）を１枚ずつ処理する枚葉式の処理室２を複数備えている。各処理室２は、収容されたウェーハに対して同一の薄膜を成膜する。なお、図示を省略しているが、各処理室は、材料ガスを供給するガス供給手段、処理室内を所定の圧力に維持するガス排出手段等のウェーハに対して成膜を実施するため手段をそれぞれ備えている。
【００１６】
被処理ウェーハは、ＦＯＵＰ（front open unified pod）等のキャリアに同一ロットに属する複数枚のウェーハが収容された状態で半導体製造装置１の搬入搬出部３に搬入される。半導体製造装置１は、当該キャリアからウェーハを順に取り出して各処理室２のいずれかへ搬入する。また、各処理室２において処理が完了したウェーハを処理室２から搬出し、搬入搬出部３の設置されている当該キャリアまたは搬出用の他のキャリアへ搬入する。半導体製造装置１におけるこのようなウェーハ搬送は、ウェーハ搬送に使用される公知の搬送機構４により実現される。なお、搬送機構４によるウェーハの搬送や各処理室２における成膜処理は、装置制御部１１の指示に基づいて実施される構成になっている。
【００１７】
また、半導体製造装置１は、ウェーハの被加工面の加工状態を測定する測定部１２を備えている。測定部１２は、処理前の各ウェーハについて、半導体製造装置１に搬入されるまでの工程で各ウェーハになされた加工の面内均一性を示す処理前情報を取得する。また、測定部１２は、処理後の各ウェーハについて、その時点までに各ウェーハになされた加工の面内均一性を示す処理後情報を取得する。処理前情報および処理後情報とは、例えば、各処理室において実施される処理に応じて面内分布が変動する物理量の基板面内均一性である。本実施形態では、測定部１２は、処理前に、各ウェーハ上に既に形成されている薄膜の全膜厚を計測し、処理後に、各ウェーハ上に形成されている薄膜の全膜厚を計測する。
【００１８】
さらに、半導体製造装置１は、測定部１２、精度取得部１３、記憶部１４および演算部１５を備えるが各部の動作については以下で詳述する。なお、図１に示す実線はウェーハの搬送経路であり、破線は指示やデータの授受経路である。
【００１９】
以上の構成を有する半導体製造装置１は、以下のようにしてウェーハの処理を実施する。図２は、半導体製造装置１が実施する処理を示すフロー図である。図２に示す処理は、半導体製造装置１の装置制御部１１が実行する制御プログラムの一部として組み込まれており、半導体製造装置１の搬入搬出部３にキャリアが到着したときに実行される。
【００２０】
図２に示すように、半導体製造装置１は、まず、精度取得部１３が各処理室２の加工精度を取得し、加工精度テーブルを作成する（図２  ステップＳ２０１）。ここでは、各処理室２において、ウェーハの被加工面に形成された膜の膜厚の面内均一性を加工精度として使用している。加工精度は、半導体製造装置１の各処理室２において既に加工が実施されたウェーハの加工結果に基づいて取得される。当該加工精度取得の詳細については後述する。図３は、当該加工精度テーブルの一例を示す図である。図３に示すように、加工精度テーブル２１は、各処理室２を特定する処理室ＩＤと、各処理室２に対して取得された加工精度βとを対応づけて記録する表である。ここでは、半導体製造装置１がＮ個の処理室２を有し、各処理室２の加工精度がそれぞれβ1、β2、・・・、βNになっている。
【００２１】
加工精度テーブル２１の作成が完了すると、精度取得部１３は、加工精度テーブル２１に基づいてランクテーブルを作成する（図２  ステップＳ２０２）。図４は、当該ランクテーブルの一例を示す図である。図４に示すように、ランクテーブル２２は、各処理室２の処理室ＩＤと、各処理室２に対して取得された加工精度に基づいて付与されたランクとを対応づけて記録する表である。ここでは、加工精度の値が低い（加工ばらつきが小さい）処理室２から順に、Ａ１、Ａ２、・・・、ＡＮとランク付けを行っている。なお、図４に示すランクテーブル２２は、加工精度テーブル２１に記録されている情報（加工精度）を含んでいるが、ランクテーブル２２は、各処理室ＩＤと付与されたランクとが対応づけて記録されていればよい。なお、精度取得部１３は、作成した加工精度テーブル２１およびランクテーブル２２を記憶部１４に格納する。
【００２２】
ランクテーブル２２の作成が完了すると、各ウェーハが測定部１２に順に搬入され、測定部１２が、処理前の各ウェーハについて、被処理面の加工状態を測定する。測定部１２は、測定した加工状態に基づいて上述の処理前情報を取得し、処理前情報テーブルを作成する（ステップＳ２０３）。図５は、当該処理前情報テーブルの一例を示す図である。図５に示すように、処理前情報テーブル２２は、処理対象ロットに属する各ウェーハを特定するウェーハＩＤと、各ウェーハに対して取得された処理前情報αとを対応づけて記録する表である。ここでは、処理対象ロットがｎ枚のウェーハによって構成され、各ウェーハの処理前情報がそれぞれα1、α2、・・・、αnになっている。また、ここでは、処理対象ロットに属する各ウェーハを特定するＩＤとして、各ウェーハのキャリア内での位置を示すスロット番号を使用している。上述のように、本実施形態では、処理前情報αは、この時点でウェーハ上に形成されている薄膜の全膜厚の面内均一性を示す値である。ここでは、測定部１２は、各ウェーハの面内の複数点において全膜厚を測定して、測定値の平均値とレンジとを算出し、α＝レンジ／（平均値×２）×１００により処理前情報α（以下、処理前均一性αという。）を算出する。なお、測定部１２は、作成した処理前情報テーブル２３を記憶部１４に格納する。
【００２３】
ランクテーブル２２および処理前情報テーブル２３の作成が完了すると、演算部１５が以下のようにして、各ウェーハを搬入する処理室２を決定する（図２  ステップＳ２０４）。演算部１５は、まず、記憶部１４に格納されている加工精度テーブル２１と処理前情報テーブル２３とに基づいて、各ウェーハを処理可能な処理室２を特定する。ここで、ウェーハを処理可能な処理室２とは、以下の式１に示す条件を満足する処理室２である。
【００２４】
Ｙ≧α＋ｆ（β）    ・・・（１）
【００２５】
式１において、定数Ｙは、半導体製造装置１における処理が完了したウェーハにおいて許容される面内均一性（ここでは、全膜厚の面内均一性）の上限値である。また、加工精度βを引数とする関数ｆは、処理前均一性αのウェーハに対して、加工精度βの処理室２で処理を行った場合に、加工精度βが処理後のウェーハの面内均一性に及ぼす影響を表す関数である。当該関数ｆは、現実に処理を行った処理結果に基づいて経験的に求めることができる。
【００２６】
演算部１５は、各処理室２の加工精度βと各ウェーハの処理前均一性αとの全ての組み合わせについて式１の演算を行い、式１を満足する組み合わせを処理可能な組み合わせと判定する。この演算結果に基づいて、演算部１５は、ウェーハ−処理室対応テーブルを作成する。図６は、当該ウェーハ−処理室対応テーブルの一例を示す図である。図６に示すように、ウェーハ−処理室対応テーブル２４は、処理対象ロットに属する各ウェーハを特定するＩＤ（スロット番号）と各処理室２との全ての組み合わせを記録する表である。ここでは、ウェーハ−処理室対応テーブル２４は、処理対象ロットに属するｎ枚のウェーハと、半導体製造装置１が備えるＮ個の処理室２との全ての組み合わせを示す表になる。また、ウェーハ−処理室対応テーブル２４において、式１を満足するウェーハと処理室との組み合わせには、処理可能であることを示すフラグ（図６では丸印）が記録される。
【００２７】
ウェーハ−処理室対応テーブル２４の作成が完了すると、演算部１５は、当該ウェーハ−処理室対応テーブル２４、記憶部１４に格納されているランクテーブル２２および処理前情報テーブル２３に基づいて、各ウェーハを搬入する処理室２を決定する。
【００２８】
以下、半導体製造装置１が備える処理室２の数が３個である場合について、各ウェーハを搬入する処理室２を決定する手順を具体的に説明する。この場合、ランクテーブル２２には、３個の処理室２と、ランクＡ１、Ａ２、Ａ３とが対応づけて記録されていることになる。図７は、各ウェーハを搬入する処理室２を決定する際に演算部１５が行う処理を示すフロー図である。当該処理では、処理対象ロットに属する各ウェーハに、処理前均一性αに応じて、各ウェーハを適切に処理できる処理室２を割り当てる。また、当該処理室２の割り当ては、処理対象ロットに対する処理時間が不要に増加することのない条件下で実施される。
【００２９】
演算部１５は、まず、記憶部１４に格納されている処理前情報テーブル２３に基づいて、処理前均一性αをキーとして降順（ばらつきが大きい順）に処理前情報テーブル２３中の各データをソートする（図７  ステップＳ７０１）。次いで、内部カウンタｉに”１”を設定し、ソート後の処理前情報テーブル２３において、ｉ番目のウェーハＷｉの処理室をランクテーブル２２のランクＡ１の処理室２で処理するウェーハに決定する（図７  ステップＳ７０２、Ｓ７０３）。すなわち、１番目のウェーハＷ１（ロット内で最もばらつきが大きいウェーハ）が処理される処理室２は、必ず、ランクＡ１（加工精度が最も優れる）の処理室である。
【００３０】
続いて、演算部１５は、内部カウンタｉが、ロットに属するウェーハの枚数ｎを半導体製造装置１の処理室数”３”で割った値以上であるか否かを判断する（図７  ステップＳ７０４）。そして、内部カウンタｉ＜ｎ／３である場合には、内部カウンタｉを１だけ増加させ、ウェーハＷｉをランクテーブル２２のランクＡ１の処理室２で処理するウェーハに決定する（図７  ステップＳ７０４Ｎｏ、Ｓ７０５、Ｓ７０３）。例えば、ｎ＝２５である場合、演算部１５は、ソート後の処理前情報テーブル２３において、上位から９枚以内に属するウェーハを全てランクＡ１の処理室で処理することを決定する。
【００３１】
一方、内部カウンタｉ≧ｎ／３である場合には、演算部１５は、内部カウンタｉを１だけ増加させ、ソート後の処理前情報テーブル２３のｉ番目のウェーハＷｉがランクＡ２の処理室２で処理可能か否かを判断する（図７  ステップＳ７０４Ｙｅｓ、Ｓ７０６、Ｓ７０７）。当該判断は、ウェーハ−処理室対応テーブル２４に基づいて行われる。
【００３２】
当該判断において、ウェーハＷｉがランクＡ２の処理室２で処理不可能である場合、演算部１５は、ウェーハＷｉをランクＡ１の処理室２で処理するウェーハに決定する（図７  ステップＳ７０７Ｎｏ、Ｓ７０３）。したがって、ソート後の処理前情報テーブル２３において、上位から、初めてｉ≧ｎ／３となる順位までのウェーハ以外であっても、ランクＡ１で処理する必要のあるウェーハはランクＡ１の処理室で処理されることになる。
【００３３】
また、ウェーハＷｉがランクＡ２の処理室２で処理可能である場合、演算部１５は、ソート後の処理前情報テーブル２３において、下位から所定枚数に属するウェーハが、ランクＡ３の処理室で処理可能か否かを判断する（図７  ステップＳ７０７Ｙｅｓ、Ｓ７０８）。ここで、所定枚数とは、ロット内の残りのウェーハ枚数（ｎ−（ｉ−１））から、ランクＡ１の処理室で処理することが既に決定されているウェーハ枚数（ｉ−１）を引いたウェーハ枚数（ｎ−２ｉ＋２）である。すなわち、演算部１５は、ソートした処理前情報テーブル２３においてウェーハＷ（２ｉ−１）からウェーハＷｎまでの全ウェーハが、ランクＡ３の処理室で処理可能か否かを判断する。当該判断は、ウェーハ−処理室対応テーブル２４に基づいて行われる。なお、当該判断は、ランクＡ１で処理することが既に決定されたウェーハ枚数と同数のウェーハをランクＡ２の処理室２で処理すると仮定した場合に、残りのウェーハを、ランクＡ３の処理室２で適切に処理できるか否かを判断するために実施される。
【００３４】
当該判断において、ウェーハＷ（２ｉ−１）からウェーハＷｎまでの全ウェーハを、ランクＡ３の処理室で処理することが不可能である場合、すなわち、ウェーハＷ（２ｉ−１）からウェーハＷｎまでに、ランクＡ３の処理室２で処理することが不適切なウェーハが含まれている場合、演算部１５は、ウェーハＷｉをランクＡ１の処理室２で処理するウェーハに決定する（図７  ステップＳ７０８Ｎｏ、Ｓ７０３）。また、ウェーハＷ（２ｉ−１）からウェーハＷｎまでの全ウェーハがランクＡ３の処理室２で処理可能である場合、演算部１５は、ウェーハＷｉをランクＡ２の処理室２で処理するウェーハに決定する（図７  ステップＳ７０８Ｙｅｓ、Ｓ７０９）。ステップＳ７０８の判断により、各処理室２で処理されるウェーハ枚数を、ランクＡ１での処理枚数ｎ1≧ランクＡ２での処理枚数ｎ2≧ランクＡ３での処理枚数ｎ3、にすることができる。
【００３５】
ウェーハＷｉをランクＡ２の処理室２で処理する決定は、ランクＡ２の処理室２で処理するウェーハ枚数ｎ2がランクＡ１の処理室２で処理するウェーハ枚数ｎ1と等しくなるか、または内部カウンタｉが処理対象ロットに属するウェーハの枚数ｎと等しくなるまで、内部カウンタｉを１ずつ増加させて継続される（図７  ステップＳ７１０Ｎｏ、Ｓ７１１、Ｓ７０９）。
【００３６】
そして、ランクＡ２の処理室２で処理するウェーハ枚数ｎ2がランクＡ１の処理室２で処理するウェーハ枚数ｎ1と等しくなるか、または内部カウンタｉが処理対象ロットに属するウェーハの枚数ｎと等しくなると、演算部１５は、ｉ＜ｎである場合に、残りのウェーハをランクＡ３の処理室２で処理するウェーハに決定する（図７  ステップＳ７１０Ｙｅｓ、Ｓ７１２Ｎｏ、Ｓ７１３〜Ｓ７１６）。また、ｉ＝ｎである場合、そのまま処理を終了する（図７  ステップＳ７１２Ｙｅｓ）。この場合、ランクＡ３の処理室で処理されるウェーハはなしと決定されることになる。
【００３７】
以上のようにして、各ウェーハを搬入する処理室２を決定すると、演算部１５は、ウェーハの処理順を決定する（図２  ステップＳ２０５）。ここでは、演算部１５は、各処理室２ごとに、処理前均一性αの値が大きい順に処理順を決定する。なお、各処理室２の加工精度βはウェーハ処理を行うごとに変動する可能性があるが、処理室２ごとに処理前均一性αの値が大きい順（面内ばらつきが大きい順）で各ウェーハを処理することで、処理前均一性αの値が大きいウェーハに対しては、処理前に測定した前記加工精度テーブル２１に記録された加工精度βの値に近い状態で、処理することが可能になる。
【００３８】
処理対象ロットに属する各ウェーハを処理する処理室２および処理順を決定した演算部１５は、これらの情報を装置制御部１１および精度取得部１３に通知する。装置制御部１１は、演算部１５により決定された処理順での各処理室２への各ウェーハの搬送を搬送機構４により実行するとともに、各処理室２での成膜処理を実行する（図２  ステップＳ２０６）。このとき、装置制御部１１は、搬送機構４に、各処理室が各ウェーハを並行に処理できる状態でウェーハを搬送させ、各処理室２の稼働率低下を最低限に抑制する。
【００３９】
各処理室２において、搬入されたウェーハの成膜処理が完了すると、装置制御部１１は、搬送機構４により測定部１２へ各ウェーハを搬送する。このとき、測定部１２は、処理後の各ウェーハについて、被処理面の加工状態を測定する。測定部１２は、測定した加工状態に基づいて上述の処理後情報を取得し、処理後情報テーブルを作成する（図２  ステップＳ２０７）。図８は、当該処理後情報テーブルの一例を示す図である。図８に示すように、処理後情報テーブル２５は、処理対象ロットに属する各ウェーハを特定するウェーハＩＤ（スロット番号）と、各ウェーハに対して取得された処理後情報γとを対応づけて記録する表である。ここでは、ｎ枚のウェーハによって構成されている処理対象ロットの各ウェーハの処理後情報がそれぞれγ1、γ2、・・・、γnになっている。上述のように、本実施形態では、処理後情報γは、この時点でウェーハ上に形成されている薄膜の全膜厚の面内均一性を示す値である。ここでは、測定部１２は、各ウェーハの面内の複数点において全膜厚を測定して、測定値の平均値とレンジとを算出し、γ＝レンジ／（平均値×２）×１００により処理前情報γ（以下、処理後均一性γという。）を算出する。なお、測定部１２は、作成した処理後情報テーブル２５を記憶部１４に格納する。処理後情報テーブル２５の作成が完了すると処理が終了する。なお、測定部１２による測定が完了したウェーハは、搬入搬出部３のキャリアに搬入され、全てのウェーハがキャリア内に格納されると、半導体製造装置１からキャリアが搬出される。
【００４０】
記憶部１４に格納された処理後情報テーブル２５は、半導体製造装置１に次ロットが到着した際に、精度取得部１３による加工精度テーブル２１の作成に使用される。ここで、精度取得部１３による加工精度テーブル２１の作成について説明する。精度取得部１３は、記憶部１４に格納されている処理前情報テーブル２３と処理後情報テーブル２５とに基づいて、以下の式２を用いて各処理室２の加工精度βを算出する。
【００４１】
β＝ｇ（α、γ）    ・・・（２）
【００４２】
式２において、処理前均一性αと処理後均一性γを引数とする関数ｇは、処理前均一性αのウェーハが処理後均一性γとなる処理の加工精度βを算出する関数である。当該関数ｇは、現実に処理を行った処理結果に基づいて経験的に求めることができる。なお、加工精度βの算出はスロット番号により特定される同一のウェーハごとに行われることはいうまでもない。
【００４３】
精度取得部１３は、各処理室２の加工精度βを算出すると、演算部１５から通知された、各ウェーハを処理した処理室２の処理室ＩＤおよび各ウェーハの処理順に基づいて、処理室２ごとに最新（最後に処理されたウェーハ）の加工精度β（β1〜βN）を抽出する。そして、精度取得部１３は、抽出した各処理室２の加工精度βを用いて加工精度テーブル２１を作成する。
【００４４】
以上説明したように、本実施形態によれば、処理前のウェーハに対して既に行われた加工に起因して、所定の物理量のウェーハ面内ばらつきが大きくなっているときは、当該ウェーハは加工精度が比較的優れた処理室に搬入される。また、所定の物理量のウェーハ面内ばらつきが小さいときは、当該ウェーハは加工精度が比較的劣る処理室に搬入される。したがって、加工ばらつきが重畳して同一基板上での面内ばらつきが著しく増大することを防止でき、結果として製造歩留まりを向上させることができる。また、各処理室の稼働率低下を最低限に抑えることができる。
【００４５】
なお、上記説明では、各処理室の加工精度に基づいてランク付けを実施したが、当該ランク付けに代えて、加工精度をキーとして加工精度テーブルをソートする構成であってもよい。この場合、図７に示す処理室の決定処理では、ランクに代えて、ソート後の加工精度テーブルにおける処理室の順序が使用される。
【００４６】
（第２の実施形態）
第１の実施形態では、半導体製造装置１が３個の処理室２を備える場合に限定して、各ウェーハを搬入する処理室２を決定する手順を説明した。ここでは、半導体製造装置１がＮ個（Ｎ＞３）の処理室２を備える場合に、各ウェーハを搬入する処理室２を決定する手順を説明する。
【００４７】
図９は、各ウェーハを搬入する処理室２を決定する際に演算部１５が行う処理を示すフロー図である。なお、演算部１５は、第１の実施形態と同様に、記憶部１４に格納されている処理前情報テーブル２３に基づいて、処理前均一性αをキーとして降順に処理前情報テーブル２３中の各データをソートしているものとする。
【００４８】
演算部１５は、内部カウンタｉに”１”を設定し、ソート後の処理前情報テーブル２３において、ｉ番目のウェーハＷｉの処理室をランクテーブル２２のランクＡ１の処理室２で処理するウェーハに決定する（図９  ステップＳ９０１、Ｓ９０２）。次いで、演算部１５は、内部カウンタｉが、ロットに属するウェーハの枚数ｎを半導体製造装置１の処理室数Ｎで割った値を超えるか否かを判断する（図９  ステップＳ９０３）。そして、内部カウンタｉ＜ｎ／Ｎである場合には、内部カウンタｉを１だけ増加させ、ウェーハＷｉの処理室をランクテーブル２２のランクＡ１の処理室２で処理するウェーハに決定する（図９  ステップＳ９０３Ｎｏ、Ｓ９０４、Ｓ９０２）。したがって、演算部１５は、ソート後の処理前情報テーブル２３において、上位から、初めてｉ≧ｎ／Ｎとなる順位までのウェーハを全てランクＡ１の処理室で処理することに決定する。
【００４９】
一方、内部カウンタｉ≧ｎ／Ｎである場合、演算部１５は、内部カウンタｉを１だけ増加させ、ソート後の処理前情報テーブル２３のｉ番目のウェーハＷｉがランクＡ２の処理室２で処理可能か否かを判断する（図９  ステップＳ９０３Ｙｅｓ、Ｓ９０５、Ｓ９０６）。当該判断は、ウェーハ−処理室対応テーブル２４に基づいて行われる。
【００５０】
当該判断において、ウェーハＷｉがランクＡ２の処理室２で処理不可能である場合、演算部１５は、ウェーハＷｉをランクＡ１の処理室２で処理するウェーハに決定する（図９  ステップＳ９０６Ｎｏ、Ｓ９０２）。
【００５１】
また、ウェーハＷｉがランクＡ２の処理室２で処理可能である場合、演算部１５は、ソート後の処理前情報テーブル２３において、下位から所定枚数に属するウェーハが、ランクＡ３〜ＡＮの処理室で処理可能か否かを判断する（図９  ステップＳ９０７、Ｓ９０８）。ここでの所定枚数とは、ロット内の残りのウェーハ枚数（ｎ−（ｉ−１））から、ランクＡ１の処理室で処理することが既に決定されているウェーハ枚数（ｉ−１）を引いたウェーハ枚数（ｎ−２ｉ＋２）である。
【００５２】
当該判断において、ウェーハＷ（２ｉ＋１）からウェーハＷｎまでの全ウェーハを、ランクＡ３〜ＡＮの処理室で処理することが不可能である場合、すなわち、ウェーハＷ（２ｉ−１）からウェーハＷｎまでに、ランクＡ３〜ＡＮの処理室２で処理することが不適切なウェーハが含まれている場合、演算部１５は、ウェーハＷｉをランクＡ１の処理室２で処理するウェーハに決定する（図９  ステップＳ９０８Ｎｏ、Ｓ９０２）。また、ウェーハＷ（２ｉ−１）からウェーハＷｎまでの全ウェーハがランクＡ３〜ＡＮの処理室２で処理可能である場合、演算部１５は、ソート後の処理前情報テーブル２３において、下位から所定枚数に属するウェーハが、ランクＡ４〜ＡＮの処理室で処理可能か否かを判断する（図９  ステップＳ９０８Ｙｅｓ、Ｓ９０９Ｎｏ、Ｓ９１０）。ここでの所定枚数とは、ロット内の残りのウェーハ枚数（ｎ−（ｉ−１））から、ランクＡ１の処理室で処理することが既に決定されているウェーハ枚数（ｉ−１）の２倍を引いたウェーハ枚数（ｎ−３ｉ＋３）である。
【００５３】
すなわち、演算部１５は、ソート後の処理前情報テーブル２３において、下位から（ｎ−ｋ（ｉ−１））枚内に属するウェーハ（ウェーハＷ（ｋ（ｉ−１）＋１）からウェーハＷｎまでの全ウェーハ）が、ランクＡ（ｋ＋１）〜ＡＮの処理室で処理可能か否かを、ｋ＝２〜Ｎ−１の間で判断する（図９  Ｓ９０８）。そして、ｋ＝Ｎ−１となるまで、処理可能である場合にのみ、ウェーハＷｉをランクＡ２の処理室２で処理するウェーハに決定する（図９  ステップＳ９０８Ｙｅｓ、Ｓ９０９Ｙｅｓ、Ｓ９１１、Ｓ９１２）。当該判断により、各処理室２で処理されるウェーハ枚数は、ランクＡ１での処理枚数ｎ1≧ランクＡ２での処理枚数ｎ2≧・・・≧ランクＡＮでの処理枚数ｎN、にすることができる。
【００５４】
ウェーハＷｉをランクＡ２の処理室２で処理する決定は、ランクＡ２の処理室２で処理するウェーハ枚数ｎ2がランクＡ１の処理室２で処理するウェーハ枚数ｎ1と等しくなるか、または内部カウンタｉが処理対象ロットに属するウェーハの枚数ｎと等しくなるまで内部カウンタｉを１ずつ増加させて継続される（図９  ステップＳ９１３Ｎｏ、Ｓ９１４、Ｓ９１２）。
【００５５】
そして、ランクＡ２の処理室２で処理するウェーハ枚数ｎ2がランクＡ１の処理室２で処理するウェーハ枚数ｎ1と等しくなるか、または内部カウンタｉが処理対象ロットに属するウェーハの枚数ｎと等しくなると、演算部１５は、ｉ＜ｎである場合に、ウェーハＷｉをランクＡ３の処理室２で処理するウェーハに決定する（図９  ステップＳ９１３Ｙｅｓ、Ｓ９１５、Ｓ９１６Ｎｏ、Ｓ９１４、Ｓ９１２）。
【００５６】
すなわち、ランクＡｍの処理室で処理するウェーハ枚数ｎm（ｍ≧２）が、ランクＡ１の処理室２で処理するウェーハ枚数ｎ1と等しくなるか、または内部カウンタｉが処理対象ロットに属するウェーハの枚数ｎと等しくなるまで、演算部１５は、内部カウンタｉを１ずつ増加させ、ウェーハＷｉをランクＡｍの処理室２で処理することに決定する。なお、この過程で、ｉ＝ｎになった場合、処理は終了する（図９  ステップＳ９１６Ｙｅｓ）。また、ｉ＝ｎになった場合に処理が終了するため、ｍ＞Ｎとなることもない。
【００５７】
以上の処理により、Ｎ＞３である場合でも、各ウェーハを搬入する処理室２を決定することができる。
【００５８】
なお、装置制御部１１、精度取得部１３、演算部１５は、例えば、プロセッサとＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）等のメモリとを備えたハードウェア、および当該メモリに格納され、プロセッサ上で動作するソフトウェアにより実現することができる。また、記憶部１４は、例えば、ＨＤＤ（Hard Disk Drive）等の公知の記憶装置により構成することができる。
【００５９】
また、上記では、測定部１２が、半導体製造装置１に到着したロットに属するウェーハの処理前情報を取得する構成としたが、測定部１２が処理前情報を測定することは、本発明に必須の要素ではない。処理前情報は、半導体製造装置１とは異なる検査装置等により取得されてもよく、また、検査装置等により測定されたデータに基づいて、半導体製造装置１において、処理前情報を算出する構成であってもよい。同様に、精度取得部１３は、他の検査装置等により測定されたデータに基づいて、加工精度を取得する構成であってもよい。
【００６０】
以上説明したように、本発明によれば、各被処理基板は、処理前の加工状態に応じて決定された適切な加工精度を有する処理室へ搬入される。したがって、加工ばらつきが重畳して同一基板上での面内ばらつきが著しく増大することを防止でき、結果として製造歩留まりを向上させることができる。また、各被処理基板を搬入する処理室を決定したときに、処理室の数と同一ロット内に属する被処理基板の枚数とに基づいて、各処理室に搬入される被処理基板の枚数および処理順を決定する構成により、処理室の稼働率低下を最低限に抑えることができる。
【００６１】
なお、本発明は上述した各実施形態に限定されるものではなく、本発明の技術的思想を逸脱しない範囲において、種々の変形および応用が可能である。例えば、上記では、半導体製造装置が成膜装置であるとし、処理前情報および処理後情報をウェーハ上の全膜厚とした。しかしながら、処理前情報および処理後情報としては、各処理室において実施される処理に応じて面内分布が変動する物理量の基板面内均一性を示すものであれば任意のデータを採用することができる。また、本発明は、成膜装置に限らず、複数の処理室を備え、各処理室に収容した基板に対して同一の加工を行ういかなる半導体製造装置に対しても適用可能である。
【産業上の利用可能性】
【００６２】
本発明は、ウェーハ面内のばらつき増加を防止することにより歩留まりを向上することができ、半導体製造装置およびその制御方法として有用である。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施形態における半導体製造装置を示す概略構成図
【図２】本発明の一実施形態における半導体製造装置が実施する処理を示すフロー図
【図３】本発明の一実施形態における加工精度テーブルの一例を示す図
【図４】本発明の一実施形態におけるランクテーブルの一例を示す図
【図５】本発明の一実施形態における処理前情報テーブルの一例を示す図
【図６】本発明の一実施形態におけるウェーハ−処理室対応テーブルの一例を示す図
【図７】本発明の一実施形態における各ウェーハを搬入する処理室を決定する処理を示すフロー図（Ｎ＝３）
【図８】本発明の一実施形態における処理後情報テーブルの一例を示す図
【図９】本発明の一実施形態における各ウェーハを搬入する処理室を決定する処理を示すフロー図（Ｎ＞３）
【符号の説明】
【００６４】
１  半導体製造装置
２  処理室
３  搬入搬出部
４  搬送機構
１１  装置制御部
１２  測定部
１３  精度取得部
１４  記憶部
１５  演算部
２１  加工精度テーブル
２２  ランクテーブル
２３  処理前情報テーブル
２４  ウェーハ−処理室対応テーブル
２５  処理後情報テーブル
【図１】
2009158659.tif 000003
【図２】
2009158659.tif 000004
【図３】
2009158659.tif 000005
【図４】
2009158659.tif 000006
【図５】
2009158659.tif 000007
【図６】
2009158659.tif 000008
【図７】
2009158659.tif 000009
【図８】
2009158659.tif 000010
【図９】
2009158659.tif 000011