(57)【要約】【課題】入出力を絶縁保持した状態で伝搬特性を向上することができるようにする。【解決手段】合成部１３が、受光素子６ａの通電動作結果となるデジタル信号と、コイル１２ｂに生じた通電動作結果となるデジタル信号とを合成して出力端子ＯＵＴに出力する。このとき、計測回路１６の出力が「Ｈ」状態に遷移したタイミングから発光素子６ａおよび受光素子１１ａによる光伝送の伝搬遅延時間ｔｐよりも長い所定期間ｔｘ内において、コイル１２ｂの通電動作結果を有効化して出力し、期間ｔｘ以降の期間では受光素子１１ａの通電動作結果を有効化して出力している。【選択図】図１
2009164154.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を通電して発光する発光素子、および前記入力信号を通電する第１コイルを具備した送信手段と、
前記発光素子の発光を受光して通電動作する受光素子、前記第１コイルに入力信号が通電された結果生じる磁束に応じて通電動作する第２コイル、および前記受光素子の通電動作結果と第２コイルの通電動作結果とを合成する合成部を有する受信手段とを備え、
前記送信手段と前記受信手段とは同一のユニットパッケージに収容され入出力が電気的に絶縁された状態でデジタル信号を伝送することを特徴とする集積回路。
【請求項２】
前記発光素子および受光素子間の伝搬特性により定められる伝搬遅延時間をｔｐとした場合、
前記合成部は、前記第２コイルの通電動作結果の変化タイミングから前記伝搬遅延時間ｔｐよりも長く設定された所定期間ｔｘにおいては前記第２コイルの通電動作結果を有効化して出力し、当該所定期間ｔｘ以降の期間は前記受光素子の通電動作結果を有効化して出力することを特徴とする請求項１記載の集積回路。
【請求項３】
前記受信手段は、
前記発光素子に入力信号が与えられた結果生じる前記受光素子の出力電圧と所定の第１しきい値電圧とを比較して得られたデジタル信号を前記受光素子の通電動作結果として出力する第１出力部と、
前記第１コイルに入力信号の立上り信号が与えられた結果前記第２コイルに生じる誘起電圧と所定の第２しきい値電圧とを比較して得られたデジタル信号を出力する第２出力部と、
前記第１コイルに入力信号の立下り信号が与えられた結果前記第２コイルに生じる誘起電圧と所定の第３しきい値電圧とを比較して得られたデジタル信号を出力する第３出力部とを備え、
前記合成部は、前記第２および第３出力部のデジタル信号を合成して前記第２コイルの通電動作結果とし、当該第２コイルの通電動作結果と前記受光素子の通電動作結果とを合成することを特徴とする請求項１または２記載の集積回路。
【請求項４】
前記合成部は、前記第２および第３出力部によりそれぞれデジタル信号が出力される期間ｔｃが伝搬遅延時間ｔｐよりも長く設定されている状態で当該第２および第３出力部のデジタル信号を合成して前記第２コイルの通電動作結果とすることを特徴とする請求項３記載の集積回路。
【請求項５】
前記合成部はＡＮＤゲートを備え、前記第２および第３出力部により出力されるデジタル信号について前記ＡＮＤゲートにより合成して前記第２コイルの通電動作結果として出力することを特徴とする請求項３または４記載の集積回路。
【請求項６】
前記合成部はデジタル信号を保持する保持回路を備え、当該保持回路は、前記第２出力部がデジタル信号を出力した変化タイミングから前記第３出力部がデジタル信号を出力する変化タイミング直前まで前記第２出力部のデジタル信号を前記第２コイルによる通電動作結果として保持出力し、前記第３出力部がデジタル信号を出力した変化タイミングから前記第２出力部がデジタル信号を出力する変化タイミング直前まで前記第３出力部のデジタル信号を前記第２コイルによる通電動作結果として保持出力するように構成されていることを特徴とする請求項３記載の集積回路。
【請求項７】
前記発光素子および受光素子間の伝搬特性により定められる伝搬遅延時間をｔｐとした場合、
前記第２および第３出力部は、それぞれのデジタル信号を出力する期間ｔｃが前記伝搬遅延時間ｔｐよりも短く設定されていることを特徴とする請求項６記載の集積回路。
【請求項８】
前記発光素子および前記受光素子間の距離に比較して前記第１コイルおよび第２コイル間の距離が短いことを特徴とする請求項１ないし７の何れかに記載の集積回路。
【請求項９】
前記送信手段の発光素子と第１コイルとは直列または並列接続されていることを特徴とする請求項１ないし８の何れかに記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を電気的に絶縁した状態で伝搬するための集積回路に関する。
【背景技術】
【０００２】
この種の集積回路としてフォトカプラが一般に知られている。このフォトカプラは、発光素子と受光素子とを備え、入力信号が発光素子に通電されると発光素子が発光し、当該発光を受光素子が受光して受光信号を増幅するように構成され、一次側の入力信号が二次側に絶縁された状態で伝達されるように構成されている。尚、フォトカプラ以外では、一次側と二次側とにコイルを磁気結合するように設け、電気的に絶縁した状態で信号を伝搬する構成が知られている（例えば、特許文献１参照）。
【特許文献１】特表２００１−５１３２７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
昨今の情報社会では、より高度な情報処理機能が発達しており、既存の低周波信号の伝送性能を保持しながら、より高周波の入力信号の伝送特性の良い集積回路が求められており、より幅広い範囲の周波数における伝送性能が必要とされ、伝搬特性をより高速にすることが求められている。
【０００４】
本発明は、入出力を絶縁保持した状態で伝搬特性を向上することができる集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様は、入力信号を通電して発光する発光素子、および前記入力信号を通電する第１コイルを具備した送信手段と、前記発光素子の発光を受光して通電動作する受光素子、前記第１コイルに入力信号が通電された結果生じる磁束に応じて通電動作する第２コイル、および前記受光素子の通電動作結果と第２コイルの通電動作結果とを合成する合成部を有する受信手段とを備え、前記送信手段と前記受信手段とは同一のユニットパッケージに収容され入出力が電気的に絶縁された状態でデジタル信号を伝送することを特徴としている。
【発明の効果】
【０００６】
本発明によれば、入出力を絶縁保持した状態で伝搬特性を向上することができる。
【発明を実施するための最良の形態】
【０００７】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図５を参照しながら説明する。
図２は、集積回路の内部構造断面を概略的に示している。尚、以下に示す参照図面は模式的に示すもので、各図面における構成要素の厚み、幅、長さ寸法などは実際の構造とは異なることに留意する必要がある。この集積回路１は、絶縁型デジタル入出力処理に用いられる回路を示している。
【０００８】
図２の断面に示すように、集積回路１は、その周壁２がエポキシ樹脂などの外装材により覆われることで当該周壁２の内側に空洞が設けられ、当該空洞内に集積回路１の電気的構成がユニットパッケージ化されている。
【０００９】
この図２に示すように、リードフレーム３、４が周壁２に固定されている。リードフレーム３は、周壁２の外側に設けられたリード先端３ａから周壁２の一方の側壁２ａを貫通し、周壁２の内上壁部２ｃに沿って他方の側壁２ｂ側に向けて延伸されている。また、他のリードフレーム４は、周壁２の外側に設けられたリード先端４ａから周壁２の側壁２ｂを貫通し、周壁２の内下壁部２ｄに沿って側壁２ａ側に向けて延伸されている。尚、周壁２の内上壁部２ｃは平坦に成型され、内下壁部２ｄは内上壁部２ｃの下方に位置して平坦に成型されている。
【００１０】
内上壁部２ｃに沿って形成されたリードフレーム３は、周壁２の側壁２ｂ側の装着面に支持基板５が装着されており、支持基板５には発光部６が実装されている。また、リードフレーム３には、配線７を介してコイル８ｂが電気的に接続されている。コイル８ｂは、例えば銅、アルミニウム、または金などの材料により構成され渦巻状に構成されている。コイル８ｂは、上部に軟磁性体としてのフェライト８ａを配して磁気発生部８を構成している。配線７は、フェライト８ａ中に貫通電極（符号なし）を形成してコイル８ｂからフェライト８ａの上部に電極を露出させると共に、金またはアルミなどのワイヤボンディング等によってリードフレーム３に電気的に接続するように構成されている。
【００１１】
発光部６と磁気発生部８とは支持基板５、配線７およびリードフレーム３を介して電気的に接続されており、これらにより送信回路９が送信手段として構成されている。
内下壁部２ｄに沿って形成されたリードフレーム４の装着面には、支持基板１０が装着されており、支持基板１０には受光部１１、磁気受信部１２および合成部１３が各種配線（図示せず）によって結線されることにより受信回路１４（受信手段）として構成されている。磁気受信部１２は、支持基板１０上に軟磁性体としてのフェライト１２ａを介して二次側のコイル１２ｂを具備して構成されている。コイル１２ｂは、例えば銅、アルミニウム、または金などにより構成され、周壁２の側壁２ａ側の内下壁部２ｄの平坦面に沿って平面的に渦巻状に構成されている。
【００１２】
コイル８ａとコイル１２ａとは、周壁２内部の側壁２ａ側において所定の第１距離Ｗ１だけ離間した状態で対向配置されている。コイル８ｂおよび１２ｂ間には絶縁体１５が設けられている。
【００１３】
この絶縁体１５は、コイル８ｂ、１２ｂの機械的な保護を行うと共に、絶縁耐圧を向上するために設けられている。したがって、一次コイル８ａに通電された場合には磁束が図２の上下方向に生じ、二次コイル１２ａは当該磁束が交鎖すると起電力を発生する。このようにして、磁気送信部８および磁気受信部１２並びに絶縁体１５によって磁気送受信部Ｚが一体に構成されている。
【００１４】
送信回路９を構成する発光部６は、内上壁部２ｃの側壁２ｂ側の平坦面に設置されており、発光ダイオードなどによる発光素子６ａを具備して構成され、発光素子６ａの主発光方向は下向きに設定されている。受信回路１４を構成する受光部１１は、内下壁部２ｄの側壁２ｂ側の平坦面に設置されており、周壁２の側壁２ｂ側に位置してフォトダイオードなどによる受光素子１１ａを具備して構成され、受光素子１１ａの主受光方向は上向きに設定されている。これらの発光素子６ａおよび受光素子１１ａは、周壁２内の側壁２ｂ側において所定の第２距離Ｗ２（＞第１距離Ｗ１）離間した状態で対向配置されており、その間は空洞になるように配設されている。これにより、発光素子６ａが発光すると受光素子１１ａが受光可能になる。
【００１５】
合成部１３は、受光部１１および磁気受信部１２の脇に設けられており、配線（図示せず）によって結線されている。この合成部１３は、受光部１１および磁気受信部１２の通電動作結果としてのデジタル信号レベル（「Ｈ：ハイ」「Ｌ：ロウ」：以下、それぞれ「Ｈ」「Ｌ」と称す）を合成するように構成されているが、この電気的構成の詳細は後述する。なお、リード先端３ａの一部端子は、送信回路９の入力端子として構成されている。リード先端４ａの一部端子は受信回路１４の出力端子として構成されている。
【００１６】
図３（ａ）は、磁気送受信部の構造を斜視断面図により示しており、図３（ｂ）は、磁気受信部の構造を平面図により示している。
支持基板１０には、受信回路１４を構成する抵抗、コンデンサ、受光素子６ａ、合成部１３などの電気的構成要素（図３には図示せず）が構成されている。この場合、支持基板１０としてシリコン基板を用いた場合には、送信回路９、受信回路１４の一部または全部の電気的構成要素を所望の半導体プロセスによって内部に実装できるため小型化できる。
【００１７】
図３（ａ）および図３（ｂ）に示すように、この支持基板１０上にはフェライト１２ａが形成されている。このフェライト１２ａは、磁束通過の際に磁気飽和現象を生じない程度の膜厚でドーナツ円板型に成型されている。フェライト１２ａはそのドーナツ円板中心部が中空となっている実施形態を示すが、これに代えて円板型に構成されていても良い。
【００１８】
このフェライト１２ａ上には、コイル１２ｂが平面渦巻き状に数ターン乃至数１０ターン形成されている。このコイル１２ｂは、例えば銅、アルミ、金などの導電性材料を用いてスパッタ法、蒸着法、或いはメッキ法により形成される。このコイル１２ｂの上には当該コイル１２ｂを被覆するように絶縁体１５が構成されている。この絶縁体１５は、例えば酸化シリコン、窒化シリコン等をＣＶＤ（Chemical Vapor Deposition）法またはスパッタ法により成膜したり、あるいはポリイミド等の有機膜をスピンコート法や蒸着法を用いて成膜されている。
【００１９】
この絶縁体１５の上にはコイル８ｂが平面渦巻き状に数ターン乃至数１０ターン形成されている。このコイル８ｂは、例えば銅、アルミ、金などの導電性材料を用いてスパッタ法、蒸着法、或いはメッキ法により形成される。
【００２０】
このコイル８ｂの上にはフェライト８ａが形成されている。このフェライト８ａは、磁束通過の際に磁気飽和現象を生じない程度の膜厚でドーナツ円板型に成型されている。フェライト８ａはそのドーナツ円板中心部が中空となっている実施形態を示すが、これに代えて円板型に構成されていても良い。
【００２１】
コイル１２ｂの基端部および末端部と、受信回路１４を構成する支持基板１０に構成される電気的構造との間の配線接続方法としては、フェライト１２ａに貫通電極（図示せず）を形成してコイル１２ｂの下方の配線に接続するように構成しても良いし、絶縁体１５内に接続配線層（図示せず）を形成することで磁気送受信部Ｚの外部に電極をワイヤボンディングにより配線してシリコン基板１０内の素子構造との間で電気的に接続するようにしても良い。このようにして磁気送受信部Ｚが構成されている。
【００２２】
集積回路１の製造方法としては、磁気送受信部Ｚや、受光素子１１ａを含む受光部１１、合成部１３を支持基板１０に必要に応じて半田付けなどを用いて実装し、他方、支持基板５に送信回路９を構成する電気的構成要素（抵抗、コンデンサ、発光素子６ａを含む発光部６）を受光素子１１ａと発光素子６ａとを対向するように実装し、金線やアルミ線などによりワイヤボンディング法等によって電気的に接続するように配線７（一部は図示せず）の接続処理を行い、エポキシ樹脂などの外装材により射出成型して全体を被覆するように周壁２を形成することによって集積回路１を構成することができる。
【００２３】
図１（ａ）および図１（ｂ）は、集積回路の電気的構成を示している。
図１（ａ）の電気的構成に示すように、入力側には、入力端子Ｉｎ１−Ｉｎ２間に送信回路９が接続されている。この送信回路９は、発光ダイオードによる発光素子６ａと電流制限用の抵抗Ｒ１とを直列に接続した回路と、コイル８ｂと、を入力端子Ｉｎ１−Ｉｎ２間に並列に接続して構成されている。
【００２４】
受信回路１４は、受光ダイオードからなる受光素子１１ａ、コンパレータ（増幅器）Ａ１〜Ａ３（第１〜第３出力部に相当）、抵抗Ｒ２〜Ｒ４、コイル１２ｂおよび合成部１３を含んで構成されている。受光ダイオードからなる受光素子１１ａは、そのアノードが受信側電源Ｖｃｃの供給ノードＮｖに接続されており、カソードがコンパレータＡ１の入力に接続されている。コンパレータＡ１は、例えばヒステリシス入出力特性を有しており、入力信号が所定の第１しきい値Ｖｒｅｆ１ａよりも大きいときには「Ｈ」を出力し、この状態で入力信号が所定の第２しきい値Ｖｒｅｆ１ｂ（＜第１しきい値Ｖｒｅｆ１ａ）よりも低下したときには「Ｌ」を出力し、合成部１３に出力するように構成されている。コンパレータＡ１はヒステリシス特性を有していなくても良い。なお、前記しきい値電圧Ｖｒｅｆ１ａ、Ｖｒｅｆ１ｂの双方共に、本発明の第１のしきい値電圧に相当している。
【００２５】
コイル１２ｂと抵抗Ｒ２とは並列に接続されている。他方、受信電源ＶｃｃのノードＮｖとグランドＧＮＤとの間には、抵抗Ｒ３およびＲ４が直列に接続されている。これらの抵抗Ｒ３およびＲ４の共通接続点は、コイル１２ｂと抵抗Ｒ２との共通接続点の一方に接続されている。
【００２６】
コイル１２ｂと抵抗Ｒ２との共通接続点の他方は、コンパレータＡ２およびＡ３の入力に接続されている。コンパレータＡ２は、入力信号が所定電圧Ｖｒｅｆ２（第２のしきい値電圧に相当）よりも高くなるとき「Ｈ」を出力するコンパレータ回路であり、コンパレータＡ３は、入力信号が所定電圧Ｖｒｅｆ３（第３のしきい値電圧に相当）よりも低くなるとき「Ｌ」を出力する。コンパレータＡ２およびＡ３の出力は、それぞれ、合成部１３の入力に接続されている。これらのコンパレータＡ１〜Ａ３、合成部１３は、受信側電源Ｖｃｃ−ＧＮＤを動作電源として入力して動作するもので、合成部１３の出力は出力端子Ｏｕｔに接続されている。
【００２７】
発光素子６ａおよび受光素子１１ａはフォトカプラを構成している。このフォトカプラは、ＤＣ〜数十ＭＨｚの周波数範囲において伝搬特性が良好であり、特にＤＣ特性に優れている。コイル８ｂおよび１２ｂは磁気結合回路を構成している。この磁気結合回路は、前述の周波数特性よりも高い周波数における特性に優れている。
【００２８】
図１（ｂ）は、合成部の具体的な電気的構成を示している。
この図１（ｂ）に示すように、合成部１３は、計測回路１６と、ＡＮＤゲート１７と、選択回路１８とにより構成されている。
【００２９】
計測回路１６は、ＮＯＴゲート１９、ＯＲゲート２０、判定ゲート回路２１、積分回路２２および判定回路２３を備えて構成されている。
コンパレータＡ２の出力は、ＯＲゲート２０に入力されており、コンパレータＡ３の出力は、ＮＯＴゲート１９を介してＯＲゲート２０に入力されている。ＯＲゲート２０の出力は、判定ゲート回路２１のセット信号入力に与えられている。
【００３０】
ＮＯＴゲート１９およびＯＲゲート２０は、コンパレータＡ２の出力が所定のしきい値電圧Ｖｒｅｆ２よりも高い場合に「Ｈ」を判定ゲート回路２１に出力し、また、コンパレータＡ３の出力が所定のしきい値電圧Ｖｒｅｆ３よりも低い場合に「Ｈ」を判定ゲート回路２１のセット信号入力に与える。これ以外の場合には、「Ｌ」が判定ゲート回路２１のセット信号入力に与えられる。判定ゲート回路２１は、ＲＳフリップフロップを基本構成とするもので、その出力は選択回路１８に与えられると共に、積分回路２２に入力されている。
【００３１】
積分回路２２は、判定ゲート回路２１の出力が「Ｈ」の間、入力電圧を積分し判定回路２３に出力する。判定回路２３は、当該積分電圧を所定のしきい値電圧Ｖｒｅｆ４と比較し、当該しきい値電圧Ｖｒｅｆ４に達すると、リセット信号を判定ゲート回路２１に与える。判定ゲート回路２１は、セット信号入力に「Ｈ」が与えられるときには「Ｈ」を出力し、リセット信号が与えられるまで「Ｈ」出力を継続し、リセット信号が与えられると「Ｌ」を出力するように構成されている。
【００３２】
したがって、計測回路１６は、コイル１２ｂの出力電圧がしきい値電圧Ｖｒｅｆ２よりも高くなるタイミングから一定時間ｔｘを計測し、コイル１２ｂの出力電圧がしきい値電圧Ｖｒｅｆ３よりも低くなるタイミングから一定時間ｔｘを計測し、これらの時間内では「Ｈ」を出力し、当該時間以外では「Ｌ」を出力するように構成されている。
【００３３】
選択回路１８は、ＮＯＴゲート２４およびＮＡＮＤゲート２５〜２７を組み合わせて構成されている。判定ゲート回路２１（計測回路１６）の出力は、ＮＯＴゲート２４に入力されると共にＮＡＮＤゲート２５に入力されている。ＮＯＴゲート２４の出力は、ＮＡＮＤゲート２６に入力されている。
【００３４】
コンパレータＡ１の出力はＮＡＮＤゲート２６に入力されている。コンパレータＡ２およびＡ３の出力はＡＮＤゲート１７に入力されている。このＡＮＤゲート１７の出力は、ＮＡＮＤゲート２５に入力されている。そして、ＮＡＮＤゲート２５および２６の出力は、ＮＡＮＤゲート２７に入力されており、ＮＡＮＤゲート２７の出力は出力端子ＯＵＴに接続されている。
【００３５】
上記構成の作用について図４をも参照しながら説明する。
図４は、単周期におけるステップ応答を中心にタイミングチャートによって概略的に示している。この図４においては、図１（ａ）および図１（ｂ）に示した各ノードＮａ〜Ｎｋの各電圧レベルの時間変化をタイミングチャートにより示している。ノードＮａ〜Ｎｋの各電圧は以下に示す通りである。
【００３６】
ノードＮａの電圧は、入力端子Ｉｎ１の電圧
ノードＮｂの電圧は、コンパレータＡ１の入力電圧
ノードＮｃの電圧は、コンパレータＡ１の出力電圧
ノードＮｄの電圧は、コイル１２ｂの出力電圧＝コンパレータＡ２およびＡ３の入力電圧
ノードＮｅの電圧は、コンパレータＡ２の出力電圧
ノードＮｆの電圧は、コンパレータＡ３の出力電圧
ノードＮｇの電圧は、積分回路２２の出力電圧
ノードＮｈの電圧は、判定ゲート回路２１（計測回路１６）の出力電圧＝選択回路１８の入力電圧
ノードＮｋの電圧は、出力端子ＯＵＴの電圧
を示している。
【００３７】
図４に示すように、入力端子Ｉｎ１に単周期的な矩形波信号電圧（ノードＮａの電圧）が与えられると、図１（ａ）に示す発光素子６ａに通電される。なお、発光素子６ａに流れる電流は抵抗Ｒ１によって決定される。この発光素子６ａの発光が受光素子１１ａに光伝達される。このとき、図４に示すように、受光素子１１ａの出力電圧（ノードＮｂの電圧）は、高周波の応答特性に劣るため、入力端子Ｉｎ１の電圧が急峻に立ち上がるタイミングｔ１から所定の時定数で徐々に電圧が増加し（期間ｔ２）、入力端子Ｉｎ１の電圧が急峻に立ち下がるタイミングｔ３から所定の時定数で徐々に電圧が減少する（期間ｔ４）。
【００３８】
コンパレータＡ１の出力電圧（ノードＮｃの電圧）は、所定の第１しきい値電圧Ｖｒｅｆ１ａ以上の電圧が入力されたときに「Ｈ」信号を出力する。したがって、発光素子６ａおよび受光素子１１ａ間の特性の関係上、伝搬遅延時間（応答時間）ｔｐが発生する。また、この状態から入力信号が所定の第２しきい値電圧Ｖｒｅｆ１ｂ未満に低下すると「Ｌ」を出力する。
【００３９】
他方、入力端子Ｉｎ１に単周期的な矩形波信号（ノードＮａの電圧）が与えられると、コイル８ｂにも通電される。このコイル８ｂの通電電流は、コイル８ｂ内の抵抗成分によって制限される。コイル１２ｂは、コイル８ｂに対向配置されているためコイル１２ｂには電圧が誘起される。タイミングｔ１において、立上り信号がコイル８ｂに入力すると、コイル１２ｂの誘起電圧は、コイル８ｂやコイル１２ｂに生じる寄生容量成分によって所定の時定数で急激に増加する（期間ｔ５）。
【００４０】
この間のコイル１２ｂの出力電圧の上昇度は、フォトカプラによる電圧上昇度に比較して高い。また、コイル１２ｂの誘起電圧は、ピーク後においては、コイル１２ｂのインダクタンス成分と抵抗成分による時定数で決定される傾斜により減少する（期間ｔ６）。したがって、コイル１２ｂの誘起電圧上昇時の電圧上昇度は下降時の電圧下降度に比較して高くなる。
【００４１】
また、タイミングｔ３において、立下り信号がコイル８ｂに与えられると、コイル１２ｂの誘起電圧は、前述とは逆方向に変動する。立下り信号がコイル８ｂに与えられると、コイル１２ｂの誘起電圧は、コイル１２ｂに生じる寄生容量成分によって所定の時定数で急激に下降する（期間ｔ７）。このときのコイル１２ｂの出力電圧の下降度は、フォトカプラによる電圧下降度に比較して高い。尚、図１（ａ）に示す抵抗Ｒ２は、この変動電圧の大きさを調整するための抵抗であり、後段に接続されるコンパレータＡ２およびＡ３の入力範囲に合わせて適宜設定されている。
【００４２】
図１（ａ）に示すようにコイル１２ｂの一端が所定の直流電圧（例えばＶｃｃ／２）にバイアスされるため、コンパレータＡ２およびＡ３に与えられる電圧は、このＤＣ成分を基準として上下に変動する。したがって、コイル１２ｂの出力電圧（ノードＮｄの電圧）は所定の直流電圧（Ｖｃｃ／２）を基準として入力端子Ｉｎ１の入力電圧の微分成分が重畳した電圧となる。
【００４３】
コンパレータＡ２の出力電圧（ノードＮｅの電圧）は、入力信号が所定のしきい値電圧Ｖｒｅｆ２以上になるときに「Ｈ」を出力し、それ以外のときには「Ｌ」を出力する。コイル１２ｂの出力電圧の上昇度は、フォトカプラによる電圧上昇度に比較して高いため、同一タイミングｔ１において、立上り電圧が送信回路９の入力端子Ｉｎ１に入力されたとしても、コンパレータＡ２の出力は、コンパレータＡ１の出力よりも速く出力を「Ｈ」としてアクティブ出力する。
【００４４】
また、コンパレータＡ３は、入力信号が所定のしきい値電圧Ｖｒｅｆ３以下となるときに出力を「Ｌ」としてアクティブ出力し、それ以外のときには「Ｈ」信号を出力する（ノードＮｆの電圧）。コイル１２ｂの出力電圧の下降度は、フォトカプラによる電圧下降度に比較して高いため、コンパレータＡ３の出力は、コンパレータＡ１の出力よりも素早く「Ｌ」に遷移する。
【００４５】
コンパレータＡ２が「Ｈ」を出力する期間ｔｃは、コイル１２ｂの出力電圧の立上り時間および立下り時間に依存するが、これらの時間はコイル１２ｂのターン数やコイル導体の断面積に概ね依存している。これらのターン数やコイル導体の断面積は、期間ｔｐ≦期間ｔｃとなるように設定されている。このとき、温度による変動も考慮されていると良く、また、フォトカプラの伝搬遅延時間ｔｐが、入力端子Ｉｎ１の入力電圧の立上り時／立下り時において互いに異なる場合には、何れか長い期間をｔｐと見做して期間ｔｐ≦期間ｔｃとなるように設定されていると良い。このようにして、伝搬遅延時間ｔｐと期間ｔｃとの関係を信頼性良く設定することができる。
【００４６】
前述したように、計測回路１６は、コイル１２ｂの出力電圧がしきい値電圧Ｖｒｅｆ２よりも高くなるタイミングから一定時間ｔｘを計測し、この期間ｔｘ内では「Ｈ」を出力し、当該期間ｔｘ以外では「Ｌ」を出力する。また、計測回路１６は、コイル１２ｂの出力電圧がしきい値電圧Ｖｒｅｆ３よりも低くなるタイミングから一定時間ｔｘを計測し、この期間ｔｘ内では「Ｈ」を出力し、当該期間以外では「Ｌ」を出力する。この場合、期間ｔｐ≦期間ｔｘで且つ期間ｔｘ≦期間ｔｃとなるように設定されている。
【００４７】
計測回路１６が「Ｈ」を出力した場合には、ＮＯＴゲート２４は、ＮＡＮＤゲート２６に「Ｌ」を出力する。すると、ＮＡＮＤゲート２６の出力が強制的に「Ｈ」となる。このとき、ＮＡＮＤゲート２５の入力には「Ｈ」信号が与えられるため、ＡＮＤゲート１７の出力がＮＡＮＤゲート２５の出力として有効化される。また、ＮＡＮＤゲート２６の出力が「Ｈ」となっているため、ＮＡＮＤゲート２７は、ＮＡＮＤゲート２５の出力を有効化して出力する。
【００４８】
したがって、判定ゲート回路２１が「Ｈ」を出力している間は、選択回路１８はコンパレータＡ１の出力を無効化すると共にＡＮＤゲート１７の出力を有効化した状態で出力端子ＯＵＴに選択出力するようになる。
【００４９】
逆に、計測回路１６が「Ｌ」信号を出力した場合には、ＮＯＴゲート２４は、ＮＡＮＤゲート２６の入力に「Ｈ」信号を与える。すると、ＮＡＮＤゲート２５の出力が強制的に「Ｈ」となる。このとき、ＮＡＮＤゲート２６の入力には「Ｈ」が与えられるため、ＮＡＮＤゲート２６の入力に与えられるコンパレータＡ１の出力がＮＡＮＤゲート２６の出力として有効化される。また、ＮＡＮＤゲート２５の出力が「Ｈ」となっているため、ＮＡＮＤゲート２７は、ＮＡＮＤゲート２６の出力を有効化して出力する。
【００５０】
したがって、判定ゲート回路２１が「Ｌ」を出力している間は、選択回路１８はＡＮＤゲート１７の出力を無効化すると共にコンパレータＡ１の出力を有効化した状態で出力端子ＯＵＴに選択出力する。
【００５１】
このようにして、選択回路１８は、入力端子Ｉｎ１の入力電圧が立上がるタイミングｔ１から立上り時間ｔｙを経過した後の初期期間ｔｘにおいては、コンパレータＡ２およびＡ３の出力をＡＮＤゲート１７を介して選択出力し、入力端子Ｉｎ１の入力電圧が立下がるタイミングｔ３から立下り時間ｔｚを経過した後の初期期間ｔｘにおいては、コンパレータＡ２およびＡ３の出力をＡＮＤゲート１７を介して選択出力する。それ以降の期間においては、選択回路１８はコンパレータＡ１の出力を選択出力する。
【００５２】
図５は、ノイズがコイルに誘起された場合のタイミングチャートを示している。
この図５に示すように、何らかの外的要因によってコイル１２ｂの出力にパルス性の電圧が誘起されると、期間ｔｘの間は出力端子ＯＵＴに「Ｈ」出力されるものの、コンパレータＡ１の出力は変化しないため、期間ｔｘ以降の期間ではノイズに起因した電圧が発生することはない。このような場合、デジタル伝送においては、本来の伝送周波数の数百分の１、数千分の１程度のパルス性のデジタルノイズが許容されており、予め期間ｔｃやｔｘを当該許容範囲に設定することによって、ノイズに起因した誘起電圧が発生したとしても継続してノイズの影響を受けることはなくなり、当該ノイズ信号を無視するように構成することは容易に行うことができる。
【００５３】
以上説明したように、本実施形態によれば、合成部１３が、受光素子６ａの通電動作結果となるデジタル信号と、コイル１２ｂに生じた通電動作結果となるデジタル信号とを合成して出力端子ＯＵＴに出力しているため、コイル１２ｂによる応答高速特性を適用して入出力を絶縁保持した状態で伝搬特性を高速にすることができる。
【００５４】
また、コイル１２ｂの出力電圧が所定のしきい値電圧Ｖｒｅｆ２以上となることにより、コンパレータＡ２の出力（計測回路１６の出力）が「Ｈ」に遷移したタイミングから伝搬遅延時間ｔｐよりも長い所定期間ｔｘ内において、コイル１２ｂの通電動作結果（コンパレータＡ２およびＡ３のＡＮＤ出力のデジタル信号）を有効化して出力し、期間ｔｘ以降の期間では受光素子１１ａの通電動作結果（コンパレータＡ１出力のデジタル信号）を有効化して出力しているため、伝搬特性を高速にすることができる。しかも、期間ｔｘと期間ｔｐとの間にオーバーラップ期間が設けられるため、コンパレータＡ１の出力電圧が安定してから有効化されるようになり、出力信号の信頼性を向上することができる。
【００５５】
また、コイル１２ｂの通電動作結果（コンパレータＡ２の出力）が「Ｈ」となるアクティブな動作期間ｔｃが、伝搬遅延時間ｔｐよりも長く設定されているため、コンパレータＡ１の出力電圧が安定してから有効化されるようになり、出力信号の信頼性を向上することができる。
【００５６】
また、コイル１２ｂの通電動作結果（コンパレータＡ３の出力）が「Ｌ」となるアクティブな動作期間ｔｃが、伝搬遅延時間ｔｐよりも長く設定されているため、コンパレータＡ１の出力電圧が安定してから有効化されるようになり、出力信号の信頼性を向上することができる。
【００５７】
また、発光素子６ａおよび受光素子１１ａ間の距離Ｗ２に比較して、コイル８ｂおよび１２ｂ間の距離Ｗ１が短く構成されているため、コイル８ｂとコイル１２ｂに通電する電流は比較的低電流で電磁的結合することができる。したがって、当該磁気結合回路Ｚからの電磁放射ノイズが、送信回路９や受信回路１４を構成する他の電気的要素に及ぼす影響を極力抑制できる。
【００５８】
また、発光素子６ａに少ない電流で動作させたとしても発光素子６ａおよび受光素子１１ａ間の低速応答をコイル８ｂおよび１２ｂ間の高速応答によりカバーすることができ、低消費電力下で信号伝達することができる。
【００５９】
また、たとえ伝搬遅延時間ｔｐが比較的長いコストの安価な発光素子６ａおよび受光素子１１ａを適用したとしても、コイル８ｂおよび１２ｂによる磁気結合を用いた高速なデバイスを設けているため、総合的な伝搬遅延時間を低くすることができデータを高速伝送することができる。しかも、高速応答のフォトカプラと同等以上の性能を低コストで実現できる。また、発光素子６ａおよび受光素子１１ａによる回路構成とコイル８ｂおよび１２ｂによる磁気結合による回路とを併用しているため、磁気結合のみによる集積回路と比較して信頼性が高くなる。
また、フェライト８ａがコイル８ｂの上に形成されると共にフェライト１２ａがコイル１２ｂの下に形成されているため電磁的結合度を向上できる。
【００６０】
（第２の実施形態）
図６および図７は、本発明の第２の実施形態を示すもので、前述実施形態と異なるところは、合成部の構成にある。前述実施形態と同一機能を有する部分には同一符号を付して説明を省略し、以下、異なる部分を中心に説明する。
【００６１】
図６は、合成部の電気的構成を図１（ｂ）に代えて示している。本実施形態が前述実施形態と異なるところは、伝搬遅延時間ｔｐと、期間ｔｃと、期間ｔｘとの関係がｔｃ＜＜ｔｐ≦ｔｘとなるように設定されているところにあり、さらに、ＡＮＤゲート１７に代えて保持手段としての保持回路２８が設けられているところにある。
【００６２】
この保持回路２８は、例えばＲＳフリップフロップにより構成されるもので、コンパレータＡ２の出力（ノードＮｅ）が「Ｈ」になると、保持回路２８の出力（ノードＮｍ）を「Ｈ」に保持し、コンパレータＡ３の出力（ノードＮｆ）が「Ｌ」になると、保持回路２８の出力を「Ｌ」に保持するように構成されている。
【００６３】
本実施形態においては、前述実施形態と比較してより高周波応答特性が良化するため、当該高周波の矩形波を信号入力したときを想定して説明を行う。
図７は、図４に代わるタイミングチャートを示している。尚、ノードＮｍの電圧は、保持回路２８の出力電圧を示している。
この図７に示すように、入力端子Ｉｎ１に高周波の矩形波が信号入力すると、入力信号の立上り時には、コイル１２ｂの出力電圧は、所定電圧Ｖｃｃ／２から急峻に増加した後、直ぐに所定電圧Ｖｃｃ／２に戻る。また、入力信号の立下り時には、コイル１２ｂの出力電圧は、所定電圧Ｖｃｃ／２から急峻に減少した後、直ぐに電圧Ｖｃｃ／２に戻る（図７の（１）範囲のコイル１２ｂの出力電圧参照）。尚、この間、発光素子６ａと受光素子１１ａとの間の応答特性が悪いため、受光素子１１ａの出力には応答信号が現れない（図７の（１）範囲のコンパレータＡ１の出力電圧参照）。
【００６４】
コンパレータＡ２は、入力信号が所定のしきい値電圧Ｖｒｅｆ２以上となるときには「Ｈ」信号を出力するため、高周波の矩形波を信号入力すると周期パルス状に「Ｈ」信号を出力する。
また、コンパレータＡ３は、入力信号が所定のしきい値電圧Ｖｒｅｆ３以下となるときに「Ｌ」信号を出力するため、高周波の矩形波を信号入力すると周期パルス状に「Ｌ」信号を出力する。
【００６５】
保持回路２８は、コンパレータＡ２の出力が「Ｈ」になると、保持回路２８の出力を「Ｈ」に保持し、コンパレータＡ３の出力が「Ｌ」になると、保持回路２８の出力を「Ｌ」に保持するため、高周波の矩形波を信号入力すると、コンパレータＡ２の出力が「Ｈ」となるタイミングからコンパレータＡ３の出力が「Ｌ」となるタイミング直前まで保持回路２８の出力は「Ｈ」を保持し、コンパレータＡ３の出力が「Ｌ」となるタイミングからコンパレータＡ２の出力が「Ｈ」となるタイミング直前まで保持回路２８の出力は「Ｌ」を保持する。
【００６６】
計測回路１６内では、コンパレータＡ２の出力が「Ｈ」となるタイミングから積分回路２２は電圧を積分し始め、この積分電圧がしきい値電圧Ｖｒｅｆ４に達する前に、判定回路２３がリセット信号を判定ゲート回路２１に与えるため、計測回路１６はコンパレータＡ２の出力が「Ｈ」となるタイミングから図７の（１）に示す期間内では出力「Ｈ」を保持する。
【００６７】
すると、この図７の（１）に示す期間においては、保持回路２８の出力が選択回路１８により選択出力されるようになり、保持回路２８の出力が出力端子ＯＵＴに出力されるようになる。したがって、高周波の矩形波が入力信号として与えられたとしても、当該入力信号に対応した出力信号を出力端子ＯＵＴから取得することができる。
【００６８】
この後、図７の（２）範囲に示すように、入力信号の立上りが生じた後の「Ｈ」期間が長くなると受光素子１２ａの出力電圧が徐々に増加し、これに応じてコンパレータＡ１の出力が「Ｈ」に遷移する。この状態と並行して、計測回路１６が期間ｔｘを計測し、ｔｐ≦ｔｘなる期間ｔｘが経過する（（３）のタイミング）と、計測回路１６は「Ｌ」を出力することで、選択回路１６はコンパレータＡ１の出力を有効化して出力端子ＯＵＴに選択出力する。
【００６９】
この後、入力信号の立下りが生じると、図７の（４）のタイミングに示すように、コイル１２ｂがこの電圧変化を検出し、コンパレータＡ３が「Ｌ」出力するため、保持回路２８の出力が「Ｌ」に移行する。また同時に、計測回路１６が計測を開始すると同時に「Ｈ」出力する。選択回路１６は保持回路２８の出力を有効化して出力端子ＯＵＴに選択出力する。すなわち、この場合も入力信号に対応した出力信号を取得することができる。
【００７０】
このような実施形態によれば、保持回路２８は、コイル１２ｂの出力電圧が所定のしきい値電圧Ｖｒｅｆ２以上となることによりコンパレータＡ２の出力が「Ｈ」に遷移した変化タイミングから、コイル１２ｂの出力電圧が所定のしきい値電圧Ｖｒｅｆ３以下となることによりコンパレータＡ３の出力が「Ｌ」に遷移する変化タイミング直前までコイル１２ｂの通電動作結果となる「Ｈ」のデジタル信号を保持する。また、保持回路２８は、コンパレータＡ３の出力が「Ｌ」に遷移した変化タイミングから「Ｈ」に遷移する変化タイミング直前までコイル１２ｂの通電動作結果となる「Ｌ」のデジタル信号を保持する。
【００７１】
選択回路１８は、コンパレータＡ２の出力が「Ｈ」に遷移したタイミングから高周波の矩形波信号が入力されている間（図７の（１）の期間）は、コイル１２ｂの通電動作結果を有効化して出力し、低周波の矩形波信号が入力される（図７の（２）の期間）と所定期間ｔｘが経過するまでコイル１２ｂの通電動作結果を有効化して選択出力するようにしているため、選択回路１８が正常なデータを出力端子ＯＵＴに反映して選択出力することができ、前述実施形態にて説明した効果を保持しつつ、特に矩形波の高周波信号を入力した場合に当該特性を有効活用することができる。
【００７２】
期間ｔｘが経過した後、入力信号が「Ｈ」で変化していない間（（３）〜（４）のタイミング）には、選択回路１８はコンパレータＡ１の出力を出力端子ＯＵＴに選択出力しているため、前述実施形態で説明した作用と同様に正常に切り替えることができる。その後、入力信号の急峻な変化を生じた場合には、この変化を出力端子ＯＵＴに反映して出力することができる（（４）のタイミング）。
【００７３】
（第３の実施形態）
図８は、本発明の第３の実施形態を示すもので、前述実施形態と異なるところは集積回路内の各構成要件の配置にある。前述実施形態と同一機能を有する部分には同一符号を付して説明を省略し、以下、異なる部分を中心に説明する。
【００７４】
この図８に示すように、周壁２の内上壁部２ｃは一方の側壁２ａ側では低く平坦に成型され、内上壁部２ｃは他方の側壁２ｂ側では当該側壁２ａ側よりも高く平坦に成型されている。内下壁部２ｄは内上壁部２ｃの下方に位置して平坦に成型されている。
【００７５】
内上壁部２ｃに沿って形成されたリードフレーム３の装着面には一方の側壁２ａ側では支持基板５を介して磁気発生部８が構成され、他方の側壁２ｂ側では支持基板５を介して発光部６が構成されている。絶縁体１５に代わる絶縁体３０は、例えばポリイミド、エポキシなどの接着剤を所定膜厚（数１００μｍ程度）塗布した状態で加熱硬化されることによって構成されており、この絶縁体３０を挟んで磁気発生部８および磁気受信部１２が配設されている。このとき、磁気発生部８と磁気受信部１２との距離Ｗ３が発光素子６ａと受光素子１１ａとの距離Ｗ２よりも狭く構成されている。
【００７６】
このような実施形態によっても、磁気発生部８と磁気受信部１２との距離Ｗ３と、発光素子６ａと受光素子１１ａとの距離Ｗ２との関係が、距離Ｗ２＞Ｗ３に設定されるため、前述実施形態とほぼ同様の作用効果を生じる。
【００７７】
（第４の実施形態）
図９は、本発明の第４の実施形態を示すもので、前述実施形態と異なるところは、集積回路内の各構成要件の配置にある。前述実施形態と同一機能を有する部分には同一符号を付して説明を省略し、以下、異なる部分を中心に説明する。
【００７８】
この図９に示すように、周壁２の内上壁部２ｃは、平坦に成型されており、リードフレーム３は、内上壁部２ｃに沿って形成されている。内上壁部２ｃに沿って形成されたリードフレーム３の装着面には、支持基板５を介して発光部６および磁気発生部８が構成されている。コイル８ｂとコイル１２ｂとの間の距離Ｗ４（ほぼＷ２と同一）に設定されており、絶縁体１５を設けていない。すなわち、前述実施形態で説明した絶縁体１５は必要に応じて設ければ良く、本実施形態に示すように、コイル８ｂおよび１２ｂ間は中空構造で構成しても良い。このような実施形態においても、前述実施形態とほぼ同様の作用効果を奏する。
【００７９】
（第５の実施形態）
図１０（ａ）および図１０（ｂ）は、本発明の第５の実施形態を示すもので、前述実施形態と異なるところは、送信回路の発光素子とコイルの電気的接続形態にある。前述実施形態と同一機能を有する部分には同一符号を付して説明を省略し、以下、異なる部分を中心に説明する。
【００８０】
図１０（ａ）は、送信回路９に代わる送信回路３１を示しており、図１０（ｂ）は、送信回路９に代わる送信回路３２を示している。前述実施形態では、発光素子６ａとコイル８ｂとは並列に接続した実施形態を示したが、図１０（ａ）に示すように、発光素子６ａとコイル８ｂとは直列に接続しても良い。この場合、コイル８ｂに含まれる抵抗成分により電流が制限されるため、前述実施形態にて説明した抵抗Ｒ１が不要となる。また、発光素子６ａとコイル８ｂとには同一電流値が流れるため、必要な電流容量を小さくすることができる。直列に接続すると、コイル８ｂのインダクタンス成分の影響があるため、発光素子６ａに流れる電流の増加度が鈍り、入力信号に対する発光素子６ａおよび受光素子１１ａ間の応答時間が長くなるものの、コイル８ｂおよび１２ｂによる磁気結合回路を設けることで応答時間を短縮できるため、このような直列回路構成を適用しても良い。
【００８１】
また、図１０（ｂ）に示すように、バッファ回路３３を設け、入力端子Ｉｎ１に入力される電圧に応じてコイル８ｂに印加される電圧の傾きを一定にすると良い。この場合、入力信号のオン、オフに必要な電流を均一化することができる。
【００８２】
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
支持基板５、１０として、シリコン基板、ガラスやセラミックの無機基板、エポキシ等を基材とする有機基板を必要に応じて選択的に適用できる。
前述実施形態では軟磁性体としてフェライト８ａ、１２ａを設けたが必要に応じて設ければ良い。また、軟磁性体はフェライト８ａ、１２ａに限らず、鉄シリコン（ＦｅＳｉ）、鉄シリコンアルミ（ＦｅＳｉＡｌ）合金（センダスト）、ニッケル鉄（ＮｉＦｅ）合金（パーマロイ）、鉄（Ｆｅ）基やコバルト（Ｃｏ）基のアモルファス合金を適用しても良い。支持基板１０と前記軟磁性体との密着性の向上や当該軟磁性体の拡散防止のため、チタンなどの密着膜がバリア膜として形成されていても良い。
【００８３】
コイル８ｂ、１２ｂがそれぞれ渦巻き状に構成された実施形態を示したが、これらのコイル８ｂ、１２ｂは矩形状でも渦巻きと矩形の組み合わせ形状に成型されていても良い。
第１実施形態におけるコイル８ｂの基端部と末端部について、送信回路９を構成する支持基板５内の素子構造との配線接続方法としては、絶縁体１５内に接続配線層を形成することで磁気送受信部Ｚの外部に電極を取り出して電気的に接続するようにしても良い。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施形態を示す電気的構成図（（ａ）は全体の電気的構成図、（ｂ）は合成部の電気的構成図）
【図２】パッケージ内の断面構造および素子配置を示す図
【図３】コイルの構成図（（ａ）は断面構造を概略的に示す斜視図、（ｂ）は受信用のコイルを示す平面図
【図４】各ノードの電圧を示すタイミングチャート（その１）
【図５】各ノードの電圧を示すタイミングチャート（その２）
【図６】本発明の第２の実施形態を示す図１（ｂ）相当図
【図７】図４相当図
【図８】本発明の第３の実施形態を示す図２相当図
【図９】本発明の第４の実施形態を示す図２相当図
【図１０】本発明の第５の実施形態について送信回路の変形例を示す電気的構成図
【符号の説明】
【００８５】
図面中、１は集積回路、６ａは発光素子、１１ａは受光素子、８ｂはコイル、９は送信回路（送信手段）、１２ｂはコイル、１３は合成部、１４は受信回路（受信手段）を示す。
【図１】
2009164154.tif 000003
【図２】
2009164154.tif 000004
【図３】
2009164154.tif 000005
【図４】
2009164154.tif 000006
【図５】
2009164154.tif 000007
【図６】
2009164154.tif 000008
【図７】
2009164154.tif 000009
【図８】
2009164154.tif 000010
【図９】
2009164154.tif 000011
【図１０】
2009164154.tif 000012