(57)【要約】【課題】応力によるＧＭＲ素子のヒステリシス特性の悪化を防いだ上で、その上に形成される再配線の自由度を向上させることができる磁気センサ及びその製造方法を提供する。【解決手段】基板１１上に、基板１１の厚さ方向に直交する平坦面と該平坦面に対して傾斜する斜面１５ａ，１５ｂとが形成され、平坦面上及び斜面１５ａ，１５ｂ上に、フリー層、スペーサ層及びピン層を積層してなるＧＭＲ素子を備えた磁気センサにおいて、ＧＭＲ素子上には、平坦面上及び斜面１５ａ，１５ｂ上に亘って配され、ＧＭＲ素子を覆うとともに、平坦面と平行をなす平坦化面１１ｚを有するポリイミド膜１１ｐが形成され、ポリイミド膜１１ｐ上にはモールド樹脂層１１ｓが形成されていることを特徴とする。【選択図】図６
2009014448.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、シリコン酸化膜により該基板の厚さ方向に直交する平坦面と該平坦面に対して傾斜する斜面とを形成する配置面形成工程と、
前記平坦面上及び前記斜面上の少なくともいずれか一方にフリー層、導電層及びピン層を順次積層して磁気抵抗効果素子を形成する素子形成工程とを有する磁気センサの製造方法において、
前記磁気抵抗効果素子上に、前記平坦面上及び前記斜面上に亘って配され前記磁気抵抗効果素子を覆うとともに、前記平坦面と略平行をなす平坦化面を有するポリイミド樹脂からなる平坦化層を形成する平坦化工程と、
該平坦化層の上にモールド樹脂層を形成する封止工程とを有することを特徴とする磁気センサの製造方法。
【請求項２】
前記平坦化工程と前記封止工程との間に、前記平坦面の上及び前記斜面の上に配された前記平坦化面に配線層を形成する再配線形成工程を有することを特徴とする請求項１記載の磁気センサの製造方法。
【請求項３】
基板の上に、該基板の厚さ方向に直交する平坦面と該平坦面に対して傾斜する斜面とを形成してなるシリコン酸化膜が設けられるとともに、
前記平坦面上及び前記斜面上の少なくともいずれか一方に、フリー層、導電層及びピン層を積層してなる磁気抵抗効果素子を備えた磁気センサにおいて、
該磁気抵抗効果素子の上には、前記斜面上及び前記平坦面上に亘って配され前記磁気抵抗効果素子を覆うとともに、前記平坦面と略平行をなす平坦化面を有するポリイミドからなる平坦化層が形成され、該平坦化層の上にはモールド樹脂層が形成されていることを特徴とする磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気センサ及びその製造方法に関し、特に１つの基板に複数の巨大磁気抵抗効果素子を配置して二軸方向や三軸方向の磁界の強さを検知する磁気センサ及びその製造方法に関する。
【背景技術】
【０００２】
従来から、磁気センサに使用される素子として、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル効果素子（ＴＭＲ素子）等が知られている。これらの磁気抵抗効果素子は、磁化の向きが所定の向きにピン（固定）されたピン層と、磁化の向きが外部磁界に応じて変化するフリー層とを備えており、ピン層の磁化の向きとフリー層の磁化の向きの相対関係に応じた抵抗値を出力として示すものである。このような磁気抵抗効果素子を用いた磁気センサとしては、例えば、特許文献１にて提案されている。
そして、特許文献１の磁気センサにおいては、同一の基板の表面に平坦面及び平坦面に対して傾斜する斜面が形成されると共に、これら平坦面上及び斜面上に前述の磁気抵抗効果素子がそれぞれ形成されており、これによって、二軸方向や三軸方向の磁界の強さを測定する磁気センサを構成することができる。
【０００３】
また、このようなＧＭＲ素子上には、ＧＭＲ素子の耐水性、耐熱性、電気絶縁性等を確保するために、酸化膜、窒化膜等からなるパッシベーション膜が形成され、そのパッシベーション膜上にポリイミド膜が形成されている。そして、ポリイミド膜上には、磁気センサの封止を目的としてエポキシ等からなるモールド樹脂層が形成されるものである。
また、近年の磁気センサの小型化により、隣接する接続端子間のピッチは非常に狭くなっており、この磁気センサを相手側基板に実装するために、ポリイミド膜とモールド樹脂層との間には、接続端子の再配線層が形成されている。このような磁気センサの形成にあたっては、ウェハの状態において一括して再配線および封止を行なってから個々の磁気センサに分離する、ＷＬ−ＣＳＰ（Ｗａｆｅｒ  ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）技術が利用されている。
【特許文献１】特開２００６−２６１４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述の磁気センサにあっては、平坦面上及び斜面上にＧＭＲ素子がそれぞれ形成される関係で、斜面上のポリイミド膜は、斜面に沿うように凹凸をなしているものである。そして、その凹凸に沿って再配線やモールド樹脂層が形成されるが、この時、再配線やモールド樹脂層の熱変形等に基づく応力が発生し、この応力が平坦面上及び斜面上に形成されたＧＭＲ素子のうち特に斜面に形成されたＧＭＲ素子へ集中してしまう。その結果、ＧＭＲ素子の素子特性（いわゆる、ヒステリシス特性）が悪化してしまうという問題がある。
また、凹凸に沿って形成されたポリイミド膜上に直接、再配線の配線を形成すると、モールド樹脂層とポリイミド膜との間に配される配線が断線を起こしてしまうおそれがある。さらに、斜面上を避けて再配線する必要があるため、再配線の引き回しの自由度が小さく、ＬＳＩ等の複雑な接続端子配置に対して対応することが難しく、接続端子密度（面積あたりの接続端子数）も制限されてしまう。
【０００５】
本発明は、上述した事情に鑑みてなされたものであって、応力によるＧＭＲ素子のヒステリシス特性の悪化を防いだ上で、その上に形成される再配線の自由度を向上させることができる磁気センサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達するために、本発明は以下の手段を提供している。
本発明の磁気センサの製造方法は、基板の上に、シリコン酸化膜により該基板の厚さ方向に直交する平坦面と該平坦面に対して傾斜する斜面とを形成する配置面形成工程と、前記平坦面上及び前記斜面上の少なくともいずれか一方にフリー層、導電層及びピン層を順次積層して磁気抵抗効果素子を形成する素子形成工程とを有する磁気センサの製造方法において、前記磁気抵抗効果素子上に、前記平坦面上及び前記斜面上に亘って配され前記磁気抵抗効果素子を覆うとともに、前記平坦面と略平行をなす平坦化面を有するポリイミド樹脂からなる平坦化層を形成する平坦化工程と、該平坦化層の上にモールド樹脂層を形成する封止工程とを有することを特徴とする。
一方、本発明の磁気センサは、基板の上に、該基板の厚さ方向に直交する平坦面と該平坦面に対して傾斜する斜面とを形成してなるシリコン酸化膜が設けられるとともに、前記平坦面上及び前記斜面上の少なくともいずれか一方に、フリー層、導電層及びピン層を積層してなる磁気抵抗効果素子を備えた磁気センサにおいて、該磁気抵抗効果素子の上には、前記斜面上及び前記平坦面上に亘って配され前記磁気抵抗効果素子を覆うとともに、前記平坦面と略平行をなす平坦化面を有するポリイミドからなる平坦化層が形成され、該平坦化層の上にはモールド樹脂層が形成されていることを特徴とする。
【０００７】
本発明に係る磁気センサ及びその製造方法によれば、基板上に該磁気抵抗効果素子を覆うとともに平坦面上及び斜面上に亘って平坦化層が形成されているため、その上に形成されるモールド樹脂層から磁気抵抗効果素子へ作用する応力を緩和することができる。すなわち、モールド樹脂層は平坦化層の平坦化面上に形成されているため、モールド樹脂層に熱変形等に基づく応力が作用したとしても、磁気抵抗効果素子に到達する応力を抑え、磁気抵抗効果素子への影響を低減することができる。
【０００８】
また、前記平坦化工程と前記封止工程との間に、前記平坦面上及び前記斜面上に配された前記平坦化面に配線層を形成する再配線形成工程を有することを特徴とする。
このように、基板上に平坦面及び斜面に亘って平坦化層が形成されているため、モールド樹脂層と平坦化層との間に形成される配線層から磁気抵抗効果素子へ作用する応力も緩和することができる。例えば、斜面上に配線層を形成した場合においても、その配線層は平坦化層の平坦化面に形成されることとなるため、配線層に熱変形等に基づく応力が作用したとしても、磁気抵抗効果素子に到達する応力を抑え、磁気抵抗効果素子への影響を低減することができる。
さらに、モールド樹脂層から配線層へ作用する応力も緩和することができるため、配線層の断切れを防ぐこともできる。これにより、平坦化層の平坦化面のあらゆる場所に再配線の配線層を引き回せることができるため、再配線の自由度を向上させることができるとともに、外部端子密度を向上させることができる。
【発明の効果】
【０００９】
本発明によれば、基板上に平坦面及び斜面に亘ってポリイミドからなる平坦化層が形成されているため、その上に形成されるモールド樹脂層から磁気抵抗効果素子へ作用する応力を緩和することができる。すなわち、モールド樹脂層に熱変形等に基づく応力が作用したとしても磁気抵抗効果素子への影響を低減することができる。したがって、磁気抵抗効果素子のヒステリシス特性の悪化を防ぐことができる。
【発明を実施するための最良の形態】
【００１０】
以下、図１から図６を参照して本発明の一実施形態に係る磁気センサの構成について説明する。
図１に示すように、本実施形態の三軸磁気センサ１０は、平面視で互いに直交するＸ軸、及びＹ軸に沿った辺を有する正方形状であって、Ｘ軸及びＹ軸に直交するＺ軸方向に小さな厚みを有する石英やシリコンからなる基板１１を備えている。そして、この基板１１の上に、それぞれ４個ずつのＸ軸ＧＭＲ素子１２ａ〜１２ｄ、Ｙ１軸ＧＭＲ素子１２ｅ〜１２ｈ（図１（ａ）の後述するＧＭＲバーを示す実線の部分）、Ｙ２軸ＧＭＲ素子１２ｉ〜１２ｌ（図１（ａ）の後述するＧＭＲバーを示す破線の部分）からなる合計で１２個のＧＭＲ素子と、パッド部（配線から外部に出力を取り出す部分：図６（ｂ）参照）及びビア部（ＧＭＲ素子から配線に接続する部分を指すが、このビア部は最終的には露出されない：図６（ａ）参照）ならびに配線（図示せず）が作り込まれている。なお、基板１１内には、ＬＳＩや配線層が作り込まれており、ＬＳＩが作り込まれた基板を用いたものにおいてはデジタル出力の磁気センサとなされており、配線層のみが作り込まれた基板を用いたものにおいてはアナログ出力の磁気センサとなされている。
【００１１】
ここで、Ｘ軸ＧＭＲ素子は第１Ｘ軸ＧＭＲ素子１２ａと、第２Ｘ軸ＧＭＲ素子１２ｂと、第３Ｘ軸ＧＭＲ素子１２ｃと、第４Ｘ軸ＧＭＲ素子１２ｄとにより構成されている。そして、基板１１のＸ軸（この場合、図１（ａ）の左側端部をＸ軸の基準点とし、この基準点から図の右側へ向かう方向をＸ軸正方向とし、その反対側へ向かう方向をＸ軸負方向とする。以下においても同様である。）の右側端部近傍で、Ｙ軸（この場合、図１（ａ）の下側端部をＹ軸の基準点とし、この基準点から図の上側へ向かう方向をＹ軸正方向とし、その反対側へ向かう方向をＹ軸負方向とする。以下においても同様である。）の略中央部（以下ではＹ軸中央部という）上方に第１Ｘ軸ＧＭＲ素子１２ａが配置され、その下方に第２Ｘ軸ＧＭＲ素子１２ｂが配置されている。また、基板１１のＸ軸の左側端部近傍で、Ｙ軸中央部上方に第３Ｘ軸ＧＭＲ素子１２ｃが配置され、その下方に第４Ｘ軸ＧＭＲ素子１２ｄが配置されている。
【００１２】
また、Ｙ１軸ＧＭＲ素子は第１Ｙ１軸ＧＭＲ素子１２ｅと、第２Ｙ１軸ＧＭＲ素子１２ｆと、第３Ｙ１軸ＧＭＲ素子１２ｇと、第４Ｙ１軸ＧＭＲ素子１２ｈとにより構成されている。そして、基板１１のＹ軸の上側端部近傍で、Ｘ軸中央部の左方に第１Ｙ１軸ＧＭＲ素子１２ｅが配置され、その右方に第２Ｙ１軸ＧＭＲ素子１２ｆが配置されている。また、基板１１のＹ軸の下側端部近傍で、Ｘ軸中央部の左方に第３Ｙ１軸ＧＭＲ素子１２ｇが配置され、その右方に第４Ｙ１軸ＧＭＲ素子１２ｈが配置されている。
【００１３】
さらに、Ｙ２軸ＧＭＲ素子は第１Ｙ２軸ＧＭＲ素子１２ｉと、第２Ｙ２軸ＧＭＲ素子１２ｊと、第３Ｙ２軸ＧＭＲ素子１２ｋと、第４Ｙ２軸ＧＭＲ素子１２ｌとにより構成されている。そして、基板１１のＹ軸の下側端部近傍で、Ｘ軸中央部の左方に第１Ｙ２軸ＧＭＲ素子１２ｉが配置され、その右方に第２Ｙ２軸ＧＭＲ素子１２ｊが配置されている。また、基板１１のＹ軸の上側端部近傍で、Ｘ軸中央部の左方に第３Ｙ２軸ＧＭＲ素子１２ｋが配置され、その右方に第４Ｙ２軸ＧＭＲ素子１２ｌが配置されている。
【００１４】
ここで、各ＧＭＲ素子１２ａ〜１２ｄ、１２ｅ〜１２ｈ、１２ｉ〜１２ｌは、互いに平行で帯状に隣接配置された複数個（この場合は、Ｘ軸ＧＭＲ素子１２ａ〜１２ｄについては偶数個とすることが好ましい。）のＧＭＲバーを備えており、これらのＧＭＲバーがリード膜により直列接続され、これらの端部に端子部となるリード膜が接続されて形成されている。例えば、図２（なお、図２においては第１Ｘ軸ＧＭＲ素子１２ａについてのみ示しているが、他のＧＭＲ素子においても同様の構成である）に示すように、４個のＧＭＲバー１２ａ−１，１２ａ−２，１２ａ−３，１２ａ−４がリード膜１２ａ−６，１２ａ−７，１２ａ−８により直列接続され、これらの端部に端子部となるリード膜１２ａ−５，１２ａ−９が接続されて形成されている。この場合、Ｘ軸ＧＭＲ素子１２ａ〜１２ｄの各ＧＭＲバー（１２ａ−１，１２ａ−２，１２ａ−３，１２ａ−４等）は、基板１１の表面と平行な平坦面上に形成されており、その長手方向がＹ軸に対して平行（Ｘ軸に直交する）になるように配列されている。この場合、Ｘ軸ＧＭＲ素子１２ａ〜１２ｄの各ＧＭＲバー（１２ａ−１，１２ａ−２，１２ａ−３，１２ａ−４等）は、後述する上層酸化膜１１ｉにより構成された基板１１の表面と平行な平坦面上に形成されており、その長手方向がＹ軸に対して平行（Ｘ軸に直交する）になるように配列されている。
【００１５】
また、図１（ｂ），図４（ｂ）に示すように、Ｙ１軸ＧＭＲ素子とＹ２軸ＧＭＲ素子は、基板１１の上の後述する上層酸化膜１１ｉにより構成された断面形状が台形状の複数の突部（堤部）１５の各斜面上に形成されているとともに、Ｙ１軸ＧＭＲ素子のＧＭＲバー１２ｅ−１，１２ｅ−２，１２ｅ−３，１２ｅ−４は突部（堤部）１５の第１斜面１５ａ上に形成されており、Ｙ２軸ＧＭＲ素子のＧＭＲバー１２ｋ−１，１２ｋ−２，１２ｋ−３，１２ｋ−４は突部（堤部）１５の第２斜面１５ｂ上に形成されている。また、これらＧＭＲバー１２ｅ−１〜１２ｅ−４，１２ｋ−１〜１２ｋ−４は、その長手方向が突部（堤部）１５の稜線の走行方向に平行となるように配されている。なお、各斜面１５ａ，１５ｂの傾斜角度は等しく、基板１１の平坦面に対してθ（２０°≦θ≦６０°）となるように形成されている。
そして、Ｙ１軸ＧＭＲ素子の各ＧＭＲバー（例えば、１２ｅ−２）とＹ２軸ＧＭＲ素子の各ＧＭＲバー（例えば、１２ｋ−２）とが１つの突部１５で互に背中合わせになるように配置されている。この場合、Ｙ１軸ＧＭＲ素子１２ｅ〜１２ｈの各ＧＭＲバーおよびＹ２軸ＧＭＲ素子１２ｉ〜１２ｌの各ＧＭＲバーは、その長手方向がＸ軸に対して平行（Ｙ軸と垂直）になるように配列されている。
【００１６】
ついで、ＧＭＲバーの構成について、第１Ｘ軸ＧＭＲ素子１２ａのＧＭＲバー１２ａ−２を例にして、図２，３に基づいて説明する。なお、他のＧＭＲバー１２ａ−１，１２ａ−３，１２ａ−４についてはこれと等しいため、ここではＧＭＲバー１２ａ−２について説明する。また、他のＸ軸ＧＭＲ素子１２ｂ〜１２ｄおよびＹ１軸ＧＭＲ素子１２ｅ〜１２ｈおよびＹ２軸ＧＭＲ素子１２ｉ〜１２ｌのそれぞれのＧＭＲバーの構成についてもこれと等しいので、その説明は省略する。
【００１７】
ここで、第１Ｘ軸ＧＭＲ素子１２ａのＧＭＲバー１２ａ−２は、図２（ｂ）に示すように、その長手方向がＸ軸に対して垂直（Ｙ軸に対して平行）になるように配列されたスピンバルブ膜ＳＶからなり、この両端部下方に形成されたリード膜１２ａ−６，１２ａ−７に接続されている。ここで、リード膜１２ａ−６，１２ａ−７はＣｒ等の非磁性金属膜からなり、その膜厚は例えば１３０ｎｍ（１３００Å）に設定されている。
そして、スピンバルブ膜ＳＶは、図３（ａ）に示すように、基板１１の上に順次積層されたフリー層（自由層、自由磁化層）Ｆ、膜厚が２．８ｎｍ（２８Å）のＣｕからなる導電性のスペーサ層（導電層）Ｓ、ピン層（固着層、固定磁化層）Ｐ、及び、膜厚が２．５ｎｍ（２５Å）のタンタル（Ｔａ）又はチタン（Ｔｉ）からなるキャッピング層Ｃによって構成されている。
【００１８】
フリー層Ｆは、外部磁界の向きに応じて磁化の向きが変化する層であり、基板１１の直上に形成された膜厚が８ｎｍ（８０Å）のＣｏＺｒＮｂアモルファス磁性層１２ａ−２１と、ＣｏＺｒＮｂアモルファス磁性層１２ａ−２１の上に形成されて膜厚が３．３ｎｍ（３３Å）のＮｉＦｅ磁性層１２ａ−２２と、ＮｉＦｅ磁性層１２ａ−２２の上に形成されて膜厚が１．２ｎｍ（１２Å）のＣｏＦｅ層１２ａ−２３とからなる。
ここで、ＣｏＺｒＮｂアモルファス磁性層１２ａ−２１、ＮｉＦｅ磁性層１２ａ−２２及びＣｏＦｅ層１２ａ−２３は軟質強磁性体薄膜層を構成している。また、ＣｏＦｅ層１２ａ−２３はＮｉＦｅ層１２ａ−２２のＮｉ、及び、スペーサ層ＳをなすＣｕ層１２ａ−２４の拡散を防止するために設けられている。
【００１９】
ピン層Ｐは、Ｃｕ層１２ａ−２４の上に形成されて膜厚が３．２ｎｍ（３２Å）の第１ＣｏＦｅ磁性層１２ａ−２５と、第１ＣｏＦｅ磁性層１２ａ−２５の上に形成されて膜厚が０．５ｎｍ（５Å）のＲｕ層１２ａ−２６と、Ｒｕ層１２ａ−２６の上に形成されて膜厚が２．２ｎｍ（２２Å）の第２ＣｏＦｅ磁性層１２ａ−２７と、第２ＣｏＦｅ磁性層１２ａ−２７の上に形成されてＰｔを４５〜５５ｍｏｌ％含むＰｔＭｎ合金からなる膜厚が２４ｎｍ（２４０Å）の反強磁性膜１２ａ−２８とにより構成されている。
なお、上述したフリー層Ｆ及びピン層Ｐを構成する各層や、スペーサ層Ｓ、キャッピング層Ｃの膜厚は、Ｘ軸ＧＭＲ素子１２ａ〜１２ｄの場合のものであり、斜面１５ａ，１５ｂに形成されるＹ１軸ＧＭＲ素子１２ｅ〜１２ｈ及びＹ２軸ＧＭＲ素子１２ｉ〜１２ｌの場合には、これらを構成する各層がＸ軸ＧＭＲ素子１２ａ〜１２ｄの場合の７０〜８０％程度の膜厚となる。また、図２（ｂ）においては、スピンバルブ膜ＳＶにおける、スペーサ層Ｓ及びキャッピング層Ｃは省略している。
【００２０】
そして、前述した第２ＣｏＦｅ磁性層１２ａ−２７は、図３（ｂ）に示すように、反強磁性膜１２ａ−２６に交換結合的に裏打ちされており、その磁化（磁化ベクトル）の向きがＸ軸負方向にピン（固定）されている。また、第１ＣｏＦｅ磁性層１２ａ−２５は、第２ＣｏＦｅ磁性層１２ａ−２７との間で反強磁性的に結合されており、その磁化の向きがＸ軸正方向にピン（固定）されている。すなわち、これら２つのＣｏＦｅ磁性層１２ａ−２５，１２ａ−２７によってピン層Ｐにおける磁化の向きが定められている。
【００２１】
そして、図２（ａ）、図３（ｂ）及び図４（ａ）に示すように、上述のように構成された第１Ｘ軸ＧＭＲ素子１２ａにおける磁界の感度方向は、基板１１の平坦面に平行な方向かつフリー層Ｆの磁化の向きに垂直な方向となっており、ＧＭＲバーの長手方向の垂直方向、かつ、Ｘ軸正方向（図４（ａ）の矢印ａ１方向）となっている。また、第２Ｘ軸ＧＭＲ素子１２ｂにおける磁界の感度方向は、第１Ｘ軸ＧＭＲ素子１２ａと同様にＸ軸正方向（図４（ａ）の矢印ｂ１方向）となっている。
したがって、図４（ａ）の矢印ａ１，ｂ１方向に磁界が印加された場合には、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂの抵抗値が磁界の大きさに比例して減少し、図４（ａ）の矢印ａ１，ｂ１方向と反対方向に磁界が印加された場合に、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂの抵抗値が磁界の大きさに比例して増大することとなる。
【００２２】
一方、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄにおける磁界の感度方向は、図４（ａ）に示すように、これらの各ＧＭＲバーの長手方向の垂直方向で、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂと１８０°反対方向となっている。すなわち、これら第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄにおいては、磁化（磁化ベクトル）の向きがＸ軸負方向（図４（ａ）の矢印ｃ１，ｄ１方向で、第１Ｘ軸ＧＭＲ素子１２ａ及び第２Ｘ軸ＧＭＲ素子１２ｂのピン層の磁化の向きと１８０°反対の方向）にピン（固定）されるようにピン層が形成されている。
したがって、図４（ａ）の矢印ｃ１，ｄ１方向に磁界が印加された場合には、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄの抵抗値は磁界の大きさに比例して減少し、図４（ａ）の矢印ｃ１，ｄ１と反対方向に磁界が印加された場合には、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄの抵抗値が磁界の大きさに比例して増大することとなる。
【００２３】
また、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆにおける磁界の感度方向は、図４（ｂ）に示すように、これらの各ＧＭＲバー（例えば、１２ｅ−２，１２ｅ−３および１２ｆ−２，１２ｆ−３等）の長手方向の垂直方向で、突部（堤部）１５の第１斜面（傾斜角度はθ）１５ａに沿うＹ軸正方向かつＺ軸負方向（図４（ａ），（ｂ）の矢印ｅ１，ｆ１方向）となっている。
したがって、図４（ａ），（ｂ）の矢印ｅ１，ｆ１方向に成分を持つ磁界が印加された場合には、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆの抵抗値が磁界の大きさに比例して減少し、図４（ａ），（ｂ）の矢印ｅ１，ｆ１と反対方向に成分を持つ磁界が印加された場合には、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆの抵抗値が磁界の大きさに比例して増大することとなる。
【００２４】
一方、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈにおける磁界の感度方向は、図４（ｃ）に示すように、これらの各ＧＭＲバー（例えば、１２ｅ−２，１２ｅ−３および１２ｆ−２，１２ｆ−３等）の長手方向に対して垂直な方向で、突部（堤部）１５の第１斜面１５ａに沿うＹ軸負方向かつＺ軸負方向（図４（ａ），（ｃ）の矢印ｇ１，ｈ１方向）となっている。すなわち、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈの磁界の感度方向は、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆと１８０°反対方向となっている
したがって、図４（ａ），（ｃ）の矢印ｇ１，ｈ１方向に成分を持つ磁界が印加された場合には、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈの抵抗値は磁界の大きさに比例して減少し、図４（ａ），（ｃ）の矢印ｇ１，ｈ１と反対方向に成分を持つ磁界が印加された場合に、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈの抵抗値は磁界の大きさに比例して増大することとなる。
【００２５】
また、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊにおける磁界の方向は、図４（ｃ）に示すように、これらの各ＧＭＲバー（例えば、１２ｉ−２，１２ｉ−３および１２ｊ−２，１２ｊ−３等）の長手方向に対して垂直な方向で、突部（堤部）１５の第２斜面（傾斜角度はθ）１５ｂに沿うＹ軸負方向かつＺ軸正方向（図４（ａ），（ｃ）の矢印ｉ１，ｊ１方向）となっている。
したがって、図４（ａ）の矢印ｉ１（ｊ１）方向に成分を持つ磁界が印加された場合には、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊの抵抗値が磁界の大きさに比例して減少し、図４（ａ）の矢印ｉ１（ｊ１）と反対方向に成分を持つ磁界が印加された場合には、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊの抵抗値が磁界の大きさに比例して増大することとなる。
【００２６】
一方、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌにおける磁界の感度方向は、図４（ｂ）に示すように、これらの各ＧＭＲバー（例えば、１２ｋ−２，１２ｋ−３および１２ｌ−２，１２ｌ−３等）の長手方向に対して垂直な方向で、突部（堤部）１５の第２斜面１５ｂに沿うＹ軸正方向かつＺ軸正方向（図４（ａ），（ｂ）の矢印ｋ１，ｌ１方向）となっている。すなわち、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌの磁界の感度方向は、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊと１８０°反対方向となっている。
したがって、図４（ａ）の矢印ｋ１（ｌ１）方向に成分を持つ磁界が印加された場合に、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌの抵抗値は磁界の大きさに比例して減少し、図４（ａ）の矢印ｋ１（ｌ１）と反対方向に成分を持つ磁界が印加された場合に、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌの抵抗値は磁界の大きさに比例して増大することとなる。
【００２７】
以上のように構成された三軸磁気センサ１０のうちＸ軸方向（図４（ａ）の矢印ａ１，ｂ１方向）の磁気を検出するＸ軸磁気センサは、図５（ａ）（なお、図５（ａ）〜（ｃ）において、各矢印は各ＧＭＲ素子のピン層ＰがＹ軸負方向にピンされたときの磁化の向きが上向きとなるように示している。）に等価回路を示したように、第１〜第４Ｘ軸ＧＭＲ素子１２ａ〜１２ｄがフルブリッヂ接続されることにより構成されている。このような構成において、パッド１３ａおよびパッド１３ｂは定電圧源１４の正極，負極に接続され、電位Ｖｘｉｎ+（本例では３Ｖ）と電位Ｖｘｉｎ-（本例では０（Ｖ））が付与される。そして、パッド１３ｃとパッド１３ｄの電位がそれぞれ電位Ｖｘｏｕｔ+と電位Ｖｘｏｕｔ-として取り出され、その電位差（（Ｖｘｏｕｔ+）−（Ｖｘｏｕｔ-））がセンサ出力Ｖｘｏｕｔとして取り出される。
【００２８】
また、三軸磁気センサ１０のうちＹ１軸方向（図４の矢印ｅ１，ｆ１，ｇ１，ｈ１方向）の磁気を検出するＹ１軸磁気センサは、図５（ｂ）に等価回路を示したように、第１〜第４Ｙ１軸ＧＭＲ素子１２ｅ〜１２ｈがフルブリッヂ接続されることにより構成されている。そして、パッド１３ｅおよびパッド１３ｆは定電圧源１４の正極，負極に接続され、電位Ｖｙ１ｉｎ+（本例では３Ｖ）と電位Ｖｙ１ｉｎ-（本例では０（Ｖ））が付与され、パッド１３ｇとパッド１３ｈの電位差がセンサ出力Ｖｙ１ｏｕｔとして取り出される。
【００２９】
さらに、三軸磁気センサ１０のうちＹ２軸方向（図４の矢印ｉ１，ｊ１，ｋ１，ｌ１方向）の磁気を検出するＹ２軸磁気センサは、図５（ｃ）に等価回路を示したように、第１〜第４Ｙ２軸ＧＭＲ素子１２ｉ〜１２ｌがフルブリッヂ接続されることにより構成されている。そして、パッド１３ｉおよびパッド１３ｊは定電圧源１４の正極，負極に接続され、電位Ｖｙ２ｉｎ+（本例では３Ｖ）と電位Ｖｙ２ｉｎ-（本例では０（Ｖ））が付与され、パッド１３ｋとパッド１３ｌの電位差がセンサ出力Ｖｙ２ｏｕｔとして取り出される。
【００３０】
そして、得られた出力Ｖｘｏｕｔ，Ｖｙ１ｏｕｔおよびＶｙ２ｏｕｔに基づいて、Ｘ軸方向の磁界の成分Ｈｘを下記の（１）式により求めることができる。同様に、Ｙ軸方向の磁界の成分Ｈｙを下記の（２）式により求めることができ、Ｚ軸方向の磁界の成分Ｈｚを下記の（３）式により求めることができる。なお、これらの演算は、例えば基板１１に予め形成されたＬＳＩや、三軸磁気センサ１０に電気接続された別個のＬＳＩチップ等において行われることとなる。
Ｈｘ＝２ｋｘ×Ｖｘｏｕｔ・・・（１）
Ｈｙ＝ｋｙ（Ｖｙ１ｏｕｔ−Ｖｙ２ｏｕｔ）／ｃｏｓθ・・・（２）
Ｈｚ＝ｋｚ（Ｖｙ１ｏｕｔ＋Ｖｙ２ｏｕｔ）／ｓｉｎθ・・・（３）
ただし、θは突部（堤部）１５の各斜面１５ａ，１５ｂの傾斜角度であって、この場合のθは２０°≦θ≦６０°の関係を有する。また、ｋｘ，ｋｙ，ｋｚは比例定数であって、各センサの感度が等しければ、ｋｘ＝ｋｙ＝ｋｚとなる。
【００３１】
ここで、三軸磁気センサ１０の断面構造及び再配線について説明する。図６は、磁気センサの断面図であり、（ａ）はビア部を示し、（ｂ）はパッド部を示し、（ｃ）はＹ１軸ＧＭＲ部およびＹ２軸ＧＭＲ部を示している。
基板１１上には、上述したようにＬＳＩや配線層が作り込まれており、本実施形態においては予め配線層１１ａが作り込まれている。基板１１上には、配線層１１ａが作り込まれた基板１１を平坦化させる層間絶縁膜１１ｂが形成されている。そして、層間絶縁膜１１ｂ上には、層間絶縁膜１１ｂを覆うように、ＳｉＯ２膜等からなる酸化膜（ＳｉＯｘ、膜厚：１５００Å）１１ｅと、例えばＳｉ３Ｎ４膜等からなる窒化膜（ＳｉＮｘ、膜厚：５０００Å）１１ｆとが形成されている。
【００３２】
窒化膜１１ｆ上には、前述した上層酸化膜１１ｉが形成されている。この上層酸化膜１１ｉにより構成された平坦面及び各突部１５の斜面１５ａ，１５ｂ上にＧＭＲ素子（例えば、図６（ｃ）中１２ｅ−３，１２ｋ−３，１２ｅ−４，１２ｋ−４等）が形成される。ビア部においては、ＧＭＲ素子のＧＭＲバーを接続するリード膜うち、前述した端子部となるリード膜１１ｍ（例えば、図２に示す１２ａ−５，１２ａ−９等を示すが、図６においては各リード膜をまとめてリード膜１１ｍとして示す）が延設され、配線層１１ａに接続されている。
【００３３】
上層酸化膜１１ｉ上には、ポリイミド膜（平坦化層）１１ｐが形成されている。このポリイミド膜１１ｐは、平坦面及び突部１５を有する基板１１の全面を、平坦面と略平行になるように平坦化するものであり、各ＧＭＲ素子を覆うとともに、各突部１５間を埋めるように形成されている。そして、ポリイミド膜１１ｐの表面は、平坦化面１１ｚとして構成されている。このようなポリイミド膜１１ｐの膜厚としては、最大で３μｍ程度が好ましい。また、ポリイミド膜１１ｐには、パッド部において、配線層１１ａを露出させる開口部１１ｏが形成されている。
【００３４】
ポリイミド膜１１ｐ上には、再配線層１００が形成されている。この再配線層１００は、基板１１上に複数形成され、相手側基板（図示せず）に実装されるパッド部の広ピッチ化を図るものであり、その一端がパッド部における開口部１１ｏで配線層１１ａに接続されている。再配線層１００は、チタン（ｔｉ）（またはクロム（Ｃｒ））／銅積層膜からなるアンダーバリアメタル層（以下、ＵＢＭ層）１１ｕと、銅（Ｃｕ）等からなる配線層１１ｔとが順次積層されて構成されている。
【００３５】
本実施形態において、ポリイミド膜１１ｐの平坦化面１１ｚに形成される複数の再配線層１００は、各パッド部の配線層１１ａに接続され、厚さ方向で平坦面上及び突部１５上のあらゆる場所に延設されている。ポリイミド膜１１ｐ上には、再配線層１００を覆うようにモールド樹脂層１１ｓが形成されている。このモールド樹脂層１１ｓは、フィラーが混入されたエポキシ系の合成樹脂等からなり、膜厚が、例えば９０μｍで形成されている。モールド樹脂層１１ｓは、厚さ方向で再配線層１００の他端と重なる位置に開口部１１ｙを有し、その開口部１１ｙには再配線層１００の他端と接続されるメタルポスト１１ｖが形成されている。
【００３６】
メタルポスト１１ｖは銅等からなり、モールド樹脂層１１ｓの開口部１１ｙから外方に露出している。メタルポスト１１ｖ上には、外部端子１１ｗが接続されている。この外部端子１１ｗは、半田ボール等からなりモールド樹脂層１１ｓの表面から突出して形成されている。外部端子１１ｗは、その先端で、相手側基板（図示せず）に表面実装され、これにより、三軸磁気センサ１０は、電気的接続されるものである。
【００３７】
次に、上述のような構成となる三軸磁気センサ１０の製造方法について、図７〜図２５の断面模式図に基づいて以下に説明する。なお、本実施形態における三軸磁気センサ１０の形成は、ウェハの状態において一括して再配線および封止を行なってから個々の磁気センサに分離する、ＷＬ−ＣＳＰ技術を利用している。また、図７〜図２５において、（ａ）はビア部を示し、（ｂ）はパッド部を示し、（ｃ）はＹ１軸ＧＭＲ部およびＹ２軸ＧＭＲ部を示している。この場合、上述したように、基板１１としては、ＣＭＯＳプロセスにより予めＬＳＩが作り込まれた基板や、予め配線層のみが作り込まれた基板を用いることが望ましい。
【００３８】
この三軸磁気センサ１０の製造方法においては、はじめに、図７に示すように、配線層１１ａが形成された基板（石英基板又はシリコン基板）１１の上に層間絶縁膜（ＳＯＧ：Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）１１ｂを塗布することにより平坦化する。次いで、図８に示すように、ビア部とパッド部の上の層間絶縁膜１１ｂをエッチングで取り除き、配線層１１ａを外方に露出させる開口部１１ｃ，１１ｄを作製する。その後、図９に示すように、これらの表面に、例えばＳｉＯ２膜等からなる酸化膜（ＳｉＯｘ、膜厚：１５００Å）１１ｅと、例えばＳｉ３Ｎ４膜等からなる窒化膜（ＳｉＮｘ、膜厚：５０００Å）１１ｆとをプラズマＣＶＤ法により成膜する。そして、これらの上にレジストを塗布した後、ビア部とパッド部に開口を形成するようなパターンにカットする。
【００３９】
次いで、ビア部上およびパッド部上の窒化膜１１ｆをエッチングにより除去した後、レジストを除去すると、図１０に示すように、窒化膜１１ｆにはビア部上およびパッド部上に酸化膜１１ｅを外方に露出させる開口部１１ｇ，１１ｈが形成されることになる。なお、この開口部１１ｇ，１１ｈの形成に際しては、酸化膜１１ｅはエッチングしきらずに残存させるようにし、また、開口部１１ｇ，１１ｈの開口幅（径）は開口部１１ｃ，１１ｄの開口幅（径）よりも小さくなるようにする。これは、開口部１１ｃ，１１ｄで層間絶縁膜１１ｂが露出して、水分が配線層やＬＳＩに浸入するのを防止するためである。
【００４０】
その後、図１１に示すように、これら窒化膜１１ｆ、酸化膜１１ｅの上に、例えばＳｉＯ２膜等からなる上層酸化膜（ＳｉＯｘ、膜厚：５μｍ）１１ｉをプラズマＣＶＤ法により成膜する（配置面形成工程）。次いで、この上層酸化膜１１ｉの上にレジストを塗布してレジスト膜（膜厚：５μｍ）１１ｊを形成する。そして、このレジスト膜１１ｊにビア部とパッド部に開口を形成するためのパターンをカットするとともに、Ｙ１軸ＧＭＲ素子およびＹ２軸ＧＭＲ素子の配列用の突部（堤部）１５を形成するためのパターンをカットする。このカット後には、１５０℃の温度で１〜１０分間の熱処理を行って、図１２に示すように、レジスト膜１１ｊのカド部をテーパ状に形成（テーパ化）する。
【００４１】
その後、上層酸化膜１１ｉ及びレジスト膜１１ｊをほぼ同じ比率でエッチングする条件、かつ、このエッチング後に上層酸化膜１１ｉの残存する厚さが最大で約０．５μｍ（約５０００Åとなる条件でドライエッチングを行う。なお、このドライエッチングに際しては、ビア部およびパッド部において上層酸化膜１１ｉの開口幅（径）が窒化膜１１ｆの開口幅（径）よりも大きくならないようにする。
そして、このドライエッチングの終了後に残存するレジスト膜１１ｊを除去することで、図１３に示すように、ＧＭＲ部に上層酸化膜１１ｉからなる突部（堤部）１５が形成されることになる。
【００４２】
さらに、この上層酸化膜１１ｉの上にレジストを塗布して、このレジストをビア部に開口を形成するためのパターンにカットした後、エッチングを行う。そして、このエッチングで残存したレジストを除去することにより、図１４に示すように、ビア部に開口１１ｋが形成されて、基板１１の最上層の配線層１１ａが外方に露出することになる。なお、このエッチングにおいては、図示例のようにパッド部における配線層１１ａ上の酸化膜１１ｅ及び上層酸化膜１１ｉを残存させてもよいが、例えば、ビア部と同様に、これら酸化膜１１ｅ及び上層酸化膜１１ｉも同時に除去してパッド部における配線層１１ａを外方に露出させるとしても構わない。
【００４３】
その後、図１５に示すように、Ｃｒ等の材質からなるリード膜１１ｍ（後に、例えば、図２（ａ）に示すリード膜１２ａ−５，１２ａ−６，１２ａ−７，１２ａ−８，１２ａ−９等をなす）をスパッタリング法、真空蒸着法、イオンプレーティング法などによって、上層酸化膜１１ｉ上およびビア部において露出する配線層１１ａ上に形成する。そして、これらの上層酸化膜１１ｉおよびリード膜１１ｍの上にレジストを塗布して、このレジストをリード膜１１ｍのパターンにカットした後、リード膜１１ｍのエッチングを行う。
この場合、突部（堤部）１５の斜面１５ａ，１５ｂでのエッチングを適切に行い、突部（堤部）１５の断面形状を整えるために熱処理を行ってレジストをテーパ化してもよい。なお、このエッチング終了後には上層酸化膜１１ｉ上に残存するレジストを除去する。
【００４４】
そして、スパッタリング法によって、ＧＭＲ素子をなすＧＭＲ多層膜１１ｎ（後に、１２ａ〜１２ｄ，１２ｅ〜１２ｈ，１２ｉ〜１２ｌ等をなす）をこれら上層酸化膜１１ｉおよびリード膜１１ｍの表面上に形成する（素子形成工程）。
この素子形成工程においては、図２（ｃ）に示したように、基板１１の上にフリー層（自由層、自由磁化層）Ｆ、膜厚が２．８ｎｍ（２８Å）のＣｕからなる導電性のスペーサ層Ｓ、ピン層（固着層、固定磁化層）Ｐ、及び、膜厚が２．５ｎｍ（２５Å）のタンタル（Ｔａ）又はチタン（Ｔｉ）からなるキャッピング層Ｃを順次積層することで、前記ＧＭＲ多層膜１１ｎが形成されることになる。
【００４５】
また、この工程におけるフリー層Ｆは、基板１１の直上に形成された膜厚が８ｎｍ（８０Å）のＣｏＺｒＮｂアモルファス磁性層１２ａ−２１、膜厚が３．３ｎｍ（３３Å）のＮｉＦｅ磁性層１２ａ−２２、及び、膜厚が１．２ｎｍ（１２Å）のＣｏＦｅ層１２ａ−２３を順次積層することで形成される。
さらに、この工程におけるピン層Ｐは、膜厚が３．２ｎｍ（３２Å）の第１ＣｏＦｅ磁性層１２ａ−２５、膜厚が０．５ｎｍ（５Å）のＲｕ層１２ａ−２６、膜厚が２．２ｎｍ（２２Å）の第２ＣｏＦｅ磁性層１２ａ−２７、及び、Ｐｔを４５〜５５ｍｏｌ％含むＰｔＭｎ合金からなる膜厚が２４ｎｍ（２４０Å）の反強磁性膜１２ａ−２８を順次積層することで形成される。
【００４６】
その後、ＧＭＲ多層膜１１ｎを形成した基板１１に永久棒磁石アレー１６（図２６，２７参照）を近接させて、後述する規則化熱処理（ピニング処理）を行い、ピン層Ｐの磁化の向きを固定させる（規則化熱処理工程）。
そして、ＧＭＲ多層膜１１ｎの表面上に、任意の厚さ、例えば平坦部で２μｍの膜厚となるようにレジストを塗布し、このレジストの表面にマスクを配置して、焼き付け、現像処理を行って不必要なレジストを取り除き、後に得られるＧＭＲ多層膜１１ｎと同じパターンを有するレジスト膜を形成する。その際、突部（堤部）１５でのエッチングを適切に行い、突部（堤部）１５の断面形状を整えるためにレジストをテーパ化する。この後、レジスト膜で保護されていない部分のＧＭＲ多層膜１１ｎを、イオンミリングにより除去し、ＧＭＲ多層膜１１ｎを所定の形状（例えば、複数の狭幅の帯状体の形状）に形成する。なお、このイオンミリングでは、ビア部においてＧＭＲ多層膜１１ｎ及びリード膜１１ｍの双方が残るようにしており、これによってビア部の縁におけるリード膜１１ｍの断線を予防することができる。
【００４７】
次に、図１６に示すように、パッド部において、開口部１１ｑを形成する。具体的には、前述したレジスト膜を除去した後、エッチングを行い、パッド部における配線層１１ａ上の酸化膜１１ｅ及び上層酸化膜１１ｉを除去し、パッド部の配線層１１ａを外方へ露出させる。
【００４８】
続いて、図１７に示すように、上層酸化膜１１ｉ上にポリイミド膜１１ｐを形成する（平坦化工程）。具体的には、ポリイミド膜１１ｐの形成材料を、ＧＭＲ多層膜１１ｎを覆うとともに、上層酸化膜１１ｉの各突部１５間を埋めるように塗布した後、基板１１を２５０℃に加熱した後、その状態で４時間程度放置する。これにより、上層酸化膜１１ｉにより構成された平坦面上及び突部１５上に亘って、平坦面と平行をなす平坦面１１ｚを有するポリイミド膜１１ｐが形成される。そして、エッチングを行い、パッド部における配線層１１ａ上に開口部１１ｏを形成する。この時、開口部１１ｏの開口幅（径）は、前述した開口部１１ｑの開口幅よりも大きくならないようにする。つまり、開口部１１ｑの壁面は、ポリイミド膜１１ｐの開口部１１ｏに覆われることになる。
なお、開口部１１ｏの開口幅と開口部１１ｑの開口幅とを同径に形成する際は、開口部１１ｑを形成せずに、ポリイミド膜１１ｐを基板１１の全面に成膜した後、パッド部において配線層１１ａが外方に露出するまで同時にエッチングを行うことで形成することも可能である。
【００４９】
次に、図１８に示すように、ポリイミド膜１１ｐの平坦面１１ｚ上にＵＢＭ層１１ｕを形成する（再配線形成工程）。この時、前述したパッド部における開口部１１ｏの壁面及び配線層１１ａの表面も覆うように成膜する。
次に、図１９に示すように、ＵＢＭ層１１ｕ上に配線層１１ｔを形成する。具体的には、レジストを塗布し、露光・現像を行なうことにより、配線層１１ｔを形成する部分を除くＵＢＭ層１１ｕの表面に第１のレジスト膜４１を形成する。そして、このレジスト膜４１をマスクとし、ＵＢＭ層１１ｕに電流を流し選択電界メッキにより銅等を成長させ、配線層１１ｔを成膜する。その後、図２０に示すように、第１のレジスト膜４１（図１９参照）を剥離する。
【００５０】
次に、図２１に示すように、配線層１１ｔの他端にメタルポスト１１ｖを形成する。具体的には、配線層１１ｔの表面にレジストを塗布し、露光・現像を行なうことにより、メタルポスト１１ｖを形成する開口部４２ａを有する第２のレジスト膜４２を形成する。なお、以上の工程に用いるレジストとしては、特に制限はないがノボラック樹脂等が好ましい。
そして、図２２に示すように、第２のレジスト膜４２をマスクとし、配線層１１ｔに電流を流し選択電界メッキにより銅等を成長させ、第２のレジスト膜４２の開孔部４２ａ内に銅等からなるメタルポスト１１ｖを成膜する。その後、図２３に示すように、第２のレジスト膜４２（図２２参照）を剥離する。
【００５１】
次に、図２４に示すように、配線層１１ｔをマスクにイオンミリングやウエットエッチング、ドライエッチング等にて不要領域のＵＢＭ層１１ｕを除去し、配線層１１ｔとＵＢＭ層１１ｕとから構成される再配線層１００として各々分離する。
そして、図２５に示すように、ポリイミド膜１１ｐの表面を覆うとともに、メタルポスト１１ｖの外部端子１１ｗ（図６参照）の側面が露出するように再配線層１００及びメタルポスト１１ｖをモールド樹脂層１１ｓにて封止し（封止工程）、さらにメタルポスト１１ｖ上に半田ボール等の外部端子１１ｗを接合し、最後に基板１１を切断する。以上により、図１に示した三軸磁気センサ１０の製造が完了する。    
【００５２】
そして、前述した規則化熱処理（ピニング処理）は、図２６，２７（なお、図２６においては永久棒磁石片を５個だけ図示している）に示すように、ＧＭＲ多層膜１１ｎを形成した表面とは反対側となる基板１１の裏面側に永久棒磁石アレー（マグネットアレー）１６を配置し、これら基板１１および永久棒磁石アレー１６を真空中で２６０℃〜２９０℃に加熱し、その状態で４時間ほど放置することにより行う。
すなわち、はじめに、隣接する永久棒磁石片の下端の極性が互いに異なるように格子状に配列された永久棒磁石アレー（マグネットアレー）１６を用意する。この後、基板１１の中心部上で永久棒磁石片１６ａ（下端部がＮ極となる）が配列されるように、かつ、基板１１の外側で永久棒磁石片１６ａの上下左右の領域上に永久棒磁石片１６ｂ，１６ｃ，１６ｄ，１６ｅ（下端部がＳ極となる）が配列されるように永久棒磁石アレー１６を配置する。
【００５３】
これにより、基板１１の中心部の上に配置された永久棒磁石片１６ａのＮ極から、このＮ極に隣接して基板１１の外側に配置された永久棒磁石片１６ｂ，１６ｃ，１６ｄ，１６ｅのＳ極に向かう９０°ずつ方向が異なる磁界Ｈ（図２６の点線矢印）が形成され、磁界Ｈは、永久棒磁石片１６ａのＮ極から各ＧＭＲ素子（例えば、図２７のＸ軸ＧＭＲ素子１２ａ〜１２ｄ）に到達することになる。
【００５４】
そして、磁界Ｈを利用して、真空中で２６０℃〜２９０℃に加熱し、その状態で４時間ほど放置した後には、例えば図３（ｂ）に示すように、第２ＣｏＦｅ磁性層１２ａ−２７の磁化の向きが、磁界Ｈと逆向きの状態で反強磁性膜１２ａ−２８に交換結合的に裏打ちされて固定されることになる。また、第１ＣｏＦｅ磁性層１２ａ−２５の磁化の向きは、第２ＣｏＦｅ磁性層１２ａ−２７との反強磁性的な結合によって磁界Ｈと同じ向きの状態で固定されることになる。
なお、第１ＣｏＦｅ磁性層１２ａ−２５の磁化の向きは、規則化熱処理において付与する磁界Ｈと同じ向きに固定されるとしても構わない。
【００５５】
この結果、図４に示したように、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂにおいては、Ｘ軸正方向、すなわち、図４（ａ）のａ１，ｂ１方向にピン層Ｐの磁化の向きが固定され、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄにおいては、Ｘ軸負方向、すなわち、図４（ａ）のｃ１，ｄ１方向にピン層Ｐの磁化の向きが固定されることとなる。
【００５６】
一方、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆにおいては、突部（堤部）１５の第１斜面１５ａに沿うＹ軸正方向、すなわち、図４（ｂ）の矢印ｅ１，ｆ１方向にピン層Ｐの磁化の向きが固定されることとなる。また、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈにおいては、突部（堤部）１５の第１斜面１５ａに沿うＹ軸負方向、すなわち、図４（ｃ）の矢印ｇ１，ｈ１方向にピン層Ｐの磁化の向きが固定されることとなる。
【００５７】
さらに、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊにおいては、突部（堤部）１５の第２斜面１５ｂに沿うＹ軸負方向、すなわち、図４（ｃ）の矢印ｉ１，ｊ１方向にピン層Ｐの磁化の向きが固定されることとなる。
また、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌにおいては、突部（堤部）１５の第２斜面１５ｂに沿うＹ軸正方向、すなわち、図４（ｂ）の矢印ｋ１，ｌ１方向にピン層Ｐの磁化の向きが固定されることとなる。
【００５８】
このように、本実施形態においては、上層酸化膜１１ｉの表面上に、ＧＭＲ素子を覆うとともに、上層酸化膜１１ｉにより構成された各突部１５間を埋めて、平坦面と斜面１５ａ，１５ｂに亘って平坦面と平行をなす平坦化面１１ｚを有するポリイミド膜１１ｐが形成されている構成とした。この構成によれば、モールド樹脂層１１ｓにポリイミド膜１１ｐとの熱膨張係数の差によって熱変形に基づく応力が作用したとしても、ＧＭＲ素子のうち特に各斜面１５ａ，１５ｂ上に形成されたＧＭＲ素子へ作用する応力を緩和することができる。したがって、モールド樹脂層１１ｓからＧＭＲ素子に到達する応力を抑え、モールド樹脂層１１ｓからＧＭＲ素子へ生じる応力の影響を低減することができるため、ＧＭＲ素子のヒステリシス特性の悪化を防ぐことができる。
【００５９】
同様に、上層酸化膜１１ｉの表面上がポリイミド膜１１ｐにより平坦化されることで、モールド樹脂層１１ｓとポリイミド膜１１ｐとの間に形成される再配線層１００からＧＭＲ素子に作用する応力も緩和することができる。例えば、斜面１５ａ，１５ｂと厚さ方向に重なる位置に再配線層１００を形成した場合においても、その再配線層１００はポリイミド膜１１ｐの平坦化面１１ｚに形成されることとなるため、再配線層１００にポリイミド膜１１ｐとの熱膨張係数の差によって熱変形等に基づく応力が作用したとしても、再配線層１００からＧＭＲ素子に到達する応力を抑え、ＧＭＲ素子への影響を低減することができる。
【００６０】
さらに、モールド樹脂層１１ｓから再配線層１００へ作用する応力も緩和することができるため、再配線層１００の断切れ等を防ぐこともできる。これにより、ポリイミド膜１１ｐ上のあらゆる場所に再配線層１００を引き回せることができるため、再配線の自由度を向上させることができる。したがって、外部端子１１ｗの密度を向上させることができ、ＬＳＩ等の複雑な接続端子配置に対して対応することもできる。
【００６１】
さらに、上記実施形態においては、Ｙ１軸ＧＭＲ素子およびＹ２軸ＧＭＲ素子のＧＭＲバーは、同一の突部１５に配置されるとしたが、少なくとも相互に異なる方向に傾斜する斜面に配置されていればよく、例えば別個の突部に配置されるとしても構わない。
また、上記実施形態においては、基板１１の平坦面上、相互に異なる方向に傾斜する第１斜面１５ａ及び第２斜面１５ｂにそれぞれＧＭＲ素子を配置して三軸方向の磁気を検出する磁気センサについて述べたが、平坦面上または第１斜面１５ａ及び第２斜面１５ｂの少なくとも一方に配置されていればよく、例えば二軸方向あるいは一軸方向の磁気を検出する磁気センサにも適用することができる。
また、上記実施形態においては、上層酸化膜１１ｉ上にポリイミド膜１１ｐを形成したが、上層酸化膜１１ｉとポリイミド膜１１ｐとの間に、ＳｉＯＸ（例えば、ＳｉＯ２）からなるシリコン酸化膜や、ＳｉＮＸ（例えば、Ｓｉ３Ｎ４）からなるシリコン窒化膜等のパッシベーション膜を形成する構成としてもよい。また、メタルポスト１１ｖを平坦化面１１ｚの厚さ方向で斜面１５ａ，１５ｂと重なる位置に配置することも可能である。
【００６２】
また、上記実施形態においては、ピン層Ｐを構成する２つのＣｏＦｅ磁性層にＲｕ層を挟み込んだＳＡＦ構造のＧＭＲ素子について説明したが、これに限ることはなく、例えば、Ｒｕ層を除いた構成のＧＭＲ素子にも適用することができる。また、磁気トンネル効果素子（ＴＭＲ素子）を用いた場合の磁気センサについても適用することができる。
【００６３】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態に係る磁気センサを模式的に示す概略構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’矢視断面図である。
【図２】図１の磁気センサを構成する巨大磁気抵抗効果素子を模式的に示しており、（ａ）は複数の巨大磁気抵抗効果素子（ＧＭＲ）バーが接続されて１つのＸ軸用の巨大磁気抵抗効果素子を構成された状態を示す概略平面図であり、（ｂ）は（ａ）のＢ−Ｂ’矢視断面図である。
【図３】図１の磁気センサを構成する巨大磁気抵抗効果素子を示しており、（ａ）は図２（ｂ）の内部の積層状態を模式的に示す図であり、（ｂ）はピン層における第１ＣｏＦｅ磁性層及び第２ＣｏＦｅ磁性層の磁化の向きを模式的に示す図である。
【図４】図１の三軸磁気センサのピニング方向と感度方向を示しており、図４（ａ）は全体の平面を模式的に示す平面図であり、図４（ｂ）は、図４（ａ）のＤ部を拡大して模式的に示す斜視図であり、図４（ｃ）は、図４（ａ）のＥ部を拡大して模式的に示す斜視図である。
【図５】ブリッジ結線を示すブロック図であり、図５（ａ）はＸ軸センサのブリッジ結線を示すブロック図であり、図５（ｂ）はＹ１軸センサのブリッジ結線を示すブロック図であり、図５（ｃ）はＹ２軸センサのブリッジ結線を示すブロック図である。
【図６】磁気センサの概略断面図を示し、（ａ）はビア部、（ｂ）はパッド部、（ｃ）はＹ１軸ＧＭＲ部およびＹ２軸ＧＭＲ部である。
【図７】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図８】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図９】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１０】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１１】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１２】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１３】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１４】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１５】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１６】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１７】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１８】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図１９】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図２０】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図２１】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図２２】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図２３】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図２４】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図２５】図１の磁気センサの製造工程を模式的に示す概略断面図である。
【図２６】規則化熱処理（ピニング処理）の状態を模式的に示す概略平面図である。
【図２７】図２６のＧ−Ｇ’矢視断面図である。
【符号の説明】
【００６５】
１０…三軸磁気センサ、１１…基板、１１ｎ…ＧＭＲ多層膜（ＧＭＲ素子）、１１ｏ…ＣＶＤ酸化膜、１１ｐ…ポリイミド膜、１１ｓ…モールド樹脂層、１１ｚ…平坦化面、１２ａ〜１２ｄ…Ｘ軸ＧＭＲ素子、１２ｅ〜１２ｈ…Ｙ１軸ＧＭＲ素子、１２ｉ〜１２ｌ…Ｙ２軸ＧＭＲ素子、１２ａ−２５…第１ＣｏＦｅ磁性層（第１磁性層）、１２ａ−２６…Ｒｕ層、１２ａ−２７…第２ＣｏＦｅ磁性層（第２磁性層）、１２ａ−２８…反強磁性膜、１５ａ…第１斜面、１５ｂ…第２斜面、１６…永久棒磁石アレー（マグネットアレー）、１００…再配線層Ｆ…フリー層、Ｈ…磁界、Ｐ…ピン層、Ｓ…スペーサ層（導電層）
【図１】
2009014448.tif 000003
【図２】
2009014448.tif 000004
【図３】
2009014448.tif 000005
【図４】
2009014448.tif 000006
【図５】
2009014448.tif 000007
【図６】
2009014448.tif 000008
【図７】
2009014448.tif 000009
【図８】
2009014448.tif 000010
【図９】
2009014448.tif 000011
【図１０】
2009014448.tif 000012
【図１１】
2009014448.tif 000013
【図１２】
2009014448.tif 000014
【図１３】
2009014448.tif 000015
【図１４】
2009014448.tif 000016
【図１５】
2009014448.tif 000017
【図１６】
2009014448.tif 000018
【図１７】
2009014448.tif 000019
【図１８】
2009014448.tif 000020
【図１９】
2009014448.tif 000021
【図２０】
2009014448.tif 000022
【図２１】
2009014448.tif 000023
【図２２】
2009014448.tif 000024
【図２３】
2009014448.tif 000025
【図２４】
2009014448.tif 000026
【図２５】
2009014448.tif 000027
【図２６】
2009014448.tif 000028
【図２７】
2009014448.tif 000029