(57)【要約】【課題】メサ型半導体装置及びその製造方法において、歩留まり及び生産性の向上を図る。【解決手段】半導体基板１０の表面にＮ−型半導体層１１を形成し、その上層にＰ型半導体層１２を形成する。Ｐ型半導体層１２上にはさらに、Ｐ型半導体層１２と接続するアノード電極１４を形成し、これを取り囲んで、Ｐ型半導体層１２の表面から、Ｎ−型半導体層１１より深くメサ溝１６を形成する。その後、メサ溝１６内からメサ溝１６の外側のＰ型半導体層１２上にかけて延在する第２の絶縁膜１７を形成する。第２の絶縁膜１７はポリイミド系の樹脂等の有機絶縁物からなる。その後、半導体基板１０及びそれに積層された各層からなる積層体を、スクライブラインＤＬ１に沿ってダイシングする。【選択図】図６
2009158589.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層及びその表面に形成された第２の半導体層を含みＰＮ接合部を有した半導体基板を準備し、
前記第２の半導体層の表面を部分的に覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜で覆われていない前記第２の半導体層の表面から所定の深さを有するメサ溝を形成する工程と、
前記メサ溝から前記メサ溝の外の前記第２の半導体層の表面に延在する第２の絶縁膜を形成する工程と、
前記メサ溝に沿って、前記メサ溝の幅よりも狭い領域を切削してダイシングを行う工程と、を備えることを特徴とするメサ型半導体装置の製造方法。
【請求項２】
第１導電型の第１の半導体層及びその表面に形成された第２の半導体層を含みＰＮ接合部を有した半導体基板を準備し、
前記第２の半導体層の表面を部分的に覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜で覆われていない前記第２の半導体層の表面から所定の深さを有するメサ溝を形成すると共に、前記メサ溝に隣接して設けられたスクライブライン領域にスクライブ溝を形成する工程と、
前記メサ溝及び前記スクライブ溝を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜で覆われた前記スクライブ溝に沿って、前記スクライブ溝の幅よりも狭い領域を切削してダイシングを行う工程と、を備えることを特徴とするメサ型半導体装置の製造方法。
【請求項３】
前記スクライブ溝は前記メサ溝より浅いことを特徴とする請求項２に記載のメサ型半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜は、有機絶縁物からなることを特徴とする請求項１、２、３のいずれかに記載のメサ型半導体装置の製造方法。
【請求項５】
前記有機絶縁物は、ポリイミド又はエポキシ樹脂であることを特徴とする請求項４に記載のメサ型半導体装置の製造方法。
【請求項６】
前記メサ溝は、前記第１の半導体層の中に到達していることを特徴とする請求項１、２、３、４、５のいずれかに記載のメサ型半導体装置の製造方法。
【請求項７】
前記第１の半導体層は、第１の層と、前記第１の層の表面に形成され前記第１の層よりも低い濃度を有した第２の層を含み、前記第２の層は、前記第２の半導体層と接していることを特徴とする請求項１、２、３、４、５、６のいずれかに記載のメサ型半導体装置の製造方法。
【請求項８】
前記メサ溝は、前記第１の層の中に到達していることを特徴とする請求項７に記載のメサ型半導体装置の製造方法。
【請求項９】
第１導電型の第１の半導体層及びその表面に形成された第２の導電型の第２の半導体層を含みＰＮ接合部を有した半導体基板と、
前記第２の半導体層の表面を部分的に覆う第１の絶縁膜と、
前記第２の半導体層の側面端部に形成された段差部と、
前記第２の半導体層の前記段差部から前記第２の半導体層の表面端部を覆うように延在した第２の絶縁膜と、を備えることを特徴とするメサ型半導体装置。
【請求項１０】
第１導電型の第１の半導体層及びその表面に形成された第２の導電型の第２の半導体層を含みＰＮ接合部を有した半導体基板と、
前記第２の半導体層の表面を部分的に覆う第１の絶縁膜と、
前記第１の絶縁膜で覆われていない前記第２の半導体層の表面から所定の深さを有するメサ溝と、
前記第２の半導体層の側面端部に形成された段差部と、
前記第２の半導体層の前記段差部及び前記メサ溝を覆うよう延在した第２の絶縁膜と、を備えることを特徴とするメサ型半導体装置。
【請求項１１】
前記第２の絶縁膜は、有機絶縁物からなることを特徴とする請求項９又は請求項１０に記載のメサ型半導体装置。
【請求項１２】
前記有機絶縁物は、ポリイミド又はエポキシ樹脂であることを特徴とする請求項１１に記載のメサ型半導体装置。
【請求項１３】
前記メサ溝は、前記第１の半導体層の中に到達していることを特徴とする請求項９、１０、１１、１２のいずれかに記載のメサ型半導体装置。
【請求項１４】
前記第１の半導体層は、第１の層と、前記第１の層の表面に形成され前記第１の層よりも低い濃度を有した第２の層を含み、前記第２の層は、前記第２の半導体層と接していることを特徴とする請求項９、１０、１１、１２、１３のいずれかに記載のメサ型半導体装置。
【請求項１５】
前記メサ溝は、前記第１の層の中に到達していることを特徴とする請求項１４に記載のメサ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ溝を有したメサ型半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来より、メサ型半導体装置の１つとして、大電力用のメサ型ダイオードが知られている。従来例によるメサ型ダイオードについて図１２乃至図１５を参照して説明する。図１２及び図１４は従来例によるメサ型ダイオードがマトリクス状に複数配置された半導体ウェハを示す概略平面図である。図１３は図１２のＸ−Ｘ線に沿った断面図であり、スクライブラインＤＬ１に沿ってダイシングが行われた後の状態を示している。図１５は図１４のＹ−Ｙ線に沿った断面図であり、スクライブラインＤＬ２に沿ってダイシングが行われた後の状態を示している。
【０００３】
図１２及び図１３に示すように、Ｎ＋型の半導体基板１０の表面にＮ−型半導体層１１が形成されている。Ｎ−型半導体層１１の表面にはＰ型半導体層１２が形成され、Ｐ型半導体層１２上には、第１の絶縁膜１３が形成されている。また、Ｐ型半導体層１２と電気的に接続されたアノード電極１４が形成されている。半導体基板１０の裏面にはカソード電極１５が形成されている。
【０００４】
また、Ｐ型半導体層１２の表面からＮ＋型の半導体基板１０に到達するメサ溝１６が形成されている。メサ溝１６は、Ｎ−型半導体層１１よりも深く形成され、その底部はＮ＋型の半導体基板１０の中に位置している。メサ溝１６内には、Ｎ−型半導体層１１とＰ型半導体層１２が接触してなるＰＮ接合部ＪＣを含む側壁を覆うように、第２の絶縁膜３７が充填されている。メサ型ダイオードは、このメサ溝１６によって取り囲まれてメサ型の構造を有している。このメサ型ダイオードのスクライブラインＤＬ１は、メサ溝１６内で、その幅方向の略中央に沿って延びている。
【０００５】
また、他の従来例として、図１４及び図１５に示すように、メサ溝２６によって取り囲まれたメサ型ダイオードのスクライブラインＤＬ２が、メサ溝２６の外側を取り囲んで延びている場合、Ｐ型半導体層１２上には、第１の絶縁膜２３が形成され、その開口部内でＮ−型半導体層１１よりも深くメサ溝２６が形成されている。メサ溝２６内には、ＰＮ接合部ＪＣを含む側壁を覆うように、第２の絶縁膜４７が充填されている。
【０００６】
なお、メサ型の半導体装置については、例えば特許文献１に記載されている。
【特許文献１】特開２００３―３４７３０６公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した図１２及び図１３の従来例では、ダイシング時において、ダイシングブレードがスクライブラインＤＬ１に沿って第２の絶縁膜３７を切削する際、第２の絶縁膜３７のうち、Ｐ型半導体層１２の表面近傍の領域３７Ｃが剥離し、第２の絶縁膜３７の形成不良が生じていた。また、図１４及び１５の従来例では、ダイシングブレードがメサ溝２６の外側のスクライブラインＤＬ２に沿ってＰ型半導体層１２を切削する際、Ｐ型半導体層１２の表面近傍の領域１２Ｃにチッピングやクラックが生じていた。即ち、いずれの従来例においても、メサ型半導体装置の歩留まりや生産性が低下するという問題が生じていた。
【課題を解決するための手段】
【０００８】
本発明のメサ型半導体装置の製造方法は、第１導電型の第１の半導体層及びその表面に形成された第２の半導体層を含みＰＮ接合部を有した半導体基板を準備し、第２の半導体層の表面を部分的に覆う第１の絶縁膜を形成する工程と、第１の絶縁膜で覆われていない第２の半導体層の表面から所定の深さを有するメサ溝を形成する工程と、メサ溝からメサ溝の外の第２の半導体層の表面に延在する第２の絶縁膜を形成する工程と、メサ溝に沿って、メサ溝の幅よりも狭い領域を切削してダイシングを行う工程と、を備えることを特徴とする。
【０００９】
また、本発明のメサ型半導体装置の製造方法は、第１導電型の第１の半導体層及びその表面に形成された第２の半導体層を含みＰＮ接合部を有した半導体基板を準備し、第２の半導体層の表面を部分的に覆う第１の絶縁膜を形成する工程と、第１の絶縁膜で覆われていない第２の半導体層の表面から所定の深さを有するメサ溝を形成すると共に、メサ溝に隣接して設けられたスクライブライン領域にスクライブ溝を形成する工程と、メサ溝及びスクライブ溝を覆う第２の絶縁膜を形成する工程と、第２の絶縁膜で覆われたスクライブ溝に沿って、スクライブ溝の幅よりも狭い領域を切削してダイシングを行う工程と、を備えることを特徴とする。
【００１０】
また、本発明のメサ型半導体装置は、第１導電型の第１の半導体層及びその表面に形成された第２の導電型の第２の半導体層を含みＰＮ接合部を有した半導体基板と、第２の半導体層の表面を部分的に覆う第１の絶縁膜と、第２の半導体層の側面端部に形成された段差部と、第２の半導体層の段差部から第２の半導体層の表面端部を覆うように延在した第２の絶縁膜と、を備えることを特徴とする。
【００１１】
また、本発明のメサ型半導体装置は、第１導電型の第１の半導体層及びその表面に形成された第２の導電型の第２の半導体層を含みＰＮ接合部を有した半導体基板と、第２の半導体層の表面を部分的に覆う第１の絶縁膜と、第１の絶縁膜で覆われていない第２の半導体層の表面から所定の深さを有するメサ溝と、第２の半導体層の側面端部に形成された段差部と、第２の半導体層の段差部及びメサ溝を覆うよう延在した第２の絶縁膜と、を備えることを特徴とする。
【００１２】
かかる構成によれば、ダイシング時において、ダイシングブレードの接触箇所には高い被覆性を有した第２の絶縁膜が形成されているため、従来例のような第２の絶縁膜の剥離、第２の半導体層のチッピングやクラックの発生を抑止することができる。
【発明の効果】
【００１３】
本発明のメサ型半導体装置及びその製造方法によれば、歩留まり及び生産性を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
［第１の実施形態］
本発明の第１の実施形態によるメサ型半導体装置及びその製造方法について、メサ型半導体装置がメサ型ダイオードである場合を例として、図面を参照して説明する。図１乃至図６は、本実施形態によるメサ型ダイオード及びその製造方法を示す断面図であり、図１２のＸ−Ｘ線に沿った断面に対応している。図１乃至図６では、図１２に示したものと同様の構成要素については、同一の番号を付して参照する。
【００１５】
なお、以下に説明するメサ型ダイオードの製造方法は、図１２のように複数のメサ型ダイオードがマトリクス状に配置される半導体ウェハに対して行われる。図１乃至図６では、説明の便宜上、複数のメサ型ダイオードのうち、１つのメサ型ダイオードを中心に、それに隣接する２つのメサ型ダイオードの一部を図示している。
【００１６】
図１に示すように、例えばリン等のＮ型不純物が高濃度で拡散されたＮ＋型の半導体基板１０（例えば、シリコン単結晶基板）を準備する。この半導体基板１０の表面に、例えば、半導体層をエピタキシャル成長させることで、低濃度のＮ型半導体層、即ちＮ−型半導体層１１を形成する。なお、Ｎ−型半導体層１１は、上記以外にも、半導体基板１０の表面に不純物が拡散されてなる不純物拡散領域であってもよい。その後、Ｎ−型半導体層１１の表面に、例えばボロン等のＰ型不純物を拡散することで、Ｐ型半導体層１２を形成する。これにより、Ｎ−型半導体層１１とＰ型半導体層１２との界面には、ＰＮ接合部ＪＣが形成される。上記構成において、半導体基板１０、Ｎ−型半導体層１１、Ｐ型半導体層１２の全体の厚さは、例えば約２００μｍ程度である。
【００１７】
次に、図２に示すように、Ｐ型半導体層１２の表面に、例えば熱酸化法やＣＶＤ法によって、シリコン酸化膜等の第１の絶縁膜１３を形成する。その後、マスクを用いて第１の絶縁膜１３の一部に対してエッチングを行い、第１の絶縁膜１３に、Ｐ型半導体層１２の一部を露出する第１の開口部１３Ａ、第２の開口部１３Ｂを設ける。第１の開口部１３Ａはメサ型ダイオードの活性化領域に対応して設けられ、第２の開口部１３Ｂは後述するメサ溝１６の形成予定領域に対応して設けられる。メサ溝１６の形成予定領域の幅方向における中央又は略中央は、スクライブラインＤＬ１に沿ったスクライブライン領域に対応している。
【００１８】
次に、第１の絶縁膜１３の第１の開口部１３Ａを通してＰ型半導体層１２と接続するアノード電極１４を形成する。アノード電極１４は、アルミニウム等の導電材料からなり、スパッタリング法や蒸着法等により形成される。一方、半導体基板１０の裏面には、アノード電極１４と同様の方法で、アルミニウム等の導電材料からなるカソード電極１５が形成される。
【００１９】
次に、図３に示すように、第１の絶縁膜１３を覆うレジスト層ＰＲ１を形成する。レジスト層ＰＲ１は、第１の絶縁膜１３の第２の開口部１３Ｂに対応してメサ溝１６の形成予定領域を開口する開口部ＰＲ１Ａを有している。そして、このレジスト層ＰＲ１をマスクとして、第１の絶縁膜１３、Ｐ型半導体層１２、Ｎ−型半導体層１１、半導体基板１０の厚さ方向の途中に至る領域をエッチングして、メサ型ダイオードの活性化領域を取り囲むメサ溝１６を形成する。このエッチングでは、等方性ドライエッチングと保護膜の形成を繰り返すボッシュプロセスや、極めて低い圧力下での異方性ドライエッチング等を用いることにより、アスペクト比の高いメサ溝１６を形成できる。メサ溝１６の底部はＮ−型半導体層１１よりも深くなっており、半導体基板１０の中に達している。その全体の深さは約１００μｍであることが好ましい。また、メサ溝１６の幅は、例えば約１０μｍである。
【００２０】
このようなメサ溝１６を有したメサ型ダイオードによれば、逆バイアス印加時、即ち、アノード電極１４に対してカソード電極１５から高い電圧を印加して、ＰＮ接合部ＪＣに逆バイアスを印加した時における耐圧を高くすることができる。
【００２１】
次に、図４に示すようにレジスト層ＰＲ１を除去し、その後、図５に示すように、メサ溝１６内に埋め込まれると共に、メサ溝１６内からその外側のＰ型半導体層１２の表面上を連続して覆う第２の絶縁膜１７を形成する。メサ溝１６の外側に延びる部分の第２の絶縁膜１７は、メサ溝１６の端から少なくとも約１０μｍ延びていることが好ましい。なお、第２の絶縁膜１７は、メサ溝１６の外側のＰ型半導体層１２のみならず、メサ溝１６を囲む第１の絶縁膜１３を覆ってもよく、さらにアノード電極１４の端部を覆うものであってもよい。
【００２２】
第２の絶縁膜１７は、メサ溝１６内からその外側のＰ型半導体層１２の表面上にかけて連続的に形成される程度の粘性を有する有機絶縁物からなる。第２の絶縁膜１７は、例えばポリイミド系の樹脂、あるいはエポキシ系の樹脂を含むものである。あるいは、上記有機絶縁物以外にも、上記と同様の粘性を有したものであれば、第２の絶縁膜１７として、鉛系又は亜鉛系のガラス粉末が樹脂に混合されてなるガラスペーストを用いてもよい。第２の絶縁膜１７は、例えば、スクリーン印刷法、ディスペンス法、スピン塗布法により形成され、必要に応じて、フォトリソグラフィ工程等によりパターニングされる。
【００２３】
次に、図６に示すように、半導体基板１０及びそれに積層された各層からなる積層体を、メサ溝１６の底部の略中央に延びるスクライブラインＤＬ１に沿って、ダイシングブレードを用いてメサ溝１６の幅よりも狭い領域を切削してダイシングする。ここで、前述したように、第２の絶縁膜１７は、メサ溝１６内に埋め込まれると共に、メサ溝１６内からその外側のＰ型半導体層１２の表面上にかけて連続して形成されているため、従来例に比して高い機械的強度を有している。そのため、ダイシングブレードがスクライブラインＤＬ１に沿って第２の絶縁膜１７を切削する際、Ｐ型半導体層１２の表面近傍の第２の絶縁膜１７が剥離することを抑止することができる。結果として、メサ型ダイオードの歩留まり及びその生産性を向上させることができる。
【００２４】
また、第２の絶縁膜１７は、メサ溝１６内でＮ−型半導体層１１よりも深く半導体基板１０の中まで覆っていることから、メサ型ダイオードの活性化領域への水分の浸入などを防止するガードリングとしても機能する。
【００２５】
また、半導体基板１０及びそれに積層された各層からなる積層体は、メサ溝１６を境界として各メサ型ダイオードに分離される。即ち、メサ型ダイオードの側壁は、Ｎ−型半導体層１１、Ｐ型半導体層１２の端部になる。従って、チップサイズがメサ型ダイオードの活性領域と同等になることから、メサ型ダイオードの微細化を図ることができる。
【００２６】
［第２の実施形態］
以下に、本発明の第２の実施形態によるメサ型半導体装置及びその製造方法について、メサ型半導体装置がメサ型ダイオードである場合を例として、図面を参照して説明する。図７乃至図１１は、本実施形態によるメサ型ダイオード及びその製造方法を示す断面図であり、図１４のＹ−Ｙ線に沿った断面に対応している。図７乃至図１１では、図１乃至図６、及び図１４に示したものと同様の構成要素については、同一の番号を付して参照する。
【００２７】
なお、以下に説明するメサ型ダイオードの製造方法は、図１４のように複数のメサ型ダイオードがマトリクス状に配置される半導体ウェハに対して行われる。図１乃至図１１では、説明の便宜上、複数のメサ型ダイオードのうち、１つのメサ型ダイオードを中心に、それに隣接する２つのメサ型ダイオードの一部を図示している。
【００２８】
図７に示すように、第１の実施形態と同様に、Ｎ＋型の半導体基板１０を準備し、この半導体基板１０の表面に、Ｎ−型半導体層１１、Ｐ型半導体層１２を形成する。Ｐ型半導体層１２の表面には、例えば熱酸化法やＣＶＤ法によって、シリコン酸化膜等の第１の絶縁膜２３を形成する。その後、マスクを用いて第１の絶縁膜２３の一部に対してエッチングを行い、第１の絶縁膜２３に、Ｐ型半導体層１２の一部を露出する第１の開口部２３Ａ、及び第２の開口部２３Ｂを設ける。第１の開口部２３Ａはメサ型ダイオードの活性化領域に対応して設けられ、第２の開口部２３Ｂは、メサ溝２６の形成予定領域を囲むスクライブラインＤＬ２に沿ったスクライブライン領域に対応して設けられる。
【００２９】
次に、第１の絶縁膜２３の第１の開口部２３Ａを通してＰ型半導体層１２と接続するアノード電極１４を形成する。一方、半導体基板１０の裏面にはカソード電極１５が形成される。アノード電極１４及びカソード電極１５の材料及び形成方法は第１の実施形態と同様である。
【００３０】
次に、図８に示すように、第１の絶縁膜２３を覆うレジスト層ＰＲ２を形成する。レジスト層ＰＲ２は、後述するメサ溝２６Ａの形成予定領域に対応して設けられた開口部ＰＲ２Ａを有している。第１の絶縁膜２３の第２の開口部２３Ｂはレジスト層ＰＲ２に覆われている。なお、レジスト層ＰＲ２の開口部ＰＲ２Ａの幅は、第１の絶縁膜２３の第２の開口部２３Ｂの幅よりも小さい。そして、このレジスト層ＰＲ２をマスクとして、開口部ＰＲ２Ａで露出する第１の絶縁膜２３をエッチングして除去し、第１の絶縁膜２３に第３の開口部２３Ｃを設ける。その後、レジスト層ＰＲ２をマスクとして、Ｐ型半導体層１２、Ｎ−型半導体層１１、半導体基板１０の厚さ方向の途中に至る領域をドライエッチングにより除去して、メサ型ダイオードの活性化領域を取り囲むメサ溝２６Ａを形成する。メサ溝２６Ａの底部はＮ−型半導体層１１よりも深くなっており、半導体基板１０の中に達している。その全体の深さは約１００μｍであることが好ましい。また、メサ溝２６の幅は、例えば約１０μｍである。
【００３１】
次に、図９に示すように、レジスト層ＰＲ２を除去した後、メサ溝２６の内壁に対してウェットエッチングを行い、上述したドライエッチングで生じたメサ溝２６の内壁の汚れを洗浄する。このウェットエッチングは、メサ溝２６の内壁を洗浄すると同時に、第１の絶縁膜２３の第２の開口部２３Ｂで露出するＰ型半導体層１２を所定の深さに至るまで除去する。これにより、第２の開口部２３Ｂ内に延びるスクライブラインＤＬ２に沿ったスクライブライン領域において、Ｐ型半導体層１２の厚さ方向の途中に至るスクライブ溝２６Ｂが形成される。スクライブ溝２６Ｂは、メサ溝２６Ａよりも浅く形成されるが、約１μｍ〜約３μｍの深さを以って形成されることが好ましい。また、スクライブ溝２６Ｂの幅は、例えば約５０μｍ〜１００μｍである。
【００３２】
次に、図１０に示すように、メサ溝２６Ａ内及びスクライブ溝２６Ｂ内に埋め込まれると共に、スクライブ溝２６Ｂ内からその外側、即ち第１の絶縁膜２３上にかけて連続して延びる第２の絶縁膜２７Ａ，２７Ｂを形成する。図中ではメサ溝２６Ａ内に埋め込まれた第２の絶縁膜２７Ａは、スクライブ溝２６Ｂに埋め込まれた第２の絶縁膜２７Ｂと連続して形成されているが、両者は分離して形成されてもよい。いずれの場合においても、スクライブ溝２６Ｂの外側に延びる部分の第２の絶縁膜２７Ｂは、例えば、スクライブ溝２６Ｂの端から少なくとも約５０μｍ延びている。第２の絶縁膜２７Ａ，２７Ｂは、第１の実施形態の第２の絶縁膜１７と同様の材料からなり、同様の方法により形成される。なお、図中ではメサ溝２６Ａ内に埋め込まれた第２の絶縁膜２７Ａは、アノード電極１４の端部上まで延びないように形成されているが、アノード電極１４の端部上に延びて形成されてもよい。
【００３３】
次に、図１１に示すように、半導体基板１０及びそれに積層された各層からなる積層体を、第２の開口部２３Ｂ内に延びるスクライブラインＤＬ２に沿って、ダイシングブレードを用いて第２の開口部２３Ｂの幅よりも狭い領域を切削してダイシングし、複数のメサ型ダイオードに分離する。
【００３４】
ここで、前述したように、第２の絶縁膜２７Ｂは、スクライブ溝２６Ｂ内に埋め込まれると共に、その外側、即ち第１の絶縁膜２３上にも連続して形成されているため、従来例に比して高い機械的強度を有している。そのため、ダイシングブレードがスクライブラインＤＬ２に沿って第２の絶縁膜２６Ｂを切削する際、第２の絶縁膜２６ＢであってＰ型半導体層１２の表面近傍の領域が剥離することを抑止することができる。結果として、メサ型ダイオードの歩留まり及びその生産性を向上させることができる。
【００３５】
また、第２の絶縁膜２７は、メサ溝２６内でＮ−型半導体層１１よりも深く半導体基板１０の中まで覆っていることから、メサ型ダイオードの活性化領域への水分の浸入などを防止するガードリングとしても機能する。
【００３６】
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば、上記各実施形態において、第１の絶縁膜１３，２３のうち、メサ溝１６，２６Ａの外側の領域では、第１の絶縁膜１３，２３は必ずしも形成されなくてもよい。この場合、メサ溝１６，２６Ａの外側の領域では、第２の絶縁膜１７，２７ＢはＰ型半導体層１２の表面上に延びて形成される。
【００３７】
また、各実施形態における、Ｎ＋型の半導体基板１０、Ｎ−型半導体層１１、Ｐ型半導体層１２について、それぞれの導電型を逆にしてもよい。また、Ｎ型の半導体基板上に、直接、Ｐ型半導体層を形成するものでもよい。さらに、各実施形態ではメサ型ダイオードを一例として説明したが、本発明は他のメサ型半導体装置についても適用される。例えば、本発明は、メサ型バイポーラトランジスタ，メサ型ＭＯＳＦＥＴ，メサ型ＩＧＢＴ，メサ型サイリスタ等にも適用することができる。例えば、メサ型バイポーラトランジスタの場合は、Ｐ型半導体層３の表面にさらにＮ型半導体層を設けることでＮＰＮ型のバイポーラトランジスタ構造を得ることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図２】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図３】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図４】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図５】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図６】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図７】本発明の第２の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図８】本発明の第２の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図９】本発明の第２の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図１０】本発明の第２の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図１１】本発明の第２の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図１２】従来例によるメサ型ダイオードの平面図である。
【図１３】従来例によるメサ型ダイオードの断面図である。
【図１４】従来例によるメサ型ダイオードの平面図である。
【図１５】従来例によるメサ型ダイオードの断面図である。
【符号の説明】
【００３９】
１０  半導体基板                    １１  Ｎ−型半導体層
１２  Ｐ型半導体層                  １３，２３  第１の絶縁膜
１３Ａ，２３Ａ  第１の開口部        １３Ｂ，２３Ｂ  第２の開口部
１４  アノード電極                  １５  カソード電極
１６，２６Ａ  メサ溝                
１７，２７Ａ，２７Ｂ，３７，４７  第２の絶縁膜
２３Ｃ  第３の開口部                ２６Ｂ  スクライブ溝
ＪＣ  ＰＮ接合部                    ＰＲ１，ＰＲ２  レジスト層
ＰＲ１Ａ，ＰＲ２Ａ，ＰＲ２Ｂ  開口部
ＤＬ１，ＤＬ２  スクライブライン
【図１】
2009158589.tif 000003
【図２】
2009158589.tif 000004
【図３】
2009158589.tif 000005
【図４】
2009158589.tif 000006
【図５】
2009158589.tif 000007
【図６】
2009158589.tif 000008
【図７】
2009158589.tif 000009
【図８】
2009158589.tif 000010
【図９】
2009158589.tif 000011
【図１０】
2009158589.tif 000012
【図１１】
2009158589.tif 000013
【図１２】
2009158589.tif 000014
【図１３】
2009158589.tif 000015
【図１４】
2009158589.tif 000016
【図１５】
2009158589.tif 000017