(57)【要約】      （修正有）【課題】従来、複数のピーク増幅回路を有するドハティ増幅器は、回路構成が複雑で製造が困難であるという問題点があり、複数のピーク増幅回路を有するドハティ増幅器を、簡易な回路配置で容易に実現し、高電力効率及び良好な特性が得られる増幅器を提供する。【解決手段】キャリア増幅回路４と、複数のピーク増幅回路５ａ、５ｂとを備え、これらの増幅回路からの出力をノード７で合成して出力するドハティ増幅器において、キャリア増幅回路４の出力段にインピーダンス変換器６を設けてキャリア増幅回路の特性を最適とし、ピーク増幅回路５ａ、５ｂの出力段に電気長が（λ／２）×ｎ（ｎは１以上の整数）となる伝送線路１１ａ、１１ｂを設けて回路配置を容易にし、ピーク増幅回路５ａ、５ｂの入力段に移相器１２ａ、１２ｂを設けて合成点における各経路の信号の位相を微調整する増幅器としている。【選択図】図１
2009055515.tif 000002
【特許請求の範囲】
【請求項１】
ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた複数のピーク増幅回路を備え、
前記キャリア増幅回路からの出力と前記複数のピーク増幅回路からの出力とを合成点で合成して出力する増幅器であって、
前記キャリア増幅回路からの出力をインピーダンス変換して前記合成点に出力するインピーダンス変換器と、
前記複数のピーク増幅器の出力段に各々接続され、前記ピーク増幅器の出力信号を前記合成点に出力する複数の伝送線路と、
前記複数のピーク増幅器の入力段に各々接続された複数の移相器とを備え、
前記伝送線路が、λ／２に１以上の整数を乗じた電気長を備えた伝送線路であり、前記移相器が、前記合成点における前記各ピーク増幅回路からの信号の位相を調整するものであることを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線装置に用いられる増幅器に係り、特に複数のピーク増幅回路を有するドハティ増幅器の回路構成を簡易にし、高効率で良好な特性を備えた増幅器を容易に実現することができる増幅器に関する。
【背景技術】
【０００２】
［先行技術の説明：図３］
携帯電話に代表されるように、近年無線を利用したシステムが非常に普及している。
無線装置の増幅器には、ランニングコストの低減、装置の小型化のために効率の向上が要求されている。一般的に、増幅器では、出力電力が飽和出力電力に近づくほど高い効率が得られるが、その反面、出力信号の直線性は飽和出力電力に近づくほど劣化していく。
また、近年の無線システムの多くが線形変調方式を採用しており、それらの信号の増幅回路には、直線性が要求される。
【０００３】
携帯電話に代表されるように、近年無線を利用したシステムが非常に普及している。
無線装置の増幅器にはランニングコストの低減、装置の小型化のために効率の向上が要求されている。一般的に増幅器の効率は出力電力が飽和出力電力に近づくほど高い効率が得られるが、その反面出力信号の直線性は飽和出力電力に近づくほど劣化していく。
また、近年の無線システムの多くが線形変調方式を採用しており、それらの信号の増幅回路には直線性が要求される。
【０００４】
高効率・高直線性の要求にこたえるため、無線装置の増幅器に歪補償手段を付加し、直線性を保ちながら増幅器の動作範囲を飽和領域付近まで近づけることで低消費電力化を図ることが為されている。
歪補償手段としては、フィードフォワード歪補償や、前置歪補償（プリディストーション）などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
【０００５】
ここで、ドハティ増幅器の基本構成について図３を用いて説明する。図３は、ドハティ増幅器の基本構成を示す構成ブロック図である。尚、図３では、キャリア増幅回路１個に対しピーク増幅回路１個の構成であるドハティ増幅器について示している。
図３に示すように、ドハティ増幅器は、入力端子１と、分配器２１と、移相器３１と、キャリア増幅回路４と、ピーク増幅回路５と、λ／４変換器６１と、ノード（合成点）７１と、λ／４変換器８１と、出力端子９とから構成されている。
更に、キャリア増幅回路４は、入力整合回路４１と、増幅素子４２と、出力整合回路４３とから構成され、ピーク増幅回路５は、入力整合回路５１と、増幅素子５２と、出力整合回路５３とから構成されている。
【０００６】
各構成部分について説明する。
分配器２１は、入力端子１から入力された信号を、２つに分配するものである。
移相器３１は、分配器２１で分配された一方の信号の位相を、λ／４変換器６１によって生じる位相の遅れと同じだけ遅らせるものである。
キャリア増幅回路４の入力整合回路４１は、増幅素子４２の入力側との整合をとるものである。増幅素子４２は、ＡＢ級にバイアスされた増幅素子であり、入力電力レベルが低いときから動作するものである。出力整合回路４３は、増幅素子４２からの出力側とλ／４変換器６１との整合をとるものである。
【０００７】
ピーク増幅回路５の入力整合回路５１は、増幅素子５２の入力側との整合をとるものである。増幅素子５２は、Ｂ級又はＣ級にバイアスされた増幅素子であり、入力レベルが十分高いときに動作するものである。出力整合回路５３は、増幅素子５２からの出力側とノード７１との整合をとるものである。
【０００８】
また、λ／４変換器６１は、キャリア増幅回路４の出力をインピーダンス変換してノード７１と整合をとるものであり、ノード７１は、λ／４変換器６１からの出力とピーク増幅回路５からの出力とを合成するものである。
λ／４変換器８１は、ノード７１での合成信号をインピーダンス変換して、出力負荷１０に整合させるものである。
【０００９】
［ドハティ増幅器の動作］
上記構成のドハティ増幅器における動作について説明する。
入力端子１から入った信号は、分配器２１で分配される。分配された一方の信号は、キャリア増幅回路４に入力され、増幅素子４２で増幅される。キャリア増幅回路４の出力は、λ／４変換器６１でインピーダンス変換される。
【００１０】
分配器２で分配されたもう一方の信号は、移相器３１で位相をλ／４変換器６１で生じる位相の遅れと同じだけ遅らされ、ピーク増幅回路５に入力され、増幅素子５２で増幅される。λ／４変換器６１の出力及びピーク増幅回路５の出力はノード７１において同相で合成される。
合成された信号は、λ/４変換器７でインピーダンス変換され、出力端子９を介して出力負荷１０に接続される。このようにして従来のドハティ増幅器における動作が行われるものである。
【００１１】
［ドハティ増幅器の動作効率］
ここで、ドハティ増幅器の動作効率について説明する。
キャリア増幅回路４とピーク増幅回路５は、増幅素子４２がＡＢ級にバイアスされ、増幅素子５２がＢ又はＣ級にバイアスされている点で異なる。
そのため、入力レベルがピーク増幅回路５の増幅素子５２が動作するレベルに達するまでは、キャリア増幅回路４の増幅素子４２は単独で動作し、増幅素子４２が飽和領域に入る（増幅素子４２の線形性が崩れ始める）と、増幅素子５２が動作し始め、増幅素子５２の出力が負荷に供給され、増幅素子４２とともに負荷を駆動する。
【００１２】
このときキャリア増幅回路４の出力整合回路４３の負荷線は、高い抵抗から低い抵抗へ移動するが、増幅素子４２は飽和領域にあるので効率は良い。入力端子１からの入力が更に増加すると、ピーク増幅回路５の増幅素子５２も飽和し始めるが、増幅素子４２、５２ともに飽和しているのでこのときも効率は良い。
【００１３】
［効率−出力電力特性：図４］
次に、ドハティ増幅器の効率−出力電力特性について図４を用いて説明する。図４は、ドハティ増幅器と通常のＢ級増幅器の効率−出力電力特性を示す説明図である。図４では、点線は、一般的なＢ級増幅器の効率を示し、実線は、簡単なモデルにおけるドハティ増幅器の理論効率を示している。
図４に示すように、入力レベルがＡ区間にあるときは、基本的にキャリア増幅回路４のみが動作する。低入力レベルにおいては、ドハティ増幅器の効率は、通常のＢ級増幅器の２倍の値を示す。後述するように、このときのキャリア増幅回路４は、その負荷インピーダンスが本来の値の２倍となっているので、出力は本来の半分となるものである。
【００１４】
バックオフ（ドハティ増幅器の飽和出力電力に対する増幅器の平均出力電力）が−６ｄＢになる付近で、キャリア増幅回路４は飽和し始め、効率はＢ級増幅器の最大効率付近まで達する。ドハティ増幅器の最大出力をＰ０とすると、このときキャリア増幅回路４の出力は約Ｐ０／４である。
【００１５】
バックオフが−６ｄＢ以上のＢ区間では、ピーク増幅回路５が動作を開始する。そして、キャリア増幅回路４とピーク増幅回路５とが並列運転を行うことにより、入力レベルの増加に伴ってキャリア増幅回路４の負荷インピーダンスが下がって本来の値に近づき、出力は約Ｐ０／４からＰ０／２へ増加する。また、ピーク増幅回路５の出力はほぼ０からＰ０／２へ増加する。
【００１６】
このとき、キャリア増幅回路４及びピーク増幅回路５の出力電力の和は、入力端子１への入力電力に対し、区間Ａのときと同じ比例定数で比例する。ピーク増幅回路５が動作し始めると効率は一旦低下するが、ピーク増幅回路５も飽和し始めるコンプレッションポイントで再びピークを迎える。コンプレッションポイントにおいて、キャリア増幅回路４とピーク増幅回路５の出力は等しくなる。
【００１７】
［各部のインピーダンス：図３］
次に、図３を用いてドハティ増幅器の各部のインピーダンスについて説明する。
図３に示すように、出力負荷インピーダンスＺ０は一定に規定されているので、これを起点とする。
ノード７１からλ／４変換器８１をみたインピーダンスＺ８は、λ／４変換器８１の特性インピーダンスをＺ７とすると、Ｚ８＝Ｚ７2／Ｚ０となる。
出力整合回路４３からλ／４変換器６１をみたインピーダンスＺ９は、図４に示したＡ区間においては出力整合回路５３の出力インピーダンスが実質的に無限大となるために上記と同様に求まり、Ｃ区間においては負荷を等しく分担するため、インピーダンスＺ９とＺ６は、それぞれ２Ｚ８となるので、
【数１】
2009055515.tif 000003
【数２】
2009055515.tif 000004
となる。また、Ｚ９及びＺ６はＢ区間ではＡ区間の時の値とＣ区間の時の値との間をそれぞれ遷移する。
【００１８】
［ピーク増幅回路を複数備えたドハティ増幅器：図５］
また、ドハティ増幅器は、ピーク増幅回路の数を増やして、前述のＡ区間におけるキャリア増幅回路の負荷を高めることで、高い効率の得られるバックオフを低くすることができる。
ピーク増幅回路の数を増やしたドハティ増幅器の構成例について図５を用いて説明する。図５は、キャリア増幅回路１個に対してピーク増幅回路をｋ個とした場合のドハティ増幅器の構成図である。図３と同様の構成をとる部分については同一の符号を付して説明する。
【００１９】
図５に示すように、ピーク増幅回路の数を増やしたドハティ増幅器は、入力端子１と、分配器２３と、ｋ個の移相器３１と、キャリア増幅回路４と、ｋ個のピーク増幅回路５と、λ／４変換器６３とノード（合成点）７３と、λ／４変換器８３と、出力端子９とから構成されている。点線で省略された先には、他のピーク増幅回路５が接続されている系と同様に、移相器３１とピーク増幅回路５が接続されている。
【００２０】
このような構成のドハティ増幅器の動作は、図３に示したドハティ増幅器の動作とほぼ同様であり、入力端子１から入力された信号は、分配器２３で、キャリア増幅回路４とｋ個の移相器３１に分配される。キャリア増幅回路４に入力された信号は、増幅されて、λ／４変成器６３でインピーダンス変換されてノード７３に入力される。
【００２１】
分配器２３で分配されてｋ個の移相器３１に分配された信号は、移相器３１で位相を遅らされて、ピーク増幅回路５で増幅され、そのままノード７３に入力される。
ノード７３でλ／４変成器６３の出力とｋ個のピーク増幅回路５の出力が合成されて、λ／４変成器８３に入力され、インピーダンス変換されて出力端子９を介して出力負荷１０に出力される。
【００２２】
ここで、ピーク増幅回路の数をｋ個とした場合の、インピーダンスについて図５を用いて説明する。
ノード７３からλ／４変換器８３をみたインピーダンスＺ１３は、λ／４変換器８３の特性インピーダンスをＺ１２とすると、Ｚ１３＝Ｚ１２２／Ｚ０となる。
【００２３】
出力整合回路４３からλ／４変換器６３をみたインピーダンスＺ１１は、キャリア増幅回路４のみが動作する低入力レベル時（図４におけるＡ区間）においては、各ピーク増幅回路５における出力整合回路の出力インピーダンスが実質的に無限大となるために上記と同様の計算で求まり、キャリア増幅回路４とＺ１４ピーク増幅回路５の出力が共に飽和する高入力レベル時（図４におけるＣ区間）においては負荷を等しく分担するため、インピーダンスＺ１１とＺ１４は、それぞれｋ×Ｚ１３となるので、
【数３】
2009055515.tif 000005
【数４】
2009055515.tif 000006
となる。低入力レベル時において負荷インピーダンスが本来の値のｋ倍となっているので、出力は本来の1/ｋとなるものである。出力が本来の1/ｋとなる付近で、キャリア増幅回路４は飽和し始め、効率はＢ級増幅器の最大効率付近まで達する。ドハティ増幅回路の最大出力をＰ０とすると、このときキャリア増幅回路４の出力は約Ｐ０／ｋ２となる。
また図４におけるＢ区間にあたる入力レベル時には、Ｚ９及びＺ１２は前述のピーク増幅回路が１つのドハティ増幅器と同様にＡ区間の時の値とＣ区間の時の値との間をそれぞれ遷移する。
【００２４】
入力レベルが増加してピーク増幅回路５が動作し始めると効率は一旦低下するが、ピーク増幅回路５も飽和し始めるコンプレッションポイントで再びピークを迎える。コンプレッションポイントにおいて、キャリア増幅回路４と全てのピーク増幅回路５の出力は等しくなる。
【００２５】
このようにピーク増幅回路の数を増やすことによって、低入力レベル時におけるキャリア増幅回路の飽和出力が変化し、高い効率が得られるバックオフを低くすることができる。
【００２６】
［ピーク増幅回路の数とバックオフ：図６］
ここで、ピーク増幅回路の数（ｋ）と、バックオフとの関係について図６を用いて説明する。図６はピーク増幅回路の数とバックオフとの関係を示した図である。
図６に示すように、ピーク増幅回路が１個のドハティ増幅器では、前述の通り飽和出力電力の１／４の電力の時にキャリア増幅回路が飽和して高い効率が得られ、バックオフは−６ｄＢであるが、ピーク増幅回路の数が増加するとバックオフは低下し、４個の場合には−１４ｄＢとなる。
このことを利用して、増幅する信号電力の確率密度分布に応じてピーク増幅回路の数を適切に選ぶことで効率の高い増幅器を実現することができる。
【００２７】
［先行技術文献］
尚、ドハティ増幅器に関する先行技術としては、平成１８年１２月７日公開の特開２００６−３３２８２９号公報「増幅器」（出願人：株式会社日立国際電気、発明者：大久保陽一他）がある。
この先行技術は、キャリア増幅回路の出力とピーク増幅回路の出力とにインピーダンス変換器を設けて、当該インピーダンス変換器を０からλ／２以上に調整できるようにし、また、ピーク増幅回路の入力段に設けられた位相器において位相調整を可能としたドハティ増幅器であり、これにより、適切な整合をとることができ、増幅回路の定数のばらつきによる位相誤差を改善し、高電力効率が得られ、出力歪が低減されるものである。
【００２８】
【特許文献１】特開２００６−３３２８２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
しかしながら、ドハティ増幅器では、ピーク増幅回路を複数備えたドハティ増幅器では、回路を基板上にパターンとして構成した場合、図５に示したように複数のピーク増幅器を並列に設けると、伝送線路の長さが異なり、合成点において各経路からの信号を同相で合成することが困難となり、また、整合を保持しつつ、キャリア増幅回路出力に接続されたインピーダンス変換器と複数のピーク増幅回路とを接続しようとすると、複雑な回路配置となってしまい、製造が困難であるという問題点があった。
【００３０】
更に、回路パターンのばらつき等によって複数のピーク増幅回路の性能が同一とならず、位相誤差が生じて増幅器全体の特性が劣化してしまうという問題点があった。
【００３１】
具体的な例について図７を用いて説明する。図７は、ピーク増幅回路を２個有する３−Ｗａｙドハティ増幅器の回路構成例を示す説明図である。
例えば、各ピーク増幅回路５の出力整合回路５３がノード７２と接続するのに十分な物理長を有している場合には基板上に回路を配置するのに問題は無いが、出力整合回路５３が短く、十分な物理長が取れない場合には、図７のように、２つのピーク増幅回路５を合成点に対して短い距離で対向して配置する必要があり、狭い範囲に込み入ったパターンを形成しなければならず、回路配置が複雑で実際に製造することは困難である。
【００３２】
本発明は上記実状に鑑みて為されたもので、複数のピーク増幅回路を有するドハティ増幅器を整合性を保持しつつ簡易な回路配置で実現し、高電力効率及び良好な特性が得られる増幅器を提供することを目的としている。
【課題を解決するための手段】
【００３３】
上記従来例の問題点を解決するための本発明は、ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた複数のピーク増幅回路を備え、キャリア増幅回路からの出力と複数のピーク増幅回路からの出力とを合成点で合成して出力する増幅器であって、キャリア増幅回路からの出力をインピーダンス変換して合成点に出力するインピーダンス変換器と、複数のピーク増幅器の出力段に各々接続され、ピーク増幅器の出力信号を合成点に出力する複数の伝送線路と、複数のピーク増幅器の入力段に各々接続された複数の移相器とを備え、当該伝送線路が、λ／２に１以上の整数を乗じた電気長を備えた伝送線路であり、当該移相器が、合成点における各ピーク増幅回路からの信号の位相を調整するものであることを特徴としている。
【発明の効果】
【００３４】
本発明によれば、キャリア増幅回路と、複数のピーク増幅回路を備えた増幅器において、キャリア増幅回路からの出力をインピーダンス変換して合成点に出力するインピーダンス変換器と、複数のピーク増幅器の出力段に各々接続され、ピーク増幅器の出力信号を合成点に出力する複数の伝送線路と、複数のピーク増幅器の入力段に各々接続された複数の移相器とを備え、当該伝送線路が、λ／２に１以上の整数を乗じた電気長を備え、当該移相器が、合成点における各ピーク増幅回路からの信号の位相を調整する増幅器としているので、キャリア増幅回路の特性が最適となるようインピーダンス変換でき、伝送線路に乗じる整数を適宜選択することにより、インピーダンスに影響を与えることなく基板上に複数のピーク増幅回路を余裕を持って配置することができ、更に移相器により合成点において各経路からの信号を同相となるよう微調整できるので、複数のピーク増幅回路を備えた増幅器を簡易な構成で実現することができ、高い電力効率と優れた特性を備えた増幅器を容易に実現できる効果がある。
【発明を実施するための最良の形態】
【００３５】
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る増幅器は、ピーク増幅回路を複数備えたドハティ増幅器において、各々のピーク増幅回路の出力段に電気長がλ／２のｎ倍（ｎは１以上の整数）となる伝送線路を設け、伝送線路を介して合成点に接続する構成とし、各伝送線路の前後でインピーダンスが変わらないようにしているので、インピーダンスに影響を与えることなく複数のピーク増幅器とキャリア増幅器とを回路上に余裕を持って配置して、それぞれの出力を合成することができ、高電力効率及び良好な特性が得られる増幅器を、簡易な回路構成で実現できるものである。
【００３６】
また、本発明の実施の形態に係る増幅器は、複数のピーク増幅器の入力段に位相器を設け、位相器によって位相の微調整を可能としているので、キャリア増幅回路に接続されたインピーダンス変換器からの出力と複数のピーク増幅回路に接続された伝送線路からの出力が同相となるように微調節することができ、仮に伝送線路や各ピーク増幅回路にパターンのばらつきに由来する特性の差があった場合でも位相を合わせて合成することができ、良好な特性が得られるものである。
【００３７】
［第１の実施の形態：図１］
本発明の実施の形態に係る増幅器について、図１を用いて説明する。図１は、本発明の実施の形態に係る増幅器の構成ブロック図である。尚、図３に示した従来の増幅器と同様の部分は、同一の符号を付して説明する。
図１に示すように、本発明の実施の形態に係る増幅器（本増幅器）は、従来と同様の部分として、入力端子１と、分配器２と、移相器３と、キャリア増幅回路４と、ピーク増幅回路５ａ及び５ｂと、ノード（合成点）７と、λ／４変換器８と、出力端子９とを備え、本装置の特徴部分として、インピーダンス変換器６と、伝送線路１１ａと、伝送線路１１ｂと、移相器１２ａと、移相器１２ｂとを備えている。
【００３８】
更に、従来と同様に、キャリア増幅回路４は、入力整合回路４１と、増幅素子４２と、出力整合回路４３とから構成され、ピーク増幅回路５ａ及び５ｂは、入力整合回路５１と、増幅素子５２と、出力整合回路５３とから構成されている。
第１の増幅器はピーク増幅回路５を２個有する３−Ｗａｙドハティ増幅器である。
【００３９】
各構成部分について具体的に説明する。
入力端子１は、本増幅器への入力信号が入力される端子である。
分配器２は、入力端子１から入力された信号を分配するものであり、例えば配線板上に形成された３分配回路等で構成される。
【００４０】
移相器３は、キャリア増幅回路４の出力信号とピーク増幅回路５ａ及び５ｂの出力信号とをノード（合成点）７において同相で合成するため、入力された信号を遅延して出力するもので、他経路との位相差を吸収する遅延量を持つ。
【００４１】
キャリア増幅回路４の入力整合回路４１は、分配器２で分配された信号のインピーダンスを、後段の増幅素子４２の入力インピーダンスに変換するものである。キャリア増幅回路４の増幅素子４２は、信号を増幅する増幅素子であり、ＡＢ級にバイアスされている。キャリア増幅回路４の出力整合回路４３は、インピーダンス変換器６と共に増幅素子４２の負荷インピーダンスを変換するものである。
【００４２】
インピーダンス変換器６は、キャリア増幅回路４の出力段に設けられ、その特性インピーダンスＺ1が３Ｚ３＝３Ｚ２２／Ｚ０に等しい伝送線路であり、その電気長は、０〜λ／２の電気長範囲から、λ／４以外で、キャリア増幅回路４の特性が最適となるよう決定されている。これにより、従来のλ／４変換器を使用した場合よりも高電力効率・低歪とすることができ、増幅器の性能を改善することができる。
【００４３】
具体的には、低入力レベル以上の入力レベル（Ｂ区間、Ｃ区間）において、キャリア増幅回路４の出力からインピーダンス変換器６をみたときのインピーダンスＺ1が、増幅素子４２の機能（効率、利得、歪等）を最良にする値となるように、インピーダンス変換器６の電気長が選択されている。インピーダンス変換器６については、上述した特許文献１に詳細が記載されている。
【００４４】
ピーク増幅回路５の入力整合回路５１は、移相器３１から出力された信号のインピーダンスを、後段の増幅素子５２の入力インピーダンスに変換するものである。ピーク増幅回路５の増幅素子５２は、信号を増幅する増幅素子であり、Ｂ級またはＣ級にバイアスされる。出力整合回路５３は増幅素子５２の負荷インピーダンスを低入力レベル時においては実質的に無限大に変換し、ピーク増幅回路５の出力電力が飽和する高入力レベル時においては３Ｚ５に整合する回路である。
【００４５】
キャリア増幅回路４の増幅素子４２及びピーク増幅回路５の増幅素子５２は通常、ＬＤ−ＭＯＳ（LateralDouble-diffusedMOS）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor）、ＨＢＴ（Heterojunction Bipolar Transistor）等の１つの半導体デバイスで構成される。
【００４６】
キャリア増幅回路４の入力整合回路４１、出力整合回路４３、ピーク増幅回路５の入力整合回路５１、出力整合回路５３は、集中定数回路、分布定数回路、或いはそれらの組み合わせのいずれで構成されてもよい。
【００４７】
ノード（合成点）７は、出力整合回路４３及び２つの出力整合回路５３からの出力信号を結合するノード（合成点）であり、出力整合回路５３からは伝送線路１１ａと伝送線路１１ｂとを介して結合している。
【００４８】
λ／４変換器８は、ノード（合成点）７から見たインピーダンスＺ３を出力負荷Ｚ０に変換するものである。λ／４変換器８は、その特性インピーダンスＺ２に相当する線幅及びλ／４に相当する長さを有する導体パターンとして配線板上に形成させることが可能である。
通常は、λ／４変換器８で十分な帯域幅での整合が取れるが、カスケード接続された複数のλ／４変換器や、不均一分布定数線路を用いたλ／４変換器、あるいは整合さえ取れればλ／４変換器以外の整合手段を用いてもよい。
【００４９】
本増幅器の特徴部分である伝送線路１１ａ及び伝送線路１１ｂは、ピーク増幅器５ａ、５ｂの出力段に設けられ、ノード７に接続する（λ／２）×ｎ（ｎは１以上の整数）の電気長を有する伝送線路である。電気長を（λ／２）×ｎとすることにより、伝送路１１ａ及び１１ｂの前後でインピーダンスは同じとなる。伝送線路１１ａ及び１１ｂは、線路の線幅、厚さ、長さを適宜変えて、所望の電気長を得る。伝送線路１１ａ及び１１ｂの電気長は、それぞれ実装上最適となるよう、ｎの値を選択するようになっている。また、伝送線路１１ａ及び１１ｂのインピーダンスは、３Ｚ３＝３Ｚ２２／Ｚ０に等しい。
【００５０】
伝送線路１１ａ及び伝送線路１１ｂを設けても、その前後でインピーダンスが変わらないため、入力信号電力が低く、キャリア増幅回路４のみが動作している状態で、ピーク増幅器５ａ、５ｂの出力整合回路５３の出力インピーダンスが実質的に無限大となれば、ノード（合成点）７から見たインピーダンスも無限大となる。つまり、伝送線路１１ａ、１１ｂがない場合と同じ動作特性となる。
【００５１】
伝送線路１１ａ及び１１ｂを設けることにより、整合を保持しつつ、基板上に複数のピーク増幅回路５を余裕を持って配置してノード７に容易に接続することができ、回路配置の自由度が増して、基板上に無理なく複数のピーク増幅回路５を実装することができるものである。
【００５２】
つまり、本増幅器は、ピーク増幅回路５の出力に伝送線路の無い従来のドハティ増幅器と電気的に等価でありながら、ピーク増幅回路５とノード（合成点）７とを実装上複雑な回路の構成を取ること無く、接続可能にするものである。これにより、バックオフの小さい複数のピーク増幅回路を備えたドハティ増幅器を簡易な回路配置で構成することができ、電力効率が高い増幅器を容易に実現できるものである。
【００５３】
更に、本増幅器では、ピーク増幅回路５ａ、５ｂの前段に、移相器１２ａ、移相器１２ｂを設けている。移相器１２ａ及び１２ｂは、入力信号の位相の微調整を可能とするものである。伝送線路１１ａと伝送線路１１ｂの電気長が異なり、位相差が生じた場合には、移相器１２ａ、移相器１２ｂを微調整することによって位相差を吸収し、ノード（合成点）７におけるピーク増幅回路５ａ、５ｂからの出力信号の位相を合わせるものである。これにより、ノード７において各経路からの信号を同相で合成することができるものである。
【００５４】
［別の実施の形態：図２］
次に、本発明の別の実施の形態に係る増幅器の構成例について図２を用いて説明する。図２は、本発明の別の実施の形態に係る増幅器（別の増幅器）の例を示す構成ブロック図である。
図２に示すように、別の増幅器は、基本的な構成は上述した増幅器と同じであるが、ピーク増幅回路５ａ、５ｂの出力にインピーダンス変換器１３ａ、１３ｂが接続され、インピーダンス変換器１３ａ、１３ｂの出力が伝送線路１４ａ、１４ｂに入力される構成となっている。
【００５５】
インピーダンス変換器１３ａ、１３ｂは、キャリア増幅回路４のみが動作している状態（低入力電力の状態）で、ノード（合成点）７からピーク増幅回路５を見たインピーダンスが無限大にならない場合に、無限大に近いインピーダンスとなるようピーク増幅回路５ａ、５ｂの出力インピーダンスを変換するものである。
【００５６】
伝送線路１４ａ、１４ｂは、インピーダンス変換器１３ａ、１３ｂとノード（合成点）７との間に設けられ、図１に示した伝送線路１１ａ、１１ｂと同様に、λ／２×ｎ（ｎは１以上の整数）の電気長を有する伝送線路である。
【００５７】
図２に示した増幅器では、ピーク増幅回路５ａ、５ｂで増幅された信号は、インピーダンス変換器１３ａ、１３ｂでインピーダンス変換され、伝送線路１４ａ、１４ｂを介してノード７でキャリア増幅回路４からの信号と合成される。
図１に示した増幅器と同様に、インピーダンス変換器１３ａ、１３ｂからの出力インピーダンスは、伝送線路１４ａ、１４ｂの通過後も変わらない。そのため、伝送線路１４ａ、１４ｂを挿入しても、低入力電力時にノード（合成点）７からピーク増幅回路５を見たインピーダンスはほぼ無限大となり、高い効率が得られるものである。
【００５８】
また、移相器１５ａ、１５ｂは図１に示した移相器１２ａ、１２ｂと同様に、キャリア増幅回路４の出力信号とピーク増幅回路５ａ、５ｂの出力信号とをノード（合成点）７において同相で合成するためにピーク増幅回路５ａ、５ｂの入力信号の位相を微調整（遅延）するもので、伝送線路１４ａ、１４ｂの電気長の差や回路パターンのばらつきによって位相差が生じた場合に微調整を可能とするものである。
【００５９】
［実施の形態の効果］
本発明の実施の形態に係る増幅器によれば、キャリア増幅回路４と、複数のピーク増幅回路５ａ、５ｂとを備え、これらの増幅回路からの出力をノード７で合成して出力するドハティ増幅器において、ピーク増幅回路５ａ、５ｂの出力段に電気長が（λ／２）×ｎ（ｎは１以上の整数）となる伝送線路１１ａ、１１ｂを設け、伝送線路１１ａ、１１ｂを介してノード７に接続するドハティ増幅器としているので、ピーク増幅回路５ａ、５ｂの出力インピーダンスを保持しつつ、ｎを適宜選択することにより、基板上に複数のピーク増幅回路５を余裕を持って配置することができ、複数のピーク増幅回路を備えたドハティ増幅器を簡易な構成で実現でき、バックオフが小さく高電力効率の増幅器を容易に実現することができる効果がある。
【００６０】
また、本増幅器によれば、ピーク増幅回路５ａ、５ｂの入力段に移相器１２ａ、１２ｂを設けて、伝送線路１１ａ、１１ｂの電気長の違いや回路パターンのばらつき等により位相差が発生した場合には、移相器１２ａ、１２ｂで微調整を行って同相で合成することができ、高い整合性を得ることができる効果がある。
【００６１】
また、本増幅器によれば、キャリア増幅回路４の出力段に、インピーダンス変換器６を備え、その電気長を０〜λ／２の範囲から、キャリア増幅回路４の特性が最適となるように電気長を決定しているので、λ／４変換器を使用した場合よりも高電力効率・低歪とすることができ、ドハティ増幅器の性能を改善することができる。
【００６２】
また、本発明の別の実施の形態に係る増幅器によれば、複数のピーク増幅回路５ａ、５ｂの出力段にインピーダンス変換器１３ａ、１３ｂを備え、インピーダンス変換器１３ａ、１３ｂの出力を、電気長が（λ／２）×ｎ（ｎは１以上の整数）となる伝送線路１４ａ、１４ｂを介してノード７に接続するドハティ増幅器としているので、インピーダンス変換器１３ａ、１３ｂの出力インピーダンスを保持したままノード７で合成することができ、低入力電力時にノード７からピーク増幅回路５ａ、５ｂを見たインピーダンスをほぼ無限大としつつ、ｎを適宜選択することにより、基板上に複数のピーク増幅回路５を余裕を持って配置することができ、複数のピーク増幅回路を備えたドハティ増幅器を、一層高効率とし、且つ簡易な構成で実現することができる効果がある。
【産業上の利用可能性】
【００６３】
本発明は、複数のピーク増幅回路を有するドハティ増幅器の回路構成を簡易にし、高効率で良好な特性を備えた増幅器を容易に実現できる増幅器に適している。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態に係る増幅器の構成ブロック図である。
【図２】本発明の別の実施の形態に係る増幅器（別の増幅器）の例を示す構成ブロック図である。
【図３】ドハティ増幅器の基本構成を示す構成ブロック図である。
【図４】ドハティ増幅器と通常のＢ級増幅器の効率−出力電力特性を示す説明図である。
【図５】キャリア増幅回路１個に対してピーク増幅回路をｋ個とした場合のドハティ増幅器の構成図である。
【図６】ピーク増幅回路の数とバックオフとの関係を示した図である。
【図７】ピーク増幅回路を２個有する３−Ｗａｙドハティ増幅器の回路構成例を示す説明図である。
【符号の説明】
【００６５】
１…入力端子、  １２，１５…移相器、  １１，１４…伝送路、  ２，２１，２２，２３…分配器、  ３，３１，３２…移相器、  ４…キャリア増幅回路、  ４１…入力整合回路、  ４２…増幅素子、  ４３…出力整合回路、  ５…ピーク増幅回路、５１…入力整合回路、  ５２…増幅素子、  ５３…出力整合回路、  ６…インピーダンス変換器、  ７…ノード（合成点）、  ６１，６２，６３，８，８１，８２，８３…λ／４変換器、  ９…出力端子、  １０…出力負荷
【図１】
2009055515.tif 000007
【図２】
2009055515.tif 000008
【図３】
2009055515.tif 000009
【図４】
2009055515.tif 000010
【図５】
2009055515.tif 000011
【図６】
2009055515.tif 000012
【図７】
2009055515.tif 000013