(57)【要約】【課題】スイッチングレギュレータにおける軽負荷時の出力電圧の変動を改善し、安定した電源を提供する。【解決手段】コンパレータ１２は、エラーアンプ１１の電流指示値と基準電圧ＳＴＯＰＲＥＦとを比較し、電流指示値が基準電圧ＳＴＯＰＲＥＦより低くなるとＨｉレベルの信号を出力してＰＷＭ制御を行い、電流指示値が基準電圧ＳＴＯＰＲＥＦよりも高くなると、Ｌｏレベルの信号を出力し、トランジスタ１０のスイッチング動作を停止させてＰＷＭ制御を停止させる。負荷電流量が少ない軽負荷時には、トランジスタ１０のＯＮタイミングが電流指示値によって制御されることになり、出力電圧Ｖｏのリップルを抑えたスイッチング制御を行うことができる。【選択図】図１
2009240112.tif 000002
【特許請求の範囲】
【請求項１】
直流の電源電圧を任意の直流電圧に変換する電源装置であって、
ＰＷＭ信号に基づいて、スイッチングを行うドライバ部と、
前記電源装置から出力される出力電流を指示する電流指示値を生成する出力電流指示部と、
前記出力電流指示部から出力された電流指示値に基づいて、前記ドライバ部に供給するＰＷＭ信号の出力を制御する動作制御部とを備え、
前記動作制御部は、
前記電流指示値が任意のしきい値電圧よりも大きい場合に前記ＰＷＭ信号を出力し、前記電流指示値が任意のしきい値電圧よりも小さい場合に前記ＰＷＭ信号の出力を停止することを特徴とする電源装置。
【請求項２】
請求項１記載の電源装置において、
前記出力電流指示部は、
前記電源装置の出力電圧と基準電圧との誤差量を電流指示値として出力する誤差増幅器よりなり、
前記動作制御部は、
前記誤差増幅器から出力される電流指示値と前記しきい値電圧とを比較し、前記電流指示値が前記しきい値電圧よりも大きいか否かを判定するコンパレータと、
前記誤差増幅器から出力された電流指示値と前記電源装置の出力電流とを比較し、その比較結果により、前記ドライバ部を駆動するＰＷＭ信号を生成して出力するヒステリシスコンパレータと、
前記コンパレータが前記しきい値電圧よりも前記電流指示値が大きいと判定した際に前記ヒステリシスコンパレータが生成するＰＷＭ信号を出力し、前記コンパレータが前記しきい値電圧よりも前記電流指示値が小さいと判定した際に前記ヒステリシスコンパレータが生成したＰＷＭ信号の出力を停止する出力判定部とよりなることを特徴とする電源装置。
【請求項３】
請求項１または２記載の電源装置において、
前記電源装置は、
出力電流帰還型のスイッチングレギュレータであることを特徴とする電源装置。
【請求項４】
直流の電源電圧を任意の直流電圧に変換する電源装置に用いられる電圧生成制御部を備えた半導体集積回路装置であって、
前記電圧生成制御部は、
ＰＷＭ信号に基づいてスイッチングを行うドライバを駆動するプリドライバと、
前記電源装置から出力される出力電流を指示する電流指示値を生成する出力電流指示部と、
前記出力電流指示部から出力された電流指示値に基づいて、前記プリドライバに供給するＰＷＭ信号の出力を制御する動作制御部とを備え、
前記動作制御部は、
前記電流指示値が任意のしきい値電圧よりも大きい場合に前記ＰＷＭ信号を出力し、前記電流指示値が任意のしきい値電圧よりも小さい場合に前記ＰＷＭ信号の出力を停止することを特徴とする半導体集積回路装置。
【請求項５】
請求項４記載の半導体集積回路装置において、
前記出力電流指示部は、
前記電源装置の出力電圧と基準電圧との誤差量を電流指示値として出力する誤差増幅器よりなり、
前記動作制御部は、
前記誤差増幅器から出力される電流指示値と前記しきい値電圧とを比較し、前記電流指示値が前記しきい値電圧よりも大きいか否かを判定するコンパレータと、
前記誤差増幅器から出力された電流指示値と前記電源装置の出力電流とを比較し、その比較結果により、前記プリドライバに出力するＰＷＭ信号を生成して出力するヒステリシスコンパレータと、
前記コンパレータが前記しきい値電圧よりも前記電流指示値が大きいと判定した際に前記ヒステリシスコンパレータが生成するＰＷＭ信号を出力し、前記コンパレータが前記しきい値電圧よりも前記電流指示値が小さいと判定した際に前記ヒステリシスコンパレータが生成したＰＷＭ信号の出力を停止する出力判定部とよりなることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータの電圧安定化技術に関し、特に、軽負荷時における出力電圧変動の低減に有効な技術に関する。
【背景技術】
【０００２】
半導体集積回路装置には、スイッチングレギュレータが広く用いられている。この種のスイッチングレギュレータには、高効率が求められており、携帯機器向けの半導体集積回路装置に用いられるスイッチングレギュレータでは、待機時などにおける軽負荷時の高効率化が必須となっている。
【０００３】
このため、スイッチングレギュレータでは、軽負荷時の効率を改善するものとして、通常時は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｔｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御をし、軽負荷時には、スイッチングのパルス幅を一定とし、パルスの出力タイミングをコントロールするＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）制御を行う技術が知られている。
【０００４】
また、ＰＷＭ制御とＰＦＭ制御との切り替えは、スイッチングレギュレータの出力電流をモニタすることによって行うものが知られており、ＰＦＭ制御時には、出力電圧をモニタしてＰＦＭの制御用ドライバのＯＮタイミングを決定している。
【０００５】
さらに、この種のスイッチングレギュレータにおいては、たとえば、ＰＷＭモード制御におけるオンタイミングを決定する発振回路と、ＰＦＭ制御モードにおけるオン時間を決定する比較電圧源と、該比較電圧源の電圧と誤差増幅回路の出力電圧のいずれか一方を出力するマルチプレクサとを有し、各制御モードにおいて、比較回路に入力する電圧をマルチプレクサを切り替えて、ＰＷＭ制御モードにおけるオンタイミングとＰＦＭ制御モードにおけるオン時間を決定するものがある（特許文献１参照）。
【特許文献１】特開２００７−２５９５９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、上記のようなスイッチングレギュレータにおける軽負荷時の効率改善技術では、次のような問題点があることが本発明者により見い出された。
【０００７】
すなわち、ＰＦＭ制御では、出力電圧をモニタし、任意のしきい値よりも出力電圧が下がった場合にＰＦＭ動作を行い、任意のしきい値よりも出力電圧が高い場合にはＰＦＭ動作を停止する制御を行っているので、出力電圧のリップルが大きくなってしまうという問題がある。
【０００８】
また、待機時などの軽負荷時から大電流が必要になった場合には、ＰＦＭ制御からＰＷＭ制御に移行することになるが、ＰＦＭ制御では大きな負荷変動に追従することができないために、ＰＦＭ制御からＰＷＭ制御に切り替える際に、出力電圧の変動が大きくなってしまうという問題がある。
【０００９】
さらに、ＰＷＭ制御用の回路とＰＦＭ制御用の回路とが必要となるために、スイッチングレギュレータの回路規模が大きくなり、半導体集積回路装置の小型化の妨げとなっているという問題がある。
【００１０】
本発明の目的は、スイッチングレギュレータにおける軽負荷時の出力電圧の変動を改善し、安定した電源を提供することのできる技術を提供することにある。
【００１１】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明は、直流の電源電圧を任意の直流電圧に変換する電源装置であって、ＰＷＭ信号に基づいて、スイッチングを行うドライバ部と、電源装置から出力される出力電流を指示する電流指示値を生成する出力電流指示部と、該出力電流指示部から出力された電流指示値に基づいて、ドライバ部に供給するＰＷＭ信号の出力を制御する動作制御部とを備え、該動作制御部は、電流指示値が任意のしきい値電圧よりも大きい場合にＰＷＭ信号を出力し、電流指示値が任意のしきい値電圧よりも小さい場合にＰＷＭ信号の出力を停止するものである。
【００１４】
また、本発明は、前記出力電流指示部が、電源装置の出力電圧と基準電圧との誤差量を電流指示値として出力する誤差増幅器よりなり、前記動作制御部は、誤差増幅器から出力される電流指示値としきい値電圧とを比較し、電流指示値がしきい値電圧よりも大きいか否かを判定するコンパレータと、誤差増幅器から出力された電流指示値と電源装置の出力電流とを比較し、その比較結果により、ドライバ部を駆動するＰＷＭ信号を生成して出力するヒステリシスコンパレータと、コンパレータがしきい値電圧よりも電流指示値が大きいと判定した際にヒステリシスコンパレータが生成するＰＷＭ信号を出力し、コンパレータがしきい値電圧よりも電流指示値が小さいと判定した際にヒステリシスコンパレータが生成したＰＷＭ信号の出力を停止する出力判定部とよりなるものである。
【００１５】
さらに、本発明は、前記電源装置が、出力電流帰還型のスイッチングレギュレータよりなるものである。
【００１６】
また、本願のその他の発明の概要を簡単に示す。
【００１７】
本発明は、直流の電源電圧を任意の直流電圧に変換する電源装置に用いられる電圧生成制御部を備えた半導体集積回路装置であって、該電圧生成制御部は、ＰＷＭ信号に基づいてスイッチングを行うドライバを駆動するプリドライバと、電源装置から出力される出力電流を指示する電流指示値を生成する出力電流指示部と、該出力電流指示部から出力された電流指示値に基づいて、プリドライバに供給するＰＷＭ信号の出力を制御する動作制御部とを備え、該動作制御部は、電流指示値が任意のしきい値電圧よりも大きい場合にＰＷＭ信号を出力し、電流指示値が任意のしきい値電圧よりも小さい場合にＰＷＭ信号の出力を停止するものである。
【００１８】
また、本発明は、前記出力電流指示部が、電源装置の出力電圧と基準電圧との誤差量を電流指示値として出力する誤差増幅器よりなり、動作制御部は、誤差増幅器から出力される電流指示値としきい値電圧とを比較し、電流指示値がしきい値電圧よりも大きいか否かを判定するコンパレータと、誤差増幅器から出力された電流指示値と電源装置の出力電流とを比較し、その比較結果により、プリドライバに出力するＰＷＭ信号を生成して出力するヒステリシスコンパレータと、コンパレータがしきい値電圧よりも電流指示値が大きいと判定した際にヒステリシスコンパレータが生成するＰＷＭ信号を出力し、コンパレータがしきい値電圧よりも電流指示値が小さいと判定した際にヒステリシスコンパレータが生成したＰＷＭ信号の出力を停止する出力判定部とよりなるものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
（１）負荷電流量が変動しても安定した出力電圧を出力することができる。
【００２１】
（２）また、電源装置の回路規模を大きくすることなく、低コストで高精度な電圧を生成することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
図１は、本発明の実施の形態１によるスイッチングレギュレータの構成例を示す回路図、図２は、図１のスイッチングレギュレータにおける動作タイミングを示すタイミングチャートである。
【００２４】
本実施の形態１において、スイッチングレギュレータ１は、たとえば、モバイル向けのハードディスクドライブ（ＨＤＤ）などに搭載され、直流電圧を任意の直流電圧に変換する。
【００２５】
スイッチングレギュレータ１は、出力電流帰還型の昇圧スイッチングレギュレータであり、図１に示すように、静電容量素子２，３、ダイオード４、抵抗５〜８、コイル９、トランジスタ１０、エラーアンプ１１、コンパレータ１２、ヒステリシスコンパレータ１３、論理積回路１４、およびプリドライバ１５から構成されている。
【００２６】
また、抵抗７，８、ドライバ部を構成するトランジスタ１０、エラーアンプ１１、コンパレータ１２、ヒステリシスコンパレータ１３、論理積回路１４、ならびにドライバを構成するプリドライバ１５によって電圧生成制御部が構成され、この電圧生成制御部は、たとえば、半導体集積回路装置内に設けられる。
【００２７】
さらに、静電容量素子２，３、ダイオード４、抵抗５，６、およびコイル９は、たとえば、半導体集積回路装置に外部接続された構成となっている。ここで、トランジスタ１０は、半導体集積回路装置に設けずに、外部接続する構成であってもよい。
【００２８】
抵抗５の一方の接続部、ならびに静電容量素子３の一方の接続部には、電源電圧がそれぞれ接続されている。抵抗５の他方の接続部には、コイル９の一方の接続部が接続されている。
【００２９】
静電容量素子３の他方の接続部には、抵抗６の一方の接続部が接続されており、この抵抗６の他方の接続部には、コイル９の一方の接続部、ダイオード４のアノード、およびトランジスタ１０の一方の接続部がそれぞれ接続されている。
【００３０】
ダイオード４のカソードには、静電容量素子２の一方の接続部が接続されており、該静電容量素子２の他方の接続部には、基準電位ＶＳＳが接続されている。また、静電容量素子２の一方の接続部は、スイッチングレギュレータ１の電圧出力部となり、負荷Ｌに対して出力電圧Ｖｏを出力する。
【００３１】
静電容量素子２の一方の接続部（スイッチングレギュレータ１の電圧出力部）と基準電位ＶＳＳとの間には、抵抗７、および抵抗８が直列接続されている。抵抗７と抵抗８との接続部には、出力電流指示部であるエラーアンプ（誤差増幅器）１１の正（＋）側入力端子が接続されている。
【００３２】
エラーアンプ１１の負（−）側入力端子には、基準電圧ＶＲＥＦが入力されるように接続されており、該エラーアンプ１１の出力部には、コンパレータ１２の負（−）側入力端子、およびヒステリシスコンパレータ１３の負（−）側入力端子がそれぞれ接続されている。
【００３３】
コンパレータ１２の正（＋）側入力端子には、しきい値電圧となる基準電圧ＳＴＯＰＲＥＦが入力されるように接続されており、このコンパレータ１２の出力部には、論理積回路１４の一方の入力部が接続されている。
【００３４】
ヒステリシスコンパレータ１３の出力部には、論理積回路１４の他方の入力部が接続されており、該ヒステリシスコンパレータ１３の正（＋）側入力端子には、静電容量素子３と抵抗６との接続部が接続されている。
【００３５】
論理積回路１４の出力部には、トランジスタ１０のゲートが接続されており、該トランジスタ１０の他方の接続部には、基準電位ＶＳＳが接続されている。また、コンパレータ１２、ヒステリシスコンパレータ１３、ならびに論理積回路１４によって動作制御部が構成されている。
【００３６】
次に、本実施の形態におけるスイッチングレギュレータ１の動作について説明する。
【００３７】
スイッチングレギュレータ１は、通常動作モードと軽負荷時動作モードとを有する。通常動作モードは、負荷Ｌが通常動作を行っている際の動作モードであり、軽負荷時モードは、負荷Ｌが待機状態などによって軽負荷となっている際の動作モードである。
【００３８】
出力電流の検出は、静電容量素子３、および抵抗６によって行われ、トランジスタ１０のスイッチング動作により、電源電圧に接続されたコイル９に電磁エネルギーを蓄えて昇圧動作を行う。
【００３９】
トランジスタ１０がＯＮすると、コイル９に電磁エネルギーが蓄えられて、トランジスタ１０のＯＦＦ時に整流用のダイオード４を通して平滑化容量となる静電容量素子２に電荷を蓄えることによって昇圧された出力電圧Ｖｏを得る。
【００４０】
出力電圧Ｖｏは、抵抗７，８によって分圧され、エラーアンプ１１に入力される。エラーアンプ１１は、分圧された電圧と基準電圧ＶＲＥＦとの誤差量をヒステリシスコンパレータ１３に入力する。
【００４１】
ヒステリシスコンパレータ１３の正（＋）側入力端子には、静電容量素子３と抵抗６とによって検出された出力電流の値が入力されているので、エラーアンプ１１から出力される信号は、出力電圧Ｖｏを維持するために必要な負荷電流値と比例した電流指示値となる。
【００４２】
ヒステリシスコンパレータ１３は、エラーアンプ１１より入力される電流指示値と静電容量素子３、および抵抗６によって検出された出力電流値の大小関係によって、Ｈｉレベル、またはＬｏレベルの信号を出力する。
【００４３】
このＨｉレベル、またはＬｏレベルの信号が論理積回路１４を介してプリドライバ１５に入力され、該プリドライバ１５がトランジスタ１０をＯＮ／ＯＦＦ駆動して、ＰＷＭ制御動作が行われる。
【００４４】
また、コンパレータ１２は、エラーアンプ１１の出力（電流指示値）と任意の基準電圧ＳＴＯＰＲＥＦ（しきい値値電圧）とを比較し、電流指示値が基準電圧ＳＴＯＰＲＥＦより高くなる（電流指示値が小さくなる）と、Ｌｏレベルの信号を出力する。
【００４５】
コンパレータ１２から出力される信号は、論理積回路１４の一方の入力部に入力されるので、該コンパレータ１２の出力信号がＨｉレベルの期間、ＰＷＭ制御が行われ、コンパレータ１２の出力信号がＬｏレベルとなるとヒステリシスコンパレータ１３の出力信号にかかわらず、トランジスタ１０がＯＦＦとなる。
【００４６】
次に、軽負荷時モードにおけるスイッチングレギュレータ１の動作について説明する。
【００４７】
図２は、スイッチングレギュレータ１における動作タイミングを示すタイミングチャートである。図２において、上方から下方にかけては、スイッチングレギュレータ１の出力電圧Ｖｏ、トランジスタ１０の動作（ＰＷＭ制御）、エラーアンプ１１から出力される電流指示値、スイッチングレギュレータ１に接続された負荷Ｌの負荷電流における信号タイミングをそれぞれ示している。
【００４８】
まず、スイッチングレギュレータ１に流れる負荷電流が大きい通常動作モードの場合（図２、期間ｔ１）には、エラーアンプ１１からは、大電流を流す電流指示値の電圧（たとえば、０Ｖ）が出力される。
【００４９】
よって、コンパレータ１２からは、Ｈｉレベルの信号が出力されるので、ヒステリシスコンパレータ１３から出力されたＨｉレベル／Ｌｏレベルの信号によって連続したＰＷＭ制御（通常動作モード）が行われることになる。
【００５０】
続いて、負荷Ｌが動作状態から待機状態などに遷移することによって、スイッチングレギュレータ１に流れる負荷電流が減少（図２、期間ｔ２）しはじめると、それに比例して、エラーアンプ１１から出力される電流指示値の電圧レベルが上昇する。
【００５１】
そして、エラーアンプ１１から出力される電流指示値が、基準電圧ＳＴＯＰＲＥＦより高くなると、コンパレータ１２からＬｏレベルの信号が出力され、トランジスタ１０がＯＦＦとなってＰＷＭ制御が停止され、スイッチングレギュレータ１の動作モードが軽負荷時モードに移行することになる。
【００５２】
その後、コンパレータ１２は、エラーアンプ１１から出力される電流指示値と基準電圧ＳＴＯＰＲＥＦとを比較し、電流指示値が基準電圧ＳＴＯＰＲＥＦより低くなるとＰＷＭ制御を行い、電流指示値が基準電圧ＳＴＯＰＲＥＦよりも高くなると、トランジスタ１０のスイッチング動作を停止させてＰＷＭ制御を停止させる。
【００５３】
このように、負荷電流量が少ない軽負荷時には、トランジスタ１０のＯＮタイミングが電流指示値によって制御されることになり、出力電圧Ｖｏのリップルを抑えたスイッチング制御を行うことができる。
【００５４】
よって、スイッチングレギュレータ１は、電流指示値が基準電圧ＳＴＯＰＲＥＦより小さい場合、自動的に軽負荷時モードの動作となる。電流指示値が基準電圧ＳＴＯＰＲＥＦの電圧レベル付近では、通常動作モードと軽負荷時モードとの制御が混在した動作となり、電流指示値の低下とともに徐々にその混在比が切り替わる。
【００５５】
そのため、通常動作モードと軽負荷時モードとの切り替え時における出力電圧Ｖｏの電圧変動を抑えることができる。また、電流指示値にしきい値電圧となる基準電圧ＳＴＯＰＲＥＦを設けてトランジスタ１０のＯＮタイミングを制御するだけであるため、回路構成が簡単になり、容易に通常動作モード／軽負荷時モードの動作を実現することができる。
【００５６】
それにより、本実施の形態１によれば、負荷電流量が変動しても安定した出力電圧Ｖｏを出力することができる。
【００５７】
また、回路規模を大きくすることなく、低コストで高精度なスイッチングレギュレータ１を実現することができる。
【００５８】
（実施の形態２）
図３は、本発明の実施の形態２によるスイッチングレギュレータの構成例を示す回路図、図４は、図３のスイッチングレギュレータにおける動作タイミングを示すタイミングチャートである。
【００５９】
本実施の形態２において、スイッチングレギュレータ１ａは、降圧型のスイッチングレギュレータからなる。スイッチングレギュレータ１ａは、図３に示すように、静電容量素子２，３、ダイオード４、抵抗５〜８、コイル９、トランジスタ１０、エラーアンプ１１、コンパレータ１２、ヒステリシスコンパレータ１３、およびプリドライバ１５からなる前記実施の形態１（図１）と同様の構成に、論理積回路１４の代わりに論理和回路１４ａが追加された構成となっている。
【００６０】
ここでも、抵抗７，８、トランジスタ１０、エラーアンプ１１、コンパレータ１２、ヒステリシスコンパレータ１３、論理和回路１４ａ、ならびにプリドライバ１５によって電圧生成制御部が構成され、この電圧生成制御部は、たとえば、半導体集積回路装置に設けられている。
【００６１】
そして、その他の静電容量素子２，３、ダイオード４、抵抗５，６、およびコイル９は、たとえば、半導体集積回路装置に外部接続された構成となっている。さらに、トランジスタ１０は、半導体集積回路装置に設けずに、外部接続する構成であってもよい。
【００６２】
トランジスタ１０の一方の接続部には、電源電圧が供給されるように接続されており、該トランジスタ１０の他方の接続部には、ダイオード４のカソード、抵抗５，６の一方の接続部がそれぞれ接続されている。
【００６３】
また、ダイオード４のアノードには、基準電位ＶＳＳが接続されている。抵抗６の他方の接続部には、静電容量素子３の一方の接続部が接続されており、この抵抗６と静電容量素子３との接続部には、ヒステリシスコンパレータ１３の正（＋）側入力端子が接続されている。
【００６４】
抵抗５の他方の接続部には、コイル９の一方の接続部が接続されており、該コイル９の他方の接続部には、静電容量素子３の他方の接続部、ならびに静電容量素子２の一方の接続部がそれぞれ接続されている。
【００６５】
静電容量素子２の他方の接続部には、基準電位ＶＳＳが接続されており、この静電容量素子２の一方の接続部は、スイッチングレギュレータ１ａの電圧出力部となり、負荷Ｌに対して出力電圧Ｖｏを出力する。
【００６６】
コンパレータ１２の出力部には、論理和回路１４ａの一方の入力部が接続されており、ヒステリシスコンパレータ１３の出力部には、論理和回路１４ａの他方の入力部が接続されている。
【００６７】
また、論理和回路１４ａの出力部には、プリドライバ１５の入力部が接続されている。その他の接続構成については、前記実施の形態１（図１）と同様となっているので、説明は、省略する。
【００６８】
スイッチングレギュレータ１ａは、出力電流の検出を抵抗６、および静電容量素子３によって行うヒステリックコンパレータ制御の降圧型スイッチングレギュレータであり、トランジスタ１０のスイッチング動作により、電源電圧に接続されたコイル９に電磁エネルギーを蓄えて降圧動作を行う。
【００６９】
トランジスタ１０がＯＮするとコイル９に電磁エネルギーが蓄えられて、トランジスタ１０のＯＦＦ時に整流用のダイオード４を通して基準電位ＶＳＳから回生電流が生じる。そして、この電流を平滑化容量である静電容量素子２に蓄えることによって出力電圧Ｖｏを得る。
【００７０】
出力電圧Ｖｏは、抵抗７，８によって分圧されて、エラーアンプ１１に入力される。エラーアンプ１１は、基準電圧ＶＲＥＦとの誤差量をヒステリシスコンパレータ１３に入力する。
【００７１】
ヒステリシスコンパレータ１３の正（＋）側入力端子には、出力電流を抵抗６と静電容量素子３とによって検出された値が入力され、前記実施の形態１と同様に、その出力が電流指示値となる。
【００７２】
また、ヒステリシスコンパレータ１３は、エラーアンプ１１より入力される電流指示値と抵抗６、静電容量素子３によって検出された出力電流値の大小関係によって、Ｈｉレベル／Ｌｏレベルの信号を出力し、トランジスタ１０がＯＮ／ＯＦＦしてＰＷＭ動作となる。
【００７３】
コンパレータ１２は、電流指示値がある基準電圧ＳＴＯＰＲＥＦより低くなる（電流指示値が小さくなる）とＨｉレベルの信号を出力する。
【００７４】
コンパレータ１２の出力信号は、ヒステリシスコンパレータ１３の出力信号と論理和回路１４ａによって論理和がとられてプリドライバ１５に入力される。コンパレータ１２の出力信号がＨｉレベルとなると、ヒステリシスコンパレータ１３の出力信号にかかわらず、トランジスタ１０はＯＦＦとなる。
【００７５】
図４は、スイッチングレギュレータ１ａにおける動作タイミングを示すタイミングチャートである。図４において、上方から下方にかけては、スイッチングレギュレータ１ａの出力電圧Ｖｏ、トランジスタ１０の動作（ＰＷＭ制御）、エラーアンプ１１から出力される電流指示値、スイッチングレギュレータ１ａに接続された負荷Ｌの負荷電流における信号タイミングをそれぞれ示している。
【００７６】
スイッチングレギュレータ１ａにおいても、前記実施の形態１と同様に、通常動作モードと軽負荷時動作モードとを有する構成となっている。
【００７７】
まず、通常動作モードの場合（図４、期間ｔ１）には、エラーアンプ１１からは、大電流を流す電流指示値の電圧が出力され、コンパレータ１２からＬｏレベルの信号が出力される。よって、ヒステリシスコンパレータ１３からは、Ｈｉレベル／Ｌｏレベルの信号が出力され、連続したＰＷＭ制御（通常動作モード）が行われることになる。
【００７８】
続いて、スイッチングレギュレータ１ａに流れる負荷電流が減少（図４、期間ｔ２）しはじめると、それに比例して、エラーアンプ１１から出力される電流指示値の電圧レベルが低下する。
【００７９】
そして、エラーアンプ１１から出力される電流指示値が、基準電圧ＳＴＯＰＲＥＦより低くなると、コンパレータ１２からＨｉレベルの信号が出力され、トランジスタ１０がＯＦＦとなってＰＷＭ制御が停止され、スイッチングレギュレータ１ａの動作モードが軽負荷時モードに移行することになる。
【００８０】
その後、コンパレータ１２は、エラーアンプ１１から出力される電流指示値と基準電圧ＳＴＯＰＲＥＦとを比較し、電流指示値が基準電圧ＳＴＯＰＲＥＦより高くなるとＰＷＭ制御を行い、電流指示値が基準電圧ＳＴＯＰＲＥＦよりも低くなると、トランジスタ１０のスイッチング動作を停止させてＰＷＭ制御を停止させる。
【００８１】
それにより、本実施の形態２においても、出力電圧Ｖｏのリップルを抑えた安定したスイッチング制御を行うことができる。
【００８２】
また、回路規模を大きくすることなく、低コストで高精度なスイッチングレギュレータ１ａを実現することができる。
【００８３】
（実施の形態３）
図５は、本発明の実施の形態３によるスイッチングレギュレータの構成例を示す回路図である。
【００８４】
本実施の形態３において、スイッチングレギュレータ１ｂは、ピーク電流制御型の降圧スイッチングレギュレータからなり、図５に示すように、フリップフロップを構成する否定論理積回路１６，１７、トリガ発生器１８、発振器１９、および抵抗２０が新たに追加され、抵抗６、静電容量素子３が削除された構成がスイッチングレギュレータ１ａ（図３）と異なる点である。
【００８５】
ここでも、抵抗７，８、トランジスタ１０、エラーアンプ１１、コンパレータ１２、ヒステリシスコンパレータ１３、論理和回路１４ａ、プリドライバ１５、否定論理積回路１６，１７、トリガ発生器１８、ならびに発振器１９により、電圧生成制御部が構成されており、該電圧生成制御部は、たとえば、半導体集積回路装置に設けられる。
【００８６】
そして、静電容量素子２、ダイオード４、抵抗５，２０、およびコイル９は、半導体集積回路装置に外部接続された構成となっている。さらに、トランジスタ１０は、半導体集積回路装置に設けずに、外部接続する構成であってもよい。
【００８７】
この場合、抵抗２０の一方の接続部には、電源電圧が接続されており、該抵抗２０の他方の接続部には、トランジスタ１０の一方の接続部が接続されている。また、発振器１９の出力部には、トリガ発生器１８の入力部が接続されている。
【００８８】
トリガ発生器１８の出力部には、否定論理積回路１７の他方の入力部が接続されており、該トリガ発生器１８から出力されるパルスが否定論理積回路１７の他方の入力部に入力される。
【００８９】
ヒステリシスコンパレータ１３の出力部には、否定論理積回路１６の一方の入力部が接続されており、該否定論理積回路１６の他方の入力部には、否定論理積回路１７の出力部が接続されている。
【００９０】
否定論理積回路１６の出力部には、否定論理積回路１７の一方の入力部、および論理和回路１４ａの一方の入力部がそれぞれ接続されている。その他の接続構成については、前記実施の形態２の図３と同様となっている。この場合、ＰＷＭ制御の周波数は、発振器１９、およびトリガ発生器１８によって生成されるパルスによって設定されることになる。
【００９１】
また、スイッチングレギュレータ１ｂにおける通常動作モード、および軽負荷時動作モードの動作については、前記実施の形態２（図４）と同様となっているので、説明は省略する。
【００９２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００９３】
本発明は、スイッチングレギュレータにおける出力電圧の安定化技術に適している。
【図面の簡単な説明】
【００９４】
【図１】本発明の実施の形態１によるスイッチングレギュレータの構成例を示す回路図である。
【図２】図１のスイッチングレギュレータにおける動作タイミングを示すタイミングチャートである。
【図３】本発明の実施の形態２によるスイッチングレギュレータの構成例を示す回路図である。
【図４】図３のスイッチングレギュレータにおける動作タイミングを示すタイミングチャートである。
【図５】本発明の実施の形態３によるスイッチングレギュレータの構成例を示す回路図である。
【符号の説明】
【００９５】
１  スイッチングレギュレータ
１ａ  スイッチングレギュレータ
１ｂ  スイッチングレギュレータ
２，３  静電容量素子
４  ダイオード
５〜８  抵抗
９  コイル
１０  トランジスタ
１１  エラーアンプ
１２  コンパレータ
１３  ヒステリシスコンパレータ
１４  論理積回路
１４ａ  論理和回路
１５  プリドライバ
１６，１７  否定論理積回路
１８  トリガ発生器
１９  発振器
２０  抵抗
【図１】
2009240112.tif 000003
【図２】
2009240112.tif 000004
【図３】
2009240112.tif 000005
【図４】
2009240112.tif 000006
【図５】
2009240112.tif 000007