(57)【要約】【課題】  発光素子の駆動回路に動作速度の遅いＴＦＴを用いた場合でも十分な速度で画像形成ができる回路を提供することである。【解決手段】  本発明に係るデータ信号供給装置は、入力されるデータ信号をサンプリングして負荷回路の駆動には不十分な電圧レベルのデータ信号を保持するサンプルホールド回路と、負荷回路に増幅されたデータ信号を供給するためにサンプルホールド回路に保持されたデータ信号を電圧増幅する増幅回路とを備えたデータ信号供給回路を有する。増幅回路は、サンプリング期間の少なくとも２倍以上の積分時間をかけて、サンプルホールド回路に保持されたデータ信号を積分することにより、保持されたデータ信号の電圧を負荷回路の駆動に十分な電圧に昇圧する。【選択図】  図３
2009101582.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングトランジスタを有し、入力されるデータ信号をサンプリングして負荷回路の駆動には不十分な電圧レベルのデータ信号を保持するサンプルホールド回路と、
前記負荷回路に増幅されたデータ信号を供給するために前記サンプルホールド回路に保持されたデータ信号を電圧増幅する増幅回路と、
を備えたデータ信号供給回路を少なくとも２つ以上具備し、
前記少なくとも２つ以上の増幅回路の各々は、
サンプリング期間の少なくとも２倍以上の積分時間をかけて、前記サンプルホールド回路に保持されたデータ信号を積分することにより、該保持されたデータ信号の電圧を前記負荷回路の駆動に十分な電圧に昇圧する積分回路を含み、
前記複数のデータ信号供給回路のうち、一つの前記データ信号供給回路の前記増幅回路における前記積分時間中に、他の前記データ信号供給回路において前記データ信号をサンプリングする、ことを特徴とするデータ信号供給装置。
【請求項２】
請求項１に記載の回路において、前記サンプルホールド回路に保持されたデータ信号を増幅する前記増幅回路は、出力端子に保持容量が設けられた増幅用トランジスタを有し、
前記増幅用トランジスタにその閾値電圧より大きいオンデータ信号電圧が入力された時の前記増幅用トランジスタのオンドレイン電流をＩｄ（ｏｎ）、
前記増幅用トランジスタにその閾値電圧以下のオフデータ信号電圧が入力された時の前記増幅用トランジスタのオフドレイン電流をＩｄ（ｏｆｆ）、
前記保持容量をＣｐ１、
前記増幅時間をｔ、
前記負荷回路のＴｒＤ１の動作閾値電圧をＶｔｈとした時に、前記増幅されたデータ信号の電圧が、
【数１】
2009101582.tif 000005
を満たし、且つ、前記増幅用トランジスタに入力されるデータ信号電圧の最大値をＶＯＡＭＡＸとした時に、
【数２】
2009101582.tif 000006
を満足すると共に、前記複数のデータ信号供給回路のうち、一つの前記データ信号提供回路の増幅時間ｔ中に、他の前記データ信号供給回路において前記データ信号をサンプルホールドする、
ことを特徴とするデータ信号供給装置。
【請求項３】
前記負荷回路は、前記増幅回路から出力されたデータ信号に応じてオン又はオフ状態となるスイッチングトランジスタを含むことを特徴とする請求項１又は２に記載のデータ信号供給装置。
【請求項４】
前記サンプルホールド回路及び前記増幅回路の少なくとも１つを構成するトランジスタは、非単結晶半導体からなる活性層を有する薄膜トランジスタ又は有機トランジスタであることを特徴とする請求項１乃至３のいずれか一項に記載のデータ信号供給装置。
【請求項５】
請求項１乃至４のいずれか一項に記載のデータ信号供給装置と、前記スイッチングトランジスタにより駆動電流が供給されて発光する発光素子とを有することを特徴とする発光素子アレイ。
【請求項６】
感光体と、
前記感光体に静電潜像を形成するための請求項５に記載の発光素子アレイと、
を有することを特徴とする画像形成装置。
【請求項７】
誘電体材料を含むドラムと、
前記ドラムの帯電状態を変化させる位置に配置された複数のスタイラスと、
前記スタイラスの電位を変化させる請求項１乃至４のいずれか一項に記載のデータ信号供給装置とを有することを特徴とする画像形成装置。
【請求項８】
２次元に配置された発光素子アレイと、
前記発光素子アレイの水平走査方向に並んだ複数の水平走査配線にデータ信号を供給する請求項１乃至４のいずれか一項に記載のデータ信号供給装置と、
前記発光素子アレイを垂直走査方向に走査するための垂直走査回路とを有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ状に配置されたＬＥＤ、有機ＥＬや無機ＥＬ等の発光素子を駆動するデータ信号供給装置、該データ信号供給装置を用いた発光素子アレイ、該発光素子アレイを用いた画像形成装置及び画像表示装置に関する。
【背景技術】
【０００２】
電子写真プリンタの露光光源として発光ダイオード等を数千個並べた発光素子アレイが用いられている。例えば、ＧａＡｓなどの化合物半導体基板上にいくつかのＡｌＧａＡｓ層による素子構造を形成し、それをアレイ化している（特許文献１）。
【０００３】
プリンタ用として使用する場合、まず所望の印刷解像度にあわせて発光素子サイズおよび発光素子間隔を決定することが求められる。よって、印刷解像度が高密度になるにつれて発光素子数が多くなり、それにより発光素子サイズ及び発光素子間隔も小さくなる。さらに、プリンタ用光源として使用するためには、この発光素子を個別に駆動させることが求められる。実際には駆動方式に時分割駆動を用いることにより、必要な発光素子の電極数、駆動ＩＣチップ数を減らしてコスト上昇を抑える工夫がなされている。時分割駆動に関する技術については、特許文献２及び３に開示されている。
【特許文献１】特許第３１８５０４９号公報
【特許文献２】特開２００１−８８３４５号公報
【特許文献３】特開２００１−２４６７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
発光素子アレイを駆動する駆動回路を大面積かつ低コストで作製する場合、結晶Ｓｉを用いて回路を作製するよりも、有機材料やアモルファスＳｉを用いて回路を作製するほうが有利である。
【０００５】
しかしながら、時分割駆動で発光素子を駆動する場合は、発光素子を個別に駆動する場合と比べて、一つの発光素子へデータを書き込む時間が短くなる。よって、結晶Ｓｉと比べて動作速度の遅い有機材料やアモルファスＳｉを発光素子アレイの駆動回路に用いた場合、動作速度の速い時分割での書き込みに追従することができないという課題がある。
【０００６】
本発明は上記課題を解決するためのもので、その目的は発光素子の駆動回路（データ信号供給装置）に動作速度の遅いＴＦＴを用いた場合でも十分な速度で画像形成ができる回路を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係るデータ信号供給装置は、スイッチングトランジスタを有し、入力されるデータ信号をサンプリングして負荷回路の駆動には不十分な電圧レベルのデータ信号を保持するサンプルホールド回路と、前記負荷回路に増幅されたデータ信号を供給するために前記サンプルホールド回路に保持されたデータ信号を電圧増幅する増幅回路と、を備えたデータ信号供給回路を少なくとも２つ以上具備する。
【０００８】
前記少なくとも２つ以上の増幅回路の各々は、サンプリング期間の少なくとも２倍以上の積分時間をかけて、前記サンプルホールド回路に保持されたデータ信号を積分することにより、当該保持されたデータ信号の電圧を前記負荷回路の駆動に十分な電圧に昇圧する積分回路を含み、前記複数のデータ信号供給回路のうち、一つの前記データ信号供給回路の前記増幅回路における前記積分時間中に、他の前記データ信号供給回路において前記データ信号をサンプリングすることを特徴とする。
【発明の効果】
【０００９】
本発明により、発光素子の駆動回路に動作速度の遅いＴＦＴを用いた場合でも十分な速度で発光素子を駆動することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について図面を用いて説明する。
【００１１】
（全体構成）
図１は、時分割駆動のためのＬＳＩ（１００）とアレイ状に配置された発光素子を駆動する駆動回路であるデータ信号供給装置１０１と、ＬＥＤ素子１０２を示した図である。
【００１２】
時分割駆動のためのＬＳＩ（１００）は、発光させるＬＥＤの数に応じた画素信号を出力する必要がある。ここでは、説明を簡単にするために４×４の配線で構成された時分割駆動のためのＬＳＩを示しており、発光させるＬＥＤの数を１６個（ＬＥＤ１からＬＥＤ１６）としている。図中の１０３は４本のクロック配線、１０４は４本のデータ配線を示している。１０１はデータ信号供給装置であり、ＬＥＤの個数分この回路が設けてある。
【００１３】
時分割駆動用ＬＳＩ（１００）のクロック配線１０３とデータ配線１０４はそれぞれデータ信号供給装置１０１とつながっている。具体的にはクロック配線φ１は４つのデータ信号供給装置と接続しており、またデータ配線Ｄ１も４つのデータ信号供給装置と接続している。例えば、ＬＥＤ１を駆動するデータ信号供給装置は、クロック配線φ１とデータ配線Ｄ１と接続している。この様にクロック配線とデータ配線を接続することで、各データ信号供給装置に画素信号を供給することができる。
【００１４】
図２を用いて説明すると、クロック配線φ１がＯＮとなっている間、データ信号供給装置にはＤ１−１、Ｄ２−１、Ｄ３−１、Ｄ４−１の画素信号が供給される。この動作によりＬＥＤ１からＬＥＤ４を発光することができる。同様にクロック配線φ２がＯＮとなっている間、データ信号供給装置にはＤ１−２、Ｄ２−２、Ｄ３−２、Ｄ４−２の画素信号が供給される。この場合は、ＬＥＤ５からＬＥＤ８を発光することができる。この様にクロック配線をφ１からφ４まで動作させることで、一行分のＬＥＤを発光させることができる。そして、再びクロック配線をφ１からφ４まで動作させることで次の行のＬＥＤを発光させることができる。
【００１５】
時分割駆動用のＬＳＩは比較的動作の速い材料（例えば単結晶Ｓｉ）で形成されているため、データ信号供給装置には高速にデータが供給される。画素信号を時分割で送るとＬＳＩの出力端子数は少なくてすむが、一行の画像データ書き込みに許される時間（ｄＲ）はｎ分割するとｄＲ／ｎに短くしなければならなくなる。時間余裕の無い極限の場合を考えるとデータ取得用のクロックパルス幅も１／ｎに狭くしなければならなくなる。
【００１６】
しかし、本発明では、データ信号供給装置は比較的動作速度の遅い有機ＴＦＴや非単結晶材料からなる活性層を有するＴＦＴで形成されているため、時分割駆動ＬＳＩの動作速度に追従することが困難である。また、時分割駆動ＬＳＩからのデータ供給時間が短時間であるため、動作速度の遅いＴＦＴでは十分に大きな画素信号を受けることも困難である。本発明では、この様な課題を解決するために高速である時分割駆動ＬＳＩからの画素信号をデータ信号供給装置で蓄積・増幅している。
【００１７】
（データ信号供給装置）
次に、本発明に係るデータ信号供給装置に関して図３を用いて説明する。
【００１８】
本発明に係るデータ信号供給装置は、サンプルホールド回路１１４と増幅回路１１５とを備えたデータ信号供給回路１１３を少なくとも２つ以上具備する。サンプルホールド回路１１４はスイッチングトランジスタを有し、入力されるデータ信号をサンプリングして負荷回路の駆動には不十分な電圧レベルのデータ信号を保持する。また、増幅回路１１５は、負荷回路に増幅されたデータ信号を供給するために、サンプルホールド回路１１４に保持されたデータ信号を電圧増幅する。
【００１９】
少なくとも２つ以上の増幅回路の各々は、サンプリング期間の少なくとも２倍以上の積分時間をかけてサンプルホールド回路に保持されたデータ信号を積分することにより、当該保持されたデータ信号の電圧を負荷回路の駆動に十分な電圧に昇圧する。また、少なくとも２つ以上の増幅回路の各々は、複数のデータ信号供給回路のうち、一つのデータ信号供給回路の増幅回路における積分時間中に、他のデータ信号供給回路においてデータ信号をサンプリングする。
【００２０】
本発明に係るサンプルホールド回路１１４及び増幅回路１１５の少なくとも１つを構成するトランジスタは、非単結晶半導体からなる活性層を有する薄膜トランジスタ又は有機トランジスタで構成されてもよい。
【００２１】
図３に示すデータ信号供給装置では、一例として時分割回路からＤ１−１のデータが供給されている場合を示す。また、この場合は一画素当たり４個の信号を蓄積することができるように構成されている。データの蓄積数に関しては、時分割回路とデータ信号供給装置の動作速度を考慮して決定してもよい。データの蓄積数に関しては任意に設定可能である。
【００２２】
データ信号供給装置にはクロックφ０Ａ、φ１Ａ、φ２Ａ、φ３Ａ、φ０ｐ、φ１ｐ、φ２ｐ、φ３ｐ、φ０Ｂ、φ１Ｂ、φ２Ｂ、φ３Ｂが供給されるような構成となっている。ここで、φ０Ａ、φ１Ａ、φ２Ａ、φ３Ａはスイッチングトランジスタ（Ｔｒ０Ａ、Ｔｒ１Ａ、Ｔｒ２Ａ、Ｔｒ３Ａ）を駆動するクロックである。また、φ０ｐ、φ１ｐ、φ２ｐ、φ３ｐは増幅回路１１５を駆動するクロック、φ０Ｂ、φ１Ｂ、φ２Ｂ、φ３Ｂはタイミングスイッチ１１０を駆動するクロックである。また、各クロックのタイミングチャートを図４に、画素信号Ｄ１−１とクロックφ１、φ０Ａ、φ０ｐ、φ０Ｂのタイミングと、Ｖ０Ａ、Ｖ０Ｂの電圧変化を図５に示す。
【００２３】
（サンプルホールド回路）
次にサンプルホールド回路１１４について説明する。
【００２４】
図３において、クロックφ１により選択されＤ１−１により転送された画素信号は、クロックφ０Ａ、φ１Ａ、φ２Ａ、φ３Ａにより図４に示すタイミングで順番にそれぞれスイッチングトランジスタＴｒ０Ａ、Ｔｒ１Ａ、Ｔｒ２Ａ、Ｔｒ３Ａをスイッチする。スイッチングトランジスタＴｒ０Ａ、Ｔｒ１Ａ、Ｔｒ２Ａ、Ｔｒ３Ａは、それぞれｒ行目、（ｒ＋１）行目、（ｒ＋２）行目、（ｒ＋３）行目の画素信号を信号蓄積用の容量Ｃ１乃至Ｃ４に送る。ここで、容量Ｃ１乃至Ｃ４に蓄積される信号は、負荷回路の駆動には不十分な電圧レベルのデータ信号である。
【００２５】
（増幅回路）
次に増幅回路１１５について説明する。
【００２６】
図３において、Ｔｒ０Ａのソースには信号蓄積用の容量Ｃ１が接続されており、その接続点をＶ０Ａで表す。この接続点には更にＴｒ０ｐ１のドレイン端子とＴｒ１のゲート端子がつながれている。Ｔｒ１のドレイン端子にはＴｒ０ｐ２が接続されており、Ｔｒ０ｐ１とＴｒ０ｐ２のゲート端子はクロックφ０ｐに接続されている。Ｔｒ１のドレイン端子は容量Ｃｐ１の一方の端子と接続しており、Ｔｒ１のソース端子とＣｐ１の他方の端子はアース電位となっている。ここで、Ｃｐ１は独立に容量を設けてもよいし、Ｔｒ１の寄生容量であってもよい。この部分が積分回路となる。
【００２７】
Ｔｒ０ｐ１は容量Ｃ１に画素信号が書き込まれる直前、つまり図４、図５に示すφ０ＡがＯＮになる直前にφ０ｐをＯＮにしてＣ１を放電させＶ０Ａ点の電位を０Ｖにリセットする。また同じクロックφ０ｐのタイミングでＴｒ０ｐ２はＯＮされ容量Ｃｐ１をプレチャージしＶ０Ｂの電位を電源電位（Ｖｃｃ）にする。
【００２８】
クロックφ１、クロックφ０ＡでＴｒ１０、Ｔｒ０ＡがＯＮされ画素信号（０  ｏｒ  １のディジタル信号とする）がＣ１に蓄積される。しかし、この場合、Ｔｒ１０、Ｔｒ０Ａは応答速度が十分速くない有機ＴＦＴで作製されているため、Ｃ１には信号の一部しか蓄積されない。そのため、図５に示すＶ０Ａの電位は信号が１であっても１の電圧レベルまでは高くはならない。この電圧レベルでは発光素子駆動用トランジスタ、ＴｒＤ１を素早くＯＮさせることはできない。
【００２９】
そこで、図５に示すように、Ｖ０Ａの電位でＴｒ１を不十分ながら（チャンネル抵抗はまだ高い）ＯＮさせ、時間をかけてＶ０Ｂの電位をアース電位（０Ｖ）にもっていく（この時Ｔｒ０ｐ２はＯＦＦになっている）。この場合、Ｖ０Ｂの電位をプレチャージの高電位（Ｖｃｃ）から０電位に下げるのにある程度の時間がかかるので、この時間を確保できるだけの数のデータ信号供給回路１１３を設ける必要がある。
【００３０】
尚、図ではＣｐ１のＶ０Ｂ電位ではないほうの端子はアース電位（０Ｖ）となっているが、本発明においてはアース電位に限らずＶ０Ｂと比べて十分な電位差、すなわち、ＴｒＤ１をスイッチングするのに十分な電位差であれば、アース電位以外の電位であってもよい。
【００３１】
以上の動作により、データ信号供給回路は次のような信号をタイミングスイッチへ出力する。
【００３２】
Ｄ１−１からの画素信号が１（ＯＮ）の場合は、Ｃ１に画素信号が書き込まれるためＣｐ１にプレチャージされたＶ０Ｂは電源電位（Ｖｃｃ）よりも低電位になる。よって、この場合はタイミングスイッチに０の信号が供給される。
【００３３】
逆に、Ｄ１−１からの画素信号が０（ＯＦＦ）の場合は、Ｃ１に画素信号が書き込まれないためＣｐ１にプレチャージされたＶ０Ｂは電源電位（Ｖｃｃ）に保たれる。よって、この場合はタイミングスイッチに１の信号が供給される。
【００３４】
次に、図３の回路におけるＴｒＤ１の閾値電圧等の関係について説明する。
【００３５】
増幅用トランジスタにその閾値電圧より大きいオンデータ信号電圧が入力された時の増幅用トランジスタのオンドレイン電流をＩｄ（ｏｎ）とする。また、増幅用トランジスタにその閾値電圧以下のオフデータ信号電圧が入力された時の前記増幅用トランジスタのオフドレイン電流をＩｄ（ｏｆｆ）とする。また、保持容量をＣｐ１、増幅時間をｔ、負荷回路のＴｒＤ１の動作閾値電圧をＶｔｈとする。このとき、増幅されたデータ信号の電圧が、
【００３６】
【数１】
2009101582.tif 000003
【００３７】
を満たし、且つ、前記増幅用トランジスタに入力されるデータ信号電圧の最大値をＶＯＡＭＡＸとした時に、
【００３８】
【数２】
2009101582.tif 000004
【００３９】
を満足する。そして、本発明のデータ信号供給装置は、複数のデータ信号供給回路のうち、一つのデータ信号提供回路の増幅時間ｔ中に、他のデータ信号供給回路においてデータ信号をサンプルホールドする。
【００４０】
尚、本発明においては上記機能を実現させるために図３に示す回路を示したが、これ以外の構成であっても本発明の機能を実現する回路であればどのよう回路でもよい。
【００４１】
（タイミングスイッチ）
次にタイミングスイッチ１１０（Ｔｒ０Ｂ１、Ｔｒ０Ｂ２、Ｔｒ０Ｂ３、Ｔｒ０Ｂ４）について説明する。
【００４２】
本発明に係るデータ信号供給装置で駆動する負荷回路は、増幅回路から出力されたデータ信号に応じてオン又はオフ状態となるスイッチングトランジスタ（タイミングスイッチ）を含む。
【００４３】
タイミングスイッチ１１０は、各々のデータ信号供給回路１１３から出力される駆動信号を発光素子１０２に供給するタイミングを制御する。図３に示す回路のうちｒ行目のタイミングスイッチについて説明する。
【００４４】
タイミングスイッチであるＴｒ０Ｂ１のドレイン端子にはＣｐ１が接続されている。Ｔｒ０Ｂ１のゲート端子にはクロックφ０Ｂを供給する配線が接続されている。Ｔｒ０Ｂ１のソース端子には反転入力トランジスタであるＴｒＤ１が接続されている。反転入力トランジスタＴｒＤ１は入力信号が０の時にＯＮとなり、逆に入力信号が１の時にＯＦＦとなる。ｒ行目以外のタイミングスイッチも同様に接続されている。
【００４５】
タイミングスイッチ１１０の動作について、図５を用いて説明する。ｒ行目のクロックφ０ＡがＯＮになることで、Ｃ１に電荷が蓄積されＶ０Ａの電位が上昇する。これにより、プレチャージされたＣｐ１の電圧Ｖ０Ｂは徐々に低下する。タイミングスイッチＴｒ０Ｂ１を動作するクロックφ０Ｂは、電圧Ｖ０Ｂが十分に低下した後にＴｒ０Ｂ１をＯＮにする。図５の場合、ｒ＋３行目の画素信号のクロックφ１がＯＮになるタイミングで、タイミングスイッチφ０ＢをＯＮにする。φ０Ｂは一定時間ＯＮの状態を保持し、その後Ｃｐ１に電荷がプレチャージされるタイミングφ０ｐの直前にＯＦＦにする。
【００４６】
全てｎタイプのトランジスタで本発明に係るデータ信号供給装置を構成した回路を図６に示す。この回路では、Ｔｒ１（Ｔｒ２からＴｒ４を有する回路についても同様）のドレイン端子とＴｒ０Ｂ１のドレイン端子間にトランジスタＴｒ０Ｃ１と電源端子を設ける。すなわち、Ｔｒ１のドレイン端子とＴｒ０Ｃ１のゲート端子を接続し、Ｔｒ０Ｃ１のドレイン端子とＴｒ０Ｂ１のドレイン端子を接続する。また、Ｔｒ０Ｃ１のドレイン端子には電源電圧Ｖｃｃが供給可能な構成となっている。
【００４７】
この場合の動作について具体的に説明する。Ｔｒ０Ｃ１のゲート端子にはＣｐ１が接続されている。Ｄ１−１からの画素信号が１（ＯＮ）の場合は、Ｃｐ１にプレチャージされたＶ０Ｂは電源電位（Ｖｃｃ）よりも低電位になる。したがって、このときはＴｒ０Ｃ１のゲート端子に十分な電圧が供給されないため、Ｔｒ０Ｃ１は動作しない。よって、Ｔｒ０Ｂ１のドレイン端子にはＶｃｃが印加される。このとき、タイミングスイッチのクロックφ０Ｂに信号が供給されることでＴｒ０Ｂ１がＯＮとなり、ＴｒＥ１のゲート端子にＶｃｃ（ＯＮ信号）が供給される。
【００４８】
逆に、Ｄ１−１からの画素信号が０（ＯＦＦ）の場合は、Ｃｐ１にプレチャージされたＶ０Ｂは電源電位（Ｖｃｃ）に保たれる。このときはＴｒ０Ｃ１のゲート端子に電圧が供給されるため、Ｔｒ０Ｃ１が動作する。この場合、Ｔｒ０Ｃ１のドレイン端子はＧＮＤに接続されるため、Ｔｒ０Ｂ１のドレイン端子の電位は、ＧＮＤとなる。よって、タイミングスイッチのクロックφ０Ｂに信号が供給されてもＴｒＥ１のゲート端子に信号が供給されない。
【００４９】
（発光素子）
図３では、発光素子であるＬＥＤ素子（１０２）が反転入力トランジスタＴｒＤ１のドレイン端に接続されている。ＴｒＤ１のソース端にはＬＥＤ１を駆動するための電源が接続されている。ＴｒＤ１のゲート端にはタイミングスイッチＴｒ０Ｂ１のソース端が接続されている。
【００５０】
ＬＥＤ１は、ＴｒＤ１のゲート端子の信号が０の場合に駆動電流が供給されて発光し、ＴｒＤ１のゲート端子の信号が１の場合に消灯する。
【００５１】
また、図６では、反転入力トランジスタを用いない場合の例を示す。ＬＥＤ１は、Ｄ１−１からの画素信号が１（ＯＮ）の場合にＴｒＥ１がＯＮとなり、駆動電流が供給されて発光する。逆に、Ｄ１−１からの画素信号が０（ＯＦＦ）の場合は、ＴｒＥ１がＯＦＦとなり、ＬＥＤ１は発光しない。
【００５２】
以上の回路では、ＴｒＤ１を除いてｎ型ＴＦＴを用いた場合、全てｎ型ＴＦＴを用いた場合を示したが、全てｐ型ＴＦＴを用いて作製することもできる。またＣＭＯＳと類似のコンプリメンタリ型のＴＦＴを用いることもできる。
【００５３】
尚、発光素子は、有機ＥＬ素子であってもよい。
【００５４】
（画像形成装置）
図７は本発明に係る発光素子を利用した画像形成装置の断面図である。図７において矢印方向に回転する円筒状（ドラム）の感光体２０１が設置される。感光体を一様帯電させる前に、クリーニングブレード２０６により感光体に付着したトナーを除去し、像消去手段２０７により前プロセスによる感光状態をクリアする。次に帯電手段２０２により感光体を一様に帯電させる。
【００５５】
その後、像形成手段２０３により帯電した感光体の一部を除電することで、感光体２０１に静電潜像を形成する。続いて現像手段２０４で静電潜像にトナーを付着させる。次に転写手段２０５で転写材２１０に現像された画像を転写する。画像転写された転写材２１０は転写材搬送装置２０９で搬送され、像定着手段２０８により転写トナー像の定着が行われる。
【００５６】
本発明に係る画像形成装置では、感光体２０１に静電潜像を形成する像形成手段２０３として、感光体の主走査方向（ドラムの回転軸と平行な方向）に配列した発光素子アレイを用いることができる。発光素子は、主走査方向の画素毎に設けられている。アレイ状に配列した発光素子は、感光体２０１に静電潜像を形成できる位置に設置されており、発光素子が発光することで帯電した感光体２０１の一部を除電することができる。また、この発光素子は上述した駆動回路で駆動することができる。
【００５７】
本発明に係る画像形成装置の他の態様として、像形成手段２０３にスタイラス（針）を用いることもできる。スタイラスを用いる場合は、スタイラスを主走査方向にアレイ状に配置する。この場合も主走査方向の画素毎にスタイラスを設ける。スタイラスは誘電体材料を含むドラムに静電潜像を形成できる位置に設置されており、スタイラスを用いて帯電したドラムの一部を除電することで静電潜像を形成する。
【００５８】
スタイラスを用いてドラムの帯電状態を変化させる方法の一例として次の方法がある。
例えば図３のＬＥＤ１が設けられている位置（ＴｒＤ１のドレイン側）にスタイラスを接続する。ここでドラムは負に帯電しているとする。この場合、スタイラスは帯電したドラムの近傍に設置されている。そして、ＴｒＤ１がスイッチングすることでスタイラスがドラムより高電位のＶｃｃ２と接続され、その結果、帯電したドラムのうちの各スタイラスが設置された位置に相当する部分が除電される。このスタイラスを制御する回路に上述した駆動回路を用いることができる。
【００５９】
以上のように、像形成手段２０３である発光素子やスタイラスを駆動する回路に本発明に係る駆動回路を用いることで、駆動回路として動作速度の遅いＴＦＴを用いた場合でも十分な速度で画像形成ができる。
【００６０】
（画像表示装置）
次に本発明に係る駆動回路を画像表示装置に用いる場合について、図８を用いて説明する。
【００６１】
図８（ａ）では、簡単のために発光素子であるＬＥＤを２次元に１６×１６個配列した場合について説明する。実際に画像表示装置として用いる場合は、画面の解像度分の発光素子を設ける必要がある。
【００６２】
図８（ａ）において、データ信号供給装置１０１までは図１の場合と同様である。本発明を画像表示装置として用いる場合は、マトリックス状に配置された発光素子（ＬＥＤ）１０２の垂直走査方向の発光を制御する垂直走査回路１０５を設置する。マトリックス状に配置された発光素子１０２は、データ信号供給装置１０１と水平走査配線１１６を介して接続されると共に、垂直走査回路１０５と垂直走査配線１１７を介して接続されている。
【００６３】
また、図８（ｂ）に各発光素子をスイッチングするための具体的な回路例を示す。図８（ｂ）では、発光素子１−１の場合を示すが、他の発光素子でも同様の回路となっている。水平走査配線１１６はスイッチングトランジスタ１（ＴＦＴ１）のドレイン端子と接続しており、垂直走査配線１１７はＴＦＴ１のゲート端子と接続している。また、スイッチングトランジスタ２（ＴＦＴ２）のゲート端子は、ＴＦＴ１のソース端子と接続しており、ＴＦＴ２のソース端子は接地してある。また、発光素子１０２はアノード側が電源Ｖｃｃと接続しており、また、カソード側はＴＦＴ２のドレイン端子と接続している。
【００６４】
図８（ｂ）に示す回路では、水平走査配線１１６と垂直走査配線１１７に信号が供給された場合に、ＴＦＴ１及びＴＦＴ２がＯＮとなり発光素子１０２が発光する。尚、図８（ｂ）に示す回路は、一例であり同様の機能を示す回路であればどのような回路でもよい。
【００６５】
次に、発光素子１０２の発光タイミングについて説明する。
【００６６】
データ信号供給装置１０１は発光素子１０２の水平走査方向の駆動を制御する。また、垂直走査回路１０５は発光素子の垂直走査方向の駆動を制御する。つまり、各データ信号供給装置１０１からは、垂直走査方向の画素信号が経時的に供給される。垂直走査回路１０５は、この垂直走査方向の画素信号を垂直方向に配列された発光素子（例えば、１−１、Ｄ２−１、・・・１６−１）に供給するタイミングを制御する。
【００６７】
図９を用いて具体的に説明する。図９の駆動回路の場合、ｒ行目からｒ＋３行目の４つの画素信号がタイミングスイッチ１１０により水平走査配線１１６に供給される。また、図９の画像表示装置では、垂直走査方向に１６個の発光素子が設けられている。この場合、垂直走査回路１０５は、φ０Ｂ、φ１Ｂ、φ２Ｂ、φ３Ｂのタイミングと同期して発光素子１０２に垂直走査配線１１７を介して駆動信号を供給する。つまり、発光素子１−１を発光させる場合は、タイミングスイッチ１１０のタイミングφ０Ｂと、垂直走査回路１０５のタイミングφ０Ｃを同期させる。これにより、発光素子１−１に対応する水平走査配線１１６と垂直走査配線１１７に駆動信号が供給されて、発光素子１−１が発光する。同様に、発光素子２−１を発光させる場合は、タイミングスイッチ１１０のタイミングφ１Ｂと、垂直走査回路１０５のタイミングφ１Ｃを同期させる。以下同様に、各発光素子とタイミングスイッチのタイミングと垂直回路１０５のタイミングの組み合わせは次のようになる。すなわち、（ＬＥＤ３−１、φ２Ｂ、φ２Ｃ）、（ＬＥＤ４−１、φ３Ｂ、φ３Ｃ）、（ＬＥＤ５−１、φ０Ｂ、φ４Ｃ）、（ＬＥＤ６−１、φ１Ｂ、φ５Ｃ）、（ＬＥＤ７−１、φ２Ｂ、φ６Ｃ）、（ＬＥＤ８−１、φ３Ｂ、φ７Ｃ）。（ＬＥＤ９−１、φ０Ｂ、φ８Ｃ）、（ＬＥＤ１０−１、φ１Ｂ、φ９Ｃ）、（ＬＥＤ１１−１、φ２Ｂ、φ１０Ｃ）、（ＬＥＤ１２−１、φ３Ｂ、φ１１Ｃ）。（ＬＥＤ１３−１、φ０Ｂ、φ１２Ｃ）、（ＬＥＤ１４−１、φ１Ｂ、φ１３Ｃ）、（ＬＥＤ１５−１、φ２Ｂ、φ１４Ｃ）、（ＬＥＤ１６−１、φ３Ｂ、φ１５Ｃ）。
【００６８】
尚、垂直走査回路として高速のＬＳＩを用いてもよいが、データ信号供給装置からの画素信号は時分割駆動用ＬＳＩ（１００）よりも十分遅い速度であることから、比較的低速度のトランジスタを用いても十分駆動することができる。このようなトランジスタとしては、有機トランジスタや非単結晶半導体からなる活性層を有する薄膜トランジスタが挙げられる。
【００６９】
以上のような構成により、本発明に係る駆動回路を画像表示装置として用いることができる。
【００７０】
（素子構成）
図１０に、図３に図示した回路で用いた素子（ＴＦＴ）の構造を示す。図１０（ａ）は、半導体層２２５がソース電極２２１及びドレイン電極２２２の上に形成されており、このような構造はボトムコンタクト型と呼ばれる。図１０（ｂ）は、ソース電極２２１及びドレイン電極２２２が、半導体層２２５の上に形成されており、この構造をトップコンタクト型構造と呼ぶ。本発明の駆動回路ではいずれの構成のＴＦＴを用いてもよい。
【００７１】
図１０（ａ）において、基板２２６にはプラスチック、ガラスなどの絶縁物を用いる。基板２２６上にゲート電極２２３を塗布或いは蒸着技術により作製する。ゲート電極２２３の上にゲート絶縁膜２２４を形成し、更にその上にパターン化されたソース電極２２１とドレイン電極２２２を形成する。そしてその上に半導体層２２５を形成する。最後にこれを被うようにパシベーション層２２７を形成する。図１０（ｂ）についても同様の製法で作製することができる。半導体層としては有機半導体を使う場合、ペンタセン、ポルフィリン、銅ポルフィルン、ルブレン、オリゴチオフェン、ポリチオフェン、フタロシアニン、銅フタロシアニン、メロシアニン、Ｃ６０を使用することができる。また、フッ化ペンタセン、フッ化フタロシアニン、ＰＴＣＤＩ、フッ化銅フタロシアニンなども使用することができる。
【００７２】
また、無機半導体としてはアモルファスシリコン、多結晶シリコン、酸化物半導体（例えばＺｎＯ、ＩｎＧａＺｎＯ４、ＺｎＳｎＩｎＯなど）などを使用する事ができる。ゲート絶縁膜としては有機物ではポリイミド、フェノール樹脂、ＰＭＭＡ、パリレン、無機物ではＳｉＯ２などを使用することができる。パシベーション膜としてはパリレン、ＳｉＯ２などを使うことができる。
【００７３】
本発明が好適に用いられる、図１０に示したＴＦＴの半導体層の移動度の下限は１．０×１０−２ｃｍ２／Ｖｓで上限は１．０×１０２ｃｍ２／Ｖｓである。
【図面の簡単な説明】
【００７４】
【図１】時分割駆動回路と本発明に係るデータ信号供給装置を示す図である。
【図２】時分割駆動回路からのデータ転送のタイミングを示す図である。
【図３】本発明に係るデータ信号供給装置を示す図である。
【図４】図３に示す回路の各種クロックのタイミングチャートを示す図である。
【図５】図３に示す回路の各種クロックのタイミングチャートと、Ｖ０Ａ、Ｖ０Ｂの電圧の変化を示した図である。
【図６】本発明に係るデータ信号供給装置を示す図である。
【図７】本発明に係る画像形成装置を示す図である。
【図８】本発明に係る画像表示装置の回路を示す図である。
【図９】本発明に係る画像表示装置の回路を示す図である。
【図１０】本発明に係るデータ信号供給装置に用いるＴＦＴの断面図である。
【符号の説明】
【００７５】
１００  時分割駆動用ＬＳＩ
１０１  データ信号供給装置
１０２  発光素子
１０３  クロック配線
１０４  データ配線
１０５  垂直走査回路
１１０  タイミングスイッチ
１１３  データ信号供給回路
１１４  サンプルホールド回路
１１５  増幅回路
１１６  水平走査配線
１１７  垂直走査配線
２０１  感光体
２０２  帯電手段
２０３  像形成手段
２０４  現像手段
２０５  転写手段
２０６  クリーニングブレード
２０７  像消去手段
２０８  像定着手段
２０９  転写材搬送装置
２１０  転写材
２２１  ソース電極
２２２  ドレイン電極
２２３  ゲート電極
２２４  ゲート絶縁膜
２２５  半導体層
２２６  基板
２２７  パッシベーション層
【図１】
2009101582.tif 000007
【図２】
2009101582.tif 000008
【図３】
2009101582.tif 000009
【図４】
2009101582.tif 000010
【図５】
2009101582.tif 000011
【図６】
2009101582.tif 000012
【図７】
2009101582.tif 000013
【図８】
2009101582.tif 000014
【図９】
2009101582.tif 000015
【図１０】
2009101582.tif 000016