(57)【要約】【課題】ハードマクロと周辺部に配置された周辺バッファ回路との間で相対的な配置が変更された場合に、再度タイミング検証をやり直す必要のない配線モジュールを提供すること。【解決手段】線対称の配線モジュール１０であって、第１の端子１１ａ、第２の端子１１ｂ及び第３の端子１１ｃと、第１の端子１１ａ及び第２の端子１１ｂを接続する第１の配線１２ａと、第１の配線１２ａの中点及び第３の端子１１ｃを接続する第２の配線１２ｂと、を備え、第１の端子１１ａ及び第２の端子１１ｂを対称軸について互いに対称に設ける。【選択図】図１１
2009164263.tif 000002
【特許請求の範囲】
【請求項１】
線対称の配線モジュールであって、
第１、第２及び第３の端子と、
前記第１及び第２の端子を接続する第１の配線と、
前記第１の配線の中点及び前記第３の端子を接続する第２の配線と、を備え、
前記第１及び前記第２の端子を対称軸について互いに対称に設けたことを特徴とする配線モジュール。
【請求項２】
請求項１に記載の矩形の配線モジュール。
【請求項３】
前記第１及び第２の端子を矩形の配線モジュールの一の辺に設けたことを特徴とする、請求項２に記載の配線モジュール。
【請求項４】
前記第３の端子を前記一の辺の対辺に設けたことを特徴とする、請求項３に記載の配線モジュール。
【請求項５】
請求項１に記載の凸形状の配線モジュール。
【請求項６】
前記第１の端子を凸形状の配線モジュールの突起部分の辺であって前記対称軸に平行な２つの辺の一方に設け、前記第２の端子を他方に設けたことを特徴とする、請求項５に記載の配線モジュール。
【請求項７】
前記第３の端子を前記突起部分に対向する辺に設けたことを特徴とする、請求項６に記載の配線モジュール。
【請求項８】
前記第１の配線は、前記対称軸について線対称であることを特徴とする、請求項１乃至７のいずれか一に記載の配線モジュール。
【請求項９】
前記第１、第２及び第３の端子並びに前記第１及び第２の配線から成る組を複数組有することを特徴とする、請求項１乃至８のいずれか一に記載の配線モジュール。
【請求項１０】
請求項１乃至９のいずれか一に記載の配線モジュールを備えることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線モジュール及び半導体集積回路装置に関する。
【背景技術】
【０００２】
ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ、ユニバーサル・シリアル・バス）の規格においては、図１０を参照すると、Ｄ＋データ用のデータ送受信信号線Ｚ７及びＤ−データ用のデータ送受信信号線Ｚ８によってシリアルデータ転送が行われる。図１０におけるＤ＋、Ｄ−は、それぞれＤ＋データ、Ｄ−データに対するデータ送受信信号端子である。ＵＳＢ搭載製品を開発する場合には、ＵＳＢケーブル側コネクタＺ３に接続されるＵＳＢコネクタＺ４と、半導体チップのトランシーバＩＯセルＺ５との間を結ぶ、データ送受信信号線Ｚ７、Ｚ８はノイズが影響しないようにプリント基板Ｚ１上において互いに交差する事が禁じられている。
【０００３】
特許文献１において、半導体集積回路装置のレイアウト方式が開示されている。半導体集積回路装置は、図９を参照すると、半導体チップ１の周辺部に配置された入出力用パッド２と周辺バッファ回路４が形成される部分との間に、入出力用パッド２と周辺バッファ回路４を接続するための配線領域５内に配線可能なトラックＴ１〜Ｔ４を備える。
【０００４】
配線領域５を用いて配線を変更することによって、半導体チップ１の周辺部に配置された入出力用パッド２との対応関係を考慮することなく、周辺バッファ回路４を配置することができるため、コンピュータによる周辺バッファ回路４の自動配置配線が可能になる。
【０００５】
【特許文献１】特開昭６０−１１３９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明者によってなされたものである。図１０を参照すると、プリント基板Ｚ１上のＵＳＢコネクタＺ４の配置により半導体チップのトランシーバＩＯセルＺ５の配置が決定される。また、トランシーバＩＯセルＺ５の配置に合わせて半導体チップのホストコントローラマクロＺ６の配置も決定される。したがって、半導体チップＺ２の設計後、プリント基板Ｚ１のＵＳＢコネクタＺ４の位置に変更が生じ、データ送受信信号端子Ｄ＋とＤ−との間で端子位置が入れ替わった場合には、半導体チップＺ２のトランシーバＩＯセルＺ５及びホストコントローラマクロＺ６を再設計するとともに、配置配線、配置配線後のタイミング検証、及び、タイミングの合せ込みを再度実施する必要がある。
【０００７】
一方、特許文献１に開示されたレイアウト方式においては、図９を参照すると、半導体チップ１の配置配線後において入出力用パッド２を入れ替える変更が発生した場合、入出力用パッド２と周辺バッファ回路４との接続は配線領域５の配線を変更することによって実現することができる。しかし、配線領域５の配線を入れ替えることによって、入出力用パッド２と周辺バッファ回路４との間を接続する配線が変更される。したがって、配線変更による遅延時間、入れ替えた配線に隣接する他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量の再計算が必要になる。また、配置配線後のタイミング検証結果によってはタイミング合せ込み調整が必要となる。なお、従来技術は、半導体集積回路装置の入出力用パッド２と周辺バッファ回路４との間の配線に関するものであるが、半導体チップに搭載するハードマクロと周辺バッファ回路との間の配線においても事情は同じである。
【０００８】
そこで、ハードマクロと周辺部に配置された周辺バッファ回路との間で相対的な配置が変更された場合に、再度タイミング検証をやり直す必要のない配線モジュール及び半導体集積回路装置を提供することが課題となる。
【課題を解決するための手段】
【０００９】
本発明に係る配線モジュールは、
線対称の配線モジュールであって、
第１、第２及び第３の端子と、
前記第１及び第２の端子を接続する第１の配線と、
前記第１の配線の中点及び前記第３の端子を接続する第２の配線と、を備え、
前記第１及び前記第２の端子を対称軸について互いに対称に設けたことを特徴とする。
【発明の効果】
【００１０】
本発明によって、ハードマクロと周辺部に配置された周辺バッファ回路との間で相対的な配置が変更された場合であっても、再度タイミング検証をやり直す必要のない配線モジュール及び半導体集積回路装置が提供される。
【００１１】
その理由は次のとおりである。すなわち、第２の配線は、第１の端子と第２の端子とを接続する第１の配線の中点と第３の端子とを接続するため、第１の端子から第３の端子までの配線長と、第２の端子から第３の端子までの配線長とは同一である。したがって、第１の端子を第２の端子によって代替した場合に、両端子から第３の端子までの配線長は一定に保たれる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
本発明の第１の実施形態に係る配線モジュールについて、図面を参照して説明する。
【００１３】
本発明の第１の視点に係る配線モジュールは、図１１を参照すると、線対称の配線モジュール１０であって、第１、第２及び第３の端子（１１ａ〜１１ｃ）と、第１の端子１１ａ及び第２の端子１１ｂを接続する第１の配線１２ａと、第１の配線１２ａの中点及び第３の端子１１ｃを接続する第２の配線１２ｂと、を備え、第１の端子１１ａ及び第２の端子１１ｂを対称軸について互いに対称に設けたことを特徴とする。
【００１４】
第１の展開形態の配線モジュール１０は、矩形であってもよい。
【００１５】
第２の展開形態の配線モジュール１０は、第１及び第２の端子（１１ａ、１１ｂ）を矩形の配線モジュール１０の一の辺に設けてもよい。
【００１６】
第３の展開形態の配線モジュール１０は、第３の端子１１ｃを上記一の辺の対辺に設けてもよい。
【００１７】
第４の展開形態の配線モジュール１０は、凸形状の配線モジュールであってもよい。
【００１８】
第５の展開形態の配線モジュール１０は、第１の端子１１ａを凸形状の配線モジュールの突起部分の辺であって対称軸に平行な２つの辺の一方に設け、第２の端子１１ｂを他方に設けてもよい。
【００１９】
第６の展開形態の配線モジュール１０は、第３の端子１１ｃを突起部分に対向する辺に設けてもよい。
【００２０】
第７の展開形態の配線モジュールは、第１の配線１２ａが対称軸について線対称であってもよい。
【００２１】
第８の展開形態の配線モジュールは、第１、第２及び第３の端子（１１ａ〜１１ｃ）並びに第１及び第２の配線（１２ａ、１２ｂ）から成る組を複数組有するものであってもよい。
【００２２】
第９の展開形態の半導体集積回路装置は、上記の配線モジュールを備えることが好ましい。
【００２３】
（第２の実施形態）
本発明の第２の実施形態に係る接続用アダプタマクロ（配線モジュール）について説明する。
【００２４】
半導体チップに搭載するハードマクロ同士又はハードマクロと周辺バッファ回路とを接続する際に、配線長及び配線経路が同一であって、隣接する他の信号配線へのクロストーク、バルク容量、他の信号からのクロストーク、バルク容量も同一である接続用アダプタマクロ（配線モジュール）を挟む。これによって、レイアウト設計後に端子配置の変更が生じた場合には、ハードマクロ又は接続用アダプタマクロのいずれか一方のみをミラー回転（鏡映）して配置配線する。このとき、配置配線後のタイミング検証及びタイミング合せ込みを実施することなく、レイアウト設計を行うことができる。
【００２５】
本実施形態に係るアダプタマクロは、矩形の一辺に機能端子として第１の機能端子と第２の機能端子とを有し、それらの機能端子はマクロの中心点に対してＹ軸（中心点を通り、上記一辺に垂直に選ぶ。）対称な位置にそれぞれ配置し、前記機能端子同士を接続する配線の中間点（中点）に第１の分岐点を設け、第１の分岐点と接続する第２の分岐点を従属接続し、前記一辺と対となる辺（対辺）に第３の機能端子を配置し、従属接続された第２の分岐点と第３の機能端子を接続した構成であることが好ましい。
【００２６】
また、接続用アダプタマクロは、第１の機能端子と第１の分岐点までの配線と第２の機能端子と第１の分岐点までの配線を左右対象、同一の配線長、かつ、同一の配線経路とし、隣接する他の信号配線へのクロストーク及びバルク容量並びに他の信号からのクロストーク及びバルク容量も同一となるように配置配線をすることが好ましい。
【００２７】
さらに、接続用アダプタマクロは、上記の機能端子を複数組有するものであってもよい。
【００２８】
また、接続用アダプタマクロは、複数個の端子群を凸形状の凸上部の両辺に配置した構成であってもよい。
【００２９】
接続用アダプタマクロは、２つの機能端子を接続する配線の中間点（中点）をＹ座標上に分岐点として設け、前記機能端子が出力端子である場合にはバッファを、前記機能端子が入力端子である場合には論理和回路ＯＲを、前記機能端子と分岐点とを接続する配線上であって前記分岐点の近傍に配置した構成の接続用アダプタマクロを有することが好ましい。
【００３０】
また、上記接続用アダプタマクロにおいて、バッファを論理積回路ＡＮＤに、論理和回路ＯＲを論理積和回路ＡＮＤＯＲに変更し、論理積回路ＡＮＤと論理積和回路ＡＮＤＯＲの一方の入力を制御する端子を前記機能端子群と同一の辺に配置した構成であってもよい。
【００３１】
また、上記接続用アダプタマクロを有する半導体集積回路装置であってもよい。
【実施例１】
【００３２】
本発明の第１の実施例について図面を参照して説明する。図１は、本実施例に係る接続用アダプタマクロ（配線モジュール）の構成図を示す。ハードマクロＡと周辺バッファ回路Ｃとの間に接続用アダプタマクロＢを配置する。ハードマクロＡの３つの機能端子Ｄ１〜Ｄ３を周辺バッファ回路Ｃの３つの機能端子Ｈ１〜Ｈ３に接続する例を示す。
【００３３】
接続用アダプタマクロＢは、機能端子Ｅ１〜Ｅ３、Ｆ１〜Ｆ３をハードマクロＡに面する一の辺上に備え、機能端子Ｅ１とＦ１、Ｅ２とＦ２、Ｅ３とＦ３は、それぞれ接続用アダプタマクロＢの中心点からＹ軸（すなわち、上記一の辺に垂直な対称軸）に対して対称な位置に配置する。
【００３４】
機能端子Ｅ１とＦ１を接続する配線の中間点として分岐点Ｊ１を設ける。分岐点Ｊ１と同一Ｘ座標（Ｘ軸は上記Ｙ軸と直行する方向に選ぶものとする。）上において機能端子Ｅ１及びＦ１とは反対の方向に分岐点Ｊ２、Ｊ３を設ける。分岐点Ｊ１から分岐点Ｊ２へ接続した後、分岐点Ｊ２から分岐点Ｊ３へは左右対称に２本の配線を形成し、分岐点Ｊ３から機能端子Ｇ１へ接続する。また、機能端子Ｅ２とＦ２とを接続する配線の中間点として分岐点Ｋ１を設ける。分岐点Ｋ１と同一Ｘ座標上で機能端子Ｅ２とＦ２の位置と反対方向に分岐点Ｋ２、Ｋ３を設ける。分岐点Ｋ１から分岐点Ｋ２へ接続した後、分岐点Ｋ２から分岐点Ｋ３へと左右対称に２本の配線を形成し、分岐点Ｋ３から機能端子Ｇ２へ接続する。さらに、機能端子Ｅ３及びＦ３を接続する配線の中間点を分岐点Ｌ１とし、分岐点Ｌ１から機能端子Ｇ３へ接続する。
【００３５】
機能端子Ｅ１と分岐点Ｊ１を結ぶ配線と、機能端子Ｆ１と分岐点Ｊ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等となるように形成する。また、機能端子Ｅ２と分岐点Ｋ１を結ぶ配線と、機能端子Ｆ２と分岐点Ｋ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等となるように形成する。さらに、機能端子Ｅ３と分岐点Ｌ１を結ぶ配線と、機能端子Ｆ３と分岐点Ｌ１を結ぶ配線も、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等となるように形成する。
【００３６】
ハードマクロＡの機能端子Ｄ１〜Ｄ３のＸ座標は、接続用アダプタマクロＢの機能端子Ｅ１〜Ｅ３又は機能端子Ｆ１〜Ｆ３の座標に合わせて配置される。また、周辺バッファ回路Ｃの機能端子Ｈ１〜Ｈ３のＸ座標は、接続用アダプタマクロＢの機能端子Ｇ１〜Ｇ３の座標に合わせて配置される。
【００３７】
図１において、ハードマクロＡと接続用アダプタマクロＢとは、それぞれの機能端子Ｄ１とＦ１、Ｄ２とＦ２、Ｄ３とＦ３を介して接続される。一方、接続用アダプタマクロＢと周辺バッファ回路Ｃとは、それぞれの機能端子Ｇ１とＨ１、Ｇ２とＨ２、Ｇ３とＨ３を介して接続される。
【００３８】
図２は、図１のハードマクロＡをミラー回転配置（鏡映）した図である。鏡映されたハードマクロＡと接続用アダプタマクロＢとは、それぞれの機能端子Ｄ１とＥ１、Ｄ２とＥ２、Ｄ３とＥ３を介して接続される。接続用アダプタマクロＢにおいてＥ１とＦ１、Ｅ２とＦ２、Ｅ３とＦ３は同一機能の機能端子であるため、図１と図２との間で、ハードマクロＡから周辺バッファ回路Ｃへの配線は同等に保たれる。
【００３９】
接続用アダプタマクロＢを用いることによって、ハードマクロＡのみをマクロの中心点よりＹ軸を基準に回転（以降ミラー回転配置という）した場合であっても、ハードマクロＡをミラー回転配置することなく、接続用アダプタマクロＢ及び周辺バッファ回路Ｃをミラー回転配置した場合であっても、ハードマクロＡから周辺バッファ回路Ｃへの接続における配線遅延時間、他の信号配線へのクロストーク及びバルク容量、他の信号からのクロストーク及びバルク容量による配線のタイミングは不変となる。
【００４０】
図１において、接続用アダプタマクロＢの機能端子Ｅ１とＦ１、Ｅ２とＦ２、Ｅ３とＦ３は、それぞれ周辺バッファ回路Ｃとの接続端子Ｇ１、Ｇ２、Ｇ３までの配線長、配線経路、隣接する他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量のいずれも同等となるように配線が形成されているため、全く同じ遅延時間を有する。したがって、チップの設計後においてボードの端子位置がミラー回転の位置に変更になった場合であっても、接続用アダプタマクロＢ及び周辺バッファ回路Ｃをミラー回転配置することによって、配置配線や配置配線後のタイミング検証結果に基づくタイミング調整を実施する必要がなくなる。
【実施例２】
【００４１】
本発明の第２の実施例について、図面を参照して説明する。図３は、第２の実施例に係るアダプタマクロ（配線モジュール）Ｂの構成図である。図３を参照すると、ハードマクロＡと周辺バッファ回路Ｃとの間に、接続用アダプタマクロＢが配置される。ハードマクロＡの３つの機能端子Ｄ１〜Ｄ３は、周辺バッファ回路Ｃの機能端子Ｈ１〜Ｈ３に接続されるものとする。ハードマクロＡの機能端子Ｄ１、Ｄ２が入力端子であり、ハードマクロＡの機能端子Ｄ３が出力端子である場合を考える。
【００４２】
接続用アダプタマクロＢは、出力の機能端子Ｅ１とＦ１、Ｅ２とＦ２、入力の機能端子Ｅ３とＦ３をハードマクロＡと接する同一辺上に備える。また、Ｅ１とＦ１、Ｅ２とＦ２、Ｅ３とＦ３は、それぞれ接続用アダプタマクロＢの中心点からＹ軸に対して対称な位置に配置される。
【００４３】
出力の機能端子Ｅ１とＦ１を接続する配線の中間点として分岐点Ｊ１を設け、分岐点Ｊ１と出力の機能端子Ｅ１間にバッファＢＵＦ１を配置し、分岐点Ｊ１と出力の機能端子Ｆ１間にバッファＢＵＦ２を配置し、バッファＢＵＦ１とバッファＢＵＦ２は分岐点Ｊ１近傍にＹ軸対称な位置に配置する。バッファＢＵＦ１、バッファＢＵＦ２の入力は分岐点Ｊ１に接続し、バッファＢＵＦ１の出力は出力の機能端子Ｅ１に、バッファＢＵＦ２の出力は出力の機能端子Ｆ１に接続する。分岐点Ｊ１と同一Ｘ座標上で機能端子Ｅ１とＦ１の位置と反対方向に分岐点Ｊ２、Ｊ３として設け、分岐点Ｊ１から分岐点Ｊ２へ接続後、分岐点Ｊ２から分岐点Ｊ３へは左右対称に２本の配線を形成し、分岐点Ｊ３から機能端子Ｇ１へ接続する。
【００４４】
出力の機能端子Ｅ２とＦ２を接続する配線の中間点として分岐点Ｋ１を設ける。分岐点Ｋ１と出力の機能端子Ｅ２との間にバッファＢＵＦ３を配置し、分岐点Ｋ１と出力の機能端子Ｆ２との間にバッファＢＵＦ４を配置する。バッファＢＵＦ３とバッファＢＵＦ４は、分岐点Ｋ１の近傍、かつ、Ｙ軸対称な位置に配置する。バッファＢＵＦ３、バッファＢＵＦ４の入力は分岐点Ｋ１に接続する。バッファＢＵＦ３の出力は出力の機能端子Ｅ２に接続し、バッファＢＵＦ４の出力は出力の機能端子Ｆ２に接続する。分岐点Ｋ１から分岐点Ｋ２へ接続した後、分岐点Ｋ２から分岐点Ｋ３へは左右対称に２本の配線を形成し、分岐点Ｋ３から機能端子Ｇ２へ接続する。
【００４５】
入力の機能端子Ｅ３、Ｆ３からの接続配線長が等しい中間点に論理和回路ＯＲ１を配置する。論理和回路ＯＲ１の入力に入力の機能端子Ｅ３及びＦ３を接続し、論理和回路ＯＲ１の出力を機能端子Ｇ３へ接続する。
【００４６】
出力の機能端子Ｅ１と分岐点Ｊ１で結ぶ配線と、出力の機能端子Ｆ１と分岐点Ｊ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等となるように形成する。また、出力の機能端子Ｅ２と分岐点Ｋ１を結ぶ配線と、出力の機能端子Ｆ２と分岐点Ｋ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等となるように形成する。さらに、入力の機能端子Ｅ３と論理和回路ＯＲ１を結ぶ配線と、入力の機能端子Ｆ３と論理和回路ＯＲ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等となるように形成する。
【００４７】
ハードマクロＡは入力の機能端子Ｄ１、Ｄ２、及び出力の機能端子Ｄ３、Ｍ１を備える。入力の機能端子Ｄ１、Ｄ２、及び出力の機能端子Ｄ３、Ｍ１の座標は接続用アダプタマクロＢの出力の機能端子Ｆ１、Ｆ２、入力の機能端子Ｆ３の座標に合わせて配置される。出力の機能端子Ｍ１は出力の機能端子Ｄ３とハードマクロＡの中心点を通るＹ軸について対称な位置に配置する。
【００４８】
図３においてハードマクロＡと接続用アダプタマクロＢとは、それぞれの機能端子Ｄ１とＦ１、Ｄ２とＦ２、Ｄ３とＦ３を介して接続される。また、接続用アダプタマクロＢの未使用入力の機能端子Ｅ３は、ハードマクロＡのロウレベル出力の機能端子Ｍ１に接続される。さらに、接続用アダプタマクロＢと周辺バッファ回路Ｃとは、それぞれの機能端子Ｇ１とＨ１、Ｇ２とＨ２、Ｇ３とＨ３を介して接続される。
【００４９】
図４は図３のハードマクロＡをミラー回転配置した図である。ミラー回転配置されたハードマクロＡと接続用アダプタマクロＢとは、それぞれの機能端子Ｄ１とＥ１、Ｄ２とＥ２、Ｄ３とＥ３を介して接続される。接続用アダプタマクロＢの未使用入力の機能端子はＥ３からＦ３へと変わる。しかし、ハードマクロＡをミラー回転配置する前と同じく、ハードマクロＡのロウレベル出力の機能端子Ｍ１に接続されるとともに、接続用アダプタマクロＢにおいて機能端子Ｅ１とＦ１、Ｅ２とＦ２、Ｅ３とＦ３は同等の機能端子である。したがって、図３と図４との間で、ハードマクロＡから周辺バッファ回路Ｃへの配線は同等に保たれる。
【００５０】
接続用アダプタマクロＢを用いることによって、ハードマクロＡのみをミラー回転配置した場合でも、ハードマクロＡをミラー回転配置することなく接続用アダプタマクロＢ及び周辺バッファ回路Ｃのみをミラー回転配置した場合でも、ハードマクロＡから周辺バッファ回路Ｃへの接続における配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量による配線のタイミングは変わらない。また、接続用アダプタマクロＢの分岐点の近傍にバッファを配置したことによって、信号線経路の各分岐点から未使用出力端子までの配線負荷容量を分離し、動作速度を向上させるとともに、未使用入力の機能端子への外来ノイズの影響を低減することができる。
【００５１】
すなわち、バッファＢＵＦ１〜ＢＵＦ４、論理和回路ＯＲ１を配置することによって、
（１）分岐点からハードマクロＡに接続されていない機能端子までの配線負荷容量を分離し、信号線経路の動作速度を向上させることができ、
（２）分岐点からハードマクロＡに接続されていない機能端子までの配線によって拾われる外来ノイズの影響を低減することができる。
【実施例３】
【００５２】
本発明の第３の実施例について図面を参照して説明する。図５は、本実施例に係る接続用アダプタマクロ（配線モジュール）の構成図である。ハードマクロＡと周辺バッファ回路Ｃ間に、接続用アダプタマクロＢを配置する。ハードマクロＡの３つの機能端子Ｄ１〜Ｄ３を周辺バッファ回路Ｃの機能端子Ｈ１〜Ｈ３に接続する。本実施例においては、ハードマクロＡの機能端子Ｄ１、Ｄ２は入力端子とし、機能端子Ｄ３は出力端子とする。
【００５３】
接続用アダプタマクロＢは出力の機能端子Ｅ１、Ｅ２、Ｆ１、Ｆ２、入力の機能端子Ｅ３、Ｆ３、Ｐ１をハードマクロＡと接する同一の辺上に備える。機能端子Ｅ１とＦ１、Ｅ２とＦ２、Ｅ３とＦ３の位置関係は、それぞれ接続用アダプタマクロＢの中心点からＹ軸に対して対称な位置とする。
【００５４】
出力の機能端子Ｅ１とＦ１を接続する配線の中間点として分岐点Ｊ１を設ける。分岐点Ｊ１と出力の機能端子Ｅ１との間に論理積回路ＡＮＤ１を配置し、分岐点Ｊ１と出力の機能端子Ｆ１との間に論理積回路ＡＮＤＢ１を配置する。論理積回路ＡＮＤ１の出力は出力の機能端子Ｅ１に、論理積回路ＡＮＤＢ１の出力は出力の機能端子Ｆ１に接続する。
【００５５】
論理積回路ＡＮＤ１、ＡＮＤＢ１は分岐点Ｊ１の近傍にＹ軸対称な位置に配置し、それぞれの一方の入力は分岐点Ｊ１に接続される。また、分岐点Ｊ１と分岐点Ｊ２とを接続した後、分岐点Ｊ２から分岐点Ｊ３へ左右対称に２本の配線を形成し、分岐点Ｊ３から機能端子Ｇ１へと接続する。
【００５６】
出力の機能端子Ｅ２とＦ２を接続する配線の中間点として分岐点Ｋ１を設ける。分岐点Ｋ１と出力の機能端子Ｅ２間に論理積回路ＡＮＤ２を、分岐点Ｋ１と出力端子Ｆ２間に論理積回路ＡＮＤＢ２をそれぞれ配置する。論理積回路ＡＮＤ２の出力は出力の機能端子Ｅ２に、論理積回路ＡＮＤＢ２の出力は出力の機能端子Ｆ２に接続される。
【００５７】
論理積回路ＡＮＤ２、ＡＮＤＢ２は分岐点Ｋ２の近傍にＹ軸対称な位置に配置し、それぞれの一方の入力は分岐点Ｋ１に接続される。分岐点Ｋ１と分岐点Ｋ２とを接続した後、分岐点Ｋ２から分岐点Ｋ３へは左右対称に２本の配線を形成し、分岐点Ｋ３から機能端子Ｇ２へ接続する。
【００５８】
入力の機能端子Ｅ３、Ｆ３からの接続配線長が等しい箇所に論理和回路ＯＲ１を配置する。論理和回路ＯＲ１の一方の入力端子と入力の機能端子Ｅ３との間に論理積回路ＡＮＤ３を、論理和回路ＯＲ１の他方の入力端子と入力の機能端子Ｆ３との間に論理積回路ＡＮＤＢ３を配置する。論理積回路ＡＮＤ３、ＡＮＤＢ３は、論理和回路ＯＲ１の近傍に論理和回路ＯＲ１に対してＹ軸対称な位置に配置する。論理和回路ＯＲ１の出力は機能端子Ｇ３へ接続し、接続用アダプタマクロＢの入力の機能端子Ｐ１は論理積回路ＡＮＤ１、ＡＮＤＢ１、ＡＮＤ２、ＡＮＤＢ２、ＡＮＤ３、ＡＮＤＢ３の他方の入力に接続する。接続用アダプタマクロＢの入力端子Ｐ１はハードマクロＡの入力の機能端子Ｄ１と同一の辺に配置する。
【００５９】
出力の機能端子Ｅ１と分岐点Ｊ１を結ぶ配線と、出力の機能端子Ｆ１と分岐点Ｊ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等になるように形成している。また、出力の機能端子Ｅ２と分岐点Ｋ１を結ぶ配線と、出力の機能端子Ｆ２と分岐点Ｋ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等になるように形成している。さらに、入力の機能端子Ｅ３と論理和回路ＯＲ１を結ぶ配線と、入力の機能端子Ｆ３と論理和回路ＯＲ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等になるように形成している。
【００６０】
ハードマクロＡは入力の機能端子Ｄ１、Ｄ２、及び出力の機能端子Ｄ３、Ｍ１、Ｍ２を持ち、端子Ｄ１、Ｄ２、Ｄ３は接続用アダプタマクロＢの機能端子Ｆ１、Ｆ２、Ｆ３に合わせ配置する。
【００６１】
また、出力の機能端子Ｍ１は接続用アダプタマクロＢのＰ１にあわせて配置し、出力の機能端子Ｍ１と出力の機能端子Ｍ２はハードマクロＡの中心点に対してＹ軸対称に配置する。
【００６２】
図５においてハードマクロＡと接続用アダプタマクロＢはそれぞれの機能端子Ｄ１とＦ１、Ｄ２とＦ２、Ｄ３とＦ３、Ｍ１とＰ１が接続され、接続用アダプタマクロＢと周辺バッファ回路Ｃは、それぞれの機能端子Ｇ１とＨ１、Ｇ２とＨ２、ＧＤ３とＨ３が接続される。
【００６３】
ハードマクロＡの機能端子Ｍ１はロウレベル出力端子であるため、接続用アダプタマクロＢの出力の機能端子Ｅ１、Ｅ２に接続されている論理積回路ＡＮＤ１、ＡＮＤ２の出力はロウレベルに固定される。したがって、接続用アダプタマクロＢの機能端子Ｅ１、Ｅ２はロウレベルに固定され、入力の機能端子Ｅ３はハイレベルであるかロウレベルであるかに関わらず、アダプタマクロＢの出力の機能端子Ｇ３への論理に影響しない端子となる。
【００６４】
図６は、図５のハードマクロＡをミラー回転配置した図である。ミラー回転配置されたハードマクロＡと接続用アダプタマクロＢはそれぞれの機能端子Ｄ１とＥ１、Ｄ２とＥ２、Ｄ３とＥ３、Ｍ２とＰ１が接続される。接続用アダプタマクロＢにおいて、機能端子Ｅ１とＦ１、Ｅ２とＦ２、Ｅ３とＦ３は同等の機能端子である。したがって、図５と図６との間で、ハードマクロＡから周辺バッファ回路Ｃへの配線は同等に保たれる。
【００６５】
接続用アダプタマクロＢを用いることによって、ハードマクロＡのみをミラー回転配置した場合であっても、ハードマクロＡはミラー回転配置することなく接続用アダプタマクロＢ及び周辺バッファ回路Ｃのみをミラー回転配置した場合であっても、ハードマクロＡから周辺バッファ回路Ｃへの接続における配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量による配線のタイミングは変わらない。また、接続用アダプタマクロＢの各分岐点の近傍に論理積回路を配置することによって、各分岐点から未使用出力端子までの配線負荷容量を分離し、消費電力とノイズを低減することができ、未使用の入力端子から分岐点までの配線が拾う外来ノイズの影響を低減することもできる。
【００６６】
すなわち、論理積回路ＡＮＤ１、ＡＮＤＢ１、ＡＮＤ２、ＡＮＤＢ２、ＡＮＤ３、ＡＮＤＢ３と論理和回路ＯＲ１を配置することによって、
（１）分岐点からハードマクロＡに接続されていない機能端子までの配線負荷容量を駆動しないことにより、消費電力とノイズを低減することができ、
（２）分岐点からハードマクロＡに接続されていない機能端子までの配線負荷容量を分離することにより、信号線経路の動作速度を向上させることができ、
（３）分岐点からハードマクロＡに接続されていない機能端子までの配線が拾う外来ノイズの影響を低減することができる。
【実施例４】
【００６７】
本発明の第４の実施例について図面を参照して説明する。図７は、本実施例に係る接続用アダプタマクロ（配線モジュール）の構成図を示す。図７を参照すると、凹形状のハードマクロＡと周辺バッファ回路Ｃとの間に、凸形状の接続用アダプタマクロＢが配置される。
【００６８】
凸形状の接続用アダプタマクロＢは、機能端子Ｅ１〜Ｅ３、Ｆ１〜Ｆ３を備える。機能端子Ｅ１〜Ｅ３及びＦ１〜Ｆ３は、凸形状の左右にそれぞれ接続用アダプタマクロＢの中心点からＹ軸に対して対称な位置に配置する。
【００６９】
機能端子Ｅ１とＦ１を接続する配線の中間点として分岐点Ｊ１を設ける。分岐点Ｊ１と同一Ｘ座標上で周辺バッファ回路Ｃの方向に分岐点Ｊ２、Ｊ３を設ける。分岐点Ｊ１から分岐点Ｊ２へと接続した後、分岐点Ｊ２から分岐点Ｊ３へ左右対称に２本の配線を形成し、分岐点Ｊ３から機能端子Ｇ１へ接続する。また、機能端子Ｅ２とＦ２を接続する配線の中間点として分岐点Ｋ１を設ける。分岐点Ｋ１と同一Ｘ座標上で周辺バッファ回路Ｃ方向に分岐点Ｋ２、Ｋ３を設ける。分岐点Ｋ１から分岐点Ｋ２へと接続した後、分岐点Ｋ２から分岐点Ｋ３へ左右対称に２本の配線を形成し、分岐点Ｋ３から機能端子Ｇ２へ接続する。さらに、機能端子Ｅ３及びＦ３を接続する配線の中間点に分岐点Ｌ１を設け、分岐点Ｌ１から機能端子Ｇ３へ接続する。
【００７０】
機能端子Ｅ１と分岐点Ｊ１を結ぶ配線と、機能端子Ｆ１と分岐点Ｊ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等になるように形成する。また、機能端子Ｅ２と分岐点Ｋ１を結ぶ配線と、機能端子Ｆ２と分岐点Ｋ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等になるように形成する。さらに、機能端子Ｅ３と分岐点Ｌ１を結ぶ配線と、機能端子Ｆ３と分岐点Ｌ１を結ぶ配線は、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量が同等になるように形成する。
【００７１】
ハードマクロＡの機能端子Ｄ１〜Ｄ３のＸ座標は接続用アダプタマクロＢの機能端子Ｅ１〜Ｅ３又は機能端子Ｆ１〜Ｆ３の座標に合わせる。また、周辺バッファ回路Ｃの機能端子Ｈ１〜Ｈ３の座標は接続用アダプタマクロＢの機能端子Ｇ１〜Ｇ３の座標に合わせる。
【００７２】
図７を参照すると、凹形状のハードマクロＡと凸形状の接続用アダプタマクロＢとは、それぞれの機能端子Ｄ１とＥ２、Ｄ２とＦ１、Ｄ３とＦ３を介して接続される。図８は、図７の凹形状のハードマクロＡをミラー回転配置した図である。ミラー回転配置された凹形状のハードマクロＡと凸形状の接続用アダプタマクロＢとは、それぞれの機能端子Ｄ１とＦ２、Ｄ２とＥ１、Ｄ３とＥ３を介して接続される。凸形状の接続用アダプタマクロＢにおいて、Ｅ１とＦ１、Ｅ２とＦ２、Ｅ３とＦ３は同等の機能端子である。したがって、図７と図８との間で、凹形状のハードマクロＡから周辺バッファ回路Ｃへの配線は同等に保たれる。
【００７３】
凸形状の接続用アダプタマクロＢを用いることによって、凹形状のハードマクロＡのみをミラー回転配置した場合であっても、凹形状のハードマクロＡはミラー回転配置することなく凸形状の接続用アダプタマクロＢ及び周辺バッファ回路Ｃのみをミラー回転配置した場合であっても、凹形状のハードマクロＡから周辺バッファ回路Ｃへの配線における、配線遅延時間、他の信号配線へのクロストーク及びバルク容量、並びに、他の信号からのクロストーク及びバルク容量による配線のタイミングは変わらない。
【００７４】
すなわち、本実施例において、接続用アダプタマクロＢを凸形状にすることによって、ハードマクロＡと接続用アダプタマクロＢの接触部分を増やすことができ、ハードマクロと接続用アダプタマクロの接続端子数が多い場合、ハードマクロＡ及び接続用アダプタマクロＢのＸ方向の長さを伸ばすことなく多数の接続端子を配置することができる。
【００７５】
以上の記載は実施例に基づいて行ったが、本発明は、上記実施例に限定されるものではない。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施例１に係る接続用アダプタマクロ（配線モジュール）の構成図である。
【図２】本発明の実施例１において、ハードマクロを鏡映した構成図である。
【図３】本発明の実施例２に係る接続用アダプタマクロの構成図である。
【図４】本発明の実施例２において、ハードマクロを鏡映した構成図である。
【図５】本発明の実施例３に係る接続用アダプタマクロの構成図である。
【図６】本発明の実施例３において、ハードマクロを鏡映した構成図である。
【図７】本発明の実施例４に係る接続用アダプタマクロの構成図である。
【図８】本発明の実施例４において、ハードマクロを鏡映した構成図である。
【図９】従来のレイアウト構成を示す図である。
【図１０】ＵＳＢホストコントローラ搭載ＬＳＩとＵＳＢコネクタの接続図である。
【図１１】本発明の実施形態に係る配線モジュールの構成図である。
【符号の説明】
【００７７】
１、Ｚ２  半導体チップ
２  入出力用パッド
４  周辺バッファ回路（入出力バッファ回路）
５  配線領域
１０  配線モジュール
１１ａ〜１１ｃ  端子
１２ａ、１２ｂ  配線
Ａ  ハードマクロ
ＡＮＤ１〜ＡＮＤ３  論理積回路
ＡＮＤＢ１〜ＡＮＤＢ３  １入力反転の論理積回路
Ｂ  接続用アダプタマクロ（配線モジュール）
ＢＵＦ１〜ＢＵＦ４  バッファ
Ｃ  周辺バッファ回路
Ｄ１〜Ｄ３、Ｅ１〜Ｅ３、Ｆ１〜Ｆ３、Ｇ１〜Ｇ３  機能端子
Ｄ＋、Ｄ−  データ送受信信号端子
Ｊ１〜Ｊ３、Ｋ１〜Ｋ３、Ｌ１  分岐点
Ｍ１、Ｍ２、Ｐ１  機能端子
ＯＲ１  論理和回路
Ｔ１〜Ｔ４  配線トラック
Ｚ１  プリント基板
Ｚ３  ＵＳＢケーブル側コネクタ
Ｚ４  ＵＳＢコネクタ
Ｚ５  トランシーバＩＯセル
Ｚ６  ホストコントローラマクロ
Ｚ７、Ｚ８  データ送受信信号線
【図１】
2009164263.tif 000003
【図２】
2009164263.tif 000004
【図３】
2009164263.tif 000005
【図４】
2009164263.tif 000006
【図５】
2009164263.tif 000007
【図６】
2009164263.tif 000008
【図７】
2009164263.tif 000009
【図８】
2009164263.tif 000010
【図９】
2009164263.tif 000011
【図１０】
2009164263.tif 000012
【図１１】
2009164263.tif 000013