(57)【要約】【課題】従来技術に比較して構成が簡単であって、多値ＦＳＫ信号や広帯域ＦＳＫ信号を容易に復調することができる。【解決手段】ＦＳＫ信号の各瞬時周波数にそれぞれ一致する複数の発振周波数を有するディジタル制御発振器を、上記各発振周波数にそれぞれ対応する複数の制御信号に用いて上記各発振周波数の発振周波数を順次繰り返しかつ間歇発振するように制御する。上記ディジタル制御発振器にＦＳＫ信号を入力することにより、上記ディジタル制御発振器を超再生ＡＭ検波器として動作させる。上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得る。【選択図】図１
2009055097.tif 000002
【特許請求の範囲】
【請求項１】
ＦＳＫ信号の各瞬時周波数にそれぞれ一致する複数の発振周波数を有するディジタル制御発振器を、上記各発振周波数にそれぞれ対応する複数の制御信号に用いて上記各発振周波数の発振周波数を順次繰り返しかつ間歇発振するように制御し、
上記ディジタル制御発振器にＦＳＫ信号を入力することにより、上記ディジタル制御発振器を超再生ＡＭ検波器として動作させ、
上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得ることを特徴とするＦＳＫ復調回路。
【請求項２】
ＦＳＫ信号の各瞬時周波数にそれぞれ一致する複数の発振周波数を有するディジタル制御発振器を、上記各発振周波数にそれぞれ対応する複数の制御信号に用いて上記各発振周波数の発振周波数を順次繰り返しかつ間歇発振するように制御し、
上記ディジタル制御発振器にＦＳＫ信号を入力することにより、上記ディジタル制御発振器を超再生ＡＭ検波器として動作させ、
上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得ることを特徴とするＦＳＫ復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＳＫ（Frequency Shift Keying）信号を復調するＦＳＫ復調回路及び方法に関する。
【背景技術】
【０００２】
既に実用化されているＦＳＫ信号受信回路は、低雑音増幅器（ＬＮＡ）と、Ｆ−Ｖ変換回路と、Ａ／Ｄ変換回路とを備えて構成される。別のアプローチとしてＡＭ信号の復調回路である超再生検波回路（例えば、非特許文献１−３参照。）の急峻な周波数選択性を用いたＦＳＫ信号のスロープ検波方式があるが、復調可能な信号は挟帯域ＦＳＫ信号に限られている。
【０００３】
【特許文献１】特開平９−２１４３８６号公報（図１９及び図２０）。
【非特許文献１】N. Buchanan et al., "A 7.5-GHz superregenerative detector", IEEE Transactions on Microwave Theory and Technology, Vol. 50, No.9, pp. 2198-2202, September 2002.
【非特許文献２】C. Dehollainm et al., "A global survey on short range low power wireless data transmission architecture for ISM application", Proceedings of International Semiconductor Conference, Vol. 1, pp. 117-126, October 2001.
【非特許文献３】E. Armstrong, "Some recent developments of regenerative circuits", Proceedings of IRE, Vol. 10, pp. 244-260, August 1922.
【非特許文献４】B. Giebel et al., "Digitally Controlled Oscillator", IEEE Journal of Solid-State Circuits, Vol.24, No.6, pp. 640-645, June 1989.
【非特許文献５】R. Staszewski et al., "Just-In-Time Gain Estimation of an RF Digitally Controlled Oscillator for Digital Direct Frequency Modulation", IEEE Transactions on Circuits and Systems, Vol.50, No.11, pp. 887-892, November 2003.
【非特許文献６】R. Staszewsky et al., "A Digitally Controlled Oscillator in a 90nm Digital CMOS Process for Mobile Phones", IEEE Journal of Solid-State Circuits, Vol.40, No.11, pp. 2203-2211, November 2005.
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のように、従来技術に係るＦＳＫ信号受信回路は、低雑音増幅器（ＬＮＡ）と、Ｆ−Ｖ変換回路と、Ａ／Ｄ変換回路とを備えて構成されるので、構成が複雑になり、製造コストが多大になる、また、多値ＦＳＫ信号や広帯域ＦＳＫ信号を容易に復調することができないという問題点があった。
【０００５】
また、特許文献１の図１９及び図２０においては、クエンチング信号を利用して超再生検波回路でＡＳＫ信号を復調するＡＳＫ信号復調回路（その動作を図８に示す。）が開示されているが、ＦＳＫ信号を復調することはできないという問題点があった。
【０００６】
本発明の目的は以上の問題点を解決し、従来技術に比較して構成が簡単であって、多値ＦＳＫ信号や広帯域ＦＳＫ信号を容易に復調することができるＦＳＫ復調回路及び方法を提供することにある。
【課題を解決するための手段】
【０００７】
発振回路の発振周波数の離散的切り替えをＦＥＴ等の電子スイッチにて行うディジタル制御発振器（ＤＣＯ（Digitally Controlled Oscillator）；以下、ＤＣＯという。）の報告例が既にあり（例えば非特許文献４−６参照。）、２値信号により周波数切り替えが可能な発振回路が実現可能であることが既に知られている。本発明者らはこれに着目して、ＤＣＯと超再生検波回路とを組み合わせることにより、ＦＳＫ復調回路を構成することを特徴としている。
【０００８】
第１の発明に係るＦＳＫ復調回路は、ＦＳＫ信号の各瞬時周波数にそれぞれ一致する複数の発振周波数を有するディジタル制御発振器を、上記各発振周波数にそれぞれ対応する複数の制御信号に用いて上記各発振周波数の発振周波数を順次繰り返しかつ間歇発振するように制御し、
上記ディジタル制御発振器にＦＳＫ信号を入力することにより、上記ディジタル制御発振器を超再生ＡＭ検波器として動作させ、
上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得ることを特徴とする。
【０００９】
第２の発明に係るＦＳＫ復調方法は、ＦＳＫ信号の各瞬時周波数にそれぞれ一致する複数の発振周波数を有するディジタル制御発振器を、上記各発振周波数にそれぞれ対応する複数の制御信号に用いて上記各発振周波数の発振周波数を順次繰り返しかつ間歇発振するように制御し、
上記ディジタル制御発振器にＦＳＫ信号を入力することにより、上記ディジタル制御発振器を超再生ＡＭ検波器として動作させ、
上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得ることを特徴とする。
【発明の効果】
【００１０】
従って、本発明に係るＦＳＫ復調回路及び方法によれば、従来のアプローチに比べ回路規模を縮小することが可能であり、低消費電力化できる。さらに、動作周波数が高くなり、能動素子の歩留まりが低い場合においても、目的の周波数（搬送波周波数）にて動作する必要能動素子数を低減できる。さらに、従来のＦＳＫ復調回路において不可欠なＡ／Ｄ変換器が不要であり、低消費電力のＦＳＫ復調回路を簡単な構成で形成できる。基本的な復調能力は超再生の感度特性によるものであり、低雑音増幅器（ＬＮＡ）の付加が不要ともなり得る。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１２】
図１は本発明の第１の実施形態に係る２ＦＳＫ信号受信回路の構成を示すブロック図である。図１の２ＦＳＫ信号受信回路は、ＤＣＯを用いた２周波数走査型超再生ＡＭ検波回路１０と、ＤＣＯ制御信号発生器２０と、コンパレータ１２と、サンプルホールド回路３０と、バイナリデコーダ４０とを備えて構成される。
【００１３】
図１において、ＤＣＯ制御信号発生器２０は、ＤＣＯ制御信号Ｖ１，Ｖ２を（Ｖ１，Ｖ２）＝（１，０）と（０，１）とを（ここで、１はハイレベルであり、０はローレベルである。）交互に変化するように所定の周期Ｔ１（Ｔ１は２ＦＳＫ信号の切換周期よりも十分に短い。）で切り換えて発生してそれぞれ、スイッチング用電界効果トランジスタ（以下、電界効果トランジスタをＦＥＴという。）Ｑ１，Ｑ２の各ゲートに印加するとともに、サンプルホールド回路３０に出力する。
【００１４】
超再生ＡＭ検波回路１０において、発振用ＦＥＴＱ１１のゲートは伝送線路Ｌ１０を介して周波数スイッチング用ＦＥＴＱ１，Ｑ２の各ドレインに接続され、ＦＥＴＱ１のソースは伝送線路Ｌ１を介して接地され、ＦＥＴＱ２のソースは伝送線路Ｌ２（＜Ｌ１）を介して接地される。また、発振用ＦＥＴＱ１１のドレインは伝送線路Ｌ１２を介して接地され、そのソースは出力負荷用伝送線路Ｌ１１を介して接地される。発振用ＦＥＴＱ１１のソースは端子Ｔ３を介して低域通過フィルタ（ＬＰＦ）１１に接続される。さらに、発振用ＦＥＴＱ１１のドレインはクエンチング間歇発振スイッチング用ＦＥＴＱ５のソース及びドレインを介して電源電圧ＶＤＤに接続され、上記スイッチング用ＦＥＴＱ５は、端子Ｔ４を介して入力される、２ＦＳＫ信号の周波数切換周波数よりも十分に高いクエンチング周波数を有する正弦波（又は矩形パルス）のクエンチング信号によりオン・オフ制御される。また、瞬時周波数又はチャンネル周波数ｆ１，ｆ２を有する２ＦＳＫ信号は端子Ｔ１及びカップリングキャパシタＣ１を介して発振用ＦＥＴＱ１１のドレインに印加される。
【００１５】
以上のように構成された発振用ＦＥＴＱ１１を含む回路において、ＤＣＯ制御信号（Ｖ１，Ｖ２）＝（１，０）が印加されているとき、スイッチング用ＦＥＴＱ１がオンとなる一方、スイッチング用ＦＥＴＱ２がオフとなる。このとき、発振用ＦＥＴＱ１１のドレインからの信号が伝送線路Ｌ１２と、伝送線路Ｌ１、スイッチング用ＦＥＴＱ１及び伝送線路Ｌ１０を介して発振用ＦＥＴＱ１１に帰還して正帰還回路を構成し、伝送線路Ｌ１に依存して決まる電気長の正帰還回路により決まる周波数で発振するが、ここで、当該周波数をｆ１に設定する。また、発振用ＦＥＴＱ１１を含む回路において、ＤＣＯ制御信号（Ｖ１，Ｖ２）＝（０，１）が印加されているとき、スイッチング用ＦＥＴＱ１がオフとなる一方、スイッチング用ＦＥＴＱ２がオンとなる。このとき、発振用ＦＥＴＱ１１のドレインからの信号が伝送線路Ｌ１２と、伝送線路Ｌ２、スイッチング用ＦＥＴＱ２及び伝送線路Ｌ１０を介して発振用ＦＥＴＱ１１に帰還して正帰還回路を構成し、伝送線路Ｌ２に依存して決まる電気長の正帰還回路により決まる周波数で発振するが、ここで、当該周波数をｆ２に設定する。ＤＣＯ制御信号発生器２０は発振器が発振周波数ｆ１，ｆ２の順序で順次走査して発振するように制御信号Ｖ１，Ｖ２を出力する。さらに、クエンチング信号に従って、スイッチング用ＦＥＴＱ５がオン・オフを繰り返すことにより、電源電圧ＶＤＤの供給がオン・オフされるので、当該発振器は間歇発振して当該発振器が超再生検波回路として動作することになる。
【００１６】
２ＦＳＫ信号は端子Ｔ１及びカップリングキャパシタＣ１を介して発振用ＦＥＴＱ１１に印加され、このとき、当該発振器は制御信号Ｖ１，Ｖ２に基づいて発振周波数ｆ１とｆ２で交互に走査して発振しているが、２ＦＳＫ信号の瞬時周波数ｆ１又はｆ２が当該発振器の発振周波数ｆ１又はｆ２と一致したのみ、発振用ＦＥＴＱ１１のソースからＡＭ復調信号が出力され、当該ＡＭ復調信号は低域通過フィルタ（ＬＰＦ）１１を介してコンパレータ１２の非反転入力端子に入力される。コンパレータ１２の反転入力端子にはしきい値電圧Ｖｔｈが印加され、コンパレータ１２は入力されるＡＭ復調信号がしきい値電圧Ｖｔｈ以上であるときのみハイレベルのデータサンプリング制御信号を発生してサンプルホールド回路３０に出力する。サンプルホールド回路３０は、データサンプリング制御信号がハイレベルのとき、ＤＣＯ制御信号発生器２０から出力されるＤＣＯ制御信号Ｖ１，Ｖ２をサンプルホールドした後、バイナリデコーダ４０に出力する。これに応答して、バイナリデコーダ４０は入力される信号を２進数変換してバイナリ復号化することにより１ビットの２ＦＳＫ復調信号を発生して端子Ｔ２を介して出力する。
【００１７】
図２は図１の低域通過フィルタ（ＬＰＦ）１１、コンパレータ１２、サンプルホールド回路３０及びバイナリデコーダ４０の詳細構成を示す回路図である。図２において、低域通過フィルタ（ＬＰＦ）１１は２個のオペアンプＯＰ１，ＯＰ２で構成され、コンパレータ１２は１個のコンパレータＩＣＣＰ１で構成され、サンプルホールド回路３０は２個のサンプルホールドＩＣＳＨ１，ＳＨ２で構成される。また、バイナリデコーダ４０はインバータＩ１とアンドゲートＡ１で構成される。
【００１８】
図３は図１の２ＦＳＫ信号受信回路の動作を示すための各信号のタイミングチャートである。図３から明らかなように、発振器は発振周波数ｆ１とｆ２で交互に走査して発振しているが、２ＦＳＫ信号の瞬時周波数ｆ１又はｆ２が発振器の発振周波数ｆ１又はｆ２と一致したのみ、発振用ＦＥＴＱ１１のソースからＡＭ復調信号が出力され、当該ＡＭ復調信号に基づいてサンプルホールド回路３０によりサンプルホールドされた制御信号Ｖ１，Ｖ２は入力されたＦＳＫ信号の復調信号となることがわかる。すなわち、入力されるＦＳＫ信号が存在するとき、発振器の発振の立ち上がりが早くなり、結果としてＰＷＭがかかる。この発振波形の包絡線を取り出し、低域通過フィルタ１１に通すことによりＡＭ成分の復調が可能となる。本実施形態では、ＤＣＯの発振周波数をＦＳＫ信号のチャネル周波数に一致させるように回路設計を行い、発振周波数をシーケンシャルに走査して切り替える。さらに発振回路を間歇動作させることにより超再生検波回路として動作させ、ＦＳＫ信号の瞬時周波数と超再生検波回路の受信周波数が一致した場合得られるＡＭ復調信号に基づいて、ＤＣＯ制御信号をサンプルホールドすることにより、このときの制御信号がＦＳＫの復調信号となる。
【００１９】
以上説明したように、本実施形態によれば、ＦＳＫ信号の各瞬時周波数にそれぞれ一致する複数の発振周波数を有するディジタル制御発振器を、上記各発振周波数にそれぞれ対応する複数の制御信号に用いて上記各発振周波数の発振周波数を順次繰り返しかつ間歇発振するように制御し、上記ディジタル制御発振器にＦＳＫ信号を入力することにより、上記ディジタル制御発振器を超再生ＡＭ検波器として動作させ、上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得る。これにより、従来のアプローチに比べ回路規模を縮小することが可能であり、低消費電力化できる。さらに、動作周波数が高くなり、能動素子の歩留まりが低い場合においても、目的の周波数（搬送波周波数）にて動作する必要能動素子数をＦＳＫ信号のチャンネル数を低減できる。さらに、従来のＦＳＫ復調回路において不可欠なＡ／Ｄ変換器が不要であり、低消費電力のＦＳＫ復調回路を簡単な構成で形成できる。基本的な復調能力は超再生の感度特性によるものであり、低雑音増幅器（ＬＮＡ）の付加が不要ともなり得る。
【００２０】
第２の実施形態．
図４は本発明の第２の実施形態に係る４ＦＳＫ信号受信回路の構成を示すブロック図である。第２の実施形態は、図１の第１の実施形態に比較して、端子Ｔ１を介して入力される４ＦＳＫ信号を復調するために、以下の点が異なる。
（１）ＤＣＯを用いた２周波数走査型超再生ＡＭ検波回路１０に代えて、４つの発振周波数で間歇発振するＤＣＯを用いた４周波数走査型超再生ＡＭ検波回路１０Ａを備えたこと。
（２）２個の制御信号Ｖ１，Ｖ２を発生するＤＣＯ制御信号発生器２０に代えて、４個の制御信号Ｖ１−Ｖ４を発生するＤＣＯ制御信号発生器２０Ａを備えたこと。
（３）４個の制御信号Ｖ１−Ｖ４をサンプルホールドするサンプルホールド回路３０Ａを備えたこと。
（４）バイナリデコーダ４０に代えて、サンプルホールドされた４個の制御信号Ｖ１−Ｖ４を２進数変換してバイナリ復号化することにより２ビットの４ＦＳＫ復調信号を得るバイナリデコーダ４０Ａを備えたこと。
以下、上記相違点について詳細説明する。
【００２１】
図４において、図１の回路に比較して、スイッチング用ＦＥＴＱ３，Ｑ４とその各ソース及び接地間に接続された伝送線路Ｌ３，Ｌ４とをさらに備える。ＤＣＯ制御信号発生器２０Ａからの各制御信号Ｖ１−Ｖ４はそれぞれスイッチング用ＦＥＴＱ１−Ｑ４の各ゲートに印加される。スイッチング用ＦＥＴＱ３及びＱ４の各ドレインは伝送線路Ｌ１０を介して発振用ＦＥＴＱ１１のゲートに接続される。
【００２２】
ＤＣＯ制御信号発生器２０Ａはハイレベルの制御信号Ｖ１と、それぞれローレベルの他の制御信号Ｖ２−Ｖ４とを出力するとき、スイッチング用ＦＥＴＱ１−Ｑ４のうちスイッチング用ＦＥＴＱ１のみがオンとなり、発振用ＦＥＴＱ１１を含む発振器は所定の発振周波数ｆ１で発振するように構成される。また、ＤＣＯ制御信号発生器２０Ａはハイレベルの制御信号Ｖ２と、それぞれローレベルの他の制御信号Ｖ１，Ｖ３−Ｖ４とを出力するとき、スイッチング用ＦＥＴＱ１−Ｑ４のうちスイッチング用ＦＥＴＱ２のみがオンとなり、発振用ＦＥＴＱ１１を含む発振器は所定の発振周波数ｆ２で発振するように構成される。さらに、ＤＣＯ制御信号発生器２０Ａはハイレベルの制御信号Ｖ３と、それぞれローレベルの他の制御信号Ｖ１，Ｖ２，Ｖ４とを出力するとき、スイッチング用ＦＥＴＱ１−Ｑ４のうちスイッチング用ＦＥＴＱ３のみがオンとなり、発振用ＦＥＴＱ１１を含む発振器は所定の発振周波数ｆ３で発振するように構成される。またさらに、ＤＣＯ制御信号発生器２０Ａはハイレベルの制御信号Ｖ４と、それぞれローレベルの他の制御信号Ｖ１−Ｖ３とを出力するとき、スイッチング用ＦＥＴＱ１−Ｑ４のうちスイッチング用ＦＥＴＱ４のみがオンとなり、発振用ＦＥＴＱ１１を含む発振器は所定の発振周波数ｆ４で発振するように構成される。ここで、発振周波数ｆ１−ｆ４は互いに異なり、入力される４ＦＳＫ信号の４つの瞬時周波数にそれぞれ一致する。ここで、ＤＣＯ制御信号発生器２０Ａは発振器が発振周波数ｆ１，ｆ２，ｆ３，ｆ４の順序で順次走査して発振するように制御信号Ｖ１−Ｖ４を出力する。
【００２３】
サンプルホールド回路３０Ａは、データサンプリング制御信号がハイレベルのとき、ＤＣＯ制御信号発生器２０Ａから出力されるＤＣＯ制御信号Ｖ１，Ｖ２をサンプルホールドした後、バイナリデコーダ４０Ａに出力する。これに応答して、バイナリデコーダ４０Ａは入力される信号を２進数変換してバイナリ復号化することにより２ビットの４ＦＳＫ復調信号を発生して端子Ｔ１１，Ｔ１２を介して出力する。
【００２４】
図５は図４の低域通過フィルタ（ＬＰＦ）１１、コンパレータ１２、サンプルホールド回路３０Ａ及びバイナリデコーダ４０Ａの詳細構成を示す回路図である。図５において、低域通過フィルタ（ＬＰＦ）１１は２個のオペアンプＯＰ１，ＯＰ２で構成され、コンパレータ１２は１個のコンパレータＩＣＣＰ１で構成され、サンプルホールド回路３０Ａは４個のサンプルホールドＩＣＳＨ１−ＳＨ４で構成される。また、バイナリデコーダ４０ＡはナンドゲートＮ１とアンドゲートＡ１で構成される。
【００２５】
図６は図４のＦＳＫ信号受信回路の動作を示すための各信号のタイミングチャートである。図６から明らかなように、発振器は発振周波数ｆ１−ｆ４で順次走査して発振しているが、４ＦＳＫ信号の瞬時周波数ｆ１−ｆ４が発振器の周波数ｆ１−ｆ４と一致したのみ、発振用ＦＥＴＱ１１のソースからＡＭ復調信号が出力され、当該ＡＭ復調信号に基づいてサンプルホールド回路３０Ａによりサンプルホールドされた制御信号Ｖ１−Ｖ４は入力されたＦＳＫ信号の復調信号となることがわかる。すなわち、入力されるＦＳＫ信号が存在するとき、発振器の発振の立ち上がりが早くなり、結果としてＰＷＭがかかる。この発振波形の包絡線を取り出し、低域通過フィルタ１１に通すことによりＡＭ成分の復調が可能となる。本実施形態では、ＤＣＯの発振周波数をＦＳＫ信号のチャネル周波数に一致させるように回路設計を行い、発振周波数をシーケンシャルに走査して切り替える。さらに発振回路を間歇動作させることにより超再生検波回路として動作させ、ＦＳＫ信号の瞬時周波数と超再生検波回路の受信周波数が一致した場合得られるＡＭ復調信号に基づいて、ＤＣＯ制御信号をサンプルホールドすることにより、このときの制御信号がＦＳＫの復調信号となる。
【００２６】
従って、本実施形態によれば、第１の実施形態と同様の作用効果を有し、特に、４ＦＳＫ信号を復調できる。
【００２７】
変形例．
以上の実施形態では、２ＦＳＫ信号及び４ＦＳＫ信号の復調回路について説明したが、本発明はこれに限らず、ＤＣＯの発振周波数の数及びそれに対応するＤＣＯ制御信号を増加させて３ＦＳＫ信号又は５値以上のＦＳＫ信号の復調回路を構成してもよい。なお、ＦＳＫ信号の瞬時周波数（又はチャンネル周波数）はＤＣＯの発振周波数で決定されるので、ＤＣＯの発振周波数の設定により容易に所望のＦＳＫ信号の復調回路を構成できる。
【実施例１】
【００２８】
発明者らは、２ＦＳＫ信号受信回路を試作した。この試作した回路の実験結果を以下に示す。図７は図１の２ＦＳＫ信号受信回路の実施例であって、超再生動作中のＤＣＯの発振スペクトラムを示す図である。本発明者らは、ＮＥ３２１０Ｓ０１のデバイスパラメータを用いてＡＤＳ（Advanced Design System）上で設計を行い試作した。図７から明らかなように、この回路に発振スペクトラムのピークに対応する２ＦＳＫ信号を入力したところ、実際にＦＳＫ信号の復調を行えることが確認した。
【産業上の利用可能性】
【００２９】
以上詳述したように、本発明に係るＦＳＫ復調回路及び方法によれば、従来のアプローチに比べ回路規模を縮小することが可能であり、低消費電力化できる。さらに、動作周波数が高くなり、能動素子の歩留まりが低い場合においても、目的の周波数（搬送波周波数）にて動作する必要能動素子数を低減できる。さらに、従来のＦＳＫ復調回路において不可欠なＡ／Ｄ変換器が不要であり、低消費電力のＦＳＫ復調回路を簡単な構成で形成できる。基本的な復調能力は超再生の感度特性によるものであり、低雑音増幅器（ＬＮＡ）の付加が不要ともなり得る。
【００３０】
従って、低コストなＦＳＫ信号受信回路が構成できるため、ＲＦタグ等の使い捨てが要求される用途に利用できる。さらに満足な歩留まりが得られないＴＨｚ領域のＦＳＫ信号受信回路の現実的な構成方法として使用できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態に係る２ＦＳＫ信号受信回路の構成を示すブロック図である。
【図２】図１の低域通過フィルタ（ＬＰＦ）１１、コンパレータ１２、サンプルホールド回路３０及びバイナリデコーダ４０の詳細構成を示す回路図である。
【図３】図１のＦＳＫ信号受信回路の動作を示すための各信号のタイミングチャートである。
【図４】本発明の第２の実施形態に係る４ＦＳＫ信号受信回路の構成を示すブロック図である。
【図５】図４の低域通過フィルタ（ＬＰＦ）１１、コンパレータ１２、サンプルホールド回路３０Ａ及びバイナリデコーダ４０Ａの詳細構成を示す回路図である。
【図６】図４のＦＳＫ信号受信回路の動作を示すための各信号のタイミングチャートである。
【図７】図１のＦＳＫ信号受信回路の実施例であって、超再生動作中のＤＣＯの発振スペクトラムを示す図である。
【図８】クエンチング信号を利用して超再生検波回路でＡＳＫ信号を復調する従来例のＡＳＫ信号復調回路の動作を示すための各信号のタイミングチャートである。
【符号の説明】
【００３２】
１０…ＤＣＯを用いた２周波数走査型超再生ＡＭ検波回路、
１０Ａ…ＤＣＯを用いた４周波数走査型超再生ＡＭ検波回路、
１１…低域通過フィルタ（ＬＰＦ）、
１２…コンパレータ、
１３…電圧源、
２０，２０Ａ…ＤＣＯ制御信号発生器、
３０，３０Ａ…サンプルホールド回路、
４０，３０Ａ…バイナリデコーダ、
Ｃ１…カップリングキャパシタ、
Ｌ１乃至Ｌ１２…伝送線路、
Ｑ１乃至Ｑ５…スイッチング用電界効果トランジスタ（ＦＥＴ）、
Ｑ１１…発振用電界効果トランジスタ（ＦＥＴ）。
【図１】
2009055097.tif 000003
【図２】
2009055097.tif 000004
【図３】
2009055097.tif 000005
【図４】
2009055097.tif 000006
【図５】
2009055097.tif 000007
【図６】
2009055097.tif 000008
【図７】
2009055097.tif 000009
【図８】
2009055097.tif 000010