(57)【要約】【課題】撮像デバイスにおいて、必要な画像情報を高速かつ低消費電力で抽出できるようにする。【解決手段】照射された光を電気信号として蓄積する複数の画素からなる撮像領域を有する撮像素子１１０と、電気信号が蓄積された画素から１ラインずつ走査的に読み出す駆動部とを設ける。そして、駆動部が一定ライン数読み出す毎に、現在選択中の読み出しラインを、他の任意の読み出しラインに変更し、変更した読み出しラインから読み出しを再開するように、タイミング発生回路１５０によって駆動部を制御する。【選択図】図１
2009004947.tif 000002
【特許請求の範囲】
【請求項１】
画像情報を抽出する撮像デバイスであって、
照射された光を電気信号として蓄積する複数の画素からなる撮像領域を有する撮像素子と、
前記電気信号が蓄積された画素から１ラインずつ走査的に読み出す駆動部と、
前記駆動部が一定ライン数読み出す毎に、現在選択中の読み出しラインを、他の任意の読み出しラインに変更し、変更した読み出しラインから読み出しを再開するように前記駆動部を制御するタイミング発生回路と、
を備えていることを特徴とする撮像デバイス。
【請求項２】
請求項１の撮像デバイスであって、
前記駆動部は、前記撮像領域の水平ラインを１ラインずつ走査的に選択するための選択信号を出力する垂直シフトレジスタと、前記選択信号により選択された水平ラインから読み出された電気信号を１画素分ずつ転送する水平シフトレジスタとを有しており、
前記タイミング発生回路は、前記撮像領域を複数の部分領域に分けたうちの何れかの部分領域から所定の水平ライン数分を前記駆動部が読み出した後、他の部分領域から読み出しを再開するように前記垂直シフトレジスタを制御することを特徴とする撮像デバイス。
【請求項３】
画像情報を抽出する撮像デバイスであって、
照射された光を電気信号として蓄積する複数の画素からなる撮像領域を有する撮像素子と、
前記撮像領域を所定の画像更新周期で更新される高フレームレート領域と前記高フレームレート領域よりも更新周期が遅い低フレームレート領域とに分けたうちの前記高フレームレート領域における水平ラインを１ラインずつ走査的に選択するための選択信号を出力する第１の垂直シフトレジスタと、
前記第１の垂直シフトレジスタよりも動作周波数が低く、前記低フレームレート領域の水平ラインを１ラインずつ走査的に選択するための選択信号を出力する第２の垂直シフトレジスタと、
前記第１の垂直シフトレジスタ及び前記第２の垂直シフトレジスタの何れかが出力した選択信号により選択された水平ラインから読み出された電気信号を１画素分ずつ転送する水平シフトレジスタと、
前記第１の垂直シフトレジスタ、前記第２の垂直シフトレジスタ、及び前記水平シフトレジスタを制御するタイミング発生回路と、
を備え、
前記タイミング発生回路は、前記低フレームレート領域を複数の部分領域に分けたうちの何れかの部分領域と前記高フレームレート領域とから交互に、電気信号が読み出されるように前記第１の垂直シフトレジスタ及び前記第２の垂直シフトレジスタを制御することを特徴とする撮像デバイス。
【請求項４】
請求項３の撮像デバイスであって、
前記タイミング発生回路は、前記部分領域と前記高フレームレート領域とから、それぞれ１ラインずつ交互に電気信号が読み出されるように前記第１の垂直シフトレジスタ及び前記第２の垂直シフトレジスタを制御することを特徴とする撮像デバイス。
【請求項５】
請求項３の撮像デバイスであって、
前記第１の垂直シフトレジスタの選択信号及び第２の垂直シフトレジスタの選択信号のうちの何れの選択信号で、前記撮像領域上の何れの範囲の水平ラインを選択するかを切り替えるセレクタをさらに備えたことを特徴とする撮像デバイス。
【請求項６】
請求項５の撮像デバイスであって、
前記セレクタは、前記第１の垂直シフトレジスタによって選択される前記高フレームレート領域の範囲、及び前記第２の垂直シフトレジスタによって選択される前記低フレームレート領域の範囲をそれぞれ変更できることを特徴とする撮像デバイス。
【請求項７】
請求項５の撮像デバイスであって、
前記タイミング発生回路は、前記第１の垂直シフトレジスタ及び前記第２の垂直シフトレジスタの動作周波数を設定でき、高フレームレート領域と低フレームレート領域のレート比を設定できることを特徴とする撮像デバイス。
【請求項８】
請求項５の撮像デバイスであって、
前記高フレームレート領域の画像及び低フレームレート領域の画像を合成するためのフレームメモリをさらに備えていることを特徴とする撮像デバイス。
【請求項９】
請求項５の撮像デバイスであって、
高フレームレート領域と低フレームレート領域の露光時間差を算出するとともに、算出したそれぞれの露光時間の差により生じる輝度差をゲインで補間することを特徴とする撮像デバイス。
【請求項１０】
請求項５の撮像デバイスであって、
高フレームレート領域と低フレームレート領域の露光時間差を算出するとともに、算出したそれぞれの露光時間の差により生じる輝度差を電子シャッターで補間することを特徴とする撮像デバイス。
【請求項１１】
請求項６の撮像デバイスと、
前記撮像デバイスの出力から得た画像情報に応じ、前記撮像領域において更新周期を早くすべき水平ラインを認識する画像認識部と、
を備え、
前記高フレームレート領域及び前記低フレームレート領域の大きさは、前記画像認識部による認識結果に応じて変更されることを特徴とする画像処理表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像情報を抽出するための撮像デバイスに関するものである。
【背景技術】
【０００２】
近年、車載用カメラのように、走行中の画像情報から白線検知、あるいは周りの車両情報を画像情報として抽出して、自動走行、あるいは緊急時の事故回避する装置などが開発されている。このような画像情報を検出する画像処理表示装置では、検出結果に基づいて運動制御する際に、その制御性を高める必要がある。そのため、検出結果を短い時間で更新しなければならず、画像の更新周期、すなわちフレームレートを高くする必要がある。
【０００３】
高速化を実現する装置の一例としては、撮像部が撮像した画像の領域を、高フレームレートで出力する領域と、前記高フレームレートより低い低フレームレートで出力する領域とに分けるようにしたものがある（例えば特許文献１を参照）。すなわち、この例の装置では、制御性を高めるために、検出時に必要な領域のみを高いフレームレートで出力し、それ以外の領域を低いフレームレートで出力していた。具体的には、この例の装置では、撮像された画像の領域を４分割し、割り込み車両が検出されやすい領域のフレームレートを高くし、高フレームレート領域としている。また、その他の領域については、画像の変化が小さいため、低いフレームレートで撮像しても、十分な情報量が得られるので、低フレームレート領域としている。その結果、この例の装置では、画像の領域が斜めに分割されていた。
【特許文献１】特開２００３−２５９３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の装置では、撮像カメラは常に高速で動作しており、そのため本来低フレームレートの更新で問題ない領域に対してまで高速動作を行っており、消費電力が余分にかかってしまうという問題があった。
【０００５】
本発明は上記の問題に着目してなされたものであり、必要な画像情報を高速かつ低消費電力で抽出できるようにすることを目的としている。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明の一態様は、
画像情報を抽出する撮像デバイスであって、
照射された光を電気信号として蓄積する複数の画素からなる撮像領域を有する撮像素子と、
前記電気信号が蓄積された画素から１ラインずつ走査的に読み出す駆動部と、
前記駆動部が一定ライン数読み出す毎に、現在選択中の読み出しラインを、他の任意の読み出しラインに変更し、変更した読み出しラインから読み出しを再開するように前記駆動部を制御するタイミング発生回路と、
を備えていることを特徴とする。
【０００７】
また、本発明の一態様は、
画像情報を抽出する撮像デバイスであって、
照射された光を電気信号として蓄積する複数の画素からなる撮像領域を有する撮像素子と、
前記撮像領域を所定の画像更新周期で更新される高フレームレート領域と前記高フレームレート領域よりも更新周期が遅い低フレームレート領域とに分けたうちの前記高フレームレート領域における水平ラインを１ラインずつ走査的に選択するための選択信号を出力する第１の垂直シフトレジスタと、
前記第１の垂直シフトレジスタよりも動作周波数が低く、前記低フレームレート領域の水平ラインを１ラインずつ走査的に選択するための選択信号を出力する第２の垂直シフトレジスタと、
前記第１の垂直シフトレジスタ及び前記第２の垂直シフトレジスタの何れかが出力した選択信号により選択された水平ラインから読み出された電気信号を１画素分ずつ転送する水平シフトレジスタと、
前記第１の垂直シフトレジスタ、前記第２の垂直シフトレジスタ、及び前記水平シフトレジスタを制御するタイミング発生回路と、
を備え、
前記タイミング発生回路は、前記低フレームレート領域を複数の部分領域に分けたうちの何れかの部分領域と前記高フレームレート領域とから交互に、電気信号が読み出されるように前記第１の垂直シフトレジスタ及び前記第２の垂直シフトレジスタを制御することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、必要な画像情報を高速かつ低消費電力で抽出することが可能になる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の各実施形態の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００１０】
《発明の実施形態１》
実施形態１の説明の前に、ＭＯＳ型撮像素子を有する撮像デバイスの基本的な動作概要を述べる。
【００１１】
図１は、ＭＯＳ型撮像素子を有する一般的な撮像デバイスを示す平面図である。この撮像デバイスは、撮像素子１１、垂直シフトレジスタ１２（図中では垂直ＳＲと略記）、メモリ１３、水平シフトレジスタ１４（図中では水平ＳＲと略記）、タイミング発生回路１５、及びアンプ１６を備えている。
【００１２】
撮像素子１１は、光を光電変換することにより電気信号を発生させる。
【００１３】
垂直シフトレジスタ１２は、垂直選択線を選択するためのシフトレジスタである。
【００１４】
メモリ１３は、垂直シフトレジスタ１２により選択された水平ラインの電気信号が蓄積されるメモリである。
【００１５】
水平シフトレジスタ１４は、メモリ１３に蓄積された電気信号を１画素ずつ転送するシフトレジスタである。
【００１６】
タイミング発生回路１５は、外部入力パルス信号に基づいて各種内部信号を所定のタイミングで生成する。
【００１７】
アンプ１６は、メモリ１３から出力された電気信号を増幅する。
【００１８】
この撮像デバイスでは、まず、撮像素子１１が、光電変換により電気信号を発生させる。次にタイミング発生回路１５の入力に同期して、垂直シフトレジスタ１２が動作して、１ライン分の選択信号を水平ラインに対して発生する。これにより、選択水平ラインに繋がっている画素の電気信号がメモリ１３に蓄積される。その後、同様にタイミング発生回路１５の入力に同期して水平シフトレジスタ１４が動作して、１画素ずつの電気信号がアンプ１６に出力される。そして、アンプ１６の出力は、撮像デバイスよりも後段に出力される。
【００１９】
図２は、本発明の実施形態１に係る撮像デバイス１００を示す平面図である。撮像デバイス１００は、同図に示すように、撮像素子１１０、垂直シフトレジスタ１２０、メモリ１３０、水平シフトレジスタ１４０、及びタイミング発生回路１５０を備えている。
【００２０】
撮像素子１１０は、光を光電変換する撮像素子である。撮像素子１１０は、撮像素子上の領域が所定の水平ライン数で、第１の領域１１０ａ、第２の領域１１０ｂ、第３の領域１１０ｃに分割されている(図2、３中などでは、３つの領域波はそれぞれ領域１，２，３と略記)。なお、これらの各領域の大きさ（各領域の水平ライン数）は、任意である。
【００２１】
垂直シフトレジスタ１２０は、撮像素子１１０の垂直選択線を選択するためのシフトレジスタである。
【００２２】
メモリ１３０は、垂直シフトレジスタ１２０により選択された水平ラインの電気信号が蓄積されるメモリである。
【００２３】
水平シフトレジスタ１４０は、メモリ１３０に蓄積された電気信号を１画素ずつ転送するシフトレジスタである。
【００２４】
タイミング発生回路１５０は、外部入力パルス信号に基づいて各種内部信号を所定のタイミングで生成する回路であり、各領域の水平ラインを読み出す際のパルス制御を行う。
【００２５】
なお、上記の垂直シフトレジスタ１２０、水平シフトレジスタ１４０、メモリ１３０をあわせて駆動部と呼ぶことにする。
【００２６】
（撮像デバイス１００の動作）
図３は、撮像デバイス１００における読み出し動作を示すフローチャートである。また、図４は、垂直シフトレジスタ１２０、及びタイミング発生回路１５０の動作例を示すタイミングチャートである。このタイミングチャートは、図３に示すフローチャート実行時の例である。
【００２７】
撮像素子１１０からの読み出し順序は第１の領域１１０ａ⇒第３の領域１１０ｃ⇒第２の領域１１０ｂ⇒第３の領域１１０ｃ⇒第２の領域１１０ｂ⇒第１の領域１１０ａである。
【００２８】
まず、第１の領域１１０ａにおける電気信号を読み出す際は、タイミング発生回路１５０から垂直ライン読み出し開始信号ＶＳＴを、第１の領域１１０ａの先端の水平ラインが選択されるように垂直シフトレジスタ１２０に入力する。これにより、垂直シフトレジスタ１２０が動作し、第１の領域１１０ａの先端から１ライン毎に順次第１の領域１１０ａの読み出し選択信号を活性化させる。
【００２９】
次に、第１の領域１１０ａの中間水平ラインまで読み出し選択信号を活性化させた後、再びタイミング発生回路１５０から垂直ライン読み出し開始信号ＶＳＴを、第３の領域１１０ｃの先端水平ラインが選択されるように垂直シフトレジスタ１２０に入力する。これにより、第３の領域１１０ｃの先端から１ライン毎に順次読み出し選択信号が活性化される。
【００３０】
第３の領域１１０ｃの中間水平ラインまで読み出し選択信号を活性化後、同様に第２の領域１１０ｂの先端の水平ラインが読み出されるように垂直ライン読み出し開始信号ＶＳＴを垂直シフトレジスタ１２０に入力する。これにより、第２の領域１１０ｂの先端から１ライン毎に順次読み出し選択信号が活性化される。
【００３１】
第２の領域１１０ｂの中間水平ラインまで読み出し完了後、再度タイミング発生回路１５０から第３の領域１１０ｃの中間水平ライン＋１が読み出されるように垂直ライン読み出し開始信号ＶＳＴを入力する。これにより、第３の領域１１０ｃの終端水平ラインまでが読み出される。以下同様に第２の領域１１０ｂ、第１の領域１１０ａと読み出す。
【００３２】
上記のように本実施形態によれば、読み出し選択信号を各領域の水平ライン半分ずつ、かつ任意の領域順に活性化させることができる。
【００３３】
なお、本実施形態では、撮像素子１１０を３領域に分割した例を説明したが、分割する領域の数については勿論制限はない。
【００３４】
《発明の実施形態２》
図５は、本発明の実施形態２に係る撮像デバイス２００を示す平面図である。撮像デバイス２００は、同図に示すように、メモリ１３０、水平シフトレジスタ１４０、タイミング発生回路１５０、撮像素子２１０、高フレームレート領域用垂直シフトレジスタ２２０（第１の垂直シフトレジスタ）、低フレームレート領域用垂直シフトレジスタ２３０（第２の垂直シフトレジスタ）、切り替え制御部２５０、及びセレクタ２４０を備えている。
【００３５】
撮像素子２１０は、光を光電変換する撮像素子である。撮像素子２１０は、撮像素子上の領域が所定の水平ライン数で、２箇所の低フレームレート領域２１０ａと、１箇所の高フレームレート領域２１０ｂとに分割されている。また、本実施形態では、図６に示すように、低フレームレート領域２１０ａはさらに４つの部分領域に分割されている（低フレームレート領域Ｌ１〜Ｌ４）。
【００３６】
高フレームレート領域用垂直シフトレジスタ２２０は、高フレームレート領域２１０ｂ（高フレームレート領域Ｈ１とも呼ぶ）における垂直選択線を選択するためのシフトレジスタである。
【００３７】
低フレームレート領域用垂直シフトレジスタ２３０は、低フレームレート領域２１０ａにおける垂直選択線を選択するためのシフトレジスタであり、低フレームレート領域用垂直シフトレジスタ２３０は、高フレームレート領域用垂直シフトレジスタ２２０よりも動作周波数が低い。
【００３８】
本実施形態におけるタイミング発生回路１５０は、実施形態１と同様に各領域の水平ラインを読み出す際のパルス制御を行うとともに、高フレームレート領域Ｈ１、低フレームレート領域Ｌ１〜Ｌ４の何れに対する読み出しが行なわれているかを示す信号（領域指示信号と呼ぶ）を切り替え制御部２５０に出力する。
【００３９】
セレクタ２４０は、切り替え制御部２５０の制御に応じ、高フレームレート領域用垂直シフトレジスタ２２０が出力した読み出し選択信号、及び低フレームレート領域用垂直シフトレジスタ２３０が出力した読み出し選択信号の何れかを選択して撮像素子２１０に出力する。
【００４０】
切り替え制御部２５０は、タイミング発生回路１５０が出力した領域指示信号に応じ、セレクタ２４０の選択動作を制御する。
【００４１】
（撮像デバイス２００の動作）
撮像デバイス２００において、低フレームレート領域（Ｌ１、Ｌ２、Ｌ３、Ｌ４）と高フレームレート領域Ｈ１とを領域毎に交互に読み出す場合の動作を例に説明する。
【００４２】
図７は、撮像デバイス２００における読み出し動作を示すフローチャートである。また、図８は、高フレームレート領域用垂直シフトレジスタ２２０、低フレームレート領域用垂直シフトレジスタ２３０、タイミング発生回路１５０、切り替え制御部２５０、セレクタ２４０の動作例を示すタイミングチャートである。このタイミングチャートは、図７に示すフローチャート実行時の例である。
【００４３】
撮像デバイス２００における撮像素子２１０の読み出し順序は、低フレームレート領域Ｌ１⇒高フレームレート領域Ｈ１⇒低フレームレート領域Ｌ２⇒高フレームレート領域Ｈ１⇒低フレームレート領域Ｌ３⇒高フレームレート領域Ｈ１⇒低フレームレート領域Ｌ４⇒高フレームレート領域Ｈ１である。
【００４４】
まず、低フレームレート領域Ｌ１における電気信号を読み出す際は、タイミング発生回路１５０から垂直ライン読み出し開始信号ＶＳＴを、低フレームレート領域Ｌ１の先端の水平ラインが読み出されるように低フレームレート領域用垂直シフトレジスタ２３０に入力する。これにより、低フレームレート領域用垂直シフトレジスタ２３０が動作し、低フレームレート領域Ｌ１の先端から１ライン毎に順次読み出し選択信号が活性化される。
【００４５】
低フレームレート領域Ｌ１の終端水平ラインまで読み出し選択信号を活性化後、再びタイミング発生回路１５０から高フレームレート領域Ｈ１の先端の水平ラインから読み出されるように垂直ライン読み出し開始信号ＶＳＴを入力する。これにより、高フレームレート領域用垂直シフトレジスタ２２０が動作し、高フレームレート領域Ｈ１の先端から１ライン毎に順次読み出し選択信号が活性化される。
【００４６】
以下同様に、低フレームレート領域Ｌ２⇒高フレームレート領域Ｈ１⇒低フレームレート領域Ｌ３⇒高フレームレート領域Ｈ１⇒低フレームレート領域Ｌ４⇒高フレームレート領域Ｈ１という順で、順次読み出し選択信号を１ライン毎に活性化することができる。
【００４７】
したがって、本実施形態によれば、必要な画像情報を高速かつ低消費電力で抽出することが可能になる。
【００４８】
なお、本実施形態では、低フレームレート領域を４領域、高フレームレート領域を１領域としたが、領域の数については勿論制限はない。
【００４９】
《発明の実施形態３》
撮像デバイス２００では、例えば図９に示すように、低フレームレート領域と高フレームレート領域を１ライン単位で交互に読み出すようにしてもよい。
【００５０】
図１０は、撮像デバイス２００における読み出し動作を示すフローチャートである。また、図１１は、高フレームレート領域用垂直シフトレジスタ２２０、低フレームレート領域用垂直シフトレジスタ２３０、タイミング発生回路１５０、切り替え制御部２５０、及びセレクタ２４０の動作例を示すタイミングチャートである。このタイミングチャートは、図１０に示すフローチャート実行時の例である。
【００５１】
まず、低フレームレート領域Ｌ１における１ラインの電気信号を読み出す際は、タイミング発生回路１５０から垂直ライン読み出し開始信号ＶＳＴを、低フレームレート領域Ｌ１の先端の水平ラインが読み出されるように、低フレームレート領域用垂直シフトレジスタ２３０に入力する。これにより、低フレームレート領域Ｌ１の先端の１ライン目の読み出し選択信号が活性化される。
【００５２】
次に、高フレームレート領域Ｈ１における１ラインの電気信号を読み出す際は、タイミング発生回路１５０から垂直ライン読み出し開始信号ＶＳＴを、高フレームレート領域Ｈ１の先端の水平ラインが選択されるように入力する。これにより、高フレームレート領域Ｈ１の先端の１ライン目の読み出し選択信号が活性化される。
【００５３】
同様に、低フレームレート領域Ｌ１の２ライン目⇒高フレームレート領域Ｈ１の２ライン目⇒低フレームレート領域Ｌ１の３ライン目・・・、というように繰り返し読み出すことにより、１ライン単位で低フレームレート領域と高フレームレート領域の垂直ライン選択信号を活性化することが可能となる。
【００５４】
《発明の実施形態４》
図１２は、本発明の実施形態４に係る画像処理表示装置４００の構成を示すブロック図である。画像処理表示装置４００は、例えば車載用カメラ等に応用される。
【００５５】
（画像処理表示装置４００の構成）
画像処理表示装置４００は、同図に示すように、超広角レンズ４１０（魚眼レンズ）、ＭＯＳ型撮像デバイス４２０、ＡＦＥ４３０（アナログフロントエンド）、ＰＬＬ４４０（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）、ＣＬＫＧＥＮ４５０、画像処理部４６０、表示部４７０、及び画像認識部４８０を備えている。
【００５６】
超広角レンズ４１０は、被写体の像をＭＯＳ型撮像デバイス４２０に結像させるレンズである。
【００５７】
ＭＯＳ型撮像デバイス４２０は、上記の実施形態に係る撮像デバイス（実施形態１〜実施形態３の何れでもよい）を、分割する各領域の大きさを可変できるように構成したものである。
【００５８】
例えば、ＭＯＳ型撮像デバイス４２０として実施形態２の撮像デバイス２００を用いる場合には、高フレームレート領域用垂直シフトレジスタ２２０、低フレームレート領域用垂直シフトレジスタ２３０のそれぞれによって選択される高フレームレート領域Ｈ１の範囲、及び低フレームレート領域の範囲を、与えられた信号（範囲制御信号）に応じてそれぞれ変更できるようにセレクタ２４０を構成する。
【００５９】
また、ＭＯＳ型撮像デバイス４２０内には、高フレームレート領域Ｈ１の画像及び低フレームレート領域Ｌ１の画像を合成するためのフレームメモリ（図示せず）を設け、１枚の画像として出力するように構成する。
【００６０】
ＡＦＥ４３０は、ＭＯＳ型撮像デバイス４２０が出力した電気信号の増幅及びＡ／Ｄ変換して画像処理部４６０に入力する。
【００６１】
ＰＬＬ４４０は、外部から与えられたクロック信号（ＣＬＫＩＮ）に応じた周波数のクロック信号をＣＬＫＧＥＮ４５０に出力する。
【００６２】
ＣＬＫＧＥＮ４５０は、ＰＬＬ４４０の出力を用いて、ＭＯＳ型撮像デバイス４２０と画像処理部４６０で使用するクロック信号を生成する。
【００６３】
画像処理部４６０は、前ＹＣ部４６１、メインＹＣ部４６２、画像出力部４６３、ＭＣＵ４６４、ＣＰＵ４６５、及びレジスタ４６６を備えている。
【００６４】
前ＹＣ部４６１は、調光データ取得、フリッカ補正、ノイズ低減処理などを行う。
【００６５】
メインＹＣ部４６２は、輪郭強調などの処理を行なう。
【００６６】
画像出力部４６３は、ズーム処理などを行って表示部４７０に画像信号を出力する。
【００６７】
また、ＭＣＵ４６４は、画像処理部４６０内の各ブロックのフレームメモリに対するメモリアクセス要求を、優先順位に従って時分割で処理、管理する。
【００６８】
ＣＰＵ４６５は、レジスタ４６６に設定されたデータから演算処理および動作制御を行う。具体的には、ＣＰＵ４６５は、画像認識部４８０の出力に応じて、範囲制御信号（高フレームレート領域と低フレームレート領域Ｌ１の範囲を変更するための情報）を生成する。
【００６９】
表示部４７０は、画像処理部４６０が出力した画像信号を表示する。
【００７０】
画像認識部４８０は、表示部４７０に画面表示された映像信号を使用して、更新周期を早くすべき水平ラインを認識する（すなわち高フレームレート領域を認識する）とともに、認識結果に応じた範囲制御信号を、ＣＰＵ４６５を介してＭＯＳ型撮像デバイス４２０にフィードバックする。
【００７１】
（画像処理表示装置４００の動作）
まず、超広角レンズ４１０及びＭＯＳ型撮像デバイス４２０で被写体を電気信号に変換する。その際、ＣＬＫＧＥＮ４５０は、ＰＬＬ４４０が生成したクロック信号を用いて、所望の周波数の駆動パルスをＭＯＳ型撮像デバイス４２０に供給する。
【００７２】
次に、変換された電気信号は、ＡＦＥ４３０に入力される。ＡＦＥ４３０は、それに対して増幅及びＡ／Ｄ変換を行い、画像処理部４６０に入力する。
【００７３】
画像処理部４６０内部では、まず前ＹＣ部４６１が調光データ取得、フリッカ補正、ノイズ低減処理などを行う。次にメインＹＣ部４６２が輪郭強調などの処理を行い、画像出力部４６３がズーム処理などを行って表示部４７０に画像信号を出力する。これらの動作が行なわれている間、ＭＣＵ４６４は、画像処理部４６０内の各ブロックのメモリアクセス要求を優先順位に従って時分割で処理、管理を行う。
【００７４】
画像処理部４６０から画像信号が出力されると、表示部４７０で画面表示される。
【００７５】
また、画像認識部４８０では画面表示された映像信号を使用して、更新周期を早くすべき水平ラインを認識する。そして、その認識結果に応じた範囲制御信号を、ＣＰＵ４６５を介してＭＯＳ型撮像デバイス４２０にフィードバックする。これにより、白線検知時や周りの車両情報取得時に必要な水平ライン位置が随時ＭＯＳ型撮像デバイス４２０にフィードバックされ、その水平ライン位置に対して高フレームレートで画像更新が行われる。そのため、高い精度での検知を低消費電力で行うことができる。
【００７６】
なお、高フレームレート領域の水平ライン数と低フレームレート領域の水平ライン数を画像認識部４８０で随時自動変更することも可能だが、勿論任意の水平ライン数に固定させることも可能である。
【００７７】
また、範囲制御信号から、高フレームレート領域と低フレームレート領域の露光時間差が算出できる。そのため、画像認識部４８０からＣＰＵ４６５を介して、ＭＯＳ型撮像デバイス４２０の電子シャッター、あるいは、ＡＦＥ４３０のゲインを調整すれば、露光時間差による輝度差を抑圧することができる。
【００７８】
また、ＣＬＫＧＥＮ４５０、及びＰＬＬ４４０でＭＯＳ型撮像デバイス４２０の入力クロックを変更できるので、高フレームレート領域と高フレームレート領域のレート比を変更することも容易である。
【００７９】
本実施形態では各領域を水平ラインの方向で分割しているので、各領域を斜めに分割する従来の装置よりも高フレームレートの面積が大きい。これにより、検知における精度については従来のものと比べ有利である。また、従来のものは、斜めに分割することにより画像処理装置が複雑かつ規模が大きくなりがちであるがこの点でも本実施形態のほうが有利である。
【００８０】
なお、実施形態２、３のように、低フレームレート領域と高フレームレート領域を交互に読み出す場合には、一度に読み出すライン数は、必ずしも上記のように領域単位や１ライン単位でなくてもよい。例えば、２ラインずつ読み出すなど、領域の大きさを考慮する等して適宜変更すればよい。
【産業上の利用可能性】
【００８１】
本発明に係る撮像デバイスは、必要な画像情報を高速かつ低消費電力で抽出することが可能になるという効果を有し、画像情報を抽出するための撮像デバイス等として有用である。
【図面の簡単な説明】
【００８２】
【図１】ＭＯＳ型撮像素子を有する一般的な撮像デバイスを示す平面図である。
【図２】実施形態１に係る撮像デバイス１００を示す平面図である。
【図３】撮像デバイス１００における読み出し動作を示すフローチャートである。
【図４】垂直シフトレジスタ１２０、及びタイミング発生回路１５０の動作例を示すタイミングチャートである。
【図５】実施形態２に係る撮像デバイス２００を示す平面図である。
【図６】撮像デバイス２００において、低フレームレート領域と高フレームレート領域を領域単位で切り替えて読み出す際の例を示す図である。
【図７】撮像デバイス２００における読み出し動作を示すフローチャートである。
【図８】高フレームレート領域用垂直シフトレジスタ２２０、低フレームレート領域用垂直シフトレジスタ２３０、タイミング発生回路１５０、切り替え制御部２５０、セレクタ２４０の動作例を示すタイミングチャートである。
【図９】実施形態３の撮像デバイスにおいて、低フレームレート領域と高フレームレート領域を１ライン単位で切り替えて読み出す際の例を示す図である。
【図１０】撮像デバイス２００における読み出し動作を示すフローチャートである。
【図１１】高フレームレート領域用垂直シフトレジスタ２２０、低フレームレート領域用垂直シフトレジスタ２３０、タイミング発生回路１５０、切り替え制御部２５０、及びセレクタ２４０の動作例を示すタイミングチャートである。
【図１２】実施形態４に係る画像処理表示装置４００の構成を示すブロック図である。
【符号の説明】
【００８３】
１１      撮像素子
１２      垂直シフトレジスタ
１３      メモリ
１４      水平シフトレジスタ
１５      タイミング発生回路
１６      アンプ
１００      撮像デバイス
１１０      撮像素子
１１０ａ    第１の領域
１１０ｂ    第２の領域
１１０ｃ    第３の領域
１２０      垂直シフトレジスタ
１３０      メモリ
１４０      水平シフトレジスタ
１５０      タイミング発生回路
２００      撮像デバイス
２１０      撮像素子
２１０ａ    低フレームレート領域
２１０ｂ    高フレームレート領域
２２０      高フレームレート領域用垂直シフトレジスタ
２３０      低フレームレート領域用垂直シフトレジスタ
２４０      セレクタ
２５０      切り替え制御部
４００      画像処理表示装置
４１０      超広角レンズ
４２０      ＭＯＳ型撮像デバイス
４３０      ＡＦＥ
４４０      ＰＬＬ
４５０      ＣＬＫＧＥＮ
４６０      画像処理部
４６１      前ＹＣ部
４６２      メインＹＣ部
４６３      画像出力部
４６４      ＭＣＵ
４６５      ＣＰＵ
４６６      レジスタ
４７０      表示部
４８０      画像認識部
【図１】
2009004947.tif 000003
【図２】
2009004947.tif 000004
【図３】
2009004947.tif 000005
【図４】
2009004947.tif 000006
【図５】
2009004947.tif 000007
【図６】
2009004947.tif 000008
【図７】
2009004947.tif 000009
【図８】
2009004947.tif 000010
【図９】
2009004947.tif 000011
【図１０】
2009004947.tif 000012
【図１１】
2009004947.tif 000013
【図１２】
2009004947.tif 000014