(57)【要約】【課題】複数のピンのタイミングのキャリブレーションを、従来よりも少ないボードで実現する。【解決手段】キャリブレーションの対称となる試験装置は、試験時においてＤＵＴが直接的または間接的に装着される複数のコネクタピンＰｓを有するソケットボード３２を備える。複数のコネクタピンＰｓは、仮想的な中心点Ｏを中心として回転対称性を有するように配置される。キャリブレーションボード４０は、キャリブレート時にソケットボード３２に装着された状態で、複数のコネクタピンＰｓのうちのいくつかを電気的に接続するショート配線ＳＷを備える。キャリブレーションボード４０は、ソケットボード３２に対して、異なる２以上の方向で装着可能に構成される。【選択図】図２
2009294179.tif 000002
【特許請求の範囲】
【請求項１】
試験時において被試験デバイスが直接的または間接的に装着される複数のコネクタを有するソケットボードと、
前記被試験デバイスに試験信号を出力するドライバと前記被試験デバイスから出力される試験信号のレベルを判定するコンパレータの少なくとも一方が、前記複数のコネクタごとに設けられたピンエレクトロニクスと、
を含む試験装置をキャリブレートするためのキャリブレーションボードであって、
前記複数のコネクタは、仮想的な中心点を中心として回転対称性を有するように配置されており、
前記キャリブレーションボードは、キャリブレート時に前記ソケットボードに装着された状態で、前記複数のコネクタのうちのいくつかを電気的に接続するショート配線を備えるとともに、前記ソケットボードに対して、異なる２以上の方向で装着可能に構成されることを特徴とするキャリブレーションボード。
【請求項２】
前記キャリブレーションボードが、前記ソケットボードに対して少なくとも第１、第２の方向で装着可能であるとき、
前記ショート配線は、前記キャリブレーションボードを第１、第２の方向のいずれで前記ソケットボードに装着した状態においても、少なくともひとつの前記コネクタが当該ショート配線と接続されるように形成されることを特徴とする請求項１に記載のキャリブレーションボード。
【請求項３】
前記複数のコネクタは前記中心点を中心として点対称に配置され、
前記キャリブレーションボードは、前記ソケットボードに対して、第１の方向と、前記第１の方向から１８０度の回転した第２の方向と、で装着可能に構成され、
前記ショート配線は、少なくともひとつの前記コネクタと、前記キャリブレーションボードを第１の方向で装着した第１状態および前記第２の方向で装着した第２状態の両方において接続され、かつ、それ以外のコネクタとは前記第１状態および前記第２状態のいずれか一方においてのみ接続されるように形成されることを特徴とする請求項１に記載のキャリブレーションボード。
【請求項４】
前記複数のコネクタは、ｍ行ｎ列（ｍ、ｎは自然数）のマトリクス状に配置されることを特徴とする請求項３に記載のキャリブレーションボード。
【請求項５】
ｍ＝２ｋ＋１（ｋは自然数）であるとき、前記ショート配線は、前記第１状態において前記複数のコネクタのうち、第１行目から第（ｋ＋１）行目のコネクタと接続され、前記第２状態において、第（ｋ＋１）行目から第（２ｋ＋１）行目のコネクタと接続されるように形成されることを特徴とする請求項４に記載のキャリブレーションボード。
【請求項６】
ｍ＝２ｋ（ｋは自然数）であるとき、前記ショート配線は、前記第１状態において前記複数のコネクタのうち、第１行目から第（ｋ＋１）行目のコネクタと接続され、前記第２状態において、第（ｋ＋１）行目から第（２ｋ）行目のコネクタと接続されるように形成されることを特徴とする請求項４に記載のキャリブレーションボード。
【請求項７】
前記複数のコネクタは、前記中心点に位置するコネクタを中心として放射状に配置されることを特徴とする請求項１に記載のキャリブレーションボード。
【請求項８】
前記複数のコネクタは、ｐ行ｑ列（ｐ、ｑは自然数）のマトリクス状に配置された複数のコネクタ群を含み、各コネクタ群は、ｍ行ｎ列（ｍ、ｎは自然数）のマトリクス状に配置されたコネクタを含み、同じコネクタ群に含まれる複数のコネクタに対応づけられる複数の前記ドライバおよび複数の前記コンパレータが、キャリブレーションの単位を構成することを特徴とする請求項１に記載のキャリブレーションボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの試験装置に関し、特にピンエレクトロニクスのタイミングキャリブレーション技術に関する。
【背景技術】
【０００２】
半導体デバイスを試験する試験装置には、ピンエレクトロニクスを備える。ピンエレクトロニクスは、被試験デバイス（ＤＵＴ）の対応するピンに対して信号を出力するドライバと、対応するピンから出力される信号のレベルを判定するコンパレータを含む。通常、ピンエレクトロニクスとＤＵＴのピンとの間には、ＤＵＴをマウントするためのソケットボードと、ソケットボードとピンエレクトロニクスを接続するためのケーブルが設けられる。したがってピンエレクトロニクスとＤＵＴのピンとの間を信号が伝搬するためには有限の遅延時間が発生する。
【０００３】
ピンエレクトロニクスとＤＵＴのピンまでの線路長すなわち伝搬遅延は、ピンごとに異なる。この伝搬遅延を均一化するために、キャリブレーションボード（ショートデバイスともいう）を用いて試験装置をキャリブレートする技術が提案されている（特許文献１、２参照）。
【０００４】
特許文献２には、ピンエレクトロニクスを有する試験装置のキャリブレーション技術が開示される。具体的には以下の処理が開示される。
処理１．  あるキャリブレーションボードを用いてピンエレクトロニクス内のコンパレータもしくはドライバのいくつかを接続し、これらのタイミングをキャリブレートする。
処理２．  別のキャリブレーションボードを用いて、処理１でキャリブレーション済みのコンパレータもしくはドライバを基準として、残りのコンパレータもしくはドライバのタイミングをキャリブレートする。
【特許文献１】特開２０００−３１４７６４号公報
【特許文献２】特開２００４−１５７１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献２の技術によれば、複数のドライバや複数のコンパレータを備える試験装置をキャリブレートすることができるが、複数のキャリブレーションボードが必要となるため、コスト高となるという問題が生ずる。また、複数のキャリブレーションボードを交換し、装着しなおす手間が発生するため、試験工程が煩雑となる。
【０００６】
本発明はかかる状況に鑑みてなされたものであり、その目的は、試験装置を従来よりも少ないキャリブレーションボードでキャリブレートする技術の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、試験装置をキャリブレートするためのキャリブレーションボードに関する。試験装置は、ソケットボードとピンエレクトロニクスを備える。ソケットボードは、試験時において被試験デバイスが直接的または間接的に装着される複数のコネクタを有する。ピンエレクトロニクスは、被試験デバイスに試験信号を出力するドライバと被試験デバイスから出力される試験信号のレベルを判定するコンパレータの少なくとも一方を、複数のコネクタごとに備える。複数のコネクタは、仮想的な中心点を中心として回転対称性を有するように配置される。キャリブレーションボードは、キャリブレーション時にソケットボードに装着された状態で、複数のコネクタのうちのいくつかを電気的に接続するショート配線を備える。キャリブレーションボードは、ソケットボードに対して、異なる２以上の方向で装着可能に構成される。
【０００８】
この態様によると、キャリブレーションボードをいくつかの方向で切り換えて装着し、キャリブレーションを繰り返すことにより、回転対称に配置された複数のコネクタに接続される複数のドライバやコンパレータのタイミングをキャリブレーションできる。その結果、必要なキャリブレーションボードの枚数を低減できる。
【０００９】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明のある態様によれば、必要なキャリブレーションボードの枚数を低減できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１２】
図１は、自動試験装置（以下、ＡＴＥという）１００の一部を示すブロック図である。ＡＴＥ１００は、タイミング調節部１０と、ピンエレクトロニクス２０と、テストヘッド３０と、ＤフリップフロップＤＦＦと、その他の図示しないタイミング発生器やパターン発生器などを備える。ＡＴＥ１００そのものの構成は一般的なものであるため、本発明に関係のある部分についてのみ詳細に説明する。
【００１３】
テストヘッド３０は、複数のケーブルＣＢＬを介してピンエレクトロニクス２０と接続される。テストヘッド３０は、ソケットボード３２を含む。ソケットボード３２には複数のコネクタ（接続ピン）が設けられている。ＤＵＴ１１０の試験時において、ソケットボード３２には、ＩＣソケット３４が装着される。ＩＣソケット３４は、ＤＵＴ１１０のピン配置に応じたピン配置を有しており、ＤＵＴ１１０が装着可能となっている。ＤＵＴ１１０は、ＩＣソケット３４を介してＤＵＴがソケットボード３２と接続される。ピン配置の異なるＤＵＴごとにＩＣソケット３４を差し替えることができるため、ソケットボード３２を汎用的に利用できる。
【００１４】
複数のケーブル（もしくは配線）ＣＢＬはそれぞれ、ＤＵＴ１１０の対応するピンＰＩＮとテストヘッド３０を介して接続される。ピンエレクトロニクス２０は、ケーブルＣＢＬごとに、つまりＤＵＴのピンと接続されるコネクタごとに、ドライバＤＲとコンパレータＣＭＰを備える。ドライバＤＲは、パターン発生器（図示）により生成される試験信号（以下、パターン信号という）ＰＡＴを、ＤＵＴ１１０へと出力する。コンパレータＣＭＰは、ＤＵＴ１１０から出力される信号の電圧レベルを基準電圧Ｖｒｅｆと比較し、ハイレベルまたはローレベルのいずれであるかを判定する。
【００１５】
あるケーブルＣＢＬが、双方向伝送ではなく、単方向伝送のみに利用される場合、ケーブルＣＢＬごとにドライバＤＲとコンパレータＣＭＰはいずれか一方のみが設けられる構成であってもよい。
【００１６】
ＤフリップフロップＤＦＦは、コンパレータＣＭＰの出力信号を、ストローブ信号ＳＴＲＢのタイミングでラッチする。ラッチされたデータは、図示しない判定部によって期待値と比較され、ＤＵＴ１１０の良否が判定され、あるいは不良箇所の特定に利用される。
【００１７】
ＤＵＴ１１０とピンエレクトロニクス２０とのデータ伝送は、複数のケーブルＣＢＬを介して行われるところ、ケーブルごとに遅延量が異なると、ピンごとにデータの遷移するタイミングが異なるという問題が生ずる。ピンごとのタイミングを調節するために、タイミング調節部１０が設けられる。
【００１８】
タイミング調節部１０は、第１可変遅延回路Ｄ１、第２可変遅延回路Ｄ２を含む。第１可変遅延回路Ｄ１は、パターン発生器（不図示）により生成されたパターン信号を遅延させる。第２可変遅延回路Ｄ２は、ＤフリップフロップＤＦＦに供給されるストローブ信号ＳＴＲＢを遅延させる。後述するキャリブレーションボードを用いたキャリブレーション処理によって、複数の第１可変遅延回路Ｄ１、第２可変遅延回路Ｄ２の遅延量が、ＤＵＴのピンごとに独立に調節され、ソケットボード３２において、もしくはＩＣソケット３４における、各信号のタイミングが均一化される。
【００１９】
以上がＡＴＥ１００の全体構成である。続いて、実施の形態に係るキャリブレーションボードについて詳細に説明する。以下の説明では、ケーブルごとの信号のタイミングを、ソケットボード３２の端面で均一化する場合を説明する。
【００２０】
ＡＴＥ１００のキャリブレーション時において、ソケットボード３２からＩＣソケット３４が取り外され、代わりにキャリブレーションボード４０が、ソケットボード３２に装着される。つまり、ＩＣソケット３４とキャリブレーションボード４０は、いずれもソケットボード３２と嵌合するようなコネクタ配置（ピン配置）を有する。
【００２１】
以下、キャリブレーションボード４０の実施例を説明する。
【００２２】
図２（ａ）〜（ｃ）は、第１の実施例に係るソケットボード３２およびキャリブレーションボード４０の構成を示す図である。図２（ａ）は、ソケットボード３２の構成を、同図（ｂ）、（ｃ）は、キャリブレーションボード４０の構成を示す。
【００２３】
図２（ａ）に示すように、ソケットボード３２は複数のコネクタピンＰｓを備える。コネクタピンＰｓは、仮想的な中心点Ｏを中心として回転対称性を有するように配置されている。具体的には、複数のコネクタピンＰｓ１〜Ｐｓ６が、直線状に等間隔で配置されており、中心点Ｏを中心として１８０度の回転対称性（点対称性）を有している。コネクタピンＰｓ１とＰｓ６のペア、Ｐｓ２とＰｓ５のペア、Ｐｓ３とＰｓ４のペアがそれぞれ対称に位置している。なお、コネクタピンＰｓの個数は例示であって、実際には６より大きくても小さくても構わない。これらのコネクタピンＰｓ１〜Ｐｓ６が、タイミングを均一化すべき単位となる。別の実施例においても同様である。
【００２４】
キャリブレーションボード４０は、複数のコネクタピンＰｃと、ショート配線ＳＷを備える。
上述のように、キャリブレーションボード４０側のコネクタピンＰｃは、ソケットボード３２側のそれらＰｓと嵌合するように形成されるため、図２（ａ）に示されるソケットボード３２のコネクタピンＰｓの特徴的な配置は、キャリブレーションボード４０の特徴として把握することができる。言い換えれば、キャリブレーションボード４０側の複数のコネクタピンＰｃを、仮想的な中心点Ｐを中心として回転対称性を有するように配置し、これに併せてソケットボード３２が設計される。
【００２５】
キャリブレーションボード４０のショート配線ＳＷは、キャリブレーションボード４０をソケットボード３２に装着した状態で、ソケットボード３２側のコネクタピンＰｓのいくつかを電気的に接続する。つまりショート配線ＳＷは、いくつかのコネクタピンＰｓと対応するいくつかのコネクタピンＰｃの間を等距離で、つまり伝搬遅延がほぼ等しくなるように結線する。
【００２６】
キャリブレーションボード４０は、ソケットボード３２に対して、異なる２以上の方向で装着可能に構成される。図２（ａ）〜（ｃ）の実施例に係るキャリブレーションボード４０は、順方向（第１の方向）と、それから１８０度回転した反対方向（第２の方向）で装着可能となっている。図２（ｂ）、（ｃ）は、それぞれ順方向で装着した場合、反対方向で装着した場合を示す。
【００２７】
一般化すると、コネクタピンＰｓ（Ｐｃ）が、β度の回転対称性を有するとき、キャリブレーションボード４０は、（３６０／β）通りの方向で、装着可能に構成される。
【００２８】
キャリブレーションボード４０に形成されるショート配線ＳＷは、以下の条件を満たすように設計される。
【００２９】
条件１．  ショート配線ＳＷは、キャリブレーションボード４０をソケットボード３２に対して、第１方向（順方向）で装着した場合、第２方向（反対方向）で装着した場合のいずれの状態においても、コネクタピンＰｓ３、Ｐｓ４が、ショート配線ＳＷと接続されるように形成される。以下、キャリブレーションボード４０の方向を変えて装着した場合に、２以上の方向でショート配線ＳＷと接続されるコネクタピンＰｓ３、Ｐｓ４を、基準ピンとも称する。基準ピンＰ３、Ｐ４は、少なくともひとつ設けられればよい。
【００３０】
図２（ａ）〜（ｃ）に条件１を当てはめると以下の通りとなる。
キャリブレーションボード４０は、ソケットボード３２に対して、第１方向と、第２方向と、で装着可能に構成される。ショート配線ＳＷは、少なくともひとつの基準コネクタＰｓ３、Ｐｓ４と、キャリブレーションボードを第１方向で装着した第１状態（図２（ｂ））および第２方向で装着した第２状態（図２（ｃ））の両方において接続される。
【００３１】
ショート配線ＳＷは、それ以外のコネクタピンＰｓ１、Ｐｓ２、Ｐｓ５、Ｐｓ６それぞれとは、第１状態および第２状態のいずれか一方においてのみ接続される。具体的には、コネクタピンＰｓ１、Ｐｓ２は、図２（ｂ）に示す第１状態においてのみ、ショート配線ＳＷと接続され、コネクタピンＰｓ５、Ｐｓ６は、図２（ｃ）に示す第２状態においてのみ、ショート配線ＳＷと接続される。
【００３２】
以上がキャリブレーションボード４０の第１の実施例である。次に、第１の実施例に係るキャリブレーションボード４０を用いたキャリブレーション処理について説明する。
【００３３】
まず図２（ｂ）に示すように、ＡＴＥ１００のソケットボード３２に、キャリブレーションボード４０を第１の方向で装着する。この第１状態で、ショート配線ＳＷで接続される複数のコネクタピンＰｓ１〜Ｐｓ４に対応するドライバＤＲやコンパレータＣＭＰのタイミングをキャリブレートする。キャリブレーションの手法は特に限定されず、公知の方法を用いればよい。
【００３４】
たとえばコンパレータＣＭＰ側のキャリブレーションは、以下のように実施してもよい。まず、いずれかのコネクタピンＰｓ１に対応するドライバＤＲから基準パルスを出力する。そして、その他のコネクタピンＰｓ２〜Ｐｓ４に対応するＤフリップフロップＤＦＦが、共通のドライバＤＲから出力された基準パルスを同じタイミングでラッチするように、ストローブ信号ＳＴＲＢのタイミングを調節してもよい。タイミングの調節には、第２可変遅延回路Ｄ２が利用できる。
【００３５】
反対に、複数のコネクタピンＰｓ１〜Ｐｓ４に対応するドライバ側のキャリブレーションは、第１可変遅延回路Ｄ１を利用して実行できる。
【００３６】
以上の処理によって、図２（ｂ）の第１状態においてコネクタピンＰｓ１〜Ｐｓ４に対応するピンエレクトロニクスのキャリブレーションが完了する。
【００３７】
次に、図２（ｃ）に示すように、ＡＴＥ１００のソケットボード３２に、キャリブレーションボード４０を第２の方向で装着する。この第２状態では、ショート配線ＳＷで接続される複数のコネクタピンＰｓ３〜Ｐｓ６に対応するドライバＤＲやコンパレータＣＭＰのタイミングをキャリブレートする。具体的には、第１状態においてすでにキャリブレート済みの基準ピンＰｓ３、Ｐｓ４のタイミングを基準として、その他のコネクタピンＰｓ５、Ｐｓ６に対応するドライバＤＲやコンパレータＣＭＰのタイミングをキャリブレートする。
【００３８】
この方法によれば、第１状態と第２状態で、同じキャリブレーションボードを向きを変えて利用することにより、すべてのコネクタピンＰｓ１〜Ｐｓ６のタイミングをキャリブレーションできる。
【００３９】
実施の形態に係るキャリブレーションボード４０の効果は、以下の比較技術との対比によって、さらに明確となる。図３（ａ）、（ｂ）は、比較技術におけるキャリブレーション処理を示す図である。比較技術も、図２（ａ）のソケットボード３２をキャリブレーションの対象とする。
【００４０】
従来においては、図２（ａ）のソケットボード３２をキャリブレートするためには、複数のキャリブレーションボード５０、５２が必要であった。つまり、第１のキャリブレーションボード５０を用いて、いくつかのコネクタピンＰｓ２、Ｐｓ５をキャリブレートする。続いて、第２のキャリブレーションボード５２を用いて、キャリブレート済みのコネクタピンＰｓ２を基準としてコネクタピンＰｓ１、Ｐｓ３をキャリブレートし、キャリブレート済みのコネクタピンＰｓ５を基準としてコネクタピンＰｓ４、Ｐｓ６をキャリブレートする。
【００４１】
単一のショート配線ＳＷによって接続可能なコネクタピンの個数に限界があるため、コネクタピンが多いと、複数回に分けてキャリブレーションせざるを得ない。従来においては、複数回のキャリブレーションを、異なるキャリブレーションボードを用いて実行する必要があった。これに対して、実施の形態に係るキャリブレーションボードを用いれば、１枚のキャリブレーションボードを回転して用いることができるため、すべてのコネクタピンをキャリブレーションするために必要なボードの枚数を減らすことができる。
【００４２】
図４（ａ）〜（ｃ）は、第２の実施例に係るソケットボード３２ａおよびキャリブレーションボード４０ａの構成を示す図である。図３（ａ）は、ソケットボード３２ａの構成を、同図（ｂ）、（ｃ）は、キャリブレーションボード４０ａの構成を示す。
【００４３】
第２の実施例においても、第１の実施例と同様に、複数のコネクタピンＰｓ（Ｐｃ）は、中心点Ｏを中心として回転対称性（点対称性）を有するように配置される。具体的には、複数のコネクタピンＰｓ（Ｐｃ）はｍ行ｎ列のマトリクス状に配置されている。図４（ａ）〜（ｃ）には、ｍ＝５、ｎ＝２の場合が示される。ｉ行ｊ列目のコンタクトピンはＰｃｉｊで示される。コンタクトピンが直線上に配置された第１の実施例は、ｍ＝５、ｎ＝１のマトリクスと把握することもできる。
【００４４】
第２の実施例に係るキャリブレーションボード４０ａは、順方向（第１の方向）と、それから１８０度回転した反対方向（第２の方向）で装着可能となっている。図４（ｂ）、（ｃ）は、それぞれ順方向で装着した場合、反対方向で装着した場合を示す。
【００４５】
ｍが奇数であるとき、つまりｍ＝２ｋ＋１（ｋは自然数）であるとき、ショート配線ＳＷは、第１状態において複数のコネクタピンＰｓのうち、第１行目から第（ｋ＋１）行目のコネクタピンＰｓと接続される。図４（ｂ）、（ｃ）に当てはめると、ｋ＝２であるから、第１の状態では第１行目から第３行目のコネクタピンＰｓがショート配線ＳＷによって接続される。
【００４６】
第２状態において、ショート配線ＳＷは、第（ｋ＋１）行目から第（２ｋ＋１）行目のコネクタと接続されるように形成される。図４（ｂ）、（ｃ）に当てはめるとｋ＝２であるから、第３行目から第５行目のコネクタピンＰｓがショート配線ＳＷによって接続される。
【００４７】
第２の実施例では、第３行目のコネクタピンＰｓ３１、Ｐｓ３２が基準ピンとなる。
【００４８】
ｍが偶数の場合、すなわちｍ＝２ｋ（ｋは自然数）であるとき、ショート配線ＳＷは、第１状態において第１行目から第（ｋ＋１）行目のコネクタピンと接続されるように形成され、第２状態において第（ｋ＋１）行目から第（２ｋ）行目のコネクタピンと接続されるように形成されてもよい。この場合、ｋ＋１行目のコネクタピンが基準ピンとなる。
【００４９】
図５（ａ）〜（ｃ）は、第３の実施例に係るソケットボード３２ｂおよびキャリブレーションボード４０ｂの構成を示す図である。図３（ａ）は、ソケットボード３２ｂの構成を、同図（ｂ）、（ｃ）は、キャリブレーションボード４０ｂの構成を示す。
【００５０】
複数のコネクタピンＰｓは、第１、第２の実施例と同様に、中心点Ｏを基準として回転対称（点対称）に配置されている。
【００５１】
さらに複数のコネクタピンＰｓは、複数のコネクタ群Ｇ１〜Ｇ６に分けて配置される。各コネクタ群Ｇ１〜Ｇ６はそれぞれ、同じタイミングでキャリブレーションすべき複数（１０個）のコネクタピンＰｓを含む。１つのコネクタ群に属するコネクタピンＰｓは、図４（ａ）と同様に、ｍ行ｎ列のマトリクス状に配置される。
【００５２】
複数のコネクタ群Ｇ１〜Ｇ６は、ｐ行ｑ列（ｐ、ｑは自然数）のマトリクス状に配置されており、中心点Ｏを基準とした回転対称性を有するように配置される。つまりコネクタ群Ｇ１とＧ６のペア、Ｇ２とＧ５のペア、Ｇ３とＧ４のペアがそれぞれ、中心点Ｏを基準として対称に配置される。なお図５（ａ）では、ｍ＝５、ｎ＝２、ｐ＝２、ｑ＝３である。
【００５３】
図５（ｂ）に示すように、キャリブレーションボード４０ｂには、コネクタ群Ｇ１〜Ｇ６ごとに形成されたショート配線ＳＷ１〜ＳＷ６を備える。
【００５４】
ショート配線ＳＷ１は、図５（ｂ）に示す第１状態において第１コネクタ群Ｇ１と接続され、図５（ｃ）に示す第２状態においてショート配線ＳＷ１は第６コネクタ群Ｇ６と接続される。同様に、ショート配線ＳＷ２〜ＳＷ６は、第１状態、第２状態それぞれにおいて、対称な位置に配置されるコネクタ群と接続される。
【００５５】
言い換えれば、あるコネクタ群に着目すると、その中の複数のコネクタピンＰｓは、第１状態と第２状態で、異なるショート配線ＳＷを介して接続される。たとえばコネクタ群Ｇ１内のコネクタピンＰｓは、図５（ｂ）の第１状態において、第１のショート配線ＳＷ１を介して接続され、図５（ｃ）の第２状態において、第６のショート配線ＳＷ６を介して接続される。その他のコネクタ群についても同様である。
【００５６】
第１、第２状態においてキャリブレーションを行うと、各コネクタ群の中央（第３列目）のコネクタピンＰｓを基準ピンとして、コネクタ群ごとにタイミングを揃えることができる。
【００５７】
図６（ａ）、（ｂ）は、第４の実施例に係るソケットボード３２ｃおよびキャリブレーションボード４０ｃの構成を示す図である。
【００５８】
第４の実施例において、ソケットボード３２ｃ側の複数のコネクタピンＰｓは、放射状に中心点Ｏを基準とした回転対称性を有するように配置される。図６（ａ）では、中心点Ｏに設けられたコネクタピンＰｓを共通として、６個のコネクタピンＰｓが、β＝３０度の回転対称性を有するように配置される。なお、回転角βは、３０度の他、４５度、９０度、６０度、２０度など、任意の角度の回転対称性とすることができるが、３６０度の約数とすることが望ましい。
【００５９】
図６（ｂ）に示すように、キャリブレーションボード４０ｃは、同一の径上に配置される６個のコネクタピンＰｓを接続するショート配線ＳＷを備える。このキャリブレーションボード４０ｃは、ソケットボード３２ｃに対して、３６０／β（＝１２）通りの方向で装着可能となっている。
【００６０】
第４の実施例によれば、キャリブレーションボード４０ｃをβ＝３０度づつ回転しながらキャリブレーションを行い、１周させることにより、中心点Ｏに設けられたコネクタピンＰｓを基準として６１個のすべてのコネクタピンのタイミングを揃えることができる。
【００６１】
図７（ａ）、（ｂ）は、第５の実施例に係るソケットボード３２ｄおよびキャリブレーションボード４０ｄの構成を示す図である。
【００６２】
ソケットボード３２ｄは、ｍ行ｎ列（ｍ＝ｎの自然数）のマトリクス状に、中心点Ｏを中心にβ＝９０度の回転対称性を有するように配置された複数のコネクタピンＰｓを備える。
【００６３】
図７（ｂ）のキャリブレーションボード４０ｄは、これらのコネクタピンＰｓをすべて同じタイミングにキャリブレートする。キャリブレーションボード４０ｄは、ソケットボード３２ｄに対して、３６０／β＝４通りの方向で装着可能となっている。図７（ｂ）に示される状態を第１の方向（順方向）とし、時計回りに９０度、１８０度、２７０度づつ回転させた状態を、それぞれ第２、第３、第４状態という。
【００６４】
キャリブレーションボード４０ｄは、ｍ行ｎ列マトリクスの列ごとに形成されたショート配線ＳＷ１〜ＳＷｎを備える。各ショート配線ＳＷは第１状態において、対応する列に配置されるｍ個のコネクタピンＰｓのうち、連続する過半数のコネクタピンと接続されるように形成される。ｍ＝２ｋ＋１もしくはｍ＝２ｋと書くとき、各ショート配線ＳＷは第１の状態において、第（ｋ＋１）行目から第ｍ行目のコネクタピンＰｓを接続する。なお、行列の上下は反転しても同じことであるから、第１の状態においてショート配線ＳＷは、第１行目から第（ｋ＋１）行目のコネクタピンＰｓを接続してもよい。
【００６５】
図７（ｂ）のキャリブレーションボード４０ｄによるキャリブレーションについて説明する。図７（ｂ）に示す第１状態において、５行５列のマトリクス状のコネクタピンＰｓのうち、それぞれの列における３行目から５行目のコネクタピンＰｓ同士のタイミングが調節される。
【００６６】
つづいて、キャリブレーションボード４０ｄを１８０度回転させて、第３状態とする。この状態でキャリブレーションを行うことにより、それぞれの列における１行目から３行目のコネクタピンＰｓ同士のタイミングが調節される。
【００６７】
第１、第３状態でキャリブレーションを行うと、３行目のコネクタピンＰｓを基準として、同じ列のすべてのコネクタピンＰｓのタイミングが揃えられる。
【００６８】
続いて、第１状態から９０度回転させて第２状態とする。第２状態でキャリブレーションを行うと、同じ行における第３列目から第５列目のコネクタピンＰｓ同士のタイミングが調節される。
【００６９】
さらに第１状態から２７０度回転させて第４状態とする。第４状態でキャリブレーションを行うと、同じ行における第１列目から第３列目のコネクタピンＰｓ同士のタイミングが調節される。第２状態、第４状態のキャリブレーションを経て、同じ行のすべてのコネクタピンＰｓのタイミングが揃えられる。
【００７０】
第４の実施例に係るキャリブレーションボード４０ｄによれば、第１状態から第４状態（順不同）でキャリブレーションを行うことにより、ｍ行ｎ列のすべてのコネクタピンのタイミングを１枚のボードで調節することができる。
【００７１】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７２】
実施の形態では、単一のキャリブレーションボード４０によって、キャリブレーションを行う場合を説明したが、複数の異なるキャリブレーションボードが補助的に用いられてもよい。この場合であっても、少なくとも実施の形態に係るキャリブレーションボード４０を用いることにより、従来よりも必要なボードの枚数を低減できるというメリットを享受できる。
【００７３】
実施の形態では主に、ソケットボード３２に、マトリクス状に配置されたコネクタピンＰｓが設けられる場合を説明したが、本発明はこれに限定されない。たとえば、複数のコネクタピンＰｓは、回転対称性を有する千鳥配置とされてもよい。
【００７４】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００７５】
【図１】ＡＴＥの一部の構成を示すブロック図である。
【図２】図２（ａ）〜（ｃ）は、第１の実施例に係るソケットボードおよびキャリブレーションボードの構成を示す図である。
【図３】図３（ａ）、（ｂ）は、比較技術におけるキャリブレーション処理を示す図である。
【図４】図４（ａ）〜（ｃ）は、第２の実施例に係るソケットボードおよびキャリブレーションボードの構成を示す図である。
【図５】図５（ａ）〜（ｃ）は、第３の実施例に係るソケットボードおよびキャリブレーションボードの構成を示す図である。
【図６】図６（ａ）、（ｂ）は、第４の実施例に係るソケットボードおよびキャリブレーションボードの構成を示す図である。
【図７】図７（ａ）、（ｂ）は、第５の実施例に係るソケットボードおよびキャリブレーションボードの構成を示す図である。
【符号の説明】
【００７６】
１００…ＡＴＥ、１１０…ＤＵＴ、１０…タイミング調節部、２０…ピンエレクトロニクス、３０…テストヘッド、３２…ソケットボード、３４…ＩＣソケット、４０…キャリブレーションボード、ＳＷ…ショート配線、Ｐｓ…コネクタピン、Ｐｃ…コネクタピン。
【図１】
2009294179.tif 000003
【図２】
2009294179.tif 000004
【図３】
2009294179.tif 000005
【図４】
2009294179.tif 000006
【図５】
2009294179.tif 000007
【図６】
2009294179.tif 000008
【図７】
2009294179.tif 000009