(57)【要約】【課題】  ジャンクションバリアショットキーダイオードのオン抵抗を低下させる。【解決手段】    半導体装置は、ｎ型の半導体基板と、半導体基板の上面に形成された上部電極を備えている。半導体基板には、その上面に露出するｐ型半導体領域が、基板面内の少なくとも一方向に沿って繰り返し形成されている。上部電極は、金属材料で形成された金属電極部と、半導体基板よりもバンドギャップの狭い半導体材料で形成された半導体電極部を有している。半導体電極部は、半導体基板の上面に露出するｐ型半導体領域の上に設けられている。金属電極部は、半導体基板の上面に露出するｎ型半導体領域にショットキー接触しているとともに、半導体電極部にオーミック接触している。【選択図】図１
2009158519.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型の半導体基板と、前記半導体基板の上面に形成された上部電極を備え、
前記半導体基板には、その上面に露出するｐ型半導体領域が、基板面内の少なくとも一方向に沿って繰り返し形成されており、
前記上部電極は、金属材料で形成された金属電極部と、半導体基板よりもバンドギャップの狭い半導体材料で形成された半導体電極部を有し、
前記半導体電極部は、半導体基板の上面に露出するｐ型半導体領域上に設けられており、
前記金属電極部は、前記半導体基板の上面に露出するｎ型半導体領域にショットキー接触しているとともに、前記半導体電極部にオーミック接触していることを特徴とする半導体装置。
【請求項２】
前記半導体基板は、炭化珪素で形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体電極部は、ゲルマニウムシリコンで形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体基板の上面では、前記ｐ型半導体領域の表面の少なくとも一部が掘り下げられていることを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体基板は、その下面側から順に、ｎ型の不純物を高濃度に含む高濃度ｎ型半導体層と、ｎ型の不純物を中濃度に含む中濃度ｎ型半導体層と、ｎ型の不純物を低濃度に含む低濃度ｎ型半導体層を有し、
前記ｐ型半導体領域は、前記半導体基板の低濃度ｎ型半導体層に形成されていることを特徴とする請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
ｎ型の半導体基板を準備する基板準備工程と、
前記半導体基板に、その上面に露出するｐ型半導体領域を、基板面内の少なくとも一方向に沿って繰り返し形成するｐ型領域形成工程と、
前記半導体基板の上面に上部電極を形成する電極形成工程を備え、
前記上部電極は、金属材料で形成された金属電極部と、半導体基板よりもバンドギャップの狭い半導体材料で形成された半導体電極部を有し、
前記半導体電極部は、半導体基板の上面に露出するｐ型半導体領域の上に設けられ、
前記金属電極部は、前記半導体基板の上面に露出するｎ型半導体領域にショットキー接触しているとともに前記半導体電極部にオーミック接触していることを特徴とする半導体装置の製造方法。
【請求項７】
前記電極形成工程は、
前記半導体基板の上面に前記金属電極部の少なくとも一部となる金属材料膜を形成する金属電極膜形成工程と、
前記半導体基板の上面に露出する前記ｐ型半導体領域の上に形成された前記金属電極膜を除去するエッチング工程と、
前記半導体基板の上面に露出する前記ｐ型半導体領域の上に前記半導体電極部を形成する半導体電極形成工程を備え、
前記エッチング工程では、前記金属電極膜の除去に続けて、前記ｐ型半導体領域の表層部の少なくとも一部をさらに除去することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。特に、ショットキーバリアダイオード構造部とｐｎダイオード構造部が形成された半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、ショットキーバリアダイオード構造部とｐｎダイオード構造部が交互に形成された半導体装置（ジャンクションバリアショットキーダイオード）が記載されている。この半導体装置は、ｎ型の半導体基板と、その半導体基板の上面に形成された上部電極を備えている。半導体基板には、その上面に露出するｐ型半導体領域が、基板面内の一方向に沿って繰り返し形成されている。上部電極には、アルミニウム及びニッケルの合金からなる接合層が設けられている。上部電極の接合層は、半導体基板の上面に露出するｎ型半導体領域にショットキー接触しているとともに、半導体基板の上面に露出するｐ型半導体領域にオーミック接触している。
この種の半導体装置では、逆方向バイアス時において、ｐｎダイオード構造部で発生する空乏層がショットキーバリアダイオード構造部まで伸びることから、ショットキーバリアダイオード構造部における漏れ電流やサージ耐力の低さが改善される。一方、順方向バイアス時においては、ショットキーバリアダイオード構造部によって、低いオン抵抗や高速な逆回復時間が実現される。
【０００３】
【特許文献１】特表２００３−５１０８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、金属材料からなる上部電極の接合層を、半導体基板のｐ型半導体領域にオーミック接触させている。この構造では、例えば炭化珪素のようなバンドギャップの広い半導体基板を用いた場合に、上部電極の接合層とｐ型半導体領域の間のコンタクト抵抗が増大してしまう。その結果、オン抵抗（順方向バイアス時における電圧降下）が高くなってしまう。
本発明は、上記の課題を解決する。本発明は、バンドギャップの広い半導体基板を用いた場合でも、オン抵抗の増大を抑制することができる技術を提供する。
【課題を解決するための手段】
【０００５】
本発明に係る半導体装置は、ｎ型の半導体基板と、前記半導体基板の上面に形成された上部電極を備えている。前記半導体基板には、その上面に露出するｐ型半導体領域が、基板面内の少なくとも一方向に沿って繰り返し形成されている。前記上部電極は、金属材料で形成された金属電極部と、半導体基板よりもバンドギャップの狭い半導体材料で形成された半導体電極部を有している。前記半導体電極部は、半導体基板の上面に露出するｐ型半導体領域の上に設けられている。前記金属電極部は、前記半導体基板の上面に露出するｎ型半導体領域にショットキー接触しているとともに、前記半導体電極部にオーミック接触している。
【０００６】
この半導体装置では、金属材料で形成された上部電極の金属電極部と半導体基板のｐ型半導体領域の間に、半導体基板よりもバンドギャップの狭い半導体材料で形成された半導体電極部が設けられている。それにより、上部電極の金属電極部を半導体基板のｐ型半導体領域に直接的に接合するよりも、上部電極と半導体基板のｐ型半導体領域との間のコンタクト抵抗を低減することができる。
この半導体装置では、バンドギャップの広い半導体基板を用いた場合でも、そのオン抵抗の増大を抑制することができる。
【０００７】
上記した半導体装置において、半導体基板は、炭化珪素で形成されていることが好ましい。
炭化珪素は、そのバンドギャップが比較的に広い。そのことから、半導体基板が炭化珪素で形成されている場合、本発明の技術によってそのオン抵抗を顕著に低下させることができる。
【０００８】
上記した半導体装置において、半導体電極部は、ゲルマニウムシリコンで形成されていることが好ましい。
半導体電極部の材料をゲルマニウムシリコンとすることにより、半導体電極部を比較的に容易に形成することが可能となる。
【０００９】
上記した半導体装置において、半導体基板の上面では、前記ｐ型半導体領域の表面の少なくとも一部が掘り下げられていることが好ましい。
上部電極と半導体基板のｐ型半導体領域との間のコンタクト抵抗は、ｐ型半導体領域の不純物濃度に応じて変化する。即ち、ｐ型半導体領域の表層部で不純物濃度が低くなっていると、上部電極と半導体基板のｐ型半導体領域との間のコンタクト抵抗が増大してしまう。この点に関して、ｐ型半導体領域の表層部では、半導体装置の製造過程において不純物が外方拡散し、その不純物濃度が低下してしまうことがある。そのことから、上部電極を形成するのに先立って、ｐ型半導体領域の表層部を掘り下げておくと、両者の間のコンタクト抵抗が増大することを防ぐことができる。
【００１０】
上記した半導体装置において、半導体基板は、その下面側から順に、ｎ型の不純物を高濃度に含む高濃度ｎ型半導体層と、ｎ型の不純物を中濃度に含む中濃度ｎ型半導体層と、ｎ型の不純物を低濃度に含む低濃度ｎ型半導体層を有することが好ましい。この場合、前記したｐ型半導体領域は、半導体基板の低濃度ｎ型半導体層に形成されていることが好ましい。
この構造によると、低濃度ｎ型半導体層とｐ型半導体領域とのｐｎ接合面から空乏層が伸びやすく、逆バイアス時の漏れ電流がより抑制される。また、ｐ型半導体領域の間隔を広げ、上部電極と半導体基板がショットキー接触する面積を大きくとることができる。
【００１１】
本発明の技術は、半導体装置の製造方法にも具現化される。この半導体装置の製造方法は、ｎ型の半導体基板を準備する基板準備工程と、前記半導体基板に、その上面に露出するｐ型半導体領域を、基板面内の少なくとも一方向に沿って繰り返し形成するｐ型領域形成工程と、前記半導体基板の上面に上部電極を形成する電極形成工程を備えている。前記電極形成工程で形成する上部電極は、金属材料で形成された金属電極部と、半導体基板よりもバンドギャップの狭い半導体材料で形成された半導体電極部を有する。前記半導体電極部は、半導体基板の上面に露出するｐ型半導体領域の上に設けられる。前記金属電極部は、前記半導体基板の上面に露出するｎ型半導体領域にショットキー接触するとともに、前記半導体電極部にオーミック接触する。
この製造方法によると、バンドギャップの広い半導体基板を用いた場合でも、そのオン抵抗が比較的に小さい半導体装置を製造することができる。
【００１２】
上記した製造方法において、電極形成工程は、半導体基板の上面に金属電極部の少なくとも一部となる金属材料膜を形成する金属電極膜形成工程と、半導体基板の上面に露出するｐ型半導体領域の上に形成された金属電極膜を除去するエッチング工程と、半導体基板の上面に露出するｐ型半導体領域の上に半導体電極部を形成する半導体電極形成工程を備えることが好ましい。そして、エッチング工程では、金属電極膜の除去に続けて、ｐ型半導体領域の表層部の少なくとも一部をさらに除去することが好ましい。
この製造方法によると、不純物濃度が低下していることの多いｐ型不純物の表層部が除去され、上部電極と半導体基板のｐ型半導体領域との間のコンタクト抵抗を比較的に低く抑えることができる。
【発明の効果】
【００１３】
本発明により、オン抵抗の比較的に小さい半導体装置、特にジャンクションバリアショットキーダイオードを、バンドギャップの広い半導体基板を用いて実現することが可能となる。
【発明を実施するための最良の形態】
【００１４】
最初に、本発明の好適な実施形態を列記する。
（形態１）  半導体基板は、六方晶構造の４Ｈ−ＳｉＣ（３．２ｅＶ）又は６Ｈ−ＳｉＣ（２．９ｅＶ）であることが好ましい。この場合、半導体電極は、３Ｃ−ＳｉＣ（２．２ｅＶ）、ＡＩＰ（２．４５ｅＶ）、ＺｎＳｅ（２．５ｅＶ）、ＧａＰ（２．２６ｅＶ）、ＡｌＡｓ（２．１６ｅＶ）、ＧａＡｓ（１．４３５ｅＶ）、Ｓｉ（１．１２ｅＶ）、ＩｎＰ（１．３５ｅＶ）、ＧｅＳｉ（１．０ｅＶ）、Ｇｅ（０．６７ｅＶ）、ＩｎＳｂ（０．１８ｅＶ）によって形成することが好ましい。ここで、上記の括弧書きは各半導体材料のバンドギャップを示している。なお、半導体基板を構成する半導体材料は４Ｈ−ＳｉＣに限定されるものではなく、半導体装置に必要とされる特性に応じて適宜選択することができる。この場合、半導体電極は、半導体基板を構成する半導体材料よりもバンドギャップの狭い半導体材料によって形成するとよい。
（形態２）  ｐ型半導体領域は、基板面内の一方向に沿って繰り返されるように、例えばストライプ状に形成することができる。あるいは、基板面内の二方向に沿って繰り返されるように、格子状に形成することもできる。あるいは、あるいは、基板面内の三方向に沿って繰り返されるように、ハニカム状に形成することもできる。
（形態３）  上部電極は、金属材料で形成された金属電極部と、半導体材料で形成された半導体電極部を有している。金属電極部は、ショットキー電極と主金属電極を含んで構成されている。ショットキー電極は、半導体基板の上面に露出するｎ型半導体領域の上に設けられており、ｎ型半導体領域にショットキー接触している。半導体電極は、半導体基板の上面に露出するｐ型半導体領域の上に設けられている。半導体電極を構成する半導体材料のバンドギャップは、半導体基板を構成する半導体材料のバンドギャップよりも狭い。半導体電極には、少なくとも主金属電極がオーミック接触している。
（形態４）  金属電極膜を除去するエッチング工程は、反応性イオンエッチングによって行うことが好ましい。それにより、金属電極膜の除去と半導体基板のｐ型半導体領域の表層部の除去を連続して行うことができる。
【実施例】
【００１５】
本発明の実施例について図面を参照して説明する。図１は、本発明の実施例である半導体装置１０の構造を示す断面図である。図２は、図１中のII−II線断面図であり、半導体装置１０に形成されたｐ型半導体領域４２の形成パターンを示している。半導体装置１０は、ショットキーバリアダイオード構造部１２とｐｎダイオード構造部１４が交互に形成された、いわゆるジャンクションバリアショットキーダイオード（ＪＢＳ）である。
【００１６】
図１に示すように、半導体装置１０は、主に、半導体基板３０と、半導体基板３０の上面３０ａに形成された上部電極２０と、半導体基板３０の下面３０ｂに形成された下部電極５０を備えている。
半導体基板３０は、六方晶の結晶構造を有する炭化珪素の結晶体（典型的には４Ｈ−ＳｉＣ又は６Ｈ−ＳｉＣ）である。半導体基板３０は、ｎ型の不純物がドープされたｎ型半導体結晶である。半導体基板３０は、その下面３０ｂ側から順に、ｎ型の不純物を高濃度に含むコンタクト層３２と、ｎ型の不純物を中濃度に含むドリフト層３４と、ｎ型の不純物を低濃度に含む低濃度ドリフト層３６を有している。本実施例では、コンタクト層３２の不純物濃度が５×１０１９／ｃｍ３に調整されており、ドリフト層３４の不純物濃度が５×１０１５／ｃｍ３に調整されており、低濃度ドリフト層３６の不純物濃度が５×１０１４／ｃｍ３に調整されている。また、ドリフト層３４の厚みは５μｍであり、低濃度ドリフト層３６の厚みは３μｍである。コンタクト層３２の厚みは特に制限されず、例えば数十から数百μｍ（一般的なウエハの厚み）とすることができる。
【００１７】
半導体基板３０には、ｐ型の不純物が比較的に高濃度にドープされたｐ＋型のｐ型半導体領域４２が形成されている。本実施例では、ｐ型の不純物としてアルミニウムを用い、その濃度が１×１０１９／ｃｍ３に調整されている。
図１、図２に示すように、ｐ型半導体領域４２は、低濃度ドリフト層３６内に形成されている。ｐ型半導体領域４２は、図中の左右方向に沿ってストライプ状に形成されている。それにより、半導体基板３０の上面３０ａには、低濃度ドリフト層３６とｐ型半導体領域４２が交互に露出している。ｐ型半導体領域４２の幅Ｗと間隔Ｓは特に限定されない。本実施例では、ｐ型半導体領域４２の幅Ｗが２μｍであり、その間隔Ｓが５μｍとなっている。また、ｐ型半導体領域４２の厚みは、略１．５μｍとなっている。
【００１８】
図１に示すように、半導体基板３０の上面３０ａではｐ型半導体領域４２の表面４２ａが陥没しており、ｐ型半導体領域４２の表面４２ａが低濃度ドリフト層３６の表面３６ａよりも低くなっている。即ち、ｐ型半導体領域４２の表面４２ａと低濃度ドリフト層３６の表面３６ａの間には、段差が生じている。この段差は、比較的に小さな段差であり、本実施例では略１００ｎｍである。詳しくは後述するが、この段差は半導体装置１０の製造方法に起因するものであり、アニール処理における外方拡散によって不純物濃度が低下したｐ型半導体領域４２の表層部を除去したためである。
【００１９】
次に、上部電極２０について説明する。上部電極２０は、金属材料で形成された金属電極部２２、２６と、半導体材料で形成された半導体電極２４に大別することができる。金属電極部２２、２６は、モリブデンで形成されたショットキー電極２２と、アルミニウムで形成された主金属電極２６を有している。主金属電極２６は、ショットキー電極２２及び半導体電極２４の上に形成されている。主金属電極２６及びショットキー電極は、半導体電極２４にオーミック接触している。
ショットキー電極２２は、半導体基板３０の上面３０ａに露出する低濃度ドリフト層３６の上に設けられている。ショットキー電極２２は、金属材料で形成されており、低濃度ドリフト層３６にショットキー接触している。ショットキー電極２２は、例えばチタン（Ｔｉ）や、モリブデン（Ｍｏ）や、ニッケル（Ｎｉ）等によって形成することができる。本実施例のショットキー電極２２は、モリブデンによって形成されている。
【００２０】
半導体電極２４は、半導体基板３０の上面３０ａに露出するｐ型半導体領域４２の上に設けられている。半導体電極２４を構成する半導体材料は、半導体基板３０を構成する４Ｈ構造（又は６Ｈ構造）の炭化珪素よりも、バンドギャップが狭くなっている。本実施例の半導体電極２４は、ゲルマニウムシリコンによって形成されている。ここで、４Ｈ構造の炭化珪素（４Ｈ−ＳｉＣ）のバンドギャップは３．２ｅＶであり、６Ｈ構造の炭化珪素（６Ｈ−ＳｉＣ）のバンドギャップは３．２ｅＶであり、ゲルマニウムシリコン（ＳｉＧｅ）のバンドギャップは１．０ｅＶである。
【００２１】
下部電極５０は、半導体基板３０のコンタクト層３２にオーミック接触している。下部電極５０には、公知となっているオーミック接触電極の構造を採用することができ、例えば下部電極５０は、Ｔｉ／Ｎｉ／Ａｕの積層体や、ＮｉＳｉ／Ｎｉ／Ａｕの積層体とすることができる。
【００２２】
以上のように、本実施例の半導体装置１０では、ショットキーバリアダイオード構造部１２とｐｎダイオード構造部１４が、基板面内の一方向に沿って交互に形成されている。なお、ショットキーバリアダイオード構造部１２とは、半導体基板３０の上面３０ａにｎ型の半導体領域（低濃度ドリフト層３６）が露出し、上部電極２０にショットキー電極２２が形成されている範囲である。一方、ｐｎダイオード構造部１４とは、半導体基板３０の上面３０ａにｐ型半導体領域４２が露出し、上部電極２０に半導体電極２４が形成された範囲である。
半導体装置１０に逆方向バイアスを印加した場合（上部電極２０が低電位）、ｐ型半導体領域４２と低濃度ドリフト層３６の間のｐｎ接合面から空乏層が伸び、ショットキー電極２２が接合された低濃度ドリフト層３６が空乏化される。それにより、ショットキーバリアダイオード構造部１２における漏れ電流の発生やサージ耐力不足が改善される。一方、順方向バイアス時には、ショットキーバリアダイオード構造部１２によって、順方向電圧降下（オン抵抗）が抑制される。
【００２３】
本実施例の半導体装置１０は、半導体基板３０よりもバンドギャップの狭い材料で構成された半導体電極２４を有し、上部電極２０の金属電極部２２、２６が半導体電極２４を介してｐ型半導体領域４２に導通している。それにより、例えばモリブデンやアルミニウムで形成された金属電極部２２、２６をｐ型半導体領域４２に直接的に接合するよりも、上部電極２０とｐ型半導体領域４２とのコンタクト抵抗を低下させることができる。特に本実施例では、半導体基板３０がバンドギャップの比較的に広い炭化珪素であるため、その効果は非常に大きい。例えば、炭化珪素からなるｐ型半導体領域４２にアルミニウムからなる主金属電極２６を直接的に接合した場合、その接合面におけるバリアハイトは２．５ｅＶとなるが、炭化珪素からなるｐ型半導体領域４２にゲルマニウムシリコンからなる半導体電極２４を接合した場合、その接合面におけるバリアハイトを０．８ｅＶまで大きく低下させることができる。
【００２４】
さらに、本実施例の半導体装置１０では、後段において説明する製造方法により、半導体電極２４の形成に先立って、ｐ型半導体領域４２の表層部が除去されている。ｐ型半導体領域４２の表層部は、外方拡散によって不純物濃度が低下しやすい。そして、ｐ型半導体領域４２の表層部で不純物濃度が低下していると、ｐ型半導体領域４２と半導体電極２４の間のコンタクト抵抗が増大してしまう。従って、半導体電極２４の形成に先立ってｐ型半導体領域４２の表層部を除去することにより、ｐ型半導体領域４２と半導体電極２４の間におけるコンタクト抵抗の増大を防止することができる。この場合、本実施例の半導体装置１０のように、半導体基板３０の上面３０ａには、ｐ型半導体領域４２の表面４２ａの少なくとも一部が低濃度ドリフト層３６よりも低くなる（段差が生じる）という特徴が現われる。
【００２５】
加えて、本実施例の半導体装置１０では、半導体基板３０に不純物濃度の異なる２つのドリフト層３４、３６が形成されている。それにより、ｐ型半導体領域４２の周囲ではｎ型不純物の濃度を比較的に低くし、ｐ型半導体領域４２から離れた位置ではｎ型不純物の濃度を比較的に高くしている。ｐ型半導体領域４２の周囲でｎ型不純物の濃度を比較的に低くすると、逆方向バイアス時にｐｎ接合面から空乏層が伸びやすくなる。例えば、低濃度ドリフト層３６の不純物濃度を５×１０１５ｃｍ３とした場合、空乏層の広がり幅は０．７３μｍとなることから、ｐ型半導体領域４２の間隔Ｓを１．４６μｍまで広げることができる。さらに、低濃度ドリフト層３６の不純物濃度を５×１０１４ｃｍ３とした場合は、空乏層の広がり幅が２．３１μｍとなることから、ｐ型半導体領域４２の間隔Ｓを４．６２μｍまで広げることが可能となる。ｐ型半導体領域４２の間隔Ｓを広げられると、ショットキーバリアダイオード構造部１２の面積が拡大することになり、半導体装置１０のオン抵抗を低く抑えることができる。ただし、半導体基板３０の不純物濃度を低下させると、半導体基板３０のオン抵抗が増大する。そのことから、本実施例のように半導体基板３０の不純物濃度をその厚み方向に変化させ、ｐ型半導体領域４２の周囲ではｎ型不純物の濃度を比較的に低くし、ｐ型半導体領域４２から離れた位置ではｎ型不純物の濃度を比較的に高くすることによって、オン抵抗を顕著に低下させた半導体装置１０を実現することができる。
【００２６】
（半導体装置の製造方法）
次に、半導体装置１０の製造方法について説明する。図３は、半導体装置１０の製造方法の流れを示すフローチャートである。以下、図３に示すフローチャートに沿って、半導体装置１０の製造方法について詳細に説明する。
先ず、ステップＳ１０では、図４に示すように、炭化珪素からなるｎ型の半導体基板３０を準備する。半導体基板３０の結晶構造は、例えば六方晶（４Ｈ構造や６Ｈ構造）が好ましい。半導体基板３０には、その下面３０ｂ側から順に、ｎ型の不純物を高濃度に含むコンタクト層３２と、ｎ型の不純物を中濃度に含むドリフト層３４と、ｎ型の不純物を低濃度に含む低濃度ドリフト層３６を形成する。半導体基板３０の製造方法は特に限定されない。本実施例では、コンタクト層３２となるｎ型の炭化珪素ウエハ（４Ｈ構造）を用意し、ドリフト層３４と低濃度ドリフト層３６をエピタキシャル結晶成長によって順に形成する。ここで、炭化珪素ウエハの不純物濃度は５×１０１９／ｃｍ３とし、ドリフト層３４の不純物濃度は５×１０１５／ｃｍ３とし、低濃度ドリフト層３６の不純物濃度は５×１０１４／ｃｍ３とする。また、ドリフト層３４の厚みは５μｍとし、低濃度ドリフト層３６の厚みは３μｍとする。
【００２７】
次に、ステップＳ２０、Ｓ３０では、半導体基板３０にｐ型の不純物をドープし、ｐ型半導体領域４２及びガードリング４４を形成する。先ずステップＳ２０では、図５に示すように、半導体基板３０の上面３０ａから、ｐ型の不純物であるアルミニウムをイオン注入する。次いでステップＳ３０では、半導体基板３０を約１６００℃まで加熱するアニール処理を実施する。それにより、ｐ型の不純物が拡散したｐ型半導体領域４２及びガードリング４４を形成される。
先にも説明したように、ｐ型半導体領域４２はストライプ状に形成する（図２参照）。それにより、半導体基板３０には、基板面内の一方向に沿ってｐ型の半導体領域とｎ型の半導体領域が交互に存在するようになる。ｐ型半導体領域４２の不純物濃度、幅Ｗ、間隔Ｓ、深さＤは、必要な特性に応じて適宜設定することができる。本実施例では、ｐ型半導体領域４２の不純物濃度を１×１０１９／ｃｍ３とし、その幅Ｗを２μｍとし、その間隔Ｓを５μｍとし、その深さＤを１．５μｍとする。本実施例では、ｐ型半導体領域４２の間隔Ｓをその幅Ｗよりも広くし、ショットキーバリアダイオード構造部１２の面積をより大きくしている。
【００２８】
ｐ型半導体領域４２を形成するパターンはストライプ状に限定されない。例えばｐ型半導体領域４２は格子状のパターンで形成してもよいし、ハニカム状のパターンで形成してもよい。ｐ型半導体領域４２を格子状のパターンで形成した場合、半導体基板３０にはその基板面内の二方向に沿ってｐ型の半導体領域とｎ型の半導体領域が交互に配置されることになる。ｐ型半導体領域４２をハニカム状のパターンで形成した場合、半導体基板３０には基板面内の三方向に沿ってｐ型の半導体領域とｎ型の半導体領域が交互に配置されることになる。ｐ型半導体領域４２を形成するパターンは、いわゆるスーパージャンクション構造を実現する様々なパターンを用いることができる。
【００２９】
次に、ステップＳ４０では、図６に示すように、半導体基板３０の上面３０ａに、ショットキー電極膜２２ａを形成する。ショットキー電極膜２２ａはショットキー電極２２となる金属膜であり、本実施例ではショットキー電極２２としてモリブデン膜を形成する。ショットキー電極膜２２ａは、例えば真空蒸着法によって形成することができる。
次に、ステップＳ５０では、図７に示すように、反応性イオンエッチング（ＲＩＥ）を行い、ｐ型半導体領域４２の上に形成されたショットキー電極膜２２ａを除去する。それにより、低濃度ドリフト層３６にショットキー接触するショットキー電極２２を成形する。さらに、このステップＳ５０の反応性イオンエッチングでは、ｐ型半導体領域４２上のショットキー電極膜２２ａとともに、ｐ型半導体領域４２の表層部も併せて除去する。ｐ型半導体領域４２の表層部の除去は、ショットキー電極膜２２ａの除去から連続して行われる。ｐ型半導体領域４２の表層部を除去する深さは、例えば１００ｎｍとするとよい。ｐ型半導体領域４２の表層部を除去することにより、半導体基板３０の上面３０ａではｐ型半導体領域４２の表面４２ａが陥没し、ｐ型半導体領域４２の表面４２ａと低濃度ドリフト層３６の表面３６ａとの間に段差が形成される。
【００３０】
ここで、ｐ型半導体領域４２の表層部を除去する理由を説明する。先に説明したステップＳ３０のアニール処理では、半導体基板３０を高温に加熱することによって活性化し、イオン注入したｐ型不純物（アルミニウム）を半導体基板３０の結晶内に組込ませる。このとき、ｐ型半導体領域４２の表層部では、ｐ型不純物が外部へ放出する外方拡散が生じる。その結果、図１０に示すように、ｐ型半導体領域４２の表層部（半導体基板３０の上面３０ａから数十ｎｍまでの浅い範囲）では、不純物濃度が低下している。ｐ型半導体領域４２の表層部で不純物濃度が低下していると、ｐ型半導体領域４２と後段で形成する半導体電極２４とのコンタクト抵抗が増大してしまう。そのことから、ステップＳ３０のアニール処理後にｐ型半導体領域４２の表層部を除去しておくと、ｐ型半導体領域４２と半導体電極２４との間のコンタクト抵抗が増大することを防止することができる。
【００３１】
次に、ステップＳ６０では、図８に示すように、半導体基板３０の上面３０ａに露出するｐ型半導体領域４２の上に、シリコンゲルマニウムからなる半導体電極２４を形成する。なお、半導体電極２４の材料にはシリコンゲルマニウムが好ましいが、先に説明したように、半導体基板３０の材料（ここでは４Ｈ構造の炭化珪素）よりもバンドギャップが狭い他の半導体材料とすることもできる。半導体電極２４の形成は、例えば４００℃の雰囲気下での化学気相成長法（ＣＶＤ法）によって形成することができる。また、半導体電極２４の厚みは、例えば３００ｎｍとすることができる。半導体電極２４は、表層部が除去された（ステップＳ５０）後のｐ型半導体領域４２上に形成される。それにより、半導体電極２４とｐ型半導体領域４２との間のコンタクト抵抗を比較的に低くすることができる。
【００３２】
次に、ステップＳ７０では、図９に示すように、ショットキー電極２２及び半導体電極２４の上に、アルミニウムからなる主金属電極２６を形成する。なお、主金属電極２６の材料はアルミニウムに限定されず、他の金属材料を用いることもできる。主金属電極２６は、例えばスパッタリングによって形成することができる。また、主金属電極２６の厚みは、例えば３μｍとすることができる。
最後に、ステップＳ８０において下部電極５０を形成することにより、図１に示す半導体装置１０の構造を得ることができる。
【００３３】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３４】
【図１】半導体装置の構造を示す断面図。
【図２】図１中のII−II線断面図。
【図３】半導体装置の製造方法の流れを示すフローチャート。
【図４】半製品状態の半導体装置を示す図（ステップＳ１０）。
【図５】半製品状態の半導体装置を示す図（ステップＳ２０、Ｓ３０）。
【図６】半製品状態の半導体装置を示す図（ステップＳ４０）。
【図７】半製品状態の半導体装置を示す図（ステップＳ５０）。
【図８】半製品状態の半導体装置を示す図（ステップＳ６０）。
【図９】半製品状態の半導体装置を示す図（ステップＳ７０）。
【図１０】ｐ型半導体領域の深さ方向における不純物濃度を示すグラフ。
【符号の説明】
【００３５】
１０：半導体装置
１２：ショットキーバリアダイオード構造部
１４：ｐｎダイオード構造部
２０：上部電極
２２：ショットキー電極
２２ａ：ショットキー電極膜
２４：半導体電極
２６：主金属電極
３０：半導体基板
３２：コンタクト層
３４：ドリフト層
３６：低濃度ドリフト層
４２：ｐ型半導体領域
５０：下部電極
【図１】
2009158519.tif 000003
【図２】
2009158519.tif 000004
【図３】
2009158519.tif 000005
【図４】
2009158519.tif 000006
【図５】
2009158519.tif 000007
【図６】
2009158519.tif 000008
【図７】
2009158519.tif 000009
【図８】
2009158519.tif 000010
【図９】
2009158519.tif 000011
【図１０】
2009158519.tif 000012