(57)【要約】【課題】基板の一方の面に選択的に所望の膜を形成できる半導体製造装置、およびこれを用いた半導体装置の製造方法を提供する。【解決手段】ホットウォール型加熱方式のプロセスチャンバ１０５内で、上下のガス供給口に設けられたプレート１０２、１０３からガス供給を行い、ウェハ状の基板１０１を浮遊保持した状態で裏面にのみ成膜を行う。基板１０１の上面側には常に不活性ガスを流し、裏面側には２種類以上の原料ガスを交互に供給し、基板１０１の裏面上で基板１０１に吸着した原料ガス同士を反応させることで成膜を行う。【選択図】図１
2009158504.tif 000002
【特許請求の範囲】
【請求項１】
上部または下部に原料ガスを供給する第１の供給口が、前記第１の供給口と対向する位置に不活性ガスを供給する第２の供給口が、任意の位置に排気口がそれぞれ設けられ、基板上に膜を形成するためのプロセスチャンバと、
前記プロセスチャンバの側壁の外周に設置されたヒータとを備え、
前記原料ガスを前記基板の一方の主面に供給するとともに、前記不活性ガスを前記基板の他方の主面に供給することで、前記基板を浮かせた状態で保持しつつ前記一方の主面上に前記膜を形成する半導体製造装置。
【請求項２】
前記排気口は、前記プロセスチャンバにおいて前記第１の供給口と対向する位置に設けられていることを特徴とする請求項１に記載の半導体製造装置。
【請求項３】
前記ガス供給口の直径は１ｍｍ以上且つ５ｍｍ以下であることを特徴とする請求項１または２に記載の半導体製造装置。
【請求項４】
基板を準備する工程（ａ）と、
前記基板の上面上にＭＯＳトランジスタを形成する工程（ｂ）と、
前記基板の裏面上に圧縮応力または引っ張り応力を有する応力印加膜を形成する工程（ｃ）とを備えている半導体装置の製造方法。
【請求項５】
前記工程（ｃ）では、上部または下部に原料ガスを供給する第１の供給口が、前記第１の供給口と対向する位置に不活性ガスを供給する第２の供給口が、任意の位置に排気口がそれぞれ設けられたプロセスチャンバと、前記プロセスチャンバの側壁の外周に設置されたヒータとを有する半導体製造装置を用いて、前記基板を浮かせた状態で前記応力印加膜を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記原料ガスは第１のガスと第２のガスを含み、
前記工程（ｃ）では、前記第１の供給口から前記第１のガスを供給する工程（ｃ１）と、前記第１の供給口から前記第２のガスを供給する工程（ｃ２）とを交互に繰り返し、前記工程（ｃ１）と前記工程（ｃ２）との間には前記第１の供給口から前記不活性ガスを供給して前記プロセスチャンバ内をパージすることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記応力印加膜は、シリコン酸化物またはシリコン窒化物で構成されていることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記応力印加膜はシリコン窒化物で構成され、且つ引っ張り応力を有しており、
前記ＭＯＳトランジスタはｎチャネル型であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記応力印加膜の引っ張り応力は６００ＭＰａ以上であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記応力印加膜はシリコン酸化物で構成され、且つ圧縮応力を有しており、
前記ＭＯＳトランジスタはｐチャネル型であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記応力印加膜の圧縮応力は５０ＭＰａ以上であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｂ）の後に、前記基板および前記ＭＯＳトランジスタの上に層間絶縁膜を形成後、前記層間絶縁膜を貫通するコンタクトホールを形成する工程（ｄ）をさらに備えており、
前記工程（ｃ）は前記工程（ｄ）の前に行うことを特徴とする請求項４〜１１のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
前記半導体装置は前記ＭＯＳトランジスタの上方に金属配線を備えており、
前記応力印加膜は、前記金属配線を形成する工程において、金属汚染防止膜として機能することを特徴とする請求項４〜１２のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｂ）は、
前記基板上にゲート絶縁膜およびゲート電極を形成する工程（ｂ１）と、
前記基板の上面全体に絶縁膜を形成するとともに、前記基板の裏面上に絶縁膜で構成された第２の金属汚染防止膜を形成する工程（ｂ２）と、
前記基板の上面に形成された絶縁膜をエッチバックして前記ゲート電極の側面にサイドウォールを形成する工程（ｂ３）とを含んでおり、
前記工程（ｃ）において、前記応力印加膜は前記第２の金属汚染防止膜の裏面上に形成されることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
基板を準備する工程（ａ）と、
前記基板の上面上にＭＯＳトランジスタを形成する工程（ｂ）と、
前記基板の裏面上に第１の金属汚染防止膜を形成する工程（ｃ）と、
前記工程（ｃ）の後に、前記ＭＯＳトランジスタの上方に金属配線を形成する工程（ｄ）とを備えている半導体装置の製造方法。
【請求項１６】
前記工程（ｃ）では、上部または下部に原料ガスを供給する第１の供給口が前記第１の供給口と対向する位置に、不活性ガスを供給する第２の供給口が、任意の位置に排気口がそれぞれ設けられたプロセスチャンバと、前記プロセスチャンバの側壁の外周に設置されたヒータとを有する半導体製造装置を用いて、前記第１の供給口から前記基板の裏面に前記原料ガスを供給し、前記第２の供給口から前記基板の上面に前記不活性ガスを供給することにより前記前記基板を浮かせた状態で前記第１の金属汚染防止膜を形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記第１の金属汚染防止膜は、シリコン酸化物、シリコン窒化物、ポリシリコン、アモルファスシリコン、および金属酸化膜のうちいずれか１つで構成されていることを特徴とする請求項１５または１６に記載の半導体装置の製造方法。
【請求項１８】
前記第１の金属汚染防止膜は、シリコン窒化膜またはアモルファスシリコンで構成されており、且つ膜密度は２．０ｇ／ｃｍ３以上であることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記工程（ｂ）は、
前記基板上にゲート絶縁膜およびゲート電極を形成する工程（ｂ１）と、
前記基板の上面全体に絶縁膜を形成するとともに、前記基板の裏面上に絶縁膜で構成された第２の金属汚染防止膜を形成する工程（ｂ２）と、
前記基板の上面に形成された絶縁膜をエッチバックして前記ゲート電極の側面にサイドウォールを形成する工程（ｂ３）とを含んでおり、
前記工程（ｃ）において、前記第１の金属汚染防止膜は前記第２の金属汚染防止膜の裏面上に形成されることを特徴とする請求項１５〜１８のうちいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造に用いる半導体製造装置と、その半導体製造装置を用いた半導体装置の製造方法とに関する。
【背景技術】
【０００２】
半導体素子を形成する絶縁膜や金属膜の内部応力による半導体基板の反りが、パターン形成不良や、クラックのような不良を引き起こすことから、以前は応力相殺膜を形成し、基板の反りを解消する技術が利用されていた（特許文献１参照）。
【０００３】
これに対し、近年では半導体素子の高性能化に伴い、Ｓｉ（シリコン）格子に機械的な力（応力）を加え、電子や正孔の移動度を向上させ、半導体装置を高速化する歪みＳｉ技術が積極的に用いられている。
【０００４】
例えば、ＤＳＬ（Dual Stress Liner）技術は、トランジスタ素子と配線等を接続するためのコンタクトホールを形成する際にエッチングストッパーとして用いるシリコン窒化膜の内部応力を変化させることで、電子または正孔の移動度を向上させる技術である。具体的には、チャネルに引っ張り応力を与えるシリコン窒化膜をｎチャネル型ＭＯＳトランジスタ上に形成し、チャネルに圧縮応力を与えるシリコン窒化膜をｐチャネル型ＭＯＳトランジスタ上に形成することによって、ｎチャネル型およびｐチャネル型のＭＯＳトランジスタの性能を向上させることが可能になる（特許文献２参照）。また、ＤＳＬ技術の一つとして、ＳＭＴ（Stress Memorized Technology）という歪記憶技術が提案されている。これは、ゲート電極を形成した後に熱膨張係数が大きい膜を基板上に形成し、成膜温度より高い温度で熱処理を加えることで基板に応力を印加するものである。熱処理を加えることにより膜から炭素や水素といった不純物が抜けて膜の収縮が起こり、常温に戻しても基板が曲がった状態で保持される。これにより、電子の移動度を向上させることができる。
【特許文献１】特開平１１−１５３７８８号公報
【特許文献２】特開２００３−０６００７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＤＳＬ技術においてトランジスタのチャネルに印加される応力は、シリコン窒化膜の膜厚が増加するほど大きくなるが、近年では素子の微細化に伴ってトランジスタピッチが狭くなり、シリコン窒化膜の膜厚を１０〜５０ｎｍ程度にしかすることができない。そのため、トランジスタの微細化が進むにつれてチャネルに大きな応力を印加することが難しくなってきている。
【０００６】
ＳＭＴ技術においても、応力印加膜の形成後にさらに高温の熱処理が加わったり、逆方向の応力を有する膜が後に形成された場合にはチャネルに加わる応力が緩和され、電子の移動度を向上させることができない場合があった。
【０００７】
また、半導体装置の配線形成過程では、裏面から配線金属の汚染が浸透し、基板上面に形成されているトランジスタの特性を悪化させる可能性がある。従来は、トランジスタを形成する際に複数枚ウェハを処理できる縦型熱処理装置にて、半導体基板の上面および裏面にシリコン窒化膜を形成してから、上面にはエッチングなどの加工を施し、裏面にはシリコン窒化膜を配線工程終了時まで残しておき、半導体基板を銅やアルミニウムの汚染から保護していた。しかしながら、トランジスタの微細化、製造プロセスの低温化によって、シリコン窒化膜の薄膜化、洗浄耐性の劣化が起こり、さらに配線の多層化によって、基板裏面に形成された金属を除去するための洗浄回数が、従来と比べて多くなるため、裏面からの金属汚染の課題が生じやすくなっている。
【０００８】
本発明は、トランジスタの微細化が進んだ場合にもチャネルに適切な応力を印加してキャリアの移動度を向上させる方法を提供すること、あるいは、配線工程において基板裏面からの金属汚染を防止する方法を提供することを目的とする。また、これらの方法を併せて実現するための半導体製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため、本発明に係る半導体製造装置は、上部または下部に原料ガスを供給する第１の供給口が、前記第１の供給口と対向する位置に不活性ガスを供給する第２の供給口が、任意の位置に排気口がそれぞれ設けられ、基板上に膜を形成するためのプロセスチャンバと、前記プロセスチャンバの側壁の外周に設置されたヒータとを備え、
前記原料ガスを前記基板の一方の主面に供給するとともに、前記不活性ガスを前記基板の他方の主面に供給することで、前記基板を浮かせた状態で保持しつつ前記一方の主面上に前記膜を形成する。
【００１０】
この構成によれば、基板を浮かせた状態で成膜を行うので、従来の半導体製造装置と比べ、裏面に選択的に膜を成長させる場合に半導体素子の形成面を傷つけにくく、また、厚さが均一な膜を形成することが可能となる。
【００１１】
また、本発明の第１の半導体装置の製造方法は、基板を準備する工程（ａ）と、前記基板の上面上にＭＯＳトランジスタを形成する工程（ｂ）と、前記基板の裏面上に圧縮応力または引っ張り応力を有する応力印加膜を形成する工程（ｃ）とを備えている。
【００１２】
この方法によれば、基板裏面に形成された応力印加膜によって基板全体を凹状または凸状に反らせることができるので、半導体素子の微細化が進み、基板上面のライナー膜が薄膜化するような場合でもトランジスタの移動度を向上させるのに十分な量の歪みをトランジスタのチャネルに印加することが可能となる。
【００１３】
応力印加膜を形成する際には、本発明の半導体製造装置が好ましく用いられる。ただし、本発明の半導体製造装置を用いる場合、基板を浮かせるためにガス供給口の径が比較的小さくなっているので、原料ガスが２種類以上あるときは、異なる原料ガスを交互に基板に供給することが好ましい。
【００１４】
本発明の第２の半導体装置の製造方法は、基板を準備する工程（ａ）と、前記基板の上面上にＭＯＳトランジスタを形成する工程（ｂ）と、前記基板の裏面上に第１の金属汚染防止膜を形成する工程（ｃ）と、前記工程（ｃ）の後に、前記ＭＯＳトランジスタの上方に金属配線を形成する工程（ｄ）とを備えている。
【００１５】
この方法によれば、配線工程の前や配線工程間に適宜金属汚染防止膜を基板裏面に選択的に形成できるので、半導体基板が裏面側から金属などに汚染されるのを防ぐことができる。
【発明の効果】
【００１６】
本発明の半導体製造装置によれば、基板の一方の面に、他方の面を傷つけることなく選択的に均一な厚さの膜を形成することができるので、例えばこの装置を用いてトランジスタのチャネルに印加したい応力とは逆の応力を持つ応力印加膜を裏面に形成し、パターンの微細化に関係なく大きな応力をチャネルに印加することができる。また、この半導体製造装置を用いれば、所望の工程において金属汚染防止膜を基板裏面に選択的に形成することができるので、金属汚染による素子の性能劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体製造装置と、それを用いた半導体装置の製造方法について、図面を参照しながら説明する。
【００１８】
図１は、本発明の第１の実施形態に係る成膜装置（半導体製造装置）の主要部の構造を示す図である。同図に示す成膜装置は、ウェハを１枚ずつ処理する「枚葉式」成膜装置である。
【００１９】
図１に示すように、本実施形態の半導体製造装置は、原料ガスの供給口と、不活性ガスの供給口と、排気口１０６とが設けられ、石英管などで構成され、基板１０１上に膜を形成するためのプロセスチャンバ１０５と、原料ガスの供給口に設置され、基板１０１の第１の主面に原料ガスを供給するための第１のガス供給プレート１０３と、不活性ガスの供給口に設置され、基板１０１の第２の主面に不活性ガスを供給するための第２のガス供給プレート１０２と、プロセスチャンバ１１０側壁の外周に設置されたテープヒータ１０４とを備えている。なお、原料ガスを複数用いる場合、複数の原料ガスは同じ供給口からプロセスチャンバ１０５内に供給される。
【００２０】
図１の例では、原料ガスの供給口がプロセスチャンバ１０５の下部に、不活性ガスの供給口がプロセスチャンバ１０５の上部にそれぞれ設けられているが、原料ガスの供給口と不活性ガスの供給口の位置を入れ替えてもよい。また、不活性ガスの供給口を原料ガスの供給口と同じ側にさらに設けてもよい。
【００２１】
また、排気管に接続された排気口１０６は、プロセスチャンバ１０５内の任意の位置に形成されうるが、原料ガスを効率良く排気してパーティクル等の発生を抑制するために原料ガスの供給口に対向する位置、すなわち原料ガスの供給口と基板を挟んで反対側（図１ではプロセスチャンバ１０５の上壁）に設けられることが好ましい。排気口１０６にはプロセスチャンバ１０５内の圧力を制御するゲートバルブが設置されている。また、テープヒータ１０４以外のヒータを用いてもよい。第１のガス供給プレート１０３および第２のガス供給プレート１０２の平面形状は基板１０１の平面形状に合わせて円形となっている。
【００２２】
図１に示す例では、プロセスチャンバ１０５の上部から不活性ガスを流し、プロセスチャンバ１０５の下部から原料ガスを流すことで形成されるガスクッションによりウエハ状の基板１０１を支持したまま膜を成長させる。ここでは、基板１０１の素子形成面を上に向けた状態で成膜を行う。
【００２３】
本実施形態の半導体製造装置においては、原料ガスおよび不活性ガスをウェハの上下方向から供給するので、ウェハの上下方向から加熱すると原料ガスの供給口でガス同士の反応が起こりやすくなり、パーティクルが発生する原因となる。そのため、加熱方式は、図１に示すようにホットウォール型が好ましい。
【００２４】
従来の半導体製造装置が基板を設置するための基台を備えているのに対し、本実施形態の半導体製造装置では基台を設けずにガスによる浮力で基板を浮かせた状態で支持する点が異なっている。
【００２５】
このため、従来の半導体製造装置を用いて基板の裏面のみに絶縁体などからなる保護膜を形成する場合、素子形成面が基台に接することとなり、素子形成面が損傷するおそれがあった。さらに、基台がパーティクル発生の原因ともなっていた。これに対し、本実施形態の半導体製造装置を用いれば、素子形成面が基台と接触することがないため、素子形成面を損傷させることなく所望の膜を基板裏面上に形成することが可能となる。また、パーティクルの発生も抑えられている。ここで、基板１０１の上面側に原料ガスが回り込まないように、原料ガスが供給される面（裏面）と逆の面（上面）には不活性ガスが供給される。
【００２６】
本実施形態の場合、不活性ガスとしては、Ｎ２（窒素）、Ａｒ（アルゴン）、Ｈｅ（ヘリウム）などのうちのいずれかが用いられる。裏面に窒化シリコン膜を形成する場合には、シリコンの原料ガスとして４００℃以下で熱分解が可能なＴＤＭＡＳ(テトラジメチルアミノシラン)や、ＴＥＯＳ（テトラエトキシシラン）などが好ましく用いられ、窒素分の原料ガスとしてアンモニアなどが用いられる。
【００２７】
図２は、本実施形態の半導体装置の製造方法を示す図である。同図に示すように、２種類のガスＡ、Ｂ（例えば、ガスＡ:シリコンソースガス、ガスＢ:窒素ソースガス）を基板裏面に交互に流している。また、裏面への不活性ガス（例えばＮ２ガス）の供給量は、原料ガスが供給される間では少なく、原料ガスの供給が停止している間では多くなっている。基板上面への不活性ガスの供給量は膜の成長工程を通して一定である。基板の上面および裏面に所定流量のガスを供給し続けることにより、基板を浮かせた状態で保持することができる。
【００２８】
なお、原料ガスとしては成長させる膜に応じて１種類以上のガスが用いられるが、例えば２種類の原料ガス（ガスＡ、Ｂ）が用いられる場合、図２に示すように、ガスＡとガスＢを交互に基板に供給することが好ましい。ただし、一方の原料ガスを供給した後は、必ず不活性ガスでチャンバー内をパージする。この際には、原料ガス用の供給口から窒素などの不活性ガスを供給する。これにより、原料ガスの残留をなくし、ガスＡとガスＢが気相中で反応してパーティクルが発生するのを防ぐことができる。また、原料ガス同士を基板表面でのみ反応させることで、成長した膜について面内の膜厚均一性を向上させることができる。なお、２種類の原料ガスを同時に供給した場合や気相中で反応が起こる場合には、原料ガスの供給口に近い部分の膜厚が他の部分よりも厚くなり、膜厚の面内均一性が悪くなる。
【００２９】
基板の上方および下方から供給されるガス流により基板を浮遊させるためには、少なくとも１．０Ｌ／ｍｉｎ（ｓｌｍ）以上の流量が必要となり、基板とガス供給口（あるいは第１または第２のガス供給プレート）との間隔は５ｍｍ以下であることが望ましい。具体的にシリコン窒化膜を形成する場合には、例えば基板とガス供給口との間には４ｍｍのスペースがあり、シリコンのソースガス（原料ガス）であるＴＤＭＡＳは５．０Ｌ／ｍｉｎ（ｓｌｍ）、窒素のソースガスであるアンモニアは８．０Ｌ／ｍｉｎ（ｓｌｍ）で供給する。また、ガス供給口の直径（すなわちガス供給プレートの孔径）は１ｍｍ以上且つ５ｍｍ以下であることが好ましい。ガス供給口を大きくしすぎると基板を浮遊させることが難しくなり、ガス供給口が小さくしすぎると反応物の付着等により不具合を生じやすいためである。本実施形態の半導体製造装置では、従来の半導体製造装置よりもガス供給口の径が小さくなっているため、ガス供給口での原料ガスの反応を抑えることが重要となっており、前述の、原料ガスを交互に供給する成膜方法が好ましく用いられる。
【００３０】
また、基板とガス供給口を近づけることによって、チャンバ内容積を縮小することができる。前述のように交互に原料ガスを流し、基板表面上での反応を繰り返す場合、成膜速度が遅いため、処理が長時間化する。このため、できる限り炉内容積を縮小し、ガス供給時間を短くし、ガス供給回数を増やすことによって、成膜速度を上げる必要がある。従って、各ガスの供給時間は１回につき１秒以下であることが望ましい。
【００３１】
図３は、本実施形態の半導体製造装置および成膜方法を用いて基板の裏面上に形成したシリコン窒化膜のウェハ面内の膜厚分布を示す図である。同図から分かるように、本実施形態の半導体製造装置および成膜方法を用いた場合、基板面内の等高線は同心円状となり、膜の厚さは中心部分で薄く、外周部分で厚くなる。これは、ホットウォール型の加熱方式であり外周部分の温度が上がりやすく、中心付近ではガス噴出の流速が速いためである。ただし、従来の半導体製造装置と比べると膜厚の面内均一性は大幅に向上している。なお、等高線の間隔は例えば１ｎｍである。
【００３２】
図４は、本実施形態の成膜方法を用いた場合の原料ガスの供給サイクル数と堆積された膜の膜厚との関係を示す図である。同図から分かるように、供給サイクル数と膜厚とは比例関係を持つことから、本実施形態の方法によれば、非常に安定した膜厚再現性が得られることがわかる。
【００３３】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法の応用例として、基板上面に形成された半導体層に歪みを与えるための応力印加膜を基板裏面に形成する方法を説明する。
【００３４】
図５（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法を示す図である。
【００３５】
まず、図５（ａ）、（ｂ）に示すように、シリコン等の半導体からなるウエハ状の基板５０１を半導体製造装置のプロセスチャンバ（反応炉）内に導入する。ここで、図５（ａ）、（ｂ）において基板の裏面は上向きに示されている。なお、図示しないが、基板５０１上にはシリコン等からなる半導体層およびＭＯＳトランジスタなどの半導体素子が既に形成されている。
【００３６】
次に、図５（ｃ）に示すように、第１の実施形態で説明した条件で基板５０１の裏面に交互に原料ガスを供給して基板５０１の裏面上に基板材料よりも熱膨張係数の大きな材料からなる応力印加膜５０３を形成する。成膜温度は原料ガスの分解温度に依存し、例えば原料ガスの気相分解温度以下で、且つ基板表面での吸着および成膜反応が起こる温度以上とする。シリコン基板を用いる場合、応力印加膜５０３としては窒化シリコン膜が用いられる。窒化シリコン膜の好ましい膜厚範囲は、その内部応力によって異なる。窒化シリコン膜中の内部応力は窒化シリコン中の窒素とシリコンの組成、その他不純物濃度、成膜温度の影響を受けるので、内部応力の小さい窒化シリコン膜を用いる場合、厚い膜が必要となり、内部応力が大きい場合、薄膜でトランジスタのチャネルに所望の応力を与えることができる。ただし、膜厚が大きくなりすぎるとクラック等が発生するおそれがある。
【００３７】
なお、酸化シリコン膜などであっても応力印加膜５０３として用いることは可能である。酸化シリコン膜を用いる場合も、窒化シリコン膜を用いる場合と同様に、その膜が持つ内部応力に応じて膜厚を設定する。
【００３８】
本工程において、基板５０１を加熱して裏面のみに応力印加膜５０３を形成した場合、応力印加膜５０３の熱膨張係数が大きい程、基板の反りが大きくなる。成膜時にはある一定の温度に保たれたチャンバ内で膜形成が進む。
【００３９】
次に、図５（ｄ）に示すように、成膜の終了後、基板温度が下がると応力印加膜５０３は基板５０１に比べて大きく収縮するため、基板５０１は、応力印加膜５０３が内側に向く方向に反る。応力印加膜５０３の熱膨張係数が大きいほど、図５（ｃ）に示す成膜工程での基板５０１の反りは大きくなる。この状態で成膜を行った後、基板５０１を降温すると、上述のように、基板は応力印加膜５０３が内側になるように反る。これにより、基板５０１上の半導体層は引っ張り応力を受ける。このため、基板上面に形成されたｎチャネル型ＭＯＳトランジスタの移動度を向上させることができる。
【００４０】
応力印加膜５０３として窒化シリコン膜を用いる場合、膜の内部圧縮応力は６００ＭＰａ以上であることが好ましい。また、応力印加膜５０３として酸化シリコン膜を用いる場合、膜の内部圧縮応力は５０ＭＰａ以上であることが好ましい。なお、基板５０１の反りは応力印加膜５０３が厚いほど大きくなる。
【００４１】
以下の説明では、基板裏面に形成された応力印加膜について、基板の上面を内側に曲げる応力を（内部）引っ張り応力（Tensile Strain）と呼び、基板の裏面を内側に曲げる応力を（内部）圧縮応力（Compressive Strain）と呼ぶ。
【００４２】
これらの応力により基板の曲率から、下式（１）を用いてデバイスが受ける応力σを算出することができる。
【００４３】
σ∝（１／ｔ）{（１／Ｒ）−（１／Ｒ０）}        …（１）
（ｔ：形成した膜厚、Ｒ：成膜後の基板の曲率、Ｒ０：成膜前の基板の曲率）
上述のように、半導体素子の微細化が進むにつれ、従来のＤＳＬ技術では十分な厚さのシリコン窒化膜を形成することが難しくなっている。また、ＳＭＴ技術を用いた場合にも後の工程によっては電子の移動度を十分に向上させることができない場合があった。
【００４４】
これに対し、本実施形態の方法によれば、基板の上面側に印加したい応力とは逆の応力を持った絶縁膜を裏面側に形成することによって、基板の反りを増大させることができる。裏面側には、半導体素子が形成された上面側のような膜厚制限はなく、応力印加膜を厚く形成でき、トランジスタのチャネルに大きな歪みを与えることができる。
【００４５】
図６（ａ）は、圧縮応力を持ったシリコン酸化膜を基板裏面に１００ｎｍの厚さで形成した場合のＳｉウェハ（Ｓｉ基板）の反りを示すグラフである。同図では、半導体素子の形成面は下向きに示されている。図６（ａ）から、Ｓｉ基板は中央付近では約２８μｍ反っていることがわかる。ここで、基板上のｎチャネル型ＭＯＳトランジスタの移動度を向上させるためには、２０〜３０μｍ以上の反り量が必要である。
【００４６】
なお、シリコン酸化膜の形成方法の一例として、炉内温度は４００℃に保ち、上下から窒素ガスを流してＳｉ基板を保持する。そして、シリコンの原料ガスとしてＴＥＯＳを４Ｌ／ｍｉｎ（ｓｌｍ）で供給し、窒素ガスでチャンバ内をパージした後、酸素のソースガスとしてオゾンを８Ｌ／ｍｉｎ（ｓｌｍ）で供給する。各々のガス供給時間は１秒とする。
【００４７】
図６（ｂ）は、高い引っ張り応力を持つ厚さ３０ｎｍのシリコン窒化膜をＳｉ基板上面に形成した場合のＳｉ基板の反りを示したグラフである。Ｓｉ基板の向きは図６（ａ）と同様である。図６（ｂ）から、Ｓｉ基板の中央付近では、約２５μｍ程度反っていることがわかる。このシリコン窒化膜は、シリコンのソースガスにＳｉＨ４を、窒素のソースガスにアンモニアを用いたプラズマＣＶＤにより成膜され、その成膜後、紫外線照射にて膜収縮を起こさせ、引っ張り応力を向上させたものである。
【００４８】
図６（ｃ）は、基板裏面に圧縮応力を持つ厚さ１００ｎｍのシリコン酸化膜を形成し、基板上面に引っ張り応力を持つ厚さ３０ｎｍのシリコン窒化膜を形成した後、Ｓｉ基板の反りを測定した結果である。Ｓｉ基板の中心付近では、４０μｍ程度の反りが見られ、一方の面に応力印加膜を形成する場合よりも更に大きい応力を印加できていることがわかる。
【００４９】
なお、本実施形態の製造方法において、基板の裏面に応力印加膜を形成する段階としては、半導体素子を形成した後であって、コンタクトホール形成前が好ましい。具体的には、トランジスタを基板上面に形成した後、コンタクトホール形成時のエッチングに対するエッチングストッパー膜となる、強い引っ張り応力を持つシリコン窒化膜を形成する。この後、基板裏面に圧縮応力を持つ、例えばシリコン酸化膜を形成する。この後、上面側のシリコン窒化膜上に層間絶縁膜であるシリコン酸化膜を５００ｎｍ程度の厚さで形成する。このシリコン酸化膜は引っ張り応力を有するか、もしくは、非常に応力の小さい膜であることが必要である。その後、平坦化処理（CMP：Chemical Mechanical Polishing）を行い、コンタクトホールを形成する。このように、基板上面だけでなく、基板裏面にも圧縮応力を持つ応力印加膜を形成することで、半導体素子が微細化した場合でもキャリアの移動度を向上させるのに十分な応力をチャネルに印加することが可能となる。また、基板裏面に形成する応力印加膜の膜厚を調整することで容易にトランジスタのチャネルに印加する応力を調節することが可能となる。
【００５０】
また、裏面に形成された圧縮応力を持つ膜は、コンタクトホール形成後、第１配線層を形成する際に除去しても問題はない。配線工程ではトランジスタ上に厚さ数百ｎｍの絶縁膜が形成されるため、裏面の応力印加膜を除去しても基板に印加された歪みは保持され、トランジスタの駆動能力を向上することができる。
【００５１】
基板裏面には基板の上面と比べて複数の膜を形成することがないので、従来のＳＭＴ技術のように、応力印加膜による応力が上層の膜によって打ち消されることはない。また、第１の実施形態に係る半導体製造装置を用いた場合には、半導体素子の形成面を傷つけるおそれがなく、且つ従来よりも均一な厚さの応力印加膜を形成することができる。
【００５２】
図７は、本実施形態の製造方法を適用した場合としない場合のｎチャネル型ＭＯＳトランジスタにおける駆動電流を比較した図である。オフ電流は２００ｐＡ／μｍとしている。ウェハの基板方位は＜１００＞ノッチ方位とし、評価を行った。比較対象である図中Ａは、応力が小さいコンタクトエッチングストッパー膜を用いた場合である。図中Ｂは、コンタクトエッチングストッパーとして強い引っ張り応力を有するシリコン窒化膜を用いた場合の、オン電流値であり、Ａの場合と比べて、駆動電流は７％向上していた。さらに、基板裏面に圧縮応力を持つシリコン酸化膜を形成した図中Ｃの場合、駆動電流はＡの場合と比べて１３％も向上していた。
【００５３】
なお、本実施形態の半導体装置の製造方法では、基板面内に設けられた全ｎチャネル型ＭＯＳトランジスタのチャネルに引っ張り歪みを与えて移動度を向上させるが、基板裏面に引っ張り応力を持つ応力印加膜を形成する場合には、基板上の全ｐチャネル型ＭＯＳトランジスタの移動度を向上させることができる。
【００５４】
なお、応力印加膜の材料としては、シリコン窒化物、シリコン酸化物の他に金属酸化膜なども挙げられる。
【００５５】
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置の製造方法として、基板の裏面に金属汚染防止膜を形成する方法について、図面を参照しながら説明する。
【００５６】
図８（ａ）〜（ｈ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【００５７】
まず、図８（ａ）に示すように、Ｓｉなどからなる半導体基板２０３上にゲート絶縁膜（図示せず）、ゲート電極２０５を公知の方法で順次形成した後、基板の全面上にシリコン窒化膜２０７を形成する。この際に、複数枚同時に処理できる縦型炉を用いて成膜するため、基板上面だけでなく基板裏面にもシリコン窒化膜２０１を形成できる。なお、従来は、このシリコン窒化膜２０１を配線工程まで裏面に残しておき、裏面からの金属汚染を防止していた。
【００５８】
次に、図８（ｂ）に示すように、基板上面のシリコン窒化膜２０７をエッチバックすることによりゲート電極２０５の側面上にシリコン窒化物からなるサイドウォール２０７ａを形成する。次いで、不純物注入工程、シリサイド工程を経て、トランジスタ部を形成する。
【００５９】
次に、図８（ｃ）に示すように、半導体基板２０３およびトランジスタの上に層間絶縁膜２０９を形成した後、層間絶縁膜２０９を貫通し、トランジスタ部に接続されるコンタクト２１１を形成する。
【００６０】
次に、図８（ｄ）に示すように、エッチングストッパー膜２１３および層間絶縁膜２１５を公知の方法により形成する。
【００６１】
次いで、図８（ｅ）、（ｆ）に示すように、層間絶縁膜２１５およびエッチングストッパー膜２１３に配線溝２１７を形成した後、第１の実施形態の半導体製造装置などを用いて、例えばアモルファスシリコンからなる金属汚染防止膜２２１を基板裏面のシリコン窒化膜２０１の裏面に形成する。この際には、第１の実施形態に係る半導体製造装置を用いて、炉内温度を４００℃とし、原料ガスとしてジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）を、不活性ガスとして例えば窒素を用いる。成膜中に用いる原料ガスは１種類であるので、原料ガスの供給は間欠的にする必要がなく、一定流量を連続的に行えばよい。また、アモルファスシリコンからなる金属汚染防止膜２２１の膜密度は２．０ｇ／ｃｍ３以上であることが好ましい。膜密度が高い方が金属の拡散をより効果的に抑えることができる。アモルファスシリコンの膜密度はプロセスチャンバ内の圧力などにより制御することができる。なお、金属汚染防止膜２２１がシリコン窒化物で構成される場合も膜密度は２．０ｇ／ｃｍ３以上であることが好ましい。
【００６２】
次いで、バリアメタル２１８、銅膜２１９を順次基板全面に堆積する。
【００６３】
次に、図８（ｇ）に示すように、ＣＭＰ法などにより余分な銅膜２１９およびバリアメタルを除去し、バリアメタル２１８を配線溝の内面のみに残すとともに、配線溝２１７を埋め、銅からなる金属配線２１９ａを形成する。この際に、半導体基板２０３の上面だけでなく、裏面側や端部に銅やバリアメタルなどの金属が付着する。
【００６４】
次に、図８（ｈ）に示すように、基板の裏面側からフッ酸を用いたエッチングを行い、半導体装置に付着した不要な金属を除去する。この際に、金属汚染防止膜２２１が除去されるとともにシリコン窒化膜２０１が薄くなる。余分な金属を除去するのは、金属が半導体基板の内部に拡散してトランジスタの信頼性を劣化させるのを防ぐためである。
【００６５】
本工程においてシリコン窒化膜２０１はエッチングストッパーとして機能するため、十分な膜厚と洗浄耐性が要求される。ところが、微細化によってサイドウォールの膜厚が薄膜化されるとともにプロセス温度が低下しているため、シリコン窒化膜２０１のフッ酸に対する洗浄耐性も低下している。本実施形態の製造方法においては、金属膜形成前の任意の時点で半導体基板２０３（またはシリコン窒化膜２０１）の裏面に金属汚染防止膜２２１を形成することができるので、サイドウォールの形成工程で基板裏面に形成されるシリコン窒化膜２０１の膜厚によらず、金属汚染を確実に防止することができる。従って、金属汚染防止膜２２１は、１層目の金属配線の形成前だけでなく各配線工程間に形成してもよい。
【００６６】
また、金属汚染防止膜２２１の材料はアモルファスシリコンの他にシリコン酸化物、シリコン窒化物、ポリシリコン、および金属酸化物などであってもよい。特に、シリコン窒化物を用いる場合、コンタクトホールの形成前に金属汚染防止膜２２１を形成することにより、金属汚染防止膜２２１を第２の実施形態で説明した応力印加膜としても機能させることができるので好ましい。
【００６７】
以上のように、本実施形態の半導体装置の製造方法によれば、半導体基板の裏面上の保護膜を十分厚くすることができるので、例えば微細化が進んだ場合や１０層以上の多層配線を形成する場合であっても、半導体基板の上面に形成されたトランジスタの信頼性を低下させることがない。
【産業上の利用可能性】
【００６８】
本発明に係る半導体製造装置は、ウェハ上面を汚染せずに裏面に選択的に膜を形成できる成膜装置として有用であり、本発明に係る半導体装置の製造方法は、金属配線を有し、信頼性が高い半導体装置の製造に有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係る成膜装置（半導体製造装置）の主要部の構造を示す図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示す図である。
【図３】第１の実施形態で基板裏面に成膜した膜の膜厚分布を示す図である。
【図４】第１の実施形態の成膜方法を用いた場合の原料ガスの供給サイクル数と堆積された膜の膜厚との関係を示す図である。
【図５】（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。
【図６】（ａ）は、圧縮応力を持ったシリコン酸化膜を基板裏面に形成した場合のＳｉウェハ（Ｓｉ基板）の反りを示すグラフであり、（ｂ）は、高い引っ張り応力を持つシリコン窒化膜をＳｉ基板上面に形成した場合のＳｉ基板の反りを示すグラフであり、（ｃ）は、基板裏面に圧縮応力を持つシリコン酸化膜を形成し、基板上面に引っ張り応力を持つシリコン窒化膜を形成した後のＳｉ基板の反りを示すグラフである。
【図７】第２の実施形態に係る製造方法を適用した場合としない場合のｎチャネル型ＭＯＳトランジスタにおける駆動電流を比較した図である。
【図８】（ａ）〜（ｈ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【符号の説明】
【００７０】
１０１      基板
１０２      第２のガス供給プレート
１０３      第１のガス供給プレート
１０４      テープヒータ
１０５      プロセスチャンバ
１０６      排気口
１１０      プロセスチャンバ
２０１、２０７      シリコン窒化膜
２０３      半導体基板
２０５      ゲート電極
２０７ａ    サイドウォール
２０９、２１５      層間絶縁膜
２１１      コンタクト
２１３      エッチングストッパー膜
２１７      配線溝
２１８      バリアメタル
２１９      銅膜
２１９ａ    金属配線
２２１      金属汚染防止膜
５０１      基板
５０３      応力印加膜
【図１】
2009158504.tif 000003
【図２】
2009158504.tif 000004
【図３】
2009158504.tif 000005
【図４】
2009158504.tif 000006
【図５】
2009158504.tif 000007
【図６】
2009158504.tif 000008
【図７】
2009158504.tif 000009
【図８】
2009158504.tif 000010