(57)【要約】【課題】  回路規模や消費電力の増加を抑えつつ、充分な検波性能を有する光ディスク記録再生装置を提供する。【解決手段】  キャリアを生成するウォブルＰＬＬ回路と、ウォブル信号をデルタシグマ変調するデルタシグマ変調器と、デルタシグマ変調器の出力を、ウォブル信号に相当する周波数又はウォブル信号の変調成分に相当する周波数を通過域に含むフィルタに通過させるバンドパスフィルタと、バンドパスフィルタの出力とキャリア信号との演算を行なう演算器と、演算器の出力から低域成分だけを通過させるローパスフィルタと、ローパスフィルタの出力からアドレス情報を再生するアドレス情報再生回路とを具備する。【選択図】  図１
2009158035.tif 000002
【特許請求の範囲】
【請求項１】
ウォブリングされたトラックを有する光ディスクの反射光に基づいてウォブル信号を検出するウォブル信号検出器と、
入力に応じて出力の発振周波数が変化するＶＣＯとを有し、
前記ウォブル信号と前記ＶＣＯの出力との位相誤差により、前記ＶＣＯを制御する光ディスク記録再生装置において、
前記ウォブル信号をデルタシグマ変調する変調器と、
前記変調器で変調された前記ウォブル信号に相当する周波数を帯域に含むバンドパスフィルタと、
前記バンドパスフィルタの出力と前記ＶＣＯの出力とから前記位相誤差を検出する位相誤差検出器と、
前記位相誤差検出器の出力に基づいて、前記ＶＣＯを制御することを特徴とする光ディスク記録再生装置。
【請求項２】
トラックにウォブリングが施され、該ウォブリングを変調することによってアドレス情報が記録された光ディスクに対して情報を記録又は再生する光ディスク記録再生装置において、
前記光ディスクからの反射光に基づいてウォブル信号を検出するウォブル信号検出器と、
前記ウォブル信号をデルタシグマ変調する変調器と、
前記変調器で変調された前記ウォブル信号に相当する周波数又は前記ウォブル信号の変調成分に相当する周波数を通過域に含むバンドパスフィルタと、
該ウォブル信号に位相が同期したキャリア信号を生成する信号発生器と、
前記バンドパスフィルタの出力と前記キャリア信号との演算を行なう演算器と、
前記演算器の出力に基づいて、前記アドレス情報を再生する再生回路とを備えたことを特徴とする光ディスク記録再生装置。
【請求項３】
トラックにウォブルが施され、そのウォブルを変調することによってアドレス情報が記録された光ディスクに対して情報を記録又は再生する光ディスク記録再生装置において、
前記光ディスクからの反射光に基づいて前記ウォブルによるウォブル信号を検出するウォブル信号検出器と、
前記ウォブル信号をデルタシグマ変調する変調器と、
前記変調器で変調された前記ウォブル信号に相当する周波数又は前記ウォブル信号の変調成分に相当する周波数を通過域に含むバンドパスフィルタと、
入力に応じて出力の発振周波数が変化するＶＣＯと、
前記バンドパスフィルタの出力と前記ＶＣＯの出力とから位相誤差を検出する位相誤差検出器と、
前記位相誤差検出器の出力に基づいて、前記ＶＣＯの出力を制御する手段と、
該ウォブル信号に位相が同期したキャリア信号を生成する信号発生器と、
前記バンドパスフィルタの出力と前記キャリア信号との演算を行なう演算器と、
前記演算器の出力に基づいて、前記アドレス情報を再生する再生回路と、を備えたことを特徴とする光ディスク記録再生装置。
【請求項４】
前記位相誤差検出器は、前記バンドパスフィルタの出力と前記ＶＣＯの出力とをもとに、ヘテロダイン方式により演算することで、前記位相誤差を検出することを特徴とする請求項１又は３に記載の光ディスク記録再生装置。
【請求項５】
前記演算器は、前記バンドパスフィルタの出力と前記ＶＣＯの出力である前記キャリア信号とをもとに、ヘテロダイン方式により演算することで、前記変調成分を検出することを特徴とする請求項２又は３に記載の光ディスク記録再生装置。
【請求項６】
前記バンドパスフィルタは固定の出力周波数をもつクロックにより動作することを特徴とする請求項１から３に記載の光ディスク記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクに情報を記録又は再生する光ディスク記録再生装置、特に、光ディスクのウォブリング情報等を再生する際の信号処理回路に関するものである。
【背景技術】
【０００２】
従来より、光ディスクからデータを記録再生する際に、ディスク上の位置を知るために、あらかじめディスクに埋め込まれたアドレス情報を検出し、ディスク上の希望するトラック位置にアクセスした上で、その位置にユーザーデータの記録再生を行なう。光ディスクの多くでは、ディスク上のグルーブ溝を、溝の幅方向に微小に偏移させ、いわゆるウォブリングさせることでアドレス情報やクロック情報を埋め込んでいる。
【０００３】
上記のような光ディスクの場合、通常ウォブリング構造は正弦波状であり、再生されるウォブル信号は略正弦波となっている。そして、その一部をＦＳＫ／ＰＳＫ／ＭＳＫ／ＳＴＷ等の変調を行なうか、グルーブのウォブリングに並行して、グルーブ間のランドにプリピットを設けてアドレス情報を埋め込んでいる。
【０００４】
このような光ディスクのアドレスを再生する際には、信号発生器により再生したウォブル信号に同期した何らかのキャリア信号を生成する。そして、ウォブルの一部にしか配置されていないＰＳＫ変調成分やプリピットといったアドレス情報の検出タイミングを捉え、そのタイミングに基づいてアドレス情報であるビット値を検出している。
【０００５】
また、線速度一定になる速度制御を行なうためには、ウォブル信号の正弦波周波数が一定になるように、上記キャリア信号を基にスピンドル制御を行っている。
【０００６】
このため、従来より上記ウォブル信号に同期したキャリア信号を生成するには、特許文献１に示されるように、ＰＬＬが利用されている。ＰＬＬは、位相比較器（位相誤差検出器）、ループフィルタ、電圧制御発振器（ＶＣＯ）で構成される。今後このウォブル信号と同期したキャリア信号を生成するＰＬＬをウォブルＰＬＬと呼ぶ。
【０００７】
このウォブルＰＬＬでの位相検出方法としては、近しい周波数を有する２つの信号から、両者の周波数差であるビート成分を検出するいわゆるヘテロダイン検出法が用いられている。
【０００８】
例えば、図１０はＰＬＬ装置の一例である。図１０で、１０１は１０ビット幅のＡＤ変換器、１０２は乗算器、１０３はキャリアの２倍周波数成分を除去するＬＰＦ、１０４はループフィルタ、１０５はデジタルＶＣＯである。
【０００９】
図１０で、図示しない光ピックアップからで光電変換された後マトリックス演算により再生されたウォブル信号はＡＤ変換器１０１で１０ビットのデジタルデータに変換され、乗算器１０２で８ビットのキャリア信号と乗算する。乗算することで、ウォブル信号とキャリア信号の両者の周波数差成分と和成分が生成される。ＬＰＦ１０３では、その周波数の和成分を除去し、周波数の差成分だけを通過させる。通過した周波数の差成分から、適宜ループ特性を有するループフィルタ１０４にて制御信号を生成し、デジタルＶＣＯ１０５の制御入力に与えてループを構成することで、デジタルＶＣＯ１０５の出力であるキャリア信号の周波数を制御している。
【００１０】
このような構成をとることで、ウォブル信号と位相ロックしたキャリア信号を生成することができる。また、位相ロックしたキャリア信号から位相が９０度ずれた第２のキャリア信号を、ウォブル信号と乗算することで、ＰＳＫなどの変調成分が生成される。この変調成分によりアドレス情報を検出することができる。
【特許文献１】特開２００４−３６２６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来のウォブル信号処理においては、多ビットの高速ＡＤ変換器を用いるため、ＡＤ変換器まわりの回路規模が増大し、それに伴い消費電力も増大するという問題点がある。具体的には、まず、レーザ光量やディスク反射率で振幅等が変動するウォブル信号を精度よく処理するため、多ビットのＡＤ変換器が用いられる。更に、その後段にあたる乗算器では多ビットで表現されるキャリア信号との乗算を行なう。
【００１２】
ここで、再生するウォブル信号の周波数を約８２０ｋＨｚとすると、正確に信号を再現するにはその２０倍以上のサンプリング周波数が必要とされるので、ＡＤ変換器の動作周波数は約２０ＭＨｚを必要とする。さらには、ＡＤのビット数は１０ビットで、キャリア信号のビット数を８ビットとすると、出力として１８ビットの乗算器が２０ＭＨｚで動作することが要求される。
【００１３】
通常、ＡＤ変換器の動作周波数やビット数が大きくなると、ＡＤ変換器そのものの回路が複雑になり、また消費電力が増加する。乗算される２つの入力それぞれのビット数が大きくなると、後段の乗算器においても回路規模が増大する。また回路規模が増大することに伴い、実際のＩＣ回路での動作速度は制限される。
【００１４】
一方、ウォブル信号やキャリア信号のビット数を減らしたり、サンプリング周波数を下げることは、デジタル後のウォブル信号のＳ／Ｎや位相誤差検出時のＳ／Ｎを低下させ、その結果、位相検出精度を悪化させＰＬＬの性能を劣化させる恐れがあった。
【００１５】
同様に、デジタル後の検波回路における検波後の信号のＳ／Ｎを低下させ、その結果、被変調成分の検出精度を悪化させることになってアドレス検出性能を劣化させかねない。
【００１６】
更に、乗算器等の全て又は一部の回路をアナログ回路で構成する場合、温度特性や素子ばらつきに敏感になり、充分な回路性能を維持することが難しい。このような点から、回路規模や消費電力の増加を抑えつつ、充分な性能を有するウォブル変調に対応することが望まれていた。また、高倍速化に伴い、より高速のＡＤ変換器が必要になる。
【００１７】
本発明の目的は、回路規模の増大や消費電力の増大を抑制しつつ十分な性能を得ることが可能な光ディスク記録再生装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、以下を提供する。ウォブリングされたトラックを有する光ディスクの反射光に基づいてウォブル信号を検出するウォブル信号検出器と、入力に応じて出力の発振周波数が変化するＶＣＯとを有し、前記ウォブル信号と前記ＶＣＯの出力との位相誤差により、前記ＶＣＯを制御する光ディスク記録再生装置において、前記ウォブル信号をデルタシグマ変調する変調器と、前記変調器で変調された前記ウォブル信号に相当する周波数を帯域に含むバンドパスフィルタと、前記バンドパスフィルタの出力と前記ＶＣＯの出力とから前記位相誤差を検出する位相誤差検出器と、前記位相誤差検出器の出力に基づいて、前記ＶＣＯを制御することを特徴とする光ディスク記録再生装置。
【発明の効果】
【００１９】
本発明によれば、ウォブル用のＡＤ変換器に回路構成が簡単なデルタシグマＡＤ変換器を用いて１ビットのデジタルビットストリームを出力し、キャリア信号との演算処理を行なうことにより、回路規模を簡単化することが可能となる。さらに、キャリア信号との演算処理を行なう前に、バンドパスフィルタに通過させて、ウォブル信号の変調成分に相当する周波数だけを取り出すことにより、回路規模を簡単化するだけでなく、検出精度を保つことが可能となる。
【００２０】
即ち、従来において回路規模が増大していたＡＤ変換を簡単化でき、更に１ビットで処理することからその後段の処理回路をも簡単化することが可能となる。さらに、ウォブル信号の変調成分に相当する周波数だけを取り出すバンドパスフィルタを設けることで、ヘテロダイン方式による乗算後のＳ／Ｎを向上することができ、しいてはアドレス情報のエラーレートを向上することができる。
【００２１】
また、回路規模が簡単になることで、コストダウンだけでなく、従来よりも高速に動作することができ、光ディスクの高倍速にも対応することが可能となる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施例）
以下、図面を参照して本発明を実施するための最良の形態について詳細に説明する。
【００２３】
本発明における光ディスク記録再生装置のウォブルＰＬＬについてのブロック図を図１に示し、動作を説明する。
【００２４】
図１の１は情報が記録再生される光ディスクである。なお、光ディスクは脱着可能である。次に図１の光ディスク記録再生装置は以下を備える。２はディスクを回転させるスピンドルモーター、３はスピンドルモーターを駆動するモータードライバを含むモーターの回転を制御する制御回路である。また、５は光ディスクに対して記録再生を行なうピックアップ、６はピックアップ内に含まれる複数のセンサの出力を増幅し、プッシュプル出力であるウォブル成分の信号を生成するアナログ信号処理回路である。さらに、７はウォブル信号をデルタシグマ変調するための変調器であるデルタシグマＡＤ変換器、８はバンドパスフィルタ、９は位相誤差検出器、１０はループフィルタ、１１はデジタルＶＣＯである。
【００２５】
次に動作を説明する。モーターの制御回路３によりスピンドルモータ−２は、光ディスク１を適切な回転数で回転させる。次に、光ピックアップ５内に含まれる半導体レーザが光をディスク１に照射し、ディスクからの反射光を光ピックアップ５内のセンサで受光する。光ピックアップ５内のセンサからの信号を基に図示しないサーボ回路によって、ディスクへの照射光は、ディスク１上に存在する溝に焦点を合わせつつ、その溝に沿うように操作、制御される。
【００２６】
また、ウォブリングされたトラックを有するディスクからの反射光は光ピックアップ５内のセンサからの出力信号を元に、アナログ信号処理回路６にてマトリックス演算を行なうことで、ウォブル信号を検出している。なお、アナログ信号処理回路６は、請求項に記載されているウォブル信号を検出するウォブル信号検出器である。
【００２７】
アナログ信号処理回路６で生成されたウォブル信号は、デルタシグマＡＤ変換器７で、入力されるクロックの周波数で高速サンプリングされた１ビットのデジタルビットストリームに変換される。
【００２８】
さらに、バンドパスフィルタ８は、１ビットのデジタルビットストリーム信号からウォブル信号の周波数に相当する８２０ｋＨｚを通過させる。ここで、バンドパスフィルタ８は、固定の出力周波数をもつクロックにより動作させてもよい。この固定の出力周波数をもつクロックで動作させることで、バンドパスフィルタの通過域を一定にすることができ、安定してウォブル信号の周波数に相当する８２０ｋＨｚを通過させることができる。一方、固定の出力周波数でないクロックを用いた場合は、クロックの乱れが大きいとバンドパスフィルタの通過域が変動してしまい、安定してウォブル信号の周波数に相当する８２０ｋＨｚを通過できないことがある。
【００２９】
ここで、バンドパスフィルタの構成の一例を説明する。例えば、バンドパスフィルタはＩＩＲの２次で構成され、その伝達関数ＨＢＰＦは以下の式（１）で示される。
【００３０】
【数１】
2009158035.tif 000003
【００３１】
これをブロック図で示すと、図３のようになる。但し、３００から３０３は遅延器、３０４から３０６は加算器、３０７から３０８は固定係数を乗算する乗算器である。ここで、図３における遅延器は、固定の出力周波数をもつクロックのタイミングで動作することで、バンドパスフィルタの周波数特性を安定させることができる。
【００３２】
次に、バンドパスフィルタ８の出力と、位相誤差検出器９において、もうひとつの入力であるキャリア信号との演算により位相誤差を検出する。その演算内容については、後ほど詳細に説明する。
【００３３】
位相誤差検出器９で検出された位相誤差信号は、ループフィルタ１０で適宜ループ特性に見合うようにフィルタ処理され、周波数制御信号としてデジタルＶＣＯ１１に出力される。デジタルＶＣＯ１１では、入力された周波数制御信号にしたがって発振周波数が決定され、その発振周波数に応じた余弦波キャリアと正弦波キャリアが出力される。出力された余弦波キャリアは前述のとおり、位相誤差検出器９のもう一方の入力となっていて、入力との位相差を検出するように接続されている。
【００３４】
このデジタルＶＣＯ１１は、数値制御発振器（ＮＣＯ）とも呼ばれている。数値制御発振器は、入力値に応じて内部カウンタの増分値を変えており、その内部カウンタに基づいて正弦波テーブルを参照して正弦波を出力することで、入力に応じて周期が変わる正弦波を生成するものである。
【００３５】
もちろん、このデジタルＶＣＯ１１はウォブル信号より高い周波数のクロックを生成し、そのクロックを別途分周することで正弦波を生成するような構成をとってもよい。
【００３６】
以上のようにウォブルＰＬＬが構成されることで、略正弦波のウォブル信号に対して、デジタルＶＣＯ１１の出力であるキャリア信号の位相がロックする。このデジタルＶＣＯ１１の出力は、ウォブル信号に重畳されているアドレス情報を読み出すための基準となって図示しないアドレス検出部に与えられる。また、図示しないが、線速度一定制御のために、スピンドル制御情報としてスピンドル制御部に接続される。
【００３７】
次に、図１のデルタシグマＡＤ変換器７について説明する。デルタシグマＡＤ変換器の基本構成を図２に示す。図２（ａ）における入力は図１におけるデルタシグマＡＤ変換器７の入力にあたるウォブル信号となる。デルタシグマＡＤ変換器は、積分器２２の出力を所定の閾値で２値化し１ビットの出力信号を生成するコンパレータ２３と、コンパレータ２３の出力を動作クロックである２０ＭＨｚの１クロック分遅延させる遅延器２４で構成される。さらに、遅延器２４の出力から前記閾値を中心レベルとするアナログの２値に変換するＤＡ変換器２５、ＤＡ変換器２５の出力と入力信号の減算を行なう減算回路２１から構成される。
【００３８】
詳細な説明は省略するが、上記のような構成を採用することで、デルタシグマＡＤは１ビット出力でありながら、２０ＭＨｚという高速のサンプリング周波数を有することができる。そして、ノイズスペクトルを高域にシェーピングすることで、低域の周波数成分については高Ｓ／Ｎを有するように、ＡＤ変換を実現している。
【００３９】
本発明の要点である上記位相誤差検出器８の詳細について、図３を示しつつ説明する。
【００４０】
図３で、３１は信号の値を−１倍する符号反転回路、３２はスイッチ、３３はＬＰＦ、３４は２値化回路である。
【００４１】
バンドパスフィルタ８の出力信号は、符号反転回路３１により、正負が反転した信号に変換される。スイッチ３２ではキャリア信号を２値化回路３４にて２値化した信号を切り替え制御信号として、バンドパスフィルタ８の出力信号とその符号反転した符号反転回路３１の出力とを切り替える。つまり、キャリア信号が１であるときに、符号を反転していない信号を選択し、０であるときに、符号を反転している信号を選択する。ＬＰＦ３３はスイッチ３２の出力から不要な成分を除去し、位相誤差検出信号を出力する。なお、バンドパスフィルタ８の出力信号を２の補数表現することで、−１倍は乗算回路ではなく、ビット数分のＮＯＴ論理と加算器で実現できる。つまり、各ビットを反転するＮＯＴ論理と１を加算するための加算器で実現できる。以上の動作は、デルタシグマＡＤ変換器の出力レートであるデルタシグマＡＤ変換器の動作クロックと同じクロックで動作する。
【００４２】
本実施例では、バンドパスフィルタ８の出力信号に対して、キャリアを２値化した信号で正負を切り替えることで、乗算処理を実現している。乗算することで、ウォブル信号成分とキャリア信号成分の周波数差すなわち周波数の変化や位相変化を検出できる。すなわち、ウォブル信号の位相誤差成分をＤＣ領域に周波数変換している。
【００４３】
ここで、ウォブルをＳＩＮ（ωｏｔ）、キャリア信号をＣＯＳ（ωｃｔ）とすると、
ＳＩＮ（ωｏｔ）＊ＣＯＳ（ωｃｔ）
＝ＳＩＮ｛（ωｏ−ωｃ）・ｔ｝＋ＳＩＮ｛（ωｏ＋ωｃ）・ｔ｝
と計算できるが、第１項は両者の周波数差の成分を、後者は両者の周波数和の成分を示している。すなわち、ウォブル信号の周波数変動をＤＣ領域にヘテロダイン方式で変換している。
【００４４】
この様子を示しているのが図５である。図５のグラフは、両者の位相ズレ量に対する位相検出量を示している。前述のとおり、位相誤差の検出曲線はＳＩＮ状となる。図５で、点線で示した３ヶ所での信号の様子を、矢印に対応させて示す。それぞれで、（ａ）はウォブル信号、（ｂ）はキャリア信号、（ｃ）は乗算処理結果、（ｄ）はＬＰＦ後の信号である。（２）で示されるように、ウォブル信号とキャリア信号との位相差が９０度のとき、位相誤差検出量はゼロとなる。また、両者の位相がほぼ同相になる（３）の場合には、正の値が、逆相になる（１）の場合には負の値が、検出値として出力する。
【００４５】
さらにこの動作を説明するために、周波数ドメインでの様子を図６に示す。図６の（ａ）は、デルタシグマＡＤ変換後の信号にバンドパスフィルタ８を通した信号スペクトルである。次に、図６（ｂ）は、バンドパスフィルタ８の出力信号を、ＶＣＯ１１の出力であるキャリア信号を２値化した信号で切り替えることで、乗算処理がなされた信号スペクトルである。図６（ｂ）からわかるように、乗算後のスペクトルは、ウォブル信号とキャリア信号の周波数差であるＤＣ近傍に存在する位相誤差検出成分と、ウォブル信号とキャリア信号の周波数和の成分とに周波数変換される。この場合、両者の周波数はほぼ同じなので、前記後者の周波数和の成分は、ほぼウォブル信号の周波数の２倍である約１．６ＭＨｚとなっている。その後、図６（ｅ）は、１点鎖線で示されるような周波数特性を有するＬＰＦにて、後者の周波数和の成分が除去され、ＤＣ近傍に存在する位相誤差検出成分のみが出力された信号のスペクトラムである。
【００４６】
一方、図６（ｃ）はバンドパスフィルタ８を通過させなかったデルタシグマＡＤ変換後の信号スペクトルである。ウォブル信号は略正弦波なので、その周波数である約８２０ｋＨｚにピークを持つスペクトルを有すると共に、サンプリング周波数である２０ＭＨｚの半分の帯域まで、高域にいくほど増加するノイズスペクトルを有している。
【００４７】
バンドパスフィルタ８を通した図６（ａ）の信号スペクトルと比べてデルタシグマによるノイズスペクトルが支配的であることがわかる。このように乗算前にノイズが残っている状態でヘテロダイン乗算を行なうと、図６（ｄ）の信号スペクトルのように、ＤＣ近傍に存在する位相誤差検出成分に、ノイズに起因する成分が含まれてしまい、位相誤差検出成分においてのＳ／Ｎは悪化する。
【００４８】
そこで、バンドパスフィルタ８により、変調成分の周波数近傍のみを通過させることで、位相誤差検出成分においてはＳ／Ｎが改善される。従って、デルタシグマＡＤ変換器の動作周波数は従来のＡＤ変換器と同等の周波数で実現できる。
【００４９】
このようにして、従来例で回路規模が増大していたＡＤとその後の乗算処理を、従来と変わらない動作クロックで動作するデルタシグマＡＤとスイッチで構成したことにより、回路規模が削減され、消費電力が低減できる。また、ウォブル信号に相当する周波数だけを通過させるバンドパスフィルタを設ける構成にしたことにより、従来と同等の位相誤差信号のＳ／Ｎを確保することができ、ＰＬＬを安定に動作させることができる。さらに、バンドパスフィルタを固定の出力周波数をもつクロックで動作させることで、バンドパスフィルタの通過域を一定にすることができ、安定してウォブル信号に相当する周波数を通過させることができる。また、光ディスクが高倍速化した場合にも、ＰＬＬの安定を保つことができる。
【００５０】
（第２の実施例）
図７は本発明に係る光ディスク記録再生装置の一実施形態を示すブロック図である。図７では主にＰＳＫ検波回路を詳細に示す。なお、図７では光ディスクに情報を記録するための回路や再生するための回路、フォーカス制御やトラッキング制御を行なうサーボ制御回路、或いは装置全体を制御するコントローラや機構等に関しては省略している。また、図７中で、図１と同じ符号を付した番号は説明を繰り返さない。
【００５１】
図７で、１２は正弦波キャリア信号を生成する信号発生器であるウォブルＰＬＬ回路、１３は演算器、１４はローパスフィルタ、１５はウォブルのアドレス情報を生成するアドレス再生回路である。
【００５２】
スピンドルモータ２はモータ制御回路３により制御され、光ディスク１を適切な回転数で回転駆動する。次に、光ピックアップ５内の図示しない半導体レーザのレーザ光束が光ディスク１に照射され、光ディスク１からの反射光を光ピックアップ５内のセンサで受光する。光ピックアップ５内のセンサからの信号を基に図示しないサーボ制御回路は光ディスク１への照射光が光ディスク１上の溝に焦点を合わせつつ、その溝に沿って走査するようにサーボ制御を行なう。
【００５３】
光ピックアップ５内のセンサからの出力信号はアナログ信号処理回路６に供給され、アナログ信号処理回路６はその信号をもとにマトリックス演算を行なうことでウォブル信号を検出している。
【００５４】
アナログ信号処理回路６で生成されたウォブル信号はデルタシグマＡＤ変換器７で、入力されるクロックの周波数で高速サンプリングされた１ビットのデジタルビットストリームに変換される。
【００５５】
さらに、バンドパスフィルタ８は、１ビットのデジタルビットストリーム信号からウォブル信号の変調成分に相当する８２０ｋＨｚを通過させる。ここで、バンドパスフィルタ８は、図示してない固定の出力周波数をもつクロックにより動作させてもよい。この固定の出力周波数をもつクロックで動作させることで、バンドパスフィルタの通過域を一定にすることができ、安定してウォブル信号の周波数に相当する８２０ｋＨｚを通過させることができる。一方、固定の出力周波数でないクロックを用いた場合は、クロックの乱れが大きいとバンドパスフィルタの通過域が変動してしまい、安定してウォブル信号の周波数に相当する８２０ｋＨｚを通過させることができないことがある。本実施例においても、第１の実施例と同様のバンドパスフィルタを用いる。また、今回はＰＳＫ変調の成分を検出する場合を例に説明したが、ＭＳＫ変調の成分を検出する場合は、バンドパスフィルタの通過域をウォブル信号の周波数に相当する約９６０ｋＨｚする。同様に、ＳＴＷ変調の成分を検出する場合は、バンドパスフィルタの通過域をＳＴＷ変調成分に相当する約１．９ＭＨｚする。
【００５６】
一方、ウォブルＰＬＬ回路１２によりウォブル信号と同期した正弦波キャリアを再生する。正弦波キャリアは演算器１３に入力される。
【００５７】
演算器１３は、バンドパスフィルタ８の出力とＰＬＬ回路８の出力である正弦波キャリアとの演算を行ないＰＳＫの変調情報を検出する。その演算処理は詳しく後述する。演算器１３で検出されたＰＳＫの変調情報は、後段のローパスフィルタ１４において不要な高域成分を除去し、ＰＳＫ検波信号を出力する。その後、アドレス再生回路１５においてＰＳＫ検波信号から同期信号を検出し、アドレスビットを判定してアドレス情報を再生する。
【００５８】
本発明の要点である上記演算器１３の詳細について、図８に示しつつ説明する。
【００５９】
図８で、３１は信号の値を−１倍するの符号反転回路、３２はスイッチ、３３はＬＰＦ、３４は２値化回路である。
【００６０】
バンドパスフィルタ８の出力信号は、符号反転回路３１により、正負が反転した信号に変換される。スイッチ３２ではキャリア信号を２値化回路３４にて２値化した信号を切り替え制御信号として、バンドパスフィルタ８の出力信号とその符号反転した符号反転回路３１の出力とを切り替える。つまり、キャリア信号が１であるときに、符号を反転していない信号を選択し、０であるときに、符号を反転している信号を選択する。ＬＰＦ３３はスイッチ３２の出力から不要な成分を除去し、ＰＳＫの変調情報を出力する。なお、バンドパスフィルタ８の出力信号を２の補数表現することで、−１倍は乗算回路ではなく、ビット数分のＮＯＴ論理と加算器で実現できる。つまり、各ビットを反転するＮＯＴ論理と１を加算するための加算器で実現できる。以上の動作は、デルタシグマＡＤ変換器の出力レートであるデルタシグマＡＤ変換器の動作クロックと同じクロックで動作する。
【００６１】
本実施例では、バンドパスフィルタ８の出力を、キャリア信号を２値化した信号で正負切り替えることで、乗算処理を実現している。乗算することで、ウォブル信号成分とキャリア信号成分の位相差を検出できる。即ち、ウォブル信号のＰＳＫ成分をＤＣ領域に周波数変換することで元の変調情報を再生する。
【００６２】
ここで、ウォブル信号をＳＩＮ（θ＋α）と表現する。但し、無変調時α＝０、ＰＳＫ変調時α＝πである。更に、キャリア信号をＳＩＮθとする。乗算結果は以下のように計算できる。
ＳＩＮ（θ＋α）×ＳＩＮ（θ）
＝（１／２）・｛ＣＯＳ（α）−ＣＯＳ（２θ＋α）｝
この演算式で、第１項は位相の変化、即ちＰＳＫによる被変調成分を、第２項は位相の和の成分を示す。即ち、第１項は無変調時ＣＯＳ（０）＝１、ＰＳＫ変調時ＣＯＳ（π）＝−１となり、ビット判別できる信号に変換される。第２項はほぼウォブルの２倍周波数の成分となるので、後段のＬＰＦで除去される。
【００６３】
なお、本実施例で説明したＰＳＫだけではなく、ＭＳＫやＳＴＷを検出する場合にも同様の構成で行なうことができる。
【００６４】
ここで、図９に示すように、ウォブルＰＬＬ回路１２にバンドパスフィルタ８の出力を与えて、キャリア信号を生成する構成を用いてもよい。但し、図９の各ブロックの動作は、本実施例と同じなので説明を繰り返さない。
【００６５】
以上のように、本実施形態では、従来例で回路規模が増大していたＡＤとその後の乗算処理を、従来と変わらない動作クロックで動作するデルタシグマＡＤとスイッチで構成したことにより、回路規模が削減され、消費電力が低減できる。また、ウォブル信号の変調成分に相当する周波数だけを通過させるバンドパスフィルタを設ける構成にしたことにより、従来と同等の検出した変調情報のＳ／Ｎを確保することができ、アドレス情報のエラーレートを向上することができる。さらに、光ディスクが高倍速化した場合にも、アドレス情報のエラーレートを保つことができる。また、バンドパスフィルタを固定の出力周波数をもつクロックで動作させることで、バンドパスフィルタの通過域を一定にすることができ、安定してウォブル信号に相当する周波数を通過させることができる。また、光ディスクが高倍速化した場合にも、ＰＬＬの安定を保つことができる。
【００６６】
また、バンドパスフィルタ８の出力をもとにキャリア信号を生成する構成を用いた場合は、上記効果に加えて、位相誤差信号のＳ／Ｎを確保することができ、ＰＬＬ回路も安定に動作させることができる。従って、アドレス情報のエラーレートをさらに向上することができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の全体構成を説明するためのブロック図
【図２】デルタシグマ変調を用いたＡＤ変換器の基本ブロック図と、デルタシグマ変調における信号とノイズのスペクトルを示した図
【図３】本発明におけるバンドパスフィルタのブロック構成図の一例
【図４】第１の実施例における位相誤差検出器のブロック図
【図５】位相差に対応して検出される位相誤差検出器の様子について示した図
【図６】ヘテロダイン方式による乗算における各部のスペクトルを説明する図
【図７】第２の実施例における全体構成を説明するためのブロック図
【図８】第２の実施例における演算器のブロック図
【図９】第３の実施例における演算器のブロック図
【図１０】従来例における位相誤差検出器のブロック図
【符号の説明】
【００６８】
１  光ディスク
２  スピンドルモータ
３  モータ制御回路
５  光ピックアップ
６  アナログ信号処理回路
７  デルタシグマＡＤ変換器
８  バンドパスフィルタ
９  位相誤差検出回路
１０  デシメーションフィルタ
１１  デジタルＶＣＯ
１２  ウォブルＰＬＬ回路
１３  演算器
１４  ローパスフィルタ
１５  アドレス情報再生回路
２１  加算器
２２  コンパレータ
２３  ＤＡ変換器
２４  遅延器
３１  符号反転回路
３２  スイッチ
３３  ローパスフィルタ
３４  ２値化回路
１０１  １０ビットＡＤ
１０２  乗算器
１０３  キャリアカットフィルタ
１０４  ループフィルタ
１０５  デジタルＶＣＯ
【図１】
2009158035.tif 000004
【図２】
2009158035.tif 000005
【図３】
2009158035.tif 000006
【図４】
2009158035.tif 000007
【図５】
2009158035.tif 000008
【図６】
2009158035.tif 000009
【図７】
2009158035.tif 000010
【図８】
2009158035.tif 000011
【図９】
2009158035.tif 000012
【図１０】
2009158035.tif 000013