(57)【要約】【課題】  過熱によるＳｉの溶融や急冷による熱応力の発生を抑制した半導体装置及びその製造方法を提供すること。【解決手段】  基板上に形成され、所定の間隔を隔てて第１の不純物領域及び第２の不純物領域を有する島状半導体層、前記島状半導体層上に形成されたゲート絶縁膜、前記第１の不純物領域及び第２の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成されたゲート電極、及び前記島状半導体層の周辺に配置された熱緩衝パターンを具備し、前記熱緩衝パターンは、前記基板よりも熱伝導率が大きく、前記島状半導体層よりも融点が高い材料からなることを特徴とする。【選択図】図１
2009158618.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、所定の間隔を隔てて第１の不純物領域及び第２の不純物領域を有する島状半導体層、
前記島状半導体層上に形成されたゲート絶縁膜、
前記第１の不純物領域及び第２の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成されたゲート電極、及び
前記島状半導体層の周辺に配置された熱緩衝パターン  
を具備し、
前記熱緩衝パターンは、前記基板よりも熱伝導率が大きく、前記島状半導体層よりも融点が高い材料からなることを特徴とする半導体装置。
【請求項２】
前記熱緩衝パターンは、前記第１の不純物領域及び第２の不純物領域の不純物の活性化のために照射される光の波長に吸収を有する材料からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記熱緩衝パターンは、前記ゲート電極と同一の材料からなることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記島状半導体層と熱緩衝パターンとの距離は、０．５μｍ以下であることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
基板上に島状半導体層を形成する工程、
前記島状半導体層上にゲート絶縁膜を形成する工程、
前記ゲート絶縁膜上にゲート電極を形成する工程、
前記前記島状半導体層の周辺に熱緩衝パターンを形成する工程、
前記ゲート電極をマスクとして前記島状半導体層に不純物を注入する工程、及び
前記島状半導体層に光を照射し、前記島状半導体層中の不純物を活性化する工程
を具備し、
前記熱緩衝パターンは、前記島状半導体層中の不純物の活性化のために照射される光の波長に吸収を有し、前記基板よりも熱伝導率が大きく、前記島状半導体層よりも融点が高い材料からなることを特徴とする半導体装置の製造方法。
【請求項６】
前記熱緩衝パターンは、前記ゲート電極と同一の材料からなり、前記ゲート電極の形成と前記熱緩衝パターンの形成は、同時に行なわれることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記島状半導体層と熱緩衝パターンとの距離は、０．５μｍ以下であることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
【請求項８】
前記熱緩衝パターンの厚さ及び／又は面積を調整することにより、前記光の照射により加熱された前記島状半導体層の温度分布を制御することを特徴とする請求項５〜７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に、液晶表示装置のような表示装置に用いる薄膜半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
トランジスタの製造においては、ドナー，アクセプタ等の不純物原子をシリコン中に添加し、ｐ型、ｎ型領域を形成する不純物ドーピングと呼ばれる工程がある。この不純物ドーピングは、熱拡散やイオン注入により行なわれる。
【０００３】
特に、イオン注入は、濃度分布及びドープ量が、加速電圧及びイオンビーム電流の電気的測定により容易にモニターし、制御することができるため、多用されている。また、イオン注入は、低濃度の浅いドーピングにも適するので、ソース・ドレイン領域の形成以外に、チャネル領域のドーピングによるスレッシュフォールド電圧（Ｖｔｈ）の制御等にも用いられる。
【０００４】
しかし、一方で、イオン注入は、原理上、打ち込まれたイオンがシリコン原子と衝突し、エネルギーをシリコン原子と交換するため、衝突時に格子原子を変位させ、シリコンに結晶欠陥を引き起こす。
【０００５】
イオン注入されたシリコンは、この欠陥の存在と、注入されたイオンのほとんどが、結晶格子中で置換位置になく、キャリアになっていないことにより、非常に高い電気抵抗を示す。
【０００６】
そこで、結晶欠陥とキャリアの回復のため、イオン注入後に、８００〜１０００℃程度のアニール処理が行われる。このアニール処理は、通常、活性化処理と呼ばれる。活性化処理が不十分な場合、抵抗が下がらないこと以外に、欠陥が接合部等に残留すると、逆方向リーク電流や雑音の増加を引き起こしてしまう。
【０００７】
トランジスタには、ＬＳＩ等の結晶質シリコン基板に作製されるものと、石英基板やガラス基板上にシリコン薄膜を堆積し、このシリコン薄膜に作製されるものがあり、後者は薄膜トランジスタ（ＴＦＴ）と呼ばれている。
【０００８】
液晶ディスプレイ等の大型基板に用いられる薄膜トランジスタは、通常、安価なガラス基板上に作製される。しかし、ガラス基板は、シリコン基板や石英基板と比較して、耐熱性が低く、結晶質シリコンにトランジスタを作製する際の活性化処理に用いる８００〜１０００℃程度のアニール処理を行うことができないため、通常の炉内処理等によるアニール処理温度は、６００℃以下の程度に制約されている。
【０００９】
しかし、現在、ＴＦＴにおいても、ＬＳＩと同様に、微細化、高速動作の要求が高まってきており、より高温での活性化処理により高い活性化率を得ることが望まれている。そこで、ガラス基板の損傷を伴うことなく、より高い活性化率を達成する手法が求められている。
【００１０】
その手法として、非定常加熱による瞬間アニール技術が注目されている。これについては、半導体プロセス関連の書籍、例えば、非特許文献１に記載されている。
【００１１】
この瞬間アニール技術は、高出力のレーザ光、電子ビーム、フラッシュ光等を半導体薄膜表面に照射し、瞬間的に表面層をアニールする技術であり、イオン注入で損傷を受けた半導体膜の結晶性を回復し、更に、注入された不純物を電気的に活性化する方法として開発された。
【００１２】
特に、レーザ光は、大気中での処理が可能であり、エネルギー制御による加熱量の制御や波長選択による加熱層の厚さ制御が容易であるため、研究開発が盛んに行われている。レーザ光は、照射時間により大別すると、連続波発振（ＣＷ）方式とＱスイッチ等によるパルス方式とがある。
【００１３】
瞬間アニール技術の特徴としては、短時間の加熱であること（ＣＷ方式：〜ｍｓ、パルス方式：ｎｓ〜μｓ）、熱処理領域を制御する局部的加熱であること、表面層のみの加熱であること、半導体膜融点近くの高温加熱が可能であること、〜１０９℃／ｓの急速冷却が可能であること、〜ｍ／ｓで液体から固体に変化する速い結晶成長速度が可能であること、等が挙げられる。
【００１４】
このような特徴により、例えば表面層のみの加熱が可能であるためガラス基板のような耐熱性の低い基板を用いることができるとともに、短時間の加熱であるため、熱拡散が起こらず、イオン注入で制御した不純物濃度分布を維持したままでの活性化が可能となる。
【００１５】
ＬＯＣＯＳ（Local Oxidation of Silicon）により素子分離を行うＬＳＩ製造プロセスと異なり、ＴＦＴ製造プロセスでは、ガラス基板上に半導体からなる島状半導体層を形成することにより素子分離を行う。島状半導体層の形成方法としては、例えば、半導体層にフォトレジストを塗布した後、露光・現像処理によりフォトレジストの微細パターンを形成する。このレジストパターンをマスクとして、異方性エッチングを行い、島状半導体層を形成する。加熱に用いる光の波長に対して、ガラス基板はほぼ透明であるため、島状半導体層のみの温度が上昇し、基板自体の温度は上がらない。そのため、島状半導体層と基板との間に極めて大きな温度差が生じる。
【００１６】
これに対し、絶縁膜の膜厚を厚くすることで、半導体膜の変形、凹凸の発生を防ぐことはできるが、応力によるクラックの発生，膜厚分布の絶対値が大きくなることにより、多重反射に起因する反射率の変動が大きくなる等の新たな問題が発生する。膜厚による多重反射の反射率の変動については、非特許文献２の記載を参考に計算した結果を図８に示す。図８は、Ｍｏ基板及びＳｉ基板上に形成されたＳｉＯ２膜の膜厚を変化させた場合の多重反射による反射率の変動を示す。多重反射による反射率の変動は、膜厚分布の比率ではなく絶対値によるので、膜厚が厚いほど、面内の反射率の変動が大きくなる。
【非特許文献１】ＬＳＩプロセス工学（右高正俊編著）オーム社
【非特許文献２】光学薄膜の基礎理論（小檜山 光信著）オプトロニクス社
【発明の開示】
【発明が解決しようとする課題】
【００１７】
加熱に用いる光は面内に所定の強度分布を有しているため、照射条件によっては、一部の領域で過加熱状態となり、半導体が溶融状態になる場合もある。その際に、半導体上にゲート絶縁膜等の熱物性が異なる薄膜が存在すると、この温度差により発生する熱応力により、図７に示すような凹凸が発生する等の膜の変形が起こり、配線形成時に十分な導電パスが形成されないことがわかった。
【００１８】
また、絶縁膜の膜厚を厚くすることで、半導体膜の変形、凹凸発生を防ぐことはできるが、応力によるクラックの発生，膜厚分布の絶対値が大きくなることにより多重反射起因の反射率変動が大きくなる等の新たな問題が発生する。応力によるクラック発生例の光学顕微鏡写真を、図９に示す。また、膜厚による多重反射の反射率変動については、光学薄膜の基礎理論  小檜山 光信著  オプトロニクス社  を参考に計算した結果を図４に示す。多重反射による反射率の変動は、膜厚分布の比率ではなく絶対値によるので、膜厚が厚いほど、面内の反射率変動が大きくなる。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、本発明の第１の態様は、基板上に形成され、所定の間隔を隔てて第１の不純物領域及び第２の不純物領域を有する島状半導体層、前記島状半導体層上に形成されたゲート絶縁膜、前記第１の不純物領域及び第２の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成されたゲート電極、及び前記島状半導体層の周辺に配置された熱緩衝パターンを具備し、前記熱緩衝パターンは、前記基板よりも熱伝導率が大きく、前記島状半導体層よりも融点が高い材料からなることを特徴とする半導体装置を提供する。
【００２０】
本発明の第２の態様は、基板上に島状半導体層を形成する工程、前記島状半導体層上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記前記島状半導体層の周辺に熱緩衝パターンを形成する工程、前記ゲート電極をマスクとして前記島状半導体層に不純物を注入する工程、及び前記島状半導体層に光を照射し、前記島状半導体層中の不純物を活性化する工程を具備し、前記熱緩衝パターンは、前記島状半導体層中の不純物の活性化のために照射される光の波長に吸収を有し、前記基板よりも熱伝導率が大きく、前記島状半導体層よりも融点が高い材料からなることを特徴とする半導体装置の製造方法を提供する。
【００２１】
以上の本発明の第１及び第２の態様において、前記熱緩衝パターンとして、前記ゲート電極と同一の材料を用いことができる。この場合、前記ゲート電極の形成と前記熱緩衝パターンの形成とを同時に行なうことができる。
【００２２】
また、前記島状半導体層と熱緩衝パターンとの距離を、０．５μｍ以下とすることができる。
【００２３】
なお、前記熱緩衝パターンの厚さ及び／又は面積を調整することにより、前記光の照射により加熱された前記島状半導体層の温度分布を制御することができる。
【発明の効果】
【００２４】
本発明によれば、島状半導体層が光の照射により加熱される際に、熱緩衝パターンも同時に加熱されるため、面内の温度勾配を小さくすることができ、また、熱緩衝パターンの蓄熱効果により、島状半導体層の冷却速度を小さくすることができる。更に、この熱緩衝パターンの厚さ及び面積を調整することで、面内の光強度分布等が変動した場合でも、余剰な熱が熱緩衝パターンに蓄積され、過加熱状態を抑制することができる。これらの効果により、島状半導体層の表面の凹凸の発生を防止することができる。
【００２５】
特に、熱緩衝パターンをゲート電極と同時に形成した場合には、製造プロセスの工程数を減少させて、上記効果を得ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について、図面を参照して説明する。
【００２７】
図１は、本発明の一実施形態に係る薄膜半導体素子を示す断面図（ａ）及び平面図（ｂ）である。図１において、ガラス基板１上に、アンダーコート膜（ＳｉＯ２／ＳｉＮ）２を介して、１００ｎｍの膜厚のポリシリコンの島状半導体層３が形成されている。このポリシリコンの島状半導体層３上に、３０ｎｍの膜厚のＳｉＯ２からなるゲート絶縁膜４が形成され、更にその上に、膜厚２００ｎｍのＭｏＷからなるゲート電極５が形成されている。また、ポリシリコンの島状半導体層３の周囲には、熱緩衝パターン６が形成されて。そして、このような構造を覆って、層間絶縁膜７が形成されている。
【００２８】
熱緩衝パターン６は、ポリシリコンの島状半導体層３中の不純物の活性化のために照射される光の波長に吸収を有し、熱伝導率が基板材料より大きく、融点が島状半導体層を構成する半導体よりも高い材料により形成される。そのような材料としては、Ｍｏ、Ｗ、Ｔｉ等の高融点金属を挙げることができる。また、これらの高融点金属の合金、例えばＭｏＷや、これらの高融点金属のシリサイド（ＭｏＳｉ２、ＷＳｉ２、ＴｉＳｉ２）を用いることもできる。
【００２９】
なお、熱緩衝パターン６を構成する材料は、ゲート電極と同一の材料でもよく、そのような材料を用いた場合には、ゲート電極のパターニングの際に、熱緩衝パターン６を同時にパターニングすることが可能である。そうした場合、熱緩衝パターン６を形成するためのマスクの作成、熱緩衝パターン６を形成するための露光、現像工程が不要となり、製造工程を簡略化することができる。ただし、ゲート電極のパターニングの際に熱緩衝パターン６を同時にパターニングするためには、熱緩衝パターン６の膜厚をゲート電極の膜厚と同一とする必要がある。
【００３０】
図１に示すように、ポリシリコン島状半導体層３の周囲に熱緩衝パターン６が形成された構造では、ポリシリコン島状半導体層３にイオン注入された不純物を活性化するために、光照射によりポリシリコン島状半導体層３を加熱すると、隣接する熱緩衝パターン６も加熱されるため、面内の温度勾配を小さくすることができる。また、熱緩衝パターン６の蓄熱効果により、冷却速度を小さくすることができる。
【００３１】
図２は、非定常熱解析モデルとして、ポリシリコン島状半導体層３のコンタクトホール形成部を示し、図３は、図２の一点鎖線の部分の温度分布をグラフで示したものである。図３において、曲線Ａは熱緩衝パターン６を形成した場合、曲線Ｂは熱緩衝パターン６を形成しない場合の温度分布をそれぞれ示す。
【００３２】
図２に示す解析モデルでは、１０μｍ角のＳｉ島状半導体層の３方が幅２μｍの熱緩衝パターンで囲まれている。基板として石英（ＳｉＯ２）、ゲート電極及び熱緩衝パターン６として膜厚２００ｎｍのＭｏを用い、ポリシリコン島状半導体層３の膜厚を１００ｎｍとした。ポリシリコン島状半導体層３に照射するレーザ光のレーザパルス幅は３０ｎｓ，タイムステップは、５ｎｓとした。熱流束は、２×１０１０Ｗ／ｍ２で、Ｍｏ及びＳｉの面のみに流入するものとした。
【００３３】
Ｍｏ、Ｓｉ、及びの熱伝導率、比熱及び密度を下記表１に示す。
【表１】
2009158618.tif 000003
【００３４】
ＳｉよりもＭｏのほうが熱容量が大きいため、Ｍｏ膜の温度がＳｉ膜より低いが、図３のグラフから、ポリシリコン島状半導体層３のエッジ部における温度勾配が、熱緩衝パターン６が無い場合の−２２００℃／μｍから、熱緩衝パターン６を設けた場合に−１８０℃／μｍになり、急激な温度勾配が解消されている。これにより、Ｓｉ膜への熱応力が軽減される。
【００３５】
なお、熱容量Ｖの大きさは、密度をｄ，比熱をｃ，光の入射面積をＳ，膜厚をｔとした場合、Ｖ＝ｃ×（Ｓ×ｔ）×ｄとなる。ｃ，ｄは材料に依存する数値なので、熱緩衝パターン６のＳ，ｔを適宜調整することにより熱容量を制御することができる。ただし、上述したように、ゲート電極のパターニングの際に熱緩衝パターン６を同時にパターニングするために熱緩衝パターン６の膜厚をゲート電極の膜厚と同一とした場合には、熱緩衝パターン６の膜厚ｔを調整することはできないので、面積Ｓのみを調整することとなる。レイアウト上、面積Ｓのみの調整によって、熱容量を所望の値に制御することが困難な場合には、熱緩衝パターン６のパターニングをゲート電極のパターニングとは別の工程で行う必要がある。
【００３６】
一方、入熱量は、入射面積Ｓで決まるため、基板の熱伝導率が小さい場合、熱緩衝パターン６の入射面積を大きくすることで、ポリシリコン島状半導体層３との温度差を小さくし、蓄熱効果を持たせることができる。
【００３７】
また、図１に示す例では、ポリシリコン島状半導体層３と熱緩衝パターン６とは接触しているが、これに限定されるものではなく、両者の間で加熱時間中に十分な熱の移動を行えることができる距離であれば、接触させる必要は無い。
【００３８】
図４は、非定常加熱におけるポリシリコン島状半導体層３周辺への熱の移動を計算した結果を示す。加熱時間は、ロングパルスレーザを想定し、２００ｎｓとしている。図４から、ポリシリコン島状半導体層３の周辺０．５μｍ付近まで熱の拡散があることがわかる。そのため、ポリシリコン島状半導体層３と熱緩衝パターン６との距離が０．５μｍ以下であれば、熱緩衝パターン６をポリシリコン島状半導体層３に接触させて設ける必要は無い。
【００３９】
以下、以上説明した本発明の一実施形態に係る薄膜トランジスタの製造プロセスについて説明する。
【００４０】
図５及び図６は、本発明の一実施形態に係る薄膜トランジスタの製造プロセスを工程順に示す断面図である。
【００４１】
まず、被処理基板３１を用意する。この実施形態では、被処理基板３１としてガラス基板３２上にアンダーコート膜（ＳｉＯ２／ＳｉＮ）３３が形成された基板を用いている。このガラス基板３１上（アンダーコート膜３３上）の略全面に層厚が例えば５０ｎｍとなるように、プラズマＣＶＤ等によりアモルファスシリコン層３４を形成する。その後、温度５００℃の雰囲気中でアニール処理を施し、このアモルファスシリコン層３４中の水素を離脱させる（図５（ａ））。
【００４２】
次いで、例えばＥＬＡ（Excimer Laser Anneal）法により、このアモルファスシリコン層３４を結晶化して、ポリシリコン島状半導体層３５とする（図５（ｂ））。
【００４３】
次に、ＰＥＰ（Photo Engraving Process、いわゆるフォトリソグラフィー）によりポリシリコンアイランド３５上に所定の形状のレジストマスクを形成し、このレジストマスクをマスクとして、ＲＩＥ（Reactive Ion Etching）法等のドライエッチングによりポリシリコン島状半導体層３５を島形状に加工し、ＰＭＯＳ、ＮＭＯＳ領域を形成する（図５（ｃ））。そして、閾値制御のため、ＰＭＯＳ領域にはＰ、ＮＭＯＳ領域にはＢのチャネルドーピングを行う。
【００４４】
その後、ＰＥ−ＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法を用いて、島形状に加工されたポリシリコン島状半導体層（島状多結晶半導体薄膜）３５及びアンダーコート膜３３を覆うように、ＳｉＯ２からなるゲート絶縁膜３６を形成する（図５（ｄ））。そして、ポリシリコン島状半導体層３５の周囲の熱緩衝パターン形成予定領域にあるゲート絶縁膜３６を除去する（図５（ｅ））。ゲート絶縁膜が十分薄い場合は、ゲート絶縁膜を介して、ポリシリコンの島状半導体層と熱緩衝パターンとの間で熱の移動が可能となるため、熱緩衝パターン形成予定領域のゲート絶縁膜を除去する工程を省いてもよい。
【００４５】
次に、例えば、スパッタ法によりゲート電極材料、例えばＭｏ層３７を成膜する（図６（ａ））。次いで、ＲＩＥ等のドライエッチングによりＭｏ層３７をパターニングし、ゲート電極３８及び熱緩衝パターン３９を形成する。即ち、Ｍｏ層３７上にＰＥＰにより所定の形状のレジストマスクを形成した後、このレジストマスクをマスクとしてＲＩＥ法により、Ｍｏ層３７の不要部分を除去し、ゲート電極３８及び熱緩衝パターン３９を形成する（図６（ｂ））。
【００４６】
このように、ゲート電極３８及び熱緩衝パターン３９を同時に形成すれば、熱緩衝パターン形成のためのマスク及びパターニング工程が不要となり、工程を簡略化することができる。
【００４７】
但し、この場合はゲート電極３８と熱緩衝パターン３９の膜厚が等しくなる。この場合、熱容量を制御するためには、熱緩衝パターン３９の面積のみによる調整となるため、レイアウト上、そのような調整が困難な場合は、別途、熱緩衝パターン用マスクを使用して、別工程で熱緩衝パターン３９を形成してもよい。
【００４８】
その後、レジストによるマスキングを利用し、ゲート電極層３８をマスクとして、ポリシリコン島状半導体層３５に不純物領域、例えばソース領域及びドレイン領域形成のために、ＰＭＯＳ領域にはＢ，ＮＭＯＳ領域にはＰを注入する（図６（ｃ））。
【００４９】
そして、イオン注入で損傷を受けた半導体膜の結晶性を回復し、更に、注入された不純物を電気的に活性化するため、レーザ照射によるポリシリコン島状半導体層３５中の不純物の活性化を行う。レーザ照射による活性化は、その後の工程である層間絶縁膜形成後でも可能であるが、クラック等が生じることがあるため、膜構成，膜材料，膜応力等を考慮して適宜選択することになる。
【００５０】
イオン注入後の図６（ｃ）に示す構造に対し、ポリシリコン島状半導体層３５中の不純物の活性化のために、レーザ照射を行うと、ポリシリコン島状半導体層３５が加熱されるだけでなく、隣接する熱緩衝パターン３９も加熱される。そのため、ポリシリコン島状半導体層３５の端部における温度勾配は緩やかとなる。また、熱緩衝パターン３９は熱容量が大きいため、その蓄熱効果により、レーザ照射後のポリシリコン島状半導体層３５の冷却速度を小さくすることができる。その結果、ポリシリコン島状半導体層３５の表面の凹凸の発生を防止することができる。
【００５１】
レーザ照射によるポリシリコン島状半導体層３５中の不純物の活性化の後、全面にＳｉＯ２からなる層間絶縁膜４０を形成する（図６（ｄ））。
【００５２】
その後は、通常の薄膜トランジスタの製造工程に従って、ソース領域の一部及びドレイン領域の一部を露出させるように、コンタクトホールを形成し、次いで、コンタクトホールを埋めるように金属の配線層を形成しパターニングすることにより、ソース電極及びドレイン電極を形成して、ＴＦＴが完成する。
【００５３】
なお、以上の実施形態では、ゲート電極と熱緩衝パターンとを同一の材料層のパターニングにより同時に形成したが、本発明はこれに限らず、別々の材料及び異なる膜厚の層を別々のマスクを用いてパターニングしてもよい。この場合、熱緩衝パターンは、ポリシリコン島状半導体層３５を形成した後、ゲート絶縁膜形成前に形成してもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態に係る薄膜半導体素子を示す断面図及び平面図である。
【図２】非定常熱解析モデルとしてのポリシリコン島状半導体層のコンタクトホール形成部の一部を拡大して示す平面図である。
【図３】図２の一点鎖線の部分の温度分布を示す特性図である。
【図４】非定常加熱におけるポリシリコン島状半導体層周辺への熱の移動を計算した結果を示す図である。
【図５】本発明の一実施形態に係る薄膜トランジスタ（ＴＦＴ）の製造方法を工程順に示す断面図である。
【図６】本発明の一実施形態に係る薄膜トランジスタ（ＴＦＴ）の製造方法を工程順に示す断面図である。
【図７】従来のＴＦＴ製造プロセスにおける過加熱になった場合にシリコン膜に生じた凹凸を示す図である。
【図８】Ｍｏ膜上及びＳｉ膜上のＳｉＯ２の膜厚による反射率の変化を示す特性図である。
【図９】応力によるクラック発生例を示す光学顕微鏡写真である。
【符号の説明】
【００５５】
１，３２…ガラス基板、２，３３…アンダーコート膜（ＳｉＯ２／ＳｉＮ）、３,３５…ポリシリコン島状半導体層、４,３６…ゲート絶縁膜、５,３８…ゲート電極、６,３９…熱緩衝パターン、７,４０…層間絶縁膜、３１…処理基板、３４…アモルファスシリコン層、３７…Ｍｏ層。
【図１】
2009158618.tif 000004
【図２】
2009158618.tif 000005
【図３】
2009158618.tif 000006
【図４】
2009158618.tif 000007
【図５】
2009158618.tif 000008
【図６】
2009158618.tif 000009
【図７】
2009158618.tif 000010
【図８】
2009158618.tif 000011
【図９】
2009158618.tif 000012