(57)【要約】【課題】レーザ光の光出力レベルの制御の校正を、より高精度に行う。【解決手段】ピークチャンネルおよびイレースチャンネルの電流値を指示する制御電圧VWDCの値を設定するB3DACの設定値と、制御電圧VWDCをデジタルデータに変換するADCの出力値との対応関係として、B3DACに設定値C，Dを設定したときのADCの出力値AD(C)，AD（D）を検出し、点Pc(C，AD(C)），点Pd(D，AD(D)）の２点を通る直線により表される関係が求められる。求められた対応関係を用いて、制御電圧VWDCを所望の値に設定するためのB3DACの設定値が算出される。本発明は、例えば、光ディスクドライブに適用できる。【選択図】図１１
2009087502.tif 000002
【特許請求の範囲】
【請求項１】
D/A（Digital/Analog）コンバータに設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部が記録媒体に照射するレーザ光の光出力レベルを制御する光出力レベル制御部の校正を行う情報処理装置において、
少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータから出力される出力値を検出し、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係を導出する対応関係導出手段と、
導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に設定するための前記D/Aコンバータの設定値を算出する設定値算出手段と
を含む情報処理装置。
【請求項２】
前記対応関係導出手段は、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値との組み合わせからなる２点を通る直線により表される関係を前記対応関係として導出する
請求項１に記載の情報処理装置。
【請求項３】
前記光出力レベル制御部は、前記レーザ光の光出力レベルに応じて値が制御される制御信号である変動制御信号、および、前記設定可能制御信号を組み合わせて、前記レーザ光の光出力レベルを制御する
請求項１に記載の情報処理装置。
【請求項４】
前記設定値算出手段は、前記レーザ光の光出力レベルに応じて前記設定可能制御信号の値が制御される状態において、前記レーザ光の光出力レベルが所定のレベルになったときの前記設定可能制御信号の値に対応する前記D/Aコンバータの設定値を算出する
請求項１に記載の情報処理装置。
【請求項５】
前記対応関係導出手段は、前記設定可能制御信号が前記発光部に供給されていない期間に、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記A/Dコンバータから出力される出力値を検出し、前記対応関係を導出する
請求項１に記載の情報処理装置。
【請求項６】
前記対応関係導出手段は、前記発光部により前記記録媒体のトレースが行われていない期間に、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記A/Dコンバータから出力される出力値を検出し、前記対応関係を導出する
請求項１に記載の情報処理装置。
【請求項７】
D/A（Digital/Analog）コンバータに設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部が記録媒体に照射するレーザ光の光出力レベルを制御する光出力レベル制御部の校正を行う情報処理装置の情報処理方法において、
少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータから出力される出力値を検出し、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係を導出し、
導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に設定するための前記D/Aコンバータの設定値を算出する
ステップを含む情報処理方法。
【請求項８】
D/A（Digital/Analog）コンバータに設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部が記録媒体に照射するレーザ光の光出力レベルを制御する光出力レベル制御部の校正を行う処理を、コンピュータに実行させるプログラムにおいて、
少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータから出力される出力値を検出し、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係を導出し、
導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に設定するための前記D/Aコンバータの設定値を算出する
ステップを含む処理を実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置および方法、並びに、プログラムに関し、特に、レーザ光の光出力レベルの制御の校正を、より高精度に行うことができるようにした情報処理装置および方法、並びに、プログラムに関する。
【背景技術】
【０００２】
記録可能な光ディスクのドライブ装置等においては、光ディスクに対してレーザ光を照射することにより情報の書き込みや読み出しが行われるが、その際のレーザ光の発光パワー（光出力レベル）が適切な値となるように、APC（Auto Power Control）回路により発光パワー（光出力レベル）の制御が行われる。
【０００３】
光ディスクに記録されている情報を読み出すときのレーザ光の発光パワーであるリードパワー（リード光出力レベル）、光ディスク表面を冷却するときのレーザ光の発光パワーであるクールパワー（クール光出力レベル）、光ディスクに記録されている情報を消去するときのレーザ光の発光パワーであるイレースパワー（イレース光出力レベル）、並びに、光ディスクに情報を書き込むときのレーザ光の発光パワーであるピークパワー（ピーク光出力レベル）の適切な値は互いに異なる。APC回路は、例えば、各状態の発光パワーを、互いに異なるチャンネルにおいて適切な値を取るように制御する。
【０００４】
このようなAPC回路は、レーザダイオードが出力するレーザ光を、光電変換により検出してフィードバックさせた電圧レベルに基づいて、レーザダイオードに供給する電流値の指示値（以下、電流指示値とも称する）を制御することにより、発光パワーの制御を行う。
【０００５】
近年においては、光ディスクの高密度化、および、書き込み処理や読み出し処理の高速化が進んでおり、それとともに、発光パワーの変動許容範囲（マージン）が狭くなる傾向にある。そのため、APC回路による発光パワーの制御の精度の向上が求められている。
【０００６】
また、従来においては、書き込み時においても、クールパワー、イレースパワー、およびピークパワーの全てのチャンネルにおいて発光パワーの制御が行われていたが、この方法は高倍速に対する対応が難しく、近年では採用されるケースがあまり見られなくなってきている。従って、近年においては、書き込み時に、一部のチャンネルにおいて発光パワーを制御することにより、チャンネル間の関係に基づいて、他のチャンネルも制御する方法が主流となっている。しかしながら、この方法の場合、発光パワー制御の精度が低減する恐れがある。
【０００７】
そこで、従来、半導体レーザの発光量を制御するパワーDAC指令値を発生するレーザドライバを備え、このパワーDAC指令値に対する半導体レーザの発光量を決定するための値を、製品出荷調整時に、例えばMPUの不揮発性記録装置に記憶しておき、その後、光ディスクに情報を記録する際には、記憶された値により、装置に挿入されたディスク媒体の感度や倍速に対応して傾きDACを設定することが提案されている（例えば、特許文献１参照）。
【０００８】
ところで、APC回路においては、例えば、レーザ光が所定の発光パワーになるように制御した状態で、あるチャンネルに流れる制御信号により示される電流指示値をA/D（Analog/Digital）コンバータ（以下、ADCとも称する）によりモニタし、得られたデジタル値をD/Aコンバータ（以下、DACとも称する）に設定することにより、モニタ時の電流指示値を示す制御信号を再現して、レーザダイオードに供給することが行われている。この指示電流値のモニタに用いられるADC（以下、モニタ用ADCとも称する）と電流指示値の設定に用いられるDAC（以下、設定用DACとも称する）とは、例えば、逐次比較型ADCにより構成される。
【０００９】
逐次比較型ADCは、ADCとDACの両方の機能を有しており、ある電圧をADC部に入力することにより出力されたデジタル値をDAC部に設定すると、ADC部に入力された電圧がそのまま再現されて、DAC部から出力されるという特性を有している。そのため、逐次比較型ADCのADC部によりモニタした電流指示値を、そのままDAC部に設定することにより、モニタ時の電流指示値を示す制御信号を再現することが可能である。
【特許文献１】特開２００４−２７３０１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、近年においては、最終段（電流制御スイッチや電流ドライバ）のみをLDD（Laser Diode Driver）（コンベンショナルLDD）としてOP（Optical Pickup）に搭載し、APCのアナログ回路および設定用DACは、集約されたアナログのチップ内、APCのモニタ用ADCは、サーボ制御のモニタ用ADCと統合され、デジタルのチップ内に配置するような構成が検討されている。この場合、上述したモニタ用ADCと設定用DACとを、逐次比較型ADCではなく、別々の部品により構成する必要がある。
【００１１】
さらに、この場合、モニタ用ADCを１つの高速なADCにより構成し、APC関連の信号およびサーボ制御関連の信号などの複数の信号を、マルチプレクサなどを用いて時分割で高速にスキャンし、１つのADCで複数の信号の値をモニタする構成が考えられる。
【００１２】
従って、逐次比較型ADCを用いた場合のように、モニタ用ADCの入力信号のレンジ（間口）と設定用DACの出力信号のレンジ（間口）が１対１になるように設計および保証することは難しい。また、モニタ用ADCの入出力特性と設定用DACの入出力特性の対応関係は、チップ間でばらつきが生じるとともに、経時特性や温度特性などにより変動する恐れがある。
【００１３】
一方で、上述したように、APC回路による発光パワーの制御の精度の向上が求められている。
【００１４】
本発明は、このような状況を鑑みてなされたものであり、レーザ光の光出力レベル（発光パワー）の制御の校正を、より高精度に行うことができるようにするものである。
【課題を解決するための手段】
【００１５】
本発明の一側面の情報処理装置は、D/A（Digital/Analog）コンバータに設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部が記録媒体に照射するレーザ光の光出力レベルを制御する光出力レベル制御部の校正を行う情報処理装置において、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータから出力される出力値を検出し、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係を導出する対応関係導出手段と、導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に対応する前記D/Aコンバータの設定値を算出する設定値算出手段とを備える。
【００１６】
前記対応関係導出手段には、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値との組み合わせからなる２点を通る直線により表される関係を前記対応関係として導出させることができる。
【００１７】
前記光出力レベル制御部には、前記レーザ光の光出力レベルに応じて値が制御される制御信号である変動制御信号、および、前記設定可能制御信号を組み合わせて、前記レーザ光の光出力レベルを制御させることができる。
【００１８】
前記設定値算出手段には、前記レーザ光の光出力レベルに応じて前記設定可能制御信号の値が制御される状態において、前記レーザ光の光出力レベルが所定のレベルになったときの前記設定可能制御信号の値を設定するための前記D/Aコンバータの設定値を算出させることができる。
【００１９】
前記対応関係導出手段には、前記設定可能制御信号が前記発光部に供給されていない期間に、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記A/Dコンバータから出力される出力値を検出し、前記対応関係を導出させることができる。
【００２０】
前記対応関係導出手段には、前記発光部により前記記録媒体のトレースが行われていない期間に、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記A/Dコンバータから出力される出力値を検出し、前記対応関係を導出させることができる。
【００２１】
本発明の一側面の情報処理方法は、D/A（Digital/Analog）コンバータに設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部が記録媒体に照射するレーザ光の光出力レベルを制御する光出力レベル制御部の校正を行う情報処理装置の情報処理方法において、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータから出力される出力値を検出し、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係を導出し、導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に設定するための前記D/Aコンバータの設定値を算出するステップを含む。
【００２２】
本発明の一側面のプログラムは、D/A（Digital/Analog）コンバータに設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部が記録媒体に照射するレーザ光の光出力レベルを制御する光出力レベル制御部の校正を行う処理を、コンピュータに実行させるプログラムにおいて、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータから出力される出力値を検出し、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係を導出し、導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に設定するための前記D/Aコンバータの設定値を算出するステップを含む。
【００２３】
本発明の一側面においては、少なくとも２つの異なる設定値をD/Aコンバータに設定したときに、設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータから出力される出力値が検出され、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係が導出され、導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に設定するための前記D/Aコンバータの設定値が算出される。
【発明の効果】
【００２４】
本発明の一側面によれば、レーザ光の光出力レベルを制御する制御信号の値を正確に設定することができる。特に、本発明の一側面によれば、レーザ光の光出力レベルの制御の校正を、より高精度に行うことができる。
【発明を実施するための最良の形態】
【００２５】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２６】
本発明の一側面の情報処理装置（例えば、図１のCPU３２）は、D/A（Digital/Analog）コンバータ（例えば、図２のB1DAC１３６およびB3DAC１５４）に設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部（例えば、図２のLD１１１）が記録媒体（例えば、図１の光ディスク２１）に照射するレーザ光の光出力レベルを制御する光出力レベル制御部（例えば、図１の光学ヘッド部１６）の校正を行う情報処理装置において、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータ（例えば、図１のADC３４）から出力される出力値を検出し、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係を導出する対応関係導出手段（例えば、図３のB1DAC-ADC対応関係導出部２４１およびB3DAC-ADC対応関係導出部２４２）と、導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に設定するための前記D/Aコンバータの設定値を算出する設定値算出手段（例えば、図３のVRDC抽出処理部２３１およびフルスケール評価処理部２３３）とを含む。
【００２７】
本発明の一側面の情報処理法方法またはプログラムは、D/A（Digital/Analog）コンバータ（例えば、図２のB1DAC１３６およびB3DAC１５４）に設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部（例えば、図２のLD１１１）が記録媒体（例えば、図１の光ディスク２１）に照射するレーザ光の光出力レベルを制御する光出力レベル制御部（例えば、図１の光学ヘッド部１６）の校正を行う情報処理装置（例えば、図１のCPU３２）の情報処理方法、または、D/A（Digital/Analog）コンバータ（例えば、図２のB1DAC１３６およびB3DAC１５４）に設定値を設定することにより値の設定が可能な制御信号である設定可能制御信号を用いて発光部（例えば、図２のLD１１１）が記録媒体（例えば、図１の光ディスク２１）に照射するレーザ光の光出力レベルを制御する光出力レベル制御部（例えば、図１の光学ヘッド部１６）の校正を行う処理を、コンピュータに実行させるプログラムにおいて、少なくとも２つの異なる設定値を前記D/Aコンバータに設定したときに、前記設定可能制御信号をデジタルデータに変換するA/D（Analog/Digital）コンバータから出力される出力値を検出し、前記D/Aコンバータの設定値と前記A/Dコンバータの出力値の対応関係を導出し（例えば、図７のステップＳ１乃至Ｓ６）、導出された前記対応関係を用いて、前記設定可能制御信号を所望の値に設定するための前記D/Aコンバータの設定値を算出する（例えば、図１４のステップＳ２５、図２０のステップＳ７０）ステップを含む。
【００２８】
以下、図面を参照して本発明を適用した実施の形態について説明する。
【００２９】
図１は、本発明を適用した光ディスクドライブの一実施の形態を示すブロック図である。
【００３０】
図１に示される光ディスクドライブ１０は、所定の位置に装着された光ディスク２１に対して、情報の読み出しや書き込みを行う装置である。光ディスクドライブ１０は、システムコントローラ１１、スピンドルモータ駆動回路１２、スピンドルモータ１３、サーボ制御部１４、データプロセッサ１５、および光学ヘッド部１６を有している。
【００３１】
システムコントローラ１１は、光ディスクドライブ１０内の各部の動作を制御する制御部である。システムコントローラ１１のCPU（Central Processing Unit）３１は、ROM（Read Only Memory）３２に記憶されているプログラム、またはRAM（Random Access Memory）３３にロードされたプログラムに従って各種の処理を実行する。RAM３３にはまた、CPU３１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【００３２】
ADC３４は、８ビットのA/D（Analog/Digital）コンバータである。ADC３４は、サーボ制御部１４および光学ヘッド部１６から供給される各種の制御信号の電圧値をデジタルデータに変換する。DSP（Digital Signal Processor）３５は、ADC３４により変換された制御信号の電圧値のデジタルデータをADC３４から取得し、CPU３１に供給する。
【００３３】
スピンドルモータ駆動回路１２は、システムコントローラ１１に制御されて、光ディスク２１を回転させるためのスピンドルモータ１３の回転駆動を制御する。サーボ制御部１４は、システムコントローラ１１に制御されて、光ピックアップ（光学ヘッド部１６）の位置制御を行う。データプロセッサ１５は、システムコントローラ１１に制御されて、光ディスク２１より読み出された情報や光ディスク２１に書き込む情報を処理対象とする情報処理を行う。光学ヘッド部１６は、システムコントローラ１１に制御されて、光ディスク２１に対してレーザ光を照射し、情報を読み出したり書き込んだりする。
【００３４】
例えば、光学ヘッド部１６は、データプロセッサ１５より取得した、デジタルデータを電気信号から光信号（レーザ光）に変換し、光ディスク表面を冷却するときの発光パワーであるクールパワー（クール光出力レベル）、光ディスクに記録されている情報を消去するときの発光パワーであるイレースパワー（イレース光出力レベル）、並びに、光ディスクに情報を書き込むときの発光パワーであるピークパワー（ピーク光出力レベル）のいずれかに、レーザ光の光出力レベルを切り替えながら光ディスク２１に照射することにより、そのデジタルデータを光ディスク２１に書き込む。また、光学ヘッド部１６は、光ディスクに記録されている情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）で、光ディスク２１にレーザ光を照射することにより、光ディスク２１に記録されているデジタルデータを光信号として抽出し、それを電気信号に変換してデータプロセッサ１５に供給する。
【００３５】
このような光ディスクドライブ１０において、レーザ発光パワーの制御は、後述するように、光学ヘッド部１６において行われる。そのレーザ発光パワーの制御の校正は、システムコントローラ１１によって実行される。
【００３６】
図２は、図１の光学ヘッド部１６の詳細な構成例を説明する図である。なお、図２においては、光学ヘッド部１６の構成とともに、説明のために、システムコントローラ１１およびデータプロセッサ１５も併せて記載している。
【００３７】
図２において、光学ヘッド部１６は、LD（Laser Diode）１１１、FPD（Front Photo Detector）１１２、APC（Auto Power Control）１１３、LDD（Laser Diode Driver）１１４、およびライトストラテジ１１５を有している。
【００３８】
LD１１１は、図１の光ディスク２１に、情報の読み出しや書き込みのためのレーザ光を照射するレーザダイオードである。LD１１１は、LDD１１４より供給される電流の電流値に応じたパワー（光出力レベル）のレーザ光を発光出力する。
【００３９】
FPD１１２は、LD１１１近傍に設けられ、LD１１１より出力されるレーザ光を検出する光検出器である。FPD１１２は、検出したレーザ光を光電変換し、そのレーザ光のパワー（光出力レベル）を電圧で示す電気信号をAPC１１３に供給する。
【００４０】
APC１１３は、FPD１１２より供給された電気信号に基づいて、LD１１１が発光出力するレーザ光のパワー（光出力レベル）の制御を行う。APC１１３は、LDD１１４に対して、LD１１１に供給する電流の電流値を指示する指示値（制御電圧）を示す制御信号を供給することにより、LD１１１が発光出力するレーザ光のパワーを制御する。つまり、APC１１３は、FPD１１２より供給された電気信号の電圧から、LD１１１が発光出力するレーザ光のパワーを把握し、そのパワーに応じて、出力する指示値を補正する。例えば、APC１１３は、レーザ光のパワー（FPD１１２より供給される電気信号の電圧）が所望のパワー（目標値）より小さい場合、レーザ光のパワーを上げるように、出力する指示値を高くし、レーザ光のパワーが所望のパワーより大きい場合、レーザ光のパワーを下げるように、出力する指示値を低くする。
【００４１】
なお、APC１１３は、レーザ光のパワーを制御するチャンネルを複数有している。LD１１１は、レーザ光を常に一定のパワーで出力するのではなく、読み出しや書き込み等、状況に応じたパワーでレーザ光を発光する。APC１１３は、システムコントローラ１１やライトストラテジ１１５の制御に基づいて、各チャンネルにおいて互いに異なる１つのパワーレベルでのパワー制御を行うことにより、複数のパワーレベルでの制御を実現する。
【００４２】
図２の例においては、APC１１３は、リードパワーを制御する指示値を出力するチャンネル（リードチャンネル）、クールパワーを制御する指示値を出力するチャンネル（クールチャンネル）、イレースパワーを制御する指示値を出力するチャンネル（イレースチャンネル）、並びに、ピークパワーを制御する指示値を出力するチャンネル（ピークチャンネル）を有している。
【００４３】
LDD１１４は、APC１１３の各チャンネルより供給される指示値を、その指示値に対応する電流値の電流に変換し、それらのうち、ライトストラテジ１１５により選択された電流を互いに加算してLD１１１に供給する。
【００４４】
ライトストラテジ１１５は、システムコントローラ１１の制御や、データプロセッサ１５より供給される書き込み用のデータに基づいて、APC１１３およびLDD１１４を制御し、LD１１１より所望のパワーでレーザ光が発光出力されるようにする。例えば、ライトストラテジ１１５は、読み出し処理と書き込み処理を切り替える制御信号WGATEをAPC１１３およびLDD１１４に対して供給する。また、例えば、ライトストラテジ１１５は、ピークパワーのチャンネルを選択する制御信号PEAKおよびイレースパワーのチャンネルを選択する制御信号ERASEをLDD１１４に対して供給する。さらに、ライトストラテジ１１５は、FPD１１２より供給される電気信号の電圧レベルをサンプル／ホールドするように指示する制御信号SGATEをAPC１１３に供給する。
【００４５】
次に、APC１１３の詳細について説明する。
【００４６】
APC１１３のサンプル／ホールド部（S/H）１３１は、ライトストラテジ１１５より供給される制御信号SGATEに従って、FPD１１２より供給される電気信号をサンプル（標本化）したのち、その値を一定にホールド（保持）する。ホールドした値はアンプ１３２において所定の増幅率で増幅され、比較器１３４および比較器１５２に供給される。
【００４７】
A1DAC１３３は、１０ビットのD/A（Digital / Analog）コンバータであり、設定された入力（デジタルデータ）に応じた電圧を比較器１３４に供給する。A1DAC１３３の入力には、システムコントローラ１１により、リードパワーを制御するリードチャンネルの制御電圧VRDC（すなわち、リードパワーの指示値）の目標値（目標値に相当するデジタル値）が設定される。比較器１３４は、入力されたアンプ１３２の出力およびA1DAC１３３の出力を比較し、その比較結果（差分値）を制御電圧調整部１３５に供給する。
【００４８】
制御電圧調整部１３５は、ライトストラテジ１１５の制御の基に、B1DAC１３６の出力と、比較器１３４の出力のうちいずれか一方を選択し、その選択した入力に基づいて、リードチャンネルの制御電圧VRDC（すなわち、リードパワーの指示値）を調整する。例えば、制御電圧調整部１３５は、比較器１３４の出力を入力として選択すると、その差分値を出力（制御電圧VRDC）に反映させる。例えば、差分値が正の場合（すなわち、レーザ光のパワーが目標値より大きい場合）、制御電圧調整部１３５は、制御電圧VRDC（リードパワーの指示値）を小さくする。逆に、差分値が負の場合（すなわち、レーザ光のパワーが目標値より小さい場合）、制御電圧調整部１３５は、制御電圧VRDC（リードパワーの指示値）を大きくする。また、制御電圧調整部１３５は、入力としてB1DAC１３６の出力を選択する場合、そのB1DAC１３６の出力をそのまま制御電圧VRDC（リードパワーの指示値）として出力する。
【００４９】
B1DAC１３６は、１０ビットのD/Aコンバータであり、システムコントローラ１１によってレジスタにセットされたデジタルデータに相当する電圧値のアナログ信号を出力する。B1DAC１３６は、後述するイレースパワーを制御するイレースチャンネルやピークパワーを制御するピークチャンネルの校正の際に、リードチャンネルやイレースチャンネルを通常の書き込み処理時と同様に動作させるために、制御電圧VRDCの初期値（基準値）となる定電圧を提供する。すなわち、B1DAC１３６の入力に設定値を設定することにより、リードチャンネルおよびクールチャンネルの制御信号としての制御電圧VRDCの値を設定することが可能である。
【００５０】
制御電圧調整部１３５により値を調整された制御電圧VRDCは、リードチャンネルの出力としてLDD１１４に供給される。また、制御電圧VRDCは、クールパワーを制御するクールチャンネルの減算器１３８および電子スイッチ（SW）１３９にも供給される。さらに、制御電圧VRDCは、端子Ｔ１を介して電子スイッチ（SW）１６１にも供給される。
【００５１】
B2DAC１３７は、リードパワーとクールパワーの差分値として、システムコントローラ１１によってレジスタに設定された値（デジタルデータ）に相当する電圧値のアナログ信号を減算器１３８に出力する。B2DAC１３７は、後述する通常の書き込み処理時に制御電圧VRDCからクールチャンネルの制御電圧WDC5を生成するための定電圧を提供する。また、B2DAC１３７は、後述するイレースチャンネルやピークチャンネルの校正処理時にも、クールチャンネルを通常の書き込み処理時と同様に動作させるために定電圧を提供する。さらに、B2DAC１３７は、通常の読み出し処理時においても、書き込み処理のための準備としてクールチャンネルを通常の書き込み処理時と同様に動作させるために、定電圧を提供する。
【００５２】
減算器１３８は、制御電圧調整部１３５の出力（制御電圧VRDC）から、B2DAC１３７の出力を減算し、その値を電子スイッチ（SW）１３９に供給する。電子スイッチ（SW）１３９は、ライトストラテジ１１５より供給される制御信号WGATEに従って、制御電圧VRDC若しくは減算器１３８の出力のいずれか一方を選択し、クールパワーを制御するチャンネルから制御電圧WDC5として、LDD１１４に出力する。
【００５３】
A2DAC１５１は、１０ビットのD/Aコンバータであり、設定された入力（デジタルデータ）に応じた電圧を比較器１５２に供給する。A2DAC１５１の入力は、システムコントローラ１１により、ピークチャンネルの制御電圧WDC2（すなわち、ピークパワーの指示値）、および、イレースチャンネルの制御電圧WDC3（すなわち、イレースパワーの指示値）を設定するための制御電圧VWDCの目標値（目標値に相当するデジタル値）が設定される。比較器１５２は、入力されたアンプ１３２の出力およびA2DAC１５１の出力を比較し、その比較結果（差分値）を制御電圧調整部１５３に供給する。
【００５４】
制御電圧調整部１５３は、ライトストラテジ１１５の制御の基に、B3DAC１５４の出力と、比較器１５２の出力のうちいずれか一方を選択し、その選択した入力に基づいて、制御電圧VWDCを調整する。例えば、制御電圧調整部１５３は、比較器１５２の出力を入力として選択すると、その差分値を出力（制御電圧VWDC）に反映させる。例えば、差分値が正の場合（すなわち、レーザ光のパワーが目標値より大きい場合）、制御電圧調整部１５３は、制御電圧VWDCを小さくすることによりピークパワーおよびイレースパワーを小さくする。逆に、差分値が負の場合（すなわち、レーザ光のパワーが目標値より小さい場合）、制御電圧調整部１５３は、制御電圧VWDCを大きくすることによりピークパワーおよびイレースパワーを大きくする。また、制御電圧調整部１５３は、入力としてB3DAC１５４の出力を選択する場合、そのB3DAC１５４の出力をそのまま制御電圧VWDCとして出力する。
【００５５】
B3DAC１５４は、１０ビットのD/Aコンバータであり、システムコントローラ１１によってレジスタにセットされたデジタルデータに相当する電圧値のアナログ信号を出力する。B3DAC１５４は、後述する通常の書き込み処理時において、イレースチャンネルおよびピークチャンネルのための制御電圧VWDCの初期値（基準値）となる定電圧を提供する。さらに、B3DAC１５４は、通常の読み出し処理時においても、書き込み処理のための準備としてイレースチャンネルおよびピークチャンネルを通常の書き込み処理時と同様に動作させるために、定電圧を提供する。すなわち、B3DAC１５４の入力に設定値を設定することにより、ピークチャンネルおよびイレースチャンネルの制御信号としての制御電圧VWDCの値を設定することが可能である。
【００５６】
制御電圧調整部１５３により値を調整された制御電圧VWDCは、さらに、入力電圧に所定の係数（RATIO）を乗算するRATIO用D/AコンバータであるC1DAC１５５およびC2DAC１５６に供給される。また、制御電圧VWDCは、端子Ｔ２を介して電子スイッチ（SW）１６１にも供給される。C1DAC１５５およびC2DAC１５６は、８ビットのD/Aコンバータであり、それぞれ、フルスケールに対する入力されたデジタル値の比に応じて制御電圧VWDCを減衰させる。
【００５７】
C1DAC１５５は、イレースチャンネルのD/Aコンバータであり、C1DAC１５５により値を調整された制御電圧WDC3は、イレースチャンネルの出力としてLDD１１４に供給される。また、C2DAC１５６は、ピークチャンネルのD/Aコンバータであり、C2DAC１５６により値を調整された制御電圧WDC2は、ピークチャンネルの出力としてLDD１１４に供給される。
【００５８】
電子スイッチ（SW）１６１は、システムコントローラ１１の制御の基に、出力を遮断した状態、制御電圧VRDCを選択して出力する状態、および、制御電圧VWDCを選択して出力する状態のいずれかとなる。電子スイッチ（SW）１６１から出力された制御電圧VRDCまたは制御電圧VWDCは、加算器１６３に供給される。
【００５９】
ノイズ発生回路１６２は、必要に応じて、ランダムなノイズを発生し、発生したノイズを加算器１６３に供給する。
【００６０】
加算器１６３は、電子スイッチ（SW）１６１から出力された制御電圧VRDCまたは制御電圧VWDCに、ノイズ発生回路１６２から供給されるノイズを重畳し、システムコントローラ１１のADC３４に供給する。このノイズの重畳は、例えば、制御電圧VRDCまたは制御電圧VWDCの平均値を算出する場合などに、制御電圧VRDCまたは制御電圧VWDCの値を適度に分散させるために用いられる。
【００６１】
なお、以下、特に記載しない限り、ノイズ発生回路１６２からはノイズが出力されておらず、加算器１６３からは、制御電圧VRDCまたは制御電圧VWDCがそのまま出力されるものとする。
【００６２】
また、ADC３４の入力電圧のレンジは、制御電圧VRDCまたは制御電圧VWDCによりADC３４の出力値がオーバーフローしないように、B1DAC１３６およびB3DAC１５４の出力電圧のレンジより若干広めになるように設計されている。
【００６３】
次に、LDD１１４の詳細について説明する。
【００６４】
LDD１１４において、APC１１３より供給される制御電圧VRDCは、アンプ（Ar）１７１において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７２に供給される。またAPC１１３より供給される制御電圧WDC5はアンプ（Ac）１７３において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７４に供給される。さらに、APC１１３より供給される制御電圧WDC2は、アンプ（Ap）１７５において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７６に供給される。また、APC１１３より供給される制御電圧WDC3は、アンプ（Ae）１７７において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７８に供給される。
【００６５】
電子スイッチ（SW）１７２には、その切り替え制御信号として、ライトストラテジ１１５よりNOT回路（論理否定回路）１８１を介して制御信号WGATEが供給される。電子スイッチ（SW）１７２は、制御信号WGATEがオフのとき、アンプ（Ar）１７１の出力を加算器１９１に供給する。また、電子スイッチ（SW）１７４には、その切り替え制御信号として、ライトストラテジ１１５より制御信号WGATEが供給される。電子スイッチ（SW）１７４は、制御信号WGATEがオンのとき、アンプ（Ac）１７３の出力を加算器１９１に供給する。つまり、光ディスク２１からの情報の読み出し（リード）が選択されている時は、電子スイッチ（SW）１７２がオン状態となり、電子スイッチ（SW）１７４がオフ状態となり、アンプ（Ar）１７１の出力（リードパワー）が加算器１９１に供給される。逆に、光ディスク２１への情報の書き込み（ライト）が選択されている時は、電子スイッチ（SW）１７４がオン状態となり、電子スイッチ（SW）１７２がオフ状態となり、アンプ（Ac）１７３の出力（クールパワー）が加算器１９１に供給される。
【００６６】
電子スイッチ（SW）１７６には、その切り替え制御信号として、ライトストラテジ１１５より制御信号PEAKが供給される。電子スイッチ（SW）１７６は、制御信号PEAKがオンのとき、アンプ（Ap）１７５の出力を加算器１９１に供給する。電子スイッチ（SW）１７８には、その切り替え制御信号として、ライトストラテジ１１５より制御信号ERASEが供給される。電子スイッチ（SW）１７８は、制御信号ERASEがオンのとき、アンプ（Ae）１７７の出力を加算器１９１に供給する。
【００６７】
加算器１９１は、電子スイッチ（SW）１７２、電子スイッチ（SW）１７４、電子スイッチ（SW）１７６、および電子スイッチ（SW）１７８より供給される電流を互いに加算して、その加算結果をLD１１１に供給する。LD１１１は、その供給された電流の電流値に応じたパワーでレーザ光を出力する。
【００６８】
システムコントローラ１１は、以上のようなAPCシステムにおいて、APC１１３がより正確にパワー制御を行うことができるように、APC１１３が制御の基準とする初期値やゲイン等の校正処理を行う。
【００６９】
図３は、そのシステムコントローラ１１のCPU３１が所定のプログラムを実行することにより実現される校正処理に関する機能を示す機能ブロック図である。
【００７０】
図３に示されるように、CPU３１が所定のプログラムを実行することにより、初期キャリブレーション処理部２２１、および、DAC-ADC対応関係導出部２２２を含む機能が実現される。
【００７１】
初期キャリブレーション処理部２２１は、光ディスク２１が光ディスクドライブ１０の所定の位置にセットされてから、LD１１１により光ディスク２１に対して情報の読み出しや書き込みが行われる前に行う校正処理である初期キャリブレーション処理を実行する。初期キャリブレーション処理は、主に、光ディスクドライブ１０の回路の長期的な経時変化や外部環境の変化等や、動作時に発生するゲイン誤差やオフセット等の吸収を目的とする校正処理である。
【００７２】
初期キャリブレーション処理部２２１は、初期キャリブレーション処理の各工程を実行する、VRDC抽出処理部２３１、クールチャンネル２点校正処理部２３２、フルスケール評価処理部２３３、イレースチャンネル２点校正フェーズ１処理部２３４、ピークチャンネル２点校正フェーズ１処理部２３５、イレースチャンネル２点校正フェーズ２処理部２３６、ピークチャンネル２点校正フェーズ２処理部２３７、およびRATIO設定処理部２３８を有する。
【００７３】
VRDC抽出処理部２３１は、リードパワー出力時（読み出し動作時）における制御電圧VRDCを抽出する。この抽出した値は、他の工程に利用される。クールチャンネル２点校正処理部２３２は、クールパワーを制御するチャンネルであるクールチャンネルの制御電圧WDC5に関する校正処理を行う処理部である。より具体的には、クールチャンネル２点校正処理部２３２は、互いに異なる２つの目標値に対応する制御電圧WDC5を求め、その２点の関係に基づいて、書き込み処理時の目標値に対応するB2DAC１３７の指示値を校正する。
【００７４】
フルスケール評価処理部２３３は、RATIO用DACであるC1DAC１５５やC2DAC１５６のフルスケールをできるだけ有効利用できるように、B3DAC１６２に設定する値を決定する。この値は、ピークチャンネルやイレースチャンネルの校正処理に利用される。
【００７５】
イレースチャンネル２点校正フェーズ１処理部２３４およびイレースチャンネル２点校正フェーズ２処理部２３６は、イレースパワーを制御するチャンネルであるイレースチャンネルの制御電圧WDC3に関する校正処理を行う処理部である。また、ピークチャンネル２点校正フェーズ１処理部２３５およびピークチャンネル２点校正フェーズ２処理部２３７は、ピークパワーを制御するチャンネルであるピークチャンネルの制御電圧WDC2に関する校正処理を行う処理部である。より具体的には、イレースチャンネル２点校正フェーズ１処理部２３４およびピークチャンネル２点校正フェーズ１処理部２３５は、フルスケール評価処理部２３３が求めたC1DAC１５５やC2DAC１５６の指示値を用いて、互いに異なる２つの目標値に対するC1DAC１５５やC2DAC１５６の指示値を求める（２点校正処理フェーズ１）。イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７は、上述した２つの目標値のそれぞれについて、イレースチャンネル２点校正フェーズ１処理部２３４およびピークチャンネル２点校正フェーズ１処理部２３５が求めたC1DAC１５５やC2DAC１５６の指示値を用いて、C1DAC１５５やC2DAC１５６の指示値を再度求める（２点校正処理フェーズ２）。
【００７６】
RATIO設定処理部２３８は、イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７により求められた、２つの目標値と、それらに対応するC1DAC１５５やC2DAC１５６の指示値との関係から、書き込み処理時のC1DAC１５５やC2DAC１５６の指示値を求め、設定する（校正する）。
【００７７】
DAC-ADC対応関係導出部２２２は、B1DAC-ADC対応関係導出部２４１およびB3DAC-ADC対応関係導出部２４２を含むように構成される。B1DAC-ADC対応関係導出部２４１は、B1DAC１３６の設定値とADC３４の出力値との対応関係を導出し、導出した対応関係を示すデータを、システムコントローラ１１の図示せぬ不揮発性のメモリに記憶させる。B3DAC-ADC対応関係導出部２４２は、B3DAC１５４の設定値とADC３４の出力値との対応関係を導出し、導出した対応関係を示すデータを、システムコントローラ１１の図示せぬ不揮発性のメモリに記憶させる。
【００７８】
導出されたB1DAC１３６の設定値とADC３４の出力値との対応関係、および、B3DAC１５４の設定値とADC３４の出力値との対応関係は、後述するように、初期キャリブレーション処理において、B1DAC１３６およびB3DAC１５４の設定値を求めるのに用いられる。
【００７９】
次に、上述した光ディスクドライブ１０の各部の動作について説明する。最初に、通常時の読み出しや書き込みを行うときの動作について説明する。
【００８０】
光ディスク２１に対して情報の読み出しや書き込みを行う場合、図２のLD１１１は、レーザ光を発光出力する。上述したように、LD１１１は、LDD１１４より供給される電流の電流値に応じたパワーでレーザ光を出力する。換言すれば、LDD１１４は、LD１１１に供給する電流の電流値によってLD１１１の発光出力のパワーを制御する。
【００８１】
LD１１１の出力パワーは、情報の読み出し、情報の消去、情報の書き込み、または光ディスク２１の表面の冷却等、その処理内容に応じて互いに異なるパワーでレーザ光を発光出力する。具体的には、LDD１１４は、複数の電流を積み上げ（加算し）、その組み合わせの選択により、LD１１１の各パワーによるレーザ光の発光出力を実現する。
【００８２】
LDD１１４は、APC１１３よりチャンネル毎に供給される指示値（制御電圧）に応じた電流値の電流を、そのチャンネル毎に生成する。ライトストラテジ１１５は、WGATE、PEAK、ERASE等の制御信号により、積み上げる電流を選択する。
【００８３】
図４は、その電流の積み上げの様子を説明するための、レーザ光の波形の例を示す図である。図４において矢印２５１で示される区間が読み出し処理（Read）が行われる区間であり、矢印２５２で示される区間が書き込み処理（Write）が行われる区間である。
【００８４】
図４の例に示されるように、読み出し処理（Read）においては、リードチャンネルの制御電圧VRDCが変換された電流のみが選択され、LD１１１に供給される。従ってLD１１１は、リードパワーでレーザ光を発光出力する。このとき、矢印２６１に示されるように、APC１１３によってリードパワー（Read）、すなわち、リードパワーに対応する制御電圧VRDCでAPCがかかる。すなわち、LD１１１のレーザ光の光出力レベルに応じて電圧VRDCの値が制御される。
【００８５】
また、書き込み処理（Write）における、光ディスク２１表面の冷却時（クール）においては、クールチャンネルの制御電圧WDC5が変換された電流のみが選択され、LD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、クールパワー（制御電圧WDC5に相当するパワー）は、図４の例において矢印２６２および矢印２６３に示されるように、制御電圧VRDCに相当するリードパワー（矢印２６２）から、B2DAC１３７の出力に相当するパワー（矢印２６３）が減算されて生成される。矢印２６３により示されるB2DAC１３７の値は書き込み処理中固定されているので、APCは、矢印２６２により示される制御電圧VRDCによりかけられる。すなわち、LD１１１のレーザ光の光出力レベルに応じて電圧VRDCの値が制御される。
【００８６】
書き込み処理における、光ディスク２１に記録されている情報の消去（イレース）においては、クールチャンネルの制御電圧WDC5が変換された電流と、イレースチャンネルの制御電圧WDC3が変換された電流とが選択され、互いに加算されてLD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、イレースパワーは、図４の例において矢印２６２乃至矢印２６４に示されるように、クールパワー（矢印２６２および矢印２６３）に、制御電圧WDC3に相当するパワー（矢印２６４）が加算されて生成される。つまり、制御電圧WDC3は、イレースパワーとクールパワーとの差分を制御する。
【００８７】
書き込み処理における、光ディスク２１への情報の書き込み（ピーク）においては、クールチャンネルの制御電圧WDC5が変換された電流と、ピークチャンネルの制御電圧WDC2が変換された電流とが選択され、互いに加算されてLD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、ピークパワーは、図４の例において矢印２６２、矢印２６３、および矢印２６５に示されるように、クールパワー（矢印２６２および矢印２６３）に、制御電圧WDC2に相当するパワー（矢印２６５）が加算されて生成される。つまり、制御電圧WDC2は、ピークパワーとクールパワーとの差分を制御する。
【００８８】
このように、LDD１１４は、APCの複数のチャンネルより供給される制御電圧をそれぞれ変換した電流を組み合わせることにより、LD１１１によるレーザ光の発光出力のレベルを制御する。
【００８９】
次に、通常の読み出し処理の際の（リード動作時の）、光学ヘッド部１６内の各部の動作について図５を参照して説明する。図５は、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。
【００９０】
読み出し処理であるので、ライトストラテジ１１５は、制御信号WGATE、PEAK、およびERASEの値を全てオフにする。また、ライトストラテジ１１５は、制御信号SGATEを、読み出し時の電圧をサンプル／ホールドさせるように設定する。
【００９１】
LD１１１の光出力がFPD１１２より光電変換された電圧値は、サンプル／ホールド部（S/H）１３１により、ライトストラテジ１１５より供給された制御信号SGATEのタイミングに従ってサンプル／ホールドされ、その電圧値は、アンプ１３２において増幅され、比較器１３４、および比較器１５２に供給される。
【００９２】
A1DAC１３３のレジスタには、リードパワーの目標値として、所定の指示値RPWRがセットされる。比較器１３４は、A1DAC１３３が出力する、レジスタにセットされた指示値RPWRに相当する電圧を、アンプ１３２の出力から減算する。なお、B1DAC１３６のレジスタには指示値がセットされないので、B1DAC１３６は、アナログ電圧を出力しない。従って、制御電圧調整部１３５は、比較器１３４の出力を選択し、比較器１３４が出力する差分値に基づいて制御電圧VRDCの電圧値を制御する。その制御電圧VRDCは、リードチャンネルの出力として、LDD１１４のアンプAr１７１において電流に変換される。変換された電流は電子スイッチ（SW）１７２に供給される。制御信号WGATEがオフなので、電子スイッチ（SW）１７２は、アンプAr１７１からの電流を加算器１９１に供給する。
【００９３】
また、制御電圧VRDCは減算器１３８にも供給される。B2DAC１３７のレジスタには、所定の指示値P1INISETがセットされる。減算器１３８は、B2DAC１３７が出力する、レジスタにセットされた指示値P1INISETに相当する電圧を、制御電圧VRDCから減算する。電子スイッチ（SW）１３９は、減算器１３８の出力を選択し、それをクールチャンネルの出力（制御電圧WDC5）として、LDD１１４のアンプAc１７３に供給する。制御電圧WDC5は、LDD１１４のアンプAc１７３において電流に変換される。変換された電流は電子スイッチ（SW）１７４に供給される。ただし、制御信号WGATEがオフなので、電子スイッチ（SW）１７４は、アンプAc１７３からの電流を加算器１９１に供給しない。
【００９４】
なお、読み出し処理においては、A2DAC１５１のレジスタには指示値がセットされない。従って、比較器１３４は、比較結果を出力しない。ただし、B3DAC１５４のレジスタにイレースパワーとピークパワーを制御する指示値P2INISETがセットされる。B3DAC１５４は、そのP2INISETに相当する電圧を制御電圧調整部１５３の入力に印加する。制御電圧調整部１５３は、そのB3DAC１５４の出力を選択し、制御電圧VWDCとしてC1DAC１５５およびC2DAC１５６に供給する。
【００９５】
C1DAC１５５は、レジスタにセットされた指示値ERATIOに相当する比率で制御電圧VRDCを減衰させ、イレースチャンネルの出力（制御電圧WDC3）として、LDD１１４のアンプAe１７７に供給する。制御電圧WDC3は、LDD１１４のアンプAe１７７において電流に変換される。変換された電流は電子スイッチ（SW）１７８に供給される。ただし、制御信号ERASEがオフなので、電子スイッチ（SW）１７８は、アンプAe１７７からの電流を加算器１９１に供給しない。
【００９６】
C2DAC１５６は、レジスタにセットされた指示値PRATIOに相当する比率で制御電圧VRDCを減衰させ、ピークチャンネルの出力（制御電圧WDC2）として、LDD１１４のアンプAp１７５に供給する。制御電圧WDC2は、LDD１１４のアンプAp１７５において電流に変換される。変換された電流は電子スイッチ（SW）１７６に供給される。ただし、制御信号PEAKがオフなので、電子スイッチ（SW）１７６は、アンプAp１７５からの電流を加算器１９１に供給しない。
【００９７】
また、電子スイッチ（SW）１６１はオフされており、制御電圧VRDCおよび制御電圧VWDCはADC３４に供給されない。
【００９８】
以上のように、通常の読み出し処理においては、加算器１９１にリードチャンネルの電流のみが供給される。従って、加算器１９１は、その電流をそのままLD１１１に供給する。以上によりLD１１１は、制御電圧VRDCに相当するリードパワーでレーザ光を発光出力する。
【００９９】
次に、通常の書き込み処理の際の、光学ヘッド部１６内の各部の動作について図６を参照して説明する。図６は、図５と同様に、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。
【０１００】
書き込み処理であるので、ライトストラテジ１１５は、制御信号WGATE、PEAK、およびERASEの値を全てオンにする。厳密には、制御信号PEAKは、光ディスク２１に書き込みを行うときのみオンにされ、制御信号ERASEは、光ディスク２１に記録されている情報の消去を行うときのみオンにされる。すなわち、これらの制御信号は、書き込み処理中にオンまたはオフの切り替えが行われる。
【０１０１】
また、ライトストラテジ１１５は、制御信号SGATEを、イレース処理時の電圧をサンプル／ホールドさせるように設定する。
【０１０２】
LD１１１の光出力がFPD１１２より光電変換された電圧値は、サンプル／ホールド部（S/H）１３１により、ライトストラテジ１１５より供給された制御信号SGATEのタイミングに従ってサンプル／ホールドされ、その電圧値は、アンプ１３２において増幅され、比較器１３４、および比較器１５２に供給される。
【０１０３】
A1DAC１３３のレジスタには、イレースパワーの目標値として、所定の指示値EPWRがセットされる。比較器１３４は、A1DAC１３３が出力する、レジスタにセットされた指示値EPWRに相当する電圧を、アンプ１３２の出力から減算する。なお、B1DAC１３６のレジスタには指示値がセットされないので、B1DAC１３６は、アナログ電圧を出力しない。従って、制御電圧調整部１３５は、比較器１３４の出力を選択し、比較器１３４が出力する差分値に基づいて制御電圧VRDCの電圧値を制御する。その制御電圧VRDCは、リードチャンネルの出力として、LDD１１４のアンプAr１７１において電流に変換される。変換された電流は電子スイッチ（SW）１７２に供給される。制御信号WGATEがオンなので、電子スイッチ（SW）１７２は、アンプAr１７１からの電流を加算器１９１に供給しない。
【０１０４】
また、制御電圧VRDCは減算器１３８にも供給される。B2DAC１３７のレジスタには、所定の指示値P1INISETがセットされる。減算器１３８は、B2DAC１３７が出力する、レジスタにセットされた指示値P1INISETに相当する電圧を、制御電圧VRDCから減算する。電子スイッチ（SW）１３９は、減算器１３８の出力を選択し、それをクールチャンネルの出力（制御電圧WDC5）として、LDD１１４のアンプAc１７３に供給する。制御電圧WDC5は、LDD１１４のアンプAc１７３において電流に変換される。変換された電流は電子スイッチ（SW）１７４に供給される。制御信号WGATEがオンなので、電子スイッチ（SW）１７４は、アンプAc１７３からの電流を加算器１９１に供給する。
【０１０５】
通常の書き込み処理においては、A2DAC１５１のレジスタには指示値がセットされない。従って、比較器１３４は、比較結果を出力しない。ただし、B3DAC１５４のレジスタにイレースパワーとピークパワーを制御する指示値P2INISETがセットされる。B3DAC１５４は、そのP2INISETに相当する電圧を制御電圧調整部１５３の入力に印加する。制御電圧調整部１５３は、そのB3DAC１５４の出力を選択し、制御電圧VWDCとしてC1DAC１５５およびC2DAC１５６に供給する。
【０１０６】
C1DAC１５５は、レジスタにセットされた指示値ERATIOに相当する比率で制御電圧VRDCを減衰させ、イレースチャンネルの出力（制御電圧WDC3）として、LDD１１４のアンプAe１７７に供給する。制御電圧WDC3は、LDD１１４のアンプAe１７７において電流に変換される。変換された電流は電子スイッチ（SW）１７８に供給される。制御信号ERASEがオンのとき、電子スイッチ（SW）１７８は、アンプAe１７７からの電流を加算器１９１に供給する。
【０１０７】
C2DAC１５６は、レジスタにセットされた指示値PRATIOに相当する比率で制御電圧VRDCを減衰させ、ピークチャンネルの出力（制御電圧WDC2）として、LDD１１４のアンプAp１７５に供給する。制御電圧WDC2は、LDD１１４のアンプAp１７５において電流に変換される。変換された電流は電子スイッチ（SW）１７６に供給される。制御信号PEAKがオンのとき、電子スイッチ（SW）１７６は、アンプAp１７５からの電流を加算器１９１に供給する。
【０１０８】
以上のように、通常の書き込み処理においては、加算器１９１には、クールチャンネルの電流が供給されるとともに、イレースチャンネルまたはピークチャンネルの電流が必要に応じて供給される。従って、加算器１９１は、それらの同時に供給される電流を加算し、LD１１１に供給する。以上によりLD１１１は、適宜、各パワーでレーザ光を発光出力する。
【０１０９】
また、電子スイッチ（SW）１６１はオフされており、制御電圧VRDCおよび制御電圧VWDCはADC３４に供給されない。
【０１１０】
以上のようなAPCシステムに対して、システムコントローラ１１のCPU３１は、校正処理を行う。以下に、その校正処理について説明する。
【０１１１】
最初に、図７のフローチャートを参照して、光ディスクドライブ１０により実行されるDAC-ADC対応関係導出処理について説明する。
【０１１２】
ステップＳ１において、B1DAC-ADC対応関係導出部２４１は、B1DAC１３６に設定値Aを設定したときのADC３４の出力値AD(A)を検出する。具体的には、B1DAC-ADC対応関係導出部２４１は、B1DAC１３６のレジスタに設定値Aのデジタルデータを設定する。B1DAC１３６は、設定値Aに相当する電圧値Aのアナログ信号を出力し、制御電圧調整部１３５に供給する。制御電圧調整部１３５は、ライトストラテジ１１５の制御の基に、図８に示されるように、入力としてB1DAC１３６の出力を選択して、そのまま制御電圧VRDCとして出力する。制御電圧調整部１３５から出力された制御電圧VRDCは、図８においては図示が省略されている端子T1、SW１６１、および、加算器１６３を介してADC３４に入力される。ADC３４は、入力された制御電圧VRDCの電圧値Aをデジタルデータに変換する。DSP３５は、制御電圧VRDCの電圧値Aのデジタルデータである出力値AD(A)を取得し、B1DAC-ADC対応関係導出部２４１に供給する。
【０１１３】
ステップＳ２において、B1DAC-ADC対応関係導出部２４１は、ステップＳ１の処理と同様に、B1DAC１３６に設定値Aとは異なる設定値Bを設定したときのADC３４の出力値AD(B)を検出する。
【０１１４】
ステップＳ３において、B1DAC-ADC対応関係導出部２４１は、B1DAC１３６の設定値とADC３４の出力値の対応関係を求める。具体的には、B1DAC-ADC対応関係導出部２４１は、図９に示されるように、B1DAC１３６の設定値を横軸方向、および、ADC３４の出力値を縦軸方向とした場合、B1DAC１３６の設定値とADC３４の出力値の組み合わせからなる点Pa(A，AD(A)）および点Pb(B，AD(B)）の２点を通る直線により表される関係を、B1DAC１３６の設定値とADC３４の出力値の対応関係として求める。
【０１１５】
B1DAC-ADC対応関係導出部２４１は、求めた対応関係に基づいて、ADC３４の出力値に対応するB1DAC１３６の設定値を算出するための関数g()を求める。すなわち、ADC３４の出力値がAD1となる場合のB1DAC１３６の設定値をDA1とした場合、DA1＝g(AD1)となる。B1DAC-ADC対応関係導出部２４１は、関数g()を示すデータをシステムコントローラ１１の図示せぬ不揮発性のメモリに記憶させる。なお、関数g()の代わりに、図９に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報を記憶させるようにしてもよい。
【０１１６】
ステップＳ４において、B3DAC-ADC対応関係導出部２４２は、B3DAC１５４に設定値Cを設定したときのADC３４の出力値CD(A)を検出する。具体的には、B3DAC-ADC対応関係導出部２４２は、B3DAC１５４のレジスタに設定値Cのデジタルデータを設定する。B3DAC１５４は、設定値Cに相当する電圧値Cのアナログ信号を出力し、制御電圧調整部１５３に供給する。制御電圧調整部１５３は、ライトストラテジ１１５の制御の基に、図１０に示されるように、入力としてB3DAC１５４の出力を選択して、そのまま制御電圧VWDCとして出力する。制御電圧調整部１５３から出力された制御電圧VWDCは、図１０においては図示が省略されている端子T2、SW１６１、および、加算器１６３を介してADC３４に入力される。ADC３４は、入力された制御電圧VWDCの電圧値Cをデジタルデータに変換する。DSP３５は、制御電圧VWDCの電圧値Cのデジタルデータである出力値AD(C)を取得し、B3DAC-ADC対応関係導出部２４２に供給する。
【０１１７】
ステップＳ５において、B3DAC-ADC対応関係導出部２４２は、ステップＳ１の処理と同様に、B3DAC１５４に設定値Cとは異なる設定値Dを設定したときのADC３４の出力値AD(D)を検出する。
【０１１８】
ステップＳ６において、B3DAC-ADC対応関係導出部２４２は、B3DAC１５４の設定値とADC３４の出力値の対応関係を求める。具体的には、B3DAC-ADC対応関係導出部２４２は、図１１に示されるように、B3DAC１５４の設定値を横軸方向、および、ADC３４の出力値を縦軸方向とした場合、B3DAC１５４の設定値とADC３４の出力値の組み合わせからなる点Pc(C，AD(C)）および点Pd(D，AD(D)）の２点を通る直線により表される関数を、B3DAC１５４の設定値とADC３４の出力値の対応関係として求める。
【０１１９】
B3DAC-ADC対応関係導出部２４２は、求めた対応関係に基づいて、ADC３４の出力値に対応するB3DAC１５４の設定値を算出するための関数h()を求める。すなわち、ADC３４の出力値がAD2となる場合のB3DAC１５４の設定値をDA2とした場合、DA2＝h(AD2)となる。B3DAC-ADC対応関係導出部２４２は、関数h()を示すデータをシステムコントローラ１１の図示せぬ不揮発性のメモリに記憶させる。なお、関数h()の代わりに、図１１に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報を記憶させるようにしてもよい。
【０１２０】
ステップＳ６の処理が終了すると、DAC-ADC対応関係導出処理は終了する。
【０１２１】
ところで、通常、ADコンバータおよびDAコンバータの入出力特性の線形性は、かなりの精度（例えば、INL（積分非直線性）が±1LSB未満）で保証されている。従って、B1DAC１３６およびB3DAC１５４の全ての設定値に対するADC３４の出力値を検出することなく、上述したように、B1DAC１３６およびB3DAC１５４の異なる２つの設定値に対するADC３４の出力値を検出するだけで、B1DAC１３６の設定値とADC３４の出力値の対応関係、および、B3DAC１５４の設定値とADC３４の出力値の対応関係を、簡単にかつ精度高く求めることができる。なお、設定値Aと設定値Bとの間、および、設定値Cと設定値Dとの間には、十分な差を設けるようにすることが望ましい。
【０１２２】
なお、上述したDAC-ADC対応関係導出処理を実行するタイミングとしては、例えば、以下の３つのパターンが考えられる。
【０１２３】
まず、B1DAC１３６の設定値とADC３４の出力値の対応関係、および、B3DAC１５４の設定値とADC３４の出力値の対応関係に、温度特性および経時特性による変化がほとんど発生しない場合、例えば、光ディスクドライブ１０の工場出荷時に１回のみ行うようにすることが考えられる。
【０１２４】
また、B1DAC１３６の設定値とADC３４の出力値の対応関係、および、B3DAC１５４の設定値とADC３４の出力値の対応関係に、温度特性による変化はほとんど発生しないが、経時特性による変化が発生する場合、例えば、光ディスクドライブ１０の電源をオンにしたとき、光ディスク２１の挿入を行ったときなど、LD１１１により光ディスク２１のトレースが行われていない期間に行うようにすることが考えられる。
【０１２５】
さらに、B1DAC１３６の設定値とADC３４の出力値の対応関係、および、B3DAC１５４の設定値とADC３４の出力値の対応関係に、温度特性および経時特性による変化が発生する場合、B3DAC１５４の設定値とADC３４の出力値の対応関係の導出処理については、光ディスク２１への書き込みが行われていない期間に適宜行うようにすることが考えられる。これは、図５を参照して上述したように、光ディスク２１への書き込みが行われていない期間、換言すれば、イレースチャンネルおよびピークチャンネルからのLD１１１への出力がオフになり、制御電圧VWDC（制御電圧WDC２、WDC３）により生じる電流がLD１１１に供給されていない期間は、光ディスク２１からLD１１１のフォーカスを外さずにトレース状態のまま、B3DAC１５４の設定値を変更して制御電圧VWDCを変更することが可能であり、装置のパフォーマンスに影響を及ぼさないからである。なお、B1DAC１３６の設定値とADC３４の出力値の対応関係の導出処理については、光ディスク２１のトレースが行われたまま実行することはできないため、光ディスク２１のトレースが行われていない期間に行われる。
【０１２６】
次に、初期キャリブレーション処理の流れについて図１２のフローチャートを参照して説明する。必要に応じて図１３を参照して説明する。
【０１２７】
初期キャリブレーション処理が開始されると、初期キャリブレーション処理部２２１のVRDC抽出処理部２３１は、ステップＳ１１において、図１３の範囲２７１に示されるように、読み出し（リード）動作時においてリードパワーに対応する制御電圧VRDCをADC３４によりデジタル値として取り込むリード動作時制御電圧取り込み処理を実行し、リード動作時の制御電圧VRDCを取り込む。
【０１２８】
ステップＳ１２において、クールチャンネル２点校正処理部２３２は、図１３の範囲２７２に示されるように、２つの目標値を用いて書き込み処理時のB2DAC１３７の指示値を求めるクールチャンネル２点校正処理を行う。
【０１２９】
ステップＳ１３において、フルスケール評価処理部２３３は、図１３の範囲２７３に示されるように、RATIOを決定するためのC1DAC１５５およびC2DAC１５６のフルスケールをより有効に活用できるように、B3DAC１５４の指示値を設定するフルスケール評価処理を行う。
【０１３０】
ステップＳ１４において、イレースチャンネル２点校正フェーズ１処理部２３４は、図１３の範囲２７４に示されるように、２つの目標値を用いて書き込み処理時のC1DAC１５５の指示値を求めるイレースチャンネル２点校正フェーズ１処理（１回目の校正処理）を行う。ステップＳ１５において、ピークチャンネル２点校正フェーズ１処理部２３５は、図１３の範囲２７５に示されるように、２つの目標値を用いて書き込み処理時のC2DAC１５６の指示値を求めるピークチャンネル２点校正フェーズ１処理（１回目の校正処理）を行う。
【０１３１】
ステップＳ１６において、イレースチャンネル２点校正フェーズ２処理部２３６は、校正処理の精度を向上させるために、図１３の範囲２７６に示されるように、イレースチャンネル２点校正フェーズ２処理（２回目の校正処理）を行う。ステップＳ１７において、ピークチャンネル２点校正フェーズ２処理部２３７は、校正処理の精度を向上させるために、図１３の範囲２７７に示されるように、ピークチャンネル２点校正フェーズ２処理（２回目の校正処理）を行う。
【０１３２】
ステップＳ１８において、RATIO設定処理部２３８は、上述した処理により設定された、書き込み処理時にB3DAC１５４のレジスタにセットされる値P2INISET@WRに応じてC1DAC１５５のレジスタにセットされる値ERATIO@WR、並びに、C2DAC１５６のレジスタにセットされる値PRATIO@WRを設定する。
【０１３３】
ステップＳ１８の処理が終了すると、初期キャリブレーション処理は終了する。
【０１３４】
次に、ステップＳ１１乃至ステップＳ１７の各処理の詳細について説明する。最初に、ステップＳ１において実行されるリード動作時制御電圧取り込み処理の流れの例を図１４のフローチャートを参照して説明する。必要に応じて図１５を参照して説明する。図１５は、図２を参照して説明した光学ヘッド部１６の各部の、リード動作時制御電圧取り込み処理実行時の動作の様子の例を示す図である。
【０１３５】
リード動作時制御電圧取り込み処理が開始されると、VRDC抽出処理部２３１は、ステップＳ２１において、ライトストラテジ１１５を制御して、リードチャンネルのみをオンにさせる。図１５に示されるようにライトストラテジ１１５は、VRDC抽出処理部２３１からの要求に基づいて、制御信号WGATE、PEAK、およびERASEを全てオフにする（点線）。WGATEがオフになると、NOT回路１８１により、電子スイッチ（SW）１７２には、オン状態の制御信号が供給される。つまり、リードチャンネルのみがオン状態となる。これにより、光学ヘッド部１６の各部は、基本的に読み出し処理時の動作を行う。
【０１３６】
ステップＳ２２において、VRDC抽出処理部２３１は、APCの目標値としてA1DAC１３３の指示値にリードパワーRPWRを設定し、ステップＳ２３において、各部を制御してAPC制御を行う。比較器１３４は、アンプ１３２の出力電圧と、A1DAC１３３より出力されるRPWRに相当する電圧とを比較し、その差分値を制御電圧調整部１３５に供給する。制御電圧調整部１３５は、比較器１３４の差分値を入力として選択し、その値に応じて制御電圧VRDCを調整する。
【０１３７】
ステップＳ２４において、VRDC抽出処理部２３１は、制御電圧VRDCをデジタル値RINTMONに変換して抽出する。具体的には、電子スイッチ（SW）１６１は、VRDC抽出処理部２３１の制御の基に、端子T1から供給される制御電圧VRDCを選択して出力する。電子スイッチ（SW）１６１から出力された制御電圧VRDCは、加算器１６３を介して、ADC３４に供給され、ADC３４は、制御電圧VRDCをデジタル値RINTMONに変換する。VRDC抽出処理部２３１は、DSP３５を介して、デジタル値RINTMONを取得する。
【０１３８】
ステップＳ２５において、VRDC抽出処理部２３１は、図１８および図１９を参照して後述するように、抽出したデジタル値RINTMONに対応するB1DAC１３６の指示値を求める。
【０１３９】
ステップＳ２５の処理が終了すると、リード動作制御電圧取り込み処理は終了する。
【０１４０】
次に、図１２のステップＳ１２において実行されるクールチャンネル２点校正処理の流れの例を図１６のフローチャートを参照して説明する。必要に応じて図１７を参照して説明する。図１６は、図２を参照して説明した光学ヘッド部１６の各部の、クールチャンネル２点校正処理実行時の動作の様子の例を示す図である。
【０１４１】
クールチャンネル２点校正処理部２３２は、書き込み処理時のクールパワーの制御を校正する。つまり、クールチャンネル２点校正処理部２３２は、図４や図６を参照して説明したように、リードパワーとクールパワーの差分値を制御するB2DAC１３７の指示値の校正を行う。クールチャンネル２点校正処理部２３２は、書き込み処理時と同様に、LD１１１にクールパワーでレーザ発光させながら、互いに異なる所定の目標値PLとPHとでAPC制御を行い、各目標値に対応する制御電圧VRDCから、書き込み処理時のB2DAC１３７の指示値を求める（２点校正）。
【０１４２】
PLおよびPHは、予め定められた所定の値の、２点校正用の目標値である。小さい方の目標値がPLで大きいほうの目標値がPHである。このPLおよびPHの値は、光ディスクドライブ１０が正常に動作する範囲（LD１１１の故障や光ディスク２１の破壊等が生じない範囲）であれば、任意の値を設定することができる。
【０１４３】
クールチャンネル２点校正処理が開始されると、クールチャンネル２点校正処理部２３２は、ステップＳ４１において、ライトストラテジ１１５を制御して、クールチャンネルのみをオンにさせる。図１７に示されるようにライトストラテジ１１５は、クールチャンネル２点校正処理部２３２からの要求に基づいて、制御信号WGATEをオンにし（実線）、PEAK、およびERASEをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。制御信号PEAKおよびERASEはオフであるので、ピークチャンネルおよびイレースチャンネルもオフとなる。つまり、クールチャンネルのみがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をクールパワーで発光する時と同様の動作を行う。
【０１４４】
ステップＳ４２において、クールチャンネル２点校正処理部２３２は、A1DAC１３３の指示値に、クールチャンネルの校正処理時用の所定のパワーP1PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。目標値を設定すると、クールチャンネル２点校正処理部２３２は、ステップＳ４３において、各部を制御してAPC制御を行う。
【０１４５】
比較器１３４は、アンプ１３２の出力電圧と、A1DAC１３３より出力されるPLに相当する電圧とを比較し、その差分値を制御電圧調整部１３５に供給する。制御電圧調整部１３５は、比較器１３４の差分値を入力として選択し、その値に応じて制御電圧VRDCを調整する。調整された制御電圧VRDCは、電子スイッチ（SW）１３９により、クールチャンネルから制御電圧WDC5としてLDD１１４に出力される。つまり、クールパワーについてAPC制御が行われる。
【０１４６】
ステップＳ４４において、クールチャンネル２点校正処理部２３２は、図１４のステップＳ２４のVRDC抽出処理部２３１による処理と同様に、制御電圧VRDCをデジタル値P1INTMONに変換して抽出する。
【０１４７】
ステップＳ４５において、クールチャンネル２点校正処理部２３２は、今度は、A1DAC１３３の指示値に、クールチャンネルの校正処理時用の所定のパワーP1PWRとしてPHを設定する。つまり、このときAPCの目標値はPHに設定される。目標値を設定すると、クールチャンネル２点校正処理部２３２は、ステップＳ４６において、ステップＳ４３の場合と同様に、各部を制御してAPC制御を行い、ステップＳ４７において、ステップＳ４４の場合と同様に、制御電圧VRDCをデジタル値P1INTMONに変換して抽出する。
【０１４８】
ステップＳ４８において、クールチャンネル２点校正処理部２３２は、目標値を、クールパワー出力時の目標値PCとするときのクールチャンネルの制御電圧WDC5（WDC5@PC）を算出する。
【０１４９】
目標値PLおよびPHにおいて制御電圧VRDC（P1INTMON）を取得すると、クールチャンネル２点校正処理部２３２は、ステップＳ４８において、目標値を、クールパワー出力時の目標値PCとするときのクールチャンネルの制御電圧WDC5（WDC5@PC）を算出し、ステップＳ４９において、その算出したWDC5@PCを用いて、書き込み処理時のB2DAC１３７の指示値P1INISET@WRを算出する。
【０１５０】
ステップＳ４９の処理が終了すると、リード動作制御電圧取り込み処理は終了する。
【０１５１】
ここで、図１８および図１９を参照して、B1DAC１３６の指示値およびB2DAC１３７の指示値の算出の具体的な例を説明する。
【０１５２】
図１８は、上述した、初期キャリブレーション処理の、リード動作時制御電圧取り込み処理と、クールチャンネル２点校正処理の様子を示す模式図である。
【０１５３】
最初に、B1DAC１３６の指示値の算出方法について説明する。ここで、リード動作時制御電圧取り込み処理において、矢印２８１に示されるリードパワーに対応する制御電圧VRDCとして抽出されたADC３４の出力デジタル値RINTMONの値をR@RDとする。
【０１５４】
そして、読み出し処理時と書き込み処理時においてB1DAC１３６の指示値を変更しないとすると、書き込み処理時のB1DAC１３６の指示値RINISET@WRは、以下の式（１）に示されるように、リード動作時制御電圧取り込み処理において得られた、ADC３４の出力電圧RINTMONの値R@RDを、ADC３４の出力値に対応するB1DAC１３６の設定値を算出するための関数g()に代入することにより求められる。
【０１５５】
【数１】
2009087502.tif 000003
【０１５６】
読み出し処理時と書き込み処理時においてB1DAC１４２の指示値を所定の比率で変更させる場合、その比率を式（１）の右辺に乗算すればよい。
【０１５７】
次に、B2DAC１３７の指示値の算出方法について説明する。上述したクールチャンネル２点校正処理により得られる、目標値PL（矢印２８２）に対応するADC３４の出力デジタル値P1INTMONの値をP1@PLとし、目標値PH（矢印２８３）に対応するADC３４の出力デジタル値P1INTMONの値をP1@PHとすると、それらの値から、目標値とP1INTMONとの関係を、図１９に示すグラフの直線２９１で表すことができる。
【０１５８】
この直線２９１を用いて、任意の目標値に対応するP1INTMONを算出することができる。つまり、目標値を、クールパワー出力時の目標値PCとするときのクールチャンネルの制御電圧WDC5のデジタル値VWDC5@PCを算出することができる。このとき、クールチャンネル２点校正処理部２３２が、図１９に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいて制御電圧VWDC@PCを求めるようにしてもよいが、以下の式（２）を用いて算出するようにしてもよい。
【０１５９】
【数２】
2009087502.tif 000004
【０１６０】
リード動作時制御電圧取り込み処理結果から、書き込み処理時のB2DAC１３７の指示値P1INISET@WRは、以下の式（３）のように算出することができる。
【０１６１】
【数３】
2009087502.tif 000005
【０１６２】
ここで、g()は上述したように、ADC３４の出力値に対応するB1DAC１３６の設定値を算出するための関数である。
【０１６３】
以上の様に、初期キャリブレーション処理部２２１は、実際の書き込み処理時の動作と同様に動作させて２点校正処理を行うことにより、書き込み処理時のクールチャンネルの制御電圧WDC5の制御の校正を、容易に、より高精度に行うことができる。
【０１６４】
次に、図１２のステップＳ１３において実行されるフルスケール評価処理の流れの例を図２０のフローチャートを参照して説明する。必要に応じて図２１および図２２を参照して説明する。図２１は、図２を参照して説明した光学ヘッド部１６の各部の、イレースチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。図２２は、図２を参照して説明した光学ヘッド部１６の各部の、ピークチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【０１６５】
フルスケール評価処理部２３３は、イレースチャンネルとピークチャンネルの比（RATIO）をそれぞれ決定するためのC1DAC１５５およびC2DAC１５６のフルスケールをより有効に活用できるように、C1DAC１５５およびC2DAC１５６の指示値を設定するフルスケール評価処理を行う。APC１１３の他のD/Aコンバータが１０ビットであるのに対してC1DAC１５５およびC2DAC１５６は分解能８ビットのD/Aコンバータを用いており、特に、そのフルスケールをより有効に利用することが望ましい。
【０１６６】
C1DAC１５５およびC2DAC１５６は、制御電圧VWDC、すなわち、B3DAC１５４の出力電圧を基準にRATIOを決定する。従って、例えばB3DAC１５４の値が小さすぎると、C1DAC１５５およびC2DAC１５６はRATIOを小さく設定することができなくなる。逆に、B3DAC１５４の値が大きすぎると、C1DAC１５５およびC2DAC１５６はRATIOを大きく設定することができなくなる。つまり、C1DAC１５５およびC2DAC１５６の指示値として、分解能８ビットのうち一部の狭い範囲しか設定することができなくなる恐れがある。換言すれば、その設定可能なRATIOの範囲にC1DAC１５５およびC2DAC１５６の分解能のより広い範囲を割り当てることにより、より細かなRATIO設定を行うことができるようになる。
【０１６７】
そこで、まず、フルスケール評価処理部２３３は、C1DAC１５５およびC2DAC１５６の指示値、すなわち、イレースチャンネルとピークチャンネルのRATIOを最大（フルスケール）として、そのときの制御電圧VWDC（B3DAC１５４の指示値）を求める（フルスケールを評価する）。
【０１６８】
フルスケール評価処理が開始されると、フルスケール評価処理部２３３は、ステップＳ６１において、C1DAC１５５の指示値ERATIOおよびC2DAC１５６の指示値PRATIOを最大に設定する。
【０１６９】
ステップＳ６２において、フルスケール評価処理部２３３は、ライトストラテジ１１５を制御して、クールチャンネルとイレースチャンネルをオンにする。図２１に示されるようにライトストラテジ１１５は、フルスケール評価処理部２３３からの要求に基づいて、制御信号WGATEとERASEをオンにし（実線）、PEAKをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をイレースパワーで発光する時と同様の動作を行う。つまり、フルスケール評価処理部２３３は、C1DAC１５５のフルスケールの評価を先に行う。
【０１７０】
ステップＳ６３において、フルスケール評価処理部２３３は、目標値を、上述した２点校正処理の大きい方の目標値PHとするようにA2DAC１５１の指示値P2PWRを設定する。つまり、このときAPCのイレースチャンネルの目標値はPHに設定される。このときの目標値は任意の値にすることが可能であるが、制御電圧VWDCをより大きな値にするために、目標値もより大きな値とする方が望ましい。目標値を設定すると、フルスケール評価処理部２３３は、ステップＳ６４において、各部を制御してAPC制御を行う。
【０１７１】
図２１に示されるように、比較器１５２は、アンプ１３２の出力電圧と、A2DAC１５１より出力されるP2PWR（PH）に相当する電圧とを比較し、その差分値を制御電圧調整部１５３に供給する。制御電圧調整部１５３は、比較器１５２の差分値を入力として選択し、その値に応じて制御電圧VWDCを調整する。調整された制御電圧VWDCは、C1DAC１５５によりERATIOで減衰され、イレースチャンネルから、制御電圧WDC3としてLDD１１４に出力される。
【０１７２】
なお、このとき、図２１に示されるように、クールチャンネルの制御電圧WDC5は固定値とされる。すなわち、A1DAC１３３の指示値はセットされず、B1DAC１３６の指示値RINISETにリード動作時制御電圧取り込み処理により求められたRINISET@WRがセットされる。また、B2DAC１３７の指示値P1INISETには、クールチャンネル２点校正処理により求められたP1INISET@WRがセットされる。電子スイッチ（SW）１３９は、減算器１３８の出力を選択する。すなわち、制御電圧WDC5は、RINISET@WR−P1INISET@WRとなる。
【０１７３】
つまり、LDD１１４の加算器１９１において、クールチャンネルの制御電圧WDC5に基づく電流と、イレースチャンネルの制御電圧WDC3に基づく電流とが加算され、LD１１１に供給される。つまり、イレースパワーについてAPC制御が行われる。
【０１７４】
ステップＳ６５において、フルスケール評価処理部２３３は、制御電圧VWDCをデジタル値EINTMONに変換して抽出する。具体的には、電子スイッチ（SW）１６１は、フルスケール評価処理部２３３の制御の基に、端子T2から供給される制御電圧VWDCを選択して出力する。電子スイッチ（SW）１６１から出力された制御電圧VWDCは、加算器１６３を介して、ADC３４に供給され、ADC３４は、制御電圧VWDCをデジタル値EINTMONに変換する。フルスケール評価処理部２３３は、DSP３５を介して、デジタル値EINTMONを取得する。
【０１７５】
ステップＳ６６において、フルスケール評価処理部２３３は、ライトストラテジ１１５を制御して、クールチャンネルとピークチャンネルをオンにする。図２２に示されるようにライトストラテジ１１５は、フルスケール評価処理部２３３からの要求に基づいて、制御信号WGATEとPEAKをオンにし（実線）、ERASEをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をピークパワーで発光する時と同様の動作を行う。
【０１７６】
フルスケール評価処理部２３３は、ステップＳ６７において、ステップＳ６３の場合と同様に、A2DAC１５１の指示値P2PWRをPHに設定する。つまり、このときもAPCのピークチャンネルの目標値はPHに設定される。このときの目標値は任意の値にすることが可能であるが、制御電圧VWDCをより大きな値にするために、目標値もより大きな値とする方が望ましい。目標値を設定すると、フルスケール評価処理部２３３は、ステップＳ６８において、各部を制御してAPC制御を行う。
【０１７７】
図２２に示されるように、このときのAPC１１３の各部の動作は、図２１の場合と同様である。LDD１１４の加算器１９１において、クールチャンネルの制御電圧WDC5に基づく電流と、ピークチャンネルの制御電圧WDC2に基づく電流とが加算され、LD１１１に供給される。つまり、ピークパワーについてAPC制御が行われる。
【０１７８】
ステップＳ６９において、フルスケール評価処理部２３３は、ステップＳ６５の処理と同様に、制御電圧VWDCをデジタル値PINTMONに変換して抽出する。
【０１７９】
ステップＳ７０において、フルスケール評価処理部２３３は、以下の式（４）を用いて、EINTMONおよびPINTMONに基づいてB3DAC１５４の指示値P2INISETを算出する。
【０１８０】
【数４】
2009087502.tif 000006
【０１８１】
式（４）において、P2INISET@WRは、書き込み処理時のB3DAC１５４の指示値を示し、E@PHは、目標値をPH、ERATIOを最大値としたときのEINTMONを示し、P@PHは、目標値をPH、PRATIOを最大値としたときのPINTMONを示し、f（A,B）はAとBを変数とする関数を示し、h()は上述したように、ADC３４の出力値に対応するB3DAC１５４の設定値を算出するための関数である。なお、この関数f（A,B）の一例としては、イレース、ピークのそれぞれのチャンネルで設定される最大のパワー設定を行った場合のEINTMON、PINTMONの推定値の大きい方の値に、例えば10ほどのマージンを加算した値を結果として出力する関数があげられる。
【０１８２】
すなわち、P2INISET@WRは、制御電圧WDC５の値を固定し、LD１１１のレーザ光の光出力レベルに応じて制御電圧VWDCの値が制御される状態において、イレースチャンネルとピークチャンネルのRATIOを最大（フルスケール）にして、レーザ光の光出力レベルが所定の目標レベルになったときの制御電圧VWDCの値に対応するB3DAC１５４の設定値となる。
【０１８３】
ステップＳ７０の処理が終了すると、フルスケール評価処理は終了する。
【０１８４】
以上のようなフルスケールの評価の結果に基づいて、イレースチャンネル２点校正フェーズ１処理部２３４はイレースチャンネルの制御の校正処理を、ピークチャンネル２点校正フェーズ１処理部２３５はピークチャンネルの制御の校正処理を、それぞれ行う。
【０１８５】
次に、図１２のステップＳ１４において実行されるイレースチャンネル２点校正フェーズ１処理の流れの例を図２３のフローチャートを参照して説明する。必要に応じて図２１および図２４を参照して説明する。つまり、このイレースチャンネル２点校正フェーズ１処理実行時の光学ヘッド部１６は、基本的にイレースチャンネルに対するフルスケール評価処理実行時と同様に動作する。つまり、この場合も、APC１１３は、書き込み処理時と同様に動作する。
【０１８６】
イレースチャンネル２点校正フェーズ１処理部２３４は、クールチャンネル２点校正処理と同様に、目標値PLおよびPHの２点を用いた２点校正により、イレースチャンネルの校正を行う。ただし、イレースチャンネルの場合、クールチャンネルの場合と異なり、初期値設定用D/Aコンバータとして、ピークチャンネルと共通のB3DAC１５４が用いられ、イレースチャンネルのみの制御は、RATIO用DACであるC1DAC１５５の指示値ERATIOにより行われる。従ってイレースチャンネルの制御の校正は、C1DAC１５５の指示値ERATIOの校正により行われる。
【０１８７】
ところで、図２４Ａは、図２のAPC１１３の、イレースチャンネルに関する部分を抽出して示したものであるが、例えば、P2INISETとして値「２００」を設定し、ERATIOとして値「１００」を設定したとすると、イレースチャンネルの制御電圧WDC3は、以下の式（５）のように示される。
【０１８８】
【数５】
2009087502.tif 000007
【０１８９】
式（５）においてＫ（Ｘ）は、Ｘに比例する値を示す。つまり、制御電圧WDC3は、P2INISETとERATIOの積に比例する。従って、例えば、式（６）に示されるように、P2INISETとERATIOの値を交換しても制御電圧WDC3の値は変化しない。
【０１９０】
【数６】
2009087502.tif 000008
【０１９１】
つまり、P2INISETとERATIOは乗せ換え可能である。また、上述したように、ADC３４の出力デジタル値を関数h()を用いて変換した値をB3DAC１５４の入力デジタル値とすると、B3DAC１５４の出力電圧は、ADC３４の入力電圧に一致する。つまり、実際にAPC制御された制御電圧VWDC（ADC３４の出力デジタル値）を用いて、ERATIOの値を校正することが可能である。
【０１９２】
また、図２４Ｂは、図２のAPC１１３の、イレースチャンネルとピークチャンネルに関する部分を抽出して示したものである。上述したように、P2INISET@WRは、フルスケール評価処理によりERATIOおよびPRATIOのフルスケールで最適化された固定値である。従って、このP2INISET@WRに対応するERATIOを求めることによりERATIOを適切に校正することができる。
【０１９３】
そのために、イレースチャンネル２点校正フェーズ１処理部２３４は、上述したような乗せ換えを利用して、ADC３４の出力デジタル値を用いて、ERATIOの２点校正処理を行う。
【０１９４】
イレースチャンネル２点校正フェーズ１処理が開始されると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９１において、図２０のステップＳ６２と同様に、ライトストラテジ１１５を制御して、クールチャンネルおよびイレースチャンネルをオンにさせる。つまり、光学ヘッド部１６の各部は、基本的に書き込み処理におけるレーザ光をクールパワーで発光する時の動作を行う。
【０１９５】
ステップＳ９２において、イレースチャンネル２点校正フェーズ１処理部２３４は、フルスケール評価処理において求められた、書き込み処理時のB3DAC１５４の指示値P2INISET@WRに基づいて、ERATIOを設定する。具体的には、B3DAC１５４の分解能が１０ビットであり、C1DAC１５５の分解能が８ビットであるので、イレースチャンネル２点校正フェーズ１処理部２３４は、P2INISET@WR／４をERATIOとして設定する。
【０１９６】
ERATIOを設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９３において、A2DAC１５１の指示値P2PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。目標値を設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９４において、各部を制御してAPC制御を行う。光学ヘッド部１６の各部は、図２１を参照して説明したように、書き込み処理時と同様に動作する。つまり、イレースパワーについてAPC制御が行われる。
【０１９７】
ステップＳ９５において、イレースチャンネル２点校正フェーズ１処理部２３４は、図２０のステップＳ６５のフルスケール評価処理部２３３による処理と同様に、制御電圧VWDCをデジタル値EINTMONに変換して抽出する。EINTMON（E@PL）を得ると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９６において、式（７）に示されるように、そのE@PLをERATIOに乗せ換え、目標値をPLとするときのERATIOであるERATIO@PLを算出する。
【０１９８】
【数７】
2009087502.tif 000009
【０１９９】
目標値をPLとするときのERATIOを求めると、イレースチャンネル２点校正フェーズ１処理部２３４は、次に、目標値をPHとするときのERATIOの算出を行う。
【０２００】
ステップＳ９７において、イレースチャンネル２点校正フェーズ１処理部２３４は、A2DAC１５１の指示値P2PWRとしてPHを設定する。つまり、このときAPCの目標値はPHに設定される。目標値を設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９８において、各部を制御してAPC制御を行う。この場合も、光学ヘッド部１６の各部は、図２１を参照して説明したように、書き込み処理時と同様に動作し、イレースパワーについてAPC制御が行われる。
【０２０１】
ステップＳ９９において、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９５の処理と同様に、制御電圧VWDCをデジタル値EINTMONに変換して抽出する。EINTMON（E@PH）を得ると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ１００において、式（８）に示されるように、そのE@PHをERATIOに乗せ換え、目標値をPHとするときのERATIOであるERATIO@PHを算出する。
【０２０２】
【数８】
2009087502.tif 000010
【０２０３】
ステップＳ９９の処理が終了すると、イレースチャンネル２点校正フェーズ１処理は終了する。
【０２０４】
次に、図１２のステップＳ１５において実行されるピークチャンネル２点校正フェーズ１処理の流れの例を図２５のフローチャートを参照して説明する。必要に応じて図２２を参照して説明する。つまり、このピークチャンネル２点校正フェーズ１処理実行時の光学ヘッド部１６は、基本的にピークチャンネルに対するフルスケール評価処理実行時と同様に動作する。つまり、この場合も、APC１１３は、書き込み処理時と同様に動作する。
【０２０５】
ピークチャンネル２点校正フェーズ１処理部２３５は、クールチャンネル２点校正処理と同様に、目標値PLおよびPHの２点を用いた２点校正により、ピークチャンネルの校正を行う。イレースチャンネルの場合と同様に、ピークチャンネルの制御の校正は、RATIO用D/AコンバータであるC2DAC１５６の指示値PRATIOの校正により行われる。その校正の方法は、基本的に図２４を参照して説明したERATIOの場合と同様である。
【０２０６】
ピークチャンネル２点校正フェーズ１処理が開始されると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２１において、図２０のステップＳ６６と同様に、ライトストラテジ１１５を制御して、クールチャンネルおよびピークチャンネルをオンにさせる。つまり、光学ヘッド部１６の各部は、基本的に書き込み処理におけるレーザ光をピークパワーで発光する時の動作を行う。
【０２０７】
ステップＳ１２２において、ピークチャンネル２点校正フェーズ１処理部２３５は、フルスケール評価処理において求められた、書き込み処理時のB3DAC１５４の指示値P2INISET@WRに基づいて、PRATIOを設定する。具体的には、B3DAC１５４の分解能が１０ビットであり、C2DAC１５６の分解能が８ビットであるので、ピークチャンネル２点校正フェーズ１処理部２３５は、P2INISET@WR／４をPRATIOとして設定する。
【０２０８】
PRATIOを設定すると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２３において、A2DAC１５１の指示値P2PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２４において、各部を制御してAPC制御を行う。光学ヘッド部１６の各部は、図２２を参照して説明したように、書き込み処理時と同様に動作する。つまり、ピークパワーについて目標値をPLとするAPC制御が行われる。
【０２０９】
ステップＳ１２５において、ピークチャンネル２点校正フェーズ１処理部２３５は、図２０のステップＳ６５のフルスケール評価処理部２３３による処理と同様に、制御電圧VWDCをデジタル値PINTMONに変換して抽出する。PINTMON（P@PL）を得ると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２６において、式（９）に示されるように、そのP@PLをPRATIOに乗せ換え、目標値をPLとするときのPRATIOであるPRATIO@PLを算出する。
【０２１０】
【数９】
2009087502.tif 000011
【０２１１】
目標値をPLとするときのPRATIOを求めると、ピークチャンネル２点校正フェーズ１処理部２３５は、次に、目標値をPHとするときのPRATIOの算出を行う。
【０２１２】
ステップＳ１２７において、ピークチャンネル２点校正フェーズ１処理部２３５は、A2DAC１５１の指示値P2PWRとしてPHを設定する。APCの目標値をPHに設定すると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２８において、各部を制御してAPC制御を行う。この場合も、光学ヘッド部１６の各部は、図２２を参照して説明したように、書き込み処理時と同様に動作し、ピークパワーについてAPC制御が行われる。
【０２１３】
ステップＳ１２９において、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２５の処理と同様に、制御電圧VWDCをデジタル値PINTMONに変換して抽出する。PINTMON（P@PH）を得ると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１３０において、式（１０）に示されるように、そのP@PHをPRATIOに乗せ換え、目標値をPHとするときのPRATIOであるPRATIO@PHを算出する。
【０２１４】
【数１０】
2009087502.tif 000012
【０２１５】
ステップＳ１２９の処理が終了すると、ピークチャンネル２点校正フェーズ１処理は終了する。
【０２１６】
イレースチャンネルおよびピークチャンネルのそれぞれについて、１回目の２点校正処理（フェーズ１）が行われると、それらの校正処理において算出されたEINTMONおよびPINTMONをさらにERATIOおよびPRATIOに乗せ換え、２回目の２点校正処理（フェーズ２）が行われる。
【０２１７】
１回目の２点校正処理は、目標値がPHの場合もPLの場合も、ERATIOおよびPRATIOの値には共通の値P2INISET@WRを用いて行った。従って、算出されたERATIOおよびPRATIOの値には、許容できない程の大きな誤差が含まれている可能性がある。そこで、より高精度に校正処理を行うようにするために、イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７は、それぞれ、ERATIOまたはPRATIOについて、フェーズ１において算出されたERATIOおよびPRATIOを用いて、再度、フェーズ１と同様の２点校正処理（フェーズ２）を行う。
【０２１８】
図１２のステップＳ１６において実行されるイレースチャンネル２点校正フェーズ２処理の流れの例を図２６のフローチャートを参照して説明する。
【０２１９】
イレースチャンネル２点校正フェーズ２処理は、イレースチャンネル２点校正フェーズ１処理と基本的に同様である。従って、イレースチャンネル２点校正フェーズ２処理部２３６は、ステップＳ１５１乃至ステップＳ１６１の各処理を、基本的に、図２３のステップＳ９１乃至ステップＳ１００と同様に実行する。ただし、フェーズ２の場合、ERATIOの値を、目標値をPLとするときと、PHとするときとで変更する。
【０２２０】
つまり、イレースチャンネル２点校正フェーズ２処理部２３６は、図２３のステップＳ９１と同様にステップＳ１５１の処理を行った後、ステップＳ１５２において、C1DAC１５５の指示値ERATIOを、フェーズ１において求められた、目標値をPLとするときのERATIO（ERATIO@PL）に設定する。そのERATIOを用いて、イレースチャンネル２点校正フェーズ２処理部２３６は、図２３のステップＳ９３乃至ステップＳ９６の場合と同様にステップＳ１５３乃至ステップＳ１５６の処理を行い、目標値をPLとするときの新たなERATIO（新たなERATIO@PL）を算出する。
【０２２１】
その後、イレースチャンネル２点校正フェーズ２処理部２３６は、ステップＳ１５７において、C1DAC１５５の指示値ERATIOを、フェーズ１において求められた、目標値をPHとするときのERATIO（ERATIO@PH）に設定する。そのERATIOを用いて、イレースチャンネル２点校正フェーズ２処理部２３６は、図２３のステップＳ９７乃至ステップＳ１００の場合と同様にステップＳ１５８乃至ステップＳ１６１の処理を行い、目標値をPHとするときの新たなERATIO（新たなERATIO@PH）を算出する。
【０２２２】
ステップＳ１６１の処理が終了すると、イレースチャンネル２点校正フェーズ２処理は終了する。
【０２２３】
次に、図１２のステップＳ１７において実行されるピークチャンネル２点校正フェーズ２処理の流れの例を図２７のフローチャートを参照して説明する。
【０２２４】
ピークチャンネル２点校正フェーズ２処理は、ピークチャンネル２点校正フェーズ１処理と基本的に同様である。従って、ピークチャンネル２点校正フェーズ２処理部２３７は、ステップＳ１８１乃至ステップＳ１９１の各処理を、基本的に、図２５のステップＳ１２１乃至ステップＳ１３０と同様に実行する。ただし、フェーズ２の場合、PRATIOの値を、目標値をPLとするときと、PHとするときとで変更する。
【０２２５】
つまり、ピークチャンネル２点校正フェーズ２処理部２３７は、図２５のステップＳ１２１と同様にステップＳ１８１の処理を行った後、ステップＳ１８２において、C2DAC１５６の指示値PRATIOを、フェーズ１において求められた、目標値をPLとするときのPRATIO（PRATIO@PL）に設定する。そのPRATIOを用いて、ピークチャンネル２点校正フェーズ２処理部２３７は、図２５のステップＳ１２３乃至ステップＳ１２６の場合と同様にステップＳ１８３乃至ステップＳ１８６の処理を行い、目標値をPLとするときの新たなPRATIO（新たなPRATIO@PL）を算出する。
【０２２６】
その後、ピークチャンネル２点校正フェーズ２処理部２３７は、ステップＳ１８７において、C2DAC１５６の指示値PRATIOを、フェーズ１において求められた、目標値をPHとするときのPRATIO（PRATIO@PH）に設定する。そのPRATIOを用いて、ピークチャンネル２点校正フェーズ２処理部２３７は、図２５のステップＳ１２７乃至ステップＳ１３０の場合と同様にステップＳ１８８乃至ステップＳ１９１の処理を行い、目標値をPHとするときの新たなPRATIO（新たなPRATIO@PH）を算出する。
【０２２７】
ステップＳ１９１の処理が終了すると、イレースチャンネル２点校正フェーズ２処理は終了する。
【０２２８】
図１２のステップＳ１８において、RATIO設定処理部２３８は、以上のように算出された、目標値PLおよびPHに対するERATIOおよびPRATIOを用いて、フルスケール評価処理において算出されたP2INISET@WRをB3DAC１５４に設定した場合の、目標値PLおよびPHに対応するERATIO（ERATIO@PLおよびERATIO@PH）並びにPRATIO（PRATIO@PLおよびPRATIO@PH）を求める。さらに、RATIO設定処理部２３８は、それらの値を用いて、通常の書込み処理時のイレースパワーの目標値Peに対応するERATIO（ERATIO@WR）、および、ピークパワーの目標値Ppに対応するPRATIO（PRATIO@WR）を算出し、設定する。
【０２２９】
その算出方法について具体的に説明する。最初にERATIO@WRについて図２８を参照して説明する。
【０２３０】
図２８に示されるように、フルスケール評価処理においては、分解能８ビットのC1DAC１５５の指示値ERATIOの値が255に設定され、目標値PH（矢印３０１）に対応するADC３４の出力EINTMONが求められる（E@PH）。そして、２点校正処理フェーズ１においては、乗せ換えにより、ERATIOの値がP2INISET@WR/4、すなわち、フルスケール評価処理において求められたP2INISET@WRの４分の１に設定され、目標値PLと目標値PHに対応するADC３４の出力EINTMONがそれぞれ求められる（E@PLおよびE@PH）。さらに、２点校正処理フェーズ２においては、乗せ換えにより、目標値をPLとするときのERATIO（ERATIO@PL）が式（７）により設定され、目標値をPHとするときのERATIO（ERATIO@PH）が式（８）により設定される。そして、各ERATIOを用いて、目標値PLと目標値PHに対応するADC３４の出力EINTMONがそれぞれ求められる（E@PLおよびE@PH）。
【０２３１】
上述したように、P2INISETとERATIOは乗せ換え可能なので、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、P2INISET@WRをB3DAC１５４に設定した場合の、目標値PLに対応するERATIOを以下の式（１１）により算出する。
【０２３２】
【数１１】
2009087502.tif 000013
【０２３３】
同様に、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、P2INISET@WRをB3DAC１５４に設定した場合の、目標値PHに対応するERATIOを以下の式（１２）により算出する。
【０２３４】
【数１２】
2009087502.tif 000014
【０２３５】
これらのERATIO@PLおよびERATIO@PHを用いて、目標値とERATIOとの関係を、図２９に示すグラフの直線３１１で表すことができる。
【０２３６】
RATIO設定処理部２３８は、この直線３１１を用いて、任意のイレースパワーの目標値に対応するERATIOを算出することができる（２点校正）。つまり、イレースパワーの目標値をPeとするときのERATIO（ERATIO@WR）を算出することができる。このとき、RATIO設定処理部２３８は、図２９に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいてERATIO@WRを求めるようにしてもよいが、以下の式（１３）を用いて算出するようにしてもよい。
【０２３７】
【数１３】
2009087502.tif 000015
【０２３８】
また、RATIO設定処理部２３８は、ERATIO@WRの場合と同様にPRATIO@WRを求める。
【０２３９】
すなわち、図３０に示されるように、フルスケール評価処理においては、分解能８ビットのC2DAC１５６の指示値PRATIOの値が255に設定され、目標値PH（矢印３２１）に対応するADC３４の出力PINTMONが求められる（P@PH）。そして、２点校正処理フェーズ１においては、乗せ換えにより、PRATIOの値がP2INISET@WR/4、すなわち、フルスケール評価処理において求められたP2INISET@WRの４分の１に設定され、目標値PLと目標値PHに対応するADC３４の出力PINTMONがそれぞれ求められる（P@PLおよびP@PH）。さらに、２点校正処理フェーズ２においては、乗せ換えにより、目標値をPLとするときのPRATIO（PRATIO@PL）が式（９）により設定され、目標値をPHとするときのPRATIO（PRATIO@PH）が式（１０）により設定される。そして、各PRATIOを用いて、目標値PLと目標値PHに対応するADC３４の出力PINTMONがそれぞれ求められる（P@PLおよびP@PH）。
【０２４０】
上述したように、P2INISETとPRATIOは乗せ換え可能なので、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、P2INISET@WRをB3DAC１５４に設定した場合の、目標値PLに対応するPRATIOを以下の式（１４）により算出する。
【０２４１】
【数１４】
2009087502.tif 000016
【０２４２】
同様に、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、P2INISET@WRをB3DAC１５４に設定した場合の、目標値PHに対応するPRATIOを以下の式（１５）により算出する。
【０２４３】
【数１５】
2009087502.tif 000017
【０２４４】
これらのPRATIO@PLおよびPRATIO@PHを用いて、目標値とERATIOとの関係を、図２９に示すグラフの直線３１１の場合と同様に、直線で表わすことができる。
【０２４５】
RATIO設定処理部２３８は、直線３１１と同様の直線を用いて、任意のピークパワーの目標値に対応するPRATIOを算出することができる（２点校正）。つまり、ピークパワーの目標値をPpとするときのPRATIO（PRATIO@WR）を算出することができる。このとき、RATIO設定処理部２３８は、図示せぬ図２９と同様のグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいてPRATIO@WRを求めるようにしてもよいが、以下の式（１６）を用いて算出するようにしてもよい。
【０２４６】
【数１６】
2009087502.tif 000018
【０２４７】
以上の様に、初期キャリブレーション処理部２２１は、実際の書き込み処理時の動作と同様に動作させて２点校正処理を行うことにより、書き込み処理時のイレースチャンネルの制御電圧WDC3およびピークチャンネルの制御電圧WDC2の制御の校正を、容易に、より高精度に行うことができる。また、２点校正処理を２回行うことにより、実際の書き込み処理時におけるオフセットやノイズなどを加味した状態で校正処理を行うことができるので、より高精度に校正を行うことができる。
【０２４８】
また、B1DAC１３６の設定値とADC３４の出力値との対応関係、および、B3DAC１５４の設定値とADC３４の出力値との対応関係を求め、それらの対応関係を用いて、B1DAC１３６の設定値およびB3DAC１５４の設定値を算出することにより、より正確に所望の値の制御電圧VRDCおよび制御電圧VWDCを生成することができ、レーザ光の光出力レベルの制御の校正を、より高精度に行うことができる。
【０２４９】
さらに、これらの対応関係を用いることにより、B1DAC１３６とADC３４、および、B3DAC１５４とADC３４の入出力のレンジ合わせの精度の要求レベルを下げることができ、ハードウェアを設計する上での制約事項が減り、設計が楽になるとともに、コストの低減を実現することができる。
【０２５０】
また、図７乃至図１１を参照して上述したように、これらの対応関係は、非常に簡単な手順で求めることができ、光ディスクドライブ１０の動作にほとんど影響を与えることがない。
【０２５１】
さらに、上述したように、B3DAC１５４の設定値とADC３４の出力値の対応関係については、LD１１１により光ディスク２１へのトレースが行われている状態でも実行することが可能であり、温度特性によるB1DAC１３６の設定値とADC３４の出力値の対応関係の変化に迅速に対応することが可能である。
【０２５２】
なお、以上の説明では、キャリブレーション処理を、光ディスク２１に対して情報の読み出しや書き込みが行われる前に行う例を示したが、LD１１１の温度特性（温度上昇による出力の変化）や短期的な経時変化の吸収を目的として、光ディスク２１に対して情報の読み出しや書き込みが行われる最中にも実施するようにしてもよい。
【０２５３】
また、以上においては、クールチャンネル、イレースチャンネル、およびピークチャンネルの制御の校正において、所定の２点（PLおよびPH）を目標値としてAPCを実行し、その２点の結果から、目標値と制御電圧の関係を求め、その関係に基づいて所望の目標値に対する制御電圧を算出する２点校正処理を行うように説明したが、校正処理の際に制御電圧を求める目標値の数は複数であればよく、例えば、３つ以上の目標値について制御電圧を求めるようにしてもよい。
【０２５４】
さらに、以上においては、B1DAC１３６の設定値とADC３４の出力値との対応関係、および、B3DAC１５４の設定値とADC３４の出力値との対応関係を求める際に、各設定値と出力値のサンプルを２点検出し、その２点の検出結果に基づいて求めるように説明したが、３点以上検出して、その３点以上の検出結果に基づいて求めるようにしてもよい。
【０２５５】
また、以上の説明では、B1DAC１３６の設定値とADC３４の出力値との対応関係、および、B3DAC１５４の設定値とADC３４の出力値との対応関係として、サンプルとして抽出した２点を結ぶ直線により表される関係を求める例を示したが、これらの関係を表わす直線は、どのような方法で求めるようにしてもよく、例えば最小二乗法により求めるようにしてもよい。また、これらの対応関係は、直線に限らず、例えば、曲線で表すようにしてもよい。
【０２５６】
さらに、以上の説明では、ADC３４をシステムコントローラ１１内に設ける例を示したが、ADC３４を設ける位置はシステムコントローラ１１に限定されるものではなく、他の場所に設けるようにしてもよい。
【０２５７】
また、以上の説明では、APC１１３において、LD１１１に供給する電流の電流値を指示する制御電圧を制御する例を示したが、例えば、電流値を直接制御するようにすることも可能である。
【０２５８】
なお、以上においては、光ディスクドライブ１０について説明したが、本発明は、レーザ光の発光パワーを制御するAPCシステムを有するものであれば、どのような装置またはシステムにも適用することができる。
【０２５９】
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、例えば、図３１に示されるようなパーソナルコンピュータとして構成されるようにしてもよい。
【０２６０】
図３１において、パーソナルコンピュータ５００のCPU５０１は、ROM５０２に記憶されているプログラム、または記憶部５１３からRAM５０３にロードされたプログラムに従って各種の処理を実行する。RAM５０３にはまた、CPU５０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０２６１】
CPU５０１、ROM５０２、およびRAM５０３は、バス５０４を介して相互に接続されている。このバス５０４にはまた、入出力インタフェース５１０も接続されている。
【０２６２】
入出力インタフェース５１０には、キーボード、マウスなどよりなる入力部５１１、CRT（Cathode Ray Tube）やLCD（Liquid Crystal Display）などよりなるディスプレイ、並びにスピーカなどよりなる出力部５１２、ハードディスクなどより構成される記憶部５１３、モデムなどより構成される通信部５１４が接続されている。通信部５１４は、インターネットを含むネットワークを介しての通信処理を行う。
【０２６３】
入出力インタフェース５１０にはまた、必要に応じてドライブ５１５が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア５２１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部５１３にインストールされる。
【０２６４】
上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
【０２６５】
この記録媒体は、例えば、図３８に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されている磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM（Compact Disc - Read Only Memory）,DVD（Digital Versatile Disc）を含む）、光磁気ディスク（MD（Mini Disc）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア５２１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROM５０２や、記憶部５１３に含まれるハードディスクなどで構成される。
【０２６６】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０２６７】
また、本明細書において、システムとは、複数のデバイス（装置）により構成される装置全体を表わすものである。
【０２６８】
なお、以上において、１つの装置として説明した構成を分割し、複数の装置として構成するようにしてもよい。逆に、以上において複数の装置として説明した構成をまとめて１つの装置として構成されるようにしてもよい。また、各装置の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置の構成の一部を他の装置の構成に含めるようにしてもよい。つまり、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０２６９】
【図１】本発明を適用した光ディスクドライブの一実施の形態を示すブロック図である。
【図２】図１の光学ヘッド部の詳細な構成例を説明する図である。
【図３】CPUにより実現される校正処理に関する機能を示すブロック図である。
【図４】電流の積み上げの様子を説明する図である。
【図５】図２に示される構成例における動作を説明する図である。
【図６】図２に示される構成例における動作を説明する図である。
【図７】DAC-ADC対応関係導出処理の流れの例を説明するフローチャートである。
【図８】B1DACの設定値に相当する電圧値のデジタルデータの取得を説明するための図である。
【図９】B1DACの設定値とADCの出力値の関係を示すグラフである。
【図１０】B3DACの設定値に相当する電圧値のデジタルデータの取得を説明するための図である。
【図１１】B3DACの設定値とADCの出力値の関係を示すグラフである。
【図１２】初期キャリブレーション処理の流れの例を説明するフローチャートである。
【図１３】初期キャリブレーション処理の流れの例を説明する模式図である。
【図１４】リード動作時制御電圧取り込み処理の流れの例を説明するフローチャートである。
【図１５】リード動作時制御電圧取り込み処理実行時の、光学ヘッド部の動作の様子の例を示す図である。
【図１６】クールチャンネル２点校正処理の流れの例を説明するフローチャートである。
【図１７】クールチャンネル２点校正処理実行時の、光学ヘッド部の動作の様子の例を示す図である。
【図１８】初期キャリブレーション処理の、リード動作時制御電圧取り込み処理と、クールチャンネル２点校正処理の様子を示す模式図である。
【図１９】目標値とP1INTMONとの関係を示すグラフである。
【図２０】フルスケール評価処理の流れの例を説明するフローチャートである。
【図２１】光学ヘッド部の各部の、イレースチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【図２２】光学ヘッド部の各部の、ピークチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【図２３】イレースチャンネル２点校正フェーズ１処理の流れの例を説明するフローチャートである。
【図２４】乗せ換えの例を示す模式図である。
【図２５】ピークチャンネル２点校正フェーズ１処理の流れの例を説明するフローチャートである。
【図２６】イレースチャンネル２点校正フェーズ２処理の流れの例を説明するフローチャートである。
【図２７】ピークチャンネル２点校正フェーズ２処理の流れの例を説明するフローチャートである。
【図２８】ERATIO@WRの算出方法について説明する図である。
【図２９】目標値とERATIOとの関係を示すグラフである。
【図３０】PRATIO@WRの算出方法について説明する図である。
【図３１】本発明を適用したパーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
【０２７０】
１０  光ディスク，  １１  システムコントローラ，  １６  光学ヘッド部，  ３１  CPU，  ３４  ADC，  １１１  LD，  １１３  APC，  １１４  LDD，  １１５  ライトストラテジ，  １３６  B1DAC，  １５４  B3DAC，  ２２１  初期キャリブレーション処理部，  ２２２  DAC-ADC対応関係導出部，  ２３１  VRDC抽出処理部，  ２３２  クールチャンネル２点校正処理部，  ２３３  フルスケール評価処理部，  ２３４  イレースチャンネル２点校正フェーズ１処理部，  ２３５  ピークチャンネル２点校正フェーズ１処理部，  ２３６  イレースチャンネル２点校正フェーズ２処理部，  ２３７  ピークチャンネル２点校正フェーズ２処理部，  ２３８  RATIO設定処理部，  ２４１  B1DAC-ADC対応関係導出部，  ２４２  B3DAC-ADC対応関係導出部
【図１】
2009087502.tif 000019
【図２】
2009087502.tif 000020
【図３】
2009087502.tif 000021
【図４】
2009087502.tif 000022
【図５】
2009087502.tif 000023
【図６】
2009087502.tif 000024
【図７】
2009087502.tif 000025
【図８】
2009087502.tif 000026
【図９】
2009087502.tif 000027
【図１０】
2009087502.tif 000028
【図１１】
2009087502.tif 000029
【図１２】
2009087502.tif 000030
【図１３】
2009087502.tif 000031
【図１４】
2009087502.tif 000032
【図１５】
2009087502.tif 000033
【図１６】
2009087502.tif 000034
【図１７】
2009087502.tif 000035
【図１８】
2009087502.tif 000036
【図１９】
2009087502.tif 000037
【図２０】
2009087502.tif 000038
【図２１】
2009087502.tif 000039
【図２２】
2009087502.tif 000040
【図２３】
2009087502.tif 000041
【図２４】
2009087502.tif 000042
【図２５】
2009087502.tif 000043
【図２６】
2009087502.tif 000044
【図２７】
2009087502.tif 000045
【図２８】
2009087502.tif 000046
【図２９】
2009087502.tif 000047
【図３０】
2009087502.tif 000048
【図３１】
2009087502.tif 000049