(57)【要約】【課題】画素加算した信号を読み出しを容易に行えるようにする。【解決手段】  半導体基板表面部に正方格子配列された第１画素群と、第１画素群の各々の画素に対して行方向，列方向共に１／２画素ピッチずつずらして形成された第２画素群と、第１画素群に対してベイヤー配列されると共に第２画素群に対してベイヤー配列されるカラーフィルタと、画素列毎に蛇行して形成される複数の垂直電荷転送路と、複数の垂直電荷転送路の転送方向端部に沿って形成される水平電荷転送路と、前記転送方向端部と水平電荷転送路との間に設けられ各垂直電荷転送路によって転送されてきた信号電荷を一時保持して水平電荷転送路に転送するラインメモリとを備えるＣＣＤ型固体撮像素子の駆動において、第１画素群の水平方向に隣接する同色の２画素の検出電荷を、４相駆動される水平電荷転送路の駆動パルスとラインメモリの駆動パルスとを用いて加算し出力する。【選択図】図４
2009055321.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面部に正方格子配列された複数の画素で構成される第１画素群と、該第１画素群の各々の画素に対して行方向，列方向共に１／２画素ピッチずつずらして形成された複数の画素で構成される第２画素群と、前記第１画素群に対してベイヤー配列されると共に前記第２画素群に対してベイヤー配列されるカラーフィルタと、前記第１画素群に含まれる複数の画素及び前記第２画素群に含まれる複数の画素で構成される画素列に沿って該画素列毎に蛇行して形成される複数の垂直電荷転送路と、複数の前記垂直電荷転送路の転送方向端部に沿って形成される水平電荷転送路と、前記垂直電荷転送路の前記転送方向端部と前記水平電荷転送路との間に設けられ各垂直電荷転送路によって転送されてきた信号電荷を一時保持して前記水平電荷転送路に転送するラインメモリとを備えるＣＣＤ型固体撮像素子の駆動方法において、前記第１画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷を、４相駆動される前記水平電荷転送路の駆動パルスと前記ラインメモリの駆動パルスとを用いて該水平電荷転送路上で加算し出力することを特徴とするＣＣＤ型固体撮像素子の駆動方法。
【請求項２】
前記第２画素群の検出電荷を廃棄することを特徴とする請求項１に記載のＣＣＤ型固体撮像素子の駆動方法。
【請求項３】
前記第１画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷と、前記第２画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷とを、４相駆動される前記水平電荷転送路の駆動パルスと前記ラインメモリの駆動パルスとを用いて該水平電荷転送路上で加算し出力することを特徴とする請求項１に記載のＣＣＤ型固体撮像素子の駆動方法。
【請求項４】
半導体基板表面部に正方格子配列された複数の画素で構成される第１画素群と、該第１画素群の各々の画素に対して行方向，列方向共に１／２画素ピッチずつずらして形成された複数の画素で構成される第２画素群と、前記第１画素群に対してベイヤー配列されると共に前記第２画素群に対してベイヤー配列されるカラーフィルタと、前記第１画素群に含まれる複数の画素及び前記第２画素群に含まれる複数の画素で構成される画素列に沿って該画素列毎に蛇行して形成される複数の垂直電荷転送路と、複数の前記垂直電荷転送路の転送方向端部に沿って形成される水平電荷転送路と、前記垂直電荷転送路の前記転送方向端部と前記水平電荷転送路との間に設けられ各垂直電荷転送路によって転送されてきた信号電荷を一時保持して前記水平電荷転送路に転送するラインメモリとを備えるＣＣＤ型固体撮像素子と、
前記第１画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷を、４相駆動される前記水平電荷転送路の駆動パルスと前記ラインメモリの駆動パルスとを用いて該水平電荷転送路上で加算し出力させる撮像素子駆動手段と
を備えることを特徴とする撮像装置。
【請求項５】
前記第２画素群の検出電荷を廃棄することを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記撮像素子駆動手段は、前記第１画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷と、前記第２画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷とを、４相駆動される前記水平電荷転送路の駆動パルスと前記ラインメモリの駆動パルスとを用いて該水平電荷転送路上で加算し出力させることを特徴とする請求項４に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤ（Charge Coupled Device）型固体撮像素子を搭載した撮像装置に係り、特に、ＣＣＤ型固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
固体撮像素子の各画素に積層されるカラーフィルタの配列には、ベイヤー配列と呼ばれるものがある。このベイヤー配列は、図６上段に示す様に、半導体基板表面部に正方格子状に形成された各画素（光電変換素子：フォトダイオード）の上に、赤色（Ｒ，ｒ），緑色（Ｇ，ｇ），青色（Ｂ，ｂ）の三原色系のカラーフィルタを配列するに際し、赤色と緑色の各フィルタを交互に配列した行と、緑色と青色の各フィルタを交互に配列した行とを、列方向に交互に設ける構成になっている。
【０００３】
このベイヤー配列を基本とし、下記特許文献１記載の従来のＣＣＤ型固体撮像素子では、カラーフィルタがベイヤー配列された第１画素群（図６上段左側）と、この第１画素群に対して列方向，行方向共に１／２画素ピッチずれたベイヤー配列の第２画素群（図６上段右側）とを、図６下段に示す様に、混在させた構成になっている。
【０００４】
また、下記特許文献２記載の従来のＣＭＯＳ型固体撮像素子も、ベイヤー配列された第１画素群と、ベイヤー配列された第２画素群とを、行方向，列方向共に１／２画素ピッチずれるようにして混在させている。
【０００５】
特許文献２記載の様なＣＭＯＳ型固体撮像素子であれば、各画素の検出信号の読み出しを任意に行うことができるため、上述したベイヤー配列の二重配列構造を備える固体撮像素子であっても各画素による検出信号の加算読出（画素混合）は容易である。
【０００６】
しかし、ＣＣＤ型固体撮像素子では、各画素の検出信号（信号電荷）を垂直電荷転送路（ＶＣＣＤ）に沿って転送し、次に水平電荷転送路（ＨＣＣＤ）に沿って転送するという動作が必要なため、各画素の検出信号を所定の順番で読み出さなくてはならないという制約があり、画素混合が容易で無いという問題がある。
【０００７】
そこで、本出願人は特許文献３を提案し、各垂直電荷転送路と水平電荷転送路との接続部分にラインメモリと呼ばれる信号電荷のバッファ部を設け、水平方向に隣接する画素の画素混合をこのラインメモリと水平電荷転送路との協働動作で行える構造を示した。
【０００８】
【特許文献１】特開２００４―５５７８６号公報
【特許文献２】特開２００７―１２４１３７号公報
【特許文献３】特開２００６―１５７６２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、ラインメモリを備えるＣＣＤ型固体撮像素子で水平方向の画素加算を行う場合でも、このＣＣＤ型固体撮像素子のカラーフィルタ配列を、図６下段に例示する様なベイヤー配列の二重配列構造としたとき、どの様な固体撮像素子駆動方法を採用すれば、適切且つ高フレームレートでの画素加算が行えるかが不明である。
【００１０】
本発明の目的は、ベイヤー配列の二重配列構造を持つＣＣＤ型固体撮像素子において、良好な画素加算を行うことができるＣＣＤ型固体撮像素子の駆動方法及び撮像装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、半導体基板表面部に正方格子配列された複数の画素で構成される第１画素群と、該第１画素群の各々の画素に対して行方向，列方向共に１／２画素ピッチずつずらして形成された複数の画素で構成される第２画素群と、前記第１画素群に対してベイヤー配列されると共に前記第２画素群に対してベイヤー配列されるカラーフィルタと、前記第１画素群に含まれる複数の画素及び前記第２画素群に含まれる複数の画素で構成される画素列に沿って該画素列毎に蛇行して形成される複数の垂直電荷転送路と、複数の前記垂直電荷転送路の転送方向端部に沿って形成される水平電荷転送路と、前記垂直電荷転送路の前記転送方向端部と前記水平電荷転送路との間に設けられ各垂直電荷転送路によって転送されてきた信号電荷を一時保持して前記水平電荷転送路に転送するラインメモリとを備えるＣＣＤ型固体撮像素子の駆動において、前記第１画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷を、４相駆動される前記水平電荷転送路の駆動パルスと前記ラインメモリの駆動パルスとを用いて該水平電荷転送路上で加算し出力することを特徴とする。
【００１２】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、前記第２画素群の検出電荷を廃棄することを特徴とする。
【００１３】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、前記第１画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷と、前記第２画素群の水平方向に隣接する前記カラーフィルタが同色の２画素の検出電荷とを、４相駆動される前記水平電荷転送路の駆動パルスと前記ラインメモリの駆動パルスとを用いて該水平電荷転送路上で加算し出力することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、カラーフィルタ配列が、ベイヤー配列の二重配列構造になったＣＣＤ型固体撮像素子から容易且つ的確，高フレームレートで画素加算して信号を読み出すことができ、高感度撮影や動画撮影が容易となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態に係るデジタルカメラの機能ブロック図である。このデジタルカメラは、撮像部２１と、撮像部２１から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理（ＣＤＳ）等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によってＡ／Ｄ２３，アナログ信号処理部２２，撮像部２１の駆動制御を行う駆動部（タイミングジェネレータＴＧを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュ２５とを備える。
【００１７】
撮像部２１は、被写界からの光を集光する光学レンズ系２１ａと、該光学レンズ系２１ａを通った光を絞る絞りやメカニカルシャッタ２１ｂと、光学レンズ系２１ａによって集光され絞りによって絞られた光を受光し撮像画像データ（アナログ画像データ）を出力する単板式のカラー画像撮像用固体撮像素子１００とを備える。
【００１８】
本実施形態のデジタルカメラは更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部２８と、デジタルカメラ全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス４０とを備え、また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。
【００１９】
本実施形態では、ユーザ操作部３３からの撮影指示が静止画像撮影指示であるか動画像撮影指示であるかによって、ＣＰＵ２９が画素混合せずに撮像画像データを固体撮像素子１００から出力させるか、画素混合して固体撮像素子１００から出力させるかを判断する。そして、駆動部２４は、ＣＰＵ２９からの指示により、固体撮像素子１００の駆動制御を行う。
【００２０】
図２は、固体撮像素子１００の表面模式図である。本実施形態のデジタルカメラでは、固体撮像素子１００として、所謂、ハニカム画素配列のＣＣＤ型固体撮像素子を用いている。
【００２１】
半導体基板の表面部には複数の光電変換素子（フォトダイオードＰＤ：以下、画素という。）１０１が二次元アレイ状に配列形成され、奇数行の画素行に対して偶数行の画素行が１／２画素ピッチづつずらして形成されている。
【００２２】
偶数行（または奇数行）の画素（第１画素群）だけを見てみれば、各画素（光電変換素子）は正方格子配列されており、この正方格子配列に対して、カラーフィルタ（Ｒ＝赤，Ｇ＝緑，Ｂ＝青）がベイヤー配列されている。また、奇数行（または偶数行）の画素（第２画素群）だけ見れば、各画素は正方格子配列されており、この正方格子配列に対して、カラーフィルタがベイヤー配列されている。全体として、カラーフィルタ配列は、図６下段に例示するベイヤー配列の二重配列構造となっている。
【００２３】
今、第１画素群の各検出信号である赤色信号，緑色信号，青色信号を大文字のＲ，Ｇ，Ｂで表し、第２画素群の各検出信号である赤色信号，緑色信号，青色信号を小文字のｒ，ｇ，ｂで表し、区別して図示および説明を行う。
【００２４】
尚、この実施形態では、第１画素群と第２画素群の個々の画素の受光面積や図示しないマイクロレンズの大きさは同一であり両者間で差は無いが、特許文献１記載の様に、第１画素群が大面積の高感度画素、第２画素群が小面積の低感度画素であっても良い。
【００２５】
各画素列に沿って、垂直電荷転送路（ＶＣＣＤ）１０２が各画素１０１を避けるように蛇行して形成され、各垂直電荷転送路１０２の転送方向端部に沿って、水平電荷転送路（ＨＣＣＤ）１０３が設けられ、水平電荷転送路１０３の出力部に、転送されてきた電荷の電荷量に応じた電圧値信号を撮像データとして出力するアンプ１０４が設けられている。
【００２６】
本実施形態のＣＣＤ型固体撮像素子１００では、水平方向の画素混合を容易に行えるように、特許文献３記載の様に、各垂直電荷転送路１０２の転送方向端部と水平電荷転送路１０３との間に、ラインメモリ（ＬＭ）１０５が設けられている。
【００２７】
ラインメモリ１０５は、各垂直電荷転送路１０２毎に、対応する垂直電荷転送路１０２から受け取った信号電荷を一時蓄積するバッファ領域１０５ａを備える。そして、図１に示す駆動部２４からのラインメモリ駆動パルスφＬＭと水平転送パルスφＨとの組み合わせに従って、各バッファ領域１０５ａの蓄積電荷を水平電荷転送路１０３に転送するタイミングが制御される。
【００２８】
尚、「水平」，「垂直」という用語を用いて説明しているが、これは、半導体基板表面に沿う「１方向」，「この１方向に略垂直な方向」という意味に過ぎない。
【００２９】
図３は、水平電荷転送路（ＨＣＣＤ）１０３の電極配線を示す図である。画素混合を行うために、本実施形態の水平電荷転送路１０３は、４相（φＨ１〜φＨ４）の水平転送パルスによって駆動され、この水平転送パルスに、ラインメモリ（ＬＭ）駆動パルスが組み合わされることで、画素混合が行われる。
【００３０】
尚、水平転送パルスＨｉ（ｉ＝１〜４）が印加される水平転送電極を電極Ｈｉと呼ぶことにする。即ち、本実施形態の水平転送電極は、出力アンプ側から、Ｈ２，Ｈ１，Ｈ２，Ｈ１，Ｈ４，Ｈ３，Ｈ４，Ｈ３，…の繰り返しとなる４相駆動電極で構成される。
【００３１】
図３に示すラインメモリ（ＬＭ）１０５や垂直電荷転送路１０２上に記載したＲ，Ｇ，Ｂ，ｒ，ｇ，ｂは、夫々、図２に示した各画素１０１（カラーフィルタＲを搭載したＲ画素，…，カラーフィルタｂを搭載したｂ画素）から読み出され転送されてきた信号電荷を示している。図２に示す下から２行づつの各画素行が夫々一ラインの信号電荷としてラインメモリ（ＬＭ）１０５に転送され一時的に蓄積される。
【００３２】
即ち、Ｒ画素，Ｇ画素，Ｂ画素の各信号電荷が垂直電荷転送路１０２に読み出され、２段の垂直転送電極分だけ垂直方向に転送されたとき、ｒ画素，ｇ画素，ｂ画素から各信号電荷が垂直電荷転送路１０２に読み出されると、ｒＲｇＧｒＲｇＧ…のラインと、ｇＧｂＢｇＧｂＢ…のラインとが交互に垂直電荷転送路１０２からラインメモリ１０５に転送されてくることになる。
【００３３】
斯かるデジタルカメラで、ユーザが操作部３３から高精細な静止画像撮影モードを指示入力すると、ＣＰＵ２９は、駆動部２４を制御して、ＣＣＤ型固体固体撮像素子１００を高精細静止画像撮影モードで駆動する。
【００３４】
即ち、図３に示す様に、ラインメモリ１０５に各画素からの信号電荷ｒＲｇＧｒＲｇＧ…（またはｇＧｂＢｇＧｂＢ…）が転送され保持されたとき、ラインメモリ１０５の駆動パルスをＬレベルにすると共に水平電極Ｈ２，Ｈ４をＨレベルにする。
【００３５】
これにより、ラインメモリ１０５上の電極Ｈ２，Ｈ４対向位置の各信号電荷が、電極Ｈ２，Ｈ４下に形成された深い電位井戸内に移動することになる。以後、ラインメモリ１０５の駆動パルスをＨレベルに戻すと共に、水平電荷転送路１０３を転送駆動することで、各信号電荷の電圧値信号をアンプ１０４から出力させる。
【００３６】
次に、ラインメモリ１０５の駆動パルスをＬレベルにすると共に、電極Ｈ１，Ｈ３をＨレベルにする。これにより、ラインメモリ１０５に残っている信号電荷が水平電荷転送路に移動し、水平電荷転送路を転送駆動することで、各信号電荷の電荷量に応じた電圧値信号がアンプ１０４から出力される。
【００３７】
図１のデジタル信号処理部２６は、図２に示す個々の画素の検出信号に基づき、高精細な静止画像を生成することになる。
【００３８】
ユーザが操作部３３から動画撮影モードを指示入力すると、ＣＰＵ２９は、駆動部２４を制御して、ＣＣＤ型固体撮像素子１００を動画像撮影モードで駆動する。
【００３９】
この場合には、本実施形態のデジタルカメラでは、図６に示す第１画素群のＲ画素，Ｇ画素，Ｂ画素の検出信号だけを固体撮像素子１００から出力させると共に、水平方向に隣接するＲ画素同士，Ｇ画素同士，Ｂ画素同士の画素加算を行って出力する。そして、第２画素群のｒ画素，ｇ画素，ｂ画素の検出信号については、廃棄する。
【００４０】
図４は、第１画素群を構成するＲ画素，Ｇ画素，Ｂ画素の画素加算駆動方法を示す図である。時刻ｔ＝１において、ラインメモリ１０５上に、各画素からの信号電荷ｒＲｇＧ…が転送され保持されるのは上記と同様である。この時刻ｔ＝１では、水平転送電極Ｈ３の転送パルスφＨ３のみがＨレベルとなっており、他の電極Ｈ１，Ｈ２，Ｈ４の転送パルスはＬレベルとなっている。
【００４１】
次の時刻ｔ＝２になると、ラインメモリ１０５の駆動パルスφＬＭがＬレベルになる。これにより、ラインメモリ１０５の電位ポテンシャルが高くなるが、水平電極Ｈ１，Ｈ２，Ｈ４の電位ポテンシャルも高いままであるため、ラインメモリ１０５から水平転送電極Ｈ１，Ｈ２，Ｈ４下のポテンシャル井戸への信号電荷の移動は起きない。
【００４２】
しかし、水平転送電極Ｈ３にはＨレベルの水平転送パルスφＨ３が印加されているため、その電位井戸は深くなっており、水平転送電極Ｈ３位置に対向するラインメモリ１０５のバッファ領域１０５ａから、Ｒ画素の信号電荷と、Ｇ画素の信号電荷とが、図示する様に、水平電荷転送路１０３に移動することになる。
【００４３】
次の時刻ｔ＝３で、
φＨ１：Ｌ→Ｌ
φＨ２：Ｌ→Ｈ
φＨ３：Ｈ→Ｌ
φＨ４：Ｌ→Ｈ
に変化すると、水平電荷転送路１０３上の電荷は１電極分だけ出力アンプ側（図４の例では左方向）に転送される。
【００４４】
次の時刻ｔ＝４で、
φＨ１：Ｌ→Ｈ
φＨ２：Ｈ→Ｌ
φＨ３：Ｌ→Ｈ
φＨ４：Ｈ→Ｌ
に変化すると、更に出力アンプ側に１電極分転送される。
【００４５】
同様に、次の時刻ｔ＝５で、
φＨ１：Ｈ→Ｌ
φＨ２：Ｌ→Ｈ
φＨ３：Ｈ→Ｌ
φＨ４：Ｌ→Ｈ
に変化すると、更に出力アンプ側に１電極分転送される。
【００４６】
更に、次の時刻ｔ＝６で、
φＨ１：Ｌ→Ｈ
φＨ２：Ｈ→Ｌ
φＨ３：Ｌ→Ｈ
φＨ４：Ｈ→Ｌ
に変化すると、更に出力アンプ側に１電極分転送される。
【００４７】
図６の下段や図２で説明したベイヤー配列の二重構造のカラーフィルタ配列を持つＣＣＤ型固体撮像素子では、図４の時刻ｔ＝６までの転送により、水平電荷転送路１０２上のＲ信号電荷（Ｒ画素の信号電荷）とＧ信号電荷（Ｇ画素の信号電荷）は、丁度、電極Ｈ１下のポテンシャル井戸に来ることになる。
【００４８】
水平転送電極Ｈ１の対向位置のラインメモリ１０５には、Ｒ信号電荷，Ｇ信号電荷が保持されているため、次の時刻ｔ＝７で、ラインメモリ１０５の駆動パルスがＨ→Ｌに変化すると、このラインメモリ１０５上のＲ信号電荷，Ｇ信号電荷が夫々水平電荷転送路に移動することになる。これにより、水平電荷転送路上で、水平方向に隣接するＲ画素同士，Ｇ画素同士の信号電荷の画素加算がそれぞれ行われることになる。
【００４９】
以後、水平電荷転送路１０３を転送駆動することで、２Ｒ，２Ｇの信号電荷が出力アンプから電圧値信号として出力され、ラインメモリ１０５上に、ｒ画素，ｇ画素，ｂ画素の信号電荷が残ることになる。残ったｒ，ｇ，ｂ信号電荷は、２Ｒ，２Ｇの出力終了後に、一括して水平電荷転送路に移動させ、水平電荷転送路を高速掃き出し駆動することで掃き出す。
【００５０】
次の垂直電荷転送路の転送駆動により、ラインメモリ１０５にｇＧｂＢｇＧｂＢ…の信号電荷が転送される。今度は、図４と同様の駆動制御により、水平電荷転送路で２Ｇ，２Ｂの信号加算が行われ、出力されることになる。図１のデジタル信号処理部２６は、上述した様にして加算読み出しされた２Ｒ，２Ｇ，２Ｂの信号から被写体の動画像データを生成することになる。
【００５１】
図５は、ユーザが操作部３３から高感度の静止画像撮影モード指示を入力したときの動作説明図である。図４は、動画撮影モードであるため、図６上段に示す第２画素群を構成するｒ画素，ｇ画素，ｂ画素の検出信号出力を行わずに、フレームレートを高めたが、高感度静止画像撮影モードでは、このｒ画素，ｇ画素，ｂ画素についても、水平方向の画素加算を行って出力させる。
【００５２】
本実施形態では、時刻ｔ＝７までの動作は図４の説明と同じである。但し、図４では、水平電荷転送路上の信号電荷の転送に無関係なφＨ３を時刻ｔ＝６でＬ→Ｈに変化させたが、本実施形態では、Ｌ状態に維持したままとしている。
【００５３】
時刻ｔ＝７で、Ｒ信号電荷，Ｇ信号電荷の画素加算が行われた後、時刻ｔ＝８で、
φＨ１：Ｈ→Ｌ
φＨ２：Ｌ→Ｈ
φＨ３：Ｌ→Ｌ
φＨ４：Ｌ→Ｌ
と変化すると、水平電荷転送路上の加算電荷２Ｒ，２Ｇが出力アンプ側に１電極分転送される。
【００５４】
次の時刻ｔ＝９で、
φＨ１：Ｌ→Ｌ
φＨ２：Ｈ→Ｌ
φＨ３：Ｌ→Ｌ
φＨ４：Ｌ→Ｈ
に変化すると、電極Ｈ４下の電位ポテンシャルだけ低くなる。そして、次の時刻ｔ＝１０でラインメモリの駆動パルスがＨ→Ｌに変化すると、電極Ｈ４対向位置のラインメモリ１０５から、ｒ信号電荷とｇ信号電荷が電極Ｈ４下の電位井戸内に流れ込む。
【００５５】
次の時刻ｔ＝１１で、
φＨ１：Ｌ→Ｈ
φＨ２：Ｌ→Ｌ
φＨ３：Ｌ→Ｈ
φＨ４：Ｈ→Ｌ
に変化すると、水平電荷転送路上の信号電荷が１電極分だけ出力アンプ側に転送される。
【００５６】
以後、図示する様に水平転送パルスφＨ１〜φＨ４が変化することで、水平電荷転送路上の信号電荷が出力アンプ側に転送され、時刻ｔ＝１４で、水平電荷転送路上のｒ信号電荷とｇ信号電荷とが、電極Ｈ２位置まで転送される。
【００５７】
次の時刻ｔ＝１５で、ラインメモリ１０５の駆動パルスがＨ→Ｌに変化すると、ラインメモリ１０５上のｒ信号電荷，ｇ信号電荷が水平電極Ｈ２下の電位井戸内に流れ込み、ｒ画素の２画素加算，ｇ画素の２画素加算が行われ、水平電荷転送路上の信号電荷は、２ｒ，２ｇ，２Ｒ，２Ｇとなる。
【００５８】
以後、画素加算された信号電荷の出力アンプ側への転送が行われ、出力されることになる。図４の画素加算では、画素加算された信号電荷の電位パケット（水平電荷転送路上の電位井戸）間に空きパケットが存在したが、本実施形態では、この空きパケット内に２ｒ，２ｇの信号電荷を入れて転送する構成のため、水平電荷転送路の駆動周波数を上げることなく、同一フレームレートを維持することができる。
【００５９】
尚、図５の駆動方法を、高感度の静止画像撮影モードの動作として説明したが、動画像の撮影モードで図５の駆動方法を実施することでも良い。また、図４の駆動方法でｒ画素，ｇ画素，ｂ画素の信号電荷を垂直電荷転送路に読み出し、ラインメモリまで転送するものとして説明したが、ｒ画素，ｇ画素，ｂ画素の信号電荷を垂直電荷転送路に読み出さずに、そのまま基板側に廃棄することでも良い。
【産業上の利用可能性】
【００６０】
本発明に係るＣＣＤ型固体撮像素子の駆動方法は、画素加算を容易且つ高フレームレートで的確に行うことが可能となるため、デジタルカメラ等の撮像装置に適用すると有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態に係るデジタルカメラの機能ブロック図である。
【図２】図１に示すＣＣＤ型固体撮像素子の表面模式図である。
【図３】図２に示すＣＣＤ型固体撮像素子の水平転送電極の接続図である。
【図４】本発明の一実施形態に係る画素加算駆動方法の説明図である。
【図５】本発明の別実施形態に係る画素加算駆動方法の説明図である。
【図６】ベイヤー配列の二重配列構造の説明図である。
【符号の説明】
【００６２】
２１  撮像部
２４  駆動部
２６  デジタル信号処理部
２９  システム制御部
１００  ＣＣＤ型固体撮像素子
１０１  画素（フォトダイオード）
１０２  垂直電荷転送路（ＶＣＣＤ）
１０３  水平電荷転送路（ＨＣＣＤ）
１０４  出力アンプ
１０５  ラインメモリ
Ｒ  第１画素群でベイヤー配列される赤色フィルタ
Ｇ  第１画素群でベイヤー配列される緑色フィルタ
Ｂ  第１画素群でベイヤー配列される青色フィルタ
ｒ  第２画素群でベイヤー配列される赤色フィルタ
ｇ  第２画素群でベイヤー配列される緑色フィルタ
ｂ  第２画素群でベイヤー配列される青色フィルタ
【図１】
2009055321.tif 000003
【図２】
2009055321.tif 000004
【図３】
2009055321.tif 000005
【図４】
2009055321.tif 000006
【図５】
2009055321.tif 000007
【図６】
2009055321.tif 000008