(57)【要約】【課題】各層のメタルの疎密を解消することができるとともに、クロストークによる遅延変動を確実に防ぎ、遅延算出の精度を向上させることができるレイアウト設計装置及びレイアウト設計方法を提供する。【解決手段】各層に所望の配線構造を形成するための配線前設計データ４０１に基づいて、各層の配線混雑度４０２を算出する算出処理部１と、ｎ層６の選択領域における配線混雑度４０２が、ｎ−１層７及びｎ＋１層８よりも低い場合に、ｎ−１層７の下層又はｎ＋１層８の上層であって、電源を有する層を選択する選択処理部２と、当該電源とｎ−１層７又はｎ＋１層８とを接続する設計データを配線前設計データ４０１に追加して追加後設計データを生成する追加処理部３と、を備え、追加後設計データに基づいて配線及びメタル生成を行うように構成した。【選択図】図１
2009151433.tif 000002
【特許請求の範囲】
【請求項１】
配線が形成された層が複数積層される半導体集積回路のレイアウト設計装置であって、
前記半導体集積回路は複数の所定大きさの領域に分割され、
各層に所望の配線構造を形成するための配線前設計データに基づいて、各層の配線混雑度を算出する算出処理部と、
複数の前記領域から一の領域を選択して選択領域とし、積層方向下側から数えてｎ番目（ｎは、ｎ≧２を満たす整数）の層であるｎ層の前記選択領域における前記配線混雑度が、前記ｎ層の下層であるｎ−１層及び前記ｎ層の上層であるｎ＋１層よりも低い場合に、前記ｎ−１層の下層又は前記ｎ＋１層の上層であって、電源又はグラウンドを有する電源・グラウンド所有層を選択する選択処理部と、
前記電源・グラウンド所有層と前記ｎ−１層又は前記ｎ＋１層とを接続する設計データを前記配線前設計データに追加して追加後設計データを生成する追加処理部と、
を備え、
前記追加後設計データに基づいて配線及びメタル生成を行うレイアウト設計装置。
【請求項２】
前記選択処理部は、前記ｎ層の前記選択領域における前記配線混雑度が第１の基準以下であり、前記ｎ−１層及び前記ｎ＋１層の前記選択領域に電源又はグラウンドがなく、前記ｎ−１層及び前記ｎ＋１層の前記選択領域の配線混雑度が前記第１の基準より大きい第２の基準以上である場合に、前記ｎ−１層の前記選択領域の配線混雑度と前記ｎ＋１層の前記選択領域の配線混雑度のどちらの配線混雑度が低いかを判断し、前記ｎ−１層の前記選択領域の配線混雑度の方が低いと判断した場合に、前記ｎ−１層よりも下層の前記電源・グラウンド所有層を選択し、前記ｎ＋１層の前記選択領域の配線混雑度の方が低いと判断した場合に、前記ｎ＋１層よりも上層の前記電源・グラウンド所有層を選択し、
前記追加処理部は、前記ｎ−１層よりも下層の前記電源・グラウンド所有層と前記ｎ−１層とを接続する設計データ、又は、前記ｎ＋１層よりも上層の前記電源・グラウンド所有層と前記ｎ＋１層とを接続する設計データを前記配線前設計データに追加する請求項１に記載のレイアウト設計装置。
【請求項３】
前記選択処理部は、前記選択領域を中心とした所定大きさの検索範囲を検索することにより、前記電源・グラウンド所有層を選択する請求項１又は２に記載のレイアウト設計装置。
【請求項４】
前記追加処理部は、前記ｎ−１層又は前記ｎ＋１層と、前記電源・グラウンド所有層とをビアにより接続し、前記ビアを介して、前記電源若しくは前記グラウンドと、前記ｎ−１層又は前記ｎ＋１層の前記選択領域とを接続する請求項１乃至３の何れか一項に記載のレイアウト設計装置。
【請求項５】
前記算出処理部は、前記ｎ層の前記選択領域にマクロが配置されている場合に、前記ｎ層の前記選択領域の配線混雑度を算出しない請求項１乃至４の何れか一項に記載のレイアウト設計装置。
【請求項６】
配線が形成された層が複数積層される半導体集積回路のレイアウト設計方法であって、
前記半導体集積回路は複数の所定大きさの領域に分割され、
各層に所望の配線構造を形成するための配線前設計データに基づいて、各層の配線混雑度を算出する算出処理と、
複数の前記領域から一の領域を選択して選択領域とし、積層方向下側から数えてｎ番目（ｎは、ｎ≧２を満たす整数）の層であるｎ層の前記選択領域における前記配線混雑度が、前記ｎ層の下層であるｎ−１層及び前記ｎ層の上層であるｎ＋１層よりも低い場合に、前記ｎ−１層の下層又は前記ｎ＋１層の上層であって、電源又はグラウンドを有する電源・グラウンド所有層を選択する選択処理と、
前記電源・グラウンド所有層と前記ｎ−１層又は前記ｎ＋１層とを接続する設計データを前記配線前設計データに追加して追加後設計データを生成する追加処理と、
を備え、
前記追加後設計データに基づいて配線及びメタル生成を行うレイアウト設計方法。
【請求項７】
前記選択処理において、前記ｎ層の前記選択領域における前記配線混雑度が第１の基準以下であり、前記ｎ−１層及び前記ｎ＋１層の前記選択領域に電源又はグラウンドがなく、前記ｎ−１層及び前記ｎ＋１層の前記選択領域の配線混雑度が前記第１の基準より大きい第２の基準以上である場合に、前記ｎ−１層の前記選択領域の配線混雑度と前記ｎ＋１層の前記選択領域の配線混雑度のどちらの配線混雑度が低いかを判断し、前記ｎ−１層の前記選択領域の配線混雑度の方が低いと判断した場合に、前記ｎ−１層よりも下層の前記電源・グラウンド所有層を選択し、前記ｎ＋１層の前記選択領域の配線混雑度の方が低いと判断した場合に、前記ｎ＋１層よりも上層の前記電源・グラウンド所有層を選択し、
前記追加処理において、前記ｎ−１層よりも下層の前記電源・グラウンド所有層と前記ｎ−１層とを接続する設計データ、又は、前記ｎ＋１層よりも上層の前記電源・グラウンド所有層と前記ｎ＋１層とを接続する設計データを前記配線前設計データに追加する請求項６に記載のレイアウト設計方法。
【請求項８】
前記選択処理において、前記選択領域を中心とした所定大きさの検索範囲を検索することにより、前記電源・グラウンド所有層を選択する請求項６又は７に記載のレイアウト設計方法。
【請求項９】
前記追加処理において、前記ｎ−１層又は前記ｎ＋１層と、前記電源・グラウンド所有層とをビアにより接続し、前記ビアを介して、前記電源若しくは前記グラウンドと、前記ｎ−１層又は前記ｎ＋１層の前記選択領域とを接続する請求項６乃至８の何れか一項に記載のレイアウト設計方法。
【請求項１０】
前記算出処理において、前記ｎ層の前記選択領域にマクロが配置されている場合に、前記ｎ層の前記選択領域の配線混雑度を算出しない請求項６乃至９の何れか一項に記載のレイアウト設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計装置及びレイアウト設計方法に関する。
【背景技術】
【０００２】
半導体集積回路の微細化や大規模化に伴って、製造上の歩留まり低下や設計期間の大幅な増加が深刻になっている。このため、半導体集積回路のレイアウト設計においては、歩留まりの向上と設計期間の短縮化が求められている。
一般に、チップ内各層のメタルを平坦化することにより、製造上の歩留まりを向上させる。具体的には、レイアウト設計において、トランジスタを配置、配線した後、平坦化のためのメタル生成を行う。平坦化のためのメタル生成においては、生成するメタルのデータ率の基準が決められている。当該基準を満たすようにメタル生成を行うことにより、歩留まりの低下を防止する。
【０００３】
また、メタルの生成方法としては、フローティング方式による方法と、吊り方式による方法がある。フローティング方式では、電源及びグラウンドに直接接続せずにメタル生成を行う。吊り方式では、電源及びグラウンドに直接接続してメタル生成を行う。
フローティング方式によりメタルを生成した場合、生成したメタルは中間電位を有する。そのため、クロストークによる遅延変動が発生し、回路動作に悪影響を及ぼす。また、高速な回路の場合、遅延算出の精度が重要となるが、中間電位が存在すると、遅延算出の精度が低くなってしまう。
一方、吊り方式によりメタルを生成した場合、生成したメタルが電源若しくはグラウンドに接続されている。そのため、生成したメタルの電位が一定となり、クロストークによる遅延変動が発生しない。このため、一般的には、吊り方式により、メタル生成が行われている。
【０００４】
吊り方式によりメタルを生成するためには、予め、電源及びグラウンドが敷設されていることが必要である。しかし、電源及びグラウンドは必要最低限供給されればよいため、配線性を確保する目的で、電源及びグラウンドバスの削減が行われる場合がある。この場合、一部の層や領域においては、電源及びグラウンドバスが存在しないこととなり、吊り方式によるメタル生成が困難となる。メタル生成処理は、レイアウト設計の最終段階で実施される。そのため、生成したメタルのデータ率が不足した場合に、当該メタルを電源へ接続できないと、レイアウトを修正する必要が生じる。これにより、レイアウト設計期間が増大してしまう。
【０００５】
例えば、特許文献１には、半導体集積回路の各層のメタルが疎の部分にメタル（ダミーパターン）の生成を行うことにより、各層のメタルを平坦化する技術が記載されている。
図３０のフローチャートに、特許文献１におけるメタル生成の動作を示す。図３０に示すように、まず、レイアウト設計が終了した後、トランジスタの配置、配線の接続などの設計データがストリームとしてレイアウト設計装置に入力される（ステップＳ３０１）。
【０００６】
次に、レイアウト設計装置は、ダミーパターンと呼ばれるメタルの生成を行う（ステップＳ３０２）。このとき、当該ダミーパターンは、電源若しくはグラウンドに接続されていない。また、当該ダミーパターンは、各層のメタルが疎の部分に生成される。ダミーパターンの生成は、設計基準のルールを考慮して行われる。
【０００７】
次に、電源配線とダミーパターンとがビアを介して接続される（ステップＳ３０３）。このとき、電源配線とダミーパターンとの間に信号配線などがある場合や、ダミーパターンの上に電源配線が存在しない場合は、ダミーパターンと電源配線とを接続しない。
【０００８】
次に、グラウンド配線とダミーパターンとがビアを介して接続される（ステップＳ３０４）。ステップＳ３０３と同様に、グラウンド配線とダミーパターンとの間に信号配線などがある場合や、ダミーパターンの下にグラウンド配線が存在しない場合は、ダミーパターンとグラウンド配線とを接続しない。
【０００９】
次に、全てのダミーパターンが電源配線若しくはグラウンド配線と接続されているか否かを判断する（ステップＳ３０５）。
ステップＳ３０５において、全てのダミーパターンが電源配線若しくはグラウンド配線と接続されていないと判断した場合は（ステップＳ３０５；Ｎｏ）、生成したダミーパターンの配置及びダミーパターン間の接続を含む、レイアウトの状況を設計結果として表示する（ステップＳ３０６）。
【００１０】
次に、レイアウトを修正可能か否かについて判断する（ステップＳ３０７）。
次に、現状のレイアウトの設計結果をストリームとして出力する（ステップＳ３０８）。
次に、オペレータが出力されたストリームを用いて、設計ＣＡＤ上でレイアウトの修正作業を行い（ステップＳ３０９）、ステップＳ３０２に戻る。
【００１１】
一方、ステップＳ３０５において、全てのダミーパターンが電源配線若しくはグラウンド配線と接続されていると判断した場合は（ステップＳ３０５；Ｙｅｓ）、生成したダミーパターンの配置及びダミーパターン間の接続を含む、レイアウトの状況を設計結果として表示し（ステップＳ３１０）、設計結果をストリームとして出力する（ステップＳ３１１）。
【特許文献１】特開２００２−０７６１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に記載の技術では、電源配線若しくはグラウンド配線と接続できなかったダミーパターンがあり、レイアウトの修正が不可能である場合には、メタルの疎密を解消することができない。
図３１、図３２に、レイアウトの修正が不可能であるためにメタルの疎密を解消できない例を示す。図３１は、ダミーパターン５０１を形成する前のチップの平面図を示す。図３２は、ダミーパターン５０１を形成したチップの平面図を示す。図３１、図３２において、５０２は、第１層の電源配線、５０３は、第２層の信号配線、５０４は、第３層の信号配線である。ダミーパターン５０１は、第３層の信号配線５０４の疎の部分に生成されている。
【００１３】
また、第１層の電源配線５０２と直交するように第２層の信号配線５０３が形成されている。第３層の信号配線５０４は、第１層の電源配線５０２と平行に形成されている。そして、ダミーパターン５０１も、第１層の電源配線５０２と平行に、第３層の信号配線５０４と所定距離離間して形成されている。
【００１４】
この場合、第２層の信号配線５０３があるために、ダミーパターン５０１を第１層の電源配線５０２に接続することができない。さらに、第２層の信号配線５０３の配線位置を変更することはできないため、特許文献１のように、レイアウトを修正することもできない。そのため、ダミーパターン５０１を形成することはできない。よって、第３層におけるメタルの疎密を解消することができない。
【課題を解決するための手段】
【００１５】
本発明の第１の態様にかかるレイアウト設計装置及びレイアウト設計方法は、配線が形成された層が複数積層される半導体集積回路のレイアウト設計装置及びレイアウト設計方法であって、前記半導体集積回路は複数の所定大きさの領域に分割され、各層に所望の配線構造を形成するための配線前設計データに基づいて、各層の配線混雑度を算出する算出処理部と、複数の前記領域から一の領域を選択して選択領域とし、積層方向下側から数えてｎ番目（ｎは、ｎ≧２を満たす整数）の層であるｎ層の前記選択領域における前記配線混雑度が、前記ｎ層の下層であるｎ−１層及び前記ｎ層の上層であるｎ＋１層よりも低い場合に、前記ｎ−１層の下層又は前記ｎ＋１層の上層であって、電源又はグラウンドを有する電源・グラウンド所有層を選択する選択処理部と、前記電源・グラウンド所有層と前記ｎ−１層又は前記ｎ＋１層とを接続する設計データを前記配線前設計データに追加して追加後設計データを生成する追加処理部と、を備え、前記追加後設計データに基づいて配線及びメタル生成を行うものである。
【００１６】
本発明の第１の態様においては、配線処理前に予め、ｎ層の下層（ｎ−１層）又はｎ層の上層（ｎ＋１層）に電源又はグラウンドを配置した追加後設計データを生成するので、ｎ層に配線処理した後メタル生成する場合に、当該メタルを電源又はグラウンドに接続できる。これにより、各層のメタルの疎密を解消することができるとともに、生成したメタルを電源又はグラウンドに接続することができ、中間電位の発生を防ぐことができる。そして、クロストークによる遅延変動を確実に防ぎ、遅延算出の精度を向上させることができる。
【発明の効果】
【００１７】
本発明により、各層のメタルの疎密を解消することができるとともに、クロストークによる遅延変動を確実に防ぎ、遅延算出の精度を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明を適用可能な実施の形態を説明する。なお、本発明は、以下の実施の形態に限定されるものではない。
発明の実施の形態１．
図１に、本発明の実施の形態１にかかる半導体集積回路のレイアウト設計装置１００の一例を示す。レイアウト設計装置１００は、図１に示すように、各層の配線混雑度の算出処理部１（以下、単に、算出処理部１と称する）、電源吊り用電源追加領域の選択処理部２（以下、単に、選択処理部２と称する）、電源吊り用電源追加処理部３（以下、単に、追加処理部３と称する）、配線処理部４、メタル生成処理部５を有している。
【００１９】
算出処理部１には、配線前設計データ４０１が入力される。そして、算出処理部１は、配線前設計データ４０１に基づいて、各層の配線混雑度４０２を算出し、出力する。
【００２０】
選択処理部２には、算出処理部１により算出された各層の配線混雑度４０２が入力される。また、選択処理部２には、基準Ａ４０３（第１の基準）、基準Ｂ４０４（第２の基準）が入力される。基準Ａ４０３より基準Ｂ４０４の方が大きい。そして、選択処理部２は、各層の配線混雑度４０２、基準Ａ４０３、基準Ｂ４０４に基づいて、電源追加領域を選択し、電源追加領域情報４０５を出力する。
なお、基準Ａ４０３、基準Ｂ４０４は、設計基準や設計データに依存するものであるため、設計者が任意に定める値である。
【００２１】
追加処理部３には、選択処理部２から、電源追加領域情報４０５が入力される。また、追加処理部３には、配線前設計データ４０１が入力される。そして、追加処理部３は、電源を追加した電源追加後設計データ４０６を生成し、出力する。
【００２２】
配線処理部４には、追加処理部３により生成された電源追加後設計データ４０６が入力される。そして、配線処理部４は、電源追加後設計データ４０６に基づいて、配線後設計データ４０７を生成し、出力する。
【００２３】
メタル生成処理部５には、配線処理部４により生成された配線後設計データ４０７が入力される。また、メタル生成処理部５には、メタルデータ率の設計基準４０８が入力される。そして、メタル生成処理部５は、配線後設計データ４０７及びメタルデータ率の設計基準４０８に基づいて、メタル生成後設計データ４０９を生成し、出力する。
【００２４】
次に、本発明の実施の形態１にかかるレイアウト設計装置１００におけるレイアウト設計方法について、図２、図３に示すフローチャートを参照しながら説明する。
まず、配線前設計データ４０１、基準Ａ４０３、基準Ｂ４０４をレイアウト設計装置１００に入力する（ステップＳ１）。
【００２５】
次に、算出処理部１は、各層の配線混雑度４０２を算出する（ステップＳ２）。配線混雑度４０２とは、配線が使用される配線トラックＴが所定領域の中で占める割合である。所定領域とは、任意の大きさの領域であって、設計者により定められる。
具体的には、まず、算出処理部１は、配線量を求める。そして、算出処理部１は、配線量から配線混雑度４０２を算出する。算出処理部１は、配線前設計データ４０１に含まれる配置情報に基づいて、配線量を求める。又は、算出処理部１は、配線前設計データ４０１に基づく概略の配線結果から配線量を求める。又は、算出処理部１は、配線前設計データ４０１に基づいて実際に配線された結果から配線量を求める。
図４、図５に示す例を参照しながら、配線前設計データ４０１に基づいて実際に配線された結果から配線量を求めて配線混雑度４０２を算出する方法を説明する。
【００２６】
図４は、配線前の状態を示す平面図であり、図５は、配線後の状態を示す平面図である。図４、図５に示すように、配線混雑度４０２を算出する層の所定領域は、矩形形状の領域であり、縦４個、横４個の計１６個の格子Ｋに区切られている。そして、当該領域の上辺から下辺まで、各格子Ｋの横のラインに沿って、５本の配線トラックＴが形成されている。配線トラックＴは、配線Ｈ１が敷設可能となっている。図４に示すように、配線Ｈ１が敷設可能な配線トラックＴの長さの総和は、４格子×５本＝２０格子となる。ここでは、図５に示すように、上から２本目の配線トラックＴに４格子分、上から３本目の配線トラックＴに３格子分、上から４本目の配線トラックＴに３格子分、配線Ｈ１が敷設された。この場合、配線量は、配線Ｈ１が敷設された長さの総和で表され、４格子＋３格子＋３格子＝１０格子となる。そして、配線混雑度４０２は、配線可能な配線トラックＴのうち配線Ｈ１が占める割合で表され、
【数１】
2009151433.tif 000003
・・・・（１）
と表される。即ち、この場合，配線混雑度４０２は５０％となる。
【００２７】
次に、選択処理部２は、一つの層の一領域を選択し、選択領域とする（ステップＳ３）例えば、積層方向下側から数えてｎ番目（ｎは、ｎ≧２を満たす整数）の層であるｎ層６の一領域を選択し、選択領域とする。次に、選択処理部２は、選択領域の配線混雑度４０２が基準Ａ４０３以下か否かを判断する（ステップＳ４）。
ステップＳ４において、選択処理部２が、選択領域の配線混雑度４０２が基準Ａ４０３より大きいと判断した場合は（ステップＳ４；Ｎｏ）、ステップＳ１２に進む。
ステップＳ４において、選択処理部２が、選択領域の配線混雑度４０２が基準Ａ４０３以下と判断した場合は（ステップＳ４；Ｙｅｓ）、選択処理部２は、選択領域の上下層（ｎ＋１層８、ｎ−１層７）の同一領域に電源がないかを判断する（ステップＳ５）。
【００２８】
ステップＳ５において、選択処理部２が、選択領域の上下層の同一領域に電源があると判断した場合は（ステップＳ５；Ｎｏ）、ステップＳ１２に進む。
ステップＳ５において、選択処理部２が、選択領域の上下層の同一領域に電源がないと判断した場合は（ステップＳ５；Ｙｅｓ）、選択処理部２は、選択領域の上下層の同一領域の配線混雑度４０２が基準Ｂ４０４以上か否かを判断する（ステップＳ６）。
【００２９】
ステップＳ６において、選択処理部２が、選択領域の上下層の同一領域の配線混雑度４０２が基準Ｂ４０４より小さいと判断した場合は（ステップＳ６；Ｎｏ）、ステップＳ１２に進む。
ステップＳ６において、選択処理部２が、選択領域の上下層の同一領域の配線混雑度４０２が基準Ｂ４０４以上と判断した場合は（ステップＳ６；Ｙｅｓ）、選択処理部２は、当該上下層のうち、配線混雑度４０２が低い方の領域を選択する（ステップＳ７）。
【００３０】
次に、選択処理部２は、ステップＳ７において選択した領域が、選択領域（ステップＳ３において選択した領域）の上層の場合、ステップＳ７において選択した領域よりさらに上の層で同一領域に電源があるか否かを判断する。又は、選択処理部２は、ステップＳ７において選択した領域が、選択領域（ステップＳ３において選択した領域）の下層の場合、ステップＳ７において選択した領域よりさらに下の層で同一領域に電源があるか否かを判断する（ステップＳ８）。
【００３１】
ステップＳ８において、選択処理部２が、ステップＳ７において選択した領域よりも上の層又は下の層に電源がないと判断した場合は（ステップＳ８；Ｎｏ）、選択処理部２は、選択領域（ステップＳ３において選択した領域）の上下層のうち配線混雑度４０２が高い方の領域を選択する（ステップＳ９）。
【００３２】
次に、選択処理部２は、ステップＳ９において選択した領域が、選択領域（ステップＳ３において選択した領域）の上層の場合、ステップＳ９において選択した領域よりさらに上の層で同一領域に電源があるか否かを判断する。又は、選択処理部２は、ステップＳ９において選択した領域が、選択領域（ステップＳ３において選択した領域）の下層の場合、ステップＳ９において選択した領域よりさらに下の層で同一領域に電源があるか否かを判断する（ステップＳ１０）。
【００３３】
ステップＳ１０において、選択処理部２が、ステップＳ９において選択した領域よりも上の層又は下の層に電源がないと判断した場合は（ステップＳ１０；Ｎｏ）、ステップＳ１２に進む。
【００３４】
一方、ステップＳ８において、選択処理部２が、ステップＳ７において選択した領域よりも上の層又は下の層に電源があると判断した場合（ステップＳ８；Ｙｓｅ）、及び、ステップＳ１０において、選択処理部２が、ステップＳ９において選択した領域よりも上の層又は下の層に電源があると判断した場合（ステップＳ１０；Ｙｅｓ）、選択処理部２は、当該電源を有する領域に関する情報を電源追加領域情報４０５として出力する。そして、追加処理部３は、電源追加領域情報４０５に示される領域から選択領域へ電源を繋ぎ、電源追加後設計データ４０６を出力する（ステップＳ１１）。
【００３５】
次に、レイアウト設計装置１００は、全ての層と領域とをチェックしたか否かを判断する（ステップＳ１２）。
ステップＳ１２において、レイアウト設計装置１００が、全ての層と領域とをチェックしていないと判断した場合は（ステップＳ１２；Ｎｏ）、ステップＳ３に戻る。
ステップＳ１２において、レイアウト設計装置１００が、全ての層と領域とをチェックしたと判断した場合は（ステップＳ１２；Ｙｅｓ）、配線処理部４は、電源追加後設計データ４０６に基づいて、配線処理を行い、配線後設計データ４０７を出力する（ステップＳ１３）。
【００３６】
次に、メタル生成処理部５は、配線後設計データ４０７及びメタルデータ率の設計基準４０８に基づいて、メタル生成処理を行う。
【００３７】
次に、本発明の実施の形態１にかかるレイアウト設計装置１００におけるレイアウト設計動作について、図６乃至図１１を参照しながら説明する。
図６、図８、図９は、半導体集積回路のｎ−１層７、ｎ層６、ｎ＋１層８を示す平面図である（ｎは、ｎ≧２を満たす整数）。また、図７は、電源Ｄ１を追加した場合のｎ−１層７を示す概念図である。また、図１０は、電源Ｄ２を追加した場合のｎ＋１層８を示す概念図である。また、図１１は、各層の断面図を示す。
また、図６、図８、図９において、ドットで示す領域は、配線混雑度４０２が２０％以下であり、無地で示す領域は、配線混雑度４０２が２０％より大きく６０％未満であり、格子柄で示す領域は、配線混雑度４０２が６０％以上７０％未満であり、斜線で示す領域は、配線混雑度４０２が７０％以上８０％未満であり、ひし形模様で示す領域は、配線混雑度４０２が８０％以上である。
また、基準Ａ４０３を、配線混雑度２０％、基準Ｂ４０４を、７０％とする。
【００３８】
図８に示すように、ｎ層６の領域Ｒ１は、配線混雑度４０２が基準Ａ４０３以下となっている。また、ｎ−１層７の領域Ｒ１と同一領域Ｒ２、及びｎ＋１層８の領域Ｒ１と同一領域Ｒ３には、電源がない。
また、例えば、ｎ層６の領域Ｒ４の配線混雑度４０２は２０％以下となっており、ｎ−１層７の領域Ｒ４と同一領域Ｒ５の配線混雑度４０２は７０％以上８０％未満であり、ｎ＋１層８の領域Ｒ４と同一領域Ｒ６の配線混雑度４０２は８０％以上である。従って、ｎ−１層７の領域Ｒ５の方がｎ＋１層８の領域Ｒ６より配線混雑度４０２が低いことが分かる。そして、ｎ−１層７よりも下層において、領域Ｒ５と同一領域に電源Ｄ３を有する層９（電源・グラウンド所有層）がある場合、電源Ｄ３を有する層９とｎ−１層７の領域Ｒ５とを繋ぐことにより、ｎ−１層７の領域Ｒ５に電源追加を行う。図７に、追加した電源Ｄ１を概念的に示す。また、図１１に示すように、ｎ−１層７より下層の電源Ｄ３を有する層９と、ｎ−１層７とは、ビアＢ１により接続される。これにより、ｎ−１層７より下層の電源Ｄ３と、ｎ−１層７の領域Ｒ５とが繋がれる。
【００３９】
一方、ｎ層６の領域Ｒ７は、配線混雑度４０２が基準Ａ４０３以下となっている。また、ｎ−１層７の領域Ｒ７と同一領域Ｒ８、及びｎ＋１層８の領域Ｒ７と同一領域Ｒ９には、電源がない。
また、例えば、ｎ層６の領域Ｒ１０の配線混雑度４０２は２０％以下となっており、ｎ−１層７の領域Ｒ１０と同一領域Ｒ１１の配線混雑度４０２は８０％以上であり、ｎ＋１層８の領域Ｒ１０と同一領域Ｒ１２の配線混雑度４０２は７０％以上８０％未満である。従って、ｎ＋１層８の領域Ｒ１２の方がｎ−１層７の領域Ｒ１１より配線混雑度４０２が低いことが分かる。そして、ｎ＋１層８よりも上層において、領域Ｒ１２と同一領域に電源Ｄ４を有する層１０（電源・グラウンド所有層）がある場合、電源Ｄ４を有する層１０とｎ＋１層８の領域Ｒ１２とを繋ぐことにより、ｎ＋１層８の領域Ｒ１２に電源追加を行う。図１０に、追加した電源Ｄ２を概念的に示す。また、図１１に示すように、ｎ＋１層８より上層の電源Ｄ４を有する層１０と、ｎ＋１層８とは、ビアＢ２により接続される。これにより、ｎ＋１層８より上層の電源Ｄ４と、ｎ＋１層８の領域Ｒ１２とが繋がれる。
【００４０】
以上に説明した本発明の実施の形態１にかかる半導体集積回路のレイアウト設計装置１００及びレイアウト設計方法では、各層に所望の配線構造を形成するための配線前設計データ４０１に基づいて、各層の配線混雑度を算出する算出処理部１と、複数の領域から一の領域を選択して選択領域とし、積層方向下側から数えてｎ番目（ｎは、ｎ≧２を満たす整数）の層であるｎ層６の選択領域における配線混雑度４０２が、ｎ層６の下層であるｎ−１層７及びｎ層６の上層であるｎ＋１層８よりも低い場合に、ｎ−１層７の下層又はｎ＋１層８の上層であって、電源を有する層９、１０を選択する選択処理部２と、電源を有する層９、１０とｎ−１層７又はｎ＋１層８とを接続する設計データを配線前設計データ４０１に追加して追加後設計データを生成する追加処理部３と、を備え、追加後設計データに基づいて配線及びメタル生成を行うものである。
【００４１】
本発明の実施の形態１においては、配線処理前に予め、ｎ層６の下層（ｎ−１層７）又はｎ層６の上層（ｎ＋１層８）に電源を配置した追加後設計データを生成するので、ｎ層６に配線処理した後メタル生成する場合に、当該メタルを電源に接続できる。これにより、各層のメタルの疎密を解消することができるとともに、生成したメタルを電源に接続することができ、中間電位の発生を防ぐことができる。そして、クロストークによる遅延変動を確実に防ぎ、遅延算出の精度を向上させることができる。
【００４２】
例えば、図１２に示すように、ある領域の下層では、下層信号配線Ｈ２が複数本平行に配置され、メタルが密となっており、上層には、上層信号配線Ｈ３が、下層信号配線Ｈ２に直交するように１本配置され、メタルが疎となっている。そして、下層信号配線Ｈ２を有する層より下層の同一領域に電源がある場合、図１３に示すように、下層信号配線Ｈ２を有する層に電源Ｄ５を追加する。図１４に、電源Ｄ５が追加された状態を示す。そして、図１５に示すように、上層信号配線Ｈ３を有する層に、メタルＭ１を追加し、上層のメタルの疎密を解消する。さらに、上層に生成されたメタルＭ１と下層に追加された電源Ｄ５をビアＢ３により接続する。即ち、生成したメタルＭ１を電源に接続することができる。これにより、各層のメタルの疎密を解消することができるとともに、生成したメタルＭ１を電源に接続することができ、中間電位の発生を防ぐことができる。そして、クロストークによる遅延変動を確実に防ぎ、遅延算出の精度を向上させることができる。
【００４３】
発明の実施の形態２．
図１６に、本発明の実施の形態２にかかる半導体集積回路のレイアウト設計装置２００の一例を示す。レイアウト設計装置２００は、図１６に示すように、発明の実施の形態１にかかるレイアウト設計装置１００と、電源吊り用電源追加領域の選択処理部２Ａ（以下、単に、選択処理部２Ａと称する）の構成のみが異なるため、同様の構成については、同一の符号を付すとともに、その説明を省略する。
【００４４】
選択処理部２Ａには、算出処理部１により算出された各層の配線混雑度４０２が入力される。また、選択処理部２Ａには、基準Ａ４０３、基準Ｂ４０４が入力される。また、選択処理部２Ａには、検索範囲４１０が入力される。そして、選択処理部２Ａは、各層の配線混雑度４０２、基準Ａ４０３、基準Ｂ４０４、検索範囲４１０に基づいて、電源追加領域を選択し、電源追加領域情報４０５を出力する。
検索範囲４１０とは、電源追加を行う領域（選択領域）の上層又は下層の電源を有する層を検索する場合に、検索を行う領域の範囲である。例えば、検索範囲４１０の数値が大きいほど、検索を行う範囲が広くなる。検索範囲４１０の値は、任意の値であって、設計者により設定される。これにより、設計データの電源構造に応じて、検索範囲４１０の値を変更することができる。
【００４５】
次に、本発明の実施の形態２にかかるレイアウト設計装置２００におけるレイアウト設計方法について、図１７乃至図１９に示すフローチャートを参照しながら説明する。なお、ステップＳ１０２乃至ステップＳ１０８、及びステップＳ１１４乃至ステップＳ１１６の処理は、図２、図３に示すステップＳ２乃至ステップＳ８、及びステップＳ１２乃至ステップＳ１４と同様の処理であるため、説明を省略する。
まず、配線前設計データ４０１、基準Ａ４０３、基準Ｂ４０４、検索範囲４１０をレイアウト設計装置２００に入力する（ステップＳ１０１）。
【００４６】
ステップＳ１０８において、選択処理部２Ａが、ステップＳ１０７において選択した領域よりも上の層又は下の層に電源がないと判断した場合は（ステップＳ１０８；Ｎｏ）、選択処理部２Ａは、ステップＳ１０８において電源の有無を調べた領域から検索範囲４１０以内に電源を持つ層があるか否かを判断する（ステップＳ１０９）。
【００４７】
ステップＳ１０９において，選択処理部２Ａが、ステップＳ１０８において電源の有無を調べた領域から検索範囲４１０以内に電源を持つ層がないと判断した場合は（ステップＳ１０９；Ｎｏ）、選択処理部２Ａは、選択領域（ステップＳ１０３において選択した領域）の上下層のうち配線混雑度４０２が高い方の領域を選択する（ステップＳ１１０）。
【００４８】
次に、選択処理部２Ａは、ステップＳ１１０において選択した領域が、選択領域（ステップＳ１０３において選択した領域）の上層の場合、ステップＳ１１０において選択した領域よりさらに上の層で同一領域に電源があるか否かを判断する。又は、選択処理部２Ａは、ステップＳ１１０において選択した領域が、選択領域（ステップＳ１０３において選択した領域）の下層の場合、ステップＳ１１０において選択した領域よりさらに下の層で同一領域に電源があるか否かを判断する（ステップＳ１１１）。
【００４９】
ステップＳ１１１において、選択処理部２Ａが、ステップＳ１１０において選択した領域よりも上の層又は下の層に電源がないと判断した場合は（ステップＳ１１１；Ｎｏ）、選択処理部２Ａは、ステップＳ１１１において電源の有無を調べた領域から検索範囲４１０以内に電源を持つ層があるか否かを判断する（ステップＳ１１２）。
ステップＳ１１２において、選択処理部２Ａが、ステップＳ１１１において電源の有無を調べた領域から検索範囲４１０以内に電源を持つ層がないと判断した場合（ステップＳ１１２；Ｎｏ）、ステップＳ１１４に進む。
【００５０】
一方、ステップＳ１０８において、選択処理部２Ａが、ステップＳ１０７において選択した領域よりも上の層又は下の層に電源があると判断した場合（ステップＳ１０８；Ｙｓｅ）、ステップＳ１０９において，選択処理部２Ａが、ステップＳ１０８において電源の有無を調べた領域から検索範囲４１０以内に電源を持つ層があると判断した場合は（ステップＳ１０９；Ｙｅｓ）、ステップＳ１１１において、選択処理部２Ａが、ステップＳ１１０において選択した領域よりも上の層又は下の層に電源があると判断した場合（ステップＳ１１１；Ｙｅｓ）、及びステップＳ１１２において、選択処理部２Ａが、ステップＳ１１１において電源の有無を調べた領域から検索範囲４１０以内に電源を持つ層があると判断した場合（ステップＳ１１２；Ｙｅｓ）、選択処理部２Ａは、当該電源を有する領域に関する情報を電源追加領域情報４０５として出力する。そして、追加処理部３は、電源追加領域情報４０５に示される領域から選択領域へ電源を繋ぎ、電源追加後設計データ４０６を出力する（ステップＳ１１３）。
【００５１】
ここで、ステップＳ１０９、ステップＳ１１２における電源検索方法について、図２０を参照しながら説明する。図２０に示すように、電源追加を行う領域（選択領域）と同一領域Ｒ１３を中心として、領域Ｒ１４が領域Ｒ１３の周囲に隣接し、領域Ｒ１５が領域Ｒ１４の周囲に隣接し、領域Ｒ１６が領域Ｒ１５の周囲に隣接している。そして、検索範囲４１０が「１」である場合、電源追加を行う領域と同一領域Ｒ１３に隣接する領域Ｒ１４までが検索を行う範囲となる。検索範囲４１０が「２」である場合、領域Ｒ１４及び領域Ｒ１５が検索を行う範囲となる。また、検索範囲４１０が「３」である場合、領域Ｒ１４、領域Ｒ１５及び領域Ｒ１６が検索を行う範囲となる。検索範囲４１０の値を大きくすることにより、検索を行う範囲を広く設定することができる。
【００５２】
次に、発明の実施の形態２にかかるレイアウト設計装置２００におけるレイアウト設計動作について、図２１乃至図２３を参照しながら説明する。
図２１は、電源Ｄ７が追加されていない第１層１１の平面を点線で示し、第４層１４の電源Ｄ６を実線で示す。図２２は、電源Ｄ７が追加された第１層１１の平面を点線で示し、電源Ｄ７、電源Ｄ６、ビアＢ４を実線で示す。また、図２３は、第１層１１、第２層１２、第３層１３、第４層１４の断面図を示す。図２３に示すように、下から、第１層１１、第２層１２、第３層１３、第４層１４の順に、積層されている。各層は、領域Ｒ１７、領域Ｒ１８、領域Ｒ１９の３つの領域に分けられている。また、左から、領域Ｒ１７、領域Ｒ１８、領域Ｒ１９の順に並べられている。
そして、第１層１１、第２層１２、第３層１３の領域Ｒ１７乃至Ｒ１９、及び第４層１４の領域Ｒ１７及びＲ１８には電源がなく、第４層１４の領域Ｒ１９に電源Ｄ６がある。検索範囲４１０は、「２」に設定されている。
【００５３】
この場合、選択処理部２Ａは、第２層１２乃至第４層１４の領域Ｒ１７乃至領域Ｒ１９において電源を検索する。そして、選択処理部２Ａは、第４層１４の領域Ｒ１９に電源Ｄ６があると判断し、電源追加領域情報４０５を出力する。また、追加処理部３は、電源追加領域情報４０５に基づいて、第１層１１の領域Ｒ１７と、電源Ｄ６とを繋ぐ。
具体的には、図２２、図２３に示すように、第１層１１の領域Ｒ１９から第４層１４の領域Ｒ１９にビアＢ４を形成する。これにより、第４層１４の電源Ｄ６と第１層１１の領域Ｒ１７がビアＢ４を介して繋がれ、第１層１１の領域Ｒ１９から領域Ｒ１７に亘って電源Ｄ７が追加される。
【００５４】
以上に説明した本発明の実施の形態２にかかる半導体集積回路のレイアウト設計装置２００及びレイアウト設計方法では、選択処理部２Ａは、選択領域を中心とした所定大きさの検索範囲４１０を検索することにより、電源を有する層を選択する。
そして、追加処理部３は、第１層１１と、電源Ｄ６を有する第４層１４とをビアＢ４により接続する。これにより、ビアＢ４を介して、第１層１１の領域Ｒ１９と電源Ｄ６とが接続され、第１層１１の領域Ｒ１９から領域Ｒ１７（選択領域）に亘って電源Ｄ７が追加される。
そのため、第１層１１の上層（第２層１２）の領域Ｒ１７（選択領域）に電源がない場合であっても、当該選択領域を中心とする検索範囲４１０の範囲内に電源Ｄ６がある場合、ビアＢ４を介して当該電源Ｄ６と第１層１１とを接続することができる。これにより、電源追加が不可能なケースを減少させることができる。
【００５５】
発明の実施の形態３．
図２４に、本発明の実施の形態３にかかる半導体集積回路のレイアウト設計装置３００の一例を示す。レイアウト設計装置３００は、図２４に示すように、発明の実施の形態２にかかるレイアウト設計装置２００と、各層の配線混雑度の算出処理部１Ａ（以下、単に、算出処理部１Ａと称する）、電源吊り用電源追加領域の選択処理部２Ｂ（以下、単に、選択処理部２Ｂと称する）の構成のみが異なるため、同様の構成については、同一の符号を付すとともに、その説明を省略する。
【００５６】
算出処理部１Ａには、配線前設計データ４０１が入力される。そして、算出処理部１Ａは、配線前設計データ４０１に基づいて、各層の配線混雑度４０２を算出する。また、算出処理部１Ａは、配線混雑度４０２とともに、マクロ位置の領域情報４１１を出力する。
【００５７】
選択処理部２Ｂには、算出処理部１Ａから、各層の配線混雑度４０２及びマクロ位置の領域情報４１１が入力される。また、選択処理部２Ｂには、基準Ａ４０３、基準Ｂ４０４、検索範囲４１０が入力される。そして、選択処理部２Ｂは、各層の配線混雑度４０２、マクロ位置の領域情報４１１、基準Ａ４０３、基準Ｂ４０４、検索範囲４１０に基づいて、電源追加領域を選択し、電源追加領域情報４０５を出力する。
【００５８】
次に、本発明の実施の形態３にかかるレイアウト設計装置３００におけるレイアウト設計方法について、図２５乃至図２７に示すフローチャートを参照しながら説明する。なお、ステップＳ２０１、ステップＳ２０３、及びステップ２０５乃至ステップＳ２１７の処理は、図１７乃至図１９に示すステップＳ１０１、ステップＳ１０３、及びステップＳ１０４乃至ステップＳ１１６と同様の処理であるため、説明を省略する。
【００５９】
ステップＳ２０２において、算出処理部１Ａは、各層の配線混雑度４０２を算出する。ここで、算出処理部１Ａは、マクロＭ２が配置されている領域については、配線混雑度４０２を算出せずに、マクロＭ２が配置されている領域の情報（マクロ位置の領域情報４１１）を取得する。マクロ位置の領域情報４１１とは、マクロＭ２により完全に覆われている領域の情報である。具体的には、図２８に示すように、マクロＭ２が領域Ｒ２０、Ｒ２１よりややはみ出して配置されている場合、マクロ位置の領域情報４１１は、領域Ｒ２０、Ｒ２１となる。
【００６０】
また、ステップＳ２０４において、選択処理部２Ｂは、選択領域（ステップＳ２０３において選択した領域）にマクロＭ２が配置されているか否かを判断する。
ステップＳ２０４において、選択処理部２Ｂが、選択領域（ステップＳ２０３において選択した領域）にマクロＭ２が配置されていると判断した場合は（ステップＳ２０４；Ｙｅｓ）、ステップＳ２１５に進む。
ステップＳ２０４において、選択処理部２Ｂが、選択領域（ステップＳ２０３において選択した領域）にマクロＭ２が配置されていないと判断した場合は（ステップＳ２０４；Ｎｏ）、ステップＳ２０５に進む。
【００６１】
以上に説明した本発明の実施の形態３にかかる半導体集積回路のレイアウト設計装置３００及びレイアウト設計方法では、算出処理部１Ａは、ｎ層６の選択領域にマクロＭ２が配置されている場合に、ｎ層６の選択領域の配線混雑度４０２を算出しない。通常、マクロＭ２では、メタルデータ率の基準を満たした設計が行われている。実施の形態３では、マクロＭ２が配置された領域の配線混雑度４０２を算出しないため、無駄な処理を省くことができ、処理時間を短縮することができる。
【００６２】
なお、実施の形態１乃至３では、電源を追加する例を示したが、選択処理部２、２Ａ、２Ｂが、電源の代わりにグラウンドを有する層を選択してもよいし、電源若しくはグラウンドを有する層を選択してもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１にかかるレイアウト設計装置の概略構成の一例を示すブロック図である。
【図２】本発明の実施の形態１にかかるレイアウト設計装置におけるレイアウト設計方法を示すフローチャートである。
【図３】本発明の実施の形態１にかかるレイアウト設計装置におけるレイアウト設計方法を示すフローチャートである。
【図４】本発明の実施の形態にかかるレイアウト設計装置における配線混雑度の算出方法の一例を説明する図である。
【図５】本発明の実施の形態にかかるレイアウト設計装置における配線混雑度の算出方法の一例を説明する図である。
【図６】本発明の実施の形態１にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図７】本発明の実施の形態１にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図８】本発明の実施の形態１にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図９】本発明の実施の形態１にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図１０】本発明の実施の形態１にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図１１】本発明の実施の形態１にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図１２】本発明の実施の形態１にかかるレイアウト設計装置における効果を説明する図である。
【図１３】本発明の実施の形態１にかかるレイアウト設計装置における効果を説明する図である。
【図１４】本発明の実施の形態１にかかるレイアウト設計装置における効果を説明する図である。
【図１５】本発明の実施の形態１にかかるレイアウト設計装置における効果を説明する図である。
【図１６】本発明の実施の形態２にかかるレイアウト設計装置の概略構成の一例を示すブロック図である。
【図１７】本発明の実施の形態２にかかるレイアウト設計装置におけるレイアウト設計方法を示すフローチャートである。
【図１８】本発明の実施の形態２にかかるレイアウト設計装置におけるレイアウト設計方法を示すフローチャートである。
【図１９】本発明の実施の形態２にかかるレイアウト設計装置におけるレイアウト設計方法を示すフローチャートである。
【図２０】本発明の実施の形態２にかかる検索範囲を説明する図である。
【図２１】本発明の実施の形態２にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図２２】本発明の実施の形態２にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図２３】本発明の実施の形態２にかかるレイアウト設計装置におけるレイアウト設計方法を説明する図である。
【図２４】本発明の実施の形態３にかかるレイアウト設計装置の概略構成の一例を示すブロック図である。
【図２５】本発明の実施の形態３にかかるレイアウト設計装置におけるレイアウト設計方法を示すフローチャートである。
【図２６】本発明の実施の形態３にかかるレイアウト設計装置におけるレイアウト設計方法を示すフローチャートである。
【図２７】本発明の実施の形態３にかかるレイアウト設計装置におけるレイアウト設計方法を示すフローチャートである。
【図２８】本発明の実施の形態３にかかる配線混雑度の算出方法を説明する図である。
【図２９】本発明の実施の形態３にかかる配線混雑度の算出方法を説明する図である。
【図３０】従来技術のレイアウト設計方法を示すフローチャートである。
【図３１】従来技術のレイアウト設計方法におけるメタル生成を説明する図である。
【図３２】従来技術のレイアウト設計方法におけるメタル生成を説明する図である。
【符号の説明】
【００６４】
１、１Ａ  算出処理部
２、２Ａ、２Ｂ  選択処理部
３  追加処理部
６  ｎ層
７  ｎ−１層
８  ｎ＋１層
１００、２００、３００  レイアウト設計装置
４０１  配線前設計データ
４０３  基準Ａ（第１の基準）
４０４  基準Ｂ（第２の基準）
４０６  追加後設計データ
４１０  検索範囲
Ｂ１、Ｂ２、Ｂ３、Ｂ４  ビア
Ｍ１  メタル
Ｍ２  マクロ
【図１】
2009151433.tif 000004
【図２】
2009151433.tif 000005
【図３】
2009151433.tif 000006
【図４】
2009151433.tif 000007
【図５】
2009151433.tif 000008
【図６】
2009151433.tif 000009
【図７】
2009151433.tif 000010
【図８】
2009151433.tif 000011
【図９】
2009151433.tif 000012
【図１０】
2009151433.tif 000013
【図１１】
2009151433.tif 000014
【図１２】
2009151433.tif 000015
【図１３】
2009151433.tif 000016
【図１４】
2009151433.tif 000017
【図１５】
2009151433.tif 000018
【図１６】
2009151433.tif 000019
【図１７】
2009151433.tif 000020
【図１８】
2009151433.tif 000021
【図１９】
2009151433.tif 000022
【図２０】
2009151433.tif 000023
【図２１】
2009151433.tif 000024
【図２２】
2009151433.tif 000025
【図２３】
2009151433.tif 000026
【図２４】
2009151433.tif 000027
【図２５】
2009151433.tif 000028
【図２６】
2009151433.tif 000029
【図２７】
2009151433.tif 000030
【図２８】
2009151433.tif 000031
【図２９】
2009151433.tif 000032
【図３０】
2009151433.tif 000033
【図３１】
2009151433.tif 000034
【図３２】
2009151433.tif 000035