(57)【要約】【課題】出力電圧に関わらず、出力電圧を安定して生成する安定化電源回路を提供する。【解決手段】本発明に係る安定化電源回路１０は、第１参照電圧Ｖref1を生成する第１参照電圧生成部１１と、第２参照電圧Ｖref2を生成する第２参照電圧生成部１２と、第１参照電圧Ｖref1及び第２参照電圧Ｖref2のいずれか一方と、フィードバック電圧Ｖfedとの電圧差に基づいた電圧を出力する差動増幅器１３と、第１参照電圧Ｖref1に対応する前記フィードバック電圧Ｖfed1を生成して差動増幅器１３に与える第１帰還抵抗部１４と、第２参照電圧Ｖref2に対応するフィードバック電圧Ｖfed2を生成して差動増幅器１３に与える第２帰還抵抗部１５と、を有するものである。【選択図】図１
2009087293.tif 000002
【特許請求の範囲】
【請求項１】
第１参照電圧を生成する第１参照電圧生成部と、
第２参照電圧を生成する第２参照電圧生成部と、
前記第１参照電圧及び前記第２参照電圧のいずれか一方と、フィードバック電圧との電圧差に基づいた電圧を出力する差動増幅器と、
前記第１参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第１帰還抵抗部と、
前記第２参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第２帰還抵抗部と、を有する
安定化電源回路。
【請求項２】
前記第１帰還抵抗部及び前記第２帰還抵抗部は、ほぼ同じ電流が流れるよう構成される
請求項１記載の安定化電源回路。
【請求項３】
前記第１帰還抵抗部及び前記第２帰還抵抗部は、
直列接続された複数の抵抗と、
複数の前記抵抗のうち任意の抵抗と並列接続されるスイッチと、を有する
請求項１又は２記載の安定化電源回路。
【請求項４】
前記差動増幅器から出力される電圧が制御電極に与えられ、当該安定化電源回路の出力電圧を設定するトランジスタを更に有する
請求項１乃至３のうちいずれか１項に記載の安定化電源回路。
【請求項５】
前記第１帰還抵抗部の複数の前記抵抗は、同じ抵抗値を有し、
前記第２帰還抵抗部の複数の前記抵抗は、異なる抵抗値を有する
請求項１乃至４のうちいずれか１項に記載の安定化電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧の出力を所定の電圧値に保持し、出力電圧値が切替え可能な安定化電源回路に関する。
【背景技術】
【０００２】
従来より、負荷に供給する電圧を生成する安定化電源回路が知られている。図３は、安定化電源回路の基本回路を示す図である。図３に示すように、安定化電源回路５０は、出力トランジスタ５６、帰還抵抗部５４、参照電圧生成部５２、差動増幅器５３を備えている。出力トランジスタ５６は、生成電圧の供給先である負荷（図示せず）に対して直列に接続される。出力トランジスタ５６のゲート電極に与えられる電圧によって、供給する電圧が決定される。帰還抵抗部５４は、出力電圧ＶOUTと接地ＧＮＤとの間の電圧を所定の抵抗比によって分割し、この分割された電圧をフィードバック電圧Ｖfedとして差動増幅器５３の反転入力端子に与える。参照電圧生成部５２は、参照電圧Ｖrefを出力することで生成電圧の電圧値を設定している。
【０００３】
差動増幅器５３は、反転入力端子（−）に帰還抵抗部５４よりフィードバック電圧Ｖfedが入力され、非反転入力端子（＋）に参照電圧生成部５２から参照電圧Ｖrefが入力される。差動増幅器５３は、反転入力端子から入力されるフィードバック電圧Ｖfedと、非反転入力端子から入力される参照電圧Ｖrefを比較増幅し、出力端子に出力する。差増増幅器５３の出力端子は、出力トランジスタ５６のゲート電極に接続されている。出力トランジスタ５６は、例えば、ＰチャネルＭＯＳトランジスタからなり、ソースが入力端子ＩＮに、ドレインが出力端子ＯＵＴに接続されている。帰還抵抗部５４は、出力端子ＯＵＴと接地ＧＮＤとの間に接続されている。帰還抵抗部５４は、直列接続された分割抵抗Ｒａ、Ｒｂを有している。帰還抵抗部５４は、抵抗Ｒａ、Ｒｂによって分割されるフィードバック電圧Ｖfedを、差動増幅器５３の反転入力端子に与えている。
【０００４】
安定化電源回路５０の出力端子ＯＵＴからの出力電圧ＶOUTは、参照電圧Ｖrefと抵抗の抵抗値Ｒａ、Ｒｂとで決定され、次式で表される。なお、抵抗Ｒａ、抵抗Ｒｂの抵抗値についてもＲａ、Ｒｂとして示す。
（式１）  ＶOUT≒Ｖref（１＋Ｒｂ／Ｒａ）
安定化電源回路５０において、参照電圧Ｖrefと出力電圧ＶOUTの電圧差が小さい場合には、差動増幅器５３と帰還抵抗部５４とで構成される負帰還増幅器が発振しやすくなる。そのため、参照電圧Ｖrefと出力電圧ＶOUTの電圧差が小さい場合には、帰還抵抗部５４の抵抗比によって設定されるゲインＧ（増幅率）≒１／β（帰還率）＝１＋Ｒｂ／Ｒａを小さくしておく必要がある。
【０００５】
図４は、特許文献１に示された回路の構成を示す図である。図４に示す回路は、参照電圧生成部３２、差動増幅器３３、出力トランジスタ３６を備えている。特許文献１に記載された回路は、１つの参照電圧生成部３２に対し、帰還部として、出力端子ＯＵＴと接地間にスイッチＳＷ３２によって選択接続される２つの帰還抵抗部（第１帰還抵抗部３４、第２帰還抵抗部３５）が設けられている。第１帰還抵抗部３４は、直列接続された抵抗Ｒ１０〜Ｒ１３と、抵抗Ｒ１２、Ｒ１３をそれぞれショートさせるＮチャネルＭＯＳトランジスタＴｒ１２、１３を有している。同様に、第２帰還抵抗部３５は、直列接続された抵抗Ｒ１０'〜Ｒ１３'と、抵抗Ｒ１２'、Ｒ１３'をそれぞれショートさせるＮチャネルＭＯＳトランジスタＴｒ１２'、１３'を有している。このように、第１帰還抵抗部３４と第２帰還抵抗部３５を出力端子ＯＵＴに選択的に接続可能とし、第１帰還抵抗部３４によって設定されるゲインＧと第２帰還抵抗部３５によって設定されるゲインＧを異なる値に設定することができる。
【０００６】
図５は、特許文献２に記載された回路の構成を示す図である。この回路は、第１参照電圧生成部４１、第２参照電圧生成部４２、差動増幅器４３、帰還抵抗部としての帰還抵抗部４４、及び出力トランジスタ４６を備えて構成されている。帰還抵抗部４４は、直列接続された複数の抵抗Ｒ４０〜Ｒ４５を有し、抵抗Ｒ４０〜Ｒ４５のそれぞれに並列接続されるＮチャネルＭＯＳトランジスタＴｒ４２〜４５を有している。このように、第１参照電圧生成部４１及び第２参照電圧生成部４２を設け、異なる値の参照電圧Ｖref1、Ｖref2を生成することで、参照電圧を切り替えて出力電圧ＶOUTを変化させることができる。
【特許文献１】特開２００６−１９１３５９号公報
【特許文献２】特開平１０−２８９０２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載された回路では、出力電圧ＶOUTの可変範囲によらず参照電圧Ｖrefが一定であるため、大きな出力電圧ＶOUTを得ようとした場合、分割抵抗の抵抗分割を大きな割合にしてゲインを大きくする必要がある。そのため、参照電圧Ｖrefと出力電圧ＶOUTの電圧差が大きい場合には、ゲインに伴って参照電圧Ｖrefに含まれるノイズも増幅される。この結果、特許文献１に記載された回路では、ノイズレベルがゲインに比例して悪化するという問題点を有していた。
【０００８】
一方、特許文献２に記載された回路では、複数の参照電圧Ｖrefに対し、帰還抵抗部４４が１つであるため、出力電圧ＶOUTを切り替えるために参照電圧Ｖrefを切り替えると、フィードバック電圧Ｖfedも追従して変化する。具体的には、参照電圧Ｖrefを、例えば、０．５Ｖの第１参照電圧Ｖref1から、１．０Ｖの第２参照電圧Ｖref2に切り替えると、帰還抵抗部である帰還抵抗部４４に流れる電流値が２倍に変化する。逆に、参照電圧Ｖrefを、１．０Ｖの第２参照電圧Ｖref2から０．５Ｖの第１参照電圧Ｖref1に切り替えると、帰還抵抗部４４に流れる電流値が１／２倍に変化する。
【０００９】
これにより、帰還抵抗部４４から出力されるフィードバック電圧Ｖfed値が変動し、差動増幅器４３の発振安定度が低下するという問題点を有する。ここで、定電圧を供給するレギュレータでは、接続される負荷に大電流を流す場合の高負荷の場合と、外部負荷に小電流を流す低負荷の場合において発振安定度が低下する。前述したような帰還抵抗部４４を流れる電流の変化は、特に負荷に小電流を流す場合の低負荷の場合に影響を与え、発振安定度を低下させるという問題点を有する。
【００１０】
また、特許文献２に記載された回路では、帰還抵抗部４４に流れる電流が変化するため、複数の参照電圧Ｖrefに対するフィードバック電圧Ｖfedを考慮して抵抗４２〜Ｒ４５を制御しなければならない。そのため、ＮチャネルＭＯＳトランジスタＴｒ４２〜４５の制御が煩雑となるという問題も有している。
【課題を解決するための手段】
【００１１】
本発明に係る安定化電源回路の一態様は、第１参照電圧を生成する第１参照電圧生成部と、第２参照電圧を生成する第２参照電圧生成部と、前記第１参照電圧及び前記第２参照電圧のいずれか一方と、フィードバック電圧との電圧差に基づいた電圧を出力する差動増幅器と、前記第１参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第１帰還抵抗部と、前記第２参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第２帰還抵抗部と、を有するものである。
【００１２】
このように、参照電圧に応じたフィードバック電圧を差動増幅器に与えることで、出力電圧の変動に応じてフィードバック電圧が変動せず、安定化電源回路の安定化を図ることができる。
【発明の効果】
【００１３】
本発明に係る安定化電源回路によれば、出力電圧の大きさに依らず安定して出力電圧を生成することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付した図面を参照して、本発明の実施の形態に係る安定化電源回路について説明する。
【００１５】
図１は、本発明の実施の形態に係る安定化電源回路１０の一構成例を示す回路図である。この安定化電源回路１０は、予め設定された複数の定電圧を生成して外部の電気回路等に供給するものである。図１に示すように、安定化電源回路１０は、参照電圧Ｖrefを変更して出力電圧ＶOUTを設定する安定化電源回路１０であって、参照電圧Ｖrefとして第１参照電圧Ｖref1を生成する第１参照電圧生成部１１と、参照電圧Ｖrefとして第２参照電圧Ｖref2を生成する第２参照電圧生成部１２と、参照電圧Ｖrefとフィードバック電圧Ｖfedとの電圧差を増幅して出力電圧を生成する差動増幅器１３と、第１参照電圧Ｖref1に対応するフィードバック電圧Ｖfed1を生成して差動増幅器に与える第１帰還抵抗部１４と、第２参照電圧Ｖref2に対応するフィードバック電圧Ｖfed2を生成して差動増幅器１３に与える第２帰還抵抗部１５と、を有している。また、安定化電源回路１０は、ＰチャネルＭＯＳトランジスタによって構成される出力トランジスタ１６を備えている。
【００１６】
差動増幅器１３は、非反転入力端子（＋）に参照電圧Ｖrefが入力され、反転入力端子（−）に帰還抵抗部からのフィードバック電圧Ｖfedが入力される。第１参照電圧生成部１１は、スイッチＳＷ３を介して非反転入力端子に接続され、第２参照電圧生成部１２は、スイッチＳＷ３を介して非反転入力端子に接続されている。すなわち、スイッチＳＷ３を切り替えることで、差動増幅器１３には、参照電圧Ｖrefとして、第１参照電圧Ｖref1又は第２参照電圧Ｖref2が入力される。第１参照電圧Ｖref1は、例えば、０．５Ｖに設定され、第２参照電圧Ｖref2は、１．０Ｖに設定されている。差動増幅器１３の出力端子は、出力トランジスタ１６のゲート電極に接続されている。
【００１７】
差動増幅器１３は、非反転入力端子と反転入力端子との間の電圧差を増幅して、出力トランジスタ１６のゲート電極に出力する。すなわち、差動増幅器１３は、非反転入力端子と反転入力端子との間の電圧差に基づいて、出力トランジスタ１６の駆動能力を制御するよう構成されている。出力トランジスタ１６は、一方が入力端子ＩＮに接続され、他方が出力端子ＯＵＴに接続されている。出力トランジスタ１６が図１のように、ＰチャネルＭＯＳトランジスタによって構成されている場合には、ドレインが出力端子ＯＵＴに接続され、ソースが入力端子ＩＮに接続される。
【００１８】
第１帰還抵抗部１４は、第１参照電圧生成部１１によって生成される第１参照電圧Ｖref1に対応する第１フィードバック電圧Ｖfed1を生成するよう構成されている。また、第２帰還抵抗部１５は、第２参照電圧生成部１２によって生成される第２参照電圧Ｖref2に対応する第２フィードバック電圧Ｖfed2を生成するよう構成されている。この帰還抵抗部と参照電圧生成部との対応は、スイッチＳＷ１〜ＳＷ３によって制御されている。スイッチＳＷ３は、第１参照電圧生成部１１又は第２参照電圧生成部１２を選択的に差動増幅器１３の非反転入力端子に接続する。スイッチＳＷ１、２は、第１帰還抵抗部１４又は第２帰還抵抗部１５を選択的に電流回路に接続する。すべてのスイッチＳＷ１〜３を連動して動作させ、参照電圧に対応する帰還抵抗部が差動増幅器１３の反転入力端子に接続させるよう制御する。すなわち、スイッチＳＷ３によって第１参照電圧生成部１１が差動増幅器１３の非反転入力端子に接続される場合には、スイッチＳＷ１、２によって第１帰還抵抗部１４が差動増幅器１３の反転入力端子に接続される。また、スイッチＳＷ３によって第２参照電圧生成部１２が差動増幅器１３の非反転入力端子に接続される場合には、スイッチＳＷ１、２によって第２帰還抵抗部１５が差動増幅器１３の反転入力端子に接続される。このように、第１参照電圧生成部１１から第１参照電圧Ｖref1が差動増幅器１３に出力される場合には、第１帰還抵抗部１４から第１フィードバック電圧Ｖfed1が差動増幅器１３に与えられるよう制御する。また、第２参照電圧生成部１２から第２参照電圧Ｖref2が差動増幅器１３に出力される場合には、第２帰還抵抗部１５から第２フィードバック電圧Ｖref2が差動増幅器１３に与えられるよう制御する。
【００１９】
第１帰還抵抗部１４は、出力端子ＯＵＴと接地ＧＮＤとの間に接続されている。第１帰還抵抗部１４は、直列接続された複数の抵抗Ｒ０〜Ｒ３を備えて構成されている。接地とノードｎ１との間には抵抗Ｒ０が接続されている。また、ノードｎ１と出力端子ＯＵＴとの間には抵抗Ｒ１〜Ｒ３が接続されている。抵抗Ｒ２と抵抗Ｒ３には、それぞれの抵抗をショートさせるスイッチとなるＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３がそれぞれ並列に接続されている。ＮチャネルＭＯＳトランジスタＴｒ２のソースには、抵抗Ｒ２の一端が接続され、ドレインには抵抗Ｒ２の他端が接続されている。ＮチャネルＭＯＳトランジスタＴｒ３のソースには抵抗Ｒ３の一端が接続され、ドレインには抵抗Ｒ３の他端が接続されている。第１帰還抵抗部１４は、スイッチＳＷ２を介して出力端子ＯＵＴに接続されている。
【００２０】
第１帰還抵抗部１４は、抵抗Ｒ０と、抵抗Ｒ１〜Ｒ３の合成抵抗との抵抗比に基づき出力端子ＯＵＴから出力される出力電圧を分圧する。この分圧された電圧は、第１フィードバック電圧Ｖfed1としてノードｎ１から出力される。抵抗Ｒ０と、抵抗Ｒ１〜Ｒ３の合成抵抗との抵抗比は、ＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３を任意にＯＮ／ＯＦＦさせることにより変化させることができる。これにより、第１帰還抵抗部１４によって決定される差動増幅器１３のゲインを制御することができる。
【００２１】
同様に、第２帰還抵抗部１５は、出力端子ＯＵＴと接地ＧＮＤとの間に接続されている。第２帰還抵抗部１５は、直列接続された複数の抵抗Ｒ０'〜Ｒ３'を備えて構成されている。接地とノードｎ２との間には、抵抗Ｒ０'が接続され、ノードｎ２と出力端子ＯＵＴとの間には抵抗Ｒ０'〜Ｒ３'が接続されている。抵抗Ｒ２'と抵抗Ｒ３'には、それぞれの抵抗をショートさせるスイッチとなるＮチャネルＭＯＳトランジスタＴｒ２'、Ｔｒ３'が並列に接続されている。ＮチャネルＭＯＳトランジスタＴｒ２'のソースには抵抗Ｒ２'の一端が接続され、ドレインには抵抗Ｒ２'の他端が接続されている。ＮチャネルＭＯＳトランジスタＴｒ３'のソースには抵抗Ｒ３'の一端が接続され、ドレインには抵抗Ｒ３'の他端が接続されている。第２帰還抵抗部１５は、スイッチＳＷ２を介して出力端子ＯＵＴに接続されている。
【００２２】
第２帰還抵抗部１５は、抵抗Ｒ０'と、抵抗Ｒ１'〜Ｒ３'の合成抵抗との抵抗比に基づき出力端子ＯＵＴから出力される出力電圧ＶOUTを分圧する。分圧された電圧は、第２フィードバック電圧Ｖfed2としてノードｎ２から出力される。抵抗Ｒ０'と、抵抗Ｒ１'〜Ｒ３'の合成抵抗との抵抗比は、ＮチャネルＭＯＳトランジスタＴｒ２'、Ｔｒ３'を任意にＯＮ／ＯＦＦさせることにより変更可能である。これにより、第２帰還抵抗部１５は、差動増幅器１３のゲインＧを任意に設定することができる。第１帰還抵抗部１４に設けられたノードｎ１と、第２帰還抵抗部１５に設けられたノードｎ２は、スイッチＳＷ１を介して差動増幅器１３の反転入力端子に接続されている。
【００２３】
次に、このように構成された安定化電源回路１０の動作について説明する。図２は、本発明の実施形態に係る安定化電源回路１０の定電圧の設定方法を示す図である。ここでは、出力電圧の電圧範囲を１．０〜３．５Ｖとし、５００ｍＶステップで調整可能とする場合を考える。この場合には、第１帰還抵抗部１４の抵抗Ｒ０〜Ｒ３の抵抗値をすべて５ｋΩに設定し、第２帰還抵抗部１５の抵抗Ｒ０'を１０ｋΩ、抵抗Ｒ１'を１５ｋΩ、抵抗Ｒ２'、Ｒ３'を５ｋΩとして設定すればよい。参照電圧Ｖrefとして第１参照電圧Ｖref1が入力される場合には、第１帰還抵抗部１４が有効となる。また、参照電圧Ｖrefとして第２参照電圧Ｖref2が入力される場合には、第２帰還抵抗部１５が有効となる。
【００２４】
はじめに、生成電圧を１．０〜２．０Ｖに設定する場合には、ＳＷ１〜３によって第１参照電圧生成部１１及び第１帰還抵抗部１４を差動増幅器１３に接続し、第２参照電圧生成部１２及び第２帰還抵抗部１５を差動増幅器１３から切り離す。すなわち、参照電圧Ｖrefとして第１参照電圧Ｖref1が設定され、フィードバック電圧として第１フィードバック電圧Ｖfed1が設定される。Ａに示すように、定電圧として１．０Ｖを生成する場合には、抵抗Ｒ２、Ｒ３に対応するＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３をＯＮにする。これにより、Ｒ２、Ｒ３の抵抗値は０となるため、ゲイン（Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３）／Ｒ０は、２となる。これにより、出力電圧ＶOUTは、０．５Ｖ（第１参照電圧Ｖref1）×２（倍）＝１Ｖとなる。Ｂに示すように、定電圧として１．５Ｖを生成する場合には、抵抗３に接続されたＮチャネルＭＯＳトランジスタＴｒ３をＯＮにする、これにより、抵抗Ｒ３の抵抗値は０となるため、ゲイン（Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３）／Ｒ０は、３となる。これにより、出力電圧ＶOUTは、０．５Ｖ（第１参照電圧Ｖref1）×３＝１．５Ｖとなる。同様に、Ｃに示すように、定電圧として２．０Ｖを生成する場合には、ＮチャネルＭＯＳトランジスタＴｒ２、３をＯＦＦとし、抵抗Ｒ１〜Ｒ３をすべて有効にする。これにより、ゲイン（Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３）／Ｒ０は、４となり、出力電圧ＶOUTは２．０Ｖとなる。
【００２５】
続いて、生成電圧を２．５Ｖ〜３．５Ｖに設定する場合には、ＳＷ１〜３によって第２参照電圧生成部１２及び第２帰還抵抗部１５を差動増幅器１３に接続し、第１参照電圧生成部１１及び第１帰還抵抗部１４を差動増幅器１３から切り離す。すなわち、参照電圧Ｖrefとして第２参照電圧Ｖref2が設定され、フィードバック電圧として第２フィードバック電圧Ｖfed2が設定される。Ｄに示すように、定電圧として２．５Ｖに設定する場合には、抵抗Ｒ２'、Ｒ３'に対応するＮチャネルＭＯＳトランジスタＴｒ２'、Ｔｒ３'をＯＮにする。これにより、抵抗Ｒ２'、Ｒ３'がショートされ、抵抗Ｒ２'、Ｒ３'の両端の電圧差が０となる。これにより、ゲイン（Ｒ０'＋Ｒ１'＋Ｒ２'＋Ｒ３'）／Ｒ０'は、２．５となる。これにより、出力電圧ＶOUTは、２．５Ｖとなる。Ｅに示すように、定電圧として３．０に設定する場合には、抵抗Ｒ３'に対応するＮチャネルＭＯＳトランジスタＴｒ３'をＯＮにする。これにより、ゲイン（Ｒ０'＋Ｒ１'＋Ｒ２'＋Ｒ３'）／Ｒ０'は３．０となり、出力電圧ＶOUTは３．０Ｖに設定される。Ｆに示すように、定電圧として３．５Ｖに設定する場合には、抵抗Ｒ２'、Ｒ３'に対応するＮチャネルＭＯＳトランジスタＴｒ２'、Ｔｒ３'をＯＦＦにする。これにより、抵抗Ｒ１'〜Ｒ３'がすべて有効となり、ゲイン（Ｒ０'＋Ｒ１'＋Ｒ２'＋Ｒ３'）／Ｒ０'は３．５となる。これにより、出力電圧ＶOUTは３．５Ｖに設定される。
【００２６】
以上のように、所望の出力電圧ＶOUTに対して、第１、２参照電圧生成部、及び第１、２帰還抵抗部を選択して差動増幅器１３に接続する。そして第１帰還抵抗部１４又は第２帰還抵抗部１５のＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３、Ｔｒ２'、Ｔｒ３'を所望の電圧値に応じてＯＮ／ＯＦＦさせることで、所望の出力電圧ＶOUTを得る。
【００２７】
このように構成された安定化電源回路１０では、第１参照電圧Ｖref1、第２参照電圧Ｖref2に対して、それぞれに対応する帰還抵抗部が設けられているため、参照電圧Ｖrefに対応した大きさのフィードバック電圧Ｖfedを生成することができる。これにより、参照電圧Ｖrefの大きさに関わらず、帰還抵抗部１４、１５に流れる電流を大きく変化させないよう構成することができる。換言すれば、フィードバック電圧Ｖfedの大きさを、参照電圧Ｖrefに対して一定範囲に収めることができる。この結果、差動増幅器１３の発振動作を出力電圧の範囲において安定化させることができる。
また、フィードバック電圧Ｖfedが大きく変動しないため、ＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３、Ｔｒ２'、Ｔｒ３を順にＯＮ／ＯＦＦさせれば、容易に出力電圧ＶOUTの調整をすることができる。
【００２８】
また、複数の参照電圧生成部１１、１２を設け、参照電圧Ｖrefに応じて帰還抵抗部１４、１５を切り替えるよう構成することで、それぞれの帰還抵抗部によって設定されるゲインＧを低減させることができる。従来の安定化電源回路では、参照電圧が０．５Ｖであり、出力電圧範囲を１．０〜３．５Ｖとする場合には、１つの帰還抵抗部によってゲインが１〜７の範囲を有するよう構成しなければならない。そのため、従来の安定化電源回路において最大出力３．５Ｖを得る場合にあっては、参照電圧Ｖrefに含まれるノイズがゲインＧである７倍に増幅されることになる。これに対し、本実施形態に係る安定化電源回路１０は、最大出力３．５Ｖを得るためには、１．０Ｖの第２参照電圧生成部１２を用いることで、第２帰還抵抗部１５のゲインを３とすることができる（図２参照）。これによって、大きな出力を生成する場合にあっても、参照電圧Ｖrefに含まれるノイズの影響を低減させることができる。
【００２９】
なお、説明では、電圧範囲を１．０〜３．５Ｖとし、５００ｍＶステップで調整可能とする場合について説明したが、要求される電圧範囲についてそれぞれの抵抗Ｒ０〜Ｒ３、Ｒ０'〜Ｒ３'の抵抗値を設定すればよい。
【００３０】
また、本実施形態では、参照電圧及び帰還抵抗部をそれぞれ２つずつ設けるよう構成したが、参照電圧及び帰還抵抗部は任意の数だけ設けることができる。この場合、参照電圧に対応する帰還抵抗部をそれぞれ設ければよい。
【００３１】
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係る安定化電源回路の一構成例を示す回路図である。
【図２】本発明の実施形態に係る安定化電源回路１０の定電圧の設定方法を示す図である。
【図３】従来の安定化電源回路の基本回路を示す図である。
【図４】特許文献１に記載された回路の構成を示す図である。
【図５】特許文献２に記載された回路の構成を示す図である。
【符号の説明】
【００３３】
１０    安定化電源回路
１１    第１参照電圧生成部
１２    第２参照電圧生成部
１３    差動増幅器
１４    第１帰還抵抗部
１５    第２帰還抵抗部
１６    出力トランジスタ
Ｖfed    フィードバック電圧
Ｖfed1    第１フィードバック電圧
Ｖfed2    第２フィードバック電圧
ＩＮ    入力端子
ｎ１    ノード
ｎ２    ノード
ＩＮ    入力端子
ＯＵＴ    出力端子
Ｒ０〜Ｒ３    抵抗
Ｒ０'〜Ｒ３'    抵抗
Ｖref    参照電圧
Ｖref1    第１参照電圧
Ｖref2    第２参照電圧
ＳＷ１〜ＳＷ３    スイッチ
Ｔｒ２、Ｔｒ３、Ｔｒ２'、Ｔｒ３'    ＮチャネルＭＯＳトランジスタ
ＶOUT    出力電圧
ＶIN    入力電圧
【図１】
2009087293.tif 000003
【図２】
2009087293.tif 000004
【図３】
2009087293.tif 000005
【図４】
2009087293.tif 000006
【図５】
2009087293.tif 000007