(57)【要約】【課題】フォトセンサの特性のバラツキが小さいタッチパネル一体型表示装置を提供する。【解決手段】本発明の表示装置は、複数の画素部を備え、複数の画素部のそれぞれは、画素電極と、画素電極への電圧印加のＯＮ／ＯＦＦを切り替えるトランジスタと、画素部内へ入射する光を受光するフォトセンサとを備える。トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有する。フォトセンサは、Ｐ型アモルファスシリコン領域とＮ型アモルファスシリコン領域とを有する。【選択図】図３Ａ
2009128520.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素部を備えた表示装置であって、
前記複数の画素部のそれぞれは、
画素電極と、
前記画素電極への電圧印加のＯＮ／ＯＦＦを切り替えるトランジスタと、
前記画素部内へ入射する光を受光するフォトセンサと
を備え、
前記トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、
前記フォトセンサは、Ｐ型アモルファスシリコン領域とＮ型アモルファスシリコン領域とを有する、表示装置。
【請求項２】
前記表示装置は、光を出射する光源をさらに備え、
前記複数の画素部のそれぞれは、
前記フォトセンサと前記光源との間に配置された遮光層をさらに有し、
前記遮光層の底面積は、前記フォトセンサの底面積よりも広い、請求項１に記載の表示装置。
【請求項３】
前記遮光層の端部は、前記フォトセンサの端部から所定の長さ広がった位置にあり、
前記所定の長さは、ポリシリコンの結晶粒の長さよりも長い、請求項２に記載の表示装置。
【請求項４】
前記遮光層の端部は、前記フォトセンサの端部から２μｍ以上広がった位置にある、請求項２に記載の表示装置。
【請求項５】
ガラス基板の一方の面側の位置に遮光層を形成する工程と、
前記遮光層の前記ガラス基板とは反対側の位置にアモルファスシリコン層を形成する工程と、
前記ガラス基板を介して前記アモルファスシリコン層に光を照射して、前記アモルファスシリコン層の一部を結晶化する工程と、
結晶化により形成されたポリシリコンの領域と前記アモルファスシリコンの領域とを分離する工程と、
前記ポリシリコン領域の前記ガラス基板とは反対側の位置に、トランジスタのゲート電極を形成する工程と、
前記ポリシリコン領域にイオン注入を行って、前記トランジスタのソース領域およびドレイン領域を形成する工程と、
前記アモルファスシリコン領域にイオン注入を行って、Ｐ型アモルファスシリコン領域とＮ型アモルファスシリコン領域とを備えるフォトセンサを形成する工程と
を包含する、表示装置の製造方法。
【請求項６】
複数の画素部を備えた表示装置であって、
前記複数の画素部のそれぞれは、第１および第２トランジスタと有機発光ダイオードとを備え、
前記第１トランジスタは、前記第２トランジスタのＯＮ状態とＯＦＦ状態とを切り替え、
前記第２トランジスタは、ＯＮ状態とＯＦＦ状態との切り替えに応じて前記有機発光ダイオードへ供給する電圧を変化させ、
前記第１トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、
前記第２トランジスタは、アモルファスシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有する、表示装置。
【請求項７】
前記表示装置は、前記第１および第２トランジスタが形成された基板をさらに備え、
前記複数の画素部のそれぞれは、前記第２トランジスタと前記基板との間に配置された遮光層をさらに有し、
前記遮光層の底面積は、前記第２トランジスタの底面積よりも広い、請求項６に記載の表示装置。
【請求項８】
前記遮光層の端部は、前記第２トランジスタの端部から所定の長さ広がった位置にあり、
前記所定の長さは、ポリシリコンの結晶粒の長さよりも長い、請求項７に記載の表示装置。
【請求項９】
前記遮光層の端部は、前記第２トランジスタの端部から２μｍ以上広がった位置にある、請求項７に記載の表示装置。
【請求項１０】
ガラス基板の一方の面側の位置に遮光層を形成する工程と、
前記遮光層の前記ガラス基板とは反対側の位置にアモルファスシリコン層を形成する工程と、
前記ガラス基板を介して前記アモルファスシリコン層に光を照射して、前記アモルファスシリコン層の一部を結晶化する工程と、
結晶化により形成されたポリシリコンの領域と前記アモルファスシリコンの領域とを分離する工程と、
前記ポリシリコン領域の前記ガラス基板とは反対側の位置に、第１トランジスタのゲート電極を形成する工程と、
前記アモルファスシリコン領域の前記ガラス基板とは反対側の位置に、第２トランジスタのゲート電極を形成する工程と、
前記ポリシリコン領域および前記アモルファスシリコン領域にイオン注入を行って、前記第１および第２トランジスタそれぞれのソース領域およびドレイン領域を形成する工程と
を包含する、表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を有する薄膜半導体装置であるＴＦＴ基板は、アクティブマトリックス駆動方式の液晶表示装置において、液晶を駆動するための駆動基板として用いられる。近年、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等に搭載される中小型ディスプレイにおいては、ますます軽量化や高集積化が進んでいる。その一環として、タッチパネルを搭載したモジュールにおいて、表示装置の回路とタッチパネルの回路を同一基板上に形成する技術が提案されている（特許文献１参照）。
【０００３】
特許文献１によれば、フォトトランジスタ等の受光素子をＴＦＴ基板上に形成し、受光回路を構成することによって、光学式タッチパネルを表示装置と一体化させている。受光素子はＴＦＴと同一のプロセスによって形成され、コストや工数の増加を招くことなく軽量化、高性能化が図れるため、効率的に付加価値を増加させることが出来る。
【０００４】
図１１に、タッチパネル一体型表示装置７００を示す。指などの接触した位置を受光量の大小比較によって検知することで、タッチパネルとして機能する。
【０００５】
表示装置７００のＴＦＴ基板７０１上には画素電極への電圧印加のＯＮ／ＯＦＦを切り替えるＴＦＴを備えるＴＦＴエリア７０３が設けられており、その中に受光素子７１１が設けられている。ＴＦＴ基板７０１と受光素子７１１との間には遮光層７１２が設けられている。ＴＦＴエリア７０３上には液晶層７０４、カラーフィルター７０５、対向基板７０２が設けられている。なお、他に偏光板等を備えるが説明を簡単にするためにここでは図示していない。光源７０６から出射された光が、上述の構成要素を透過することで画像が表示される。また、タッチパネルとして動作する場合（座標検出動作時）には、表示面にペンや指などが接触されたときと、接触されていないときとを比較すると、その接触位置直下の受光素子７１１が受光する光の強度が変化するので、その光の強度の変化から接触位置の座標を検出することができる。
【０００６】
このような、タッチパネル一体型表示装置では、フォトダイオード等のフォトセンサの特性のバラツキを低減させることが望ましい。
【０００７】
ＴＦＴはポリＳｉ（ポリシリコン）を用いて形成される。このため、ＴＦＴと同一のプロセスによって形成されるフォトダイオードもポリＳｉから形成される。しかしながら、ポリＳｉを用いてフォトダイオードを形成した場合、結晶粒界などにより、フォトダイオードの特性にバラツキが生じる。
【０００８】
アモルファスＳｉ（アモルファスシリコン）を用いてＴＦＴを形成することも考えられるが、アモルファスＳｉではポリＳｉと比較して電子の移動度が小さくなるため、この場合はＴＦＴの性能が下がってしまい、望ましくない。
【０００９】
ところで、一部分がアモルファスＳｉであるポリＳｉ層を形成する技術が特許文献２に開示されている。
【００１０】
特許文献２が開示するＴＦＴの製造方法のＳｉ結晶化工程では、ガラス基板上のアモルファスＳｉ層に対して、表示面側からレーザ光を照射している。レーザ光照射に先立って、ゲート電極がアモルファスＳｉ層上に予め形成されており、このゲート電極がレーザ光を遮光することで、アモルファスＳｉ層のうちのゲート電極直下の領域（チャネル領域）は結晶化されずにアモルファスＳｉのまま残ることになる。その他の領域は結晶化されてポリＳｉになる。この方法により、ソース領域およびドレイン領域がポリＳｉであり、チャネル領域がアモルファスＳｉであるＴＦＴが形成される。
【特許文献１】特開２００６−７９５８９号公報
【特許文献２】特開平９−１９１１１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記製造方法では、アモルファスＳｉ層のうちのチャネル領域以外の領域は結晶化されてポリＳｉとなる。このため、上記製造方法を用いて、タッチパネル一体型表示装置を製造しようとすると、フォトダイオード領域はポリＳｉとなるので、フォトダイオードの特性にバラツキが生じることになる。
【００１２】
本発明は上記問題に鑑みてなされたものであり、ＴＦＴの性能が高く維持され且つフォトセンサの特性のバラツキが小さいタッチパネル一体型表示装置およびその製造方法を提供する。
【課題を解決するための手段】
【００１３】
本発明の表示装置は、複数の画素部を備えた表示装置であって、前記複数の画素部のそれぞれは、画素電極と、前記画素電極への電圧印加のＯＮ／ＯＦＦを切り替えるトランジスタと、前記画素部内へ入射する光を受光するフォトセンサとを備え、前記トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、前記フォトセンサは、Ｐ型アモルファスシリコン領域とＮ型アモルファスシリコン領域とを有することを特徴とする。
【００１４】
ある実施形態によれば、前記表示装置は、光を出射する光源をさらに備え、前記複数の画素部のそれぞれは、前記フォトセンサと前記光源との間に配置された遮光層をさらに有し、前記遮光層の底面積は、前記フォトセンサの底面積よりも広い。
【００１５】
ある実施形態によれば、前記遮光層の端部は、前記フォトセンサの端部から所定の長さ広がった位置にあり、前記所定の長さは、ポリシリコンの結晶粒の長さよりも長い。
【００１６】
ある実施形態によれば、前記遮光層の端部は、前記フォトセンサの端部から２μｍ以上広がった位置にある。
【００１７】
本発明の表示装置の製造方法は、ガラス基板の一方の面側の位置に遮光層を形成する工程と、前記遮光層の前記ガラス基板とは反対側の位置にアモルファスシリコン層を形成する工程と、前記ガラス基板を介して前記アモルファスシリコン層に光を照射して、前記アモルファスシリコン層の一部を結晶化する工程と、結晶化により形成されたポリシリコンの領域と前記アモルファスシリコンの領域とを分離する工程と、前記ポリシリコン領域の前記ガラス基板とは反対側の位置に、トランジスタのゲート電極を形成する工程と、前記ポリシリコン領域にイオン注入を行って、前記トランジスタのソース領域およびドレイン領域を形成する工程と、前記アモルファスシリコン領域にイオン注入を行って、Ｐ型アモルファスシリコン領域とＮ型アモルファスシリコン領域とを備えるフォトセンサを形成する工程とを包含することを特徴とする。
【００１８】
本発明の表示装置は、複数の画素部を備えた表示装置であって、前記複数の画素部のそれぞれは、第１および第２トランジスタと有機発光ダイオードとを備え、前記第１トランジスタは、前記第２トランジスタのＯＮ状態とＯＦＦ状態とを切り替え、前記第２トランジスタは、ＯＮ状態とＯＦＦ状態との切り替えに応じて前記有機発光ダイオードへ供給する電圧を変化させ、前記第１トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、前記第２トランジスタは、アモルファスシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有することを特徴とする。
【００１９】
ある実施形態によれば、前記表示装置は、前記第１および第２トランジスタが形成された基板をさらに備え、前記複数の画素部のそれぞれは、前記第２トランジスタと前記基板との間に配置された遮光層をさらに有し、前記遮光層の底面積は、前記第２トランジスタの底面積よりも広い。
【００２０】
ある実施形態によれば、前記遮光層の端部は、前記第２トランジスタの端部から所定の長さ広がった位置にあり、前記所定の長さは、ポリシリコンの結晶粒の長さよりも長い。
【００２１】
ある実施形態によれば、前記遮光層の端部は、前記第２トランジスタの端部から２μｍ以上広がった位置にある。
【００２２】
本発明の表示装置の製造方法は、ガラス基板の一方の面側の位置に遮光層を形成する工程と、前記遮光層の前記ガラス基板とは反対側の位置にアモルファスシリコン層を形成する工程と、前記ガラス基板を介して前記アモルファスシリコン層に光を照射して、前記アモルファスシリコン層の一部を結晶化する工程と、結晶化により形成されたポリシリコンの領域と前記アモルファスシリコンの領域とを分離する工程と、前記ポリシリコン領域の前記ガラス基板とは反対側の位置に、第１トランジスタのゲート電極を形成する工程と、前記アモルファスシリコン領域の前記ガラス基板とは反対側の位置に、第２トランジスタのゲート電極を形成する工程と、前記ポリシリコン領域および前記アモルファスシリコン領域にイオン注入を行って、前記第１および第２トランジスタそれぞれのソース領域およびドレイン領域を形成する工程とを包含することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を備え、フォトセンサは、Ｐ型アモルファスシリコンとＮ型アモルファスシリコンとを備えている。これにより、トランジスタの性能を高く維持しつつフォトセンサの特性のバラツキが小さいタッチパネル一体型表示装置を提供することができる。
【００２４】
また、本発明の製造方法では、ガラス基板側からアモルファスシリコン層に光を照射して、アモルファスシリコン層の一部を結晶化する。このとき、ガラス基板とフォトセンサ領域との間に設けられる遮光層によりレーザ光が遮光されるので、フォトセンサ領域はアモルファスシリコンのまま保たれる。このアモルファスシリコンからフォトセンサを形成することで、フォトセンサの特性のバラツキを小さくすることができる。また、トランジスタ領域は結晶化されてポリシリコンとなり、このポリシリコンからトランジスタを形成することで、良好なトランジスタ特性を得ることができる。また、遮光層をフォトセンサ領域のマスキング層として用いることで、別途マスキング層を形成する工程が不要となり、製造工程数を低減させることができる。
【００２５】
また、本発明のある実施形態によれば、遮光層の端部は、フォトセンサの端部から所定の長さ広がった位置にあり、その所定の長さは、ポリシリコンの結晶粒の長さよりも長い。例えば、遮光層の端部は、フォトセンサの端部から２μｍ以上広がった位置にある。これにより、遮光層の端部付近（すなわち、アモルファスシリコンとポリシリコンとの境界）で形成されたポリＳｉ結晶粒がフォトセンサ領域側へずれ込んだとしても、フォトセンサ領域をアモルファスシリコンのまま保つことができる。
【００２６】
また、本発明によれば、第１トランジスタは第２トランジスタのＯＮ状態とＯＦＦ状態とを切り替え、第２トランジスタはＯＮ状態とＯＦＦ状態との切り替えに応じて有機発光ダイオードへ供給する電圧を変化させる有機ＥＬ表示装置において、第１トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、第２トランジスタは、アモルファスシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有する。これにより、第１トランジスタの性能を高く維持しつつ第２トランジスタの特性のバラツキが小さい有機ＥＬ表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明の実施形態を説明する。
【００２８】
（実施形態１）
図１は、本発明の第１の実施形態による液晶表示装置１００を示す図である。液晶表示装置１００は、画像表示機能に加えてタッチパネルとしても機能するタッチパネル一体化表示装置である。
【００２９】
液晶表示装置１００は、液晶表示パネル１１０と、光源１２０と、制御部１３１と、検出部１３２とを備える。制御部１３１は、液晶表示パネル１１０および光源１２０の動作を制御する。検出部１３２は、タッチパネルとして動作する時（座標検出動作時）に、表示面における接触物（ペンや指など）によって接触された位置を受光した光の強度に基づいて検出する。
【００３０】
図２に、液晶表示パネル１１０を示す。液晶表示パネル１１０は、複数の画素部１５０と、複数のゲートライン１０６と、複数のソースライン１０７と、複数の信号ライン１０８とを備える。ゲートライン１０６、ソースライン１０７および信号ライン１０８が格子状に基板（不図示）に設けられている。ソースライン１０７と信号ライン１０８とは互いに平行に交互に設けられている。ゲートライン１０６は、ソースライン１０７および信号ライン１０８に交差する方向に配列されている。ゲートライン１０６とソースライン１０７との交点毎に、画素部１５０が配置されている。
【００３１】
各画素部１５０は、液晶セル１６０とフォトセンサ１０２とを備える。液晶セル１６０は、画像表示動作時には、光源１２０からの光の少なくとも一部を透過することにより画像を表示する。また、座標検出動作時にはその透過光により接触物を照らす役割を果たしている。フォトセンサ１０２は、例えばフォトダイオードであり、画素部内に入射する光（液晶セル１６０から出力された光が接触物に照射されて得られる反射光および外光）を受光する。
【００３２】
液晶セル１６０は、スイッチング素子である薄膜トランジスタ（ＴＦＴ）１０１と、画素容量１０５とを備える。ゲートライン１０６はＴＦＴ１０１のゲート電極に接続されており、ソースライン１０７はＴＦＴ１０１のソース電極に接続されている。画素容量１０５は、例えば液晶容量とそれに並列に設けられた補助容量（図示せず）とによって構成されている。液晶容量は、例えば、画素電極（図示せず）と、画素電極に対向する対向電極（図示せず）と、画素電極と対向電極との間の液晶層（図示せず）とによって構成されている。ＴＦＴ１０１のドレイン電極は画素電極に接続されている。ＴＦＴ１０１は、画素電極への電圧印加のＯＮ／ＯＦＦを切り替える。
【００３３】
フォトセンサ１０２は、ゲートライン１０６と信号ライン１０８との交点のそれぞれの近傍に配置されている。フォトセンサ１０２の一端にはゲートライン１０６が接続され、フォトセンサ１０２の他端には信号ライン１０８が接続されている。
【００３４】
制御部１３１（図１）から、ゲートライン１０６とソースライン１０７とに画像情報に応じた電圧を印加するとＴＦＴ１０１がオン状態になり、画素電極に電圧が印加されることにより液晶表示パネル１１０に画像が表示される。また、ゲートライン１０６に所定の電圧を印加すると、フォトセンサ１０２に入射した光の強度に応じた大きさの電流が、フォトセンサ１０２を介してゲートライン１０６から信号ライン１０８に流れる。例えば、光の強度が高くなるほど電流の値も高くなる。その電流の値を検出することにより、フォトセンサ１０２が受光した光の強度を検出することができる。なお、選択されていない（すなわち、電圧が印加されていない）ゲートライン１０６に信号ライン１０８から電流が流れ込むのを防止するために、フォトセンサ１０２と信号ライン１０８との間にはダイオードが設けられ得る。
【００３５】
図３Ａは、ＴＦＴ１０１およびフォトセンサ１０２の断面図である。また、図３Ｂは、ＴＦＴ１０１およびフォトセンサ１０２の上面図である。液晶表示パネル１１０が備える一対の基板のうちの一方の基板１１１（アクティブマトリックス基板）にはベースコート層１１２が形成されており、そのベースコート層１１２上にＴＦＴ１０１とフォトセンサ１０２とが形成されている。
【００３６】
ＴＦＴ１０１は、ソース領域１７１と、ドレイン領域１７２と、ゲート電極１７３と、チャネル領域１７４と、ソース領域１７１に接続されたソース電極１７５と、ドレイン領域１７２に接続されたドレイン電極１７６と、ゲート絶縁層１７７とを備える。ゲート電極１７３にはゲートライン１０６（図２）が接続されている。ソース電極１７５にはソースライン１０７が接続されている。ドレイン電極１７６は、透明な画素電極に接続されている。
【００３７】
フォトセンサ１０２は、Ｐ型アモルファスＳｉ領域１８１と、Ｎ型アモルファスＳｉ領域１８２と、電極１８３および１８４を備える。ガラス基板とアモルファスＳｉ領域１８１および１８２との間には遮光層１９０が設けられている。遮光層１９０の底面積はフォトセンサ領域（アモルファスＳｉ領域１８１および１８２）の底面積よりも広い。電極１８３は信号ライン１０８に接続され、電極１８４はゲートライン１０６に接続されている。
【００３８】
ゲートライン１０６に電圧が印加されると、ＴＦＴ１０１のゲート電極１７３に電圧が印加されて、チャネル領域１７４にキャリアが形成される。この状態で、ソースライン１０７に電圧が印加されると、ソースライン１０７からドレイン電極１７６に電流が流れて画素電極に電圧が印加される。電圧を印加するゲートライン１０６およびソースライン１０７を順次選択し、画像情報に応じた大きさの電圧を印加することによって、所望の液晶セル１６０が駆動されて画像が表示される。
【００３９】
また、ゲートライン１０６に電圧が印加されると、フォトセンサ１０２の電極１８４に電圧が印加される。この状態でフォトセンサ１０２に光が照射されると、フォトセンサ１０２を通ってゲートライン１０６から信号ライン１０８に電流が流れる。
【００４０】
検出部１３２（図１）は、電圧が印加されているゲートライン１０６に接続されたフォトセンサ１０２のそれぞれに照射される光の強度を、各信号ライン１０８を流れる電流の値から検出する。制御部１３１（図１）は、各ゲートライン１０６に順次電圧を印加して、各画素部１５０のオン状態とオフ状態とを順次切り替え、同時に、検出部１３２（図１）は、各信号ライン１０８を流れる電流の値を順次検出する。表示面にペンや指などが接触されたときと、接触されていないときとを比較すると、その接触位置直下のフォトセンサ１０２が受光する光の強度が変化するので、検出部１３２は、その光の強度の変化から接触位置の座標を検出することができる。
【００４１】
本実施形態のフォトセンサ１０２のＰ型アモルファスＳｉ領域１８１およびＮ型アモルファスＳｉ領域１８２は全てアモルファスＳｉのままであり、結晶粒界を有さない。これにより、フォトセンサの特性のバラツキを小さくすることができる。また、ＴＦＴ１０１のソース領域１７１、ドレイン領域１７２、チャネル領域１７４は、電子の移動度が高いポリＳｉで形成されているので、良好なＴＦＴ特性を得ることができる。
【００４２】
次に、液晶表示装置１００の製造方法を説明する。図４Ａ〜図４Ｅは、液晶表示装置１００の製造方法を示す図である。本発明の特徴を明確にするために、ＴＦＴ１０１およびフォトセンサ１０２とその近傍部の製造方法に絞って説明する。また、この例ではフォトセンサ１０２はフォトダイオードである。
【００４３】
図４Ａを参照して、スパッタ法等を用いてモリブデン等をガラス基板１１１の一方の面上に堆積させ、パターニングして遮光層１９０を形成する。遮光層１９０の厚さは例えば約１００ｎｍである。
【００４４】
その後プラズマＣＶＤ法により、酸化シリコンのベースコート層１１２およびアモルファスＳｉ層２０１を形成する。ベースコート層１１２の厚さは例えば約３００ｎｍ、アモルファスＳｉ層２０１の厚さは例えば約５０ｎｍである。
【００４５】
次に、図４Ｂを参照して、ガラス基板１１１裏面側からエキシマレーザ光を照射してアモルファスＳｉ層２０１の結晶化を行う。すなわち、ガラス基板１１１のアモルファスＳｉ層２０１が設けられた側とは反対の側から、ガラス基板１１１を介して、アモルファスＳｉ層２０１にエキシマレーザ光を照射する。
【００４６】
図５は、アモルファスＳｉ層２０１の結晶化工程を示す上面図である。アモルファスＳｉ層２０１のうちの遮光層１９０によってエキシマレーザ光が遮光されない領域（遮光層無領域）では、アモルファスＳｉは結晶化してポリＳｉ領域２０２が形成される。ポリＳｉ領域２０２は複数のポリＳｉ結晶粒２１０を含んでおり、結晶粒同士の境界が結晶粒界２１１となる。
【００４７】
遮光層１９０によってレーザ光が遮光される領域（遮光層有領域）では、エキシマレーザ光は遮光されてアモルファスＳｉに照射されないため、アモルファスＳｉのまま残る。
【００４８】
なお、遮光層有領域と遮光層無領域との界面（遮光層１９０端部に対応する位置）では、遮光層無領域で成長したポリＳｉ結晶粒が遮光層有領域にずれ込む。このことから、遮光層有領域のうちの界面からポリＳｉ結晶粒のサイズと同程度の長さ（約２μｍ）の領域ではポリＳｉが存在する。
【００４９】
次に、図４Ｃを参照して、アモルファスＳｉ層２０１およびポリＳｉ領域２０２のパターニングを行って両者を分離する。ポリＳｉ領域２０２の領域がＴＦＴ領域となり、アモルファスＳｉ層２０１の領域がフォトダイオード領域となる。
【００５０】
ここで、図６Ａを参照して、光源１２０（図１）の光からフォトダイオード１０２を遮光することを考えたときの、フォトダイオード領域と遮光層とのサイズの関係を説明する。
【００５１】
酸化シリコンのベースコート層１１２の屈折率をｎ、厚さをｄ、臨界角をθ、光の入射角をθ0とし、フォトダイオード領域の端部を遮光層の端部よりｘ小さくするとした場合、
ｎ×ｓｉｎθ＝１×ｓｉｎθ0
ｎ×ｓｉｎθ＝１×ｓｉｎ９０°
ｓｉｎθ＝１／ｎ
ｘ＝ｄ×ｔａｎθ
となり、ｎ＝１．４６、ｄ＝０．３μｍのとき、ｘは約０．２８μｍ以上あればよいことになる。
【００５２】
本実施形態では、ポリＳｉ結晶粒の遮光層有領域へのずれ込み（図５）を考慮して、遮光層有領域のうちの、界面からポリＳｉ結晶粒のサイズと同程度の長さ（約２μｍ）の領域は除去し、フォトダイオード領域を全てアモルファスＳｉにする。このため、ｘ＞結晶粒サイズ（約２μｍ）になるようにｘの値を設定する。
【００５３】
また、図６Ｂに示すように、エキシマレーザ光がガラス基板１１１に斜め方向から入射することを考慮した場合は、フォトダイオード領域２０１の端部は遮光層１９０の端部よりｙ小さくする（ｙ＞ｘ＋（結晶粒サイズ））。
【００５４】
このように、遮光層１９０の端部は、フォトセンサ領域の端部から所定の長さ広がった位置にあり、その所定の長さは、ポリシリコンの結晶粒の長さよりも長くする。例えば、遮光層の端部が、フォトセンサの端部から２μｍ以上広がった位置になるようにする。これにより、遮光層１９０の端部に対応する位置で形成されたポリＳｉ結晶粒がフォトセンサ領域側へずれ込んだとしても、フォトセンサ領域をアモルファスシリコンのまま保つことができる。
【００５５】
アモルファスＳｉ層２０１およびポリＳｉ領域２０２のパターニングの後、図４Ｄに示すように、ＣＶＤ法などを用いて酸化シリコンのゲート絶縁層１７７を形成する。ゲート絶縁層１７７の厚さは例えば約１００ｎｍである。
【００５６】
ゲート絶縁層１７７の形成後、スパッタ法などを用いてゲート電極１７３を形成してパターニングを行う。ゲート電極１７３の材料は例えばタンタル、タングステンである。
【００５７】
ゲート電極１７３の形成後、イオン注入および活性化アニール等を行い、ＴＦＴ１０１（図３Ａ）のソース領域１７１、ドレイン領域１７２、チャネル領域１７４と、フォトセンサ１０２のＰ型アモルファスＳｉ領域１８１、Ｎ型アモルファスＳｉ領域１８２を形成する。
【００５８】
次に、図４Ｅを参照して、第１層間絶縁層２０４を酸化シリコンなどで形成する。その第１層間絶縁層２０４をパターニングしてコンタクトホールを形成し、コンタクトホールにアルミニウムなどを堆積させて、電極１７５、１７６、１８３および１８４を形成する。
【００５９】
次に、第２層間絶縁層２０５を酸化シリコンや有機絶縁材料などで形成する。その第２層間絶縁層２０５をパターニングしてコンタクトホールを形成し、コンタクトホールおよびその周辺領域にＩＴＯ（酸化インジウムスズ）などを堆積させて、画素電極２０６を形成する。
【００６０】
フォトダイオード１０２のＰ型アモルファスＳｉ領域１８１およびＮ型アモルファスＳｉ領域１８２は全てアモルファスＳｉのままであり、結晶粒界を有さない。これにより、フォトダイオードの特性のバラツキを抑制することができる。
【００６１】
また、ＴＦＴ１０１のソース領域１７１、ドレイン領域１７２、チャネル領域１７４は、電子の移動度が高いポリＳｉで形成されているので、ＴＦＴ特性を高くすることができる。
【００６２】
なお、液晶表示パネル１１０の駆動回路もガラス基板１１１上に形成する場合は、ＴＦＴ１０１と同じポリＳｉのＴＦＴを備えた駆動回路を構成してもよい。駆動回路のＴＦＴは、ＴＦＴ１０１と同じ製造工程で作製され得る。
【００６３】
なお、上述の説明では、本発明の実施形態の表示装置として液晶表示装置を例示して説明したが、本発明は液晶表示装置に限定されず、例えば有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）表示装置にも適用される。以下、本発明の有機ＥＬ表示装置の実施形態を説明する。
【００６４】
（実施形態２）
図７は、本発明の第２の実施形態による有機ＥＬ表示装置３００を示す図である。有機ＥＬ表示装置３００は表示領域３０１を有し、表示領域３０１に配列された複数の画素部３５０により画像を表示する。
【００６５】
有機ＥＬ表示装置３００は、複数の走査線３０６と、複数のデータ線３０７と、複数の電源線３０８とを備える。走査線３０６、データ線３０７および電源線３０８が格子状に基板（不図示）に設けられている。データ線３０７と電源線３０８とは互いに平行に交互に設けられている。走査線３０６は、データ線３０７および電源線３０８に交差する方向に配列されている。走査線３０６とデータ線３０７との交点毎に、画素部３５０が配置されている。
【００６６】
また、有機ＥＬ表示装置３００は、走査線３０６に走査信号を出力する走査線駆動回路３０２と、データ線３０７にデータ信号を出力するデータ線駆動回路３０３と、電源線３０８に電源電圧Ｖｐを印加するＶｐ電源３０４とを備える。
【００６７】
次に、図８を参照して、画素部３５０を説明する。図８は、画素部３５０を示す図である。画素部３５０は、第１ＴＦＴ３１１と、第２ＴＦＴ３１２と、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）３１３と、キャパシタ３１４とを備える。
【００６８】
第１ＴＦＴ３１１のゲート電極は走査線３０６に、ソース電極はデータ線３０７に、ドレイン電極は第２ＴＦＴ３１２のゲート電極にそれぞれ接続されている。第２ＴＦＴ３１２のソース電極は電源線３０８に、ドレイン電極は有機発光ダイオード３１３にそれぞれ接続されている。キャパシタ３１４は第２ＴＦＴ３１２のゲート電極とソース電極とに接続されている。第１ＴＦＴ３１１は第２ＴＦＴ３１２のＯＮ状態とＯＦＦ状態とを切り替え、第２ＴＦＴ３１２は、ＯＮ状態とＯＦＦ状態との切り替えに応じて、有機発光ダイオード３１３へ供給する電圧を変化させる。
【００６９】
走査線３０６に走査信号が出力されると、第１ＴＦＴ３１１を介してデータ線３０７から第２ＴＦＴ３１２のゲート電極にデータ信号が供給される。これにより、第２ＴＦＴ３１２を介して電源線３０８から有機発光ダイオード３１３に電源電圧Ｖｐが供給され、有機発光ダイオード３１３が発光することで画像が表示される。
【００７０】
ここで、有機ＥＬ表示装置３００が備える複数の第２ＴＦＴ３１２の間でＯＮ電流にバラツキが生じると、有機発光ダイオード３１３の輝度にバラツキが生じ、ムラとして視認されることになる。このことから、第２ＴＦＴ３１２のＯＮ電流のバラツキを抑制することは重要である。本実施形態の有機ＥＬ表示装置３００では、第２ＴＦＴ３１２をアモルファスＳｉで形成することにより、第２ＴＦＴ３１２のＯＮ電流のバラツキを抑制し、ムラを抑制することができる。
【００７１】
図９Ａは画素部３５０の断面図であり、図９Ｂは画素部３５０の上面図である。画素部３５０の各構成要素は基板１１１上に形成されている。第１ＴＦＴ３１１を形成する半導体層は、ポリＳｉで形成される。一方、第２ＴＦＴ３１２を形成する半導体層は、アモルファスＳｉで形成され、半導体層の下側に遮光層１９０が配置されている。遮光層１９０の底面積は、第２ＴＦＴ３１２のアモルファスＳｉ領域の底面積よりも広い。
【００７２】
第１ＴＦＴ３１１は、ソース領域１７１と、ドレイン領域１７２と、ゲート電極１７３と、チャネル領域１７４と、ソース領域１７１に接続されたソース電極１７５と、ドレイン領域１７２に接続されたドレイン電極１７６とを備える。ゲート電極１７３は走査線３０６に接続され、ソース電極１７５はデータ線３０７に接続されている。
【００７３】
第２ＴＦＴ３１２は、ソース領域１９１と、ドレイン領域１９２と、ゲート電極１９３と、チャネル領域１９４と、ソース領域１９１に接続されたソース電極１９５と、ドレイン領域１９２に接続されたドレイン電極１９６とを備える。
【００７４】
有機発光ダイオード３１３は、画素電極３６１と、エッジカバー３６２と、正孔注入層３６３と、正孔輸送層３６４と、発光層３６５と、電子輸送層３６６と、電子注入層３６７と、陰極３６８とを備えている。第２ＴＦＴ３１２のドレイン電極１９６は、画素電極３６１に接続されている。
【００７５】
第２ＴＦＴ３１２のソース領域１９１、ドレイン領域１９２およびチャネル領域１９４は全てアモルファスＳｉであり、結晶粒界を有さない。これにより、第２ＴＦＴ３１２の特性のバラツキを小さくすることができる。また、第１ＴＦＴ３１１のソース領域１７１、ドレイン領域１７２およびチャネル領域１７４は、電子の移動度が高いポリＳｉで形成されているので、良好なＴＦＴ特性を得ることができる。
【００７６】
次に、有機ＥＬ表示装置３００の製造方法を説明する。図１０Ａ〜図１０Ｅは、有機ＥＬ表示装置３００の製造方法を示す図である。本発明の特徴を明確にするために、第１ＴＦＴ３１１および第２ＴＦＴ３１２とその近傍部の製造方法に絞って説明する。また、この例では第２ＴＦＴ３１２はＰｃｈＴＦＴである。
【００７７】
図１０Ａを参照して、スパッタ法等を用いてモリブデン等をガラス基板１１１の一方の面上に堆積させ、パターニングして遮光層１９０を形成する。遮光層１９０の厚さは例えば約１００ｎｍである。
【００７８】
その後プラズマＣＶＤ法により、酸化シリコンのベースコート層１１２およびアモルファスＳｉ層２０１を形成する。ベースコート層１１２の厚さは例えば約３００ｎｍ、アモルファスＳｉ層２０１の厚さは例えば約５０ｎｍである。
【００７９】
次に、図１０Ｂを参照して、ガラス基板１１１裏面側からエキシマレーザ光を照射してアモルファスＳｉ層２０１の結晶化を行う。すなわち、ガラス基板１１１のアモルファスＳｉ層２０１が設けられた側とは反対の側から、ガラス基板１１１を介して、アモルファスＳｉ層２０１にエキシマレーザ光を照射する。
【００８０】
図５を参照して説明したように、アモルファスＳｉ層２０１のうちの遮光層１９０によってエキシマレーザ光が遮光されない領域（遮光層無領域）では、アモルファスＳｉは結晶化してポリＳｉ領域２０２が形成される。ポリＳｉ領域２０２は複数のポリＳｉ結晶粒２１０を含んでおり、結晶粒同士の境界が結晶粒界２１１となる。
【００８１】
遮光層１９０によってレーザ光が遮光される領域（遮光層有領域）では、エキシマレーザ光は遮光されてアモルファスＳｉに照射されないため、アモルファスＳｉのまま残る。
【００８２】
なお、遮光層有領域と遮光層無領域との界面（遮光層１９０端部に対応する位置）では、遮光層無領域で成長したポリＳｉ結晶粒が遮光層有領域にずれ込む。このことから、遮光層有領域のうちの界面からポリＳｉ結晶粒のサイズと同程度の長さ（約２μｍ）の領域ではポリＳｉが存在する。
【００８３】
次に、図１０Ｃを参照して、アモルファスＳｉ層２０１およびポリＳｉ領域２０２のパターニングを行って両者を分離する。ポリＳｉ領域２０２の領域が第１ＴＦＴ３１１領域となり、アモルファスＳｉ層２０１の領域が第２ＴＦＴ３１２領域となる。
【００８４】
図６Ａおよび図６Ｂを参照して説明したように、遮光層１９０の端部が、第２ＴＦＴ３１２の端部から２μｍ以上広がった位置になるようにする。これにより、遮光層１９０の端部に対応する位置で形成されたポリＳｉ結晶粒が第２ＴＦＴ３１２領域側へずれ込んだとしても、第２ＴＦＴ３１２領域をアモルファスシリコンのまま保つことができる。
【００８５】
アモルファスＳｉ層２０１およびポリＳｉ領域２０２のパターニングの後、図１０Ｄに示すように、ＣＶＤ法などを用いて酸化シリコンのゲート絶縁層１７７を形成する。ゲート絶縁層１７７の厚さは例えば約１００ｎｍである。
【００８６】
ゲート絶縁層１７７の形成後、スパッタ法などを用いてゲート電極１７３および１９３を形成してパターニングを行う。ゲート電極１７３および１９３の材料は例えばタンタル、タングステンである。
【００８７】
ゲート電極１７３の形成後、イオン注入および活性化アニール等を行い、第１ＴＦＴ３１１（図９Ａ）のソース領域１７１、ドレイン領域１７２、チャネル領域１７４と、第２ＴＦＴ３１２（図９Ａ）のソース領域１９１、ドレイン領域１９２、チャネル領域１９４とを形成する。
【００８８】
次に、ゲート絶縁層１７７をパターニングしてコンタクトホールを形成し、コンタクトホールにアルミニウムなどを堆積させて、ドレイン電極１７６を形成する。
【００８９】
次に、図１０Ｅを参照して、第１層間絶縁層２０４を酸化シリコンなどで形成する。その第１層間絶縁層２０４をパターニングしてコンタクトホールを形成し、コンタクトホールにアルミニウムなどを堆積させて、ソース電極１７５および１９５とドレイン電極１９６を形成する。
【００９０】
次に、第２層間絶縁層２０５を酸化シリコンや有機絶縁材料などで形成する。その第２層間絶縁層２０５をパターニングしてコンタクトホールを形成し、コンタクトホールおよびその周辺領域にＩＴＯ（酸化インジウムスズ）などを堆積させて、画素電極３６１を形成する。
【００９１】
次に、図１０Ｆを参照して、画素電極３６１のパターンエッジにエッジカバー３６２を形成する。エッジカバー３６２は、フェノール系樹脂やポリイミド系樹脂やノボラック系樹脂やアクリル系樹脂の何れかを少なくとも含むフォトレジストを公知のフォトプロセスでパターン形成する。
【００９２】
さらに、正孔注入層３６３兼正孔輸送層３６４としてＮＰＢ（Ｎ，Ｎ−ｄｉ（ｎａｐｈｔｈａｌｅｎｅ−１−ｙｌ）−Ｎ，Ｎ−ｄｉｐｈｅｎｙｌ−ｂｅｎｚｉｄｅｎｅ）を膜厚３０ｎｍ、発光層３６５を３０ｎｍ、電子輸送層３６６兼電子注入層３６７としてＡｌｑ３（アルミニウムキノリノール錯体（ａｌｕｍｉｎａｔｏ−ｔｒｉｓ−８−ｈｙｄｒｏｘｙｑｕｉｎｏｌａｔｅ））、半透明陰極３６８としてマグネシウム銀合金を膜厚５ｎｍで、連続して蒸着法により形成する。発光層３６５は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれに対応した蒸着マスクを用いた塗分け法により形成する。
【００９３】
その後、エポキシ樹脂を用いてシールガラスで封止し、アクティブマトリックス有機ＥＬ表示装置３００が完成する。
【００９４】
第２ＴＦＴ３１２のソース領域１９１、ドレイン領域１９２およびチャネル領域１９４は全てアモルファスＳｉであり、結晶粒界を有さない。これにより、第２ＴＦＴ３１２の特性のバラツキを小さくすることができる。また、第１ＴＦＴ３１１のソース領域１７１、ドレイン領域１７２およびチャネル領域１７４は、電子の移動度が高いポリＳｉで形成されているので、ＴＦＴ特性を高くすることができる。
【００９５】
なお、有機ＥＬ表示装置３００の駆動回路もガラス基板１１１上に形成する場合は、第１ＴＦＴ３１１と同じポリＳｉのＴＦＴを備えた駆動回路を構成してもよい。駆動回路のＴＦＴは、第１ＴＦＴ３１１と同じ製造工程で作製され得る。
【産業上の利用可能性】
【００９６】
本発明は、ＴＦＴを備える表示装置およびタッチパネルの技術分野において特に有用である。
【図面の簡単な説明】
【００９７】
【図１】本発明の実施形態による液晶表示装置を示す図である。
【図２】本発明の実施形態による液晶表示パネルを示す図である。
【図３Ａ】本発明の実施形態によるＴＦＴおよびフォトセンサを示す図である。
【図３Ｂ】本発明の実施形態によるＴＦＴおよびフォトセンサを示す図である。
【図４Ａ】本発明の実施形態による液晶表示装置の製造方法を示す図である。
【図４Ｂ】本発明の実施形態による液晶表示装置の製造方法を示す図である。
【図４Ｃ】本発明の実施形態による液晶表示装置の製造方法を示す図である。
【図４Ｄ】本発明の実施形態による液晶表示装置の製造方法を示す図である。
【図４Ｅ】本発明の実施形態による液晶表示装置の製造方法を示す図である。
【図５】本発明の実施形態によるアモルファスＳｉ層の結晶化工程を示す図である。
【図６Ａ】本発明の実施形態によるフォトダイオード領域と遮光層とのサイズの関係を示す図である。
【図６Ｂ】本発明の実施形態によるフォトダイオード領域と遮光層とのサイズの関係を示す図である。
【図７】本発明の実施形態による有機ＥＬ表示装置を示す図である。
【図８】本発明の実施形態による有機ＥＬ表示装置の画素部を示す図である。
【図９Ａ】本発明の実施形態による有機ＥＬ表示装置の画素部を示す図である。
【図９Ｂ】本発明の実施形態による有機ＥＬ表示装置の画素部を示す図である。
【図１０Ａ】本発明の実施形態による有機ＥＬ表示装置の製造方法を示す図である。
【図１０Ｂ】本発明の実施形態による有機ＥＬ表示装置の製造方法を示す図である。
【図１０Ｃ】本発明の実施形態による有機ＥＬ表示装置の製造方法を示す図である。
【図１０Ｄ】本発明の実施形態による有機ＥＬ表示装置の製造方法を示す図である。
【図１０Ｅ】本発明の実施形態による有機ＥＬ表示装置の製造方法を示す図である。
【図１０Ｆ】本発明の実施形態による有機ＥＬ表示装置の製造方法を示す図である。
【図１１】タッチパネル一体型表示装置を示す図である。
【符号の説明】
【００９８】
１００  液晶表示装置
１１０  液晶表示パネル
１０１  ＴＦＴ
１０２  フォトセンサ
１１１  基板
１１２  ベースコート層
１２０  光源
１３１  制御部
１３２  検出部
１７１  ソース領域
１７２  ドレイン領域
１７３  ゲート電極
１７４  チャネル領域
１７７  ゲート絶縁層
１８１  Ｐ型アモルファスＳｉ領域
１８２  Ｎ型アモルファスＳｉ領域
１９０  遮光層
２０６  画素電極
【図１】
2009128520.tif 000003
【図２】
2009128520.tif 000004
【図３Ａ】
2009128520.tif 000005
【図３Ｂ】
2009128520.tif 000006
【図４Ａ】
2009128520.tif 000007
【図４Ｂ】
2009128520.tif 000008
【図４Ｃ】
2009128520.tif 000009
【図４Ｄ】
2009128520.tif 000010
【図４Ｅ】
2009128520.tif 000011
【図５】
2009128520.tif 000012
【図６Ａ】
2009128520.tif 000013
【図６Ｂ】
2009128520.tif 000014
【図７】
2009128520.tif 000015
【図８】
2009128520.tif 000016
【図９Ａ】
2009128520.tif 000017
【図９Ｂ】
2009128520.tif 000018
【図１０Ａ】
2009128520.tif 000019
【図１０Ｂ】
2009128520.tif 000020
【図１０Ｃ】
2009128520.tif 000021
【図１０Ｄ】
2009128520.tif 000022
【図１０Ｅ】
2009128520.tif 000023
【図１０Ｆ】
2009128520.tif 000024
【図１１】
2009128520.tif 000025