(57)【要約】【課題】不純物による半導体層の汚染を防ぎ、支持基板と半導体層との接合強度を高めることができる半導体基板の製造方法を提供する。【解決手段】半導体基板の表面に第１のハロゲンを含む酸化膜を形成し、第２のハロゲンのイオンを照射することによって半導体基板中に分離層を形成すると共に第２のハロゲンを半導体基板に含ませ、水素を含む絶縁膜を挟んで半導体基板と支持基板とを重ね合わせた状態で加熱処理を行って、分離層で半導体基板の一部を分離させることにより、支持基板上に第２のハロゲンを含む半導体層を設ける。【選択図】図２
2009004749.tif 000002
【特許請求の範囲】
【請求項１】
第１のハロゲンを含む酸化雰囲気中で熱処理を行って、単結晶半導体基板の表面に前記第１のハロゲンを含む酸化膜を形成し、
前記第１のハロゲンを含む酸化膜の表面に電界で加速した第２のハロゲンのイオンを照射して、前記単結晶半導体基板中に分離層を形成すると共に前記単結晶半導体基板に前記第２のハロゲンを含ませ、
前記第１のハロゲンを含む酸化膜の表面上に接合層を形成し、
前記第１のハロゲンを含む酸化膜及び前記接合層を挟んで、前記単結晶半導体基板と絶縁表面を有する基板とを重ね合わせた状態で熱処理を行って、前記分離層で分離して前記絶縁表面を有する基板上に前記第２のハロゲンを含む単結晶半導体層を残存させることを特徴とする半導体基板の製造方法。
【請求項２】
第１のハロゲンを含む酸化雰囲気中で熱処理を行って、単結晶半導体基板の表面に前記第１のハロゲンを含む酸化膜を形成し、
前記第１のハロゲンを含む酸化膜の表面に電界で加速した第２のハロゲンのイオンを照射して、前記単結晶半導体基板中に分離層を形成すると共に前記単結晶半導体基板に前記第２のハロゲンを含ませ、
絶縁表面を有する基板上に接合層を形成し、
前記第１のハロゲンを含む酸化膜及び前記接合層を挟んで、前記単結晶半導体基板と前記絶縁表面を有する基板とを重ね合わせた状態で熱処理を行って、前記分離層で分離して前記絶縁表面を有する基板上に前記第２のハロゲンを含む単結晶半導体層を残存させることを特徴とする半導体基板の製造方法。
【請求項３】
第１のハロゲンを含む酸化雰囲気中で熱処理を行って、単結晶半導体基板の表面に前記第１のハロゲンを含む酸化膜を形成し、
前記第１のハロゲンを含む酸化膜の表面に電界で加速した第２のハロゲンのイオンを照射して、前記単結晶半導体基板中に分離層を形成すると共に前記単結晶半導体基板に前記第２のハロゲンを含ませ、
前記第１のハロゲンを含む酸化膜の表面上に接合層を形成し、
前記第１のハロゲンを含む酸化膜及び前記接合層を挟んで、前記単結晶半導体基板と絶縁表面を有する基板とを重ね合わせた状態で熱処理を行って、前記分離層で分離して前記絶縁表面を有する基板上に前記第２のハロゲンを含む単結晶半導体層を残存させ、
熱処理を行って、前記分離層の形成で含ませた前記第２のハロゲンを離脱させることを特徴とする半導体基板の製造方法。
【請求項４】
第１のハロゲンを含む酸化雰囲気中で熱処理を行って、単結晶半導体基板の表面に前記第１のハロゲンを含む酸化膜を形成し、
前記第１のハロゲンを含む酸化膜の表面に電界で加速した第２のハロゲンのイオンを照射して、前記単結晶半導体基板中に分離層を形成すると共に前記単結晶半導体基板に前記第２のハロゲンを含ませ、
絶縁表面を有する基板上に接合層を形成し、
前記第１のハロゲンを含む酸化膜及び前記接合層を挟んで、前記単結晶半導体基板と前記絶縁表面を有する基板とを重ね合わせた状態で熱処理を行って、前記分離層で分離して前記絶縁表面を有する基板上に前記第２のハロゲンを含む単結晶半導体層を残存させ、
熱処理を行って、前記分離層の形成で含ませた前記第２のハロゲンを離脱させることを特徴とする半導体基板の製造方法。
【請求項５】
請求項３又は請求項４において、
前記第２のハロゲンを離脱させるための熱処理は、４００℃以上７３０℃以下の温度で行われることを特徴とする半導体基板の製造方法。
【請求項６】
請求項１又は請求項３において、
前記第１のハロゲンを含む酸化膜と前記接合層との間に、窒素を含む絶縁膜を形成することを特徴とする半導体基板の製造方法。
【請求項７】
請求項２又は請求項４において、
前記接合層と前記絶縁表面を有する基板との間に、窒素を含む絶縁膜を形成することを特徴とする半導体基板の製造方法。
【請求項８】
請求項６又は請求項７において、
前記窒素を含む絶縁膜として、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜から選ばれた一層の単層構造又は複数の膜による積層構造を形成することを特徴とする半導体基板の製造方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
照射された前記第２のハロゲンのイオンの平均進入深さに近い領域に前記分離層を形成することを特徴とする半導体基板の製造方法。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記分離層は多孔質構造を有することを特徴とする半導体基板の製造方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、
前記第１のハロゲンを含む酸化雰囲気は、酸素にＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２から選ばれた一種又は複数種のガスを添加した雰囲気であることを特徴とする半導体基板の製造方法。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、
前記第２のハロゲンのイオンは、フッ素のイオン、塩素のイオン又は臭素のイオンであることを特徴とする半導体基板の製造方法。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記接合層は、５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下の水素を含むことを特徴とする半導体基板の製造方法。
【請求項１４】
第１のハロゲンを含む酸化雰囲気中で熱処理を行って、単結晶半導体基板の表面に前記第１のハロゲンを含む酸化膜を形成し、
前記第１のハロゲンを含む酸化膜の表面に電界で加速した第２のハロゲンのイオンを照射して、前記単結晶半導体基板中に分離層を形成すると共に前記単結晶半導体基板に前記第２のハロゲンを含ませ、
前記第１のハロゲンを含む酸化膜の表面上に接合層を形成し、
前記第１のハロゲンを含む酸化膜及び前記接合層を挟んで、前記単結晶半導体基板と絶縁表面を有する基板とを重ね合わせた状態で熱処理を行って、前記分離層で分離して前記絶縁表面を有する基板上に前記第２のハロゲンを含む単結晶半導体層を残存させ、
前記単結晶半導体層に少なくともソース領域、ドレイン領域及びチャネル形成領域が設けられた電界効果トランジスタを形成することを特徴とする半導体装置の製造方法。
【請求項１５】
第１のハロゲンを含む酸化雰囲気中で熱処理を行って、単結晶半導体基板の表面に前記第１のハロゲンを含む酸化膜を形成し、
前記第１のハロゲンを含む酸化膜の表面に電界で加速した第２のハロゲンのイオンを照射して、前記単結晶半導体基板中に分離層を形成すると共に前記単結晶半導体基板に前記第２のハロゲンを含ませ、
絶縁表面を有する基板上に接合層を形成し、
前記第１のハロゲンを含む酸化膜及び前記接合層を挟んで、前記単結晶半導体基板と前記絶縁表面を有する基板とを重ね合わせた状態で熱処理を行って、前記分離層で分離して前記絶縁表面を有する基板上に前記第２のハロゲンを含む単結晶半導体層を残存させ、
前記単結晶半導体層に少なくともソース領域、ドレイン領域、及びチャネル形成領域が設けられた電界効果トランジスタを形成することを特徴とする半導体装置の製造方法。
【請求項１６】
第１のハロゲンを含む酸化雰囲気中で熱処理を行って、単結晶半導体基板の表面に前記第１のハロゲンを含む酸化膜を形成し、
前記第１のハロゲンを含む酸化膜の表面に電界で加速した第２のハロゲンのイオンを照射して、前記単結晶半導体基板中に分離層を形成すると共に前記単結晶半導体基板に前記第２のハロゲンを含ませ、
前記第１のハロゲンを含む酸化膜の表面上に接合層を形成し、
前記第１のハロゲンを含む酸化膜及び前記接合層を挟んで、前記単結晶半導体基板と絶縁表面を有する基板とを重ね合わせた状態で熱処理を行って、前記分離層で分離して前記絶縁表面を有する基板上に前記第２のハロゲンを含む単結晶半導体層を残存させ、
熱処理を行って、前記分離層の形成で含ませた前記第２のハロゲンを離脱させ、
前記単結晶半導体層に少なくともソース領域、ドレイン領域、及びチャネル形成領域が設けられた電界効果トランジスタを形成することを特徴とする半導体装置の製造方法。
【請求項１７】
第１のハロゲンを含む酸化雰囲気中で熱処理を行って、単結晶半導体基板の表面に前記第１のハロゲンを含む酸化膜を形成し、
前記第１のハロゲンを含む酸化膜の表面に電界で加速した第２のハロゲンのイオンを照射して、前記単結晶半導体基板中に分離層を形成すると共に前記単結晶半導体基板に前記第２のハロゲンを含ませ、
絶縁表面を有する基板上に接合層を形成し、
前記第１のハロゲンを含む酸化膜及び前記接合層を挟んで、前記単結晶半導体基板と前記絶縁表面を有する基板とを重ね合わせた状態で熱処理を行って、前記分離層で分離して前記絶縁表面を有する基板上に前記第２のハロゲンを含む単結晶半導体層を残存させ、
熱処理を行って、前記分離層の形成で含ませた前記第２のハロゲンを離脱させ、
前記単結晶半導体層に少なくともソース領域、ドレイン領域、及びチャネル形成領域が設けられた電界効果トランジスタを形成することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４又は請求項１５において、
前記第２のハロゲンを離脱させるための熱処理は、４００℃以上７３０℃以下の温度で行われることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１４又は請求項１６において、
前記第１のハロゲンを含む酸化膜と前記接合層との間に、窒素を含む絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１５又は請求項１７において、
前記接合層と前記絶縁表面を有する基板との間に、窒素を含む絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１９又は請求項２０において、
前記窒素を含む絶縁膜として、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜から選ばれた一層の単層構造又は複数の膜による積層構造を形成することを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１４乃至請求項２１のいずれか一項において、
照射された前記第２のハロゲンのイオンの平均進入深さに近い領域に前記分離層を形成することを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１４乃至請求項２２のいずれか一項において、
前記分離層は多孔質構造を有することを特徴とする半導体装置の製造方法。
【請求項２４】
請求項１４乃至請求項２３のいずれか一項において、
前記第１のハロゲンを含む酸化雰囲気は、酸素にＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２から選ばれた一種又は複数種のガスを添加した雰囲気であることを特徴とする半導体装置の製造方法。
【請求項２５】
請求項１４乃至請求項２４のいずれか一項において、
前記第２のハロゲンのイオンは、フッ素のイオン、塩素のイオン又は臭素のイオンであることを特徴とする半導体装置の製造方法。
【請求項２６】
請求項１４乃至請求項２５のいずれか一項において、
前記接合層は、５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下の水素を含むことを特徴とする半導体装置の製造方法。
【請求項２７】
単結晶半導体層と、
前記単結晶半導体層上に第１のハロゲンを含む第１の絶縁層と、
前記第１の絶縁層上に窒素を含む第２の絶縁層と、
前記第２の絶縁層上に水素を含む第３の絶縁層と、
前記第３の絶縁層を挟んで、前記単結晶半導体層と接合する支持基板と、を有し、
前記単結晶半導体層は第２のハロゲンを含み、
前記第２のハロゲンは、前記単結晶半導体層の前記支持基板とは反対側の表面に向かって濃度が高くなるように、前記単結晶半導体層中で分布していることを特徴とする半導体基板。
【請求項２８】
請求項２７において、
前記第２の絶縁層は、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜から選ばれた一層の単層構造又は複数の膜による積層構造を有することを特徴とする半導体基板。
【請求項２９】
請求項２７又は請求項２８において、
前記支持基板は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、またはバリウムホウケイ酸ガラスを用いた基板であることを特徴とする半導体基板。
【請求項３０】
単結晶半導体層と、
前記単結晶半導体層上に第１のハロゲンを含む第１の絶縁層と、
前記第１の絶縁層上に窒素を含む第２の絶縁層と、
前記第２の絶縁層上に水素を含む第３の絶縁層と、
前記第３の絶縁層を挟んで、前記単結晶半導体層と接合する支持基板と、を有し、
前記単結晶半導体層は第２のハロゲンを含み、
前記第２のハロゲンは、前記単結晶半導体層の前記支持基板とは反対側の表面に向かって濃度が高くなるように、前記単結晶半導体層中で分布し、
前記単結晶半導体層に、少なくとも電界効果トランジスタのソース領域、ドレイン領域及びチャネル形成領域が設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄片化した結晶半導体層を絶縁表面に設けるシリコン・オン・インシュレータ（ＳＯＩ）構造を有する半導体基板に関する。特に貼り合わせＳＯＩ技術に関し、ガラス等を用いた絶縁表面を有する基板に単結晶半導体層を設けた半導体基板に関する。また、このような半導体基板を用いた半導体装置若しくは半導体装置の製造方法に関する。
【背景技術】
【０００２】
チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ：ＣＺ法）などにより作製された単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハーに代わり、絶縁表面を有する基板の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板（ＳＯＩ基板）が開発されている。
【０００３】
ＳＯＩ基板の代表的な製造方法として水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入することによって表面から所定の深さの領域に微小気泡層を形成し、水素イオン注入面を別のシリコンウエハーと重ね合わせ、熱処理を行って該微小気泡層を劈開面として分離することで、別のシリコンウエハーに接合した薄い単結晶シリコン層（ＳＯＩ層）を形成する方法である。この方法によれば、表層のＳＯＩ層を剥離する熱処理に加え、接合強度を高めるために１０００℃〜１３００℃の還元性雰囲気下で熱処理を行う必要があった。
【０００４】
また、ＳＯＩ基板を用いることによってトランジスタの寄生容量を減らせるので、当該トランジスタで集積回路を構成することで動作速度向上と消費電力削減に効果があると期待されている。例えば、極めて薄いＳＯＩ層を有する完全空乏型の電界効果トランジスタが開示されている（特許文献２参照）。
【特許文献１】米国特許第６３７２６０９号
【特許文献２】特開平１１−２８４２０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
水素イオン注入剥離法によって、シリコンウエハー表層の単結晶シリコン層を剥離することによって単結晶シリコン層を得るためには、６００℃以上の高温で熱処理をする必要がある。しかし、支持基板として、基板コストを下げるために液晶パネルなどで使われるガラス基板を用い、単結晶シリコン層をガラス基板に接合させてＳＯＩ基板を形成する場合、このような高温で熱処理をするとガラス基板が反ってしまうという問題が生じる。ガラス基板が反ってしまうと、ガラス基板と単結晶シリコン層との接合強度が低下する。また、単結晶シリコン層をガラス基板に接合する際に、ガラス基板から金属などの不純物が拡散することにより単結晶シリコン層が汚染されてしまう。すなわち、従来の技術では、ガラス基板上に単結晶シリコン層を設け、その単結晶シリコン層を用いてトランジスタを作製しても、十分な特性を出すことが出来ないという問題がある。
【０００６】
一方、半導体集積回路はデザインルールの微細化が研究開発の指標となって進展してきた経緯がある。近年では、１００ｎｍ以下のデザインルールで半導体集積回路を製造する技術が実現されている。しかしながら、デザインルールの微細化が進むにつれて新たな弊害が顕在化し課題となっている。微細化のためにはトランジスタのしきい値電圧を維持しつつゲート長を短くする必要があるため、ソース領域及びドレイン領域の間に形成されるチャネル形成領域の不純物濃度を高める必要がある。しかし、これに伴いチャネル形成領域とソース領域及びドレイン領域との間の接合電界が大きくなって接合リーク電流が増大するという問題がある。
【０００７】
本発明はこのような問題点に鑑み、ガラス基板など耐熱温度が低い支持基板を用いた場合であっても、不純物による半導体層の汚染を防ぎ、支持基板と半導体層との接合強度を高めることができる半導体基板の製造方法を提供することを目的とする。また、そのような半導体基板を用い、接合リーク電流を低減することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、単結晶半導体基板の表面に第１のハロゲンを含む酸化膜を形成し、第２のハロゲンのイオンを照射することによって単結晶半導体基板中に分離層を形成すると共に第２のハロゲンを単結晶半導体基板に含ませ、水素を含む絶縁膜を挟んで単結晶半導体基板と絶縁表面を有する支持基板とを重ね合わせた状態で加熱処理を行って、分離層で単結晶半導体基板の一部を分離させることにより、絶縁表面を有する支持基板に接合した第２のハロゲンを含む単結晶半導体層を設ける。
【０００９】
また、絶縁表面を有する支持基板に接合した第２のハロゲンを含む単結晶半導体層で形成された電界効果トランジスタを半導体装置に用いる。単結晶半導体層に含まれるハロゲンは、該単結晶半導体層の表面（支持基板とは反対側の面）に向かってその濃度が高くなるように分布している。すなわち、電界効果トランジスタの構成において、単結晶半導体層に形成されるソース領域及びドレイン領域、若しくはそれらに隣接する不純物半導体領域とチャネル形成領域との境界領域であって、ゲート電極と近い側におけるハロゲンの濃度を高くしている。単結晶半導体層と支持基板との間にはハロゲンを含む第１の絶縁層、窒素を含む第２の絶縁層、水素を含む第３の絶縁層を有している。
【発明の効果】
【００１０】
単結晶半導体層と支持基板との間に、ハロゲンを含む雰囲気中で半導体基板を直接酸化してハロゲンを含む酸化膜を設けることにより、単結晶半導体層と酸化膜との界面における欠陥準位密度を低減することができ、また、単結晶半導体層とブロッキング層との密着性を高めることができる。また、窒素を含む絶縁膜で形成されるブロッキング層を設けることにより、不純物により単結晶半導体層が汚染されることを防ぐことができる。ブロッキング層と支持基板との間に設ける接合層を、水素（及び／又はＯＨ基）を含む酸化シリコン膜で形成することにより、応力を緩和することができる。そのため、単結晶半導体層に意図しないで加わる熱応力を緩和させることができる。また、単結晶半導体層に外力が加わった場合にも、その外力を分散させることによって、外力に起因する剥離に対する耐性を高めることができる。
【００１１】
また電界効果トランジスタの構成において、単結晶半導体層に形成されるソース領域及びドレイン領域、若しくはそれらに隣接する不純物半導体領域とチャネル形成領域との境界領域であって、ゲート電極と近い側におけるハロゲン濃度を高くすることにより、接合リーク電流を低減することができる。また、このような構成によりチャネル形成領域の界面準位密度が低減され、立ち上がり特性が急峻でホットキャリア耐性に優れた半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００１３】
なお、以下の説明では、絶縁表面を有する基板若しくは絶縁基板上に単結晶半導体層を設ける場合について説明するが、半導体層の基となる半導体基板の種類を替えることで、多結晶半導体層を、絶縁表面を有する基板若しくは絶縁基板上に固定することもできる。
【００１４】
（実施の形態１）
本形態に係るＳＯＩ構造を有する基板の構成を図１に示す。図１（Ａ）は、酸化膜１０３とブロッキング層１０９が形成された単結晶半導体層１０２と、支持基板１０１とを、接合層１０４を介在させて接合した構成を示す。図１（Ａ）において、支持基板１０１は絶縁性又は絶縁表面を有する基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどを用いた電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。すなわち、熱膨張係数が２５×１０−７／℃〜５０×１０−７／℃（好ましくは、３０×１０−７／℃〜４０×１０−７／℃）であって、歪み点が５８０℃〜６８０℃（好ましくは、６００℃〜６８０℃）のガラス基板を適用することができる。その他に石英基板、セラミック基板、表面が絶縁膜で被覆された金属基板なども適用可能である。
【００１５】
単結晶半導体層１０２は結晶半導体基板から形成されるものである。例えば、結晶半導体基板に電界で加速された水素又はフッ素のイオンを照射して半導体基板の表面から所定の深さに注入し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン注入剥離法で形成することができる。結晶半導体基板としては、シリコン、ゲルマニウムを適用することができる。その他にも、シリコンゲルマニウム、シリコンカーバイト、ガリウムヒ素、ガリウムナイトライド、ガリウムリン、インジウムリンなどの化合物半導体の基板を適用することができる。単結晶半導体層１０２は５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜２００ｎｍの厚さである。
【００１６】
なお、本明細書においてイオンを「注入する」とは、加速されたイオンを半導体基板に照射することで、イオンを構成する元素を半導体基板中に含ませることを指す。例えば、そのような工程としては、イオンドーピングが挙げられる。また、「分離層」とは、電界で加速され半導体基板に照射されたイオンが半導体基板に注入するときの衝撃で、結晶構造が乱されて微少な空洞が形成され、脆くなっている領域を指す。そして、後の熱処理によって分離層に沿って分離することで、半導体基板の一部を支持基板上に半導体層として残すことができる。
【００１７】
単結晶半導体層１０２の支持基板１０１側の面には、第１の絶縁層として酸化膜１０３が設けられている。酸化膜１０３は、単結晶半導体層１０２の母体となる（基となる）半導体基板を酸化して形成されたものである。第１の絶縁層はハロゲンを含むことが好ましい。それにより単結晶半導体層１０２と酸化膜１０３との界面の欠陥を補償して、局在準位密度を低減することができる。すなわち、酸化膜１０３にハロゲンを含ませることにより、単結晶半導体層１０２と酸化膜１０３との界面が不活性化されて電気特性が安定する。またハロゲンは、単結晶半導体層１０２の基となる単結晶半導体基板に含まれる金属などの不純物と反応し、気相中へ離脱して除去することができる。酸化膜１０３にハロゲンを含ませるには、ハロゲンを含む酸化雰囲気中で単結晶半導体基板の熱処理を行えば良い。例えば、酸素ガスにハロゲンガスを加えて９００℃〜１１５０℃の温度（代表的には１０００℃）で熱処理を行うことで酸化膜１０３が形成される。ハロゲンガスとしてはＨＣｌが代表例であり、その他にもＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２、ジクロロエチレンなどから選ばれた一種又は複数種を適用することができる。
【００１８】
さらに、酸化膜１０３に接する第２の絶縁層としてブロッキング層１０９が設けられている。ブロッキング層１０９は窒素を含む絶縁層であって、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜から選ばれた一層の単層構造又は複数の膜による積層構造が適用される。
【００１９】
図１（Ａ）はブロッキング層１０９として、酸化膜１０３側から窒化酸化シリコン膜１０５と酸化窒化シリコン膜１０６を設ける構成について例示している。支持基板１０１には金属等の不純物が含まれており、不純物が拡散することによって、単結晶半導体層で作製されるトランジスタなどの半導体素子の特性に悪影響を及ぼす。これに対して、窒化酸化シリコン膜１０５は、不純物が単結晶半導体層１０２側に拡散するのを防止する効果がある。また酸化窒化シリコン膜１０６は、窒化酸化シリコン膜１０５の内部応力を緩和する作用がある。このような積層したブロッキング層１０９を設けることにより、単結晶半導体層１０２の不純物汚染を防止しつつ、応力歪みを緩和することができる。また、ブロッキング層１０９を接合層１０４よりも単結晶半導体層１０２側に設ける場合、ブロッキング層１０９を形成した後に単結晶半導体層１０２の基となる半導体基板と支持基板１０１とを接合層１０４で接合することによって、支持基板１０１の耐熱温度を考慮せずにブロッキング層１０９を成膜することができる。
【００２０】
ブロッキング層１０９と支持基板１０１の間には第３の絶縁層として、平滑面を形成する接合層１０４を設ける。第３の絶縁層は水素（及び／又はＯＨ基）を含むものとする。このような接合層１０４として、熱的又は化学的な反応により形成される絶縁層を用いるのが好ましい。例えば、熱的又は化学的な反応により形成される酸化膜が適している。主として化学的な反応により形成される膜であれば表面の平滑性を確保できるため好ましい。平滑面を形成する接合層１０４は１ｎｍ〜５００ｎｍの厚さで設けると良い。この厚さであれば、被成膜表面（接合を形成する面）の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。
【００２１】
接合層１０４の好適な一例としては、化学気相成長法により堆積される酸化シリコン膜を用いることができる。この場合、有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜を用いることが好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（化学式ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（化学式ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。接合層１０４は、支持基板１０１側又は単結晶半導体層１０２側の一方又は双方に成膜されていれば良い。このような接合層１０４によれば、単結晶半導体層１０２と支持基板１０１との間の応力歪みを緩和して、接合強度を高めることができる。また、単結晶半導体層１０２の応力歪みを緩和して結晶性を良好に保つことができる。
【００２２】
ブロッキング層１０９と支持基板１０１の間に接合層１０４が介在し、これらが密接することで室温であっても接合をすることが可能である。また、支持基板１０１と単結晶半導体層１０２を押圧すれば、密接による接合をより強固にすることが可能である。この密接による接合は表面間引力によるものなので、接合を形成する表面に多数の親水基を付着させる処理を加えるとより好ましい態様となる。例えば、支持基板１０１の表面（接合層１０４と接する側の表面）を酸素プラズマ処理若しくはオゾン処理して親水性にすることが好ましい。このように表面を親水性にする処理を加えた場合には、表面の水酸基が作用して水素結合により接合が形成される。さらに、接合を形成する表面を清浄化して表面同士を密接させて接合を形成したものに対して、室温以上の温度で加熱すると接合強度を高めることができる。
【００２３】
接合層１０４の表面及び／又は接合層１０４と接する側の表面の前処理として、その表面にアルゴンなどの不活性ガスによるイオンビームを照射して清浄化することは有効である。イオンビームの照射により、接合層１０４の表面及び／又は接合層１０４と接する側の表面に未結合種が露呈して非常に活性な表面が形成される。このように活性化された表面同士を密接させると低温でも接合を形成することが可能である。表面を活性化して接合を形成する方法は、当該表面を高度に清浄化しておくことが要求されるので、真空中で行うことが好ましい。
【００２４】
単結晶半導体層１０２は周期表第１７族のフッ素、塩素、臭素などから選択されるハロゲンを含んでいる。ハロゲンは単結晶半導体層１０２の空孔欠陥における未結合手を終端させる作用がある。また単結晶半導体層１０２中及び表面の未結合手による欠陥を終端して不活性化する作用がある。電界効果トランジスタの製造工程では、単結晶半導体層１０２において水素を拡散させて未結合手を終端させる処理が行われるが、水素は４００℃程度の熱処理によっても容易に単結晶半導体層１０２中のシリコンから離脱してしまう。これに対し、フッ素、塩素などのハロゲンとシリコンの結合エネルギーは、水素とシリコンの結合エネルギーに比べて高いので、ハロゲンは単結晶半導体層１０２に安定的に存在させることができる。例えば、Ｈ−Ｓｉの結合エネルギーが約３．１ｅＶであるのに対し、Ｆ−Ｓｉの結合エネルギーは５．５９ｅＶ、Ｃｌ−Ｓｉの結合エネルギーは４．７２ｅＶである。
【００２５】
また図２において、単結晶半導体層におけるハロゲンの分布を模式的に説明する。ハロゲンは単結晶半導体層１０２中において一様に分布していても良いが、図２の曲線Ｂで示すように単結晶半導体層１０２の表面（支持基板１０１とは反対側の面）に向かってその濃度が高くなるように分布していると良い。この分布は運動エネルギーを持つイオンが半導体層に注入されたときに生じるガウス分布に近いものであれば良い。このような分布にすることにより、電界効果トランジスタの構成において、ソース領域及びドレイン領域、若しくはそれらに隣接する不純物半導体領域とチャネル形成領域との境界領域における欠陥を、ハロゲンによって補修することができる。
【００２６】
酸化膜１０３はハロゲンを含むことにより、外因性不純物である重金属を捕集して単結晶半導体層１０２が汚染されることを防止する効果を奏する。代表的な重金属としてはＦｅ、Ｃｒ、Ｎｉであり、Ｍｏがさらに含まれる場合がある。これらの重金属は、単結晶半導体層１０２にハロゲンを含ませる過程でしばしば導入される。図２は酸化膜１０３中に重金属が含まれる態様を示している（曲線Ｍ）。すなわち酸化膜１０３は、ＨＣｌ雰囲気中の酸化などによって形成することにより膜中にハロゲンを含み、当該ハロゲンは、重金属など単結晶半導体層１０２に悪影響を与える不純物をゲッタリングする作用がある。酸化膜１０３を形成した後に行われる熱処理により、単結晶半導体層１０２に含まれる不純物としての金属は酸化膜１０３に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１０３中に捕集した当該不純物を固定して単結晶半導体層１０２の汚染を防ぐことができる。すなわち、酸化膜１０３は、単結晶半導体層１０２においてライフタイムキラーとなる金属を捕獲して拡散させないことにより、単結晶半導体層１０２の高純度化に寄与している。
【００２７】
図１（Ｂ）は、支持基板１０１側にブロッキング層１０９と接合層１０４を設け、酸化膜１０３が形成された単結晶半導体層１０２と支持基板１０１とを接合した構成を示す。図１（Ｂ）はブロッキング層１０９の一例として、支持基板１０１側から窒化酸化シリコン膜１０５と酸化窒化シリコン膜１０６を設ける構成について示している。
【００２８】
アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどを用いた電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）であっても、ナトリウムなどのアルカリ金属等の不純物を微量に含んでいる。そのため、支持基板１０１としてガラス基板を用いた場合、この微量の不純物が拡散することによって単結晶半導体層で作製されるトランジスタなどの半導体素子の特性に悪影響を及ぼす。これに対して、窒化酸化シリコン膜１０５は支持基板１０１に含まれる金属等の不純物が単結晶半導体層１０２側に拡散するのを防止する効果がある。
【００２９】
さらに、図１（Ｂ）においては、接合層１０４と支持基板１０１との間に窒化酸化シリコン膜１０５が設けられているため、支持基板１０１から拡散した不純物による単結晶半導体層１０２の汚染を防止するだけでなく、接合層１０４が汚染されるのを防ぐことができるため、不純物によって接合強度が低下するのを防ぐことができる。また酸化窒化シリコン膜１０６は、窒化酸化シリコン膜１０５の内部応力を緩和する作用がある。
【００３０】
単結晶半導体層１０２に設けられた酸化膜１０３は、単結晶半導体層１０２の基となる半導体基板を酸化して形成されたものであり、ハロゲンを含むことが好ましい。それにより単結晶半導体層１０２と酸化膜１０３との界面の欠陥を補償して、界面の局在準位密度を低減することができる。これにより、単結晶半導体層１０２と酸化膜１０３との界面が不活性化されて電気特性が安定する。またハロゲンは、単結晶半導体層１０２の基となる単結晶半導体基板に含まれる金属などの不純物と反応し、気相中へ離脱して除去することができる。さらに、酸化膜１０３に含まれるハロゲンは、外因性不純物である重金属を捕集して単結晶半導体層１０２が汚染されることを防止する効果を奏する。
【００３１】
図１（Ａ）の場合と同様に図１（Ｂ）において、単結晶半導体層１０２は周期表第１７族のフッ素、塩素、臭素などから選択されるハロゲンを含んでいる。ハロゲンは単結晶半導体層１０２の空孔欠陥における未結合手を終端させる作用がある。また、単結晶半導体層１０２中及び表面の未結合手による欠陥を終端して不活性化する作用がある。
【００３２】
酸化膜１０３と酸化窒化シリコン膜１０６の間に、平滑面を形成する接合層１０４を設ける。接合層１０４の好適な一例として、化学気相成長法により堆積される酸化シリコン膜を用いることができる。酸化膜１０３と酸化窒化シリコン膜１０６の間に接合層１０４が介在し、これらが密接することで室温であっても接合することが可能である。また、支持基板１０１と単結晶半導体層１０２を押圧すれば、密接による接合をより強固にすることが可能である。接合層１０４による接合の形成は図１（Ａ）の場合と同様である。
【００３３】
図１の構成によれば、不純物により単結晶半導体層１０２が汚染されることを防ぐことができる。また、単結晶半導体層１０２の接合層１０４側における界面の局在準位密度を下げることができる。このような単結晶半導体層１０２を使ってトランジスタをはじめとする半導体素子を形成することが可能である。
【００３４】
次に、このようなＳＯＩ構造を有する基板の製造方法について図３〜図５を参照して説明する。
【００３５】
図３（Ａ）において、半導体基板１０８として代表的にはｐ型若しくはｎ型の単結晶シリコン基板（シリコンウエハー）が用いられる。半導体基板１０８は、硫酸過水（ＳＰＭ：ｓｕｌｆｕｒｉｃ  ａｃｉｄ／ｈｙｄｒｏｇｅｎ  ｐｅｒｏｘｉｄｅ  ｍｉｘｔｕｒｅ）、アンモニア過水（ＡＰＭ：ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ／ｈｙｄｒｏｇｅｎ  ｐｅｒｏｘｉｄｅ  ｍｉｘｔｕｒｅ）、塩酸過水（ＨＰＭ：ｈｙｄｒｏｃｈｌｏｒｉｃ  ａｃｉｄ／ｈｙｄｒｏｇｅｎ  ｐｅｒｏｘｉｄｅ  ｍｉｘｔｕｒｅ）、希フッ酸（ＤＨＦ：ｄｉｌｕｔｅ  ｈｙｄｒｏｆｌｕｏｒｉｃ  ａｃｉｄ）などを適宜使って洗浄する。そして半導体基板１０８の熱酸化を行う。熱酸化としてドライ酸化を行っても良いが、ハロゲンを添加した酸化雰囲気中で熱酸化を行うことが好ましい。ハロゲンを含むガスとしてはＨＣｌが代表例であり、その他にもＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２、ジクロロエチレンなどから選ばれた一種又は複数種を適用することができる。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜は、１０ｎｍ〜１０００ｎｍ、好ましくは５０ｎｍ〜２００ｎｍとする。本形態では１００ｎｍの厚さとする。
【００３６】
上記の温度範囲で熱処理を行うことで、半導体基板１０８に対してハロゲンによるゲッタリング効果を得ることができる。ゲッタリング効果としては、特に金属などの不純物を除去する効果が得られる。例えばハロゲンガスとしてＨＣｌを用いると、塩素の作用により、半導体基板１０８に含まれる金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。半導体基板１０８の表面を化学的機械研磨（ＣＭＰ）処理したものに対しては、ハロゲンによるゲッタリングは有効である。また、水素は半導体基板１０８と酸化膜１０３の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。
【００３７】
このような熱酸化によって酸化膜１０３を形成することにより、酸化膜１０３中にハロゲンを含ませることができる。酸化膜１０３にハロゲンを１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含ませることにより、ハロゲンが金属などの不純物を捕獲するため、半導体基板１０８に含まれる金属などの不純物による汚染を防止する保護膜としての機能を発現させることができる。
【００３８】
図３（Ｂ）では、水素若しくはハロゲンイオンを注入して、半導体基板１０８に分離層１１０を形成する。分離層１１０は、半導体基板１０８に電界で加速されたイオンを照射することによって、半導体基板１０８の表面から所定の深さの領域に形成される。半導体基板１０８に形成される分離層１１０の半導体基板１０８の表面からの深さは、イオンの加速エネルギーとイオンの入射角によって制御することができる。
【００３９】
図６は半導体基板１０８におけるハロゲンイオンの分布を曲線Ｈとして模式的に示す。半導体基板１０８に注入されたハロゲンイオンの分布はガウス分布である。分離層１１０は、半導体基板１０８の表面からイオンの平均進入深さに近い深さ領域に形成される。例えば、半導体基板１０８の厚さを５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜２００ｎｍとし、イオンを注入する際の加速電圧はこのような厚さを考慮して行う。勿論、イオンを電界で加速して半導体基板１０８に照射して注入する場合には、イオンの分布はある深さをピークにしてほぼガウス分布することとなり、ここで分離層１１０が形成される深さ領域として示されるものは、そのピーク位置を目安としている。
【００４０】
イオンの注入はイオンドーピング装置を用いて行うことが好ましい。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないで照射するドーピング装置を用いる。本形態の場合、一種類のイオン又は同一の原子から成る質量の異なる複数の種類のイオンを照射することが好ましい。イオンドーピングは、加速電圧を１０ｋＶ〜１００ｋＶ、好ましくは３０ｋＶ〜８０ｋＶ、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２〜４×１０１６ｉｏｎｓ／ｃｍ２、ビーム電流密度を２μＡ／ｃｍ２以上、好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上として行えばよい。なお本明細書において「イオンドーピング」とは、ソースガスから生成されるイオンを、質量分離せずそのまま電界で加速して対象物に照射する方式を指す。
【００４１】
注入するハロゲンイオンとして、フッ素イオン、塩素イオン、臭素イオンから選択されたイオンが適用される。ハロゲンイオンを得るためにドーピング装置に供給するガスとして、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などが適用される。ハロゲンイオンとして、特にフッ素イオンは質量数が小さいので、半導体基板１０８に注入しても結晶に与えるダメージが少なくて済む。ハロゲンイオンを注入することにより半導体基板１０８に形成される分離層１１０には１×１０２０ａｔｏｍｓ／ｃｍ３（好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３）以上のハロゲンを含ませる。半導体基板１０８において、局所的に高濃度のハロゲンが注入された領域は、結晶構造が乱されて微小な空孔が形成され、多孔質構造を有する分離層１１０とすることができる。この場合、比較的低温の熱処理によって分離層１１０に形成された微小な空孔の体積変化が起こり、分離層１１０に沿って劈開することにより薄い単結晶半導体層を形成することができる。
【００４２】
なお、本明細書において「劈開する」とは、支持基板に半導体層を形成するために、分離層に沿って半導体基板の一部を分離することを指す。以下、本明細書では「劈開する」ことを「分離する」という。
【００４３】
また、本工程では、半導体基板１０８に対してハロゲンイオンを照射すると同時に、又はその前後に水素イオンを注入しても良い。水素イオンを照射する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ＋、Ｈ２＋イオンよりもＨ３＋イオンの割合を高めておくことが好ましい。Ｈ３＋イオンの割合を高めておくと注入効率を高めることができ、照射時間を短縮することができる。
【００４４】
イオンドーピング装置を用いて質量分離をしないでイオンを照射すると、ハロゲンイオン若しくは水素イオンの他に金属イオンも同時に半導体基板１０８に注入される。金属イオンは質量数が大きいので、半導体基板１０８のイオンが注入される側の表面に多く分布する。本形態では半導体基板１０８の表面に酸化膜１０３が形成されている。この酸化膜１０３を、金属イオンの注入深さよりも厚く形成することで、当該金属の分布の広がりを酸化膜１０３中に抑えることができる（図６において示す曲線Ｍ）。ＨＣｌを含む雰囲気中の酸化などによって酸化膜１０３を形成することで、酸化膜１０３中に含まれるハロゲンによって、半導体基板１０８に悪影響を与える重金属などの不純物をゲッタリングすることができる。それにより酸化膜１０３中に捕集した当該不純物は酸化膜１０３に固定されるため、半導体基板１０８の汚染を防ぐことができる。
【００４５】
イオンを質量分離して半導体基板１０８に注入しても同様に分離層１１０を形成することができる。この場合にも、Ｈ＋、Ｈ２＋イオンよりもＨ３＋イオンを選択的に注入することは上記と同様な効果を奏することとなり好ましい。
【００４６】
イオンを生成するガスとしては水素やハロゲンの他に重水素、ヘリウムのような不活性ガスを選択することも可能である。原料ガスにヘリウムを用い、質量分離機能を有さないイオンドーピング装置を用いることにより、Ｈｅ＋イオンの割合が高いイオンビームが得ることができる。このようなイオンを半導体基板１０８に照射することで、微小な空孔を形成することができ、上記と同様な分離層１１０を半導体基板１０８中に設けることができる。
【００４７】
図３（Ｃ）は、酸化膜１０３を形成した半導体基板１０８にブロッキング層１０９と接合層１０４を形成する段階を示す。ブロッキング層１０９としては、窒化シリコン膜又は窒化酸化シリコン膜を気相成長法で５０ｎｍ〜２００ｎｍの厚さで形成する。例えば、窒化シリコン膜はＳｉＨ４とＮＨ３をソースガスとして用いてプラズマＣＶＤ法で形成する。窒化酸化シリコン膜はＳｉＨ４、Ｎ２Ｏ及びＮＨ３をソースガスとして用いてプラズマＣＶＤ法で形成する。ブロッキング層１０９は、半導体基板１０８から形成される単結晶半導体層に対する不純物の拡散防止効果を発現する。また、分離層１１０を形成する際に、イオンの照射により半導体基板１０８の表面がダメージを受け、平坦性が損なわれるのを防ぐ効果がある。また図３から図５の作製方法においては、ブロッキング層１０９を半導体基板１０８に設けた後に、半導体基板１０８と支持基板１０１とを接着させる。そのため、支持基板１０１の耐熱温度を考慮せずにブロッキング層１０９を成膜することができる。
【００４８】
接合層１０４としては酸化シリコン膜を形成することが好ましい。酸化シリコン膜の厚さは１０ｎｍ〜２００ｎｍ、好ましくは１０ｎｍ〜１００ｎｍ、より好ましくは２０ｎｍ〜５０ｎｍとすれば良い。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（化学式ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（化学式ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。いずれにしても、水素（及び／又はＯＨ基）を含む酸化シリコン膜を形成することが好ましい。接合層１０４として用いる酸化シリコン膜の水素（及び／又はＯＨ基）の濃度としては、５×１０１９ａｔｏｍｓ／ｃｍ３〜５×１０２１ａｔｏｍｓ／ｃｍ３であれば良い。化学気相成長法による成膜では、半導体基板に形成した分離層１１０から脱ガスが起こらない温度（接合層１０４として形成した酸化シリコン膜の表面に荒れが生じない温度又は分離層１１０に亀裂が生じない温度）として、例えば３５０℃以下の成膜温度が適用される。また、半導体基板１０８として単結晶若しくは多結晶半導体基板を用いた場合、後の工程において当該基板から単結晶半導体層若しくは多結晶半導体層を分離する熱処理には、接合層１０４の成膜温度よりも高い熱処理温度が適用される。
【００４９】
また、図３（Ｂ）と（Ｃ）の工程において、分離層１１０を形成した後、ブロッキング層１０９と接合層１０４を形成しても良い。この工程によれば、マルチチャンバ構成のＣＶＤ装置を用いることで、ブロッキング層１０９と接合層１０４を大気に触れさせることなく連続的に形成することができ、異物の混入やカリウム、ナトリウムなどによる汚染を防ぐことができる。
【００５０】
図４（Ａ）は支持基板１０１と半導体基板１０８を接着させる段階を示す。支持基板１０１と半導体基板１０８の接合層１０４の表面を対向させ、密接させることで接合を形成する。接合を形成する面は十分に清浄化しておく。そして、支持基板１０１と接合層１０４を密接させることにより、ファン・デル・ワールス力が作用して接合が形成される。また支持基板１０１と半導体基板１０８とを圧接することで、水素結合によってファン・デル・ワールス力による接合よりも強固な接合を形成することが可能である。
【００５１】
良好な接合を形成するために、接合層１０４と支持基板１０１の接合を形成する面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により、後の熱処理の温度が２００℃〜４００℃であっても異種材料間の接合強度を高めることが可能となる。
【００５２】
図４（Ｂ）は、熱処理を行って分離層１１０で分離することにより半導体基板１０８から単結晶半導体層１０２を得る段階を示す。熱処理は、半導体基板１０８と支持基板１０１を重ね合わせた状態で行う。熱処理により、支持基板１０１上に単結晶半導体層１０２を残して、半導体基板１０８を支持基板１０１から分離する。熱処理は接合層１０４の成膜温度以上、支持基板１０１の耐熱温度以下で行うことが好ましい。例えば、４００℃以上６００℃未満の温度で行うことで、分離層１１０に形成された微小な空孔に体積変化が起こり、分離層１１０に沿って分離することができる。接合層１０４は支持基板１０１と接合しているので、支持基板１０１上には半導体基板１０８と同じ結晶性の単結晶半導体層１０２が接着され残存する。
【００５３】
この状態で単結晶半導体層１０２には、分離層１１０を形成するために注入されたハロゲンが含まれている。当該ハロゲンは単結晶半導体層１０２中で濃度勾配をもって分布しており、その態様を図２の曲線Ａに示す。すなわち、ハロゲンは、単結晶半導体層１０２の表面（支持基板１０１とは反対側の面）に向かってその濃度が高くなるように分布している。これは、支持基板１０１に半導体基板１０８を貼り合わせ、単結晶半導体層１０２を支持基板１０１に残して分離したことによるものである。
【００５４】
図５（Ａ）は支持基板１０１に単結晶半導体層１０２が固定された状態で熱処理を行う段階を示す。この熱処理で支持基板１０１と単結晶半導体層１０２の接合強度を高めることができる。すなわち、支持基板１０１と単結晶半導体層１０２の接合面における水素結合を、水素結合よりも強固な共有結合に変化させることができる。
【００５５】
また、この熱処理により、分離層１１０を形成するために注入された水素若しくはハロゲンを単結晶半導体層１０２から離脱させる。また、支持基板１０１と単結晶半導体層１０２の接合部における微小な空孔を除去するために行うことが好ましい。熱処理の温度は、水素若しくはハロゲンが単結晶半導体層１０２から放出される温度以上であって、支持基板１０１の歪み点近傍の温度までの範囲で設定する。
【００５６】
単結晶半導体層１０２に含まれる過剰な水素は複雑な挙動を示し、熱履歴によって半導体素子の特性を劣化させるように作用する場合がある。例えば、シリコンの格子間に含まれる水素は、価電子制御を目的としてドーピングされた不純物元素を不活性化させる作用がある。それにより、トランジスタのしきい値電圧を変動させたり、ソース若しくはドレイン領域を高抵抗化させることとなる。また、シリコンの格子内に水素が含まれることとなると、シリコンの配位数が変化して格子欠陥を生成するように振る舞うことがある。勿論、水素若しくはハロゲンはシリコン中の未結合手を補償する作用、すなわち欠陥を補修する作用があるが、分離層１１０を形成するために注入された水素若しくはハロゲンは一旦、単結晶半導体層１０２から除去することが好ましい。例えば、熱処理は４００℃〜７３０℃の温度範囲で行われる。熱処理装置としては電熱炉、ランプアニール炉などを適用することができる。また、熱処理の温度を多段階に変化させて行っても良い。また瞬間熱アニール（ＲＴＡ）装置を用いても良い。ＲＴＡ装置によって熱処理を行う場合には、基板の歪み点近傍又はそれよりも若干高い温度で加熱することもできる。
【００５７】
図５（Ｂ）は単結晶半導体層１０２にエネルギービームを照射して、結晶欠陥を補修する段階を示す。単結晶半導体層１０２が支持基板１０１に接合される際に、熱的及び／又は機械的ダメージを受けて単結晶半導体層１０２の結晶性が低下するので、その修復を図る上でエネルギービームの照射を行うことが好ましい。エネルギービームは、単結晶半導体層１０２に対し選択的に吸収されるものが好ましく、レーザビームを適用することが望まれる。これは支持基板１０１を過剰に加熱することなく、単結晶半導体層１０２の欠陥を修復することができるためである。レーザビームは、エキシマレーザに代表される気体レーザ、ＹＡＧレーザに代表される固体レーザを光源として用いることができる。レーザビームの波長としては、紫外光から可視光域であることが好ましく、波長１９０ｎｍ〜７００ｎｍが適用される。光源から放射されるレーザビームを光学系にて矩形状若しくは線状に集光することが好ましく、このレーザビームを単結晶半導体層１０２上で走査して照射すれば良い。
【００５８】
その他にも同様な目的を達成するものとしてレーザビームに代えて、ハロゲンランプ若しくはキセノンランプなどを用いて行われるフラッシュランプアニールを適用しても良い。
【００５９】
本工程では、図５（Ａ）において、単結晶半導体層１０２の脱水素化（水素の離脱）又は脱ハロゲン化（ハロゲンの離脱）が成されているので、酸素を含む雰囲気中で単結晶半導体層１０２にボイドを発生させることなく結晶欠陥の修復を行うことができる。また図５（Ｂ）において、単結晶半導体層１０２に対しエネルギービームを照射する処理を窒素雰囲気中で行えば、単結晶半導体層１０２の表面を平坦化することができる。
【００６０】
単結晶半導体層１０２に含まれるハロゲンは、上記のような処理により再分布する。当該ハロゲンの単結晶半導体層１０２中における濃度勾配は緩和されることとなり、その態様を図２の曲線Ｂに示す。単結晶半導体層１０２中のハロゲンは一様に分布することが好ましいが、曲線Ｂのように単結晶半導体層１０２の表面側の濃度が高くなるように分布していても良い。このような分布にすることにより、電界効果トランジスタの構成において、ソース領域及びドレイン領域、若しくはそれらに隣接する不純物半導体領域とチャネル形成領域との境界領域における欠陥を、ハロゲンによって補修することができる。
【００６１】
また、このような熱処理工程を経たとしても、上述したような接合層１０４が単結晶半導体層１０２と支持基板１０１との間に存在することで、応力歪みを緩和して、接合強度を高く保つことができる。また、単結晶半導体層１０２の応力歪みを緩和して結晶性を良好に保つことができる。
【００６２】
次に、ＳＯＩ構造を有する基板の他の製造方法について図７〜図９を参照して説明する。
【００６３】
図７（Ａ）において、熱酸化を行って半導体基板１０８に酸化膜１０３を形成する。酸化膜１０３は、酸素に対しハロゲンガスとしてＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上、好適には９５０℃〜１１００℃の温度で熱酸化を行い形成されたものであることが好ましい。そして、図７（Ｂ）で示すように分離層１１０を形成する。分離層１１０は図３（Ａ）の場合と同様に、電界で加速されたイオンを半導体基板１０８に照射して形成する。
【００６４】
図８（Ａ）において、支持基板１０１にはブロッキング層１０９が設けられている。ブロッキング層１０９は、例えば、窒化酸化シリコン膜１０５と酸化窒化シリコン膜１０６により構成することができる。窒化酸化シリコン膜１０５は支持基板１０１に含まれる金属等の不純物が単結晶半導体層１０２側に拡散するのを防止する効果がある。また、図７〜図９の作製方法においては、酸化膜１０３と支持基板１０１に形成された接合層１０４とを接合する前に、支持基板１０１の接合を形成する面側に窒化酸化シリコン膜１０５を設けているため、支持基板１０１から拡散した不純物による単結晶半導体層１０２の汚染を防止するだけでなく、接合層１０４が汚染されるのを防ぐことができる。これにより、不純物によって接合強度が低下するのを防ぐことができる。また酸化窒化シリコン膜１０６は、窒化酸化シリコン膜１０５の内部応力を緩和する作用がある。このような積層したブロッキング層１０９を設けることにより単結晶半導体層１０２の不純物汚染を防止しつつ、応力歪みを緩和することができる。
【００６５】
ブロッキング層１０９上には接合層１０４が設けられている。この接合層１０４は親水性の表面を有する平滑な層とする。このような表面を有する層としては、熱的又は化学的な反応により形成される絶縁層が好ましい。親水性の表面を有する平滑な接合層１０４は０．２ｎｍ〜５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。接合層１０４としては酸化シリコン膜を形成することが好ましい。酸化シリコン膜の厚さは１０ｎｍ〜２００ｎｍ、好ましくは１０ｎｍ〜１００ｎｍ、より好ましくは２０ｎｍ〜５０ｎｍとすれば良い。また、酸化シリコン膜は、有機シランガスを用いて化学気相成長法により作製されることが好ましい。
【００６６】
このようなブロッキング層１０９と接合層１０４が形成された支持基板１０１と、酸化膜１０３が形成された半導体基板１０８を密着させて接着する。この場合、酸化膜１０３と接合層１０４とにより接合が形成される。支持基板１０１と半導体基板１０８とを圧接することで、水素結合によって接合強度を高めることが可能である。
【００６７】
図８（Ｂ）は、熱処理を行って、半導体基板１０８の一部を分離して単結晶半導体層１０２を形成する段階を示す。熱処理は、半導体基板１０８と支持基板１０１を重ね合わせた状態で行う。熱処理により、支持基板１０１上に単結晶半導体層１０２を残して、半導体基板１０８を支持基板１０１から分離する。熱処理は接合層１０４の成膜温度以上、支持基板１０１の耐熱温度以下で行うことが好ましい。例えば、４００℃以上６００℃未満の温度で行うことで、分離層１１０に形成された微小な空孔に体積変化が起こり、分離層１１０に沿って分離することができる。接合層１０４は支持基板１０１と接合しているので、支持基板１０１上には半導体基板１０８と同じ結晶性の単結晶半導体層１０２が接着され残存する。
【００６８】
図９（Ａ）は支持基板１０１に単結晶半導体層１０２が固定された状態で熱処理を行う段階であり、図５（Ａ）の場合と同様である。このような熱処理を行うことで、支持基板１０１と単結晶半導体層１０２の接合面における水素結合を、水素結合よりも強固な共有結合に変化させることができる。また、図９（Ｂ）は単結晶半導体層１０２にエネルギービームを照射して、結晶欠陥を補修する段階を示し、図５（Ｂ）と同様である。
【００６９】
本形態では、単結晶半導体層と支持基板との間に、ハロゲンを含む雰囲気中で半導体基板を直接酸化して形成したハロゲンを含む酸化膜と、窒素を含む絶縁膜で形成されるブロッキング層を接して設けている。ハロゲンを含む雰囲気中で半導体基板を酸化してハロゲンを含む酸化膜を設けることにより、単結晶半導体層と酸化膜との界面における欠陥準位密度を低減させると共に、単結晶半導体層とブロッキング層の密着性を高めることができる。また、窒素を含む絶縁膜で形成されるブロッキング層を設けることにより、不純物により単結晶半導体層が汚染されることを防ぐことができる。さらに、ブロッキング層と支持基板との間に設ける接合層は、水素（及び／又はＯＨ基）を含む酸化シリコン膜で形成することにより、応力を緩和する緩衝体としての機能を奏する。そのため、単結晶半導体層に意図しないで加わる熱応力を緩和させることができる。また、単結晶半導体層に外力が加わった場合にも、その外力を分散させることによって、外力に起因する剥離に対する耐性を高めることができる。
【００７０】
本形態によれば、支持基板１０１としてガラス基板等の耐熱温度が７００℃以下の基板を用いても、接合部の接着力が強固な単結晶半導体層１０２を得ることができる。支持基板１０１として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスを用いた電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。
【００７１】
このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。また、半導体基板に対しては、製造工程の最初の段階においてハロゲンを含む雰囲気中で熱酸化を行うことでゲッタリング作用が得られ、半導体基板を再利用する場合に有効である。
【００７２】
（実施の形態２）
本形態は単結晶半導体層を分離した後の半導体基板の再利用について例示する。実施の形態１で説明するように単結晶半導体層の厚さは１μｍ以下であるので、例えば厚さ４００μｍの半導体基板を用いれば、同じ半導体基板を繰り返し利用してＳＯＩ構造を有する基板を製造することができる。
【００７３】
図１０において、ＳＯＩ構造を有する基板の製造に用いた半導体基板の再利用方法を説明する。図１０（Ａ）は単結晶半導体層の分離工程を終えた半導体基板１０８を示す。半導体基板には酸化膜１０３、接合層１０４、ブロッキング層１０９、分離層１１０の一部などが残存している。分離層１１０の表面には分離層１１０に沿って分離したことによる表面粗さ１００ｎｍ程度の凹凸がある。図１０（Ｂ）は、このような凹凸面を有する分離層１１０を、半導体基板１０８の表面側に残存する層を含めてＣＭＰにより除去して、半導体基板１０８の表面を平坦化している。この平坦化処理後、ＣＭＰによるダメージを修復するためにレーザビームを照射しても良い。図１０（Ｃ）は半導体基板１０８を清浄化する段階を示す。半導体基板１０８に残存する酸化膜１０３、接合層１０４、ブロッキング層１０９などを除去し、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを適宜使って洗浄する。以降は実施の形態１と同様に行えば良く、図１０（Ｄ）は半導体基板１０８に熱酸化を行って酸化膜１０３を再び形成する段階を示している。
【００７４】
半導体基板１０８の表面をＣＭＰで研磨する代わりにレーザビームを照射して表面の結晶性回復と平坦化を行う処理をしても良い。図１１において、ＳＯＩ構造を有する基板の製造に用いた半導体基板の別の再利用方法を説明する。図１１（Ａ）で示すように、分離層１１０が残存する半導体基板１０８に対し熱酸化を行う。熱酸化はドライ酸化、水蒸気酸化、塩酸酸化などにより行えば良い。図１１（Ｂ）は半導体基板１０８に酸化膜１３９が形成された状態を示している。熱酸化は９５０℃〜１１５０℃で行われ、この処理により半導体基板１０８中に残存するハロゲンも離脱する。
【００７５】
その後、図１１（Ｃ）で示すように、半導体基板１０８にレーザビームを照射して結晶性の回復と表面の平坦化処理を行う。レーザビームは、エキシマレーザに代表される気体レーザ、ＹＡＧレーザに代表される固体レーザを光源として用いることができる。レーザビームの波長としては、紫外光から可視光域であることが好ましく、波長１９０ｎｍ〜７００ｎｍが適用される。光源から放射されるレーザビームは光学系にて矩形状若しくは線状に集光することが好ましく、このレーザビーム走査させながら半導体基板１０８に照射すれば良い。レーザビームの照射を、酸素を含む雰囲気中で行えば半導体基板１０８の結晶性を回復するのに有効である。また、レーザビームの照射を窒素雰囲気中で行えば、半導体基板１０８の表面を平坦化するのに有効である。この場合、半導体基板１０８の表面に形成される薄い酸化膜（自然酸化膜など）を事前に除去しておくことが望ましい。このような処理により、図１１（Ｄ）に示すように表面が平滑な半導体基板１０８を得る。半導体基板１０８は、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを適宜使って洗浄する。以降は実施の形態１と同様に行えば良く、図１１（Ｄ）は半導体基板１０８に熱酸化を行って酸化膜１０３を形成する段階を示している。
【００７６】
半導体基板１０８におけるハロゲンの分布は、分離層１１０があった領域が表面に出るので、表面側の濃度が高くなっている。本形態によれば、後の工程で行われる熱処理や熱酸化によって、ハロゲンは再分布することとなる。図１２は半導体基板１０８のハロゲンの分布を模式的に示し、本形態の最初の段階（分離工程を終えた段階）におけるハロゲンの分布（曲線Ｃ）と、熱酸化によって酸化膜を形成した後の分布（曲線Ｄ）を示す。熱酸化においては、半導体基板１０８中に含まれるハロゲンの一部は気化して離脱し、半導体基板１０８中に残るハロゲンも拡散により再分布するものと考えられる。
【００７７】
図１３は本形態で加工された半導体基板１０８を再利用した場合における、単結晶半導体層１０２のハロゲンの分布を示す。図２と比較して、図１３に示す本形態の最初の段階におけるハロゲンの分布は、単結晶半導体層１０２の酸化膜１０３との界面側のハロゲン濃度が高くなるような分布を示す（曲線Ｃ）。そして、熱酸化など実施の形態１と同様な工程を行うことにより、ハロゲンは再分布して曲線Ｄに示すようになる。このようなハロゲンの分布によれば、単結晶半導体層１０２の支持基板側の界面にハロゲンが多く含まれることとなり、界面欠陥準位密度を低減させる効果がある。また、図２と同様に酸化膜１０３中には金属不純物が捕集されることとなる（曲線Ｍ）。また、後の工程で熱処理を行って半導体基板１０８から単結晶半導体層１０２を分離すると、ハロゲンは単結晶半導体層１０２の表面（支持基板１０１とは反対側の面）に向かってその濃度が高くなるように分布し（曲線Ａ）、さらに熱処理やレーザビームの照射を行うことによって、単結晶半導体層１０２に含まれるハロゲンは再分布し、濃度勾配が緩和される（曲線Ｂ）。
【００７８】
本形態によれば、ＳＯＩ構造を有する基板の製造において、単結晶半導体層の母体である（基となる）半導体基板を再利用することができる。それにより半導体基板の消費を節約することができ、製造コストを下げることができる。
【００７９】
（実施の形態３）
本形態は、実施の形態１若しくは実施の形態２で作製されるＳＯＩ構造を有する基板を用いた半導体装置の製造方法について図１４と図１５を参照して説明する。図１４（Ａ）において、単結晶半導体層１０２に、第１の絶縁層として酸化膜１０３、第２の絶縁層としてブロッキング層１０９及び第３の絶縁層として接合層１０４が設けられ、支持基板１０１と接着している。ブロッキング層１０９は支持基板１０１側に設けられていても良い。ブロッキング層１０９を設けることで、単結晶半導体層１０２の不純物による汚染を防ぐことができる。ブロッキング層１０９は窒化シリコン層及び窒化酸化シリコン層により構成される。また、ブロッキング層１０９として窒化アルミニウム層、窒化酸化アルミニウム層を適用しても良い。
【００８０】
単結晶半導体層１０２の膜厚は５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜２００ｎｍ、より好ましくは１０ｎｍ〜６０ｎｍの厚さとする。単結晶半導体層１０２の厚さは、図３（Ｂ）で説明した分離層１１０の深さを制御することにより適宜設定できる。単結晶半導体層１０２には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型の導電性を付与する不純物、若しくはリン、砒素などのｎ型の導電性を付与する不純物を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型の導電性を付与する不純物を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型の導電性を付与する不純物を添加して、所謂ウエル領域を形成する。ｎ型の導電性を付与する不純物イオン又はｐ型の導電性を付与する不純物イオンのドーズを１×１０１２ｉｏｎｓ／ｃｍ２〜１×１０１４ｉｏｎｓ／ｃｍ２程度として添加を行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウエル領域にｐ型の導電性を付与する不純物若しくはｎ型の導電性を付与する不純物を添加すれば良い。
【００８１】
図１４（Ｂ）で示すように単結晶半導体層１０２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層１０２を形成する。そして、図１４（Ｃ）で示すようにゲート絶縁層１１１、ゲート電極１１２、サイドウオール絶縁層１１３を形成し、第１不純物領域１１４、第２不純物領域１１５を形成する。絶縁層１１６は窒化シリコンで形成し、ゲート電極１１２をエッチングするときのハードマスクとして用いる。
【００８２】
図１４（Ｄ）は、ゲート電極１１２などを形成後に保護膜１１７を形成する段階を示す。保護膜１１７としては、窒化シリコン膜又は窒化酸化シリコン膜を、プラズマＣＶＤ法で、成膜時の基板温度を３５０℃以下として形成することが好ましい。これにより、保護膜１１７中に水素を含ませておく。保護膜１１７を形成後、３５０℃〜４５０℃（好ましくは４００℃〜４２０℃）の熱処理で保護膜１１７中に含まれる水素を単結晶半導体層１０２側へ拡散させる。先の工程で脱水素化されている単結晶半導体層１０２に対し、素子形成工程で欠陥を補償する水素を供給することで、捕獲中心となるような欠陥を有効に補償することができる。また、ブロッキング層１０９は支持基板１０１側からの不純物拡散による汚染を防止するのに対して、保護膜１１７はこの上層側からの不純物拡散による汚染を防ぐ効果がある。本形態では、結晶性に優れた単結晶半導体層１０２の下層側及び上層側を、ナトリウムなどの可動性の高い不純物イオンであっても防ぐ効果の高い絶縁膜で被覆することで、この単結晶半導体層１０２により作製される半導体素子の特性安定化に絶大な効果を発揮する。
【００８３】
その後、図１５（Ａ）に示すように層間絶縁膜１１８を形成する。層間絶縁膜１１８はＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を成膜するか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁膜１１８にはコンタクトホール１１９を形成する。
【００８４】
図１５（Ｂ）は配線を形成する段階を示す。コンタクトホール１１９にはコンタクトプラグ１２０を形成する。コンタクトプラグ１２０は、ＷＦ６ガスとＳｉＨ４ガスを用い化学気相成長法でタングステンシリサイドを形成し、コンタクトホール１１９に埋め込むことで形成される。また、ＷＦ６ガスを用い水素還元によりタングステンを形成しコンタクトホール１１９に埋め込んでも良い。その後、コンタクトプラグ１２０に合わせて配線１２１を形成する。配線１２１はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜を形成する。さらにその上層に層間絶縁膜１４８を形成する。配線は適宜設ければ良く、この上層にさらに配線層を形成して多層配線化しても良い。その場合にはダマシンプロセスを適用しても良い。
【００８５】
このように、支持基板１０１に接合された単結晶半導体層１０２を用いて電界効果トランジスタを作製することができる。本形態に係る単結晶半導体層１０２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度など、トランジスタ特性において重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
【００８６】
なお、単結晶半導体層１０２のバックチャネル側（ゲート電極１１２と反対側）にはハロゲンを含む酸化膜１０３が設けられているので、局在準位密度が低減されてしきい値電圧の変動を抑えることができる。さらに、支持基板１０１と単結晶半導体層１０２との間にはハロゲンを含む酸化膜１０３の他に、ブロッキング層１０９が設けられているので、支持基板１０１側からナトリウムなどの金属等の不純物が拡散して単結晶半導体層１０２が汚染されるのを防ぐことができる。
【００８７】
本形態によれば、単結晶半導体層に含まれるハロゲンは、該単結晶半導体層の表面（支持基板とは反対側の面）に向かってその濃度が高くなるように分布している。すなわち、電界効果トランジスタの構成において、単結晶半導体層に形成されるソース領域及びドレイン領域、若しくはそれらに隣接する不純物半導体領域とチャネル形成領域との境界領域であって、ゲート電極と近い側におけるハロゲン濃度が高められていることにより、接合リーク電流を低減することができる。また、このような構成によりチャネル形成領域の界面準位密度が低減され、立ち上がり特性が急峻でホットキャリア耐性に優れた半導体装置を得ることができる。
【００８８】
（実施の形態４）
本形態は、実施の形態３によって例示される半導体装置の一態様について示す。図１６は半導体装置の一例として、ＳＯＩ構造を有する基板により得られるマイクロプロセッサの構成を示す。マイクロプロセッサ２００は、上記の本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ；ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ２０９（ＲＯＭ）、及びＲＯＭインターフェース２１０（ＲＯＭ  Ｉ／Ｆ）を有している。
【００８９】
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は命令解析部２０３に入力され、デコードされた後に演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６のデータの読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１６に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
【００９０】
このようなマイクロプロセッサ２００は、実施の形態３で示す半導体装置と同じ作用効果を奏し、処理速度の高速化のみならず低消費電力化を図ることができる。マイクロプロセッサ２００を構成する電界効果トランジスタを形成する単結晶半導体層のバックチャネル側（ゲート電極と反対側）にハロゲンを含む酸化膜が設けられているので、局在準位密度が低減されてしきい値電圧の変動を抑えることができる。また、単結晶半導体層にハロゲンが含まれているので、ゲート長が短くなった場合でも接合リーク電流を低減することができる。さらに、支持基板と単結晶半導体層との間にはハロゲンを含む酸化膜の他に、ブロッキング層が設けられているので、支持基板側からナトリウムなどの金属等の不純物が拡散して単結晶半導体層が汚染されるのを防ぐことができる。
【００９１】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例として、ＳＯＩ構造を有する基板により得られるＲＦＣＰＵの構成について、図１７を参照して説明する。図１７は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０と、電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５（ＣＰＵ）、ランダムアクセスメモリ２２６（ＲＡＭ）、読み出し専用メモリ２２７（ＲＯＭ）を有している。
【００９２】
このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受信した信号を元に、共振回路２１４により誘導起電力が生じる。誘導起電力は整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていても良い。
【００９３】
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
【００９４】
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、ＣＰＵインターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。ＣＰＵインターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
【００９５】
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムにより中央処理ユニット２２５が実行する方式を適用することができる。
【００９６】
このようなＲＦＣＰＵ２１１は、実施の形態３で示す半導体装置と同じ作用効果を奏し、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。単結晶半導体層にハロゲンが含まれているので、ゲート長が短くなった場合でも接合リーク電流を低減することができる。図１７ではＲＦＣＰＵの形態について示しているが、例えばＩＣタグのような、通信機能、演算処理機能、メモリ機能を備えた半導体装置に、ＳＯＩ構造を有する基板を用いても良い。
【００９７】
（実施の形態５）
本形態は、実施の形態１若しくは実施の形態２で示されるＳＯＩ構造を有する基板を用いて製造される表示装置の一例について示す。図１８は単結晶半導体層の支持基板１０１として用いられる表示パネル製造用のマザーガラスに単結晶半導体層１０２を接合する場合を示す。マザーガラスからは複数の表示パネルを切り出すが、単結晶半導体層１０２は、表示パネル１２２の形成領域に合わせて接合することが好ましい。半導体基板に比べてマザーガラスは面積が大きいので、図１８で示すように、表示パネル１２２の形成領域の内側に単結晶半導体層１０２を複数個配置することが好ましい。これによって、単結晶半導体層１０２を支持基板１０１上に複数個並べて配置する場合にも、隣接間隔に余裕を持たせることができる。表示パネル１２２には、走査線駆動回路領域１２３、信号線駆動回路領域１２４、画素形成領域１２５があり、これらの領域に含まれるように単結晶半導体層１０２を支持基板１０１に接合する。
【００９８】
図１９は、単結晶半導体層を用いた画素トランジスタで構成されている液晶表示装置の一例を示す。図１９（Ａ）は画素の平面図を示し、単結晶半導体層１０２が走査線１２６と交差し、また信号線１２７、画素電極１２８と接続する構成を示す。図１９（Ａ）に示すＪ−Ｋ切断線に対応する断面図が図１９（Ｂ）に示されている。
【００９９】
図１９（Ｂ）において、画素トランジスタは、支持基板１０１上にブロッキング層１０９、接合層１０４、酸化膜１０３、単結晶半導体層１０２が積層された構造を有する。層間絶縁膜１１８上に画素電極１２８が設けられている。層間絶縁膜１１８に設けられたコンタクトホールにおいて、単結晶半導体層１０２と信号線１２７が接続する。コンタクトホールには、層間絶縁膜１１８のエッチングで生じた凹状の段差を埋めるように柱状スペーサ１３１が設けられている。対向基板１２９には対向電極１３０が形成され、柱状スペーサ１３１によって形成される空隙に液晶を充填することにより液晶層１３２が形成されている。
【０１００】
図２０は、単結晶半導体層を用いた画素トランジスタで構成されているエレクトロルミネッセンス表示装置の一例を示す。図２０（Ａ）は画素の平面図を示し、画素トランジスタとして、信号線１２７に接続する選択トランジスタ１３３と、電流供給線１３５に接続する表示制御トランジスタ１３４を有している。この表示装置はエレクトロルミネッセンス材料を含んで形成される層（ＥＬ層）を電極間に挟んだ発光素子が各画素に設けられる構成となっている。画素電極１２８は表示制御トランジスタ１３４に接続されている。図２０（Ｂ）は、このような画素の要部として表示制御トランジスタの構成を示す断面図である。
【０１０１】
図２０（Ｂ）において、表示制御トランジスタは、支持基板１０１上にブロッキング層１０９、接合層１０４、酸化膜１０３、単結晶半導体層１０２が積層された構造を有する。ブロッキング層１０９、接合層１０４、酸化膜１０３、単結晶半導体層１０２、層間絶縁膜１１８などの構成は図１９（Ｂ）と同様である。画素電極１２８の周辺部は絶縁性の隔壁層１３６で囲まれている。画素電極１２８上にはＥＬ層１３７が形成されている。ＥＬ層１３７上には対向電極１３０が形成されている。画素部には封止樹脂１３８が充填され、補強板として対向基板１２９が設けられている。
【０１０２】
本形態のエレクトロルミネッセンス表示装置はこのような画素をマトリクス状に配列させて表示画面を構成する。この場合、画素トランジスタのチャネル部が単結晶半導体層１０２で形成されるので、各トランジスタ間で特性のバラツキがなく、画素毎の発光輝度に斑が出ないという利点がある。従って、発光素子の明るさを電流で制御して駆動することが容易となり、トランジスタ間の特性のバラツキを補正する補正回路も不要となるので、駆動回路の負担を低減することができる。さらに支持基板１０１としてガラス基板などの透光性の基板を選択することができるので、支持基板１０１側から光を放射する、ボトムエミッション型のエレクトロルミネセンス表示装置を構成することができる。
【０１０３】
このように、表示パネルを製造するマザーガラスにも単結晶半導体層を用いたトランジスタを形成することが可能である。単結晶半導体層を用いて形成されるトランジスタは、アモルファスシリコンを用いて形成されるトランジスタよりも電流駆動能力など多くの動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、このような表示パネルを有する表示装置内に、図１６で説明したマイクロプロセッサや図１７で説明したＲＦＣＰＵも形成することができるので、表示装置内にコンピュータの機能を搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。
【０１０４】
（実施の形態６）
本形態は実施の形態１若しくは実施の形態２で示されるＳＯＩ構造を有する基板により完成する電気器具について例示する。電気器具としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが含まれる。図２１に、本発明に係る電気器具の一例を示す。
【０１０５】
図２１（Ａ）は、携帯電話機３０１の一例を示している。この携帯電話機３０１は、表示部３０２、操作スイッチ３０３などを含んで構成されている。表示部３０２においては、図１９で説明した液晶表示装置又は図２０で説明したエレクトロルミネッセンス表示装置を適用することができる。本形態に係る表示装置を適用することで、表示斑が少なく画質の優れた表示部を構成することができる。さらに携帯電話機３０１に含まれるマイクロプロセッサやメモリにも本形態の半導体装置を適用することができる。
【０１０６】
図２１（Ｂ）は、デジタルプレーヤー３０４を示しており、オーディオ装置の１つの代表例である。図２１（Ｂ）に示すデジタルプレーヤー３０４は、表示部３０２、操作スイッチ３０３、イヤホン３０５などを含んでいる。イヤホン３０５の代わりにヘッドホンや無線式イヤホンを用いることができる。デジタルプレーヤー３０４が有する、音楽情報を記憶するメモリ部や、デジタルプレーヤー３０４を機能させるマイクロプロセッサに、本形態の半導体装置を適用することができる。本構成のデジタルプレーヤー３０４は小型軽量化が可能であるが、表示部３０２において、図１９で説明した液晶表示装置又は図２０で説明したエレクトロルミネッセンス表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても高精細な画像若しくは文字情報を表示することができる。
【０１０７】
図２１（Ｃ）は、電子ブック３０６を示している。この電子ブック３０６は、表示部３０２、操作スイッチ３０３を含んでいる。またモデムが内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。電子ブック３０６が有する、情報を記憶するメモリ部や、電子ブック３０６を機能させるマイクロプロセッサに、本形態の半導体装置を適用することができる。メモリ部には、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＯＲ型不揮発性メモリを用い、映像や音声（音楽）を記録、再生することができる。表示部３０２において、図１９で説明した液晶表示装置又は図２０で説明したエレクトロルミネッセンス表示装置を適用することで、高画質の表示を行うことができる。
【図面の簡単な説明】
【０１０８】
【図１】ＳＯＩ構造を有する基板の構成を示す断面図。
【図２】単結晶半導体層におけるハロゲンの分布を模式的に説明する図。
【図３】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図４】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図５】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図６】半導体基板におけるハロゲンの分布を模式的に説明する図。
【図７】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図８】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図９】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図１０】ＳＯＩ構造を有する基板の製造に用いた半導体基板の再利用方法を説明する図。
【図１１】ＳＯＩ構造を有する基板の製造に用いた半導体基板の再利用方法を説明する図。
【図１２】半導体基板におけるハロゲンの分布を模式的に説明する図。
【図１３】単結晶半導体層におけるハロゲンの分布を模式的に説明する図。
【図１４】ＳＯＩ構造を有する基板を用いた半導体装置の製造方法を説明する断面図。
【図１５】ＳＯＩ構造を有する基板を用いた半導体装置の製造方法を説明する断面図。
【図１６】ＳＯＩ構造を有する基板により得られるマイクロプロセッサの構成を示すブロック図。
【図１７】ＳＯＩ構造を有する基板により得られるＲＦＣＰＵの構成を示すブロック図。
【図１８】表示パネル製造用のマザーガラスに単結晶半導体層を接合する場合を例示する平面図。
【図１９】単結晶半導体層を用いた画素トランジスタで構成されている液晶表示装置の一例を示す図。
【図２０】単結晶半導体層を用いた画素トランジスタで構成されているエレクトロルミネッセンス表示装置の一例を示す図。
【図２１】本発明に係る電気器具の一例を説明する図。
【符号の説明】
【０１０９】
１０１  支持基板
１０２  単結晶半導体層
１０３  酸化膜
１０４  接合層
１０５  窒化酸化シリコン膜
１０６  酸化窒化シリコン膜
１０８  半導体基板
１０９  ブロッキング層
１１０  分離層
１１１  ゲート絶縁層
１１２  ゲート電極
１１３  サイドウオール絶縁層
１１４  第１不純物領域
１１５  第２不純物領域
１１６  絶縁層
１１７  保護膜
１１８  層間絶縁膜
１１９  コンタクトホール
１２０  コンタクトプラグ
１２１  配線
１２２  表示パネル
１２３  走査線駆動回路領域
１２４  信号線駆動回路領域
１２５  画素形成領域
１２６  走査線
１２７  信号線
１２８  画素電極
１２９  対向基板
１３０  対向電極
１３１  柱状スペーサ
１３２  液晶層
１３３  選択トランジスタ
１３４  表示制御トランジスタ
１３５  電流供給線
１３６  隔壁層
１３７  ＥＬ層
１３８  封止樹脂
１３９  酸化膜
１４８  層間絶縁膜
２００  マイクロプロセッサ
２０１  演算回路
２０２  演算回路制御部
２０３  命令解析部
２０４  割り込み制御部
２０５  タイミング制御部
２０６  レジスタ
２０７  レジスタ制御部
２０８  バスインターフェース
２０９  読み出し専用メモリ
２１０  ＲＯＭインターフェース
２１１  ＲＦＣＰＵ
２１２  アナログ回路部
２１３  デジタル回路部
２１４  共振回路
２１５  整流回路
２１６  定電圧回路
２１７  リセット回路
２１８  発振回路
２１９  復調回路
２２０  変調回路
２２１  ＲＦインターフェース
２２２  制御レジスタ
２２３  クロックコントローラ
２２４  ＣＰＵインターフェース
２２５  中央処理ユニット
２２６  ランダムアクセスメモリ
２２７  読み出し専用メモリ
２２８  アンテナ
２２９  容量部
２３０  電源管理回路
３０１  携帯電話機
３０２  表示部
３０３  操作スイッチ
３０４  デジタルプレーヤー
３０５  イヤホン
３０６  電子ブック
【図１】
2009004749.tif 000003
【図２】
2009004749.tif 000004
【図３】
2009004749.tif 000005
【図４】
2009004749.tif 000006
【図５】
2009004749.tif 000007
【図６】
2009004749.tif 000008
【図７】
2009004749.tif 000009
【図８】
2009004749.tif 000010
【図９】
2009004749.tif 000011
【図１０】
2009004749.tif 000012
【図１１】
2009004749.tif 000013
【図１２】
2009004749.tif 000014
【図１３】
2009004749.tif 000015
【図１４】
2009004749.tif 000016
【図１５】
2009004749.tif 000017
【図１６】
2009004749.tif 000018
【図１７】
2009004749.tif 000019
【図１８】
2009004749.tif 000020
【図１９】
2009004749.tif 000021
【図２０】
2009004749.tif 000022
【図２１】
2009004749.tif 000023