(57)【要約】【課題】フィルファクターを高めながらフォトダイオードと配線間の物理的、電気的接触力が優れたイメージセンサー及びその製造方法と、フィルファクターを高めながら、電荷共有現象を発生させないイメージセンサー及びその製造方法と、及びフォトダイオードとリードアウト回路の間にフォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができるイメージセンサー及びその製造方法を提供する。【解決手段】イメージセンサーは、第１基板１００に形成された配線１５０とリードアウト回路１２０と、配線１５０上に形成された金属層１６０と、第１導電型伝導層と第２導電型伝導層を含んで金属層１６０と電気的に繋がったイメージ感知部を含む。【選択図】図２ｂ
2009164605.tif 000002
【特許請求の範囲】
【請求項１】
第１基板に形成された配線とリードアウト回路と、前記配線上に形成された金属層と、及び第１導電型伝導層と第２導電型伝導層を含んで前記金属層と電気的に繋がったイメージ感知部を含むことを特徴とするイメージセンサー。
【請求項２】
前記配線は、前記第１基板の上側に露出されていないことと、前記金属層は、前記配線と接触するプラグ金属層と、及び前記第１基板と前記イメージ感知部の間に存在する第１金属層を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項３】
前記配線は、前記第１基板の上側に露出されていることと、前記金属層は、前記第１基板と前記イメージ感知部の間に存在する第１金属層を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項４】
前記配線は、前記第１基板の上側に露出されていないことと、前記金属層は、前記配線と接触するプラグ金属層と、及び前記プラグ金属層と前記イメージ感知部の間に一部存在する第２金属層を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項５】
前記リードアウト回路は、前記第１基板に形成された電気接合領域を含むことと、前記電気接合領域は、前記第１基板に形成された第１導電型イオン注入領域と、及び前記第１導電型イオン注入領域上に形成された第２導電型イオン注入領域を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項６】
前記電気接合領域上部に、前記配線と電気的に繋がって形成された第１導電型連結領域を更に含むことを特徴とする請求項５に記載のイメージセンサー。
【請求項７】
前記電気接合領域は、PNPジャンクションであることを特徴とする請求項５に記載のイメージセンサー。
【請求項８】
前記リードアウト回路は、トランジスタ両側のソース及びドレーンの電位差があることを特徴とする請求項１に記載のイメージセンサー。
【請求項９】
前記トランジスタはトランスファトランジスタであり、前記トランジスタソースのイオン注入濃度が、フローティングディフュージョン領域のイオン注入濃度より低いことを特徴とする請求項８に記載のイメージセンサー。
【請求項１０】
前記電気接合領域の一側に、前記配線と電気的に繋がって形成された第１導電型連結領域を更に含むことを特徴とする請求項５に記載のイメージセンサー。
【請求項１１】
第１基板に配線とリードアウト回路を形成する段階と、前記配線上に金属層を形成する段階と、第１導電型伝導層と第２導電型伝導層を含むイメージ感知部を形成する段階と、及び前記金属層と前記イメージ感知部が接するようにボンディングする段階を含むことを特徴とするイメージセンサーの製造方法。
【請求項１２】
前記配線は、前記第１基板上側に露出されないことと、前記金属層を形成する段階は、前記第１基板の上側を選択的に取り除くホールを形成して、前記配線を露出させる段階と、及び前記配線と接触するプラグ金属層と、前記第１基板上に存在する第１金属層を共に含む金属層を形成することを特徴とする請求項１１に記載のイメージセンサーの製造方法。
【請求項１３】
前記配線は、前記第１基板上側に露出されることと、前記金属層を形成する段階は、前記配線と接触しながら前記第１基板上に存在する第１金属層を形成することを特徴とする請求項１１に記載のイメージセンサーの製造方法。
【請求項１４】
前記配線は、前記第１基板上側に露出されないことと、前記金属層を形成する段階は、前記第１基板の上側を一部取り除くホールを形成して、前記配線を露出させる段階と、前記配線と接触するプラグ金属層を形成する段階と、前記プラグ金属層上に第２金属層を形成する段階と、及びピクセル境界の前記第２金属層を一部取り除く段階を含むことを特徴とする請求項１１に記載のイメージセンサーの製造方法。
【請求項１５】
前記第１基板にリードアウト回路を形成する段階は、前記第１基板に電気接合領域を形成する段階を含み、前記第１基板に電気接合領域を形成する段階は、前記第１基板に第１導電型イオン注入領域を形成する段階と、及び前記第１導電型イオン注入領域上に第２導電型イオン注入領域を形成する段階を含むことを特徴とする請求項１１に記載のイメージセンサーの製造方法。
【請求項１６】
前記電気接合領域上部に、前記配線と繋がる第１導電型連結領域を形成する段階を更に含むことを特徴とする請求項１５に記載のイメージセンサーの製造方法。
【請求項１７】
前記第１導電型連結領域を形成する段階は、前記配線に対するコンタクトエッチング後に行われることを特徴とする請求項１６に記載のイメージセンサーの製造方法。
【請求項１８】
前記電気接合領域の一側に、前記配線と繋がる第１導電型連結領域を形成する段階を更に含むことを特徴とする請求項１５に記載のイメージセンサーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサー及びその製造方法に関するものである。
【背景技術】
【０００２】
イメージセンサーは、光学的映像を電気信号に変換させる半導体素子として、ＣＣＤイメージセンサーとＣＭＯＳイメージセンサーに分けられる。
【０００３】
従来の技術では、基板にフォトダイオードをイオン注入方式で形成させる。ところが、チップサイズ増加なしにピクセル数の増加を目的にフォトダイオードのサイズがますます減少することによって、受光部の面積が縮小して画像特性が低下する傾向を見せている。
【０００４】
また、受光部面積が縮小した分ほどの積層高さの減少が成されず、エアリーディスクと呼ばれる光の回折現象で、受光部に入射されるフォトンの数も減少する傾向を見せている。
【０００５】
これを解決するための代案の一つとして、フォトダイオードを非晶質シリコンで蒸着するとか、ウェハ対ウェハの直接接合(Wafer-to-Wafer Bonding)などの方法でリードアウト回路をシリコン基板に形成させて、フォトダイオードはリードアウト回路上部に形成させる試み(以下「３次元イメージセンサー」と称する)がなされている。フォトダイオードとリードアウト回路は配線を通じて繋がるようになる。
【０００６】
一方、従来技術によれば、リードアウト回路とフォトダイオードの電気的連結がうまく成されないという問題点がある。例えば、従来技術によれば、リードアウト回路上に配線を形成して、前記配線とフォトダイオードが接触するようにウェハ対ウェハの直接接合を行うが、配線とフォトダイオードの接触がうまく成されないだけでなく、配線とフォトダイオードのオーミックコンタクトが難しいという問題がある。
【０００７】
また、従来技術によれば、トランスファトランジスタ両端のソース及びドレーンが皆高濃度のN型にドーピングにされているので、電荷共有現象が発生するようになる問題がある。電荷共有現象が発生すれば、出力イメージの感度を低下させて、画像エラーを発生させることもある。また、従来技術によれば、フォトダイオードとリードアウト回路の間にフォトチャージ(Photo Charge)が円滑に移動することができなくて、暗電流が発生したり、サチュレーション(Saturation)及び感度の低下が発生している。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、フィルファクター（fill factor）を高めながらフォトダイオードと配線間の物理的、電気的接触力が優れたイメージセンサー及びその製造方法を提供する。
【０００９】
また、本発明は、フィルファクターを高めながら、電荷共有現象を発生させないイメージセンサー及びその製造方法を提供する。また、本発明は、フォトダイオードとリードアウト回路の間にフォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができるイメージセンサー及びその製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明によるイメージセンサーは、第１基板に形成された配線とリードアウト回路と、前記配線上に形成された金属層と、及び第１導電型伝導層と第２導電型伝導層を含んで前記金属層と電気的に繋がったイメージ感知部を含むことを特徴とする。
【００１１】
また、本発明によるイメージセンサーの製造方法は、第１基板に配線とリードアウト回路を形成する段階と、前記第１配線上に金属層を形成する段階と、第１導電型伝導層と第２導電型伝導層を含むイメージ感知部を形成する段階と、及び前記金属層と前記イメージ感知部が接するようにボンディングする段階を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によるイメージセンサー及びその製造方法によれば、垂直型のフォトダイオードを採用しながら、フォトダイオードと配線の間に金属層を介在させてボンディングすることで、フォトダイオードと配線間の物理的、電気的接触力が優れたイメージセンサーを得ることができる。
【００１３】
また、本発明によれば、トランスファトランジスタ両端のソース/ドレーンの間に電位差があるように素子設計をして、フォトチャージの完全なダンピングが可能になれる。また、本発明によれば、フォトダイオードとリードアウト回路の間に電荷連結領域を形成して、フォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化して、サチュレーション及び感度の低下を防止することができる。
【発明を実施するための最良の形態】
【００１４】
以下、実施例によるイメージセンサー及びその製造方法を添付された図面を参照して説明する。
【００１５】
＜第１実施例＞
図１は、第１実施例によるイメージセンサーの断面図である。
【００１６】
第１実施例によるイメージセンサーは、第１基板１００に形成された配線（metal interconnection）１５０とリードアウト回路１２０と、前記配線１５０上に形成された金属層１６０と、及び第１導電型伝導層２１４と第２導電型伝導層２１６を含んで前記金属層１６０と電気的に繋がったイメージ感知部２１０を含むことができる。
【００１７】
前記イメージ感知部２１０は、フォトダイオード２１０であることがあるが、これに限定されるのではなく、フォトゲート、フォトダイオードとフォトゲートの結合形態などとなることができる。一方、実施例は、フォトダイオード２１０が結晶型半導体層に形成された例をあげているが、これに限定されるのではなくて非晶質半導体層に形成されたことを含む。
【００１８】
図１の図面符号の中で、説明していない図面符号は、以下製造方法で説明することにする。
【００１９】
以下、図２ないし図８を参照して、第１実施例によるイメージセンサーの製造方法を説明する。
【００２０】
図２ａは、配線１５０とリードアウト回路１２０を含む第１基板１００の概略図であり、図２ｂは、配線１５０とリードアウト回路１２０を含む第１基板１００の詳細図である。以下、図２ｂを参照しながら説明する。
【００２１】
まず、図２ｂのように、配線１５０とリードアウト回路１２０が形成された第１基板１００を準備する。例えば、第２導電型第１基板１００に素子分離膜１１０を形成してアクティブ領域を定義して、前記アクティブ領域にトランジスタを含むリードアウト回路１２０を形成する。例えば、リードアウト回路１２０は、トランスファトランジスタ（Tx）１２１、リセットトランジスタ（Rx）１２３、ドライブトランジスタ（Dx）１２５、セレクトトランジスタ（Sx）１２７を含んで形成することができる。以後、フローティングディフュージョン領域（FD）１３１と、前記各トランジスタに対するソース/ドレーン領域１３３、１３５、１３７を含むイオン注入領域１３０を形成することができる。
【００２２】
前記第１基板１００にリードアウト回路１２０を形成する段階は、前記第１基板１００に電気接合領域１４０を形成する段階と、及び前記電気接合領域１４０上部に前記配線１５０と繋がる第１導電型連結領域１４７を形成する段階を含むことができる。
【００２３】
例えば、前記電気接合領域１４０は、PNジャンクション１４０であることがあるがこれに限定されるのではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１または第２導電型エピ層上に形成された第１導電型イオン注入層１４３と、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含むことができる。例えば、前記PNジャンクション１４０は、図２のように、P０１４５/N-１４３/P-１４１ジャンクションであることがあるがこれに限定されるのではない。前記第１基板１００は、第２導電型に導電されてあることがあるがこれに限定されるのではない。
【００２４】
実施例によれば、トランスファトランジスタ１２１の両端のソース及びドレーンの間に電圧差があるように素子設計をして、フォトチャージの完全なダンピングが可能になれる。これによって、フォトダイオードで発生したフォトチャージがフローティングディフュージョン領域にダンピングされることによって出力イメージの感度を高めることができる。
【００２５】
すなわち、実施例は図２ｂのように、リードアウト回路１２０が形成された第１基板１００に電気接合領域１４０を形成させることで、トランスファトランジスタ１２１両端のソース及びドレーンの間に電圧差があるようにして、フォトチャージの完全なダンピングが可能になれる。
【００２６】
以下、実施例のフォトチャージのダンピング構造について具体的に説明する。
【００２７】
実施例で、N+ジャンクションであるフローティングディフュージョン１３１のノードと違い、電気接合領域１４０であるP/N/Pジャンクション１４０は、印加電圧が皆伝達されず一定の電圧でピンチオフになる。この電圧をピニング電圧（Pinning Voltage)と呼び、ピニング電圧は、P０層１４５及びN-層１４３のドーピング濃度に依存する。
【００２８】
具体的に、フォトダイオード２１０で生成された電子は、PNPジャンクション１４０に移動するようになり、トランスファトランジスタ１２１のオンのとき、フローティングディフュージョン１３１のノードに伝達されて電圧に変換される。
【００２９】
P０/N-/P-ジャンクション１４０の最大電圧値は、ピニング電圧になり、フローティングディフュージョン１３１のノードの最大電圧値は、Vdd-リセットトランジスタ１２３のしきい電圧(Rx Vth：Vth of Vdd-Rx)になるので、トランスファトランジスタ１２１両端間の電圧差によって電荷共有現象が発生せずに、チップ上部のフォトダイオード２１０で発生した電子がフローティングディフュージョン１３１のノードに完全にダンピングされることができる。
【００３０】
すなわち、実施例で、第１基板１００であるシリコン基板に、N+/PウェルジャンクションではないP０/N-/Pウェルジャンクションを形成させた理由は、４−Ｔｒ ＡＰＳ(Active pixel sensor)リセット動作時、P０/N-/PウェルジャンクションのN-１４３に＋電圧が印加されて、P０１４５及びＰウェル１４１には接地電圧が印加されるので、所定の電圧以上ではP０/N-/Pウェル二重接合がバイポーラ接合トランジスタ(BJT)構造の場合のようにピンチオフが発生するようになる。これをピニング電圧と呼ぶ。したがって、トランスファトランジスタ１２１両端のソース及びドレーン間に電位差が発生するようなり、トランスファトランジスタ１２１のオン/オフの動作時における電荷共有現象を防止することができる。
【００３１】
したがって、従来技術のように、単純にフォトダイオードがN+ジャンクションに繋がった場合と違い、実施例によればサチュレーション及び感度の低下などの問題を防止することができる。
【００３２】
次に、実施例によれば、フォトダイオードとリードアウト回路の間に第１導電型連結領域１４７を形成して、フォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化して、サチュレーション低下及び感度の低下を防止することができる。
【００３３】
このために、第１実施例は、P０/N-/P-ジャンクション１４０の表面にオーミックコンタクトのための第１導電型連結領域１４７を形成することができる。前記N+領域１４７は、前記P０１４５を貫通してN-１４３に接触するように形成することができる。
【００３４】
一方、このような第１導電型連結領域１４７が漏出源（leakage source）になることを最小化するために、第１導電型連結領域１４７の幅を最小化することができる。このために、実施例は、第１メタルコンタクト１５１ａのエッチングの後にプラグインプラント(Plug Implant)を行うことができるが、これに限定されるのではない。例えば、イオン注入パターン(不図示)を形成して、これをイオン注入マスクにして第１導電型連結領域１４７を形成することもできる。
【００３５】
すなわち、第１実施例のように、コンタクト形成部にだけ局所的にN+ドーピングをした理由は、暗信号を最小化しながらオーミックコンタクト形成を円滑にさせるためである。従来技術のように、トランスファトランジスタソース部全体をN+ドーピングする場合、基板表面のダングリングボンドによって暗信号が増加することがある。
【００３６】
その次に、前記第１基板１００上に層間絶縁膜１７０を形成して、配線１５０を形成することができる。前記配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３を含むことができるが、これに限定されるのではない。
【００３７】
以後、前記第１基板１００上に、前記配線１５０と接触するように金属層１６０を形成する。
【００３８】
第１実施例は、第１基板１００とフォトダイオード２１０の間に金属層１６０を介在させることで、基板間の結合力を高めることができる。前記金属層１６０は、アルミニウム(Al)膜で形成されることができるが、これに限定されるのではない。
【００３９】
例えば、第１実施例において、前記配線１５０は、前記第１基板の上側に露出されていない場合、前記金属層１６０は、ホール(不図示)を通じて前記配線１５０と接触するプラグ金属層１６０ａと、前記第１基板１００と前記フォトダイオード２１０の間に存在する第１金属層１６０ｂを含むことができる。例えば、第１基板１００がプラグなしに配線１５０が露出されていない場合、配線１５０を露出させるホール(不図示)と、第１基板１００上に約５００Å〜１,０００Åの厚さのアルミニウム(Al)膜を形成することで、プラグ金属層１６０ａと第１金属層１６０ｂを形成することができるが、これに限定されるのではない。この時、前記金属層１６０には、平坦化作業が行われることがある。
【００４０】
また、他の例として、前記配線１５０が前記第１基板１００の上側に露出されている場合に、前記金属層１６０は、前記第１基板１００と前記フォトダイオード２１０の間に存在する第１金属層１６０ｂのみを含むことができる。例えば、第１基板１００において、プラグなしに配線１５０が露出されている場合、前記第１基板１００上に約５００Å〜１,０００Åの厚さのアルミニウム(Al)膜を形成することで、第１金属層１６０ｂを形成することができるが、これに限定されるのではない。この時、前記金属層１６０には、平坦化作業が行われることがある。
【００４１】
実施例によれば、垂直型のフォトダイオードを採用しながら、フォトダイオードと配線の間に金属層を介在させてボンディングすることで、フォトダイオードと配線間の物理的、電気的接触力が優れたイメージセンサーを得ることができる。
【００４２】
次に、図３のように、第２基板２００上に結晶型半導体層２１０ａを形成する。第１実施例は、前記フォトダイオード２１０が結晶型半導体層２１０ａに形成された例である。これによって、第１実施例によれば、イメージ感知部がリードアウト回路の上側に位置する３次元イメージセンサーを採用してフィルファクターを高めながら、イメージ感知部を結晶型半導体層内に形成することで、イメージ感知部内のディフェクトを防止することができる。
【００４３】
例えば、前記第２基板２００上にエピタキシャルによって結晶型半導体層２１０ａを形成する。以後、第２基板２００と結晶型半導体層２１０ａの境界に水素イオンを注入して水素イオン注入層２０７ａを形成する。前記水素イオンの注入は、フォトダイオード２１０形成のためのイオン注入後に行われることもできる。
【００４４】
次に、図４のように結晶型半導体層２１０ａにイオン注入によってフォトダイオード２１０を形成する。例えば、前記結晶型半導体層２１０ａの下部に第２導電型伝導層２１６を形成する。例えば、前記結晶型半導体層２１０ａの下部に、マスクなしにブランケットイオン注入（blanket-ion implantation）で第２基板２００の全面にイオン注入して、高濃度のP型伝導層２１６を形成することができる。
【００４５】
以後、前記第２導電型伝導層２１６上に第１導電型伝導層２１４を形成する。例えば、前記２導電型伝導層２１６の上に、マスクなしにブランケットイオン注入で第２基板２００の全面にイオン注入して、低濃度のN型伝導層２１４を形成することができる。
【００４６】
以後、第１実施例は、前記第１導電型伝導層２１４上に、高濃度の第１導電型伝導層２１２を形成する段階を更に含むことができる。例えば、前記１導電型伝導層２１４の上に、マスクなしにブランケットイオン注入で第２基板２００の全面にイオン注入して、高濃度のN+型伝導層２１２を更に形成することで、オーミックコンタクトに寄与することができる。
【００４７】
その次に、図５のように、前記フォトダイオード２１０と前記配線１５０が対応するように、前記第１基板１００と前記第２基板２００をボンディングする。この時、前記第１基板１００と第２基板２００をボンディングする前に、プラズマによるアクティベーションによってボンディングされる面の表面エネルギーを高めることで、ボンディングを行うことができる。一方、ボンディング力を向上させるために、ボンディング界面に絶縁層、金属層などを介在させてボンディングを行うことができる。
【００４８】
以後、図６のように、第２基板２００に熱処理を通じて、水素イオン注入層２０７ａが水素気体層(不図示)に変わるようにすることができる。
【００４９】
次に、図７のように、水素気体層を基準にフォトダイオード２１０を残して、第２基板２００の一部を、ブレードなどを利用して取り除いて、フォトダイオード２１０が露出するようにすることができる。
【００５０】
次に、図８のように、前記フォトダイオード２１０をピクセル毎に分離するエッジングを行うことができる。以後、ピクセル間絶縁層(不図示)とエッジングされた部分を埋めることができる。
【００５１】
以後、上部電極(不図示)、カラーフィルター(不図示)などを形成する工程を行うことができる。
【００５２】
＜第２実施例＞
図９は、第２実施例によるイメージセンサーの断面図である。
【００５３】
第２実施例によるイメージセンサーは、第１基板１００に形成された配線１５０とリードアウト回路１２０と、前記配線１５０上に形成された金属層１６０と、及び第１導電型伝導層２１４と第２導電型伝導層２１６を含んで前記金属層１６０と電気的に繋がったイメージ感知部２１０を含むことができる。
【００５４】
第２実施例は、前記第１実施例の技術的な特徴を採用することができる。
【００５５】
一方、前記第１実施例と違い、第２実施例の金属層１６２は、前記配線１５０と接触するプラグ金属層１６２ａと、及び前記第１基板１００と前記フォトダイオード２１０の間に選択的に存在する第２金属層１６２ｂを含むことができる。
【００５６】
すなわち、第２実施例の第２金属層１６２ｂは、第１実施例の第１金属層１６０ｂと違い、フォトダイオード２１０と第１基板１００の間に一部存在することができる。
【００５７】
第２実施例の金属層１６２は、チタン(Ti)であることがあるがこれに限定されるのではない。
【００５８】
例えば、約５０Å〜１００Åの薄いチタン(Ti)膜が介在されることで、第１基板１００と前記フォトダイオード２１０の間の接着力を高めることができる。
【００５９】
一方、前記第２金属層１６２ｂの厚さが非常に薄いので、第１基板１００と前記フォトダイオード２１０の間に選択的に存在しても、前記第２金属層１６２ｂの両側にボイド(void)などが発生するような問題は殆どなくなる。
【００６０】
第２実施例での金属層１６２の形成工程を説明する。
【００６１】
まず、配線１５０が前記第１基板１００上側に露出されていない状態で、前記配線１５０を露出させるホール(不図示)を形成する。
【００６２】
以後、前記配線１５０と接触するプラグ金属層１６２ａと、前記第１基板１００上に存在する第２金属層１６２ｂを共に含む金属層１６２を形成する。
【００６３】
以後、前記第２金属層１６２ｂに対する平坦化作業が行われることがある。
【００６４】
以後、前記第２金属層１６２ｂを選択的に取り除いて、前記プラグ金属層１６２ａと繋がる部分を残す。例えば、前記第２金属層１６２ｂは、前記配線１５０の幅より広く残存するようにパターン化されることができる。
【００６５】
以後、図３ないし図４のように、フォトダイオード２１０が形成された第２基板２００を準備して、図５ないし図７のように、第１基板１００と第２基板２００をボンディング後、フォトダイオード２１０を露出させる。
【００６６】
以後、図９のように、前記フォトダイオード２１０をピクセル毎に分離するエッジングを行い、ピクセル間絶縁層(不図示)とエッジングされた部分を埋めることができる。以後、上部電極(不図示)、カラーフィルター(不図示)などの工程を行うことができる。
【００６７】
第２実施例によれば、配線１５０とフォトダイオード２１０の間に存在する金属層１６０によって電気的、物理的結合力を高めることができる。
【００６８】
また、第２実施例によれば、金属層１６２がピクセル間の境界には存在しないので、第１実施例と違い、ピクセル間の電気的な分離のために金属層１６２に対するエッジング工程が必要ではないという特徴がある。
【００６９】
＜第３実施例＞
図１０は、第３実施例によるイメージセンサーの断面図として、配線１５０が形成された第１基板に対する詳細図である。
【００７０】
第３実施例は、前記第１実施例の技術的な特徴を採用することができる。
【００７１】
例えば、第３実施例は、垂直型のフォトダイオードを採用しながら、フォトダイオードと配線の間に金属層を介在させてボンディングすることで、フォトダイオードと配線間の物理的、電気的接触力が優れたイメージセンサーを得ることができる。
【００７２】
また、第３実施例によれば、トランスファトランジスタ両端のソース/ドレーンの間に電位差があるように素子設計をして、フォトチャージの完全なダンピングが可能になれる。また、実施例によれば、フォトダイオードとリードアウト回路の間に電荷連結領域を形成して、フォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００７３】
一方、第３実施例は、第１実施例と違い、電気接合領域１４０の一側に第１導電型連結領域１４８が形成された例である。
【００７４】
実施例によれば、P０/N-/P-ジャンクション１４０にオーミックコンタクトのためのN+連結領域１４８を形成することができるが、この時、N+連結領域１４８及びM１Cコンタクト１５１ａの形成工程は、漏出源になる。なぜなら、P０/N-/P-ジャンクション１４０に逆バイアスが印加されたまま動作するので、（Si）基板表面に電場(EF)が発生することがある。このような電場内部で、コンタクトの形成工程中に発生する結晶の欠陥は漏出源になる。
【００７５】
また、N+連結領域１４８をP０/N-/P-ジャンクション１４０の表面に形成させる場合、N+/P０ジャンクション１４８/１４５によるイーフィールド(Electric-Field：電場)が追加されるので、これもまた漏出源になることがある。
【００７６】
従って、第３実施例は、P０層にドーピングされず、N+連結領域１４８からなるアクティブ領域に第１コンタクトプラグ１５１ａを形成して、これをN-ジャンクション１４３と連結させるレイアウトを提示する。
【００７７】
第３実施例によれば、（Si）基板表面のイーフィールドが発生しなくなるので、これは３次元集積(３-Ｄ Integrated)CISの暗電流減少に寄与することができる。
【図面の簡単な説明】
【００７８】
【図１】第１実施例によるイメージセンサーの断面図である。
【図２ａ】第１実施例によるイメージセンサーの製造方法の工程断面図である。
【図２ｂ】第１実施例によるイメージセンサーの製造方法の工程断面図である。
【図３】第１実施例によるイメージセンサーの製造方法の工程断面図である。
【図４】第１実施例によるイメージセンサーの製造方法の工程断面図である。
【図５】第１実施例によるイメージセンサーの製造方法の工程断面図である。
【図６】第１実施例によるイメージセンサーの製造方法の工程断面図である。
【図７】第１実施例によるイメージセンサーの製造方法の工程断面図である。
【図８】第１実施例によるイメージセンサーの製造方法の工程断面図である。
【図９】第２実施例によるイメージセンサーの断面図である。
【図１０】第３実施例によるイメージセンサーの断面図である。
【符号の説明】
【００７９】
１００  第１基板、  １１０  素子分離膜、  １２０  リードアウト回路、  １２１  トランスファトランジスタ、  １２３  リセットトランジスタ、  １２５  ドライブトランジスタ、  １２７  セレクトトランジスタ、  １３０  イオン注入領域、  １３１  フローティングディフュージョン領域、  １３３、１３５、１３７  ソース及びドレーン領域、  １４０  電気接合領域、  １４１  第２導電型ウェル、  １４３  第１導電型イオン注入層、  １４５  第２導電型イオン注入層、  １４７  第１導電型連結領域、  １４８  Ｎ＋連結領域、  １５０  配線、  １５１  第１メタル、  １５１ａ  第１メタルコンタクト、  １５２  第２メタル、  １５３  第３メタル、  １６０  金属層、  １６０ａ  プラグ金属層、  １６０ｂ  第１金属層、  １７０  層間絶縁膜、  ２００  第２基板、  ２０７ａ  水素イオン注入層、  ２１０  イメージ感知部、  ２１０ａ  結晶型半導体層、  ２１２  高濃度の第１導電型伝導層、  ２１４  第１導電型伝導層、  ２１６  第２導電型伝導層。  
【図１】
2009164605.tif 000003
【図２ａ】
2009164605.tif 000004
【図２ｂ】
2009164605.tif 000005
【図３】
2009164605.tif 000006
【図４】
2009164605.tif 000007
【図５】
2009164605.tif 000008
【図６】
2009164605.tif 000009
【図７】
2009164605.tif 000010
【図８】
2009164605.tif 000011
【図９】
2009164605.tif 000012
【図１０】
2009164605.tif 000013