(57)【要約】【課題】製造工程中にダメージを受けても、良好な品質を示す低誘電率膜を備えた半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体基板上に低誘電率膜１４を形成する工程（ａ）と、低誘電率膜１４に凹部２０を形成する工程（ｂ）と、工程（ｂ）の後、低誘電率膜１４に有機溶液４を塗布する工程（ｃ１）と、シリル化溶液５を用いて低誘電率膜１４をシリル化する工程（ｃ２）とを順に行う工程（ｃ）と、工程（ｃ）の後、凹部２０に金属を埋め込むことで、低誘電率膜１４にビアプラグ及び金属配線のうち少なくとも１つを形成する工程（ｄ）とを備えている。工程（ｃ２）の前に、工程（ｃ１）を行うことで、シリル化溶液５の低誘電率膜１４に対する浸透性が向上する。【選択図】図１
2009164198.tif 000002
【特許請求の範囲】
【請求項１】
基板上に低誘電率膜を形成する工程（ａ）と、
前記低誘電率膜に凹部を形成する工程（ｂ）と、
前記工程（ｂ）の後、前記低誘電率膜に有機溶液を塗布する工程（ｃ１）と、シリル化溶液を用いて前記低誘電率膜をシリル化する工程（ｃ２）とを順に行う工程（ｃ）と、
前記工程（ｃ）の後、前記凹部に金属を埋め込むことで、前記低誘電率膜にビアプラグ及び金属配線のうち少なくとも１つを形成する工程（ｄ）とを備えた半導体装置の製造方法。
【請求項２】
前記工程（ｃ２）は、前記低誘電率膜にシリル化溶液を塗布した後に加熱する工程をさらに含んでいる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｃ１）は、前記低誘電率膜に有機溶液を塗布した後に加熱する工程をさらに含んでいる請求項１に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｃ）において、前記工程（ｃ１）で有機溶液を塗布した後、前記有機溶液が乾く前に前記工程（ｃ２）を行う請求項１に記載の半導体装置の製造方法。
【請求項５】
前記低誘電率膜に凹部を形成する工程（ｂ）は、エッチング、アッシング、洗浄の何れかの工程である請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記有機溶液は、前記シリル化溶液に含まれる溶液、又は、前記シリル化溶液に含まれる溶液に対して可溶性を有し、且つ、シリル化剤に対して化学的に安定な溶液である請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法。
【請求項７】
前記有機溶液は、少なくとも１つ以上のアルコール類を含んでいる請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法。
【請求項８】
前記有機溶液は、イソプロピルアルコール又は少なくともイソプロピルアルコールを含有する溶液である請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法。
【請求項９】
前記有機溶液は、ケトン類、エーテル類、エステル類、炭化水素類のうち少なくとも１つから構成される請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１０】
前記工程（ａ）は、前記基板上に第１の低誘電率膜を形成する工程（ａ−１）と、第２の低誘電率膜を形成する工程（ａ−２）とを有し、
前記工程（ｂ）は、前記第１の低誘電率膜に凹部を形成する工程（ｂ−１）と、前記第２の低誘電率膜に凹部を形成する工程（ｂ−２）とを有し、
前記工程（ｄ）は、前記工程（ａ−２）の前に行い、前記工程（ｂ−１）で形成した前記凹部に金属を埋め込むことで、前記第１の低誘電率膜に前記ビアプラグを形成する工程（ｄ−１）と、前記工程（ｂ−２）で形成した前記凹部に金属を埋め込むことで、前記第２の低誘電率膜に前記金属配線を形成する工程（ｄ−２）とを有し、一層の配線を形成する半導体装置の製造方法において、
前記工程（ｂ−１）、及び、前記工程（ｂ−２）の少なくとも何れか一方の工程の後に、前記工程（ｃ）を備えている請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１１】
前記低誘電率膜に形成される凹部は、ビアホールと前記ビアホールに連結された配線溝とから構成され、前記凹部に金属を埋め込むことで、前記ビアプラグと前記金属配線とを同時に形成する半導体装置の製造方法において、
前記凹部を形成する過程のエッチング、アッシング、洗浄工程の何れかのうち少なくとも一つ以上の工程の後に前記工程（ｃ）を行う請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１２】
基板上に低誘電率膜を形成する工程（ａ）と、
前記低誘電率膜に光又は電子線を照射する工程（ｂ）と、
前記工程（ｂ）の後、前記低誘電率膜に有機溶液を塗布する工程（ｃ１）と、シリル化溶液を用いて前記低誘電率膜をシリル化する工程（ｃ２）とを順に行う工程（ｃ）とを備えた半導体装置の製造方法。
【請求項１３】
前記工程（ｂ）で前記低誘電率膜に照射する光は、紫外線以下の短波長の成分を含む請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｃ２）は、前記低誘電率膜にシリル化溶液を塗布した後に加熱する工程をさらに含んでいる請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記工程（ｃ１）は、前記低誘電率膜に有機溶液を塗布した後に加熱する工程をさらに含んでいる請求項１２に記載の半導体装置の製造方法。
【請求項１６】
前記工程（ｃ）において、前記工程（ｃ１）で有機溶液を塗布した後、前記有機溶液が乾く前に前記工程（ｃ２）を行う請求項１２に記載の半導体装置の製造方法。
【請求項１７】
前記低誘電率膜に凹部を形成する工程（ｂ）は、エッチング、アッシング、洗浄の何れかの工程である請求項１２〜１６のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１８】
前記有機溶液は、前記シリル化溶液に含まれる溶液、又は、前記シリル化溶液に含まれる溶液に対して可溶性を有し、且つ、シリル化剤に対して化学的に安定な溶液である請求項１２〜１６のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１９】
前記有機溶液は、少なくとも１つ以上のアルコール類を含んでいる請求項１２〜１５のうちいずれか１つに記載の半導体装置の製造方法。
【請求項２０】
前記有機溶液は、イソプロピルアルコール又は少なくともイソプロピルアルコールを含有する溶液である請求項１２〜１５のうちいずれか１つに記載の半導体装置の製造方法。
【請求項２１】
前記有機溶液は、ケトン類、エーテル類、エステル類、炭化水素類のうち少なくとも１つから構成される請求項１２〜１６のうちいずれか１つに記載の半導体装置の製造方法。
【請求項２２】
前記工程（ｃ）の後、前記低誘電率膜に凹部を形成し、前記凹部に金属を埋めることでビアプラグ及び金属配線のうち少なくとも１つを形成する工程（ｄ）をさらに備えた請求項１２〜１６のうちいずれか１つに記載の半導体装置の製造方法。
【請求項２３】
前記工程（ｃ）の後、前記低誘電率膜に、ビアホールと前記ビアホールに連結された配線溝とからなる凹部を形成した後に、前記凹部に金属を埋め込むことで、前記ビアプラグと前記金属配線とを同時に形成する工程をさらに備えた請求項１２〜１６のうちいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（大規模半導体集積回路）の微細化に伴い、半導体素子の更なる高速化、低消費電力化が求められている。その際、配線形成において、配線抵抗と配線容量の低減を確保するために、配線の材料として、アルミニウムに比べて抵抗の低い銅（Ｃｕ）を用い、配線間周りの絶縁膜の材料として、ＳｉＯ２膜よりも比誘電率ｋの小さな低誘電率絶縁膜、所謂低誘電率膜を用いることが検討されている。近年では、更なる低誘電率化のために多孔質材料からなる低誘電率膜の開発が加速されている。
【０００３】
このＣｕ配線を用いた配線形成においては、一般的にダマシン（Damascene）法が用いられている。具体的には、Ｃｕ拡散防止膜及び上に形成された低誘電率膜に凹部を形成した後、該凹部にバリアメタル薄膜をスパッタで形成し、その上にＣｕをめっきで埋め込む。その後、低誘電率膜上に形成された余分なＣｕ及び低誘電率膜上部をＣＭＰ（化学機械研磨）により除去することで、Ｃｕからなる金属配線を形成する。
【０００４】
低誘電率膜の種類としては、有機膜、無機膜、有機無機混成のＳｉＯＣ膜などがある。
これらの膜の製造方法としては、ＣＶＤ（Chemical Vapor Deposition）法若しくはＳＯＤ（Spin ON Dielectric）法がある。有機膜としてはポリ・アリール等、無機膜としてはＨＳＱ（Hydrogen Siloxane）等がある。ＳｉＯＣ膜とはＳｉＯ２膜のＳｉの一部にメチル基等のアルキル基が修飾された状態の膜である。
【０００５】
凹部加工においてはドライエッチングが用いられ、その後低誘電率膜に残存するエッチング残渣物を除去するためにアッシングを行い、さらに必要に応じて洗浄液により洗浄を行う。一般に、低誘電率膜に凹部を形成するためにドライエッチング、アッシング、及び洗浄処理を行うと、それぞれの工程において低誘電率膜の表面及び内部の構造がダメージを受ける。
【０００６】
特に、低誘電率膜がＳｉＯＣ膜の場合にはＳｉ−Ｏ−Ｓｉの主骨格が切断若しくは部分的に除去されるダメージと、Ｓｉ−ＣＨ３の結合が切断されるダメージが発生する。このように、低誘電率膜を構成する微細な空孔内の表面及び内部における分子構造が破壊されると、化学結合の終端では、ダングリングボンド（dangling bond）が残留し、プロトン基、ＯＨ基に置換されるか、あるいは、水及び水クラスターの吸着が起こってしまう。これらの現象は、低誘電率膜の耐圧特性の劣化や、誘電率の上昇を招き、半導体素子の性能に悪影響を及ぼす。
【０００７】
ＳｉＯＣ膜の場合を例に取ると、上記ダメージ発生は、ｋ値がおよそ３程度のＳｉＯＣ高密度膜（Dense Film）の場合でも生じるが、ｋ値が３未満のＳｉＯＣポーラス膜（Porous Film；空孔を有する膜）では更に顕著になる。また、ＳｉＯＣ高密度膜ではダメージは表層近傍でとどまる場合もあるが、ＳｉＯＣポーラス膜の場合では表層だけでなく内部にまでダメージが発生する。
【０００８】
このような不具合に対して、近年、図１０に示す半導体装置の製造方法が提案されている（例えば、特許文献１及び特許文献２参照）。図１０は、従来の半導体装置の製造方法を示すプロセスシーケンスである。同図に示すように、前記方法を使用した従来の半導体装置の製造方法では、デュアルダマシン法を用いて加工した後、シリル化処理を行うことにより、低誘電率膜表面及び膜中のＯＨとシリル化剤が反応しアルキル基で終端される。その結果、低誘電率膜のダメージを回復させることができる。
【０００９】
また、半導体製造プロセスにおいて、低誘電率膜の機械強度を向上させる技術として、成膜後のＵＶ(Ultra-Violet (light))キュア又はＥＢ（Electron Beam）キュアの技術がある。ＵＶキュアとは、基板を加熱しながら膜にＵＶ光を照射することにより、ＳｉＯＣ膜中の側鎖及び主鎖の一部を切断しながら、基板加熱による切断結合部の再結合を促進する技術である。一方、ＥＢキュアとは、基板を加熱しながら膜にＥＢ照射することにより、ＳｉＯＣ膜中の側鎖及び主鎖の一部を切断しながら、基板加熱による切断結合部の再結合を促進する技術である。いずれの場合も、その再結合過程により３次元架橋が促進されるため、結果として、機械強度が増大する。
【００１０】
図１１は、従来の半導体装置の製造方法を示すプロセスシーケンスである。図１１に示すように、従来の装置の製造方法では、半導体基板５１上に低誘電率膜５２を成膜した後、ＵＶキュア又はＥＢキュアなどの改質処理を行うことで、低誘電率膜の機械的強度を向上させる。
【特許文献１】特表２００４−５１１８９６号公報
【特許文献２】特表２００７−５０８６９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、凹部加工時のダメージに対して従来の方法では、約数ｎｍ以上の空孔を膜中に有するポーラス膜の場合、空孔中の水分と増殖的に反応し、水分子クラスターの存在するところでシリル化剤の塊ができてしまい空孔を塞ぐことにより、それより先の空孔内部にシリル化剤が供給されないという問題が生じる。また、空孔中に水分子クラスターが入りにくい約数ｎｍ未満の空孔を有するポーラス膜の場合には、空孔径自体が小さいため空孔の奥深くまでシリル化剤が供給され難くなるか、あるいは、シリル化剤そのものがＯＨ基と反応した時点でそれ以上奥にシリル化剤を供給できなくなるという問題が生じる。
【００１２】
このように、従来のシリル化処理を施しても、ポーラス膜の場合には膜中の空孔内ダメージを完全に修復することができないという問題があった。
【００１３】
また、低誘電率膜の機械強度を向上させるキュア処理により機械強度は向上するが、そのキュアにより低誘電率膜中の主鎖及び側鎖が切断され、これらがすべて再結合するわけではないため、低誘電率膜中にダメージが発生する。前記の凹部加工のダメージと同様に、シリル化処理により大まかにこのダメージを修復することができる。しかしながら、約数ｎｍ以上の空孔を膜中に有するポーラス膜の場合、前記と同様の問題が発生するという課題があった。
【００１４】
本発明は、上記に鑑み、製造工程中にダメージを受けても、良好な性能を有する低誘電率膜を備えた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の半導体装置の第１の製造方法は、基板上に低誘電率膜を形成する工程（ａ）と、前記低誘電率膜に凹部を形成する工程（ｂ）と、前記工程（ｂ）の後、前記低誘電率膜に有機溶液を塗布する工程（ｃ１）と、シリル化溶液を用いて前記低誘電率膜をシリル化する工程（ｃ２）とを順に行う工程（ｃ）と、  前記工程（ｃ）の後、前記凹部に金属を埋め込むことで、前記低誘電率膜にビアプラグ及び金属配線のうち少なくとも１つを形成する工程（ｄ）とを備えている。
【００１６】
この方法によれば、工程（ｃ）で低誘電率膜に有機溶液を塗布してからシリル化溶液を供給することで、低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液が浸透できるため、有機溶液を塗布しない場合に比べて、より効率良く低誘電率膜のシリル化を進行させることができる。その結果、工程（ｂ）等で凹部の形成時に低誘電率膜が損傷を受けても、工程（ｃ）で効率的に低誘電率膜の膜ダメージを効率良く修復させることができるため、良好な品質を備えた低誘電率膜を得ることができる。したがって、本発明の半導体装置の第１の製造方法を用いれば、良好な性能を有する低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制され、高速で動作可能な信頼性の高い半導体装置を製造することができる。
【００１７】
本発明の半導体装置の第２の製造方法では、第１の製造方法の前記工程（ｃ２）が、前記低誘電率膜にシリル化溶液を塗布した後に加熱する工程をさらに含んでいる。このようにすると、シリル化剤が低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液を浸透させた後に、加熱処理によりシリル化剤の溶媒及びシリル化反応しなかった余剰の成分を蒸発させることができるため、本方法で製造された半導体装置の信頼性が向上する。
【００１８】
本発明の半導体装置の第３の製造方法では、第１の製造方法の前記工程（ｃ１）が、前記低誘電率膜に有機溶液を塗布した後に加熱する工程をさらに含んでいる。このようにすると、低誘電率膜の内部の奥深くに設けられた微細な空孔まで浸透した有機溶液が加熱処理により蒸発する際に、成膜時に空孔内に残存していた不要な有機残留成分及び水分も一緒に蒸発するために、次のシリル化工程で低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液が浸透できる。
【００１９】
本発明の半導体装置の第４の製造方法では、第１の製造方法の前記工程（ｃ）において、前記第１の工程（ｃ１）で有機溶液を塗布した後、前記有機溶液が乾く前に前記第２の工程（ｃ２）を行う。このようにすると、更に効率良く低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液が浸透できるだけでなく、シリル化溶液の塗布均一性が向上する。
【００２０】
本発明の半導体装置の第５の製造方法では、前記低誘電率膜に凹部を形成する工程（ｂ）が、エッチング、アッシング、洗浄の何れかの工程である。このようにすると、前記低誘電率膜加工途中に発生するダメージを効果的に修復することができ、絶縁膜の性能が改善若しくは向上する。
【００２１】
本発明の半導体装置の第６の製造方法では、前記有機溶液として、前記シリル化溶液に含まれる溶液、又は、前記シリル化溶液に含まれる溶液に対して可溶性を有し、且つ、シリル化剤に対して化学的に安定な溶液を用いる。このようにすると、有機溶剤を塗布した後にシリル化溶液を塗布する際に不要な反応が生じることなく、低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液を安定に浸透でき、シリル化反応を進行させることができる。
【００２２】
本発明の半導体装置の第７の製造方法では、前記有機溶液が、少なくとも１つ以上のアルコール類を含んでいる。このようにすると、前記アルコールが低誘電率膜の内部の奥深くに設けられた微細な空孔へ浸透し蒸発する際に、空孔中の有機残留物や水分を一緒に排出することができる。その結果、その後のシリル化工程（ｃ２）で、低誘電率膜を均一にシリル化することができる。
【００２３】
本発明の半導体装置の第８の製造方法では、前記有機溶液として、イソプロピルアルコール又は少なくともイソプロピルアルコールを含有する溶液を用いる。このようにすると、低誘電率膜の内部の奥深くに設けられた微細な空孔への浸透性がよく、また塗布後に加熱を行う場合には、成膜時に空孔内に残存していた不要な有機残留成分及び水分を一緒に効率良く蒸発させることができる。
【００２４】
本発明の半導体装置の第９の製造方法では、前記有機溶液が、ケトン類、エーテル類、エステル類、炭化水素類のうち少なくとも１つから構成される。このようにすると、有機溶液とシリル化溶液との親和性の良い組み合わせを実現できるため、溶媒を介して低誘電率膜の内部の奥深くに設けられた微細な空孔へのシリル化剤を浸透性させることができる。それ故、均一に低誘電率膜をシリル化することができる。
【００２５】
本発明の半導体装置の第１０の製造方法は、前記工程（ａ）は、前記基板上に第１の低誘電率膜を形成する工程（ａ−１）と、第２の低誘電率膜を形成する工程（ａ−２）とを有し、前記工程（ｂ）は、前記第１の低誘電率膜に凹部を形成する工程（ｂ−１）と、前記第２の低誘電率膜に凹部を形成する工程（ｂ−２）とを有し、前記工程（ｄ）は、前記工程（ａ−２）の前に行い、前記工程（ｂ−１）で形成した前記凹部に金属を埋め込むことで、前記第１の低誘電率膜に前記ビアプラグを形成する工程（ｄ−１）と、前記工程（ｂ−２）で形成した前記凹部に金属を埋め込むことで、前記第２の低誘電率膜に前記金属配線を形成する工程（ｄ−２）とを有し、一層の配線を形成する半導体装置の製造方法において、前記工程（ｂ−１）、及び、前記工程（ｂ−２）の少なくとも何れか一方の工程の後に、前記工程（ｃ）を備えている。
【００２６】
このようにすると、前記第１の低誘電率膜と前記第２の低誘電率膜のいずれか一方に、及び、両方にポーラス膜を用いた場合でも、加工時のダメージを効果的に修復することができ、良好な性能を有する低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制され、高速で動作可能な信頼性の高い半導体装置を製造することができる。
【００２７】
本発明の半導体装置の第１１の製造方法では、前記低誘電率膜形成される凹部は、ビアホールと前記ビアホールに連結された配線溝とから構成され、前記凹部に金属を埋め込むことで、前記ビアプラグと前記金属配線とを同時に形成する半導体装置の製造方法において、前記凹部を形成する過程のエッチング、アッシング、洗浄工程の何れかのうち少なくとも一つ以上の工程の後に前記工程（ｃ）を行う。
【００２８】
このようにすると、前記低誘電率膜に前記凹部を加工する途中に発生するダメージを効果的に修復することができ、絶縁膜の性能が改善若しくは向上する。その結果、良好な性能を有する低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制された高速動作可能な信頼性の高いデュアルダマシン配線を有する半導体装置を製造することができる。
【００２９】
本発明の半導体装置の第１２の製造方法は、基板上に低誘電率膜を形成する工程（ａ）と、前記低誘電率膜に光又は電子線を照射する工程（ｂ）と、前記工程（ｂ）の後、前記低誘電率膜に有機溶液を塗布する工程（ｃ１）と、シリル化溶液を用いて前記低誘電率膜をシリル化する工程（ｃ２）とを順に行う工程（ｃ）とを備えている。
【００３０】
この方法によれば、前記低誘電率膜に光又は電子線を照射することにより、前記低誘電率膜の機械強度を増大できるため、高強度な低誘電率膜を備えた高速で動作可能な信頼性の高い半導体装置を製造することができる。また、工程（ｃ）で低誘電率膜に有機溶液を塗布してからシリル化溶液を供給することで、低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液が浸透できるため、有機溶液を塗布しない場合に比べて、より効率良く低誘電率膜のシリル化を進行させることができる。その結果、工程（ｂ）の前記低誘電率膜に光又は電子線を照射する時に低誘電率膜が損傷を受けても、工程（ｃ）で効率的に低誘電率膜の膜ダメージを効率良く修復させることができるため、良好な品質を備えた低誘電率膜を得ることができる。したがって、本発明の半導体装置の第１２の製造方法を用いれば、良好な性能を有する高強度低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制され、高速で動作可能な信頼性の高い半導体装置を製造することができる。
【００３１】
本発明の半導体装置の第１３の製造方法では、前記工程（ｂ）で前記低誘電率膜に照射する光は、紫外線以下の短波長の成分を含んでいる。このようにすると、前記低誘電率膜の機械強度をさらに増大させることができる。ところがこれに相反して、前記低誘電率膜への損傷が増大するが、本発明の半導体装置の製造方法はシリル化工程（ｃ）を備えているため、前記低誘電率膜への損傷を容易に修復できる。その結果、高強度且つ高絶縁耐性を有する低誘電率膜を備えた高速で動作可能な信頼性の高い半導体装置を製造することができる。
【００３２】
本発明の半導体装置の第１４の製造方法では、第１の製造方法の前記工程（ｃ）において、前記第１の工程（ｃ１）で有機溶液を塗布した後、前記有機溶液が乾く前に前記第２の工程（ｃ２）を行う。このようにすると、更に効率良く低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液が浸透できるだけでなく、シリル化溶液の塗布均一性が向上する。
【００３３】
本発明の半導体装置の第１５の製造方法では、第１の製造方法の前記工程（ｃ２）が、前記低誘電率膜にシリル化溶液を塗布した後に加熱する工程をさらに含んでいる。このようにすると、シリル化剤が低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液を浸透させた後に、加熱処理によりシリル化剤の溶媒及びシリル化反応しなかった余剰の成分を蒸発させることができるため、本方法で製造された半導体装置の信頼性が向上する。
【００３４】
本発明の半導体装置の第１６の製造方法では、第１の製造方法の前記工程（ｃ１）が、前記低誘電率膜に有機溶液を塗布した後に加熱する工程をさらに含んでいる。このようにすると、低誘電率膜の内部の奥深くに設けられた微細な空孔まで浸透した有機溶液が加熱処理に蒸発する際に、成膜時に空孔内に残存していた不要な有機残留成分及び水分も一緒に蒸発するために、次のシリル化工程で低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液が浸透できる。
【００３５】
本発明の半導体装置の第１７の製造方法では、前記低誘電率膜に凹部を形成する工程（ｂ）が、エッチング、アッシング、洗浄の何れかの工程である。このようにすると、前記低誘電率膜加工途中に発生するダメージを効果的に修復することができ、絶縁膜の性能が改善若しくは向上する。
【００３６】
本発明の半導体装置の第１８の製造方法では、前記有機溶液が、前記シリル化溶液に含まれる溶液、又は、前記シリル化溶液に含まれる溶液に対して可溶性を有し、且つ、シリル化剤に対して化学的に安定な溶液を用いる。このようにすると、有機溶剤を塗布した後にシリル化溶液を塗布する際に不要な反応が生じることなく、低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液を安定に浸透さ、シリル化反応を進行させることができる。
【００３７】
本発明の半導体装置の第１９の製造方法では、前記有機溶液が、少なくとも１つ以上のアルコール類を含んでいる。このようにすると、前記アルコールが低誘電率膜の内部の奥深くに設けられた微細な空孔へ浸透し蒸発する際に空孔中の有機残留物や水分を一緒に排出することができる。その結果、その後のシリル化工程（ｃ２）で、低誘電率膜を均一にシリル化することができる。
【００３８】
本発明の半導体装置の第２０の製造方法では、前記有機溶液として、イソプロピルアルコール又は少なくともイソプロピルアルコールを含有する溶液を用いる。このようにすると低誘電率膜の内部の奥深くに設けられた微細な空孔への浸透性がよく、また塗布後加熱を行う場合には、成膜時に空孔内に残存していた不要な有機残留成分及び水分を一緒に効率良く蒸発させることができる。
【００３９】
本発明の半導体装置の第２１の製造方法では、前記有機溶液がケトン類、エーテル類、エステル類、炭化水素類のうち少なくとも１つから構成される。このようにすると、有機溶液とシリル化溶液との親和性の良い組み合わせを実現できるため、溶媒を介して低誘電率膜の内部の奥深くに設けられた微細な空孔へのシリル化剤を浸透性させることができる。それ故、均一に低誘電率膜をシリル化することができる。
【００４０】
本発明の半導体装置の第２２の製造方法は、前記工程（ｃ）の後、前記低誘電率膜に凹部を形成し、前記凹部に金属を埋めることでビアプラグ及び金属配線のうち少なくとも１つを形成する工程（ｄ）をさらに備えている。このようにすると、加工前に低誘電率膜がシリル化されているため、従来低誘電率膜に凹部を形成する際に発生するダメージを抑制することができる。
【００４１】
本発明の半導体装置の第２３の製造方法は、前記工程（ｃ）の後、前記低誘電率膜に、ビアホールと前記ビアホールに連結された配線溝とからなる凹部を形成した後に、前記凹部に金属を埋め込むことで前記ビアプラグと前記金属配線とを同時に形成する工程（ｄ）をさらに備えている。このようにすると、加工前に低誘電率膜がシリル化されているため、従来低誘電率膜に凹部を形成する際に発生するダメージを抑制することができる。その結果、良好な性能を有する高強度低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制された高速動作可能な信頼性の高いデュアルダマシン配線を有する半導体装置を製造することができる。
【発明の効果】
【００４２】
本発明の半導体装置の製造方法を用いれば、製造工程中にダメージを受けても、良好な品質を有する低誘電率膜を得ることができる。そのため、配線を取り囲む絶縁膜の容量が低減され、微細化されても高速に動作可能な半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００４３】
（第１の実施形態）
以下、図面を参照しながら本発明の第１の実施形態に係る半導体装置の製造方法について説明する。図１は、本実施形態に係る半導体装置の製造方法を示すプロセスシーケンスである。図２（ａ）〜（ｆ）は、本実施形態に係る半導体装置の製造方法説明図である。本実施形態の半導体装置の製造方法では、デュアルダマシン法の一例を用いて、例えばＣｕからなる多層配線構造の形成する場合について説明する。
【００４４】
まず、図１及び図２（ａ）に示すように、所要の半導体素子を形成した半導体基板（図示せず）上に、例えば熱酸化膜であるＮＳＧ（Non Silicate Glass）膜からなり、配線溝を有する層間絶縁膜１１を形成し、該配線溝に例えばＣｕを埋め込むことで、Ｃｕからなる下層配線１２を形成する。
【００４５】
続いて、層間絶縁膜１１上に、例えばＳｉＣからなるエッチングストッパー膜１３を形成する。現実的には、エッチングストッパー膜１３として、ＳｉＣの代わりに、ＳｉＣＯ/ＳｉＣＮ積層膜を用いると密着性及びＣｕ拡散防止性が向上しさらによいが、同様の性能を有する膜構成であれば他の膜又は積層膜でも良い。
【００４６】
続いて、エッチングストッパー膜１３上に、低誘電率絶縁膜（低誘電率膜）１４を成膜する。低誘電率膜１４として、本実施形態ではポーラスＳｉＯＣ膜の場合について説明する。低誘電率膜１４のｋ値としては例えば２．７以下であれば、空孔を有する多孔質な膜となるため好ましい。さらに、ｋ値が２．５以下であれば配線遅延をさらに改善できるためより好ましい。したがって、ｋ値がおよそ２．７以下の低誘電率膜を用いるとよい。その製造方法としては、一般的にＣＶＤ法及びＳＯＤ法の２種類が簡便であるが、その他の形成方法により形成された低誘電率膜１４を用いても、本実施形態の半導体装置の製造方法と同様な効果が得られる。なお、低誘電率膜１４はポーラス膜であれば良く他の有機膜、無機膜であっても、加工時のダメージは発生し易く、本発明の製造方法が適用可能且つ有効である。
【００４７】
次に、半導体基板に対してＵＶ（紫外線）ビーム又はＥＢ（電子線）ビームを照射して、低誘電率膜１４の改質処理を行う。これにより、低誘電率膜１４の機械的強度を大きくすることができる。
【００４８】
次に、図２（ｂ）に示すように、低誘電率膜１４上に、キャップ膜１５を形成する。キャップ膜の機能は、加工上における低誘電率の保護やハードマスクとして使用する目的と、後述するＣＭＰでその一部を残しＣＭＰの薬剤から低誘電率膜１４を守る役割等がある。したがって、これらの要求を満たす膜であればなんでも良い。例えば、ＴＥＯＳ、ＮＳＧ等のＳｉＯ２膜、ＳｉＣ、ＳｉＮ、ＳｉＯＣ、ＳｉＯＣＮ、ＳｉＣＯ、ＳｉＣＯＮ又はこれらの積層膜を用いればよい。
【００４９】
続いて、キャップ膜１５上にリソグラフィーにより、ビアホール形成用のレジストパターンを形成し（図示せず）、該レジストパターンをマスクとしてエッチングすることで、キャップ膜１５及び低誘電率膜１４を貫通するビアホール１７を形成する。次に、ビアホール１７にレジスト（図示せず）を埋め込みエッチングバックすることで、ビアホール１７の下部にレジスト（図示せず）を残存させる。
【００５０】
続いて、トレンチ溝１８用のレジストパターンを形成し（図示せず）、該レジストパターンをマスクとしてエッチングすることで、低誘電率膜１４の上部に設けられ、ビアホール１７に連結されたトレンチ溝１８を形成する。その後、レジストパターン、ビアホール１７に内部に設けられたレジスト及びエッチングストッパー膜１３を除去する。その後、アッシングや洗浄などの所定の工程を行うことで、図２（ｃ）に示すように、下層配線１２の上面を露出させ、ビアホール１７とトレンチ１８とからなる凹部２０を低誘電率膜１４中に形成することができる。
【００５１】
ここで、図２（ｂ）及び（ｃ）に示す凹部２０を形成する過程で、エッチング及びアッシングを行うことで、低誘電率膜１４の表面及び内部の空孔表面にある側鎖のＳｉ−ＣＨ３（メチル基）あるいは、主鎖のＳｉ−Ｏ結合が切断される。このため、低誘電率膜１４には、化学結合が終端されずにダングリングボンドになる部分や、水素基に置換された部分、さらに水分と反応することにより水素基から水酸基に置換された部分が存在するようになり、低誘電率膜１４の実効的なｋ値が著しく増大してしまう。さらに、洗浄処理では、エッチング及びアッシング処理時にダメージを受けた低誘電率膜１４の表面及び内部の空孔表面に、洗浄液が作用することで、低誘電率膜１４中のメチル基が除去され、水酸基で終端された部分や、水クラスター及び水分子が吸着した部分が生じる。さらには、主鎖のＳｉ−Ｏ結合が切断され、機械強度が低下する。これらのエッチング、アッシング、洗浄後に半導体基板を保管している時に、自然吸湿によっても、低誘電率膜１４の内部の空孔には、ダングリングボンドに結合した水酸基、水クラスター及び水分子が増大する場合もある。このように低誘電率膜１４がダメージを受けてしまうと、実際の半導体装置の動作時にダメージを受けたところが電荷の捕獲サイトになったり、さらには配線間の電流のリークパスとなるので、半導体装置の性能を著しく劣化させる。
【００５２】
そこで、本実施形態の半導体装置の製造方法では、以下の図２（ｄ）〜（ｆ）に示す「ダメージ回復処理」工程を行う。まず、図２（ｄ）に示すように、低誘電率膜１４に凹部２０を形成した後、低誘電率膜１４に有機溶液４を塗布する。具体的には、スピンドル１に図２（ｃ）に示す工程で得られた半導体基板２を設置し、半導体基板２を回転させながらノズル３より有機溶液４を供給する。例えば、３００ｍｍウエハであれば、スピンドル１はおよそ１０００ｒｐｍ〜２５００回転で回転させればよい。 
【００５３】
次に、図２（ｅ）に示すように、半導体基板２を回転させながら、低誘電率膜１４にシリル化溶液５を供給する。この時も、３００ｍｍウエハであれば、スピンドル１はおよそ１０００ｒｐｍ〜２５００回転で回転させればよい。このようにすると、低誘電率膜１４表面及び内部のＳｉ−ＯＨにシリル化溶液５を作用させることで、低誘電率膜１４の水酸基がシリル化剤のアタックを受けてシロキサンが反応する。例えば、シロキサンの一例として、Ｓｉ−Ｏ−（Ｓｉ（ＣＨ３）２−Ｏ）ｎに置き換えられる。シロキサンは直鎖であっても側鎖があってもよい。また、全体として若しくは内部に環状構造を持っていてもよい。これにより、上述の工程で生じた低誘電率膜１４のダメージである水酸基を除去できるため、ダメージを回復させることができる。本工程により、低誘電率膜１４表面及び内部は十分シリル化される。
【００５４】
次に、図２（ｆ）に示すように、半導体基板２をホットプレート１０に設置して、例えばシリル化溶液の沸点前後の温度から半導体基板の通常の熱処理温度の上限値である４５０℃以下の温度範囲で、半導体基板２に下方から熱６を加えて加熱処理することで、反応性が低いシリル化剤であっても、より確実に低誘電率膜１４のシリル化を行うことができる。また同時に余分なシリル化剤及びシリル化溶液の溶媒を完全に蒸発させることができる。
【００５５】
なお、シリル化溶液の溶媒の蒸気圧に応じて、本工程の熱処理によりシリル化反応を実施する第一段階とシリル化溶液の溶媒を蒸発させるための第二段階に分けて、２ステップで処理しても良い。さらに、それ以上のステップで熱処理温度を変えて多ステップ処理を行っても良い。
【００５６】
なお、本工程で最終的に行う加熱処理の温度は、およそ１５０℃以上であればよい。一般に、反応促進のためには１８０℃以上あればより好ましい。一方、加熱温度の上限値としては、製造工程上のサーマルバジェットを超えないように、およそ４５０℃以下であればよい。さらに厳密には、シリル化剤の反応性及び沸点を考慮して反応速度を制御するように、上記温度範囲内で、最適温度及び処理時間を定めればよい。ただし、半導体装置の生産コストの観点からは、熱処理時間は数分以下が好ましい。この場合でも、シリル化は十分促進される。
【００５７】
続いて、図示は省略するが、凹部２０に例えばＴａとＴａＮの積層膜からなるバリアメタル膜）をスパッタ法により成膜し、その後バリアメタル膜上に、例えばＣｕシード膜をスパッタ法により成膜した後に、Ｃｕをめっき法により形成する。なお、バリアメタル膜及びＣｕシード膜の形成のスパッタ法の代わりにＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法を用いても良い。
【００５８】
その後、ＣＭＰプロセスにより平坦化を行うことで、凹部２０以外に形成されたＣｕ膜を除去する。以上の工程により、Ｃｕ膜とバリア膜とからなり、下層配線１２に電気的に接続されるビアプラグ及び上層配線を同時に形成することができる。
【００５９】
なお、本実施形態の半導体装置の製造方法では、金属配線の材料としてＣｕの例を挙げたが、これに限定されるものではなく、Ｃｕと抵抗が同等若しくはこれより低い金属を用いればよく、Ａｕ、Ａｇ、及びＰｔなどを用いてもよい。以降、所定の工程を経て、本実施形態の半導体装置を製造することができる。
【００６０】
本実施形態の半導体装置の製造方法の特徴は、ダメージ回復処理工程において、低誘電率膜１４をシリル化する前に、低誘電率膜１４に有機溶液４を供給することにある。上述したように、シリル化により低誘電率膜１４の末端部分をシリル化剤の一部に置き換えることで、膜ダメージを回復させる。ここで、低誘電率膜１４は、多孔質な膜にすることでｋ値を低減させている。空孔径が２〜３ｎｍ程度あるいはそれ以下に微細化されると、シリル化溶液５が低誘電率膜１４内の空孔に到達するのが難しくなり、効率良くシリル化できない。したがって、本実施形態の半導体装置の製造方法では、低誘電率膜１４をシリル化する前に有機溶液４を供給することで、低誘電率膜内の微細な空孔までシリル化溶液５が浸透できるため、有機溶液４を供給しない場合に比べて、より効率良くシリル化を行うことができる。その結果、膜ダメージが抑制された良好な品質を有する低誘電率膜１４を備え、配線抵抗及び絶縁膜容量が抑制され、微細化されても高速で動作可能な信頼性の高い半導体装置を実現することができる。
【００６１】
図３（ａ）〜（ｃ）は、本実施形態の半導体装置の製造方法の効果を示す断面図である。具体的に、図３（ａ）は、凹部２０形成（図２（ｃ）参照）後の低誘電率膜１４を示す断面図である。図３（ｂ）は、図２（ｃ）に示す工程の後、シリル化溶液を供給して加熱するシリル化処理を行った後の低誘電率膜を示す断面図である。最後に、図３（ｃ）は、図２（ｃ）に示す工程の後、本実施形態のダメージ回復処理を行った後の低誘電率膜を示す断面図である。図３（ａ）に示すように、凹部２０の形成後は、エッチングやアッシング処理などにより、凹部２０の表面及び低誘電率膜１４の内部には、膜ダメージ１６が生じている。この低誘電率膜１４に対して、単にシリル化処理を行った場合、図３（ｂ）に示すように、凹部２０の表面の膜ダメージはかなり修復されるが、低誘電率膜１４の内部における膜ダメージ１６は残留してしまう。一方、本発明の半導体装置の製造方法に係るダメージ回復処理を用いれば、図３（ｃ）に示すように、予め有機溶液４を供給することで膜内部にもシリル化剤を浸透させることができるので、低誘電率膜１４の膜ダメージをより確実に回復させることができる。
【００６２】
なお、本実施形態の半導体装置の製造方法では、シリル化溶液５は、少なくともシリル化剤と溶媒からなるものを用いればよい。シリル化剤としては、Ｓｉ−ＯＨと反応性のあるものを用いればよい。具体的には、アルキルシラン、アルキルアルコキシシラン等のシラン、シラン誘導体、シラザン結合を有する物質の中から、前記反応性を有する材料選択して用いればよい。
【００６３】
より具体的に、シリル化剤の事例の一部を以下に列挙する。シリル化剤としては、例えばＨＭＤＳ、ＴＭＳＤＭＡ、アセトキシトリメチルシラン、アセトキシシラン、ジアセトキシジメチルシラン、メチルトリアセトキシシラン、フェニルトリアセトキシシラン、ジフェニルジアセトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、トリメチルエトキシシラン、メチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロルシラン、メチルシラン、ジメチルシラン、トリメチルシラン、ヘキサメチルジシラザン、２-トリメチルシロキシペント−２−エン−４−オン、ｎ−（トリメチルシリル）アセトアミド、２−（トリメチルシリル）酢酸、ｎー（トリメチルシリル）イミダゾール、トリメチルシリル（トリメチルシロキサン）−アセテート、ノナメチルトリトリシラザン、ヘキサメチルジシロキサン、トリメチルシラノール、トリエチルシラノール、トリフェニルシラノール、ｔ−ブチルジメチルシラノール、ジフェニルシランジオール、トリメトキシシラン、トリエトキシシラン、トリクロロシランなどが挙げられる。
【００６４】
なお、上記シリル化剤を組み合わせて用いても良い。また、上記シリル化剤に限定されるものではなく、シリル化が進行すれば、他のシリル化溶液を用いてもよい。
【００６５】
図２（ｄ）の有機溶液塗布工程と図２（ｅ）のシリル化溶液塗布工程の間に有機溶液を低誘電率膜中から蒸発させる場合には、有機溶液として、例えばアルコール類、ケトン類、エーテル類、エステル類、炭化水素類の中から一つ以上の材料を選択して用いればよい。
【００６６】
また、本実施形態の半導体装置の製造方法では、図２（ｄ）の有機溶液塗布工程と図２（ｅ）のシリル化溶液塗布工程の間に、回転乾燥工程を入れてもよい。これにより、低誘電率膜中から有機溶液が蒸発してからシリル化溶液を塗布することが容易に実現できる。さらに確実に有機溶液を蒸発させるためには、前記低誘電率膜に有機溶液を塗布した後に加熱する工程を付加すればよい。そのプロセスシーケンスを、図４に示す。図４は、本実施形態の半導体装置の製造方法の変形例を示すプロセスシーケンスである。また、図５（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法の変形例における製造方法説明図である。図５（ａ）〜（ｄ）に示すように、図５（ａ）の有機溶液塗布工程と図５（ｃ）のシリル化溶液塗布工程の間に、図５（ｂ）に示す加熱工程が入っている点が特徴である。
【００６７】
本実施形態の半導体装置の製造方法の変形例では、回転乾燥工程、加熱工程いずれの場合も、有機溶液が低誘電率膜内の空孔から蒸発して乾燥する過程において、空孔中の成膜時の残留有機物や水分も一緒に蒸発させられるため、次の工程のシリル化溶液を塗布するときに、空孔途中に存在する水分や残留物に阻害されること無く、低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液を浸透させることができる。例えば、アルコール類のイソプロピルアルコール又は少なくともイソプロピルアルコールを含有する溶液を用いれば、取り扱いも簡便であり、低誘電率膜の内部の奥深くに設けられた微細な空孔への浸透性がよく、また塗布後加熱を行う場合には、成膜時に空孔内に残存していた不要な有機残留成分及び水分を一緒に効率良く蒸発させることができる。その結果、本発明の半導体装置の製造方法の変形例により製造された半導体装置は、良好な性能を有する低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制され、高速で動作可能な信頼性の高い半導体装置となる。
【００６８】
また、本実施形態の半導体装置の製造方法において、図２（ｄ）の有機溶液塗布工程で有機溶液を塗布した後、前記有機溶液が乾く前に図２（ｅ）のシリル化溶液塗布工程を行う場合について説明する。この場合、有機溶液が基板表面に存在する状態のところにシリル化溶液が塗布されるため、有機溶液とシリル化溶液が混ざった状態で、シリル化溶液中のシリル化剤が低誘電率膜の内部の奥深くに設けられた微細な空孔まで浸透することができる。その結果、本発明の半導体装置の製造方法により製造された半導体装置は、良好な性能を有する低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制され、高速で動作可能な信頼性の高い半導体装置となる。
【００６９】
ここで、上記の場合、有機溶液４は、シリル化溶液５が低誘電率膜１４の微細な空孔内部に効率良く到達できるように、シリル化溶液５の空孔内部へ浸透を補助する機能を有する。したがって、有機溶液４としては、シリル化溶液５に含まれる溶媒、又は、該溶媒に対して可溶性を有し、且つ、シリル化剤に対して反応性がない化学的に安定である溶液を用いることが望ましい。この場合には、シリル化溶液の溶媒として、ケトン類、エーテル類、エステル類、炭化水素類のうちから選ばれる少なくとも１つであれば望ましい。
【００７０】
なお、前記シリル化溶液の溶媒としてのアルコール類は、例えばメタノール、エタノール、イソプロピルアルコール、ｎ―ブタノール、イソブタノール、２−エチルヘキサノール、フェノールを用いればよい。ケトン類としては、ジメチルケトン、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、２−ヘプタノン、エチレンオキシド、シクロヘキサノン、ブチロラクトンを用いればよい。エーテル類としては、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、テトラヒドロフランを用いればよい。エステル類としては、酢酸メチル、酢酸エチル、酢酸ブチル、アセト酢酸エチルを用いればよい。炭化水素類としては、ベンゼン、トルエン、ブテンー１、キシレン、スチレン、イソプレン、１,３,５−トリメチルベンゼン、コールタールナフサ、ｎ−ペンタン、ｎ−ヘキサン、イソヘキサン、ｎ−ヘプタン、ｎ−ノナン、ｎ−オクタン、ｎ−ドデカン、２−メチルブタン、ヘキサデカン、トリデカン、ペンタデカン、シクロペンタン、２，２，４−トリメチルペンタン、１，２−ジメチルベンゼン、1,2,4-トリメチルベンゼン、イソブチルベンゼン、メチルナフタレン、エチルトルエン、リグロインを用いればよい。なお、これらに限定されるわけではなく、その他の有機溶液も使用することができる。また、これらの材料を組み合わせた溶媒であっても良い。
【００７１】
なお、本実施形態の半導体装置の製造方法では、低誘電率膜１４に凹部２０を形成した後の段階で、有機溶液４を供給してシリル化を行う処理（ダメージ回復処理）を行ったが、この段階に限定されるものではない。例えば、凹部２０の形成工程の途中であって、図２（ｂ）に示すビアホール１７を形成した後にダメージ回復処理を行ってもよい。この場合、ビアホール１７の形成工程時のエッチング、アッシング、及び洗浄処理などで生じた低誘電率膜１４の膜ダメージを効率良く修復することができる。さらに、ビアホール１７形成後のダメージ回復処理を行った後、上述の図２（ｄ）〜（ｆ）に示すように、トレンチ１８（凹部２０）の形成後に再度ダメージ回復処理を行うと、トレンチ１８の形成工程で生じた膜ダメージを修復することができ、より一層ダメージが抑制された低誘電率膜１４を得ることができる。また、例えば、ビアホール１７及びトレンチ１８の形成工程の途中であって、エッチング、アッシング、及び洗浄処理後の各工程の後にも、それぞれダメージ回復処理を行ってもよい。このように、ダメージ回復処理を複数回行うことで、各工程で生じた膜ダメージを確実に回復させることができ、品質の高い低誘電率膜１４を備えた半導体装置を製造することができる。
【００７２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。図６（ａ）、（ｂ）は、本実施形態の半導体装置の製造方法説明図である。本実施形態の半導体装置の製造方法では、シングルダマシン法を用いてＣｕなどからなる多層配線構造を形成する場合について説明する。したがって、第１の実施形態と異なる部分のみ簡略化して説明する。
【００７３】
図６（ａ）に示すように、まず、所要の半導体素子を形成した半導体基板（図示せず）上に、例えばＮＳＧ膜からなる層間絶縁膜１１を形成し、該層間絶縁膜１１にＣｕなどからなる下層配線１２を形成する。その後、下層配線１２及び層間絶縁膜１１の上に、エッチングストッパー膜１３、第１の低誘電率膜１４ａを順次形成する。次に、第１の低誘電率膜１４ａ上にキャップ膜１５を形成する。その後、キャップ膜１５上にリソグラフィーにより、ビアプラグ用のレジストパターンを形成し、該レジストパターンをマスクとしてエッチングすることで、キャップ膜１５、第１の低誘電率膜１４ａ、エッチングストッパー膜１３を貫通するビアホール１７を形成する。図６（ａ）はこの段階での状態を示している。
【００７４】
ここで、ビアホール１７を形成した後は、エッチングやアッシングなどの処理により、第１の低誘電率膜１４ａには膜ダメージ１６ａが生じている。第１の低誘電率膜１４ａの膜ダメージは、本発明の第１の実施形態の方法でシリル化処理することにより、回復させることができる。
【００７５】
続いて、図６（ｂ）に示すように、ビアホール１７にＣｕなどからなる金属膜を形成することで、ビアプラグ１７ａを形成する。続いて、ビアプラグ１７ａ及び第１の低誘電率膜１４ａの上に、キャップ膜１５ａ、第２の低誘電率膜２１、キャップ膜１５ｂを順次形成する。その後、キャップ膜１５ｂ上に、リソグラフィーによりトレンチ用のレジストパターンを形成し、該レジストパターンをマスクとしてエッチングすることで、キャップ膜１５ａ、１５ｂ、及び第２の低誘電率膜２１を貫通し、ビアプラグ１７ａの上面に連結するトレンチ溝１８を形成する。
【００７６】
ここで、トレンチ溝１８を形成した後は、ビアホール１７の形成後と同様に、エッチングやアッシングなどの処理により、第２の低誘電率膜２１には膜ダメージ１６ｂが生じている。そこで、上述の図２（ｃ）〜（ｅ）に示す本発明の第１の実施形態のダメージ回復処理工程を同様にして行うことにより、第２の低誘電率膜２１の膜ダメージを回復させることができる。
【００７７】
続いて、図示は省略するが、トレンチ１８にＣｕなどからなる金属膜を埋め込むことで、下層配線１２にビアプラグ１７ａを介して接続される上層配線を形成することができる。
【００７８】
本実施形態の半導体装置の特徴は、ビアプラグと配線をシングルダマシン法により順次繰り返し形成するところであり、さらにビアホール１７及びトレンチ１８の形成後に、それぞれ第１の低誘電率膜１４ａに対して有機溶液及びシリル化溶液を順次供給してシリル化を行うことにある。この方法によれば、第１の低誘電率膜１４ａをシリル化する際に、有機溶液を塗布した後にシリル化溶液を供給することで、シリル化溶液の第１の低誘電率膜１４ａに対する浸透性を向上させることができる。その結果、低誘電率膜内の微細な空孔にまでシリル化溶液が行き渡り、第１の低誘電率膜１４ａ全体にわたって膜ダメージを効率良く修復させることができる。したがって、本実施形態の半導体装置の製造方法では、ビアホール１７及びトレンチ１８の形成時にエッチングやアッシングなどの処理を行うことで第１の低誘電率膜１４ａ及び第２の低誘電率膜２１に膜ダメージが生じても、膜ダメージが生じる工程毎に、膜ダメージ回復処理工程を行うことで、膜ダメージがより確実に抑制された低誘電率膜を得ることができる。その結果、本実施形態の半導体装置の製造方法を用いれば、良好な品質を示す低誘電率膜を備え、配線の配線抵抗及び絶縁膜容量が低減され、微細化されても高速に動作可能で信頼性の高い半導体装置を実現することができる。
【００７９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について説明する。図７は、本実施形態の半導体装置の製造方法を示すプロセスシーケンスである。以下、ポーラスＳｉＯＣ膜を用いた場合を代表として説明する。
【００８０】
図７に示すように、まず、所要の半導体素子を形成した半導体基板上に低誘電率絶縁膜（低誘電率膜）を形成する。その後、半導体基板に対して加熱しながらＵＶ（紫外線）ビーム又はＥＢ（電子線）ビームを照射して、低誘電率膜の改質処理（ＵＶキュア又はＥＢキュア）を行う。これにより、低誘電率膜の機械的強度が大きくなる一方、低誘電率膜には改質処理による膜ダメージが生じる。この膜ダメージは、ＵＶキュア又はＥＢキュア時に低誘電率膜の末端に形成されたダングリングボンド、Ｓｉ−Ｈ、及びＳｉ−ＯＨの部分であり、膜ダメージによって低誘電率膜の誘電率が上昇してしまう。そこで、第１の実施形態に示すダメージ回復処理工程を行うことにより、低誘電率膜の膜ダメージを回復させることができる。
【００８１】
続いて、第１の実施形態の半導体装置の製造方法と同様にして、低誘電率膜の形成後に金属配線（下層配線）などを形成してもよい。詳細な説明は省略するが、例えば低誘電率膜にビアホール及びトレンチを形成して、該ビアホール及びトレンチに金属膜を埋め込むことで、金属配線を形成する。以降、所定の工程を経て、本実施形態の半導体装置を製造することができる。
【００８２】
本実施形態の半導体装置の製造方法の特徴は、ＵＶキュア又はＥＢキュアをした後に、低誘電率膜に対して有機溶液及びシリル化溶液を順次供給してシリル化を行うことにある。この方法によれば、低誘電率膜をシリル化する際に、有機溶液を塗布した後にシリル化溶液を供給することで、シリル化溶液の低誘電率膜に対する浸透性を向上させることができ、低誘電率膜の膜ダメージを効率良く修復することができる。その結果、本実施形態の半導体装置の製造方法を用いると、従来よりも機械的強度が大きく、且つ、膜ダメージが抑制された低誘電率膜を備え、良好な特性を示す信頼性の高い半導体装置を実現することができる。
【００８３】
図８は、本実施形態の半導体装置の製造方法の効果を示す断面図である。図８（ａ）は、ＵＶキュア又はＥＢキュア後の低誘電率膜を示す断面図である。また、図８（ｂ）は、ＵＶキュア又はＥＢキュア後、シリル化溶液を供給して加熱するシリル化処理を行った後の低誘電率膜を示す断面図である。最後に、図８（ｃ）は、ＵＶキュア又はＥＢキュア後、本実施形態の半導体装置の製造方法に係るダメージ回復処理を行った後の低誘電率膜を示す断面図である。図８（ａ）に示すように、ＵＶキュア又はＥＢキュアを行った後は、低誘電率膜３２にダメージ３３が生じている。この低誘電率膜３２に対して、単にシリル化処理を行った場合、図８（ｂ）に示すように、低誘電率膜３２の表面部分では、膜ダメージ３３が比較的修復されるが、低誘電率膜３２内部には、ダメージ３３が残留してしまう。これに対して、本実施形態の半導体装置の製造方法を用いれば、図８（ｃ）に示すように、予め有機溶液を供給することで膜内部にも十分にシリル化溶液を浸透させることができるので、低誘電率膜３２のダメージをより確実に回復させることができる。
【００８４】
本実施形態の半導体装置の製造方法の特徴は、ＵＶキュア又はＥＢキュアにより生じたダメージを回復する処理工程において、低誘電率膜３２をシリル化する前に、低誘電率膜３２に有機溶液を供給することにある。本発明の第１の実施形態のダメージ発生原因が凹部の加工プロセスによるものであったのに対し、本発明のダメージ発生原因は低誘電率膜の機械強度を向上させるためのＵＶキュア又はＥＢキュアである点が異なるが、本発明のダメージ回復処理に関しては本質的に同様である。
【００８５】
上述したように、シリル化により低誘電率膜３２の末端部分をシリル化剤の一部に置き換えることで、膜ダメージを回復させる。ここで、低誘電率膜３２は、多孔質な膜にすることでｋ値を低減させている。空孔径が２〜３ｎｍ程度あるいはそれ以下に微細化されると、シリル化溶液が低誘電率膜３２内の空孔に到達するのが難しくなり、効率良くシリル化できない。したがって、本実施形態の半導体装置の製造方法では、低誘電率膜３２をシリル化する前に有機溶液を供給することで、低誘電率膜内の微細な空孔までシリル化溶液５が浸透できるため、有機溶液４を供給しない場合に比べて、より効率良くシリル化を行うことができる。その結果、膜ダメージが抑制された良好な品質を有する低誘電率膜３２を備え、配線抵抗及び絶縁膜容量が抑制され、微細化されても高速で動作可能な信頼性の高い半導体装置を実現することができる。
【００８６】
なお、有機溶液塗布工程とシリル化溶液塗布工程の間に有機溶液を低誘電率膜中から蒸発させる場合には、例えばアルコール類、ケトン類、エーテル類、エステル類、炭化水素類の中から一つ以上の材料を選択して用いればよい。
【００８７】
また、本実施形態の半導体装置の製造方法では、有機溶液塗布工程とのシリル化溶液塗布工程の間に、回転乾燥工程を入れてもよい。これにより低誘電率膜中から有機溶液が蒸発してからシリル化溶液を塗布することが容易に実現できる。さらに確実に有機溶液を蒸発させるためには、前記低誘電率膜に有機溶液を塗布した後に加熱する工程を付加すればよい。そのプロセスシーケンスを、図９に示す。図９は、本実施形態の半導体装置の変形例を示すプロセスシーケンスである。図９に示すように、有機溶液塗布工程とシリル化溶液塗布工程の間に、基板加熱工程が入っている点が特徴である。
【００８８】
本実施形態の半導体装置の変形例では、回転乾燥工程、加熱工程いずれの場合も、有機溶液が低誘電率膜内の空孔から蒸発して乾燥する過程において、空孔中の成膜時の残留有機物や水分も一緒に蒸発させられるため、次の工程のシリル化溶液を塗布するときに、空孔途中に存在する水分や残留物に阻害されること無く、低誘電率膜の内部の奥深くに設けられた微細な空孔までシリル化溶液を浸透させることができる。例えば、アルコール類のイソプロピルアルコール又は少なくともイソプロピルアルコールを含有する溶液を用いれば、取り扱いも簡便であり、低誘電率膜の内部の奥深くに設けられた微細な空孔への浸透性がよく、また塗布後加熱を行う場合には、成膜時に空孔内に残存していた不要な有機残留成分及び水分を一緒に効率良く蒸発させることができる。その結果、本発明の半導体装置の製造方法の変形例により製造された半導体装置は良好な性能を有する低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制され、高速で動作可能な信頼性の高い半導体装置を製造することができる。
【００８９】
また、本実施形態の半導体装置の製造方法において、有機溶液塗布工程で有機溶液を塗布した後、前記有機溶液が乾く前にシリル化溶液塗布工程を行う場合について説明する。この場合、有機溶液が基板表面に存在する状態のところにシリル化溶液が塗布されるため、有機溶液とシリル化溶液が混ざった状態で、シリル化溶液中のシリル化剤が低誘電率膜の内部の奥深くに設けられた微細な空孔まで浸透することができる。その結果、本発明の半導体装置の製造方法により製造された半導体装置は良好な性能を有する低誘電率膜を備え、微細化されても配線抵抗及び絶縁膜容量が抑制され、高速で動作可能な信頼性の高い半導体装置を製造することができる。
【００９０】
ここで、上記の場合、有機溶液は、シリル化溶液が低誘電率膜の微細な空孔内部に効率良く到達できるように、シリル化溶液の空孔内部へ浸透を補助する機能を有する。したがって、有機溶液としては、シリル化溶液に含まれる溶媒、又は、該溶媒に対して可溶性を有し、且つ、シリル化剤に対して反応性がない化学的に安定である溶液を用いることが望ましい。この場合には、シリル化溶液の溶媒として、ケトン類、エーテル類、エステル類、炭化水素類のうちから選ばれる少なくとも１つであれば望ましい。
【００９１】
なお、本実施形態の半導体装置の製造方法では、ポーラスＳｉＯＣ膜の場合を例にとって説明したが、ポーラスＳｉＯＣ膜の代わりに有機膜、無機膜を用いても良く、これらを用いても同様の効果が得られる。
【００９２】
以上のように、本実施形態の半導体装置の製造方法を用いると、機械強度の大きな低誘電率膜を備え、配線抵抗及び絶縁膜容量が抑制され、高速で動作可能な信頼性の高い半導体装置を製造することができる。
【産業上の利用可能性】
【００９３】
本発明の半導体装置の製造方法は、半導体装置の高速化及び高信頼性化に有用である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１の実施形態の半導体装置の製造方法を示すプロセスシーケンスである。
【図２】本発明の第１の実施形態の半導体装置の製造方法説明図である。
【図３】本発明の第１の実施形態の半導体装置の製造方法の効果を示す断面図である。
【図４】本発明の第１の実施形態の半導体装置の製造方法の変形例を示すプロセスシーケンスである。
【図５】本発明の第１の実施形態の半導体装置の製造方法の変形例を示す製造方法説明図である。
【図６】本発明の第２の実施形態の半導体装置の製造方法説明図である。
【図７】本発明の第３の実施形態の半導体装置の製造方法を示すプロセスシーケンスである。
【図８】本発明の第３の実施形態の半導体装置の製造方法の効果を示す断面図である。
【図９】本発明の第３の実施形態の半導体装置の製造方法の変形例を示すプロセスシーケンスである。
【図１０】従来の半導体装置の製造方法を示すプロセスシーケンスである。
【図１１】従来の半導体装置の製造方法を示すプロセスシーケンスである。
【符号の説明】
【００９５】
１      スピンドル 
２      半導体基板 
３      ノズル 
４      有機溶液 
５      シリル化溶液 
６      熱 
１０      ホットプレート
１１      層間絶縁膜 
１２      下層配線 
１３      エッチングストッパー膜 
１４      低誘電率膜 
１４ａ    第１の低誘電率膜 
１５、１５ａ、１５ｂ      キャップ膜 
１６、１６ａ、１６ｂ    膜ダメージ 
１７      ビアホール 
１７ａ    ビアプラグ 
１８      トレンチ 
２０      凹部 
２１      第２の低誘電率膜 
３２      低誘電率膜 
３３      膜ダメージ 
４０      ホットプレート
４１      スピンドル 
４２      半導体基板 
４３      ノズル 
４４      有機溶液 
４５、４７      熱 
４６      シリル化溶液 
４７      熱  
５１      半導体基板 
５２      低誘電率膜 
５３      ダメージ
【図１】
2009164198.tif 000003
【図２】
2009164198.tif 000004
【図３】
2009164198.tif 000005
【図４】
2009164198.tif 000006
【図５】
2009164198.tif 000007
【図６】
2009164198.tif 000008
【図７】
2009164198.tif 000009
【図８】
2009164198.tif 000010
【図９】
2009164198.tif 000011
【図１０】
2009164198.tif 000012
【図１１】
2009164198.tif 000013