(57)【要約】【課題】バンプ接続部の信頼性が向上した半導体装置を提供すること。【解決手段】配線層と、前記配線層を覆うとともに、前記配線層の少なくとも一部を露出させる開口が設けられた応力緩和層と、前記開口を覆うとともに、前記開口の周囲の応力緩和層とオーバーラップするように設けられたポストと、前記ポストの周囲において、前記応力緩和層を覆うように設けられた樹脂層と、を備える半導体装置であって、前記ポストの直径をＣ、前記応力緩和層と前記ポストとのオーバーラップ領域の幅を２Ａとしたとき、２Ａ／Ｃの値が０．１以上０．５以下である、半導体装置。【選択図】図２
2009164442.tif 000002
【特許請求の範囲】
【請求項１】
配線層と、
前記配線層を覆うとともに、前記配線層の少なくとも一部を露出させる開口が設けられた応力緩和層と、
前記開口を覆うとともに、前記開口の周囲の応力緩和層とオーバーラップするように設けられたポストと、
前記ポストの周囲において、前記応力緩和層を覆うように設けられた樹脂層と、を備える半導体装置であって、
前記ポストの直径をＣ、前記応力緩和層と前記ポストとのオーバーラップ領域の幅を２Ａとしたとき、２Ａ／Ｃの値が０．１以上０．５以下である、半導体装置。
【請求項２】
前記開口および前記応力緩和層と、前記ポストとの間に、アンダー・バンプ・メタル層をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記アンダー・バンプ・メタル層は、チタン（Ｔｉ）、銅（Ｃｕ）およびニッケル（Ｎｉ）から選択される少なくとも１つを含む、請求項２に記載の半導体装置。
【請求項４】
前記ポストが銅（Ｃｕ）を含む、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記ポストの上に設けられた半田ボールをさらに備える、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記応力緩和層は、５ｐｐｍ／℃以上１０ｐｐｍ／℃以下の熱膨張係数、および３０ＧＰａ以上１００ＧＰａ以下のヤング率を有する、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記応力緩和層は、リンガラス（ＰＳＧ）およびボロンリンガラス（ＢＰＳＧ）から選択される少なくとも１つを含む、請求項６に記載の半導体装置。
【請求項８】
前記２Ａの値が、５０μｍ以上２００μｍ以下である、請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
導電性キャップをさらに備え、
前記導電性キャップは、前記半導体装置の前記ポストが形成された側と反対側に設けられたことを特徴とする、請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記樹脂層が前記ポストの側壁を覆い、前記ポストの、前記配線層と反対側の表面と、前記樹脂層の、前記配線層と反対側の表面とが、同一平面をなす、請求項１〜９のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来の半導体チップの構造としては、半導体チップ上に設けられた電極とパッケージ周辺部に配置される端子リードとの間をワイヤボンディングにより接続し、封止樹脂によりパッケージングする構造があった。
このような構造のパッケージングにおいては、半導体チップの端子増加に伴う端子リードの狭ピッチ化に対し、基板に実装できる数の限界があることから、必要な端子リードの間隔を維持するためにパッケージの大型化を避けることが困難であるという課題があった。
こうした課題に対して、チップ・サイズ・パッケージと呼ばれるパッケージをはじめとする、ソルダーおよびバンプを用いたボンディング部分を有するチップがある。
【０００３】
ＭＯＳＦＥＴの小型パッケージとしては、特許文献１に記載されるような、パッケージがある。このパッケージを、図６に示す。図６に示されるパッケージは、Ｕ字型のクリップ４５と、シリコンボディ３１を有するダイ３０と、コンタクトポスト３６とを備え、このクリップ４５は、内面４７がめっきされたウェブ４８と、脚部４６とを有する。シリコンボディ３１は、導電性接着剤６０によって内面４７に接続され、ダイ３０の側縁と対向するクリップ４５の脚部４６の側面との間にはギャップ６１、６２が残される。
【０００４】
また、特許文献２には、ＭＯＳＦＥＴ用のＢＧＡパッケージが記載されている。特許文献３および特許文献４には、Ａｌパッド上に、パッシベーション膜、アンダー・バンプ・メタル（ＵＢＭ）およびＡｕバンプが設けられ、パッシベーション膜とＵＢＭおよびＡｕバンプとが重なった構成を備える半導体装置が記載されている。特許文献５には、はんだバンプを素子表面に直接搭載してプリント基板と接続する半導体装置が記載されている。特許文献６は、ポリイミド膜の上に形成された配線層上に設けられたメタルポスト、このメタルポストの上に設けられたバリア層、およびこのバリア層の上に設けられた半田ボールを備える半導体装置が記載されている。
【０００５】
特許文献６に代表されるようなメタルポストを備える従来の半導体装置では、図５に示すように、半導体基板１０１の上に設けられた電極に、ポリイミド膜１１３上に形成された電極層１０７の一端を接続し、電極層１０７の他端にメタルポスト１１６が形成されている。特許文献６においては、メタルポスト１１６は、柱状ポリイミド層１１３ａとメッキ用電極層１１４を介して形成される。したがって、メタルポスト１１６の下にはポリイミド層が存在する。このメタルポスト１１６の上に、バリア層１１７を介して半田ボール１１８が設けられる。
【特許文献１】米国特許第６，６２４，５２２号パンフレット
【特許文献２】米国特許第５，７８９，８０９号パンフレット
【特許文献３】特開２０００−２１９１４号公報
【特許文献４】特開平６−７７２３１号公報
【特許文献５】特開２０００−２９９３４３号公報
【特許文献６】特開２０００−２２８４２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半導体チップ（Ｓｉ）を実装基板（有機材料）にフリップ実装すると、実装基板（有機材料）と半田（Ｓｎ）と半導体チップ（Ｓｉ）との間の熱膨張係数の違いから、これらの界面に熱応力が生じる。特許文献６のように、ポリイミド膜の上に配線層を形成し、その配線層の上にメタルポストを形成すれば、ポリイミド膜により応力が緩和される。しかし、パワー用途のＭＯＳＦＥＴは、小型化し、かつ電流容量を大きくするため、Ａｌ配線（典型的には、ソースパッド）上に、ＵＢＭおよびメタルポストを形成する必要がある。つまり、特許文献６のようにポリイミド膜上に配線層を引き出すような構造は、小型化にも電気容量の確保にも不利であるため、採用できない。本発明者が検討した結果、ＵＢＭおよびＣｕポストをＡｌ配線の上に直接接続すると、ポリイミド膜のような応力を緩和する材料が無いため、実装基板（有機材料）と半田（Ｓｎ）と半導体チップ（Ｓｉ）との間の熱応力が緩和されずに伝わることにより、Ａｌ配線に亀裂が入り、この亀裂はさらにＳｉに至ることがわかった。
【０００７】
例えば、Ｃｕ導電性キャップの熱膨張係数は１７ｐｐｍ／℃であり、シリコン半導体チップは３ｐｐｍ／℃であり、鉛フリー半田は２２ｐｐｍ／℃であり、ガラスエポキシ基板（マザーボード）は２０ｐｐｍ／℃である。用いる材料の熱膨張係数の差が多くなるほど、亀裂が生じやすくなる。
【０００８】
また、半田接続部の寿命を向上させる必要もある。そのために、Ｃｕポスト径を大きくしたり、Ｃｕポストの高さを高くしたりすると半田接続部の寿命向上効果があると考えられるが、ＵＢＭとＡｌ配線との接続界面への応力が増加する傾向があることを本発明者は見出した。
【０００９】
そこで、本発明者は、バンプ接続部の信頼性をより向上させようと考えた。
【課題を解決するための手段】
【００１０】
本発明によれば、配線層と、上記配線層を覆うとともに、上記配線層の少なくとも一部を露出させる開口が設けられた応力緩和層と、上記開口を覆うとともに、上記開口の周囲の応力緩和層とオーバーラップするように設けられたポストと、上記ポストの周囲において、上記応力緩和層を覆うように設けられた樹脂層と、を備える半導体装置であって、上記ポストの直径をＣ、上記応力緩和層と上記ポストとのオーバーラップ領域の幅を２Ａとしたとき、２Ａ／Ｃの値が０．１以上０．５以下である、半導体装置が提供される。
【００１１】
この半導体装置において、ポストは、開口および応力緩和層を覆うとともに、ポストの直径とオーバーラップ領域の幅が上記関係を満たすように設けられる。これにより、基板へ実装する際にかかる熱応力は、応力緩和層に分散され、配線層にかかる熱応力は低減される。したがって、配線層に亀裂が生じることなく、バンプ接続部の信頼性が向上した半導体装置が実現される。
【発明の効果】
【００１２】
本発明によれば、バンプ接続部の信頼性が向上した半導体装置が実現される。
【発明を実施するための最良の形態】
【００１３】
図面を参照しつつ、本発明の半導体装置およびその製造方法について以下に詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１４】
（第一の実施形態）
図１は、本発明の一実施形態による半導体装置の断面図である。半導体装置２０は、配線層（Ａｌ配線）３と、応力緩和層４と、ポスト６とを備える。本実施形態においては、半導体装置２０は、半導体チップ１を備える。このチップ１は、実装基板（不図示）と接続される側の表面にゲート電極（不図示）およびソース電極（不図示）を備え、裏面にドレイン電極（不図示）を備える。ドレイン電極の裏面メタル９は、半田８を介して導電性キャップ２に接続されている。導電性キャップ２を、チップ１の裏面に形成されたドレイン電極と実装基板（不図示）とを電気的に接続する電極として用いる場合は、図６のような脚部４６（図１では不図示）を設けると良い。ゲート電極およびソース電極の配線層（Ａｌ配線）３上には、アレイ状の開口部を有する応力緩和層４が設けられる。応力緩和層４は、Ａｌ配線層３の少なくとも一部を露出させる開口を有し、このＡｌ配線層３を覆うように形成される。応力緩和層４上には、この開口を覆うとともに、開口周囲の応力緩和層４とオーバーラップするようにＵＢＭ層５が設けられ、このＵＢＭ層５の上には、Ｃｕポスト６が設けられる。本実施形態において、ＵＢＭ層５とＣｕポスト６とは同じ径を有する。Ｃｕポスト６間は、エポキシ樹脂層１０で覆われる。Ｃｕポスト６の上には、半田ボール７が搭載される。
【００１５】
半田ボール７が搭載された半導体装置は、実装基板とバンプ接合して、半導体装置として使用できる。
【００１６】
図２に示す本実施形態の半導体装置の概略図を参照しつつ、半導体装置の製造方法について説明する。
半導体チップ１には、ＭＯＳＦＥＴ（不図示）や層間絶縁膜（不図示）などが形成されており、その上にＡｌ配線層３を備えている。まず、Ａｌ配線層３全体を覆う応力緩和層４を、ＣＶＤ法により形成する。このように形成された応力緩和層４をパターニングし、直径（Ｂ）を有する開口部を、例えばアレイ状に設ける。次いで、開口部を含む応力緩和層４全体を覆うように、ＵＢＭ層５をスパッタ法等により形成する。ＵＢＭ層５の材料としては、チタン（Ｔｉ）、銅（Ｃｕ）またはニッケル（Ｎｉ）、あるいはこれらの合金を使用することができる。その後、ＵＢＭ層５上の、Ｃｕポスト６を形成する予定の領域に、予め穴を開けたドライフィルム（不図示）を貼り付ける。その後、電界メッキにより、ＵＢＭ層５の上にＣｕポスト６を形成する。その後、ドライフィルムを剥がし、Ｃｕポスト６をマスクとしてＵＢＭ層５をエッチングし、余分なＵＢＭ層５を除去する。これにより、ＵＢＭ層５は、Ｃｕポスト６とほぼ同形となるように加工される。その後、Ａｌ配線層３、応力緩和層４、ＵＢＭ層５、およびＣｕポスト６を被覆するように、エポキシ樹脂層１０を形成する。その後、エポキシ樹脂層１０を研磨して、Ｃｕポスト６の表面をエポキシ樹脂層１０から露出させる。したがって、Ｃｕポスト６の露出面とエポキシ樹脂層１０の表面とは、ほぼ同一平面をなす。その後、Ｃｕポスト６の上に半田ボール７を形成する。
【００１７】
このようにして、応力緩和層４の開口部の上に直径（Ｃ）の円形のＵＢＭ層５を残す。図２は、説明を簡単にするため、応力緩和層４の開口寸法Ｂに対して、Ｃｕポスト６が同心円状に重なる場合を例示しており、この直径（Ｃ）のＵＢＭ層５は、直径（Ｂ）の開口部を覆うとともに、開口部周囲の応力緩和層４と幅（Ａ）だけオーバーラップする大きさである。すなわち、以下の式（１）の関係を満たす。
Ｃ＝Ｂ＋２×Ａ  ・・・式（１）
【００１８】
ここで、応力緩和層とは、半導体装置の半導体基板への実装時の熱応力を緩和するための層を意味する。応力緩和層４としては、ＳｉやＣｕより柔らかく、ポリイミド等の樹脂より硬く、かつＳｉとＣｕの中間の熱膨張係数を有する材料が好ましい。このような材料は、熱変形しにくく適度に柔らかいため、ＵＢＭ層５とＡｌ配線３との間で緩衝材の役割を担うことができる。なお、半田実装時の温度は、通常、２２０℃〜２６０℃である。
【００１９】
ここで、各材料の室温から実装温度における熱膨張係数を表１に示す。応力緩和層４として使用する材料は、ＳｉとＣｕの中間の熱膨張係数を有する材料が好適である。このような材料としては、以下の表１に示すように、５ｐｐｍ／℃以上１０ｐｐｍ／℃以下の熱膨張係数、および３０ＧＰａ以上１００ＧＰａ以下のヤング率を有する材料が好ましい。上記条件を満たす材料としては、リンガラス（ＢＰＳＧ、ＰＳＧ）が挙げられる。リンガラスは、８ｐｐｍ／℃の熱膨張係数、６５ＧＰａのヤング率を有する。応力緩和層４は、ＢＰＳＧまたはＰＳＧからなる単層としても良いが、これらを組み合わせた複合層としても良い。
【表１】
2009164442.tif 000003
図３に、ＵＢＭ層５の直径およびＣｕポスト６の直径（Ｃ）を０．５ｍｍとし、応力緩和層４の開口寸法（Ｂ）を０．３６ｍｍとし、応力緩和層４として、リンガラス、ポリイミド、ＳｉＯＮを用いた場合の、Ａｌ配線層３にかかる最大応力を示す。図３から明らかなように、応力緩和層４としてリンガラスを用いた場合に、Ａｌ配線層３にかかる応力は最も低減される。
図３にはまた、ＵＢＭ層５の直径およびＣｕポスト６の直径（Ｃ）を０．５ｍｍとし、応力緩和層４としてリンガラスを用いた場合の、応力緩和層４の開口寸法（Ｂ）と、Ａｌ配線層３にかかる最大応力のシミュレーション結果を示す。図３から、応力緩和層４とＣｕポスト６との間のオーバーラップ部分の寸法２Ａ（ただし、２Ａ＝Ｃ−Ｂ）を大きくするにつれて、Ａｌ配線層３にかかる最大応力が小さくなるのが分かる。図３に示される結果から、オーバーラップ部分の寸法２Ａを直径Ｃに対して１０％程度とすることで、オーバーラップ部分を設けない場合と比較して、Ａｌ配線層３にかかる最大応力を約２５％低減することができる。なお、最大応力が５００ＭＰａより小さい場合には、Ｃｕポスト６直下の破壊は起こらないことが実験的に判っている。
【００２０】
本実施形態において、２Ａ／Ｃの値は、好ましくは、０．１以上０．５以下であり、より好ましくは０．１以上０．４以下であり、さらに好ましくは０．１以上０．２以下である。
上記の値が０．１以上であると、実装時の応力緩和が十分であり、０．５以下であるとＣｕポストとＡｌ配線層との間の抵抗を低く維持できる。
【００２１】
本実施形態では、応力緩和層４とＣｕポスト６との間のオーバーラップ部分の寸法２Ａは、好ましくは、５０μｍ〜２００μｍであり、より好ましくは５０μｍ〜１００μｍである。ただし、Ａの最適値は、応力緩和層４の材料やＵＢＭ層５の直径により変動する。
なお、本実施形態では、応力緩和層４の開口寸法Ｂに対して、Ｃｕポスト６が同心円状に重なる例を示したが、通常は、応力緩和層４の開口部に対してドライフィルムの貼り合わせ位置はずれるため、Ｃｕポスト６の中心と応力緩和層４の開口部の中心はずれる。この場合は、オーバーラップ部分の最小寸法および最大寸法をそれぞれＡｍｉｎおよびＡｍａｘとしたとき、（Ａｍｉｎ＋Ａｍａｘ）を上記の（２Ａ）に置き換えて考えればよい。
また、本実施形態では、ＵＢＭ層５とＣｕポスト６とがほぼ同形となる例を示したが、ＵＢＭ層５はＣｕポスト６よりも広くなるようにパターニングしても良い。
また、本実施形態では、エポキシ樹脂層１０を用いたが、ポリイミド樹脂などの他の熱硬化性樹脂を用いることができる。
【００２２】
（第二の実施形態）
図４は、本実施形態による半導体装置の概略図である。本実施形態における半導体装置は、応力緩和層４の複数個の開口部にわたり、ＵＢＭ層５およびＣｕポスト６が設けられている以外は、第一の実施形態と同様である。
【００２３】
本実施形態においては、Ｃｕポスト６の外側と応力緩和層４とのオーバーラップ部分の寸法を（Ａ'）、中心部のオーバーラップ部分の寸法を（Ａ''）と表し、開口部の直径を（Ｂ'）と表し、Ｃｕポスト６の直径を（Ｃ'）と表す。
【００２４】
本実施形態においては、（２×Ａ'＋Ａ''）／Ｃ'の値は、好ましくは、０．１以上０．５以下、より好ましくは、０．１以上０．４以下、さらに好ましくは、０．１以上０．２以下である。
ただし、
Ｃ'＝２×Ａ'＋Ａ''＋２×Ｂ'
である。
【００２５】
本実施形態では、例えば、Ｃｕポスト６の直径（Ｃ'）を、５００μｍ、外側のオーバーラップ部分の寸法（Ａ'）を、２５μｍ、中心のオーバーラップ部分の寸法（Ａ''）を５０μｍとすることができる。なお、本実施形態においても、Ｃｕポスト６の中心と応力緩和層４の開口部の中心がずれた場合は、第一の実施形態の場合と同様に考えればよい。
【００２６】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。
例えば、導電性キャップ２を設けた半導体素子２０を例に説明したが、本発明は、導電性キャップ２が無い場合にも適用できる。また、半導体装置２０を実装基板に接続した場合を例に説明したが、本発明は、熱膨張係数が同じ半導体装置に対してバンプ接合する場合にも適用できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第一の実施形態の半導体装置の断面図である。
【図２】本発明の第一実施形態による半導体装置の概略図である。
【図３】応力緩和層の開口寸法とＡｌ配線層にかかる最大応力との関係を示すグラフである。
【図４】本発明の第二の実施形態による半導体装置の概略図である。
【図５】従来の半導体装置を示す概略図である。
【図６】従来の半導体装置を示す概略図である。
【符号の説明】
【００２８】
１  半導体チップ
２  導電性キャップ
３  Ａｌ配線層
４  応力緩和層
５  ＵＢＭ層
６  Ｃｕポスト
７  半田ボール
８  半田
９  裏面メタル
１０  エポキシ樹脂層
２０  半導体装置
３０  ダイ
３１  シリコンボディ
３６  コンタクトポスト
４５  クリップ
４６  脚部
４７  内面
４８  ウェブ
６０  導電性接着剤
６１  ギャップ
６２  ギャップ
１０１  半導体基板
１０７  電極層
１１３  ポリイミド層
１１３ａ  柱状ポリイミド層
１１４  メッキ用電極層
１１６  メタルポスト
１１７  バリア層
１１８  半田ボール
【図１】
2009164442.tif 000004
【図２】
2009164442.tif 000005
【図３】
2009164442.tif 000006
【図４】
2009164442.tif 000007
【図５】
2009164442.tif 000008
【図６】
2009164442.tif 000009