(57)【要約】【課題】複数のＤＳＰカードとバックプレーン上でＶＭＥバスにより接続されたホストＣＰＵが、これらのＤＳＰカードの各ＤＳＰの動作ステータス情報を収集可能な動作ステータス収集装置を提供する。【解決手段】バックプレーンの複数のスロットにそれぞれ装着されて、複数のＤＳＰ６、データバス７、インターフェース部８及びレジスタ１３を搭載する複数のＤＳＰカード２と、ＶＭＥバス４を介して各ＤＳＰカード２とデータ授受可能なホストＣＰＵ１４を有するＣＰＵボード５とを備え、各インターフェース部８が、各インターフェース部８間で共有されて複数のレジスタ領域から構成されるメモリ空間内に複数のステータス領域を等間隔に割り付けるとともに、ホストＣＰＵ１４が各ＤＳＰカード２上の各ＤＳＰ６によってこれらのステータス領域に書込まれたＤＳＰカード２毎の各ＤＳＰ６の動作ステータス情報をＶＭＥバス４経由で収集する。【選択図】図１
2009294766.tif 000002
【特許請求の範囲】
【請求項１】
ＶＭＥ（Versa Modular Eurocard）バス及びこのＶＭＥバスによって互いにバス接続された複数のスロットを有するバックプレーンと、
これらのスロットに装着されて、複数のＤＳＰ（ディジタルシグナルプロセッサ）、これらのＤＳＰに接続されたデータバス、このデータバス及び前記ＶＭＥバス間のインターフェースを行うインターフェース部、及びレジスタをそれぞれが搭載する複数のＤＳＰカードと、
いずれかのスロットに装着されて、前記ＶＭＥバスを介してこれらのＤＳＰカードのインターフェース部との間でデータを授受するホストＣＰＵを有するＣＰＵボードと、を備え、
前記複数のＤＳＰカード上のレジスタの領域によって各インターフェース部間で共有される前記ＶＭＥバス上のメモリ空間が構成されて、前記各インターフェース部がこのメモリ空間内に複数のステータス領域を等間隔に割り付けるとともに、前記ホストＣＰＵが各ＤＳＰカード上の各ＤＳＰによってこれらのステータス領域に書込まれたＤＳＰカード毎の各ＤＳＰの動作ステータス情報を前記ＶＭＥバス経由で収集することを特徴とする動作ステータス収集装置。
【請求項２】
互いにバックプレーン上のＶＭＥバスによってバス接続された複数のスロットにそれぞれ装着された複数のＤＳＰカードのうちのいずれかのＤＳＰカード上のインターフェース部が、このＤＳＰカード上の複数のＤＳＰの起動時に、前記複数のＤＳＰカード上のレジスタの領域によってこれらのＤＳＰカード上のインターフェース部間で共有される前記ＶＭＥバス上のメモリ空間内に、複数のステータス領域を等間隔で割り付けるステップと、
各ＤＳＰカードの各ＤＳＰが、これらのＤＳＰについての動作ステータス情報を各ステータス領域に書込むステップと、
前記ＶＭＥバスを介して前記各ＤＳＰカードとの間でデータを授受するホストＣＰＵが、前記各ステータス領域に書込まれた動作ステータス情報を前記ＶＭＥバス経由で収集するステップとを備えたことを特徴とする動作ステータス収集方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤＳＰの動作ステータスを収集する動作ステータス収集装置及びこの動作ステータス収集装置に用いられる動作ステータス収集方法に関する。
【背景技術】
【０００２】
ＤＳＰカードは複数個のＤＳＰを設けており、各ＤＳＰがこれらのＤＳＰに割り当てられた演算処理を行うことにより、このＤＳＰカードへ入力されたデータに対する信号処理の結果を出力するようにしている。
【０００３】
図５は２枚のＤＳＰカードを使用した場合のＤＳＰ構成の一例を示す図である。ＤＳＰカード５０は、ともに内部メモリを有する２つのＤＳＰ５１−１、５１−２と、これらのＤＳＰ５１−１、５１−２にデータバス５２を介して接続されて、計算命令を記述したプログラムを記憶するフラッシュＲＯＭ５３と、データバス５２に接続されて、ＤＳＰ５１−１、５１−２での各命令の実行結果を一時的に記憶する外部メモリ５４とを有する。ＤＳＰ５１−１、５１−２間はデータバス５６により接続されている。ＤＳＰカード５５の構成はＤＳＰカード５０の構成と同じである。ＤＳＰカード５０、５５間もデータバス５６により接続されている。
【０００４】
このような構成のＤＳＰカード５０に対し、１基本処理時間帯分のディジタルデータが入力装置５７よりデータバス５８を介して入力されると、最初の１／４時間にＤＳＰ５１−１が演算を行い、続く１／４時間にＤＳＰ５１−２がこの演算の結果を用いて演算を行い、その結果を出力する。ＤＳＰカード５５においても１／４時間ずつＤＳＰ５１−１及び５１−２が演算を行うことにより、ＤＳＰ５１−２からの計算結果がデータバス５８を介して出力装置５９へ出力される。次の１基本処理時間帯の開始時に、ＤＳＰカード５０へ、同じデータ量のディジタルデータが入力されて、ＤＳＰカード５０及び５５は同様の演算処理を行う。
【０００５】
ＤＳＰは、信号処理に特化した様々な機能を有しているため、従来ハードウェアで構成していた多くの信号処理機能をソフトウェア化している。通常、ＤＳＰはＣＰＵと比べて使用可能なメモリ資源が乏しいため、ＣＰＵのように基本ソフトウェア（以下、ＯＳと呼ぶ）を利用したり、複雑な処理を実行することができない。このため、ＤＳＰカード５０、５５が行う信号処理は、たとえば図５に示すとおり、ディジタルフィルタ処理やＦＦＴ処理などの固定した信号処理を各ＤＳＰ５１−１、５１−２に割り付け、ＤＳＰ５１−１、５１−２間は専用の高速通信バスを用いて接続するというＤＳＰ構成を取っている。
【０００６】
図５の例の場合、ＤＳＰのプログラムは、各ＤＳＰカード５０、５５のフラッシュＲＯＭ５３に格納されており、このフラッシュＲＯＭ５３より各ＤＳＰ５１−１、５１−２は起動時に自身が実行するプログラムを読み込み、処理を開始する。
【０００７】
産業用パソコンなどの装置は、複数のスロットを有するバックプレーンと、これらのスロットに装着されたＤＳＰカードと、装置全体を管理するＣＰＵボードとを有し、各スロット間がバックプレーン上でバス接続されて構成されている。バックプレーンの枚数は１枚である場合と複数枚である場合とがある。装置が多数枚のバックプレーンを有する場合、この装置はこれらのバックプレーンどうしが独立した通信路により接続されて構成され、それぞれのバックプレーン上に装着されたＣＰＵボードによって装置全体が管理される。多数枚のバックプレーンを有する装置では、数百枚のＤＳＰカードがこれらのバックプレーンに分けて搭載されている。
【０００８】
従来、装置の動作状況や故障の有無を調べるために、ホストCPUとDSPカードとの間で共有される共有メモリを設けることにより、これらのＤＳＰのステータス情報の授受を行うようにしている。現在、産業用機器で広く用いられている共有メモリの構成方法は、ＶＭＥバス上でメモリ空間を共有するものである。ここで、共有メモリを構成するためには、各ＤＳＰカードはこれらＤＳＰカードに設けた自メモリ資源をＶＭＥバスに開放する処理を行い、この処理に加えて、ホストＣＰＵがＶＭＥバスに対し、既に開放されたメモリ空間を制御する設定を個別のメモリ資源のメモリ空間に行い、かつこの設定を正確に行う必要がある。
【０００９】
使用可能なＶＭＥアドレスは、ＤＳＰカードやバックプレーンといったハードウェアの構成や、これらのＤＳＰカードやバックプレーンの製造メーカ毎に異なる。このことから、産業用パソコンなどの装置に使われる共有メモリのメモリ空間の割り当て方は装置ごとに異なる。このため、共有メモリの設定情報は、各装置に設けられたホストＣＰＵ、及びＤＳＰ上で実行される個別アプリケーションに一任されている。
【００１０】
ＶＭＥバスの仕様については規格化されており（例えば非特許文献１、２参照）、この規格に沿って装置は設計される。装置が使う共有メモリのメモリ空間の割り当て方は装置を設計した者により決められる。この割り当ては、装置が行う仕事の内容や、この装置へのＤＳＰカードの搭載枚数などに応じて設計者が行う。装置の起動時に、ＣＰＵソフトウェアの実行によって初期設定処理が行われることにより、この装置用のメモリ空間は、装置に合わせて割り付けられる。ＶＭＥバスを用いた市販品のボード類を使って装置が組立てられる場合、初期設定の内容は、ボード類のマニュアルに記述されたメモリ空間に基づく。このメモリ空間の割り付けの変更はできない。従って、装置の使用者には、装置のメモリ空間の割り当て方の自由度がない。
【００１１】
ところが、近年、ＤＳＰ用の内部メモリの容量の増加により、ＤＳＰが複雑な処理を実行できるようになり、ＤＳＰカードは高機能化し、ＤＳＰカードの枚数が増大している。それに伴い、起動時自己診断処理に代表されるＤＳＰの起動処理が必要かつ重要になってきている。また、多数枚のＤＳＰカードを搭載した装置では、起動処理中にハードウェアの異常が検知された場合、外部へＤＳＰカードの故障情報を伝える状況が必要である。
【００１２】
一例を述べると、ＣＰＵの処理速度は年々向上してきており、数年前の設計情報に基づいて装置を製造した場合、処理速度の速いホストＣＰＵを搭載したＣＰＵボードを有する装置を動作させると、ＤＳＰカード上のＤＳＰの起動処理が終了する前にホストＣＰＵの処理が始まることがあり、装置が正常に動作しない場合がある。ＤＳＰが自己診断処理を終えていない間、ホストＣＰＵは処理を待たなければならないため、ホストＣＰＵからＤＳＰカードに対して演算指令が出される前に、各ＤＳＰは起動処理を完了しておく必要がある。また、ＤＳＰカードに故障が生じた場合、係員が異常の起きたＤＳＰカードを特定し、カード交換の後速やかに装置を復旧させられるようにすることが要請されているが、ＤＳＰ用の内部メモリの容量は少ないため、ＤＳＰカードから、異常の発生を外部へ通知するプログラムをこのＤＳＰカードに記憶させておくことができない。このため、ＤＳＰ用アプリケーションの起動前における動作ステータス情報を装置が収集することの重要性が増してきている。
【００１３】
従来、マイクロプロセッササブシステムとしてのモジュール自体から故障解析に必要な情報を十分に得ることを可能にし、トラブル発生時の問題の早期解決を可能とした診断情報記録装置及び方法が提案されている（特許文献１参照）。ハードウェアの状態により動作が異なる機構の試験を行うためのハードウェアアクセスプログラムの数を自動的に設定できるようにした情報処理装置の試験装置及び方法及びプログラムも提案されている（特許文献２参照）。これらの特許文献１、２に記載の発明はいずれも試験の自動化と自動化に必要な情報収集とを実現するものである。これらは、ユーザが通知機能を実装するために必要な容量を有するメモリと、このメモリにインストール可能なＯＳと、これらのメモリやＯＳを用いる汎用ＣＰＵとを利用可能なコンピュータシステムで動作するものである。
【特許文献１】特開平０９−３３０２８０号公報
【特許文献２】特開２００８−９８１６号公報
【非特許文献１】ＡＮＳＩ／ＶＩＴＡ  １−１９９４，ＶＭＥ６４
【非特許文献２】ＡＮＳＩ／ＶＩＴＡ  １．１−１９９７，ＶＭＥ６４  Ｅｘｔｅｎｓｉｏｎｓ
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、これまでのホストＣＰＵは、ハードウェア機器の起動時において各ＤＳＰの動作ステータスを収集することができない。起動処理、及び起動時自己診断処理はＤＳＰ用個別アプリケーションと異なるアプリケーションが行っており、かつこのアプリケーションはハードウェアと一体で用いられている。これらの起動処理と個別アプリケーションとの間において、VME共有メモリの設定条件が一致する可能性は低く、さらに、市販のＤＳＰカードにおけるVME共有メモリのデフォルト設定までを考慮した汎用的なメモリ空間についての設定条件は従来技術には存在しない。
【００１５】
産業用機器として用いられる装置のために個別専用のアプリケーションが開発されているが、共有メモリのメモリ空間の割り当て方はその装置ハードウェアに固有である。各ＤＳＰがステータス情報を書込みした後、ホストＣＰＵは装置固有のメモリ空間の割り付け情報に基づいて、これらのＤＳＰのステータス情報を取得する必要があるが、このホストＣＰＵがこの割り付け情報を認識するためには、予め装置にステータス情報を取得するプログラムを実装しておかなければならない。装置の製造者は、装置使用者である顧客へ装置を出荷する際、プログラムをフラッシュＲＯＭに焼き付けておくため、装置が複数のバックプレーンから構成されている場合、バックプレーン毎にそれぞれ異なるＤＳＰソフトウェアあるいはプログラムを実装する手間がかかる。また、メモリ空間の割り付け方の自由度が高く、ＤＳＰ演算の内容はＤＳＰカードごとに異なることが多いため、メモリ空間の割り付け方が装置ごと及びバックプレーンごとに異なるということは多々ある。例えば２枚のバックプレーンを設けた装置は、２種類のメモリ空間の割り付け用のプログラムを各フラッシュＲＯＭに書込む必要がある。異なるバックプレーンに、本来別のバックプレーンに装着すべきＤＳＰカードが装着された場合、装置は動作しない。
【００１６】
その結果、ＶＭＥ共有メモリ機能が用いられた場合でも、ＶＭＥ共有メモリの設定条件が異なる場合には、ＣＰＵカードは正しくデータの取得が出来ないため、ＤＳＰカード間で故障情報の共有ができない。
【００１７】
上述した従来技術は、複数のＤＳＰカードを対象とし、これらのＤＳＰカードの動作ステータスを収集するものではない。
【００１８】
そこで、本発明は、上記の課題に鑑み、複数のＤＳＰカードとバックプレーン上でＶＭＥバスにより接続されたホストＣＰＵが、これらのＤＳＰカード上のＤＳＰの動作ステータス情報を収集することが可能な動作ステータス収集装置及び動作ステータス収集方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
このような課題を解決するため、本発明の一態様によれば、ＶＭＥバス及びこのＶＭＥバスによって互いにバス接続された複数のスロットを有するバックプレーンと、これらのスロットに装着されて、複数のＤＳＰ、これらのＤＳＰに接続されたデータバス、このデータバス及び前記ＶＭＥバス間のインターフェースを行うインターフェース部、及びレジスタをそれぞれが搭載する複数のＤＳＰカードと、いずれかのスロットに装着されて、前記ＶＭＥバスを介してこれらのＤＳＰカードのインターフェース部との間でデータを授受するホストＣＰＵを有するＣＰＵボードと、を備え、前記複数のＤＳＰカード上のレジスタの領域によって各インターフェース部間で共有される前記ＶＭＥバス上のメモリ空間が構成されて、前記各インターフェース部がこのメモリ空間内に複数のステータス領域を等間隔に割り付けるとともに、前記ホストＣＰＵが各ＤＳＰカード上の各ＤＳＰによってこれらのステータス領域に書込まれたＤＳＰカード毎の各ＤＳＰの動作ステータス情報を前記ＶＭＥバス経由で収集することを特徴とする動作ステータス収集装置が提供される。
【００２０】
また、本発明の別の一態様によれば、互いにバックプレーン上のＶＭＥバスによってバス接続された複数のスロットにそれぞれ装着された複数のＤＳＰカードのうちのいずれかのＤＳＰカード上のインターフェース部が、このＤＳＰカード上の複数のＤＳＰの起動時に、前記複数のＤＳＰカード上のレジスタの領域によってこれらのＤＳＰカード上のインターフェース部間で共有される前記ＶＭＥバス上のメモリ空間内に、複数のステータス領域を等間隔で割り付けるステップと、各ＤＳＰカードの各ＤＳＰが、これらのＤＳＰについての動作ステータス情報を各ステータス領域に書込むステップと、前記ＶＭＥバスを介して前記各ＤＳＰカードとの間でデータを授受するホストＣＰＵが、前記各ステータス領域に書込まれた動作ステータス情報を前記ＶＭＥバス経由で収集するステップとを備えたことを特徴とする動作ステータス収集方法が提供される。
【発明の効果】
【００２１】
本発明によれば、ホストＣＰＵがＶＭＥバスを介してＤＳＰカードに設けられた複数のＤＳＰの動作ステータス情報を収集することができるようになる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態に係る動作ステータス収集装置及び動作ステータス収集方法について、図１乃至図４を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００２３】
本実施形態に係る動作ステータス収集装置は、正面側に開口する正面開口部を有する箱状のシャーシと、このシャーシの背面側に配されて複数のスロットを面上等間隔に配列して設けたバックプレーンと、これらのスロットのうちの最端側のスロットに差込まれたＣＰＵボードと、それぞれがこのＣＰＵボードが差込まれたスロット以外の他のスロットに差込まれた複数枚のＤＳＰカードとを備えている。このバックプレーンにはスロットの配列方向にＶＭＥバスが布線されている。ＣＰＵボード及び複数のＤＳＰカードの各一側端部にはエッジ電極部が形成されており、これらのエッジ電極部がスロットのコネクタに嵌着されることによって互いに通電し、ＣＰＵボード及び複数のＤＳＰカードはＶＭＥバスに収容接続されるようになっている。
【００２４】
（構成）
図１は本実施形態に係る動作ステータス収集装置の構成図である。動作ステータス収集装置１はフラッシュＲＯＭから起動することを目的としたＤＳＰ用の実行プログラムが出力する動作ステータスを収集するものであり、Ｍ枚のＤＳＰカード２と、これらのＤＳＰカード２にコネクタ３を介して電気的に接続されたＶＭＥバス４と、このＶＭＥバス４にコネクタ３を介して接続されたＣＰＵボード５とを備えている。
【００２５】
１枚目のＤＳＰカード２は、それぞれプロセッサ内部にプログラム及びデータ格納用メモリを持つＮ個のＤＳＰ６と、データバス７と、ＶＭＥバス４及びデータバス７に接続されたバスプロトコル変換機能部８と、これらのＤＳＰ６用のプログラムを保持するフラッシュＲＯＭ９と、ページメモリのような大容量の記憶領域を有する揮発性の外部記憶装置１０とを備えている。各ＤＳＰ６は小容量の記憶領域を有する内部メモリ１１と、データバス７に接続されてＤＭＡ（ダイレクトメモリアクセス）転送を行うＤＭＡコントローラ１２とを有する。バスプロトコル変換機能部８はバスブリッジであり、ＶＭＥバス４とデータバス７との間のバス幅の整合や転送単位の整合などの処理を行う。バスプロトコル変換機能部８はインターフェース部として機能する。このバスプロトコル変換機能部８には、Ｎ個のＤＳＰ６の各動作ステータスを記憶するレジスタ１３が設けられており、このレジスタ１３はＮ個のＤＳＰ６によって書込みされる。このレジスタ１３は、ＦＰＧＡ（Field Programmable Gate Array）により実現されている。
【００２６】
フラッシュＲＯＭ９には、Ｎ個のＤＳＰ６の信号処理用のプログラム及び自己診断用のプログラムが保持されており、これらのプログラムは動作ステータス収集装置１が起動された後に、各ＤＭＡコントローラ１２によってそれぞれの内部メモリ１１に転送される。起動後、Ｎ個のＤＳＰ６は、内部メモリ１１に記憶されたプログラムの計算命令にしたがって計算処理を行うようにされている。外部記憶装置１０にはＤＲＡＭが用いられている。ＤＳＰカード２は、Ｎ個のＤＳＰ６から構成されていることから、ブート対象のＤＳＰ６は１個又は複数個存在する。２枚目のＤＳＰカード２からＭ枚目のＤＳＰカード２はいずれも１枚目のＤＳＰカード２と同じ構成を有する。Ｍ枚のＤＳＰカード２はともに同一のＶＭＥバックプレーンを共有している。
【００２７】
ＣＰＵボード５は、ホストＣＰＵ１４と、記憶容量の大きいメモリ１５とを有する。本実施形態に係る動作ステータス収集装置１では、Ｍ枚のＤＳＰカード２の各ＤＳＰ６がそれぞれの起動時の自己診断結果を動作ステータス情報としてバスプロトコル変換機能部８のレジスタ１３に書込むとともに、ホストＣＰＵ１４がこのレジスタ１３に書込まれたＭ×Ｎ個の全てのＤＳＰ６の自己診断結果を収集してこの自己診断結果をメモリ１５に書込むようにしている。レジスタ１３のアドレス割り付けを、ハードウェアであるバスプロトコル変換機能部８が行っている。この動作ステータス収集装置１に電源が投入されたときに、バスプロトコル変換機能部８が図２に示すようなアドレス割り付けを行うようにしている。
【００２８】
図２（ａ）はＶＭＥバス４上で共用されるメモリのメモリ空間の一例を示す図である。共有メモリには、Ｍ枚のＤＳＰカードに搭載されたメモリ資源が用いられている。１枚目のＤＳＰカード２のステータス用レジスタ１３、２枚目のＤＳＰカード２のステータス用レジスタ１３、…、２０枚目のＤＳＰカード２のステータス用レジスタ１３が協動することにより共有メモリとしての機能が実現される。バスプロトコル変換機能部８はこのメモリ空間に、例えば２０スロット分あるいは２１スロット分のステータス領域を重複なく並ぶように割り付ける。ＶＭＥバス４が２４ビットのアドレスバス幅及び３２ビットのデータバス幅を有する場合、割り付け後、１６Ｍバイトのメモリ空間内の各ステータス領域へ、ホストＣＰＵ１４がアクセス可能になっている。ホストＣＰＵ１４はこのメモリ空間で均等間隔に並んだ２０スロット分のステータス領域を順番に読みに行き、各ステータス情報を収集するようにしている。
【００２９】
ＡＮＳＩ／ＶＩＴＡ  １−１９９４規格及びこの規格が定義された以降に改訂されたＶＭＥバスに関する規格では、メモリ空間が等間隔に並んだ状態に割り当てられる機能がサポートされている（非特許文献１、２等参照）。この規格では、全メモリ空間のうちの一部のメモリ空間がユーザの使用のために開放されている。規格内の決められた条件において共有メモリのメモリ空間が等間隔に配置されることを、本実施形態に係る動作ステータス収集装置１は利用している。ブート時において、規格上等間隔に並べられるメモリ空間を、バスプロトコル変換機能部８がＭ個のＤＳＰカード２用にそれぞれ割り当てし、これらのＭ個のメモリ空間のそれぞれにＭ枚のＤＳＰカード２のステータス領域を割り付ける。各ＤＳＰ６は自己診断結果をそれぞれに割り当てられたステータス領域へステータス情報として書込むようにしている。
【００３０】
図２（ｂ）はステータス情報が格納されるアドレスの一例を示す図である。１枚目のＤＳＰカード２用のステータス情報は、この１枚目のＤＳＰカード２用ステータス領域のベースアドレスから１６バイト離れたアドレスに書込まれる。ＤＳＰ６が搭載されたＤＳＰカード２と同じＤＳＰカード２上に搭載されたフラッシュＲＯＭ９や外部記憶装置１０等の自己診断結果については、処理を実施したＤＳＰ６がこれらの自己診断結果をこのステータス領域に書込むようにしており、このレジスタ１３に書込まれた自己診断結果は、ホストＣＰＵ１４によってリードされるようになっている。ステータス情報が３２ビットのデータによって表される場合、Ｎ個のＤＳＰ６、フラッシュＲＯＭ９、外部記憶装置１０等のそれぞれについての自己診断結果は、３２ビットデータの１ビットずつで表されるようになっている。ＤＳＰ６は自己診断結果が正常及び異常の各状態をそれぞれ０及び１という値によって書込むようにしている。
【００３１】
図２（ｃ）に、自己診断結果の一例を示す。３２ビットのデータの例が同図には示されている。第０ビットにはＮ個のＤＳＰ６のうちの第１のＤＳＰ６についての自己診断結果が書込まれるようになっている。この第１のＤＳＰ６が正常である場合、ＤＳＰ６は第０ビットに０を書込み、この第１のＤＳＰ６が異常である場合、別のＤＳＰ６がこの第０ビットに１を書込むようにしている。例えば４個のＤＳＰ６が１枚のＤＳＰカード２に設けられている場合、第０ビットから第３ビットまでの４つのビットが４個のＤＳＰ６の自己診断結果を表すために用いられる。第４ビットには外部記憶装置１０の自己診断結果が正常又は異常を表す２値で書込まれる。第５ビットにはフラッシュＲＯＭ９の自己診断結果が正常又は異常を表す２値で書込まれる。第６ビットには図示しない温度センサ等の自己診断結果が正常又は異常を表す２値で書込まれる。第３１ビットにはＤＳＰカード２の起動が完了したかどうかを表す情報が２値で書込まれる。
【００３２】
また、図１のメモリ１５には、ＯＳと、このＯＳ上で動作し、それぞれの自己診断結果を例えば画像表示化するためのデータを生成するアプリケーションプログラムとが保持されている。このＣＰＵボード５は、図示しないＬＡＮとも接続可能にされており、ＬＡＮを介して自己診断結果を画面表示する表示装置が接続可能になっている。このアプリケーションプログラムによって、表示装置の画面に、ＤＳＰカード２のカード番号と、正常か異常かを表す判定結果とが全てのＤＳＰカード２毎に対応付けられて表示されるようにしている。
【００３３】
また、本実施形態に係る動作ステータス収集方法は、バスプロトコル変換機能部８が、起動時にＶＭＥメモリ空間のうちユーザに使用が開放されたメモリ空間にステータス領域を確保して、このステータス領域を等間隔に割り付けるステップと、Ｍ枚のＤＳＰカード２のそれぞれに設けられたＮ個の各ＤＳＰ６やフラッシュＲＯＭ９などのＩＣについての自己診断結果を各ＤＳＰ６がステータス情報として書込むステップとを行う。ホストＣＰＵ１４は、ＶＭＥバス４上に属する全てのカードに対してカード種別を収集するステップと、ＤＳＰカード２上のＤＳＰ６に対する動作ステータスを収集するステップとを行う。ホストＣＰＵ１４及びＤＳＰカード２上のプロトコル変換機能部８（ＶＭＥバス用ブリッジ）は、ANSI/VITA 1.1-1997, VME64 Extensions によるGeographical Address機能を用いて各々のCR/CSRレジスタを重複すること無くVME  A24 CR/CSR空間に割り当てる。その後、ホストＣＰＵ１４は、対象となるＤＳＰカード２上のVME CR/CSRレジスタの中のユーザ定義レジスタ内に実装したＤＳＰステータスレジスタ１３より、動作ステータスを取得する。
【００３４】
具体的には、ホストＣＰＵ１４は、自スロットの次から最大スロット数にかけて各領域を順番にリードする。このリードによって０ｘＦＦＦＦＦＦＦＦが得られた場合、ＶＭＥ規格により、バックプレーンにはＤＳＰカード２及びＣＰＵボードのいずれもが装着されていないとホストＣＰＵ１４は判断する。一方、リードした値に０が含まれている場合、ホストＣＰＵ１４はバックプレーンに他ＣＰＵボードや１枚以上のＤＳＰカード２が挿着された状態であると判断する。図２に示したメモリ空間内にこれらのＤＳＰカード２についてのステータス領域が等間隔に並んでいるため、ホストＣＰＵ１４は、１から２０までステータス領域のスキャンを順々に実行して、各領域のステータス情報がオール１であるか、０を含むものであるかをリードする。ステータス情報が０を含む場合、ホストＣＰＵ１４は、ステータス情報を構成する３２ビット中、起動完了を表すビットを除く３１ビットのうちの０ビットが立っている位置に相当するＤＳＰ６やフラッシュＲＯＭ９等のＩＣのうちの異常のあるＤＳＰ又はＩＣを特定するようにしている。
【００３５】
この動作ステータス収集装置１では、ステータス領域を、ＤＳＰ６やホストＣＰＵ１４によらずにバスプロトコル変換機能部８が直接ＶＭＥバス４へメモリ割付けを行い、ホストＣＰＵ１４が等間隔に並んだステータス情報を順番にリードするため、最大スロット数−１分の全てのＤＳＰカード２に搭載されたＤＳＰ６の動作ステータスをホストＣＰＵ１４が協調的に収集可能になっている。
【００３６】
この動作ステータス収集装置１は、ファームウェアを常駐させるために用いるフラッシュＲＯＭ９を搭載し、ホストＣＰＵ１４または他ＤＳＰカード２と通信を行うためのＶＭＥインターフェースを搭載したＤＳＰカード２の個別ＤＳＰ６に対する動作ステータス収集を行う。自己診断結果といったステータスデータのデータ量は小さいため、ステータス情報を規格に従ったユーザメモリ領域にセットし、各ステータス情報をホストＣＰＵ１４がリードするだけで各ＤＳＰカード２についてのステータス情報を収集可能になっている。
【００３７】
（作用）
このような構成の本実施形態に係る動作ステータス収集装置１の１枚目のＤＳＰカード２の動作について説明する。
【００３８】
（１）ＤＳＰ１〜Ｎのブート方法
１枚目のＤＳＰカード２上のＮ個のＤＳＰ６のブート処理手順を図３を参照して説明する。図３はバスプロトコル変換機能部８が行うＮ個のＤＳＰ６のうちの第１のＤＳＰ６のブート処理方法を説明するためのフローチャートである。
【００３９】
電源が投入された後、ステップＳ１において、バスプロトコル変換機能部８は、このバスプロトコル変換機能部８内にあるＤＳＰ用ステータス用レジスタ１３を０クリアする。０は正常値を表す。ＤＳＰカード２へバックプレーンから給電された直後、このレジスタ１３はオール０にはなっていないので、ハードウェアであるバスプロトコル変換機能部８がステータス管理に用いるステータス領域を０クリアする。これにより、レジスタ１３の値をホストＣＰＵ１４がリードするよりも前に、このレジスタ１３の値が０にされる。
【００４０】
この０クリア処理の後、ステップＳ２において、バスプロトコル変換機能部８は、ANSI/VITA 1.1-1997  ＶＭＥ６４ Extensionsで定義されたメモリ割付処理を実行する。これによって、レジスタ１３に、ＶＭＥバス４上のメモリ空間のアドレスがＭ枚のＤＳＰカード２間で重複無く割り当てられる。
【００４１】
次に、ステップＳ３において、バスプロトコル変換機能部８は、Ｎ個のＤＳＰ６のリセットを解除する。これらのＤＳＰ６は、パワーオンリセットされた直後はリセットされており、ＤＳＰ６それぞれの動作は停止している。メモリマッピングが行われてステータス収集処理の準備ができた後、このバスプロトコル変換機能部８が各ＤＳＰ６についてのリセット状態を解除することにより、各ＤＳＰ６のステータスはデータや指令などの信号を受信可能にされて、所望の演算などの処理を開始できる状態になる。
【００４２】
次に、ステップＳ４において、１〜Ｎの各ＤＳＰ６は、図１の（１）に示すとおり、フラッシュROM９からプログラムをこれらのＤＳＰ６の各内部メモリ１１にロードする。ステップＳ５において、これらのＤＳＰ６は自己診断処理を実施し、また、所定の演算処理を行う。このとき、各ＤＳＰ６は同図の（２）に示すとおり、バスプロトコル変換機能部８（バスブリッジ）内にあるＤＳＰ用ステータス用レジスタ１３へ、現在の動作状態を設定する。あらかじめ定めたＤＳＰ６は、外部記憶装置１０やフラッシュＲＯＭ９についても自己診断処理を行って、これらの外部記憶装置１０、フラッシュＲＯＭ９の自己診断結果もステータス情報に書込む。ステップＳ６において、あらかじめ定めたＤＳＰ６は、これらの起動処理が終わると、起動の完了もステータス情報の所定ビットに書込む。
【００４３】
ホストＣＰＵ１４がステータス情報をリードする処理と、各ＤＳＰ６が共有メモリにステータス情報を書込む処理とのうちいずれが先に完了するかについては、演算対象の仕事の内容によって異なる。起動完了を通知する機能がないと、ホストＣＰＵ１４によるステータス情報のリード処理が、ＤＳＰ６によるステータス情報の書込みよりも先に実行された場合、動作ステータス収集装置１の動作状態が不正確になる可能性がある。しかし、ステータス情報には起動完了を表すビットが含まれているため、このビットをホストＣＰＵ１４が認識することによって、Ｎ個のＤＳＰ６が自己診断を終了していない間、ホストＣＰＵ１４によるステータス情報のリード処理は始まらない。
【００４４】
この後、各ＤＳＰ６はＤＳＰソフトウェアの演算処理を実行し（ステップＳ７）、演算処理後の各ステータスをステータス領域に書込む（ステップＳ８）。ＤＳＰソフトウェアはＦＦＴ演算などの処理である。各ＤＳＰ６は、ホストＣＰＵ１４から、この演算処理の終了を受信したかどうかを判定する（ステップＳ９）。ＤＳＰ６は終了を受信していない間はこのステップＳ９にてＮＯルートを通りステップＳ７の処理を行う。ＤＳＰ６は終了指令を受信した場合、ステップＳ９にてＹＥＳルートを通り、ステップＳ１０において、処理終了をステータス領域へ設定し、終了処理を実行する。
【００４５】
Ｍ枚のＤＳＰカード２のうち２枚目のＤＳＰカード２からＭ枚目のＤＳＰカード２における各ＤＳＰ６のブート処理方法も、１枚目のＤＳＰカード２における各ＤＳＰ６のブート処理方法と同じである。
【００４６】
（２）ホストＣＰＵ１４の動作ステータス収集方法
図４はホストＣＰＵ１４におけるＤＳＰカード２の動作ステータス収集方法を説明するためのフローチャートである。ステップＴ１において、図１の（３）に示すとおり、ホストＣＰＵ１４は、同一のＶＭＥバックプレーンに属する全てのカードについて、ANSI/VITA 1.1-1997  ＶＭＥ６４ Extensionsで定義されたＣＲ／ＣＳＲ（Configuration ROM and Control Status Register）レジスタを読込み、このレジスタ値から全カードのカード種別を収集する。このＣＲ／ＣＳＲレジスタには製造メーカＩＤや製品ＩＤが記録されており、動作ステータス情報収集装置１は、このＣＲ／ＣＳＲレジスタの値より、バックプレーンに差込まれたカードがサポート可能なカードであるかどうかを判断する。バックプレーンにサポート外のカードが装着されている場合、このカードだけを分離する処理を行うことにより、該当するカードだけのステータス情報を見に行くような処理も可能になる。
【００４７】
ホストＣＰＵ１４はスロット番号ｉに検出したＤＳＰカード数をセットし（ステップＴ２）、ＤＳＰカードｉの動作ステータスを調べてから（ステップＴ３）、ｉをインクリメントする（ステップＴ４）。ステップＴ２からステップＴ４の処理を繰り返すことにより、ホストＣＰＵ１４は図１の（３）に示すとおり、収集対象のＤＳＰカード２に対して、ＶＭＥバス経由でＭ×Ｎ個のＤＳＰ６の全てについての動作ステータスを取得する。ホストＣＰＵ１４は、取得したステータス情報のデータ値を読み、カードが生きているあるいはそうでないかを判断する。このデータ値が正常値を示していない場合、ホストＣＰＵ１４は、自己診断結果によってＩＣ単位で正常であるかどうかを判断して判断結果を出力する。
【００４８】
一例として、ステータス情報の全てのビット値が１であるならば、バックプレーンには一枚もカードやボードが装着されていないとホストＣＰＵ１４は判定する。起動完了ビット以外のステータス情報の全てのビット値が０であるならば、バックプレーンの全スロットにＤＳＰカード２あるいはＣＰＵボード５が装着されており且つこれらのカードあるいはボードの状態は正常であるとホストＣＰＵ１４は判定する。起動完了ビット以外のステータス情報の全ビットのうちのいずれかの箇所のビットに１が立っている場合、バックプレーン上にはカードあるいはボードが装着されており且つ該当するビット１に相当するＤＳＰ６やフラッシュＲＯＭ９類が壊れているとホストＣＰＵ１４は判定する。
【００４９】
ホストＣＰＵ１４はこの取得したステータス情報の結果を、ＣＰＵボード５上のメモリ１５に書込む。ＬＡＮなどを介して接続された表示装置の画面にアプリケーションプログラムがこの動作ステータスを表示する。アプリケーションプログラムはメモリ１５の情報を読み込み、この情報を表示装置の画面上で特定できるようにして表示する。
【００５０】
例えば２１のスロット部の直上に位置するシャーシ本体に緑色のＬＥＤと赤色のＬＥＤとを設置しておき、これらのＬＥＤを点灯駆動するドライバをメモリ１５に記憶しておく。産業用機器を構成する１又は複数セットのシャーシ内に収納されたＤＳＰカード２のうちのいずれかに故障が発生した場合、ホストＣＰＵ１４が、表示装置の画面表示と連動して、故障したＤＳＰカード２用の緑色ＬＥＤを消灯して赤色ＬＥＤを点灯させる。これによって係員は、数百枚のＤＳＰカード２のうち、故障したＤＳＰカード２を容易に特定することができるようになる。数百枚のＤＳＰカード２からなる信号処理用装置を製造しこれを顧客に納入した後、この装置を構成する数百枚のＤＳＰカード２のうちのいずれかが壊れた場合でも、顧客は係員を使って容易に交換作業を行わせることができる。従来技術では、一枚のバックプレーンの試験を行うために５〜１０分の時間を要し、係員が全てのバックプレーンを巡回的に調べる作業を行っていたが、本実施形態に係る動作ステータス収集装置１によれば手作業や人手によるチェック労力の削減も図れる。
【００５１】
起動処理と、起動時自己診断処理とはいずれもＤＳＰ用個別アプリケーションと異なるアプリケーションが行っており、これらの起動処理と個別アプリケーションとの間で、VME共有メモリの設定条件は異なるが、動作ステータス収集装置１では、この設定条件が異なっていても、各ＤＳＰカード２の動作ステータスをハードウェアであるバスプロトコル変換機能部８が収集し、ホストＣＰＵ１４がこれらの動作ステータスを管理することができるようになる。
【００５２】
このように、本実施形態に係る動作ステータス収集装置１では、ＤＳＰソフトウェアの演算内容が異なるシャーシ間で、同じプログラムを使って自己診断を行うことができるようになる。異なるシャーシに設けられた異なるバックプレーンの間で同じ自己診断方法が使えるようになる。ホストＣＰＵ１４は、各ＤＳＰ６の起動状態に依存せず、ＶＭＥバス４を経由して、直接対象となるＤＳＰカード２のＤＳＰ６の動作ステータスを収集することができるようになる。
【００５３】
産業用パソコンなどの装置はＶＭＥバス４など標準仕様に準拠した部品から構成されているため、市販品のカードあるいはボードを部品交換単位とすることが望ましい。この動作ステータス収集装置１によれば、異常が発生したシャーシ番号及びカードのスロット位置の特定や管理の作業を自動化することが可能となる。故障したＤＳＰカード２をピンポイントで特定することができる。交換されたＤＳＰカード２ではＤＳＰ６やＩＣ類が再度自己診断を行って、ホストＣＰＵ１４が自己診断結果をチェックできるようになるため、装置故障の検知、交換、修理及び復旧を顧客が簡単に且つ早く行えるようになる。異常の発生時に、ＤＳＰソフトウェアと、ＤＳＰハードウェア自体とのいずれに問題が生じたかを切り分けて知ることができるようになる。
【００５４】
係員によるスイッチ設定や装置設定等の作業により、数十セット以上接続されたシャーシの中から、壊れたＤＳＰカード類を一枚だけ見つけ出すことは極めて困難である。この動作ステータス収集装置１によれば、１枚又は複数枚の壊れたＤＳＰカード２だけを見つけ出すことができる。信号処理用の装置を構成するＤＳＰカード２の枚数が数百枚である場合と、この枚数が１〜２枚である場合とのいずれの場合においても、各ＤＳＰカード２のステータス情報を統一的な方法で収集できるようになる。
【００５５】
また、スロット中に空きがある状態でＤＳＰカード２がバックプレーンに装着されている場合や、複数のバックプレーンの間で搭載されるＤＳＰカード２の枚数が異なる場合であっても、ホストＣＰＵ１４は、統一的な収集方法によって全てのＤＳＰカード２のステータス情報を収集できるようになる。ＤＳＰカード２を装着するスロットの位置を固定しないで、信号処理用装置を構成することができるため、顧客は演算対象や演算規模の変動に応じてスロット構成を変えたときにも、管理作業を簡単に行える。
【００５６】
また、動作ステータス収集装置１は、メモリ空間の情報を０クリアし、ＤＳＰ６のリセットを解除し、自己診断の結果が正常になるまでホストＣＰＵ１４への処理が渡らないようになっているので、ＤＳＰカード２上で異常が生じた場合、ＤＳＰソフトウェアの演算を先に進ませないようにすることができ、装置の動作の安定化も図れる。
【００５７】
以上説明したように、本実施形態に係る動作ステータス収集装置１によれば、ＤＳＰカード２と同一のＶＭＥバックプレーンを共有するホストＣＰＵ１４により、対象となるＤＳＰカード２の動作ステータスの収集を行う事ができる。
【００５８】
また、ステータス収集対象のＤＳＰカード２を次々に変更することにより、一度の作業にＶＭＥバックプレーンがサポートする最大スロット数−１までの数のカードについてのステータス情報の収集ができるため、作業効率が向上する。
【００５９】
バスプロトコル変換機能部８がＤＳＰカード２内部のステータスレジスタに対するアクセス方法を隠蔽する。このため、ホストＣＰＵカードは、あたかもＶＭＥバス４上のメモリカードと同様の方法でアクセスできるため、ＤＳＰカード２内部のステータス情報管理方式に依存せず、データ転送方法が統一される。
【００６０】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記の実施形態では、３２ビットデータの動作ステータスの例を説明したが、動作ステータスの表し方は種々変更可能である。また、上記実施形態では、Ｎ個のＤＳＰ６や、フラッシュＲＯＭ９、外部記憶装置１０といったＩＣの自己診断結果が１ビットで表されていたが、これらのステータス情報のデータ形式は種々変更可能である。これらの動作ステータスの表し方やデータ形式などを変更した発明に対しても、本発明の優位性は何ら損なわれるものではない。
【００６１】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態に係る動作ステータス収集装置の構成図である。
【図２】ＶＭＥバス上のメモリ空間のアドレスの割り当て方を説明するための図である。
【図３】バスプロトコル変換機能部が行うＤＳＰのブート処理方法を説明するためのフローチャートである。
【図４】ホストＣＰＵにおける動作ステータス収集方法を説明するためのフローチャートである。
【図５】複数のＤＳＰカードを使用した場合のＤＳＰ構成の一例を示す図である。
【符号の説明】
【００６３】
１…動作ステータス収集装置、２…ＤＳＰカード、３…コネクタ、４…ＶＭＥバス、５…ＣＰＵボード、６…ＤＳＰ、７…データバス、８…バスプロトコル変換機能部（インターフェース部）、９…フラッシュＲＯＭ、１０…外部記憶装置、１１…内部メモリ、１２…ＤＭＡコントローラ、１３…レジスタ、１４…ホストＣＰＵ、１５…メモリ。
【図１】
2009294766.tif 000003
【図２】
2009294766.tif 000004
【図３】
2009294766.tif 000005
【図４】
2009294766.tif 000006
【図５】
2009294766.tif 000007