(57)【要約】【課題】ガスの発生がきわめて多量な導電性接着剤を用いて半導体素子の接続を行う場合においても、半導体素子の裏面に溝加工などの加工を不要とし、接続層内部にガスがトラップされることにより形成される接続欠陥としてのボイドの発生を抑制することである。【解決手段】半導体素子１を基材２に接続するための接続層が、空隙層１３と、接合層７との積層構造となっていることにより、接続の過程でガスを効率よく接続層の外部に放散することができる。【選択図】図１
2009164208.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有する基材と、
半導体素子と、
前記基材と前記半導体素子との間にこれらを接続するための接続層とを備え、
前記接続層は、その中に連続した空隙が存在する空隙層と、前記空隙層中よりも連続した空隙が相対的に少ない接合層とを含んだ積層体であることを特徴とする、半導体装置。
【請求項２】
前記連続した空隙の最大幅が１０μｍ以下であることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記接続層は、前記空隙層の厚さが前記接合層の厚さより大きいことを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記接続層は、前記空隙層と前記接合層とが合計３層以上積層するとともに、前記接合層の主表面のうち少なくとも一方が前記空隙層と隣接する多層構造であることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記接続層は、前記空隙層と、前記接合層との２層のみからなることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記空隙層および前記接合層は、金属粉と結合材とを混合させたペーストを、前記金属粉の焼結または前記結合材の硬化によって固化することにより形成されることを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記金属粉は、銀、金、または銅を含むことを特徴とする、請求項６に記載の半導体装置。
【請求項８】
前記金属粉は、少なくとも一部の粒径が０.１μｍ以下であることを特徴とする、請求項６または７に記載の半導体装置。
【請求項９】
前記接続層を形成するペースト中における前記金属粉の存在比率が５ｖｏｌ％以上３０ｖｏｌ％以下であることを特徴とする、請求項６〜８のいずれか１項に記載の半導体装置。
【請求項１０】
主表面を有する基材を準備する工程と、
前記基材の前記主表面上に接続層を介して半導体素子を接続する工程とを備え、
前記半導体素子を接続する工程は、接続層を形成する工程を含み、
前記接続層を形成する工程には
連続した空隙が存在する空隙層を形成する工程および、
前記空隙層と積層され、連続した空隙が前記空隙層よりも相対的に少ない接合層を形成する工程を含むことを特徴とする、半導体装置の製造方法。
【請求項１１】
前記空隙層を形成する工程を行なった後に、前記接合層を形成する工程を行なうことにより、前記接続層を形成することを特徴とする、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
少なくとも一部の粒径が０．１μｍ以下である金属粉と結合材とを混合させたペーストを前記空隙層上に形成する工程と、
前記結合材を除去する工程と、
前記金属粉を焼結させて接合層を構成する工程とを備えることを特徴とする、請求項１０または１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、より特定的には実装時の加熱により接続層に発生し、半導体装置の動作特性に影響を与えうる接続欠陥の発生を抑制する半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
昨今、ＲｏＨＳ指令に対応して、電子機器の基板実装における鉛フリー化が進展している。高耐熱性が要求されるために鉛含有はんだの使用が継続されている、半導体パッケージ組立における内部接続用の金属材料にも、鉛フリー化が求められつつある。
【０００３】
しかし、基板実装時の加熱に対する耐熱性を持ち、かつ半導体素子の特性を損なわない４００℃未満の温度で接合が可能な鉛フリー金属材料は、現時点では見出されていない。半導体素子を、それを固定するための基材に搭載する際には、一般に金属として銀を含むペースト（銀ペースト）等の導電性接着剤がボンディング材料として用いられている。
【０００４】
上述の例では、銀ペースト等の導電性接着剤を用いて、半導体素子を固定するための基材に半導体素子をダイボンディングする。その方法は、基材の一方の主表面上に銀ペースト等の導電性接着剤を塗布した後、塗布した導電性接着剤の上層側に固定させたい半導体素子を重ね、導電性接着剤中の溶剤を加熱によって気化させて除去することにより接続するといったものである。
【０００５】
接着時の加熱により銀ペースト中に含まれる溶剤が気化するために多量のガス（アウトガス）が発生する。このアウトガスが、接続層内部に貯留すると大きな接続欠陥であるボイドを生じる。そのため、実装させたい半導体素子と接続層との接着面積が大幅に減少する結果、接着強度を低下させる可能性がある。また、ボイドが大きくなると、ボイド部分には電流や熱が流れることができないため、局所的に電気抵抗や熱抵抗が高まることになる。その結果、ボイドの上部や周辺部分において半導体素子の温度が上昇してしまう可能性がある。
【０００６】
この問題を解決するために、半導体素子の、基材と固定させる際に接着させる一方の接続面に溝加工を施す。すると、この溝が、接続層の溶剤を気化させて除去する際に発生するアウトガスの放散通路として機能するため、アウトガスが接続層内部に貯留するのを防ぎ、接続欠陥の発生量を低減するといった手法がある。この手法は、たとえば特開平０６−３１４７１８号公報「半導体集積回路ペレット」に記載されている。
【特許文献１】特開平０６−３１４７１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、銀ペーストを鉛フリーの半導体接続材料の候補にすると、電気抵抗率が高いため、やはり発熱が大きくなる問題や、電気特性の低下を招く可能性がある問題を抱えている。そこで、銀ナノ粒子を応用した接続技術が開発され始めている。しかし、これに対して上述の、半導体素子の接続面に溝加工を施して加熱時に発生するアウトガスを放出する方法を採用しようとしても、放出しきれないという問題がある。これは以下の理由によると考えられる。すなわち、一般的な銀ペーストの場合、接続層を形成する接着剤の役割を持つ銀ペースト中の溶剤の比率は５０ｖｏｌ％程度であるため、アウトガスの放出も比較的容易に行なえる。ところが、金属ナノ粒子を含むペーストの場合は、金属成分の存在比率が１０ｖｏｌ％程度と少なく、ペースト成分のほとんどがガス化して放散される。このため、半導体素子の接続面に部分的に施した溝のみでは十分なガス放散経路を確保できない。このことにより、発生したガスを除去しきれず、接続層内部に接続欠陥としてのボイドとして残存してしまうのである。
【０００８】
本発明は上述の問題に鑑みなされたものである。その目的は、半導体素子と基材との接続を行なう場合において、接続層内部にトラップされて形成される接続欠陥としてのボイドの発生を抑制する、半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、主表面を有する基材と、半導体素子と、基材と半導体素子との間にこれらを接続するための、接続層とを備える。その接続層は、その中に連続した空隙が存在する空隙層と、空隙層中よりも連続した空隙が相対的に少ない接合層とを含んだ積層体である。また、上述の半導体装置の製造方法としては、主表面を有する基材を準備する工程と、基材の主表面上に接続層を介して半導体素子を接続する工程とを備える。そして上述の半導体素子を接続する工程は、接続層を形成する工程を含み、接続層を形成する工程には、上述の空隙層を形成する工程と、空隙層と積層される上述の接合層を形成する工程とをさらに含むことを特徴とする。
【発明の効果】
【００１０】
本発明における、接続層として空隙層と接合層とを形成しながら接続を行なうといった半導体装置の製造方法によれば、アウトガスの発生が極めて多量なペーストである導電性接着剤を用いて半導体素子の接続を行なう場合においても、半導体素子の裏面に溝加工などの加工が不要である。その結果、本発明における製造方法にて製造した、接続層として連続した空隙が存在する空隙層と、連続した空隙が空隙層よりも相対的に少ない接合層とを含んだ構造を備える半導体装置は、接合層にアウトガスがトラップされている可能性を小さくすることができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
【００１２】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図２は、本発明の実施の形態１における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本発明の実施の形態１における半導体装置１００ｂは、半導体素子１を基材２に接続するための接続層が、空隙層１３と、接合層７との積層構造となっていることが特徴である。また、本発明の実施の形態１における半導体装置１００ｂの製造方法では、まず、基材２の一方の主表面上に空隙層１３を形成する。そして、空隙層１３の、基材２と反対側の主表面上に、図１にて半導体装置の固定前の構造１００ａが示すように、工程完了後に接合層７となるペースト６を供給する。これにより、図２に示すように、半導体素子１と基材２とを接続する接続層として、空隙層１３と接合層７とが、半導体素子１から基材２に向かう方向に見ると互いに隣接する積層構造を形成することができる。
【００１３】
このような製造方法を用いることにより、次に述べるような効果が考えられる。すなわち、工程完了後に接合層７となるペースト６に含まれる溶剤の気化により発生したアウトガスは、ペースト６に隣接する配置となっている、上述の空隙層１３の内部の空隙を通路として移動できる。その結果、空隙層１３の外部にアウトガスを放出させることが可能となる。
【００１４】
上述の連続した空隙は、その幅が最大およそ１０μｍのもので、空隙層１３とはたとえば、平均粒径が１μｍの銀の粉と平均粒径が０．１μｍの銀の粉とを結合材としての揮発性溶剤とともに混合させることにより準備したペースト６を加熱、たとえば焼結させることにより固化させて生成した、厚さが１０μｍの接続層の一部である。この空隙層１３の内部には、接続層の端部まで連続した空隙が多数存在することになる。なお、上述のとおり、連続した空隙の幅を最大およそ１０μｍ以下となるように形成することにより、上述の連続した空隙が、接続時における熱抵抗の原因となることを抑制する。直径が１０μｍ以下の空隙であれば局所的なヒートスポット発生の原因にはならないと考えられる。
【００１５】
また、本発明の実施の形態１における半導体装置１００ｂにおいては、空隙層１３の厚さが、接合層７の厚さよりも大きいことが好ましい。これは、接続時にペースト６に含まれる結合材としての溶剤が、気化する際に発生するアウトガスの通路としての連続した空隙は、その有効面積が大きいほど効率よくアウトガスを外部に放散できる。したがって、空隙層１３の厚さを接合層７の厚さよりも大きくしておくことが好ましい。
【００１６】
また、本発明の実施の形態１における半導体装置１００ｂは、空隙層１３と接合層７とがそれぞれ１層ずつ存在する２層のみの構造となっている。
【００１７】
また、本発明の実施の形態１における半導体装置１００ｂは、接続層を形成する金属粉の材料に関して、銀、金または銅を成分に含めている。半導体素子１と基材２とを良好に接続させるためには、上述の材料の金属粉を用いることが好ましい。
【００１８】
また、上述の銀、金、銅のいずれかを含む組成により構成される金属粉は、少なくとも一部の平均粒径が０．１μｍ以下であり、かつ、接続層を形成するペースト６中における金属粉の存在比率が５ｖｏｌ％以上３０ｖｏｌ％以下と、従来より小さい割合で構成することを特徴とする。また、金属粉の粒径が０．１μｍ以下になると、低温焼成が可能となるといった効果を生むことができる。すなわち、ミクロンオーダーの一般的なサイズの金属粉を用いる場合の融点よりも低い温度にて金属粉が溶融するようになる特別な現象が起こる。そのため、上述のとおり、ペースト６を構成する金属粉は少なくとも一部の粒径を０．１μｍ以下にすることが好ましい。
【００１９】
半導体素子１は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor)やＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor）やバイポーラトランジスタなどの集積回路である。また、基材２は、たとえば半導体素子１と基板とを機械的に接続する役割を果たすリードフレームや、セラミック基板、樹脂のプリント基板などである。
【００２０】
図３は、本発明の実施の形態１における半導体装置の製造方法を示すフローチャートである。図４は、基材の一方の主表面上に、空隙層を形成させるためにペーストを供給した状態を示す概略図である。また、図５は、基材の一方の主表面上に、空隙層を形成させる系を加熱した状態を示す概略図である。続いて、本実施の形態における半導体装置の製造方法について、図３、図４、図５および上述の図１および図２を用いて説明する。
【００２１】
まず、上述のとおり、予め基材２の一方の主表面上に、空隙層１３を形成しておく。その方法としてはまず、ペーストの準備工程（Ｓ３１）を行なう。具体的にはたとえば、平均粒径１μｍの銀の粉および平均粒径０．１μｍの銀の粉の混合粉を揮発性溶剤と混合したペースト６を準備する。次にこのペーストの基材への供給工程（Ｓ３２）を実施する。具体的にはペースト６を、図４に示すように基材２の一方の主表面上に供給する。そのうえで、空隙層の形成（Ｓ３３）を行なう。これは図５に示すように、たとえば加熱して溶剤を揮発させて銀の粉を焼結させることにより、上述のペースト６を空隙層１３とさせる。この空隙層１３の主表面上には障害物が存在しないため、溶剤を揮発させる際に発生したガスは空隙層１３の上方に自由に放散される。この結果、この空隙層１３にはガスが放散された軌跡として、連続した空隙が形成されることになる。
【００２２】
空隙層１３を形成した後、接合層７を形成することにより、接続層を形成する。そのために、上述した空隙層１３の形成に続いてペーストの空隙層表面上への供給工程（Ｓ３４）を行なう。これは具体的には、上述の空隙層１３の、基材２と反対側の主表面上に、たとえば、先に準備した平均粒径１μｍの銀の粉と平均粒径０．１μｍの銀の粉との混合粉を揮発性溶剤と混合したペースト６を供給する。なお、ここで半導体素子１の基材２と対向する表面上にペースト６を供給しても良い。ここで、銀の粉の粒径は少なくとも一部が０．１μｍであればよく、たとえば平均粒径１μｍの銀の粉と混合させずに平均粒径０．１μｍの銀の粉のみを金属粉として準備してペースト６を形成することも可能である。また、ペースト６を供給する量は、先のペーストの基材への供給工程（Ｓ３２）にて供給したペーストの量よりも少ないことが好ましい。このことにより、効率よくアウトガスを外部に放散することができる。次に、半導体素子と基材との重ね合わせ工程（Ｓ３５）に進む。これは上述のペースト６を供給した面の上に半導体素子１を重ね合わせるという工程である。最後に加熱による接続工程（Ｓ３６）を行なう。すなわち加熱してペースト６に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層７を形成するものである。以上の工程により、図２における１００ｂに示すような構成の半導体装置の製造が完了する。
【００２３】
なお、本実施の形態１において、半導体素子１と基材２とを工程（Ｓ３５）にて重ね合わせる際に、供給したペースト６の一部が半導体素子１や空隙層１３の端部からはみ出すことが考えられる。図６は、供給したペーストの一部が重ね合わせの際にはみ出した場合の、接続工程完了後の半導体装置の外観を示す概略図である。加熱による接続工程（Ｓ３６）を行なうことにより、図６の半導体装置の構成１００ｂに示すように接合層７の一部が半導体素子１や空隙層１３の主表面に対してはみ出した状態となる場合がある。しかし、ペースト６のはみ出した部分の加熱により形成された接合層７の端部が、空隙層１３の側面の全面を覆わない限り、空隙層１３の側面のうち、接合層７の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。
【００２４】
ここでは、銀の粉を焼結させて接続層を形成する場合について述べたが、これに限るものではなく、上述のとおり、金や銅の粉を用いた場合や、銀、金、または銅の粉を金属粉の組成に含ませた場合でも良好な接続ができ、同様の効果を得ることができる。また、金属粉の平均粒径についても上述の数値に限るものではなく、任意の粒径を使用可能である。また、金属粉の少なくとも一部の粒径を０．１μｍ以下となるように準備することがさらに好ましい。少なくとも一部の粒径を０．１μｍ以下とすることにより、上述のとおり、低温焼成が可能となるといった効果を生むことができる。すなわち、ミクロンオーダーの一般的なサイズの金属粉を用いる場合の融点よりも低い温度にて金属粉が溶融するようになる特別な現象が起こる。
【００２５】
また、本発明の実施の形態１においては、空隙層１３と接合層７との２層のみからなる構造としている。後述のように、空隙層１３と接合層７とが３層以上ずつ接続した状態からなる多層構造であっても良い。ただし、本発明の実施の形態１のように２層のみからなる構造にすることにより、工程がシンプルになり、コスト的に有利にすることができる。
【００２６】
（実施の形態２）
図７は、本発明の実施の形態２における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図８は、本発明の実施の形態２における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本実施の形態２における半導体装置は、図７に半導体装置の固定前の構造１００ａとして示すように、基本的には実施の形態１における半導体装置と同様の構成を備えている。しかし、本実施の実施の形態２における半導体装置１００ｂの配置は、接続層を構成する、空隙層１３と接合層７とを合計３層以上積層するとともに、接合層７の主表面のうち少なくとも一方が空隙層１３と隣接する多層構造を形成していることを特徴とする。したがって、図８に半導体装置の構成１００ｂとして示すように空隙層１３が、接合層７の一方の主表面上と、同じく接合層７の他方の主表面上の両方の面上に存在する構成となっている点においてのみ、実施の形態１と異なる。
【００２７】
本実施の実施の形態２における半導体装置の構成１００ｂは、特に図８に示すように、空隙層１３が２層存在し、２つの空隙層１３に挟まれるように、接合層７が配置されており、合計３層の接続層を構成している。
【００２８】
本実施の形態２における半導体装置の製造方法は、基本的には実施の形態１における半導体装置の製造方法と同様のステップを備えている。しかし、空隙層１３を、半導体素子１の一方の主表面上と、基材２の一方の主表面上との両方に予め形成させる。それら２つの空隙層１３を接合層７で接続することにより、合計３層の接続層を形成するステップが存在する点においてのみ、実施の形態１と異なる。
【００２９】
図９は、本発明の実施の形態２における半導体装置の製造方法を示すフローチャートである。続いて、本実施の形態における半導体装置の製造方法について、図９および上述の図７および図８を用いて説明する。
【００３０】
まず、上述のとおり、予め半導体素子１の一方の主表面上および、基材２の一方の主表面上とに、空隙層１３を形成しておく。その方法としてはまず、ペーストの準備工程（Ｓ４１）を行なう。具体的にはたとえば、平均粒径１μｍの銀の粉および平均粒径０．１μｍの銀の粉の混合粉を揮発性溶剤と混合したペースト６を準備する。続いてペーストの半導体素子への供給工程（Ｓ４２ａ）、ペーストの基材への供給工程（Ｓ４２ｂ）を行なう。すなわち先に準備したペースト６を、半導体素子１の一方の主表面上および基材２の一方の主表面上に供給する。そのうえで、上述の工程（Ｓ４２ａ）および工程（Ｓ４２ｂ）にて供給したペースト６から、半導体素子への空隙層の形成工程（Ｓ４３ａ）および基材への空隙層の形成工程（Ｓ４３ｂ）を実施する。すなわち、たとえば加熱して溶剤を揮発させて銀の粉を焼結させることにより、上述のペースト６を空隙層１３とさせる（図５参照）。この空隙層１３の主表面上には障害物が存在しないため、溶剤を揮発させる際に発生したアウトガスは空隙層１３の上方に自由に放散される。この結果、この空隙層１３にはアウトガスが放散された軌跡として、連続した空隙が形成されることになる。なお、上述の空隙層１３の厚さは１０μｍ程度が好ましい。次に、基材へ再び、ペーストの供給工程（Ｓ４４ｂ）を行なう。具体的には先に準備したペースト６を、基材２の空隙層１３の、基材２と反対側の主表面上に供給する。なお、図９においては、基材２にペースト６を供給しているが、これは半導体素子１の空隙層１３の、半導体素子１の反対側の主表面上に供給しても良い。次に、半導体素子と基材との重ね合わせ工程（Ｓ４５）に進む。すなわち、半導体素子１の空隙層１３と、上述の基材２に供給したペースト６とを接着させ、系全体を重ね合わせる。最後に加熱による接続工程（Ｓ４６）を行なう。これは加熱してペースト６に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層７を形成するものである。以上の工程により、図８における半導体装置の構成１００ｂに示すような構成の半導体装置の製造が完了する。
【００３１】
本実施の形態２においては、半導体装置の構成１００ｂに示すように空隙層１３が、接合層７の一方の主表面側と他方の主表面側の両側に配置された多層構造となっている。このため、空隙層１３が、接合層７の一方の主表面側のみに配置されている実施の形態１の構成に比べ、より効率よく、接合層７内で発生したアウトガスを除去することができる。
【００３２】
なお、本実施の形態２においても、工程（Ｓ４４ｂ）において基材２の空隙層１３に供給したペースト６を工程（Ｓ４５）において半導体素子１と重ね合わせる際に、供給したペースト６の一部が半導体素子１や空隙層１３の端部からはみ出すことが考えられる。しかし、ペースト６のはみ出した部分の加熱により形成された接合層７の端部が、空隙層１３の側面の全面を覆わない限り、空隙層１３の側面のうち、接合層７の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。  
【００３３】
（実施の形態３）
図１０は、本発明の実施の形態３における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。また、図１１は、本発明の実施の形態３における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。本実施の形態３における半導体装置は、図１０に半導体装置の固定前の構造１００ａとして示すように、基本的には実施の形態２における半導体装置と同様の構成を備えている。しかし、図１１に示すように空隙層１３が、２つの接合層７のうち一方の接合層７の一方の主表面と、他方の接合層７の一方の主表面とに挟まれるように存在する構成となっている点においてのみ、実施の形態２と異なる。
【００３４】
本実施の形態３における半導体装置の製造方法は、基本的には実施の形態２における半導体装置の製造方法と同様のステップを備えている。しかし、空隙層１３を、予め別の場所で準備しておき、半導体素子１の一方の主表面上と、基材２の一方の主表面上との両方に供給したペースト６を用いて上述の空隙層１３を挟む形となる構成に組立てるステップが存在する。この点において、実施の形態２と異なる。
【００３５】
図１２は、本発明の実施の形態３における半導体装置の製造方法を示すフローチャートである。続いて、本実施の形態における半導体装置の製造方法について、図１２および上述の図１０および図１１を用いて説明する。
【００３６】
まず、ペーストの準備工程（Ｓ５１）を実施する。具体的にはたとえば、平均粒径１μｍの銀の粉および平均粒径０．１μｍの銀の粉の混合粉を揮発性溶剤と混合したペースト６を準備する。続いて、空隙層の形成（Ｓ５２）を行なう。これは、先に別の場所で予め準備したペースト６を焼結させることにより、空隙層１３を形成する。上述の空隙層１３は、厚さが１０μｍ程度であることが好ましい。このため、仮の基板の一方の主表面上にペースト６を供給したものを焼成し、これを所望の寸法にカットすることにより形成する。続いてペーストの半導体素子への供給工程（Ｓ５３ａ）、ペーストの基材への供給工程（Ｓ５３ｂ）を行なう。すなわち先に準備したペースト６を、半導体素子１の一方の主表面上および基材２の一方の主表面上に供給する。以上の工程を終えたところで、半導体素子と素材と空隙層との重ね合わせ工程（Ｓ５４）を行なう。すなわち、上述のペースト６を介して、上述の半導体素子１と基材２の両方に、空隙層１３が挟まれる形となるように、これらを接着させ重ね合わせる。最後に加熱による接続工程（Ｓ５５）を行なう。これは加熱してペースト６に含まれる溶剤を揮発させて銀の粉を焼結させ、接合層７を形成するものである。以上の工程により、図１１における半導体装置の構成１００ｂに示すような構成の半導体装置の製造が完了する。
【００３７】
なお、本実施の形態３において形成する空隙層１３として、上述のとおりたとえば平均粒径１μｍの銀の粉および平均粒径０．１μｍの銀の粉とを混合させて準備したペーストを焼結させた部材を用いても良いが、他に以下のような部材を用いることもできる。本実施の形態３の場合、空隙層１３は、半導体素子１や基材２の主表面上に形成させるわけではなく、別の場所で独立に準備する。したがって、空隙層でさえあれば、その形成方法は上述の方法に限るものではなく、スポンジのように金属中に連続した空隙を形成できる方法であれば良い。すなわち、たとえば金属ワイヤをメッシュ状に編み合わせたシートを圧延するなどの方法で結合して製造しても良い。以上の点においても、実施の形態１および実施の形態２とは異なる。
【００３８】
実施の形態２、３においても、先の実施の形態１と同様に、本実施の形態の説明においては銀の粉を焼結させて接合層７を形成する場合について述べたが、これに限るものではなく、上述のとおり、金や銅の粉を用いた場合や、銀、金、または銅の粉を金属粉の組成に含ませた場合でも同様の効果が得られる。さらに、白金、パラジウム、ロジウムなどの貴金属粉であれば同様の効果が得られることは言うまでもない。また、金属粉の平均粒径についても上述の数値に限るものではないことは言うまでもない。すなわち、本発明の全ての実施の形態に対しては、銀、金、銅あるいは上述の貴金属を組成に含む金属粉を用いると、上記以外の金属を含む金属粉を用いた場合より安定した接続を得ることができる。
【００３９】
また、図１３は、実施の形態３と同様の半導体装置の配置を示すが、基材２の一方の主表面上の全面にペーストを施した場合の、接続工程完了前の状態を示す概略図である。図１４は、基材２の全面にペーストを施して実施の形態３と同様の配置とした場合における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。上述の実施の形態３においては、図１０および図１１に示すように、基材２の一方の主表面上に供給するペースト６は、基材２の主表面上全面ではなく、基材２の主表面上のうち、接続されて半導体素子１に対向する部分のみとなっている。しかし、図１３の半導体装置の固定前の構造１００ａに示すように、基材２の一方の主表面上全面にペースト６の供給を行なうこともできる。この場合には、ペースト６が空隙層１３の側面上に廻りこむ可能性が大きいと考えられる。また、先の実施の形態１でも述べたとおり、工程（Ｓ５３ａ）において半導体素子１の一方の主表面上に供給したペースト６についても、工程（Ｓ５４）において半導体素子１と空隙層１３との重ね合わせを行なった際には、上述のように空隙層１３の側面上にペースト６がはみ出す可能性がある。その結果、接続工程完了後には図１４の半導体装置の構成１００ｂに示すように接合層７の一部が半導体素子１や空隙層１３の主表面に対してはみ出した状態となる場合がある。この場合においても、ペースト６のはみ出した部分の加熱により形成された接合層７の端部が、空隙層１３の側面の全面を覆わない限り、空隙層１３の側面のうち、接合層７の端部に覆われていない箇所に存在する連続した空隙を通って、アウトガスを放散させることが可能である。
【００４０】
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【産業上の利用可能性】
【００４１】
本発明の半導体装置および半導体装置の製造方法は、半導体装置の実装技術の改善に特に適している。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図２】本発明の実施の形態１における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図３】本発明の実施の形態１における半導体装置の製造方法を示すフローチャートである。
【図４】基材の一方の主表面上に、空隙層を形成させるためにペーストを供給した状態を示す概略図である。
【図５】基材の一方の主表面上に、空隙層を形成させる系を加熱した状態を示す概略図である。
【図６】供給したペーストの一部が重ね合わせの際にはみ出した場合の、接続工程完了後の半導体装置の外観を示す概略図である。
【図７】本発明の実施の形態２における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図８】本発明の実施の形態２における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図９】本発明の実施の形態２における半導体装置の製造方法を示すフローチャートである。
【図１０】本発明の実施の形態３における半導体装置の配置を示すための、接続工程完了前の状態を示す概略図である。
【図１１】本発明の実施の形態３における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図１２】本発明の実施の形態３における半導体装置の製造方法を示すフローチャートである。
【図１３】実施の形態３と同様の半導体装置の配置を示すが、基材の一方の主表面上の全面にペーストを施した場合の、接続工程完了前の状態を示す概略図である。
【図１４】基材の全面にペーストを施して実施の形態３と同様の配置とした場合における半導体装置の構成を示すための、接続工程完了後の状態を示す概略図である。
【図１５】従来の技術により組立てた半導体装置の概略図で、接続層に接続欠陥が多数発生した状態を示す概略図である。
【図１６】従来の改良技術により組立てた半導体装置の概略図で、接続欠陥を捕捉する溝加工が接続面に施されている状態を示す概略図である。
【符号の説明】
【００４３】
１  半導体素子、２  基材、３  従来技術による接続層、４  接続欠陥としてのボイド、５  従来技術により一方の主表面上に溝加工を施した半導体素子、６  ペースト、７  接合層、１３  空隙層、１００ａ  半導体装置の固定前の構造を示す概略図、１００ｂ  半導体装置の構成を示す概略図。
【図１】
2009164208.tif 000003
【図２】
2009164208.tif 000004
【図３】
2009164208.tif 000005
【図４】
2009164208.tif 000006
【図５】
2009164208.tif 000007
【図６】
2009164208.tif 000008
【図７】
2009164208.tif 000009
【図８】
2009164208.tif 000010
【図９】
2009164208.tif 000011
【図１０】
2009164208.tif 000012
【図１１】
2009164208.tif 000013
【図１２】
2009164208.tif 000014
【図１３】
2009164208.tif 000015
【図１４】
2009164208.tif 000016
【図１５】
2009164208.tif 000017
【図１６】
2009164208.tif 000018