(57)【要約】      （修正有）【課題】大口径にすることも可能な単結晶を基板として使用する、ＧａＮ層を含む積層基板及びその製造方法並びに基板を用いたデバイスを提供する。【解決手段】（１１１）シリコン基板３上に化学気相堆積法によりゲルマニウム層７をヘテロエピタキシャル成長させるゲルマニウム成長工程、得られたシリコン基板３上のゲルマニウム層７を７００〜９００℃の温度範囲内で熱処理を行う熱処理工程、及び、引き続いてゲルマニウム層７上にＧａＮ層９をヘテロエピタキシャル成長させるＧａＮ成長工程、を含むＧａＮ層含有積層基板１の製造方法、及びこの製造方法により得られるＧａＮ層含有積層基板１、並びに基板１を用いて製造されたデバイス。【選択図】図１
2009143756.tif 000002
【特許請求の範囲】
【請求項１】
（１１１）シリコン基板上に化学気相堆積法によりゲルマニウム層をヘテロエピタキシャル成長させるゲルマニウム成長工程、
得られたシリコン基板上のゲルマニウム層を７００〜９００℃の温度範囲内で熱処理を行う熱処理工程、及び、
引き続いてゲルマニウム層上にＧａＮ層をヘテロエピタキシャル成長させるＧａＮ成長工程、を含むことを特徴とする、
ＧａＮ層含有積層基板の製造方法。
【請求項２】
ゲルマニウム成長工程の前に、シリコン基板上にＳｉＧｅ層をヘテロエピタキシャル成長させる請求項１に記載のＧａＮ層含有積層基板の製造方法。
【請求項３】
少なくとも、単結晶シリコン基板と、該シリコン基板上にヘテロエピタキシャル成長させたゲルマニウム層と、該ゲルマニウム層上にヘテロエピタキシャル成長させたＧａＮ層とを有し、
ゲルマニウム層に貫通転移が存在せず、
シリコン基板とゲルマニウム層の界面近傍にループ転移が局在することを特徴とする
ＧａＮ層含有積層基板。
【請求項４】
請求項３に記載のＧａＮ層含有積層基板を用いて作製されたことを特徴とするデバイス。
【請求項５】
該デバイスがＬＥＤ素子又はＨＢＴ素子である請求項４に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ層を含む積層基板及びその製造方法並びに前記積層基板を用いたデバイスに関する。
【背景技術】
【０００２】
近年、発光ダイオード（ＬＥＤ）用、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）用等のデバイス用途としてＧａＮ結晶が注目されている。通常、ＧａＮのバルク結晶は成長が極めて難しく、価格も極めて高く、また基板のサイズも２−３インチであり、低コスト化が難しいことも問題である。この問題を回避するために、ＬＥＤ用のＧａＮは単結晶ＳｉＣや単結晶サファイア上にヘテロエピタキシャル成長させたものを使用している。
しかしながら、単結晶ＳｉＣや単結晶サファイアもやはり高価であり、大口径基板が存在しないことから、普及の妨げとなっている。またこれらの材料は、ＧａＮとの間に、大きな格子不整合が存在し、ＧａＮを成長させる際には緩衝層を設ける必要性があることから生産性を大きく落とすことにもなっている。
【０００３】
近年、これらの問題を回避するために、ゲルマニウムの（１１１）バルク結晶を用いることが提案されている（非特許文献１）。ゲルマニウム（１１１）とＧａＮは高い格子不整合（約２０％）を有しているが、両者のメッシュ比が５：４となるため、実質的な格子不整合は０．４％程度になるというものである。すなわち、（１１１）ゲルマニウムの単位格子が５回、ＧａＮの単位格子が４回繰り返されると、格子の位置が再び一致するということになる。しかしこの方法にも問題がある。ゲルマニウムは単結晶ＳｉＣなどと比較すると大口径の基板が得やすいと言えるが、ゲルマニウムは希少元素であるため、やはり価格は非常に高く、入手も難しい。
【０００４】
【非特許文献１】"Germanium - a surprise base for high-quality nitrides" Compound Semiconductor, pp.14-16, April 2007
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、大口径にすることも可能な単結晶を基板として使用する、ＧａＮ層を含む積層基板及びその製造方法並びに該積層基板を用いたデバイスを提供することである。
【課題を解決するための手段】
【０００６】
上記の課題は、以下の手段（１）、（３）及び（４）により達成された。好ましい実施態様である（２）及び（５）と共に列挙する。
（１）（１１１）シリコン基板上に化学気相堆積法によりゲルマニウム層をヘテロエピタキシャル成長させるゲルマニウム成長工程、得られたシリコン基板上のゲルマニウム層を７００〜９００℃の温度範囲内で熱処理を行う熱処理工程、及び、引き続いてゲルマニウム層上にＧａＮ層をヘテロエピタキシャル成長させるＧａＮ成長工程、を含むことを特徴とする、ＧａＮ層含有積層基板の製造方法、
（２）ゲルマニウム成長工程の前に、シリコン基板上にＳｉＧｅ層をヘテロエピタキシャル成長させる（１）に記載のＧａＮ層含有積層基板の製造方法、
（３）少なくとも、単結晶シリコン基板と、該シリコン基板上にヘテロエピタキシャル成長させたゲルマニウム層と、該ゲルマニウム層上にヘテロエピタキシャル成長させたＧａＮ層とを有し、ゲルマニウム層に貫通転位が存在せず、シリコン基板とゲルマニウム層の界面近傍にループ転位が局在することを特徴とするＧａＮ層含有積層基板、
（４）（３）に記載のＧａＮ層含有積層基板を用いて作製されたことを特徴とするデバイス、
（５）該デバイスが、ＬＥＤ素子又はＨＢＴ素子である（４）に記載のデバイス。
【発明の効果】
【０００７】
本発明の製造方法によれば、（１１１）シリコンウェーハを基板とするために、低コストで８インチ以上の大口径基板のＧａＮ層を含む積層基板を製造できた。また、ヘテロエピタキシャル成長させるゲルマニウム層に生じる貫通転位を熱処理工程により解消することができた。本発明のＧａＮ層を含む積層基板は、発光ダイオード（ＬＥＤ）素子・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）素子等のデバイスの製造に使用することができた。
【発明を実施するための最良の形態】
【０００８】
＜ＧａＮ層含有積層基板及びその製造方法＞
本発明のＧａＮ層含有積層基板の製造方法は、（１１１）シリコン基板上に化学気相堆積法（ＣＶＤ法）によりゲルマニウム層をヘテロエピタキシャル成長させるゲルマニウム成長工程、得られたシリコン基板上のゲルマニウム層を７００〜９００℃の範囲で熱処理を行う熱処理工程、及び、ゲルマニウム層上にＧａＮをヘテロエピタキシャル成長させるＧａＮ成長工程、を含むことを特徴とする。
以下、上記の必須の３工程について、図面を参照しながら説明する。
本発明のＧａＮ層含有積層基板１は、図１（ａ）にその断面図を模式的に示すように、（１１１）シリコン基板３の上に、必須の層としてゲルマニウム層７及びＧａＮ層９を有する。なお、図１（ｂ）にその断面図を模式的に示すように、シリコン基板３及びゲルマニウム層７の間にＳｉＧｅ層５を緩衝層として有していてもよい。
ＧａＮ層含有積層基板の製造方法は、上記のゲルマニウム成長工程、熱処理工程及びＧａＮ成長工程の３工程を含み、好ましくはこの順に３工程を実施することが好ましい。３工程の途中に他の工程を含むことを排除するものではない。
図２は、上記の製造方法の一実施態様を示す工程図である。
【０００９】
（ゲルマニウム成長工程）
本発明の製造方法では、基板としてシリコン基板を使用し、特に（１１１）シリコン基板を使用することが好ましく、単結晶（１１１）シリコンウエハを使用することがより好ましい。基板の直径は、８〜１０インチの大口径まで選択が可能である。
シリコン（１１１）の格子定数は３．８４Åであり、ゲルマニウム（１１１）の格子定数は４．００Åである。シリコンとゲルマニウムの格子不整合は４％になる。
【００１０】
（１１１）シリコン基板上に、ゲルマニウムをヘテロエピタキシャル成長させるためには、化学気相堆積法（ＣＶＤ）を使用する。
ゲルマニウムの成長条件は、L. Colace et al., Appl. Phys. Lett. 72(1998)3175に記載の条件に準拠することができる。使用ガスとしてＧｅＨ4を用い、超高真空下（２×１０-8Ｐａ以下）において６００℃で成長を行うことにより、成長膜の厚さを約２００ｎｍとすることができる。ゲルマニウム層の厚さは５０〜５００ｎｍとすることが好ましい。
【００１１】
（熱処理工程）
上記のように、シリコンとゲルマニウムの格子不整合は４％になるために、ゲルマニウム層には、多数の貫通転位が発生する。しかしながら、追加の熱処理を加えることにより、転位をシリコン基板とゲルマニウム層の界面近傍に集めることが可能である。
このときの熱処理条件としては、Ｎ2雰囲気・常圧下で処理し、温度７００〜９００℃で０．５〜３時間、好ましくは約８００℃で約１時間の温度と時間を採用し、通常の拡散炉を用いて行うことが可能である。
図３は、熱処理による変化を模式的に示す。図３（ａ）に示すように、ゲルマニウム層７にある貫通転位１１は、上記の熱処理により図３（ｂ）に示すように、シリコン基板３とゲルマニウム層７の界面近傍のループ転位１３に変性する。さらに、ＧａＮ層９をヘテロエピタキシャル成長させる（後述）ことにより、図３（ｃ）に示すように、ゲルマニウム層７の上にＧａＮ層９を成長させることができる。
【００１２】
（００１）シリコン基板上のゲルマニウム膜については次の参考文献に報告がなされている。（M. Halbwax et al., "UHV-CVD growth and annealing of thin fully relaxed Ge films on (001)Si", Optical Materials, 27(2005), pp.822-825）
貫通転位がゲルマニウム（Ｇｅ）層の表面に現れていると、成長ＧａＮ膜にもこの欠陥は伝播することが考えられる。ヘテロエピタキシャル成長させたＧｅ層を熱処理することにより、Ｇｅ層中の貫通転位を、シリコン基板とＧｅ層界面近傍に局在するループ転位に変性させることができる。よって、この熱処理工程では、最終的に高品質のＧａＮ膜が得られるだけでなく、シリコンはＳｉＣやサファイアと異なり、導電性を有することからコンタクトがとりやすいという利点もある。
【００１３】
（ＳｉＧｅ層の形成工程）
もちろん、シリコン基板とゲルマニウム層との間に、格子不整合を緩和するための緩衝層を形成することができる。緩衝層としては、ＳｉＧｅ層が好ましい。緩衝層は、化学気相堆積法（ＣＶＤ）によるヘテロエピタキシャル成長により形成することができる。
【００１４】
使用ガスとしてＧｅＨ4及びＳｉＨ4を用い、超高真空下（２×１０-8Ｐａ以下）において６００℃で成長を行うことにより、ＳｉＧｅ膜を成長させることができる。ＳｉＧｅ層の厚さを約１０〜１００ｎｍとすることが好ましい。
【００１５】
（ＧａＮ層成長工程）
上記のゲルマニウム層の上に、ＧａＮ層をヘテロエピタキシャル成長させる。このＧａＮ成長工程により、シリコン基板と同サイズのＧａＮへテロエピタキシャル膜を得ることができる。ＧａＮ層を成長させる方法としては分子線エピタキシー法（Molecular Beam Epitaxy：ＭＢＥ法）と有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ法）があるが、ＭＢＥ法が好ましい。ＭＢＥ法が８００℃以下で成膜可能なのに対して、ＭＯＣＶＤ法は一般に１，０００〜１，１００℃が必要なので、融点９４０℃のゲルマニウムには条件出しが難しいためである。
【００１６】
（ＭＢＥ法）
ＭＢＥ法は、半導体の結晶成長に使用されている手法の一つである。真空蒸着法に分類され、原料供給機構から放出されたＧａＮがビーム状の分子線として被蒸着体に薄膜として成長する。
超高真空（１０-8Ｐａ程度）下で成長を行う。条件を選べば、面方位関係を保ったまま堆積させて、ＧａＮをエピタキシャル成長させることができる。使用する装置は当業者に公知であり、例えば、権田俊一著、「分子線エピタキシー」（陪風館）を参照することができる。
【００１７】
＜ＧａＮ層含有積層基板＞
本発明のＧａＮ層含有積層基板は、少なくとも、単結晶シリコン基板と、該シリコン基板上にヘテロエピタキシャル成長させたゲルマニウム層と、該ゲルマニウム層上にヘテロエピタキシャル成長させたＧａＮ層とを有し、ゲルマニウム層に貫通転位が存在せず、シリコン基板とゲルマニウム層の界面近傍にループ転位が局在することを特徴とする。
以下にＧａＮ層含有積層基板について説明するが、上記のＧａＮ層含有積層基板の製造方法の説明とほとんど重複するため、簡潔な説明に留める。
【００１８】
（転位の観察）
ゲルマニウム層内の転位の観察は、透過型電子顕微鏡（ＴＥＭ）を用いて行うことができる。
【００１９】
＜ＧａＮ層含有積層基板を用いるデバイスの製造＞
本発明のＧａＮ層含有積層基板は広くデバイスの製造に使用することができる。
このデバイスには、ＬＥＤ素子及び電子デバイスが含まれ、電子デバイスとしてはＨＢＴ素子が例示できる。
ＬＥＤ素子（発光素子）としては、青色発光素子を製造することができ、公知の方法で製造できる。
ホモエピタキシャル成長法により窒化ガリウム青色発光素子を製造する場合と比較して、本発明のＧａＮ層含有積層基板を用いて作製されたデバイスは、安価である点で有利である。ホモエピタキシャル成長法で用いるバルクＧａＮは小径であり非常に高価であるが、本発明の方法では出発基板として大口径のシリコン基板を使用できるために、数桁違いの極めて低コストでＧａＮデバイスを製造することが可能となる。
【００２０】
窒化ガリウム半導体を使用したＨＢＴ素子（ヘテロ接合バイポーラトランジスタ素子）は、公知の方法で製造できる。具体的な製造方法は多岐にわたり、当業者には適宜選択することができる。
【実施例】
【００２１】
（実施例１）
（１１１）シリコン基板上に化学気相堆積法（ＣＶＤ法）で（１１１）ゲルマニウムを直接シリコン上にエピタキシャル成長させ、８００℃で熱処理を行った。続いて、ＭＢＥ法でＧａＮを成長させ、約５０ｎｍのＧａＮ膜を得た。このＧａＮ膜をＸ線回折で分析したところ、３８０ａｒｃｓｅｃ程度の鋭いピークが観察され、ＧａＮ単結晶が成長していることが確認できた。
【００２２】
（実施例２）
（１１１）シリコン基板上に化学気相堆積法（ＣＶＤ法）でＳｉＨ4ガスとＧｅＨ4ガスを用い、（１１１）ＳｉＧｅ層を３０ｎｍ程度成長させ、続いて（１１１）ゲルマニウム層をエピタキシャル成長させ、８００℃で熱処理を行った。続いて、ＭＢＥ法でＧａＮを成長させ、約５０ｎｍのＧａＮ膜を得た。このＧａＮ膜をＸ線回折で分析したところ、実施例１同様に３８０ａｒｃｓｅｃ程度の鋭いピークが観察され、ＧａＮ単結晶が成長していることが確認できた。
【図面の簡単な説明】
【００２３】
【図１】本発明のＧａＮ含有積層基板の一例を示す概略断面図である。
【図２】本発明のＧａＮ含有積層基板の製造方法の一実施態様を示すフロー図である。
【図３】本発明の製造方法の熱処理工程における転位の変化を示す模式的断面図である。
【符号の説明】
【００２４】
１  ＧａＮ層含有積層基板
３  （１１１）シリコン基板
５  ＳｉＧｅ層
７  ゲルマニウム層
９  ＧａＮ層
１１  貫通転位
１３  ループ転位
【図１】
2009143756.tif 000003
【図２】
2009143756.tif 000004
【図３】
2009143756.tif 000005