(57)【要約】【課題】半田バンプ等の外部接続用電極の形成に於いて、当該外部接続用電極の組成の種類・選択の自由度を高めることができると共に、当該外部接続用電極の組成を容易に制御することができ、更に洗浄処理工程数を減少させることができる電極の形成方法を提供する。【解決手段】電極の形成方法は、表面に導体層３６が露出する被処理基板３１を用意する工程と、前記被処理基板３１の表面に、前記導体層３６が露出する第１の開口３７Ａａを有する第１のマスク３７Ａを形成する工程と、前記第１の開口３７Ａａ内に、第１の金属から成る第１の金属層３９をめっき処理により形成する工程と、前記第１の金属層３９上に、第２の金属から成る第２の金属層４０を前記めっき処理とは異なる方法により形成する工程と、前記第１の金属層３９及び前記第２の金属層４０を熱処理により合金化する工程と、を含む。【選択図】図７
2009164524.tif 000002
【特許請求の範囲】
【請求項１】
表面に導体層が露出する被処理基板を用意する工程と、
前記被処理基板の表面に、前記導体層が露出する第１の開口を有する第１のマスクを形成する工程と、
前記第１の開口内に、第１の金属から成る第１の金属層をめっき処理により形成する工程と、
前記第１の金属層上に、第２の金属から成る第２の金属層を前記めっき処理とは異なる方法により形成する工程と、
前記第１の金属層及び前記第２の金属層を熱処理により合金化する工程と、
を含むことを特徴とする電極の形成方法。
【請求項２】
前記第２の金属層を形成する工程は、
前記第１のマスク及び前記第１の金属層上に前記第２の金属層を形成する工程と、
前記第２の金属層上に第２のマスクを形成する工程と、
前記第２のマスクを用いて、前記第２の金属層をエッチングすることにより、前記第１の金属層上にのみ前記第２の金属層を残留させる工程と、
を有することを特徴とする請求項１記載の電極の形成方法。
【請求項３】
前記第２の金属層は、前記第１のマスク及び前記第１の金属層上に形成され、
前記第１、２の金属層を溶融する工程は、前記第１のマスク上に前記第２の金属層が残留したまま行なわれることを特徴とする請求項１記載の電極の形成方法。
【請求項４】
前記第２の金属層を形成する工程は、
前記第１のマスクを除去する工程と、
前記第１のマスクの除去後に、前記被処理基板及び前記第１の金属層上に前記第２の金属層を形成する工程と、
を有することを特徴とする請求項1記載の電極の形成方法。
【請求項５】
前記第１の金属は、錫（Ｓｎ）及び銀（Ａｇ）を含み、
前記第２の金属は、銅（Ｃｕ）を含むことを特徴とする請求項1乃至４いずれか一項記載の電極の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極の形成方法に関し、特に電子部品と当該電子部品が搭載される基板上の電極などとの接続に用いられる電極の形成方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路素子などの半導体素子を、配線基板などの支持基板に高密度実装を可能とするために、当該半導体素子に配設されたところのバンプと称される凸状（突起状）を有する外部接続用電極を用いた、所謂フリップチップ接続構造が採用されている。
【０００３】
即ち、支持基板として、例えばガラスエポキシ樹脂等の絶縁性樹脂を基材とし、少なくともその一方の主面に銅（Ｃｕ）等からなる導電層が選択的に配設された配線基板が用いられ、当該配線基板上に、半導体素子が、その主面に配設された半田を主体とするバンプが前記導電層に接続されることにより搭載される。
【０００４】
この様なフリップチップ接続構造を有する半導体装置を形成するに際し、半導体素子に於けるバンプの形成方法としては、所謂めっき法が採られている。
【０００５】
かかるめっき法を用いての、従来のバンプ形成工程の第１例を、図１乃至図３に示す。
【０００６】
尚、ここでは、半導体基板１に形成されているトランジスタなどの能動素子、抵抗素子・容量素子などの受動素子、並びにこれらの機能素子間を絶縁分離する絶縁（アイソレーション）領域、素子間相互接続用配線層、層間絶縁層等については、図示することを省略している。
【０００７】
かかる従来のめっき法によるバンプ形成工程にあっては、まずシリコン（Ｓｉ）からなる半導体基板１の上面（回路素子形成面）に、酸化シリコン等の絶縁膜（層）２を介してアルミニウム（Ａｌ）等からなる配線層並びに電極パッド（電極層）３を配設し、当該配線層、電極パッド３上などを含む半導体基板上を窒化シリコン（ＳｉＮ）等からなる表面保護膜（パッシベーション膜）４により被覆する。（図１（ａ）参照）
当該表面保護膜４には、前記電極パッド２上における半田バンプの形成予定位置に対応して開口５が形成され、電極パッド２が選択的に表出されている。
【０００８】
次いで、前記電極パッド３上及び表面保護膜４上を覆って、チタン（Ｔｉ）層及び銅（Ｃｕ）層の２層からなる給電層６を、スパッタリング法により形成する。（図１（ｂ）参照）
次いで、前記給電層６上に、スピンコート法などにより、フォトレジスト層７を塗布形成する。（図１（ｃ）参照）
次いで、当該フォトレジスト層７に対して、選択的露光処理／現像処理／硬化処理を行い、当該フォトレジスト層７に、前記電極パッド３上に於ける半田バンプ形成予定位置に対応して開口７ａを形成する。（図１（ｄ）参照）
しかる後、電気めっき処理（電解めっき処理）を行い、前記フォトレジスト層７の開口７ａ内に於いて、前記給電層６上にニッケル（Ｎｉ）からなるバリア金属層８を形成する。当該バリア金属層８は、後述する半田層の配線層への拡散を防止する。（図２（ｅ）参照）
当該バリア金属層８の形成のための電気めっき処理が終了すると、水洗等による洗浄処理が行われる。
【０００９】
次いで、前記フォトレジスト層７をマスクとして用いつつ、電気めっき処理を行い、前記バリア金属層８上に、錫（Ｓｎ）−銀（Ａｇ）半田層９を形成する。（図２（ｆ）参照）
当該電気めっき処理の終了後、水洗等により洗浄処理が行われる。
【００１０】
しかる後、剥離液を用いて前記フォトレジスト層７を剥離除去し（図２（ｇ）参照）、更に、前記半田層９をエッチングマスクとして用いて、所謂ウエットエッチング法により前記給電層６の不要部分を除去する。（図２（ｈ）参照）
次いで、アニール処理により、半田層９内に含まれているガスを除去し（図３（ｉ）照）、更に、リフロー加熱にて当該半田層９を溶融し、略球状に整形処理する。（図３（ｊ）参照）
この様にして、半導体基板１の前記電極パッド２上に、外部接続用突起電極となる球状半田バンプ（半田ボール）９Ａが形成される。
【００１１】
一方、前記図２（ｅ）に示す工程後に、図４及び図５に示す工程が行われる態様（従来のバンプ形成工程の第２例）も知られている。
【００１２】
なお、図４及び図５においても、前記図１乃至図３で示した部位に対応する部位には同じ符号を付している。同様に、半導体基板１に形成されている機能素子、並びに当該機能素子間を絶縁分離する絶縁（アイソレーション）領域、素子間相互接続用配線層、層間絶縁層等については、図示することを省略している。
【００１３】
前記図２（ｅ）に示す工程の後、電気めっき処理を行い、前記フォトレジスト層７の開口７ａ内に於いて、バリア金属層８上に、半田バンプを構成する第１の金属である銅（Ｃｕ）層１０を形成する。（図４（ｆ’）参照）
当該めっき処理が終了すると、水洗等による洗浄処理が行われる。
【００１４】
次いで、前記フォトレジスト層７をマスクとして用いて電気めっき処理を行い、前記銅（Ｃｕ）層１０層上に、錫（Ｓｎ）−銀（Ａｇ）層１１を形成する。（図４（ｇ’）参照）
当該電気めっき処理が終了すると、水洗等により洗浄処理が行われる。
【００１５】
なお、当該図４に示す形成方法にあっては、銅（Ｃｕ）層１０上に錫（Ｓｎ）−銀（Ａｇ）層１１が形成されるが、前記バリア金属層８上に電気めっき処理により錫（Ｓｎ）−銀（Ａｇ）層を形成した後、電気めっき処理により銅（Ｃｕ）層を形成してもよい。
【００１６】
この場合も、錫（Ｓｎ）−銀（Ａｇ）層１１を形成した後、ならびに銅（Ｃｕ）層１０を形成した後に、それぞれ洗浄処理が必要とされる。
【００１７】
次いで、剥離液を用いてフォトレジスト層７を除去し（図４（ｈ’）参照）、更に、前記錫（Ｓｎ）−銀（Ａｇ）１１をエッチングマスクとして用いて、ウエットエッチング法により給電層６の不要部分を除去する。（図４（ｉ’）参照）
次いで、合金化アニール処理を行い、銅（Ｃｕ）と錫（Ｓｎ）−銀（Ａｇ）とからなる半田層１２を形成する。（図５（ｊ’）参照）
しかる後、リフロー加熱にて半田層１２を溶融し、当該半田層１２を略球状に整形処理する。（図５（ｋ’）参照）この様にして、半導体基板１の電極パッド２上に、外部接続用突起電極となる球状半田バンプ（半田ボール）１２Ａが形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
前記半導体素子の配線基板への実装信頼性の観点からは、半田バンプの組成として、様々な種類・選択肢があることが望ましい。
【００１９】
例えば、半導体素子がフリップチップ実装される配線基板に、電極パッドが無電解めっきで形成される場合、当該パッドにおける酸化膜の形成を防止するために、ニッケル（Ｎｉ）等がめっき形成される。
【００２０】
この場合、半導体素子の電極パッド上に形成された半田バンプの組成が錫（Ｓｎ）−銀（Ａｇ）である場合、無電解めっきにより形成されたニッケル（Ｎｉ）の皮膜と錫（Ｓｎ）−銀（Ａｇ）からなる半田バンプとの接合界面に、カーケンダルボイドが形成され易い。カーケンダルボイドが成長するとクラックに発展し、半田接合が破壊される恐れある。
【００２１】
そのため、この場合、半田バンプとして、ニッケル（Ｎｉ）と相性が良い３元素金属である錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）が用いることにより、前記カーケンダルボイドの発生を抑制して、バンプ接続の優れた信頼性を得ることができる。
【００２２】
このように、半田バンプの組成の種類・選択の自由度が高いことが望ましい。
【００２３】
しかしながら、従来のめっき法によるバンプの形成にあっては、めっき可能な金属種又はめっき可能な金属の組成に制約があった。
【００２４】
例えば、前記従来のバンプ形成工程の第１例にあっては、バリア金属層８上に錫（Ｓｎ）−銀（Ａｇ）半田層９を一括形成している。
【００２５】
しかしながら、３元素以上の金属を一括して（１液で）形成することができるめっき液は殆ど存在しない。なお、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）合金めっき自体は存在するが、めっき液の安定性、析出皮膜中の組成制御の観点から実用化は難しい。
【００２６】
更に、かかる従来のバンプ形成工程の第１例にあっては、半導体基板１の外周側と中央側とでは電流密度が相違するため、半導体基板１内に於けるめっきの組成制御が難しく、更に複数の半導体基板１のめっき組成の制御が難しいため、半田バンプの形成される状態の制御が難しい。
【００２７】
一方、前記従来のバンプ形成工程の第２例にあっては、半田層１２を構成する銅（Ｃｕ）１０層をめっき処理により形成し、次いで、銅（Ｃｕ）１０層上に半田層１２を構成する錫（Ｓｎ）−銀（Ａｇ）層１１を、めっき処理により積層形成している。
【００２８】
即ち、半田層１２を形成するために、２度のめっき処理が施されている。そして、それぞれのめっき処理後には、洗浄処理が施されている。
【００２９】
この様な従来のバンプ形成工程の第２例によれば、前記従来のバンプ形成工程の第１例に於ける形成工程に比べ、めっき処理回数ならびにこれに対応する洗浄処理数が増加し、バンプ形成工程数が増加してしまう。
【００３０】
更に、当該従来のバンプ形成工程の第２例に於けるバンプ形成工程にあっては、複数回に亘るめっき処理により積層されるめっき層の膜厚分布のバラツキが大きく、半田バンプの組成の制御が難しい。
【００３１】
本発明は、この様な従来技術に於ける問題点に鑑みてなされたものであり、半田バンプ等の外部接続用電極の形成に於いて、当該外部接続用電極の組成の種類・選択の自由度を高めることができると共に、当該外部接続用電極の組成を容易に制御することができ、更に洗浄処理工程数を減少させることができる電極の形成方法を提供することを目的とする。
【課題を解決するための手段】
【００３２】
本発明の一観点によれば、表面に導体層が露出する被処理基板を用意する工程と、前記被処理基板の表面に、前記導体層が露出する第１の開口を有する第１のマスクを形成する工程と、前記第１の開口内に、第１の金属から成る第１の金属層をめっき処理により形成する工程と、前記第１の金属層上に、第２の金属から成る第２の金属層を前記めっき処理とは異なる方法により形成する工程と、前記第１の金属層及び前記第２の金属層を熱処理により合金化する工程と、を含むことを特徴とする電極の形成方法が提供される。
【００３３】
前記第２の金属層を形成する工程は、前記第１のマスク及び前記第１の金属層上に前記第２の金属層を形成する工程と、前記第２の金属層上に第２のマスクを形成する工程と、前記第２のマスクを用いて、前記第２の金属層をエッチングすることにより、前記第１の金属層上にのみ前記第２の金属層を残留させる工程と、を有してもよい。
【００３４】
また、前記第２の金属層は、前記第１のマスク及び前記第１の金属層上に形成され、前記第１、２の金属層を溶融する工程は、前記第１のマスク上に前記第２の金属層が残留したまま行なわれることとしてもよい。
【００３５】
更に、前記第２の金属層を形成する工程は、前記第１のマスクを除去する工程と、前記第１のマスクの除去後に、前記被処理基板及び前記第１の金属層上に前記第２の金属層を形成する工程と、を有することとしてもよい。
【００３６】
前記第１の金属は、錫（Ｓｎ）及び銀（Ａｇ）を含み、前記第２の金属は、銅（Ｃｕ）を含んでもよい。
【発明の効果】
【００３７】
本発明によれば、半田バンプ等の外部接続用電極の形成方法であって、当該外部接続用電極の組成の種類・選択の自由度を向上させることができ、当該外部接続用電極の組成を容易にコントロールすることができ、更に、洗浄処理工程の数を抑制することができる電極の形成方法を提供することができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態について説明する。
【００３９】
１．第１の実施の形態
本発明の第１の実施の形態に係る外部接続用電極の形成方法について、図６乃至図９をもって説明する。
【００４０】
尚、本実施の形態にあっては、半導体基板３１に形成されているトランジスタ等の能動素子、抵抗素子・容量素子などの受動素子、並びにこれらの素子間を絶縁分離する絶縁（アイソレーション）領域、素子間相互接続用配線層、層間絶縁層等については、図示することを省略している。
【００４１】
本実施の形態に係る外部接続用電極の形成方法にあっては、まず、シリコン（Ｓｉ）からなる半導体基板３１の上面（回路素子形成面）に、酸化シリコン等の絶縁膜（層）３２を介してアルミニウム（Ａｌ）等からなる配線層並びに約２．０μｍの厚さを有する電極パッド（電極層）３３を配設し、当該配線層、電極パッド３３上などを含む半導体基板３１上を、窒化シリコン（ＳｉＮ）等からなる表面保護膜（パッシベーション膜）３４により被覆する。（図６（ａ）参照）
そして、当該表面保護膜３４には、前記電極パッド３３のそれぞれに於ける半田バンプからなる外部接続用電極の形成予定位置に対応して開口３５が形成される。
【００４２】
次いで、前記半導体基板３１の上の電極パッド３２及び表面保護膜３４上を覆って、下層よりチタン（Ｔｉ）及び銅（Ｃｕ）の２層からなる給電層３６を、スパッタリング法により形成する。（図６（ｂ）参照）
当該給電層３６は、後述するめっき工程に於いてめっき電流を供給するものであり、約１００ｎｍの膜厚を有するチタン（Ｔｉ）層上に、約２００ｎｍの膜厚を有する銅（Ｃｕ）層が配設されて形成される。
【００４３】
次いで、前記給電層３６上に、回転塗布（スピンコート）法などにより、フォトレジスト層（第１レジスト層）３７Ａを形成する。（図６（ｃ）参照）
当該フォトレジスト層３７Ａの膜厚は、例えば１０μｍに設定される。
【００４４】
次に、当該フォトレジスト層３７Ａに対し、選択的露光処理／現像処理／硬化処理を行い、前記電極パッド３２に於ける、半田バンプからなる外部接続用突起電極の形成予定位置に対応する開口３７Ａａを形成する。（図６（ｄ）参照）
しかる後、前記給電層３６を用いて電気めっき処理を行い、前記フォトレジスト層３７Ａの開口３７Ａａ内に、ニッケル（Ｎｉ）からなるバリア金属層３８を形成する。（図７（ｅ）参照）
当該バリア金属層３８は、後述する半田層を構成する半田の前記配線層などへの拡散を防止し、接続信頼性の低下を阻止する。当該バリア金属層３８の厚さは、例えば２．０μｍに設定される。
【００４５】
バリア金属層３８の形成のための電気めっき処理が終了すると、水洗等による洗浄処理が行われる。
【００４６】
次いで、前記フォトレジスト層３７Ａをマスクとして用いて電気めっき処理を行い、前記バリア金属層３８上に、錫（Ｓｎ）−銀（Ａｇ）からなる第１金属層３９を形成する（第１金属層形成工程）。（図７（ｆ）参照）
当該第１金属層３９の組成は、例えば錫（Ｓｎ）９７ｗｔ％、銀（Ａｇ）３ｗｔ％とされる。また、錫（Ｓｎ）−銀（Ａｇ）層３９の厚さは、例えば４０μｍとされる。
【００４７】
当該電解めっき処理が終了すると、水洗等により洗浄処理が行われる。
【００４８】
本実施の態様にあっては、しかる後、錫（Ｓｎ）−銀（Ａｇ）層３９ならびにフォトレジスト層３７Ａの上に、銅（Ｃｕ）からなる第２金属層４０を、スパッタリング法により被着形成する（第２金属層形成工程）。（図７（ｇ）参照）
この時、当該銅（Ｃｕ）層４０の膜厚は、２００ｎｍに設定される。
【００４９】
即ち、本実施の形態にあっては、銅（Ｃｕ）からなる第２金属層層４０の被着・形成方法として、スパッタリング法が選択され、適用される。
【００５０】
従って、錫（Ｓｎ）−銀（Ａｇ）層３９に対して添加したい金属である銅（Ｃｕ）を、その被着量を制御しつつ、均一な厚さをもって被着することができる。
【００５１】
また、めっき処理法では必要であった洗浄処理が不要となる。
【００５２】
尚、当該銅（Ｃｕ）層４０の被着方法としては、スパッタリング法に代えて、真空蒸着法などの蒸着法を適用することもできる。
【００５３】
蒸着法であっても、錫（Ｓｎ）−銀（Ａｇ）層３９に対して添加したい金属である銅（Ｃｕ）の被着量を制御しつつ、均一な厚さに被着することができる。この場合にも、めっき処理では必要であった洗浄処理は不要となる。
【００５４】
次に、前記銅（Ｃｕ）層４０上に、第２のフォトレジスト層３７Ｂを、回転塗布法などにより塗布形成する。（図７（ｈ）参照）
次いで、当該フォトレジスト層３７Ｂに対し、選択的露光処理／現像処理／硬化処理を行い、前記錫（Ｓｎ）−銀（Ａｇ）層３９の直上に位置して、フォトレジスト層３７Ｂを選択的に残す。（図８（ｉ）参照）
次いで、当該フォトレジスト層３７Ｂをマスクとして、前記銅（Ｃｕ）層４０を選択的にエッチングし、除去する。（図８（ｊ）参照）
この結果、当該銅（Ｃｕ）層４０ならびに錫（Ｓｎ）−銀（Ａｇ）層３９の側面の一部が表出する。
【００５５】
しかる後、フォトレジスト層３７Ｂならびにフォトレジスト層３７Ａを、剥離除去する。（図８（ｋ）参照）
次いで、前記銅（Ｃｕ）層４０ならびに錫（Ｓｎ）−銀（Ａｇ）層３９をエッチングマスクとして用い、所謂ウエットエッチング法によって、前記給電層３６の不要部分を除去する。（図８（ｌ）参照）
この時、当該給電層３６を構成する銅（Ｃｕ）層は、例えば過酸化水素水を主成分としたエッチング液を用いてエッチング除去され、またチタン（Ｔｉ）層は、例えばフッ酸を主成分としたエッチング液を用いてエッチング除去される。
【００５６】
次いで、熱処理を施し、銅（Ｃｕ）４０と、錫（Ｓｎ）−銀（Ａｇ）層３９との合金化を図り、当該銅（Ｃｕ）を含む錫（Ｓｎ）−銀（Ａｇ）からなる半田塊４１を形成する。（図９（ｍ）参照）
当該熱処理は、真空中に於いて、２００℃程に加熱することにより行われる。
【００５７】
かかる加熱処理により、半田塊４１内に含まれていたガス成分が除去される。尚、本処理を行わなくとも、最終的に所望の半田バンプの形状が得られる場合には、本処理は不要となる。
【００５８】
しかる後、前記半田塊４１に対しリフロー加熱処理を施し、当該半田塊４１を略球状（ボール状）を有する半田バンプ４１Ａに整形処理する。（図９（ｎ）参照）
当該リフロー処理温度は、半田塊４１の融点以上の温度が設定される。半田塊４１が、錫（Ｓｎ）−３．０銀（Ａｇ）−０．５銅（Ｃｕ）からなる場合、約２７０℃でリフロー加熱処理が行われる。
【００５９】
本リフロー工程は、蟻酸（ＨＣＯＯＨ）ガスなどの還元性雰囲気中に於いて行われてもよい。
【００６０】
この結果、半導体基板３１上に配設された電極パッド３２上には、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）から構成された球状半田バンプ４１Ａ（半田ボール、本例では、錫（Ｓｎ）−３．０銀（Ａｇ）−０．５銅（Ｃｕ））が形成される。
【００６１】
この様に、本実施の形態にあっては、めっき処理により錫（Ｓｎ）−銀（Ａｇ）層３９を形成した後、当該錫（Ｓｎ）−銀（Ａｇ）層３９に対して、添加する金属である銅（Ｃｕ）４０を、リフロー加熱処理後に所望の組成となる厚さをもって、スパッタリング法あるいは蒸着法によって被着形成している。
【００６２】
従って、前記従来のめっき法によるバンプ形成工程の第１の例によるバンプ形成工程に比べ、錫（Ｓｎ）−銀（Ａｇ）層３９に対し添加したい金属である銅（Ｃｕ）４０の被着量を容易に制御しつつ、錫（Ｓｎ）−銀（Ａｇ）層３８上に、当該銅（Ｃｕ）層４０を均一な厚さをもって被着形成することができる。
【００６３】
また、前記従来のめっき法によるバンプ形成工程の第２の例の如き、めっき処理を複数回施してバンプを形成する方法に於ける、めっき処理後の洗浄処理が不要である。
【００６４】
更に、本実施の形態にあっては、３種類の元素からなる球状半田バンプ（半田ボール）を形成しているが、複数回のスパッタリング処理或いは蒸着処理を適用することにより、４種以上の元素から構成された球状半田バンプ４１Ａ（半田ボール）からなる外部接続用突起電極を形成することもできる。
【００６５】
即ち、本実施の形態によれば、スパッタリング法或いは蒸着法により膜形成が可能な元素であれば、必要とされる種類ならびに被着量に応じて、様々の組成の合金からなるバンプを形成することができる。
【００６６】
例えば、錫（Ｓｎ）−銀（Ａｇ）層３９上に所定の厚さを有するアルミニウム（Ａｌ）層を被着・形成し、これらの金属をリフロー処理することにより、錫（Ｓｎ）−２．０銀（Ａｇ）−０．１アルミニウム（Ａｌ）からなる半田ボールを形成することができる。
【００６７】
この様にして形成された球状半田バンプ４１Ａからなる外部接続用突起電極を備えた半導体素子を、回路基板上に搭載した状態を図１０に示す。ここで、図１０（ａ）に於いて、点線で囲んだ部分を、図１０（ｂ）に拡大して示している。
【００６８】
半導体基板３１に錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）からなる半田バンプ４１Ａが形成された半導体素子７０は、図１０（ａ）に示される様に、フリップチップ接続法により、支持基板となる回路基板８０上に実装される。
【００６９】
当該回路基板８０は、ガラスエポキシ樹脂などの絶縁性樹脂を基材とし、その表面に銅（Ｃｕ）などからなる配線層が選択的に配設された基板が複数積層されて形成されている。当該回路基板８０は、インターポーザ、配線基板とも称される。
【００７０】
当該回路基板８０の一方の主面（上面）上には、銅（Ｃｕ）層から構成されてなる導電層８１が選択的に配設されている。導電層８１は、半導体素子７０に形成された半田バンプ４１Ａが接続される領域を除いて、ソルダーレジスト層８２により選択的に被覆されている。即ち、ソルダーレジスト層８２は、導電層８１に於ける、半導体素子７０との接続領域を画定している。
【００７１】
なお、回路基板８０の他方の主面（下面）にも、導電層が選択的に配設され、当該導電層はソルダーレジスト層により選択的に被覆されており、ソルダーレジスト層により被覆されていない箇所には、半田を主体とする凸状の外部接続端子が配設されている。（図示せず）
このような構造を有する回路基板８０の上面に、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）から構成された球状半田バンプ４１Ａが形成された半導体素子７０を、その主面（電子回路形成面）を対向させて（フェイスダウン）、搭載・固着する。
【００７２】
この様にして、回路基板８０上に、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）から構成された球状半田バンプ４１Ａが形成された半導体素子７０が、フリップチップ接続されてなる半導体装置１００が形成される。
【００７３】
２．第２の実施の形態
前記第１の実施の形態にあっては、錫（Ｓｎ）−銀（Ａｇ）層３９上ならびにフォトレジスト層３７ａの上に、銅（Ｃｕ）層４０をスパッタリングにより被着・形成した後、当該銅（Ｃｕ）層４０上にフォトレジスト層３７ｂを選択的に配置し、次いで当該フォトレジスト層３７ｂをマスクとして銅（Ｃｕ）層４０を選択エッチングし、当該フォトレジスト層３７ｂを除去した後に給電層３６の不要部分を除去し、しかる後、加熱処理ならびにリフロー加熱処理を行っている。
【００７４】
しかしながら、本発明はかかる態様に限定されず、前記図７（ｇ）に示した工程の後に、以下の様な工程を採ることもできる。
【００７５】
これを、第２の実施の形態として、図１１に示す。なお、図１１に於いては、前記図６乃至図９に示された部位に対応する部位には同じ符号を付し、その説明を省略する。
【００７６】
この第２の実施の形態においても、先ず前記図６（ａ）乃至図７（ｇ）に示す工程と同じ工程が行われる。
【００７７】
但し、図６（ｃ）に示す工程において、給電層３６の全面に形成されるフォトレジスト層３７ａにあっては、後述するアニール処理における処理温度に耐えられるものが選択され、例えばドライフィルムレジストが適用される。
【００７８】
前記図７（ｇ）に示す工程の後、先ずアニール処理を施す。
【００７９】
この結果、錫（Ｓｎ）−銀（Ａｇ）層３９上に被着されている銅（Ｃｕ）層４０、ならびに当該錫（Ｓｎ）−銀（Ａｇ）層３９の周囲近傍であってフォトレジスト層３７Ａ上に被着されている銅（Ｃｕ）層４０が、当該錫（Ｓｎ）−銀（Ａｇ）層３８中に拡散し、半田塊４１が形成される。（図１１（ｈ’）参照）
この結果、フォトレジスト層３７Ａ上には、錫（Ｓｎ）−銀（Ａｇ）層３９とは一体化されない銅（Ｃｕ）層４０が残る。  
しかる後、フォトレジスト層３７Ａ上に残存している銅（Ｃｕ）層４０をエッチングにより除去する。（図１１（ｉ’）参照）
次いで、剥離液を用いてフォトレジスト層３７Ａを除去した後、半田塊４１をマスクとして用い、所謂ウエットエッチング法により、給電層３６の不要部分を除去する。（図１１（ｊ’）参照）
前述の如く、当該給電層３６を構成する銅（Ｃｕ）層は、例えば過酸化水素水を主成分とするエッチング液を用いてエッチング除去され、またチタン（Ｔｉ）層は、例えばフッ酸を主成分とするエッチング液を用いてエッチング除去される。
【００８０】
しかる後、リフロー加熱にて前記半田層４１を溶融し、半田層４１を略球状に整形処理する。（図１１（ｋ’）参照）
前述の如く、半田塊４１の融点以上の温度が設定される。半田塊４１が、錫（Ｓｎ）−３．０銀（Ａｇ）−０．５銅（Ｃｕ）からなる場合、約２７０℃でリフロー加熱処理が行われる。本リフロー工程は、蟻酸（ＨＣＯＯＨ）ガスなどの還元性雰囲気中に於いて行われてもよい。
【００８１】
この結果、半導体基板３１上に配設された電極パッド３２上には、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）から構成された球状半田バンプ４１Ａ（半田ボール、本例では、錫（Ｓｎ）−３．０銀（Ａｇ）−０．５銅（Ｃｕ））が形成される。
【００８２】
この様に、本実施の形態に於いても、めっき処理により錫（Ｓｎ）−銀（Ａｇ）層３９を形成した後、当該錫（Ｓｎ）−銀（Ａｇ）層３９に対して、添加する金属である銅（Ｃｕ）４０を、リフロー加熱処理後に所望の組成となる厚さをもって、スパッタリング法によって被着形成している。
【００８３】
従って、前記第１の実施の形態と同様の効果を奏することができる。
【００８４】
更に、本実施の形態にあっても、３種類の元素からなる球状半田バンプ（半田ボール）を形成しているが、複数回のスパッタリング処理を適用することにより、４種以上の元素から構成された球状半田バンプ４１Ａ（半田ボール）からなる外部接続用突起電極を形成することもできる。
【００８５】
即ち、本実施の形態によれば、スパッタリング法により膜形成が可能な元素であれば、必要とされる種類ならびに被着量に応じて、様々の組成の合金からなるバンプを形成することができる。
【００８６】
この様にして形成された球状半田バンプ４１Ａからなる外部接続用突起電極を備えた半導体素子は、前記図１０に示される構成と同様に、フリップチップ接続法によって回路基板８０上に実装される。
【００８７】
尚、本実施の形態にあっても、銅（Ｃｕ）４０の被着方法として、前記スパッタリング法に代えて、蒸着法を適用することができることは勿論である。
【００８８】
３．第３の実施の形態
前記第１の実施の形態にあっては、フォトレジスト層３７ａをマスクとして用いて電気めっき処理を行い、バリア金属層３８上に錫（Ｓｎ）−銀（Ａｇ）層３９を形成した後、当該錫（Ｓｎ）−銀（Ａｇ）層３９及びフォトレジスト層３７ａの上面に、銅（Ｃｕ）層４０をスパッタリング法により被着形成している。
【００８９】
しかしながら、本発明はかかる態様に限定されず、前記図７（ｆ）に示した工程の後に、以下の様な工程を採ることもできる。
【００９０】
これを、第３の実施の形態として、図１２及び図１３に示す工程をもって示す。なお、図１２及び図１３に於いては、前記図６乃至図９に示された部位に対応する部位には同じ符号を付し、その説明を省略する。
【００９１】
この第３の実施の形態においても、先ず図６（ａ）乃至図７（ｆ）に示す工程と同じ工程が行われる。
【００９２】
前記図７（ｆ）に示す工程の後、給電層３６上に形成されているフォトレジスト層３７ａを、剥離液を用いて剥離除去する。（図１２（ｇ”）参照）
次いで、錫（Ｓｎ）−銀（Ａｇ）層３９をエッチングマスクとして用い、ウエットエッチング法により、給電層３６の不要部分を除去する。（図１２（ｈ”）参照）
前述の如く、当該給電層３６を構成する銅（Ｃｕ）層は、例えば過酸化水素水を主成分とするエッチング液を用いてエッチング除去され、またチタン（Ｔｉ）層は、例えばフッ酸を主成分とするエッチング液を用いてエッチング除去される。
【００９３】
しかる後、錫（Ｓｎ）−銀（Ａｇ）層３９の上面全面及び表面保護膜３５の上面に、銅（Ｃｕ）層４０を、スパッタリング法により被着形成する。（図１２（ｉ”）参照）
当該銅（Ｃｕ）層４０の膜厚は、例えば２００ｎｍとして設定される。
【００９４】
即ち、本実施の形態にあっても、銅（Ｃｕ）からなる第２金属層層４０の被着・形成方法として、スパッタリング法が適用される。
【００９５】
従って、錫（Ｓｎ）−銀（Ａｇ）層３９に対して添加したい金属である銅（Ｃｕ）を、その被含有量を制御しつつ、均一な厚さをもって被着することができる。
【００９６】
また、めっき処理では必要であった洗浄処理が不要となる。
【００９７】
なお、当該銅（Ｃｕ）層４０の被着方法としては、スパッタリング法に代えて、真空蒸着法などの蒸着法を適用することもできる。
【００９８】
当該蒸着法であっても、錫（Ｓｎ）−銀（Ａｇ）層３９に対して添加したい金属である銅（Ｃｕ）の被着量を制御しつつ、均一な厚さに被着することができる。この場合にも、めっき処理では必要であった洗浄処理は不要となる。
【００９９】
次いで、熱処理を施し、銅（Ｃｕ）３９と、錫（Ｓｎ）−銀（Ａｇ）層３９との合金化を図り、当該銅（Ｃｕ）を含む錫（Ｓｎ）−銀（Ａｇ）からなる半田塊４１を形成する。（図１２（ｊ”）参照）
次いで、前記表面保護膜３５の上面に残存している銅（Ｃｕ）層４０を、エッチングにより除去する。（図１３（ｋ”）参照）
しかる後、前記半田塊４１に対しリフロー加熱処理を施し、当該半田塊４１を略球状（ボール状）を有する半田バンプ４１Ａに整形処理する。（図１３（ｌ”）参照）
当該リフロー処理温度は、半田塊４１の融点以上の温度が設定される。半田塊４１が、錫（Ｓｎ）−３．０銀（Ａｇ）−０．５銅（Ｃｕ）からなる場合、約２７０℃でリフロー加熱処理が行われる。
【０１００】
本リフロー工程は、蟻酸（ＨＣＯＯＨ）ガスなどの還元性雰囲気中に於いて行われてもよい。
【０１０１】
この結果、半導体基板３１上に配設された電極パッド３２上には、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）から構成された球状半田バンプ４１Ａ（半田ボール、本例では、錫（Ｓｎ）−３．０銀（Ａｇ）−０．５銅（Ｃｕ））が形成される。
【０１０２】
この様に、本実施の形態にあっても、めっき処理により錫（Ｓｎ）−銀（Ａｇ）層３９を形成した後、当該錫（Ｓｎ）−銀（Ａｇ）層３９に対して、添加する金属である銅（Ｃｕ）を、リフロー加熱処理後に所望の組成となる厚さをもって、スパッタリング法あるいは蒸着法によって被着形成している。
【０１０３】
これにより、前記第１の実施の形態と同様の効果を奏することができる。
【０１０４】
また、前記従来のめっき法によるバンプ形成工程の第１の例によるバンプ形成工程に比べ、錫（Ｓｎ）−銀（Ａｇ）層３９に対し添加したい金属である銅（Ｃｕ）の被着量を容易に制御しつつ、錫（Ｓｎ）−銀（Ａｇ）層３９上に、銅（Ｃｕ）層４０を均一な厚さをもって被着形成することができる。
【０１０５】
更に、前記従来のめっき法によるバンプ形成工程の第２の例の如き、めっき処理を複数回施してバンプを形成する方法に於ける、めっき処理後の洗浄処理が不要である。
【０１０６】
更に、本実施の形態にあっては、３種類の元素からなる球状半田バンプ（半田ボール）を形成しているが、複数回のスパッタリング処理或いは蒸着処理を適用することにより、４種以上の元素から構成された球状半田バンプ４１Ａ（半田ボール）からなる外部接続用突起電極を形成することもできる。
【０１０７】
即ち、本実施の形態の方法にあっても、スパッタリング法により膜形成が可能な元素であれば、必要とされる種類ならびに被着量に応じて、様々の組成の合金からなるバンプを形成することができる。
【０１０８】
この様にして形成された球状半田バンプ４１Ａからなる外部接続用突起電極を備えた半導体素子も、前記図１０に示される構成と同様に、フリップチップ接続法によって回路基板８０上に実装される。
【０１０９】
以上、本発明の実施の形態について述べたが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【０１１０】
即ち、前記本発明の実施の形態にあっては、半導体基板上に半田バンプを形成する処理方法を掲げたが、本発明はこれに限定されるものではなく、任意の基板に於ける端子あるいはパッド上に、半田バンプからなる外部接続用突起を形成する処理に対しても適用することができる。
【０１１１】
例えば、ガラスエポキシ等の絶縁性樹脂あるいはセラミック等を主体とし、少なくともその表面に配線・電極が配設された配線基板（回路基板、インターポーザとも称される）等に於いて、その電極部に半田からなる外部接続用突起電極を形成する処理に対しても適用することができる。
【図面の簡単な説明】
【０１１２】
【図１】めっき法によるバンプ形成工程の第１の例を示す図（その１）である。
【図２】めっき法によるバンプ形成工程の第１の例を示す図（その２）である。
【図３】めっき法によるバンプ形成工程の第１の例を示す図（その３）である。
【図４】めっき法によるバンプ形成工程の第２の例を示す図（その１）である。
【図５】めっき法によるバンプ形成工程の第２の例を示す図（その２）である。
【図６】本発明の第１の実施の形態に係る外部接続用電極の形成方法を示す図（その１）である。
【図７】本発明の第１の実施の形態に係る外部接続用電極の形成方法を示す図（その２）である。
【図８】本発明の第１の実施の形態に係る外部接続用電極の形成方法を示す図（その３）である。
【図９】本発明の第１の実施の形態に係る外部接続用電極の形成方法を示す図（その４）である。
【図１０】本発明の第１の実施の形態をもって形成された外部接続用電極を備えた半導体素子を、回路基板に接続した状態を示す図である。
【図１１】本発明の第２の実施の形態に係る外部接続用電極の形成方法を示す図である。
【図１２】本発明の第３の実施の形態に係る外部接続用電極の形成方法を示す図（その１）である。
【図１３】本発明の第３の実施の形態に係る外部接続用電極の形成方法を示す図（その２）である。
【符号の説明】
【０１１３】
１、３１                半導体基板
２、３２                無機絶縁膜
３、３３                電極パッド
４、３４                表面保護膜
６、３６                給電層
７、３７Ａ、３７Ｂ      フォトレジスト層
８、３８                バリア金属層
９、１１、３９          錫（Ｓｎ）−銀（Ａｇ）層  
１０、４０              銅（Ｃｕ）層
９Ａ、１２Ａ、４１Ａ    球状半田バンプ
【図１】
2009164524.tif 000003
【図２】
2009164524.tif 000004
【図３】
2009164524.tif 000005
【図４】
2009164524.tif 000006
【図５】
2009164524.tif 000007
【図６】
2009164524.tif 000008
【図７】
2009164524.tif 000009
【図８】
2009164524.tif 000010
【図９】
2009164524.tif 000011
【図１０】
2009164524.tif 000012
【図１１】
2009164524.tif 000013
【図１２】
2009164524.tif 000014
【図１３】
2009164524.tif 000015