(57)【要約】      （修正有）【課題】メタル材をハードマスクにして絶縁膜をエッチングする際の加工ダメージを抑制する半導体装置の製造方法を提供する。【解決手段】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程Ｓ１０４と、絶縁膜上に、金属含有膜を形成する工程Ｓ１０８と、金属含有膜上に、Ｓｉ及びＣを含有するか又はＮ及びＣを含有する炭素含有膜を形成する工程Ｓ１１０と、炭素含有膜を選択的にエッチングする工程Ｓ１１８と、エッチングにより形成された開口部が転写されるように金属含有膜を選択的にエッチングする工程Ｓ１２６と、炭素含有膜の開口部とは異なる表面が露出した状態で、炭素含有膜と金属含有膜とをマスクとして絶縁膜をエッチングする工程Ｓ１２８と、を備えたことを特徴とする。【選択図】図１
2009164175.tif 000002
【特許請求の範囲】
【請求項１】
基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に、金属含有膜を形成する金属含有膜形成工程と、
前記金属含有膜上に、シリコン及び炭素を含有するシリコン炭素含有膜と、窒素及び炭素を含有する窒素炭素含有膜とのうちの一方の炭素含有膜を形成する炭素含有膜形成工程と、
前記炭素含有膜を選択的にエッチングする炭素含有膜エッチング工程と、
エッチングにより形成された前記炭素含有膜の開口部が転写されるように前記金属含有膜を選択的にエッチングする金属含有膜エッチング工程と、
前記炭素含有膜の表面のうち前記開口部とは異なる表面が露出した状態で、前記炭素含有膜と前記金属含有膜とをマスクとして前記絶縁膜をエッチングする絶縁膜エッチング工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記炭素含有膜上にレジストパターンを形成するレジストパターン形成工程をさらに備え、
前記炭素含有膜は、前記レジストパターンをマスクとしてエッチングされ、
前記金属含有膜は、前記炭素含有膜をマスクとしてエッチングされることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記炭素含有膜上にレジストパターンを形成するレジストパターン形成工程をさらに備え、
前記炭素含有膜と前記金属含有膜とが、前記レジストパターンをマスクとしてエッチングされることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記炭素含有膜は、炭素とシリコンを含有する有機膜であって、
前記絶縁膜がエッチングされる前に、前記炭素含有膜を残した状態で前記レジストパターンを除去することで、前記炭素含有膜の前記開口部とは異なる表面が露出し、かつ、前記絶縁膜がエッチングされる際に、前記炭素含有膜も一緒に除去されることを特徴とする請求項２又は３記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜をエッチングする際にマスクとして用いた前記金属含有膜及び前記炭素含有膜のうち前記金属含有膜のみを残した状態で前記金属含有膜上と前記絶縁膜の開口部内面上とに前記金属含有膜と同じ材料を用いたバリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜上に導電性材料を堆積させる導電性材料堆積工程と、
前記導電性材料を研磨して、前記バリアメタル膜が内面上に形成されている前記開口部に前記導電性材料を選択的に残置させる工程と、
前記開口部に前記導電性材料を選択的に残置させた後、前記金属含有膜上の前記バリアメタル膜と前記金属含有膜とを研磨する研磨工程と、
をさらに備えたことを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、例えば、ダマシン配線を形成する製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速性能化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
【０００３】
そして、最近は層間絶縁膜として比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ２）膜から比誘電率ｋが３以下の低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることにより、配線間の寄生容量を低減することが試みられている。そして、このｌｏｗ−ｋ膜中へのＣｕの拡散を防止するべく、溝内の壁面や底面には、まず、例えば、窒化チタン（ＴｉＮ）等のバリアメタル膜が形成され、そして、その後にＣｕが埋め込まれる。
【０００４】
ここで、レジスト材はエッチング耐性が低いため、レジストパターンでｌｏｗ−ｋ膜をエッチングするにはレジスト膜の膜厚を厚くする必要がある。レジスト膜の膜厚を厚くすると解像能力が低下して寸法精度が悪くなってしまう。さらに、レジストパターンでｌｏｗ−ｋ膜をエッチングすると、ドライエッチング、アッシング、洗浄などの加工ダメージによりｌｏｗ−ｋ膜から炭素（Ｃ）が抜けｌｏｗ−ｋ膜の絶縁性が劣化するといった問題や、ボイドが発生するといった問題もある。絶縁性が劣化し、比誘電率ｋが上昇したり層間絶縁膜中にボイドが発生したりすると、配線間の絶縁性の低下が起こり、十分な電気特性が得られない。そのため、加工ダメージの影響を少なくするプロセスの確立が課題となっている。その観点から、ｌｏｗ−ｋ膜上にハードマスク材を形成し、レジストパターンで薄く形成されたハードマスク材をエッチングして、ハードマスクでｌｏｗ−ｋ膜をエッチングするといった手法が検討されている。これによりレジスト膜の膜厚を薄くすることができる。その結果、レジストパターンの寸法精度を向上させることができる。さらに、ｌｏｗ−ｋ膜をエッチングした後のアッシングが不要となったのでアッシング時のプラズマに晒されず、その分についての絶縁性の劣化を抑制できる効果が期待できる。しかしながら、ハードマスクを絶縁膜材料で形成するとｌｏｗ−ｋ膜との選択比が小さいためエッチング時に寸法が変形してだんだん削られてしまい、エッチングされるｌｏｗ−ｋ膜の寸法精度が悪くなるといった問題が生じる。そのため、ｌｏｗ−ｋ膜との選択比が大きいメタル材をハードマスクにすることで寸法精度を維持することが検討されている（例えば、非特許文献１〜３参照）。
【０００５】
しかしながら、メタル材をハードマスクにしてｌｏｗ−ｋ膜をエッチングしても、加工ダメージによりｌｏｗ−ｋ膜の絶縁破壊耐性が悪化するといった問題が生じた。そのため、単にメタル材をハードマスクにしても十分な電気特性が得られず、さらなる改良が望まれている。
【非特許文献１】‘Ｏ．Ｈｉｎｓｉｎｇｅｒ  ｅｔ  ａｌ．’，ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，ｐ．３２１，２００４．
【非特許文献２】‘Ｒ．  Ｆｏｘ  ｅｔ  ａｌ．’，ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，Ｓｅｓｓｉｏｎ  ４．２，２００５．
【非特許文献３】‘Ｖ．  Ａｒｎａｌ  ｅｔ  ａｌ．’，２００６  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ，ｐ．２１３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述したような従来の問題点を克服し、メタル材をハードマスクにして絶縁膜をエッチングする際の絶縁膜の加工ダメージを抑制する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に、金属含有膜を形成する金属含有膜形成工程と、前記金属含有膜上に、シリコン及び炭素を含有するシリコン炭素含有膜と、窒素及び炭素を含有する窒素炭素含有膜とのうちの一方の炭素含有膜を形成する炭素含有膜形成工程と、前記炭素含有膜を選択的にエッチングする炭素含有膜エッチング工程と、エッチングにより形成された前記炭素含有膜の開口部が転写されるように前記金属含有膜を選択的にエッチングする金属含有膜エッチング工程と、前記炭素含有膜の表面のうち前記開口部とは異なる表面が露出した状態で、前記炭素含有膜と前記金属含有膜とをマスクとして前記絶縁膜をエッチングする絶縁膜エッチング工程と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、絶縁膜をエッチングする際に炭素含有膜によって絶縁膜の加工ダメージを抑制することができる。その結果、十分な電気特性をもった半導体装置を製造することができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
実施の形態１では、レジストパターンで炭素含有膜までエッチングする場合について説明する。以下、実施の形態１について、図面を用いて説明する。
【００１０】
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、実施の形態１の半導体装置の製造方法では、エッチングストッパ膜形成工程（Ｓ１０２）と、ｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、キャップ膜形成工程（Ｓ１０６）と、メタル含有膜形成工程（Ｓ１０８）と、炭素（Ｃ）含有膜形成工程（Ｓ１１０）と、反射防止膜形成工程（Ｓ１１２）と、レジスト塗布工程（Ｓ１１４）と、レジストパターン形成工程（Ｓ１１６）と、Ｃ含有膜エッチング工程（Ｓ１１８）と、アッシング工程（Ｓ１２４）と、メタル含有膜エッチング工程（Ｓ１２６）と、絶縁膜エッチング工程（Ｓ１２８）と、Ｃ含有膜エッチング工程（Ｓ１３０）と、バリアメタル（ＢＭ）膜形成工程（Ｓ１３２）と、シード膜形成工程（Ｓ１３４）と、めっき及びアニール工程（Ｓ１３６）と、銅（Ｃｕ）研磨工程（Ｓ１３８）と、ＢＭ及びメタル含有膜研磨工程（Ｓ１４０）という一連の工程を実施する。
【００１１】
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のエッチングストッパ膜形成工程（Ｓ１０２）からメタル含有膜形成工程（Ｓ１０８）までを示している。
【００１２】
図２（ａ）において、エッチングストッパ膜形成工程（Ｓ１０２）として、基板２００上に、化学気相成長（ＣＶＤ）法によってエッチングストッパ膜２１０を例えば２５ｎｍの膜厚で形成する。エッチングストッパ膜の材料として、例えば、炭窒化シリコン（ＳｉＣＮ）或いは窒化シリコン（ＳｉＮ）等が好適である。或いは、エッチングストッパ膜として、例えば２０ｎｍの膜厚の多孔質ではないＳｉＣＯ膜（ｄｅｎｓｅＳｉＣＯ膜）と例えば５ｎｍの膜厚のＳｉＣＮ膜の積層膜であっても好適である。また、形成方法は、ＣＶＤ法に限るものではなくその他の方法で成膜しても構わない。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、デバイス部分等の図示を省略している。そして、基板２００上には、金属配線またはコンタクトプラグ等、図示しない各種の半導体素子あるいは構造を有する層が形成されていても構わない。或いは、その他の層が形成されていても構わない。
【００１３】
図２（ｂ）において、ｌｏｗ−ｋ膜形成工程（Ｓ１０４）として、エッチングストッパ膜２１０上に、多孔質の低誘電率絶縁性材料を用いたｌｏｗ−ｋ膜２２０を例えば１００ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ここでは、一例として、ＣＶＤ法を用いて比誘電率が２．５未満の低誘電率絶縁材料となる多孔質のＳｉＯＣ膜を形成する。形成方法は、ＣＶＤ法に限るものではなく、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ  ｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｃｏａｔｉｎｇ）法を用いても好適である。ＳＯＤ法で形成するｌｏｗ−ｋ膜２２０の材料としては、例えば、多孔質のメチルシルセスキオキサン（ｍｅｔｈｙｌ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ：ＭＳＱ）を用いることができる。また、ＭＳＱの他に、例えば、ポリメチルシロキサン、ポリシロキサン、ハイドロジェンシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜２２０の材料では、比誘電率が２．５未満の低誘電率を得ることができる。ＳＯＤ法では、例えば、スピナーで成膜し、このウエハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。
【００１４】
図２（ｃ）において、キャップ膜形成工程（Ｓ１０６）として、ｌｏｗ−ｋ膜２２０上に、ＣＶＤ法を用いてキャップ膜２２２を例えば６０ｎｍの厚さで形成する。キャップ膜２２２の材料として、酸化シリコン（ＳｉＯ２）或いは多孔質ではないＳｉＯＣ等が好適である。
【００１５】
ここでは、層間絶縁膜として、主成分となる１００ｎｍのｌｏｗ−ｋ膜２２０と６０ｎｍのキャップ膜２２２としているがこれに限るものではない。さらに微細化して、例えば、６０ｎｍのＭＳＱによるｌｏｗ−ｋ膜２２０と２０ｎｍの多孔質ではないＳｉＯＣによるキャップ膜２２２としても好適である。
【００１６】
図２（ｄ）において、メタル含有膜形成工程（Ｓ１０８）として、キャップ膜２２２上に、メタル含有材料を用いたメタル含有膜２３０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内で窒化タンタル（ＴａＮ）膜の薄膜を例えば膜厚３０ｎｍ堆積し、メタル含有膜２３０を形成する。メタル含有膜２３０の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ  ｌａｙｅｒ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。メタル含有膜２３０の材料としては、ＴａＮの他、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）等の金属、或いは、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）等に代表されるこれらの金属の窒化物、或いはこれらの金属を含有するその他の材料を用いることができる。特に、メタル含有膜２３０の材料として、後述するバリアメタル膜に使用する材料と同一の材料を用いるとより好適である。
【００１７】
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のＣ含有膜形成工程（Ｓ１１０）からレジスト塗布工程（Ｓ１１４）までを示している。
【００１８】
図３（ａ）において、Ｃ含有膜形成工程（Ｓ１１０）として、メタル含有膜２３０上に、シリコン（Ｓｉ）及び炭素（Ｃ）を含有するシリコン炭素含有膜と、窒素（Ｎ）及び炭素（Ｃ）を含有する窒素炭素含有膜とのうちの一方のＣ含有材料を用いたＣ含有膜２３２を形成する。例えば、メタル含有膜２３０上にＣＶＤ法を用いて炭化シリコン（ＳｉＣ）膜を例えば３０ｎｍの膜厚で形成する。Ｃ含有膜２３２の材料は、シリコン炭素含有膜の材料の一例として、ＳｉＣの他、ｄｅｎｓｅＳｉＣＯ、或いはＳｉＣＮ等が好適である。また、窒素炭素含有膜の材料の一例として、窒化カーボン（ＣＮ）等が好適である。すなわち、Ｃ含有膜２３２の材料としては、レジスト材とは異なるＣ含有材料で、キャップ膜２２２やｌｏｗ−ｋ膜２２０に比べて耐エッチング性が大きい材料を用いることができる。Ｃ含有膜２３２として、Ｃの他にＳｉ或いはＮを含有することで、キャップ膜２２２やｌｏｗ−ｋ膜２２０に比べて耐エッチング性を大きくすることができる。
【００１９】
図３（ｂ）において、反射防止膜形成工程（Ｓ１１２）として、Ｃ含有膜２３２上に反射防止膜２３４を形成する。
【００２０】
図３（ｃ）において、レジスト塗布工程（Ｓ１１４）として、反射防止膜２３４上にレジスト材を塗布し、レジスト膜２３６を形成する。本実施の形態では、後述するようにＣ含有膜２３２及びメタル含有膜２３０をハードマスクとしてキャップ膜２２２やｌｏｗ−ｋ膜２２０といった層間絶縁膜をエッチングするため、レジストパターンをマスクとして層間絶縁膜をエッチングする場合に比べてレジスト膜２３６の膜厚を薄くすることができる。
【００２１】
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１のレジストパターン形成工程（Ｓ１１６）からアッシング工程（Ｓ１２４）までを示している。
【００２２】
図４（ａ）において、レジストパターン形成工程（Ｓ１１６）として、露光工程等のリソグラフィー工程を経て反射防止膜２３４上にレジストパターンを形成し、選択的に開口部１６０を形成する。レジストパターンをマスクとして層間絶縁膜をエッチングする場合に比べてレジスト膜２３６の膜厚を薄くすることができるのでその分だけ開口部１６０の寸法精度を向上させることができる。よって、パターン形成における解像度を向上させることができる。
【００２３】
図４（ｂ）において、Ｃ含有膜エッチング工程（Ｓ１１８）として、レジストパターンをマスクとして、露出した反射防止膜２３４とその下層のＣ含有膜２３２を異方性エッチング法により選択的にエッチングして、開口部１５０を形成する。ここでは、メタル含有膜２３０をエッチングストッパとして用いることができる。エッチングガスとして、フッ素系のガス、例えばＣ４Ｆ８ガスを用いると好適である。異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
【００２４】
図４（ｃ）において、アッシング工程（Ｓ１２４）として、Ｃ含有膜２３２上に残っているレジスト膜２３６をアッシングにより除去する。その際、反射防止膜２３４も一緒に除去することができる。例えば、Ｃ含有膜エッチング工程（Ｓ１１８）とは別の反応容器内でアッシングを行なう。反射防止膜２３４の下層に位置するＣ含有膜２３２は、上述したように、Ｃの他にＳｉ或いはＮが添加された、ＳｉＣ、ｄｅｎｓｅＳｉＣＯ、ＳｉＣＮ、或いはＣＮといったアッシング工程でアッシングされない材料を用いている。そのため、ｌｏｗ−ｋ膜２２０を保護する後述するＣ含有反応生成物を生じさせるＣ含有膜２３２を基板の最表面に配置することができる。また、ｌｏｗ−ｋ膜２２０をエッチングする前に、レジストパターン及び反射防止膜２３４を除去しておくことで、ｌｏｗ−ｋ膜２２０をエッチングする際のマスク材となる膜のトータル膜厚が薄くなり、ｌｏｗ−ｋ膜２２０をエッチングする際の寸法精度を向上させることができる。
【００２５】
図５は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図５では、図１のメタル含有膜エッチング工程（Ｓ１２６）からＣ含有膜エッチング工程（Ｓ１３０）までを示している。
【００２６】
図５（ａ）において、メタル含有膜エッチング工程（Ｓ１２６）として、Ｃ含有膜２３２をハードマスクとして、露出したメタル含有膜２３０を異方性エッチング法により選択的にエッチングして、開口部１５２を形成する。例えば、Ｃ含有膜エッチング工程（Ｓ１１８）やアッシング工程（Ｓ１２４）とは別の反応容器内でエッチングを行なう。ここでは、キャップ膜２２２をエッチングストッパとして用いることができる。エッチングガスとして、塩素系のガス、例えばＣｌ２ガスを用いると好適である。ここでも異方性エッチング法により除去することで、上述したように、基板２００の表面に対し、略垂直に開口部１５２を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５２を形成すればよい。
【００２７】
図５（ｂ）において、絶縁膜エッチング工程（Ｓ１２８）として、Ｃ含有膜２３２の表面のうち開口部１５０とは異なる表面が露出した状態で、Ｃ含有膜２３２とメタル含有膜２３０をハードマスクとして、露出したキャップ膜２２２とその下層のｌｏｗ−ｋ膜２２０を異方性エッチング法により選択的にエッチングして、開口部１５４を形成する。ここでは、反射防止膜２３４が既に除去されているので、基板２００上に形成された各種の膜のうちＣ含有膜２３２が最表面に位置することになる。最表面がＳｉ或いはＮが添加されているＣ含有膜２３２となることで、キャップ膜２２２とｌｏｗ−ｋ膜２２０をエッチングする際に、Ｃ含有反応生成物がＣ含有膜２３２から生じ、ボーイングによる寸法変動を抑制することができる。例えば、Ｃ含有膜エッチング工程（Ｓ１１８）で使用した反応容器内に基板２００を戻してエッチングを行なう。ここでは、エッチングストッパ膜２１０をエッチングストッパとして用いることができる。エッチングガスとして、フッ素系のガス、例えばＣ４Ｆ８ガスを用いると好適である。ここでも異方性エッチング法により除去することで、上述したように、基板２００の表面に対し、略垂直に開口部１５４を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５４を形成すればよい。
【００２８】
図５（ｃ）において、Ｃ含有膜エッチング工程（Ｓ１３０）として、メタル含有膜２３０上に残っているＣ含有膜２３２をエッチングにより除去する。その際、エッチングストッパ膜２１０も一緒にエッチングされ、Ｃ含有膜２３２と共に除去することができる。エッチングストッパ膜２１０は、上述したようにＳｉＣＮ、ＳｉＮ、或いはｄｅｎｓｅＳｉＣＯといった材料が用いられ、Ｃ含有膜２３２は、上述したようにＳｉＣ、ｄｅｎｓｅＳｉＣＯ、ＳｉＣＮ、或いはＣＮといった材料が用いられる。このように、エッチングストッパ膜２１０は、Ｃ含有膜２３２と同じ材料、或いはＣ含有膜２３２に対するエッチング選択比が小さい材料が用いられているため、Ｃ含有膜２３２をエッチングする際、エッチングストッパ膜２１０も一緒にエッチングされ、Ｃ含有膜２３２と共に除去することができる。
【００２９】
図６は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図６では、図１のＢＭ膜形成工程（Ｓ１３２）からめっき及びアニール工程（Ｓ１３６）までを示している。
【００３０】
図６（ａ）において、ＢＭ膜形成工程（Ｓ１３２）として、エッチングにより形成された開口部１５２，１５４内面上及びメタル含有膜２３０表面上に導電性材料の一例となるバリアメタル材料を用いたバリアメタル膜２４０を形成する。スパッタ法を用いるスパッタリング装置内でＴａＮ膜を例えば膜厚５ｎｍ堆積し、バリアメタル膜２４０を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長法やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、ＴａＮの他、Ｔａ、Ｔｉ、Ｗ、ＴｉＮ、ＷＮもしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。或いは、メタル含有膜２３０と同様、Ｒｕ、Ｚｒ、Ａｌ、Ｎｂ等の金属、或いはこれらの金属の窒化物を用いることができる。ここでは、ｌｏｗ−ｋ膜２２０をエッチングする際にマスクとして用いたＣ含有膜２３２及びメタル含有膜２３０のうちメタル含有膜２３０のみを残した状態で、メタル含有膜２３０上とｌｏｗ−ｋ膜２２０の開口部１５４内面上とにメタル含有膜２３０と同じ材料を用いたバリアメタル膜２４０を形成する。
【００３１】
図６（ｂ）において、シード膜形成工程（Ｓ１３４）として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５２，１５４内壁及び基板２００表面に堆積（形成）させる。
【００３２】
図６（ｃ）において、めっき及びアニール工程（Ｓ１３６）として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法により導電性材料の一例となるＣｕ膜２６０をシード膜２５０が形成された開口部１５２，１５４及び基板２００表面に堆積させる。ここでは、例えば、膜厚２００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
【００３３】
図７は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図７では、図１のＣｕ研磨工程（Ｓ１３８）からＢＭ及びメタル含有膜研磨工程（Ｓ１４０）までを示している。
【００３４】
図７（ａ）において、Ｃｕ研磨工程（Ｓ１３８）として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積した配線層となるシード膜２５０を含むＣｕ膜２６０を研磨除去する。このように導電性材料を研磨して、バリアメタル膜２４０が内面上に形成されている開口部１５２，１５４に導電性材料を選択的に残置させる。
【００３５】
図７（ｂ）において、ＢＭ及びメタル含有膜研磨工程（Ｓ１４０）として、上述したように開口部１５２，１５４に導電性材料を選択的に残置させた後、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積したバリアメタル膜２４０とメタル含有膜２３０を研磨除去する。バリアメタル膜２４０とメタル含有膜２３０を同じ材料にしたのでバリアメタル膜２４０とメタル含有膜２３０を一緒に研磨することができる。その結果、図７（ｂ）に示すように平坦化することができる。以上によりＣｕ配線を形成することができる。ここでは、例えば６０ｎｍの厚さのキャップ膜２２２を例えば３０ｎｍまで削り込む。但し、キャップ膜２２２を削り込む場合に限るものではなく、キャップ膜２２２を完成時の膜厚で予め形成しておき、研磨工程の際に、キャップ膜２２２を削り込まないように加工しても構わない。
【００３６】
ここで、バリアメタル膜２４０を研磨する際には開口部１５２に堆積するＣｕ膜２６０も一緒に研磨することになるので、研磨に使用するスラリ等の研磨液や研磨後の洗浄に用いる洗浄液はバリアメタル材とＣｕという異種金属間に電位差が生じることによる腐食が生じないように調整されている。これに対し、メタル含有膜２３０の材料をバリアメタル材と異なる材料とすると３種の異種材料について腐食しないように研磨液や洗浄液を調整する必要が生じてしまう。３種の異種材料への調整は非常に難しい。そこで、本実施の形態では、バリアメタル膜２４０とメタル含有膜２３０を同じ材料にしたので調整が容易な２種の異種材料への調整で済ますことができる。
【００３７】
図８は、メタルマスクにより絶縁膜エッチングした場合におけるＣ含有膜の有無による結果の違いの一例を示す図である。
比較例として、Ｃ含有膜が表面に存在しない状態で、メタル含有膜１３０をハードマスクとして、キャップ膜１２２とｌｏｗ−ｋ膜１２０をエッチングする。この場合、図８（ａ）に示すように、エッチング時のプラズマ曝露等の影響でｌｏｗ−ｋ膜１２０に加工ダメージが生じる。そのため、ｌｏｗ−ｋ膜１２０の開口部内壁からカーボン（Ｃ）が抜け内壁表面が変質してしまう。その結果、ボーイングによる寸法変動が生じｌｏｗ−ｋ膜１２０の幅が狭くなってしまう箇所ができる。そのため、絶縁性を劣化させてしまうといった問題を引き起こす。
これに対し、本実施の形態では、Ｃ含有膜２３２が露出した状態で、Ｃ含有膜２３２とメタル含有膜２３０をハードマスクとして、キャップ膜２２２とｌｏｗ−ｋ膜２２０をエッチングする。この場合、図８（ｂ）に示すようにボーイングによる寸法変動を抑制することができる。これは、エッチングの際にＣ含有反応生成物１０がＣ含有膜２３２から生じ、Ｃ含有反応生成物１０がキャップ膜２２２とｌｏｗ−ｋ膜２２０の開口部内壁に付着することによりｌｏｗ−ｋ膜２２０の開口部内壁からＣが抜けることを抑制しているためと考えられる。他方、図８（ａ）の比較例ではＣ含有反応生成物１０が生じないので上述した結果を生むと考えられる。このように、本実施の形態では、露出したＣ含有膜２３２をメタル含有膜２３０上に形成しておくことで層間絶縁膜の絶縁性劣化を回避或いは低減させることができる。言い換えれば、Ｃを含む反応生成物をドライエッチングで形成された層間絶縁膜加工面に堆積させながらドライエッチング加工することで、ボーイングによる寸法変動を抑制することができる。その結果、層間絶縁膜の絶縁性劣化を回避或いは低減させることができる。
【００３８】
図９は、実施の形態１におけるハードマスクと絶縁膜ハードマスクによる絶縁膜エッチングの結果の違いの一例を示す図である。
比較例として、メタルマスクをハードマスクとせずにシリコン（Ｓｉ）系の絶縁膜１３４をハードマスクとして、絶縁膜となるキャップ膜１２２とその下層のｌｏｗ−ｋ膜１２０をエッチングする。この場合、図９（ａ）に示すようにキャップ膜１２２或いはｌｏｗ−ｋ膜１２０にまでパターンエッジから除々に幅及び膜厚が薄くなるファセットが生じ、寸法を維持することが困難となる。特に、狭いスペース幅でトレンチ等の開口部を形成する際に顕著にあらわれてしまう。他方、本実施の形態のように、Ｃ含有膜２３２とメタル含有膜２３０をハードマスクとして、キャップ膜２２２とｌｏｗ−ｋ膜２２０をエッチングする。この場合、図９（ｂ）に示すようにＣ含有膜２３２にはファセットが生じ得るがｌｏｗ−ｋ膜２２０等に対しエッチング選択比が大きいメタル含有膜２３０にはファセットが生じない、或いは無視できる程度で済ますことができる。そのため、特に、狭いスペース幅でトレンチ等の開口部を形成する場合でも寸法精度を維持することができる。
【００３９】
図１０は、Ｃ含有膜とメタル含有膜の位置を逆にした場合における絶縁膜エッチングの結果の違いの一例を示す図である。
比較例として、Ｃ含有膜１３２上にメタル含有膜１３０を形成して、メタル含有膜１３０を露出させた状態で、Ｃ含有膜１３２とメタル含有膜１３０とをハードマスクとして、キャップ膜１２２とｌｏｗ−ｋ膜１２０をエッチングする。この場合、図１０（ａ）に示すように、ボーイングによる寸法変動が生じｌｏｗ−ｋ膜１２０の幅が狭くなってしまう箇所ができる。他方、本実施の形態のように、メタル含有膜２３０上にＣ含有膜２３２を形成して、Ｃ含有膜２３２が露出した状態で、Ｃ含有膜２３２とメタル含有膜２３０をハードマスクとして、キャップ膜２２２とｌｏｗ−ｋ膜２２０をエッチングする。この場合、図１０（ｂ）に示すようにボーイングによる寸法変動を抑制することができる。Ｃ含有膜２３２からＣ含有反応生成物１０を生じさせるためには、この比較例からもＣ含有膜２３２が露出した状態でエッチングするのが適切であることがわかる。
【００４０】
実施の形態２．
実施の形態１では、レジストパターンをマスクとしてＣ含有膜２３２に開口部１５０を形成し、Ｃ含有膜２３２をハードマスクとしてメタル含有膜２３０に開口部１５２を形成する例について説明した。実施の形態２では、レジストパターンをマスクとしてＣ含有膜２３２に開口部１５０を形成し、さらにメタル含有膜２３０に開口部１５２を形成する例について説明する。以下、実施の形態２について、図面を用いて説明する。
【００４１】
図１１は、実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。
図１１において、Ｃ含有膜エッチング工程（Ｓ１１８）とアッシング工程（Ｓ１２４）との間にメタル含有膜エッチング工程（Ｓ１２２）を追加した点と、メタル含有膜エッチング工程（Ｓ１２６）を削除した点以外は、図１と同様である。よって、エッチングストッパ膜形成工程（Ｓ１０２）からＣ含有膜エッチング工程（Ｓ１１８）までは実施の形態１と同様である。
【００４２】
図１２は、図１１のメタル含有膜エッチング工程（Ｓ１２２）で実施される工程を表す工程断面図である。
図１２において、メタル含有膜エッチング工程（Ｓ１２２）として、図４（ｂ）に示す状態からレジスト膜２３６によるレジストパターンをマスクとして、露出したメタル含有膜２３０を異方性エッチング法により選択的にエッチングして、開口部１５２を形成する。例えば、Ｃ含有膜エッチング工程（Ｓ１１８）やアッシング工程（Ｓ１２４）とは別の反応容器内でエッチングを行なう。ここでは、キャップ膜２２２をエッチングストッパとして用いることができる。エッチングガスとして、塩素系のガス、例えばＣｌ２ガスを用いると好適である。ここでも異方性エッチング法により除去することで、上述したように、基板２００の表面に対し、略垂直に開口部１５２を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５２を形成すればよい。
【００４３】
そして、アッシング工程（Ｓ１２４）を行なうことで図５（ａ）の状態となる。以降は、実施の形態１と同様である。
【００４４】
実施の形態２では、メタル含有膜２３０のエッチングの際にＣ含有膜２３２を露出させた状態でＣ含有膜２３２をハードマスクとせず、Ｃ含有膜２３２上に形成されたレジストパターンをマスクとすることで、Ｃ含有膜２３２にファセットを生じさせないようにすることができる。その結果、ｌｏｗ−ｋ膜２２０をエッチングする時までＣ含有膜２３２のハードマスクパターンを良好に維持することができる。その結果、実施の形態１よりもさらに高精度な寸法でＣｕ配線を埋め込むための開口部１５４を形成することができる。
【００４５】
実施の形態３．
上述した実施の形態１では、Ｃ含有膜２３２を形成した後に反射防止膜２３４を形成していた。実施の形態３では、単独のＣ含有膜２３２を使用せずに、Ｃ含有膜を兼ねた反射防止膜を用いる構成について説明する。以下、実施の形態３について、図面を用いて説明する。
【００４６】
図１３は、実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。
図１３において、Ｃ含有膜形成工程（Ｓ１１０）とＣ含有膜エッチング工程（Ｓ１３０）とを削除した点と、反射防止膜形成工程（Ｓ１１２）の代わりに、Ｓｉ含有有機系反射防止膜形成工程（Ｓ１１３）を備えた点と、Ｃ含有膜エッチング工程（Ｓ１１８）の代わりに、反射防止膜エッチング工程（Ｓ１２０）を備えた点以外は、図１と同様である。よって、エッチングストッパ膜形成工程（Ｓ１０２）からメタル含有膜形成工程（Ｓ１０８）までは実施の形態１と同様である。
【００４７】
図１４は、図１３のフローチャートに対応して実施される工程を表す工程断面図である。
図１４では、図１３のＳｉ含有有機系反射防止膜形成工程（Ｓ１１３）から反射防止膜エッチング工程（Ｓ１２０）までを示している。
【００４８】
図１４（ａ）において、Ｓｉ含有有機系反射防止膜形成工程（Ｓ１１３）として、図２（ｄ）の状態からメタル含有膜２３０上に、シリコンを含有する有機系の反射防止膜２３３を例えば３０ｎｍの膜厚で形成する。すなわち、反射防止膜２３３として、炭素とシリコンを含有する有機膜を用いる。上述した実施の形態１における反射防止膜２３４は、アッシング工程（Ｓ１２４）でレジスト膜２３６と共に除去されてしまうが、実施の形態３における反射防止膜２３３はアッシングで除去されない程度にシリコン（Ｓｉ）の濃度を高くする。例えば、Ｓｉ含有量を３０ｗｔ％以上とすることでアッシングにより除去されない反射防止膜２３３を生成することができる。また、Ｓｉ含有量３０ｗｔ％以上の有機膜とすることで、Ｓｉを含有しない有機膜に比べて耐エッチング性が大きいが、ｌｏｗ−ｋ膜２２０の構成元素となるＳｉ及びＣを含んでいることに起因して、キャップ膜２２２やｌｏｗ−ｋ膜２２０をエッチングする際に一緒にエッチングされてしまうような反射防止膜２３３とすることができる。
【００４９】
図１４（ｂ）において、レジスト塗布工程（Ｓ１１４）として、反射防止膜２３３上にレジスト材を塗布し、レジスト膜２３６を形成する。Ｓｉ含有有機系反射防止膜２３３上に形成する以外の点は実施の形態１と同様である。そして、レジストパターン形成工程（Ｓ１１６）として、露光工程等のリソグラフィー工程を経て反射防止膜２３３上にレジストパターンを形成し、選択的に開口部１６０を形成する。
【００５０】
図１４（ｃ）において、反射防止膜エッチング工程（Ｓ１２０）として、レジストパターンをマスクとして、露出した反射防止膜２３３を異方性エッチング法により選択的にエッチングして、開口部１５０を形成する。ここでは、メタル含有膜２３０をエッチングストッパとして用いることができる。異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
【００５１】
図１５は、図１３のフローチャートに対応して実施される工程を表す工程断面図である。
図１５では、図１３のアッシング工程（Ｓ１２４）から絶縁膜エッチング工程（Ｓ１２８）までを示している。
【００５２】
図１５（ａ）において、アッシング工程（Ｓ１２４）として、反射防止膜２３３上に残っているレジスト膜２３６をアッシングにより除去する。すなわち、反射防止膜２３３が選択的にエッチングされた後であって、ｌｏｗ−ｋ膜２２０がエッチングされる前に、反射防止膜２３３を残した状態でレジストパターンを構成するレジスト膜２３６をアッシングにより除去する。ｌｏｗ−ｋ膜２２０がエッチングされる前に、反射防止膜２３３を残した状態でレジストパターンを除去することで、反射防止膜２３３の開口部１５０とは異なる表面、すなわち、ここでは上面が露出する。このように反射防止膜２３３の上面を露出させることによって、ｌｏｗ−ｋ膜２２０がエッチングされる際に、Ｃ含有反応生成物を生じさせることができる。ここでのアッシング工程（Ｓ１２４）は、レジストパターン除去工程の一例となる。反射防止膜２３３は、Ｓｉ含有量が３０ｗｔ％以上となっているのでアッシングにより除去されずに残すことができる。ｌｏｗ−ｋ膜２２０をエッチングする時までレジスト膜２３６によるレジストパターンを残すのではなく、ｌｏｗ−ｋ膜２２０をエッチングする際には反射防止膜２３３上のレジストパターンを除去しておくことで、マスク材となる膜のトータル膜厚が薄くなり、ｌｏｗ−ｋ膜２２０をエッチングする際の寸法精度を向上させることができる。
【００５３】
図１５（ｂ）において、メタル含有膜エッチング工程（Ｓ１２６）として、反射防止膜２３３をハードマスクとして、露出したメタル含有膜２３０を異方性エッチング法により選択的にエッチングして、開口部１５２を形成する。
【００５４】
図１５（ｃ）において、絶縁膜エッチング工程（Ｓ１２８）として、反射防止膜２３３の表面のうち開口部１５０とは異なる表面が露出した状態で、反射防止膜２３３とメタル含有膜２３０をハードマスクとして、露出したキャップ膜２２２とその下層のｌｏｗ−ｋ膜２２０を異方性エッチング法により選択的にエッチングして、開口部１５４を形成する。ｌｏｗ−ｋ膜２２０がエッチングされる際に、Ｃ含有反応生成物が反射防止膜２３３から生じ、Ｃ含有反応生成物がキャップ膜２２２とｌｏｗ−ｋ膜２２０の開口部内壁に付着することによりｌｏｗ−ｋ膜２２０の開口部内壁からＣが抜けることを抑制できる。
【００５５】
ここで、ｌｏｗ−ｋ膜２２０がエッチングされる際に、反射防止膜２３３も一緒にエッチングされることで膜減りする。そして、ｌｏｗ−ｋ膜２２０のエッチングが完了するころには反射防止膜２３３を消失させることができる。反射防止膜２３３は、ｌｏｗ−ｋ膜２２０のエッチングが完了する前、或いは完了と共に消失することになるが、上述したＣ含有反応生成物をｌｏｗ−ｋ膜２２０のエッチングが完了するまで供給し続ける必要はなく、ある程度の厚さのＣ含有反応生成物が生成できればよい。エッチング条件によっても異なるが、所定の条件下で、例えば、１〜１０ｎｍ程度生成されれば効果を発揮することができる。
【００５６】
また、ｌｏｗ−ｋ膜２２０のエッチングが完了するころには反射防止膜２３３が消失しているので、反射防止膜２３３を除去するための工程を独立して設ける必要を無くすことができる。その結果、反射防止膜２３３を除去する際に晒されるプラズマによるｌｏｗ−ｋ膜２２０の加工ダメージを回避することができる。バリアメタル膜形成工程（Ｓ１３２）以降の各工程は実施の形態１と同様である。
【００５７】
以上のように、Ｃ含有膜を兼ねた反射防止膜を用いることで、独立したＣ含有膜の形成を省略することができる。
【００５８】
実施の形態４．
上述した実施の形態２では、Ｃ含有膜２３２を形成した後に反射防止膜２３４を形成していた。実施の形態４では、単独のＣ含有膜２３２を使用せずに、Ｃ含有膜を兼ねた反射防止膜を用いる構成について説明する。以下、実施の形態４について、図面を用いて説明する。
【００５９】
図１６は、実施の形態４における半導体装置の製造方法の要部を表すフローチャートである。
図１６において、反射防止膜エッチング工程（Ｓ１２０）とアッシング工程（Ｓ１２４）との間にメタル含有膜エッチング工程（Ｓ１２２）を追加した点と、メタル含有膜エッチング工程（Ｓ１２６）を削除した点以外は、図１３と同様である。よって、エッチングストッパ膜形成工程（Ｓ１０２）から反射防止膜エッチング工程（Ｓ１２０）までは実施の形態３と同様である。
【００６０】
図１７は、図１６のメタル含有膜エッチング工程（Ｓ１２２）で実施される工程を表す工程断面図である。
図１７において、メタル含有膜エッチング工程（Ｓ１２２）として、図１４（ｃ）に示す状態からレジスト膜２３６によるレジストパターンをマスクとして、露出したメタル含有膜２３０を異方性エッチング法により選択的にエッチングして、開口部１５２を形成する。例えば、反射防止膜エッチング工程（Ｓ１２０）やアッシング工程（Ｓ１２４）とは別の反応容器内でエッチングを行なう。ここでは、キャップ膜２２２をエッチングストッパとして用いることができる。
【００６１】
そして、アッシング工程（Ｓ１２４）を行なうことで図１５（ｂ）の状態となる。以降は、実施の形態３と同様である。
【００６２】
実施の形態４では、メタル含有膜２３０のエッチングの際にＳｉを含有する有機系の反射防止膜２３３を露出させた状態で反射防止膜２３３をハードマスクとせず、反射防止膜２３３上に形成されたレジストパターンをマスクとすることで、反射防止膜２３３にファセットを生じさせないようにすることができる。その結果、ｌｏｗ−ｋ膜２２０をエッチングする時まで反射防止膜２３３のハードマスクパターンを良好に維持することができる。その結果、実施の形態３よりもさらに高精度な寸法でＣｕ配線を埋め込むための開口部１５４を形成することができる。さらに、ｌｏｗ−ｋ膜２２０をエッチングする時までレジスト膜２３６によるレジストパターンを残すのではなく、ｌｏｗ−ｋ膜２２０をエッチングする際には反射防止膜２３３上のレジストパターンを除去しておくことで、マスク材となる膜のトータル膜厚が薄くなり、ｌｏｗ−ｋ膜２２０をエッチングする際の寸法精度を向上させることができる。
【００６３】
以上の説明において、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いても同様の効果が得られる。
【００６４】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００６５】
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００６６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
【００６７】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【図面の簡単な説明】
【００６８】
【図１】実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
【図２】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図３】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図４】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図５】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図６】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図７】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図８】メタルマスクにより絶縁膜エッチングした場合におけるＣ含有膜の有無による結果の違いの一例を示す図である。
【図９】実施の形態１におけるハードマスクと絶縁膜ハードマスクによる絶縁膜エッチングの結果の違いの一例を示す図である。
【図１０】Ｃ含有膜とメタル含有膜の位置を逆にした場合における絶縁膜エッチングの結果の違いの一例を示す図である。
【図１１】実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。
【図１２】図１１のメタル含有膜エッチング工程（Ｓ１２２）で実施される工程を表す工程断面図である。
【図１３】実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。
【図１４】図１３のフローチャートに対応して実施される工程を表す工程断面図である。
【図１５】図１３のフローチャートに対応して実施される工程を表す工程断面図である。
【図１６】実施の形態４における半導体装置の製造方法の要部を表すフローチャートである。
【図１７】図１６のメタル含有膜エッチング工程（Ｓ１２２）で実施される工程を表す工程断面図である。
【符号の説明】
【００６９】
２００  基板、１５０，１５２，１５４  開口部、２２０  ｌｏｗ−ｋ膜、２２２  キャップ膜、２３０  メタル含有膜、２３２  Ｃ含有膜、２３３，２３４  反射防止膜、２３６  レジスト膜、２４０  バリアメタル膜、２６０  Ｃｕ膜
【図１】
2009164175.tif 000003
【図２】
2009164175.tif 000004
【図３】
2009164175.tif 000005
【図４】
2009164175.tif 000006
【図５】
2009164175.tif 000007
【図６】
2009164175.tif 000008
【図７】
2009164175.tif 000009
【図８】
2009164175.tif 000010
【図９】
2009164175.tif 000011
【図１０】
2009164175.tif 000012
【図１１】
2009164175.tif 000013
【図１２】
2009164175.tif 000014
【図１３】
2009164175.tif 000015
【図１４】
2009164175.tif 000016
【図１５】
2009164175.tif 000017
【図１６】
2009164175.tif 000018
【図１７】
2009164175.tif 000019