(57)【要約】【課題】シールド面の設計に関する知識に乏しいユーザであっても、電磁的ノイズを低減し得るシールド面を容易に設計することができる基板設計装置を提供する。【解決手段】基板設計装置１のＣＰＵ２１には、シールド面の電気的な共振を防止するために、プリント基板に形成されているシールド面を電気的に安定させるシールド面安定化部３１、シールド面を作成する上で最適なクリアランス値を求め、このクリアランス値を用いてシールド面を作成するシールド面生成部３２、及びシールド面によって配線のインピーダンスの変化が引き起こされる変化点を検出するインピーダンス変化点検出部３３が実現されている。【選択図】図１
2009151364.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板の設計情報である基板データを用いて電磁的ノイズを遮蔽するシールド面の設計を行う基板設計装置において、
前記基板データに含まれる前記シールド面に関するデータから、前記シールド面の特徴的形状、前記プリント基板に配置される電子部品に対する前記シールド面の接続部位、及び前記シールド面の面形状の少なくとも１つを抽出して前記シールド面の電位を定めるための接続部を形成すべき位置を決定する位置決定部を備えることを特徴とする基板設計装置。
【請求項２】
前記位置決定部によって決定された位置又は当該位置の周囲に配置されたパターンを、前記接続部を形成する上で障害とならないように再設定するパターン再設定部を備えることを特徴とする請求項１記載の基板設計装置。
【請求項３】
プリント基板の設計情報である基板データを用いて電磁的ノイズを遮蔽するシールド面の設計を行う基板設計装置において、
前記基板データに含まれる前記プリント基板の物理情報と前記プリント基板に形成される配線に関する情報とに基づいて、前記配線のインピーダンスの変化を引き起こすことのない前記配線に対する前記シールド面の最小のクリアランス値を算出する算出部を備えることを特徴とする基板設計装置。
【請求項４】
前記配線に対する最小の間隔が前記算出部で算出された前記クリアランス値で示される間隔に保たれたシールド面を前記プリント基板上に作成するシールド面作成部を備えることを特徴とする請求項３記載の基板設計装置。
【請求項５】
プリント基板の設計情報である基板データを用いて電磁的ノイズを遮蔽するシールド面の設計を行う基板設計装置において、
前記基板データに含まれる前記シールド面に関するデータと、前記シールド面が形成された層に形成される第１配線及び前記シールド面が形成された層とは異なる層に形成される第２配線の少なくとも一方の配線に関するデータとを用いて、前記シールド面によって当該配線のインピーダンスの変化が引き起こされる変化点を検出する変化点検出部を備えることを特徴とする基板設計装置。
【請求項６】
前記変化点検出部は、前記シールド面と前記第１配線との間隔が所定のクリアランス値で示される間隔よりも小であるか否か、又は、前記第２配線に対する前記シールド面の途切れが所定の許容幅以下であるか否かを判定することにより前記変化点を検出することを特徴とする請求項５記載の基板設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板の設計を行う基板設計装置に係り、特にプリント基板の表面又は裏面に形成されて電磁的ノイズを遮蔽するシールド面の設計を行う基板設計装置に関する。
【背景技術】
【０００２】
近年、プリント基板上における電子部品の配置やプリント基板の配線の配置等を含めたプリント基板の設計は、プリント基板設計ＣＡＤ（Computer Aided Design）と言われる基板設計装置を用いて効率的に行われている。また、近年においては、プリント基板におけるＥＭＣ（Electro Magnetic Compatibility：電磁的両立性）の対策要求が高まっており、電磁的ノイズを低減するためにプリント基板上におけるシールド面の設計が可能な基板設計装置も提案されている。
【０００３】
かかる基板設計装置においては、ユーザが基板設計装置に対して、ネット、物理層、及びクリアランス値を指定すれば、指定した通りのシールド面が作成される。ここで、上記のネットとは作成したいシールド面の電気的な接続関係を示す情報であり、上記の物理層とはシールド面を形成すべき層を示す情報であり、上記のクリアランス値とはシールド面が形成される層における他の配線等との間隔を示す情報である。
【０００４】
また、基板設計装置においては、シールド面が電気的に浮いた状態（電気的に未接続な状態）では、シールド面に対してラッツ・ネストが表示される。ここでラッツ・ネストとは、周知の通り、結線すべき端子と端子との間を直線で結んだネットをいい、端子間の結線が完了すると消滅するものである。このため、ユーザ（例えば、基板設計者）はかかるラッツ・ネストの表示を参照しながら、シールド面と所定のパターンやベタ面との接続位置を基板設計装置に指示し、その接続位置にシールド面をベタ面等に接続するための引き落とし用バイアを手動で作成して同ネット内で同電位になるように設計している。尚、以上の内容は公知・公用の技術であるため、記載すべき先行技術文献情報は特にない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、プリント基板に形成されたシールド面によって、シールド面に近接して配置される配線等のインピーダンスの変化が引き起こされることがあり、インピーダンスの変化点において生ずる高周波電流の反射によって電磁的ノイズが増大してしまうという問題がある。図８は、シールド面によって引き起こされる配線のインピーダンス変化点を説明する図である。
【０００６】
図８に示す通り、配線Ｌ１０１，Ｌ１０２が配置されているプリント基板表面にクリアランス値を小さくしてシールド面ＳＬ１００を形成すると、配線Ｌ１０１，Ｌ１０２の間隔が狭くなっている部位Ｇ１００にはシールド面ＳＬ１００が形成されていないが、この部位Ｃ１００以外では配線Ｌ１０１，Ｌ１０２に近接した状態でシールド面ＳＬ１００が形成されている。このため、符号Ｐ１００を付した部位において配線Ｌ１０１，Ｌ１０２のインピーダンスの変化が引き起こされて、配線Ｌ１０１，Ｌ１０２を伝わる高周波電流の反射が生じて電磁的ノイズが増大する。
【０００７】
上記のインピーダンスの変化は、同層に形成された配線とシールド面との間のみならず、互いに異なる層に形成された配線とシールド面との間でも生ずる。例えば、平面視で見た場合に、表面に形成された配線の一部のみが裏面に形成されたシールド面と重なる場合である。このため、電磁的ノイズを低減するためには、同層に形成された配線のみならず、他の層に形成された配線を考慮してシールド面の設計を行う必要がある。
【０００８】
また、シールド面の設計によってはシールド面が電気的に共振することがあり、これによっても電磁的ノイズが増大してしまうという問題がある。例えば、上述した通り、シールド面は引き落とし用バイアを用いて所定のパターンやベタ面に接続されることによりその電位が固定されるが、引き落とし用バイアの数が不足している場合には、シールド面が電気的に共振する。或いは、シールド面の誤接続によってシールド面に電流が流れることによってもシールド面が電気的に共振する。これらの結果として、電磁的ノイズの増大を招いてしまう。
【０００９】
更に、電磁的ノイズは、シールド面をグランドネットにした方が低減される傾向にあることが経験的に分かってる。知識の豊富な熟練のユーザであればシールド面をグランドネットにすべきことは常識であり、当然のようにシールド面をグランドネットにする。しかしながら、このような知識の乏しいユーザはシールド面を電源ネットに接続するといった誤った設計を行う虞がある。このため、電磁的ノイズを低減する観点からは、知識の乏しいユーザが設計する場合であっても誤った設計を防止されるのが望ましい。
【００１０】
本発明は上記事情に鑑みてなされたものであり、シールド面の設計に関する知識に乏しいユーザであっても、電磁的ノイズを低減し得るシールド面を容易に設計することができる基板設計装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の第１の態様による基板設計装置は、プリント基板の設計情報である基板データを用いて電磁的ノイズを遮蔽するシールド面の設計を行う基板設計装置（１）において、前記基板データに含まれる前記シールド面に関するデータから、前記シールド面の特徴的形状、前記プリント基板に配置される電子部品に対する前記シールド面の接続部位、及び前記シールド面の面形状の少なくとも１つを抽出して前記シールド面の電位を定めるための接続部を形成すべき位置を決定する位置決定部（３１ａ）を備えることを特徴としている。
この発明によると、基板データに含まれるシールド面に関するデータから、シールド面の特徴的形状、プリント基板に配置される電子部品に対するシールド面の接続部位、及びシールド面の面形状の少なくとも１つが抽出されてシールド面の電位を定めるための接続部を形成すべき位置が決定される。
また、本発明の第１の態様による基板設計装置は、前記位置決定部によって決定された位置又は当該位置の周囲に配置されたパターンを、前記接続部を形成する上で障害とならないように再設定するパターン再設定部（３１ｂ）を備えることを特徴としている。
上記課題を解決するために、本発明の第２の態様による基板設計装置は、プリント基板の設計情報である基板データを用いて電磁的ノイズを遮蔽するシールド面の設計を行う基板設計装置（１）において、前記基板データに含まれる前記プリント基板の物理情報と前記プリント基板に形成される配線に関する情報とに基づいて、前記配線のインピーダンスの変化を引き起こすことのない前記配線に対する前記シールド面の最小のクリアランス値を算出する算出部（３２ｂ）を備えることを特徴としている。
この発明によると、基板データに含まれるプリント基板の物理情報とプリント基板に形成される配線に関する情報とに基づいて、配線のインピーダンスの変化を引き起こすことのない配線に対するシールド面の最小のクリアランス値が算出される。
また、本発明の第２の態様による基板設計装置は、前記配線に対する最小の間隔が前記算出部で算出された前記クリアランス値で示される間隔に保たれたシールド面を前記プリント基板上に作成するシールド面作成部（３２ｃ）を備えることを特徴としている。
上記課題を解決するために、本発明の第３の態様による基板設計装置は、プリント基板の設計情報である基板データを用いて電磁的ノイズを遮蔽するシールド面の設計を行う基板設計装置（１）において、前記基板データに含まれる前記シールド面に関するデータと、前記シールド面が形成された層に形成される第１配線及び前記シールド面が形成された層とは異なる層に形成される第２配線の少なくとも一方の配線に関するデータとを用いて、前記シールド面によって当該配線のインピーダンスの変化が引き起こされる変化点を検出する変化点検出部（３３）を備えることを特徴としている。
この発明によると、基板データに含まれるシールド面に関するデータと、シールド面が形成された層に形成される第１配線及びシールド面が形成された層とは異なる層に形成される第２配線の少なくとも一方の配線に関するデータとを用いて、シールド面によって当該配線のインピーダンスの変化が引き起こされる変化点が検出される。
また、本発明の第３の態様による基板設計装置は、前記変化点検出部が、前記シールド面と前記第１配線との間隔が所定のクリアランス値で示される間隔よりも小であるか否か、又は、前記第２配線に対する前記シールド面の途切れが所定の許容幅以下であるか否かを判定することにより前記変化点を検出することを特徴としている。
【発明の効果】
【００１２】
本発明によれば、シールド面の電位を定めるための接続部を形成すべき位置を自動的に決定し、配線のインピーダンスの変化を引き起こすことのない配線に対するシールド面の最小のクリアランス値を算出し、又はシールド面によって配線のインピーダンスの変化が引き起こされる変化点を検出しているため、シールド面の設計に関する知識に乏しいユーザであっても、電磁的ノイズを低減し得るシールド面を容易に設計することができるという効果がある。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の一実施形態による基板設計装置について詳細に説明する。図１は、本発明の一実施形態による基板設計装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の基板設計装置１は、設計装置本体１１、入力装置１２、及び表示装置１３を備えており、ユーザによる入力装置１２を介した指示に応じて設計装置本体１１がプリント基板の設計を行い、その結果を表示装置１３に適宜表示するものである。
【００１４】
設計装置本体１１は、ＣＰＵ（中央処理装置）２１、ＲＡＭ２２、及びハードディスク２３を備える。ＣＰＵ２１は、ハードディスク２３に格納された各種のプログラム（図示省略）に従って、入力装置１２を介したユーザの指示に応じたプリント基板の設計を行う。具体的には、ＣＰＵ２１がハードディスク２３に格納された各種プログラムを読み出すことにより、ＣＰＵ２１上にはシールド面安定化部３１、シールド面生成部３２、及びインピーダンス変化点検出部３３（変化点検出部）が実現され、これらが協働してプリント基板の設計を行う。
【００１５】
シールド面安定化部３１は、バイア発生位置決定部３１ａ（位置決定部）及びパターン再設定部３１ｂを備えており、シールド面の電気的な共振を防止するために、プリント基板に形成されているシールド面を電気的に安定させる。バイア発生位置決定部３１ａは、ハードディスク２３に記録されている基板データＤ１を読み出し、基板データＤ１に含まれるシールド面に関するデータからシールド面の特徴的形状（例えば、シールド面からの突出量が所定量以上の凸部）、他の電子部品に対するシールド面の接続部位、及びシールド面の面形状等を抽出する。
【００１６】
また、バイア発生位置決定部３１ａは、シールド面の特徴的形状が形成された位置及び他の電子部品に対するシールド面の接続部位の位置をバイア（引き落とし用バイア：接続部）の形成位置に決定し、抽出したシールド面の面形状から所定の間隔でバイアを配置可能な位置を決定する。ここで、引き落とし用バイアとは、シールド面を所定のパターンやベタ面に接続するための接続端子であって、シールド面の電位を定めるために用いられるものである。
【００１７】
図２は、バイア発生位置決定部３１ａで行われる処理を説明する図である。図２（ａ）に示す通り、プリント基板上には信号配線等の多数の配線４１、配線４１をプリント基板内又は裏面に形成された他の配線に接続するバイア４２、電子部品の電極が接続されるランド４３等に加えて、シールド面ＳＬ１が形成されている。バイア発生位置決定部３１ａは、例えば図２（ａ）において、符号Ｐ１を付して指し示す凸部をシールド面ＳＬ１の特徴的形状として抽出し、その凸部Ｐ１の位置を、バイアＶ１を形成すべき位置に決定する。尚、図２（ａ）に示した他のバイアＶ１についても同様の手順でその位置が決定される。
【００１８】
また、バイア発生位置決定部３１ａは、シールド面ＳＬ１の面形状から所定の間隔でバイアを配置可能な位置を決定する。具体的には、図２（ａ）に示すバイアＶ２の位置を決定する。図２（ａ）を参照すると、特徴的形状に基づいて位置決定されたバイアＶ１はシールド面ＳＬ１の周辺部に偏在しているが、シールド面ＳＬ１の面形状に基づいて位置決定されたバイアＶ２は離間して配置されたバイアＶ１の間に配置されるのが分かる。これにより、シールド面ＳＬ１の電位を定める位置がシールド面ＳＬ１において略均一化される。
【００１９】
また、図２（ｂ）に示す通り、プリント基板上には電子部品の電極が接続されるランド４４，４５とともにシールド面ＳＬ２，ＳＬ３が形成されている。バイア発生位置決定部３１ａは、例えば図２（ｂ）において、電子部品が接続されるランド４４に対するシールド面ＳＬ２の接続部Ｐ１及び電子部品が接続されるランド４５に対するシールド面ＳＬ３の接続部Ｐ２の位置を抽出し、その位置をバイアＶ３，Ｖ４を形成すべき位置に決定する。
【００２０】
パターン再設定部３１ｂは、バイア発生位置決定部３１ａによって決定された位置、又はその位置の周囲に配置されたパターンを、バイアを形成する上で障害とならないように再設定する。例えば、プリント基板を平面視で見た場合に、シールド面が形成された層とは異なる層にバイアが形成されるべき位置を通るように配線が形成されている場合には、バイアが形成されるべき位置をその配線が迂回するように再設定する。尚、単なる迂回では対応できない場合には、その配線を引きはがして新たな配線をしても良い。
【００２１】
シールド面生成部３２は、属性チェック部３２ａ、最適クリアランス算出部３２ｂ（算出部）、及びシールド面作成部３２ｃを備えており、シールド面を作成する上で最適なクリアランス値を求め、このクリアランス値を用いてシールド面を作成する。属性チェック部３２ａは、作成されるシールド面の属性、具体的にはシールド面の属性がグランド属性であるか否かをチェックする。これは、シールド面が電源配線や信号配線に接続されてシールド面に電流が流れてシールド面から電磁的ノイズが発生するのを防止するためである。
【００２２】
最適クリアランス算出部３２ｂは、ハードディスク２３に記録された基板データＤ１に含まれるプリント基板の物理情報とプリント基板に形成される配線に関する情報とを読み出し、これらの情報に基づいて配線のインピーダンスの変化を引き起こすことのない配線に対するシールド面の最小のクリアランス値を算出する。図３は、最適クリアランス算出部３２ｂで行われる処理の一例を説明する図である。
【００２３】
図３（ａ）に示す通り、表面側に信号配線４６とシールド面ＳＬ４とが形成され、裏面側にベタ面Ｂ１が形成されたプリント基板ＳＢを考える。尚、基板ＳＢの厚みはｈであり、信号配線４６の幅はＳであり、信号配線４６とシールド面ＳＬ４との間隔（パターン間隔）はＷであるとする。かかる構成のプリント基板ＳＢにおいて信号配線４６の幅Ｓは変えずに、プリント基板ＳＢの厚みｈと、パターン間隔Ｗとを変化させた場合の特性インピーダンスは図３（ｂ）に示す通り変化する。
【００２４】
図３（ｂ）を参照すると、パターン間隔Ｗを一定にしてプリント基板ＳＢの厚みｈを変化させると、厚みｈが厚くなるに従って特性インピーダンスが上昇することが分かる。また、プリント基板ＳＢの厚みｈを一定にしてパターン間隔Ｗを変化させると、パターン間隔Ｗが広くなるにつれて特性インピーダンスが上昇することも分かる。ここで、パターン間隔Ｗを変化させる場合において、パターン間隔Ｗが０．３［ｍｍ］以下ではパターン間隔Ｗを変化させると特性インピーダンスも大きく変化するが、パターン間隔Ｗが０．５［ｍｍ］程度になるとパターン間隔Ｗを変化させても特性インピーダンスは殆ど変化しなくなる。
【００２５】
このため、図３に示す例では、シールド面ＳＬ４のクリアランス値を０．５［ｍｍ］程度に設定すれば、特性インピーダンスの変化を引き起こすことは無い、或いは特性インピーダンスの変化が極めて小さいと言える。最適クリアランス算出部３２ｂは、基板データＤ１に含まれるプリント基板の物理情報としてプリント基板の厚みや比誘電率等を読み出すとともに、プリント基板に形成される配線に関する情報として配線の幅等を読み出して図３（ｂ）に示すパターン間隔Ｗと特性インピーダンスとの関係を求めて配線のインピーダンスの変化を引き起こすことのない配線に対するシールド面の最小のクリアランス値を算出する。尚、特性インピーダンスの算出方法はプリント基板の構造によって異なるため、最適クリアランス算出部３２ｂは、プリント基板の構造に応じて適した方法で特性インピーダンスを求める必要がある。
【００２６】
シールド面作成部３２ｃは、最適クリアランス算出部３２で算出された最小のクリアランス値を用い、配線との間隔が最小のクリアランス値を下回らないシールド面をプリント基板上に作成する。ここで、シールド面作成部３２ｃによって作成されるシールド面と配線との間隔は、最小のクリアランス値で示される間隔より広くても良い。但し、シールド面と配線との間隔を拡げすぎると、その隙間を介する電磁的ノイズが増大するため、最適クリアランス算出部３２で算出された最小のクリアランス値と同程度にするのが望ましい。
【００２７】
インピーダンス変化点検出部３３は、同層インピーダンス変化点検出部３３ａ及び隣接層インピーダンス変化点検出部３３ｂを備えており、シールド面によって配線のインピーダンスの変化が引き起こされる変化点を検出する。同層インピーダンス変化点検出部３３ａは、内部に最適クリアランス算出部３２ｂと同様の算出部（図示省略）を備えており、基板データＤ１からシールド面に関するデータとシールド面が形成された層に形成される配線（第１配線）に関するデータとを読み出してインピーダンスの変化を引き起こすことのない最小のクリアランス値を求める。そして、それらシールド面と配線との間隔が、最小のクリアランス値で示される間隔よりも小さいか否かによってインピーダンスの変化点を検出する。
【００２８】
隣接層インピーダンス変化点検出部３３ｂは、基板データＤ１からシールド面に関するデータとシールド面が形成された層とは異なる層に形成される配線（第２配線）に関するデータとを読み出し、その配線に対するシールド面の途切れが所定の許容幅以下であるか否かを判定することによりインピーダンスの変化点を検出する。ここで、隣接層インピーダンス変化点検出部３３ｂは、ハードディスク２３に記録された判定データＤ２を用いてシールド面の途切れが所定の許容幅以下であるか否かを判定する。尚、上記の所定の許容幅は、プリント基板の構造（配線構造、材質、厚み等）を考慮してユーザにより設定される。
【００２９】
図４は、隣接層インピーダンス変化点検出部３３ｂで行われる検出処理を説明するための図である。まず、図４（ａ）に示す通り、部分的にシールド面ＳＬ１１が形成された層Ｌ１１、配線５１が形成された層Ｌ１２、及びベタ面Ｂ１１が形成された層Ｌ１３を有するプリント基板を考える。かかるプリント基板を平面視で見ると、配線５１の一部分（第１部分５１ａ）のみがシールド面ＳＬ１１によって覆われており、他の部分（第２部分５１ｂ）はシールド面ＳＬ１１で覆われていない。このため、配線５１の第１部分５１ａと第２部分５１ｂとの境界でインピーダンスの変化が引き起こされる可能性がある。
【００３０】
隣接層インピーダンス変化点検出部３３ｂは、配線５１の第１部分５１ａと第２部分５１ｂとの境界を求め、シールド面ＳＬ１１によって覆われていない第２部分５１ｂの長さが、判定データＤ２で規定されている所定の許容幅以下であるか否かを判定する。図４（ａ）に示す例においては、隣接層インピーダンス変化点検出部３３ｂは、配線５１の第２部分５１ｂの長さが上記の所定の許容幅よりも大であると判定し、配線５１の第１部分５１ａと第２部分５２ｂとの境界をインピーダンスの変化点として検出する。
【００３１】
次に、図４（ｂ）に示す通り、所定の間隔Ｗ１（所定の途切れ）をもって離間してシールド面ＳＬ２１，ＳＬ２２が形成された層Ｌ２１、配線５２が形成された層Ｌ２２、及びベタ面Ｂ１２が形成された層Ｌ２３を有するプリント基板を考える。かかるプリント基板を平面視で見ると、シールド面ＳＬ２１，ＳＬ２２で覆われた配線５２の部分（第１部分５２ａ、第２部分５２ｂ）の間に、シールド面で覆われていない配線５２の部分（第３部分５２ｃ）が存在する。
【００３２】
隣接層インピーダンス変化点検出部３３ｂは、上記と同様の処理により、まずシールド面ＳＬ２１で覆われた配線５２の第１部分５２ａとシールド面で覆われていない配線５２の第３部分５２ｃとの境界を求めるとともに、シールド面ＳＬ２２で覆われた配線５２の第２部分５２ｂとシールド面で覆われていない配線５２の第３部分５２ｃとの境界を求める。そして、シールド面ＳＬ２１，ＳＬ２２によって覆われていない配線５２の第３部分５２ｃの長さが、判定データＤ２で規定されている所定の許容幅以下であるか否かを判定する。図４（ｂ）に示す例においては、隣接層インピーダンス変化点検出部３３ｂは、配線５２の第３部分５２ｃの長さが上記の所定の許容幅以下であると判定し、インピーダンスの変化点の検出は行わない。
【００３３】
ＲＡＭ２２は、揮発性のメモリであり、ＣＰＵ２１で行われる処理で用いられる各種変数の値や、プリント基板の設計途中のデータ等を一時的に記憶する。ハードディスク２３は、前述したユーザによって作成された基板データＤ１及び隣接層インピーダンス変化点検出部３３ｂで用いられる判定データＤ２を記憶するとともに、図１中のシールド面安定化部３１〜インピーダンス変化点検出部３３を実現する各種プログラム（図示省略）を記憶する。
【００３４】
入力装置１２は、キーボードやマウス等を備えており、ユーザの操作に応じた操作情報を設計装置本体１１に出力する。表示装置１３は、ＣＲＴ（Cathode Ray Tube）又は液晶表示装置等を備えており、設計装置本体１１で設計された結果を表示する。具体的には、生成されたシールド面をプリント基板上に表示し、或いはシールド面に接続されるバイアやインピーダンスの変化点等を表示する。
【００３５】
次に、上記構成における基板設計装置１を用いたプリント基板の設計手順について説明する。本実施形態の基板設計装置１は、大別すると、シールド面を電気的に安定させるシールド面安定化、最適クリアランスを有するシールド面を生成するシールド面生成、及びインピーダンスの変化点を検出するインピーダンス変化点検出が可能である。以下これらの処理について順に説明する。
【００３６】
〔シールド面安定化〕
図５は、シールド面安定化の処理手順を示すフローチャートである。シールド面安定化の処理が開始されると、シールド面安定化部３１のバイア発生位置決定部３１ａがハードディスク２３に記録されている基板データＤ１を読み出し、基板データＤ１に含まれるシールド面を特定する処理を行う（ステップＳ１１）。具体的には、基板データＤ１の属性データを参照して、シールド面であるか否かを特定する。尚、基板データＤ１にシールド面が複数含まれている場合には、複数のシールド面が特定される。
【００３７】
次に、バイア発生位置決定部３１ａは、ステップＳ１１で特定されたシールド面から１つのシールド面を選択し、選択したシールド面の特徴的形状、他の電子部品に対するシールド面の接続部位、及びシールド面の面形状等を順に抽出する（ステップＳ１２〜Ｓ１４）。具体的には、図２（ａ）を用いて説明した通り、シールド面ＳＬ１からの突出量が所定量以上の凸部Ｐ１等の抽出し、この凸部Ｐ１の位置を、バイアＶ１を形成すべき位置に決定する。また、図２（ｂ）に示す通り、電子部品が接続されるランド４４に対するシールド面ＳＬ２の接続部Ｐ１及び電子部品が接続されるランド４５に対するシールド面ＳＬ３の接続部Ｐ２の位置を抽出し、その位置をバイアＶ３，Ｖ４を形成すべき位置に決定する。更に、図２（ａ）に示す通り、シールド面の面形状から、所定の間隔をもって配置するバイアＶ２の位置を決定する。
【００３８】
以上の処理が終了すると、シールド面安定化部３１は、ステップＳ１２〜Ｓ１４で抽出・決定した抽出位置に、既にバイアが配置されているか否かを判定する（ステップＳ１５）。この判断結果が「ＮＯ」の場合には、パターン再設定部３１ｂは、バイア発生位置決定部３１ａによって決定された位置、又はその位置の周囲に配置されたパターンを、バイアを形成する上で障害とならないように再設定する（ステップＳ１６）。例えば、プリント基板を平面視で見た場合に、シールド面が形成された層とは異なる層にバイアが形成されるべき位置を通るように配線が形成されている場合には、バイアが形成されるべき位置をその配線が迂回するように再設定する。
【００３９】
次に、パターン再設定部３１ｂは、以上のパターン再設定が成功したか否かを判断する（ステップＳ１７）。成功したと判断した場合（判断結果が「ＹＥＳ」の場合）には、パターン再設定部３１ｂはその位置にバイアを作成する（ステップＳ１８）。これに対し、パターン再設定が失敗したと判断した場合（判断結果が「ＮＯ」の場合）には、バイアの配置が必要なその位置に所定のマークを付す処理を行う（ステップＳ１９）。かかるマークを付すことによって、その位置にバイアを配置する必要があるが、他のパターンとの関係で自動配置ができなかった旨をユーザが後から把握することができる。
【００４０】
以上の処理が終了した場合、或いはステップＳ１５の判断結果が「ＹＥＳ」の場合には、シールド面安定化部３１はステップＳ１２〜Ｓ１４で抽出された抽出位置のうち、残りの抽出位置が有るか否かを判断する（ステップＳ２０）。残りの抽出位置があると判断した場合（判断結果が「ＹＥＳ」の場合）には、ステップＳ１５の処理に戻り、残りの抽出位置が無いと判断した場合（判断結果が「ＮＯ」の場合）には、ステップＳ１１で特定されたシールド面のうち、残りのシールド面が有るか否かが判断される（ステップＳ２１）。
【００４１】
残りのシールド面があると判断した場合（ステップＳ２１の判断結果が「ＹＥＳ」の場合）には、ステップＳ１２の処理に戻る。一方、残りのシールド面が無いと判断した場合（ステップＳ２１の判断結果が「ＮＯ」の場合）には、シールド面安定化部３１は、ステップＳ１８で作成したバイアに関する情報又はステップＳ１９で付したマークに関する情報を表示装置１３に表示するとともに、ハードディスク２３の基板データＤ１に書き込んで追加する（ステップＳ２２）。以上の処理によって、シールド面安定化の一連の処理が終了する。作成されたバイアは、例えば図２（ａ）中のバイアＶ１，Ｖ２や図２（ｂ）中のバイアＶ３，Ｖ４ように表示される。
【００４２】
以上説明した、シールド面安定化では、基板データＤ１に含まれるシールド面に関するデータから、シールド面の特徴的形状、電子部品に対するシールド面の接続部位、及びシールド面の面形状の少なくとも１つが抽出され、バイアを形成すべき位置が自動的に決定されるとともにバイアが自動配置されている。このため、シールド面の設計に関する知識に乏しいユーザであっても、電磁的ノイズを低減し得るシールド面を容易に設計することができる。また、バイアを形成する上で障害とならないように、自動配置されたバイアの位置又はその位置の周囲に配置されたパターンが再設定されるため、効率的にシールド面の設計を行うことができる。
【００４３】
〔シールド面生成〕
図６は、シールド面生成の処理手順を示すフローチャートである。シールド面生成の処理が開始されると、まずユーザの操作によってシールド面を作成するための各種データの入力が行われる。具体的には、まずユーザが表示装置１３の表示内容を参照しつつ入力装置１２を操作して、シールド面を作成するネットを入力する（ステップＳ３１）。
【００４４】
すると、シールド面生成部３２の属性チェック部３２ａが入力されたネットの属性がグランド属性であるか否かをチェックする（ステップＳ３２）。入力されたネットがグランド属性ではないと判断した場合（判断結果が「ＮＯ」である場合）には、属性チェック部３２ａは表示装置１３に対してエラー表示を行う（ステップＳ１３）。尚、かかるエラー表示がなされた場合には、図６に示す一連の処理が終了する。
【００４５】
一方、入力されたネットがグランド属性であると属性チェック部３２ａが判断した場合（判断結果が「ＹＥＳ」の場合）には、次のデータの入力に進む。具体的には、ユーザが表示装置１３の表示内容を参照しつつ入力装置１２を操作して、シールド面を作成するプリント基板の層を入力し（ステップＳ３４）、次いでシールド面を作成する領域（プリント基板の表面に平行な面内における領域）を入力する（ステップＳ３５）。
【００４６】
以上の入力が終了すると、最適クリアランス算出部３２ｂがハードディスク２３に記録された基板データＤ１を読み出し、ステップＳ３５で入力された領域内に配置された信号パターンの幅を探索する（ステップＳ３６）。ここで、幅が異なる信号パターンが複数存在する場合には、各々の信号パターンの幅を探索する。また、最適クリアランス算出部３２ｂは、ハードディスク２３に記録された基板データＤ１に含まれるプリント基板の物理情報（厚みや比誘電率等）も読み出す。そして、得られた物理情報、シールド面が作成される層を示す情報、信号パターンの幅から、図３を用いて説明した手法を用いて最適なクリアランス値を算出する（ステップＳ３７）。
【００４７】
次に、シールド面作成部３２ｃは、最適クリアランス算出部３２で算出された最小のクリアランス値を用い、信号パターンとの間隔が最小のクリアランス値を下回らないシールド面をプリント基板上に作成する（ステップＳ３８）。尚、電磁的ノイズの増大を招かなければシールド面作成部３２ｃによって作成されるシールド面と配線との間隔は、最小のクリアランス値で示される間隔より広くても良い。以上の処理が終了すると、シールド面生成部３２は、シールド面作成部３２によって作成されたシールド面を表示装置１３に表示するとともに、ハードディスク２３の基板データＤ１に書き込んで追加する（ステップＳ３９）。以上の処理によって、シールド面生成の一連の処理が終了する。
【００４８】
以上説明した、シールド面生成では、基板データＤ１に含まれるプリント基板の物理情報とプリント基板に形成される配線に関する情報とに基づいて、配線のインピーダンスの変化を引き起こすことのない配線に対するシールド面の最小のクリアランス値が算出され、配線に対する最小の間隔がこのクリアランス値で示される間隔に保たれたシールド面がプリント基板上に作成される。このため、シールド面の設計に関する知識に乏しいユーザであっても、配線のインピーダンスの変化を招かずに電磁的ノイズを低減し得るシールド面を容易に設計することができる。また、作成されるシールド面の属性チェックが行われるため、シールド面が誤って電源配線や信号配線に接続されてシールド面に流れる電流により、シールド面から電磁的ノイズが発生するといった事態を防止することができる。
【００４９】
〔インピーダンス変化点検出〕
図７は、インピーダンス変化点検出の処理手順を示すフローチャートである。インピーダンス変化点検出の処理が開始されると、まずユーザの操作によってインピーダンスの変化点を検出するための検出条件の入力が行われる（ステップＳ４１）。例えば、シールド面の途切れ（図４に示すシールド面ＳＬ２１，ＳＬ２２の間隔Ｗ１）の許容幅がユーザによって入力される。次いで、ユーザが表示装置１３の表示内容を参照しつつ入力装置１２を操作して、インピーダンスの変化点を検出する領域（プリント基板の表面に平行な面内における領域）を入力する（ステップＳ４２）。
【００５０】
以上の入力が終了すると、インピーダンス変化点検出部３３の同層インピーダンス変化点検出部３３がハードディスク２３に記録された基板データＤ１を読み出し、ステップＳ４２で入力された領域内において、シールド面が形成された層と同層に形成されている配線ストリングを抽出する（ステップＳ４３）。ここで、配線ストリングとは、プリント基板の任意の１つの層内において、その層に形成された任意の２つの接続部（端子、バイア）間を接続する配線の一つながり部分をいう。尚、配線が分岐している場合には、その配線について複数の配線ストリングが抽出される場合もある。
【００５１】
配線ストリングの抽出を終えると、同層インピーダンス変化点検出部３３ａは、ステップＳ４３で抽出された配線ストリングがインピーダンスの変化点の検出を行う必要のある配線ストリングであるか否かを判断する（ステップＳ４４）。具体的に、同層インピーダンス変化点検出部３３ａは、抽出された配線ストリングが、配線長の制限が課されている配線、等長配線である配線、又は差動ペア信号配線等のように何らかの制限が課されている配線に係るものであるか否かにより、インピーダンスの変化点の検出を行う必要のある配線ストリングであるか否かを判断する。
【００５２】
尚、ここでは、配線に課された制限によってインピーダンスの変化点の検出を行う必要のある配線ストリングであるか否かの判断を行う場合について説明する。しかしながら、予めプリント基板に形成される配線毎にインピーダンスの変化点の検出を行う必要のある配線ストリングであるか否かを示すリスト情報を作成しておき、このリスト情報に基づいてステップＳ４４の判断を行っても良い。
【００５３】
ステップＳ４４において、インピーダンスの変化点の検出を行う必要のある配線ストリングであると判断した場合（判断結果が「ＹＥＳ」の場合）には、隣接層インピーダンス変化点検出部３３ｂが、対象とする配線ストリングを覆う他の層の面データを収集する（ステップＳ４５）。例えば、図４（ｂ）に示す例において、対象とする配線ストリングが配線５２にかかるものである場合には、層Ｌ２１に形成されたシールド面ＳＬ２１，ＳＬ２２及び層Ｌ２３に形成されたベタ面Ｂ１２に関する面データを収集する。尚、ここでは、隣接する２層についての面データを収集する場合を例に挙げるが、プリント基板に形成された全ての層の面データを収集しても良い。
【００５４】
次に、隣接層インピーダンス変化点検出部３３ｂは、ステップＳ４５で収集した面データを用いて、シールド面の途切れ（図４に示すシールド面ＳＬ２１，ＳＬ２２の間隔Ｗ１）が判定データＤ２で規定される許容幅以下であるか否かを判定する（ステップＳ４６）。シールド面の途切れが許容値よりも大であると判定した場合（ステップＳ４６の判定結果が「ＮＯ」である場合）には、インピーダンス変化点をＲＡＭ２２等に蓄積する（ステップＳ４７）。例えば、図４（ａ）に示す例においては、配線５１の第１部分５１ａと第２部分５２ｂとの境界をインピーダンスの変化点として検出して蓄積する。
【００５５】
一方、シールド面の途切れが許容値以下であると判定した場合（ステップＳ４６の判定結果が「ＹＥＳ」である場合）、又は、ステップＳ４７の処理を終えた場合には、同層インピーダンス変化点検出部３３ａが、対象とする配線ストリングが形成された層と同じ層に形成された面であって、その配線ストリングの近くにある面を特定する（ステップＳ４８）。そして、ステップＳ４８で特定された面が、対象配線のインピーダンスの変化を引き起こすことのない最小のクリアランス値（最適クリアランス値）を算出する（ステップＳ４９）。
【００５６】
次に、同層インピーダンス変化点検出部３３ａは、ステップＳ４８で特定された面と対象とする配線ストリングとの間隔が、ステップＳ４９で算出された最適クリアランス値以上であるか否かを判定する（ステップＳ５０）。ステップＳ４８で特定された面と対象とする配線ストリングとの間隔が、最適クリアランス値よりも小であると判定した場合（判断結果が「ＮＯ」である場合）には、インピーダンス変化点をＲＡＭ２２等に蓄積する（ステップＳ５１）。
【００５７】
一方、ステップＳ５０の判定結果が「ＹＥＳ」である場合、ステップＳ４４の判断結果が「ＮＯ」である場合、又はステップＳ５１の処理を終えた場合には、インピーダンス変化点検出部３３は、ステップＳ４３で抽出された残りの配線ストリングが有るか否かを判断する（ステップＳ５２）。この判断結果が「ＹＥＳ」の場合にはステップＳ４４の処理に戻り、「ＮＯ」の場合にはインピーダンス変化点検出部３３が表示装置１３に結果を表示する（ステップＳ５３）。具体的には、ステップＳ４７，Ｓ５１の処理で蓄積されたインピーダンス変化点が有る場合には、その変化点の基板上における位置を表示装置１３に表示する。
【００５８】
以上説明した、インピーダンス変化点検出では、基板データＤ１に含まれるシールド面に関するデータと、シールド面が形成された層に形成される配線（第１配線）及びシールド面が形成された層とは異なる層に形成される配線（第２配線）の少なくとも一方の配線に関するデータとを用いて、シールド面によって配線のインピーダンスの変化が引き起こされる変化点が検出される。このため、シールド面の設計に関する知識に乏しいユーザであっても、自動的に検出されたインピーダンスの変化点を解消し得る対策（例えば、シールド面の再設計）を施せば、電磁的ノイズを低減させることができる。
【００５９】
以上説明した通り、本実施形態では、シールド面安定化においてシールド面に対するバイアが自動配置され、シールド面生成において最適クリアランスを有するシールド面の自動作成が行われ、インピーダンス変化点検出においてインピーダンスの変化点の検出が自動的に行われるため、シールド面の設計に関する知識に乏しいユーザであっても、電磁的ノイズを低減し得るシールド面を容易に設計することができる。
【００６０】
また、本実施形態では、設計に要する時間を短縮することができるとともに、プリント基板から放射されるノイズがユーザ（基板設計者）のスキルに大きく左右されるといった事態を防止することもできる。更に、設計されたシールド面を表示装置１３に表示することができるため、設計者への教育的効果も得られる。
【００６１】
以上、本発明の実施形態による基板設計装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、説明の簡単のために、シールド面安定化、シールド面生成、及びインピーダンス変化点検出を個別に説明した。しかしながら、まず図６に示すシールド面生成でシールド面を作成し、これにより作成されたシールド面を安定化するために図５に示すシールド面安定化でバイアを作成し、また、作成されたシールド面に起因する配線のインピーダンスの変化点の検出を図７に示すインピーダンス変化点検出にて行うのが望ましい。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施形態による基板設計装置の要部構成を示すブロック図である。
【図２】バイア発生位置決定部３１ａで行われる処理を説明する図である。
【図３】最適クリアランス算出部３２ｂで行われる処理の一例を説明する図である。
【図４】隣接層インピーダンス変化点検出部３３ｂで行われる検出処理を説明するための図である。
【図５】シールド面安定化の処理手順を示すフローチャートである。
【図６】シールド面生成の処理手順を示すフローチャートである。
【図７】インピーダンス変化点検出の処理手順を示すフローチャートである。
【図８】シールド面によって引き起こされる配線のインピーダンス変化点を説明する図である。
【符号の説明】
【００６３】
１        基板設計装置
３１      シールド面安定化部
３１ａ    バイア発生位置決定部
３１ｂ    パターン再設定部
３２      シールド面生成部
３２ｂ    最適クリアランス算出部
３２ｃ    シールド面作成部
３３      インピーダンス変化点検出部
３３ａ    同層インピーダンス変化点検出部
３３ｂ    隣接層インピーダンス変化点検出部
【図１】
2009151364.tif 000003
【図２】
2009151364.tif 000004
【図３】
2009151364.tif 000005
【図４】
2009151364.tif 000006
【図５】
2009151364.tif 000007
【図６】
2009151364.tif 000008
【図７】
2009151364.tif 000009
【図８】
2009151364.tif 000010