(57)【要約】      （修正有）【課題】複数の領域で異なる特性を有している量子ドットをもつ半導体デバイスの製造方法を提供する。【解決手段】第１の（平均表面格子）パラメータ値を有する少なくとも１つの第１の領域２と、上記第１のパラメータ値とは異なる第２のパラメータ値を有する少なくとも１つの第２の領域３とを含む半導体表面１上に、半導体層を堆積する工程を含んでいる。上記半導体層は、自己組織化アイランド６および７が形成される厚さまで堆積される。アイランド６および７上には、キャップ層８が堆積される。キャップ層の禁制バンドギャップは上記アイランドよりも大きいため、上記アイランドが量子ドットを形成する。これらの量子ドットは、上記第１の領域アイランドと第２の領域アイランドとの（複数の）差により、上記第１の領域および第２の領域とは異なる特性を有している。【選択図】図１ｃ
2009055016.tif 000002
【特許請求の範囲】
【請求項１】
半導体表面を処理して、平均表面格子定数の第１の値を有する当該半導体表面の少なくとも１つの第１の領域と、上記第１の値とは異なる、平均表面格子定数の第２の値を有する上記半導体表面の少なくとも１つの第２の領域とを得る工程と、
上記少なくとも１つの第１の領域上および上記少なくとも１つの第２の領域上の両方に自己組織化アイランドが形成される厚さまで、上記半導体表面上に第２の半導体層を堆積する工程であって、上記第１の領域上の上記自己組織化アイランドは、パラメータの第１の平均値を有するように形成され、上記第２の領域上の上記自己組織化アイランドは、上記第１の値とは異なる、パラメータの第２の平均値を有するように形成される工程と、
上記第２の半導体層上にキャップ層を堆積することによって、上記自己組織化アイランドが量子ドットを形成する工程であって、上記第１の領域上の当該量子ドットは、上記第２の領域上の当該量子ドットとは異なる特性を有するように形成される工程とを含んでいる、半導体デバイスの製造方法。
【請求項２】
上記半導体デバイスは半導体発光デバイスであり、上記第１の領域上の上記量子ドットは、上記第２の領域上の上記量子ドットとは異なる光学特性を有している、請求項１に記載の方法。
【請求項３】
上記半導体デバイスは感光半導体デバイスであり、上記第１の領域上の上記量子ドットは、上記第２の領域上の上記量子ドットとは異なる光吸収特性を有している、請求項１に記載の方法。
【請求項４】
上記半導体デバイスは、キャリアが量子ドット内に蓄積されるメモリデバイスであり、上記第１の領域上の上記量子ドットは、上記第２の領域上の上記量子ドットとは異なるキャリア蓄積特性を有している、請求項１に記載の方法。
【請求項５】
上記半導体表面は、上記第１の値および上記第２の値とは異なる、平均表面格子定数の第３の値を有する少なくとも１つの第３の領域をさらに含んでおり、これによって、当該第３の領域上の量子ドットは、上記第１の領域上の上記量子ドットおよび上記第２の領域上の上記量子ドットとは異なる特性を有している、請求項１から請求項４のいずれか１項に記載の方法。
【請求項６】
上記第１の領域上の上記量子ドットは、上記第２の領域上の上記量子ドットとは異なる光学特性を有しており、上記第３の領域上の量子ドットは、上記第１の領域上の上記量子ドットおよび上記第２の領域上の上記量子ドットとは異なる光学特性を有している、請求項５に記載の方法。
【請求項７】
上記パラメータは、上記半導体表面の平面に対して垂直な方向における、上記自己組織化アイランドの平均高さである、請求項１から請求項６のいずれか１項に記載の方法。
【請求項８】
上記パラメータは、上記半導体表面の平面に平行な方向における、上記自己組織化アイランドの平均幅である、請求項１から請求項７のいずれか１項に記載の方法。
【請求項９】
上記パラメータは、上記自己組織化アイランドの平均形状である、請求項１から請求項８のいずれか１項に記載の方法。
【請求項１０】
上記パラメータは、上記自己組織化アイランドの平均組成である、請求項１から請求項９のいずれか１項に記載の方法。
【請求項１１】
上記半導体表面は、第１の半導体層の表面であり、
平均表面格子定数の上記第１の値を有する上記第１の領域を形成するために、上記第１の半導体層を処理する工程を含んでいる、請求項１から請求項１０のいずれか１項に記載の方法。
【請求項１２】
平均表面格子定数の上記第２の値を有する上記第２の領域を形成するために、上記第１の半導体層を処理する工程を含んでいる、請求項１１に記載の方法。
【請求項１３】
上記第１の半導体層は、歪んだ半導体層である、請求項１１または請求項１２に記載の方法。
【請求項１４】
上記第１の半導体層を処理する上記工程は、上記第１の半導体層の上記第１の領域内に、１つ以上の歪取り構造を形成する工程を含んでいる、請求項１３に記載の方法。
【請求項１５】
上記第１の半導体層を処理する上記工程は、上記半導体層の上記第２の領域内に１つ以上の歪取り構造を形成する工程を含んでいる、請求項１３または請求項１４に記載の方法。
【請求項１６】
上記第１の半導体層を処理する上記工程は、上記第１の半導体層内に１つ以上の歪取りピットを形成する工程を含んでいる、請求項１４または請求項１５に記載の方法。
【請求項１７】
上記第１の半導体層を処理する上記工程は、上記第１の半導体層の上記第１の領域内に、第１の深さを有する１つ以上のピットを形成する工程と、上記第１の半導体層の上記第２の領域内に、上記第１の深さとは異なる第２の深さを有する１つ以上のピットを形成する工程とを含んでいる、請求項１６に記載の方法。
【請求項１８】
上記第１の半導体層を処理する上記工程は、
上記第１の半導体層の上記第１の領域内に、上記第１の半導体層の上記平面上に突出する、第１の形状を有する１つ以上のピットを形成する工程と、
上記第１の半導体層の上記第２の領域内に、上記第１の半導体層の上記平面上に突出する、上記第１の形状とは異なる第２の形状を有する１つ以上のピットを形成する工程とを含んでいる、請求項１６または請求項１７に記載の方法。
【請求項１９】
上記第１の半導体層を処理する上記工程は、
上記第１の半導体層の上記第１の領域内に、第１の側壁設計を有する１つ以上のピットを形成する工程と、
上記第１の半導体層の上記第２の領域内に、上記第１の側壁設計とは異なる第２の側壁設計を有する１つ以上のピットを形成する工程とを含んでいる、請求項１６、請求項１７、または請求項１８に記載の方法。
【請求項２０】
上記第１の半導体層を処理する上記工程は、
上記第１の半導体層の上記第１の領域内に、第１の分布パターンを有する１つ以上のピットを形成する工程と、
上記第１の半導体層の上記第２の領域内に、上記第１の分布パターンとは異なる第２の分布パターンを有する１つ以上のピットを形成する工程とを含んでいる、請求項１６、請求項１７、または請求項１８に記載の方法。
【請求項２１】
上記第２の半導体層の堆積前に、上記半導体表面上にバッファ層を堆積するさらなる工程を含んでいる、請求項１から請求項２０のいずれか１項に記載の方法。
【請求項２２】
自己組織化アイランドが形成される厚さまで、上記キャップ層上に別の半導体を堆積するさらなる工程と、
上記別の半導体層上に別のキャップ層を堆積することによって、第２の複数の量子ドットを形成する工程とを更に含んでいる、請求項１から請求項２１のいずれか１項に記載の方法。
【請求項２３】
請求項１から請求項２２のいずれか１項に記載の方法によって製造された半導体デバイスであって、
第１の能動領域を有しており、
上記第１の能動領域の第１の部分は、複数の第１の量子ドットを含んでおり、
上記第１の能動領域の第２の部分は、複数の第２の量子ドットを含んでおり、
上記第１の量子ドットは、上記第２の量子ドットとは異なる特性を有している、半導体デバイス。
【請求項２４】
上記デバイスは、発光デバイスであり、
上記第１の量子ドットは、上記第２の量子ドットとは異なる光学特性を有している、請求項２３に記載のデバイス。
【請求項２５】
上記第１の能動領域の第３の部分は、複数の第３の量子ドットを含んでおり、
上記第３の量子ドットは、上記第１の量子ドットおよび上記第２の量子ドットとは異なる特性を有している、請求項２３または請求項２４に記載のデバイス。
【請求項２６】
上記第１の量子ドットは、上記第２の量子ドットとは異なる光学特性を有しており、
上記第３の量子ドットは、上記第１の量子ドットおよび上記第２の量子ドットとは異なる光学特性を有している、請求項２５に記載のデバイス。
【請求項２７】
上記第１の量子ドットは、スペクトルの青色領域内においてピーク発光波長を有しており、
上記第２の量子ドットは、スペクトルの緑色領域内においてピーク発光波長を有しており、
上記第３の量子ドットは、スペクトルの赤色領域内においてピーク発光波長を有している、請求項２６に記載のデバイス。
【請求項２８】
上記第１の能動領域上に配置された第２の能動領域を含んでおり、
上記第２の能動領域は、量子ドットを含んでいる、請求項２３から請求項２７のいずれか１項に記載のデバイス。
【請求項２９】
上記第２の能動領域の第１の部分は、複数の第４の量子ドットを含んでおり、
上記第２の能動領域の第２の部分は、複数の第５の量子ドットを含んでおり、
上記第４の量子ドットは、上記第５の量子ドットとは異なる特性を有している、請求項２８に記載のデバイス。
【請求項３０】
発光のための能動領域をさらに含んでおり、
上記発光のための能動領域は、使用時に、上記第１の能動領域を放射するように構成されている、請求項２３から請求項２９のいずれか１項に記載のデバイス。
【請求項３１】
上記半導体表面は、（Ａｌ、Ｉｎ、Ｇａ）Ｎ表面である、請求項２３から請求項２９のいずれか１項に記載のデバイス。
【請求項３２】
上記第２の半導体層は、（Ａｌ、Ｉｎ、Ｇａ）Ｎ層である、請求項２３から請求項３０のいずれか１項に記載のデバイス。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔本発明の分野〕
本発明は、量子ドットを含んだ半導体デバイス、特に量子ドットを含んだ光電子半導体デバイス、およびその製造方法に関する。本発明は、例えば発光ダイオード（ＬＥＤ）または半導体レーザダイオードに応用することができる。
【０００２】
〔発明の背景〕
発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）などの半導体光電子デバイスは、インジケータライト部品としての使用、固体光源としての使用、および光記憶システムにおける使用など、幅広く応用することができる。デバイスのアプリケーションへの適合性は、そのデバイスによって生成される光の波長に依存する。
【０００３】
光電子デバイスから放射される光の波長は、そのデバイスの発光領域の特性に依存する。発光領域は、以下では、デバイスの「能動領域（active region）」と称する。半導体発光デバイスは、通常は、分子線エピタキシー（ＭＢＥ）あるいは有機金属気相エピタキシー（ＭＯＶＰＥ）などのエピタキシャル堆積技術を用いて形成される。これらのエピタキシャル堆積技術では、デバイスの層が基板上に連続的に堆積され、当該基板は、それぞれ光電子デバイスを含んだ個々のチップに分割される。これらのエピタキシャル堆積技術は、通常、最終的なチップサイズと同程度の長さスケールにおける基板表面の平面内における位置に応じて、堆積される各層の特性を制御することはほぼまたは全くできないという特徴を有している。従って、各チップの能動領域は、その表面領域全体において本質的に同一の特性を有している。この結果、各デバイス（チップ）が放射する光は、単一波長を有しているか、あるいは場合によっては、出力強度が最大値である波長周辺に分布する小さく連続した幅の波長幅を有している。このタイプのデバイスは、２つ以上の波長を有する光を混合する必要のある半導体光電子デバイスへの多くのアプリケーションには最適ではない。例えば、白色光として知覚される発光を生成するためには、少なくとも２つの波長を有する光を混合する必要がある。従って、２つ以上の発光波長で発光する光電子デバイスチップを形成することが求められる。このような光電子デバイスチップは、以下では、「多色」発光デバイスと称する。
【０００４】
多色発光デバイスを形成するためには、互いに発光波長の異なる２つ以上の個別チップを、単一パッケージ内において組み合わせるという方法がある。しかし、このマルチチップ方法には、重大な不都合点がある。パッケージ内において２つ以上のチップを組み合わせなければならないため、形成可能な最小パッケージサイズが、単一のチップパッケージが達成し得るサイズよりも大きくなる。さらに、波長の異なる光が別々の場所から放射されるため、成分波長（component wavelength）を効果的に混合させるためには、複雑で、高価で、かさばるパッケージが必要となる。従って、マルチチップパッケージは、低コストでコンパクトな光源を必要とするアプリケーションには不都合である。
【０００５】
これらの不都合点は、シングルチップによって多波長放射が供給されるモノリシック多色発光体（monolithic polychromatic light emitter）を用いることによって克服することができる。このタイプのデバイスは、発光波長が互い異なる複数の能動領域が基板上において互いに近接している配置されている場合は、基板が複数の個別チップに分割される際に各チップが発光波長の異なる能動領域を有するように形成することができる。
【０００６】
従来技術においては、エピタキシャル堆積技術を用いてモノリシック多色発光体を提供する方法が存在する。一つの方法として、それぞれ発光波長の異なる２つ以上の発光デバイス構造を、垂直方向に、すなわち堆積方向に沿ってスタックする方法がある。例えば、米国特許出願第２００２／００４１１４８号には、ＩＩＩ−Ｖ半導体材料から成る発光デバイスの最上部に堆積されたＩＩ−ＶＩ半導体材料から成る発光デバイスから形成されたデバイスが記載されている。また、米国特許出願第２００５／００６７６２７号および同２００６／００２７８２０号には、同様に垂直にスタックするパラダイムに基づいたデバイスが開示されている。米国特許出願第２００３／００４７７４２号には、複数の異なる基板上に独立して堆積された２つの発光デバイスを垂直に接合するための、ウェハボンディング技術の使用が開示されている。これらの垂直スタック方法においては、発光波長の異なるデバイスを垂直にスタックする処理は複雑であると共にコストが掛かり、動作中に発光波長の異なるデバイスに電流を注入するには独立制御が必要となるデバイス処理は非常に複雑であり、また、独立した発光波長を有する各能動領域を個々に成長させなければならないという不都合点を有している。
【０００７】
モノリシック多色エミッタを形成するための第２の方法は、発光波長の異なる複数の能動領域を、基板面内に横方向に配置するという方法である。米国特許出願第２００５／０１６１６８３号には、基板上に第１の発光デバイスを成長させ、当該デバイスをウェハ領域からエッチングによって除去し、エッチングされたこれら領域内に発光波長の異なる第２のデバイスを再成長させる方法が記載されている。この方法によって得られるデバイスは、当初の基板上に隣り合って配置された２つの独立した発光デバイスを有している。これと同様の結果は、米国特許第６，６８１，０６４号に従って、基板の規定領域内において複数のエピタキシャル堆積工程を行って、単一基板上に複数の発光デバイスを成長させることによって得られる。しかしこれらの方法は、使用される基板は１つのみであるが、個々の発光波長のためにデバイス構造全体をエピタキシャル成長させなければならないという重大な不都合点を有している。
【０００８】
発光デバイスのための周知のタイプの能動領域の１つは、量子ドットを含んでいる。量子ドットはポテンシャルボックスであり、ボックス内部では電子またはホールのいずれか１つ、あるいは電子とホールとの両方（以下では、電子およびホールは「キャリア」と総称する）が閉じ込められており、これらが、上記ボックスのサイズが微細であるために３つ全ての空間次元において顕著な量子サイズ効果を受ける。三次元的に量子を閉じ込めることによって、キャリアのエネルギー準位が個別の準位に量子化され、キャリアの状態密度が１つ以上のデルタ関数の形となる。
【０００９】
能動領域が量子ドットを含んでい半導体発光デバイスでは、量子ドットは、第１の半導体の結晶封入体であり、当該第１の半導体よりも大きい禁制エネルギーバンドギャップを有する第２の半導体のマトリックス（matrix）に埋め込まれている。上記封入体は、３つ全ての次元において十分に小さいため、キャリアは顕著な量子サイズ効果を受けることができる。量子ドットの特性は、そのサイズ、成分、および形状に強く依存している。量子ドットを含んでいる発光デバイスの能動領域に特に関連しているのは、量子ドットから放射される光の波長が、当該量子ドットのサイズ、成分、および形状に強く依存するという点である。
【００１０】
発光デバイスの能動領域内において用いる量子ドットの一般的な準備方法は、ＭＢＥまたはＭＯＶＰＥ技術などによるエピタキシャル堆積中における、基板表面上へのアイランドの自己組織化形成を利用する。能動領域に適した量子ドットは、アイランド材料がキャップ材料と基板との間に埋め込まれるように、アイランドの最上部にキャップ層を成長させることによって形成される。アイランド材料の禁制エネルギーバンドギャップがキャップ材料の禁制エネルギーバンドギャップおよび上部にアイランドが形成される基板の表面上の材料の禁制エネルギーバンドギャップよりも小さい場合、当該アイランド材料はポテンシャル・ボックスとして機能する。このボックスは、その寸法が３つ全ての空間次元において十分に小さい場合は、量子ドットとして機能する。自己組織化アイランド成長による量子ドット能動領域の形成は、当該分野において広く報告されている。
【００１１】
エピタキシャル成長中にアイランドを自己組織化形成する駆動力の１つとなり得るのは、堆積された材料が弾力的に緩和される際に有する格子定数と、成長面付近の基板内にあり、堆積された材料がエピタキシャル成長中に有する同等の格子定数（関連する格子定数は、基板の成長面に平行な面内に存在する）との差によって生じる歪である。堆積された材料と基板または上部に基板が堆積される下層との間に、上記のような格子定数の不一致が存在する場合は、一般的には次のような性質（behaviour）が観察される。まず、堆積された材料が、表面全体を被覆する平坦層を形成し（これは二次元（２Ｄ）成長と称される）、そして堆積が進むにつれ、上記層の表面上においてアイランドが核となり、続いて堆積された材料が上記平坦層内ではなく上記アイランド内に収容される（これは三次元（３Ｄ）成長と称される）。まず２Ｄモードで生じ、続いて３Ｄアイランド成長モードへと進んでいく層のエピタキシャル成長は、一般的には、ストランスキー・クラスタノフ成長と称される（以下ではＳＫ成長と称する）。２Ｄ成長段階において形成される平坦層は、一般的には、ぬれ層と称される。２Ｄ成長から３Ｄ成長への遷移が起こる位置のぬれ層の厚さは、一般的には、ぬれ層の臨界厚さと称される。ＳＫ成長によるアイランド形成は、従来技術において、幅広い材料系において報告されている。
【００１２】
２Ｄ成長から３Ｄ成長への遷移の駆動力は、堆積された材料の格子定数と、基板表面の格子定数との不一致に依存する。ＳＫ成長および２Ｄ成長から３Ｄ成長への遷移の詳細に渡る特性は、エピタキシャル堆積条件、および用いられる材料に依存する。しかし従来技術では、幅広い材料系において、下層と堆積された材料との間における格子定数の不一致が増加するのに伴って臨界厚さが小さくなることが一般的に報告されている。
【００１３】
堆積された材料と下層との間における格子定数の不一致が、２Ｄ成長から３Ｄ成長への遷移に与える影響を用いて、ＳＫ成長中においてアイランドが核を成す基板領域を制御することができる。この効果は、米国特許第５，６１４，４３５号に記載の方法において利用されており、基板の所定の領域内のみにおいて、アイランドの好ましい核生成が達成されている。好ましい核生成を達成するために提案される一方法は、アイランドを形成したい領域とアイランドを形成したくない領域とで表面の歪が異なる基板上においてＳＫ成長を生じさせるというものである。表面の歪における上記差は、堆積された材料と、基板表面における２種類の領域との間における格子定数の不一致に、差があることを意味している。不一致の差によって、ＳＫ成長中にアイランドを形成したい領域とアイランドを形成したくない領域とにおいて臨界厚さが異なる結果となり、基板表面の歪は、アイランドを形成したくない領域内における臨界厚さの方が大きくなるように選択される。アイランドは、ＳＫ成長中に堆積される材料の量が小さい方の臨界厚さを越えているが大きい方の臨界厚さは越えていない場合に、所望の領域内のみに形成される。米国特許第６，５８３，４３６号には、ＳＫ層成長に用いられる基板表面の歪を調節することによって、アイランドが核を成す領域を、上記と同様に制御する方法が記載されている。
【００１４】
米国特許第６，５０７，０４２号には、ＳＫ成長中に形成されるアイランドの特性を決定する際における基板表面の格子定数の重要性を示す方法が記載されている。同特許には、ＳＫ成長を用いて形成された量子ドット能動領域を有する発光デバイスの発光波長は、ＳＫ成長が行われる基板またはバッファ層の表面格子定数を選択することによって調節可能であることが記載されている。基板またはバッファ層の表面格子定数の選択は、基板またはバッファ層の組成を適切に選択することによって行うことができる。基板に対して大きい格子定数が選択された場合は、ＩｎｘＧａ１−ｘＡｓ量子ドットを含んでいると共に発光波長の長い能動領域が形成された。この基板表面の格子定数の選択方法は、別々のエピタキシャル堆積層内において成長されたデバイスの発光波長を調節する一方法を提供するものではあるが、単一層内における量子ドット特性を制御する備えはない。
【００１５】
S. Mokkapati et al. in "Controlling the properties of InGaAs quantum dots by selective-area epitaxy," Applied Physics Letters 86 113102 (2005)には、ＳＫアイランド成長により形成された量子ドットの特性を有利に面内制御することのできる、従来技術における既存の方法が記載されている。この方法は、一般的に、選択領域エピタキシーと称される。この方法では、ＳＫ成長に用いられる基板表面が、マスクされた領域を用いてパターン形成される。後のＳＫ成長中において、堆積された材料は、マスクされた領域に付着せずに、マスクを横切ってマスクされていない基板表面の領域に移動する。マスクからの移動の結果、マスク間の領域内に到着する材料の総量は、マスクされた領域のサイズとマスク間の領域のサイズとに依存することになる。従って、基板の複数の異なる領域内において異なるマスクパターンを用いることによって、ＳＫ成長中に形成されるアイランドは、基板の複数の異なる領域において異なる特性を有することができる。しかし、選択領域エピタキシー方法は、マスクされた表面上における直接エピタキシャル成長に依存しているため、マスク形成中に生じる表面の残留汚染によって、得られる量子ドットの特性が劣化し得るという、重大な不都合点を有している。この方法はさらに、新たなＳＫ成長が行われる度にマスクが基板表面上に堆積されるため、発光強度を高くするために各デバイス構造内において２つ以上の層のＳＫ成長が行われる発光デバイスのための量子ドット能動領域を準備するための方法としての適性は乏しいという、重大な制限を有している。
【００１６】
ＪＰ−Ａ−２００３  ３０９３２２は、バルクＩｎＰ層を有し、上部にはＩｎＰ領域とＧａＩｎＡｓＰ領域とが交互に設けられた基板の準備方法が開示している。続いて、当該基板上にＩｎＡｓ量子ドットが成長される。
【００１７】
関連する他の従来技術として、米国特許第５，０７５，７４２号、ＵＳ５，９５２，６８０、ＵＳ６，４４５，００９、およびB. Damilano et al. "From visible to white light emission by GaN quantum dots on Si(III) substrate" Appl. Phys. Lett. 75 962 (1999)がある。
【００１８】
〔発明の開示〕
本発明の第１の形態は、半導体表面を処理して、平均表面格子定数の第１の値を有する上記表面の少なくとも１つの第１の領域と、上記第１の値とは異なる、平均表面格子定数の第２の値を有する上記表面の少なくとも１つの第２の領域とを得る工程と、上記少なくとも１つの第１の領域上および上記少なくとも１つの第２の領域上の両方に自己組織化アイランドが形成される厚さまで、上記半導体表面上に第２の半導体層を堆積する工程であって、上記第１の領域上の上記自己組織化アイランドは、パラメータの第１の平均値を有するように形成され、上記第２の領域上の上記自己組織化アイランドは、上記第１の値とは異なる、パラメータの第２の平均値を有するように形成される工程と、上記第２の半導体層上にキャップ層を堆積することによって、上記自己組織化アイランドが量子ドットを形成する工程であって、上記第１の領域上の当該量子ドットは、上記第２の領域上の当該量子ドットとは異なる特性を有するように形成される工程とを含んでいる、半導体デバイスの製造方法を提供する。
【００１９】
なお、特徴「半導体表面を処理する工程」では、表面の全領域が処理される必要はないことに留意されたい。例えば、表面の第１の（または第２の）領域のみを処理して、その平均表面格子定数（ＡＳＬＰ）を変更し、第２の（または第１の）領域は未処理とすることも可能である。あるいは、表面の第１の領域と第２の領域との両方を処理して、第１の領域と第２の領域との両方が、表面の当初のＡＬＳＰとは異なるＡＳＬＰを有する（第１の領域および第２の領域が、互いに異なるＡＳＬＰを有する）ようにすることもできる。
【００２０】
上記半導体デバイスは、半導体発光デバイスであってよく、上記第１の領域上の量子ドットは、上記第２の領域上の量子ドットとは異なる光学特性を有していてよい。
【００２１】
あるいは、上記半導体デバイスは、フォトダイオードなどの感光半導体デバイスであってよく、上記第１の領域上の量子ドットは、上記第２の領域上の量子ドットとは異なる光吸収特性を有していてよい。
【００２２】
あるいは、上記半導体デバイスは、量子ドット内にキャリアが蓄積されるメモリデバイスであってよく、上記第１の領域上の量子ドットは、上記第２の領域上の量子ドットとは異なるキャリア蓄積特性を有していてよい。
【００２３】
本発明の第２の形態は、上記第１の形態の方法によって製造され、能動領域を有した半導体デバイスであって、当該能動領域の第１の部分は、複数の第１の量子ドットを含んでおり、当該能動領域の第２の部分は、複数の第２の量子ドットを含んでおり、上記第１の量子ドットは、上記第２の量子ドットとは異なる特性を有している、半導体デバイスを提供する。
【００２４】
本発明の他の特徴は、従属請求項に記載されている。
【００２５】
従って、本発明は、その異なる所定の領域内において異なる特性を有する量子ドットを含んだモノリシック半導体デバイス、およびその形成方法を提供する。本発明によると、エピタキシャル堆積中に、自己組織化アイランド形成によって量子ドットが形成される。本発明は、単一のエピタキシャル堆積プロセス中に、基板の異なる領域内において異なる特性を有するアイランドの自己組織化成長を提供する。
【００２６】
〔好ましい実施形態の説明〕
単一のエピタキシャル堆積プロセス中に、異なる特性を有するアイランドの自己組織化形成を達成する方法の主要な工程について、図１ａ〜図１ｃを参照しながら説明する。これらの図は、上記方法の工程を示す概略断面図である。図１ａは、その上部において堆積が行われる基板１（例えば半導体基板）の断面を示している。当該基板の表面は、領域２および３の２つの所定のタイプが所望の通りに分布するように準備される（図１ａには、便宜上、各タイプの１領域のみが示されている）。領域２内における平均表面格子定数（以下ではＡＳＬＰと称する）は、領域３内のＡＳＬＰよりも大きい。基板の表面格子定数は、基板表面または基板表面付近に位置する基板の成長面に平行な面内において測定される格子定数であり、当該成長面上にエピタキシャル成長される材料が有する格子定数である。ＡＳＬＰは、表面の平面内に位置する主要な全ての結晶軸に沿った表面格子定数の平均である。ＡＳＬＰは、高解像度のＸ線回折、反射高速電子回折、および走査形トンネル電子顕微鏡を含む、多くの分析技術を用いて決定することができる。
【００２７】
ＡＳＬＰが異なる領域２および領域３という、２つの所定のタイプを有する基板表面は、表面を処理することによって得られる。表面は、当初は、領域の一タイプ（例えば領域２）に所望されるＡＳＬＰに対応したＡＳＬＰを有していてよい。この場合、上記基板表面は、領域３のみを処理し、これら領域３内において異なるＡＳＬＰを得る（領域２は処理せず、当初のＡＬＳＰを保持している）ことによって得ることができる。あるいは、上記基板表面は、領域２および領域３を両方処理し、これら領域２および領域３が両方とも、当初の表面のＡＬＳＰとは異なるＡＳＬＰを有する（領域２は、領域３のＡＬＳＰとは異なるＡＳＬＰを有する）ようにして、得ることができる。
【００２８】
基板表面が、領域２および領域３を両方とも処理して、領域２および領域３が両方とも、当初の表面のＡＬＳＰとは異なるＡＳＬＰを有するようにすることによって得られる場合、領域２および領域３は、１つの処理工程において同時に処理してもよく、あるいは、領域２および領域３は、別々の処理工程において処理してもよい。
【００２９】
図１ａ〜図１ｃは、２つのタイプの領域のみを示している。しかし本発明は、これに限定されるものではなく、表面は３つ以上のタイプの領域を含んでいてよい。
【００３０】
基板１の表面上には、ＭＢＥまたはＭＯＶＰＥなどのエピタキシャル堆積技術を用いて、材料が堆積される。このとき、堆積される材料が、基板表面上においてＳＫ成長し、自己組織化アイランドを形成するように、材料が堆積される。従来技術において知られているように、ＳＫ成長中に形成される自己組織化アイランドの最終的な特性は、成長直後に成長遮断工程を用いることによって調節可能である。このような遮断工程を用いて自己組織化アイランドを形成可能である点、および、これとは反対に上記のような遮断工程を用いずに自己組織化アイランドを形成可能である点は、明らかに本発明の範囲内であると考えられる。自己組織化アイランドは、単に「アイランド」と略称される場合がある。
【００３１】
ＳＫアイランド形成のための臨界厚さは、表面の領域２および領域３の２つのタイプにおいて異なる。これは、領域２と領域３とにおけるＡＳＬＰの差が、堆積される材料の格子定数と基板表面の格子定数との不一致が２つのタイプの領域間において異なっていることを意味しているからである。これを説明するために、領域２におけるＳＫアイランド形成のための臨界厚さは、領域３におけるＳＫアイランド形成のための臨界厚さよりも大きいと仮定する。
【００３２】
ＳＫ層のための材料は、堆積される材料の等価２Ｄ厚さ（equivalent 2D thickness）（以下ではＥ２ＤＴと称する）が、領域２内および領域３内において同一となるように、基板１の表面上部に均一に堆積される。Ｅ２ＤＴは、堆積される材料が均一な厚さの層内に完全に収容された場合に、基板上に形成される層の厚さとして規定される。堆積される材料のＥ２ＤＴは、領域２および領域３全てにおける臨界厚さを越えるため、全ての領域内においてアイランドが形成される。（ここで用いられている「上部」という表現は、図１ａに示されているように配置された基板を称する。）
アイランドの自己組織化形成後における構造を示す概略断面図は、図１ｂに示されている。領域２と領域３とにおけるＳＫ臨界厚さの差によって、領域２内のぬれ層４の最終的な厚さは、領域３内のぬれ層５の最終的な厚さよりも大きくなる。領域２および領域３内に堆積されるＥ２ＤＴは同一であるため、領域３内のアイランド内に組み込まれる材料の体積は、領域２内のアイランド内に組み込まれる体積よりも大きい。従って、領域２内のアイランドの平均特性は、領域３内のアイランドの平均特性とは異なる。例えば、領域２内のアイランドと領域３内のアイランドとにおいて、以下の特性のうちいずれか１つ、あるいは以下の特性の任意の組み合わせが異なっていてよい：平均高さ（成長方向に沿って測定されるものであって、成長方向とは、基板に対して垂直方向（換言すれば、基板表面の平面に平行）である）、平均ラテラル寸法（例えば平均幅）（成長方向に対して垂直方向に測定する）、および平均形状。さらに、２つ以上の化学元素（例えばＡｘＢ１−ｘなどの半導体合金（ＡおよびＢは異なる化学元素））を含有する自己組織化アイランドにおいては、領域２内に形成されるアイランドの平均組成は、領域３内に形成されるアイランドの平均組成とは異なっていてよい。これは、ぬれ層およびアイランド内における元素の取り込みが、アイランドの成長中におけるアイランドの高さ、直径、および形状によって様々であるからである。
【００３３】
さらに、これらアイランドの平均値に関するあらゆる特性の分布は、領域２内のアイランドの集合と、領域３内のアイランドの集合とにおいて異なっていてよい。
【００３４】
個々のアイランドまたはアイランドの集合の特性におけるこれらの差の代わりに、あるいはこれらの差に加えて、領域２内における（基板成長面の単位面積当たりのアイランド数として規定される）アイランド密度は、領域３内におけるアイランド密度とは異なっていてよい。図１ｂは、領域２内に形成されたアイランド６の平均高さが領域２内に形成されたアイランド７の平均高さよりも小さい場合の例を示している。（従来技術において周知であるように、自己組織化ＳＫ成長中に形成されるアイランドは、通常は全て同一ではなく、平均サイズなどのアイランドの特性にバラつきがある場合が多い。図１ｂにおいて６および７で示されているアイランドは、領域２および領域３内に形成されたアイランドの集合の平均特性を概略的に示している。）
次に、図１ｃに示されているように、自己組織化アイランド６および７、並びにぬれ層４および５が、キャップ層８と共に成長（オーバーグロース）する。このキャップ層の禁制バンドギャップは、自己組織化アイランド６および７が量子ドットを形成するように、自己組織化アイランド６および７の禁制バンドギャップよりも大きい。
【００３５】
異なるタイプの領域２および３内に形成されるアイランド６および７の構造特性が異なるため、２つのタイプの領域２および３内に形成される量子ドット能動領域は、互いに異なる特性を示す。例えば、量子ドットから放射される光の波長は量子ドットのサイズに敏感であるため、領域２および領域３内の量子ドットからの発光波長は異なり得る。従ってこの方法によって、異なる特性を有する複数の量子ドット能動領域が、単一のエピタキシャル成長堆積によって、異なる幅で、且つ基板上の所定の場所にモノリシックに形成される。アイランド６および７のサイズを適切に選択することによって、自己組織化アイランド６によって形成される量子ドット、および自己組織化アイランド７によって形成される量子ドットの発光波長を、所望の通りに選択することができる。これによって、所望とする全体的なスペクトル出力を得ることができる。
【００３６】
タイプ２および３の領域のサイズおよび形状は、所望の通りに任意に組み合わせることができ、基板表面上におけるこれら領域の分布もまた、所望の通りに選択することができる。例えば、タイプ２および３の領域は、後に基板が分割されて個々のチップとなる際に、各チップが、所望の通りに分布された２つの能動領域を含むように、基板表面上に分布させることができる。
【００３７】
必要に応じて、１つ以上の別のＳＫ層をキャップ層８上において繰り返し堆積して、量子ドット層の垂直スタックを形成してもよい。キャップ層８の成長後に、キャップ層の表面領域９および１０のＡＳＬＰが、各領域２および３の当初の表面のＡＳＬＰと実質的に同一である場合、後のこれらＳＫ層は、個々の領域間における自己組織化アイランド特性において同様の差を示す。
【００３８】
図１ａ〜図１ｃは、２つの異なる発光波長を有する量子ドットをもたらす、異なる２つのタイプの領域のみを示している。しかし本発明は、これに限定されるものではなく、上記方法は、３つ以上のタイプの領域を含む表面にも適用可能である。一般的には、基板表面は、それぞれ異なるＡＳＬＰを有する各タイプの領域が、任意の所望の数で、任意の所望の通りに分布されるように、準備される。例えば、３つの異なる発光波長の量子ドットをもたらす、３つの異なるタイプの領域を備えることができる。
【００３９】
幅が異なる基板上の所定の領域内に、異なる特性を有する能動領域を形成する上記方法は、同様の結果を達成する従来技術による方法に対して、重要な利点を有している。従来技術に関して既述した通り、同様の結果を達成する従来技術による２つの既存の方法は、量子ドットの選択領域エピタキシャル成長か、あるいは、基板上の異なる領域上の異なる能動領域の連続成長かのいずれかに依存している。連続成長方法では、異なる各能動領域に対して、別のエピタキシャル堆積プロセスが少なくとも１つは必要となる。しかし本発明による方法では、単一のエピタキシャル堆積プロセスを用いて、所望する任意数の異なる能動領域特性を、基板上に組み込むことができる。必要とされるエピタキシャル堆積プロセスがわずか１つであることによって、コストが大幅に削減されると共に、多数の異なる能動領域を有する構造を実用的に形成するための柔軟性が得られる。本発明による方法は、マスク表面にＳＫ層を直接堆積する必要がないため、マスク処理中における表面の残留汚染に起因する量子ドット能動領域の特性劣化に関連する不都合点を回避することができるという点において、選択領域エピタキシーに対して利点を有している。本方法はさらに、各層に対して個々のマスクを形成する必要なく、量子ドットの複数の層のスタックを介して量子ドット特性の制御を維持できるという点において、選択領域エピタキシーに対して重要な利点を有している。これによって、高性能のデバイスに必要とされ得る、量子ドットの多層スタックを有した能動領域を形成することができる。
【００４０】
米国特許第５，６１４，４３５号および米国特許第６，５８３，４３６号に記載の方法は、ＳＫ成長中におけるアイランドの核生成に対し、一部の制御を提供するものである。しかし、両方法ともに、基板の異なる領域内に形成されるアイランドの特性について全く制御できない、著しい制約がある。
【００４１】
本発明はさらに、半導体表面を処理して、２つ（または２つ以上）のタイプの領域を得ることによって、２つ（または２つ以上）のタイプの領域２および３を含む表面を得ることができるという特徴を有している。つまり、後に表面上に成長される層が有する欠陥は低密度である。
【００４２】
対照的に、ＪＰ−Ａ−２００３−３０９３２２の方法では、表面は、ＩｎＰ基板上において、ＩｎＰとＧａＩｎＡｓＰとが交互になった領域を有している。ＩｎＰ基板の領域上にＧａＩｎＡｓＰを成長させることによって、ＧａＩｎＡｓＰの格子定数とＩｎＰの格子定数との不一致に起因して、ＧａＩｎＡｓＰ内に欠陥（特に転位）が生じる結果となる。さらに、ウェットエッチングが困難な材料（例えば、ＩＩＩ族窒化物材料）に対しては、高品質の材料を上部に成長し得る表面をエッチングによって準備するのが困難である。これは、ＪＰ−Ａ−２００３−３０９３２２において再成長されたＧａＩｎＡｓＰ領域の欠陥のさらなる原因でもある。
【００４３】
上述のメカニズムのいずれによって生じる欠陥も、ＪＰ−Ａ−２００３−３０９３２２における表面上に後に成長される量子ドットの性能を大幅に劣化させ得る。この問題は、本発明に係る方法には存在しない。これは、半導体表面を処理して、上記２つ（または２つ以上）のタイプの領域を得るということは、表面上に後に成長される層の欠陥が低密度となり、これによってこれら層の品質が高くなることを意味しているからである。
【００４４】
本発明はさらに、上記表面を得るために必要なエピタキシャル工程が、ＪＰ−Ａ−２００３−３０９３２２の方法よりも少ないという利点を有している。
【００４５】
本発明の好ましい実施形態について、２つ以上の異なる波長成分を有する光を放射する発光デバイスを参照しながら、以下に説明する。しかし本発明は、発光デバイスに限定されるものではない。
【００４６】
本発明の第１の実施形態に係る発光デバイスおよびその形成方法について、図２ａ〜図２ｄを参照しながら説明する。
【００４７】
本実施形態では、ＭＢＥを用いて、基板上に、弾性的に歪ませた表面層を有するヘテロ構造が堆積される。当該ヘテロ構造は、図２ａの概略断面に示されている。本実施形態では、基板１２は、サファイアベースの基板１４上に成長されたｎ型ドープされたＧａＮ層１３から成る、テンプレート基板である。ｎ型ＧａＮバッファ層１５、およびｎ型ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）（以下ではＡｌＧａＮと称する）層１６は、この順番で基板１２上に成長される。ＡｌＧａＮ層１６のＡＳＬＰは、弾性的に緩和されたＡｌＧａＮ結晶のＡＳＬＰとは等しくない。これは、ＡｌＧａＮ層が、部分的または完全に、基板表面に平行な面内においてＧａＮバッファ層１５に歪まされるからであり、また、緩和されたＡｌＧａＮのＡＳＬＰは、ＧａＮバッファ層のＡＳＬＰとは等しくないからである（当該ＧａＮバッファ層のＡＳＬＰは、バルクＧａＮのＡＳＬＰとは異なっていてよい。これは、サファイア上に成長されるＧａＮ層は、常にバルクＧａＮのパラメータまで完全に緩和されないからである）。これには、ＡｌＧａＮ層の厚さを、完全な緩和が行われる位置の厚さよりも薄くして、ＡｌＧａＮ層内の歪が（プラスチック緩和または亀裂を介して）完全に緩和されないようにする必要がある。ＡｌＧａＮ層内における歪の緩和は、ほぼまたは全く行われないことが好ましいが、部分的に緩和させてよい。従って、ＡｌＧａＮ層１６は、弾性的に歪ませた表面層である。
【００４８】
上記ヘテロ構造は、ＭＢＥ堆積装置から除去され、そしてＡｌＧａＮ層１６内における弾性歪の緩和を制御するために、ＡｌＧａＮ層１６内／ＡｌＧａＮ層１６上に、歪取り構造（strain-relieving features）が備えられる。本実施形態では、これらの歪取り構造は、ピットまたはトレンチなど、ＡｌＧａＮ層１６内に形成された（例えばエッチングされた）凹部である（これらの凹部は、以下では、分かりやすくするために「ピット」と称する）。これらのピットがＡｌＧａＮ層１６にエッチングされる際に、当該ピットの側壁にに自由表面が導入される。これらの自由表面が設けられることによって、ＡｌＧａＮ層内における一部または全部の弾性歪が、当該自由表面の近傍において緩和される。このＡｌＧａＮ層内の弾性歪は、基板成長面に平行な面内、および、ピット側壁の自由表面の平面に垂直な方向において、完全または部分的に緩和される。この弾性歪が完全または部分的に緩和されることによって、ピット側壁近傍におけるＡｌＧａＮ層１６のＡＳＬＰが、これらピットがエッチングされる前におけるＡｌＧａＮ層１６のＡＳＬＰと比べて変化する。
【００４９】
弾性歪の緩和の程度、ひいてはＡｌＧａＮ層１６のＡＳＬＰの値は、ピットの深さ、ピットの形状（成長面上における突出）、ピット側壁の断面形状、およびＡｌＧａＮ層１６の表面上におけるピットの分布に依存している。
【００５０】
図３ａ〜図３ｃは、ピット側壁の形状の実施例の概略断面図である。図３ａは、垂直な側壁を有するピットを示している。図３ｂは、当初の面の外向きの表面法線（surface normal）に対して９０°未満の角度を成す、外向きの表面法線を有する側壁を有するピットを示している。図３ｃは、当初の面の外向きの表面法線に対して９０°を超える角度を成す、外向きの表面法線を有する側壁を有するピットを示している。
【００５１】
図３ｄ〜図３ｇは、表面全体におけるピットの分布および形状の、可能な実施例の概略平面図である。図３ｄは、細長いピット２２の格子模様を示している。これらピット２２は細長く、ＡｌＧａＮ層１６の幅全体において互いに平行に伸びている。図３ｅは、ピット２２の長方形の碁盤目模様を示している。第１のセットの細長いピットは、ＡｌＧａＮ層１６の幅全体において互いに平行に伸びており、第２のセットの細長いピットは、互いに平行に、且つ上記第１のセットの細長いピットに対して実質的に垂直に伸びている。図３ｆは、三角形の碁盤目模様のピット２２を示している。第１のセットの細長いピットは、ＡｌＧａＮ層１６の幅全体において互いに平行に伸びており、第２のセットの細長いピットは、互いに平行に、且つ上記第１のセットの細長いピットと交差しながらも非垂直（例えば６０°）に伸びている。図３ｇは、ピット２２のアレイを示している。各ピットは、幅方向および長さ方向の両方において限定的であり、規則的なアレイに配置されている。図３ｇは、正方形の形状を有し、正方形のアレイに配置されたピット２２を示しているが、図３ｇに示されているピットの形状および／またはアレイとは異なったピットの形状および／またはアレイを有していてもよい。図３ｄ〜図３ｇは、歪取りピットの単なる実施例を示しており、本発明はこれら特定の実施例に限定されるものではないことを理解されたい。歪取りピットの任意の適切な配置を用いることができる。
【００５２】
ＡｌＧａＮ層１６内における弾性歪の緩和は、ピット側壁に垂直な方向において生じる。従って、図３ｄに示されているようにピットが分布している場合は、ピット側壁に平行な結晶学的方向に沿って測定される表面格子定数は、ピットをエッチングしても実質的には変化せず、また、ピット側壁に垂直な結晶学的方向に沿って測定される表面格子定数は、ピットをエッチングすることによって変化する。しかし、図３ｅに示されているようにピットが分布されている場合、表面格子定数は、ピット側壁に垂直な結晶学的方向に沿って、２つの垂直方向において変化する。しかしいずれの場合においても、（また図３ｆおよび図３ｇの場合においても）、ピットがエッチングされた後におけるＡｌＧａＮ層１６のＡＳＬＰは、ピットがエッチングされる前のＡＳＬＰとは異なる。
【００５３】
ピットの深さ、形状、側壁設計、および／または分布パターンを適切に選択することによって、ＡｌＧａＮ層１６内における弾性歪の緩和の程度を制御することができる。表面格子定数は、ピットの深さ、形状、側壁設計、および／または分布パターンに応じて、ピット間の領域内において実質的に同一となるようにすることができ、あるいはピット間の領域内において異なるようにすることもできる。ピットの特定の深さ、特定の形状、特定の側壁設計、および特定の分布パターンの組み合わせは、以下ではピットパターン設計（ＰＰＤ）と称する。
【００５４】
ＡｌＧａＮ層１６の表面上におけるピットの分布は、例えば任意の適切なリソグラフィ技術（光学リソグラフィ、電子ビームリソグラフィ、干渉リソグラフィ、あるいはインプリントリソグラフィ）など、任意の適切な技術を用いて規定することができる。次にピットは、ピットの所望の深さ、形状、および側壁形状を提供する条件を用いた、任意の適切なエッチング技術（例えば誘導結合プラズマエッチング）を用いてエッチングされる。ピットがエッチングされた後、プラズマ化学気相成長法などの技術を用いて、二酸化ケイ素などの絶縁誘電体材料２１が堆積され、当該誘電体材料は、エッチングされたピットを充填し、ＡｌＧａＮ層１６の最上面上に突出する。
【００５５】
上記第１の実施形態では、第１のＰＰＤによるピットは、ＡｌＧａＮ層１６の表面の第１の領域のセット（図１ａの領域２に対応する）においてエッチングされ、第２のＰＰＤによるピットは、ＡｌＧａＮ層１６の表面の第２の異なる領域のセット（図１ａの領域３に対応する）においてエッチングされる。原理上、ピットは、１つの処理工程において第１の領域内と第２の領域内との両方にエッチングして設けてもよく、１つの処理工程において第１の領域内においてエッチングし、別の処理工程において第２の領域内においてエッチングして設けることも可能である。例えば、第１の領域内のピットは第１の側壁設計によって形成し、第２の領域内のピットは側壁設計の異なる第２の側壁設計によって形成することによって、第１の領域内において第１のＰＰＤを、第２の領域内において第２のＰＰＤを得ることができる。さらに別の実施例として、第１の領域内のピットは、上記に加えて、あるいは上記の代わりに、第１の分布パターンを有していてよく、第２の領域内のピットは、第２の異なる分布パターンを有していてよい。第１の領域のセットまたは第２の領域のセットのいずれにも含まれていないＡｌＧａＮ層１６の表面の領域内においては、ピットはエッチングされない。いずれのピットもエッチングされない表面の領域は、第１の領域および第２の領域とは異なる第３の領域のセットを形成する。第１の領域のセットおよび第２の領域のセットは、後の形成プロセスにおいて基板が個々のチップに分割される際に、各チップが、少なくとも１つの第１のＰＰＤの領域と、少なくとも１つの第２のＰＰＤの領域と、少なくとも１つのピットがエッチングされていない領域とを含むように分布される。これは、図４ａに示されている。図４ａは、基板２３の一部と、第１のＰＰＤおよび第２のＰＰＤがそれぞれ用いられている領域２４および２５の分布と、残りの領域２６の場所とを示す概略平面図である。
【００５６】
ＰＰＤが異なっていることによって、ＡｌＧａＮ層１６のＡＳＬＰは、領域２４、２５、および２６間において異なり、第１の領域２４は第１の値を有し、第２の領域２５は第２の値を有し、第３の領域２６は第３の値を有する。以下の説明では、ＰＰＤは、領域２４内のＡＳＬＰが、領域２６内のＡＳＬＰよりも小さい領域２５内のＡＳＬＰよりも小さくなるようなＰＰＤであると見なされる。これら３つのタイプの領域は、各タイプの領域が互いに異なるＰＰＤを有する３つ全てのタイプの領域内にピットを設けることによって得ることができる。あるいは、１タイプの領域は、当初のＡＳＬＰを維持するように、ピットが形成されないようにしてもよい。
【００５７】
図２ｂは、或る特定のＰＰＤを有するピットパターン（すなわち、領域２４または２５のいずれか１つにおいて（図２ｂは、図４ａの全ての領域２４、２５、および２６を示していない））をエッチングし、これらピットに二酸化ケイ素などの絶縁誘電体材料２１を充填した後における、ヘテロ構造基板の概略断面図を示している。当該ヘテロ構造基板は、次に、ＭＢＥ堆積装置に戻され、自己組織化アイランド形成によって形成された量子ドットを含んだ能動領域を成長させるために基板として用いられる。このために、当該基板は、基板を洗浄するのに適した任意の方法によって洗浄され、当該基板上には、バッファ層２０（本実施例ではＡｌＧａＮバッファ層）が堆積される。次に、上記ヘテロ構造基板上に、例えばＩｎｘＧａ１−ｘＮ（ここで、０≦ｘ≦１である。以下ではＩｎＧａＮと称する）層などの層が、ＳＫモードで成長される。ＩｎＧａＮぬれ層１７、および自己組織化ＩｎＧａＮアイランド４９は、図２ｃに示されている。
【００５８】
領域２４、２５、および２６間においてＡＳＬＰに差があることによって、これら３つのタイプの領域内において、ＩｎＧａＮアイランドの自己組織化形成のための臨界厚さが異なっている。領域２４内の臨界厚さは、領域２５内の臨界厚さよりも薄く、領域２５内の臨界厚さは、領域２６内の臨界厚さよりも薄い。ＳＫ層の成長中に堆積される材料のＥ２ＤＴは、基板の全領域内において実質的に同じであり、また、３つ全てのタイプの領域２４、２５、および２６内の臨界厚さを超過するように選択される。従って、３つ全てのタイプの領域内において自己組織化アイランドが形成される。しかし、領域２４内の臨界厚さが領域２５内の臨界厚さよりも薄いため、領域２４内のアイランドに収容される材料の量は、領域２５内のアイランドに収容される材料よりも多く、領域２４内の自己組織化アイランドの平均高さは、領域２５内の自己組織化アイランドのそれよりも高い。同様に、領域２５内のアイランドに収容される材料の量は、領域２６内のアイランドに収容される材料よりも多く、領域２５内の自己組織化アイランドの平均高さは、領域２６内の自己組織化アイランドのそれよりも高い。
【００５９】
アイランドの形成後、自己組織化アイランド４９を被覆するように、ぬれ層１７上にキャップ層１８が成長される。キャップ層１８は、自己組織化アイランドの材料よりも禁制バンドギャップの大きい材料から形成されているため、上述したように、自己組織化アイランド４９が量子ドットを構成する。
【００６０】
歪層１６は、ＩｎｘＧａ１−ｘＮ（０ｋ≦ｘ≦１）自己組織化アイランドおよびＡｌｙＧａ１−ｙＮ（０＜y≦１）層１６の場合のように、自己組織化アイランドのバンドギャップよりも大きいバンドギャップを有していなければならない。
【００６１】
ＩｎＧａＮ自己組織化アイランド４９の場合、キャップ層１８に適切した材料は、例えばＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで、０≦ｘ≦１および０≦ｙ≦１）である。従って、図２ａ〜図２ｄの実施形態では、ＩｎＧａＮアイランド４９を被覆するＡｌｘＩｎｙＧａ１−ｘ−ｙＮキャップ層１８およびｐ型ＧａＮ層１９が、この順番で、図２ｄに示されているように上記基板上に成長される。
【００６２】
ｐ型ＧａＮ層１９は、ＬＥＤ製造に必要なｐｎ接合を完成させるものである。図２ｄでは、層１９は、誘電体材料２１をオーバーグロースさせないものとして示されている。なぜならこれは、誘電体材料２１の最上部に多結晶ＧａＮが形成される可能性はあるが、実際に通常起こることであるからである。誘電体材料２１の主目的は、ｐ型層１９とｎ型層１６との間を通過するあらゆる電流を、能動領域を貫いて通過するようにすることである（すなわち誘電体材料２１は、能動領域を迂回するｐ型層１９とｎ型層１６との間のあらゆる直接経路を遮断する）。
【００６３】
ＬＥＤとのコンタクトを形成するのに適した任意の方法を用いて、ｐ型層１９およびｎ型ＧａＮバッファ層１５との金属コンタクトが、ＩＩＩ族窒化物材料から準備される。例えば、ｐ型ＧａＮ層１９の表面上に、熱蒸着などの技術を用いて、ニッケル層および金層がこの順番で堆積されて、ｐ型材料との電気コンタクトが形成され、そして領域２６の部分２７内において、誘導結合プラズマエッチングなどの技術を用いてｎ−ＧａＮ層まで行う第１のエッチングによって、ｎ−ＧａＮ層とのコンタクトが準備され、そして電子ビーム蒸着などの技術を用いて、チタン層およびアルミニウム層が堆積される。図４ｂは、領域２６の部分２７内に、ｎ−ＧａＮとのコンタクトを堆積した後における基板を示している。ｐ型ＧａＮ層とのコンタクト（図４ｂには示さず）は、領域２４、２５、および２６内のコンタクト層が全て互いに絶縁されるように、エッチングによって分割することができる。
【００６４】
コンタクト形成後、上記基板は、ソーイング（sawing）またはクリービング（cleaving）などの、任意の適切な基板分割方法を用いて、個々のチップに分割される。得られるチップ構造は、図４ｃに概略的に示されている。個々のチップ２８はそれぞれ、領域２４、２５、および２６を含んでおり、領域２４、２５、および２６はそれぞれ、ｐ型ＧａＮ層１９との電気コンタクト（図示せず）、およびｎ型ＧａＮ層とのコンタクト２７を有している。領域２４、２５、および２６内のコンタクト層が全て互いに絶縁されるようにｐ型ＧａＮとのコンタクトが分割された場合、各領域２４、２５、および２６は、他の２つの領域とは異なる高さ、ひいては異なる発光特性を有する量子ドットを含んだ能動領域を有する、個々にアドレス可能なＬＥＤである。
【００６５】
領域２４、２５、および２６間におけるＩｎＧａＮ量子ドットの平均高さにおける差によって、これらの領域の平均発光波長において差が生じる。極性または半極性結晶学的方向（例えば[0001]）に成長したウルツ鉱型構造を有する窒化物量子ドットの場合、当該量子ドット内に固有の自発的電界およびピエゾ電界が原因となって、発光波長が量子ドットの高さに非常に強く依存する。
【００６６】
ＩｎＧａＮ量子ドットの発光波長が量子ドットの高さに依存しているため、領域２４、２５、および２６内に形成されたＬＥＤから放射される光の主波長は、それぞれ異なる。一実施形態では、例えば、領域２６から放射される光のピーク発光波長は、４００ｎｍ〜４７０ｎｍ（青色光として認識される）であり、領域２５から放射される光のピーク発光波長は、４７０ｎｍ〜５７０ｎｍ（緑色光として認識される）であり、領域２４から放射される光のピーク発光波長は、５７０ｎｍ〜６４０ｎｍ（赤色光として認識される）である。領域２４、２５、および２６とのコンタクトが互いに絶縁されている場合、（３つ全てのＬＥＤに共通する）ｎ−コンタクトと個々のｐ−コンタクトそれぞれとの間に適切な電気的バイアスを印加することによって、発光波長の異なる複数のＬＥＤを個々に制御することができる。従って、領域２４、２５、および２６の１つ以上に発光させることによって、チップからの全光出力を変化させることができる。
【００６７】
本発明は、上述した特定の波長帯に限定されるものではない。例えば、３つの領域２４、２５、および２６の発光波長における差は、上述した実施例における差よりも小さくてもよい。
【００６８】
上記実施形態において層を堆積するために用いられたエピタキシャル堆積方法は、ＭＢＥである。しかし上記実施形態は、ＭＢＥの代わりに、ＭＯＶＰＥなど他のエピタキシャル堆積技術を用いて実施可能であることを、当業者であれば容易に理解するであろう。さらに、上記実施形態の単一の態様において、２つ以上の異なるエピタキシャル堆積技術を組み合わせて用いることも可能である。例えば、ピットがエッチングされる前に基板上に堆積される層は、ＭＯＶＰＥなどの技術を用いて堆積し、残りの層は、ＭＢＥなど別の技術を用いて堆積することができる。
【００６９】
上述の実施形態では、エピタキシャル成長のためのベース基板はサファイアであった。しかし、本発明はこれに限定されるものではなく、サファイアの代わりに他のベース基板を容易に用いることができる。このようなベース基板としては、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで、０≦ｘ≦１および０≦ｙ≦１）、シリコン、炭化ケイ素、およびガラスが含まれるが、これらに限定されるものではない。
【００７０】
本実施形態では、六方晶ウルツ鉱型構造および立方晶閃亜鉛鉱型構造など、窒化物材料として存在が知られている任意のポリタイプを有するＡｌｘＩｎｙＧａ１−ｘ−ｙＮ材料を用いることができる。窒化物材料の成長方向は、任意の結晶学的方向に沿った方向であってよい。
【００７１】
上述の実施形態では、ＧａＮ上にエピタキシャル成長されたＡｌＧａＮ層１６内における弾性歪の緩和を制御することによって、基板の複数の領域間においてＡＳＬＰが調節される。ＡｌＧａＮ層の代わりに、完全または部分的に歪んだＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層を用いることができる。あるいは、ＡｌＧａＮ層１６の代わりに、完全または部分的に歪んだ、組成の異なるＡｌｘＩｎｙＧａ１−ｘ−ｙＮ層（ここで、０≦ｘ≦１および０≦ｙ≦１）の任意の組み合わせを含んだスタックを用いることもできる。一般的に、層１６および層１７は、（Ａｌ、Ｉｎ、Ｇａ）Ｎ系に属しているものであってよい（ただし、上述したように、層１６は、ぬれ層１７内に形成される自己組織化アイランドよりも大きいバンドギャップを有している）。（Ａｌ、Ｉｎ、Ｇａ）Ｎ系とは、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで、０≦ｘ≦１および０≦ｙ≦１）の構成を有する材料を意味している。
【００７２】
さらに、本発明は、歪層１６内に応力緩和構造を設けることによってＡＳＬＰに変化をもたせることに限定されるものではなく、基板のＡＳＬＰに制御された変化をもたせる任意の適切な方法を、ＳＫ量子ドット層の成長前に用いて、ＳＫ層の特性を同様に制御することができる。このような別の技術の一例としては、ラテラル・オーバーグロース（lateral overgrowth）技術を用いて、ＡＳＬＰのそれぞれ異なる複数の領域を含んだ基板を準備する技術がある。
【００７３】
ラテラル・オーバークロース技術の原理は、例えば、P. Gibart “Metal organic vapour phase epitaxy of GaN and lateral overgrowth” Rep. Prog. Phys. 67 667 (2004)に記載されている。過成長技術を用いた、ＡＳＬＰのそれぞれ異なる複数の領域を含む半導体表面の準備は、図８ａおよび図８ｂに示されている。図８ａおよび図８ｂは、準備プロセスの２つの異なる段階にある状態を示す概略断面図である。
【００７４】
第１の工程では、基板３８上に、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで、０≦ｘ≦１および０≦ｙ≦１）「種（seeds）」結晶４２を準備する。図８ａおよび図８ｂに示されている実施例では、基板３８は、サファイアベースの基板４００上に成長されたＧａＮ層３９から成るテンプレート基板である。種４２を形成するための一方法としては、基板３８上にＳｉＯ２マスク４１を堆積し、当該マスク内にアパーチャを形成し、そして上記基板上に、マスクのアパーチャ（すなわち、当初の基板表面が露出されている部分）内にのみＡｌｘＩｎｙＧａ１−ｘ−ｙＮ結晶が形成されるように、また、上記基板の平面に対して垂直な方向に沿ってＡｌｘＩｎｙＧａ１−ｘ−ｙＮ種４２が成長されるように、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮを堆積する方法がある。図８ａは、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ種４２が形成された後における基板を示している。
【００７５】
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ種４２が形成されると、基板３８の平面内に位置する方向（すなわち、図８ａにおいて矢印４３によって示されている方向）に沿って「ラテラル」成長が生じるエピタキシャル堆積条件を用いて、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ「ウィング」４４を成長させる。ウィング４４の成長は、図８ｂに示されているように、隣り合う種４２から成長するウィング同士が、合体境界（coalescence boundary）４５において互いに合体するまで継続する。図８ａおよび図８ｂに示されているようなラテラル・オーバーグロース方法は、基板表面における結晶欠陥（例えば転位）の密度を低減するための方法として慣習的に用いられている。しかし本発明では、ラテラル・オーバーグロース方法は、異なる所定の領域内においてそれぞれ異なるＡＳＬＰを有する表面を設けるための手段として用いられる。図８ｂに示されている構造の最上面４６は、種４２を含んだ領域（これらの領域は、図８ｂにおいて符号４７で示されている）と、ウィング４４を含んだ表面４６の領域（これらの領域は、図８ｂにおいて符号４８で示されている）との、２つの異なるタイプの領域から成る。種４２は、表面の領域４７内のＡＳＬＰが、当初のＧａＮ層３９のＡＳＬＰと実質的に同じとなるように、基板のＧａＮ層３９に実質的に歪まされる。これらのウィングは、その成長方向に沿って（すなわち、図８ａの符号４３で示されている矢印に沿って平行に）弾性的に緩和されるため、表面の領域４８内のＡＳＬＰは、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮウィング４４の組成に依存している。ウィング材料の組成は、ウィング材料の弾性的に緩和された格子定数が、種４２内の等価格子定数とは異なるように選択される。このように、ＡＳＬＰの値がそれぞれ異なる所定の複数の領域を含む表面４６が準備される。ＡＳＬＰがそれぞれ異なる複数の領域の表面上における分布は、種４２が形成される位置を制御することによって制御される。
【００７６】
上述の実施形態では、ＩｎＧａＮアイランドの自己組織化成長によって形成された量子ドットを含んだ能動領域が用いられた。しかし、ＩｎＧａＮの代わりに、ＳＫモードでのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の堆積を用いてもよい。
【００７７】
上述の実施形態では、自己組織化ＩｎＧａＮアイランドの単一層が用いられた。本実施形態に変化を加えた実施形態では、キャップ層１８の成長後に、自己組織化アイランドの第２の層が形成されるように、ＩｎＧａＮの第２の堆積を行うことができる。この第２の層自体はキャップ可能であり、所望する任意数のＩｎＧａＮ量子ドットの層を含んだスタックを形成するためのプロセスが繰り返し行われる。キャップ層１８の成長後に、キャップ層１８のＡＳＬＰが、ＡｌＧａＮ層１６のＡＳＬＰと同様に異なっている場合、後のＳＫ層は、個々の領域間における自己組織化アイランド特性において同様の差を示すことができる。上記追加的な層に対してこれ以上の処理を行う必要はなく、ＡＳＬＰの異なりは、層１６からキャップ層１８まで「持続」する。上記連続層は、層間のエピタキシャル堆積装置からのサンプルを除去することなく、次々と素早く成長させることができる。
【００７８】
ＩｎＧａＮの堆積条件は、このスタック内における全ての層に対して同一であってよく、あるいは同一でなくてもよい。量子ドットの層を２つ以上設けることによって、得られるチップから出力される光の光度が増す。
【００７９】
図９ａは、量子ドットの２つの層を組み込んだデバイスの概略断面図である。当該デバイスは、基板１２上に配置された、例えばＡｌ、Ｇａ、Ｎ層１６などの半導体層を有している。層１６は、ＡＳＬＰの第１の値を有する少なくとも第１の領域と、ＡＳＬＰの第２の異なる値を有する少なくとも１つの第２の領域とが設けられるように、処理される。図９ａの実施形態では、層１６は、ＡＳＬＰがそれぞれ第１、第２、および第３の値である、第１、第２、および第３の領域を有しており、上記第１、第２、および第３のＡＳＬＰ値は、互いに異なっている。
【００８０】
層１６上に、ぬれ層１７および自己組織化アイランド４９が形成されている厚さに、ＳＫモードで１層が成長する。ＳＫモードで成長された当該層は、層１６よりもバンドギャップが低い、例えばＩｎＧａＮ層などの（Ａｌ、Ｉｎ、Ｇａ）Ｎ層であってよい。層１６のＡＳＬＰ値は、３つの領域間において異なっているため、第１の領域Ａ内の自己組織化アイランド４９ａは、パラメータの第１の平均値を有し、第２の領域Ｂ内の自己組織化アイランド４９ｂは、パラメータの第２の平均値を有し、第３の領域Ｃ内の自己組織化アイランド４９ｃは、パラメータの第３の平均値を有することになる。これら第１、第２、および第３の平均値は、互いに異なっている。上記パラメータは、自己組織化アイランドの高さなど、上述したパラメータのうち任意のパラメータであってよい。
【００８１】
ぬれ層１７および自己組織化アイランド４９上には、キャップ層１８が設けられる。上述したように、キャップ層１８を設けることによって、自己組織化アイランド４９、４９ａ、４９ｂ、４９ｃが量子ドットを形成する。ぬれ層１７、自己組織化アイランド４９ａ、４９ｂ、４９ｃ、およびキャップ層１８の組み合わせは、第１の活性層５３として機能する。
【００８２】
次に、キャップ層１８の表面上部に、第２の層内にぬれ層１７’および自己組織化アイランド４９’が形成される厚さに、第２の層がＳＫモードで成長する。キャップ層１８のＡＳＬＰが、層１６のＡＳＬＰと同様に異なっている場合、第２のＳＫ層の領域Ｄ’（第１のぬれ層の領域Ａの上）内に形成される自己組織化アイランド４９ａ’、第２のＳＫ層の領域Ｅ（第１のぬれ層１７の領域Ｂの上）内に形成される自己組織化アイランド４９ｂ'、および第２のＳＫ層の領域Ｆ（第１のぬれ層１７の領域Ｃの上）内に形成される自己組織化アイランド４９ｃ'は、互いに異なることになる。すなわち、これらアイランドは、異なる値のパラメータ（上述したパラメータのうちの任意のパラメータ）を有することになる。
【００８３】
第２のぬれ層１７'および自己組織化アイランド４９’上には、第２のキャップ層１８'が配置される。この結果、第２のぬれ層１７'上に形成された自己組織化アイランド４９ａ'、４９ｂ'、および４９ｃ'が、量子ドットを形成する。また、第２のぬれ層１７の３つの領域内の自己組織化アイランド４９ａ'、４９ｂ'、および４９ｃ'は互いに異なるため、得られる量子ドットの特性は互いに異なることになる。つまり、第２のぬれ層１７'の領域Ｄ内の自己組織化アイランドから形成される第４の量子ドットは、第２のぬれ層１７'の領域Ｅ内の自己組織化アイランド４９ｂ'から形成される第５の量子ドットとは異なる特性を有することになる（さらに、第２のぬれ層１７'の領域Ｆ内の自己組織化アイランド４９ｃ'から形成される第６の量子ドットは、さらに異なる特性を有する）。
【００８４】
第２のキャップ層１８'、自己組織化アイランド４９ａ’、４９ｂ’、４９ｃ’、および第２のぬれ層１７'は、共に第２の能動領域を構成する。図９ｂは、図９ａに対応する概略断面図であるが、下方のぬれ層１７および下方のキャップ層１８とは分離された第２のぬれ層１７'および第２のキャップ層１８'を示している。これによって、デバイスの様々な部品のラベリングが明りょうになる。
【００８５】
第２のキャップ層１８'のＡＳＬＰが、領域Ｄ、Ｅ、およびＦ間において異なる場合は、図９ａの第２のキャップ層１８'上に、ＳＫモードで成長する別の層および別のキャップ層を配置して、互いに特性の異なる量子ドットを含んだ別の能動領域を得ることができる。また、必要に応じて、ＳＫモードで成長するさらに別の層、およびキャップ層を設けることができる。
【００８６】
第２の能動領域５４は、第１の能動領域５３と一般的に同様の特性を有していることが好ましい。発光デバイスの場合、各能動領域５３および５４は、一実施例では、２つの能動領域が２つ設けられていることによってデバイスから出力される光の光度が（能動領域を１つしか有していないデバイスよりも）高くなるように、量子ドットが赤色スペクトル領域内においてピーク発光波長を有した領域と、量子ドットが緑色スペクトル領域内においてピーク発光波長を有した領域と、量子ドットが青色スペクトル領域内においてピーク発光波長を有した領域とを含んでいることが好ましい。
【００８７】
なお、図９ａおよび図９ｂに示されている自己組織化アイランドのサイズ、およびぬれ層の厚さは、単に、異なる領域Ａ、Ｂ、Ｃ；Ｄ、Ｅ、Ｆ内のぬれ層および自己組織化アイランド４９ａ、４９ｂ、４９ｃ；４９ａ’、４９ｂ’、４９ｃ’が、互いに異なるサイズを有していることを示すために選択されたのであって、複数の異なる領域内における自己組織化アイランドの相対的なサイズ、またはぬれ層の相対的な厚さの縮尺を示すものではないことに留意されたい。実際は、（例えば）領域Ａが領域ＢまたはＣよりも大きい自己組織化アイランドを有している場合であれば、領域Ｄは領域ＥまたはＦよりも大きい自己組織化アイランドを有している可能性が高い。これは、領域Ｄ、Ｅ、およびＦ内の自己組織化アイランドのサイズの差が、最終的には層１６のＡＳＬＰの差から生じているからである。
【００８８】
図９ａでは、分かりやすくするために、多数の層が省略されていることに留意されたい。例えば、本実施形態の実用的な態様では、一般的に、基板１２と層１６との間にバッファ層が含まれており、層１６とぬれ層１７との間にもバッファ層が含まれている。図９ａはさらにＡＳＬＰの異なる複数の領域に層１６が設けられるメカニズムを示すものではない。これは例えば、上述したように、層１６内にピットを設けることによって行うことができる。
【００８９】
基板１２は、図９ａには詳細に示されていない。基板１２は、図２ａを参照しながら説明したような基板であってよい。
【００９０】
必要に応じて、基板１２の下方の表面上に、より大きいデバイスを配置することができる。これについては、図７を参照しながら以下に説明する。
【００９１】
図９ａのデバイスの表面上部に、（図２ｄの層１９と同様の）ｐ型層を設けて、ＬＥＤのｐｎ接合を完成させることができる。
【００９２】
上述の実施形態では、３つの異なる主波長を放射する複数の領域を有するＬＥＤを準備するために、ＡＳＬＰの異なる３つのタイプの領域が用いられた。この方法は、例えば、互いに異なるＡＳＬＰを有していることによって各領域が区別される、２つの異なる主波長を放射する複数の領域、あるいは４つ以上の異なる主波長を放射する複数の領域など、所望する任意数のタイプの領域を用いるように拡大することができる。この結果、所望する任意数の主発光波長を有するＬＥＤを形成することができる。所望する主発光波長は、上記の実施形態において列挙された波長帯内である必要はない。
【００９３】
各ＰＰＤによってパターン形成される基板成長面の領域の割合は、所望の通りに変化をもたせることができる。例えば、領域２５内に形成された量子ドット能動領域からのルミネセンス効率が、領域２４内に形成された量子ドット能動領域からのルミネセンス効率よりも低い場合、低い方のルミネセンス効率を補償するために、領域２５によって占有される基板の成長面の部分を大きくすることができる。
【００９４】
上述の実施形態では、自己組織化ＩｎＧａＮアイランドの成長の直前に、ＡｌＧａＮバッファ層２０を成長させる。あるいは、スタック最上面におけるＡＳＬＰが、ＡｌＧａＮ層１６の表面におけるＡＳＬＰと実質的に同じである場合は、ＡｌＧａＮバッファ層２０の代わりに、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ層（ここで、０≦ｘ≦１および０≦ｙ≦１）の任意の組み合わせを含んだスタックを用いることができる。あるいは、いかなるバッファ層も成長させることなく、ぬれ層１７および自己組織化ＩｎＧａＮアイランド４９を、ＡｌＧａＮ層１６上に直接成長させることができる。
【００９５】
上述の実施形態では、ｐ型ＧａＮ層とのコンタクトは、領域２４、２５、および２６内のコンタクト層同士が全て絶縁されるように、エッチングを用いて分割される。絶縁されたこれらのコンタクトによって、能動領域全体に印加される電気的バイアスは、上記３つの領域間において異なっていてよい。あるいは、領域２４、２５、および２６内のコンタクト層同士は、互いに絶縁される必要はない。この場合、デバイスの動作中に印加されるバイアスは、３つ全ての領域内の能動領域において同一である。
【００９６】
上述した実施形態は、窒化物半導体材料から形成されたＬＥＤの実施例のためのものである。しかし、当業者には明らかであるように、上記方法は、ＳＫモードでの成長が可能な他の任意の半導体材料によって形成された自己組織化能動領域を有するＬＥＤに適合および適用可能である。これら他の半導体とは、任意のＩＩＩ−Ｖ族化合物（周期表の第３族の元素および周期表の第５族の元素を含んだ化合物）、例えばＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）、任意のＩＩ−ＶＩ族化合物（周期表の第２族の元素および周期表の第６族の元素を含んだ化合物）、およびＳｉｘＧｅ１−ｘ（０≦ｘ≦１）などである。
【００９７】
本発明の第２の実施形態に係る発光デバイスおよびその形成方法について、図５ａ〜図５ｂを参照しながら説明する。
【００９８】
図５ａまたは図５ｂの発光デバイスは、一般的に、第１の実施形態に係るデバイスと同一の方法を用いて形成される。しかし、基板上における複数の異なるＰＰＤゾーンの分布は、基板が分割されて個々のチップとなった後、チップの２つ以上のゾーン内にＰＰＤが少なくとも１つ存在するように選択される。図５ａは、本実施形態に係るチップの平面図であり、３つの異なるＰＰＤのゾーン２４、２５、および２６が、チップ全体に伸びる行となっている例を示している。上記チップは、ＰＰＤがそれぞれ異なる２つ以上のゾーン２４、２５、および２６を有している。図５ａは、ＰＰＤがそれぞれ異なる３つのゾーン２４、２５、および２６を含んだチップを示しているが、本発明はこれに限定されるものではない。図５ｂは、本実施形態に係る別のチップの平面図であり、３つの異なるＰＰＤのゾーン２４、２５、および２６が、長さおよび幅寸法の両方において広がりが制限されており、互いに二次元において相互分散（interdispersed）している別の例を示している。図５ｂのチップもまた、３つの異なるＰＰＤの所望する任意の数のゾーン２４、２５、および２６を含んでいてよい。チップ上に同一タイプのゾーンが分布していることによって、これらのゾーンがチップ全体に分布されていない場合に比べて、デバイスから放射される光が遠視野で見られる際に各タイプのゾーンから放射される光の混合が改善される。
【００９９】
本実施形態では、発光デバイスの動作中に、能動領域全体における全てのタイプのゾーンに印加される電気的バイアスが同一となるように、チップ上の全てのゾーンに単一の電気コンタクトを形成することができる。あるいは、１タイプのゾーンが他のタイプのゾーンから独立して制御されるように、個々の電気的バイアスを印加して、複数の異なるゾーンとの電気コンタクト同士が互いに絶縁されるようにしてもよい。
【０１００】
本発明の第３の実施形態に係る発光アレイおよびその形成方法は、第１の実施形態において説明したものと類似している。
【０１０１】
複数の異なるＰＰＤゾーンの分布は、２つ以上のＰＰＤのゾーンからなる繰り返し構造（repeat unit）が、二次元アレイである基板表面上に分布されるように選択される。第１の実施形態のエピタキシャル成長工程後、各ゾーンが、上記アレイ内のゾーンの行および列に従って電気的バイアスによって個々にアドレスされるように、アレイとの電気コンタクトが形成される。上記繰り返し構造内において各ＰＰＤで形成された各能動領域からの発光波長は、それぞれ異なっている。従って本実施形態は、２つ以上の発光波長を有する画素を含んだ、二次元発光マトリックスアレイを提供する。
【０１０２】
第３の実施形態では、二次元アレイが形成されるように、それぞれ異なるＰＰＤゾーンが周期的に配置されるようにする必要がある。対照的に、第２の実施形態では、各タイプのＰＰＤゾーンからの光混合を改善することが意図されているため、それぞれ異なるＰＰＤゾーンが周期的に配置される必要はない。
【０１０３】
本発明の第４の実施形態に係るレーザダイオードおよびその形成方法について、図６ａ〜図６ｃを参照しながら説明する。
【０１０４】
第４の実施形態に係るレーザダイオードは、第１の実施形態に係るデバイスと多くの特徴を共有している。具体的には、基板の複数の異なる領域内における特性がそれぞれ異なるように、自己組織化アイランド成長によって量子ドットを形成する方法は、第１の実施形態に関連して説明した方法と同一である。第４の実施形態と第１の実施形態とで共有するこれらの特徴については、詳しい説明は省略する。
【０１０５】
第１の実施形態に関連して説明した方法によると、それぞれ異なる特性を有する量子ドットの集合が、基板の複数の異なる所定の領域内に形成され、発光ダイオードの能動領域として用いられた。第４の実施形態では、これらの量子ドットの集合は、２つ以上の発光波長を有する量子ドットレーザダイオードが単一基板上に形成されるように、レーザダイオードの能動領域内において用いられる。
【０１０６】
第４の実施形態に係るデバイスのためのヘテロ構造のエピタキシャル成長は、ＰＰＤのそれぞれ異なる領域の基板上における好ましい分布を除いては、第１の実施形態と同一であってよい。図６ａは、第４の実施形態における、基板３０上における２つのＰＰＤ３１および３２の分布の平面図である。図２ｄに示し、第１の実施形態に関連して既に説明したヘテロ構造層の成長後、基板が処理され、リッジ導波型レーザ構造（ridge-waveguide laser structure）または利得ガイド型レーザ構造（gain-guided laser structure）などの従来技術において周知の構造を用いてレーザダイオードデバイスが形成される。
【０１０７】
第１のＰＰＤ３１のみまたは第２のＰＰＤ３２のみを含んだ基板の領域上に、個々のレーザデバイスのレーザ空洞が設けられる。例えば、リッジ導波型レーザ構造の場合、レーザ空洞はリッジ導波型の位置によって規定され、レーザ構造のリッジ導波型が形成された領域内のみに電流が注入される。図６ｂは、レーザ空洞５０および５１を形成するためのプロセス後に基板から切断されたチップを概略的に示している。例えばリッジ導波型レーザの場合、レーザ空洞５０および５１は、基板上に対応するリッジを形成することによって規定される。レーザ空洞５０は、第１のＰＰＤ３１でパターン形成された基板の領域内に設けられる。レーザ空洞５１は、第２のＰＰＤ３２でパターン形成された基板の領域内に設けられる。レーザ空洞の末端は、反射ミラー３４によって規定される。異なるＰＰＤ３１および３２を用いた結果、および第１の実施形態に関連して詳述した理由によって、チップの能動領域の第１の部分内の量子ドット（レーザ空洞５０に対応する）は、チップの能動領域の第２の部分内の量子ドット（レーザ空洞５１に対応する）とは異なる特性を有している。量子ドットレーザの発光波長は、レーザ空洞の能動領域内における量子ドットの特性（例えばサイズ、形状、および組成）に依存しているため、第１のレーザ空洞５０の能動領域は、第２のレーザ空洞５１の能動領域のレーザ波長とは異なる波長を有している。このレーザ波長の差は、図６ｂにおいて、λ１およびλ２と印された矢印によって示されている。これらの矢印は、レーザ中に放射される光の方向を示しており、λ１およびλ２は、２つのデバイスのレーザ波長（λ１≠λ２）である。従って、図６ｂに示されている個々のチップ３３は、単一基板上にモノリシックに形成された、レーザ発光波長の異なる２つの隣り合うデバイスを有している。
【０１０８】
上述の第４の実施形態は、基板上における異なるＰＰＤを適切に選択および分布させることによって形成される、２つの異なるレーザ波長を有するデバイスに限定して記載されている。しかし、基板から切断されたシングルチップ上には、発光波長の異なる所望する任意数のレーザダイオードを共に配置することができる。例えば、図６ｂのチップが、第１および第２のＰＰＤとは異なる第３のＰＰＤを有する領域をさらに有している場合、当該第３のＰＰＤの領域は、チップの能動領域の第３の部分を形成する。
【０１０９】
図２ａ〜図２ｄは、本発明のデバイスのために考え得る層構造の１つである。しかし本発明は、この層構造に限定されるものではなく、例えば能動領域付近における光の閉じ込めを改善するため、および、得られるデバイスのレーザ特徴を改善するために、図２ｄに示されているヘテロ構造に別のヘテロ構造層を追加することができる。例えば、従来技術では、導光層およびクラッド層を備えることは、デバイス内においてレーザ照射を生じさせるために必要な最小注入電流を低減するための一手段として周知であり、本発明がレーザダイオードに適用される際においても、ヘテロ構造内に上記の追加的な層を備えることが好ましい。
【０１１０】
各レーザ空洞内におけるＰＰＤのタイプがわずか１つである上述のレーザ構造に加えて、上記第４の実施形態は、各レーザ空洞が２つ以上の異なるＰＰＤの領域を含むようにＰＰＤおよびレーザ空洞位置を選択するように、さらに拡大することができる。１つのレーザ空洞内に２つ以上のタイプの能動領域が存在することによって、１つの空洞から２つ以上のレーザ波長を同時に放射させることができる。これは例えば、それぞれ異なる値のＰＰＤ３１および３２を有する複数の領域とレーザ空洞５２とが（例えば垂直に）交差している、図６ｃに概略的に示されているチップ内において、１つのレーザ空洞からの２つの波長において誘導放射（stimulated emission）が生じるように、レーザ空洞５２の一部を、ＰＰＤ３１を有する領域上に配置し、レーザ空洞５２の一部を、ＰＰＤ３２を有する領域上に配置することによって行うことができる。この２つの波長におけるレーザ放射は、図６ｃにおいて、「λ１、λ２」と印された矢印によって示されている。この矢印は、デバイスから放射される光の方向を示しており、λ１およびλ２は２つのレーザ波長である。
【０１１１】
本発明の第５の実施形態に係る発光デバイスおよびその形成方法について、図７を参照しながら説明する。
【０１１２】
第５の実施形態に係る発光デバイスは、第１の実施形態と多くの特徴を共有している。具体的には、具体的には、基板の複数の異なる領域内における特性がそれぞれ異なるように、自己組織化アイランド成長によって量子ドットを形成する方法は、第１の実施形態に関連して説明した方法と同一である。第５の実施形態と第１の実施形態とで共通するこれらの特徴の詳しい説明は省略する。
【０１１３】
第１の実施形態のデバイスでは、ｐ型層とｎ型層との間に電気的バイアスが印加された時に、量子ドットのいずれかの側にあるｐ型層１９およびｎ型層１５から量子ドット内にキャリアが注入されている。一方、第５の実施形態では、キャリアは、光子の吸収を介して量子ドット内に導入される。
【０１１４】
図７は、デバイスのヘテロ構造部分の概略断面図である。第１の実施形態において説明した、弾性的に歪まされた層１６の成長前に、基板１２上に発光ダイオードヘテロ構造が堆積される。当該発光ダイオードヘテロ構造は、本実施形態では、少なくともｎ型III族窒化物層３５、III族窒化物能動領域３６、およびｐ型III族窒化物層３７から成る。III族窒化物能動領域３６は、例えば、少なくとも１つのＩｎｘＧａ１−ｘＮ（０＜ｘ≦１）層を含んでいる。
【０１１５】
弾性的に歪ませた表面層１６上における自己組織化アイランド形成は、第１の実施形態において説明した最終的なIII族の窒化物層（ｐ型層１９）の成長が省略される点を除いて、第１の実施形態に関連して説明した方法と同一の方法を用いて行われる。図７には、自己組織化アイランド成長に関連する、第１および第５の実施形態に共通する層、すなわち、任意のバッファ層２０、ぬれ層１７、自己組織化アイランド４９、およびキャップ層１８が示されている。第１の実施形態に関連して既に詳しく説明したように、自己組織化アイランド４９は量子ドットを構成する。
【０１１６】
基板の選択された領域内において、発光ヘテロ構造のｎ型層３５に、電気コンタクトが形成される。これらの電気コンタクトは、（例えば誘導結合プラズマエッチングを用いて）成長面からエッチングを行ってｎ型層３５を露出し、そしてチタン層およびアルミニウム層を、この順番で、上記領域内に蒸着させることによって形成される。基板の選択された別の領域内において、ｐ型層３７発光ダイオードヘテロ構造に、電気コンタクトが形成される。これらの電気コンタクトは、成長面からエッチングを行ってｐ型層３７を露出し、ニッケル層および金層を、この順番で、上記領域内に蒸着させることによって形成される。
【０１１７】
上記発光ダイオードは、アイランド４９によって形成された量子ドットを照射するために配置される。ｎ型層３５とｐ型層３７との間に順方向電気的バイアスが印加されると、発光ダイオードの能動領域３６から光子が放出される。これらの光子は、ぬれ層１７および量子ドットを通過するため、その一部または全部が吸収され、これによって電子およびホールが量子ドット内に導入される。光子は、量子ドット内に電子およびホールが生成され、この電子およびホールが量子ドット内において最低の非占有エネルギー状態に緩和するように、量子ドット吸収させることができる。あるいは、光子は、ぬれ層内に電子およびホールが生成され、この電子およびホールが量子ドット内に拡散され、そして量子ドット内において最低の非占有エネルギー状態に緩和するように、ぬれ層１７内に吸収させることができる。電子およびホールは、量子ドット内において最低の非占有エネルギー状態に緩和された後、互いに再結合し、光子が放出される。量子ドットから放出される光子のエネルギーは、発光ダイオードの能動領域３６から放出される光子のエネルギーよりも小さい。量子ドットから放出される光子のエネルギーは、量子ドットのサイズ、形状、および組成などの特性に依存している。従って、量子ドットのこれらの特性は、基板の複数の異なる領域に用いられるＰＰＤに依存しているため、デバイスの各領域からの全体的な発光スペクトルは、その領域におけるＰＰＤの選択に依存している。
【０１１８】
成長基板の表面全体に複数の異なるＰＰＤを分布させることによって、各領域からのピーク波長および発光スペクトルを様々に異ならせることができる。従って、基板表面全体におけるＰＰＤの分布を適切に選択することによって、基板が個々のチップに分割されたときに、各チップは、それぞれ異なる全体的な発光スペクトルを有する領域を少なくとも２つ含んでいる。
【０１１９】
図７では、能動領域３６は、基板１２と量子ドットとの間に配置されている。しかし能動領域は、基本的には、量子ドットとは反対側の基板１２面上に配置することができる。
【０１２０】
図７の実施形態のＰＰＤは、例えば、図４ａ〜図４ｃ、図５ａ〜図５ｂ、および図６ａ〜図６ｂを参照しながら説明した方法のいずれかによって配置することができる。
【０１２１】
本発明について、発光デバイスを具体的に参照しながら説明してきた。しかし本発明は、発光デバイスに限定されるものではなく、基本的には、量子ドットを用い、１つの層内にそれぞれ異なる特性を有する量子ドットが設けられることが所望される任意のデバイスに適用することができる。
【０１２２】
例えば本発明は、フォトダイオードなどの感光半導体デバイスにも適用することができる。本発明は、１つ以上の領域上の量子ドットが、１つ以上の他の領域上の量子ドットとは異なる光吸収特性を有している、感光半導体デバイスを提供することができる。
【０１２３】
別の例として、本発明は、量子ドット内にキャリアが蓄積される半導体メモリデバイスに適用することができる。本発明は、１つ以上の領域上の量子ドットが、１つ以上の他の領域上における量子ドットとは異なるキャリア蓄積特性を有している、半導体メモリデバイスを提供する。
【０１２４】
本発明の好ましい実施形態について、添付図面を参照しながら例として説明する。添付図面は以下の通りである。
【図面の簡単な説明】
【０１２５】
【図１ａ】基板上の異なる所定の領域において異なる特性を有する量子ドットの形成工程を示す断面図である。
【図１ｂ】基板上の異なる所定の領域において異なる特性を有する量子ドットの形成工程を示す断面図である。
【図１ｃ】基板上の異なる所定の領域において異なる特性を有する量子ドットの形成工程を示す断面図である。
【図２ａ】本発明の第１の実施形態に係る量子ドット発光デバイスの形成工程を示す断面図である。
【図２ｂ】本発明の第１の実施形態に係る量子ドット発光デバイスの形成工程を示す断面図である。
【図２ｃ】本発明の第１の実施形態に係る量子ドット発光デバイスの形成工程を示す断面図である。
【図２ｄ】本発明の第１の実施形態に係る量子ドット発光デバイスの形成工程を示す断面図である。
【図３ａ】弾性的に歪ませた表面層の表面内にエッチングされた、歪取りピットの概略断面図である。
【図３ｂ】弾性的に歪ませた表面層の表面内にエッチングされた、歪取りピットの概略断面図である。
【図３ｃ】弾性的に歪ませた表面層の表面にエッチングされた、歪取りピットの概略断面図である。
【図３ｄ】弾性的に歪ませた表面層の表面内にエッチングされた、歪取りピットの概略平面図である。
【図３ｅ】弾性的に歪ませた表面層の表面内にエッチングされた、歪取りピットの概略平面図である。
【図３ｆ】弾性的に歪ませた表面層の表面内にエッチングされた、歪取りピットの概略平面図である。
【図３ｇ】弾性的に歪ませた表面層の表面内にエッチングされた、歪取りピットの概略平面図である。
【図４ａ】本発明の一実施形態に係る基板の平面図である。
【図４ｂ】コンタクト堆積後における、図４ａの基板の平面図である。
【図４ｃ】図４ａまたは図４ｂに示されている基板から切り取られた個別チップの平面図である。
【図５ａ】本発明の別の形態に係る個別チップの平面図である。
【図５ｂ】本発明の別の形態に係る個別チップの平面図である。
【図６ａ】本発明の別の形態に係る基板の平面図である。
【図６ｂ】図６ａに示されている基板から切り取られた個別チップの平面図である。
【図６ｃ】図６ａに示されている基板から切り取られた個別チップの平面図である。
【図７】図７は、本発明の別の形態に係る発光デバイスの断面図である。
【図８ａ】ラテラルオーバーグロース技術を用いて、異なる平均表面格子定数を有する所定の領域を有する表面を準備する方法の段階を示す断面図である。
【図８ｂ】ラテラルオーバーグロース技術を用いて、異なる平均表面格子定数を有する所定の領域を有する表面を準備する方法の段階を示す断面図である。
【図９ａ】本発明の別の形態に係るデバイスの概略断面図である。
【図９ｂ】図９ａの実施形態の概略分解断面図である。
【符号の説明】
【０１２６】
１  半導体表面
２  第１の領域
３  第２の領域
６  自己組織化アイランド
７  自己組織化アイランド
８  キャップ層
【図１ａ】
2009055016.tif 000003
【図１ｂ】
2009055016.tif 000004
【図１ｃ】
2009055016.tif 000005
【図２ａ】
2009055016.tif 000006
【図２ｂ】
2009055016.tif 000007
【図２ｃ】
2009055016.tif 000008
【図２ｄ】
2009055016.tif 000009
【図３ａ】
2009055016.tif 000010
【図３ｂ】
2009055016.tif 000011
【図３ｃ】
2009055016.tif 000012
【図３ｄ】
2009055016.tif 000013
【図３ｅ】
2009055016.tif 000014
【図３ｆ】
2009055016.tif 000015
【図３ｇ】
2009055016.tif 000016
【図４ａ】
2009055016.tif 000017
【図４ｂ】
2009055016.tif 000018
【図４ｃ】
2009055016.tif 000019
【図５ａ】
2009055016.tif 000020
【図５ｂ】
2009055016.tif 000021
【図６ａ】
2009055016.tif 000022
【図６ｂ】
2009055016.tif 000023
【図６ｃ】
2009055016.tif 000024
【図７】
2009055016.tif 000025
【図８ａ】
2009055016.tif 000026
【図８ｂ】
2009055016.tif 000027
【図９ａ】
2009055016.tif 000028
【図９ｂ】
2009055016.tif 000029
【外国語明細書】
[TITLE OF THE INVENTION]
A Semiconductor Device and a Method of Manufacture Thereof
[FIELD OF THE INVENTION]
The present invention relates to a semiconductor device containing quantum dots, and in particular to an optoelectronic semiconductor device containing quantum dots, and to a method of manufacturing the same. The invention may be applied to, for example, light-emitting diodes (LEDs) or semiconductor laser diodes.
[BACKGROUND OF THE INVENTION]
Semiconductor optoelectronic devices such as light-emitting diodes (LEDs) and laser diodes (LDs) have a wide range of applications including use as indicator light components, as solid-state light sources and in optical storage systems. The suitability of a device for an application depends on the wavelength of the light generated by the device. 
The wavelength of light emitted from an optoelectronic device depends on the properties of the light-emitting region of the device, which is described hereafter as the “active region” of the device.  Semiconductor light-emitting devices are typically fabricated using an epitaxial deposition technique such as molecular beam epitaxy (MBE) or metalorganic vapour phase epitaxy (MOVPE). In these epitaxial deposition techniques the layers of the device are deposited sequentially onto a substrate and this substrate is subsequently divided into individual chips each containing an optoelectronic device. A feature of these epitaxial deposition techniques is that there is usually little or no control of the properties of each deposited layer as a function of position in the plane of the substrate surface on a length scale comparable with the final size of the chips. Therefore, each chip has an active region that has essentially the same properties over its entire surface area. As a consequence of this, each device (chip) emits light with a single wavelength, or sometimes with a small continuous range of wavelengths distributed about a wavelength at which the output intensity has a maximum value. This type of device is not optimum for the many applications for semiconductor optoelectronic devices which require mixing of light with more than one wavelength.  For example, to generate light emission which is perceived as white light requires mixing of light with at least two wavelengths. Therefore, there is a demand to fabricate optoelectronic device chips which emit light at more than one emission wavelength, and which are referred to hereafter as “polychromatic” light-emitting devices. 
One approach to fabricating polychromatic light-emitting devices is to combine two or more discrete chips, with different emission wavelengths from one another, together in a single package. However, there are significant disadvantages associated with this multiple-chip approach. The need to combine more than one chip in the package causes the minimum achievable package size to be larger than is possible for a single-chip package.  Furthermore, since the different wavelengths of light are emitted from separate locations, complex, expensive and bulky packaging can be required to ensure that there is effective mixing of the component wavelengths. Therefore, multiple-chip packages have disadvantages for applications requiring low-cost and compact light sources. 
These disadvantages can be overcome by the use of monolithic polychromatic light emitters, where multiple-wavelength emission is delivered from a single chip. This type of device can be fabricated if active regions with different emission wavelengths are positioned close to one-another on a substrate such that, when the substrate is divided into discrete chips, each chip contains active regions with the different emission wavelengths. 
Approaches exist in the prior art to deliver monolithic polychromatic light emitters using epitaxial deposition techniques. One approach is to vertically stack, along the deposition direction, two or more light-emitting device structures, each with a different emission wavelength. For example, a device formed from a light-emitting device fabricated from a II-VI semiconductor material deposited on top of a light-emitting device fabricated from a III-V semiconductor material is described in U.S. patent application No. 2002/0041148. Devices based around a similar vertical-stacking paradigm are also disclosed in U.S. patent application Nos. 2005/0067627 and 2006/0027820. The use of wafer bonding techniques to vertically join two light emitting devices which were deposited independently on different substrates is disclosed in U.S. patent application No. 2003/0047742. Disadvantages of these vertical stacking approaches include the complexity and high costs of vertically stacking devices with different emission wavelengths, the significant complexity of device processing which is required to enable independent control of the current injected into the devices with different emission wavelengths during operation, and the necessity to grow each active region with an independent emission wavelength individually.
A second approach to fabricating monolithic polychromatic emitters is to position active regions having different emission wavelengths laterally in the plane of the substrate. U.S. patent application No. 2005/0161683 describes growth of a first light emitting device on a substrate, the subsequent removal of this device from regions of the wafer by etching, and re-growth of a second device with a different emission wavelength in these etched regions. The resultant device therefore contains two independent light emitting devices positioned side-by-side on the original substrate. A similar result is achieved according to U.S. patent No. 6,681,064 by applying multiple epitaxial deposition steps in defined regions of a substrate to grow multiple light emitting devices on a single substrate. A significant disadvantage of these approaches is that although only one substrate is used, epitaxial growth of an entire device structure is required for each individual emission wavelength. 
One well-known type of active region for light emitting devices contains quantum dots. A quantum dot is a potential box in which either electrons or holes, or both electrons and holes (hereafter electrons and holes are referred to collectively as “carriers”) are confined and experience significant quantum size effects in all three spatial dimensions owing to the small size of the box. A consequence of the three-dimensional quantum confinement is that the energy levels of the carriers are quantised into discrete levels and the density of states for carriers takes the form of one or more delta-functions. 
In a semiconductor light-emitting device the active region of which contains quantum dots, the quantum dots are crystalline inclusions of a first semiconductor which are embedded in a matrix of a second semiconductor which has a wider forbidden energy band gap than the first semiconductor. The inclusions are sufficiently small in all three dimensions that carriers experience significant quantum size effects. The properties of quantum dots are strongly dependent on their size, composition and shape. Of particular relevance for active regions of light emitting devices containing quantum dots is that the wavelength of light emitted from the quantum dots can be strongly dependent on the size, composition and shape of the quantum dots.
A common method of preparing quantum dots for use in the active region of a light-emitting device is to exploit the self-organised formation of islands on a substrate surface during epitaxial deposition, such as by MBE or MOVPE techniques. Quantum dots suitable for active regions are formed when a capping layer is grown on top of the islands such that the island material becomes embedded between the capping material and the substrate. When the forbidden energy band gap of the island material is smaller than that of the capping material and that of the material at the surface of the substrate on which the islands formed, the island material behaves as a potential box. Provided the dimensions of this box are small enough in all three spatial dimensions, the box will behave as a quantum dot. The formation of quantum dot active regions from self-organised island growth is widely reported in the art.
One driving force for the self-organised formation of islands during epitaxial growth can be the strain caused by there being a difference between lattice parameters that a deposited material would adopt when it is elastically relaxed and the equivalent lattice parameters in the substrate near to the growth surface which the deposited material adopts during epitaxial growth (the relevant lattice parameters are those lying in the plane parallel to the growth surface of the substrate). When there is such a lattice parameter mismatch between the deposited material and the substrate or underlayer over which it is deposited, a commonly observed behaviour is that the deposited material initially forms a flat layer which covers the entire surface (this is referred to as two-dimensional (2D) growth) and then, as the deposition proceeds further, islands nucleate on the surface of the layer and the subsequently deposited material is accommodated into these islands, rather than into the flat layer (this is referred to as three-dimensional (3D) growth). The epitaxial growth of a layer which initially occurs in the 2D mode and then proceeds in the 3D island-growth mode is commonly referred to as Stranski-Krastanow growth, and will be referred to as SK growth hereafter. The flat layer which forms during the 2D growth stage is commonly referred to as a wetting layer. The thickness of the wetting layer at which the transition from 2D growth to 3D growth takes place is commonly referred to as the critical thickness of the wetting layer. The formation of islands by SK growth has been reported for a wide range of materials systems in the prior art.
The driving force for the transition from 2D growth to 3D growth depends on the mismatch between the lattice parameter of the deposited material and the lattice parameter of the substrate surface. The detailed properties of SK growth and the transition from 2D growth to 3D growth depend on the epitaxial deposition conditions and on the materials involved. However it is generally reported in the prior art for a wide range of materials systems that the critical thickness decreases as the lattice parameter mismatch between the underlayer and the deposited material increases.
The influence of the lattice parameter mismatch between the deposited material and the underlayer on the transition from 2D growth to 3D growth may be used to control the regions on a substrate within which islands are nucleated during SK growth. This effect is exploited in U.S patent No. 5,614,435 in a method which results in preferred nucleation of islands only in pre-determined regions of the substrate. A suggested method for achieving this preferred nucleation is for the SK growth to take place on a substrate where the surface strain of the substrate varies between the regions where island formation is desired and the regions where no island formation is desired. This difference in surface strain means that there is a difference in the lattice parameter mismatch between the deposited material and the substrate surface in the two types of region. The difference in mismatch results in different critical thicknesses between the regions where island formation is desired and the regions where no island formation is desired during SK growth, and the substrate surface strains are chosen so that the critical thickness is larger in the regions where no islands are desired. Provided that the amount of material which is deposited during the SK growth exceeds the smaller critical thickness and does not exceed the larger critical thickness, islands are only formed in the desired regions. U.S. patent No. 6,583,436 describes similar control over the regions at which islands will be nucleated according to modulations in the surface strain of the substrate used for the SK layer growth.
A method which demonstrates the importance of the substrate surface lattice parameter in determining the properties of islands formed during SK growth is described in U.S. patent No. 6,507,042. It is described that the emission wavelength from light-emitting devices with quantum dot active regions formed using SK growth can be adjusted by selection of the surface lattice parameter of the substrate or buffer layer on which the SK growth is carried out. This selection of the surface lattice parameter of the substrate or buffer layer is achieved by selection of an appropriate composition for said substrate or buffer layer. Through selection of substrates with larger lattice parameters, active regions containing InxGa1-xAs quantum dots with emission wavelengths at longer wavelengths were formed. Although this substrate surface lattice parameter selection approach delivers a way of adjusting the emission wavelength from devices grown in separate epitaxial deposition layers, there is no facility to deliver control of quantum dot properties within a single layer.
An existing approach in the prior art which can deliver this desirable in-plane control of the properties of quantum dots formed from SK island growth is described by S. Mokkapati et al. in "Controlling the properties of InGaAs quantum dots by selective-area epitaxy", Applied Physics Letters 86 113102 (2005). This method is commonly referred to as selective-area epitaxy. In this approach the substrate surface which is to be used for SK growth is patterned with masked regions. During the subsequent SK growth, the deposited material does not adhere to the masked regions and may migrate across the mask to the regions of the substrate surface which are not masked. A consequence of this migration from the masks is that the total amount of material which arrives in the regions between masks can depend on the size of the masked regions and the size of the regions in between the masks. Therefore, by use of different mask patterns in different regions of a substrate, the islands formed during SK growth can have different properties in different regions of the substrate. One significant disadvantage of the selective-area epitaxy method is that it relies on direct epitaxial growth onto the masked surface and therefore residual contamination at the surface caused during the fabrication of the mask can degrade the properties of the resulting quantum dots. A further significant limitation of the method is that a mask is deposited on the substrate surface each time a new SK growth is to be carried out and therefore the method is poorly suited to preparation of quantum dot active regions for light emitting devices where more than one layer of SK growth is often performed within each device structure so that the emission intensity from the device can be high. 
JP-A-2003 309322 discloses preparing a substrate having a bulk InP layer over which are provided alternating regions of InP and GalnAsP. InAs quantum dots are then grown over the substrate.
Other related prior art includes US patent Nos. 5,075,742, US 5,952,680 and US 6,445,009, and B. Damilano et al. "From visible to white light emission by GaN quantum dots on Si(111) substrate" Appl. Phys. Lett. 75 962 (1999)
[DISCLOSURE OF THE INVENTION]
A first aspect of the present invention provides a method of manufacturing a semiconductor device, the method comprising the steps of: treating a semiconductor surface to obtain at least one first region of the surface having a first value of average surface lattice parameter and at least one second region of the surface having a second value of average surface lattice parameter different from the first value; depositing a second semiconductor layer over the semiconductor surface to a thickness such that self-organised islands form over both the at least one first region and the at least one second region, the self-organised islands over the or each first region having a first average value of a parameter and the self-organised islands over the or each second region having a second average value of a parameter different from the first value; and depositing a capping layer thereby to form a plurality of quantum dots over the or each first region and a plurality of quantum dots over the or each second region, the quantum dots over the or each first region having different properties from the quantum dots over the or each second region.
It should be noted that the feature “treating a semiconductor surface” does not require that all regions of the surface are treated.  For example, only the first (or second) regions of the surface may be treated to change their average surface lattice parameter (ASLP), with the second (or first) regions being untreated. Alternatively, both the first and second regions of the surface may be treated so that the first and second regions both have an ASLP that is different to the initial ALSP of the surface (with the first and second regions having a different ASLP from one another).
The semiconductor device may be a semiconductor light-emitting device and the quantum dots over the first region may have different optical properties from the quantum dots over the second region. 
Alternatively the semiconductor device may be a light-sensitive semiconductor device, such as a photodiode, and the quantum dots over the first region may have different light-absorbing properties from the quantum dots over the second region. 
Alternatively the semiconductor device may be a memory device in which carriers are stored in quantum dots, and the quantum dots over the first region may have different carrier storing properties from the quantum dots over the second region. 
A second aspect of the invention provides a semiconductor device manufactured by a method of the first aspect and having an active region, a first part of the active region containing a plurality of first quantum dots and a second part of the active region containing a plurality of second quantum dots, the first quantum dots having different properties from the second quantum dots. 
Other features of the invention are set out in the dependent claims.
The present invention thus provides a monolithic semiconductor device which contains quantum dots which have different properties in different pre-defined regions of the device, and a method for fabricating the same. According to the present invention the quantum dots are formed by self-organised island formation during epitaxial deposition. The invention provides for the self-organised growth of islands with different properties in different regions of the substrate during a single epitaxial deposition process. 
[DESCRIPTION OF THE PREFERRED EMBODIMENTS]
The principal steps of a method to achieve self-organised formation of islands with different properties during a single epitaxial deposition process will be explained with reference to figures 1a to 1c, which are schematic cross-sectional views showing steps of the method. Figure 1a is a cross-section showing a substrate 1, for example a semiconductor substrate, on which the deposition is made. The surface of this substrate is prepared so that it contains a desired distribution of two pre-determined types of region 2 and 3 (only one region of each type is shown in figure 1a for convenience). The average surface lattice parameter (referred to as ASLP hereafter) within regions 2 is larger than the ASLP in regions 3. The surface lattice parameters of the substrate are the lattice parameters measured in a plane parallel to the growth surface of the substrate at or near the surface of the substrate which are the lattice parameters adopted by material grown epitaxially onto the growth surface. The ASLP is the average of the surface lattice parameters along all principal crystallographic axes which lie in the plane of the surface. The ASLP can be determined using many analytical techniques including high-resolution X-ray diffraction, reflection high energy electron diffraction and scanning tunnelling microscopy. 
The substrate surface having two pre-determined types of region 2,3 of different ASLP is obtained by treating a surface. The surface may initially have an ASLP that corresponds to the ASLP desired for one type of the region, for example region 2. In this case, the substrate surface may be obtained by treating only regions 3 to obtain a different ASLP in regions 3 (with regions 2 being untreated and retaining the ALSP of the initial surface). Alternatively, the substrate surface may be obtained by treating both regions 2 and regions 3 so that regions 2 and regions 3 both have an ASLP that is different to the ALSP of the initial surface (with the regions 2 having an ASLP that is different to the ALSP of regions 3). 
Where the substrate surface is obtained by treating both regions 2 and regions 3 so that regions 2 and regions 3 both have an ASLP that is different to the ALSP of the initial surface, regions 2 and regions 3 may be treated at the same time in one processing step or regions 2 and regions 3 may be treated in separate processing steps.
Although figures 1a to 1c show only two types of regions, the invention is not limited to this and the surface may contain more than two types of regions. 
Material is deposited onto the surface of the substrate 1 using an epitaxial deposition technique such as MBE or MOVPE such that the deposited material undergoes SK growth on the substrate surface and self-organised islands form. As is known from the prior art, the final properties of self-organised islands formed during SK growth can be adjusted through use of a growth interrupt step immediately after growth. It is explicitly considered here to be within the scope of the invention that the self-organised islands may be formed using such an interrupt and that alternatively the self-organised islands may be formed without use of such an interrupt. Self-organised islands may be referred to as just ‘islands’, for brevity.
The critical thickness for SK island formation is different for the two types of regions 2 and 3 of the surface because the difference in ASLP between regions 2 and regions 3 means that the mismatch between the lattice parameter of the deposited material and the lattice parameter of the substrate surface is different between the two types of region. For the purpose of this explanation, it will be assumed that the critical thickness for SK island formation on regions 2 is larger than the critical thickness for SK island formation on regions 3. 
The material for the SK layer is deposited uniformly over the upper surface of the substrate 1 so that the equivalent 2D thickness (referred to as E2DT hereafter) of the deposited material is the same in regions 2 as in regions 3. The E2DT is defined as the thickness of the layer which would form on the substrate if the deposited material was entirely accommodated into a layer with uniform thickness. The E2DT of the deposited material exceeds the critical thickness in all regions 2 and 3 and therefore islands form in all regions. (The term “upper” as used herein refers to the substrate when oriented as shown in figure 1a.)
A cross-sectional schematic diagram showing the structure after the self-organised formation of the islands is shown in figure 1b. Owing to the differences in SK critical thickness between regions 2 and 3, the final thickness of the wetting layer 4 in regions 2 is larger than the final thickness of the wetting layer 5 in regions 3. Since the E2DT which is deposited in regions 2 and 3 is the same, the volume of material which is incorporated into the islands in regions 3 is larger than the volume incorporated into the islands in regions 2. Therefore, the average properties of islands in regions 2 are different from the average properties of islands in regions 3. For example, one or any combination of the following properties can be different between islands in regions 2 and islands in regions 3: average height (measured along the growth direction, perpendicular to the substrate (i.e., parallel to the plane of the substrate surface)); average lateral dimensions (e.g., average width) (measured perpendicular to the growth direction); and average shape. Moreover, for self-organised islands which contain two or more chemical elements (e.g., a semiconductive alloy such as AxB1-x, where A and B represent different chemical elements), the average composition of islands formed in regions 2 can differ from the average composition of islands formed in regions 3 because the incorporation of elements in the wetting layer and islands can vary with the height, diameter and shape of the islands during their growth. 
Additionally, the distribution of any of these island properties about their average value can be different for the ensemble of islands in regions 2 than for the ensemble of islands in regions 3. 
Alternatively, or in addition to any of these differences in the properties of the individual islands or the island ensemble, the density of islands (defined as the number of islands per unit area of the substrate growth surface) in regions 2 can be different from the density of islands in regions 3. Figure 1b shows an example where the average height of islands 6 formed in region 2 is smaller than the average height of islands 7 formed in region 2. (As is well known from the prior art, islands formed by self-organisation during SK growth are usually not all identical and instead there is often some dispersion in the properties of the islands, such as a dispersion in their size about an average size. The islands indicated by 6 and 7 in figure 1b are a schematic representation of the average properties of the ensemble of islands formed in the regions 2 and 3.) 
The self-organised islands 6, 7 and wetting layer 4, 5 are subsequently overgrown with a capping layer 8, as illustrated in figure 1c. The capping layer has a forbidden bandgap that is greater than the forbidden bandgap of the self-organised islands 6, 7, so that the self-organised islands 6, 7 form quantum dots. 
Owing to the different structural properties of the islands 6 and 7 formed in the different types of region 2 and 3, the quantum dot active regions formed in the two types of region 2, 3 will exhibit different properties from one another. For example, since the wavelength of light emitted from quantum dots is sensitive to the quantum dot size, the emission wavelength from the quantum dots in regions 2 and 3 can be different. By this method, therefore, quantum dot active regions with different properties are fabricated monolithically in laterally distinct and pre-defined locations over a substrate, in a single epitaxial growth deposition. By choosing the size of the islands 6,7 appropriately, any desired emission wavelength may be selected for the quantum dots formed by the self-organised islands 6 and the quantum dots formed by the self-organised islands 7 - and hence a desired overall spectral output may be obtained. 
Any combination of size and shape for the regions of types 2 and 3 can be selected as desired, and the distribution of these regions over the substrate surface can be selected as desired. For example, regions of type 2 and 3 can be distributed over the substrate surface so that when the substrate is subsequently divided to yield individual chips, each chip contains a desired distribution of the two active regions. 
Optionally, deposition of one or more further SK layers can be repeated over the capping layer 8 to form a vertical stack of quantum dot layers. In the case that after growth of the capping layer 8 the ASLP of the surface regions 9 and 10 of the capping layer are substantially similar to the ASLP of the original surface in the respective regions 2 and 3, these subsequent SK layers can demonstrate similar differences in self-organised island properties between the individual regions.
Although figures 1a to 1c show only regions of two different types, leading to quantum dots of two different emission wavelengths, the invention is not limited to this and the method is applicable to a surface containing more than two types of region. In the general case, the substrate surface is prepared to contain any desired distribution of any desired number of types of region where each type of region is distinct from the other types in that it has a different ASLP. For example, regions of three different types may be provided, leading to quantum dots of three different emission wavelengths.
This method for fabricating active regions which have different properties in different pre-defined and laterally distinct regions of the substrate has significant advantages over methods in the prior art which achieve a similar result. As set out in the discussion of prior art above, the two existing methods in the prior art which achieve a similar result either rely on selective area epitaxial growth of quantum dots or on consecutive growth of different active regions onto different regions of the substrate. The consecutive growth approach requires at least one separate epitaxial deposition process for each distinct active region.  With the present method, however, any desired number of different active region properties can be incorporated onto a substrate using a single epitaxial deposition process. The need for only a single epitaxial deposition process offers significant reductions in cost and the flexibility to feasibly fabricate structures with a large number of distinct active regions.  A significant advantage of the present method over selective area epitaxy is that with the present method it is not necessary to deposit the SK layer directly onto a masked surface and therefore disadvantages associated with the deterioration of the properties of the quantum dot active region owing to residual contamination of the surface during the masking process are avoided. Another significant advantage of the present method over selective area epitaxy is that the control over the properties of the quantum dots can be maintained through a stack of multiple layers of quantum dots without the need to fabricate an individual mask for each layer. This enables the fabrication of active regions containing multilayer stacks of quantum dots, which can be required for high-performance devices. 
Although the methods described in U.S. patent No. 5,614,435 and U.S. patent No. 6,583,436 deliver some control over the nucleation of islands during SK growth, a significant limitation in both methods is that they do not provide any degree of control over the properties of the islands formed in different regions of the substrate. 
A further feature of the present invention is that the surface containing the two (or more) types of regions 2,3 is obtained by treating a semiconductor surface to obtain the two (or more) types of regions. This means that layers subsequently grown over the surface will have a low density of defects.
In contrast, in the method of JP-A-2003 309322 the surface comprises alternating regions of InP and GaInAsP over an InP substrate. The growth of GaInAsP over regions of the InP substrate will result in defects (in particular dislocations) in the GaInAsP owing to mismatch of the lattice parameter of GaInAsP with the lattice parameter of InP. Furthermore, for materials which are difficult to wet-etch (such as the III-nitride materials), it is difficult to prepare an etched surface on which high-quality material can be grown. This is a further source of defects in the re-grown GaInAsP regions of JP-A-2003 309322.
The defects that occur, by either of the mechanisms described above, can significantly degrade the performance of quantum dots subsequently grown over the surface in JP-A-2003 309322. This problem is not present in the methods of the present invention since treating a semiconductor surface to obtain the two (or more) types of regions means that layers subsequently grown over the surface will have a low density of defects leading to high-quality layers.
A further advantage of the invention is that, compared to the method of JP-A-2003 309322, fewer epitaxial steps are required to obtain the surface.
Preferred embodiments of the invention will be described with reference to a light-emitting device that can emit light containing two or more different wavelength components. The invention is not however limited to light-emitting devices.
A light emitting device and a method for fabricating the same according to a first embodiment of this invention will be explained with reference to figure 2a-2d. 
In this embodiment, a heterostructure with an elastically strained surface layer is deposited over a substrate using MBE. The heterostructure is shown in schematic cross-section in figure 2a. In this embodiment the substrate 12 is a template substrate consisting of a n-type doped GaN layer 13 grown over a sapphire base substrate 14. An n-type GaN buffer layer 15 and n-type AlxGa1-xN (0 < x ≦ 1) (hereafter referred to as AlGaN) layer 16 are grown, in this order, over the substrate 12. The ASLP of the AlGaN layer 16 is not equal to the ASLP in an elastically relaxed AlGaN crystal because the AlGaN layer is either partially or fully strained to the GaN buffer layer 15 in the plane parallel to substrate surface, and because the ASLP of relaxed AlGaN is not equal to the ASLP of the GaN buffer layer (which may be different from the ASLP of bulk GaN since a GaN layer grown on sapphire is not always fully relaxed to the parameters of bulk GaN). This requires that the thickness of the AlGaN layer is below the thickness at which full relaxation would occur so that the strain in the AlGaN layer is not fully relaxed (either through plastic relaxation or cracking). The AlGaN layer could be partially relaxed, although it is preferred that little or no relaxation of strain in the AlGaN layer occurs.  Therefore the AlGaN layer 16 is an elastically strained surface layer.
The heterostructure is removed from the MBE deposition equipment and strain-relieving features are provided in/on the AlGaN layer 16 to cause controlled relaxation of the elastic strain in the AlGaN layer 16. In this embodiment the strain-relieving features are recesses, such as pits or trenches, formed (for example etched) into the AlGaN layer 16. (These recesses will hereinbelow be referred to as “pits” for clarity). When the pits are etched into the AlGaN layer 16, free surfaces are introduced at the sidewalls of the pits. The provision of these free-surfaces causes some or all of the elastic strain in the AlGaN layer to be relieved in the vicinity of the free surface. This complete or partial relaxation of the elastic strain in the AlGaN layer occurs in the plane parallel to the substrate growth surface, and in a direction perpendicular to the plane of the free surface of the pit sidewall. The complete or partial relaxation of the elastic strain results in a change in the ASLP of the AlGaN layer 16 in the vicinity of the pit sidewalls, compared with the ASLP of the AlGaN layer 16 before the pits were etched. 
The extent of the relaxation of the elastic strain, and therefore the value of the ASLP of the AlGaN layer 16, depends on the depth of the pits, the shape (projected on the growth surface) of the pits, the cross-sectional profile of the sidewall of the pits, and the distribution of pits over the surface of the AlGaN layer 16.
Figures 3a-3c show cross-section schematic diagrams of examples of pit sidewall shapes. Figure 3a shows a pit with vertical sidewalls.  Figure 3b shows a pit with sidewalls with an outgoing surface normal making an angle of less than 90° with the outgoing surface normal of the original surface. Figure 3c shows a pit with sidewalls with an outgoing surface normal making an angle of more than 90° with the outgoing surface normal of the original surface.
Figures 3d-3g are plan view schematic diagrams of possible examples of distributions and shapes of pits across the surface. Figure 3d shows a grating pattern of elongate pits 22 in which the pits 22 are elongate and extend parallel to one another across the breadth of the AlGaN layer 16. Figure 3e shows a rectangular grid pattern of pits 22 in which a first set of elongate pits extend parallel to one another across the breadth of the AlGaN layer 16 and a second set of elongate pits extend parallel to one another and substantially perpendicular to the first set of elongate pits. Figure 3f shows a triangular grid pattern of pits 22 in which a first set of elongate pits extend parallel to one another across the breadth of the AlGaN layer 16 and a second set of elongate pits extend parallel to one another and crossed with but not perpendicular to (for example at 60° to) the first set of elongate pits. Figure 3g shows a array of pits 22, each having finite extent in both the breadth and length directions, arranged in a regular array; figure 3g shows the pits 22 as square in shape, and arranged in a square array, but the shape of the pits and/or the array could differ from those shown in figure 3g. It should be understood that figures 3d to 3g show only examples of possible strain-relieving pits, and the invention is not limited to these particular examples. Any suitable arrangement of strain-relieving pits may be used.
The relaxation of the elastic strain in the AlGaN layer 16 occurs in the direction perpendicular to the sidewall of the pit. Therefore, in the case of a distribution of pits such as shown in figure 3d, the surface lattice parameters measured along a crystallographic direction parallel to the sidewalls of the pits are substantially unchanged by the etching of the pits and the surface lattice parameters measured along a crystallographic direction perpendicular to the sidewall of the pits are changed by the etching of the pits. In the case of the distribution of pits such as shown in figure 3e, however, the surface lattice parameters are changed along crystallographic directions perpendicular to the pit sidewalls in two perpendicular directions. In both cases however, (and also in the cases of figure 3f and figure 3g), the ASLP of the AlGaN layer 16 after the pits have been etched in it is different to the ASLP before the etching of the pits.
By selection of appropriate pit depth, pit shape, pit sidewall design and/or pit distribution pattern, the extent of relaxation of the elastic strain in the AlGaN layer 16 can be controlled. Depending on the selection of the pit depth, pit shape, pit sidewall design and/or pit distribution pattern, the surface lattice parameter may be substantially the same in the region in between pits, or the surface lattice parameter may vary in the region between pits. The combination of a particular pit depth, a particular pit shape, a particular pit sidewall design, and a particular pit distribution pattern is referred to hereafter as a pit pattern design (PPD).
The distribution of pits over the surface of the AlGaN layer 16 may be defined using any suitable technique, for example any suitable lithography technique, such as optical lithography, electron beam lithography, interference lithography or imprint lithography, and the pits are then etched using any suitable etching technique such as inductively coupled plasma etching using conditions which deliver the desired pit depth, shape and sidewall profile. After the pits are etched, an insulating dielectric material 21 such as silicon dioxide, is deposited using a technique such as plasma-enhanced chemical vapour deposition, so that the dielectric material fills the etched pits and protrudes above the top surface of the AlGaN layer 16.
In this first embodiment, pits according to a first PPD are etched in a set of first regions of the surface of the AlGaN layer 16 (corresponding to the regions 2 of figure 1a) and pits according to a second PPD are etched in a set of second, different regions of the surface of the AlGaN layer 16 (corresponding to the regions 3 of figure 1a). In principle, pits may be etched in both the first regions and the second regions in one processing step, or pits may be etched in the first regions in one processing step and pits may be etched in the second regions in a separate processing step.  For example, pits in the first regions may have a first sidewall design and pits in the second regions may have a second, different sidewall design thereby to obtain a first PPD in the first regions and a second PPD in the second regions. As a further example, pits in the first regions may additionally or alternatively have a first distribution pattern and pits in the second regions may have a second, different distribution pattern. No pits are etched in any regions of the surface of the AlGaN layer 16 which are not included in either the set of first regions or set of second regions. The regions of the surface where no pits are etched form a set of third regions, different from the first regions and from the second regions. The sets of first and second regions are distributed so that, when the substrate is divided into individual chips later on in the fabrication process, each chip contains at least one region of the first PPD, at least one region of the second PPD and at least one region where no pits have been etched. This is illustrated in figure 4a, which shows a plan view schematic diagram of a portion of a substrate 23 and shows the distribution of regions 24 and 25 in which, respectively, the first PPD and second PPD are used, and the locations of the remaining regions 26. 
Owing to the different PPDs, the ASLP of the AlGaN layer 16 differs between regions 24, 25 and 26, having a first value in first regions 24, a second value in second regions 25, and a third value in third regions 26. For further description it will be assumed that the PPDs are such that the ASLP in regions 24 is smaller than the ASLP in regions 25, which is itself smaller than the ASLP in regions 26. The three types of regions may be obtained by providing pits in all three types of region, with each type of region having a different PPD from the other types of regions. Alternatively, one type of region may have no pits formed, so as to retain its original ASLP. 
Figure 2b shows a cross-sectional schematic of the heterostructure substrate after etching a pattern of pits with one particular PPD (i.e. in one of the regions 24 or 25 - figure 2b does not show all regions 24, 25, 26 of figure 4a) and after the pits have been filled with an insulating dielectric material 21 such as silicon dioxide. The heterostructure substrate is then returned to the MBE deposition equipment and used as a substrate for growth of an active region containing quantum dots formed by self-assembled island formation. To do this, the substrate is cleaned by any method suitable for cleaning a substrate and a buffer layer 20, in this example an AlGaN buffer layer, is deposited onto the substrate.  Next a layer, for example an InxGa1-xN (where 0 ≦x ≦1; hereafter referred to as InGaN) layer, is grown in an SK mode on the heterostructure substrate. The InGaN wetting layer 17 and self-organised InGaN islands 49 are shown in figure 2c.
Owing to the difference in ASLP between regions 24, 25 and 26, the critical thickness for the self-organised formation of InGaN islands is different in the three types of regions. The critical thickness in regions 24 is smaller than the critical thickness in regions 25 which is itself smaller than the critical thickness in regions 26. The E2DT of material which is deposited during the growth of the SK layer is substantially the same in all regions of the substrate and is chosen to exceed the critical thickness in regions of all three types 24, 25 and 26. Therefore self-organised islands form in all three types of region. However, since the critical thickness in region 24 is smaller than the critical thickness in region 25, the volume of material which is accommodated into islands in region 24 is larger, and the average height of self-organised islands in region 24 is larger, than in region 25. Similarly, the volume of material which is accommodated into islands in region 25 is larger, and the average height of self-organised islands in region 25 is larger, than in region 26.
After formation of the islands, a capping layer 18 is grown over the wetting layer 17 so as to cover the self-organised islands 49. The capping layer 18 is formed of a material that has a greater forbidden band-gap than the material of the self-organised islands so that, as explained above, the self-organised islands 49 constitute quantum dots. 
The strained layer 16 must also have a bandgap greater than the bandgap of the self-organised islands (as will be the case for InxGa1-xN (0 k≦ x ≦ 1) self organised islands and an AlyGa1-yN (0 < y ≦ 1) layer 16).
In the case of InGaN self-organised islands 49, a suitable material for the capping layer 18 is, for example, AlxInyGa1-x-yN (where 0 ≦ x ≦ 1 and 0 ≦ y ≦ 1). In the embodiment of figures 2a to 2d, therefore, an AlxInyGa1-x-yN capping layer 18 which covers the InGaN islands 49 and a p-type GaN layer 19 are grown, in this order, on the substrate, as shown in figure 2d.
The p-type GaN layer 19 is to complete the p-n junction needed to make an LED. In figure 2d the layer 19 is shown as not overgrowing the dielectric material 21 because this is what usually happens in practice, although it is possible that polycrystalline GaN may form on top of the dielectric material 21. The primary purpose of the dielectric material 21 is to ensure that any current passing between the p-type layer 19 and the n-type layer 16 must pass through the active region (i.e. the dielectric material 21 blocks any direct path between the p-type layer 19 and the n-type layer 16 which bypasses the active region).
Metallic contacts to the p-type layer 19 and n-type GaN buffer layer 15 are prepared using any method suitable for fabricating contacts to LEDs in III-nitride materials. For example, a nickel layer and a gold layer may be deposited, in that order, onto the surface of the p-type GaN layer 19 using a technique such as thermal evaporation to form an electric contact to the p-type material and a contact to the n-GaN layer is prepared by first etching down to the n-GaN layer, using a technique such as inductively coupled plasma etching, in portions 27 of the regions 26 and then depositing a titanium layer and an aluminium layer, in that order, using a technique such as electron beam evaporation. Figure 4b shows the substrate after deposition of the contact to the n-GaN in portions 27 of the regions 26. The contact (not shown in figure 4b) to the p-type GaN layer may be divided using etching so that the contact layers in regions 24, 25 and 26 are all isolated from one another. 
After fabrication of the contacts the substrate is divided into individual chips using any method suitable for dividing a substrate, such as sawing or cleaving. The resulting chip structure is shown schematically in figure 4c. Each individual chip 28 contains regions 24, 25 and 26 each containing an electrical contact (not shown) to the p-type GaN layer 19, and a contact 27 to the n-type GaN layer. If the contact to the p-type GaN is divided so that the contact layers in regions 24, 25 and 26 are all isolated from one another, each region 24, 25 and 26 is an individually addressable LED with an active region containing quantum dots with different heights and therefore with different emission properties compared with the other two regions.
The differences in average height of the InGaN quantum dots between regions 24, 25 and 26 cause differences in the average emission wavelength from these regions. In the case of nitride quantum dots with the wurtzite structure being grown along polar or semi-polar crystallographic directions, such as [0001], the dependence of the emission wavelength on the height of quantum dots is very strong because of the intrinsic spontaneous and piezoelectric fields in the quantum dots. 
Owing to the dependence of the InGaN quantum dot emission wavelength on the height of the quantum dot, the dominant wavelength of light emitted from the LEDs formed in regions 24, 25 and 26 are different. In one embodiment, for example, the light emitted from regions 26 has a peak emission wavelength between 400 nm and 470 nm (perceived as blue light), the light emitted from regions 25 has a peak emission wavelength between 470 nm and 570 nm (perceived as green light) and the light emitted from regions 24 has a peak emission wavelength between 570 nm and 640 nm (perceived as red light). If the contacts to the regions 24, 25 and 26 are isolated from one another so that the LEDs with different emission wavelengths may be controlled individually by application of appropriate electrical bias between the n-contact (which is common to all three LEDs) and each individual p-contact. The overall light output from the chip may therefore be varied by driving one or more of the region 24, 25 and 26 to emit light.
The invention is not limited to the specific wavelength ranges mentioned above. As an example, the differences between the emission wavelengths of the three regions 24,25,26 may be lower than in the example above.
The epitaxial deposition method used to deposit the layers in the embodiment described above is MBE. However, as is readily understood by those skilled in the art, the embodiment could alternatively be implemented using other epitaxial deposition techniques, such as MOVPE, instead of MBE. In addition, a combination of two or more different epitaxial deposition techniques may be used in a single implementation of the embodiment. For example, the layers deposited on the substrate prior to the etching of the pits may be deposited using one technique, for example, MOVPE and the remaining layers may be deposited using another technique, for example MBE. 
In the embodiment described above the base substrate for the epitaxial growth was sapphire. The invention is not limited to this and other base substrates can readily be used instead of sapphire including, but not limited to, AlxInyGa1-x-yN (where 0 ≦ x ≦ 1 and 0 ≦ y ≦ 1), silicon, silicon carbide and glass. 
AlxInyGa1-x-yN material with any of the polytypes known to exist for nitride materials may be used for this embodiment, including the hexagonal wurtzite structure and the cubic sphalerite structure. The growth direction of the nitride material may be along any crystallographic direction.
In the embodiment described above the ASLP is adjusted between regions of the substrate using controlled relaxation of the elastic strain in an AlGaN layer 16 grown epitaxially on GaN. A fully or partially strained InxGa1-xN (0 ≦x ≦1) layer can be used in place of the AlGaN layer. Alternatively a stack containing any combination of fully or partially strained AlxInyGa1-x-yN layers (where 0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) with different compositions may be used instead of the AlGaN layer 16. In general, the layer 16 and the layer 17 may belong to the (Al,In,Ga)N system (provided that, as noted above, the layer 16 has a greater bandgap than the self-organised islands formed in the wetting layer 17). The (Al,In,Ga)N system denotes materials of the form AlxInyGa1-x-yN where 0 ≦ x ≦ 1 and 0 ≦ y ≦ 1.
Furthermore, the invention is not limited to varying the ASLP by providing stress-relieving structures in the strained layer 16, and any suitable method which provides controlled variations in the ASLP of a substrate may be used prior to the growth of the SK quantum dot layer to achieve similar control over properties of the SK layer. One example of such an alternative technique is to use lateral overgrowth techniques to prepare substrates with regions with different ASLP.
The principles of lateral overgrowth techniques are described in, for example, P. Gibart “Metal organic vapour phase epitaxy of GaN and lateral overgrowth” Rep. Prog. Phys. 67 667 (2004). The preparation of a semiconductor surface with regions with different ASLP using lateral overgrowth techniques is shown in figures 8a and 8b, which are cross-sectional schematic diagrams at two different stages of the preparation process. 
A first step is to prepare AlxInyGa1-x-yN (where 0 ≦x ≦1 and 0 ≦ y ≦ 1) crystalline “seeds” 42 on a substrate 38. For the example illustrated in figure 8a and 8b, the substrate 38 is a template substrate consisting of a GaN layer 39 grown over a sapphire base substrate 400 One method for forming the seeds 42 is to deposit a SiO2 mask 41 onto the substrate 38, fabricate apertures in this mask and deposit AlxInyGa1-x-yN onto the substrate such that the AlxInyGa1-x-yN crystals only form in the apertures of the mask (i.e. where the original substrate surface is exposed) and such that the AlxInyGa1-x-yN seeds 42 grow along the direction perpendicular to the plane of the substrate. Figure 8a shows the substrate after formation of the AlxInyGa1-x-yN seeds 42. 
Once the AlxInyGa1-x-yN seeds 42 have been formed, AlxInyGa1-x-yN “wings” 44 are grown using epitaxial deposition conditions which result in “lateral” growth along a direction lying in the plane of the substrate 38 (i.e. along a direction indicated by arrows 43 in figure 8a). The growth of the wings 44 is continued until wings growing from adjacent seeds 42 coalesce with each other at a coalescence boundary 45, as shown in figure 8b. Lateral overgrowth methods such as illustrated in figures 8a and 8b are conventionally used as a method to reduce the density of crystalline defects, such as dislocations, at the surface of a substrate. However, for the present invention, the lateral overgrowth methods are used as a means of providing a surface with different ASLP in different pre-determined regions of the surface. The top surface 46 of the structure shown in figure 8b consists of two distinct types of region: the regions which contain the seeds 42 (these regions are labelled 47 in figure 8b); and the regions of the surface 46 which contain the wings 44 (these regions are labelled 48 in figure 8b). The seeds 42 are substantially strained to the GaN layer 39 of the substrate such that the ASLP in regions 47 of the surface is substantially the same as the ASLP of the original GaN layer 39. The wings are elastically relaxed along their growth direction (i.e. parallel to the arrows labelled 43 in figure 8a) so the ASLP in the regions 48 of the surface depends on the composition of the AlxInyGa1-x-yN wings 44. The composition of the wing material is chosen so that the elastically relaxed lattice parameters of the wing material are different from the equivalent lattice parameters in the seeds 42. Therefore, a surface 46 containing pre-determined regions with different values of ASLP is prepared. The distribution of the regions with different ASLP over the surface is controlled by controlling the positions at which the seeds 42 are formed. 
The embodiment described above used active regions containing quantum dots formed by self-organised growth of InGaN islands. However, deposition of AlxGa1-xN (0 ≦x ≦1) in a SK mode may be used instead of InGaN.
The embodiment described above used a single layer of self-assembled InGaN islands. In a variation on this embodiment, after the growth of the capping layer 18, a second deposition of InGaN can be made so that a second layer of self-organised islands forms. This second layer can itself be capped and the process repeated to form a stack containing any desired number of layers of InGaN quantum dots. If after growth of the capping layer 18 the ASLP of the capping layer 18 varies in a similar manner to the ASLP of the AlGaN layer 16, subsequent SK layers can demonstrate similar differences in self-organised island properties between the individual regions. No additional treatment would be required for the additional layers, and the variations in ASLP “carry through” from the layer 16 to the capping layer 18. The successive layers can be grown immediately after one another, without removing the sample from the epitaxial deposition equipment in between layers.
The deposition conditions of InGaN may, or may not be the same for all of the layers in this stack. Providing two or more layers of quantum dots increases the output light intensity from the resultant chip. 
Figure 9a is a schematic cross-sectional view of a device that incorporates two layers of quantum dots. The device comprises a semiconductor layer, for example an Al,Ga,N layer 16 disposed over a substrate 12. The layer 16 is treated so as to provide at least a first region having a first value of the ASLP and at least one second region having a second, different value of the ASLP. In the embodiment of figure 9a the layer 16 has first, second and third regions in which the ASLP takes first, second and third values, respectively, with the first, second and third values of the ASLP being different from one another.
A layer is grown in a SK mode on the layer 16 to a thickness at which a wetting layer 17 and self-organised islands 49 form. The layer grown in the SK mode may be an (Al,In,Ga)N layer, for example an InGaN layer, having a lower bandgap than the layer 16. Since the value of the ASLP of the layer 16 differs between the three regions, self-organised islands 49a in the first region A will have a first average value of a parameter, self-organised islands 49b in the second region B will have a second average value of the parameter, and self-organised islands 49c in the third region C will have a third average value of the parameter, with the first, second and third average values being different from one another. The parameter may be any of the parameters described above such as, for example, the height of the self-organised islands.
A capping layer 18 is provided over the wetting layer 17 and self-organised islands 49. As described above, providing the capping layer 18 causes the self-organised islands 49, 49a, 49b, 49c to form quantum dots. The combination of the wetting layer 17, self-organised islands 49a, 49b, 49c and the capping layer 18 acts as a first active layer 53.
A second layer is then grown in a SK mode on the upper surface of the capping layer 18 to a thickness at which a wetting layer 17’ and self-organised islands 49’ form in the second layer. Provided that the ASLP of the capping layer 18 varies in a similar manner to the ASLP of the layer 16, self-organised islands 49a’ formed in region D of the second SK layer (which is over region A of the first wetting layer), self-organised islands 49b' formed in region E of the second SK layer (over region B of the first wetting layer 17) and self-organised islands 49c' formed in region F of the second SK layer (over region C of the first wetting layer 17) will be different from one another - that is, they will have different values of a parameter such as any of the parameters mentioned above.
A second capping layer 18' is disposed over the second wetting layer 17' and self-organised islands 49’. As a result, the self-organised islands 49a', 49b' and 49c' formed on the second wetting layer 17' form quantum dots - and, as the self-organised islands 49a', 49b', 49c' in the three regions of the second wetting layer 17 are different from one another, the resultant quantum dots will therefore have different properties from one another. That is, the fourth quantum dots formed from the self-organised islands in region D of the second wetting layer 17' will have different properties from the fifth quantum dots formed from the self-organised islands 49b' in region E of the second wetting layer 17' (with, in turn, the sixth quantum dots formed from the self-organised islands 49c' in region F of the second wetting layer 17' having yet different properties).
The second capping layer 18', self-organised islands 49a’, 49b’, 49c’ and the second wetting layer 17' together constitute a second active region. Figure 9b is a schematic sectional view that corresponds to figure 9a, but shows the second wetting layer 17' and second capping layer 18' separated from the lower wetting layer 17 and the lower capping layer 18. This is to allow clarity of labelling of the various components of the device.
Provided that the ASLP of the second capping layer 18' varies between regions D, E and F, it would be possible to dispose a further layer grown in a SK mode and a further capping layer over the second capping layer 18' of figure 9a and obtain a further active region containing quantum dots having different properties to one another; yet further layers grown in a SK mode and capping layers may be provided if desired.
Preferably, the second active region 54 has generally similar properties to the first active region 53. In the case of a light-emitting device, each active region 53, 54 would, in one example, preferably comprise a region in which the quantum dots had a peak emission wavelength in the red spectral region, a region in which the quantum dots had a peak emission wavelength in the green spectral region and a region in which the quantum dots had a peak emission wavelength in the blue spectral region - so that the provision of two active regions would increase the output light intensity of the device (compared to a device having only one active region).
It should be noted that the sizes of the self-organised islands and the thicknesses of the wetting layers shown in figures 9a and 9b have been chosen simply to illustrate that the wetting layer and self-organised islands 49a,49b,49c; 49a’,49b’,49c’ in different regions A,B,C;D,E,F have different sizes from one another, and are not intended to show the relative sizes of the self-organised islands or the relative thicknesses of the wetting layers in different regions to scale.  In practice if region A has larger self-organised islands than region B or C (as an example) then it is likely that region D will have larger self-organised islands than region E or F since the difference in size of self-organised islands in regions D, E and F derives ultimately from the differences in ASLP of the layer 16.
It should be noted that a number of layers have been omitted from figure 9a for clarity. For example, a practical implementation of this embodiment would in general comprise a buffer layer between the substrate 12 and the layer 16, and would also comprise a buffer layer between the layer 16 and the wetting layer 17. Furthermore, figure 9a does not illustrate a mechanism by which the layer 16 is provided with regions having different ASLP - this may be done by, for example, providing pits in the layer 16 as described above.
The substrate 12 is not described in any detail in figure 9a. The substrate 12 may be a substrate as described with reference to figure 2a above.
If desired, a laser device may be disposed on the lower surface of the substrate 12, as described with reference to figure 7 below.
A p-type layer may be provided over the upper surface of the device of figure 9a to complete the p-n junction of an LED (similar to the layer 19 of figure 2d).
In the embodiment described above three types of regions with different ASLP were used to prepare a LED with regions emitting three different dominant wavelengths. The method can be extended to use of any desired number of types of region, for example regions emitting two different dominant wavelengths or regions emitting four or more different dominant wavelengths, each region distinguished by having an ASLP different from the other regions. Consequently, LEDs with any desired number of dominant emission wavelengths can be fabricated. The desired dominant emission wavelengths need not be within the wavelength ranges listed for the embodiment above.
The fraction of the area of the substrate growth surface which is patterned with each PPD can be varied as desired. For example, if the luminescence efficiency from the quantum dot active region formed in region 25 is lower than the luminescence efficiency from the quantum dot active region formed in region 24, a larger proportion of the growth surface of the substrate can be occupied by regions 25 to compensate for the lower luminescence efficiency. 
In the embodiment described above an AlGaN buffer layer 20 is grown immediately prior to the growth of the self-assembled InGaN islands. Alternatively, a stack containing any combination of AlxInyGa1-x-yN layers (where 0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) may be used instead of the AlGaN buffer layer 20, provided that the ASLP at the top of the stack is substantially the same as at the surface of the AlGaN layer 16. Alternatively, the growth of the wetting layer 17 and the self-assembled InGaN islands 49 can occur directly on the AlGaN layer 16, without growth of any buffer layer.
In the embodiment described above the contact to the p-type GaN layer is divided using etching so that the contact layers in regions 24, 25 and 26 are all isolated from one another. With these isolated contacts, the electrical bias which is applied across the active regions may be different between the three regions. Alternatively, the contact layers in regions 24, 25 and 26 need not be isolated from one another so that during operation of the device the same bias is applied across the active regions in all three regions. 
The embodiment described thus far has been for the example of an LED formed from nitride semiconductor materials. However, as is clear to those skilled in the art, the method may be adapted and applied to LEDs with self-organised active regions formed from any other semiconductor material which can undergo growth in the SK mode. These other semiconductors include any III-V compounds (a compound containing elements from group three of the periodic table and from group five of the periodic table) such as InxGa1-xAs (0 ≦ x ≦ 1), any II-VI compounds (a compound containing elements from group two of the periodic table and group six of the periodic table) and SixGe1-x (0 ≦ x ≦ 1).
A light emitting device and a method for fabricating the same according to a second embodiment of the present invention will be described with reference to figure 5a-5b. 
The light emitting device in figure 5a or 5b is fabricated using generally the same method as the device according to the first embodiment. However, the distribution of different PPD zones over the substrate is chosen so that, after division of the substrate to yield individual chips, at least one PPD is present in more than one zone of the chip. Figure 5a is a plan view of chip according to this embodiment, and show an example where zones 24,25,26 of three different PPD have the form of rows extending across the chip. The chip contains two or more zones 24,25,26 of each different PPD - figure 5a shows the chip as containing three zones 24,25,26 of each different PPD, but the invention is not limited to this.  Figure 5b is a plan view of another chip according to this embodiment and shows another example where the zones 24,25,26 of three different PPD have a finite extent in both the length and breadth dimensions and are interdispersed with one another in two dimensions. Again, the chip of figure 5b may contain any desired number of the zones 24,25,26 of three different PPD. The distribution of the same type of zone over the chip ensures that, when the light emitted by the device is viewed in the far field, there is improved mixing of the light emitted from each type of zone compared with the case where the zones are not distributed across the chip.
In this embodiment, a single electrical contact may be made to all of the zones on the chip so that the same electrical bias is applied across active regions in all types of zones during operation of the light emitting device. Alternatively, the electrical contacts to the different zones may be isolated from one another so that individual electrical bias can be applied, to allow zones of one type to be controlled independently from zones of another type. 
A light emitting array and a method for fabricating the same according to a third embodiment of the present invention is fabricated using a similar method to the first embodiment. 
The distribution of different PPD zones is chosen so that a repeat unit composed of zones of two or more PPD is distributed over the substrate surface in the form of a two-dimensional array. After the epitaxial growth steps of the first embodiment, the electrical contacts to the array are fabricated so that each zone can be individually addressed with an electrical bias according to the row and column of the said zone in the array. The emission wavelength from the active regions formed in each PPD within the repeat unit are different. Therefore, this embodiment provides a two-dimensional light-emitting matrix array containing pixels with two or more emission wavelengths. 
The third embodiment requires a periodic placement of different PPD zones so that a two-dimensional array is formed. In contrast, the second embodiment is directed to obtaining improved mixing of light from each type of PPD zone and does not require periodic placement of different PPD zones.
A laser diode and a method of fabricating the same according to a fourth embodiment of the present invention will be described with reference to figures 6a-6c.
The laser diode according to the fourth embodiment shares many features with the device according to the first embodiment. In particular, the method used to cause quantum dots formed by self-assembled island growth to have different properties in different regions of the substrate is the same as that described for the first embodiment. These features which are common between the fourth embodiment and the first embodiment will not be repeated in detail. 
According to the method described for the first embodiment, quantum dot ensembles with different properties were formed in different pre-determined regions of the substrate and used as the active region of light emitting diodes. According to this fourth embodiment, these quantum dot ensembles are used in the active region of laser diodes so that quantum dot laser diodes with two or more emission wavelengths are fabricated on a single substrate.
The epitaxial growth of the heterostructure for a device according to this fourth embodiment can be the same as for the first embodiment, apart from the preferred distribution of regions of different PPD across the substrate. Figure 6a shows a plan view diagram of a substrate 30 showing distribution of two PPDs 31 and 32, across the substrate in the fourth embodiment. After the growth of the heterostructure layers shown in figure 2d and described previously for the first embodiment, the substrate is processed to form laser diode devices using structures well known in the prior art, such as a ridge-waveguide laser structure or a gain-guided laser structure.
Lasing cavities of individual laser devices are positioned above regions of the substrate containing solely the first PPD 31 or solely the second PPD 32. For example, for the case of a ridge waveguide laser structure, the lasing cavity is defined by the position of the ridge waveguide and current is injected into the laser structure only in the region where the ridge waveguide is fabricated. Figure 6b shows schematically a chip cut from the substrate after processing to form laser cavities 50 and 51; in the case of a ridge waveguide laser as an example, the laser cavities 50, 51 are defined by forming corresponding ridges over the substrate. The laser cavity 50 is positioned on a region of the substrate which had been patterned with the first PPD 31. The laser cavity 51 is positioned on a region of the substrate which had been patterned with the second PPD 32. The laser cavity ends are defined by reflective mirrors 34. As a consequence of the different PPDs 31, 32, and for the reasons detailed above for the first embodiment, the quantum dots in a first part of the active region of the chip (corresponding to laser cavity 50) have properties different from the quantum dots in a second part of the active region of the chip (corresponding to laser cavity 51). Since the emission wavelength of a quantum dot laser depends on the properties (such as the size, shape and composition) of the quantum dots in the active region of the laser cavity, the active region of the first laser cavity 50 has a lasing wavelength different from the lasing wavelength of the active region of the second laser cavity 51. This difference in lasing wavelength is signified in figure 6b by arrows labelled λ1and λ2, where the arrows indicate the direction of the light emitted during lasing and λ1 and λ2 are the lasing wavelengths of the two devices (with λ1 ≠ λ2). Thus the individual chip 33 of figure 6b contains two adjacent laser devices with different emission wavelengths, formed monolithically on a single substrate.
Although the description for the fourth embodiment given above has been restricted to fabricating devices with two different lasing wavelengths, by appropriate selection and distribution of different PPD on a substrate, any desired number of laser diodes with different emission wavelengths can be positioned together on a single chip cut from the substrate. As an example, if the chip of figure 6b were to further include a region having a third PPD different from the first and second PPDs, the region of third PPD would form a third part of the active region of the chip. 
Figures 2a to 2d show one possible layer structure for a device of the present invention, but the invention is not limited to this layer structure and additional heterostructure layers can be added to the heterostructure shown in figure 2d, for example to improve the confinement of light close to the active region and improve the lasing characteristics of the resultant devices. For example, the inclusion of optical guiding layers and cladding layers are well known in the prior art to be a means of reducing the minimum electrical injection current which is required for lasing to occur in a device and so, when the present invention is applied to a laser diode, the inclusion of these additional layers in the heterostructure is preferred. 
In addition to the laser structures described above for which there is only a single type of PPD within each lasing cavity, a further extension of this fourth embodiment is for the PPD and lasing cavity positions to be chosen so that each lasing cavity contains regions of two or more different PPDs. With two or more types of active region in a single lasing cavity, there can be two or more lasing wavelengths simultaneously emitted from a single cavity. This may be achieved, for example, in the chip shown schematically in figure 6c where the lasing cavity 52 is crossed with, for example is perpendicular to, regions having different values of PPD 31,32, such that part of the lasing cavity 52 is positioned over the region having PPD 31 and part of the lasing cavity 52 is positioned over the region having PPD 32 such that stimulated emission occurs at two wavelengths from a single laser cavity. This lasing emission at two wavelengths is signified in figure 6c by an arrow labelled “λ1, λ2”, where the arrow indicates the direction of light emitted from the device and λ1 and λ2 are the two lasing wavelengths. 
A light emitting device and a method for fabricating the same according to a fifth embodiment of the present invention will be described with reference to figure 7. 
The light emitting device according to the fifth embodiment shares many features with the first embodiment. In particular, the method used to cause quantum dots formed by self-assembled island growth to have different properties in different regions of the substrate is the same as that described for the first embodiment. Description of these features which are common between the fifth embodiment and the first embodiment will not be repeated in detail. 
Whereas for the device of the first embodiment carriers were injected into the quantum dots from the p-type and n-type layers 19,15 on either side of the quantum dots when an electrical bias was applied between the p-type layer and the n-type layers, in this fifth embodiment the carriers are introduced in the quantum dots through absorption of photons.
A cross-sectional schematic diagram of the heterostructure of part of the device is shown in figure 7. Prior to the growth of the elastically strained layer 16 described in the first embodiment, a light-emitting diode heterostructure is deposited onto the substrate 12.  This light-emitting diode heterostructure consists, in this embodiment, of at least a n-type III-nitride layer 35, a III-nitride active region 36 and a p-type III-nitride layer 37. The III-nitride active region 36 contains, for example, at least one InxGa1-xN (0 < x ≦ 1) layer.
The self-organised island formation on/over the elastically strained surface layer 16 is carried out using the same method as described for the first embodiment, with the one exception that the growth of the final III-nitride layer described in the first embodiment (the p-type layer 19) is omitted. The layers involved in the self-organised island growth which are common to the first and fifth embodiments, namely the optional buffer layer 20, the wetting layer 17, the self-organised islands 49 and the capping layer 18, are shown in figure 7. As detailed previously in the description of the first embodiment, the self-organised islands 49 constitute quantum dots.
In selected areas of the substrate, electrical contacts are made to the n-type layer 35 of the light-emitting heterostructure by etching from the growth surface (using, for example, inductively coupled plasma etching) to expose this n-type layer 35 and evaporation of a titanium layer and an aluminium layer, in this order, into said areas. In other selected areas of the substrate, electrical contacts are made to the p-type layer 37 light-emitting diode heterostructure by etching from the growth surface to expose this p-type layer 37 and evaporation of a nickel layer and a gold layer, in this order, into said areas. 
The light-emitting diode is arranged to illuminate the quantum dots formed by the islands 49. When a forward electrical bias is applied between the n-type layer 35 and the p-type layer 37, photons are emitted from the active region 36 of the light emitting diode. As these photons pass through the wetting layer 17 and quantum dots, some or all of the photons are absorbed, resulting in electrons and holes being introduced into the quantum dots. A photon may be absorbed in a quantum dot so that an electron and a hole are created in the quantum dot and the electron and hole then relax to the lowest unoccupied energy states within the quantum dot. Alternatively, a photon may be absorbed in the wetting layer 17 so that an electron and a hole are created in the wetting layer and the electron and hole may then diffuse into a quantum dot and relax to the lowest unoccupied energy states within the quantum dot. After an electron and a hole have relaxed to the lowest unoccupied energy states within a quantum dot the electron and hole recombine with each other and a photon is emitted. The energy of photons emitted from the quantum dots is smaller than the energy of the photons emitted from the active region 36 of the light emitting diode. The energy of photons emitted from the quantum dots depends on the properties of the quantum dots, such as their size, shape and composition. Therefore, since these properties of the quantum dots depend on the PPD used for different regions of the substrate, the overall emission spectrum from each region of the device depends on the choice of PPD in that region. 
By distributing different PPDs across the surface of the growth substrate, the peak wavelength and the emission spectrum from each region can be varied. Therefore, by appropriate selection of the distribution of PPD across the surface of the substrate, when the substrate is divided to yield individual chips, each chip contains at least two regions with different overall emission spectra. 
Although figure 7 shows the active region 36 disposed between the substrate 12 and the quantum dots, the active region could in principle be disposed on the opposite side of the substrate 12 to the quantum dots.
The PPDs of the embodiment of figure 7 may for example be arranged in any one of the ways described with reference to figures 4a to 4c, 5a and 5b and 6a to 6b above.
The invention has been described above with particular reference to light-emitting devices. The invention is not however limited to light-emitting devices, and may in principle be applied to any device that uses quantum dots and where the provision, in a single layer, of quantum dots having different properties is desired.
For example, the invention may alternatively be applied to a light-sensitive semiconductor device, such as a photodiode. The invention may provide a light-sensitive semiconductor device in which the quantum dots over one or more regions have different light-absorbing properties from the quantum dots over one or more other regions. 
As a further example, the invention may alternatively be applied to a semiconductor memory device in which carriers are stored in quantum dots. The invention may provide a semiconductor memory device in which quantum dots over one or more regions have different carrier storing properties from the quantum dots over one or more other regions. 
[BRIEF DESCRIPTIONS OF THE DRAWINGS]
Preferred embodiments of the present invention will now be described by way of illustrative example with reference to the accompany figures, in which:
Figures 1a-1c are cross-sectional views showing steps in the formation of quantum dots with different properties in different pre-defined regions over a substrate;
Figures 2a-2d are cross-sectional views showing steps of fabricating a quantum dot light emitting device according to a first embodiment of the present invention;
Figure 3a is a schematic cross-sectional view of strain-relieving pits etched into the surface of an elastically strained surface layer;
Figure 3b is a schematic cross-sectional view of strain-relieving pits etched into the surface of an elastically strained surface layer;
Figure 3c is a schematic cross-sectional view of strain-relieving pits etched into the surface of an elastically strained surface layer;
Figures 3d is a schematic plan view of strain-relieving pits etched into the surface of an elastically strained surface layer;
Figure 3e is a schematic plan view of strain-relieving pits etched into the surface of an elastically strained surface layer;
Figure 3f is a schematic plan view of strain-relieving pits etched into the surface of an elastically strained surface layer;
Figure 3g is a schematic plan view of strain-relieving pits etched into the surface of an elastically strained surface layer;
Figure 4a is a plan view of a substrate, according to an embodiment of the present invention;
Figure 4b is a plan view of the substrate of figure 4a after deposition of a contact;
Figure 4c shows a plan view of a discrete chip cut from the substrate shown in figure 4a or 4b;
Figure 5a is a plan view of discrete chips according to another embodiment of the present invention;
Figure 5b is a plan view of discrete chips according to another embodiment of the present invention;
Figure 6a shows a plan view of a substrate, according to another embodiment of the present invention;
Figure 6b is a plan view of a discrete chip cut from the substrate shown in figure 6a;
Figure 6c is a plan view of a discrete chip cut from the substrate shown in figure 6a;
Figure 7 shows a cross-sectional view of a light emitting device according to another embodiment of the present invention;  
Figures 8a-8b show cross-sectional views of steps in a method for preparing a surface with pre-determined regions with different average surface lattice parameters using lateral overgrowth techniques;
Figure 9a is a schematic sectional view of a device according to another embodiment of the invention; and
Figure 9b is a schematic exploded sectional view of the embodiment of figure 9a;
[REFERENCE NUMERALS]
1 … semiconductor surface
2 … first region
3 … second region
6 … self-organised island
7 … self-organised island
8 … capping layer
1.    A method of manufacturing a semiconductor device, the method comprising the steps of:
treating a semiconductor surface to obtain at least one first region of the semiconductor surface having a first value of average surface lattice parameter and at least one second region of the semiconductor surface having a second value of average surface lattice parameter different from the first value;
depositing a second semiconductor layer over the semiconductor surface to a thickness such that self-organised islands form over both the at least one first region and the at least one second region, the self-organised islands over the or each first region having a first average value of a parameter and the self-organised islands over the or each second region having a second average value of a parameter different from the first value;
and depositing a capping layer over the second semiconductor layer whereby the self-organised islands form quantum dots, the quantum dots over the or each first region having different properties from the quantum dots over the or each second region.
2.    A method as claimed in claim 1 wherein the semiconductor device is a semiconductor light-emitting device and wherein the quantum dots over the or each first region have different optical properties from the quantum dots over the or each second region.
3.    A method as claimed in claim 1 wherein the semiconductor device is a light-sensitive semiconductor device and wherein the quantum dots over the or each first region have different light-absorbing properties from the quantum dots over the or each second region. 
4.    A method as claimed in claim 1 wherein the semiconductor device is a memory device in which carriers are stored in quantum dots, and wherein the quantum dots over the or each first region have different carrier storing properties from the quantum dots over the or each second region. 
5.    A method as claimed in any one of claims 1 to 4 wherein the semiconductor surface further has at least one third region having a third value of average surface lattice parameter different from the first value and from the second value, whereby quantum dots over the or each third region have different properties from the quantum dots over the or each first region and from the quantum dots over the or each second region.
6.    A method as claimed in claim 5 wherein the quantum dots over the or each first region have different optical properties from the quantum dots over the or each second region and wherein quantum dots over the or each third region have different optical properties from the quantum dots over the or each first region and from the quantum dots over the or each second region.
7.    A method as claimed in any preceding claim wherein the parameter is the average height, in a direction perpendicular to the plane of the semiconductor surface, of the self-organised islands.
8.    A method as claimed in any of claims 1 to 7 wherein the parameter is the average width, in a direction parallel to the plane of the semiconductor surface, of the self-organised islands
9.    A method as claimed in any of claims 1 to 8 wherein the parameter is the average shape of the self-organised islands.
10.   A method as claimed in any one of claims 1 to 9 wherein the parameter is the average composition of the self-organised islands.
11.   A method as claimed in any preceding claim wherein the semiconductor surface is a surface of a first semiconductor layer, and comprising treating the first semiconductor layer to produce the or each first region having the first value of average surface lattice parameter.
12.   A method as claimed in claim 11 and comprising treating the first semiconductor layer to produce the or each second region having the second value of average surface lattice parameter.
13.   A method as claimed in claim 11 or 12 wherein the first semiconductor layer is a strained semiconductor layer.
14.   A method as claimed in claim 13 wherein treating the first semiconductor layer comprises forming one or more strain-relieving structures in the first region of the first semiconductor layer.
15.   A method as claimed in claim 13 or 14 wherein treating the first semiconductor layer comprises forming one or more strain-relieving structures in the second region of the semiconductor layer.
16.   A method as claimed in claim 14 or 15 wherein treating the first semiconductor layer comprises forming one or more strain-relieving pits in the first semiconductor layer.
17.   A method as claimed in claim 16 wherein treating the first semiconductor layer comprises forming one or more pits having a first depth in the or each first region of the first semiconductor layer and forming one or more pits having a second depth different from the first depth in the or each second region of the first semiconductor layer.
18.   A method as claimed in claim 16 or 17 wherein treating the first semiconductor layer comprises forming one or more pits having a first shape, projected on the plane of the first semiconductor layer, in the or each first region of the first semiconductor layer and forming, in the or each second region of the first semiconductor layer, one or more pits having a second shape, projected on the plane of the first semiconductor layer, different from the first shape.
19.   A method as claimed in claim 16, 17 or 18 wherein treating the first semiconductor layer comprises forming one or more pits having a first sidewall design in the or each first region of the first semiconductor layer and forming one or more pits having a second sidewall design different from the first sidewall design in the or each second region of the first semiconductor layer.
20.   A method as claimed in claim 16, 17 or 18 wherein treating the first semiconductor layer comprises forming one or more pits having a first distribution pattern in the or each first region of the first semiconductor layer and forming one or more pits having a second distribution pattern different from the first distribution pattern in the or each second region of the first semiconductor layer.
21.   A method as claimed in any preceding claim and comprising the further step of depositing a buffer layer over the semiconductor surface before depositing the second semiconductor layer. 
22.   A method as claimed in any preceding claim and comprising the further steps of: depositing another semiconductor layer over the capping layer to a thickness such that self-organised islands form; and depositing another capping layer over the another semiconductor layer thereby to form a second plurality of quantum dots.
23.   A semiconductor device manufactured by a method as defined in any of claims 1 to 22 and having a first active region, a first part of the first active region containing a plurality of first quantum dots and a second part of the first active region containing a plurality of second quantum dots, the first quantum dots having different properties from the second quantum dots. 
24.   A device as claimed in claim 23 wherein the device is a light-emitting device and the first quantum dots have different optical properties from the second quantum dots.
25.   A device as claimed in claim 23 or 24 wherein a third part of the first active region contains a plurality of third quantum dots, the third quantum dots having different properties from the first quantum dots and from the second quantum dots.
26.   A device as claimed in claim 25 wherein the first quantum dots have different optical properties from the second quantum dots and wherein the third quantum dots have different optical properties from the first quantum dots and from the second quantum dots.
27.   A device as claimed in claim 26 wherein the first quantum dots have a peak emission wavelength in the blue region of the spectrum, the second quantum dots have a peak emission wavelength in the green region of the spectrum, and the third quantum dots have a peak emission wavelength in the red region of the spectrum.
28.   A device as claimed in any one of claims 23 to 27 and comprising having a second active region disposed above the first active region, the second active region containing quantum dots.
29.   A device as claimed in claim 28 wherein a first part of the second active region containing a plurality of fourth quantum dots and a second part of the second active region containing a plurality of fifth quantum dots, the fourth quantum dots having different properties from the fifth quantum dots.
30.   A device as claimed in any one of claims 23 to 29 and further comprising an active region for light emission, the active region for light emission arranged to illuminate, in use, the first active region.
31.   A device as claimed in any one of claims 23 to 29 wherein the semiconductor surface is an (Al,In,Ga)N surface.
32.   A device as claimed in any one of claims 23 to 30 wherein the second semiconductor layer is an (Al,In,Ga)N layer.
[Abstract]A method of manufacturing a semiconductor device comprises depositing a semiconductor layer over a semiconductor surface 1 having at least one first region 2 with a first (average surface lattice) parameter value and at least one second region 3 having a second parameter value different from the first. The semiconductor layer is deposited to a thickness so self-organised islands 6,7 form over both the first 2 and second 3 regions. The difference in the parameter value means the islands over the first region have a first average parameter value and the islands over the second region have a second average parameter value different from the first. A capping layer 8 is deposited over islands 6,7 and has a greater forbidden bandgap than the islands whereby the islands form quantum dots, which have different properties over the first and second regions due to difference(s) between the first and second region islands.
[Representative Drawing]Figure. 1c
【図１ａ】
2009055016.tif 000030
【図１ｂ】
2009055016.tif 000031
【図１ｃ】
2009055016.tif 000032
【図２ａ】
2009055016.tif 000033
【図２ｂ】
2009055016.tif 000034
【図２ｃ】
2009055016.tif 000035
【図２ｄ】
2009055016.tif 000036
【図３ａ】
2009055016.tif 000037
【図３ｂ】
2009055016.tif 000038
【図３ｃ】
2009055016.tif 000039
【図３ｄ】
2009055016.tif 000040
【図３ｅ】
2009055016.tif 000041
【図３ｆ】
2009055016.tif 000042
【図３ｇ】
2009055016.tif 000043
【図４ａ】
2009055016.tif 000044
【図４ｂ】
2009055016.tif 000045
【図４ｃ】
2009055016.tif 000046
【図５ａ】
2009055016.tif 000047
【図５ｂ】
2009055016.tif 000048
【図６ａ】
2009055016.tif 000049
【図６ｂ】
2009055016.tif 000050
【図６ｃ】
2009055016.tif 000051
【図７】
2009055016.tif 000052
【図８ａ】
2009055016.tif 000053
【図８ｂ】
2009055016.tif 000054
【図９ａ】
2009055016.tif 000055
【図９ｂ】
2009055016.tif 000056