(57)【要約】【課題】駆動トランジスタに供給する電源電位が切り替わるときの寄生容量のカップリングによる駆動トランジスタのソース電位の変動を抑えることにより、所望の閾値補正処理を確実に実行できるようにする。【解決手段】画素２０の配線構造において、電源供給線３２を画素行ごとに行方向に沿って画素行間に駆動トランジスタ２２のソース／ドレイン領域８２を形成する半導体層８３を避けて配線することで、当該半導体層８３と電源供給線３２の配線パターンとがオーバーラップする部分に形成され、駆動トランジスタ２２のドレイン−ソース間に介在する寄生容量Ｃｄｓの容量値を小さくし、当該寄生容量Ｃｄｓのカップリングによる駆動トランジスタ２２のソース電位Ｖｓの変動を抑える。【選択図】図１２
2009128685.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と、
一方の電極が前記駆動トランジスタの他方の電極に接続され、他方の電極が前記電気光学素子のカソード電極に接続された補助容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線の電位を第１電源電位と当該第１電源電位よりも低い第２電源電位とに選択的に切り替える電源供給走査回路と
を備えた表示装置であって、
前記補助容量は、前記電気光学素子のカソード電極と前記駆動トランジスタの他方の電極側のソース／ドレイン領域を形成する半導体層との間に形成され、
前記電源供給線は、前記半導体層を避けて配線されている
ことを特徴とする表示装置。
【請求項２】
前記電源供給線は、前記駆動トランジスタの他方の電極側のソース／ドレイン形成領域とオーバーラップしないように配線されている
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記駆動トランジスタの一方の電極と他方の電極との間に寄生容量が存在するとき、当該寄生容量の容量値を前記駆動トランジスタに付く全容量の合成容量値の１６分の１以下に設定する
ことを特徴とする請求項２記載の表示装置。
【請求項４】
前記全容量は、前記駆動トランジスタのゲート電極と他方の電極との間に存在する寄生容量、前記電気光学素子の等価容量、前記保持容量および前記補助容量である
ことを特徴とする請求項３記載の表示装置。
【請求項５】
前記電源供給走査回路は、前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替える
ことを特徴とする請求項１記載の表示装置。
【請求項６】
前記駆動トランジスタのゲート電極に基準電位を書き込むことによって当該ゲート電極の電位の初期化を行った後、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を実行する
ことを特徴とする請求項５記載の表示装置。
【請求項７】
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と、
一方の電極が前記駆動トランジスタの他方の電極に接続され、他方の電極が前記電気光学素子のカソード電極に接続された補助容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線の電位を第１電源電位と当該第１電源電位よりも低い第２電源電位とに選択的に切り替える電源供給走査回路と
を備えた表示装置を有する電子機器であって、
前記補助容量は、前記電気光学素子のカソード電極と前記駆動トランジスタの他方の電極側のソース／ドレイン領域を形成する半導体層との間に形成され、
前記電源供給線は、前記半導体層を避けて配線されている
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ（一様性）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるために、有機ＥＬ表示装置の表示品質を改善できる。
【００１２】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
【００１４】
これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機ＥＬ素子の発光／非発光を制御するトランジスタと、駆動トランジスタのソース電位を初期化するトランジスタを省略し、さらに、駆動トランジスタのゲート電位に与える基準電位を映像信号と同じ信号線から供給する構成を採ることで、駆動トランジスタのゲート電位を初期化するトランジスタを省略した画素回路が本願出願人によって提案されている（特願２００６−１４１８３６号明細書参照）。
【００１５】
この提案に係る画素構成を採ることにより、必要最小限の構成素子数、具体的には、輝度情報に応じた映像信号の信号電圧を画素内に書き込む書込みトランジスタと、この書込みトランジスタによって書き込まれた映像信号の信号電圧を保持する保持容量と、この保持容量に保持された映像信号の信号電圧に基づいて有機ＥＬ素子を駆動する駆動トランジスタとによって画素回路を構成できる。
【００１６】
この画素回路の場合、上述したように、駆動トランジスタに供給する電源電位を切り替えることで、有機ＥＬ素子の発光／非発光を制御することになる訳であるが、構成素子のレイアウトの関係上駆動トランジスタのドレイン−ソース間に寄生容量が存在すると、駆動トランジスタに供給する電源電位を切り替えるときの瞬間的な電位変動が寄生容量によるカップリングによって駆動トランジスタのソース電極に飛び込み、ソース電位が大きく変動する。
【００１７】
そして、先述した閾値補正を行うための処理が、駆動トランジスタのドレイン−ソース間の寄生容量によるカップリングによって大きく変動したソース電位から開始されることになるために、ソース電位が変動しない状態から処理が開始されるときの閾値補正処理と同様の処理を行うことができなくなり（その詳細については後述する）、その結果、閾値補正処理に伴う表示品質（画品位）の改善効果が十分に得られないことになる。
【００１８】
そこで、本発明は、駆動トランジスタに供給する電源電位が切り替わるときの寄生容量のカップリングによる駆動トランジスタのソース電位の変動を抑えることにより、所望の閾値補正処理を確実に実行できるようにした表示装置および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明による表示装置は、
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と、
一方の電極が前記駆動トランジスタの他方の電極に接続され、他方の電極が前記電気光学素子のカソード電極に接続された補助容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線の電位を第１電源電位と当該第１電源電位よりも低い第２電源電位とに選択的に切り替える電源供給走査回路と
を備えた表示装置において、
前記補助容量は、前記電気光学素子のカソード電極と前記駆動トランジスタの他方の電極側のソース／ドレイン領域を形成する半導体層との間に形成され、
前記電源供給線は、前記半導体層を避けて配線された
構成となっている。
【００２０】
上記構成の表示装置および当該表示装置を有する電子機器において、駆動トランジスタの他方の電極側のソース／ドレイン領域を形成する半導体層を避けて電源供給線を配線することで、当該半導体層と電源供給線の配線パターンとがオーバーラップする部分に形成される寄生容量の容量値が小さく抑えられる。この寄生容量の容量値が小さいことで、電源供給線を通して駆動トランジスタに供給する電源電位を切り替えるときに、寄生容量によるカップリングに起因して駆動トランジスタの他方の電極の電位（ソース電位）が変動するのを抑えることができる。
【発明の効果】
【００２１】
本発明によれば、駆動トランジスタに供給する電源電位が切り替わるときの寄生容量のカップリングに起因する駆動トランジスタのソース電位の変動を抑えることにより、当該ソース電位が変動しない状態から処理が開始されるときの補正処理と同様の閾値補正処理を実行することができるために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２３】
［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００２４】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２５】
図１に示すように、有機ＥＬ表示装置１０は、発光素子を含む複数の画素（ＰＸＬＣ）２０と、当該画素２０が行列状（マトリクス状）に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。
【００２６】
ここで、有機ＥＬ表示装置１０がカラー表示用の場合は、１つの画素は複数の副画素から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２７】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２８】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、第１の方向（図１では、左右方向／水平方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線され、第１の方向と直交する第２の方向（図１では、上下方向／垂直方向）にそって信号線３３−１〜３３−ｎが画素列ごとに配線されている。
【００２９】
走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００３０】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００３１】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込みパルス（走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３２】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、画素２０の発光／非発光の制御を行なうとともに、発光素子である有機ＥＬ素子に駆動電流を供給する。
【００３３】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、信号出力回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００３４】
ここで、基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、黒レベルに相当する電位）である。また、第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００３５】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。
【００３６】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３７】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２と、書込みトランジスタ２３と、保持容量２４と、補助容量２５とから構成されている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３８】
なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。
【００３９】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００４０】
書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００４１】
駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４２】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。
【００４３】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が有機ＥＬ素子２１のカソード電極、即ち共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の容量が十分である場合は省略可能である。
【００４４】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加される高レベルの走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４５】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作することで、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４６】
駆動トランジスタ２２はさらに、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作することで、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４７】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御するデューティ制御を行なうことにより、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４８】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略して示している。
【００４９】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００５０】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００５１】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の一方側に設けられたソース／ドレイン領域２２３と、半導体層２２２の他方側に設けられたドレイン／ソース領域２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００５２】
そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００５３】
（有機ＥＬ表示装置の基本的な回路動作）
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。
【００５４】
なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は等価容量を持っており、当該等価容量と補助容量２５との合成容量をＣｓｕｂとして図示している。
【００５５】
図４のタイミング波形図においては、走査線３１（３１−１〜３１−ｍ）の電位（走査信号／書込みパルス）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。また、ゲート電位Ｖｇの波形を一点鎖線で示し、ソース電位Ｖｓの波形を点線で示すことで、両者を識別できるようにしている。
【００５６】
＜前フレームの発光期間＞
図４のタイミング波形図において、時刻ｔ１以前は、前のフレームにおける有機ＥＬ素子２１の発光期間となる。この発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５７】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００５８】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。
【００５９】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６０】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００６１】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。
【００６２】
このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。
【００６３】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で、当該ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００６４】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇを保った状態で、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓ（＝ゲート電位Ｖｇ）から駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓを変化、具体的には上昇させ、最終的に収束した駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈとして検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する処理を行なう期間を閾値補正期間と呼んでいる。
【００６５】
なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００６６】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００６７】
＜書込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００６８】
この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理の詳細については後述する。
【００６９】
このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１に並列に接続された合成容量Ｃｓｕｂに流れ込む。よって、合成容量Ｃｓｕｂの充電が開始される。
【００７０】
この合成容量Ｃｓｕｂの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００７１】
ここで、書込みゲイン（映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率）が１（理想値）であると仮定すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【００７２】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００７３】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００７４】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。
【００７５】
また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理の詳細については後述する。
【００７６】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７７】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００７８】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００７９】
そして、有機ＥＬ素子２１のアノード電位がＶｅｌ＋Ｖｃａｔｈを越えることで、有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。
【００８０】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。
【００８１】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００８２】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００８３】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００８４】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００８５】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
で表される。
【００８６】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００８７】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００８８】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
【００８９】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。
【００９０】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
【００９１】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００９２】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００９３】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを、映像信号の信号電圧Ｖｓｉｇが印加される駆動トランジスタ２２のゲート電極側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を、駆動トランジスタ２２のゲート電極側に負帰還させる処理が移動度補正処理となる。
【００９４】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００９５】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００９６】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。
【００９７】
そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００９８】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【００９９】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができるために、有機ＥＬ素子２１に流れる電流は変化せず一定となる。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【０１００】
（寄生容量のカップリングに起因する不具合）
ところで、電源供給線３２（３２−１〜３２−ｍ）は、走査信号（書込みパルス）や映像信号の信号電圧Ｖｓｉｇに比べて高い電圧の電源電位Ｖｃｃｐを伝送する配線であることから、走査線３１（３１−１〜３１−ｍ）や信号線３３（３３−１〜３３−ｎ）に比べて広い幅の配線パターンにて形成されるのが一般的である。電源供給線３２の配線材料としては、アルミニウム（Ａｌ）等が用いられる。
【０１０１】
一方、有機ＥＬ素子２１のカソード電極は、モリブデン（Ｍｏ）等によって全画素共通に形成され、図２の共通電源供給線３４を兼ねている。そして、駆動トランジスタ２２の他方の電極と電気的に接続されるソース／ドレイン領域を形成する例えばポリシリコンからなる半導体層を、絶縁層を介して有機ＥＬ素子２１のカソード電極と対向して形成することで、駆動トランジスタ２２のソース／ドレイン領域を形成する半導体層と有機ＥＬ素子２１のカソード電極との間に補助容量２５（図２参照）を形成している。
【０１０２】
このとき、画素２０の構成素子のレイアウトの関係などから、電源供給線３２の配線パターンと駆動トランジスタ２２のソース／ドレイン領域を形成する半導体層とがオーバーラップするパターン構成となった場合、図２に示すように、電源供給線３２の配線パターンと駆動トランジスタ２２のソース／ドレイン領域を形成する半導体層との間、即ち駆動トランジスタ２２のドレイン−ソース間に寄生容量Ｃｄｓが存在することになる。
【０１０３】
駆動トランジスタ２２のドレイン−ソース間に寄生容量Ｃｄｓが介在すると、駆動トランジスタ２２に供給する電源電位（電源供給線３２の電位）ＤＳが切り替わるときに、具体的には図４の時刻ｔ３で電源電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに立ち上がるときに、その瞬間的な電位変動が寄生容量Ｃｄｓによるカップリングによって駆動トランジスタ２２のソース電極（他方の電極）に飛び込む。その結果、駆動トランジスタ２２のソース電位Ｖｓが大きく変動する。
【０１０４】
一例として、図１０に示すように、電源電位ＤＳの低電位Ｖｉｎｉを−４Ｖ、高電位Ｖｃｃｐを１２Ｖ（振幅１６Ｖ）とし、保持容量２４と駆動トランジスタ２２のゲート−ソース間の寄生容量Ｃｇｓとの合成容量値Ｃｃｓを５００ｆＦ、有機ＥＬ素子２１の等価容量と補助容量２５との合成容量値Ｃｓｕｂを５００ｆＦ、駆動トランジスタ２２のドレイン−ソース間の寄生容量Ｃｄｓの容量値Ｃｄｓを１５０ｆＦとした場合を考える。
【０１０５】
この場合、電源供給線３２の電位ＤＳが切り替わるときに、即ち低電位Ｖｉｎｉから高電位Ｖｃｃｐに立ち上がるときに、電位ＤＳの瞬間的な電位変化が寄生容量Ｃｄｓを通して駆動トランジスタ２２のソース電極に入る。このときのソース電極へのカップリング量Ｖｃｐは、
Ｖｃｐ＝１６Ｖ×｛Ｃｄｓ／（Ｃ１＋Ｃｄｓ）｝                  ……（３）
なる式から求まり、約２．７Ｖとなる。
【０１０６】
ここで、Ｃ１は駆動トランジスタ２２に付く全容量の合成容量値であり、保持容量２４と駆動トランジスタ２２のゲート−ソース間の寄生容量Ｃｇｓとの合成容量値Ｃｃｓと、有機ＥＬ素子２１の等価容量と補助容量２５との合成容量値Ｃｓｕｂとを合わせた容量値（Ｃｃｓ＋Ｃｓｕｂ）である。
【０１０７】
閾値補正処理は、本来、先述した基本的な回路動作の説明から明らかなように、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉに初期化された後、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに立ち上がるタイミング（即ち、図４の時刻ｔ３）でソース電位Ｖｓの初期化電位Ｖｉｎｉから開始されることになる。
【０１０８】
しかしながら、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わるときに、寄生容量Ｃｄｓを通して約２．７Ｖのカップリングを受けると、図１１のタイミング波形図に実線で示すように、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉである−４Ｖから−１．３Ｖに上昇するために、−１．３Ｖから閾値補正処理が開始されることになる。
【０１０９】
ここで、駆動トランジスタ２２の閾値電圧Ｖｔｈは２Ｖ程度である。また、閾値電圧Ｖｔｈの画素ごとのばらつきはおおよそ０．１Ｖ〜０．２Ｖ程度である。そして、閾値補正処理では、−１．３Ｖから補正処理を開始し、初期化された駆動トランジスタ２２のゲート電位Ｖｇを例えば１Ｖとした場合、この初期化電位から駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位（本例では、−１Ｖ）に向かってソース電位Ｖｓを変化させることにより、０．１Ｖ〜０．２Ｖ程度の閾値電圧Ｖｔｈの画素ごとのばらつきを補正することになる。
【０１１０】
しかしながら、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わるタイミングで、寄生容量Ｃｄｓを通してカップリングを受け、駆動トランジスタ２２のソース電位Ｖｓが急激に上昇すると、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一挙に小さくなるとともに、ソース電位Ｖｓの急激な変動時の画素間のばらつき等も出てくるために、画素間の本来のばらつきである０．１Ｖ〜０．２Ｖ程度の差をもって駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈに収束させることが難しくなる。
【０１１１】
駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈに収束させることが難しいということは、所望の閾値補正処理、即ち閾値電圧Ｖｔｈの画素ごとの０．１Ｖ〜０．２Ｖ程度のばらつきを補正する処理を確実に実行することが難しいことを意味する。
【０１１２】
上述したように、寄生容量Ｃｄｓによるカップリングによって駆動トランジスタ２２のソース電位Ｖｓが初期化電位Ｖｉｎｉに対して変動（上昇）した状態から閾値補正処理が開始されると、ソース電位Ｖｓが変動せず、初期化電位Ｖｉｎｉから処理が開始されるときの閾値補正処理と同様の処理を行うことができなくなるために、閾値補正処理に伴う表示品質（画品位）の改善効果が十分に得られないことになる。
【０１１３】
［本実施形態の特徴部分］
そこで、本実施形態では、画素２０の配線構造において、駆動トランジスタ２２の他方の電極側のソース／ドレイン領域を形成する半導体層を避けて電源供給線３２を配線することで、当該半導体層と電源供給線３２の配線パターンとがオーバーラップする部分に形成され、駆動トランジスタ２２のドレイン−ソース間に介在する寄生容量Ｃｄｓの容量値を小さく抑えるようにすることを特徴としている。
【０１１４】
このように、駆動トランジスタ２２のドレイン−ソース間に介在する寄生容量Ｃｄｓの容量値を小さくする、好ましくは０にすることにより、電源供給線３２の電位ＤＳを切り替えるときに、具体的には電位ＤＳを低電位Ｖｉｎｉから高電位Ｖｃｃｐに立ち上げるときに、寄生容量Ｃｄｓによるカップリングによって駆動トランジスタ２２のソース電位Ｖｓが変動するのを抑える、好ましくはソース電位Ｖｓの変動を無くすことができる。これにより、初期化された駆動トランジスタ２２のソース電位Ｖｓから補正処理を開始することができるために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。
【０１１５】
（実施例）
以下に、画素２０の配線構造において、駆動トランジスタ２２の他方の電極側のソース／ドレイン領域を形成する半導体層を避けて電源供給線３２を配線する具体的な実施例について説明する。
【０１１６】
図１２は、画素２０の配線構造における要部のレイアウト構成を示す平面パターン図である。ここでは、同一画素行における隣り合う３つの画素を例に挙げて示しており、また画素２０の構成素子のうちの駆動トランジスタ２２、保持容量２４の一部および補助容量２５と、電源供給線３２および信号線３３とを示している。
【０１１７】
図１２において、駆動トランジスタ２２は、ドレイン／ソース領域８１と、ソース／ドレイン領域８２と、両領域８１，８２間のチャネル形成領域とが例えばポリシリコン（ＰＳ）からなる半導体層８３によって形成され、チャネル形成領域上にゲート絶縁膜（図示せす）を介して、例えばモリブデン（Ｍｏ）からなるゲート電極８４が形成されることによって構成されている。駆動トランジスタ２２は、例えばアルミニウム（Ａｌ）からなる遮光膜８５によってチャネル形成領域の遮光が図られている。
【０１１８】
保持容量２４は、駆動トランジスタ２２のゲート電極を形成するモリブデンの層を一方の電極とし、駆動トランジスタ２２のソース／ドレイン領域８２を形成する半導体層８３を他方の電極とすることによって形成されている。
【０１１９】
補助容量２５は、駆動トランジスタ２２のソース／ドレイン領域８２を形成する半導体層８３を一方の電極とし、例えばモリブデンによって形成された有機ＥＬ素子２１のカソード電極８６を他方の電極とすることによって形成されている。
【０１２０】
電源供給線３２は例えばアルミニウム配線であり、画素行ごとに画素行の画素の配列方向（行方向／図の左右方向）に沿って画素行間に駆動トランジスタ２２のソース／ドレイン領域８２を形成する半導体層８３を避けて配線されている。そして、電源供給線３２の一部分が画素列間において画素列の画素の配列方向（列方向／図の上下方向）に延在し、その先端部にてコンタクト部８７を介して駆動トランジスタ２２のドレイン／ソース領域８１と電気的に接続されている。
【０１２１】
信号線３３は例えばアルミニウム配線であり、画素列ごとに列方向に沿って画素列間に配線され、電源供給線３２と交差する部分ではコンタクト部８８を介して別の層の例えばモリブデン配線と電気的に接続されることによって電源供給線３２を回避している。
【０１２２】
以上説明した本実施例に係る画素２０の配線構造では、駆動トランジスタ２２のドレイン／ソース領域８１およびソース／ドレイン領域８２、保持容量２４の他方の電極および補助容量２５の一方の電極を形成するポリシリコンからなる半導体層８３を最下層と、駆動トランジスタ２２のゲート電極および有機ＥＬ素子２１のカソード電極を形成するモリブデンからなる層を中間層とし、電源供給線３２、信号線３３および遮光膜８５を形成するアルミニウムからなる層を最上層としている。
【０１２３】
上述したように、画素２０の配線構造において、電源供給線３２を画素行ごとに行方向に沿って画素行間に駆動トランジスタ２２のソース／ドレイン領域８２を形成する半導体層８３を避けて配線することにより、駆動トランジスタ２２のドレイン−ソース間に介在する寄生容量Ｃｄｓの容量値を小さく抑える、好ましくは０にすることができるために、電源供給線３２の電位ＤＳを低電位Ｖｉｎｉから高電位Ｖｃｃｐに立ち上げるときに、寄生容量Ｃｄｓによるカップリングによって駆動トランジスタ２２のソース電位Ｖｓが変動するのを抑える、好ましくはソース電位Ｖｓの変動を無くすことができる。
【０１２４】
これにより、駆動トランジスタ２２のゲート電位Ｖｇの初期化電位Ｖｏｆｓを基準として当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタ２２のソース電位Ｖｓを変化させる閾値補正処理を正常に実行することができるために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。
【０１２５】
ここで、閾値補正処理を正常に実行させる目安について、図１０に基づいて述べたように、電源電位ＤＳの低電位Ｖｉｎｉを−４Ｖ、高電位Ｖｃｃｐを１２Ｖ（振幅１６Ｖ）とし、保持容量２４と駆動トランジスタ２２のゲート−ソース間の寄生容量Ｃｇｓとの合成容量値Ｃｃｓを５００ｆＦ、有機ＥＬ素子２１の等価容量と補助容量２５との合成容量値Ｃｓｕｂを５００ｆＦとした場合を考える。
【０１２６】
駆動トランジスタ２２のゲート電位Ｖｇの初期化電位Ｖｏｆｓが１Ｖであるとき、閾値補正処理の開始前の駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは５Ｖ（＝Ｖｏｆｓ＋Ｖｉｎｉ）である。駆動トランジスタ２２の閾値電圧Ｖｔｈが約２Ｖで、初期のゲート−ソース間電圧Ｖｇｓから２Ｖの振幅があれば閾値補正処理が完了するとした場合、初期のゲート−ソース間電圧Ｖｇｓとして４Ｖ（＝２Ｖ＋２Ｖ）あれば駆動トランジスタ２２の閾値電圧Ｖｔｈを補正できることとなる。
【０１２７】
この場合、閾値補正処理の開始前の駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ（５Ｖ）との差分１Ｖ程度のカップリングの影響によるソース電位Ｖｓの上昇があってもかまわないことになる。したがって、カップリングの影響による駆動トランジスタ２２のソース電位Ｖｓの上昇を１Ｖ程度に抑えるためには、先述した式（３）から求めると、寄生容量Ｃｄｓの容量値Ｃｄｓを約６７ｆＦ以下にすればよいことになる。
【０１２８】
つまり、先述した式（３）において、寄生容量Ｃｄｓの容量値Ｃｄｓが、駆動トランジスタ２２に付く全容量の合成容量値Ｃ１、即ち保持容量２４と駆動トランジスタ２２のゲート−ソース間の寄生容量Ｃｇｓとの合成容量値Ｃｃｓと、有機ＥＬ素子２１の等価容量と補助容量２５との合成容量値Ｃｓｕｂとを合わせた容量値（Ｃｃｓ＋Ｃｓｕｂ）の１６分の１以下、という条件を満足すればよい。図１２に示したように、電源供給線３２を画素行ごとに行方向に沿って画素行間に駆動トランジスタ２２のソース／ドレイン領域８２を形成する半導体層８３を避けて配線することで、この条件を満足することができる。
【０１２９】
ただし、駆動トランジスタ２２に付く全容量の合成容量値Ｃ１の１６分の１以下という数値は一例であって、電源電位ＤＳの振幅（低電位Ｖｉｎｉ、高電位Ｖｃｃｐ）、駆動トランジスタ２２のゲート電位Ｖｇの初期化電位（基準電位）Ｖｏｆｓ、駆動トランジスタ２２の閾値電圧Ｖｔｈや移動度μ等の値によって異なる。
【０１３０】
［変形例］
なお、上記実施形態では、画素２０が駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタを持つ画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではなく、駆動トランジスタ２２のゲート電極に初期化電圧Ｖｏｆｓを書き込むための専用のトランジスタや、駆動トランジスタ２２のソース電極に初期化電圧Ｖｉｎｉを書き込むための専用のトランジスタを有する画素構成に対しても同様に適用可能である。
【０１３１】
要は、有機ＥＬ素子２１のカソード電極と駆動トランジスタ２２のソース／ドレイン領域を形成する半導体層との間に補助容量２５を形成し、電源供給線３２の電位ＤＳを高電位Ｖｃｃｐと低電位Ｖｉｎｉとに選択的に切り替えることによって有機ＥＬ素子２１の発光／非発光を制御する構成の画素全般に対して本発明を適用することができる。
【０１３２】
また、上記実施形態においては、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１３３】
［適用例］
以上説明した本発明による表示装置は、一例として、図１３〜図１７に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１３４】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、閾値補正処理に伴う表示品質の改善効果を十分に得ることができるために、各種の電子機器において、高品位な画像表示を行うことができる。
【０１３５】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１３６】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１３７】
図１３は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１３８】
図１４は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１３９】
図１５は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１４０】
図１６は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１４１】
図１７は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１４２】
【図１】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図５】基本的な回路動作の説明図（その１）である。
【図６】基本的な回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】駆動トランジスタのドレイン−ソース間の寄生容量Ｃｄｓのカップリングに起因する不具合についての説明図である。
【図１１】駆動トランジスタのドレイン−ソース間の寄生容量Ｃｄｓのカップリングに起因する駆動トランジスタのソース電位Ｖｓの変化を示すタイミング波形図である。
【図１２】画素の配線構造における要部のレイアウト構成を示す平面パターン図である。
【図１３】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１４】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１５】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１６】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図１７】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０１４３】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ），３３Ｒ，３３Ｇ，３３Ｂ…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、８１…ドレイン／ソース領域、８２…ソース／ドレイン領域、８３…半導体層、８４…ゲート電極、８６…カソード電極、Ｖｃｃｐ…第１電源電位（高電位）、Ｖｉｎｉ…第２電源電位（低電位）、Ｖｏｆｓ…基準電位
【図１】
2009128685.tif 000003
【図２】
2009128685.tif 000004
【図３】
2009128685.tif 000005
【図４】
2009128685.tif 000006
【図５】
2009128685.tif 000007
【図６】
2009128685.tif 000008
【図７】
2009128685.tif 000009
【図８】
2009128685.tif 000010
【図９】
2009128685.tif 000011
【図１０】
2009128685.tif 000012
【図１１】
2009128685.tif 000013
【図１２】
2009128685.tif 000014
【図１３】
2009128685.tif 000015
【図１４】
2009128685.tif 000016
【図１５】
2009128685.tif 000017
【図１６】
2009128685.tif 000018
【図１７】
2009128685.tif 000019