(57)【要約】【課題】  活性層中へＺｎの拡散が抑制された半導体光素子及びその製造方法を提供する。【解決手段】  本発明に係る半導体光素子１Ａは、基板１０と、基板１０上に形成され、活性層３０とＺｎドープのｐ型クラッド層４０ａとｎ型クラッド層２０とを有する半導体メサ部２Ｍと、半導体メサ部２Ｍを埋め込む半導体埋込層７０とを備え、半導体メサ部２Ｍの活性層３０とｐ型クラッド層４０ａとの間に、Ｓｉ不純物を含む拡散防止層４２が介在している。この半導体光素子１Ａにおいては、半導体メサ部２Ｍの活性層３０とｐ型クラッド層４０ａとの間に、Ｓｉ不純物を含む拡散防止層４２が介在しており、この拡散防止層４２が、ｐ型クラッド層４０ａから活性層３０へ向かうＺｎをトラップする。従って、この半導体光素子１Ａにおいては、拡散防止層４２により活性層３０中へＺｎの拡散が効果的に抑制されている。【選択図】  図１
2009004451.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、活性層とＺｎドープのｐ型クラッド層とｎ型クラッド層とを有する半導体メサ部と、
前記半導体メサ部の周囲を埋め込む半導体埋込層とを備え、
前記半導体メサ部の前記活性層と前記ｐ型クラッド層との間に、Ｓｉ不純物を含む拡散防止層が介在している、半導体光素子。
【請求項２】
前記活性層がＡｌを含む半導体材料で構成されている、請求項１に記載の半導体光素子。
【請求項３】
前記拡散防止層はＳｉ不純物及びＺｎ不純物を含んでおり、且つ、Ｚｎ濃度がＳｉ濃度よりも高くなっている、請求項１又は２に記載の半導体光素子。
【請求項４】
基板上に、活性層とＺｎドープのｐ型クラッド層とｎ型クラッド層とを形成する工程と、
前記活性層、前記ｐ型クラッド層及び前記ｎ型クラッド層を有する半導体メサ部を形成する工程と、
前記半導体メサ部の周囲を半導体埋込層で埋め込む工程とを含み、
前記活性層、前記ｐ型クラッド層及び前記ｎ型クラッド層を形成する工程の際に、前記活性層と前記ｐ型クラッド層との間に、Ｓｉドープの拡散防止層を介在させる、半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子及びその製造方法に関する。
【背景技術】
【０００２】
下記特許文献１等において、半導体メサ部をｐ型半導体層及びｎ型半導体層を含む埋込層で埋め込んだ構造の半導体光素子であって、ｐ型半導体埋込層にｐ型不純物のＺｎ不純物が添加されているものが知られている。このような素子においては、ｐ型半導体埋込層のＺｎが活性層中に拡散した場合に、素子の信頼性低下やレーザ特性の劣化等が生じてしまう。
【特許文献１】特開平７−２５４７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
発明者らは、鋭意研究の末、活性層中にＺｎが拡散する事態を有意に抑制することができる技術を新たに見出した。
【０００４】
すなわち、本発明は上述の課題を解決するためになされたものであり、活性層中へＺｎの拡散が抑制された半導体光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る半導体光素子は、基板と、基板上に形成され、活性層とＺｎドープのｐ型クラッド層とｎ型クラッド層とを有する半導体メサ部と、半導体メサ部の周囲を埋め込む半導体埋込層とを備え、半導体メサ部の活性層とｐ型クラッド層との間に、Ｓｉ不純物を含む拡散防止層が介在している。
【０００６】
この半導体光素子においては、半導体メサ部の活性層とｐ型クラッド層との間に、Ｓｉ不純物を含む拡散防止層が介在しており、この拡散防止層が、ｐ型クラッド層から活性層へ向かうＺｎをトラップする。従って、この半導体光素子においては、拡散防止層により活性層中へＺｎの拡散が効果的に抑制されている。
【０００７】
また、活性層がＡｌを含む半導体材料で構成されている態様でもよい。さらに、拡散防止層はＳｉ不純物及びＺｎ不純物を含んでおり、且つ、Ｚｎ濃度がＳｉ濃度よりも高くなっている態様でもよい。
【０００８】
本発明に係る半導体光素子の製造方法は、基板上に、活性層とＺｎドープのｐ型クラッド層とｎ型クラッド層とを形成する工程と、活性層、ｐ型クラッド層及びｎ型クラッド層を有する半導体メサ部を形成する工程と、半導体メサ部を半導体埋込層で埋め込む工程とを含み、活性層、ｐ型クラッド層及びｎ型クラッド層を形成する工程の際に、活性層とｐ型クラッド層との間に、Ｓｉドープの拡散防止層を介在させる。
【０００９】
この半導体光素子の製造方法においては、半導体メサ部の活性層とｐ型クラッド層との間にＳｉ不純物を含む拡散防止層が介在し、この拡散防止層が、ｐ型クラッド層から活性層へ向かうＺｎをトラップする。従って、この半導体光素子の製造方法においては、拡散防止層により活性層中へＺｎの拡散が効果的に抑制された半導体光素子を得ることができる。
【発明の効果】
【００１０】
本発明によれば、活性層中へＺｎの拡散が抑制された半導体光素子及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して本発明を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
【００１２】
図１は、実施形態に係る半導体光素子１Ａを模式的に示した断面図である。半導体光素子１Ａは、例えば半導体レーザであり、図１に示すように、半導体基板１０と、半導体基板１０上に設けられた半導体メサ部２Ｍと、半導体メサ部２Ｍの両側面上に設けられた半導体埋込層７０とを備えている。
【００１３】
半導体基板１０は、ｎ型不純物としてＳｎがドープされたｎ型ＩｎＰ基板である。この半導体基板１０の成長面は（００１）面となっている。
【００１４】
半導体メサ部２Ｍは、＜１１０＞方向に延びており、ｎ型クラッド層２０、活性層３０、拡散防止層４２及びｐ型クラッド層４０ａが下から順に積層されて構成されている。活性層３０は、ＡｌＧａＩｎＡｓで構成されており、多重量子井戸構造（井戸層とバリア層とが交互に積層された構造：ＭＱＷ）となっている。活性層３０は、より具体的には、バンドギャップ波長組成１．４μｍのＡｌＧａＩｎＡｓ材料で厚さ５ｎｍの１０層の井戸層と、バンドギャップ波長組成１．１μｍのＡｌＧａＩｎＡｓ材料で厚さ８ｎｍの１１層のバリア層とが、交互に積層されて構成されている。
【００１５】
ｎ型クラッド層２０は、１．０×１０１８ｃｍ−３のドーピング濃度でＳｉ不純物がドープされたＩｎＰ層であり、その厚さは約０．５μｍとなっている。また、拡散防止層４２は、０．２×１０１８ｃｍ−３のドーピング濃度でＳｉ不純物がドープされたＩｎＰ層であり、その厚さは約０．２μｍとなっている。さらに、ｐ型クラッド層４０ａは、０．８×１０１８ｃｍ−３のドーピング濃度でＺｎ不純物がドープされたＩｎＰ層であり、その厚さは約０．２μｍとなっている。
【００１６】
半導体埋込層７０は、半導体メサ部２Ｍの両側面上に設けられており、半導体メサ部２Ｍを埋め込んでいる。半導体埋込層７０は、半導体メサ部２Ｍの側面に近い方から、ｐ型の第１半導体埋込層７０ａ、ｎ型の第２半導体埋込層７０ｂ及びｐ型の第３半導体埋込層７０ｃの順に積層された多層構造となっている。
【００１７】
第１半導体埋込層７０ａは、１．０×１０１８ｃｍ−３のドーピング濃度でＺｎ不純物がドープされたＩｎＰ層であり、その厚さ（最大厚さ）は約１．０μｍとなっている。第２半導体埋込層７０ｂは、２．０×１０１８ｃｍ−３のドーピング濃度でＳｉ不純物がドープされたＩｎＰ層であり、その厚さ（最大厚さ）は約１．０μｍとなっている。第３半導体埋込層７０ｃは、０．３×１０１８ｃｍ−３のドーピング濃度でＺｎ不純物がドープされたＩｎＰ層であり、その厚さ（最大厚さ）は約０．３μｍとなっている。
【００１８】
そして、半導体光素子１Ａには、上述した半導体メサ部２Ｍ及び半導体埋込層７０を覆うように、ｐ型クラッド層４０ｂ及びコンタクト層８０が順次積層されている。クラッド層４０ｂは、半導体メサ部２Ｍのクラッド層４０ａ及び半導体埋込層７０の第３半導体埋込層７０ｃの上に設けられている。クラッド層４０ｂは、１．０×１０１８ｃｍ−３のドーピング濃度でＺｎ不純物がドープされたＩｎＰ層であり、その厚さは約１．０μｍとなっている。コンタクト層８０は、１．０×１０１９ｃｍ−３のドーピング濃度でＺｎ不純物がドープされたＩｎＧａＡｓ層であり、その厚さは約０．５μｍとなっている。
【００１９】
コンタクト層８０上には絶縁層６４が形成されており、この絶縁層６４は、例えば、酸化シリコン、窒化シリコンなどのシリコン系無機絶縁材料によって構成されており、その厚さは約０．１μｍ〜０．５μｍとなっている。また、絶縁層６４は、半導体メサ部２Ｍの位置に合わせた開口部６４ａを有している。すなわち、絶縁層６４の開口部６４ａの形状は、半導体メサ部２Ｍの延在方向＜１１０＞方向に沿って延びるストライプ形状となっている。そして、開口部６４ａの幅は、半導体メサ部２Ｍの幅より広くなっている。このような開口部６４ａを有する絶縁層６４により、半導体光素子１Ａの駆動の際、半導体メサ部２Ｍの活性層３０に注入される電流が流れる領域を限定することが可能となっている。
【００２０】
そして、絶縁層６４と絶縁層６４の開口部６４ａ内において露出するコンタクト層８０とを覆うようにｐ側電極９０ａが設けられている。また、半導体基板１０の裏面上には、ｎ側電極９０ｂが設けられている。
【００２１】
以上で説明したとおり、半導体光素子１Ａにおいては、半導体メサ部２Ｍの活性層３０とｐ型クラッド層４０ａとの間において、活性層３０に直接接するようにＳｉ不純物を含む拡散防止層４２が活性層３０上に積層されている。それにより、例えば、その後の結晶成長や電極形成工程などの高温の熱処理を含む工程をおこなった場合においても、活性層３０へｐ型クラッド層４０ａからＺｎが拡散しようとしても、そのＺｎが拡散防止層４２によってトラップされる。
【００２２】
従って、半導体光素子１Ａにおいては、拡散防止層４２により活性層３０中へのＺｎの拡散が効果的に抑制されている。
【００２３】
それにより、活性層３０中へのＺｎの拡散に起因する不具合（例えば、非発光センターが形成されて、光の吸収が増大し、レーザの閾値電流が増大してしまうこと、発光効率が低下してしまうこと等）を有意に阻止することができる。
【００２４】
発明者らは、上述したように活性層３０がＡｌを含む半導体材料（ＡｌＧａＩｎＡｓ）で構成されている場合には、上記不具合の他に、以下のような事態が生じうることを新たに見出した。すなわち、Ａｌを含む活性層３０中へＺｎが拡散した場合には、たとえその拡散量がわずかであっても、活性層３０中に転位等の結晶欠陥が導入され、その結晶欠陥よって素子寿命の短縮や信頼性の低下が招かれてしまう。
【００２５】
ところが、上述した半導体光素子１Ａのように、拡散防止層４２によって活性層３０中へのＺｎの拡散を効果的に抑制することで、活性層３０がＡｌを含む半導体材料で構成されている場合であっても、素子寿命の短縮や信頼性の低下を抑制することができる。
【００２６】
次に、上述した半導体光素子１Ａの製造方法を図２〜図５を参照しつつ説明する。ここで、図２〜図５は、実施形態に係る半導体光素子１Ａの製造方法の各工程を模式的に示す図である。半導体光素子１Ａは、例えば下記各工程を順に経ることによって製造される。
［半導体層形成工程］
【００２７】
まず、図２に示すように、半導体基板１０上に半導体層２Ａを形成する。半導体層２Ａは、半導体基板１０上に、ｎ型クラッド層２０、活性層３０、拡散防止層４２、ｐ型クラッド層４０ａ及びキャップ層５０を順次成長して形成される。ｎ型クラッド層２０は、１．０×１０１８ｃｍ−３のドーピング濃度でＳｉ不純物がドープされたＩｎＰ層であり、その厚さが約０．５μｍとなるように形成する。活性層３０は、バンドギャップ波長組成が１．４μｍで厚みが５ｎｍのＡｌＧａＩｎＡｓ材料からなる井戸層とバンドギャップ波長組成が１．１μｍで厚みが８ｎｍのＡｌＧａＩｎＡｓ材料からなるバリア層を交互に積層した１０層の井戸層からなるノンドープの多重量子井戸構造(ＭＱＷ構造)となるように形成する。なお、活性層３０は、その発光波長が、ほぼ１．３１μｍとなるように、井戸層の厚さおよび組成が調整される。。拡散防止層４２は、０．２×１０１８ｃｍ−３のドーピング濃度でＳｎがドープされたＩｎＰ層であり、その厚さが約０．２μｍとなるように形成する。ｐ型クラッド層４０ａは、０．８×１０１８ｃｍ−３のドーピング濃度でＺｎ不純物がドープされたＩｎＰ層であり、その厚さが約０．２μｍとなるように形成する。ｐ型のキャップ層５０は、０．２×１０１８ｃｍ−３のドーピング濃度でＺｎ不純物がドーピングされたＩｎＧａＡｓ層であり、その厚さが約０．２μｍとなるように形成する。これらの層の成長には、例えば有機金属気相成長(MetalOrganic Vapor Phase Epitaxy：ＭＯＶＰＥ)を用いることができる。なお、活性層３０の成長は、酸素の取り込みを低減するため、６９０℃以上の温度でおこなった。
［半導体メサ部形成工程］
【００２８】
次に、図３に示すように、上記の半導体層２Ａから半導体メサ部２Ｂを形成する。半導体メサ部２Ｂは、半導体層２Ａに対して例えばブロムメタノールを用いたウェットエッチングを行うことで形成する。まず、半導体層２Ａ上に絶縁体（例えばＳｉＮ）を堆積させ、通常のフォトリソグラフィー技術を用いて、例えば、幅１．０μｍ程度及び長さ３００μｍ程度の＜１１０＞方向に延びるストライプ状の絶縁層６０を形成する。その後、絶縁層６０をマスクとしてウェットエッチングを行う。このウェットエッチングは、半導体メサ部２Ｂの深さが２．０〜２．５μｍとなり、半導体基板１０が露出するまでおこなわれる。このエッチングによりストライプ状の絶縁層６０が形成されていない部分の半導体層２Ａは除去され、＜１１０＞方向に延びる半導体メサ部２Ｂが形成される。
【００２９】
なお、ＩｎＧａＡｓキャップ層５０のサイドエッチングレートは、その下層のｐ型クラッド層４０ａのサイドエッチングレートよりも大きいため、半導体メサ部２Ｂが順メサ形状のストライプメサ構造となり、ストライプメサ上の絶縁層６０にひさし部が形成される。
［埋込層形成工程］
【００３０】
そして、図４に示すように、電流狭窄構造を構成する半導体埋込層７０を、例えば、ＭＯＶＰＥ法により形成する。半導体埋込層の形成は、６５０℃程度の成長温度でおこなわれる。半導体埋込層７０は、半導体メサ部２Ｂの両側面上にｐ型の第1半導体埋込層７０ａ、ｎ型の第２半導体埋込層７０ｂ及びｐ型の第３半導体埋込層７０ｃを順次成長することによって形成される。このとき、ｐ型不純物原料ガスとしてはＤＥＺｎ（ジエチル亜鉛）が用いられ、ｎ型不純物原料ガスとしてはＳｉ２Ｈ６（ジシラン）が用いられる。
【００３１】
半導体埋込層７０の形成後、例えばフッ酸水溶液を用いたウェットエッチングによりストライプ状の絶縁層６０を除去する。引き続きエッチングをおこない、さらにキャップ層５０を選択的に除去する。キャップ層５０の除去には、例えばリン酸と過酸化水素水との混合水溶液（Ｈ３ＰＯ４：Ｈ２Ｏ２（５：１））を用いたウェットエッチングが利用される。キャップ層５０の除去後に、ｎ型クラッド層２０、活性層３０、拡散防止層４２及びｐ型クラッド層４０ａからなる半導体メサ部２Ｍが得られる。
［クラッド層及びコンタクト層形成工程］
【００３２】
次に、図５に示すように、第２クラッド層４０ｂ及びコンタクト層８０を形成する。この工程では、半導体メサ部２Ｍのクラッド層４０ａ及び半導体埋込層７０の上にクラッド層４０ｂ及びコンタクト層８０が順次に成長される。これらの層の形成には、例えば、ＭＯＶＰＥ法が用いられる。
［絶縁層形成工程］
【００３３】
次に、図１に示したように、コンタクト層８０上に絶縁層６４を形成する。絶縁層６４の成膜には例えばＣＶＤ法が用いられ、絶縁層６４のパターニングには、公知のフォトリソグラフィー法及びエッチング法が用いられる。
［電極形成工程］
【００３４】
そして、絶縁層６４上及びコンタクト層８０上にｐ側電極９０ａを蒸着により形成する。その後、半導体基板１０の裏面上にｎ側電極９０ｂを蒸着により形成する。電極９０ｂを形成する前に、半導体基板１０の裏面を研磨して、半導体基板１０の厚みを１００μｍ程度にすることが好ましい。
【００３５】
これにより、図１に示される半導体光素子１Ａの製作が完了する。
【００３６】
以上で説明した本実施形態に係る半導体光素子１Ａの製造方法では、半導体メサ部２Ｍの活性層３０とｐ型クラッド層４０ａとの間に、ｐ型クラッド層４０ａからのＺｎをトラップする拡散防止層４２を介在させているため、活性層３０中へＺｎの拡散が効果的に抑制された半導体光素子１Ａが得られる。
【００３７】
すなわち、Ｓｉ不純物を含む拡散防止層４２を形成することで、後続の埋込層形成工程や電極形成工程での熱処理によりｐ型クラッド層４０ａ中のＺｎが拡散したとしても、拡散防止層４２中のＳｉが効果的にそのＺｎの拡散を抑制し、活性層３０へＺｎが拡散する事態を効果的に防止される。
【００３８】
なお、拡散防止層４２は、後続の埋込層形成工程やコンタクト層形成工程の際の高温熱処理により、ｐ型クラッド層４０ａからのＺｎを含むようになり、Ｚｎ濃度がＳｉ濃度よりも高くなり、最終的に高抵抗のｐ型導電型半導体として機能する。
【００３９】
以上、本発明の好適な実施形態について説明してきたが、そのような実施形態は本発明の要旨を逸脱しない範囲で様々な変更が可能である。例えば、半導体光素子１Ａは、ＬＥＤ、ファブリペロー型量子細線レーザ、量子箱レーザ、又は、量子箱活性層を有する面発光レーザ等であってもよい。また、活性層３０は、多重量子井戸構造のものに限らず、単一量子井戸構造やバルク構造のものであってもよい。また、多重量子井戸構造の上下にＡｌＧａＩｎＡｓ光閉じ込め層（ＳＣＨ層）を設けた活性層であってもよい。さらに、上記実施形態では、ｎ型の半導体基板を用いた素子についてのみ説明したが、ｐ型の半導体基板を用いて、層のｎ／ｐ導電型を逆にした半導体光素子に変更することもできる。
【００４０】
拡散防止層は、その成長時に、Ｓｉ不純物及びＺｎ不純物をドーピングしてもよい。この場合には、活性層と拡散防止層との間の界面において、確実にｐｎ接合を形成することができ、それにより活性層へのキャリア（正孔）の注入効率を高めることができる。また、活性層をノンドープにせずに、Ｓｉ不純物をドーピング濃度０．２×１０−１８〜０．２×１０−１８ｃｍ−３だけ添加してもよく、この場合、Ｚｎ拡散の影響をより効果的に抑制することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係る半導体光素子を模式的に示す図である。
【図２】本発明の実施形態に係る半導体光素子の製造方法の一工程を模試的に示す図である。
【図３】本発明の実施形態に係る半導体光素子の製造方法の一工程を模試的に示す図である。
【図４】本発明の実施形態に係る半導体光素子の製造方法の一工程を模試的に示す図である。
【図５】本発明の実施形態に係る半導体光素子の製造方法の一工程を模試的に示す図である。
【符号の説明】
【００４２】
１Ａ…半導体光素子、２Ａ…半導体層、２Ｂ、２Ｍ…半導体メサ部、１０…半導体基板、２０…クラッド層、３０…活性層、４０ａ…クラッド層、４０ｂ…クラッド層、４２…拡散防止層、５０…キャップ層、６０…絶縁層、６４…絶縁層、６４ａ…開口部、７０…半導体埋込層、７０ａ…第１半導体埋込層、７０ｂ…第２半導体埋込層、７０ｃ…第３半導体埋込層、８０…コンタクト層、９０ａ…電極、９０ｂ…電極。
【図１】
2009004451.tif 000003
【図２】
2009004451.tif 000004
【図３】
2009004451.tif 000005
【図４】
2009004451.tif 000006
【図５】
2009004451.tif 000007