(57)【要約】【課題】安定かつ最適な位相雑音レベルで動作するＰＬＬ回路を提供する。【解決手段】上記課題を解決するために、ＰＬＬ回路１００は、２つの入力信号の位相差に応じた電圧を出力する位相比較器１０１と、電流変換利得を調整して入力信号を任意の昇圧率で上昇させる可変チャージポンプ１０２と、所定の周波数特性を有するループフィルタ１０３と、ＶＣＯ１０４と、ループフィルタ１０３の出力信号をデジタル値に変換するＡ／Ｄコンバータ１０５と、ＶＣＯ１０４を選択するともにＡ／Ｄコンバータ１０５の出力値に応じて可変チャージポンプ１０２を制御するＶＣＯ選択回路１０６と、ＶＣＯ１０４からの出力信号を１／Ｎ倍に分周する分周回路１０７と、を備える。【選択図】図１
2009164939.tif 000002
【特許請求の範囲】
【請求項１】
任意の印加電圧に応じた周波数の信号を生成する、選択可能な電圧制御発振器を複数有するＰＬＬ回路において、
基準信号と前記電圧制御発振器の出力信号を分周して得る分周信号との位相差に応じて前記電圧制御発振器への印加電圧を生成する手段であって、位相差−電流変換利得に応じて印加電圧の上昇率が変動する印加電圧生成手段と、
前記電圧制御発振器への印加電圧から、前記電圧制御発振器の電圧−周波数変換利得を検出する電圧−周波数変換利得検出手段と、
前記位相差−電流変換利得と前記電圧−周波数変換利得とが反比例するように該位相差−電流変換利得を決定する位相差電流変換利得決定手段と、
を備えるＰＬＬ回路。
【請求項２】
前記電圧−周波数変換利得検出手段は、前記電圧制御発振器への印加電圧毎に前記電圧−周波数変換利得を記憶した電圧−周波数変換利得記憶手段を備え、該電圧周波数変換利得記憶手段から該当する電圧−周波数変換利得を取得する、
ことを特徴とする請求項１に記載のＰＬＬ回路。
【請求項３】
前記位相差電流変換利得決定手段は、前記電圧−周波数変換利得毎に該電圧−周波数変換利得と反比例する前記位相差−電流変換利得を記憶した位相差−電流変換利得記憶手段を備え、該位相差−電流変換利得記憶手段から該当する位相差−電流変換利得を取得する、
ことを特徴とする請求項１に記載のＰＬＬ回路。
【請求項４】
任意の印加電圧に応じた周波数の信号を生成する、選択可能な電圧制御発振器を複数有するＰＬＬ回路において、
基準信号と前記電圧制御発振器の出力信号を分周して得る分周信号との位相差に応じて、前記電圧制御発振器への印加電圧を生成する印加電圧生成手段と、
該印加電圧から所望の周波数のみを抽出して前記電圧制御発信器に印加する手段であって、該ループフィルタ時定数に応じてフィルタ特性が変動する可変フィルタ手段と、
前記電圧制御発振器への印加電圧から、前記電圧制御発振器の電圧−周波数変換利得を検出する電圧−周波数変換利得検出手段と、
前記印加電圧生成手段の位相差−電流変換利得と前記電圧−周波数変換利得とが反比例するように前記フィルタ時定数を決定するフィルタ時定数決定手段と、
を備えるＰＬＬ回路。
【請求項５】
任意の印加電圧に応じた周波数の信号を生成する、選択可能な電圧制御発振器を複数有するＰＬＬ回路において、
基準信号と前記電圧制御発振器の出力信号を分周して得る分周信号との位相差に応じて前記電圧制御発振器への印加電圧を生成する手段であって、位相差−電流変換利得に応じて印加電圧の上昇率が変動する印加電圧生成手段と、
該印加電圧から所望の周波数のみを抽出して前記電圧制御発信器に印加する手段であって、該ループフィルタ時定数に応じてフィルタ特性が変動する可変フィルタ手段と、
前記電圧制御発振器への印加電圧から、前記電圧制御発振器の電圧−周波数変換利得を検出する電圧周波数変換利得検出手段と、
前記位相差−電流変換利得と前記電圧−周波数変換利得とが反比例するように該位相差−電流変換利得と前記フィルタ時定数を決定する特性決定手段と、
を備えるＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の周波数を有する信号を出力するＰＬＬ回路に関する。
【背景技術】
【０００２】
従来、各種変調信号の復調回路、同期回路、周波数シンセサイザ、集積回路の内部クロック発生など、様々な用途にＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が使用されている。
【０００３】
そして、例えば、地上波テレビ放送や衛星放送などのテレビ放送では、幅広い周波数帯域を使用するために、それらの送受信機に使用するＰＬＬ回路も幅広い周波数帯域に対応するものが要求される。
【０００４】
そこで、複数のＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）を必要に応じて選択可能に備えるＰＬＬ回路が提案されている。
例えば、特許文献１には、複数のＶＣＯと、任意のＶＣＯを選択する選択器と、選択したＶＣＯを分周した分周信号の周波数と基準周波数とを比較し、各ＶＣＯが出力する隣接した発振周波数帯域が重なるように制御するＰＬＬ回路と、を備える発振回路について開示されている。
【０００５】
しかし、複数のＶＣＯを選択的に使用するＰＬＬ回路は、複数のＶＣＯそれぞれの周波数特性にバラツキが生じる場合がある。そのため、位相余裕や位相雑音特性を一定に保つことができないため、ＰＬＬ回路を安定かつ最適な位相雑音レベルで動作させることが難しいという問題があった。
【特許文献１】特開２００３−１１０４２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、安定かつ最適な位相雑音レベルで動作するＰＬＬ回路を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本ＰＬＬ回路は、任意の印加電圧に応じた周波数の信号を生成する、選択可能な電圧制御発振器を複数有するＰＬＬ回路において、基準信号と前記電圧制御発振器の出力信号を分周して得る分周信号との位相差に応じて前記電圧制御発振器への印加電圧を生成する手段であって、位相差−電流変換利得に応じて印加電圧の上昇率が変動する印加電圧生成手段と、前記電圧制御発振器への印加電圧から、前記電圧制御発振器の電圧−周波数変換利得を検出する電圧−周波数変換利得検出手段と、前記位相差−電流変換利得と前記電圧−周波数変換利得とが反比例するように該位相差−電流変換利得を決定する位相差−電流変換利得決定手段と、を備える。
【０００８】
本ＰＬＬ回路によると、電圧−周波数変換利得が変動すると、位相差−電流変換利得決定手段が電圧−周波数変換利得と反比例するように位相差−電流変換利得を決定する。そして、印加電圧生成手段が位相差−電流変換利得に応じて印加電圧の上昇率が変動させる。その結果、位相差−電流変換利得と前記電圧−周波数変換利得の積（または、当該積を分周比で除算した値）は、一定に保たれるので、位相余裕や位相雑音特性を一定に保つことが可能となる。
【発明の効果】
【０００９】
以上に説明したように、本発明によると、安定かつ最適な位相雑音レベルで動作するＰＬＬ回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図１〜図７に基づいて説明する。
（第１の実施例）
図１は、本発明の実施例に係るＰＬＬ回路１００の構成例を示す図である。
【００１１】
図１に示すＰＬＬ回路１００は、２つの入力信号の位相差に応じた電圧を出力する位相比較器１０１と、電流変換利得を調整して入力信号を任意の割合（以下、「昇圧率」という）で上昇させる可変チャージポンプ（印加電圧生成手段）１０２と、所定の周波数特性を有するループフィルタ１０３と、ＶＣＯ１０４（ＶＣＯ１０４ａ、ＶＣＯ１０４ｂ、ＶＣＯ１０４ｃ）と、ループフィルタ１０３の出力信号をデジタル値に変換するＡ／Ｄコンバータ１０５と、ＶＣＯ１０４を選択するともにＡ／Ｄコンバータ１０５の出力値に応じて可変チャージポンプ１０２を制御するＶＣＯ選択回路１０６と、ＶＣＯ１０４からの出力信号を１／Ｎ倍に分周する分周回路１０７と、を備える。
【００１２】
位相比較器１０１には、基準信号Ｖｒｅｆと、分周回路１０７で分周された分周信号Ｖｄｉｖと、を入力信号として入力される。位相比較器１０１は、基準信号Ｖｒｅｆと分周信号Ｖｄｉｖとの位相を比較する。そして、比較した結果得られる位相差に応じた電圧の信号を可変チャージポンプ１０２に出力する。
【００１３】
可変チャージポンプ１０２は、位相比較器１０１からの出力信号を、ＶＣＯ選択回路１０６が決定した電流変換利得に応じた昇圧率で上昇してループフィルタ１０３に出力する。
【００１４】
ループフィルタ１０３は、例えば、ローパスフィルタ等で構成され、一定の周波数帯を減衰させてＶＣＯ１０４とＡ／Ｄコンバータ１０５とに出力する。この時のループフィルタ１０３の出力信号を制御電圧（電圧制御発振器への印加電圧）Ｖｔとする。
【００１５】
ＶＣＯ１０４は、複数のＶＣＯ１０４ａ〜１０４ｃを選択可能に備える発振回路である。ＶＣＯ選択回路１０６が選択するＶＣＯは、制御電圧Ｖｔに応じた周波数の信号を生成し、分周回路１０７に出力する。なお、本実施例では、ＶＣＯ１０４が３つのＶＣＯ１０４ａ〜１０４ｃを備える場合について示したが、数を限定する趣旨ないのは当然である。ＶＣＯ１０４は、必要に応じた数のＶＣＯ１０４ａ、１０４ｂ、・・・、を備えればよい。
【００１６】
Ａ／Ｄコンバータ１０５は、ループフィルタ１０３からの制御電圧ＶｔをＡ／Ｄ変換してデジタル値を生成する。この時のＡ／Ｄコンバータ１０５の出力信号を制御電圧Ｖｔ（ｄ）とする。
【００１７】
ＶＣＯ選択回路１０６は、任意の条件に応じて、または手動でＶＣＯ１０４ａ〜１０４ｃを選択する。手動の場合には、例えば、ディップスイッチ等を備えてＶＣＯの切り替えを行なえばよい。また、ＶＣＯ選択回路１０６は、制御電圧Ｖｔ（ｄ）に応じて可変チャージポンプ１０２の電流変換利得を決定し、可変チャージポンプ１０２に通知する。
分周回路１０７は、ＶＣＯ１０４からの出力信号を１／Ｎ倍に分周して位相比較器１０１に出力する。
【００１８】
ここで、ループフィルタ１０３に２次のループフィルタを使用する場合、オープンループ利得｜Ａ（ｊω）｜は、次式で表される。
【００１９】
【数１】
2009164939.tif 000003
また、オープンループ位相θ（ｊω）は、次式で表される。
【００２０】
【数２】
2009164939.tif 000004
この時、τ１、τ２、τ３は、それぞれ次式で表される。
【００２１】
【数３】
2009164939.tif 000005
また、定数Ｋは、可変チャージポンプ１０２の電流変換利得（Ａ／ｒａｄ）をＫｃｐ、ＶＣＯ１０４の周波数変換利得（Ｈｚ／Ｖ）をＫｖ、分周回路１０７の分周比をＮとすると、次式で表される。
【００２２】
【数４】
2009164939.tif 000006
また、次式の条件となる角周波数ωをユニティゲイン角周波数と呼ぶ。
【００２３】
【数５】
2009164939.tif 000007
定数Ｋは、設計時に決定される定数である。例えば、ユニティゲイン角周波数のオープンループ位相θ（ｊω）が４５°〜５５°の範囲となるように設計される。そこで、本実施例に係るＶＣＯ選択回路１０６は、定数Ｋが一定になるように電流変換利得Ｋｃｐを制御する。一般に、周波数変換利得Ｋｖは、制御電圧Ｖｔと比例関係にあることが知られている。したがって、Ｋｖ＝Ｖｔとすると、電流変換利得Ｋｃｐは、次式で求められる。
【００２４】
【数６】
2009164939.tif 000008
以上に説明した構成において、例えば、印加電圧生成手段は、可変チャージポンプ１０２で実現できる。また、電圧−周波数変換利得検出手段は、Ａ／Ｄコンバータ１０５およびＶＣＯ選択回路１０６で実現できる。また、位相差−電流変換利得決定手段は、ＶＣＯ選択回路１０６で実現できる。
【００２５】
図２は、本実施例に係るＶＣＯ選択回路１０６による電流変換利得Ｋｃｐの決定処理について説明する図である。
本実施例に係るＶＣＯ選択回路１０６は、Ｖｔ−Ｋｖ変換テーブル２０１、Ｖｔ−ｆｖｃｏ−Ｎ変換テーブル２０２およびＫｃｐ−Ｖｉ変換テーブル２０３を備える。なお、Ａ／Ｄコンバータ１０５が制御電圧Ｖｔを３ビットデジタル値に変換する場合を示しているが、これに限定する趣旨ではない。
【００２６】
Ｖｔ−Ｋｖ変換テーブル２０１は、制御電圧Ｖｔ（ｄ）を周波数変換利得Ｋｖに変換するテーブルである。また、Ｖｔ−ｆｖｃｏ−Ｎ変換テーブル２０２は、制御電圧Ｖｔ（ｄ）をＶＣＯ１０４の出力信号の周波数ｆｖｃｏに変換するテーブルである。また、Ｖｔ−ｆｖｃｏ−Ｎ変換テーブル２０２は、制御電圧Ｖｔ（ｄ）を分周回路１０７の分周比Ｎに変換するテーブルである。また、Ｋｃｐ−Ｖｉ変換テーブル２０３は、ＶＣＯ選択回路１０６が決定する電流変換利得Ｋｃｐをデジタル値Ｖｉに変換するテーブルである。
【００２７】
ＶＣＯ選択回路１０６は、Ａ／Ｄコンバータ１０５から制御電圧Ｖｔ（ｄ）を受け取ると、Ｖｔ−Ｋｖ変換テーブル２０１を参照する。そして、当該制御電圧Ｖｔ（ｄ）に対応する周波数変換利得Ｋｖを取得する。そして、当該周波数変換利得Ｋｖ（ＭＨｚ／Ｖ）のディメンジョンを変換して周波数変換利得Ｋｖｒ（ｒａｄ／Ｖ／ｓｅｃ）を算出する。なお、初めからＶｔ−Ｋｖｒ変換テーブルを用意してもよい。
【００２８】
また、例えば、図示しない外部コントローラにより、周波数ｆｖｃｏから分周回路１０７における分周比Ｎを算出してＶＣＯ選択回路１０６および分周回路１０７に通知する。
以上の処理によって、ＶＣＯ選択回路１０６は、取得した周波数変換利得Ｋｖｒと分周比Ｎを式（６）に代入することにより、可変チャージポンプ１０２における電流変換利得Ｋｃｐを決定する。そして、ＶＣＯ選択回路１０６は、Ｋｃｐ−Ｖｉ変換テーブル２０３を参照し、当該電流変換利得Ｋｃｐに対応する制御信号Ｖｉを取得して可変チャージポンプ１０２に通知する。
【００２９】
なお、ＶＣＯ選択回路１０６は、制御電圧Ｖｔ（ｄ）を、可変チャージポンプ１０２の電流Ｉｃｐに変換するＶｔ−Ｉｃｐ変換テーブル２０４を使用してもよい。この場合、ＶＣＯ選択回路１０６は、Ｖｔ−Ｉｃｐ変換テーブル２０４を参照し、当該制御電圧Ｖｔ（ｄ）に対応する電流Ｉｃｐを取得する。そして、ＶＣＯ選択回路１０６は、当該電流Ｉｃｐから電流変換利得Ｋｃｐを算出する。
【００３０】
図３は、本実施例に係る可変チャージポンプ１０２の構成例を示す図である。
図３に示す可変チャージポンプ１０２は、電流源Ｊと、ＭＯＳトランジスタＰ００〜Ｐ１４と、スイッチＳＷ０〜ＳＷ７と、チャージポンプ回路３０１と、を備える。
【００３１】
ここで、電流源Ｊを介してＶｄｄと接続するＭＯＳトランジスタＰ００とＰ０１は、カレントミラー回路を構成する。そして、ＭＯＳトランジスタＰ０１のドレインは、ＭＯＳトランジスタＰ０３のドレインと接続され、ＭＯＳトランジスタＰ００およびＰ０１のソースは接地されている。
【００３２】
また、ＭＯＳトランジスタＰ０３とＰ０４〜Ｐ１１は、カレントミラー回路を構成する。そして、各ＭＯＳトランジスタＰ０３〜Ｐ１１のソースはＶｄｄと接続され、各ＭＯＳトランジスタＰ０４〜Ｐ１１のドレインとＭＯＳトランジスタＰ１２のドレインとの間にはそれぞれスイッチＳＷ０〜ＳＷ７が接続されている。ＭＯＳトランジスタＰ１１のドレインは、スイッチＳＷ７を介してＭＯＳトランジスタＰ１２のドレインと接続されている。
【００３３】
また、ＭＯＳトランジスタＰ１２とＰ１３、Ｐ１４とチャージポンプ回路３０１内の図示しないＭＯＳトランジスタは、それぞれカレントミラー回路を構成する。そして、ＭＯＳトランジスタＰ１３のドレインとＭＯＳトランジスタＰ１４のドレインとが接続され、ＭＯＳトランジスタＰ１２およびＰ１３のドレインは接地されている。
【００３４】
また、チャージポンプ回路３０１は、例えば、コンデンサとスイッチを組み合わせて電圧を上昇させる一般的な回路である。
可変チャージポンプ１０２は、ＶＣＯ選択回路１０６から制御信号Ｖｉを通知されると、当該制御信号Ｖｉに応じてスイッチＳＷ０〜７のＯＮ／ＯＦＦを操作する。例えば、制御信号Ｖｉが「０００」の場合には、スイッチＳＷ０をＯＮ（その他はＯＦＦ）にする。同様に、制御信号Ｖｉが「００１」、「０１０」、「０１１」、「１００」、「１０１」、「１１０」、「１１１」のの場合には、それぞれスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７をＯＮにする。
【００３５】
これにより、ＭＯＳトランジスタＰ０３とＰ０４〜Ｐ１１で構成するカレントミラー回路の出力電流（すなわち電流Ｉｃｐ）が変更される。その結果、可変チャージポンプ１０２の電流変換利得Ｋｃｐが変更される。
【００３６】
ここで、図４に（ａ）位相雑音特性、（ｂ）オープンループ利得｜Ａ（ｊω）｜の周波数特性、（ｃ）オープンループ位相｜θ（ｊω）｜の位相特性を示す。図４に示すように、位相雑音と位相余裕は、ユニティゲイン周波数によって決まる。
【００３７】
そして、本実施例に係るＰＬＬ回路１００は、制御電圧Ｖｔ（ｄ）に対応して可変チャージポンプ１０２の電流変換利得Ｋｃｐを調整するので、式（４）に示した定数Ｋが一定に保たれる。
【００３８】
その結果、図４の（ａ）に示すオープンループ利得｜Ａ（ｊω）｜の周波数特性から求まるユニティゲイン周波数が一定に保たれるので、設計時の位相雑音を維持することが可能となる。
【００３９】
また、図４の（ｂ）に示すオープンループ位相｜θ（ｊω）｜の位相特性から求まる位相余裕は、ユニティゲイン周波数によって決まるので、ユニティゲイン周波数が一定に保持されると、位相余裕も一定に保たれる。例えば、位相余裕が最大となる周波数がユニティゲイン周波数となるようにＰＬＬ回路１００を設計した場合、ユニティゲイン周波数が一定に保持されるので、位相余裕も最大のまま保持される。その結果、ＰＬＬ回路１００を安定して動作させることが可能となる。
【００４０】
以上のように、本実施例に係るＰＬＬ回路１００は、安定かつ最適な雑音レベルで動作することが可能となる。
以上に説明したＰＬＬ回路１００では、定数Ｋが一定となるように、可変チャージポンプ１０２の電流変換利得Ｋｃｐを調整したが、可変チャージポンプ１０２の電流変換利得Ｋｃｐに代えてループフィルタ１０３のループフィルタ時定数を調整してもよい。第２の実施例にその構成例を示す。
（第２の実施例）
図５は、本発明の実施例に係るＰＬＬ回路５００の構成例を示す図である。
【００４１】
図５に示すＰＬＬ回路５００は、２つの入力信号の位相差に応じた電圧を出力する位相比較器１０１と、入力信号を所定の昇圧率で上昇させるチャージポンプ５０１と、ＶＣＯ選択回路５０３の指示に応じて可変な周波数特性を有するループフィルタ５０２と、ＶＣＯ１０４（ＶＣＯ１０４ａ、ＶＣＯ１０４ｂ、ＶＣＯ１０４ｃ）と、ループフィルタ５０２の出力信号をデジタル値に変換するＡ／Ｄコンバータ１０５と、ＶＣＯ１０４を選択するともにＡ／Ｄコンバータ１０５の出力値に応じてループフィルタ５０２を制御するＶＣＯ選択回路５０３と、ＶＣＯ１０４からの出力信号を１／Ｎ倍に分周する分周回路１０７と、を備える。
【００４２】
なお、位相比較器１０１、ＶＣＯ１０４、Ａ／Ｄコンバータ１０５および分周回路１０７は、第１の実施例と同様なので詳細な説明を省略する。
チャージポンプ５０１は、位相比較器１０１からの出力信号を、所定の昇圧率で上昇させてループフィルタ５０２に出力する回路である。本実施例では、例えば、コンデンサとスイッチを組み合わせた一般的なチャージポンプ回路を使用する。
【００４３】
ループフィルタ５０２は、例えば、複数のローパスフィルタ等で構成され、ＶＣＯ選択回路５０３からの指示に応じて、ループフィルタ５０２の時定数を切り替えることが可能となっている。この時のループフィルタ５０２の出力信号を制御電圧Ｖｔとする。
【００４４】
ＶＣＯ選択回路５０３は、任意の条件に応じて、または手動でＶＣＯ１０４ａ〜１０４ｃを選択する。手動の場合には、例えば、ディップスイッチ等を備えてＶＣＯの切り替えを行なえばよい。また、ＶＣＯ選択回路５０３は、制御電圧Ｖｔ（ｄ）に応じてループフィルタ５０２のループフィルタ時定数を決定し、ループフィルタ５０２に通知する。
【００４５】
ここで、式（１）から、ループフィルタ５０２に２次ループフィルタを使用する場合、オープンループ利得は次式で表される。
【００４６】
【数７】
2009164939.tif 000009
ＶＣＯ選択回路５０３は、ユニティゲイン角周波数において（５）となるために、（７）のループフィルタ５０２のループフィルタ時定数τ’1、τ’2、τ’3をを調整すればよい。
【００４７】
以上に説明した構成において、例えば、印加電圧生成手段は、チャージポンプ５０１で実現できる。また、可変フィルタ手段は、ループフィルタ５０２で実現できる。また、電圧−周波数変換利得検出手段は、Ａ／Ｄコンバータ１０５およびＶＣＯ選択回路５０３で実現できる。また、フィルタ時定数決定手段は、ＶＣＯ選択回路５０３で実現できる。
【００４８】
図６は、本実施例に係るループフィルタ５０２の構成例を示す図である。
図６に示すループフィルタ５０２は、抵抗ＲとキャパシタＣ１およびＣ２で構成されるローパスフィルタ６０１〜６０７と、各ローパスフィルタ６０１〜６０７とＶｔ間に接続されるスイッチＳＷ０〜ＳＷ７と、を備える。なお、各ローパスフィルタ６０１〜６０７は、直列に接続された抵抗ＲおよびキャパシタＣ１と、キャパシタＣ２と、が並列に接続されている。
【００４９】
ループフィルタ５０２は、ＶＣＯ選択回路５０３から制御信号Ｖｉを通知されると、当該制御信号Ｖｉに応じてスイッチＳＷ０〜ＳＷ７のＯＮ／ＯＦＦを操作する。例えば、制御信号Ｖｉが「０００」の場合には、スイッチＳＷ０をＯＮ（その他はＯＦＦ）にする。同様に、制御信号Ｖｉが「００１」、「０１０」、「０１１」、「１００」、「１０１」、「１１０」、「１１１」のの場合には、それぞれスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７をＯＮにする。
【００５０】
これにより、ループフィルタ５０２のループフィルタ時定数が変更される。その結果、チャージポンプ５０１およびループフィルタ５０２の電流変換利得Ｋｃｐ’が変更されるので、定数Ｋを一定に保つことが可能となり、第１の実施例と同様の効果を得ることができる。
【００５１】
なお、以上に説明したＰＬＬ回路１００とＰＬＬ回路５００とで行なわれる制御、すなわち、可変チャージポンプ１０２の電流変換利得とループフィルタ５０２のループフィルタ時定数の調整は、同時に行なってもよい。この場合、図７に示すようにＰＬＬ回路を構成すればよい。
【００５２】
図７は、本実施例に係るＰＬＬ回路１００（またはＰＬＬ回路５００）の変形例を示す図である。
図７に示すＰＬＬ回路７００は、２つの入力信号の位相差に応じた電圧を出力する位相比較器１０１と、ＶＣＯ選択回路７０１が指定する昇圧率で入力信号を上昇させる可変チャージポンプ１０２と、ＶＣＯ選択回路７０１の指示に応じて可変な周波数特性を有するループフィルタ５０２と、ＶＣＯ１０４（ＶＣＯ１０４ａ、ＶＣＯ１０４ｂ、ＶＣＯ１０４ｃ）と、ループフィルタ１０３の出力信号をデジタル値に変換するＡ／Ｄコンバータ１０５と、ＶＣＯ１０４を選択するともにＡ／Ｄコンバータ１０５の出力値に応じて可変チャージポンプ１０２とループフィルタ５０２を制御するＶＣＯ選択回路７０１と、ＶＣＯ１０４からの出力信号を１／Ｎ倍に分周する分周回路１０７と、を備える。
【００５３】
この場合、ＶＣＯ選択回路７０１は、図１に示したＶＣＯ選択回路１０６による可変チャージポンプ１０２の電流変換利得Ｋｃｐの調整と、図５に示したＶＣＯ選択回路５０３によるループフィルタ５０２のループフィルタ時定数の調整を、同時にまたは交互に行なえばよい。
【図面の簡単な説明】
【００５４】
【図１】第１の実施例に係るＰＬＬ回路の構成例を示す図である。
【図２】第１の実施例に係るＶＣＯ選択回路による電流変換利得Ｋｃｐの決定処理について説明する図である。
【図３】第１の実施例に係る可変チャージポンプの構成例を示す図である。
【図４】第１の実施例に係る（ａ）位相雑音特性、（ｂ）オープンループ利得｜Ａ（ｊω）｜の周波数特性、（ｃ）オープンループ位相｜θ（ｊω）｜の位相特性を示す図である。
【図５】第２の実施例に係るＰＬＬ回路の構成例を示す図である。
【図６】第２の実施例に係るループフィルタの構成例を示す図である。
【図７】第１または第２の実施例に係るＰＬＬ回路の変形例を示す図である。
【符号の説明】
【００５５】
１００    ・・・  ＰＬＬ回路
１０１    ・・・  位相比較器
１０２    ・・・  可変チャージポンプ
１０３    ・・・  ループフィルタ
１０４    ・・・  ＶＣＯ
１０５    ・・・  Ａ／Ｄコンバータ
１０６    ・・・  ＶＣＯ選択回路
１０７    ・・・  分周回路
【図１】
2009164939.tif 000010
【図４】
2009164939.tif 000011
【図５】
2009164939.tif 000012
【図６】
2009164939.tif 000013
【図７】
2009164939.tif 000014
【図２】
2009164939.tif 000015
【図３】
2009164939.tif 000016