(57)【要約】【課題】電極パッド間を接合する際の接合不良を低減する。【解決手段】パッケージ基体１２上に第１半導体チップ１３と第２半導体チップとが並設されている。第１半導体チップ１３上には、Ａｌ膜３２が露呈した電極パッド１８が形成されている。第２半導体チップ１４上には、Ａｌ膜４２が露呈した電極パッド１９が形成されており、Ａｌ膜４２の表面上にＡｕバンプ４４が形成されている。電極パッド１８と電極パッド１９との間を金線のワイヤ２０を用い、ワイヤボンディング法で接続する際、第１ターゲットとしての電極パッド１８上にボールボンディングを行い、第２ターゲットとしての電極パッド１９のＡｕバンプ４４上にステッチボンディングを行う。電極パッド１８，１９は、それぞれ複数形成されており、互いに接続される電極パッド１８と電極パッド１９とは、一対一に等しい距離で等間隔に配置されている。【選択図】図３
2009158750.tif 000002
【特許請求の範囲】
【請求項１】
２つの半導体チップ間の電極パッド同士を金線のワイヤにて接続するワイヤボンディング方法において、
一方の電極パッド上にボールボンディングを行い、他方の電極パッド上に金バンプを形成したうえで、前記金バンプ上にステッチボンディングを行うことを特徴とするワイヤボンディング方法。
【請求項２】
パッケージ基板上に第１半導体チップ及び第２半導体チップが並設または積層され、前記第１半導体チップ上に形成された複数の電極パッドと前記第２半導体チップ上に形成された複数の電極パッドとが金線のワイヤにより接続された半導体装置において、
互いに接続される前記第１半導体チップ上の電極パッドと前記第２半導体チップ上の電極パッドとは、一対一に等しい距離で等間隔に配置され、
前記第１半導体チップ上の電極パッドは、ボールボンディングにより前記ワイヤの一端に接続され、前記第２半導体チップ上の電極パッドは、その表面に形成された金バンプを介してステッチボンディングによって前記ワイヤの他端に接続されていることを特徴とする半導体装置。
【請求項３】
前記第１半導体チップは、２次元マトリクス状に配列された複数の光電変換素子と、前記光電変換素子の列ごとに設けられた複数の垂直転送路と、前記各垂直転送路の端部に設けられ、前記垂直転送路から転送されてきた信号電荷を電圧信号に変換して出力する複数の出力アンプを備えた固体撮像素子であり、前記各出力アンプの出力端は、前記第２半導体チップの電極パッドと前記ワイヤを介して接続された前記第１半導体チップの各電極パッドに接続されていることを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイヤボンディング方法及び半導体装置に関し、特に、複数の半導体チップ間を接続するワイヤボンディング方法、及びそのワイヤボンディング方法により接続した複数の半導体チップを封止してなるマルチチップパッケージ型の半導体装置に関する。
【背景技術】
【０００２】
近年は、サイズや製造コストの低下、消費電力の低下、動作速度の向上などを図るために、機能が異なる複数種類の集積回路（メモリ回路とロジック回路との組み合わせ等）を１チップ上に（モノリシックに）混載した半導体装置が一般的であるが、微小な信号を扱うアナログ回路と大信号振幅のデジタル回路との場合や、電源電圧や耐性によりプロセスルールが異なる回路の場合には、製造プロセス上の互換性が低く、１チップ化を図るうえで技術的課題が多数残されている。このように互換性の低い回路は、それぞれ個別の半導体チップを製造し、基板に搭載した上で接続が行われているのが現状である（例えば、特許文献１参照）。
【０００３】
複数の半導体チップを封止して１パッケージ化（マルチチップパッケージ化）する形態としては、半導体チップを横に並べて配置したものの他、半導体チップを上下に積層したスタックドパッケージと呼ばれるものが知られている（例えば、特許文献２参照）。このように複数の半導体チップを封止してパッケージ化する場合、半導体チップ間は、ワイヤボンディング法により電気的に接続される。
【０００４】
ワイヤボンディング法とは、キャピラリーツールに挿通されたワイヤ（金属細線）の先端部分を放電加熱により溶融させてボール状とし、このボール部を第１ターゲット上に押し付けながら超音波溶接法（熱及び超音波を作用させることにより行う接合方法）により第１接合（ボールボンディング）を行い、その後、キャピラリーツールを移動させながらワイヤを繰り出し、第２ターゲット上にワイヤを押し付けながら超音波溶接法により第２接合（ステッチボンディング）を行う方法である。
【０００５】
一般に、ワイヤボンディング法では、ワイヤとして金（Ａｕ）線が用いられ、半導体チップの電極パッドを第１ターゲットとし、パッケージ基板に形成されたインナーリード部を第２ターゲットとして接合が行われる。電極パッドは、アルミニウム（Ａｌ）を主成分とする金属薄膜によって形成され、ワイヤとは材料が異なるが、ボールボンディングでは、ワイヤのボール部との接合によりＡｕ−Ａｌ合金が生成されるため高い接合強度が得られる。一方のステッチボンディングでは、ワイヤの接合部にボール部が形成されていないため押圧力が弱いが、第２ターゲットのインナーリード部には通常金メッキが施されており、同一金属材料同士（Ａｕ−Ａｕ）の接合となるため、十分な接合強度が得られる。
【特許文献１】特開２０００−２３６０６１号公報
【特許文献２】特開２００１−２５７３０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献２記載のようにマルチチップパッケージ化を行う場合、半導体チップ間の電極パッド同士をワイヤボンディング法により接続する必要があり、第１及び第２ターゲットが共に電極パッドとなるため、ステッチボンディングでは、ワイヤと材料が異なる電極パッドとの間で接合を行うことになり、十分な接合強度が得られず、接合不良が生じるといった問題がある。
【０００７】
また、２つの半導体チップ間の電極パッド同士をワイヤボンディング法により接続した場合、電極パッド間のワイヤの長さが異なると、その間を伝送される信号間に電位差やタイミング差のばらつきが生じる恐れがある。
【０００８】
本発明は、上記の問題を鑑みてなされたものであり、電極パッド間を接合する際の接合不良を低減することができるワイヤボンディング方法、及び、２つの半導体チップ間においてワイヤボンディングにより接続された電極パッド間を伝送される信号のばらつきを低減することができる半導体装置を提供する。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明のワイヤボンディング方法は、２つの半導体チップ間の電極パッド同士を金線のワイヤにて接続するワイヤボンディング方法において、一方の電極パッド上にボールボンディングを行い、他方の電極パッド上に金バンプを形成したうえで、前記金バンプ上にステッチボンディングを行うことを特徴とする。
【００１０】
また、本発明の半導体装置は、パッケージ基板上に第１半導体チップ及び第２半導体チップが並設または積層され、前記第１半導体チップ上に形成された複数の電極パッドと前記第２半導体チップ上に形成された複数の電極パッドとが金線のワイヤにより接続された半導体装置において、互いに接続される前記第１半導体チップ上の電極パッドと前記第２半導体チップ上の電極パッドとは、一対一に等しい距離で等間隔に配置され、前記第１半導体チップ上の電極パッドは、ボールボンディングにより前記ワイヤの一端に接続され、前記第２半導体チップ上の電極パッドは、その表面に形成された金バンプを介してステッチボンディングによって前記ワイヤの他端に接続されていることを特徴とする。
【００１１】
なお、前記第１半導体チップは、２次元マトリクス状に配列された複数の光電変換素子と、前記光電変換素子の列ごとに設けられた複数の垂直転送路と、前記各垂直転送路の端部に設けられ、前記垂直転送路から転送されてきた信号電荷を電圧信号に変換して出力する複数の出力アンプを備えた固体撮像素子であり、前記各出力アンプの出力端は、前記第２半導体チップの電極パッドと前記ワイヤを介して接続された前記第１半導体チップの各電極パッドに接続されていることを特徴とする。
【発明の効果】
【００１２】
本発明のワイヤボンディング方法によれば、電極パッド間を接合する際の接合不良を低減することができる。また、本発明の半導体装置によれば、２つの半導体チップ間において第１半導体チップの電極パッドと第２半導体チップの電極パッドとを同ピッチとしているので、ワイヤボンディングにより接続された電極パッド間を伝送される信号のばらつきを低減することができる。
【発明を実施するための最良の形態】
【００１３】
図１及び図２において、本発明の第１の実施形態に係わる半導体装置１０は、複数のリード端子１１が形成されたパッケージ基体１２、パッケージ基体１２上に固着された第１半導体チップ１３及び第２半導体チップ１４、パッケージ基体１２の上部の開口を覆うカバーガラス１５などから構成されている。
【００１４】
パッケージ基体１２は、上面が開放された開放容器形状であり、例えば、セラミックにより形成されている。パッケージ基体１２の底面の側壁付近には、リード端子１１の一部が露呈しており、リード端子１１には金メッキが施されている。
【００１５】
第１半導体チップ１３は、上面に受光部１６が形成された、ＣＣＤ（Charge Coupled Device）型固体撮像素子である。第２半導体チップ１４は、第１半導体チップ１３から出力されたアナログの撮像信号をデジタル信号に変換して出力するＡ／Ｄ変換回路を備える周辺回路素子である。第１及び第２半導体チップ１３，１４は、パッケージ基体１２の底面上に接着層１７を介して固着され、互いに対向するように並設されている。
【００１６】
第１半導体チップ１３の表面上には、複数の電極パッド１８が形成されており、電極パッド１８は、第１半導体チップ１３の外周辺のうち対向する２辺に沿って配置されている。同様に、第２半導体チップ１４の表面上には、複数の電極パッド１９が形成されており、第２半導体チップ１４の外周辺のうち対向する２辺に沿って配置されている。
【００１７】
第１半導体チップ１３の電極パッド１８のうち、第２半導体チップ１４に対向する辺に配置された電極パッド１８は、撮像信号を出力する出力端子であり、第２半導体チップ１４の第１半導体チップ１３に対向する辺に配置された電極パッド１９とワイヤ２０を介して接続されている。第１及び第２半導体チップ１３，１４の対向する２辺に配置された電極パッド１８，１９は、それぞれ同一のピッチ（１００μｍ以下）で一対一に同数配列されており、電極パッド１８とそれに対向する電極パッド１９との間は等距離であり、それらの間を接続するワイヤ２０の長さは、互いにほぼ等しい。
【００１８】
第１半導体チップ１３の電極パッド１８のうち、上記以外の電極パッド１８は、電源電圧や駆動信号が入力される入力端子であり、リード端子１１とワイヤ２０を介して接続されている。また、第２半導体チップ１４の電極パッド１９のうち、上記以外の電極パッド１９は、デジタル化した撮像信号を出力する出力端子や電源電圧等の入力端子からなり、リード端子１１とワイヤ２０を介して接続されている。なお、リード端子１１の配列ピッチは、電極パッド１８，１９の配列ピッチより大きく、３００μｍ程度大きい。
【００１９】
カバーガラス１５は、パッケージ基体１２の壁部の上端面に形成された接着層２１を介して接着されている。パッケージ基体１２とカバーガラス１５とにより、第１及び第２半導体チップ１３，１４を気密封止している。
【００２０】
図３において、第１半導体チップ１３は、シリコン基板３０により形成され、シリコン基板３０上の電極パッド形成領域には、シリコン酸化膜やバリアメタル等が積層された層間膜３１が形成されている。電極パッド１８は、層間膜３１上に形成されたＡｌ膜３２からなり、Ａｌ膜３２の開口部外の周囲は表面保護膜３３により覆われている。同様に、第２半導体チップ１４は、シリコン基板４０により形成され、シリコン基板４０上の電極パッド形成領域には、シリコン酸化膜やバリアメタル等が積層された層間膜４１が形成されている。電極パッド１９は、層間膜４１上に形成されたＡｌ膜４２からなり、Ａｌ膜４２の開口部外の周囲は表面保護膜４３により覆われている。Ａｌ膜３２，４２は、アルミニウムを主成分とする金属薄膜である。
【００２１】
ワイヤ２０は、金（Ａｕ）からなる金属細線であり、電極パッド１８，１９間の接続において、電極パッド１８にはボールボンディングにより接続され、電極パッド１９にはステッチボンディングにより接続されている。つまり、電極パッド１８には、ワイヤ２０の一端に形成されたボール部２０ａが圧着され、その圧着部にＡｕ−Ａｌ合金が生成されることにより、結合が行われている。電極パッド１９の表面上には、主としてメッキ加工により金（Ａｕ）バンプ４４が形成されており、ワイヤ２０の他端は、Ａｕバンプ４４に圧着されることにより結合が行われている。このＡｕバンプ４４により、電極パッド１９とワイヤ２０との間でＡｕ−Ａｕ結合が生じるため、ステッチボンディングの接合強度が強化される。
【００２２】
図４において、第１半導体チップ１３は、受光部１６内に２次元マトリクス状に配列され、入射光を光電変換して信号電荷を生成する複数の光電変換素子５０と、光電変換素子５０の列ごとに設けられ、光電変換素子５０から信号電荷を読み出し、信号電荷を垂直方向（図中横方向）に転送する複数の垂直転送路５１と、各垂直転送路５１の端部に設けられ、垂直転送路５１から転送されてきた信号電荷を電圧信号（撮像信号）に変換して出力する複数の出力アンプ５２とによって回路構成されている。出力アンプ５２は、例えば、ＦＤ（フローティングディフュージョン）アンプからなり、撮像信号を出力する出力端は、第２半導体チップ１４に対向する側に設けられた各電極パッド１８に接続されている。第２半導体チップ１４の第１半導体チップ１３に対向する側に設けられた各電極パッド１９には、ワイヤ２０を介して撮像信号が入力される。
【００２３】
第２半導体チップ１４は、マルチプレクサ５３と、ＡＤコンバータ５４とによって回路構成されている。マルチプレクサ５３には、電極パッド１９を介して第１半導体チップ１３からの撮像信号がパラレルに入力される。マルチプレクサ５３は、入力される撮像信号を、不図示の選択信号に基づき、順次にＡＤコンバータ５４に入力する。ＡＤコンバータ５４は、マルチプレクサ５３により選択された撮像信号をデジタル信号に変換し、リード端子１１（図１参照）に接続された電極パッド１９から出力する。
【００２４】
上記のように、第１半導体チップ１３は、水平転送路を介さず、各垂直転送路５１に設けられた出力アンプ５２から並列に撮像信号を出力するように構成したＣＣＤ型固体撮像素子である。各出力アンプ５２及びそれに接続される配線を、均一に等しく形成することにより、原理的には、電極パッド１８から出力される撮像信号に電位差ばらつき（シェーディング等）が生じることはない。また、対向する電極パッド１８，１９は、等しい間隔で並行に配置され、等しい長さのワイヤ２０により接続されているため、原理的には、マルチプレクサ５３に入力される撮像信号にタイミング差ばらつき（スキュー等）が生じることはない。結果として、ノイズの少ない良好な画像が得られることになる。
【００２５】
次に、半導体装置１０の製造方法を図５に示す流れ図に従って説明する。第１ウエハプロセス工程では、周知の半導体プロセス技術により、シリコンウエハ上に前述の第１半導体チップ１３を２次元マトリクス状に形成する。続くダイシング工程では、ダイサーにより該シリコンウエハを切断し、各第１半導体チップ１３を個片化する。
【００２６】
第２ウエハプロセス工程では、同様に周知の半導体プロセス技術により、シリコンウエハ上に前述の第２半導体チップ１４を２次元マトリクス状に形成する。第２半導体チップ１４はＣＭＯＳ回路により構成されるＡ／Ｄ変換回路であるので、シリコンウエハとしてはｐ型基板を用いる。なお、この第２ウエハプロセス工程では、各第２半導体チップ１４の電極パッド１９上（Ａｌ膜４２の露出面上）に、メッキ加工によってＡｕバンプ４４を形成する。続くダイシング工程では、ダイサーにより該シリコンウエハを切断し、各第２半導体チップ１４を個片化する。
【００２７】
ダイボンディング工程では、第１及び第２半導体チップ１３，１４を並設するように、パッケージ基体１２上に接着層１７を介して固着する。このとき、図４に示したように、第１半導体チップ１３の出力側の側面と、第２半導体チップ１４の入力側の側面が対向するように配置する。
【００２８】
ワイヤボンディング工程では、ワイヤボンディング法により、電極パッド１８，１９とリード端子１１との間、及び対向する電極パッド１８，１９の間をワイヤ２０により接続する。そして、ガラス封止工程では、パッケージ基体１２の上部の開口を覆うように、接着層２１を介してカバーガラス１５を接着し、第１及び第２半導体チップ１３，１４を気密封止する。以上の工程により、半導体装置１０が完成する。
【００２９】
次に、対向する電極パッド１８，１９の間のワイヤボンディング方法を、図６及び図７を参照しながら説明する。電極パッド１８，１９の間のワイヤボンディングを行うには、まず、電極パッド１８側にボールボンディングによりワイヤ２０の一端を接続する。
【００３０】
具体的には、まず、図６（Ａ）に示すように、キャピラリーツール６０にワイヤ２０を挿通し、キャピラリーツール６０の先端から突出したワイヤ２０の先端にスパーク放電を用いてボール部２０ａを形成する。次いで、図６（Ｂ）に示すように、形成されたボール部２０ａを電極パッド１８上（Ａｌ膜３２の露出面上）にキャピラリーツール６０を用いて押圧し、超音波溶接法によりボール部２０ａとＡｌ膜３２とを接合させる。このとき、ボール部２０ａとＡｌ膜３２との接触部にＡｕ−Ａｌ合金が生成される。
【００３１】
次いで、図７（Ａ）に示すように、キャピラリーツール６０を移動させることにより、ワイヤ２０を電極パッド１９の上部まで引き出し、ステッチボンディングによりワイヤ２０を電極パッド１９上（Ａｕバンプ４４上）に接続する。
【００３２】
具体的には、まず、図７（Ｂ）に示すように、キャピラリーツール６０の先端をＡｕバンプ４４上に押圧し、超音波溶接法によりワイヤ２０とＡｕバンプ４４とを接合させる。この押圧処理によりワイヤ２０のキャピラリーツール６０により押圧された部分は押し潰された状態となる。次いで、クランパ６１によりキャピラリーツール６０に挿通された部分のワイヤ２０を固定した状態とし、キャピラリーツール６０を上動させることによりキャピラリーツール６０により押し潰され、機械的強度が低下している部分においてワイヤ２０が切断される。
【００３３】
以上の工程により電極パッド１８，１９の間のワイヤボンディングが完成する。なお、ステッチボンディングが行われるワイヤ２０とＡｕバンプ４４とは、同一金属材料（Ａｕ−Ａｕ）からなるため、押圧された部分で十分な接合強度が得られる。
【００３４】
電極パッド１８，１９とリード端子１１との間のワイヤボンディングは、同様な手法で行われる。つまり、ボールボンディングによりワイヤ２０のボール部２０ａを電極パッド１８，１９に接合し、ステッチボンディングによりワイヤ２０とリード端子１１との接合が行われる。リード端子１１は、金メッキが施されているため、十分な接合強度が得られる。
【００３５】
次に、本発明の第２の実施形態について説明する。図８及び図９において、本発明の第２の実施形態に係わる半導体装置７０は、複数のリード端子７１が形成されたパッケージ基体７２、パッケージ基体７２上に固着された第２半導体チップ７３、第２半導体チップ７３上に固着された第１半導体チップ７４、パッケージ基体１２の上部の開口を覆うカバーガラス１５などから構成されている。
【００３６】
パッケージ基体７２は、上記実施形態と同様に、上面が開放された開放容器形状であり、底面の側壁付近にはリード端子７１の一部が露呈しており、リード端子７１には金メッキが施されている。
【００３７】
第１半導体チップ７４は、上面に受光部７６が形成された、ＣＣＤ型固体撮像素子である。第２半導体チップ７３は、第１半導体チップ７４から出力されたアナログの撮像信号をデジタル信号に変換して出力する前述のＡ／Ｄ変換回路や、第１半導体チップ７４を駆動する駆動回路を備える周辺回路素子である。第２半導体チップ７３は、パッケージ基体７２の底面上に接着層７７を介して固着され、第１半導体チップ７４は、第２半導体チップ７３の表面上に接着層７８を介して固着されている。
【００３８】
第１半導体チップ７４の表面上には、対向する２つの外周辺に沿って複数の電極パッド７９が形成されている。第２半導体チップ７３の表面上には、対向する２つの外周辺に沿って複数の電極パッド８０が形成され、さらに電極パッド８０より内側に電極パッド８１が形成されている。
【００３９】
第１半導体チップ７４の電極パッド７９は、撮像信号を出力する出力端子や、電源電圧や駆動信号を入力する入力端子からなり、第２半導体チップ７３の電極パッド８１とワイヤ８２を介して接続されている。電極パッド７９，８１は、それぞれ同一のピッチ（１００μｍ以下）で一対一に対向する位置に配列されており、電極パッド７９とそれに対向する電極パッド８１との間は、ほぼ等距離であり、それらの間を接続するワイヤ８２の長さは、互いにほぼ等しい。
【００４０】
第２半導体チップ７３の電極パッド８０は、デジタル化した撮像信号を出力する出力端子や、電源電圧や駆動信号を入力する入力端子からなり、リード端子７１とワイヤ８２を介して接続されている。なお、リード端子７１の配列ピッチは、電極パッド７９〜８１の配列ピッチより大きく、３００μｍ程度大きい。
【００４１】
カバーガラス７５は、パッケージ基体７２の壁部の上端面に形成された接着層８３を介して接着されている。パッケージ基体７２とカバーガラス７５とにより、上下に積層された第１及び第２半導体チップ７４，７３を気密封止している。
【００４２】
第１及び第２半導体チップ７４，７３の回路構成は、上記と同様であるので、説明を省略する。なお、第１半導体チップ７４の電極パッド７９は、リード端子７１に直接接続されていないため、リード端子７１が接続された第２半導体チップ７３の電極パッド８０の一部が電極パッド７９に接続され、外部から第１半導体チップ７４への電源電圧や駆動信号の入力を可能としている。
【００４３】
電極パッド７９，８０は、Ａｌ膜が表面保護膜から露呈した、上記実施形態の電極パッド１８と同一の構造である。電極パッド８１は、Ａｌ膜が表面保護膜から露呈し、その露呈面上にＡｕバンプが形成された、上記実施形態の電極パッド１９と同一の構造である。
【００４４】
ワイヤ８２は、金（Ａｕ）線からなり、電極パッド７９，８０間の接続において、電極パッド７９にはボールボンディングにより接続され、電極パッド８０にはステッチボンディングにより接続されている。このボンディング方法については、上記実施形態で説明した通りであり、ボールボンディングのみならず、ステッチボンディングにおいても十分な接合強度が得られる。
【００４５】
以上のように構成された半導体装置７０の製造方法は、第１及び第２半導体チップ７４，７３を上下に積層すること以外については、上記実施形態と同様であるため、説明は省略する。本実施形態の半導体装置７０においても、第１及び第２半導体チップ７４，７３の電極パッド間は、等距離となるように互いに平行にワイヤボンディングが行われているため、撮像信号に電位差やタイミング差のばらつきが生じにくく、良好な画像が得られることになる。
【００４６】
なお、上記実施形態では、ワイヤボンディングの第２ターゲットとなる電極パッド上に形成するＡｕバンプを、シリコンウエハの状態でメッキ加工を行うことにより形成しているが、本発明はこれに限定されず、このＡｕバンプは、チップ状態でボンディング装置を用いて形成しても良い。
【００４７】
また、上記実施形態では、固体撮像素子としての第１半導体チップの電極パッドを第１ターゲットとしてボールボンディングを行い、周辺回路素子としての第２半導体チップの電極パッドを第２ターゲットとしてステッチボンディングを行っているが、本発明はこれに限定されず、逆に、第２半導体チップの電極パッドを第１ターゲットとしてボールボンディングを行い、第１半導体チップの電極パッドを第２ターゲットとしてステッチボンディングを行ってもよい。
【００４８】
また、上記実施形態では、第１半導体チップを固体撮像素子、第２半導体チップをＡ／Ｄ変換回路を備える周辺回路素子としているが、本発明はこれに限定されず、また、第１半導体チップをメモリ回路素子、第２半導体チップをロジック回路素子など、種々の回路素子の組み合わせに適用可能である。
【００４９】
また、上記実施形態では、第１半導体チップを固体撮像素子としたため、カバーガラスによりパッケージ基体の封止を行っているが、固体撮像素子を用いない場合には、当然、樹脂により封止を行っても良い。また、封止する半導体チップの数は、２つに限られず、３つ以上としても良い。
【００５０】
その他、本発明の要旨を逸脱しない範囲内で適宜の変更が可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態に係わる半導体装置を示す平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】電極パッド部の部分拡大図である。
【図４】第１及び第２半導体チップの回路構成を示す模式図である。
【図５】半導体装置の製造工程を示す流れ図である。
【図６】電極パッド間のボンディング方法を示す説明図（その１）である。
【図７】電極パッド間のボンディング方法を示す説明図（その２）である。
【図８】本発明の第２の実施形態に係わる半導体装置を示す平面図である。
【図９】図８のＢ−Ｂ線に沿う断面図である。
【符号の説明】
【００５２】
１０  半導体装置
１２  パッケージ基体
１３  第１半導体チップ
１４  第２半導体チップ
１８，１９  電極パッド
２０  ワイヤ
２０ａ  ボール部
３２，４２  Ａｌ膜
４４  金バンプ
５０  光電変換素子
５１  垂直転送路
５２  出力アンプ
７０  半導体装置
７２  パッケージ基体
７３  第２半導体チップ
７４  第１半導体チップ
７９〜８０  電極パッド
８２  ワイヤ
【図１】
2009158750.tif 000003
【図２】
2009158750.tif 000004
【図３】
2009158750.tif 000005
【図４】
2009158750.tif 000006
【図５】
2009158750.tif 000007
【図６】
2009158750.tif 000008
【図７】
2009158750.tif 000009
【図８】
2009158750.tif 000010
【図９】
2009158750.tif 000011