(57)【要約】      （修正有）【課題】熱応力によるストレスマイグレーションを防止することができる半導体素子及びその製造方法を提供する。【解決手段】金属層２２０上に形成するインピュアー反射防止膜２３０を第１反射防止膜のＴｉ膜と第２反射防止膜のＴｉＮ膜の積層構造とする。また第１反射防止膜と第２反射防止膜はインサイチュでかつ５０℃以下の温度で形成する。【選択図】図２
2009158949.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された層間絶縁層と、
前記層間絶縁層上に形成された金属層と、
前記金属層上に形成されたインピュアー反射防止膜と、を含むことを特徴とする半導体素子。
【請求項２】
前記インピュアー反射防止膜は、インピュアーＴｉＮｘ膜であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）は、３００Å〜３７５Åの厚さを有することを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
基板上に層間絶縁層を形成する段階と、
前記層間絶縁層上に金属層を形成する段階と、
前記金属層上にインピュアー反射防止膜を形成する段階と、
前記金属層とインピュアー反射防止膜を選択的にエッチングして金属配線を形成する段階と、
前記金属配線を含む基板を焼結する段階と、を含むことを特徴とする半導体素子の製造方法。
【請求項５】
前記インピュアー反射防止膜を形成する段階は、
第１反射防止膜を形成する段階と、
前記第１反射防止膜の形成工程とイン・サイチュ工程により前記第１反射防止膜上に第２反射防止膜を形成する段階と、を含むことを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記第１反射防止膜は、Ｔｉ膜であり、
前記第２反射防止膜は、ＴｉＮ膜であること特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記インピュアー反射防止膜は、インピュアーＴｉＮｘ膜であることを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記第１反射防止膜は、前記第２反射防止膜の厚さの２０〜５０％の厚さを有することを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項９】
前記第１反射防止膜の蒸着率は、前記第２反射防止膜の蒸着率より高いことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項１０】
前記インピュアー反射防止膜を形成する段階は、５０℃以下の温度で進行されることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項１１】
前記第１反射防止膜を形成する段階は、６０〜１００ｓｃｃｍのＡｒガス雰囲気で進行されて、
前記第２反射防止膜を形成する段階は、４０〜６０ｓｃｃｍのＡｒガス及び８０〜１２０ｓｃｃｍのＮ２ガス雰囲気で進行されることを特徴とする請求項６に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施例は、半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体素子で金属配線上に反射防止膜を形成する。
【０００３】
一方、従来技術によると金属配線工程後、素子の性能改善のために熱処理による焼結工程（Ｓｉｎｔｅｒ  Ｐｒｏｃｅｓｓ）が実施される。ところが、従来技術において焼結を実施すると、熱応力（Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ）によって、図１のように金属配線と層間絶縁層との熱膨脹係数差、または金属配線と反射防止膜との界面反応によってメタルボイド（Ｍｅｔａｌ  Ｖｏｉｄ）（Ｖ）が発生する問題がある。これは素子の信頼性を低下する主要要因として作用することがある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
実施例は、焼結進行時における熱応力（Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ）によるメタルボイドを防止することができる半導体素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施例による半導体素子は、基板上に形成された層間絶縁層と、該層間絶縁層上に形成された金属層と、前記金属層上に形成されたインピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）と、を含むことを特徴とする。
【０００６】
また、実施例による半導体素子の製造方法は、基板上に層間絶縁層を形成する段階と、前記層間絶縁層上に金属層を形成する段階と、前記金属層上にインピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）を形成する段階と、前記金属層とインピュアー反射防止膜を選択的にエッチング（蝕刻）して金属配線を形成する段階と、前記金属配線を含む基板に焼結を進行する段階と、を含むことを特徴とする。
【０００７】
実施例による半導体素子及びその製造方法によると、金属層（Ｍｅｔａｌ  Ｌａｙｅｒ）蒸着時にイン・サイチュ工程（ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）を適用してインピュアー反射防止膜を形成することで、焼結工程（Ｓｉｎｔｅｒｉｎｇ  Ｐｒｏｃｅｓｓ）による熱応力（Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ）変化を最小化することができ、これによってイメージセンサー製品のメタルボイド（Ｍｅｔａｌ  Ｖｏｉｄ）を効果的に抑制することができる。
【０００８】
また、実施例によるとストレスマイグレーション（Ｓｔｒｅｓｓ  Ｍｉｇｒａｔｉｏｎ）（ＳＭ）特性が改善されるため、メタルプロセス（Ｍｅｔａｌ  Ｐｒｏｃｅｓｓ）のマージン及び製品の信頼性を向上することができる。
【発明の効果】
【０００９】
実施例による半導体素子及びその製造方法によると、金属層（Ｍｅｔａｌ  Ｌａｙｅｒ）蒸着時にイン・サイチュ工程（ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）を適用してインピュアー反射防止膜を形成することで、焼結工程（Ｓｉｎｔｅｒ  Ｐｒｏｃｅｓｓ）による熱応力（Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ）変化を最小化することができ、これによってイメージセンサー製品のメタルボイドを効果的に抑制することができる。
【００１０】
また、実施例によるとＳＭ（Ｓｔｒｅｓｓ  Ｍｉｇｒａｔｉｏｎ）特性が改善されるため、メタルプロセスのマージン及び製品の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１１】
以下、実施例による半導体素子及びその製造方法を、添付された図面を参照して詳しく説明する。
【００１２】
実施例の説明において、各層の“上／下（ｏｎ／ｕｎｄｅｒ）”に形成されると記載する場合、直接（ｄｉｒｅｃｔｌｙ）上／下に形成される場合と、他の層を介在して（ｉｎｄｉｒｅｃｔｌｙ）上／下に形成される場合とをすべて含む。
【００１３】
本発明は、イメージセンサーに限定されるものではなく、反射防止膜と焼結工程が必要なすべての半導体素子に適用が可能である。
【００１４】
（実施例）
図２は、実施例による半導体素子の金属配線の断面図である。
【００１５】
実施例による半導体素子は基板（図示せず）上に形成された層間絶縁層（図示せず）と、前記層間絶縁層上に形成された金属層２２０と、前記金属層２２０上に形成されたインピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０と、を含み得る。
【００１６】
前記インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０は、インピュアーＴｉＮｘ膜であり得る。
【００１７】
また、前記インピュアー反射防止膜２３０は、ＴｉＮｘ（ｘ＜１）を含み得る。
【００１８】
また、前記インピュアー反射防止膜２３０は、Ｔｉ−ＴｉＮ混合層であり得る。
【００１９】
前記インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０は、３００〜３７５Åの厚さを有し得るが、これに限定されるものではない。
【００２０】
実施例において、金属配線２００は、前記金属層２２０の下側に形成されたライナー層２１０をさらに含み得る。ライナー層２１０は、第１ライナー層２１１と第２ライナー層２１３を含み得る。
【００２１】
図３及び図４は、実施例による半導体素子の金属配線に対する熱処理によるストレス変化を示す図である。
【００２２】
まず、図３は、温度による熱応力（Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ）の変化について、従来技術（ＰＯＲ）では温度による熱応力（Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ）変化が急激であることを示している。
【００２３】
反面、実施例による半導体素子は、イン・サイチュ工程（ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）を適用してインピュアー反射防止膜を形成することで、従来技術（ＰＯＲ）に比べて引張応力（Ｔｅｎｓｉｌｅ  Ｓｔｒｅｓｓ）特性があり、約４５０℃の焼結工程（Ｓｉｎｔｅｒ  Ｐｒｏｃｅｓｓ）前／後でのストレス変化が少ないために、サーマルバジェット（Ｔｈｅｒｍａｌ  Ｂｕｄｇｅｔ）による影響を最小化することができる。このように熱応力（Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ）に対する十分なマージンを有することで、焼結工程（Ｓｉｎｔｅｒ  Ｐｒｏｃｅｓｓ）に起因したメタルボイドを効果的に抑制することができる。
【００２４】
また、図４は、焼結による応力変化（Ｓｔｒｅｓｓ  Ｖａｒｉａｔｉｏｎ）について、従来技術（ＰＯＲ）は約１０６ＭＰａの急激な応力変化（Ｓｔｒｅｓｓ  Ｖａｒｉａｔｉｏｎ）があるのに対してに、実施例は、イン・サイチュ工程（ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）を適用してインピュアー反射防止膜を形成することで約２３ＭＰａの引張応力（Ｔｅｎｓｉｌｅ  Ｓｔｒｅｓｓ）特性を示す。
【００２５】
すなわち、実施例による半導体素子によると、金属層（Ｍｅｔａｌ  Ｌａｙｅｒ）蒸着時にイン・サイチュ工程（ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）を適用してインピュアー反射防止膜を形成することで、焼結工程（Ｓｉｎｔｅｒ  Ｐｒｏｃｅｓｓ）による熱応力（Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ）変化を最小化することができ、これによってイメージセンサー製品のメタルボイドを効果的に抑制することができる。
【００２６】
以下、図２を参照して実施例による半導体素子の製造方法を説明する。
【００２７】
まず、基板（図示せず）上に層間絶縁層（図示せず）を形成する。前記層間絶縁層はＰＭＤまたはＩＭＤとすることができる。
【００２８】
次に、実施例は、前記層間絶縁層上にライナー層２１０を形成する段階をさらに含み得る。前記ライナー層２１０は、第１ライナー層２１１と前記第１ライナー層２１１上に形成される第２ライナー層２１３を含み得る。例えば、前記ライナー層２１０は、Ｔｉライナー層２１１とＴｉＮライナー層２１３を含み得るが、これに限定されるものではない。
【００２９】
次に、前記ライナー層２１０上に金属層２２０を形成する。例えば、ＡｌＣｕで金属層を形成することができるが、これに限定されるものではない。
【００３０】
次に、前記金属層２２０上にインピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０を形成する。前記インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０を形成する段階は、第１反射防止膜（図示せず）を形成する段階と前記第１反射防止膜上に第２反射防止膜（図示せず）をイン・サイチュ工程（Ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）で処理する段階を含むことができる。
【００３１】
例えば、前記第１反射防止膜はＴｉ膜であり、前記第２反射防止膜はＴｉＮ膜でイン・サイチュ工程（Ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）で形成することができるが、これに限定されるものではない。
【００３２】
例えば、前記インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０は、Ｔｉ膜形成後にＴｉＮ膜をイン・サイチュ工程（Ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）で形成することでインピュアーＴｉＮｘ膜を形成して、Ｔｉ膜とＡｌＣｕの界面反応によるＴｉＡｌ３形成を最小化して焼結工程（Ｓｉｎｔｅｒ  Ｐｒｏｃｅｓｓ）に起因したメタルボイドを効果的に抑制することができる。
【００３３】
以下、実施例でのインピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０形成工程を具体的に説明する。
【００３４】
まず、インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０形成工程で、第１反射防止膜は、前記第２反射防止膜の厚さの２０〜５０％の厚さを有し得る。
【００３５】
例えば、インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０は約３００〜３７５Åの厚さを有し得る。インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０の厚さが増加するほど、ＴｉＡｌ３形成による金属配線（Ｍｅｔａｌ  Ｌｉｎｅ）の容積収縮（ｖｏｌｕｍｅ  ｓｈｒｉｎｋａｇｅ）が効果的に抑制され、表面構造（Ｓｕｒｆａｃｅ  Ｍｏｒｐｈｏｌｏｇｙ）、Ｒｓ  Ｄｒｉｆｔ  Ｉｓｓｕｅを改善することができる。すなわち、メタルのＥＭ／ＳＭ特性を向上することができる。
【００３６】
しかし、Ｔｉによる水素（Ｈ）のトラップ（Ｔｒａｐ）が増加するために、暗（Ｄａｒｋ）特性劣化が発生し得るので、Ｔｉ膜は５０〜１２５Åの厚さとすることができる。
【００３７】
また、ＴｉＮ膜の厚さは２５０Åで露光（ｐｈｏｔｏ／ｅｘｐｏｓｕｒｅ）工程時に十分なマージン（Ｍａｒｇｉｎ）を確保することができる。
【００３８】
次に、インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０形成工程において、約５〜１０ｋＷの電力（Ｐｏｗｅｒ）が消費され得る。
【００３９】
また、前記第１反射防止膜の蒸着率（Ｄ／Ｒ：Ｄｅｐ．  ｒａｔｅ）は、前記第２反射防止膜の蒸着率より高くすることができる。例えば、Ｔｉ膜の場合、蒸着率（Ｄ／Ｒ：Ｄｅｐ．Ｒａｔｅ）を高めてＴｉＡｌ３形成を最小化する。これと反対にＴｉＮの場合は、Ｄ／Ｒを低めて密集したフィルムを形成することができる。これはフォト（ｐｈｏｔｏ）工程時に現像液（Ｄｅｖｅｌｏｐｅｒ）によるＡｌのアタック（Ａｔｔａｃｋ）を防止するためである。
【００４０】
次に、前記インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０を形成する段階は、約５０℃以下の温度で進行され得る。例えば、Ｔｉ膜及びＴｉＮ膜は、≦５０℃の温度で蒸着する。
【００４１】
トラブル発生時におけるチャンバ（Ｃｈａｍｂｅｒ）（＠２００℃）内での長期間のホールディング（Ｈｏｌｄｉｎｇ）に起因したＣｕ分離（Ｓｅｇｒｅｇａｔｉｏｎ）（θＰｈａｓｅ形成）によって、金属配線（Ｍｅｔａｌ  Ｌｉｎｅ）のショート（Ｓｈｏｒｔ）が発生し、これによって収率（Ｙｉｅｌｄ）低下（Ｌｏｓｓ）が発生することがある。このような問題を防止するために、インピュアー反射防止膜２３０を形成するためのイン・サイチュ工程（Ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）では、≦５０℃の低温工程を用い得る。
【００４２】
次に、前記第１反射防止膜を形成する段階は、６０〜１００ｓｃｃｍのＡｒガス雰囲気で進行されて、前記第２反射防止膜を形成する段階は、４０〜６０ｓｃｃｍのＡｒガス及び８０〜１２０ｓｃｃｍのＮ２ガス雰囲気で進行されることができる。
【００４３】
例えば、前記インピュアー反射防止膜（Ｉｍｐｕｒｅ  ＡＲＣ）２３０を形成するためのイン・サイチュ工程（Ｉｎ−ｓｉｔｕ  Ｐｒｏｃｅｓｓ）では、密集したインピュアー（Ｉｍｐｕｒｅ）ＴｉＮｘフィルム構造を形成するために、８０ｓｃｃｍ（Ａｒ）−５０／１００ｓｃｃｍ（Ａｒ／Ｎ２）のプロセスガス（Ｐｒｏｃｅｓｓ  Ｇａｓ）を用い得る。これは、その後進行されるフォト（ｐｈｏｔｏ）工程時における現像液（Ｄｅｖｅｌｏｐｅｒ）によるＡｌのアタック（Ａｔｔａｃｋ）を防止するためである。
【００４４】
その次に、前記金属層２２０とインピュアー反射防止膜２３０とを選択的にエッチングして金属配線２００を形成する。
【００４５】
その後、前記金属配線２００を含む基板に焼結を施す。
【００４６】
本発明は記載された実施例及び図面によって限定されるものではなくて、請求項の権利範囲に属する範囲内で多様な他の実施例が可能である。
【図面の簡単な説明】
【００４７】
【図１】従来技術による半導体素子の金属配線で発生するメタルボイド写真である。
【図２】実施例による半導体素子の金属配線の断面図である。
【図３】実施例による半導体素子の金属配線に対する熱処理によるストレス変化を示す図である。
【図４】実施例による半導体素子の金属配線に対する熱処理によるストレス変化を示す図である。
【符号の説明】
【００４８】
２１０  ライナー層、  ２１１  第１ライナー層、  ２１３  第２ライナー層、  ２２０  金属層、  ２３０  インピュアー反射防止膜。
【図１】
2009158949.tif 000003
【図２】
2009158949.tif 000004
【図３】
2009158949.tif 000005
【図４】
2009158949.tif 000006