(57)【要約】【課題】半導体装置の高生産または低コスト化を実現させる。【解決手段】半導体素子２０の電気的特性を評価する素子試験装置１は、半導体素子２０のコレクタ電極に接触して、半導体素子２０を支持する金属板（支持台）１１と、支持された半導体素子２０のエミッタ電極２０ｅを押圧しつつ、エミッタ電極２０ｅに接触する回転伸縮機構を備えた複数の接触子３０ｅと、接触子３０ｅに振動を伝動させる振動機構と、接触子３０ｅの回転伸縮機構を固定する固定機構と、を備える。この様な素子試験装置１を用いれば、半導体素子２０の高生産または低コスト化が実現する。【選択図】図１
2009294088.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の電気的特性を評価する素子試験装置であって、
前記半導体素子の第１の主面に配設された第１の主電極に接触して、前記半導体素子を支持する支持台と、
支持された前記半導体素子の第２の主面に配設された第２の主電極を押圧しつつ、前記第２の主電極に接触する回転伸縮機構を備えた複数の接触子と、
前記接触子に振動を伝動させる振動機構と、
前記接触子の回転伸縮機構を固定する固定機構と、
を備えたことを特徴とする素子試験装置。
【請求項２】
前記第２の主面に配設された制御用電極に接触する別の接触子を備えたことを特徴とする請求項１記載の素子試験装置。
【請求項３】
前記接触子並びに前記別の接触子が、ホルダ部と、前記ホルダ部に挿入されたプランジャ部と、前記プランジャ部の端に設けられた先端部と、を有することを特徴とする請求項２記載の素子試験装置。
【請求項４】
前記プランジャ部が回転伸縮することを特徴とする請求項３記載の素子試験装置。
【請求項５】
前記プランジャ部を第１の固定機構と第２の固定機構により挟持することにより、前記接触子並びに前記別の接触子の回転伸縮機構を固定することを特徴とする請求項３または４記載の素子試験装置。
【請求項６】
前記第１の主電極と前記第２の主電極との間に第１の電圧を印加し、前記第２の主電極と制御用電極との間に第２の電圧を印加する電圧印加手段を備えていることを特徴とする請求項１記載の素子試験装置。
【請求項７】
半導体素子の第１の主面に配設された第１の主電極が支持台に接触するように、前記半導体素子を前記支持台に載置するステップと、
複数の接触子を載置された前記半導体素子の第２の主面に配設された第２の主電極に押圧し、前記第２の主電極に前記複数の接触子の先端部を回転伸縮させながら接触させると共に、別の接触子を前記第２の主面に配設された制御用電極に押圧し、前記制御用電極に前記別の接触子の先端部を回転伸縮させながら接触させるステップと、
前記接触子の回転伸縮動作を固定するステップと、
前記接触子に超音波振動を伝動させるステップと、
前記第１の主電極と前記第２の主電極との間に第１の電圧を印加し、前記第２の主電極と前記制御用電極との間に第２の電圧を印加し、前記半導体素子の電気的特性を評価するステップと、
を有することを特徴とする素子試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は素子試験装置及び素子試験方法に関し、特に、半導体素子に係る素子試験装置及び素子試験方法に関する。
【背景技術】
【０００２】
車両機器等で用いられる電力用スイッチング素子として、低損失且つ高速スイッチングが可能なパワー半導体素子が用いられている。
車両機器では、作動させる電流容量が大きいことから、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を並列接続して、所謂パワーモジュールとして用いるのが一般的である。
【０００３】
このパワーモジュールの出荷試験では、モジュール化前に、パワー半導体素子単体でのゲート遮断時の漏れ電流測定、瞬時最大電流値でのスイッチング試験等を行い、不良素子を事前に排除している。
【０００４】
この様なパワー半導体素子を検査する試験装置について以下に説明する。
パワー半導体素子およびその試験装置の一例として、図６にはＩＧＢＴ素子の要部図を示し、図７には素子試験装置の要部斜視図を示している。ここで、図６には、試験用に用いるＩＧＢＴ素子の上面と、その側面が示され、図７には、瞬時最大電流値でのスイッチング試験が可能な素子試験装置の要部構成が示されている。
【０００５】
図６に示すように、ＩＧＢＴ素子１００は、例えば、板状の外形をなし、その主面（上面側）の一部にゲート電極１０１が配置されている。そして、ゲート電極１０１以外の部分のほぼ全面にエミッタ電極１０２を配置している。また、ゲート電極１０１とエミッタ電極１０２との間には絶縁層１０３が設けられ、ゲート電極１０１とエミッタ電極１０２間の絶縁を確保している。更に、ゲート電極１０１とエミッタ電極１０２が配置されている主面の反対側（裏面側）には、コレクタ電極１０４を配置している。
【０００６】
そして、上記のＩＧＢＴ素子１００を、図７に示す如く、素子試験装置２００の基体２０１上に載置する。
ここで、素子試験装置２００にあっては、上述した基体２０１と、金属製の支持台２０２と、多数配置されたコンタクトピン２０３とを含む構成としている。そして、当該支持台２０２に電圧を印加することにより、コレクタ電極１０４に所定の電圧が印加される。
【０００７】
また、素子試験装置２００にあっては、コンタクトピン２０３を矢印の方向に降下させ、コンタクトピン２０３の先端をＩＧＢＴ素子１００のゲート電極１０１及びエミッタ電極１０２に接触させる。
【０００８】
そして、ゲート電極１０１には、コンタクトピン２０３の中の１本（コンタクトピン２０３ｇ）を接触させ、コンタクトピン２０３ｇを介し、ゲート電極１０１にゲート信号を入力する。
【０００９】
また、エミッタ電極１０２に接触したコンタクトピン２０３に於いては、これを接地し、エミッタ電極１０２を接地電位とする。
素子試験装置２００に、この様な多数のコンタクトピン２０３を配置する理由は、エミッタ電極１０２上での局部的な電流集中を回避するためである。
【００１０】
例えば、１本ないし数本のコンタクトピンのみをエミッタ電極１０２に接触させた場合、エミッタ電極１０２側に於いては、当該コンタクトピンの先端が点接触するため、当該接触部に電流が集中する。そして、かかる電流集中により、ＩＧＢＴ素子１００内で、局部的な発熱が生じ、ＩＧＢＴ素子１００が破損する場合がある。
【００１１】
この様な電流集中を回避するために、多数のコンタクトピン２０３をエミッタ電極１０２に接触させ、各々のコンタクトピン２０３に電流を分散させる。これにより、ＩＧＢＴ素子１００は、局部的な発熱を有することなく、許容発熱温度以下を維持する。
【００１２】
この様な素子試験装置２００を用いて、ＩＧＢＴ素子１００のエミッタ電極１０２とコレクタ電極１０４との間に電圧を印加し、ゲート電極１０１にゲート信号を入力する。そして、ＩＧＢＴ素子１００のエミッタ電極１０２とコレクタ電極１０４間の導通または遮断状態を繰り返させ、例えば、スイッチング特性を評価する（例えば、特許文献１参照）。
【００１３】
しかし、エミッタ電極１０２表面には、自然酸化膜が形成されている。従って、エミッタ電極１０２に接触させるコンタクトピン２０３を複数本にしても、当該自然酸化膜を介してコンタクトピン２０３とエミッタ電極１０２とが接触することになる。
【００１４】
この様な状態では、接触抵抗が高くなり、精度よく上記素子試験を実施することができない。
これに対し、コンタクトピン２０３に回転機構をもたせ、コンタクトピン２０３を回転させることにより、上記自然酸化膜を研磨する方法が開示されている（例えば、特許文献２参照）。或いは、コンタクトピン２０３に振動（超音波）を与えることにより、上記自然酸化膜を研磨する方法が開示されている（例えば、特許文献３参照）。
【００１５】
そして、これらの方法を組み合わせることにより、コンタクトピン２０３とエミッタ電極１０２との接触抵抗をより低減できると考えられる。
【特許文献１】特開２００６−３３７２４７号公報
【特許文献２】特開２００６−３４３１１３号公報
【特許文献３】特開２００７−０９３５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかし、上記回転機構を備えたコンタクトピンは、その内部にバネを内蔵している。この様なコンタクトピンに振動（超音波）を与えても、その振動がバネにより吸収されてしまう。従って、コンタクトピンの先端に振動が充分に伝動せず、接触抵抗が充分に低減しないという問題が発生している。
【００１７】
また、この様な状態で素子試験を遂行すると、特定のコンタクトピンに大電流が隔たってしまい、ジュール熱が発生する。これにより、エミッタ電極１０２表面が溶融・軟化する場合がある。そして、溶融後、再結晶化した電極部は、溶融しない部分と比べ結晶粒が小さくなっている。その結果、エミッタ電極１０２は、均質膜でなくなってしまう。
【００１８】
この様な不均一材質の主電極を備えたパワー半導体素子を作動させると、当該パワー半導体素子の特定セルのみに大電流が通電し、本来良品である筈のパワー半導体素子に損傷を与えることがあった。
【００１９】
従って、従前の素子試験をパワー半導体素子に実施させると、半導体装置の生産性が向上しないという問題があった。
また、当該破壊によって、パワー半導体素子から導電性の微小な破壊片等による汚染が発生し、当該微小な破壊片がコンタクトピン、支持台２０２等に拡散・付着し、新規に検査するＩＧＢＴ素子に悪影響を与える場合もあった。
【００２０】
従前に於いては、この様な破損が発生する毎に、コンタクトピン、支持台２０２等から汚染の除去作業を行っていたが、この様な作業工程は半導体装置の生産性を低下させ、コスト高を更に招来してしまう。
【００２１】
本発明は、上記の問題を解決するものであり、高品質で、半導体装置の高生産性且つ低コスト化を図ることのできる素子試験装置及び素子試験方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記課題を解決するために、本発明の一態様では、半導体素子の電気的特性を評価する素子試験装置であって、前記半導体素子の第１の主面に配設された第１の主電極に接触して、前記半導体素子を支持する支持台と、支持された前記半導体素子の第２の主面に配設された第２の主電極を押圧しつつ、前記第２の主電極に接触する回転伸縮機構を備えた複数の接触子と、前記接触子に振動を伝動させる振動機構と、前記接触子の回転伸縮機構を固定する固定機構と、を備えたことを特徴とする素子試験装置が提供される。
【００２３】
また、本発明の別の一態様では、半導体素子の第１の主面に配設された第１の主電極が支持台に接触するように、前記半導体素子を前記支持台に載置するステップと、複数の接触子を載置された前記半導体素子の第２の主面に配設された第２の主電極に押圧し、前記第２の主電極に前記複数の接触子の先端部を回転伸縮させながら接触させると共に、別の接触子を前記第２の主面に配設された制御用電極に押圧し、前記制御用電極に前記別の接触子の先端部を回転伸縮させながら接触させるステップと、前記接触子の回転伸縮動作を固定するステップと、前記接触子に超音波振動を伝動させるステップと、前記第１の主電極と前記第２の主電極との間に第１の電圧を印加し、前記第２の主電極と前記制御用電極との間に第２の電圧を印加し、前記半導体素子の電気的特性を評価するステップと、を有することを特徴とする素子試験方法が提供される。
【発明の効果】
【００２４】
本発明によれば、半導体装置の高生産または低コスト化を図ることのできる素子試験装置及び素子試験方法が実現する。
【発明を実施するための最良の形態】
【００２５】
以下、本実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
最初に、第１の実施の形態を、図面を参照して詳細に説明する。
【００２６】
図１は第１の実施の形態の素子試験装置を説明するための要部模式図である。当該図１では、素子試験装置１の斜視図が例示されている。また、図１には、被検体である半導体素子２０が併せて図示されている。
【００２７】
素子試験装置１にあっては、セラミックまたは樹脂で構成された基体（絶縁基体）１０と、当該基体１０上に固定された金属板（支持台）１１と、金属板１１に対向するように配置された複数の接触子３０ｅ並びに接触子３０ｇと、を有している。
【００２８】
ここで、金属板１１は、銅（Ｃｕ）を主成分とする材質で構成され、その上面が平坦性よく研磨されている。
また、半導体素子２０は、例えば、図６に例示する縦型のＩＧＢＴ素子１００であり、その上面側に、主電極であるエミッタ電極２０ｅと、制御用電極であるゲート電極２０ｇと、が配置されている。
【００２９】
また、半導体素子２０のエミッタ電極２０ｅが配設されている主面とは反対の主面、即ち半導体素子２０の裏面側に於いては、他の主電極であるコレクタ電極（図示しない）が配置されている。そして、金属板１１とコレクタ電極とが接触するように、金属板１１上に半導体素子２０が載置されている。
【００３０】
これらのゲート電極２０ｇ、エミッタ電極２０ｅ、並びにコレクタ電極は、例えば、アルミニウム（Ａｌ）を主成分とする金属により構成されている。
また、ここで用いた半導体素子２０は、縦型のＩＧＢＴ素子に限ることはない。例えば、縦型のパワーデバイスであれば、当該素子試験装置１に適用が可能である。具体的には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）素子またはＦＷＤ（Free Wheeling Diode）素子であってもよい。但し、ＦＷＤ素子の場合は、前記ゲート電極２０ｇに対応する部位がないものとなる。
【００３１】
また、素子試験装置１にあっては、エミッタ電極２０ｅの上方に、当該エミッタ電極２０ｅと電気的な接触を図るための複数の接触子（プローブピン）３０ｅが配置されている。また、ゲート電極２０ｇの上方には、当該ゲート電極２０ｇと電気的な接触を図るための接触子３０ｇが配置されている。この様な接触子３０ｅ、接触子３０ｇは棒状であり、接触子ヘッド４０内にその一部を挿通させている。即ち、夫々の接触子３０ｅ並びに接触子３０ｇは、接触子ヘッド４０に支持されている。
【００３２】
尚、接触子３０ｅ並びに接触子３０ｇの材質は、金属製である、但し、その先端部に於いては、その材質を炭素系鋼材（ＳＫ鋼）としている。
また、素子試験装置１にあっては、複数の接触子３０ｅ並びに接触子３０ｇを、半導体素子２０のエミッタ電極２０ｅ並びにゲート電極２０ｇに同時に押し付ける加重機構（押圧機構）を備えている（図示しない）。
【００３３】
また、接触子３０ｅ並びに接触子３０ｇは、その先端部を回転させながら、伸縮することができる（後述）。
この様な接触子３０ｅ並びに接触子３０ｇを、図の矢印の方向に降下させて、複数の接触子３０ｅをエミッタ電極２０ｅに接触させ、同時に、接触子３０ｇをゲート電極２０ｇに接触させることができる。
【００３４】
この様に、素子試験装置１は、夫々の接触子３０ｅ並びに接触子３０ｇの先端を、夫々、エミッタ電極２０ｅ並びにゲート電極２０ｇに抗するように接触させると共に、接触子３０ｅ並びに接触子３０ｇの先端を回転させながら、エミッタ電極２０ｅ並びにゲート電極２０ｇに接触させることができる。そして、当該先端を回転させることにより、エミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に形成している自然酸化膜を研磨・除去することができる。
【００３５】
また、素子試験装置１にあっては、接触子ヘッド４０上に振動ユニット（振動機構）４１が装着されている。また、接触子ヘッド４０の下方には、押え機構（固定機構）４２Ｌ，４２Ｒが配置されている。また、押え機構４２Ｌ，４２Ｒは、接触子ヘッド４０に支持部材（図示しない）を介して固定・支持されている。
【００３６】
そして、振動ユニット４１は、例えば、超音波を発振し、接触子ヘッド４０並びに押え機構４２Ｌ，４２Ｒを振動させることができる。そして、当該振動を、夫々の接触子３０ｅ並びに接触子３０ｇの先端にまで伝動させることができる。
【００３７】
即ち、夫々の接触子３０ｅ並びに接触子３０ｇの先端を、夫々、エミッタ電極２０ｅ並びにゲート電極２０ｇに接触させた際に、上記振動が接触子３０ｅ並びに接触子３０ｇの先端にまで伝動すると、接触子と電極の間に残存している可能性のある自然酸化膜をより徹底的に除去するとともに、エミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に、局部的な摩擦熱が発生する。そして、当該摩擦熱により、エミッタ電極２０ｅ並びにゲート電極２０ｇが軟化し、接触子３０ｅ並びに接触子３０ｇの先端を、夫々、エミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に食い込ませることができる。
【００３８】
これにより、夫々の接触子３０ｅ並びに接触子３０ｇと、エミッタ電極２０ｅ並びにゲート電極２０ｇとの点接触が回避され、互いに接触する接触面積を向上させることができる。
【００３９】
また、素子試験装置１にあっては、金属板１１と接触子３０ｅとの間に、所定の電圧を印加させる電圧印加手段を備え、ゲート電極２０ｇに所定の電圧信号を印加する別の電圧印加手段を備えている。
【００４０】
この様な素子試験装置１を用いて、半導体素子２０の素子試験が遂行される。
次に、上述した素子試験装置１の所定の部位について、より詳細に説明する。
尚、以下に例示する全ての図面に於いては、同一の部材に同一の符号を付し、一度説明した部材についての詳細な説明は省略する。
【００４１】
図２は第１の実施の形態の素子試験装置を説明するための要部模式図である。当該図２では、上記接触子３０ｅの側面が例示されている。
当該接触子３０ｅにあっては、外部ホルダ３０ｈと、外部ホルダ３０ｈに挿入されたプランジャ３０ｐと、プランジャ３０ｐの端に設けられた先端部３０ｔと、を含む構成としている。また、先端部３０ｔは、上記自然酸化膜を研磨・除去できるように、その先端を先鋭状或いはＲ形状としている。
【００４２】
また、接触子３０ｅにあっては、プランジャ３０ｐの側面に螺旋状の溝部（凹部）３０ｄが設けられている。また、外部ホルダ３０ｈの内壁には、当該溝部３０ｄと嵌合する凸部（図示しない）が形成されている。そして、溝部３０ｄと凸部との間隙には、潤滑油が充填されている。
【００４３】
即ち、プランジャ３０ｐは、当該凸部をガイドとして、外部ホルダ３０ｈから突出させたり、挿入させたりすることができる。そして、その上下運動と共に、プランジャ３０ｐは、その中心軸を基準にして回転（自転）することができる。
【００４４】
また、接触子３０ｅにあっては、プランジャ３０ｐのもう一方の端に、止め具３０ｓを装着している。そして、当該止め具３０ｓには、外部ホルダ３０ｈ内に設けられたバネ３０ｓｐの先端が接触している。これにより、上記プランジャ３０ｐは、止め具３０ｓを介して、バネ３０ｓｐの反発力を常時受ける。
【００４５】
但し、外部ホルダ３０ｈの内壁には、ストッパ３０ｓｔが設けられ、止め具３０ｓをストッパ３０ｓｔにて係止させることができる。これにより、外部ホルダ３０ｈから必要長さ以上に、プランジャ３０ｐが突出しない構成になる。
【００４６】
また、この様な接触子３０ｅ、接触子３０ｇを、それぞれ上記エミッタ電極２０ｅ、上記ゲート電極２０ｇに押し付けると、プランジャ３０ｐは、自ら回転しながら外部ホルダ３０ｈ内に押し込まれる。
【００４７】
この際、プランジャ３０ｐは、バネ３０ｓｐから強い反発力を受けることになる。そして、当該反発力が、先端部３０ｔがエミッタ電極２０ｅ或いはゲート電極２０ｇを押圧する押圧力になる。
【００４８】
尚、バネ３０ｓｐの反発力は、プランジャ３０ｐのストロークにより変化するので、先端部３０ｔをエミッタ電極２０ｅに食い込ませる程度に応じて、プランジャ３０ｐのストロークを調整すればよい。この様な調整は、上記加重機構により、自動的に調整される。
【００４９】
また、図２に例示する接触子３０ｅの構成は、上記接触子３０ｇにも適用される。
図３は第１の実施の形態の素子試験装置を説明するための要部模式図である。
先ず、図３（ａ）には、上記押え機構４２Ｌの一部が例示されている。
【００５０】
図３（ａ）に示す如く、押え機構４２Ｌは、平面板４２Ｌｐと、当該平面板４２Ｌｐを貫通する長円形の貫通孔４２Ｌｈと、貫通孔４２Ｌｈの端部から平面板４２Ｌｐに対し鉛直方向に延出された半円柱状の爪部４２Ｌｎと、を備えている。
【００５１】
ここで、貫通孔４２Ｌｈは、平面板４２Ｌｐに接触子３０ｅ並びに接触子３０ｇと同数あり、同ピッチで配設されている。そして、当該貫通孔４２Ｌｈ内に、上記接触子のプランジャ３０ｐ（図３（ａ）では、不図示）が挿入される。
【００５２】
尚、上記押え機構４２Ｒは、押え機構４２Ｌと同様の構成を有している。
次に、図３（ｂ）には、図１に例示した如く、押え機構４２Ｌ，４２Ｒを組にしたときの要部図が示されている。ここで、押え機構４２Ｒは、押え機構４２Ｌと同様に、平面板４２Ｒｐと、当該平面板４２Ｒｐを貫通する、長円形の貫通孔４２Ｒｈと、貫通孔４２Ｒｈの端部から平面板４２Ｒｐに対し鉛直方向に延出された、半円柱状の爪部４２Ｒｎと、を備えている。
【００５３】
図３（ｂ）に示す如く、押え機構４２Ｒと押え機構４２Ｌは、夫々の爪部４２Ｌｎ，４２Ｒｎが配設されている側の主面が対向するように配置されている。そして、上記接触子のプランジャ３０ｐを、夫々の貫通孔４２Ｌｈ，４２Ｒｈ内に挿通させることができる。
【００５４】
更に、図中の矢印の方向に、押え機構４２Ｒと押え機構４２Ｌとを移動させることにより、プランジャ３０ｐを夫々の爪部４２Ｌｎ，４２Ｒｎで固定することができる。
尚、プランジャ３０ｐを左右から均等の力で固定できるように、爪部４２Ｌｎと爪部４２Ｒｎとは、プランジャ３０ｐの中心軸を基準にして、互いに対向するように配置されている。
【００５５】
そして、上記振動ユニット４１を発振させる際には、プランジャ３０ｐを夫々の爪部４２Ｌｎ，４２Ｒｎで固定した状態で、当該振動ユニット４１を発振させる。
この際、プランジャ３０ｐは、爪部４２Ｌｎ，４２Ｒｎにより、強固に固定されていることから、振動ユニット４１を発振させているときに、プランジャ３０ｐが上下方向に共振することがない。即ち、上記発振が上記バネ３０ｓｐにより吸収されることはない。
【００５６】
これにより、上記振動ユニット４１から発せられる振動が確実にプランジャ３０ｐの先端部３０ｔにまで伝動する。
尚、爪部４２Ｌｎ，４２Ｒｎによるプランジャ３０ｐの固定を解除するには、図３（ｂ）中に示す矢印の方向とは反対の方向に、押え機構４２Ｒ並びに押え機構４２Ｌを移動させる。そして、夫々の貫通孔４２Ｌｈ，４２Ｒｈの中心に、プランジャ３０ｐを位置させる。これにより、プランジャ３０ｐと押え機構４２Ｒ，４２Ｌとは非接触状態になる。即ち、プランジャ３０ｐは、押え機構４２Ｒ，４２Ｌからフリーになり、上述した如く、上下運動並びに回転をすることができる。
【００５７】
尚、押え機構４２Ｒ，４２Ｌの制御は、制御装置（図示しない）により、自動的に行われる。
この様に、第１の実施の形態に係る素子試験装置１は、半導体素子２０の第１の主面に配設されたコレクタ電極に接触して、半導体素子２０を支持する金属板（支持台）１１と、支持された半導体素子２０の第２の主面に配設されたエミッタ電極２０ｅを押圧しつつ、エミッタ電極２０ｅに接触する回転伸縮機構を備えた複数の接触子３０ｅと、接触子３０ｅに振動を伝動させる振動ユニット４１と、接触子３０ｅの回転伸縮機構を固定する押え機構４２Ｒ，４２Ｌと、を備えている。
【００５８】
次に、素子試験装置１を用いた具体的な素子試験方法を詳細に説明する。
先ず、図１に示すように、金属板１１上に、ハンドラ（図示しない）によって半導体素子２０を載置する。これにより、半導体素子２０の下面側が金属板１１に接触する。
【００５９】
そして、半導体素子２０の上方に於いて、接触子３０ｅ並びに接触子３０ｇの位置合わせを行い、夫々の接触子３０ｅ並びに接触子３０ｇの先端部３０ｔを、エミッタ電極２０ｅ並びにゲート電極２０ｇに対向させる。
【００６０】
尚、この段階では、上記プランジャ３０ｐは、押え機構４２Ｒ，４２Ｌと非接触状態を維持している。即ち、プランジャ３０ｐは、押え機構４２Ｒ，４２Ｌからフリーの状態にある。
【００６１】
次に、図４に示すように、接触子３０ｅ並びに接触子３０ｇを、上記エミッタ電極２０ｅ並びにゲート電極２０ｇに向かい降下させ、夫々の接触子３０ｅ並びに接触子３０ｇの先端を、夫々、エミッタ電極２０ｅ並びにゲート電極２０ｇに接触させる。そして、上記加重機構を用いて、夫々の接触子３０ｅ並びに接触子３０ｇの上記先端部３０ｔを、夫々、エミッタ電極２０ｅ並びにゲート電極２０ｇに押し付ける。
【００６２】
この様な押し付けにより、上記プランジャ３０ｐは外部ホルダ３０ｈ内に挿入されると共に、夫々の先端部３０ｔが回転し、エミッタ電極２０ｅ並びにゲート電極２０ｇ上に形成している自然酸化膜を研磨・除去する。これにより、エミッタ電極２０ｅの金属部分と接触子３０ｅ、ゲート電極２０ｇの金属部分と接触子３０ｇとが隙間なく接触する。
【００６３】
また、半導体素子２０の上面側が接触子３０ｅ並びに接触子３０ｇにより押し付けられることにより、半導体素子２０のコレクタ電極に於いても、当該コレクタ電極と金属板１１とが隙間なく密着する。
【００６４】
そして、上記プランジャ３０ｐのストロークが所定の長さになるまで、夫々の接触子３０ｅ並びに接触子３０ｇを、夫々、エミッタ電極２０ｅ並びにゲート電極２０ｇに押し付けた後、押え機構４２Ｒ，４２Ｌにより、夫々のプランジャ３０ｐを固定する。
【００６５】
続いて、振動ユニット４１を作動させ、上述した如く、振動ユニット４１から発せられる超音波振動をプランジャ３０ｐの先端部３０ｔにまで伝動させる。
これにより、先端部３０ｔがエミッタ電極２０ｅ並びにゲート電極２０ｇに当接する箇所に於いては、局所的な軟化が生じる。そして、夫々の先端部３０ｔがエミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に食い込む。
【００６６】
次に、上記食い込ませた状態を維持しながら、素子試験装置１に外付けしたテスタ（図示しない）を用いて、エミッタ電極２０ｅと金属板１１との間に、接触子３０ｅを通じて所定の電圧（数キロボルト以下）を印加する。更に、エミッタ電極２０ｅとゲート電極２０ｇとの間に、接触子３０ｅ並びに接触子３０ｇを通じてゲート信号（例えば、Pulse Width Modulation，PWM）を印加する。尚、図示しないテスタからは、接触子３０ｅ，３０ｇ並びに金属板１１と導通するためのリード線が複数延出され、半導体素子２０の電気的特性を評価し得る素子試験回路が構成されている。そして、半導体素子２０の電気的特性試験を開始する。
【００６７】
この様な方法により、素子試験が遂行される。
この様に、第１の実施の形態に係る素子試験方法では、半導体素子２０の第１の主面に配設されたコレクタ電極が金属板（支持台）１１に接触するように、半導体素子２０を金属板（支持台）１１に載置し、複数の接触子３０ｅを載置された半導体素子２０の第２の主面に配設されたエミッタ電極２０ｅに押圧し、エミッタ電極２０ｅに複数の接触子３０ｅの先端部を回転伸縮させながら接触させると共に、別の接触子３０ｇを第２の主面に配設されたゲート電極２０ｇに押圧し、ゲート電極２０ｇに別の接触子３０ｇの先端部を回転伸縮させながら接触させる。そして、接触子３０ｅ，３０ｇの回転伸縮動作を固定し、接触子３０ｅ，３０ｇに超音波振動を伝動させ、コレクタ電極とエミッタ電極２０ｅとの間に第１の電圧を印加し、エミッタ電極２０ｅとゲート電極２０ｇとの間に第２の電圧を印加し、半導体素子２０の電気的特性を評価する。
【００６８】
また、第１の実施の形態によれば、以下のような具体的な効果を得る。
上述した如く、第１の実施の形態では、接触子３０ｅ，３０ｇの先端部３０ｔが回転すると共に、プランジャ３０ｐを押え機構４２Ｒ，４２Ｌにより固定することができる。従って、振動ユニット４１から発せられる振動が上記バネ３０ｓｐにより吸収されることはなく、前記振動を確実に上記先端部３０ｔにまで伝動させることができる。
【００６９】
従って、エミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に形成された自然酸化膜が確実に除去されると共に、エミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に、上記先端部３０ｔが確実に食い込み、接触子３０ｅ，３０ｇとエミッタ電極２０ｅ並びにゲート電極２０ｇとの接触面積が増加する。即ち、接触子３０ｅ，３０ｇとエミッタ電極２０ｅ並びにゲート電極２０ｇとの接触抵抗が大きく低減する。
【００７０】
これにより、素子試験の際には、特定の接触子に大電流が集中して流れることはなく、電極上に於いて局部的なジュール熱が発生することもない。従って、半導体素子２０の電極表面が溶融・軟化することもなく、前記電極が不均質になることもない。よって、半導体素子２０を作動させても、半導体素子２０の特定セルのみに大電流が通電することはなく、半導体素子２０の電気的特性試験を安定して実施することができる。
【００７１】
また、半導体素子２０が大電流により損傷しないことから、半導体素子２０から電極などに由来する導電性の微小な破壊片等が発生することがない。従って、当該破壊片が接触子、金属板１１等に拡散・付着することがなく、新規に検査する半導体素子に悪影響を与えることもない。また、接触子３０ｅ，３０ｇ、金属板１１等から汚染物の除去を行う作業工程も要しない。
【００７２】
この様に、第１の実施の形態によれば、半導体素子２０の電気的特性試験を安定して実施することができ、半導体素子２０の高生産または低コスト化が実現する。
＜第２の実施の形態＞
次に、第１の実施の形態を変形させた第２の実施の形態について、図面を参照して詳細に説明する。
【００７３】
図５は第２の実施の形態の素子試験装置を説明するための要部模式図である。当該図５では、素子試験装置２の斜視図が例示されている。また、図５には、被検体である半導体素子２０が併せて図示されている。
【００７４】
素子試験装置２にあっては、基体１０と、当該基体１０上に固定された金属板（支持台）１１と、金属板１１に対向するように配置された複数の接触子３０ｅ並びに接触子３０ｇと、を有している。
【００７５】
また、半導体素子２０は、その上面側に、主電極であるエミッタ電極２０ｅと、制御用電極であるゲート電極２０ｇと、が配置されている。
また、半導体素子２０のエミッタ電極２０ｅが配設されている主面とは反対の主面、即ち半導体素子２０の裏面側に於いては、他の主電極であるコレクタ電極（図示しない）が配置されている。そして、金属板１１とコレクタ電極とが接触するように、金属板１１上に半導体素子２０が載置されている。
【００７６】
また、素子試験装置２にあっては、エミッタ電極２０ｅの上方に、当該エミッタ電極２０ｅと電気的な接触を図るための複数の接触子３０ｅが配置されている。また、ゲート電極２０ｇの上方には、当該ゲート電極２０ｇと電気的な接触を図るための接触子３０ｇが配置されている。この様な接触子３０ｅ、接触子３０ｇは棒状であり、接触子ヘッド４０内にその一部を挿通させている。即ち、夫々の接触子３０ｅ並びに接触子３０ｇは、接触子ヘッド４０に支持されている。
【００７７】
また、素子試験装置２にあっては、複数の接触子３０ｅ並びに接触子３０ｇを、半導体素子２０のエミッタ電極２０ｅ並びにゲート電極２０ｇに同時に押し付ける加重機構（押圧機構）を備えている（図示しない）。
【００７８】
また、接触子３０ｅ並びに接触子３０ｇは、上述した如く、その先端部を回転させながら、伸縮することができる。
この様な接触子３０ｅ並びに接触子３０ｇを、図の矢印の方向に降下させて、複数の接触子３０ｅをエミッタ電極２０ｅに接触させ、同時に、接触子３０ｇをゲート電極２０ｇに接触させることができる。
【００７９】
この様に、素子試験装置２は、夫々の接触子３０ｅ並びに接触子３０ｇの先端を、夫々、エミッタ電極２０ｅ並びにゲート電極２０ｇに抗するように接触させると共に、接触子３０ｅ並びに接触子３０ｇの先端を回転させながら、エミッタ電極２０ｅ並びにゲート電極２０ｇに接触させることができる。そして、当該先端を回転させることにより、エミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に形成している自然酸化膜を研磨・除去することができる。
【００８０】
そして、素子試験装置２にあっては、基体１０下に振動ユニット４１が装着されている。また、基体１０と振動ユニット４１とを分けないで、基体１０自体が振動機能をもつ、すなわち基体１０が振動ユニット４１を兼ねるようにしてもよい。基体１０に振動機能をもたせるために基体１０は絶縁基体ではなくなる場合は、金属板（支持台）１１と基体１０との間に、絶縁板を介設する。また、接触子ヘッド４０の下方には、押え機構（固定機構）４２Ｌ，４２Ｒが配置されている。また、押え機構４２Ｌ，４２Ｒは、接触子ヘッド４０に支持部材（図示しない）を介して固定・支持されている。
【００８１】
そして、振動ユニット４１は、例えば、超音波を発振し、金属板１１および半導体素子２０を振動させることができる。
即ち、夫々の接触子３０ｅ並びに接触子３０ｇの先端を、夫々、エミッタ電極２０ｅ並びにゲート電極２０ｇに接触させた際に、上記振動が接触子３０ｅ並びに接触子３０ｇの先端と半導体素子２０との接触部にまで伝動すると、エミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に、局部的な摩擦熱が発生する。そして、当該摩擦熱により、エミッタ電極２０ｅ並びにゲート電極２０ｇが軟化し、接触子３０ｅ並びに接触子３０ｇの先端を、夫々、エミッタ電極２０ｅ表面並びにゲート電極２０ｇ表面に食い込ませることができる。
【００８２】
これにより、夫々の接触子３０ｅ並びに接触子３０ｇと、エミッタ電極２０ｅ並びにゲート電極２０ｇとの点接触が回避され、互いに接触する接触面積を向上させることができる。
【００８３】
また、素子試験装置２にあっては、金属板１１と接触子３０ｅとの間に、所定の電圧を印加させる電圧印加手段を備え、ゲート電極２０ｇに所定の電圧信号を印加する別の電圧印加手段を備えている。
【００８４】
この様な素子試験装置２を用いても、上述した素子試験を実施することができる。
また、第２の実施の形態によっても、第１の実施の形態と同様の効果を得る。
【図面の簡単な説明】
【００８５】
【図１】第１の実施の形態の素子試験装置を説明するための要部模式図である（その１）。
【図２】第１の実施の形態の素子試験装置を説明するための要部模式図である（その２）。
【図３】第１の実施の形態の素子試験装置を説明するための要部模式図である（その３）。
【図４】第１の実施の形態の素子試験方法を説明するための要部模式図である。
【図５】第２の実施の形態の素子試験装置を説明するための要部模式図である。
【図６】ＩＧＢＴ素子の要部図である。
【図７】素子試験装置の要部斜視図である。
【符号の説明】
【００８６】
１，２  素子試験装置
１０  基体
１１  金属板（支持台）
２０  半導体素子
２０ｅ  エミッタ電極
２０ｇ  ゲート電極
３０ｅ，３０ｇ  接触子
３０ｄ  溝部
３０ｈ  外部ホルダ
３０ｐ  プランジャ
３０ｓ  止め具
３０ｓｐ  バネ
３０ｓｔ  ストッパ
３０ｔ  先端部
４０  接触子ヘッド
４１  振動ユニット
４２Ｌ，４２Ｒ  押え機構
４２Ｌｈ，４２Ｒｈ  貫通孔
４２Ｌｎ，４２Ｒｎ  爪部
４２Ｌｐ，４２Ｒｐ  平面板
【図１】
2009294088.tif 000003
【図２】
2009294088.tif 000004
【図３】
2009294088.tif 000005
【図４】
2009294088.tif 000006
【図５】
2009294088.tif 000007
【図６】
2009294088.tif 000008
【図７】
2009294088.tif 000009