(57)【要約】【課題】天絡または地絡によって発生する過電流を抑制する。【解決手段】モータ駆動回路は、直列に接続されたソーストランジスタ及びシンクトランジスタを入力信号に応じて相補的にオンオフさせ、ソーストランジスタ及びシンクトランジスタの接続点に入力信号に応じた出力電圧を出力することにより、一端が接続点に接続されるモータコイルの通電を制御する駆動回路と、出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルでない場合は、駆動回路にソーストランジスタ及びシンクトランジスタのオンオフを停止させる保護回路と、を備える。【選択図】図１
2009055758.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続されたソーストランジスタ及びシンクトランジスタを入力信号に応じて相補的にオンオフさせ、前記ソーストランジスタ及び前記シンクトランジスタの接続点に前記入力信号に応じた論理レベルの出力電圧を出力することにより、一端が前記接続点に接続されるモータコイルの通電を制御する駆動回路と、
前記出力電圧の論理レベルが前記入力信号の論理レベルに応じた論理レベルでない場合は、前記駆動回路に前記ソーストランジスタ及び前記シンクトランジスタのオンオフを停止させる保護回路と、
を備えることを特徴とするモータ駆動回路。
【請求項２】
請求項１に記載のモータ駆動回路であって、
前記保護回路は、
前記入力信号の論理レベルと前記出力電圧の論理レベルとの比較結果を出力する比較回路と、
前記比較回路から出力される前記比較結果に基づいて、前記出力電圧の論理レベルが前記入力信号の論理レベルに応じた論理レベルでない場合は、前記ソーストランジスタ及び前記シンクトランジスタのオンオフを停止させる停止信号を出力する停止信号出力回路と、
を含んで構成され、
前記駆動回路は、
前記停止信号出力回路から出力される前記停止信号に応じて、前記ソーストランジスタ及び前記シンクトランジスタのオンオフを停止すること、
を特徴とするモータ駆動回路。
【請求項３】
請求項２に記載のモータ駆動回路であって、
前記停止信号出力回路は、
前記比較結果に基づいて、前記出力電圧の論理レベルが前記入力信号の論理レベルに応じた論理レベルでない状態が所定時間継続する場合に、前記停止信号を出力すること、
を特徴とするモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動回路に関する。
【背景技術】
【０００２】
直列に接続されたソーストランジスタ及びシンクトランジスタを相補的にオンオフさせることにより、モータコイルの通電を制御してモータを駆動するモータ駆動集積回路が一般的に用いられている（例えば、特許文献１）。このようなモータ駆動集積回路では、例えば、集積回路内に設けられたソーストランジスタ及びシンクトランジスタの接続点が出力端子と接続されており、集積回路外に設けられたモータコイルの一端が出力端子に接続される。そして、ソーストランジスタ及びシンクトランジスタが相補的にオンオフすることにより、出力端子に接続されたモータコイルの通電が制御され、モータが駆動される。
【特許文献１】特開２００６−２８８０５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、このようなモータ駆動集積回路では、出力端子にモータコイルが半田等を用いて接続されることとなるが、例えば半田ミス等によって、出力端子に電源電圧が印加されてしまう天絡や、出力端子に接地電圧が印加されてしまう地絡が発生する場合がある。天絡が発生すると、出力端子からシンクトランジスタに向かって集積回路内を過電流が流れることとなる。同様に、地絡が発生すると、ソーストランジスタから出力端子に向かって集積回路内を過電流が流れることとなる。このように、天絡や地絡によって集積回路内に過電流が発生すると、発煙や発火を招く恐れがある。
【０００４】
本発明は上記課題を鑑みてなされたものであり、天絡または地絡によって発生する過電流を抑制可能なモータ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明のモータ駆動回路は、直列に接続されたソーストランジスタ及びシンクトランジスタを入力信号に応じて相補的にオンオフさせ、前記ソーストランジスタ及び前記シンクトランジスタの接続点に前記入力信号に応じた出力電圧を出力することにより、一端が前記接続点に接続されるモータコイルの通電を制御する駆動回路と、前記出力電圧の論理レベルが前記入力信号の論理レベルに応じた論理レベルでない場合は、前記駆動回路に前記ソーストランジスタ及び前記シンクトランジスタのオンオフを停止させる保護回路と、を備える。
【発明の効果】
【０００６】
天絡または地絡によって発生する過電流を抑制可能なモータ駆動回路を提供することができる。
【発明を実施するための最良の形態】
【０００７】
＝＝全体構成＝＝
図１は、本発明の一実施形態であるモータ駆動集積回路の構成を示す図である。モータ駆動集積回路１０は、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）、駆動回路１１、入出力比較回路１２、及びサンプリング回路１３を含んで構成されている。モータ駆動集積回路１０の端子ＯＵＴ１，ＯＵＴ２の間には、モータコイルＬが接続されており、端子ＩＮ１，ＩＮ２から入力される信号（入力信号）に基づいて、モータコイルＬの通電が制御される。なお、入出力比較回路１２及びサンプリング回路１３が本発明の保護回路に相当する。
【０００８】
ＮチャネルＭＯＳＦＥＴ（Ｍ１：ソーストランジスタ）は、ドレインに端子ＶＭを介して駆動電圧ＶMが印加され、ソースがＮチャネルＭＯＳＦＥＴ（Ｍ２：シンクトランジスタ）のドレインと接続されている。また、ＮチャネルＭＯＳＦＥＴ（Ｍ２）は、ソースが端子ＧＮＤを介して接地されている。ＮチャネルＭＯＳＦＥＴ（Ｍ３：ソーストランジスタ）は、ドレインに端子ＶＭを介して駆動電圧ＶMが印加され、ソースがＮチャネルＭＯＳＦＥＴ（Ｍ４：シンクトランジスタ）のドレインと接続されている。また、ＮチャネルＭＯＳＦＥＴ（Ｍ４）は、ソースが端子ＧＮＤを介して接地されている。そして、ＮチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ２）の接続点が端子ＯＵＴ１と接続され、ＮチャネルＭＯＳＦＥＴ（Ｍ３，Ｍ４）の接続点が端子ＯＵＴ２と接続されている。つまり、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）は、端子ＯＵＴ１，ＯＵＴ２間に接続されたモータコイルＬの通電を制御するＨブリッジ回路を構成している。
【０００９】
駆動回路１１は、端子ＩＮ１，ＩＮ２からの入力信号に基づいて、モータコイルＬ１の通電を制御するための信号をＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）のゲートに出力する。例えば、端子ＩＮ１からの入力信号がＨレベルであり、端子ＩＮ２からの入力信号がＬレベルである場合、駆動回路１１はＮチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ４）をオン、ＮチャネルＭＯＳＦＥＴ（Ｍ２，Ｍ３）をオフとする信号をＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）のゲートに出力する。この場合、端子ＯＵＴ１がＨレベル、端子ＯＵＴ２がＬレベルとなり、端子ＯＵＴ１から端子ＯＵＴ２の方向へモータコイルＬが通電されることとなる。また、例えば、端子ＩＮ１からの信号がＬレベルであり、端子ＩＮ２からの信号がＨレベルである場合、駆動回路１１はＮチャネルＭＯＳＦＥＴ（Ｍ２，Ｍ３）をオン、ＮチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ４）をオフとする信号をＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）のゲートに出力する。この場合、端子ＯＵＴ１がＬレベル、端子ＯＵＴ２がＨレベルとなり、端子ＯＵＴ２から端子ＯＵＴ１の方向へモータコイルＬが通電されることとなる。
【００１０】
入出力比較回路１２は、端子ＩＮ１，ＩＮ２からの入力信号の論理レベルと、端子ＯＵＴ１，ＯＵＴ２の出力電圧の論理レベルとを比較し、出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルであるかどうかを示す比較信号ＣＭＰを出力する。例えば入力信号ＩＮ１がＨレベルの場合、ＮチャネルＭＯＳＦＥＴ（Ｍ１）がオン、ＮチャネルＭＯＳＦＥＴ（Ｍ２）がオフとなることとする。したがって、正常な場合、端子ＯＵＴ１の出力電圧の論理レベルは、入力信号ＩＮ１の論理レベルに応じてＨレベルとなる。ところが、端子ＯＵＴ１が地絡している場合、端子ＯＵＴ１の出力電圧の論理レベルは、入力信号ＩＮ１の論理レベルとは関係なくＬレベルとなってしまう。そこで、本実施形態においては、入出力比較回路１２は、出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルとなっている場合は、比較信号ＣＭＰをＬレベルとし、出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルとなっていない場合は、比較信号ＣＭＰをＨレベルとする。
【００１１】
サンプリング回路１３は、入出力比較回路１２から出力される比較信号ＣＭＰをサンプリングし、端子ＯＵＴ１，ＯＵＴ２の出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルでない状態が所定時間継続していることを検出すると、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）のオンオフを停止させるための停止信号ＳＴＰを駆動回路１１に出力する。つまり、天絡または地絡が発生していることにより、端子ＯＵＴ１，ＯＵＴ２の出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルでない状態になると、停止信号ＳＴＰがサンプリング回路１３から出力されてＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動が停止され、モータ駆動集積回路１０内で発生する過電流が抑制される。
【００１２】
ところで、例えば端子ＯＵＴ１から端子ＯＵＴ２に向かってコイルＬを通電させる場合、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動する方式としては二種類が考えられる。まず、一つ目の方式では、例えば、ＮチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ４）を常にオン、ＮチャネルＭＯＳＦＥＴ（Ｍ２，Ｍ３）を常にオフとすることにより、端子ＯＵＴ１が常にＨレベル、端子ＯＵＴ２が常にＬレベルとなり、コイルＬが通電される。本実施形態では、このような駆動方式のことをフル駆動方式と称することとする。二つ目の方式では、例えば、ＮチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ４）をオンとし、ＮチャネルＭＯＳＦＥＴ（Ｍ２，Ｍ３）をオフとすることによってコイルＬを通電させるのはフル駆動方式の場合と同じであるが、ＮチャネルＭＯＳＦＥＴ（Ｍ１）が間欠的にオンオフされることにより、コイルＬの両端間に印加される電圧レベルが制御される。本実施形態では、このような駆動方式のことをＰＷＭ（Pulse Width Modulation）駆動方式と称することとする。
【００１３】
＝＝フル駆動方式＝＝
まず、フル駆動方式の場合におけるモータ駆動集積回路１０の詳細構成及び動作について説明する。
【００１４】
図２は、駆動回路１１の構成の一例を示す図である。駆動回路１１は、ＮＯＴ回路２１ａ，２１ｂ、ＮＯＲ回路２２ａ，２２ｂ，２３ａ，２３ｂを備えている。ＮＯＴ回路２１ａには、端子ＩＮ１からの入力信号が入力されている。ＮＯＲ回路２２ａには、ＮＯＴ回路２１ａの出力信号と、サンプリング回路１３からの停止信号ＳＴＰとが入力されている。ＮＯＲ回路２３ａには、端子ＩＮ１からの入力信号と、サンプリング回路１３からの停止信号ＳＴＰとが入力されている。ＮＯＴ回路２１ｂには、端子ＩＮ２からの入力信号が入力されている。ＮＯＲ回路２２ｂには、ＮＯＴ回路２１ｂの出力信号と、サンプリング回路１３からの停止信号ＳＴＰとが入力されている。ＮＯＲ回路２３ｂには、端子ＩＮ２からの入力信号と、サンプリング回路１３からの停止信号ＳＴＰとが入力されている。そして、ＮＯＲ回路２２ａ，２３ａから出力される信号が、それぞれ、ＮチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ２）のゲートに出力される信号となっている。また、ＮＯＲ回路２２ｂ，２３ｂから出力される信号が、それぞれ、ＮチャネルＭＯＳＦＥＴ（Ｍ３，Ｍ４）のゲートに出力される信号となっている。
【００１５】
天絡や地絡が発生しておらず、停止信号ＳＴＰがＬレベルであることとする。端子ＩＮ１からの入力信号がＨレベルの場合、ＮＯＲ回路２２ａから出力される信号がＨレベル、ＮＯＲ回路２３ａから出力される信号がＬレベルとなる。そのため、ＮチャネルＭＯＳＦＥＴ（Ｍ１）がオン、ＮチャネルＭＯＳＦＥＴ（Ｍ２）がオフとなり、端子ＯＵＴ１はＨレベルとなる。また、端子ＩＮ１からの入力信号がＬレベルの場合、ＮＯＲ回路２２ａから出力される信号がＬレベル、ＮＯＲ回路２３ａから出力される信号がＨレベルとなる。そのため、ＮチャネルＭＯＳＦＥＴ（Ｍ１）がオフ、ＮチャネルＭＯＳＦＥＴ（Ｍ２）がオンとなり、端子ＯＵＴ１はＬレベルとなる。また、端子ＩＮ２から出力される信号とＮＯＲ回路２２ｂ，２３ｂから出力される信号との関係も同様である。したがって、天絡や地絡が発生していない状態においては、端子ＯＵＴ１の論理レベルは端子ＩＮ１からの入力信号の論理レベルと等しいこととなり、端子ＯＵＴ２の論理レベルは端子ＩＮ２からの入力信号の論理レベルと等しいこととなる。
【００１６】
そして、天絡や地絡が発生し、停止信号ＳＴＰがＨレベルになると、ＮＯＲ回路２２ａ，２３ａ，２２ｂ，２３ｂから出力される信号が全てＬレベルとなり、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動が停止される。
【００１７】
図３は、フル駆動方式の場合における入出力比較回路１２の構成の一例を示す図である。入出力比較回路１２は、ＥＸＯＲ回路３１ａ，３１ｂ及びＯＲ回路３２を備えている。ＥＸＯＲ回路３１ａは、一方の入力端子が端子ＩＮ１と接続され、他方の入力端子が端子ＯＵＴ１と接続されている。ＥＸＯＲ回路３１ｂは、一方の入力端子が端子ＩＮ２と接続され、他方の入力端子が端子ＯＵＴ２と接続されている。ＯＲ回路３２には、ＥＸＯＲ回路３１ａの出力信号Ａ１と、ＥＸＯＲ回路３１ｂの出力信号Ａ２とが入力されており、ＯＲ回路３２の出力信号が、比較信号ＣＭＰとなっている。
【００１８】
端子ＯＵＴ１において天絡や地絡が発生しておらず、端子ＩＮ１からの入力信号の論理レベルと、端子ＯＵＴ１の論理レベルとが等しい場合は、ＥＸＯＲ回路３１ａの出力信号Ａ１はＬレベルとなる。一方、端子ＯＵＴ１において天絡や地絡が発生しており、端子ＩＮ１からの入力信号の論理レベルと、端子ＯＵＴ１の論理レベルとが異なる場合は、ＥＸＯＲ回路３１ａの出力信号Ａ１がＨレベルとなる。また、端子ＩＮ２、端子ＯＵＴ２、及び出力信号Ａ２の関係についても同様である。したがって、端子ＯＵＴ１，ＯＵＴ２の論理レベルが、端子ＩＮ１，ＩＮ２からの入力信号の論理レベルに応じた論理レベルでない場合に、ＯＲ回路３２から出力される比較信号ＣＭＰがＨレベルとなる。
【００１９】
図４は、サンプリング回路１３の構成の一例を示す図である。サンプリング回路１３は、ＡＮＤ回路４１、クロック生成回路４２、及びＤ型フリップフロップ（Ｄ−ＦＦ）４３〜４５を備えている。ＡＮＤ回路４１には、入出力比較回路１２からの比較信号ＣＭＰと、端子ＳＴＡＬＬから入力される信号とが入力されている。なお、端子ＳＴＡＬＬから入力される信号は、駆動に必要となる全ての電源電圧がモータ駆動集積回路１０に印加された後に、ＬレベルからＨレベルへと変化する。クロック生成回路４２は、所定周波数で発振するクロック信号ＣＬＫを出力する。
【００２０】
Ｄ−ＦＦ４３〜４５は、比較信号ＣＭＰが所定時間継続してＨレベルであることを検出するための回路である。Ｄ−ＦＦ４３は、データ入力端子Ｄに端子ＶＣＣを介してＨレベルの電圧ＶCCが印加され、クロック入力端子Ｃにクロック生成回路４２から出力されるクロック信号ＣＬＫが入力され、リセット端子ＲにＡＮＤ回路４１から出力される信号が入力されている。Ｄ−ＦＦ４４は、データ入力端子ＤにＤ−ＦＦ４３のデータ出力端子Ｑから出力される信号が入力され、クロック入力端子Ｃにクロック生成回路４２から出力されるクロック信号ＣＬＫが入力され、リセット端子ＲにＡＮＤ回路４１から出力される信号が入力されている。Ｄ−ＦＦ４５は、データ入力端子Ｄに端子ＶＣＣを介してＨレベルの電圧ＶCCが印加され、クロック入力端子ＣにＤ−ＦＦ４４のデータ出力端子Ｑから出力される信号が入力され、リセット端子Ｒに端子ＳＴＡＬＬからの信号が入力されている。
【００２１】
したがって、端子ＳＴＡＬＬから入力される信号がＬレベルの間、Ｄ−ＦＦ４５がリセットされた状態であり、サンプリング回路１３から出力される停止信号ＳＴＰはＬレベルとなる。そして、端子ＳＴＡＬＬから入力される信号がＨレベルになると、Ｄ−ＦＦ４５のリセットが解除されるとともに、ＡＮＤ回路４１から出力される信号が比較信号ＣＭＰに応じて変化することとなる。比較信号ＣＭＰがＨレベルになると、ＡＮＤ回路４１から出力される信号がＨレベルとなり、Ｄ−ＦＦ４３，４４のリセットが解除される。Ｄ−ＦＦ４３，４４のリセットが解除された状態で、クロック信号ＣＬＫがＬレベルからＨレベルに変化すると、Ｄ−ＦＦ４３のデータ出力端子Ｑから出力される信号がＨレベルとなる。そして、その次にクロック信号ＣＬＫがＬレベルからＨレベルに変化すると、Ｄ−ＦＦ４４のデータ出力端子Ｑから出力される信号がＬレベルからＨレベルへと変化し、Ｄ−ＦＦ４５から出力される停止信号ＳＴＰがＬレベルからＨレベルへと変化する。比較信号ＣＭＰがクロック信号ＣＬＫに応じた所定時間継続してＨレベルである場合に、停止信号ＳＴＰがＨレベルとなる。
【００２２】
図５は、フル駆動方式の場合における正常時の動作を示す信号の一例を示すタイミングチャートである。天絡や地絡が発生していない正常時には、端子ＩＮ１からの入力信号の論理レベルと端子ＯＵＴ１の論理レベルとが同じであるため、入出力比較回路１２のＥＸＯＲ回路３１ａの出力信号Ａ１はＬレベルとなる。ＥＸＯＲ回路３１ｂの出力信号Ａ２についても同様である。これにより、入出力比較回路１２のＯＲ回路３２から出力される比較信号ＣＭＰも常にＬレベルとなる。そのため、サンプリング回路１３のＡＮＤ回路４１から出力される信号がＬレベルのままとなり、Ｄ−ＦＦ４３，４４のリセット状態が維持され、Ｄ−ＦＦ４５から出力される停止信号ＳＴＰもＬレベルのままとなる。したがって、駆動回路１１のＮＯＲ回路２２ａ，２３ａ，２２ｂ，２３ｂから出力される信号は、端子ＩＮ１，ＩＮ２からの入力信号に応じて変化することとなり、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）が駆動される。
【００２３】
図６は、フル駆動方式の場合における天絡発生時の動作の一例を示すタイミングチャートである。端子ＯＵＴ１において天絡が発生しているとすると、端子ＯＵＴ１の論理レベルは端子ＩＮ１からの入力信号の論理レベルによらずＨレベルのままとなっている。そのため、端子ＩＮ１からの入力信号がＬレベルの間、入出力比較回路１２のＥＸＯＲ回路３１ａの出力信号Ａ１がＨレベルとなる。そして、出力信号Ａ１と同期して、ＯＲ回路３２から出力される比較信号ＣＭＰが変化することとなる。例えば、時刻Ｔ１に端子ＩＮ１からの入力信号がＬレベルになると、信号Ａ１及び比較信号ＣＭＰがＨレベルとなる。これにより、サンプリング回路１３のＡＮＤ回路４１から出力される信号がＨレベルとなり、Ｄ−ＦＦ４３，４４のリセットが解除される。Ｄ−ＦＦ４３，４４のリセットが解除されてからクロック信号ＣＬＫの二回目の立ち上がりのタイミングである時刻Ｔ２に、サンプリング回路１３のＤ−ＦＦ４５から出力される停止信号ＳＴＰがＨレベルに変化する。そして、停止信号ＳＴＰがＨレベルになると、駆動回路１１のＮＯＲ回路２２ａ，２３ａ，２２ｂ，２３ｂから出力される信号が全てＬレベルとなり、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動が停止される。
【００２４】
図７は、フル駆動方式の場合における地絡発生時の動作の一例を示すタイミングチャートである。端子ＯＵＴ１において地絡が発生しているとすると、端子ＯＵＴ１の論理レベルは端子ＩＮ１からの入力信号の論理レベルによらずＬレベルのままとなっている。そのため、端子ＩＮ１からの入力信号がＨレベルの間、入出力比較回路１２のＥＸＯＲ回路３１ａの出力信号Ａ１がＨレベルとなる。そして、出力信号Ａ１と同期して、ＯＲ回路３２から出力される比較信号ＣＭＰが変化することとなる。例えば、時刻Ｔ３に端子ＩＮ１からの入力信号がＨレベルになると、信号Ａ１及び比較信号ＣＭＰがＨレベルとなる。これにより、サンプリング回路１３のＡＮＤ回路４１から出力される信号がＨレベルとなり、Ｄ−ＦＦ４３，４４のリセットが解除される。Ｄ−ＦＦ４３，４４のリセットが解除されてからクロック信号ＣＬＫの二回目の立ち上がりのタイミングである時刻Ｔ４に、サンプリング回路１３のＤ−ＦＦ４５から出力される停止信号ＳＴＰがＨレベルに変化する。そして、停止信号ＳＴＰがＨレベルになると、駆動回路１１のＮＯＲ回路２２ａ，２３ａ，２２ｂ，２３ｂから出力される信号が全てＬレベルとなり、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動が停止される。
【００２５】
なお、例えばノイズ等の影響によって、比較信号ＣＭＰが短時間Ｈレベルになったとしても、クロック信号ＣＬＫが二回立ち上がるまでは停止信号ＳＴＰがＨレベルに変化しない。つまり、比較信号ＣＭＰがすぐにＬレベルに戻れば停止信号ＳＴＰがＨレベルにならないこととなり、天絡や地絡の誤検出を防ぐことができる。
【００２６】
＝＝ＰＷＭ駆動方式＝＝
次に、ＰＷＭ駆動方式の場合におけるモータ駆動集積回路１０の詳細構成及び動作について説明する。図８は、ＰＷＭ駆動方式の場合における入出力比較回路１２の構成の一例を示す図である。なお、駆動回路１１は図２に示した構成であり、サンプリング回路１３は図４に示した構成であることとする。
【００２７】
図８に示すように、入出力比較回路１２は、端子ＯＵＴ１の天絡・地絡を検出するための回路としてＥＸＯＲ回路５１ａ、ＮＯＴ回路５２ａ、ＡＮＤ回路５３ａ，５４ａ，５５ａ，５６ａ、Ｄ−ＦＦ５７ａ，５８ａ，５９ａ，６０ａ、ＯＲ回路６１ａを備えている。同様に、入出力回路１２は、端子ＯＵＴ２の天絡・地絡を検出するための回路としてＥＸＯＲ回路５１ｂ、ＮＯＴ回路５２ｂ、ＡＮＤ回路５３ｂ，５４ｂ，５５ｂ，５６ｂ、Ｄ−ＦＦ５７ｂ，５８ｂ，５９ｂ，６０ｂ、ＯＲ回路６１ｂを備えている。さらに、入出力比較回路１２は、ＯＲ回路６２を備えている。
【００２８】
ＥＸＯＲ回路５１ａは、一方の入力端子が端子ＩＮ１と接続され、他方の入力端子が端子ＯＵＴ１と接続されている。ＮＯＴ回路５２ａの入力端子は、端子ＯＵＴ１と接続されている。ＡＮＤ回路５３ａは、一方の入力端子がＥＸＯＲ回路５１ａの出力端子と接続され、他方の入力端子がＮＯＴ回路５２ａの出力端子と接続されている。ＡＮＤ回路５４ａは、一方の入力端子がＮＯＴ回路５２ａの出力端子と接続され、他方の入力端子が端子ＲＥＳＥＴと接続されている。なお、端子ＲＥＳＥＴから入力される信号は、モータ駆動集積回路１０の起動時にＬレベルからＨレベルに変化する。ＡＮＤ回路５５ａは、一方の入力端子がＥＸＯＲ回路５１ａの出力端子と接続され、他方の入力端子が端子ＯＵＴ１と接続されている。ＡＮＤ回路５６ａは、一方の入力端子が端子ＯＵＴ１と接続され、他方の入力端子が端子ＲＥＳＥＴと接続されている。
【００２９】
Ｄ−ＦＦ５７ａは、データ入力端子ＤにＨレベルの電圧ＶCCが印加され、クロック入力端子ＣにＡＮＤ回路５３ａからの出力信号Ｂ１が入力され、リセット端子ＲにＡＮＤ回路５４ａからの出力信号Ｃ１が入力されている。Ｄ−ＦＦ５８ａは、データ入力端子ＤにＤ−ＦＦ５７ａのデータ出力端子Ｑから出力される信号が入力され、クロック入力端子ＣにＡＮＤ回路５３ａからの出力信号Ｂ１が入力され、リセット端子ＲにＡＮＤ回路５４ａからの出力信号Ｃ１が入力されている。Ｄ−ＦＦ５９ａは、データ入力端子ＤにＨレベルの電圧ＶCCが印加され、クロック入力端子ＣにＡＮＤ回路５５ａからの出力信号Ｅ１が入力され、リセット端子ＲにＡＮＤ回路５６ａからの出力信号Ｆ１が入力されている。Ｄ−ＦＦ６０ａは、データ入力端子ＤにＤ−ＦＦ５９ａのデータ出力端子Ｑから出力される信号が入力され、クロック入力端子ＣにＡＮＤ回路５５ａからの出力信号Ｅ１が入力され、リセット端子ＲにＡＮＤ回路５６ａからの出力信号Ｆ１が入力されている。ＯＲ回路６１ａには、Ｄ−ＦＦ５８ａのデータ出力端子Ｑから出力される信号Ｄ１と、Ｄ−ＦＦ６０ａのデータ出力端子Ｑから出力される信号Ｇ１とが入力されている。
【００３０】
ＥＸＯＲ回路５１ｂは、一方の入力端子が端子ＩＮ２と接続され、他方の入力端子が端子ＯＵＴ２と接続されている。ＮＯＴ回路５２ｂの入力端子は、端子ＯＵＴ２と接続されている。ＡＮＤ回路５３ｂは、一方の入力端子がＥＸＯＲ回路５１ｂの出力端子と接続され、他方の入力端子がＮＯＴ回路５２ｂの出力端子と接続されている。ＡＮＤ回路５４ｂは、一方の入力端子がＮＯＴ回路５２ｂの出力端子と接続され、他方の入力端子が端子ＲＥＳＥＴと接続されている。ＡＮＤ回路５５ｂは、一方の入力端子がＥＸＯＲ回路５１ｂの出力端子と接続され、他方の入力端子が端子ＯＵＴ２と接続されている。ＡＮＤ回路５６ｂは、一方の入力端子が端子ＯＵＴ２と接続され、他方の入力端子が端子ＲＥＳＥＴと接続されている。
【００３１】
Ｄ−ＦＦ５７ｂは、データ入力端子ＤにＨレベルの電圧ＶCCが印加され、クロック入力端子ＣにＡＮＤ回路５３ｂからの出力信号Ｂ２が入力され、リセット端子ＲにＡＮＤ回路５４ｂからの出力信号Ｃ２が入力されている。Ｄ−ＦＦ５８ｂは、データ入力端子ＤにＤ−ＦＦ５７ｂのデータ出力端子Ｑから出力される信号が入力され、クロック入力端子ＣにＡＮＤ回路５３ｂからの出力信号Ｂ２が入力され、リセット端子ＲにＡＮＤ回路５４ｂからの出力信号Ｃ２が入力されている。Ｄ−ＦＦ５９ｂは、データ入力端子ＤにＨレベルの電圧ＶCCが印加され、クロック入力端子ＣにＡＮＤ回路５５ｂからの出力信号Ｅ２が入力され、リセット端子ＲにＡＮＤ回路５６ｂからの出力信号Ｆ２が入力されている。Ｄ−ＦＦ６０ｂは、データ入力端子ＤにＤ−ＦＦ５９ｂのデータ出力端子Ｑから出力される信号が入力され、クロック入力端子ＣにＡＮＤ回路５５ｂからの出力信号Ｅ２が入力され、リセット端子ＲにＡＮＤ回路５６ｂからの出力信号Ｆ２が入力されている。ＯＲ回路６１ｂには、Ｄ−ＦＦ５８ｂのデータ出力端子Ｑから出力される信号Ｄ１と、Ｄ−ＦＦ６０ｂのデータ出力端子Ｑから出力される信号Ｇ１とが入力されている。
【００３２】
そして、ＯＲ回路６２には、ＯＲ回路６１ａの出力信号Ｈ１と、ＯＲ回路６１ｂの出力信号Ｈ２とが入力されており、ＯＲ回路６２の出力信号が比較信号ＣＭＰとなっている。
【００３３】
図９は、ＰＷＭ駆動方式の場合における正常時の動作を示す信号の一例を示すタイミングチャートである。ＰＷＭ駆動方式であるため、端子ＩＮ１からの入力信号は所定周波数のパルス信号となっている。なお、端子ＩＮ２から入力される信号はＬレベルとなっており、ＮチャネルＭＯＳＦＥＴ（Ｍ３）がオフ、ＮチャネルＭＯＳＦＥＴ（Ｍ４）がオンになっていることとする。そして、端子ＩＮ１からの入力信号がＨレベルの期間においては、ＮチャネルＭＯＳＦＥＴ（Ｍ１）がオン、ＮチャネルＭＯＳＦＥＴ（Ｍ２）がオフとなり、端子ＯＵＴ１がＨレベルとなり、端子ＯＵＴ１から端子ＯＵＴ２に向かってコイルＬが通電される。そして、端子ＩＮ１からの入力信号がＬレベルに変化すると、ＮチャネルＭＯＳＦＥＴ（Ｍ１）がオフ、ＮチャネルＭＯＳＦＥＴ（Ｍ２）がオン、端子ＯＵＴ１がＬレベルとなる。なお、端子ＯＵＴ１がＬレベルとなってもコイルＬは電流を流し続けようとするため、ＮチャネルＭＯＳＦＥＴ（Ｍ２）、コイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｍ４）のループを電流が流れることとなる。
【００３４】
そして、端子ＩＮ１からの入力信号の論理レベルと、端子ＯＵＴ１の論理レベルとが常に等しいため、ＥＸＯＲ回路５１ａの出力信号Ａ１も常にＬレベルとなる。したがって、ＡＮＤ回路５３ａ，５５ａから出力される信号Ｂ１，Ｅ１も常にＬレベルとなり、Ｄ−ＦＦ５８ａ，６０ａの出力信号Ｄ１，Ｇ１もＬレベルのままである。そのため、ＯＲ回路６１ａの出力信号Ｈ１がＬレベルとなり、ＯＲ回路６２から出力される比較信号ＣＭＰもＬレベルのままとなる。したがって、駆動回路１１のＮＯＲ回路２２ａ，２３ａ，２２ｂ，２３ｂから出力される信号は、端子ＩＮ１，ＩＮ２からの入力信号に応じて変化することとなり、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）が駆動される。
【００３５】
図１０は、ＰＷＭ駆動方式の場合における天絡発生時の動作の一例を示すタイミングチャートである。正常時の場合と同様に、端子ＩＮ１からの入力信号は所定周波数のパルス信号となっている。端子ＯＵＴ１において天絡が発生しているとすると、端子ＯＵＴ１の論理レベルは端子ＩＮ１からの入力信号の論理レベルによらずＨレベルのままとなっている。そのため、端子ＩＮ１からの入力信号がＬレベルの間、入出力比較回路１２のＥＸＯＲ回路５１ａの出力信号Ａ１がＨレベルとなる。また、端子ＯＵＴ１の論理レベルがＨレベルであるため、ＮＯＴ回路５２ａの出力信号がＬレベルとなり、ＡＮＤ回路５３ａ，５４ａの出力信号Ｂ１，Ｃ１もＬレベルとなる。したがって、Ｄ−ＦＦ５７ａ，５８ａはリセット状態が維持され、Ｄ−ＦＦ５８ａの出力信号Ｄ１はＬレベルのままである。一方、端子ＯＵＴ１がＨレベルであるため、ＡＮＤ回路５５ａの出力信号Ｅ１はＥＸＯＲ回路５１ａの出力信号Ａ１に同期して変化することとなる。また、端子ＯＵＴ１がＨレベルであるため、ＡＮＤ回路５６ａの出力信号Ｆ１がＨレベルとなっており、Ｄ−ＦＦ５９ａ，６０ａはリセットが解除された状態となっている。したがって、Ｄ−ＦＦ５９ａ，６０ａのリセットが解除されてからＡＮＤ回路５５ａの出力信号Ｅ１の二回目の立ち上がりのタイミングである時刻Ｔ１１に、Ｄ−ＦＦ６０ａの出力信号Ｇ１がＨレベルとなり、ＯＲ回路６１ａの出力信号Ｈ１及びＯＲ回路６２から出力される比較信号ＣＭＰがＨレベルに変化する。その後、Ｈレベルの比較信号ＣＭＰがサンプリング回路１３でサンプリングされて停止信号ＳＴＰがＨレベルとなり、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動が停止される。
【００３６】
図１１は、ＰＷＭ駆動方式の場合における地絡発生時の動作の一例を示すタイミングチャートである。正常時の場合と同様に、端子ＩＮ１からの入力信号は所定周波数のパルス信号となっている。端子ＯＵＴ１において地絡が発生しているとすると、端子ＯＵＴ１の論理レベルは端子ＩＮ１からの入力信号の論理レベルによらずＬレベルのままとなっている。そのため、ＡＮＤ回路５５ａ，５６ａの出力信号Ｅ１，Ｆ１もＬレベルとなる。したがって、Ｄ−ＦＦ５９ａ，６０ａはリセット状態が維持され、Ｄ−ＦＦ６０ａの出力信号Ｇ１はＬレベルのままである。また、端子ＩＮ１からの入力信号がＨレベルの間、入出力比較回路１２のＥＸＯＲ回路５１ａの出力信号Ａ１がＨレベルとなる。そして、端子ＯＵＴ１の論理レベルがＬレベルであるため、ＮＯＴ回路５２ａの出力信号がＨレベルとなり、ＡＮＤ回路５３ａの出力信号Ｂ１はＥＸＯＲ回路５１ａの出力信号Ａ１に同期して変化することとなる。さらに、ＮＯＴ回路５２ａの出力信号がＨレベルであるため、ＡＮＤ回路５４ａの出力信号Ｃ１がＨレベルとなっており、Ｄ−ＦＦ５７ａ，５８ａはリセットが解除された状態となっている。したがって、Ｄ−ＦＦ５７ａ，５８ａのリセットが解除されてからＡＮＤ回路５３ａの出力信号Ｂ１の二回目の立ち上がりのタイミングである時刻Ｔ１２に、Ｄ−ＦＦ５８ａの出力信号Ｄ１がＨレベルとなり、ＯＲ回路６１ａの出力信号Ｈ１及びＯＲ回路６２から出力される比較信号ＣＭＰがＨレベルに変化する。その後、Ｈレベルの比較信号ＣＭＰがサンプリング回路１３でサンプリングされて停止信号ＳＴＰがＨレベルとなり、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動が停止される。
【００３７】
以上、本発明の実施形態について説明した。前述したように、モータコイルＬが接続される端子の出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルでない場合にＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動を停止させることにより、天絡または地絡によって発生する過電流を抑制することができる。
【００３８】
なお、モータコイルＬが接続される端子の出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルでない場合にＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動を停止させる保護回路は、入力信号の論理レベルと出力電圧の論理レベルとの比較信号ＣＭＰを出力する入出力比較回路１２と、比較信号ＣＭＰに基づいて停止信号ＳＴＰを出力するサンプリング回路１３とにより構成することができる。
【００３９】
また、サンプリング回路１３では、比較信号ＣＭＰを所定周波数のクロック信号ＣＬＫを用いてサンプリングすることにより、モータコイルＬが接続される端子の出力電圧の論理レベルが入力信号の論理レベルに応じた論理レベルでない状態が所定時間継続する場合に、ＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動を停止させる停止信号ＳＴＰを出力することができる。したがって、例えばノイズの影響等により瞬間的に比較信号ＣＭＰが変化した場合にはサンプリング回路１３から出力される停止信号ＳＴＰはＬレベルのままとなり、天絡または地絡が発生していないにもかかわらずＮチャネルＭＯＳＦＥＴ（Ｍ１〜Ｍ４）の駆動が停止されてしまうことを抑制することができる。
【００４０】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態であるモータ駆動集積回路の構成を示す図である。
【図２】駆動回路の構成の一例を示す図である。
【図３】フル駆動の場合における入出力比較回路の構成の一例を示す図である。
【図４】サンプリング回路の構成の一例を示す図である。
【図５】フル駆動方式の場合における正常時の動作を示す信号の一例を示すタイミングチャートである。
【図６】フル駆動方式の場合における天絡発生時の動作の一例を示すタイミングチャートである。
【図７】フル駆動方式の場合における地絡発生時の動作の一例を示すタイミングチャートである。
【図８】ＰＷＭ駆動方式の場合における入出力比較回路の構成の一例を示す図である。
【図９】ＰＷＭ駆動方式の場合における正常時の動作を示す信号の一例を示すタイミングチャートである。
【図１０】ＰＷＭ駆動方式の場合における天絡発生時の動作の一例を示すタイミングチャートである。
【図１１】ＰＷＭ駆動方式の場合における地絡発生時の動作の一例を示すタイミングチャートである。
【符号の説明】
【００４２】
１０  モータ駆動集積回路
１１  駆動回路
１２  入出力比較回路
１３  サンプリング回路
２１ａ，２１ｂ，５２ａ，５２ｂ  ＮＯＴ回路
２２ａ，２２ｂ，２３ａ，２３ｂ  ＮＯＲ回路
３１ａ，３１ｂ，５１ａ，５１ｂ  ＥＸＯＲ回路
３２，６１ａ，６１ｂ，６２  ＯＲ回路
４１  ＡＮＤ回路
４２  クロック生成回路
４３〜４５  Ｄ型フリップフロップ
５３ａ，５３ｂ，５４ａ，５４ｂ，５５ａ，５５ｂ，５６ａ，５６ｂ  ＡＮＤ回路
５７ａ，５７ｂ，５８ａ，５８ｂ，５９ａ，５９ｂ  Ｄ型フリップフロップ
６０ａ，６０ｂ  Ｄ型フリップフロップ
Ｍ１〜Ｍ４  ＮチャネルＭＯＳＦＥＴ
Ｌ  モータコイル
【図１】
2009055758.tif 000003
【図２】
2009055758.tif 000004
【図３】
2009055758.tif 000005
【図４】
2009055758.tif 000006
【図５】
2009055758.tif 000007
【図６】
2009055758.tif 000008
【図７】
2009055758.tif 000009
【図８】
2009055758.tif 000010
【図９】
2009055758.tif 000011
【図１０】
2009055758.tif 000012
【図１１】
2009055758.tif 000013