(57)【要約】【課題】消費電力の小さい光スイッチ素子を提供する。【解決手段】光スイッチ素子１は、基板８と、クラッド層９と、光導波路層１０と、電界印加部とを備えている。クラッド層９は基板８上に設けられている。光導波路層１０は、クラッド層９上に設けられ、互いに間隔を空けて並走する光結合部４を有する１対の光導波路２、３を含み、クラッド層９の屈折率よりも大きい屈折率を有している。電界印加部は、光結合部４において、１対の光導波路２、３およびクラッド層９に電界を印加するために設けられている。【選択図】図２
2009128694.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層上に設けられ、互いに間隔を空けて並走する少なくとも１つの領域を有する１対の突起部を含み、前記絶縁層の屈折率よりも大きい屈折率を有する半導体層と、
前記１対の突起部の少なくともいずれかの少なくとも一部と、前記絶縁層の少なくとも一部とを含む領域に電界を印加するための電界印加部とを備えた、光スイッチ素子。
【請求項２】
前記電界印加部は、前記１対の突起部の少なくともいずれかの少なくとも一部の上に設けられた電極を含む、請求項１に記載の光スイッチ素子。
【請求項３】
前記電界印加部は、前記光スイッチ素子のスイッチング状態に対応する電圧を前記電極に印加するための電圧発生部を含む、請求項１または２に記載の光スイッチ素子。
【請求項４】
前記半導体層は、ｐ型半導体およびｎ型半導体のいずれかからなり、１×１０15ｃｍ-3以上１×１０18ｃｍ-3以下の不純物濃度を有する、請求項１〜３のいずれかに記載の光スイッチ素子。
【請求項５】
前記電界印加部は、前記少なくとも１つの領域において電界を印加する、請求項１〜４のいずれかに記載の光スイッチ素子。
【請求項６】
前記少なくとも１つの領域は、マッハツェンダー光干渉器を形成する１対の領域であり、
前記電界印加部は、前記一対の領域に挟まれた領域において電界を印加する、請求項１〜４のいずれかに記載の光スイッチ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光スイッチ素子に関し、特に半導体層を有する光スイッチ素子に関するものである。
【背景技術】
【０００２】
波長多重（Wavelength Division Multiplexing：以下、「ＷＤＭ」という。）光通信は、多重化された信号光を１本の光ファイバで伝送することにより大容量かつ高速の光通信を実現している。多重化される信号光の波長としては、たとえば１．５５μｍ帯と１．３μｍ帯とが用いられている。このＷＤＭ光通信においては、多重化された信号光を分波器により分波して指定された場所に出力するために、光スイッチ素子が必要である。従来の光スイッチ素子としては、たとえば特許文献１に開示されたものがある。以下においてこの光スイッチ素子について説明する。
【０００３】
図１４は、従来の光スイッチ素子の構成を概略的に示す上面図である。図１５は、図１４のＸＶ−ＸＶ線に沿った概略断面図である。
【０００４】
図１４を参照して、光スイッチ素子１０１は、光導波路１０２および１０３を有している。光導波路１０２および１０３は光結合部１０４において所定の長さにわたって互いに近接して設けられている。光導波路１０２および１０３は方向性結合器を形成している。すなわち光結合部１０４において、光導波路１０２および１０３の一方を伝搬する光が、隣接する他方と結合することができる。光結合部１０４の一方側において、光導波路１０２の端面に入力ポート１０５が設けられている。また光結合部１０４の他方側において、光導波路１０２および１０３のそれぞれの端面に、出力ポート１０６および１０７の各々が設けられている。
【０００５】
図１５を参照して、光スイッチ素子１０１は、ｎ＋ＧａＡｓ基板１０８上に形成されたｎ＋ＧａＡｓＡｌ下部クラッド層１０９と、下部クラッド層１０９上に形成され、かつ上部に光導波路１０２および１０３を有するｎＧａＡｓ光導波路層１１０とを有している。光導波路１０２および１０３のそれぞれの上には、上部クラッド層１１１と上部電極１１２とが順に設けられている。また基板１０８の下面には下部電極１１３が設けられている。なお上部クラッド層１１１は、ｎＧａＡｓＡｌ層１１４上にｐ＋ＧａＡｓＡｌ層１１５が積層された構成を有しており、ｎＧａＡｓＡｌ層１１４とｐ＋ＧａＡｓＡｌ層１１５との界面でｐｎ接合が形成されている。
【０００６】
次に光スイッチ素子１０１の動作を説明する。
上部電極１１２と下部電極１１３との間に電圧が印加されていない場合、入力ポート１０５から入力された信号光は光結合部１０４へ向かって光導波路１０２を伝搬する。そして、方向性結合器である光結合部１０４において、その信号光は光導波路１０２と隣接する光導波路１０３と結合する。結合した信号光は光結合部１０４から光導波路１０３を伝搬して出力ポート１０７で出力される。
【０００７】
一方、上部電極１１２と下部電極１１３との間に電圧が印加されている場合、光結合部１０４において、光導波路１０２と光導波路１０３との等価屈折率が上昇するので、光導波路１０２と光導波路１０３とのそれぞれの光路長は長くなる。このとき入力ポート１０５から入力された信号光は、光導波路１０２を伝搬した後に方向性結合器である光結合部１０４において、光導波路１０２と隣接する光導波路１０３と結合する。上述したように光結合部１０４において光路長が長くなっているため、その後も信号光は光結合部１０４の光導波路１０３を伝搬して、光結合部１０４において信号光が再び光導波路１０２と結合する。光導波路１０２と結合した信号光は光結合部１０４から光導波路１０２を伝搬して出力ポート１０６で出力される。
【０００８】
このように光スイッチ素子１０１では上部電極１１２と下部電極１１３との間への電圧印加によって信号光の出力ポート先が自在に選択されることで、光スイッチング動作が実現される。
【０００９】
次に光スイッチ素子１０１のスイッチングの原理について、より詳しく説明する。
上述の光スイッチ素子１０１は、プラズマ効果による光導波路１０２および１０３の等価屈折率の変化を利用している。すなわち、上部電極１１２と下部電極１１３との間に印加される電圧の変化によって光導波路１０２、１０３と光導波路周辺とでの平均的なキャリア密度が変化し、このキャリア密度の変化量に比例して等価屈折率が変化する。このキャリア密度の変化は、ｎＧａＡｓＡｌ層１１４とｐ＋ＧａＡｓＡｌ層１１５との界面に設けられたｐｎ接合で形成される空乏層の厚み変化により生じている。
【００１０】
上部電極１１２と下部電極１１３との間に電圧が印加されていない場合、空乏層は光導波路１０２、１０３まで達しないので、光導波路１０２、１０３およびそれらの周辺の光導波路層１１０にはキャリアが存在している。
【００１１】
一方、上部電極１１２に下部電極１１３よりも低い電位が印加された場合、ｐｎ接合に逆バイアスがかけられることで、ｎＧａＡｓＡｌ層１１４とｐ＋ＧａＡｓＡｌ層１１５との界面の空乏層の層厚が厚くなり、光導波路１０２および１０３内へ空乏層が広がる。空乏層にはキャリアがほとんど存在しないため、光導波路１０２、１０３やこれらの周辺の平均的なキャリア密度が低下し、光導波路１０２、１０３の等価屈折率が上昇する。このため、光結合部１０４における光導波路１０２および１０３のそれぞれの光路長が長くなり、光スイッチングが行なわれる。
【００１２】
同様に特許文献２の光スイッチ素子においても、ｐｎ接合への逆バイアスにより光スイッチングの動作が行なわれる。この光スイッチ素子は、アクセプタ不純物を有する信号光の光導波部をｐ形コンタクト層とｎ形コンタクト層とで挟みこむ構造を有している。この構造により、光導波部とｎ形コンタクト層の界面とでｐｎ接合が形成される。
【００１３】
次に光スイッチ素子１０１の製造方法の概略について説明する。
まず素子用基板を形成するための基板準備工程が行なわれる。具体的には、エピタキシャル成長による成膜工程によって、基板１０８上に、下部クラッド層１０９と、光導波路層１１０と、ｎＧａＡｓＡｌ層１１４と、ｐ＋ＧａＡｓＡｌ層１１５とがこの順番に積層されることで、素子用基板が用意される。エピタキシャル成長の際、ドナー不純物としてＳｉやＳｎが用いられることにより層中の不純物濃度が変化されることでキャリア密度が調整される。光導波路層１１０およびｎＧａＡｓＡｌ層１１４ではキャリア密度は２×１０17〜１×１０18ｃｍ-3程度とされ、ｐ＋ＧａＡｓＡｌ層１１５ではキャリア密度は１×１０16〜１×１０17ｃｍ-3程度とされている。
【００１４】
次に、スパッタリング法や蒸着法を用いて、上部電極１１２となる金属膜および下部電極１１３となる金属膜のそれぞれが素子用基板のｐ＋ＧａＡｓＡｌ層１１５側の面および基板１０８側の面の各々に形成される。
【００１５】
次に光導波路１０２および１０３を形成するための光導波路形成工程が行なわれる。具体的には、上部電極１１２となる金属膜の上にレジストが塗布された後、電子線露光やフォトリソグラフィが行なわれることで光導波路１０２および１０３に対応するパターンを有するのレジストパターンが形成される。
【００１６】
次に上記レジストパターンがマスクとして用いられて、ＩＣＰ(Inductively Coupled Plasma)エッチング、反応性イオンエッチングまたは反応性イオンビームエッチングなどのエッチング工程が行なわれることにより、上部電極１１２になる金属膜と、ｐ＋ＧａＡｓＡｌ層１１５と、ｎＧａＡｓＡｌ層１１４と、光導波路層１１０の厚み方向の一部とがこの順にエッチングされる。以上により光スイッチ素子１０１が得られる。
【特許文献１】特開昭６３−１２１８２６号公報
【特許文献２】特開２００３−２１５６４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上記従来の光スイッチ素子１０１では、信号光の出力ポート先を変化させるために上部電極１１２と下部電極１１３との間に電圧が印加された際に、ｎＧａＡｓＡｌ層１１４のｎ形半導体からｐ＋ＧａＡｓＡｌ層１１５のｐ形半導体へ少数キャリアによる電流が流れてしまう。このため光スイッチ素子１０１のスイッチング動作において、上部電極１１２と下部電極１１３との間を基板１０８の厚み方向に流れる電流が生じるので、光スイッチ素子１０１の消費電力が大きくなってしまうという問題があった。
【００１８】
また、下部クラッド層１０９および上部クラッド層１１１のそれぞれと、光導波路層１１０との間の屈折率差が小さいため、光導波路１０２、１０３を伝搬する信号光は下部クラッド層１０９や上部クラッド層１１１へ漏れ出すので、光スイッチ素子１０１の伝搬損失が大きくなってしまうという問題があった。
【００１９】
また成膜工程において、困難な技術を要するエピタキシャル成長を行なう必要があるという問題があった。
【００２０】
またエッチング工程においてエッチングされる層が４層にわたる。このため、効率や精度の高いエッチングを行なうためには、エッチング工程において各層に対応する４種類のエッチング条件を組み合わせなければならない。またエッチングされる層数が多いため、高いエッチング耐性を有するマスクが用いられなければならない。これらの理由のためにエッチング工程が困難になるという問題があった。
【００２１】
本発明は、上記の課題に鑑みてなされたものであり、その主な目的は、消費電力の小さい光スイッチ素子を提供することである。また本発明の他の目的は、伝播損失の小さい光スイッチ素子を提供することである。また本発明のさらに他の目的は、成膜工程およびエッチング工程のそれぞれをより容易に行なうことができる光スイッチ素子を提供することである。
【課題を解決するための手段】
【００２２】
本発明の光スイッチ素子は、基板と、絶縁層と、半導体層と、電界印加部とを備えている。絶縁層は基板上に設けられている。半導体層は、絶縁層上に設けられ、互いに間隔を空けて並走する少なくとも１つの領域を有する１対の突起部を含み、絶縁層の屈折率よりも大きい屈折率を有している。電界印加部は、１対の突起部の少なくともいずれかの少なくとも一部と、絶縁層の少なくとも一部とを含む領域に電界を印加するために設けられている。
【００２３】
本発明の光スイッチ素子によれば、電界印加部により生じる電界による電流の流れが絶縁層により阻害されるため、消費電力を小さくすることができる。また光導波路が形成される半導体層をこの半導体層とエピタキシャル関係にある他の半導体層によって挟み込む構造とする必要がないため、光導波路の伝播損失が抑制されるように、半導体層を挟む領域の材質を選択することができる。また半導体層をエピタキシャル成長により形成する必要がないので、成膜工程をより簡便に行なうことができる。また半導体層の層数を少なくすることができるので、エッチング工程をより簡便に行なうことができる。
【００２４】
上記の光スイッチ素子において好ましくは、電界印加部は、１対の突起部の少なくともいずれかの少なくとも一部の上に設けられた電極を含んでいる。これにより１対の突起部の少なくともいずれかの少なくとも一部における光路長を変化させる制御を行なうことができる。この制御によりスイッチング動作を行なうことができる。
【００２５】
上記の光スイッチ素子において好ましくは、電界印加部は、光スイッチ素子のスイッチング状態に対応する電圧を電極に印加するための電圧発生部を含んでいる。これにより、電圧発生部から発生する電圧を制御することで、光スイッチ素子のスイッチング状態を制御することができる。
【００２６】
上記の光スイッチ素子において好ましくは、半導体層は、１×１０15ｃｍ-3以上１×１０18ｃｍ-3以下の不純物濃度を有する。これにより、光スイッチ素子のスイッチング動作を、より確実に行なうことができる。
【００２７】
また上記の光スイッチ素子において好ましくは、電界印加部は、１対の突起部が互いに間隔を空けて並走する少なくとも１つの領域において電界を印加する。これにより方向性結合器型の光スイッチ素子を構成することができる。
【００２８】
あるいは、上記の光スイッチ素子において好ましくは、１対の突起部が互いに間隔を空けて並走する少なくとも１つの領域は、マッハツェンダー(Mach-Zehnder)光干渉器を形成する１対の領域である。これによりマッハツェンダー型の光スイッチ素子を構成することができる。
【発明の効果】
【００２９】
以上説明したように本発明の光スイッチ素子によれば消費電力の低減などの効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
本実施の形態の光スイッチ素子は、シリコン(Ｓｉ)基板上に酸化シリコン（ＳｉＯ2）膜と単結晶シリコン（Ｓｉ）膜とが順に積層されたＳＯＩ(Silicon On Insulator)基板上に形成された方向性光結合器を有している。まず、この光スイッチ素子の構成について説明する。図１は、本発明の実施の形態１における光スイッチ素子の構成を概略的に示す上面図である。図２は、図１のＩＩ−ＩＩ線に沿った概略断面図である。
【００３１】
図１および図２を参照して、本実施の形態の光スイッチ素子１は、主に、基板８と、クラッド層９と、光導波路層１０と、電界印加部とを有している。
【００３２】
基板８は、たとえば１×１０18ｃｍ-3でドープされたＰ（燐）を高濃度のｎ型不純物として含むシリコン（ｎ＋Ｓｉ）からなる基板である。クラッド層９は、基板８上に形成された絶縁層であり、たとえば厚さ１μｍのＳｉＯ2層である。光導波路層１０は、クラッド層９上に積層された半導体層であり、クラッド層９よりも大きい屈折率を有している。光導波路層１０の材質は、好ましくは１×１０15ｃｍ-3以上１×１０18ｃｍ-3以下の不純物濃度を有するｐ型またはｎ型半導体であり、たとえば１×１０16ｃｍ-3でドープされたＢ（ホウ素）をｐ型不純物として含む単結晶シリコン（ｐ−Ｓｉ）である。また光導波路層１０は、１対の突起部として光導波路２および３を有している。光導波路２および３は、互いに間隔を空けて近接して所定の長さにわたって並走する少なくとも１つの領域である光結合部４を有している。
【００３３】
電界印加部は、光結合部４における光導波路２および３のそれぞれと、光結合部４における光導波路２および３のそれぞれの下に位置するクラッド層９とを含む領域に電界を印加することができるように設けられている。
【００３４】
具体的には電界印加部は、上部電極１１と、下部電極１２と、導線１３と、電圧電源装置（電圧発生部）１４とを有している。上部電極１１は、光結合部４において光導波路２および３のそれぞれの上に設けられている。下部電極１２は、基板８のクラッド層９が設けられた面と反対側の面に設けられている。導線１３は上部電極１１および下部電極１２のそれぞれと電圧電源装置１４とを電気的に接続している。電圧電源装置１４は、光スイッチ素子１のスイッチング状態（信号光が出力される出力ポートの選択状態）に対応する電圧を上部電極１１と下部電極１２との間に印加することができるように、上部電極１１および下部電極１２のそれぞれの電位を独立して制御することができるように設けられている。以上の構成により電界印加部は光結合部４において電界を印加することができる。
【００３５】
さらに光スイッチ素子１は、入力ポート５と、出力ポート６および７とを有している。入力ポート５および出力ポート６のそれぞれは、光導波路２の一方および他方の各々の端面に設けられている。出力ポート７は、光導波路３の端面であって、光結合部４に対して出力ポート６と同一の側に位置する端面に設けられている。
【００３６】
次に本実施の形態の光スイッチ素子の動作原理の概要について説明する。光導波路２および３のそれぞれを伝搬する信号光は光導波路２および３の各々の等価屈折率の影響を受けながら伝搬する。これらの等価屈折率は、光導波路２、３と、その周辺の光導波路層１０との屈折率から求められる。
【００３７】
上部電極１１に＋５Ｖ、下部電極１２に−５Ｖの電位が印加された場合、光結合部４における光導波路２および３のそれぞれの等価屈折率が低下して、光結合部４の光路長が短くなる。このとき、入力ポート５から入射された信号光は、光導波路２を伝搬した後に、方向性結合器の光結合部４において、光導波路２と隣接する光導波路３と結合する。光導波路３と結合した信号光は、光結合部４から光導波路３を伝搬して出力ポート７で出力される。
【００３８】
一方、上部電極１１に−５Ｖ、下部電極に＋５Ｖの電位が印加された場合、光結合部４における光導波路２および３の等価屈折率が上昇して、光結合部４の光路長が長くなる。このとき入力ポート５から入射された信号光は、光導波路２を伝搬した後に、方向性結合器の光結合部４において、光導波路２と隣接する光導波路３と結合する。そして光結合部４の光路長が上記のように長くなっているため、信号光はその後も光結合部４の光導波路３を伝搬して、光結合部４において信号光が再び光導波路２と結合する。この光導波路２と結合した信号光は、光結合部４から光導波路２を伝搬して、出力ポート６で出力される。
【００３９】
このように光スイッチ素子１では、上部電極１１と下部電極１２との間に印加される電圧が変化されることにより、光結合部４における光導波路２および光導波路３の光路長が変化することで、信号光の出力ポート先が選択される。
【００４０】
次に本実施の形態の光スイッチ素子１のスイッチングの原理について、より詳しく説明する。光スイッチ素子１は、光導波路２および３の等価屈折率のプラズマ効果による変化を利用している。すなわち、光導波路２および３の等価屈折率の変化量は、上部電極１１と下部電極１２との間に印加される電圧の変化に起因した光導波路２、３およびその周辺における平均的なキャリア密度の変化量に比例している。このキャリア密度は、光スイッチ素子１の空乏層の厚みにより制御される。
【００４１】
図３は、本発明の実施の形態１における光スイッチ素子の電界がゼロの場合の空乏層の厚み分布を示す概略的な断面図である。図３を参照して、電圧電源装置１４がオフ状態の場合、クラッド層９と、光導波路層１０および基板８のそれぞれとの界面において、空乏層１９ａおよび１９ｂの各々がほぼ均等な厚みで形成されている。空乏層１９ａの厚みは光導波路２および３のそれぞれを伝播する信号光に影響を与える。なお空乏層１９ｂは基板８の不純物濃度が高いために非常に薄いので信号光の伝播への影響は無視できる。
【００４２】
図４は、本発明の実施の形態１における光スイッチ素子の電界が一の方向の場合の空乏層の厚み分布を示す概略的な断面図である。図４を参照して、上部電極１１に＋５Ｖ、下部電極１２に−５Ｖの電位が印加されると、クラッド層９と、光導波路層１０および基板８のそれぞれとの界面において、空乏層２０ａおよび２０ｂの各々が形成される。光結合部４において、クラッド層９と光導波路層１０との界面で形成された空乏層２０ａの層厚が、電圧が印加されていない状態（図３に示す状態）より薄くなる。このため光結合部４において光導波路２および３のそれぞれを伝搬する信号光が受ける空乏層２０ａの影響は小さい。空乏層２０ａの領域外にはキャリアが存在するため、光導波路２および３の等価屈折率が低下し、光結合部４での光路長は短くなる。
【００４３】
図５は、本発明の実施の形態１における光スイッチ素子の電界が他の方向の場合の空乏層の厚み分布を示す概略的な断面図である。図５を参照して、上部電極１１に−５Ｖ、下部電極１２に＋５Ｖの電位が印加されると、クラッド層９と、光導波路層１０および基板８のそれぞれとの界面において、空乏層２１ａおよび２１ｂの各々が形成される。光結合部４において、空乏層２１ａの層厚は電圧が印加されていない状態（図３に示す状態）より厚くなる。このため光導波路２および３へ空乏層２１ａが広がるので、光結合部４において光導波路２および３のそれぞれを伝搬する信号光が空乏層２１ａの影響を大きく受ける。空乏層２１ａにはキャリアがほとんど存在しないため、光導波路２および３の等価屈折率が上昇し、光結合部４での光路長は長くなる。
【００４４】
次に本実施の形態の光スイッチ素子１の製造方法の概略について説明する。図６、図７、図９および図１０は、本発明の実施の形態１における光スイッチ素子の製造方法の第１〜第４工程を順に示す概略断面図である。また図８は、本発明の実施の形態１における光スイッチ素子の製造方法の第２工程を概略的に示す上面図である。なお図８のＰ１−Ｐ１線は、図６、図７、図９および図１０の断面位置に対応している。
【００４５】
図６を参照して、まずＳＯＩ基板１５が準備される基板準備工程が行なわれる。具体的には、１×１０18ｃｍ-3のＰ（燐）がドープされた厚さ６００μｍの基板８上に、厚さ１μｍのクラッド層９と、厚さ２５０ｎｍの光導波路層１０とがこの順番に積層されることで、ＳＯＩ基板１５が用意される。積層の際、光導波路層１０の不純物濃度を変化させることで、光導波路層１０のキャリア密度が調整される。
【００４６】
主に図７および図８を参照して、スパッタリング法または蒸着法を用いて、ＳＯＩ基板１５（図６）に金属膜１６および下部電極１２が形成される。金属膜１６および下部電極１２のそれぞれは、Ｔｉ（チタン）およびＡｕ（金）からなる。
【００４７】
次に光導波路２および３が形成される光導波路形成工程が行なわれる。まずＳＯＩ基板１５上の金属膜１６にレジストが塗布される。次に電子線による直接描画、またはフォトリソグラフィが行なわれることで、光導波路２および３に対応するパターンを有するのレジストパターン１８が形成される。電子線による直接描画の場合、たとえば電子線の照射電流が０．１ｎＡ、１ドット当りの電子線のドーズ時間が４．５ｓｅｃのプロセス条件を用いることができる。フォトリソグラフィの場合、たとえば転写時間が１０ｓｅｃ程度の条件の下でレジストパターンを形成することできる。
【００４８】
次にレジストパターン１８をマスクとして、ＩＣＰエッチング、反応イオンエッチング、または反応性イオンビームエッチングなどのエッチング工程が行なわれることにより、金属膜１６と、光導波路層１０の厚み方向の一部とがエッチングされる。反応性イオンエッチングが用いられる場合、エッチングされる膜の材質に応じたプロセス条件が用いられる。金属膜１６のエッチングの条件としては、たとえばエッチングガスがＮＦ3ガス、エッチング圧力が０．１Ｐａ、ＲＦ(Radio Frequency)パワーが２００Ｗの条件が用いられる。また光導波路層１０のエッチング条件としては、たとえばエッチングガスが塩素（Ｃｌ2）ガス２５ｓｃｃｍと窒素（Ｎ2）ガス１０ｓｃｃｍとの混合ガス、エッチング圧力が０．１Ｐａ、ＲＦパワーが２００Ｗの条件が用いられる。
【００４９】
図９を参照して、上記のエッチングにより、金属膜１６から上部電極１１が形成される。次に酸素（Ｏ2）アッシングによってレジストパターン１８が除去される。
【００５０】
図１０を参照して、以上のエッチング工程により、上部電極１１、光導波路２および３が形成される。
【００５１】
再び図２を参照して、電圧電源装置１４が導線１３により上部電極１１および下部電極１２のそれぞれに接続される。以上により本実施の形態の光スイッチ素子１が得られる。
【００５２】
本実施の形態によれば、図２に示すように、基板８と光導波路層１０との間に存在するクラッド層９が絶縁体であるため、上部電極１１と下部電極１２との間に電圧が印加されても基板８と光導波路２および３のそれぞれとの間で電流は流れない。よってスイッチング動作における消費電力が低減される。
【００５３】
また従来の構造（図１５）ではｎＧａＡｓ光導波路層１１０（図１５）をｎＧａＡｓ光導波路層１１０とエピタキシャル関係にある下部クラッド層１０９および上部クラッド層１１１により挟み込む構造であった。本実施の形態では、エピタキシャル成長の容易性を考慮する必要なしに、光スイッチ素子１を伝搬する信号光の伝搬損失が低減されるように光導波路層１０を挟む領域の材質を選択することができる。具体的には、光導波路層１０の基板８側に設けられるクラッド層９の材質として光導波路層１０の屈折率よりも十分に低い屈折率を有する材質（たとえばＳｉＯ2）を選択することができる。
【００５４】
また従来の構造と異なり、クラッド層９および光導波路層１０をエピタキシャル成長により形成する必要がないため、成膜工程をより簡便に行なうことができる。
【００５５】
また製造工程において基板８上へ積層される層の数が２層であり層数が少ないため、成膜工程やエッチング工程が簡便になる。
【００５６】
また光導波路層１０は好ましくは１×１０15ｃｍ-3以上１×１０18ｃｍ-3以下の不純物濃度を有している。これにより通常の半導体装置において容易に得ることが多い１０Ｖ程度の電圧を用いて厚さ０．２５μｍ程度の光導波路２および３のそれぞれの空乏層の厚みを図５に示すように厚み方向にほぼ全体に広げたり、図４に示すようにほとんどゼロにしたりすることができる。よって光スイッチ素子１をより確実にスイッチングさせることができる。なお光導波路２および３の厚さとして０．２５μｍ程度が選択されるのは、信号光の伝播モードをシングルモードにさせやすいからである。また光導波路層１０の不純物濃度が上記範囲より大きいと、空乏層を図５に示すように厚くするために必要な電圧が高くなり過ぎるという問題がある。またこの不純物濃度が上記範囲より小さいと、空乏層を図４に示すように十分に薄くするために必要な電圧が高くなり過ぎるという問題がある。
【００５７】
なおクラッド層９と光導波路層１０との間で空乏層１９ａ（図３）が形成され、かつ空乏層１９ａの層厚が電圧印加によって空乏層２０ａ（図４）および２１ａ（図５）のように制御できる限り、基板８の材質は上記において例示した材質と異なってもよい。たとえば、Ｉｎ（インジウム）またはＧａ（ガリウム）が高濃度でドープされたｐ形半導体や、Ｐ（燐）またはＡｓ（砒素）が高濃度でドープされたｎ形半導体や、Ｃｕ（銅）、Ｗ（タングステン）、ＴｉＮ（窒化チタン）またはＡｌ（アルミニウム）合金の導電体を用いることができる。
【００５８】
またクラッド層９と光導波路層１０との間で空乏層１９ａが形成され、かつ空乏層１９ａの層厚が電圧印加によって制御できる限り、光導波路層１０の材質は上記において例示した材質と異なってもよい。たとえば、Ａｓ（砒素）がドープされたｎ形半導体や、Ｂ（ホウ素）、Ｇａ（ガリウム）またはＩｎ（インジウム）がドープされたｐ形半導体を用いることができる。
【００５９】
またｐ型半導体からなる基板８と、ｎ型半導体からなる光導波路層１０とが用いられて光スイッチ素子１を構成することもできる。ただしこの場合、印加電圧に対して光スイッチ素子１の動作は上記説明と逆になる。
【００６０】
また上部電極１１と下部電極１２とのそれぞれに印加される電位の値は、上記された−５Ｖや＋５Ｖに限定されず、クラッド層９と光導波路層１０との界面で形成された空乏層１９ａの層厚を光結合部４において０μｍ〜０．２５μｍの範囲程度で変化させることができる電位であればよい。
【００６１】
また光導波路層１０の不純物濃度は上記で例示した１０×１０16ｃｍ-3に限定されず、電圧印加によって空乏層１９ａ（図３）の層厚を光結合部４において０μｍ〜０．２５μｍの範囲で変化させることができる濃度であればよい。このためには不純物濃度が、たとえば１×１０15以上１×１０18ｃｍ-3以下とされればよい。
【００６２】
また基板８の不純物濃度は上記で例示した１×１０18ｃｍ-3に限定されず、空乏層１９ｂ（図３）が光導波路２および３のそれぞれを伝搬する信号光に及ぼす影響が十分に小さくなる不純物濃度であればよい。このためには不純物濃度が、たとえば１×１０18ｃｍ-3以上１×１０22ｃｍ-3以下とされればよい。
【００６３】
（実施の形態２）
本実施の形態の光スイッチ素子は、マッハツェンダー光干渉器を有している。まず、この光スイッチ素子の構成について説明する。図１１は、本発明の実施の形態２における光スイッチ素子の構成を概略的に示す上面図である。図１２は、図１１のＸＩＩ−ＸＩＩ線に沿った概略断面図である。図１１および図１２を参照して、本実施の形態の光スイッチ素子５１は、光導波路層１０ｓと、上部電極７２および７３を有する電界印加部とを含んでいる。
【００６４】
光導波路層１０ｓは、クラッド層９上に積層されており、光導波路層１０（図２）と同様の材質からなる。また光導波路層１０ｓは、１対の突起部として光導波路２ｓおよび３ｓを有している。光導波路２ｓおよび３ｓは、互いに間隔を空けて近接して所定の長さにわたって並走する一対の領域である３ｄＢ方向性結合器４ａ、４ｂを有している。３ｄＢ方向性結合器４ａ、４ｂのそれぞれは１本の光導波路から入力された信号光を等分して２本の光導波路へ分岐する機能を有しており、１対の３ｄＢ方向性結合器４ａ、４ｂは、マッハツェンダー光干渉器を形成している。
【００６５】
電界印加部は、１対の３ｄＢ方向性結合器４ａ、４ｂに挟まれた領域に位置するアーム部分６０において、光導波路２ｓおよび３ｓのそれぞれの上に、上部電極７２および７３の各々を有している。これにより電界印加部は、光導波路２ｓおよび３ｓのそれぞれと、光導波路２ｓおよび３ｓのそれぞれの下に位置するクラッド層９とを含む領域に電界を印加することができる。入力ポート５および出力ポート６のそれぞれは、光導波路２ｓの一方および他方の各々の端面に設けられている。出力ポート７は、光導波路３ｓの端面であって、アーム部分６０に対して出力ポート６と同一の側に位置する端面に設けられている。
【００６６】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６７】
次に本実施の形態の光スイッチ素子のスイッチング動作の原理について説明する。
入力ポート５から入射した信号光は、光導波路２ｓを伝搬して３ｄＢ方向性結合器４ａに達する。そして３ｄＢ方向性結合器４ａにより光導波路２ｓおよび３ｓへ信号光が２つに分岐される。分岐された２つの信号は、アーム部分６０において光導波路２ｓおよび３ｓのそれぞれを伝播する。上部電極７２および７３が等電位とされた場合、アーム部分６０において光導波路２ｓと３ｓとの光路長は等しい。よってこの２つの信号は、互いに同位相で３ｄＢ方向性結合器４ｂに入射され、３ｄＢ方向性結合器４ｂによって光導波路３ｓで結合される。結合された信号光は３ｄＢ方向性結合器４ｂから光導波路３ｓを通って出力ポート７で出力される。
【００６８】
一方、電圧電源装置１４によって、基板８を基準として上部電極７２にのみ−１０Ｖの電位が印加され、上部電極７３の電位はゼロのままとされた場合、アーム部分６０において光導波路３ｓの等価屈折率は変わらず、光導波路２ｓの等価屈折率のみ大きくなる。このため印加電圧の値が最適に調整されれば、アーム部分６０において光導波路２ｓの光路長を光導波路３ｓの光路長よりも信号光の半波長だけ長くすることで、光導波路２ｓと光導波路３ｓとの光路差ΔＬを信号光の半波長とすることができる。この場合、３ｄＢ方向性結合器４ａで分岐された２つの信号は、互いに逆位相で３ｄＢ方向性結合器４ｂに入射される。このため、この２つの信号光は３ｄＢ方向性結合器４ｂによって光導波路２ｓで結合される。結合された信号光は３ｄＢ方向性結合器４ｂから光導波路２ｓを通って出力ポート６で出力される。
【００６９】
以上のように電圧電源装置１４による電圧印加が制御されることによって、信号光の出力ポート先が自在に変化されて光スイッチング動作が行なわれる。
【００７０】
なお出力ポート６から信号光を出力させる場合に設けられる光路差ΔＬは、上記した半波長に限定されるものではなく、
【００７１】
【数１】
2009128694.tif 000003
【００７２】
の条件（ｎは０以上の整数）が満たされればよい。
この式が満たされる限り、電圧の印加箇所は上部電極７２および７３の任意の一方、あるいは両方とすることができる。また印加される電位の基板８を基準とした正負は任意である。また上部電極７２および７３の両方に電圧が印加される場合は、上部電極７２と７３との間の電圧が調整されることにより上式を満たすことができる。
【００７３】
また上記において等価屈折率が変化する基本的な原理は実施の形態１と同様であるため、その説明を繰り返さない。
【００７４】
次に光スイッチ素子５１の製造方法の概略について説明する。
まず実施の形態１の図６に示すＳＯＩ基板１５と同様のＳＯＩ基板が準備される。このＳＯＩ基板上に上部電極７２および７３となる金属膜１６が形成される。
【００７５】
図１３を参照して、この金属膜１６の上にレジストパターン６７が形成される。レジストパターン６７のパターン形状は光導波路２ｓおよび３ｓのパターン形状に対応している。なおレジストパターンの形成に用いられる技術は実施の形態１と同様であるため、その説明を繰り返さない。さらに実施の形態１とほぼ同様のエッチング工程を経て、図１１に示す光スイッチ素子５１が得られる。
【００７６】
本実施の形態によれば、上部電極７２および７３のそれぞれと、基板８との間に存在するクラッド層９が絶縁体であるため、上部電極７２および７３のそれぞれと基板８との間に電位差があっても、上部電極７２および７３のそれぞれと基板８との間に電流が流れない。よってスイッチング動作における消費電力が低減される。
【００７７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７８】
本発明は、半導体層を有する光スイッチ素子に特に有利に適用され得る。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施の形態１における光スイッチ素子の構成を概略的に示す上面図である。
【図２】図１のＩＩ−ＩＩ線に沿った概略断面図である。
【図３】本発明の実施の形態１における光スイッチ素子の電界がゼロの場合の空乏層の厚み分布を示す概略的な断面図である。
【図４】本発明の実施の形態１における光スイッチ素子の電界が一の方向の場合の空乏層の厚み分布を示す概略的な断面図である。
【図５】本発明の実施の形態１における光スイッチ素子の電界が他の方向の場合の空乏層の厚み分布を示す概略的な断面図である。
【図６】本発明の実施の形態１における光スイッチ素子の製造方法の第１工程を示す概略断面図である。
【図７】本発明の実施の形態１における光スイッチ素子の製造方法の第２工程を示す概略断面図である。
【図８】本発明の実施の形態１における光スイッチ素子の製造方法の第２工程を概略的に示す上面図である。
【図９】本発明の実施の形態１における光スイッチ素子の製造方法の第３工程を示す概略断面図である。
【図１０】本発明の実施の形態１における光スイッチ素子の製造方法の第４工程を示す概略断面図である。
【図１１】本発明の実施の形態２における光スイッチ素子の構成を概略的に示す上面図である。
【図１２】図１１のＸＩＩ−ＸＩＩ線に沿った概略断面図である。
【図１３】本発明の実施の形態２における光スイッチ素子の製造方法の一工程を示す概略断面図である。
【図１４】従来の光スイッチ素子の構成を概略的に示す上面図である。
【図１５】図１４のＸＶ−ＸＶ線に沿った概略断面図である。
【符号の説明】
【００８０】
１，５１  光スイッチ素子、２，２ｓ，３，３ｓ  光導波路、４  光結合部、４ａ，４ｂ  方向性結合器、５  入力ポート、６，７  出力ポート、８  基板、９  クラッド層、１０，１０ｓ  光導波路層、１１  上部電極、１２  下部電極、１３  導線、１４  電圧電源装置、１５  ＳＯＩ基板、１６  金属膜、１８，６７  レジストパターン、１９ａ，１９ｂ，２０ａ，２０ｂ，２１ａ，２１ｂ  空乏層、６０  アーム部分、７２，７３  上部電極。
【図１】
2009128694.tif 000004
【図２】
2009128694.tif 000005
【図３】
2009128694.tif 000006
【図４】
2009128694.tif 000007
【図５】
2009128694.tif 000008
【図６】
2009128694.tif 000009
【図７】
2009128694.tif 000010
【図８】
2009128694.tif 000011
【図９】
2009128694.tif 000012
【図１０】
2009128694.tif 000013
【図１１】
2009128694.tif 000014
【図１２】
2009128694.tif 000015
【図１３】
2009128694.tif 000016
【図１４】
2009128694.tif 000017
【図１５】
2009128694.tif 000018