(57)【要約】【課題】材料試験機のサンプルデータの平均化処理におけるデータの不連続性を抑制する。【解決手段】サンプル時刻で新た検出データを読み込むと、それ以前に読み込んだ検出データを遡って読込み、最大値と最小値をメモリ領域２７２，２７２に記憶し、それらの偏差を比較器２７６で演算する。積算器２７７は、変動幅が基準値を超えると判定されるまで、データを積算する。カウンタ２７８は積算したデータ数をカウントする。除算器２７９は、積算器２７７の積算値とカウンタ２７８のカウント値でデータを平均化する。【選択図】  図３
2009014541.tif 000002
【特許請求の範囲】
【請求項１】
試験片を負荷するアクチュエータと、
前記試験片の物理的変形に基づく物理量を検出する検出手段と、
前記検出手段で検出した検出データを時系列データとして順次に記憶する記憶手段と、
前記記憶手段にすでに記憶している時系列データを過去に遡って順次に読み出し、読み出した複数のデータの変動幅を算出する算出手段と、
前記変動幅が予め定めた基準値を超えるか否かを判定する判定手段と、
前記変動幅が前記基準値を超えることが判定されると、それまでに読み出した複数のデータを用いて平均値データを算出して出力する平均化処理手段とを備えることを特徴とする材料試験機。
【請求項２】
請求項１に記載の材料試験機において、
前記算出手段は、１つずつデータを遡って読み出すことを特徴とする材料試験機。
【請求項３】
請求項１または２に記載の材料試験機において、
前記記憶手段は、書込ポインタで指定されたアドレスにデータを記憶するとともに、読出ポインタで指定されたアドレスのデータを読み出すリングバッファであり、
前記リングバッファは、前記平均化処理手段から平均値データが出力されると、前記書込ポインタの値をインクリメントするとともに、その書込ポインタの値を読出ポインタにコピーし、
前記算出手段は、前記読出ポインタを１つずつデクリメントして指定されたアドレスから順次にデータを読み出して前記変動幅を算出することを特徴とする材料試験機。
【請求項４】
請求項１乃至３のいずれか１項に記載の材料試験機において、
前記算出手段は、読み出した複数のデータの最大値と最小値の偏差を前記変動幅として算出することを特徴とする材料試験機。
【請求項５】
請求項１乃至４のいずれか１項に記載の材料試験機において、
前記平均化処理手段は、前記記憶手段から読み出した複数の時系列データのデータ値を積算する積算器と、複数の時系列データのデータ数をカウントするカウンタと、前記積算器の積算値を前記カウンタのカウント値で除算する除算器とを備えることを特徴とする材料試験機。
【請求項６】
検出した検出データを時系列データとして順次に記憶する記憶手段と、
前記記憶手段にすでに記憶している時系列データを過去に遡って順次に読み出し、読み出した複数のデータの変動幅を算出する算出手段と、
前記変動幅が予め定めた基準値を超えるか否かを判定する判定手段と、
前記変動幅が前記基準値を超えることが判定されると、それまでに読み出した複数のデータの平均値データを算出して出力する平均化処理手段とを備えることを特徴とするデータ平均化処理装置。
【請求項７】
請求項６の平均化処理装置において、
前記平均化処理手段は、前記記憶手段から読み出す前記検出データのデータ数をカウントするとともに、読み出した検出データを積算し、積算値をデータ数で除算して平均値を算出することを特徴とするデータ平均化処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験力や変位を検出する材料試験機における検出データの平均化処理に関する。
【背景技術】
【０００２】
従来から、試験力や変位を検出する材料試験機における検出データの平均化処理が知られている。従来のデータ平均化処理では、異なるフィルタ長を持つ固定長フィルタ（１／２フィルタ、１／４フィルタなど）を複数設定しておき、サンプリングされるデータの変動幅に応じて、平均化処理で使用する固定長フィルタを切り替えている。たとえば、順次にサンプルされた２つのデータの差が大きいときは１／２フィルタを使用し、変動が少なくなるにつれて１／４フィルタ、１／８フィルタ、……１／Ｎフィルタのように、固定長フィルタを切り替えている。すなわち、従来は離散的な平均化処理を行っていた。
たとえば、フィルタ特性を切換えることができる材料試験機としては、下記の特許文献が知られている。
【特許文献１】特開２００５−３３１２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような従来の平均化処理では、複数の固定長フィルタのフィルタ長を離散的に設定し、サンプルしたデータの変動幅に応じて、固定長フィルタを切り替える。そのため、フィルタを切替ると平均化処理に使用する母数が変わり、フィルタ切り換え前後における平均値データの大きさが不連続になることがある。
【課題を解決するための手段】
【０００４】
（１）請求項１の発明による材料試験機は、試験片を負荷するアクチュエータと、試験片の物理的変形に基づく物理量を検出する検出手段と、検出手段で検出した検出データを時系列データとして順次に記憶する記憶手段と、記憶手段にすでに記憶している時系列データを過去に遡って順次に読み出し、読み出した複数のデータの変動幅を算出する算出手段と、変動幅が予め定めた基準値を超えるか否かを判定する判定手段と、変動幅が基準値を超えることが判定されると、それまでに読み出した複数のデータの平均値データを算出して出力する平均化処理手段とを備えることを特徴とする。
（２）請求項２の発明は、請求項１に記載の材料試験機において、算出手段は、１つずつデータを遡って読み出すことを特徴とする。
（３）請求項３の発明は、請求項１または２に記載の材料試験機において、記憶手段は、書込ポインタで指定されたアドレスにデータを記憶するとともに、読出ポインタで指定されたアドレスのデータを読み出すリングバッファであり、リングバッファは、平均化処理手段から平均値データが出力されるごとに、書込ポインタの値をインクリメントするとともに、その書込ポインタの値を読出ポインタにコピーし、算出手段は、読出ポインタを１つずつデクリメントして指定されたアドレスから順次にデータを読み出して変動幅を算出することを特徴とする。
（４）請求項４の発明は、請求項１乃至３のいずれか１項に記載の材料試験機において、算出手段は、読み出した複数のデータの最大値と最小値の偏差を変動幅として算出することを特徴とする。
（５）請求項５の発明は、請求項１乃至４のいずれか１項に記載の材料試験機において、平均化処理手段は、記憶手段から読み出した複数の時系列データのデータ値を積算する積算器と、複数の時系列データのデータ数をカウントするカウンタと、積算器の積算値をカウンタのカウント値で除算する除算器とを備えることを特徴とする。
（６）請求項６の発明によるデータ平均化処理装置は、検出した検出データを時系列データとして順次に記憶する記憶手段と、記憶手段にすでに記憶している時系列データを過去に遡って順次に読み出し、読み出した複数のデータの変動幅を算出する算出手段と、変動幅が予め定めた基準値を超えるか否かを判定する判定手段と、変動幅が基準値を超えることが判定されると、それまでに読み出した複数のデータの平均値データを算出して出力する平均化処理手段とを備えることを特徴とする。
（７）請求項７の発明は、請求項６の平均化処理装置において、平均化処理手段は、記憶手段から読み出す検出データのデータ数をカウントするとともに、読み出した検出データを積算し、積算値をデータ数で除算して平均値を算出することを特徴とする。
【発明の効果】
【０００５】
本発明によれば、時系列検出データの変化特性に応じて、平均化処理に使用するデータ母数を１つずつ増加することができるので、平均値データが不連続になることが抑制される。
【発明を実施するための最良の形態】
【０００６】
図１は、本発明による材料試験機の一実施の形態の概略構成を示すブロック図である。この実施の形態の材料試験機はたとえば引張・圧縮材料試験機であり、材料試験機本体１０と、試験力測定回路２０と、ロードセル３０と、変位測定回路４０と、変位計５０とを備えている。材料試験機本体１０は、コントローラ１１と、試験片を負荷するアクチュエータ１２と、試験結果などを表示する表示器１３と、各種スイッチなどを備える操作部１４とを備えている。コントローラ１１は、測定回路２０および４０からの検出データを入力して周知の方式で材料試験機の試験速度、試験方法などを制御する。
【０００７】
試験力測定回路２０は、ロードセル３０で検出する試験力を計測するとともに、後述するように試験力データの平均化処理も行う。変位測定回路４０は、変位計５０で検出する変位を計測するとともに、後述するように変位データの平均化処理も行う。試験力測定回路２０および変位測定回路４０はそれぞれ同様に構成されているので、以下では、図２を参照して試験力測定回路２０について詳細に説明する。
【０００８】
図２に示すように、試験力測定回路２０は、デジタル制御回路２１と、搬送波信号発生回路２２と、デジタル搬送波をアナログ搬送波に変換するＤ／Ａ変換器２３と、Ｄ／Ａ変換器２３から出力されるアナログ搬送波を増幅する増幅器２４とを備えている。搬送波信号発生回路２２は、所定周波数、所定振幅の正弦波である搬送波信号（交流電圧信号）のデジタルデータを発生する。増幅器２４で増幅された搬送波はロードセル３０に供給され、ロードセル３０は、試験片に作用する試験力に応じた交流検出データを出力する。
【０００９】
図２の測定回路２０は、ロードセル３０から出力される計測交流信号を増幅する増幅器２５と、増幅器２５で増幅された交流検出データをデジタル検出データに変換するＡ／Ｄ変換器２６と、Ａ／Ｄ変換器２６の出力から検出データを検波して平均化するデジタルフィルタ２７とを備えている。デジタル制御回路２１は、デジタルフィルタ２７から出力される検出データに基づいて試験力と変位を演算し、両データをコントローラ１１へ送信する。この実施の形態のデジタルフィルタ２７は、後述するように、フィルタ長が可変であり、自由長フィルタと呼ぶことができる。
【００１０】
なお、変位測定回路４０も試験力測定回路２０と同様に構成されているので、詳細な説明は省略する。
【００１１】
コントローラ１１は、試験力フィードバック制御の場合、試験力の検出データと図示しない目標波形とに基づいてアクチュエータ１２を駆動する。変位フィードバック制御の場合、変位の検出データと図示しない目標波形とに基づいてアクチュエータ１２を駆動する。いずれのフィードバック制御の場合も、目標波形は入力装置１４から予め入力される試験条件などに応じて設定され、この目標波形で定めた波形で試験片が負荷される。
【００１２】
次に試験力測定回路２０のデジタルフィルタ２７について説明する。
デジタルフィルタ２７は、所定サンプリング時刻でサンプリングした各データに対して、そのサンプリング時刻よりも前にサンプリングしたデータを用いて平均化処理を施す。平均化処理したデータは、該当するサンプリング時刻の検出データとしてデジタル制御回路２１へ出力される。
【００１３】
このようなデジタルフィルタ２７は、デジタル制御回路２１と搬送波信号発生回路２２とともにＦＰＧＡなどにより構成することができる。図３は、デジタルフィルタ２７で行われる信号処理論理回路のロジックを機能ブロック図で示したものである。
【００１４】
図３に示すように、デジタルフィルタ２７は、リングバッファ２７１を備えている。リングバッファ２７１は、たとえば１０ｋＨｚのサンプル周波数でデータサンプルする材料試験機で使用する場合、４０００〜８０００のデータを保存するメモリ容量を備える。リングバッファ２７１に対するデータの書込み、読出しは、書込ポインタと読出ポインタによって指定されたアドレスにアクセスして行われる。
【００１５】
そして、データ書込ポインタ（ライトポインタ）に指定されたアドレスの領域にデータが書き込まれ、読出ポインタ（リードポインタ）に書込ポインタの値がコピーされる。後述するように、データが書き込まれる間に、読出ポインタを１ずつデクリメントしつつデータを読み取り、データ変動幅を検出しつつ平均化処理を実行する。すなわち、過去のデータを１つずつ遡って変動幅を検出する。平均化処理を実行すると書込ポインタを１インクリメントして次のデータの書込みに備える。
【００１６】
デジタルフィルタ２７は、また、サンプル周期毎にサンプルデータの最小値と最大値を更新して記憶するメモリ領域２７２，２７３と、メモリ領域２７２，２７３の最小値と最大値の差を演算する引き算器２７４と、予めデータ変動幅の基準である基準値が記憶されたメモリ領域２７５と、引き算器２７４で演算された偏差とメモリ領域２７５の基準値とを比較する比較器２７６とを備えている。比較器２７６は、偏差が基準値よりも大きいときには除算実行指令を出力する。除算実行指令については後述する。デジタルフィルタ２７はまた、積算器２７７と、積算器２７７で積算したデータ数をカウントするカウンタ２７８と、積算器２７７で積算した値をカウンタ２７８のカウント値で除算する除算器２７９とを備えている。
【００１７】
上述したように、引き算器２７４から出力される偏差が基準値よりも大きいときに比較器２７６が除算実行指令を出力する。積算器２７６は、除算実行指令が出力されるまでの間に遡った過去のデータ値を積算し、カウンタ２７８はその積算データ数をカウントする。除算器２７９は、積算器２７７から出力される積算値を、カウンタ２７８から出力されるカウント値で除算してデータ値の平均化を以下で詳細に説明するように行う。このようにして得られた平均値データが各サンプル時刻における検出データとしてデジタル演算回路２１へ出力される。
【００１８】
デジタルフィルタ２７による試験力データの平均化処理について、図４〜図８の具体例を参照して説明する。図４は以下で説明する平均化処理のリングバッファ２７１内のデータを説明する図である。図４（ａ）に示すように、初期状態である所定時刻において、リングバッファ２７１のアドレス０〜９に１０個のデータが記憶されている。図４（ｂ）に示すように、時刻１００マイクロ秒が経過すると１１個目のデータ１００がリングバッファ２７１のアドレス１０に記録される。図４（ｃ）に示すアドレス１１のデータ１５０は時刻１０００００ナノ秒に入力されるデータであり、アドレス１２のデータ１４０は時刻２０００００ナノ秒に入力されるデータであり、アドレス１３のデータ１３０は時刻２００２２０ナノ秒に入力されるデータである。
【００１９】
この実施の形態のデジタルフィルタ２７は、１０ナノ秒ごとにインストラクションが出力されて各種処理を実行するものとし、データ変動幅の基準となる基準値を１５とする。すなわち、データを遡って行くとき、データ変動幅が１５を超えると、それまで遡ったデータ値を平均化し、各サンプル時刻の出力データとして用いる。なお、データ変動幅が１５を越えたと判定されたときのデータは平均化処理に使用しない。
【００２０】
以下、アドレス１０にデータ値１００が記憶された瞬間を時刻０ナノ秒とし、以下の図５〜図７の平均化処理を説明する。
【００２１】
図５〜図７は、１１個目のデータがリングバッファ２７１のアドレス１０に記録された時刻０秒から１０ナノ秒毎のデジタルフィルタ２７の内部状態を示す図である。
【００２２】
図５の時刻０秒において、書込ポインタにはアドレス１０がセットされており、読取ポインタには０がセットされている。最大値メモリ領域２７２，最小値メモリ領域２７３にはデータが記憶されていないので、引き算器２７４、積算器２７７、カウンタ２７８、除算器２７９の出力はそれぞれ０である。
【００２３】
時刻１０ナノ秒において、読取ポインタに書込ポインタのアドレスがコピーされる。時刻２０ナノ秒において、最大値メモリ領域２７２と最小値メモリ領域２７３にそれぞれデータ１００がセットされる。時刻３０ナノ秒において、引き算器２７４が、最大値メモリ領域２７２と最小値メモリ領域２７３の出力値の引き算を実行して０を出力する。時刻４０ナノ秒において、比較器２７６は、引き算器２７４の出力と基準値２７５の基準値１５を比較して０を出力する。
【００２４】
時刻５０ナノ秒において、読取ポインタが示すアドレスのデータを積算器２７７が積算するとともにカウンタ２７８に１を加算する。時刻５０ナノ秒において、比較器２７６は、引き算器２７４の出力と基準値２７５の基準値１５を比較して０を出力する。比較器２７６の出力が０であり、除算実行指令は出力されず除算器２７９は動作しないので、その出力は０である。
【００２５】
時刻６０ナノ秒において、読取ポインタを１減算して９にセットする。時刻７０ナノ秒において最大値メモリ領域２７２と最小値メモリ領域２７３を更新すると、最小値メモリ領域２７３はデータ９５（図４に示すようにアドレス９のデータ値）で更新される。そして、引き続き同様の処理を時刻１００ナノ秒まで行うと、積算器２７７はデータ９５を加算し、積算値１９５がセットされる。また、カウンタ２７８は１カウントアップしてカウント値は２となる。
【００２６】
以下、同様の処理を１０ナノ秒毎に行うと、時刻１１０ナノ秒において読取ポインタが８，時刻１５０ナノ秒において積算器２７７の積算値が２８５，カウンタ２７８のカウント値が３となる。時刻１６０ナノ秒において読取ポインタが７，時刻２００ナノ秒において積算器２７７の積算値が３７０、カウンタ２７８のカウント値が４となる。
【００２７】
時刻２３０ナノ秒において、引き算器２７４は２０を出力する。その結果、時刻２４０ナノ秒において、比較器２７６は引き算器２７４の出力２０と基準値１５を比較し、除算実行指令であるハイレベル信号を出力する。時刻２５０ナノ秒において、除算器２７９は、積算器２７７の積算値３７０をカウンタ２７８のカウント値４で除算する。時刻２６０ナノ秒において、平均値データ９２．５を出力するとともに、書込ポインタを１だけ歩進させてアドレス１１をセットする。時刻２７０ナノ秒において、読取ポインタ、最大値メモリ領域２７２、最小値メモリ領域２７３、引き算器２７４，比較器２７６，積算器２７７，カウンタ２７８，除算器２７９をリセットする。
【００２８】
以下、同様の処理を行い、図６の時刻１０００００ナノ秒において、アドレス１１にデータ値１５０の１２個目のデータが記録されると、時刻１０００１０ナノ秒において、書込ポインタのアドレス１１が読取ポインタにコピーされる。時刻１０００２０ナノ秒において、最大値メモリ領域２７２と最小値メモリ領域２７３にそれぞれデータ１５０がセットされる。時刻１０００３０ナノ秒において、引き算器２７４が、最大値メモリ領域２７２と最小値メモリ領域２７３の出力値の引き算を実行して０を出力する。時刻１０００４０ナノ秒において、比較器２７６は、引き算器２７４の出力と基準値２７５の基準値１５を比較して０を出力する。
【００２９】
時刻１０００５０ナノ秒において、読取ポインタが示すアドレスのデータ１５０を積算器２７７が積算するとともにカウンタ２７８に１を加算する。時刻１０００５０ナノ秒において、比較器２７６は、引き算器２７４の出力と基準値２７５の基準値１５を比較して０を出力する。比較器２７６の出力が０であり、除算実行指令は出力されず除算器２７９は動作しないので、その出力は０である。
【００３０】
時刻１０００６０ナノ秒において、読取ポインタを１減算して１０にセットする。時刻１０００７０ナノ秒において最大値メモリ領域２７２と最小値メモリ領域２７３を更新すると、最小値メモリ領域２７３はデータ１００（図４に示すようにアドレス１０のデータ値）で更新される。そして、引き続き同様の処理を行うと、時刻１００１００ナノ秒において、除算器２７９は除算を実行してデータ値１５０を出力する。なお、この場合、データ数は１なので平均化処理は実質上行われていない。
【００３１】
図７の時刻２０００００ナノ秒において、アドレス１２にデータ値１４０の１３個目のデータが記録され、時刻２００１６０ナノ秒において平均値データ１４５が除算器２７９から出力される。以降も同様にして入力したサンプルデータが同様に平均化処理されて出力される。
【００３２】
以上の平均化処理では、図８に示すように、時刻０ナノ秒〜時刻２５０ナノ秒の平均化処理区間（１標本化時間）では４つのデータの平均値９２．５が出力され、時刻１０００００ナノ秒〜時刻１００１１０ナノ秒の平均化処理区間では１つのデータの平均値１５０が出力され、時刻２０００００ナノ秒〜時刻２００１５０ナノ秒の平均化処理区間では２つのデータの平均値１４５が出力される。このように、入力されるデータの変動幅が予め定めた基準値１５を越えるまでの平均化処理区間のデータ数は計測信号によって変動するが、デジタルフィルタ２７は、平均化処理区間内で平均化処理するデータ数に応じた個数のデータを平均化することができる。図８から分かるように、平均化処理に使用するデータ母数を１つずつ増加することができる。
【００３３】
以上説明した材料試験機では次のような作用効果を奏することができる。
（１）所定のサンプル周期で検出データをサンプリングし、時系列データとして記憶する。データをサンプリングしたとき、それ以前にサンプリングした複数の検出データを１つずつ順次に遡っていき、遡った検出データの最大値と最小値の変動幅が予め定めた基準値を超えると判定されるまで、データを遡って読み込む。変動幅が上記基準値を超えることが判定されると、遡って読み込んだデータを平均化処理する。平均化処理区間内における平均化処理対象のデータ数は計測信号に応じて変動するが、図３のような構成のデジタルフィルタは自由長フィルタとなり、平均化処理対象数に柔軟に対応することができる。フィルタ切替時の平均値データの変動を従来より抑制することができる。
【００３４】
（２）検出データのメモリとしてリングバッファを使用し、書込ポインタで指定されたリングバッファのアドレスに検出データを記憶し、読出ポインタで指定されたリングバッファのアドレスに、書込ポインタで指定されたリングバッファのアドレスに記憶した検出データをコピーした。そして、平均化処理区間内において時系列に平均化処理を実行する際、読出ポインタを１つずつデクリメントして指定された複数のアドレスの検出データを積算して平均化するようにした。したがって、簡単な構成により、平均化処理に使用する自由長フィルタを実現することができる。
【００３５】
以上の実施の形態は一例であり、計測信号に応じて１標本時間内で平均化するデータ数が任意に切り替えられる回路構成であれば、実施の形態の構成に何ら限定されない。すなわち、サンプリングした検出データを時系列データとして順次に記憶する記憶部と、記憶部にすでに記憶している時系列データを過去に遡って順次に読み出し、読み出した複数のデータの変動幅を算出する算出部と、変動幅が予め定めた基準値を超えるか否かを判定する判定部と、変動幅が基準値を超えることが判定されると、それまでに読み出した複数のデータの平均値データを算出して出力する平均化処理部とを備える平均化処理装置であれば、本発明は実施の形態の回路構成に限定されない。
【００３６】
したがって、たとえばリングバッファも必須ではない。対象となる検出器も、ホイートストンブリッジ式ロードセルや差動トランス式変位計に限定されず、静電容量式のロードセルや変位計を用いる材料試験機にも本発明を適用できる。材料試験機は引張・圧縮試験機に限定されない。周波数の高い試験を行う各種試験機に本発明を適用することができる。
【００３７】
また、本発明は、ＦＰＧＡなどで構成したデータ平均化処理装置にも適用できる他、その他の回路構成、ソフトウエアでデータ平均化処理装置を実現することもできる。
【００３８】
本発明は、その特徴を損なわない限り、以上説明した実施の形態に何ら限定されない。
特許請求の範囲と実施の形態による構成要素の対応関係では、ロードセル３０および変位計５０が検出手段に、デジタルフィルタ２７のリングバッファ２７１が記憶手段に、デジタルフィルタ２７の比較器２７６が判定手段に、リングバッファ２７１と比較器２７６以外の構成要素が平均化処理手段に、コントローラ１１が制御手段にそれぞれ対応する。なお、以上の説明はあくまで一例であり、発明を解釈する際、上記の実施の形態の記載事項と特許請求の範囲の記載事項の対応関係に何ら限定も拘束もされない。
【図面の簡単な説明】
【００３９】
【図１】本発明の一の実施の形態による材料試験機の構成を示すブロック図
【図２】図１の測定回路２０の詳細を示すブロック図
【図３】デジタルフィルタの構成例を示すブロック図
【図４】時刻０秒のデータ初期値を説明する図
【図５】所定のサンプル時刻におけるデジタルフィルタ各部のデータを示す図
【図６】図５に引き続く各部のデータを示す図
【図７】図６に引き続く各部のデータを示す図
【図８】図５〜図７のデータを用いた平均化処理を説明する図
【符号の説明】
【００４０】
１０：材料試験機本体                    １１：コントローラ
２０：試験力測定回路                    ２１：デジタル制御回路
２７：デジタルフィルタ                  ３０：ロードセル
４０：変位測定回路                      ５０：変位計
２７１：リングバッファ                  ２７２：最大値メモリ領域
２７３：最小値メモリ領域                ２７４：偏差器
２７６：比較器                          ２７７：積算器
２７８：カウンタ                        ２７９：除算器
【図１】
2009014541.tif 000003
【図２】
2009014541.tif 000004
【図３】
2009014541.tif 000005
【図４】
2009014541.tif 000006
【図５】
2009014541.tif 000007
【図６】
2009014541.tif 000008
【図７】
2009014541.tif 000009
【図８】
2009014541.tif 000010