(57)【要約】【課題】従来の同一サイズのＭＯＳ型半導体装置と比較してゲート耐圧およびソース−ドレイン間耐圧を向上させることができるＭＯＳ型半導体装置およびその製造方法を提供する【解決手段】半導体基板と、半導体基板上にゲート酸化膜を介して形成されたゲート電極と、半導体基板の内部においてゲート酸化膜下方のチャンネル領域を挟む位置に設けられ半導体基板の導電型とは異なる導電型の不純物を含む１対の低濃度不純物拡散領域と、低濃度不純物拡散領域の各々の内部にあって且つゲート電極のゲート長方向においてチャンネル領域から離間しており低濃度不純物拡散領域と同一の導電型であり且つ低濃度不純物拡散領域よりも高濃度の不純物を含む１対の高濃度不純物拡散領域と、を有するＭＯＳ型半導体装置であって、ゲート酸化膜は、ゲート電極のゲート長方向両端部に他の部分よりも膜厚の厚い高膜厚部を有し、高濃度不純物拡散領域のチャンネル領域を挟んで向かい合う端部の各々が高膜厚部の直下に位置している。【選択図】図２
2009004554.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上にゲート酸化膜を介して形成されたゲート電極と、前記半導体基板の内部において前記ゲート酸化膜下方のチャンネル領域を挟む位置に設けられ前記半導体基板の導電型とは異なる導電型の不純物を含む１対の低濃度不純物拡散領域と、前記低濃度不純物拡散領域の各々の内部にあって且つ前記ゲート電極のゲート長方向において前記チャンネル領域から離間しており前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を含む１対の高濃度不純物拡散領域と、を有するＭＯＳ型半導体装置であって、
前記ゲート酸化膜は、前記ゲート電極のゲート長方向両端部に他の部分よりも膜厚の厚い高膜厚部を有し、
前記高濃度不純物拡散領域の前記チャンネル領域を挟んで向かい合う端部の各々が前記高膜厚部の直下に位置していることを特徴とするＭＯＳ型半導体装置。
【請求項２】
前記高濃度不純物拡散領域は、前記ゲート電極をマスクとした不純物注入により形成されることを特徴とする請求項１に記載のＭＯＳ型半導体装置。
【請求項３】
半導体基板と、前記半導体基板上にゲート酸化膜を介して形成されたゲート電極と、前記半導体基板の内部において前記ゲート酸化膜下方のチャンネル領域を挟む位置に設けられ前記半導体基板の導電型とは異なる導電型の不純物を含む１対の低濃度不純物拡散領域と、前記低濃度不純物拡散領域の各々の内部にあって且つ前記ゲート電極のゲート長方向において前記チャンネル領域から離間しており前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を含む１対の高濃度不純物拡散領域と、前記ゲート電極の側壁部に設けられ前記ゲート電極のゲート長方向において互いに対向する１対のスペーサと、を有するＭＯＳ型半導体装置であって、
前記ゲート酸化膜は、前記ゲート電極のゲート長方向の両端部において他の部分よりも膜厚の厚い高膜厚部を有し、
前記高濃度不純物拡散領域の前記チャンネル領域を挟んで向かい合う端部の各々が前記スペーサの各々の端部直下に位置していることを特徴とするＭＯＳ型半導体装置。
【請求項４】
半導体基板と、前記半導体基板上にゲート酸化膜を介して形成されたゲート電極と、前記半導体基板の内部において前記ゲート酸化膜下方のチャンネル領域を挟む位置に設けられ前記半導体基板の導電型とは異なる導電型の不純物を含む１対の低濃度不純物拡散領域と、前記低濃度不純物拡散領域の各々の内部にあって且つ前記ゲート電極のゲート長方向において前記チャンネル領域から離間しており前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を含む１対の高濃度不純物拡散領域と、前記ゲート電極の側壁部に設けられ前記ゲート電極のゲート長方向において互いに対向する１対のスペーサと、を有するＭＯＳ型半導体装置であって
前記ゲート酸化膜は、前記ゲート電極のゲート長方向の一方の端部において他の部分よりも膜厚の厚い高膜厚部を有し、
前記高膜厚部が形成されている側のゲート電極側壁部に形成されたスペーサは、これに対向するスペーサよりもゲート長方向の幅が広く、
前記高濃度不純物拡散領域の前記チャンネル領域を挟んで向かい合う端部の各々が前記スペーサの各々の端部直下に位置していることを特徴とするＭＯＳ型半導体装置。
【請求項５】
前記高濃度不純物拡散領域は、前記ゲート電極および前記スペーサをマスクとした不純物注入により形成されることを特徴とする請求項３又は４に記載のＭＯＳ型半導体装置。
【請求項６】
請求項１に記載のＭＯＳ型半導体装置の製造方法であって、
前記半導体基板上に熱酸化により酸化膜を形成する第１酸化膜形成工程と、
前記酸化膜の両端部に前記酸化膜よりも膜厚が厚い酸化膜を形成する第２酸化膜形成工程と、
前記第１および第２酸化膜形成工程において形成された酸化膜上にゲート電極材料を堆積する工程と、
前記第１および第２酸化膜形成工程において形成された酸化膜および前記ゲート電極材料をパターニングし前記ゲート電極および前記ゲート酸化膜を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板の導電型とは異なる導電型の不純物を前記半導体基板に注入して前記低濃度不純物拡散領域を形成する第１不純物注入工程と、
前記ゲート電極をマスクとして前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を前記半導体基板に注入して前記高濃度不純物拡散領域を形成する第２不純物注入工程と、を含むことを特徴とするＭＯＳ型半導体装置の製造方法。
【請求項７】
請求項２に記載のＭＯＳ型半導体装置の製造方法であって、
前記半導体基板上に熱酸化により酸化膜を形成する第１酸化膜形成工程と、
前記酸化膜のゲート長方向両端部に前記酸化膜よりも膜厚が厚い酸化膜を形成する第２酸化膜形成工程と、
前記第１および第２酸化膜形成工程において形成された酸化膜上にゲート電極材料を堆積する工程と、
前記第１および第２酸化膜形成工程において形成された酸化膜および前記ゲート電極材料をパターニングし前記ゲート電極および前記ゲート酸化膜を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板の導電型とは異なる導電型の不純物を前記半導体基板に注入して前記低濃度不純物拡散領域を形成する第１不純物注入工程と、
前記ゲート電極の側壁部に前記スペーサを形成する工程と、
前記ゲート電極および前記スペーサをマスクとして前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を前記半導体基板に注入して前記高濃度不純物拡散領域を形成する第２不純物注入工程と、を含むことを特徴とするＭＯＳ型半導体装置の製造方法。
【請求項８】
請求項３に記載のＭＯＳ型半導体装置の製造方法であって、
前記半導体基板上に熱酸化により酸化膜を形成する第１酸化膜形成工程と、
前記酸化膜のゲート長方向の一方の端部に前記酸化膜よりも膜厚が厚い酸化膜を形成する第２酸化膜形成工程と、
前記第１および第２酸化膜形成工程において形成された酸化膜上にゲート電極材料を堆積する工程と、
前記第１および第２酸化膜形成工程において形成された酸化膜および前記ゲート電極材料をパターニングし前記ゲート電極および前記ゲート酸化膜を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板の導電型とは異なる導電型の不純物を前記半導体基板に注入して前記低濃度不純物拡散領域を形成する第１不純物注入工程と、
前記ゲート電極の側壁部に前記スペーサを形成する工程と、
前記ゲート電極および前記スペーサをマスクとして前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を前記半導体基板に注入して前記高濃度不純物拡散領域を形成する第２不純物注入工程と、を含むことを特徴とするＭＯＳ型半導体装置の製造方法。
【請求項９】
前記第１不純物注入工程と前記第２不純物注入工程とは、互いに異なる照射角度でイオン注入を行う工程であることを特徴とする請求項６乃至８のいずれか１に記載のＭＯＳ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にＭＯＳ型半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＭＯＳ( Metal-Oxide-Semiconductor )構造を有するＭＯＳ型半導体装置は公知である。図１に特許文献１に記載されたＭＯＳ型半導体装置の構造を示すとともに、その製造方法について説明する。まず、Ｐ型半導体基板１上にフォトマスクを形成し、これに３１Ｐ＋を注入して低濃度不純物拡散領域２を形成し、続いて７５Ａｓ＋を注入して高濃度不純物拡散領域３を形成した後、熱処理によって３１Ｐ＋および７５Ａｓ＋を活性化させる。次に、Ｐ型半導体基板１の表面にウェット酸化膜４を形成する。このとき、高濃度不純物拡散領域３は、チャンネル領域および低濃度不純物拡散領域２よりも不純物濃度が高いので、高濃度不純物拡散領域３上のウェット酸化膜４の成長が促進され、この部分の膜厚が他の領域よりも厚くなる。このように形成されたウェット酸化膜４の表面に多結晶シリコン膜を堆積し、これをドライエッチングしてゲート電極５を形成する。その後、ゲート電極５が形成されていない部分のウェット酸化膜を除去し、ゲート酸化膜を残存させ、高濃度不純物拡散領域３上にソース・ドレイン電極を形成して完成となる。
【０００３】
このように特許文献１に記載のＭＯＳ型半導体装置においては、高濃度不純物拡散領域と低濃度不純物拡散領域の上に互いに厚みが異なるウェット酸化膜を形成することにより耐圧が最も低いゲート酸化膜の両端部の厚みを厚くしてゲート耐圧を高めるとともに、ゲート電極が形成されていない部分のウェット酸化膜を除去することによりゲート酸化膜を従来よりも短縮し、素子の微細化を図っている。
【特許文献１】特開平７−６６４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載のＭＯＳ型半導体装置は、ゲート耐圧の向上を目的としてゲート酸化膜の両端部の厚みを厚く形成するように構成されているものの、高濃度不純物拡散領域の端部はウェット酸化膜の膜厚の薄い部分の直下に位置するため、ゲート−ドレイン間およびゲート−ソース間に電圧を印加すると、ゲート酸化膜の膜厚の薄い部分に電界が印加されることとなり、所望のゲート耐圧を得ることが困難であった。
【０００５】
また、従来より低濃度不純物拡散領域は、高濃度不純物拡散領域の端部近傍の電界を緩和させることによりドレイン−ソース間耐圧を向上させることを目的として導入されるが、上記特許文献１に記載のＭＯＳ型半導体装置の製造方法においては、高濃度不純物拡散領域と低濃度不純物拡散領域を同一のフォトマスクを使用したイオン注入により形成しているため、高濃度不純物拡散領域の端部から低濃度不純物拡散領域の端部までの距離Ｌ、すなわち、低濃度不純物拡散領域が電界緩和効果を担う部分の長さは、注入した２種類の不純物の拡散係数の差とイオン注入後の熱処理で決まってしまい、この距離Ｌをコントロールすることが困難であり、従ってドレイン−ソース間の高耐圧化にも限界があった。
【０００６】
本発明は、上記した点に鑑みてなされたものであり、従来の同一サイズのＭＯＳ型半導体装置と比較してゲート耐圧およびソース−ドレイン間耐圧を向上させることができるＭＯＳ型半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るＭＯＳ型半導体装置の第１態様は、半導体基板と、前記半導体基板上にゲート酸化膜を介して形成されたゲート電極と、前記半導体基板の内部において前記ゲート酸化膜下方のチャンネル領域を挟む位置に設けられ前記半導体基板の導電型とは異なる導電型の不純物を含む１対の低濃度不純物拡散領域と、前記低濃度不純物拡散領域の各々の内部にあって且つ前記ゲート電極のゲート長方向において前記チャンネル領域から離間しており前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を含む１対の高濃度不純物拡散領域と、を有するＭＯＳ型半導体装置であって、前記ゲート酸化膜は、前記ゲート電極のゲート長方向両端部に他の部分よりも膜厚の厚い高膜厚部を有し、前記高濃度不純物拡散領域の前記チャンネル領域を挟んで向かい合う端部の各々が前記高膜厚部の直下に位置していることを特徴としている。
【０００８】
また、本発明に係るＭＯＳ型半導体装置の第２態様は、半導体基板と、前記半導体基板上にゲート酸化膜を介して形成されたゲート電極と、前記半導体基板の内部において前記ゲート酸化膜下方のチャンネル領域を挟む位置に設けられ前記半導体基板の導電型とは異なる導電型の不純物を含む１対の低濃度不純物拡散領域と、前記低濃度不純物拡散領域の各々の内部にあって且つ前記ゲート電極のゲート長方向において前記チャンネル領域から離間しており前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を含む１対の高濃度不純物拡散領域と、前記ゲート電極の側壁部に設けられ前記ゲート電極のゲート長方向において互いに対向する１対のスペーサと、を有するＭＯＳ型半導体装置であって、前記ゲート酸化膜は、前記ゲート電極のゲート長方向の両端部において他の部分よりも膜厚の厚い高膜厚部を有し、前記高濃度不純物拡散領域の前記チャンネル領域を挟んで向かい合う端部の各々が前記スペーサの各々の端部直下に位置していることを特徴としている。
【０００９】
また、本発明に係るＭＯＳ型半導体装置の第３態様は、半導体基板と、前記半導体基板上にゲート酸化膜を介して形成されたゲート電極と、前記半導体基板の内部において前記ゲート酸化膜下方のチャンネル領域を挟む位置に設けられ前記半導体基板の導電型とは異なる導電型の不純物を含む１対の低濃度不純物拡散領域と、前記低濃度不純物拡散領域の各々の内部にあって且つ前記ゲート電極のゲート長方向において前記チャンネル領域から離間しており前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を含む１対の高濃度不純物拡散領域と、前記ゲート電極の側壁部に設けられ前記ゲート電極のゲート長方向において互いに対向する１対のスペーサと、を有するＭＯＳ型半導体装置であって、前記ゲート酸化膜は、前記ゲート電極のゲート長方向の両端部において他の部分よりも膜厚の厚い高膜厚部を有し、前記高濃度不純物拡散領域の前記チャンネル領域を挟んで向かい合う端部の各々が前記スペーサの各々の端部直下に位置していることを特徴としている。
【００１０】
本発明に係るＭＯＳ型半導体装置の製造方法は、上記第１態様のＭＯＳ型半導体装置の製造方法であって、前記半導体基板上に熱酸化により酸化膜を形成する第１酸化膜形成工程と、前記酸化膜の両端部に前記酸化膜よりも膜厚が厚い酸化膜を形成する第２酸化膜形成工程と、前記第１および第２酸化膜形成工程において形成された酸化膜上にゲート電極材料を堆積する工程と、前記第１および第２酸化膜形成工程において形成された酸化膜および前記ゲート電極材料をパターニングし前記ゲート電極および前記ゲート酸化膜を形成する工程と、前記ゲート電極をマスクとして前記半導体基板の導電型とは異なる導電型の不純物を前記半導体基板に注入して前記低濃度不純物拡散領域を形成する工程と、前記ゲート電極をマスクとして前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を前記半導体基板に注入して前記高濃度不純物拡散領域を形成する工程と、を含むことを特徴としている。
【００１１】
また、本発明に係るＭＯＳ型半導体装置の製造方法は、上記第２態様のＭＯＳ型半導体装置の製造方法であって、前記半導体基板上に熱酸化により酸化膜を形成する第１酸化膜形成工程と、前記酸化膜のゲート長方向両端部に前記酸化膜よりも膜厚が厚い酸化膜を形成する第２酸化膜形成工程と、前記第１および第２酸化膜形成工程において形成された酸化膜上にゲート電極材料を堆積する工程と、前記第１および第２酸化膜形成工程において形成された酸化膜および前記ゲート電極材料をパターニングし前記ゲート電極および前記ゲート酸化膜を形成する工程と、前記ゲート電極をマスクとして前記半導体基板の導電型とは異なる導電型の不純物を前記半導体基板に注入して前記低濃度不純物拡散領域を形成する工程と、前記ゲート電極の側壁部に前記スペーサを形成する工程と、前記ゲート電極および前記スペーサをマスクとして前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を前記半導体基板に注入して前記高濃度不純物拡散領域を形成する工程と、を含むことを特徴としている。
【００１２】
また、本発明に係るＭＯＳ型半導体装置の製造方法は、上記第３態様のＭＯＳ型半導体装置の製造方法であって、前記半導体基板上に熱酸化により酸化膜を形成する第１酸化膜形成工程と、前記酸化膜のゲート長方向の一方の端部に前記酸化膜よりも膜厚が厚い酸化膜を形成する第２酸化膜形成工程と、前記第１および第２酸化膜形成工程において形成された酸化膜上にゲート電極材料を堆積する工程と、前記第１および第２酸化膜形成工程において形成された酸化膜および前記ゲート電極材料をパターニングし前記ゲート電極および前記ゲート酸化膜を形成する工程と、前記ゲート電極をマスクとして前記半導体基板の導電型とは異なる導電型の不純物を前記半導体基板に注入して前記低濃度不純物拡散領域を形成する工程と、前記ゲート電極の側壁部に前記スペーサを形成する工程と、前記ゲート電極および前記スペーサをマスクとして前記低濃度不純物拡散領域と同一の導電型であり且つ前記低濃度不純物拡散領域よりも高濃度の不純物を前記半導体基板に注入して前記高濃度不純物拡散領域を形成する工程と、を含むことを特徴としている。
【発明の効果】
【００１３】
本発明のＭＯＳ型半導体装置によれば、これと同一サイズの従来のＭＯＳ型半導体装置と比較してゲート耐圧およびソース−ドレイン間耐圧の向上を図ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
（第１実施例）
図２に本発明の第１実施例に係るＭＯＳ型半導体装置の断面図を示す。本実施例に係るＭＯＳ型半導体装置は、例えばＮチャンネル型ＭＯＳＦＥＴであり、Ｐ型のシリコン基板１０上にＳｉＯ２からなるゲート酸化膜１３を介してゲート電極１４が形成されている。ゲート電極１４は、例えばポリシリコンにより形成される。シリコン基板１０の表面には、ゲート酸化膜１３直下に形成されるチャンネル領域を挟んだ両側にＮ型の低濃度不純物拡散領域１２が形成され、この低濃度不純物拡散領域１２内にこれよりも不純物濃度の高いＮ型の高濃度不純物拡散領域１１が形成されている。つまり、高濃度不純物拡散領域１１は、低濃度不純物拡散領域１２よりもゲート長方向においてチャンネル領域から離間した位置に形成され、低濃度不純物拡散領域１２よりも浅く形成されている。そして、この高濃度不純物拡散領域１１がソース・ドレイン領域として作用する。低濃度不純物拡散領域１２を高濃度不純物拡散領域１１とチャンネル領域との間に介在させることにより、高濃度不純物拡散領域の端部近傍の電界を緩和させ、ドレイン−ソース間の耐圧を向上させることができる。
【００１５】
ゲート酸化膜１３は、耐圧が最も低いゲート長方向両端部１３ａの厚みが中央部よりも厚く形成されており、この厚みの厚い両端部１３ａの直下に高濃度不純物拡散領域１１の端部が位置している。このように、ゲート電極１４と高濃度不純物拡散領域の端部との間にゲート酸化膜の膜厚の厚い部分を介在させることにより、ゲート−ドレイン間若しくはゲート−ソース間に電圧が印加されたときのゲート酸化膜に印加される電界を緩和することができ、従来のＭＯＳ型半導体装置と比較してゲート耐圧を向上させることが可能となる。
【００１６】
図３に上記した本発明の第１実施例に係るＭＯＳ型半導体装置の製造工程図を示す。以下において本実施例に係るＭＯＳ型半導体装置の製造方法について図３を参照しつつ説明する。まず、Ｐ型のシリコンウエハを酸溶液で洗浄し、超純水でリンスした後、遠心乾燥機で乾燥させる。次に洗浄済みのウエハを例えば雰囲気温度９００℃に設定された炉に搬入し酸素とシリコンとを反応させてシリコン基板１０上に酸化膜（ＳｉＯ２）１３を成長させる。その後、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）ガスの熱化学反応により酸化膜（ＳｉＯ２）１３上にシリコン窒化膜（Ｓｉ３Ｎ４）２０を堆積させる（図３（ａ））。
【００１７】
次に、シリコン窒化膜２０上にフォトマスクを形成し、ドライエッチングによりシリコン窒化膜（Ｓｉ３Ｎ４）２０にパターニングを施す。このとき、次工程においてフィールド酸化膜を形成すべき部分の酸化膜（ＳｉＯ２）１３を露出させる（図３（ｂ））。
【００１８】
次に、フォトマスクを除去し洗浄した後、耐酸性を有するシリコン窒化膜（Ｓｉ３Ｎ４）２０をマスクとして、熱酸化法によりフィールド酸化膜（ＳｉＯ２）１３ａを部分的に形成し、残っているシリコン窒化膜（Ｓｉ３Ｎ４）２０を熱リン酸（Ｈ３ＰＯ４）で除去する（図３（ｃ））。
【００１９】
次に、シラン（ＳｉＨ４）を反応ガスとして使用したＬＰ−ＣＶＤ法等によってＳｉＯ２膜１３、１３ａ上にポリシリコン膜１４を堆積させる（図３（ｄ））。尚、この後、ポリシリコン膜１４の電気抵抗を下げるため、リン（Ｐ）を拡散法等により添加することとしてもよい。
【００２０】
次に、ポリシリコン膜１４上にフォトマスクを形成し、ドライエッチングにより、ゲート電極をパターニングする。その後、パターニングされたゲート電極をマスクとしてフィールド酸化膜（ＳｉＯ２）１３ａをエッチングする。この時、先の工程で形成したフィールド酸化膜（ＳｉＯ２）１３ａがゲート酸化膜の両端部分を形成するようにパターニングを施す（図３（ｅ））。
【００２１】
次に、パターニングが施されたゲート電極１４をマスクとしてリン（Ｐ）をイオン注入してゲート電極１４に対して自己整合的にＮ型の低濃度不純物拡散領域１２を形成する。この時の注入エネルギーは、例えば１８０ＫｅＶ、ドーズ量は５．０Ｅ１２〜１．０Ｅ１３ｃｍ−２とし、チルト角を例えば４５°に設定する。チルト角とは、ウエハ面の法線をウエハ中心に立てた時、この法線とイオンビームとが交差する角度をいう（図３（ｆ））。
【００２２】
更に、ゲート電極１４をマスクとしてヒ素（Ａｓ）をイオン注入してゲート電極１４に対して自己整合的にＮ型の高濃度不純物拡散領域１１を形成する。この時の注入エネルギーは、例えば４０ＫｅＶ、ドーズ量は６．０Ｅ１５ｃｍ−２とし、チルト角を例えば０°に設定する（図３（ｇ））。このようにゲート電極１４をマスクとして自己整合的に高濃度不純物拡散領域１１を形成することにより、ゲート領域と高濃度不純物拡散領域１１とのオーバラップ量が減り、ゲート酸化膜の両端部１３ａに形成された膜厚の厚い部分の下方に高濃度不純物拡散領域１１の端部が位置することとなる。イオン注入を行った後、８００〜９００℃でウエハのアニール処理を行い、イオン注入によって生じた結晶の損傷を回復させるとともに、注入したイオンの活性化を行う。
【００２３】
その後、ウエハ上に層間絶縁膜を形成し、ゲート、ソース、ドレイン領域に電極引き出し用のコンタクトホールを形成し、その上に配線用のＡＬを蒸着法やスパッタリング法等で形成し、ＡＬ配線のパターニングを施す。そして、水素（Ｈ２）と窒素（Ｎ２）とのフォーミングガス雰囲気中でシンタリングを行い、ＭＯＳ型半導体装置を完成させる。
【００２４】
以上の説明から明らかなように、本発明の第１実施例に係るＭＯＳ型半導体装置によれば、従来のＬＯＣＯＳ形成法を用いてゲート酸化膜の両端部に膜厚の厚い部分を形成するとともに、このゲート酸化膜の膜厚の厚い部分の直下に高濃度不純物拡散領域の端部が位置するように構成したので、ゲート電極と高濃度不純物拡散領域との距離が広がり、ゲート電極と高濃度不純物拡散領域との間に電圧を印加した際の電界が緩和され、従来の同一サイズのデバイスと比較してゲートの高耐圧化を図ることができる。
【００２５】
（第２実施例）
図４に本発明の第２実施例に係るＭＯＳ型半導体装置の断面図を示す。本実施例に係るＭＯＳ型半導体装置は、例えばＮチャンネル型ＭＯＳＦＥＴであり、Ｐ型のシリコン基板１０上にＳｉＯ２からなるゲート酸化膜１３を介してゲート電極１４が形成されている。ゲート電極１４は、例えばポリシリコンにより形成される。ゲート電極１４の側壁部にはゲート長方向において互いに対向する１対のサイドウォールスペーサ１５が形成されている。サイドウォールスペーサ１５は、例えばＳｉＯ２等の絶縁体により形成される。シリコン基板１０の表面には、ゲート酸化膜１３直下に形成されるチャンネル領域を挟んだ両側にＮ型の低濃度不純物拡散領域１２が形成され、この低濃度不純物拡散領域１２内にこれよりも不純物濃度の高いＮ型の高濃度不純物拡散領域１１が形成されている。つまり、高濃度不純物拡散領域１１は、低濃度不純物拡散領域１２よりもゲート長方向においてチャンネル領域から離間した位置に形成され、低濃度不純物拡散領域１２よりも浅く形成されており且つその端部がサイドウォールスペーサ１５の端部の直下に位置している。そして、この高濃度不純物拡散領域１１によってソース・ドレイン領域が形成される。低濃度不純物拡散領域１２を高濃度不純物拡散領域１１とチャンネル領域との間に介在させることにより、高濃度不純物拡散領域の端部近傍の電界を緩和させ、ドレイン−ソース間の耐圧の向上を図ることが可能となる。
【００２６】
ゲート酸化膜１３は、耐圧が最も低いゲート長方向両端部１３ａの厚みが中央部よりも厚く形成されており、これにより、ゲート耐圧が確保される。また、本実施例においては、上記したようにゲート電極１４の側壁部にサイドウォールスペーサ１５が形成されており、高濃度不純物拡散領域１１の端部が、サイドウォールスペーサ１５の端部直下に位置しているため、高濃度拡散領域１１の端部から低濃度拡散領域１２の端部までの距離Ｌ１が上記実施例１に記載のものより長くなる。これにより、低濃度不純物拡散領域１２による電界緩和効果が増大し、ドレイン−ソース間耐圧の向上を図ることができる。更に、高濃度不純物拡散領域１１の端部から低濃度拡散領域１２の端部にかけて、シリコン基板１０の表面には傾斜部５０がソース側およびドレイン側の各々に形成されており、これも高濃度不純物拡散領域１１と低濃度不純物拡散領域１２との距離を長くする要因となり得る。
【００２７】
図５に上記した本発明の第２実施例に係るＭＯＳ型半導体装置の製造工程図を示す。以下において本実施例に係るＭＯＳ型半導体装置の製造方法について図５を参照しつつ説明する。まず、Ｐ型のシリコンウエハを酸溶液で洗浄し、超純水でリンスした後、遠心乾燥機で乾燥させる。次に洗浄済みのウエハを例えば雰囲気温度９００℃に設定された炉に搬入し、酸素とシリコンとを反応させてシリコン基板１０上に酸化膜（ＳｉＯ２）１３を成長させる。その後、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）ガスの熱化学反応により酸化膜（ＳｉＯ２）１３上にシリコン窒化膜（Ｓｉ３Ｎ４）２０を堆積させる（図５（ａ））。
【００２８】
次に、シリコン窒化膜２０上にフォトマスクを形成し、ドライエッチングによりシリコン窒化膜（Ｓｉ３Ｎ４）２０にパターニングを施す。このとき、次工程においてフィールド酸化膜を形成すべき部分の酸化膜（ＳｉＯ２）１３を露出させる（図５（ｂ））。
次に、フォトマスクを除去し洗浄した後、耐酸性を有するシリコン窒化膜（Ｓｉ３Ｎ４）２０をマスクとして、熱酸化法によりフィールド酸化膜（ＳｉＯ２）１３ａを部分的に形成し、残っているシリコン窒化膜（Ｓｉ３Ｎ４）２０を熱リン酸（Ｈ３ＰＯ４）で除去する（図５（ｃ））。
【００２９】
次に、シラン（ＳｉＨ４）を反応ガスとして使用したＬＰ−ＣＶＤ法等によってＳｉＯ２膜１３、１３ａ上にポリシリコン膜１４を堆積させる（図５（ｄ））。尚、この後、ポリシリコン膜１４の電気抵抗を下げるため、リン（Ｐ）を拡散法等により添加することとしてもよい。
【００３０】
次に、ポリシリコン膜１４上にフォトマスクを形成し、ドライエッチングにより、ゲート電極をパターニングする。その後、パターニングされたゲート電極をマスクとしてフィールド酸化膜（ＳｉＯ２）１３ａをエッチングする。この時、先の工程で形成したフィールド酸化膜（ＳｉＯ２）１３ａがゲート酸化膜の両端部分を形成するようにパターニングを施す（図５（ｅ））。
【００３１】
次に、パターニングが施されたゲート電極１４をマスクとしてリン（Ｐ）をイオン注入してゲート電極１４に対して自己整合的にＮ型の低濃度不純物拡散領域１２を形成する。この時の注入エネルギーは、例えば１８０ＫｅＶ、ドーズ量は５．０Ｅ１２〜１．０Ｅ１３ｃｍ−２とし、チルト角を例えば４５°に設定する（図５（ｆ））。
【００３２】
次にウエハ上にコンフォーマルすなわち、等方的なステップカバレージをもつＳｉＯ２膜を堆積させ、ＲＩＥ（反応性イオンエッチング）により垂直成分を主体とする異方性エッチングを行って、ゲート電極１４の側壁部にサイドウォールスペーサ１５を形成する。ここで、サイドウォールスペーサ１５の幅寸法は、その高さによってコントロールされる。本実施例に係るＭＯＳ型半導体装置においては、フィールド酸化膜１３ａの形成時にシリコン基板１０上に形成された段差ｄ１と、ゲート酸化膜の両端部の段差ｄ２の分だけ、これらの段差を有していない従来のデバイスに比べ、サイドウォールスペーサ１５の全高ｄ３を高くすることができ、これに伴いサイドウォールスペーサ１５の幅寸法Ｌ０を大きくとることができる（図５（ｇ））。
【００３３】
次に、ゲート電極１４およびサイドウォールスペーサ１５をマスクとしてヒ素（Ａｓ）をイオン注入して自己整合的にＮ型の高濃度不純物拡散領域１１を形成する。この時の注入エネルギーは、例えば４０ＫｅＶ、ドーズ量は６．０Ｅ１５ｃｍ−２とし、チルト角を例えば０°に設定する（図５（ｈ））。イオン注入を行った後、８００〜９００℃でウエハのアニール処理を行い、イオン注入によって生じた結晶の損傷を回復させるとともに、注入したイオンの活性化を行う。
【００３４】
その後、ウエハ上に層間絶縁膜を形成し、ゲート、ソース、ドレイン領域に電極引き出し用のコンタクトホールを形成し、その上に配線用のＡＬを蒸着法やスパッタリング法等で形成し、ＡＬ配線のパターニングを施す。そして、水素（Ｈ２）と窒素（Ｎ２）とのフォーミングガス雰囲気中でシンタリングを行い、ＭＯＳ型半導体装置を完成させる。
【００３５】
以上の説明から明らかなように、本発明の第２実施例に係るＭＯＳ型半導体装置によれば、従来のＬＯＣＯＳ形成法を用いてゲート酸化膜の両端部に膜厚の厚い部分を形成しているのでゲート耐圧が確保される。また、低濃度不純物拡散領域を形成した後にゲート電極側壁部にサイドウォールスペーサを形成し、これをマスクとして高濃度不純物拡散領域を形成するので、高濃度不純物拡散領域の端部から低濃度不純物拡散領域の端部までの距離Ｌ１を長くすることができ、低濃度不純物拡散領域１２による電界緩和効果を増大せしめ、ドレイン−ソース間耐圧の向上を図ることが可能となる。また、上記したように、本発明のＭＯＳ型半導体装置においては、サイドウォールスペーサの幅Ｌ０を大きくとることができ、従来構造と比較して、より顕著な耐圧改善効果が期待できる。
【００３６】
（実施例３）
図６に本発明の第３実施例に係るＭＯＳ型半導体装置の断面図を示す。本実施例に係るＭＯＳ型半導体装置は、例えばＮチャンネル型ＭＯＳＦＥＴであり、Ｐ型のシリコン基板１０上にＳｉＯ２からなるゲート酸化膜１３を介してゲート電極１４が形成されている。ゲート電極１４は、例えばポリシリコンにより形成される。ゲート電極１４の側壁部にはゲート長方向において互いに対向する１対のサイドウォールスペーサ１５が形成されている。サイドウォールスペーサ１５は、例えばＳｉＯ２等の絶縁体により形成される。シリコン基板１０の表面には、ゲート電極１４を挟んだ両側にＮ型の低濃度不純物拡散領域１２が形成され、この低濃度不純物拡散領域１２内にこれよりも不純物濃度の高いＮ型の高濃度不純物拡散領域１１が形成されている。つまり、高濃度不純物拡散領域１１は、低濃度不純物拡散領域１２よりもチャンネル領域から離間した位置に形成され、低濃度不純物拡散領域１２よりも浅く形成されており且つその端部がサイドウォールスペーサ１５の端部の直下に位置している。この高濃度不純物拡散領域１１によってソース・ドレイン領域が形成される。低濃度不純物拡散領域１２をソース・ドレイン領域とチャンネル領域との間に介在させることにより、高濃度不純物拡散領域の端部近傍の電界を緩和させ、ソース−ドレイン間の耐圧の向上を図ることが可能となる。
【００３７】
本実施例に係るＭＯＳ型半導体装置は、非対称構造を有しており、図中右側のドレイン領域からチャンネル領域にかけてシリコン基板表面に傾斜部５０が設けられており、一方、図中左側のソース領域からチャンネル領域にかけてはフラットな面が形成されている。また、ゲート酸化膜１３は、ゲート長方向のドレイン側の端部にのみ膜厚が厚い部分１３ａが形成されている。かかる非対称構造は、後述の製造工程においてドレイン側にのみフィールド酸化膜が形成されることによりもたらされるものであるが、これに伴い、サイドウォールスペーサ１５の高さおよび幅寸法はソース側がドレイン側よりも小さくなっている。サイドウォール１５は、後述の製造工程において高濃度不純物拡散領域形成のためのイオン注入を行う際のマスクとして機能するため、ソース側の高濃度不純物拡散領域１１の端部から低濃度不純物拡散領域１２の端部までの距離Ｌ２は、これに対応するドレイン側の距離Ｌ１に比べ短縮されることとなる。このように本実施例に係るＭＯＳ型半導体装置においては、高耐圧化には寄与しないソース側のサイドウォールスペーサ１５のサイズを小さくすることによりデバイスサイズの縮小化を図ると共に、チャンネル領域から高濃度不純物拡散領域１１までの距離Ｌ２が短縮されるのでソース抵抗を低減させることが可能となる。
【００３８】
図７に上記した本発明の第２実施例に係るＭＯＳ型半導体装置の製造工程図を示す。以下において本実施例に係るＭＯＳ型半導体装置の製造方法について図７を参照しつつ説明する。まず、Ｐ型のシリコンウエハを酸溶液で洗浄し、超純水でリンスした後、遠心乾燥機で乾燥させる。次に洗浄済みのウエハを例えば雰囲気温度９００℃に設定された炉に搬入し酸素とシリコンとを反応させてシリコン基板１０上に酸化膜（ＳｉＯ２）１３を成長させる。その後、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）ガスの熱化学反応により酸化膜（ＳｉＯ２）１３上にシリコン窒化膜（Ｓｉ３Ｎ４）２０を堆積させる（図７（ａ））。
【００３９】
次に、シリコン窒化膜２０上にフォトマスクを形成し、ドライエッチングによりシリコン窒化膜（Ｓｉ３Ｎ４）２０にパターニングを施す。このとき、次工程においてソース領域にフィールド酸化膜が形成されないようにソース領域は、シリコン窒化膜（Ｓｉ３Ｎ４）２０で覆うようにする（図７（ｂ））。
【００４０】
次に、フォトマスクを除去し洗浄した後、耐酸性を有するシリコン窒化膜（Ｓｉ３Ｎ４）２０をマスクとして、熱酸化法によりフィールド酸化膜（ＳｉＯ２）１３ａを部分的に形成し、残っているシリコン窒化膜（Ｓｉ３Ｎ４）２０を熱リン酸（Ｈ３ＰＯ４）で除去する（図７（ｃ））。
【００４１】
次に、シラン（ＳｉＨ４）を反応ガスとして使用したＬＰ−ＣＶＤ法等によってＳｉＯ２膜１３、１３ａ上にポリシリコン膜１４を堆積させる（図７（ｄ））。尚、この後、ポリシリコン膜１４の電気抵抗を下げるため、リン（Ｐ）を拡散法等により添加することとしてもよい。
【００４２】
次に、ポリシリコン膜１４上にフォトマスクを形成し、ドライエッチングにより、ゲート電極をパターニングする。その後、パターニングされたゲート電極をマスクとしてフィールド酸化膜（ＳｉＯ２）１３ａをエッチングする。この時、先の工程で形成したフィールド酸化膜（ＳｉＯ２）１３ａがゲート酸化膜のドレイン側の端部を形成するようにパターニングを施す（図７（ｅ））。
【００４３】
次に、パターニングが施されたゲート電極１４をマスクとしてリン（Ｐ）をイオン注入してゲート電極１４に対して自己整合的にＮ型の低濃度不純物拡散領域１２を形成する。この時の注入エネルギーは、例えば１８０ＫｅＶ、ドーズ量は５．０Ｅ１２〜１．０Ｅ１３ｃｍ−２とし、チルト角を例えば４５°に設定する（図７（ｆ））。
【００４４】
次にウエハ上にコンフォーマルすなわち、等方的なステップカバレージをもつＳｉＯ２膜を堆積させ、ＲＩＥ（反応性イオンエッチング）により垂直成分を主体とする異方性エッチングを行って、ゲート電極１４の側壁部にサイドウォールスペーサ１５を形成する。本実施例に係るＭＯＳ型半導体装置においては、ドレイン側にのみ形成されたフィールド酸化膜１３ａによって、ドレイン側のサイドウォールスペーサの高さおよび幅寸法は、ソース側よりも大きくなる（図７（ｇ））。
【００４５】
次に、ゲート電極１４およびサイドウォールスペーサ１５をマスクとしてヒ素（Ａｓ）をイオン注入して自己整合的にＮ型の高濃度不純物拡散領域１１を形成する。この時の注入エネルギーは、例えば４０ＫｅＶ、ドーズ量は６．０Ｅ１５ｃｍ−２とし、チルト角を例えば０°に設定する（図７（ｈ））。イオン注入を行った後、８００〜９００℃でウエハのアニール処理を行い、イオン注入によって生じた結晶の損傷を回復させるとともに、注入したイオンの活性化を行う。
【００４６】
その後、ウエハ上に層間絶縁膜を形成し、ゲート、ソース、ドレイン領域に電極引き出し用のコンタクトホールを形成し、その上に配線用のＡＬを蒸着法やスパッタリング法等で形成し、ＡＬ配線のパターニングを施す。そして、水素（Ｈ２）と窒素（Ｎ２）とのフォーミングガス雰囲気中でシンタリングを行い、ＭＯＳ型半導体装置を完成させる。
【００４７】
以上の説明から明らかなように、本発明の第３実施例に係るＭＯＳ型半導体装置によれば、第２実施例同様、低濃度不純物拡散領域を形成した後、ゲート電極の側壁部にサイドウォールスペーサを形成し、これをマスクとして高濃度不純物拡散領域を形成するので、高濃度不純物拡散領域の端部から低濃度不純物拡散領域端部までの距離を長くしてドレイン−ソース間耐圧の向上を図るとともに、高耐圧化には寄与しないソース側においては、この距離をドレイン側よりも短縮することによりデバイスサイズの縮小およびソース抵抗の低減を図ることが可能となる。
【００４８】
尚、上記各実施例においては、本発明をＮチャンネル型ＭＯＳＦＥＴに適用した場合を例に説明したが、Ｐチャンネル型ＭＯＳＦＥＴに適用することも可能である。この場合、Ｎ型のシリコン基板を使用して、低濃度不純物拡散領域および高濃度不純物拡散領域は、ボロン（Ｂ）等をイオン注入することにより形成する。
【図面の簡単な説明】
【００４９】
【図１】従来のＭＯＳ型半導体装置の構造を示す断面図である。
【図２】本発明の第１実施例に係るＭＯＳ型半導体装置の構造を示す断面図である。
【図３】本発明の第１実施例に係るＭＯＳ型半導体装置の製造方法示す製造工程図である。
【図４】本発明の第２実施例に係るＭＯＳ型半導体装置の構造を示す断面図である。
【図５】本発明の第２実施例に係るＭＯＳ型半導体装置の製造方法示す製造工程図である。
【図６】本発明の第３実施例に係るＭＯＳ型半導体装置の構造を示す断面図である。
【図７】本発明の第３実施例に係るＭＯＳ型半導体装置の製造方法示す製造工程図である。
【符号の説明】
【００５０】
１０  シリコン基板
１１  高濃度不純物拡散領域
１２  低濃度不純物拡散領域
１３  ゲート酸化膜
１３ａ  ゲート酸化膜
１４  ゲート電極
１５  サイドウォールスペーサ
【図１】
2009004554.tif 000003
【図２】
2009004554.tif 000004
【図３】
2009004554.tif 000005
【図４】
2009004554.tif 000006
【図５】
2009004554.tif 000007
【図６】
2009004554.tif 000008
【図７】
2009004554.tif 000009