(57)【要約】【課題】結晶への水素の混入が抑制された半導体デバイスを提供する。【解決手段】エピ構造１では、下部ｎ型半導体層１９、III−Ｖ族化合物半導体層２１、上部ｎ型半導体層２３の順に積層されている。このような構成により、III−Ｖ族化合物半導体層２１を主面両側で囲んでいる下部ｎ型半導体層１９および上部ｎ型半導体層２３は、半導体デバイスの種々の製造工程において水素がIII−Ｖ族化合物半導体層２１に混入することを抑制するためのいわゆる保護膜として作用することができる。このように、半導体デバイスの製造工程において水素がIII−Ｖ族化合物半導体層２１に混入することを抑制することにより、結晶性に優れたIII−Ｖ族化合物半導体層２１を実現できるため、当該III−Ｖ族化合物半導体層２１を有する高性能および高品質な半導体デバイスを製造することが可能となる。【選択図】図２
2009004637.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられｎ型不純物がドープされた下部ｎ型半導体層と、
前記下部ｎ型半導体層上に設けられＶ族元素として窒素および砒素を含むIII−Ｖ族化合物半導体層と、
前記III−Ｖ族化合物半導体層上に設けられｎ型不純物がドープされた上部ｎ型半導体層と、
を備えることを特徴とする半導体デバイス。
【請求項２】
前記下部ｎ型半導体層または前記上部ｎ型半導体層の厚さが１０ｎｍ以下であることを特徴とする請求項１記載の半導体デバイス。
【請求項３】
前記下部ｎ型半導体層または前記上部ｎ型半導体層の不純物濃度が３×１０１８ｃｍ−３以下であることを特徴とする請求項１記載の半導体デバイス。
【請求項４】
前記下部ｎ型半導体層と前記III−Ｖ族化合物半導体層との間に、または前記III−Ｖ族化合物半導体層と前記上部ｎ型半導体層との間に、別の半導体層が形成されることを特徴とする請求項１記載の半導体デバイス。
【請求項５】
前記下部ｎ型半導体層、前記III−Ｖ族化合物半導体層および前記上部ｎ型半導体層が、前記下部ｎ型半導体層の下部または前記上部ｎ型半導体層の上部に設けられたバリア層および閉じ込め層と共に、半導体レーザにおける活性層を構成することを特徴とする請求項１記載の半導体デバイス。
【請求項６】
前記III−Ｖ族化合物半導体層が、GaInNAs半導体層であることを特徴とする請求項１記載の半導体デバイス。
【請求項７】
前記下部ｎ型半導体層または前記上部ｎ型半導体層が、ｎ型GaAs半導体層であることを特徴とする請求項１記載の半導体デバイス。
【請求項８】
前記下部ｎ型半導体層または前記上部ｎ型半導体層にドープされたｎ型不純物が、珪素であることを特徴とする請求項１記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関するものである。
【背景技術】
【０００２】
従来、窒素および砒素を含む化合物半導体として例えばGaInNAs結晶を良好に成長したとしても、その後に続く結晶成長や成長中断時にまたは成長終了後の降温時に、活性水素がせっかくの良好なGaInNAs結晶内に混入してしまう場合がある。結晶内に混入した活性水素は、結晶欠陥を生じさせ、結晶性を悪化させるおそれがある。例えば非特許文献１には、GaInNAs結晶中に混入した水素が窒素クラスターと結合し、非発光再結合中心として作用する旨が記載されている。
【０００３】
活性水素がGaInNAs結晶内部に混入する状況としては、例えば、原料に水素が含まれていないことから本来水素混入がほとんどないMBE法で成長されたGaInNAs結晶においても、MOVPE法とのハイブリッド成長により水素が混入することが容易に考えられる。また、基板等に蓄積されていた水素がGaInNAs結晶成長後の種々の熱工程でGaInNAs結晶中に拡散して混入することや、デバイス作製時の例えばプラズマCVDやRIE等のプロセス工程で原料に含まれた水素がGaInNAs結晶内部に混入することが考えられる。水素混入の抑制について開示する文献として、例えば特許文献１では、降温時に結晶内に混入する水素を抑制する旨について記載されている。
【非特許文献１】A. Polimeni, et al., Physical Review B, vol.63,(2001)201304(R)
【特許文献１】特開２００４−３４３０１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
例えば特許文献１では、特に降温時に限って、窒素および砒素を含む化合物半導体の結晶内に混入する水素を抑制する旨が記載されているけれども、他の状況で水素が結晶中に入ってくる場合については記載されていない。また、結晶への水素の侵入を積極的に避けるといった、水素混入への強い抑止効果を示す文献はまだ報告されていない。
【０００５】
そこで、本発明は、結晶への水素の混入が抑制された半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の半導体デバイスは、基板上に設けられｎ型不純物がドープされた下部ｎ型半導体層と、下部ｎ型半導体層上に設けられＶ族元素として窒素および砒素を含むIII−Ｖ族化合物半導体層と、III−Ｖ族化合物半導体層上に設けられｎ型不純物がドープされた上部ｎ型半導体層と、を備える。
【０００７】
このような本発明の半導体デバイスによれば、下部ｎ型半導体層、窒素および砒素を含むIII−Ｖ族化合物半導体層、上部ｎ型半導体層の順に積層されている。このような構成により、III−Ｖ族化合物半導体層を上下両側で囲んでいる下部ｎ型半導体層および上部ｎ型半導体層は、半導体デバイスの種々の製造工程において水素がIII−Ｖ族化合物半導体層に混入することを抑制するためのいわゆる保護膜として作用することができる。
【０００８】
具体的には、III−Ｖ族化合物半導体層の上部に積層された上部ｎ型半導体層は、当該上部ｎ型半導体層の上に例えばMOVPE法とのハイブリッド成長を含む更なる結晶成長や成長中断時にまたは成長終了後の降温時に、活性水素がIII−Ｖ族化合物半導体層に混入することを抑制することができる。また、III−Ｖ族化合物半導体層の下部に積層された下部ｎ型半導体層は、当該下部ｎ型半導体層の下部に積層されている例えば他の半導体層や基板等に蓄積されていた水素が、例えば熱工程でIII−Ｖ族化合物半導体層に混入することを抑制することができる。このことは、III−Ｖ族化合物半導体層の上下にn型半導体層が積層されている場合には、n型半導体層のn型不純物が正電荷を持つドナーとして働くため、正イオンの水素はIII−Ｖ族化合物半導体層への侵入を電気的に妨げられるからだと考えられる。
【０００９】
このように、半導体デバイスの製造工程において水素がIII−Ｖ族化合物半導体層に混入することを抑制することにより、結晶性に優れたIII−Ｖ族化合物半導体層を実現できるため、当該III−Ｖ族化合物半導体層を有する高性能および高品質な半導体デバイスを製造することが可能となる。
【００１０】
また、半導体デバイスにおける下部ｎ型半導体層または上部ｎ型半導体層の厚さが１０ｎｍ以下であることが好ましい。
【００１１】
この発明は、ｎ型半導体層の厚さが１０ｎｍ以下である場合に特に有用である。ｎ型半導体層が例えばキャリアのバリア層として作用する場合にはかかる電圧や抵抗が高くなる可能性があるため、ｎ型半導体層の厚さは水素混入を抑止できる範囲で極力薄い方が良く、特に抵抗がほとんどかからない１０ｎｍ以下の厚さであることが好ましい。
【００１２】
また、半導体デバイスにおける下部ｎ型半導体層または上部ｎ型半導体層の不純物濃度が３×１０１８ｃｍ−３以下であることが好ましい。
【００１３】
この発明は、ｎ型半導体層の不純物濃度が３×１０１８ｃｍ−３以下である場合に特に有用である。ｎ型半導体層は、半導体デバイスが例えば光デバイスである場合には吸収ロスにつながりやすく、半導体デバイスが例えば少数キャリアデバイスである場合にはキャリア再結合ロスにつながりやすいため、ｎ型半導体層の不純物濃度は水素混入を抑止できる範囲で極力低い方が良く、特に３×１０１８ｃｍ−３以下の濃度であることが好ましい。
【００１４】
また、半導体デバイスの下部ｎ型半導体層とIII−Ｖ族化合物半導体層との間に、またはIII−Ｖ族化合物半導体層と上部ｎ型半導体層との間に、別の半導体層が形成されても良い。
【００１５】
特に、別の半導体層に水素が含まれていない場合には、別の半導体層から窒素および砒素を含むIII−Ｖ族化合物半導体層に水素が混入していくおそれがないため、ｎ型半導体層とIII−Ｖ族化合物半導体層との間に別の半導体層を設けることができる。これにより、半導体デバイスの設計が容易になる。
【００１６】
また、半導体デバイスの下部ｎ型半導体層、III−Ｖ族化合物半導体層および上部ｎ型半導体層が、下部ｎ型半導体層の下部または上部ｎ型半導体層の上部に設けられたバリア層および閉じ込め層と共に、半導体レーザにおける活性層を構成しても良い。
【００１７】
この発明は、半導体デバイスが半導体レーザであり、当該半導体レーザの活性層がｎ型半導体層、III−Ｖ族化合物半導体層、バリア層および閉じ込め層を含んで構成される場合に特に有用である。半導体レーザの製造工程において、例えば井戸層となるIII−Ｖ族化合物半導体層に水素が混入することを抑制することにより、結晶性に優れた活性層を実現できるため、当該活性層を有する高性能および高品質な半導体レーザを製造することが可能となる。
【００１８】
また、半導体デバイスのIII−Ｖ族化合物半導体層がGaInNAs半導体層であっても良い。この場合には、窒素および砒素を含むIII−Ｖ族化合物半導体層としてGaInNAs半導体層を用いることができる。
【００１９】
また、半導体デバイスのｎ型半導体層がｎ型GaAs半導体層であっても良い。この場合には、下部ｎ型半導体層または上部ｎ型半導体層としてｎ型GaAs半導体層を用いることができる。
【００２０】
また、半導体デバイスの下部ｎ型半導体層または上部ｎ型半導体層にドープされたｎ型不純物が珪素であっても良い。この場合には、半導体層をドーピングするために珪素を用いることができる。
【発明の効果】
【００２１】
本発明によれば、半導体デバイスにおいて、結晶への水素の混入を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、添付図面を参照して本発明にかかる半導体デバイスの好適な実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００２３】
図１は、本発明の半導体デバイスの構造を有するものの一例として、単一量子井戸層を有するエピ構造１を示す断面図である。図１を参照すると、エピ構造１では、基板１１上に、バッファ層１３、ｎ型クラッド層１５、下部バリア層兼ＳＣＨ層１７、下部ｎ型半導体層１９、III−Ｖ族化合物半導体層２１、上部ｎ型半導体層２３、上部バリア層兼ＳＣＨ層２５が、順に積層されている。
【００２４】
基板１１は、例えばｎ型ＧａＡｓ基板であり、面方位は（１００）である。バッファ層１３は、例えばｎ型ＧａＡｓ半導体層である。ｎ型クラッド層１５は、例えばドーパントとしてＳｉがドープされたｎ型Ｇａ０．５１Ｉｎ０．４９Ｐ半導体層である。下部バリア層兼ＳＣＨ層１７および上部バリア層兼ＳＣＨ層２５は、ノンドープＧａＡｓ半導体層である。
【００２５】
下部ｎ型半導体層１９および上部ｎ型半導体層２３は、例えば、ドーパントとしてＳｉがドープされたｎ型ＧａＡｓ半導体層である。下部ｎ型半導体層１９および上部ｎ型半導体層２３の厚さは１０ｎｍ以下であることが好ましく、本実施形態では例えば５ｎｍである。下部ｎ型半導体層１９および上部ｎ型半導体層２３の不純物濃度は３×１０１８ｃｍ−３以下であることが好ましく、本実施形態では例えば１×１０１７ｃｍ−３である。下部ｎ型半導体層１９および上部ｎ型半導体層２３は、Ｇａ，Ｉｎ，Ａｌ，Ｂ，Ｔｌのうち一つ以上のIII族元素と、Ａｓ，Ｐ，Ｎ，Ｓｂ，Ｂｉのうち一つ以上のＶ族元素から形成されることができる。
【００２６】
III−Ｖ族化合物半導体層２１は、窒素および砒素を含むIII−Ｖ族化合物半導体層であって、例えばＧａ０．７Ｉｎ０．３Ｎ０．０１Ａｓ０．９９半導体層である。III−Ｖ族化合物半導体層２１は、単一量子井戸構造における井戸層である。III−Ｖ族化合物半導体層２１の厚さは、例えば７ｎｍである。III−Ｖ族化合物半導体層２１の両主面２１ａ，２１ｂ上には、下部ｎ型半導体層１９と上部ｎ型半導体層２３とがそれぞれ接して積層されている。つまり、III−Ｖ族化合物半導体層２１は、厚さ５ｎｍのｎ型半導体層１９，２３を含むトータル厚さ１４０ｎｍのＧａＡｓ半導体層２７，２９で挟み込まれている。
【００２７】
以上で説明したエピ構造１は、半導体デバイスの一例として例えば半導体レーザを構成するエピ構造として用いることが可能であり、この場合にIII−Ｖ族化合物半導体層２１およびＧａＡｓ半導体層２７，２９は当該半導体レーザの活性層を構成する。エピ構造１は、上記に限定されることなく、半導体光増幅器、半導体光変調器、フォトダイオード、太陽電池、センサー等、窒素および砒素を含む半導体を用いた全ての半導体デバイスに応用できる。
【００２８】
続いて、エピ構造１を有する半導体デバイスの作用及び効果について説明する。エピ構造１では、下部ｎ型半導体層１９、III−Ｖ族化合物半導体層２１、上部ｎ型半導体層２３の順に積層されている。このような構成により、III−Ｖ族化合物半導体層２１を主面両側で囲んでいる下部ｎ型半導体層１９および上部ｎ型半導体層２３は、半導体デバイスの種々の製造工程において水素がIII−Ｖ族化合物半導体層２１に混入することを抑制するためのいわゆる保護膜として作用することができる。
【００２９】
具体的には、III−Ｖ族化合物半導体層２１の上部に積層された上部ｎ型半導体層２３は、当該上部ｎ型半導体層２３の上に例えばMOVPE法とのハイブリッド成長を含む更なる結晶成長や成長中断時にまたは成長終了後の降温時に、活性水素がIII−Ｖ族化合物半導体層２１に混入することを抑制することができる。また、III−Ｖ族化合物半導体層２１の下部に積層された下部ｎ型半導体層１９は、当該下部ｎ型半導体層１９の下部に積層されている例えば他の半導体層や基板等に蓄積されていた水素が、例えば熱工程でIII−Ｖ族化合物半導体層２１に混入することを抑制することができる。このことは、III−Ｖ族化合物半導体層２１の上下にn型半導体層１９，２３が積層されている場合には、n型半導体層１９，２３のn型不純物が正電荷を持つドナーとして働くため、正イオンの水素はIII−Ｖ族化合物半導体層２１への侵入を電気的に妨げられるからだと考えられる。
【００３０】
このように、半導体デバイスの製造工程において水素がIII−Ｖ族化合物半導体層２１に混入することを抑制することにより、結晶性に優れたIII−Ｖ族化合物半導体層２１を実現できるため、当該III−Ｖ族化合物半導体層２１を有する高性能および高品質な半導体デバイスを製造することが可能となる。
【００３１】
この実施形態は、ｎ型半導体層１９，２３の厚さが１０ｎｍ以下である場合に特に有用である。ｎ型半導体層１９，２３が例えばキャリアのバリア層として作用する場合にはかかる電圧や抵抗が高くなる可能性があるため、ｎ型半導体層１９，２３の厚さは水素混入を抑止できる範囲で極力薄い方が良く、特に抵抗がほとんどかからない１０ｎｍ以下の厚さであることが好ましい。
【００３２】
この実施形態は、ｎ型半導体層１９，２３の不純物濃度が３×１０１８ｃｍ−３以下である場合に特に有用である。ｎ型半導体層１９，２３は、半導体デバイスが例えば光デバイスである場合には吸収ロスにつながりやすく、半導体デバイスが例えば少数キャリアデバイスである場合にはキャリア再結合ロスにつながりやすいため、ｎ型半導体層１９，２３の不純物濃度は水素混入を抑止できる範囲で極力低い方が良く、特に３×１０１８ｃｍ−３以下の濃度であることが好ましい。
【００３３】
この実施形態は、半導体デバイスが半導体レーザであり、当該半導体レーザの活性層がｎ型半導体層１９，２３、III−Ｖ族化合物半導体層２１、バリア層兼ＳＣＨ層１７，２５を含んで構成される場合に特に有用である。半導体レーザの製造工程において、例えば井戸層となるIII−Ｖ族化合物半導体層２１に水素が混入することを抑制することにより、結晶性に優れた活性層を実現できるため、当該活性層を有する高性能および高品質な半導体レーザを製造することが可能となる。
【００３４】
この実施形態によれば、窒素および砒素を含むIII−Ｖ族化合物半導体層２１としてGaInNAs半導体層を用いることができる。また、ｎ型半導体層１９，２３としてｎ型GaAs半導体層を用いることができる。また、ｎ型半導体層１９，２３をドーピングするために珪素を用いることができる。
【００３５】
（実施例）
図２は、前述したエピ構造１を有する埋め込みリッジ型半導体レーザ１００の断面を模式的に示す図である。
【００３６】
半導体レーザ１００を作製するためには、まず、例えば７×１０１７ｃｍ−３のＳｉがドープされた厚さ１５００ｎｍのｎ型Ｇａ０．５１Ｉｎ０．４９Ｐクラッド層１５付きのｎ型ＧａＡｓ（１００）基板上に、ＭＢＥ法を用いて、下部バリア層兼ＳＣＨ層１７として厚さ１３５ｎｍのノンドープＧａＡｓ層、Ｇａ０．７Ｉｎ０．３Ｎ０．０１Ａｓ０．９９単一量子井戸層２１、上部バリア層兼ＳＣＨ層２５として厚さ１３５ｎｍのノンドープＧａＡｓ層を積層する。必要な場合には、ｎ型ＧａＩｎＰクラッド層１５の形成に先だって、ｎ型ＧａＡｓバッファ層１３をｎ型ＧａＡｓ基板１１上に成長する。
【００３７】
ＧａＩｎＮＡｓ単一量子井戸層２１の両主面２１ａ，２１ｂ上には、下部ｎ型半導体層１９と上部ｎ型半導体層２３とがそれぞれ接して積層される。下部ｎ型半導体層１９と上部ｎ型半導体層２３は、例えば厚さ５ｎｍのｎ型ＧａＡｓ半導体層であり、ドーパントとして例えばＳｉが例えば１×１０１７ｃｍ−３の濃度でドープされる。言い換えれば、ＧａＩｎＮＡｓ単一量子井戸層２１は、厚さ５ｎｍのｎ型半導体層１９，２３を含むトータル厚さ１４０ｎｍのＧａＡｓ半導体層２７，２９で挟み込まれている。なお、ＧａＩｎＮＡｓ単一量子井戸層２１を形成する際に、Ｎの導入はＲＦラジカルガンを用いることができる。その際のＮ２ガスの流量は例えば０．５ｓｃｃｍとすることができ、ＲＦパワーは例えば３００Ｗとすることができる。また、ＧａＩｎＮＡｓ単一量子井戸層２１の他の成長条件については、例えば、成長温度５００℃、成長速度５００ｎｍ／ｈ、ＢＥＰ（Ａｓ）／ＢＥＰ（Ｇａ＋Ｉｎ）＝２０とすることができる。
【００３８】
ｎ型半導体層１９，２３含むＧａＡｓ半導体層２７，２９で挟み込まれているＧａＩｎＮＡｓ単一量子井戸層２１の上には、MOVPE法で、５００ｎｍ厚さのＧａＩｎＰ層を成長した後、ＳｉＮをマスクとするフォトリソグラフィー法によりストライプパターンを形成し、ウェットエッチングによりＧａＩｎＰメサ３１を形成する。ＧａＩｎＰメサ３１のストライプ幅は、例えば５０００ｎｍである。次いで、MOVPE法によりＧａＩｎＰメサ３１の両脇に５００ｎｍ厚さのｎ型ＡｌＧａＩｎＰ半導体層３３を選択的に埋め込む。次いで、ＳｉＮマスクを剥がして全面に厚さ１５００ｎｍのｐ型Ｇａ０．５１Ｉｎ０．４９Ｐクラッド層３５、および厚さ２００ｎｍのｐ型ＧａＡｓコンタクト層３７を形成する。ｐ型ＧａＩｎＰクラッド層３５における不純物濃度は例えば１×１０１８ｃｍ−３とすることができ、ｐ型ＧａＡｓコンタクト層３７における不純物濃度は例えば１×１０１９ｃｍ−３とすることができる。次いで、ｐ型ＧａＡｓコンタクト層３７上にアノード電極３９を形成し、ｎ型ＧａＡｓ基板１１の裏面にカソード電極４１を形成する。これらの工程により、埋め込みリッジ型半導体レーザ１００を完成させる。
【００３９】
一方、埋め込みリッジ型半導体レーザ１００とは別に、ＧａＩｎＮＡｓ単一量子井戸層２１が下部ｎ型半導体層１９および上部ｎ型半導体層２３により挟み込まれない埋め込みリッジ型半導体レーザ１０１を作製する。埋め込みリッジ型半導体レーザ１０１の作製工程は、ＧａＩｎＮＡｓ単一量子井戸層２１の上下に積層される層が異なる点以外には、前述した埋め込みリッジ型半導体レーザ１００の作製工程と同じである。
【００４０】
図３は、埋め込みリッジ型半導体レーザ１０１の断面を模式的に示す図である。図３を参照すると、埋め込みリッジ型半導体レーザ１０１においては、ＧａＩｎＮＡｓ単一量子井戸層２１が下部バリア層兼ＳＣＨ層２７１および上部バリア層兼ＳＣＨ層２９１により挟み込まれている。下部バリア層兼ＳＣＨ層２７１，上部バリア層兼ＳＣＨ層２９１は、それぞれ、図１におけるＧａＡｓ半導体層２７，２９に相当するが、ｎ型半導体層１９，２３を含まない。すなわち、下部バリア層兼ＳＣＨ層２７１および上部バリア層兼ＳＣＨ層２９１は、ノンドープ厚さ１４０ｎｍのＧａＡｓ半導体層である。
【００４１】
埋め込みリッジ型半導体レーザ１００と埋め込みリッジ型半導体レーザ１０１におけるウェハプロセスが完了した後に、それぞれを共振器長３００μｍ幅でへき開して、レーザバーを作製する。このレーザバーを用いてレーザ特性評価を行う。
【００４２】
図４は、下部ｎ型半導体層１９および上部ｎ型半導体層２３により挟み込まれたＧａＩｎＮＡｓ単一量子井戸層２１を含む埋め込みリッジ型半導体レーザ１００の電流−光出力の特性線Ｇ１００と、ｎ型半導体層で挟み込まれておらず、ノンドープＧａＡｓ半導体層２７１，２９１により挟み込まれたＧａＩｎＮＡｓ単一量子井戸層２１を含む埋め込みリッジ型半導体レーザ１０１の電流−光出力の特性線Ｇ１０１と、を示す図面である。これらの特性線は、摂氏２５度において測定される。特性線Ｇ１００および特性線Ｇ１０１を比較すると、埋め込みリッジ型半導体レーザ１００の閾値電流が低く、かつ、スロープ効率も高い。この結果は、ＧａＩｎＮＡｓ単一量子井戸層２１成長後の数回に渡るＭＯＶＰＥ法での再成長やプラズマＣＶＤでのＳｉＮマスク作製プロセス時において発生した活性水素が半導体レーザ１０１のＧａＩｎＮＡｓ単一量子井戸層２１に混入し、ＧａＩｎＮＡｓの発光効率を低下させたことが原因だと考察される。n型ドーピング層を含まないＧａＡｓ半導体層２７１，２９１でＧａＩｎＮＡｓ単一量子井戸層２１を挟んだ構造においてのみ、２次イオン質量分析法でＧａＩｎＮＡｓ単一量子井戸層２１中の水素の存在を確認しており、このことは上記考察が正しいことを実証している。
【００４３】
以上のように、ＧａＩｎＮＡｓ単一量子井戸層２１の上下にn型半導体層１９，２３を設けることにより、ＧａＩｎＮＡｓ単一量子井戸層２１成長後のエピタキシャル成長やプロセス時の水素の混入を抑制することができ、高品質なＧａＩｎＮＡｓ単一量子井戸層２１を形成し且つ維持することができる。このことは、ＧａＩｎＮＡｓ単一量子井戸層２１の上下にn型半導体層１９，２３が積層されている場合には、n型半導体層１９，２３のn型不純物が正電荷を持つドナーとして働くため、正イオンの水素はＧａＩｎＮＡｓ単一量子井戸層２１への侵入を電気的に妨げられるからだと考えられる。したがって、水素混入による結晶欠陥の生成を抑制することが可能となり、低閾値電流、高スロープ効率、高光出力、高信頼性の埋め込みリッジ型半導体レーザ１００を作製することができる。
【００４４】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されないことは言うまでもない。前述した水素混入抑止効果は埋め込みリッジ型半導体レーザ１００を始めとする半導体レーザだけに限るものではなく、半導体光増幅器、半導体光変調器、フォトダイオード、太陽電池、センサー等、窒素および砒素を含む半導体層を用いた全て半導体デバイスに応用できる。
【００４５】
また、上記実施形態では、下部バリア層兼ＳＣＨ層１７および上部バリア層兼ＳＣＨ層２５をノンドープＧａＡｓ層として構成したが、これに限定されることなく、例えば下部バリア層兼ＳＣＨ層１７および上部バリア層兼ＳＣＨ層２５にn型不純物をドーピングしても、上記実施形態が奏する効果と同様な効果を奏する。この場合に、特に、上部バリア層兼ＳＣＨ層２５にn型不純物をドーピングすることがより好ましい。
【００４６】
また、上記実施形態では、下部ｎ型半導体層１９、ＧａＩｎＮＡｓ単一量子井戸層２１、上部ｎ型半導体層２３の順で、それぞれの層の間に何も挟まずに積層していたが、これに限定されることなく、水素を含まないものであれば別の半導体層を下部ｎ型半導体層１９とＧａＩｎＮＡｓ単一量子井戸層２１との間、またはＧａＩｎＮＡｓ単一量子井戸層２１と上部ｎ型半導体層２３との間に形成しても良い。当該別の半導体層からＧａＩｎＮＡｓ単一量子井戸層２１に水素が混入していくおそれがないからである。これにより、デバイスの設計が容易になる。
【図面の簡単な説明】
【００４７】
【図１】本実施形態に係るエピ構造１を示す断面図である。
【図２】エピ構造１を有する埋め込みリッジ型半導体レーザ１００の断面を模式的に示す図である。
【図３】エピ構造１を有しない埋め込みリッジ型半導体レーザ１０１の断面を模式的に示す図である。
【図４】埋め込みリッジ型半導体レーザ１００の電流−光出力の特性線Ｇ１００と、埋め込みリッジ型半導体レーザ１０１の電流−光出力の特性線Ｇ１０１と、を示す図面である。
【符号の説明】
【００４８】
１…エピ構造、１００…エピ構造１を有する埋め込みリッジ型半導体レーザ、１０１…エピ構造１を有しない埋め込みリッジ型半導体レーザ、１１…基板、１３…バッファ層、１５…ｎ型クラッド層、１７，２５…バリア層兼ＳＣＨ層（ノンドープＧａＡｓ半導体層）、１９，２３…ｎ型半導体層（ｎ型ＧａＡｓ半導体層）、２１…III−Ｖ族化合物半導体層（ＧａＩｎＮＡｓ単一量子井戸層）、２７，２９…ＧａＡｓ半導体層、２７１，２９１…ノンドープＧａＡｓ半導体層、３１…ＧａＩｎＰメサ、３３…ｎ型ＡｌＧａＩｎＰ半導体層、３５…ｐ型クラッド層、３７…ｐ型コンタクト層、３９…アノード電極、４１…カソード電極。
【図１】
2009004637.tif 000003
【図２】
2009004637.tif 000004
【図３】
2009004637.tif 000005
【図４】
2009004637.tif 000006