(57)【要約】【課題】パッケージの種類に関係なく、半導体基板の外側のどこからでもバイアス供給用の導体接続用端子から引出した中間導体を、最短距離で対応した引出し用端子に電気的に接続することができるようにする。【解決手段】半導体集積回路としてのMMIC１０は、２段のマイクロ波増幅器を構成するFET２、３が半導体基板１上に集積され、各FET２，３を動作させるための異なるＤＣバイアス電位がそれぞれ供給されるパッド１１、１２が半導体基板１上に設けられ、それぞれのパッド１１，１２がボンディングワイヤ２８Ａ、２８Ｂ、３５Ａ、３５Ｂを介してそれぞれ半導体基板１の外部に配置されている対応したピン２７Ｃ、２７Ｄに電気的に接続される構成において、各パッド１１、１２は、それぞれが半導体基板１上の外周に沿って設けられ、各ボンディングワイヤ２８Ａ、２８Ｂ、３５Ａ、３５Ｂが各パッド１１、１２と各ピン２７Ｃ、２７Ｄとの間に最短距離で接続される。【選択図】図１
2009164392.tif 000002
【特許請求の範囲】
【請求項１】
異なるバイアス電位がそれぞれ供給される複数の導体接続用端子が半導体基板上に設けられ、前記導体接続用端子が中間導体を介してそれぞれ前記半導体基板の外部に配置されている対応した引出し用端子に電気的に接続される半導体集積回路であって、
前記複数の導体接続用端子は、それぞれが前記半導体基板上の外周に沿って設けられ、前記中間導体が前記導体接続用端子と前記引出し用端子との間に最短距離で接続されることを特徴とする半導体集積回路。
【請求項２】
増幅用回路素子が半導体基板上に集積され、前記増幅用回路素子を動作させるための異なる直流バイアス電位がそれぞれ供給される複数の導体接続用端子が前記半導体基板上に設けられ、前記導体接続用端子が中間導体を介してそれぞれ前記半導体基板の外部に配置されている対応した引出し用端子に電気的に接続される半導体集積回路であって、
前記複数の導体接続用端子は、それぞれが前記半導体基板上の外周に沿って設けられ、前記中間導体が前記導体接続用端子と前記引出し用端子との間に最短距離で接続されて、前記増幅用回路素子に前記直流バイアス電位が供給されることを特徴とする前記半導体集積回路。
【請求項３】
前記増幅用回路素子が電界効果型トランジスタから構成され、該電界効果型トランジスタの入力側に信号入力用端子が設けられるとともに、前記電界効果型トランジスタの出力側に信号出力用端子が設けられ、前記複数の導体接続用端子が前記中間導体を介してそれぞれ前記電界効果型トランジスタのゲート端子及びドレイン端子に接続されることを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記複数の導体接続用端子が、前記信号入力用端子及び前記信号出力用端子の外側に設けられることを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記複数の導体接続用端子が、前記信号入力用端子と前記信号出力用端子とを結ぶ信号ラインの上側方向及び下側方向にともに設けられることを特徴とする請求項３記載の半導体集積回路。
【請求項６】
前記複数の導体接続用端子が、前記信号入力用端子及び前記信号出力用端子の内側に設けられることを特徴とする請求項３記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路に係り、詳しくは、異なるバイアス電位がそれぞれ供給される複数の導体接続用端子が半導体基板上に設けられ、これらの導体接続用端子が中間導体を介してそれぞれ半導体基板の外部に配置されている対応した引出し用端子に電気的に接続（以下、単に接続とも称する）される半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路（ＩＣ）の一種として、モノリシックマイクロ波半導体集積回路（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ ＩＣ：ＭＭＩＣ）が知られている。このＭＭＩＣは、マイクロ波特性に優れている例えば、ＧａＡｓ（ガリウム砒素）基板が用いられて、このＧａＡｓ基板上にＭＥＳ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）ＦＥＴ（電界効果型トランジスタ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）ＦＥＴなどのマイクロ波用ＦＥＴが集積されたものである。
【０００３】
図１０は、従来のＭＭＩＣの一例の概略構成を示す平面図である。このＭＭＩＣ１００は、同図に示すように、例えばＧａＡｓ基板１０１上に２段のマイクロ波増幅器を構成する２個のＭＥＳＦＥＴなどのＦＥＴ１０２、１０３が集積されて、ＦＥＴ１０２の入力側にはＲＦ（高周波）信号の入力用パッド１０４が、ＦＥＴ１０３の出力側にはＲＦ信号の出力用パッド１０５がそれぞれ設けられている。また、各ＦＥＴ１０２、１０３の入力側にはそれぞれコンデンサ１０６、１０７が設けられて、各コンデンサ１０６、１０７はともに基板１０１の下側方向に設けられたゲートバイアス供給用のワイヤボンディング用パッド１０８に接続されている。一方、各ＦＥＴ１０２、１０３の出力側にはそれぞれコンデンサ１０９、１１０が設けられて、各コンデンサ１０９、１１０はともに基板１０１の上側方向に設けられたドレインバイアス供給用のワイヤボンディング用パッド１１１に接続されている。
【０００４】
各ＦＥＴ１０２、１０３の動作時は、各々のゲート端子及びドレイン端子にそれぞれゲート及びドレインバイアス供給用のパッド１０８、１１１を介して異なるＤＣ（直流）バイアス電位が供給される。ここで、各パッド１０８、１１１は、それぞれ基板１０１の下側方向、上側方向に設けられたＭＭＩＣを例示したが、これに限らない種々のタイプのＭＭＩＣが存在している。
【０００５】
図１１は、上述のＭＭＩＣ１００をＭＩＣパッケージに実装した概略構成を示す平面図である。ＭＭＩＣ１００が実装されるＭＩＣパッケージのピン配置の形式は、各種の電子機器の製造メーカなどのユーザの要望に応じて種々のタイプが存在している。例示した種類のＭＩＣパッケージ１１２は中央部を囲む三方に互いに絶縁された複数のピン１１３Ａ〜１１３Ｆが配置されて、ゲート及びドレインバイアス供給用のピン１１３Ｄ及び１１３Ｃはともに上側方向に配置されたタイプのものである。ＭＩＣパッケージ１１２の中央部にはＭＭＩＣ１００が取付けられ、ゲートバイアス供給用のパッド１０８は、ボンディングワイヤ１１６Ａ〜１１６Ｄ、デカップリングコンデンサ１１７、ＤＣバイアス電位の中継用基板１１８及び中継用コンデンサ１１９を介して対応したピン１１３Ｄに接続される。一方、ドレインバイアス供給用のパッド１１１は、ボンディングワイヤ１１４Ａ、１１４Ｂ及びデカップリングコンデンサ１１５を介して対応したピン１１３Ｃに接続される。以上の構成により、各ＦＥＴ１０２、１０３のゲート端子及びドレイン端子にＤＣバイアス電位の供給が可能になる。
【０００６】
信号入力用端子である入力用パッド１０４は、ボンディングワイヤ１２０Ａ、１２０Ｂ及びＲＦ信号の伝送用基板１２０を介して対応したピン１１３Ａに接続される。一方、信号出力用端子である出力用パッド１０５はボンディングワイヤ１２１Ａ、１２１Ｂ及びＲＦ信号の伝送用基板１２１を介して対応したピン１１３Ｆに接続される。なお、他のピン１１３Ｂなどに対しても動作に必要なボンディングワイヤが接続されるが、これらは図示を省略している。
【０００７】
ここで、図１１に例示した種類のＭＩＣパッケージ１１２のピン配置では、ゲート及びドレインバイアス供給用のピン１１３Ｄ、１１３ＣはともにＭＭＩＣ１００の上側方向に配置されているタイプなので、ＭＭＩＣ１００の下側方向に設けられているゲートバイアス供給用のパッド１０８を対応した上側方向のピン１１３Ｄに接続するには、上述のようにＤＣバイアス電位の中継用基板１１８及び中継用コンデンサ１１９を用いて上側方向に引き回わして接続する必要がある。なお、ＭＭＩＣ１００の種類によっては、中継用基板１１８あるいは中継用コンデンサ１１９のいずれかのみ用いるだけでよい場合もある。
【０００８】
一般の半導体集積回路において、半導体基板上に設けるワイヤボンディング用パッドの数に制限がある場合に、電源パターン及びグランドパターンを半導体基板上に薄膜で形成したことにより生ずる半導体基板の面積が大きくなるという欠点を防止するようにした半導体集積回路が提供されている（特許文献１）。この半導体集積回路は、電源パターン及びグランドパターンを半導体基板上にそれぞれ複数設けて、電源パターン同士及びグランドパターン同士はそれぞれボンディングワイヤを介して接続するようにした構成したものである。
【０００９】
また、半導体基板上に設けた消費電力の大きい内部回路ブロックに電力を供給する電源配線の電流容量を増大させるべく、配線幅を広げることに伴って生ずる半導体基板の面積が大きくなるという欠点を防止するようにした半導体集積回路が提供されている（特許文献２）。この半導体集積回路は、内部回路ブロックの周囲に設けた第１の電源配線と、第１の電源配線の外周の外部回路ブロックの周囲に設けた第２の電源配線とを、電源接続配線以外に付加電源接続配線によっても接続するように構成したものである。
【００１０】
また、大規模機能ブロックの配置制限を緩和し、半導体基板上への効率的な配置を可能にする半導体集積回路が提供されている（特許文献３）。この特許文献３には、大規模機能ブロックの周囲にそれぞれリング状の第１の電源配線、第２の電源配線及び第３の電源配線を設けるとともに、ＶＤＤのリング接続配線（ＶＤＤ配線）及びＶＳＳのリング接続配線（ＶＳＳ配線）を設けることが記載されている。
【特許文献１】特開平０２−０８４７４６号公報
【特許文献２】特開平０６−０２９３９５号公報
【特許文献３】特開平０７−０２９９７７号公報
【００１１】
なお、特許文献１には、電源パターン及びグランドパターンを半導体基板上に形成した場合の基板面積が大きくなるのを防止することを課題としてなされた半導体集積回路が記載されているだけで、本願発明のように半導体集積回路を実装するパッケージとの関連でバイアス電位を供給する導体接続用端子をどのように配置するかについての考えは開示されていない。
特許文献２にも、特許文献１と同様に、電源配線の電流容量の増大防止に伴い基板面積が大きくなるのを防止することを課題としてなされた半導体集積回路が記載されているだけで、本願発明のようにパッケージとの関連でバイアス電位を供給する導体接続用端子をどのように配置するかについての考えは開示されていない。
特許文献３についても同様であり、大規模機能ブロックの配置制限を緩和する半導体集積回路が記載されているだけで、本願発明のようにパッケージとの関連でバイアス電位を供給する導体接続用端子をどのように配置するかについての考えは開示されていない。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、従来の半導体集積回路では、ＭＭＩＣをＭＩＣパッケージに実装する場合に、次のような問題がある。
それは、従来の半導体集積回路では、ゲート及びドレインバイアス供給用のパッドを設ける半導体基板上の位置がＭＭＩＣの種類により異なるので、そのパッドの位置に応じた種類のＭＩＣパッケージが必要になり、ＭＩＣパッケージを統一できないことである。例えば、ユーザが図１１に示したようにゲート及びドレインバイアス供給用のピン１１３Ｄ、１１３ＣがともにＭＭＩＣ１００の上側方向に配置されているタイプのＭＩＣパッケージ１１２しか備えていない場合、このＭＩＣパッケージ１１２に、図１０に示したタイプのＭＭＩＣ１００を実装するには、半導体基板１０１の下側方向のゲートバイアス供給用のパッド１０８を、中継用基板１１８及び中継用コンデンサ１１９を介して上側方向に引き回わして、対応したピン１１３Ｄに接続しなければならない。したがって、余分の部品を必要とするのでコストアップが避けられなくなる。
【００１３】
この発明は、上述の事情に鑑みてなされたもので、パッケージの種類に関係なく、半導体基板の外側のどこからでもバイアス供給用の導体接続用端子から引出した中間導体を、最短距離で対応した引出し用端子に電気的に接続することができるようにした半導体集積回路を提供することを目的としている。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、この発明の構成は、異なるバイアス電位がそれぞれ供給される複数の導体接続用端子が半導体基板上に設けられ、前記導体接続用端子が中間導体を介してそれぞれ前記半導体基板の外部に配置されている対応した引出し用端子に電気的に接続される半導体集積回路に係り、前記複数の導体接続用端子は、それぞれが前記半導体基板上の外周に沿って設けられ、前記中間導体が前記導体接続用端子と前記引出し用端子との間に最短距離で接続されることを特徴としている。
【発明の効果】
【００１５】
このように、この発明の構成によれば、半導体基板の外周に沿って設けられた異なるバイアス電位がそれぞれ供給される複数の導体接続用端子が、それぞれ半導体基板の外部に配置されている対応した引出し用端子に最短距離で引出した中間導体を介して電気的に接続されるので、半導体集積回路をパッケージに実装する場合、パッケージの種類に関係なく、半導体基板の外側のどこからでもバイアス電位を供給することができる。したがって、パッケージの種類に関係なく、中継用部品を不要にしてバイアス電位を供給することができる。
【発明を実施するための最良の形態】
【００１６】
半導体集積回路としてのＭＭＩＣ１０は、２段のマイクロ波増幅器を構成するＦＥＴ２、３が半導体基板１上に集積され、各ＦＥＴ２，３を動作させるための異なるＤＣバイアス電位がそれぞれ供給されるワイヤボンディング用パッド１１、１２が半導体基板１上に設けられ、それぞれのパッド１１，１２がボンディングワイヤ２８Ａ、２８Ｂ、３５Ａ、３５Ｂを介してそれぞれ半導体基板１の外部に配置されている対応したピン２７Ｃ、２７Ｄに電気的に接続される構成において、各パッド１１、１２は、それぞれが半導体基板１上の外周に沿って設けられ、各ボンディングワイヤ２８Ａ、２８Ｂ、３５Ａ、３５Ｂが各パッド１１、１２と各ピン２７Ｃ、２７Ｄとの間に最短距離で接続される。
【実施形態１】
【００１７】
図１は、この発明の実施形態１である半導体集積回路の概略構成を示す平面図、図２は同半導体集積回路を一つの種類のパッケージに実装した概略構成を示す平面図、図３は同半導体集積回路を他の種類のパッケージに実装した概略構成を示す平面図である。
【００１８】
この例の半導体集積回路としてのＭＭＩＣ１０は、図１に示すように、例えばＧａＡｓ基板（半導体基板）１上に２段のマイクロ波増幅器を構成する２個のＭＥＳＦＥＴなどのＦＥＴ（増幅用回路素子）２、３が集積されて、ＦＥＴ２の入力側にはＲＦ信号の入力用パッド（信号入力用端子）４が、ＦＥＴ３の出力側にはＲＦ信号の出力用パッド（信号出力用端子）５がそれぞれ設けられている。また、各ＦＥＴ２、３の入力側にはそれぞれコンデンサ６、７が設けられて、各コンデンサ６、７はそれぞれライン８、９に接続されている。一方、各ＦＥＴ２、３の出力側にはそれぞれコンデンサ１３、１４が設けられて、各コンデンサ１３、１４はそれぞれライン１５、１６に接続されている。
【００１９】
基板１の外周には、入力用パッド４及び出力用パッド５の外側の位置に、各ＦＥＴ２，３のそれぞれのゲート端子にゲートＤＣバイアス電位を供給するワイヤボンディング用パッド（導体接続用端子）１１が環状に設けられて、各ライン８、９にそれぞれ接続される。一方、パッド１１の外側には、各ＦＥＴ２，３のそれぞれのドレイン端子にドレインＤＣバイアス電位を供給するワイヤボンディング用パッド（導体接続用端子）１２が環状に設けられて、各ライン１５，１６にそれぞれエアブリッジ１７、１８を介して接続される。ここで、エアブリッジ１７，１８は各パッド１１、１２間を電気的に絶縁している。
【００２０】
各コンデンサ６、７は、ゲートバイアスが供給されたときＲＦ信号に対して十分に低いインピーダンスとなるように働き、各ライン８、９は、ＲＦ信号に対して十分に高いインピーダンスとなるように働く。各パッド１１，１２は、必要なボンディングワイヤが接続されるとき、十分な強度を有する層構成になるように形成される。
【００２１】
図２は、この例のＭＭＩＣ１０を一つの種類のＭＩＣパッケージに実装した概略構成を示す平面図である。この実装に用いるのＭＩＣパッケージ１９のピン配置は、中央部を囲む三方に互いに絶縁された複数のピン２７Ａ〜２７Ｆが配置されて、ゲート及びドレインバイアス供給用のピン２７Ｃ及び２７Ｄはともに上側方向に配置されたタイプのものである。ＭＩＣパッケージ１９の中央部にはＭＭＩＣ１０が取付けられる。また、ゲートバイアス供給用のパッド１１は、ボンディングワイヤ２８Ａ、２８Ｂ及びデカップリングコンデンサ２９を介して対応したピン２７Ｃに接続される。一方、ドレインバイアス供給用のパッド１２は、ボンディングワイヤ３５Ａ、３５Ｂ及びデカップリングコンデンサ３６を介して対応したピン２７Ｄに接続される。以上の構成により、各ＦＥＴ２、３の各ゲート端子及びドレイン端子にＤＣバイアス電位の供給が可能になる。
【００２２】
信号入力用端子である入力用パッド４は、ボンディングワイヤ３７Ａ、３７Ｂ及びＲＦ信号の信号伝送用基板３７を介して対応したピン２７Ａに接続される。一方、信号出力用端子である出力用パッド５はボンディングワイヤ３８Ａ、３８Ｂ及び信号伝送用基板３８を介して対応したピン２７Ｆに接続される。なお、他のピン２７Ｂなどに対しても動作に必要なボンディングワイヤが接続されるが、これらは図示を省略している。
【００２３】
ここで、図２に示した種類のＭＩＣパッケージ１９のピン配置では、ゲート及びドレインバイアス供給用のピン２７Ｃ、２７ＤはともにＭＭＩＣ１０の上側方向に配置されているタイプであるが、各ピン２７Ｃ、２７Ｄにそれぞれ対応している基板１上のパッド１１、１２はともに基板１の外周に環状に設けられているので、各パッド１１，１２の任意の位置に各ボンディングワイヤ２８Ａ、３５Ａを接続して引出すことにより、それぞれのボンディングワイヤ２８Ａ、３５Ａを各パッド１１、１２と各ピン２７Ｃ、２７Ｄとの間に最短距離で接続することができる。したがって、従来のように、中継用基板、中継用コンデンサなどの中継用部品を用いる必要がなくなる。
【００２４】
図３は、この例のＭＭＩＣ１０を他の種類のＭＩＣパッケージに実装した概略構成を示す平面図である。この実装に用いるＭＩＣパッケージ３９のピン配置は、中央部を囲む周囲に互いに絶縁された複数のピン４０Ａ〜４０Ｈが配置されて、ゲートバイアス供給用のピン４０Ｇが下側方向に配置される一方、ドレインバイアス供給用のピン４０Ｃが上側方向に配置されたタイプである。ＭＩＣパッケージ３９の中央部にはＭＭＩＣ１０が取付けられ、ゲートバイアス供給用のパッド１１は、ボンディングワイヤ２８Ａ、２８Ｂ及びデカップリングコンデンサ２９を介して対応したピン４０Ｇに接続される。一方、ドレインバイアス供給用のパッド１２は、ボンディングワイヤ３５Ａ、３５Ｂ及びデカップリングコンデンサ３６を介して対応したピン４０Ｃに接続される。以上の構成により、各ＦＥＴ２、３のゲート端子及びドレイン端子にＤＣバイアス電位の供給が可能になる。
【００２５】
信号入力用端子である入力用パッド４は、ボンディングワイヤ３７Ａ、３７Ｂ及びＲＦ信号の信号伝送用基板３７を介して対応したピン４０Ａに接続される。一方、信号出力用端子である出力用パッド５はボンディングワイヤ３８Ａ、３８Ｂ及び信号伝送用基板３８を介して対応したピン４０Ｅに接続される。なお、他のピン４０Ｂなどに対しても動作に必要なボンディングワイヤが接続されるが、これらは図示を省略している。
【００２６】
ここで、図３に示した種類のＭＩＣパッケージ３９のピン配置では、ゲートバイアス供給用のピン４０Ｇが下側方向に、一方ドレインバイアス供給用ピン４０Ｃが上側方向に配置されているタイプであるが、各ピン４０Ｇ、４０Ｃにそれぞれ対応している基板１上のパッド１１、１２はともに基板１の外周に環状に設けられているので、図２の実装例と同様に、各パッド１１，１２の任意の位置に各ボンディングワイヤ２８Ａ、３５Ａを接続して引出すことにより、それぞれのボンディングワイヤ２８Ａ、３５Ａを各パッド１１、１２と各ピン４０Ｇ、４０Ｃとの間に最短距離で接続することができる。したがって、この実装例でも、中継用基板、中継用コンデンサなどの中継用部品を用いる必要がなくなる。
【００２７】
このように、この例のＭＭＩＣ１０によれば、２段のマイクロ波増幅器を構成するＦＥＴ２、３が半導体基板１上に集積され、各ＦＥＴ２，３を動作させるための異なるＤＣバイアス電位がそれぞれ供給されるワイヤボンディング用パッド１１、１２が半導体基板１上に設けられ、それぞれのパッド１１，１２がボンディングワイヤ２８Ａ、２８Ｂ、３５Ａ、３５Ｂを介してそれぞれ半導体基板１の外部に配置されている対応したピン２７Ｃ、２７Ｄに電気的に接続される構成（図２の実装例）において、各パッド１１、１２は、それぞれが半導体基板１上の外周に沿って設けられ、各ボンディングワイヤ２８Ａ、２８Ｂ、３５Ａ、３５Ｂが各パッド１１、１２と各ピン２７Ｃ、２７Ｄとの間に最短距離で接続される。
したがって、パッケージの種類に関係なく、半導体基板の外側のどこからでもバイアス供給用の導体接続用端子から引出した中間導体を、最短距離で対応した引出し用端子に接続することができる。
【実施形態２】
【００２８】
図４は、この発明の実施形態２である半導体集積回路の概略構成を示す平面図、図５は同半導体集積回路を一つの種類のパッケージに実装した概略構成を示す平面図、図６は同半導体集積回路の他の種類のパッケージに実装した概略構成を示す平面図である。この例の半導体集積回路の構成が、上述の実施形態１のそれと大きく異なるところは、半導体基板上に設けるバイアス供給用の導体接続用端子のパターン形状を変更するようにした点である。
この例の半導体集積回路としてのＭＭＩＣ２０は、図４に示すように、基板１の外周で、入力用パッド４と出力用パッド５とを結ぶ信号ラインの上側方向及び下側方向にともに、ゲート及びドレインバイアス供給用のワイヤボンディング用パッド（導体接続用端子）２１，２２がストライプ状に設けられている。そして、上下方向のパッド２１同士は連結用バー２３及びエアブリッジ２４を介して、一方パッド２２同士は連結用バー２５及びエアブリッジ２６Ａ〜２６Ｃを介して接続される。
【００２９】
一般に、ゲート及びドレインバイアス電位は、基板１上のスペースなどの関係で信号ラインから垂直方向（上下方向）に取り出すことが多いので、ゲート及びドレインバイアス供給用のパッド２１、２２を上述のようなパターンに形成することによって、そのような要望に応えることができるようになる。
【００３０】
図５は、この例のＭＭＩＣ２０を一つの種類のＭＩＣパッケージ１９に実装した概略構成を示す平面図で、図２の実装例に対応している。また、図６は、この例のＭＭＩＣ２０を他の種類のＭＩＣパッケージ３９に実装した概略構成を示す平面図で、図３の実装例に対応している。図２、図３の実装例に比較して、図５、図６のそれはＭＭＩＣ２０をＭＭＩＣ１０に置き換えた点が異なっている。
これ以外は、上述した実施形態１と略同様である。それゆえ、図４〜図６において、図１〜図３の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００３１】
このように、実施形態２によるＭＭＩＣ２０によれば、基板１上に設けるゲート及びドレインバイアス供給用のパッド２１、２２の構成が異なるだけで、実施形態１と同様な効果を得ることができ、加えてゲート及びドレインバイアス電位を取り出し易くなるという効果を得ることができる。
【実施形態３】
【００３２】
図７は、この発明の実施形態３である半導体集積回路の概略構成を示す平面図、図８は同半導体集積回路を一つの種類のパッケージに実装した概略構成を示す平面図、図９は同半導体集積回路の他の種類のパッケージに実装した概略構成を示す平面図である。この例の半導体集積回路の構成が、上述の実施形態１のそれと大きく異なるところは、半導体基板上に設けるバイアス供給用の導体接続用端子のパターン形状を変更するようにした点である。
この例の半導体集積回路としてのＭＭＩＣ３０は、図７に示すように、基板１の外周で、入力用パッド４及び出力用パッド５の内側の位置に、各ＦＥＴ２，３のそれぞれのゲート端子にゲートＤＣバイアス電位を供給するワイヤボンディング用パッド（導体接続用端子）３１が環状に設けられて、各ライン８、９にそれぞれ接続される。一方、パッド３１の外側には、各ＦＥＴ２，３のそれぞれのドレイン端子にドレインＤＣバイアス電位を供給するワイヤボンディング用パッド（導体接続用端子）３２が環状に設けられて、各ライン１５，１６にそれぞれエアブリッジ１７、１８を介して接続される。ここで、パッド３１はエアブリッジ３４Ａ、３４Ｂを介して、またパッド３２はエアブリッジ３３Ａ，３３Ｂを介して、それぞれ入力用パッド４と出力用パッド５とを結ぶ信号ラインと電気的に絶縁されている。
【００３３】
一般に、入出力用パッド４、５に接続されるボンディングワイヤ３７Ａ、３８Ａのワイヤ長がＲＦ特性に影響を与えるような高い周波数帯のＭＭＩＣでは、図７に示したように、入出力用パッド４，５の内側にゲート及びドレインバイアス用のパッド３１，３２を配置することにより、そのような高い周波数によるＲＦ特性への影響を軽減することができるようになる。
【００３４】
図８は、この例のＭＭＩＣ３０を一つの種類のＭＩＣパッケージ１９に実装した概略構成を示す平面図で、図２の実装例に対応している。また、図９は、この例のＭＭＩＣ３０を他の種類のＭＩＣパッケージ３９に実装した概略構成を示す平面図で、図３の実装例に対応している。図２、図３の実装例に比較して、図８、図９のそれはＭＭＩＣ３０をＭＭＩＣ１０に置き換えた点が異なっている。
これ以外は、上述した実施形態１と略同様である。それゆえ、図７〜図９において、図１〜図３の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００３５】
このように、実施形態３によるＭＭＩＣ３０によれば、基板１上に設けるゲート及びドレインバイアス供給用のパッド２１、２２の構成が異なるだけで、実施形態１と同様な効果を得ることができ、加えて高い周波数によるＲＦ特性への影響を軽減することができるという効果を得ることができる。
【００３６】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施形態では半導体集積回路としてＭＭＩＣに例をあげて説明したが、これに限らずに半導体集積回路一般に適用することができる。また、実施形態ではＦＥＴを２つ用いる例で説明したが、ＦＥＴの数は必要に応じて増減することができる。また、ＦＥＴとしてはＭＥＳＦＥＴに限らずに、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴなどの他のＦＥＴを用いることができる。また、ゲートあるいはドレインバイアスを供給するパッドの内外の配置関係は、任意に選ぶことができる。また、半導体集積回路にＤＣバイアス電位を供給する例で説明したが、これに限らずにＡＣバイアス電位を供給する場合にも適用可能である。また、パッケージのピン配置は実施形態に示した例に限らずに、いかなるピン配置のパッケージにも適用することができる。
【図面の簡単な説明】
【００３７】
【図１】この発明の実施形態１である半導体集積回路の概略構成を示す平面図である。
【図２】同半導体集積回路を一つの種類のパッケージに実装した概略構成を示す平面図である。
【図３】同半導体集積回路を他の種類のパッケージに実装した概略構成を示す平面図である。
【図４】この発明の実施形態２である半導体集積回路の概略構成を示す平面図である。
【図５】同半導体集積回路を一つの種類のパッケージに実装した概略構成を示す平面図である。
【図６】同半導体集積回路を他の種類のパッケージに実装した概略構成を示す平面図である。
【図７】この発明の実施形態３である半導体集積回路の概略構成を示す平面図である。
【図８】同半導体集積回路を一つの種類のパッケージに実装した概略構成を示す平面図である。
【図９】同半導体集積回路を他の種類のパッケージに実装した概略構成を示す平面図である。
【図１０】従来の半導体集積回路の一例の概略構成を示す平面図である。
【図１１】同半導体集積回路をパッケージに実装した概略構成を示す平面図である。
【符号の説明】
【００３８】
１    ＧａＡｓ基板（半導体基板）
２、３    ＦＥＴ（増幅用回路素子）
４      入力用パッド（信号入力用端子）
５      出力用パッド（信号出力用端子）
６、７、１３、１４      コンデンサ
８，９、１５、１６      ライン
１１、２１      ワイヤボンディング用パッド（ゲート）（導体接続用端子）
１２、２２      ワイヤボンディング用パッド（ドレイン）（導体接続用端子）
１７、１８、２４、２６Ａ〜２６Ｃ      エアブリッジ
１９、３９      ＭＩＣパッケージ
２３、２５      連結用バー
２７Ａ〜２７Ｆ、４０Ａ〜４０Ｈ      ピン（引出し用端子）
２８Ａ、２８Ｂ、３５Ａ、３５Ｂ、３７Ａ、３７Ｂ、３８Ａ、３８Ｂ      ボンディングワイヤ（中間導体）
２９、３６      デカップリングコンデンサ
３７、３８      信号伝送用基板
【図１】
2009164392.tif 000003
【図２】
2009164392.tif 000004
【図３】
2009164392.tif 000005
【図４】
2009164392.tif 000006
【図５】
2009164392.tif 000007
【図６】
2009164392.tif 000008
【図７】
2009164392.tif 000009
【図８】
2009164392.tif 000010
【図９】
2009164392.tif 000011
【図１０】
2009164392.tif 000012
【図１１】
2009164392.tif 000013