(57)【要約】【課題】Ｘ線照射に起因する蓄積電荷のリークを軽減して、各画素セルで得られる信号の精度を高める。【解決手段】各画素セル３において電荷蓄積部１２の電位を初期化するためのリセットスイッチ用ＭＯＳＦＥＴ１３として、八角形型構造のＰチャネルＭＯＳＦＥＴを用いる。Ｘ線の照射によってゲート酸化膜に正の電荷が蓄積した場合でも、ＰチャネルＭＯＳＦＥＴではゲート酸化膜直下に擬似的なチャネルが形成されず、ＮチャネルＭＯＳＦＥＴに比べてチャネルを通したリークを軽減することができる。【選択図】図３
2009004682.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、光電変換部、電荷蓄積部、該電荷蓄積部に蓄積された電荷量に応じた信号を出力するアンプ、及び前記電荷蓄積部の蓄積電荷をリセットするためのリセットスイッチを含む画素セルが複数形成され、該画素セルの領域を被覆するように放射線を光に変換する放射線変換層を設けた固体撮像素子において、
各画素セル内のリセットスイッチとしてＰ型（Ｐチャネル）ＭＯＳＦＥＴを用いるとともに、該ＭＯＳＦＥＴが、Ｐ型の第１ドレイン・ソース領域の全周を囲むようにゲート領域が形成され、該ゲート領域の全周を取り囲むようにＰ型の第２ドレイン・ソース領域が形成された多角形型構造であることを特徴とする固体撮像素子。
【請求項２】
半導体基板上に、電荷蓄積部、該電荷蓄積部に蓄積された電荷量に応じた信号を出力するアンプ、及び前記電荷蓄積部の蓄積電荷をリセットするためのリセットスイッチを含む画素セルが複数形成され、該画素セルの領域を被覆するように放射線を電気信号に変換する放射線変換層を設けた固体撮像素子において、
各画素セル内のリセットスイッチとしてＰ型（Ｐチャネル）ＭＯＳＦＥＴを用いるとともに、該ＭＯＳＦＥＴが、Ｐ型の第１ドレイン・ソース領域の全周を囲むようにゲート領域が形成され、該ゲート領域の全周を取り囲むようにＰ型の第２ドレイン・ソース領域が形成された多角形型構造であることを特徴とする固体撮像素子。
【請求項３】
各画素セル内に含まれる全てのＭＯＳＦＥＴが多角形型構造であることを特徴とする請求項１又は２に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子に関し、さらに詳しくは、α線、β線、γ線、Ｘ線などの放射線を検出するための固体撮像素子に関する。
【背景技術】
【０００２】
放射線を検出するための固体撮像素子としては、大別して、放射線を直接電気信号（電荷）に変換して発生した電荷を画素セル内のコンデンサなどの電荷蓄積部に蓄える直接変換方式と、放射線を一旦に光に変換し、その光を光電変換部に導入して電荷を発生させる間接変換方式とが提案されている。前者では、半導体基板上に形成した画素セルを覆うようにホトコンダクタ層を設け、後者では、同じく半導体基板上にシンチレータ層を設ける。
【０００３】
いずれにしても画素セル内の電荷蓄積部に蓄えた電荷量に応じた電気信号を読み出す必要があり、その方法として、スイッチを介して蓄積電荷を直接読み出す方式（特許文献１など参照）と、各画素セル内に設置したソースホロワアンプ等の画素アンプを通して電気信号を取り出す方式（特許文献２など参照）とがある。前者の場合には、読み出しによって蓄積電荷はなくなるが、後者の場合には電荷蓄積部の電荷は残ったままであるため、画素セル内にＮ型ＭＯＳＦＥＴによるリセットスイッチを設け、このリセットスイッチにより電荷蓄積部の電荷を吐き出すようにしている。
【０００４】
前者の方式では、画素数を増やすことで画素エリアの面積が大きくなるに従い配線容量が増大すると、電荷読み出し信号線でのノイズの飛び込みが顕著になり、Ｓ／Ｎが悪化する。そのため、一般的には、後者の方式が採用される。しかしながら、従来のこの種の放射線用固体撮像素子では次のような問題がある。
【０００５】
一般にＭＯＳＦＥＴでは、Ｘ線の照射を受けると、ソース・ドレイン間のシリコン酸化膜（ＬＯＣＯＳ＝Local Oxidation of Silicon）に正の電荷が蓄積し（つまりチャージアップし）、Ｎ型のＭＯＳＦＥＴではこの電荷により半導体基板の表面に形成された反転層を通してソース・ドレイン間に擬似的なチャネルが形成されてしまう。そのため、このチャネルを通して漏れ電流が流れる。そこで、こうした漏れ電流を減らすために、ソース・ドレイン間にＬＯＣＯＳを介さない八角形型構造のＮ型ＭＯＳＦＥＴが提案されている（非特許文献１参照）。しかしながら、本願発明者の実験によれば、八角形型構造のＮ型ＭＯＳＦＥＴを上記のような画素セル内のリセットスイッチに用いた構成としても、入射するＸ線の量が増加すると漏れ電流が増大する。そのため、信号の精度低下が大きくなってしまい、Ｘ線量の強度分布を正確に反映した画像を作成することが困難になる。
【０００６】
【特許文献１】特開２００４−１７７２１６号公報
【特許文献２】特開２００６−４１１８９号公報
【非特許文献１】「ＲＤ４９・ステータス・レポート・スタディ・オブ・ザ・ラディエイション・トレランス・オブ・アイシーズ・フォー・ＬＨＣ（RD49 Status Report Study of the Radiation Tolerance of ICs for LHC）」、ヨーロピアン・オーガニゼイション・フォー・フォー・ニュークリア・リサーチ（European Organization for Nuclear Research）、CERN/LHcc97-63、LEB  Status Report/RD49、12 Dec. 1997
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記課題に鑑みて成されたものであり、その目的とするところは、入射する放射線の強度が強い場合でもその強度分布を正確に反映した二次元画像を得ることができる放射線用の固体撮像素子を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために成された第１発明は、半導体基板上に、光電変換部、電荷蓄積部、該電荷蓄積部に蓄積された電荷量に応じた信号を出力するアンプ、及び前記電荷蓄積部の蓄積電荷をリセットするためのリセットスイッチを含む画素セルが複数形成され、該画素セルの領域を被覆するように放射線を光に変換する放射線変換層を設けた固体撮像素子において、
各画素セル内のリセットスイッチとしてＰ型（Ｐチャネル）ＭＯＳＦＥＴを用いるとともに、該ＭＯＳＦＥＴが、Ｐ型の第１ドレイン・ソース領域の全周を囲むようにゲート領域が形成され、該ゲート領域の全周を取り囲むようにＰ型の第２ドレイン・ソース領域が形成された多角形型構造であることを特徴としている。
【０００９】
また上記課題を解決するために成された第２発明は、半導体基板上に、電荷蓄積部、該電荷蓄積部に蓄積された電荷量に応じた信号を出力するアンプ、及び前記電荷蓄積部の蓄積電荷をリセットするためのリセットスイッチを含む画素セルが複数形成され、該画素セルの領域を被覆するように放射線を電気信号に変換する放射線変換層を設けた固体撮像素子において、
各画素セル内のリセットスイッチとしてＰ型（Ｐチャネル）ＭＯＳＦＥＴを用いるとともに、該ＭＯＳＦＥＴが、Ｐ型の第１ドレイン・ソース領域の全周を囲むようにゲート領域が形成され、該ゲート領域の全周を取り囲むようにＰ型の第２ドレイン・ソース領域が形成された多角形型構造であることを特徴としている。
【００１０】
第１発明に係る固体撮像素子は放射線を光を介して電気信号に変換する、いわゆる間接変換方式の放射線用固体撮像素子であり、放射線変換膜としては例えばシンチレータなどを用いる。他方、第２発明に係る固体撮像素子は放射線を光を介さずに電気信号に変換する、いわゆる直接変換方式の放射線用固体撮像素子であり、放射線変換膜としては例えばホトコンダクタなどを用いる。
【００１１】
上述したようにＭＯＳＦＥＴを多角形型構造にすることにより、ソース・ドレイン間のＬＯＣＯＳはなくなるが、両者の間にゲート酸化膜が存在することは避けられない。そのため、Ｎ型ＭＯＳＦＥＴでは、Ｘ線照射によりゲート酸化膜に正の電荷が蓄積し、この電荷によってゲートに電圧が印加されていない状態でもゲート酸化膜の直下に擬似的なチャネルが形成され、このチャネルを通して電流が流れてしまうという現象が考えられる。この種の固体撮像素子における画素セル内での信号劣化はリセットスイッチ用Ｎ型ＭＯＳＦＥＴで上記のような現象が起こって漏れ電流が増大することが主な原因であると推測できる。
【発明の効果】
【００１２】
これに対し、第１及び第２発明に係る固体撮像素子では、各画素セルに含まれるリセット用スイッチとしてＰチャネルの多角形型構造ＭＯＳＦＥＴを用いている。ＰチャネルＭＯＳＦＥＴではキャリアが正孔であるため、Ｘ線照射によってゲート酸化膜に正の電荷が蓄積してもゲート酸化膜直下に擬似的なチャネルは形成されない。そのため、入射Ｘ線量が増加しても漏れ電流を抑えることができ、電荷蓄積部に蓄積された電荷が漏れ出してしまうことを防止することができる。それにより、各画素セル毎にＸ線等の放射線の強度に応じた信号を画素セル内のアンプから取り出すことができ、例えば放射線強度の二次元分布を正確に反映した二次元画像を得ることができる。
【００１３】
なお、多角形型構造ＭＯＳＦＥＴは中央の第１ドレイン・ソース領域が円形であって、それを取り囲むゲート領域や第２ドレイン・ソース領域が円環状である理想状態に近いほど好ましいが、製造プロセスの制約上、コーナーの面取りの角度が４５°である八角形型構造ＭＯＳＦＥＴが好適である。
【発明を実施するための最良の形態】
【００１４】
［第１実施例］
本発明の一実施例（第１実施例という）であるＸ線用固体撮像素子について図面を参照して説明する。図１は第１実施例によるＸ線用固体撮像素子の全体構成を示す概略斜視図、図２は第１実施例によるＸ線用固体撮像素子の概略断面図、図３は１個の画素セルの回路構成図、図４は第１実施例によるＸ線用固体撮像素子の全体の概略ブロック構成図、図５は１個の画素セルにおける動作の概略タイミング図である。
【００１５】
図１、図２に示すように、本実施例によるＸ線用固体撮像素子１は、半導体基板２上にｎ行×ｍ列の二次元アレイ状に形成された画素セル３を被覆するように、薄膜状に形成されたシンチレータ４を有するプレート５が配設されている。シンチレータ４はＸ線を可視光に変換するＸ線変換膜であり、例えば、タリウム添加ヨウ化セシウム結晶（ＣｓＩ(Ｔｌ)）、テルビウム添加酸硫化ガドリニウム（Ｇｄ2Ｏ2Ｓ(Ｔｂ)）などを用いることができる。
【００１６】
図３に示すように、１個の画素セル３は、１個のホトダイオード１１、リセットスイッチ用ＭＯＳＦＥＴ１３、ソースホロワ用ＭＯＳＦＥＴ１４、読み出しスイッチ用ＭＯＳＦＥＴ１５を含む。ホトダイオード１１はアノード端子が接地され、そのカソード端子はリセットスイッチ用ＭＯＳＦＥＴ１３のソース端子とソースホロワ用ＭＯＳＦＥＴ１４のゲート端子とに接続されている。リセットスイッチ用ＭＯＳＦＥＴ１３のゲート端子及びドレイン端子はそれぞれ、リセット制御信号ＲＳＴが供給されるリセット制御信号線、及びリセット電圧ＶRSが供給されるリセット電圧供給線に接続される。ソースホロワ用ＭＯＳＦＥＴ１４のドレイン端子は出力信号ＯＵＴを出力するための出力信号線に接続され、そのソース端子は読み出しスイッチ用ＭＯＳＦＥＴ１５を介して電源電圧ＶDDを供給する電源線に接続されている。この読み出しスイッチ用ＭＯＳＦＥＴ１５のゲート端子は画素選択信号ＳＥＬを供給する画素選択信号線に接続されている。なお、ＭＯＳＦＥＴ等の構成要素はＣＭＯＳ０．３５μｍ以下のプロセスで製造されている。
【００１７】
このＸ線用固体撮像素子１に図２に示すようにＸ線が入射すると、Ｘ線はプレート５を貫通してシンチレータ４に達し、シンチレータ４でＸ線量に対応した強度の可視光に変換される。２次元的な広がりを持つシンチレータ４に入射したＸ線量の２次元的分布はほぼそのまま可視光の２次元的強度分布に変換され、それぞれ直下に位置する画素セル３に入射して光電変換部であるホトダイオード１１により電気信号に変換される。
【００１８】
各画素セル３内での動作としては、図５に示すように、「Ｌ」レベルのリセット制御信号ＲＳＴが与えられるとリセットスイッチ用ＭＯＳＦＥＴ１３がオンし、回路的にはホトダイオード１１に並列接続されている寄生容量である電荷蓄積部１２の電位ＶPDがリセット電圧ＶRSに初期化される。その後、ホトダイオード１１に光が入射して電流が流れるとホトダイオード電位ＶPDは下がり、積分期間Ｔの間に入射した光量に応じた電位変化が生じる。そして、この積分期間Ｔの経過後に画素選択信号ＳＥＬを与えて読み出しスイッチ用ＭＯＳＦＥＴ１５をオンすることにより、その時点でのホトダイオード電位ＶPDをソースホロワ用ＭＯＳＦＥＴ１４を通して出力する。その出力後に再びホトダイオード電位ＶPDを初期化する、というサイクルを繰り返す。
【００１９】
上記のような動作において、リセットスイッチ用ＭＯＳＦＥＴ１３がオフ状態であるときにドレイン・ソース間の漏れ電流が大きいと、積分期間Ｔ中にホトダイオード電位ＶPDは漏れ電流の分だけ余計に変化するため、これが信号誤差となる。特に、このＸ線用固体撮像素子１では、入射したＸ線の全てがシンチレータ４で可視光に変換されるとは限らず、一部はシンチレータ４を透過して画素セル３に直接入射することがあり、このＸ線の照射を受けて漏れ電流が大きくなり易い。そこで、本実施例のＸ線用固体撮像素子１では、Ｘ線照射による漏れ電流を抑制するために、リセットスイッチ用ＭＯＳＦＥＴ１３として一般的に利用されるＮ型（Ｎチャネル）ではなくＰ型（Ｐチャネル）のＭＯＳＦＥＴを用い、さらに図６に示すような八角形型構造のＭＯＳＦＥＴとしている。
【００２０】
八角形型構造のＰ型ＭＯＳＦＥＴでは、中央の正八角形状のドレイン領域Ｄの周囲を八角形環状のゲート領域Ｇが取り囲み、さらにその周囲を八角形環状のソース領域Ｓが取り囲んでいる。従って、ドレイン領域Ｄとソース領域Ｓとの間にはＬＯＣＯＳは存在せず、酸化膜としてはゲート酸化膜が存在するだけである。また、Ｐ型である、つまりはキャリアが正孔であるために、Ｘ線照射によってゲート酸化膜が正に帯電しても、その酸化膜直下にはチャネルが形成されない。
【００２１】
ここで、同じ八角形型構造であるＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴとについての照射Ｘ線に対するリークの評価の実験結果を説明する。この評価実験では、図３に示した画素回路中のホトダイオード１１及び電荷蓄積部１２を等価的にコンデンサであるとみなして、リセット制御信号ＲＳＴを与える直前の出力と直後の出力との電圧差をリークＶleakとし、Ｘ線照射量（トータルドーズ量）に対するリークの変化を測定した。その測定結果を図７に示す。図７から明らかなように、リセットスイッチ用ＭＯＳＦＥＴがＰ型である場合にはＮ型である場合に比べてリークがかなり小さく、しかもＮ型ではＸ線照射量の増加に伴いリークが増加するのに対し、Ｐ型の場合には殆ど増加がみられないことが分かる。
【００２２】
従って、リセットスイッチ用ＭＯＳＦＥＴ１３としてＰ型を採用した本実施例のＸ線用固体撮像素子１では、電荷蓄積期間中に電荷蓄積部１２に蓄積される電荷の漏れが少なくて済み、読み出される信号の精度を高くすることができる。また、特に強度の高いＸ線が入射した場合でも信号の精度を維持することができる。
【００２３】
次に、本実施例のＸ線用固体撮像素子１の全体構成を図４により説明する。画素エリア２０には上述した画素セル３が例えば１０２４行×１０２４列の二次元アレイ状に配置されるが、読み出し速度を上げるために、画素エリア２０を８つのブロック（図４中の２１１〜２１８）に区分し、各列毎にバイアス機能を有するサンプル／ホールド回路（Ｂｉａｓ＆Ｓ／Ｈ）２４、各ブロック毎にセレクタ２５、バッファアンプ２６を設け、各ブロックに含まれる画素セル３による信号を並列に読み出せるようにしている。各ブロック２１１〜２１８内での画素セル３の選択は、水平画素デコーダ２２及び垂直画素デコーダ２３により制御される。このような並列読み出しを行うことで、従来のように並列−直列変換を行って１系統の出力経路から信号を順番に読み出す場合に比べて、短時間で全画素セルの信号読み出しを完了させることができる。
【００２４】
なお、サンプル／ホールド回路２４の代わりに相関二重サンプリング（ＣＤＳ＝Correlated Double Sampling）を用いてもよい。また、水平・垂直画素デコーダ２２、２３の代わりに水平・垂直シフトレジスタを用いても構わない。
【００２５】
［第２実施例］
続いて、本発明の別の実施例（第２実施例という）であるＸ線用固体撮像素子について図面を参照して説明する。図８は第２実施例によるＸ線用固体撮像素子の全体構成を示す概略斜視図、図９は第２実施例によるＸ線用固体撮像素子の概略断面図、図１０は１個の画素セルの回路構成図である。上記第１実施例と同じ構成要素には同一符号を付して説明を省略する。
【００２６】
本実施例によるＸ線用固体撮像素子３１は、半導体基板３２上にｎ行×ｍ列の二次元アレイ状に形成された画素セル３３を被覆するように、薄膜状にホトコンダクタ３４が形成され、その上にバイアス電極３５が形成されている。ホトコンダクタ３４は例えばアモルファスセレン（Ｓｅ）、テルル化カドミウム（ＣｄＴｅ）などを用い、Ｘ線を直接的に電荷に変換する直接変換膜である。図９に示すようにバイアス電極３５に所定の直流電圧を印加した状態においてＸ線が照射されると、バイアス電極３５を貫通してホトコンダクタ３４に到達したＸ線はホトコンダクタ３４内で電荷に変換され、生じた電荷は直流電場によって下方に移動する。各画素セル３３内には、ホトダイオードの代わりに電荷を蓄積するコンデンサ１６と上部のホトコンダクタ３４と接触される画素電極１７とが設けられ、ホトコンダクタ３４で発生した電荷は画素電極１７を介してコンデンサ１６に蓄積される。
【００２７】
このように第２実施例のＸ線用固体撮像素子３１は第１実施例のＸ線用固体撮像素子１と電荷発生までのメカニズムが相違するだけであり、発生した電荷を電荷蓄積部（第２実施例ではコンデンサ１６）に蓄積した後の動作は全く同じである。即ち、この第２実施例でも、コンデンサ１６に蓄積される電荷を初期化するためのリセットスイッチ用ＭＯＳＦＥＴ１３はＰ型の八角形型構造であり、それによってリークを抑えて信号の精度を高めることができる。
【００２８】
なお、上記各実施例は一例であって、本発明の趣旨の範囲で適宜変形や修正、追加を行っても、本願の特許請求の範囲に包含されることは明らかである。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施例（第１実施例）によるＸ線用固体撮像素子の全体構成を示す概略斜視図。
【図２】第１実施例によるＸ線用固体撮像素子の概略断面図。
【図３】第１実施例によるＸ線用固体撮像素子における１個の画素セルの回路構成図。
【図４】第１実施例によるＸ線用固体撮像素子の全体の概略ブロック構成図。
【図５】第１実施例によるＸ線用固体撮像素子の１個の画素セルにおける動作の概略タイミング図。
【図６】リセットスイッチ用ＭＯＳＦＥＴに使用される八角形型構造のＰチャネルＭＯＳＦＥＴの平面図。
【図７】ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとのＸ線照射量に対するリークの変化の測定結果を示す図。
【図８】本発明の別の実施例（第２実施例）によるＸ線用固体撮像素子の全体構成を示す概略斜視図。
【図９】第２実施例によるＸ線用固体撮像素子の概略断面図。
【図１０】第２実施例による１個の画素セルの回路構成図。
【符号の説明】
【００３０】
１、３１…Ｘ線用固体撮像素子
２、３２…半導体基板
３、３３…画素セル
４…シンチレータ
５…プレート
３４…ホトコンダクタ
３５…バイアス電極
１１…ホトダイオード
１２…電荷蓄積部
１３…リセットスイッチ用ＭＯＳＦＥＴ
１４…ソースホロワ用ＭＯＳＦＥＴ
１５…読み出しスイッチ用ＭＯＳＦＥＴ
１６…コンデンサ
１７…画素電極
２０…画素エリア
２１１〜２１８…ブロック
２２…水平画素デコーダ
２３…垂直画素デコーダ
２４…サンプル／ホールド回路
２５…セレクタ
２６…バッファアンプ
【図１】
2009004682.tif 000003
【図２】
2009004682.tif 000004
【図３】
2009004682.tif 000005
【図４】
2009004682.tif 000006
【図５】
2009004682.tif 000007
【図６】
2009004682.tif 000008
【図７】
2009004682.tif 000009
【図８】
2009004682.tif 000010
【図９】
2009004682.tif 000011
【図１０】
2009004682.tif 000012