(57)【要約】【課題】内部回路５が使用する電源電圧の種類が増えても部品点数の増加を抑制して安価に製造可能な半導体試験装置１７を提供する。【解決手段】半導体試験装置１７は、被試験対象１５から出力される信号を入力して当該信号に応じたアナログ信号を出力する測定回路１３と、測定回路１３から出力されるアナログ信号をデジタル信号へ変換するＡＤ変換器１２と、ＡＤ変換器１２で変換されたデジタル信号を処理する制御部１６と、測定回路１３を制御する内部回路５と、複数の電源電圧を内部回路５へ供給する複数の電源ライン６〜９と、複数の電源ライン６〜９のいずれかを選択するセレクタ１０とを備える。ＡＤ変換器１２は、セレクタ１０で選択された電源ラインから供給される電源電圧のアナログ信号をデジタル信号へ変換し、制御部１６が、変換されたデジタル信号に基づいて、電源電圧が所定の第１の下限電圧以上第１の上限電圧以下であるか否かを判断する。【選択図】図１
2009128282.tif 000002
【特許請求の範囲】
【請求項１】
被試験対象から出力される信号を入力して当該信号に応じたアナログ信号を出力する測定回路と、
前記測定回路から出力されるアナログ信号をデジタル信号へ変換するＡＤ変換器と、
前記ＡＤ変換器で変換されたデジタル信号を処理する制御部と、
前記測定回路を制御する内部回路と、
複数の電源電圧を前記内部回路へ供給する複数の電源ラインと、
前記複数の電源ラインのいずれかを選択するセレクタとを備え、
前記ＡＤ変換器は、前記セレクタで選択された電源ラインから供給される電源電圧のアナログ信号を電源電圧のデジタル信号へ変換し、前記制御部は、変換された電源電圧のデジタル信号に基づいて、前記電源電圧が所定の第１の下限電圧以上第１の上限電圧以下であるか否かを判断する
ことを特徴とする半導体試験装置。
【請求項２】
前記制御部は、前記変換された電源電圧のデジタル信号に基づいて前記電源電圧が所定の第１の下限電圧以上且つ第１の上限電圧以下であるか否かを判断する情報処理を所定のコンピュータプログラムに従って実行するコンピュータシステムを有することを特徴とする請求項１に記載の半導体試験装置。
【請求項３】
前記制御部は、
前記第１の下限電圧及び第１の上限電圧のデータを記憶するレジスタと、
前記変換された電源電圧のデジタル信号及び前記レジスタに記憶された第１の下限電圧のデータに基づいて、前記電源電圧と第１の下限電圧とを比較する第１の比較回路と、
前記変換された電源電圧のデジタル信号及び前記レジスタに記憶された第１の上限電圧のデータに基づいて、前記電源電圧と第１の上限電圧とを比較する第２の比較回路と
を有することを特徴とする請求項１に記載の半導体試験装置。
【請求項４】
前記制御部は、前記判断の結果に基づいて前記電源ラインに電源電圧を供給する電源電圧生成回路を制御することを特徴とする請求項１乃至３いずれか一項に記載の半導体試験装置。
【請求項５】
前記制御部は、前記変換された電源電圧のデジタル信号に基づいて、前記電源電圧が前記第１の下限電圧よりも大きい第２の下限電圧以上、且つ前記第１の上限電圧よりも小さい第２の上限電圧以下であるか否かを判断することを特徴とする請求項１に記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定回路を実装した制御モジュールを備える半導体試験装置に関する。
【背景技術】
【０００２】
従来から、正常な電源電圧が回路へ供給されているか否かを監視する様々な電源電圧監視方法が知られている。例えば、互いに別系統の電源電圧にて動作し、ケーブル経由でデータの送受信を行う送受信装置において、送信装置に正常な電源電圧が供給され、受信装置に正常な電源電圧が供給されていない場合、送信装置が送信するデータによって受信装置にストレスが加わらないように、送信装置から送信されるデータを受信装置が受信しないようにする監視方法がある（特許文献１）。
【０００３】
また、ＩＣやＬＳＩの電気的特性を試験する半導体試験装置においては、図４（ａ）に示すような電源電圧監視方法が知られている。この半導体試験装置は、制御モジュール３３と制御端末３１とを備える。制御モジュール３３は、被試験対象４５から出力された信号を入力してこの信号に応じたアナログ信号を複数の測定ライン４４へ出力する測定回路４３と、複数の測定ライン４４へ出力されるアナログ信号のいずれかを選択する測定用セレクタ４１と、測定用セレクタ４１により選択されたアナログ信号をデジタル信号へ変換する測定用ＡＤ変換器４２と、変換されたデジタル信号の演算処理を行う制御回路３４と、測定回路４３、測定用セレクタ４１及び測定用ＡＤ変換器４２の動作を制御する内部回路３５と、複数の電源電圧を内部回路３５へ供給する複数の電源ライン３６〜３９と、電源ライン３６〜３９各々に接続された電圧監視回路５１〜５４とを備える。制御端末３１は、制御用バス３２を通じて制御回路３４に接続されている。
【０００４】
内部回路３５は、例えばＦＰＧＡ（プログラマブルロジックデバイス）などの論理回路によって実現され、また、複数種類の電源電圧を使用するため、これらの電源電圧を供給する複数の電源ライン３６〜３９に接続されている。電源電圧各々は電圧監視回路５１〜５４によって監視される。電圧監視回路５１〜５４の出力ラインは制御回路３４に接続されている。電源電圧各々が所定の上限電圧と下限電圧で定まる範囲から外れた場合、電圧監視回路５１〜５４は、出力ラインをアサート（assert）して制御回路３４に通知する。制御回路３４は、この通知を受けると、制御用バス３２に準備されている電源エラーラインをアサートすることで、上位に接続されている制御端末３１に対して電圧異常が発生したことを通知する。
【０００５】
電圧監視回路５１は、図４（ｂ）に示すように、一方の入力端子が電源ライン３６に接続された２つのコンパレータ６２、６３と、２つのコンパレータ６２、６３の出力端子に接続された抵抗６１とを有する。２つのコンパレータ６２、６３の他方の入力端子にはそれぞれ所定の上限電圧と下限電圧が印加され、２つのコンパレータ６２、６３の出力端子は、制御回路３４に接続されている。２つのコンパレータ６２、６３は、それぞれ電源電圧と所定の上限電圧及び下限電圧を比較し、電源電圧が所定の上限電圧と下限電圧の範囲から外れた時に出力を切り替える。その他の電圧監視回路５２〜５４も電圧監視回路５１と同様な回路構成を有する。
【特許文献１】特開平８−２２３６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図４（ａ）の半導体試験装置において、内部回路３５が使用する電源電圧の種類が増えると、これらの電源電圧を監視するための電圧監視回路５１〜５４の数や所定の上限電圧
及び下限電圧を生成する上下限電圧生成回路の数が増えてしまい、半導体試験装置を構成する部品点数が増加し、コストが上昇してしまう。
【０００７】
本発明は、上記問題点を解決するために成されたものであり、その目的は、内部回路が使用する電源電圧の種類が増えても部品点数の増加を抑制して安価に製造可能な半導体試験装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の特徴は、被試験対象（ＤＵＴ）から出力される信号を入力して当該信号に応じたアナログ信号を出力する測定回路と、測定回路から出力されるアナログ信号をデジタル信号へ変換するＡＤ変換器と、ＡＤ変換器で変換されたデジタル信号を処理する制御部と、測定回路を制御する内部回路と、複数の電源電圧を内部回路へ供給する複数の電源ラインと、複数の電源ラインのいずれかを選択するセレクタとを備える半導体試験装置であって、ＡＤ変換器が、セレクタで選択された電源ラインから供給される電源電圧のアナログ信号を電源電圧のデジタル信号へ変換し、制御部が、変換された電源電圧のデジタル信号に基づいて、電源電圧が所定の第１の下限電圧以上第１の上限電圧以下であるか否かを判断することである。
【０００９】
複数の電源ラインをセレクタで選択し、選択された電源ラインから供給される電源電圧のアナログ信号をＡＤ変換器で電源電圧のデジタル信号へ変換し、制御部が、この電源電圧のデジタル信号に基づいて電源電圧が第１の下限電圧以上第１の上限電圧以下であるか否かを判断する。これにより、内部回路が使用する電源電圧の種類が増えても、これらの電源電圧を監視する電圧監視回路の数が増加することはなく、部品コストの上昇を抑えることができる。また、実装面積の増加を抑制することができる。また、電源電圧のデジタル信号に基づいて電源電圧を監視するので、所定の上限電圧及び下限電圧のアナログ信号を生成する上下限電圧生成回路が不要となる。測定回路から出力されるアナログ信号をデジタル信号へ変換する測定用のＡＤ変換器を用いて電源電圧をデジタル信号へ変換するので、新たなＡＤ変換器を用意する必要がない。
【００１０】
本発明の特徴において、制御部は、変換された電源電圧のデジタル信号に基づいて電源電圧が所定の第１の下限電圧以上且つ第１の上限電圧以下であるか否かを判断する情報処理を所定のコンピュータプログラムに従って実行するコンピュータシステムを有していてもよい。
【００１１】
これにより、制御部は電源電圧を監視する機能をコンピュータソフトウェアによって実現することができるので、ハードウェアを削減する、或いはハードウェアの増加を抑制することができる。
【００１２】
本発明の特徴において、制御部は、第１の下限電圧及び第１の上限電圧のデータを記憶するレジスタと、変換された電源電圧のデジタル信号及びレジスタに記憶された第１の下限電圧のデータに基づいて、電源電圧と第１の下限電圧とを比較する第１の比較回路と、変換された電源電圧のデジタル信号及びレジスタに記憶された第１の上限電圧のデータに基づいて、電源電圧と第１の上限電圧とを比較する第２の比較回路とを有していてもよい。
【００１３】
これにより、制御部は電源電圧を監視する機能をハードウェア（比較回路及びレジスタ）によって実現することができる。
【００１４】
本発明の特徴において、制御部は、上記の判断の結果に基づいて電源ラインに電源電圧を供給する電源電圧生成回路を制御してもよい。
【００１５】
これにより、制御部は、電源電圧の監視結果に基づいて電源電圧を供給する電源電圧生成回路を制御することができるので、電源電圧に対して電源電圧の監視結果をフィードバックさせることが可能となる。これにより、電源電圧の微調整が可能となり、内部回路の誤動作を防ぐことができる。
【００１６】
本発明の特徴において、制御部は、変換された電源電圧のデジタル信号に基づいて、電源電圧が第１の下限電圧よりも大きい第２の下限電圧以上、且つ第１の上限電圧よりも小さい第２の上限電圧以下であるか否かを判断してもよい。
【００１７】
これにより、電源電圧を複数の電圧範囲で監視することができるので、電圧異常をより精度良く監視することができ、内部回路の誤動作を防ぐことができる。
【発明の効果】
【００１８】
本発明によれば、内部回路が使用する電源電圧の種類が増えても部品点数の増加を抑制して安価に製造可能な半導体試験装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下図面を参照して、本発明の実施の形態を説明する。なお、図面の記載において同一部分には同一符号を付して説明を省略する。
【００２０】
図１を参照して、本発明の実施の形態に関わる半導体試験装置の構成を説明する。半導体試験装置１７は、制御モジュール３と制御端末１とを備える。制御モジュール３は、被試験対象１５（ＤＵＴ）から出力される信号を入力して当該信号に応じたアナログ信号を出力する測定回路１３と、測定回路１３から出力されるアナログ信号をデジタル信号へ変換する測定用ＡＤ変換器（ＡＤ変換器）１２と、測定用ＡＤ変換器１２で変換されたデジタル信号を演算処理する制御回路４と、測定回路１３を制御する内部回路５と、複数の電源電圧を内部回路５へ供給する複数の電源ライン６〜９と、複数の電源ライン６〜９のいずれかを選択する監視用セレクタ１０（セレクタ）とを備える。制御端末１は、制御用バス２を通じて制御回路４に接続されている。
【００２１】
なお、本発明の実施の形態において、測定回路１３は複数の測定ライン１４からアナログ信号を出力するため、制御モジュール３は、複数の測定ライン１４のいずれかを選択する測定用セレクタ１１を更に備える。測定用ＡＤ変換器１２は、測定用セレクタ１１により選択された測定ライン１４から出力されるアナログ信号をデジタル信号へ変換する。
【００２２】
内部回路５は、測定回路１３の他に、測定用セレクタ１１、監視用セレクタ１０及び測定用ＡＤ変換器１２の動作を制御する論理回路であって、例えばＦＰＧＡ（プログラマブルロジックデバイス）、ＡＳＩＣ（特定用途向けの集積回路）或いはＰＬＤ（プログラマブルロジックデバイス）によって実現される。また、内部回路５は、複数種類の電源電圧（例えば、第１〜第４の電源電圧）を使用するため、これらの電源電圧を供給する複数の電源ライン６〜９に接続されている。
【００２３】
複数の電源ライン６〜９は監視用セレクタ１０に接続され、測定用ＡＤ変換器１２は、監視用セレクタ１０で選択された電源ライン６〜９から供給される電源電圧のアナログ信号を電源電圧のデジタル信号へ変換する。
【００２４】
測定用ＡＤ変換器１２で変換された電源電圧のデジタル信号は制御回路４へ送られ、電源電圧のデータは制御回路４内に有るレジスタに記憶される。制御回路４及び制御端末１で構成される「制御部１６」は、この電源電圧のデジタル信号に基づいて電源電圧が所定
の第１の下限電圧以上且つ第１の上限電圧以下であるか否かを判断する。ここで「第１の下限電圧」及び「所定の第１の上限電圧」は、例えば、内部回路５が正常に動作するために許容される電源電圧の範囲を定める、予め定められた電圧値である。
【００２５】
例えば、制御部１６を構成する制御端末１がコンピュータシステムを備えている場合、このコンピュータシステムに対して、測定用ＡＤ変換器１２で変換された電源電圧のデジタル信号に基づいて電源電圧が所定の第１の下限電圧以上且つ第１の上限電圧以下であるか否かを判断する情報処理を実行するためのコンピュータプログラムをインストールすることにより、制御端末１はコンピュータシステムを用いて当該情報処理を実行してもよい。例えば、図２に示すようなフローチャートに従って、当該情報処理を実行すればよい。
【００２６】
（イ）先ず、制御端末１は制御回路４から電源電圧のデジタル信号を受信することを待機する（ステップＳ０１）。具体的に、制御回路４内のレジスタに電源電圧のデータが記憶されることを待機する。制御回路４内のレジスタに電源電圧のデータが記憶されると（Ｓ０１でＹＥＳ）、制御端末１は電源電圧のデータを読取り、ステップＳ０２へ進み、制御端末１内のプロセッサーは、電源電圧のデジタル信号及び自らが備えるＲＡＭなどのメモリに一時的に記憶された第１の下限電圧のデータに基づいて、電源電圧Ｖと第１の下限電圧Ｖｍｉｎ１とを比較する。
【００２７】
（ロ）電源電圧Ｖが第１の下限電圧Ｖｍｉｎ１以上である場合（Ｓ０２でＹＥＳ）ステップＳ０３へ進み、電源電圧Ｖが第１の下限電圧Ｖｍｉｎ１よりも小さい場合（Ｓ０２でＮＯ）ステップＳ０４へ進む。
【００２８】
（ハ）ステップＳ０３において、制御端末１内のプロセッサーは、電源電圧のデジタル信号及び自らが備えるＲＡＭなどのメモリに一時的に記憶された第１の上限電圧のデータに基づいて、電源電圧Ｖと第１の上限電圧ＶＭＡＸ１とを比較する。電源電圧Ｖが第１の上限電圧ＶＭＡＸ１以下である場合（Ｓ０３でＹＥＳ）ステップＳ０１へ戻り、電源電圧Ｖが第１の上限電圧ＶＭＡＸ１よりも小さい場合（Ｓ０３でＮＯ）ステップＳ０４へ進む。
【００２９】
（ニ）ステップＳ０４において、制御端末１は、内部回路５へ第１〜第４の電源電圧を供給している電源（図示せず）をシャットダウンし、ユーザに対して電圧の異常を報知する。
【００３０】
また、図２に示すコンピュータプログラムによる電圧監視方法の代わりに、図３に示すように、制御部１６を構成する制御回路４が、第１の下限電圧及び第１の上限電圧のデータを記憶するレジスタ２３と、変換された電源電圧のデジタル信号及びレジスタ２３に記憶された第１の下限電圧のデータに基づいて、電源電圧と第１の下限電圧とを比較する第１の比較回路２１と、変換された電源電圧のデジタル信号及びレジスタ２３に記憶された第１の上限電圧のデータに基づいて、電源電圧と第１の上限電圧とを比較する第２の比較回路２２とを有していてもよい。電源電圧が第１の下限電圧よりも小さいと第１の比較回路２１が判断するか、又は電源電圧が第１の上限電圧よりも大きいと第２の比較回路２２が判断した場合、電源電圧が所定の上限電圧と下限電圧の範囲から外れたため、制御回路４は、制御用バス２に準備されている電源エラーラインをアサートすることで、上位に接続されている制御端末１に対して電圧異常が発生したことを通知する。
【００３１】
以上説明したように、制御回路４及び制御端末１から構成される「制御部１６」は、ソフトウェア（図２）にしたがって実行される制御端末１の情報処理、或いは制御回路４のハードウェア構成（図３）によって、電源電圧が所定の第１の下限電圧以上且つ第１の上限電圧以下であるか否かを判断する。複数種類の電源電圧（第１〜第４の電源電圧）が内
部回路５に供給されている場合、監視用セレクタ１０が順番に電源ライン６〜９を順次選択することにより、選択された電源ライン６〜９から供給される第１〜第４の電源電圧のアナログ信号が測定用ＡＤ変換器１２に送られ、第１〜第４の電源電圧の監視を実施することができる。
【００３２】
なお、測定回路１３が測定動作を行っている場合、すなわち測定回路１３が被試験対象１５（ＤＵＴ）から出力される信号を入力して当該信号に応じたアナログ信号を出力し、測定用ＡＤ変換器１２が測定回路１３から出力されるアナログ信号をデジタル信号へ変換している場合には、電源電圧を監視するために測定用ＡＤ変換器１２を用いることができない。よって、電源電圧を監視する動作は、制御モジュール３が測定動作を行っていない時、例えば、
（１）測定前の設定動作を行っている時、
（２）測定動作を行った後、及び
（３）制御モジュール３の動作診断を実施する前、
において実施することができる。
【００３３】
以上説明したように、本発明の実施の形態によれば、以下の作用効果が得られる。
【００３４】
監視用セレクタ１０が複数の電源ライン６〜９のいずれかを選択し、測定用ＡＤ変換器１２が、選択された電源ラインから供給される電源電圧のアナログ信号を電源電圧のデジタル信号へ変換し、制御部１６（制御回路４及び制御端末１）が、この電源電圧のデジタル信号に基づいて電源電圧が第１の下限電圧以上第１の上限電圧以下であるか否かを判断する。これにより、内部回路５が使用する電源電圧の種類が増えても、監視用セレクタ１０内の半導体スイッチを増加するだけで対応可能であり、これらの電源電圧を監視する例えば図４（ａ）に示したような電圧監視回路の数が増加することがなく、部品コストの上昇を抑えることができる。また、実装面積の増加を抑制することができる。
【００３５】
また、電源電圧のデジタル信号に基づいて電源電圧を監視するので、所定の上限電圧及び下限電圧のアナログ信号を生成する上下限電圧生成回路（図示せず）が不要となる。
【００３６】
また、測定回路１３から出力されるアナログ信号をデジタル信号へ変換する測定用のＡＤ変換器１２を用いて電源電圧をデジタル信号へ変換するので、新たなＡＤ変換器を用意する必要がない。
【００３７】
制御部１６を構成する制御端末１がコンピュータシステムを備え、コンピュータシステムが、変換された電源電圧のデジタル信号に基づいて電源電圧が所定の第１の下限電圧以上且つ第１の上限電圧以下であるか否かを判断する情報処理を所定のコンピュータプログラムに従って実行する。これにより、制御部１６は電源電圧を監視する機能をコンピュータソフトウェアによって実現することができるので、ハードウェアを削減する、或いはハードウェアの増加を抑制することができる。
【００３８】
或いは、制御回路４は、第１の下限電圧及び第１の上限電圧のデータを記憶するレジスタ２３と、変換された電源電圧のデジタル信号及びレジスタ２３に記憶された第１の下限電圧のデータに基づいて、電源電圧と第１の下限電圧とを比較する第１の比較回路２１と、変換された電源電圧のデジタル信号及びレジスタ２３に記憶された第１の上限電圧のデータに基づいて、電源電圧と第１の上限電圧とを比較する第２の比較回路２２とを有していてもよい。これにより、制御部１６は電源電圧を監視する機能をハードウェア（比較回路２１、２２及びレジスタ２３）によって実現することができる。これにより、図１に示した、制御回路４が制御用バス２に準備されている電源エラーラインをアサートすることで、上位に接続されている制御端末１に対して電圧異常が発生したことを通知する方法を
採用することもできる。
【００３９】
上記のように、本発明は、１つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４０】
例えば、制御部１６は、電圧監視の判断結果に基づいて電源ライン６〜９に電源電圧を供給する電源電圧生成回路（図示せず）を制御しても構わない。これにより、電源電圧に対して電源電圧の監視結果をフィードバックさせることが可能となる。これにより、電源電圧の微調整ができるようになり、内部回路の誤動作を防ぐことができる。また、電源電圧の値を自由に変動させることもできる。
【００４１】
制御部１６は、変換された電源電圧のデジタル信号に基づいて、電源電圧Ｖが第１の下限電圧Ｖｍｉｎ１よりも大きい第２の下限電圧ｍｉｎ２以上、且つ第１の上限電圧ＶＭＡＸ１よりも小さい第２の上限電圧ＭＡＸ２以下であるか否かを判断してもよい。これにより、電源電圧を複数の電圧範囲で監視することができるので、電圧異常をより精度良く監視することができ、内部回路の誤動作を防ぐことができる。例えば、電源電圧値が仕様に対して限界値近く（第２の上下限電圧）になった時に所定の警告を発することができるようになり、電圧異常による不具合発生を未然に防止することができる。更に、前記の電源電圧に対して電源電圧の監視結果をフィードバックさせる機能と組み合わせて、電源電圧値が仕様に対して限界値近く（第２の上下限電圧）になった時点で電源電圧を仕様値へ微調整するようにしてもよい。
【００４２】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に関わる半導体試験装置の構成を示すブロック図である。
【図２】制御端末１を用いて実行される、電源電圧を監視する情報処理の手順例を示すフローチャートである。
【図３】電源電圧を監視する制御回路４の構成例を示すブロック図である。
【図４】図４（ａ）は電源電圧を監視する電圧監視回路を備える従来の半導体試験装置の構成を示すブロック図であり、図４（ｂ）はその電圧監視回路の回路図である。
【符号の説明】
【００４４】
１…制御端末
２…制御用バス
３…制御モジュール
４…制御回路
５…内部回路
６〜９…電源ライン
１０…監視用セレクタ（セレクタ）
１１…測定用セレクタ
１２…測定用ＡＤ変換器（ＡＤ変換器）
１３…測定回路
１４…測定ライン
１５…被試験対象
１６…制御部
１７…半導体試験装置
２１…第１の比較回路
２２…第２の比較回路
２３…レジスタ
【図１】
2009128282.tif 000003
【図２】
2009128282.tif 000004
【図３】
2009128282.tif 000005
【図４】
2009128282.tif 000006