(57)【要約】【課題】表示品質を低下させることなく、１ライン表示でのインターレース駆動と２ライン表示でのインターレース駆動とを切り替えて実現できるプラズマディスプレイ装置を提供する。【解決手段】各フレームにてプラズマディスプレイパネルにおける偶数表示ライン又は奇数表示ラインに対してサステインパルスを印加し１ライン表示でのインターレース駆動を行い、上下に隣接する偶数表示ライン及び奇数表示ラインを１組として同じデータを書き込みサステインパルスを印加し２ライン表示でのインターレース駆動を行うようにし、かつ２ライン表示でのインターレース駆動時には全セルリセットを単位時間あたりに１回行うようにして、１ライン表示でのインターレース駆動及び２ライン表示でのインターレース駆動を実現し、２ライン表示における全セルリセットの回数の増加を抑制して背景輝度の増大を防止する。【選択図】図６
2009128721.tif 000002
【特許請求の範囲】
【請求項１】
偶数表示ラインの表示電極対と奇数表示ラインの表示電極対とが交互に配列されたプラズマディスプレイパネルと、
第１のモードでは、各フレームにて前記偶数表示ラインの表示電極対又は前記奇数表示ラインの表示電極対の一方の表示電極対にサステインパルスを印加してインターレース駆動し、第２のモードでは、上下に隣接する前記偶数表示ライン及び前記奇数表示ラインの２つの表示電極対を１組として同じデータを書き込むとともにサステインパルスを印加してインターレース駆動する駆動部とを備え、
前記第２のモードで駆動する場合には、電極上の壁電荷状態を初期化するリセット放電がすべてのセルで行われる全セルリセットを、複数のフレームが含まれる単位時間あたりに１回行うことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記プラズマディスプレイパネルの表示負荷率を検出する表示負荷率検出部を備え、
前記表示負荷率検出部により検出された表示負荷率に応じて、前記第１のモード又は前記第２のモードを選択して、前記プラズマディスプレイパネルを駆動することを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記表示負荷率検出部により検出された表示負荷率が、しきい値より高い場合には前記第１のモードが選択され、前記しきい値以下の場合には前記第２のモードが選択されることを特徴とする請求項２記載のプラズマディスプレイ装置。
【請求項４】
前記第１のモードと前記第２のモードとで、単位時間あたりの前記全セルリセットの実行回数が同じであることを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置。
【請求項５】
前記フレームは複数のサブフレームからなり、
前記第２のモードで駆動する場合に、前記全セルリセットを行うフレームと、直前のサブフレームで点灯させたセルのみで前記リセット放電を行うオンセルリセットだけを行うフレームとが交互になるように駆動することを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置。
【請求項６】
奇数フレームでは、前記奇数表示ラインだけに対して前記全セルリセットを行い、偶数フレームでは、前記偶数表示ラインだけに対して前記全セルリセットを行うことを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置。
【請求項７】
前記プラズマディスプレイパネルは、対向して封着された２つ基板間の放電空間に露出するように配置されたプライミング粒子放出層を有することを特徴とする請求項１〜６の何れか１項に記載のプラズマディスプレイ装置。
【請求項８】
前記プライミング粒子放出層は、ハロゲン元素を１〜１００００ｐｐｍ添加された酸化マグネシウム結晶体を含むことを特徴とする請求項７記載のプラズマディスプレイ装置。
【請求項９】
前記第１のモードで駆動する場合に、前記サステインパルスが印加されない他方の表示電極対のスキャン電極をハイインピーダンス状態にすることを特徴とする請求項１〜８の何れか１項に記載のプラズマディスプレイ装置。
【請求項１０】
偶数表示ラインの表示電極対と奇数表示ラインの表示電極対とが交互に配列されたプラズマディスプレイパネルを有するプラズマディスプレイ装置の駆動方法であって、
前記プラズマディスプレイパネルの表示負荷率を検出し、検出した表示負荷率に応じて第１のモード又は第２のモードを選択し、
前記第１のモードでは、各フレームにて前記偶数表示ラインの表示電極対又は前記奇数表示ラインの表示電極対の一方の表示電極対にサステインパルスを印加してインターレース駆動し、
前記第２のモードでは、上下に隣接する前記偶数表示ライン及び前記奇数表示ラインの２つの表示電極対を１組として同じデータを書き込むとともにサステインパルスを印加してインターレース駆動し、
かつ前記第２のモードで駆動する場合には、電極上の壁電荷状態を初期化するリセット放電がすべてのセルで行われる全セルリセットを、複数のフレームが含まれる単位時間あたりに１回行うことを特徴とするプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）の駆動において、１つのフレーム（奇数フレーム若しくは偶数フレーム）は、複数のサブフレームから構成され、どのサブフレームでセルを点灯させるかを選択することによって階調表現が実現されている。また、各サブフレームは、電極上の壁電荷状態を初期化するリセット期間、表示データに基づいて壁電荷状態を調整し点灯させようとするセルの選択を行うアドレス期間、及び表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）サステイン期間で構成される。
【０００３】
さらに、リセット期間に行うリセット放電には、全セルリセット（全セル同時リセット）とオンセルリセットとがある。全セルリセットは、直前のサブフレームのサステイン期間において点灯させたセル及び非点灯のセルの両方のセル、すなわちサステイン放電の有無によらずすべてのセルでリセット放電が行われる。オンセルリセットは、直前のサブフレームのサステイン期間において点灯させたセル、すなわちサステイン放電があったセルのみでリセット放電が行われる。
【０００４】
また、プラズマディスプレイパネルでは、表示ラインを奇数表示ラインと偶数表示ラインとに分け、奇数フレームでは奇数表示ラインを、偶数フレームでは偶数表示ラインを点灯させるようにしてインターレース駆動が行われる。また、隣接する１つの奇数表示ラインと１つの偶数表示ラインとの２ラインを１組にして同じ１ラインのデータを書き込み、表示負荷率等に応じて１ラインだけを発光させるか２ライン同時に発光させるかを適宜制御するようにしてインターレース駆動での輝度向上を図る技術が提案されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】国際公開第０７／００４３０５号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のプラズマディスプレイパネルでは、フレームを構成する複数のサブフレームのうち先頭のサブフレームにて、当該フレームでサステイン放電が行われる表示ラインに対して全セルリセットを必ず行っていた。プラズマディスプレイパネルにおける背景輝度は、全セルリセットでの放電により生じる。
【０００７】
したがって、上述したように隣接する２ラインを１組にして同じ１ラインのデータを書き込み、２ライン同時に発光させるようにする場合（２ライン表示）には、１ラインずつ交互に発光させて表示を行う場合（１ライン表示）よりも全セルリセットの回数が増加し、背景輝度が高くなってしまう。また、２ライン同時に発光させる状態と１ラインずつ交互に発光させる状態との切り替え時に、背景輝度が変化し切り替えショックが発生する。
【０００８】
本発明は、表示品質を低下させることなく、１ライン表示でのインターレース駆動と２ライン表示でのインターレース駆動とを切り替えて実現できるプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のプラズマディスプレイ装置は、偶数表示ラインの表示電極対と奇数表示ラインの表示電極対とが交互に配列されたプラズマディスプレイパネルと、第１のモードでは、各フレームにて前記偶数表示ラインの表示電極対又は前記奇数表示ラインの表示電極対の一方の表示電極対にサステインパルスを印加してインターレース駆動し、第２のモードでは、上下に隣接する前記偶数表示ライン及び前記奇数表示ラインの２つの表示電極対を１組として同じデータを書き込むとともにサステインパルスを印加してインターレース駆動する駆動部とを備え、前記第２のモードで駆動する場合には、電極上の壁電荷状態を初期化するリセット放電がすべてのセルで行われる全セルリセットを、複数のフレームが含まれる単位時間あたりに１回行うことを特徴とする。
本発明のプラズマディスプレイ装置の駆動方法は、偶数表示ラインの表示電極対と奇数表示ラインの表示電極対とが交互に配列されたプラズマディスプレイパネルを有するプラズマディスプレイ装置の駆動方法であって、前記プラズマディスプレイパネルの表示負荷率を検出し、検出した表示負荷率に応じて第１のモード又は第２のモードを選択し、前記第１のモードでは、各フレームにて前記偶数表示ラインの表示電極対又は前記奇数表示ラインの表示電極対の一方の表示電極対にサステインパルスを印加してインターレース駆動し、前記第２のモードでは、上下に隣接する前記偶数表示ライン及び前記奇数表示ラインの２つの表示電極対を１組として同じデータを書き込むとともにサステインパルスを印加してインターレース駆動し、かつ前記第２のモードで駆動する場合には、電極上の壁電荷状態を初期化するリセット放電がすべてのセルで行われる全セルリセットを、複数のフレームが含まれる単位時間あたりに１回行うことを特徴とする。
【発明の効果】
【００１０】
各フレームにて偶数表示ライン又は奇数表示ラインの一方の表示電極対にサステインパルスを印加することにより１ライン表示でのインターレース駆動を行うことができ、また上下に隣接する偶数表示ライン及び奇数表示ラインの２つの表示電極対を１組として同じデータを書き込むとともにサステインパルスを印加することにより２ライン表示でのインターレース駆動を行うことができる。さらに、２ライン表示でのインターレース駆動時には、すべてのセルでリセット放電が行われる全セルリセットを、複数のフレームが含まれる単位時間あたりに１回行うようにしたので、全セルリセットの回数が増加することを抑制し、背景輝度が高くなることを防止でき、表示品質の低下を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
図１は、本発明の一実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。本実施形態によるプラズマディスプレイ装置は、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、アドレスドライバ４０、中間調生成回路５１、サブフレーム変換回路５２、表示負荷率検出回路５３、リセット設定回路５４、サステインパルス数設定回路５５、及び駆動信号生成回路５６を有する。
【００１３】
Ｙ電極ドライバ２０は、表示電極のうちＹ電極（スキャン電極、走査電極）Ｙ１、Ｙ２、…を駆動する回路であり、スキャン回路（ｅｖｅｎ）２１、スキャン回路（ｏｄｄ）２２、サステイン回路２３及びリセット回路２４を有する。以下、Ｙ電極Ｙ１、Ｙ２、…の各々を又はそれらの総称をＹ電極Ｙｉともいい、ｉは添え字を意味する。
【００１４】
スキャン回路２１、２２は、線順次走査して表示すべき行を選択する回路からなり、サステイン回路２３は、サステイン放電（維持放電）を繰り返す回路からなる。スキャン回路２１、２２、及びサステイン回路２３により複数のＹ電極Ｙｉに所定の電圧が供給される。
【００１５】
スキャン回路（ｅｖｅｎ）２１は、表示ラインのうち偶数表示ラインに係る偶数番目のＹ電極Ｙ２、Ｙ４、…に対応して設けられ、Ｙ電極Ｙ２、Ｙ４、…に駆動電圧を供給する。スキャン回路（ｅｖｅｎ）２１は、少なくとも偶数表示ラインを点灯させる偶数フレームでは、アドレス期間においてスキャンパルスがＹ電極Ｙ２、Ｙ４、…に順に印加され、サステイン期間においてサステイン回路２３からのサステインパルス（維持放電パルス）がＹ電極Ｙ２、Ｙ４、…に同時に印加されるよう動作する。
【００１６】
また、同様に、スキャン回路（ｏｄｄ）２２は、奇数表示ラインに係る奇数番目のＹ電極Ｙ１、Ｙ３、Ｙ５、…に対応して設けられ、Ｙ電極Ｙ１、Ｙ３、Ｙ５、…に駆動電圧を供給する。スキャン回路（ｏｄｄ）２２は、少なくとも奇数表示ラインを点灯させる奇数フレームでは、アドレス期間においてスキャンパルスがＹ電極Ｙ１、Ｙ３、…に順に印加され、サステイン期間においてサステイン回路２３からのサステインパルスがＹ電極Ｙ１、Ｙ３、…に同時に印加されるよう動作する。
【００１７】
また、スキャン回路（ｅｖｅｎ）２１とサステイン回路２３とはスイッチＳＷ１を介して接続され、スキャン回路（ｏｄｄ）２２とサステイン回路２３とはスイッチＳＷ２を介して接続されている。スイッチＳＷ１、ＳＷ２は、駆動信号生成回路５６からの制御信号等に基づいて、独立してオン／オフ制御される。
【００１８】
スイッチＳＷ１、ＳＷ２により、サステイン回路２３からの出力をスキャン回路２１、２２に供給するか否かをそれぞれ独立して切り替えることができる。詳細には、スイッチＳＷ１によってサステイン回路２３からの出力を偶数番目のＹ電極Ｙ２、Ｙ４、…に印加するか否かを切り替えることができ、スイッチＳＷ２によってサステイン回路２３からの出力を奇数番目のＹ電極Ｙ１、Ｙ３、…に印加するか否かを切り替えることができる。また、スイッチＳＷ１、ＳＷ２をオフ状態にすることにより、偶数番目のＹ電極Ｙ２、Ｙ４、…、及び奇数番目のＹ電極Ｙ１、Ｙ３、…を独立してハイインピーダンス状態とさせることができる。
【００１９】
リセット回路２４は、壁電荷状態を初期化する回路からなり、複数のＹ電極Ｙｉに所定の電圧を印加する。リセット回路２４は、スイッチＳＷ３を介してスキャン回路（ｅｖｅｎ）２１に接続され、スイッチＳＷ４を介してスキャン回路（ｏｄｄ）２２に接続されている。スイッチＳＷ３、ＳＷ４が駆動信号生成回路５６からの制御信号等に基づいてオン／オフ制御されることで、リセット回路２４は、表示負荷率に応じて、奇数番目のＹ電極Ｙ１、Ｙ３、…の組又は偶数番目のＹ電極Ｙ２、Ｙ４、…の組の何れか一方の組に所定の電圧を印加するように、又はすべてのＹ電極Ｙ１、Ｙ２、Ｙ３、Ｙ４、…に所定の電圧を印加するように制御する。
【００２０】
Ｘ電極ドライバ３０は、表示電極のうちＸ電極（維持電極）Ｘ１、Ｘ２、…を駆動する回路であり、サステイン回路３１を有する。以下、Ｘ電極Ｘ１、Ｘ２、…の各々を又はそれらの総称を、Ｘ電極Ｘｉともいい、ｉは添え字を意味する。サステイン回路３１は、サステイン放電（維持放電）を繰り返す回路からなり、Ｘ電極Ｘｉに所定の電圧を供給する。Ｘ電極Ｘｉは、一端がＸ電極ドライバ３０に共通接続されている。
【００２１】
アドレスドライバ４０は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａ１、Ａ２、…に所定の電圧を供給する。以下、アドレス電極Ａ１、Ａ２、…の各々を又はそれらの総称を、アドレス電極Ａｊともいい、ｊは添え字を意味する。
【００２２】
中間調生成回路５１は、デジタル形式の映像信号Ｓ１が入力され、映像信号Ｓ１を限られた点灯パターンで表示させるために、誤差拡散処理やディザ処理等を行い中間調を生成する。サブフレーム変換回路５２は、中間調生成回路５１から出力された映像信号に基づいてサブフレームの点灯パターンを選択し、映像信号をそれに応じた点灯パターンに変換する。サブフレーム変換回路５２から出力された点灯パターンに応じて、アドレスドライバ４０は、各画素について点灯させるサブフレームを選択するためのアドレス電極Ａｊに印加する電圧を生成する。
【００２３】
表示負荷率検出回路５３は、サブフレーム変換回路５２から出力された点灯パターンを基に、フィールド毎の表示負荷率を演算する。表示負荷率は、発光する画素数及びその発光する画素の階調値に基づいて検出される。画像の全画素が最大階調値で表示されている場合の表示負荷率を１００％とする。
【００２４】
サステインパルス数設定回路５５は、表示負荷率検出回路５３にて検出された表示負荷率に応じて、１ライン表示を行うか２ライン同時表示を行うかを選択するとともに、２ライン同時表示を行う場合には１ライン表示を行う期間と２ライン同時表示を行う期間との混合率を決定する。これにより、フレーム内の各サブフレームにおいて、各表示ラインに対して印加するサステインパルス数を設定する。
【００２５】
リセット設定回路５４は、サステインパルス数設定回路５５からの出力に基づいて、全セルリセットを行うフレームを設定する。すなわち、リセット設定回路５４は、サステインパルス数設定回路５５からの出力に基づいて、各フレームについて、全セルリセットの実施、オンセルリセットの実施、又はリセットの不実施を決定する。
駆動信号生成回路５６は、リセット設定回路５４及びサステインパルス数設定回路５５の出力に応じて、Ｙ電極ドライバ２０及びＸ電極ドライバ３０に係る駆動信号を生成する。
【００２６】
プラズマディスプレイパネル１０では、表示電極対を構成するＹ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向にかつ互いに平行に所定の配置パターン（表示電極の配置パターンについては、図３を参照し後述する。）で配置される。アドレス電極Ａｊは、Ｙ電極Ｙｉ及びＸ電極Ｘｉに略垂直な方向に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。
【００２７】
ここで、本実施形態におけるプラズマディスプレイパネル１０では、１つの表示ラインに対して２本の電極（１対のＹ電極ＹｉとＸ電極Ｘｉ）からなる表示電極対を配置し、隣接する表示ラインで表示電極が共有されない。すなわち、ｐを自然数として、Ｙ電極Ｙ（２ｐ−１）とＸ電極Ｘ（２ｐ−１）との組で表示ラインにおける奇数表示ラインが構成され、Ｙ電極Ｙ（２ｐ）とＸ電極Ｘ（２ｐ）との組で偶数表示ラインが構成される。例えば、Ｙ電極Ｙ１とＸ電極Ｘ１との組で１番目の表示ラインが構成され、Ｙ電極Ｙ２とＸ電極Ｘ２との組で２番目の表示ラインが構成される。
【００２８】
セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１０は２次元配列された複数の画素の点灯により画像を表示する。Ｙ電極ドライバ２０内のスキャン回路２１、２２とアドレスドライバ４０によってどこのセルを点灯させるかを決め、Ｙ電極ドライバ２０内のサステイン回路２３とＸ電極ドライバ３０内のサステイン回路３１によって繰り返し放電を行うことにより表示動作が行われる。
【００２９】
図２は、本実施形態におけるプラズマディスプレイパネル１０の構成例を示す分解斜視図である。
【００３０】
前面ガラス基板１１上に、バス電極（金属電極）１２と透明電極１３からなる表示電極（サステイン電極ともいう。）が形成されている。表示電極（１２、１３）は、図１に示したＹ電極Ｙｉ及びＸ電極Ｘｉに対応する。表示電極（１２、１３）の上には、誘電体層１４が設けられ、さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１５Ａが設けられている。さらに、ＭｇＯ保護層１５Ａの上には、プライミング粒子放出層１５Ｂが設けられている。すなわち、前面ガラス基板１１に配置された表示電極（１２、１３）は、誘電体層１４に覆われており、さらにその表面がＭｇＯ保護層１５Ａに覆われ、その表面がプライミング粒子放出層１５Ｂに覆われている。
【００３１】
前面ガラス基板１１と対向して配置された背面ガラス基板１６上に、表示電極（１２、１３）と直交する方向に（交差するように）アドレス電極１７Ｒ、１７Ｇ、１７Ｂが形成されている。アドレス電極１７Ｒ、１７Ｇ、１７Ｂは、図１に示したアドレス電極Ａｊに対応する。アドレス電極１７Ｒ、１７Ｇ、１７Ｂの上には、誘電体層１８が設けられる。
【００３２】
さらに誘電体層１８上には、格子状に配置された、すなわち放電空間をセル毎に区画する閉鎖型の隔壁（リブ）１９、及びカラー表示のための赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の可視光を発光する蛍光体層ＰＲ、ＰＧ、ＰＢが形成されている。対をなす表示電極（１２、１３）間の面放電で生じる紫外線によって蛍光体層ＰＲ、ＰＧ、ＰＢを励起して各色が発光する。
【００３３】
隔壁１９は、アドレス電極１７Ｒ、１７Ｇ、１７Ｂが延びる方向に形成された縦隔壁（縦リブ）と、表示電極（１２、１３）が延びる方向に形成された横隔壁（横リブ）とからなる。すなわち、本実施形態によるプラズマディスプレイパネル１０は、閉鎖型隔壁構造を有する。
【００３４】
蛍光体層ＰＲ、ＰＧ、ＰＢは、アドレス電極１７Ｒの上方に赤色に発光する蛍光体層ＰＲが形成され、アドレス電極１７Ｇの上方に緑色に発光する蛍光体層ＰＧが形成され、アドレス電極１７Ｂの上方に青色に発光する蛍光体層ＰＢが形成されている。言い換えれば、セル対応の隔壁１９内面に塗布されている赤色、緑色、青色の蛍光体層ＰＲ、ＰＧ、ＰＢに対応するようにしてアドレス電極１７Ｒ、１７Ｇ、１７Ｂが配置されている。
【００３５】
プラズマディスプレイパネル１０は、前面ガラス基板１１と背面ガラス基板１６を、保護膜１５と隔壁１９が接するように封着し、その内部（前面ガラス基板１１と背面ガラス基板１６との間の放電空間）にＮｅ−Ｘｅ等の放電ガスを封入して構成される。
【００３６】
ここで、プライミング粒子放出層１５Ｂは、プライミング粒子を供給し、アドレス期間に行われるアドレス放電を高速化させるための機能膜であり、例えばハロゲン元素が１〜１００００ｐｐｍ添加されたＭｇＯ結晶体を含むプライミング粒子放出材料を用いて構成される。なお、プライミング粒子放出層１５Ｂは、ＭｇＯ保護層１５Ａ上に限らず、放電空間に露出するように放電空間のどこかに配置されていれば良い。このプライミング粒子放出層１５Ｂを設けることにより、前回の放電からアドレス放電までの休止期間が長い場合であっても、アドレス放電の放電遅れを抑制することができる。
【００３７】
一例として、フッ素が添加されたＭｇＯ結晶体を用いてプライミング粒子放出層１５Ｂを形成したプラズマディスプレイにおけるアドレス放電の放電遅れ抑制効果について、以下に説明する。
【００３８】
まず、プライミング粒子放出層１５Ｂについては、以下のようにして形成した。
ＭｇＯ結晶体（宇部マテリアルズ株式会社製、商品名：気相法高純度超微粉マグネシア（２０００Ａ））とＭｇＦ2（フッ化マグネシウム）（フルウチ化学株式会社製、純度：９９．９９％）をそれぞれ乳鉢と乳棒を用いて凝集解砕して粉体状にした。そして、ＭｇＦ2の混合量（モル％）が０．０１になるように、凝集解砕したＭｇＯ結晶体とＭｇＦ2を秤量してタンブラー混合機で混合した。
次に、混合したものを大気中１４５０℃で１時間焼成した後、焼成した粉を凝集解砕して粉体状にし、フッ素が添加されたＭｇＯ結晶体を得た。なお、燃焼イオンクロマトグラフ分析によって測定した結果、フッ素の添加量は８０ｐｐｍであった。
【００３９】
上述のようにして作製したフッ素が添加されたＭｇＯ結晶体をＩＰＡ（関東化学株式会社製、電子工業用）１Ｌに対して２ｇの割合で混合し、超音波分散機で分散させて凝集解砕させ、スラリーを作製した。このスラリーをＭｇＯ保護層１５Ａ上に塗装用スプレーガンを用いてスプレー塗布し、その後にドライエアを吹き付けて乾燥させる工程を数回繰り返すことによってプライミング粒子放出層１５Ｂを形成した。プライミング粒子放出層１５Ｂは、フッ素が添加されたＭｇＯ結晶体の重量が１ｍ2当たり２ｇとなるように形成した。
【００４０】
なお、プラズマディスプレイパネルにおけるその他の構成については、以下の通りにした。
表示電極１２の幅：９５μｍ
表示電極１３の幅：２７０μｍ
放電ギャップの幅：１００μｍ
誘電体層１４：低融点ガラスペーストの塗布焼成により形成、厚さ：３０μｍ
ＭｇＯ保護層１５Ａ：電子ビーム蒸着法により形成、厚さ：７５００Å
アドレス電極１７の幅：７０μｍ
誘電体層１８：低融点ガラスペーストの塗布焼成により形成、厚さ：１０μｍ
アドレス電極１７の真上での蛍光体層の厚さ：２０μｍ
蛍光体層の材料：Ｚｎ2ＳｉＯ4：Ｍｎ（緑蛍光体）
隔壁１９の高さ：１４０μｍ  頂部での幅：５０μｍ
隔壁１９のピッチ：３６０μｍ
放電ガス：Ｎｅ９６％−Ｘｅ４％、５００Ｔｏｒｒ
【００４１】
次に、製造したプラズマディスプレイパネルについて放電遅れ試験を行った。
放電遅れ試験は、図１５に示す測定用の電圧波形によって行った。リセット放電期間ではＸ電極ＸｉとＹ電極Ｙｉの間でリセット放電を起こさせて誘電体層の電荷状態を初期化し、以前の放電の影響を除去した。予備放電期間では特定のセルを選択した後にＸ電極ＸｉとＹ電極Ｙｉの間で放電を起こさせてプライミング粒子放出材料を励起した。その後、休止期間を経過した後、アドレス放電期間にアドレス電極Ａｊに電圧を印加し、この電圧印加時から実際に放電が開始されるまでの時間を測定した。放電開始までの時間は１０００回測定し、累積放電確率が９０％となる時間を放電遅れと定義した。
【００４２】
このようにして得られた結果を図１６に示す。図１６は、フッ素が添加されたＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルについての休止期間と放電遅れとの関係を示すグラフである。なお、図１６には、比較参照するために、フッ素を添加していない（無添加の）ＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルについての休止期間と放電遅れとの関係も示している。
【００４３】
図１６から明らかなように、フッ素が添加されたＭｇＯ結晶体（フッ素添加量８０ｐｐｍ）を用いて製造したプラズマディスプレイパネルでは、フッ素を添加していないＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルに比べて、休止期間が長いところでも放電遅れが短いことが分かる。フッ素添加量８０ｐｐｍのＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルにおいて、放電遅れは、休止期間が１００ｍｓ程度までは著しく劣化しないことがわかる。
【００４４】
図３は、本実施形態におけるプラズマディスプレイパネル１０での表示電極の配置を説明するための図である。
縦隔壁１９Ａが、図示しないアドレス電極Ａｊの両側に形成されており、この縦隔壁１９Ａと交差するように横隔壁１９Ｂが形成されている。縦隔壁１９Ａ及び横隔壁１９Ｂにより放電空間が区画されてセルが形成され、水平方向（横隔壁１９Ｂが延びる方向）に並ぶ複数のセルで表示ラインが形成される。
【００４５】
横隔壁１９Ｂが延びる方向に、バス電極１２と透明電極１３からなる表示電極が形成され、隣接する表示ラインと表示電極を共有することなく、各表示ラインに１対（２本）の表示電極（１２、１３）が配置されている。表示電極（１２、１３）は、隣接する表示ラインに対してＸ電極とＹ電極との配置位置が逆となるように配置される。例えば図３に示すように、（２ｎ＋１）番目の表示ラインにてＸ電極Ｘ（２ｎ＋１）、Ｙ電極Ｙ（２ｎ＋１）の順で配置されていれば、それに隣接する（２ｎ＋２）番目の表示ラインでは、Ｙ電極Ｙ（２ｎ＋２）、Ｘ電極Ｘ（２ｎ＋２）の順で配置される。すなわち、隣接する表示ラインにおけるＸ電極同士又はＹ電極同士が、横隔壁１９Ｂを挟んで隣り合うように配置されている。
【００４６】
図４は、一般的なプラズマディスプレイパネルの駆動方法の一例を説明するための図である。１つのフレーム（奇数フレーム若しくは偶数フレーム）は、複数のサブフレーム（ＳＦ）から構成される。図４では作画の都合上、１つのフレームが６個のサブフレームＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６からなる構成を図示しているが、通常は１０個〜１２個のサブフレームからなる構成が一般的である。
【００４７】
各サブフレームＳＦ１〜ＳＦ６は、リセット期間、アドレス期間、及びサステイン期間で構成される。リセット期間において、電極上の壁電荷状態を初期化し、アドレス期間において表示データに基づいて壁電荷状態を調整して点灯させようとするセルを選択し、サステイン期間で表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）。どのサブフレームＳＦ１〜ＳＦ６で点灯させるかを選択することにより、階調表現が実現される。
【００４８】
図５は、本実施形態におけるプラズマディスプレイ装置の駆動方法の一例を説明するための図である。図５には、１ライン表示でのインターレース駆動、すなわち奇数フレームでは、奇数表示ラインを点灯させ偶数表示ラインを非点灯とし、偶数フレームでは、偶数表示ラインを点灯させ奇数表示ラインを非点灯とする例を示している。
【００４９】
図５（Ａ）は、本実施形態におけるプラズマディスプレイ装置の駆動構成の一例を示す図である。図５（Ａ）では作図の都合上、奇数フレーム及び偶数フレームは４個のサブフレームからなる構成としている。
【００５０】
本実施形態における１ライン表示でのインターレース駆動において、奇数表示ラインだけサステイン放電を行い、奇数表示ラインのみを点灯させる奇数フレームでは、先頭のサブフレームにて奇数表示ラインに対してすべてのセルでリセット放電が行われる全セルリセットＲALLを行う。先頭のサブフレーム以外のサブフレームでは、前のサブフレームのサステイン期間において点灯させたセル、すなわちサステイン放電があったセルのみでリセット放電が行われるオンセルリセットＲONを行う。
【００５１】
また、偶数表示ラインだけサステイン放電を行い、偶数表示ラインのみを点灯させる偶数フレームでは、先頭のサブフレームにて、偶数表示ラインに対して全セルリセットＲALLを行い、先頭のサブフレーム以外のサブフレームにて、オンセルリセットＲONを行う。
【００５２】
すなわち、１ライン表示でのインターレース駆動においては、図５（Ｂ）に示すようにフレーム番号が奇数の奇数フレームｎ＋１、ｎ＋３、ｎ＋５、…では、奇数表示ラインに対して各フレーム毎に１回の全セルリセットＲALLを行い、先頭のサブフレーム以外ではオンセルリセットＲONを行う。なお、奇数フレームｎ＋１、ｎ＋３、ｎ＋５、…では、偶数表示ラインについては休止状態である。
【００５３】
同様に、フレーム番号が偶数の偶数フレームｎ＋２、ｎ＋４、ｎ＋６、…では、偶数表示ラインに対して各フレーム毎に１回の全セルリセットＲALLを行い、先頭のサブフレーム以外ではオンセルリセットＲONを行う。なお、偶数フレームｎ＋２、ｎ＋４、ｎ＋６、…では、奇数表示ラインについては休止状態である。
【００５４】
図６は、本実施形態におけるプラズマディスプレイ装置の駆動方法の他の例を説明するための図である。図６には、２ライン表示でのインターレース駆動、より詳細には部分的に２ライン表示を行った例を示している。すなわち、図６に示す例では、奇数フレームにおいては、奇数表示ラインを点灯させるとともに一部期間にて偶数表示ラインを点灯させ、偶数フレームにおいては、偶数表示ラインを点灯させるとともに一部期間にて奇数表示ラインを点灯させる。なお、前記一部期間は、フレームを構成するサブフレームのうち、任意のサブフレーム内の全体であっても良いし、サブフレーム内の一部であっても良い。
【００５５】
図６（Ａ）は、本実施形態におけるプラズマディスプレイ装置の駆動構成の他の例を示す図である。図６（Ａ）では作図の都合上、奇数フレーム及び偶数フレームは４個のサブフレームからなる構成としている。
【００５６】
なお、図６（Ａ）に示す例では、奇数フレームにおいて、奇数表示ラインである（２ｎ＋１）番目のラインと偶数表示ラインである（２ｎ＋２）番目のラインとに同一の表示データが書き込まれ、奇数表示ラインである（２ｎ＋３）番目のラインと偶数表示ラインである（２ｎ＋４）番目のラインとに同一の表示データが書き込まれる。また、偶数フレームにおいては、偶数表示ラインである（２ｎ＋２）番目のラインと奇数表示ラインである（２ｎ＋３）番目のラインとに同一の表示データが書き込まれる。
【００５７】
図６に示す２ライン表示でのインターレース駆動の例では、奇数フレームの場合には、先頭のサブフレームにて奇数表示ラインに対して全セルリセットＲALLを行う。また、奇数表示ラインについては先頭のサブフレーム以外のサブフレームにて、偶数表示ラインについてはすべてのサブフレームにてオンセルリセットＲONを行う。
【００５８】
同様に、偶数フレームの場合には、先頭のサブフレームにて偶数表示ラインに対して全セルリセットＲALLを行う。また、偶数表示ラインについては先頭のサブフレーム以外のサブフレームにて、奇数表示ラインについてはすべてのサブフレームにてオンセルリセットＲONを行う。
【００５９】
すなわち、２ライン表示でのインターレース駆動においては、図６（Ｂ）に示すようにフレーム番号が奇数の奇数フレームｎ＋１、ｎ＋３、ｎ＋５、…では、奇数表示ラインに対して各フレーム毎に１回の全セルリセットＲALLを行うが、偶数表示ラインに対してはオンセルリセットＲONだけを行う。一方、フレーム番号が偶数の偶数フレームｎ＋２、ｎ＋４、ｎ＋６、…では、偶数表示ラインに対して各フレーム毎に１回の全セルリセットＲALLを行うが、奇数表示ラインに対してはオンセルリセットＲONだけを行う。
【００６０】
つまり、図６に示した例では、奇数表示ラインは奇数フレームに全セルリセットＲALLが行われ、偶数表示ラインは偶数フレームに全セルリセットＲALLが行われる。これにより、２ライン表示でのインターレース駆動であっても、全セルリセットの回数が増加することを抑制でき、背景輝度が高くなるのを防止し表示品質の低下を抑制することができる。また、図６に示すように全セルリセットＲALLを行うようにした場合には、図５に示した１ライン表示でのインターレース駆動と単位時間当たりの全セルリセットＲALLの回数は同じであるので、表示動作を継続したまま１ライン表示の状態と２ライン表示の状態とを切り替えても背景輝度は変化せず切り替えショックの発生を防止することができ、違和感のない画像表示を行うことができる。
【００６１】
なお、図６に示した２ライン表示でのインターレース駆動における全セルリセットＲALLの実行は一例であって、これに限定されるものではなく、様々な変形が可能である。例えば、奇数フレーム又は偶数フレームの一方のフレームにおける先頭のサブフレームにて奇数表示ライン及び偶数表示ラインの両方の表示ラインに対して全セルリセットＲALLを行うようにしても良いし、奇数フレームと偶数フレームを合わせた期間中に各表示ラインに対してランダムに１回の全セルリセットＲALLを行うようにしても良い。
【００６２】
図７は、本実施形態におけるプラズマディスプレイ装置の駆動方法のその他の例を説明するための図である。図７には、２ライン表示でのインターレース駆動の他の例を示している。図７（Ａ）は、本実施形態におけるプラズマディスプレイ装置の駆動構成のその他の例を示しており、図７（Ｂ）は、図７（Ａ）に示す駆動構成におけるリセット設定を示している。
【００６３】
図７に示す例では、奇数フレームの先頭のサブフレームにて奇数表示ライン及び偶数表示ラインの両方の表示ラインに対して全セルリセットＲALLを行い、奇数フレームの先頭以外のサブフレーム及び偶数フレームのすべてのサブフレームにてオンセルリセットＲONを行う。図７に示すようにしても、全セルリセットの回数が増加することを抑制でき、背景輝度が高くなるのを防止し表示品質の低下を抑制することができる。また、単位時間当たりの全セルリセットＲALLの回数は１ライン表示でのインターレース駆動と同じであるので、表示動作を継続したまま１ライン表示の状態と２ライン表示の状態とを切り替えても背景輝度は変化せず切り替えショックの発生を防止することができる。
【００６４】
なお、上述した例では、奇数フレーム又は偶数フレームの一方のフレームにおける先頭のサブフレームにて全セルリセットＲALLを行うようにしているが、本発明はこれに限定されるものではない。すなわち、奇数フレームと偶数フレームとを合わせた２つのフレームの期間に１回の全セルリセットＲALLを行うものに限定されず、複数のフレームが含まれる任意の単位時間当たりに１回の全セルリセットＲALLを行うようにすれば良い。
【００６５】
図１６に示したように前回の放電からアドレス放電までの休止期間が１００ｍｓ程度までは放電遅れが大きく劣化しないプラズマディスプレイパネルにおいては、６フレーム（１フレームの期間は１６．６ｍｓ）までは、全セルリセットを行わず、かつ黒表示（セルの非点灯）が連続してオンセルリセットが動作しなくても正常に駆動できる。すなわち、例えば６フレーム分の時間当たりに１回の全セルリセットＲALLを行うようにしても正常に駆動することができる。
【００６６】
図８Ａ及び図８Ｂは、本実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。図８Ａ及び図８Ｂには、２ライン表示でのインターレース駆動の駆動波形を示しており、奇数フレームにおいて、Ｘ電極Ｘｉ、Ｙ電極Ｙｉ、アドレス電極Ａｊに係る駆動波形の一例を示している。図８Ａには、奇数フレームの１番目のサブフレーム（先頭のサブフレーム）ＳＦ１及び２番目のサブフレームＳＦ２における駆動波形を示し、図８Ｂには、図８Ａに続く、すなわち奇数フレームの３番目のサブフレームＳＦ３以降における駆動波形を示している。なお、図８Ａ及び図８Ｂにおいて、ＡＤＤはアドレス電極Ａｊに係る電圧波形、Ｙｏは奇数表示ラインのＹ電極Ｙｉに係る電圧波形、ＸはＸ電極Ｘｉに係る電圧波形、Ｙｅは偶数表示ラインのＹ電極Ｙｉに係る電圧波形を示している。
【００６７】
先頭のサブフレームＳＦ１のリセット期間では、奇数表示ラインのＹ電極Ｙｉに電圧（２Ｖｓ＋Ｖｗ）のリセットパルスが印加されることで、奇数表示ラインに対して全セルリセットＲALLが行われる。一方、偶数表示ラインのＹ電極Ｙｉには電圧（２Ｖｓ＋低Ｖｗ）のリセットパルス（Ｖｗ＞低Ｖｗとする）が印加されることで、偶数表示ラインに対してオンセルリセットＲONが行われる。また、２番目のサブフレームＳＦ２以降の各リセット期間では、奇数表示ライン及び偶数表示ラインのＹ電極Ｙｉに電圧（２Ｖｓ＋低Ｖｗ）のリセットパルスが印加されることで、各表示ラインに対してオンセルリセットＲONが行われる。
【００６８】
なお、図８Ａ及び図８Ｂに示す例において、１番目及び２番目のサブフレームＳＦ１、ＳＦ２では、偶数表示ラインのＹ電極Ｙｉはハイインピーダンス状態とされ、奇数表示ラインのみによる１ライン表示を行っている。また、３番目以降のサブフレームでは、偶数表示ラインのＹ電極Ｙｉは、サステイン期間の前半部にてサステインパルスが印加され、後半部にてハイインピーダンス状態とされる。したがって、３番目以降のサブフレームでは、サステイン期間の前半部にて奇数表示ラインと偶数表示ラインによる２ライン表示を行っており、サステイン期間の後半部にて奇数表示ラインのみによる１ライン表示を行っている。
【００６９】
なお、図８Ａにおいて、先頭のサブフレームＳＦ１のリセット期間にて偶数表示ラインのＹ電極Ｙｉに電圧（２Ｖｓ＋低Ｖｗ）のリセットパルスを印加して偶数表示ラインに対するオンセルリセットＲONを行うようにしているが、図８Ｃに示すように偶数表示ラインのＹ電極Ｙｉをハイインピーダンス状態とするようにしても良い。
【００７０】
上述のように、サステイン期間中の第１の期間にて奇数表示ライン及び偶数表示ラインのＹ電極Ｙｉにサステインパルスを印加して２ライン表示を行い、第２の期間にて奇数表示ライン又は偶数表示ラインの一方の表示ラインのＹ電極Ｙｉにのみサステインパルスを印加して１ライン表示を行う場合には、サステイン期間において、スキャン回路（ｅｖｅｎ）２１とサステイン回路２３とを接続するためのスイッチＳＷ１、及びスキャン回路（ｏｄｄ）２２とサステイン回路２３とを接続するためのスイッチＳＷ２を適宜制御すれば良い。
【００７１】
すなわち、奇数表示ラインのＹ電極Ｙｉにサステインパルスを印加する場合にはスイッチＳＷ２をオン状態にし、ハイインピーダンス状態にする場合にはスイッチＳＷ２をオフ状態にする。偶数表示ラインのＹ電極Ｙｉにサステインパルスを印加する場合にはスイッチＳＷ１をオン状態にし、ハイインピーダンス状態にする場合にはスイッチＳＷ１をオフ状態にする。
【００７２】
上述のように２ライン表示を行うことで、１ライン表示によるインターレース駆動よりも高輝度が得られる。また、部分的に２ライン表示を行う場合には、１ライン表示と２ライン表示の中間の画像となる。ここで、部分的に２ライン表示を行う場合において、少ない方のサステイン放電数の他方の放電数に対する比、言い換えれば、サステイン期間に対するサステイン期間の第１の期間の時間割合であって２ライン表示（２ライン同時点灯）の割合を示す混合率をαとする。０＜α＜１である。
【００７３】
すなわち、図９に１サブフレームだけ抜き出した駆動構成を示したように、あるサブフレームでサステイン放電数を減らさないラインが全点灯したときの輝度をＬとしたとき、もう一方のラインを全点灯したときの輝度がαＬである。製造ばらつきがあったとしても、輝度向上を得るには、望ましくはαは０．０５以上必要である。また、より輝度向上の効果を得るためには、好ましくはαは０．２以上必要である。一方、解像度の向上効果を得るためには、好ましくはαは０．８以下が必要であり、より好ましくはαは０．５以下が望ましい。
【００７４】
以下に、混合率αの設定手法の一例を説明する。
なお、以下に示す例では、プラズマディスプレイパネルの表示負荷率の変化に対して線形に混合率αを変化させているが、これに限定されず、表示負荷率の変化に対する混合率αの変化が非線形であっても良い。
【００７５】
（１）図１０に示すように、プラズマディスプレイパネルの表示負荷率が、ある値（第１のしきい値）より高い場合には２ライン点灯の混合率αを０とし、その第１のしきい値以下では表示負荷率が下がるに従って混合率αを徐々に増加させていく。
【００７６】
２ライン表示を行う場合、単位サステイン期間当りの輝度は２ライン点灯の混合率αに略比例して増大するが、発光効率は略同等である。一方、通常のプラズマディスプレイパネルでは、図１１に示すようなＡＰＣ（automatic power control）制御が行われる。
【００７７】
以下、プラズマディスプレイパネルにおけるＡＰＣ制御について説明する。なお、議論の本質を変えないので、説明の便宜上、プラズマディスプレイパネルの消費電力はサステイン期間で消費される電力のみとする。ここで、サステイン期間で消費される電力は、発光に直接寄与する放電電力と、電極間の容量を充放電する際に消費される無効電力からなる。表示負荷率に対する最大輝度（最高階調時の輝度）と消費電力の関係を図１１に示す。最大輝度と無効電力はサステイン周波数に略比例しており、ＡＰＣポイント（通常、表示負荷率が１０％から２０％）より下ではサステイン周波数（最大輝度と無効電力）は一定に保たれ、ＡＰＣポイントより上ではサステイン周波数（最大輝度と無効電力）は表示負荷率の上昇とともに減少する。一方、全電力はＡＰＣポイントより下では表示負荷率の上昇とともに上昇し、ＡＰＣポイントより上では全電力は一定に保たれる。以上が通常行われるＡＰＣ制御である。
【００７８】
したがって、全電力を一定に保つように制御を行う高表示負荷率の領域（例えばＡＰＣポイントより上の領域）で２ライン点灯を行っても、１ライン点灯に対して解像度が低下するのみで輝度上昇の効果はほとんどない。これは、２ライン点灯にすることにより、サステイン１周期当たりの輝度は略２倍になるが、消費電力も増えるため、全電力一定という制御のもとでは、２ライン点灯時のサステイン周波数が１ライン点灯時のサステイン周波数に比較して低下するため、結果として最大輝度はほとんど増えないためである。
【００７９】
このような事情により、プラズマディスプレイパネルの表示負荷率が第１のしきい値以下の場合に２ライン点灯の制御を行うようにする。一例として、表示負荷率がＡＰＣポイントより低い領域で、表示負荷率の低下に伴って２ライン点灯の混合率αを増大させるように制御を行う場合の、表示負荷率に対する最大輝度（最高階調時の輝度）と混合率αを図１２に示す。表示負荷率がＡＰＣポイントより低い領域で、２ライン点灯の混合率αを表示負荷率に応じて増加させることにより最大輝度も増大している。
【００８０】
（２）図１３に示すように、輝度重みの軽い下位のサブフレームでは２ライン点灯の制御を行わず（図１３（Ａ））、輝度重みの重い上位のサブフレームでのみ２ライン点灯の制御を行う（図１３（Ｂ））。すなわち、下位のサブフレームでは、プラズマディスプレイパネルの表示負荷率にかかわらず２ライン点灯の混合率αを常に０とする。また、上位のサブフレームでは、表示負荷率がある値（第１のしきい値）より高い場合には２ライン点灯の混合率αを０とし、第１のしきい値以下では表示負荷率が下がるに従って混合率αを徐々に増加させていく。
【００８１】
上述した（１）の設定手法では、すべてのサブフレームで一律に２ライン点灯の混合率αを制御しているが、輝度重みの軽い下位のサブフレームではサステイン放電数（サステインパルス数）が少ないために、２ライン点灯を行う効果は少ない（１ライン点灯のまま、輝度上昇のために全体のパルス数を増やしても、あまり駆動時間の増加にならない）。下位のサブフレームにて２ライン点灯を行うよりも、最小輝度を小さくすることが階調を細かく出力するためには重要である。そこで、下位のサブフレームでは、図１３（Ａ）に示すように２ライン点灯の制御を行わず、上位のサブフレームで図１３（Ｂ）に示すように表示負荷率に応じた２ライン点灯の制御を行う。
【００８２】
（３）図１４に示すように、プラズマディスプレイパネルの表示負荷率が、第１のしきい値以下では表示負荷率が下がるに従って混合率αを徐々に増加させ、第１のしきい値より高く第２のしきい値以下では２ライン点灯の混合率αを０とし、第２のしきい値より高い場合には表示負荷率が上がるに従って混合率αを徐々に増加させていく。
【００８３】
高表示負荷率の領域では、上述したようにＡＰＣ制御では全電力を一定に保つように制御が行われるため、２ライン点灯による大きな輝度向上はない。しかし、１ライン点灯時は、非点灯ラインは点灯していなくとも線間容量への充放電による無効電力消費がある。したがって、２ライン点灯を行うと点灯セル数に対する無効電力の値が減るため、無効電力低減分だけ輝度上昇を図ることができる。また、表示負荷率が１００％近傍の領域では、画面全体が白一色の状態に近いので、解像度はあまり必要でない。
【００８４】
そこで、解像度がそれほど必要でない表示負荷率が１００％近傍の領域において、２ライン点灯の混合率αを表示負荷率に応じて増加させることで、無効電力を低減し輝度を向上させることが可能となる。
【００８５】
また、上述した例では、混合率αは０〜１の範囲のすべての値を取りうるようにしているが、本発明はこれに限定されるものではない。例えば、混合率αが０．２以下の値とならないように制御するようにしても良いし、０．８以上の値とならないように制御するようにしても良い。
【００８６】
また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施形態によるプラズマディスプレイ装置の構成例を示す図である。
【図２】本実施形態におけるプラズマディスプレイパネルの構成例を示す図である。
【図３】本実施形態におけるプラズマディスプレイパネルでの表示電極の配置を説明するための図である。
【図４】プラズマディスプレイパネルの駆動方法について説明するための図である。
【図５】本実施形態におけるプラズマディスプレイ装置の駆動方法の一例を説明するための図である。
【図６】本実施形態におけるプラズマディスプレイ装置の駆動方法の他の例を説明するための図である。
【図７】本実施形態におけるプラズマディスプレイ装置の駆動方法のその他の例を説明するための図である。
【図８Ａ】本実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。
【図８Ｂ】本実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。
【図８Ｃ】本実施形態におけるリセット期間の駆動波形の他の例を示す図である。
【図９】本実施形態におけるサブフレームの構成を説明するための図である。
【図１０】２ライン点灯の混合率制御の一例を示す図である。
【図１１】ＡＰＣ制御を説明するための図である。
【図１２】２ライン点灯の混合率制御の一例を示す図である。
【図１３】２ライン点灯の混合率制御の他の例を示す図である。
【図１４】２ライン点灯の混合率制御のその他の例を示す図である。
【図１５】放電遅れ試験に用いた電圧波形を示す図である。
【図１６】フッ素が添加されたＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルについての休止期間と放電遅れとの関係を示す図である。
【符号の説明】
【００８８】
１０  プラズマディスプレイパネル
２０  Ｙ電極ドライバ
２１、２２  スキャン回路
２３  サステイン回路
２４  リセット回路
３０  Ｘ電極ドライバ
３１  サステイン回路
４０  アドレスドライバ
５１  中間調生成回路
５２  サブフレーム変換回路
５３  表示負荷率検出回路
５４  リセット設定回路
５５  サステインパルス数設定回路
５６  駆動信号生成回路
ＳＷ１、ＳＷ２  スイッチ
【図１】
2009128721.tif 000003
【図２】
2009128721.tif 000004
【図３】
2009128721.tif 000005
【図４】
2009128721.tif 000006
【図５】
2009128721.tif 000007
【図６】
2009128721.tif 000008
【図７】
2009128721.tif 000009
【図８Ａ】
2009128721.tif 000010
【図８Ｂ】
2009128721.tif 000011
【図８Ｃ】
2009128721.tif 000012
【図９】
2009128721.tif 000013
【図１０】
2009128721.tif 000014
【図１１】
2009128721.tif 000015
【図１２】
2009128721.tif 000016
【図１３】
2009128721.tif 000017
【図１４】
2009128721.tif 000018
【図１５】
2009128721.tif 000019
【図１６】
2009128721.tif 000020