(57)【要約】【課題】素子分離用の溝の埋め込みにおいて、溝内のシリコン基板や溝形成用のＳｉＮマスクへのエッチングダメージを抑制しつつ、高アスペクト比の溝を良好に埋め込む。【解決手段】半導体装置の製造方法は、半導体基板に溝を形成する工程と、前記半導体基板を第１の温度とし、前記溝内に第１シリコン酸化膜を形成する工程と、前記半導体基板を、前記第１の温度よりも低い第２の温度とし、前記第１シリコン酸化膜の一部をドライエッチングする第１ドライエッチング工程と、前記ドライエッチングされた前記第１シリコン酸化膜上に、第２シリコン酸化膜を形成する工程と、を含む。【選択図】図１
2009158762.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に溝を形成する工程と、
前記半導体基板を第１の温度とし、前記溝内に第１シリコン酸化膜を形成する工程と、
前記半導体基板を、前記第１の温度よりも低い第２の温度とし、前記第１シリコン酸化膜の一部をドライエッチングする第１ドライエッチング工程と、
前記ドライエッチングされた前記第１シリコン酸化膜上に、第２シリコン酸化膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の温度は１００℃〜４００℃であり、前記第１ドライエッチングはＮＦ3ガスを用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の温度は−５０℃〜２００℃であり、前記第１ドライエッチングはＣＦ系ガスを用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２シリコン酸化膜を形成する工程の後、
前記第２シリコン酸化膜を、前記第１の温度より低い第３の温度でドライエッチングする第２ドライエッチング工程と、
前記ドライエッチングされた第２シリコン酸化膜上に、第３シリコン酸化膜を形成する工程と、
をさらに含むことを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
シリコン基板に溝を形成する工程と、
前記溝内に第１シリコン酸化膜を形成する工程と、
前記第１シリコン酸化膜の一部を、前記第１シリコン酸化膜に対するエッチングレートが前記シリコン基板に対するエッチングレートよりも高い条件で、ドライエッチングする工程と、
前記ドライエッチングされた前記第１シリコン酸化膜上に、第２シリコン酸化膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは半導体装置の製造方法に関し、特に、埋め込み型の素子分離層を形成する際の、溝部への酸化膜の埋め込みプロセスに関する。
【背景技術】
【０００２】
半導体装置の微細化に伴って、ＳＴＩと呼ばれる埋め込み型の素子分離が採用されている。ＳＴＩの一般的な形成プロセスは以下のとおりである。半導体基板上に微細加工技術により溝（トレンチ）を形成して、溝内を絶縁膜で埋め込む。溝の埋め込みは、たとえばＨＤＰ（高密度プラズマ）−ＣＶＤ装置でシリコン酸化膜（以下、単に「酸化膜」と称する）を成膜することにより行われる。溝の外部に堆積された酸化膜をＣＭＰ技術により除去し、平坦化する。最後に、溝部を形成する際にハードマスクとして使用したＳｉＮ膜を除去して、表面平坦化し、電気的に絶縁された所望の半導体領域を得る。電気的に互いに分離された半導体領域を素子形成領域とすることにより、デバイスの集積化を図る。
【０００３】
次に、ＨＤＰ−ＣＶＤ装置によるトレンチ内への酸化膜の充填について説明する。一般的に、トレンチを充填するためには、成膜中にトレンチの開口が閉じてしまわないことが必要である。また、半導体同士を電気的に分離するためには、ある程度良質な酸化膜であることが求められる。そして、デバイス作製時の不純物打ち込み等によるダメージに対する耐性（低Ｗｅｔエッチングレート）が要求される。
【０００４】
ＨＤＰ−ＣＶＤ装置は、高密度プラズマ源により比較的低い温度でも良質な酸化膜を形成できる。また、バイアススパッタによりトレンチ開口部へのオーバーハングを抑制することができるため、ＳＴＩ形成のためのトレンチ内への酸化膜の埋め込みに適した成膜装置と考えられている。
【０００５】
しかし、近年のさらなるデバイス集積化により、素子分離を行うトレンチのアスペクト比（開口幅に対する深さの比）が増大してきている。アスペクト比が大きくなるほど、ＨＤＰ−ＣＶＤ埋め込み時のオーバーハング形状の抑制が困難になる。
【０００６】
オーバーハング形状が原因で膜中にボイドが発生すること、また、充填される膜の緻密化が阻害され薬液耐性が劣化することが知られている。その後のプロセスにより電気的なショートを引き起こす場合もある。
【０００７】
この問題に対して、近年ではＨＤＰ−ＣＶＤ装置による成膜ステップを２回に分ける方法が提案されている（たとえば、特許文献１参照）。この方法は、成膜中に形成されたオーバーハングをウェットエッチで除去するというものである。しかし、この方法は、成膜途中にウェーハをいったん成膜チャンバから取り出して、フッ酸によりシリコン酸化膜のみを選択エッチングするので、スループットが悪化するだけではなく、ウェットエッチング時の半導体側壁の後退、すなわち素子形成領域の縮小が避けられない。
【０００８】
一方で、スループットをそれほど低下させることなく、埋め込みマージンを拡大する方法として、ＨＤＰ−ＣＶＤ装置内でドライエッチングを行う方法が提案されている（たとえば、特許文献２参照）。この方法は、成膜中に短いドライエッチング（化学反応的かつ物理的ドライエッチング）を実施し、トレンチの開口付近のプロファイルを調整するものである。成膜途中に、同じチャンバ内でドライエッチングのプロセスを介在させることによって、スループットをそれほど低下させることなく、オーバーハングの発生を抑制することができる。
【０００９】
ドライエッチングは、ＮＦ3ガスを主にしたＨＤＰプラズマにより行われる。理由として、膜内に炭素（Ｃ）、フッ素（Ｆ）などの不純物が残らないことが挙げられている。またＮＦ3が通常のＣＶＤチャンバのクリーニングガスであることも、使いやすい理由となっている。
【００１０】
しかし、ＮＦ3ガスを主とするＨＤＰエッチングの問題点として、被エッチング膜に対する選択性をほとんど制御できないという問題がある。ＨＤＰ成膜時の基板温度（５００〜７００℃）でのＮＦ3エッチングレートの大小関係は、ＳｉＯ2＜Ｓｉ（Poly）＜ＳｉＮとなっており、酸化膜の選択エッチングに適用することはできない。
【００１１】
選択エッチングを用いることができない場合、トレンチ内の基板面（Ｓｉ）やハードマスク（ＳｉＮ）が露出する直前でエッチングをストップさせなければならず、通常の酸化膜エッチングで必ず行われるオーバーエッチングをすることができない。
【００１２】
ここ数年の高アスペクト化に対しては、埋め込みを最優先するために、ＨＤＰ−ＣＶＤ装置内でのＮＦ3エッチング回数を増やす方法が採られ、埋め込みの途中で、３〜５回、あるいはそれ以上のＮＦ3エッチングを入れるのが一般的になってきている。その場合、ＳｉあるいはＳｉＮ上に形成されるＳｉＯ2膜の膜厚がかなり薄い段階で、選択性のないＮＦ3プラズマによるドライエッチングを行わなければならないことになる。
【００１３】
このとき、Ｓｉ部またはＳｉＮ部へのエッチングダメージがプロセスマージを決定する最も大きな要因となる。特に、トレンチ側壁に形成されるＳｉＯ2膜は、平坦部に比べて極端に薄くなるため、トレンチ側壁のシリコン基板に対するダメージが最も懸念される。またＳｉＮハードマスクへのダメージ（膜減り、カケ）も、ＣＭＰプロセス時の分離マージンを減少させる要因となる。
【特許文献１】特開２００２−２０８６２９号公報
【特許文献２】特開２００３−１４２５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
オーバーハング制御用のドライエッチングに伴うダメージは、高アスペクト比のトレンチの埋め込みを気相での酸化膜形成を行う限りにおいて、今後ますます避けられない問題になると思われ、何らかのダメージ抑制手法の導入が必要である。そこで、ＳＴＩ埋め込みプロセスにおいて、アスペクト比の増大に伴って顕在化してきたトレンチ側壁やＳｉＮハードマスクへのエッチングダメージを抑制しつつ、埋め込み時のオーバーハングを抑制する手法を提供することを課題とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、次の手法を採用する。
（１）トレンチ内への酸化膜の形成プロセスの途中で、成膜時の基板温度（たとえば５００〜７００℃）よりも十分に低い温度で、ドライエッチングを行う。たとえば、ＨＤＰ−ＣＶＤ装置を用いた酸化膜成膜プロセスの途中に、ＮＦ3ガスを主とするプラズマにより、基板温度４００℃以下で酸化膜のドライエッチングを行う。
（２）トレンチ内への酸化膜の形成プロセスの途中で、ＳｉＯ2と比較してＳｉ又はＳｉＮのエッチングレートが低くなるような条件でドライエッチングを行う。たとえば、ＨＤＰ−ＣＶＤ装置を用いた酸化膜成膜プロセスの途中で、ＣＦ系ガスを主とするプラズマによる酸化膜のドライエッチングを行う。
【００１６】
具体的には、本発明の第１の側面では、半導体装置の製造方法は、
半導体基板に溝を形成する工程と、
前記半導体基板を第１の温度とし、前記溝内に第１シリコン酸化膜を形成する工程と、
前記半導体基板を、前記第１の温度よりも低い第２の温度とし、前記第１シリコン酸化膜の一部をドライエッチングする第１ドライエッチング工程と、
前記ドライエッチングされた前記第１シリコン酸化膜上に、第２シリコン酸化膜を形成する工程と、を含む。
【００１７】
例えば、一例として、前記第２の温度は１００℃〜４００℃であり、前記第１ドライエッチングはＮＦ3ガスを用いて行う。あるいは、別の例として、前記第２の温度を−５０℃〜２００℃に設定し、前記第１ドライエッチングはＣＦ系ガスを用いて行う。
【００１８】
第２の側面では、半導体装置の製造方法は、
シリコン基板に溝を形成する工程と、
前記溝内に第１シリコン酸化膜を形成する工程と、
前記第１シリコン酸化膜の一部を、前記第１シリコン酸化膜に対するエッチングレートが前記シリコン基板に対するエッチングレートよりも高い条件で、ドライエッチングする工程と、
前記ドライエッチングされた前記第１シリコン酸化膜上に、第２シリコン酸化膜を形成する工程と、を含む。
【発明の効果】
【００１９】
ＳＴＩの埋め込みプロセスにおいて、トレンチ側壁のシリコン（Ｓｉ）や、ＳｉＮハードマスクへのプラズマダメージを抑制しつつ、オーバーハングを抑制して、高アスペクト比に対応できる埋め込み手法が実現する。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して、本発明の良好な実施形態を説明する。図１は、本発明の実施形態の原理を説明するための図である。発明者等は、トレンチ埋め込みプロセスの途中でオーバーハング制御用にＮＦ３ドライエッチングを行う場合、基板を冷却しながらドライエッチングすると、シリコン基板やＳｉＮハードマスクへダメージを抑制しつつ、オーバーハングの形状を制御できることを見出した。それは、基板温度を下げることによってＳｉＯ2のＳｉやＳｉＮ対するエッチング選択比を制御できるからである。
【００２１】
図１のグラフにおいて、白のバーは、通常のドライエッチング温度の範囲内である６００℃でのＮＦ3エッチング量を示し、ハッチング付きのバーは、実施形態にしたがって基板温度を４００℃に冷却してＮＦ3エッチングを行ったときのＮＦ3エッチング量を示す。サンプルとして、ウェーハ上にそれぞれ膜厚１００ｎｍのＳｉＮ膜を形成したもの、ポリシリコン膜を成膜したもの、およびＳｉＯ2膜を形成したものを準備し、エッチングチャンバ内のステージ上に配置して、ＮＦ3ガスを導入し、エッチング量を測定したものである。サンプルのエッチング条件は、ＮＦ3ガスを流量を３００ｍｌ／分で１０秒間供給し、チャンバ内の圧力を１０〜５０ｍTorrとした。ウェーハの冷却は、ウェーハを保持する静電チャックの下方にヘリウムガスを供給して行ったが、コールドプレート等、任意の冷却機構を用いることができる。
【００２２】
図１のグラフから明らかなように、上記の条件でウェーハを冷却せずに通常のエッチング温度（６００℃）でドライエッチングしたときは、ＳｉＯ2膜に対するエッチング量が３０．８ｎｍであるのに対し、ＳｉＮやＳｉに対するエッチング量は４１．０ｎｍと大きい。このことは、トレンチ内を埋め込む酸化膜のオーバーハング制御用にＮＦ3エッチングする場合、トレンチ側壁のシリコンやＳｉＮハードマスクに対するダメージが大きいことを意味する。
【００２３】
これに対して、実施形態のようにウェーハを４００℃に冷却したときは、ＳｉＯ2に対するＮＦ3エッチング量が２３．９ｎｍであるのに対し、Poly−Ｓｉに対するＮＦ3エッチング量が３１．２ｎｍと、その差を小さく抑えることができ、トレンチ側壁におけるオーバーエッチングマージンを大きくとることができる。また、ＳｉＮに対するＮＦ3エッチング量は冷却なしのときと大差はないが、ＳｉＯ2に対するＮＦ3エッチング量が低減されていることから、エッチング条件を調整することで、ＳｉＮハードマスクが露出する直前でＮＦ3ドライエッチングを停止する制御がしやすくなる。
【００２４】
図２〜図４は、本発明の一実施形態による半導体装置の製造工程図である。実施形態では、図１の原理を利用して、トレンチ埋め込みプロセスの途中で、基板を冷却してＮＦ3ドライエッチングを行って、オーバーハングを抑制する。
【００２５】
まず、図２（Ａ）に示すように、シリコン基板１１上に、熱酸化膜１２と、エッチングマスクとなるＳｉＮ膜（シリコン窒化膜）を形成し、フォトリソグラフィ法により、所定の開口パターン１４を有するＳｉＮハードマスク１３を形成する。ＳｉＮハードマスク１３の加工時に、熱酸化膜１２もエッチング除去し、シリコン基板１１を露出させる。ＳｉＮハードマスクの開口幅は、７０ｎｍ〜１３０ｎｍである。
【００２６】
次に、図２（Ｂ）に示すように、ＳｉＮハードマスク１３を用いてドライエッチングを行い、トレンチ１５を形成する。エッチングは、たとえばＨＢｒと酸素を含む混合ガスを用いて、たとえば圧力１〜１００Ｐａ、周波数１３．５６ＭＨｚでＲＩＥを行なう。これにより、深さが１００〜３５０ｎｍ、角度が８０〜９０°の順テーパのトレンチ１５が形成される。
【００２７】
次に、図２（Ｃ）に示すように、基板温度を５００℃〜７００℃、ここでは例えば６００℃として埋め込み酸化膜１６を成膜する。埋め込み酸化膜をＨＤＰ−ＣＶＤ装置で成膜する場合は、便宜上、「ＨＤＰ酸化膜１６」と称する。なお、図示はしないがＨＤＰ酸化膜１６の形成に先立って、トレンチ内壁に膜厚５ｎｍ程度の薄い膜熱酸化を形成してもよい。ＨＤＰ酸化膜１６の成長は、トレンチ１５の上方にＨＤＰ酸化膜１６が張り出して、トレンチ開口をふさぐ前に、いったん停止する。このとき、高アスペクト比でトレンチ１５を形成しているので、破線のサークルで示すように、トレンチ１５の上方にオーバーハングＡが形成され、トレンチ内に空洞部１７が生じている。
【００２８】
次に、図３（Ｄ）に示すように、基板温度を４００℃以下、好ましくは１００℃〜３００℃の範囲に冷却して、ＮＦ3ドライエッチングを行う。ＮＦ3ドライエッチングは、ＨＤＰ−ＣＶＤ処理を行う同じチャンバ内で行ってもよいし、ドライエッチング専用のチャンバ内に移して行ってもよい。ＮＦ3ドライエッチングは、埋め込み用の開口をなるべく広くとりたいので、ＳｉＮハードマスク１３の側面と、シリコン基板１１（トレンチ１５の側壁）が露出する直前まで行うのが望ましい。この実施例でのエッチング条件は、チャンバ内の圧力を１０〜５０ｍTorrに設定し、基板温度３００℃、ＮＦ3ガスを３００ｍｌ／分で４秒間供給した。
【００２９】
基板温度を４００℃以下に冷却しながらＮＦ3ドライエッチングを行っているので、ＨＤＰ−ＣＶＤ酸化膜１６に対するエッチング制御を行いやすい。また、ＳｉＯ2に対するエッチングレートと、Ｓｉに対するエッチングレートの差が大きくないので、トレンチ側壁が露出する直前でＮＦ3ドライエッチングを停止する場合の時間制御が行いやすい。ＮＦ3ドライエッチングにより、オーバーハングＡが除去され、トレンチの底部にＨＤＰ酸化膜１６が残る。
【００３０】
次に、図３（Ｅ）に示すように、ＨＤＰ酸化膜１８の成膜を再開し、トレンチ１５を完全に埋め込む。便宜上、ＮＦ3ドライエッチング工程を一回のみ図示するが、基板冷却下でのＮＦ3ドライエッチングと、ＨＤＰ酸化膜の堆積を、２回以上繰り返すのが望ましい。これによって、高アスペクト比のトレンチを埋め込む場合でも、ボイドを確実に解消し、緻密で良質の埋め込み酸化膜を形成することができる。
【００３１】
次に、図４（Ｆ）に示すように、ＨＤＰ酸化膜１８をＣＭＰして平坦化する。このときＳｉＮハードマスク１３はストッパの役割を果たす。続いて、図４（Ｇ）に示すように、ＳｉＮハードマスク１３と熱酸化膜１２をウェットエッチングにより除去し、トレンチへの酸化膜埋め込みプロセスが完了する。これにより、電気的に絶縁された素子形成領域を区画するＳＴＩ領域１９が完成する。その後は、図示しないが、ＳＴＩ領域１９で区画される素子形成領域に所望の導電型のウェルを形成し、トランジスタ等の素子を形成する。
【００３２】
図５は、図２〜図４の方法に従って作製したＳＴＩ構造の画像である。この画像では、基板温度３００℃でのＮＦ3ドライエッチングを５回繰り返した後の埋め込み状態を示す。トレンチ深さＤは３３０ｎｍ、トレンチ開口幅Ｗは８０ｎｍ、ＳｉＮハードマスクの高さＨは５０ｎｍである。アスペクト比は４以上である。この画像から明らかなように、トレンチ側壁のＳｉに対するダメージはほとんどなく、また、ＳｉＮハードマスクの形状も良好に維持されている。
【００３３】
図６は、比較例として、従来の手法により、基板を冷却せずに６００℃のＮＦ3ドライエッチングでオーバーハング制御したときの埋め込み状態を示す画像である。図６（Ａ）はシリコン基板へのＮＦ3エッチングダメージを、図６（Ｂ）はＳｉＮハードマスクへのＮＦ3エッチングダメージを示す。図６（Ａ）では、矢印Ｂで示すように、トレンチの開口から１／３程度の深さにかけてトレンチ内壁のシリコンが侵蝕されている。その結果、トレンチ開口幅の設計寸法が８０ｎｍであったにもかかわらず、最終的には１００〜１２０ｎｍに拡がっている。図６（Ｂ）では、ＳｉＮハードマスクの肩がカケてしまっている。
【００３４】
このように、実施形態の方法によれば、シリコン基板やＳｉＮハードマスクへのプラズマダメージを低減しつつ、オーバーハングを制御性よく除去し、埋め込み信頼性の高い素子分離層を形成することができる。
【００３５】
図７は、上述した実施形態で用いる成膜／エッチング装置２０の概略構成図である。この例では、ＨＤＰ酸化膜の成膜と、ＮＦ3エッチングを同じチャンバで行うのではなく、それぞれ専用のチャンバを設け、これらのチャンバを密閉された搬送室を介して結合（クラスタリング）する。
【００３６】
図７の例では、成膜／エッチング装置２０は、成膜チャンバ２３とエッチングチャンバ２４と、これらのチャンバ間に位置する搬送室２１と、搬送室２１に処理対象となるウェーハ３１をカセットごと搬入するロードロックチャンバ２２を含む。成膜チャンバ２３は酸化膜形成用のチャンバであり、たとえば、ＨＤＰ−ＣＶＤチャンバ２３である。エッチングチャンバは、酸化膜除去用のエッチングチャンバであり、複数種類のエッチングガスを供給する供給官（不図示）を有する。
【００３７】
トレンチが形成されたウェーハ３１は、搬送チャンバ２１内に設置される搬送モジュール（ロボット）によって、ロードロックチャンバ２１からＨＤＰ−ＣＶＤチャンバ２３に搬入、設置されて、酸化膜が形成される。オーバーハングがつながってトレンチ開口部が隠れる前にＨＤＰ酸化膜の成膜を止め、搬送モジュールによって、ウェーハ３１をＨＤＰ−ＣＶＤチャンバ２３からエッチングチャンバ２４に搬送する。エッチングチャンバ２４はウェーハ冷却機構を有し、ウェーハ温度を４００℃以下に冷却しながら、ＮＦ3エッチングガスでオーバーハングをエッチングする。トレンチの形状を規定するＳｉＮハードマスの端面が露出した時点でエッチングを止める。搬送室２１を介して、再度ウェーハ３１をエッチングチャンバ２４からＨＤＰ−ＣＶＤチャンバ２３に戻して、ＨＤＰ酸化膜を形成し、トレンチの残りの部分を埋め込む。ＨＤＰ−ＣＶＤチャンバ２３内では、従前のＨＤＰ酸化膜の成膜条件が維持されている。
【００３８】
このように、オーバーハング制御用のエッチングチャンバ２４が、搬送室２１を介してＨＤＰ−ＣＶＤチャンバと接合されているため、スループットを大幅に低下させることなく、枚葉連続プロセスを実施することができる。
【００３９】
上述した実施例では、オーバーハング制御用のエッチングガスとしてＮＦ3ガスを使用した。ＮＦ3ガスは、通常のエッチング温度では、ＳｉＯ2に対するエッチングレートに比べて、シリコン（Ｓｉ）や窒化膜（ＳｉＮ）に対するエッチングレートが高く、Ｓｉ上又はＳｉＮ上のＳｉＯ2膜を選択エッチするときの制御が困難であるところ、実施例では、基板温度を制御することによって、ＳｉＯ2膜の選択エッチの制御性を向上した。
【００４０】
別の実施例として、ＳｉＯ2のエッチング量よりも、ＳｉやＳｉＮのエッチング量が少なくなるようなエッチングガスを用いて、オーバーハングをエッチング除去する。たとえばＣＦ系のガスを主とするプラズマで酸化膜をドライエッチすることが考えられる。このときも、基板温度を、直前に行っていたＨＤＰ酸化膜の成膜温度よりも十分に低くする。
【００４１】
図８は、オーバーハング制御用のエッチングガスとしてＣＦ系ガスを主としたＳｉＯ2選択エッチングを説明する概略図である。ＳｉＯ2、Ｓｉ、ＳｉＮのエッチング量は、供給ガスの比率（たとえはＣの含有比率、Ｈの含有比率等）を調整することによって、変化する。実施例では、図７のようなクラスター型の成膜／エッチング装置２０を用いて、ＨＤＰ酸化膜の成膜プロセスの途中に、数回のＣＦ系のガスによるドライエッチングを挿入して、オーバーハング形状を制御する。
【００４２】
エッチングガスは、例えばＣ5Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ8、Ｃ4Ｆ6、Ｃ5Ｆ8、Ｃ3Ｆ6、Ｃ2Ｆ4等の、Ｃ（炭素）とＦ（フッ素）を含むガスに、Ｏ2、Ａｒ等を添加したガスを用いる。さらに、Ｈ（水素）を含むＣＨＦ3、ＣＨ2Ｆ2等を添加してもよい。
【００４３】
基板温度は、オーバーハングのエッチング中にデポ膜が付着しないように、２００℃以下、好ましくは−５０℃〜１００℃の範囲に設定する。実施例では、エッチングガスの炭素（Ｃ）／フッ素（Ｆ）比率を２：３とした。この場合、ＣＦ系ガスのＳｉやＳｉＮに対するエッチングレートよりも、ＳｉＯ2に対するエッチングレートの方が高いので、トレンチ上部やＳｉＮハードマスクの側面が露出するまでオーバーハング制御用のエッチングを行っても、露出したトレンチ側壁のシリコンや、ＳｉＮハードマスクに対するエッチングダメージは少ない。
【００４４】
以上述べたように、本発明の実施形態によれば、ＳＴＩの埋め込みプロセスにおいて、トレンチ側壁のＳｉ基板や、ＳｉＮハードマスクへのエッチングダメージを抑制しつつ、高アスペクト比のトレンチの埋め込みを制御性よく行うことができる。
【００４５】
最後に以上の説明に対して、以下の付記を付け加える。
（付記１）半導体基板に溝を形成する工程と、
前記半導体基板を第１の温度とし、前記溝内に第１シリコン酸化膜を形成する工程と、
前記半導体基板を、前記第１の温度よりも低い第２の温度とし、前記第１シリコン酸化膜の一部をドライエッチングする第１ドライエッチング工程と、
前記ドライエッチングされた前記第１シリコン酸化膜上に、第２シリコン酸化膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
（付記２）前記第２の温度は１００℃〜４００℃であり、前記第１ドライエッチングはＮＦ3ガスを用いて行うことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記第２の温度は−５０℃〜２００℃であり、前記第１ドライエッチングはＣＦ系ガスを用いて行うことを特徴とする付記１に記載の半導体装置の製造方法。
（付記４）前記第２シリコン酸化膜を形成する工程の後、
前記第２シリコン酸化膜を、前記第１の温度より低い第３の温度でドライエッチングする第２ドライエッチング工程と、
前記ドライエッチングされた第２シリコン酸化膜上に、第３シリコン酸化膜を形成する工程と、
をさらに有することを特徴とする付記１〜３のいずれかに記載の半導体装置の製造方法。
（付記５）前記第１ドライエッチング工程と、前記第１シリコン酸化膜の形成工程は、密閉された搬送室を介して互いに結合される異なるチャンバ内で行われることを特徴とする付記１〜４のいずれかに記載の半導体装置の製造方法。
（付記６）前記第１シリコン酸化膜は高密度プラズマ法で成膜されることを特徴とする付記１〜５のいずれかに記載の半導体装置の製造方法。
（付記７）前記第１の温度は５００℃〜７００℃であることを特徴とする付記１乃至６いずれか１項に記載の半導体装置の製造方法。
（付記８）シリコン基板に溝を形成する工程と、
前記溝内に第１シリコン酸化膜を形成する工程と、
前記第１シリコン酸化膜の一部を、前記第１シリコン酸化膜に対するエッチングレートが前記シリコン基板に対するエッチングレートよりも高い条件で、ドライエッチングする工程と、
前記ドライエッチングされた前記第１シリコン酸化膜上に、第２シリコン酸化膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００４６】
【図１】ＮＦ3エッチング時に基板冷却を行うことによるエッチングレートの変化を示すグラフである。
【図２】本発明の一実施形態の半導体装置の製造工程図（その１）である。
【図３】本発明の一実施形態の半導体装置の製造工程図（その２）である。
【図４】本発明の一実施形態の半導体装置の製造工程図（その３）である。
【図５】実施形態の手法によるＳＴＩ埋め込み後の写真である。
【図６】比較例として、基板冷却を行わずにオーバーハング制御用のエッチングを行ったときのＳＴＩ埋め込み後の写真である。
【図７】実施形態で用いる成膜／エッチング装置の概略構成図である。
【図８】実施形態において、オーバーハング制御用のエッチングガスとしてＣＦ系ガスを用いるときの被エッチング材料のエッチングレートの相違を示すグラフである。
【符号の説明】
【００４７】
１  半導体装置
１１  半導体基板（シリコン基板）
１２  熱酸化膜
１３  ＳｉＮハードマスク
１５  トレンチ（溝）
１６  埋め込み酸化膜（第１埋め込み酸化膜）
１８  埋め込み酸化膜（第２埋め込み酸化膜）
１９  ＳＴＩ領域
２０  成膜／エッチング装置
２１  搬送室
２３  成膜チャンバ（ＨＤＰ−ＣＶＤチャンバ）
２４  エッチングチャンバ
Ａ  オーバーハング
Ｂ、Ｃ  エッチングダメージ
【図１】
2009158762.tif 000003
【図２】
2009158762.tif 000004
【図３】
2009158762.tif 000005
【図４】
2009158762.tif 000006
【図７】
2009158762.tif 000007
【図８】
2009158762.tif 000008
【図５】
2009158762.tif 000009
【図６】
2009158762.tif 000010