(57)【要約】【課題】高周波成分を抑圧するためのスタブの接続位置の調整を容易化する。【解決手段】ＦＥＴ１０の入力端子に入力整合回路１２、出力端子に出力整合回路１４が接続された増幅器において、高周波成分を抑圧するためにＦＥＴ１０の出力端子にリング型スタブ１８を接続する。リング型スタブ１８は、その一辺が伝送線路１６と平行になるように配置される。リング型スタブ１８の全長は、ｎ次の高調波を抑制する場合に、基本波の波長をλとしてλ／（２ｎ）に設定される。【選択図】図１
2009164900.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の入力端子に接続される入力整合回路と、
前記半導体素子の出力端子に接続される出力整合回路と、
前記半導体素子の出力端子に接続されるリング型スタブと、
を有することを特徴とする増幅器。
【請求項２】
請求項１記載の増幅器において、
前記リング型スタブは、前記半導体素子の出力端子に接続される伝送線路に平行な辺を有し、
前記リング型スタブは、前記平行な辺において前記伝送線路に接続されることを特徴とする増幅器。
【請求項３】
請求項１記載の増幅器において、
前記リング型スタブは、高周波の基本波長をλとした場合に、λ／（２ｎ）（但しｎは２以上の自然数）の奇数倍の全長を有することを特徴とする増幅器。
【請求項４】
請求項３記載の増幅器において、
前記リング型スタブは、第１リング型スタブ及び第２リング型スタブからなり、
前記第１リング型スタブは、前記伝送線路に対して一方の側に配置されるとともにλ／４の奇数倍の全長を有して２倍高調波を抑圧し、
前記第２のリング型スタブは、前記伝送線路に対して他方の側に配置されるとともにλ／６の奇数倍の全長を有して３倍高調波を抑圧する
ことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅器に関し、特に高調波成分の抑圧に関する。
【背景技術】
【０００２】
Ｆ級増幅器等のように高調波処理を要する増幅器を用いる場合、高調波を抑圧するためにオープンスタブ、またはショートスタブを用いるのが一般的である。
【０００３】
図４に、従来の増幅器の構成例を示す。Ｆ級増幅器においてオープンスタブを用い、２倍の高調波を抑圧する場合である。基本波長をλとすると、伝送線路１６上のＦＥＴ１０のドレイン端からλ／４離れた位置に、λ／８の長さを有するオープンスタブ１７を接続する。２倍の高調波に対しては、オープンスタブ１７の根本（伝送線路１６との接続点）においてショート、そこからλ／４の位置にあるＦＥＴ１０のドレイン端でインピーダンスはショートとなり、２倍の高調波を抑圧できる。λ／４は２倍の高調波で１８０度の位相に相当するからである。
【０００４】
下記の特許文献１には、入力整合回路を半導体素子の入力端子に接続し、出力整合回路を半導体素子の出力端に接続した高周波回路において、λ／８の長さを有するオープンスタブを伝送線路に接続することが開示されている。
【０００５】
【特許文献１】特開２００１−５３５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、理論的にはともかく、現実のＦＥＴでは寄生素子やチップ内部での位相回転等により、ドレイン端からλ／４となる位置を正確に検出することが困難であり、したがってドレイン端からλ／４となる位置に正確にスタブを接続することが困難である問題がある。
【０００７】
本発明は、高調波を抑圧するためのスタブの接続位置を容易かつ正確に調整することができ、これにより高効率を得ることができる増幅器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、半導体素子と、前記半導体素子の入力端子に接続される入力整合回路と、前記半導体素子の出力端子に接続される出力整合回路と、前記半導体素子の出力端子に接続されるリング型スタブとを有することを特徴とする。
【０００９】
本発明において、前記リング型スタブは、前記半導体素子の出力端子に接続される伝送線路に平行な辺を有し、前記リング型スタブは、前記平行な辺において前記伝送線路に接続されることが好適である。
【００１０】
また、本発明において、前記リング型スタブは、高周波の基本波長をλとした場合に、λ／（２ｎ）（但しｎは２以上の自然数）の奇数倍の全長を有することが好適である。
【００１１】
本発明の１つの実施形態では、前記リング型スタブは、第１リング型スタブ及び第２リング型スタブからなり、前記第１リング型スタブは、前記伝送線路に対して一方の側に配置されるとともにλ／４の奇数倍の全長を有して２倍高調波を抑圧し、前記第２のリング型スタブは、前記伝送線路に対して他方の側に配置されるとともにλ／６の奇数倍の全長を有して３倍高調波を抑圧する。
【発明の効果】
【００１２】
本発明によれば、リング型スタブを用いることで、ドレイン端から所定位置にスタブの接続位置を容易に設定することができる。特に、リング型スタブの一辺を伝送線路に平行とすることで、接続位置を容易に微調整することができるので、たとえ寄生分や位相回転等が生じてしても、単に接続用のワイヤを平行移動するだけで接続位置を微調整することができ、高周波成分を抑圧して効率を上げることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面に基づき本発明の実施形態について説明する。
【００１４】
図１に、本実施形態における増幅器の回路構成を示す。オープンスタブを用い、２倍の高調波を抑圧する場合である。ＦＥＴ１０の入力端子に入力整合回路１２が接続され、ＦＥＴ１０の出力端子（ドレイン端子）に出力整合回路１４が接続される。そして、出力端子の伝送線路１６上にリング型スタブ１８を接続する。リング型スタブ１８は伝送線路１６の近傍に配置され、伝送線路１６とリング型スタブ１８はワイヤで接続される。リング型スタブ１８はλ／４の全長を有し、リング型スタブ１８はその平面形状が矩形状をなし、矩形の対向する２辺が伝送線路１６に対して略平行となるように配置される。リング型スタブ１８の全長はλ／４であるため、図４に示すスタブ１７と同様に２倍の高調波に対して１８０度の位相に相当する長さとなる。従って、伝送線路１６との接続点において２倍の高調波は１８０度の位相の長さのリングを通って接続点に戻ってくるためキャンセルされることになる。このため、接続点において２倍の高調波はショートとなる。また、接続点をＦＥＴ１０のドレイン端からλ／４の位置に設定することで、ドレイン端においてインピーダンスはショートとなり、２倍の高調波を抑圧して高効率が得られる。
【００１５】
ここで、既述したように、現実のＦＥＴ１０では寄生素子やチップ内部での位相回転等があるため、ドレイン端からλ／４となる位置は変動することになるが、本実施形態ではリング型スタブ１８のリングを構成する辺のうち２辺が伝送線路１６に対して略平行であり、すなわちリング型スタブ１８のうち伝送線路１６に対向する辺が伝送線路１６に対して略平行であるため、この辺の任意の部位と伝送線路１６とをワイヤで接続してもワイヤの長さを一定に維持することができる。したがって、リング型スタブ１８を伝送線路１６の近傍に配置し、後は適当な位置を探索してワイヤで接続することで、ドレイン端からλ／４となる位置を容易かつ正確に検出し、この位置において伝送線路１６にリング型スタブ１８を接続することができる。
【００１６】
本実施形態では、伝送線路１６のうち、リング型スタブ１８の伝送線路１６に対向し伝送線路１６に対して略平行な辺の長さ分だけ位置を調整する範囲が確保できるといえる。図において、伝送線路１６に示した矢印範囲１００がこの位置調整範囲に対応する。位置調整範囲内で接続位置が調整可能であるため、ドレイン端からλ／４となる位置を正確に把握してスタブを設ける必要がなく、回路設計が容易化される。
【００１７】
本実施形態では、リング型スタブ１８として平面形状を矩形状としているが、伝送線路１６に対向する辺が伝送線路１６に対して略平行であればその平面形状は任意でよく、例えば三角形状でもよい。
【００１８】
また、本実施形状ではリング型スタブ１８を伝送線路１６に対して１個だけ配置したが、必要に応じて複数個配置することができる。リング型スタブ１８を複数個配置する場合、それぞれのリング型スタブ１８を高調波のそれぞれの成分に対応させて配置するのが好適である。例えば、２個のリング型スタブをそれぞれ第１リング型スタブ、第２リング型スタブとした場合、第１リング型スタブを２倍の高調波に対応させ、第２リング型スタブを３倍の高調波に対応させる等である。この場合、第１リング型スタブの全長は既述したようにλ／４とする一方、第２リング型スタブの全長はλ／６とすればよい。また、ドレイン端からの位置は、第１リング型スタブはλ／４の整数倍とする一方、第２リング型スタブはλ／１２の奇数倍とすればよい。
【００１９】
図２に、２個のリング型スタブ１８，１９を配置した場合の構成を示す。ＦＥＴパッケージの内部回路の構成である。ＦＥＴチップ２０に対して入力側基板２２及び出力側基板２４が配置され、これらはワイヤ２６で接続される。出力側基板２４には、伝送線路の両側（図では上下）にリング型スタブ１８，１９が配置され、伝送線路１６とワイヤ２８でそれぞれ接続される。リング型スタブ１８は２倍の高調波用のスタブであってその全長はλ／４、ドレイン端からの位置はλ／４である。リング型スタブ１９は３倍の高調波用のスタブであってその全長はλ／６、ドレイン端からの位置は５λ／１２である。このように、２個のリング型スタブ１８，１９を伝送線路１６の両側に分けて配置することで、ＦＥＴパッケージをコンパクト化することができる。
【００２０】
図３に、ＦＥＴパッケージを含む増幅器の構成を示す。図２に示すＦＥＴパッケージ３０の入力側に入力側整合回路１２、出力側に出力側整合回路１４が配置される。それぞれの整合回路１２，１４はバイアス回路３２を備える。
【００２１】
以上、本発明の実施形態について説明したが、本発明はこれに限定されず種々の変形例が可能である。例えば、本実施形態では２倍の高調波及び３倍の高調波の抑圧について説明したが、任意の高調波にも拡張することができることは当業者には明らかであろう。Ｆ級増幅器の場合、高調波の処理条件はドレイン端から見て以下のようになる。
偶数次高調波インピーダンス：ショート
奇数次高調波インピーダンス：オープン
リング型スタブの全長（リング長）は、高周波の基本波長をλとすると、ｎ次の高調波に対してはλ／（２ｎ）の奇数倍となる。伝送線路１６との接続位置において高調波はショートとなるので、ドレイン端からの位置は以下のようになる。
偶数次高調波：λ／（２ｎ）の整数倍
奇数次高調波：λ／（４ｎ）の奇数倍
【００２２】
また、逆Ｆ級増幅器の場合、高調波処理条件はＦ級増幅器の逆となる。すなわち、
偶数次高調波インピーダンス：オープン
奇数次高調波インピーダンス：ショート
【００２３】
リング型スタブの全長（リング長）はＦ級増幅器と同様にλ／（２ｎ）の奇数倍であり、伝送線路１６との接続位置において高調波はショートとなるので、ドレイン端からの位置は以下のようになる。
偶数次高調波：λ／（４ｎ）の奇数倍
奇数次高調波：λ／（２ｎ）の整数倍
【図面の簡単な説明】
【００２４】
【図１】実施形態の回路構成図である。
【図２】ＦＥＴパッケージ内の構成図である。
【図３】増幅器の構成図である。
【図４】従来装置の回路構成図である。
【符号の説明】
【００２５】
１０  ＦＥＴ、１２  入力整合回路、１４  出力整合回路、１６  伝送線路、１８，１９  リング型スタブ。
【図１】
2009164900.tif 000003
【図２】
2009164900.tif 000004
【図３】
2009164900.tif 000005
【図４】
2009164900.tif 000006