(57)【要約】【課題】量産時の歩留まりの悪化を防ぎ、しかも生産時の工数を大幅に削減することができるトリミング装置を提供する。【解決手段】ｎ個のヒューズトリミング選択回路２１と、入力されるシリアルのデータをパラレルのデータに変換してｎ個のヒューズトリミング選択回路２１にトリミング信号を出力するシリアルパラレル変換回路と、を備えたトリミング装置２であって、ヒューズトリミング選択回路２１には、第１のヒューズ切断回路３３と、第２のヒューズ切断回路３６と、セレクタ回路５０とが設けられている。第１のヒューズ切断回路３３は、ヒューズ３１と切断回路であるＮＰＮトランジスタ３２とにより構成される。また第２のヒューズ切断回路３６は、ヒューズ３４とＮＰＮトランジスタ３５とにより構成される。【選択図】図３
2009158878.tif 000002
【特許請求の範囲】
【請求項１】
ｎ個のヒューズトリミング選択回路と、入力されるシリアルのデータをパラレルのデー
タに変換して前記ｎ個のヒューズトリミング選択回路にトリミング信号を出力するシリア
ルパラレル変換回路と、を備えたトリミング装置であって、
前記ヒューズトリミング選択回路は、ヒューズと該ヒューズを切断する切断回路とから
なる複数のヒューズ切断回路と、該複数のヒューズ切断回路の出力に基づいて、Ｌレベル
又はＨレベルの信号を選択して出力する選択回路と、を備えたことを特徴とするトリミン
グ装置。
【請求項２】
前記切断回路をＮＰＮトランジスタにより構成し、前記ＮＰＮトランジスタのコレクタ
を、一端側が電源電位に接続された前記ヒューズの他端側に接続し、エミッタを接地電位
に接続したことを特徴とする請求項１に記載のトリミング装置。
【請求項３】
前記切断回路をＮｃｈトランジスタにより構成し、前記Ｎｃｈトランジスタのドレイン
を、一端側が電源電位に接続された前記ヒューズの他端側に接続し、ソースを接地電位に
接続したことを特徴とする請求項１に記載のトリミング装置。
【請求項４】
請求項１乃至請求項３の何れか一項に記載のトリミング装置を備えたことを特徴とする
圧電デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に用いられるトリミング装置と、そのようなトリミング装置
を備えた圧電デバイスに関するものである。
【背景技術】
【０００２】
従来の圧電発振器等の圧電デバイスは、特性を補償するための情報を格納する不揮発性
メモリを有し、情報保持の方法としてヒューズ形式を採用した不揮発性メモリを搭載して
いる。例えば、このような圧電デバイスの製造工程は、開口部に水晶振動片を搭載し気密
封止を行った後、裏面開口部に不揮発性メモリを搭載した半導体素子をフェースダウンボ
ンディングにより接合した後、接合部を樹脂で保護し、組み立てを完了する。
組み立て完了した圧電デバイスは、特性検査工程において特性検査を行い、その結果に
基づいて特性を補償するような情報を不揮発性メモリに書き込み、その後最終検査を実施
するようにしていた。
ヒューズ形式を採用した不揮発性メモリに対するデータの書き込み技術としては、トリ
ミング回路を用いて書き込みを行う技術が提案されている（特許文献１）。
またヒューズ形式の不揮発性メモリを搭載した圧電発振器の特性検査工程では、擬似的
にヒューズを切断した状態で特性検査ができるような擬似切断モードを用いて特性検査を
行い、検査結果に応じてヒューズを切断することにより不揮発性メモリにデータを書き込
む技術が提案されている（特許文献２）。
【特許文献１】特開平４−６８５５５号公報
【特許文献２】特開２００７−１８９６５３公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１の技術では、ヒューズ切断によるデータ書き込みを一度しか
行うことができない。このため、特許文献１の技術を用いて水晶発振器等の温度補償や機
能調整等のデータの書き込みを行った場合、その後においてデータの変更を行うことがで
きない。その結果、生産時のばらつきによって量産時の歩留まりが悪化するおそれがあっ
た。
また特許文献２の技術では、擬似的にヒューズを切断した擬似切断モードにおいて特性
検査を行った後、その特性検査結果に基づいて実際にヒューズを切断する必要があるため
、データ書き込みに工数がかかるという問題点があった。
また、擬似的にヒューズを切断した場合と実際にヒューズを切断した場合では、少なか
らず条件が変わるため、量産時の歩留まりが悪化するおそれがあった。
本発明は、上記したような問題点を鑑みてなされたものであり、量産時の歩留まりの悪
化を防ぎ、しかも生産時の工数を大幅に削減することができるトリミング装置と、そのト
リミング装置を備えた圧電デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するため、本発明のトリミング装置は、ｎ個のヒューズトリミング選択
回路と、入力されるシリアルのデータをパラレルのデータに変換してｎ個のヒューズトリ
ミング選択回路にトリミング信号を出力するシリアルパラレル変換回路と、を備えたトリ
ミング装置であって、ヒューズトリミング選択回路は、ヒューズと、該ヒューズを切断す
る切断回路とからなる複数のヒューズ切断回路と、複数のヒューズ切断回路の出力に基づ
いて、Ｌレベル又はＨレベルの信号を選択して出力する選択回路と、を備えるようにした
。
上記発明によれば、ヒューズトリミング選択回路に複数のヒューズ切断回路を設けたこ
とで、各ヒューズトリミング選択回路のデータを複数回書き込むことができるため、生産
時のばらつきによる歩留まりの悪化を防止することができる。
また、データの書き込みは、実際にヒューズを切断しているため、疑似切断モードの場
合のような条件変更に伴う歩留まりの悪化を防止することができる。
【０００５】
また、本発明のトリミング装置は、切断回路をＮＰＮトランジスタにより構成し、ＮＰ
Ｎトランジスタのコレクタを、一端側が電源電位に接続されたヒューズの他端側に接続し
、エミッタを接地電位に接続した。
上記発明によれば、半導体回路にヒューズを切断する切断回路を容易に作製することが
できる。
また、本発明のトリミング装置は、切断回路をＮｃｈトランジスタにより構成し、Ｎｃ
ｈトランジスタのドレインを、一端側が電源電位に接続されたヒューズの他端側に接続し
、ソースを接地電位に接続した。
上記発明によれば、半導体回路にヒューズを切断する切断回路を容易に作製することが
できる。また、Ｎｃｈトランジスタは、ＮＰＮトランジスタより素子サイズを小さくでき
るため、ＩＣチップ化したときのチップサイズの小型化が可能になる。
【０００６】
また本発明の圧電デバイスは、本発明のトリミング装置を備えたことを特徴とする。
上記発明によれば、ヒューズトリミング選択回路に複数のヒューズ切断回路を設けたこ
とで、各ヒューズトリミング選択回路のデータを複数回書き込むことができるため、圧電
デバイスの生産時のばらつきによる歩留まりの悪化を防止することができる。
また、データの書き込みは、実際にヒューズを切断しているため、疑似切断モードの場
合のような条件変更による歩留まりの悪化を防止することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について説明する。なお、実施形態では本発明の圧電デバイス
の一例として温度補償型水晶発振器（以下、ＴＣＸＯと称する）を例に挙げて説明する。
図１は、本実施形態の温度補償型水晶発振器の構成を示したブロック図である。
この図に示すＴＣＸＯ１は、フリップフロップ回路からなるシリアルパラレル変換回路
１０と、不揮発性メモリであるヒューズトリミング選択部２０とからなるトリミング装置
２を備える。さらに、ヒューズトリミング選択部２０に書き込まれた温度補償データに基
づいて発振ループの負荷容量を可変させる補償電圧発生回路１０１と、発振周波数を自動
制御する自動周波数制御（ＡＦＣ：Automatic Frequency Control）回路１０２と、水晶
振動子１０３を圧電素子として用いた発振回路１０４と、発振回路１０４が出力する発振
出力を所望のレベルの信号に変換する出力バッファ回路１０５と、により構成される。
このように構成されるＴＣＸＯ１は、水晶振動子１０３を除く構成が半導体集積回路に
より作製され、ＩＣ化されている。
【０００８】
図２は、本発明の第１の実施形態のトリミング装置の構成を示す回路図である。
トリミング装置２のシリアルパラレル変換回路１０は、シリアルで入力されるＤＡＴＡ
信号をパラレルのデータ信号に変換する回路であり、２ｎ個（ｎは任意の自然数）のフリ
ップフロップ回路１１により構成されている。
ヒューズトリミング選択部２０は、ｎ個のヒューズトリミング選択回路２１を備え、各
ヒューズトリミング選択回路２１はシリアルパラレル変換回路１０から出力されたパラレ
ルのデータ信号に基づいて、複数回データの書き換え可能な不揮発性のメモリ回路である
。
【０００９】
シリアルパラレル変換回路１０を構成するフリップフロップ回路１１−１のＤ端子には
ＤＡＴＡ信号が入力され、Ｃ端子にはＣＬＫ信号が入力される。またＱ端子の出力信号が
フリップフロップ回路１１−２のＤ端子に入力され、ＸＱ端子の出力信号がヒューズトリ
ミング選択部２０のヒューズトリミング選択回路２１−１のＴＲＩＭ１端子に入力される
。
フリップフロップ回路１１−２のＤ端子には、上記フリップフロップ回路１１−１のＱ
端子の出力信号が入力され、Ｃ端子にはＣＬＫ信号が入力される。またＱ端子の出力信号
がフリップフロップ回路１１−３のＤ端子に入力され、ＸＱ端子の出力信号がヒューズト
リミング選択回路２１−１のＴＲＩＭ２端子に入力される。
【００１０】
以下同様に、フリップフロップ回路１１−ｉ（３≦ｉ≦２ｎ）のＤ端子にはフリップフ
ロップ回路１１−（ｉ−１）のＱ端子の出力信号が入力され、Ｃ端子にＣＬＫ信号が入力
される。またＱ端子の出力信号がフリップフロップ回路１１−（ｉ＋１）に入力される。
そして、奇数番目のフリップフロップ回路１１−ｉのＸＱ端子の出力信号がヒューズト
リミング選択回路２１−（（ｉ＋１）／２）のＴＲＩＭ１端子に入力され、偶数番目のフ
リップフロップ回路１１−ｉのＸＱ端子の出力信号がヒューズトリミング選択回路２１−
（ｉ／２）のＴＲＩＭ２端子に入力される。
【００１１】
図３は、図２に示したヒューズトリミング選択回路の構成を示した回路図である。
この図３に示すヒューズトリミング選択回路２１には、第１のヒューズ切断回路３３と
、第２のヒューズ切断回路３６と、セレクタ回路５０とが設けられている。
第１のヒューズ切断回路３３は、ヒューズ３１と切断回路であるＮＰＮトランジスタ３
２とにより構成される。ヒューズ３１の一端側は電源電位ＶＤＤに接続し、他端側はＮＰ
Ｎトランジスタ３２のコレクタに接続する。またＮＰＮトランジスタ３２のエミッタは接
地電位ＧＮＤに接続する。ＮＰＮトランジスタ３２のベースには、ＴＲＩＭ１端子に入力
された信号を２つのインバータ４１、４２を介して入力する。
【００１２】
一方、第２のヒューズ切断回路３６は、ヒューズ３４とＮＰＮトランジスタ３５とによ
り構成される。ヒューズ３４の一端側は電源電位ＶＤＤに接続し、他端側はＮＰＮトラン
ジスタ３５のコレクタに接続する。ＮＰＮトランジスタ３５のエミッタは接地電位ＧＮＤ
に接続する。ＮＰＮトランジスタ３５のベースには、ＴＲＩＭ２端子に入力された信号を
２つのインバータ４３、４４を介して入力する。
なお、ヒューズ３１、３４は、抵抗値が約３０Ωであり、基準電位ＶＤＤ＝４．０Ｖ、
周囲温度Ｔａ＝２５℃時に約１００ｍＡ以上の電流を流すことで切断が可能とされる。
このため、上記ＮＰＮトランジスタ３２、３５のエミッタサイズは、上記ヒューズ３１
、３４を切断可能な電流を流すことができるサイズに設計する必要がある。
また、ヒューズ３１、３４を切断する切断回路をＮＰＮトランジスタ３２、３５により
構成した場合は、半導体集積回路にヒューズ３１、３４を切断する切断回路を容易に作製
することができる。
【００１３】
セレクタ回路５０は、第１及び第２のヒューズ切断回路３３、３６の出力に基づいて、
Ｌレベル又はＨレベルの信号を選択して出力する。このため、セレクタ回路５０の入力端
子ＩＮ１はＮＰＮトランジスタ３２のコレクタに接続し、入力端子ＩＮ３はＮＰＮトラン
ジスタ３５のコレクタに接続する。さらに入力端子ＩＮ２を電源電位ＶＤＤに接続する。
なお、端子ＩＰＤ１、端子ＩＰＤ２は、ヒューズ３１、３４に切断時に流れる約１００
ｍＡの電流を出力する為の端子である。
端子ＩＰＤ１、２と接地電位との間には複数の並列に接続されたＮｃｈトランジスタ（
図示しない）からなるバイパス回路が接続されている。
このような構成であれば、切断時の大電流が並列接続したＮｃｈトランジスタに分岐さ
れるので個々のＮｃｈトランジスタに小さな値の電流を流すことが可能であり、バイパス
回路が破損してしまうことがないと共に、ヒューズ３１、３４の切断時の電流がＮＰＮト
ランジスタ３２、３５に流れ込まないので破損することがない。
【００１４】
図４は、セレクタ回路の構成を示した回路図である。
セレクタ回路５０は、電源電位ＶＤＤと接地電位ＧＮＤとの間に、Ｐｃｈトランジスタ
５１、５２とＮｃｈトランジスタ５３、５４とを直列に接続した直列回路と、Ｐｃｈトラ
ンジスタ５５、５６と、Ｎｃｈトランジスタ５７、５８とを直列に接続した直列回路とか
らなり、Ｐｃｈトランジスタ５１のソースを電源電位ＶＤＤに接続し、Ｐｃｈトランジス
タ５１のドレインをＰｃｈトランジスタ５２のソースに接続する。そして、Ｐｃｈトラン
ジスタ５２のドレインをＮｃｈトランジスタ５３のドレインに接続し、Ｎｃｈトランジス
タ５３のソースをＮｃｈトランジスタ５４のドレインに接続する。そして、Ｎｃｈトラン
ジスタ５４のソースを接地電位ＧＮＤに接続するようにしている。
【００１５】
またＰｃｈトランジスタ５５のソースを電源電位ＶＤＤに接続し、Ｐｃｈトランジスタ
５５のドレインをＰｃｈトランジスタ５６のソースに接続する。そして、Ｐｃｈトランジ
スタ５６のドレインをＮｃｈトランジスタ５７のドレインに接続し、Ｎｃｈトランジスタ
５７のソースをＮｃｈトランジスタ５８のドレインに接続する。そして、Ｎｃｈトランジ
スタ５８のソースを接地電位ＧＮＤに接続するようにしている。
そして、Ｐｃｈトランジスタ５２のドレインとＮｃｈトランジスタ５３のドレインの接
続点と、Ｐｃｈトランジスタ５６のドレインとＮｃｈトランジスタ５７のドレインの接続
点とから出力信号Ｑを出力するようにしている。
【００１６】
Ｐｃｈトランジスタ５１のゲートには、入力端子ＩＮ２の信号を印加し、Ｐｃｈトラン
ジスタ５２のゲートには入力端子ＩＮ３の入力信号を供給し、Ｎｃｈトランジスタ５３の
ゲートには入力端子ＩＮ３の信号をインバータ５９で反転した信号を供給し、Ｎｃｈトラ
ンジスタ５４のゲートには入力端子ＩＮ２の入力信号を供給する。またＰｃｈトランジス
タ５５のゲートには入力端子ＩＮ１の入力信号を供給し、Ｐｃｈトランジスタ５６のゲー
トには入力端子ＩＮ３の入力信号をインバータ５９で反転した信号を供給する。Ｎｃｈト
ランジスタ５７のゲートには入力端子ＩＮ３の信号を供給し、Ｎｃｈトランジスタ５８の
ゲートには入力端子ＩＮ１の信号を供給するようにしている。
【００１７】
次に、上記したヒューズトリミング選択回路の動作を説明する。
図３に示すヒューズトリミング選択回路２１は、ＴＲＩＭ１端子及びＴＲＩＭ２端子の
入力信号がＬレベルの状態（初期状態）では、第１及び第２のヒューズ切断回路３３、３
６のＮＰＮトランジスタ３２、３５は共にオフであるため、ヒューズ３１、３３は切断さ
れない。このため、図５に示すように、セレクタ回路５０の入力端子ＩＮ１〜ＩＮ３はい
ずれもＨレベルの信号が入力される。このとき、セレクタ回路５０は、図４に示すＮｃｈ
トランジスタ５４、Ｐｃｈトランジスタ５６、Ｎｃｈトランジスタ５７、及びＮｃｈトラ
ンジスタ５８がオンになり、セレクタ回路５０から出力される出力信号ＱはＬレベルに保
持される。つまり、ヒューズトリミング選択回路２１は、初期状態ではＬレベルのデータ
が書き込まれている。
【００１８】
次に、ヒューズトリミング選択回路２１は、ＴＲＩＭ１端子の入力信号をＨレベルにす
ると（第１の状態）、第１のヒューズ切断回路３３のＮＰＮトランジスタ３２がオンにな
り、ヒューズ３１を介して電源電位ＶＤＤと端子ＩＰＤ１との間に電流が流れ、ヒューズ
３１が切断される。これにより、セレクタ回路５０の入力端子ＩＮ１の電圧レベルがＨレ
ベルからＬレベルになる。すると、セレクタ回路５０は、図４に示すＮｃｈトランジスタ
５４、Ｐｃｈトランジスタ５５、Ｐｃｈトランジスタ５６、及びＮｃｈトランジスタ５７
がオンになり、出力信号ＱはＬレベルからＨレベルに切り替わって保持される。つまり、
ヒューズトリミング選択回路２１は、ヒューズ３１を切断することで、Ｈレベルのデータ
を書き込むことができる。
【００１９】
次に、ヒューズトリミング選択回路２１のＴＲＩＭ２端子の入力レベルをＨレベルにす
ると（第２の状態）、第２のヒューズ切断回路３６のＮＰＮトランジスタ３５がオンにな
り、ヒューズ３４を介して電源電位ＶＤＤと端子ＩＰＤ２との間に電流が流れ、ヒューズ
３４が切断される。これにより、セレクタ回路５０の入力端子ＩＮ３の電圧レベルがＨレ
ベルからＬレベルになる。すると、セレクタ回路５０は、図４に示すＰｃｈトランジスタ
５２、Ｎｃｈトランジスタ５３、Ｎｃｈトランジスタ５４、及びＰｃｈトランジスタ５５
がオンになり、出力信号ＱはＨレベルからＬレベルに切り替わって保持される。つまり、
ヒューズトリミング選択回路２１は、ヒューズ３４を切断することで、Ｌレベルのデータ
を書き込むことができる。
【００２０】
このように第１の実施形態のヒューズトリミング選択回路２１では、ヒューズ３１を切
断することによるデータの書き込みと、ヒューズ３４を切断することによるデータの書き
込みが可能になる。つまり、従来のヒューズトリミング選択回路では一回しか行うことが
できなかったデータ書き込みを２回行うことが可能になる。
従って、第１の実施形態のトリミング装置２を用いてＴＣＸＯ１を構成すれば、例えば
ＴＣＸＯ１の温度補償データや出力レベル、高調波レベル、分周比、ＡＦＣ調整等のデー
タ書き込みを２回行うことが可能になるので、量産時の歩留まりが悪化するのを防止する
ことができる。またデータ書き込み済のＴＣＸＯ１のデータを再調整することも可能にな
る。さらに本実施形態では、実際にヒューズを切断してデータの書き込みを行っているた
め、疑似切断モードの場合のような条件変更に伴って歩留まりが悪化するといったことも
ない。
【００２１】
図６は、ヒューズトリミング選択回路の他の構成を示した回路図である。なお、図３と
同一部位には同一符号を付して詳細な説明は省略する。
この図６に示すヒューズトリミング選択回路２１は、第１及び第２のヒューズ切断回路
３３、３６の切断回路をＮＰＮトランジスタ３２、３５の変わりに、Ｎｃｈトランジスタ
６１、６２を用いるようにした点が上記図３に示したヒューズトリミング選択回路とは異
なるものとされる。即ち、Ｎｃｈトランジスタ６１のドレインを、一端側が電源電位ＶＤ
Ｄに接続されたヒューズ３１の他端側に接続し、そのソースを接地電位ＧＮＤに接続する
と共に、Ｎｃｈトランジスタ６２のドレインを、一端側が電源電位ＶＤＤに接続されたヒ
ューズ３４の他端側に接続し、そのソースを接地電位ＧＮＤに接続した接続した。
このように構成した場合も、半導体集積回路にヒューズ３１、３４を切断する切断回路
を容易に作製することができる。
またＮｃｈトランジスタとＮＰＮトランジスタとに同じ電流値を流す場合、Ｎｃｈトラ
ンジスタの素子サイズは、構成上、ＮＰＮトランジスタの素子サイズより小さくできる。
従って、図６に示すようにヒューズトリミング選択回路を構成すると、図３に示すように
ＮＰＮトランジスタを用いてヒューズトリミング選択回路を構成する場合よりＩＣチップ
のチップサイズの小型化を図ることができる。
【００２２】
次に、本発明の第２の実施形態に係るトリミング装置について説明する。
図７は、第２の実施形態のトリミング装置３の構成を示した回路図である。なお、図２
と同一部位には同一符号を付して詳細な説明は省略する。
図７に示すシリアルパラレル変換回路１０は、３ｎ個のフリップフロップ回路１１によ
り構成され、フリップフロップ回路１１−１のＸＱ端子の出力信号がヒューズトリミング
選択回路２１−１のＴＲＩＭ１端子に入力され、フリップフロップ回路１１−２のＸＱ端
子の出力信号がヒューズトリミング選択回路２１−１のＴＲＩＭ２端子に入力され、フリ
ップフロップ回路１１−３のＸＱ端子の出力信号がヒューズトリミング選択回路２１−１
のＴＲＩＭ３端子に入力される。つまり、第２の実施形態のトリミング装置２では、各ヒ
ューズトリミング選択回路２１−１〜２１−ｎの３つのＴＲＩＭ端子にシリアルパラレル
変換回路１０からデータ信号を入力できるように構成されている。
【００２３】
図８は、図７に示したヒューズトリミング選択回路の構成を示した回路図である。なお
、図６に示したヒューズトリミング選択回路と、同一部位には同一符号を付して詳細な説
明は省略する。
この図８に示すヒューズトリミング選択回路２１は、第１及び第２のヒューズ切断回路
３３、３６に加えて、第３のヒューズ切断回路３９を備えている。
第３１のヒューズ切断回路３９は、ヒューズ３７とＮｃｈトランジスタ６３と、により
構成され、ヒューズ３７の一端側を電源電位ＶＤＤに接続し、他端側をＮｃｈトランジス
タ６３のドレインに接続する。Ｎｃｈトランジスタ６３のソースは接地電位ＧＮＤに接続
する。Ｎｃｈトランジスタ６３のベースには、ＴＲＩＭ３端子の入力信号を、インバータ
４５、４６を介して供給する。また、セレクタ回路５０の入力端子ＩＮ２は、Ｎｃｈトラ
ンジスタ６３のドレインに接続する。なお、端子ＩＰＤ３はヒューズ３７を切断時に流れ
る約１００ｍＡの電流がＮｃｈトランジスタ６３に流れ込まないようにするための端子で
ある。端子ＩＰＤ３の接続先は多数の並列に接続されたＮｃｈトランジスタとなっており
、１つのＮｃｈトランジスタの素子に大電流が流れ込まないようにしている。
【００２４】
図８に示した第２の実施形態のヒューズトリミング選択回路の動作を説明する。なお、
基本的な動作は、図３に示した第１の実施形態のヒューズトリミング選択回路と同じであ
るため、ここではＴＲＩＭ３端子の入力信号がＬレベルからＨレベルになった場合につい
てのみ説明する。
ＴＲＩＭ３端子の入力レベルをＬレベルからＨレベルにすると（第３の状態）、Ｎｃｈ
トランジスタ６３がオンになり、ヒューズ３７を介して電源電位ＶＤＤと端子ＩＰＤ３と
の間に電流が流れ、ヒューズ３７が切断される。これにより、セレクタ回路５０の入力端
子ＩＮ２の電圧レベルがＨレベルからＬレベルになる。この結果、図９に示すようにセレ
クタ回路５０の入力端子ＩＮ１〜ＩＮ３の信号レベルが全てＬレベルになる。このとき、
セレクタ回路５０は、図４に示したＰｃｈトランジスタ５１、Ｐｃｈトランジスタ５２、
Ｎｃｈトランジスタ５３、及びＰｃｈトランジスタ５５がオンになり、出力信号ＱはＬレ
ベルからＨレベルになる。つまり、この場合はヒューズ３７を切断することで、Ｈレベル
のデータを書き込むことができる。
【００２５】
即ち、図８に示したヒューズトリミング選択回路２１では、ヒューズ３１を切断するこ
とによるデータの書き換え（Ｌレベル→Ｈレベル）と、ヒューズ３４を切断することによ
るデータの書き換え（Ｈレベル→Ｌレベル）に加えて、ヒューズ３７を切断することによ
るデータの書き換え（Ｌレベル→Ｈレベル）が可能になり、データ書き換えを３回行うこ
とができる。
【００２６】
従って、第２の実施形態のトリミング装置３を用いてＴＣＸＯ１を構成すれば、ＴＣＸ
Ｏ１の温度補償データや各種調整データの書き込みを３回行うことが可能になるので、第
１の実施形態と同様、量産時の歩留まりが悪化するのを防止することができる。またデー
タ書き込み済のＴＣＸＯ１のデータを再調整することも可能になる。さらに本実施形態で
は、実際にヒューズを切断してデータの書き込みを行っているため、疑似切断モードの場
合のような条件変更に伴って歩留まりが悪化することもない。
【００２７】
図１０は、本実施形態のトリミング装置のヒューズ切断時の各部の動作を説明するタイ
ミング図である。
先ず、ヒューズトリミング選択回路２１の第１のヒューズ切断回路３３のヒューズ３１
を切断する場合は、シリアルパラレル変換回路１０にヒューズトリミング選択部２０のヒ
ューズトリミング選択回路２１のＴＲＩＭ１端子の信号レベルをＨレベルにするＤＡＴＡ
信号を伝送する。これにより、ヒューズトリミング選択回路２１のＴＲＩＭ１端子の入力
信号は、図１０（ａ）に示すようにＣＬＫ信号の立ち下がりのタイミングで信号レベルが
ＬレベルからＨレベルとなり、第１のヒューズ切断回路３３のヒューズ３１が切断され、
ヒューズトリミング選択回路２１の出力信号ＱはＨレベルとなる。即ち、ヒューズトリミ
ング選択回路２１にデータとしてＨレベルを書き込むことができる。
【００２８】
次に、第２のヒューズ切断回路３６のヒューズ３４を切断する場合は、シリアルパラレ
ル変換回路１０にヒューズトリミング選択部２０のヒューズトリミング選択回路２１のＴ
ＲＩＭ２端子をＨレベルにするＤＡＴＡ信号を伝送する。これにより、ヒューズトリミン
グ選択回路２１のＴＲＩＭ２端子の入力信号は、図１０（ｂ）に示すようにＣＬＫ信号の
立ち下がりのタイミングでＬレベルからＨレベルとなり、第２のヒューズ切断回路３６の
ヒューズ３４が切断され、ヒューズトリミング選択回路２１の出力信号ＱはＬレベルとな
る。即ち、ヒューズトリミング選択回路２１にデータとしてＬレベルを書き込むことがで
きる。
【００２９】
更に、第３のヒューズ切断回路３９のヒューズ３７を切断する場合は、シリアルパラレ
ル変換回路１０にヒューズトリミング選択部２０のヒューズトリミング選択回路２１のＴ
ＲＩＭ３端子をＨレベルにするＤＡＴＡ信号を伝送する。これにより、ヒューズトリミン
グ選択回路２１のＴＲＩＭ３端子の入力信号は、図１０（ｃ）に示すようにＣＬＫ信号の
立ち下がりのタイミングでＬレベルからＨレベルとなり、第３のヒューズ切断回路３９の
ヒューズ３７が切断され、ヒューズトリミング選択回路２１の出力信号ＱはＨレベルとな
る。即ち、ヒューズトリミング選択回路２１にデータとしてＨレベルを書き込むことがで
きる。
【００３０】
図１１は、ＴＣＸＯの特性検査工程の検査方法の一例を示したフローチャートである。
この場合は、先ず、ステップＳ１において、図示しない前工程において作製したＴＣＸ
Ｏ１の調整がＯＫであるか否かの判別を行い、ＯＫであれば処理を終了する。一方、調整
がＮＧであれば、ステップＳ２において、第１のヒューズ切断回路３３のヒューズ３１を
切断して調整データの書き込みを行う。そしてステップＳ３において、調整がＯＫである
か否かの判別を行い、ＯＫであれば処理を終了し、そうでなければ、ステップＳ４におい
て、第２のヒューズ切断回路３６のヒューズ３４を切断して再度調整データの書き込みを
行う。そしてステップＳ５において、調整がＯＫであるか否かの判別を行い、ＯＫであれ
ば処理を終了し、そうでなければ、ステップＳ６において、第３のヒューズ切断回路３９
のヒューズ３７を切断して再度調整データの書き込みを行うようにすればよい。
【００３１】
なお、本実施形態では、ヒューズトリミング選択回路においてデータの書き換えを２回
或いは３回を行う場合を例に挙げて説明したが、これはあくまでも一例であり、書き込み
回数は、セレクタ回路の構成を変更するだけで適宜設定可能である。
また本実施形態では圧電デバイスとしてＴＣＸＯを例に挙げて説明したが、トリミング
装置を備えた圧電デバイスであれば、適用可能であることは言うまでもない。
【図面の簡単な説明】
【００３２】
【図１】本実施形態の温度補償型水晶発振器の構成を示したブロック図である。
【図２】第１の実施形態のトリミング装置の構成を示す回路図である。
【図３】第１の実施形態のヒューズトリミング選択回路の構成を示した回路図である。
【図４】セレクタ回路の構成を示した回路図である。
【図５】第１の実施形態のヒューズトリミング選択回路におけるセレクタ回路の入力レベルと出力レベルの関係を示した図である。
【図６】第２の実施形態にかかるヒューズトリミング選択回路の構成を示した回路図である。
【図７】第２の実施形態のトリミング装置の構成を示す回路図である。
【図８】図７に示したヒューズトリミング選択回路の構成を示した回路図である。
【図９】第２の実施形態のヒューズトリミング選択回路におけるセレクタ回路の入力レベルと出力レベルの関係を示した図である。
【図１０】本実施形態のトリミング装置のヒューズ切断時の各部の動作を説明するタイミング図である。
【図１１】ＴＣＸＯの特性検査工程の検査方法の一例を示したフローチャートである。
【符号の説明】
【００３３】
１  ＴＣＸＯ、２、３  トリミング装置、１０  シリアルパラレル変換回路、１１  フリ
ップフロップ回路、２０  ヒューズトリミング選択部、２１  各ヒューズトリミング選択
回路、３１、３４、３７  ヒューズ、３２  ＮＰＮトランジスタ、３３、３６、３９  ヒ
ューズ切断回路、３５  ＮＰＮトランジスタ、４１、４２、４３、４４、５９  インバー
タ、５０  セレクタ回路、５１、５２、５５、５６  Ｐｃｈトランジスタ、５３、５４、
５７、５８、６１、６２、６３  Ｎｃｈトランジスタ、１０１  補償電圧発生回路、１０
２  ＡＦＣ回路、１０３  水晶振動子、１０４  発振回路、１０５  出力バッファ回路
【図１】
2009158878.tif 000003
【図２】
2009158878.tif 000004
【図３】
2009158878.tif 000005
【図４】
2009158878.tif 000006
【図５】
2009158878.tif 000007
【図６】
2009158878.tif 000008
【図７】
2009158878.tif 000009
【図８】
2009158878.tif 000010
【図９】
2009158878.tif 000011
【図１０】
2009158878.tif 000012
【図１１】
2009158878.tif 000013