(57)【要約】【課題】光照射による電圧変動が低減されたバンドギャップ基準電圧発生回路を提供する。【解決手段】第１導電型の半導体からなる基板と、前記基板上に形成された第１のトランジスタと、前記基板上に形成され、前記第１のトランジスタに対してベースが共通に接続された第２のトランジスタと、前記基板上に形成され、第２導電型を有し、前記第２のトランジスタのコレクタ層と前記基板との間に並列に接続された光吸収領域と、前記第１及び第２のトランジスタの前記ベースに共通接続された基準電圧出力端子と、を備え、前記第１のトランジスタのコレクタ層の面積は、前記第２のトランジスタの前記コレクタ層の面積よりも大きいことを特徴とするバンドギャップ基準電圧発生回路が提供される。  【選択図】図１
2009004532.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体からなる基板と、
前記基板上に形成された第１のトランジスタと、
前記基板上に形成され、前記第１のトランジスタに対してベースが共通に接続された第２のトランジスタと、
前記基板上に形成され、第２導電型を有し、前記第２のトランジスタのコレクタ層と前記基板との間に並列に接続された光吸収領域と、
前記第１及び第２のトランジスタの前記ベースに共通接続された基準電圧出力端子と、
を備え、
前記第１のトランジスタのコレクタ層の面積は、前記第２のトランジスタの前記コレクタ層の面積よりも大きいことを特徴とするバンドギャップ基準電圧発生回路。
【請求項２】
前記第１のトランジスタのエミッタ電流は、前記第２のトランジスタのエミッタ電流と略同一であることを特徴とする請求項１記載のバンドギャップ基準電圧発生回路。
【請求項３】
前記第１のトランジスタのエミッタ面積は、前記第２のトランジスタのエミッタ面積よりも大きいことを特徴とする請求項１または２に記載のバンドギャップ基準電圧発生回路。
【請求項４】
前記第１のトランジスタの前記コレクタ層の面積は、前記第２のトランジスタの前記コレクタ層の面積と前記光吸収領域の面積との和と略同一であることを特徴とする請求項１〜３のいずれか１つに記載のバンドギャップ基準電圧発生回路。
【請求項５】
前記光吸収領域と、前記第１のトランジスタの前記コレクタ層と、前記第２のトランジスタの前記コレクタ層と、は略同一の組成及び膜厚であることを特徴とする請求項１〜４のいずれか１つに記載のバンドギャップ基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンドギャップ基準電圧発生回路に関する。
【背景技術】
【０００２】
半導体集積回路において温度変動が小さな基準電圧を得るために、バンドギャップ基準電圧発生回路を用いることができる。これはシリコントランジスタのベース・エミッタ間の順方向電圧が約マイナス２ｍＶ／℃の温度依存性を有することを利用し、この温度依存性を回路的に打ち消すものである。
【０００３】
近年、受光素子などの光半導体を含む集積回路がモバイル機器に用いられることが増加している。この場合にも、バンドギャップ基準電圧発生回路がよく用いられる。
【０００４】
バンドギャップ基準電源装置に関する技術開示例がある（特許文献１）。この技術開示例では、ベース・コレクタ共通で所定のエミッタ面積比を要する一対以上のトランジスタを並置させたモノリシックトランジスタにおいて、エミッタ面積比の精度を向上させている。
しかしながら、光半導体を含む集積回路において、集積回路チップ上に照射された光により寄生電流を生じ、基準電圧が変動する問題がある。
【特許文献１】特許第３６１２０８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、光照射による電圧変動が低減されたバンドギャップ基準電圧発生回路を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、第１導電型の半導体からなる基板と、前記基板上に形成された第１のトランジスタと、前記基板上に形成され、前記第１のトランジスタに対してベースが共通に接続された第２のトランジスタと、前記基板上に形成され、第２導電型を有し、前記第２のトランジスタのコレクタ層と前記基板との間に並列に接続された光吸収領域と、前記第１及び第２のトランジスタの前記ベースに共通接続された基準電圧出力端子と、を備え、前記第１のトランジスタのコレクタ層の面積は、前記第２のトランジスタの前記コレクタ層の面積よりも大きいことを特徴とするバンドギャップ基準電圧発生回路が提供される。
【発明の効果】
【０００７】
光照射による電圧変動が低減されたバンドギャップ基準電圧発生回路が提供される。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の第１の実施形態にかかるバンドギャップ基準電圧発生回路の回路図である。バイポーラ型のトランジスタＱ１には電流Ｉ１が流入し、エミッタには抵抗Ｒ１が接続されている。バイポーラ型のトランジスタＱ２には電流Ｉ２が流入し、エミッタはＱ１に接続された抵抗Ｒ１と接続され、この接続点Ｐ３がさらに抵抗Ｒ２を介して接地されている。Ｑ１のベースと、Ｑ２のベースと、に共通接続された基準電圧出力端子から基準電圧Ｖｒｅｆが出力される。Ｑ１のエミッタ面積Ａ１は、Ｑ２のエミッタ面積Ａ２のＮ（＝Ａ１／Ａ２）倍とする。
【０００９】
本図において、Ｑ１に流れる電流Ｉ１とＱ２に流れる電流Ｉ２とを、ＰＮＰトランジスタＱ３及びＱ４からなるカレントミラー回路５０により制御している。第１の実施形態においてＩ１とＩ２とは略同一とするが、本発明はこれに限定されない。
【００１０】
図２（ａ）は、第１の実施形態のパターン配置図を表す。本図は電極金属が配線される前の表面パターンを表す。エミッタ層１６、ベース層１４、コレクタ層１２（または光吸収領域１３）からなる単位トランジスタは、Ｑ１、Ｑ２、寄生光電流キャンセル用領域４０で同一形状かつ同一大きさとし、単位トランジスタの個数比をエミッタ面積比Ｎとしている。これら単位トランジスタは、３行×８列のマトリクス状に配置されている。１つのＱ２が２行、４列目に配置され、Ｑ１は１、３、５、８列に合計１２個配置される。また寄生光電流キャンセル用領域４０は２、６、８列の各行と、４列の１及び３行目に、合計１１個配置される。
【００１１】
１２個のＱ１のコレクタ層１２、ベース層１４、エミッタ層１６は配線によりそれぞれ共通に接続され（図示せず）、Ｑ２の１２（Ｎ）倍のエミッタ面積のトランジスタとして動作する。また、寄生光電流キャンセル用領域４０は、略同一構造のエミッタ層１６、ベース層１４を含むが、電源には接続されないのでトランジスタ動作をしない。コレクタ層１２と略同一構造の層を光吸収領域１３とする。
【００１２】
図３は、第１の実施形態の模式断面図を表す。図３（ａ）は図２（ａ）のＡ−Ａ線に沿った３個のＱ１の断面を表し、図３（ｂ）はＢ−Ｂ線に沿った断面をそれぞれ表す。図３（ａ）において、Ｐ型の基板１０上にＮ＋層１１ａが、その上にＮ型エピタキシャル層が形成されている。Ｎ型エピタキシャル層であるコレクタ層１２にはＰ型のベース層１４が選択的に形成され、さらにベース層１４内にエミッタ層１６が選択的に形成される。このように１２個のＱ１は同一単位トランジスタを有するものとする。これらの上方に絶縁膜３２が設けられ、コレクタコンタクト部２１、ベースコンタクト部２３となる開口が形成される。なお、コレクタ層１２の面積とは、Ｎ型エピタキシャル層の内、Ｐ＋層１９で分離された内部を表し、この中に埋め込まれたＮ＋層１１ｂ、ベース層１４、エミッタ層１６を含めてコレクタ島３０（破線）とする。
【００１３】
また、図３（ｂ）は１個のＱ２を挟んで２個の寄生光電流キャンセル用領域４０が配置された断面である。１１個の寄生光電流キャンセル用領域４０の光吸収領域１３は、すべてＱ２のコレクタ電極２０と接続される。光吸収領域１３の面積とは、Ｎ型エピタキシャル層のうち、Ｐ＋層１９で分離された内部を表し、この中に埋め込まれたＮ＋層１１ｂを含めて寄生光電流キャンセル用領域４０（破線）とする。光吸収領域１３と基板１０とが構成するＰＮ接合は、逆バイアスが印加された状態であり、フォトダイオードとして作用する。
【００１４】
このために光照射により、光吸収領域１３から基板１０に向かって寄生電流が流れる。Ｑ２と寄生光電流キャンセル用領域４０とは、同一の組成、膜厚、並びに大きさを有する単位トランジスタとし、Ｑ２のコレクタ電極２０と寄生光電流キャンセル用領域４０の光吸収領域１３へ接続された電極４１とが接続され（図３（ｂ））、Ｑ２の寄生電流と、寄生光電流キャンセル用領域４０の寄生電流との和がＩｏｐ２となる。寄生光電流キャンセル用領域４０が無い比較例において、１２個のＱ１のコレクタ電極２０、ベース電極２２、エミッタ電極２４は配線によりそれぞれ共通に接続され、Ｑ２の１２倍のエミッタ面積、１２倍のコレクタ面積となる。
【００１５】
基板１０は通常接地される。図１に破線で表すように、Ｐ１点と接地（ＧＮＤ）との間に光照射による寄生電流Ｉｏｐ１が流れ、Ｐ２点と接地との間に寄生電流Ｉｏｐ２が流れると、Ｑ１のエミッタ電流ＩＥ１はＩ１よりも低下し、Ｑ２のエミッタ電流ＩＥ２はＩ２よりも低下する。比較例において、Ｑ１に流れる電流と、Ｑ２に流れる電流とのバランスが崩れ、Ｖｒｅｆ値が変動する。この場合、光照射による寄生電流はＮ型エピタキシャル層の面積に略比例すると考えることができる。
【００１６】
寄生光電流キャンセル用領域４０を備えた本実施形態である図３（ａ）において、Ｑ１よりもコレクタ層１２の面積が小さいＱ２のコレクタ電極２０とＰ２において接続され光吸収領域１３との寄生電流の和Ｉｏｐ２をＱ１の寄生電流Ｉｏｐ１に近づけ、寄生電流の影響の違いを低減する。このため、エミッタ電流のバランスが改善され、Ｖｒｅｆ値の変動が低減される。なお、ＩＥ１＝ＩＥ２であれば、図２（ａ）のようにＮ型エピタキシャル層の面積を略等しくすることにより、寄生電流の影響をより低減することができる。他方、ＩＥ１とＩＥ２とが等しく無い場合でも、Ｑ１のコレクタ層１２の面積と、Ｑ２のコレクタ層１２の面積と光吸収領域１３との面積の和との比を、ＩＥ１とＩＥ２との比と略等しくすることにより、寄生電流の影響をより低減することができる。
【００１７】
図４は、基準電圧Ｖｒｅｆの照度依存性を表すグラフ図である。縦軸はＶｒｅｆ（ｍＶ），横軸は白熱電球照射照度（ルックス：ｌｘ）であり、実線が本実施形態、破線が比較例を表す。比較例において照度が１０００ｌｘ近傍ではＶｒｅｆの変化が小さいが、照度の増加とともにＶｒｅｆが漸増する。特に、１００００ｌｘ以上の照度においてＶｒｅｆの変化率が高くなる。これに対して本実施形態では１０００〜６５０００ｌｘの範囲においてＶｒｅｆは１２５２〜１２５８ｍＶと小さい変化に抑えることができる。
【００１８】
なお、Ｑ１及びＱ２の上方を金属配線層などで遮光しても光照射による寄生電流の影響を低減する方法がある。しかし、赤外光成分を多く含む白熱電球の光などは、シリコンの内部にまで到達するためチップのスクライブ断面部分などからの入射光による寄生電流を生じる可能性があり、この方法では十分ではない。例えば、モバイル機器に搭載する光半導体装置では１０万ｌｘ程度までの検出照度が必要であるが、金属配線による遮光では、白熱電球の２〜３万ｌｘ以上の光でＶｒｅｆが照度に比例して上昇し、暗時には１２７０ｍＶ程度であったＶｒｅｆが、５〜６万ｌｘでは１３５０ｍＶまで上昇し、基準電圧として十分ではない。
【００１９】
ここで、図１の回路図により基準電圧の温度変動を低減する作用について説明する。Ｑ２とＱ１とのベース・エミッタ間順方向電圧の差ΔＶｂｅをＶＲ１とすると、（式１）で表される。
【００２０】
【数１】
2009004532.tif 000003
【００２１】
（式１）で表されるように、Ｑ１とＱ２とのベース・エミッタ間順方向電圧の差ΔＶｂｅは電流密度差により生じ、これにより基準電圧発生が可能となる。すなわち、Ｎ×Ｉ２／Ｉ１＞１が必要であり、これはＱ２の電流密度がＱ１の電流密度よりも高いことを表している。
【００２２】
この場合、基準電圧Ｖｒｅｆは（式２）で表される。
【００２３】
【数２】
2009004532.tif 000004
【００２４】
Ｉ１とＩ２が等しくなくとも、（式１）及び（式２）を用いてＶｒｅｆの温度依存性を制御することができる。ここで、Ｉ１＝Ｉ２とし、Ｑ１及びＱ２のベース電流の影響を無視すると、Ｉ１＝ＶＲ１／Ｒ１＝Ｉ２となる。さらに、（式１）を用いるとＶｒｅｆは（式３）の様に簡素に表すことができ、温度依存性を制御することが容易となり、より好ましい。
【００２５】
【数３】
2009004532.tif 000005
【００２６】
Ｖｔは（式４）で表され絶対温度に比例する。
【００２７】
【数４】
2009004532.tif 000006
【００２８】
（式３）において、１項目のＶｂｅ（Ｑ２）は約マイナス２ｍＶ／℃の温度依存性を有するので、２項目をプラスとすればＶｒｅｆの温度依存性を小さくできる。すなわち、Ｒ１、Ｒ２、Ｎを変化させることによりＶｒｅｆの温度依存性を制御することができる。例えば、２項目を約２ｍＶ／℃とできればＶｒｅｆの温度依存性をゼロに近づけることが可能である。この場合、ｌｎＮがプラスでないと１項目のマイナスを打ち消すことができない。すなわち、Ｎ＞１が好ましい。
【００２９】
図４において白熱電球照度が増加するにつれてＶｒｅｆが増大している。寄生電流Ｉｏｐ１及びＩｏｐ２の影響を（式２）または（式３）で表現することは困難である。寄生電流が発生している場合、図１における光吸収領域１３と基板１０との間のダイオードＤ１がＰ１と接地との間、ダイオードＤ２がＰ２と接地との間に接続されたことになり、Ｖｒｅｆは（式２）及び（式３）よりも複雑となる。しかし、図４はＱ１とＱ２との寄生電流のバランスを取るとＶｒｅｆの変化を抑制できることを表している。
【００３０】
Ｎが整数であることは必要ではないが、整数とするとパターン配置を容易にしつつ、Ｒ１及びＲ２を変えることにより温度依存性の制御ができる。すなわち、エミッタ面積比Ｎの設定や、寄生電流を近づけるために光吸収領域１３の面積を変える場合など、単位トランジスタの個数比により調整すると、サイズ効果を同一とし精度を高めることが容易となる。
【００３１】
図２（ｂ）は第１の実施形態の変形例であり、Ｎ型エピタキシャル層からなるコレクタ層１２、ベース層１４、エミッタ層１６を備えたコレクタ島３０（破線）が１２個×２＝２４個配置されている。Ｑ２は１行目、左から６列目に位置する。また、Ｑ１は１行目の右から１〜６列目に連続して位置し、さらに２行目の左から１〜６列目に連続して位置する。コレクタ層１２と同一のＮ型エピタキシャル層からなる光吸収領域１３を備え、コレクタ島３０の単位トランジスタと同一の単位トランジスタを有する寄生光電流キャンセル用領域４０（破線）は、１行目の左から１〜５列目、及び２行目の右から１〜６列目に位置する。寄生光電流キャンセル用領域４０は合計１１個配置されることになり、Ｑ１の数よりも１個少ない。図２（ｂ）のパターン配置は、図２（ａ）のパターン配置よりも横長である。集積回路チップのパターン設計において、いずれか適正な方を選択することができる。縦横比が１に近く、Ｑ１と寄生光電流キャンセル用領域４０とが略交互に配置されている図２（ａ）ではペア性がより改善され特性をより揃えることが容易となる。
【００３２】
図２の実施形態及びこれに付随する変形例では、エミッタ層１６、ベース層１４、コレクタ島３０（または寄生光電流キャンセル用領域４０）の基本パターンを同一とし、エミッタ面積比Ｎ、寄生光電流キャンセル用領域４０の面積は単位トランジスタ数を変えて調整した。このようにすると、フォトリソグラフィー技術による高いパターン精度のため、所定の特性を得るのが容易となる。また、パターンを分散して配置でき、ペア性を改善するのが容易である。
【００３３】
図５は、第２の実施形態にかかるパターン配置図である。図５の右側の領域に１２個に分割されたコレクタＮ島３０を含むＱ１が形成されており、左側の領域には１２個のＱ１のコレクタ島３０の総面積と等しい面積の１つのコレクタ島３０が形成される。左側のコレクタ島３０の中でＱ１に隣接する位置に１個のＱ１と同じベース面積を有するＱ２が１個配置される。残りの領域のＮ型エピタキシャル層は光吸収領域１３として作用し、コレクタコンタクト部２１を介してＱ２のコレクタ層１２と接続される。１２個の単位トランジスタからなるＱ１で生じた寄生電流Ｉｏｐ１と、Ｑ２及び光吸収領域１３で生じた寄生電流Ｉｏｐ２とはバランスが取れた状態で流れ、Ｖｒｅｆへの影響が抑制される。本実施形態ではパターン配置の構造を簡素にできる。
【００３４】
図６は、第３の実施形態にかかるパターン配置図である。図６の中央近傍にＱ２が１個配置され、同じ行の右側にＱ１が５個、２行目にはＱ１が７個配置されている。左側には寄生光電流キャンセル用領域４０となる光吸収領域１３がまとめて配置されており、光吸収領域１３がＱ２のコレクタ層３０と並列接続される。寄生光電流キャンセル用領域４０の光吸収領域１３の面積は、Ｑ１とＱ２のコレクタ島面積の差分と等しい。この場合にも構造が簡素にできる。
【００３５】
図７は、第４の実施形態にかかるパターン配置図である。第１〜第３の実施形態において、Ｑ１は分割されたコレクタ島３０により構成されていた。しかしベース層１４及びコレクタ層１２は、共通としてもよい。本図において、Ｑ１は、コレクタ層１２、コレクタコンタクト部２１、ベースコンタクト部２３を共有する。このために、パターン配置を簡素化できる。他方、エミッタ層１６においては、同一のエミッタ面積であっても、エミッタ幅やベースコンタクト部２３との距離が異なると特性が変化しやすいので、図７のようにエミッタ層１６の単位トランジスタを１２個配置することが好ましい。なお、Ｑ２近傍のＮ型エピタキシャル層はコレクタ層１２として作用し、コレクタ島３０内のＮ型エピタキシャル層は光吸収領域１３として作用する。
【００３６】
図８は、第５の実施形態にかかるパターン配置図である。右側には共通のコレクタ層１２、共通のコレクタコンタクト部２１、共通のベースコンタクト部２３を有する１２個のエミッタ層１６が配置されている。左側には、１２個のエミッタ層１６、共通のコレクタコンタクト部２１、共通のベースコンタクト部２３とが、コレクタ島３０内に配置されている。Ｑ２はコレクタ島３０内の１つのエミッタ層１６を含み、残りの１１個のエミッタ層を含む領域４１は寄生光電流キャンセル用領域として作用する。エミッタ層１６の接続個数を所定のエミッタ面積比Ｎに応じて選択しＱ２とできる。この場合、エミッタ層１６への接続数を電極パターンで変えることによりエミッタ面積比Ｎを変えることが容易となる。
【００３７】
本実施形態において、２つのトランジスタを備えたバンドギャップ基準電圧発生回路において、コレクタ層の面積が小さい方のトランジスタのコレクタ層と基板との間に光吸収領域を並列に配置し、光照射時の基準電圧の変化を低減できる。例えば１０００〜６５０００ｌｘの光照射範囲においてＶｒｅｆは１２５２〜１２５８ｍＶと小さい変化に抑えることができる。このため、温度変化及び光照射に対して安定な基準電圧をモバイル機器に供給できる。
【００３８】
以上、図面を参照しつつ、本発明の実施の形態について説明した。しかし本発明はこれら実施形態に限定されない。例えばバンドギャップ基準電圧発生回路を構成するトランジスタ、光吸収領域、コレクタ島、抵抗、単位ユニットの形状、サイズ、材質、配置関係などに関して当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
【図面の簡単な説明】
【００３９】
【図１】第１の実施形態にかかるバンドギャップ基準電圧発生回路
【図２】第１の実施形態のパターン配置図
【図３】チップの部分模式断面図
【図４】基準電圧Ｖｒｅｆの照度依存性を表すグラフ図
【図５】第２の実施形態のパターン配置図
【図６】第３の実施形態のパターン配置図
【図７】第４の実施形態のパターン配置図
【図８】第５の実施形態のパターン配置図
【符号の説明】
【００４０】
１０  基板、１２  コレクタ層、１３  光吸収領域、１４  ベース層、１６  エミッタ層、２０  コレクタ電極
【図１】
2009004532.tif 000007
【図２】
2009004532.tif 000008
【図３】
2009004532.tif 000009
【図４】
2009004532.tif 000010
【図５】
2009004532.tif 000011
【図６】
2009004532.tif 000012
【図７】
2009004532.tif 000013
【図８】
2009004532.tif 000014