(57)【要約】【課題】Ｖｏｆｓ用のスイッチングトランジスタの導通状態と書込みトランジスタの導通状態とのオーバーラップ期間において、基準電位Ｖｏｆｓの電源電位と信号線電位との間に電位差が生じないようにする。【解決手段】書き込み走査信号ＷＳのアクティブ期間（即ち、書込みトランジスタが導通状態にある期間）と第一補正用走査信号ＡＺ１のアクティブ期間（即ち、Ｖｏｆｓ用のスイッチングトランジスタが導通状態にある期間）とがオーバーラップする期間（時刻ｔ６−時刻ｔ７の期間）に信号線電位を直流電位Ｖｏｆｓとすることで、Ｖｏｆｓの電源電位と信号線３５の電位との間に電位差が生じないようにする。【選択図】図４
2009294277.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを導通状態にする書込み走査回路と、
前記書込み走査回路が前記書込みトランジスタを導通状態にするのに先立って、前記スイッチングトランジスタを導通状態にし、かつ、当該導通状態を前記書込みトランジスタの導通状態とオーバーラップさせる補正用走査回路と、
前記信号線に対して前記スイッチングトランジスタの導通状態と前記書込みトランジスタの導通状態とのオーバーラップ期間に前記基準電位と同電位の直流電位を出力し、当該オーバーラップ期間が経過した後に映像信号を出力する信号出力回路と
を備えた表示装置。
【請求項２】
前記信号出力回路は、１水平走査期間ごとにスイッチの切り替えによって前記直流電位と前記映像信号の信号電圧とを交互に出力する
請求項１記載の表示装置。
【請求項３】
前記基準電位は、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正処理を行う際の前記初期化電位である
請求項１記載の表示装置。
【請求項４】
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを含む画素が行列状に配置された画素アレイ部を具備する表示装置の駆動に当たって、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを導通状態にするのに先立って、前記スイッチングトランジスタを導通状態にし、かつ、当該導通状態を前記書込みトランジスタの導通状態とオーバーラップさせる一方、
前記信号線に対して信号出力回路から、前記スイッチングトランジスタの導通状態と前記書込みトランジスタの導通状態とのオーバーラップ期間に前記基準電位と同電位の直流電位を出力し、当該オーバーラップ期間が経過した後に映像信号を出力する
表示装置の駆動方法。
【請求項５】
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを導通状態にする書込み走査回路と、
前記書込み走査回路が前記書込みトランジスタを導通状態にするのに先立って、前記スイッチングトランジスタを導通状態にし、かつ、当該導通状態を前記書込みトランジスタの導通状態とオーバーラップさせる補正用走査回路と、
前記信号線に対して前記スイッチングトランジスタの導通状態と前記書込みトランジスタの導通状態とのオーバーラップ期間に前記基準電位と同電位の直流電位を出力し、当該オーバーラップ期間が経過した後に映像信号を出力する信号出力回路と
を備えた表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈが経時的に変化したり、当該閾値電圧Ｖｔｈが画素ごとに異なったりする。駆動トランジスタの閾値電圧Ｖｔｈが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。
【０００９】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１０】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈについて画素ごとにばらつきがあったり、当該閾値電圧Ｖｔｈが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。
【００１１】
ところで、閾値補正処理は、駆動トランジスタのゲート電位Ｖｇを所定の基準電位Ｖｏｆｓに初期化し、当該初期化電位Ｖｏｆｓを基準として初期化電位Ｖｏｆｓから駆動トランジスタの閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタのソース電位Ｖｇを変化させることによって駆動トランジスタのゲート−ソース間電圧Ｖｇｓをその閾値電圧Ｖｔｈに収束させ、しかる後、駆動トランジスタのゲートに映像信号を書き込むことによって行われる。
【００１２】
ここで、有機ＥＬ素子のリーク電流が大きいと、閾値補正処理が完了してから映像信号が書き込まれるまでの期間に、有機ＥＬ素子のリーク電流によって駆動トランジスタのゲート電位Ｖｇおよびソース電位Ｖｓが変動してしまう。このように、映像信号の書込み前に駆動トランジスタのゲート電位Ｖｇが変動する、具体的には低くなると、正常な階調に対して画素の発光輝度が暗くなってしまうという問題が発生する。
【００１３】
このリーク電流による駆動トランジスタのゲート電位Ｖｇおよびソース電位Ｖｓの変動量は、駆動トランジスタのゲート電位Ｖｇを基準電位Ｖｏｆｓに初期化するためのスイッチングトランジスタが導通（オン）状態にあるときよりも、当該スイッチングトランジスタが非導通（オフ）状態になってから映像信号を書き込む書込みトランジスタが導通状態になるまでの期間が最も大きい。何故ならば、スイッチングトランジスタが導通状態になることで、有機ＥＬ素子のアノード電極から見える容量が、有機ＥＬ素子の等価容量の容量値Ｃｅｌと、書き込まれた映像信号の信号電圧Ｖｓｉｇを保持する保持容量の容量値Ｃｓとの和となるからである。
【００１４】
このリーク電流による駆動トランジスタのゲート電位Ｖｇおよびソース電位Ｖｓの変動を軽減するために、従来は、図２２のタイミング波形図に示すように、Ｖｏｆｓ用のスイッチングトランジスタの導通期間を長くして、当該導通期間を書込みトランジスタの導通期間とオーバーラップさせる構成を採っている（例えば、特許文献２参照）。因みに、図２２のタイミング波形図において、書込み走査線電位ＷＳがアクティブ状態にあるときに書込みトランジスタが導通状態になり、第一補正用走査線電位ＡＺ１がアクティブ状態にあるときにＶｏｆｓ用のスイッチングトランジスタが導通状態になる。
【００１５】
このように、Ｖｏｆｓ用のスイッチングトランジスタの導通期間と書込みトランジスタの導通期間とをオーバーラップさせることにより、閾値補正処理の終了後にＶｏｆｓ用のスイッチングトランジスタと書込みトランジスタとが共に非導通状態になるという期間がなくなる。その結果、閾値補正処理の終了後、有機ＥＬ素子のアノード電極から見える容量が、有機ＥＬ素子の等価容量の容量値Ｃｅｌと保持容量の容量値Ｃｓとの和となるために、有機ＥＬ素子のリーク電流による影響を小さくすることが可能になる。
【００１６】
さらに、Ｖｏｆｓ用のスイッチングトランジスタと書込みトランジスタとが共に導通状態となっていることで、駆動トランジスタのゲート電位Ｖｇが常にある一定電位に固定された状態にあるために、有機ＥＬ素子のリーク電流によって駆動トランジスタのゲート電位Ｖｇおよびソース電位Ｖｓが変動することがない。
【００１７】
【特許文献１】特開２００５−３４５７２２号公報
【特許文献２】特開２００７−１０８３７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上記従来技術のように、Ｖｏｆｓ用のスイッチングトランジスタの導通期間と書込みトランジスタの導通期間とをオーバーラップさせる構成を採ったとき、当該オーバーラップの期間において、駆動トランジスタのゲート電位Ｖｇは、基準電位Ｖｏｆｓと映像信号の信号電圧Ｖｓｉｇとの中間電位となる。そして、映像信号の信号電圧Ｖｓｉｇの書込み動作により、駆動トランジスタのゲート電位Ｖｇは、基準電位Ｖｏｆｓから中間電位、そして映像信号の信号電圧Ｖｓｉｇへと変化する。
【００１９】
このとき、有機ＥＬ素子の発光／非発光を制御する発光制御トランジスタが非導通状態にあるために、映像信号の信号電圧Ｖｓｉｇの書込み期間中に電源から駆動トランジスタに電流が流れない。したがって、駆動トランジスタのソース電位Ｖｓがゲート電位Ｖｇの変化のみによって変動するために、ソース電位Ｖｓの変動量はゲート電位Ｖｇの変動量のみによって決定される。つまり、駆動トランジスタのゲート電位Ｖｇが中間電位になってもならなくても、ゲート電位Ｖｇが信号電圧Ｖｓｉｇとなったときのソース電位Ｖｓに変化はない。
【００２０】
しかしながら、Ｖｏｆｓ用のスイッチングトランジスタの導通状態と書込みトランジスタの導通状態とをオーバーラップさせることで、当該オーバーラップ期間において、Ｖｏｆｓの電源電位と信号線電位との間に電位差が生じる。一般に、映像信号の信号電圧Ｖｓｉｇは信号ドライバから出力されることになるが、Ｖｏｆｓの電源電位と信号線電位との間に電位差が生じると、信号線から信号ドライバに一定量の電流が流れ込んでしまい（または、信号ドライバから信号線に一定量の電流が流れ出してしまい）、信号ドライバに過大な電流が流れるために信号ドライバの破損の原因となる。
【００２１】
過大電流による信号ドライバの破損の対策として、一定量の電流が信号ドライバに流れ込んでも（信号ドライバから流れ出しても）、大電流容量の信号ドライバを用いるという方法があるが、大電流容量の信号ドライバのコストが高くなるために表示装置の低コスト化という点で当該方法を用いるのは難しくなる。
【００２２】
そこで、本発明は、Ｖｏｆｓ用のスイッチングトランジスタの導通状態と書込みトランジスタの導通状態とのオーバーラップ期間において、基準電位Ｖｏｆｓの電源電位と信号線電位との間に電位差が生じないようにした表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明による表示装置は、
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを導通状態にする書込み走査回路と、
前記書込み走査回路が前記書込みトランジスタを導通状態にするのに先立って、前記スイッチングトランジスタを導通状態にし、かつ、当該導通状態を前記書込みトランジスタの導通状態とオーバーラップさせる補正用走査回路と、
前記信号線に対して前記スイッチングトランジスタの導通状態と前記書込みトランジスタの導通状態とのオーバーラップ期間に前記基準電位と同電位の直流電位を出力し、当該オーバーラップ期間が経過した後に映像信号を出力する信号出力回路と
を備えたことを特徴としている。
【００２４】
そして、上記構成の表示装置は、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置として用いることができる。
【００２５】
上記構成の表示装置および当該表示装置を有する電子機器において、スイッチングトランジスタの導通状態と書込みトランジスタの導通状態とをオーバーラップさせることで、電気光学素子のリーク電流による駆動トランジスタのゲート電位およびソース電位の変動を軽減できる。そして、スイッチングトランジスタの導通状態と書込みトランジスタの導通状態とのオーバーラップ期間において、信号出力回路から基準電位と同電位の直流電位を信号線に出力することで、当該オーバーラップ期間では信号線電位が基準電位の電源電位と同電位となる。すなわち、スイッチングトランジスタの導通状態と書込みトランジスタの導通状態とのオーバーラップ期間において、基準電位の電源電位と信号線電位との間に電位差が生じない。これにより、信号線から信号ドライバとしての信号出力回路に一定量の電流が流れ込む（または、信号出力回路から信号線に一定量の電流が流れ出す）ことはない。
【００２６】
本発明による表示装置の駆動方法は、
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源線と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを含む画素が行列状に配置された画素アレイ部を具備する表示装置の駆動方法であって、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタを導通状態にするのに先立って、前記スイッチングトランジスタを導通状態にし、かつ、当該導通状態を前記書込みトランジスタの導通状態とオーバーラップさせる一方、
前記信号線に対して信号出力回路から、前記スイッチングトランジスタの導通状態と前記書込みトランジスタの導通状態とのオーバーラップ期間に前記基準電位と同電位の直流電位を出力し、当該オーバーラップ期間が経過した後に映像信号を出力する
ことを特徴としている。
【００２７】
表示装置の各画素の駆動に際して、スイッチングトランジスタの導通状態と書込みトランジスタの導通状態とをオーバーラップさせることで、電気光学素子のリーク電流による駆動トランジスタのゲート電位およびソース電位の変動を軽減できる。そして、スイッチングトランジスタの導通状態と書込みトランジスタの導通状態とのオーバーラップ期間において、信号出力回路から基準電位と同電位の直流電位を信号線に出力することで、当該オーバーラップ期間では信号線電位が基準電位の電源電位と同電位となる。すなわち、スイッチングトランジスタの導通状態と書込みトランジスタの導通状態とのオーバーラップ期間において、基準電位の電源電位と信号線電位との間に電位差が生じない。これにより、信号線から信号出力回路に一定量の電流が流れ込む（または、信号出力回路から信号線に一定量の電流が流れ出す）ことはない。
【発明の効果】
【００２８】
本発明によれば、スイッチングトランジスタの導通状態と書込みトランジスタの導通状態とのオーバーラップ期間において、信号線から信号ドライバに一定量の電流が流れ込む（または、信号ドライバから信号線に一定量の電流が流れ出す）ことがないことから、信号ドライバとして高価なドライバを用いなくても、電気光学素子のリーク電流による駆動トランジスタのゲート電位およびソース電位の変動を軽減できるために、低コストにてムラのない均一な画質を得ることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３０】
［システム構成］
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００３１】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００３２】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書込み走査回路４０、発光駆動走査回路５０、第一，第二補正用走査回路６０，７０および信号出力回路（信号ドライバ）８０が設けられている。
【００３３】
ここで、有機ＥＬ表示装置１０がカラー表示用の表示装置の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。
【００３４】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００３５】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、第１の方向（図１では、左右方向／水平方向）に沿って書込み走査線３１−１〜３１−ｍと発光制御走査線３２−１〜３２−ｍと第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍとが画素行ごとにそれぞれ配線され、また第１の方向と直交する第２の方向（図１では、上下方向／垂直方向）に沿って信号線３５−１〜３５−ｎが画素列ごとに配線されている。
【００３６】
画素アレイ部３０は、通常、ガラス基板等の透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０については、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合は、書込み走査回路４０、発光駆動走査回路５０、第一，第二補正用走査回路６０，７０および信号出力回路８０についても、画素アレイ部３０を形成する表示パネル（基板）上に実装することができる。
【００３７】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書込みに際して、書込み走査線３１−１〜３１−ｍに対して順次書込み走査信号ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３８】
発光駆動走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、画素２０の発光駆動に際して、発光制御走査線３２−１〜３２−ｍに対して順次発光駆動信号ＤＳ１〜ＤＳｍを供給する。
【００３９】
第一，第二補正用走査回路６０，７０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、後述する補正処理を実行する際に、第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍに対して第一，第二補正用走査信号ＡＺ１１〜ＡＺ１ｍ，ＡＺ２１〜ＡＺ２ｍを適宜供給する。
【００４０】
信号出力回路８０は信号線３５−１〜３５−ｎに対して、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ（以下、単に「信号電圧Ｖｓｉｇ」と記述する場合もある）と所定の直流電位（その詳細については後述する）とを、書込み走査回路４０による走査に同期して選択的に出力する。この信号出力回路８０は、例えば、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００４１】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。
【００４２】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、例えば全ての画素２０に対して共通に配線されたいわゆるベタ配線がカソード電極となっている。
【００４３】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２と、書込み（サンプリング）トランジスタ２３と、発光制御トランジスタ２４と、スイッチングトランジスタ２５，２６と、保持容量２７とを構成素子として有する画素構成、即ち５つのトランジスタ（Ｔｒ）と１つの容量素子（Ｃ）からなる画素構成となっている。
【００４４】
ここでは、駆動トランジスタ２２、書込みトランジスタ２３およびスイッチングトランジスタ２５，２６としてＮチャネル型のＴＦＴを用い、発光制御トランジスタ２４としてＰチャネル型のＴＦＴを用いている。ただし、ここでの駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４およびスイッチングトランジスタ２５，２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４５】
有機ＥＬ素子２１は、電源電位Ｖｃａｔｈ（ここでは、接地電位ＧＮＤ）にある全画素共通のいわゆるベタ配線にカソード電極が接続されている。駆動トランジスタ２２は、有機ＥＬ素子２１を電流駆動するための能動素子であり、ソース電極が有機ＥＬ素子２１のアノード電極に接続されてソースフォロア回路を形成している。
【００４６】
書込みトランジスタ２３は、一方の電極（ソース電極／ドレイン電極）が信号線３５（３５−１〜３５−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続され、ゲート電極が書込み走査線３１（３１−１〜３１−ｍ）に接続されている。
【００４７】
発光制御トランジスタ２４は、ソース電極が電位Ｖｃｃ（ここでは、正の電位）の電源に接続され、ドレイン電極が駆動トランジスタ２２のドレイン電極に接続され、ゲート電極が発光制御走査線３２（３２−１〜３２−ｍ）に接続されている。
【００４８】
スイッチングトランジスタ２５は、ドレイン電極が書込みトランジスタ２３の他方の電極（駆動トランジスタ２２のゲート電極）に接続され、ソース電極が基準電位Ｖｏｆｓの電源に接続され、ゲート電極が第一補正用走査線３３（３３−１〜３３−ｍ）に接続されている。
【００４９】
スイッチングトランジスタ２６は、ドレイン電極が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続され、ソース電極が電位Ｖｓｓ（ここでは、負の電位）の電源に接続され、ゲート電極が第二補正用走査線３４（３４−１〜３４−ｍ）に接続されている。
【００５０】
保持容量２７は、一方の電極が駆動トランジスタ２２のゲート電極と書込みトランジスタ２３のドレイン電極との接続ノードＮ１２に接続され、他方の電極が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続されている。
【００５１】
上述した接続関係にて各構成素子が接続されてなる画素２０において、各構成素子は次のような作用をなす。
【００５２】
書込みトランジスタ２３は、書込み走査回路４０から書込み走査線３１を介して与えられる書込み走査信号ＷＳに応答して導通状態となることにより、信号線３５を通して供給される映像信号の信号電圧Ｖｓｉｇ（または、直流電位）をサンプリングして画素２０内に書き込む。書込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２７に保持される。
【００５３】
駆動トランジスタ２２は、発光制御トランジスタ２４が導通状態にあるときに、電源電位Ｖｃｃから電流の供給を受けて、保持容量２７に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を駆動する（電流駆動）。
【００５４】
駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機ＥＬ素子２１には、駆動トランジスタ２２から次式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2   ……（１）
【００５５】
ここに、Ｖｔｈは駆動トランジスタ２２の閾値電圧、μは駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度（以下、単に「駆動トランジスタ２２の移動度」と記述する）、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはソース電位を基準としてゲートに印加されるゲート−ソース間電圧である。
【００５６】
発光制御トランジスタ２４は、発光駆動走査回路５０から発光制御走査線３２を介して与えられる発光駆動信号ＤＳに応答して導通状態になることにより、電源電位Ｖｃｃから駆動トランジスタ２２に電流を供給する。すなわち、発光制御トランジスタ２４は、駆動トランジスタ２２への電流の供給／停止の制御を行なう。
【００５７】
この発光制御トランジスタ２４のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御するデューティ制御を行なうことで、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できる。これにより、特に動画の画品位をより優れたものとすることができる。
【００５８】
スイッチングトランジスタ２５は、第一補正用走査回路６０から第一補正用走査線３３を介して与えられる第一補正用走査信号ＡＺ１に応答して導通状態になることにより、書込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書込みに先立って、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに初期化する。ここで、基準電位Ｖｏｆｓは、映像信号の基準となる電位（例えば、黒レベルに相当する電位）に設定されている。
【００５９】
スイッチングトランジスタ２６は、第二補正用走査回路７０から第二補正用走査線３４を介して与えられる第二補正用走査信号ＡＺ２に応答して導通状態になることにより、書込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書込みに先立って、駆動トランジスタ２２のソース電位Ｖｓを電源電位Ｖｓｓに初期化する。
【００６０】
ここで、画素２０の正常な動作を保証するための条件として、電源電位Ｖｓｓは、基準電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。
【００６１】
また、有機ＥＬ素子２１のカソード電位Ｖｃａｔｈ（ここでは、接地電位）に有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌを加えたレベルは、基準電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔｈ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈ（＞Ｖｓｓ）のレベル関係となっている。
【００６２】
保持容量２７は、書込みトランジスタ２３によって書き込まれた映像信号の信号電圧Ｖｓｉｇを保持するとともに、表示期間に亘って駆動トランジスタ２２のゲート−ソース間の電位差を保持する。
【００６３】
画素２０では、正常な動作を保証するための条件として、負側の電源電位Ｖｓｓは、基準電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。
【００６４】
また、有機ＥＬ素子２１のカソード電位Ｖｃａｔｈ（ここでは、接地電位）に有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌを加えたレベルは、電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔｈ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈ（＞Ｖｓｓ）のレベル関係となっている。
【００６５】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２、書込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４が順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。
【００６６】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００６７】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００６８】
図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネルが形成される。
【００６９】
［回路動作の説明］
続いて、上記構成の画素２０を行列状に２次元配置してなる本実施形態に係るアクティブマトリックス型有機ＥＬ表示装置１０の回路動作について、図４のタイミング波形図および図５乃至図１２の動作説明図を用いて説明する。
【００７０】
図４には、ある画素行の各画素２０を駆動する際に、書込み走査回路４０から画素２０に与えられる書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）、発光駆動走査回路５０から画素２０に与えられる発光駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）および第一，第二補正用走査回路６０，７０から画素２０に与えられる第一，第二補正用走査信号ＡＺ１（ＡＺ１１〜ＡＺ１ｍ），ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）のタイミング関係、ならびに駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化をそれぞれ示している。
【００７１】
ここで、書込みトランジスタ２３およびスイッチングトランジスタ２５，２６がＮチャネル型であるため、書込み走査信号ＷＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２については、高レベル（本例では、電源電位Ｖｃｃ；以下、「“Ｈ”レベル」と記述する）の状態がアクティブ状態となり、低レベル（本例では、電源電位Ｖｃａｔｈ（ＧＮＤ）；以下、「“Ｌ”レベル」と記述する）の状態が非アクティブ状態となる。発光駆動信号ＤＳについては、発光制御トランジスタ２４がＰチャネル型であるため、“Ｌ”レベルの状態がアクティブ状態となり、“Ｈ”レベルの状態が非アクティブ状態となる。
【００７２】
また、図５乃至図１２の動作説明図では、発光制御トランジスタ２４およびスイッチングトランジスタ２５，２６については、図面の簡略化のために、スイッチのシンボルを用いて図示するものとする。
【００７３】
（前フレームの発光期間）
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、書込み走査回路４０から出力される書込み走査信号ＷＳ、発光駆動走査回路５０から出力される発光駆動信号ＤＳおよび第一，第二補正用走査回路６０，７０から出力される第一，第二補正用走査信号ＡＺ１，ＡＺ２が共に“Ｌ”レベルにあるために、書込みトランジスタ２３およびスイッチングトランジスタ２５，２６が非導通状態（オフ状態）にあり、発光制御トランジスタ２４が導通状態（オン状態）にある。
【００７４】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために定電流源として動作する。その結果、図５に示すように、Ｖｃｃの電源から発光制御トランジスタ２４を通して駆動トランジスタ２２に、さらに当該駆動トランジスタ２２を通して有機ＥＬ素子２１に、先述した式（１）で与えられる一定の駆動電流（ドレイン−ソース間電流）Ｉｄｓが、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じて供給される。
【００７５】
（非発光期間）
時刻ｔ１になることで、線順次走査の新しいフレーム（現フレーム）に入る。そして、発光制御トランジスタ２４の導通状態において、時刻ｔ１で発光駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移することで、図６に示すように、発光制御トランジスタ２４が非導通状態になる。これにより、有機ＥＬ素子２１への一定電流の供給が遮断されるために有機ＥＬ素子２１が消光し、現フレームの非発光期間に入る。
【００７６】
＜閾値補正準備期間＞
続いて、現フレームの非発光期間において、時刻ｔ２で第一，第二補正用走査信号ＡＺ１，ＡＺ２が“Ｌ”レベルから“Ｈ”レベルに遷移することで、図７に示すように、スイッチングトランジスタ２５，２６が導通状態になる。これにより、駆動トランジスタ２２のゲート電極にはスイッチングトランジスタ２５を介して基準電位Ｖｏｆｓが印加され、駆動トランジスタ２２のソース電極にはスイッチングトランジスタ２６を介して電源電位Ｖｓｓが印加される。
【００７７】
すなわち、スイッチングトランジスタ２５，２６が導通状態になることで、映像信号の信号電圧Ｖｓｉｇの書込みに先立って、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓに、ソース電位Ｖｓが電源電位Ｖｓｓにそれぞれ初期化される。駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの初期化に当たっては、スイッチングトランジスタ２５，２６が導通状態になるのは必ずしも同時である必要はなく、どちらかが先に導通状態になってもよい。
【００７８】
このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを電源電位Ｖｓｓにそれぞれ固定して（確定させて）初期化する期間（ｔ２−ｔ３）が、後述する閾値補正処理を行うに際しての準備期間である。そして、基準電位Ｖｏｆｓおよび電源電位Ｖｓｓが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。
【００７９】
＜閾値補正期間＞
次に、時刻ｔ３で第二補正用走査信号ＡＺ２が“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングトランジスタ２６が非導通状態になり、続いて、時刻ｔ４で発光駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移することで、発光制御トランジスタ２４が導通状態になり、当該発光制御トランジスタ２４を通してＶｃｃの電源から駆動トランジスタ２２への電流供給が開始される。
【００８０】
ここで、有機ＥＬ素子２１の等価回路は、図８に示すように、ダイオード２１Ａと等価容量２１Ｂで表わされる。したがって、有機ＥＬ素子２１にかかる電圧ＶｅｌがＶｅｌ＜Ｖｃａｔｈ＋Ｖｔｈｅｌである限り、即ち有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも十分に小さい限り、駆動トランジスタ２２に流れる電流は保持容量２７と有機ＥＬ素子２１の等価容量２１Ｂを充電するために使われる。このとき、駆動トランジスタ２２のソース電位Ｖｓは、図１３に示すように、時間の経過とともに上昇してゆく。
【００８１】
そして、一定時間が経過し、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈと等しくなったところで、即ち駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧に収束したところで、駆動トランジスタ２２がカットオフし、当該駆動トランジスタ２２に電流が流れなくなる。その結果、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ、即ち閾値電圧Ｖｔｈに相当する電圧が保持容量２７に保持される。このとき、有機ＥＬ素子２１にかかる電圧Ｖｅｌは、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔｈ＋Ｖｔｈｅｌとなっている。
【００８２】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇを保った状態で、駆動トランジスタ２２のゲート電極の初期化電位（基準電位）Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓを変化させ、最終的に収束した駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧として保持容量２７に保持する処理を閾値補正処理と呼ぶこととする。
【００８３】
この閾値補正処理は、発光駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移する時刻ｔ４から、発光駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移する時刻ｔ５までの期間（閾値補正期間）において実行される。
【００８４】
＜信号書込期間＞
次に、時刻ｔ６で書込み走査信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移することで、図９に示すように、書込みトランジスタ２３が導通状態になる。このとき、信号出力回路８０から信号線３５に対して、１Ｈ（Ｈは水平走査期間）ごとに、先ず書込みトランジスタ２３とスイッチングトランジスタ２５とが共に導通状態になる期間で基準電位Ｖｏｆｓと同電位の直流電位（以下、「直流電位Ｖｏｆｓ」と記述する）が、次いで、書込みトランジスタ２３が導通状態にある期間内においてスイッチングトランジスタ２５が非導通状態になった後に直流電位Ｖｏｆｓに代えて映像信号の信号電圧Ｖｓｉｇが順次出力される。
【００８５】
したがって、時刻ｔ６で書込みトランジスタ２３が導通状態になったときに、信号線３５の電位（直流電位Ｖｏｆｓ）は、基準電位Ｖｏｆｓと同電位となる。このように、書込みトランジスタ２３とＶｏｆｓ用のスイッチングトランジスタ２５とが共に導通にあるときに、信号線３５の電位を基準電位Ｖｏｆｓと同電位にする点が本発明のポイントとするところであり、その作用効果については後述する。
【００８６】
その後、時刻ｔ７で第一補正用走査信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングトランジスタ２５が非導通状態になる。その結果、時刻ｔ６から時刻ｔ７までの期間では、書込みトランジスタ２３とＶｏｆｓ用のスイッチングトランジスタ２５とが共に導通状態となる。すなわち、書込みトランジスタ２３の導通期間とスイッチングトランジスタ２５の導通期間とがｔ６−ｔ７の期間でオーバーラップする。書込みトランジスタ２３の導通期間とスイッチングトランジスタ２５の導通期間とをオーバーラップさせる理由についても後述する。
【００８７】
続いて、書込みトランジスタ２３が導通状態にあり、発光制御トランジスタ２４が非導通状態にある時刻ｔ８で、信号出力回路８０から信号線３５に対して、直流電位Ｖｏｆｓに代えて映像信号の信号電圧Ｖｓｉｇが出力されると、当該信号電圧Ｖｓｉｇが書込みトランジスタ２３によって画素内に書き込まれる。この映像信号の信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。
【００８８】
この信号電圧Ｖｓｉｇは保持容量２７に保持される。このとき、駆動トランジスタ２２のソース電位Ｖｓは、書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込み時の駆動トランジスタ２２のゲート電位Ｖｇの振幅に対して、保持容量２７と有機ＥＬ素子２１との容量カップリングによって上昇する。
【００８９】
ここで、図１０に示すように、有機ＥＬ素子２１の等価容量２１Ｂの容量値をＣｅｌ、保持容量２７の容量値をＣｓ、駆動トランジスタ２２の寄生容量の容量値をＣｐとすると、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、これら容量値Ｃｅｌ，Ｃｓ，Ｃｐによって次式（２）のように決定される。
Ｖｇｓ＝｛Ｃｅｌ／（Ｃｅｌ＋Ｃｓ＋Ｃｐ）｝
・（Ｖｓｉｇ−Ｖｏｆｓ）＋Ｖｔｈ          ……（２）
【００９０】
また、書込みトランジスタ２３によって書き込まれた映像信号の信号電圧Ｖｓｉｇは、保持容量２７に保持されている閾値電圧Ｖｔｈに足し込まれる形で当該保持容量２７に保持される。このとき、有機ＥＬ素子２１の等価容量２１Ｂの容量値Ｃｅｌが、保持容量２７の容量値Ｃｓおよび駆動トランジスタ２２の寄生容量の容量値Ｃｐに比べて大きく、映像信号の書込みゲイン（映像信号の信号電圧Ｖｓｉｇに対する保持容量２７の保持電圧の比率）が１（理想値）であると仮定すると、保持容量２７の保持電圧は、Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈとなる。ここで、理解を容易にするために、Ｖｏｆｓ＝０Ｖとすると、ゲート−ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈとなる。
【００９１】
このように、保持容量２７にあらかじめ駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持しておくことで、映像信号の信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化を補正（キャンセル）することが可能になる。すなわち、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２７に保持した閾値電圧Ｖｔｈと相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。
【００９２】
この駆動トランジスタ２２の閾値電圧Ｖｔｈの補正処理により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、駆動トランジスタ２２による有機ＥＬ素子２１の駆動に対する閾値電圧Ｖｔｈの影響をキャンセルすることができる。その結果、閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００９３】
＜移動度補正期間＞
その後、書込みトランジスタ２３の導通状態において、時刻ｔ９で発光駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移することで、発光制御トランジスタ２４が導通状態になる。これにより、図１１に示すように、Ｖｃｃの電源から駆動トランジスタ２２への電流供給が開始される。
【００９４】
このとき、有機ＥＬ素子２１にかかる電圧ＶｅｌがＶｃａｔｈ＋Ｖｔｈｅｌを越えず、有機ＥＬ素子２１が逆バイアス状態にあれば、即ち有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも十分に小さければ、駆動トランジスタ２２に流れる電流は保持容量２７と有機ＥＬ素子２１の等価容量２１Ｂを充電するために使われる。
【００９５】
そして、有機ＥＬ素子２１の等価容量２１Ｂが充電されることにより、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきは補正されている。したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存した（反映した）ものとなる。
【００９６】
具体的に言うと、図１４に示すように、移動度μが大きいトランジスタは、当該トランジスタに流れ電流量も大きく、したがってソース電位Ｖｓの上昇が早くなる。逆に、移動度μが小さいトランジスタは、当該トランジスタに流れ電流量も小さく、したがってソース電位Ｖｓの上昇が遅くなる。
【００９７】
駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは、保持容量２７に保持されているゲート−ソース間電圧Ｖｇｓから差し引かれるように、換言すれば、保持容量２７の充電電荷を放電するように作用することになるために、負帰還をかけられたことになる。すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは負帰還の帰還量となる。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈとなる。
【００９８】
このように、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を当該駆動トランジスタ２２のゲート入力（ゲート−ソース間の電位差）に負帰還することで、各画素２０における駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正することが可能になる。
【００９９】
図４において、書込み走査信号ＷＳのアクティブ期間（“Ｈ”レベル期間）と発光駆動信号ＤＳのアクティブ期間（“Ｌ”レベル期間）とがオーバーラップする期間（ｔ９−ｔ１０の期間）、即ち書込みトランジスタ２３と発光制御トランジスタ２４とが共に導通状態となるオーバーラップ期間が移動度補正期間となる。
【０１００】
ここで、移動度μが相対的に高い駆動トランジスタと移動度μが相対的に低い駆動トランジスタとを考えた場合、この移動度補正期間に移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなり、電流が流れにくくなる。
【０１０１】
つまり、移動度補正期間を調整することで、移動度μの違う駆動トランジスタ２２で同じドレイン・ソース間電流Ｉｄｓを流すことができる。この移動度補正期間で決めた駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを保持容量２７で維持して、当該ゲート−ソース間電圧Ｖｇｓに応じた電流（ドレイン−ソース間電流Ｉｄｓ）を駆動トランジスタ２２が有機ＥＬ素子２１に流すことによって当該有機ＥＬ素子２１が発光する。
【０１０２】
（現フレームの発光期間）
時刻ｔ１０で書込み走査信号ＷＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、書込みトランジスタ２３が非導通状態になることにより、移動度補正期間が終了し、現フレームの発光期間に入る。この発光期間では、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であるため、図１２に示すように、駆動トランジスタ２２は一定の電流Ｉｄｓ´を有機ＥＬ素子２１に流す。これにより、有機ＥＬ素子２１に係る電圧Ｖｅｌが有機ＥＬ素子２１にＩｄｓ´という電流が流れるまで上昇するために、有機ＥＬ素子２１が発光する。
【０１０３】
また、書込みトランジスタ２３が非導通状態になることで、駆動トランジスタ２２のゲート電極が信号線３５（３５−１〜３５−ｎ）から切り離されてフローティング状態にあるために、保持容量２７によるブートストラップ動作により、ソース電位Ｖｓの上昇によってゲート電位Ｖｇもソース電位Ｖｓに連動して上昇する。
【０１０４】
このとき、駆動トランジスタ２２のゲート電極の寄生容量をＣｇとすると、ゲート電位Ｖｇの上昇分ΔＶｇは次式（３）で表される。
ΔＶｇ＝ΔＶｓ×｛Ｃｓ／（Ｃｓ＋Ｃｇ）｝                    ……（３）
その間、保持容量２７に保持されたゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈの値を維持する。
【０１０５】
そして、駆動トランジスタ２２のソース電位Ｖｓの上昇に伴って、有機ＥＬ素子２１にかかる電圧ＶｅｌがＶｃａｔｈ＋Ｖｔｈｅｌを越え、有機ＥＬ素子２１が順バイアス状態になると、駆動トランジスタ２２から有機ＥＬ素子２１に対して先述した式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給されるために、有機ＥＬ素子２１は実際に発光を開始する。
【０１０６】
このときのドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの関係は、先述した式（１）のＶｇｓにＶｓｉｇ−ΔＶｓ＋Ｖｔｈを代入することで、次式（４）で与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）2 
＝ｋμ（Ｖｓｉｇ−ΔＶｓ）2                         ……（４）
上記の式（４）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。
【０１０７】
この式（４）から明らかなように、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しないことが分かる。
【０１０８】
基本的に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは、映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けることなく、映像信号の信号電圧Ｖｓｉｇに応じた輝度で発光する。
【０１０９】
このように、映像信号の信号電圧Ｖｓｉｇが書き込まれる前に駆動トランジスタ２２の閾値電圧Ｖｔｈをあらかじめ保持容量２７に保持しておくことで、駆動トランジスタ２２の閾値電圧Ｖｔｈをキャンセル（補正）し、当該閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けない一定のドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるために、高画質の表示画像を得ることができる（駆動トランジスタ２２のＶｔｈ変動に対する補償機能）。
【０１１０】
また、上記の式（４）から明らかなように、映像信号の信号電圧Ｖｓｉｇは、ドレイン−ソース間電流Ｉｄｓの駆動トランジスタ２２のゲート入力への負帰還によって帰還量ΔＶｓで補正されている。この帰還量ΔＶｓは、式（４）の係数部に位置する移動度μの効果を打ち消すように作用する。
【０１１１】
したがって、ドレイン−ソース間電流Ｉｄｓは、実質的に、映像信号の信号電圧Ｖｓｉｇのみに依存することになる。すなわち、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのみならず、駆動トランジスタ２２の移動度μの画素ごとのばらつきや経時変化の影響を受けることなく、信号電圧Ｖｓｉｇに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。
【０１１２】
このように、移動度補正期間（ｔ９−ｔ１０）において、ドレイン−ソース間電流Ｉｄｓを駆動トランジスタ２２のゲート入力へ負帰還し、その帰還量ΔＶｓによって信号電圧Ｖｓｉｇを補正することで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消し、信号電圧Ｖｓｉｇのみに依存するドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるため、駆動トランジスタ２２の移動度μの画素ごとのばらつきや経時変化に起因するスジや輝度ムラのない均一な画質の表示画像を得ることができる（駆動トランジスタ２２の移動度μに対する補償機能）。
【０１１３】
ここで、電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０が行列状に配置されてなる有機ＥＬ表示装置１０においては、有機ＥＬ素子２１の発光時間が長くなると、当該有機ＥＬ素子２１のＩ−Ｖ特性が変化してしまう。それがために、駆動トランジスタ２２のソース電位Ｖｓ、即ち有機ＥＬ素子２１のアノード電極と駆動トランジスタ２２のソース電極との接続ノードＮ１１の電位も変化する。
【０１１４】
これに対して、上記構成のアクティブマトリクス型有機ＥＬ表示装置１０では、駆動トランジスタ２２のゲート-ソース間に接続された保持容量２７によるブートストラップ動作によって駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定値に保たれるために、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１のＩ−Ｖ特性が劣化したとしても、一定のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ続けるために、有機ＥＬ素子２１の発光輝度の変化を抑制することができる（有機ＥＬ素子２１の特性変動に対する補償機能）。
【０１１５】
以上は、有機ＥＬ素子２１の特性変動に対する補償機能、駆動トランジスタ２２の閾値補正および移動度補正の各補正機能を有するアクティブマトリックス型有機ＥＬ表示装置１０の基本的な回路動作の説明である。
【０１１６】
（信号出力回路）
続いて、信号線３５に対して１Ｈ期間ごとに、直流電位Ｖｏｆｓと映像信号の信号電圧Ｖｓｉｇとを交互に出力する信号出力回路８０の具体的な構成について説明する。
【０１１７】
図１５は、信号出力回路８０の構成の一例を示す回路図である。ここでは、図面の簡略化のために、１行×３列の画素配列とそれに対応する信号出力回路８０の構成例を示している。信号出力回路８０は、例えば、画素アレイ部３０と同じ表示パネル上に形成されて設けられる。
【０１１８】
信号出力回路８０には、所定数の画素、例えばＲ（赤），Ｇ（緑），Ｂ（青）の３画素に対応して３本の信号伝送線８１−１，８１−２，８１−３と、１本の電位伝送線３２とが行方向（画素行の画素の配列方向）に沿って配線されている。３本の信号伝送線８１−１，８１−２，８１−３には、図示せぬ信号ドライバから単位となる３画素に対応した３系統の映像信号の信号電圧Ｖｓｉｇ１，Ｖｓｉｇ２，Ｖｓｉｇ３が供給される。また、電位伝送線８２には、図示せぬ電源供給部から直流電位Ｖｏｆｓが供給される。
【０１１９】
信号出力回路８０は、３本の信号伝送線８１−１，８１−２，８１−３と、単位となる３列の画素２０−１，２０−２，２０−３の各信号線３５−１，３５−２，３５−３との間に接続された３個のＶｓｉｇ用のスイッチ８３−１，８３−２，８３−３を単位とする第１スイッチ群と、１本の電位伝送線８２と信号線３５−１，３５−２，３５−３との間に接続された３個のＶｏｆｓ用のスイッチ８４−１，８４−２，８４−３を単位とする第２スイッチ群とを有する構成となっている。
【０１２０】
Ｖｓｉｇ用のスイッチ８３−１，８３−２，８３−３を含む第１スイッチ群と、Ｖｏｆｓ用のスイッチ８４−１，８４−２，８４−３を含む第２スイッチ群とは、タイミング発生部（図示せず）から書込み走査回路４０による行走査（垂直走査）に同期して出力されるスイッチ制御信号ＨＳＷ，ＰＣＧによって行単位でオン／オフの制御が行われる。スイッチ制御信号ＨＳＷ，ＰＣＧのタイミング関係は、図１６のタイミング波形図に示すように設定されている。ここでは、一例として、書き込み走査信号ＷＳのアクティブ期間を１Ｈとしている。
【０１２１】
すなわち、書き込み走査信号ＷＳのアクティブ期間（即ち、書込みトランジスタ２３が導通状態にある期間）と第一補正用走査信号ＡＺ１のアクティブ期間（即ち、スイッチングトランジスタ２５が導通状態にある期間）とが少なくともオーバーラップする期間でスイッチ制御信号ＰＣＧがアクティブ状態（本例では、“Ｈ”レベル）になり、書き込み走査信号ＷＳのアクティブ期間において第一補正用走査信号ＡＺ１が非アクティブ状態になった後にスイッチ制御信号ＨＳＷがアクティブ状態（本例では、“Ｈ”レベル）になるようなタイミング関係に設定されている。
【０１２２】
このようなタイミング関係にて、先ずスイッチ制御信号ＰＣＧによってＶｏｆｓ用のスイッチ８４−１，８４−２，８４−３がオンすることで、電位伝送線８２によって伝送された直流電位Ｖｏｆｓが信号線３５−１，３５−２，３５−３に供給され、次いで、スイッチ制御信号ＨＳＷによってＶｓｉｇ用のスイッチ８３−１，８３−２，８３−３がオンすることで、信号伝送線８１−１，８１−２，８１−３によって伝送された映像信号の信号電圧Ｖｓｉｇ１，Ｖｓｉｇ２，Ｖｓｉｇ３が信号線３５−１，３５−２，３５−３に供給される。
【０１２３】
これにより、信号出力回路８０から信号線３５に対して、１Ｈごとに、先ず書込みトランジスタ２３とスイッチングトランジスタ２５とが共に導通状態になる期間で基準電位Ｖｏｆｓと同電位の直流電位Ｖｏｆｓが、次いで、書込みトランジスタ２３が導通状態にある期間内においてスイッチングトランジスタ２５が非導通状態になった後に直流電位Ｖｏｆｓに代えて映像信号の信号電圧Ｖｓｉｇが順次出力されることになる。
【０１２４】
なお、本例では、表示パネル上に形成されたＶｓｉｇ用のスイッチ群およびＶｏｆｓ用のスイッチ群によって信号線電位のＶｏｆｓ／Ｖｓｉｇの切り替えを行うとしたが、これは一例に過ぎず、例えば、表示パネルの外部に設けられる信号ドライバによって信号伝送線８１−１，８１−２，８１−３に供給する段階でＶｏｆｓ／Ｖｓｉｇの切り替えを行う構成を採ることも可能である。
【０１２５】
［本実施形態の作用効果］
最後に、本実施形態に係る有機ＥＬ表示装置１０において、信号線３５（３５−１〜３５−ｎ）対して信号出力回路８０から、スイッチングトランジスタ２５の導通状態と書込みトランジスタ２３の導通状態とのオーバーラップ期間に基準電位Ｖｏｆｓと同電位の直流電位Ｖｏｆｓを出力し、当該オーバーラップ期間が経過した後に映像信号の信号電圧Ｖｓｉｇを出力する駆動法を採ることによる作用効果について説明する。
【０１２６】
（オーバーラップ期間を設ける必要性）
本実施形態の作用効果を説明する前に、スイッチングトランジスタ２５の導通期間と書込みトランジスタ２３の導通期間とをオーバーラップさせる必要性について説明する。
【０１２７】
有機ＥＬ素子２１のリーク電流が大きいと、閾値補正処理が完了してから映像信号の信号電圧Ｖｓｉｇが書き込まれるまでの期間に、有機ＥＬ素子２１のリーク電流によって駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓが変動してしまう。このように、映像信号の信号電圧Ｖｓｉｇの書込み前に駆動トランジスタ２２のゲート電位Ｖｇが変動し、低くなると、正常な階調に対して画素２０の発光輝度が暗くなってしまうという問題が発生する。
【０１２８】
このリーク電流による駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変動量は、スイッチングトランジスタ２５が導通状態にあるときよりも、当該スイッチングトランジスタ２５が非導通状態になってから書込みトランジスタ２３が導通状態になるまでの期間が最も大きい。何故ならば、スイッチングトランジスタ２５が導通状態になることで、有機ＥＬ素子２１のアノード電極から見える容量が、有機ＥＬ素子２１の等価容量２１Ｂの容量値Ｃｅｌと保持容量２７の容量値Ｃｓとの和となるからである。
【０１２９】
このリーク電流による駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変動を軽減するために、Ｖｏｆｓ用のスイッチングトランジスタ２５の導通期間を長くして、当該導通期間を書込みトランジスタ２３の導通期間とオーバーラップさせるようにしている。これにより、閾値補正処理の終了後にＶｏｆｓ用のスイッチングトランジスタ２５と書込みトランジスタ２３とが共に非導通状態になるという期間がなくなり、閾値補正処理の終了後、有機ＥＬ素子２１のアノード電極から見える容量が、有機ＥＬ素子２１の等価容量２１Ｂの容量値Ｃｅｌと、保持容量２７の容量値Ｃｓとの和となるために、有機ＥＬ素子２１のリーク電流による影響を小さくすることが可能になる。
【０１３０】
さらに、Ｖｏｆｓ用のスイッチングトランジスタ２５と書込みトランジスタ２３とが共に導通状態となっていることにより、駆動トランジスタ２３のゲート電位Ｖｇが常にある一定電位（本例では、基準電位（直流電位）Ｖｏｆｓ）に固定された状態にあるために、有機ＥＬ素子２１のリーク電流による駆動トランジスタ２３のゲート電位Ｖｇおよびソース電位Ｖｓの変動を抑えることができるために、ムラのない均一な画質を得ることが可能となる。
【０１３１】
（オーバーラップ期間を設けることによる問題点）
このように、スイッチングトランジスタ２５の導通期間と書込みトランジスタ２３の導通期間とをオーバーラップさせる構成を採ったとき、そのオーバーラップ期間において、駆動トランジスタ２２のゲート電位Ｖｇは、基準電位Ｖｏｆｓと映像信号の信号電圧Ｖｓｉｇとの中間電位となる。そして、映像信号の信号電圧Ｖｓｉｇの書込み動作により、駆動トランジスタ２２のゲート電位Ｖｇは、基準電位Ｖｏｆｓから中間電位、そして映像信号の信号電圧Ｖｓｉｇへと変化する。
【０１３２】
このとき、発光制御トランジスタ２４が非導通状態にあるために、映像信号の信号電圧Ｖｓｉｇの書込み期間中にＶｃｃの電源から駆動トランジスタ２２に電流が流れない。したがって、駆動トランジスタ２２のソース電位Ｖｓがゲート電位Ｖｇの変化のみによって変動するために、ソース電位Ｖｓの変動量はゲート電位Ｖｇの変動量のみによって決定される。つまり、駆動トランジスタ２２のゲート電位Ｖｇが中間電位になってもならなくても、ゲート電位Ｖｇが信号電圧Ｖｓｉｇとなったときのソース電位Ｖｓに変化はない。
【０１３３】
しかしながら、スイッチングトランジスタ２５の導通状態と書込みトランジスタ２３の導通状態とをオーバーラップさせることで、そのオーバーラップ期間において、Ｖｏｆｓの電源電位と信号線３５の電位との間に電位差が生じる。一般に、映像信号の信号電圧Ｖｓｉｇは、信号ドライバから出力されることになるが、Ｖｏｆｓの電源電位と信号線３５の電位との間に電位差が生じると、信号線３５から信号ドライバに一定量の電流が流れ込んでしまい（または、信号ドライバから信号線に一定量の電流が流れ出してしまい）、信号ドライバに過大な電流が流れるために信号ドライバの破損の原因となる。
【０１３４】
（直流電位Ｖｏｆｓによる作用効果）
そこで、本実施形態に係る有機ＥＬ表示装置１０においては、図４のタイミング波形図から明らかなように、信号出力回路８０から信号線３５に対して、スイッチングトランジスタ２５の導通状態と書込みトランジスタ２３の導通状態とのオーバーラップ期間（図４における時刻ｔ６−時刻ｔ７の期間）に基準電位Ｖｏｆｓと同電位の直流電位Ｖｏｆｓを出力し、当該オーバーラップ期間が経過した後に映像信号の信号電圧Ｖｓｉｇを出力することを特徴としている。
【０１３５】
このように、スイッチングトランジスタ２５の導通状態と書込みトランジスタ２３の導通状態とのオーバーラップ期間に信号線３５の電位を直流電位Ｖｏｆｓとすることで、Ｖｏｆｓの電源電位と信号線３５の電位との間に電位差が生じないために、信号線３５から信号ドライバに一定量の電流が流れ込んだり（または、信号ドライバから信号線に一定量の電流が流れ出したり）することがなくなる。その結果、過大電流による信号ドライバの破損に対する対策を考慮する必要がなくなり、大電流容量で、高価な信号ドライバを用いなくて済むことになるため、安価な信号ドライバを用いることによって表示装置の低コスト化を図ることができる。
【０１３６】
［変形例］
なお、上記実施形態では、駆動トランジスタ２２、書込み（サンプリング）トランジスタ２３、発光制御トランジスタ２４、スイッチングトランジスタ２５，２６および保持容量２７を有する５Ｔｒ／１Ｃの画素構成の画素２０を有する有機ＥＬ表示装置１０に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。
【０１３７】
すなわち、駆動トランジスタ２２および書込みトランジスタ２３に加えて、駆動トランジスタ２２のゲート電位Ｖｇを初期化するための基準電位Ｖｏｆｓを書き込むスイッチングトランジスタ２５を少なくとも含む構成の画素や、有機ＥＬ素子２１の容量不足を補うために当該有機ＥＬ素子２１のアノード電極に一端が接続される補助容量を含む構成の画素等を有する有機ＥＬ表示装置全般に対して適用可能である。
【０１３８】
また、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１３９】
［適用例］
以上説明した本発明による表示装置は、一例として、図１７〜図２１に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１４０】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、ムラのない均一な画質を得ることができるとともに、表示装置の低コスト化を図ることができるために、各種の電子機器において、高画質の表示画像を得ることができるとともに、電子機器の低コスト化に寄与できる。
【０１４１】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１４２】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１４３】
図１７は、本発明が適用されるテレビジョンセットの概観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１４４】
図１８は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１４５】
図１９は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１４６】
図２０は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１４７】
図２１は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１４８】
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。
【図５】本実施形態に係る有機ＥＬ表示装置の動作説明図（その１）である。
【図６】本実施形態に係る有機ＥＬ表示装置の動作説明図（その２）である。
【図７】本実施形態に係る有機ＥＬ表示装置の動作説明図（その３）である。
【図８】本実施形態に係る有機ＥＬ表示装置の動作説明図（その４）である。
【図９】本実施形態に係る有機ＥＬ表示装置の動作説明図（その５）である。
【図１０】本実施形態に係る有機ＥＬ表示装置の動作説明図（その６）である。
【図１１】本実施形態に係る有機ＥＬ表示装置の動作説明図（その７）である。
【図１２】本実施形態に係る有機ＥＬ表示装置の動作説明図（その８）である。
【図１３】保持容量と有機ＥＬ素子の等価容量の充電時の駆動トランジスタのソース電位Ｖｓの変化を示す図である。
【図１４】駆動トランジスタの移動度μが大きいときと小さいときの駆動トランジスタのソース電位Ｖｓの変化を示す図である。
【図１５】信号出力回路の具体的な構成の一例を示す回路図である。
【図１６】本例に係る信号出力回路に用いるスイッチ制御信号ＨＳＷ，ＰＣＧのタイミング関係を示すタイミング波形図である。
【図１７】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１８】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１９】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２０】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２１】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図２２】従来技術の課題を説明するためのタイミング波形図である。
【符号の説明】
【０１４９】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…発光制御トランジスタ、２５，２６…スイッチングトランジスタ、２７…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…書込み走査線、３２（３２−１〜３２−ｍ）…発光制御走査線、３３（３３−１〜３３−ｍ）…第一補正用走査線、３４（３４−１〜３４−ｍ）…第二補正用走査線、３５（３５−１〜３５−ｎ）…信号線（データ線）、４０…書込み走査回路、５０…発光駆動走査回路、６０…第一補正用走査回路、７０…第二補正用走査回路、８０…信号出力回路、ＷＳ（ＳＷ１〜ＳＷｍ）…書込み走査信号、ＤＳ（ＤＳ１〜ＤＳｍ）…発光駆動信号、ＡＺ１（ＡＺ１１〜ＡＺ１ｍ）…第一補正用走査信号、ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）…第二補正用走査信号、ＨＳＷ，ＰＣＧ…スイッチ制御信号
【図１】
2009294277.tif 000003
【図２】
2009294277.tif 000004
【図３】
2009294277.tif 000005
【図４】
2009294277.tif 000006
【図５】
2009294277.tif 000007
【図６】
2009294277.tif 000008
【図７】
2009294277.tif 000009
【図８】
2009294277.tif 000010
【図９】
2009294277.tif 000011
【図１０】
2009294277.tif 000012
【図１１】
2009294277.tif 000013
【図１２】
2009294277.tif 000014
【図１３】
2009294277.tif 000015
【図１４】
2009294277.tif 000016
【図１５】
2009294277.tif 000017
【図１６】
2009294277.tif 000018
【図１７】
2009294277.tif 000019
【図１８】
2009294277.tif 000020
【図１９】
2009294277.tif 000021
【図２０】
2009294277.tif 000022
【図２１】
2009294277.tif 000023
【図２２】
2009294277.tif 000024