(57)【要約】      （修正有）【課題】既存の変換回路におけるノイズを低減しつつ、回路の導通損失を低減する。【解決手段】一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つこれらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなる回路装置である。また、第１に整流素子として化合物半導体を材料としたショットキー接合を内蔵するダイオードを組合わせた上で、ダイオードの電流が０になり、リカバリする際の電源と正極端子，負極端子の間の閉回路によって決まるインピーダンスＲ，Ｌ，Ｃに関して、Ｒ2＞４Ｌ／Ｃ（１）を満たす回路システムを提供する。【選択図】図１
2009159184.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、
前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ
これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする回路装置。
【請求項２】
少なくとも、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードを有し、
前記フリーホイールダイオードが、ＰｉＮダイオードと、直列に接続された二つ以上のショットキーバリアダイオードとで構成され、
前記ショットキーバリアダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とし、
前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする回路装置。
【請求項３】
前記シリコンより大きいバンドギャップを有する半導体材料が、炭化珪素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であることを特徴とする請求項１に記載の回路装置。
【請求項４】
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとを構成するシリコンより大きいバンドギャップを有する半導体材料が、炭化珪素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であることを特徴とする請求項２に記載の回路装置。
【請求項５】
前記ショットキーバリアダイオードが複数個の並列したショットキーバリアダイオードのチップで構成され、前記ＰｉＮダイオードのチップ数が、前記ショットキーバリアダイオードのチップ数より少ないことを特徴とする請求項１に記載の回路装置。
【請求項６】
前記ＰｉＮダイオードの接合面積が、前記ショットキーバリアダイオードの接合面積より少ないことを特徴とする請求項１に記載の回路装置。
【請求項７】
前記ショットキーバリアダイオードが、ジャンクションバリアショットキーダイオードであることを特徴とする請求項１に記載の回路装置。
【請求項８】
前記ショットキーバリアダイオードが、ジャンクションバリアショットキーダイオードであることを特徴とする請求項２に記載の回路装置。
【請求項９】
少なくとも１つのスイッチング素子と、前記スイッチング素子が、導通状態になったときに、順バイアスされて導通するように配置されたダイオード素子を有する回路装置であって、少なくとも前記ダイオードの還流電流が０になる瞬間において、正極端子と負極端子の間の接続された素子のインピーダンスに関して、容量Ｃと、抵抗Ｒと、正極端子，負極端子間の配線インダクタンスＬｓの間に、Ｒ2＞４Ｌｓ／Ｃが成り立つ、複数の回路素子からなる回路装置と、それを用いた電力変換器。
【請求項１０】
請求項９に記載された回路装置であって、第１のダイオードは、化合物半導体からなることを特徴とする回路装置。
【請求項１１】
前記請求項９に記載された回路装置であって、第１のダイオードの電極に、ショットキー障壁を有する回路装置。
【請求項１２】
前記請求項９に記載された回路装置であって、少なくとも前記ダイオードの還流電流が０になる瞬間において、前記ダイオードの接合容量Ｃｊと、スイッチング素子のオン抵抗Ｒｏｎと、配線インダクタンスＬｓの間に、Ｒｏｎ2＞４Ｌｓ／Ｃｊが成り立つ回路装置と、それを用いた電力変換器。
【請求項１３】
請求項９に記載された回路装置であって、前記ダイオード素子と並列に接続された第１の容量Ｃと、前記第１の容量Ｃと直列接続された第１の抵抗Ｒと第１のインダクタンスＬが、前記ダイオードと並列接続されたことを特徴とする回路装置。
【請求項１４】
請求項９に記載された回路装置であって、請求項５に記した容量Ｃと抵抗Ｒが同一のチップに内蔵された集積回路素子を有する回路装置と、それを用いた電力変換器。
【請求項１５】
請求項９に記載された回路装置であって、請求項５に記載された集積回路素子が、整流特性を有することを特徴とする回路装置。
【請求項１６】
請求項１２に記載された素子を組み合わせた回路装置であって、出力端子を有し、上記出力端子を上記請求項１記載の回路装置の負極端子と、第２の回路装置の正極端子を同電位で接続したことを特徴とする変換器回路。
【請求項１７】
請求項９に記載された回路装置と、電圧２００Ｖ以上の電源を組合わせた変換器回路。
【請求項１８】
請求項９に記載された回路装置であって、請求項６に記載された変換器回路であり、上記スイッチング素子と、上記ダイオード素子を同梱したパワーモジュール。
【請求項１９】
請求項９に記載された回路装置であって、請求項７に記載されたパワーモジュールに、請求項９に記載の第１の容量Ｃと第１の抵抗Ｒを同一チップに内蔵した、回路モジュールを接続したことを特徴とする変換器。
【請求項２０】
請求項１に記載された回路装置であって、スイッチング素子の、ターンオンまたはターンオフ時の過渡的なインピーダンスを制御することによって、交流端子の振動電流を低減
することを特徴とするゲート制御装置、及びそれを用いた電力変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも一つのスイッチング素子とこれに並列に接続されたフリーホイールダイオードとを有する回路装置，インバータ，コンバータ等の電力変換器システムの回路，実装方式に関するものである。
【背景技術】
【０００２】
半導体パワーモジュールはインバータを構成する素子として幅広い分野で使用されている。特に、スイッチング素子にＳｉ−ＩＧＢＴ（Insulated Gate Bipolar Transistor）を、フリーホイールダイオードにＳｉ−ＰｉＮダイオード（以下、ＰＮＤ）を用いたパワーモジュールは、高耐圧・低損失に優れ、鉄道・家電など幅広い分野で使用されている。近年、省エネが重要性を増しており、パワーモジュールには、更なる低損失化が求められている。パワーモジュールの損失はパワーデバイスの性能で決まるが、Ｓｉ−ＩＧＢＴは年々高性能化しているのに対して、Ｓｉ−ＰＮＤは大きなブレークスルーがないのが現状である。現状のダイオードでは、ＩＧＢＴのターンオンの際にダイオード中に蓄積されたキャリアが排出されるリカバリ電流が問題となっており、スイッチング損失を増大させる他ノイズの原因にもなっている。その為、リカバリの少ないダイオードが強く求められている。しかし、Ｓｉ−ＰＮＤの特性は既に、ほぼＳｉの材料物性で決まる領域に達しているため、大幅なリカバリ電流の低減は難しい状況である。これまでに、リカバリ電流を抑制するため技術として、ＰＮＤのアノード側の表面にショットキー界面を持つ領域を設け少数キャリアの注入を制限する技術などが開発されている。尚、ショットキー領域を有するＰＮＤの一例が特許第２５９０２８４号公報（特許文献１）に示されている。
【０００３】
一方、炭化珪素（ＳｉＣ）を基体とするパワー素子は、ＳｉＣの優れた物理特性から、Ｓｉのパワー素子を凌駕する性能が期待されている。ＳｉＣは破壊電界強度が大きいため、Ｓｉに比べ素子を大幅に薄くできることから、ユニポーラデバイスであっても高耐圧化と通電時の低抵抗化を同時に達成できる。又、バイポーラデバイスであっても、素子を薄くできることから、デバイスに蓄積されるキャリアが少なくなりスイッチング特性を向上させることができるという特徴もある。ＳｉＣデバイスのなかでも、ダイオードはスイッチング素子に比べ低オン抵抗化、大容量化が進んでいる。このため、Ｓｉ−ＩＧＢＴとＳｉＣのダイオードを組み合わせることにより、低損失化を実現する試みが行われている。尚、Ｓｉ−ＩＧＢＴとＳｉＣのダイオードを組み合わせた例が特開２００６−１４９１９５号公報（特許文献２）に示されている。
【０００４】
ＳｉＣのダイオードは、Ｓｉと異なりショットキーバリアダイオード（以下、ＳＢＤ）でも３ｋＶ以上の高耐圧を出すことが可能なため、耐圧クラスに応じてＳＢＤとＰＮＤを使い分けることができる。ＳＢＤはＰＮＤに比べて、拡散電位が小さく定格電流通電時の順電圧を低く抑えられるため、低耐圧領域で用いられる。又、ユニポーラデバイスであるため、ＩＧＢＴターンオンの際のリカバリ電流を非常に小さくすることができる。しかし、逆にリカバリ電流がほぼゼロになってしまうため、電流が急峻に変化し回路内の容量とインダクタンス成分の共振によるスイッチングノイズが発生してしまう。ノイズは素子を破壊するだけでなくシステム全体に障害を起こす可能性がある。更に、ＳＢＤはＰＮＤに比べ大電流を流すことができないため、サージと呼ばれる瞬間的な大電流で素子が破壊する恐れがある。一方、ＰＮＤは拡散電位が高いために低耐圧領域では定格電流通電時の順電圧が高くなってしまうが、バイポーラデバイスであるためドリフト層の厚さによる電圧増加分が少ない。従って、高耐圧領域ではＳＢＤに比べ定格電流通電時の順電圧が小さくなる。又、大電流を流すことができるためサージに対する耐量も高い。このように、ＳＢＤとＰＮＤはそれぞれ長所短所があり、用途に応じて使い分けることが求められる。
【０００５】
一方で、近年、これら２種類のダイオードを組み合わせた素子としてＭＰＳ（Merged PiN Schottky）という構造も提案されている。これは、アノード側にＰＮ接合領域とショットキー接合領域を併せ持つ構造である。そして、通常動作領域では主にショットキー接合領域が働き、サージ電流が流れる際はＰＮ接合領域が動作し素子を守る構造となっている。又、逆バイアス時はＰＮ接合領域から空乏層が伸びショットキー接合領域が高電界にさらされないため、ショットキー接合からのリーク電流を抑制できるという特徴もある。尚、ＭＰＳの一例がProceedings of ISPSD２００６，３０５，“2nd Generation SiC Schottky Diode： A new benchmark in SiC device ruggedness”（非特許文献１）に示されている。
【０００６】
また、電力変換器は、スイッチと整流器からなる電気回路で構成されている。
【０００７】
インバータやコンバータをはじめとする電力変換器は、直流と交流の電力変換や、交流の周波数変換などを行うために用いられており、大容量のモータ駆動システムや、送電，変電などといった電力システムに用いられている。
【０００８】
上記システムに用いられる変換器用素子としては、大容量の用途においては、損失低減の観点から、高耐圧のトランジスタやダイオードなどのパワー半導体素子が使われている。
【０００９】
近年はトランジスタに電圧制御型の素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）が使われて、低損失化、高速化が可能となっている。一方ダイオードは従来は、ｐ型半導体とｎ型半導体の接合の整流特性を用いたｐｎダイオード（以下ＰＮＤと略）が使われてきた。これら半導体材料は一般的には珪素（Ｓｉ）が用いられている。
【００１０】
Ｓｉなど従来の半導体を用いたＰＮＤにおいては、順方向では、ＰＮ接合によるキャリア蓄積効果により、ダイオード内部に電子とホールという２つキャリアが注入する効果により抵抗が下がり、電流密度を大きくすることができるという特徴がある。
【００１１】
しかし、逆方向電流によって、（逆バイアス）リカバリ損失が生じるという欠点がある。逆バイアスリカバリ損失は、高圧の回路において大きくなるという特徴があり、高圧の
変換器回路においてはダイオードの損失と、損失による発熱が問題となっていた。
【００１２】
一方、ショットキー接合を含むダイオードを使用すると、導通時のキャリア蓄積効果が大幅に小さくなる。このためリカバリ動作が小さく、逆方向電流が小さいという特徴をもつ。従って、スイッチング時のダイオードの損失が小さくなるという特徴がある。
【００１３】
近年、半導体材料として、炭化珪素（ＳｉＣ）や、窒化ガリウム（ＧａＮ）などといったワイドバンドギャップの化合物半導体を用いることによって、高耐圧の素子においても、ダイオードの内蔵抵抗を小さくすることができ、電流密度を高くできるなど、高性能化ができることが知られている。
【００１４】
また、ワイドバンドギャップの化合物半導体を用いると２００Ｖ以上の高耐圧の変換器回路に用いるダイオードにおいてショットキー接合を用いたダイオード素子が使うことが可能となる。
【００１５】
電力変換器は、スイッチと整流器からなる電気回路で構成されている。
【００１６】
インバータやコンバータをはじめとする電力変換器は、直流と交流の電力変換や、交流の周波数変換などを行うために用いられており、大容量のモータ駆動システムや、送電，変電などといった電力システムに用いられている。
【００１７】
上記システムに用いられる変換器用素子としては、大容量の用途においては、損失低減の観点から、高耐圧のトランジスタやダイオードなどのパワー半導体素子が使われている。
【００１８】
近年はトランジスタに電圧制御型の素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）が使われて、低損失化、高速化が可能となっている。一方ダイオードは従来は、ｐ型半導体とｎ型半導体の接合の整流特性を用いたｐｎダイオード（以下ＰＮＤと略）が使われてきた。これら半導体材料は一般的には珪素（Ｓｉ）が用いられている。
【００１９】
Ｓｉなど従来の半導体を用いたＰＮＤにおいては、順方向では、ＰＮ接合によるキャリア蓄積効果により、ダイオード内部に電子とホールという２つキャリアが注入する効果により抵抗が下がり、電流密度を大きくすることができるという特徴がある。
【００２０】
しかし、逆方向電流によって、（逆バイアス）リカバリ損失が生じるという欠点がある。逆バイアスリカバリ損失は、高圧の回路において大きくなるという特徴があり、高圧の
変換器回路においてはダイオードの損失と、損失による発熱が問題となっていた。
【００２１】
一方、ショットキー接合を含むダイオードを使用すると、導通時のキャリア蓄積効果が大幅に小さくなる。このためリカバリ動作が小さく、逆方向電流が小さいという特徴をもつ。従って、スイッチング時のダイオードの損失が小さくなるという特徴がある。
【００２２】
近年、半導体材料として、炭化珪素（ＳｉＣ）や、窒化ガリウム（ＧａＮ）などといったワイドバンドギャップの化合物半導体を用いることによって、高耐圧の素子においても、ダイオードの内蔵抵抗を小さくすることができ、電流密度を高くできるなど、高性能化ができることが知られている。
【００２３】
また、ワイドバンドギャップの化合物半導体を用いると２００Ｖ以上の高耐圧の変換器回路に用いるダイオードにおいてショットキー接合を用いたダイオード素子が使うことが可能となる。
【００２４】
【特許文献１】特許第２５９０２８４号公報
【特許文献２】特開２００６−１４９１９５号公報
【特許文献３】特開２００６−１４９１９５号公報
【非特許文献１】Proceedings of ISPSD２００６，３０５，“2nd Generation SiC Schottky Diode：A new benchmark in SiC device ruggedness”．
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、ＭＰＳ構造を含め、通常動作でＳＢＤのみが動作するデバイスにおいては、先に述べた回路内の容量とインダクタンス成分の共振によるノイズが発生してしまう。ノイズを抑制するためには、少しリカバリ電流を流してスイッチングをソフトにすればよいが、上記のＭＰＳ構造では、通常動作領域でＰＮＤは動作せずリカバリ電流はほとんど流れないため、ノイズを抑制することはできない。このＭＰＳ構造は、図９に示す構造を持っている。アノード側にＰＮ接合領域とショットキー接合領域を併せ持つ構造である。高濃度Ｎ+型層１４とＮ-型ドリフト層１３が積層されており、Ｎ-型ドリフト層１３内に複数のｐ型不純物層１２及びｐ型ターミネーション層１６が形成されている。ｐ型不純物層１２に対しては、コンタクトメタル層１１を介してアンード電極１０が形成されている。尚、図の符号１１と１３の界面がショットキー接合部、符号１２と１３の界面がｐｎ接合部である。又、高濃度Ｎ+型層１４の裏面にはカソード電極１５が形成される。又、層１７は絶縁体層である。
【００２６】
一方、３ｋＶ以上の高耐圧用途では、ＭＰＳ構造でも通常動作領域でＰＮＤとＳＢＤの順電圧が同程度になることがあるため、２種類のダイオードが同時に動作しノイズを低減できる可能性がある。しかし、上記ＭＰＳ構造をそのまま高耐圧用途に適用しても、電位勾配はショットキー領域に集中し、ＰＮ接合領域近傍での電位勾配がほとんど生じなくなり、ＰＮ接合の拡散電位以上の電圧をかけてもＰＮＤが動作しないという難点があった。
【００２７】
以上の技術的背景の下に、本願発明は、既存の変換回路におけるノイズを低減しつつ、当該回路の導通損失を低減せんとするものである。
【００２８】
また、スイッチングデバイスと、（逆）並列に接続されたダイオードを組み合わせた変換器回路においては、ダイオードにリカバリ（逆方向、逆回復）電流が流れるために、入力、出力端子の電圧や電流の変動が発生する。このため変換器の入出力端子に過剰な電圧が生じることにより、素子の破壊が起きることがあり問題となっている。またダイオードの電圧，電流の変動によって周辺回路に対してノイズを発生し、周辺機器の誤動作を引き起こすことが問題となっている。
【００２９】
整流素子としてＳＢＤなどショットキー接合を内蔵するダイオードを使うと、逆方向リカバリ時の損失を小さくすることができる。そこでＳｉＣ，ＧａＮといった絶縁破壊電界の大きい化合物半導体でショットキー接合を内蔵するダイオードを使うことで、高圧用ダイオードの損失を大幅に低減できることが知られている。
【００３０】
しかし、化合物半導体のショットキー接合を内蔵するダイオードを使うと、高周波の電圧，電流の振動波形が生じることがある。
【００３１】
この現象が起きる原因は、ショットキー接合の接合容量と、電力変換器を構成する配線の寄生インダクタンスによる共振現象によって引き起こされるものである。この現象は周辺回路に対するノイズ源になり得る。従って、電磁両立性（ＥＭＣ：Electromagnetic Compatibility）から、ノイズ源となるダイオード逆方向リカバリ時の振動を低減することが課題となっている。
【課題を解決するための手段】
【００３２】
本発明は、パワーモジュール内のフリーホイールダイオードの構成を、ＳＢＤとＰＮＤとを別チップで並列に配置することに最も大きな特徴を有する。前記ＳＢＤとしては、シリコンより大きなバンドギャップを有する半導体材料を母材とするもの、前記ＰＮＤとしては、シリコン或いはシリコンより大きなバンドギャップを有する半導体材料を母材とするものが用いられる。以下の本願発明の主な形態を列挙する。
（１）少なくとも、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、
前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ
これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする回路装置である。
（２）少なくとも、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードを有し、
前記フリーホイールダイオードが、ＰｉＮダイオードと、直列に接続された二つ以上のショットキーバリアダイオードとで構成され、
前記ショットキーバリアダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とし、
前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする回路装置である。
（３）前記シリコンより大きいバンドギャップを有する半導体材料が、炭化珪素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であることを特徴とする前項（１）に記載の回路装置である。
（４）前記ショットキーバリアダイオードと前記ＰｉＮダイオードとを構成するシリコンより大きいバンドギャップを有する半導体材料が、炭化珪素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であることを特徴とする前項（２）に記載の回路装置である。
（５）前記ショットキーバリアダイオードが複数個の並列したショットキーバリアダイオードのチップで構成され、前記ＰｉＮダイオードのチップ数が、前記ショットキーバリアダイオードのチップ数より少ないことを特徴とする前項（１）に記載の回路装置である。
（６）前記ＰｉＮダイオードの接合面積が、前記ショットキーバリアダイオードの接合面積より少ないことを特徴とする前項（１）に記載の回路装置である。
（７）前記ショットキーバリアダイオードが、ジャンクションバリアショットキーダイオードであることを特徴とする前項（１）或いは（２）に記載の回路装置。
【００３３】
以上、本願発明の骨子を説明したが、本願発明によれば、基本的にＳＢＤとＰＮＤを別チップで並列に接続するため、各ダイオードに等しく電圧がかかり独立に動作する。又、ＳＢＤとＰＮＤの順電圧が等しくなる電流領域付近で使用するため、ＳＢＤの優れたリカバリ特性を維持しながらノイズを低減することができる。
【００３４】
また、上述の課題を解決する方法として、第１に整流素子として（絶縁破壊電界の高い）化合物半導体を材料としたショットキー接合を内蔵するダイオードを組合わせた上で、ダイオードの電流が０になり、リカバリする際の電源と正極端子、負極端子の間の閉回路によって決まるインピーダンスＲ，Ｌ，Ｃに関して、
Ｒ2＞４Ｌ／Ｃ            （１）
を満たす回路システムを提供することで上述の課題を解決するものである。
【発明の効果】
【００３５】
本願発明によれば、既存の変換回路におけるノイズを低減できる。
【００３６】
また、本願発明によれば、少なくとも還流電流が０になる瞬間に、電源，スイッチング素子，ダイオードとそれを繋ぐ接続配線の間の回路定数が非共振条件となる。これにより、ダイオードリカバリ時特有の振動電流の低減と、これによる損失，ノイズを共に低減することができる。
【００３７】
これによって低損失，低ノイズを両立する電力変換器の電気回路方式と、それを実現する変換器システムを提供することができる。
【発明を実施するための最良の形態】
【００３８】
以下、本願発明の実施例を図面を用いて説明する。
【実施例１】
【００３９】
実施例１を説明する。本例は、少なくとも、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ、これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする回路装置の例である。尚、前記シリコンよりもバンドギャップが大きい半導体材料の代表的な例は炭化珪素（ＳｉＣ）である。又、この材料として、窒化ガリウム（ＧａＮ）をも用いることが出来る。尚、フリーホイールダイオードとは、スイッチング素子のスイッチングに基づく回路の突然の変化を平滑化して、特性の電圧を保持し、スイッチング素子のオフ時には負荷に必要な電流を流す役割の、当該スイッチング素子の保護の役割を担うものである。
【００４０】
図１は本発明の第一の実施例で、パワーモジュールをインバータ回路に用いた際の回路図の主要部を示したものである。図２はパワーモジュールの一部の斜視図である。尚、図２では、前記スイッチング素子Ｓｉ−ＩＧＢＴ２とＳｉ−ＩＧＢＴ２′とで、図１におけるＩＧＢＴ２の相当する。そして、パワーモジュールの中にＳｉ−ＩＧＢＴ２に対して、ＳｉＣ−ＳＢＤ３及びＳｉ−ＰＮＤ４が並列に接続されている。Ｓｉ−ＩＧＢＴ２の両端が当該インバータ回路の電源に接続されている。こうしたインバータ回路の構成要素は、実装基板８上に、図２に例示するように配置されている。尚、図２は回路の一部を例示したもので、全回路を示すものではない。図２での各符号は図１のそれと同様である。尚、符号５はエミッター端子、符号６はゲート端子、符号７はコレクタ端子を示す。
【００４１】
本実施例の動作を簡単に説明する。３相インバータ回路においては、直列に接続されたふたつのＩＧＢＴ（ＩＧＢＴ３およびＩＧＢＴ３′）が３相並列に接続されており、計６つのＩＧＢＴを順次オンオフさせることにより直流を任意の交流に変換することができる。ＩＧＢＴに並列に接続されたダイオード（ショットキーバリアダイオード３，３′およびＰｉＮダイオード４，４′）はＩＧＢＴがオフしている際に必要な電流を担う役割を果たしている。例えば、ＩＧＢＴ３をターンオフさせると、負荷に流れていた電流はＩＧＢＴ３′に並列に接続されたショットキーバリアダイオード３′およびＰｉＮダイオード４′に流れる。このとき、それぞれのダイオードに流れる電流比はダイオードの面積比および静特性で決まる。一方、この状態でＩＧＢＴ３′をターンオンさせるとショットキーバリアダイオード３′およびＰｉＮダイオード４′に流れていた電流は止まり、逆にダイオードに蓄積されていたキャリアが逆方向にリカバリ電流として流れる。このリカバリ電流はスイッチング損失を増大させる要因になるが、回路の共振によるノイズを抑制するダンパーの役割を担うという側面も持っている。
【００４２】
ＳｉＣ−ＳＢＤにＳｉのＰＮＤを組み合わせた事に起因して、次の利点が生ずる。Ｓｉ−ＰＮＤはＳｉＣ−ＰＮＤに比べてリカバリ電流が多いため、小面積のＳｉ−ＰＮＤを混載するだけでノイズを抑制することができる。図３にＳｉＣ−ＳＢＤとＳｉ−ＰＮＤの静特性の比較を示す。図には素子定格と通常使用する領域（斜線部）の例を示している。Ｓｉ−ＰＮＤを用いる際の特徴としては、図４に示すように、ＳｉＣ−ＳＢＤとＳｉ−ＰＮＤの静特性が似ているため、どの電流領域においてもＳｉＣ−ＳＢＤとＳｉ−ＰＮＤに流れる電流の比率をほぼ一定にすることができるという点である。そのため、ＳｉＣ−ＳＢＤとＳｉ−ＰＮＤに流れる電流の比率を常に最適に保つことができるため、ノイズとリカバリのトレードオフはより効果的に改善できる。また、本実施例ではどの耐圧クラスでもＳｉＣ−ＳＢＤとＳｉ−ＰＮＤの静特性は比較的近いため、耐圧に関係なく有効である。本実施例では、各デバイスの耐圧の例は４.５ｋＶである。
【００４３】
次に具体的な特性例を説明する。図４に、ＳｉＣ−ＳＢＤのみでインバータ回路を構成した場合、Ｓｉ−ＰＮＤのみの場合、及び、ＳｉＣ−ＳＢＤとＳｉ−ＰＮＤとを混載した場合のリカバリ特性を、比較して示す。各々の場合を、図中に、ＳｉＣ−ＳＢＤ，Ｓｉ−ＰＮＤ、及び混載と記した。各図において、横軸が時間、縦軸が電流或いは電圧を示す。ＳＢＤのみの場合、リカバリ電流３１は非常に小さいが、回路内の容量とインダクタンス成分の共振によるノイズが発生（４１）してしまう。ＰＮＤのみの場合は、リカバリ電流３２は大きくなるがスイッチングがソフトになるためノイズは発生しない（４２）。一方、ＳｉＣ−ＳＢＤとＳｉ−ＰＮＤとを混載した場合は、リカバリ電流３３はＳＢＤとＰＮＤの中間となるが、ＰＮＤが動作するためノイズは発生しない（４３）。
【００４４】
ＳＢＤとＰＮＤの面積比はＳＢＤが多い方が望ましい。なぜなら、リカバリ電流はＳＢＤの方が小さいため、損失の観点では電流の大部分はＳＢＤに流した方が有利で、ＰＮＤはノイズを低減するために最低限の面積だけ混載すればよいからである。ノイズを低減するために必要なＰＮＤの比率に関しては回路のインダクタンス等により変化するが、概ねＰＮＤに流れる電流が半分以下でノイズは低減できる。また、面積比を変える手段としては各チップの面積を変えるのではなく、図５および図６に示すようにそれぞれのチップ数を変えることが有効である。これにより面積比を簡単に変えることができる。
【００４５】
又、本実施例ではＳＢＤとＰＮＤを別チップで混載している。これは、先にも述べたとおり耐圧３.３ｋＶ以上ではＭＰＳ構造を作成してもＰＮＤが正常に動かないためである。同一チップ上にＳＢＤとＰＮＤを配置した場合でも、ＰＮ接合領域を十分広くとればＰＮＤの中心付近は正常に動作するが周辺部は動作しない。一方、別チップにすれば、すべてのアクティブ領域でダイオードが正常に動作するため面積的なロスがないだけでなく、プロセスの簡略化や歩留まりの向上も期待できる。現在、ＳｉＣの基板には、ＰＮ接合に悪影響を及ぼすといわれている基底面転位が数多く存在する。従って、ＰＮ接合を有するＰＮＤはＳＢＤに比べ歩留まりが低い。その為、ＳＢＤとＰＮＤを同一チップ上に形成するよりも、別チップにしてあとで組み合わせる方がトータルの歩留まりが向上し、コストを低減できる。基板品質が改善された場合でも、ＰＮＤは接合をイオン注入で形成することにより欠陥が入りやすいため、同様の効果がある。
【００４６】
この第１の実施例は、ＳｉＣ−ＳＢＤとＳｉＣ−ＰＮＤの組み合わせであったが、ＳＢＤはジャンクションバリアショットキーダイオード（ＪＢＳ）に置き換えても良い。ＪＢＳとはＳＢＤの表面にＰ領域を持った構造で、逆バイアス時にＰＮ接合から空乏層が伸びショットキー界面を保護するタイプのデバイスである。ＭＰＳとの違いは、Ｐ領域にオーミックコンタクトをとっておらずＰＮ接合領域がダイオードとして働かない点である。そのため、ＪＢＳの順方向特性はＳＢＤと同様であり、本実施例にも適用可能である。
【００４７】
次に、実施例２を説明する。本例は、少なくとも、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードを有し、前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードと、直列に接続された二つ以上のＰｉＮダイオードとが並列に接続して構成され、前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする回路装置の例である。
【実施例２】
【００４８】
図７は、実施例２で、パワーモジュールをインバータ回路に用いた際の回路の一部を示したものである。図１の例と異なる点は、（１）第１点は、シリコン半導体よりなるＰｉＮダイオードに変えて、シリコンよりもバンドギャップが大きい半導体材料になるＰｉＮダイオードを用いること、（２）第２点は、こうしたショットキーバリアダイオードを直列に接続されて用いられる点である。前記シリコンよりもバンドギャップが大きい半導体材料の代表的な例は炭化珪素（ＳｉＣ）である。又、この材料として、窒化ガリウム（ＧａＮ）をも用いることが出来る。図８に、本例の電圧電流特性を例示する。実線の曲線がＳｉＣのＰＮＤの特性、点線の曲線がＳｉＣのＳＢＤを二つ直列の接続したものの特性である。通常、ＳｉＣ−ＰＮＤとＳｉＣ−ＳＢＤは静特性が大きく異なり、通常動作領域でふたつのダイオードが同時に動作することはほとんどなかったが、ＳｉＣ−ＳＢＤを２直列にし電流が立ち上がる電圧を上げることによりふたつのダイオードが同時に動作する領域が生じている。これにより、実施例１と同様にＳｉＣ−ＰＮＤのリカバリ電流によりノイズを抑制しつつＳｉＣ−ＳＢＤの混載によりトータルのリカバリ電流を小さくすることで損失を抑制することができる。
【００４９】
なお、上記の実施例において、スイッチングデバイスはＳｉ−ＩＧＢＴ以外のデバイス、例えばＳｉ−ＧＴＯ（Gate Turn On Thyristor），ＳｉＣ−ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor），ＳｉＣ−ＪＦＥＴ（Junction Field Effect Transistor)などでもよい。
【００５０】
本願発明は、少なくとも一つのスイッチング素子を有し、当該スイッチング素子がオフになると導通になり、スイッチング素子がオンになると逆方向にバイアスされるダイオードを有する回路装置、もしくは回路モジュールであるが、本願発明は、特に、直交変換に用いるインバータ，整流器、或いは直流変換器など、各種変換器に適用して、極めて有用である。
【実施例３】
【００５１】
本発明に基づく第３の実施形態における変換器回路の構成について、図を参照しながら説明する。
【００５２】
図１０は、本発明の変換器回路構成における基本回路を示してある。図１０において、第１のスイッチング素子２０１，第１のショットキーダイオード２０２，第１の容量２０３，第１の抵抗２０４，正極側インダクタンス２０５，交流端子２０６，回路正極端子２０７，回路負極端子２０８，第２０２のスイッチング素子２１１，第２のショットキーダイオード２１２、第２の容量２１３，第２の抵抗２１４，負極側インダクタンス２１５を備えることを表している。
【００５３】
本実施例の回路について図１０を用いて説明する。
【００５４】
図１０は、変換器回路を構成するダイオードとスイッチング素子を組合わせた基本回路を示している。この基本回路を組み合わせて、インバータやコンバータ，昇降圧チョッパといった変換器回路として使用する。
【００５５】
本発明は、図１０で示したように、ダイオード２０２として、化合物半導体で作られたショットキーダイオード（ＳＢＤ）を用いると同時に、容量Ｃ２０３と、第１の抵抗Ｒ２０４と、配線などのインダクタンス成分Ｌ２０５を調整した上で、基本回路を構成すること、変換器回路に使用するという方式を考えた。
【００５６】
本発明の効果について通常の場合と比較して説明する。
【００５７】
通常のスイッチング素子と、スイッチング素子に対して逆並列に接続されたダイオードの回路からなるインバータ回路においては、ダイオードリカバリ時の振動電流が発生する。これは、ダイオードリカバリ時における、電源など回路外部に取り付けられた正極端子、負極端子間の寄生インダクタンスＬｓや寄生抵抗Ｒｓと、オン側のスイッチング素子のオン抵抗Ｒｏｎとダイオードの寄生抵抗Ｒｄや寄生容量Ｃｓといった回路定数によって起きる現象によるものである。
【００５８】
通常は１つのスイッチング素子がターンオンすると、ターンオンしたスイッチング素子と並列接続されていないダイオードと、負荷の間に流れていた順方向電流が小さくなり０になる。この直後から前述したダイオードには逆バイアスがかかる。ダイオードには整流効果があり、逆方向電流が流れないというのが理想的である。しかし、実際には逆バイアス時のダイオード寄生容量Ｃｊを充電する時間は逆方向電流が流れる。この瞬間に共振現象が起こり、振動電流が発生する。
【００５９】
この瞬間の共振条件を決めるのは、電源回路とターンオンしたスイッチング素子の過渡的に変化する抵抗成分Ｒｏｎ、ターンオンしたスイッチング素子と並列接続されていないダイオードの寄生容量Ｃｊと、回路の寄生インダクタンスＬｓといった回路定数で決まる判別式Ｄ
Ｄ＝Ｒｏｎ2−４Ｌｓ／Ｃｊ            （２）
である。この判別式ＤはＤ≦０になる場合、共振系となる。またＤ＞０の場合非共振系となる。即ち、ノイズの原因となるリカバリ時の振動電流が発生しないようにするためには、変換器回路の内部インピーダンスで記述される判別式Ｄを正にする必要がある。
【００６０】
従来の回路方式においては、Ｄ＜０となる共振条件を満たすため、リカバリ時の電流や電圧振動が変換器回路内にて共振するためノイズの原因となっていた。
【００６１】
本実施例においては、ターンオンしたスイッチング素子と並列接続されていないダイオードの寄生容量Ｃｊに対して、並列に第１の容量Ｃｓが接続している。そのため、共振条件をきめる閉回路における（２）式の容量成分が第１の容量Ｃｓの分だけ増加する。即ち上記の判別式Ｄは
Ｄ＝Ｒｏｎ2−４Ｌｓ／（Ｃｊ＋Ｃｓ）      （３）
となる。これによってダイオードリカバリが原因の振動電流が生じる瞬間の過渡的なインピーダンスで与えられる判別式Ｄが正になるような容量Ｃｓを、リカバリするダイオードと並列接続することによって、非共振条件を満たす回路を提供することができる。従って、この追加した容量によってダイオードリカバリが原因の振動電流を抑えることができ、低ノイズの変換器回路を提供することができる。
【００６２】
また図１０の第１の容量Ｃｓ２０３と直列で、図１０のダイオード２０２と並列に取り付けた第１の抵抗Ｒｓ２０４はリカバリ時の電圧の振動を抑える効果がある。ダイオードのリカバリ時には逆方向電流が生じるとともにダイオードに逆方向電圧が生じる。この電圧の時間変化率は、第１の容量Ｃｓと、第１の抵抗Ｒｓできまる時定数で制御することが可能であるので、適当な抵抗値Ｒｓを挿入することで、変換器のノイズを抑制する効果がある。
【００６３】
また、同じ電圧で使用する変換器で比較すると、ダイオード２０２に化合物半導体のショットキーダイオードを使うことによって、従来のＳｉのＰＮＤに対して損失は小さくなる。
【００６４】
従って、本実施例によって、上記課題を達成する電気回路および変換器を提供することができる。
【００６５】
尚、本実施例では、第２のスイッチング素子がターンオンしたときの、第１のショットキーダイオードのリカバリに対する負荷回路を示したものであったが、第１のスイッチング素子がターンオンしたときにおきる、第２のショットキーダイオードのリカバリ現象に関しても第２の容量や第２の抵抗の最適化によって同様な特性と、それによるノイズ低減効果があることは明らかである。
【実施例４】
【００６６】
図１１に本発明の第２の実施例を示す。図１１においては図１と同じ構成要素には同一の符号を付してある。図１と異なる点は、第１のダイオードと第２のダイオードに並列接続された容量と抵抗を、振動抑制用ダイオード２０９、２１０に置き換えたものである。
【００６７】
本実施例における効果について説明する。ダイオードはスイッチングに応じて、容量Ｃｓと、抵抗Ｒｓが変化する可変容量と可変抵抗が直列接続されたものと等価である。このため、実施例１で説明したようにリカバリが起きる瞬間において、回路の内部インピーダンスが（２）式を満たすように、第１のダイオードや第２のダイオードのインピーダンスを調整することによって、課題を達成する変換器回路を提供することができる。
【００６８】
実施例１のときと同様に、前記ダイオードがリカバリする瞬間において、振動抑制用ダイオードのインピーダンスが（２）式のＤが正になるように調整することで、ダイオードのリカバリ時の振動電流を抑えることができる。本実施例と異なり、実施例１の時と異なり、振動抑制用ダイオードの抵抗成分Ｒｄと容量成分Ｃｄが追加されたことによって、スイッチング時の回路全体の合成インピーダンスが過渡的に変化する。例えばこの振動抑制用ダイオードがＰＮＤの場合、スイッチング時の抵抗成分Ｒｄと、容量成分Ｃｄはスイッチング時の過渡現象によって変化する。従って、ダイオードとターンオンしているスイッチング素子と付属部品からなる閉回路において、ダイオードがリカバリする瞬間の過渡的なインピーダンスが、（１）式を満たすように最適化することで、上記課題を克服し、本発明における効果を得ることができる。なお、容量と抵抗を振動抑制用ダイオードに置き換えることによって、回路の部品点数が下がるので、全体の回路の部品数削減や、回路実装の簡略化などの複合的な効果が期待できる。
【００６９】
なおこの振動抑制用ダイオードは化合物半導体に限らず、従来のＳｉ半導体などでも作ることが可能である。
【実施例５】
【００７０】
図１２に本発明の第３の実施例を示す。図１２においては図１と同じ構成要素には同一の符号を付してある。図１と異なる点は、第１の複合ダイオード２１６と第２の複合ダイオード２１７はショットキー接合とＰＮ接合を持つ複合ダイオードに置き換えたものである。ダイオードの内部にｐｎ接合を内蔵することによって、順方向電流の特性はよくなる。ただしダイオードのリカバリの瞬間は、リカバリによる電圧、電流振動がはじまるときの初期の電荷量が大きくなるため、振動が大きくなる。これを抑えるために実施例１、２で示したようにリカバリするダイオードと並列に振動抑制用の容量や抵抗といった素子を設けることで、（１）式に示した条件を過渡的に満たすようにダイオードを設計することで、本発明の効果を実現することができる。
【実施例６】
【００７１】
図１３に本発明の第４の実施例を示す。図１３は図１２の内蔵したダイオード等価回路を示している。ショットキーダイオード部１８と並列に、ｐｎダイオード部１９が存在する。回路はダイオード１６，１７が並列の構成とすることで、本発明の効果を実現することが可能である。
【実施例７】
【００７２】
図１４に本発明の第５の実施例を示す。図１４は、図１２で示した複合ダイオードチップのアノード電極付近の断面図を示している。図１４について説明する。ｐドープ領域２２０、ｎドープ領域２２１，オーミック接触２２２，ショットキー接触２２３，金属電極２２４を示している。実際のダイオードはこの繰り返し構造になっているものを使用している。金属電極２２４がアノード電極となる。ｐ型の不純物をドープした部分２２０と、ｎ型にドープされた領域２２１という２つの半導体領域に金属電極２２４を接触させる。これによって、ｐ型半導体部分をオーミック接触２２２、ｎ型半導体部分をショットキー接触２２３を形成することによって、同一チップ内にｐｎダイオードとショットキーダイオードを形成することができる。このなおこの複合ダイオードを使うときの振動電流を抑えるためには、ｐドープ領域２２０，ｎドープ領域２２１の領域の不純物濃度を最適化することで、ダイオード内部のインピーダンスが（１）式を満たすような変換器回路および電力変換システムを提供することができる。
【実施例８】
【００７３】
図１５に本発明の第４の実施例を示す。図１５は図１２と同様の構成における変換器回路図である。第１のゲート端子２２５、第２のゲート端子２２６である。ゲート端子にオン信号を入れることによって、スイッチング素子をオンすることができる。このスイッチと対側につけられたダイオードはリカバリする。仮にこのダイオードに流れるリカバリ電流の共振条件は（２）式で書き表すことができる。即ちＲｏｎを０から逆方向に流れる期間において過渡的に大きくすることによって、（１）と同様な条件を得ることができる。これによって、本発明の効果が実現することができる。
【００７４】
このような回路を実現する好適な実施例としては図１３に示すようにスイッチング素子のゲート信号レベルを下げることによって、リカバリの瞬間に過渡的にオン抵抗Ｒｏｎを大きくして、過渡的に（１）式を満足するような条件を作ることができる。従って、振動電流が抑制することができる。本発明の効果を実現することができる。
【実施例９】
【００７５】
図１６に本発明の第７の実施例を示す。図１６は、実施例６のＲｏｎを過渡的に大きくするときのゲート信号パルスである。スイッチング素子がＩＧＢＴの場合、ゲート電圧を制御することで、ＩＧＢＴの過渡的インピーダンスを変化させることができる。図１６はＩＧＢＴをターンオンさせるときの電圧指令の波形を図１６下に示した従来の信号と、図１６上に示した本発明における電圧指令波形の違いを比較した図面である。
【００７６】
オフにしていたＩＧＢＴのオンさせるときには、ゲートに正の電圧の加えるので、オフ状態のゲート電圧から、スイッチング素子がターンオンさせるための正の電圧を印加する。このため図１６下に示したような矩形パルスを加える。
【００７７】
一方、実施例６で示したように過渡的なインピーダンスを制御する際には、ＩＧＢＴの場合はゲート電圧Ｖｇ（ｔ）の電圧レベルを変えることで、ターンオンの間のインピーダンスを制御することが可能となる。図１６上で示したようにターンオンのパルスが印加されて、ＩＧＢＴがオンする際に高インピーダンスの期間を設ける。なおこの期間はＩＧＢＴと並列接続されていないダイオードがリカバリする瞬間に（１）式を満足する条件を作ることが可能である。
【実施例１０】
【００７８】
本発明を変換器で実現する実装形態を示す。
【００７９】
図１７に本発明の第８の実施例を示す。図１７は図１２と同様の構成における変換器を構成する基本回路とモジュール筐体の関係を示した図である。スイッチング素子２３１，ダイオード２３２，振動抑制用容量２３３，振動抑制用抵抗２３４，エミッタ端子２３５，コレクタ端子２３６，ゲート端子２３７，モジュール筐体２３８を備えている。
【００８０】
図１７は本発明を変換器で実現する最小限の構成回路の一例である。この最小構成の回路を組合わせると、上記に示した効果を満足する変換器回路をつくることができる。例えば、図１７の負極端子と、第２の構成回路の正極端子を接続し、接続点を出力端子とした上で、直列の構成回路の両端を電源に接続すると、２レベルのインバータを作ることができる。
【００８１】
図１７に示した回路は、従来ＩＧＢＴとダイオードが同梱されたモジュールと、外部回路を具備した変換器回路の基本回路である。従来は、外部回路が必要な場合、モジュールの外に接続配線を取り付けていた。例えば、実施例１や実施例２のように容量や抵抗をスイッチング素子と並列接続する際には、モジュールの外付け回路で提供していた。これは、従来のＳｉのリカバリによる損失が大きいためである。
【００８２】
本発明では、ダイオードに化合物半導体のショットキー接合が含まれるダイオードを使用しているので、リカバリ損失が、従来のＳｉのｐｎダイオードに比べて、大幅に低減している。このためモジュールの中に、変換器回路が（１）式に示したようにダイオードがリカバリする瞬間の非共振条件を満足するように、並列の容量や抵抗成分を同一のモジュールパッケージに実装した上、モジュールのような基本回路を提供することによって、上記の効果を果たす変換器回路を作ることができる。
【００８３】
本発明では、ダイオードを従来のＳｉのＰＮＤに対して、化合物半導体のＳＢＤを使用しているためダイオードのリカバリによって発生する損失を十分小さく抑えることができる。このため、図１７で示したように最小構成回路のモジュール内部に振動抑制用の基本回路を構成するモジュールの中に同梱することが可能となるメリットがある。これによって、変換器回路の部品点数の削減など、複合的な効果が期待できる。
【実施例１１】
【００８４】
図１８に本発明の第９の実施例を示す。図１８は図１７の構成におけるパッケージ内部のチップ配置の一例を示したものである。なお本実施例においては図１７の振動抑制用容量２３３，振動抑制用抵抗２３４を同一のチップに内蔵した構成を示している。図１７の筐体内部を構成する基板と素子の関係を示したものである。ワイヤボンディング２３９，基板正極部２４０，４１は基板負極部，スイッチング素子２４２，ダイオード素子２４３，振動抑制回路素子２４４，絶縁部２４５を備えている。本発明においては、耐圧２００Ｖ以上の変換器回路に適用するので、図１８に示したようにあらかじめ表面に配線パターンを形成して、裏面と絶縁した基板の上で絶縁部２４５を設けて、基板負極部２４１と絶縁し、スイッチング素子２４２や、ダイオード素子２４３や、振動抑制回路素子２４４を組合わせて、基板上に載せて、ワイヤボンディング２３９をすることで、図１７で示した回路パターン形成することができる。
【００８５】
なお、本実施例においては、ダイオード１チップ，スイッチング素子１チップ，振動抑制回路１チップの構成を示したが、それぞれの素子は、モジュールの電流定格が揃うように、チップの構成比を変更しても同様の効果が得られることは明らかである。
【実施例１２】
【００８６】
図１９に本発明の第１０の実施例を示す。図１９は図１８の振動抑制回路素子２４４の構造の一例を示したものである。なお本実施例においては図１８の振動抑制回路素子４４を同一のチップ構成とし、チップの表面と裏面の間にコンデンサ部と抵抗部を層状に形成した場合を示している。図１７の筐体内部を構成する基板と素子の関係を示したものである。表面電極２４６、コンデンサ部２４７、抵抗部２４８、裏面電極２４９である。
【００８７】
このように同一のチップの中に容量や抵抗成分をつくり基本回路を構成する。その組合わせによって（１）式を満たすような変換器回路を構成することで、簡便に変換器回路を構成することが可能になる。また振動抑制回路内の配線が小さいので、振動減衰回路素子のインピーダンスに占める、インダクタンス成分を小さくすることができる。これによって特性ばらつきの小さい回路を提供することできる。
【００８８】
なお、この振動抑制回路の素子の内部構造は図１９に示した積層構造になっているが、最適な容量や抵抗を形成するために、図１９以外の素子構造のチップをつくっても、本発明における効果を十分に実現することは明らかである。
【００８９】
上記に示した、好適実施例を逸脱しないアイデア、および好適実施例の複合的なアイデアは、本発明から容易に推敲することが可能である。
【００９０】
また本発明の実施例は、２レベルインバータを例に変換器回路を図示したが、本発明の変換器回路に関しては、電圧レベルを３個以上持つマルチレベルのインバータやコンバータ、あるいはＤＣ−ＤＣコンバータといった別の変換器にもあてはまることであり、本発明の実施例は、周知の変換器回路の一部に過ぎない。
【図面の簡単な説明】
【００９１】
【図１】本発明によるモジュールの第１の実施例の回路図である。
【図２】本発明によるモジュールの第１の実施例の斜視図である。
【図３】本発明によるモジュールの第１の実施例の電流電圧特性図である。
【図４】本発明によるモジュールの第１の実施例の効果を示す説明図である。
【図５】本発明によるモジュールの他の実施例の回路図の一部である。
【図６】本発明によるモジュールの他の実施例の斜視図である。
【図７】本発明によるモジュールの第２の実施例の回路図の一部である。
【図８】本発明によるモジュールの第２の実施例の電流電圧特性図である。
【図９】これまでの代表的なＭＰＳ構造の断面図である。
【図１０】実施例３の説明図。
【図１１】実施例４の説明図。
【図１２】実施例５の説明図。
【図１３】実施例６の説明図。
【図１４】実施例７の説明図。
【図１５】実施例８の説明図。
【図１６】実施例９の説明図。
【図１７】実施例１０の説明図。
【図１８】実施例１１の説明図。
【図１９】実施例１２の説明図。
【符号の説明】
【００９２】
１  インバータ回路の電源
２  Ｓｉ−ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）
３  ＳｉＣ−ショットキーバリアダイオード（ＳＢＤ）
４  ＳｉＣ−ＰｉＮダイオード（ＰＮＤ）
５  エミッタ端子
６  ゲート端子
７  コレクタ端子
８  実装基板
９  Ｓｉ−ＰｉＮダイオード（ＰＮＤ）
１０  アノード電極
１１  コンタクトメタル
１２  Ｐ型不純物層
１３  Ｎ型ドリフト層
１４  高濃度Ｎ型層
１５  カソード電極
１６  Ｐ型ターミネーション層
１７  絶縁体層
２０１  第１のスイッチング素子
２０２  第１のショットキーダイオード
２０３  第１の容量
２０４  第１の抵抗
２０５  正極側インダクタンス
２０６  交流端子
２０７  回路正極端子
２０８  回路負極端子
２０９  第１の振動抑制ダイオード
２１０  第２の振動抑制ダイオード
２１１  第２のスイッチング素子
２１２  第２のショットキーダイオード
２１３  第２の容量
２１４  第２の抵抗
２１５  負極側インダクタンス
２１６  第１の複合ダイオード
２１７  第２の複合ダイオード
２１８  ｐｎダイオード領域
２１９  ショットキーダイオード領域
２２０  ｐドープ領域
２２１  ｎドープ領域
２２２  オーミック接触
２２３  ショットキー接触
２２４  金属電極領域
２２５  第１のゲート制御装置
２３１  スイッチング素子
２３２  ダイオード
２３３  振動抑制用容量
２３４  振動抑制用抵抗
２３５  エミッタ端子
２３６  コレクタ端子
２３７  ゲート端子
２３８  モジュール筐体
２３９  ワイヤボンディング
２４０  基板正極部
２４１  基板負極部
２４２  スイッチング素子
２４３  ダイオード素子
２４４  振動抑制回路素子
２４５  絶縁部
２４６  表面電極
２４７  コンデンサ部
２４８  抵抗部
２４９  裏面電極
【図１】
2009159184.tif 000003
【図２】
2009159184.tif 000004
【図３】
2009159184.tif 000005
【図４】
2009159184.tif 000006
【図５】
2009159184.tif 000007
【図６】
2009159184.tif 000008
【図７】
2009159184.tif 000009
【図８】
2009159184.tif 000010
【図９】
2009159184.tif 000011
【図１０】
2009159184.tif 000012
【図１１】
2009159184.tif 000013
【図１２】
2009159184.tif 000014
【図１３】
2009159184.tif 000015
【図１４】
2009159184.tif 000016
【図１５】
2009159184.tif 000017
【図１６】
2009159184.tif 000018
【図１７】
2009159184.tif 000019
【図１８】
2009159184.tif 000020
【図１９】
2009159184.tif 000021
【手続補正書】
【提出日】平成20年2月4日(2008.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのスイッチング素子と、前記スイッチング素子が、導通状態になったときに、順バイアスされて導通するように配置されたダイオード素子を有する回路装置であって、少なくとも前記ダイオードの還流電流が０になる瞬間において、正極端子と負極端子の間の接続された素子のインピーダンスに関して、容量Ｃと、抵抗Ｒと、正極端子，負極端子間の配線インダクタンスＬｓの間に、Ｒ2＞４Ｌｓ／Ｃが成り立つ、複数の回路素子からなる回路装置と、それを用いた電力変換器。
【請求項２】
請求項１に記載された回路装置であって、第１のダイオードは、化合物半導体からなることを特徴とする回路装置。
【請求項３】
前記請求項１に記載された回路装置であって、第１のダイオードの電極に、ショットキー障壁を有する回路装置。
【請求項４】
請求項１に記載された回路装置であって、少なくとも前記ダイオードの還流電流が０になる瞬間において、前記ダイオードの接合容量Ｃｊと、スイッチング素子のオン抵抗Ｒｏｎと、配線インダクタンスＬｓの間に、Ｒｏｎ2＞４Ｌｓ／Ｃｊが成り立つ回路装置と、それを用いた電力変換器。
【請求項５】
請求項１に記載された回路装置であって、前記ダイオード素子と並列に接続された第１の容量Ｃと、前記第１の容量Ｃと直列接続された第１の抵抗Ｒと第１のインダクタンスＬが、前記ダイオードと並列接続されたことを特徴とする回路装置。
【請求項６】
請求項１に記載された回路装置であって、請求項５に記した容量Ｃと抵抗Ｒが同一のチップに内蔵された集積回路素子を有する回路装置と、それを用いた電力変換器。
【請求項７】
請求項１に記載された回路装置であって、請求項５に記載された集積回路素子が、整流特性を有することを特徴とする回路装置。
【請求項８】
請求項４に記載された素子を組み合わせた回路装置であって、出力端子を有し、上記出力端子を上記請求項１記載の回路装置の負極端子と、第２の回路装置の正極端子を同電位で接続したことを特徴とする変換器回路。
【請求項９】
請求項４に記載された回路装置と、電圧２００Ｖ以上の電源を組合わせた変換器回路。
【請求項１０】
請求項１に記載された回路装置であって、請求項６に記載された変換器回路であり、上記スイッチング素子と、上記ダイオード素子を同梱したパワーモジュール。
【請求項１１】
請求項１に記載された回路装置であって、請求項７に記載されたパワーモジュールに、請求項１に記載の第１の容量Ｃと第１の抵抗Ｒを同一チップに内蔵した、回路モジュールを接続したことを特徴とする変換器。
【請求項１２】
請求項１に記載された回路装置であって、スイッチング素子の、ターンオンまたはターンオフ時の過渡的なインピーダンスを制御することによって、交流端子の振動電流を低減することを特徴とするゲート制御装置、及びそれを用いた電力変換器。