(57)【要約】【課題】プリント回路基板上に搭載された半導体LSIチップからの電磁波の漏洩を抑止し、シグナルインテグリティ（信号品質）と電力利用効率、ならびに回路設計効率を向上させ、、結果的にディジタル機器ならびにマルチメディア機器の高性能化と低コスト化を実現する。 【解決手段】  １枚の高誘電率高損失セラミック薄膜を絶縁体とし該薄膜を挟む２枚の金属薄膜を導体とするストリップ線路で構成され、1GHzにおいて0.5Ω以下の特性インピーダンスを有するとともに50Ωの線路に挿入したときに1GHzにおいて40dB以上の挿入損失を有する回路構成部品を形成し、該回路構成部品を半導体素子または半導体チップとともにプリント回路基板上に搭載し、前記半導体素子または半導体チップに直流電源を供給するプリント回路基板のライン側配線とグランド側配線を有する電源分配回路中の、あらかじめ途中で切断されたライン側配線を該回路構成部品によって再接続する。【選択図】  図１
2009252753.tif 000002
【特許請求の範囲】
【請求項１】
１枚の高誘電率高損失セラミック薄膜を絶縁体とし、該セラミック薄膜を挟む２枚の金属薄膜を導体とする平行板線路で構成され、1GHzにおいて0.5Ω以下の特性インピーダンスを有するとともに、50Ωの線路に挿入したときに1GHzにおいて40dB以上の挿入損失を有することを特徴とする、回路構成部品
【請求項２】
請求項１記載の回路構成部品において、前記高誘電率高損失セラミック薄膜は、短辺を幅、長辺を長さとする短冊形状であって、該薄膜の厚さが1μmから40μm、幅が0.1mmから0.9mm、長さが1.0mmから20mmであることを特徴とする回路構成部品
【請求項３】
請求項１および請求項２記載の回路構成部品において、前記高誘電率高損失セラミック薄膜は、比誘電率が、100KHzから１GHｚの間で周波数の対数におよそ半比例し100KHzにおいて4000から10000、1GHzにおいて2000から4000で、誘電損失tanδの対数が100KHzから１GHｚの間で周波数の対数におよそ比例し、該誘電損失tanδが100KHzにおいて0.0001から0.01、1GHzにおいて1から10であることを特徴とする、回路構成部品
【請求項４】
請求項１から請求項３記載の回路構成部品において、第１のセラミック薄膜または樹脂と、前記セラミック薄膜または樹脂の１面にセラミック薄膜または樹脂と同一の幅で形成されるライン用金属薄膜と、該金属薄膜の長辺側の端部に該金属薄膜と同一の幅で形成される２つのライン用金属薄膜端子と、該端子領域を除く前記ライン用金属薄膜の面に接して該金属薄膜面と同一の幅で形成される前記高誘電率高損失セラミック薄膜と、該セラミック薄膜の端から0.01mm以上の間隔を置いて該セラミック薄膜の一面に該セラミック薄膜と同一の幅で形成されるグランド用金属薄膜と、該金属薄膜の長辺側の端部に該金属薄膜と同一の幅で形成される２つのグランド用金属薄膜端子と、該端子領域を除く前記グランド用金属薄膜の面に接して該金属薄膜と同一の幅で形成される第２のセラミック薄膜または樹脂を積層加工して形成され、前記ライン用金属薄膜端子、前記グランド用金属薄膜端子、および前記第２のセラミック薄膜または樹脂の積層方向の露出面が同一平面上にあるように形成されることを特徴とする回路構成部品
【請求項５】
請求項１から請求項４記載の回路構成部品において、前記グランド用金属薄膜の厚さは前記ライン用金属薄膜と同等以下であって、前記２つのライン用金属薄膜端子および前記２つのグランド用金属薄膜端子の長さは0.05mmから0.5mmであることを特徴とする回路構成部品
【請求項６】
請求項１から請求項５記載の回路構成部品において、半導体素子または半導体チップを搭載するプリント回路基板上に搭載され、前記半導体素子または半導体チップに直流電源を供給するプリント回路基板のライン側配線とグランド側配線を有する電源分配回路の、あらかじめ途中で切断されたライン側配線を再接続するとともに、前記グランド用金属薄膜と前記プリント回路基板のグランド側配線とは併走させて使用されることを特徴とする回路構成部品
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路構成部品に関し、特に、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路の高周波デカップリング用途に適する回路構成部品に関する。
【背景技術】
【０００２】
電磁波理論によると、二本の電気的に絶縁された導線間に電圧を加えると導線間に横電磁（TEM）波が励起される。TEM波はお互いに進行方向に直交する電界波と磁界波で構成される。線路の特性インピーダンスは、TEM波が無限長の線路を進行するときの電界波と磁界波の大きさの比であり、損失の無い線路の場合は、単位長さあたりのキャパシタンスに対する単位長さあたりのインダクタンスの比の平方根で決まる。絶縁体が真空の場合の線路を進行するTEM波の速度は光速であって、線路を構成する絶縁体の比透磁率と比誘電率の積の平方根に比例して遅くなる。TEM波の進行速度は、線路を構成する、導体の構造や物理定数には無関係である。
【０００３】
平板が絶縁体を挟んで並行に対向している、並行平板線路の特性インピーダンスZ0 は次式から求められる。
【０００４】
【数１】
2009252753.tif 000003
【０００５】
電磁気学によると、導線上の一点の電位Vは無限遠から導線の一点までの電界の積分値とされ、実用的にはグランド面から導線上の一点までの電界の積分値として求められる。一方、導線上の一点の電流Iは、アンペールの法則に従って、導線上の一点の周りの磁界を周回積分することによって得られる。これらの電位Vと電流Iは、それぞれ次式から求められる。
【０００６】
【数２】
2009252753.tif 000004
【０００７】
【数３】
2009252753.tif 000005
【０００８】
非特許文献１によると、2006年におけるクロック周波数は、チップ上で6.8GHz、プリント回路基板経由で3.9GHzとなっており、2011年にそれぞれ17GHz、12GHz 、2016年にそれぞれ40GHz、36GHzとなることが予想されている。
【０００９】
高性能半導体LSIメーカでは、電源電圧変動および高周波電源ノイズの低減対策のために、プリント回路基板上でのバイパスコンデンサの最適使用法を公開して来ている。非特許文献２はその一例である。ここには、50-300nsという比較的長い時間で大きな電流が過渡変動することによる半導体LSIの電源端子での過渡電圧変動と、1-10nsという比較的短時間で微少電流が過渡変動することによる半導体LSIの電源端子での高周波ノイズについて、プリント回路基板上での対策が示され、このような手法が、プリント回路基板上のでのバイパスコンデンサの最適使用に関する事実上の世界標準となっている。
【００１０】
非特許文献２には、前記事実上の世界標準手法に従い、過渡電源電圧変動を抑制するためにはコンデンサの種類の選定や並列使用数を求める必要があるとし、コンデンサが有する等価直列抵抗（ESR）と過渡電流値との積、および等価直列インダクタンス（ESL）と過渡電流の単位時間あたりの上昇値との積を、ともに既定値以下にするための具体的な設計法とそれに基づく設計例が示されている。
【００１１】
高性能半導体LSIを搭載するディジタル機器の設計においては、前述のような半導体メーカからの要請に加えて、実際に過渡電源電圧変動や電源ノイズが原因として疑われるような誤動作が発生していることから、プリント回路基板上の半導体LSI近傍に多数のバイパスコンデンサが搭載されているほか、半導体LSIチップ上にも、ゲート容量やメタル間容量を利用する合計数千ピコファラッド前後のバイパスコンデンサ（オンチップキャパシタ）が組み込まれており、半導体LSIを使用するディジタル機器の高性能化に伴い、プリント回路基板や半導体LSIチップ上のコンデンサの使用数が増加する傾向にある。
【００１２】
数メガヘルツ以上の帯域におけるコンデンサのインピーダンス特性の測定には、ネットワークアナライザまたはネットワークアナライザの原理を応用したインピーダンスアナライザが使用されている。ＩＴ機器を支えるディジタル回路において、コンデンサのほとんどが電源回路のバイパスコンデンサまたはデカップリングコンデンサとして線路に並列に接続して使われることが多いこともあって、DUT（device under test）としてのコンデンサのインピーダンスは、測定系の線路に並列に接続された状態で測定される。
【００１３】
図15は、ネットワークアナライザを使って線路の特性インピーダンスを測定する方法の一例である。ネットワークアナライザ17に付属しているコネクタ付きの校正済のケーブル14を、コネクタ15を介して被測定線路(DUT)16に接続することにより、被測定線路(DUT) 16の散乱行列（スキャッタリングマトリクス）を構成するSパラメータ値を測定することが出来る。図15において、ネットワークアナライザ17は、送信信号aに対する反射信号b、または送信信号cに対する反射信号dの振幅の比から散乱行列のパラメータの一つである反射係数S11またはS22を測定結果として出力し、送信信号aに対する透過信号d、または送信信号cに対する透過信号bの振幅の比から散乱行列のパラメータの一つである電力透過係数S21またはS12を測定結果として出力する。
【００１４】
損失を含む線路のS21とS11との間には次の式のような関係がある。
【００１５】
【数４】
2009252753.tif 000006
【００１６】
式（４）中の減衰定数αは次式から求められる。
【００１７】
【数５】
2009252753.tif 000007
【００１８】
式（５）中の誘電損失tanδは次式から求められる。
【００１９】
【数６】
2009252753.tif 000008
【００２０】
インピーダンス不整合点での入射電圧(Vi)に対する反射電圧(VR)は、S11から次式のように得られる。
【００２１】
【数７】
2009252753.tif 000009
【００２２】
DUTの入力インピーダンス（DUTが十分な長さを有する線路の場合は特性インピーダンスに等しい）は、前記測定方法でS11を測定しその結果から、式（７）によって求めることが出来る。しかし、DUTがコンデンサの場合のように、高周波帯域において測定系の線路の特性インピーダンスに比べてDUTの入力インピーダンスが格段に低い場合はS11の値が１に近い値となり、測定結果に大きな誤差が含まれてしまうおそれがある。
【００２３】
コンデンサのような二端子構造素子すなわち集中定数回路素子がDUTである場合は、該DUTを線路として見た場合の線路長は点と見なすことが出来るので、前記（１）式の指数項中のxがゼロとなる。このため指数項が常に1となりS21とS11とは線形の関係となるので、コンデンサのインピーダンス（Zc）は、測定誤差が比較的小さいS21から求めることが出来る。特に、測定系のケーブルの特性インピーダンス（Z0）が50Ωであって、S21が１よりかなり小さい場合は、次式のようにZc
とS21の関係はさらに簡略化される。
【００２４】
【数８】
2009252753.tif 000010
【００２５】
市販されているコンデンサのインピーダンス特性を前述の方法で測定すると、直列共振点と呼ばれるインピーダンスが最小となる周波数までは、インピーダンスが周波数に反比例する集中定数回路素子としての特性を示すが、直列共振点以上ではインピーダンスが周波数にほぼ比例して増加する傾向にあることが確認される。この理由は、コンデンサの電極を形成する導体が等価直列インダクタンス（ESL）として作用するためであると考えられている。さらに前記直列共振点のインピーダンスはコンデンサの誘電体損とコンデンサの電極を形成する前記導体の抵抗が等価直列抵抗（ESR）として作用するためであると考えられている。
【００２６】
以上に述べた従来の考え方に基づいて、コンデンサメーカでは、コンデンサの高周波帯域でのインピーダンス特性を理想特性に近づけるために以下の方法で改良開発が行われてきた。
A)   
前記ESLを小さくするために出来るだけ小さい形状とする。その意味でリードの無い表面実装形状が好ましい。
B)   
高周波用途においては共振周波数を高くするために体積あたりの静電容量値を小さくする。
C)   
前記ESRを小さくするためにコンデンサを構成する導体の抵抗や絶縁体の損失を可能な限り小さくする。
D)   
比較的広い帯域で低いインピーダンス特性とするために並列に接続するための、大きさと静電容量値の異なる多種のコンデンサを提供する。
E)   
多数のコンデンサを並列に接続して配列したコンデンサアレーを提供する。等。
【００２７】
Z0の値の特性インピーダンスを有する線路に対して、該線路を構成する導線の一つにZの値を有する回路構成部品または線路を挿入したときの散乱行列は次式のようになる。
【００２８】
【数９】
2009252753.tif 000011
【００２９】
従来の回路、回路設計方法、および回路構成部品については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
【特許文献１】特開平６−５３０４８
【特許文献２】特許第３２６７２７４号
【特許文献３】特開２００２−３３５１０７
【特許文献４】特許第３２３２５６２号
【特許文献５】特開２００２−１６４７６０
【特許文献６】特許第３６７４６９３号
【特許文献７】特開２００４−４８６５０
【非特許文献１】TheInternational Technology Roadmap For Semiconductors（ITRS）
【非特許文献２】Keng L. Wong, Tawfik Rahal-Arabi, Matthew Ma, and Greg Taylor著    「EnhancingMicroprocessor Immunity to Power Supply Noise With Clock-Data Compensation」, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.41, NO.4, APRIL 2006
【非特許文献３】Theodore M. Zeeff, Andrew Ritter, Todd H. Hubing, and Thomas Van Doren著 「Analysis of a Low-Pass Filter Employing a4-Pin Capacitor」, IEEE TRANSACTIONS ON ELECTROMAGNETICCOMPATIBILITY, VOL.47, NO.1, FEBRUARY 2005
【非特許文献４】ニューケラスシリーズ編集委員会編  「ニューケラス3  積層セラミックコンデンサ」, 学献社, 1988年9月
【非特許文献５】株式会社  村田製作所編  「セラミックコンデンサの基礎と応用」, オーム社,2003年11月
【発明の開示】
【発明が解決しようとする課題】
【００３０】
解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、チップ上に形成する蛇行する線路の中央部にコンデンサ形成部を設けたロウパスフィルタの生成法を示しており、非特許文献７に示されている三端子コンデンサの一種である。インピーダンスを下げる効果は中央部のコンデンサのみであって、高周波帯域で従来のコンデンサの周波数特性より低い内部インピーダンス値を得ることは不可能である。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００３１】
解決しようとする問題点の第２は、特許文献２に関する。特許文献２は、電源配線を設けた電源層の上下両側に、それぞれ薄いかつ／又は誘電率が高い絶縁材層を介してグランド層を積層し低インピーダンスの電源分配用線路を形成する方法を示している。ここでは、低インピーダンスの電源分配用線路をプリント回路基板上で形成するとしているが、プリント回路基板上で低インピーダンス損失線路を実現するために必須である具体的な材料や加工条件を示していないこと、低インピーダンス損失線路の設計または製造条件が具体的に示されていないこと、この文献の請求項中に該低インピーダンスの電源分配用線路の両端にコンデンサを接続して終端するする方法が示されているので、該低インピーダンスの電源分配用線路の目標とするインピーダンス特性はコンデンサ１個の従来の方法で計測されているインピーダンス特性と同程度であることが推定される。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００３２】
解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、比較的高い比誘電率（1MHzで100以上）と比較的高い誘電体損（tanδが1%以上）の絶縁材料を使用した同軸線路構造のコンポーネントの構造や電気的特性を示している。この文献に示されているコンポーネントの特性インピーダンスは100mΩ以下であり、波長圧縮効果を含む等価長は、印加される電磁波の波長の１／４よりも充分長いとしている。この文献には、実施例によって、対象としている周波数帯は1MHzから1GHzであることが示されている。100MHzの正弦波の1/4波長は大気中で75cmであり、100MHzにおける比誘電率を1000とした場合においても波長圧縮効果は1/30であって、コンポーネントの長さは15mm以上でなければ100MHz以下では効果が無く、15cm以上でなければ10MHz以下で効果がないことになる。従って、
この文献に示されているディジタル用プリント回路基板や半導体パッケージの電源供給線としてEMI対策のために搭載されるコンポーネントの応用範囲は極めて狭いと考えられる。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００３３】
解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、積層構造で線路構造の部品を形成する方法を示している。この文献に示されている層間接続構造では、線路特性を得るため必要な内部インピーダンスの均一性を保つことが不可能である。さらに、この文献の請求項中に、電磁干渉抑制回路を構成する場合は該特許の部品の特性インピーダンスに等しい値の特性インピーダンスを有するコンデンサによる終端が必要であることが示されているが、集中定数素子であるコンデンサを特性インピーダンスで規定することは出来ない。さらに、通常の終端方法に従って終端素子と終端される側の線路のインピーダンス特性がほぼ同じであるとすると、この文献の線路のインピーダンス特性は従来コンデンサ１個の特性にほぼ等しいことになりる。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００３４】
解決しようとする問題点の第５は、特許文献５に関する。特許文献５は、10KHzから1GHz間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。該分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の１／４波長以上の長さとなるように設定するとしているが、たとえば100MHzの高調波すなわち正弦波の1/4波長は大気中で75cm、この文献で絶縁体として使用する酸化アルミニウム中の場合でも、比誘電率が約10であるので23cmとなる。最近の半導体ＬＳＩが多くの電源電圧を使用していることを考え合わせると、該分布定数型ノイズフィルタは、10KHzから1GHz間での電気的ノイズを除去する目的でプリント回路基板上に搭載することは不可能である。また、線路の入力インピーダンス特性はS11の測定値または同等の電磁界シミュレーション値から求めるべきところを、この文献では、従来の二端子コンデンサのインピーダンスを求める場合と同様にS21から求めるという理論上の誤りを犯していると推定できる。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００３５】
解決しようとする問題点の第6は、特許文献6に関する。特許文献6は、ノイズフィルタ用バイパス素子や電源デカップリング用素子に使用するシールドストリップ線路型部品に関する端子を含む電極構造や材料を示している。該シールドストリップ線路型部品の性能目標値は請求項に記載が無い。そこで、実施例から類推すると、性能目標は1MHzから1GHzまでのS21特性 と120Hzでの静電容量であると考えられる。線路におけるS21特性は、線路の入力インピーダンスと直接関係の無い値である。電源分配回路には、広い帯域でS21が充分低い値であるだけでなく、広い帯域でインピーダンスが充分低いことが必要であるが、この文献にはインピーダンスについて全く触れられていない。従ってこの文献は、一般的なフィルタ用であって、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００３６】
解決しようとする問題点の第７は、特許文献７に関する。特許文献７は、ノイズフィルタ用バイパス素子や電源デカップリング用素子として用いられる高速化、高周波化に適した平行平板線路型部品の形成法を示している。該特許に係る並行平板線路型部品のインピーダンスとS21との関係を表す式が示されているが、この式は長さがゼロであって集中定数素子である従来の二端子コンデンサを線路に並列に接続したときのインピーダンスの測定法に使用するものである。この文献中では、S21特性について示されているが、インピーダンスについては触れられておらず、該平行平板線路型部品に対するインピーダンスに関連する仕様も示されていない。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００３７】
解決しようとする問題点の第８は、非特許文献１に関する。非特許文献１は、他面に亘る技術指標を掲げて、半導体LSIの性能向上指標であるスケーリングの向上の中長期的な予想値を示しており、情報技術（IT）の研究開発・設計生産活動に対して有効な指針を与えている。しかし、半導体LSIの機能や性能に大きな影響を及ぼす配線（インターコネクト）設計に対して高周波帯域では必須の電磁波理論が適用されておらず、さらに配線の内電源供給配線部の設計に対しては全く触れられていないという問題があった。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００３８】
解決しようとする問題点の第９は、非特許文献２に関する。図13は、非特許文献２で使用している、安定化電源、半導体LSIを中心とする電源分配回路の従来の等価回路の一例である。図14は、非特許文献２で使用している、半導体チップにおける電源電圧（Vdd）の変動波形の一例である。図13の電源分配回路は一般に広く信じられている構成で描かれておいるが、定常または準定常状態の回路記述である集中定数回路として示されているので、高速でスイッチング動作をしているディジタル回路には全く適さない。集中定数回路理論においては、回路素子間の配線には電気・磁気的な機能を与えていないので、半導体LSI上のインバータが励起し電源分配回路上を進行する電磁波の状況を表すことが出来ない。
【００３９】
集中定数回路においてコンデンサを電源分配回路の正極線と負極線との間に多数並列に接続すると、電源分配回路のインピーダンスの平坦化ならびに低値化が出来るという結論に達する。しかし、現実のディジタル回路の立ち上がり時間は、数psと非常に早いため非常に短い時間幅を有するパルス電磁波が電源分配回路中をチップからプリント回路基板に向かって進行することになる。このような場合の電源分配回路は、配線に電気・磁気的な機能を持たせた線路構造として表し、コンデンサは、物理的な距離を置いて線路に縦列接続されていると考えるべきである。このように考えると、電源分配回路に多数のコンデンサを並列に接続しても線路のインピーダンスの平坦化や低値化を計ることは特に高周波帯域で非常に難しいということが理解できる。さらにコンデンサは２端子であるために線路上の電磁波の進行を効果的に抑止出来ないので、高周波帯域での高いデカップリング効果も期待できない。非特許文献２は、図13および図14に基づいて、特にチップ上で電源変動抑制に焦点を当てた解析や評価を行っているが、上記のように適用している理論が不適切である。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００４０】
解決しようとする問題点の第１０は、非特許文献３に関する。非特許文献３は、四端子コンデンサを使用するロウパスフィルタの効果を示している。プリント回路基板上の信号配線とグランドプレーンの間に、従来の二端子コンデンサと本論文に係る四端子コンデンサを接続した場合の特性を比較している。特性評価には分布定数線路評価に用いるS21特性を使用しているが、素子のパラメータおよび素子を含む解析用の回路には集中定数系を使用しているため、議論に理論上の混乱が見られる。また、本文献の四端子コンデンサは、100MHz以上のS21特性によって従来のコンデンサと比較しており、100MHz以上において低インピーダンス特性を得る方法については全く示されていない。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００４１】
解決しようとする問題点の第１１は、非特許文献４に関する。非特許文献４は、積層セラミックコンデンサの特にセラミック材料技術に関する動向を詳細に示しており、材料の吟味の点では非常に有効であるが、コンデンサとしては表面実装に対応するための小型化に焦点が当てられている。従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００４２】
解決しようとする問題点の第１２は、非特許文献５に関する。非特許文献５は、有力な積層セラミックコンデンサメーカの立場で、製品毎の特性や応用領域に関し詳細な技術解説を行っている。従って、セラミックコンデンサの最適使用に関しては非常に有効である。しかし、1GHzを超え、帯域幅が非常に広いディジタル回路への応用ならびに将来展望については触れられていない。、従ってこの文献は、半導体LSIパッケージ内、およびプリント回路基板上の電源分配回路に適する有効な技術を提供するものではなかった。
【００４３】
本発明は、電源分配回路を、安定化電源から半導体LSIチップに対して定常状態の直流を供給する媒体であると考えると共に、半導体LSIチップがそのスイッチング動作によって発生する電磁波が半導体LSIチップから漏洩する経路であると考え、電源分配回路に低インピーダンス高損失線路技術に基づく回路構成部品を使用することにより、半導体LSIチップからの電磁波の漏洩を抑止し、シグナルインテグリティ（信号品質）と電力利用効率を向上させることを目的とする。
【課題を解決するための手段】
【００４４】
上記課題を解決するため、請求項1記載の発明は、回路構成部品に係り、１枚の高誘電率高損失セラミック薄膜を絶縁体とし、該セラミック薄膜を挟む２枚の金属薄膜を導体とする平行板線路で構成され、1GHzにおいて0.5Ω以下の特性インピーダンスを有するとともに、50Ωの線路に挿入したときに1GHzにおいて40dB以上の挿入損失を有することを特徴としている。
【００４５】
また、請求項２記載の発明は、回路構成部品に係り、請求項１記載の回路構成部品において、前記高誘電率高損失セラミック薄膜は、短辺を幅、長辺を長さとする短冊形状であって、該薄膜の厚さが1μmから40μm、幅が0.1mmから0.9mm、長さが1.0mmから20mmであることを特徴としている。
【００４６】
また、請求項３記載の発明は、回路構成部品に係り、請求項１および請求項２記載の回路構成部品において、前記高誘電率高損失セラミック薄膜は、比誘電率が、100KHzから１GHｚの間で周波数の対数におよそ半比例し100KHzにおいて4000から10000、1GHzにおいて2000から4000で、誘電損失tanδの対数が100KHzから１GHｚの間で周波数の対数におよそ比例し、該誘電損失tanδが100KHzにおいて0.0001から0.01、1GHzにおいて1から10であることを特徴としている。
【００４７】
また、請求項４記載の発明は、回路構成部品に係り、請求項１から請求項３記載の回路構成部品において、第１のセラミック薄膜または樹脂と、前記セラミック薄膜または樹脂の１面にセラミック薄膜または樹脂と同一の幅で形成されるライン用金属薄膜と、該金属薄膜の長辺側の端部に該金属薄膜と同一の幅で形成される２つのライン用金属薄膜端子と、該端子領域を除く前記ライン用金属薄膜の面に接して該金属薄膜面と同一の幅で形成される前記高誘電率高損失セラミック薄膜と、該セラミック薄膜の端から0.01mm以上の間隔を置いて該セラミック薄膜の一面に該セラミック薄膜と同一の幅で形成されるグランド用金属薄膜と、該金属薄膜の長辺側の端部に該金属薄膜と同一の幅で形成される２つのグランド用金属薄膜端子と、該端子領域を除く前記グランド用金属薄膜の面に接して該金属薄膜と同一の幅で形成される第２のセラミック薄膜または樹脂を積層加工して形成され、前記ライン用金属薄膜端子、前記グランド用金属薄膜端子、および前記第２のセラミック薄膜または樹脂の積層方向の露出面が同一平面上にあるように形成されることを特徴としている。
【００４８】
また、請求項５記載の発明は、回路構成部品に係り、請求項１から請求項４記載の回路構成部品において、前記グランド用金属薄膜の厚さは前記ライン用金属薄膜と同等以下であって、前記２つのライン用金属薄膜端子および前記２つのグランド用金属薄膜端子の長さは0.05mmから0.5mmであることを特徴としている。
【００４９】
また、請求項６の記載の発明は、回路構成部品に係り、請求項１から請求項５記載の回路構成部品において、半導体素子または半導体チップを搭載するプリント回路基板上に搭載され、前記半導体素子または半導体チップに直流電源を供給するプリント回路基板のライン側配線とグランド側配線を有する電源分配回路の、あらかじめ途中で切断されたライン側配線を再接続するとともに、前記グランド用金属薄膜と前記プリント回路基板のグランド側配線とは併走させて使用されることを特徴としている。
【発明の効果】
【００５０】
本発明は、電源分配回路を、安定化電源から半導体LSIチップに対して定常状態の直流を供給する媒体であると考えると共に、半導体LSIチップがそのスイッチング動作によって発生する電磁波が半導体LSIチップから漏洩する経路であると考え、電源分配回路に低インピーダンス高損失線路技術に基づく回路構成部品を使用することにより、半導体LSIチップからの電磁波の漏洩を抑止し、シグナルインテグリティ（信号品質）と電力利用効率を向上させると共に、従来電源分配回路に多数使用されているコンデンサを本発明の回路構成部品に置き換えることにより、回路構成部品数の削減や回路設計効率を向上させ、結果的にディジタル機器ならびにマルチメディア機器の小型化と低コスト化を実現する。
【発明を実施するための最良の形態】
【００５１】
本発明では、ディジタル回路の電源分配回路の設計に従来から採用されてきた集中定数回路理論に代えて、電磁気理論に基づく新しい考え方を適用する。集中定数回路理論は電磁気的に変化のないと見なせる定常または準定常状態に適用すべく開発された理論であって、例えば回路素子間の配線には電磁気的な機能を与えていない。従ってこの理論は大規模の回路の解析には効率的であるが、また省略も多い。ディジタル回路の電源分配回路にこの理論を適用すると、電源分配回路の機能は直流電力を電源から半導体LSIに供給するだけに限定される。電源電源分配回路には多数のコンデンサが並列に接続されているが、この理論に従えば、コンデンサの機能は電源の機能を補佐して半導体LSIに直流電力を供給するだけに限定される。さらに、この理論では前述のように配線に電磁気的な機能を与えていないないので、多数並列に接続されたコンデンサは、内部抵抗および静電容量の並列接続値に等しい、理想的なコンデンサに近づくと考えられている。
【００５２】
前記電源分配回路の機能を第１の機能とし、電磁気理論に基づいてディジタル回路の電源分配回路の作用を見直すと、前記電源分配回路に第二の機能が加わる。第二の機能とは、半導体LSI中のインバータのスイッチングによって発生し電源分配回路への電磁波の侵入を波源であるインバータに送り返すとともに流入した電磁波の外部への流出を阻止する機能である。電磁気理論に基づくと、ディジタル回路は１秒間に1mm以下の非常にゆるやかな速度で導体中を電源から直流負荷である半導体LSIに向かって移動する電荷とは別に、高速でスイッチング動作を行う半導体LSI中のインバータが電磁波理論に従って電磁波を励起する。励起された電磁波は前記インバータに接続されている信号線路だけではなく、同様に前記インバータに接続されている電源分配回路中の電源線路にも進行する。
【００５３】
半導体LSI中のインバータは信号を生成するために電磁波を励起するので、電源分配回路を進行する電磁波は全く不要な存在である。電源分配回路が前記第一の機能だけに限って設計されると、不要な存在である電磁波が自由に電源分配回路中を進行し半導体LSIの安定動作を妨害するとともに、電源分配回路から外部空間に漏洩してEMI問題を引き起こす恐れがある。
【００５４】
電源分配回路中のコンデンサの作用を電源分配回路の前記第二の機能の観点から評価すると、以下の重要な問題が浮かび上がる。すなわち、コンデンサを電源分配回路におけるデカップリングすなわち高周波分離のための素子と位置づけると、並列接続されたコンデンサには線路上で長さが無いため多数使用しても長さゼロは変わらず効果的な高周波分離が出来ない。コンデンサを、電磁波を反射させるための電源分配回路における低インピーダンス化素子と位置づけると、並列接続されたコンデンサには線路上で長さが無いため、多数使用しても長さゼロは変わらず線路のインピーダンスを効果的に低くすることが出来ない。
【００５５】
電源分配線路の第二の機能を実現するためには、マイクロ波工学として完成している伝送線路構造を利用するのが効果的である。無損失線路の特性インピーダンスは、その構造や材料によって決まり、低域遮断周波数及び高域遮断周波数までの非常に広い帯域においてほぼ一定、すなわち平坦にすることが可能である。電源分配回路に適する伝送線路構造は直流的に絶縁された２つの導体で構成される伝送線路構造にすることによって実現される。線路のインピーダンスを低くするためには、導体間の絶縁距離を短く、導体間の対向面積を広く、絶縁材の比誘電率を大きくすることが有効である。このような構造・材料を備えた伝送線路を形成すれば、非常に高い周波数までの低インピーダンス化が比較的容易に実現でき、前記第二の機能の内の、半導体LSI中のインバータのスイッチングによって発生し電源分配回路への電磁波の侵入を波源であるインバータに送り返すことが可能になる。
【００５６】
前記伝送線路に損失を付加すると、電源分配回路に流入した電磁波が熱となって諸費され外部への流出を阻止ことが可能になる。伝送線路理論によると伝送線路における損失には放射損、導体への侵入を合わせたレジスタンス（R）と誘電体損（tanδ）が主体の相互コンダクタンス（G）とがある。前記放射損は近傍の回路との間で電磁干渉を招く可能性があり、導体への侵入損は前記電源分配回路の第一の機能を阻害する可能性がある。前記誘電体損は線路中の電磁波のみの作用であり伝送線路に侵入する電磁波の量が少なければ発熱はわずかとなる。従って相互コンダクタンスを増やすことによって、前記伝送線路に損失を付加する方法が最も好ましいことであることが判る。
【００５７】
電磁波理論ならびに非線形波動理論に従うと、半導体チップ上のインバータはスイッチの瞬間に時間幅の非常に短い孤立した非線形の電磁波を励起していることが導かれる。
励起された電磁波は、インバータに接続されている信号線路と電源線路の両方に分かれて進行する。信号線路に進行する孤立電磁波を構成する孤立電界波を、式（２）に従って電圧に変換したとき受信可能であるためには、その値が電源電圧の1/2以上であることが必要である。安全を見て信号電圧が電源電圧の80%であれば良いとすると、半導体チップ上のインバータから見た電源分配線路のインピーダンスと、信号線路のインピーダンスの比が1：4であれば良いことになる。
【００５８】
半導体チップ上のいインターコネクトを線路として見たときのインピーダンスはシミュレーションによって約200Ωと推定される。プリント回路基板上の信号線路のインピーダンスは約80Ωで製造されている。従って、半導体チップ上の１個のインバータから電源分配線路のインピーダンスは20Ω以下であれば良いことになる。これは、半導体チップ上のインバータに直接接続されるインターコネクト中の電源分配線路に対する条件である。現状のインターコネクト中の電源分配配線はプリント回路基板のグランドプレーンを基準導体とする線路と見なすことが出来、そのときのインピーダンスは信号線路とほぼ同等であることがシミュレーションで判っている。インターコネクト構造を従来通りとしてプリント回路基板の電源分配線路のインピーダンスを低くする場合は、半導体チップ上のインバータが励起する孤立電磁波の信号に対する作用が、前記と異なる。
【００５９】
この場合は、信号電圧を1/2だけ上昇させる孤立電磁波がまず信号線路上を進行する。これに対して電源電圧を1/2だけ降下させる孤立電磁波が電源線路上を進行し、プリント回路基板に到達した時点でそのほとんどが反射し電源線路上を逆に進行する。その電磁波の一部が励起源のインバータを通過して信号線路上を進行し、信号電圧をいくらか上昇させる。従来の半導体チップ上のインバータからプリント回路基板までの電源線路は専用線として設けられていないので、波源のインバータに戻ってくる前記反射波の量は全く推定できないが、現実の半導体LSIは正常に動作することが確かめられているので、反射波の少なくとも数十％は波源のインバータに戻ってきていると推測できる。このような状況を前提として、プリント回路基板における電源分配線路の特性インピーダンスを1Ω以下と設定する。
【００６０】
前述のように半導体チップ上のインバータが励起する孤立電磁波が電源線路上を進行する。プリント回路基板までの電源分配線路の特性インピーダンスが200Ω、プリント回路基板の電源分配線路の特性インピーダンスが1Ωである場合に、プリント回路基板の電源分配線路を透過する電力は、プリント回路基板の電源分配線路が無損失であるとすると、式（４）および式（７）から、14.1%の電磁エネルギーが電源分配線路に漏洩する。
【００６１】
プリント回路基板の電源分配線路の特性インピーダンスを大幅に低くすれば電源線路に漏洩する電磁エネルギーを減少させることが出来るが、式（３）および式（６）から、漏洩する電磁エネルギーはインピーダンスの平方根に従うため、この方法は効率的ではない。しかし、式（３）中のαおよびxを大きくすると、S21すなわち漏洩エネルギーを指数的に減少させることが可能であると考えられる。誘電損失tanδは前述のように線路のサイズや電源分配線路への電磁気的性能に与える影響が少なく比較的大きな値とすることが容易である。同時に、xすなわち線路長を可能な限り長くすれば、式（４）および式（５）から電源線路に漏洩する電磁エネルギーを効果的に減少させることが出来ると考えられる
【００６２】
実用的なプリント回路基板の電源分配線路は信号線路とともに誘電体材料や導体材料を共用して成形される。信号線路の誘電損失tanδが大きくなると信号の伝送損失が増加し信号品質を保つことが難しいし、電源分配回路部と信号線路部に異種の誘電体材料を使用することは工業的に難しい。しかし、プリント回路基板の信号線路の一部を部品化すれば、電源分配回路の主要な部分を低インピーダンス高損失線路することが可能となり、前記電源分配回路の二つの機能を十分に発揮させることが出来る。
【００６３】
セラミック材料はコンデンサや高周波回路用の部品・材料として広く実用化されており加工プロセスは比較的簡単である。また現状では1μm程度までの薄膜化が可能であり、高誘電率化や高損失化も比較的容易である。インピーダンスを0.5Ω前後とすれば、セラミックを誘電体とする本発明に係る線路構造の回路構成部品は、電源分配線路に最適な部品の一つとなる。使用環境への制約が比較的緩いので、既存の微細化加工技術を活用することにより、特に、小型化が求められると共に過酷な環境で使用される可能性の高い携帯端末や携帯電話さらには車載機器に適する回路構成部品を形成することが可能である。
【００６４】
本発明に係る線路構造の回路構成部品は、半導体素子または半導体チップを搭載するプリント回路基板上に搭載され、前記半導体素子または半導体チップに直流電源を供給するプリント回路基板のライン側配線とグランド側配線を有する電源分配回路の、あらかじめ途中で切断されたライン側配線を再接続するとともにグランド側配線とは併走するように使用される。電源分配回路への挿入位置は可能な限り半導体チップに近いことが望ましい。
【００６５】
プリント回路基板の電源分配線路とプリント回路基板上に搭載された線路構造の回路構成部品の２つの平板とは、該平板の両端に備えられたそれぞれ２つの端子とプリント回路基板のビアを介して接続されるが、両端の２つの端子に接続されるビアが近接して配置されていれば、半導体チップ上のインバータからプリント回路基板を経由して到来する電磁波を、線路構造の回路構成部品内の低インピーダンスチップ端で効果的に反射させることが出来る。従って、集中回路理論に基づいて問題視されるビアや端子のインダクタンスによるインピーダンス上昇効果は、本特許の回路構成部品を使用する場合においては問題とならない。
【実施例１】
【００６６】
図1は、本発明に係る回路構成部品の構造を示す一例である。
【００６７】
図1において、本実施例の回路構成部品は、短辺を幅、長辺を長さとする短冊形状の第１のセラミック薄膜または樹脂1と、セラミック薄膜または樹脂1の１面に同一幅で形成されるライン用金属薄膜3と、該金属薄膜3の長辺側の端部に同一幅で形成され長さが0.254mmである２つのライン用金属薄膜端子4と、該端子4の領域を除くライン用金属薄膜3の面に接して同一幅で形成される前記高誘電率高損失セラミック薄膜2と、該セラミック薄膜2の端から0.127mmの間隔を置いて該セラミック薄膜2の一面に同一幅で形成されるグランド用金属薄膜3と、該金属薄膜3の長辺側の端部に同一幅で形成され長さが0.254mmである２つのグランド用金属薄膜端子5と、該端子5の領域を除くグランド用金属薄膜3の面に接して同一幅で形成される第２のセラミック薄膜または樹脂1を、積層加工して形成され、ライン用金属薄膜端子4、グランド用金属薄膜端子5、および第２のセラミック薄膜または樹脂1の積層方向の露出面が同一平面上にあるように形成されている。また、ライン用金属薄膜端子4と、グランド用金属薄膜端子およびグランド用金属薄膜3との間の幅0.127mmの隙間には、高誘電率高損失セラミック材6が充填されている。
【００６８】
本実施例において、高誘電率高損失セラミック薄膜2の厚さCは0.02mm、幅Hは0.5mmであって、長さMは、1.65mm、2.54mm、3.81mm、5.08mm、7.62mm、11.43mm、16.51mmであり用途に応じて使い分けられる。グランド用金属薄膜3の厚さDは0.02mm、幅は0.5mmであって長さはM-0.254mmである。第１のセラミック薄膜または樹脂1の厚さAは0.2mm、幅Hは0.5mmであって、長さLはM+0.508mmである。ライン用金属薄膜3の厚さBは0.1mm、幅Hは0.5mmであって、長さLはM+0.508mmである。２つのライン用金属薄膜端子4の厚さFは0.05mm、幅Hは0.5mm、長さIは0.254mmである。２つのグランド用金属薄膜端子5の厚さEは0.05mm、幅Hは0.5mm、長さKは0.254mmである。イン用金属薄膜端子4とグランド用金属薄膜端子5の間隔Jは0.127mm、第２のセラミック薄膜または樹脂1の厚さEは0.01mm、幅Hは0.5mmであって、長さはM-0.762mmである。
【００６９】
図2および図3は、高誘電率高損失セラミック薄膜2の長さMに対応させた本実施例の回路構成部品のS21特性とインピーダンス特性の一例である。図4に示す比誘電率（εr）特性と図5に示す誘電損失（tanδ）特性を有する高誘電率高損失セラミック薄膜2を使用した場合について解析した結果を示している。図2および図3から、本実施例の回路構成部品のS21およびインピーダンスは、内蔵する高誘電率高損失セラミック薄膜2の長さMに依存し、数十メガHzから数百メガHｚ以上でS21が急速に小さくなるとともにインピーダンスはほぼ0.3Ωの一定値に収束していることが判る。
【００７０】
図6および図7は、高誘電率高損失セラミック薄膜2の長さMに対応させた本実施例の回路構成部品のS21特性とインピーダンス特性の一例である。図8に示す比誘電率（εr）特性と図9に示す誘電損失（tanδ）特性を有する高誘電率高損失セラミック薄膜2を使用した場合について解析した結果を示している。図6および図7から、本実施例の回路構成部品のS21およびインピーダンスは、内蔵する高誘電率高損失セラミック薄膜2の長さMに依存し、数十百メガHｚ以上でS21が急速に小さくなるとともにインピーダンスは数十メガHzから数百メガHｚ以上でほぼ0.3Ωの一定値に収束していることが判る。
【００７１】
一般に、二つのライン用金属薄膜端子4の間隔、または二つのグランド用金属薄膜端子5の間隔が短い場合は、端子間の電磁結合効果によって高周波帯域におけるS21が劣化すなわち大きくなる傾向を示すが、本実施例においては、端子間の対向面積が非常に小さい。例えば回路構成部品7のライン用金属薄膜端子6に接続されているラインビア11間に信号配線が存在し、実効上の端子間距離が0.254mmである場合においても、端子間結合を浮遊容量による結合を見なして式（９）から求められる端子間のS21は1GHzにおいて-120dBより小さいと推定される。従って図2および図3のS21特性では、端子間の電磁結合効果は無視している。
【００７２】
図10は、高周波用チップセラミックコンデンサのS21特性の一例である。メーカから公表されている代表的な高周波用チップセラミックコンデンサのインピーダンス特性値から式（８）中の等式から求めている。本実施例の図2と比較すると、100MHzにおいて、本実施例におけるMが11.43mmと16.51mmの回路構成部品が、前記チップセラミックコンデンサよりもS21が小さく、300MHzにおいては、Mが1.65mm以上の全ての部品のS21が、前記チップセラミックコンデンサより小い。図8と比較すると、本実施例におけるMが3.8mm以上の回路構成部品が、前記チップセラミックコンデンサよりも低いインピーダンスを有し、300MHzにおいては、本実施例におけるMが1.65mm以上の全ての回路構成部品が、前記チップセラミックコンデンサよりも低いインピーダンスを有している。1GHzにおいては、本実施例におけるMが1.65mmおよび2.54mmの回路構成部品のS21が前記チップセラミックコンデンサよりも１桁以上小さく、本実施例におけるMが3.81mmの回路構成部品では、S21が前記チップセラミックコンデンサよりも２桁から３桁小さい。本実施例におけるMが5.08mm以上の回路構成部品では、記チップセラミックコンデンサに比べて遙かに小さいS21を有し、周波数が更に高くなるとその差はさらに拡大すると考えられる。
【００７３】
図11は、メーカから公表されている代表的な高周波用チップセラミックコンデンサのインピーダンス特性の一例である。図3と比較すると、100MHzにおいて、本実施例におけるMが11.43mmと16.51mmの回路構成部品が、前記チップセラミックコンデンサよりも低いインピーダンスを有し、300MHzにおいては、本実施例におけるMが1.65mm以上の全ての回路構成部品が、前記チップセラミックコンデンサよりも低いインピーダンスを有している。図8と比較すると、本実施例におけるMが3.8mm以上の回路構成部品が、前記チップセラミックコンデンサよりも低いインピーダンスを有し、300MHzにおいては、本実施例におけるMが1.65mm以上の全ての回路構成部品が、前記チップセラミックコンデンサよりも低いインピーダンスを有している。1GHzにおいては本実施例の全ての回路構成部品が、前記チップセラミックコンデンサよりも１桁程度低いインピーダンスを有している。周波数が更に高くなるとその差はさらに拡大すると考えられる。
【実施例２】
【００７４】
図12は、本発明に係る回路構成部品のプリント回路基板への搭載方法を示す一例である。
【００７５】
図12において、プリント回路基板8上の半導体LSI
13への直流電力供給は回路構成部品7を経由して行う。すなわち、プリント回路基板8中のライン導体9は回路構成部品7の一端付近で切断され、ライン導体9の切断部の端がラインビア11を介して回路構成部品7の一端のライン用金属薄膜端子に接続されている。回路構成部品7の他端のライン用金属薄膜端子は、プリント回路基板8中のライン導体9を経由して半導体LSI 13の電源端子に接続される。一方、プリント回路基板8中のグランド導体10は回路構成部品7および半導体LSI 13の搭載領域において切断されず連続であり、回路構成部品7の両端のグランド用金属薄膜端子ならび半導体LSI
13のグランド用金属薄膜端子は、それぞれグランドビア12を経由してプリント回路基板8中のグランド導体10に接続されている。
【００７６】
プリント回路基板8上の半導体LSI
13は、回路構成部品7の有する優れたS21特性により、プリント回路基板8上の他の半導体LSIまたはプリント回路基板8の外部から電源分配回路を経由して侵入する特に100MHz以上の周波数帯域を有する妨害波の半導体LSI
13への侵入を、従来のチップコンデンサより効果的に防止する。同時に、半導体LSI 13から電源分配回路を経由してプリント回路基板8に漏洩する、特に100MHz以上の周波数帯域を有する電磁波の漏洩を従来のチップコンデンサより効果的に防止する。
【００７７】
回路構成部品7の数百メガHz以上の帯域におけるインピーダンスは従来のチップコンデンサより充分低いので、電磁波半導体LSI
13から半導体LSI 13中の電源分配回路を経由して回路構成部品7に到達する数百メガHz以上の帯域の電磁波を反射によって波源である半導体LSI 13中のインバータに効果的に返すことが出来る。波源のインバータに返った電磁波はインバータを経由して信号線路に入り、シグナルインテグリティ（信号品質）の向上に寄与する。ディジタル回路における信号品質は矩形波の縁の波形に依存しこの部分の波形はギガヘルツを超える周波数を含むため、従来のチップコンデンサに比べて大きな信号品質向上が実現できると考えられる。
【００７８】
従来のチップコンデンサに比べて数百メガHz以上の帯域におけるS21やインピーダンスが格段に小さいため、チップコンデンサに置き換えて回路構成部品7を使用すると、部品数大幅に減少する。また、回路構成部品7は線路構造であるため、線路構造を持たない２端子部品であるコンデンサに比べて、回路構成部品7のS21やインピーダンスは、プリント回路基板8への搭載状態にほとんど影響を受けない。このため、ボードの設計効率が向上し、設計期間が短縮化できるし、ボードの設計品質も向上する。
【産業上の利用可能性】
【００７９】
本発明はディジタル技術を利用する情報技術機器やマルチメディア機器の高性能化、設計容易化と設計期間の短縮化、小型軽量化、低消費電力化、低コスト化、電磁波漏洩抑制、電磁ノイズ耐力の向上、品質・信頼性向上を実現し、シグナルインテグリティ（信号品質）の向上にも寄与する。
【図面の簡単な説明】
【００８０】
【図１】回路構成部品の構造を示す一例である。
【図２】回路構成部品のS21特性の一例である。
【図３】回路構成部品のインピーダンス特性の一例である。
【図４】高誘電率高損失セラミック薄膜の比誘電率（εr）特性の一例である。
【図５】高誘電率高損失セラミック薄膜の誘電損失（tanδ）特性の一例である。
【図６】回路構成部品のS21特性の他の一例である。
【図７】回路構成部品のインピーダンス特性の他の一例である。
【図８】高誘電率高損失セラミック薄膜の比誘電率（εr）特性の他の一例である。
【図９】高誘電率高損失セラミック薄膜の誘電損失（tanδ）特性の他の一例である。
【図１０】高周波用チップセラミックコンデンサのS21特性の一例である。
【図１１】高周波用チップセラミックコンデンサのインピーダンス特性の一例である。
【図１２】回路構成部品のプリント回路基板への搭載方法を示す一例である。
【図１３】安定化電源、半導体LSIを中心とする電源分配回路の従来の等価回路の一例である。
【図１４】半導体チップにおける電源電圧（Vdd）の変動波形の一例である。
【図１５】ネットワークアナライザを使って線路の特性インピーダンスを測定する方法の一例である。
【符号の説明】
【００８１】
1  セラミック薄膜または樹脂
2       
高誘電率高損失セラミック薄膜
3       
金属薄膜
4       
ライン用金属薄膜端子
5       
グランド用金属薄膜端子
6       
高誘電率高損失セラミック材 
7       
プリント回路基板
8       
ライン導体
9       
グランド導体
10   
ラインビア
11   
グランドビア
12   
半導体LSI
13   
校正済の付属ケーブル
14   
コネクタ
15   
被測定線路(DUT)
16   
ネットワークアナライザ
【図１】
2009252753.tif 000012
【図２】
2009252753.tif 000013
【図３】
2009252753.tif 000014
【図４】
2009252753.tif 000015
【図５】
2009252753.tif 000016
【図６】
2009252753.tif 000017
【図７】
2009252753.tif 000018
【図８】
2009252753.tif 000019
【図９】
2009252753.tif 000020
【図１０】
2009252753.tif 000021
【図１１】
2009252753.tif 000022
【図１２】
2009252753.tif 000023
【図１３】
2009252753.tif 000024
【図１４】
2009252753.tif 000025
【図１５】
2009252753.tif 000026