(57)【要約】【課題】共焦点顕微鏡の画像を処理する画像処理装置等における画像処理の効率化を図るべく、共焦点顕微鏡の画像を撮影した電子カメラの複数の出力画面データ等の３次元データに対して、さらに効率的に、読出、及び、書込が可能な、データ記憶装置を提供する。【解決手段】３次元データに対して、同一のＸ軸群列データに含まれる隣接する単位データ同士は、同一メモリバンク（＃０〜＃３のいずれか）における同一の上位アドレスを備えたメモリエリアに記憶され、Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、異なるメモリバンク（＃０と＃１、＃１と＃２、＃２と＃３、又は、＃３と＃０）のメモリエリアに記憶され、Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、異なるメモリバンク（上記と同じ）のメモリエリアに記憶されるようにして、３次元データが記憶されるＤＤＲ−ＳＤＲＡＭを用いたデータ記憶装置を構成する。【選択図】図９
2009187278.tif 000002
【特許請求の範囲】
【請求項１】
データのサイズが同一の単位データが、１個以上の一定個数でＸ軸方向に１列に並んで構成される単位データ群が複数、Ｘ軸方向に直列に１列で並べられて１次元データが形成され、該１次元データが複数、Ｘ軸方向に並列でＹ軸方向に直列に並べられて２次元データが形成され、該２次元データが複数、Ｙ軸方向に並列でＺ軸方向に直列に並べられて形成される３次元データに対して、
前記３次元データに含まれる１次元データをＸ軸群列データと称し、前記３次元データに含まれる単位データ群がＸ軸方向に並列でＹ軸方向に直列に１列で並んで形成されている群列をＹ軸群列データと称し、前記３次元データに含まれる単位データ群がＸ軸方向に並列でＺ軸方向に直列に１列で並んで形成されている群列をＺ軸群列データと称する前記３次元データのデータ記憶装置であって、
上位アドレスと下位アドレスとによりアクセスされるメモリで構成されたメモリバンクを複数備えると共に、該メモリバンクはバンクアドレスで識別され、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリア内では、該メモリエリア内を移行するアクセスは連続アクセス可能であり、同一メモリバンクにおける異なる上位アドレスを備えたメモリエリアへ移行するアクセスは不連続アクセスとなり、異なるメモリバンクへ移行するアクセスは連続アクセス可能であるＳＤＲＡＭで構成されており、
同一の前記Ｘ軸群列データに含まれる隣接する単位データ同士は、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリアに記憶され、前記Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶され、前記Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶されるようにして、前記３次元データが記憶されることを特徴とするデータ記憶装置。
【請求項２】
請求項１記載のデータ記憶装置において、
前記ＳＤＲＡＭは、ＤＤＲ−ＳＤＲＡＭ、ＤＤＲ２−ＳＤＲＡＭ、又は、ＤＤＲ３−ＳＤＲＡＭであるデータ記憶装置。
【請求項３】
請求項１又は２記載のデータ記憶装置において、
前記３次元データは、電子カメラにおける複数枚の画面を構成する出力データであるデータ記憶装置。
【請求項４】
上位アドレスと下位アドレスとによりアクセスされるメモリで構成されたメモリバンクを複数備えると共に、該メモリバンクはバンクアドレスで識別され、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリア内では、該メモリエリア内を移行するアクセスは連続アクセス可能であり、同一メモリバンクにおける異なる上位アドレスを備えたメモリエリアへ移行するアクセスは不連続アクセスとなり、異なるメモリバンクへ移行するアクセスは連続アクセス可能であるＳＤＲＡＭで構成されたデータ記憶装置におけるデータ記憶方法であって、
データのサイズが同一の単位データが、１個以上の一定個数でＸ軸方向に１列に並んで構成される単位データ群が複数、Ｘ軸方向に直列に１列で並べられて１次元データが形成され、該１次元データが複数、Ｘ軸方向に並列でＹ軸方向に直列に並べられて２次元データが形成され、該２次元データが複数、Ｙ軸方向に並列でＺ軸方向に直列に並べられて形成される３次元データであると共に、
前記３次元データに含まれる１次元データをＸ軸群列データと称し、前記３次元データに含まれる単位データ群がＸ軸方向に並列でＹ軸方向に直列に１列で並んで形成されている群列をＹ軸群列データと称し、前記３次元データに含まれる単位データ群がＸ軸方向に並列でＺ軸方向に直列に１列で並んで形成されている群列をＺ軸群列データと称する前記３次元データに対して、
同一の前記Ｘ軸群列データに含まれる単位データは、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリアに記憶され、前記Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶され、前記Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶されるようにして、前記３次元データが記憶されることを特徴とするデータ記憶方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共焦点顕微鏡の画像を撮影するカメラの出力等のを記憶する画面データ記憶装置、及び、画面データ記憶方法に関する。
【背景技術】
【０００２】
今日では、太陽電池に用いられる薄膜シートや、電子機器に用いられるＬＳＩ等、表面の微細な状態等の微細な部分を観察する必要が大幅に増加している。これらの観察に対しては、共焦点顕微鏡等が用いられる。
【０００３】
この共焦点顕微鏡は、試料面から反射した光を集光してピンホールに通した後、検出器に入れることで、焦点の合った試料面からの反射光のみを検出する。このため、焦点の合った画像成分だけを抽出することができる。抽出されたこれらの画像は、電子カメラ（デジタルカメラ）により撮影され、電子データとして出力することができる。
【０００４】
共焦点顕微鏡では、上記のようにして試料を水平方向に走査して画像を得た後、焦点を変えて、同様の操作を繰返すことで、焦点の異なる画像が高さ方向に複数枚重ねられて構成される画像群を得る。この画像群の複数の画像を電子カメラで撮影すると共に、撮影された画像を画像処理装置（コンピュータ）で画像処理することで、鮮明な画像を得ることができる。
【０００５】
図１は、この画像処理装置１の構成を示した構成図である。図１において、この画像処理装置１は、コントローラ１０、画面データ記憶装置１１、カメラインターフェース１２、画像処理部１３、表示インターフェース１４、及び、操作部１５で構成されている。そして、共焦点顕微鏡の画像を撮影する電子カメラ２が、カメラインターフェース１２に接続されると共に、表示インターフェース１４には、画像を実際に表示するＬＣＤ等の表示器３が接続される。
【０００６】
コントローラ１０は、ＦＰＧＡ(Field Programmable Gate Arai)、及び、マイクロプロセッサ(ＣＰＵ)で構成されており、このコントローラ１０に、画面データ記憶装置１１、カメラインターフェース１２、画像処理部１３、表示インターフェース１４、及び、操作部１５が接続されていると共に、コントローラ１０によりこれらの制御が行われる。又、画像処理部１３は、ＤＳＰ(Digital Signal Processor)、及び、マイクロプロセッサ(ＣＰＵ)で構成されている。
【０００７】
上記の画像処理装置１では、共焦点顕微鏡の画像を撮影した電子カメラ２の出力である画面データは、カメラインターフェース１２に受信された後、まず、画面データ記憶装置１１に記憶される。この画面データ記憶装置１１に記憶された画面データは、画像処理部１３で画像処理された後、再び、画面データ記憶装置１１に再記憶され、表示インターフェース１４を介して表示器へ送信されて、画像が表示される。
【０００８】
つまり、電子カメラ２により撮影された複数の画像、即ち、複数枚の画面データでなる画面群の画面データは、画像処理装置１において、画面データ記憶装置１１に記憶されると共に、処理に必要な部分のデータが読出されて、画像処理部１３で演算による処理が行われ、再び、画面データ記憶装置１１の元の位置に書込まれる画像処理が繰返される。
【０００９】
次に、上記の画像処理について、さらに詳しく説明する。図２は、共焦点顕微鏡の画像を撮影した電子カメラ２の出力画面データであり、図３〜図５は、図２の各画面における画面データの画素データの配置図である。この画面データは、画素のデータである画素データが、横方向３１と縦方向３２で構成される面に格子状に配列されて形成された同一サイズの画面が、高さ方向３３に複数枚重ねられて構成された画面群における複数枚の画面データである。
【００１０】
即ち、画素データが、画面の横方向３１に一列に並べられた列データが、画面の縦方向に並べられて、面データが形成され、この面データが上記の画面を表すデータである。そしてこの面データを高さ方向３３に複数枚重ねられて構成されたのが、上記の画面データである。この画面データが、画像処理装置１の画面データ記憶装置１１に記憶される。
【００１１】
上記の各画面データにおいて、格子状に配列されている画素データは、所定のビット数で構成されている。ここでは、これらの画素データは、例として、例えば、８ビット、即ち、１バイトで構成されているものとする。又、上記の各画面データにおける１バイトの画素データは、Di,j,kで表される。ｉは、横方向３１における位置を表し、ｊは、縦方向３２における位置を表すと共に、ｋは、高さ方向３３における位置を表す。
【００１２】
又、上記の各画面データにおいて、画素データが横方向３１に並んで形成されている複数のデータ列を、横列画素データと称する。そして、画素データが縦方向３２に並んで形成されている複数のデータ列を、縦列画素データと称する。さらに、複数枚の画面における同位置の画素を高さ方向３３に配列して形成されている複数のデータ列を、高さ列画素データと称する。
【００１３】
例えば、図３〜図５において、D01,01,01, D02,01,01, D03,01,01, D04,01,01, D05,01,01,…や、D01,02,01, D02,02,01, D03,02,01, D04,02,01, D05,02,01,…や、D01,01,02, D02,01,02, D03,01,02, D04,01,02, D05,01,02,…が横列画素データ、D01,01,01, D01,02,01, D01,03,01, D01,04,01, D01,05,01,…や、D02,01,01, D02,02,01, D02,03,01, D02,04,01, D02,05,01,…や、D01,01,02, D01,02,02, D01,03,02, D01,04,02, D01,05,02,…が縦列画素データ、そして、D01,01,01, D01,01,02, D01,01,03, D01,01,04, D01,01,05,…や、D02,01,01, D02,01,02, D02,01,03, D02,01,04, D02,01,05,…や、D01,02,01, D01,02,02, D01,02,03, D01,02,04, D01,02,05,…が高さ列画素データである。
【００１４】
上述した画像処理は、複数のこれらの横列画素データ、縦列画素データ、及び、高さ列画素データを画像処理の処理対象としている。この画像処理は、上述したように、演算による処理であり、この演算による処理としては、複数のこれらの列画素データのそれぞれに対して、最初に、高速フーリエ変換処理が行われ、続いて、逆高速フーリエ変換処理が行われる。
【００１５】
上記の高速フーリエ変換処理は、横列画素データ、縦列画素データ、及び、高さ列画素データの順に行われる。即ち、まず、複数の横列画素データのそれぞれに対してその配列順に、この横列画素データを構成する各画素データのそれぞれを、その配列順に画像処理装置１の画面データ記憶装置１１から読出す。そして、読出された画素データで構成される横列画素データに対して高速フーリエ変換処理を行い、結果を、画像処理装置１の画面データ記憶装置１１の元の記憶エリアに書込処理する。同様にして、縦列画素データ、及び高さ列画素データに対する処理を行う。
【００１６】
上記の高速フーリエ変換処理が終了すると、次に、逆高速フーリエ変換処理が行われる。この逆高速フーリエ変換処理は、上記の高速フーリエ変換処理とは、逆の順序、即ち、高さ列画素データ、縦列画素データ、横列画素データの順に行われる。まず、複数の高さ列画素データのそれぞれに対してその配列順とは逆の順序で、この高さ列画素データを構成する各画素データのそれぞれを、その配列順に画像処理装置１の画面データ記憶装置１１から読出す。そして、読出された画素データで構成される高さ列画素データに対して逆高速フーリエ変換処理を行い、結果を、画像処理装置１の画面データ記憶装置１１の元の記憶エリアに書込処理する。同様にして、縦列画素データ、及び横列画素データに対する処理を行う。
【００１７】
上記のようにして、上述した画像処理を行うことができるが、上記のように、各列画素データ毎に、画素データ単位で独立に、読出、及び、書込を行うと、画像処理装置１の画面データ記憶装置１１に対する読出、及び、書込の回数が極端に多くなり、読出、及び、書込に要する処理時間が長くなる。
【００１８】
そこで、読出、及び、書込に要する処理時間を短縮する対策として、連続して配列されている一定個数の複数の画素データを、１度にまとめて読出、及び、書込の処理を行う処理方法が採用されている。この処理方法は、次のような処理方法である。
【００１９】
即ち、例えば、図６に示すように、横列画素データにおいて、連続して横方向３１に並んでいる４個の画素データ４０で、１個のグループを形成し、このグループを、画素データ群４１と称する。例えば、図３〜図５において、D01,01,01, D02,01,01, D03,01,01, D04,01,01が１個の画素データ群４１である。同様に、D05,01,01, D06,01,01, D07,01,01, D08,01,01や、D01,02,01, D02,02,01, D03,02,01, D04,02,01が、１個の画素データ群である。
【００２０】
そうすると、上記の画面データにおいて、上記の横列画素データは、図６に示すように、上記の画素データ群４１が横方向３１に複数、直列に１列で並べられて形成されたものであると考えることができる。これを、横群列画素データ５１と称する。
【００２１】
さらに、上記の画面データにおいて、上記の複数の画素データ群４１が、図７に示すように、横方向３１に並列に並ぶと共に、縦方向３２に直列に１列で並んで形成されている画素データ群４１の群列を考えることができる。この群列を、縦群列画素データ５２と称する。この縦群列画素データ５２は、図７からも分かるように、隣接する縦列画素データを４列分集めて構成されている。
【００２２】
同様にして、上記の画面データにおいて、上記の複数の画素データ群４１が、図８に示すように、横方向３１に並列に並ぶと共に、高さ方向３３に直列に１列で並んで形成されている画素データ群４１の群列を考えることができる。この群列を、高さ群列画素データ５３と称する。この高さ群列画素データ５３は、図８からも分かるように、隣接する高さ列画素データを４列分集めて構成されている。
【００２３】
そこで、画面データ記憶装置１１では、これらの横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データ５３を、読出、及び、書込の処理対象とすることで、画素データ群４１単位で、読出、及び、書込を行うことを可能にしている。
【００２４】
そして、この画素データ群４１単位で、読出、及び、書込が行われる横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データ５３を用いて、横列画素データ、縦列画素データ、及び、高さ列画素データに対する演算による処理を行う。
【００２５】
即ち、横群列画素データの場合は、上述したように、横列画素データは、図６に示すように、上記の画素データ群４１が横方向３１に複数、直列に１列で並べられて形成されたものであるから、横群列画素データは、実質的には、横列画素データと同じものである。従って、横群列画素データ５１に対する演算による処理は、横列画素データに対する演算によると全く同じである。
【００２６】
縦群列画素データ５２の場合は、上述したように、縦群列画素データ５２は、図７に示すように、隣接する縦列画素データを４列分集めて構成されている。従って、横群列画素データ５１に対する演算による処理は、読み出された縦群列画素データ５２を一時記憶すると共に、この縦群列画素データ５２から縦列画素データを１列づつ順に取り出して、この縦列画素データに対する演算による処理を行う。
【００２７】
高さ群列画素データ５３の場合は、縦群列画素データ５２の場合と同様、上述したように、高さ群列画素データ５３は、図８に示すように、隣接する高さ列画素データを４列分集めて構成されている。従って、高さ群列画素データ５３に対する演算による処理は、読み出された高さ群列画素データ５３を一時記憶すると共に、この高さ群列画素データ５３から高さ列画素データを１列づつ順に取り出して、この高さ列画素データに対する演算による処理を行う。
【００２８】
このように、上記の画面データの構成を、図６、図７、及び、図８に示すような横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データと捉え直して、各列画素データに対する演算による処理を、横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データ５３を用いて行うことにより、画素データ群４１単位で、読出、及び、書込を行うことを利用することができる。この画素データ群４１単位で、読出、及び、書込を行うことにより、画面データ記憶装置１１における上述した読出、及び、書込に要する処理時間の短縮を図っている。
【００２９】
上記のような画素データ群４１単位で、読出、及び、書込を行う処理が可能なのは、後述するように、画面データ記憶装置１１として、バースト動作が可能なＳＤＲＡＭ(Synchronous Dynamic random Access Memory)で構成された記憶装置が用いられているからである。
【００３０】
そこで、次に、この画面データ記憶装置１１について説明する。上記の画像処理装置１の画面データ記憶装置１１としては、上述したように、ＳＤＲＡＭ(Synchronous Dynamic random Access Memory)で構成された記憶装置が用いられる。このＳＤＲＡＭで構成された記憶装置としては、従来、ＳＤＲ−ＳＤＲＡＭ(Single Data Rate SDRAM)で構成された記憶装置が一般的であった。しかし、最近、この読出／書込の速度がさらに速い記憶装置として、ＤＤＲ−ＳＤＲＡＭ(Double Data Rate SDRAM)で構成された記憶装置が注目されている。このＤＤＲ−ＳＤＲＡＭは、２ビットのプリフェッチ機能を備えたＳＤＲＡＭである。
【００３１】
このＤＤＲ−ＳＤＲＡＭで構成された記憶装置に対しては、当該記憶装置が使用される目的に応じて、更なる処理速度の向上を図る各種の提案がなされている（例えば、特許文献１参照）。上記の画像処理装置１は、画面データ記憶装置１１として、このＤＤＲ−ＳＤＲＡＭで構成された記憶装置が用いられている。
【００３２】
図９は、ＤＤＲ−ＳＤＲＡＭを用いた画面データ記憶装置１１の記憶の中枢部分の基本構成の例を示したブロック図である。図９において、ＤＤＲ−ＳＤＲＡＭを用いた画面データ記憶装置１１は、＃０メモリバンク、＃１メモリバンク、＃２メモリバンク、及び、＃３メモリバンクの４個のメモリバンクと、データ入出力回路とで構成されている。上記の各メモリバンクに対しては、データ入出力回路を介して、各メモリバンクに記憶されているデータを読出たり、各メモリバンクにデータを書込んだりされる。
【００３３】
各メモリバンクに対しては、同期用のクロックとして、正クロック及び負クロック（ディファレンシャルクロック）が入力される。この負クロックは、正クロックを反転させたクロックである。これらのクロックが用いられることで、ＤＤＲ−ＳＤＲＡＭでは、正クロック及び負クロックの立ち上がりで、データの読出／書込が行われる。従って、１正クロック周期で２個のデータの読出／書込が可能である。
【００３４】
データ入出力回路には、タイミングパルスとして、データストローブが入力される。このデータストローブは、メモリバンクから読出されたデータを、外部へ出力するタイミングパルスである。
【００３５】
上記の各メモリバンクに対しては、バンクアドレス(Bank Address)、ロウアドレス(Row Address)、カラムアドレス(Column Address)、及び、コマンド(Command)が、必要に応じて、入力される。バンクアドレスは、４個のメモリバンクの中から、読出、又は、書込を行うメモリバンクを選択するアドレスである。ロウアドレスは、メモリアドレスの上位アドレスを表し、カラムアドレスは、メモリアドレスの下位アドレスを表す。
【００３６】
コマンドは、ＤＤＲ−ＳＤＲＡＭを制御するのに用いられる命令である。画面データ記憶装置１１は、多くのコマンドを備えているが、上記のメモリバンクに対する読出、又は、書込を行うのに重要なコマンドは、バンクアクテイブ(Bank Active)、リード(read)、ライト(write)、及び、プリチャージ(Precharge)の４個のコマンドである。
【００３７】
この内、バンクアクテイブは、メモリバンクを活性化するコマンドである。リードは、読出を行うコマンドである。ライトは、書込を行うコマンドである。そして、プリチャージは、現在の動作（リード／ライト）が終了して、同一メモリバンク内の別のロウアドレスを活性化するために、メモリバンクをアイドル状態に戻すコマンドである。
【００３８】
尚、本明細書では、ｎ（＝０〜３）を、動作の対象となる４個のメモリバンク（＃０メモリバンク、＃１メモリバンク、＃２メモリバンク、又は、＃３メモリバンク）のいずれであるかを表す添字とする。
【００３９】
又、バンクアドレスをＢＡｎ、ロウアドレスをＲＡｎ、カラムアドレスをＣＡｎ、データストローブをＤＳと略すると共に、コマンドであるバンクアクテイブをＡＣｎ、リードをＲＤｎ、ライトをＷＲｎ、そして、プリチャージをＰＲｎと略する。又、読出、又は、書込されるデータを、Ｄｆ（ｆは読出、又は、書込される順番を表し、０から始まる正の整数である）と略する。
【００４０】
上記の画面データ記憶装置１１に用いられているＤＤＲ−ＳＤＲＡＭの特徴は、マルチバンクオペレーションとバースト動作が可能であることである。マルチバンクオペレーションとは、メモリを独立した複数のメモリバンクで構成し、各メモリバンクを独立して制御することができることである。上記の画面データ記憶装置１１では、上述したように、＃０メモリバンク、＃１メモリバンク、＃２メモリバンク、及び、＃３メモリバンクの４個のメモリバンクを備えている。
【００４１】
又、バースト動作とは、メモリ内部で、パイプライン処理を行うことにより、外部クロックに同期して、同一のメモリバンクにメモリアドレスが連続して記憶されているある決まった個数のデータを、連続して入出力することが可能であることである。この連続して入出力されるデータの個数をバースト長と称する。
【００４２】
このバースト長は、一般に、何種類かの中から、設定によって選択可能である。上記の画面データ記憶装置１１の基本構成では、このバースト長は、上記の画面データにおいて、１個の画素データ群が４個の画素データで構成されていることに合わせて、バースト長＝４としている。又、上記の画像処理装置１の基本構成では、１個のデータは、１バイトで構成されている。
【００４３】
そこで、上記の画面データ記憶装置１１では、１回の読出、又は書込に対して、１バイトで構成される画素データ４０を、４個連続して処理することが可能である。即ち、４個の画素データ４０で構成されている１個の画素データ群４１を、１回の読出、又は書込で処理することが可能である。
【００４４】
これを可能にするためには、画素データ群４１を構成する４個の画素データ４０は、同一のメモリバンクに記憶されると共に、４個の画素データ４０のメモリアドレスが連続していることが条件となる。そこで、上記の画面データは、実際にこの条件を満足するように、画面データ記憶装置１１に記憶されている。
【００４５】
即ち、上記の画面データ記憶装置１１では、上述した画面データは、この画面データを構成する横群列画素データ５１が、画面上の上の列から下の列の順に、連続して画面データ記憶装置１１の＃０メモリバンクから順に記憶されている。この横群列画素データ５１は、画素データ群４１が横方向３１に複数、連続して直列に１列で並べられて形成されたものである。又、画素データ群４１を構成する４個の画素データ４０は、同一のメモリバンクに、この４個の画素データ４０のアドレスが連続して記憶されている。
【００４６】
従って、横群列画素データ５１上で連続して並んでいる画素データ４０は、例えば、＃０メモリバンクにおいて、メモリアドレスが連続するようにして記憶される。具体的には、図２に示す画面データの場合、各画面の画素データ４０は、図３〜図５に示すように配列されている。
【００４７】
即ち、連続する画素データD01,01,01, D02,01,01, D03,01,01, D04,01,01, D05,01,01,…D01,02,01, D02,02,01, D03,02,01, D04,02,01, D05,02,01,…D01,01,02, D02,01,02, D03,01,02, D04,01,02, D05,01,02, …が、＃０メモリバンクにおいて、数字の小さいメモリアドレスから数字の大きいメモリアドレスに向かって、メモリアドレスがインクリメントされながら、この順で、連続して記憶される。
【００４８】
そして、＃０メモリバンクの全メモリエリアに記憶がなされて、＃０メモリバンクからはみ出る分は、次のメモリバンクである＃１メモリバンクへ、＃０メモリバンクと同様にして記憶される。図１０は、図２に示す画面データにおける各画素データが記憶されたメモリバンクのバンクアドレス（ＢＡｎ）を示したものである。
【００４９】
図２に示す画面データの場合、図３〜図５と図１０を比較すると分かるように、画素データD01,01,01からD08,02,04までが、バンクアドレスがＢＡ０の＃０メモリバンクへ記憶され、画素データD09,02,04以降の一定量のデータが、バンクアドレスがＢＡ１の＃１メモリバンクへ記憶される。同様にして、＃１メモリバンクからはみ出る分は、次のメモリバンクである＃２メモリバンクへ記憶される。
【００５０】
次に、上記の画面データ記憶装置１１における、従来用いられている読出シーケンスについて説明する。図１１、及び、図１２は、同一のメモリバンクから、データを読出す読出シーケンスを示したタイムチャートである。図１１、及び、図１２では、＃０メモリバンクを動作の対象としている。又、バースト長は、上述したように、バースト長＝４としている。
【００５１】
そこで、図１１、及び、図１２において、最初に、読出を行う＃０メモリバンクに対して、バンクアクテイブ（ＡＣ０）を入力すると同時に、バンクアドレス（ＢＡ０）、及び、ロウアドレス（ＲＡ０）を入力する。そして、バンクアクテイブ（ＢＡ０）の入力から３クロック後にリード（ＲＤ０）を入力すると同時に、カラムアドレス（ＣＡ０）を入力する。
【００５２】
すると、リード（ＲＤ０）の入力から一定の時間経過後に、データ（Ｄ０〜Ｄ３）が連続して＃０メモリバンクから読出されて出力される。このリード（ＲＤ０）の入力からの一定の時間経過を、ＣＡＳレイテンシーと称し、上述した同期用のクロックのパルス数で表される。
【００５３】
このＣＡＳレイテンシーの値は、一般に、何種類かの中から、設定によって選択可能である。上記の画面データ記憶装置１１では、ＣＡＳレイテンシーを、２．５クロックとしている。
【００５４】
そこで、上記の場合、リード（ＲＤ０）の入力の２．５クロック後に、４個のデータ（Ｄ０〜Ｄ３）が連続して＃０メモリバンクから読出されて出力される。即ち、１回の読出シーケンスで、１個の画素データ群４１を読出することができる。
【００５５】
さらに、続けてデータの読出を行う場合、続けて読出すデータのロウアドレス（ＲＡ０）が、当該データに先行して読出されたデータのロウアドレス（ＲＡ０）と同一であるか、否かによって、読出シーケンスが異なってくる。同一の場合は、図１１に示す読出シーケンスとなり、同一でない場合は、図１２に示す読出シーケンスとなる。
【００５６】
即ち、同一の場合は、図１１に示すように、先に入力されたリード（ＲＤ０）の入力に続いて、２クロック毎にリード（ＲＤ０）を入力すると、先行して読出されたデータ（Ｄ０〜Ｄ３）に続いて、さらに、連続してデータ（Ｄ４〜Ｄ７，Ｄ８〜Ｄ１１）が出力される。
【００５７】
つまり、複数個の画素データ群４１が同一のメモリバンクに記憶されていると共に、これらの画素データ群４１のロウアドレスが同一の場合は、これらの複数個の画素データ群４１を連続して読出することができる。
【００５８】
これに対して、同一でない場合は、図１２に示すように、先に入力されたリード（ＲＤ０）の入力の２クロック後に、プリチャージ（ＰＲ０）を入力し、さらに、このプリチャージ（ＰＲ０）の入力の３クロック後に、最初に＃０メモリバンクに対して読出を行うのと同様の処理をする。
【００５９】
即ち、バンクアクテイブ（ＡＣ０）を入力すると同時に、バンクアドレス（ＢＡ０）、及び、ロウアドレス（ＲＡ０）を入力する。そして、バンクアクテイブ（ＢＡ０）の入力から３クロック後にリード（ＲＤ０）を入力すると同時に、カラムアドレス（ＣＡ０）を入力する。すると、リード（ＲＤ０）の入力の２．５クロック後に、４個のデータ（Ｄ４〜Ｄ７）が連続して＃０メモリバンクから読出されて出力される。この場合は、読出データは、先行して読出されたデータとの間に、図１２に示すように、６クロックの空きが生じてしまう。
【００６０】
つまり、複数個の画素データ群４１が同一のメモリバンク記憶されていても、これらの画素データ群４１のロウアドレスが同一でない場合は、これらの複数個の画素データ群４１を連続して読出することはできず、読出される複数個の画素データ群４１相互間には、６クロックの空きが生じることになる。
【００６１】
そこで、次に、上述した、横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データ５３に対する、上記の画面データ記憶装置１１における読出シーケンスを説明する。
【００６２】
横群列画素データ５１の場合、上述したように、横群列画素データ５１は、実質的には、横列画素データと同じものである。即ち、横群列画素データ５１上で連続して並んでいる画素データ群４１は、画素データが、画面データ記憶装置１１の＃０メモリバンクから順に、メモリアドレスが連続するようにして記憶されている。即ち、横群列画素データ５１上で隣接する画素データ群４１同士は、同一のメモリバンクに記憶されると共に、画素データのメモリアドレスが連続している。
【００６３】
従って、先行して読出されたデータに続けて読出されるデータのロウアドレスが、当該先行して読出されたデータのロウアドレスと同一である。そこで、横群列画素データ５１の場合は、複数個の画素データ群４１を連続して読出することができる。
【００６４】
例えば、図６において、D01,01,01, D02,01,01, D03,01,01, D04,01,01, D05,01,01,…の横群列画素データ５１の場合は、読出シーケンスは、図１１において、Ｄ０〜Ｄ４は、D01,01,01, 〜 D05,01,01,に該当する。即ち、横群列画素データ５１の読出状態は、図１３のようになる。
【００６５】
縦群列画素データ５２の場合、縦群列画素データ５２を構成する画素データ群４１では、この画素データ群４１を構成する４個の画素データのメモリアドレスは、連続している。しかし、縦群列画素データ５２内で縦方向に隣接する画素データ群４１同士は、異なる横群列画素データ５１に属することから、この縦方向に隣接する画素データ群４１同士のロウアドレスは同一ではない。
【００６６】
即ち、先行して読出されたデータに続けて読出されるデータのロウアドレスが、当該先行して読出されたデータのロウアドレスと同一ではない。従って、縦群列画素データ５２の場合は、複数個の画素データ群４１を連続して読出することができない。
【００６７】
例えば、図７において、D01,01,01, D02,01,01, D03,01,01, D04,01,01, D01,02,01, D02,02,01, D03,02,01, D04,02,01, D01,03,01,…の縦群列画素データ５２の場合は、読出シーケンスは、図１２において、Ｄ０〜Ｄ３は、D01,01,01, 〜 D04,01,01,に該当し、Ｄ４〜Ｄ７は、D01,02,01, 〜 D04,02,01,に該当する。即ち、縦群列画素データ５２の読出状態は、図１４のようになる。
【００６８】
高さ群列画素データ５３の場合、縦群列画素データ５２と同様、高さ群列画素データ５３を構成する画素データ群４１では、この画素データ群４１を構成する４個の画素データのメモリアドレスは、連続している。しかし、高さ群列画素データ５３内で高さ方向に隣接する画素データ群４１同士は、異なる横群列画素データ５１に属することから、この高さ方向に隣接する画素データ群４１同士のロウアドレスは同一ではない。
【００６９】
即ち、先行して読出されたデータに続けて読出されるデータのロウアドレスが、当該先行して読出されたデータのロウアドレスと同一ではない。従って、高さ群列画素データ５３の場合は、複数個の画素データ群４１を連続して読出することができない。
【００７０】
例えば、図８において、D01,01,01, D02,01,01, D03,01,01, D04,01,01, D01,01,02, D02,01,02, D03,01,02, D04,01,02, D01,01,03,…の高さ群列画素データ５３の場合は、読出シーケンスは、図１２において、Ｄ０〜Ｄ３は、D01,01,01, 〜 D04,01,01,に該当し、Ｄ４〜Ｄ７は、D01,01,02, 〜 D04,01,02,に該当する。即ち、高さ群列画素データ５３の読出状態は、図１５のようになる。
【００７１】
次に、画面データ記憶装置１１における、従来用いられている書込シーケンスについて説明する。書込シーケンスについても、上記の読出シーケンスと略同様となる。図１６、及び、図１７は、同一のメモリバンクへ、データを書込むシーケンスを示したタイムチャートである。
【００７２】
図１６、及び、図１７において、最初に、書込を行う＃０メモリバンクに対して、バンクアクテイブ（ＡＣ０）を入力すると同時に、バンクアドレス（ＢＡ０）、及び、ロウアドレス（ＲＡ０）を入力する。そして、バンクアクテイブ（ＢＡ０）の入力から３クロック後にライト（ＷＲ０）を入力すると同時に、カラムアドレス（ＣＡ０）を入力する。すると、ライト（ＷＲ０）の入力の１クロック後に、４個のデータ（Ｄ０〜Ｄ３）が連続して＃０メモリバンクへ書込される。即ち、１回の書込シーケンスで、１個の画素データ群４１を書込することができる。
【００７３】
さらに、続けてデータの書込を行う場合、読出シーケンスと同様、続けて書込むデータのロウアドレス（ＲＡ０）が、当該データに先行して書込まれたデータのロウアドレス（ＲＡ０）と同一であるか、否かによって、書込シーケンスが異なってくる。同一の場合は、図１６に示す書込シーケンスとなり、同一でない場合は、図１７に示す書込シーケンスとなる。
【００７４】
即ち、同一の場合は、図１６に示すように、先に入力されたライト（ＷＲ０）の入力に続いて、２クロック毎にライト（ＷＲ０）を入力すると、先行して書込まれたデータ（Ｄ０〜Ｄ３）に続いて、さらに、連続してデータ（Ｄ４〜Ｄ７，Ｄ８〜Ｄ１１）が書込まれる。
【００７５】
つまり、複数個の画素データ群４１が同一のメモリバンク記憶されていると共に、これらの画素データ群４１のロウアドレスが同一の場合は、これらの複数個の画素データ群４１を連続して書込することができる。
【００７６】
これに対して、同一でない場合は、図１７に示すように、先に入力されたライト（ＷＲ０）の入力の５クロック後に、プリチャージ（ＰＲ０）を入力し、さらに、このプリチャージ（ＰＲ０）の入力の３クロック後に、最初に＃０メモリバンクに対して書込を行うのと同様の処理をする。
【００７７】
即ち、バンクアクテイブ（ＡＣ０）を入力すると同時に、バンクアドレス（ＢＡ０）、及び、ロウアドレス（ＲＡ０）を入力する。そして、バンクアクテイブ（ＢＡ０）の入力から３クロック後にライト（ＷＲ０）を入力すると同時に、カラムアドレス（ＣＡ０）を入力する。すると、ライト（ＷＲ０）の入力の１クロック後に、４個のデータ（Ｄ４〜Ｄ７）が連続して＃０メモリバンクへ書込される。この場合は、書込データは、先行して書込まれたデータとの間に、図１７に示すように、９クロックの空きが生じてしまう。
【００７８】
つまり、複数個の画素データ群４１が同一のメモリバンク記憶されていても、これらの画素データ群４１のロウアドレスが同一でない場合は、これらの複数個の画素データ群４１を連続して書込することはできず、書込される複数個の画素データ群４１相互間には、９クロックの空きが生じることになる。
【００７９】
そこで、次に、上述した、横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データ５３に対する、上記の画面データ記憶装置１１における書込シーケンスを説明する。
【００８０】
横群列画素データ５１の場合、上述したように、横群列画素データ５１は、実質的には、横列画素データと同じものである。即ち、横群列画素データ５１上で連続して並んでいる画素データ群４１は、画素データが、画面データ記憶装置１１の＃０メモリバンクから順に、メモリアドレスが連続するようにして記憶されている。即ち、横群列画素データ５１上で隣接する画素データ群４１同士は、同一のメモリバンクに記憶されると共に、画素データのメモリアドレスが連続している。
【００８１】
従って、先行して読出されたデータに続けて書込されるデータのロウアドレスが、当該先行して書込されたデータのロウアドレスと同一である。そこで、横群列画素データ５１の場合は、複数個の画素データ群４１を連続して書込することができる。
【００８２】
例えば、図６において、D01,01,01, D02,01,01, D03,01,01, D04,01,01, D05,01,01,…の横群列画素データ５１の場合は、読出シーケンスは、図１６において、Ｄ０〜Ｄ４は、D01,01,01, 〜 D05,01,01,に該当する。即ち、横群列画素データ５１の書込状態は、図１８のようになる。
【００８３】
縦群列画素データ５２の場合、縦群列画素データ５２を構成する画素データ群４１では、この画素データ群４１を構成する４個の画素データのメモリアドレスは、連続している。しかし、縦群列画素データ５２内で縦方向に隣接する画素データ群４１同士は、異なる横群列画素データ５１に属することから、この縦方向に隣接する画素データ群４１同士のロウアドレスは同一ではない。
【００８４】
即ち、先行して書込されたデータに続けて書込されるデータのロウアドレスが、当該先行して書込されたデータのロウアドレスと同一ではない。従って、縦群列画素データ５２の場合は、複数個の画素データ群４１を連続して書込することができない。
【００８５】
例えば、図７において、D01,01,01, D02,01,01, D03,01,01, D04,01,01, D01,02,01, D02,02,01, D03,02,01, D04,02,01, D01,03,01,…の縦群列画素データ５２の場合は、書込シーケンスは、図１７において、Ｄ０〜Ｄ３は、D01,01,01, 〜 D04,01,01,に該当し、Ｄ４〜Ｄ７は、D01,02,01, 〜 D04,02,01,に該当する。即ち、縦群列画素データ５２の書込状態は、図１９のようになる。
【００８６】
高さ群列画素データ５３の場合、縦群列画素データ５２と同様、高さ群列画素データ５３を構成する画素データ群４１では、この画素データ群４１を構成する４個の画素データのメモリアドレスは、連続している。しかし、高さ群列画素データ５３内で高さ方向に隣接する画素データ群４１同士は、異なる横群列画素データ５１に属することから、この高さ方向に隣接する画素データ群４１同士のロウアドレスは同一ではない。
【００８７】
即ち、先行して書込されたデータに続けて書込されるデータのロウアドレスが、当該先行して書込されたデータのロウアドレスと同一ではない。従って、高さ群列画素データ５３の場合は、複数個の画素データ群４１を連続して書込することができない。
【００８８】
例えば、図８において、D01,01,01, D02,01,01, D03,01,01, D04,01,01, D01,01,02, D02,01,02, D03,01,02, D04,01,02, D01,01,03,…の高さ群列画素データ５３の場合は、書込シーケンスは、図１７において、Ｄ０〜Ｄ３は、D01,01,01, 〜 D04,01,01,に該当し、Ｄ４〜Ｄ７は、D01,01,02, 〜 D04,01,02,に該当する。即ち、高さ群列画素データ５３の書込状態は、図２０のようになる。
【００８９】
上記の各説明から、上記の画面データ記憶装置１１の同一メモリバンクにおける同一のロウアドレス、即ち、同一の上位アドレスを備えたメモリエリア内では、当該メモリエリア内を移行するアクセスは、連続アクセス可能である。これに対して、同一メモリバンクにおける異なるロウアドレス、即ち、異なる上位アドレスを備えたメモリエリアへ移行するアクセスは、不連続アクセスとなることが分かる。
【特許文献１】特開２００７−４７７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００９０】
上述したように、従来、上記の画像処理装置１では、画面データは、画像処理装置１の画面データ記憶装置１１に、図２（図３〜図５）に示すように記録されている。そして、画像処理装置１では、この画面データの横列画素データ、縦列画素データ、及び、高さ列画素データに対して、演算による処理が行われる。
【００９１】
この演算による処理が行われるに際して、画面データ記憶装置１１に対する読出、及び、書込の処理時間を短縮するために、上記の画面データの構成を、図６、図７、及び、図８に示すような横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データと捉え直して、各列画素データに対する演算による処理を、横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データ５３を用いて行うことにより、画面データ記憶装置１１における上述した読出、及び、書込に要する処理時間の短縮を図っている。
【００９２】
しかしながら、上記のような工夫を施しても、画面データ記憶装置１１における読出、及び、書込の処理においては、横群列画素データ５１の場合は、複数個の画素データ群４１を連続して読出することができる。しかし、上述したように、縦群列画素データ５２の場合は、複数個の画素データ群４１を連続して読出することができない。又、高さ群列画素データ５３の場合も、複数個の画素データ群４１を連続して読出することができない。従って、さらに、画面データ記憶装置１１における読出、及び、書込の処理時間の短縮を図る余地がある。
【００９３】
そこで、この発明は、このような状況を解決するためになされたものであって、共焦点顕微鏡の画像を処理する画像処理装置等における画像処理の効率化を図るべく、共焦点顕微鏡の画像を撮影した電子カメラの複数の出力画面データ等の３次元データに対して、さらに効率的に、読出、及び、書込が可能な、データ記憶装置、及び、データ記憶方法を提供しようとするものである。
【課題を解決するための手段】
【００９４】
まず、本発明のデータ記憶装置について説明する。本発明のデータ記憶装置は、データのサイズが同一の単位データが、１個以上の一定個数でＸ軸方向に１列に並んで構成される単位データ群が複数、Ｘ軸方向に直列に１列で並べられて１次元データが形成され、該１次元データが複数、Ｘ軸方向に並列でＹ軸方向に直列に並べられて２次元データが形成され、該２次元データが複数、Ｙ軸方向に並列でＺ軸方向に直列に並べられて形成される３次元データに対するデータ記憶装置である。
【００９５】
上記の単位データ、単位データ群、１次元データ、２次元データ、及び、３次元データ、の各例としては、それぞれ、上述した画像処理装置１の画面データ記憶装置１１における、画素データ、画素データ群４１、列データ（横列画素データ）、面データ、及び、画面データが、該当する。
【００９６】
上記のデータ記憶装置では、上記の３次元データに含まれる１次元データをＸ軸群列データと称し、上記の３次元データに含まれる単位データ群がＸ軸方向に並列でＹ軸方向に直列に１列で並んで形成されている群列をＹ軸群列データと称し、上記の３次元データに含まれる単位データ群がＸ軸方向に並列でＺ軸方向に直列に１列で並んで形成されている群列をＺ軸群列データと称する。
【００９７】
上記の単位データ、Ｘ軸群列データ、Ｙ軸群列データ、及び、Ｚ軸群列データの各例としては、それぞれ、上述した画像処理装置１の画面データ記憶装置１１における、横群列画素データ５１、縦群列画素データ５２、及び、高さ群列画素データ５３が、該当する。
【００９８】
又、上記のデータ記憶装置は、上位アドレスと下位アドレスとによりアクセスされるメモリで構成されたメモリバンクを複数備えると共に、該メモリバンクはバンクアドレスで識別され、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリア内では、該メモリエリア内を移行するアクセスは連続アクセス可能であり、同一メモリバンクにおける異なる上位アドレスを備えたメモリエリアへ移行するアクセスは不連続アクセスとなり、異なるメモリバンクへ移行するアクセスは連続アクセス可能であるＳＤＲＡＭで構成されている。
【００９９】
上記の上位アドレス、及び、下位アドレスの各例としては、それぞれ、上述した画像処理装置１の画面データ記憶装置１１における、ロウアドレス、及び、カラムアドレスが、該当する。
【０１００】
上記のデータ記憶装置では、同一のＸ軸群列データに含まれる隣接する単位データ同士は、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリアに記憶され、Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶され、Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶されるようにして、３次元データが記憶されることを特徴としている。
【０１０１】
上記の画面データ記憶装置によれば、同一のＸ軸群列データに含まれる隣接する単位データ同士は、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリアに記憶される。従って、同一のＸ軸群列データに含まれる単位データは、連続アクセス可能である。又、Ｘ軸群列データにおける単位データ群は、一定個数の単位データがＸ軸方向に１列に並んで構成されているから、同一のＸ軸群列データに含まれる単位データ群は、連続アクセス可能である。
【０１０２】
又、Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶される。従って、Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、連続アクセス可能である。
【０１０３】
又、Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶される。従って、Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、連続アクセス可能である。
【０１０４】
従って、Ｘ軸群列データのみならず、Ｙ軸群列データ、及び、Ｚ軸群列データも連続アクセス可能であるので、上記のデータ記憶装置を用いることにより、例えば、上述した画像処理装置１の画面データ記憶装置１１において、横列画素データしか連続アクセスが可能でない従来例の画面データ記憶装置に比べて、効率的に、読出、及び、書込を可能とすることができる。それ故、共焦点顕微鏡の画像処理等に対して、効率化を図ることができる。
【０１０５】
上記のデータ記憶装置において、ＳＤＲＡＭとして、ＤＤＲ−ＳＤＲＡＭ、ＤＤＲ２−ＳＤＲＡＭ、又は、ＤＤＲ３−ＳＤＲＡＭを用いるのが好適である。
【０１０６】
又、上記のデータ記憶装置において、３次元データとして、電子カメラの出力データである画面データを用いることができる。
【０１０７】
次に、本発明のデータ記憶方法について説明する。本発明のデータ記憶方法は、次のようなデータ記憶装置に対して用いられる。このデータ記憶装置は、上述した本発明のデータ記憶装置と同じ構成である。
【０１０８】
即ち、本発明のデータ記憶方法が用いられるデータ記憶装置は、上位アドレスと下位アドレスとによりアクセスされるメモリで構成されたメモリバンクを複数備えると共に、該メモリバンクはバンクアドレスで識別され、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリア内では、該メモリエリア内を移行するアクセスは連続アクセス可能であり、同一メモリバンクにおける異なる上位アドレスを備えたメモリエリアへ移行するアクセスは不連続アクセスとなり、異なるメモリバンクへ移行するアクセスは連続アクセス可能であるＳＤＲＡＭで構成されたデータ記憶装置である。
【０１０９】
又、本発明のデータ記憶方法は、上述した３次元データを記憶する方法である。この３次元データは、上述したように、データのサイズが同一の単位データが、１個以上の一定個数でＸ軸方向に１列に並んで構成される単位データ群が複数、Ｘ軸方向に直列に１列で並べられて１次元データが形成され、該１次元データが複数、Ｘ軸方向に並列でＹ軸方向に直列に並べられて２次元データが形成され、該２次元データが複数、Ｙ軸方向に並列でＺ軸方向に直列に並べられて形成される３次元データである。
【０１１０】
この３次元データでは、上述したように、３次元データに含まれる１次元データをＸ軸群列データと称し、３次元データに含まれる単位データ群がＸ軸方向に並列でＹ軸方向に直列に１列で並んで形成されている群列をＹ軸群列データと称し、３次元データに含まれる単位データ群がＸ軸方向に並列でＺ軸方向に直列に１列で並んで形成されている群列をＺ軸群列データと称する。
【０１１１】
そして、上記のデータ記憶方法では、上記の３次元データが次のように記憶されることを特徴としている。即ち、同一のＸ軸群列データに含まれる単位データは、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリアに記憶され、Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶され、Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶されるようにして、３次元データが記憶される。
【発明の効果】
【０１１２】
本発明によれば、同一のＸ軸群列データに含まれる隣接する単位データ同士は、同一メモリバンクにおける同一の上位アドレスを備えたメモリエリアに記憶される。従って、同一のＸ軸群列データに含まれる単位データは、連続アクセス可能である。又、Ｘ軸群列データにおける単位データ群は、一定個数の単位データがＸ軸方向に１列に並んで構成されているから、同一のＸ軸群列データに含まれる単位データ群は、連続アクセス可能である。
【０１１３】
又、Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶される。従って、Ｙ軸群列データ内でＹ軸方向に隣接する単位データ群同士は、連続アクセス可能である。
【０１１４】
又、Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、異なるメモリバンクのメモリエリアに記憶される。従って、Ｚ軸群列データ内でＺ軸方向に隣接する単位データ群同士は、連続アクセス可能である。
【０１１５】
従って、Ｘ軸群列データのみならず、Ｙ軸群列データ、及び、Ｚ軸群列データも連続アクセス可能であるので、上記のデータ記憶装置を用いることにより、例えば、上述した画像処理装置１の画面データ記憶装置１１において、横列画素データしか連続アクセスが可能でない従来例の画面データ記憶装置に比べて、効率的に、読出、及び、書込を可能とすることができる。それ故、共焦点顕微鏡の画像処理等に対して、効率化を図ることができる。
【発明を実施するための最良の形態】
【０１１６】
次に、本発明の実施の形態における画面データ記憶装置について、図面を参照しながら説明する。本実施の形態における画面データ記憶装置は、ハードウエアとしては、前述した共焦点顕微鏡の画像を処理する画像処理装置１に使用される画面データ記憶装置１１そのものである。この画面データ記憶装置１１には、前述のように、ＤＤＲ−ＳＤＲＡＭによる図９に示す基本構成が用いられている。
【０１１７】
又、本実施の形態における画面データ記憶装置１１には、この画面データ記憶装置１１へ記憶するデータとして、前述した共焦点顕微鏡の画像を撮影した電子カメラ２の出力である図２、図３〜図５に示す画面データを用いる。
【０１１８】
本実施の形態における画面データ記憶装置１１が、前述の従来例における画面データ記憶装置１１と異なるのは、前述の図２に示す画面データを記憶する方法である。そこで、次に、本実施の形態における画面データ記憶装置１１における、図２、図３〜図５に示す画面データの記憶方法について説明する。
【０１１９】
この画面データ記憶装置１１では、前述のように、同一のメモリバンクから、データを読出す読出シーケンスとして、先行して読出されるデータに続けて読出すデータのロウアドレス（ＲＡｎ）が、当該先行して読出されるデータのロウアドレス（ＲＡｎ）と同一である場合は、図１１に示す読出シーケンスとなる。
【０１２０】
即ち、図１１に示すように、最初に、読出を行う＃０メモリバンクに対して、バンクアクテイブ（ＡＣ０）を入力すると同時に、バンクアドレス（ＢＡ０）、及び、ロウアドレス（ＲＡ０）を入力する。そして、バンクアクテイブ（ＢＡ０）の入力から３クロック後にリード（ＲＤ０）を入力すると同時に、カラムアドレス（ＣＡ０）を入力する。すると、リード（ＲＤ０）の入力の２．５クロック後に、４個のデータ（Ｄ０〜Ｄ３）が連続して＃０メモリバンクから読出されて出力される。
【０１２１】
さらに、図１１に示すように、先に入力されたリード（ＲＤ０）の入力に続いて、２クロック毎にリード（ＲＤ０）を入力すると、先行して読出されたデータ（Ｄ０〜Ｄ３）に続いて、さらに、連続してデータ（Ｄ４〜Ｄ７，Ｄ８〜Ｄ１１）が出力される。
【０１２２】
前述のように、画面データは、画面データ記憶装置１１の１つのメモリバンクにおいて、メモリアドレスが連続するようにして画素データが記憶されており、横群列画素データ５１の場合は、続けて読出すデータのロウアドレス（ＲＡ０）が、当該データに先行して読出されるデータのロウアドレス（ＲＡ０）と同一である。
【０１２３】
従って、本実施の形態における画面データ記憶装置１１においても、前述の従来例と同様、横群列画素データ５１に対しては、上記の図１１に示す読出シーケンスを用いる。
【０１２４】
同様の理由で、書込の場合も、本実施の形態における画面データ記憶装置１１では、前述の従来例と同様、横群列画素データ５１に対しては、図１６に示す書込シーケンスを用いる。
【０１２５】
しかし、前述のように、同一のメモリバンクからデータを読出す読出シーケンスとして、先行して読出されるデータに続けて読出すデータのロウアドレス（ＲＡ０）が当該先行して読出されるデータのロウアドレス（ＲＡ０）と異なる場合は、図１２に示す読出シーケンスとなる。
【０１２６】
この場合は、読出データは、先行して読出されたデータとの間に、図１２に示すように、６クロックの空きが生じてしまう。同様に、書込シーケンスは、前述のように、図１７に示すようになり、先行して書込まれたデータとの間に、９クロックの空きが生じてしまう。
【０１２７】
前述のように、縦群列画素データ５２の場合は、縦群列画素データ５２を構成する画素データ群４１では、この画素データ群４１を構成する４個の画素データのメモリアドレスは、連続している。しかし、縦群列画素データ５２内で縦方向に隣接する画素データ群４１同士は、異なる横群列画素データ５１に属することから、この縦方向に隣接する画素データ群４１同士のロウアドレスは同一ではない。
【０１２８】
即ち、先行して読出されたデータに続けて読出されるデータのロウアドレスが、当該先行して読出されたデータのロウアドレスと同一ではない。従って、縦群列画素データ５２の場合は、複数個の画素データ群４１を連続して読出することができない。
【０１２９】
この点は、高さ群列画素データ５３の場合も同様である。この高さ群列画素データ５３の場合、高さ群列画素データ５３を構成する画素データ群４１では、この画素データ群４１を構成する４個の画素データのメモリアドレスは、連続している。しかし、高さ群列画素データ５３内で高さ方向に隣接する画素データ群４１同士は、異なる横群列画素データ５１に属することから、この高さ方向に隣接する画素データ群４１同士のロウアドレスは同一ではない。
【０１３０】
即ち、先行して読出されたデータに続けて読出されるデータのロウアドレスが、当該先行して読出されたデータのロウアドレスと同一ではない。従って、高さ群列画素データ５３の場合は、複数個の画素データ群４１を連続して読出することができない。
【０１３１】
そのため、前述したように、縦群列画素データ５２の場合、及び、高さ群列画素データ５３の場合、隣接する画素データ群４１の読出、及び、書込は、連続して行うことができない。
【０１３２】
そこで、本実施の形態における画面データ記憶装置１１では、縦群列画素データ５２の場合、及び、高さ群列画素データ５３の場合に対しては、従来例におけるのと異なる対処方法を行っている。次に、この対処方法について説明する。
【０１３３】
画面データ記憶装置１１に用いられているＤＤＲ−ＳＤＲＡＭでは、前述したように、マルチバンクオペレーションが可能である。即ち、画面データ記憶装置１１のＤＤＲ−ＳＤＲＡＭが備える＃０メモリバンク、＃１メモリバンク、＃２メモリバンク、及び、＃３メモリバンクの４個のメモリバンクのそれぞれに対して、独立して制御することができる。
【０１３４】
そこで、例えば、＃０メモリバンクに対して、図１２の読出シーケンスに示すような、連続して読出を指示する方式は採用せず、これに代えて、次のような方式を採用する。即ち、＃０メモリバンク〜＃３メモリバンクの４個のメモリバンクに対して、１バースト長（４バイト）のデータの読出に必要なコマンド等の入力シーケンス（図１２の読出シーケンスを参照）を、クロック周期を、少しずつ順にずらして、並行して行うのである。
【０１３５】
図２１は、このようなデータの読出を行った場合の、読出シーケンスを示したタイムチャートである。図２１では、＃０メモリバンク〜＃３メモリバンクに対して、図１２に示す読出シーケンスにおいて、データの読出に必要なバンクアクテイブ（ＡＣｎ）、バンクアドレス（ＢＡｎ）、ロウアドレス（ＲＡｎ）、リード（ＲＤｎ）、カラムアドレス（ＣＡｎ）、及び、プリチャージ（ＰＲｎ）の入力を行うシーケンスを、２クロックずつ順にずらして、並行して行っている。尚、図２１では、プリチャージ（ＰＲｎ）を省略している。
【０１３６】
このようにして行われる＃０メモリバンク〜＃３メモリバンクの各メモリバンクにおける読出シーケンスを、合わせて一体として表したタイムチャートが、図２２に示す読出シーケンスのタイムチャートである。このようにすることにより、図２２から分かるように、データを連続して読出すことができる。尚、図２２においても、プリチャージ（ＰＲｎ）を省略している。
【０１３７】
同様のことは、書込シーケンスにおいても可能である。例えば、＃０メモリバンクに対して、図１７の書込シーケンスに示すような、連続して書込を指示する方式は採用せず、これに代えて、次のような方式を採用する。即ち、＃０メモリバンク〜＃３メモリバンクの４個のメモリバンクに対して、１バースト長（４バイト）のデータの書込に必要なコマンド等の入力シーケンス（図１７の書込シーケンスを参照）を、クロック周期を、少しずつ順にずらして、並行して行うのである。
【０１３８】
図２３は、このようなデータの書込を行った場合の、書込シーケンスを示したタイムチャートである。図２３では、＃０メモリバンク〜＃３メモリバンクに対して、図１７に示す書込シーケンスにおいて、データの書込に必要なバンクアクテイブ（ＡＣｎ）、バンクアドレス（ＢＡｎ）、ロウアドレス（ＲＡｎ）、ライト（ＷＲｎ）、カラムアドレス（ＣＡｎ）、及び、プリチャージ（ＰＲｎ）の入力を行うシーケンスを、２クロックずらして順に並行して行っている。
【０１３９】
このように、図２３に示すようにして行われる各バンクにおける書込シーケンスを、合わせて一体として表したタイムチャートが、図２４に示す書込シーケンスのタイムチャートである。上記のようにすることにより、図２４から分かるように、データを連続して書込むことができる。尚、図２４では、プリチャージ（ＰＲｎ）を省略している。
【０１４０】
上記の各説明から、異なるメモリバンクへ移行するアクセスは、連続アクセス可能であることが分かる。
【０１４１】
そこで、本実施の形態における画面データ記憶装置１１に記憶される上述した図２、図３〜図５に示す画面データにおける、図７〜図８に示す縦群列画素データ５２、及び、高さ群列画素データ５３に対して、図２１（図２２）に示す読出シーケンスによる読出、或いは、図２３（図２４）に示す書込シーケンスによる書込を行うためには、次のようになるようにすればよい。
【０１４２】
即ち、図２、図３〜図５（図６〜図８）に示す画面データにおいて、縦群列画素データ５２内で縦方向に隣接する画素データ群４１同士は、異なるメモリバンクに記憶されるようにして、画面データを画面データ記憶装置１１に記憶する。
【０１４３】
例えば、図７において、画素データ群D01,01,01, D02,01,01, D03,01,01, D04,01,01を、＃０メモリバンクに、画素データ群D01,02,01, D02,02,01, D03,02,01, D04,02,01を、＃１メモリバンクに、そして、画素データ群D01,03,01, D02,03,01, D03,03,01, D04,03,01を、＃２メモリバンクに、それぞれ記憶するようにする。
【０１４４】
又、同様に、高さ群列画素データ５３内で高さ方向に隣接する画素データ群４１同士は、異なるメモリバンクに記憶されるようにして、画面データを画面データ記憶装置１１に記憶する。
【０１４５】
例えば、図８において、画素データ群D01,01,01, D02,01,01, D03,01,01, D04,01,01を、＃０メモリバンクに、画素データ群D01,01,02, D02,01,02, D03,01,02, D04,01,02を、＃１メモリバンクに、そして、画素データ群D01,01,03, D02,01,03, D03,01,03, D04,01,03を、＃２メモリバンクに、それぞれ記憶するようにする。
【０１４６】
これに対して、横群列画素データ５１内で隣接する画素データ群同士は、従来例におけるのと同様、同一メモリバンクに記憶されるようにして、画面データを画面データ記憶装置１１に記憶する。
【０１４７】
図２５〜図２７は、図２、図３〜図５に示す画面データに対して、上記の説明に基づいて、各画素データが記憶されるメモリバンクのバンクアドレス（ＢＡｎ）を表示したものである。図２５〜図２７では、図３〜図５と比較すると分かるように、横群列画素データ５１は、全て、同一メモリバンクに記憶されている。又、縦群列画素データ５２では、縦群列画素データ５２内で縦方向に隣接する画素データ群４１同士は、異なるメモリバンクに記憶されている。又、高さ群列画素データ５３内で高さ方向に隣接する画素データ群４１同士は、異なるメモリバンクに記憶されている。
【０１４８】
そこで、上記のようにして記憶された図２、図３〜図５に示す画面データにおける横群列画素データ５１の読出は、例えば、図２８のようになり、縦群列画素データ５２の読出は、例えば、図２９のようになると共に、高さ群列画素データ５３の読出は、例えば、図３０のようになる。いずれの場合も、連続して読出すことができる。
【０１４９】
又、横群列画素データ５１の書込は、例えば、図３１のようになり、縦群列画素データ５２の書込は、例えば、図３２のようになると共に、高さ群列画素データ５３の書込は、例えば、図３３のようになる。いずれの場合も、連続して書込むことができる。
【０１５０】
それ故、図２、図３〜図５に示す画面データにおける画素データが、図２５〜図２７に示すメモリバンクに記憶されることによって、横群列画素データ５１のみならず、縦群列画素データ５２、及び、高さ群列画素データ５３も、連続して、読出、及び、書込をすることができる。
【０１５１】
従って、本実施の形態における画面データ記憶装置１１を用いることにより、横列画素データしか連続読出、及び、書込が可能でなかった従来例の画面データ記憶装置に比べて、効率的に、読出、及び、書込をすることができる。そのため、共焦点顕微鏡等の画像を撮影した電子カメラ２の出力である画面データを処理する画像処理装置に、本実施の形態における画面データ記憶装置１１を用いることにより、共焦点顕微鏡等の画像の画像処理の効率化を図ることができる。
【０１５２】
上記の本実施の形態における画面データ記憶装置１１では、ＤＤＲ−ＳＤＲＡＭを用いているが、これには限られず、このＤＤＲ−ＳＤＲＡＭよりもさらに処理速度を向上したＤＤＲ２−ＳＤＲＡＭ、或いは、ＤＤＲ３−ＳＤＲＡＭを用いることもできる。
【０１５３】
ＤＤＲ−ＳＤＲＡＭは、前述のように、２ビットのプリフェッチ機能を備えたＳＤＲＡＭである。これに対して、ＤＤＲ２−ＳＤＲＡＭは、４ビットのプリフェッチ機能を備えたＳＤＲＡＭであり、ＤＤＲ３−ＳＤＲＡＭは、８ビットのプリフェッチ機能を備えたＳＤＲＡＭである。
【０１５４】
これらのＤＤＲ２−ＳＤＲＡＭ、或いは、ＤＤＲ３−ＳＤＲＡＭに対しても、上記の本実施の形態における画面データ記憶装置１１で採用した上述した仕組を適用することができ、本実施の形態における画面データ記憶装置１１と同様の作用、効果を、得ることができる。
【図面の簡単な説明】
【０１５５】
【図１】共焦点顕微鏡の画像を撮影した電子カメラの出力画面データを処理する画像処理装置の構成を示した構成図である。
【図２】共焦点顕微鏡の画像を撮影した電子カメラの出力の画面データを示した説明図である。
【図３】共焦点顕微鏡の画像を撮影した電子カメラの出力における画面データの画素データの配置図（その１）である。
【図４】共焦点顕微鏡の画像を撮影した電子カメラの出力における画面データの画素データの配置図（その２）である。
【図５】共焦点顕微鏡の画像を撮影した電子カメラの出力における画面データの画素データの配置図（その３）である。
【図６】横群列画素データにおける画素データの配置図である。
【図７】縦群列画素データにおける画素データの配置図である。
【図８】高さ群列画素データにおける画素データの配置図である。
【図９】ＤＤＲ−ＳＤＲＡＭを用いた画面データ記憶装置の基本構成の例を示したブロック図である。
【図１０】従来例における画面データの各画素データが記憶されたメモリバンクのバンクアドレス（ＢＡｎ）を示した説明図である。
【図１１】ＤＤＲ−ＳＤＲＡＭの読出シーケンスを示したタイムチャート（その１）である。
【図１２】ＤＤＲ−ＳＤＲＡＭの読出シーケンスを示したタイムチャート（その２）である。
【図１３】従来例における画面データの横群列画素データの読出状態を示したタイムチャートである。
【図１４】従来例における画面データの縦群列画素データの読出状態を示したタイムチャートである。
【図１５】従来例における画面データの高さ群列画素データの読出状態を示したタイムチャートである。
【図１６】ＤＤＲ−ＳＤＲＡＭの書込シーケンスを示したタイムチャート（その１）である。
【図１７】ＤＤＲ−ＳＤＲＡＭの書込シーケンスを示したタイムチャート（その２）である。
【図１８】従来例における画面データの横群列画素データの書込状態を示したタイムチャートである。
【図１９】従来例における画面データの縦群列画素データの書込状態を示したタイムチャートである。
【図２０】従来例における画面データの高さ群列画素データの書込状態を示したタイムチャートである。
【図２１】ＤＤＲ−ＳＤＲＡＭの読出シーケンスを示したタイムチャート（その３）である。
【図２２】ＤＤＲ−ＳＤＲＡＭの読出シーケンスを示したタイムチャート（その４）である。
【図２３】ＤＤＲ−ＳＤＲＡＭの書込シーケンスを示したタイムチャート（その３）である。
【図２４】ＤＤＲ−ＳＤＲＡＭの書込シーケンスを示したタイムチャート（その４）である。
【図２５】本実施の形態における画面データの各画素データが記憶されたメモリバンクのバンクアドレス（ＢＡｎ）を示した説明図（その１）である。
【図２６】本実施の形態における画面データの各画素データが記憶されたメモリバンクのバンクアドレス（ＢＡｎ）を示した説明図（その２）である。
【図２７】本実施の形態における画面データの各画素データが記憶されたメモリバンクのバンクアドレス（ＢＡｎ）を示した説明図（その３）である。
【図２８】本実施の形態における画面データの横群列画素データの読出状態を示したタイムチャートである。
【図２９】本実施の形態における画面データの縦群列画素データの読出状態を示したタイムチャートである。
【図３０】本実施の形態における画面データの高さ群列画素データの読出状態を示したタイムチャートである。
【図３１】本実施の形態における画面データの横群列画素データの書込状態を示したタイムチャートである。
【図３２】本実施の形態における画面データの縦群列画素データの書込状態を示したタイムチャートである。
【図３３】本実施の形態における画面データの高さ群列画素データの書込状態を示したタイムチャートである。
【符号の説明】
【０１５６】
１  画像処理装置
２  電子カメラ
３  表示器
１０  コントローラ
１１  画面データ記憶装置
１２  カメラインターフェース
１３  画像処理部
１４  表示インターフェース
１５  操作部
２１  第１画面
２２  第２画面
２３  第３画面
２４  第４画面
２５  第５画面
２６  第Ｎ画面
３１  横方向
３２  縦方向
３３  高さ方向
４０  画素データ
４１  画素データ群
５１  横群列画素データ
５２  縦群列画素データ
５３  高さ群列画素データ
【図１】
2009187278.tif 000003
【図２】
2009187278.tif 000004
【図３】
2009187278.tif 000005
【図４】
2009187278.tif 000006
【図５】
2009187278.tif 000007
【図６】
2009187278.tif 000008
【図７】
2009187278.tif 000009
【図８】
2009187278.tif 000010
【図９】
2009187278.tif 000011
【図１０】
2009187278.tif 000012
【図１１】
2009187278.tif 000013
【図１２】
2009187278.tif 000014
【図１３】
2009187278.tif 000015
【図１４】
2009187278.tif 000016
【図１５】
2009187278.tif 000017
【図１６】
2009187278.tif 000018
【図１７】
2009187278.tif 000019
【図１８】
2009187278.tif 000020
【図１９】
2009187278.tif 000021
【図２０】
2009187278.tif 000022
【図２１】
2009187278.tif 000023
【図２２】
2009187278.tif 000024
【図２３】
2009187278.tif 000025
【図２４】
2009187278.tif 000026
【図２５】
2009187278.tif 000027
【図２６】
2009187278.tif 000028
【図２７】
2009187278.tif 000029
【図２８】
2009187278.tif 000030
【図２９】
2009187278.tif 000031
【図３０】
2009187278.tif 000032
【図３１】
2009187278.tif 000033
【図３２】
2009187278.tif 000034
【図３３】
2009187278.tif 000035