(57)【要約】【課題】同期整流型スイッチング電源装置において、ダイオードに製造ばらつきや温度変化に伴う特性変化があっても検出タイミングにずれが生じることがなく、同期整流スイッチの正確なオン、オフ制御を行なえるようにする。【解決手段】同期整流スイッチ（ＳＷ２）の端子電圧もしくは二次側コイル（Ｌ２）の端子電圧を参照電圧と比較してクロスポイントを検出するコンパレータを含む電圧検出回路（５０）と、前記端子電圧をダイオード（Ｄｃ）を介してサンプルホールドする手段（ＳＷ３，Ｃｓ）とを備え、サンプルホールド手段は同期整流スイッチがオンされた後の端子電圧をサンプルホールドし、コンパレータはホールドされた電圧を参照電圧としてクロスポイントを検出しその検出信号を二次側制御回路へ供給し、制御回路は、検出信号に基いて同期整流スイッチをオン、オフ制御する制御信号（Ｓ２）の立上がりまたは立下がりのタイミングを決定するようにした。【選択図】図１
2009159721.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用のトランスと、該トランスの一次側コイルに電流を流す一次側スイッチング素子と、該一次側スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルの電流を整流する二次側スイッチング素子と、該二次側スイッチング素子をオン、オフ制御する二次側制御回路とを備えた同期整流型スイッチング電源装置であって、
前記二次側スイッチング素子の端子電圧もしくは前記二次側コイルの端子電圧を参照電圧と比較してクロスポイントを検出するコンパレータを含む電圧検出回路と、前記端子電圧をダイオードを介してサンプルホールドする手段と、を備え、
前記サンプルホールド手段は前記二次側スイッチング素子がオンされた後の前記端子電圧をサンプルホールドし、前記コンパレータは前記ホールドされた電圧を参照電圧としてクロスポイントを検出しその検出信号を前記二次側制御回路へ供給し、
前記二次側制御回路は、前記検出信号に基いて前記二次側スイッチング素子をオン、オフ制御する制御信号の立ち上がりまたは立ち下がりのタイミングを決定するように構成されていることを特徴とするスイッチング電源装置。
【請求項２】
前記二次側制御回路から出力される前記制御信号の立ち上がりまたは立ち下がりを検出して所定のパルス幅を有するパルス信号を生成するパルス生成回路を備え、前記サンプルホールド手段は前記パルス信号によってサンプルホールド動作するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記サンプルホールド手段を動作させる信号を遅延させる信号遅延手段を備え、前記サンプルホールド手段は前記信号遅延手段により遅延された信号によりサンプルホールド動作するように構成されていることを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項４】
前記二次側スイッチング素子は電界効果型トランジスタであることを特徴とする請求項１〜３のいずれかに記載のスイッチング電源装置。
【請求項５】
第１のスイッチング素子によりトランスの一次側コイルに間歇的に電流を流し、それにより前記トランスの二次側コイルに誘起される電流を第２のスイッチング素子のオン、オフ制御により整流して二次側電圧を生成する同期整流型スイッチング電源装置を構成する二次側制御回路であって、
前記第２のスイッチング素子をオン、オフ制御する制御信号を生成する制御信号生成回路と、
前記第２のスイッチング素子の端子電圧もしくは前記二次側コイルの端子電圧を参照電圧と比較してクロスポイントを検出するコンパレータを含む電圧検出回路と、前記端子電圧をダイオードを介してサンプルホールドする手段と、を備え、
前記サンプルホールド手段は前記第２のスイッチング素子がオンされた後の前記端子電圧をサンプルホールドし、前記コンパレータは前記ホールドされた電圧を参照電圧としてクロスポイントを検出しその検出信号を前記制御信号生成回路へ供給し、
前記制御信号生成回路は、前記検出信号に基いて前記第２のスイッチング素子のオン、オフ制御信号を生成するように構成されていることを特徴とするスイッチング電源装置の二次側制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源電圧を発生するスイッチング電源装置さらにはトランスを使用した絶縁型ＡＣ−ＤＣコンバータに関し、特に二次側回路における整流を同期整流制御によって行う同期整流型のＡＣ−ＤＣコンバータおよび二次側制御回路に適用して有効な技術に関する。
【背景技術】
【０００２】
トランスを使用して入力電圧を変換して異なる電位の直流電圧を出力する回路として、絶縁型ＤＣ−ＤＣコンバータがある。また、絶縁型ＤＣ−ＤＣコンバータには、二次側コイルから流れる電流を整流するためにダイオードを使用するものと、スイッチング素子を使用するものとがある。このうち、ダイオードを使用して整流するものは、回路構成が簡単であるがダイオードの順方向電圧Ｖｆとダイオードに流れる電流Ｉにより整流損失Ｖｆ・Ｉが発生するという欠点がある。
【０００３】
そこで、ダイオードをスイッチング素子（ＭＯＳＦＥＴなどのトランジスタ）に置き換え、同期制御でこのスイッチング素子（以下、同期整流スイッチと称する）をオン、オフ制御することによって、整流を行うようにした同期整流型のＤＣ−ＤＣコンバータが知られている（例えば特許文献１）。かかる同期整流型のＤＣ−ＤＣコンバータにおいては、同期整流スイッチのオン・オフタイミングを知るため、同期整流スイッチのドレイン端子電圧を検出するため、図６に示すように参照電圧Ｖrefを比較電圧とするコンパレータからなる検出回路を設けることが多い。
【０００４】
ただし、二次側コイルの電圧は制御回路や検出回路の５Ｖ程度の電源電圧に比べて高い数１０〜数１００Ｖになることがあるため、図６に示すように、同期整流スイッチＳＷ２と検出回路５０との間に高電圧をカットする耐圧保護用のダイオードＤｃを設け、このダイオードを介して同期整流スイッチＳＷ２のドレイン端子電圧を検出するようにしている（例えば、ＳＴマイクロ社２００４年１月発行、製品ＳＴＳＲ３０のデータシート「SYNCHRONOUS RECTFIER SMART DRIVER FOR FLYBACK」の５／１０頁、Figure２参照）。
【特許文献１】特表２００１−５０８９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図６に示すように、耐圧保護用のダイオードＤｃを介して同期整流スイッチＳＷ２のドレイン端子電圧を検出する場合、検出したい期間で同期整流スイッチＳＷ２のドレイン端子電圧は負電圧となってダイオードＤｃが導通するため、実際には検出したい電圧よりもダイオードの順方向電圧Ｖｆ分だけ高い電圧を検出することとなる。
【０００６】
ここで、この耐圧保護用ダイオードＤｃの順方向電圧Ｖｆが一定であれば、コンパレータで検出電圧と比較する参照電圧ＶrefをＶｆ分だけ高く設定しておくことで所望のタイミング（ゼロクロス点）を検出することができる。しかるに、ダイオードの順方向電圧Ｖｆは、製造ばらつきによる誤差があるとともに、温度変化によっても変化する。そのため、ばらつきや周囲温度によって検出タイミングにずれが生じ、同期整流スイッチの正確なオン、オフ制御が困難になるという課題があることが明らかになった。
【０００７】
この発明は上記のような背景の下になされたもので、その目的とするところは、同期整流スイッチの端子電圧をダイオードを介して検出する検出回路を備えた同期整流型のスイッチング電源装置において、ダイオードに製造ばらつきや温度変化に伴う特性変化があっても検出タイミングにずれが生じることがなく、同期整流スイッチの正確なオン、オフ制御を行なえるようにすることにある。
【課題を解決するための手段】
【０００８】
本発明は、上記目的を達成するため、電圧変換用のトランスと、該トランスの一次側コイルに電流を流すスイッチング素子と、該スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルの電流を整流するスイッチング素子（同期整流スイッチ）と、該スイッチング素子をオン、オフ制御する二次側制御回路とを備えた同期整流型スイッチング電源装置において、前記二次側スイッチング素子の端子電圧もしくは前記二次側コイルの端子電圧を参照電圧と比較してクロスポイントを検出するコンパレータを含む電圧検出回路と、前記端子電圧をダイオードを介してサンプルホールドする手段と、を備え、前記サンプルホールド手段は前記二次側スイッチング素子がオンされた後の前記端子電圧をサンプルホールドし、前記コンパレータは前記ホールドされた電圧を参照電圧としてクロスポイントを検出しその検出信号を前記二次側制御回路へ供給し、前記二次側制御回路は、前記検出信号に基いて前記二次側スイッチング素子をオン、オフ制御する制御信号の立ち上がりまたは立ち下がりのタイミングを決定するように構成したものである。
【０００９】
これにより、検出対象の端子電圧が検出回路の電源電圧よりかなり高くなってもダイオードによってその高電圧から検出回路を保護できるとともに、ダイオードに製造ばらつきがあったり周囲温度が変化して特性（順方向電圧など）が変化したりしても検出タイミングにずれが生じることがなく、同期整流スイッチの正確なオン、オフ制御を行なえるようになる。
【００１０】
ここで、望ましくは、前記二次側制御回路から出力される前記制御信号の立ち上がりを検出して所定のパルス幅を有するパルス信号を生成するパルス生成回路を設け、前記サンプルホールド手段は前記パルス信号によってサンプルホールド動作するように構成する。これにより、例えばワンショットパルス生成回路のような比較的簡単な回路の追加により、最適なタイミングでサンプルホールド手段を動作させる信号を生成することが可能になる。
【００１１】
また、前記サンプルホールド手段を動作させる信号を遅延させる信号遅延手段を設け、前記サンプルホールド手段は前記信号遅延手段により遅延された信号によりサンプルホールド動作するように構成すると良い。これにより、同期整流スイッチがオンされた直後に、前記端子電圧がリンギングを起こしてもそれを回避して誤差の少ない電圧をサンプルホールドして参照電圧として検出回路のコンパレータに供給できるようになる。
【発明の効果】
【００１２】
本発明に従うと、耐圧保護用のダイオードを介して同期整流スイッチの端子電圧を検出する検出回路を備えた同期整流型のスイッチング電源装置において、耐圧保護用ダイオードに製造ばらつきや温度変化に伴う特性変化があっても検出タイミングにずれが生じることがなく、同期整流スイッチの正確なオン、オフ制御を行なえるという効果がある。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００１４】
図１は本発明を適用した同期整流型ＡＣ−ＤＣコンバータの一実施形態を示す。
【００１５】
本実施形態の同期整流型ＡＣ−ＤＣコンバータは、特に限定されるものではないが、交流電源１０からのＡＣ電圧をＤＣ電圧に変換するダイオードブリッジ回路２０および平滑用コンデンサＣ１と、変換されたＤＣ電圧が一次側コイルＬ１に入力され異なる直流電圧を二次コイル側に発生させて電圧を変換するトランス３０を備える。このトランス３０の一次側コイルＬ１の他方の端子はＭＯＳＦＥＴ（電界効果型トランジスタ）などのトランジスタからなるスイッチング素子ＳＷ１を介して接地点に接続され、このスイッチング素子ＳＷ１は一次側制御回路４０によって例えばＰＷＭ制御方式でオン、オフ制御される。
【００１６】
トランス３０の二次側コイルＬ２の一方の端子はＭＯＳＦＥＴからなる同期整流用のスイッチング素子ＳＷ２（以下、同期整流スイッチと記す）を介して接地点に接続されている。また、二次側コイルＬ２の他方の端子と接地点との間には平滑用コンデンサＣ２が接続されている。さらに、同期整流スイッチＳＷ２のドレイン端子には、耐圧保護用のダイオードＤｃを介して電圧検出回路５０が接続され、二次側制御回路６０がこの電圧検出回路５０からの検出信号に基いて同期整流スイッチＳＷ２をオン、オフ制御するように構成されている。耐圧保護用ダイオードＤｃは、電圧検出回路５０から同期整流スイッチＳＷ２に向かって順方向となるように、つまりカソード端子がＳＷ２のドレイン端子に接続されている。
【００１７】
また、耐圧保護用ダイオードＤｃのアノード端子と電源電圧Ｖｃｃとの間には、耐圧保護用のダイオードＤｃがオフしているときにノードＮａの電位を定めるためのプルアップ抵抗Ｒ１が接続されている。Ｖｃｃは電圧検出回路５０や二次側制御回路６０と共通の電源電圧（例えば５Ｖ）でよい。コンデンサＣ２と並列に接続されているＲＬは負荷である。平滑用コンデンサＣ２の端子電圧は、フォトカプラＰＣなどを介して一次側制御回路４０にフィードバックされ、一次側制御回路４０はフィードバック電圧ＶFBに応じてスイッチング・トランジスタＳＷ１のオン時間を制御する。
【００１８】
電圧検出回路５０は、非反転入力端子に上記ダイオードＤｃを介して同期整流スイッチＳＷ２のドレイン端子電圧Ｖdsが入力されるコンパレータＣＭＰと、該コンパレータＣＭＰの反転入力端子と接地点との間に接続されたサンプリング容量Ｃｓと、該サンプリング容量Ｃｓと上記ダイオードＤｃとの間に設けられたサンプリング・スイッチＳＷ３とにより構成されている。
【００１９】
また、サンプリング・スイッチＳＷ３をオン、オフ制御するため、上記二次側制御回路６０から同期整流スイッチＳＷ２のゲート端子に供給されるオン、オフ制御信号Ｓ２を入力とするワンショットパルス生成回路７０が設けられている。このパルス生成回路７０は、制御信号Ｓ２の立ち上がりを検出してサンプリング容量Ｃｓを充電させるのに充分な時間だけハイレベルになるサンプリングパルスＳＰを生成し、このサンプリングパルスＳＰによってサンプリング・スイッチＳＷ３を、同期整流スイッチＳＷ２のオン動作に同期して一時的にオンさせて、ドレイン端子電圧Ｖdsを容量Ｃｓにサンプリングしホールドさせるように構成されている。
【００２０】
なお、図１の回路にあっては、同期整流スイッチＳＷ２のドレイン端子電圧ＶdsはコイルＬ２の端子電圧と同一であり、見方によってはスイッチＳＷ３および容量Ｃｓからなるサンプルホールド回路はコイルＬ２の端子電圧をサンプルホールドする回路とみなすことができる。
【００２１】
次に、上記のような構成を有するＡＣ−ＤＣコンバータの二次側制御回路６０および電圧検出回路５０の動作を、図２の波形図を参照しながら説明する。図２は、同期整流スイッチＳＷ２のドレイン端子電圧Ｖdsの変化を示したものである。
【００２２】
同期整流スイッチＳＷ２のドレイン端子電圧Ｖdsは、一次側スイッチＳＷ１がオフされるとＳＷ２の基体ダイオードＤｓの導通に伴なって立ち下がり始め、Ｖｃｃ−Ｖｆ（ＶｆはＤｃの順方向電圧降下）以下になると抵抗Ｒ１および耐圧保護用ダイオードＤｃを通してＳＷ２のドレイン端子側へ電流が流れ、抵抗Ｒ１と耐圧保護用ダイオードＤｃの接続ノードＮａの電位Ｖａは、ＳＷ２のドレイン端子電圧ＶdsよりもダイオードＤｃの順方向電圧Ｖｆ分だけ高い電位となる。この電位と既にサンプリング容量Ｃｓに保持されている電位（検出スレッショールド）ＶdetとがコンパレータＣＭＰで比較されることで、Ｄｓの導通すなわち二次側の導通開始（タイミングｔ１）が検出され、コンパレータＣＭＰの出力が反転し二次側制御回路６０がそれを検知する。
【００２３】
すると、二次側制御回路６０はＳＷ２の制御信号Ｓ２をロウレベルからハイレベルへ立ち上げ、同期整流スイッチＳＷ２をオンさせる（タイミングｔ２）。そして、制御信号Ｓ２がロウレベルからハイレベルへ変化すると、ワンショットパルス生成回路７０がこれを検出してサンプリングパルスＳＰを生成し、サンプリング・スイッチＳＷ３をオンさせてそのときのノードＮａの電位Ｖａをサンプリング容量Ｃｓにホールドさせる（タイミングｔ３）。これにより、同期整流スイッチＳＷ２のオンにより接地点に接続された直後のノードＮａの電位Ｖａがサンプリング容量Ｃｓにホールドされる。なお、ここでは、同期整流スイッチＳＷ２として制御信号Ｓ２がハイレベルの期間だけオン状態になるものを使用しているが、制御信号Ｓ２がロウレベルの期間だけオン状態になる素子であっても良い。
【００２４】
二次側制御回路６０は、同期整流スイッチＳＷ２をオンさせた後、例えば特許文献１などに記載されているような公知の予測法で予測したオフタイミングになると、制御信号Ｓ２をハイレベルからロウレベルへ変化させてＳＷ２をオフさせる（タイミングｔ４）。すると、同期整流スイッチＳＷ２のドレイン端子電圧Ｖdsは再び立ち下がり始め、接地電位以下になるとＳＷ２の基体ダイオードＤｓを通して接地点からドレイン端子へ電流が流れる（ｔ５）。そして、ドレイン端子電圧Ｖdsは二次側に流れる電流の減少とともに上昇し始め、電流がゼロとなる時点（ｔ６）で基体ダイオードＤｓが導通状態から非導通状態に変化する。
【００２５】
この間、サンプリング・スイッチＳＷ３はずっとオフされたままであるため、スイッチＳＷ２がオフする点（ｔ５）とＤｓが非導通となる点（ｔ６）を、ノードＮａの電位Ｖａとサンプリング容量Ｃｓにホールドされている電位（Ｖdet）とをコンパレータＣＭＰが比較することで検出し、二次側制御回路６０へ知らせる。
【００２６】
二次側制御回路６０はその検出信号から次のサイクルにおける同期整流スイッチＳＷ２のオフタイミング予測を行ない、ＳＷ２の基体ダイオードＤｓを通して電流が流れる時間を短くするように制御信号Ｓ２を生成することで損失を減らすことができる。また、サンプリング容量Ｃｓにホールドされている電位は、次のサイクルで同期整流スイッチＳＷ２がオンされる直前まで保持され、二次側回路の導通開始タイミング（ｔ１）の検出に利用される。
【００２７】
ドレイン端子電圧Ｖdsの検出を行なうコンパレータの比較電圧として参照電圧Ｖrefを使用していた図６のような回路では、耐圧保護用ダイオードＤｃの順方向電圧Ｖｆが製造ばらつきで誤差を有していたり、周囲温度の変化でＶｆが変化したりすると正確なゼロクロス点の検出が行なえなかった。これに対し、本実施形態においては、コンパレータＣＭＰが電圧Ｖdsとサンプリング容量Ｃｓにホールドされている電位とを比較する構成であるため、耐圧保護用ダイオードＤｃの順方向電圧Ｖｆに製造ばらつきがあったり、周囲温度の変化でＶｆが変化したとしても、正確なゼロクロス点の検出が保証されるようになる。
【００２８】
なお、図１の回路全体はＡＣ−ＤＣコンバータであるが、ダイオードブリッジ回路２０よりも右側の回路に着目すると、入力直流電圧を変換して異なる電位の直流電圧を出力するＤＣ−ＤＣコンバータであることから、本発明はダイオードブリッジ回路を持たず電池などの直流電源からの直流電圧を変換するＤＣ−ＤＣコンバータにも適用できることは明らかである。
【００２９】
図３は、上記実施形態のＡＣ−ＤＣコンバータの変形例を示す。この変形例は、二次側制御回路６０とワンショットパルス生成回路７０との間に遅延回路ＤＬＹを設けて、サンプリングパルスＳＰによるスイッチＳＷ３のオフタイミングを遅らせるようにしたものである。
【００３０】
遅延回路ＤＬＹとしては、例えば図４に示すように、定電流源Ｉ１と、該定電流源Ｉ１と直列に接続された容量Ｃ３と、該容量Ｃ３の充電電荷をリセットするためのスイッチＳＷ４と、定電流源Ｉ１と容量Ｃ３との接続ノードＮｂに接続された波形整形用のバッファＢＦＦとからなる回路が考えられる。
【００３１】
この回路によれば、図５に示すように、同期整流スイッチＳＷ２の制御信号Ｓ２が立ち上がるとスイッチＳＷ４がオフされて定電流源Ｉ１による容量Ｃ３の充電が開始され、ノードＮｂの電位Ｖｂが徐々に高くなってバッファＢＦＦのしきい値電圧Ｖthを越えるとバッファＢＦＦの出力Ｑがハイレベルに変化するため、サンプリング・スイッチＳＷ３のオフタイミングすなわちドレイン端子電圧Ｖdsのホールドタイミングが△ｔだけ遅れるようになる。なお、制御信号Ｓ２が立ち下がるとスイッチＳＷ４がオンされて、容量Ｃ３の充電電荷がリセットされ、ノードＮｂの電位Ｖｂが立ち下がりバッファＢＦＦの出力Ｑがロウレベルに変化する。
【００３２】
遅延回路ＤＬＹのない図１のような構成の場合、図２のタイミングｔ２で同期整流スイッチＳＷ２をオンさせることによりドレイン端子電圧Ｖdsが接地電位近くまで上昇したときにリンギングを起こし、それによってサンプリング容量Ｃｓにホールドされる電位が所望の電位からずれるおそれがある。本変形例では、遅延回路ＤＬＹを設けることでそのようなリンギングの後の電位あるいはリンギングが小さくなった時点の電位をサンプリング容量Ｃｓにホールドすることができ、より正確な検出および制御が可能となる。
【００３３】
なお、遅延回路ＤＬＹにおける遅延時間の長さは、リンギングの大きさすなわちスイッチＳＷ２に寄生する容量の大きさ、配線抵抗などに依存するので一概にどのくらいが良いかは言えないが、電圧Ｖdsは徐々に上昇するためあまり長くし過ぎると、二次側に許容される導通時間を越えるため、ＳＷ２のオン時間にするのが望ましい。
【００３４】
以上、本発明の一実施形態について述べたが、本発明は上記実施形態に限定されることなく、本発明の技術的思想に基づいて各種の変更が可能である。例えば、前記実施形態においては、トランス３０の二次側のコイルが１つであるＡＣ−ＤＣコンバータに適用したものを説明したが、トランス３０の二次側に２つのコイルを有し、各コイルに対応した２つの整流用スイッチング素子を設けたＡＣ−ＤＣコンバータにも適用することができる。
【００３５】
また、前記実施形態のＡＣ−ＤＣコンバータにおいては、出力電圧をフォトカプラを介して一次側制御回路にフィードバック電圧として入力させているが、出力端子と接地点との間に直列抵抗を設け、この直列抵抗で分圧された電圧をフォトカプラを介して一次側制御回路にフィードバックさせるように構成してもよい。
【産業上の利用可能性】
【００３６】
以上の説明では、本発明をフライバック型のコンバータに適用した例を説明したが、本発明にそれに限定されるものではなく、フォワード型、プッシュプル型、共振型のＤＣ−ＤＣコンバータあるいはＡＣ−ＤＣコンバータなど同期整流制御を行なう絶縁型スイッチング電源装置に適用することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明を適用した同期整流型のＡＣ−ＤＣコンバータの一実施形態を示すシステム構成図である。
【図２】図１の二次側回路内の同期整流スイッチのコイル側の端子電圧の変化の様子とスイッチのオン、オフタイミングを示す波形図である。
【図３】図１の実施形態のＡＣ−ＤＣコンバータの変形例を示すブロック図である。
【図４】図３における遅延回路の具体例を示す回路図である。
【図５】図４の遅延回路の動作を示すタイムチャートである。
【図６】従来の同期整流型ＡＣ−ＤＣコンバータの構成例を示すシステム構成図である。
【符号の説明】
【００３８】
１０  直流電源
２０  ダイオードブリッジ回路
３０  トランス
４０  一次側制御回路
５０  電圧検出回路
６０  二次側制御回路
７０  パルス生成回路
ＳＷ１  一次側スイッチング素子（第１のスイッチング素子）
ＳＷ２  二次側スイッチング素子（第２のスイッチング素子、同期整流スイッチ）
Ｄｃ    耐圧保護用ダイオード
ＣＭＰ  コンパレータ
ＳＷ３  サンプリング・スイッチ
Ｃｓ    サンプリング容量
ＤＬＹ  遅延回路
【図１】
2009159721.tif 000003
【図２】
2009159721.tif 000004
【図３】
2009159721.tif 000005
【図４】
2009159721.tif 000006
【図５】
2009159721.tif 000007
【図６】
2009159721.tif 000008