(57)【要約】      （修正有）【課題】増幅部の入力部の電位により画素を選択状態又は非選択状態にするように制御する場合でも、画素配列の第１の行の画素の電荷転送動作と第２の行の画素のリセット動作とを並行して行う。【解決手段】撮像装置は、光電変換部が蓄積した信号を増幅する増幅部を有し、増幅部の入力部の電位を第１の電位に設定して選択状態にし、第２の電位に設定して非選択状態にする。画素配列を駆動する駆動部は、第１の期間において、画素配列の第１の行及び第２の行の画素の転送部が信号を転送するとともに、第２の行の画素の設定部が入力部の電位を第１の電位に設定し、第１の期間より後の第２の期間において、第２の行の画素の設定部が入力部の電位を第２の電位に設定するように、駆動する。【選択図】図２
2009105755.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部が蓄積した信号を増幅する増幅部と、前記増幅部の入力部と、前記光電変換部が蓄積した信号を前記入力部へ転送する転送部と、前記入力部の電位を第１の電位に設定して選択状態にし、前記入力部の電位を第２の電位に設定して非選択状態にする設定部とをそれぞれ含む複数の画素が行方向及び列方向に配列された画素配列と、
前記画素配列における複数の画素を駆動する駆動部と、
を備え、
前記駆動部は、第１の期間において、前記画素配列の第１の行及び第２の行の画素の前記転送部が信号を転送するとともに、前記第２の行の画素の前記設定部が前記入力部の電位を前記第１の電位に設定し、前記第１の期間より後の第２の期間において、前記第２の行の画素の前記設定部が前記入力部の電位を前記第２の電位に設定するように、駆動する
ことを特徴とする撮像装置。
【請求項２】
前記駆動部は、前記第１の期間より前の第３の期間において、前記第１の行の画素の前記設定部が前記入力部の電位を前記第１の電位に設定し、前記第１の期間及び前記第２の期間において、前記第１の行の画素の前記設定部が前記入力部の電位を設定しないように、駆動する
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記複数の画素のそれぞれの前記増幅部は、トランジスタを含み、
前記第１の電位は、前記第２の期間において前記増幅部がオンする電位であり、
前記第２の電位は、前記第２の期間において前記増幅部がオフする電位である
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記画素配列の各列の画素の前記増幅部および前記設定部に接続された複数の列信号線と、
前記複数の列信号線のそれぞれを介して、各列の画素の前記増幅部から信号を読み出す読み出し部と、
前記複数の列信号線のそれぞれの電位を制御する制御部と、
をさらに備え、
前記制御部は、前記第１の期間において前記複数の列信号線のそれぞれの電位を前記第１の電位に制御し、前記第２の期間において前記複数の列信号線のそれぞれの電位の制御を解除し、
前記読み出し部は、前記第２の期間において、前記第１の行の画素から信号を読み出す
ことを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
【請求項５】
前記複数の列信号線のそれぞれの電位は、前記第２の期間において、前記読み出し部により前記第１の行の画素から信号が読み出されることにより、前記第２の電位になり、
前記設定部は、前記列信号線を介して、前記第１の期間において前記第１の電位の電圧が供給され、前記第２の期間において前記第２の電位の電圧が供給される
ことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記画素配列の各画素の前記設定部に接続された電源線と、
前記電源線の電位を制御する制御部と、
をさらに備え、
前記制御部は、前記第１の期間において前記電源線の電位を前記第１の電位に制御し、前記第２の期間において前記電源線の電位を前記第２の電位に制御し、
前記設定部は、前記電源線を介して、前記第１の期間において前記第１の電位が供給され、前記第２の期間において前記第２の電位が供給される
ことを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
【請求項７】
請求項１から６のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【請求項８】
光電変換部と、前記光電変換部が蓄積した信号を増幅する増幅部と、前記増幅部の入力部と、前記光電変換部が蓄積した信号を前記入力部へ転送する転送部と、前記入力部の電位を第１の電位に設定して選択状態にし、前記入力部の電位を第２の電位に設定して非選択状態にする設定部とをそれぞれ含む複数の画素が行方向及び列方向に配列された画素配列を有する撮像装置の駆動方法であって、
前記画素配列の第１の行及び第２の行の画素の前記転送部が信号を転送するとともに、前記第２の行の画素の前記設定部が前記入力部の電位を前記第１の電位に設定する第１の工程と、
前記第１の工程より後において、前記第２の行の画素の前記設定部が前記入力部の電位を前記第２の電位に設定する第２の工程と、
を備えることを特徴とする撮像装置の駆動方法。
【請求項９】
前記第１の工程より前において、前記第１の行の画素の前記設定部が前記入力部の電位を前記第１の電位に設定する第３の工程をさらに備え、
前記第１の工程及び前記第２の工程では、前記第１の行の画素の前記設定部が前記入力部の電位を設定しない
ことを特徴とする請求項８に記載の撮像装置の駆動方法。
【請求項１０】
前記複数の画素のそれぞれの前記増幅部は、トランジスタを含み、
前記第１の電位は、前記第２の工程において前記増幅部がオンする電位であり、
前記第２の電位は、前記第２の工程において前記増幅部がオフする電位である
ことを特徴とする請求項８又は９に記載の撮像装置の駆動方法。
【請求項１１】
前記撮像装置は、
前記画素配列の各列の画素の前記増幅部および前記設定部に接続された複数の列信号線と、
前記複数の列信号線のそれぞれを介して、各列の画素の前記増幅部から信号を読み出す読み出し部と、
前記複数の列信号線のそれぞれの電位を制御する制御部と、
をさらに備え、
前記第１の工程では、前記制御部が、前記複数の列信号線のそれぞれの電位を前記第１の電位に制御し、
前記第２の工程では、前記制御部が、前記複数の列信号線のそれぞれの電位の制御を解除し、前記読み出し部が、前記第１の行の画素から信号を読み出す
ことを特徴とする請求項８から１０のいずれか１項に記載の撮像装置の駆動方法。
【請求項１２】
前記第１の工程では、前記複数の列信号線のそれぞれから前記第２の行の画素の前記設定部へ前記第１の電位の電圧が供給され、
前記第２の工程では、前記読み出し部により前記第１の行の画素から信号が読み出されることにより前記複数の列信号線のそれぞれの電位が前記第２の電位になり、前記複数の列信号線のそれぞれから前記第２の行の画素の前記設定部へ前記第２の電位の電圧が供給される
ことを特徴とする請求項１１に記載の撮像装置の駆動方法。
【請求項１３】
前記撮像装置は、
前記画素配列の各画素の前記設定部に接続された電源線と、
前記電源線の電位を制御する制御部と、
をさらに備え、
前記第１の工程では、前記制御部が前記電源線を前記第１の電位に制御することにより、前記電源線から前記第２の行の画素の前記設定部へ前記第１の電位が供給され、
前記第２の工程では、前記制御部が前記電源線を前記第２の電位に制御することにより、前記電源線から前記第２の行の画素の前記設定部へ前記第２の電位が供給される
ことを特徴とする請求項８から１０のいずれか１項に記載の撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、及び撮像装置の駆動方法に関する。
【背景技術】
【０００２】
従来から、使い方の簡便さや消費電力の小ささを長所とするいわゆる増幅型の撮像装置の開発が行われている。増幅型の撮像装置には、増幅用トランジスタとしてＳＩＴを使ったＳＩＴ型イメージセンサ（非特許文献１参照）、バイポーラトランジスタを使ったＢＡＳＩＳ（非特許文献２参照）などがある。あるいは、増幅型の撮像装置には、制御電極が空乏化するＪＦＥＴを使ったＣＭＤ（非特許文献３参照）、ＭＯＳトランジスタを使ったＣＭＯＳセンサ（非特許文献４参照）などがある。
【０００３】
特に、ＣＭＯＳセンサは、ＣＭＯＳプロセスとのマッチングが良く、周辺ＣＭＯＳ回路をオンチップ化できることから、開発に力が注がれている。一方、ＣＭＯＳセンサには、ひとつの画素を構成するためのＭＯＳトランジスタ数が多く、画素の面積を縮小するのが難しいという欠点がある。これに対して、特許文献１では、ＣＭＯＳセンサの画素内に選択ＭＯＳトランジスタを設けずに、フローティングディフュージョン（以下、ＦＤとする）の電位を制御することにより画素の選択／非選択を制御する技術が提案されている。これにより、選択ＭＯＳトランジスタを設けない分だけ画素の面積を低減できる。
【非特許文献１】Ａ．Ｙｕｓａ、Ｊ．Ｎｉｓｈｉｚａｗａ  ｅｔ  ａｌ.,  “ＳＩＴ  ｉｍａｇｅ  ｓｅｎｓｏｒ:  Ｄｅｓｉｇｎ  ｃｏｎｓｉｄｅｒａｔｉｏｎ  ａｎｄ  ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ,”  ＩＥＥＥ  ｔｒａｎｓ.  Ｖｏｌ.  ＥＤ-３３,  ｐｐ.７３５-７４２,  Ｊｕｎｅ  １９８６.
【非特許文献２】Ｎ.Ｔａｎａｋａ  ｅｔ  ａｌ.,  “Ａ  ３１０Ｋ  ｐｉｘｅｌ  ｂｉｐｏｌａｒ  ｉｍａｇｅｒ  （ＢＡＳＩＳ）,”  ＩＥＥＥ  Ｔｒａｎｓ.  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ,  ｖｏｌ.３５,  ｐｐ.  ６４６-６５２,  ｍａｙ  １９９０
【非特許文献３】中村ほか“ゲート蓄積型ＭＯＳフォトトランジスタイメージセンサ”,テレビ学会誌,４１,１１,ｐｐ.１０７５-１０８２  Ｎｏｖ．、１９８７
【非特許文献４】Ｓ.Ｋ.Ｍｅｎｄｉｓ,  Ｓ.Ｅ.Ｋｅｍｅｎｙ  ａｎｄ  Ｅ.Ｒ.Ｆｏｓｓｕｍ,  “Ａ  １２８  ×１２８  ＣＭＯＳ  ａｃｔｉｖｅ  ｉｍａｇｅ  ｓｅｎｓｏｒ  ｆｏｒ  ｈｉｇｈｌｙ  ｉｎｔｅｇｒａｔｅｄ  ｉｍａｇｉｎｇ  ｓｙｓｔｅｍｓ,”  ｉｎ  ＩＥＤＭ  Ｔｅｃｈ.  Ｄｉｇ.,  １９９３,  ｐｐ.  ５８３-５８６.
【特許文献１】特開平１１−１１２０１８号公報
【特許文献２】特開平１１−２２０６６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
増幅型の撮像装置では、画素配列の各画素が蓄積した信号が線順次方式で行ごとに読み出されることが多い。この撮像装置では、各画素が信号を蓄積する蓄積時間を一定にするために、ローリング方式の電子シャッター動作が行われる。
【０００５】
例えば、図９のライン５０３で示すように、画素配列の各行の画素をリセットする動作が順次に完了することにより、画素配列の各行の画素の電荷蓄積動作が順次に開始される。そして、図９のライン５０４で示すように、画素配列の各行の画素から信号を読み出す動作を順次に行うことにより、画素配列の各行の画素の電荷蓄積動作が順次に終了する。ここで、図９のライン５０３とライン５０４とが平行になるように制御されるので、各行の画素の電荷蓄積時間ＡＴ５０２が一定になる。
【０００６】
特許文献２で示される撮像装置では、画素内に選択ＭＯＳトランジスタが設けられる。この撮像装置では、第１の行の画素の選択ＭＯＳトランジスタをオンして、第２の行の画素の選択ＭＯＳトランジスタをオフすれば、第１の行の画素の電荷転送動作と第２の行の画素のリセット動作とを並行して行うことができる。
【０００７】
例えば、図８に示すタイミングＴ５０７において、第１の行の画素の選択ＭＯＳトランジスタをオンして、第２の行の画素の選択ＭＯＳトランジスタをオフしているとする。そして、第１の行の画素においてフォトダイオードからＦＤへ信号を転送する動作と、第２の行の画素においてフォトダイオード及びＦＤのリセットを解除する動作とをタイミングＴ５０７において行うとする。この場合、第１の行の画素の選択ＭＯＳトランジスタのみがオンしているので、第１の行から読み出された信号に第２の行のＦＤの電位が影響を与えない。これにより、図８に示すように、ライン５０５とライン５０６との間隔を狭くすることができるので、画素配列の各画素の蓄積時間ＡＴ５０１を短くできる。
【０００８】
一方、特許文献１で示される撮像装置では、画素内に選択ＭＯＳトランジスタが設けられずに、増幅ＭＯＳトランジスタがオンする電位にＦＤ（増幅部の入力部）の電位を制御することにより、画素を選択状態にするように制御する。あるいは、増幅ＭＯＳトランジスタがオフする電位にＦＤの電位を制御することにより、画素を非選択状態にするように制御する。この撮像装置では、第１の行の画素の電荷転送動作と第２の行の画素のリセット動作とを並行して行うことが困難である。
【０００９】
例えば、仮に、第１の行の画素においてフォトダイオードからＦＤへ信号を転送する動作と、第２の行の画素においてフォトダイオード及びＦＤのリセットを解除する動作とを、いずれも、図９に示すタイミングＴ５０８において行うとする。この場合、第１の行の画素のＦＤの電位（選択状態の電位）と第２の行の画素のＦＤの電位（リセット電位）とは、いずれも、増幅ＭＯＳトランジスタ（増幅部）がオンするレベルになっている。このため、第１の行から読み出された信号に第２の行のＦＤの電位が影響を与えてしまう。
【００１０】
それに対して、第１の行の画素においてフォトダイオードからＦＤへ信号を転送する動作を図９に示すタイミングＴ５０８において行い、第２の行の画素においてフォトダイオード及びＦＤのリセットを解除する動作をタイミングＴ５０９において行うとする。この場合、タイミングＴ５０８において、第２の行の画素のＦＤの電位を非選択状態の電位に設定すれば、第１の行の画素から読み出された信号に第２の行の画素のＦＤの電位が影響を与えない。しかし、図９に示すように、第１の行（例えば最上行）の画素の電荷蓄積動作が終了するタイミングＴ５０９を、第２の行（例えば最下行）の画素の電荷蓄積動作が開始するタイミングＴ５０８よりも後にする必要がある。このため、図９に示すように、ライン５０３とライン５０４との間隔を狭くすることが困難になるので、画素配列の各画素の蓄積時間ＡＴ５０２が長くなる。
【００１１】
本発明の目的は、増幅部の入力部の電位により画素を選択状態又は非選択状態にするように制御する場合でも、画素配列の第１の行の画素の電荷転送動作と第２の行の画素のリセット動作とを並行して行うことにある。
【課題を解決するための手段】
【００１２】
本発明の第１側面に係る撮像装置は、光電変換部と、前記光電変換部が蓄積した信号を増幅する増幅部と、前記増幅部の入力部と、前記光電変換部が蓄積した信号を前記入力部へ転送する転送部と、前記入力部の電位を第１の電位に設定して選択状態にし、前記入力部の電位を第２の電位に設定して非選択状態にする設定部とをそれぞれ含む複数の画素が行方向及び列方向に配列された画素配列と、前記画素配列における複数の画素を駆動する駆動部とを備え、前記駆動部は、第１の期間において、前記画素配列の第１の行及び第２の行の画素の前記転送部が信号を転送するとともに、前記第２の行の画素の前記設定部が前記入力部の電位を前記第１の電位に設定し、前記第１の期間より後の第２の期間において、前記第２の行の画素の前記設定部が前記入力部の電位を前記第２の電位に設定するように、駆動することを特徴とする。
【００１３】
本発明の第２側面に係る撮像システムは、本発明の第１側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【００１４】
本発明の第３側面に係る撮像装置の駆動方法は、光電変換部と、前記光電変換部が蓄積した信号を増幅する増幅部と、前記増幅部の入力部と、前記光電変換部が蓄積した信号を前記入力部へ転送する転送部と、前記入力部の電位を第１の電位に設定して選択状態にし、前記入力部の電位を第２の電位に設定して非選択状態にする設定部とをそれぞれ含む複数の画素が行方向及び列方向に配列された画素配列を有する撮像装置の駆動方法であって、前記画素配列の第１の行及び第２の行の画素の前記転送部が信号を転送するとともに、前記第２の行の画素の前記設定部が前記入力部の電位を前記第１の電位に設定する第１の工程と、前記第１の工程より後において、前記第２の行の画素の前記設定部が前記入力部の電位を前記第２の電位に設定する第２の工程とを備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、増幅部の入力部の電位により画素を選択状態又は非選択状態にするように制御する場合でも、画素配列の第１の行の画素の電荷転送動作と第２の行の画素のリセット動作とを並行して行うことができる。
【発明を実施するための最良の形態】
【００１６】
本発明の課題を、詳細に説明する。
【００１７】
まず、本発明の課題を説明するための撮像装置１００の概略構成を、図６を用いて説明する。図６は、本発明の課題を説明するための撮像装置１００の構成図である。
【００１８】
撮像装置１００は、画素配列ＰＡ、駆動部５０、複数の列信号線ＳＬ１，ＳＬ２、読み出し部６０、及び制御部７０を備える。
【００１９】
画素配列ＰＡでは、複数の画素Ｐ１１〜Ｐ２２が行方向及び列方向に配列されている。ここでは、説明の簡略化のため２×２画素が例示的に図示されている。
【００２０】
駆動部５０は、画素配列ＰＡにおける複数の画素Ｐ１１〜Ｐ２２をそれぞれ駆動する。
【００２１】
複数の列信号線ＳＬ１，ＳＬ２は、それぞれ、画素配列ＰＡの各列の画素Ｐ１１〜Ｐ２２と読み出し部６０とを接続している。
【００２２】
読み出し部６０は、列信号線ＳＬ１，ＳＬ２を介して画素Ｐ１１〜Ｐ２２から信号を読み出す。読み出し部６０は、読み出した信号を後段へ出力する。
【００２３】
制御部７０は、複数の列信号線ＳＬ１，ＳＬ２のそれぞれの電位を制御する。
【００２４】
次に、画素Ｐ１１の構成を説明する。なお、他の画素Ｐ１２〜Ｐ２２の構成も画素Ｐ１１の構成と同様である。
【００２５】
画素Ｐ１１は、光電変換部２、増幅部３、増幅部の入力部４４、転送部４、及び設定部５を含む。
【００２６】
光電変換部２は、光を受け信号（電荷）を蓄積する。光電変換部２は、例えば、フォトダイオードである。
【００２７】
増幅部３は、その入力部４４が設定部５によりリセットされた際に、そのリセットされた入力部４４の電位に応じた信号（ノイズ信号）を増幅して列信号線ＳＬ１へ出力する。また、増幅部３は、光電変換部２が蓄積した信号にノイズ信号が重畳された信号（光信号）を増幅して列信号線ＳＬ１へ出力する。増幅部３は、例えば、増幅ＭＯＳトランジスタであり、ドレインが電源線ＰＬに接続され、ソースが列信号線ＳＬ１に接続されている。これにより、増幅部３は、後述するオン状態のＭＯＳトランジスタ９とともにソースフォロワ動作を行うことができる。
【００２８】
入力部４４は、増幅部３の入力部であり、光電変換部２が蓄積した信号を保持する。入力部４４は、例えば、フローティングディフュージョンである。
【００２９】
転送部４は、転送制御線１０−１を介してアクティブな転送パルスが駆動部５０から供給された場合、光電変換部２が蓄積した信号を入力部４４へ転送する。転送部４は、例えば、転送ＭＯＳトランジスタである。
【００３０】
設定部５は、リセット制御線１１−１を介してアクティブなリセットパルスが供給された際に、入力部４４の電位を第１の電位（図７で示すＶ１参照）に設定して選択状態にする。あるいは、設定部５は、リセット制御線１１−１を介してアクティブなリセットパルスが供給された際に、入力部４４の電位を第２の電位（図７で示すＶ２参照）に設定して非選択状態にする。設定部５は、例えば、リセットＭＯＳトランジスタであり、ドレインが列信号線ＳＬ１に接続され、ソースが増幅部３の入力部４４に接続されている。
【００３１】
ここで、第１の電位は、増幅部３がソースフォロワ動作できる状態で、増幅部３がオンする電位である。第１の電位は、光電変換部２をリセットするのに必要な電位よりも高い必要がある。第２の電位は、増幅部３がソースフォロワ動作できる状態で、増幅部３がオフする電位である。第２の電位は、増幅部３がソースフォロワ動作できる状態において、「列信号線ＳＬ１の電位＋増幅部３（増幅ＭＯＳトランジスタ）がオンする閾値電圧」よりも低い必要がある。
【００３２】
次に、駆動部５０の構成を説明する。
【００３３】
駆動部５０は、パルス端子１４、パルス端子１５、パルス端子１６、垂直走査回路１７、ＭＯＳトランジスタ１９、ＯＲゲート２０、及びＭＯＳトランジスタ２１を備える。
【００３４】
パルス端子１４は、転送制御線１０−１，１０−２に転送パルスを供給するための入力端子であり、垂直走査回路１７から転送パルスを受ける。なお、転送制御線１０−１は、１行目の画素Ｐ１１，Ｐ１２に転送パルスを供給するための制御線である。転送制御線１０−２は、２行目の画素Ｐ２１，Ｐ２２に転送パルスを供給するための制御線である。
【００３５】
パルス端子１５は、全行の画素Ｐ１１等の設定部５を一括してオンさせる一括設定パルスを供給するための入力端子であり、垂直走査回路１７から一括設定パルスを受ける。
【００３６】
パルス端子１６は、リセット制御線１１−１，１１−２にリセットパルスを供給するための入力端子であり、垂直走査回路１７からリセットパルスを受ける。なお、リセット制御線１１−１は、１行目の画素Ｐ１１，Ｐ１２にリセットパルスを供給するための制御線である。リセット制御線１１−２は、２行目の画素Ｐ２１，Ｐ２２にリセットパルスを供給するための制御線である。
【００３７】
垂直走査回路１７は、画素配列ＰＡの行を順次選択走査するための回路であり、選択制御線１８−１，１８−２に順次アクティブな選択パルスを供給する。選択制御線１８−１は、１行目の画素Ｐ１１，Ｐ１２を選択するための制御線である。選択制御線１８−２は、２行目の画素Ｐ２１，Ｐ２２を選択するための制御線である。
【００３８】
ＭＯＳトランジスタ１９は、選択制御線１８−１，１８−２を介してアクティブな選択パルスが供給された際に、パルス端子１４を介して供給される転送パルスを転送制御線１０−１，１０−２へ導く。
【００３９】
ＯＲゲート２０は、選択制御線１８−１，１８−２を介して供給される選択パルスと、パルス端子１５を介して供給される一括設定パルスとの論理和を演算する。すなわち、ＯＲゲート２０は、選択パルスと一括設定パルスとのいずれかがアクティブである場合にアクティブなパルスをＭＯＳトランジスタ２１へ供給する。
【００４０】
ＭＯＳトランジスタ２１は、ＯＲゲート２０からアクティブなパルスが供給された際に、パルス端子１６を介して供給されるリセットパルスをリセット制御線１１−１，１１−２へ導く。
【００４１】
次に、読み出し部６０の構成を説明する。
【００４２】
読み出し部６０は、容量２３、容量２４、ＭＯＳトランジスタ２５、ＭＯＳトランジスタ２６、ノイズ信号出力線２７、光信号出力線２８、ＭＯＳトランジスタ２９、ＭＯＳトランジスタ３０、ＭＯＳトランジスタ３１、及びＭＯＳトランジスタ３２を含む。読み出し部６０は、電源端子３３、水平走査回路３４、パルス端子３６、パルス端子３７、パルス端子３８、差動アンプ３９、及び出力端子４０を含む。
【００４３】
容量２３は、列信号線ＳＬ１等を介して画素Ｐ１１等から読み出されたノイズ信号を蓄積して保持する。
【００４４】
容量２４は、列信号線ＳＬ１等を介して画素Ｐ１１等から読み出された光信号を蓄積して保持する。
【００４５】
ＭＯＳトランジスタ２５は、列信号線ＳＬ１等と容量２３との導通をオンオフするためのスイッチである。ＭＯＳトランジスタ２５は、パルス端子３７からアクティブなパルスが供給された際に、列信号線ＳＬ１等を介して画素Ｐ１１等から読み出されたノイズ信号を容量２３に蓄積させる。
【００４６】
ＭＯＳトランジスタ２６は、列信号線ＳＬ１等と容量２４との導通をオンオフするためのスイッチである。ＭＯＳトランジスタ２６は、パルス端子３８からアクティブなパルスが供給された際に、列信号線ＳＬ１等を介して画素Ｐ１１等から読み出された光信号を容量２４に蓄積させる。
【００４７】
ノイズ信号出力線２７は、ＭＯＳトランジスタ２９がオンした際に、容量２３に保持されたノイズ信号を差動アンプ３９に供給するための出力線である。
【００４８】
光信号出力線２８は、ＭＯＳトランジスタ３０がオンした際に、容量２４に保持された光信号を差動アンプ３９に供給するための出力線である。
【００４９】
ＭＯＳトランジスタ２９は、容量２３とノイズ信号出力線２７との導通をオンオフするためのスイッチである。ＭＯＳトランジスタ２９は、水平走査回路３４からアクティブな水平走査パルスが供給された際に、容量２３に保持されたノイズ信号をノイズ信号出力線２７経由で差動アンプ３９に供給する。
【００５０】
ＭＯＳトランジスタ３０は、容量２４と光信号出力線２８との導通をオンオフするためのスイッチである。ＭＯＳトランジスタ３０は、水平走査回路３４からアクティブな水平走査パルスが供給された際に、容量２４に保持された光信号を光信号出力線２８経由で差動アンプ３９に供給する。
【００５１】
ＭＯＳトランジスタ３１は、パルス端子３６からアクティブなパルスが供給された際に、電源端子３３から供給されたリセット電位に、光信号出力線２８の電位をリセットする。
【００５２】
ＭＯＳトランジスタ３２は、パルス端子３６からアクティブなパルスが供給された際に、電源端子３３から供給されたリセット電位に、ノイズ信号出力線２７の電位をリセットする。
【００５３】
電源端子３３は、ＭＯＳトランジスタ３１およびＭＯＳトランジスタ３２にリセット電位を供給するための入力端子であり、外部電源からリセット電位を受ける。
【００５４】
水平走査回路３４は、水平走査線３５−１，３５−２を介して、画素配列ＰＡの各列に対応したＭＯＳトランジスタ２９，３０を順次にオンしていき、画素配列ＰＡの各列の画素の信号を順次に差動アンプ３９へ供給する。水平走査線３５−１は、画素配列ＰＡの１列目に対応したＭＯＳトランジスタ２９，３０をオンさせるための走査線である。水平走査線３５−２は、画素配列ＰＡの２列目に対応したＭＯＳトランジスタ２９，３０をオンさせるための走査線である。
【００５５】
パルス端子３６は、ＭＯＳトランジスタ３１，３２にパルスを供給するため入力端子であり、垂直走査回路１７からそのパルスを受ける。
【００５６】
パルス端子３７は、ＭＯＳトランジスタ２５にパルスを供給するため入力端子であり、垂直走査回路１７からそのパルスを受ける。
【００５７】
パルス端子３８は、ＭＯＳトランジスタ２６にパルスを供給するため入力端子であり、垂直走査回路１７からそのパルスを受ける。
【００５８】
差動アンプ３９は、ノイズ信号出力線２７の電位と光信号出力線２８の電位との差電圧分を増幅して、画像信号を出力する。
【００５９】
出力端子４０は、差動アンプ３９が出力した画像信号を後段へ伝達する。
【００６０】
次に、制御部７０の構成を説明する。
【００６１】
制御部７０は、ＭＯＳトランジスタ８、電源端子４３、パルス端子４２、ＭＯＳトランジスタ９、及びパルス端子４２を含む。
【００６２】
ＭＯＳトランジスタ８は、パルス端子４２からアクティブなパルスが供給された際に、電源端子４３から供給されたリセット電位に、列信号線ＳＬ１，ＳＬ２の電位をリセットする。
【００６３】
電源端子４３は、ＭＯＳトランジスタ８にリセット電位を供給するための入力端子であり、外部電源からリセット電位を受ける。
【００６４】
パルス端子４２は、ＭＯＳトランジスタ８にパルスを供給するため入力端子であり、垂直走査回路１７からそのパルスを受ける。
【００６５】
ＭＯＳトランジスタ９は、パルス端子４１からアクティブなパルスが供給された際に、飽和領域で動作し、列信号線ＳＬ１，ＳＬ２に定電流を供給するための定電流源（負荷）として機能する。これにより、ＭＯＳトランジスタ９は、ソースフォロワ動作における負荷として機能し、列信号線ＳＬ１，ＳＬ２を介して接続された画素Ｐ１１等の増幅部３がソースフォロワ動作できる状態にする。一方、ＭＯＳトランジスタ９は、パルス端子４１からノンアクティブなパルスが供給された際に、画素Ｐ１１等の増幅部３がソースフォロワ動作できる状態にしない。
【００６６】
パルス端子４２は、ＭＯＳトランジスタ９にパルスを供給するため入力端子であり、垂直走査回路１７からそのパルスを受ける。
【００６７】
次に、本発明の課題を説明するための撮像装置１００の動作を、図７を用いて説明する。図７は、本発明の課題を説明するための撮像装置１００の動作を示すタイミングチャートである。なお、図６に示されているＭＯＳトランジスタは、すべてＮ型とし、ゲート電位がＨレベル（アクティブなレベル）でオン状態、Ｌレベル（ノンアクティブなレベル）でオフ状態になるとする。
【００６８】
タイミングＴ１の直前のタイミングでは、選択制御線１８−１を介して供給される選択パルスφ１８−１がアクティブになっており、選択制御線１８−２を介して供給される選択パルスφ１８−１がノンアクティブになっている。これにより、１行目のＭＯＳトランジスタ１９，２１がオンしているのに対し、２行目のＭＯＳトランジスタ１９，２１がオフしている。
【００６９】
タイミングＴ１では、パルス端子１５を介して供給される一括設定パルスφ１５がアクティブになるので、１行目のＭＯＳトランジスタ２１だけでなく２行目のＭＯＳトランジスタ２１もオンする。そして、パルス端子１６を介して供給されるリセットパルスφ１６がアクティブになるので、そのアクティブなリセットパルスφ１６が全行の画素Ｐ１１等の設定部５へ供給される。このとき、パルス端子４２を介して供給されるパルスφ４２がアクティブになっており、パルス端子４１を介して供給されるパルスφ４１がノンアクティブになっているので、ＭＯＳトランジスタ８がオンしており、ＭＯＳトランジスタ９がオフしている。これにより、列信号線ＳＬ１，ＳＬ２の電位が、電源端子４３を介して供給される第２の電位Ｖ２の電圧φ４３にリセットされている。このため、全行の画素Ｐ１１等の設定部５が増幅部３の入力部４４の電位を第２の電位Ｖ２に設定するので、全行の画素Ｐ１１等が非選択状態になるように制御される。すなわち、駆動部５０は、全行の画素Ｐ１１等の設定部５が入力部４４の電位を第２の電位Ｖ２に設定して非選択状態にするように、一括して駆動する。
【００７０】
タイミングＴ２では、パルス端子１５を介して供給される一括設定パルスφ１５がアクティブになるので、１行目のＭＯＳトランジスタ２１がオンしており２行目のＭＯＳトランジスタ２１がオフしている状態に戻る。そして、パルス端子１６を介して供給されるリセットパルスφ１６が再びアクティブになるので、そのアクティブなリセットパルスφ１６が１行目の画素Ｐ１１，Ｐ１２の設定部５へ供給される。このとき、パルス端子４２を介して供給されるパルスφ４２がアクティブになっており、パルス端子４１を介して供給されるパルスφ４１がノンアクティブになっているので、ＭＯＳトランジスタ８がオンしており、ＭＯＳトランジスタ９がオフしている。これにより、列信号線ＳＬ１，ＳＬ２の電位が、電源端子４３を介して供給される第１の電位Ｖ１の電圧φ４３にリセットされている。このため、１行目の画素Ｐ１１，Ｐ１２の設定部５が増幅部３の入力部４４の電位を第１の電位Ｖ１に設定するので、１行目の画素Ｐ１１，Ｐ１２が選択状態になるように制御される。すなわち、駆動部５０は、１行目の画素Ｐ１１，Ｐ１２の設定部５が入力部４４の電位を第１の電位Ｖ１に設定して選択状態にするように、駆動する。
【００７１】
タイミングＴ３では、パルス端子４２を介して供給されるパルスφ４２がノンアクティブになり、パルス端子４１を介して供給されるパルスφ４１がアクティブになるので、ＭＯＳトランジスタ８がオフし、ＭＯＳトランジスタ９がオンする。これにより、選択状態になっている１行目の画素Ｐ１１，Ｐ１２の増幅部３とＭＯＳトランジスタ９とがソースフォロワ動作を行い始める。そして、選択状態になっている１行目の画素Ｐ１１，Ｐ１２の増幅部３は、リセットされた入力部４４の電位に応じた信号（ノイズ信号）を増幅して列信号線ＳＬ１，ＳＬ２へ出力する。一方、非選択状態になっている２行目の画素Ｐ２１，Ｐ２２からは、信号が列信号線ＳＬ１，ＳＬ２へ出力されない。
【００７２】
タイミングＴ４では、パルス端子３７を介して供給されるパルスφ３７がアクティブになり、ＭＯＳトランジスタ２５がオンする。これにより、列信号線ＳＬ１等を介して画素Ｐ１１等から読み出されたノイズ信号は、容量２３に蓄積される。
【００７３】
タイミングＴ５では、パルス端子３７を介して供給されるパルスφ３７がノンアクティブになり、ＭＯＳトランジスタ２５がオフする。一方、パルス端子１４を介して供給される転送パルスφ１４がアクティブになり、その転送パルスφ１４は、オンしている１行目のＭＯＳトランジスタ１９及び転送制御線１０−１を経由して１行目の画素Ｐ１１，Ｐ１２の転送部４へ供給される。これにより、１行目の画素Ｐ１１，Ｐ１２の転送部４は、光電変換部２が蓄積した信号を増幅部３の入力部４４へ転送する（入力する）。この結果、１行目の画素Ｐ１１，Ｐ１２の光電変換部２は、電荷蓄積動作を終了する。
【００７４】
そして、選択状態になっている１行目の画素Ｐ１１，Ｐ１２の増幅部３は、光電変換部２が蓄積した信号にノイズ信号が重畳された信号（光信号）を増幅して列信号線ＳＬ１，ＳＬ２へ出力する。一方、非選択状態になっている２行目の画素Ｐ２１，Ｐ２２からは、信号が列信号線ＳＬ１，ＳＬ２へ出力されない。
【００７５】
タイミングＴ６では、パルス端子３８を介して供給されるパルスφ３８がアクティブになり、ＭＯＳトランジスタ２６がオンする。これにより、列信号線ＳＬ１等を介して画素Ｐ１１等から読み出された光信号は、容量２４に蓄積される。
【００７６】
タイミングＴ７では、水平走査線３５−１を介して供給される水平走査信号φ３５−１がアクティブになり、１列目のＭＯＳトランジスタ２９，３０がオンする。これにより、１列目の容量２３に保持されたノイズ信号がノイズ信号出力線２７経由で差動アンプ３９に供給され、１列目の容量２４に保持された光信号が光信号出力線２８経由で差動アンプ３９に供給される。差動アンプ３９は、ノイズ信号出力線２７の電位と光信号出力線２８の電位との差電圧分を演算して、ノイズ信号が除去された画素Ｐ１１の信号を後段へ出力する。
【００７７】
なお、タイミングＴ７の直前に、ＭＯＳトランジスタ３２により、ノイズ信号出力線２７の電位をリセット電位にリセットしておくことが好ましい。
【００７８】
タイミングＴ８では、水平走査線３５−２を介して供給される水平走査信号φ３５−２がアクティブになり、２列目のＭＯＳトランジスタ２９，３０がオンする。これにより、２列目の容量２３に保持されたノイズ信号がノイズ信号出力線２７経由で差動アンプ３９に供給され、２列目の容量２４に保持された光信号が光信号出力線２８経由で差動アンプ３９に供給される。差動アンプ３９は、ノイズ信号出力線２７の電位と光信号出力線２８の電位との差電圧分を演算して、ノイズ信号が除去された画素Ｐ１２の信号を後段へ出力する。
【００７９】
なお、タイミングＴ８の直前に、ＭＯＳトランジスタ３１により、光信号出力線２８の電位をリセット電位にリセットしておくことが好ましい。
【００８０】
以上のように、第１の行（１行目）の画素Ｐ１１，Ｐ１２において光電変換部２から入力部４４へ信号を転送する（電荷転送動作を行う）期間Ｔ５〜Ｔ６において、第２の行（２行目）の画素Ｐ２１，Ｐ２２のリセット動作が行われない。すなわち、第２の行（２行目）の画素Ｐ２１，Ｐ２２のリセット動作（例えば図９に示すタイミングＴ５０８）は、第１の行（１行目）の画素Ｐ１１，Ｐ１２の電荷転送動作（例えば図９に示すタイミングＴ５０９）と時間的にずらして行われる。
【００８１】
ここで、仮に、第１の行の画素において電荷転送動作を行う期間Ｔ５〜Ｔ６において、第２の行の画素において光電変換部２及び入力部４４をリセットする動作を行うとする。この場合、第１の行の画素の入力部４４の電位（選択状態の電位）と第２の行の画素の入力部４４の電位（リセット電位）とは、いずれも、増幅部３（増幅ＭＯＳトランジスタ）がオンするレベル（第１の電位）になっている。このため、タイミングＴ６において、第１の行の画素Ｐ１１，Ｐ１２から読み出された信号に第２の行の画素Ｐ２１，Ｐ２２の入力部４４の電位が影響を与えてしまう。
【００８２】
それに対して、第１の行の画素の電荷転送動作を期間Ｔ５〜Ｔ６（例えば図９に示すタイミングＴ５０９）において行い、第２の行の画素のリセット動作をタイミングＴ５以前（例えば図９に示すタイミングＴ５０８）において行うとする。この場合、タイミングＴ５０９において、第２の行の画素の入力部４４の電位を非選択状態の電位（第２の電位）に設定すれば、第１の行の画素から読み出された信号に第２の行の画素の入力部４４の電位が影響を与えない。しかし、図９に示すように、第１の行（例えば最上行）の画素の電荷転送動作を行うタイミングＴ５０９を、第２の行（例えば最下行）の画素のリセット動作を解除するタイミングＴ５０８よりも後にする必要がある。すなわち、画素のリセット動作を画素配列の全行について順次に解除した後、画素の電荷転送動作を画素配列の全行について順次に行うことになる。このため、図９に示すように、ライン５０３とライン５０４との間隔を狭くすることが困難になるので、画素配列の各画素の蓄積時間ＡＴ５０２が長くなる。この結果、例えば、画素数が多い場合に画素密度を高く保ちながら単位時間当たりのフレーム数を増やすことが困難になるなど、多画素数及び高解像度の動画撮影が困難になる。
【００８３】
次に、本発明の第１実施形態に係る撮像装置２００の構成を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置２００の構成図である。以下では、本発明の課題を説明するための撮像装置１００と異なる部分を中心に説明し、同様の部分に関しては説明を省略する。
【００８４】
撮像装置２００は、駆動部２５０を備える点で、上記の撮像装置１００と異なる。駆動部２５０は、垂直走査回路２１７を含む。垂直走査回路２１７は、転送制御線１０−１，１０−２及びリセット制御線１１−１，１１−２に直接接続されている。すなわち、駆動部２５０は、ＭＯＳトランジスタ１９，２１及びＯＲゲート２０（図６参照）を含まない。
【００８５】
また、撮像装置２００の動作が、図２に示すように、以下の点で上記の撮像装置１００と異なる。図２は、本発明の第１実施形態に係る撮像装置２００の動作を示すタイミングチャートである。図２には、図７に示す期間ＴＰＲＤ、すなわち画素配列の全行が非選択状態にされてから水平走査が行われる直前までの期間のパルスが示されている。
【００８６】
図２において、転送パルスφ１０−１は、垂直走査回路２１７から１行目の転送制御線１０−１を介して１行目の画素Ｐ１１，Ｐ１２の転送部４に供給されるパルスである。同様に、転送パルスφ１０−２は、垂直走査回路２１７から２行目の転送制御線１０−２を介して２行目の画素Ｐ２１，Ｐ２２の転送部４に供給されるパルスである。リセットパルスφ１１−１は、垂直走査回路２１７から１行目のリセット制御線１１−１を介して１行目の画素Ｐ１１，Ｐ１２の設定部５に供給されるパルスである。同様に、リセットパルスφ１１−２は、垂直走査回路２１７から２行目のリセット制御線１１−２を介して２行目の画素Ｐ２１，Ｐ２２の設定部５に供給されるパルスである。
【００８７】
タイミングＴ２０９では、アクティブなリセットパルスφ１１−２が第２の行の画素Ｐ２１，Ｐ２２の設定部５へ供給される。このとき、パルス端子４２を介して供給されるパルスがアクティブになっており、パルス端子４１を介して供給されるパルスがノンアクティブになっているので、ＭＯＳトランジスタ８がオンしており、ＭＯＳトランジスタ９がオフしている。これにより、列信号線ＳＬ１，ＳＬ２の電位が、電源端子４３を介して供給される第１の電位Ｖ１の電圧φ４３にリセットされているため、第２の行の画素Ｐ２１，Ｐ２２の設定部５が増幅部３の入力部４４の電位を第１の電位Ｖ１に設定する。一方、ノンアクティブなリセットパルスφ１１−１が第１の行の画素Ｐ１１，Ｐ１２の設定部５へ供給されているので、第１の行の画素Ｐ１１，Ｐ１２の設定部５は、オフしており、入力部４４の電位を設定しない。
【００８８】
タイミングＴ２０５〜Ｔ２１０の期間（第１の期間）ＴＰ１では、転送パルスφ１０−１と転送パルスφ１０−２とが同時にアクティブになるので、第１の行の画素Ｐ１１，Ｐ１２の転送部４と第２の行の画素Ｐ２１，Ｐ２２の転送部４とが同時にオンする。すなわち、駆動部２５０は、タイミングＴ２０５において、第１の行の画素Ｐ１１，Ｐ１２において光電変換部２が蓄積した信号を転送部４が入力部４４へ転送するように、駆動し始める。これにより、第１の行の画素Ｐ１１，Ｐ１２の光電変換部２は、タイミングＴ２０５において、電荷蓄積動作を終了する。それと並行して、駆動部２５０は、第２の行の画素Ｐ２１，Ｐ２２において転送部４が電荷を転送できる状態で設定部５が入力部４４の電位を第１の電位Ｖ１に設定して光電変換部２をリセットするように、駆動する。すなわち、駆動部２５０は、第２の行の画素Ｐ２１，Ｐ２２において光電変換部２及び入力部４４をリセットするように、駆動する。一方、ノンアクティブなリセットパルスφ１１−１が第１の行の画素Ｐ１１，Ｐ１２の設定部５へ供給されているので、第１の行の画素Ｐ１１，Ｐ１２の設定部５は、オフしており、入力部４４の電位を設定しない。
【００８９】
ここで、制御部７０が各列信号線ＳＬ１，ＳＬ２の電位を第１の電位Ｖ１に制御しているので、各列信号線ＳＬ１，ＳＬ２から各画素Ｐ１１〜Ｐ２２の設定部５（のドレイン）へ第１の電圧Ｖ１が供給されている。また、列信号線ＳＬ１，ＳＬ２の電位が第１の電位Ｖ１にリセットされているため、第１の行の画素Ｐ１１，Ｐ１２の増幅部３と第２の行の画素Ｐ２１，Ｐ２２の増幅部３とはいずれも（ゲートの電位がソースの電位より低いので）オフしたままである。
【００９０】
また、タイミングＴ２１０では、転送パルスφ１０−１と転送パルスφ１０−２とが同時にノンアクティブになるので、第１の行の画素Ｐ１１，Ｐ１２の転送部４と第２の行の画素Ｐ２１，Ｐ２２の転送部４とが同時にオフする。すなわち、駆動部２５０は、タイミングＴ２１０において、第２の行の画素Ｐ２１，Ｐ２２において光電変換部２のリセットを解除するように、駆動し始める。これにより、第２の行の画素Ｐ２１，Ｐ２２の光電変換部２は、タイミングＴ２０５において、電荷蓄積動作を開始する。
【００９１】
タイミングＴ２１１〜Ｔ２１２の期間（第２の期間）ＴＰ２では、パルス端子４２を介して供給されるパルスφ４２がノンアクティブになっており、パルス端子４１を介して供給されるパルスφ４１がアクティブになる。これにより、ＭＯＳトランジスタ８がオフしており、制御部７０は、列信号線ＳＬ１，ＳＬ２の電位の制御を解除する。また、ＭＯＳトランジスタ９がオンするので、選択状態になっている１行目の画素Ｐ１１，Ｐ１２の増幅部３とＭＯＳトランジスタ９とがソースフォロワ動作を行い始める。この結果、列信号線ＳＬ１，ＳＬ２の電位が下がり始める。すなわち、各列信号線ＳＬ１，ＳＬ２の電位は、読み出し部６０により第１の行の画素Ｐ１１，Ｐ１２から信号が読み出され始めることにより、第２の電位Ｖ２０２（＜第１の電位Ｖ１）になり始める。
【００９２】
そして、タイミングＴ２０６になると、パルスφ３８がアクティブになりＭＯＳトランジスタ２６がオンすることにより、列信号線ＳＬ１等を介して１行目の画素Ｐ１１，Ｐ１２から読み出された光信号は、容量２４に蓄積される。これにより、列信号線ＳＬ１，ＳＬ２の電位（第２の電位Ｖ２０２）がさらに下がり続ける。すなわち、各列信号線ＳＬ１，ＳＬ２の電位は、読み出し部６０により第１の行の画素Ｐ１１，Ｐ１２から信号が読み出されることにより、第２の電位Ｖ２０２になる。
【００９３】
ここで、駆動部２５０が、第１の期間ＴＰ１より前の第３の期間ＴＰ３において、第１の行の画素Ｐ１１，Ｐ１２の設定部５が増幅部３の入力部４４の電位を第１の電位Ｖ１に設定して選択状態にするように、駆動している。これにより、第２の期間ＴＰ２においても、第１の行の画素Ｐ１１，Ｐ１２の入力部４４の電位は、第１の電位Ｖ１になっている。このため、第１の行の画素Ｐ１１，Ｐ１２の増幅部３は、その入力部４４の電位（第１の電位Ｖ１）と列信号線ＳＬ１，ＳＬ２の電位（第２の電位Ｖ２０２）との差が閾値を越えるタイミングからオンし始める。すなわち、第１の電位Ｖ１は、第２の期間ＴＰ２において増幅部３がオンする電位である。
【００９４】
一方、期間ＴＰ２では、第２の行の画素Ｐ２１，Ｐ２２の設定部５は、（ゲートに）依然としてアクティブなリセットパルスφ１１−２が供給されており、（ドレインに）第２の電位Ｖ２０２の電圧が供給されている。これにより、第２の行の画素Ｐ２１，Ｐ２２の設定部５は、入力部４４の電位を、列信号線ＳＬ１，ＳＬ２の電位（第２の電位Ｖ２０２）と同じ電位に設定し続けている。この結果、第２の行の画素Ｐ２１，Ｐ２２の増幅部３は、ゲートソース間電位差がほぼゼロに保たれてオフしており、ＭＯＳトランジスタ９とソースフォロワ動作を行わない。すなわち、駆動部２５０は、第２の行の画素Ｐ２１，Ｐ２２において設定部５が入力部４４の電位を（下がり続けている）第２の電位Ｖ２０２に設定して非選択状態にするように、駆動する。すなわち、第１の電位Ｖ２０２は、第２の期間ＴＰ２において増幅部３がオフする電位である。
【００９５】
このように、第１の行の画素における電荷転送動作と第２の行の画素のリセット動作とを第１の期間ＴＰ１において並行して行った後の第２の期間ＴＰ２において、第１の行の画素から信号を読み出す前及び最中に第２の行の画素を非選択状態に設定する。これにより、増幅部３の入力部４４の電位により画素を選択状態又は非選択状態にするように制御する場合でも、第１の行の画素の電荷転送動作と第２の行の画素のリセット動作とを並行して行うことができる。この結果、図８に示すように、画素配列の各画素の電荷蓄積時間を短くすることができるので、例えば、画素数が多い場合に画素密度を高く保ちながら単位時間当たりのフレーム数を増やすことができるなど、多画素数及び高解像度の動画撮影が可能になる。
【００９６】
なお、図６に示す駆動部５０は、第１の行（１行目）及び第２の行（２行目）の画素の転送部４を同時にオンさせながら、第１の行の画素の設定部５をオンさせずに第２の行の画素の設定部５をオンさせることが困難である。このような駆動を行う手段として、特許文献２や特開２００２−１９０９８６などに記載されたものがある。すなわち、後述するタイミング発生部９８（図３参照）から異なる複数のパルスを受けて、それらのパルスをシフト動作させたり異なる論理値が生成されるように演算したりするように構成することにより、図２に示すような駆動を行う駆動部を実現できる。
【００９７】
また、第２の行のリセットパルスφ１１−２は、図２に示すパルスφ３８がＨレベルからＬレベルへ遷移するタイミングまで、Ｈレベルのままであっても良い。
【００９８】
次に、本発明の撮像装置を適用した撮像システムの一例を図３に示す。
【００９９】
撮像システム９０は、図３に示すように、主として、光学系、撮像装置２００及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【０１００】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【０１０１】
撮影レンズ９２は、入射した光を屈折させて、撮像装置２００の画素配列（撮像面）に被写体の像を形成する。
【０１０２】
絞り９３は、光路上において撮影レンズ９２と撮像装置２００との間に設けられ、撮影レンズ９２を通過後に撮像装置２００へ導かれる光の量を調節する。
【０１０３】
撮像装置２００は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置２００は、その画像信号を画素配列から読み出して出力する。
【０１０４】
撮像信号処理回路９５は、撮像装置２００に接続されており、撮像装置２００から出力された画像信号を処理する。
【０１０５】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【０１０６】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【０１０７】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【０１０８】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【０１０９】
タイミング発生部９８は、撮像装置２００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置２００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置２００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【０１１０】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【０１１１】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【０１１２】
以上の構成により、撮像装置２００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【０１１３】
本発明の第２実施形態に係る撮像装置３００を、図４を用いて説明する。図４は、本発明の第２実施形態に係る撮像装置３００の構成図である。以下では、第１実施形態と異なる部分を中心に説明し、同様の部分に関しては説明を省略する。
【０１１４】
撮像装置３００は、画素配列ＰＡ３００、駆動部３５０、及び制御部３７０を備える点で、第１実施形態と異なる。
【０１１５】
画素配列ＰＡ３００の各画素Ｐ３１１〜Ｐ３２２は、それぞれ、設定部３０５を含む。設定部３０５は、（そのドレインが）電源線ＰＬ３００に接続されており、第１の電位又は第２の電位の電圧を電源線ＰＬ３００から受ける。
【０１１６】
ここで、固定した第２の電位の電圧を電源線ＰＬ３００から受けるので、変動する第２の電位の電圧を列信号線から受ける場合に比べて、設定部３０５が設定する増幅部３の入力部４４の電位を安定させることができる。
【０１１７】
制御部３７０は、電源端子３４３を含む。電源端子３４３は、電源線ＰＬ３００を介して各画素Ｐ３１１〜Ｐ３２２の設定部３０５（のドレイン）に第１の電位又は第２の電位を供給するための入力端子であり、外部電源から第１の電位又は第２の電位を受ける。また、制御部３７０は、パルス端子４２及びＭＯＳトランジスタ８（図１参照）を含まない。これにより、列信号線ＳＬ１，ＳＬ２の電位は、リセットされない。
【０１１８】
駆動部３５０は、図５に示すように、第１実施形態と異なるパルスを発生させる。すなわち、撮像装置３００の動作が、図５に示すように、以下の点で第１実施形態と異なる。図５は、本発明の第２実施形態に係る撮像装置３００の動作を示すタイミングチャートである。
【０１１９】
タイミングＴ３０５〜Ｔ３１０の期間（第１の期間）ＴＰ３０１では、制御部３７０が電源線ＰＬ３００の電位を、電源端子３４３を介して供給される第１の電位Ｖ１の電位に制御している。これにより、電源線ＰＬ３００から各画素Ｐ３１１〜Ｐ３２２の設定部３０５（のドレイン）へ第１の電圧Ｖ１が供給されている。また、アクティブなリセットパルスφ１１−２が第２の行の画素Ｐ３２１，Ｐ３２２の設定部３０５へ供給される。これにより、第２の行の画素Ｐ３２１，Ｐ３２２の設定部３０５が増幅部３の入力部４４の電位を、電源端子３４３及び電源線ＰＬ３００を介して供給される第１の電位Ｖ１の電圧φ３４３に設定する。
【０１２０】
ここで、パルス端子４１を介して供給されるパルスがノンアクティブになっているので、ＭＯＳトランジスタ９がオフしている。これにより、選択状態になっている１行目の画素Ｐ３１１，Ｐ３１２の増幅部３とＭＯＳトランジスタ９とがまだソースフォロワ動作を行わない。
【０１２１】
タイミングＴ３１１〜Ｔ３１２の期間（第２の期間）ＴＰ３０２では、制御部３７０が電源線ＰＬ３００の電位を、電源端子３４３を介して供給される第２の電位Ｖ３０２の電位に制御している。これにより、電源線ＰＬ３００から各画素Ｐ３１１〜Ｐ３２２の設定部３０５（のドレイン）へ第２の電圧Ｖ３０２が供給されている。また、アクティブなリセットパルスφ１１−２が第２の行の画素Ｐ３２１，Ｐ３２２の設定部３０５へ供給される。これにより、第２の行の画素Ｐ３２１，Ｐ３２２の設定部３０５が増幅部３の入力部４４の電位を、電源端子３４３及び電源線ＰＬ３００を介して供給される第２の電位Ｖ３０２の電圧φ３４３に設定する。すなわち、駆動部２５０は、第２の行の画素Ｐ３２１，Ｐ３２２において設定部３０５が入力部４４の電位を（固定された）第２の電位Ｖ３０２に設定して非選択状態にするように、駆動する。
【０１２２】
ここで、パルス端子４１を介して供給されるパルスがノンアクティブになっているので、ＭＯＳトランジスタ９がオフしている。これにより、選択状態になっている１行目の画素Ｐ３１１，Ｐ３１２の増幅部３とＭＯＳトランジスタ９とが依然としてソースフォロワ動作を行わない。
【０１２３】
なお、上記の実施形態では、電荷が電子であり、ＭＯＳトランジスタがＮ型として説明しているが、電荷がホールであり、ＭＯＳトランジスタがＰ型であってもよい。この場合、電源、パルスの極性を反転した構成とすれば、本発明は上記と同様に成り立つ。また、画素を構成するトランジスタは必ずしもＭＯＳ型でなく、他のタイプのトランジスタであってもよい。
【図面の簡単な説明】
【０１２４】
【図１】本発明の第１実施形態に係る撮像装置２００の構成図。
【図２】本発明の第１実施形態に係る撮像装置２００の動作を示すタイミングチャート。
【図３】本発明の第１実施形態に係る撮像装置を適用した撮像システムの一例。
【図４】本発明の第２実施形態に係る撮像装置３００の構成図。
【図５】本発明の第２実施形態に係る撮像装置３００の動作を示すタイミングチャート。
【図６】本発明の課題を説明するための図。
【図７】本発明の課題を説明するための図。
【図８】本発明の課題を説明するための図。
【図９】本発明の課題を説明するための図。
【符号の説明】
【０１２５】
２  光電変換部
３  増幅部
４  転送部
５  設定部
４４  入力部
５０，２５０，３５０  駆動部
６０  読み出し部
７０，３７０  制御部
９０  撮像システム
１００，２００，３００  撮像装置
ＰＡ，ＰＡ３００  画素配列
【図１】
2009105755.tif 000003
【図２】
2009105755.tif 000004
【図３】
2009105755.tif 000005
【図４】
2009105755.tif 000006
【図５】
2009105755.tif 000007
【図６】
2009105755.tif 000008
【図７】
2009105755.tif 000009
【図８】
2009105755.tif 000010
【図９】
2009105755.tif 000011