(57)【要約】【課題】ノイズの増加を抑制しつつ、安定した発振周波数を得ることができる発振回路を提供すること。【解決手段】振動子１と、振動子１の両端に接続されるコンデンサ２ａ，２ｂと、振動子１と並列に接続された複数のインバータ４１〜４ｎと、複数のインバータ４１〜４ｎに並列に接続された帰還抵抗３とを含む発振部と、その発振部の発振周波数に基づいて、複数のインバータ４１〜４ｎから使用するインバータ数を調整する発振制御回路６とを備えるものである。【選択図】図１
2009105504.tif 000002
【特許請求の範囲】
【請求項１】
発振振動子と、
前記発振振動子の両端に接続されるコンデンサと、
前記発振振動子と並列に接続された複数の発振用インバータと、
前記複数の発振用インバータに並列に接続された帰還抵抗とを含む発振部と、
前記発振部の発振周波数に基づいて、前記複数の発振用インバータから使用する発振用インバータ数を調整する調整部と、
を備えることを特徴とする発振回路。
【請求項２】
前記調整部における前記発振用インバータ数の調整が終了すると、前記調整部の動作を停止する停止部とを備えることを特徴とする請求項１又は請求項２に記載の発振回路。
【請求項３】
発振振動子と、
前記発振振動子の両端に接続されるコンデンサと、
前記発振振動子と並列に接続された複数の発振用インバータと、
前記複数の発振用インバータに並列に接続された帰還抵抗とを含む発振部と、
前記発振部が使用される環境の電源電圧変動及び周囲温度変動と当該電源電圧変動及び当該周囲温度変動に適切な発振用インバータ数とを関連付けて記憶する記憶部と、
ユーザーによって操作されるものであり、前記発振部が使用される環境の前記電源電圧変動及び前記周囲温度変動を指示する指示部と、
前記指示部からの指示と前記記憶部の記憶内容とに基づいて、前記複数の発振用インバータから使用する発振用インバータ数を調整する調整部と、
を備えることを特徴とする発振回路。
【請求項４】
少なくとも前記発振部に含まれる前記発振振動子、前記コンデンサ、前記発振用インバータ、前記帰還抵抗は、同一の半導体チップ内に形成されることを特徴とする請求項１乃至請求項３のいずれか一項に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振振動子と、コンデンサと、複数の発振用インバータと、帰還抵抗とを含む発振部を備える発振回路に関するものである。
【背景技術】
【０００２】
従来、発振回路の一例として特許文献１に示されるものがあった。特許文献１に示される発振回路は、電源電圧に応じてトランジスタの実効的なサイズを変え、発振回路のゲインを調節するものである。
【特許文献１】特開平９−１３０１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、発振回路は、電源電圧の変動に加えて、周囲温度の変動などによっても発振周波数が変動することがある。
【０００４】
そこで、電源電圧の変動、周囲温度の変動を考慮して、固定サイズで駆動能力の大きいトランジスタを用いることも考えられる。しかしながら、このように固定サイズで駆動能力の大きいトランジスタを用いた場合、発振回路が発生するノイズが大きくなるという問題がある。
【０００５】
本発明は、上記問題点に鑑みなされたものであり、ノイズの増加を抑制しつつ、安定した発振周波数を得ることができる発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために請求項１に記載の発振回路は、発振振動子と、発振振動子の両端に接続されるコンデンサと、発振振動子と並列に接続された複数の発振用インバータと、複数の発振用インバータに並列に接続された帰還抵抗とを含む発振部と、発振部の発振周波数に基づいて複数の発振用インバータから使用する発振用インバータ数を調整する調整部とを備えることを特徴とするものである。
【０００７】
このように、発振部の発振周波数に応じて複数の発振用インバータから使用する発振用インバータ数を調整することによって、発振部における電源電圧の変動や周囲温度の変動があったとしても、使用する発振用インバータ数を適切に設定することができる。したがって、安定した発振周波数を得ることができる。
【０００８】
また、上述のようにすることによって、電源電圧の変動、周囲温度の変動を考慮して、固定サイズで駆動能力の大きいトランジスタ（インバータ）を用いる場合に比べて、ノイズの増加を抑制することができる。
【０００９】
また、請求項２に示すように、調整部における発振用インバータ数の調整が終了すると、調整部の動作を停止する停止部とを備えるようにしてもよい。
【００１０】
このようにすることによって、電流の変動を抑えノイズを手減することができる。
【００１１】
また、上記目的を達成するために請求項３に記載の発振回路は、発振振動子と、発振振動子の両端に接続されるコンデンサと、発振振動子と並列に接続された複数の発振用インバータと、複数の発振用インバータに並列に接続された帰還抵抗とを含む発振部と、発振部が使用される環境の電源電圧変動及び周囲温度変動と電源電圧変動及び周囲温度変動に適切な発振用インバータ数とを関連付けて記憶する記憶部と、ユーザーによって操作されるものであり、発振部が使用される環境の電源電圧変動及び周囲温度変動を指示する指示部と、指示部からの指示と記憶部の記憶内容とに基づいて、複数の発振用インバータから使用する発振用インバータ数を調整する調整部とを備えることを特徴とするものである。
【００１２】
通常、発振回路を使用するユーザーは、発振部が使用される環境の電源電圧変動及び周囲温度変動を把握しているものである。
【００１３】
したがって、請求項３のようにすることによって、発振部における電源電圧の変動や周囲温度の変動があったとしても、使用する発振用インバータ数を適切に設定することができる。したがって、安定した発振周波数を得ることができる。
【００１４】
また、上述のようにすることによって、電源電圧の変動、周囲温度の変動を考慮して、固定サイズで駆動能力の大きいトランジスタ（インバータ）を用いる場合に比べて、ノイズの増加を抑制することができる。
【００１５】
また、請求項４に示すように、少なくとも発振部に含まれる発振振動子、コンデンサ、発振用インバータ、帰還抵抗は、同一の半導体チップ内に形成するようにしてもよい。
【００１６】
このようにすることによって、半導体チップ内に形成された発振用インバータ、帰還抵抗に入力ピンなどを介して発振振動子、コンデンサを電気的に接続する場合に比べて、ＥＳＤ耐性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図に基づいて説明する。
【００１８】
図１は、本発明の実施の形態における発振回路の概略構成を示す回路図である。図２は、本発明の実施の形態におけるインバータ部分の概略構成を示す回路図である。
【００１９】
図１に示すように、本実施の形態における発振回路１０は、振動子（発振振動子）１と、振動子１の両端に接続されるコンデンサ２ａ，２ｂと、振動子１と並列に接続された複数のインバータ（発振用インバータ）４１〜４ｎと、複数のインバータ４１〜４ｎに並列に接続された帰還抵抗３とを含む発振部と、基準信号発振部５、発振制御回路６などを備える。このように、発振部は、複数のインバータ（発振用インバータ）４１〜４ｎを一つのインバータとしてとらえると、例えば、一般的な水晶発振回路と同等の発振回路である。なお、図１において、符号７は、信号入力端子であり、符号８は、信号出力端子である。
【００２０】
また、インバータ４１〜４ｎ、帰還抵抗３、基準信号発振部５、発振制御回路６は、半導体チップ（例えば、ワンチップマイコン）内に設けられるものである。そして、振動子１及びコンデンサ２ａ，２ｂは、外付け素子であり、半導体チップの信号入力端子７及び信号出力端子８に入力ピンなどを介して電気的に接続されることによって、インバータ４１〜４ｎ及び帰還抵抗３と並列に接続される。
【００２１】
振動子１は、例えば、セラミック振動子や水晶振動子などの圧電振動子を採用することができる。この振動子１は、両端に接続されたコンデンサ２ａ，２ｂを介してグランドに接続される。
【００２２】
複数のインバータ４１〜４ｎは、それぞれＣＭＯＳインバータによって構成されている。複数のインバータ４１〜４ｎは、全て同一の構成をなすものであるため、図２では代表としてインバータ４１部分を図示している。インバータ４１は、図２に示すように、ＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳとも称する）４１ａとＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳとも称する）４１ｂとからなるＣＭＯＳインバータによって構成される。なお、各インバータ４１〜４ｎは、同一サイズのものを用いてもよいし、サイズの異なるものを用いてもよい。
【００２３】
また、図２に示すように、インバータ４１には、ＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳとも称する）４１ｃとＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳとも称する）４１ｄとインバータ４１１とからなる切換回路が接続されている。この切換回路は、発振制御回路６からの切換信号が入力されるものであり、その切換信号に応じて各インバータ４１〜４ｎから使用するインバータを切り換える回路である。この切換回路におけるＰＭＯＳ４１ｃとＮＭＯＳ４１ｄは、切換信号によって同時にオン又はオフする。
【００２４】
基準信号発振部（調整部、基準信号出力部）５は、例えば、ＣＲ発振回路などからなり、発振回路１０の発振周波数の基準となる基準信号を出力するものである。つまり、発振回路１０が適切な発振周波数を出力しているか否かを判断するための基準信号を出力するものである。
【００２５】
そして、発振制御回路（調整部）６は、発振部が出力する発振周波数と基準信号発振部５が出力する基準信号とを比較して、その比較結果に基づいて、複数のインバータ４１〜４ｎから使用するインバータ数を調整するものである。発振制御回路（調整部）６は、インバータ数を調整する際には複数のインバータ４１〜４ｎに接続される切換回路に対して切換信号を出力する。つまり、発振制御回路６は、発振部が出力する発振周波数に応じて複数のインバータ４１〜４ｎから動作させるインバータ数を調整することによって、発振回路１０におけるインバータの駆動能力（ゲイン）を調整するものである。換言すると、発振制御回路６は、発振部が出力する発振周波数に応じて発振回路１０における実効的なインバータサイズを調整（決定）するものである。
【００２６】
発振制御回路６は、例えば、発振部が出力する発振周波数に応じてインバータ４１を使用しない場合、ハイレベルの切換信号を出力する。このとき、切換回路のＰＭＯＳ４１ｃ及びＮＭＯＳ４１ｄが共にオフとなり、インバータ４１はオフとなる。逆に、インバータ４１を使用する場合、ローレベルの切換信号を出力する。このとき、切換回路のＰＭＯＳ４１ｃ及びＮＭＯＳ４１ｄが共にオンとなり、インバータ４１はオンとなる。
【００２７】
このように、本実施の形態における発振回路１０は、発振部の発振信号を内部信号端子から出力すると共に、発振制御回路６へ出力する。そして、発振制御回路６は、発振信号の発振周波数に応じて、複数のインバータ４１〜４ｎから動作させるインバータ数を調整する。したがって、発振回路１０は、常に最適な発振回路定数を保つことができ、自信（発振回路１０）が発生するノイズを低減することができる。
【００２８】
つまり、発振部における電源電圧の変動や周囲温度の変動があったとしても、使用するインバータ数を適切に設定することができるので、安定した発振周波数を得ることができる。さらに、本実施の形態における発振回路１０は、発振周波数に応じて、複数のインバータ４１〜４ｎから動作させるインバータ数を調整するので、インバータ４１〜４ｎを構成するトランジスタの製造バラツキがあったとしても、安定した発振周波数を得ることができる。また、電源電圧の変動、周囲温度の変動を考慮して、固定サイズで駆動能力の大きいトランジスタ（インバータ）を用いる場合に比べて、ノイズの増加を抑制することができる。
【００２９】
（変形例１）
次に、変形例１について説明する。図３は、本発明の変形例１における発振回路の概略構成を示す回路図である。なお、変形例１において、上述の実施の形態と同一箇所に関しては、同じ符号を付与して説明を省略する。
【００３０】
図３に示すように、変形例１における発振回路１０ａは、少なくとも発振部に含まれる振動子１と、振動子１の両端に接続されるコンデンサ２ａ，２ｂと、振動子１と並列に接続された複数のインバータ（発振用インバータ）４１〜４ｎと、複数のインバータ４１〜４ｎに並列に接続された帰還抵抗３とが同一の半導体チップ内に形成される。なお、基準信号発振部５、発振制御回路６なども同一の半導体チップ内に形成してもよい。
【００３１】
このようにすることによって、半導体チップ内に形成された複数のインバータ（発振用インバータ）４１〜４ｎ、帰還抵抗３に入力ピンなどを介して振動子１、コンデンサ２ａ，２ｂを電気的に接続する場合に比べて、ＥＳＤ耐性を向上させることができる。
【００３２】
一般的に発振回路は、半導体チップ内であって、発振部と信号入力端子、信号出力端子との間にノイズ低減用の保護ダイオードを設けるものである。しかしながら、この保護ダイオードは、半導体チップ内へのノイズは低減できるものの、半導体チップ外に設けられる振動子などへのノイズは低減できなかった。
【００３３】
そこで、変形例１に示すように、振動子１なども半導体チップ内に設けることによって、振動子１などへのノイズも低減できることとなり、発振回路１０ａのＥＳＤ耐性を向上させることができる。
【００３４】
（変形例２）
次に、変形例２について説明する。図４は、本発明の変形例２における発振回路の概略構成を示す回路図である。なお、変形例２において、上述の実施の形態と同一箇所に関しては、同じ符号を付与して説明を省略する。
【００３５】
変形例２における発振回路１０ｂは、インバータ固定回路１１（停止部）を備えるものである。このインバータ固定回路１１は、発振制御回路（調整部）６ａにおけるインバータ数の調整が終了すると、発振制御回路６ａ及び基準信号発振部５の動作を停止するものである。発振制御回路６ａは、発振部が出力する発振周波数と基準信号発振部５が出力する基準信号とを比較して、その比較結果に基づいて複数のインバータ４１〜４ｎから使用するインバータ数を調整し終わると、インバータ固定回路１１に対して調整の終了を示す信号を出力する。換言すると、インバータ固定回路１１は、発振部が出力する発振周波数と基準信号発振部５が出力する基準信号とが略一致した場合に、発振制御回路６ａ及び基準信号発振部５の動作を停止するものである。
【００３６】
発振回路１０ｂは、外部変動（電源電圧、周囲温度変動）の少ないシステムに適用した場合、インバータを構成するトランジスタの製造バラツキによって発振周波数が変動することが考えられる。しかしながら、製造バラツキによって発振周波数が変動する場合、一旦インバータ数を調整すると、それ以降は発振周波数が変動することは少ない。
【００３７】
したがって、変形例２に示すようにすることによって、必要以上に発振制御回路６ａ及び基準信号発振部５を動作させることを抑制することができる。また、電流の変動を抑えノイズを手減することもできる。
【００３８】
なお、変形例２においても、変形例１と同様に、少なくとも発振部に含まれる振動子１と、振動子１の両端に接続されるコンデンサ２ａ，２ｂと、振動子１と並列に接続された複数のインバータ（発振用インバータ）４１〜４ｎと、複数のインバータ４１〜４ｎに並列に接続された帰還抵抗３とを同一の半導体チップ内に形成するようにしてもよい。また、基準信号発振部５、発振制御回路６ａ、インバータ固定回路１１も同一の半導体チップ内に形成してもよい。
【００３９】
（変形例３）
次に、変形例３について説明する。図５は、本発明の変形例３における発振回路の概略構成を示す回路図である。なお、変形例３において、上述の実施の形態と同一箇所に関しては、同じ符号を付与して説明を省略する。
【００４０】
一般的に、ユーザーは、発振回路を適用するシステムの電源電圧の変動や周囲温度の変動などを把握しているものである。
【００４１】
そこで、変形例３における発振回路１０ｃは、上述の実施の形態における基準信号発振部５を設けずに、発振部が使用される環境の電源電圧変動及び周囲温度変動と電源電圧変動及び周囲温度変動に適切なインバータ数とを関連付けて記憶する記憶部１２を備えるものである。つまり、記憶部１２には、電源電圧変動及び周囲温度変動と電源電圧変動及び周囲温度変動に適切なインバータ数とが関連付けられたマップが記憶されている。また、ユーザーによって操作されるものであり、発振部が使用される環境の電源電圧変動及び周囲温度変動を指示する指示部１３を備えるものである。
【００４２】
そして、発振制御回路（調整部）６ｂは、指示部１３からの指示と記憶部１２の記憶内容とに基づいて、複数のインバータ（発振用インバータ）４１〜４ｎから使用するインバータ数を調整するものである。
【００４３】
このようにすることによって、発振部における電源電圧の変動や周囲温度の変動があったとしても、使用するインバータ数を適切に設定することができる。したがって、安定した発振周波数を得ることができる。また、このようにすることによって、電源電圧の変動、周囲温度の変動を考慮して、固定サイズで駆動能力の大きいトランジスタ（インバータ）を用いる場合に比べて、ノイズの増加を抑制することができる。
【００４４】
なお、変形例３においても、変形例１と同様に、少なくとも発振部に含まれる振動子１と、振動子１の両端に接続されるコンデンサ２ａ，２ｂと、振動子１と並列に接続された複数のインバータ（発振用インバータ）４１〜４ｎと、複数のインバータ４１〜４ｎに並列に接続された帰還抵抗３とを同一の半導体チップ内に形成するようにしてもよい。また、発振制御回路６ａ、記憶部１２も同一の半導体チップ内に形成してもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態における発振回路の概略構成を示す回路図である。
【図２】本発明の実施の形態におけるインバータ部分の概略構成を示す回路図である。
【図３】本発明の変形例１における発振回路の概略構成を示す回路図である。
【図４】本発明の変形例２における発振回路の概略構成を示す回路図である。
【図５】本発明の変形例３における発振回路の概略構成を示す回路図である。
【符号の説明】
【００４６】
１０，１０ａ，１０ｂ，１０ｃ  発振回路、１  振動子（発振振動子）、２ａ，２ｂ  コンデンサ、３  帰還抵抗、４１〜４ｎ  インバータ、４１ａ，４１ｃ  ＰチャネルＭＯＳトランジスタ（ＰＭＯＳ）、４１ｂ，４１ｄ  ＮチャネルＭＯＳトランジスタ（ＮＭＯＳ）、４１１  切換用インバータ、５  基準信号発振部、６  発振制御回路、７  信号入力端子、８  信号出力端子、１１  バッファ固定回路、１２  記憶部、１３  指示部
【図１】
2009105504.tif 000003
【図２】
2009105504.tif 000004
【図３】
2009105504.tif 000005
【図４】
2009105504.tif 000006
【図５】
2009105504.tif 000007