(57)【要約】【課題】コンタクトホールの形成工程を簡略化した強誘電体メモリ装置の製造方法を提供すること。【解決手段】半導体基板上に強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３を被覆する水素バリア膜１２を形成する工程と、水素バリア膜１２を被覆する層間絶縁膜１３を形成する工程と、Ｃ４Ｆ８ガスとＯ２ガスとを含む混合ガスを用いたエッチングにより層間絶縁膜１３を貫通する貫通孔２２を形成する工程と、混合ガスを用いたエッチングにより水素バリア膜１２を貫通する貫通孔２１を貫通孔２２と連続して形成する工程とを備え、貫通孔２２の形成工程におけるＣ４Ｆ８ガスの流量及びＯ２ガスの流量の和に対するＣ４Ｆ８ガスの流量の割合が、貫通孔２１の形成工程よりも小さい。【選択図】図２
2009065088.tif 000002
【特許請求の範囲】
【請求項１】
基板上に強誘電体キャパシタを形成する工程と、
該強誘電体キャパシタを被覆する水素バリア膜を形成する工程と、
該水素バリア膜を被覆する絶縁膜を形成する工程と、
フルオロカーボンガス及び酸素ガスを含む混合ガスを用いたエッチングにより前記絶縁膜を貫通する第１貫通孔を形成する工程と、
前記混合ガスを用いたエッチングにより前記水素バリア膜を貫通する第２貫通孔を前記第１貫通孔と連続して形成する工程とを備え、
前記第１貫通孔の形成工程における前記フルオロカーボンガスの流量及び前記酸素ガスの流量の和に対する前記フルオロカーボンガスの流量の割合が、前記第２貫通孔の形成工程における前記フルオロカーボンガスの流量の割合よりも小さいことを特徴とする強誘電体メモリ装置の製造方法。
【請求項２】
前記第１貫通孔の形成工程における前記フルオロカーボンガスの流量と前記酸素ガスとの流量との和が、前記第２貫通孔の形成工程における前記フルオロカーボンガスの流量と前記酸素ガスとの流量との和よりも多いことを特徴とする請求項１に記載の強誘電体メモリ装置の製造方法。
【請求項３】
前記第１貫通孔の形成工程における高周波バイアスパワーが、前記第２貫通孔の形成工程における高周波バイアスパワーよりも大きいことを特徴とする請求項１または２に記載の強誘電体メモリ装置の製造方法。
【請求項４】
前記フルオロカーボンガスが、パーフルオロカーボンガスであることを特徴とする請求項１から３のいずれか１項に記載の強誘電体メモリ装置の製造方法。
【請求項５】
前記第１貫通孔の形成工程と前記第２貫通孔の形成工程とを、同一チャンバ内で連続して行うことを特徴とする請求項１から４のいずれか１項に記載の強誘電体メモリ装置の製造方法。
【請求項６】
前記混合ガスが、一酸化炭素ガスを含むことを特徴とする請求項１から５のいずれか１項に記載の強誘電体メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できる。そのため、ＤＲＡＭ並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
ここで、強誘電体材料としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）などのペロブスカイト型酸化物やタンタル酸ビスマスストロンチウム（ＳｒＢｉ２ＴａＯ９：ＳＢＴ）などのビスマス層状化合物などが挙げられる。
【０００３】
強誘電体メモリ装置を構成する強誘電体キャパシタの周辺には、外界から侵入する水素などの還元種を阻止する水素バリア膜が設けられている。これにより、強誘電体材料において酸素欠損が生じ、強誘電体キャパシタの電気特性が劣化することを防止している。
また、強誘電体キャパシタは、水素バリア膜を被覆する層間絶縁膜上に形成された配線と、水素バリア膜及び層間絶縁膜を貫通するコンタクトホールに形成されたプラグを介して導通している（例えば、特許文献１参照）。
コンタクトホールは、ドライエッチング法を用いて形成されている。ここでは、層間絶縁膜にコンタクトホールを形成する工程と水素バリア膜にコンタクトホールを形成する工程とで、エッチング時に用いるガスを変更している。
【特許文献１】特開２００６−１０８２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の強誘電体メモリ装置の製造方法においても、以下の課題が残されている。すなわち、層間絶縁膜と水素バリア膜とでエッチング時に用いるガスを変更しているため、製造工程が複雑化するという問題がある。
【０００５】
本発明は、上記従来の問題に鑑みてなされたもので、コンタクトホールの形成工程を簡略化した強誘電体メモリ装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる強誘電体メモリ装置の製造方法は、基板上に強誘電体キャパシタを形成する工程と、該強誘電体キャパシタを被覆する水素バリア膜を形成する工程と、該水素バリア膜を被覆する絶縁膜を形成する工程と、フルオロカーボンガス及び酸素ガスを含む混合ガスを用いたエッチングにより前記絶縁膜を貫通する第１貫通孔を形成する工程と、前記混合ガスを用いたエッチングにより前記水素バリア膜を貫通する第２貫通孔を前記第１貫通孔と連続して形成する工程とを備え、前記第１貫通孔の形成工程における前記フルオロカーボンガスの流量及び前記酸素ガスの流量の和に対する前記フルオロカーボンガスの流量の割合が、前記第２貫通孔の形成工程における前記フルオロカーボンガスの流量の割合よりも小さいことを特徴とする。
【０００７】
この発明では、ガスの流量を変更するだけで絶縁膜と水素バリア膜とを選択的にエッチングできるため、製造工程の簡略化が図れる。
すなわち、エッチング時において酸素ガスに対するフルオロカーボンガスの流量の割合を小さくすると、絶縁膜のエッチングレートに対する水素バリア膜のエッチングレートが低くなる。このため、第１貫通孔の形成時に酸素ガスに対するフルオロカーボンガスの流量の割合を小さくすることで、第１貫通孔を形成するときに絶縁膜を貫通して水素バリア膜がエッチングされることを抑制できる。また、第２貫通孔の形成時に酸素ガスに対するフルオロカーボンガスの流量の割合を大きくすることで、水素バリア膜のエッチングレートが高くなって第２貫通孔の形成時間を短縮できる。このように、混合ガス中のフルオロカーボンガス及び酸素ガスそれぞれの流量を変更するだけで選択的なエッチングを行うことができるため、第１及び第２貫通孔それぞれの形成工程が簡略化する。
また、絶縁膜と水素バリア膜とを選択的にエッチングできるため、絶縁膜の膜厚にバラツキが生じていても、第１貫通孔の形成時に水素バリア膜がエッチングされることを防止できる。これにより、第２貫通孔の形成時に強誘電体キャパシタがエッチングされることを抑制し、強誘電体キャパシタの電気特性が劣化することを防止する。
【０００８】
また、本発明における強誘電体メモリ装置の製造方法は、前記第１貫通孔の形成工程における前記フルオロカーボンガスの流量と前記酸素ガスとの流量との和が、前記第２貫通孔の形成工程における前記フルオロカーボンガスの流量と前記酸素ガスとの流量との和よりも多いことが好ましい。
この発明では、第１貫通孔の形成時におけるフルオロカーボンガスの流量と酸素ガスの流量との和を第２貫通孔の形成時よりも多くすることで、第１貫通孔の形成工程において絶縁膜を貫通して水素バリア膜がエッチングされることをより確実に抑制できる。
【０００９】
また、本発明における強誘電体メモリ装置の製造方法は、前記第１貫通孔の形成工程における高周波バイアスパワーが、前記第２貫通孔の形成工程における高周波バイアスパワーよりも大きいことが好ましい。
この発明では、第１貫通孔の形成時における高周波バイアスパワーを第２貫通孔の形成時よりも大きくすることで、第１貫通孔の形成工程において水素バリア膜がさらにエッチングされにくくなる。
【００１０】
また、本発明における強誘電体メモリ装置の製造方法は、前記フルオロカーボンガスが、パーフルオロカーボンガスであることが好ましい。
この発明では、強誘電体材料に対する還元種となる水素を構成元素として含まないパーフルオロカーボンガスを用いることで、強誘電体材料において酸素欠損が発生することを防止できる。
【００１１】
また、本発明における強誘電体メモリ装置の製造方法は、前記第１貫通孔の形成工程と前記第２貫通孔の形成工程とを、同一チャンバ内で連続して行うことが好ましい。
この発明では、流量比の異なる混合ガスを用いるため、同一チャンバ内で連続して第１及び第２貫通孔を形成できる。これにより、強誘電体メモリ装置の製造工程の短縮化が図れる。
【００１２】
また、本発明における強誘電体メモリ装置の製造方法は、前記混合ガスが、一酸化炭素ガスを含むことが好ましい。
この発明では、第１及び第２貫通孔それぞれの形成時に、マスクとして用いるレジスト層がエッチングされにくくなる。これにより、第１及び第２貫通孔の加工精度が維持できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明における強誘電体メモリ装置の製造方法の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。ここで、図１は強誘電体メモリ装置の製造方法により製造される強誘電体メモリ装置を模式的に示す拡大断面図、図２は強誘電体メモリ装置の製造方法を示す工程図である。
【００１４】
〔強誘電体メモリ装置〕
まず、本実施形態における強誘電体メモリ装置の製造方法により製造される強誘電体メモリ装置を、図１を参照しながら説明する。
強誘電体メモリ装置１は、１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）型のメモリセル構造を有するスタック型であって、図１に示すように、半導体基板（基板）２と、半導体基板２上に形成された強誘電体キャパシタ３及びトランジスタ４とを備えている。
【００１５】
半導体基板２は、例えばＳｉ（シリコン）によって構成されており、上面に順に第１層間絶縁膜１１、水素バリア膜１２及び第２層間絶縁膜（絶縁膜）１３が積層されている。
第１層間絶縁膜１１は、例えばＳｉＯ２（酸化ケイ素）で構成されており、半導体基板２上に形成されたトランジスタ４を被覆している。また、第１層間絶縁膜１１の後述するドレイン領域４２上には、貫通孔１５が形成されており、プラグ１６が充填されている。
プラグ１６は、貫通孔１５内に充填された導電材料で構成されており、例えばＷ（タングステン）やＭｏ（モリブデン）、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｎｉ（ニッケル）などで形成されている。
【００１６】
水素バリア膜１２は、例えばＡｌＯｘ（アルミナ）で形成されている。そして、水素バリア膜１２は、第１層間絶縁膜１１上に形成された強誘電体キャパシタ３の上面及び側面を被覆している。また、水素バリア膜１２には、貫通孔（第２貫通孔）２１が形成されている。
第２層間絶縁膜１３は、図１に示すように、第１層間絶縁膜１１と同様に、例えばＳｉＯ２で形成されている。そして、第２層間絶縁膜１３は、水素バリア膜１２を被覆している。また、第２層間絶縁膜１３には、貫通孔（第１貫通孔）２２が形成されている。貫通孔２２は、貫通孔２１と連続して形成されている。
なお、第２層間絶縁膜１３の上面と、貫通孔２１、２２それぞれの内壁面と、強誘電体キャパシタ３の上面において貫通孔２１、２２により露出している領域とには、プラグ２３との密着性を向上させるための密着層（図示略）が形成されている。密着層は、例えばＴｉＮやＴｉＡｌＮ、これらの積層膜などのように水素バリア性を有する材料により形成されている。
【００１７】
プラグ２３は、例えばＷやＭｏ、Ｔａ、Ｔｉ、Ｎｉなどで形成されている。
また、第２層間絶縁膜１３上には、プラグ２３と導通する配線２４が形成されている。配線２４は、プラグ２３と一体的に形成されている。なお、配線２４の表面には、反射防止膜（図示略）が形成されている。
【００１８】
強誘電体キャパシタ３は、第１層間絶縁膜１１及びプラグ１６上に形成されており、下層から順に、導電膜３１、酸素バリア膜３２、下部電極３３、強誘電体膜３４及び上部電極３５を積層した構成となっている。
導電膜３１は、例えばＴｉＮなどの導電材料で構成されており、プラグ１６と強誘電体キャパシタ３との導通を図っている。
酸素バリア膜３２は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮなどの酸素バリア性を有する材料で形成されている。
【００１９】
下部電極３３は、例えばＩｒ（イリジウム）、Ｐｔ（白金）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）のうちから少なくとも１つまたはこれらの合金あるいはこれらの酸化物からなる。ここで、下部電極３３は、ＩｒまたはＰｔからなることが好ましく、Ｉｒからなることがより好ましい。なお、下部電極３３は、単層膜であっても、積層した多層膜であってもよい。
【００２０】
そして、下部電極３３が結晶質である場合には、図１に示すように、下部電極３３の結晶配向と酸素バリア膜３２の結晶配向が互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。このとき、下部電極３３の結晶配向と強誘電体膜３４の結晶配向とも、互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、酸素バリア膜３２が立法晶系に属してその結晶配向が（１１１）配向である場合、または酸素バリア膜３２が六方方晶系に属してその結晶配向が（００１）配向である場合、下部電極３３の結晶配向が（１１１）配向であることが好ましい。この構成によれば、下部電極３３上に強誘電体膜３４を形成する場合において、強誘電体膜３４の結晶配向を（１１１）配向とすることが容易になる。
【００２１】
強誘電体膜３４は、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で形成されている。ここで、上記一般式中のＡは、Ｐｂからなり、Ｐｂの一部をＬａに置換してもよい。また、Ｂは、Ｚｒ（ジルコニウム）及びＴｉのうちの少なくとも一方からなる。そして、Ｘは、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ、Ｃｒ（クロム）、Ｍｏ、Ｗ、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）及びＭｇ（マグネシウム）のうちの少なくとも１つからなる。このとき、強誘電体膜３４を構成する強誘電体材料としては、例えばＰＺＴやＳＢＴ、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（チタン酸ビスマスランタン：ＢＬＴ）などの公知の材料を用いることができ、なかでもＰＺＴであることが好ましい。
【００２２】
ここで、強誘電体材料としてＰＺＴを用いるときには、強誘電体キャパシタ３の信頼性の観点から下部電極３３としてＩｒを用いることが好ましい。
また、強誘電体材料としてＰＺＴを用いる場合には、より大きな自発分極量を獲得するため、上述したようにＰＺＴにおけるＴｉの含有量をＺｒの含有量より多くすることが好ましい。さらに、強誘電体膜３４がＰＺＴで構成され、ＰＺＴにおけるＴｉの含有量がＺｒの含有量よりも多い場合には、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であることが好ましい。
【００２３】
上部電極３５は、上述した下部電極３３と同様の材料やＡｌ、Ａｇ（銀）、Ｎｉなどからなる。なお、上部電極３５は、単層膜であっても、積層した多層膜であってもよい。ここで、上部電極３５は、ＰｔまたはＩｒＯｘとＩｒとの多層膜からなることが好ましい。
【００２４】
トランジスタ４は、図１に示すように、半導体基板２の表層に形成されたソース領域４１、ドレイン領域４２及びチャネル領域（図示略）と、チャネル領域上に形成されたゲート絶縁膜４３と、ゲート絶縁膜４３上に形成されたゲート電極４４とを備えている。そして、トランジスタ４は、ドレイン領域４２上に形成されたプラグ１６と導通している。
また、トランジスタ４は、半導体基板２に間隔をおいて複数形成されており、隣接する他のトランジスタ４との間に設けられた素子分離領域４５によって互いの絶縁が図られている。
【００２５】
〔強誘電体メモリ装置の製造方法〕
次に、上述した強誘電体メモリ装置１の製造方法について、図２を参照しながら説明する。
最初に、半導体基板２にトランジスタ４を形成すると共にトランジスタ４を被覆する第１層間絶縁膜１１を形成する。そして、第１層間絶縁膜１１を貫通する貫通孔１５を形成し、プラグ１６でこの貫通孔１５を充填する。
次に、第１層間絶縁膜１１上に強誘電体キャパシタ３を形成する（図２（ａ））。ここでは、第１層間絶縁膜１１上に導電膜３１の構成材料からなる膜と、酸素バリア膜３２の構成材料からなる膜と、下部電極３３の構成材料からなる膜と、強誘電体膜３４の構成材料からなる膜と、上部電極３５の構成材料からなる膜とを積層して形成する。そして、これらをフォトリソグラフィ技術などによりパターニングする。これにより、強誘電体キャパシタ３を形成する。このとき、酸素バリア膜３２がプラグ１６と導通する。
【００２６】
続いて、強誘電体キャパシタ３を被覆する水素バリア膜１２を形成する（図２（ｂ））。ここでは、第１層間絶縁膜１１及び強誘電体キャパシタ３を被覆するように、ＣＶＤ法によりＡｌＯｘ膜を形成する。
なお、ＣＶＤ法以外に、スパッタ法によってＡｌＯｘ膜を形成してもよい。
また、強誘電体キャパシタ３中の強誘電体膜３４は、その成膜条件などによっては酸素欠損を起こしている場合がある。したがって、水素バリア膜１２を形成した後、必要に応じて酸素雰囲気で加熱処理を行い、水素バリア膜１２を介して強誘電体膜３４に酸素を供給して酸素欠損を補填してもよい。ここで、加熱処理の温度としては、例えば５５０℃〜７５０℃であり、６００℃〜７５０℃であることが好ましい。
【００２７】
そして、水素バリア膜１２を被覆する第２層間絶縁膜１３を形成する（図２（ｃ））。ここでは、強誘電体キャパシタ３に対するダメージが十分に小さい成膜法である、ＴＥＯＳ（テトラエトキシシラン）を原料としたプラズマＣＶＤ法（プラズマＴＥＯＳ法）によりＳｉＯ２膜を形成する。この後、ＣＭＰ処理によりＳｉＯ２膜の上面を平坦化する。なお、プラズマＴＥＯＳ法以外に、スパッタ法によってＳｉＯ２膜を形成してもよい。
【００２８】
続いて、第２層間絶縁膜１３に貫通孔２２を形成し（図２（ｄ））、水素バリア膜１２に貫通孔２１を形成する（図２（ｅ））。ここでは、第２層間絶縁膜１３の上面に形成されて貫通孔２１、２２の形成領域に開口を有するレジスト層（図示略）をマスクとし、ドライエッチング法により貫通孔２１、２２を形成する。なお、エッチング装置としては、例えばAlliance4520XL（ラムリサーチ社製）を用いている。
ここで、ドライエッチング時におけるガスの流量及び高周波バイアスパワーそれぞれを変更したときの第２層間絶縁膜１３を構成するＳｉＯ２膜のエッチングレート及び水素バリア膜１２を構成するＡｌＯｘ膜のエッチングレートそれぞれを、表１に示す。
【００２９】
【表１】
2009065088.tif 000003
【００３０】
表１に示すように、エッチング時にチャンバ内に導入される混合ガスは、パーフルオロカーボンガスであるＣ４Ｆ８ガスと、Ｏ２ガスと、ＣＯガスと、Ａｒガスと、Ｎ２ガスとの混合ガスとなっている。
そして、表１の条件２、３に示すように、Ｃ４Ｆ８ガス及びＯ２ガスに対するＣ４Ｆ８ガスの割合を小さくすると、第２層間絶縁膜１３を構成するＳｉＯ２膜のエッチングレートが水素バリア膜１２を構成するＡｌＯｘ膜のエッチングレートに対して高くなる。
また、条件１、４に示すように、Ｃ４Ｆ８ガス及びＯ２ガスの流量を多くすると、ＳｉＯ２膜のエッチングレートがＡｌＯｘ膜のエッチングレートに対して高くなる。
さらに、条件３、４に示すように、高周波バイアスパワーを大きくすると、ＳｉＯ２膜のエッチングレートがＡｌＯｘ膜のエッチングレートに対して高くなる。
そこで、本実施形態では、貫通孔２２、２１の形成時におけるドライエッチング条件を、それぞれ条件１、２としている。
【００３１】
そして、条件１に示す条件で第２層間絶縁膜１３をエッチングして貫通孔２２を形成すると、第２層間絶縁膜１３の水素バリア膜１２に対するエッチングレートの比率が高いため、貫通孔２２の形成時に水素バリア膜１２が過剰にエッチングされない。これにより、貫通孔２２の形成時において、水素バリア膜１２がエッチストップ層として機能する。
また、条件２に示す条件で水素バリア膜１２をエッチングして貫通孔２１を形成すると、水素バリア膜１２の第２層間絶縁膜１３に対するエッチングレートの比率が高くなるため、短時間で貫通孔２１が形成される。このとき、同一の半導体基板２において第２層間絶縁膜１３の膜厚に面内バラツキが生じていても、貫通孔２２の形成時に水素バリア膜１２が過剰にエッチングされないため、貫通孔２２の形成後における水素バリア膜１２の膜厚のバラツキを小さくなる。これにより、貫通孔２１の形成時に強誘電体キャパシタ３の上部電極３５がエッチングされることを抑制する。
なお、貫通孔２２を形成する工程と貫通孔２１を形成する工程とは、同一のチャンバ内で混合ガスの流量を変更することによって行われている。
【００３２】
以上のように、貫通孔２２、２１を形成することにより、強誘電体キャパシタ３の上面の一部が露出する。
その後、貫通孔２２を充填するプラグ２３と配線２４とを一体的に形成する。以上のようにして、図１に示すような強誘電体メモリ装置１を製造する。
【００３３】
以上のように、本実施形態における強誘電体メモリ装置１の製造方法によれば、Ｃ４Ｆ８ガス及びＯ２ガスの流量を変更するだけで貫通孔２２の形成時において第２層間絶縁膜１３を選択的にエッチングして水素バリア膜１２がエッチングされることを抑制できる。これにより、貫通孔２２、２１の形成工程の簡略化が図れる。
ここで、フルオロカーボンガスとして還元種となる水素を構成元素として含まないＣ４Ｆ８ガスを用いることで、貫通孔２１の形成時に強誘電体膜３４に酸素欠損が発生することを防止できる。
【００３４】
また、貫通孔２２の形成時におけるＣ４Ｆ８ガスの流量とＯ２ガスの流量を貫通孔２１の形成時よりも多くすると共に、貫通孔２２の形成時における高周波バイアスパワーを貫通孔２１の形成時よりも大きくすることで、貫通孔２２の形成時に水素バリア膜１２がエッチングされることをより確実に防止できる。
そして、混合ガスがＣＯガスを含有しているため、貫通孔２２、２１の形成時におけるレジスト層のエッチング選択性を高めることができる。
【００３５】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、強誘電体キャパシタは、スタック型構造に限らず、例えばプレーナ型など、他の構造であってもよい。
また、フルオロカーボンガスは、パーフルオロカーボンガスであるＣ４Ｆ８ガスに限らず、例えばＣ４Ｆ６ガスやＣ５Ｆ８ガスなど他のパーフルオロカーボンガスであってもよく、例えばＣＨＦ３ガスのように構成元素として水素を含む他のフルオロカーボンガスであってもよい。
【００３６】
そして、第２層間絶縁膜に貫通孔を形成する工程におけるフルオロカーボンガスの流量と酸素ガスの流量との和に対するフルオロカーボンガスの流量は、水素バリア膜に貫通孔を形成する工程におけるフルオロカーボンガスの流量と酸素ガスの流量との和に対するフルオロカーボンガスの流量の割合よりも小さければ、他の割合であってもよい。
さらに、第２層間絶縁膜に貫通孔を形成する工程におけるフルオロカーボンガスの流量と酸素ガスの流量との和は、水素バリア膜に貫通孔を形成する工程におけるフルオロカーボンガスの流量と酸素ガスの流量との和以下であってもよい。
また、第２層間絶縁膜に貫通孔を形成する工程における高周波バイアスパワーは、水素バリア膜に貫通孔を形成する工程における高周波バイアスパワー以下であってもよい。
そして、混合ガスの構成は、少なくともフルオロカーボンガス及び酸素ガスを含有していればよく、レジスト層に対する十分なエッチング選択性が得られれば一酸化炭素ガスを含まない構成とするなど、他の構成としてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の製造方法で製造される強誘電体メモリ装置の概略断面図である。
【図２】本発明の強誘電体メモリ装置の製造方法を示す工程図である。
【符号の説明】
【００３８】
１  強誘電体メモリ装置、２  半導体基板（基板）、３  強誘電体キャパシタ、１２  水素バリア膜、１３  第２層間絶縁膜（絶縁膜）、２１  貫通孔（第２貫通孔）、２２  貫通孔（第１貫通孔）
【図１】
2009065088.tif 000004
【図２】
2009065088.tif 000005