(57)【要約】【課題】この発明の目的の１つは、べき乗演算を行うことができるアナログ演算回路を提供することである。【解決手段】アナログ演算回路に、ＲＣ回路部１０、２０と、コンパレータ１６と、スイッチＳ３、コンデンサＣ２および端子２４からなるサンプルホールド回路と、を備える。コンパレータ１６は、ＲＣ回路部１０の電圧ｅ１（ｔ）がしきい値電圧ＶＴと一致したら、スイッチＳ３をオフにする。【選択図】図１
2009187497.tif 000002
【特許請求の範囲】
【請求項１】
入力値を取得する入力端子と、
第１の時定数τ１をべき指数に含み、自然対数の底ｅを底とし、かつ、前記入力端子が取得した入力値を初期値または収束値とする第１の指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
第２の時定数τ２をべき指数に含み、かつ、自然対数の底ｅを底とする第２の指数関数に従って、出力値を時間の経過に応じて変化させることができる第２回路部と、
前記第１回路部の出力値を所定の判定値と比較する比較回路部と、
前記第１回路部の出力値が前記判定値と一致したら前記第２回路部の出力値を保持する保持回路部と、
を備えることを特徴とするアナログ演算回路。
【請求項２】
入力値を取得する入力端子と、
第１の時定数τ１をべき指数に含み、自然対数の底ｅを底とする第１の指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
第２の時定数τ２をべき指数に含み、かつ、自然対数の底ｅを底とする第２の指数関数に従って、出力値を時間の経過に応じて変化させることができる第２回路部と、
前記入力端子が取得した前記入力値と、前記第１回路部の出力値とを比較する比較回路部と、
前記第１回路部の出力値が前記入力値と一致したら前記第２回路部の出力値を保持する保持回路部と、
を備えることを特徴とするアナログ演算回路。
【請求項３】
前記第１回路部と前記第２回路部は、それぞれ、抵抗素子とキャパシタンス素子が接続されたＲＣ回路、抵抗素子とインダクタンス素子が接続されたＲＬ回路、スイッチトキャパシタとキャパシタンス素子が接続された回路、およびスイッチトキャパシタとインダクタンス素子が接続された回路からなる群の中から選択された１つの回路であることを特徴とする請求項１または２に記載のアナログ演算回路。
【請求項４】
前記第１、２回路部がそれぞれ備える前記抵抗回路部のうち、少なくとも一方は、可変抵抗器であることを特徴とする請求項３に記載のアナログ演算回路。
【請求項５】
前記第１回路部が備える前記インダクタンス素子または前記キャパシタンス素子と、前記第２回路部が備える前記インダクタンス素子または前記キャパシタンス素子とのうち、少なくとも一つの素子は、可変コンデンサまたは可変インダクタであることを特徴とする請求項３または４に記載のアナログ演算回路。
【請求項６】
前記第１回路部の前記第１の指数関数に従う出力変化の開始と、前記第２回路部の前記第２の指数関数に従う出力変化の開始とを一括に行うことができる開始手段を備えることを特徴とする請求項１乃至５のいずれか１項に記載のアナログ演算回路。
【請求項７】
入力値を取得する入力端子と、
時定数τをべき指数に含み、かつ、自然対数の底ｅを底とする指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
時間を変数とする所定の一次関数に従って出力値を変化させることができる第２回路部と、
前記入力端子が取得した前記入力値と、前記第１回路部の出力値とを比較する比較回路部と、
前記第１回路部の出力値と前記入力値とが一致したら前記第２回路部の出力値を保持する保持回路部と、
を備えることを特徴とするアナログ演算回路。
【請求項８】
入力値を取得する入力端子と、
時定数τをべき指数に含み、かつ、自然対数の底ｅを底とする指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
時間を変数とする所定の一次関数に従って出力値を変化させることができる第２回路部と、
前記入力端子が取得した前記入力値と、前記第２回路部の出力とを比較する比較回路部と、
前記第２回路部の出力と前記入力値が一致したら前記第１回路部の出力値を保持する保持回路部と、
を備えることを特徴とするアナログ演算回路。
【請求項９】
前記第１回路部は、抵抗素子とキャパシタンス素子が接続されたＲＣ回路、抵抗素子とインダクタンス素子が接続されたＲＬ回路、スイッチトキャパシタとキャパシタンス素子が接続された回路、およびスイッチトキャパシタとインダクタンス素子が接続された回路からなる群の中から選択された１つの回路であることを特徴とする請求項７または８に記載のアナログ演算回路。
【請求項１０】
前記入力端子の前段に配置され、前記入力値を増幅して該入力端子に与えることができ、かつ、１倍と、１倍より大きく設定された所定倍とに、増幅度を選択的に切り換えることができる増幅器と、
前記入力値を１倍して前記入力端子に入力した場合に前記保持回路部によって保持される第１の出力値と、該入力値を前記所定倍して前記入力端子に入力した場合に前記保持回路部によって保持される第２の出力値との差分である、差分電圧を、前記保持回路部の出力値から減算することができる減算回路と、
前記増幅器に入力される前記入力値を、所定の比較値と比較する比較回路と、
前記比較回路の比較の結果に基づいて、前記増幅器が１倍の増幅度に設定されて前記減算回路が前記差分電圧の減算を行わない第１の状態と、該増幅器が前記所定倍の増幅度に設定されて該演算回路が前記差分電圧の減算を行う第２の状態と、を切り換える制御回路と、
を備えることを特徴とする請求項７に記載のアナログ演算回路。
【請求項１１】
前記第１回路部の前記第１の指数関数に従う出力変化の開始と、前記第２回路部の前記一次関数に従う出力変化の開始とを一括に行うことができる開始手段を備えることを特徴とする請求項７乃至１０のいずれか１項に記載のアナログ演算回路。
【請求項１２】
請求項１に記載のアナログ演算回路と、
磁界を発生する磁界発生器と、
前記磁界発生器が発生した磁界を受けて、該磁界の大きさに応じた出力を発する磁界センサと、
前記請求項１に記載のアナログ演算回路の入力端子に、前記磁界センサの出力に応じた入力値を与える入力回路と、
を備えることを特徴とする距離測定装置。
【請求項１３】
前記磁界発生器の動作を制御する制御部と、
前記入力回路が前記入力端子に前記入力値を与える期間に、信号を発する信号発生回路と、
を備え、
前記制御部は、前記信号発生回路の信号に応じて、前記磁界発生器に、前記磁界センサに前記出力を発生させるための磁界を発生させることを特徴とする請求項１２に記載の距離測定装置。
【請求項１４】
前記入力回路は、前記入力値を第１の増幅度Ａ１で増幅することができる第１増幅器を含み、
前記第１の増幅度Ａ１との間でＡ２＝Ａ１α（ただし、αは前記第１の時定数τ１と前記第２の時定数τ２の比α＝τ１／τ２）の関係が成立する第２の増幅度Ａ２で、前記保持回路部が保持した前記出力値を増幅することができる第２増幅器と、
前記入力値を、所定の比較値と比較する比較回路と、
前記比較回路の比較の結果に基づいて、前記第１増幅器の前記第１の増幅度の増幅と前記第２増幅器の前記第２の増幅度の増幅の両方が実行される第１の状態と、該第１増幅器および該第２増幅器の増幅の両方が停止されている第２の状態とを切り換える制御回路と、
を備えることを特徴とする請求項１２または１３に記載の距離測定装置。
【請求項１５】
前記磁界センサと前記第１増幅器の間に、アンプを含んで構成された回路が少なくとも１つ介在しており、
前記アンプを含んで構成された前記回路の少なくとも１つは、オートゼロアンプ、チョッパアンプからなる群から選択された１つのアンプを含んで構成されていることを特徴とする請求項１４に記載の距離測定装置。
【請求項１６】
磁界を発生する磁界発生器と、
前記磁界発生器が発生した磁界を受けて、該磁界の大きさに応じた出力を発する磁界センサと、
請求項７に記載のアナログ演算回路と、
請求項８に記載のアナログ演算回路と、
前記請求項７に記載のアナログ演算回路の入力端子に、前記磁界センサの出力に応じた入力値を与える第１入力回路と、
前記請求項８に記載のアナログ演算回路の入力端子に、前記請求項７に記載のアナログ演算回路の保持回路部が保持した出力値をマイナス１倍した値を入力する第２入力回路と、
を備え、
前記請求項７に記載のアナログ演算回路の第１回路部の時定数をτ１と、前記請求項８に記載のアナログ演算回路の第１回路部の時定数をτ２とし、かつ、前記磁界発生器と前記磁界センサとの距離をｒとして前記磁界センサの出力がｒ−βに比例して減少するものとしたときのべき指数をβとしたときに、
前記τ１、前記τ２および前記βは、τ１＝τ２／βの関係を満たすことを特徴とする距離測定装置。
【請求項１７】
磁界を発生する磁界発生器と、
前記磁界発生器が発生した磁界を受けて、該磁界の大きさに応じた出力を発する磁界センサと、
前記磁界センサの出力に基づいて、前記磁界発生器と前記磁界センサの距離をｒとしかつβを正の実数としたときのｒ−βに正比例する出力値ＥＳ（ｒ）を生成することができる生成回路と、
前記生成回路の出力値ＥＳ（ｒ）に対して、（β−１）／βの値または（β＋１）／βの値をべき指数αとするα乗の正のべき乗演算を施した演算値を出力するべき乗演算回路と、
前記生成回路の出力値ＥＳ（ｒ）と前記演算値との比を算出する除算回路と、
を備えることを特徴とする距離測定装置。
【請求項１８】
磁界を発生する磁界発生器と、
前記磁界発生器が発生した磁界を受けて、該磁界の大きさに応じた出力を発する磁界センサと、
前記磁界センサの出力に基づいて、前記磁界発生器と前記磁界センサの距離をｒとし、βを正の実数としたときのｒ−βに正比例する出力値ＥＳ（ｒ）を生成することができる生成回路と、
前記生成回路の出力値ＥＳ（ｒ）に第１のべき指数α１の正のα１乗のべき乗演算を施した演算値を出力する第１べき乗演算回路と、
前記生成回路の出力値ＥＳ（ｒ）に第２のべき指数α２の正のα２乗のべき乗演算を施した演算値を出力する第２べき乗演算回路と、
前記第１、２べき乗演算回路がそれぞれ出力した演算値の比を算出する除算回路と、
を備え、
前記第１のべき指数α１と前記第２のべき指数α２の値は、ｍを正の整数として、α１＝（β−ｍ）／βかつα２＝（β−（ｍ＋１））／βの値の組と、α１＝（β＋ｍ）／βかつα２＝（β＋（ｍ＋１））／βの値の組とのうち、いずれかに設定されることを特徴とする距離測定装置。
【請求項１９】
前記べき乗演算回路は、前記べき指数αを、（β−１）／βの値と（β＋１）／βの値の両方の値に可変に設定することができることを特徴とする請求項１７または１８に記載の距離測定装置。
【請求項２０】
前記べき乗演算回路は、
前記出力値ＥＳ（ｒ）を取得する入力端子と、
第１の時定数τ１をべき指数に含み、自然対数の底ｅを底とする第１の指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
第２の時定数τ２をべき指数に含み、かつ、自然対数の底ｅを底とする第２の指数関数に従って、出力値を時間の経過に応じて変化させることができる第２回路部と、
前記入力端子が取得した前記入力値と、前記第１回路部の出力値とを比較する比較回路部と、
前記第１回路部の出力値が前記入力値と一致したら前記第２回路部の出力値を保持する保持回路部と、
前記保持回路部が保持した前記第２回路部の出力値を前記演算値として出力する出力端子と、
を備えることを特徴とする請求項１７乃至１９のいずれか１項に記載の距離測定装置。
【請求項２１】
請求項１２乃至１６および２０のいずれか１項に記載の距離測定装置において、
時定数をべき指数に含み、かつ、自然対数の底ｅを底とする指数関数に従って、出力値を時間の経過に応じて変化させることができる第１または／および第２回路部は、それぞれ、抵抗素子とキャパシタンス素子が接続されたＲＣ回路、抵抗素子とインダクタンス素子が接続されたＲＬ回路、スイッチトキャパシタとキャパシタンス素子が接続された回路、およびスイッチトキャパシタとインダクタンス素子が接続された回路からなる群の中から選択された１つの回路であることを特徴とする距離測定装置。
【請求項２２】
請求項１乃至１１のいずれか１項に記載のアナログ演算回路において、
前記比較回路部は、
比較すべき２つの値が入力される第１、２入力端子を有し、該第１、２入力端子からの入力値に応じてその出力を変化させるコンパレータと、
前記コンパレータの前記第１入力端子と接続し、前記コンパレータの出力が変化した時刻に該第１入力端子に与えられている値を保持することができるサンプルホールド回路と、
前記サンプルホールド回路が保持した値に基づいて前記第２入力端子に入力される値を補正する補正回路と、
を含むことを特徴とするアナログ演算回路。
【請求項２３】
請求項１または８に記載のアナログ演算回路において、
前記保持回路部に接続され該保持回路部が保持した前記出力値を所定の増幅度で増幅して出力する増幅器を備え、
前記所定の増幅度は、前記アナログ演算回路の入力端子に１つの入力値を与えて該１つの入力値に応じて該アナログ演算回路の保持回路部が保持した出力値と、該アナログ演算回路が施すべき演算の演算式に従って該１つの入力値に計算をした場合に得られる理論値との比であることを特徴とするアナログ演算回路。
【請求項２４】
請求項１２乃至１６および請求項２０のいずれか１項に記載の距離測定装置において、
該距離測定装置が備える比較回路部は、
比較すべき２つの値が入力される第１、２入力端子を有し、該第１、２入力端子からの入力値に応じてその出力を変化させるコンパレータと、
前記コンパレータの前記第１入力端子と接続し、前記コンパレータの出力が変化した時刻に該第１入力端子に与えられている値を保持することができるサンプルホールド回路と、
前記サンプルホールド回路が保持した値に基づいて前記第２入力端子に入力される値を補正する補正回路と、
を含むことを特徴とする距離測定装置。
【請求項２５】
請求項１２または１６に記載の距離測定装置において、
該距離測定装置が備えるアナログ演算回路は、前記保持回路部に接続され該保持回路部が保持した前記出力値を所定の増幅度で増幅して出力する増幅器を備え、
前記所定の増幅度は、前記距離測定装置が有するアナログ演算回路に１つの入力値を与えて該１つの入力値に応じて前記保持回路部が保持した出力値と、該アナログ演算回路が施すべき演算の演算式に従って該１つの入力値に計算をした場合に得られる理論値との比であることを特徴とする距離測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アナログ演算回路、距離測定装置に関する。
【背景技術】
【０００２】
従来、例えば、下記の特許文献１に開示されているように、非線形の演算を行うことを目的としたアナログ演算回路が知られている。
【０００３】
【特許文献１】特開２０００−５７２４１号公報
【非特許文献１】Jayashree Raghuraman, Ajoy Raman,: “Log amp uses capacitor-charging law,” edn, January 10, 2002
【発明の開示】
【発明が解決しようとする課題】
【０００４】
アナログ演算回路は、膨大な計算量の演算処理や、複雑な演算処理を、高速に実現できるという利点を備えている。本願発明者は、この点に鑑み、鋭意研究を進めたところ、べき乗演算を行うことができるアナログ演算回路、対数演算を行うことができるアナログ演算回路、および指数演算を行うことができるアナログ演算回路を、それぞれ見出した。
【０００５】
また、本願発明者は、電磁誘導を利用した距離計測技術とアナログ演算回路とを用いた、優れた性能を有する距離計測装置にも想到した。
【０００６】
この発明は、べき乗演算を行うことができるアナログ演算回路を提供することを目的とする。
【０００７】
また、この発明は、対数演算を行うことができるアナログ演算回路を提供することを目的とする。
【０００８】
また、この発明は、指数演算を行うことができるアナログ演算回路を提供することを目的とする。
【０００９】
また、この発明は、電磁誘導を利用した距離計測装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明は、上記の目的を達成するため、アナログ演算回路であって、
入力値を取得する入力端子と、
第１の時定数τ１をべき指数に含み、自然対数の底ｅを底とし、かつ、前記入力端子が取得した入力値を初期値または収束値とする第１の指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
第２の時定数τ２をべき指数に含み、かつ、自然対数の底ｅを底とする第２の指数関数に従って、出力値を時間の経過に応じて変化させることができる第２回路部と、
前記第１回路部の出力値を所定の判定値と比較する比較回路部と、
前記第１回路部の出力値が前記判定値と一致したら前記第２回路部の出力値を保持する保持回路部と、
を備えることを特徴とする。
【００１１】
また、第２の発明は、上記の目的を達成するため、アナログ演算回路であって、
入力値を取得する入力端子と、
第１の時定数τ１をべき指数に含み、自然対数の底ｅを底とする第１の指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
第２の時定数τ２をべき指数に含み、かつ、自然対数の底ｅを底とする第２の指数関数に従って、出力値を時間の経過に応じて変化させることができる第２回路部と、
前記入力端子が取得した前記入力値と、前記第１回路部の出力値とを比較する比較回路部と、
前記第１回路部の出力値が前記入力値と一致したら前記第２回路部の出力値を保持する保持回路部と、
を備えることを特徴とする。
【００１２】
第３の発明は、第１または第２の発明において、
前記第１回路部と前記第２回路部は、それぞれ、抵抗素子とキャパシタンス素子が接続されたＲＣ回路、抵抗素子とインダクタンス素子が接続されたＲＬ回路、スイッチトキャパシタとキャパシタンス素子が接続された回路、およびスイッチトキャパシタとインダクタンス素子が接続された回路からなる群の中から選択された１つの回路であることを特徴とする。
【００１３】
第４の発明は、第３の発明において、
前記第１、２回路部がそれぞれ備える前記抵抗回路部のうち、少なくとも一方は、可変抵抗器であることを特徴とする。
【００１４】
第５の発明は、第３または第４の発明において、
前記第１回路部が備える前記インダクタンス素子または前記キャパシタンス素子と、前記第２回路部が備える前記インダクタンス素子または前記キャパシタンス素子とのうち、少なくとも一つの素子は、可変コンデンサまたは可変インダクタであることを特徴とする。
【００１５】
第６の発明は、第１乃至５の発明のいずれか１の発明において、
前記第１回路部の前記第１の指数関数に従う出力変化の開始と、前記第２回路部の前記第２の指数関数に従う出力変化の開始とを一括に行うことができる開始手段を備えることを特徴とする。
【００１６】
また、第７の発明は、上記の目的を達成するため、アナログ演算回路であって、
入力値を取得する入力端子と、
時定数τをべき指数に含み、かつ、自然対数の底ｅを底とする指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
時間を変数とする所定の一次関数に従って出力値を変化させることができる第２回路部と、
前記入力端子が取得した前記入力値と、前記第１回路部の出力値とを比較する比較回路部と、
前記第１回路部の出力値と前記入力値とが一致したら前記第２回路部の出力値を保持する保持回路部と、
を備えることを特徴とする。
【００１７】
また、第８の発明は、上記の目的を達成するため、アナログ演算回路であって、
入力値を取得する入力端子と、
時定数τをべき指数に含み、かつ、自然対数の底ｅを底とする指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
時間を変数とする所定の一次関数に従って出力値を変化させることができる第２回路部と、
前記入力端子が取得した前記入力値と、前記第２回路部の出力とを比較する比較回路部と、
前記第２回路部の出力と前記入力値が一致したら前記第１回路部の出力値を保持する保持回路部と、
を備えることを特徴とする。
【００１８】
また、第９の発明は、第６または第７の発明において、
前記第１回路部は、抵抗素子とキャパシタンス素子が接続されたＲＣ回路、抵抗素子とインダクタンス素子が接続されたＲＬ回路、スイッチトキャパシタとキャパシタンス素子が接続された回路、およびスイッチトキャパシタとインダクタンス素子が接続された回路からなる群の中から選択された１つの回路であることを特徴とする請求項６または７に記載のアナログ演算回路。
【００１９】
また、第１０の発明は、第７の発明において、
前記入力端子の前段に配置され、前記入力値を増幅して該入力端子に与えることができ、かつ、１倍と、１倍より大きく設定された所定倍とに、増幅度を選択的に切り換えることができる増幅器と、
前記入力値を１倍して前記入力端子に入力した場合に前記保持回路部によって保持される第１の出力値と、該入力値を前記所定倍して前記入力端子に入力した場合に前記保持回路部によって保持される第２の出力値との差分である、差分電圧を、前記保持回路部の出力値から減算することができる減算回路と、
前記増幅器に入力される前記入力値を、所定の比較値と比較する比較回路と、
前記比較回路の比較の結果に基づいて、前記増幅器が１倍の増幅度に設定されて前記減算回路が前記差分電圧の減算を行わない第１の状態と、該増幅器が前記所定倍の増幅度に設定されて該演算回路が前記差分電圧の減算を行う第２の状態と、を切り換える制御回路と、
を備えることを特徴とする。
【００２０】
第１１の発明は、第７乃至第１０の発明のいずれか１の発明において、
前記第１回路部の前記第１の指数関数に従う出力変化の開始と、前記第２回路部の前記一次関数に従う出力変化の開始とを一括に行うことができる開始手段を備えることを特徴とする。
【００２１】
また、第１２の発明は、上記の目的を達成するため、距離測定装置であって、
上記第１の発明のアナログ演算回路と、
磁界を発生する磁界発生器と、
前記磁界発生器が発生した磁界を受けて、該磁界の大きさに応じた出力を発する磁界センサと、
前記請求項１に記載のアナログ演算回路の入力端子に、前記磁界センサの出力に応じた入力値を与える入力回路と、
を備えることを特徴とする。
【００２２】
第１３の発明は、第１２の発明において、
前記磁界発生器の動作を制御する制御部と、
前記入力回路が前記入力端子に前記入力値を与える期間に、信号を発する信号発生回路と、
を備え、
前記制御部は、前記信号発生回路の信号に応じて、前記磁界発生器に、前記磁界センサに前記出力を発生させるための磁界を発生させることを特徴とする。
【００２３】
第１４の発明は、第１２または第１３の発明において、
前記入力回路は、前記入力値を第１の増幅度Ａ１で増幅することができる第１増幅器を含み、
前記第１の増幅度Ａ１との間でＡ２＝Ａ１α（ただし、αは前記第１の時定数τ１と前記第２の時定数τ２の比α＝τ１／τ２）の関係が成立する第２の増幅度Ａ２で、前記保持回路部が保持した前記出力値を増幅することができる第２増幅器と、
前記入力値を、所定の比較値と比較する比較回路と、
前記比較回路の比較の結果に基づいて、前記第１増幅器の前記第１の増幅度の増幅と前記第２増幅器の前記第２の増幅度の増幅の両方が実行される第１の状態と、該第１増幅器および該第２増幅器の増幅の両方が停止されている第２の状態とを切り換える制御回路と、
を備えることを特徴とする請求項１２または１３に記載の距離測定装置。
【００２４】
第１５の発明は、第１４の発明において、
前記磁界センサと前記第１増幅器の間に、アンプを含んで構成された回路が少なくとも１つ介在しており、
前記アンプを含んで構成された前記回路の少なくとも１つは、オートゼロアンプ、チョッパアンプからなる群から選択された１つのアンプを含んで構成されていることを特徴とする。
【００２５】
また、第１６の発明は、上記の目的を達成するため、距離測定装置であって、
磁界を発生する磁界発生器と、
前記磁界発生器が発生した磁界を受けて、該磁界の大きさに応じた出力を発する磁界センサと、
上記第７の発明のアナログ演算回路と、
上記第８の発明のアナログ演算回路と、
前記第７の発明のアナログ演算回路の入力端子に、前記磁界センサの出力に応じた入力値を与える第１入力回路と、
前記第８の発明のアナログ演算回路の入力端子に、前記第７の発明のアナログ演算回路の保持回路部が保持した出力値をマイナス１倍した値を入力する第２入力回路と、
を備え、
前記第７の発明のアナログ演算回路の第１回路部の時定数をτ１と、前記第８の発明のアナログ演算回路の第１回路部の時定数をτ２とし、かつ、前記磁界発生器と前記磁界センサとの距離をｒとして前記磁界センサの出力がｒ−βに比例して減少するものとしたときのべき指数をβとしたときに、
前記τ１、前記τ２および前記βは、τ１＝τ２／βの関係を満たすことを特徴とする。
【００２６】
また、第１７の発明は、上記の目的を達成するため、距離測定装置であって、
磁界を発生する磁界発生器と、
前記磁界発生器が発生した磁界を受けて、該磁界の大きさに応じた出力を発する磁界センサと、
前記磁界センサの出力に基づいて、前記磁界発生器と前記磁界センサの距離をｒとし、βを正の実数としたときのｒ−βに正比例する出力値ＥＳ（ｒ）を生成することができる生成回路と、
前記生成回路の出力値ＥＳ（ｒ）に対して、（β−１）／βの値または（β＋１）／βの値をべき指数αとするα乗の正のべき乗演算を施した演算値を出力することができるべき乗演算回路と、
前記生成回路の出力値ＥＳ（ｒ）と前記演算値との比を算出する除算回路と、
を備えることを特徴とする。
【００２７】
また、第１８の発明は、上記の目的を達成するため、距離測定装置であって、
磁界を発生する磁界発生器と、
前記磁界発生器が発生した磁界を受けて、該磁界の大きさに応じた出力を発する磁界センサと、
前記磁界センサの出力に基づいて、前記磁界発生器と前記磁界センサの距離をｒとし、βを正の実数としたときのｒ−βに正比例する出力値ＥＳ（ｒ）を生成することができる生成回路と、
前記生成回路の出力値ＥＳ（ｒ）に第１のべき指数α１の正のα１乗のべき乗演算を施すことができる第１べき乗演算回路と、
前記生成回路の出力値ＥＳ（ｒ）に第２のべき指数α２の正のα２乗のべき乗演算を施すことができる第２べき乗演算回路と、
前記第１、２べき乗演算回路がそれぞれ出力した演算値の比を算出する除算回路と、
を備え、
前記第１のべき指数α１と前記第２のべき指数α２は、ｍを正の整数として、α１＝（β−ｍ）／βかつα２＝（β−（ｍ＋１））／βの値の組と、α１＝（β＋ｍ）／βかつα２＝（β＋（ｍ＋１））／βの値の組とのうち、いずれかに設定されることを特徴とする。
【００２８】
第１９の発明は、第１７または第１８の発明において、
前記べき乗演算回路は、前記べき指数αを、（β−１）／βの値と（β＋１）／βの値の両方の値に可変に設定することができることを特徴とする請求項１７または１８に記載の距離測定装置。
【００２９】
第２０の発明は、第１７乃至第１９の発明のいずれか１の発明において、
前記べき乗演算回路は、
前記出力値ＥＳ（ｒ）を取得する入力端子と、
第１の時定数τ１をべき指数に含み、自然対数の底ｅを底とする第１の指数関数に従って、出力値を時間の経過に応じて変化させることができる第１回路部と、
第２の時定数τ２をべき指数に含み、かつ、自然対数の底ｅを底とする第２の指数関数に従って、出力値を時間の経過に応じて変化させることができる第２回路部と、
前記入力端子が取得した前記入力値と、前記第１回路部の出力値とを比較する比較回路部と、
前記第１回路部の出力値が前記入力値と一致したら前記第２回路部の出力値を保持する保持回路部と、
前記保持回路部が保持した前記第２回路部の出力値を前記演算値として出力する出力端子と、
を備えることを特徴とする請求項１７乃至１９のいずれか１項に記載の距離測定装置。
【００３０】
第２１の発明は、第１２乃至１６の発明および第２０の発明のうちいずれか１の発明において、
時定数をべき指数に含み、かつ、自然対数の底ｅを底とする指数関数に従って、出力値を時間の経過に応じて変化させることができる第１または／および第２回路部は、それぞれ、抵抗素子とキャパシタンス素子が接続されたＲＣ回路、抵抗素子とインダクタンス素子が接続されたＲＬ回路、スイッチトキャパシタとキャパシタンス素子が接続された回路、およびスイッチトキャパシタとインダクタンス素子が接続された回路からなる群の中から選択された１つの回路であることを特徴とする。
【００３１】
第２２の発明は、第１乃至１１の発明のうちいずれか１の発明において、
前記比較回路部は、
比較すべき２つの値が入力される第１、２入力端子を有し、該第１、２入力端子からの入力値に応じてその出力を変化させるコンパレータと、
前記コンパレータの前記第１入力端子と接続し、前記コンパレータの出力が変化した時刻に該第１入力端子に与えられている値を保持することができるサンプルホールド回路と、
前記サンプルホールド回路が保持した値に基づいて前記第２入力端子に入力される値を補正する補正回路と、
を含むことを特徴とする。
【００３２】
第２３の発明は、第１または第８の発明において、
前記保持回路部に接続され該保持回路部が保持した前記出力値を所定の増幅度で増幅して出力する増幅器を備え、
前記所定の増幅度は、前記アナログ演算回路の入力端子に１つの入力値を与えて該１つの入力値に応じて該アナログ演算回路の保持回路部が保持した出力値と、該アナログ演算回路が施すべき演算の演算式に従って該１つの入力値に計算をした場合に得られる理論値との比であることを特徴とする。
【００３３】
第２４の発明は、第１２乃至１６および第２０の発明のうちいずれか１の発明において、
前記距離測定装置が備える比較回路部は、
比較すべき２つの値が入力される第１、２入力端子を有し、該第１、２入力端子からの入力値に応じてその出力を変化させるコンパレータと、
前記コンパレータの前記第１入力端子と接続し、前記コンパレータの出力が変化した時刻に該第１入力端子に与えられている値を保持することができるサンプルホールド回路と、
前記サンプルホールド回路が保持した値に基づいて前記第２入力端子に入力される値を補正する補正回路と、
を含むことを特徴とする。
【００３４】
第２５の発明は、第１２または第１６の発明において、
該距離測定装置が備えるアナログ演算回路は、前記保持回路部に接続され該保持回路部が保持した前記出力値を所定の増幅度で増幅して出力する増幅器を備え、
前記所定の増幅度は、前記距離測定装置が有するアナログ演算回路に１つの入力値を与えて該１つの入力値に応じて前記保持回路部が保持した出力値と、該アナログ演算回路が施すべき演算の演算式に従って該１つの入力値に計算をした場合に得られる理論値との比であることを特徴とする。
【発明の効果】
【００３５】
第１の発明によれば、入力値をＱｉｎとし、第１、２の時定数をそれぞれτ１、τ２とした場合のこれらの比τ１／τ２をαとし（α＝τ１／τ２）、かつ、保持回路部が取得した出力値をＱｏｕｔとした場合に、Ｑｏｕｔが、Ｑｉｎ−αに比例する値（Ｑｉｎ−αの定数倍の値）になる。このように、第１の発明によれば、Ｑｉｎに負のα乗のべき乗演算を施すことができる。
【００３６】
第２の発明によれば、入力値をＱｉｎとし、第１、２の時定数をそれぞれτ１、τ２とした場合のこれらの比τ１／τ２をαとし（α＝τ１／τ２）、かつ、保持回路部が取得した出力値をＱｏｕｔとした場合に、Ｑｏｕｔが、Ｑｉｎαに比例する値（Ｑｉｎαの定数倍の値）になる。このように、第２の発明によれば、Ｑｉｎに正のα乗のべき乗演算を施すことができる。
【００３７】
第３の発明によれば、抵抗素子、スイッチトキャパシタ、キャパシタンス素子またはインダクタンス素子を用いることにより、簡素な構成によってべき乗演算用のアナログ演算回路を実現することができる。
【００３８】
第４の発明によれば、可変抵抗器を操作することにより、べき指数を所望の値に変更することができる。従って、１つのアナログ演算回路で所望のべき指数のべき乗演算を行うことができる。
【００３９】
第５の発明によれば、可変コンデンサまたは可変インダクタを操作することにより、べき指数を所望の値に変更することができる。従って、２つのアナログ演算回路で所望のべき指数のべき乗演算を行うことができる。
【００４０】
第６の発明によれば、第１回路部の動作と第２回路部との動作を並行して進めることができるので、最終的な演算値を得るまでの時間を短く抑えることができる。
【００４１】
第７の発明によれば、入力値をＱｉｎとし、保持手段が取得した出力値をＱｏｕｔとした場合に、出力Ｑｏｕｔが、自然対数の底ｅ（exponential）を底とするＱｉｎの対数に比例する値（定数倍の値）になる。このように、第７の発明によれば、所望の入力値Ｑｉｎに対数演算を施した結果を出力することができる。
【００４２】
第８の発明によれば、入力値をＱｉｎとし、保持手段が保持した出力値をＱｏｕｔとした場合に、Ｑｏｕｔが、Ｑｉｎをべき指数とした場合の自然対数の底ｅ（exponential）を指数とした値ｅ（ａ×Ｑｉｎ／ｂ）に比例する値になる（ａおよびｂは定数）。このように、第８の発明によれば、所望の入力値Ｑｉｎに指数演算を施した結果を出力することができる。
【００４３】
第９の発明によれば、抵抗素子、スイッチトキャパシタ、キャパシタンス素子またはインダクタンス素子を用いることにより、簡素な構成によって第７または第８の発明にかかるアナログ演算回路を実現することができる。
【００４４】
第１０の発明によれば、第７の発明における対数演算のダイナミックレンジを拡大することができる。
【００４５】
第１１の発明によれば、第７乃至第１０の発明において、第１回路部の動作と第２回路部との動作を並行して進めることができるので、最終的な演算値を得るまでの時間をできるだけ短く抑えることができる。
【００４６】
第１２の発明によれば、検出コイルの出力に応じた入力値に対して負のべき乗演算を施すことができる。当該負のべき乗演算の演算結果を、磁界発生器と磁界センサとの間の距離に比例する値として取り扱うことができる。その結果、磁界発生器と磁界センサとの間の距離を、高精度に測定することができる。
【００４７】
第１３の発明によれば、信号発生回路の信号に応じて磁界発生器の動作を制御することにより、磁界発生器の消費電力をできるだけ少なく抑えることができる。
【００４８】
第１４の発明によれば、第１２の発明の距離測定の範囲を拡張することができる。
【００４９】
第１５の発明によれば、第１４の発明にかかる距離測定の範囲の拡張を、測定精度をできるだけ維持しつつ実現することができる。第１４の発明で計測範囲を拡大した場合、第１増幅器の手前の回路のオフセット電圧が、直線化の精度に大きな影響を及ぼす。第１５の発明によれば、オートゼロアンプ、チョッパアンプなどの低オフセット電圧のアンプを用いることにより、直線化の精度を良好に維持しつつ、距離計測範囲を拡大することができる。
【００５０】
第１６の発明によれば、検出コイルの出力に応じた入力値に対して対数演算および指数演算を順次施すことができる。この指数演算の結果は、磁界発生器と磁界センサとの間の距離に比例する値として取り扱うことができる。その結果、磁界発生器と磁界センサとの間の距離を、高精度に測定することができる。
【００５１】
第１７の発明によれば、検出コイルの出力に応じた入力値と、この入力値に正のべき乗演算を施してべき指数βを増加または減少させた演算値との比を求めることができる。除算回路が算出した結果は、磁界発生器と磁界センサとの間の距離に比例する値として取り扱うことができる。その結果、磁界発生器と磁界センサとの間の距離を、高精度に測定することができる。
【００５２】
第１８の発明によれば、検出コイルの出力に応じた入力値に２種類のべき乗演算を施して、べき指数βを増加または減少させた２つの演算値の比を求めることができる。除算回路が算出した結果は、磁界発生器と磁界センサとの間の距離に比例する値として取り扱うことができる。その結果、磁界発生器と磁界センサとの間の距離を、高精度に測定することができる。
【００５３】
第１９の発明は、次の効果を奏する。出力値ＥＳ（ｒ）にα＝（β＋１）／βの条件でα乗の正のべき乗演算を行った結果は、磁束密度の勾配ｄＢ（ｒ）／ｄｒに比例する値として取り扱うことができる。また、出力値ＥＳ（ｒ）にα＝（β−１）／βの条件でα乗の正のべき乗演算を行った結果は、磁位Φ（ｒ）に比例する値として取り扱うことができる。このように、第１９の発明によれば、磁束密度の勾配に比例する値や磁位に比例する値を算出することができる。
【００５４】
第２０の発明によれば、上記の第２の発明にかかるアナログ演算回路を用いて、第１７または第１８の発明を実現することができる。その結果、磁界発生器と磁界センサとの間の距離を、高精度に測定することができる。
【００５５】
第２１の発明によれば、第１２乃至１６および第２０の発明の第１、２回路部を、抵抗素子、キャパシタンス素子およびインダクタンス素子からなる群から選択された素子を組み合わせた簡素な回路を用いて実現することができる。これにより、簡素な装置構成によって、出力値ＥＳ（ｒ）に種々の非線形演算を施すことができる。
【００５６】
第２２の発明によれば、高い演算精度を実現するように、比較回路部の動作を補正することができる。これにより、比較動作の時間的なずれを小さくし、演算精度を向上することができる。
【００５７】
第２３の発明によれば、増幅回路を用いて出力値を適切に補正し、演算精度を向上することができる。特に、第２３の発明によれば、増幅回路の増幅度を、１つの入力値に対する現実のアナログ演算回路の出力値と、これと同じ入力値に対する理論値との比に固定的に定めることができる。つまり、第２３の発明によれば、ただ１点での補正によってアナログ演算回路の入出力範囲を広範囲に補正することができる。このように、第２３の発明により、簡易かつ優れた演算精度補正を施すことができる。
【００５８】
第２４の発明によれば、アナログ演算回路の演算精度を向上させ、より精度良く距離測定を行うことができる。
【００５９】
第２５の発明によれば、アナログ演算回路の演算精度を向上させ、より精度良く距離測定を行うことができる。
【発明を実施するための最良の形態】
【００６０】
以下、本発明にかかる実施の形態１〜１３をそれぞれ説明する。各実施の形態の内容は、それぞれ、下記のとおりである。
実施の形態１：負のべき乗演算を行うことができるアナログ演算回路
実施の形態２：正のべき乗演算を行うことができるアナログ演算回路
実施の形態３：対数演算を行うことができるアナログ演算回路
実施の形態４：ダイナミックレンジ拡大型対数演算用アナログ演算回路
実施の形態５：指数演算を行うことができるアナログ演算回路
実施の形態６：実施の形態１乃至５のアナログ演算回路のＲＬ回路を用いる態様
実施の形態７：負のべき乗演算回路を用いた距離測定装置
実施の形態８：負のべき乗演算回路を用いた距離測定装置
実施の形態９：機能を拡張した距離測定装置
実施の形態１０：対数演算回路と指数演算回路を用いた距離計測装置
実施の形態１１：べき指数の増減方式を用いた距離計測装置
実施の形態１２：演算精度を向上したアナログ演算回路
実施の形態１３：演算精度を向上したアナログ演算回路
【００６１】
実施の形態１． 
以下、本発明の実施の形態１にかかるアナログ演算回路を説明する。実施の形態１のアナログ演算回路は、任意の負のべき乗演算を行うことができる。以下の説明では、便宜上、先ず、一例として、負の３乗のべき乗演算を行う形態を説明する。その後、実施の形態１の変形例として、任意の負のべき乗演算を行うことができることを述べる。
【００６２】
［実施の形態１の構成］
図１は、本発明の実施の形態１にかかるアナログ演算回路の回路図である。図１に示すように、実施の形態１のアナログ演算回路は、ＲＣ回路部１０およびＲＣ回路部２０を備えている。実施の形態１のアナログ演算回路は、これらのＲＣ回路部におけるコンデンサがその放電時に示す過渡的な変化を利用して、負のべき乗演算を行うことができる。
【００６３】
ＲＣ回路部１０は、抵抗素子Ｒ１、コンデンサＣ１が直列に接続されたＲＣ直列回路である。実施の形態１では、抵抗素子Ｒ１とコンデンサＣ１の接続点に現れる電圧を、ＲＣ回路部１０の出力電圧ｅ１（ｔ）とする。出力電圧ｅ１（ｔ）は、時間ｔを変数とする関数である。抵抗素子Ｒ１の一端には、オペアンプＯＰ１の出力端子が接続している。オペアンプＯＰ１のプラス入力端子は、端子１２と接続されている。端子１２には、外部から電圧Ｅｉが与えられている。
【００６４】
実施の形態１では、この電圧Ｅｉを所望の値に変更することができるように、電圧値を変更可能な電圧源を端子１４に接続する。本実施形態では、この電圧Ｅｉを、「入力電圧Ｅｉ」とも称す。後述する回路動作で詳細に説明するように、この入力電圧Ｅｉが、本実施形態のアナログ演算回路の入力値（すなわち負のべき乗演算が施される入力数値）の役割を果たす。
【００６５】
端子１２とオペアンプＯＰ１のプラス入力端子との間には、スイッチＳ１の一端が接続されている。スイッチＳ１がオフのときはオペアンプＯＰ１のプラス入力端子に入力電圧Ｅｉが与えられ、スイッチＳ１がオンのときはオペアンプＯＰ１のプラス入力端子にＧＮＤ電位が与えられる。オペアンプＯＰ１のマイナス入力端子には、オペアンプＯＰ１の出力が帰還的に入力されている。このような構成によれば、スイッチＳ１をオフにすることにより、コンデンサＣ１を入力電圧Ｅｉまで充電することができる。また、スイッチＳ１をオンにすることにより、抵抗素子Ｒ１を介してコンデンサＣ１を放電することができる。
【００６６】
ＲＣ回路部２０は、抵抗素子Ｒ２、コンデンサＣ２が直列に接続されたＲＣ直列回路である。実施の形態１では、Ｒ２とＣ２の接続点に現れる電圧を、ＲＣ回路部２０の出力電圧ｅ２（ｔ）とする。出力電圧ｅ２（ｔ）は、時間ｔを変数とする関数である。抵抗素子Ｒ２の一端には、オペアンプＯＰ２の出力端子が接続している。オペアンプＯＰ２のプラス入力端子は、端子２２と接続されている。
【００６７】
端子２２は電源と接続しており、端子２２には電源電圧ＶＣが与えられている。本実施形態では、電源電圧ＶＣが一定の大きさ（一定電圧）であるものとする。この電源電圧ＶＣは、ＲＣ回路部２０の出力電圧ｅ２（ｔ）の過渡変化の初期値になる。
【００６８】
端子２２とオペアンプＯＰ２のプラス入力端子との間には、スイッチＳ２の一端が接続されている。スイッチＳ２のオンオフを切り換えることで、スイッチＳ１と同様に、オペアンプＯＰ２のプラス入力端子に与えられる電圧を、電源電圧ＶＣとＧＮＤ電位との間で切り換えることができる。このような構成によれば、スイッチＳ２をオフにすることでコンデンサＣ２を電源電圧ＶＣまで充電することができる。また、スイッチＳ２をオンにすれば、抵抗素子Ｒ２を介してコンデンサＣ２を放電することができる。
【００６９】
本実施形態では、抵抗素子Ｒ１の抵抗値とコンデンサＣ１のキャパシタンス値の積（以下、この積を、ＲＣ回路部１０の時定数τ１とも称す）が、抵抗素子Ｒ２の抵抗値とコンデンサＣ２のキャパシタンス値の積（以下、この積を、ＲＣ回路部２０の時定数τ２とも称す）の３倍の値になるように、各素子を選択する。具体的には、例えば、コンデンサＣ１とコンデンサＣ２は同じコンデンサを用いて、抵抗素子Ｒ１は抵抗素子Ｒ２よりも３倍ほど大きな抵抗値を備える抵抗素子にすることができる。なお、コンデンサＣ１とコンデンサＣ２には、例えば、スチロールコンデンサや、ポリエステルコンデンサ、ポリプロピレンコンデンサなどを用いることができる。
【００７０】
実施の形態１のアナログ演算回路は、コンパレータ１６を備えている。コンパレータ１６の一方の入力端子には、出力電圧ｅ１（ｔ）が入力されている。また、コンパレータ１６の他方の入力端子は、端子１４と接続している。端子１４には、所定の電圧ＶＴが与えられている（以下、この電圧ＶＴを、「しきい値電圧ＶＴ」とも称す）。コンパレータ１６は、出力電圧ｅ１（ｔ）としきい値電圧ＶＴとを比較する役割を果たしている。
【００７１】
しきい値電圧ＶＴの大きさは、本実施形態のアナログ演算回路の動作上、特定の範囲内に定められる。実施の形態１では、このしきい値電圧ＶＴを、次のように決定する。先ず、入力する最小の入力電圧値Ｅｉ（ｍｉｎ）を決定する。実施の形態１では、このＥｉ（ｍｉｎ）に０．８を乗じた値を、しきい値電圧ＶＴの値とする。電圧ＶＴの詳しい設定方法については、欄を分けて実施の形態１の設計方法のなかで後ほど説明する。
【００７２】
実施の形態１のアナログ演算回路では、ＲＣ回路部２０内で出力電圧ｅ２（ｔ）が現れる接続点２３（つまり抵抗素子Ｒ２とコンデンサＣ２の中間点）に、端子２４が接続されている。また、実施の形態１は、抵抗素子Ｒ２と接続点２３との間に、スイッチＳ３を備えている。このスイッチＳ３は、コンパレータ１６の出力に応じて、オンとオフとが切り換るように構成されている。スイッチＳ３をオフにすることにより、ＲＣ回路部２０内でコンデンサＣ２と抵抗素子Ｒ２との接続を断って、コンデンサＣ２の端子電圧を出力電圧ｅ２（ｔ）として保持（ホールド）することができる。このように、実施の形態１では、コンパレータ１６、スイッチＳ３およびコンデンサＣ２により、サンプルホールド回路が構成されている。
【００７３】
実施の形態１では、出力電圧ｅ１（ｔ）がしきい値電圧ＶＴを上回っている状態（つまり、ｅ１（ｔ）＞ＶＴ）であればスイッチＳ３がオンになり、出力電圧ｅ１（ｔ）がしきい値電圧ＶＴ以下となったら（つまり、ｅ１（ｔ）≦ＶＴの関係が成立したら）スイッチＳ３がオフになるように、コンパレータ１６とスイッチＳ３とを構成する。
【００７４】
実施の形態１によれば、上述したように、コンパレータ１６の出力に基づいて、出力電圧ｅ１（ｔ）がしきい値電圧ＶＴ以下となった場合にスイッチＳ３をオフにすることができる。従って、出力電圧ｅ１（ｔ）がしきい値電圧ＶＴと一致し、ｅ１（ｔ）＝ＶＴが成立した時刻（以下、「時刻ｔ１」とも称す）における出力電圧ｅ２（ｔ１）を保持して、端子２４に出力することができる。以下の説明では、時刻ｔ１に端子２４に保持される電圧である出力電圧ｅ２（ｔ１）を、「出力電圧ＥＯ」とも呼称する。
【００７５】
［実施の形態１の動作］
以下、実施の形態１のアナログ演算回路の動作を説明する。
【００７６】
実施の形態１では、先ず、スイッチＳ１、Ｓ２がオフ、スイッチＳ３がオンの状態で十分な時間を経過させ、コンデンサＣ１、Ｃ２を充電する。その結果、コンデンサＣ１、Ｃ２の端子電圧である出力電圧ｅ１（ｔ）、ｅ２（ｔ）は、それぞれ、入力電圧Ｅｉ、電源電圧ＶＣに等しくなる。
【００７７】
実施の形態１では、上記の状態から、スイッチＳ１、Ｓ２を同時にオンにする。この時刻を、便宜上、演算開始時刻として時刻ｔ＝０とする。つまり、出力電圧ｅ１（０）＝Ｅｉ、出力電圧ｅ２（０）＝ＶＣの関係が成立する。スイッチＳ１およびＳ２をオンにすると、抵抗素子Ｒ１を介してコンデンサＣ１の放電が、抵抗素子Ｒ２を介してコンデンサＣ２の放電が、それぞれ開始される。
【００７８】
図２は、出力電圧ｅ１（ｔ）および出力電圧ｅ２（ｔ）の時間変化を示した図である。実施の形態１ではＲＣ回路部１０の時定数τ１とＲＣ回路部２０の時定数τ２とが異なる値（τ１がτ２の３倍）に設定されているので、図２に示すようにｅ１（ｔ）とｅ２（ｔ）のそれぞれの放電波形は異なる指数関数の曲線になる。
【００７９】
図２には、コンパレータ１６に入力されるしきい値電圧ＶＴが示されている。放電によりコンデンサＣ１の端子電圧が減少していくので、出力電圧ｅ１（ｔ）は、やがてしきい値電圧ＶＴに一致する。既述したように、出力電圧ｅ１（ｔ）がしきい値電圧ＶＴに一致すると、コンパレータ１６の出力が切り換ってスイッチＳ３がオフになる。従って、最終的に、スイッチＳ３がオフになった時刻の出力電圧ｅ２（ｔ）がホールドされる。
【００８０】
図２では、出力電圧ｅ１（ｔ）がしきい値電圧ＶＴに一致した時刻と、スイッチＳ３がオフになった時刻とを一括して時刻ｔ１として記している。
【００８１】
ＲＣ回路におけるコンデンサの充放電時の端子電圧は、自然対数の底ｅ（exponential）を底とし、抵抗値およびキャパシタンス値によって定まる時定数τと時間ｔとをべき指数に含む関数に従って変化する。一般的には、完全に充電されているときのコンデンサＣの端子電圧（すなわち過渡変化の初期値）をＥと記し、抵抗値とキャパシタンス値との積Ｒ×Ｃを時定数τと記したとき、コンデンサＣの端子電圧ｅ（ｔ）は、下記の式で表すことができる。なお、実施の形態１並びにこれ以降の各実施形態の中で数式を記載する際には、特に明記することが必要と考えられる場合以外には、乗算の記号“×”を省略することがある。
（数１）
ｅ（ｔ）  ＝  Ｅ×ｅｘｐ（−ｔ／τ）
【００８２】
上記の式の関係に従って、ＲＣ回路部１０の出力電圧ｅ１（ｔ）は、下記の式で表すことができる。
（数２）
ｅ１（ｔ）  ＝  Ｅｉ×ｅｘｐ（−ｔ／τ１）
但し、Ｅｉは端子１２の入力電圧Ｅｉであり、時定数τ１はＲ１の抵抗値とＣ１のキャパシタンス値との積である。
【００８３】
同様に、ＲＣ回路部２０の出力電圧ｅ２（ｔ）は、下記の式で表すことができる。
（数３）
ｅ２（ｔ）  ＝  ＶＣ×ｅｘｐ（−ｔ／τ２）
但し、ＶＣは端子２２の電源電圧ＶＣであり、時定数τ２はＲ２の抵抗値とＣ２のキャパシタンス値との積である。
【００８４】
出力電圧ｅ１（ｔ）がしきい値電圧ＶＴに達する時刻ｔ１は、下記の式で表される。
（数４）
ＶＴ  ＝  ｅ１（ｔ１）  ＝  Ｅｉ×ｅｘｐ（−ｔ１／τ１）
この式を変形することにより、ｔ１を次のように表すことができる。
【００８５】
（数５）
ｔ１  ＝  τ１×ｌｎ（Ｅｉ／ＶＴ）
但し、ｌｎ（Ｅｉ／ＶＴ）＝ｌｏｇｅ（Ｅｉ／ＶＴ）である。
【００８６】
上述したように、実施の形態１では、出力電圧ｅ１（ｔ）がしきい値電圧ＶＴに一致した時刻と、スイッチＳ３がオフになった時刻とを一括して時刻ｔ１で表している。また、上述したように、実施の形態１では、時刻ｔ１に端子２４に保持される電圧である出力電圧ｅ２（ｔ１）を出力電圧ＥＯとして扱うことにしている。このため、数式３を用いて、時刻ｔ１の出力電圧ｅ２（ｔ１）を次の式で表すことができる。
（数６）
ｅ２（ｔ１）  ＝  ＥＯ  ＝  ＶＣ×ｅｘｐ（−ｔ１／τ２）
【００８７】
上記の数式５を数式６に代入し、時定数τ１、τ２の比をα（α＝τ１／τ２）とすることにより下記の式が導かれる。
（数７）
ＥＯ  ＝  ＶＣ×ｅｘｐ｛−｛τ１×ｌｎ（Ｅｉ／ＶＴ）｝／τ２｝
＝  ＶＣ×ｅｘｐ｛−α×ｌｎ（Ｅｉ／ＶＴ）｝
【００８８】
ここで、指数法則に則って、数式７は次のように変形できる。
（数８）
ＥＯ  ＝  ＶＣ×｛ｅｘｐ｛ｌｎ（Ｅｉ／ＶＴ）｝｝−α
【００８９】
ｅｘｐ｛ｌｎ（Ｘ）｝＝Ｘの関係が成り立つので、Ｘ＝Ｅｉ／ＶＴと考えることにより、上記の数式７は次のように表すことができる。
（数９）
ＥＯ  ＝  ＶＣ×（Ｅｉ／ＶＴ）−α  ＝  （ＶＣ×ＶＴα）×Ｅｉ−α
【００９０】
数式９にあるように、αの値は、Ｅｉのべき指数としての役割を果たす（以下、αを「べき指数α」とも称す）。前述したとおり、実施の形態１では、時定数τ１が時定数τ２の３倍の大きさになるように、抵抗素子Ｒ１、Ｒ２とコンデンサＣ１、Ｃ２とを選択している。このため、αの値は３であり、数式９は最終的に次の式で表される。
（数１０）
ＥＯ  ＝  （ＶＣ×ＶＴ３）×Ｅｉ−３
数式１０において、ＶＣは電源電圧の値、ＶＴは所定のしきい値電圧の値である。実施の形態１では、これらの値は予め決定しておいた一定の値である。
【００９１】
数式１０の関係が成立しているので、実施の形態１のアナログ演算回路において、端子１２に所望の入力電圧Ｅｉを入力し、演算を行って（具体的にはスイッチＳ１、Ｓ２をオンにして）端子２４にホールドされた出力電圧ＥＯは、Ｅｉ−３の定数倍の値（具体的には、Ｅｉ−３がＶＣ×ＶＴ３倍された値）になる。これはすなわち、入力電圧Ｅｉに対して、３乗の負のべき乗演算を施したことにほかならない。
【００９２】
以上述べたように、実施の形態１によれば、負の３乗のべき乗演算を行うことができるアナログ演算回路を得ることができる。
【００９３】
なお、上記の説明のなかで、時間という変数によって複数の数式が結び付けられることにより、数式１０が導き出されている。この点から、実施の形態１のアナログ演算回路は、時間を中間変数として用いているとも表現することができる。
【００９４】
なお、上記の実施の形態１において、
「ＲＣ回路部２０の放電波形の初期値である出力電圧ｅ２（０）」を「第１の出力」と称し、
「時刻ｔ１にコンパレータ１６およびスイッチＳ３の駆動によりコンデンサＣ２に保持される出力電圧ｅ２（ｔ１）」を「第２の出力」と称し、
「ＲＣ回路部１０の出力変化の開始後（つまり、コンデンサＣ１の放電の開始後）にこのＲＣ回路部１０の出力が判定値（しきい値電圧ＶＴ）に一致するまでの時間」を「時間ΔＴ」と称すると、
「端子２４にホールドされた出力電圧ＥＯ」は、「ＲＣ回路部２０の出力変化期間（つまり放電期間）において、ＲＣ回路部２０が第１の出力を示した時刻（ｔ＝０）から時間ΔＴが経過した時刻の、ＲＣ回路部２０の第２の出力」と言い表すこともできる。
【００９５】
［実施の形態１のアナログ演算回路におけるべき指数の変更］
上記の実施の形態１では、べき指数αを３に設定して、負の３乗のべき乗演算を行うことができるアナログ演算回路を説明した。しかしながら、本発明はこれに限られるものではない。
【００９６】
上述した数式９を参照すればわかるように、実施の形態１のアナログ演算回路において、負のべき乗演算のべき指数αを決定するのは、時定数τ１とτ２の比である。上記述べた実施の形態１では、時定数τ１が時定数τ２の３倍の大きさになるように抵抗素子Ｒ１、Ｒ２とコンデンサＣ１、Ｃ２を選定することにより、負の３乗のべき乗演算を実現している。
【００９７】
そこで、例えば、負のｎ乗のべき乗演算を行いたければ、時定数τ１が時定数τ２のｎ倍の大きさになるように抵抗素子Ｒ１、Ｒ２とコンデンサＣ１、Ｃ２を選定すればよいことになる（ｎは整数に限らない実数）。具体的には、例えば、負の２．３乗のべき乗演算を行いたければ（Ｅｉ−２．３を求めたければ）、例えばコンデンサＣ１とコンデンサＣ２は同じキャパシタンスのコンデンサを用いて、抵抗素子Ｒ１を抵抗素子Ｒ２よりも２．３倍ほど大きな抵抗値を備える抵抗素子にすればよい。また、時定数τ１とτ２は、必ずしも異なる値でなくともよい。τ１＝τ２にすれば、負の１乗のべき乗演算の演算結果（すなわちＥｉ−１）を得ることができるからである。
【００９８】
このように、実施の形態１のアナログ演算回路によれば、ＲＣ回路部１０、２０を構成する抵抗素子とコンデンサを適宜選定することにより、任意のべき指数の負のべき乗演算を行うことができる。
【００９９】
［実施の形態１の設計方法］
以下、実施の形態１のアナログ演算回路を設計する設計方法を説明する。少なくとも以下説明する設計方法に従うことにより、実施の形態１のアナログ演算回路を設計することができる。
【０１００】
実施の形態１の設計方法では、先ず、目的とするべき乗演算のべき指数αと、入力電圧Ｅｉの範囲（すなわち、最小入力電圧Ｅｉ（ｍｉｎ）および最大入力電圧Ｅｉ（ｍａｘ））とを、仕様（アナログ演算回路のスペック、換言すれば、性能）として決定する。実施の形態１のアナログ演算回路では、このべき指数αを３としている。また、実施の形態１の設計方法では、実施の形態１のアナログ演算回路に所定の周期で繰り返し演算を行わせるものとし、予め、演算期間Ｔ０を仕様として決定する。
【０１０１】
図３は、実施の形態１の設計方法にかかる、しきい値電圧ＶＴの設定方法を説明するための図である。図３（ａ）は、入力電圧Ｅｉの大きさと、コンデンサＣ１の端子電圧である出力電圧ｅ１（ｔ）がしきい値電圧ＶＴに一致するまでの時間との関係を示している。なお、図３（ｂ）は、図３（ａ）と同じ時間軸に沿って示した出力電圧ｅ２（ｔ）の出力値の変化を示している。
【０１０２】
図３（ａ）に示すように、入力電圧Ｅｉが最少入力電圧Ｅｉ（ｍｉｎ）であるときには、出力電圧ｅ１（ｔ）が、時刻ｔ＝０から時間Ｔｍｉｎが経過した時刻においてしきい値電圧ＶＴに一致する。入力電圧Ｅｉが最大入力電圧Ｅｉ（ｍａｘ）であるときには、出力電圧ｅ１（ｔ）が、時刻ｔ＝０から時間Ｔｍａｘが経過した時刻においてしきい値電圧ＶＴに一致する。このように、一定のしきい値電圧のもとでは、入力電圧Ｅｉが大きいほど、演算開始後に出力電圧ｅ１（ｔ）がしきい値電圧ＶＴに達する（一致する）までの時間が長くなる。
【０１０３】
実施の形態１の設計方法では、先に仕様として演算期間Ｔ０を決定しておき、時間Ｔｍａｘをこの演算期間Ｔ０以下の長さに設定する。
【０１０４】
図３（ａ）からわかるように、しきい値電圧ＶＴは、少なくともＥｉ（ｍｉｎ）以下に設定することが好ましい。しきい値電圧ＶＴをＥｉ（ｍｉｎ）よりも大きく設定した場合、入力電圧Ｅｉがしきい値電圧ＶＴ以上であるときには予定している回路動作が成立する。しかし、しきい値電圧ＶＴをＥｉ（ｍｉｎ）よりも大きく設定した場合、入力電圧Ｅｉがしきい値電圧ＶＴよりも小さいときには、出力電圧ｅ１（ｔ）が始めからしきい値電圧ＶＴを下回っている。この場合、出力電圧ｅ１（ｔ）が減少していっても（コンデンサＣ１の電荷が放電されていっても）図３（ａ）に示すような出力電圧ｅ１（ｔ）としきい値電圧ＶＴとの交点が存在しなくなってしまう。よって、しきい値電圧ＶＴは、少なくともＥｉ（ｍｉｎ）以下に設定することが好ましい。
【０１０５】
実施の形態１の設計方法では、しきい値電圧ＶＴを以下のように設定することにする。
（数１１）
ＶＴ  ＝  ｋＴ  ×  Ｅｉ（ｍｉｎ）
ｋＴは、０＜ｋＴ＜１の範囲から予め決定しておく係数である。実施の形態１では、一例として、ｋＴ＝０．８にしている。
【０１０６】
図３（ａ）からわかるように、入力電圧Ｅｉが最大入力電圧Ｅｉ（ｍａｘ）に等しい場合、コンデンサＣ１の端子電圧である出力電圧ｅ１（ｔ）が、ｔ＝０から時間Ｔｍａｘを経過した時刻でしきい値電圧ＶＴと等しくなる。つまり、ｅ１（Ｔｍａｘ）＝ＶＴという関係が成立する。したがって、数式２と数式１１とを用いて、下記の関係式を得ることができる。
（数１２）
Ｅｉ（ｍａｘ）×ｅｘｐ（−Ｔｍａｘ／τ１）  ＝  ｋＴ×Ｅｉ（ｍｉｎ）
【０１０７】
数式１２から、時定数τ１を、次式のように表すことができる。
（数１３）
τ１  ＝  Ｔｍａｘ／｛ｌｎ（Ｅｉ（ｍａｘ）／（ｋＴ×Ｅｉ（ｍｉｎ）））｝
また、仕様として決定したべき指数α（実施の形態１ではα＝３）に基づいて、α＝τ１／τ２の関係から、時定数τ２を以下の式で求めることができる。
（数１４）
τ２  ＝  τ１／α
このようにして得たτ１、τ２を実現するように、ＲＣ回路部１０、２０を構成する抵抗素子Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２を適宜選定すればよい。以上述べたように、実施の形態１の設計方法によれば、無駄のない手順で所望の仕様の負のべき乗演算用アナログ演算回路を設計することができる。
【０１０８】
以上説明したように、実施の形態１のアナログ演算回路によれば、任意のべき指数の負のべき乗演算を行うことができる。
【０１０９】
また、実施の形態１によれば、２つのＲＣ回路、コンパレータおよびスイッチといった簡素な構成部品を組み合わせて、簡単な回路構成で、負のべき乗演算という複雑な演算を実現することができる。このような簡単な回路構成によれば、回路の集積化を行う上で極めて有利である。
【０１１０】
また、実施の形態１によれば、２つのＲＣ回路の時定数τ１、τ２の比によって、べき指数αが決定される。このため、抵抗素子やコンデンサを選択、変更するという簡単な作業によって、べき指数を所望の値に設定することができる。
【０１１１】
また、べき指数αの精度は、演算結果の精度を左右する重要な要素である。実施の形態１のアナログ演算回路は、時定数τ１、τ２の比が演算精度を決める主要なパラメータになるので、その演算精度が、回路を構成する個々の素子の精度には大きく依存しないという利点がある。
【０１１２】
また、実施の形態１のアナログ演算回路は、回路の周囲の温度環境の変化に対して高い柔軟性を有している。べき指数αは、演算の精度を左右する重要なパラメータである。実施の形態１のアナログ演算回路は、このべき指数αが、２つのＲＣ回路の時定数τ１、τ２の比によって決定される。周囲の温度環境が変化した場合その温度変化に応じた特性変化が個々の素子にそれぞれ現れるが、実施の形態１によれば、それらの特性変化分が演算精度に与える影響を小さく抑えることができる。その結果、実施の形態１のアナログ演算回路は、温度の異なる様々な環境下でも、演算精度を比較的高く保つことができる。
【０１１３】
また、例えば、従来用いられているような半導体装置（プロセッサ）を用いたデジタル計算機では、半導体を使用しているという特質上、温度補償を行うことがほぼ必須になる。これと比較すると、実施の形態１のアナログ演算回路によれば、２つのＲＣ回路、コンパレータおよびスイッチといった回路構成上、通常の使用では温度補償は必ずしも必要ではないという利点がある。
【０１１４】
また、実施の形態１によれば、２つのＲＣ回路の充放電を、コンパレータ１６およびサンプルホールド回路でサンプリングすることにより、べき乗演算を実現している。従って、実施の形態１は、演算時に消費される電力が少ないという特徴も備えている。
【０１１５】
尚、上述した実施の形態１では、端子１２が、前記第１の発明における「入力端子」に、ＲＣ回路部１０が前記第１の発明における「第１回路部」に、ＲＣ回路部２０が前記第１の発明における「第２回路部」に、それぞれ相当している。実施の形態１では、数式２の関数ｅ１（ｔ）および数式３の関数ｅ２（ｔ）が、それぞれ、前記第１の発明における「第１の指数関数」と「第２の指数関数」に相当している。
【０１１６】
また、上述した実施の形態１では、コンパレータ１６により、前記第１の発明における「比較回路部」が実現され、コンパレータ１６、スイッチＳ３、コンデンサＣ２および端子２４により、前記第１の発明における「保持回路部」が実現されている。なお、上記説明したように、実施の形態１では、コンデンサＣ２が、前記第１の発明における「第２回路部」および「保持回路部」の役割を兼任している。
【０１１７】
［実施の形態１の変形例］
（第１変形例）
実施の形態１では、スイッチＳ１、Ｓ２を同時にオンにして、ＲＣ回路部１０、２０におけるコンデンサＣ１、Ｃ２の放電を同時に開始している。しかしながら、本発明はこれに限られるものではない。
【０１１８】
例えば、スイッチＳ１をオンにした後、所定の遅延時間ΔｔＤをおいてスイッチＳ２をオンにしてもよい。具体的には、実施の形態１のアナログ演算回路にフリップフロップ回路等の遅延回路を組み合わせることにより、スイッチＳ１がオンになってからΔｔＤ後にスイッチＳ２がオンになるように、スイッチＳ１、Ｓ２を連動させることができる。この場合には、ＲＣ回路部１０の出力電圧ｅ１（ｔ）がＶＴに一致した時刻からΔｔＤ経過後にスイッチＳ３がオフになるように、コンパレータ１６およびスイッチＳ３を含むサンプルホールド用の回路を構成しておく。このように、サンプルホールド用の回路は、コンパレータ１６の出力が変化した時点で直ちにＲＣ回路部２０の出力を保持するという態様のみならず、コンパレータ１６の出力に応じて適宜特定の遅延時間を挟んでＲＣ回路部２０の出力を保持するという態様も取りうる。
【０１１９】
（第２変形例）
また、次のような変形を行うこともできる。先ず、実施の形態１と同様に、ＲＣ回路部１０、２０のコンデンサＣ１、Ｃ２の放電を同時に開始する。そして、ＲＣ回路部１０の出力電圧ｅ１（ｔ）としきい値電圧ＶＴとの比較を行い、コンデンサＣ１の放電を開始してからｅ１（ｔ）＝ＶＴの関係が成立する時刻ｔ１を特定する。放電開始時刻をｔ＝０と考えれば、時刻ｔ１の値が「ＲＣ回路部１０の出力変化の開始後（つまり、コンデンサＣ１の放電の開始後）にこのＲＣ回路部１０の出力が判定値（しきい値電圧ＶＴ）に一致するまでの時間」（以下、時間ΔＴと称す）を意味することになる。
【０１２０】
一方、ＲＣ回路部２０に関する動作については、実施の形態１とは異なり、次のような変形を加える。先ず、コンデンサＣ２の放電開始後、ある特定の時刻ｔａ（ｔａ≠０）のＲＣ回路部２０の出力電圧ｅ２（ｔａ）をサンプリングする。その後、時刻ｔａから上記の時間ΔＴが経過した後のＲＣ回路部２０の出力電圧ｅ２（ｔａ＋ΔＴ）もサンプリングする。この出力電圧ｅ２（ｔａ＋ΔＴ）を、出力電圧ＥＯｔａと称す。
【０１２１】
ここで、本変形例では、サンプリングした２つの出力値のうち、先に取得した出力電圧ｅ２（ｔａ）を、コンデンサＣ２の放電波形の初期値ＶＣｔａとして取り扱う。このように考えると、ＲＣ回路部２０は、仮想的に、初期値ＶＣｔａから時定数τ２で指数関数的に減衰していく出力波形（つまり、指数関数ＶＣｔａｅｘｐ（−ｔ／τ２）に従う出力波形）を発しているものと考えることができる。よって、ｅ２（ｔａ）は実施の形態１のＶＣの役割を、ｅ２（ｔａ＋Δｔ）は実施の形態１のＥＯの役割を、それぞれ担うことができる。
【０１２２】
上記の観点において、実施の形態１における数式変形の手順を同様に踏めば、最終的に、ＥＯｔａ＝（ＶＣｔａ×ＶＴα）×Ｅｉ−αという式を導くことができる。この数式は、数式９と同様の意義を有している。従って、本変形例の手法によっても、実施の形態１と同様に、入力電圧Ｅｉのマイナスα乗のべき乗演算の結果が得られることがわかる。
【０１２３】
また、次に述べるように、上述した時刻ｔａ（ｔａ≠０）の出力電圧ｅ２（ｔａ）をサンプリングしない変形例も可能である。この場合には、ＲＣ回路部１０、２０のコンデンサＣ１、Ｃ２の放電を同時に開始する。その後、ＲＣ回路部１０側は実施の形態１と同様に動作させ、コンパレータ１６にしきい値電圧ＶＴの比較判定を行わせる。その後、ｅ１（ｔ）＝ＶＴの成立時刻ｔ１からある特定の遅延時間ｔａだけ遅れて、ＲＣ回路部２０の出力電圧を保持する。保持された電圧は、ｅ２（ｔ１＋ｔａ）である。
【０１２４】
数式６を用いれば、ｅ２（ｔ１＋ｔａ）＝ＶＣｅｘｐ（−（ｔ１＋ｔａ）／τ２）＝｛ＶＣｅｘｐ（−ｔａ／τ２）｝×ｅｘｐ（−ｔ１／τ２）＝｛ＶＣｅｘｐ（−ｔａ／τ２）｝×ｅ２（ｔ１）が成り立つことがわかる。よって、保持された電圧ｅ２（ｔ１＋ｔａ）は、ｅ２（ｔ１）の定数倍（ＶＣｅｘｐ（−ｔａ／τ２）倍）の値である。つまり、数式９の値が定数倍されているだけだと考えることができるので、実施の形態１と同様に、端子２４に保持される電圧を、入力電圧Ｅｉに負のべき乗演算を施した値の定数倍の値として取り扱うことができる。
【０１２５】
（第３変形例）
実施の形態１は、コンデンサの放電時にこのコンデンサの端子に過渡的に現れる電圧変化を利用して、負のべき乗演算を行っている。しかしながら、本発明はこれに限られるものではない。コンデンサの充電時にコンデンサの端子に現れる電圧変化を利用してもよい。
【０１２６】
既述したように、コンデンサの充放電時の端子電圧の変化は、自然対数の底ｅ（exponential）を底とし、抵抗値およびキャパシタンス値によって定まる時定数τと時間ｔとをべき指数に含む関数に従う。よって、実施の形態１に示した回路を適宜変形することによって、実施の形態１と同様の原理に従って、コンデンサの充電時の過渡特性を利用した負のべき乗回路を実現することができる。
【０１２７】
なお、実施の形態１では、ＲＣ回路部１０が、入力電圧Ｅｉを初期値とし、かつ、時定数がτ１、底が自然対数の底ｅ（exponential）の指数関数に従う放電波形を示した。しかしながら、コンデンサの充電特性を利用する場合には、これとは逆に、コンデンサに印加する電圧を収束値として、コンデンサの端子電圧がある時定数で上昇していくことになる。従って、第３変形例では、ＲＣ回路部１０に代えて用いるコンデンサの充電回路が、入力電圧Ｅｉを収束値とし、かつ、時定数がτ１、底が自然対数の底ｅ（exponential）の指数関数に従って出力変化を示すことになる。
【０１２８】
（第４変形例）
実施の形態１では、抵抗素子とコンデンサとを直列接続したＲＣ直列回路を用いている。しかしながら、本発明はこれに限られるものではない。
【０１２９】
従来、抵抗素子とコンデンサとを組み合わせることによって、抵抗値とキャパシタンス値との積で規定される時定数τをべき指数に含み、かつ、自然対数の底ｅを底とする指数関数ｅ（−ｔ／τ）に従う出力波形を作成可能なことが知られている。例えば、ＲＣ並列回路やＲＣ直並列回路におけるコンデンサの端子電圧の変化（放電波形）も、同様の指数関数に従う。よって、ＲＣ並列回路やＲＣ直並列回路を、ＲＣ直列回路に代えて利用することもできる。
【０１３０】
また、従来、コンデンサを用いて抵抗素子を模擬することが可能な、所謂スイッチトキャパシタという回路が知られている。実施の形態１における抵抗素子Ｒ１、Ｒ２を、それぞれ、スイッチトキャパシタに置き換えることもできる。
【０１３１】
（第５変形例）
実施の形態１では、回路を構成する段階でべき指数αを仕様として決定している（具体的には、実施の形態１では、べき指数を３に設定している）。この仕様に応じて、抵抗素子Ｒ１、Ｒ２やコンデンサＣ１、Ｃ２を選定し、最終的に回路を作製している。ここで、抵抗素子Ｒ１、Ｒ２やコンデンサＣ１、Ｃ２として用いる抵抗素子やコンデンサは、単一の抵抗値やキャパシタンス値を有する通常の抵抗素子やコンデンサに限られない。抵抗素子Ｒ１、Ｒ２やコンデンサＣ１、Ｃ２を、可変抵抗器や可変コンデンサとすることができる。これにより抵抗値やキャパシタンス値を所望の値に変更することができ、時定数の比αを複数の値に変化させることができる。その結果、１つの回路によって、べき指数の異なる複数の負のべき乗演算を行うことができるようになる。
【０１３２】
なお、実施の形態１では、コンパレータ１６、スイッチＳ３、コンデンサＣ２によってサンプルホールド回路を構成した。しかしながら、これに代えて、従来用いられている他の種々のサンプルホールド回路を用いてもよい。
【０１３３】
実施の形態２．
以下、本発明の実施の形態２にかかるアナログ演算回路を説明する。実施の形態２のアナログ演算回路は、任意の正のべき乗演算を行うことができる。以下の説明では、便宜上、先ず、一例として、正の３乗のべき乗演算を行う形態を説明する。その後、実施の形態２の変形例として、任意の正のべき乗演算を行うことができることを述べる。なお、本実施形態では、実施の形態１と同じ構成については同一の符号を付して説明を行う。
【０１３４】
［実施の形態２の構成］
図４は、本発明の実施の形態２にかかるアナログ演算回路の回路図である。実施の形態２のアナログ演算回路は、ＲＣ回路部１０、２０に代えてＲＣ回路部３０およびＲＣ回路部４０を備えている。また、実施の形態２のアナログ演算回路は、端子１４に入力電圧Ｅｉが、端子１２に電源電圧ＶＣが、それぞれ印加されている。これらの点を除き、実施の形態２は、実施の形態１と同じ回路構成を有している。
【０１３５】
実施の形態２のアナログ演算回路は、ＲＣ回路部３０、４０におけるコンデンサがその放電時に示す過渡的な変化を利用して、正のべき乗演算を行うことができる。このように、コンデンサの放電特性を利用して演算を行うという点で、実施の形態１と実施の形態２とは共通している。
【０１３６】
本実施形態においては、説明の簡略化のために、ＲＣ回路部３０が含む抵抗素子Ｒ２１およびコンデンサＣ２１を、実施の形態１のＲＣ回路部１０における抵抗素子Ｒ１およびコンデンサＣ１と同じものとする。同じく説明の簡略化のために、ＲＣ回路部４０が含む抵抗素子Ｒ２２およびコンデンサＣ２２を、実施の形態１のＲＣ回路部２０における抵抗素子Ｒ２およびコンデンサＣ２と同じものとする。
【０１３７】
なお、ＲＣ回路部３０、４０のそれぞれの回路の時定数を、τ２１、τ２２とする。既述したように、実施の形態２ではＲＣ回路部３０、４０の抵抗素子とコンデンサに実施の形態１と同じものを用いているので、τ２１、τ２２は、実施の形態１のτ１、τ２のそれぞれと同じ値になる。また、実施の形態１においてコンデンサＣ１、Ｃ２の端子電圧を出力電圧ｅ１（ｔ）、ｅ２（ｔ）と呼称したのと同様に、実施の形態２ではコンデンサＣ２１、Ｃ２２の端子電圧を出力電圧ｅ２１（ｔ）、ｅ２２（ｔ）と呼称する。
【０１３８】
コンパレータ１６は、端子１４に印加される電圧と、出力電圧ｅ２１（ｔ）とを比較する。つまり、実施の形態２のアナログ演算回路では、端子１４に印加した入力電圧Ｅｉが、しきい値電圧としても機能することになる。
【０１３９】
実施の形態２のアナログ演算回路では、端子１２と端子２２にともに電源電圧ＶＣを印加するために、端子１２と端子２２とを接続している。これにより、実施の形態２では、回路構成の簡略化を達成している。
【０１４０】
［実施の形態２の動作］
実施の形態２のアナログ演算回路で演算を行う際には、実施の形態１と同様の操作方法を用いることができる。具体的には、先ず、端子１４に、所望の入力電圧Ｅｉを入力する。また、スイッチＳ１、Ｓ２をオフ、スイッチＳ３をオンにして、十分な時間を経過させる。これにより、コンデンサＣ２１、Ｃ２２が充電される。
【０１４１】
続いて、スイッチＳ１、Ｓ２をオンにして、演算を開始する。その後、出力電圧ｅ２１（ｔ）が入力電圧Ｅｉに達したら、コンパレータ１６がスイッチＳ３をオフにする。最終的に、端子２４に出力電圧ＥＯがホールドされる。
【０１４２】
図５は、出力電圧ｅ２１（ｔ）、ｅ２２（ｔ）がコンデンサＣ２１、Ｃ２２の放電時に描く波形を示している。実施の形態２では、端子１２、２２にともに電源電圧ＶＣが与えられているので、放電時における出力電圧ｅ２１（ｔ）、ｅ２２（ｔ）の波形の初期値はともに電源電圧ＶＣである。
【０１４３】
コンデンサＣ２１の端子電圧である出力電圧ｅ２１（ｔ）は、初期値がＶＣであり、ＲＣ回路部３０の時定数がτ２１であることから、次式で表すことができる。
（数１５）
ｅ２１（ｔ）  ＝  ＶＣ×ｅｘｐ（−ｔ／τ２１）
【０１４４】
また、コンデンサＣ２２の端子電圧である出力電圧ｅ２２（ｔ）は、初期値がＶＣであり、ＲＣ回路部４０の時定数がτ２２であることから、次式で表すことができる。
（数１６）
ｅ２２（ｔ）  ＝  ＶＣ×ｅｘｐ（−ｔ／τ２２）
【０１４５】
出力電圧ｅ２１（ｔ）が入力電圧Ｅｉに達する時刻をｔ２１とすると、数式１５に従って、次式の関係が成立する。
（数１７）
Ｅｉ  ＝  ｅ２１（ｔ２１）  ＝  ＶＣ×ｅｘｐ（−ｔ２１／τ２１）
【０１４６】
上記の数式１７を変形することにより、ｔ２１を、次の式で表すことができる。
（数１８）
ｔ２１  ＝  −τ２１×ｌｎ（Ｅｉ／ＶＣ）
【０１４７】
時刻ｔ２１においてコンデンサＣ２２の端子電圧がホールドされるので、出力電圧ＥＯは、数式１６および数式１８を用いて最終的に次式のように表すことができる。
（数１９）
ＥＯ  ＝  ｅ２２（ｔ２１）  ＝  （ＶＣ１−α）×Ｅｉα
但し、α＝τ２１／τ２２である。
【０１４８】
また、実施の形態２では、τ２１＝τ１かつτ２２＝τ２であるから、αの値は実施の形態１と同様に３である。従って、数式１９は、最終的に次式のように表される。
（数２０）
ＥＯ  ＝  （ＶＣ−２）×Ｅｉ３
【０１４９】
実施の形態２においても、電源電圧ＶＣは既知でありかつ一定である。数式２０の関係式からわかるように、出力電圧ＥＯは、入力電圧Ｅｉに正の３乗のべき乗演算を施した値（Ｅｉ３）の定数倍の値になる。これはすなわち、入力電圧Ｅｉに対して、３乗の正のべき乗演算を施したことにほかならない。
【０１５０】
［実施の形態２のアナログ演算回路におけるべき指数の変更］
実施の形態２においても、実施の形態１と同様に、時定数の比であるαの値が、べき指数としての役割を果たしている。従って、正のｎ乗のべき乗演算を行いたければ、時定数τ２１が時定数τ２２のｎ倍の大きさになるように抵抗素子Ｒ２１、Ｒ２２とコンデンサＣ２１、Ｃ２２を選定すればよいことになる。
【０１５１】
［実施の形態２の変形例］
（第１変形例）
実施の形態２では、端子１２、２２の両方に電源電圧ＶＣを印加した。しかしながら、本発明はこれに限られるものではない。端子１２と端子２２とに与える電圧を異なる値にしてもよい。
【０１５２】
端子１２に一定の電圧ＶＣ１を与え、端子２２に一定の電圧ＶＣ２を与えた場合、次の関係が成立する。
（数２１）
ｅ２１（ｔ）  ＝  ＶＣ１×ｅｘｐ（−ｔ／τ２１）
（数２２）
ｅ２２（ｔ）  ＝  ＶＣ２×ｅｘｐ（−ｔ／τ２２）
【０１５３】
実施の形態２で数式１９を求めたのと同様に、ｔ２１を媒介させて数式２１および２２を結びつけることにより、出力電圧ＥＯを次式のように表すことができる。
（数２３）
ＥＯ  ＝  （ＶＣ２×ＶＣ１−α）×Ｅｉα
【０１５４】
電圧ＶＣ１、ＶＣ２は既知でありかつ一定である。よって、数式２３の関係式を用いることにより、出力電圧ＥＯに基づいて、入力電圧Ｅｉに正のα乗のべき乗演算を施した結果（Ｅｉα）を得ることができる。
【０１５５】
なお、実施の形態１で説明した各種変形例は、実施の形態２にも適用することができる。
【０１５６】
上述したように、本発明にかかる実施の形態１と実施の形態２は共通の回路構成を備えている。この共通の回路構成によれば、各端子への電圧の印加の仕方によって、負のべき乗演算と正のべき乗演算をそれぞれ行うことができる。このように、実施の形態１、２で示した回路構成は、端子１２、１４に印加する電圧を変更（交換）することにより同一の回路によって正負のべき乗演算を行うことができるという、きわめて優れた特徴を有している。
【０１５７】
尚、上述した実施の形態２では、端子１４が、前記第２の発明における「入力端子」に、ＲＣ回路部３０が前記第２の発明における「第１回路部」に、ＲＣ回路部４０が前記第２の発明における「第２回路部」に、それぞれ相当している。実施の形態２では、数式１５の関数ｅ２１（ｔ）および数式１６の関数ｅ２２（ｔ）が、それぞれ、前記第２の発明における「第１の指数関数」と「第２の指数関数」に相当している。
【０１５８】
また、上述した実施の形態２では、コンパレータ１６により、前記第２の発明における「比較回路部」が実現され、コンパレータ１６、スイッチＳ３、コンデンサＣ２２および端子２４により、前記第２の発明における「保持回路部」が実現されている。
【０１５９】
実施の形態３.
以下、本発明の実施の形態３にかかるアナログ演算回路を説明する。実施の形態３のアナログ演算回路は、任意の入力値Ｘに対して対数演算を施した結果を出力することができる。この出力値に基づいて、その入力値の自然対数ｌｎＸを求めることができる。
【０１６０】
［実施の形態３の構成］
図６は、実施の形態３にかかるアナログ演算回路の回路図である。図６に示すように、実施の形態３のアナログ演算回路は、実施の形態１、２がＲＣ回路部１０、３０をそれぞれ有していたのと同様に、ＲＣ回路部５０を備えている。図６の回路図にあるように、ＲＣ回路部５０は、紙面左側でオペアンプＯＰ１、スイッチＳ１などと接続している。また、ＲＣ回路部５０は、紙面右側でコンパレータ１６と接続している。コンパレータ１６は、端子１４とも接続している。端子１４には、入力電圧Ｅｉが入力される。実施の形態３では、抵抗素子Ｒ３１とコンデンサＣ３１の接続点に現れる電圧を、ＲＣ回路部５０の出力電圧ｅ３１（ｔ）とする。
【０１６１】
実施の形態３のアナログ演算回路は、ランプ電圧発生回路６０を備えている。図６に示すように、ランプ電圧発生回路６０は、オペアンプＯＰ２、コンデンサＣ３２、抵抗素子Ｒ３２で構成された積分回路である。ランプ電圧発生回路６０は、後述の回路動作の説明でも述べるように、時間の経過に応じてその大きさが直線的に変化するような出力を発することができる。実施の形態３では、オペアンプＯＰ２の出力端とコンデンサＣ３２の一端との接続点６２に現れる電圧を、出力電圧ｅ３２（ｔ）と呼称する。
【０１６２】
コンデンサＣ３２には、スイッチＳ３２が並列に接続されている。このスイッチＳ３２を操作することにより、積分回路をリセットすることができる。オペアンプＯＰ２のプラス入力端子（非反転端子）には、２つの抵抗素子Ｒが接続されている。この２つの抵抗素子Ｒは、バイアスを加えるために備えられている。
【０１６３】
ランプ電圧発生回路６０は、スイッチＳ３３を介して、コンデンサＣ３０と端子２４に接続している。実施の形態３では、コンデンサＣ３０と端子２４の接続点６４に現れる電圧を、電圧ｅ３０（ｔ）と呼称する。
【０１６４】
スイッチＳ３３は、スイッチＳ３と同様に、コンパレータ１６の出力に応じてオンとオフとが切り換るように構成されている。これにより、実施の形態１、２と同様に、コンパレータ１６に入力される２つの電圧の値が一致したときに、その時刻のコンデンサＣ３０の端子電圧を保持（ホールド）することができる。ホールドされた電圧（つまり出力電圧ＥＯ）は、端子２４から取り出すことができる。
【０１６５】
実施の形態３のアナログ演算回路は、端子１２に電源電圧ＶＣが与えられ、端子２２に電源電圧の２倍の大きさの電圧が与えられる。図６では、便宜上、端子２２に与えられる電圧を２ＶＣと記載している。
【０１６６】
［実施の形態３の動作］
以下、実施の形態３のアナログ演算回路の動作を説明する。
【０１６７】
実施の形態３では、先ず、スイッチＳ３１がオフ、スイッチＳ３２、Ｓ３３がオンの状態で十分な時間を経過させる。これにより、コンデンサＣ３１が十分に充電され、コンデンサＣ３１の端子電圧である出力電圧ｅ３１（ｔ）は電源電圧ＶＣに等しくなっている。また、スイッチＳ３２がオンの状態になっているから、コンデンサＣ３２は完全に放電されている。これにより、ランプ電圧発生回路６０の出力電圧ｅ３２（ｔ）はＶＣに等しくなる。
【０１６８】
実施の形態３では、上記の状態から、スイッチＳ３１をオンに、スイッチＳ３２をオフに、それぞれ切り換える。この時刻を、便宜上、演算開始時刻として時刻ｔ＝０とする。よって、出力電圧ｅ３１（０）＝ＶＣおよび出力電圧ｅ３２（０）＝ＶＣの関係が成立している。スイッチＳ３１をオンにしてスイッチＳ３２をオフにすると、抵抗素子Ｒ３１を介してコンデンサＣ３１の放電が、抵抗素子Ｒ３２を介してコンデンサＣ３２の充電が、それぞれ開始される。
【０１６９】
図７は、出力電圧ｅ３１（ｔ）および出力電圧ｅ３２（ｔ）の時間変化を示した図である。図７に示すように、出力電圧ｅ３１（ｔ）は指数関数の曲線を描いて減少していき、出力電圧ｅ３２（ｔ）は直線を描いて減少していく。
【０１７０】
放電によりコンデンサＣ３１の電圧が減少していくので、出力電圧ｅ３１（ｔ）は、やがて入力電圧Ｅｉに一致する。出力電圧ｅ３１（ｔ）が入力電圧Ｅｉに一致すると、コンパレータ１６の出力が切り換ってスイッチＳ３３がオフになる。これにより、スイッチＳ３３がオフになった時刻の出力電圧ｅ３２（ｔ）が端子２４に保持される。
【０１７１】
コンデンサＣ３１の端子電圧である出力電圧ｅ３１（ｔ）は、初期値がＶＣであること、及び、ＲＣ回路部５０の時定数がτ３１（但し、τ３１＝Ｒ３１×Ｃ３１）であることから、次式で表すことができる。
（数２４）
ｅ３１（ｔ）  ＝  ＶＣ×ｅｘｐ（−ｔ／τ３１）
【０１７２】
出力電圧ｅ３１（ｔ）が入力電圧Ｅｉに一致した時刻をｔ３１と定義すると、下記の関係式が成立する。
（数２５）
Ｅｉ  ＝  ｅ３１（ｔ３１）  ＝  ＶＣ×ｅｘｐ（−ｔ３１／τ３１）
【０１７３】
数式２５から、ｔ３１は、次式で表すことができる。
（数２６）
ｔ３１  ＝  −τ３１×ｌｎ（Ｅｉ／ＶＣ）
【０１７４】
一方、ランプ電圧発生回路６０の出力電圧ｅ３２（ｔ）は、以下のように考えることができる。先ず、積分回路の時定数τ３２（但し、τ３２＝Ｒ３２×Ｃ３２とする）とする。演算期間をＴ０とし、τ３２＝Ｔ０／２と設定する。既述したように実施の形態３では出力電圧ｅ３２（ｔ）の初期値がＶＣであるから、出力電圧ｅ３２（ｔ）は次式で表すことができる。
（数２７）
ｅ３２（ｔ）  ＝  ＶＣ×（１−２ｔ／Ｔ０）
【０１７５】
数式２７の出力電圧ｅ３２（ｔ）の時刻ｔ３１における電圧が、出力電圧ＥＯである。従って、次式が成立する。
（数２８）
ＥＯ  ＝  ｅ３２（ｔ３１）  ＝  ＶＣ×（１−２ｔ３１／Ｔ０）
【０１７６】
数式２８に数式２６を代入することによりｔ３１を消去すると、次式が得られる。
（数２９）
ＥＯ  ＝  ＶＣ  ×  ｛１＋（２τ３１／Ｔ０）×ｌｎ（Ｅｉ／ＶＣ）｝
数式２９において、電源電圧ＶＣは一定の既知の値であり、時定数τ３１および演算期間Ｔ０も既知である。従って、数式２９を用いることにより、所望の入力電圧Ｅｉの自然対数ｌｎＥｉの値を、出力電圧ＥＯに基づいて得ることができる。
【０１７７】
［実施の形態３の設計方法］
実施の形態３では、入力電圧Ｅｉが対数関数で圧縮された値として出力される。この圧縮率は、放電波形を発生させるＲＣ回路部５０の時定数τ３１で決定される。実施の形態３では、先ず、出力電圧ＥＯが零になる入力電圧の値を決める（以下、この入力電圧をＥｉ０と称す）。続いて、時定数τ３１を、入力電圧がＥｉ０であるときに出力電圧ＥＯが零になるように求める。この時定数τ３１を実現するように、抵抗素子Ｒ３１及びコンデンサＣ３１を選定する。
【０１７８】
入力電圧がＥｉ０のときに出力電圧ＥＯが零になるような時定数τ３１は、数式２９により、次の式で表すことができる。
（数３０）
τ３１  ＝  Ｔ０／｛２×ｌｎ（ＶＣ／Ｅｉ０）｝
【０１７９】
以上説明したように、実施の形態３のアナログ演算回路によれば、任意の入力値に対して対数演算を施した結果を出力することができる。
【０１８０】
また、実施の形態３によれば、ＲＣ回路、ランプ電圧発生回路、コンパレータおよびスイッチという簡素な構成部品を組み合わせたシンプルな回路構成で、任意の入力値の自然対数の導出という複雑な演算を実現することができる。このような簡単な回路構成によれば、回路の集積化を行う上で極めて有利である。
【０１８１】
また、対数演算を行うことができる演算回路の一つとして、ログアンプが知られている。ログアンプは、半導体素子のＩ−Ｖ特性（電流−電圧特性）がエクスポーネンシャルｅ（exponential：自然対数の底）を底とする指数関数に従うことを利用して、その対数演算機能を実現している。実施の形態３は、このようなログアンプと比較して、非常に高い優位性を備えている。
【０１８２】
従来用いられているようなログアンプは、半導体の特性を利用しているため、原理的に、温度に応じた特性変化にともなう演算精度の低下が懸念される。また、半導体は温度に応じて特性が変化しやすく、従来のログアンプは温度補償がほぼ必須になっている。これに対し、実施の形態３の手法は、従来のログアンプのような、半導体のＩ−Ｖ特性にその演算の本質を依拠する演算手法とは根本的に異なっている。その結果、実施の形態３のアナログ演算回路は、高精度な演算を種々の環境下で安定的に実現することができる。また、実施の形態３のアナログ演算回路は、従来のログアンプと比べて飛躍的に簡素化された構成にでありながら、従来と同等以上の対数演算を実現することができる。また、通常の使用では温度補償は必ずしも必要ではないという優位点もある。
【０１８３】
また、実施の形態３によれば、ＲＣ回路とランプ電圧発生回路のそれぞれの放電波形を、コンパレータ１６およびサンプルホールド回路でサンプリングすることにより、対数演算を実現している。従って、実施の形態３は、演算時に消費される電力が少ないという特徴も備えている。
【０１８４】
尚、上述した実施の形態３では、端子１４が、前記第７の発明における「入力端子」に、ＲＣ回路部５０が、前記第７の発明における「第１回路部」に、ランプ電圧発生回路６０が、前記第７の発明における「第２回路部」に、コンパレータ１６が、前記第７の発明における「比較回路部」に、コンパレータ１６、スイッチＳ３３、コンデンサＣ３０および端子２４が、前記第７の発明における「保持回路部」に、それぞれ相当している。
【０１８５】
［実施の形態３の変形例］
（第１変形例）
実施の形態３では、ランプ電圧発生回路６０が数式２７に従う出力電圧ｅ３２（ｔ）を発することを利用して、アナログ演算回路を構成した。しかしながら、本発明のアナログ演算回路は、ランプ電圧発生回路を利用する態様のみに限定されるものではない。時間の経過に応じてその出力を直線的に変化させることができる回路（以下、便宜上、「線形出力回路」とも称す）を、ランプ電圧発生回路に代えて用いることができる。
【０１８６】
線形出力回路が発する出力の時間の関数は、より一般化すれば、次式のように時間の一次関数ｕ（ｔ）で表現することができる。ａおよびｂは定数である。
（数３１）
ｕ（ｔ）  ＝  ｂ−ａ×ｔ
なお、数式２７でｂ＝ＶＣ、ａ＝２ＶＣ／Ｔ０とおいたものが数式３１に相当する。
【０１８７】
以下のように、数式２７に代えて数式３１を用いて、実施の形態３で数式の変形、代入の手順を踏むことができる。先ず、数式２８は下記の式に書き換えることができる。
（数３２）
ＥＯ  ＝  ｕ（ｔ３１）  ＝  ｂ−ａ×ｔ３１
この式に、既述した数式２６のｔ３１を代入すれば、最終的に、次の式を導出することができる。
（数３３）
ＥＯ  ＝  ｂ＋ａ×｛τ３１×ｌｎ（Ｅｉ／ＶＣ）｝
【０１８８】
数式３３を用いることにより、所望の入力電圧Ｅｉの自然対数ｌｎＥｉの値を、アナログ演算回路の出力電圧ＥＯに基づいて得ることができる。このように、ランプ電圧発生回路に限らず、時間を変数とする一次関数に従ってその出力を変化させることができる回路を、本発明のアナログ演算回路に用いることができる。
【０１８９】
実施の形態４．
以下、実施の形態４のアナログ演算回路を説明する。実施の形態４は、実施の形態３のアナログ演算回路における対数演算のダイナミックレンジを拡大したものである。以下の説明では、実施の形態３で述べたアナログ演算回路を「基本対数演算回路」とも呼称し、実施の形態４にかかるダイナミックレンジを拡大したアナログ演算回路を「拡張対数演算回路」とも呼称する。
【０１９０】
基本対数演算回路へと入力する電圧（実施の形態３の入力電圧Ｅｉ）は、正の電圧である。また、基本対数演算回路には、通常、入力可能な電圧の範囲（以下、「入力可能電圧範囲」とも称す）が存在している。以下、この入力可能電圧範囲の下限を最小電圧Ｅａ−ｍｉｎと称し、入力可能電圧範囲の上限を最大電圧Ｅａ−ｍａｘと称す。
【０１９１】
最小電圧Ｅａ−ｍｉｎは、基本対数演算回路が行う対数演算を演算期間Ｔ０以内に終了させるという条件から定まる。また、基本対数演算回路では、コンパレータ１６が、指数関数的に減少する電圧波形を示す出力電圧（既述した出力電圧ｅ３２（ｔ））と、入力電圧Ｅｉとを比較している。比較の際、入力電圧Ｅｉが小さくなるほど、雑音やジッタによる影響を受けやすくなる。上記の点を考慮すると、最小電圧Ｅａ−ｍｉｎは、数１０ｍＶ以上に設定することが好ましい。
【０１９２】
最大電圧Ｅａ−ｍａｘは、理論的には、最大で基本対数演算回路に与える電源電圧ＶＣと同じ大きさにすることができる。しかしながら、コンパレータがヒステリシスを備えていることから、最大電圧Ｅａ−ｍａｘは電源電圧ＶＣよりも若干低めに設定することが好ましい。これにより、コンパレータの不動作を避けることができる。
【０１９３】
実施の形態４では、入力電圧Ｅｉが最小電圧Ｅａ−ｍｉｎ以下である場合にこの入力電圧Ｅｉを何倍かに増幅することにより、基本対数演算回路のダイナミックレンジの拡大を実現する。但し、増幅後の入力電圧Ｅｉが最大電圧Ｅａ−ｍａｘを超えないようにする。具体的には、入力電圧Ｅｉの増幅度（以下、「増幅度Ａ」と称す）を、最大電圧Ｅａ−ｍａｘを最小電圧Ｅａ−ｍｉｎで除した値とする（Ａ＝Ｅａ−ｍａｘ／Ｅａ−ｍｉｎ）。これにより、最小電圧Ｅａ−ｍｉｎ以下の入力電圧Ｅｉに対してＡ倍の増幅を行っても、増幅後の入力電圧であるＡ×Ｅｉが最大電圧Ｅａ−ｍａｘを超えないようにすることができる。
【０１９４】
上記のように入力電圧ＥｉをＡ倍に増幅した場合、基本対数演算回路から最終的に得られる出力電圧ＥＯには、このＡ倍の増幅の影響が重畳している。得られた出力電圧ＥＯからＡ倍の増幅の影響を取り除けば、最小電圧Ｅａ−ｍｉｎ以下の入力電圧Ｅｉに対して対数演算を施した結果を得ることができる。
【０１９５】
［実施の形態４の構成］
以下、上述の内容を考慮して構成された、実施の形態４のアナログ演算回路（拡張対数演算回路）の構成を説明する。図８は、実施の形態４の回路構成を示す図である。図８では、便宜上、基本対数演算回路（すなわち図６のアナログ演算回路）を、符号７０を付してブロックで表現している。図８に示すように、拡張対数演算回路は、基本対数演算回路７０に加え、増幅器７２、スイッチ７４、コンパレータ７６を備えている。なお、以下の説明では、基本対数演算回路７０の端子１４（図６参照）に印加される電圧を入力電圧Ｅａと称し、端子２４（図６参照）に現れる電圧を出力電圧Ｅｇと称する。
【０１９６】
基本対数演算回路７０は、増幅器７２と接続している。具体的には、基本対数演算回路７０の端子１４（図６参照）が、増幅器７２の出力端子と接続している。これにより、増幅器７２の出力が、入力電圧Ｅａとして基本対数演算回路７０に入力される。増幅器７２は、外部から制御信号を受けて、その増幅度を１倍とＡ倍のいずれかに切り換えることができる。このような構成によれば、増幅器７２は、入力電圧Ｅｉの入力を受けて、入力電圧Ｅｉを１倍あるいはＡ倍に増幅し、増幅後の電圧を入力電圧Ｅａとして基本対数演算回路７０に与えることができる。
【０１９７】
拡張対数演算回路は、コンパレータ７６を備えている。コンパレータ７６には、入力電圧Ｅｉと、最小電圧Ｅａ−ｍｉｎとが入力されている。コンパレータ７６は、入力電圧Ｅｉが最小電圧Ｅａ−ｍｉｎよりも大きければ（Ｅｉ＞Ｅａ−ｍｉｎであれば）、ハイ信号を発する。逆に、入力電圧Ｅｉが最小電圧Ｅａ−ｍｉｎ以下であれば（Ｅｉ≦Ｅａ−ｍｉｎであれば）、コンパレータ７６はロー信号を発する。以下、コンパレータ７６の発する信号をｃｔｒｌ信号とも称する。
【０１９８】
コンパレータ７６が発するｃｔｒｌ信号は、増幅器７２に入力される。ｃｔｒｌ信号がハイ信号であれば増幅器７２の増幅度は１倍に設定され、ｃｔｒｌ信号がロー信号であれば増幅器７２の増幅度はＡ倍に設定される。従って、入力電圧Ｅｉが最小電圧Ｅａ−ｍｉｎよりも大きければ（Ｅｉ＞Ｅａ−ｍｉｎであれば）、入力電圧Ｅｉがそのまま基本対数演算回路７０に入力される。逆に、入力電圧Ｅｉが最小電圧Ｅａ−ｍｉｎ以下であれば（Ｅｉ≦Ｅａ−ｍｉｎであれば）、入力電圧ＥｉがＡ倍に増幅された値（Ａ×Ｅｉ）が基本対数演算回路７０に入力される。
【０１９９】
基本対数演算回路７０は、減算器７８に接続している。減算器７８は、スイッチ７４にも接続している。減算器７８は、スイッチ７４から与えられる電圧を基本対数演算回路７０の出力電圧Ｅｇから差し引いて、出力電圧ＥＯとして外部に出力することができる。
【０２００】
スイッチ７４は、コンパレータ７６と接続し、ｃｔｒｌ信号の値に応じて切り換るように構成される。ｃｔｒｌ信号がハイのときにはスイッチ７４はＧＮＤ電位側に切り換る。この場合、減算器７８では出力電圧Ｅｇから電圧が差し引かれず、出力電圧Ｅｇがそのまま出力電圧ＥＯとなる。また、ｃｔｒｌ信号がローのときにはスイッチ７４は電圧ＶＢ側に切り換る。この場合、減算器７８では出力電圧Ｅｇから電圧ＶＢが差し引かれ、出力電圧ＥＯはＥｇ−ＶＢとなる。
【０２０１】
以上説明したように、本実施の形態の構成によれば、入力電圧Ｅｉが最小電圧Ｅａ−ｍｉｎよりも大きい場合には（Ｅｉ＞Ｅａ−ｍｉｎであれば）、入力電圧Ｅｉそのものを入力電圧Ｅａとすることができ、出力電圧Ｅｇそのものを出力電圧ＥＯとすることができる。また、入力電圧Ｅｉが最小電圧Ｅａ−ｍｉｎ以下であれば（Ｅｉ≦Ｅａ−ｍｉｎであれば）、入力電圧ＥｉのＡ倍の電圧Ａ×Ｅｉを入力電圧Ｅａとすることができ、出力電圧ＥｇからＶＢを差し引いた電圧Ｅｇ−ＶＢを出力電圧ＥＯとすることができる。
【０２０２】
［実施の形態４の電圧ＶＢの設定方法］
電圧ＶＢは、入力電圧ＥｉをＡ倍に増幅した場合に、出力電圧Ｅｇから差し引かれる電圧である。実施の形態４は、この電圧ＶＢを、後述する特定の大きさに設定する。これにより、出力電圧ＥｇからＡ倍の増幅の影響を取り除くことができる。
【０２０３】
基本対数演算回路７０への入力電圧Ｅａは、拡張対数演算回路への入力電圧Ｅｉの大きさによって、下記のいずれかの値をとる。
（１）Ｅａ  ＝  Ｅｉ  （但し、Ｅｉ＞Ｅａ−ｍｉｎ）
（２）Ｅａ  ＝  Ａ×Ｅｉ  （但し、Ｅｉ≦Ｅａ−ｍｉｎ）
【０２０４】
実施の形態３で述べた数式２９に従えば、Ｅａ＝Ｅｉの場合における基本対数演算回路７０の出力電圧Ｅｇは、下記の式で表すことができる。
（数３４）
Ｅｇ  ＝  ＶＣ  ×  ｛１＋（２τ３１／Ｔ０）×ｌｎ（Ｅｉ／ＶＣ）｝
ここで、ＶＣは一定の電圧、Ｔ０は演算期間、τ３１は基本対数演算回路７０における積分回路の時定数である。
【０２０５】
一方、Ｅａ＝Ａ×Ｅｉの場合における基本対数演算回路７０の出力電圧をＥｇｇとすると、Ｅｇｇは下記の式で表すことができる。
（数３５）
Ｅｇｇ  ＝  ＶＣ  ×  ｛１＋（２τ３１／Ｔ０）×ｌｎ（Ａ×Ｅｉ／ＶＣ）｝
【０２０６】
ｌｎ（Ａ×Ｅｉ／ＶＣ）＝ｌｎ（Ｅｉ／ＶＣ）＋ｌｎＡの関係が成り立つので、数式３５を下記のように変形することができる。
（数３６）
Ｅｇｇ  ＝  ＶＣ×｛１＋（２τ３１／Ｔ０）×ｌｎ（Ｅｉ／ＶＣ）｝
＋  ＶＣ×（２τ３１／Ｔ０）×ｌｎＡ
＝  Ｅｇ  ＋  ＶＣ×（２τ３１／Ｔ０）×ｌｎＡ
【０２０７】
数式３６における右辺第２項は、入力電圧ＥｉをＡ倍したことによる増分である。従って、この増分をＥｇｇから差し引くことにより、入力電圧Ｅｉに対数演算を施した結果を求めることができる。すなわち、電圧ＶＢを次式によって定義することができる。
（数３７）
ＶＢ  ＝  ＶＣ×（２τ３１／Ｔ０）×ｌｎＡ
【０２０８】
以上説明したように、実施の形態４にかかるアナログ演算回路によれば、必要に応じて入力電圧ＥｉをＡ倍に増幅し、基本対数演算回路７０に与えることができる。そして、Ａ倍の増幅をかけた場合に、基本対数演算回路７０の出力電圧Ｅｇから、このＡ倍の増幅の影響を十分に取り除くことができる。従って、最小電圧Ｅａ−ｍｉｎ以下の入力電圧Ｅｉに対しても対数演算を施すことができるようになり、Ｅａ−ｍｉｎ／ＡからＥａ−ｍａｘの範囲の入力電圧Ｅｉに対して、数式２８の関係式に基づいて対数演算を行うことが可能になる。このように、実施の形態４によれば、実施の形態３のアナログ演算回路における対数演算の範囲を、その演算精度を十分に保ちながら、最小電圧Ｅａ−ｍｉｎ以下の入力電圧Ｅｉをも許容できるように拡張することができる。
【０２０９】
なお、時定数τ３１は、出力電圧ＥＯをフルスケールで出力できるように設定することが好ましい。そのためには、入力電圧Ｅｉが最小電圧Ｅａ−ｍｉｎに等しい場合に出力電圧ＥＯが零になるように、τ３１を設定すればよい。この条件を満たすτ３１は、数式３０に基づいて、次式で表すことができる。
（数３８）
τ３１  ＝  Ｔ０／｛２×ｌｎ（ＶＣ／Ｅａ−ｍｉｎ）｝
【０２１０】
［実施の形態４に関するシミュレーション結果］
以下、図９および１０を用いて、実施の形態４に関するシミュレーション結果を説明する。本シミュレーションでは、基本対数演算回路７０への許容最小電圧Ｅａ−ｍｉｎを４０ｍＶ、許容最大電圧Ｅａ−ｍａｘを４Ｖとする。従って、既述したＡ＝Ｅａ−ｍａｘ／Ｅａ−ｍｉｎの式を利用して、増幅器７２の増幅度Ａは１００倍に設定する。また、このシミュレーションでは、基本対数演算回路７０のダイナミックレンジは４０ｄＢであるものとする。
【０２１１】
電源電圧ＶＣは５Ｖ、演算期間Ｔ０は０．９ｍｓ（ミリ秒）と設定する。時定数τ３１は、数式３８を利用することにより、０．０９７２１５６ｍｓと設定することができる。また、電圧ＶＢは、数式３３を用いることにより、４．０７５０１Ｖと設定することができる。
【０２１２】
図９は、拡張対数演算回路に種々の入力電圧Ｅｉを与えた場合の、基本対数演算回路７０の出力である出力電圧ＥｇおよびＥｇｇを示した図である。図９に示すように、出力電圧Ｅｇと出力電圧Ｅｇｇの出力範囲は等しい。また、図９には、出力電圧Ｅｇｇから電圧ＶＢを差し引いた値Ｅｇｇ−ＶＢが、点線で示されている。Ｅｇｇ−ＶＢのラインとＥｇのラインは、図９の紙面中央にて良好に連結している。このように、ダイナミックレンジが拡大されていることがわかる。
【０２１３】
図１０は、拡張対数演算回路の入出力特性を示している。図１０によれば、４００μＶから４Ｖの範囲の入力電圧Ｅｉに対して、良好に対数演算が行われていることが把握できる。その結果、基本対数演算回路７０のダイナミックレンジは、８０ｄＢまで拡大されたことになる。
【０２１４】
［実施の形態４の変形例］
実施の形態４では、増幅器７２、コンパレータ７６、スイッチ７４などの構成を付加することにより、基本対数演算回路７０のダイナミックレンジを拡大した。ここで述べたダイナミックレンジの拡大の方式を、更に他段階に行うことができる。つまり、拡張対数演算回路に対して、更に、増幅器７２、コンパレータ７６、スイッチ７４と同様の構成を付加することにより、その拡張対数演算回路のダイナミックレンジをもう一段階大きくすることができる。
【０２１５】
なお、実施の形態４で定めたＥａ−ｍｉｎに拘束されることなく、コンパレータ７６へと入力する電圧を適宜変更してもよい。
【０２１６】
なお、非特許文献１には、ＲＣ回路の持つ時間と電圧との対数的関係に基づいて対数演算を行う回路が記載されている。しかしながら、非特許文献１に記載された回路構成では、原理的に演算誤差が大きい（文献中の演算結果を見れば明らかである）。また、演算結果が収束するまでにかなりの時間を要するという欠点もある。これらの観点においても、実施の形態４のアナログ演算回路は優れた性能を有している。
【０２１７】
実施の形態５．
以下、本発明の実施の形態５にかかるアナログ演算回路を説明する。実施の形態５のアナログ演算回路は、自然対数の底ｅ（exponential）を底とする指数演算を行うことができる。具体的には、実施の形態５の指数演算とは次のような演算を意味する。ある入力値Ｘを、実施の形態５のアナログ演算回路に入力する。その後、この入力値Ｘに応じて、実施の形態５のアナログ演算回路が、ｅＸの定数倍の値を出力することができる。
【０２１８】
［実施の形態５の構成］
図１１は、実施の形態５のアナログ演算回路の回路図である。実施の形態５のアナログ演算回路は、実質的には、実施の形態３のアナログ演算回路におけるＲＣ回路部５０とランプ電圧発生回路６０の役割を交換したものである。
【０２１９】
図１１に示すように、実施の形態５のアナログ演算回路は、ランプ電圧発生回路９０を備えている。ランプ電圧発生回路９０は、ランプ電圧発生回路６０と同様に、抵抗素子Ｒ４１、コンデンサＣ４１およびスイッチＳ４１を含んでいる。ランプ電圧発生回路９０の出力電圧ｅ４１（ｔ）は、コンパレータ１６に入力される。また、コンパレータ１６には、端子１４を介して入力電圧Ｅｉも入力されている。
【０２２０】
図１１に示すように、実施の形態５のアナログ演算回路は、ＲＣ回路部１００を備えている。ＲＣ回路部１００は、ＲＣ回路部１０、２０および５０と同様に、抵抗素子とコンデンサが直列接続された回路である。
【０２２１】
ＲＣ回路部１００の出力電圧ｅ４２（ｔ）は、オペアンプ１０２に入力されている。オペアンプ１０２の出力端子は、スイッチＳ４３を介して、コンデンサＣ４０と端子２４に接続している。また、オペアンプ１０２の出力端子は、オペアンプ１０２のマイナス入力端子に帰還的に入力されている。このような構成によれば、接続点１０４に出力電圧ｅ４２（ｔ）そのものが現れる。実施の形態５では、コンデンサＣ４０と端子２４に現れる電圧を、電圧ｅ４０（ｔ）と呼称する。
【０２２２】
スイッチＳ４３は、スイッチＳ３などと同様に、コンパレータ１６の出力に応じてオンとオフとが切り換るように構成されている。これにより、コンパレータ１６に入力される２つの電圧の値が一致したときに（つまり、ｅ４１（ｔ）＝Ｅｉが成立したときに）、その時刻のコンデンサＣ４０の端子電圧を保持（ホールド）することができる。ホールドされた電圧（つまり出力電圧ＥＯ）は、端子２４から取り出すことができる。
【０２２３】
実施の形態５のアナログ演算回路は、端子１２に電源電圧ＶＣの２倍の電圧２ＶＣが与えられ、端子２２に電源電圧ＶＣが与えられる。
【０２２４】
［実施の形態５の動作］
以下、実施の形態５のアナログ演算回路の動作を説明する。
【０２２５】
実施の形態５では、先ず、スイッチＳ４１、Ｓ４３がオン、スイッチＳ４２がオフの状態で十分な時間を経過させる。これにより、コンデンサＣ４１が完全に放電され、ランプ電圧発生回路９０の出力電圧ｅ４１（ｔ）はＶＣに等しくなる。また、コンデンサＣ４２は十分に充電され、コンデンサＣ４２の端子電圧である出力電圧ｅ４２（ｔ）は、ＶＣと等しくなっている。
【０２２６】
実施の形態５では、上記の状態から、スイッチＳ４１をオフに、スイッチＳ４２をオンに、それぞれ切り換える。この時刻を、便宜上、演算開始時刻として時刻ｔ＝０とする。よって、出力電圧ｅ４１（０）＝ＶＣおよび出力電圧ｅ４２（０）＝ＶＣの関係が成立している。スイッチＳ４１をオフにしてスイッチＳ４２をオンにすると、抵抗素子Ｒ４１を介してコンデンサＣ４１の充電が、抵抗素子Ｒ４２を介してコンデンサＣ４２の放電が、それぞれ開始される。
【０２２７】
図１２は、出力電圧ｅ４１（ｔ）および出力電圧ｅ４２（ｔ）の時間変化を示した図である。図１２に示すように、出力電圧ｅ４１（ｔ）は直線を描いて減少していき、出力電圧ｅ４２（ｔ）は指数関数の曲線を描いて減少していく。
【０２２８】
コンデンサＣ４１の充電が進むにつれて出力電圧ｅ４１（ｔ）は減少し、やがて、出力電圧ｅ４１（ｔ）は入力電圧Ｅｉに一致する。出力電圧ｅ４１（ｔ）が入力電圧Ｅｉに一致すると、コンパレータ１６の出力が切り換ってスイッチＳ４３がオフになる。これにより、スイッチＳ４３がオフになった時刻の出力電圧ｅ４２（ｔ）が端子２４に保持される。
【０２２９】
ランプ電圧発生回路９０の出力電圧ｅ４１（ｔ）は、演算期間をＴ０とすると、初期値がＶＣであることから、下記の式で表すことができる。
（数３９）
ｅ４１（ｔ）  ＝  ＶＣ×（１−２ｔ／Ｔ０）
但し、演算期間Ｔ０は、ランプ電圧発生回路９０の積分回路の時定数τ４１（但し、τ４１＝Ｒ４１×Ｃ４１）との間で、τ４１＝Ｔ０／２の関係を有している。なお、数式３９は、数式２７と対応している。
【０２３０】
また、コンデンサＣ４２の端子電圧である出力電圧ｅ４２（ｔ）は、初期値がＶＣであること、及び、ＲＣ回路部１００の時定数がτ４２（但し、τ４２＝Ｒ４２×Ｃ４２）であることから、次式で表すことができる
（数４０）
ｅ４２（ｔ）  ＝  ＶＣ×ｅｘｐ（−ｔ／τ４２）
【０２３１】
出力電圧ｅ４１（ｔ）が入力電圧Ｅｉに一致する時刻をｔ４１と定義すると、下記の関係式が成立する。
（数４１）
Ｅｉ  ＝  ｅ４１（ｔ４１）  ＝  ＶＣ×（１−２ｔ４１／Ｔ０）
【０２３２】
数式４１から、ｔ４１は、次式で表すことができる。
（数４２）
ｔ４１  ＝  （−Ｔ０／２）×｛（Ｅｉ／ＶＣ）−１｝
【０２３３】
時刻ｔ４１でコンデンサＣ４２の端子電圧がコンデンサＣ４０にホールドされるので、出力電圧ＥＯは、式４０および式４２を用いて次式で表すことができる。
（数４３）
ＥＯ＝  ｅ４２（ｔ４１）  
＝  ｛ＶＣ×ｅｘｐ（−Ｔ０／２τ４２）｝×ｅｘｐ（Ｔ０Ｅｉ／２τ４２ＶＣ）
数式４３において、電源電圧ＶＣは一定の既知の値であり、時定数τ４２および演算期間Ｔ０も既知である。従って、数式４３によれば、出力電圧ＥＯが、ａとｂをある定数とした場合のｅ（ａ×Ｅｉ／ｂ）に比例する値になる（ここで、ａ＝Ｔ０、ｂ＝２τ４２ＶＣである）。以上説明したように、実施の形態５のアナログ演算回路によれば、任意の入力値に対して指数演算を施した結果を出力することができる。
【０２３４】
また、実施の形態５は、実施の形態３と同様に回路構成が簡単なので、回路の集積化を行う上で極めて有利である。その他、実施の形態３が備える種々の利点を、実施の形態５も備えている。
【０２３５】
なお、従来、アンチログアンプという半導体集積回路が知られている。このアンチログアンプは、前述したログアンプと同様に、半導体が備える電気的特性を利用して指数演算を行うものである。一方、実施の形態５は、半導体の特性を利用する方式とは根本的に異なる方式によって、指数演算を実現している。その結果、実施の形態３が従来のログアンプに対して高い優位性を備えるのと同様に、従来のアンチログアンプに比較して非常に高い優位性を備えている。
【０２３６】
また、実施の形態３によれば、ＲＣ回路とランプ電圧発生回路のそれぞれの放電波形を、コンパレータ１６およびサンプルホールド回路でサンプリングすることにより、対数演算を実現している。従って、実施の形態３は、演算時に消費される電力が少ないという特徴も備えている。
【０２３７】
尚、上述した実施の形態５では、端子１４が、前記第８の発明における「入力端子」に、ＲＣ回路部１００が、前記第８の発明における「第１回路部」に、ランプ電圧発生回路９０が、前記第８の発明における「第２回路部」に、コンパレータ１６が、前記第８の発明における「比較回路部」に、コンパレータ１６、スイッチＳ４３、コンデンサＣ４０および端子２４が、前記第８の発明における「保持回路部」に、それぞれ相当している。
【０２３８】
実施の形態６.
実施の形態１乃至６のアナログ演算回路の各々は、ＲＣ回路部１０、２０、３０、４０、５０、１００をそれぞれ含んでいる。これらのＲＣ回路部は、抵抗素子とコンデンサが直列接続されたＲＣ直列回路であり、抵抗素子とコンデンサの接続点における電圧（つまりコンデンサの端子電圧）を出力電圧として外部に発する。
【０２３９】
ところで、従来、抵抗素子とインダクタンス素子（コイル）とを組み合わせて構成されるＲＬ回路が知られている。抵抗素子Ｒとインダクタンス素子（コイル）Ｌの直列回路に、一定電圧Ｖｃを加えたとする。このときインダクタンス素子Ｌの端子電圧ｅ（ｔ）は次式のように表される。
（数４４）
ｅ（ｔ）  ＝  Ｖｃ×ｅｘｐ（−ｔ／τ）
ただし、τ＝Ｌ／Ｒである。
【０２４０】
数式４４からわかるように、ＲＬ回路の端子電圧は、自然対数の底ｅ（exponential）を底とし、抵抗値およびインダクタンス値によって定まる時定数τと時間ｔとをべき指数に含む関数に従って変化する。このように、ＲＬ回路のインダクタンス素子の端子電圧と、ＲＣ回路のコンデンサの端子電圧は、同様な変化を示す。
【０２４１】
そこで、実施の形態６では、実施の形態１乃至５においてＲＣ回路部が担っていた役割を、ＲＬ回路によって代替させる。具体的には、実施の形態１乃至５のＲＣ回路を、ＲＬ回路に交換する。この場合にも、実施の形態１乃至５で述べたのと同様に、端子２４に現れる出力電圧ＥＯを、各種の演算の結果として取り扱うことができる。
【０２４２】
なお、上述した実施の形態１乃至７では、電圧値を出力信号として利用している。しかしながら、本発明はこれに限られるものではない。電流値を出力信号として利用してもよい。
【０２４３】
実施の形態７．
以下、本発明にかかる実施の形態７について述べる。実施の形態７の距離測定装置は、２つのコイル間の距離を、電磁誘導を利用して測定することができる。具体的には、２つのコイルのうち、一方のコイルで交流磁界を発生させ、他方のコイルでこの交流磁界に応じた起電力を検出し、検出した電圧値に基づいて２つのコイル間の距離を特定する。
【０２４４】
交流磁界の大きさは、磁界の発生源から距離の略３乗で減衰していく。実施の形態７では、この略３乗の減衰の特性を、負のべき乗演算を行うことができる演算回路を用いて直線化する。その結果、コイル間の距離に比例した電圧を得ることができる。実施の形態７では、このような負のべき乗演算を行うために、実施の形態１にかかるアナログ演算回路を用いている。
【０２４５】
［実施の形態７の構成］
図１３は、実施の形態７の距離測定装置の構成を示す図である。実施の形態７の距離測定装置は、交流磁場を発生させる励磁コイル１１０と、励磁コイル１１０が発生した磁場を検出するための検出コイル１１２とを備えている。検出コイル１１２には、励磁コイル１１０が発生させた交流磁場に応じて、交流電圧が発生する。実施の形態７は、検波整流回路１２０を備えている。検波整流回路１２０は、検出コイル１１２に発生する交流電圧を検波、整流して直流の電圧ＥＳに変換する。実施の形態７によれば、交流磁場を用いているので、地磁気の影響を消去することができる。なお、以下の説明において、電圧ＥＳを、便宜上、検出電圧ＥＳなどと称すこともある。また、この電圧ＥＳは、上述したように、コイル間距離ｒに応じて変化する。従って、以下の説明では、ｒを変数とする関数を意味するように、電圧ＥＳ（ｒ）と記載することがある。
【０２４６】
検波整流回路１２０の出力信号である電圧ＥＳは、べき乗演算回路１２２に入力される。このべき乗演算回路１２２は、実施の形態１のアナログ演算回路であり、所望のべき指数αの負のべき乗演算を行うことができる。
【０２４７】
励磁コイル１１０と検出コイル１１２が、同一直線上に間隔ｒで配置されているものとして、以下説明を行う。一般的に、コイル長に比べてコイル間距離（実施の形態７における距離ｒ）が十分に大きい場合には、２つのコイル間の距離と、一方のコイルが発した磁場によって他方のコイルに発生する交流電圧を検波整流して得られる直流検出電圧の大きさとが、べき指数がマイナス３乗のべき乗則に従うということが知られている。つまり、コイル間距離ｒが十分に大きければ、電圧ＥＳの大きさは、コイル間距離ｒの３乗（つまりｒ−３）に比例して減衰する。これに対し、コイル間距離ｒが十分に大きくない場合には、べき指数の大きさは３とは異なる値となる。
【０２４８】
以下、便宜上、電圧ＥＳが距離のマイナスβ乗に比例して減衰するものとして、説明を行う。べき指数をβで表すと、コイル間距離ｒと検波整流回路１２０の出力電圧ＥＳ（ｒ）との関係は、次式のように表される。
（数４５）
ＥＳ（ｒ）  ＝  ＫＳ×ｒ−β
ここで、ＫＳは、励磁電流の大きさと、コイルの形状と、検波整流回路１２０の増幅度に応じて定まる定数である。検波整流回路１２０の増幅度は、対象とする距離測定の範囲に対して適切な出力電圧が得られるように定めておくことが好ましい。
【０２４９】
べき乗演算回路１２２においてα乗のべき乗演算を行うものとすると、べき乗演算回路１２２の出力電圧ＥＯ（ｒ）について次の式が成立する。
（数４６）
ＥＯ（ｒ）  ＝  ＫＰ×（ＥＳ（ｒ））−α
ここで、ＫＰは、実施の形態１のアナログ演算回路のＶＴ×ＶＣαの値に相当する定数である。数式４５および数式４６から、コイル間距離ｒとべき乗演算回路１２２の出力電圧ＥＯ（ｒ）との間に、次式が成立する。
（数４７）
ＥＯ（ｒ）  ＝  ＫＰ×（ＫＳ×ｒ−β）−α  ＝  （ＫＰ×ＫＳ−α）×ｒβα
【０２５０】
実施の形態１で述べたように、べき指数αはべき乗演算回路１２２が備える２つのＲＣ回路の時定数の比τ１／τ２で定まる。よって、ＲＣ回路の抵抗素子、コンデンサを適宜選定することにより、αを任意の値に設定することが可能である。α＝１／βの関係が成立するようにαの値を定めることにより、次式の関係を成立させることができる。
（数４８）
ＥＯ（ｒ）  ＝  （ＫＰ×ＫＳ−α）×ｒ    
＝  Ｋｄ×ｒ
但し、α＝１／βとし、Ｋｄ＝ＫＰ×ＫＳ−αとする。
【０２５１】
数式４８は、距離のβ乗に比例して減衰する電圧ＥＳが、べき乗演算回路１２２によって直線化されたことを示している。以上説明したように、実施の形態７の距離測定装置によれば、コイル間距離ｒに応じて非線形的に減衰する検出電圧を、距離ｒに比例する線形な出力に変換することができる。出力電圧ＥＯ（ｒ）を利用して、コイル間距離ｒを精度よく特定することができる。
【０２５２】
なお、上記の説明では理想的な状況を想定したが、本願発明者は、直線化の精度に影響を与える要因がいくつか存在することも見出している。これらの要因のなかで、本願発明者は、特に、検波整流回路１２０のオフセット電圧に着目した。オフセット電圧をＥＯＳで表すと、検出電圧ＥＳ（ｒ）を次式で表すことができる。
（数４９）
ＥＳ（ｒ）  ＝  ＫＳｒ−β＋ＥＯＳ
【０２５３】
数式４９の電圧ＥＳ（ｒ）を入力した場合には、べき乗演算回路１２２の出力ＥＯ（ｒ）は次式によって表すことができる。なお、α＝１／βである。
（数５０）
ＥＯ（ｒ）  ＝  ＫＰ×（ＫＳｒ−β＋ＥＯＳ）−１／β
＝  Ｋｄｒ×｛１＋（ＥＯＳ×ｒβ）／ＫＳ｝−１／β
数式５０から、オフセット電圧ＥＯＳを考慮した場合、距離ｒが大きくなるほど直線化の精度が低下していくことがわかる。よって、検波整流回路１２０は、低オフセットかつ低ドリフトタイプの演算増幅器を用いて構成することが好ましい。
【０２５４】
［実施の形態７のべき指数βの決定方法］
上述したように、コイル間距離ｒに応じて、電圧ＥＳの大きさがコイル間距離ｒの何乗に比例するかが変わる。以下、実施の形態７における、べき指数βの決定方法を説明する。ここでは、理論的な考察に基づいて、べき指数βを決定する。
【０２５５】
以下、励磁コイル１１０と検出コイル１１２を、図１４に示すように同一直線上に距離ｒで配置した場合について考える。距離ｒはコイル端からコイル端までの距離である。励磁コイル１１０と検出コイル１１２は空芯であり、形状は同じである。コイルの半径をａ、巻き数をＮ、コイルの長さをｌ、自己インダクタンスをＬ、コイル聞の相互インダクタンスをＭで表す。また、励磁コイル１１０の紙面左方の端部を、コイル端１１０ａと、励磁コイル１１０の紙面右方の端部をコイル端１１０ｂと、それぞれ呼称する。検出コイル１１２の紙面左方の端部を、コイル端１１２ａと、検出コイル１１２の紙面右方の端部をコイル端１１２ｂと、それぞれ呼称する。
【０２５６】
励磁コイル１１０に正弦波の交流電流ｉｅ（ｔ）を流すと、電磁誘導によって、検出コイル１１２に正弦波の交流電圧ｅｄ（ｔ）が発生する。交流電圧ｅｄ（ｔ）の振幅は、コイル間の相互インダクタンスＭに比例する。したがって、コイル間距離と検出電圧との関係を導出するには、コイル間距離ｒと相互インダクタンスＭとの関係を求めればよい。
【０２５７】
相互インダクタンスは、有限長コイルの自己インダクタンスから算出できる。有限長コイルの自己インダクタンスＬは、次式のように表される。
【数５１】
2009187497.tif 000003
【０２５８】
ここで、μ０は真空の透磁率、右辺の第１の係数は長岡係数である。長岡係数は、ｐ＝２ａ／ｌの関数として、次式のように表される。
【数５２】
2009187497.tif 000004
【０２５９】
ただし、Ｋ（ｐ）、Ｅ（ｐ）は第１種完全楕円積分および第２種完全楕円積分であり、それぞれ、次の式で表される。
【数５３】
2009187497.tif 000005
【数５４】
2009187497.tif 000006
【０２６０】
数式５２を用いて計算した長岡係数を、図１５に示す。長岡係数が求められると、自己インダクタンスは数式５１を用いて計算することができる。
【０２６１】
相互インダクタンスＭは、コイル間距離ｒの関数であり、次の式を用いて算出できる。
（数５５）
Ｍ（ｒ）  ＝  （Ｌ１４＋Ｌ２３−Ｌ１３−Ｌ２４）／２
ここで、右辺の自己インダクタンスは、図１４に示した励磁コイル１１０と検出コイル１１２の間にもコイルが巻かれているとしたときの自己インダクタンスである。
【０２６２】
具体的には、Ｌ１４は、コイル端１１０ａからコイル端１１２ｂまで均一にコイルが巻かれているとしたときの自己インダクタンスを表している。Ｌ２３は、コイル端１１０ｂからコイル端１１２ａまで、Ｌ１３は、コイル端１１０ａからコイル端１１２ａまで、Ｌ２４は、コイル端１１０ｂからコイル端１１２ｂまで、それぞれ均一にコイルが巻かれているとしたときの自己インダクタンスを表している。これら４つの自己インダクタンスＬ１４、Ｌ２３、Ｌ１３、Ｌ２４は、それぞれ、２ｌ＋ｒ、ｒ、ｌ＋ｒ、ｌ＋ｒのコイル長を備えるコイルの自己インダクタンスに相当すると考えることができる。
【０２６３】
図１６は、コイルの半径ａを１．５×１０−３ｍ、コイル長ｌを０．０１ｍ、コイルの巻き数Ｎを７００として、理論的に求めたコイル間距離と相互インダクタンスとの関係を示す図である。ここでは、コイル間距離ｒが、０．０４〜０．２０ｍの範囲におかれるものとして考えている。
【０２６４】
得られた特性を両対数でプロットして回帰直線を求めると、次の式が得られた。
（数５６）
ｌｏｇ｛Ｍ（ｒ）｝  ＝  −１１．１６０６−２．７１７７８×ｌｏｇ（ｒ）
この式は、下記のようにも表すことができる。
（数５７）
Ｍ（ｒ）  ＝  １０−１１．１６０６×ｒ−２．７１７７８
【０２６５】
検出コイル１１２で検出される交流電圧を検波、整流して得られる検出電圧は、数式５７で表される相互インダクタンスＭに比例する。従って、図１４に示した形状の空芯の励磁コイル１１０と検出コイル１１２を使用し、距離測定範囲が０．０４〜０．２０ｍという条件のもとでは、コイル間距離ｒと検出電圧との関係は、べき指数βの 大きさがβ＝２．７１７７８である負のべき乗則に従うと結論付けることができる。
【０２６６】
べき指数βが定まれば、実施の形態７のべき乗演算回路１２２のべき指数αを、α＝１／β（つまり、１／２．７１７７８）に設定すればよい。
【０２６７】
尚、上述した実施の形態７では、べき乗演算回路１２２が、前記第１２の発明における「第１の発明のアナログ演算回路」に、励磁コイル１１０が、前記第１２の発明における「磁界発生器」に、検出コイル１１２が、前記第１２の発明における「磁界センサ」に、検波整流回路１２０が、前記第１２の発明における「入力回路」に、それぞれ相当している。
【０２６８】
［実施の形態７の変形例］
（第１変形例）
べき指数βは、次のようにして決定することもできる。図１７は、コイル間距離ｒと検出電圧ＥＳとの関係を測定した結果を示している。図１７は、コイル形状は図１４に示した形状と同じであるものの、空芯ではなくフェライトを挿入した励磁コイル１１０と検出コイル１１２を用いて測定した結果である。図１７中の白抜きの丸が、測定値である。図１７の実線は、測定データに対して求めた回帰曲線である。
【０２６９】
図１７の結果から求めた回帰曲線は、次の式で表される。
（数５８）
ＥＳ（ｒ）  ＝  ０．００６２４８８＋０．０００４４９８５×ｒ−２．９９７５
回帰曲線のべき指数の誤差は、±０．０７であった。数式５８を、数式４５（すなわち、ＥＳ（ｒ）＝ＫＳ×ｒ−β）と比較すると、ＫＳ＝０．０００４４９８５であることがわかる。またＥＳのオフセット電圧ＥＯＳは、約６．２ｍＶであることがわかる。なお、この回帰曲線の算出には、測定により得られたデータのうち、０．０５〜０．２４ｍまでのデータを使用した。
【０２７０】
以上の結果によれば、励磁コイル１１０と検出コイル１１２にフェライトを入れた場合であって、かつ、距離測定範囲が０．０５〜０．２４ｍという条件のもとでは、コイル間距離ｒと検出電圧との関係は、べき指数の大きさがβ＝３．０である負のべき乗則に従うと結論づけることができる。
【０２７１】
なお、空芯コイルに比べると、フェライト入りコイルを使用したほうが、べき指数βの絶対値が大きい。この理由としては、フェライトがあると周辺の磁力線を引き寄せる効果があるためだと考えられる。ダイナミックレンジに関しては、空芯コイルを使用する方が得策であり、検出電圧の大きさに関してはフェライト入りコイルを使用する方が好ましいと考えることができる。いずれにしても、コイルの形状、空芯かフェライト入りか、および距離測定範囲を定めることにより、べき指数の大きさβをある固定値に定めることができる。
【０２７２】
ここで、測定データに対してべき乗演算を施した結果について説明する。上述したように、測定データから求めたべき指数の大きさはβ＝３．０である。よって、負のべき乗演算回路１２２のべき指数の大きさはα＝１／３．０となる。
【０２７３】
実施の形態１で述べた内容から、入力ＥＳ（ｒ）に対する負のべき乗演算回路１２２の出力ＥＯは、次式のように表される。
（数５９）
ＥＯ  ＝  （ＶＣ×ＶＴα）×｛ＥＳ（ｒ）｝−α
ここで、ＶＣは、所定の電源電圧、ＶＴはしきい値電圧である。
【０２７４】
図１８は、ＶＣ＝８Ｖ、ＶＴ＝２５ｍＶとして、測定データＥＳについて出力ＥＯを計算した結果を示す図である。図１８は、実施の形態７の距離測定装置における入出力特性とオフセット電圧が、直線化に及ぼす影響を示している。図１８中の白抜きの丸が、測定値である。図１８の点線は、数式５８から算出した出力ＥＯである。一方、図１８の実線は、測定データの回帰曲線からオフセット電圧ＥＯＳを除去して得られた出力ＥＯである。
【０２７５】
図１８にある点線と実線との比較からわかるように、オフセット電圧ＥＯＳを除去すると、コイル間距離ｒと出力ＥＯとの関係は完全に直線化される。このことは、実施の形態７の距離測定装置を使用する際に、ただ一点で校正すればよいことを意味している。一方、オフセット電圧ＥＯＳが存在すると、数式５０の説明でも述べたように、距離ｒが大きいほど直線化の精度が低下する。
【０２７６】
なお、図１８では、白抜きの丸で示した測定データＥＳに対する出力ＥＯの値が、距離ｒが大きいところでも直線上に乗っているように見える。しかしながら、本願発明者は、これは測定誤差の影響で偶然生じたものと考えている。
【０２７７】
（第２変形例）
「実施の形態７のべき指数βの決定方法」と、上記第１変形例とでそれぞれ述べたように、べき指数βの値は、常に３．０の値をとるわけではない。この点に着目すると、例えば、次のような変形を実施の形態７に加えることもできる。上述したように、実施の形態７は、実施の形態１のアナログ演算回路を用いてべき乗演算回路１２２を構成している。そして、べき指数αは、α＝１／βの式を満たすように設定される。
【０２７８】
実施の形態１のアナログ演算回路と同様に、べき乗演算回路１２２も、２つのＲＣ回路の時定数の比によってべき指数αが決定される。そこで、第２変形例では、べき乗演算回路１２２のＲＣ回路を、可変抵抗器や可変コンデンサによって形成する。このような構成によれば、実施の形態１の変形例でも述べたように、各ＲＣ回路の時定数の調整が可能となり、結果的にべき指数αを変更することができるようになる。例えば、コイル間距離ｒの範囲が十分に離れていない場合や、その他べき指数βが当初決定した値からずれる場合も考えられる。第２変形例によれば、べき指数αを変更できるので、そのような事態にも柔軟に対応することができる。
【０２７９】
（第３変形例）
検出コイル１１２の換わりに、磁界を検出するための半導体チップセンサを用いてもよい。
【０２８０】
なお、従来、近接センサを用いた距離計測などが行われているが、これらの近接センサは、その計測範囲が広くても数ｍｍ程度である。これに対し、実施の形態７にかかる距離計測装置は、数ｃｍから２０ｃｍ程度の範囲まで、十分に高い精度で距離の計測を行うことができる。
【０２８１】
また、実施の形態７の距離測定装置において、べき乗演算回路１２２は、入出力特性の直線化という、距離測定の精度に重要な影響を与える機能を担っている。この点、実施の形態７では、べき乗演算回路１２２として実施の形態１のアナログ演算回路を用いている。従って、温度環境の変化に対して高い柔軟性を有する点など、実施の形態１が有していた種々の優れた特徴も備えている。
【０２８２】
実施の形態８．
以下、実施の形態８にかかる距離測定装置について説明する。実施の形態８の距離測定装置は、実施の形態１にかかるアナログ演算回路を応用したべき乗演算回路によって入出力特性の直線化を行う点で、実施の形態７と共通している。但し、実施の形態８は、次の点で、実施の形態７と相違する。先ず、実施の形態８の距離計測装置が搭載するべき乗演算回路は、コンデンサの充電の動作を利用して、負のべき乗演算を実現する。
【０２８３】
前述した実施の形態１では、先ず、コンデンサの放電の動作を演算に利用したアナログ演算回路を示し（図１参照）、その変形例（第３変形例）としてコンデンサの充電の動作を演算に利用しても良いことを述べた。実施の形態８が搭載するアナログ演算回路は、この実施の形態１の第３変形例の一形態である。また、実施の形態８は、以下述べるように、演算を間欠的に行って消費電力を低減可能な点など、より実用性を高めた距離計測装置である。
【０２８４】
［実施の形態８の構成］
図１９は、実施の形態８にかかる距離測定装置の構成を示している。図１９に示すように、実施の形態８の距離測定装置は、オシレータ１３８に接続する励磁コイル１１０と、検出コイル１１２とを備えている。図１９に示すように、検出コイル１１２は、更に、増幅回路１３０、フィルタ回路１３２、整流回路１３４、増幅回路１３６と順次直列に接続している。
【０２８５】
実施の形態８の距離測定装置は、べき乗演算回路１４０を備えている。べき乗演算回路１４０は、後述するように、コンデンサの充電の動作を利用して、負のべき乗演算を実現する。増幅回路１３６の出力電圧は、入力電圧ＥＳとして、べき乗演算回路１４０に入力される。この入力電圧ＥＳは、実施の形態７でべき乗演算回路１２２に入力される電圧ＥＳと同じ役割を果たす。べき乗演算回路１４０は、スイッチＳ８０を備えている。スイッチＳ８０は、抵抗素子Ｒを介して、コンデンサＣ８１の一方の端子に接続している。コンデンサＣ８１の他方の端子はＧＮＤ電位に接続されている。
【０２８６】
コンデンサＣ８１と抵抗素子Ｒの中点１４２は、抵抗素子Ｒ８１および可変抵抗器ＲＶ１を介してＧＮＤ電位に接続されている。また、中点１４２と抵抗素子Ｒ８１とを結ぶ配線には分岐点があり、この分岐点はコンパレータ１４４のマイナス入力端子に接続している。この分岐点に表れる電圧は、コンデンサＣ８１の端子電圧に相当する。実施の形態８では、この分岐点に表れる電圧を出力電圧ｅ８１（ｔ）と称す。出力電圧ｅ８１（ｔ）は、実施の形態１における出力電圧ｅ１（ｔ）と同様の役割を果たす。
【０２８７】
コンパレータ１４４のプラス入力端子には、しきい値電圧ＶＴが入力される。しきい値電圧ＶＴは、図に示すように、２つの抵抗素子Ｒと可変抵抗器ＲＶ２によって構成された分圧器によって、電源電圧ＶＣから取り出されている。コンパレータ１４４は、出力電圧ｅ８１（ｔ）がしきい値電圧ＶＴを超えている状況下ではハイ信号を発し、出力電圧ｅ８１（ｔ）がしきい値電圧ＶＴ以下である状況下ではロー信号を発する。
【０２８８】
図１９の紙面中央部に示すように、べき乗演算回路１４０は、抵抗素子Ｒ８２、コンデンサＣ８２およびスイッチＳ８２、Ｓ８３を備えている。コンデンサＣ８２とスイッチＳ８２は並列に接続されており、コンデンサＣ８２の一方の端子が電源電圧ＶＣと接続されている。スイッチＳ８２をオンにすることにより、コンデンサＣ８２を、完全に放電させることができる。コンデンサＣ８２の他方の端子は、抵抗素子Ｒ８２と接続している。抵抗素子Ｒ８２は、スイッチＳ８３を介して、ＧＮＤ電位に接続されている。実施の形態８では、コンデンサＣ８２の他方の端子と抵抗素子Ｒ８２との接続点に表れる電圧を、出力電圧ｅ８２（ｔ）と称す。言い換えれば、出力電圧ｅ８２（ｔ）は、抵抗素子Ｒ８２の端子電圧である。出力電圧ｅ８２（ｔ）は、実施の形態１における出力電圧ｅ２（ｔ）と同様の役割を果たす。
【０２８９】
スイッチＳ８３は、コンパレータ１４４がハイ信号を発している間はオンになり、コンパレータ１４４がロー信号に切り換ったらオフになる。このような構成によれば、出力電圧ｅ８１（ｔ）がしきい値電圧ＶＴ以下になったら、速やかにスイッチＳ８３をオフにすることができる。その結果、出力電圧ｅ８１（ｔ）がしきい値電圧ＶＴ以下となった時刻（以下、時刻ｔ８１と称す）の出力電圧ｅ８２（ｔ）を（つまり出力電圧ｅ８２（ｔ８１）を）、保持することができる。この出力電圧ｅ８２（ｔ８１）が、べき乗演算回路１４０の出力電圧ＥＯである。
【０２９０】
実施の形態８の距離測定装置は、サンプルパルス発生回路１５０を備えている。サンプルパルス発生回路１５０は、スイッチＳ８０およびスイッチＳ８２に接続されている。実施の形態８では、サンプルパルス発生回路１５０がハイ信号を発しているときには、スイッチＳ８０およびスイッチＳ８２がオンになるようにべき乗演算回路１４０を構成している。実施の形態８では、サンプルパルス発生回路１５０が、２ミリ秒程度の長さのハイ信号を、一定周期（例えば、１５秒程度）で発する。
【０２９１】
実施の形態８の距離測定装置は、バッファ回路１５２を有している。バッファ回路１５２には、べき乗演算回路１４０におけるコンデンサＣ８２と抵抗素子Ｒ８２との接続点の電圧、すなわち出力電圧ｅ８２（ｔ）が入力される。
【０２９２】
バッファ回路１５２は、Ａ／Ｄ変換回路１５４と送信機１５６に接続している。実施の形態８では、バッファ回路１５２に入力された出力電圧ＥＯを、Ａ／Ｄ変換回路１５４によってデジタル信号に変換した後、送信機１５６によって外部へと送信する。これにより、図示しない受信機でこのデジタル信号を受信し、距離測定装置の設置場所から離れた場所でも測定結果を知ることができる。なお、このような構成は、例えば、特開２００６−２０４７５５号公報に開示されているような分娩監視装置など、遠隔地において定期的に特定の箇所の寸法を測定するような用途に適している。
【０２９３】
［実施の形態８の動作］
図２０は、実施の形態８の距離測定装置の動作を説明するためのタイミングチャートである。図２０には、サンプルパルス発生回路１５０のパルス信号、出力電圧ｅ８１（ｔ）の波形、出力電圧ｅ８２（ｔ）の波形、および、コンパレータ１４４の状態が、それぞれ図示されている。
【０２９４】
既述したように、実施の形態８では、サンプルパルス発生回路１５０がハイ信号を発しているときには、スイッチＳ８０およびＳ８２がオンになる。よって、サンプルパルス発生回路１５０がハイ信号を発した時点で、コンデンサＣ８１の充電と、コンデンサＣ８２の放電とが、それぞれ開始される。なお、ここでは、パルス信号発生後、スイッチＳ８０およびＳ８２がオンになるまでの遅延時間などは、無視している。
【０２９５】
実施の形態８では、サンプルパルス信号の発生に伴って（具体的には、サンプルパルス信号がハイである期間Δｔｐに限って）オシレータ１３８がオンになるように、距離測定装置を構成している。サンプルパルス信号がローとなっている間は、オシレータ１３８は停止される。オシレータ１３８が動作することにより、励磁コイル１１０から磁界が発生し、この磁界を距離ｒを隔てた位置で検出コイル１１２が検出する。その後、検出コイル１１２において発生した交流電圧が適切に検波、整流および増幅され、入力電圧ＥＳとしてべき乗演算回路１４０へと入力される。
【０２９６】
サンプルパルス信号が生じた後、これらの一連の動作が速やかに進み、コンデンサＣ８１の端子電圧（すなわち出力電圧ｅ８１（ｔ））が入力電圧ＥＳまで直ちに上昇する。また、この過程で、出力電圧ｅ８１（ｔ）がしきい値電圧ＶＴよりも大きくなり、コンパレータ１４４の出力がハイ信号に切り換る。一方、コンデンサＣ８１の充電と並行し、コンデンサＣ８２は速やかに放電される。また、スイッチＳ８２がオンとなっているので、出力電圧ｅ８２（ｔ）は最終的に電源電圧ＶＣになる。
【０２９７】
その後、サンプルパルス発生時刻からΔｔｐが経過し、サンプルパルス発生回路１５０の出力がロー信号になると、スイッチＳ８０およびＳ８２はオフになる。これにより、コンデンサＣ８１の放電が開始されるとともに、コンデンサＣ８２の充電が開始される。コンデンサＣ８２が電源電圧ＶＣまで充電されていく過程で、抵抗素子Ｒ８２の端子電圧である出力電圧ｅ８２（ｔ）が変化する。
【０２９８】
ここで、出力電圧ｅ８２（ｔ）の変化について詳しく説明する。スイッチＳ８２がオフにされた時点で、電圧源、コンデンサＣ８２、抵抗素子Ｒ８２およびＧＮＤを結ぶ、ＲＣ直列回路が形成されることになる。これまでも述べたように、ＲＣ直列回路におけるコンデンサの充放電時の端子電圧は、自然対数の底ｅ（exponential）を底とし、抵抗値およびキャパシタンス値によって定まる時定数τと時間ｔとをべき指数に含む関数に従って変化する。実施の形態８でも、コンデンサＣ８２と抵抗素子Ｒ８２との積によって定まる時定数（Ｃ８２×Ｒ８２＝τ８２）をべき指数に含む指数関数に従って、コンデンサの充電時の端子電圧が変化する。
【０２９９】
コンデンサＣ８２が電圧ＶＣまで充電されていく間、このＲＣ直列回路に流れる電流によって抵抗素子Ｒ８２に起電力が生じている。この起電力は、コンデンサＣ８２の充電に伴って減衰し、最終的に零になる。この起電力の時間的な変化は、コンデンサＣ８２の充電の時間的な変化と対称になる。つまり、抵抗素子Ｒ８２の端子電圧つまり出力電圧ｅ８２（ｔ）が、コンデンサＣ８２の端子電圧と対称な波形を描いて変化することになる。
【０３００】
コンデンサＣ８２は、電源電圧ＶＣに向かって（つまりＶＣを収束値として）、時定数τ８２をべき指数に含む指数関数に従って充電される。これと対称に、抵抗素子Ｒ８２の端子電圧は、電圧ＶＣを初期値として、０（Ｖ）に向かって、時定数τ８２をべき指数に含む指数関数に従って減衰する。つまり、出力電圧ｅ８２（ｔ）は、時定数の相違を除き、実施の形態１で述べた数式２や数式３と同じ数式に従って変化する。このため、実施の形態８の出力電圧ｅ８２（ｔ）は、実施の形態１の出力電圧ｅ２（ｔ）と同じように取り扱うことができる。このように、コンデンサの充電の動作を利用することによっても、べき乗演算を実現するための出力波形を作り出すことができる。
【０３０１】
コンデンサＣ８１の放電とコンデンサＣ８２の充電が開始された後は、出力電圧ｅ８１（ｔ）がしきい値電圧ＶＴ以下になったらコンパレータ１４４の出力が切り換わり、これと同時に出力電圧ｅ８２（ｔ）が保持される。バッファ回路１５２は、保持された電圧を出力電圧ＥＯとして取り扱う。
【０３０２】
図２１は、実施の形態８の距離測定装置において、コイル間距離ｒを変化させながら、測定を行った結果を示している。図２１に示すように、距離ｒに応じて直線的に変化する出力電圧ＥＯが得られている。
【０３０３】
以上説明したように、実施の形態８の距離測定装置によれば、実施の形態７と同様に、コイル間距離ｒに応じて非線形的に減衰する検出電圧を適切に直線化することができる。直線化して得られた出力電圧ＥＯ（ｒ）に基づいて、コイル間距離ｒを特定することができる。
【０３０４】
特に、実施の形態８によれば、オシレータ１３８の駆動が、サンプルパルス発生回路１５０のパルス信号に応じて間欠的に行われる。測定を行う間隔に応じてパルス信号の周期を適宜定めることにより、オシレータ１３８側の消費電力を必要最小限に抑えることができる。
【０３０５】
また、実施の形態８によれば、サンプルパルス信号に応じて、オシレータ１３８の動作、べき乗演算回路１４０側への入力電圧ＥＳの供給、並びにスイッチＳ８０、Ｓ８２のオンオフの切換が行われる。べき乗演算回路１４０では、コンデンサＣ８１が、一旦、入力電圧ＥＳまで充電されれば、その後はコンデンサＣ８１の放電を行うことにより演算を進めていくことができる。従って、入力電圧ＥＳが必要とされるのは、演算の初期条件を整える段階、具体的には、コンデンサＣ８１を充電する期間のみである。実施の形態８によれば、オシレータ１３８およびスイッチＳ８０、Ｓ８２の動作をサンプルパルス信号に従って協調させることによって、入力電圧ＥＳを必要とする期間に限ってオシレータ１３８を動作させることができる。その結果、実施の形態８によれば、励磁コイル１１０とオシレータ１３８を含む磁界発生用の構成部分で消費される電力を、必要最小限に抑えることができる。
【０３０６】
なお、サンプルパルス信号の長さΔｔｐは、例えば、少なくとも次の２つの時間の両方よりも長くなるように設定しておくことができる。
（i）コンデンサＣ８１が、入力電圧ＥＳの最大値まで充電されるまでの時間（入力電圧ＥＳの最大値は、距離測定装置の距離測定範囲の最小値ｒｍｉｎのときに表れる入力電圧ＥＳ（ｒｍｉｎ）とすることができる）
（ii）コンデンサＣ８２が電源電圧ＶＣまで充電されるのに要する時間
【０３０７】
なお、図１９では、励磁コイル１１０側の構成を分離して図示している。実施の形態８の距離測定装置は、励磁コイル１１０側の電源と、検出コイル１１２およびこれと接続する各回路（具体的には、増幅回路１３０〜送信機１５６までの各回路）の電源とを、共通のバッテリから取得する。但し、個別にバッテリを設けて、励磁コイル１１０側と検出コイル１１２側とを物理的に完全に切り離してもよい。
【０３０８】
尚、上述した実施の形態８では、べき乗演算回路１４０が、前記第１２の発明における「第１の発明のアナログ演算回路」に、増幅回路１３０、フィルタ回路１３２、整流回路１３４および増幅回路１３６が、前記第１２の発明における「入力回路」に、それぞれ相当している。
【０３０９】
また、上述した実施の形態８では、サンプルパルス発生回路１５０が、前記第１３の発明における「信号発生回路」に相当し、オシレータ１３８がサンプルパルス信号に応じてオンオフされることにより、前記第１３の発明における「制御部」が実現されている。
【０３１０】
実施の形態９．
以下、実施の形態９にかかる距離測定装置について説明する。実施の形態９の距離測定装置は、実施の形態７の距離測定装置の機能を拡張したものである。具体的には、実施の形態９によれば、実施の形態７に対して、少なくとも次の２つの機能拡張を施すことができる。
（１）測定が可能なコイル間距離ｒの範囲を拡大する
（２）待機（スタンバイ）時や、コイル間距離ｒが距離測定範囲外にあるなどの状況下では、強制的に出力を零にする
【０３１１】
なお、以下、実施の形態７と同様に、交流磁界に伴ってコイル間に発生する交流電圧を検波整流して得られる直流検出電圧の大きさが、コイル間距離ｒのマイナスβ乗に正比例するものとして、説明を行う。
【０３１２】
実施の形態９における距離測定範囲の拡大とは、具体的には、次のようなものである。通常の距離計測範囲を最小値ｒｍｉｎ〜最大値ｒｍａｘと設定した場合に、実施の形態９によって、距離計測範囲を最小値ｒｍｉｎ〜最大値ｑ×ｒｍａｘまで拡大することができる。ｑは、通常の距離測定範囲の最小値ｒｍｉｎと最大値ｒｍａｘの比であり、次式で表される。
（数６０）
ｑ  ＝  ｒｍａｘ／ｒｍｉｎ
【０３１３】
実施の形態９の説明では、実施の形態７の通常の距離測定範囲が０．０４〜０．２０ｍに設定されているものとする。この場合、ｑの値は５になり、実施の形態９にかかる拡大後の測定範囲は、０．０４〜１．０ｍになる。
【０３１４】
［実施の形態９の構成］
図２２は、実施の形態９の距離測定装置の構成を示している。実施の形態９は、実施の形態７と同様に、励磁コイル１１０、検出コイル１１２、検波整流回路１２０を備えている。また、実施の形態９は、実施の形態７がべき乗演算回路１２２を備えていたのと同様に、べき乗演算回路１８２を備えている。このべき乗演算回路１８２は、実施の形態１のアナログ演算回路であり、所望のべき指数αの負のべき乗演算を行うことができる。
【０３１５】
実施の形態９は、検波整流回路１２０の出力端子とべき乗演算回路１８２の入力端子との間に、増幅器１８０を備えている。増幅器１８０は、その増幅度を、異なる２つの値の間で選択的に切り換えることができる。具体的には、増幅器１８０は、１倍とｑβ倍（ｑは前述した所定の定数）のいずれかの増幅度で、検波整流回路１２０の出力する電圧ＥＳを増幅することができる。なお、βの値は、例えば実施の形態７で説明した方法で予め決定しておけばよい。
【０３１６】
増幅器１８０の出力電圧は、電圧ＥＳＳとして、べき乗演算回路１８２へと与えられる。べき乗演算回路１８２は、実施の形態７のべき乗演算回路１２２と同様に、入力される電圧ＥＳＳに対して負のべき乗演算を施すことができる。その結果、べき乗演算回路１８２は、演算結果として得られる電圧Ｋｐ×ＥＳＳ−αを、出力電圧ＥＯＯとして出力することができる。
【０３１７】
また、べき乗演算回路１８２の出力端子は、増幅器１８４に接続している。増幅器１８４も、その増幅度を、異なる２つの値の間で選択的に切り換えることができる。増幅器１８４は、１倍とｑ倍のいずれかの増幅度で、べき乗演算回路１８２の出力電圧ＥＯＯを増幅する。このように、べき乗演算回路１８２を挟む２つの増幅器には、増幅器１８０の増幅度が増幅器１８４の増幅度のβ乗であるという関係が成立している。増幅器１８４の出力電圧は、最終的に、距離の測定結果を示す電圧ＥＯとして外部に取り出される。
【０３１８】
実施の形態９は、コンパレータ１８６を備えている。コンパレータ１８６には、検波整流回路１２０の出力する電圧ＥＳと、予め設定された電圧ＥＳ−ｍｉｎとが入力されている。電圧ＥＳ−ｍｉｎは、通常の測定範囲ｒｍｉｎ〜ｒｍａｘ（実施の形態９では、０．０４〜０．２０ｍ）に対する検波整流回路１２０の出力電圧ＥＳの範囲ＥＳ-ｍａｘ〜ＥＳ-ｍｉｎの最小値である。具体的には、実施の形態９では、電圧ＥＳ−ｍｉｎは、コイル間距離ｒが距離０．２０ｍにあるときの検波整流回路１２０の電圧ＥＳである。
【０３１９】
コンパレータ１８６は、電圧ＥＳが電圧ＥＳ−ｍｉｎ以上になったときハイ信号を発し、電圧ＥＳが電圧ＥＳ−ｍｉｎ未満であればロー信号を発する。以下、コンパレータ１８６の発する信号を、ｃｔｒｌ１信号と称す。
【０３２０】
実施の形態９は、増幅器１８０および増幅器１８４の増幅度が、コンパレータ１８６のｃｔｒｌ１信号に応じて切り換るように構成されている。具体的には、ｃｔｒｌ１信号がローの場合には、増幅器１８０の増幅度がｑβ倍に、増幅器１８４の増幅度がｑ倍に、それぞれ設定される。また、ｃｔｒｌ１信号がハイの場合には、増幅器１８０、１８４の増幅度は、ともに１倍に設定される。
【０３２１】
このような構成によれば、電圧ＥＳが電圧ＥＳ−ｍｉｎ以下である状況下では、電圧ＥＳをｑβ倍した値をべき乗演算回路１８２に入力することができ、かつ、べき乗演算回路１８２の出力電圧ＥＯＯをｑ倍して外部に出力することができる。また、電圧ＥＳが電圧ＥＳ−ｍｉｎ以上であれば、増幅器１８０および１８４の増幅度を１倍にして、電圧ＥＳにα乗の負のべき乗演算を施した結果を外部に出力することができる。
【０３２２】
実施の形態９は、コンパレータ１８８を備えている。コンパレータ１８８には、増幅器１８０が出力する電圧ＥＳＳと、既述した電圧ＥＳ−ｍｉｎが入力されている。コンパレータ１８８は、電圧ＥＳＳが電圧ＥＳ−ｍｉｎ以上であればハイ信号を、電圧ＥＳＳが電圧ＥＳ−ｍｉｎよりも小さければロー信号を発する。
【０３２３】
実施の形態９では、コンパレータ１８８の出力信号（以下、ｃｔｒｌ２信号とも称す）に応じて、べき乗演算回路１８２の回路演算を動作または停止させることができるように、距離測定装置を構成しておく。具体的には、実施の形態９では、ｃｔｒｌ２信号がハイであれば、べき乗演算回路１８２は通常通り演算を行う。一方、ｃｔｒｌ２信号がローであれば、べき乗演算回路１８２はその動作を禁止され（強制的に停止され）、出力電圧ＥＯＯが零を出力する。このような構成によれば、ＥＳＳ＜ＥＳ−ｍｉｎの関係が成立した場合には、出力電圧ＥＯＯを強制的に零にすることができる。
【０３２４】
［実施の形態９の動作］
以下、実施の形態９の動作を説明する。
【０３２５】
（１）ｒｍｉｎ≦ｒ＜ｒｍａｘにおける距離測定の動作
前述したように、電圧ＥＳ−ｍｉｎは、コイル間距離ｒが最大値ｒｍａｘにあるときの検波整流回路１２０の出力電圧ＥＳの値と一致する。距離測定装置が通常の距離測定範囲内で使用されており、距離ｒが最大値ｒｍａｘまで大きくなければ、電圧ＥＳが電圧ＥＳ−ｍｉｎに達するほど小さな値になることはない。このような状況下では、コンパレータ１８６のｃｔｒｌ１信号はロー信号である。よって、増幅器１８０、１８４の増幅度はともに１倍に設定される。
【０３２６】
このような状態では、実質的に、増幅器１８０、１８４は存在しないものと考えることができる。従って、実施の形態９は、実施の形態７と同じ動作をする。
【０３２７】
（２）ｒｍａｘ≦ｒにおける距離測定の動作
これまでも述べたように、検波整流回路１２０が出力する電圧ＥＳは、距離ｒの増加に応じて減衰していく。このため、コイル間距離ｒが小さいほど、電圧ＥＳは大きい。よって、ＥＳ-ｍａｘ＝ＥＳ（ｒｍｉｎ）およびＥＳ-ｍｉｎ＝ＥＳ（ｒｍａｘ）が成り立っている。最大値ＥＳ-ｍａｘおよび最小値ＥＳ-ｍｉｎの比は、次式で表すことができる。
（数６１）
ＥＳ-ｍａｘ／ＥＳ-ｍｉｎ  ＝  ＥＳ（ｒｍｉｎ）／ＥＳ（ｒｍａｘ）
＝  ｛ＫＳ×ｒｍｉｎ−β｝／｛ＫＳ×ｒｍａｘ−β｝
＝  ｛ｒｍｉｎ／ｒｍａｘ｝−β
【０３２８】
数式６０でｑ＝ｒｍａｘ／ｒｍｉｎと定義しているから、これを代入して、数式６１は最終的に次式に変形できる。
（数６２）
ＥＳ-ｍａｘ／ＥＳ-ｍｉｎ  ＝  ｑβ
従って、ＥＳ-ｍａｘ＝ｑβ×ＥＳ-ｍｉｎが成り立つ。
【０３２９】
コイル間距離ｒが通常の距離測定範囲の最大値ｒｍａｘに一致したときに、検波整流回路１２０は電圧ＥＳ−ｍｉｎを発する。コイル間距離ｒがｒｍａｘよりも大きくなれば、これに応じて電圧ＥＳはＥＳ−ｍｉｎを下回って更に小さくなっていく。電圧ＥＳが電圧ＥＳ−ｍｉｎ以下である状況下では、増幅器１８０によって電圧ＥＳがｑβ倍に増幅される。よって、ｒｍａｘ≦ｒの状況下では、増幅器１８０の出力する電圧ＥＳＳは、距離ｒの関数として、次式で表される。
（数６３）
ＥＳＳ（ｒ）＝  ｑβ×ＥＳ（ｒ）
＝  ｑβ×ＫＳ×ｒ−β
ここでＥＳＳ（ｒｍａｘ）をＥＳＳ−ｍａｘと表すと、このＥＳＳ−ｍａｘは、ＥＳ（ｒ）の最小値ＥＳ−ｍｉｎをｑβ倍した値と同じである。つまり、ＥＳＳ−ｍａｘ＝ｑβ×ＥＳ−ｍｉｎが成り立つ。
【０３３０】
実際に数式６２に基づいて考えると、次式のような結果を導きだせる。
（数６４）
ＥＳＳ−ｍａｘ  ＝  ＥＳＳ（ｒｍａｘ）
＝  ｑβ×ＫＳ×ｒｍａｘ−β
＝  ｑβ×ＥＳ−ｍｉｎ
＝  ＥＳ−ｍａｘ
【０３３１】
一方、関数ＥＳＳ（ｒ）は、距離ｒｍａｘをｑ倍した距離ｑ×ｒｍａｘにおいて、最小値ＥＳＳ−ｍｉｎを取る。このため、次式が成立する。
（数６５）
ＥＳＳ−ｍｉｎ  ＝  ｑβ×ＫＳ×（ｑ×ｒｍａｘ）−β
＝  ＫＳ×ｒｍａｘ−β
＝  ＥＳ−ｍｉｎ
数式６３および数式６４により、ＥＳＳ−ｍａｘ＝ＥＳ−ｍａｘおよびＥＳＳ−ｍｉｎ＝ＥＳ−ｍｉｎが成り立つ。よって、コイル間距離ｒが範囲ｒｍｉｎ〜ｒｍａｘにあるときの検波整流回路１２０の出力電圧ＥＳの範囲と、コイル間距離ｒが範囲ｒｍａｘ〜ｑ×ｒｍａｘにあるときの増幅器１８０の出力電圧ＥＳＳの範囲は、同じである。
【０３３２】
べき乗演算回路１８２が電圧ＥＳＳを受けて出力する電圧ＥＯＯは、距離ｒの関数として次の式で表される。
（数６６）
ＥＯＯ（ｒ）  ＝  ＫＰ×｛ＥＳＳ（ｒ）｝−１／β
数式６６に数式６３を代入して、次の式を得ることができる。
（数６７）
ＥＯＯ（ｒ）  ＝  ＫＰ×｛ｑβ×ＫＳ×ｒ−β｝−１／β
＝  ＫＰ×ｑ−１×ＫＳ−１／β×ｒ
＝  ｑ−１×Ｋｄ×ｒ
【０３３３】
実施の形態９では、前述したように、コイル間距離ｒがｒｍａｘ≦ｒとなって電圧ＥＳが電圧ＥＳ−ｍｉｎ以下となる状況下では、増幅器１８４が電圧ＥＯＯをｑ倍に増幅する。従って、ｒｍａｘ≦ｒの状況下では、本実施形態に係る距離測定装置の最終的な出力である電圧ＥＯは、距離ｒを変数とする関数として次式で表される。
（数６８）
ＥＯ（ｒ）  ＝  ｑ×ＥＯＯ（ｒ）  
＝  Ｋｄ×ｒ
この結果が示すとおり、ｒｍｉｎ〜ｒｍａｘにおける出力電圧ＥＯの傾きと、ｒｍａｘ〜ｑ×ｒｍａｘにおける出力電圧ＥＯの傾きは、ともに、Ｋｄになる。従って、距離範囲ｒｍｉｎ〜ｑ×ｒｍａｘの全域に渡って、距離ｒに比例する傾きＫｄの出力を得ることができる。
【０３３４】
以上説明したように、実施の形態９によれば、べき乗演算回路１８２の入力や出力を適切に増幅し、距離計測の範囲を拡大することができる。
【０３３５】
（３）ＥＳＳの大きさに応じたオン、オフ動作
前述したように、実施の形態９は、電圧ＥＳが電圧ＥＳ−ｍｉｎ以下であれば増幅器１８０がｑβ倍の増幅を施すように構成されている。増幅器１８０のｑβ倍の増幅をかけてもなお電圧ＥＳＳが電圧ＥＳ−ｍｉｎを下回るのであれば、電圧ＥＳは極めて小さい電圧であると判断できる。そこで、実施の形態９では、このような場合には、送信側がスタンバイの状態にあるか、またはコイル間距離ｒが距離計測範囲外にあると判断する。
【０３３６】
実施の形態９は、コンパレータ１８８を用いることによって、ＥＳＳ＜ＥＳ−ｍｉｎの場合には出力電圧ＥＯＯを強制的に零にすることができる。これにより、待機（スタンバイ）時や、コイル間距離ｒが距離測定範囲外にあるなどの状況下では、強制的に出力を零にすることができる。
【０３３７】
尚、上述した実施の形態９では、増幅器１８０が、前記第１４の発明における「第１増幅器」に、増幅器１８４が、前記第１４の発明における「第２増幅器」に、コンパレータ１８６が、前記第１４の発明における「比較回路」に、ｃｔｒｌ１信号により増幅器１８０、１８４を制御する構成が、前記第１４の発明における「制御回路」に、それぞれ相当している。
【０３３８】
［実施の形態９のシミュレーション結果］
以下、図２３および２４を用いて、実施の形態９のシミュレーション結果について説明する。このシミュレーションでは、実施の形態９の各種仕様値を用いて行っている。よって、通常の距離測定範囲の最小値ｒｍｉｎは０．０４ｍ、最大値ｒｍａｘは０．２ｍである。これに応じて、ｒｍｉｎとｒｍａｘの比であるｑは、５である。その結果、拡張後の距離測定範囲は、０．０４〜１．０ｍである。また、このシミュレーションでは、べき乗演算回路における電源電圧ＶＣを１Ｖとし、しきい値電圧ＶＴは２５ｍＶとした。
【０３３９】
図２３は、シミュレーションによって得られた、コイル間距離ｒと、電圧ＥＳおよび電圧ＥＳＳの関係を示している。図２３からわかるように、電圧ＥＳ（ｒ）および電圧ＥＳＳ（ｒ）は、その最大値と最小値がそれぞれ同じ値になっている。
【０３４０】
図２４は、シミュレーションによって得られた、図２３の電圧ＥＳ（ｒ）および電圧ＥＳＳ（ｒ）にべき乗演算を施した結果を示している。図２３の電圧ＥＳ（ｒ）にべき乗演算を施した結果が、図２４のＥＯ（ｒ）および電圧ＥＯＯ（ｒ）である。図２４からわかるように、電圧ＥＯ（ｒ）および電圧ＥＯＯ（ｒ）は、その最大値と最小値がそれぞれ同じ値になっている。
【０３４１】
図２４には、電圧ＥＯＯ（ｒ）をｑ倍（ここではｑ＝５）した値が点線で示されている。図２４からわかるように、電圧ＥＯ（ｒ）と電圧ＥＯＯ（ｒ）とは、同じ傾きを持っており、距離ｒ＝０．２の点で良好に接続している。これにより、実施の形態９にかかる距離測定装置が、ｒ＝０．０４〜１．０ｍの範囲に渡って、線形な入出力特性を備えることがわかる。
【０３４２】
このシミュレーション結果が示すように、実施の形態９の距離計測装置によれば、少なくとも、ｒ＝０．０４〜１．０ｍという広い距離範囲を測定することが可能になる。
【０３４３】
［オフセット電圧が入出力特性の直線化に及ぼす影響］
ところで、検波整流回路１２０のオフセット電圧が、直線化の精度に大きな影響を与えることはすでに述べた。距離計測範囲を拡大すると、このような影響がさらに大きくなると予想される。以下、この点に関して本願発明者が得た知見を説明する。
【０３４４】
ここでは、検波整流回路１２０のオフセット電圧をＥＯＳ１で表す。この場合、検波整流回路１２０の出力である電圧ＥＳ（ｒ）は、次の式で表すことができる。
（数６９）
ＥＳ（ｒ）  ＝  ＫＳ×ｒ−β  ＋  ＥＯＳ１
【０３４５】
実施の形態９では、増幅器１８０が動作するとＥＳ(ｒ)がｑβ倍される。増幅器１８０にオフセット電圧があるものと考えて、このオフセット電圧をＥＯＳ２で表すと、増幅器１８０の出力する電圧ＥＳＳ（ｒ）は次の式で表される。
（数７０）
ＥＳＳ（ｒ）  ＝  ｑβ×ＫＳ×ｒ−β  ＋  ｑβ×ＥＯＳ１  ＋  ＥＯＳ２
【０３４６】
このＥＳＳ（ｒ）にべき乗演算が施されると、べき乗演算回路１８２の出力電圧ＥＯＯ（ｒ）は次式で表される。
（数７１）
ＥＯＯ（ｒ）＝ｑ−１×Ｋｄ×ｒ×｛１＋（ＥＯＳ１＋ＥＯＳ２／ｑβ）×ｒβ／ＫＳ｝−１／β
【０３４７】
増幅器１８４によってこの電圧ＥＯＯ（ｒ）がさらにｑ倍されることにより、出力電圧ＥＯ（ｒ）は、次式で表される。
（数７２）
ＥＯＯ（ｒ）＝Ｋｄ×ｒ×｛１＋（ＥＯＳ１＋ＥＯＳ２／ｑβ）×ｒβ／ＫＳ｝−１／β
この式からわかるように、ＥＯＳ２はqβで割られている。従って、ＥＯＳ１と比べると、直線化の精度へ及ぼす影響は小さい。ここで、ＥＯＳ２の項を無視すると、数式７２は、実施の形態７で述べた数式５０と同じ式になる。
【０３４８】
図２５は、数式７２を用いて行ったシミュレーションの結果を示している。図２５は、ＥＯＳ２を６ｍＶで一定にして、ＥＯＳ１の値を０、５、５０、５００、５０００μＶに変化させて、数式７２を計算した結果を示している。図２５の結果から解るように、検波整流回路１２０のオフセット電圧ＥＯＳ１は、直線化に相当な影響を与える。ＥＯＳ１＝０μＶの場合の計算結果を見ると、極めて良好な直線が得られており、理想的な結果が得られている。また、ＥＯＳ２が６ｍＶという大きな値であるにもかかわらず、良好に直線化が達成されている。つまり、ＥＯＳ１の値の影響に比べると、ＥＯＳ２の値の影響は小さいということがわかる。
【０３４９】
この点を考慮すると、要求される直線化の精度にもよるが、オフセット電圧ＥＯＳ１が数μＶ以下（換言すれば、少なくとも１０μＶ未満）になるように検波整流回路１２０を構築することが好ましい。
【０３５０】
例えば、実施の形態９の変形例として、検波整流回路１２０および増幅器１８０に使用される演算増幅器を、オートゼロ・アンプなど超低オフセットかつ超低ドリフトタイプのものにすることができる。また、チョッパアンプもそのオフセット電圧が数μＶ程度であり、実施の形態９の変形例に採用することができる。
【０３５１】
なお、実施の形態９は、距離範囲の拡大用の構成と、特定環境下で出力値を強制的に零にするための構成の両方を搭載している。しかしながら、これらの２種類の構成のうちいずれか一方のみを搭載することもできる。
【０３５２】
また、実施の形態９では、このべき乗演算回路１８２として実施の形態１のアナログ演算回路を用いた。しかしながら、実施の形態９の変形例として、べき乗演算回路１８２を、実施の形態１とは異なる他のべき乗演算回路に置き換えても良い。つまり、実施の形態９で説明した、距離範囲の拡大の思想や、特定環境下で出力値を強制的に零にする思想は、実施の形態１のアナログ演算回路とは切り離して用いることができる。
【０３５３】
なお、実施の形態９で定めたＥＳ−ｍｉｎに拘束されることなく、コンパレータ１８６へと入力する電圧を適宜変更してもよい。
【０３５４】
実施の形態１０．
以下、本発明の実施の形態１０に係る距離計測装置について説明する。上述した実施の形態７乃至９は、距離計測のための演算を、べき乗演算を利用して実現している。一方、実施の形態１０は、対数演算と指数演算とを組み合わせて距離計測のための演算を実現する。この点で、実施の形態１０は、実施の形態７乃至９と相違している。
【０３５５】
［実施の形態１０の構成］
図２６は、実施の形態１０の距離測定装置の構成を示している。実施の形態１０は、図１３で述べた構成におけるべき乗演算回路１２２に代えて、対数演算回路２００、演算部２０４および指数演算回路２０２を備えている。
【０３５６】
実施の形態１０では、実施の形態３のアナログ演算回路を対数演算回路２００として用い、実施の形態５のアナログ演算回路を指数演算回路２０２として用いる。演算部２０４は、対数演算回路２００の出力電圧をマイナス１倍して、指数演算回路２０２に入力する機能を有している。
【０３５７】
［実施の形態１０の動作］
対数演算回路２００へは、検波整流回路１２０からの出力である入力電圧ＥＳ(ｒ)が入力される。ベキ指数の大きさをβとすると、この電圧ＥＳ(ｒ)は、既に数式４５を示して述べたとおり、コイル間距離ｒの関数としてＥＳ（ｒ）＝ＫＳ×ｒ−βで表される。
【０３５８】
対数演算回路２００は、この電圧ＥＳ(ｒ)に対して対数演算を施した結果を出力することができる。対数演算回路２００の出力電圧をＥｇ(ｒ)と表すと、Ｅｇ(ｒ)は、数式２９に従って、次式のように表される。
（数７３）
Ｅｇ（ｒ）  ＝  ＶＣ  ×  ｛１＋（２τ１０１／Ｔ０）×ｌｎ（ＥＳ（ｒ）／ＶＣ）｝
ここで、Ｔ０は演算期間、ＶＣは一定電圧である。また、τ１０１は、実施の形態３におけるτ３１と同じく、対数演算回路２００が含むＲＣ回路の時定数である。
【０３５９】
対数演算回路２００の出力Ｅｇ(ｒ)は、演算部２０４によってマイナス１倍された後、指数演算回路２０２に入力される。指数演算回路２０２は、演算部２０４から−Ｅｇ（ｒ）の入力を受けて、−Ｅｇ（ｒ）に指数演算を施した結果を出力することができる。指数演算回路２０２の出力電圧をＥＯ(ｒ)と表すと、ＥＯ(ｒ)は、数式４３に従って、次式のように表される。
（数７４）
ＥＯ（ｒ）＝  ｛ＶＣｅｘｐ（−Ｔ０／２τ１０２）｝ｅｘｐ（Ｔ０（−Ｅｇ（ｒ））／２τ１０２ＶＣ）
ここで、Ｔ０およびＶＣは、指数演算回路２０２の演算期間および一定電圧であり、実施の形態５と同様に定めることができる。また、τ１０２は、実施の形態５におけるτ４２と同じく、指数演算回路２０２が含むＲＣ回路の時定数である。
【０３６０】
なお、数式７３、７４のなかで同一の文字で表しているように、実施の形態１０では、演算期間Ｔ０および電圧ＶＣを、対数演算回路２００と指数演算回路２０２との間で同じ値に設定する。
【０３６１】
数式７４に数式７３を代入し、ＥＳ（ｒ）＝ＫＳ×ｒ−βを更に代入することにより、最終的に次式が得られる。
（数７５）
ＥＯ（ｒ）＝｛ＶＣｅｘｐ（−Ｔ０／２τ１０２）｝
×ｅｘｐ［（τ１０１β／τ１０２）×ｌｎ｛（ＶＣ／ＫＳ）１／β×ｒ｝］
【０３６２】
実施の形態１０では、τ１０１＝τ１０２／βの関係が成立するように、対数演算回路２００と指数演算回路２０２の各々のＲＣ回路を設計しておく。その結果、式７５は、次式のように表される。
（数７６）
ＥＯ（ｒ）  ＝  Ｋｄｄ×ｒ
ただし、Ｋｄｄは、次の式で表される定数である。
（数７７）
Ｋｄｄ  ＝  ＶＣ×（ＶＣ／ＫＳ）１／β×ｅｘｐ（−Ｔ０／τ１０２）
【０３６３】
数式７６に示すように、実施の形態１０によれば、コイル間距離ｒに対して線形な出力電圧ＥＯ（ｒ）を得ることができる。
【０３６４】
［実施の形態１０のシミュレーション結果］
図２７は、コイル間距離ｒと、検波整流回路１２０からの電圧ＥＳ(ｒ)との関係を示している。距離測定の範囲を０．０４〜０．２ｍ、ベキ指数の大きさβを３．０、定数Ｋｄｄを５／７×０．４４９８５×１０−３とした条件下で、ＥＳ（ｒ）＝ＫＳ×ｒ−βの計算を行なった。定数Ｋｄｄは、実施の形態７の変形例中で述べた測定データを用いて算出した値である。但し、電圧ＥＳ（ｒ)の最大値を５Ｖにするため、当該測定データからの算出値に、係数５／７を乗じている。
【０３６５】
図２８は、電圧ＥＳ(ｒ)に数式７３の対数演算を施して求められた、電圧Ｅｇ(ｒ)を示している。ただし、電圧ＶＣが５Ｖ、演算期間Ｔ０が０．９ミリ秒、時定数τ１０１が０．１６ミリ秒という条件の下で得た結果である。
【０３６６】
図２９は、電圧Ｅｇ(ｒ)に対して数式７４の指数演算を施して求めた、最終出力ＥＯ（ｒ)を表している。図２９からわかるように、コイル間距離ｒと出力電圧ＥＯ（ｒ)の関係は、線形となっている。なお、時定数τ１０２は時定数τ１０１のβ倍にすればよいので、０．４８ミリ秒に設定した。
【０３６７】
［実施の形態１０の変形例］
（第１変形例）
実施の形態１０では、演算部２０４を用いることにより、対数演算回路２００の出力電圧をマイナス１倍して指数演算回路２０２に入力した。しかしながら、本発明はこれに限られるものではない。演算部２０４を用いるかわりに、指数演算回路２０２のランプ電圧の傾きを実施の形態５から反転させてもよい。この変形例によれば、より簡単な回路で、実施の形態１０と同様の機能を実現することができる。
【０３６８】
（第２変形例）
実施の形態１０で述べたように、対数演算回路２００が含むＲＣ回路の時定数τ１０１と、指数演算回路２０２が含むＲＣ回路の時定数τ１０２との間には、τ１０１＝τ１０２／βの関係が成立する。ここで、実施の形態７でも述べたように、βの値は必ずしも常に一定とは限らない。そこで、対数演算回路２００が含むＲＣ回路や、指数演算回路２０２が含むＲＣ回路を、可変抵抗器や可変コンデンサを用いて構築する。これにより、時定数を調整可能となり、βの値の変化に柔軟に対応することができる。
【０３６９】
尚、上記説明した実施の形態１０では、対数演算回路２００が、前記第１６の発明における「第７の発明のアナログ演算回路」に、指数演算回路２０２が、前記第１６の発明における「第８の発明のアナログ演算回路」に、検波整流回路１２０が、前記第１６の発明における「第１入力回路」に、演算部２０４が、前記第１６の発明における「第２入力回路」に、それぞれ相当している。
【０３７０】
実施の形態１１．
以下、本発明の実施の形態１１に係る距離計測装置について説明する。実施の形態１１は、以下に説明する「べき指数の増減法」を用いて、距離計測のための演算を行う。この点で、実施の形態１０は、実施の形態７乃至１０と相違している。
【０３７１】
［実施の形態１１にかかるべき指数の増減法］
以下、実施の形態１１にかかるべき指数の増減法について説明する。べき関数とは、ａを任意の実数として、ｙ＝ｘａ、ｘ＞０と表される関数のことである。これまでも述べてきたように、コイル間距離ｒと検波整流回路１２０の出力電圧ＥＳ（ｒ）の関係は、ＥＳ（ｒ）＝ＫＳ×ｒ−βのように表される（数式４５参照）。この式からわかるように、電圧ＥＳ(ｒ)は、距離ｒのべき関数ということができる。べき関数に対して正のべき乗演算を施せば、任意のべき指数をもつ関数を生成することができる。
【０３７２】
ＥＳ（ｒ)に正のべき乗演算を施した結果をＥｐ（ｒ）で表すと、Ｅｐ（ｒ）は、実施の形態２の数式１９および上記のＥＳ（ｒ）の式を用いて、次式で表すことができる。
（数７８）
Ｅｐ（ｒ）  ＝  ＶＣ１−α×｛ＥＳ（ｒ）｝α
＝  ＶＣ１−α×ＫＳα×ｒ−αβ
数式７８からわかるように、べき指数αを適当に選ぶことで、Ｅｐ（ｒ）を、所望のべき指数を持つべき関数にすることができる。
【０３７３】
なお、以下の説明で導出する式との対応づけを容易にするために、数式７８を次式のように変形しておく。
（数７９）
Ｅｐ（ｒ）  ＝  （ＫＳ／ＶＣ）α−１×ＫＳ×ｒ−αβ
【０３７４】
α＝１の正のべき乗演算を施した場合、入力値であるＥＳ（ｒ)と、出力値であるＥｐ（ｒ）とは、同じ値になる。以下の説明においてαを異ならしめた複数の出力値Ｅｐ（ｒ）を区別するために、α＝１の出力をＥｐ（０）（ｒ）と表すことにする。この場合、下記の式が成立する。
（数８０）
Ｅｐ（０）（ｒ）  ＝  ＫＳ×ｒ−β
【０３７５】
一方、α＝（β−１）／βと設定したとき、べき指数αの正のべき乗演算を施すことによって、ＥＳ（ｒ）のべき指数の大きさは、βからβ−１へと、１だけ減少する。このときの出力を、Ｅｐ（−１）（ｒ）と表す。この場合、数式７９にα＝（β−１）／βを代入することにより、下記の式が成立する。
（数８１）
Ｅｐ（−１）（ｒ）  ＝  （ＫＳ／ＶＣ）−１／β×ＫＳ×ｒ−（β−１）
【０３７６】
ここで、数式７９および数式８０を用いてＥｐ（−１）（ｒ）とＥｐ（０）（ｒ）の比を求めることにより、下記の式を導く事ができる。
（数８２）
Ｅｐ（−１）（ｒ）／Ｅｐ（０）（ｒ）  ＝  （ＫＳ／ＶＣ）−１／β×ｒ
【０３７７】
数式８２を変形することにより、距離ｒを次式で表すことができる。
（数８３）
ｒ＝（ＫＳ／ＶＣ）１／β×｛Ｅｐ（−１）（ｒ）／Ｅｐ（０）（ｒ）｝
数式８３において、ＫＳおよびＶＣは定数である。よって、数式８２からわかるように、｛Ｅｐ（−１）（ｒ）／Ｅｐ（０）（ｒ）｝の値は、距離ｒに比例した値となる。
【０３７８】
［実施の形態１１の構成および動作］
以下、上記説明した「べき指数の増減法」を用いた実施の形態１１の具体的構成、およびその動作を説明する。図３０は、実施の形態１１の構成を示している。実施の形態１１の距離測定装置は、べき乗演算部２１０と、除算部２２０とを備えている。べき乗演算部２１０へは、検波整流回路１２０から電圧ＥＳ（ｒ）が入力される。
【０３７９】
べき乗演算部２１０は、ベキ乗演算回路２１２を備えている。実施の形態１１では、べき乗演算回路２１２として、実施の形態２のアナログ演算回路を用いる。べき乗演算回路２１２は、べき指数αの値がα＝（β−１）／βの式を満たすように、内部の２つのＲＣ回路が構築されている。べき乗演算部２１０は、電圧ＥＳ（ｒ）の入力を受けた後、この電圧ＥＳ（ｒ）に何らの演算も施さない第１の出力値と、この電圧ＥＳ（ｒ）にα乗の正のべき乗演算を施した第２の出力値とを出力する。上述した記載方法に従うと、第１の出力値は電圧ＥＳ（ｒ）の値そのものであるから、Ｅｐ（０）（ｒ）で表される。また、第２の出力値は、Ｅｐ（−１）（ｒ）で表される。
【０３８０】
第１の出力値Ｅｐ（０）（ｒ）および第２の出力値Ｅｐ（−１）（ｒ）は、除算部２２０へと入力される。除算部２２０は、第１の出力値Ｅｐ（０）（ｒ）に対数演算を施すための対数演算回路２２２と、第２の出力値Ｅｐ（−１）（ｒ）に対数演算を施すための対数演算回路２２４とを備えている。以下、対数演算回路２２２の出力値をＥｇ（０）（ｒ）と、対数演算回路２２４の出力値をＥｇ（−１）（ｒ）と、それぞれ表す。実施の形態１１では、対数演算回路２２２および２２４として、実施の形態３のアナログ演算回路を用いる。
【０３８１】
実施の形態３の数式２９に従って、Ｅｇ（０）（ｒ）およびＥｇ（−１）（ｒ）は、それぞれ、下記の式で表すことができる。
（数８４）
Ｅｇ（０）（ｒ）  ＝  ＶＣ×｛１＋（２τ１１１／Ｔ０）×ｌｎ（Ｅｐ（０）（ｒ）／ＶＣ）｝
（数８５）
Ｅｇ（−１）（ｒ）  ＝  ＶＣ×｛１＋（２τ１１１／Ｔ０）×ｌｎ（Ｅｇ（−１）（ｒ）／ＶＣ）｝
ただし、数式８４、８５において、ＶＣは個々の対数演算回路に与える電源電圧（一定）、Ｔ０は個々の対数演算回路の演算期間である。また、τ１１１は、実施の形態３で述べた、個々の対数演算回路が含む積分回路の時定数である。実施の形態１１では、対数演算回路２２２および２２４を、同一のＶＣ、Ｔ０およびτ１１１を有するように設計しておく。
【０３８２】
除算部２２０は、減算器２２６、およびこの減算器２２６に接続する指数演算回路２２８を備えている。減算器２２６は、対数演算回路２２４の出力値Ｅｇ（−１）（ｒ）から、対数演算回路２２２の出力値Ｅｇ（０）（ｒ）を減じた値を、指数演算回路２２８へと入力することができる。指数演算回路２２８へと入力される電圧値をＥｅ（ｒ）で表すと、数式８４および数式８５を用いて、次の式を導くことができる。
（数８６）
Ｅｅ（ｒ）  ＝  Ｅｇ（−１）（ｒ）  −  Ｅｇ（０）（ｒ）
＝  ２τ１１１／Ｔ０×ｌｎ（Ｅｐ（−１）（ｒ）／Ｅｐ（０）（ｒ））｝
【０３８３】
実施の形態１１では、指数演算回路２２８として、実施の形態５のアナログ演算回路を用いることとする。実施の形態５の数式４３に従えば、指数演算回路２２８からの出力電圧ＥＯ（ｒ）は、次式のように表される。
（数８７）
ＥＯ（ｒ）  ＝  ｛ＶＣｅｘｐ（−Ｔ０／２τ１１２）｝
×ｅｘｐ｛（τ１１１／τ１１２）×ｌｎ（Ｅｐ（−１）（ｒ）／Ｅｐ（０）（ｒ））｝
ただし、τ１１２は、実施の形態５で述べた、指数演算回路２２８が含む積分回路の時定数である。
【０３８４】
実施の形態１１では、時定数τ１１１とτ１１２を、同じ値に設定する。その結果、数式８７は、次式のように表される。
（数８８）
ＥＯ（ｒ）  ＝  ｛ＶＣｅｘｐ（−Ｔ０／２τ１１２）｝×｛Ｅｐ（−１）（ｒ）／Ｅｐ（０）（ｒ）｝
【０３８５】
数式８２を数式８８に代入すれば、最終的に下記の式が得られる。
（数８９）
ＥＯ（ｒ）  ＝  ｛ＶＣｅｘｐ（−Ｔ０／２τ１１２）｝×（ＫＳ／ＶＣ）−１／β×ｒ
数式８９に示すように、実施の形態１１によれば、コイル間距離ｒに対して線形な出力電圧ＥＯ（ｒ）を得ることができる。
【０３８６】
なお、除算部２２０の構成によれば、対数演算を用いることにより、加算のみで除算と等価な計算を実行することができる。加算後の結果に対して指数演算を施すことにより、最終的にＥｐ（−１）（ｒ）／Ｅｐ（０）（ｒ）の値を得ることができる。
【０３８７】
［実施の形態１１のシミュレーション結果］
以下、図３１乃至３３を用いて、本願発明者が実施の形態１１の距離測定装置に関して行ったシミュレーションの結果を説明する。図３１には、べき乗演算部２１０が出力する第１の出力値Ｅｐ（０）（ｒ）と第２の出力値Ｅｐ（−１）（ｒ）とが、実線と点線でそれぞれ示されている。
【０３８８】
シミュレーションの条件は、次の通りである。コイル間距離ｒの範囲を０．０４〜０．２ｍとし、べき指数の大きさβは３．０としている。
【０３８９】
第１の出力値Ｅｐ（０）（ｒ）は、べき指数の大きさが３であるＥＳ（ｒ)と同じべき関数である。また、点線で示した第２の出力値Ｅｐ（−１）（ｒ）は、第１の出力値Ｅｐ（０）（ｒ）に比してべき指数の大きさが１だけ小さい、べき指数が２のべき関数となっている。
【０３９０】
図３２は、図３１のＥｐ（−１）（ｒ）とＥｐ（０）（ｒ）に対して、数式８４および８５の対数演算を行った結果を示している。但し、数式８４および８５において、一定電圧ＶＣを５Ｖ、演算期間Ｔ０を０．９ミリ秒、時定数τ１１１は０．１６ミリ秒とした。図３２には、Ｅｇ（−１）（ｒ）からＥｇ（０）（ｒ）を減じた結果得られるＥｅ（ｒ）も示されている。
【０３９１】
図３３は、図３２のＥｅ（ｒ）に、数式８７の指数演算を施した結果得られる出力電圧ＥＯ（ｒ）を示している。但し、時定数τ１１２は、時定数τ１１１と同じ値（０．１６ミリ秒）に設定した。図３３に示すように、最終的な出力ＥＯ（ｒ）は、距離ｒに関して線形な特性となっている。
【０３９２】
尚、上述した実施の形態１１では、検波整流回路１２０が、前記第１７の発明における「生成回路」に、べき乗演算回路２１２が、前記第１７の発明における「べき乗演算回路」に、除算部２２０が、前記第１７の発明における「除算回路」に、それぞれ相当している。
【０３９３】
［実施の形態１１の変形例］
（第１変形例）
実施の形態１１では、Ｅｐ（−１）（ｒ）とＥｐ（０）（ｒ）とのの比を求めることにより、コイル間距離ｒに対して線形な出力電圧ＥＯ（ｒ）を得ることとしている。しかしながら、本発明はこれに限られるものではない。例えば、次に述べるような変形が可能である。
【０３９４】
実施の形態１では、α＝（β−１）／βと設定してべき指数αの正のべき乗演算を施すことによって、ＥＳ（ｒ）のべき指数の大きさを、βからβ−１へと１だけ減少させている。これに対し、α＝（β＋１）／βと設定すると、べき指数αの正のべき乗演算を施すことによって、ＥＳ（ｒ）のべき指数の大きさを、βからβ＋１へと１だけ増加させることができる。このときの出力を、Ｅｐ（＋１）（ｒ）と表す。この場合、数式７９にα＝（β＋１）／βを代入することにより、下記の式が導かれる。
（数９０）
Ｅｐ（＋１）（ｒ）  ＝  （ＫＳ／ＶＣ）１／β×ＫＳ×ｒ−（β＋１）
【０３９５】
ここで、数式８０および数式９０を用いてＥｐ（０）（ｒ）とＥｐ（＋１）（ｒ）の比を求めることにより、下記の式を導く事ができる。
（数９１）
Ｅｐ（０）（ｒ）／Ｅｐ（＋１）（ｒ）  ＝  （ＫＳ／ＶＣ）−１／β×ｒ
【０３９６】
数式９１を変形することにより、距離ｒを次式で表すことができる。
（数９２）
ｒ＝（ＫＳ／ＶＣ）１／β×｛Ｅｐ（０）（ｒ）／Ｅｐ（＋１）（ｒ）｝
このように、Ｅｐ（０）（ｒ）とＥｐ（＋１）（ｒ）との比も、距離ｒに比例した値となる。
【０３９７】
実施の形態１１では、べき指数が１だけ異なる２つの出力値（Ｅｐ（−１）（ｒ）とＥｐ（０）（ｒ））を除算することによって、数式８９の関係を導いている。例えば、ｒ−３を、べき指数が１だけ異なるｒ−４で割れば、最終的にｒが得られるからである。これと同様に考えれば、Ｅｐ（０）（ｒ）とＥｐ（＋１）（ｒ）もべき指数が１だけ異なる出力値であるから、これらの除算によっても、数式８９と同様に、コイル間距離ｒと出力電圧ＥＯ（ｒ）とが線形な関係になる式を導くことができる。
【０３９８】
なお、この第１変形例を実現するには、例えば、図３０の構成を次のように変形すればよい。先ず、べき乗演算回路２１２のべき指数αを、α＝（β＋１）／βに変更する。その結果、べき乗演算回路２１２の出力は、Ｅｐ（＋１）（ｒ）になる。これに加えて、減算器２２６の演算内容を、Ｅｇ（０）（ｒ）からＥｇ（＋１）（ｒ）を減ずるように変更すればよい。
【０３９９】
（第２変形例）
また、実施の形態１１の変形例として、次のような構成も可能である。図３４は、第２変形例の構成を示す図である。図３０の構成において、べき乗演算部２１０に、更にもう１つのべき乗演算回路２１３を加える（以下、これを「第２べき乗演算回路」とも称す）。具体的には、実施の形態１１において電圧ＥＳ（ｒ）をそのまま対数演算回路２２２に入力していたところを、第２変形例では電圧ＥＳ（ｒ）を第２べき乗演算回路２１３によるべき乗演算を施した後で対数演算回路２２２へ入力する。以下、べき乗演算回路２１２のべき指数を、α１とも称す。第２べき乗演算回路２１３のべき指数α２は、α２＝（β−２）／βと設定する。減算器２２６は、Ｅｇ（-２）（ｒ）からＥｇ（-１）（ｒ）を減ずるように変更する。
【０４００】
このような構成によれば、先ず、実施の形態１１と同様に、ＥＳ（ｒ）に、（β−１）／βの値をべき指数α１とした場合の、α１乗の正のべき乗演算を施すことができる。これにより、演算値Ｅｐ（−１）（ｒ）を得ることができる。さらに、第２変形例では、これに加え、同じＥＳ（ｒ）に、（β−２）／βの値をべき指数α２とした場合の、α２乗の正のべき乗演算を施した結果も得ることができる。これにより、演算値Ｅｐ（−２）（ｒ）も得ることができる。
【０４０１】
これらの２つの演算値は、べき指数が１だけ異なっている。よって、これまで述べたように、これら２つの演算値の比Ｅｐ（−２）（ｒ）／Ｅｐ（−１）（ｒ）を取ることで、コイル間距離ｒと出力電圧ＥＯ（ｒ）との線形な式を導くことができる。
【０４０２】
また、第１変形例で述べた手法を用いることもできる。この場合には、具体的には、例えば、先ず、べき指数α１を（β＋１）／βとし、べき指数α２を（β＋２）／βとする。これにより得た演算値Ｅｐ（＋１）（ｒ）と演算値Ｅｐ（＋２）（ｒ）との比Ｅｐ（＋１）（ｒ）／Ｅｐ（＋２）（ｒ）を求めれば、コイル間距離ｒと出力電圧ＥＯ（ｒ）との線形な式を導くことができる。
【０４０３】
なお、べき指数α１とα２の組は、他にも、α１＝（β−２）／βとα２＝（β−３）／βや、α１＝（β＋２）／βとα２＝（β＋３）／βなどとしてもよい。つまり、ｍを正の整数として、α１＝（β−ｍ）／βとα２＝（β−（ｍ＋１））／βと表す事ができる。また、ｍを正の整数として、α１＝（β＋ｍ）／βとα２＝（β＋（ｍ＋１））／βと表すことができる。ただし、数式８３と数式９２とを見比べてもわかるように、α１およびα２をべき指数βを減少させるように設定する場合と、α１およびα２をべき指数βを増加させるように設定する場合とでは、最終的にｒを導くために行う除算の分母と分子の位置が異なる点に注意を要する。
【０４０４】
尚、上述した第２変形例では、べき乗演算回路２１２と第２べき乗演算回路２１３が、前記第１８の発明における「第１べき乗演算回路」と「第２べき乗演算回路」にそれぞれ相当している。
【０４０５】
なお、第２変形例を、正のべき乗演算回路を１つのみ用いて実現してもよい。つまり、１つの正のべき乗演算回路に、べき乗演算回路２１２と第２べき乗演算回路２１３の機能を集約させてもよい。この場合には、例えば、べき指数αを変更可能に設定しておき、当該べき乗演算回路に、異なるべき指数の正のべき乗演算を施した結果を１つずつ出力させればよい。
【０４０６】
（第３変形例「微積分演算としての正のべき乗演算」）
上述した実施の形態１１では、べき関数に対して正のべき乗演算を施している。べき関数に対して正のべき乗演算を施すことは、べき関数を微分または積分することと等価である。以下、先ずは本願発明者が見出した知見を述べ、その後、第３変形例の内容を説明する。
【０４０７】
（i）正のべき乗演算と微分演算との関係
以下、先ず、正のべき乗演算と、微分演算との関係を説明する。これまでも述べた、ｒのべき関数であるＥＳ（ｒ）＝ＫＳ×ｒ−βを、ｒに関して微分すると、次式を得ることができる。
【数９３】
2009187497.tif 000007
【０４０８】
一方、べき指数αをα＝（β＋１）／βと設定してＥＳ（ｒ）に正のべき乗演算を施すと、前述のように数式９０の結果が得られる。数式９０と数式９３とを用いて、次式を導くことができる。
【数９４】
2009187497.tif 000008
より高階の微分についても、同様の関係が成り立つ。
【０４０９】
距離ｒにおける磁束密度をＢ（ｒ）と表すと、電圧ＥＳ（ｒ）は、磁束密度Ｂ（ｒ）に比例する電圧と考えることができる。よって、電圧ＥＳ（ｒ）をｒで微分したｄＥＳ（ｒ）／ｄｒは、磁束密度の勾配ｄＢ（ｒ）／ｄｒに比例する電圧として取り扱うことができる。これは、べき指数αをα＝（β＋１）／βと設定してＥＳ（ｒ）に正のべき乗演算を施せば、磁束密度の勾配ｄＢ（ｒ）／ｄｒに比例する電圧が得られることにほかならない。
【０４１０】
以上説明したように、α＝（β＋１）／βと設定して電圧ＥＳ（ｒ）にα乗の正のべき乗演算を施すことにより、電圧ＥＳ（ｒ）をｒで微分したｄＥＳ（ｒ）／ｄｒの値を求めることができる。このｄＥＳ（ｒ）／ｄｒを、磁束密度の勾配ｄＢ（ｒ）／ｄｒに比例する電圧として取り扱うことができる。
【０４１１】
（ii）正のべき乗演算と積分演算との関係
正のべき乗演算と、積分演算との関係を説明する。ｒのべき関数であるＥＳ（ｒ）＝ＫＳ×ｒ−βを、ｒに関して積分すると、次式を得ることができる。
【数９５】
2009187497.tif 000009
ただし、ここでは積分定数は無視する。
【０４１２】
べき指数αをα＝（β−１）／βと設定してＥＳ（ｒ）に正のべき乗演算を施すと、前述のように数式８１の結果が得られる。数式８１と数式９５によれば、次式が成立する。
【数９６】
2009187497.tif 000010
さらに積分したものについても、同様の関係が成り立つ。
【０４１３】
前述したとおり、電圧ＥＳ（ｒ）は、距離ｒにおける磁束密度Ｂ（ｒ）に比例する電圧と考えることができる。よって、電圧ＥＳ（ｒ）を積分して得た値は、磁位Φ（ｒ）（magnetic scalar potential：マグネティックポテンシャル）に比例する値として取り扱うことができる。このように、べき指数αをα＝（β−１）／βと設定してＥＳ（ｒ）に正のべき乗演算を施せば、磁位Φ（ｒ）に比例する電圧が最終出力値として得られる。
【０４１４】
（iii）第３変形例の構成
図３５は、実施の形態１１の第３変形例の構成を示している。第３変形例は、べき乗演算部２１０に代えて、べき乗演算部２３０を備えている点で、実施の形態１１の構成と相違している。
【０４１５】
べき乗演算部２３０は、べき乗演算回路２１２と、べき乗演算回路２１４とを含んでいる。べき乗演算回路２１４は、べき乗演算回路２１２と同じく実施の形態２のアナログ演算回路と同じ構成を有している。ただし、べき乗演算回路２１４は、べき指数αの値がα＝（β＋１）／βの式を満たすように、内部の２つのＲＣ回路が構築されている。べき乗演算部２３０は、べき乗演算部２１０と同様の機能に加え、電圧ＥＳ（ｒ）についてα＝（β＋１）／βのべき乗演算を施した結果を、出力電圧ＥＯ３（ｒ）として出力する。また、べき乗演算部２３０は、検波整流回路１２０からの電圧ＥＳ（ｒ）を、ＥＯ１（ｒ）として外部へと出力する。また、べき乗演算部２３０は、べき乗演算回路２１２が出力する電圧Ｅｐ（−１）（ｒ）を、ＥＯ２（ｒ）として外部へと出力する。これは、例えば、それぞれに専用の出力端子を割り当てれば実現できる。
【０４１６】
前述したように、電圧ＥＳ（ｒ）そのものである電圧Ｅｐ（０）（ｒ）は、磁束密度Ｂ（ｒ）に比例する。また、電圧ＥＳ（ｒ）の積分に当たる電圧Ｅｐ（−１）（ｒ）は、磁束密度Ｂ（ｒ）の積分である磁位Φ（ｒ）に比例する。また、電圧ＥＳ（ｒ）の微分に当たる電圧Ｅｐ（＋１）（ｒ）は、磁束密度の勾配ｄＢ（ｒ）／ｄｒに比例する電圧である。このように、第３変形例の距離測定装置は、コイル間距離ｒの測定に加え、従来なしえなかった磁束密度、磁束密度の勾配、磁位の同時測定をも可能とする、極めて優れた特徴を有している。
【０４１７】
（第４変形例）
実施の形態１１においても、実施の形態２で述べたように、べき指数αを調節可能なべき乗演算回路２１２を構築することができる。これにより、これまでの実施の形態の変形例で述べたように、べき指数βにあわせたべき指数αの調整が可能となる。
【０４１８】
なお、上述した実施の形態１１の第３変形例は、コイル間距離ｒを測定するという機能と、磁束密度、磁束密度の勾配、磁位の同時測定を可能とする機能とを、併せ持っている。しかしながら、磁束密度、磁束密度の勾配、磁位の同時測定の機能のみを、コイル間距離ｒの測定機能とは切り離して用いることもできる。
【０４１９】
例えば、図３５に示した構成のうち、励磁コイル１１０、検出コイル１１２、検波整流回路１２０、および、べき乗演算部２３０のみを備えた装置を、「磁束密度、磁束密度の勾配および磁位の測定装置」若しくは「磁場測定装置」として提供することができる。
【０４２０】
また、磁束密度、磁束密度の勾配、磁位の同時測定の機能も、互いに独立に使用することができる。
【０４２１】
図３５に示した構成のうち、励磁コイル１１０、検出コイル１１２、検波整流回路１２０、および、べき乗演算回路２１２を備えた装置を用意すれば、磁位Φ（ｒ）に比例する電圧Ｅｐ（−１）（ｒ）を得ることができる。以下、この装置を「磁位の測定装置」と称す。通常、マグネティックポテンシャルは、先ず既存の測定装置によって磁束密度を測定した後、この磁束密度の測定値を積分計算することにより求められる。このように、従来、マグネティックポテンシャルは、間接測定量として求める手法が主流であった。これに対し、上記の「磁位の測定装置」によれば、空間中におけるマグネティックポテンシャルの直接測定が可能であるという極めて優れた特徴を有している。
【０４２２】
また、図３５に示した構成のうち、励磁コイル１１０、検出コイル１１２、検波整流回路１２０、および、べき乗演算回路２１４を備えた構成を用意すれば、磁束密度の勾配ｄＢ（ｒ）／ｄｒに比例する電圧Ｅｐ（＋１）（ｒ）を得ることができる。以下、この装置を「磁束密度の勾配の測定装置」と称す。通常、磁束密度の勾配を測定するためには、少なくとも２つの検出コイル（あるいは磁気センサ）が必要になる。これに対し、上記の「磁束密度の勾配の測定装置」によれば、１つの検出コイルによって、磁束密度の勾配を測定可能な装置を構築することができる。
【０４２３】
実施の形態１２．
以下、本発明の実施の形態１２を説明する。実施の形態１２の構成によれば、実施の形態１乃至６にかかるアナログ演算回路に、演算精度を高める工夫を施すことができる。以下、実施の形態１２にかかる、演算精度向上のための手法を、「しきい値電圧調整法」とも呼称する。
【０４２４】
以下、説明の内容を解り易くする都合上、実施の形態１のアナログ演算回路を「負のべき乗演算回路」とも称する。同様に、便宜上、実施の形態２のアナログ演算回路を「正のべき乗演算回路」とも、実施の形態３のアナログ演算回路を「対数演算回路」とも、実施の形態５のアナログ演算回路を「指数演算回路」とも、それぞれ称する。
【０４２５】
［演算誤差の分析］
以下、実施の形態１２の具体的構成の説明に先立って、実施の形態１乃至６のアナログ演算回路で演算の誤差を生じさせうる原因について、本願発明者が得た知見を述べる。
【０４２６】
（１）演算誤差の要因
実施の形態１乃至６のアナログ演算回路では、ＲＣ回路がもつ電圧と時間との指数関数的な関係を利用して、各種の演算を行なっている。実施の形態１の負のべき乗演算回路の場合、入力電圧Ｅｉから時間ｔ１への変換は、数式５によって表される。このｔ１の精度が、演算精度に大きな影響を及ぼす。なお、ここでは、時間ｔ１を、実施の形態１のΔＴ（つまり、演算開始時刻ｔ＝０から時刻ｔ１までの間の時間）と同じ意味で用いている。実施の形態１では、ΔＴ＝ｔ１−０＝ｔ１が成立しているからである。
【０４２７】
時間ｔ１の精度は、主に、コンパレータ１６の遅延時間、および、しきい値電圧の誤差により決まる。通常、コンパレータには、しきい値電圧付近での出力変動を防止するために、ヒステリシス特性が付与されている。このヒステリシス特性によって、しきい値電圧の誤差が生じてしまう。
【０４２８】
高性能、高精度のコンパレータであれば、ヒステリシスの幅は数ｍＶ程度である。しかしながら、本願発明者の知見によれば、この程度の幅であっても、ヒステリシスの存在はアナログ演算回路の演算精度に無視できない影響を与える。以下、個々のアナログ演算回路について、更なる説明を行う。
【０４２９】
（i）負のべき乗演算回路の場合
コンパレータの遅延時間をΔｔｄで、しきい値電圧の誤差をΔＶＴでそれぞれ表して、ΔｔｄとΔＶＴを考慮した場合には、負のべき乗演算回路における数式５は下記の式に書き換えられる。
（数９７）
ｔ´１  ＝  Δｔｄ  ＋  τ１×ｌｎ｛Ｅｉ／（ＶＴ＋ΔＶＴ）｝
ここで、区別のために、遅延時間及びしきい値電圧誤差を含む場合の時間ｔ１を、時間ｔ´１と示す。また、以下の説明では、便宜上、時間ｔ´１を、「変換時間ｔ´１」とも称す。
【０４３０】
｜ΔＶＴ｜≪ＶＴの条件が満たされるのであれば、数式９７は次のように近似できる。
【数９８】
2009187497.tif 000011
したがって、変換時間の誤差をΔｔ１で表すと、Δｔ１は次式のように表される。
【０４３１】
【数９９】
2009187497.tif 000012
数式９９からわかるように、変換時間の誤差Δｔ１は、コンパレータの遅延時間Δｔｄとしきい電圧の誤差による時間誤差Δｔｖにより決まる。
【０４３２】
ここで、代表的な高精度のコンパレータのΔｔｄとΔｔｖの大きさを見積もってみる。高精度のコンパレータにも各種あるが、Δｔｄが５０ｎｓ（ナノ秒）、しきい値電圧誤差が２ｍＶのものを使用すると仮定する。しきい値電圧ＶＴは２５ｍＶとする。この条件でしきい値電圧の誤差による時間誤差Δｔｖの大きさを計算すると、１．０４μｓ（μ秒）となる。したがって、｜Δｔｖ｜≫Δｔｄであるから、しきい値電圧の誤差が変換時間の誤差Δｔ１に対して支配的な影響を与えていると考えることができる。
【０４３３】
（ii）正のべき乗演算回路の場合
正のべき乗演算回路についても同様な計算を行なうと、変換時間の誤差Δｔ１は、以下のように表される。
【数１００】
2009187497.tif 000013
【０４３４】
正のべき乗演算回路の場合には、負のべき乗演算回路の場合とは異なり、Δｔ１は入力Ｅｉに依存し、Ｅｉが小さいほど変換時間の誤差の値は大きくなる。しかし、Ｅｉの最小入力がＶＴ程度だとすれば、正のべき乗演算回路の場合も、変換時間の誤差Δｔ１への主たる影響は、しきい電圧の誤差であるといえる。
【０４３５】
（iii）対数演算回路の場合
対数演算回路と正のべき乗演算回路は、ともに、コンパレータ１６への入力側の回路が同様の構成を有している。よって、対数演算回路に対する変換時間の誤差Δｔ１も、数式１００で表される。
【０４３６】
（iv）指数演算回路の場合
指数演算回路に対する変換時間の誤差Δｔ１は次式のように表される。
【数１０１】
2009187497.tif 000014
演算期間Ｔ０を０．９ｍｓ、一定電圧ＶＣを４０９６ｍＶとした場合の時間誤差Δｔｖの大きさを計算すると、０．２２μｓとなる。この場合も、変換時間の誤差Δｔ１に与える影響は、遅延時間による誤差よりも、しきい電圧誤差の方が大きい。
【０４３７】
（２）しきい値電圧誤差の演算精度への影響
以下、上述した演算誤差の要因の分析結果のうち、しきい値電圧誤差に着目して、本願発明者が更に考察した結果を説明する。
【０４３８】
（i）負のべき乗演算回路の場合
負のべき乗演算回路の出力は、実施の形態１で述べた数式９で表される。ここで、コンパレータ１６へのしきい電圧としてＶＴを与えているものの、ヒステリシスの影響で実効的なしきい値電圧に誤差ΔＶＴが含まれているものとする。このとき、負のべき乗演算回路の出力電圧Ｅ´Ｏは、次式のように表される（ここでは、区別のため、しきい値電圧誤差を含む出力電圧をＥ´Ｏで表す）。
（数１０２）
Ｅ´Ｏ  ＝  ｛ＶＣ×（ＶＴ＋ΔＶＴ）α｝×Ｅｉ−α
【０４３９】
数式１０２は以下のように変形できる。
（数１０３）
Ｅ´Ｏ  ＝  ＥＯ×（１＋ΔＶＴ／ＶＴ）α
ΔＶＴが存在すると、出力電圧ＥＯに係数が掛けられることがわかる。ΔＶＴが一定であれば、この係数も定数として取り扱うことができる。
【０４４０】
｜ΔＶＴ｜≪ＶＴの条件が満たされる場合、数式１０３は次式のように近似できる。
【数１０４】
2009187497.tif 000015
したがって、出力電圧の誤差ΔＥＯは、次式のように表すことができる。
【数１０５】
2009187497.tif 000016
この式からわかるように、出力電圧の誤差ΔＥＯはしきい電圧の誤差ΔＶＴに比例する。また、ΔＥＯは入力電圧Ｅｉにも依存し、Ｅｉが小さくなるほどΔＥＯは大きくなる。しかしながら、ΔＥＯとＥＯとの比である相対誤差εは、次式で表される。
（数１０６）
ε  ＝  ΔＥＯ／ＥＯ  ＝  α×（ΔＶＴ／ＶＴ）
数式１０６からわかるように、相対誤差εは、入力電圧Ｅｉには依存しない。
【０４４１】
図３６は、負のべき乗演算回路のシミュレーション結果である。図中の実線は理論計算値（つまり、誤差が零とみなした場合の演算結果）であり、図中の白抜きの丸が、電子回路のシミュレーション用ソフトウェア（本実施形態では、“ＬＴｓｐｉｃｅ”という名称のソフトウェアを用いた）により得た出力値である。図３７は、図３６に示した理論値（theory）とシミュレーション値（LTspice）との間の、絶対誤差ΔＥＯと相対誤差εとを示している。
【０４４２】
べき指数αは１／３、しきい値電圧ＶＴは２５ｍＶ、一定電圧ＶＣは４０９６ｍＶとした。シミュレーションに使用したコンパレータの実効的なしきい値電圧の誤差ΔＶＴは、−１．４８５ｍＶである。数式１０５が示すように、入力電圧Ｅｉが小さくなるほど、しきい値電圧の誤差による出力電圧の誤差ΔＥＯの大きさが大きくなっている。一方、相対誤差は約０．６ポイント程度の変化はあるが、数式１０６が示すように、ほぼ一定となっている。
【０４４３】
（ii）正のべき乗演算回路の場合
正のべき乗演算回路の出力電圧ＥＯは、実施の形態２の数式１９で表される。正のべき乗演算回路の場合、しきい値電圧として、入力電圧Ｅｉを与える。しきい値電圧に誤差ΔＶＴが生じたとすると、正のべき乗演算回路の出力電圧Ｅ´Ｏは次式のように表される。
（数１０７）
Ｅ´Ｏ  ＝  ＥＯ×（１＋ΔＶＴ／Ｅｉ）α
上式からわかるように、誤差に関係する係数は、入力電圧Ｅｉに依存する。
【０４４４】
｜ΔＶＴ｜≪Ｅｉの条件が満たされる場合、数式１０７は次式のように近似できる。
【数１０８】
2009187497.tif 000017
【０４４５】
従って、出力電圧の誤差ΔＥＯは、次式のように表される。
【数１０９】
2009187497.tif 000018
【０４４６】
この式からわかるように、出力電圧の誤差ΔＥＯは、しきい電圧の誤差ΔＶＴに比例する。ΔＥＯは入力電圧Ｅｉにも依存するが、べき指数αが１より大きいか小さいかによってその依存性は異なる。
【０４４７】
一方、相対誤差εは次式で表される。
（数１１０）
ε  ＝  ΔＥＯ／ＥＯ  ＝  α×（ΔＶＴ／Ｅｉ）
この式からわかるように、正のべき乗演算回路では、相対誤差εの大きさは入力電圧Ｅｉに反比例して大きくなる。
【０４４８】
図３８は、正のべき乗演算回路のシミュレーション結果である。負のべき乗演算と同様に、実線が理論計算値であり、図中の白抜きの丸が、シミュレーション値である。図３９は、図３８に示した理論値（theory）とシミュレーション値（LTspice）との間の、絶対誤差ΔＥＯと相対誤差εとを示している。
【０４４９】
べき指数αは１／２、一定電圧ＶＣは４０９６ｍＶとした。数式１０９が示すように、入力電圧Ｅｉが小さくなるほど、しきい値電圧の誤差による出力電圧の誤差ΔＥＯの値が大きくなっている。また、数式１１０が示すように、入力電圧Ｅｉが小さくなるほど、相対誤差εが大きくなっている。
【０４５０】
（３）対数演算回路の場合
対数演算回路の出力電圧ＥＯは、実施の形態３の数式２９で表される。しきい値電圧に誤差ΔＶＴが生じたとすると、この場合の対数演算回路の出力電圧Ｅ´Ｏは次式のように表される。
【数１１１】
2009187497.tif 000019
但し、ここでは、便宜上、実施の形態３におけるτ３１をτ１と記している。右辺の第２項が誤差の項である。このように、誤差の項の値は、入力電圧Ｅｉに依存する。
【０４５１】
｜ΔＶＴ｜≪Ｅｉの条件が満たされる場合、数式１１１は、次式のように近似できる。
【数１１２】
2009187497.tif 000020
したがって、出力電圧の誤差ΔＥＯは次式のように表される。
【数１１３】
2009187497.tif 000021
数式１１３からわかるように、出力電圧の誤差ΔＥＯは、しきい電圧の誤差ΔＶＴに比例し、入力電圧Ｅｉに反比例する。
【０４５２】
相対誤差εは、次式で表される。
【数１１４】
2009187497.tif 000022
入力電圧Ｅｉの値によっては、出力電圧ＥＯはゼロになりうる。このため、ＥＯがゼロ近傍の相対誤差を求めることは、意味がないと考えられる。
【０４５３】
図４０は、対数演算回路のシミュレーション結果である。図中の実線は理論計算値であり、図中の白抜きの丸が、シミュレーション値である。図４１は、図４０の理論値（theory）とシミュレーション値（LTspice）との間の、絶対誤差ΔＥＯと相対誤差εとを示している。
【０４５４】
積分回路の時定数τ１は、０．１３ｍｓ、演算期間Ｔ０は０．９ｍｓ、一定電圧ＶＣは４０９６ｍＶとした。数式１１３が示すように、入力電圧Ｅｉが小さくなるほど、しきい値電圧の誤差による出力電圧の誤差ΔＥＯの値が大きくなっている。また、相対誤差εの大きさも、数式１１４が示すように、入力電圧Ｅｉが小さくなるほど大きくなっている。Ｅｉが０．２Ｖのところで相対誤差εが大きくなっているのは、出力ＥＯが零に近い値となるためであると考えられる。
【０４５５】
（４）指数演算回路の場合
指数演算回路の出力電圧ＥＯは、実施の形態５の数式４３で表される。しきい値電圧に誤差ΔＶＴが生じたとすると、この場合の指数演算回路の出力電圧Ｅ´Ｏは次式のように表される。
【数１１５】
2009187497.tif 000023
但し、ここでは、便宜上、実施の形態５におけるτ４２をτ２と記している。上式右辺の指数項が、誤差に関係する係数である。この係数は、ΔＶＴが一定であれば、定数になる。
【０４５６】
ここで、ΔＶＴが小さく、かつ、下記の式が成立する場合を考える。
（数１１６）
｜（Ｔ０ΔＶＴ）／（２τ２ＶＣ）｜  ≪  １
これらの条件が満たされている場合には、数式１１５は、次式のように近似できる。
【数１１７】
2009187497.tif 000024
【０４５７】
したがって、出力電圧の誤差ΔＥＯは次式のように表される。
【数１１８】
2009187497.tif 000025
数式１１８からわかるように、指数演算回路の場合、出力電圧の誤差ΔＥＯはしきい電圧の誤差ΔＶＴに比例する。また、誤差ΔＥＯはＥＯに比例するので、入力電圧Ｅｉとともに大きくなる。
【０４５８】
一方、相対誤差εは、次式で表される。
【数１１９】
2009187497.tif 000026
従って、相対誤差εは入力電圧Ｅｉには依存しない。
【０４５９】
図４２は、指数演算回路のシミュレーション結果である。図中の実線は理論計算値であり、図中の白抜きの丸が、シミュレーション値である。図４３は、図４２の理論値（theory）とシミュレーション値（LTspice）との間の、絶対誤差ΔＥＯと相対誤差εとを示している。
【０４６０】
積分回路の時定数τ２は、０．１６ｍｓ、演算期間Ｔ０は０．９ｍｓ、一定電圧ＶＣは４０９６ｍＶとした。しきい値電圧の誤差による出力電圧の誤差ΔＥＯの大きさは、入力電圧Ｅｉに比例して大きくなっている。相対誤差εは、数式１１９によれば、入力電圧Ｅｉによらず一定であると推測される。しかし、図４３によれば、入力電圧Ｅｉが負になるほど大きくなっている。これは、出力電圧に０．４３ｍＶのオフセットが乗っているためだと考えられる。
【０４６１】
以上、演算誤差を生じさせうる原因について、本願発明者が得た知見を述べた。
【０４６２】
続いて、実施の形態１２として、本願発明者が見出した、効果的な演算精度向上手法を説明する。以下の説明では、負のべき乗演算回路の演算精度を向上したものを、代表例として実施の形態１２とする。
【０４６３】
［実施の形態１２の構成］
しきい値電圧付近での動作を安定化させるために、コンパレータ１６にヒステリシス特性が付与されている場合を考える。コンパレータ１６にヒステリシス特性が存在することは、アナログ演算回路に対してオフセット電圧が存在することと等価になる。ヒステリシス特性が演算精度低下の主因であることは、前節で述べた。
【０４６４】
そこで、実施の形態１２では、コンパレータのしきい値電圧誤差を自動補正する機能を、アナログ演算回路に搭載することとした。具体的には、実施の形態１２では、しきい電圧誤差を検出し、検出したしきい値電圧誤差分だけしきい値電圧を補正することとした。
【０４６５】
図４４は、実施の形態１２にかかるアナログ演算回路の構成図である。図４４に示すように、実施の形態１２のアナログ演算回路は、破線Ｆで囲った部分に関しては、実施の形態１のアナログ演算回路と同じ構成を備えている。一方、実施の形態１２は、実施の形態１のコンパレータ１６に代えて、比較回路３１０を備えている。
【０４６６】
ＲＣ回路部１０のコンデンサＣ１の端子は、減算器３００を介して、比較回路３１０の端子３１２と接続されている。減算器３００は、端子３０２とも接続している。実施の形態１２では、端子３０２に、しきい値電圧ＶＴ０を印加する。しきい値電圧ＶＴ０は、実施の形態１のしきい値電圧ＶＴと同じの値にすることができる。減算器３００は、コンデンサＣ１の端子電圧であるｅ１（ｔ）からしきい値電圧ＶＴ０を減じた値を、端子３１２に与える。以下、減算器３００の出力する電圧を、電圧ｅ（ｔ）と記す（但し、ｅ（ｔ）＝ｅ１（ｔ）−ＶＴ０）。
【０４６７】
図４４に示すように、比較回路３１０は、コンパレータ３２６と、サンプルホールド回路３２０および３３０を備えている。サンプルホールド回路３２０のＩＮ端子は端子３１２に、サンプルホールド回路３２０のＳ／Ｈ端子はコンパレータ３２６の出力端子に、それぞれ接続している。サンプルホールド回路３２０は、コンパレータ３２６の出力がローに反転したときにＩＮ端子に入力されている電圧を、保持することができる。このような動作により、後述する回路動作の説明で述べるように、サンプルホールド回路３２０は、しきい値電圧誤差ΔＶＴを検出、保持することができる。サンプルホールド回路３２０は、保持した電圧（しきい値電圧誤差ΔＶＴ）を、ＯＵＴ端子から出力する。なお、説明を簡略化するため、当初は、ＯＵＴ端子からの出力は零になっているものとする。
【０４６８】
サンプルホールド回路３２０のＯＵＴ端子は、減算器３４０を介して、サンプルホールド回路３３０のＩＮ端子に接続している。サンプルホールド回路３３０は、ｃｌｋ端子３３２を備えている。ｃｌｋ端子３３２には、クロック信号が与えられる。サンプルホールド回路３３０は、クロック信号に応じて、ＩＮ端子に入力されている電圧を保持し、ＯＵＴ端子から出力することができる。以下、サンプルホールド回路３３０のＯＵＴ端子からの出力電圧を、補正しきい値電圧ＶＴＡとも表す。
【０４６９】
減算器３４０には、出力電圧ＶＴＡが帰還的に入力されている。減算器３４０は、ＶＴＡからΔＶＴを減算した値を、サンプルホールド回路３３０のＩＮ端子に入力する。なお、ここでは、説明を簡略化するため、当初は、出力電圧ＶＴＡが零になっているものとする。
【０４７０】
コンパレータ３２６には、端子３１２に入力される電圧ｅ（ｔ）と、サンプルホールド回路３３０が出力する電圧ＶＴＡとが入力されている。電圧ｅ（ｔ）が時間とともに減少してＶＴＡ（当初は０（Ｖ））を横切るのに応じて、コンパレータ３２６の出力はローに切り換る。コンパレータ３２６の出力に応じて、実施の形態１のコンパレータ１６の場合と同様に、スイッチＳ３のオンオフが切り換る。
【０４７１】
なお、実施の形態１２では、比較回路３１０は、電圧ｅ（ｔ）が立ち下がる際のｅ（ｔ）＝０を検出する。一方、電圧ｅ（ｔ）の立ち上がりの際のｅ（ｔ）＝０を検出する場合には、ｅ（ｔ）の符号を反転すればよい。なお、以下の説明では、便宜上、ｅ（ｔ）の波形が０（Ｖ）を横切るというのを検出するという意味で、「ゼロクロスを検出する」という表現を用いることもある。なお、比較回路３１０は、この意味で、「ゼロクロス検出器」とも呼ぶことができる。
【０４７２】
［実施の形態１２の動作］
以下、実施の形態１２のアナログ演算回路の動作を説明する。ここでは、実施の形態１２のうち、実施の形態１と特に相違する点について説明する。
【０４７３】
図４５は、比較回路３１０の動作を示すタイミングチャートである。しきい値電圧誤差ΔＶＴと補正しきい値電圧ＶＴは、拡大して表示してある。図中のしきい値電圧誤差ΔＶＴは、すべて同じ大きさである。図４５のｃｌｋは、クロック信号を表している。０〜Ｔ０が所定の演算期間、Ｔ０〜Ｔ１が所定のリセット期間である。周期Ｔ１ごとに、演算の動作が繰り返される。上述したように、簡単のため、ｔ＜０（回路動作の開始前）において、サンプルホールド回路３２０、３３０のそれぞれの出力ΔＶＴおよびＶＴＡは零としている。
【０４７４】
実施の形態１で述べたように、演算の際には、コンデンサＣ１の放電が行われて電圧ｅ１（ｔ）が減少していく。従って、電圧ｅ（ｔ）も時間とともに減少し、時刻ｔ１で０（Ｖ）になる。上述したように、コンパレータ３２６のマイナス入力端子の補正しきい値電圧ＶＴＡは、この時点では０（Ｖ）である。よって、理想的には、時刻ｔ１で、コンパレータ３２６の出力がローレベルになるはずである。
【０４７５】
しかし、コンパレータ３２６は、しきい値電圧誤差ΔＶＴ（なお、ここでは、ΔＶＴ≦０とするが、ΔＶＴ≧０の場合も同様に補正可能である）を内包している。よって、コンパレータ３２６の出力がローレベルになる時刻は、ｔ１から少し遅れた時刻ｔ´１となると考えられる。
【０４７６】
コンパレータ３２６の出力は、時刻ｔ´１まではハイレベルの状態にある。よって、サンプルホールド回路３２０は、この時刻まで入力ｅ（ｔ）をサンプルする。時刻ｔ´１でコンパレータ３２６の出力がローレベルになると、サンプルホールド回路３２０はこの時刻における電圧ｅ（ｔ´１）をホールドする。この電圧ｅ（ｔ´１）が、しきい電圧誤差ΔＶＴに相当する。
【０４７７】
補正しきい値電圧ＶＴＡとしきい値電圧誤差ΔＶＴとの差が、サンプルホールド回路３２０への入力となる。この時点でＶＴＡは０（Ｖ）なので、−ΔＶＴがサンプルホールド回路３３０への入力となる。サンプルホールド回路３３０へ入力される電圧は、クロック信号がハイレベルであるＴ０〜Ｔ１の期間においてサンプルされ、クロック信号がローレベルになる時刻Ｔ１においてホールドされる。従って、時刻Ｔ１においてサンプルホールド回路３３０がホールドした電圧が、補正しきい値電圧ＶＴＡとなる。
【０４７８】
次の演算期間においては、コンパレータ３２６は、電圧ｅ（ｔ）と、変更後の補正しきい値電圧ＶＴＡとを比較することになる。その結果、次の演算期間においてコンパレータ３２６がローレベルなるのは、正しい時刻ｔ２になる。時刻ｔ２においてΔＶＴは０（Ｖ）になり、補正しきい電圧ＶＴＡが保持されつづける。その後、もし、温度等の環境変化によってしきい値電圧誤差に変化があっても、上述した一連の動作によって、しきい値電圧誤差は少なくとも１周期後には補正される。このような動作によれば、前回の演算動作のときに比べて、コンパレータ３２６の出力が現実にローになる時刻を、適切に早めるたり遅らせたりすることができる。
【０４７９】
以上説明したように、実施の形態１２によれば、コンパレータ３２６が有するしきい値電圧誤差を相殺するように、コンパレータ３２６に入力する電圧を補正することができる。その結果、本来コンパレータ３２６のハイ／ローが切り換るべき理想的な時刻（図４５では時刻ｔ２）に、コンパレータ３２６の現実の出力切換動作のタイミングを適合させることができる。これにより、しきい値電圧誤差に起因する演算精度の低下を回避することができる。特に、実施の形態１２によれば、一連の補正動作をｃｋｌ信号に同期させて行うことにより、補正しきい値電圧ＶＴＡを最適な値に更新し続けることができる。
【０４８０】
［実施の形態１２の効果］
以下、実施の形態１２の効果を説明する。図４６は、実施の形態１のアナログ演算回路のコンパレータ１６を比較回路３１０で置き換え、電子回路シミュレーションソフトウェアを用いて行ったシミュレーションの結果である。図４６には、実施の形態１２のアナログ演算回路における、絶対誤差ΔＥＯと相対誤差εとが示されている。図４６と前述した図３７と見比べると、絶対誤差ΔＥＯ相対誤差εの両方が著しく減少しており、優れた改善効果が得られていることがわかる。
【０４８１】
シミュレーションの結果によると、入力電圧Ｅｉが２Ｖのとき、しきい値電圧誤差ΔＶＴは−１．３８ｍＶから９．２μＶまで飛躍的に減少している。
【０４８２】
尚、上述した実施の形態１２では、コンパレータ３２６が、前記第２２の発明における「コンパレータ」に、サンプルホールド回路３２０が、前記第２２の発明における「サンプルホールド回路」に、サンプルホールド回路３３０および減算器３４０が、前記第２２の発明における「補正回路」に、それぞれ相当している。
【０４８３】
［実施の形態１２の変形例］
（第１変形例）
実施の形態２の正のべき乗演算回路のコンパレータ１６を、比較回路３１０等の構成と置き換えてもよい。これにより、実施の形態１２と同様にしきい値電圧誤差の補正を行い、正のべき乗演算の演算精度を向上することができる。
【０４８４】
図４７は、この第１変形例の構成において、電子回路シミュレーションソフトウェアを用いて行ったシミュレーションの結果である。しきい値電圧の調整をしていない場合の結果である図３９との比較から、絶対誤差ΔＥＯの最大値は−１４ｍＶから−３．５ｍＶに、相対誤差εの最大値は−５％から−１．２％に減少していることがわかる。入力電圧Ｅｉが２Ｖのとき、しきい値電圧誤差は２．３ｍＶから−３．７μＶまで減少する。
【０４８５】
（第２変形例）
実施の形態３の対数演算回路のコンパレータ１６を、比較回路３１０等の構成と置き換えてもよい。図４８は、この第２変形例の構成において、シミュレーションを行った結果である。しきい値電圧を調整していない場合の結果である図４１との比較から、絶対誤差ΔＥＯの最大値は−１５０ｍＶから−３．５ｍＶに、相対誤差εの最大値は−５％から−１．２％に減少していることがわかる。入力電圧Ｅｉが２０ｍＶのとき、しきい値電圧誤差は−１．３９ｍＶから−５．７μＶまで減少する。
【０４８６】
（第３変形例）
実施の形態５の指数演算回路のコンパレータ１６を、比較回路３１０等の構成と置き換えてもよい。図４９は、この第３変形例の構成において、シミュレーションを行った結果である。しきい電圧を調整していない場合の結果である図４３と比較しても改善がみられない。これは、しきい電圧誤差とは別のオフセット電圧による誤差が生じているからだと考えられる。
【０４８７】
しかしながら、実際、入力電圧Ｅｉが２Ｖのとき、しきい電圧誤差は８０５μＶから−４．８μＶまで減少している。よって、第３変形例により、使用するコンパレータがより低いスペック（コンパレータが備えるしきい値電圧誤差が１０ｍＶ〜数十ｍＶ程度或いはそれ以上）であったとしても、図４９の程度まで誤差を抑えることが可能であると考えられる。なお、指数演算回路の精度をさらに向上するには、マニュアルでしきい値電圧を調整するか、または、後述する実施の形態１３のゲイン調整法を適用することができる。
【０４８８】
実施の形態１３．
実施の形態１２で説明した演算誤差の分析の内容に基づくと、負のべき乗演算回路と指数演算回路では、誤差の係数や相対誤差は入力電圧に依存しないと考えることができる。この場合には、アナログ演算回路の出力が、しきい値電圧誤差ΔＶＴによって定数倍されているだけだと考えることができる。そこで、実施の形態１３では、ゲイン調整によってこの誤差分を補正することとする。この方法を、以下、「ゲイン調整法」とも称す。
【０４８９】
［実施の形態１３の構成および動作］
図５０は、実施の形態１３のアナログ演算回路の構成を示している。実施の形態１３は、実施の形態１の負のべき乗演算回路に対して、ゲイン調整法を施したものである。図５０において符号３５０を付したものは、実施の形態１のアナログ演算回路である（以下、便宜上、負のべき乗演算回路３５０とも称す）。説明の簡略化のため、以下は、実施の形態１３で付加される構成を説明し、実施の形態１と同様の点は説明を省略する。
【０４９０】
実施の形態１３のアナログ演算回路は、増幅器３５２を備えている。増幅器３５２は、負のべき乗演算回路３５０の端子２４に表れる電圧Ｅ´Ｏを所定の増幅度（Ａ１３とする）で増幅し、端子３５４に出力することができる。
【０４９１】
増幅器３５２の増幅度Ａ１３は、次のようにして決定する。実施の形態１３のアナログ演算回路に、ある入力値Ｅｉを１つ与えて演算を行い、現実の出力電圧Ｅ´Ｏを得る。一方、同一の入力値Ｅｉに対して、実施の形態１３のアナログ演算回路の演算式（つまり、数式９）に従って理論値を得る（ここでは、理論値をＥＯと表す）。これらの比ＥＯ／Ｅ´Ｏを、増幅度Ａ１３に設定する。このため、増幅器３５２によって増幅されて端子３５４に最終的に表れる値は、理論値ＥＯになる。
【０４９２】
既述したように、負のべき乗演算回路では、アナログ演算回路の出力が、しきい値電圧誤差ΔＶＴによって定数倍されているだけだと考えることができる。つまり、上述した工程によって増幅度Ａ１３を一度決定すれば、その後は、任意の入力電圧Ｅｉに対して、高精度な演算結果を得ることができる。従って、演算誤差の調整の負担が極めて少なくなる。
【０４９３】
以上述べたように、実施の形態１３によれば、演算誤差要因の分析結果に基づく適切な措置によって、負のべき乗演算回路の演算精度を、極めて効果的な手法により向上させることができる。
【０４９４】
［実施の形態１３の効果］
図５１は、負のべき乗演算回路のゲイン調整法による演算精度の改善効果を示している。入力電圧Ｅｉの最小値３０ｍＶに対して、所望の（理論的な）出力電圧ＥＯは３．８５４４８Ｖであり、シミュレーションによる出力電圧Ｅ´Ｏは３．７７４９３Ｖである。このふたつの出力の比Ｒ＝ＥＯ／Ｅ´Ｏは、１．０２１０７である。したがって、出力の誤差を補正するには、すべてのＥ´ＯをＲ倍すればよい。図５１は、補正後の出力について絶対誤差ΔＥＯと相対誤差εを求めた結果である。図４１を、図３７と比較すると、絶対誤差ΔＥＯの最大値は−８０ｍＶから−４ｍＶに、相対誤差εの最大値は−２．６％から−０．６％に、それぞれ減少していることがわかる。
【０４９５】
尚、上述した実施の形態１３によれば、増幅器３５２が、前記第２３の発明における「増幅器」に相当している。
【０４９６】
［実施の形態１３の変形例］
実施の形態１３では、負のべき乗演算回路にゲイン調整法を適用した。これに代えて、指数演算回路にゲイン調整法を適用することもできる。この場合には、単に、図５０の負のべき乗演算回路３５０を、実施の形態５の指数演算回路と交換すればよい。
【０４９７】
図５２は、指数乗演算回路のゲイン調整法による演算精度の改善効果を示している。出力電圧Ｅ´Ｏには０．４３ｍＶのオフセット電圧が乗っているので、まずこれを補正する必要がある。入力電圧Ｅｉが４Ｖのときの所望の（理論的な）出力電圧ＥＯは３．８３４７１Ｖであり、オフセットを補正した後の出力電圧Ｅ´Ｏは３．８３０５４Ｖである。この２つの出力の比Ｒ＝ＥＯ／Ｅ´Ｏは、１．００１０９となる。したがって、出力の誤差を補正するにはオフセットを補正した後のすべての出力電圧Ｅ´ＯをＲ倍すればよい。図５２を、図４３と比較すると、絶対誤差ΔＥＯの最大値は−３．７ｍＶから−０．４ｍＶに、また、相対誤差の最大値は２．７％から０．１％に、それぞれ減少していることがわかる。
【０４９８】
なお、実施の形態１２や実施の形態１３は、実施の形態１乃至６のアナログ演算回路のみならず、実施の形態７乃至１１の距離測定装置が備えるアナログ演算回路にも適用することができる。
【図面の簡単な説明】
【０４９９】
【図１】本発明の実施の形態１にかかるアナログ演算回路の回路図である。
【図２】出力電圧ｅ１（ｔ）および出力電圧ｅ２（ｔ）の時間変化を示した図である。
【図３】しきい値電圧ＶＴの設定方法を説明するための図である。
【図４】本発明の実施の形態２にかかるアナログ演算回路の回路図である。
【図５】出力電圧ｅ２１（ｔ）、ｅ２２（ｔ）がコンデンサＣ２１、Ｃ２２の放電時に描く波形を示す図である。
【図６】本発明の実施の形態３にかかるアナログ演算回路の回路図である。
【図７】出力電圧ｅ３１（ｔ）および出力電圧ｅ３２（ｔ）の時間変化を示した図である。
【図８】本発明の実施の形態４の回路構成を示す図である。
【図９】拡張対数演算回路に種々の入力電圧Ｅｉを与えた場合の、基本対数演算回路７０の出力である出力電圧ＥｇおよびＥｇｇを示した図である。
【図１０】拡張対数演算回路の入出力特性を示している。
【図１１】本発明の実施の形態５のアナログ演算回路の回路図である。
【図１２】出力電圧ｅ４１（ｔ）および出力電圧ｅ４２（ｔ）の時間変化を示した図である。
【図１３】本発明の実施の形態７の距離測定装置の構成を示す図である。
【図１４】励磁コイル１１０と検出コイル１１２の配置図である。
【図１５】長岡係数を示す図である。
【図１６】理論的に求めたコイル間距離と相互インダクタンスとの関係を示す図である。
【図１７】コイル間距離ｒと検出電圧ＥＳとの関係を測定した結果を示す図である。
【図１８】測定データＥＳについて出力ＥＯを計算した結果を示す図である。
【図１９】本発明の実施の形態８にかかる距離測定装置の構成を示す図である。
【図２０】実施の形態８の距離測定装置の動作を説明するためのタイミングチャートである。
【図２１】実施の形態８の距離測定装置において、コイル間距離ｒを変化させながら、測定を行った結果を示す図である。
【図２２】本発明の実施の形態９の距離測定装置の構成を示す図である。
【図２３】シミュレーションによって得られた、コイル間距離ｒと、電圧ＥＳおよび電圧ＥＳＳの関係を示す図である。
【図２４】シミュレーションによって得られた、図２３の電圧ＥＳ（ｒ）および電圧ＥＳＳ（ｒ）にべき乗演算を施した結果を示す図である。
【図２５】数式７２を用いて行ったシミュレーションの結果を示している。
【図２６】本発明の実施の形態１０の距離測定装置の構成を示す図である。
【図２７】実施の形態１０において、コイル間距離ｒと、検波整流回路１２０からの電圧ＥＳ(ｒ)との関係を示す図である。
【図２８】実施の形態１０において、電圧ＥＳ(ｒ)に数式７３の対数演算を施して求められた、電圧Ｅｇ(ｒ)を示す図である。
【図２９】実施の形態１０において、電圧Ｅｇ(ｒ)に対して数式７４の指数演算を施して求めた、最終出力ＥＯ（ｒ)を表している。
【図３０】本発明の実施の形態１１の構成を示す図である。
【図３１】実施の形態１１におけるシミュレーション結果であり、べき乗演算部２１０が出力する第１の出力値Ｅｐ（０）（ｒ）と第２の出力値Ｅｐ（−１）（ｒ）とを示す図である。
【図３２】実施の形態１１におけるシミュレーション結果であり、図３１のＥｐ（−１）（ｒ）とＥｐ（０）（ｒ）に対して、数式８４および８５の対数演算を行った結果を示す図である。
【図３３】実施の形態１１におけるシミュレーション結果であり、図３２のＥｅ（ｒ）に、数式８７の指数演算を施した結果得られる出力電圧ＥＯ（ｒ）を示す図である。
【図３４】実施の形態１１の第２変形例の構成を示す図である。
【図３５】実施の形態１１の第３変形例の構成を示す図である。
【図３６】本発明の実施の形態１２の演算誤差分析において行った、負のべき乗演算回路のシミュレーション結果である。
【図３７】図３６に示した理論値とシミュレーション値との間の、絶対誤差ΔＥＯと相対誤差εとを示す図である。
【図３８】実施の形態１２の演算誤差分析において行った、正のべき乗演算回路のシミュレーション結果である。
【図３９】図３８示した理論値とシミュレーション値との間の、絶対誤差ΔＥＯと相対誤差εとを示す図である。
【図４０】実施の形態１２の演算誤差分析において行った、対数演算回路のシミュレーション結果である。
【図４１】図４０の理論値とシミュレーション値との間の、絶対誤差ΔＥＯと相対誤差εとを示す図である。
【図４２】実施の形態１２の演算誤差分析において行った、指数演算回路のシミュレーション結果である。
【図４３】図４２の理論値とシミュレーション値との間の、絶対誤差ΔＥＯと相対誤差εとを示す図である。
【図４４】本発明の実施の形態１２にかかるアナログ演算回路の構成図である。
【図４５】比較回路３１０の動作を示すタイミングチャートである。
【図４６】実施の形態１２のシミュレーションの結果である。
【図４７】実施の形態１２の第１変形例（正のべき乗演算回路）のシミュレーションの結果である。
【図４８】実施の形態１２の第２変形例（対数演算回路）のシミュレーションの結果である。
【図４９】実施の形態１２の第３変形例（指数演算回路）のシミュレーションの結果である。
【図５０】本発明の実施の形態１３のアナログ演算回路の構成を示す図である。
【図５１】実施の形態１３のゲイン調整法による負のべき乗演算回路の演算精度の改善効果を示す図である。
【図５２】実施の形態１３のゲイン調整法による指数演算回路の演算精度の改善効果を示す図である。
【符号の説明】
【０５００】
１０、２０、３０、４０、５０、１００  ＲＣ回路部
１２、１４、２２、２４  端子
１６、７６、１０２  コンパレータ
６０、９０  ランプ電圧発生回路
６２、６４  接続点
７０  基本対数演算回路
７２  増幅器
７４  スイッチ
７８  減算器
１０４  接続点
１１０  励磁コイル
１１０ａ、１１０ｂ  コイル端
１１２  検出コイル
１１２ａ、１１２ｂ  コイル端
１２０  検波整流回路
１２２、１４０、１６０  べき乗演算回路
１３０、１３６  増幅回路
１３２  フィルタ回路
１３４  整流回路
１３８  オシレータ
１４２  中点
１４４  コンパレータ
１５０  サンプルパルス発生回路
１５２  バッファ回路
１５４  Ａ／Ｄ変換回路
１５６  送信機
１８０、１８４  増幅器
１８２  べき乗演算回路
１８６、１８８  コンパレータ
２００  対数演算回路
２０２  指数演算回路
２０４  演算部
２１０、２３０  べき乗演算部
２１２、２１４  ベき乗演算回路
２２０  除算部
２２２、２２４  対数演算回路
２２６  減算器
２２８  指数演算回路
３００  減算器
３０２、３１２、３３２  端子
３１０  比較回路
３２０、３３０  サンプルホールド回路
３２６  コンパレータ
３４０  減算器
３５０  負のべき乗演算回路
３５２  増幅器
３５４  端子
【図１】
2009187497.tif 000027
【図２】
2009187497.tif 000028
【図３】
2009187497.tif 000029
【図４】
2009187497.tif 000030
【図５】
2009187497.tif 000031
【図６】
2009187497.tif 000032
【図７】
2009187497.tif 000033
【図８】
2009187497.tif 000034
【図９】
2009187497.tif 000035
【図１０】
2009187497.tif 000036
【図１１】
2009187497.tif 000037
【図１２】
2009187497.tif 000038
【図１３】
2009187497.tif 000039
【図１４】
2009187497.tif 000040
【図１５】
2009187497.tif 000041
【図１６】
2009187497.tif 000042
【図１７】
2009187497.tif 000043
【図１８】
2009187497.tif 000044
【図１９】
2009187497.tif 000045
【図２０】
2009187497.tif 000046
【図２１】
2009187497.tif 000047
【図２２】
2009187497.tif 000048
【図２３】
2009187497.tif 000049
【図２４】
2009187497.tif 000050
【図２５】
2009187497.tif 000051
【図２６】
2009187497.tif 000052
【図２７】
2009187497.tif 000053
【図２８】
2009187497.tif 000054
【図２９】
2009187497.tif 000055
【図３０】
2009187497.tif 000056
【図３１】
2009187497.tif 000057
【図３２】
2009187497.tif 000058
【図３３】
2009187497.tif 000059
【図３４】
2009187497.tif 000060
【図３５】
2009187497.tif 000061
【図３６】
2009187497.tif 000062
【図３７】
2009187497.tif 000063
【図３８】
2009187497.tif 000064
【図３９】
2009187497.tif 000065
【図４０】
2009187497.tif 000066
【図４１】
2009187497.tif 000067
【図４２】
2009187497.tif 000068
【図４３】
2009187497.tif 000069
【図４４】
2009187497.tif 000070
【図４５】
2009187497.tif 000071
【図４６】
2009187497.tif 000072
【図４７】
2009187497.tif 000073
【図４８】
2009187497.tif 000074
【図４９】
2009187497.tif 000075
【図５０】
2009187497.tif 000076
【図５１】
2009187497.tif 000077
【図５２】
2009187497.tif 000078