(57)【要約】【課題】  少ないデータ量で固体撮像素子の複雑な駆動パルスを生成する。【解決手段】  駆動パルス生成用のデータをメモリに格納しておき該データを用いて固体撮像素子を駆動する駆動パルスを生成する固体撮像素子の駆動パルス生成方法において、駆動パルスの時系列データを第１メモリに格納しておくと共に時間幅の異なる出力変化単位データを第２メモリに格納しておき、時間幅の異なる出力変化単位データを組み合わせて少なくとも１サイクルの駆動パルスを生成するに際し第２メモリから読み出された出力変化単位データの時間幅（1clk,2clk,3clk,…）を計数して第１メモリから読み出す時系列データ（００１１）（０００１）（１００１）…（００１０）を切り替え、駆動パルスを生成する。【選択図】  図３
2009159236.tif 000002
【特許請求の範囲】
【請求項１】
駆動パルス生成用のデータをメモリに格納しておき該データを用いて固体撮像素子を駆動する駆動パルスを生成する固体撮像素子の駆動パルス生成方法において、前記駆動パルスの時系列データを第１メモリに格納しておくと共に時間幅の異なる出力変化単位データを第２メモリに格納しておき、前記時間幅の異なる出力変化単位データを組み合わせて少なくとも１サイクルの前記駆動パルスを生成するに際し前記第２メモリから読み出された前記出力変化単位データの各時間幅を計数して前記第１メモリから読み出す前記時系列データを切り替え前記駆動パルスを生成することを特徴とする固体撮像素子の駆動パルス生成方法。
【請求項２】
駆動パルス生成用のデータをメモリに格納しておき該データを用いて固体撮像素子を駆動する駆動パルスを生成する固体撮像装置において、前記駆動パルスの時系列データを格納する第１メモリと、時間幅の異なる出力変化単位データを格納する第２メモリと、前記時間幅の異なる出力変化単位データを組み合わせて少なくとも１サイクルの前記駆動パルスを生成するに際し前記第２メモリから読み出された前記出力変化単位データの各時間幅を計数して前記第１メモリから読み出す前記時系列データを切り替え前記駆動パルスを生成する撮像素子駆動部を備えることを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の駆動パルスを生成する駆動パルス生成方法及び固体撮像装置に関する。
【背景技術】
【０００２】
デジタルカメラ等に搭載される固体撮像素子は、各種タイミング信号により駆動され、撮像データが固体撮像素子から読み出される。このタイミング信号は、予めメモリに格納されたタイミング信号生成用データから生成され、固体撮像素子に出力される。
【０００３】
図６は、例えば下記特許文献１記載の従来技術が用いているタイミング信号生成用データの一例を示す図である。この従来技術では、第１メモリ，第２メモリ，第３メモリ，時系列データメモリの４つのメモリを持ち、この４つのメモリの格納データを用いて、ＣＣＤ型固体撮像素子の垂直電荷転送路を駆動する図７に示す駆動パルスφＶ１〜φＶ４を生成している。
【０００４】
第１メモリには、出力変化単位を示すデータが格納される。図示する例では、アドレス１に出力変化単位が１クロック幅であることを指定するデータ値が格納され、アドレス２には２クロック幅を指定するデータ値が格納されている。
【０００５】
第２メモリには、１サイクル中の出力変化数を示すデータが格納される。図示する例では、アドレス１，２共に、１サイクル中の出力変化数「８」を指定するデータ値が格納されている。
【０００６】
第３メモリには、繰り返しサイクル数を示すデータが格納される。図示する例では、アドレス１に繰り返しサイクル数「３」を指定するデータ値が格納され、アドレス２に繰り返しサイクル数「１」を指定するデータ値が格納されている。
【０００７】
時系列データメモリには、垂直電荷転送路の転送電極Ｖ１〜Ｖ４に印加する駆動パルスφＶ１〜φＶ４のデータ値が格納されている。
【０００８】
今、第１メモリ，第２メモリ，第３メモリの各アドレス１が指定されたとする。第１メモリから読み出されたデータ値は１クロック幅を示す「１」であるため、時系列データメモリの格納データに基づいて生成されるタイミング信号「φＶ１，φＶ２，φＶ３，φＶ４」は、図７に示す様に、最初の１クロック目は「０，０，１，１」、２クロック目は「０，０，０，１」、３クロック目は「１，０，０，１」、…、８クロック目は「０，０，１，０」となり、これで１サイクルのタイミング信号が生成される。そして、第３メモリで指定されるサイクル数が「３」であるため、このタイミング信号が３サイクル、固体撮像素子に出力される。
【０００９】
【特許文献１】特開２００２―５１２７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述した従来技術では、第１メモリから読み出される出力変化単位は、図７に示す例では、３サイクル中に渡って第１メモリのアドレス１で指定された変化単位（この例では１クロック幅）に固定されてしまう。第３メモリのアドレス２を指定することで、１サイクル毎に出力変化単位を可変させることは可能であるが、１サイクル中は固定されてしまう。
【００１１】
近年の固体撮像素子は多画素化が進展して数百万画素を搭載するのが普通になってきており、その動作も複雑で、用意する必要のある駆動パターン数も多くなっている。このため、少ないデータ量で様々な駆動パターンに対処できる撮像素子駆動部を備える固体撮像装置が望まれており、従来技術の様に、１サイクル中で出力変化単位が固定されると、用意しなければならないデータ量が多くなってしまうという問題がある。
【００１２】
本発明の目的は、少ないデータ量で様々な駆動パターンに対処可能な固体撮像素子の駆動パルス生成方法及び固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の固体撮像素子の駆動パルス生成方法及び固体撮像装置は、駆動パルス生成用のデータをメモリに格納しておき該データを用いて固体撮像素子を駆動する駆動パルスを生成する固体撮像素子の駆動パルス生成方法において、前記駆動パルスの時系列データを第１メモリに格納しておくと共に時間幅の異なる出力変化単位データを第２メモリに格納しておき、前記時間幅の異なる出力変化単位データを組み合わせて少なくとも１サイクルの前記駆動パルスを生成するに際し前記第２メモリから読み出された前記出力変化単位データの各時間幅を計数して前記第１メモリから読み出す前記時系列データを切り替え前記駆動パルスを生成することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、時間幅の異なる出力変化単位データを組み合わせて少なくとも１サイクルの駆動パルスを生成するため、少ないデータ量で複雑な駆動パルスを生成することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態に係る撮像装置の機能ブロック図である。この撮像装置はデジタルカメラを例としており、撮像部２１と、撮像部２１から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理（ＣＤＳ）等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によってＡ／Ｄ２３，アナログ信号処理部２２，撮像部２１の駆動制御を行う駆動部（タイミングジェネレータＴＧを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュ２５とを備える。
【００１７】
撮像部２１は、被写界からの光を集光する光学レンズ系２１ａと、該光学レンズ系２１ａを通った光を絞る絞りや静止画像撮像時に用いるメカニカルシャッタ２１ｂと、光学レンズ系２１ａによって集光され絞りによって絞られた光を受光し撮像画像データ（アナログ画像データ）を電気信号で出力する固体撮像素子１００とを備える。
【００１８】
本実施形態のデジタルカメラは更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理，後述する第１画素群，第２画素群の各検出信号の合成処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部２８と、デジタルカメラ全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス４０とを備え、また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。
【００１９】
図２は、図１に示す固体撮像素子１００の表面模式図である。この固体撮像素子１００は、正方格子状に配列された複数の画素（フォトダイオード：ＰＤ）５１と、画素列毎に設けられた垂直電荷転送路（ＶＣＣＤ）５２と、各垂直電荷転送路（ＶＣＣＤ）５２の転送方向端部に沿って設けられた水平電荷転送路（ＨＣＣＤ）５３と、水平電荷転送路５３の出力端部に設けられ転送されてきた信号電荷の電荷量に応じた電圧値信号を出力するアンプ５４とを備えて構成される。
【００２０】
垂直電荷転送路５２の上に記載されたＶ１，Ｖ２，Ｖ３，Ｖ４は転送電極を示しており、電極Ｖ１に転送パルスφＶ１が印加され、電極Ｖ２に転送パルスφＶ２が印加され、電極Ｖ３に転送パルスφＶ３が印加され、電極Ｖ４に転送パルスφＶ４が印加される。
【００２１】
図３は、図２に示すＣＣＤ型固体撮像素子１００の垂直電荷転送路５２を駆動する転送パルスφＶ１〜φＶ４を例示する図であり、１サイクル分だけ図示している。
【００２２】
ＨＤは水平同期信号であり、例えば転送パルスφＶ１は、水平同期信号ＨＤが立ち上がったタイミングから３クロック分遅れて立ち上がり、パルス幅が１２クロック分のパルスとなっている。転送パルスφＶ２は、水平同期信号ＨＤの立ち上がりタイミングから１０クロック分遅れて立ち上がり、パルス幅が１８クロック分のパルスとなっている。転送パルスφＶ３，φＶ４も図示する通りである。
【００２３】
図４は、図１に示す撮像素子駆動部２４の要部詳細図であり、垂直転送パルス生成部の詳細図である。この垂直転送パルス生成部は、制御部６１と、制御部６１からの指定アドレスＡを受けてデータを出力する出力変化単位データメモリ６２と、制御部６１からの指定アドレスＢを受けてデータを出力するサイクルデータメモリ６３を備える。
【００２４】
また、垂直転送パルス生成部は、クロックｃｌｋと水平同期信号ＨＤを取り込んでクロック数を計数する第１カウンタ６４と、第１カウンタ６４の計数結果と出力変化単位データメモリ６２の出力データとを比較する第１コンパレータ６５と、上記のアドレスＡと第１カウンタ６４の出力データとにより指定されたデータをφＶ１〜φＶ４として出力する時系列データメモリ６６と、第１コンパレータ６５の比較結果を計数する第２カウンタ６７と、第２カウンタ６７の計数値とサイクルデータメモリ６３の出力データとを比較する第２コンパレータ６８とを備える。第１カウンタ６４は、第１コンパレータ６５の出力値と第２コンパレータ６８の出力値を参照してカウント動作を行う。
【００２５】
図５は、出力変化単位データメモリ６２と、サイクルデータメモリ６３と、時系列データメモリ６６の夫々の格納データを示す図である。
【００２６】
出力変化単位データメモリ６２には、制御部６１から出力されるアドレスＡにより指定されるデータ値が格納されている。図示する例では、アドレス１に１クロック幅を指定するデータ値が格納され、アドレス２に２クロック幅を指定するデータ値が格納され、…、アドレス８に８クロック幅を指定するデータ値が格納されている。アドレス数「８」は、１サイクル中における出力変化数に対応する。
【００２７】
サイクルデータメモリ６３には、制御部６１から出力されるアドレスＢにより指定されるデータ値が格納されている。図示する例では、アドレス１に１サイクルを指定するデータ値が格納され、アドレス２に３サイクルを指定するデータ値が格納されている。
【００２８】
時系列データメモリ６６には、転送パルスφＶ１〜φＶ４を指定する時系列データが格納されている。この時系列データは、出力変化単位データメモリ６２のデータ出力を指定するアドレスＡと同じアドレスＡで指定され、このアドレスＡで指定された時系列データが、第１カウンタ６４の計数値に基づいて読み出される。
【００２９】
次に、これらの各メモリ６２，６３，６６の各格納データを用いて図３に示す転送パルスを生成する動作を説明する。
【００３０】
制御部６１からアドレスＢとしてアドレス１が出力されたとすると、１サイクル分の転送パルスφＶ１〜φＶ４が生成され、出力されることになる。
【００３１】
制御部６１は、アドレスＡとしてアドレス１，２，３，…，８を順次出力する。先ず、アドレス１により、出力変化単位データメモリ６２から１クロック幅を指定するデータ値が第１コンパレータ６５に出力され、時系列データメモリ６６からは、アドレス１の「０，０，１，１」のデータが、転送パルス「φＶ１，φＶ２，φＶ３，φＶ４」として出力される。
【００３２】
第１カウンタ６４には、水平同期信号ＨＤとクロックとが入力されており、水平同期信号ＨＤの立ち上がりのタイミングからのクロック数が計数され、計数結果が第１コンパレータ６５と時系列データメモリ６６とに出力される。
【００３３】
第１コンパレータ６５は、出力変化単位データメモリ６２からの出力データが「１」クロック幅であるため、第１カウンタ６４のクロック計数値が「１」になったとき、比較結果が一致したことを示す信号を出力する。この信号を受けた第１カウンタ６４は計数値をリセットする。
【００３４】
この第１カウンタ６４のリセット出力を受けた時系列データメモリ６６は、次のアドレス２で指定される転送パルス「０，０，０，１」を出力する。このアドレス２により、出力変化単位データメモリ６２からは、「２」クロック幅のデータ値を第１コンパレータ６５に出力するため、今度は、第１コンパレータ６５は、２クロック幅後に比較結果が一致することを示す信号を出力する。
【００３５】
この信号により第１カウンタ６４がリセットされると、図３に示す様に、今度は時系列データメモリ６６からアドレス３の転送パルス「１，０，０，１」が３クロックの時間幅だけ出力される。以下、同様にして、図３に示す転送パルス「１，０，０，０」、「１，１，０，０」、…、「０，０，１，０」が夫々のクロック幅で時系列データメモリ６６から出力される。
【００３６】
第２カウンタ６７は、第１コンパレータ６５から比較結果が一致する回数を計数しており、この計数結果を第２コンパレータ６８に出力する。サイクルデータメモリ６３からは、今の例では１サイクルを示すデータ「８」が第２コンパレータ６８に出力されており、１サイクルが経過したとき、第１カウンタ６４がリセットされる。
【００３７】
以上述べた様に、本実施形態によれば、出力変化単位の時間幅を１サイクル中で任意に変化させることができるため、様々な駆動パターンのパルスを少ないデータ量で作成可能となる。
【産業上の利用可能性】
【００３８】
本発明に係る固体撮像素子の駆動パルス生成方法は、複雑な駆動パルスを少ないデータ量で生成することができるため、多画素化を図った固体撮像素子を搭載するデジタルカメラ等に適用すると有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態に係るデジタルカメラの機能ブロック図である。
【図２】図１に示す固体撮像素子の表面模式図である。
【図３】図２に示す固体撮像素子を駆動する垂直転送パルスの一例を示すタイミングチャートである。
【図４】図１に示す撮像素子駆動部の要部（垂直転送パルス生成部）詳細構成図である。
【図５】図４に示す出力変化単位データメモリ、サイクルデータメモリ、時系列データメモリの格納データ例を示す図である。
【図６】従来の撮像素子駆動部に設けられるメモリの格納データ例を示す図である。
【図７】図６に示すデータ例により作成される垂直転送パルスを示す図である。
【符号の説明】
【００４０】
２１  撮像部
２４  撮像素子駆動部
２９  システム制御部
５２  垂直電荷転送路
６２  出力変化単位データメモリ
６３  サイクルデータメモリ
６６  時系列データメモリ
【図１】
2009159236.tif 000003
【図２】
2009159236.tif 000004
【図３】
2009159236.tif 000005
【図４】
2009159236.tif 000006
【図５】
2009159236.tif 000007
【図６】
2009159236.tif 000008
【図７】
2009159236.tif 000009