(57)【要約】【課題】光電変換素子を積層する構造の固体撮像素子であって、その製造を容易に行うことが可能な固体撮像素子を提供する。【解決手段】本実施形態の固体撮像素子は、画素電極４、光電変換層１５Ｒ、及び対向電極１６からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層１と、画素電極４、光電変換層１５Ｇ、及び対向電極１６からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層１と、画素電極４、光電変換層１５Ｂ、及び対向電極１６からなる光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成されたシリコン層１とを積層して構成したものである。【選択図】図６
2009105316.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成された半導体基板が複数積層された固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
複数の前記半導体基板のうち、最下層の半導体基板以外の半導体基板に形成された前記光電変換素子が、該半導体基板上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されている固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記最下層の半導体基板以外の半導体基板が、前記光電変換素子及び前記信号出力部が形成されている側の表面とは反対の裏面を上にして積層されている固体撮像素子。
【請求項４】
請求項２又は３記載の固体撮像素子であって、
前記最下層の半導体基板以外の半導体基板が、前記最下層の半導体基板の前記光電変換素子及び前記信号出力部が形成されている側の表面上方に積層されている固体撮像素子。
【請求項５】
請求項４記載の固体撮像素子であって、
前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板の前記表面上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されている固体撮像素子。
【請求項６】
請求項４記載の固体撮像素子であって、
前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板の表面から内側に形成されたフォトダイオードである固体撮像素子。
【請求項７】
請求項２又は３記載の固体撮像素子であって、
前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されており、
前記最下層の半導体基板が、前記光電変換素子及び前記信号出力部が形成されている側の表面とは反対の裏面を上にして支持体上に設けられている固体撮像素子。
【請求項８】
請求項７記載の固体撮像素子であって、
前記支持体と前記最下層の半導体基板との間に設けられた入射光の反射を防止する反射防止層を備える固体撮像素子。
【請求項９】
請求項２〜８のいずれか１項記載の固体撮像素子であって、
前記対向電極の上面が、該対向電極が形成されている前記半導体基板に形成された前記信号出力部の最上面よりも低い位置に存在する固体撮像素子。
【請求項１０】
請求項９記載の固体撮像素子であって、
前記信号出力部が、前記光電変換素子で発生した電荷をリセットするためのリセットトランジスタと、前記電荷を信号に変換する出力トランジスタと、前記出力トランジスタからの信号を信号線に選択的に出力する選択トランジスタと、前記選択トランジスタのゲートに入力される制御信号を遅延して前記リセットトランジスタのゲートに入力する遅延手段とを備える固体撮像素子。
【請求項１１】
請求項１〜１０のいずれか１項記載の固体撮像素子であって、
最上層の前記半導体基板の上に形成された、前記信号出力部の一部を遮光する遮光部を備える固体撮像素子。
【請求項１２】
請求項１〜１１のいずれか１項記載の固体撮像素子であって、
前記複数の半導体基板のうち、隣接する２つの半導体基板の各々の前記光電変換素子が、同一波長域の光を検出するものであり、一方の前記光電変換素子での検出感度と、他方の前記光電変換素子の検出感度とが異なる固体撮像素子。
【請求項１３】
請求項１〜１１のいずれか１項記載の固体撮像素子であって、
前記半導体基板を少なくとも３つ備え、
最上層の前記半導体基板に形成された前記光電変換素子で検出される光の波長域が、該半導体基板よりも下方の記半導体基板に形成された前記光電変換素子で検出される光の波長域よりも短波長側にある固体撮像素子。
【請求項１４】
請求項１３記載の固体撮像素子であって、
前記半導体基板の数が３つであり、
最上層の半導体基板に形成された前記光電変換素子が青色の波長域の光を検出し、最下層の半導体基板に形成された前記光電変換素子が赤色の波長域の光を検出し、真ん中の半導体基板に形成された前記光電変換素子が緑色の波長域の光を検出する固体撮像素子。
【請求項１５】
請求項１３記載の固体撮像素子であって、
前記半導体基板の数が４つであり、
最上層の半導体基板に形成された前記光電変換素子が青色の波長域の光を検出し、上から２番目の半導体基板に形成された前記光電変換素子がエメラルド色の波長域の光を検出し、上から３番目の半導体基板に形成された前記光電変換素子が緑色の波長域の光を検出し、最下層の半導体基板に形成された前記光電変換素子が赤色の波長域の光を検出する固体撮像素子。
【請求項１６】
半導体基板に光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第一ステップと、
シリコン支持基板と前記シリコン支持基板上の絶縁層と前記絶縁層上のシリコン層とからなるＳＯＩ（Silicon On Insulator）基板の前記シリコン層に、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第二ステップと、
前記第二ステップで形成したＳＯＩ基板を、前記シリコン支持基板を上にして前記第一ステップで形成した前記半導体基板上方に積層し、前記絶縁層をストッパにして前記シリコン支持基板及び前記絶縁層を削る第三ステップとを有し、
前記第二ステップ及び前記第三ステップを１回又は複数回行う固体撮像素子の製造方法。
【請求項１７】
シリコン支持基板と前記シリコン支持基板上の絶縁層と前記絶縁層上のシリコン層とからなるＳＯＩ（Silicon On Insulator）基板の前記シリコン層に、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第一ステップと、
前記第一ステップで形成したＳＯＩ基板を、前記シリコン支持基板を上にして支持体上方に積層し、前記絶縁層をストッパにして前記シリコン支持基板及び前記絶縁層を削る第二ステップとを有し、
前記第一ステップ及び前記第二ステップを複数回行う固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一位置に光電変換素子を積層して該同一位置から画像データの１画素データを構成する信号を同時に得ることのできる構造の固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ型やＣＭＯＳ型のイメージセンサに代表される単板式カラー固体撮像素子では、光電変換する受光部の配列上に３種または４種の色フィルタをモザイク状に配置している。これにより、各受光部から色フィルタに対応した色信号が出力され、これ等の色信号を信号処理することでカラー画像が生成される。
【０００３】
しかし、モザイク状に色フィルタを配列したカラー固体撮像素子は、原色の色フィルタの場合、およそ入射光の２／３が色フィルタで吸収されてしまうため、光利用効率が悪く、感度が低いという問題がある。また、各受光部で１色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという問題もある。
【０００４】
そこで、斯かる問題を克服するために、信号読出回路が形成された半導体基板の上に３層の光電変換膜を積層する構造の撮像素子が研究・開発されている（例えば、下記の特許文献１，２）。この撮像素子は、例えば、光入射面から順次、青（Ｂ），緑（Ｇ），赤（Ｒ）の光に対して信号電荷（電子，正孔）を発生する光電変換膜を重ねた受光部構造を備え、しかも各受光部毎に、各光電変換膜で光発生した信号電荷を独立に読み出すことができる信号読み出し回路が設けられる。
【０００５】
斯かる構造の撮像素子の場合、入射光が殆ど光電変換されて読み出され、可視光の利用効率は１００％に近く、しかも各受光部でＲ，Ｇ，Ｂの３色の色信号が得られるため、高感度で、高解像度（偽色が目立たない）の良好な画像が生成できる。
【０００６】
【特許文献１】特表２００２−５０２１２０号公報
【特許文献２】特開２００２−８３９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１，２に記載された撮像素子は、３層の光電変換膜を半導体基板の上に順に積層し、且つ、各光電変換膜で発生したＲ，Ｇ，Ｂ毎の信号電荷を夫々半導体基板に形成した信号読出回路に接続する縦配線を形成する必要があるが、その製造は難しく、製0造歩留まりが低いためコストが嵩んでしまうという問題がある。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、光電変換素子を積層する構造の固体撮像素子であって、その製造を容易に行うことが可能な固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の固体撮像素子は、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とが形成された半導体基板が複数積層されている。
【００１０】
本発明の固体撮像素子は、複数の前記半導体基板のうち、最下層の半導体基板以外の半導体基板に形成された前記光電変換素子が、該半導体基板上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されている。
【００１１】
本発明の固体撮像素子は、前記最下層の半導体基板以外の半導体基板が、前記光電変換素子及び前記信号出力部が形成されている側の表面とは反対の裏面を上にして積層されている。
【００１２】
本発明の固体撮像素子は、前記最下層の半導体基板以外の半導体基板が、前記最下層の半導体基板の前記光電変換素子及び前記信号出力部が形成されている側の表面上方に積層されている。
【００１３】
本発明の固体撮像素子は、前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板の前記表面上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されている。
【００１４】
本発明の固体撮像素子は、前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板の表面から内側に形成されたフォトダイオードである。
【００１５】
本発明の固体撮像素子は、前記最下層の半導体基板に形成された前記光電変換素子が、該半導体基板上方に形成された画素電極と、前記画素電極上に形成された光電変換層と、前記光電変換層上に形成された対向電極とを含んで構成されており、前記最下層の半導体基板が、前記光電変換素子及び前記信号出力部が形成されている側の表面とは反対の裏面を上にして支持体上に設けられている。
【００１６】
本発明の固体撮像素子は、前記支持体と前記最下層の半導体基板との間に設けられた入射光の反射を防止する反射防止層を備える。
【００１７】
本発明の固体撮像素子は、前記対向電極の上面が、該対向電極が形成されている前記半導体基板に形成された前記信号出力部の最上面よりも低い位置に存在する。
【００１８】
本発明の固体撮像素子は、前記信号出力部が、前記光電変換素子で発生した電荷をリセットするためのリセットトランジスタと、前記電荷を信号に変換する出力トランジスタと、前記出力トランジスタからの信号を信号線に選択的に出力する選択トランジスタと、前記選択トランジスタのゲートに入力される制御信号を遅延して前記リセットトランジスタのゲートに入力する遅延手段とを備える。
【００１９】
本発明の固体撮像素子は、最上層の前記半導体基板の上に形成された、前記信号出力部の一部を遮光する遮光部を備える。
【００２０】
本発明の固体撮像素子は、前記複数の半導体基板のうち、隣接する２つの半導体基板の各々の前記光電変換素子が、同一波長域の光を検出するものであり、一方の前記光電変換素子での検出感度と、他方の前記光電変換素子の検出感度とが異なる。
【００２１】
本発明の固体撮像素子は、前記半導体基板を少なくとも３つ備え、最上層の前記半導体基板に形成された前記光電変換素子で検出される光の波長域が、該半導体基板よりも下方の記半導体基板に形成された前記光電変換素子で検出される光の波長域よりも短波長側にある。
【００２２】
本発明の固体撮像素子は、前記半導体基板の数が３つであり、最上層の半導体基板に形成された前記光電変換素子が青色の波長域の光を検出し、最下層の半導体基板に形成された前記光電変換素子が赤色の波長域の光を検出し、真ん中の半導体基板に形成された前記光電変換素子が緑色の波長域の光を検出する。
【００２３】
本発明の固体撮像素子は、前記半導体基板の数が４つであり、最上層の半導体基板に形成された前記光電変換素子が青色の波長域の光を検出し、上から２番目の半導体基板に形成された前記光電変換素子がエメラルド色の波長域の光を検出し、上から３番目の半導体基板に形成された前記光電変換素子が緑色の波長域の光を検出し、最下層の半導体基板に形成された前記光電変換素子が赤色の波長域の光を検出する。
【００２４】
本発明の固体撮像素子の製造方法は、半導体基板に光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第一ステップと、シリコン支持基板と前記シリコン支持基板上の絶縁層と前記絶縁層上のシリコン層とからなるＳＯＩ（Silicon On Insulator）基板の前記シリコン層に、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第二ステップと、前記第二ステップで形成したＳＯＩ基板を、前記シリコン支持基板を上にして前記第一ステップで形成した前記半導体基板上方に積層し、前記絶縁層をストッパにして前記シリコン支持基板及び前記絶縁層を削る第三ステップとを有し、前記第二ステップ及び前記第三ステップを１回又は複数回行う。
【００２５】
本発明の固体撮像素子の製造方法は、シリコン支持基板と前記シリコン支持基板上の絶縁層と前記絶縁層上のシリコン層とからなるＳＯＩ（Silicon On Insulator）基板の前記シリコン層に、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を出力する信号出力部とを形成する第一ステップと、前記第一ステップで形成したＳＯＩ基板を、前記シリコン支持基板を上にして支持体上方に積層し、前記絶縁層をストッパにして前記シリコン支持基板及び前記絶縁層を削る第二ステップとを有し、前記第一ステップ及び前記第二ステップを複数回行う。
【発明の効果】
【００２６】
本発明によれば、光電変換素子を積層する構造の固体撮像素子であって、その製造を容易に行うことが可能な固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について図面を参照して説明する。
【００２８】
本発明の実施形態で説明する固体撮像素子は、光電変換素子と、該光電変換素子で発生した電荷に応じた信号を出力する信号出力部（ＣＭＯＳ回路やＣＣＤ及びアンプを含むＣＣＤ回路等を含む回路）とを形成した半導体基板を複数積層した構造となっており、この複数の半導体基板を別々に作成し、これらを接着していくことで、製造を行うことが可能となっている。固体撮像素子の構造には３つのパターンが存在し、以下、この３つのパターンの固体撮像素子の製造方法を、第一実施形態〜第三実施形態において説明する。
【００２９】
（第一実施形態）
図１、図５、及び図７は、本実施形態の固体撮像素子の各製造工程における断面模式図を示した図である。図２は、固体撮像素子に含まれる信号出力部の構成例を示した図である。図３は、図２に示す信号出力部の駆動タイミングチャートである。図４及び図６の（ａ）は、固体撮像素子の製造過程における部分拡大平面図であり、（ｂ）は、（ａ）に示したＢ−Ｂ’線又はＣ−Ｃ’線での断面模式図である。
【００３０】
まず、図１（ａ）に示すような市販のＳＯＩ（Silicon On Insulator）基板を用意する。ＳＯＩ基板は、シリコン支持基板１ｂと、シリコン支持基板１ｂ上に形成された絶縁層１ａと、絶縁層１ａ上に形成された単結晶シリコン層１（以下、単にシリコン層１という）とからなる。本実施形態では、このシリコン層１上方に、多数の光電変換素子を一次元状又は二次元状に配列して形成し、これら光電変換素子で発生した電荷に応じた信号を出力する信号出力部をシリコン層１の中及び上に形成することで、光電変換素子と信号出力部を形成した半導体基板を製造するものとしている。尚、シリコン層１はｐ型とする。又、光電変換素子は、画素電極と、これに対向する対向電極と、これら電極の間に挟まれた光電変換層とを含む構造となっている。
【００３１】
次に、図１（ｂ）に示すように、ＳＯＩ基板のシリコン層１内に、後に形成する光電変換素子で発生した電荷を蓄積するための電荷蓄積部や信号出力部に含まれるトランジスタのソース領域及びドレイン領域となるｎ型不純物層２を形成する。
【００３２】
図２に、本実施形態の固体撮像素子の信号出力部の構成例を示す。図２に示すように、信号出力部は、多数の画素電極４の各々に接続されたＭＯＳ回路６０と、相関二重サンプリング処理によってノイズを除去するＣＤＳ６１と、垂直走査回路５５と、水平走査回路５６と、信号をＡ／Ｄ変換するＡ／Ｄ変換器５７とを備える。
【００３３】
ＭＯＳ回路６０は、シリコン層１上に形成される光電変換素子の画素電極４で捕集された電荷をリセットするためのリセットトランジスタＴｒ１と、画素電極４で捕集された電荷を信号に変換して出力する出力トランジスタＴｒ２と、出力トランジスタＴｒ２から出力される信号を信号線９に選択的に出力するための行選択トランジスタＴｒ３と、遅延回路５１とを備える。
【００３４】
リセットトランジスタＴｒ１のゲートにはリセット線Ｒが接続され、リセット線Ｒには、遅延回路５１が接続され、遅延回路５１には行選択線Ｌを介して垂直走査回路５５が接続されている。
【００３５】
垂直走査回路５５から行選択信号が行選択線Ｌに供給されると、行選択信号が遅延回路５１により遅延されて、リセット信号φＲが生成され、このリセット信号φＲにより、電荷のリセット動作が制御される。行選択トランジスタＴｒ３のゲートには行選択線Ｌが接続され、ここに行選択信号が供給されると、出力トランジスタＴｒ２から出力される信号が信号線９へと出力される。
【００３６】
リセットトランジスタＴｒ１と出力トランジスタＴｒ２には電源ライン８を介して電源Ｖｄｄが接続されている。信号線９は、サンプルホールド回路５２，５３と、トランジスタＴｒ４と、差動増幅器５４とからなるＣＤＳ６１に接続されている。信号線９に出力された信号はＣＤＳ６１でノイズ除去が行われる。
【００３７】
ＣＤＳ６１の出力には列選択トランジスタＴｒ５が接続されている。列選択トランジスタＴｒ５のゲートには水平走査回路５６が接続されている。列選択トランジスタＴｒ５の出力にはＡ／Ｄ変換器５７が接続されている。
【００３８】
図３に示すように、ＭＯＳ回路６０は、垂直走査回路５５から行選択線Ｌを介して行選択信号が供給されると、対応する画素電極４に捕集された電荷に応じた信号が行選択トランジスタＴｒ３から信号線９に出力され、ＣＤＳ６１により相関二重サンプリング処理が行われる。行選択信号は遅延回路５１により遅延されてリセット線Ｒにリセット信号として供給され、リセットトランジスタＴｒ１によって画素電極４で捕集されていた電荷がリセットされる。垂直走査回路５５は、行選択信号を各ラインのＭＯＳ回路６０に順次供給していくことで、全てのＭＯＳ回路６０から信号を出力させる。
【００３９】
水平走査回路５６は、１ラインのＭＯＳ回路６０が選択されている期間に、列選択トランジスタＴｒ５に列選択信号を順次供給することで、選択中のラインのＭＯＳ回路６０の各々から信号を順次出力させる。
【００４０】
このように、図２に示した構成の信号出力部によれば、行選択信号を遅延してリセット信号を生成しているため、リセット線Ｒを長くする必要がなく、回路スペースを削減することができる。もちろん、リセット信号を垂直走査回路５５からリセットトランジスタＴｒ１に直接供給する一般的な構成を採用しても良い。
【００４１】
製造方法の説明に戻り、ｎ型不純物層２を形成した後、シリコン層１上に絶縁層３を形成する。次に、電荷蓄積部となるｎ型不純物層２上の絶縁層３に開口を形成し、ここに導電性材料を埋め込んで、プラグ２３を形成する。次に、絶縁層３上に、導電性材料（例えばアルミニウムやポリシリコン）を成膜し、これをパターニングして、画素電極４、リセットトランジスタＴｒ１のゲート電極７、出力トランジスタＴｒ２のゲート電極６、及び行選択トランジスタＴｒ３のゲート電極５を形成する。画素電極４は、プラグ２３と接触するように形成する。これにより、画素電極４と電荷蓄積部とは電気的に接続される。
【００４２】
次に、信号出力部の各種構成要素（ＭＯＳ回路６０のその他の構成要素、電源ライン８、信号線９、リセット線Ｒ、行選択線Ｌ、垂直走査回路５５、水平走査回路５６、ＣＤＳ６１、Ａ／Ｄ変換器５７、３層メタル配線１０，１１，１２等）を形成する（図１（ｃ））。ここまでに形成した画素電極４と信号出力部は、絶縁層１３内に埋設される。
【００４３】
次に、図１（ｄ）に示すように、絶縁層１３のうち、信号出力部上にある部分以外をエッチングによって除去して画素電極４を露出させ、絶縁層１３の周囲に、ＭＯＳ回路６０に光が入射するのを防ぐためのアルミニウムやタングステンからなる遮光膜１４を形成する。このときの平面図を示したものが図４（ａ）である。図４（ａ）に示す１つの画素電極４の面積が、シリコン層１に形成される１つの光電変換素子の受光面積となる。
【００４４】
次に、シリコン層１上に赤色（Ｒ）の波長域の光を吸収してこの光に応じた電荷を発生する光電変換材料を成膜して光電変換層１５Ｒを形成する。光電変換材料としては、光電変換効率や分光特性等を考慮すると有機材料を用いることが好ましい。次に、光電変換層１５Ｒ上にＩＴＯ等の透明な導電性材料を成膜して対向電極１６を形成する。このときの平面図を示したものが図６（ａ）である。次に、対向電極１６上に透明樹脂等を成膜して保護層１７を形成する。このときの状態を示した図が図５（ｅ）である。図５（ｅ）に示す素子をＲ素子という。
【００４５】
次に、ガラス基板等の支持体１８を用意し、この表面に接着剤１９を塗布しておく。次に、図５（ｆ）に示すように、Ｒ素子を、シリコン支持基板１ｂを上にして支持体１８上に載せて、支持体１８とＲ素子とを接着剤１９によって接着する。
【００４６】
次に、絶縁層１ａをストッパとしたＣＭＰ又はエッチングを行って、シリコン支持基板１ｂと絶縁層１ａを除去して、図５（ｇ）に示した素子を得る。図５（ｇ）に示した素子の支持体１８を除く部分は、画素電極４と光電変換層１５Ｒと対向電極１６とからなる光電変換素子と、この光電変換素子で発生して画素電極４で捕集された電荷に応じた信号を出力する信号出力部とが、シリコン層１からなる半導体基板に形成された素子となっている。
【００４７】
次に、Ｒ素子の光電変換層１５Ｒの光電変換材料を、緑色（Ｇ）の波長域の光を吸収してこの光に応じた電荷を発生する光電変換材料に変更したＧ素子を形成する。同様に、Ｒ素子の光電変換素子１５Ｒの光電変換材料を、青色（Ｂ）の波長域の光を吸収してこの光に応じた電荷を発生する光電変換材料に変更したＢ素子を形成する。以下では、Ｇ素子の光電変換層を光電変換層１５Ｇといい、Ｂ素子の光電変換層を光電変換層１５Ｂという。
【００４８】
次に、Ｒ素子のシリコン層１の光電変換素子及び信号出力部が形成されている側の表面とは反対の裏面に接着剤２０を塗布する。次に、この裏面上にＧ素子を、シリコン支持基板１ｂを上にして載せて、Ｒ素子とＧ素子とを接着する。次に、Ｇ素子の絶縁層１ａをストッパとしたＣＭＰ又はエッチングを行って、Ｇ素子のシリコン支持基板１ｂと絶縁層１ａを除去する。
【００４９】
次に、Ｇ素子のシリコン層１の光電変換素子及び信号出力部が形成されている側の表面とは反対の裏面に接着剤２１を塗布する。次に、この裏面上にＢ素子を、シリコン支持基板１ｂを上にして載せて、Ｇ素子とＢ素子とを接着する。次に、Ｂ素子の絶縁層１ａをストッパとしたＣＭＰ又はエッチングを行って、Ｂ素子のシリコン支持基板１ｂと絶縁層１ａを除去する。尚、Ｒ素子とＧ素子とＢ素子は、各素子の信号出力部の位置が平面視において一致するように位置を揃えて積層する。
【００５０】
最後に、Ｂ素子のシリコン層１の裏面上のＭＯＳ回路６０と重なる領域に、ＭＯＳ回路６０に光が入射するのを防止するアルミニウムやタングステン等からなる遮光膜２２を形成して、図７に示した構成の固体撮像素子を得る。図７に示した固体撮像素子において、シリコン支持基板１ｂ及び絶縁層１ａが削られたＲ素子をＲ基板素子といい、シリコン支持基板１ｂ及び絶縁層１ａが削られたＧ素子をＧ基板素子といい、シリコン支持基板１ｂ及び絶縁層１ａが削られたＢ素子をＢ基板素子という。
【００５１】
以上のように、本実施形態の固体撮像素子は、ＳＯＩ基板を用いてＲ素子、Ｇ素子、Ｂ素子を作成し、それぞれの素子について、支持体１８上に積層、シリコン支持基板１ｂと絶縁層１ａを除去、といった工程を行うことで製造することができる。従来は、半導体基板に信号出力部を形成した後、この半導体基板の上に、画素電極、光電変換層、対向電極を順次積層して光電変換素子を形成するといった工程を３回繰り返す必要があったため、光電変換層として有機の光電変換材料を用いた場合には、２層目以降の光電変換素子の画素電極の形成時に実施するフォトリソ工程によって、該画素電極下方の光電変換層が劣化してしまう恐れがあった。本実施形態によれば、各層の光電変換素子を、別々の工程で作成しているため、光電変換素子の特性劣化のない固体撮像素子を提供することが可能となる。
【００５２】
又、本実施形態の固体撮像素子は、Ｒ素子とＧ素子とＢ素子を、光電変換材料を変える以外は全く同じ工程で作ることができるため、その製造を効率的に行うことができる。
【００５３】
又、本実施形態の固体撮像素子は、信号出力部がＳＯＩ基板のシリコン層１に形成されているが、このシリコン層１の厚みは５０〜２００ｎｍ程度であるため、ＳＯＩ基板の代わりに一般的なシリコンウエハを用いた場合と比べると、固体撮像素子の厚みを薄くすることができる。本実施形態の固体撮像素子の構成では、シリコン層１を透過した光が光電変換層１５Ｂ，１５Ｇ，１５Ｒに入射するようになっている。シリコン層１でも光は吸収されてしまうため、このシリコン層１の厚みは薄いことが望ましく、本実施形態の固体撮像素子のようにＳＯＩ基板を用いることが有効となる。
【００５４】
又、シリコン層１の厚みがｎｍオーダーであっても、シリコン層１において短波長側での光吸収は避けられない。したがって、本実施形態の固体撮像素子のように、最も短波長側の波長域を検出する光電変換素子を有するＢ基板素子を最上層に配置することが好ましい。このようにすることで、Ｂ基板素子の光電変換素子に入射する光は、１つのシリコン層１しか透過しないため、Ｂ基板素子の光電変換素子の感度低下を極力抑えることができる。尚、各基板素子の配置は、図７に示したものに限らず、任意に決めることができる。
【００５５】
又、本実施形態の固体撮像素子は、各シリコン層１において、信号出力部の最上面（遮光膜１４の上面）よりも低い位置に光電変換素子が形成されている。このため、各基板素子の厚みを必要最小限に抑えることができ、固体撮像素子の薄型化が可能となる。尚、信号出力部の最上面のシリコン層１からの高さは３００ｎｍ程度である。
【００５６】
本実施形態の固体撮像素子のように、シリコン層１上の信号出力部が形成されていない空いたスペースに光電変換素子を形成した構成では、信号出力部の占有面積によって光電変換素子の受光面積が決まってしまうため、光電変換素子の受光面積を大きくするために、信号出力部の占有面積を小さくすることが好ましい。本実施形態の固体撮像素子によれば、信号出力部において、行選択信号を遅延させてリセット信号を生成しているため、垂直走査回路５５からリセット線を引き延ばす必要がなくなり、信号出力部の占有面積を小さくすることができる。この結果、光電変換素子の受光面積を大きくすることができ、高感度化を実現することができる。
【００５７】
尚、支持体１８とＲ素子との界面での光の反射を防ぐために、支持体１８にＲ素子を接着する前に、支持体１８上に入射光の反射を防止する反射防止層を形成しておき、この反射防止層にＲ素子を接着させることが好ましい。反射防止層としては、タングステンや黒塗料等の光を吸収する部材を用いることができる。
【００５８】
又、以上の説明では、３つの基板素子を積層するものとしたが、２つの基板素子を積層した構造であっても良いし、４つ以上の基板素子を積層した構造であっても良い。
【００５９】
例えば、支持体上にＧ基板素子を２つ積層した構造とし、２つのＧ基板素子のそれぞれの光電変換素子の検出感度（同一光量の光が入ったときに信号出力部から出力される信号量の大きさ）を異ならせておくことで、一方のＧ基板素子から得られた撮像信号と、他方のＧ基板素子から得られた撮像信号とを合成してダイナミックレンジの拡大を図ったモノクロ撮影を行うことが可能となる。検出感度を異ならせる方法としては、信号出力部における信号の増幅率を変えたり、光電変換素子の画素電極の大きさを変えたり、画素電極と対向電極の間に印加するバイアス電圧を変えたりする方法等がある。
【００６０】
又、図７に示す固体撮像素子のＧ基板素子とＢ基板素子の間に、光電変換層の材料として波長約４８０ｎｍ〜約５２０ｎｍの波長域の光であるエメラルド色の光を吸収してこれに応じた電荷を発生する材料を用いたエメラルド基板素子を設けた構造とすることで、人間の視感度に応じた赤色の補正を行うことが可能となる。
【００６１】
又、図７に示す固体撮像素子のＲ基板素子とＧ基板素子の間に、Ｒ基板素子の光電変換素子よりも検出感度を高くした新たなＲ基板素子を設け、Ｇ基板素子とＢ基板素子の間に、Ｇ基板素子の光電変換素子よりも検出感度を高くした新たなＧ基板素子を設け、Ｂ基板素子の上に、Ｂ基板素子の光電変換素子よりも検出感度を高くした新たなＢ基板素子を設けた構造とすることで、ＲＧＢ各色についてダイナミックレンジの拡大を図ることが可能となる。
【００６２】
又、本実施形態では、信号出力部としてＭＯＳ回路を用いた例を示したが、電荷蓄積部に蓄積された電荷を電荷転送素子でアンプまで転送し、該アンプにて電荷を信号に変換して出力するＣＣＤ回路を用いることも可能である。この場合は、各基板素子の厚みを更に薄くすることができ、固体撮像素子の更なる薄型化が可能となる。
【００６３】
（第二実施形態）
第二実施形態の固体撮像素子は、第一実施形態の固体撮像素子において、Ｒ素子をＳＯＩ基板を用いて製造するのではなく、単なるシリコンウエハを用いて製造するようにしたものである。
図８〜図１０は、本発明の第二実施形態の固体撮像素子の各製造工程における断面模式図である。
まず、図８（ａ）に示すようなｐ型のシリコン基板１’を用意する。次に、図８（ｂ）に示すように、シリコン基板１’内に、後に形成する光電変換素子で発生した電荷を蓄積するための電荷蓄積部や信号出力部に含まれるトランジスタのソース領域及びドレイン領域となるｎ型不純物層２を形成する。
【００６４】
次に、シリコン基板１’上に絶縁層３を形成する。次に、電荷蓄積部となるｎ型不純物層２上の絶縁層３に開口を形成し、ここに導電性材料を埋め込んで、プラグ２３を形成する。次に、絶縁層３上に、導電性材料（例えばアルミニウム）を成膜し、これをパターニングして、画素電極４、リセットトランジスタＴｒ１のゲート電極７、出力トランジスタＴｒ２のゲート電極６、及び行選択トランジスタＴｒ３のゲート電極５を形成する。画素電極４は、プラグ２３と接触するように形成する。これにより、画素電極４と電荷蓄積部とは電気的に接続される。
【００６５】
次に、信号出力部の各種構成要素を形成する（図８（ｃ））。ここまでに形成した画素電極４と信号出力部は、絶縁層１３内に埋設される。
【００６６】
次に、図８（ｄ）に示すように、絶縁層１３のうち、信号出力部上にある部分以外をエッチングによって除去して画素電極４を露出させ、絶縁層１３の周囲に、ＭＯＳ回路６０に光が入射するのを防ぐためのアルミニウムやタングステンからなる遮光膜１４を形成する。このときの平面図は図４（ａ）と同じである。
【００６７】
次に、シリコン基板１’上に赤色（Ｒ）の波長域の光を吸収してこの光に応じた電荷を発生する光電変換材料を成膜して光電変換層１５Ｒを形成する。次に、光電変換層１５Ｒ上にＩＴＯ等の透明な導電性材料を成膜して対向電極１６を形成する。このときの平面図は図６（ａ）と同じである。次に、対向電極１６上に透明樹脂等を成膜して保護層１７を形成する。このときの状態を示した図が図９（ｅ）である。図９（ｅ）に示す素子をｒ素子という。ｒ素子の作成工程は、Ｒ素子の作成工程において、光電変換素子と信号出力部を形成するＳＯＩ基板をシリコン基板１’に変更した点のみが異なる。
【００６８】
次に、第一実施形態で説明した方法でＧ素子とＢ素子を作成する。
【００６９】
次に、ｒ素子の保護層１７上に接着剤３１を塗布し、図９（ｆ）に示すように、Ｇ素子を、シリコン支持基板１ｂを上にしてｒ素子上に載せて、ｒ素子とＧ素子とを接着剤３１によって接着する。
【００７０】
次に、Ｇ素子の絶縁層１ａをストッパとしたＣＭＰ又はエッチングを行って、Ｇ素子のシリコン支持基板１ｂと絶縁層１ａを除去して、図１０（ｇ）に示した素子を得る。
【００７１】
次に、Ｇ素子のシリコン層１の光電変換素子及び信号出力部が形成されている側の表面とは反対の裏面に接着剤３２を塗布する。次に、この裏面上にＢ素子を、シリコン支持基板１ｂを上にして載せて、Ｇ素子とＢ素子とを接着する。次に、Ｂ素子の絶縁層１ａをストッパとしたＣＭＰ又はエッチングを行って、Ｂ素子のシリコン支持基板１ｂと絶縁層１ａを除去する。尚、ｒ素子とＧ素子とＢ素子は、各素子の信号出力部の位置が平面視において一致するように位置を揃えて積層する。
【００７２】
最後に、Ｂ素子のシリコン層１上のＭＯＳ回路６０と重なる領域に、ＭＯＳ回路６０に光が入射するのを防止するアルミニウムやタングステン等からなる遮光膜３３を形成して、図１０（ｈ）に示した構成の固体撮像素子を得る。
【００７３】
本実施形態の固体撮像素子によれば、最下層のｒ素子については、ＳＯＩ基板ではなく、シリコン基板を用いて作成しているため、第一実施形態で説明した支持体１８が不要となる。又、ｒ素子についてはシリコン支持基板１ｂ及び絶縁層１ａを削る工程を省略することができるため、第一実施形態よりも少ない工程数で固体撮像素子を作成することができる。
【００７４】
又、本実施形態の固体撮像素子によれば、第一実施形態の固体撮像素子と比べて、最下層の光電変換層１５Ｒに入射する光量が増えるため、ｒ素子の光電変換素子の検出感度を上げることができる。
【００７５】
（第三実施形態）
第三実施形態の固体撮像素子は、第一実施形態の固体撮像素子において、Ｒ素子をＳＯＩ基板を用いて製造するのではなく、一般的なシリコンウエハを用いて製造するようにしたものである。又、Ｒ素子の光電変換素子を、画素電極と光電変換層と対向電極からなる構造ではなく、シリコンウエハ内に形成したフォトダイオードとしたものである。
【００７６】
図１１及び図１２は、本発明の第三実施形態の固体撮像素子の各製造工程における断面模式図である。
まず、図８（ａ）に示すようなｐ型のシリコン基板１’を用意する。次に、図１１（ａ）に示すように、シリコン基板１’内に、ｎ型不純物層からなるフォトダイオード２’や信号出力部に含まれるトランジスタのソース領域及びドレイン領域となるｎ型不純物層２を形成する。
【００７７】
次に、シリコン基板１’上に絶縁層３を形成する。次に、フォトダイオード２’上の絶縁層３の一部に開口を形成し、ここに導電性材料を埋め込んで、プラグ２３’を形成する。次に、絶縁層３上に、導電性材料（例えばアルミニウム）を成膜し、これをパターニングして、リセットトランジスタＴｒ１のゲート電極７、出力トランジスタＴｒ２のゲート電極６、及び行選択トランジスタＴｒ３のゲート電極５を形成する。プラグ２３’とゲート電極６とは配線によって接続する。
【００７８】
次に、信号出力部の各種構成要素を形成する。ここまでに形成した信号出力部は、絶縁層１３内に埋設される。
【００７９】
次に、図１１（ａ）に示すように、絶縁層１３上のＭＯＳ回路６０と重なる位置に、ＭＯＳ回路６０に光が入射するのを防ぐためのアルミニウムやタングステンからなる遮光膜１４’を形成する。図１１（ａ）に示す素子をｒ’素子という。
【００８０】
次に、第一実施形態で説明した方法でＧ素子とＢ素子を作成する。
【００８１】
次に、ｒ’素子の絶縁層１３上に接着剤４１を塗布し、図１１（ｂ）に示すように、Ｇ素子を、シリコン支持基板１ｂを上にしてｒ’素子上に載せて、ｒ’素子とＧ素子とを接着剤４１によって接着する。
【００８２】
次に、Ｇ素子の絶縁層１ａをストッパとしたＣＭＰ又はエッチングを行って、Ｇ素子のシリコン支持基板１ｂと絶縁層１ａを除去して、図１１（ｃ）に示した素子を得る。
【００８３】
次に、Ｇ素子のシリコン層１の光電変換素子及び信号出力部が形成されている側の表面とは反対の裏面に接着剤４２を塗布する。次に、この裏面上にＢ素子を、シリコン支持基板１ｂを上にして載せて、Ｇ素子とＢ素子とを接着する。次に、Ｂ素子の絶縁層１ａをストッパとしたＣＭＰ又はエッチングを行って、Ｂ素子のシリコン支持基板１ｂと絶縁層１ａを除去する。尚、ｒ’素子とＧ素子とＢ素子は、各素子の信号出力部の位置が平面視において一致するように位置を揃えて積層する。
【００８４】
最後に、Ｂ素子のシリコン層１の裏面上のＭＯＳ回路６０と重なる領域に、ＭＯＳ回路６０に光が入射するのを防止するアルミニウムやタングステン等からなる遮光膜４３を形成して、図１２（ｄ）に示した構成の固体撮像素子を得る。
【００８５】
本実施形態の固体撮像素子によれば、入射光のうちのＢの波長域の光が光電変換層１５Ｂで吸収され、入射光のうちのＧの波長域の光が光電変換層１５Ｇで吸収されるため、フォトダイオード２’には入射光のうちのＲの波長域の光のみを入射させることができる。つまり、光電変換層１５Ｇと光電変換層１５ＢをＲの波長域の光を透過するカラーフィルタとして機能させることができるため、ｒ’素子に別途カラーフィルタを設ける必要がなく、カラーフィルタを設ける場合に比べて薄型化が可能となる。
【００８６】
又、本実施形態の固体撮像素子によれば、ｒ’素子の作成工程数が、Ｇ素子やＢ素子の作成工程数よりも少なくてすむため、固体撮像素子全体の作成に要する時間を短縮することができる。
【図面の簡単な説明】
【００８７】
【図１】第一実施形態の固体撮像素子の各製造工程における断面模式図を示した図
【図２】第一実施形態の固体撮像素子に含まれる信号出力部の構成例を示した図
【図３】図２に示す信号出力部の駆動タイミングチャート
【図４】第一実施形態の固体撮像素子の製造過程における部分拡大平面図と、その平面図に示したＢ−Ｂ’線又はＣ−Ｃ’線での断面模式図
【図５】第一実施形態の固体撮像素子の各製造工程における断面模式図を示した図
【図６】第一実施形態の製造過程における部分拡大平面図と、その平面図に示したＢ−Ｂ’線又はＣ−Ｃ’線での断面模式図
【図７】第一実施形態の固体撮像素子の各製造工程における断面模式図を示した図
【図８】第二実施形態の固体撮像素子の各製造工程における断面模式図
【図９】第二実施形態の固体撮像素子の各製造工程における断面模式図
【図１０】第二実施形態の固体撮像素子の各製造工程における断面模式図
【図１１】第三実施形態の固体撮像素子の各製造工程における断面模式図
【図１２】第三実施形態の固体撮像素子の各製造工程における断面模式図
【符号の説明】
【００８８】
１  シリコン層
４  画素電極
１５Ｒ  光電変換層
１６  対向電極
【図１】
2009105316.tif 000003
【図２】
2009105316.tif 000004
【図３】
2009105316.tif 000005
【図４】
2009105316.tif 000006
【図５】
2009105316.tif 000007
【図６】
2009105316.tif 000008
【図７】
2009105316.tif 000009
【図８】
2009105316.tif 000010
【図９】
2009105316.tif 000011
【図１０】
2009105316.tif 000012
【図１１】
2009105316.tif 000013
【図１２】
2009105316.tif 000014