(57)【要約】      （修正有）【課題】電圧降下の補正精度を向上し、より高品位な画像表示を実現する技術を提供する。【解決手段】画像表示装置は、パルス幅変調信号を列配線に出力する変調回路と、変調回路に与える変調データを出力する補正回路と、補正回路は、表示素子の駆動に割り当てられる駆動期間を複数の計算用スロットに分割するタイミング制御回路と、計算用スロットごとに、行配線における電圧降下の影響を含む輝度を算出する輝度算出回路と、計算用スロットごとの輝度を時間積分する積分回路と、得られた輝度の積分値が輝度の目標値に達した時点の計算用スロットに対応して決まる値を、補正データとして出力する補正データ決定回路と、補正データを変調データに変換する変換回路と、を備え、駆動期間の少なくとも一部の期間において、計算用スロットの幅を、変調回路によるパルス幅変調のスロットの幅よりも短くし、また、補正データのビット幅を擬似階調により縮減する。【選択図】図１
2009210599.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示素子を複数の行配線と複数の列配線を介してマトリクス駆動する画像表示装置であって、
変調データに基づいて、前記表示素子を駆動するパルス幅変調信号を前記列配線に出力する変調回路と、
前記表示素子の輝度を指定する輝度データに基づいて、前記変調回路に与える前記変調データを出力する補正回路と、を備え、
前記補正回路は、
前記表示素子の駆動に割り当てられる駆動期間を複数の計算用スロットに分割するタイミング制御回路と、
前記計算用スロットごとに、前記行配線における電圧降下の影響を含む輝度を算出する輝度算出回路と、
前記計算用スロットごとの輝度を時間積分する積分回路と、
前記時間積分により得られた輝度の積分値が輝度の目標値に達した時点の計算用スロットに対応して決まる値を、補正データとして出力する補正データ決定回路と、
前記補正データを前記変調データに変換する変換回路と、を備え、
前記駆動期間の少なくとも一部の期間において、前記計算用スロットの幅が、前記変調回路によるパルス幅変調のスロットの幅よりも短く、
前記変換回路は、前記補正データのビット幅を擬似階調により縮減する回路である画像表示装置。
【請求項２】
前記一部の期間における前記計算用スロットの幅Ｗと、前記パルス幅変調のスロットの幅Ｗｐとの関係が、
Ｗ×２ｎ＝Ｗｐ  （ｎは１以上の整数）
である請求項１に記載の画像表示装置。
【請求項３】
前記計算用スロットの幅が複数存在しており、
最も短い計算用スロットの幅Ｗｍｉｎと、前記パルス幅変調のスロットの幅Ｗｐとの関係が、
Ｗｍｉｎ×２ｍ＝Ｗｐ  （ｍは１以上の整数）
であり、
前記変換回路によって縮減されるビット幅が、ｍビットである請求項１または２に記載の画像表示装置。
【請求項４】
前記一部の期間は、前記駆動期間の中の低輝度領域に対応する期間である請求項１乃至３のいずれかに記載の画像表示装置。
【請求項５】
前記駆動期間の中の低輝度領域に対応する期間における計算用スロットの幅より、前記駆動期間の中の高輝度領域に対応する期間における計算用スロットの幅のほうが長い請求項１乃至４のいずれかに記載の画像表示装置。
【請求項６】
前記駆動期間の中の高輝度領域に対応する期間における計算用スロットの幅は、前記パルス幅変調のスロットの幅よりも長い請求項１乃至５のいずれかに記載の画像表示装置。
【請求項７】
前記駆動期間全体における計算用スロットの数は、前記駆動期間全体における前記パルス幅変調のスロットの数よりも少ない請求項１乃至６のいずれかに記載の画像表示装置。
【請求項８】
前記輝度算出回路および前記積分回路が、前記列配線ごとに設けられている請求項１乃至７のいずれかに記載の画像表示装置。
【請求項９】
前記複数の列配線が複数のブロックに分けられており、
前記輝度算出回路および前記積分回路は、前記ブロックごとの輝度の積分値を算出し、
前記補正データ決定回路は、前記ブロックごとの輝度の積分値に基づいて、前記ブロックごとの離散的な補正データを出力するものであり、
前記補正回路は、前記ブロックごとの離散的な補正データを補間して前記列配線ごとの補正データを生成する補間回路を備えている請求項１乃至７のいずれかに記載の画像表示装置。
【請求項１０】
前記補正データ決定回路は、予め設定された基準値を前記輝度の目標値として用いて、前記基準値ごとの離散的な補正データを出力するものであり、
前記補間回路は、前記基準値ごとの離散的な補正データを補間して前記輝度データの値に対応する補正データを生成する請求項９に記載の画像表示装置。
【請求項１１】
前記輝度算出回路は、前記表示素子の点灯状態に基づいて、前記行配線における電圧降下の影響を含む輝度を算出する請求項１乃至１０のいずれかに記載の画像表示装置。
【請求項１２】
前記輝度の積分値が前記輝度の目標値に達すると、前記表示素子の点灯状態が変更される請求項１１に記載の画像表示装置。
【請求項１３】
前記変換回路は、前記補正データのビット幅をディザにより縮減する回路である請求項１乃至１２のいずれかに記載の画像表示装置。
【請求項１４】
前記変換回路は、前記補正データのビット幅を誤差拡散により縮減する回路である請求項１乃至１２のいずれかに記載の画像表示装置。
【請求項１５】
画像表示装置の補正回路であって、
前記画像表示装置は、複数の表示素子を複数の行配線と複数の列配線を介してマトリクス駆動するものであり、変調データに基づいて前記表示素子を駆動するパルス幅変調信号を前記列配線に出力する変調回路を備え、
前記補正回路は、
前記表示素子の輝度を指定する輝度データに基づいて、前記変調回路に与える前記変調データを出力する回路であって、
前記表示素子の駆動に割り当てられる駆動期間を複数の計算用スロットに分割するタイミング制御回路と、
前記計算用スロットごとに、前記行配線における電圧降下の影響を含む輝度を算出する輝度算出回路と、
前記計算用スロットごとの輝度を時間積分する積分回路と、
前記時間積分により得られた輝度の積分値が輝度の目標値に達した時点の計算用スロットに対応して決まる値を、補正データとして出力する補正データ決定回路と、
前記補正データを前記変調データに変換する変換回路と、を備え、
前記駆動期間の少なくとも一部の期間において、前記計算用スロットの幅が、前記変調回路によるパルス幅変調のスロットの幅よりも短く、
前記変換回路は、前記補正データのビット幅を擬似階調により縮減する回路である補正回路。
【請求項１６】
複数の表示素子を複数の行配線と複数の列配線を介してマトリクス駆動する画像表示装置の駆動方法であって、
前記表示素子の輝度を指定する輝度データに基づいて、変調データを出力する補正ステップと、
前記変調データに基づいて、前記表示素子を駆動するパルス幅変調信号を前記列配線に出力する変調ステップと、を備え、
前記補正ステップは、
前記表示素子の駆動に割り当てられる駆動期間を複数の計算用スロットに分割するステップと、
前記計算用スロットごとに、前記行配線における電圧降下の影響を含む輝度を算出するステップと、
前記計算用スロットごとの輝度を時間積分するステップと、
前記時間積分により得られた輝度の積分値が輝度の目標値に達した時点の計算用スロットに対応して決まる値を、補正データとして出力するステップと、
前記補正データを前記変調データに変換するステップと、を含み、
前記駆動期間の少なくとも一部の期間において、前記計算用スロットの幅が、前記変調回路によるパルス幅変調のスロットの幅よりも短く、
前記変調データは、前記補正データのビット幅を擬似階調により縮減することによって生成される画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関する。
【背景技術】
【０００２】
特許文献１（特開平２−２５７５５３号公報）は、複数の電子放出素子の各々に印加される電圧のばらつきによる該電子放出素子の各々からの放出電子ビーム量のばらつきを補償するために、変調電極の各々へ印加される電圧のパルス幅を制御することを開示する。
【０００３】
特許文献２（特開平８−２４８９２０号公報（ＵＳＰ５，７３４，３６１））は、単純マトリクス状に配置された電子放出素子を用いた画像形成装置を開示する。この画像形成装置は、選択された行配線に接続される冷陰極素子を駆動するためのドライブパルスを複数の列配線のそれぞれに出力する駆動信号発生手段を備えている。この駆動信号発生手段は、各列配線に対応する補正値で補正されたドライブパルスを出力する。
【０００４】
特許文献３（特開２００３−２２３１３１号公報（ＵＳ２００３／０００６９７６Ａ１；ＵＳＰ７，０７９，１６１））は、補正値を算出するためのハードウエアを小さくするため、行配線に複数の基準位置を設け、これに対し補正値を求める構成を開示する。また、基準位置以外の補正値は、基準位置で求められた補正値を補間することにより求めることを開示している。また特許文献３は、縮退モデルを用いて電圧降下量を計算する方法や、電圧降下量から補正値を算出するアルゴリズムについても開示する。
【０００５】
特許文献３の方法では、補正前の画像データから電圧降下量を推定し、その推定した電圧降下量に基づいて画像データの補正値を決定する。補正により駆動パルスの形状が変わると、電圧降下の状態が変わり、放出電流量も変化し得る。しかしながら、特許文献３の方法では、補正による電圧降下状態の変化については近似的に無視している。そのため、この補正方法を電圧降下量が大きい表示パネルに適用すると、補正の誤差が大きく、画像品質の低下が生じることがある。
【特許文献１】特開平２−２５７５５３号公報
【特許文献２】特開平８−２４８９２０号公報
【特許文献３】特開２００３−２２３１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
画像表示装置において、電圧降下のような信号損失が生じると表示される画像の質が低下する。従前より補正によって画質の低下を抑制する試みが行われてきているが、さらに精度よく補正を行うことが望まれている。
【０００７】
本発明の目的は、電圧降下の補正精度を向上し、より高品位な画像表示を実現するための技術を提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１態様は、
複数の表示素子を複数の行配線と複数の列配線を介してマトリクス駆動する画像表示装置であって、
変調データに基づいて、前記表示素子を駆動するパルス幅変調信号を前記列配線に出力する変調回路と、
前記表示素子の輝度を指定する輝度データに基づいて、前記変調回路に与える前記変調
データを出力する補正回路と、を備え、
前記補正回路は、
前記表示素子の駆動に割り当てられる駆動期間を複数の計算用スロットに分割するタイミング制御回路と、
前記計算用スロットごとに、前記行配線における電圧降下の影響を含む輝度を算出する輝度算出回路と、
前記計算用スロットごとの輝度を時間積分する積分回路と、
前記時間積分により得られた輝度の積分値が輝度の目標値に達した時点の計算用スロットに対応して決まる値を、補正データとして出力する補正データ決定回路と、
前記補正データを前記変調データに変換する変換回路と、を備え、
前記駆動期間の少なくとも一部の期間において、前記計算用スロットの幅が、前記変調回路によるパルス幅変調のスロットの幅よりも短く、
前記変換回路は、前記補正データのビット幅を擬似階調により縮減する回路である画像表示装置である。
【０００９】
本発明の第２態様は、
画像表示装置の補正回路であって、
前記画像表示装置は、複数の表示素子を複数の行配線と複数の列配線を介してマトリクス駆動するものであり、変調データに基づいて前記表示素子を駆動するパルス幅変調信号を前記列配線に出力する変調回路を備え、
前記補正回路は、
前記表示素子の輝度を指定する輝度データに基づいて、前記変調回路に与える前記変調データを出力する回路であって、
前記表示素子の駆動に割り当てられる駆動期間を複数の計算用スロットに分割するタイミング制御回路と、
前記計算用スロットごとに、前記行配線における電圧降下の影響を含む輝度を算出する輝度算出回路と、
前記計算用スロットごとの輝度を時間積分する積分回路と、
前記時間積分により得られた輝度の積分値が輝度の目標値に達した時点の計算用スロットに対応して決まる値を、補正データとして出力する補正データ決定回路と、
前記補正データを前記変調データに変換する変換回路と、を備え、
前記駆動期間の少なくとも一部の期間において、前記計算用スロットの幅が、前記変調回路によるパルス幅変調のスロットの幅よりも短く、
前記変換回路は、前記補正データのビット幅を擬似階調により縮減する回路である補正回路である。
【００１０】
本発明の第３態様は、
複数の表示素子を複数の行配線と複数の列配線を介してマトリクス駆動する画像表示装置の駆動方法であって、
前記表示素子の輝度を指定する輝度データに基づいて、変調データを出力する補正ステップと、
前記変調データに基づいて、前記表示素子を駆動するパルス幅変調信号を前記列配線に出力する変調ステップと、を備え、
前記補正ステップは、
前記表示素子の駆動に割り当てられる駆動期間を複数の計算用スロットに分割するステップと、
前記計算用スロットごとに、前記行配線における電圧降下の影響を含む輝度を算出するステップと、
前記計算用スロットごとの輝度を時間積分するステップと、
前記時間積分により得られた輝度の積分値が輝度の目標値に達した時点の計算用スロッ
トに対応して決まる値を、補正データとして出力するステップと、
前記補正データを前記変調データに変換するステップと、を含み、
前記駆動期間の少なくとも一部の期間において、前記計算用スロットの幅が、前記変調回路によるパルス幅変調のスロットの幅よりも短く、
前記変調データは、前記補正データのビット幅を擬似階調により縮減することによって生成される画像表示装置の駆動方法である。
【発明の効果】
【００１１】
本発明によれば、電圧降下の補正精度を向上し、より高品位な画像表示を実現できる。
【発明を実施するための最良の形態】
【００１２】
本発明は、複数の表示素子を駆動して画像を表示する表示装置に好適に適用可能である。本発明は、所定の表示素子に供給される信号の損失が他の表示素子の点灯状態に影響を与える構成の表示装置に特に好適に適用可能である。例えば、一つの行配線（走査配線）に複数の表示素子が接続され、各表示素子にそれぞれ列配線（変調配線）が接続される形態において、各表示素子の点灯状態は他の表示素子の点灯状態の影響を受ける。より具体的な例としては、複数の表示素子を複数の行配線と複数の列配線で線順次にマトリクス駆動する構成を挙げることができる。共通配線である行配線に走査信号を供給し、列配線から変調信号を供給することで、表示素子が駆動される。このとき、行配線上での信号レベルは行配線上での位置によって異なる。これは、行配線に電流が流れることで電圧降下が発生するためである。したがって、信号を供給する位置から離れた位置では電圧降下が大きくなる。すなわち、信号損失が大きい状態となる。行配線に流れる電流の値は各表示素子の駆動状態（点灯状態）によって決まる。各表示素子の駆動状態は例えば輝度データのような各表示素子の輝度（明るさ）を指定するデータによって決まるため、信号損失は信号を供給する位置からの距離のみではなく、表示しようとする画像にも依存する。
【００１３】
本発明は、多数の表示素子がマトリクス状に配列された表示パネル（マトリクスパネル）を有する画像表示装置に好ましく適用できる。この種の画像表示装置としては、電子線表示装置、プラズマ表示装置、液晶表示装置、有機ＥＬ表示装置などがある。電子線表示装置では、表示素子として、ＦＥ型電子放出素子、ＭＩＭ型電子放出素子、表面伝導型放出素子などの冷陰極素子（電子放出素子）が好ましく用いられる。
【００１４】
以下では電子放出素子として、表面伝導型放出素子を用いる構成を例示している。表面伝導型放出素子はその特徴として行配線上に流れる電流が多く、電圧降下量が大きいため、本発明を特に好適に適用できる。
【００１５】
以下、図面を参照して、本発明の実施形態について説明する。
【００１６】
＜第１実施形態＞
本実施形態の画像表示装置は、概略、複数の表面伝導型放出素子が単純マトリクス配線された表示パネルと、表示パネルを駆動する駆動回路（走査回路、変調回路）と、補正回路とを備える。本実施形態の駆動回路は、行配線（走査配線）を線順次に駆動し、少なくともパルス幅を変調した変調パルスを列配線（変調配線）に印加する。パルス幅により各素子の点灯時間が制御される。パルス幅変調（ＰＷＭ）による点灯時間の制御とあわせて、波高値変調（ＰＨＭ）も行い、点灯期間内での点灯強度を制御することも好ましい。ただし、以下では説明をわかりやすくするため、パルス幅変調だけの例を示す。
【００１７】
本実施形態の画像表示装置では、入力された画像データを補正回路によって補正し、補正された画像データを駆動回路に伝送することにより、信号損失である電圧降下の影響を補正する。これにより画像表示装置において好ましい画像を表示することができる。
【００１８】
まず本発明の前提となる電圧降下の補正の概念について述べ、その後、補正の精度を高めるための具体的な構成について説明する。なお、パルス幅変調における電圧降下の影響については、特開２００３−２２３１３１の段落番号００８４〜段落番号００９５（ＵＳ２００３／０００６９７６Ａ１の段落［００９５］〜［０１０７］）に記載されている。
【００１９】
（画像表示装置）
図２は、本実施形態の画像表示装置のブロック図である。画像表示装置は、逆γ変換部２０１、補正データ算出部２０２、変調回路２０３、走査回路２０４、表示パネル２０５、高圧電源２０６、タイミング発生回路２０７、擬似階調部２０８などを備える。
【００２０】
（表示パネル２０５）
図１２は、表示パネル２０５の構造を模式的に示している。表示パネル２０５は、リアプレートとフェースプレートを有する。リアプレート（電子源基板）上には、複数の電子放出素子（表示素子）１３０４、１３０５が配置されている。電子放出素子は、複数の変調配線（列配線）１３０２、１３０３と複数の走査配線（行配線）１３０１によって、単純マトリクス状に接続されている。フェースプレート上には、各電子放出素子１３０４、１３０５に対応する発光体（蛍光体）１３０６、１３０７が形成されている。またフェースプレートにはメタルバックとよばれるアノード電極が設けられている。アノード電極には、高圧端子Ｈｖを介して、高圧電源２０６から高電圧Ｖａが印加される。
【００２１】
走査回路２０４がいずれかの走査配線に走査信号（選択電位）を印加し、変調回路２０３が変調配線のそれぞれに変調信号（変調パルス）を印加する。走査信号と変調信号の電位差が閾値電圧を超えると、該当する電子放出素子から電子が放出される。その電子は、高電圧Ｖａによって加速され、発光体に衝突する。これにより発光が得られる。各表示素子の光の集合で画像が形成される。光の明るさは電子放出素子からの電子の照射量で制御される。電子の照射量は電子放出素子に印加される電圧の大きさや印加時間によって制御される。したがって、走査信号と変調信号との電位差を制御したり、走査信号印加期間内の変調信号の印加時間を制御することで、所望の電子放出量を得ることができる。
【００２２】
（変調回路２０３）
変調回路２０３は、表示パネル２０５の変調配線に接続されている。この変調回路２０３には、擬似階調部２０８から変調データＤ３が入力され、タイミング発生回路２０７からタイミングデータが入力される。変調回路２０３は、入力された変調データＤ３に基づいて、パルス幅変調信号を発生する。具体的には、変調回路２０３は、変調データＤ３が指定する数だけクロック信号をカウントして変調信号の非オフの時間（オンの時間）を決める。クロック信号の１周期が表示素子の点灯時間を制御する単位時間（以下「パルス幅変調のスロット」または単に「変調用スロット」とよぶ）となる。たとえば、Ｍステップ（Ｍは１以上の整数）のパルス幅変調では、表示素子の駆動に割り当てられる駆動期間はＭ−１個の変調用スロットに分割される。なお駆動期間は、最大のパルス幅に対応する期間であり、たとえば水平走査期間や行配線の選択期間に基づいて決定される。変調回路２０３は、１行分の変調信号を、それぞれの変調配線に出力する。
【００２３】
（走査回路２０４）
走査回路２０４は、表示パネル２０５の走査配線に接続されている。走査回路２０４は、駆動されるべき電子放出素子が接続されている走査配線に走査信号（選択電位）を供給する。なお、駆動しない走査配線に対しては、非選択電位が与えられる。一般的に、走査回路２０４は、一行ずつ走査配線を選択する、線順次走査を行う。走査方式としては、インタレース走査、複数行を同時に選択するマルチライン走査を用いることもできる。
【００２４】
（タイミング発生回路２０７）
タイミング発生回路２０７は、映像信号の水平同期ＨＤおよび垂直同期ＶＤを基準に、タイミング信号を発生する。画像表示装置の各回路は、このタイミング信号に基づいて動作する。
【００２５】
（逆γ変換部２０１）
逆γ変換部２０１には、画像データＤ０が入力される。画像データＤ０は、たとえば、カラー画像表示装置におけるカラー映像信号Ｒ，Ｇ，Ｂに対応する。Ｒ，Ｇ，Ｂのデータは点順次に逆γ変換部２０１に入力される。
【００２６】
表面伝導型放出素子を用いた表示パネル２０５は、パルス幅変調による駆動では、パルスの印加時間に対してほぼリニアな輝度を発光する特性を有している。そこで、逆γ変換部２０１は、表示パネル２０５のリニアな輝度特性に合わせるために、２．２乗のカーブに沿って画像データＤ０を変換して画像データＤ１を生成する。この画像データＤ１は、輝度に比例した値をもつ。逆γ変換部２０１は、画像データＤ１を補正データ算出部２０２へ供給する。この画像データＤ１は、表示素子の輝度を指定する輝度データである。
【００２７】
（補正回路）
輝度に比例する値をもつ画像データＤ１によってパルス幅変調を行った場合、期待通りの輝度は得られない。前述のように行配線において電圧降下が発生するからである。そこで、電圧降下による影響を低減して目標とする輝度値を得るために、補正回路が、画像データＤ１に基づいて、変調回路２０３に与える変調データＤ３を生成する。第１実施形態では、補正データ算出部２０２と擬似階調部（変換回路）２０８とで、補正回路が構成されている。
【００２８】
（補正データ算出部２０２）
補正データ算出部２０２は、画像データＤ１に基づき補正データＤ２を出力する回路である。図９は、補正データ算出部２０２の構成を示している。
【００２９】
補正データ算出部２０２は、点灯パターン算出回路１０１、輝度積分回路１００、シフトレジスタ１０６、タイミングコントローラ１０７、スロット数カウンタ１０８から構成される。輝度積分回路１００は、輝度算出回路１０２、積分回路（アキュームレータ）１０３、比較器（コンパレータ）１０４、レジスタ１０５から構成される。本実施形態では、輝度積分回路１００は表示パネル２０５の列配線ごとに設けられる。輝度積分回路１００を列配線ごとに設けると、全ての列配線の補正演算を並列に実行でき、補正データを高速に算出できるという利点がある。
【００３０】
タイミングコントローラ１０７は、変調配線ごとの輝度積分回路１００の動作と、スロット数カウンタ１０８の動作を制御する、タイミング制御回路である。タイミングコントローラ１０７は、素子の駆動期間を複数のタイムスロットに分割するためのクロック信号を輝度積分回路１００に供給する。クロック信号の１周期が、１回の輝度計算の単位時間となる（以下、「計算用スロット」とよぶ）。タイミングコントローラ１０７は、クロック信号の周期を変えることで、計算用スロットの幅を制御可能である。計算用スロットの幅は駆動期間全体をとおして一定の値でもよいし、変化させてもよい。本実施形態では、計算用スロットの幅は、変調用スロットの幅よりも短い値（たとえば１／４）に設定される。
【００３１】
スロット数カウンタ１０８は、計算用スロットに同期してスロット数をカウントする回路である。計算用スロットの幅が駆動期間全体で一定の場合、スロット数カウンタ１０８はスロットを１ずつカウントする。このときスロット数カウンタ１０８に保持される値は
、輝度計算（輝度積分）の回数と一致する。計算用スロットの幅が駆動期間の中で変化する場合には、スロット数カウンタ１０８は、計算用スロットの幅に応じたカウントアップを行う。つまり、スロット幅が２倍になれば、２倍の数をカウントする。
【００３２】
輝度算出回路１０２は、計算用スロットごとに、行配線における電圧降下の影響を含む輝度を算出する回路である。具体的には、輝度算出回路１０２は全変調配線の点灯パターンを入力として、変調配線Ｉ（ｃｏｌｕｍｎ  Ｉ）における輝度ΔＬ[Ｉ]を算出する。ここで輝度ΔＬ［Ｉ］は、ある計算用スロットにおける、Ｉ番目の表示素子の瞬間輝度を示す値である。この輝度ΔＬの値は、電圧降下が無い状態の１変調用スロットにおける輝度が１になるように、規格化されている。輝度ΔＬ［Ｉ］は各スロットに対応して算出される。
【００３３】
輝度ΔＬ［Ｉ］は、列ごとに異なる。行配線上の位置により電圧降下量が異なるからである。各列における電圧降下量は、点灯パターン（各素子の点灯状態）および配線抵抗などから算出できる。そして、電圧降下量から各列の表示素子に実際に印加される電圧が算出でき、さらに、素子の電圧対エミッション電流の特性と蛍光体の特性から輝度ΔＬが算出できる。輝度ΔＬは毎回計算してもよい。しかし、輝度ΔＬの値は点灯パターンに対し一意的に決まるため、各点灯パターンに対する輝度ΔＬの値を格納したルックアップテーブル（メモリ）によって輝度算出回路１０２を構成するとよい。これにより計算負荷の軽減と回路の簡易化を図ることができる。
【００３４】
点灯パターン算出回路１０１は、各タイムスロットにおける点灯パターンを作成するための回路である。点灯パターンとは、選択行の全表示素子の点灯状態（つまり、全列配線の電圧印加状態）を表すデータである。表示素子の点灯状態を「１：点灯」、「０：非点灯」で表す場合、たとえば４個の表示素子（４本の列配線）を全て点灯したときの点灯パターンは、（１、１、１、１）となる。
【００３５】
本実施形態では、点灯時間を短くする補正は行わないので、第１の期間（タイムスロットＴ＝０の期間）に関しては、補正された後の点灯状態を予測する必要はない。したがって、第１の期間の点灯状態は、入力される画像データから決定することができる。第２の期間以降の各期間に関しては、各表示素子の点灯状態が補正の影響を受け得るので、入力される画像データのみによって点灯状態を設定することは好ましくない。したがって、本実施形態では、補正された後の各表示素子の点灯状態を予測して、その予測された点灯状態を次の補正演算に利用する。このような処理が可能になるように、点灯パターン算出回路１０１に設定される点灯パターンを補正演算の結果に基づいて書き換えられるように構成している。なお、実際の変調信号の印加は、この補正回路における演算が完了した後に行われるので、補正の演算の段階では補正の結果が反映された点灯は行われているわけではない。
【００３６】
（補正データ算出部２０２の動作）
次に、図３を参照して、補正データ算出部２０２の動作を説明する。補正データ算出部２０２では複数の輝度積分回路１００により並列処理が行われる部分があるが、図３のフローチャートでは記述上の都合から一部順序処理で示している。
【００３７】
一水平走査期間分の画像データＤ１がとりこまれると、まず、各列Ｉの積分輝度Ｌ［Ｉ］と補正データＣＤａｔａ［Ｉ］が０に初期化される（Ｓ２）。なお補正データＣＤａｔａ［Ｉ］はレジスタ１０５に保持されている値である。Ｎ本の列配線が存在する場合、Ｉは０からＮ−１の値をとる。
【００３８】
次に、点灯パターン算出回路１０１は、画像データＤ１を解析し、計算用タイムスロッ
トＴ＝０の時点での点灯パターンを計算する（Ｓ３）。Ｔ＝０のとき、列Ｉの表示素子の点灯状態は、
画像データＤ１［Ｉ］＞０であれば、点灯（１）、
画像データＤ１［Ｉ］＝０であれば、非点灯（０）、
である。
【００３９】
タイムスロットＴ＝０の時点の点灯パターンが計算されると（Ｓ１〜Ｓ４）、この点灯パターンは、各列の輝度積分回路１００の中の輝度算出回路１０２に入力される。列Ｉの輝度算出回路１０２は、点灯パターンに基づいて、タイムスロットＴにおける列Ｉの表示素子の輝度ΔＬ［Ｉ］を算出する（Ｓ７）。
【００４０】
輝度ΔＬ［Ｉ］が計算されると、計算結果は積分回路１０３に入力される。積分回路１０３は、タイミングコントローラ１０７からのタイミング信号に同期して、輝度ΔＬ［Ｉ］を積分する（Ｓ８）。つまり、前スロットまでの輝度積分値Ｌ［Ｉ］に対して、現在のスロットの瞬間輝度ΔＬ［Ｉ］が加算される。このとき、スロット数カウンタ１０８のカウントアップも行われる。積分回路１０３は、積分された輝度Ｌ［Ｉ］を比較器１０４に出力する。
【００４１】
比較器１０４は、各列配線に対応した輝度の目標値Ｄａｔａ［Ｉ］と、積分された輝度Ｌ［Ｉ］とを比較する（Ｓ９）。本実施形態では、輝度の目標値Ｄａｔａ［Ｉ］は、画像データＤ１［Ｉ］の値と同じである。
【００４２】
積分された輝度Ｌ［Ｉ］がＤａｔａ［Ｉ］と同じか、より大きくなった時点で、比較器１０４の出力Ｃａｒｒｙ［Ｉ］がＨｉｇｈになる（Ｓ１０）。Ｃａｒｒｙ［Ｉ］がＨｉｇｈになると、レジスタ１０５は、そのときのスロット数カウンタ１０８の値を、補正データＣＤａｔａ［Ｉ］として保持する（Ｓ１０）。Ｃａｒｒｙ［Ｉ］は点灯パターン算出回路１０１にも供給される。点灯パターン算出回路１０１は、Ｃａｒｒｙ［Ｉ］がＨｉｇｈになると、列Ｉの表示素子の点灯状態ＯＮ［Ｉ］を０にする（Ｓ１１）。これにより、点灯パターンが更新される。次のスロットの瞬間輝度ΔＬの計算には、更新された点灯パターンが参照される。
【００４３】
Ｓ９において、積分された輝度Ｌ［Ｉ］が目標値Ｄａｔａ［Ｉ］より小さい場合は、Ｃａｒｒｙ［Ｉ］がＬｏｗなので、点灯状態ＯＮ［Ｉ］の値は１に維持される（Ｓ１２）。
【００４４】
Ｓ６〜Ｓ１３の動作を繰り返し、すべての列配線に対応する回路についてＣａｒｒｙ［Ｉ］がＨｉｇｈになった時点で、その水平走査期間の補正データＣＤａｔａ［Ｉ］のすべての値がレジスタ１０５に格納される。
【００４５】
１水平走査期間のすべての列配線の補正データが確定すると、確定された値はシフトレジスタ１０６へパラレルにロードされる。シフトレジスタ１０６は、パラレルなデータを、タイミングコントローラ１０７からの信号（シフトクロックｓｆｔ＿ｃｌｋ、ロードｌｏａｄ、シフトイネーブルｓｆｔ＿ｅｎ）に基づいて、シリアル化する。シリアル化されたデータは、補正データＤ２として擬似階調部２０８に供給される。
【００４６】
補正データ算出部２０２の動作をまとめると、以下のとおりである。
（１）点灯パターン算出回路１０１が、最初（Ｔ＝０）の点灯パターンを算出する。
（２）輝度算出回路１０２が、点灯パターンを参照して、計算用タイムスロットごとに、行配線における電圧降下の影響を含む瞬間輝度ΔＬを算出する。
（３）積分回路１０３が、計算用スロットごとの輝度ΔＬを時間積分して、輝度の積分値Ｌを算出する。
（４）比較器１０４およびレジスタ１０５が、輝度の積分値Ｌが目標値Ｄａｔａに達した時点の計算用スロットに対応して決まる値（スロット数カウンタの値）を、補正データとして記憶する。
（５）いずれかの列の補正データが決定するたびに、点灯パターン算出回路１０１が点灯パターンを更新する（補正データが決定した列を非点灯に変更）。
（６）すべての列の補正データが確定した後、シフトレジスタ１０６が全列の補正データＤ２を出力。ここで、比較器１０４、レジスタ１０５、およびシフトレジスタ１０６が、本発明の補正データ決定回路を構成している。
【００４７】
このように、補正データ算出部２０２は、補正による各素子の点灯状態の変化を考慮しながら、補正データを算出することによって、電圧降下補正の精度を向上している。
【００４８】
また、補正データ算出部２０２は、変調用スロットよりも細かい計算用スロットに従って輝度計算を行うことで、補正精度をさらに向上させている。この点について、図１を参照して詳しく説明する。
【００４９】
図１は計算用スロットを変調用スロットの１／４の長さにした場合の、補正データの計算例を示している。図１において、一番上のグラフは変調用スロットを示し、二番目のグラフは計算用スロットを示している。三番目のグラフは各スロットの瞬間輝度ΔＬを示す（縦軸は輝度の大きさ）。電圧降下（損失）がない場合に比べて、輝度の低下が生じていることがわかる。四番目のグラフは計算用スロットごとの瞬間輝度ΔＬの積分値Ｌを示している（縦軸は輝度の大きさ）。
【００５０】
図１の例では、画像データＤ１として「４」が入力されている。計算用スロットごとに輝度ΔＬが算出され、順次積分される。３０番目の計算用スロットで積分値Ｌが目標値「４」を超えると、補正データとして「３０」が出力される。このように、補正データの演算はパルス幅変調の処理に比べて４倍の分解能を有している。よって、より正確な電圧降下補正が実現できる。
【００５１】
（擬似階調部２０８）
補正データ算出部２０２から出力される補正データＤ２をそのまま変調回路に入力することはできない。計算用スロットの数を変調用スロットの数より増やしたために、補正データＤ２とのスケールと変調データのスケールとが不一致だからである。図１の例のようにスロット比（計算用スロット／変調用スロット）を１／４にした場合は、補正データＤ２の値を１／４にすることで、変調データに変換する必要がある。
【００５２】
しかしながら、補正データ「３０」の１／４は「７．５」であり、単純な処理では小数点以下が切り捨てられ、変調データは「７」になる。このような丸め誤差が生じると、高い分解能で補正データを算出した意味が減殺されてしまう。
【００５３】
そこで擬似階調部２０８は、補正データＤ２を変調データＤ３に変換する際に、補正データＤ２のビット幅を擬似階調により縮減する。これにより、ビット幅の削減により発生する小数点以下の部分に相当する輝度が表示に反映され、丸め誤差が可及的に小さくなる。擬似階調処理としては、ディザ法や誤差拡散法などいずれの手法を用いてもよい。また面積階調（行方向もしくは列方向の一次元画像、または二次元画像）の処理でもよいし、時間方向（フレーム方向）の処理でもよい。本実施形態において、２×２の組織ディザを用いて変換した変調データＤ３を変調回路に与えて画像を表示したところ、非常に精度のよい補正を行うことができた。
【００５４】
（簡略化した補正データ算出部２０２）
図４を参照して、非常に簡単化した例を用いて補正データ算出部の動作を具体的に説明する。実際、画像表示装置の列配線は数百〜数千本あるが、ここでは説明を簡単化するために４本としている。計算用スロットは変調用スロットの１／２に設定されている。
【００５５】
ある１水平走査期間において、各列配線の画像データＤ１が２、４、８、６である例について説明する。画像データＤ１が入力されると、点灯パターン算出回路１０１は、タイムスロットＴ＝０の時での点灯パターンを算出する。すべての列の画像データが０より大なので、点灯パターンは（１、１、１、１）となる。「１」はＯＮ（点灯）、「０」はＯＦＦ（非点灯）を表す。左から順に列配線０〜３の点灯状態に対応する。
【００５６】
点灯パターンは輝度算出回路１０２に入力され、この点灯パターンに対する瞬間輝度ΔＬが算出される。積分回路１０３は、列ごとに瞬間輝度ΔＬを積分し、各計算用スロットに対応した輝度積分値Ｌを算出する。比較器１０４は、列ごとに、輝度積分値Ｌと輝度目標値Ｄａｔａを比較する。
【００５７】
図５は補正データの計算例を示す図である。図５において、一番上のグラフは変調用スロットを示し、二番目のグラフは計算用スロットを示している（横軸は時間）。三番目〜六番目のグラフはそれぞれ列配線０〜３の補正データを表している（縦軸は輝度の大きさ、横軸は時間）。
【００５８】
三番目〜六番目のグラフにおける、計算用スロットごとの矩形は、そのスロットの輝度を表している。矩形の上部のドット部分は、電圧降下による輝度の減少を表している。矩形の下部の白色の部分は、実効的な輝度、すなわち電圧降下の影響が考慮された輝度を表す。また斜線の部分は、この補正計算によりパルスの長さを伸長したことにより補われた輝度を表す。なお、計算用スロットの幅が変調用スロットの幅の１／２であるため、１つの矩形が表す輝度は０．５である。
【００５９】
変調配線０については、画像データＤ１［０］が２である。輝度算出回路１０２が、計算用スロットごとに、電圧降下の影響を含んだ輝度ΔＬ（図５の白色の部分）を算出し、積分回路１０３が、輝度ΔＬを積分する。比較器１０４は、輝度の積分値Ｌと画像データ（＝２）を比較し、積分値Ｌが２に達した時点の計算用スロット（図５では７スロット）において、Ｃａｒｒｙ［０］をＨｉｇｈにする。これにより列配線０の補正データが「７」となる。
【００６０】
点灯パターン算出回路１０１は、Ｃａｒｒｙ［０］がＨｉｇｈになると、点灯パターンを更新する。列配線０が非点灯になるため、点灯パターンは（１、１、１、１）から（０、１、１、１）に変化する。点灯パターンが更新されると電圧降下量の影響が変化する。図５では計算用スロット７の前後で、ドット部分の大きさが変化している。
【００６１】
次に、計算用スロットが１１となった時点で列配線１の輝度積分値Ｌが、その画像データ（＝４）以上になる。これにより、列配線１の補正データは１１に決まり、Ｃａｒｒｙ［１］がＨｉｇｈとなる。点灯パターンは（０、１、１、１）から（０、０、１、１）に変化する。
【００６２】
次に、計算用スロットが１６となった時点で列配線３の輝度積分値Ｌが画像データ（＝６）以上になる。これにより、列配線３の補正データは１６に決まり、Ｃａｒｒｙ［３］がＨｉｇｈとなる。点灯パターンは（０、０、１、１）から（０、０、１、０）に変化する。
【００６３】
次に、計算用スロットが２２となった時点で列配線２の輝度量が、画像データ（＝８）
以上になる。これにより、列配線２の補正データは２２に決まり、Ｃａｒｒｙ［２］がＨｉｇｈとなる。
【００６４】
以上のようにして、入力画像データ＝２、４、８、６に対し、補正データ＝７、１１、２２、１６が得られる。
【００６５】
この補正データは擬似階調部で変調データに変換される。この例では、計算用スロットが変調用スロットの１／２であるため、補正データのビット幅は変調データよりも１ビット多くなる。擬似階調部は補正データのビット幅を１ビット縮減することで変調データを出力する。このとき擬似階調処理を行うことで、たとえば、変調データ＝４、５、１１、８が得られる。
【００６６】
このようにして得られた変調データを変調回路に供給し駆動を行うことにより、電圧降下の影響がほとんどない、高品質な画像の表示が実現できる。
【００６７】
なお、実際の画像表示装置は、数百〜数千の列配線を有しており、また数百〜数千のオーダのスロットをもつ。しかし、図４、図５を参照して説明した方法を実際の画像表示装置にも適用できることはいうまでもない。
【００６８】
上記実施形態では、輝度の積分値と比較される輝度の目標値として、画像データの値が用いられている。しかし、輝度の目標値と画像データの値は一致している必要はない。たとえば、輝度算出回路で算出される輝度ΔＬが何を基準に規格化されているかによって、輝度の目標値は変わり得る。
【００６９】
（計算用スロットの例）
図１１Ａ〜図１１Ｄを参照して、計算用スロットの例を説明する。図１１Ａは変調用スロットの例である。変調用スロットの幅は全駆動期間にわたり一定である。図１１Ｂ〜図１１Ｄは計算用スロットの例である。なお図１１Ａ〜図１１Ｄでは数個〜十数個のスロットしか示されていないが、前述のように実際の画像表示装置は数百〜数千のオーダのスロットを有している。
【００７０】
上記実施形態では、図１１Ｂに示すように、計算用スロットの幅が全駆動期間にわたり固定値（たとえば変調用スロットの１／４）である。しかし、計算用スロットの幅は一定である必要はなく、駆動期間の途中で計算用スロットの幅が変化してもよい。たとえば、駆動期間の一部の期間では計算用スロットが変調用スロットより短いが、他の期間では計算用スロットが変調用スロットと同じであったり長かったりしてもよい。人間の視覚特性は低輝度（低階調）ほど分解能が高くなる傾向をもつ。よって、少なくとも駆動期間中の低輝度領域に対応する期間（たとえば駆動期間の最初の１／３）において、計算用スロットを変調用スロットより短くすれば、効果的である（図１１Ｃ参照）。逆に、人間の視覚特性は高輝度（高階調）ほど分解能が低くなる傾向をもつ。よって、高輝度領域に対応する期間（たとえば駆動期間の終わりの１／３）における計算用スロットを、低輝度領域に対応する期間における計算用スロットよりも長く設定してもよい。計算用スロットの幅は何段階に変化させてもよい。たとえば、徐々にスロット幅を増加させてもよい（図１１Ｄ参照）。ただし、図１１Ｃ、図１１Ｄのようにスロット幅を変化させる場合は、スロット幅に応じて、スロットあたりの瞬間輝度ΔＬの値やスロット数カウンタのカウントアップを調整する必要がある。
【００７１】
一部の期間（たとえば高輝度領域に対応する期間）における計算用スロットの幅を、変調用スロットの幅よりも長くしてもよい（図１１Ｄ）。さらに、駆動期間全体における計算用スロットの総数が変調用スロットの総数よりも少ないとなおよい。計算用スロットの
数が少ないほど補正回路のクロック周波数を低減することができる。なぜなら、補正の演算は所定の時間内に終わらせる必要があり、スロットの総数を減少できれば、１スロットに割り当てる時間が増えるからである。クロック周波数の低減は、回路の簡易化、コストの削減、発熱の低減などに効果がある。
【００７２】
また上述のように、人間の視覚特性は輝度の大きさに対し、低階調ほど分解能が高く、高階調になると分解能が低くなる傾向がある。このような点を考えれば補正の誤差という観点でも、計算用スロットを不均等にしたほうが、効果的である。
【００７３】
計算用スロットを不均等にする場合、つまり計算用スロットの幅が複数存在する場合には、最も短い計算用スロットにあわせて擬似階調処理のビット数を決定すると好ましい。たとえば、最も短い計算用スロットの幅をＷｍｉｎ、変調用スロットの幅をＷｐとしたときに、幅Ｗｍｉｎと幅Ｗｐとのあいだに、
Ｗｍｉｎ×２ｍ＝Ｗｐ  （ｍは１以上の整数）
の関係があるなら、擬似階調処理によりｍビットを縮減するとよい。これにより補正回路の精度と擬似階調による縮減ビット数を無駄なく対応づけることができ、非常に好ましい補正結果が得られる。なお図１１Ｄでは、幅Ｗｐが幅Ｗｍｉｎの４倍（＝２２倍）であるため、たとえば２×２のディザマトリックスを用いて２ビットを縮減するとよい。
【００７４】
このように、擬似階調処理の計算上の都合から、計算用スロットの幅Ｗと変調用スロットの幅Ｗｐとのあいだの関係が、
Ｗ×２ｎ＝Ｗｐ  （ｎは１以上の整数）
であることが好ましい。両スロットの幅をこのような関係に設定することで、補正データから変調データへの変換を簡単化できる。
【００７５】
＜第２実施形態＞
第１実施形態では図９に示したように、輝度積分回路が列配線ごとに設けられている。これに対し本実施形態では、複数の列配線が複数のブロックに分けられており、輝度積分回路はブロックごとに設けられている。ブロック単位で処理を行うことで、補正データを高速に算出できるとともに、回路規模を縮減できるという利点がある。
【００７６】
図７は、第２実施形態の画像表示装置の構成を示す図である。第１実施形態と異なる点は、補正データ算出部２０２の代わりに、離散補正データ算出部７０３と２軸補間回路７０４が設けられている点である。ここでは、離散補正データ算出部７０３、２軸補間回路７０４、および擬似階調部２０８が、補正回路を構成している。その他の構成は第１実施形態と同様である。以下、第２実施形態に特有の構成を中心に説明を行い、第１実施形態と同じ構成については説明を省略する。
【００７７】
上述したように、複数の列配線は複数のブロックに分けられ、各ブロックにはノードが設定される。典型的にはブロックの中央の列配線がノードとして選ばれる。各ノードは、行配線上に設定された基準位置ということができる。また画像データの値に関しても、予め複数の画像データ基準値が設定される。たとえば、画像データが０〜２５５の値をとるのであれば、画像データ基準値は、０、４、８、１２、１６、・・・、２５２、２５５のように決められる。なおブロック数、基準位置（ノードの位置）、画像データ基準値の数およびステップなどはどのように設定してもよい。
【００７８】
離散補正データ算出部７０３は、各基準位置における電圧降下を考慮して、各基準位置に対応する輝度の積分値を算出し、各基準位置の離散的な補正データを算出する。また離散補正データ算出部７０３は、上記画像データ基準値を輝度の目標値として用いて、画像データ基準値ごとの離散的な補正データを算出する。これにより、行配線上の複数の基準
位置および画像データの複数の基準値に関して、補正データが離散的に求められる。この離散的な補正データＣＤは２軸補間回路７０４に入力される。
【００７９】
２軸補間回路７０４は、離散的な補正データを、行方向と画像データの大きさ方向の２軸にわたり補間して、各列配線（水平表示位置Ｘ）の画像データＤ１の値に対応する補正データＤ２を生成する。補間方法については、線形補間など任意の補間方法を採用できる。たとえば補間方法の一例が特開２００３−２２３１３１号公報に記載されている。
【００８０】
このようにして算出された補正データＤ２は擬似階調部２０８に入力され、第１実施形態と同様にビット幅が縮減される。擬似階調部２０８の出力Ｄ３は、変調回路２０３に入力される。変調回路２０３は変調データＤ３にしたがってパルス幅変調を行い、変調信号を列配線に出力する。
【００８１】
（離散補正データ算出部７０３）
図６は離散補正データ算出部の構成を示している。離散補正データ算出部７０３は、ブロック点灯パターン算出回路６０１、ブロック輝度積分回路６００、タイミングコントローラ６０７、スロット数カウンタ６０８を備える。ブロック輝度積分回路６００は、輝度算出回路６０２、積分回路６０３、比較器６０４、比較値レジスタ６０５、ポインタ６０６から構成される。ブロック輝度積分回路６００は、ブロックごとに設けられている。
【００８２】
図８は図６の回路の動作を説明するためのフローチャートである。なお、フローチャートでは、記述上の都合から、並列処理で記述すべきところが順序処理で記述されている。
【００８３】
第１実施形態と同様、タイミングコントローラ６０７から出力されるクロック信号によって、計算用スロットが決定される。１行の素子の駆動に割り当てられた駆動期間のうち少なくとも一部の期間（たとえば低輝度領域に対応する期間）では、計算用スロットが変調用スロットよりも短くなるよう、クロック周期が制御される。
【００８４】
ブロック点灯パターン算出回路６０１は、４つのブロックの点灯パターンを計算する回路である。第１実施形態では各列配線の点灯状態をＯＮ、ＯＦＦの１ビットで表しているが、第２実施形態では各ブロックの点灯状態をその点灯割合に比例した、３ビットのデータで表す。点灯割合とは、ブロック中の全素子に対するＯＮ状態の素子の割合である。
【００８５】
ブロック点灯パターン算出回路６０１は、画像データを参照してブロックごとの画像データのヒストグラムを算出する（フローチャート：Ｓ１０１）。図１０は、ある１行の画像データから算出されたヒストグラムの例である。ブロック点灯パターン算出回路６０１は、各画像データ基準値に関して、画像データ基準値以上の値をもつ画像データの数を計数し、その計数値を３ビットの値（２進数で０から７）に変換する。この３ビットの値は、１ブロックの画像データの数に対する計数値の割合を表す。つまり、この３ビットの値は、画像データ基準値に対応するスロットにおいて、１ブロック中の全素子のうち点灯している素子の割合を表す値である。本実施形態では、図１０に示すヒストグラムの値を点灯パターンとして用いる。
【００８６】
各ブロックに対し３ビット、計１２ビットで表記された点灯パターンは、ブロック輝度積分回路６００の輝度算出回路６０２へと入力される。最初のタイムスロットでは、「≧０」の値（７、７、７、７）が点灯パターンとして選ばれる。
【００８７】
輝度算出回路６０２はこの１２ビットの点灯パターンに応じて、各ブロックの瞬間輝度ΔＬを算出する（Ｓ１０２）。輝度算出回路６０２は、ブロックの中央の列配線（ノード）に対応する瞬間輝度の値を、ブロックの瞬間輝度ΔＬとして出力する。なお瞬間輝度の
算出手法は第１実施形態と同じである。本実施形態では、点灯パターンを入力すると瞬間輝度が出力されるテーブル（メモリ）を用いて、輝度算出回路６０２は、計算用スロットごとの瞬間輝度ΔＬを算出する。
【００８８】
輝度算出回路６０２で算出されたブロックの瞬間輝度ΔＬは、積分回路１０３に入力される。積分回路６０３は、スロット数カウンタ６０８のカウントアップにあわせて、瞬間輝度ΔＬを積分し、その計算用スロットまでの輝度の積分値Ｌを算出する（Ｓ１０３）。輝度の積分値Ｌは、比較器６０４に入力される。
【００８９】
比較器６０４は、輝度の積分値Ｌと画像データ基準値ＤＴＨとを比較する。積分値Ｌが画像データ基準値ＤＴＨに達すると、比較器６０４は、ＣａｒｒｙをＨｉｇｈとする（Ｓ１０４）。
【００９０】
ＣａｒｒｙがＨｉｇｈになると、ポインタ６０６はポインタを１つ進め、比較値レジスタ６０５の値が１つ変化する（Ｓ１０５）。比較値レジスタ６０５には、予め定められた複数の画像データ基準値が記録されており、ポインタ６０６が変化すると、次の基準値が比較器６０４へ入力される。積分を開始するとき（計算用スロットが０のとき）に、ポインタ６０６の値がリセットされ、比較器６０４に一番小さい画像データ基準値が入力される。
【００９１】
あるブロックのＣａｒｒｙがＨｉｇｈとなった時点のスロット数カウンタの値は、その時点で比較器に入力されていた画像データ基準値に対応する補正データの値である。
【００９２】
各ブロックのＣａｒｒｙ信号は、ブロック点灯パターン算出回路６０１にフィードバックされ、それに応じてブロック点灯パターンが更新される。Ｃａｒｒｙ信号がＨｉｇｈになると、該当するブロックの点灯パターンが次のデータ基準値に対応する点灯状態に変化する。
【００９３】
このような動作を繰り返し行うことにより、本実施形態ではブロックごとの、離散的な画像データ基準値に対する、補正データを算出することができる。
【００９４】
このようにして算出された補正データは前述のように２軸補間回路に入力され、画像データと画面の水平位置（列配線の番号）に応じて補間がおこなわれ、各列配線の画像データの値に対応した補正データが算出される。
【００９５】
このようにして補正データを算出したところ、計算量が第１実施形態よりも大きく減少し、ハードウエア量が大きく減少した。さらに補正の効果を調べたところ、補間による誤差があるため第１実施形態の方法よりも劣ってはいたものの、従来よりも補正の精度は向上し、非常に高品位な画像を表示できた。
【００９６】
なお本実施形態では、行配線の水平位置と画像データの大きさに関して離散的な補正データを算出したが、本発明はこれに限らない。例えば画像データの大きさ方向だけ離散化したり、画面の水平方向だけ離散化してもかまわない。
【００９７】
第２実施形態においても、第１実施形態と同じように計算用スロットを設定することにより、補正精度のさらなる向上を図ることができる。
【００９８】
＜変形例＞
第１、第２実施形態では、電圧降下の影響により低下する輝度を補償するために、画像データの値を増加させる補正が行われる。しかし、画像データの値は一般的にある上限を
もつ。よって良好な補正を実現するには、補正後の画像データがその上限に収まるような調整を行うことが好ましい。たとえば、リミッタにより補正後の画像データの最大値を調整したり、補正前または補正後の画像データをゲイン調整したりする手法がある。このような技術に関しては、本発明者はすでに特開２００３−２３３３４４号公報において開示している。この技術を本発明に組み合わせることにより、補正を好適に行うことができるだけでなく、画像データの最大値を好適に調整することが可能である。
【００９９】
表面伝導型放出素子を用いた画像表示装置において高品質な画像表示を実現するための構成として、従来からいくつかの補正回路が知られている。特開２００５−０３１６３６号公報は、ハレーションによる画像品質の低下を抑制するための構成（ハレーションの補正）を開示する。また特開平０７−１８１９１１号公報は、素子の輝度のばらつきを補正するための構成（均一性の補正）を開示する。これらの補正に対し、本発明の補正を組み合わせることにより、より好ましい表示を行うことができることを本発明者は確認している。補正の順番については、逆γ変換された画像データに対し、まず第一にハレーションの補正を行い、その後、均一性の補正を行う。さらにその後の画像データに対し、本発明の電圧降下の補正を行うとよい。これにより好ましい画像の表示を実現することができる。
【０１００】
さらに蛍光体の発光特性が駆動に対し非線形性をもつ場合は、電圧降下の補正の前または後に蛍光体の非線形性を打ち消すテーブルを設けるとよい。これによりさらに好ましい画像の表示を実現できる。
【図面の簡単な説明】
【０１０１】
【図１】図１は、第１実施形態の補正データの計算例を示す図である。
【図２】図２は、第１実施形態の画像表示装置のブロック図である。
【図３】図３は、第１実施形態の補正データ算出部の動作を示すフローチャートである。
【図４】図４は、第１実施形態の補正データ算出部の簡略化された構成を示す図である。
【図５】図５は、図４の補正データ算出部における補正データの計算例を示す図である。
【図６】図６は、第２実施形態の離散補正データ算出部の構成を示す図である。
【図７】図７は、第２実施形態の画像表示装置のブロック図である。
【図８】図８は、第２実施形態の離散補正データ算出部の動作を示すフローチャートである。
【図９】図９は、第１実施形態の補正データ算出部の構成を示す図である。
【図１０】図１０は、ある１行の画像データに対し算出されたヒストグラムの例を示す図である。
【図１１】図１１Ａ〜図１１Ｄは、計算用スロットの例を示す図である。
【図１２】図１２は、表示パネルの構造を示す図である。
【符号の説明】
【０１０２】
１００  輝度積分回路
１０１  点灯パターン算出回路
１０２  輝度算出回路
１０３  積分回路
１０４  比較器
１０５  レジスタ
１０６  シフトレジスタ
１０７  タイミングコントローラ
１０８  スロット数カウンタ
２０１  逆γ変換部
２０２  補正データ算出部
２０３  変調回路
２０４  走査回路
２０５  表示パネル
２０６  高圧電源
２０７  タイミング発生回路
２０８  擬似階調部
６００  ブロック輝度積分回路
６０１  ブロック点灯パターン算出回路
６０２  輝度算出回路
６０３  積分回路
６０４  比較器
６０５  比較値レジスタ
６０６  ポインタ
６０７  タイミングコントローラ
６０８  スロット数カウンタ
７０３  離散補正データ算出部
７０４  ２軸補間回路
１３０１  走査配線（行配線）
１３０２、１３０３  変調配線（列配線）
１３０４、１３０５  電子放出素子（表示素子）
１３０６、１３０７  発光体（蛍光体）
【図１】
2009210599.tif 000003
【図２】
2009210599.tif 000004
【図３】
2009210599.tif 000005
【図４】
2009210599.tif 000006
【図５】
2009210599.tif 000007
【図６】
2009210599.tif 000008
【図７】
2009210599.tif 000009
【図８】
2009210599.tif 000010
【図９】
2009210599.tif 000011
【図１０】
2009210599.tif 000012
【図１１】
2009210599.tif 000013
【図１２】
2009210599.tif 000014