(57)【要約】【課題】簡単な構成で、ＭＯＳＦＥＴのスイッチングロスをより低減して効率よく、かつ高速でスイッチングすることができるとともに、ハーフブリッジ型のスイッチング回路においてもＭＯＳＦＥＴの貫通電流による破損を確実に防止することができるスイッチング電源装置を提供する。【解決手段】ハーフブリッジ型のスイッチング回路Ｓ１、Ｓ２において、パルス電圧により駆動するハイサイド側およびローサイド側のＭＯＳＦＥＴ６、１４で直流電源３をスイッチングする際に、一方のＭＯＳＦＥＴのＯＦＦ遅れによるハイサイド側およびローサイド側の同時ＯＮ状態を回避する。【選択図】図１
2009159696.tif 000002
【特許請求の範囲】
【請求項１】
パルス電圧により駆動するスイッチング素子で直流電源をスイッチングするスイッチング電源装置において、
前記パルス電圧の前記スイッチング素子がＯＮ動作する極性と逆極性のみで充電する充電回路を設け、
前記充電回路から前記スイッチング素子にそのＯＦＦ時に逆バイアスをかけるよう構成した
ことを特徴とするスイッチング電源装置。
【請求項２】
前記充電回路は、前記パルス電圧の配線に並列に設けた
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記充電回路は、充電方向を規制するダイオードと、充電電流を制限する抵抗と、充電用のコンデンサと、前記コンデンサに並列接続され充電電圧を制限するツエナーダイオードとで構成した
ことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記スイッチング素子のゲートに抵抗を直列接続して、前記スイッチング素子のＯＮ時間を遅らせるＯＮ時間遅延手段を設けた
ことを特徴とする請求項１から請求項３のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス電圧により駆動するスイッチング素子で直流電源をスイッチングするスイッチング電源装置に関するものである。
【背景技術】
【０００２】
まず、上記のようなスイッチング電源装置の従来例１について、図面を参照して以下に説明する。
図３は従来例１のスイッチング電源装置の構成を示す回路図である。
【０００３】
図３において、Ｓ１１はハイサイド側スイッチング回路、Ｓ１２はローサイド側スイッチング回路、１は発振駆動回路、２はパルストランス、３は直流電源、４は抵抗、５はダイオード、６はスイッチング素子であるＭＯＳＦＥＴ、９は放電用のＭＯＳＦＥＴ、１２は抵抗、１３はダイオード、１４はスイッチング素子であるＭＯＳＦＥＴ、１７は放電用のＭＯＳＦＥＴ、２０は共振コンデンサ、２１は共振トランス、２２は整流ブリッジダイオード、２３は平滑コンデンサ、２４は抵抗、２５は抵抗、２６は負荷である。
【０００４】
以上のような従来例１のスイッチング電源装置は、図３に示すように、スイッチング素子である例えばＭＯＳＦＥＴ６のゲート−ソース間に放電用のＭＯＳＦＥＴ９を設けて、ＭＯＳＦＥＴ６のＯＦＦ時は放電用のＭＯＳＦＥＴ９がＯＮすることにより、スイッチング用のＭＯＳＦＥＴ６のゲートの電荷を放電させている。
【０００５】
しかし、従来例１のスイッチング電源装置では、大電流を流せるスイッチング用のＭＯＳＦＥＴ６、１４はゲートの入力容量が大きく、放電用のＭＯＳＦＥＴ９、１７のＯＮ抵抗やスイッチング用のＭＯＳＦＥＴ６、１４のソース−ＧＮＤ間のインピーダンスがあり、大電流の高速スイッチングは難しかった。
【０００６】
この問題を解決する手段として、図４（ａ）（例えば、特許文献１を参照）や図４（ｂ）（例えば、特許文献２を参照）に示す従来例２が知られているが、これらの従来技術について、図面を参照して以下に説明する。
【０００７】
図４は従来例２のスイッチング電源装置の構成を示す回路図である。図４において、１０１は発振駆動回路、１０２はパルストランス、１０３は直流電源、１０４はダイオード、１０５はダイオード、１０６はスイッチング素子であるＭＯＳＦＥＴ、１０７は抵抗、１０８は放電用のＰ型トランジスタ、１０９はコンデンサ、１１０はツエナーダイオード、１１１はダイオード、１１２は抵抗、１１３はダイオードである。
【０００８】
以上のような従来例２のスイッチング電源装置においては、図４（ａ）および図４（ｂ）に示すように、スイッチング素子であるＭＯＳＦＥＴ１０６に対して、そのゲート−ソース間に逆バイアスをかけることにより、ＭＯＳＦＥＴ１０６のゲート−ソース間の電位差を大きくして放電時間を短縮するようにしている。
【特許文献１】特開昭６３−６７０１４号公報
【特許文献２】特開昭６３−２７６３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記のような図４に示す従来のスイッチング電源装置の構成では、パルストランス１０２の構造が複雑になったり、駆動回路に直列に充電回路を挿入するためパルストランス１０２の電圧を逆バイアス分高くしなければならなかった。
【００１０】
また、図４（ｂ）に示す回路図では、ＭＯＳＦＥＴ１０６の駆動極性と充電回路の充電極性が同じであるため効率が悪く、ＭＯＳＦＥＴ１０６のゲート−ソース間に充電用の抵抗１１２とダイオード１１３を設けているため、ＭＯＳＦＥＴ１０６の駆動パルスに影響を与えないように定数を選ぶ必要があるという問題点を有していた。
【００１１】
また、図４に示すスイッチング電源装置の構成を、ハーフブリッジ型のスイッチング回路に用いると、スイッチングの切り替え時に一方のスイッチング回路のＯＦＦ遅れによる同時ＯＮ状態が発生することにより、双方のＭＯＳＦＥＴ間に大きな貫通電流が流れ、その発熱で効率が悪くなったり、ＭＯＳＦＥＴ１０６の破損が起るという問題点もあった。
【００１２】
本発明は、上記従来の問題点を解決するもので、簡単な構成で、ＭＯＳＦＥＴ（スイッチング素子）のスイッチングロスをより低減して効率よく、かつ高速でスイッチングすることができるとともに、ハーフブリッジ型のスイッチング回路においてもＭＯＳＦＥＴ（スイッチング素子）の貫通電流による破損を確実に防止することができるスイッチング電源装置を提供する。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の請求項１に記載のスイッチング電源装置は、パルス電圧により駆動するスイッチング素子で直流電源をスイッチングするスイッチング電源装置において、前記パルス電圧の前記スイッチング素子がＯＮ動作する極性と逆極性のみで充電する充電回路を設け、前記充電回路から前記スイッチング素子にそのＯＦＦ時に逆バイアスをかけるよう構成したことを特徴とする。
【００１４】
また、本発明の請求項２に記載のスイッチング電源装置は、請求項１に記載のスイッチング電源装置であって、前記充電回路は、前記パルス電圧の配線に並列に設けたことを特徴とする。
【００１５】
また、本発明の請求項３に記載のスイッチング電源装置は、請求項２に記載のスイッチング電源装置であって、前記充電回路は、充電方向を規制するダイオードと、充電電流を制限する抵抗と、充電用のコンデンサと、前記コンデンサに並列接続され充電電圧を制限するツエナーダイオードとで構成したことを特徴とする。
【００１６】
また、本発明の請求項４に記載のスイッチング電源装置は、請求項１から請求項３のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子のゲートに抵抗を直列接続して、前記スイッチング素子のＯＮ時間を遅らせるＯＮ時間遅延手段を設けたことを特徴とする。
【発明の効果】
【００１７】
以上のように本発明によれば、パルス電圧により駆動するハイサイド側およびローサイド側のスイッチング素子で入力直流電源をスイッチングする際に、一方のスイッチング素子のＯＦＦ遅れによるハイサイド側およびローサイド側の同時ＯＮ状態を回避することができる。
【００１８】
そのため、簡単な構成で、スイッチング素子のスイッチングロスをより低減して効率よく、かつ高速でスイッチングすることができるとともに、ハーフブリッジ型のスイッチング回路においてもスイッチング素子の貫通電流による破損を確実に防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を示すスイッチング電源装置について、図面を参照しながら具体的に説明する。
図１は本実施の形態のスイッチング電源装置の構成を示す回路図である。
【００２０】
図１において、発振駆動回路１は、直流出力電圧ＶＯを抵抗２４と抵抗２５で分圧した制御電圧ＶＳにより周波数制御された矩形波を発生し、パルストランス２の１次巻線２−１に供給する。パルストランス２の２次側には２組の独立した２次巻線２−２、２−３があり、それぞれ１次巻線２−１の矩形波と相似の電圧を逆極性で発生する。
【００２１】
直流電源３と接地ＧＮＤ間には、ハイサイド側とローサイド側のスイッチング素子であるＭＯＳＦＥＴ６、１４によるハーフブリッジ型のスイッチング回路が設けられ、パルストランス２の２次巻線２−２、２−３が、それぞれ逆位相になるようにハイサイド側とローサイド側のスイッチング回路Ｓ１、Ｓ２に接続される。
【００２２】
ハイサイド側スイッチング回路Ｓ１において、パルストランス２の２次巻線２−２の一方はＭＯＳＦＥＴ６のソースに接続され、もう一方は抵抗４とダイオード５の直列回路を設けてＭＯＳＦＥＴ６のゲートに接続される。ダイオード５のアノードとカソードにはＭＯＳＦＥＴ９のゲートとソースがそれぞれ接続される。抵抗４のパルストランス２との接続側とＭＯＳＦＥＴ６のソース間には、ダイオード７と抵抗８の直列回路にツエナーダイオード１０とコンデンサ１１との並列回路が直列接続で設けられ、抵抗８とツエナーダイオード１０とコンデンサ１１との並列回路の接続部にはＭＯＳＦＥＴ９のドレインが接続される。直列に接続された前記ダイオード７と抵抗８と、ツエナーダイオード１０とコンデンサ１１との並列回路は逆バイアス用の充電回路であり、パルストランス２の２次巻線２−２に接続されＭＯＳＦＥＴ６の駆動パルス電圧の配線と並列に設けられる。
【００２３】
ローサイド側スイッチング回路Ｓ２においても、ハイサイド側と同様に構成され、１２は抵抗、１３はダイオード、１４はスイッチング素子であるＭＯＳＦＥＴ、１５はダイオード、１６は抵抗、１７は放電用のＭＯＳＦＥＴ、１８はツエナーダイオード、１９は逆バイアス用のコンデンサである。
【００２４】
また、ハイサイド側のＭＯＳＦＥＴ６のドレインは直流電源３に接続され、ハイサイド側のＭＯＳＦＥＴ６のソースはローサイド側のＭＯＳＦＥＴ１４のドレインに接続され、ローサイド側のＭＯＳＦＥＴ１４のソースは接地ＧＮＤに接続される。
【００２５】
ハイサイド側のＭＯＳＦＥＴ６のソースとローサイド側のＭＯＳＦＥＴ１４のドレインとの接続部には、共振コンデンサ２０と共振トランス２１の１次巻線２１−１との直列回路が接続され、共振トランス２１の１次巻線２１−１の一方は接地ＧＮＤに接続される。
【００２６】
共振トランス２１の２次巻線２１−２には、整流ブリッジダイオード２２と平滑コンデンサ２３が設けられ、直流出力電圧ＶＯが負荷２６に供給される。直流出力電圧ＶＯは抵抗２４と抵抗２５で分圧され、制御電圧ＶＳとして発振駆動回路１にフィードバックされる。
【００２７】
以上のように構成されたスイッチング電源装置について、その動作をローサイド側を用いて以下に説明する。
図２は本実施の形態のスイッチング電源装置における動作を示す電圧電流波形図である。
【００２８】
まず、パルストランス２の二次側から図２の波形ａに示す駆動パルスが、ローサイド側スイッチング回路Ｓ２に供給される。図２の波形ａに示す駆動パルスが正極の時は、ローサイド側のスイッチング用のＭＯＳＦＥＴ１４のゲートに、抵抗１２とダイオード１３の直列回路を通じてパルスが印加され、ＭＯＳＦＥＴ１４がＯＮする。図２の波形ａの駆動パルスが負極に切り替わると、放電用のＭＯＳＦＥＴ１７がＯＮすることで、ＭＯＳＦＥＴ１４のゲートの電荷をはき出す。
【００２９】
この時、ＭＯＳＦＥＴ１７のドレインはコンデンサ１９に接続され、コンデンサ１９は、充電方向を規制するダイオード１５と充電電流を制限する抵抗１６の直列回路により、充電されており、これによりＭＯＳＦＥＴ１４のゲートには逆バイアスが印加される。この逆バイアスにより短時間でＭＯＳＦＥＴ１４のゲートの電荷がなくなり、ＭＯＳＦＥＴ１４は高速でＯＦＦすることになり、それによりＭＯＳＦＥＴ１４のＯＮからＯＦＦへの移行時の発熱を抑えることができる。
【００３０】
以上のように、本実施の形態のスイッチング電源装置においては、駆動パルスの負極側の電圧を利用してコンデンサに充電することで、ＭＯＳＦＥＴ１４をＯＮさせる正極側の駆動パルスに影響を与えることなく、ＭＯＳＦＥＴ１４のＯＦＦ時には逆バイアスがかけられるため、ＭＯＳＦＥＴ６、１４のゲート容量やソース−ＧＮＤ間のインピーダンスの影響を少なくすることができる。その結果、高速なスイッチングでＭＯＳＦＥＴ６、１４の発熱を抑えることができる。
【００３１】
また、本実施の形態の共振型スイッチング電源装置においては、ハイサイド側のＭＯＳＦＥＴ６のＯＦＦ遅れとローサイド側のＭＯＳＦＥＴ１４のＯＮタイミングにより、一時的にそれらの同時ＯＮ状態が発生することによる大きな貫通電流が流れないように、ハイサイド側のＭＯＳＦＥＴ６およびローサイド側のＭＯＳＦＥＴ１４のＯＮ／ＯＦＦをタイミングよく切り替える必要があるが、図２の波形ｂのように、共振トランス２１の１次側の電流は、駆動電圧に対して少し位相がずれており、このずれの期間はＭＯＳＦＥＴ１４のボディーダイオードを通して流れているので、図２の波形ｃのように、ＭＯＳＦＥＴ１４のＯＮ時間を少しだけ遅らせることができる。これにより、大きな貫通電流によるＭＯＳＦＥＴ６とＭＯＳＦＥＴ１４の破壊や発熱を防ぐことができる。
【００３２】
また、図２の波形ｄのように、ＭＯＳＦＥＴ１４のＯＮ時は、ＭＯＳＦＥＴ１４の入力容量を利用して抵抗１２で時定数を持たせることにより、立ち上がりの時間を遅延させることが可能で、抵抗１２の抵抗値を調整することによりＯＮ時間の遅れを調整することができる。その結果、ＭＯＳＦＥＴ６のＯＦＦ遅れとＭＯＳＦＥＴ１４のＯＮタイミングで同時にＯＮ状態になることによる大きな貫通電流が流れるのを防ぐことができる。
【００３３】
さらに、図２の波形ｅ〜ｈに示すように、ハイサイド側のＭＯＳＦＥＴ６のＯＦＦ時は逆バイアスにより高速で電流を遮断できるので、ＭＯＳＦＥＴ６のＯＮからＯＦＦ時への移行時の発熱を少なくできるとともに、ローサイド側のＭＯＳＦＥＴ１４の立ち上がりの遅延時間を少なくできる。そのため、発振駆動回路１のスイッチング周波数を高くすることができる。
【００３４】
これらの動作状態は、ローサイド側のＭＯＳＦＥＴ１４のＯＦＦ時とハイサイド側のＭＯＳＦＥＴ６のＯＮ時においても、同じ動作が行われる。
【産業上の利用可能性】
【００３５】
本発明のスイッチング電源装置は、簡単な構成で、ＭＯＳＦＥＴのスイッチングロスをより低減して効率よく、かつ高速でスイッチングすることができるとともに、ハーフブリッジ型のスイッチング回路においてもＭＯＳＦＥＴの貫通電流による破損を確実に防止することができるもので、高い周波数で動作するスイッチング電源装置に適用できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態のスイッチング電源装置の構成を示す回路図
【図２】同実施の形態のスイッチング電源装置における動作を示す電圧電流波形図
【図３】従来例１のスイッチング電源装置の構成を示す回路図
【図４】従来例２の逆バイアス回路を有するスイッチング電源装置の構成を示す回路図
【符号の説明】
【００３７】
１    発振駆動回路
２    パルストランス
３    直流電源
４、８、１２、１６、２４、２５    抵抗
５、７、１３、１５    ダイオード
１０、１８    ツエナーダイオード
６、１４    （スイッチング用の）ＭＯＳＦＥＴ
９、１７    （放電用の）ＭＯＳＦＥＴ
１１、１９    （逆バイアス用の）コンデンサ
２０    共振コンデンサ
２１    共振トランス
２２    整流ブリッジダイオード
２３    平滑コンデンサ
２６    負荷
【図１】
2009159696.tif 000003
【図２】
2009159696.tif 000004
【図３】
2009159696.tif 000005
【図４】
2009159696.tif 000006