(57)【要約】【課題】リーク電流を十分に低減しながらも、工程数の低減を図る。【解決手段】少なくとも結晶質半導体層１２を覆うように絶縁膜１３上に形成された第１レジスト部１６と、結晶質半導体層１２が形成されている領域の一部において絶縁膜１３が露出するように第１レジスト部１６に形成された開口部１７と、第１レジスト部１６の周りに形成され、第１レジスト部１６よりも厚い第２レジスト部１８とを有するレジスト層１５を、絶縁膜１３上に形成するレジスト層形成工程を行う。その後、結晶質半導体層１２に対し、開口部１７の形成領域以外の領域にｎ型又はｐ型の一方のみの不純物元素を注入すると共に、開口部１７の形成領域に不純物元素を注入してゲッタリング領域を形成するゲッタリング領域形成工程を行う。【選択図】図３
2009105213.tif 000002
【特許請求の範囲】
【請求項１】
結晶化を促進する触媒元素が少なくとも一部に添加された複数の結晶質半導体層を備えた半導体装置を製造する方法であって、
絶縁性基板上に複数の上記結晶質半導体層を島状に形成する半導体層形成工程と、
上記結晶質半導体層を覆うように、上記絶縁性基板上に絶縁膜を形成する絶縁膜形成工程と、
少なくとも上記結晶質半導体層を覆うように上記絶縁膜上に形成された第１レジスト部と、上記結晶質半導体層が形成されている領域の一部において上記絶縁膜が露出するように上記第１レジスト部に形成された開口部と、上記第１レジスト部の周りに形成され、上記第１レジスト部よりも厚い第２レジスト部とを有するレジスト層を、上記絶縁膜上に形成するレジスト層形成工程と、
上記結晶質半導体層に対し、上記開口部の形成領域以外の領域にｎ型又はｐ型の一方のみの不純物元素を注入すると共に、上記開口部の形成領域に不純物元素を注入してゲッタリング領域を形成するゲッタリング領域形成工程とを具備する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法おいて、
上記ゲッタリング領域形成工程には、上記レジスト層の開口部において露出している上記絶縁膜をエッチングして、該絶縁膜の厚みを局部的に小さくするエッチング工程と、上記レジスト層の全体をアッシングして上記第１レジスト部を除去するアッシング工程と、上記第１レジスト部及び上記開口部が形成されていた領域において、上記結晶質半導体層に上記ｎ型又はｐ型の不純物元素を注入する注入工程とが含まれる
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載された半導体装置の製造方法おいて、
上記ゲッタリング領域形成工程には、上記レジスト層の開口部を介して上記結晶質半導体層に不純物元素を注入する第１注入工程と、上記レジスト層の全体をアッシングして上記第１レジスト部を除去するアッシング工程と、上記第１レジスト部及び上記開口部が形成されていた領域において、上記結晶質半導体層に上記ｎ型又はｐ型の不純物元素を注入する第２注入工程とが含まれる
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２に記載された半導体装置の製造方法おいて、
上記ゲッタリング領域形成工程には、上記エッチング工程の後で且つ上記アッシング工程の前に行われ、上記レジスト層の開口部を介して上記結晶質半導体層に不純物元素を注入する予備注入工程が含まれる
ことを特徴とする半導体装置の製造方法。
【請求項５】
結晶化を促進する触媒元素が少なくとも一部に添加された複数の結晶質半導体層を有する第１基板と、該第１基板に対向する第２基板と、上記第１基板と第２基板との間に設けられた表示媒体層とを備えた表示装置を製造する方法であって、
上記第１基板を構成する絶縁性基板上に複数の上記結晶質半導体層を島状に形成する半導体層形成工程と、
上記結晶質半導体層を覆うように、上記絶縁性基板上に絶縁膜を形成する絶縁膜形成工程と、
少なくとも上記結晶質半導体層を覆うように上記絶縁膜上に形成された第１レジスト部と、上記結晶質半導体層が形成されている領域の一部において上記絶縁膜が露出するように上記第１レジスト部に形成された開口部と、上記第１レジスト部の周りに形成され、上記第１レジスト部よりも厚い第２レジスト部とを有するレジスト層を、上記絶縁膜上に形成するレジスト層形成工程と、
上記結晶質半導体層に対し、上記開口部の形成領域以外の領域にｎ型又はｐ型の一方のみの不純物元素を注入すると共に、上記開口部の形成領域に不純物元素を注入してゲッタリング領域を形成するゲッタリング領域形成工程とを具備する
ことを特徴とする表示装置の製造方法。
【請求項６】
請求項５に記載された表示装置の製造方法おいて、
上記ゲッタリング領域形成工程には、上記レジスト層の開口部において露出している上記絶縁膜をエッチングして、該絶縁膜の厚みを局部的に小さくするエッチング工程と、上記レジスト層の全体をアッシングして上記第１レジスト部を除去するアッシング工程と、上記第１レジスト部及び上記開口部が形成されていた領域において、上記結晶質半導体層に上記ｎ型又はｐ型の不純物元素を注入する注入工程とが含まれる
ことを特徴とする表示装置の製造方法。
【請求項７】
請求項５に記載された表示装置の製造方法おいて、
上記ゲッタリング領域形成工程には、上記レジスト層の開口部を介して上記結晶質半導体層に不純物元素を注入する第１注入工程と、上記レジスト層の全体をアッシングして上記第１レジスト部を除去するアッシング工程と、上記第１レジスト部及び上記開口部が形成されていた領域において、上記結晶質半導体層に上記ｎ型又はｐ型の不純物元素を注入する第２注入工程とが含まれる
ことを特徴とする表示装置の製造方法。
【請求項８】
請求項６に記載された表示装置の製造方法おいて、
上記ゲッタリング領域形成工程には、上記エッチング工程の後で且つ上記アッシング工程の前に行われ、上記レジスト層の開口部を介して上記結晶質半導体層に不純物元素を注入する予備注入工程が含まれる
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及び表示装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、例えば液晶表示装置や有機ＥＬ表示装置等の表示装置について、表示の高解像度や高機能化等を実現するために、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。
【０００３】
高解像度な表示を行おうとすると、画素に書き込む情報量が増大するものの、その書き込みに要する時間を短縮する必要がある。そのため、駆動回路に用いられるＴＦＴ等の半導体装置は、より高速で動作することが求められている。高速動作を可能にするためには、高い電界効果移動度が得られる良好な結晶性を有する結晶質半導体層をＴＦＴに適用することが求められている。
【０００４】
ガラス基板上に良質な結晶質半導体層を得る方法として、非晶質半導体層に結晶化を促進する作用を有する金属元素（触媒元素）を添加した後、加熱処理を施すことにより、従来より低温で且つ短時間の加熱処理で、結晶の配向性が揃った良好な半導体層（例えばＣＧシリコン等）を得ることが知られている。
【０００５】
しかし、上記触媒元素を含む結晶質シリコン膜を有するＴＦＴでは、電界移動度が大きいものの、オフ電流特性に問題がある。特に、同一基板上に多数のＴＦＴを形成した場合、オフ電流が高いだけでなく、オフ電流の値が各ＴＦＴ間で大きくばらつくという問題がある。
【０００６】
オフ電流の上昇やばらつきが生じる原因は、触媒元素にあると考えられる。すなわち、結晶質シリコン膜中では触媒元素が不規則に偏析しており、特に結晶粒界においてこのような偏析が顕著になっている。この偏析された触媒元素が、電流の逃げ道となり、オフ電流の突発的な増加を引き起こしていると推測される。これらのような特性は、特に液晶ディスプレイの画素部分を構成するＴＦＴには致命的な欠陥である。
【０００７】
そこで、特許文献１に開示されているように、島形状の半導体層を形成し、その半導体層のソース領域及びドレイン領域となる領域にゲッタリング領域を形成した後に、そのゲッタリング領域に触媒元素を移動させることによって、半導体層内で特に触媒元素の残留が問題となるところ（チャネル領域など）をゲッタリングし、触媒元素の濃度を低減することが知られている。例えば、ｐ型ＴＦＴ及びｎ型ＴＦＴを有するＣＭＯＳの場合には、ｎ型及びｐ型の不純物元素をそれぞれ半導体層に注入することにより、ゲッタリング領域が形成される。
【特許文献１】特開平８−３３０６０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記のようにＣＭＯＳを形成するためには数多くのマスクが必要になり、コストの上昇を招くという問題がある。そこで、ｎ型のみ又はｐ型のみのＴＦＴで駆動回路を形成することも試みられている。また、前記特許文献１ではｎ型ＴＦＴではソース・ドレイン領域に注入したｎ型不純物をそのまま利用してゲッタリングしているが、画素ＴＦＴのように特に低いリーク電流が要求される場合には不十分であるという問題がある。
【０００９】
すなわち、前記特許文献１では、ソース・ドレイン領域の全体がゲッタリング領域となるため、注入できる不純物元素の量に限界がある。その結果、リーク電流を十分に低減することができないという問題がある。
【００１０】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、特性が高い結晶質半導体層を有すると共にｎ型のみ又はｐ型のみのＴＦＴを備えた半導体装置について、その結晶質半導体層にゲッタリング領域を形成してリーク電流を十分に低減しながらも、工程数の低減を図ることにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、結晶化を促進する触媒元素が少なくとも一部に添加された複数の結晶質半導体層を備えた半導体装置を製造する方法であって、絶縁性基板上に複数の上記結晶質半導体層を島状に形成する半導体層形成工程と、上記結晶質半導体層を覆うように、上記絶縁性基板上に絶縁膜を形成する絶縁膜形成工程と、少なくとも上記結晶質半導体層を覆うように上記絶縁膜上に形成された第１レジスト部と、上記結晶質半導体層が形成されている領域の一部において上記絶縁膜が露出するように上記第１レジスト部に形成された開口部と、上記第１レジスト部の周りに形成され、上記第１レジスト部よりも厚い第２レジスト部とを有するレジスト層を、上記絶縁膜上に形成するレジスト層形成工程と、上記結晶質半導体層に対し、上記開口部の形成領域以外の領域にｎ型又はｐ型の一方のみの不純物元素を注入すると共に、上記開口部の形成領域に不純物元素を注入してゲッタリング領域を形成するゲッタリング領域形成工程とを具備する。
【００１２】
上記ゲッタリング領域形成工程には、上記レジスト層の開口部において露出している上記絶縁膜をエッチングして、該絶縁膜の厚みを局部的に小さくするエッチング工程と、上記レジスト層の全体をアッシングして上記第１レジスト部を除去するアッシング工程と、上記第１レジスト部及び上記開口部が形成されていた領域において、上記結晶質半導体層に上記ｎ型又はｐ型の不純物元素を注入する注入工程とが含まれることが好ましい。
【００１３】
上記ゲッタリング領域形成工程には、上記レジスト層の開口部を介して上記結晶質半導体層に不純物元素を注入する第１注入工程と、上記レジスト層の全体をアッシングして上記第１レジスト部を除去するアッシング工程と、上記第１レジスト部及び上記開口部が形成されていた領域において、上記結晶質半導体層に上記ｎ型又はｐ型の不純物元素を注入する第２注入工程とが含まれていてもよい。
【００１４】
上記ゲッタリング領域形成工程には、上記エッチング工程の後で且つ上記アッシング工程の前に行われ、上記レジスト層の開口部を介して上記結晶質半導体層に不純物元素を注入する予備注入工程が含まれていてもよい。
【００１５】
また、本発明に係る表示装置の製造方法は、結晶化を促進する触媒元素が少なくとも一部に添加された複数の結晶質半導体層を有する第１基板と、該第１基板に対向する第２基板と、上記第１基板と第２基板との間に設けられた表示媒体層とを備えた表示装置を製造する方法であって、上記第１基板を構成する絶縁性基板上に複数の上記結晶質半導体層を島状に形成する半導体層形成工程と、上記結晶質半導体層を覆うように、上記絶縁性基板上に絶縁膜を形成する絶縁膜形成工程と、少なくとも上記結晶質半導体層を覆うように上記絶縁膜上に形成された第１レジスト部と、上記結晶質半導体層が形成されている領域の一部において上記絶縁膜が露出するように上記第１レジスト部に形成された開口部と、上記第１レジスト部の周りに形成され、上記第１レジスト部よりも厚い第２レジスト部とを有するレジスト層を、上記絶縁膜上に形成するレジスト層形成工程と、上記結晶質半導体層に対し、上記開口部の形成領域以外の領域にｎ型又はｐ型の一方のみの不純物元素を注入すると共に、上記開口部の形成領域に不純物元素を注入してゲッタリング領域を形成するゲッタリング領域形成工程とを具備する。
【００１６】
上記ゲッタリング領域形成工程には、上記レジスト層の開口部において露出している上記絶縁膜をエッチングして、該絶縁膜の厚みを局部的に小さくするエッチング工程と、上記レジスト層の全体をアッシングして上記第１レジスト部を除去するアッシング工程と、上記第１レジスト部及び上記開口部が形成されていた領域において、上記結晶質半導体層に上記ｎ型又はｐ型の不純物元素を注入する注入工程とが含まれることが好ましい。
【００１７】
上記ゲッタリング領域形成工程には、上記レジスト層の開口部を介して上記結晶質半導体層に不純物元素を注入する第１注入工程と、上記レジスト層の全体をアッシングして上記第１レジスト部を除去するアッシング工程と、上記第１レジスト部及び上記開口部が形成されていた領域において、上記結晶質半導体層に上記ｎ型又はｐ型の不純物元素を注入する第２注入工程とが含まれていてもよい。
【００１８】
上記ゲッタリング領域形成工程には、上記エッチング工程の後で且つ上記アッシング工程の前に行われ、上記レジスト層の開口部を介して上記結晶質半導体層に不純物元素を注入する予備注入工程が含まれていてもよい。
【００１９】
−作用−
次に、本発明の作用について説明する。
【００２０】
上記半導体装置又は上記表示装置を製造する場合には、まず、半導体層形成工程を行い、絶縁性基板上に触媒元素が添加された複数の結晶質半導体層を島状に形成する。次に、絶縁膜形成工程において、上記結晶質半導体層を覆うように、絶縁性基板上に絶縁膜を形成する。その後、レジスト層形成工程では、レジスト層を上記絶縁膜上に形成する。このとき、レジスト層が、結晶質半導体層を覆う第１レジスト部と、第１レジスト部に形成された開口部と、第１レジスト部の周りに形成され、第１レジスト部よりも厚い第２レジスト部とを有するように形成する。そのことにより、開口部では、結晶質半導体層が形成されている領域の一部において絶縁膜を露出させる。
【００２１】
その後に行うゲッタリング領域形成工程では、結晶質半導体層に対し、開口部の形成領域以外の領域にｎ型又はｐ型の一方のみの不純物元素を注入すると共に、開口部の形成領域に不純物元素を過剰に注入することで結晶欠陥を効率よく発生させて、ゲッタリング領域を形成する。
【００２２】
したがって、まず前提として、半導体装置が有する各半導体層には、ｎ型又はｐ型の一方のみの不純物元素を注入することによりソース・ドレイン領域が形成されるので、ｎ型及びｐ型不純物元素の双方を注入するＣＭＯＳに比べて、マスクの数を低減することができる結果、工程数が低減されることとなる。そのことに加え、本発明により、上記開口部、第１レジスト部及び第２レジスト部を有するレジスト層をマスクとして、ソース・ドレイン領域とゲッタリング領域との双方を、所謂グレートーン露光により、一括して形成することが可能になる。したがって、ソース・ドレイン領域における不純物元素の注入量を適切に維持しながらもゲッタリング領域における不純物元素の注入量を増大できると共に、ゲッタリング領域を形成するためのマスクの数を低減して、工程数を低減することが可能になる。
【００２３】
上記ゲッタリング領域形成工程では、例えば、下記のエッチング工程、アッシング工程及び注入工程を行うことが可能である。すなわち、エッチング工程では、上記レジスト層の開口部において露出している絶縁膜をエッチングして、その絶縁膜の厚みを局部的に小さくする。次に、アッシング工程では、レジスト層の全体をアッシングして第１レジスト部を除去する。このとき、第２レジスト部は、第１レジスト部よりも厚いため、アッシングによって全て除去されずに、所定の厚みで残ることになる。
【００２４】
次に、注入工程では、第１レジスト部及び開口部が形成されていた領域において、結晶質半導体層にｎ型又はｐ型の不純物元素を注入する。このとき、開口部が形成されていた領域では、絶縁膜が薄くなっているため、結晶質半導体層に比較的多量のｎ型又はｐ型の不純物元素が注入される。一方、第１レジスト部が形成されていた領域（つまり、開口部が形成されていなかった領域）では、絶縁膜がエッチングされていないため、結晶質半導体層に所定量の上記不純物元素が注入される。その結果、多量の不純物元素が注入された領域がゲッタリング領域になると共に、所定量の不純物元素が注入された領域がソース・ドレイン領域となる。
【００２５】
また、上記ゲッタリング領域形成工程では、例えば、下記の第１注入工程、アッシング工程及び第２注入工程を行うことが可能である。すなわち、第１注入工程では、レジスト層の開口部を介して結晶質半導体層に不純物元素を注入する。次に、アッシング工程では、レジスト層の全体をアッシングして第１レジスト部を除去する。このとき、第２レジスト部は、第１レジスト部よりも厚いため、アッシングによって全て除去されずに、所定の厚みで残る。次に、第２注入工程では、第１レジスト部及び開口部が形成されていた領域において、結晶質半導体層にｎ型又はｐ型の不純物元素を注入する。
【００２６】
このとき、開口部が形成されていた領域では、第１注入工程によって予め不純物元素が注入されていたために、その後の第２注入工程においてさらに不純物元素が注入される結果、比較的多量の不純物元素が注入されることになる。その結果、多量の不純物元素が注入された領域がゲッタリング領域になると共に、所定の不純物元素が注入された領域がソース・ドレイン領域となる。
【００２７】
さらにこの場合、上記ゲッタリング領域形成工程において、エッチング工程の後で且つアッシング工程の前に、予備注入工程を行うことが可能である。すなわち、予備注入工程では、エッチング工程で形成された開口部を介して結晶質半導体層に不純物元素を予め注入する。このことにより、開口部が形成されていた領域において、結晶質半導体層に、より多量の不純物元素が注入される結果、ゲッタリング領域におけるゲッタリングの効果が高められることとなる。
【発明の効果】
【００２８】
本発明によれば、まず前提として、半導体装置が有する各半導体層には、ｎ型又はｐ型の一方のみの不純物元素を注入することによりソース・ドレイン領域が形成されるので、ｎ型及びｐ型不純物元素の双方を注入するＣＭＯＳに比べて、マスクの数を低減することができる結果、工程数を低減することができる。そのことに加え、本発明により、開口部、第１レジスト部及び第２レジスト部を有するレジスト層をマスクとして、ソース・ドレイン領域とゲッタリング領域との双方を、所謂グレートーン露光により、一括して形成することができる。したがって、ソース・ドレイン領域における不純物元素の注入量を適切に維持しながらもゲッタリング領域における不純物元素の注入量を増大できると共に、ゲッタリング領域を形成するためのマスクの数を低減して、工程数を低減することが可能になる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００３０】
《発明の実施形態１》
図１〜図６は、本発明の実施形態１を示している。
【００３１】
図１は、本実施形態１におけるガラス基板上に形成されたレジスト層を示す平面図である。図２は、図１におけるII−II線断面図である。図３は、エッチング工程により凹部が形成された絶縁膜をレジスト層と共に示す断面図である。図４は、アッシング工程により第１レジスト部が除去されたレジスト層をマスクとして不純物が注入された結晶質半導体層を示す断面図である。図５は、液晶表示装置の概略構成を示す断面図である。図６は、ＴＦＴの概略構成を模式的に示す平面図である。
【００３２】
表示装置である液晶表示装置Ｓは、図５に示すように、半導体装置を構成する第１基板であるＴＦＴ基板１０と、ＴＦＴ基板に対向して配置された第２基板である対向基板５０と、対向基板５０及びＴＦＴ基板１０の間に設けられた表示媒体層である液晶層５１とを備えている。対向基板５０には、図示省略のカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。対向基板５０には、絶縁性基板であるガラス基板における液晶層５１側に配向膜５４が形成される一方、液晶層５１とは反対側に偏光板５５が設けられている。
【００３３】
一方、ＴＦＴ基板１０は、いわゆるアクティブマトリクス基板に構成されている。ＴＦＴ基板１０には、絶縁性基板であるガラス基板における液晶層５１側に配向膜５２が形成される一方、液晶層５１とは反対側に偏光板５３が設けられている。
【００３４】
ＴＦＴ基板１０には、図示を省略するが、表示の単位領域である画素がマトリクス状に複数配置されている。ＴＦＴ基板１０には、複数のゲート配線（図示省略）が互いに平行に延びて形成されている。また、ＴＦＴ基板１０には、複数のソース配線（図示省略）が互いに平行に形成されており、上記ゲート配線と直交するように配置されている。そのことにより、ＴＦＴ基板１０には、ゲート配線及びソース配線からなる配線が格子状にパターン形成されている。
【００３５】
各画素は、例えば、上記ゲート配線とソース配線とによって区画される矩形状の領域により形成されている。各画素には、液晶層５１を駆動するための画素電極（図示省略）が形成されている。各画素には、画素電極をスイッチング駆動するスイッチング素子であるＴＦＴ（薄膜トランジスタ：図示省略）がそれぞれ設けられている。このＴＦＴは、上記ゲート配線ソース配線に接続されている。
【００３６】
また、ＴＦＴ基板１０には、ガラス基板上に各画素を駆動するためのゲートドライバやソースドライバ等の駆動回路（図示省略）が直接に作り込まれている。この駆動回路には、半導体素子としてのＴＦＴ５が複数形成されている。各ＴＦＴ５は、図４及び図６に模式的に示すように、結晶質半導体層１２と、ゲート絶縁膜１３を介して半導体層１２の一部に重なるゲート電極１４とを備えている。
【００３７】
結晶質半導体層１２は、例えば結晶質シリコン（ＣＧシリコン）によって構成され、その結晶化を促進するための触媒元素（例えばＮｉ等）が少なくとも一部に添加されている。この結晶質半導体層１２は、ｎ型又はｐ型の一方のみの不純物元素が注入されたソース領域２３及びドレイン領域２４と、これらの領域の間に配置されたチャネル領域２１とを有している。本実施形態１では、例えば、ｐ型不純物元素は注入されておらず、ｎ型不純物元素であるリンが、複数の結晶質半導体層１２のそれぞれに注入されている。
【００３８】
さらに、結晶質半導体層１２には、上記ソース領域２３及びドレイン領域２４の一部に多量の不純物元素が注入されたゲッタリング領域２２が形成されている。そうして、結晶質半導体層１２の触媒元素をゲッタリング領域２２に移動させることにより、チャネル領域における触媒元素の濃度が低減されている。本実施形態では、図６に示すように、結晶質半導体層１２の上下両側端部にゲッタリング領域２２が配置されている。
【００３９】
こうして、本実施形態１の半導体装置たるＴＦＴ基板１０を備えた液晶表示装置Ｓは、結晶質半導体層１２を有するＴＦＴ５によって各画素を高速に制御しつつ、ゲッタリング領域２２を設けることでＴＦＴ５におけるオフ電流を低減するようにしている。
【００４０】
−製造方法−
次に、上記ＴＦＴ基板１０及び液晶表示装置Ｓの製造方法について説明する。
【００４１】
液晶表示装置Ｓは、ＴＦＴ基板１０及び対向基板５０をそれぞれ形成した後に、これらをシール部材５６を介して貼り合わせると共に、そのシール部材５６によって液晶層５１をＴＦＴ基板１０及び対向基板５０の間に封止することによって製造する。本発明に係る製造方法は、特に、ＴＦＴ基板１０における上記ＴＦＴ５の製造工程にあるため、以下に詳述する。
【００４２】
ＴＦＴ基板１０は、絶縁性基板であるガラス基板上に、表示領域の各画素における画素電極、ＴＦＴ、ゲート配線及びソース配線（それぞれ図示省略）や、上記ＴＦＴ５を含む駆動回路を形成した後に、上記配向膜５２を液晶層５１側の表面に形成すると共に、液晶層５１とは反対側の表面に偏光板５３を積層することによって製造する。
【００４３】
ＴＦＴ５を製造するときには、図１及び図２に示すように、まず、半導体層形成工程を行い、ガラス基板１１上に触媒元素であるＮｉ等が添加された複数の結晶質半導体層（ＣＧシリコン）１２を島状に形成する。次に、絶縁膜形成工程において、結晶質半導体層１２を覆うように、ガラス基板１１上にゲート絶縁膜１３を形成する。続いて、ゲート絶縁膜１３上にゲート電極１４を所定の形状で形成する。
【００４４】
その後、レジスト層形成工程では、フォトリソグラフィにより、レジスト層１５をゲート絶縁膜１３上に形成する。このとき、レジスト層１５が、少なくとも結晶質半導体層１２を覆うようにゲート絶縁膜１３上に形成された第１レジスト部１６と、結晶質半導体層１２が形成されている領域の一部においてゲート絶縁膜１３が露出するように第１レジスト部１６に形成された開口部１７と、第１レジスト部１６の周りに形成され、第１レジスト部１６よりも厚い第２レジスト部１８とを有するように、上記レジスト層１５を形成する。
【００４５】
すなわち、図１に示すように、例えば４つの開口部１７を結晶質半導体層１２の一部（後に、ソース領域２３及びドレイン領域２４となる領域の一部）に重なる位置に形成する。また、レジスト層１５は、ゲート電極１４を覆うと共に、第１レジスト部１６及び第２レジスト部１８により断面段差状に形成されている。
【００４６】
その後に行うゲッタリング領域形成工程では、結晶質半導体層１２に対し、開口部１７の形成領域以外の領域にｎ型又はｐ型の一方のみの不純物元素を注入すると共に、開口部１７の形成領域に不純物元素を注入してゲッタリング領域２２を形成する。
【００４７】
本実施形態１のゲッタリング領域形成工程では、エッチング工程、アッシング工程及び注入工程を行う。
【００４８】
すなわち、エッチング工程では、図３に示すように、レジスト層１５の開口部１７において露出しているゲート絶縁膜１３をエッチングして、そのゲート絶縁膜１３の厚みを局部的に小さくする。その結果、ゲート絶縁膜１３には、４つの凹部２０が形成されることとなる。
【００４９】
次に、アッシング工程では、図４に示すように、レジスト層１５の全体をアッシングして第１レジスト部１６を除去する。言い換えれば、第１レジスト部１６が除去されてその下方のゲート絶縁膜１３の表面が露出するまで、レジスト層１５をアッシングする。このとき、第２レジスト部１８は、第１レジスト部１６よりも厚いため、アッシングによって第１レジスト部１６の厚み分だけ減少し、レジスト部２５として所定の厚みで残ることになる。
【００５０】
次に、注入工程では、図４に示すように、第１レジスト部１６及び開口部１７が形成されていた領域において、結晶質半導体層１２に例えばｎ型不純物元素であるリン２７をイオン注入する。
【００５１】
このとき、開口部１７が形成されていた領域では、凹部２０が形成されてゲート絶縁膜１３が薄くなっているため、結晶質半導体層１２に比較的多量のリン２７が注入される。一方、第１レジスト部が形成されていた領域（つまり、開口部１７が形成されていなかった領域）では、ゲート絶縁膜１３がエッチングされていないため、結晶質半導体層１２に所定量のリン２７が注入される。その結果、多量のリン２７が注入された領域がゲッタリング領域２２になると共に、所定量のリン２７が注入された領域がソース領域２３及びドレイン領域２４となる。
【００５２】
その後、図示を省略するが、レジスト層１５が除去された後に、層間絶縁膜や、ソース領域２３に接続されたソース電極、及びドレイン領域２４に接続されたドレイン電極等が形成され、複数のＴＦＴ５が形成される。そうして、これらのＴＦＴ５を含む駆動回路がガラス基板上に形成されたＴＦＴ基板１０が製造される。
【００５３】
−実施形態１の効果−
したがって、この実施形態１によると、まず前提として、ＴＦＴ基板１０が有する各結晶質半導体層１２には、ｐ型不純物元素を注入せずに、ｎ型不純物元素であるリン２７のみを注入することにより、ソース領域２３及びドレイン領域２４をそれぞれ形成したので、ｎ型及びｐ型不純物元素の双方を注入するＣＭＯＳに比べて、マスクの数を低減し、工程数を大幅に低減することができる。
【００５４】
そのことに加え、本実施形態１により、上記開口部１７、第１レジスト部１６及び第２レジスト部１８を有する断面段差状のレジスト層１５をマスクとして、ソース領域２３及びドレイン領域２４とゲッタリング領域２２との双方を、所謂グレートーン露光により、一括して形成することができる。したがって、ソース領域２３及びドレイン領域２４における不純物元素（リン２７）の注入量を適切に維持しながらもゲッタリング領域２２における不純物元素（リン２７）の注入量を増大できると共に、ゲッタリング領域２２を形成するためのマスクの数を低減して、工程数を低減することができることとなる。
【００５５】
すなわち、工程数を低減しながらも、結晶質半導体層１２及びゲッタリング領域２２を有して高速動作可能でリーク電流が小さいＴＦＴ５を製造することができる。
【００５６】
《発明の実施形態２》
図７及び図８は、本発明の実施形態２を示している。
【００５７】
図７は、本実施形態２における第１注入工程を説明するための断面図である。図８は、本実施形態２における第２注入工程を説明するための断面図である。尚、以降の各実施形態では、図１〜図６と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００５８】
上記実施形態１では、ゲッタリング領域形成工程の注入工程においてのみ不純物元素を注入したのに対し、本実施形態２では、第１注入工程及び第２注入工程の２回の不純物元素注入を行うようにしたものである。
【００５９】
すなわち、本実施形態２のＴＦＴ基板１０を製造する場合には、上記実施形態１と同様に、半導体層形成工程、絶縁膜形成工程及びレジスト層形成工程を行う。その後、ゲッタリング領域形成工程では、第１注入工程と、アッシング工程と、第２注入工程とを行う。
【００６０】
第１注入工程では、図７に示すように、レジスト層１５の開口部１７を介して結晶質半導体層１２に不純物元素２９を注入する。不純物元素２９には、例えばｎ型不純物元素であるリンや、他のｎ型又はｐ型不純物元素を適用することが可能である。そうして、後にゲッタリング領域２２となる結晶質半導体層１２の領域に予め不純物領域３１を形成しておく。
【００６１】
次に、アッシング工程では、レジスト層１５の全体をアッシングして第１レジスト部１６を除去する。このとき、第２レジスト部１８は、第１レジスト部１６よりも厚いため、アッシングによって全て除去されずに、所定の厚みで残る。
【００６２】
次に、第２注入工程では、第１レジスト部１６及び開口部１７が形成されていた領域において、結晶質半導体層１２に例えばｎ型不純物元素であるリン２７をイオン注入する。
【００６３】
このとき、開口部１７が形成されていた領域には、上記第１注入工程によって予め不純物元素２９が注入されて不純物領域３１が形成されていたために、この第２注入工程においてさらに不純物元素であるリン２７が注入される結果、比較的多量の不純物元素が注入されることになる。その結果、多量の不純物元素が注入された領域がゲッタリング領域２２になると共に、所定量の不純物元素が注入された領域がソース領域２３及びドレイン領域２４となる。
【００６４】
したがって、本実施形態２によっても、上記実施形態１と同様の効果を得ることができる。そのことに加えて、第２注入工程の前に第１注入工程を行うことによって上記ゲッタリング領域２２を形成できるため、凹部２０を形成するためのゲート絶縁膜１３のエッチング工程を不要にすることができる。すなわち、本実施形態２におけるＴＦＴ基板１０は、ゲート絶縁膜１３に凹部２０が形成されていない。
【００６５】
《発明の実施形態３》
図９は、本発明の実施形態３を示している。
【００６６】
図９は、本実施形態３における予備注入工程を説明するための断面図である。
【００６７】
本実施形態３は、上記実施形態１において、エッチング工程の後で且つアッシング工程の前に不純物元素の予備注入工程を行うことにより、ゲッタリング領域２２のゲッタリング効果をより高めようとするものである。
【００６８】
すなわち、本実施形態３のＴＦＴ基板１０を製造する場合には、上記実施形態１と同様に、半導体層形成工程、絶縁膜形成工程、レジスト層形成工程及びエッチング工程を行う。その後、予備注入工程を行い、図９に示すように、レジスト層１５をマスクとして、その開口部１７を介して結晶質半導体層１２に不純物元素３３を注入する。不純物元素３３は、例えばリン等のｎ型不純物元素であってもよく、ｐ型不純物元素であってもよい。そうして、後にゲッタリング領域２２となる領域に不純物領域３５を形成する。
【００６９】
その後、上記実施形態１と同様に、アッシング工程及び注入工程を行う。そのことにより、結晶質半導体層１２にソース領域２３及びドレイン領域２３とゲッタリング領域２２とが形成される。
【００７０】
したがって、本実施形態３によると、上述のように、予備注入工程において予め不純物元素を注入して不純物領域３５を形成するようにしたので、ゲッタリング領域２２における不純物元素の量を上記注入工程における不純物の注入量に関わらず、増大させることができる。その結果、ゲッタリング領域２２におけるゲッタリング効果をより高めることができる。
【００７１】
《その他の実施形態》
上記実施形態１〜３では、複数の結晶質半導体層１２における各ソース領域２３及びドレイン領域２４に、ｎ型不純物元素のみを注入する例について説明したが、本発明はこれに限らず、ｐ型不純物元素のみを注入する製造方法にも同様に適用することができる。
【００７２】
すなわち、実施形態１及び３の注入工程、及び実施形態２の第２注入工程において、ｐ型不純物元素を注入することが可能である。ｐ型不純物元素として例えばボロンをイオン注入する場合には、それと同時にアルゴン等の原子量が比較的大きい不活性元素をイオン注入することが望ましい。ボロンは軽元素であるため、それだけでは半導体層に欠陥が生じにくいが、アルゴンを同時に注入することにより、好適に欠陥を形成することができる。
【００７３】
また、実施形態２の第１注入工程、及び実施形態３の予備注入工程では、要するに不純物元素の量が増加すればよいので、ｎ型及びｐ型の何れの不純物元素を注入しても良く、あるいはＡｒ等の不活性元素を注入しても良い。
【００７４】
また、上記各実施形態では液晶表示装置及びそのＴＦＴ基板を例に挙げて説明したが、本発明はこれに限らず、有機ＥＬ表示装置等の他の表示装置や、結晶質半導体層を有する半導体素子を備えた半導体装置についても同様に適用することができる。
【産業上の利用可能性】
【００７５】
以上説明したように、本発明は、半導体装置の製造方法、及び表示装置の製造方法について有用であり、特に、結晶質半導体層にゲッタリング領域を形成しながらも、工程数の低減を図る場合に適している。
【図面の簡単な説明】
【００７６】
【図１】図１は、本実施形態１におけるガラス基板上に形成されたレジスト層を示す平面図である。
【図２】図２は、図１におけるII−II線断面図である。
【図３】図３は、エッチング工程により凹部が形成された絶縁膜をレジスト層と共に示す断面図である。
【図４】図４は、アッシング工程により第１レジスト部が除去されたレジスト層をマスクとして不純物が注入された結晶質半導体層を示す断面図である。
【図５】図５は、液晶表示装置の概略構成を示す断面図である。
【図６】図６は、ＴＦＴの概略構成を模式的に示す平面図である。
【図７】図７は、本実施形態２における第１注入工程を説明するための断面図である。
【図８】図８は、本実施形態２における第２注入工程を説明するための断面図である。
【図９】図９は、本実施形態３における予備注入工程を説明するための断面図である。
【符号の説明】
【００７７】
Ｓ      液晶表示装置
５      ＴＦＴ
１０      ＴＦＴ基板
１１      ガラス基板（絶縁性基板）
１２      結晶質半導体層
１３      ゲート絶縁膜
１４      ゲート電極
１５      レジスト層
１６      第１レジスト部
１７      開口部
１８      第２レジスト部
２０      凹部
２１      チャネル領域
２２      ゲッタリング領域
２３      ソース領域
２４      ドレイン領域
２７      リン（ｎ型不純物元素）
２９，３３      不純物元素
３１，３５      不純物領域
【図１】
2009105213.tif 000003
【図２】
2009105213.tif 000004
【図３】
2009105213.tif 000005
【図４】
2009105213.tif 000006
【図５】
2009105213.tif 000007
【図６】
2009105213.tif 000008
【図７】
2009105213.tif 000009
【図８】
2009105213.tif 000010
【図９】
2009105213.tif 000011