(57)【要約】【課題】給電線の本数を削減することができる表示装置及びその駆動方法を提供する。【解決手段】書込みトランジスタＴＲWの一方のソース／ドレイン領域はデータ線ＤＴＬnに接続されており、ゲート電極は走査線ＳＣＬmに接続されており、駆動トランジスタＴＲDの一方のソース／ドレイン領域は書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続されており、第１ノードＮＤ1を構成し、容量部Ｃ1の一端には所定の基準電圧が印加され、他端と駆動トランジスタＴＲDのゲート電極とは接続されており、第２ノードＮＤ2を構成し、第２ノードＮＤ2とデータ線ＤＴＬnとの間に接続された第２スイッチ回路部ＳＷ2を備えており、オン状態とされた第２スイッチ回路部ＳＷ2を介してデータ線ＤＴＬnから第２ノードＮＤ2に所定の初期化電圧ＶIniを印加した後、第２スイッチ回路部ＳＷ2をオフ状態とし、以て、第２ノードＮＤ2の電位を所定の基準電位に設定する。【選択図】  図１
2009288767.tif 000002
【特許請求の範囲】
【請求項１】
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子、
（２）第１の方向に延びるＭ本の走査線、及び、
（３）第２の方向に延びるＮ本のデータ線、
を備えており、
各発光素子は、
（４）書込みトランジスタ、駆動トランジスタ、容量部、及び、第１スイッチ回路部を備えた駆動回路、並びに、
（５）駆動トランジスタを介して電流が流される発光部、
から構成されており、
書込みトランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ａ−２）ゲート電極は、走査線に接続されており、
駆動トランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、書込みトランジスタの他方のソース／ドレイン領域に接続されており、第１ノードを構成し、
容量部においては、
（Ｃ−１）一端には所定の基準電圧が印加され、
（Ｃ−２）他端と駆動トランジスタのゲート電極とは接続されており、第２ノードを構成し、
第１スイッチ回路部においては、
（Ｄ−１）一端は、第２ノードに接続されており、
（Ｄ−２）他端は、駆動トランジスタの他方のソース／ドレイン領域に接続されている、
表示装置の駆動方法であって、
該駆動回路は、更に、
（Ｅ）第２ノードとデータ線との間に接続された第２スイッチ回路部、
を備えており、
オン状態とされた第２スイッチ回路部を介してデータ線から第２ノードに所定の初期化電圧を印加した後、第２スイッチ回路部をオフ状態とし、以て、第２ノードの電位を所定の基準電位に設定する初期化工程、
を具備する表示装置の駆動方法。
【請求項２】
オン状態とされた第１スイッチ回路部により第２ノードと駆動トランジスタの他方のソース／ドレイン領域とを電気的に接続した状態で、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノードに映像信号を印加し、以て、映像信号から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる書込み工程、
を具備しており、
初期化工程を行い、次いで、該書込み工程を行う請求項１に記載の表示装置の駆動方法。
【請求項３】
初期化電圧は一定値の電圧である請求項２に記載の表示装置の駆動方法。
【請求項４】
初期化電圧は映像信号に応じて変化する電圧である請求項２に記載の表示装置の駆動方法。
【請求項５】
表示装置は、更に、電圧降下回路を有する変換回路を備えており、
変換回路には映像信号が入力されると共に、初期化工程にあっては、変換回路を構成する電圧降下回路によって映像信号から一定値の電圧を減じた電圧を、初期化電圧としてデータ線に印加する請求項４に記載の表示装置の駆動方法。
【請求項６】
電圧降下回路はダイオード接続されたトランジスタから構成されている請求項５に記載の表示装置の駆動方法。
【請求項７】
電圧降下回路はダイオード接続されたトランジスタが２つ直列に接続されて構成されており、
該ダイオード接続されたトランジスタと駆動トランジスタとは、同じ構成のトランジスタから成る請求項６に記載の表示装置の駆動方法。
【請求項８】
第１ノードに所定の駆動電圧を印加し、以て、駆動トランジスタを介して電流を発光部に流すことにより発光部を駆動する発光工程、
を具備しており、
書込み工程を行い、次いで、該発光工程を行う請求項２に記載の表示装置の駆動方法。
【請求項９】
書込み工程と発光工程との間に、オン状態とされた第１スイッチ回路部により第２ノードと駆動トランジスタの他方のソース／ドレイン領域とを電気的に接続した状態で、第１ノードに所定の値の電圧を所定の時間印加し、以て、第２ノードの電位を変化させる第２ノード電位補正工程を行う請求項８に記載の表示装置の駆動方法。
【請求項１０】
第１ノードに所定の値の電圧として駆動電圧を印加する請求項９に記載の表示装置の駆動方法。
【請求項１１】
駆動回路は、更に、
（Ｆ）第１ノードと駆動電圧が印加される給電線との間に接続された第３スイッチ回路部、及び、
（Ｇ）駆動トランジスタの他方のソース／ドレイン領域と発光部の一端との間に接続された第４スイッチ回路部、
を備えており、
（ａ）第１スイッチ回路部、第３スイッチ回路部、及び、第４スイッチ回路部をオフ状態に維持し、オン状態とされた第２スイッチ回路部を介してデータ線から第２ノードに所定の初期化電圧を印加した後、第２スイッチ回路部をオフ状態とし、以て、第２ノードの電位を所定の基準電位に設定する初期化工程を行い、
（ｂ）次いで、第２スイッチ回路部、第３スイッチ回路部、及び、第４スイッチ回路部のオフ状態を維持し、第１スイッチ回路部をオン状態とし、オン状態とされた第１スイッチ回路部により第２ノードと駆動トランジスタの他方のソース／ドレイン領域とを電気的に接続した状態で、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノードに映像信号を印加し、以て、映像信号から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる書込み工程を行い、
（ｃ）その後、走査線からの信号により書込みトランジスタをオフ状態とし、
（ｄ）次いで、第１スイッチ回路部をオフ状態とし、第２スイッチ回路部のオフ状態を維持し、オン状態とされた第３スイッチ回路部を介して第１ノードに所定の駆動電圧を印加し、オン状態とされた第４スイッチ回路部を介して駆動トランジスタの他方のソース／ドレイン領域と発光部の一端を電気的に接続し、以て、駆動トランジスタを介して電流を発光部に流すことにより発光部を駆動する発光工程を行う、
請求項１に記載の表示装置の駆動方法。
【請求項１２】
工程（ｃ）と工程（ｄ）との間に、第１スイッチ回路部のオン状態を維持し、第３スイッチ回路部をオン状態として、第１ノードに所定の値の電圧として駆動電圧を所定の時間印加し、以て、第２ノードの電位を変化させる第２ノード電位補正工程を行う請求項１１に記載の表示装置の駆動方法。
【請求項１３】
発光部は有機エレクトロルミネッセンス発光部から成る請求項１に記載の表示装置の駆動方法。
【請求項１４】
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子、
（２）第１の方向に延びるＭ本の走査線、及び、
（３）第２の方向に延びるＮ本のデータ線、
を備えており、
各発光素子は、
（４）書込みトランジスタ、駆動トランジスタ、容量部、及び、第１スイッチ回路部を備えた駆動回路、並びに、
（５）駆動トランジスタを介して電流が流される発光部。
から構成されており、
書込みトランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ａ−２）ゲート電極は、走査線に接続されており、
駆動トランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、書込みトランジスタの他方のソース／ドレイン領域に接続されており、第１ノードを構成し、
容量部においては、
（Ｃ−１）一端には所定の基準電圧が印加され、
（Ｃ−２）他端と駆動トランジスタのゲート電極とは接続されており、第２ノードを構成し、
第１スイッチ回路部においては、
（Ｄ−１）一端は、第２ノードに接続されており、
（Ｄ−２）他端は、駆動トランジスタの他方のソース／ドレイン領域に接続されている、
表示装置であって、
該駆動回路は、更に、
（Ｅ）第２ノードとデータ線との間に接続された第２スイッチ回路部、
を備えている表示装置。
【請求項１５】
発光部は有機エレクトロルミネッセンス発光部から成る請求項１４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に関する。より詳しくは、発光部と発光部を駆動するための駆動回路とから成る発光素子を備えた表示装置、及び、係る表示装置の駆動方法に関する。
【背景技術】
【０００２】
電流を流すことにより発光する発光部（例えば、有機エレクトロルミネッセンス発光部）と、これを駆動するための駆動回路とから成る発光素子が知られている。また、係る発光素子を備えた表示装置も知られている。発光素子の輝度は、発光部を流れる電流値によって制御される。そして、液晶表示装置と同様に、係る発光素子を備えた表示装置（例えば、有機エレクトロルミネッセンス表示装置）においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
【０００３】
アクティブマトリクス方式により発光部を駆動するための回路として、トランジスタと容量部とから構成された種々の駆動回路が周知である。例えば、特開２００５−３１６３０号公報には、有機エレクトロルミネッセンス発光部と駆動回路とから成る発光素子を用いた表示装置と、その駆動方法が開示されている。この駆動回路は、６つのトランジスタと１つの容量部から構成された駆動回路（以下、６Ｔｒ／１Ｃ駆動回路と呼ぶ）である。図１６に、発光素子が２次元マトリクス状に配列されて成る表示装置において、第ｍ行、第ｎ列目の発光素子を構成する駆動回路（６Ｔｒ／１Ｃ駆動回路）の等価回路図を示す。尚、発光素子は行毎に線順次走査されるものとして説明する。
【０００４】
６Ｔｒ／１Ｃ駆動回路は、書込みトランジスタＴＲW、駆動トランジスタＴＲD、及び、容量部Ｃ1を備えており、更に、第１トランジスタＴＲ1、第２トランジスタＴＲ2、第３トランジスタＴＲ3、及び、第４トランジスタＴＲ4を備えている。
【０００５】
書込みトランジスタＴＲWにおいては、一方のソース／ドレイン領域は、データ線ＤＴＬnに接続されており、ゲート電極は、走査線ＳＣＬmに接続されている。駆動トランジスタＴＲDにおいては、一方のソース／ドレイン領域は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続されており、第１ノードＮＤ1を構成する。容量部Ｃ1の一端は給電線ＰＳ1に接続されている。容量部Ｃ1においては、一端には所定の基準電圧（図１６に示す例では後述する電圧ＶCC）が印加され、他端と駆動トランジスタＴＲDのゲート電極とは接続されており、第２ノードＮＤ2を構成する。走査線ＳＣＬmは走査回路１０１に接続され、データ線ＤＴＬnは信号出力回路１０２に接続されている。
【０００６】
第１トランジスタＴＲ1にあっては、一方のソース／ドレイン領域は、第２ノードＮＤ2に接続されており、他方のソース／ドレイン領域は、駆動トランジスタＴＲDの他方のソース／ドレイン領域に接続されている。第１トランジスタＴＲ1は、第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域との間に接続されたスイッチ回路部を構成する。
【０００７】
第２トランジスタＴＲ2にあっては、一方のソース／ドレイン領域は、第２ノードＮＤ2の電位を初期化するための所定の初期化電圧ＶIni（例えば−４ボルト）が印加される給電線ＰＳ3に接続され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第２トランジスタＴＲ2は、第２ノードＮＤ2と所定の初期化電圧ＶIniが印加される給電線ＰＳ3との間に接続されたスイッチ回路部を構成する。
【０００８】
第３トランジスタＴＲ3にあっては、一方のソース／ドレイン領域は、所定の駆動電圧ＶCC（例えば１０ボルト）が印加される給電線ＰＳ1に接続され、他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。第３トランジスタＴＲ3は、第１ノードＮＤ1と駆動電圧ＶCCが印加される給電線ＰＳ1との間に接続されたスイッチ回路部を構成する。
【０００９】
第４トランジスタＴＲ4にあっては、一方のソース／ドレイン領域は、駆動トランジスタＴＲDの他方のソース／ドレイン領域に接続されており、他方のソース／ドレイン領域は、発光部ＥＬＰの一端（より具体的には、発光部ＥＬＰのアノード電極）に接続されている。第４トランジスタＴＲ4は、駆動トランジスタＴＲDの他方のソース／ドレイン領域と発光部ＥＬＰの一端との間に接続されたスイッチ回路部を構成する。
【００１０】
書込みトランジスタＴＲWのゲート電極と第１トランジスタＴＲ1のゲート電極とは、走査線ＳＣＬmに接続されている。第２トランジスタＴＲ2のゲート電極は、走査線ＳＣＬmの直前に走査される走査線ＳＣＬm-1に接続されている。第３トランジスタＴＲ3のゲート電極と第４トランジスタＴＲ4のゲート電極とは、第３／第４トランジスタ制御線ＣＬmに接続されている。
【００１１】
例えば、各トランジスタはｐチャネル型の薄膜トランジスタ（ＴＦＴ）から成り、発光部ＥＬＰは、駆動回路を覆うように形成された層間絶縁層等の上に設けられている。発光部ＥＬＰにおいては、アノード電極は第４トランジスタＴＲ4の他方のソース／ドレイン領域に接続されており、カソード電極は給電線ＰＳ2に接続されている。発光部ＥＬＰのカソード電極には、電圧ＶCat（例えば、−１０ボルト）が印加される。符号ＣELは発光部ＥＬＰの寄生容量を表す。
【００１２】
トランジスタをＴＦＴから構成する場合、或る程度閾値電圧がばらつくことを避けることはできない。駆動トランジスタＴＲDの閾値電圧のばらつきに伴って発光部ＥＬＰに流れる電流量がばらつくと、表示装置における輝度の均一性が悪化する。そのため、駆動トランジスタＴＲDの閾値電圧がばらついても、発光部ＥＬＰに流れる電流量がその影響を受けないようにする必要がある。後述するように、発光部ＥＬＰは、駆動トランジスタＴＲDの閾値電圧のばらつきの影響を受けないように駆動される。
【００１３】
図１７を参照して、Ｎ×Ｍ個の発光素子が２次元マトリクス状に配列されて成る表示装置における、第ｍ行、第ｎ列目の発光素子の駆動方法を説明する。図１７の（Ａ）は、走査線ＳＣＬm-1、走査線ＳＣＬm、及び、第３／第４トランジスタ制御線ＣＬmにおける信号の模式的なタイミングチャートを示す。図１７の（Ｂ）、並びに、図１８の（Ａ）及び（Ｂ）に、６Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を模式的に示す。説明の便宜のため、走査線ＳＣＬm-1が走査される期間を第（ｍ−１）番目の水平走査期間と呼び、走査線ＳＣＬmが走査される期間を第ｍ番目の水平走査期間と呼ぶ。
【００１４】
図１７の（Ａ）に示すように、第（ｍ−１）番目の水平走査期間において初期化を行う。図１７の（Ｂ）を参照して詳細に説明する。第（ｍ−１）番目の水平走査期間において、走査線ＳＣＬm-1はハイレベルからローレベルとなり、第３／第４トランジスタ制御線ＣＬmはローレベルからハイレベルとなる。尚、走査線ＳＣＬmはハイレベルである。従って、第（ｍ−１）番目の水平走査期間において、書込みトランジスタＴＲW、第１トランジスタＴＲ1、第３トランジスタＴＲ3、及び、第４トランジスタＴＲ4はオフ状態である。一方、第２トランジスタＴＲ2はオン状態である。
【００１５】
第２ノードＮＤ2には、オン状態の第２トランジスタＴＲ2を介して、第２ノードＮＤ2の電位を初期化するための所定の初期化電圧ＶIniが印加される。これにより、第２ノードＮＤ2の電位が初期化される。
【００１６】
次いで、図１７の（Ａ）に示すように、第ｍ番目の水平走査期間において映像信号ＶSigの書込みを行う。このとき、駆動トランジスタＴＲDの閾値電圧キャンセル処理が併せて行われる。具体的には、第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域とを電気的に接続し、走査線ＳＣＬmからの信号によりオン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬnから映像信号ＶSigを第１ノードＮＤ1に印加し、以て、映像信号ＶSigから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる。
【００１７】
図１７の（Ａ）及び図１８の（Ａ）を参照して詳細に説明する。第ｍ番目の水平走査期間において、走査線ＳＣＬm-1はローレベルからハイレベルとなり、走査線ＳＣＬmはハイレベルからローレベルとなる。尚、第３／第４トランジスタ制御線ＣＬmはハイレベルである。従って、第ｍ番目の水平走査期間において、書込みトランジスタＴＲW、及び、第１トランジスタＴＲ1はオン状態である。第２トランジスタＴＲ2、第３トランジスタＴＲ3、及び、第４トランジスタＴＲ4はオフ状態である。
【００１８】
第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域とがオン状態の第１トランジスタＴＲ1を介して電気的に接続され、走査線ＳＣＬmからの信号によりオン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬnから映像信号ＶSigが第１ノードＮＤ1に印加される。これにより、映像信号ＶSigから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位が変化する。
【００１９】
即ち、上述した初期化により、第ｍ番目の水平走査期間の始期において駆動トランジスタＴＲDがオン状態となるように第２ノードＮＤ2の電位が初期化されているとすれば、第２ノードＮＤ2の電位は、第１ノードＮＤ1に印加される映像信号ＶSigの電位に向かって変化する。しかしながら、駆動トランジスタＴＲDのゲート電極と一方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDはオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶSig−Ｖth）である。
【００２０】
次いで、駆動トランジスタＴＲDを介して電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する。
【００２１】
図１７の（Ａ）及び図１８の（Ｂ）を参照して詳細に説明する。図示しない第（ｍ＋１）番目の水平走査期間の始期において、走査線ＳＣＬmはローレベルからハイレベルとなる。その後、第３／第４トランジスタ制御線ＣＬmをハイレベルからローレベルとする。尚、走査線ＳＣＬm-1はハイレベルを維持する。第３トランジスタＴＲ3、及び、第４トランジスタＴＲ4はオン状態である。書込みトランジスタＴＲW、第１トランジスタＴＲ1、及び、第２トランジスタＴＲ2はオフ状態である。
【００２２】
駆動トランジスタＴＲDの一方のソース／ドレイン領域には、オン状態の第３トランジスタＴＲ3を介して駆動電圧ＶCCが印加される。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域と、発光部ＥＬＰの一端とは、オン状態の第４トランジスタＴＲ4を介して接続される。
【００２３】
発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのソース領域からドレイン領域へと流れるドレイン電流Ｉdsであるので、駆動トランジスタＴＲDが飽和領域において理想的に動作するとすれば、以下の式（Ａ）で表すことができる。図１８の（Ｂ）に示すように、発光部ＥＬＰにはドレイン電流Ｉdsが流れ、発光部ＥＬＰはドレイン電流Ｉdsの値に応じた輝度で発光する。
【００２４】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2      （Ａ）
但し、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：駆動トランジスタＴＲDのソース領域とゲート電極との間の電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００２５】
そして、
Ｖgs≒ＶCC−（ＶSig−Ｖth）      （Ｂ）
であるから、上記式（Ａ）は、
Ｉds＝ｋ・μ・（ＶCC−（ＶSig−Ｖth）−Ｖth）2
＝ｋ・μ・（ＶCC−ＶSig）2      （Ｃ）
と変形することができる。
【００２６】
上記式（Ｃ）から明らかなように、駆動トランジスタＴＲDの閾値電圧Ｖthは、ドレイン電流Ｉdsの値に対して無関係である。換言すれば、駆動トランジスタＴＲDの閾値電圧Ｖthの値に影響されることなく、映像信号ＶSigに対応したドレイン電流Ｉdsを発光部ＥＬＰに流すことができる。上述した駆動方法によれば、駆動トランジスタＴＲDの閾値電圧Ｖthのばらつきが発光素子の輝度に影響を与えることがない。
【００２７】
【特許文献１】特開２００５−３１６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
上述した駆動回路を動作させるためには、電圧ＶCCを供給する給電線、電圧ＶCatを供給する給電線、及び、電圧ＶIniを供給する給電線が個別に必要となる。配線や駆動回路のレイアウトの観点からは、給電線の本数は少ないほうが好ましい。
【００２９】
従って、本発明の目的は、給電線の本数を削減することができる表示装置、及び、係る表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００３０】
上記の目的を達成するための本発明に係る表示装置、及び、本発明に係る表示装置の駆動方法に用いられる表示装置は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子、
（２）第１の方向に延びるＭ本の走査線、及び、
（３）第２の方向に延びるＮ本のデータ線、
を備えており、
各発光素子は、
（４）書込みトランジスタ、駆動トランジスタ、容量部、及び、第１スイッチ回路部を備えた駆動回路、並びに、
（５）駆動トランジスタを介して電流が流される発光部、
から構成されており、
書込みトランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ａ−２）ゲート電極は、走査線に接続されており、
駆動トランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、書込みトランジスタの他方のソース／ドレイン領域に接続されており、第１ノードを構成し、
容量部においては、
（Ｃ−１）一端には所定の基準電圧が印加され、
（Ｃ−２）他端と駆動トランジスタのゲート電極とは接続されており、第２ノードを構成し、
第１スイッチ回路部においては、
（Ｄ−１）一端は、第２ノードに接続されており、
（Ｄ−２）他端は、駆動トランジスタの他方のソース／ドレイン領域に接続されている、
表示装置であって、
該駆動回路は、更に、
（Ｅ）第２ノードとデータ線との間に接続された第２スイッチ回路部、
を備えている。
【００３１】
そして、上記の目的を達成するための本発明に係る表示装置の駆動方法は、「オン状態とされた第２スイッチ回路部を介してデータ線から第２ノードに所定の初期化電圧を印加した後、第２スイッチ回路部をオフ状態とし、以て、第２ノードの電位を所定の基準電位に設定する初期化工程」を具備する。
【００３２】
本発明に係る表示装置にあっては、第２ノードとデータ線との間に接続された第２スイッチ回路部を備えている。これにより、データ線から第２ノードに所定の初期化電圧を印加することができる。所定の初期化電圧を印加するための独立した給電線が不要となるので、給電線の本数を削減することができる。具体的には、各走査期間において、データ線に所定の初期化電圧を印加し、次いで、所定の初期化電圧に代えて映像信号を印加すればよい。走査期間に対し初期化電圧が印加される期間の占める割合は、表示装置の設計に応じて適宜決定すればよい。
【００３３】
後述するように、本発明に係る表示装置の駆動方法にあっては、データ線に所定の初期化電圧が印加される期間に合わせて第２スイッチ回路部をオン状態とし、データ線に映像信号が印加される期間に合わせて書込みトランジスタをオン状態とする。これにより、所定の初期化電圧を印加するための独立した給電線を削減しても、何ら支障なく表示装置を駆動することができる。
【００３４】
そして、本発明に係る表示装置の駆動方法にあっては、「オン状態とされた第１スイッチ回路部により第２ノードと駆動トランジスタの他方のソース／ドレイン領域とを電気的に接続した状態で、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノードに映像信号を印加し、以て、映像信号から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる書込み工程」を具備しており、初期化工程を行い、次いで、書込み工程を行う構成とすることができる。この場合において、「第１ノードに所定の駆動電圧を印加し、以て、駆動トランジスタを介して電流を発光部に流すことにより発光部を駆動する発光工程」を具備しており、書込み工程を行い、次いで、発光工程を行う構成とすることができる。
【００３５】
書込み工程を行い、次いで、発光工程を行う上述した構成にあっては、書込み工程と発光工程との間に、オン状態とされた第１スイッチ回路部により第２ノードと駆動トランジスタの他方のソース／ドレイン領域とを電気的に接続した状態で、第１ノードに所定の値の電圧を所定の時間印加し、以て、第２ノードの電位を変化させる第２ノード電位補正工程を行う構成とすることもできる。この場合において、第１ノードに所定の値の電圧として駆動電圧を印加する構成とすることができる。
【００３６】
以上に説明した好ましい構成を含む本発明に係る表示装置の駆動方法にあっては、初期化電圧は一定値の電圧である構成とすることができる。あるいは又、初期化電圧は映像信号に応じて変化する電圧である構成とすることもできる。前者の構成は、初期化電圧を供給するための回路等の構成が簡便になるといった利点を有する。後者の構成は、書込み工程において、より短時間に駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させることができるといった利点をを有する。
【００３７】
初期化電圧を映像信号に応じて変化する電圧とする構成にあっては、表示装置は、更に、電圧降下回路を有する変換回路を備えており、変換回路には映像信号が入力されると共に、初期化工程にあっては、変換回路を構成する電圧降下回路によって映像信号から一定値の電圧を減じた電圧を、初期化電圧としてデータ線に印加する構成とすることができる。
【００３８】
変換回路や変換回路を構成する電圧降下回路の構成は特に限定するものではない。変換回路の入力側に映像信号が入力され、変換回路の出力側がデータ線に接続されている構成の場合、初期化工程にあっては、映像信号を電圧降下回路を介してデータ線に印加し、書込み工程にあっては、映像信号を直接データ線に印加すればよい。上述した信号の切り替えは、周知の信号切り替え手段（例えばトランジスタ）等を用いて適宜行うことができる。電圧降下回路として広く周知の構成の回路を用いることができるが、電圧降下回路がダイオード接続されたトランジスタから構成されている態様は、例えば電圧降下回路と発光素子の駆動回路とを同じ製造プロセスで製造する場合に便宜である。この場合において、電圧降下回路はダイオード接続されたトランジスタが２つ直列に接続されて構成されており、該ダイオード接続されたトランジスタと駆動トランジスタとは、同じ構成のトランジスタから成る構成とすることができる。この構成にあっては、駆動トランジスタの閾値電圧の略２倍の電圧が映像信号から減じられ、初期化電圧としてデータ線に印加される。この構成にあっては、初期化工程後に駆動トランジスタは確実にオン状態に設定されるといった利点を有する。
【００３９】
また、本発明に係る表示装置、及び、以上に説明した各種の好ましい構成を含む本発明に係る表示装置の駆動方法に用いられる表示装置（以下、これらを単に、本発明の表示装置と呼ぶ場合がある）にあっては、
駆動回路は、更に、
（Ｆ）第１ノードと駆動電圧が印加される給電線との間に接続された第３スイッチ回路部、及び、
（Ｇ）駆動トランジスタの他方のソース／ドレイン領域と発光部の一端との間に接続された第４スイッチ回路部、
を備えている構成とすることができる。そして、以上に説明した各種の好ましい構成を含む本発明に係る表示装置の駆動方法にあっては、
（ａ）第１スイッチ回路部、第３スイッチ回路部、及び、第４スイッチ回路部をオフ状態に維持し、オン状態とされた第２スイッチ回路部を介してデータ線から第２ノードに所定の初期化電圧を印加した後、第２スイッチ回路部をオフ状態とし、以て、第２ノードの電位を所定の基準電位に設定する初期化工程を行い、
（ｂ）次いで、第２スイッチ回路部、第３スイッチ回路部、及び、第４スイッチ回路部のオフ状態を維持し、第１スイッチ回路部をオン状態とし、オン状態とされた第１スイッチ回路部により第２ノードと駆動トランジスタの他方のソース／ドレイン領域とを電気的に接続した状態で、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノードに映像信号を印加し、以て、映像信号から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる書込み工程を行い、
（ｃ）その後、走査線からの信号により書込みトランジスタをオフ状態とし、
（ｄ）次いで、第１スイッチ回路部をオフ状態とし、第２スイッチ回路部のオフ状態を維持し、オン状態とされた第３スイッチ回路部を介して第１ノードに所定の駆動電圧を印加し、オン状態とされた第４スイッチ回路部を介して駆動トランジスタの他方のソース／ドレイン領域と発光部の一端を電気的に接続し、以て、駆動トランジスタを介して電流を発光部に流すことにより発光部を駆動する発光工程を行う構成とすることができる。この場合において、工程（ｃ）と工程（ｄ）との間に、第１スイッチ回路部のオン状態を維持し、第３スイッチ回路部をオン状態として、第１ノードに所定の値の電圧として駆動電圧を所定の時間印加し、以て、第２ノードの電位を変化させる第２ノード電位補正工程を行う構成とすることができる。
【００４０】
本発明の表示装置にあっては、発光素子を構成する発光部として、電流を流すことにより発光する発光部を広く用いることができる。発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等を挙げることができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部が有機エレクトロルミネッセンス発光部から成る構成が好ましい。
【００４１】
本発明の表示装置にあっては、容量部の一端には所定の基準電圧が印加される。これにより、表示装置の動作時に容量部の一端の電位が保たれる。所定の基準電圧の値は特に限定するものではない。例えば、容量部の一端が駆動電圧が印加される給電線に接続されており、基準電圧として駆動電圧が印加される構成とすることができる。あるいは又、容量部の一端が、発光部の他端に所定の電圧を印加するための給電線に接続され、基準電圧として所定の電圧が印加される構成とすることもできる。
【００４２】
以上に説明した各種の好ましい構成を含む本発明の表示装置において、走査線、データ線、給電線等の各種の配線の構成、構造は、周知の構成、構造とすることができる。また、発光部の構成、構造も、周知の構成、構造とすることができる。具体的には、発光部を有機エレクトロルミネッセンス発光部とする場合には、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。走査線に接続される走査回路、データ線に接続される信号出力回路、その他の各種の回路の構成、構造も、周知の構成、構造とすることができる。
【００４３】
本発明の表示装置は、所謂モノクロ表示の構成であってもよいし、１つの画素は複数の副画素から構成されている構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から成る構成とすることもできる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００４４】
書込みトランジスタや駆動トランジスタは、例えば、ｐチャネル型の薄膜トランジスタ（ＴＦＴ）から構成することができる。尚、書込みトランジスタをｎチャネル型としてもよい。第１スイッチ回路部、第２スイッチ回路部、第３スイッチ回路部及び第４スイッチ回路部は、ＴＦＴ等の周知のスイッチング素子から構成することができる。例えば、ｐチャネル型のＴＦＴから構成されていてもよいし、ｎチャネル型のＴＦＴから構成されていてもよい。
【００４５】
駆動回路を構成する容量部は、例えば、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及び容量部は、或る平面内に形成され、例えば、支持体上に形成される。発光部を有機エレクトロルミネッセンス発光部とする場合、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、例えば他のトランジスタ等を介して、発光部の一端（発光部に備えられたアノード電極等）に接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００４６】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【発明の効果】
【００４７】
本発明に係る表示装置にあっては、第２ノードとデータ線との間に接続された第２スイッチ回路部を備えている。これにより、データ線から第２ノードに所定の初期化電圧を印加することができる。所定の初期化電圧を印加するための独立した給電線が不要となるので、給電線の本数を削減することができる。
【００４８】
本発明に係る表示装置の駆動方法にあっては、データ線に所定の初期化電圧が印加される期間に合わせて第２スイッチ回路部をオン状態とし、データ線に映像信号が印加される期間に合わせて書込みトランジスタをオン状態とする。これにより、所定の初期化電圧を印加するための独立した給電線を削減しても、何ら支障なく表示装置を駆動することができる。
【発明を実施するための最良の形態】
【００４９】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００５０】
実施例１は、本発明の表示装置及びその駆動方法に関する。実施例１の表示装置は、有機エレクトロルミネッセンス発光部とその駆動回路とを備えた発光素子を用いた表示装置（有機エレクトロルミネッセンス表示装置）である。先ず、表示装置の概要を説明する。
【００５１】
実施例１の表示装置は、複数の画素を備えた表示装置である。１つの画素は複数の副画素から構成されており、各副画素は、駆動回路１１と、この駆動回路１１に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）とが積層された構造を有する発光素子１０から構成されている。図１に、発光素子が２次元マトリクス状に配列されて成る表示装置において、第ｍ行（但し、ｍ＝１，２，３・・・Ｍ）、第ｎ列目（但し、ｎ＝１，２，３・・・Ｎ）の発光素子１０を構成する駆動回路１１の等価回路図を示し、表示装置の概念図を図２に示す。
【００５２】
ここで、表示装置は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子１０、
（２）第１の方向に延びるＭ本の走査線ＳＣＬ、及び、
（３）第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。走査線ＳＣＬは走査回路１０１に接続され、データ線ＤＴＬは信号出力回路１０２に接続されている。尚、図２においては、第ｍ行、第ｎ列目の発光素子１０を中心とした３×３個の発光素子１０を図示しているが、これは、あくまでも例示に過ぎない。また、図２においては、図１に示す電圧ＶCC，ＶCatを供給するための給電線ＰＳ1、給電線ＰＳ2の図示を省略した。
【００５３】
表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されている。各画素を構成する発光素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する発光素子１０が同時に駆動される。換言すれば、１つの行を構成する各発光素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。
【００５４】
各発光素子１０は、書込みトランジスタＴＲW、駆動トランジスタＴＲD、容量部Ｃ1、及び、後述する第１トランジスタＴＲ1から成る第１スイッチ回路部ＳＷ1を備えた駆動回路１１と、駆動トランジスタＴＲDを介して電流が流される発光部ＥＬＰとから構成されている。第ｍ行、第ｎ列目の発光素子１０において、書込みトランジスタＴＲWにおいては、一方のソース／ドレイン領域は、データ線ＤＴＬnに接続されており、ゲート電極は、走査線ＳＣＬmに接続されている。駆動トランジスタＴＲDにおいては、一方のソース／ドレイン領域は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続されており、第１ノードＮＤ1を構成する。容量部Ｃ1の一端は給電線ＰＳ1に接続されている。容量部Ｃ1においては、一端には所定の基準電圧（実施例１においては、後述する駆動電圧ＶCC）が印加され、他端と駆動トランジスタＴＲDのゲート電極とは接続されており、第２ノードＮＤ2を構成する。
【００５５】
駆動トランジスタＴＲDはｐチャネル型のＴＦＴから成り、書込みトランジスタＴＲWもｐチャネル型のＴＦＴから成る。駆動トランジスタＴＲDはデプレッション型である。また、後述する第１トランジスタＴＲ1、第２トランジスタＴＲ2、第３トランジスタＴＲ3、及び、第４トランジスタＴＲ4もｐチャネル型のＴＦＴから成る。尚、書込みトランジスタＴＲW等をｎチャネル型としてもよい。
【００５６】
走査回路１０１、信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬの構成、構造は、周知の構成、構造とすることができる。後述する第３／第４トランジスタ制御回路１１１、及び、第２トランジスタ制御回路１１２の構成、構造も、周知の構成、構造とすることができる。
【００５７】
後述する第３／第４トランジスタ制御線ＣＬ、及び、第２トランジスタ制御線ＣＬ２の構成、構造も、周知の構成、構造とすることができる。また、給電線ＰＳ1、及び、後述する給電線ＰＳ2の構成、構造も、周知の構成、構造とすることができる。
【００５８】
図３は、図２に示す表示装置を構成する発光素子１０の一部分における模式的な一部断面図である。後で詳しく説明するが、発光素子１０の駆動回路１１を構成する各トランジスタ及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成する各トランジスタ及び容量部Ｃ1の上方に形成されている。発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。尚、図３においては、駆動トランジスタＴＲDのみを図示する。他のトランジスタは隠れて見えない。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、図示せぬ第４トランジスタＴＲ4を介して発光部ＥＬＰに備えられたアノード電極に接続されているが、第４トランジスタＴＲ4と発光部ＥＬＰのアノード電極との接続部も隠れて見えない。
【００５９】
駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３から構成されている。より具体的には、駆動トランジスタＴＲDは、半導体層３３に設けられた一方のソース／ドレイン領域３５及び他方のソース／ドレイン領域３６、並びに、一方のソース／ドレイン領域３５と他方のソース／ドレイン領域３６の間の半導体層３３の部分が該当するチャネル形成領域３４を備えている。図示せぬ他のトランジスタも同様の構成である。
【００６０】
容量部Ｃ1は、電極３７、ゲート絶縁層３２の延在部から構成された誘電体層、及び、電極３８から成る。尚、電極３７と駆動トランジスタＴＲDのゲート電極３１との接続部、及び、電極３８と給電線ＰＳ1との接続部は隠れて見えない。
【００６１】
ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する電極３７は、支持体２０上に形成されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図３においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。カソード電極５３と給電線ＰＳ2を構成する配線３９とは、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して接続されている。
【００６２】
図２に示す表示装置の製造方法を説明する。先ず、支持体２０上に、走査線等の各種配線、容量部を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止し、表示装置を完成することができる。その後、必要に応じて外部の回路との結線を行えばよい。
【００６３】
引き続き、図１及び図２を参照して、第ｍ行、第ｎ列目の発光素子１０を構成する駆動回路１１について説明する。書込みトランジスタＴＲWの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲDの一方のソース／ドレイン領域に接続されている。一方、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、データ線ＤＴＬnに接続されている。書込みトランジスタＴＲWのオン／オフ動作は、書込みトランジスタＴＲWのゲート電極に接続された走査線ＳＣＬmからの信号によって制御される。
【００６４】
データ線ＤＴＬnには、信号出力回路１０２から、所定の初期化電圧ＶIni、若しくは、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigが印加される。詳細については後述する。
【００６５】
駆動トランジスタＴＲDは、発光素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。発光素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はソース領域として働き、他方のソース／ドレイン領域はドレイン領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にソース領域と呼び、他方のソース／ドレイン領域を単にドレイン領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００６６】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００６７】
駆動回路１１は、第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域との間に接続された第１スイッチ回路部ＳＷ1を備えている。第１スイッチ回路部ＳＷ1は第１トランジスタＴＲ1から構成されている。第１トランジスタＴＲ1にあっては、一方のソース／ドレイン領域は、第２ノードＮＤ2に接続されており、他方のソース／ドレイン領域は、駆動トランジスタＴＲDの他方のソース／ドレイン領域に接続されている。背景技術において参照した図１６に示す駆動回路と同様に、実施例１にあっては、第１トランジスタＴＲ1のゲート電極は走査線ＳＣＬmに接続されている。第１トランジスタＴＲ1と書込みトランジスタＴＲWとは、走査線ＳＣＬmからの信号によって制御される。
【００６８】
駆動回路１１は、更に、第２ノードＮＤ2とデータ線ＤＴＬnとの間に接続された第２スイッチ回路部ＳＷ2を備えている。第２スイッチ回路部ＳＷ2は第２トランジスタＴＲ2から構成されている。第２トランジスタＴＲ2にあっては、一方のソース／ドレイン領域はデータ線ＤＴＬnに接続されており、他方のソース／ドレイン領域は第２ノードＮＤ2に接続されている。第２トランジスタＴＲ2のゲート電極は、第２トランジスタ制御線ＣＬ２mに接続されている。また、第２トランジスタ制御線ＣＬ２mは、第２トランジスタ制御回路１１２に接続されている。第２トランジスタ制御線ＣＬ２mを介して、第２トランジスタ制御回路１１２から第２トランジスタＴＲ2のゲート電極に信号を印加することにより第２トランジスタＴＲ2のオン状態／オフ状態を制御する。
【００６９】
駆動回路１１は、更に、第１ノードＮＤ1と後述する駆動電圧ＶCCが印加される給電線ＰＳ1との間に接続された第３スイッチ回路部ＳＷ3、及び、駆動トランジスタＴＲDの他方のソース／ドレイン領域と発光部ＥＬＰの一端との間に接続された第４スイッチ回路部ＳＷ4を備えている。第３スイッチ回路部ＳＷ3は第３トランジスタＴＲ3から構成されている。第３トランジスタＴＲ3にあっては、一方のソース／ドレイン領域は給電線ＰＳ1に接続されており、他方のソース／ドレイン領域は第１ノードＮＤ1に接続されている。第４スイッチ回路部ＳＷ4は第４トランジスタＴＲ4から構成されている。第４トランジスタＴＲ4にあっては、一方のソース／ドレイン領域は、駆動トランジスタＴＲDの他方のソース／ドレイン領域に接続されており、他方のソース／ドレイン領域は、発光部ＥＬＰの一端に接続されている。発光部ＥＬＰの他端（カソード電極）は、給電線ＰＳ2に接続されており、後述する電圧ＶCatが印加される。符号ＣELは発光部ＥＬＰの寄生容量を表す。
【００７０】
背景技術において参照した図１６に示す回路と同様に、実施例１にあっては、第３トランジスタＴＲ3のゲート電極と第４トランジスタＴＲ4のゲート電極とは同じ第３／第４トランジスタ制御線ＣＬmに接続されている。また、第３／第４トランジスタ制御線ＣＬmは、第３／第４トランジスタ制御回路１１１に接続されている。第３／第４トランジスタ制御線ＣＬmを介して、第３／第４トランジスタ制御回路１１１から第３トランジスタＴＲ3のゲート電極及び第４トランジスタＴＲ4のゲート電極に信号を印加することにより、第３トランジスタＴＲ3及び第４トランジスタＴＲ4のオン状態／オフ状態を制御する。
【００７１】
実施例１及び後述する他の実施例の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。尚、後述する実施例３においては、初期化電圧は映像信号に応じて変化する電圧であるので、後述するＶIniは種々の値をとり得る。
【００７２】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト（最高輝度）〜８ボルト（最低輝度）
ＶCC   ：給電線ＰＳ1に印加される駆動電圧
・・・１０ボルト
ＶIni  ：第２ノードＮＤ2の電位を初期化するための初期化電圧
・・・−４ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧
・・・２ボルト
ＶCat  ：給電線ＰＳ2に印加される電圧
・・・−１０ボルト
【００７３】
以下、第ｍ行、第ｎ列目に位置する発光素子１０に関して、表示装置の動作を説明するが、係る発光素子１０を、以下、第（ｎ，ｍ）番目の発光素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。また、第ｍ行目に配列された各発光素子１０の水平走査期間（より具体的には、現表示フレームにおける第ｍ番目の水平走査期間）を、以下、単に、第ｍ番目の水平走査期間と呼ぶ。後述する他の実施例においても同様である。
【００７４】
表示装置の駆動のタイミングチャートを模式的に図４に示し、駆動回路１１を構成する各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）及び（Ｂ）、並びに、図６の（Ａ）及び（Ｂ）に示す。
【００７５】
実施例１の表示装置の駆動方法は、オン状態とされた第２スイッチ回路部ＳＷ2を介してデータ線ＤＴＬnから第２ノードＮＤ2に所定の初期化電圧ＶIniを印加した後、第２スイッチ回路部ＳＷ2をオフ状態とし、以て、第２ノードＮＤ2の電位を所定の基準電位に設定する初期化工程を具備する。具体的には、図４に示す［期間−ＴＰ（１）0］において初期化工程を行う。
【００７６】
実施例１の駆動方法は、オン状態とされた第１スイッチ回路部ＳＷ1により第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域とを電気的に接続した状態で、走査線ＳＣＬmからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬnから第１ノードＮＤ1に映像信号ＶSigを印加し、以て、映像信号ＶSigから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる書込み工程を具備する。尚、初期化工程を行い、次いで、上述した書込み工程を行う。具体的には、図４に示す［期間−ＴＰ（１）1］において書込み工程を行う。
【００７７】
上述したように、実施例１にあっては、初期化電圧ＶIniは一定値の電圧である。後述する実施例２においても同様である。
【００７８】
実施例１の駆動方法は、第１ノードＮＤ1に所定の駆動電圧ＶCCを印加し、以て、駆動トランジスタＴＲDを介して電流を発光部ＥＬＰに流すことにより発光部ＥＬＰを駆動する発光工程を具備する。尚、書込み工程を行い、次いで、上述した発光工程を行う。具体的には、図４に示す［期間−ＴＰ（１）1］の終期から［期間−ＴＰ（１）2］以降において発光工程を行う。以下、図４に示す各期間の動作について、詳細に説明する。
【００７９】
［期間−ＴＰ（１）-1］（図４、図５の（Ａ）参照）
この［期間−ＴＰ（１）-1］は、従前に書き込まれた映像信号Ｖ’Sigに対応して、第（ｎ，ｍ）番目の発光素子１０が発光状態にある期間である。第３トランジスタＴＲ3と第４トランジスタＴＲ4はオン状態である。書込みトランジスタＴＲW、第１トランジスタＴＲ1、及び、第２トランジスタＴＲ2はオフ状態である。第（ｎ，ｍ）番目の副画素を構成する発光素子１０における発光部ＥＬＰには、後述する式（４）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する発光素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。
【００８０】
各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬnに、初期化電圧ＶIniを印加し、次いで、初期化電圧ＶIniに代えて映像信号ＶSigを印加する。より具体的には、第（ｍ−１）番目の水平走査期間において、データ線ＤＴＬnには初期化電圧ＶIniが印加され、次いで、第（ｎ，ｍ−１）番目の副画素に対応する映像信号（ＶSig_m-1と表す。他の映像信号においても同様である。）が印加される。書込みトランジスタＴＲWと第１トランジスタＴＲ1はオフ状態であるので、データ線ＤＴＬnの電位（電圧）が変化しても、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。尚、図４においては記載を省略したが、現表示フレームにおける第（ｍ−１）番目の水平走査期間よりも前の各水平走査期間においても、データ線ＤＴＬnには初期化電圧ＶIniと映像信号ＶSigとが印加される。
【００８１】
［期間−ＴＰ（１）0］（図４、図５の（Ｂ）参照）
この［期間−ＴＰ（１）0］は、現表示フレームにおける第ｍ番目の水平走査期間における前半部の期間である。この期間に、第１スイッチ回路部ＳＷ1、第３スイッチ回路部ＳＷ3、及び、第４スイッチ回路部ＳＷ4をオフ状態に維持し、オン状態とされた第２スイッチ回路部ＳＷ2を介してデータ線ＤＴＬnから第２ノードＮＤ2に所定の初期化電圧ＶIniを印加した後、第２スイッチ回路部ＳＷ2をオフ状態とし、以て、第２ノードＮＤ2の電位を所定の基準電位に設定する初期化工程を行う。
【００８２】
具体的には、書込みトランジスタＴＲW及び第１トランジスタＴＲ1のオフ状態を維持し、第３トランジスタＴＲ3及び第４トランジスタＴＲ4をオン状態からオフ状態とする。これにより、第１ノードＮＤ1には駆動電圧ＶCCが印加されず、更には、発光部ＥＬＰと駆動トランジスタＴＲDは切り離された状態となる。従って、発光部ＥＬＰに電流は流れず非発光状態となる。また、第２トランジスタＴＲ2をオフ状態からオン状態とし、第２ノードＮＤ2にオン状態とされた第２トランジスタＴＲ2を介してデータ線ＤＴＬnから所定の初期化電圧ＶIniを印加する。そして、データ線ＤＴＬnに映像信号ＶSig_mが印加されるより前に、第２トランジスタＴＲ2をオフ状態とする。容量部Ｃ1の一端には駆動電圧ＶCCが印加され、容量部Ｃ1の一端の電位は保たれた状態にあるので、第２ノードＮＤ2の電位は初期化電圧ＶIniにより所定の基準電位（−４ボルト）に設定される。
【００８３】
［期間−ＴＰ（１）1］（図４、図６の（Ａ）参照）
この［期間−ＴＰ（１）1］は、現表示フレームにおける第ｍ番目の水平走査期間における後半部の期間である。この期間に、第２スイッチ回路部ＳＷ2、第３スイッチ回路部ＳＷ3、及び、第４スイッチ回路部ＳＷ4のオフ状態を維持し、第１スイッチ回路部ＳＷ1をオン状態とし、オン状態とされた第１スイッチ回路部ＳＷ1により第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域とを電気的に接続した状態で、走査線ＳＣＬmからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬnから第１ノードＮＤ1に映像信号ＶSig_mを印加し、以て、映像信号ＶSig_mから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる書込み工程を行う。
【００８４】
具体的には、第２トランジスタＴＲ2、第３トランジスタＴＲ3、及び、第４トランジスタＴＲ4のオフ状態を維持し、走査線ＳＣＬmからの信号により書込みトランジスタＴＲWと第１トランジスタＴＲ1とをオン状態とする。そして、オン状態とされた第１トランジスタＴＲ1を介して第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域とを電気的に接続した状態とする。また、走査線ＳＣＬmからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬnから第１ノードＮＤ1に映像信号ＶSig_mを印加する。これにより、映像信号ＶSig_mから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位が変化する。
【００８５】
即ち、上述した初期化により、［期間−ＴＰ（１）1］の始期において駆動トランジスタＴＲDがオン状態となるように第２ノードＮＤ2の電位が初期化されているので、第２ノードＮＤ2の電位は、第１ノードＮＤ1に印加される映像信号ＶSig_mの電位に向かって変化する。しかしながら、駆動トランジスタＴＲDのゲート電極と一方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDはオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶSig_m−Ｖth）である。第２ノードＮＤ2の電位ＶND2は、以下の式（２）のように表される。尚、第（ｍ＋１）番目の水平走査期間が始まるより前に、走査線ＳＣＬmからの信号により書込みトランジスタＴＲW及び第１トランジスタＴＲ1をオフ状態とする。
【００８６】
ＶND2≒（ＶSig_m−Ｖth）      （２）
【００８７】
［期間−ＴＰ（１）2］（図４、図６の（Ｂ）参照）
前述した［期間−ＴＰ（１）1］の終期からこの［期間−ＴＰ（１）2］以降において、第１スイッチ回路部ＳＷ1をオフ状態とし、第２スイッチ回路部ＳＷ2のオフ状態を維持し、オン状態とされた第３スイッチ回路部ＳＷ3を介して第１ノードＮＤ1に所定の駆動電圧ＶCCを印加し、オン状態とされた第４スイッチ回路部ＳＷ4を介して駆動トランジスタＴＲDの他方のソース／ドレイン領域と発光部ＥＬＰの一端を電気的に接続し、以て、駆動トランジスタＴＲDを介して電流を発光部ＥＬＰに流すことにより発光部ＥＬＰを駆動する発光工程を行う。
【００８８】
具体的には、上述したように、第（ｍ＋１）番目の水平走査期間が始まるより前に第１トランジスタＴＲ1をオフ状態とする。そして、第２トランジスタＴＲ2のオフ状態を維持し、第３／第４トランジスタ制御線ＣＬmからの信号により、第３トランジスタＴＲ3及び第４トランジスタＴＲ4をオフ状態からオン状態とする。オン状態とされた第３トランジスタＴＲ3を介して第１ノードＮＤ1に所定の駆動電圧ＶCCを印加する。また、オン状態とされた第４トランジスタＴＲ4を介して駆動トランジスタＴＲDの他方のソース／ドレイン領域と発光部ＥＬＰの一端を電気的に接続する。以て、駆動トランジスタＴＲDを介して電流を発光部ＥＬＰに流すことにより発光部ＥＬＰを駆動する。
【００８９】
そして、式（２）より、
Ｖgs≒ＶCC−（ＶSig_m−Ｖth）      （３）
であるから、上記式（１）は、
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶCC−ＶSig_m）2      （４）
と表すことができる。
【００９０】
従って、発光部ＥＬＰを流れる電流Ｉdsは、ＶCCとＶSig_mとの電位差の値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の発光素子１０の輝度は、係る電流Ｉdsに対応した値である。
【００９１】
発光部ＥＬＰの発光状態を次のフレームの第（ｍ−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（１）-1］の終わりに相当する。
【００９２】
以上によって、第（ｎ，ｍ）番目の副画素を構成する発光素子１０の発光の動作が完了する。
【００９３】
実施例１の表示装置にあっては、第２スイッチ回路部ＳＷ2によりデータ線ＤＴＬnから第２ノードＮＤ2に所定の初期化電圧ＶIniを印加する。従って、所定の初期化電圧ＶIniを印加するための独立した給電線が不要となるので、給電線の本数を削減することができる。
【００９４】
実施例１の表示装置の駆動方法にあっては、データ線ＤＴＬnに所定の初期化電圧ＶIniが印加される期間に合わせて第２スイッチ回路部ＳＷ2をオン状態とし、データ線ＤＴＬnに映像信号が印加される期間に合わせて書込みトランジスタＴＲWをオン状態とする。これにより、所定の初期化電圧ＶIniを印加するための独立した給電線を省略しても、何ら支障なく表示装置を駆動することができる。
【実施例２】
【００９５】
実施例２も、本発明の表示装置及びその駆動方法に関する。実施例２は実施例１の変形である。実施例２の表示装置は、実施例１の表示装置に対し、第１スイッチ回路部ＳＷ1を走査線ＳＣＬmからの信号とは別の信号により制御し、更に、第３スイッチ回路部ＳＷ3と第４スイッチ回路部ＳＷ4とをそれぞれ独立した信号により制御する点が相違する。
【００９６】
実施例２の駆動方法は、実施例１の駆動方法に対し、書込み工程と発光工程との間に、オン状態とされた第１スイッチ回路部により第２ノードと駆動トランジスタの他方のソース／ドレイン領域とを電気的に接続した状態で、第１ノードに所定の値の電圧を所定の時間印加し、以て、第２ノードの電位を変化させる第２ノード電位補正工程を行うことが相違する。
【００９７】
尚、実施例２にあっては、第１ノードに所定の値の電圧として駆動電圧を印加する。より具体的には、実施例１において説明した書込み工程と発光工程との間に、第１スイッチ回路部ＳＷ1のオン状態を維持し、第３スイッチ回路部ＳＷ3をオン状態として、第１ノードＮＤ1に所定の値の電圧として駆動電圧を所定の時間印加することにより第２ノード電位補正工程を行う。
【００９８】
実施例２の表示装置も、有機エレクトロルミネッセンス発光部とその駆動回路を備えた発光素子を用いた表示装置（有機エレクトロルミネッセンス表示装置）である。先ず、表示装置の概要を説明する。図７に、発光素子が２次元マトリクス状に配列されて成る実施例２の表示装置において、第ｍ行、第ｎ列目の発光素子１０を構成する駆動回路１１の等価回路図を示し、表示装置の概念図を図８に示す。発光素子１０の構造は、実施例１において説明したと同様である。
【００９９】
実施例２の表示装置の構成は、第１スイッチ回路部ＳＷ1を走査線ＳＣＬmからの信号とは別の信号により制御し、更に、第３スイッチ回路部ＳＷ3と第４スイッチ回路部ＳＷ4をそれぞれ独立した信号により制御する点が相違する他、実施例１の表示装置と同様の構成である。実施例１と同一の構成要素については、同一の参照番号や符号を付した。実施例１において説明した構成要素についての説明は省略する。
【０１００】
実施例１において説明したと同様に、実施例２の表示装置も、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子１０、
（２）第１の方向に延びるＭ本の走査線ＳＣＬ、及び、
（３）第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。走査線ＳＣＬは走査回路１０１に接続され、データ線ＤＴＬは信号出力回路１０２に接続されている。尚、図８においても、第ｍ行、第ｎ列目の発光素子１０を中心とした３×３個の発光素子１０を図示しているが、これは、あくまでも例示に過ぎない。また、図８においても、図７に示す電圧ＶCC，ＶCatを供給するための給電線ＰＳ1、給電線ＰＳ2の図示を省略した。
【０１０１】
実施例１においては、第１スイッチ回路部ＳＷ1を構成する第１トランジスタＴＲ1を走査線ＳＣＬmからの信号によって制御した。これに対し、実施例２においては、第１トランジスタＴＲ1のゲート電極は第１トランジスタ制御線ＣＬ１mに接続されている。第１トランジスタ制御線ＣＬ１mを介して、第１トランジスタ制御回路１２１から第１トランジスタＴＲ1のゲート電極に信号を印加することにより、第１トランジスタＴＲ1のオン状態／オフ状態を制御する。
【０１０２】
実施例１にあっては、第３スイッチ回路部ＳＷ3を構成する第３トランジスタＴＲ3のゲート電極と、第４スイッチ回路部ＳＷ4を構成する第４トランジスタＴＲ4のゲート電極とは同じ制御線ＣＬmに接続され、同一の信号によりオン状態／オフ状態を制御した。これに対し、実施例２においては、第３トランジスタＴＲ3のゲート電極は第３トランジスタ制御線ＣＬ３mに接続され、第４トランジスタＴＲ4のゲート電極は第４トランジスタ制御線ＣＬ４mに接続されている。
【０１０３】
実施例２においては、第３トランジスタ制御線ＣＬ３mを介して、第３トランジスタ制御回路１２３から第３トランジスタＴＲ3のゲート電極に信号を印加することにより、第３トランジスタＴＲ3のオン状態／オフ状態を制御する。また、第４トランジスタ制御線ＣＬ４mを介して、第４トランジスタ制御回路１２４から第４トランジスタＴＲ4のゲート電極に信号を印加することにより、第４トランジスタＴＲ4のオン状態／オフ状態を制御する。
【０１０４】
第１トランジスタ制御回路１２１、第３トランジスタ制御回路１２３、及び、第４トランジスタ制御回路１２４の構成、構造は、周知の構成、構造とすることができる。また、第１トランジスタ制御線ＣＬ１、第３トランジスタ制御線ＣＬ３、及び、第４トランジスタ制御線ＣＬ４の構成、構造も、周知の構成、構造とすることができる。
【０１０５】
以下、実施例１と同様に、第ｍ行、第ｎ列目に位置する発光素子１０に関して、表示装置の動作を説明する。
【０１０６】
表示装置の駆動のタイミングチャートを模式的に図９に示し、駆動回路１１を構成する各トランジスタのオン／オフ状態等を模式的に図１０の（Ａ）及び（Ｂ）に示す。
【０１０７】
実施例２にあっては、書込み工程と発光工程との間に、オン状態とされた第１スイッチ回路部ＳＷ1により第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域とを電気的に接続した状態で、第１ノードＮＤ1に所定の値の電圧を所定の時間印加し、以て、第２ノードＮＤ2の電位を変化させる第２ノード電位補正工程を行う。具体的には、図９に示す［期間−ＴＰ（２）1］において書込み工程を行い、［期間−ＴＰ（２）2］において第２ノード電位補正工程を行い、［期間−ＴＰ（２）3］以降において発光工程を行う。以下、図９に示す各期間の動作について、詳細に説明する。
【０１０８】
［期間−ＴＰ（２）-1］（図９）
この［期間−ＴＰ（２）-1］は、図４に示す［期間−ＴＰ（１）-1］と同様に、従前に書き込まれた映像信号Ｖ’Sigに対応して、第（ｎ，ｍ）番目の発光素子１０が発光状態にある期間である。第３トランジスタＴＲ3と第４トランジスタＴＲ4はオン状態である。書込みトランジスタＴＲW、第１トランジスタＴＲ1、及び、第２トランジスタＴＲ2はオフ状態である。駆動回路１１を構成する各トランジスタのオン／オフ状態は、実施例１において参照した図５の（Ａ）と同様である。第（ｎ，ｍ）番目の副画素を構成する発光素子１０における発光部ＥＬＰには、後述する式（７）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する発光素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。
【０１０９】
［期間−ＴＰ（２）0］（図９）
この［期間−ＴＰ（２）0］は、図４に示す［期間−ＴＰ（１）0］と同様に、現表示フレームにおける第ｍ番目の水平走査期間における前半部の期間である。駆動回路１１を構成する各トランジスタのオン／オフ状態は、実施例１において参照した図５の（Ｂ）と同様である。この期間における動作は、第１トランジスタＴＲ1を第１トランジスタ制御回路１２１、第３トランジスタＴＲ3を第３トランジスタ制御回路１２３、第４トランジスタＴＲ4を第４トランジスタ制御回路１２４で制御する点が相違する他、実施例１の［期間−ＴＰ（１）0］において説明したと同様であるので説明を省略する。実施例１において説明したように、第２ノードＮＤ2の電位は初期化電圧ＶIniにより所定の基準電位（−４ボルト）に設定される。
【０１１０】
［期間−ＴＰ（２）1］（図９）
この［期間−ＴＰ（２）1］は、図４に示す［期間−ＴＰ（１）1］と同様に、現表示フレームにおける第ｍ番目の水平走査期間における後半部の期間である。駆動回路１１を構成する各トランジスタのオン／オフ状態は、実施例１において参照した図６の（Ａ）と同様である。
【０１１１】
この期間における動作は、実施例１の［期間−ＴＰ（１）1］において説明した動作と基本的には同様である。但し、実施例１においては、第（ｍ＋１）番目の水平走査期間が始まるより前に、走査線ＳＣＬmからの信号により第１トランジスタＴＲ1をオフ状態とした。これに対し、実施例２においては、後述する［期間−ＴＰ（２）2］の終期まで、第１トランジスタＴＲ1のオン状態を維持する点が相違する。実施例１において説明したように、第２ノードＮＤ2の電位ＶND2は上述した式（２）で表される。
【０１１２】
ＶND2≒（ＶSig_m−Ｖth）      （２）
【０１１３】
［期間−ＴＰ（２）2］（図９、図１０の（Ａ）参照）
この［期間−ＴＰ（２）2］において、オン状態とされた第１スイッチ回路部ＳＷ1により第２ノードＮＤ2と駆動トランジスタＴＲDの他方のソース／ドレイン領域とを電気的に接続した状態で、第１ノードＮＤ1に所定の値の電圧を所定の時間印加し、以て、第２ノードＮＤ2の電位を変化させる第２ノード電位補正工程を行う。実施例２では、第１ノードＮＤ1に所定の値の電圧として駆動電圧ＶCCを印加する。
【０１１４】
具体的には、第１トランジスタＴＲ1のオン状態を維持し、第３トランジスタＴＲ3をオン状態とし、第１ノードＮＤ1に所定の値の電圧として駆動電圧ＶCCを［期間−ＴＰ（２）2］の間印加する。尚、第２トランジスタＴＲ2、及び、第４トランジスタＴＲ4はオフ状態を維持する。以上の結果、駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDのドレイン領域に接続された第２ノードＮＤ2の電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDのドレイン領域に接続された第２ノードＮＤ2の電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、第２ノードＮＤ2の電位ＶND2は、式（２）から以下の式（５）のように変形される。
【０１１５】
ＶND2≒（ＶSig_m−Ｖth）＋ΔＶ      （５）
【０１１６】
尚、第２ノード電位補正工程を実行するための所定の時間（［期間−ＴＰ（２）2］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。また、この第２ノード電位補正工程補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１１７】
［期間−ＴＰ（２）3］（図９、図１０の（Ｂ）参照）
この［期間−ＴＰ（２）3］以降において、発光部ＥＬＰを駆動する発光工程を行う。
【０１１８】
具体的には、［期間−ＴＰ（２）3］の始期において、第１トランジスタＴＲ1をオフ状態とし、第４トランジスタＴＲ4をオン状態とする。第２トランジスタＴＲ2のオフ状態を維持し、第３トランジスタＴＲ3のオン状態を維持する。オン状態とされた第３スイッチ回路部ＳＷ3を介して第１ノードＮＤ1に所定の駆動電圧ＶCCを印加し、オン状態とされた第４スイッチ回路部ＳＷ4を介して駆動トランジスタＴＲDの他方のソース／ドレイン領域と発光部ＥＬＰの一端を電気的に接続し、以て、駆動トランジスタＴＲDを介して電流を発光部ＥＬＰに流すことにより発光部ＥＬＰを駆動する。
【０１１９】
そして、式（５）より、
Ｖgs≒ＶCC−（（ＶSig_m−Ｖth）＋ΔＶ）      （６）
であるから、上記式（１）は、
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（（ＶCC−ＶSig_m）−ΔＶ）2      （７）
と表すことができる。
【０１２０】
従って、発光部ＥＬＰを流れる電流Ｉdsは、ＶCCとＶSig_mとの電位差から、駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の発光素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１２１】
しかも、移動度μの大きな駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなる。従って、式（７）において、移動度μの値が大きくとも、（（ＶCC−ＶSig_m）−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴＲDにおいても、映像信号ＶSig_mの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
【０１２２】
発光部ＥＬＰの発光状態を次のフレームの第（ｍ−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。
【０１２３】
以上によって、第（ｎ，ｍ）番目の副画素を構成する発光素子１０の発光の動作が完了する。
【実施例３】
【０１２４】
実施例３も、本発明の表示装置及びその駆動方法に関する。実施例３も実施例１の変形である。実施例１にあっては、初期化電圧は一定値の電圧である。これに対し、実施例３にあっては、初期化電圧は映像信号に応じて変化する電圧であり、表示装置は、電圧降下回路を有する変換回路を備えている。実施例３は、実施例１に対し、これらの点が主に相違する。
【０１２５】
実施例３の表示装置も、有機エレクトロルミネッセンス発光部とその駆動回路を備えた発光素子を用いた表示装置（有機エレクトロルミネッセンス表示装置）である。先ず、表示装置の概要を説明する。図１１に、発光素子が２次元マトリクス状に配列されて成る実施例３の表示装置において、第ｍ行、第ｎ列目の発光素子１０を構成する駆動回路１１の等価回路図を示し、表示装置の概念図を図１２に示す。発光素子１０の構造は、実施例１において説明したと同様である。
【０１２６】
実施例３の表示装置は、更に、電圧降下回路１３２を有する変換回路１３１を備えており、変換回路１３１の入力側に信号出力回路１０２が接続され、変換回路１３１の出力側にデータ線ＤＴＬが接続されている点、及び、信号出力回路１０２は水平走査期間の前半部及び後半部において映像信号ＶSigのみを出力する点が、実施例１の表示装置と主に相違する。これらの相違点を除いた他の構成は、基本的には実施例１の表示装置と同様の構成である。実施例１と同一の構成要素については、同一の参照番号や符号を付した。実施例１において説明した構成要素についての説明は省略する。
【０１２７】
実施例１において説明したと同様に、実施例３の表示装置も、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子１０、
（２）第１の方向に延びるＭ本の走査線ＳＣＬ、及び、
（３）第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。走査線ＳＣＬは走査回路１０１に接続されている。実施例３の表示装置は、電圧降下回路１３２を有する変換回路１３１を備えており、データ線ＤＴＬは変換回路１３１の出力側に接続されており、変換回路１３１の入力側に信号出力回路１０２が接続されている。尚、図１２においても、第ｍ行、第ｎ列目の発光素子１０を中心とした３×３個の発光素子１０を図示しているが、これは、あくまでも例示に過ぎない。また、図１２においても、図１１に示す電圧ＶCC，ＶCatを供給するための給電線ＰＳ1、給電線ＰＳ2の図示を省略した。
【０１２８】
実施例３にあっては、変換回路１３１には映像信号ＶSigが入力されると共に、初期化工程にあっては、変換回路１３１を構成する電圧降下回路１３２によって映像信号ＶSigから一定値の電圧を減じた電圧を、初期化電圧としてデータ線ＤＴＬに印加する。以上の点が相違する他は、実施例３の表示装置の駆動方法の各工程の動作は、実施例１の表示装置の駆動方法と基本的には同様である。実施例３の表示装置の駆動方法の各工程の動作説明は省略する。
【０１２９】
図１１に示すように、変換回路１３１は、各データ線ＤＴＬに対応した、電圧降下回路１３２、及び、信号切り替え手段１３３Ａ，１３３Ｂを備えている。これらの構成要素は、駆動回路１１と同じ製造プロセスによって支持体２０上に設けられたトランジスタから構成されている。信号切り替え手段１３３Ａ，１３３Ｂは、図示せぬ制御クロックにより、後述するタイミングでオン状態及びオフ状態が適宜切り替えられるように制御される。電圧降下回路１３２の入力側には、信号出力回路１０２から映像信号ＶSigが入力され、電圧降下回路１３２の出力側から、映像信号ＶSigから一定値の電圧ＶDを減じた電圧を、後述するように初期化電圧ＶIniとして出力する。
【０１３０】
このように、実施例３にあっては、初期化電圧ＶIniは映像信号ＶSigに応じて変化する電圧であり、より具体的には、初期化電圧ＶIniは、（ＶSig−ＶD）で表される電圧である。
【０１３１】
電圧降下回路１３２の構成について説明する。図１３は、変換回路１３１の模式的な回路図である。実施例３にあっては、電圧降下回路１３２は、ダイオード接続されたトランジスタから構成されている。より具体的には、電圧降下回路１３２はダイオード接続されたトランジスタ１３２Ａ，１３２Ｂが２つ直列に接続されて構成されている。ダイオード接続されたトランジスタ１３２Ａ，１３２Ｂと駆動トランジスタＴＲDとは、同じ構成のトランジスタ（具体的には、ｐチャネル型のＴＦＴ）から成る。従って、トランジスタ１３２Ａ，１３２Ｂの閾値電圧と、駆動トランジスタＴＲDの閾値電圧Ｖthは、設計的には同じ値である。従って、図１３に示す電圧降下回路１３２にあっては、設計的には、電圧ＶD＝２×Ｖthであり、実施例３においては４ボルトである。
【０１３２】
図１４は、変換回路１３１の動作を説明するための模式的なタイミングチャートであって、信号切り替え手段１３３Ａ，１３３Ｂ、並びに、第１トランジスタＴＲ1及び第２トランジスタＴＲ2のオン／オフ状態等を示す図である。
【０１３３】
図１４に示すように、信号切り替え手段１３３Ａは、各水平走査期間において、前半部がオン状態、後半部がオフ状態となるように制御される。また、信号切り替え手段１３３Ｂは、各水平走査期間において、前半部がオフ状態、後半部がオン状態となるように制御される。例えば、走査回路１０１における走査信号を形成するためのクロック信号を適宜利用して、信号切り替え手段１３３Ａ，１３３Ｂを制御すればよい。
【０１３４】
第ｍ番目の水平走査期間の前半部（実施例１において説明した、［期間−ＴＰ（１）0］に対応する）にあっては、信号切り替え手段１３３Ａはオン状態であり、信号切り替え手段１３３Ｂはオフ状態である。従って、第ｍ番目の水平走査期間における初期化電圧をＶIni_mと表すとき、データ線ＤＴＬnには、初期化電圧ＶIni_mとして、（ＶSig_m−ＶD）、より具体的には、（ＶSig_m−２×Ｖth）という値の電圧が印加される。他の水平走査期間においても同様である。
【０１３５】
一方、第ｍ番目の水平走査期間の後半部（実施例１において説明した、［期間−ＴＰ（１）1］に対応する）にあっては、信号切り替え手段１３３Ａはオフ状態であり、信号切り替え手段１３３Ｂはオン状態である。従って、データ線ＤＴＬnには直接映像信号ＶSig_mが印加される。他の水平走査期間においても同様である。
【０１３６】
図１５は、実施例３の駆動方法を説明するための、表示装置の駆動のタイミングチャートを模式的に示した図であり、実施例１において参照した図４に対応する図である。図１５において、ＶSig_mの値が例えば６ボルトであるとすれば、ＶIni_mの値は（ＶSig_m−２×Ｖth）であり、実施例３においては２ボルトである。そして、実施例１において説明したように、［期間−ＴＰ（１）1］において書込み処理が行われる。
【０１３７】
実施例１において参照した図４において、ＶSig_mの値が例えば６ボルトであるとすれば、ＶIniが−４ボルトであるので、［期間−ＴＰ（１）1］においては第２ノードＮＤ2の電位を−４ボルトから（ＶSig_m−Ｖth＝４ボルト）まで上昇させなければ、書込み動作が正常に終了しない。しかしながら、表示装置の仕様により［期間−ＴＰ（１）1］を短く設定せざるを得ない等の場合には、第２ノードＮＤ2の電位が充分に上昇する前に［期間−ＴＰ（１）1］が終了してしまうといった問題が生ずる。
【０１３８】
これに対し、実施例３の駆動方法にあっては、上述したようにＶSig_mの値が例えば６ボルトであるとすれば、ＶIni_mの値は（ＶSig_m−２×Ｖth）であり、実施例３においては２ボルトである。実施例３にあっては、［期間−ＴＰ（１）1］において第２ノードＮＤ2の電位を２ボルト上昇させれば書込み動作が正常に終了する。ＶSig_mの値にかかわらず上述した関係は成り立つ。実施例３の駆動方法にあっては、書込み処理を正常に終了させるために必要となる［期間−ＴＰ（１）1］の期間の長さを、より短いものとすることができるといった利点を有する。
【０１３９】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した表示装置、発光素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【０１４０】
例えば、実施例２の表示装置においても、実施例３において説明したように、初期化電圧は映像信号に応じて変化する電圧であり、表示装置は、電圧降下回路を有する変換回路を備えている構成とすることもできる。
【図面の簡単な説明】
【０１４１】
【図１】図１は、発光素子が２次元マトリクス状に配列されて成る表示装置において、第ｍ行、第ｎ列目の発光素子を構成する駆動回路の等価回路図である。
【図２】図２は、表示装置の概念図である。
【図３】図３は、発光素子の一部分の模式的な一部断面図である。
【図４】図４は、表示装置の駆動のタイミングチャートを模式的に示した図である。
【図５】図５の（Ａ）及び（Ｂ）は、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図６】図６の（Ａ）及び（Ｂ）は、図５の（Ｂ）に引き続き、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７は、発光素子が２次元マトリクス状に配列されて成る表示装置において、第ｍ行、第ｎ列目の発光素子を構成する駆動回路の等価回路図である。
【図８】図８は、表示装置の概念図である。
【図９】図９は、表示装置の駆動のタイミングチャートを模式的に示した図である。
【図１０】図１０の（Ａ）及び（Ｂ）は、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１１】図１１は、発光素子が２次元マトリクス状に配列されて成る表示装置において、第ｍ行、第ｎ列目の発光素子を構成する駆動回路の等価回路図である。
【図１２】図１２は、表示装置の概念図である。
【図１３】図１３は、変換回路の模式的な回路図である。
【図１４】図１４は、変換回路の動作を説明するための模式的なタイミングチャートであって、信号切り替え手段、並びに、第１トランジスタ及び第２トランジスタのオン／オフ状態等を示す図である。
【図１５】図１５は、表示装置の駆動のタイミングチャートを模式的に示した図であり、実施例１において参照した図４に対応する図である。
【図１６】図１６は、発光素子が２次元マトリクス状に配列されて成る表示装置において、第ｍ行、第ｎ列目の発光素子を構成する駆動回路の等価回路図を示す。
【図１７】図１７の（Ａ）は、走査線ＳＣＬm-1、走査線ＳＣＬm、及び、第３／第４トランジスタ制御線ＣＬmにおける信号の模式的なタイミングチャートである。図１７の（Ｂ）は、駆動回路の各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１８】図１８の（Ａ）及び（Ｂ）は、図１７の（Ｂ）に引き続き、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【符号の説明】
【０１４２】
ＳＷ1・・・第１スイッチ回路部、ＳＷ2・・・第２スイッチ回路部、ＳＷ3・・・第３スイッチ回路部、ＳＷ4・・・第４スイッチ回路部、ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、ＴＲ2・・・第２トランジスタ、ＴＲ3・・・第３トランジスタ、ＴＲ4・・・第４トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬ・・・第３／第４トランジスタ制御線、ＣＬ１・・・第１トランジスタ制御線、ＣＬ２・・・第２トランジスタ制御線、ＣＬ３・・・第３トランジスタ制御線、ＰＳ1・・・給電線、ＰＳ2・・・給電線、ＰＳ3・・・給電線、１０・・・発光素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５・・・一方のソース／ドレイン領域、３６・・・他方のソース／ドレイン領域、３７・・・一方の電極、３８・・・他方の電極、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１０１・・・走査回路、１０２・・・信号出力回路、１１１・・・第３／第４トランジスタ制御回路、１１２・・・第２トランジスタ制御回路、１２１・・・第１トランジスタ制御回路、１２３・・・第３トランジスタ制御回路、１２４・・・第４トランジスタ制御回路、１３１・・・変換回路、１３２・・・電圧降下回路、１３２Ａ，１３２Ｂ・・・トランジスタ、１３３Ａ，１３３Ｂ・・・信号切り替え手段
【図１】
2009288767.tif 000003
【図２】
2009288767.tif 000004
【図３】
2009288767.tif 000005
【図４】
2009288767.tif 000006
【図５】
2009288767.tif 000007
【図６】
2009288767.tif 000008
【図７】
2009288767.tif 000009
【図８】
2009288767.tif 000010
【図９】
2009288767.tif 000011
【図１０】
2009288767.tif 000012
【図１１】
2009288767.tif 000013
【図１２】
2009288767.tif 000014
【図１３】
2009288767.tif 000015
【図１４】
2009288767.tif 000016
【図１５】
2009288767.tif 000017
【図１６】
2009288767.tif 000018
【図１７】
2009288767.tif 000019
【図１８】
2009288767.tif 000020