(57)【要約】【課題】製造工程でクラックが生じにくく、かつ信頼性が高い半導体装置を提供すること。【解決手段】本発明にかかる半導体装置１００は、半導体基板１０と、半導体基板１０の回路領域１０２に形成された複数の金属配線２０と、回路領域１０２を取り囲むシールリング領域１０６と、を有し、回路領域１０２の外周と前記シールリング領域１０６の内周とを隔てる距離Ｌ、および、各金属配線２０の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有する。【選択図】図１
2009266923.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の回路領域に形成された複数の金属配線と、
前記回路領域を取り囲むシールリング領域と、
を有し、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有する、半導体装置。
【請求項２】
請求項１において、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦２．５の関係を有する、半導体装置。
【請求項３】
請求項１において、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦２の関係を有する、半導体装置。
【請求項４】
請求項１において、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１．１≦（Ｌ／Ｗｍｉｎ）≦１．９の関係を有する、半導体装置。
【請求項５】
請求項１ないし請求項４のいずれかにおいて、
前記金属配線は、アルミニウムを含んで形成された、半導体装置。
【請求項６】
請求項１ないし請求項５のいずれかにおいて、
さらに、ボンディングパットを有する、半導体装置。
【請求項７】
半導体基板を準備する工程と、
前記半導体基板に複数の金属配線を含む回路領域を形成する工程と、
前記回路領域を取り囲むシールリング領域を形成する工程と、
を含み、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有する、半導体装置の製造方法。
【請求項８】
請求項７において、
前記金属配線は、アルミニウムを含んで形成される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
一般にＩＣのような半導体装置は、回路パターン等が形成されたシリコンウエハ等から切り出されたチップとして製造される。チップは、１枚のウエハから、複数切り出される。したがって、生産性を向上させるために１枚の半導体ウエハから、できるだけ多くのチップを切り出すための技術開発が行われている。このような技術としては、たとえば、半導体装置の集積度を上げてチップを微細化することなどがある。
【０００３】
一方、半導体装置を基板から切り出す方法として、ダイシングと称する方法が一般的に行われる。ダイシングは、個々の半導体装置を機械的に切り離す方法であり、振動等の機械的ストレスが基板（ウエハ）に生じるのが普通である。そのため、チップが微細化すると、ダイシングのブレードと、チップとの距離が小さくなり、ダイシングの際にチップにクラックが生じてしまうことがあった。
【０００４】
このような不具合を防ぐために、たとえば、特開２００７−２０１１８２号公報には、ガードリング（シールリングとも称することがある。）を回路パターン領域とダイシングラインの間に設ける方法が提案されている。このようなガードリングは、クラックを防止することができるとともに、各チップの外周部に形成されるため半導体装置の耐湿性を向上させることができる。
【０００５】
しかしながら、ガードリングを形成すると半導体装置の面積が増大し、チップを微細化する利点が犠牲となっていた。
【特許文献１】特開２００７−２０１１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者は、半導体装置の回路領域とシールリング領域との間の距離に注目し、シールリング領域を有し、かつ微細な半導体装置を提供できることを見出した。
【０００７】
本発明の目的の１つは、製造工程でクラックが生じにくく、かつ信頼性が高い半導体装置、およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明にかかる半導体装置は、
半導体基板と、
前記半導体基板の回路領域に形成された複数の金属配線と、
前記回路領域を取り囲むシールリング領域と、
を有し、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有する。
【０００９】
このような半導体装置は、製造工程でクラックが生じにくく、かつ信頼性が高い。
【００１０】
本発明にかかる半導体装置において、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦２．５の関係を有することができる。
【００１１】
本発明にかかる半導体装置において、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦２の関係を有することができる。
【００１２】
本発明にかかる半導体装置において、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１．１≦（Ｌ／Ｗｍｉｎ）≦１．９の関係を有することができる。
【００１３】
本発明にかかる半導体装置において、
前記金属配線は、アルミニウムを含んで形成されることができる。
【００１４】
本発明にかかる半導体装置において、
さらに、ボンディングパットを有することができる。
【００１５】
本発明にかかる半導体装置の製造方法は、
半導体基板を準備する工程と、
前記半導体基板に複数の金属配線を含む回路領域を形成する工程と、
前記回路領域を取り囲むシールリング領域を形成する工程と、
を含み、
前記回路領域の外周と前記シールリング領域の内周とを隔てる距離Ｌ、および、各前記金属配線の相互の間隔のうちの最小の間隔Ｗｍｉｎは、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有する。
【００１６】
このようにすれば、製造工程でクラックを生じにくく、かつ信頼性が高い半導体装置を得ることができる。
【００１７】
本発明にかかる半導体装置の製造方法において、
前記金属配線は、アルミニウムを含んで形成されることができる。
【発明を実施するための最良の形態】
【００１８】
以下に本発明の好適な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明の一例を説明するものである。
【００１９】
１．半導体装置
図１は、本実施形態の半導体装置１００を模式的に示す平面図である。図２は、半導体装置１００が複数形成されたウエハ２００を模式的に示す平面図である。図３は、ウエハ２００の要部を拡大して模式的に示す平面図である。図４は、ウエハ２００を模式的に示す断面図である。図４は図３のＡ−Ａ線断面に相当する。
【００２０】
本実施形態にかかる半導体装置１００は、図１に示すように、平面視において、回路領域１０２と、素子配置禁止領域１０４と、シールリング領域１０６とを有する。また、図２に示すように、ウエハ２００において、半導体装置１００は、スクライブ領域１０８によって、取り囲まれている。ウエハ２００は、スクライブ領域１０８に沿ってダイシングされ、これにより個々の半導体装置１００が切り出される。
【００２１】
回路領域１０２は、複数の素子からなることができ、所定の機能を有することができる。図４に示すように、回路領域１０２には、複数の金属配線２０が形成される。回路領域１０２には、図４に示すようにトランジスタ１１を配置することができる。また、図示しないが、回路領域１０２には、キャパシタなどの電子素子を配置することができる。さらに、回路領域１０２には、金属配線２０間を電気的に接続するプラグ２２が形成されていてもよい。
【００２２】
図１および図４に示すように、回路領域１０２の外周とは、回路領域１０２に形成された複数の金属配線２０の端を平面的に見て外側から包絡的に結ぶ線で示される面である。半導体装置１００が多層配線構造を採り、金属配線２０が複数の層に積層して設けられる場合においても、回路領域１０２の外周は、同様に、複数の金属配線２０の端を、平面的に見て外側から包絡的に結ぶ線で示される面のことを指す。
【００２３】
図４の例では、回路領域１０２には、半導体基板１０の上に、トランジスタ１１が形成され、下から順に第１層間絶縁層４０ａ、第２層間絶縁層４０ｂ、および第３層間絶縁層４０ｃが積層されている。そして、各層間絶縁層４０に対応して第１プラグ２２ａ、第１金属配線２０ａ、第２プラグ２２ｂ、第２金属配線２０ｂ、第３プラグ２２ｃ、および第３金属配線２０ｃが設けられている。
【００２４】
この場合の回路領域１０２の外周とは、図４に示すように、各金属配線２０ａ〜２０ｃのうち、回路領域１０２の最も外側に端を有するもの（すなわち、図４の例では金属配線２０ｃ）の半導体装置１００から見て外側の端に沿った鉛直な面のことをいう。
【００２５】
複数の金属配線２０の相互の間隔とは、平面的に見て、特定の層間絶縁層の上に形成された金属配線２０が相互に隔てられた距離のことをいう。当該間隔は、形成される素子の種類などに依存し一定とは限らない。回路領域１０２の中の金属配線２０の相互の間隔のうち、最も小さいものを間隔Ｗｍｉｎという。間隔Ｗｍｉｎは、たとえば、２つの金属配線２０が平面的に見て最も近接している部分の離間距離となる。図４の例では、第１金属配線２０ａに近接した別の第１金属配線２０ａが描かれれている。そして、この例では、回路領域１０２の中の金属配線２０の間の最小の間隔Ｗｍｉｎが、第１金属配線２０ａの層に存在することを示している。
【００２６】
金属配線２０の個数は、任意である。金属配線２０は、回路領域１０２に形成される素子等を電気的に接続して回路を構成する機能を有する。金属配線２０は、層間絶縁層４０の上に形成される。複数の金属配線２０は、それぞれ互いに他の金属配線２０と電気的に絶縁されている。金属配線２０の材質としては、銅、アルミニウム、タングステン、ニッケル、チタンなどの金属およびこれらの合金が挙げられる。金属配線２０の材質は、導電性が高い点で、銅またはアルミニウムを含むことがより好ましい。金属配線２０の材質は、加工性が良好という点で、アルミニウムを含むことがさらに好ましい。
【００２７】
シールリング領域１０６は、図１ないし図３に示すように、平面視において、回路領域１０２を取り囲むように設けられている。平面視において、回路領域１０２とシールリング領域１０６との間には、素子配置禁止領域１０４が形成される。
【００２８】
図４に示す例では、シールリング領域１０６には、配線層シールリング３０（３０ａ，３０ｂ，３０ｃ）、およびビアシールリング３２（３２ａ，３２ｂ，３２ｃ）が設けられる。配線層シールリング３０は、層間絶縁層４０の上に形成され、シールリング領域１０６に沿ってリング状に形成される。配線層シールリング３０は、回路領域１０２に形成された金属配線２０と電気的に絶縁されている。ビアシールリング３２は、特定の層間絶縁層４０を貫通して形成され、シールリング領域１０６に沿ってリング状に形成される。ビアシールリング３２は、平面的に見て、いずれも配線層シールリング３０の内側に設けられている。配線層シールリング３０およびビアシールリング３２は、互いに接続されることができ、回路領域１０２を包囲する壁を形成することができる。シールリング領域１０６に設けられる配線層シールリング３０およびビアシールリング３２の数は、任意である。配線層シールリング３０およびビアシールリング３２の数は、たとえば、半導体装置１００に形成される層間絶縁層４０の数と同じにすることができる。配線層シールリング３０およびビアシールリング３２は、回路領域１０２の対応する金属配線２０およびプラグ３２と同じ材質で形成されることができる。
【００２９】
シールリング領域１０６の内周とは、平面視における、シールリング領域１０６と素子配置禁止領域１０４との間の境界のことを指す。図４の例では、各層間絶縁層（４０ａ，４０ｂ，４０ｃ）に対応して第１ビアシールリング３２ａ、第１配線層シールリング３０ａ、第２ビアシールリング３２ｂ、第２配線層シールリング３０ｂ、第３ビアシールリング３２ｃ、および第３配線層シールリング３０ｃが設けられている。そして、図示の例では、全ての配線層シールリング３０およびビアシールリング３２のうち、第２配線層シールリング３０ｂが、半導体装置１００の最も内側に端を有して設けられている。したがって、この場合、第２配線層シールリング３０ｂの内側の端に沿った鉛直な面が、シールリング領域１０６の内周となる。
【００３０】
シールリング領域１０６は、半導体装置１００を保護する機能を有する。たとえば、シールリング領域１０６は、ダイシングによって半導体装置１００が切り出される際に、半導体装置１００にクラックが生じないようにする機能を有する。また、シールリング領域１０６は、配線層シールリング３０およびビアシールリング３２によって形成された回路領域１０２の外側を取り囲む壁を有し、回路領域１０２に横方向から拡散する水分などを遮断する機能を有する。また、シールリング領域１０６は、回路領域１０２を電気的に安定化する機能も有する。
【００３１】
素子配置禁止領域１０４は、平面視において、シールリング領域１０６の内側であって、回路領域１０２の外側に形成されている。素子配置禁止領域１０４には、トランジスタ１１等の素子や、回路を構成する配線が配置されない。素子配置禁止領域１０４には、素子分離膜１２等の絶縁部や層間絶縁層４０等の絶縁体が配置されることができる。素子配置禁止領域１０４は、回路領域１０２とシールリング領域１０６との間を電気的に絶縁する。素子配置禁止領域１０４と回路領域１０２との境界は、上述の回路領域１０２の外周に一致し、素子配置禁止領域１０４とシールリング領域１０６との境界は、上述のシールリング領域１０６の内周に一致する。
【００３２】
図３に示すように、スクライブ領域１０８は、ウエハ２００において、半導体装置１００を区画するように設けられる。スクライブ領域１０８に沿ってダイシングライン１０９が形成される。ダイシングライン１０９は、ダイシング工程において、ダイシングブレードによって除去される領域である。ダイシングライン１０９は、スクライブ領域１０８の内側に形成される。スクライブ領域１０８の全領域がダイシングライン１０９となってもよい。また、スクライブ領域１０８のエッジ（縁）の部分を残すようにダイシングライン１０９が形成され、残ったスクライブ領域１０８の一部が半導体装置１００の一部となってもよい。図１の例では、半導体装置１００において、シールリング領域１０６の外側にスクライブ領域１０８が残るようにダイシングされている。
【００３３】
半導体基板１０は、シリコン基板を用いることができる。半導体基板１０には、回路領域１０２の素子等を構成する各種の加工が施されていてもよい。たとえば、図４のように半導体基板１０において、回路領域１０２となる領域にトランジスタ１１を形成する場合には、イオンが注入された不純物領域１７や素子分離膜１２などの絶縁層を有することができる。
【００３４】
半導体装置１００は、図４に示すように、パッシベーション膜５０を有していてもよい。パッシベーション膜５０は、図示のように、酸化シリコン膜５０ａおよび窒化シリコン膜５０ｂを積層したものとすることができる。パッシベーション膜５０は、たとえば、半導体装置１００の上方から水分等の不純物が拡散することを防止する機能を有する。また、パッシベーション膜５０は、図示のように、開口部５２を有することができる。開口部５２は、回路領域１０２の最上層に形成された金属配線２０の上に設けられる。開口部５２は、たとえば、ワイヤボンディングやバンプなどによって、半導体装置１００を外部と電気的に接続するために設けられる。開口部５２によって露出する金属配線２０は、コンタクトパットとしての機能を有することができる。図示の例では、ワイヤボンディング用のボンディングパットとして描かれている。
【００３５】
図１ないし図４に示すように、平面視における、回路領域１０２の外周およびシールリング領域１０６の内周との間の距離を、符号Ｌを付して距離Ｌと定義する。本実施形態の半導体装置１００は、距離Ｌ、および、上述した間隔Ｗｍｉｎとの間に、１≦（Ｌ／Ｗｍｉｎ）≦３なる関係を有する。後述する実施例からも明らかなように、（Ｌ／Ｗｍｉｎ）＝１程度であっても、回路領域１０２とシールリング領域１０６との間の絶縁性を十分に確保しながら良好なシール特性を有することができる。比（Ｌ／Ｗｍｉｎ）は、３よりも大きいと、１枚のウエハ２００から採取できる半導体装置１００の個数が減少してしまう。本実施形態の半導体装置１００は、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有するため、ウエハ２００からより多くの半導体装置１００を切り出すことができ、かつシールリング領域１０６を有しているため、ダイシングによってウエハ２００から切り出される際にクラックが生じにくい。さらに、半導体装置１００は、シールリング領域１０６を有しているため、耐湿性が高く、信頼性が高い。本実施形態において、距離Ｌ、および間隔Ｗｍｉｎとの間に、１≦（Ｌ／Ｗｍｉｎ）≦２．５の関係を有することが好ましく、１≦（Ｌ／Ｗｍｉｎ）≦２．０の関係を有することがさらに好ましく、１．１≦（Ｌ／Ｗｍｉｎ）≦１．９の関係を有することが特に好ましい。このようにすれば、１枚のウエハ２００からより多くの半導体装置１００を得ることができ、かつ、回路領域１０２とシールリング領域１０６との間の絶縁性を十分に確保しながら優れたシール特性を有することができる。
【００３６】
２．半導体装置の製造方法
以下に、本実施形態の半導体装置１００の製造方法について述べる。以下の記載は、その一例であって、図４に例示した構造を有する半導体装置１００の製造方法について述べる。
【００３７】
本実施形態の半導体装置１００の製造方法は、半導体基板１０を準備する工程と、回路領域１０２を形成する工程と、シールリング領域１０６を形成する工程と、を含む。
【００３８】
本実施形態では、半導体基板１０として、シリコン基板を用いる。まず、半導体基板１０に素子分離膜１２を形成し、トランジスタが形成される素子領域を、他の領域から分離する。次いで、半導体基板１０を熱酸化して半導体基板１０にゲート酸化膜１３を形成する。次いで、ゲート酸化膜１３上を含む全面上にポリシリコン膜を形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜１３上にはゲート電極１４が形成される。次いで、ゲート電極１４及び素子分離膜１２をマスクとして、シリコン基板に不純物イオンを注入する。これにより、半導体基板１０には低濃度不純物領域１６が形成される。次いで、ゲート電極１４を含む全面上に、酸化シリコン膜を形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極１４の側壁はサイドウォール１５で覆われる。
【００３９】
次いで、ゲート電極１４、サイドウォール１５、及び素子分離膜１２をマスクとして、半導体基板１０に不純物イオンを注入して不純物領域１７を形成する。次いで、不純物領域１７の素子分離膜１２よりも外側に位置する部分をエッチングする。
【００４０】
次いで、トランジスタ１１を含む全面上に、第１層間絶縁膜４０ａを形成する。次いで、第１層間絶縁膜４０ａを所定のパターンでエッチングする。これにより、第１層間絶縁膜４０ａには、接続孔および溝が形成される。このとき当該接続孔は、回路領域１０２の不純物領域１７上に形成され、当該溝は、シールリング領域１０６の半導体基板１０上に形成される。次いで、接続孔及び溝それぞれの中、並びに第１層間絶縁膜４０ａ上に、タングステンをＣＶＤ法により堆積する。この際、タングステンの下にＴｉＮ等からなるバリアメタル膜を形成してもよい。
【００４１】
次いで、第１層間絶縁膜４０ａ上に位置するタングステンを、ＣＭＰ法により研磨除去する。これにより、第１プラグ２２ａが形成される。また、溝の中には第１ビアシールリング３２ａが形成される。次いで、第１プラグ２２ａおよび第１ビアシールリング３２ａ、並びに第１層間絶縁膜４０ａを含む全面上に、Ａｌ合金をスパッタリング法により堆積し、パターニングする。これにより、第１層間絶縁膜４０ａ上には、第１金属配線２０ａ、および第１配線層シールリング３０ａが形成される。第１金属配線２０ａは第１プラグ２２ａを介して不純物領域１７と電気的に接続している。また、第１配線層シールリング３０ａは第１ビアシールリング３２ａの上面と接続している。
【００４２】
次いで、第１金属配線２０ａ、第１配線層シールリング３０ａ、および第１層間絶縁膜４０ａを含む全面上に、酸化シリコンからなる第２層間絶縁膜４０ｂを、ＣＶＤ法により形成する。そして、第２層間絶縁膜４０ｂをエッチングし、第２層間絶縁膜４０ｂに、上述と同様に接続孔及び溝が形成する。このとき接続孔は第１金属配線２０ａ上に形成される。また、溝は第１配線層シールリング３０ａ上に形成される。次いで、該接続孔及び該溝それぞれの中、並びに第２層間絶縁膜４０ｂ上に、Ａｌ合金をスパッタリング法により堆積しパターニングする。この際、Ａｌ合金膜の下にＴｉＮ等からなるバリアメタル膜を形成してもよい。これにより、第２金属配線２０ｂが、第２層間絶縁膜４０ｂ上に形成される。第２金属配線２０ｂは、一部が接続孔内に埋め込まれるため、本工程で同時に第２プラグ２２ｂが形成される。第２金属配線２０ｂは、第２プラグ２２ｂを介して第１金属配線２０ａと電気的に接続される。また、同時に第２ビアシールリング３２ｂ、および第２配線層シールリング３０ｂが、第２層間絶縁膜４０ｂ上に形成される。第２配線層シールリング３０ｂは、第２ビアシールリング３２ｂの上面に接続されている。
【００４３】
次いで、第２金属配線２０ｂ、および第２配線層シールリング３０ｂ、並びに第２層間絶縁膜４０ｂを含む全面上に、第３層間絶縁膜４０ｃをＣＶＤ法により形成する。そして、第２金属配線２０ｂ上に接続孔、第２配線層シールリング３０ｂの上に位置する溝を形成しする。次いで、第３金属配線２０ｃを、第３層間絶縁膜４０ｃ上に形成する。第３金属配線２０ｃは、パッドの役割を有していてもよい。第３金属配線２０ｃは、一部が接続孔内に埋め込まれるため、本工程で同時に第３プラグ２２ｃが形成される。第３金属配線２０ｃは、第３プラグ２２ｃを介して第２金属配線２０ｂと電気的に接続される。また、同時に第３ビアシールリング３２ｃ、および第３配線層シールリング３０ｃが第３層間絶縁膜４０ｃ上に形成される。また、第３配線層シールリング３０ｃは第３ビアシールリング３２ｃの上面と繋がっている。
【００４４】
次いで、第３金属配線２０ｃ、第３配線層シールリング３０ｃ、および第３層間絶縁膜４０ｃを含む全面上に、酸化シリコン膜５０ａをＣＶＤ法により形成する。さらに酸化シリコン膜５０ａ上に窒化シリコン膜５０ｂをＣＶＤ法により形成する。このようにして、酸化シリコン膜５０ａ及び窒化シリコン膜５０ｂからなるパッシベーション膜５０が形成される。次いで、パッシベーション膜５０をパターニングする。これにより、金属配線２０ｃの上に位置する開口部５２が形成される。
【００４５】
本実施形態では、このように、半導体基板１０に複数の金属配線２０を含む回路領域１０２を形成する工程と、回路領域１０２を取り囲むシールリング領域１０６に配線層シールリング３０を形成する工程と、を同時に行うことができる。また、上述のように、回路領域１０２およびシールリング領域１０６は、半導体装置１００の項で述べた距離Ｌ、および間隔Ｗｍｉｎが、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有するように形成される。
【００４６】
最後に、スクライブ領域１０８に沿ってダイシングを行い、ダイシングライン１０９内の構成を除去し各半導体装置１００を分離させる。
【００４７】
３．実施例
以下に、本発明にかかる半導体装置の実施例を記し、本発明をより具体的に説明するが、本発明は、以下の実施例に限定されるものではない。
【００４８】
表１には、実施例１ないし実施例８の半導体装置のＷｍｉｎ、Ｌ、および（Ｌ／Ｗｍｉｎ）の値を記載した。各実施例の半導体装置は、それぞれ異なる構造を有するロジックＩＣである。各実施例のロジックＩＣのデザインルールおよび金属配線の層数は、それぞれ、実施例１：０．７μｍ，２層、実施例２：０．２５μｍ，４層、実施例３：０．１３μｍ，５層、実施例４：０．６μｍ，２層、実施例５：０．６μｍ，２層、実施例６：０．３５μｍ，３層、実施例７：０．１８μｍ，５層、および実施例８：０．３５μｍ，３層である。
【００４９】
【表１】
2009266923.tif 000003
【００５０】
図５は、縦軸にＬ、横軸にＷｍｉｎをとり、各実施例の半導体装置についてプロットしたグラフである。図５中に付した符号１ないし符号８は、各実施例の番号に対応している。図５のグラフ中の２本の破線は、それぞれ、（Ｌ／Ｗｍｉｎ）＝１および（Ｌ／Ｗｍｉｎ）＝３のラインである。
【００５１】
実施例の半導体装置の評価は、以下のように行った。
【００５２】
まず、各実施例において、製造したロジックＩＣに対して、初期特性試験を行った。初期特性試験は、各実施例のロジックＩＣの製品としての仕様を保証する試験条件で行った。そして、各実施例ごとに動作不良を起こしたロジックＩＣの個数を数えて、その結果を初期特性試験の不良数として表１に記載した。
【００５３】
初期特性試験は、表１に記載したとおり、全実施例において、初期特性の不良は認められなかった。したがって、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有するロジックＩＣは、機能およびＤＣ特性について、仕様を十分に満足することが判明した。なお、すべての実施例のロジックＩＣの開口部５２に対してワイヤボンディングを行っても、シールリング領域１０６等にダメージが生じていないことが本結果から確認された。
【００５４】
次に、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有するロジックＩＣの典型例である実施例１（Ｌ／Ｗｍｉｎ＝１．１）および実施例３（Ｌ／Ｗｍｉｎ＝１．７）について、信頼性試験を行った。信頼性試験は、加速試験による寿命確認試験の形態で実施した。加速試験としては、高温バイアス試験、高温バイアス動作試験、高温高湿バイアス試験、および高温保存試験を実施した。高温バイアス試験の条件としては、温度は１２５℃、試験時間は最大１０００時間である。高温バイアス動作試験の条件としては、温度は１２５℃、試験時間は最大１０００時間である。高温高湿バイアス試験の条件としては、温度は８５℃、湿度は８５％、試験時間は最大１０００時間である。高温保存試験の条件としては、温度は１５０℃、試験時間は最大１０００時間である。
【００５５】
各信頼性試験には、実施例１および実施例３の初期特性試験で用いたロジックＩＣを用いた。そして、上記の加速試験後の全サンプルを初期特性試験と同様の条件で動作させ、すべてのサンプルについて、初期の動作を維持しているかどうかを判定し、初期の動作を維持しなかったものの数を故障数として表２に記載した。
【００５６】
【表２】
2009266923.tif 000004
【００５７】
表２をみると、実施例１および実施例３において、信頼性試験の結果、故障数は、全ての項目において０であった。従って、実施例１および実施例３のロジックＩＣは、回路領域１０２の外周とシールリング領域１０２の内周とを隔てる距離Ｌ、および、各金属配線２０の相互の間隔のうちの最小の間隔Ｗｍｉｎが、１≦（Ｌ／Ｗｍｉｎ）≦３の関係を有することにより、優れた信頼性特性を有することが判明した。そして、実施例２および実施例４ないし実施例８のロジックＩＣは、いずれも実施例１のロジックＩＣ（Ｌ／Ｗｍｉｎ＝１．１）よりも大きい（Ｌ／Ｗｍｉｎ）を有するものであることから、同様に優れた信頼性特性を有すると考えられる。以上の結果から、実施例１ないし実施例８のロジックＩＣは、初期特性、信頼性特性ともに良好であることが確認された。
【００５８】
本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。たとえば、本発明は、実施形態で説明した構成と実質的に同一の構成（たとえば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００５９】
【図１】実施形態にかかる半導体装置１００を模式的に示す平面図。
【図２】実施形態にかかるウエハ２００を模式的に示す平面図。
【図３】実施形態にかかるウエハ２００を模式的に示す平面図。
【図４】実施形態のかかるウエハ２００を模式的に示す断面図。
【図５】実施例にかかる半導体装置の条件をプロットしたグラフ。
【符号の説明】
【００６０】
１０  半導体基板、１１  トランジスタ、１２  素子分離膜、１３  ゲート酸化膜、
１４  ゲート電極、１５  サイドウォール、１６  低濃度不純物領域、
１７  不純物領域、２０  金属配線、２０ａ  第１金属配線、２０ｂ  第２金属配線
２０ｃ  第３金属配線、２２ａ  第１プラグ、２２ｂ  第２プラグ、
２２ｃ  第３プラグ、３０  シールリング、３０ａ  第１配線層シールリング、
３０ｂ  第２配線層シールリング３０ｃ  第３シールリング、３２ａ  第１シールビア、
３２ｂ  第２ビアシールリング３２ｃ  第３シールビア、４０ａ  第１層間絶縁層、
４０ｂ  第２層間絶縁層、４０ｃ  第３層間絶縁層、５０ａ  酸化シリコン膜、
５０ｂ  窒化シリコン膜、５２  開口部、１００  半導体装置、１０２  回路領域、
１０４  素子配置禁止領域、１０６  シールリング領域、１０８  スクライブ領域、
１０９  ダイシングライン、２００  ウエハ
【図１】
2009266923.tif 000005
【図２】
2009266923.tif 000006
【図３】
2009266923.tif 000007
【図４】
2009266923.tif 000008
【図５】
2009266923.tif 000009