(57)【要約】【課題】リニアレギュレータを使用せずに、所望の出力電圧が得られるチャージポンプ回路を提供する。【解決手段】ダイオード１１，１４、キャパシタ１３，１５と、バッファ１６で構成される従来のチャージポンプ回路に対し、キャパシタ１３に充電された電圧を接地電位ＧＮＤを基準とする電圧Ｖ２０に変換する差動増幅部２０と、出力電圧ＯＵＴを分圧した電圧と基準電圧ＲＥＦとの差に応じた電圧Ｖ３０を出力する差動増幅部３０と、これらの電圧Ｖ２０，Ｖ３０に従ってヒステリシス特性を有する信号Ｖ５０を出力する比較器５０を設け、この信号Ｖ５０によってバッファ１６を駆動する負帰還回路を構成する。これにより、出力電圧ＯＵＴの分圧比と基準電圧ＲＥＦを適宜設定することで、リニアレギュレータを使用せずに、所望の出力電圧ＯＵＴを得ることができる。【選択図】図１
2009065819.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が与えられる入力ノードと第１のノードの間に接続された第１のスイッチ素子と、
出力電圧を出力する出力ノードと前記第１のノードの間に接続された第２のスイッチ素子と、
前記第１のノードと第２のノードの間に接続された第１のキャパシタと、
前記出力ノードと接地電位の間に接続された第２のキャパシタと、
前記第１と第２のノード間の電位差を、接地電位を基準とする第１の電圧に変換して出力する第１の差動増幅部と、
前記出力電圧を分圧した電圧と基準電圧との差を増幅して第２の電圧を出力する第２の差動増幅部と、
前記第１の電圧と前記第２の電圧を比較してスイッチ用のヒステリシス特性を有する制御信号を出力する比較器と、
前記制御信号に従って前記第２のノードに前記電源電圧または接地電位を出力するバッファとを、
備えたことを特徴とするチャージポンプ回路。
【請求項２】
前記比較器は、前記第１の電圧が前記第２の電圧を上回ったときに第１の論理レベル、該第１の電圧が該第２の電圧よりもヒステリシス幅だけ低下したときに第２の論理レベルの前記制御信号を出力し、
前記バッファは、前記制御信号が第１の論理レベルのときに前記第２のノードに前記電源電圧を出力し、第２の論理レベルのときには前記接地電位を出力する、
ことを特徴とする請求項１記載のチャージポンプ回路。
【請求項３】
電源電圧が与えられる入力ノードと第１のノードの間に接続された第１のスイッチ素子と、
出力電圧を出力する出力ノードと前記第１のノードの間に接続された第２のスイッチ素子と、
前記第１のノードと第２のノードの間に接続された第１のキャパシタと、
前記出力ノードと接地電位の間に接続された第２のキャパシタと、
前記第１と第２のノード間の電位差を、接地電位を基準とする第１の電圧に変換して出力する第１の差動増幅部と、
制御信号に従って基準電圧を第３のキャパシタに充電し、または該第３のキャパシタを放電して、該第３のキャパシタの電圧を参照電圧として出力する参照電圧生成部と、
前記出力電圧を分圧した電圧と前記参照電圧との差を増幅して第２の電圧を出力する第２の差動増幅部と、
前記第１の電圧と前記第２の電圧を比較してスイッチ用のヒステリシス特性を有する前記制御信号を出力する比較器と、
前記制御信号に従って前記第２のノードに前記電源電圧または接地電位を出力するバッファとを、
備えたことを特徴とするチャージポンプ回路。
【請求項４】
前記比較器は、前記第１の電圧が前記第２の電圧を上回ったときに第１の論理レベル、該第１の電圧が該第２の電圧よりもヒステリシス幅だけ低下したときに第２の論理レベルの前記制御信号を出力し、
前記バッファは、前記制御信号が第１の論理レベルのときに前記第２のノードに前記電源電圧を出力し、第２の論理レベルのときには前記接地電位を出力し、
前記参照電圧生成部は、前記制御信号が第１の論理レベルのときに前記第３のキャパシタを充電し、第２の論理レベルのときには該第3のキャパシタを放電する、
ことを特徴とする請求項３記載のチャージポンプ回路。
【請求項５】
制御電圧に対応する電流を生成して第１の制御信号に応じて第１のノードに出力する電圧電流変換部と、
出力電圧を出力する出力ノードと前記第１のノードの間に接続されたスイッチ素子と、
前記第１のノードと第２のノードの間に接続された第１のキャパシタと、
前記出力ノードと接地電位の間に接続された第２のキャパシタと、
前記第１と第２のノード間の電位差を、接地電位を基準とする差電圧に変換して出力する第１の差動増幅部と、
前記出力電圧を分圧した電圧と基準電圧との差を増幅して前記制御電圧を出力する第２の差動増幅部と、
前記差電圧と前記制御電圧を比較してスイッチ用のヒステリシス特性を有する第２の制御信号を出力する比較器と、
クロック信号に従って前記第１の制御信号を第１の論理レベルにセットし、前記第２の制御信号に従って該第１の制御信号を第２の論理レベルのセットして出力するフリップフロップと、
前記第１の制御信号に従って前記第２のノードに前記電源電圧または接地電位を出力するバッファとを、
備えたことを特徴とするチャージポンプ回路。
【請求項６】
前記比較器は、前記差電圧が前記制御電圧を上回ったときに第１の論理レベル、該第１の電圧が該第２の電圧よりもヒステリシス幅だけ低下したときに第２の論理レベルの前記第２の制御信号を出力し、
前記バッファは、前記第１の制御信号が第２の論理レベルのときに前記第２のノードに前記電源電圧を出力し、第１の論理レベルのときには前記接地電位を出力し、
前記電圧電流変換部は、前記第１の制御信号が第１の論理レベルのときに前記制御電圧に対応する電流を前記第１のノードに出力し、第２の論理レベルのときには該電流の出力を停止する、
ことを特徴とする請求項５記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードとキャパシタを組み合わせて与えられた電圧よりも高い電圧を生成するチャージポンプ回路に関するものである。
【背景技術】
【０００２】
図２は、従来のチャージポンプ回路の構成図である。
このチャージポンプ回路は、電源電圧ＶＤＤよりも高い出力電圧ＯＵＴを生成するもので、電源電圧ＶＤＤとノードＮ１の間に接続されたダイオード１と、このノードＮ１と出力電圧ＯＵＴが出力されるノードＮ２の間に接続されたダイオード２を有している。更に、ノードＮ１には、クロック信号ＣＬＫがバッファ３と昇圧用のキャパシタ４を介して与えられ、ノードＮ２と接地電位ＧＮＤ間には、出力電圧保持用のキャパシタ５が接続されている。クロック信号ＣＬＫは、一定周期でレベル“Ｌ”（接地電位ＧＮＤ）とレベル“Ｈ”（電源電圧ＶＤＤ）に交互に切り替わる信号である。
【０００３】
このチャージポンプ回路では、クロック信号ＣＬＫが“Ｌ”のとき、ダイオード１を介してキャパシタ４が電源電圧ＶＤＤに充電される。次に、クロック信号ＣＬＫが“Ｈ”になると、ノードＮ１の電圧は、キャパシタ４に充電された電圧にクロック信号ＣＬＫの電圧が加えられるので、電源電圧ＶＤＤの２倍になる。このとき、ダイオード１は、逆バイアスとなるので、オフ状態である。一方、ダイオード２は順バイアスとなり、キャパシタ５は電源電圧ＶＤＤの２倍の電圧に充電される。そして、キャパシタ４，５に充電された電圧が、ノードＮ２から出力電圧ＯＵＴとして出力される。
【０００４】
実際の使用状態では、負荷回路がノードＮ２に接続される。このため、キャパシタ４，５の電荷は負荷回路に流れて出力電圧ＯＵＴは徐々に低下するが、クロック信号ＣＬＫが一定周期で交互に“Ｌ”，“Ｈ”に変化することにより、キャパシタ４，５の充放電が繰り返され、ノードＮ２の出力電圧ＯＵＴは電源電圧ＶＤＤのほぼ２倍の電圧に保持される。
【０００５】
【特許文献１】特開平１０−２２５１０１号公報
【特許文献２】特許第３０６７７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記チャージポンプ回路では、出力電圧ＯＵＴが電源電圧ＶＤＤの整数倍（図２の場合は２倍）となり、任意の出力電圧を取り出すことができないという問題があった。
【０００７】
このため、電源電圧ＶＤＤの整数倍ではない出力電圧を必要とする場合、リニアレギュレータ等で電源電圧を制御してチャージポンプ回路に供給するか、チャージポンプ回路の出力電圧をリニアレギュレータ等で制御して所望の電圧を得るようにする必要があった。しかし、リニアレギュレータを使用すると、効率が低下するという課題があった。
【０００８】
本発明は、リニアレギュレータを使用せずに、所望の出力電圧が得られるチャージポンプ回路を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明のチャージポンプ回路は、電源電圧が与えられる入力ノードと第１のノードの間に接続された第１のスイッチ素子と、出力電圧を出力する出力ノードと前記第１のノードの間に接続された第２のスイッチ素子と、前記第１のノードと第２のノードの間に接続された第１のキャパシタと、前記出力ノードと接地電位の間に接続された第２のキャパシタと、前記第１と第２のノード間の電位差を、接地電位を基準とする第１の電圧に変換して出力する第１の差動増幅部と、前記出力電圧を分圧した電圧と基準電圧との差を増幅して第２の電圧を出力する第２の差動増幅部と、前記第１の電圧と前記第２の電圧を比較してスイッチ用のヒステリシス特性を有する制御信号を出力する比較器と、前記制御信号に従って前記第２のノードに前記電源電圧または接地電位を出力するバッファとを備えたことを特徴としている。
【発明の効果】
【００１０】
本発明では、第１及び第２のスイッチ素子と、第１及び第２のキャパシタと、バッファで構成される従来のチャージポンプ回路に対して、第１のキャパシタに充電された電圧を第１の電圧に変換する第１の差動増幅部と、出力電圧を分圧した電圧と基準電圧との差に応じた第２の電圧を出力する第２の差動増幅部と、これらの第１及び第２の電圧に従ってヒステリシス特性を有する制御信号を出力する比較器を設け、この制御信号によってバッファを駆動する負帰還回路を構成している。これにより、出力電圧の分圧比と基準電圧を適宜設定することにより、リニアレギュレータを使用せずに所望の出力電圧を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１２】
図１は、本発明の実施例１を示すチャージポンプ回路の構成図である。
このチャージポンプ回路は、入力ノードの電源電圧ＶＤＤが陰極に与えられるスイッチ素子であるダイオード１１を有し、このダイオード１１の陽極が、充電電流制限用の抵抗１２を介してノードＮ１１に接続されている。ノードＮ１１には昇圧用のキャパシタ１３の一端とダイオード１４の陰極が接続されている。キャパシタ１３の他端はノードＮ１２に接続され、ダイオード１４の陽極はノードＮ１３に接続されている。ノードＮ１３と接地電位ＧＮＤの間には、出力電圧保持用のキャパシタ１５が接続され、このノードＮ１３の電圧が出力電圧ＯＵＴとして出力されるようになっている。
【００１３】
キャパシタ１３の両端（ノードＮ１１，Ｎ１２）には、このキャパシタ１３の端子間電圧を、接地電位ＧＮＤを基準とした電圧に変換する差動増幅部２０が接続されている。この差動増幅部２０は、抵抗２１〜２４と演算増幅器（ＯＰ）２５で構成され、ノードＮ１１と接地電位ＧＮＤの間に直列に接続された抵抗２１，２２の接続点が演算増幅器２５の非反転入力端子に接続されている。抵抗２３の一端はノードＮ１２に接続され、他端が演算増幅器２５の反転入力端子に接続されている。また、抵抗２４の一端は演算増幅器２５の反転入力端子に接続され、他端がこの演算増幅器２５の出力端子に接続されている。そして、演算増幅器２５の出力端子から、接地電位ＧＮＤを基準としたキャパシタ１３の電圧Ｖ２０が出力されるようになっている。
【００１４】
更に、ノードＮ１３には、出力電圧ＯＵＴに比例する電圧と基準電圧ＲＥＦとの差分を増幅して出力する差動増幅部３０が接続されている。この差動増幅部３０は、分圧用の抵抗３１，３２と演算増幅器３３で構成され、ノードＮ１３と接地電位ＧＮＤの間に直列に接続された抵抗３１，３２の接続点が演算増幅器３３の反転入力端子に接続されている。演算増幅器３３の非反転入力端子には、基準電圧生成部４０からの基準電圧ＲＥＦが与えられ、この演算増幅器３３の出力端子から、電圧Ｖ３０が出力されるようになっている。差動増幅部２０の電圧Ｖ２０と差動増幅部３０の電圧Ｖ３０は、比較器５０の入力端子に与えられている。
【００１５】
比較器５０は、ヒステリシス特性を有するもので、入力される電圧Ｖ２０が電圧Ｖ３０を上回ると論理レベル“Ｈ”（例えば、電源電圧ＶＤＤ）の信号Ｖ５０を出力し、その後、電圧Ｖ２０が電圧Ｖ３０まで下がっても“Ｈ”の信号Ｖ５０を出力し続け、電圧Ｖ２０が電圧Ｖ３０よりもヒステリシス幅ＶＨＹだけ下回った時点で信号Ｖ５０が論理レベル“Ｌ”（例えば、接地電位ＧＮＤ）に変化するものである。信号Ｖ５０は、バッファ１６を介して、ノードＮ１２に与えられている。
【００１６】
図３は、図１の動作を示す信号波形図である。以下、この図３を参照しつつ、図１の動作を説明する。
【００１７】
図３の時刻ｔ０で電源電圧ＶＤＤが投入されて動作が開始したとき、キャパシタ１３，１５は充電されておらず、ノードＮ１１，Ｎ１２間の電圧とノードＮ１３の出力電圧ＯＵＴは、共に０である。従って、差動増幅部２０から出力される電圧Ｖ２０は０である。一方、差動増幅部３０の非反転入力端子には、基準電圧生成部４０から基準電圧ＲＥＦが与えられるので、この差動増幅部３０から出力される電圧Ｖ３０は、高レベルになる。これらの電圧Ｖ２０，Ｖ３０は比較器５０に与えられ、この比較器５０から出力される信号Ｖ５０は“Ｌ”となり、バッファ１６から出力される電圧Ｖ１２は接地電位ＧＮＤとなる。
【００１８】
この状態で、電源からダイオード１１と抵抗１２を介してキャパシタ１３が充電され、ノードＮ１１の電圧Ｖ１１は、時間の経過と共に上昇する。更に、ダイオード１４を介してキャパシタ１５も充電され、ノードＮ１３の出力電圧ＯＵＴも、電圧Ｖ１１とほぼ同様に時間の経過と共に上昇する。また、キャパシタ１３が充電されることにより、このキャパシタ１３の端子間電圧を増幅する差動増幅部２０の電圧Ｖ２０も、時間の経過と共に上昇する。
【００１９】
時刻ｔ１において、電圧Ｖ２０が電圧Ｖ３０を上回ると、比較器５０の出力が反転し、信号Ｖ５０は“Ｈ”となる。従って、バッファ１６から出力される電圧Ｖ１２は、電源電圧ＶＤＤとなる。これにより、ノードＮ１１の電圧Ｖ１１は、急激に上昇する。このため、ダイオード１１は逆バイアス状態となり、電源からキャパシタ１３への充電は停止される。
【００２０】
キャパシタ１３に蓄えられていた電荷は、ダイオード１４を介してキャパシタ１５に移動するので、このキャパシタ１５の電圧、即ち、ノードＮ１３の出力電圧ＯＵＴは、ノードＮ１１の電圧Ｖ１１とほぼ同レベルまで急激に上昇する。その後、キャパシタ１３，１５から図示しない負荷に供給される電流により、電圧Ｖ１１及び出力電圧ＯＵＴは徐々に低下する。また、キャパシタ１３の放電に伴い、このキャパシタ１３の端子間電圧を増幅する差動増幅部２０の電圧Ｖ２０も、時間の経過と共に低下する。
【００２１】
時刻ｔ２において、電圧Ｖ２０が、電圧Ｖ３０よりもヒステリシス幅ＶＨＹだけ下回ると、比較器５０から出力される信号Ｖ５０は“Ｌ”となり、バッファ１６から出力される電圧Ｖ１２は接地電位ＧＮＤとなる。これにより、ノードＮ１１の電圧Ｖ１１は、急激に低下し、ダイオード１１は順バイアス状態となり、電源からキャパシタ１３への充電が再開される。一方、ダイオード１４は逆バイアス状態となり、負荷に対する電流は、キャパシタ１５のみから供給される。その後、時間の経過と共に、キャパシタ１３の充電が進み、差動増幅部２０の電圧Ｖ２０は上昇する。
【００２２】
時刻ｔ３において、電圧Ｖ２０が電圧Ｖ３０を上回ると、比較器５０の出力が反転し、信号Ｖ５０は“Ｈ”となる。これにより、時刻ｔ１のときと同じ動作が行われる。更に、時刻ｔ４において、電圧Ｖ２０が、電圧Ｖ３０よりもヒステリシス幅ＶＨＹだけ下回ると、比較器５０から出力される信号Ｖ５０は“Ｌ”となり、時刻ｔ２のときと同じ動作が行われる。このような動作の繰り返しにより、出力電圧ＯＵＴは、電源電圧ＶＤＤをほぼ一定の割合で上昇させた電圧に維持される。
【００２３】
ここで、差動増幅部３０は、出力電圧ＯＵＴを抵抗３１，３２で分圧した電圧と基準電圧生成部４０からの差電圧を増幅した電圧Ｖ３０を、比較器５０に与えることにより、この出力電圧ＯＵＴを一定値に保持する負帰還制御を行うようになっている。これにより、出力電圧ＯＵＴは、抵抗３１，３２の抵抗値をそれぞれＲ３１，Ｒ３２とすると、ヒステリシス幅ＶＨＹが０であれば、次式のように表される。
ＯＵＴ＝ＲＥＦ×（Ｒ３１＋Ｒ３２）／Ｒ３２
【００２４】
従って、基準電圧ＲＥＦと抵抗値Ｒ３１，Ｒ３２、ヒステリシス幅ＶＨＹを適宜設定することにより、任意の出力電圧ＯＵＴを得ることができる。
【００２５】
以上のように、この実施例１のチャージポンプ回路は、次のような利点がある。
（１）  リニアレギュレータを使用せずに負帰還回路で出力電圧を制御しているので、高精度で所望の電圧を取り出すことができ、かつ、負荷レギュレーション及び入力レギュレーション特性が良い。
（２）  出力電圧ＯＵＴの制御を、比較器５０とバッファ１６によるスイッチ回路で、昇圧用のキャパシタ１３の充電電荷を調整して行うようにしている。これにより、出力制御のための無効電力が発生せず、高い効率が得られる。
（３）  必要な外付部品は、キャパシタと抵抗だけで良いので、外付部品を含む全体の小型化、薄型化が容易である。
（４）  コイルを使用しないので、ノイズの発生が小さく、ノイズ対策が容易である。
【実施例２】
【００２６】
図４は、本発明の実施例２を示すチャージポンプ回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００２７】
このチャージポンプ回路では、図１における基準電圧生成部４０の出力側と演算増幅器３３の非反転入力端子との間に、比較器５０から出力される信号Ｖ５０でオン・オフ制御されるスイッチ用のＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）４１を設け、この演算増幅器３３の非反転入力端子と接地電位ＧＮＤの間に、キャパシタ４２と抵抗４３からなる充放電部を設けている。なお、ＮＭＯＳ４１は、信号Ｖ５０が“Ｌ”でオフとなり、この信号Ｖ５０が“Ｈ”でオンとなるものである。その他の構成は、図１と同様である。
【００２８】
図５は、図４の動作を示す信号波形図である。
このチャージポンプ回路において、比較器５０の信号Ｖ５０が“Ｈ”の時はＮＭＯＳ４１がオンとなり、基準電圧生成部４０の基準電圧ＲＥＦが演算増幅器３３の非反転入力端子に印加されるので、実施例１と同様の動作が行われる。
【００２９】
一方、電圧Ｖ２０が電圧Ｖ３０よりもヒステリシス幅ＶＨＹだけ下回って信号Ｖ５０が“Ｌ”になると、ＮＭＯＳ４１がオフとなり、キャパシタ４２が抵抗４３によって放電され、演算増幅器３３の非反転入力端子に与えられる基準電圧ＲＥＦが次第に低下する。その結果、昇圧時に、電圧Ｖ３０の増加速度が減少し、電圧Ｖ２０が電圧Ｖ３０を上回るまでの時間が短縮され、負荷電流によらず一定値以内に制限される。これにより、負荷電流の変動に対する動作周波数（キャパシタ１３の充放電の周期）の変化が小さくなる。
【００３０】
以上のように、この実施例２のチャージポンプ回路は、実施例１における負帰還回路に対し、帰還信号にポンピングクロック（信号Ｖ５０）と同期した三角波を重畳させるようにしているので、実施例１と同様の利点に加えて、負荷電流に依存する動作周波数の変化を小さくすることができ、昇圧動作に伴う雑音対策が容易になるという利点がある。
【実施例３】
【００３１】
図６は、本発明の実施例２を示すチャージポンプ回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００３２】
このチャージポンプ回路は、図１中のダイオード１１に代えて差動増幅部３０から出力される電圧Ｖ３０に応じた電流を出力する電圧電流変換部６０を設けると共に、この電圧電流変換部６０からの出力電流を一定の周期でオン・オフ制御するためのクロック発振器７１とフリップフロップ（以下、「ＦＦ」という）７２を設けたものである。
【００３３】
電圧電流変換部６０は、非反転入力端子に電圧Ｖ３０が与えられる演算増幅器６１を有し、この演算増幅器６１の出力端子がＮＭＯＳ６２のゲートに接続されている。ＮＭＯＳ６２のソースは電源電圧ＶＤＤに接続され、ドレインは抵抗６３を介して接地電位ＧＮＤに接続されると共に、演算増幅器６１の反転入力端子に接続されている。更に、この電圧電流変換部６０は、ソースが電源電圧ＶＤＤに接続され、ゲートが演算増幅器６１の出力端子に接続されて、ＮＭＯＳ６２に流れる電流に比例した電流を流すＮＭＯＳ６４を有している。ＮＭＯＳ６２のドレインは、スイッチ用のＮＭＯＳ６５を介してノードＮ１１に接続されている。
【００３４】
クロック発振器７１は、電源電圧ＶＤＤや周囲温度に影響されずに一定周波数のクロック信号ＣＬＫを発生するもので、このクロック信号ＣＬＫがＦＦ７２のセット端子Ｓに与えられている。ＦＦ７２は、セット端子Ｓに“Ｈ”の信号が印加されたときにセットされて出力端子Ｑから“Ｈ”の信号を出力し、リセット端子Ｒに“Ｈ”の信号が印加されたときにリセットされて出力端子Ｑから“Ｌ”の信号を出力するものである。ＦＦ７２は反転出力端子／Ｑを有しており、この反転出力端子／Ｑから出力端子Ｑの信号を反転した信号を出力するようになっている。
【００３５】
ＦＦ７２のリセット端子Ｒには比較器５０の出力端子が接続され、出力端子Ｑは電圧電流変換部６０のＮＭＯＳ６５のゲートに接続され、反転出力端子／Ｑはバッファ１６の入力側に接続されている。
【００３６】
図７は、図６の動作を示す信号波形図である。
図７の時刻Ｔ１で、クロック発振器７１から出力されるクロック信号ＣＬＫが立ち上がると、ＦＦ７２がセットされて出力端子Ｑの信号が“Ｈ”となり、電圧電流変換部６０のＮＭＯＳ６５がオンとなる。同時に、ＦＦ７２の反転出力端子／Ｑの信号が“Ｌ”となり、バッファ１６の出力であるノードＮ１２の電圧Ｖ１２は接地電位ＧＮＤになる。これにより、ノードＮ１１の電圧Ｖ１１は、キャパシタ１３の端子間電圧まで急激に低下する。その後、キャパシタ１３は、電圧Ｖ３０に比例して電圧電流変換部６０から出力される電流によって充電され、ノードＮ１１の電圧Ｖ１１は上昇する。また、キャパシタ１３の充電により、差動増幅部２０から出力される電圧Ｖ２０も上昇する。
【００３７】
一方、電圧Ｖ１１の低下によりダイオード１４は逆バイアス状態となり、キャパシタ１５から負荷電流が供給され、ノードＮ１３の出力電圧ＯＵＴは徐々に低下する。出力電圧ＯＵＴの低下により、差動増幅部３０から出力される電圧Ｖ３０は徐々に上昇する。
る。
【００３８】
時刻Ｔ２において、電圧Ｖ２０が電圧Ｖ３０を上回ると、比較器５０から出力される信号Ｖ５０が“Ｈ”となり、ＦＦ７２がリセットされる。これにより、ＦＦ７２の出力端子Ｑの信号が“Ｌ”となり、電圧電流変換部６０のＮＭＯＳ６５がオフとなり、この電圧電流変換部６０からキャパシタ１３への充電電流は停止する。同時に、ＦＦ７２の反転出力端子／Ｑの信号が“Ｈ”となり、バッファ１６の出力であるノードＮ１２の電圧Ｖ１２は電源電圧ＶＤＤになり、ノードＮ１１の電圧Ｖ１１は、急激に上昇する。
【００３９】
キャパシタ１３に蓄えられていた電荷は、ダイオード１４を介してキャパシタ１５に移動するので、このキャパシタ１５の電圧、即ち、ノードＮ１５の出力電圧ＯＵＴは、ノードＮ１１の電圧Ｖ１１とほぼ同レベルまで急激に上昇する。その後、キャパシタ１３，１５から図示しない負荷に供給される電流により、電圧Ｖ１１及び出力電圧ＯＵＴは徐々に低下する。また、キャパシタ１３の放電に伴い、このキャパシタ１３の端子間電圧を増幅する差動増幅部２０の電圧Ｖ２０も、時間の経過と共に低下する。
【００４０】
時刻Ｔ３において、電圧Ｖ２０が、電圧Ｖ３０よりもヒステリシス幅ＶＨＹだけ下回ると、比較器５０から出力される信号Ｖ５０は“Ｌ”となる。但し、この時点ではＦＦ７２の状態は変化せず、キャパシタ１３，１６から負荷への電流供給が継続される。
【００４１】
時刻Ｔ４において、クロック発振器７１から出力されるクロック信号ＣＬＫが再び立ち上がると、ＦＦ７２がセットされ時刻Ｔ１と同様の動作が繰り返される。
【００４２】
以上のように、この実施例３のチャージポンプ回路は、キャパシタ１３への充電開始タイミングを、比較器５０の比較結果の信号Ｖ５０ではなく、クロック発振器７１から出力される一定周波数のクロック信号ＣＬＫで制御すると共に、このキャパシタ１３への充電電流を差動増幅部３０から出力される電圧Ｖ３０によって制御する電圧電流変換部６０を有している。これにより、チャージポンプ回路の動作周波数が一定（クロック信号ＣＬＫの周波数）になるので、実施例１と同様の利点に加えて、昇圧動作に伴う雑音対策が更に容易になるという利点がある。
【００４３】
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）  昇圧用のキャパシタ１３を１つ用いて、電源電圧ＶＤＤの２倍までの出力電圧ＯＵＴを生成する構成を説明したが、昇圧用のキャパシタを直列に複数個接続して更に高い出力電圧を生成することも可能である。
（ｂ）  スイッチ素子としてのダイオード１１，１４をトランジスタによるスイッチに変更し、このスイッチをバッファ１６の制御信号をもとに、デッドタイムを設けた信号でオン・オフ制御するようにしても良い。これにより、効率を更に向上させることが可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１を示すチャージポンプ回路の構成図である。
【図２】従来のチャージポンプ回路の構成図である。
【図３】図１の動作を示す信号波形図である。
【図４】本発明の実施例２を示すチャージポンプ回路の構成図である。
【図５】図４の動作を示す信号波形図である。
【図６】本発明の実施例３を示すチャージポンプ回路の構成図である。
【図７】図６の動作を示す信号波形図である。
【符号の説明】
【００４５】
１１，１４    ダイオード
１３，１５，４２    キャパシタ
１６    バッファ
２０，３０    差動増幅部
４０    基準電圧生成部
４１    ＮＭＯＳ
４３    抵抗
５０    比較器
６０    電圧電流変換部
７１    クロック発振器
７２    ＦＦ
【図１】
2009065819.tif 000003
【図２】
2009065819.tif 000004
【図３】
2009065819.tif 000005
【図４】
2009065819.tif 000006
【図５】
2009065819.tif 000007
【図６】
2009065819.tif 000008
【図７】
2009065819.tif 000009