(57)【要約】【課題】所定の配線層に形成されたＣＭＰ用のダミーパターンを有効に活用して、電源強化等の機能を有する半導体装置を提供する。【解決手段】本発明の半導体装置は、半導体基板上部の配線層Ｍ２に形成されたダミーパターン２４と、配線層Ｍ２と積層方向で対向する配線層Ｍ３に形成され所定の固定電位（電源電圧／グランド）が供給される固定電位用配線３０、３１、３２と、ダミーパターン２４と固定電位用配線３０、３１、３２とを電気的に接続するビア４０とを備えて構成される。【選択図】図１
2009252806.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上部の所定の配線層に形成されたダミーパターンと、
前記所定の配線層と積層方向で対向する配線層に形成され、所定の固定電位が供給される固定電位用配線と、
前記ダミーパターンと前記固定電位用配線とを電気的に接続するビアと、
を備えることを特徴とする半導体装置。
【請求項２】
前記所定の配線層には、同一形状を有する複数の前記ダミーパターンが互いに等間隔を置いて配置されることを特徴とする請求項１に記載の半導体装置
【請求項３】
各々の前記ダミーパターンは、複数の前記ビアを介して前記固定電位用配線に接続されることを特徴とする請求項２に記載の半導体装置
【請求項４】
前記所定の配線層には、同一の前記固定電位用配線に接続される隣接する前記ダミーパターンの間を接続する配線が形成されることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記固定電位用配線は、所定の電源電圧が供給される電源配線を含むことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記固定電位用配線は、前記所定の配線層の上層の配線層に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記固定電位用配線は、前記所定の配線層の下層の配線層に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記固定電位用配線は、前記所定の配線層の上層の配線層と下層の配線層にそれぞれ形成され、前記ビアは、前記ダミーパターンと前記上層の配線層の前記固定電位用配線を電気的に接続する第１のビアと、前記ダミーパターンと前記下層の配線層の前記固定電位用配線を電気的に接続する第２のビアとを含むことを特徴とする請求項１に記載の半導体装置。
【請求項９】
請求項１から８のいずれかに記載の半導体装置のレイアウト方法であって、
半導体基板上の各配線層のレイアウトデータに基づいて、前記所定の配線層において配線が存在しない領域に配置される前記ダミーパターンのデータを生成し、前記レイアウトデータのうち前記所定の配線層に対向する配線層に配置される前記固定電位用配線のデータを抽出し、前記固定電位用配線が前記ダミーパターンと積層方向で対向する場合は、前記固定用電位用配線と前記ダミーパターンを接続する前記ビアのデータを生成することを特徴とする半導体装置のレイアウト方法。
【請求項１０】
隣接する前記ダミーパターンが同電位に設定される場合は、前記ダミーパターンの間を接続する配線のデータをさらに生成することを特徴とする請求項９に記載の半導体装置のレイアウト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＰ法の表面平坦性を高めるためのダミーパターンが形成された半導体装置とそのレイアウト方法に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程においては、ＣＭＰ（Chemical Mechanical Polishing）法を用いて層間絶縁膜の表面の平坦化が行われる。このとき、配線層に形成されるパターンの分布の不均一性が存在すると、ＣＭＰ法により表面研磨された層間絶縁膜に段差が生じて平坦化に支障を来たすため、その対策として配線層にＣＭＰ用のダミーパターンを配置する手法が一般的に採用される。
【０００３】
図８は、上記のダミーパターンを採用した従来の半導体装置のレイアウト例を示す平面図である。図８に示すように、半導体装置の所定の配線層において、所定の電源電圧に接続される電源配線１０１、１０２、グランドに接続されるグランド配線１０３と、回路の配線を構成する信号配線１０４と、ＣＭＰ用の複数のダミーパターン１０５が形成されている。図９は、図８のレイアウトにおけるａ−ａ’断面の断面図である。図９においては、電源配線１０１、１０２、グランド配線１０３、信号配線１０４、ダミーパターン１０５が同じ配線層に形成された状態が示されている。
【０００４】
複数のダミーパターン１０５は、それぞれ同一形状に形成され、上述の電源配線１０１、１０２、グランド配線１０３、信号配線１０４が配置されない領域において一定間隔で規則的に配置されている。これにより、配線層内での導体パターンの不均一性が解消されるので、ＣＭＰ法を用いたときの表面平坦性が向上する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のＣＭＰ用のダミーパターンは、配線層内において電源等の配線とは接続されず、フローティング状態にするのが一般的である。配線層に多数のダミーパターンを形成する場合は、半導体装置の回路機能等に利用できないパターン比率が増大し、配線層の有効活用にはつながらない。一方、従来の半導体装置において、ダミーパターンをフローティング状態とせず、電源等の他の配線等に接続する構成が提案されている（例えば、特許文献１、２、３参照）。
【０００６】
近年、半導体装置の微細化に伴い、電源配線の強化が課題となっている。すなわち、多層の配線層を積層して各配線層に電源配線のパターンを形成する際、電源配線の面積を十分に確保することは難しく、かつ引き回しが複雑になるので、周囲の導体パターン等の影響で電源電圧が不安定になって回路の信頼性の低下につながる。しかし、上記各特許文献１〜３の構成は、ダミーパターンを電源配線に接続したとしても、電源配線の強化につながる手法ではなかった。
【０００７】
そこで、本発明はこれらの問題を解決するためになされたものであり、半導体装置において配線層にダミーパターンを形成し、ＣＭＰ法の表面平坦性を高める機能に加えて電源配線等の強化の役割を持たせてダミーパターンを有効活用し、回路の信頼性を向上させ、かつレイアウト効率の向上が可能な半導体装置とそのレイアウト方法を提供することを目的とする。
【特許文献１】特開２００１−２７４２５５号公報
【特許文献２】特開２００１−１１８９８８号公報
【特許文献３】特開２００６−２５３４９８号公報
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の半導体装置は、半導体基板上部の所定の配線層に形成されたダミーパターンと、前記所定の配線層と積層方向で対向する配線層に形成され、所定の固定電位が供給される固定電位用配線と、前記ダミーパターンと前記固定電位用配線とを電気的に接続するビアとを備えて構成される。
【０００９】
本発明に係る半導体装置によれば、電源配線等の固定電位用配線は、積層方向の所定の配線層のダミーパターンとビアを介して接続される。よって、固定電位用配線の面積及び接続経路はダミーパターンの領域に拡張されるので、固定電位用配線を強化することができる。これにより、一般にフローティング状態に保たれるＣＭＰ用のダミーパターンを有効に活用できるとともに、ダミーパターンは固定電位に安定的に保たれるので、周囲からのノイズの影響等を軽減して信頼性が向上する。
【００１０】
本発明において、前記所定の配線層には、同一形状を有する複数の前記ダミーパターンを、互いに等間隔を置いて配置してもよい。この場合、各々の前記ダミーパターンを、複数の前記ビアを介して前記固定電位用配線に接続してもよい。さらに、前記所定の配線層には、同一の前記固定電位用配線に接続される隣接する前記ダミーパターンの間を接続する配線を形成してもよい。
【００１１】
本発明において、前記固定電位用配線に、所定の電源電圧が供給される電源配線を含めてもよい。
【００１２】
本発明において、前記固定電位用配線を、前記所定の配線層の上層の配線層に形成してもよい。また、前記固定電位用配線を、前記所定の配線層の下層の配線層に形成してもよい。さらに、前記固定電位用配線を、前記所定の配線層の上層の配線層と下層の配線層にそれぞれ形成し、前記ビアに、前記ダミーパターンと前記上層の配線層の前記固定電位用配線を電気的に接続する第１のビアと、前記ダミーパターンと前記下層の配線層の前記固定電位用配線を電気的に接続する第２のビアとを含めてもよい。
【００１３】
上記課題を解決するために、本発明の半導体装置のレイアウト方法は、半導体基板上の各配線層のレイアウトデータに基づいて、前記所定の配線層において配線が存在しない領域に配置される前記ダミーパターンのデータを生成し、前記レイアウトデータのうち前記所定の配線層に対向する配線層に配置される前記固定電位用配線のデータを抽出し、前記固定電位用配線が前記ダミーパターンと積層方向で対向する場合は、前記固定用電位用配線と前記ダミーパターンを接続する前記ビアのデータを生成するものである。
【００１４】
本発明のレイアウト方法において、隣接する前記ダミーパターンが同電位に設定される場合は、前記ダミーパターンの間を接続する配線のデータをさらに生成してもよい。
【発明の効果】
【００１５】
本発明によれば、従来からのダミーパターンの機能であるＣＭＰ法の表面平坦性の向上に加え、新たな機能を付加することができる。すなわち、積層方向で対向する配線層に形成された電源配線等の固定電位用配線を、ビアを介してダミーパターンに接続したので、電源配線等をダミーパターンの領域まで拡張して強化することができる。特に、半導体装置の微細化に伴い電源配線等の面積を確保できない場合は、ダミーパターンを接続することにより電源配線等を強化する効果が大きい。また、ダミーパターンをフローティング状態に保つ場合に比べ、周囲配線との間に生じる寄生容量を防止してノイズの影響を確実に軽減することができる。また、ダミーパターンを上下の各配線層の固定電位用配線に接続すれば、上下の各配線層間でダミーパターンを経由する接続経路が形成されるので、電源配線等をより確実に強化することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の最良の実施形態について図面を参照しながら説明する。以下では、本発明を適用した半導体装置に関し、構造が異なる３つの実施形態について説明する。
【００１７】
［第１実施形態］
図１は、本発明の第１実施形態の半導体装置のレイアウト例を示す平面図である。図１のレイアウトは、半導体基板上に構成される一部の領域に対応するものであり、メタル配線を用いた２層の配線層Ｍ２、Ｍ３を示している。図１において、配線層Ｍ２に形成された電源配線２０、２１、グランド配線２２、信号配線２３、複数のダミーパターン２４、配線２５と、配線層Ｍ２の上層の配線層Ｍ３に形成された電源配線３０、３１及びグランド配線３２と、配線層Ｍ２及び配線層Ｍ３の間を電気的に接続する複数のビア４０が示されている。なお、図１の下部には、説明の便宜上、平面内で直交するＸ方向及びＹ方向をそれぞれ矢印で示している。
【００１８】
配線層Ｍ２の電源配線２０、２１は、半導体装置の回路に供給される所定の電源電圧に接続され、図１のＹ方向に延伸配置される。グランド配線２２は、基準となるグランド電位に接続され、図１のＹ方向に延伸配置される。配線層Ｍ２の信号配線２３は、半導体装置の回路を構成する回路素子に接続される配線パターンを含み、回路構成に応じた多様な接続経路に沿って配置される。
【００１９】
一方、配線層Ｍ２の複数のダミーパターン２４は、配線層Ｍ２の領域のうち、電源配線２０、２１、グランド配線２２、信号配線２３が存在しない領域に配置され、その基本的な役割はＣＭＰ法を用いたときの表面平坦性を向上することにある。個々のダミーパターン２４は同一サイズの矩形に形成され、隣接するダミーパターン２４が等しい間隔を置いて規則的に配置されている。第１実施形態において、複数のダミーパターン２４は、ＣＭＰ法の表面平坦性の向上に加えて、電源強化等の役割を併せ持つが、この点については後述する。
【００２０】
上層の配線層Ｍ３において、電源配線３０、３１は、半導体装置の回路に供給される所定の電源電圧に接続されるとともに、グランド配線３２は、基準となるグランド電位に接続される。これらの電源配線３０、３１及びグランド配線３２は、図１のＸ方向に延伸配置され、配線層Ｍ２の電源配線２０、２１及びグランド配線２２と直交する配置となっている。
【００２１】
なお、配線層Ｍ２の電源配線２０と配線層Ｍ３の電源配線３０が第１の電源電圧に共通接続され、配線層Ｍ２の電源配線２１と配線層Ｍ３の電源配線３１が第２の電源電圧に共通接続される。また、配線層Ｍ２のグランド配線２２と配線層Ｍ３のグランド配線３２が所定の接地電位に共通接続される。ただし、これらの組合せには限定されず、４つの電源配線２０、２１、３０、３１を、全て共通の電源電圧に接続する構成や、全て別々の電源電圧に接続する構成を採用してもよい。また、配線層Ｍ２の電源配線２０、２１及びグランド配線２２の延伸方向と、配線層Ｍ３の電源配線３０、３１及びグランド配線３２の延伸方向は、直交方向に限られず、平行方向あるいは多様な方向を含む配置に設定することができる。ただし、図１に示すように両者が直交する配置の場合は、レイアウトの有効利用の点でメリットがある。
【００２２】
図２は、図１のレイアウトにおけるＡ−Ａ’断面の断面図を示している。図２に示すように、複数のビア４０のうち所定数のビア４０は、下層の配線層Ｍ２のダミーパターン２４と上層の配線層Ｍ３の電源配線３０、３１及びグランド配線３２が積層方向に対向する位置に形成され、両者の間を電気的に接続している。また、他のビア４０は、下層の配線層Ｍ２と上層の配線層Ｍ３の間で、電源配線２０と電源配線３０の間と、電源配線２１と電源配線３１の間と、グランド配線２２とグランド配線３２の間を、それぞれの電気的に接続している。
【００２３】
図１に示すように、各々のダミーパターン２４に対して２個ずつのビア４０が配置されている。各々のダミーパターン２４の概ね半分の領域が、電源配線３０、３１及びグランド配線３２と積層方向で対向する配置となっており、その半分の領域に並列して２個のビア４０が配置されている。この場合、各々のダミーパターン２４の２個のビア４０は、電源配線３０、３１及びグランド配線３２の延伸方向に対応して、Ｘ方向に並ぶ配置となる。また、電源配線３０、３１及びグランド配線３２の直下において、隣接するダミーパターン２４同士が互いに配線２５を介して接続されている。
【００２４】
上記の構成において、例えば電源配線３０に着目すると、本来の導体パターンに加えて、下方に位置する５個のダミーパターン２４と１０個のビア４０を介して接続されることになる。よって、５個のダミーパターン２４が電源配線３０と同電位に保たれる。ダミーパターン２４がフローティング状態の場合は、電源配線３０が下方の電源配線２０と４個のビア４０を介して接続されるのみであるのに対し、接続される５個分のダミーパターン２４の分だけ導体パターンが拡張されるので、電源配線３０（及び電源配線２０）を強化する効果がある。ダミーパターン２４を接続しない場合に比べて、電源配線３０、２０のインピーダンスは低下する。この場合、電源配線３０、２０をフローティング状態としたときに周囲の配線との間で形成される寄生容量を防止できるので、ノイズの影響を受けにくくなる。
【００２５】
同様に、電源配線３１は、下方に位置する６個のダミーパターンと１２個のビア４０を介して接続されることになり、上記と同様の効果を得ることができる。また、グランド配線３２は、下方に位置する６個のダミーパターンと１２個のビア４０を介して接続されることになり、上記の電源強化に加えて、グランド強化の効果を得ることができる。
【００２６】
上記に加えて、各々のダミーパターン２４に２個ずつのビア４０を配置しているので、１個ずつのビア４０を配置する場合に比べ、電源強化の効果はより大きくなる。また、配線層Ｍ３の各配線の直下で隣接するダミーパターン２４同士が配線２５により接続されるので、この点も電源強化の増大に寄与する。なお、配線２５を介して接続されるダミーパターン２４については、１個ずつのビア４０を配置する構成を採用してもよい。また、各々のダミーパターン２４に、３個以上のビア４０を配置する構成を採用してもよい。
【００２７】
［第２実施形態］
図３は、本発明の第２実施形態の半導体装置のレイアウト例を示す平面図である。図３のレイアウトは、半導体基板上に構成される一部の領域に対応するものであり、メタル配線を用いた２層の配線層Ｍ１、Ｍ２を示している。第１実施形態と比べると、配線層Ｍ２の上層の配線層Ｍ３は、配線層Ｍ２の下層の配線層Ｍ１に置き換えられている。図３において、配線層Ｍ２に形成された電源配線２０、２１、グランド配線２２、信号配線２３、複数のダミーパターン２４については、図１の場合と同様に配置される。これらに加えて、下層の配線層Ｍ１に形成された電源配線１０、１１及びグランド配線１２と、配線層Ｍ２及び配線層Ｍ１の間を電気的に接続する複数のビア４１が示されている。また、図３の配線２５の配置については、図１の配線２５と相違がある。
【００２８】
下層の配線層Ｍ１には、電源配線１０、１１と、グランド配線１２が形成されている。電源配線１０、１１は、それぞれ配線層Ｍ２の電源配線２０、２１と同様の電源電圧に接続され、図３のＹ方向に延伸配置される。これらの電源配線１０、１１及びグランド配線１２は、配線層Ｍ２の電源配線２０、２１及びグランド配線２２と平行方向に、かつ広い線幅で配置されている。第２実施形態においても、配線層Ｍ１の各配線と配線層Ｍ２の各配線の配置及び接続関係は、限定されることはない。
【００２９】
図４は、図３のレイアウトにおけるＢ−Ｂ’断面の断面図を示している。図４に示すように、複数のビア４１のうち所定数のビア４１は、上層の配線層Ｍ２のダミーパターン２４と下層の配線層Ｍ１の電源配線１０、１１及びグランド配線１２が積層方向に対向する位置に形成され、両者の間を電気的に接続している。また、他のビア４１は、上層の配線層Ｍ２と下層の配線層Ｍ１の間で、電源配線２０と電源配線１０の間と、電源配線２１と電源配線１１の間と、グランド配線２２とグランド配線１２の間を、それぞれの電気的に接続している。図３の例では、配線層Ｍ２の電源配線２０、２１及びグランド配線２２と、配線層Ｍ１の電源配線１０、１１及びグランド配線１２が平行に配置されるので、両者を接続するビア４１の個数が多くなっている。
【００３０】
図３に示すように、各々のダミーパターン２４に対して２個又は４個のビア４１が配置されている。ダミーパターン２４の概ね半分の領域が、電源配線１０、１１及びグランド配線１２と積層方向で対向する場合、第１実施形態と同様に、２個のビア４１が配置される。ただし、ダミーパターン２４の２個のビア４１は、電源配線１０、１１及びグランド配線１２の延伸方向に対応して、Ｙ方向に並ぶ配置となる。これに対し、ダミーパターン２４の全体が、電源配線１０、１１及びグランド配線１２と積層方向で対向する場合、４個のビア４１が配置される。この場合、ダミーパターン２４の４個のビア４１は、Ｘ方向に２個、Ｙ方向に２個が並ぶ配置となる。また、電源配線１０、１１及びグランド配線１２の上方では、隣接するダミーパターン２４同士が互いに配線２５を介して接続されている。
【００３１】
上記の構成において、例えば電源配線１０に着目すると、本来の導体パターンに加えて、上方に位置する６個のダミーパターン２４と１６個のビア４１を介して接続され、これら６個のダミーパターン２４が電源配線１０と同電位に保たれる。同様に、電源配線１１は、７個のダミーパターン２４と１４個のビア４１を介して接続され、グランド配線１２は、４個のダミーパターン２４と１２個のビア４１を介して接続される。第２実施形態の場合も、第１実施形態と同様、電源配線１０、１１を強化する効果と、グランド配線１２の強化の効果を得ることができる。また、配線層Ｍ２の直下で隣接するダミーパターン２４同士を接続する配線２５についても、第１実施形態と同様に電源強化の増大に寄与する。
【００３２】
［第３実施形態］
図５は、本発明の第３実施形態の半導体装置のレイアウト例を示す平面図である。図５のレイアウトは、半導体基板上に構成される一部の領域に対応するものであり、メタル配線を用いた３層の配線層Ｍ１、Ｍ２、Ｍ３を示している。第３実施形態は、第１実施形態及び第２実施形態を組み合わせた点に特徴があり、配線層Ｍ２の上層の配線層Ｍ３及び下層の配線層Ｍ１の両方を含んでいる。図５において、配線層Ｍ２に形成された電源配線２０、２１、グランド配線２２、信号配線２３、複数のダミーパターン２４と、上層の配線層Ｍ３に形成された電源配線３０、３１及びグランド配線３２と、下層の配線層Ｍ１に形成された電源配線１０、１１及びグランド配線１２については、図１又は図３の場合と同様に配置される。
【００３３】
図６は、図５のレイアウトにおけるＣ−Ｃ’断面の断面図を示している。図６に示すように、配線層Ｍ２と上層の配線層Ｍ３を電気的に接続する複数のビア４０は図２と同様に配置されるとともに、配線層Ｍ２と下層の配線層Ｍ１を電気的に接続する複数のビア４１は図４と同様に配置される。従って、図５に示すように、所定の位置においてビア４０とビア４１が上下に重なって配置されている。このような位置のダミーパターン２４は、上下のビア４０、４１が両方接続され、上方の配線層Ｍ３と下層の配線層Ｍ１の双方に接続されている。
【００３４】
第３実施形態の構成を採用することにより、第１実施形態及び第２実施形態の作用、効果に加えて、図６に点線矢印で示す接続経路Ｐを形成することができる。図６の接続経路Ｐは、所定位置において上層の配線層Ｍ３から積層方向にビア４０、ダミーパターン２４、ビア４１を経由して下層の配線層Ｍ１に抜け、さらに他の位置において逆方向を経由して上層の配線層Ｍ３に達する。このように多層の配線層において立体的な接続経路を形成することができるので、より一層電源配線等の強化に効果がある。
【００３５】
［半導体装置のレイアウト方法］
次に、上記各実施形態の半導体装置について、上記のダミーパターン２４に関連するレイアウト方法を説明する。図７は、本実施形態の半導体装置のレイアウト処理のうち、本発明のダミーパターン２４に対応するレイアウト処理の流れを説明するフローチャートである。図７の処理が開始されると、半導体装置のレイアウトデータを取得した後に、配置対象のダミーパターン２４のデータを生成する（ステップＳ１）。ここで、取得済みのレイアウトデータには既に配線層Ｍ２の各配線のデータが含まれることを想定する。よって、ステップＳ１では、これらの各配線が存在しない領域に、図１の形状のダミーパターン２４を所定の間隔を置いて配置するためのデータが生成される。
【００３６】
次いで、配線層Ｍ２の上下の配線層Ｍ１、Ｍ３のレイアウトデータにおいて、所定の固定電位が供給される電源配線／グランド配線（以下、電源配線等と呼ぶ）のデータを抽出する（ステップＳ２）。そして、ステップＳ２で抽出したデータのうち、ステップＳ１で生成したダミーパターン２４と積層方向で重なる位置の電源配線等が存在するか否かを判別する（ステップＳ３）。
【００３７】
ステップＳ３の判別結果において、ダミーパターン２４と積層方向で重なる電源配線等が存在する場合は（ステップＳ３：ＹＥＳ）、該当する位置のダミーパターン２４に接続されるビア４０又は４１のデータを生成する（ステップＳ４）。このビア４０又は４１は、ダミーパターン２４の所定位置に所定の径で配置される。一方、ステップＳ３の判別結果において、ダミーパターン２４と積層方向で重なる電源配線等が存在しない場合は（ステップＳ３：ＮＯ）、ステップＳ４は実行されず、ダミーパターン２４に接続されるビア４０、４１のデータは生成されない。
【００３８】
次いで、ダミーパターン２４に予め設定された電位を比較し、隣接するダミーパターン２４同士が同電位であるか否かを判別する（ステップＳ５）。その結果、隣接するダミーパターン２４同士が同電位の場合は（ステップＳ５：ＹＥＳ）、両者の間を接続する配線２５のデータを配置して両者を接続する（ステップＳ６）。一方、隣接するダミーパターン２４の電位が異なる場合は（ステップＳ５：ＮＯ）、ステップＳ６は実行されず、隣接するダミーパターン２４は接続されない。
【００３９】
以上のステップＳ１〜Ｓ６の処理は、配置対象のダミーパターン２４のそれぞれに対して繰り返し実行され、上記各実施形態に示される複数のダミーパターン２４のデータを自動的に生成することができる。その結果、ビア４０、４１を介して電源配線等に接続される複数のダミーパターン２４の効果により、電源配線等が強化された信頼性の高いレイアウトを実現可能となる。
【００４０】
以上、第１〜第３実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、上記各実施形態では、複数のダミーパターン２４が同一の矩形に形成され、互いに所定間隔を置いて配置される場合を説明したが、ダミーパターン２４の形状や配置は限定されず、多様なダミーパターン２４に対して本発明を適用可能である。また、ダミーパターン２４が形成される配線層Ｍ２に、電源配線２０、２１、グランド配線２２、信号配線２３を設けない場合であっても本発明を適用することができる。さらに、ＣＭＰ法の表面平坦性の向上を目的としないダミーパターン２４を用いる場合であっても本発明を適用することができる。
【図面の簡単な説明】
【００４１】
【図１】第１実施形態の半導体装置のレイアウト例を示す平面図である
【図２】図１のレイアウトにおけるＡ−Ａ’断面の断面図である。
【図３】第２実施形態の半導体装置のレイアウト例を示す平面図である
【図４】図３のレイアウトにおけるＢ−Ｂ’断面の断面図である。
【図５】第３実施形態の半導体装置のレイアウト例を示す平面図である
【図６】図５のレイアウトにおけるＣ−Ｃ’断面の断面図である。
【図７】本実施形態の半導体装置のレイアウト処理のうち、本発明のダミーパターンに対応するレイアウト処理の流れを説明するフローチャートである。
【図８】ダミーパターンを採用した従来の半導体装置のレイアウト例を示す平面図である。
【図９】図８のレイアウトにおけるａ−ａ’断面の断面図である。
【符号の説明】
【００４２】
１０、１１、２０、２１、３０、３１…電源配線
１２、２２、３２…グランド配線
２３…信号配線
２４…ダミーパターン
２５…配線
４０、４１…ビア
Ｍ１、Ｍ２、Ｍ３…配線層
【図１】
2009252806.tif 000003
【図２】
2009252806.tif 000004
【図３】
2009252806.tif 000005
【図４】
2009252806.tif 000006
【図５】
2009252806.tif 000007
【図６】
2009252806.tif 000008
【図７】
2009252806.tif 000009
【図８】
2009252806.tif 000010
【図９】
2009252806.tif 000011