(57)【要約】【課題】  リカバリ損失をほぼゼロにすることが可能なＤＣ−ＤＣコンバータを提供する。【解決手段】  入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、時比率Ｄとしたとき、Ｖｏｕｔ＝Ｄ×（１−Ｄ)×Ｖｉｎとなる基本式が成立するＤＣ−ＤＣコンバータ１００において、トランス１５の２次側の整流素子をスイッチ素子１７，１８とし、インダクタの機能を有するトランス１５の二次側のスイッチ素子１８に並列にコンデンサ２０１とスイッチ素子２０２からなるアクティブクランプ回路２０と共振用コンデンサ２１を接続することにより、スイッチ素子のサージ電圧を抑制しつつゼロ電圧スイッチング（ＺＶＳ）を実現し、これによってリカバリ損失をほぼゼロにする。【選択図】      図１
2009065741.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電源の正極端及び負極端間にシリアル接続される第１及び第２のスイッチ素子と、
前記第１及び第２のスイッチ素子の中点に接続される第１のコンデンサと、
前記第１のコンデンサに１次側巻線の一方端が接続され、インダクタンスの機能を有する第１のトランスと、
前記第１のトランスの１次側巻線の他方端に１次側巻線の一方端が接続され、当該１次側巻線の他方端が前記入力直流電源の負極端に接続され、２次側巻線が前記第１のトランスの２次側巻線とシリアル接続される第２のトランスと、
前記第１及び第２のトランスそれぞれのシリアル接続された２次側巻線の両端間にシリアル接続され、前記第２のトランスの２次側巻線に接続される第３のスイッチ素子及び前記第１のトランスの２次側巻線に接続される第４のスイッチ素子と、
前記第１及び第２のトランスそれぞれのシリアル接続された２次側巻線の中点と前記第３及び第４のスイッチ素子の中点との間に接続され、その両端が出力端となる第２のコンデンサと、
前記第４のスイッチ素子の両端間に第３のコンデンサ及び第５のスイッチ素子をシリアル接続してなるアクティブクランプ回路と、
を具備することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
さらに、前記アクティブクランプ回路と共に前記第４のスイッチ素子の両端間に接続される共振用の第４のコンデンサを備えることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記入力直流電源の電源電圧をＶｉｎ、前記第２のコンデンサの両端に発生する出力電圧をＶｏｕｔ、時比率をＤとしたとき、Ｖｏｕｔ＝Ｄ×（１−Ｄ)×Ｖｉｎとなる基本式が成立することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第１及び第２のスイッチ素子については、それぞれ導通の防止、およびゼロ電圧スイッチングを実現するためのデッドタイム期間以外はどちらかのスイッチが必ずオンさせて動作させ、前記第３及び第４のスイッチ素子については、導通期間にオンさせて動作させ、前記アクティブクランプ回路の第５のスイッチ素子については、前記第１のトランスの２次側巻線に接続された第４のスイッチ素子がターンオフし、かつ、リカバリ電流が終了している期間にオンさせて動作させる制御手段を備えること特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項５】
入力直流電源の正極端及び負極端間にシリアル接続される第１及び第２のスイッチ素子と、
前記第１及び第２のスイッチ素子の中点に接続される第１のコンデンサと、
前記第１のコンデンサに１次側巻線の一方端が接続され、インダクタンスの機能を有する第１のトランスと、
前記第１のトランスの１次側巻線の他方端に１次側巻線の一方端が接続され、当該１次側巻線の他方端が前記入力直流電源の負極端に接続され、２次側巻線が前記第１のトランスの２次側巻線とシリアル接続される第２のトランスと、
前記第１及び第２のトランスそれぞれのシリアル接続された２次側巻線の両端間にシリアル接続され、前記第２のトランスの２次側巻線に接続される第３のスイッチ素子及び前記第１のトランスの２次側巻線に接続される第４のスイッチ素子と、
前記第１及び第２のトランスそれぞれのシリアル接続された２次側巻線の中点と前記第３及び第４のスイッチ素子の中点との間に接続され、その両端が出力端となる第２のコンデンサと、
前記第４のスイッチ素子の両端間に第３のコンデンサ及び第５のスイッチ素子をシリアル接続してなるアクティブクランプ回路と、
を具備することを特徴とするＤＣ−ＤＣコンバータに用いられ、
前記第１及び第２のスイッチ素子については、それぞれ導通の防止、およびゼロ電圧スイッチングを実現するためのデッドタイム期間以外はどちらかのスイッチが必ずオンさせて動作させ、
前記第３及び第４のスイッチ素子については、導通期間にオンさせて動作させ、
前記アクティブクランプ回路の第５のスイッチ素子については、前記第１のトランスの２次側巻線に接続された第４のスイッチ素子がターンオフし、かつ、リカバリ電流が終了している期間にオンさせて動作させることを特徴とするＤＣ−ＤＣコンバータのスイッチ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば商用電源をＤＣ（直流）化させて低電圧に変換させる降圧比の大きいＤＣ−ＤＣコンバータとそのスイッチ制御方法に関する。
【背景技術】
【０００２】
入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、時比率をＤとしたとき、Ｖｏｕｔ＝Ｄ×（１−Ｄ)×Ｖｉｎとなる基本式が成立するＤＣ−ＤＣコンバータにおいて、トランスの２次側に流れるターンオフ時の電流の傾きは、漏れインダクタンス成分により比較的緩やかな電流波形が得られる。このため、ターンオフ時のスイッチ素子のリカバリ電流は通常の方式のコンバータに比べて小さく、リカバリ損失も小さい（例えば特許文献１参照）。
【０００３】
しかし、導通損失を低減する目的でＦＥＴ（電界効果トランジスタ）等のスイッチ素子を使用する場合に、ＦＥＴのボディダイオードのリカバリ時間が長いため、リカバリ損失の増大、サージ電圧増大等の問題が生じる。特に、インダクタンスの機能を有するトランスの２次側に接続されたスイッチ素子に印加される電圧は、通常の方式のコンバータ方式に比べて高くなるため、その問題が深刻である。サージ電圧を抑えるための手段として、ＣＲスナバ回路、ＣＲＤスナバ回路等があるが、リカバリ損失として発生しまい、効率が悪化する。また、コンバータに使用するスイッチ素子のサージ電圧を抑えたとしても、ダイオードのリカバリ損失が発生するため、効率の低下が避けられない。
【特許文献１】特開２００７−０７４８３０公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
以上述べたように、従来のＤＣ−ＤＣコンバータでは、スイッチ素子のリカバリ損失、サージ電圧が効率面に大きな影響を及ぼしている。
【０００５】
本発明は上記の課題を解決すべく、スイッチ素子のサージ電圧を抑制しつつゼロ電圧スイッチング（ＺＶＳ）を実現し、リカバリ損失をほぼゼロにすることが可能なＤＣ−ＤＣコンバータとそのスイッチ制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記問題を解決するために、本発明に係るＤＣ−ＤＣコンバータは、入力直流電源の正極端及び負極端間にシリアル接続される第１及び第２のスイッチ素子と、前記第１及び第２のスイッチ素子の中点に接続される第１のコンデンサと、前記第１のコンデンサに１次側巻線の一方端が接続され、インダクタンスの機能を有する第１のトランスと、前記第１のトランスの１次側巻線の他方端に１次側巻線の一方端が接続され、当該１次側巻線の他方端が前記入力直流電源の負極端に接続され、２次側巻線が前記第１のトランスの２次側巻線とシリアル接続される第２のトランスと、前記第１及び第２のトランスそれぞれのシリアル接続された２次側巻線の両端間にシリアル接続され、前記第１のトランスの２次側巻線に接続される第３のスイッチ素子及び前記第２のトランスの２次側巻線に接続される第４のスイッチ素子と、前記第１及び第２のトランスそれぞれのシリアル接続された２次側巻線の中点と前記第３及び第４のスイッチ素子の中点との間に接続され、その両端が出力端となる第２のコンデンサと、前記第３のスイッチ素子の両端間に第３のコンデンサ及び第５のスイッチ素子をシリアル接続してなるアクティブクランプ回路とを具備することを特徴とする。
【０００７】
また、そのスイッチ制御方法は、前記第１及び第２のスイッチ素子については、それぞれ導通の防止、およびゼロ電圧スイッチングを実現するためのデッドタイム期間以外はどちらかのスイッチが必ずオンさせて動作させ、前記第３及び第４のスイッチ素子については、導通期間にオンさせて動作させ、前記アクティブクランプ回路の第５のスイッチ素子については、前記第１のトランスの２次側巻線に接続された第４のスイッチ素子がターンオフし、かつ、リカバリ電流が終了している期間にオンさせて動作させること特徴とする。
【０００８】
すなわち、上記構成によるＤＣ−ＤＣコンバータでは、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、時比率をＤとしたとき、Ｖｏｕｔ＝Ｄ×（１−Ｄ)×Ｖｉｎとなる基本式が成立するＤＣ−ＤＣコンバータにおいて、第１及び第２のトランスのシリアル接続された２次側巻線の両端に整流素子としての第３及び第４のスイッチ素子とし、第１のトランス側の第４のスイッチ素子に並列にコンデンサと第５のスイッチ素子からなるアクティブクランプ回路を接続することにより、スイッチ素子のサージ電圧を抑制しつつゼロ電圧スイッチング（ＺＶＳ）を実現し、これによってリカバリ損失をほぼゼロにする。
【発明の効果】
【０００９】
本発明によれば、サージ電圧を抑制しつつゼロ電圧スイッチング（ＺＶＳ）を実現し、リカバリ損失をほぼゼロにすることが可能なＤＣ−ＤＣコンバータとそのスイッチ制御方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１１】
図１は本発明に係るＤＣ−ＤＣコンバータの一実施形態を示す回路図である。図１に示すＤＣ−ＤＣコンバータ１００は、入力電圧源（Ｖｉｎ）１０より直流電圧が供給される。入力電圧源１０の正極側は、第１のスイッチ素子（例えばＦＥＴ）１１の一方端に接続され、この第１のスイッチ素子１１の他方端は、第２のスイッチ素子（例えばＦＥＴ）１２の一方端に接続され、第２のスイッチ素子１２の他方端は、入力電圧源１０の負極側に接続される。
【００１２】
上記のようにシリアル接続された第１のスイッチ素子１１と第２のスイッチ素子１２との接続中点は、第１のコンデンサ１３、インダクタ（コイル）１４、第１のトランス１５の１次側巻線１５１、第２のトランス１６の１次側巻線１６１を介して第２のスイッチ素子１２の他方端に接続される。尚、インダクタ１４は、第１のトランス１５の一次側巻線による機能に含まれるものとする。
【００１３】
第１のトランス１５の１次側巻線１５１に対向する２次側巻線１５２は、第２のトランス１６の２次側巻線１６２とシリアル接続される。第１及び第２のトランス１５，１６それぞれのシリアル接続された２次側巻線１５２，１６２の両端間には、第１のトランス１５の２次側巻線１５２に接続される第４のスイッチ素子（例えばＦＥＴ）１８及び第２のトランス１６の２次側巻線１６２に接続される第３のスイッチ素子（例えばＦＥＴ）１７がシリアル接続される。
【００１４】
上記２次側巻線１５２，１６２の接続中点と第３及び第４のスイッチ素子１７，１８の接続中点との間には第２のコンデンサ１９が接続され、その両端が出力端（直流出力電圧Ｖｏｕｔ）に接続される。上記第４のスイッチ素子１８の両端間には、第３のコンデンサ２０１及び第５のスイッチ素子（例えばＦＥＴ）２０２をシリアル接続してなるアクティブクランプ回路２０が接続される。また、このアクティブクランプ回路２０と共に第４のスイッチ素子１８の両端間には共振用の第４のコンデンサ２１が接続される。
【００１５】
ここで、上記第１乃至第５のスイッチ素子１１，１２，１７，１８，２０２の制御入力端は制御回路２２に接続され、この制御回路２２により、出力電圧Ｖｏｕｔの変化に応じて、それぞれ所定のタイミングでオン・オフ制御される。第１のスイッチ素子１１のオン／オフはドライブ信号ＤｒｖＡにより制御し、第２のスイッチ素子１２のオン／オフはドライブ信号ＤｒｖＢにより制御し、第３のスイッチ素子１７のオン／オフはドライブ信号ＤｒｖＣにより制御し、第４のスイッチ素子１８のオン／オフはドライブ信号ＤｒｖＤにより制御し、第５のスイッチ素子２０２のオン／オフはドライブ信号ＤｒｖＥにより制御するものとする。
【００１６】
上記構成において、以下、図２を参照してその動作を説明する。なお、説明のため、スイッチ素子、トランス、インダクタの電圧降下、スイッチ素子（２０２）以外のリカバリ電流は無視する。
【００１７】
ドライブ信号ＤｒｖＡ，ＤｒｖＢは、第１及び第２のスイッチ素子１１，１２の同時導通の防止、およびゼロ電圧スイッチングを実現するために、図２（ａ），（ｂ）に示すように、オフの期間（デッドタイム期間）以外はどちらかのスイッチ素子１１，１２が必ずオンするように制御させる。ドライブ信号ＤｒｖＣ、ドライブ信号ＤｒｖＤは、図２（ｃ），（ｄ）に示すように、それぞれ第３のスイッチ素子１７、第４のスイッチ素子１８に順方向電流が流れている期間にオンするように制御させる。ドライブ信号ＤｒｖＥは、図２（ｅ）に示すように、第５のスイッチ素子２０２にリカバリ電流が流れている期間を除いたドライブ信号ＤｒｖＤがオフの期間にオンするよう制御させる。
【００１８】
上記ドライブ信号によるスイッチ制御下において、コンデンサ１３、インダクタ１４、一次側巻線１５１，１６１を流れる電流Ｉｐを図２（ｆ）に示し、第３のスイッチ素子１７に流れる電流Ｉｒｅｃ１を図２（ｇ）に示し、第４のスイッチ素子１８に流れる電流Ｉｒｅｃ２を図２（ｈ）に示し、コンデンサ２１に流れる電流Ｉｓ１を図２（ｉ）に示し、アクティブクランプ回路２０に流れる電流Ｉｓ２を図２（ｊ）に示し、第４のスイッチ素子１８に係る電圧Ｖｒｅｃ２を図２（ｋ）に示す。
【００１９】
このとき、時比率Ｄは（１）式で定義される。  
Ｄ＝Ｔｏｎ／Ｔｓ      …（１）  
ただし、Ｔｏｎはドライブ信号ＤｒｖＡのオン時間、Ｔｓはスイッチング周期である。
【００２０】
また、第１のトランス１５の１次側巻線１５１の巻数をＮｌ１、第２のトランス１６の２次側巻線１５２の巻数をＮｌ２としたとき、巻数比ｎｌ１を（２）式のように定義し、  
ｎｌ１＝Ｎｌ１／Ｎｌ２      …（３）  
第２のトランス１６の１次側巻線１６１の巻数をＮｔ１、と２次側巻線１６２の巻数をＮｔ２としたとき、巻数比ｎｔ１を（４）式のように定義する。  
ｎｔ１＝Ｎｔ１／Ｎｔ２      …（４）
出力リップル電圧を最小にするには、第１、第２のトランス１５，１６それぞれの巻数比ｎｌ１，ｎｔ１を等しくすればよく、（５）式のように新たにｎと定義する。
【００２１】
ｎ＝ｎｌ１＝ｎｔ１      …（５）  
このとき、出力電圧は（６）式で表される。  
Ｖｏｕｔ＝Ｄ×（１−Ｄ）×Ｖｉｎ／ｎ      …（６）
よって、任意の出力電圧に設定する場合は、時比率、すなわちドライブ信号ＤｒｖＡのオン時間を変更することで可能となる。ドライブ信号ＤｒｖＢはドライブ信号ＤｒｖＡがオンの期間および、１次側スイッチ素子１１，１２のゼロ電圧スイッチングのためのデッドタイム以外にオンとなる信号である。ドライブ信号ＤｒｖＣは第３のスイッチ素子１７が順方向に電流が流れる期間、すなわち、ドライブ信号ＤｒｖＡのオン時間に第４のスイッチ素子１８との両導通期間を加えた期間にオンとなる信号である。ドライブ信号ＤｒｖＤは第４のスイッチ素子１８が順方向に電流が流れる期間、すなわち、ドライブ信号ＤｒｖＢのオン時間に第３のスイッチ素子１７との両導通期間を加えた期間にオンとなる信号である。ドライブ信号ＤｒｖＥは第４のスイッチ素子１８がターンオフし、そのリカバリ時間により電流が負側に流れ込む期間以降にオンし、ドライブ信号ＤｒｖＡがオフするまでの期間オンとなる信号である。
【００２２】
上記信号で動作させると、アクティブクランプ回路２０のコンデンサ２０１には、入力電圧Ｖｉｎとコンデンサ１３に印加される電圧Ｖｉｎ×Ｄの差分に巻数ｎを除した電圧  
（Ｖｉｎ−Ｖｉｎ×Ｄ）／ｎ＝Ｖｉｎ（１−Ｄ）／ｎ      …（７）  
が印加される。この電圧は、コンデンサ容量が第４のスイッチ素子１８のリカバリ電流×リカバリ時間に比べて十分大きい場合にクランプされる。
【００２３】
ドライブ信号ＤｒｖＢがオフになると、第４のスイッチ素子１８に流れる電流Ｉｒｅｃ２（図２（ｈ））は徐々に減少し始め、スイッチ素子１８がオフになっても、スイッチ素子１８の整流作用により徐々に０に近づき、さらにリカバリ電流によりマイナス方向に流れ始め、スイッチ素子１８固有のリカバリ時間と電流の傾きに依存するピーク点に達すると、マイナス方向の電流Ｉｓ１（図２（ｉ））が共振用コンデンサ２１から流れ始める。インダクタ１４と共振用コンデンサ２１の共振ピーク電流に達すると、アクティブクランプ回路２０から電流Ｉｓ２（図２（ｊ））が流れ始める。この期間に第４のスイッチ素子１８に印加される電圧Ｖｒｅｃ２はゼロから緩やかに（７）式の電圧値に達する（いわゆるゼロ電圧スイッチング（ＺＶＳ））ため、リカバリ電流とスイッチ素子１８に印加される電圧Ｖｒｅｃ２により発生するリカバリ損失は殆ど発生させずにスイッチング可能となる。スイッチ素子１８のオフからオンのスイッチング期間も同様の現象となるため、スイッチング損失は殆ど発生しない。
【００２４】
以上に述べたように、上記実施形態の構成によれば、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、時比率をＤとしたとき、Ｖｏｕｔ＝Ｄ×（１−Ｄ)×Ｖｉｎとなる基本式が成立するＤＣ−ＤＣコンバータ１００において、トランス１５の２次側の整流素子をスイッチ素子１７，１８とし、インダクタの機能を有するトランス１５の二次側のスイッチ素子１８に並列にコンデンサ２０１とスイッチ素子２０２からなるアクティブクランプ回路２０と共振用コンデンサ２１を接続することにより、スイッチ素子のサージ電圧を抑制しつつゼロ電圧スイッチング（ＺＶＳ）を実現し、これによってリカバリ損失をほぼゼロにすることができ、サージ電圧の抑制、効率を向上させることができる。
【００２５】
尚、図１の実施形態において、第５のスイッチ素子２０２は出力端の負電圧（−Ｖ０）側に接続されているが、出力端の正電圧（＋Ｖ０）側に接続されていても同様の効果が得られる。また、この第５のスイッチ素子２０２は、ＰチャンネルＦＥＴでも同様の効果が得られる。また、アクティブクランプ回路２０において、コンデンサ２０１とスイッチ素子２０２を入れ替えても同様の効果が得られる。ＤｒｖＣ、ＤｒｖＤ、ＤｒｖＥの制御は、効率が特に問題なければ、固定の値としてもかまわない。また、共振用に用いる第４のコンデンサ２１は効率等で特に問題なければなくてもかまわない。
【００２６】
その他、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００２７】
【図１】本発明に係るＤＣ−ＤＣコンバータの一実施形態を示す回路図。
【図２】図１に示すＤＣ−ＤＣコンバータの動作原理を説明するために各部の出力状態を示す波形図。
【符号の説明】
【００２８】
１００…ＤＣ−ＤＣコンバータ、１１…第１のスイッチ素子、１２…第２のスイッチ素子、１３…第１のコンデンサ、１４…インダクタ、１５…第１のトランス、１５１…１次側巻線、１５２…２次側巻線、１６…第２のトランス、１６１…１次側巻線、１６２…２次側巻線、１７…第３のスイッチ素子、１８…第４のスイッチ素子、１９…第２のコンデンサ、２０…アクティブクランプ回路、２０１…第３のコンデンサ、２０２…第５のスイッチ素子、２１…第４のコンデンサ、２２…制御回路、ＤｒｖＡ，ＤｒｖＢ，ＤｒｖＣ，ＤｒｖＤ，ＤｒｖＥ。
【図１】
2009065741.tif 000003
【図２】
2009065741.tif 000004