(57)【要約】【課題】信頼性試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することを目的とする。【解決手段】  奇数番走査線にそれぞれ接続された接続配線からなる第１配線群と、  偶数番走査線にそれぞれ接続された接続配線からなる第２配線群と、  それぞれ検査信号が供給される第１検査配線、第２検査配線、第３検査配線、及び、第４検査配線を含む検査部と、を備え、  第１配線群において、隣接する接続配線は、絶縁膜を介して異なる層に配置されるとともに検査部において異なる検査配線に接続され、且つ、同一層で隣接する接続配線は、検査部において異なる検査配線に接続され、  第２配線群において、各接続配線は、アクティブエリアにおいて隣接する奇数番走査線に接続された検査配線とは異なる検査配線に接続されたことを特徴とする。【選択図】      図７
2009093023.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状の画素によって構成されたアクティブエリアにおいて、各画素の行方向に沿って形成され、前記画素をオン・オフさせるための走査信号が供給される走査線と、
前記アクティブエリアにおいて、各画素の列方向に沿って形成され、前記画素に書き込む映像信号が供給される信号線と、
前記アクティブエリア外の一端側に配置され、奇数番走査線にそれぞれ接続された接続配線からなる第１配線群と、
前記アクティブエリア外の他端側に配置され、偶数番走査線にそれぞれ接続された接続配線からなる第２配線群と、
それぞれ検査信号が供給される第１検査配線、第２検査配線、第３検査配線、及び、第４検査配線を含む検査部と、を備え、
前記第１配線群において、隣接する接続配線は、絶縁膜を介して異なる層に配置されるとともに前記検査部において異なる検査配線に接続され、且つ、同一層で隣接する接続配線は、前記検査部において異なる検査配線に接続され、
前記第２配線群において、各接続配線は、前記アクティブエリアにおいて隣接する奇数番走査線に接続された検査配線とは異なる検査配線に接続されたことを特徴とする表示装置。
【請求項２】
前記第１配線群は、第１走査線と前記第１検査配線とに接続された第１接続配線と、前記第１接続配線に隣接するとともに前記第１接続配線とは異なる層に配置され第３走査線と前記第２検査配線とに接続された第３接続配線と、前記第３接続配線に隣接するとともに前記第１接続配線と同一層に配置され第５走査線と前記第３検査配線とに接続された第５接続配線と、前記第５接続配線に隣接するとともに前記第３接続配線と同一層に配置され第７走査線と前記第４検査配線とに接続された第７接続配線と、を有し、
前記第２配線群は、第２走査線と前記第３検査配線または前記第４検査配線とに接続された第２接続配線と、前記第２接続配線に隣接するとともに前記第２接続配線とは異なる層に配置され第４走査線と前記第１検査配線または前記第４検査配線とに接続された第４接続配線と、前記第４接続配線に隣接するとともに前記第２接続配線と同一層に配置され第６走査線と前記第１検査配線または前記第２検査配線とに接続された第６接続配線と、前記第６接続配線に隣接するとともに前記第４接続配線と同一層に配置され第８走査線と前記第２検査配線または前記第３検査配線とに接続された第８接続配線と、を有することを特徴とする請求項１に記載の表示装置。
【請求項３】
マトリクス状の画素によって構成されたアクティブエリアにおいて、各画素の行方向に沿って形成され、前記画素をオン・オフさせるための走査信号が供給される走査線と、
前記アクティブエリアにおいて、各画素の列方向に沿って形成され、前記画素に書き込む映像信号が供給される信号線と、
前記アクティブエリア外に配置され、前記信号線にそれぞれ接続された接続配線からなる配線群と、
それぞれ検査信号が供給される第１検査配線及び第２検査配線を含む検査部と、を備え、
前記配線群において、隣接する接続配線は、絶縁膜を介して異なる層に配置され、且つ、隣接する２本一組の接続配線対が前記検査部において異なる検査配線に接続されたことを特徴とする表示装置。
【請求項４】
前記配線群は、第１信号線と前記第１検査配線とに接続された第１接続配線と、前記第１接続配線に隣接するとともに前記第１接続配線とは異なる層に配置され第２信号線と前記第１検査配線とに接続された第２接続配線と、前記第２接続配線に隣接するとともに前記第１接続配線と同一層に配置され第３信号線と前記第２検査配線とに接続された第３接続配線と、前記第３接続配線に隣接するとともに前記第２接続配線と同一層に配置され第４信号線と前記第２検査配線とに接続された第４接続配線と、を有することを特徴とする表示装置。
【請求項５】
前記接続配線は、それぞれの中途部に信号供給源の出力端子に接続されるパッドを備えたことを特徴とする請求項１または２に記載の表示装置。
【請求項６】
前記接続配線は、前記信号線または前記走査線と同一層に配置され、
前記接続配線のそれぞれは、前記パッドから前記アクティブエリアまでの間で同数の接続部を介することを特徴とする請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置に係り、特に、アクティブエリアの外周に高密度に配置された配線を備える表示装置に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置は、マトリクス状の画素によって構成されたアクティブエリアを備えている。このアクティブエリアは、画素の行方向に沿って延在する複数の走査線、画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。これら各走査線及び各信号線は、アクティブエリアの外周に引き出されている。
【０００３】
近年では、高精細化による画素数の増加及び狭額縁化の要求に伴い、アクティブエリア及びアクティブエリアの外周において、走査線や信号線などの各種配線は、細い線幅でしかも僅かな隙間で隣接するように配置する必要がある。表示装置に備えられる各種配線の高密度化を可能とする技術として特許文献１に記載の技術が知られている。
【特許文献１】特開２００６−２０９０８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、信頼性試験における不良・問題の発生試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
この発明の第１の態様による表示装置は、
マトリクス状の画素によって構成されたアクティブエリアにおいて、各画素の行方向に沿って形成され、前記画素をオン・オフさせるための走査信号が供給される走査線と、
前記アクティブエリアにおいて、各画素の列方向に沿って形成され、前記画素に書き込む映像信号が供給される信号線と、
前記アクティブエリア外の一端側に配置され、奇数番走査線にそれぞれ接続された接続配線からなる第１配線群と、
前記アクティブエリア外の他端側に配置され、偶数番走査線にそれぞれ接続された接続配線からなる第２配線群と、
それぞれ検査信号が供給される第１検査配線、第２検査配線、第３検査配線、及び、第４検査配線を含む検査部と、を備え、
前記第１配線群において、隣接する接続配線は、絶縁膜を介して異なる層に配置されるとともに前記検査部において異なる検査配線に接続され、且つ、同一層で隣接する接続配線は、前記検査部において異なる検査配線に接続され、
前記第２配線群において、各接続配線は、前記アクティブエリアにおいて隣接する奇数番走査線に接続された検査配線とは異なる検査配線に接続されたことを特徴とする。
【０００６】
この発明の第２の態様による表示装置は、
マトリクス状の画素によって構成されたアクティブエリアにおいて、各画素の行方向に沿って形成され、前記画素をオン・オフさせるための走査信号が供給される走査線と、
前記アクティブエリアにおいて、各画素の列方向に沿って形成され、前記画素に書き込む映像信号が供給される信号線と、
前記アクティブエリア外に配置され、前記信号線にそれぞれ接続された接続配線からなる配線群と、
それぞれ検査信号が供給される第１検査配線及び第２検査配線を含む検査部と、を備え、
前記配線群において、隣接する接続配線は、絶縁膜を介して異なる層に配置され、且つ、隣接する２本一組の接続配線対が前記検査部において異なる検査配線に接続されたことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、信頼性試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。
【０００９】
図１に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネル１を備えている。この液晶表示パネル１は、一対の基板すなわちアレイ基板３及び対向基板４と、これらの一対の基板の間に光変調層として保持された液晶層５と、によって構成されている。この液晶表示パネル１は、画像を表示する略矩形状のアクティブエリア６を備えている。このアクティブエリア６は、マトリクス状に配置された複数の画素ＰＸや、各画素ＰＸに駆動信号を供給する複数の信号供給配線などによって構成されている。
【００１０】
アレイ基板３は、アクティブエリア６に配置された信号供給配線として、例えば、画素ＰＸの行方向に沿って形成された複数の走査線Ｙ（１、２、３、…、ｍ）や、画素ＰＸの列方向に沿って形成された複数の信号線Ｘ（１、２、３、…、ｎ）などを備えている。これらの走査線Ｙ及び信号線Ｘは、絶縁層を介して互いに異なる層に配置されている。また、アレイ基板３は、アクティブエリア６において、これらの走査線Ｙと信号線Ｘとの交差部付近において画素ＰＸ毎に配置されたスイッチング素子７、このスイッチング素子７に接続された画素電極８などを備えている。
【００１１】
スイッチング素子７は、例えば、薄膜トランジスタ（ＴＦＴ）などで構成されている。このスイッチング素子７のゲート電極７Ｇは、対応する走査線Ｙに電気的に接続されている（あるいは走査線と一体に形成されている）。スイッチング素子７のソース電極７Ｓは、対応する信号線Ｘに電気的に接続されている（あるいは信号線と一体に形成されている）。スイッチング素子７のドレイン電極７Ｄは、対応する画素ＰＸの画素電極８に電気的に接続されている（あるいは画素電極と一体に形成されている）。
【００１２】
画素電極８は、バックライト光を選択的に透過して画像を表示する透過型の液晶表示装置においては、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する導電材料によって形成される。また、画素電極８は、対向基板４側から入射する外光を選択的に反射して画像を表示する反射型の液晶表示装置においては、アルミニウム（Ａｌ）などの光反射性を有する導電材料によって形成される。
【００１３】
対向基板４は、アクティブエリア６において、複数の画素ＰＸに共通の対向電極９などを備えている。この対向電極９は、ＩＴＯなどの光透過性を有する導電材料によって形成されている。これらのアレイ基板３及び対向基板４は、画素電極８と対向電極９とを対向させた状態で配設され、これらの間に隙間を形成する。液晶層５は、アレイ基板３と対向基板４との隙間に封止された液晶組成物によって形成されている。
【００１４】
カラー表示タイプの液晶表示装置では、液晶表示パネル１は、複数種類の画素、例えば赤（Ｒ）を表示する赤色画素、緑（Ｇ）を表示する緑色画素、青（Ｂ）を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらのカラーフィルタは、アレイ基板３または対向基板４の主面に配置される。また、アクティブエリア６において、赤色画素、緑色画素、及び、青色画素は、それぞれ信号線Ｘに平行なストライプ状に配置されている。
【００１５】
液晶表示パネル１は、アクティブエリア６の外側に位置する外周部１０に、第１配線群２１、第２配線群２２、第３配線群２３、第１接続部３１、及び、第２接続部３２を備えている。
【００１６】
第１配線群２１は、アクティブエリア６の一端側に配置され、奇数番走査線Ｙ（１、３、５、９、…）にそれぞれ接続された接続配線ＷＹからなる。第２配線群２２は、アクティブエリア６の他端側（すなわち、アクティブエリア６を挟んで第１配線群２１とは反対側）に配置され、偶数番走査線Ｙ（２、４、６、８、…）にそれぞれ接続された接続配線ＷＹからなる。第３配線群２３は、信号線Ｘ（１、２、３、４、…）のそれぞれに接続された接続配線ＷＸからなる。
【００１７】
第１接続部３１は、信号供給配線に駆動信号を供給する信号供給源として機能する駆動ＩＣチップ１１と接続可能である。駆動ＩＣチップ１１と第１接続部３１とは、例えば異方性導電膜を介して電気的及び機械的に接続される。第２接続部３２は、信号供給源として機能するフレキシブル・プリンテッド・サーキットＦＰＣと接続可能である。フレキシブル・プリンテッド・サーキットＦＰＣと第２接続部３２とは、例えば異方性導電膜を介して電気的及び機械的に接続される。図１に示した例では、これらの第１接続部３１及び第２接続部３２は、対向基板４の端部４Ａより外方に延在したアレイ基板３の延在部１０Ａ上に配置されている。
【００１８】
液晶表示パネル１に実装される駆動ＩＣチップ１１は、アクティブエリア６の各信号線Ｘに駆動信号（映像信号）を供給する信号線駆動部１１Ｘの少なくとも一部、及び、アクティブエリア６の各走査線Ｙに駆動信号（走査信号）を供給する走査線駆動部１１Ｙの少なくとも一部を有している。
【００１９】
走査線駆動部１１Ｙは、奇数番走査線Ｙ（１、３、５、…）に対して駆動信号を出力する第１駆動部１１Ｙ１、及び、偶数番走査線Ｙ（２、４、６、…）に対して駆動信号を出力する第２駆動部１１Ｙ２を含んでいる。これらの第１駆動部１１Ｙ１及び第２駆動部１１Ｙ２は、信号線駆動部１１Ｘを挟んだ両側にそれぞれ配置されている。
【００２０】
第１駆動部１１Ｙ１は、第１配線群２１を介して奇数番走査線Ｙ（１、３、５、…）と電気的に接続されている。この第１配線群２１は、奇数番走査線Ｙ（１、３、５、…）のそれぞれに接続された接続配線ＷＹ（１、３、５、…）によって構成されている。つまり、第１駆動部１１Ｙ１から出力された走査信号は、各接続配線ＷＹ（１、３、５、…）を介して対応する奇数番走査線Ｙ（１、３、５、…）に供給され、奇数行目の画素ＰＸをオン・オフさせる。すなわち、奇数行目の各画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された走査信号に基づいてオン・オフ制御される。
【００２１】
第２駆動部１１Ｙ２は、第２配線群２２を介して偶数番走査線Ｙ（２、４、６、…）と電気的に接続されている。この第２配線群２２は、偶数番走査線Ｙ（２、４、６、…）のそれぞれに接続された接続配線ＷＹ（２、４、６、…）によって構成されている。つまり、第２駆動部１１Ｙ２から出力された走査信号は、各接続配線ＷＹ（２、４、６、…）を介して対応する偶数番走査線Ｙ（２、４、６、…）に供給され、偶数行目の画素ＰＸをオン・オフさせる。すなわち、偶数行目の各画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された走査信号に基づいてオン・オフ制御される。
【００２２】
信号線駆動部１１Ｘは、第３配線群２３を介して各信号線Ｘ（１、２、３、…）と電気的に接続されている。この第３配線群２３は、信号線Ｘ（１、２、３、…）のそれぞれに接続された接続配線ＷＸ（１、２、３、…）によって構成されている。つまり、信号線駆動部１１Ｘから出力された映像信号は、各接続配線ＷＸ（１、２、３、…）を介して対応する各信号線Ｘ（１、２、３、…）に供給される。各列の各画素ＰＸに含まれるスイッチング素子７は、オンしたタイミングで対応する信号線Ｘから供給された映像信号を画素電極８に書き込む。
【００２３】
第１接続部３１及び第２接続部３２は、信号供給配線に供給される駆動信号を入力する（つまり、信号供給源の出力端子と接続される）ための複数のパッドを備えている。特に、第１接続部３１は、図２に示すように、信号供給配線の本数と同数あるいはそれ以上の数のパッドＰＤを備えている。すなわち、パッドＰＤは、駆動ＩＣチップ１１の走査線駆動部１１Ｙ及び信号線駆動部１１Ｘの出力端子にそれぞれ対応している。
【００２４】
このようなパッドＰＤは、第１配線群２１の接続配線ＷＹ（１、３、５、…）、第２配線群２２の接続配線ＷＹ（２、４、６、…）、及び、第３配線群２３の接続配線ＷＸ（１、２、３、…）におけるそれぞれの中途部（すなわち、アクティブエリア６と後述する検査部との間）に設けられている。
【００２５】
上述したような構成の表示装置においては、近年、高精細化による画素数の増加とともに狭額縁化の要求に伴い、隣接する配線間でのショートや各配線の断線を招くことなく、限られた額縁スペース（外周部１０）に高密度で配線を配置する必要性に迫られている。特に、接続配線ＷＹは、外周部１０の小スペースを利用して、各走査線Ｙとの接続のために引き回されており、高密度化への要望が大きい。また、接続配線ＷＸについては、アクティブエリア６と第１接続部３１との限られたスペースを利用して、各信号線Ｘとの接続のために引き回されており、高密度化への要望が大きい。
【００２６】
そこで、この実施の形態に係る表示装置においては、互いに隣接する接続配線は、絶縁層を介してそれぞれ異なる層に配置されている。すなわち、図３に示すように、一方向に並んで配置された第１接続配線５１、第２接続配線５２、第３接続配線５３、及び、第４接続配線５４のうち、第１接続配線５１及び第３接続配線５３は、絶縁層５０の下層に配置され、また、第２接続配線５２及び第４接続配線５４は、絶縁層５０の上層に配置されている。このような構成により、狭額縁化及び高密度配線が可能となる。
【００２７】
例えば、第１接続配線５１、第２接続配線５２、第３接続配線５３、及び、第４接続配線５４の線幅をそれぞれａ１、ａ２、ａ３、及び、ａ４とし、これらの接続配線間の隙間をｂとしたとき、同一層に配置される接続配線のピッチ、たとえば第１接続配線５１と第３接続配線５３とのピッチとして、（ａ１＋ｂ）以上（ａ１＋ａ２＋２＊ｂ）以下に設定することが可能である。同様に、第２接続配線５２と第４接続配線５４とのピッチとして、（ａ２＋ｂ）以上（ａ２＋ａ３＋２＊ｂ）以下に設定することが可能である。このように、すべての接続配線を隙間ｂで同一層に配置した場合より狭額縁化及び配線の高密度化が可能となる。
【００２８】
つまり、額縁スペースの縮小及び額縁上に配置される接続配線の高密度化を可能としながら、隣接する接続配線間でのショートの発生を防止するのに十分な隙間及び各接続配線の断線の発生を防止するのに十分な線幅を確保できるため、信頼性試験における不良・問題の発生及び製造歩留まりの高い表示装置を提供することができる。
【００２９】
特に、図１に示したようなアクティブエリア６の両側から走査信号を供給するようなレイアウトにおいては、走査線Ｙに接続される接続配線ＷＹの高密度化が可能となり、外周部１０のアクティブエリア６を挟んだ両端側における額縁サイズを縮小することが可能となる。信号線Ｘに接続される接続配線ＷＸの高密度化も可能となり、駆動ＩＣチップ１１のサイズの縮小にも対応可能となる。
【００３０】
また、これらの２つの異なる層に互いに配置された第１乃至第４接続配線は、それぞれアクティブエリア６内の各種配線または電極などの金属材料をパターニングする工程で同時に形成可能である。例えば、第１接続配線５１及び第３接続配線５３は走査線Ｙと同一工程で形成し、第２接続配線５２及び第４接続配線５４は信号線Ｘと同一工程で形成可能である。つまり、このような多層構造の接続配線群を形成するにあたり、別途の工程が増えることがなく、製造歩留まりの悪化を招くことはない。
【００３１】
次に、接続配線の構造例について説明する。なお、ここでは、一例として、信号供給配線は奇数番走査線Ｙ（１、３、５、７、…）であり、各走査線Ｙに接続された接続配線ＷＹ（１、３、５、７、…）の中途部にパッドＰＤが設けられた場合について説明する。
【００３２】
図４に示した例では、走査線Ｙ（１、５、…）に接続された接続配線ＷＹ（１、５、…）は、走査線Ｙと同一層に配置されている。また、走査線Ｙ（３、７、…）に接続された接続配線ＷＹ（３、７、…）は、走査線Ｙとは異なる層例えば図示しない信号線Ｘと同一層に配置されている。なお、アクティブエリア６における全ての走査線Ｙは、当然のことながら同一層に配置されている。
【００３３】
ここでは、接続配線ＷＹ（３、７、…）は、接続配線ＷＹ（１、５、…）より上層に配置され、これらの層間に絶縁層が介在している。すなわち、接続配線ＷＹ１は図３に示した第１接続配線５１に相当し、接続配線ＷＹ３は第２接続配線５２に相当し、接続配線ＷＹ５は第３接続配線５３に相当し、接続配線ＷＹ７は第４接続配線５４に相当する。
【００３４】
第１接続配線５１及び第３接続配線５３は、走査線Ｙと同一層に配置されていながら不連続であり、接続部Ｊ１を介して電気的に接続されている。ここでは、第１接続配線５１と走査線Ｙ１とを接続する接続部Ｊ１の構造について説明する。
【００３５】
すなわち、図５に示すように、第１接続配線５１は、走査線Ｙ１と同一層に配置されており、第１絶縁層ＩＬ１によって覆われている。接続部Ｊ１は、第１絶縁層ＩＬ１を覆う第２絶縁層ＩＬ２上に配置されている。この接続部Ｊ１は、第１絶縁層ＩＬ１及び第２絶縁層ＩＬ２を第１接続配線５１まで貫通するコンタクトホールを介して第１接続配線５１と電気的に接続されているとともに、第１絶縁層ＩＬ１及び第２絶縁層ＩＬ２を走査線Ｙ１まで貫通するコンタクトホールを介して走査線Ｙ１と電気的に接続されている。
【００３６】
第２接続配線５２及び第４接続配線５４は、走査線Ｙとは異なる層に配置され、接続部Ｊ２を介して電気的に接続されている。ここでは、第２接続配線５２と走査線Ｙ３とを接続する接続部Ｊ２の構造について説明する。
【００３７】
すなわち、図６に示すように、第２接続配線５２は、走査線Ｙ３を覆う第１絶縁層ＩＬ１上に配置されている。接続部Ｊ２は、第２接続配線５２を覆う第２絶縁層ＩＬ２上に配置されている。この接続部Ｊ２は、第２絶縁層ＩＬ２を第２接続配線５２まで貫通するコンタクトホールを介して第２接続配線５２と電気的に接続されているとともに、第１絶縁層ＩＬ１及び第２絶縁層ＩＬ２を走査線Ｙ３まで貫通するコンタクトホールを介して走査線Ｙ３と電気的に接続されている。
【００３８】
これらの接続部Ｊ１及び接続部Ｊ２は、アクティブエリア６内における金属パターンの形成工程で同時に形成可能であり、例えば、画素電極８と同一材料によって形成可能である。このため、接続部Ｊ１及び接続部Ｊ２を形成するために別途の工程が増えることはない。
【００３９】
上述したように、外周部に配置される複数の接続配線のうち、互いに隣接する接続配線は、それぞれ異なる層に配置されている。これにより、外周部に配置される接続配線間でのショートの発生を抑制可能な配線間の隙間を確保するとともに各接続配線の断線の発生を抑制可能な配線幅を確保する一方で、外周部の縮小化が可能となるとともに接続配線の高密度化が可能となる。したがって、信頼性試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線化を可能とすることができる。
【００４０】
また、互いに隣接する接続配線は、それぞれ異なる層に配置されている一方で、パッドからアクティブエリアまでの間に同数の接続部を介している。このため、比較的高抵抗な材料で接続部を形成したとしても、接続部を介することによる配線抵抗を隣接する接続配線間で略同等に揃えることが可能となる。したがって、各接続配線から供給される駆動信号による表示品位への影響を抑制することができる。
【００４１】
ところで、アレイ基板３は、外周部１０における第１配線群２１、第２配線群２２、第３配線群のそれぞれを構成する各接続配線の断線や接続配線間のショートといった各種配線不良、及び、アクティブエリア６における各種配線不良を検査するための検査部４０を備えている。以下に、検査部４０の具体的な構成例について説明する。
【００４２】
《第１構成例》
図７に示した第１構成例においては、検査部４０は、走査線駆動部１１Ｙの第１駆動部１１Ｙ１に対応して設けられた第１検査部４１、第２駆動部１１Ｙ２に対応して設けられた第２検査部４２、信号線駆動部１１Ｘに対応して設けられた第３検査部４３、及び、各検査部４１、４２、４３に各種検査信号を入力するためのパッド部４４を有している。すなわち、この検査部４０は、駆動ＩＣチップ１１が配置される領域に重畳するように形成されている。
【００４３】
第１配線群２１の各接続配線ＷＹ（１、３、５、７、９、…）は、第１検査部４１に接続されている。第２配線群２２の各接続配線ＷＹ（２、４、６、８、…）は、第２検査部４２に接続されている。第３配線群２３の各接続配線ＷＸ（１、２、３、４、…）は、第３検査部４３に接続されている。
【００４４】
第１検査部４１及び第２検査部４２は、共通の４本の検査配線、すなわち第１検査配線５０Ａ、第２検査配線５０Ｂ、第３検査配線５０Ｃ、及び、第４検査配線５０Ｄを備えている。この第１構成例においては、第１配線群２１において、隣接する接続配線は、絶縁膜を介して異なる層に配置されるとともに第１検査部４１において異なる検査配線に接続され、且つ、同一層で隣接する接続配線は、第１検査部４１において異なる検査配線に接続されている。しかも、第２配線群２２においては、各接続配線は、アクティブエリア６において隣接する奇数番走査線に接続された検査配線とは異なる検査配線に接続されている。
【００４５】
より具体的に説明すると、第１配線群２１は、図３を参照して説明した第１接続配線５１に相当する接続配線ＷＹ１、第２接続配線５２に相当する接続配線ＷＹ３、第３接続配線５３に相当する接続配線ＷＹ５、第４接続配線５４に相当する接続配線ＷＹ７を有している。
【００４６】
接続配線ＷＹ１は、第１走査線Ｙ１と第１検査配線５０Ａとに接続されている。接続配線ＷＹ３は、接続配線ＷＹ１に隣接するとともに接続配線ＷＹ１とは異なる層に配置され、第３走査線Ｙ３と第２検査配線５０Ｂとに接続されている。接続配線ＷＹ５は、接続配線ＷＹ３に隣接するとともに接続配線ＷＹ１と同一層に配置され、第５走査線Ｙ５と第３検査配線５０Ｃとに接続されている。接続配線ＷＹ７は、接続配線ＷＹ５に隣接するとともに接続配線ＷＹ３と同一層に配置され、第７走査線Ｙ７と第４検査配線５０Ｄとに接続されている。なお、接続配線ＷＹ９以降は、上記した接続配線ＷＹ１、ＷＹ３、ＷＹ５、ＷＹ７の構造が繰り返し適用される。
【００４７】
第２配線群２２は、図３を参照して説明した第１接続配線５１に相当する接続配線ＷＹ２、第２接続配線５２に相当する接続配線ＷＹ４、第３接続配線５３に相当する接続配線ＷＹ６、第４接続配線５４に相当する接続配線ＷＹ８を有している。
【００４８】
接続配線ＷＹ２は、第２走査線Ｙ２に接続されるとともに、アクティブエリア６において第２走査線Ｙ２と隣接する第１走査線Ｙ１及び第３走査線Ｙ３が接続される検査配線とは異なる検査配線、すなわち、第３検査配線５０Ｃまたは第４検査配線５０Ｄのいずれかに接続されている。図７に示した例では、接続配線ＷＹ２は、第３検査配線５０Ｃに接続されている。
【００４９】
接続配線ＷＹ４は、接続配線ＷＹ２に隣接するとともに接続配線ＷＹ２とは異なる層に配置され、第４走査線Ｙ４に接続されるとともに、アクティブエリア６において第４走査線Ｙ４と隣接する第３走査線Ｙ３及び第５走査線Ｙ５が接続される検査配線とは異なる検査配線、すなわち、第１検査配線５０Ａまたは第４検査配線５０Ｄのいずれかに接続されている。図７に示した例では、接続配線ＷＹ４は、第４検査配線５０Ｄに接続されている。
【００５０】
接続配線ＷＹ６は、接続配線ＷＹ４に隣接するとともに接続配線ＷＹ２と同一層に配置され、第６走査線Ｙ６に接続されるとともに、アクティブエリア６において第６走査線Ｙ６と隣接する第５走査線Ｙ５及び第７走査線Ｙ７が接続される検査配線とは異なる検査配線、すなわち、第１検査配線５０Ａまたは第２検査配線５０Ｂのいずれかに接続されている。図７に示した例では、接続配線ＷＹ６は、第１検査配線５０Ａに接続されている。
【００５１】
接続配線ＷＹ８は、接続配線ＷＹ６に隣接するとともに接続配線ＷＹ４と同一層に配置され、第８走査線Ｙ８に接続されるとともに、アクティブエリア６において第８走査線Ｙ８と隣接する第７走査線Ｙ７及び第９走査線Ｙ９（第９走査線Ｙ９は、第１走査線Ｙ１と同様に接続配線ＷＹ９を介して第１検査配線に接続されている）が接続される検査配線とは異なる検査配線、すなわち、第２検査配線５０Ｂまたは第３検査配線５０Ｃのいずれかに接続されている。図７に示した例では、接続配線ＷＹ８は、第２検査配線５０Ｂに接続されている。
【００５２】
なお、接続配線ＷＹ１０以降は、上記した接続配線ＷＹ２、ＷＹ４、ＷＹ６、ＷＹ８の構造が繰り返し適用される。また、図７に示した接続配線と検査配線との接続関係は、一例であって、この例に限定されるものではない。
【００５３】
第１検査部４１は、第１配線群２１の各接続配線と各検査配線との間にスイッチ素子６１を備えている。同様に、第２検査部４２は、第２配線群２２の各接続配線と各検査配線との間にスイッチ素子６２を備えている。これらのスイッチ素子６１及び６２は、例えば薄膜トランジスタによって構成されている。
【００５４】
すなわち、各スイッチ素子６１及び６２のゲート電極Ｇは、共通のスイッチ信号線５５に電気的に接続されている。また、各スイッチ素子６１及び６２のソース電極Ｓは、対応する検査配線に電気的に接続されている。さらに、各スイッチ素子６１及び６２のドレイン電極Ｄは、対応する接続配線ＷＹに電気的に接続されている。
【００５５】
第３検査部４３は、第３配線群２３の各接続配線ＷＸに接続された信号線検査配線５６を備えている。この第１構成例では、信号線検査配線５６は、赤色画素に接続された信号線に検査信号を供給するための赤検査配線５６Ｒ、緑色画素に接続された信号線に検査信号を供給するための緑検査配線５６Ｇ、及び、青色画素に接続された信号線に検査信号を供給するための青検査配線５６Ｂを有している。
【００５６】
また、第３検査部４３は、第３配線群２３の各接続配線ＷＸと信号線検査配線５６との間にスイッチ素子６３を備えている。スイッチ素子６３は、例えば、薄膜トランジスタによって構成されている。すなわち、各スイッチ素子６３のゲート電極Ｇは、共通のスイッチ信号線５５に電気的に接続されている。また、各スイッチ素子６３のソース電極Ｓは、対応する信号線検査配線５６に電気的に接続されている。さらに、各スイッチ素子６３のドレイン電極Ｄは、対応する接続配線ＷＸに電気的に接続されている。
【００５７】
パッド部４４は、第１検査配線５０Ａ、第２検査配線５０Ｂ、第３検査配線５０Ｃ、第４検査配線のそれぞれの一端部に接続され、それぞれ駆動信号の入力を可能とする入力パッド７１、７２、７３、７４を備えている。また、パッド部４４は、スイッチ信号線５５の一端部に接続され、駆動信号の入力を可能とする入力パッド７５を備えている。さらに、パッド部４４は、信号線検査配線５６（Ｒ、Ｇ、Ｂ）のそれぞれの一端部に接続され、それぞれ駆動信号の入力を可能とする入力パッド７６（Ｒ、Ｇ、Ｂ）を備えている。
【００５８】
入力パッド７１、７２、７３、７４から入力される駆動信号は、検査段階において各画素ＰＸのスイッチング素子７のオン・オフを制御するための検査信号である。入力パッド７５から入力される駆動信号は、検査段階において各検査部のスイッチ素子６１、６２、６３のオン・オフを制御するためのスイッチ信号である。入力パッド７６(Ｒ、Ｇ、Ｂ)から入力される検査信号は、検査段階において各画素ＰＸの画素電極８に書き込まれる検査用映像信号である。
【００５９】
次に、上述したような第１構成例において、液晶表示パネル上での配線不良を検出するための検査方法の一例について説明する。なお、この検査方法は、液晶表示パネル１を形成した後の工程であって、駆動ＩＣチップ１１を液晶表示パネル１に実装する前の工程として行われるものである。
【００６０】
まず、所定のタイミングにおいて、入力パッド７５を介してスイッチ信号線５５に対してスイッチ信号を入力する。このようなスイッチ信号の入力により、第１検査部４１の各スイッチ素子６１、第２検査部４２の各スイッチ素子６２、及び、第３検査部４３の各スイッチ素子６３は、適時オン状態となる。
【００６１】
続いて、入力パッド７１を介して第１検査配線５０Ａに対して検査信号を入力する。これにより、接続配線ＷＹ１及びＷＹ６に接続された第１走査線Ｙ１及び第６走査線Ｙ６に接続された各スイッチング素子７は、適時オン状態となる。
【００６２】
このタイミングにおいて、入力パッド７６（Ｒ、Ｇ、Ｂ）を介して信号線検査用配線５６（Ｒ、Ｇ、Ｂ）に対して各信号線Ｘに検査用映像信号を入力する。これにより、液晶表示パネル１のアクティブエリア６における各画素ＰＸに検査用映像信号が書き込まれる。このような検査用映像信号の書き込みによって、液晶表示パネル１における画素ＰＸの点灯状態を観察することにより、液晶表示パネル１上の各種配線の配線不良を検査する。
【００６３】
また別のタイミングにおいて、入力パッド７２を介して第２検査配線５０Ｂに対して検査信号を入力する。これにより、接続配線ＷＹ３及びＷＹ８に接続された第３走査線Ｙ３及び第８走査線Ｙ８に接続された各スイッチング素子７は、適時オン状態となる。このときにも同様に、入力パッド７６（Ｒ、Ｇ、Ｂ）を介して信号線検査用配線５６（Ｒ、Ｇ、Ｂ）に対して各信号線Ｘに検査用映像信号を入力し、画素ＰＸの点灯状態を観察することにより、液晶表示パネル１上の各種配線の配線不良を検査する。
【００６４】
さらに別のタイミングにおいて、入力パッド７３を介して第３検査配線５０Ｃに対して検査信号を入力する。これにより、接続配線ＷＹ２及びＷＹ５に接続された第２走査線Ｙ２及び第５走査線Ｙ５に接続された各スイッチング素子７は、適時オン状態となる。このときにも同様に、入力パッド７６（Ｒ、Ｇ、Ｂ）を介して信号線検査用配線５６（Ｒ、Ｇ、Ｂ）に対して各信号線Ｘに検査用映像信号を入力し、画素ＰＸの点灯状態を観察することにより、液晶表示パネル１上の各種配線の配線不良を検査する。
【００６５】
またさらに別のタイミングにおいて、入力パッド７４を介して第４検査配線５０Ｄに対して検査信号を入力する。これにより、接続配線ＷＹ４及びＷＹ７に接続された第４走査線Ｙ４及び第７走査線Ｙ７に接続された各スイッチング素子７は、適時オン状態となる。このときにも同様に、入力パッド７６（Ｒ、Ｇ、Ｂ）を介して信号線検査用配線５６（Ｒ、Ｇ、Ｂ）に対して各信号線Ｘに検査用映像信号を入力し、画素ＰＸの点灯状態を観察することにより、液晶表示パネル１上の各種配線の配線不良を検査する。
【００６６】
上述した第１構成例によれば、第１配線群２１において、互いに隣接する接続配線（例えば、接続配線ＷＹ１とＷＹ３）にそれぞれ異なるタイミングで検査信号を供給可能となり、それぞれの接続配線の断線、及び、これらの接続配線間のショートを確実に検査することが可能となる。また、第１配線群２１において、同一層で互いに隣接する接続配線（例えば、接続配線ＷＹ１とＷＹ５、または、接続配線ＷＹ３とＷＹ７）にそれぞれ異なるタイミングで検査信号を供給可能となり、それぞれの接続配線の断線、及び、これらの接続配線間のショートを確実に検査することが可能となる。
【００６７】
同様に、第２配線群２２において、互いに隣接する接続配線（例えば、接続配線ＷＹ２とＷＹ４）にそれぞれ異なるタイミングで検査信号を供給可能となり、それぞれの接続配線の断線、及び、これらの接続配線間のショートを確実に検査することが可能となる。また、第２配線群２２において、同一層で互いに隣接する接続配線（例えば、接続配線ＷＹ２とＷＹ６、または、接続配線ＷＹ４とＷＹ８）にそれぞれ異なるタイミングで検査信号を供給可能となり、それぞれの接続配線の断線、及び、これらの接続配線間のショートを確実に検査することが可能となる。
【００６８】
さらに、アクティブエリア６において、互いに隣接する走査線（例えば、第１走査線Ｙ１と第２走査線Ｙ２）にそれぞれ異なるタイミングで検査信号を供給可能となり、それぞれの走査線の断線、及び、これらの走査線間のショートを確実に検査することが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となり、製造歩留まりの低下を抑制することが可能となる。
【００６９】
《第２構成例》
上述した第１構成例においては、アクティブエリア６の各信号線Ｘに接続された第３配線群２３の各接続配線ＷＸは、第３検査部４３の３本の信号線検査配線５６Ｒ、５６Ｇ、５６Ｂのいずれかに接続される場合について説明したが、この第２構成例においては、第３検査部４３が２本の信号線検査配線を備えた構成について説明する。
【００７０】
図８では、特に第３検査部４３の構成のみを図示しており、第１検査部４１及び第２検査部４２の構成については、第１構成例と同一構成でもよいし、他の構成を適用してもよい。
【００７１】
すなわち、第３配線群２３の各接続配線ＷＸ（１、２、３、４、５、…）は、第３検査部４３に接続されている。
【００７２】
第３検査部４３は、２本の検査配線、すなわち第１信号線検査配線５６Ａ及び第２信号線検査配線５６Ｂを備えている。この第２構成例においては、第３配線群２３において、隣接する接続配線は、絶縁膜を介して異なる層に配置され、且つ、隣接する２本一組の接続配線対が第３検査部４３において異なる検査配線に接続されている。
【００７３】
より具体的に説明すると、第３配線群２３は、図３を参照して説明した第１接続配線５１に相当する接続配線ＷＸ１、第２接続配線５２に相当する接続配線ＷＸ２、第３接続配線５３に相当する接続配線ＷＸ３、第４接続配線５４に相当する接続配線ＷＸ４を有している。
【００７４】
接続配線ＷＸ１は、第１信号線Ｘ１と第１信号線検査配線５６Ａとに接続されている。接続配線ＷＸ２は、接続配線ＷＸ１に隣接するとともに接続配線ＷＸ１とは異なる層に配置され、第２信号線Ｘ２と第１信号線検査配線５６Ａとに接続されている。接続配線ＷＸ３は、接続配線ＷＸ２に隣接するとともに接続配線ＷＸ１と同一層に配置され、第３信号線Ｘ３と第２信号線検査配線５６Ｂとに接続されている。接続配線ＷＸ４は、接続配線ＷＸ３に隣接するとともに接続配線ＷＸ２と同一層に配置され、第４信号線Ｘ４と第２信号線検査配線５６Ｂとに接続されている。なお、接続配線ＷＸ５以降は、上記した接続配線ＷＸ１、ＷＸ２、ＷＸ３、ＷＸ４の構造が繰り返し適用される。
【００７５】
また、第３検査部４３は、第３配線群２３の各接続配線ＷＸと信号線検査配線５６との間にスイッチ素子６３を備えている。スイッチ素子６３は、例えば、薄膜トランジスタによって構成されている。すなわち、各スイッチ素子６３のゲート電極Ｇは、共通のスイッチ信号線５５に電気的に接続されている。また、各スイッチ素子６３のソース電極Ｓは、対応する信号線検査配線５６に電気的に接続されている。さらに、各スイッチ素子６３のドレイン電極Ｄは、対応する接続配線ＷＸに電気的に接続されている。
【００７６】
上述した第２構成例によれば、第３配線群２３において、同一層で互いに隣接する２本一組の接続配線対（例えば、接続配線ＷＸ１とＷＸ３、または、接続配線ＷＸ２とＷＸ４）にそれぞれ異なるタイミングで検査信号を供給可能となり、それぞれの接続配線の断線、及び、これらの接続配線間のショートを確実に検査することが可能となる。また、互いに隣接する一部の接続配線（例えば、接続配線ＷＸ２とＷＸ３）にそれぞれ異なるタイミングで検査信号を供給可能となり、それぞれの接続配線の断線、及び、これらの接続配線間のショートを確実に検査することが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となり、製造歩留まりの低下を抑制することが可能となる。
【００７７】
上述した第１構成例及び第２構成例のいずれにおいても、検査部４０は、駆動ＩＣチップ１１が配置される領域に対応して、アレイ基板３の延在部１０Ａに配置されている。当然のことながら、各種検査配線は、延在部１０Ａに配置されている。これらの検査配線は、駆動ＩＣチップ１１の長手方向に沿って伸びている。つまり、検査配線は、駆動ＩＣチップ１１を実装した際に駆動ＩＣチップ１１に重なる。要するに、外形寸法を拡大することなく、アレイ基板上に検査配線を配置することが可能となる。
【００７８】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
【００７９】
例えば、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。
【００８０】
また、上述した実施の形態では、アクティブエリアを挟んだ両端側から奇数番走査線及び偶数番走査線にそれぞれ駆動信号を供給可能なレイアウトを例に説明したが、アクティブエリアの片側から各走査線にそれぞれ駆動信号を供給可能なレイアウトについても同様に本発明を適用可能である。
【００８１】
さらに、上述した実施の形態では、アレイ基板に信号供給源として駆動ＩＣチップ１１を実装した構成について説明したが、駆動ＩＣチップを液晶表示パネル１上に直接実装することのないような構成、例えば第２接続部３２に接続されたフレキシブル・プリンテッド・サーキット（ＦＰＣ）を信号供給源として備えたような構成の場合、第２接続部３２が上述した各実施形態で説明したような構造を有しても良い。
【図面の簡単な説明】
【００８２】
【図１】図１は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルにおける第１接続部の構成例を概略的に示す図である。
【図３】図３は、隣接する接続配線の配置例を説明するための図である。
【図４】図４は、奇数番走査線及び第１配線群の構造例を概略的に示す図である。
【図５】図５は、図４に示した走査線と接続配線とを接続する接続部をＡ−Ａ線で切断したときの構造を概略的に示す断面図である。
【図６】図６は、図４に示した走査線と接続配線とを接続する接続部をＢ−Ｂ線で切断したときの構造を概略的に示す断面図である。
【図７】図７は、図１に示した液晶表示パネルの検査部の第１構成例を示す図である。
【図８】図８は、図１に示した液晶表示パネルの検査部の第２構成例を示す図である。
【符号の説明】
【００８３】
１…液晶表示パネル  ３…アレイ基板  ４…対向基板  ５…液晶層
６…アクティブエリア  ７…スイッチング素子  ８…画素電極  ９…対向電極
Ｘ…信号線  Ｙ…走査線
１０…外周部  １０Ａ…延在部
１１…駆動ＩＣチップ
２１…第１配線群  ２２…第２配線群  ２３…第３配線群
５１…第１接続配線  ５２…第２接続配線  ５３…第３接続配線  ５４…第４接続配線
４０…検査部  ４１…第１検査部  ４２…第２検査部  ４３…第３検査部
５０Ａ…第１検査配線  ５０Ｂ…第２検査配線  ５０Ｃ…第３検査配線  ５０Ｄ…第４検査配線
５６…信号線検査配線  ５６Ａ…第１信号線検査配線  ５６Ｂ…第２信号線検査配線
【図１】
2009093023.tif 000003
【図２】
2009093023.tif 000004
【図３】
2009093023.tif 000005
【図４】
2009093023.tif 000006
【図５】
2009093023.tif 000007
【図６】
2009093023.tif 000008
【図７】
2009093023.tif 000009
【図８】
2009093023.tif 000010