(57)【要約】【課題】ネットワーク性能（速度）の向上、コントローラオプション性能（速度）の向上、ＣＰＵのネットワーク処理負荷の低減、ネットワーク処理手段の簡素化を図ることができる制御装置および情報処理装置を提供する。【解決手段】制御装置２は、第１電源部９により電源供給されていて、装置制御の主体となる主制御部２１と、第１電源部９とは独立の第２電源部８により電源供給されていて、第１電源部９を制御する電源制御部２４と、第２電源部８により電源供給されていて、プログラムやデータを記憶するメモリ３に対するアクセスを行うメモリ制御部２２と、第２電源部８により電源供給されていて、ネットワークを介して受け取ったパケットを、メモリ制御部２２を介してメモリ３へ転送するネットワーク制御部２３と、を備える。【選択図】        図１
2009187481.tif 000002
【特許請求の範囲】
【請求項１】
第１電源部により電源供給されていて、装置制御の主体となる主制御部と、
前記第１電源部とは独立の第２電源部により電源供給されていて、前記第１電源部を制御する電源制御部と、
前記第２電源部により電源供給されていて、プログラムやデータを記憶するメモリに対するアクセスを行うメモリ制御部と、
前記第２電源部により電源供給されていて、ネットワークを介して受け取ったパケットを、前記メモリ制御部を介して前記メモリへ転送するネットワーク制御部と、
を備えることを特徴とする制御装置。
【請求項２】
前記主制御部が前記電源制御部に対して省エネルギーモードへの移行を指示した場合、
前記電源制御部は、前記第１電源部を制御して前記主制御部の電源のみをオフにする、
ことを特徴とする請求項１記載の制御装置。
【請求項３】
前記ネットワーク制御部は、省エネルギーモード時に、予め決められた種類のパケットを選別し、選別した前記パケットのみを前記メモリ制御部を介して前記メモリへＤＭＡ（Direct Memory Access）転送するとともに、予め決められた種類の前記パケットを受信したことを示す信号を前記電源制御部に対して通知し、
前記電源制御部は、前記信号を通知されると、前記第１電源部を制御して前記主制御部の電源をオンにして省エネルギーモードから通常モードへ復帰させ、
前記主制御部は、前記メモリに記憶されている前記パケットを読み取る、
ことを特徴とする請求項２記載の制御装置。
【請求項４】
前記主制御部が前記メモリ制御部に対して省エネルギーモードへの移行を指示した場合、
前記メモリ制御部は、前記メモリを不活性化する、
ことを特徴とする請求項２または３記載の制御装置。
【請求項５】
前記メモリ制御部は、省エネルギーモード時における前記ネットワーク制御部からの前記メモリに対するアクセス要求をトリガとして、前記主制御部の介在なく前記メモリの不活性状態を解除する、
ことを特徴とする請求項４記載の制御装置。
【請求項６】
前記ネットワーク制御部は、複数のチャネルを備えたＤＭＡコントローラを有しており、選別した前記パケットをＤＭＡ転送する際に、前記パケットの種類に応じて前記ＤＭＡコントローラのチャネルを分けて使うことにより、前記パケットを前記メモリの任意のアドレス先に転送する、
ことを特徴とする請求項５記載の制御装置。
【請求項７】
省エネルギーモードから通常モードへの復帰後、前記主制御部は、前記メモリに記憶されている前記パケット群に対して、優先順位をつけて読み取る、
ことを特徴とする請求項３ないし６のいずれか一記載の制御装置。
【請求項８】
省エネルギーモードから通常モードへの復帰後、前記主制御部は、読み取った前記メモリに記憶されている前記パケットの内容から起動が必要な周辺装置を選択し、当該周辺装置に電源供給する周辺装置電源部を制御して前記周辺装置の電源をオンにする、
ことを特徴とする請求項３ないし７のいずれか一記載の制御装置。
【請求項９】
電源供給する第１電源部と、
前記第１電源部とは独立して設けられ、電源供給する第２電源部と、
プログラムやデータを記憶するメモリと、
装置全体の管理およびネットワークを介したデータ入出力を行なう制御装置と、
を備え、
前記制御装置は、
前記第１電源部により電源供給されていて、装置制御の主体となる主制御部と、
前記第２電源部により電源供給されていて、前記第１電源部を制御する電源制御部と、
前記第２電源部により電源供給されていて、前記メモリに対するアクセスを行うメモリ制御部と、
前記第２電源部により電源供給されていて、前記ネットワークを介して受け取ったパケットを、前記メモリ制御部を介して前記メモリへ転送するネットワーク制御部と、
を有している、
ことを特徴とする情報処理装置。
【請求項１０】
前記主制御部が前記電源制御部に対して省エネルギーモードへの移行を指示した場合、
前記電源制御部は、前記第１電源部を制御して前記主制御部の電源のみをオフにする、
ことを特徴とする請求項９記載の情報処理装置。
【請求項１１】
前記ネットワーク制御部は、省エネルギーモード時に、予め決められた種類のパケットを選別し、選別した前記パケットのみを前記メモリ制御部を介して前記メモリへＤＭＡ（Direct Memory Access）転送するとともに、予め決められた種類の前記パケットを受信したことを示す信号を前記電源制御部に対して通知し、
前記電源制御部は、前記信号を通知されると、前記第１電源部を制御して前記主制御部の電源をオンにして省エネルギーモードから通常モードへ復帰させ、
前記主制御部は、前記メモリに記憶されている前記パケットを読み取る、
ことを特徴とする請求項１０記載の情報処理装置。
【請求項１２】
前記主制御部が前記メモリ制御部に対して省エネルギーモードへの移行を指示した場合、
前記メモリ制御部は、前記メモリを不活性化する、
ことを特徴とする請求項１０または１１記載の情報処理装置。
【請求項１３】
前記メモリ制御部は、省エネルギーモード時における前記ネットワーク制御部からの前記メモリに対するアクセス要求をトリガとして、前記主制御部の介在なく前記メモリの不活性状態を解除する、
ことを特徴とする請求項１２記載の情報処理装置。
【請求項１４】
前記ネットワーク制御部は、複数のチャネルを備えたＤＭＡコントローラを有しており、選別した前記パケットをＤＭＡ転送する際に、前記パケットの種類に応じて前記ＤＭＡコントローラのチャネルを分けて使うことにより、前記パケットを前記メモリの任意のアドレス先に転送する、
ことを特徴とする請求項１３記載の情報処理装置。
【請求項１５】
省エネルギーモードから通常モードへの復帰後、前記主制御部は、前記メモリに記憶されている前記パケット群に対して、優先順位をつけて読み取る、
ことを特徴とする請求項１１ないし１４のいずれか一記載の情報処理装置。
【請求項１６】
前記主制御部により制御される周辺装置と、
前記周辺装置に電源供給する周辺装置電源部と、
を更に備え、
省エネルギーモードから通常モードへの復帰後、前記主制御部は、読み取った前記メモリに記憶されている前記パケットの内容から起動が必要な前記周辺装置を選択し、当該周辺装置に電源供給する前記周辺装置電源部を制御して前記周辺装置の電源をオンにする、
ことを特徴とする請求項１１ないし１５のいずれか一記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＣ（System on Chip）である制御装置および情報処理装置に関する。
【背景技術】
【０００２】
従来、ＭＦＰ（Multi Function Peripheral）などの情報処理装置においては、画像処理の主体となるメインシステムと、電源制御および省エネルギーモード時におけるローレベルのネットワーク処理を司るサブシステムと、をバス接続して構成されるものが提案されている（例えば、特許文献１参照）。
【０００３】
メインシステムとサブシステムとをバス接続して構成される情報処理装置の例としては、図６に示す構成を採るものがある。図６に示す情報処理装置１００は、メインシステム１０１とサブシステム１０２とをＰＣＩバス１０３で接続して構成されている。
【０００４】
メインシステム１０１は、装置全体処理を司るＣＰＵ１０４と、メモリコントローラ等を含めたメモリコントローラハブ（以下、ＭＣＨ）１０５と、メインメモリ１０６と、画像処理ＡＳＩＣ１０７と、Ｉ／Ｏコントローラ等を含めたＩ／Ｏコントローラハブ（以下、ＩＣＨ）１０８と、を備えている。一方、サブシステム１０２は、ネットワークコントローラおよびネットワークコントローラを制御するＣＰＵを含むＳｙｓｔｅｍ ｏｎ Ｃｈｉｐ（以下、Ｉ／Ｏ−ＳＯＣ）１０９を備えている。なお、符号１１０，１１１は、各部品への電源レギュレータ群である。そして、Ｉ／Ｏ−ＳＯＣ１０９は、情報処理装置１００の電源制御と、情報処理装置１００が省エネルギーモード時におけるローレベルのネットワーク処理を司る。
【０００５】
ここで、情報処理装置１００の通常モードから省エネルギーモードへの移行について説明する。
【０００６】
ＣＰＵ１０４が、省エネルギーモード移行をＩ／Ｏ−ＳＯＣ１０９へ指示すると、Ｉ／Ｏ−ＳＯＣ１０９は、自身でネットワーク応答可能状態へ遷移する。
【０００７】
次いで、ＣＰＵ１０４が、メモリコントローラ１０５へセルフリフレッシュモードを指示すると、メインメモリ１０６はセルフリフレッシュ状態へ遷移する。
【０００８】
また、ＣＰＵ１０４が、Ｉ／Ｏ−ＳＯＣ１０９に対してメインシステム１０１の一部電源ＯＦＦを指示すると、Ｉ／Ｏ−ＳＯＣ１０９はこれを受けて電源レギュレータ１１０へ対象部の電源ＯＦＦを指示し、ＣＰＵ１０４、ＭＣＨ（メモリコントローラ部は除く）１０５、画像処理ＡＳＩＣ１０７、ＩＣＨ（ＭＣＨ１０５とのインタフェース部は除く）１０８が電源ＯＦＦされる。これにより、通常モードから省エネルギーモードに移行する。
【０００９】
以後、Ｉ／Ｏ−ＳＯＣ１０９は、ネットワークパケットを監視し、機器復帰要因パケットの入力に待機する。
【００１０】
次に、省エネルギーモードから通常モードへの復帰について説明する。
【００１１】
Ｉ／Ｏ−ＳＯＣ１０９は、ネットワークパケットを監視する。ローレベルな自己ヒットパケット（ＴＣＰ／ＩＰレイヤー２以下。例えば、ＡＲＰ、ＩＣＭＰ）については、Ｉ／Ｏ−ＳＯＣ１０９自身で応答処理する。なお、ヒットしなかったパケットについては、Ｉ／Ｏ−ＳＯＣ１０９内に有しているフィルタ機能によりリジェクトされる。
【００１２】
一方、ハイレベルな自己ヒットパケット（ＴＣＰ／ＩＰレイヤー３以上。例えば、ＳＮＭＰ）については、Ｉ／Ｏ−ＳＯＣ１０９自身では処理できない（ＣＰＵ１０４側で処理が必要な案件）と判断し、メインシステム１０１を立ち上げる。メインシステム１０１の立ち上げは、Ｉ／Ｏ−ＳＯＣ１０９が、電源レギュレータ群１１０へ対象部の電源ＯＮを指示し、ＣＰＵ１０４、ＭＣＨ１０５、画像処理ＡＳＩＣ１０７、ＩＣＨ１０８等を電源ＯＮする。
【００１３】
ＩＣＨ１０８が電源ＯＮされると、ＩＣＨ１０８は、まずＭＣＨ１０５のリセットを解除する。そして、ＭＣＨ１０５のメモリコントローラがセルフリフレッシュ解除処理し、メインメモリ１０６は通常状態に戻る。
【００１４】
次に、ＩＣＨ１０８は、ＣＰＵ１０４のリセットを解除し、ＣＰＵ１０４をアクティブにする。そして、ＣＰＵ１０４は、メインメモリ１０６からプログラムコードをフェッチ開始し、ネットワーク応答可能へ遷移する。
【００１５】
その後、ＣＰＵ１０４は、Ｉ／Ｏ−ＳＯＣ１０９へ、省エネルギーモードから復帰できたことを通知し、Ｉ／Ｏ−ＳＯＣ１０９はネットワーク応答処理を停止する。
【００１６】
以後、ＣＰＵ１０４は、ネットワーク応答を行う。
【００１７】
【特許文献１】特開２００５−２６７０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上述したように、メインシステム１０１とサブシステム１０２とを備える情報処理装置１００によれば、ネットワークのローレベル応答処理についてはサブシステム１０２（Ｉ／Ｏ−ＳＯＣ１０９）側で省電力で処理し、省エネルギーモード時とシステム通常時においてネットワーク処理位置を切り替えてＣＰＵ１０４とＩ／Ｏ−ＳＯＣ１０９で分担しながらパケットロスなくメインシステム１０１の省エネルギー化を図ることができる。
【００１９】
しかしながら、一方では、以下に示すような課題が存在することが明らかである。
（１）ネットワーク性能（速度）
（２）コントローラオプション性能（速度）
（３）ＣＰＵのネットワーク処理負荷（負荷が大きい）
（４）ネットワーク処理手段の煩雑化
【００２０】
以下において、課題を順に説明する。
【００２１】
（１）のネットワーク性能（速度）については、ＰＣＩバスに代表されるパラレルバスの性能影響を受けやすい。システム通常時、例えばネットワーク受信の場合、Ｉ／Ｏ−ＳＯＣ１０９のレシーブバッファよりＤＭＡ（Direct Memory Access）転送で、メインメモリ１０６に転送し、これをＣＰＵ１０４がパケット解析処理を行うことになる。ネットワーク送信の場合、メインメモリ１０６からＤＭＡ転送でＩ／Ｏ−ＳＯＣ１０９のセンドバッファに転送する。
【００２２】
ところで、ＰＣＩバス１０３が３３ＭＨｚ、３２ｂｉｔ、実効効率５０％の場合のバンド幅は５２８Ｍｂｐｓとなり、仮に送信と受信との使用率を５０％とした場合、それぞれ２６４Ｍｂｐｓが使用できる計算となる。これは、理論値上、ギガビットイーサに代表される高速インタフェースを想定した場合、完全にバスネックとなり速度が出ないことを意味する。また、実際にはパケット長も大きいものや小さいものなどさまざまであり、上記のような効率の良い使用効率にならず、さらなる実効バンド幅低下が予測される。
【００２３】
（２）コントローラオプション性能（速度）については、ＰＣＩバスを兼用するため、ネットワーク処理が高い（＝ＰＣＩバスの使用率が高い）場合、バス権を取得する割合が低下するため、性能を安定して出すことが難しい場合がある。
【００２４】
（３）ＣＰＵ１０４のネットワーク処理負荷（負荷が大きい）については、システム通常時はＣＰＵ１０４にて全てのパケットを処理することになるが、この時ＣＰＵ１０４にて受信したパケット全てをリードして、不要パケット／必要パケットの判別を行うため、ＣＰＵ１０４のネットワーク処理負荷が高くなることが予測される。
【００２５】
（４）ネットワーク処理手段の煩雑化については、省エネルギーモード時とシステム通常時においてネットワーク処理位置を切り替えてＣＰＵ１０４とＩ／Ｏ−ＳＯＣ１０９で分担することになり、二重の実装、モード切替時の手順、システムコストの増大が予測される。
【００２６】
本発明は、上記に鑑みてなされたものであって、ネットワーク性能（速度）の向上、コントローラオプション性能（速度）の向上、ＣＰＵのネットワーク処理負荷の低減、ネットワーク処理手段の簡素化を図ることができる制御装置および情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上述した課題を解決し、目的を達成するために、請求項１にかかる発明の制御装置は、第１電源部により電源供給されていて、装置制御の主体となる主制御部と、前記第１電源部とは独立の第２電源部により電源供給されていて、前記第１電源部を制御する電源制御部と、前記第２電源部により電源供給されていて、プログラムやデータを記憶するメモリに対するアクセスを行うメモリ制御部と、前記第２電源部により電源供給されていて、ネットワークを介して受け取ったパケットを、前記メモリ制御部を介して前記メモリへ転送するネットワーク制御部と、を備えることを特徴とする。
【００２８】
また、請求項２にかかる発明は、請求項１記載の制御装置において、前記主制御部が前記電源制御部に対して省エネルギーモードへの移行を指示した場合、前記電源制御部は、前記第１電源部を制御して前記主制御部の電源のみをオフにする、ことを特徴とする。
【００２９】
また、請求項３にかかる発明は、請求項２記載の制御装置において、前記ネットワーク制御部は、省エネルギーモード時に、予め決められた種類のパケットを選別し、選別した前記パケットのみを前記メモリ制御部を介して前記メモリへＤＭＡ（Direct Memory Access）転送するとともに、予め決められた種類の前記パケットを受信したことを示す信号を前記電源制御部に対して通知し、前記電源制御部は、前記信号を通知されると、前記第１電源部を制御して前記主制御部の電源をオンにして省エネルギーモードから通常モードへ復帰させ、前記主制御部は、前記メモリに記憶されている前記パケットを読み取る、ことを特徴とする。
【００３０】
また、請求項４にかかる発明は、請求項２または３記載の制御装置において、前記主制御部が前記メモリ制御部に対して省エネルギーモードへの移行を指示した場合、前記メモリ制御部は、前記メモリを不活性化する、ことを特徴とする。
【００３１】
また、請求項５にかかる発明は、請求項４記載の制御装置において、前記メモリ制御部は、省エネルギーモード時における前記ネットワーク制御部からの前記メモリに対するアクセス要求をトリガとして、前記主制御部の介在なく前記メモリの不活性状態を解除する、ことを特徴とする。
【００３２】
また、請求項６にかかる発明は、請求項５記載の制御装置において、前記ネットワーク制御部は、複数のチャネルを備えたＤＭＡコントローラを有しており、選別した前記パケットをＤＭＡ転送する際に、前記パケットの種類に応じて前記ＤＭＡコントローラのチャネルを分けて使うことにより、前記パケットを前記メモリの任意のアドレス先に転送する、ことを特徴とする。
【００３３】
また、請求項７にかかる発明は、請求項３ないし６のいずれか一記載の制御装置において、省エネルギーモードから通常モードへの復帰後、前記主制御部は、前記メモリに記憶されている前記パケット群に対して、優先順位をつけて読み取る、ことを特徴とする。
【００３４】
また、請求項８にかかる発明は、請求項３ないし７のいずれか一記載の制御装置において、省エネルギーモードから通常モードへの復帰後、前記主制御部は、読み取った前記メモリに記憶されている前記パケットの内容から起動が必要な周辺装置を選択し、当該周辺装置に電源供給する周辺装置電源部を制御して前記周辺装置の電源をオンにする、ことを特徴とする。
【００３５】
また、請求項９にかかる発明の情報処理装置は、電源供給する第１電源部と、前記第１電源部とは独立して設けられ、電源供給する第２電源部と、プログラムやデータを記憶するメモリと、装置全体の管理およびネットワークを介したデータ入出力を行なう制御装置と、を備え、前記制御装置は、前記第１電源部により電源供給されていて、装置制御の主体となる主制御部と、前記第２電源部により電源供給されていて、前記第１電源部を制御する電源制御部と、前記第２電源部により電源供給されていて、前記メモリに対するアクセスを行うメモリ制御部と、前記第２電源部により電源供給されていて、前記ネットワークを介して受け取ったパケットを、前記メモリ制御部を介して前記メモリへ転送するネットワーク制御部と、を有している、ことを特徴とする。
【００３６】
また、請求項１０にかかる発明は、請求項９記載の情報処理装置において、前記主制御部が前記電源制御部に対して省エネルギーモードへの移行を指示した場合、前記電源制御部は、前記第１電源部を制御して前記主制御部の電源のみをオフにする、ことを特徴とする。
【００３７】
また、請求項１１にかかる発明は、請求項１０記載の情報処理装置において、前記ネットワーク制御部は、省エネルギーモード時に、予め決められた種類のパケットを選別し、選別した前記パケットのみを前記メモリ制御部を介して前記メモリへＤＭＡ（Direct Memory Access）転送するとともに、予め決められた種類の前記パケットを受信したことを示す信号を前記電源制御部に対して通知し、前記電源制御部は、前記信号を通知されると、前記第１電源部を制御して前記主制御部の電源をオンにして省エネルギーモードから通常モードへ復帰させ、前記主制御部は、前記メモリに記憶されている前記パケットを読み取る、ことを特徴とする。
【００３８】
また、請求項１２にかかる発明は、請求項１０または１１記載の情報処理装置において、前記主制御部が前記メモリ制御部に対して省エネルギーモードへの移行を指示した場合、前記メモリ制御部は、前記メモリを不活性化する、ことを特徴とする。
【００３９】
また、請求項１３にかかる発明は、請求項１２記載の情報処理装置において、前記メモリ制御部は、省エネルギーモード時における前記ネットワーク制御部からの前記メモリに対するアクセス要求をトリガとして、前記主制御部の介在なく前記メモリの不活性状態を解除する、ことを特徴とする。
【００４０】
また、請求項１４にかかる発明は、請求項１３記載の情報処理装置において、前記ネットワーク制御部は、複数のチャネルを備えたＤＭＡコントローラを有しており、選別した前記パケットをＤＭＡ転送する際に、前記パケットの種類に応じて前記ＤＭＡコントローラのチャネルを分けて使うことにより、前記パケットを前記メモリの任意のアドレス先に転送する、ことを特徴とする。
【００４１】
また、請求項１５にかかる発明は、請求項１１ないし１４のいずれか一記載の情報処理装置において、省エネルギーモードから通常モードへの復帰後、前記主制御部は、前記メモリに記憶されている前記パケット群に対して、優先順位をつけて読み取る、ことを特徴とする。
【００４２】
また、請求項１６にかかる発明は、請求項１１ないし１５のいずれか一記載の情報処理装置において、前記主制御部により制御される周辺装置と、前記周辺装置に電源供給する周辺装置電源部と、を更に備え、省エネルギーモードから通常モードへの復帰後、前記主制御部は、読み取った前記メモリに記憶されている前記パケットの内容から起動が必要な前記周辺装置を選択し、当該周辺装置に電源供給する前記周辺装置電源部を制御して前記周辺装置の電源をオンにする、ことを特徴とする。
【発明の効果】
【００４３】
請求項１，９にかかる発明によれば、制御装置にネットワーク制御部を包含するので、サブシステムでネットワーク通信を行う場合に比べて、高いネットワーク性能（速度）を得やすい、という効果を奏する。また、制御装置にネットワーク制御部を包含するので、サブシステムでネットワーク通信を行う場合に比べて、コントローラオプションシステムと本システムのインタフェースがネットワーク制御部とのインタフェースと共用にならないため、高いコントローラオプション性能（速度）を得やすい、という効果を奏する。さらに、制御装置にネットワーク制御部を包含するので、通常モード時／省エネルギーモード時を問わず、ネットワーク処理を制御装置で一本化できるため、二重の実装、モード切替時の手順等の煩雑さやシステムコストの増大から改善できる、という効果を奏する。
【００４４】
また、請求項２，１０にかかる発明によれば、省エネルギーモードへの移行を指示した場合、電源制御部は、第１電源部を制御して主制御部の電源のみをオフにすることにより、制御装置は、省エネルギー化を図ることを目的として主制御部の電源を分離して、省エネルギーモード時は電源を落とすので、ネットワーク処理を制御装置に一本化しても、省エネルギーモード時の低消費電力状態を維持することができる、という効果を奏する。
【００４５】
また、請求項３，１１にかかる発明によれば、制御装置は、省エネルギーモード時に主制御部の電源は落としつつ、ネットワーク制御部で受信したパケットをメモリへ転送するため、省エネルギーモード時からシステムが復帰する（主制御部が電源ＯＮされフェッチ開始する）まで、パケットロスすることなくキャプチャすることができる、という効果を奏する。また、受信された全てのパケットを主制御部に処理させるのではなく、ネットワーク制御部にパケットフィルタ構成を持たしているので、主制御部のネットワーク処理負荷を低減することができる、という効果を奏する。
【００４６】
また、請求項４，１２にかかる発明によれば、省エネルギーモードへの移行を指示した場合、メモリ制御部は、メモリを不活性化することにより、ネットワーク処理を制御装置に一本化しても、省エネルギーモード時の低消費電力状態を維持することができる、という効果を奏する。
【００４７】
また、請求項５，１３にかかる発明によれば、制御装置は、省エネルギーモード時に主制御部の電源は落としつつ、メモリ制御部はメモリを不活性状態に入れて、省エネルギーモード時からシステムが復帰するにあたっては、電源制御部が主制御部へ省エネルギーモード復帰であることを教えるため、主制御部は、コード（パケット）をメモリより読み出し、低速なローカルバス経由でＲＯＭ読み出しすることなく、省エネルギーモード復帰を高速にすることができる、という効果を奏する。
【００４８】
また、請求項６，１４にかかる発明によれば、高いネットワーク性能（速度）を得やすい、という効果を奏する。
【００４９】
また、請求項７，１５にかかる発明によれば、さらに高速に復帰を行なうことができる、という効果を奏する。
【００５０】
また、請求項８，１６にかかる発明によれば、省エネルギーモード復帰に際して不必要に全ての電源を投入することなく、常に最適な電源制御で消費電力を抑えることができる、という効果を奏する。
【発明を実施するための最良の形態】
【００５１】
以下に添付図面を参照して、この発明にかかる制御装置および情報処理装置の最良な実施の形態を詳細に説明する。
【００５２】
本発明の実施の一形態を図１ないし図５に基づいて説明する。本実施の形態は制御装置としてＳＯＣ（System on Chip）を適用し、情報処理装置としてデジタル複写機を適用した例である。
【００５３】
図１は、本発明の実施の一形態にかかる情報処理装置１の構成を示すブロック図である。図１に示すように、デジタル複写機である情報処理装置１は、概略的には、情報処理装置１の装置全体の管理とプリントデータの入出力とデータ処理を行うＳＯＣ（System on Chip）である制御装置２と、プログラムやデータを記憶するメインメモリ３と、画像処理を行う画像処理ＡＳＩＣ４と、画像処理ＡＳＩＣ４で画像処理を行ったデータを記憶するＨＤＤ（Hard Disk Drive）５と、スキャナユニット６と、プロッタユニット７と、を備えている。
【００５４】
制御装置２は、図１に示すように、装置制御の主体となる主制御部であるＣＰＵ２１と、メインメモリ３とのアクセスを行うメモリ制御部であるメモリコントローラ２２と、ネットワーク通信を行うネットワーク制御部であるネットワークコントローラ２３と、電源制御を行う電源制御部である電源コントローラ２４と、ＣＰＵ２１と各機能ブロックをつなぐシステムバス２５と、を備えている。符号２６は、ＣＰＵ２１と画像処理ＡＳＩＣ４とを接続するインタフェースであるＰＣＩexpress２６である。
【００５５】
符号８，９，１０は、各部品への電源レギュレータ群である。制御装置２の電源は少なくとも２系統あり、一つは第１電源部である電源レギュレータ９によりＯＮ／ＯＦＦすることが可能な電源系統であり、もう一つは第２電源部である電源レギュレータ８により常にＯＮされる電源系統である。ＯＮ／ＯＦＦ可能な電源レギュレータ９の電源系統は制御装置２のＣＰＵ２１と接続され、制御装置２のＣＰＵ２１以外の各部は常にＯＮされる電源レギュレータ８の電源系統と接続される。なお、電源レギュレータ１０は、ＨＤＤ（Hard Disk Drive）５、スキャナユニット６、プロッタユニット７などの周辺装置に電源供給する周辺装置電源部である。
【００５６】
次に、図２を参照してネットワークコントローラ２３について説明する。図２に示すように、ネットワークコントローラ２３は、ネットワーク通信を制御するとともに送受信バッファを備える制御部３１と、ネットワーク受信パケットを選別するパケットフィルタ３２と、制御装置２のシステムバス２５と接続されるＤＭＡ（Direct Memory Access）コントローラ３３と、を備えている。パケットフィルタ３２は、複数のレジスタ（例えば、ＩＰアドレス設定レジスタ、ポート番号設定レジスタ等）を用意しており、このレジスタ群に設定した値と受信されるパケットの内容を比較し、ヒットしたか否かを判定することができる。このようなパケットフィルタ３２は、例えば、ハードウェアで構成することができる。なお、符号２７は、パケットフィルタ３２でパケットヒットした場合に、ネットワークコントローラ２３から外部モジュール（電源コントローラ２４）へ通知されるパケットヒット信号である。
【００５７】
次に、図３を参照して電源コントローラ２４について説明する。図３に示すように、電源コントローラ２４は、状態管理部４１と、制御部４２と、を備えている。状態管理部４１は、制御装置２が省エネルギーモード状態なのか通常モード状態なのかの情報を有している。制御部４２は、ネットワークコントローラ２３に代表される機能ブロックから出されるパケットヒットした場合に外部モジュールへ通知する信号（＝System Wake Up信号）２７等が入力となり、これと状態管理部４１の情報に従い、電源制御信号４３を出力する。
【００５８】
情報処理装置１は、メインメモリ３のプログラムが起動すると、このプログラムに従い、ＣＰＵ２１が各種の演算処理を実行して各部を集中的に制御する。情報処理装置１のＣＰＵ２１が実行する各種の演算処理のうち、本実施の形態の特長的な処理であるモード移行処理について以下に説明する。
【００５９】
まず、通常モードから省エネルギーモードへのモード移行処理について図４に示すシーケンスチャートを参照して説明する。
【００６０】
図４に示すように、ＣＰＵ２１が、通常モードから省エネルギーモードへの移行を電源コントローラ２４に指示すると（ステップＳ１）、電源コントローラ２４は電源制御信号４３を電源レギュレータ９に対して出力し（ステップＳ２）、電源レギュレータ９は電源制御信号４３に基づき出力電源をＯＦＦする（ステップＳ３）。これにより、ＣＰＵ２１や画像処理ＡＳＩＣ４は、電源をＯＦＦされる。
【００６１】
一方、ＣＰＵ２１が、通常モードから省エネルギーモードへの移行をメモリコントローラ２２に指示すると（ステップＳ４）、メモリコントローラ２２はメインメモリ３の消費電力を下げるため、セルフリフレッシュモード等のパワーダウン指示をメインメモリ３に対して行う（ステップＳ５）。
【００６２】
このようにして通常モードから省エネルギーモードへモード移行した場合であっても、ネットワークコントローラ２３は電源レギュレータ８により電源をＯＮされた状態にあることから、常にネットワークパケットの監視を行う。
【００６３】
なお、ＣＰＵ２１は、省エネルギーモードに移行する前に、ネットワークコントローラ２３のパケットフィルタ３２に対し、どのパケットが来たらウェイクアップするべきかを設定する。さらに、ＣＰＵ２１は、ヒットしたパケットについても、省エネルギーモードに移行する前に、ＤＭＡコントローラ３３に対し、メインメモリ３の任意アドレス先へ転送するように設定する。
【００６４】
次に、省エネルギーモードから通常モードへのモード移行処理について図５に示すシーケンスチャートを参照して説明する。
【００６５】
例えば、ＣＰＵ２１は、省エネルギーモードに移行する前にパケットフィルタ３２に対し、デスティネーションＩＰアドレス１９２．１６８．０．２かつポート番号２５〜８０の時はヒットとみなすよう設定しておく。また、ＣＰＵ２１は、パケットフィルタ３２でヒットされたパケットがメインメモリ３にＤＭＡ転送されるよう、省エネルギーモードに移行する前にＤＭＡコントローラ３３に設定しておく。
【００６６】
なお、本実施の形態においては、省エネルギーモードに移行する前にパケットフィルタ３２に対し、デスティネーションＩＰアドレス１９２．１６８．０．２かつポート番号２５〜８０の時はヒットとみなすよう設定するようにしたが、これに限るものではなく、例えば、全てのパケットに対してヒットとみなすよう設定しておくようにしても良い。
【００６７】
図５に示すように、ネットワークコントローラ２３の制御部３１は、例えば、Destination IP address 192.168.0.2  port80 のパケットを受信した場合（ステップＳ１１）、パケットフィルタ３２に設定されたルールに従い（ステップＳ１２）、ＤＭＡコントローラ３３へ該当パケットを流す（ステップＳ１３）。このとき、ネットワークコントローラ２３内のパケットフィルタ３２を使用して、パケットを選別することができるので、不要なパケットについてはリジェクトすることにより、省エネルギーモード時を維持する時間をできるだけ長く確保することもできる。
【００６８】
ＤＭＡコントローラ３３は、設定されたルールに従い、メモリコントローラ２２を介してメインメモリ３へデータ転送する（ステップＳ１４）。ＤＭＡコントローラ３３は、例えば少なくとも2つ以上のチャネルを備え、ヒットしたパケットの種類に応じてＤＭＡチャネルを分けて使い、ヒットしたパケットをそれぞれメインメモリ３の任意のアドレス先に転送することができる。例えば、
・設定したデスティネーションＩＰアドレスかつポート番号でヒットした場合は、ＤＭＡの１チャネル目を使い、メインメモリ３の0x10000000アドレスへ転送する。
・設定したソースＩＰアドレスでヒットした場合は、ＤＭＡの２チャネル目を使い、メインメモリ３の0x10004000アドレスへ転送する。
というように運用することができる。
【００６９】
なお、このときメモリコントローラ２２は、このメモリアクセス要求をトリガにして、ＣＰＵ２１の介在なくセルフリフレッシュモード等のパワーダウンから自動的に通常状態に戻してメモリアクセスすればよい。
【００７０】
加えて、ネットワークコントローラ２３の制御部３１は、例えば、Destination IP address 192.168.0.2  port80 のパケットを受信した場合（ステップＳ１１）、パケットフィルタ３２に設定されたルールに従い、パケットヒット通知信号２７を電源コントローラ２４へ通知する（ステップＳ１５）。
【００７１】
電源コントローラ２４は、パケットヒット通知信号２７を通知されると、電源コントローラ２４内の状態管理部４１の論理（現在は省エネルギーモード）、かつ、パケットヒット通知信号２７を元に、制御部４２でシステム起動が必要と判断し、電源制御信号（ＯＮ要求）４３を電源レギュレータ９に通知する（ステップＳ１６）。
【００７２】
電源レギュレータ９は、電源制御信号（ＯＮ要求）４３を通知されると、電源供給を開始し（ステップＳ１７）、接続されているＣＰＵ２１および画像処理ＡＳＩＣ４の電源をＯＮする。なお、ＣＰＵ２１は、電源がＯＮされると、コードフェッチ前に電源コントローラ２４の状態管理部４１の情報を得て、省エネルギーモードから通常モードへの復帰と判断した場合に、メインメモリ３からリード（コードフェッチ）を開始する。
【００７３】
なお、システム起動後、ＣＰＵ２１は、ＤＭＡコントローラ３３で整理されたパケット群に対して、優先順位をつけて処理することができる。より詳細には、システム起動後、ＣＰＵ２１は、ＤＭＡコントローラ３３によって仕分けされたパケットを任意の順番で処理する。例えば、デスティネーションＩＰアドレスかつポート番号でヒットしたパケットから処理する場合には、メインメモリ３の0x10000000アドレスよりデータリードしてパケット処理を行う。その後、ソースＩＰアドレスでヒットしたパケットを、メインメモリ３の0x10004000アドレスよりデータリードしてパケット処理を行う。これにより、さらに高速に復帰を行なうことが可能となる。
【００７４】
また、ＣＰＵ２１は、メインメモリ３に保持されたパケットデータを解釈し、その内容から起動させるシステムを選択し、任意に電源制御を行うことができる。より詳細には、システム起動後、ＣＰＵ２１は、ＤＭＡコントローラ３３によってメインメモリ３へ転送されたパケットデータを順にリードし、処理を開始する。ＣＰＵ２１は、パケットの内容に従い、電源コントローラ２４に指示を出し、適宜各部の電源投入を行う。具体的な例としては、
・メインメモリ３からリードし、パケットの内容からＨＤＤ５にあるデータの一部の情報のみを返送すると解釈する。
・ＣＰＵ２１は、電源コントローラ２４へ画像処理ＡＳＩＣ４ならびにＨＤＤ５への電源ＯＮを指示する（スキャナユニット６およびプロッタユニット７には電源ＯＦＦを継続）。
・ＣＰＵ２１は、ＨＤＤ５内の任意のデータを読み出す。
・ＣＰＵ２１は、読み出した任意のデータをネットワークで返送する。
となる。これにより、省エネルギーモード復帰に際して不必要に全ての電源を投入することなく、常に最適な電源制御で消費電力を抑えることができる。
【００７５】
このように本実施の形態によれば、情報処理装置１の制御装置２は、省エネルギーモード時にＣＰＵ２１の電源は落としつつ、ネットワークコントローラ２３で受信したパケットをメインメモリ３へ転送するため、省エネルギーモード時からシステムが復帰する（ＣＰＵ２１が電源ＯＮされフェッチ開始する）まで、パケットロスすることなくキャプチャすることができる。
【００７６】
また、情報処理装置１の制御装置２は、省エネルギーモード時にＣＰＵ２１の電源は落としつつ、メモリコントローラ２２は、メインメモリ３をセルフリフレッシュ状態に入れて、省エネルギーモード時からシステムが復帰するにあたっては、電源コントローラ２４がＣＰＵ２１へ省エネルギーモード復帰であることを教えるため、ＣＰＵ２１は、コードをメインメモリ３より読み出し、低速なローカルバス経由でＲＯＭ読み出しすることなく、省エネルギーモード復帰を高速にすることができる。
【００７７】
また、本実施の形態の情報処理装置１は、制御装置２にネットワークコントローラ２３を包含するので、サブシステムでネットワーク通信を行う場合に比べて、高いネットワーク性能（速度）を得やすい。また、情報処理装置１は、制御装置２にネットワークコントローラ２３を包含するので、サブシステムでネットワーク通信を行う場合に比べて、コントローラオプションシステムと本システムのインタフェースがネットワークコントローラとのインタフェースと共用にならないため、高いコントローラオプション性能（速度）を得やすい。さらに、情報処理装置１は、制御装置２にネットワークコントローラ２３を包含するので、通常モード時／省エネルギーモード時を問わず、ネットワーク処理を制御装置２で一本化できるため、二重の実装、モード切替時の手順等の煩雑さやシステムコストの増大から改善できる。
【００７８】
さらに、本実施の形態の情報処理装置１は、受信された全てのパケットをＣＰＵ２１に処理させるのではなく、ネットワークコントローラ２３にパケットフィルタ構成を持たしているので、ＣＰＵ２１のネットワーク処理負荷を低減することができる。
【００７９】
さらにまた、本実施の形態の情報処理装置１の制御装置２は、省エネルギー化を図ることを目的としてＣＰＵ２１の電源を分離して、省エネルギーモード時は電源を落とすので、ネットワーク処理を制御装置２に一本化しても、省エネルギーモード時の低消費電力状態を維持することができる。
【００８０】
なお、本実施の形態の情報処理装置１で実行されるプログラムは、メインメモリ３に予め組み込まれて提供されるものとしたがこれに限るものではない。例えば、プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
【００８１】
さらに、本実施の形態の情報処理装置１で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でＨＤＤにダウンロードさせることにより提供するように構成しても良い。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施の一形態にかかる情報処理装置の構成を示すブロック図である。
【図２】ネットワークコントローラの構成を示すブロック図である。
【図３】電源コントローラの構成を示すブロック図である。
【図４】通常モードから省エネルギーモードへのモード移行処理を示すシーケンスチャートである。
【図５】省エネルギーモードから通常モードへのモード移行処理を示すシーケンスチャートである。
【図６】従来の情報処理装置の構成を示すブロック図である。
【符号の説明】
【００８３】
１      情報処理装置
２      制御装置
３      メモリ
５，６，７    周辺装置
８      第２電源部
９      第１電源部
１０    周辺装置電源部
２１    主制御部
２２    メモリ制御部
２３    ネットワーク制御部
２４    電源制御部
３３    ＤＭＡコントローラ
【図１】
2009187481.tif 000003
【図２】
2009187481.tif 000004
【図３】
2009187481.tif 000005
【図４】
2009187481.tif 000006
【図５】
2009187481.tif 000007
【図６】
2009187481.tif 000008