(57)【要約】【要  約】【課題】酸素含有量が均一なバリア膜を形成する。【解決手段】本発明のターゲット１１１は酸素と銅とを含有している。当該ターゲット１１１をスパッタリングして形成されるバリア膜２５は、原子組成がターゲット１１１と略等しくなるので、バリア膜２５中の酸素含有量を厳密に制御することが可能であり、しかも、バリア膜２５中の酸素の面内分布が均一になる。酸素と銅を含有するバリア膜２５はシリコン層やガラス基板への密着性が高い上に、シリコン層へ銅が拡散しないから、薄膜トランジスタ２０の、ガラス基板やシリコン層に密着する電極に適している。【選択図】図１
2009280834.tif 000002
【特許請求の範囲】
【請求項１】
Ｃｕと酸素とを含有し、
前記酸素の含有量が５０原子％以下のターゲット。
【請求項２】
Ｚｒと、Ｔｉと、Ａｌと、Ｍｇとからなる添加金属群より選択されるいずれか１種類以上の添加金属が添加された請求項１記載のターゲット。
【請求項３】
成膜対象物の表面に配置され、前記成膜対象物の表面と密着する部分にバリア膜を有する配線膜を形成する配線膜形成方法であって、
請求項１又は請求項２のいずれか１項記載のターゲットを真空雰囲気中でスパッタリングし、前記バリア膜を形成する配線膜形成方法。
【請求項４】
前記成膜対象物の表面に、半導体層とガラス層のいずれか一方又は両方を露出させておき、
前記半導体層と前記ガラス層のいずれか一方又は両方と密着する前記バリア膜を形成する請求項３記載の配線膜形成方法。
【請求項５】
銅を主成分とし、前記ターゲットよりも酸素の含有量が少ない銅ターゲットをスパッタリングし、
前記バリア膜の表面に導電膜を形成する請求項３又は請求項４のいずれか１項記載の配線膜形成方法。
【請求項６】
成膜対象物上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に半導体層を形成する工程と、
前記半導体層上に金属配線膜を形成する工程と、
前記金属配線膜をパターニングして、ソース電極とドレイン電極とを形成する工程とを有する逆スタガー型の薄膜トランジスタの製造方法であって、
前記金属配線膜を形成する工程は、真空雰囲気中で請求項１又は請求項２のいずれか１項記載のターゲットをスパッタリングしてバリア膜を形成する工程を含む薄膜トランジスタの製造方法。
【請求項７】
前記金属配線膜を形成する工程は、前記バリア膜を形成した後、銅を主成分とし、前記ターゲットよりも酸素の含有量が少ない銅ターゲットをスパッタリングし、前記バリア膜の表面に導電膜を形成する工程を含む請求項６記載の薄膜トランジスタの製造方法。
【請求項８】
成膜対象物上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に半導体層を形成する工程と、
前記半導体層上に金属配線膜を形成する工程と、
前記金属配線膜をパターニングして、ソース電極とドレイン電極とを形成する工程とを有する逆スタガー型の薄膜トランジスタの製造方法であって、
前記ゲート電極を形成する工程は、真空雰囲気中で請求項１又は請求項２のいずれか１項記載のターゲットをスパッタリングしてバリア膜を形成する工程を含む薄膜トランジスタの製造方法。
【請求項９】
前記ゲート電極を形成する工程は、前記バリア膜を形成した後、銅を主成分とし、前記ターゲットよりも酸素の含有量が少ない銅ターゲットをスパッタリングし、前記バリア膜の表面に導電膜を形成する工程を含む請求項８記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品向け金属配線膜、ならびに、その成膜方法としてのスパッタリングプロセスに関するものである。
【背景技術】
【０００２】
従来、電子部品用の金属配線膜には、ＡｌやＣｕなどの低抵抗材料やＭｏ、Ｃｒ等が使用されている。たとえばＴＦＴ（Ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイではパネルの大型化とともに、配線電極の低抵抗化の要求が大きくなってきており、低抵抗配線としてＡｌやＣｕを用いる必要性が高まっている。
【０００３】
ＴＦＴで用いられているＡｌ配線では後工程でのヒロック発生や、Ａｌ配線をソース、ドレイン電極として用いた場合の下地Ｓｉ層への拡散の問題、ＩＴＯ（インジウム・錫酸化物）からなる透明電極とのコンタクト抵抗の劣化などの問題があり、それらを回避するため、ＭｏやＣｒ及びそれらを主成分とする合金膜を前後に積層するバリア層が必要となる。
【０００４】
一方、Ｃｕ配線に関しては、ＣｕはＡｌより低抵抗な材料である。ＡｌはＩＴＯ透明電極とのコンタクト抵抗の劣化が問題とされるが、Ｃｕは酸化しにくいためコンタクト抵抗も良好である。
従って、Ｃｕを低抵抗配線膜として用いる必要性が高まっている。しかし、Ｃｕは他の配線材料と比べて、ガラスやＳｉ等の下地材料との密着性が悪いという問題や、ソース、ドレイン電極として用いた場合、Ｓｉ層にＣｕが拡散するという問題があるため、Ｃｕ配線と他の層との界面に密着性の向上や拡散防止のためのバリア層が必要となる。
【０００５】
また半導体で用いられているＣｕメッキの下地Ｃｕシード層に関しても、上記と同様に拡散の問題から、ＴｉＮやＴａＮ等の拡散防止のバリア膜が必要となっている。
【特許文献１】特開２００１−７３１３１号公報
【特許文献２】特開平１１−５４４５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
真空槽内に酸素を導入しながら銅ターゲットをスパッタリングして形成される酸化銅薄膜は、密着性や拡散防止性に優れ、バリア膜に適している。
酸化銅薄膜は、酸化度（酸素含有量）が変ると、密着性や電気抵抗等の特性が大きく変化するため、酸化度を厳密に制御する必要があるが、真空槽内の酸素分圧が設定値から多少でも大きくなると、酸化度が代わり、酸化度を制御することは困難であった。
【０００７】
また、ＴＦＴアレイ電極用のスパッタ装置は、一般に固定成膜方式であり、酸素ガス等の反応性ガスは、基板とマスクの隙間（ギャップ）に供給される。即ち、反応性ガスは、基板外周から供給される。
そのため、成膜において、基板外周部で酸素ガスが吸収され、基板中央部に供給される酸素ガス量は減少する。バリア性と密着性の確保のため、酸素ガスを多量に導入すると、基板外周部で酸素ガスが過剰になってしまう。従って、従来技術では、特に大型基板において銅酸化薄膜の面内の酸化度にばらつきが生じるという問題があった。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明はターゲットであって、Ｃｕと酸素とを含有し、前記酸素の含有量が５０原子％以下のターゲットである。
本発明はターゲットであって、Ｚｒと、Ｔｉと、Ａｌと、Ｍｇとからなる添加金属群より選択されるいずれか１種類以上の添加金属が添加されたターゲットである。
本発明は、成膜対象物の表面に配置され、前記成膜対象物の表面と密着する部分にバリア膜を有する配線膜を形成する配線膜形成方法であって、前記ターゲットを真空雰囲気中でスパッタリングし、前記バリア膜を形成する配線膜形成方法である。
本発明は配線膜形成方法であって、前記成膜対象物の表面に、半導体層とガラス層のいずれか一方又は両方を露出させておき、前記半導体層と前記ガラス層のいずれか一方又は両方と密着する前記バリア膜を形成する配線膜形成方法である。
本発明は配線膜形成方法であって、銅を主成分とし、前記ターゲットよりも酸素の含有量が少ない銅ターゲットをスパッタリングし、前記バリア膜の表面に導電膜を形成する配線膜形成方法である。
本発明は、成膜対象物上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に半導体層を形成する工程と、前記半導体層上に金属配線膜を形成する工程と、前記金属配線膜をパターニングして、ソース電極とドレイン電極とを形成する工程とを有する逆スタガー型の薄膜トランジスタの製造方法であって、前記金属配線膜を形成する工程は、真空雰囲気中で前記ターゲットをスパッタリングしてバリア膜を形成する工程を含む薄膜トランジスタの製造方法である。
本発明は薄膜トランジスタの製造方法であって、前記金属配線膜を形成する工程は、前記バリア膜を形成した後、銅を主成分とし、前記ターゲットよりも酸素の含有量が少ない銅ターゲットをスパッタリングし、前記バリア膜の表面に導電膜を形成する工程を含む薄膜トランジスタの製造方法である。
本発明は、成膜対象物上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に半導体層を形成する工程と、前記半導体層上に金属配線膜を形成する工程と、前記金属配線膜をパターニングして、ソース電極とドレイン電極とを形成する工程とを有する逆スタガー型の薄膜トランジスタの製造方法であって、前記ゲート電極を形成する工程は、真空雰囲気中で前記ターゲットをスパッタリングしてバリア膜を形成する工程を含む薄膜トランジスタの製造方法である。
本発明は薄膜トランジスタの製造方法であって、前記ゲート電極を形成する工程は、前記バリア膜を形成した後、銅を主成分とし、前記ターゲットよりも酸素の含有量が少ない銅ターゲットをスパッタリングし、前記バリア膜の表面に導電膜を形成する工程を含む薄膜トランジスタの製造方法である。
【０００９】
本発明は上記のように構成されており、ターゲットが酸素を含有するため、従来よりもバリア膜の酸化度面内分布が均一になる。
ターゲットをスパッタリングする際には、真空槽にスパッタガス（Ａｒ等）だけを導入してもよいが、酸素ガスを導入すれば、バリア膜の酸化度を高くすることができる。この場合、金属（銅、添加金属）からなるターゲットをスパッタリングする場合に比べ、酸素導入量は微量ですむから、バリア膜の酸化度面内分布のばらつきは従来よりも小さくなる。
【００１０】
本発明により形成される配線膜は、半導体層や透明導電膜やガラス基板に密着する膜、具体的には、ＴＦＴのソース電極、ドレイン電極、ゲート電極、蓄積容量電極等に特に適している。また、半導体素子や配線板等の他の電子部品のバリア膜や電極（配線膜）に用いることもできる。
なお、本発明では、ポリシリコン、アモルファスシリコン等のシリコンを主成分とするシリコン層や、酸化亜鉛系半導体を半導体層と呼んでいる。
【発明の効果】
【００１１】
バリア膜の組成はターゲットの組成と略等しくなるから、バリア膜中の酸素含有量を正確に制御でき、しかも、バリア膜の酸素の面内分布は均一になる。本発明により成膜された配線膜は、半導体層やガラス基板に対する密着性、低抵抗、ＩＴＯ透明電極とのコンタクト抵抗、ソース、ドレイン電極として用いた場合のＳｉ層との拡散防止、ヒロック耐性に優れる。
【発明を実施するための最良の形態】
【００１２】
図１の符号１００は、本発明に用いる成膜装置の一例を示している。
成膜装置１００は、搬出入室１０２と、第一の成膜室１０３ａと、第二の成膜室１０３ｂとを有している。搬出入室１０２と第一の成膜室１０３ａの間と、第一の成膜室１０３ａと第二の成膜室１０３ｂの間は、ゲートバルブ１０９ａ、１０９ｂを介してそれぞれ接続されている。
【００１３】
搬出入室１０２と、第一、第二の成膜室１０３ａ、１０３ｂには、真空排気系１１３、１１４ａ、１１４ｂがそれぞれ接続されており、ゲートバルブ１０９ａ、１０９ｂを閉じ、第一、第二の成膜室１０３ａ、１０３ｂの内部を真空排気しておく。
次いで、搬出入室１０２と大気の間の扉を開け、搬出入室１０２の内部に成膜対象物２１を搬入し、扉を閉じ、搬出入室１０２の内部を真空排気した後、ゲートバルブ１０９ａを開け、成膜対象物２１を第一の成膜室１０３ａの内部に移動させ、基板ホルダ１０８に保持させる。
【００１４】
第一、第二の成膜室１０３ａ、１０３ｂの内部の底壁側には、本発明のターゲット１１１と、銅ターゲット（ここでは銅からなる純銅ターゲット）１１２がそれぞれ配置されており、成膜対象物２１は、各ターゲット１１１、１１２と対面できるように、基板ホルダ１０８に保持される。
第一、第二の成膜室１０３ａ、１０３ｂにはガス導入系１１５ａ、１１５ｂがそれぞれ接続されており、第一の成膜室１０３ａの内部を真空排気しながらガス導入系１１５ａからスパッタリングガスを導入し、ターゲット１１１をスパッタリングする。
【００１５】
本発明のターゲット１１１は、酸素原子の含有量が５０原子％以下、銅原子が添加金属原子よりも多量に含有されるように、金属酸化物（酸化銅と添加金属酸化物のいずれか一方又は両方）と、金属（銅と添加金属のいずれか一方又は両方）とが混合された混合物が、板状に成形されて製造されている。
【００１６】
従って、ターゲット１１１がスパッタリングされると、金属酸化物のスパッタ粒子と、金属のスパッタ粒子とが放出される。即ち、ターゲット１１１からは銅原子と、酸素原子とが放出される。ターゲット１１１に添加金属が添加された場合には、添加金属原子も放出される。
【００１７】
成膜対象物２１の表面（成膜面）１９にはガラス基板等のガラス層と、半導体層のいずれか一方又は両方が露出している。成膜対象物２１は成膜面１９をターゲット１１１に向けて基板ホルダ１０８に保持され、ターゲット１１１から放出されたスパッタ粒子は成膜面１９に入射し酸素を含有する銅薄膜（バリア膜２５）が成膜面１９に密着して形成される（図２（ａ））。
【００１８】
第一の成膜室１０３ａの内部にスパッタガスだけを導入してスパッタリングする場合、バリア膜２５の原子組成はターゲット１１１の原子組成と略等しくなる。
従って、バリア膜２５は酸素原子を５０原子％以下含有する。ターゲット１１１に添加金属が添加された場合には、バリア膜２５も添加金属を含有する。
第一の成膜室１０３ａに反応ガス供給系から微量の酸化性ガス（例えばＯ2）を供給してスパッタリングをしてもよく、その場合、バリア膜２５の酸素含有量は、ターゲット１１１の酸素含有量よりも多くなる。
【００１９】
次に、成膜対象物２１が保持された基板ホルダ１０８を第二の成膜室１０３ｂに移動させ、ガス導入系１０５ｂからスパッタリングガスを導入し、純銅ターゲット１１２をスパッタリングすると、成膜対象物２１の表面に、純銅ターゲット１１２の構成材料である銅原子から成るスパッタリング粒子が到達し、バリア膜２５の表面に純銅から成る導電膜２６が形成される（図２（ｂ））。
【００２０】
導電膜２６の酸素原子含有量が、バリア膜２５よりも少なくなるのであれば、酸素（酸化銅）を含有させた銅ターゲットをスパッタリングして導電膜２６を形成してもよい。また、第二の成膜室１０３ｂに酸素ガスを供給しながら純銅ターゲット１１２をスパッタリングしてもよい。いずれの場合も、導電膜２６はバリア膜２５よりも酸素原子含有量が少なくなるのだから、導電膜２６の電気抵抗はバリア膜２５の電気抵抗よりも小さくなる。
【００２１】
バリア膜２５と導電膜２６とからなる積層膜２２ａを所定形状にパターニングすれば配線膜が形成される。
配線膜はバリア膜２５だけで構成してもよいが、バリア膜２５を薄膜とし、導電膜２６を積層させた方が、全体の電気抵抗が下がる。
【００２２】
また、配線膜のバリア膜２５とは反対側の面が、半導体層、絶縁体層、透明導電膜（ＩＴＯ膜、ＺｎＯ膜等）のいずれか一つ以上と接触する場合には、図２（ｂ）に示す状態の成膜対象物２１を第一の成膜室１０３ａに搬入してターゲット１１１をスパッタリングし、導電膜２６のバリア膜２５とは反対側の面上に、新たなバリア膜２８を形成してもよい（図２（ｃ））。
【００２３】
導電膜２６がバリア膜２５とバリア膜２８とで挟まれた積層膜２２ｂをパターニングすると配線膜が形成される。配線膜の両面にはバリア膜２５、２８が位置するから、配線膜の両面が、半導体層、絶縁体層、又は透明導電膜と接触しても、配線膜が剥離し難く、しかも、半導体層への銅拡散や、透明導電膜との間の電気抵抗（コンタクト抵抗）劣化が防止される。
【実施例】
【００２４】
銅と酸化銅とを配合して成形したターゲット１１１をスパッタリングし、成膜対象物２１表面に膜厚５０ｎｍのバリア膜２５を形成した後、純銅ターゲット１１２をスパッタリングし、バリア膜２５の表面に膜厚３００ｎｍの導電膜２６が積層された積層膜２２ａを形成し、図２（ｂ）に示す構造の試験片を得た。
【００２５】
バリア膜２５と導電膜２６は、第一、第二の成膜室１０３ａ、１０３ｂにスパッタリングガス（Ａｒガス）だけを導入し、成膜対象物２１を１００℃に加熱しながら成膜した。成膜対象物２１はシリコン基板とガラス基板の二種類を用いた。
【００２６】
積層膜２２ａが形成された試験片を、そのまま、又はアニール化処理（真空雰囲気、３００℃、１時間）してから、下記の条件で「密着性」と、「バリア性」を調べ、更に、積層膜２２ａの「比抵抗」を測定した。その結果を下記表１、２に記載した。
【００２７】
＜密着性＞
試験片の積層膜２２ａが形成された面に、先端が鋭利なカッタナイフで１ｍｍ角のマスを１０行×１０列、計１００個の刻みを入れ、粘着テープ（型番６１０のスコッチテープ）を貼り付けた後、粘着テープを剥がした時に残存する膜の個数で評価した。全部剥離した場合は０／１００、１つも剥離しない場合は１００／１００となり、９０／１００以上であれば実用上十分である。
【００２８】
＜バリア性＞
シリコン基板の試験片から積層膜２２ａをエッチング除去した後、シリコン基板の表面を電子顕微鏡で観察し、表面が平滑なものを拡散「○、無」とし、表面に凹凸が形成されたものを拡散「×、有」とした。
これらの試験結果を、ターゲット１１１の酸素含有量（重量％、原子％）の測定値と共に、下記表１、２に記載する。
【００２９】
【表１】
2009280834.tif 000003
【００３０】
【表２】
2009280834.tif 000004
【００３１】
酸素原子の含有量が７．５原子％以上５０原子％以下（２重量％以上２０重量％以下）、即ち、銅原子の含有量が５０原子％以上９２．５原子％以下では、バリア性と、密着性の両方が高かった。また、表１を見ると、比抵抗も配線膜として使用するのに問題の無い値である。
【００３２】
これに対し、酸素原子の含有量が５原子％未満では、密着性とバリア性に劣り、酸素原子の含有量が５０原子％を超えるターゲット１１１は製造できない。以上のことから、ターゲット１１１中の酸素原子の含有量は７．５原子％以上５０原子％以下であれば、配線膜に適した積層膜が得られることが分かる。
【００３３】
表１、２を比較すると、表２の方が酸素原子の含有量が少なくても密着性が高く、アニール化処理すれば密着性がより向上することが分かる。
次に、ターゲット１１１に添加する添加金属について調べた。
【００３４】
銅と酸素と添加金属とからなるターゲット１１１を用いてバリア膜２５を形成した以外は上記表１、２と同じ条件で積層膜２２ａを形成し、試験片を作成した。その試験片の試験結果を下記表３〜６に記載する。
【００３５】
【表３】
2009280834.tif 000005
【００３６】
【表４】
2009280834.tif 000006
【００３７】
【表５】
2009280834.tif 000007
【００３８】
【表６】
2009280834.tif 000008
【００３９】
ターゲット１１１に添加した添加金属は表３、４がＴｉ、表５がＺｒ、表６がＡｌである。また、添加金属の含有量は、表３が１重量％（１．７原子％）、表４が７．７重量％（１０原子％）、表５が２重量％、表６が７重量％であった。尚、添加金属の含有量は金属成分中の含有量であり、即ち添加金属と銅の合計を１００％とした場合の含有量である。
【００４０】
上記表３〜６を見ると、添加金属を添加した場合も、酸素原子の含有量が７．５原子％以上５０原子％以下、即ち銅と添加金属の合計量が５０原子％以上９２．５原子％以下では、バリア性と密着性が高い。
また、表１と表３〜６を比較すると、添加金属を添加すれば、アニール化しなくても密着性が向上することが分かる。
【００４１】
次に、本発明のターゲット１１１を用いて製造されるＴＦＴ（薄膜トランジスタ）と、そのＴＦＴを有する電子装置について説明する。
図２（ａ）、（ｂ）の工程で、成膜対象物２１（ここではガラス基板）の表面に積層膜２２ａを形成する。
【００４２】
積層膜２２ａの表面に所定形状の開口が形成されたレジスト層（不図示）を配置し、開口内に積層膜２２ａを露出させ、銅用のエッチング液を接触させる。
バリア膜２５と導電膜２６は銅を含有するから、銅用のエッチング液に溶解する。従って、積層膜２２ａの開口内に露出する部分がエッチング除去され、積層膜２２ａが所定形状にパターニングされる。
【００４３】
図３（ａ）の符号１２、１５はパターニングされた積層膜２２ａからなる電極を示しており、符号１２は蓄積容量電極、符号１５はゲート電極を示している。
ゲート電極１５と蓄積容量電極１２の、ガラス基板２１と密着する側の面には酸素原子を５０原子％以下含有するバリア膜２５が配置されているから、ゲート電極１５と蓄積容量電極１２はガラス基板２１に対する密着性が高い。
ゲート電極１５と蓄積容量電極１２は、バリア膜２５の他に、酸素を含有しない、又は酸素含有量がバリア膜２５よりも少ない導電膜２６を有するから、抵抗値が小さい。
【００４４】
次に、ガラス基板２１の蓄積容量電極１２及びゲート電極１５が形成された面上に、窒化ケイ素薄膜(ＳｉＮx)から成るゲート絶縁膜１４と、アモルファスシリコンから成る半導体層１６及びオーミックコンタクト層１７を、記載した順番に積層し、オーミックコンタクト層１７表面に、図２（ａ）、（ｂ）の工程で、積層膜２２ａを形成する（図３（ｂ））。
【００４５】
次に、積層膜２２ａとオーミックコンタクト層１７と半導体層１６をパターニングし、ゲート電極１５の真上と両側に残し、他の部分はエッチング除去する。
更に、積層膜２２ａとオーミックコンタクト層１７の、ゲート電極１５の真上に位置する部分をエッチング除去し、ゲート電極１５の両側に位置する部分を残すと薄膜トランジスタ２０が得られる（図３（ｃ））。
【００４６】
図３（ｃ）の符号３１、３２は、オーミックコンタクト層１７のゲート電極１５の両側に残った部分からなる第一、第二のオーミックコンタクト層であり、同図の符号３３、３４は積層膜２２ａゲート電極１５の両側に残った部分からなるソース、ドレイン電極３３、３４を示している。
【００４７】
この薄膜トランジスタ２０では、第一、第二のオーミックコンタクト層３１、３２の間と、ソース電極３３とドレイン電極３４の間は、ゲート電極１５中央の真上に位置する開口によって互いに分離されている。
第一、第二のオーミックコンタクト層３１、３２は半導体層１６に密着している。半導体層１６は第一、第二のオーミックコンタクト層３１、３２と同じ導電型（ここではｎ型）であるが、不純物濃度が低くなっている。
【００４８】
ゲート電極１５に電圧を印加すると、半導体層１６のゲート絶縁膜１４を介してゲート電極１５と接触する部分に低抵抗な蓄積層が形成され、該蓄積層を介して第一、第二のオーミックコンタクト層３１、３２が電気的に接続される。
半導体層１６は、第一、第二のオーミックコンタクト層３１、３２と反対の導電型であってもよい。この場合、ゲート電極１５に電圧を印加すると、半導体層１６のゲート絶縁膜１４を介してゲート電極１５と接触する部分に、第一、第二のオーミックコンタクト層３１、３２と同じ導電型の反転層が形成され、該反転層によって第一、第二のオーミックコンタクト層３１、３２が電気的に接続される。
【００４９】
ソース電極３３とドレイン電極３４とを形成した工程の後工程では、ガラス基板２１の薄膜トランジスタ２０が形成された側の面上に窒化ケイ素薄膜からなるパッシベーション膜２４を形成し、パッシベーション膜２４のドレイン電極３４又はソース電極３３（ここではドレイン電極３４）や、蓄積容量電極１２上を窓開けした後、パッシベーション膜２４上に、パターニングした透明導電膜からなる画素電極２７を配置する（図３（ｄ））。
【００５０】
画素電極２７の一部はドレイン電極３４に接触している。第一、第二のオーミックコンタクト層３１、３２を電気的に接続すると、ソース電極３３からドレイン電極３４に電流が流れ、画素電極２７に電圧が印加される。
【００５１】
ソース電極３３とドレイン電極３４はそれぞれシリコン層（第一、第二のオーミックコンタクト層３１、３２）に接触している。ソース及びドレイン電極３３、３４のシリコン層と密着する部分はバリア膜２５で構成されているから、ソース及びドレイン電極３３、３４からシリコン層に銅が拡散しない。
【００５２】
図４の符号５０は、電子装置の一例である液晶表示装置を示している。
液晶表示装置５０は、図３（ｄ）の画素電極２７上に液晶４１を配置し、ガラス基板４２の表面に対向電極４５が形成されたパネル４０を、液晶４１上に配置して形成される。画素電極２７と対向電極４５に印加する電圧を制御し、液晶４１の光透過率を制御することができる。
【００５３】
以上は、ゲート電極１５がガラス基板２１に密着する、所謂ボトムゲート型のＴＦＴについて説明したが、本発明はこれに限定されない。
例えば、ガラス基板２１上に、シリコン層（ソース、ドレイン、半導体層１６を含む）が配置され、該シリコン層上にゲート酸化膜を介してゲート電極が配置された構造の、所謂トップゲート型のＴＦＴを製造することもできる。
【００５４】
トップゲート型のＴＦＴでは、ソース、ドレイン電極は、層間絶縁膜を介してゲート電極上に配置され、層間絶縁膜に形成された貫通孔を介してシリコン層（第一、第二のオーミックコンタクト層）に接触する。
この場合も、ゲート電極と、ソース電極と、ドレイン電極のうち、少なくとも１つ以上の電極の、シリコン層と密着する部分（バリア膜）を本願のターゲット１１１を用いて製造すれば、電極がシリコン層から剥離し難く、かつ、シリコン層への拡散が防止される。
【００５５】
また、本発明のターゲット１１１により製造される配線膜は、ＴＦＴの電極に限定されず、半導体素子や配線板等の他の電子部品の配線膜に用いることができる。
アニール化処理の方法は特に限定されないが、真空雰囲気中で行うことが好ましく、また、バリア膜２５、２８や導電膜２６が形成された状態の成膜対象物２１は、大気に晒さず、真空雰囲気中で搬送することが好ましい。
【００５６】
スパッタガスはＡｒに限定されず、Ａｒ以外にもＮｅ、Ｘｅ等を用いることもできる。
成膜対象物２１に用いる基板はガラス基板に限定されず、例えば石英基板、プラスチック基板を用いることもできる。
【００５７】
本発明に用いるシリコン層（半導体層、オーミックコンタクト層）の種類や製造方法は特に限定されず、例えば、スパッタリング法や蒸着法等で堆積させたシリコン層（アモルファスシリコン層、ポリシリコン層）等、ＴＦＴのシリコン層に用いられるものを広く用いることができる。
【００５８】
上述したように、バリア膜２５、２８と導電膜２６の積層膜で１つの電極や配線を構成する場合、導電膜２６の膜厚は特に限定されないが、膜厚が厚すぎると電極全体の比抵抗が高くなりすぎるので、バリア膜２５、２８の膜厚は電極全体の膜厚の１／３以下が好ましい。また、半導体層やガラス基板に対する密着性と拡散防止性を考慮すると、バリア膜２５、２８の膜厚は１０ｎｍ以上であることが好ましい。
【００５９】
ターゲット１１１に添加する添加金属は銅よりも酸化されやすい金属、即ち、銅よりもギブスの標準自由エネルギーが負に大きい（即ち標準自由エネルギーの絶対値が大きい）金属を用いる。具体的には、Ｚｒと、Ｔｉと、Ａｌと、Ｍｇと、Ｔａと、Ｗと、Ｎｉと、Ｍｏと、Ｍｎ等である。
【００６０】
一つのターゲット１１１に二種以上の添加金属を添加してもよいが、添加金属の合計量（原子％）は銅の含有量（原子％）よりも少なくする。更に、ターゲット１１１に添加金属を添加せず、銅原子と酸素原子とでターゲット１１１を構成してもよい。
【図面の簡単な説明】
【００６１】
【図１】本発明に用いる成膜装置の一例を説明する断面図
【図２】（ａ）〜（ｃ）：積層膜を形成する工程を説明する断面図
【図３】（ａ）〜（ｄ）：ＴＦＴを製造する工程を説明する断面図
【図４】液晶表示装置の一例を説明する断面図
【符号の説明】
【００６２】
１００……成膜装置    １０３ａ……第一の成膜室（真空槽）  １１１……ターゲット    １５……ゲート電極    ２０……薄膜トランジスタ    ２１……成膜対象物    ２５、２８……バリア膜    ２６……導電膜    ３３……ソース電極    ３４……ドレイン電極 
【図１】
2009280834.tif 000009
【図２】
2009280834.tif 000010
【図３】
2009280834.tif 000011
【図４】
2009280834.tif 000012