(57)【要約】【課題】駆動回路の位置ずれによって生じる表示むらを低減する。【解決手段】表示領域内に配置される複数の映像信号線と、それぞれ表示領域を分割してなる複数の部分領域のいずれかに対応し、当該対応する部分領域内の映像信号線に信号を供給する複数の駆動回路と、各映像信号線と駆動回路とを接続する中継線と、駆動回路が並ぶ直線上に沿って配置され、駆動回路の動作を制御する制御回路と、を含み、複数の駆動回路の少なくとも一つは、その映像信号線の方向に延在する中心線が対応する部分領域の同方向に延在する中心線からずれた位置に配置され、制御回路はこのずれにより生じる空き領域に配置され、当該駆動回路に対応する部分領域内の一方端の信号線と接続される中継線は、当該信号線に隣接する当該信号線とは異なる部分領域内の信号線に接続される中継線の長さに応じた長さの迂回経路に沿って配置される表示装置である。【選択図】図１
2009288709.tif 000002
【特許請求の範囲】
【請求項１】
基板上の表示領域内において互いに並んで配置され、当該表示領域内に配置される画素に映像信号を供給する複数の映像信号線であって、それぞれ、前記表示領域を前記各映像信号線の方向に沿って分割してなる複数の部分領域のいずれか一つの内部に配置される複数の映像信号線と、
それぞれ前記複数の部分領域のいずれか一つに対応し、当該対応する部分領域内に配置される映像信号線に対して映像信号を供給する駆動回路であって、前記基板上の前記表示領域外において、前記各映像信号線と交差する方向に沿って並んで配置される複数の駆動回路と、
前記表示領域外において、前記複数の部分領域のそれぞれに配置される映像信号線のそれぞれと、当該部分領域に対応する駆動回路と、を接続する複数の中継線と、
前記基板上の、前記複数の駆動回路が並ぶ直線上に沿った位置に配置され、前記複数の駆動回路の動作を制御する制御回路と、
を含み、
前記複数の駆動回路のうちの少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、当該駆動回路に対応する部分領域の前記各映像信号線の方向に延在する中心線からずれた位置に配置され、
前記制御回路は、前記少なくとも一つの駆動回路が、対応する部分領域の中心線からずれて配置されることによって生じる前記基板上の空き領域に配置され、
前記少なくとも一つの駆動回路に対応する部分領域の一方端に配置される映像信号線と接続される中継線は、当該映像信号線に隣接し、当該映像信号線とは異なる部分領域に配置される映像信号線に接続される中継線の長さに応じた長さの迂回経路に沿って配置される
ことを特徴とする表示装置。
【請求項２】
請求項１記載の表示装置において、
前記少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、対応する部分領域の前記各映像信号線の方向に延在する中心線に対して、前記表示領域の前記各映像信号線の方向に延在する中心線に向かってずれた位置に配置される
ことを特徴とする表示装置。
【請求項３】
請求項１記載の表示装置において、
前記少なくとも一つの駆動回路に接続される中継線のそれぞれは、隣接する他の中継線との長さの差が所定値以下になるような経路に沿って配置される
ことを特徴とする表示装置。
【請求項４】
基板上の表示領域内において互いに並んで配置され、当該表示領域内に配置される画素に映像信号を供給する複数の映像信号線であって、それぞれ、前記表示領域を前記各映像信号線の方向に沿って分割してなる複数の部分領域のいずれか一つの内部に配置される複数の映像信号線と、
それぞれ前記複数の部分領域のいずれか一つに対応し、当該対応する部分領域内に配置される映像信号線に対して映像信号を供給する駆動回路であって、前記基板上の前記表示領域外において、前記各映像信号線と交差する方向に沿って並んで配置される複数の駆動回路と、
前記表示領域外において、前記複数の部分領域のそれぞれに配置される映像信号線のそれぞれと、当該部分領域に対応する駆動回路と、を接続する複数の中継線と、
前記基板上の、前記複数の駆動回路が並ぶ直線上に沿った位置に配置され、前記複数の駆動回路の動作を制御する制御回路と、
を含み、
前記複数の駆動回路のうちの少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、当該駆動回路に対応する部分領域の前記各映像信号線の方向に延在する中心線からずれた位置に配置され、
前記制御回路は、前記少なくとも一つの駆動回路が、対応する部分領域の中心線からずれて配置されることによって生じる前記基板上の空き領域に配置され、
前記少なくとも一つの駆動回路に対応する部分領域の一方端に配置される映像信号線と接続される中継線は、当該映像信号線に隣接し、当該映像信号線とは異なる部分領域に配置される映像信号線に接続される中継線より長さが短く、かつ、単位長さ当たりの抵抗値が大きい
ことを特徴とする表示装置。
【請求項５】
請求項４記載の表示装置において、
前記少なくとも一つの駆動回路に接続される中継線のそれぞれは、その長さが長くなるほど単位長さ当たりの抵抗値が小さくなるよう構成される
ことを特徴とする表示装置。
【請求項６】
請求項５記載の表示装置において、
前記少なくとも一つの駆動回路に接続される複数の中継線の一部は、互いに異なる材料からなる複数の層が積層されて構成されることにより、単位長さ当たりの抵抗値が小さくなっている
ことを特徴とする表示装置。
【請求項７】
基板上の表示領域内において互いに並んで配置され、当該表示領域内に配置される画素に映像信号を供給する複数の映像信号線であって、それぞれ、前記表示領域を前記各映像信号線の方向に沿って分割してなる複数の部分領域のいずれか一つの内部に配置される複数の映像信号線と、
それぞれ前記複数の部分領域のいずれか一つに対応し、当該対応する部分領域内に配置される映像信号線に対して映像信号を供給する駆動回路であって、前記基板上の前記表示領域外において、前記各映像信号線と交差する方向に沿って並んで配置される複数の駆動回路と、
前記表示領域外において、前記複数の部分領域のそれぞれに配置される映像信号線のそれぞれと、当該部分領域に対応する駆動回路と、を接続する複数の中継線と、
前記基板上の、前記複数の駆動回路が並ぶ直線上に沿った位置に配置され、前記複数の駆動回路の動作を制御する制御回路と、
を含み、
前記複数の駆動回路のうちの少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、当該駆動回路に対応する部分領域の前記各映像信号線の方向に延在する中心線からずれた位置に配置され、
前記制御回路は、前記少なくとも一つの駆動回路が、対応する部分領域の中心線からずれて配置されることによって生じる前記基板上の空き領域に配置され、
前記各中継線の単位長さ当たりの抵抗値は、前記各映像信号線の単位長さ当たりの抵抗値より小さい
ことを特徴とする表示装置。
【請求項８】
請求項７記載の表示装置において、
前記各中継線は、前記各映像信号線より抵抗率の小さい材料によって構成されることにより、単位長さ当たりの抵抗値が小さくなっている
ことを特徴とする表示装置。
【請求項９】
基板上の表示領域内において互いに並んで配置され、当該表示領域内に配置される画素に映像信号を供給する複数の映像信号線であって、それぞれ、前記表示領域を前記各映像信号線の方向に沿って分割してなる複数の部分領域のいずれか一つの内部に配置される複数の映像信号線と、
それぞれ前記複数の部分領域のいずれか一つに対応し、当該対応する部分領域内に配置される映像信号線に対して映像信号を供給する駆動回路であって、前記基板上の前記表示領域外において、前記各映像信号線と交差する方向に沿って並んで配置される複数の駆動回路と、
前記表示領域外において、前記複数の部分領域のそれぞれに配置される映像信号線のそれぞれと、当該部分領域に対応する駆動回路と、を接続する複数の中継線と、
前記基板上の、前記複数の駆動回路が並ぶ直線上に沿った位置に配置され、前記複数の駆動回路の動作を制御する制御回路と、
を含み、
前記複数の駆動回路のうちの少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、当該駆動回路に対応する部分領域の前記各映像信号線の方向に延在する中心線からずれた位置に配置され、
前記制御回路は、前記少なくとも一つの駆動回路が、対応する部分領域の中心線からずれて配置されることによって生じる前記基板上の空き領域に配置され、
前記少なくとも一つの駆動回路に対応する注目部分領域と、当該注目部分領域に隣接する隣接部分領域と、の境界に位置する一つの画素列に含まれる画素のうち、一部の画素に対しては前記注目部分領域内に配置される映像信号線から、当該一部の画素以外の画素に対しては前記隣接部分領域内に配置される映像信号線から、それぞれ映像信号が供給される
ことを特徴とする表示装置。
【請求項１０】
請求項９記載の表示装置において、
前記一つの画素列に含まれる画素のうち、前記一部の画素に対しては、前記注目部分領域内の前記隣接部分領域側の端に配置される映像信号線から映像信号が供給され、前記一部の画素以外の画素に対しては、前記隣接部分領域内の前記注目部分領域側の端に配置される映像信号線から映像信号が供給される
ことを特徴とする表示装置。
【請求項１１】
請求項９記載の表示装置において、
前記一部の画素と、前記一部の画素以外の画素と、は、前記一つの画素列内で交互に配置されている
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示領域内に互いに並んで配置された複数の映像信号線に対して複数の駆動回路によって映像信号が供給され、これら複数の駆動回路の動作を制御する制御回路が表示領域を含んだ基板上に配置される表示装置に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置においては、アレイ基板上の表示領域内に、行列状に複数の画素が配置され、これら各画素の表示を制御することによって画像を表示している。具体的に、表示領域内には、互いに並んで複数本の映像信号線が配置され、この映像信号線を介して各画素に電気信号（映像信号）が供給されることによって、各画素の表示が制御される。例えばＴＦＴ方式の液晶表示装置の場合、表示領域の横方向に沿って互いに並んで複数の走査信号線が配置され、この走査信号線と交差する方向（表示領域の縦方向）に沿って互いに並んで複数の映像信号線が配置される。そして、これら走査信号線と映像信号線とによって区画される領域のそれぞれが表示装置の画素に対応し、この各画素を駆動するスイッチ素子として機能する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が走査信号線及び映像信号線のそれぞれと接続されている。走査信号線に供給される走査信号及び映像信号線に供給される映像信号の組み合わせによって、表示制御の対象となる画素が選択され、この選択された画素の画素電極に薄膜トランジスタを介して電圧が印加されることによって、液晶分子の方向などが制御されて当該画素の表示が制御される。
【０００３】
このような表示装置においては、各信号線に電気信号を供給する駆動回路が設けられる。この駆動回路は、映像信号線又は走査信号線のそれぞれに対して複数設けられ、この複数の駆動回路のそれぞれが、複数の信号線への電気信号の供給を担当する場合がある。具体的に、Ｎ個の映像信号線駆動回路（ドレインドライバ）によって全部でＭ本の映像信号線に映像信号を供給する場合、Ｎ個のドレインドライバのそれぞれは、表示領域を縦方向に沿ってＮ個に分割してなる部分領域のいずれかに対応し、この対応する部分領域内に並んで配置されているＭ／Ｎ本の映像信号線に対して、信号供給を行う（例えば特許文献１，２参照）。
【０００４】
また、このような表示装置には、各駆動回路に対して動作タイミングを指示するクロック信号などの制御信号を供給して、その動作を制御する制御回路（例えばタイミングコントローラなど）が設けられる。この制御回路は、表示領域が設けられるアレイ基板とは別の、アレイ基板に接続される回路基板上に実装される場合もあるが、回路基板の小型化による装置全体の小型化や製造コスト削減などを目的として、いわゆるＣＯＧ（Chip On Glass）技術により、駆動回路などとともにアレイ基板上に実装されることもある。特許文献１では、制御回路が駆動回路と同じ基板上に実装される例が示されている。
【特許文献１】特開２００１‐３０６０４０号公報
【特許文献２】特開２０００‐１３７４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述した例では、複数のドレインドライバは、信号供給の対象となる映像信号線の延伸する方向と交差する方向に沿って、アレイ基板上の表示領域外の領域に並んで配置されている。すなわち、前述した各特許文献の例においては、表示領域の縦方向に沿って伸びる各映像信号線に映像信号を供給する複数のドレインドライバが、表示領域の横方向に沿った直線上に並んで配置される。しかし、特許文献１の例では、タイミングコントローラは、その制御対象となるドレインドライバとは離れて、表示領域から見てドレインドライバとは異なる方向に配置されている。
【０００６】
ここで、回路配置上の要請から、表示領域から見て駆動回路と同じ方向に、並べて制御回路を配置したい場合がある。図８は、このように複数の駆動回路が並ぶ直線上に沿って制御回路を配置する場合の、アレイ基板上の各回路の配置の一例を示す平面図である。この図の例では、アレイ基板１０上に表示領域１２が設けられ、この表示領域１２内において、複数本の映像信号線２６が表示領域１２の縦方向（Ｙ軸方向）に沿って互いに平行に配置されている。そして、この表示領域１２を縦方向に沿って分割してなる５個の部分領域１４ａ〜１４ｅのそれぞれに対応して、５個のドレインドライバ１６ａ〜１６ｅが、表示領域１２外に配置されている。各ドレインドライバ１６ａ〜１６ｅと、対応する部分領域内の各映像信号線２６とは、それぞれ中継線２８を介して接続されている。
【０００７】
また、これら５個のドレインドライバ１６ａ〜１６ｅと、タイミングコントローラ１８と、は、表示領域１２の横方向（Ｘ軸方向）に沿った直線上に並んで配置されている。さらに、アレイ基板１０上には、ドレインドライバ１６ａ〜１６ｅの他に、ゲートドライバ２０ａ及び２０ｂが配置されている。ゲートドライバ２０ａ及び２０ｂは、映像信号線２６と交差するＸ軸方向に沿って互いに平行に配置される複数の走査信号線３０のそれぞれに対して、信号供給を行う。また、アレイ基板１０には、ＦＰＣ（Flexible Printed Circuit）２２を介して回路基板２４が接続されている。回路基板２４には、外部から入力される映像信号を処理して、その結果得られるデータ信号や制御信号をタイミングコントローラ１８や各ドライバに供給する回路が実装されている。なお、この図においては、それぞれ複数本の映像信号線２６、中継線２８、及び走査信号線３０のうち、間隔をおいて一部の線だけが示されるとともに、各映像信号線２６及び走査信号線３０は、その一部分のみが図示されている。
【０００８】
この図に例示されるように、アレイ基板の大きさを拡張せずに制御回路と複数の駆動回路とを並べてアレイ基板上に配置しようとする場合、複数の駆動回路のうち少なくとも一部の駆動回路を、そのＹ軸方向に延在する中心線（すなわち、Ｘ軸方向の中心を示す中心線）が、当該駆動回路が対応する部分領域のＹ軸方向に延在する中心線からずれた位置に配置し、このずれによって生じた空き領域に制御回路を配置することが考えられる。例えば図８では、ドレインドライバ１６ｃは部分領域１４ｃのＸ軸方向の中心を示す中心線上に配置されているが、その他のドレインドライバは、いずれも対応する部分領域のＸ軸方向の中心を示す中心線からずれて配置されている。そして、特にドレインドライバ１６ａ及び１６ｂがＸ軸方向に沿って中心線からずれた位置に配置されることによって生じた空き領域に、タイミングコントローラ１８が配置されている。
【０００９】
このように、ある駆動回路が、対応する部分領域の中心線からずれて配置されると、この駆動回路と、当該駆動回路に対応する部分領域内の各映像信号線と、を接続する中継線が、左右非対称に配置されることとなる。その結果、この部分領域の一方端に配置されている映像信号線につながる中継線と、この映像信号線に隣接し、この映像信号線とは別の部分領域内に配置される映像信号線につながる中継線と、の間で、その長さが大きく異なってしまう。
【００１０】
図９は、図８の部分拡大図であって、このような隣接する中継線同士に生じる長さの差の一例を示している。具体的に、この図においては、図８における部分領域１４ａを注目部分領域として、当該注目部分領域内の映像信号線２６のうち、注目部分領域に隣接する隣接部分領域（ここでは部分領域１４ｂ）側の端に位置する注目映像信号線２６ａ、部分領域１４ｂ内の映像信号線２６のうち、部分領域１４ａ側の端に位置する隣接映像信号線２６ｂ、注目映像信号線２６ａとドレインドライバ１６ａとを結ぶ注目中継線２８ａ、及び隣接映像信号線２６ｂとドレインドライバ１６ｂとを結ぶ隣接中継線２８ｂ、がそれぞれ示されている。ここで、注目映像信号線２６ａ及び隣接映像信号線２６ｂは、互いに隣接しているものの、互いに異なるドレインドライバから信号供給を受けることとなる。そして、この図に示されるように、隣接中継線２８ｂの長さは、注目中継線２８ａと比較して長くなっており、この両者の間の長さの差は、他の隣接する中継線同士の長さの差より大きくなっている。
【００１１】
このように中継線の長さが異なると、その抵抗値も異なることとなる。そのため、これらの中継線を経由して複数の映像信号線に同様の映像信号が供給されたとしても、これらの映像信号の間で電圧差が生じてしまい、信号遅延や各画素の輝度差を生じさせる原因となってしまう。特に以上説明した例では、駆動回路が対応する部分領域のＹ軸方向に延在する中心線に対してずれて配置されることにより、隣接する映像信号線同士が互いに異なる駆動回路から信号供給を受けることとなる部分領域の境界位置において、大きな表示むらが生じるおそれがある。なお、特許文献２には、各駆動回路が対応する部分領域の中心線からずれた位置に配置される例が示されているが、以上説明したような部分領域境界での表示むらについては、考慮されていない。
【００１２】
本発明は上記実情に鑑みてなされたものであって、その目的の一つは、制御回路を複数の駆動回路と並べて基板上に配置する場合に、駆動回路の位置ずれによって生じる表示むらを低減することのできる表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するための本発明に係る表示装置は、基板上の表示領域内において互いに並んで配置され、当該表示領域内に配置される画素に映像信号を供給する複数の映像信号線であって、それぞれ、前記表示領域を前記各映像信号線の方向に沿って分割してなる複数の部分領域のいずれか一つの内部に配置される複数の映像信号線と、それぞれ前記複数の部分領域のいずれか一つに対応し、当該対応する部分領域内に配置される映像信号線に対して映像信号を供給する駆動回路であって、前記基板上の前記表示領域外において、前記各映像信号線と交差する方向に沿って並んで配置される複数の駆動回路と、前記表示領域外において、前記複数の部分領域のそれぞれに配置される映像信号線のそれぞれと、当該部分領域に対応する駆動回路と、を接続する複数の中継線と、前記基板上の、前記複数の駆動回路が並ぶ直線上に沿った位置に配置され、前記複数の駆動回路の動作を制御する制御回路と、を含み、前記複数の駆動回路のうちの少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、当該駆動回路に対応する部分領域の前記各映像信号線の方向に延在する中心線からずれた位置に配置され、前記制御回路は、前記少なくとも一つの駆動回路が、対応する部分領域の中心線からずれて配置されることによって生じる前記基板上の空き領域に配置され、前記少なくとも一つの駆動回路に対応する部分領域の一方端に配置される映像信号線と接続される中継線は、当該映像信号線に隣接し、当該映像信号線とは異なる部分領域に配置される映像信号線に接続される中継線の長さに応じた長さの迂回経路に沿って配置されることを特徴とする。
【００１４】
また、上記表示装置において、前記少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、対応する部分領域の前記各映像信号線の方向に延在する中心線に対して、前記表示領域の前記各映像信号線の方向に延在する中心線に向かってずれた位置に配置されることとしてもよい。
【００１５】
また、上記表示装置において、前記少なくとも一つの駆動回路に接続される中継線のそれぞれは、隣接する他の中継線との長さの差が所定値以下になるような経路に沿って配置されることとしてもよい。
【００１６】
また、本発明に係る別の表示装置は、基板上の表示領域内において互いに並んで配置され、当該表示領域内に配置される画素に映像信号を供給する複数の映像信号線であって、それぞれ、前記表示領域を前記各映像信号線の方向に沿って分割してなる複数の部分領域のいずれか一つの内部に配置される複数の映像信号線と、それぞれ前記複数の部分領域のいずれか一つに対応し、当該対応する部分領域内に配置される映像信号線に対して映像信号を供給する駆動回路であって、前記基板上の前記表示領域外において、前記各映像信号線と交差する方向に沿って並んで配置される複数の駆動回路と、前記表示領域外において、前記複数の部分領域のそれぞれに配置される映像信号線のそれぞれと、当該部分領域に対応する駆動回路と、を接続する複数の中継線と、前記基板上の、前記複数の駆動回路が並ぶ直線上に沿った位置に配置され、前記複数の駆動回路の動作を制御する制御回路と、を含み、前記複数の駆動回路のうちの少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、当該駆動回路に対応する部分領域の前記各映像信号線の方向に延在する中心線からずれた位置に配置され、前記制御回路は、前記少なくとも一つの駆動回路が、対応する部分領域の中心線からずれて配置されることによって生じる前記基板上の空き領域に配置され、前記少なくとも一つの駆動回路に対応する部分領域の一方端に配置される映像信号線と接続される中継線は、当該映像信号線に隣接し、当該映像信号線とは異なる部分領域に配置される映像信号線に接続される中継線より長さが短く、かつ、単位長さ当たりの抵抗値が大きいことを特徴とする。
【００１７】
また、上記表示装置において、前記少なくとも一つの駆動回路に接続される中継線のそれぞれは、その長さが長くなるほど単位長さ当たりの抵抗値が小さくなるよう構成されることとしてもよい。
【００１８】
さらに、上記表示装置において、前記少なくとも一つの駆動回路に接続される複数の中継線の一部は、互いに異なる材料からなる複数の層が積層されて構成されることにより、単位長さ当たりの抵抗値が小さくなっていることとしてもよい。
【００１９】
また、本発明に係るさらに別の表示装置は、基板上の表示領域内において互いに並んで配置され、当該表示領域内に配置される画素に映像信号を供給する複数の映像信号線であって、それぞれ、前記表示領域を前記各映像信号線の方向に沿って分割してなる複数の部分領域のいずれか一つの内部に配置される複数の映像信号線と、それぞれ前記複数の部分領域のいずれか一つに対応し、当該対応する部分領域内に配置される映像信号線に対して映像信号を供給する駆動回路であって、前記基板上の前記表示領域外において、前記各映像信号線と交差する方向に沿って並んで配置される複数の駆動回路と、前記表示領域外において、前記複数の部分領域のそれぞれに配置される映像信号線のそれぞれと、当該部分領域に対応する駆動回路と、を接続する複数の中継線と、前記基板上の、前記複数の駆動回路が並ぶ直線上に沿った位置に配置され、前記複数の駆動回路の動作を制御する制御回路と、を含み、前記複数の駆動回路のうちの少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、当該駆動回路に対応する部分領域の前記各映像信号線の方向に延在する中心線からずれた位置に配置され、前記制御回路は、前記少なくとも一つの駆動回路が、対応する部分領域の中心線からずれて配置されることによって生じる前記基板上の空き領域に配置され、前記各中継線の単位長さ当たりの抵抗値は、前記各映像信号線の単位長さ当たりの抵抗値より小さいことを特徴とする。
【００２０】
また、上記表示装置において、前記各中継線は、前記各映像信号線より抵抗率の小さい材料によって構成されることにより、単位長さ当たりの抵抗値が小さくなっていることとしてもよい。
【００２１】
また、本発明に係るさらに別の表示装置は、基板上の表示領域内において互いに並んで配置され、当該表示領域内に配置される画素に映像信号を供給する複数の映像信号線であって、それぞれ、前記表示領域を前記各映像信号線の方向に沿って分割してなる複数の部分領域のいずれか一つの内部に配置される複数の映像信号線と、それぞれ前記複数の部分領域のいずれか一つに対応し、当該対応する部分領域内に配置される映像信号線に対して映像信号を供給する駆動回路であって、前記基板上の前記表示領域外において、前記各映像信号線と交差する方向に沿って並んで配置される複数の駆動回路と、前記表示領域外において、前記複数の部分領域のそれぞれに配置される映像信号線のそれぞれと、当該部分領域に対応する駆動回路と、を接続する複数の中継線と、前記基板上の、前記複数の駆動回路が並ぶ直線上に沿った位置に配置され、前記複数の駆動回路の動作を制御する制御回路と、を含み、前記複数の駆動回路のうちの少なくとも一つの駆動回路は、その前記各映像信号線の方向に延在する中心線が、当該駆動回路に対応する部分領域の前記各映像信号線の方向に延在する中心線からずれた位置に配置され、前記制御回路は、前記少なくとも一つの駆動回路が、対応する部分領域の中心線からずれて配置されることによって生じる前記基板上の空き領域に配置され、前記少なくとも一つの駆動回路に対応する注目部分領域と、当該注目部分領域に隣接する隣接部分領域と、の境界に位置する一つの画素列に含まれる画素のうち、一部の画素に対しては前記注目部分領域内に配置される映像信号線から、当該一部の画素以外の画素に対しては前記隣接部分領域内に配置される映像信号線から、それぞれ映像信号が供給されることを特徴とする。
【００２２】
また、上記表示装置において、前記一つの画素列に含まれる画素のうち、前記一部の画素に対しては、前記注目部分領域内の前記隣接部分領域側の端に配置される映像信号線から映像信号が供給され、前記一部の画素以外の画素に対しては、前記隣接部分領域内の前記注目部分領域側の端に配置される映像信号線から映像信号が供給されることとしてもよい。
【００２３】
また、上記表示装置において、前記一部の画素と、前記一部の画素以外の画素と、は、前記一つの画素列内で交互に配置されていることとしてもよい。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下では、本発明の実施の形態に係る表示装置がＴＦＴ型液晶表示装置である場合を例として説明する。
【００２５】
［第１実施形態]
まず、本発明の第１の実施形態に係る表示装置について、説明する。本実施形態に係る表示装置は、対向配置されたアレイ基板及びフィルタ基板（対向基板とも呼ばれる）と、この両基板により挟まれる領域内に封入された液晶材料と、を含んで構成される。アレイ基板には、薄膜トランジスタ（ＴＦＴ）や画素電極、各種信号線などが形成され、フィルタ基板には、カラーフィルタ（ＣＦ）などが形成される。アレイ基板及びフィルタ基板は、いずれも例えばガラス基板などである。
【００２６】
図１は、本実施形態に係る表示装置を構成するアレイ基板の平面図である。この図において、図８と同様の構成要素については、同様の参照符号が付されている。図１に示すように、アレイ基板１０上には表示領域１２が設けられており、この表示領域１２内に複数の画素が行列状に配置されている。具体的に、表示領域１２内には、その横方向（Ｘ軸方向）に沿って互いに平行に複数の走査信号線３０が配置される。また、その縦方向（Ｙ軸方向）に沿って互いに平行に複数の映像信号線２６が配置される。そして、これら走査信号線３０と映像信号線２６とによって区画される各領域が、表示装置の各画素に対応し、これら各画素の表示が、走査信号線３０により供給される走査信号及び映像信号線２６により供給される映像信号によって制御される。
【００２７】
図２は、このような画素の一つを構成する画素回路３２の一例を示す平面図である。なお、ここでは具体例として、本実施形態に係る表示装置がＩＰＳ（In Plane Switching）方式の液晶表示装置である場合について、図示している。この図に示すように、画素回路３２は、薄膜トランジスタＴと、画素電極ＰＩＴと、画素電極ＰＩＴに対向するコモン電極ＣＩＴと、を含んで構成される。ここで、薄膜トランジスタＴは、ゲート電極ＧＥ、ドレイン電極ＤＥ、ソース電極ＳＥ、及び半導体層ＡＳを含んで構成され、そのソース電極ＳＥは画素電極ＰＩＴと接続されている。また、ドレイン電極ＤＥは映像信号線２６と、ゲート電極ＧＥは走査信号線３０と、それぞれ接続されている。また、コモン電極ＣＩＴは走査信号線３０と並列に伸びるコモン信号線ＣＬと接続され、このコモン信号線ＣＬによって所定の基準電位に維持される。
【００２８】
ここで、前述したフィルタ基板は、アレイ基板１０の表示領域１２に対応した大きさであって、この表示領域１２の位置に対向して配置される。各走査信号線３０及び各映像信号線２６に対して走査信号及び映像信号が供給されるタイミングによって、表示制御の対象となる画素が選択され、この選択された画素の画素電極ＰＩＴに薄膜トランジスタＴを介して電圧が印加されることにより、画素電極ＰＩＴとコモン電極ＣＩＴとの間で横電界が生じ、液晶分子の向きが制御される。この液晶分子の向きの変化によって、各画素の表示が制御される。
【００２９】
また、図１に示すように、アレイ基板１０のうちフィルタ基板と対向しない表示領域１２外の領域には、各信号線に電気信号を供給する駆動回路として、５個のドレインドライバ１６ａ〜１６ｅと、２個のゲートドライバ２０ａ及び２０ｂと、が配置されている。このドレインドライバにより、各映像信号線２６に対して映像信号が供給される。また、ゲートドライバにより、各走査信号線３０に対して走査信号が供給される。さらに、これら駆動回路の動作を制御するための制御信号（例えばクロック信号など）を供給する制御回路として、タイミングコントローラ１８がアレイ基板１０上に配置されている。また、これらの各回路に対してデータ信号や制御信号を供給する回路が実装された回路基板２４が、ＦＰＣ２２を介してアレイ基板１０に接続されている。
【００３０】
ドレインドライバ１６ａ〜１６ｅのそれぞれは、表示領域１２を各映像信号線２６の方向に沿って分割してなる複数の部分領域１４ａ〜１４ｅのいずれか一つに１対１で対応しており、当該対応する部分領域内に配置される各映像信号線２６に対して映像信号を供給する。表示領域１２内の各映像信号線２６と、各ドレインドライバとは、表示領域１２外に配置された中継線２８を介して接続される。すなわち、各映像信号線２６は、それぞれいずれかの部分領域内に配置されており、当該配置された部分領域に対応するドレインドライバに、中継線２８を介して接続される。
【００３１】
また、本実施形態において、５個のドレインドライバ１６ａ〜１６ｅと、タイミングコントローラ１８と、は、表示領域１２外において、各映像信号線２６と交差する方向（すなわち、表示領域１２の横方向）に沿って、直線上に並んで配置されている。そして、ドレインドライバ１６ａ〜１６ｅのうちの少なくとも一つは、そのＹ軸方向に延在する中心線が、対応する部分領域のＹ軸方向に延在する中心線からずれた位置に配置されて、これによって生じるアレイ基板１０上の空き領域にタイミングコントローラ１８が配置される。ここでは具体的に、図１に示されるように、ドレインドライバ１６ａ及び１６ｂは、それぞれ対応する部分領域１４ａ及び１４ｂのＹ軸方向に延在する中心線（すなわち、Ｘ軸方向の中心を示す中心線）に対して、表示領域１２のＹ軸方向に延在する中心線に向かってずれて配置されている。ここで、表示領域１２の中心線に対してより離れた位置にあるドレインドライバ１６ａが、より大きく対応する部分領域１４ａの中心線からずれて配置されている。これによって、アレイ基板１０上の、ドレインドライバ１６ａが部分領域１４ａの中心線からずれる方向と逆の方向に空き領域が生じ、その位置にタイミングコントローラ１８が配置されている。
【００３２】
また、ドレインドライバ１６ｄ及び１６ｅも、それぞれ対応する部分領域１４ｄ及び１４ｅのＹ軸方向に延在する中心線に対して、表示領域１２のＹ軸方向に延在する中心線に向かってずれて配置されている。これにより、複数のドレインドライバのうち表示領域１２の中心に位置する部分領域１４ｃに対応するドレインドライバ１６ｃを中心として、各ドレインドライバは、表示領域１２のＹ軸方向に延在する中心線に対して左右対称に配置されている。なお、以下では、このように対応する部分領域の中心線からずれた位置に配置されているドレインドライバ（ここではドレインドライバ１６ｃ以外のドレインドライバ）を、オフセット配置ドライバという。
【００３３】
さらに、本実施形態では、図８に示した場合と異なり、オフセット配置ドライバに接続される中継線２８の少なくとも一部が、迂回経路に沿って配置されている。以下、この中継線２８の迂回経路について、説明する。
【００３４】
ここで、各オフセット配置ドライバに対応する部分領域内の映像信号線２６のうち、当該オフセット配置ドライバが対応する部分領域の中心線からずれている方向の端に配置される映像信号線２６を、注目映像信号線２６ａとする。具体的に、図１では、各オフセット配置ドライバに対応する部分領域内に配置される映像信号線２６のうち、部分領域１４ｃに近い側の端の映像信号線２６が、注目映像信号線２６ａとなる。そして、表示領域１２内においてこの注目映像信号線２６ａに隣接し、注目映像信号線２６ａとは異なる部分領域に配置される映像信号線２６（すなわち、注目映像信号線２６ａとは異なるドレインドライバに接続される映像信号線２６）を、隣接映像信号線２６ｂとする。このとき、注目映像信号線２６ａと接続される中継線２８を注目中継線２８ａ、隣接映像信号線２６ｂと接続される中継線２８を隣接中継線２８ｂとすると、この注目中継線２８ａは、隣接中継線２８ｂの長さに応じた長さの迂回経路に沿って配置される。これによって、両中継線のドレインドライバから映像信号線２６までの距離の差が、所定値以下となるよう調整されている。
【００３５】
図３は、オフセット配置ドライバとしてのドレインドライバ１６ａにつながる注目中継線２８ａの迂回経路を示すための、図１に示すアレイ基板１０の部分拡大平面図である。同図に示されるように、注目中継線２８ａは、注目映像信号線２６ａとドレインドライバ１６ａとを直線的に結んではおらず、迂回経路に沿って配置されている。これによって、注目中継線２８ａと隣接中継線２８ｂとが、略等しい長さになっている。このように、注目中継線２８ａが隣接中継線２８ｂの長さに応じた長さの迂回経路に沿って配置されることによって、両者の抵抗値が略等しくなり、注目映像信号線２６ａに供給される映像信号と隣接映像信号線２６ｂに供給される映像信号との間で、その信号減衰率に生じる差を減らすことでき、部分領域の境界での表示むらを防ぐことができる。
【００３６】
ここで、注目中継線２８ａの迂回経路は、当然ながら隣接中継線２８ｂの経路と干渉しないような位置に設ける必要がある。しかしながら、タイミングコントローラ１８を配置するための空き領域を確保するために、全てのドレインドライバを同じ向きにずらしていくこととすると、特にタイミングコントローラ１８から離れたドレインドライバの、対応する部分領域のＹ軸方向に延在する中心線からのずれ量が大きくなり、このようなドレインドライバに接続される注目中継線２８ａの迂回経路を、隣接中継線２８ｂの経路と干渉しないように設ける場所的余裕がなくなってしまう。そこで、本実施形態では、前述したように、各ドレインドライバは表示領域１２のＹ軸方向に延在する中心線に向かってずれた位置に配置されるようにし、各ドレインドライバの対応する部分領域の中心線からのずれ量が累積しないようにしている。
【００３７】
また、本実施形態では、図３に例示されるように、オフセット配置ドライバに接続される中継線２８のうち端部の注目中継線２８ａだけでなく、他の中継線２８のそれぞれも、隣接する他の中継線２８との長さの差が所定値以下になるような経路に沿って配置されている。これにより、隣接する中継線２８同士の抵抗差を減らして、部分領域の境界以外でもオフセット配置ドライバの位置ずれに起因する表示むらが生じにくいようにすることができる。
【００３８】
なお、ここでは一例としてドレインドライバ１６ａに接続される中継線２８の経路を示したが、他のオフセット配置ドライバについても、その概略が図１に示されるように、それぞれの対応する部分領域の中心線からのずれ量に応じて、注目映像信号線２６ａが隣接映像信号線２６ｂの長さに応じた長さとなるように配置されている。また、ここで図示した中継線２８の迂回経路は一例であって、各中継線２８は、これとは異なる形状の経路に沿って配置されてもよい。
【００３９】
［第２実施形態]
次に、本発明の第２の実施形態に係る表示装置について、説明する。なお、本実施形態に係る表示装置に関して、第１実施形態と同様の構成や機能についてはその説明を省略し、以下では第１実施形態と異なる部分についてだけ説明する。また、第１実施形態と同様の構成要素については、同一の参照符号を用いて参照する。
【００４０】
本実施形態では、各中継線２８は、図１や図３に示したような迂回経路をとる必要はなく、図８に例示したような略直線状の経路に沿って配置されることとしてよい。その代わりに、各オフセット配置ドライバについて、その対応する部分領域の一方端に配置される注目映像信号線２６ａと接続される注目中継線２８ａは、注目映像信号線２６ａに隣接し、注目映像信号線２６ａとは異なる部分領域内に配置される隣接映像信号線２６ｂに接続される中継線２８ｂよりその長さが短く、かつ、単位長さ当たりの抵抗値が大きくなっている。ここで、注目中継線２８ａの単位長さ当たりの抵抗値は、隣接中継線２８ｂの単位長さ当たりの抵抗値、及び注目中継線２８ａと隣接中継線２８ｂとの長さの比に応じて、注目中継線２８ａ全体の抵抗値と隣接中継線２８ｂ全体の抵抗値とが略等しくなるよう調整される。これにより、第１実施形態と同様に、部分領域の境界での表示むらを減らすことができる。
【００４１】
さらに、各オフセット配置ドライバに接続される中継線２８のそれぞれは、その長さが長くなるほど単位長さ当たりの抵抗値が小さくなるよう構成されてもよい。これによって、注目中継線２８ａと隣接中継線２８ｂとの間だけでなく、各オフセット配置ドライバに接続される各中継線２８の抵抗値も略等しくなるよう調整することができる。
【００４２】
ここで、各中継線２８の単位長さ当たりの抵抗値を変化させる方法の具体例について、説明する。各中継線２８は、その長さに応じて、その材料及び断面積の少なくとも一方が他の中継線２８と異なるように構成される。これによって、各中継線２８の抵抗値を変化させることができる。さらに、単に材料又は断面積を変化させるだけでなく、オフセット配置ドライバに接続される複数の中継線２８の一部は、互いに異なる材料からなる複数の層が積層されて構成されることとしてもよい。このように複数の層が積層されて中継線２８が構成されることによって、一種類の材料からなる一層の中継線２８と比較して、単位長さ当たりの抵抗値を小さくすることができる。
【００４３】
具体的に、中継線２８の断面構造として、複数の種類を用意しておき、これら複数種類の断面構造のそれぞれと、当該種類の断面構造を採用する中継線２８の長さの範囲と、を関連付ける。そして、各ドレインドライバに接続される中継線２８それぞれの断面構造を、当該中継線２８の長さがどの範囲に属するかによって、この範囲に関連付けられた種類の断面構造とする。これにより、各中継線２８はその長さに応じて複数のグループに分類され、このグループごとに異なる種類の断面構造が採用されることとなる。
【００４４】
図４Ａから図４Ｅまでは、それぞれこの複数種類の中継線２８の断面構造の一例を示す図である。図４Ａ、図４Ｂ、及び図４Ｃは、いずれも１層からなる中継線２８の断面を示しており、図４Ａの中継線２８は、材料としてＩＴＯ（Indium Tin Oxide）を用いたＩＴＯ層２８ａにより形成され、図４Ｂの中継線２８はクロム（Ｃｒ）を用いたＣｒ層２８ｂにより形成され、図４Ｃの中継線２８はアルミニウム（Ａｌ）を用いたＡｌ層２８ｃにより形成されている。また、図４Ｄ及び図４Ｅは、複数種類の材料が積層された積層構造の中継線２８の断面を示している。具体的に、図４Ｄの中継線２８はＡｌ層２８ｃの上部にＣｒ層２８ｂが積層された２層の断面構造を有している。また、図４Ｅの中継線２８はＡｌ層２８ｃの上部にＣｒ層２８ｂが、さらにその上部にＩＴＯ層２８ａが積層された３層の断面構造を有している。
【００４５】
ここで、ＩＴＯ、クロム、及びアルミニウムは、この順に電気抵抗率が小さくなっている。そのため、図４Ａ、図４Ｂ、及び図４Ｃに示した断面構造の中継線２８は、この順に単位長さ当たりの抵抗値が小さくなっている。さらに、図４Ｄに示した中継線２８は、図４Ｃに示した中継線２８と比較して、Ａｌ層２８ｃと一体的に積層されたＣｒ層２８ｂの分だけその断面積が大きくなり、単位長さ当たりの抵抗値が小さくなっている。同様に、図４Ｅに示した中継線２８は、ＩＴＯ層２８ａの分だけ図４Ｄに示した中継線２８より単位長さ当たりの抵抗値が小さくなっている。すなわち、図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、及び図４Ｅに示した中継線２８は、この順に単位長さ当たりの抵抗値が小さくなっている。そこで、例えばその長さが所定値未満の中継線２８は図４Ａに示す断面構造、それより長い所定範囲の長さの中継線２８は図４Ｂに示す断面構造、・・・というように、その長さが長くなるほど単位長さ当たりの抵抗値が小さい断面構造を採用するようにする。こうすれば、全体として、各中継線２８の抵抗値のばらつきを少なくすることができ、各中継線２８の抵抗値の差に起因する表示むらを防ぐことができる。
【００４６】
なお、以上例示した各材料は、いずれも表示領域１２内の回路を実装するために用いられる材料であってよい。例えば、図２に示した画素回路３２の例において、画素電極ＰＩＴ及びコモン電極ＣＩＴは透明導電材であるＩＴＯによって形成され、映像信号線２６、ドレイン電極ＤＥ、及びソース電極ＳＥはクロムによって形成され、走査信号線３０及びゲート電極ＧＥはアルミニウムによって形成されることとする。この場合、例えばアレイ基板１０上に走査信号線３０やゲート電極ＧＥを形成するのと同時に、Ａｌ層２８ｃからなる中継線２８を形成できる。また、複数材料が積層してなる中継線２８も、各材料を表示領域１２内に積層する順序と同じ順序で積層することにより、表示領域１２内の各部を形成する工程とともに、形成することができる。これにより、製造工程を増やすことなく、各種の材料からなる中継線２８、あるいは各種の材料が複数積層してなる中継線２８を形成できる。
【００４７】
また、以上説明した例では、積層する材料の種類及び数を調整することによって、単位長さ当たりの抵抗値が互いに異なる複数種類の中継線２８を形成することとしたが、これに加えて、さらに積層される一部層の横幅を各中継線２８の長さに応じて変化させることによって、その断面積を変化させてもよい。例えば図５は、図４Ｄに示す２層構造の中継線２８に対して、その２層目のＣｒ層２８ｂの横幅を狭くした中継線２８の例を示している。このように横幅を狭くすることによって、図５に示す断面形状の中継線２８は、図４Ｄに示す中継線２８よりも単位長さ当たりの抵抗値が大きく、一方で図４Ｃに示す中継線２８よりは単位長さ当たりの抵抗値が小さくなる。このように一部層の横幅を変えた断面形状の中継線２８を用いることによって、さらに細かくその長さに応じて各中継線２８の単位長さ当たりの抵抗値を調整することができる。
【００４８】
［第３実施形態]
次に、本発明の第３の実施形態に係る表示装置について、説明する。なお、本実施形態に係る表示装置についても、第１実施形態と同様の構成や機能についてはその説明を省略し、以下では第１実施形態と異なる部分についてだけ説明する。また、第１実施形態と同様の構成要素については、同一の参照符号を用いて参照する。
【００４９】
本実施形態に係る表示装置のアレイ基板１０も、第２実施形態と同様に、図８に例示したような外観を備えている。そして、本実施形態では、各中継線２８の単位長さ当たりの抵抗値は、各映像信号線２６の単位長さ当たりの抵抗値より小さくなっている。例えば各中継線２８は、映像信号線２６に用いられる材料よりも電気抵抗率の小さい材料によって形成される。具体例として、前述したように表示領域１２内の各映像信号線２６がクロムによって形成される場合、各中継線２８はアルミニウムによって形成され、表示領域１２の境界部分で、クロムで形成された映像信号線２６と接続されることとする。本実施形態では、各中継線２８の長さの違いによりその抵抗値にばらつきが生じるが、以上説明したように中継線２８全体の単位長さ当たりの抵抗値を小さくすることによって、抵抗値のばらつきを抑えることができる。これによって、抵抗値のばらつきが映像信号に与える影響を相対的に小さくすることができ、各部分領域の境界での表示むらを抑えることができる。
【００５０】
［第４実施形態]
次に、本発明の第４の実施形態に係る表示装置について、説明する。なお、本実施形態に係る表示装置についても、第１実施形態と同様の構成や機能についてはその説明を省略し、以下では第１実施形態と異なる部分についてだけ説明する。また、第１実施形態と同様の構成要素については、同一の参照符号を用いて参照する。
【００５１】
本実施形態に係る表示装置のアレイ基板１０も、第２実施形態と同様に、図８に例示したような外観を備えている。なお、以下では、オフセット配置ドライバの一つに対応する部分領域を注目部分領域といい、当該注目部分領域に隣接する部分領域を隣接部分領域とする。そして、本実施形態では、注目部分領域と、隣接部分領域と、の境界に位置する一つの画素列（以下、境界画素列Ｃという）に含まれる画素のうち、一部の画素に対しては注目部分領域内に配置される映像信号線２６から映像信号が供給され、当該一部の画素以外の他の画素に対しては隣接部分領域内に配置される映像信号線２６から映像信号が供給される。すなわち、一つの境界画素列Ｃに含まれる複数の画素に対して、オフセット配置ドライバの一つと、当該オフセット配置ドライバに隣接するドレインドライバと、の双方から、映像信号が供給されることとなる。ここで画素列は、表示領域１２内において、映像信号線２６に沿った方向（Ｙ軸方向）に並ぶ画素の組を指している。
【００５２】
図６は、本実施形態における画素回路３２と映像信号線２６との接続例を模式的に示す回路図である。なお、ここではドレインドライバ１６ａに対応する部分領域１４ａを注目部分領域とし、ドレインドライバ１６ｂに対応する部分領域１４ｂを隣接部分領域としている。この図の例では、各画素列を構成する画素回路３２は、一つおきに、その両側に配置される映像信号線２６と交互に接続される。すなわち、各画素列内において、ある画素回路３２が当該画素列の両側に配置される映像信号線２６の一方と接続される場合、同じ画素列において当該画素回路３２に隣接する画素回路３２は、反対側のもう一方の映像信号線２６と接続される。そのため、注目部分領域と隣接部分領域との境界に位置する境界画素列Ｃに含まれる画素も、境界画素列Ｃの両側に位置する２つの映像信号線２６から映像信号の供給を受けることとなる。そして、これら２つの映像信号線２６は、それぞれ注目部分領域に対応するドレインドライバ１６ａ及び隣接部分領域に対応するドレインドライバ１６ｂから映像信号の供給を受けている。
【００５３】
このように、境界画素列Ｃ内に、注目部分領域に対応するドレインドライバ１６ａから信号供給を受ける画素と、隣接部分領域に対応するドレインドライバ１６ｂから信号供給を受ける画素と、が混在することによって、境界画素列Ｃの両側の映像信号線２６に接続される中継線２８同士で抵抗に差があっても、その両者の影響を受ける画素同士が混在するので、部分領域の境界での表示むらを減らすことができる。
【００５４】
特にこの図６の例では、境界画素列Ｃに含まれる画素のうち、一部の画素に対しては、注目部分領域内の隣接部分領域側の端に配置された注目映像信号線２６ａから映像信号が供給される。そして、当該一部の画素以外の画素に対しては、隣接部分領域内の注目部分領域側の端に配置された隣接映像信号線２６ｂから映像信号が供給される。また、この注目映像信号線２６ａに接続される画素回路３２と、隣接映像信号線２６ｂに接続される画素回路３２と、は、境界画素列Ｃ内において一つおきに交互に配置されている。これによって、注目映像信号線２６ａから供給される映像信号により制御される画素と、隣接映像信号線２６ｂから供給される映像信号により制御される画素と、がいずれも境界画素列Ｃ内に均一に配置され、境界画素列Ｃでの表示むらが生じにくくなっている。
【００５５】
なお、本発明は以上説明した実施の形態に限定されるものではない。
【００５６】
例えば以上説明した各実施の形態の構成は、組み合わせて用いられることとしてもよい。具体例として、注目中継線２８ａは、隣接中継線２８ｂの長さに応じて迂回経路をとりつつ、さらに隣接中継線２８ｂより単位長さ当たりの抵抗値が大きくなっていてもよい。これにより、図３の例と比較してより小さな迂回経路で、注目中継線２８ａと隣接中継線２８ｂとの間の抵抗値の差を小さくすることができる。
【００５７】
また、本発明の実施の形態に係る液晶表示装置は、ＩＰＳ方式に限らず、ＶＡ（Vertical Alignment）方式やＴＮ（Twisted Nematic）方式など、各種の方式や構造の液晶表示装置であってよい。図７は、本発明の実施の形態に係る液晶表示装置がＶＡ方式やＴＮ方式である場合における、図２と同様のアレイ基板１０上の画素回路３２の一例を示す平面図である。この図の例では、ＩＰＳ方式の場合と異なり、アレイ基板１０側にはコモン電極ＣＩＴ及びコモン信号線ＣＬが実装されず、代わりにコモン電極ＣＩＴはフィルタ基板に実装される。
【００５８】
また、本発明の実施の形態に係る表示装置は、液晶表示装置には限られず、各画素に映像信号を供給する複数の駆動回路と、これらの駆動回路の動作を制御する制御回路と、がアレイ基板上に実装される各種の表示装置であってよい。具体的に、本発明の実施の形態に係る表示装置は、例えば有機ＥＬ表示装置であってもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施形態に係る表示装置を構成するアレイ基板の平面図である。
【図２】アレイ基板上に実装される画素回路の一例を示す平面図である。
【図３】図１に示すアレイ基板の部分拡大平面図である。
【図４Ａ】本発明の第２実施形態に係る表示装置における、中継線の断面構造の一例を示す断面図である。
【図４Ｂ】本発明の第２実施形態に係る表示装置における、中継線の断面構造の別の例を示す断面図である。
【図４Ｃ】本発明の第２実施形態に係る表示装置における、中継線の断面構造の別の例を示す断面図である。
【図４Ｄ】本発明の第２実施形態に係る表示装置における、中継線の断面構造の別の例を示す断面図である。
【図４Ｅ】本発明の第２実施形態に係る表示装置における、中継線の断面構造の別の例を示す断面図である。
【図５】本発明の第２実施形態に係る表示装置における、中継線の断面構造の別の例を示す断面図である。
【図６】本発明の第４実施形態に係る表示装置における、画素回路と映像信号線との接続例を示す模式的な回路図である。
【図７】アレイ基板上に実装される画素回路の別の例を示す平面図である。
【図８】アレイ基板の一例を示す平面図である。
【図９】図８に示すアレイ基板の部分拡大平面図である。
【符号の説明】
【００６０】
１０  アレイ基板、１２  表示領域、１４ａ〜１４ｅ  部分領域、１６ａ〜１６ｅ  ドレインドライバ、１８  タイミングコントローラ、２０ａ，２０ｂ  ゲートドライバ、２２  ＦＰＣ、２４  回路基板、２６  映像信号線、２８  中継線、３０  走査信号線、３２  画素回路。
【図１】
2009288709.tif 000003
【図２】
2009288709.tif 000004
【図３】
2009288709.tif 000005
【図４Ａ】
2009288709.tif 000006
【図４Ｂ】
2009288709.tif 000007
【図４Ｃ】
2009288709.tif 000008
【図４Ｄ】
2009288709.tif 000009
【図４Ｅ】
2009288709.tif 000010
【図５】
2009288709.tif 000011
【図６】
2009288709.tif 000012
【図７】
2009288709.tif 000013
【図８】
2009288709.tif 000014
【図９】
2009288709.tif 000015