(57)【要約】【課題】トランジスタ回路（ｃｉｒｃｕｉｔｒｙ）とフォトダイオードの新しい集積を提供することができるイメージセンサ及びその製造方法を提供する。【解決手段】実施の形態によるイメージセンサは、下部配線１１０と回路が形成された第１基板１００と、前記下部配線１１０と接触しながら前記第１基板１００とボンディングされた結晶半導体層と、前記結晶半導体層内に前記下部配線１１０と電気的に連結されるように形成されたフォトダイオード２１０と、前記フォトダイオード２１０内に形成された素子分離膜２２２と、を含むことを特徴とする。【選択図】図１
2009065158.tif 000002
【特許請求の範囲】
【請求項１】
下部配線と回路が形成された第１基板と、
前記下部配線と接触しながら前記第１基板とボンディングされた結晶半導体層と、
前記結晶半導体層内に前記下部配線と電気的に連結されるように形成されたフォトダイオードと、
前記フォトダイオード内に形成された素子分離膜と、を含むことを特徴とするイメージセンサ。
【請求項２】
前記フォトダイオードは、
前記結晶半導体層内に形成された第１導電型伝導層と、
前記第１導電型伝導層上の前記結晶半導体層内に形成された第２導電型伝導層と、を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記フォトダイオードは、
前記第１導電型伝導層の下側の前記結晶半導体層内に形成された高濃度第１導電型伝導層をさらに含むことを特徴とする請求項２に記載のイメージセンサ。
【請求項４】
前記フォトダイオードと素子分離膜との間に形成された第２導電型イオン注入層をさらに含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
下部配線と回路が形成された第１基板を用意するステップと、
フォトダイオードが形成された第２基板を用意するステップと、
前記第２基板のフォトダイオード内に素子分離膜を形成するステップと、
前記素子分離膜が形成されたフォトダイオードと前記下部配線とが接触するように前記第２基板と前記第１基板をボンディングするステップと、
前記ボンディングされた第２基板の下側を除去してフォトダイオードを残存させるステップと、
を含むことを特徴とするイメージセンサの製造方法。
【請求項６】
前記フォトダイオードが形成された第２基板を用意するステップは、
第２基板上に結晶半導体層を形成するステップと、
前記結晶半導体層内にフォトダイオードを形成するステップと、を含むことを特徴とする請求項５に記載のイメージセンサの製造方法。
【請求項７】
前記結晶半導体層内にフォトダイオードを形成するステップは、
前記結晶半導体層内に第２導電型伝導層を形成するステップと、ｌ
前記第２導電型伝導層上の前記結晶半導体層内に第１導電型伝導層を形成するステップと、を含むことを特徴とする請求項６に記載のイメージセンサの製造方法。
【請求項８】
前記結晶半導体層内にフォトダイオードを形成するステップは、
前記第１導電型伝導層を形成するステップの後、
前記第１導電型伝導層の上側の前記結晶半導体層内に高濃度第１導電型伝導層を形成するステップをさらに含むことを特徴とする請求項７に記載のイメージセンサの製造方法。
【請求項９】
前記第２基板のフォトダイオードと前記素子分離膜との間に第２導電型イオン注入層を形成するステップをさらに含むことを特徴とする請求項５に記載のイメージセンサの製造方法。
【請求項１０】
下部配線と回路が形成された第１基板を用意するステップと、
フォトダイオードが形成された第２基板を用意するステップと、
前記フォトダイオードと前記下部配線とが接触するように前記第２基板と前記第１基板とをボンディングするステップと、
前記ボンディングされた第２基板の下側を除去してフォトダイオードを露出させるステップと、
前記露出したフォトダイオード内に素子分離膜を形成するステップと、を含むことを特徴とするイメージセンサの製造方法。
【請求項１１】
前記フォトダイオードが形成された第２基板を用意するステップは、
第２基板上に結晶半導体層を形成するステップと、
前記結晶半導体層内にフォトダイオードを形成するステップと、を含むことを特徴とする請求項１０に記載のイメージセンサの製造方法。
【請求項１２】
前記結晶半導体層内にフォトダイオードを形成するステップは、
前記結晶半導体層内に第２導電型伝導層を形成するステップと、
前記第２導電型伝導層上の前記結晶半導体層内に第１導電型伝導層を形成するステップと、を含むことを特徴とする請求項１１に記載のイメージセンサの製造方法。
【請求項１３】
前記結晶半導体層内にフォトダイオードを形成するステップは、
前記第１導電型伝導層を形成するステップの後、
前記第１導電型伝導層の上側の前記結晶半導体層内に高濃度第１導電型伝導層を形成するステップをさらに含むことを特徴とする請求項１２に記載のイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及びその製造方法に関する。
【背景技術】
【０００２】
イメージセンサ（Ｉｍａｇｅ  ｓｅｎｓｏｒ）は、光学映像（ｏｐｔｉｃａｌ  ｉｍａｇｅ）を電気信号に変換する半導体素子であって、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサとＣＭＯＳイメージセンサ（ＣＩＳ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）とに区分される。
【０００３】
従来技術では、基板にフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ）をイオン注入法により形成する。ところが、チップサイズ（Ｃｈｉｐ  Ｓｉｚｅ）を増加させずピクセル(Ｐｉｘｅｌ)数を増加させるためにフォトダイオードのサイズが次第に減少するにつれ、受光部の面積が縮小して画像特性(Ｉｍａｇｅ  Ｑｕａｌｉｔｙ)が低下する傾向にある。
【０００４】
また、受光部面積の縮小に応じて積層高さ（Ｓｔａｃｋ  Ｈｅｉｇｈｔ）が減少しないことから、エアリーディスク（Ａｉｒｙ  Ｄｉｓｋ）と呼ばれる光の回折現象により受光部に入射する光子（Ｐｈｏｔｏｎ）の数も減少する傾向にある。
【０００５】
これを解決するための代案の一つとして、フォトダイオードを非晶質シリコン（ａｍｏｒｐｈｏｕｓ  Ｓｉ）で蒸着するか、ウェハ対ウェハボンディング（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ）などの方法により読み出し回路（Ｒｅａｄｏｕｔ  Ｃｉｒｃｕｉｔｒｙ）はシリコン基板（Ｓｉ  Ｓｕｂｓｔｒａｔｅ）に形成し、フォトダイオードは読み出し回路の上部に形成する試み(以下、「３次元イメージセンサ」と称する)がなされている。フォトダイオードと読み出し回路は配線（Ｍｅｔａｌ  Ｌｉｎｅ）を介して互いに連結される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来技術による水平型シーモスイメージセンサによると、フォトダイオードとトランジスタが基板上に相互水平に隣接して製造される。これによって、フォトダイオードのための追加的な領域が要求されてフィルファクタ（ｆｉｌｌ  ｆａｃｔｏｒ）領域を減少させ、また解像度（Ｒｅｓｏｌｕｔｉｏｎ）の可能性を制限する問題がある。
【０００７】
また、従来技術によれば、各ピクセル間のクロストークが発生する問題がある。
【０００８】
また、従来技術による水平型シーモスイメージセンサによると、フォトダイオードとトランジスタを同時に製造する工程の最適化が難しいという問題がある。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、トランジスタ回路（ｃｉｒｃｕｉｔｒｙ）とフォトダイオードの新しい集積を提供することができるイメージセンサ及びその製造方法を提供する。
【０００９】
また、実施の形態は、垂直型フォトダイオードを採用しながらフォトダイオードピクセル間のクロストークを防止することができるイメージセンサ及びその製造方法を提供する。
【００１０】
また、実施の形態は、解像度（Ｒｅｓｏｌｕｔｉｏｎ）と感光度（ｓｅｎｓｉｔｉｖｉｔｙ）が同時に改善され得るイメージセンサ及びその製造方法を提供する。
【００１１】
また、実施の形態は、垂直型フォトダイオードを採用しながらフォトダイオード内の欠陥（ｄｅｆｅｃｔ）を防止することができるイメージセンサ及びその製造方法を提供する。
【課題を解決するための手段】
【００１２】
実施の形態によるイメージセンサは、下部配線と回路が形成された第１基板と、前記下部配線と接触しながら前記第１基板とボンディングされた結晶半導体層（ｃｒｙｓｔａｌｌｉｎｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｌａｙｅｒ）と、前記結晶半導体層内に前記下部配線と電気的に連結されるように形成されたフォトダイオードと、前記フォトダイオード内に形成された素子分離膜と、を含むことを特徴とする。
【００１３】
また、実施の形態によるイメージセンサの製造方法は、下部配線と回路が形成された第１基板を用意するステップと、フォトダイオードが形成された第２基板を用意するステップと、前記第２基板のフォトダイオード内に素子分離膜を形成するステップと、前記素子分離膜が形成されたフォトダイオードと前記下部配線とが接触するように前記第２基板と前記第１基板とをボンディング（ｂｏｎｄｉｎｇ）するステップと、前記ボンディングされた第２基板の下側を除去してフォトダイオードを残存させるステップと、を含むことを特徴とする。
【００１４】
また、実施の形態によるイメージセンサの製造方法は、下部配線と回路が形成された第１基板を用意するステップと、フォトダイオードが形成された第２基板を用意するステップと、前記フォトダイオードと前記下部配線が接触するように前記第２基板と前記第１基板とをボンディングするステップと、前記ボンディングされた第２基板の下側を除去してフォトダイオードを露出させるステップと、前記露出したフォトダイオード内に素子分離膜を形成するステップと、を含むことを特徴とする。
【発明の効果】
【００１５】
実施の形態によるイメージセンサ及びその製造方法によると、フォトダイオードが回路の上側に位置する垂直型フォトダイオードを採用しながらフォトダイオードを結晶半導体層内に形成することによって、フォトダイオード内の欠陥を防止することができる。
【００１６】
また、実施の形態によると、垂直型フォトダイオードを採用しながらピクセル間に素子分離膜を形成することによって、フォトダイオードピクセル間のクロストークを防止することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
【００１８】
＜第１の実施の形態＞
図１は、本発明の第１実施の形態によるイメージセンサの断面図である。
【００１９】
第１実施の形態によるイメージセンサは、下部配線１１０と回路（図示せず）が形成された第１基板１００と、前記下部配線１１０と接触しながら前記第１基板１００とボンディングされた結晶半導体層２１０ａ（図３参照）と、前記結晶半導体層２１０ａ内に前記下部配線１１０と電気的に連結されるように形成されたフォトダイオード２１０と、前記フォトダイオード２１０内に形成された素子分離膜２２２と、を含むことができる。
【００２０】
実施の形態によるイメージセンサによると、フォトダイオードが回路の上側に位置する垂直型フォトダイオードを採用しながらフォトダイオードを結晶半導体層内に形成することによって、フォトダイオード内の欠陥を防止することができる。
【００２１】
また、実施の形態によると、垂直型フォトダイオードを採用しながらピクセル間に素子分離膜２２２を形成することによって、フォトダイオードピクセル間のクロストークを防止することができる。例えば、前記素子分離膜２２２はＳＴＩであり得るが、これに限定されるのではない。
【００２２】
また、実施の形態で前記素子分離膜２２２の上部幅が下部幅より狭く図示されているが、これに限定されるのではない。
【００２３】
実施の形態で前記結晶半導体層は、単結晶半導体層であり得るがこれに限定されるのではなく、多結晶半導体層であっても良い。
【００２４】
前記第１基板１００の回路は図示されていないが、ＣＩＳの場合、回路が４個のトランジスタを有する４  Ｔｒ ＣＩＳに限定されず、１ Ｔｒ  ＣＩＳ、３ Ｔｒ  ＣＩＳ、５ Ｔｒ  ＣＩＳ、または１．５ Ｔｒ  ＣＩＳ（トランジスタ共有ＣＩＳ）などにも適用可能である。
【００２５】
また、第１基板１００に形成された下部配線１１０は、下部メタル（図示せず）と下部プラグ（図示せず）を含むことができる。前記下部配線１１０の最上部がフォトダイオードの下部電極の役目をし得る。
【００２６】
次に、前記フォトダイオード２１０は、前記結晶半導体層２１０ａ内に形成された第１導電型伝導層２１４及び前記第１導電型伝導層２１４上の前記結晶半導体層内に形成された第２導電型伝導層２１６を含むことができる。
【００２７】
例えば、前記フォトダイオード２１０は、前記結晶半導体層２１０ａ内に形成された低濃度Ｎ型伝導層２１４及び前記低濃度Ｎ型伝導層２１４上の前記結晶半導体層内に形成された高濃度Ｐ型伝導層２１６を含むことができるが、これに限定されるのではない。すなわち、第１導電型は、Ｎ型に限定されるのではなくＰ型である場合もある。
【００２８】
また、図９に示すように、変形例での前記フォトダイオード２１０は、前記第１導電型伝導層２１４下側の前記結晶半導体層内に形成された高濃度第１導電型伝導層２１２をさらに含むことができる。前記高濃度第１導電型伝導層２１２は、オーミックコンタクト（Ｏｈｍｉｃ  Ｃｏｎｔａｃｔ）のために形成され得る。
【００２９】
例えば、図９に示すように、前記フォトダイオード２１０は、Ｎ型伝導層２１４下側の前記結晶半導体層内に形成された高濃度Ｎ型伝導層２１２をさらに含むことができる。
【００３０】
実施の形態は、前記フォトダイオード２１０上に上部メタル２４０をさらに形成することができ、カラーフィルタ（図示せず）もさらに形成することができる。
【００３１】
図２乃至図８は、第１実施の形態によるイメージセンサの製造方法の工程断面図である。
【００３２】
先ず、図２に示すように、下部配線１１０と回路（図示せず）が形成された第１基板１００を用意する。前記第１基板１００の回路は図示されていないが、ＣＩＳの場合、回路が４個のトランジスタ４ Ｔｒ  ＣＩＳに限定されるのではない。
【００３３】
また、第１基板１００に形成された下部配線１１０は、下部メタル（図示せず）と下部プラグ（図示せず）を含むことができる。
【００３４】
次に、図３に示すように、第２基板２００上に結晶半導体層２１０ａを形成する。このような結晶半導体層２１０ａにフォトダイオードが形成されることによって、フォトダイオード内の欠陥を防止することができる。
【００３５】
例えば、前記第２基板２００上には、絶縁層（図示せず）を介在させて結晶半導体層を形成することができる。
【００３６】
または、前記第２基板２００自体の上側をフォトダイオードが形成される結晶半導体層として利用することができる。
【００３７】
次に、図４に示すように、前記結晶半導体層２１０ａにイオンを注入することによってフォトダイオード２１０を形成する。
【００３８】
例えば、前記結晶半導体層２１０ａ下部に第２導電型伝導層２１６を形成する。例えば、前記結晶半導体層２１０ａ下部にマスクなしにブランケットで第２基板２００全面にイオンを注入して高濃度Ｐ型伝導層２１６を形成することができる。例えば、前記第２導電型伝導層２１６は、約０．５μｍ以内の接合深さ（ｊｕｎｃｔｉｏｎ  ｄｅｐｔｈ）に形成され得る。
【００３９】
以後、前記第２導電型伝導層２１６上部に第１導電型伝導層２１４を形成する。例えば、前記２導電型伝導層２１６の上部にマスクなしにブランケットで第２基板２００全面にイオンを注入して、低濃度Ｎ型伝導層２１４を形成することができる。例えば、前記低濃度第１導電型伝導層２１４は、約１．０〜２．０μｍの接合深さに形成され得る。
【００４０】
この時、図９に示すような変形例では、前記第１導電型伝導層２１４上に高濃度第１導電型伝導層２１２を形成するステップをさらに含むことができる。例えば、前記第１導電型伝導層２１４の上部にマスクなしにブランケットで第２基板２００全面にイオンを注入して、高濃度Ｎ型伝導層２１２を形成することができる。例えば、前記高濃度第１導電型伝導層２１２は、約０．０５〜０．２μｍの接合深さに形成され得る。
【００４１】
その次に、図５に示すように、前記フォトダイオード２１０が形成された結晶半導体層２１０ａ内に、ピクセル間のクロストークを防止することができる素子分離膜２２２を形成する。
【００４２】
例えば、前記フォトダイオード２１０が形成された結晶半導体層２１０ａにトレンチＴを形成し、前記トレンチＴを絶縁層によって詰めることによって素子分離膜２２２を形成することができる。例えば、前記結晶半導体層２１０ａにトレンチＴを形成し前記トレンチＴにライナー酸化膜（図示せず）を形成した後、トレンチＴに酸化物質を蒸着して平坦化することによって素子分離膜２２２を形成することができる。
【００４３】
次に、図６に示すように、前記素子分離膜２２２が形成された第２基板２００のフォトダイオード２１０と前記第１基板１００の下部配線１１０が接触するように前記第２基板２００と前記第１基板１００とをボンディングする。
【００４４】
例えば、前記第１基板１００と第２基板２００を接触させた後プラズマ活性化によってボンディングすることができるが、これに限定されるのではない。
【００４５】
この時、前記第２基板２００の素子分離膜２２２と第１基板１００の層間絶縁層（図示せず）が同じ材質からなる場合には、ボンディングがさらに容易に行われ得る。
【００４６】
また、第１基板１００と第２基板２００のボンディングの時、素子分離膜２２２と下部配線１１０が接触しないように、整列が必要である。
【００４７】
次に、図７に示すように、前記ボンディングされた第２基板２００の下側を除去してフォトダイオード２１０を残存及び露出させる。
【００４８】
例えば、前記第２基板２００に絶縁層を介在させた場合には、前記第２基板２００の下側はバックグラインディング（ｂａｃｋ  ｇｒｉｎｄｉｎｇ）によって除去し、以後露出する絶縁層はエッチングによって除去して、第１基板１００上にフォトダイオード２１０のみを残存させることができる。
【００４９】
または、前記第２基板２００自体の上部をフォトダイオードが形成される結晶半導体層として利用する場合には、第１基板とのボンディングの前にフォトダイオードが形成される結晶半導体層下部に水素イオンＨ＋を注入し、第１基板とのボンディングの後前記第２基板を熱処理して、水素イオンが水素気体（Ｈ２）になるようにすることによってフォトダイオードのみを残存させ第２基板を除去することができる。
【００５０】
次に、図８に示すように、前記フォトダイオード２１０上に上部メタル２４０を形成し、パッシベーション（図示せず）を行うことができる。また、前記フォトダイオード２１０上側にカラーフィルタをさらに形成することができ、カラーフィルタ上側にマイクロレンズもさらに形成することができる。
【００５１】
また、第１実施の形態は、前記フォトダイオード２１０と上部メタル２４０との間に透明伝導層（図示せず）をさらに形成することによって、各ピクセル毎に上部メタルを形成しなくても透明伝導層が上部メタルの機能を行い得る。例えば、透明伝導層はＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）により形成され得るが、これに限定されるのではない。前記透明伝導層は、複数のピクセル領域にかけて形成され得る。一方、前記透明伝導層は必須構成要素ではない。
【００５２】
第１実施の形態によるイメージセンサ及びその製造方法によると、フォトダイオードが回路の上側に位置する垂直型フォトダイオードを採用しながらフォトダイオードを結晶半導体層内に形成することによって、フォトダイオード内の欠陥を防止することができる。
【００５３】
また、第１実施の形態によると、垂直型フォトダイオードを採用しながらピクセル間に素子分離膜を形成することによって、フォトダイオードピクセル間のクロストークを防止することができる。
【００５４】
＜第２の実施の形態＞
図１０は、第２実施の形態によるイメージセンサの断面図であり、図１１乃至図１５は、第２実施の形態によるイメージセンサの製造方法の工程断面図である。
【００５５】
第２実施の形態は、前記第１実施の形態の技術的な特徴を採用することができる。
【００５６】
例えば、第２実施の形態によるイメージセンサは、下部配線１１０と回路が形成された第１基板１００と、前記下部配線１１０と接触しながら前記第１基板１００とボンディングされた結晶半導体層２１０ａと、前記結晶半導体層２１０ａ内に前記下部配線１１０と電気的に連結されるように形成されたフォトダイオード２１０と、前記フォトダイオード２１０内に形成された素子分離膜２２４と、を含むことができる。
【００５７】
第２実施の形態によるイメージセンサによると、フォトダイオードが回路の上側に位置する垂直型フォトダイオードを採用しながらフォトダイオードを結晶半導体層内に形成することによってフォトダイオード内の欠陥を防止することができる。
【００５８】
また、第２実施の形態によると、垂直型フォトダイオードを採用しながらピクセル間に素子分離膜を形成することによって、フォトダイオードピクセル間のクロストークを防止することができる。一方、第２実施の形態は、第１実施の形態とは異なり、第１基板１００と第２基板２００とのボンディング後にフォトダイオード２１０内に素子分離膜２２４を形成する。これによって、第２実施の形態での素子分離膜２２４の上部が下部より広い形態であり得るが、これに限定されるのではない。
【００５９】
具体的に、図１１Ａに示すように、下部配線１１０と回路（図示せず）が形成された第１基板１００を用意する。また、第１基板１００に形成された下部配線１１０は、下部メタル（図示せず）と下部プラグ（図示せず）を含むことができる。
【００６０】
次に、図１１Ｂに示すように、第２基板２００上に結晶半導体層２１０ａを形成する。このような結晶半導体層２１０ａにフォトダイオード２１０が形成されることによって、フォトダイオード２１０内の欠陥を防止することができる。
【００６１】
例えば、前記第２基板２００は、絶縁層（図示せず）を介在させて結晶半導体層を形成することができる。
【００６２】
または、前記第２基板２００自体の上側をフォトダイオードが形成される結晶半導体層として利用することができる。
【００６３】
次に、図１１Ｂに示すように、前記結晶半導体層２１０ａにイオンを注入することによってフォトダイオード２１０を形成する。
【００６４】
例えば、前記結晶半導体層２１０ａ下部に第２導電型伝導層２１６を形成する。以後、前記第２導電型伝導層２１６上部に第１導電型伝導層２１４を形成する。
【００６５】
この時、図１６に示すような変形例では、前記第１導電型伝導層２１４上に高濃度第１導電型伝導層２１２を形成するステップをさらに含むことができる。
【００６６】
次に、図１２に示すように、前記第２基板２００のフォトダイオード２１０と前記第１基板１００の下部配線１１０とが接触するように前記第２基板２００と前記第１基板１００とをボンディングする。
【００６７】
例えば、前記第１基板１００と第２基板２００を接触させた後プラズマ活性化によってボンディングすることができるが、これに限定されるのではない。
【００６８】
次に、図１３に示すように、前記ボンディングされた第２基板２００の下側を除去してフォトダイオード２１０を残存及び露出する。
【００６９】
例えば、前記第２基板２００に絶縁層を介在させた場合には、前記第２基板２００の下側はバックグラインディングによって除去し、以後露出する絶縁層は、エッチングによって除去して第１基板１００上にフォトダイオード２１０のみを残存させることができる。
【００７０】
または、前記第２基板２００自体の上部をフォトダイオードが形成される結晶半導体層に利用する場合には、第１基板とのボンディングの前にフォトダイオードが形成される結晶半導体層下部に水素イオンＨ＋を注入し、第１基板とのボンディングの後前記第２基板を熱処理して水素イオンが水素気体（Ｈ２）になるようにすることによってフォトダイオードのみを残存させ第２基板を除去することができる。
【００７１】
その次に、図１４に示すように、前記残存及び露出したフォトダイオード２１０内にピクセル間のクロストークを防止することができる素子分離膜２２４を形成する。
【００７２】
例えば、前記フォトダイオード２１０にトレンチを形成し、前記トレンチを絶縁層によって詰めることによって素子分離膜２２４を形成することができる。
【００７３】
次に、図１５に示すように、前記フォトダイオード２１０上に上部メタル２４０を形成してパッシベーション（図示せず）を行い得る。また、前記フォトダイオード２１０上側にカラーフィルタ（図示せず）をさらに形成することができ、カラーフィルタ上側にマイクロレンズもさらに形成することができる。
【００７４】
また、第２実施の形態は、前記フォトダイオード２１０と上部メタル２４０との間に透明伝導層をさらに形成することによって、各ピクセル毎に上部メタルを形成しなくても透明伝導層を利用して上部メタルの機能を行い得る。例えば、透明伝導層はＩＴＯによって形成され得るが、これに限定されるのではない。前記透明伝導層は、複数のピクセル領域にかけて形成され得る。
【００７５】
＜第３の実施の形態＞
図１７は、第３実施の形態によるイメージセンサの断面図である。
【００７６】
第３実施の形態によるイメージセンサは、前記第１実施の形態によるイメージセンサ及びその製造方法を採用することができる。
【００７７】
第３実施の形態は、前記第１実施の形態とは異なり、前記フォトダイオード２１０と素子分離膜２２２との間に第２導電型イオン注入層２２１をさらに含むことができる。
【００７８】
例えば、第３実施の形態は、フォトダイオード２１０と素子分離膜２２２との間に第２導電型イオン注入層２２１を介在させることによって、フォトダイオード２１０から発生した電子またはホールのピクセル間クロストークを防止することができる。
【００７９】
このために、図１８に示すように、第２基板２００の単結晶層にフォトダイオード２１０を形成し素子分離膜のためのトレンチＴを形成した後、高濃度Ｐ型イオンを注入してＰ＋イオン注入層２２１を形成することができる。以後にトレンチを詰めて素子分離膜２２２を形成することができる。
【００８０】
または、素子分離膜２２２を形成した後、フォトダイオード２１０と素子分離膜２２２の界面に高濃度Ｐ型イオンを注入してＰ＋イオン注入層２２１を形成することもできる。
【００８１】
図１９は、第３実施の形態のまた変形例によるイメージセンサの断面図である。
【００８２】
これはフォトダイオード２１０の形成の時、オミックコンテックのために高濃度第１導電型伝導層２１２をさらに形成した場合である。
【００８３】
第３実施の形態によると、素子分離膜２２２と共に第２導電型イオン注入層２２１を形成することによって、フォトダイオード２１０から発生した電子またはホールのピクセル間クロストークをさらに効果的に防止することができる。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１実施の形態によるイメージセンサの断面図である。
【図２】本発明の第１実施の形態によるイメージセンサの製造方法の工程断面図である。
【図３】本発明の第１実施の形態によるイメージセンサの製造方法の工程断面図である。
【図４】本発明の第１実施の形態によるイメージセンサの製造方法の工程断面図である。
【図５】本発明の第１実施の形態によるイメージセンサの製造方法の工程断面図である。
【図６】本発明の第１実施の形態によるイメージセンサの製造方法の工程断面図である。
【図７】本発明の第１実施の形態によるイメージセンサの製造方法の工程断面図である。
【図８】本発明の第１実施の形態によるイメージセンサの製造方法の工程断面図である。
【図９】本発明の第１実施の形態による変形例のイメージセンサの断面図である。
【図１０】本発明の第２実施の形態によるイメージセンサの断面図である。
【図１１Ａ】本発明の第２実施の形態によるイメージセンサの製造方法の工程断面図である。
【図１１Ｂ】本発明の第２実施の形態によるイメージセンサの製造方法の工程断面図である。
【図１２】本発明の第２実施の形態によるイメージセンサの製造方法の工程断面図である。
【図１３】本発明の第２実施の形態によるイメージセンサの製造方法の工程断面図である。
【図１４】本発明の第２実施の形態によるイメージセンサの製造方法の工程断面図である。
【図１５】本発明の第２実施の形態によるイメージセンサの製造方法の工程断面図である。
【図１６】本発明の第２実施の形態による変形例のイメージセンサの断面図である。
【図１７】本発明の第３実施の形態によるイメージセンサの断面図である。
【図１８】本発明の第３実施の形態によるイメージセンサの製造方法の工程断面図である。
【図１９】本発明の第３実施の形態による変形例のイメージセンサの断面図である。
【符号の説明】
【００８５】
１００  第１基板、１１０  下部配線、２００  第２基板、２１０  フォトダイオード、２１０ａ  結晶半導体層、２１２  高濃度第１導電型伝導層、２１４  第１導電型伝導層、２１６  第２導電型伝導層、２２１  第２導電型イオン注入層、２２２、２２４  素子分離膜、２４０上部メタル    
【図１】
2009065158.tif 000003
【図２】
2009065158.tif 000004
【図３】
2009065158.tif 000005
【図４】
2009065158.tif 000006
【図５】
2009065158.tif 000007
【図６】
2009065158.tif 000008
【図７】
2009065158.tif 000009
【図８】
2009065158.tif 000010
【図９】
2009065158.tif 000011
【図１０】
2009065158.tif 000012
【図１１Ａ】
2009065158.tif 000013
【図１１Ｂ】
2009065158.tif 000014
【図１２】
2009065158.tif 000015
【図１３】
2009065158.tif 000016
【図１４】
2009065158.tif 000017
【図１５】
2009065158.tif 000018
【図１６】
2009065158.tif 000019
【図１７】
2009065158.tif 000020
【図１８】
2009065158.tif 000021
【図１９】
2009065158.tif 000022