(57)【要約】【課題】  スイッチング素子に流れる大電流を抑制できるため、突発的な短時間のノイズか長時間にわたる異常かを確実に見分けた上でスイッチング素子を破損させることなくオフできる放電灯点灯装置を得る。【解決手段】  Ｈブリッジ形インバータ３を構成する高電圧側のトランジスタ２０、２１、２８、２９はダーリントン接続または等価的にダーリントン接続された素子により構成されると共に、前記ダーリントン接続の主電流経路に電流制限用の抵抗２３、３１を設ける。【選択図】  図１
2009093829.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの電圧を昇圧して出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータからの出力電圧を矩形波の交流に変換して放電灯に供給するＨブリッジ形インバータと、
前記放電灯に接続されて前記放電灯に高電圧パルスを印加するためのイグナイタと、
前記Ｈブリッジ形インバータを制御すると共に、前記ＤＣ−ＤＣコンバータを制御する制御部と、
前記Ｈブリッジ形インバータの通電電流値が所定値以上の場合に前記Ｈブリッジ形インバータの動作を停止するフェールセーフ制御部を備えた放電灯点灯装置において、
前記Ｈブリッジ形インバータを構成する高電圧側のスイッチング素子はダーリントン接続または等価的にダーリントン接続された素子により構成されると共に、前記ダーリントン接続の主電流経路に電流制限回路を設けたことを特徴とする放電灯点灯装置。
【請求項２】
ＤＣ−ＤＣコンバータによって昇圧された電圧と直流電源からの電圧とを加算した電圧がＨブリッジ形インバータに印加されることを特徴とする請求項１に記載の放電灯点灯装置。
【請求項３】
電流制限回路は抵抗であることを特徴とする請求項１に記載の放電灯点灯装置。
【請求項４】
Ｈブリッジ形インバータは対角する位置に配置された第一の高電圧側のスイッチング素子と、前記第一の高電圧側のスイッチング素子の出力に基づいてオン、オフする第一の低電圧側のスイッチング素子と、前記対角の位置に対向する他の対角の位置に配置された第二の高電圧側のスイッチング素子と、前記第二の高電圧側のスイッチング素子の出力に基づいてオン、オフする第二の低電圧側のスイッチング素子とから構成されることを特徴とする請求項１に記載の放電灯点灯装置。
【請求項５】
Ｈブリッジ形インバータは第一のバッファ回路及び第二のバッファ回路を有し、第一の高電圧側のスイッチング素子の出力による信号は前記第一のバッファ回路を介して第一の低電圧側のスイッチング素子に入力されると共に第二の高電圧側のスイッチング素子の出力による信号は前記第二のバッファ回路を介して第二の低電圧側のスイッチング素子に入力されることを特徴とする請求項４に記載の放電灯点灯装置。
【請求項６】
Ｈブリッジ形インバータはフリップフロップ回路を有し、第一の高電圧側のスイッチング素子の出力による信号は前記フリップフロップ回路を介して第一の低電圧側のスイッチング素子に入力されると共に第二の高電圧側のスイッチング素子の出力による信号は前記フリップフロップ回路を介して第二の低電圧側のスイッチング素子に入力されることを特徴とする請求項４あるいは請求項５に記載の放電灯点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は自動車のヘッドランプ等に使用されるメタルハライドランプ等の放電灯の点灯を制御する放電灯点灯装置に関するものである。
【背景技術】
【０００２】
放電灯点灯装置の構成としては、バッテリ電源からの電圧をＤＣ／ＤＣコンバータによって昇圧し、該昇圧された高いＤＣ電圧を４個のスイッチング素子をＨ形に配置したＨブリッジ形インバータによって矩形波の交流を生成し、この矩形波交流を放電灯に印加することで放電灯を点灯させる構成が一般的である。
【０００３】
上述した放電灯点灯装置のＨブリッジ形インバータに用いられるスイッチング素子としてはＦＥＴ（Field Effect Transistor）が一般的であった。しかしながら、環境のことを考慮し、水銀を使用する放電灯に代わり水銀を使用しない放電灯が今後主流になっていくと考えられる。この水銀を使用しない放電灯は水銀を使用する放電灯に比し、大電流が流れる。そのため電力損失が通電電流の２乗に比例するＦＥＴよりも、電力損失が通電電流に比例するＩＧＢＴ（Insulated Gates Bipolar Transistor）の方が、大電流が流れた場合の電力損失は小さいため、放電灯点灯装置のＨブリッジ形インバータ用には、スイッチング素子としてＩＧＢＴがＦＥＴに代わり主流になると考えられる。
上述のＨブリッジ形インバータを用いた放電灯点灯装置において、出力の地絡事故が生じた際に当Ｈブリッジ形インバータに大電流が流れるが、ＦＥＴを使用した場合は内部抵抗として例えば１Ωがあるため、大電流を抑制することができたが、ＩＧＢＴを使用する場合は内部抵抗が小さいため、大電流を抑制することができずにスイッチング素子に大電流が流れ、Ｈブリッジ形インバータのスイッチング素子が故障してしまうという問題があった。
【０００４】
この大電流に起因する誤動作に対する対策として、Ｈブリッジ回路の中点電位点と接続された負極側基準電位となる端子にクランプ手段を接続する構成にしている（例えば特許文献１参照）。
【０００５】
【特許文献１】特開２００１−４３９８６号（第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の放電灯点灯装置は、上述のように構成されているため、地絡事故が発生し大電流が流れた際に、クランプ手段によって駆動回路が誤動作によって破壊されることを防止し、駆動回路の動作判定によって、スイッチング素子をオフすることができるものである。しかしながら、地絡事故時にスイッチング素子に流れる電流は、ＤＣ／ＤＣコンバータのトランスと整流用のダイオードを介すだけで、ほとんど抵抗成分がないため、スイッチング素子に流れる電流は大きく、通常通電時の電流を遥かに超えるため、その大電流によってＩＧＢＴのスイッチング素子が短時間で破壊される恐れがある。そのため、スイッチング素子が壊れる前に地絡事故の判定を行う必要がある。つまり、スイッチング素子のオン、オフの判定を早急に行う必要がある。
他方、本来スイッチング素子のオフが不要である突発的な短時間のノイズ的な電流が検出された際にも、地絡事故によって生じる大電流かあるいは突発的な短時間のノイズかを判定する必要があるが、その判定にはある程度の時間が必要である。そのため、スイッチング素子のオン、オフの判定を早急に行うと、地絡事故によって生じる大電流か突発的な短時間のノイズかを見分けることができず、本来スイッチング素子のオフが不要であるはずの突発的な短時間のノイズが生じた際にもスイッチング素子をオフしてしまうという課題があった。
つまり、上述のような構成においては、駆動回路は大電流が流れた場合に、スイッチング素子が破壊される前にオン、オフの判定を行う必要がある。しかしながら、そのような短時間では、地絡事故によって生じる大電流か突発的な短時間のノイズかを見分けるのは困難である。そのため、本来スイッチング素子のオフが不要であるはずの突発的な短時間のノイズでもＩＧＢＴのスイッチング素子をオフしてしまう可能性があった。
【０００７】
この発明は、上述のような課題を解決するためになされたもので、突発的な短時間のノイズか例えば地絡事故等の長時間にわたる異常かを確実に見分けた上でスイッチング素子を破壊させることなくオフできる放電灯点灯装置を得るものである。
【課題を解決するための手段】
【０００８】
この発明に係る放電灯点灯装置は、Ｈブリッジ形インバータを構成する高電圧側のスイッチング素子はダーリントン接続または等価的にダーリントン接続された素子により構成されると共に、ダーリントン接続の主電流経路に電流制限回路を設けたものである。
【発明の効果】
【０００９】
この発明によれば、Ｈブリッジ形インバータを構成する高電圧側のスイッチング素子はダーリントン接続または等価的にダーリントン接続された素子により構成されると共に、ダーリントン接続の主電流経路に電流制限回路を設けたので、スイッチング素子に流れる大電流を制限できるため、突発的な短時間のノイズか長時間にわたる例えば地絡事故等の異常かを確実に見分けた上でスイッチング素子を破壊させることなくオフできる。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による放電灯点灯装置の構成を示す回路図である。電源１はバッテリなどの直流電源で、直流電圧をＤＣ／ＤＣコンバータ２へ供給するように接続されている。ＤＣ／ＤＣコンバータ２は、電源１からの直流電圧を昇圧し、その昇圧された出力電圧をＨブリッジ形インバータ３へ供給するように接続される。また、電源１はHブリッジ形インバータ３にも接続されており、ＤＣ／ＤＣコンバータ２から供給される出力電圧に電源１からの出力電圧が加算されている。マイクロプロセッサ等からなる制御部４は電流センサ１１から得られる電流やＨブリッジ形インバータ３の電圧を基にＤＣ／ＤＣコンバータ２を制御すると共に、Ｈブリッジ形インバータ３を制御する。フェールセーフ制御部５は、Ｈブリッジ形インバータ３の通電電流値が予め設定された所定値以上の場合にＨブリッジ形インバータ３の動作を停止するものである。なお、本実施の形態では、制御部４内にフェールセーフ制御部５を設けているが、別々に構成しても良い。Ｈブリッジ形インバータ３はイグナイタ６を介して放電灯７へ交流電力を供給するように接続される。
【００１１】
ＤＣ／ＤＣコンバータ２はトランス８、ＦＥＴ９、ダイオード１０によって構成される。トランス８の一次巻線の一端には電源１が接続され、他端にはＦＥＴ９のドレインが接続される。トランス８の二次巻線の一端にはダイオード１０のアノードが接続され、他端はＨブリッジ形インバータ３に接続される。ダイオード１０のカソードは電流を検出する電流センサ１１を介して接地されている。電流センサ１１によって検出された値は制御部４に入力される。ＦＥＴ９のゲートは制御部４に接続され、ソースは接地されている。
【００１２】
Ｈブリッジ形インバータ３は、スイッチング部１２、１３、１４、１５から構成される。１６は信号の基準レベルをシフトするレベルシフト回路である。スイッチング部１２は、Ｈブリッジ形インバータ３の高電圧側に設けられ、スイッチング素子であるＰＮＰ型バイポーラトランジスタのトランジスタ２０、２１、抵抗１７、１８、１９、２２、２３、ダイオード２４によって構成される。トランジスタ２０のベースはトランジスタ２１のエミッタに接続され、トランジスタ２０のエミッタ、ベース間には抵抗１８が接続される。トランジスタ２０のコレクタは抵抗２２、２３を介してトランジスタ２１のコレクタに接続される。トランジスタ２１のベースは抵抗１９を介して制御部４に接続される。上述のようなトランジスタ２０、２１の構成をダーリントン接続といい、このように接続することで、トランジスタ２１のベースに流れる電流にトランジスタ２０、２１の電流増幅率（例えばそれぞれｈＦＥ＝５０）をかけた電流がトランジスタ２０のコレクタに流れるので、小電流の制御信号によって大電流を制御することができる。またこのダーリントン接続はＩＧＢＴと等価の構成であり、ＩＧＢＴと同等の電力損失特性になっている。トランジスタ２０のエミッタ、コレクタに流れる経路をここでは主電流経路と定義し、トランジスタ２１のエミッタ、コレクタに流れる経路を副電流経路と定義する。また抵抗２３はトランジスタ２０のコレクタに大電流が流れた際に電流を制限する電流制限回路であり、この電流制限用の抵抗２３を設けることによって、地絡が生じた際にトランジスタ２０に流れる大電流を制限することができる。なお、本実施の形態では、トランジスタ２０、２１をダーリントン接続しているが、例えばＩＧＢＴのようにトランジスタとＦＥＴとの組み合わせを用いて等価的にダーリントン接続相当の動作をするものでも良い。
【００１３】
電流制限用の抵抗２３を主電流経路に設けることにより、電力損失が生じる。ここで、ダーリントン接続の主電流経路の電力損失と副電流経路の電力損失を考えると、図１に示すように副電流経路の電力損失は、トランジスタ２０のエミッタ、ベース間の電圧降下が例えば０．７Ｖとトランジスタ２１のエミッタ、コレクタ間の電圧降下が例えば０．２Ｖありその合計は０．９Ｖである。また主電流経路の電力損失は、トランジスタ２０のエミッタ、コレクタ間の電圧降下が例えば０．２Ｖと電流制限用の抵抗２３の電圧降下の合計になる。トランジスタ２０のエミッタ、コレクタ間の電圧降下を例えば、０．２Ｖと記載したが、実際には副電流経路の電圧降下が例えば０．９Ｖあるため、トランジスタ２０がアナログ的に動作することにより、即ちハーフオンすることにより、副電流経路の電圧降下と等しくなるように動作している。よって従来のＩＧＢＴのように電流制限用の抵抗２３がない場合でもトランジスタ２０がハーフオンすることによって、トランジスタ２０のエミッタ、コレクタ間の電圧は例えば０．９Ｖになっている。本実施の形態のように電流制限用の抵抗２３を設けた場合は、電流制限用の抵抗２３の電圧降下が例えば０．７Ｖ以下であれば、主電流経路の電圧降下は例えば０．９Ｖを越えることがないため、副電流経路の電圧降下よりも大きくなることはない。よって電流制限用の抵抗２３の電圧降下を例えば０．７Ｖ以下にするようにすれば、従来のＩＧＢＴを用いた際の電圧降下と等しくなる。つまり、トランジスタ２０、２１をダーリントン接続し、その主電流経路に電流制限用の抵抗２３を設けた場合の電圧降下とＩＧＢＴを用いた場合の電圧降下は等しいので、電力損失も変わらない。結果的に、このような構成にすることで、電力損失を大きくすることなく、大電流を制限することができる。
【００１４】
スイッチング部１３は、スイッチング部１２に対向し、Ｈブリッジ形インバータ３の高電圧側に設けられ、スイッチング素子であるＰＮＰ型バイポーラトランジスタのトランジスタ２８、２９、抵抗２５、２６、２７、３０、３１、ダイオード３２によって構成される。トランジスタ２８のベースはトランジスタ２９のエミッタに接続され、トランジスタ２８のエミッタ、ベース間には抵抗２６が接続される。トランジスタ２８のコレクタは抵抗３０、３１を介してトランジスタ２９のコレクタに接続される。トランジスタ２９のベースは抵抗２７を介して制御部４に接続される。トランジスタ２８のエミッタ、コレクタに流れる経路をここでは主電流経路と定義し、トランジスタ２９のエミッタ、コレクタに流れる経路を副電流経路と定義する。また抵抗３１はトランジスタ２８のコレクタに大電流が流れた際に電流を制限する電流制限回路であり、電流制限用の抵抗３１を設けることによって、地絡が生じた際にトランジスタ２８に流れる大電流を制限することができる。
スイッチング部１４はＨブリッジ形インバータ３の低電圧側に設けられ、スイッチング素子３３とダイオード３４とから構成される。スイッチング部１５は、スイッチング部１４に対向し、Ｈブリッジ形インバータ３の低電圧側に設けられ、スイッチング素子３５、ダイオード３６とから構成される。なお、スイッチング素子３３、３５は例えばＩＧＢＴやＦＥＴが用いられる。
また電流制限用の抵抗２３、３１は高電圧側のスイッチング部１２、１３のみに設けているが、この理由は、スイッチング素子を破壊する地絡事故による大電流は高電圧側のスイッチング部１２、１３に流れるからである。
【００１５】
次に動作について説明する。
制御部４から出力される制御信号はＦＥＴ９のゲートへ入力され、ＦＥＴ９をオン、オフさせる。電源１により、例えば１２Ｖが印加されているトランス８の一次側巻線は、ＦＥＴ９のオン、オフに伴って電源１から供給される電力エネルギーの蓄積と放出を繰り返す。電力エネルギーを放出するときに生じる電流はトランス８の二次側巻線に流れ、ダイオード１０によって整流され、電流センサ１１を介してＨブリッジ形インバータ３に出力される。従って、Ｈブリッジ形インバータ３に印加される電圧はＤＣ／ＤＣコンバータ２によって昇圧された電圧と電源１からの１２Ｖが加算されて印加されるので、例えば８５Ｖが印加される。
【００１６】
制御部４から出力される制御信号により、Ｈブリッジ形インバータ３の高電圧側のスイッチング部１２及びスイッチング部１２と対角する位置に配置された低電圧側のスイッチング部１５のトランジスタ２０、２１、スイッチング素子３５をオンにする。この際、高電圧側のスイッチング部１３及びスイッチング部１３と対角する位置に配置された低電圧側のスイッチング部１４のトランジスタ２８、２９、スイッチング素子３３はオフされている。その後、制御部４からの制御信号によりオン、オフが切り換えられ、高電圧側のスイッチング部１３及び低電圧側のスイッチング部１４のトランジスタ２８、２９、スイッチング素子３３はオンされ、高電圧側のスイッチング部１２及び低電圧側のスイッチング部１５のトランジスタ２０、２１、スイッチング素子３５はオフされる。この動作を交互に行うことによって、放電灯に交流電力を供給する。
【００１７】
放電灯７を点灯させる際には、Ｈブリッジ形インバータ３から直流電圧を出力させておき、この直流電圧にイグナイタ６によって発生させた高電圧パルスを重畳して放電灯７に供給することにより、点灯させる。
【００１８】
次に放電灯点灯装置に地絡事故が発生した場合について説明する。地絡事故が発生した際には、電源１がＨブリッジ形インバータ３に接続されているために、電源１から大電流が流れる。大電流が流れた際には例えば高電圧側のスイッチング部１２のトランジスタ２０に大電流が流れようとするが、電流制限用の抵抗２３によって、この大電流を制限することができる。この大電流が流れた際にはＨブリッジ形インバータ３の通電電流値が予め設定された所定値を越えるため、フェールセーフ制御部５が異常と判断し、Ｈブリッジ形インバータ３の動作を停止する。この異常を判断する構成の一例をあげると、フェールセーフ制御部５に突発的な短時間のノイズが生じた際の誤検出を避けるための一種のタイマによるフィルタを設け、時間的な余裕を持たせてＨブリッジ形インバータ３の通電電流値が予め設定された所定値を超えた場合に異常と判断し、Ｈブリッジ形インバータ３の動作を停止する。
このとき、電流制限用の抵抗２３を設けることによって、トランジスタ２０に大電流が流れるのを制限するため、トランジスタ２０が大電流によって破壊するまでの時間を延伸することができる。
トランジスタ２０が破壊するまでの時間を延伸することによって、フェールセーフ制御部５が異常と判断するまでの時間を十分に取ることができるので、突発的な短時間のノイズであるのかあるいは地絡事故のような長時間にわたる異常なのかを確実に見分けたうえでトランジスタ２０、２８が破壊される前にＨブリッジ形インバータ３をオフすることができる。またスイッチング部１３のトランジスタ２８に大電流が流れた際にも電流制限用の抵抗３１が設けられているため、大電流を制限することができる。
【００１９】
以上のように実施の形態１によれば、Ｈブリッジ形インバータ３の高電圧側のスイッチング部１２、１３のダーリントン接続されたトランジスタ２０、２１、２８、２９の主電流経路に電流制限用の抵抗２３、３１を設けている。そのため、例えば地絡事故が発生した際に流れる大電流を制限することができるので、トランジスタ２０、２８が破壊するまでの時間を延伸することができる。よって、フェールセーフ制御部５が例えば地絡事故による異常を判断するための時間を十分に取ることができるので、突発的な短時間のノイズであるのかあるいは例えば地絡事故のような長時間にわたる異常なのかを確実に見分けたうえでトランジスタ２０、２８が破壊される前にオフすることができる。またダーリントン接続されたトランジスタ２０、２１、２８、２９の主電流経路に電流制限用の抵抗２３、３１を設けているので、電力損失はＩＧＢＴと同程度となり、電力損失が増加することもない。また電源１の出力電圧をＤＣ／ＤＣコンバータ２の出力電圧に加算させて出力する構成を取っているので、電源１の出力電圧の分だけ、ＤＣ／ＤＣコンバータ２の出力電圧の負担を減らすことができ、ＤＣ／ＤＣコンバータ２を小型化することができる。また電源１の出力電圧がＨブリッジ形インバータ３に直接接続されているため、地絡事故の際に大電流が流れやすくなっているので、直接接続されていない場合に比してより効果的である。また大電流を制限する手段として抵抗２３、３１を採用したことにより、低コスト・回路の簡素化を実現しながら信頼性の向上を実現することができる。
【００２０】
また本実施の形態では、電源１からの出力電圧をＤＣ／ＤＣコンバータ２の出力電圧に加算させて、Ｈブリッジ形インバータ３に供給する構成を取っているが、例えば図２の放電灯点灯装置のＤＣ／ＤＣコンバータの変形例の一例を示す図のように電源１から出力電圧を加算させずにＤＣ／ＤＣコンバータ２の出力電圧をＨブリッジ形インバータ３に供給する構成を取っても良い。また本実施の形態ではＤＣ／ＤＣコンバータ２は図１に示すように負電位を出力としているが、図３の放電灯点灯装置のＤＣ／ＤＣコンバータの変形例の一例を示す図のようにＤＣ／ＤＣコンバータ２は正電位を出力しても良い。
【００２１】
また本実施の形態では、大電流を制限する手段として、抵抗２３、３１を用いたが例えば大電流を制限する回路を有するインテリジェントスイッチをＨブリッジ形インバータ３のスイッチング素子として用いても良い。
【００２２】
また本実施の形態では、高電圧側のスイッチング部１２、１３のトランジスタ２０、２１、２８、２９としてＰＮＰ型バイポーラトランジスタを用いているが、スイッチング素子の一部にＮＰＮ型バイポーラトランジスタを用いても良い。図４はスイッチング素子の一部にＮＰＮ型バイポーラトランジスタを用いたものである。主な構成はＰＮＰ型バイポーラトランジスタを用いた構成と同様であるため、説明は省略する。
高電圧側のスイッチング部１２、及びスイッチング部１３の構成について説明する。スイッチング部１２はＨブリッジ形インバータ３の高電圧側に設けられ、スイッチング素子であるＮＰＮ型バイポーラトランジスタのトランジスタ２０１及び、ＰＮＰ型バイポーラトランジスタのトランジスタ２１１、抵抗１７１、１８１、１９１、２２１、２３１、ダイオード２４１によって構成される。この構成では、大電流を制限するための抵抗はトランジスタ２０１のコレクタに接続される抵抗２３１である。またトランジスタ２０１、２１１はダーリントン接続されている。なお、トランジスタ２０１のエミッタ、コレクタ間に流れる経路をここでは主電流経路と定義し、トランジスタ２１１のエミッタ、コレクタに間流れる経路を副電流経路と定義する。
スイッチング部１３はＨブリッジ形インバータ３の高電圧側に設けられ、スイッチング素子であるＮＰＮ型バイポーラトランジスタのトランジスタ２８１及びＰＮＰ型バイポーラトランジスタのトランジスタ２９１、抵抗２５１、２６１、２７１、３０１、３１１、ダイオード３２１によって構成される。この構成では、大電流を制限するための抵抗はトランジスタ２８１のコレクタに接続される抵抗３１１である。スイッチング部１３も同様にトランジスタ２８１、２９１はダーリントン接続されている。ＮＰＮ型バイポーラトランジスタを用いた構成でもＰＮＰ型バイポーラトランジスタを用いた構成と同様の効果を奏する。
【００２３】
次にＰＮＰ型バイポーラトランジスタを用いた構成と同様にダーリントン接続の主電流経路の電力損失と副電流経路の電力損失を考える。図４に示すように副電流経路の電力損失は、トランジスタ２１１のエミッタ、コレクタ間の電圧降下が例えば０．２Ｖとトランジスタ２０１のベース、エミッタ間の電圧降下が例えば０．７Ｖあり、その合計は例えば０．９Ｖである。また主電流経路の電力損失は、トランジスタ２０１のエミッタ、コレクタ間の電圧降下が例えば０．２Ｖと電流制限用の抵抗２３１の電圧降下の合計になる。トランジスタ２０１のエミッタ、コレクタ間の電圧降下は同様にトランジスタ２０１がハーフオンすることにより、副電流経路の電圧降下と等しくなるように動作している。この場合も同様に、電流制限用の抵抗２３１の電圧降下が例えば０．７Ｖ以下にするようにすれば、従来のＩＧＢＴを用いた際の電圧降下と等しくなる。つまり、トランジスタ２０１、２１１をダーリントン接続し、その主電流経路に電流制限用の抵抗２３１を設けた場合の電圧降下とＩＧＢＴを用いた場合の電圧降下は等しいので、電力損失も変わらない。つまり、このような構成にすることで、電力損失を大きくすることなく、大電流を制限することができる。
【００２４】
実施の形態２．
図５は、この発明の実施の形態２による放電灯点灯装置の構成を示す回路図である。図１あるいは図４に示した回路図と同一あるいは相当する部分に同じ符号を使用しその説明を省略する。抵抗３７は一端がスイッチング部１２と接続され、他端がダイオード４５及びバッファ回路３８に接続されている。バッファ回路３８はスイッチング素子であるＮＰＮ型バイポーラトランジスタのトランジスタ３９のベース及びＰＮＰ型バイポーラトランジスタのトランジスタ４０のベースに接続されている。バッファ回路３８は入力される電圧が所定の閾値電圧以上の場合はＨの信号を、所定の閾値電圧より小さい場合はＬの信号を出力する。またトランジスタ３９、４０はエミッタ間が互いに接続されている。
また抵抗４１は一端がスイッチング部１３と接続され、他端がダイオード４６及びバッファ回路４２に接続されている。バッファ回路４２はスイッチング素子であるＮＰＮ型バイポーラトランジスタのトランジスタ４３のベース及びＰＮＰ型バイポーラトランジスタのトランジスタ４４のベースに接続されている。バッファ回路４２は入力される電圧が所定の閾値電圧以上の場合はＨの信号を、所定の閾値電圧より小さい場合はＬの信号を出力する。またトランジスタ４３、４４はエミッタ間が互いに接続されている。定電圧ダイオード４７はバッファ回路３８、４２に印加される電圧を予め定められた所定の電圧にクリップするためのものであり、コンデンサ４８に蓄えられた電荷によってバッファ回路３８、４２、スイッチング素子３３、３５及びトランジスタ３９、４３の動作用電源が確保される。
【００２５】
次に動作について説明する。スイッチング部１２がオンの場合、スイッチング部１２から抵抗３７を介してバッファ回路３８に入力される電圧がバッファ回路３８の持つ所定の閾値電圧以上であるため、バッファ回路３８はＨの信号を出力する。Ｈの信号が出力されるとトランジスタ３９がオンされ、そしてトランジスタ３９のオンによってスイッチング部１５のスイッチング素子３５がオンされる。つまりスイッチング部１２がオンすることにより、スイッチング部１５も連動してオンする。またスイッチング部１２がオフの場合、スイッチング部１２から抵抗３７を介してバッファ回路３８に入力される電圧がバッファ回路３８の持つ所定の閾値電圧よりも小さいため、バッファ回路３８はＬ信号を出力する。Ｌ信号が出力されるとトランジスタ４０がオンされるので、スイッチング素子３５はオフのままである。つまり、スイッチング部１２がオフの場合、スイッチング部１５も連動してオフになる。
また同様に、スイッチング部１３がオンの場合、スイッチング部１３から抵抗４１を介してバッファ回路４２に入力される出力電圧がバッファ回路４２の持つ所定電圧以上であるため、バッファ回路４２はＨ信号を出力する。Ｈ信号が出力されるとトランジスタ４３がオンされ、そしてトランジスタ４３のオンによってスイッチング部１４のスイッチング素子３３がオンされる。つまりスイッチング部１３がオンすることにより、スイッチング部１４も連動してオンする。またスイッチング部１３がオフの場合、スイッチング部１３から抵抗４１を介してバッファ回路４２に入力される出力電圧がバッファ回路４２の持つ所定の閾値電圧よりも小さいため、バッファ回路４２はＬ信号を出力する。Ｌの信号が出力されるとスイッチング素子３３がオフされるので、スイッチング素子３３はオフのままである。つまり、スイッチング部１３がオフの場合、スイッチング部１４も連動してオフになる。
このようにスイッチング部１２及びスイッチング部１２と対角する位置に配置された低電圧側のスイッチング部１５とスイッチング部１３及びスイッチング部１３と対角する位置に配置された低電圧側のスイッチング部１４とのオン、オフを交互に切り換えることによって、放電灯７に交流電力を供給する。
【００２６】
以上のように、この実施の形態２によれば、高電圧側のスイッチング部１２、１３のオン、オフに連動させてスイッチング部１２、１３と対角する位置に配置された低電圧側のスイッチング部１４、１５のオン、オフを動作させることができるので、Ｈブリッジ形インバータ３の構成を簡素化することができる。さらに、バッファ回路３８、４２を設けているため、高電圧側のスイッチング部１２，１３のスロープを持ったアナログ的な出力をディジタル的なＬ、Ｈ信号に確実に変換できるため、低電圧側のスイッチング素子の動作が不安定になるタイミングが生じずに、確実なスイッチング動作をさせることができる。
【００２７】
また本実施の形態では、スイッチング部１２、１３のトランジスタ２０、２１、２８、２９としてＰＮＰ型バイポーラトランジスタを用いているが、スイッチング素子の一部にＮＰＮ型バイポーラトランジスタを用いても良い。図６はスイッチング素子の一部にＮＰＮ型バイポーラトランジスタを用いたものである。詳細な説明については、図４及び図５に記載のものと同一であるため、説明を省略する。また本実施の形態のバッファ回路３８、４２には、スイッチング部１２、１３から抵抗を介して出力電圧が供給されるため、動作電流の少ないＣＭＯＳ構成のものがより良い。
【００２８】
実施の形態３．
図７は、この発明の実施の形態３による放電灯点灯装置の構成を示す回路図である。図５あるいは図６に示したものと同一あるいは相当する部分に同じ符号を使用しその説明を省略する。本実施の形態では、実施の形態２で用いたバッファ回路３８、４２の代わりにＲＳフリップフロップ回路４９を用いている。図８にＲＳフリップフロップ回路４９の回路図である。
【００２９】
次にＨブリッジ形インバータ３のスイッチング部１２、１３がそれぞれオン、オフと切り換わった場合のフリップフロップ回路４９からの出力信号について図９を用いて説明する。図９の「０」はＳセットとＲリセットが共にＨ信号になるという異常の際の出力信号を示す。図９の「１」はスイッチング部１３がオンになり、ＳセットがＨ信号になった場合である。図９の「２」はスイッチング部１３がオフになり、ＳセットがＬ信号になった場合である。図９の「３」はスイッチング部１２がオンになり、ＲリセットがＨ信号になった場合である。図９の「４」はスイッチング部１２がオフになり、ＲリセットがＬ信号になった場合である。このように、図９の「０」〜「４」のどの場合においても、出力信号が共にＨ信号になることはない。つまり、スイッチング部１４、１５が共にオンになることがないので、ＲＳフリップフロップ回路４９を設けることによって、不安定な動作が生じずに確実なＨブリッジ形インバータ３の動作を行うことができる。
【００３０】
以上のように本実施の形態では、ＲＳフリップフロップ回路４９を設けたので、低電圧側スイッチング部１４、１５のスイッチング素子３３、３５が同時にオンとなることを防止できるので、不安定な動作が生じずに確実なＨブリッジ形インバータ３の動作を行うことができる。
【００３１】
また本実施の形態では、スイッチング部１２、１３のトランジスタ２０、２１、２８、２９としてＰＮＰ型バイポーラトランジスタを用いているが、スイッチング素子の一部にＮＰＮ型バイポーラトランジスタを用いても良い。図１０はスイッチング素子の一部にＮＰＮ型バイポーラトランジスタを用いたものである。詳細な説明については、図６及び図７に記載のものと同一であるため、説明を省略する。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１による放電灯点灯装置の構成を示す回路図である。
【図２】この発明の実施の形態１による放電灯点灯装置のＤＣ／ＤＣコンバータの変形例である。
【図３】この発明の実施の形態１による放電灯点灯装置のＤＣ／ＤＣコンバータの変形例である。
【図４】この発明の実施の形態１による放電灯点灯装置のＨブリッジ形インバータの変形例である。
【図５】この発明の実施の形態２による放電灯点灯装置の構成を示す回路図である。
【図６】この発明の実施の形態２による放電灯点灯装置のＨブリッジ形インバータの変形例である。
【図７】この発明の実施の形態３による放電灯点灯装置の構成を示す回路図である。
【図８】この発明の実施の形態３におけるＲＳフリップフロップ回路の詳細図である。
【図９】この発明の実施の形態３におけるＲＳフリップフロップ回路の入力信号と出力信号を示す図である。
【図１０】この発明の実施の形態３による放電灯点灯装置のＨブリッジ形インバータの変形例である。
【符号の説明】
【００３３】
１  電源、２  ＤＣ／ＤＣコンバータ、３  Ｈブリッジ形インバータ、４  制御部、５  フェールセーフ制御部、６  イグナイタ、７  放電灯、１１  電流センサ、１２〜１５  スイッチング部、１６  レベルシフト回路、２０、２１、２８、２９、３９、４０、４３、４４  トランジスタ、  ３３、３５  スイッチング素子、  ２３、３１  電流制限用の抵抗、３８、４２  バッファ回路、４７  定電圧ダイオード、４８  コンデンサ、４９  ＲＳフリップフロップ回路
【図１】
2009093829.tif 000003
【図２】
2009093829.tif 000004
【図３】
2009093829.tif 000005
【図４】
2009093829.tif 000006
【図５】
2009093829.tif 000007
【図６】
2009093829.tif 000008
【図７】
2009093829.tif 000009
【図８】
2009093829.tif 000010
【図９】
2009093829.tif 000011
【図１０】
2009093829.tif 000012