(57)【要約】【課題】走査信号線と映像信号線との交差箇所に開口部を設け、半導体層及び導電体層をレジストリフロー方式により形成する場合に、例えば黒点化修正を行えるよう担保できる表示装置を提供する。【解決手段】映像信号線ＤＬとの交差箇所に開口部ＡＰが設けられた走査信号線ＧＬ、絶縁膜、導電体層より広がった領域を覆う半導体層ＡＳ、及び導電体層が順次積層され、導電体層は映像信号線ＤＬ、薄膜トランジスタＴのドレイン電極ＤＥ及びソース電極ＳＥ、並びに映像信号線ＧＬとドレイン電極ＤＥとを接続する接続線ＬＬを含み、接続線ＬＬは開口部ＡＰ上で映像信号線ＤＬから分岐し、開口部ＡＰは接続線ＬＬと交差する方向の幅が半導体層ＡＳの幅より広くなるように、走査信号線ＧＬの両側端に向けて突出して形成されている表示装置である。【選択図】図１
2009288462.tif 000002
【特許請求の範囲】
【請求項１】
基板上に順次積層された走査信号線、絶縁膜、半導体層、及び導電体層を備える表示装置であって、
前記導電体層は、平面から見て前記走査信号線と交差する映像信号線と、薄膜トランジスタのドレイン電極及びソース電極と、前記映像信号線と前記ドレイン電極又は前記ソース電極のいずれか一方とを接続する接続線と、を含んで形成され、
前記半導体層は、前記絶縁膜の、平面から見て前記導電体層が形成される領域より広がった領域を覆うように形成され、
前記走査信号線内には、平面から見て前記映像信号線と一部が重なる開口部が設けられ、
前記接続線は、前記開口部上で前記映像信号線から分岐して、前記開口部の外まで伸びており、
前記開口部は、平面から見て、前記接続線が進入する側の少なくとも一部において、前記接続線と交差する方向の幅が前記接続線の外側に広がる前記半導体層の幅より広くなるように、前記走査信号線の両側端に向けて突出して形成されている
ことを特徴とする表示装置。
【請求項２】
基板上に、走査信号線を構成する材料の膜、及びレジスト材の膜を順次積層した状態で、形成しようとする走査信号線の形状に応じたパターンに前記レジスト材を加工し、当該加工されたレジスト材をマスクとして前記走査信号線を構成する材料をエッチングすることにより、内部に開口部が設けられた走査信号線を形成する工程と、
前記走査信号線が形成された前記基板上に、絶縁膜を形成する工程と、
前記走査信号線及び前記絶縁膜が形成された前記基板上に、半導体層を構成する材料の膜、導電体層を構成する材料の膜、及びレジスト材の膜を順次積層した状態で、形成しようとする導電体層の形状に応じたパターンに前記レジスト材を加工し、当該加工されたレジスト材をマスクとして前記導電体層を構成する材料をエッチングすることにより、平面から見て前記開口部上で前記走査信号線と交差する映像信号線と、薄膜トランジスタのドレイン電極及びソース電極と、前記映像信号線と前記ドレイン電極又は前記ソース電極のいずれか一方とを接続する接続線と、を含んだ導電体層を形成する工程と、
前記導電体層の形成後に、前記導電体層上に残っている前記レジスト材を融解し、当該融解されたレジスト材をマスクとして前記半導体層を構成する材料をエッチングすることにより、平面から見て前記絶縁膜の前記導電体層が形成される領域より広がった領域を覆うように半導体層を形成する工程と、
を含み、
前記接続線は、前記開口部上で前記映像信号線から分岐して、前記開口部の外まで伸びるように形成され、
前記開口部は、平面から見て、前記接続線が進入する側の少なくとも一部において、前記接続線と交差する方向の幅が、前記半導体層を形成する際に前記映像信号線及び前記接続線上に残っている前記レジスト材が広がる領域の幅よりも広くなるように、前記走査信号線の両側端に向けて突出して形成される
ことを特徴とする表示装置の製造方法。
【請求項３】
基板上に順次積層された走査信号線、絶縁膜、半導体層、及び導電体層を備える表示装置であって、
前記導電体層は、平面から見て前記走査信号線と交差する映像信号線と、薄膜トランジスタのドレイン電極及びソース電極と、前記映像信号線と前記ドレイン電極又は前記ソース電極のいずれか一方とを接続する接続線と、を含んで形成され、
前記半導体層は、前記絶縁膜の、平面から見て前記導電体層が形成される領域より広がった領域を覆うように形成され、
前記走査信号線内には、平面から見て前記映像信号線と一部が重なる開口部が設けられ、
前記接続線は、前記開口部上で前記映像信号線から分岐して、前記開口部の外まで伸びており、
前記開口部は、平面から見て、前記接続線が進入する側に向けて前記映像信号線から離れるにつれて、前記接続線と交差する方向の幅が一旦狭くなった後に再び広がるように形成されている
ことを特徴とする表示装置。
【請求項４】
基板上に、走査信号線を構成する材料の膜、及びレジスト材の膜を順次積層した状態で、形成しようとする走査信号線の形状に応じたパターンに前記レジスト材を加工し、当該加工されたレジスト材をマスクとして前記走査信号線を構成する材料をエッチングすることにより、内部に開口部が設けられた走査信号線を形成する工程と、
前記走査信号線が形成された前記基板上に、絶縁膜を形成する工程と、
前記走査信号線及び前記絶縁膜が形成された前記基板上に、半導体層を構成する材料の膜、導電体層を構成する材料の膜、及びレジスト材の膜を順次積層した状態で、形成しようとする導電体層の形状に応じたパターンに前記レジスト材を加工し、当該加工されたレジスト材をマスクとして前記導電体層を構成する材料をエッチングすることにより、平面から見て前記開口部上で前記走査信号線と交差する映像信号線と、薄膜トランジスタのドレイン電極及びソース電極と、前記映像信号線と前記ドレイン電極又は前記ソース電極のいずれか一方とを接続する接続線と、を含んだ導電体層を形成する工程と、
前記導電体層の形成後に、前記導電体層上に残っている前記レジスト材を融解し、当該融解されたレジスト材をマスクとして前記半導体層を構成する材料をエッチングすることにより、平面から見て前記絶縁膜の前記導電体層が形成される領域より広がった領域を覆うように半導体層を形成する工程と、
を含み、
前記接続線は、前記開口部上で前記映像信号線から分岐して、前記開口部の外まで伸びるように形成され、
前記開口部は、平面から見て、前記接続線が進入する側に向けて前記映像信号線から離れるにつれて、前記接続線と交差する方向の幅が一旦狭くなった後に再び広がるように形成されており、当該接続線と交差する方向の幅が狭くなる領域が、前記半導体層を形成する際に、前記映像信号線及び前記接続線上に残っている前記レジスト材の広がりを抑える
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いて画素の表示制御を行う表示装置及びその製造方法に関する。
【背景技術】
【０００２】
例えば液晶表示装置などの表示装置の中には、薄膜トランジスタを用いたアクティブマトリクス方式により、各画素の表示制御を行うものがある。このような表示装置では、基板（以下、ＴＦＴ基板という）上に互いに立体的に交差するように複数の走査信号線と複数の映像信号線とが配置されており、走査信号線と映像信号線との交点のそれぞれが表示装置の画素に対応している。そして、走査信号線の一部は薄膜トランジスタのゲート電極として機能し、映像信号線には薄膜トランジスタのドレイン電極又はソース電極のいずれか一方（以下ではドレイン電極とする）が接続されている。また、映像信号線と接続されない側の電極（以下ではソース電極とする）には、画素電極が接続されている。これにより、表示制御したい画素に対応する走査信号線及び映像信号線の双方に電圧が印加されると、スイッチ素子として機能する薄膜トランジスタを介して、対応する画素電極に電圧が印加され、画素の表示制御を行うことができる。
【０００３】
このような薄膜トランジスタを構成するためには、ＴＦＴ基板上に、走査信号線、絶縁膜、半導体層、及び導電体層をこの順に形成する必要がある。なお、この場合の導電体層は、映像信号線、ドレイン電極、及びソース電極を含んだ層である。このような所望のパターンの走査信号線や半導体層、導電体層をＴＦＴ基板上に形成するためには、いわゆるフォトリソグラフィの手法を用いることができる。この手法によれば、形成対象となる材料膜の表面にレジスト材を塗布し、露光・現像によって形成対象のパターンにレジスト材を加工し、当該加工されたレジスト材をマスクとして形成対象となる材料膜のエッチングを行うことで、走査信号線や半導体層、導電体層を所望のパターンに形成することができる。
【０００４】
さらに、半導体層と導電体層を一度の露光によって形成するために、レジストリフロー方式を採用することができる（例えば特許文献１参照）。この方式では、走査信号線及び絶縁膜が形成されたＴＦＴ基板上に半導体の材料膜、導電体の材料膜を順次積層し、前述した手法により導電体の材料膜を所望のパターンの導電体層に形成した後、当該導電体層の上に残っているレジスト材を融解する。これにより、レジスト材は導電体層が形成された領域より広がった領域を覆うことになる。そして、この広がったレジスト材をマスクとしてさらに半導体の材料膜をエッチングすることで、半導体層についてはレジスト材の露光を行うことなく、導電体層が形成された領域を含んだ形状に形成することができる。
【０００５】
また、上述したように薄膜トランジスタを備えた表示装置において、走査信号線内の映像信号線と交差する箇所に、開口部が設けられることがある（例えば特許文献２参照）。開口部が設けられることによって、走査信号線はこの開口部が設けられた箇所で二股に分岐し、平面から見て、分岐した二股の走査信号線のそれぞれが映像信号線と交差することになる。このような構成では、万一製造プロセスにおいて走査信号線と映像信号線とが交差箇所の一部で短絡してしまった場合、二股に分岐した走査信号線のうち、いずれか一方を切断することで、走査信号線全体の映像信号線と短絡した箇所だけを切り離すことができる可能性がある。
【０００６】
さらに、映像信号線と薄膜トランジスタのドレイン電極とを接続する接続線が、特許文献２で示されるように、この開口部上で映像信号線から分岐するように形成される場合、このような構成では、ある画素の修正を行いたい場合に、当該画素に対応する薄膜トランジスタのドレイン電極と映像信号線とを接続する接続線を、開口部上で切断することにより、映像信号線と薄膜トランジスタとを切り離すことができる。これにより、ノーマリーブラックで動作する画素の場合、液晶を光を遮断する状態に固定（黒点化）することができる。
【特許文献１】特開２００２‐９０７７９号公報
【特許文献２】特開平９‐２５８２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、走査信号線内の映像信号線と交差する箇所に開口部を設け、かつ半導体層及び導電体層をレジストリフロー方式により形成する場合、半導体層が導電体層より広がった領域を覆うように形成されることになる。さらに、レジスト材が融解される際に生じる表面張力の作用などによって、映像信号線から接続線が分岐する箇所など、導電体層が鋭角に近いパターンを示す箇所には、他の部分よりレジスト材が集まりやすく、そのため広い範囲に半導体層が形成されやすい。これにより、半導体層が開口部を塞ぐように形成されてしまうと、上述したような、接続線を開口部で切断する黒点化修正や、開口部によって二股に分岐した走査信号線のうち、映像信号線と短絡している方の走査信号線を切り離す修正が困難になってしまう場合がある。
【０００８】
図１２は、このように開口部が塞がれてしまった状態の薄膜トランジスタ周辺部分の様子を示す、ＴＦＴ基板ＴＳの部分平面図である。同図においては、ＴＦＴ基板上に形成された、開口部ＡＰが設けられた走査信号線ＧＬ、半導体層ＡＳ、映像信号線ＤＬ、薄膜トランジスタＴのドレイン電極ＤＥ及びソース電極ＳＥ、並びにドレイン電極ＤＥと映像信号線ＤＬとを接続する接続線ＬＬの間の位置関係が示されている。例えば、黒点化修正を行う場合（映像信号線ＤＬとドレイン電極ＤＥとを切り離そうとする場合）には、半導体層ＡＳも含めて接続線ＬＬを切断する必要があるため、開口部ＡＰ内の半導体層ＡＳが形成されていない箇所を起点及び終点としてレーザーなどによる切断を行う必要がある。この点、図１２に示すように、開口部ＡＰの、開口部ＡＰ内に接続線ＬＬが進入する箇所（図中Ｐで示す部分）がある側（紙面に向かって映像信号線ＤＬより右側の部分）の大部分の領域を占めるように半導体層ＡＳが広がって形成されてしまうと、半導体層ＡＳも含めて接続線ＬＬを切断するための場所的余裕が開口部ＡＰ内になくなってしまう。すなわち、図１２の例では、開口部ＡＰ内の接続線ＬＬが進入する側において、開口部ＡＰの接続線ＬＬと交差する方向の幅Ｗ１が、同じ方向の半導体層ＡＳの幅Ｗ２より広くなっている箇所がわずかしかなく、接続線ＬＬ切断のための場所的余裕がなくなってしまっている。同様に、開口部ＡＰによって二股に分岐した走査信号線ＧＬのうち、映像信号線ＤＬと短絡している方の走査信号線ＧＬを切り離そうとする場合の場所的余裕も開口部ＡＰ内に十分に確保できなくなっている。
【０００９】
このような問題を解消するための方法の一つとして、映像信号線ＤＬ上から広がるレジスト材の影響が及ばない位置まで、走査信号線ＧＬが延伸する方向に沿って開口部ＡＰの大きさを広げることが考えられる。しかしながら、このように開口部ＡＰを走査信号線ＧＬが延伸する方向に広げると、その分走査信号線ＧＬの電気抵抗が増大してしまう。また、映像信号線ＤＬと薄膜トランジスタＴとの間の距離が広くなってしまうため、一画素あたりの面積を小さくする際の制約となり、表示装置全体の高解像度化を阻む要因にもなってしまう。
【００１０】
本発明は上記実情に鑑みてなされたものであって、その目的の一つは、走査信号線の映像信号線と交差する箇所に開口部を設け、かつ半導体層及び導電体層をレジストリフロー方式により形成する場合に、例えば、薄膜トランジスタのドレイン電極又はソース電極と映像信号線とを接続する接続線を開口部内で切断する補修、又は、開口部によって二股に分岐した走査信号線のうちの一方を切断する補修を行えるように担保できる表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するための本発明に係る表示装置は、基板上に順次積層された走査信号線、絶縁膜、半導体層、及び導電体層を備える表示装置であって、前記導電体層は、平面から見て前記走査信号線と交差する映像信号線と、薄膜トランジスタのドレイン電極及びソース電極と、前記映像信号線と前記ドレイン電極又は前記ソース電極のいずれか一方とを接続する接続線と、を含んで形成され、前記半導体層は、前記絶縁膜の、平面から見て前記導電体層が形成される領域より広がった領域を覆うように形成され、前記走査信号線内には、平面から見て前記映像信号線と一部が重なる開口部が設けられ、前記接続線は、前記開口部上で前記映像信号線から分岐して、前記開口部の外まで伸びており、前記開口部は、平面から見て、前記接続線と交差する方向の幅が前記接続線の外側に広がる前記半導体層の幅より広くなるように、前記走査信号線の両側端に向けて突出して形成されていることを特徴とする。
【００１２】
また、本発明に係る表示装置の製造方法は、基板上に、走査信号線を構成する材料の膜、及びレジスト材の膜を順次積層した状態で、形成しようとする前記走査信号線の形状に応じたパターンに前記レジスト材を加工し、当該加工されたレジスト材をマスクとして前記走査信号線を構成する材料をエッチングすることにより、内部に開口部が設けられた前記走査信号線を形成する工程と、前記走査信号線が形成された前記基板上に、絶縁膜を形成する工程と、前記走査信号線及び前記絶縁膜が形成された前記基板上に、半導体層を構成する材料の膜、導電体層を構成する材料の膜、及びレジスト材の膜を順次積層した状態で、形成しようとする前記導電体層の形状に応じたパターンに前記レジスト材を加工し、当該加工されたレジスト材をマスクとして前記導電体層を構成する材料をエッチングすることにより、平面から見て前記開口部上で前記走査信号線と交差する映像信号線と、薄膜トランジスタのドレイン電極及びソース電極と、前記映像信号線と前記ドレイン電極又は前記ソース電極のいずれか一方とを接続する接続線と、を含んだ前記導電体層を形成する工程と、前記導電体層の形成後に、前記導電体層上に残っている前記レジスト材を融解し、当該融解されたレジスト材をマスクとして前記半導体層を構成する材料をエッチングすることにより、平面から見て前記絶縁膜の前記導電体層が形成される領域より広がった領域を覆うように前記半導体層を形成する工程と、を含み、前記接続線は、前記開口部上で前記映像信号線から分岐して、前記開口部の外まで伸びるように形成され、前記開口部は、平面から見て、前記接続線と交差する方向の幅が、前記半導体層を形成する際に前記映像信号線及び前記接続線上に残っている前記レジスト材が広がる領域の幅よりも広くなるように、前記走査信号線の両側端に向けて突出して形成されることを特徴とする。
【００１３】
また、本発明に係る他の表示装置は、基板上に順次積層された走査信号線、絶縁膜、半導体層、及び導電体層を備える表示装置であって、前記導電体層は、平面から見て前記走査信号線と交差する映像信号線と、薄膜トランジスタのドレイン電極及びソース電極と、前記映像信号線と前記ドレイン電極又は前記ソース電極のいずれか一方とを接続する接続線と、を含んで形成され、前記半導体層は、前記絶縁膜の、平面から見て前記導電体層が形成される領域より広がった領域を覆うように形成され、前記走査信号線内には、平面から見て前記映像信号線と一部が重なる開口部が設けられ、前記接続線は、前記開口部上で前記映像信号線から分岐して、前記開口部の外まで伸びており、前記開口部は、平面から見て、前記接続線が進入する側に向けて前記映像信号線から離れるにつれて、前記接続線と交差する方向の幅が一旦狭くなった後に再び広がるように形成されていることを特徴とする。
【００１４】
また、本発明に係る他の表示装置の製造方法は、基板上に、走査信号線を構成する材料の膜、及びレジスト材の膜を順次積層した状態で、形成しようとする前記走査信号線の形状に応じたパターンに前記レジスト材を加工し、当該加工されたレジスト材をマスクとして前記走査信号線を構成する材料をエッチングすることにより、内部に開口部が設けられた前記走査信号線を形成する工程と、前記走査信号線が形成された前記基板上に、絶縁膜を形成する工程と、前記走査信号線及び前記絶縁膜が形成された前記基板上に、半導体層を構成する材料の膜、導電体層を構成する材料の膜、及びレジスト材の膜を順次積層した状態で、形成しようとする前記導電体層の形状に応じたパターンに前記レジスト材を加工し、当該加工されたレジスト材をマスクとして前記導電体層を構成する材料をエッチングすることにより、平面から見て前記開口部上で前記走査信号線と交差する映像信号線と、薄膜トランジスタのドレイン電極及びソース電極と、前記映像信号線と前記ドレイン電極又は前記ソース電極のいずれか一方とを接続する接続線と、を含んだ前記導電体層を形成する工程と、前記導電体層の形成後に、前記導電体層上に残っている前記レジスト材を融解し、当該融解されたレジスト材をマスクとして前記半導体層を構成する材料をエッチングすることにより、平面から見て前記絶縁膜の前記導電体層が形成される領域より広がった領域を覆うように前記半導体層を形成する工程と、を含み、前記接続線は、前記開口部上で前記映像信号線から分岐して、前記開口部の外まで伸びるように形成され、前記開口部は、平面から見て、前記接続線が進入する側に向けて前記映像信号線から離れるにつれて、前記接続線と交差する方向の幅が一旦狭くなった後に再び広がる形状であって、当該接続線と交差する方向の幅が狭くなる領域が、前記半導体層を形成する際に前記映像信号線及び前記接続線上に残っている前記レジスト材の広がりを抑えるように形成されることを特徴とする。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１６】
まず、本発明の第１の実施形態に係る表示装置は、液晶表示装置であって、走査信号線、映像信号線、薄膜トランジスタ、画素電極、及びコモン電極が配置されたＴＦＴ基板と、当該ＴＦＴ基板と対向し、カラーフィルタが設けられたフィルタ基板と、両基板に挟まれた領域に封入された液晶材料と、を含んで構成される。ＴＦＴ基板及びフィルタ基板は、いずれもガラス基板などである。
【００１７】
図１は、ＴＦＴ基板ＴＳ上に実装される走査信号線ＧＬ、映像信号線ＤＬ、及び薄膜トランジスタＴの位置関係を示すＴＦＴ基板ＴＳの部分平面図である。また、図２は、本実施形態に係る表示装置の回路構成の一部を示す回路図である。さらに、図３は、ＴＦＴ基板の一つの画素領域を示す平面図である。なお、ここでは、本実施形態に係る表示装置がＩＰＳ（In Plane Switching）方式を採用した液晶表示装置である場合の例について示している。
【００１８】
これらの図に示されるように、ＴＦＴ基板ＴＳ上には、互いに平行に複数本の走査信号線ＧＬが配置されている。また、複数本の映像信号線ＤＬが、互いに平行に、かつＴＦＴ基板ＴＳを平面から見て、複数本の走査信号線ＧＬのそれぞれと略直交するように交差して配置されている。この互いに交差する走査信号線ＧＬと映像信号線ＤＬによって囲まれた領域のそれぞれが、本実施形態に係る表示装置の画素領域となる。
【００１９】
さらに、ＴＦＴ基板ＴＳ上において走査信号線ＧＬ及び映像信号線ＤＬによって区画される複数の画素領域のそれぞれには、当該画素の表示制御を行うための薄膜トランジスタＴが形成されている。薄膜トランジスタＴのゲート電極は走査信号線ＧＬの一部によって構成されており、ドレイン電極ＤＥ及びソース電極ＳＥの一方は接続線ＬＬを介して映像信号線ＤＬと接続され、他方は画素電極ＰＩＴと接続される。なお、薄膜トランジスタＴのドレイン電極ＤＥとソース電極ＳＥとは印加される電圧によってその役割が入れ替わるが、以下では便宜上、映像信号線ＤＬと接続される側の電極をドレイン電極ＤＥとし、画素電極ＰＩＴと接続される側の電極をソース電極ＳＥとする。また、各画素の画素電極ＰＩＴと対応するコモン電極ＣＩＴは、それぞれ走査信号線ＧＬと平行に配置された複数本のコモン信号線ＣＬのいずれかと接続されており、各コモン信号線ＣＬには所定の基準電圧が印加される。ここで、画素電極ＰＩＴ及びコモン電極ＣＩＴは、いずれも例えばＩＴＯ（Indium Tin Oxide）等の透明導電材によって構成される。画素電極ＰＩＴは、図３に示すように、平面的に見て、その少なくとも一部がコモン電極ＣＩＴと重なる複数の帯状の領域を含んで形成されている。
【００２０】
本実施形態に係る表示装置は、図示しない走査信号線駆動回路及び映像信号線駆動回路によって、所定タイミングごとに走査信号線ＧＬ及び映像信号線ＤＬに選択的に電圧を印加する。これによって、表示制御の対象となる画素に対応する薄膜トランジスタＴのオン／オフを制御し、薄膜トランジスタＴを介して表示対象の画素の画素電極ＰＩＴに印加される電圧を制御する。画素電極ＰＩＴに印加される電圧が変化すると、画素電極ＰＩＴとコモン電極ＣＩＴとの間に生じる電界も変化する。本実施形態に係る表示装置は、この電界の変化により液晶分子を制御することで、画素ごとの表示制御を行う。
【００２１】
また、図１に示すように、走査信号線ＧＬ内の平面から見て映像信号線ＤＬと交差する箇所には、その一部が映像信号線ＤＬと重なるように、走査信号線ＧＬを貫通する開口部ＡＰが設けられている。ここでは開口部ＡＰは全体的に略矩形の形状をしており、この開口部ＡＰによって走査信号線ＧＬは途中で二股に分岐し、二股に分岐した箇所で映像信号線ＤＬと交差している。そして、前述した接続線ＬＬは、この開口部ＡＰ上で映像信号線ＤＬから分岐して、開口部ＡＰの外まで（すなわち走査信号線ＧＬ上まで）伸びてからドレイン電極ＤＥと接続されている。なお、開口部ＡＰの形状に関しては、後に詳しく説明する。
【００２２】
図４は、図１に示すＴＦＴ基板ＴＳ上の走査信号線ＧＬが配置されている箇所（図１においてIV−IV線で示す箇所）を、基板面に垂直で、かつ走査信号線ＧＬが延伸する方向に平行な面で切った様子を示す部分断面図である。また、図５は、図１に示すＴＦＴ基板ＴＳの開口部ＡＰを通る箇所（図１においてV−V線で示す箇所）を、基板面に垂直で、かつ走査信号線ＧＬが延伸する方向に垂直な面で切った様子を示す部分断面図である。これらの図に示すように、ＴＦＴ基板ＴＳ上には、走査信号線ＧＬ、絶縁膜ＧＩ、半導体層ＡＳ、導電体層、及び保護膜ＰＡＳが、順次積層されている。ここで、導電体層は、映像信号線ＤＬ、接続線ＬＬ、ドレイン電極ＤＥ、及びソース電極ＳＥを含んだ層である。なお、これらの図には示されていないが、ＴＦＴ基板ＴＳ上にはコモン電極ＣＩＴ及びコモン信号線ＣＬも形成されている。さらに、保護膜ＰＡＳの上の層には、画素電極ＰＩＴがソース電極ＳＥと接続するように形成されている。
【００２３】
絶縁膜ＧＩは、例えば窒化シリコンなどの材料を含んで構成される層であって、ＴＦＴ基板ＴＳ上に形成された走査信号線ＧＬ、コモン電極ＣＩＴ、及びコモン信号線ＣＬを覆うように形成されている。この絶縁膜ＧＩが、薄膜トランジスタＴにおけるゲート絶縁膜として機能する。
【００２４】
半導体層ＡＳは、例えばアモルファス・シリコン（ａ−Ｓｉ）からなる層であって、図１に示されるように、絶縁膜ＧＩの、平面から見て導電体層が形成される領域より広がった領域を覆うように形成されている。この半導体層ＡＳのうち、ドレイン電極ＤＥ及びソース電極ＳＥの間の領域を含んだ部分が、薄膜トランジスタＴにおけるチャネル層として機能する。
【００２５】
保護膜ＰＡＳは、薄膜トランジスタＴと液晶材料とが直接接触しないように、ソース電極ＳＥの画素電極ＰＩＴと接続される箇所を除いて、ＴＦＴ基板ＴＳ表面の絶縁膜ＧＩ、半導体層ＡＳ、及び各導電体層を覆うように形成される。また、走査信号線ＧＬ及び導電体層は、いずれも導電性の金属材料によって構成される。
【００２６】
ここで、以上説明したような、走査信号線ＧＬ、絶縁膜ＧＩ、半導体層ＡＳ、導電体層、保護膜ＰＡＳ、及び画素電極ＰＩＴを含んだ層が順次積層されたＴＦＴ基板ＴＳを製造する方法について、図６（ａ）から図６（ｅ）までの各図を用いて説明する。図６（ａ）〜図６（ｅ）は、図４と同じ箇所のＴＦＴ基板ＴＳの断面の様子を示す部分断面図である。
【００２７】
まず、ＴＦＴ基板ＴＳの基板面上に走査信号線ＧＬ及びコモン信号線ＣＬを形成する（第１工程）。図６（ａ）は、走査信号線ＧＬが形成された段階におけるＴＦＴ基板ＴＳの断面の様子を示している。ここで、走査信号線ＧＬ及びコモン信号線ＣＬの形成方法の具体例について、説明する。まず、ＴＦＴ基板ＴＳ上に走査信号線ＧＬ及びコモン信号線ＣＬを構成する金属材料の膜を形成し、その上にレジスト材（感光剤）の膜（以下、レジスト膜ＲＦという）を積層して形成する。そして、露光及び現像によってレジスト膜ＲＦを形成対象となるパターンに加工して、この加工されたレジスト膜ＲＦをマスクとしてエッチングを行うことにより、走査信号線ＧＬ及びコモン信号線ＣＬを形成する。その後、残っているレジスト材を剥離する。
【００２８】
次に、第１工程を経たＴＦＴ基板ＴＳ上に、絶縁膜ＧＩを形成する（第２工程）。これにより、走査信号線ＧＬ、及びコモン信号線ＣＬは、絶縁膜ＧＩに覆われた状態になる。
【００２９】
続いて、絶縁膜ＧＩの上から、半導体層ＡＳを構成する半導体材料ＡＳＭの膜、導電体層を構成する導電体材料ＣＤＭの膜、及びレジスト膜ＲＦを、順次積層して形成する（第３工程）。
【００３０】
その後、走査信号線ＧＬを形成する場合と同様にして、導電体層の形成を行う。具体的には、形成しようとする導電体層の形状に応じたマスクパターンを用いてレジスト膜ＲＦの露光を行い、さらに現像処理を行うことによって、レジスト膜ＲＦを導電体層の形状に応じたパターンに加工する（第４工程）。図６（ｂ）は、この段階におけるＴＦＴ基板ＴＳの断面の様子を示している。そして、この加工されたレジスト膜ＲＦをマスクとして導電体材料ＣＤＭの材料膜をエッチングすることによって、映像信号線ＤＬ、接続線ＬＬ、ドレイン電極ＤＥ、及びソース電極ＳＥを含んだ導電体層を形成する（第５工程）。図６（ｃ）は、この第５工程が終わった段階におけるＴＦＴ基板ＴＳの断面の様子を示している。
【００３１】
続いて、導電体層が形成されて図６（ｃ）に示す状態になった後に、導電体層上に残っているレジスト膜ＲＦを加熱して融解するレジストリフローを行う（第６工程）。これにより、レジスト膜ＲＦは、ＴＦＴ基板ＴＳを平面から見て、導電体層が形成された領域より広がった領域を覆った状態になる。図６（ｄ）は、このレジスト材が融解された状態のＴＦＴ基板ＴＳの断面の様子を示している。
【００３２】
この状態において、融解されたレジスト材をマスクとして、半導体材料ＡＳＭの材料膜に対するエッチングを行う。その後、残っているレジスト材を剥離することにより、絶縁膜ＧＩの導電体層が形成される領域より広がった領域を覆うように、半導体層ＡＳが形成される（第７工程）。図６（ｅ）は、半導体層ＡＳの形成まで終わった状態のＴＦＴ基板ＴＳの断面の様子を示している。
【００３３】
ここで、第６工程におけるレジスト材の広がりは融解によって生じるため、レジスト材に生じる表面張力の影響などにより、半導体層ＡＳの導電体層からはみ出す領域の幅は均一にはならない。特に、図１に示されるように、映像信号線ＤＬから接続線ＬＬが分岐する箇所などには、レジスト材が集まりやすいため、半導体層ＡＳの広がりが大きくなる。
【００３４】
さらに、保護膜ＰＡＳ及び画素電極ＰＩＴを形成する（第８工程）ことにより、走査信号線ＧＬ、絶縁膜ＧＩ、半導体層ＡＳ、導電体層、保護膜ＰＡＳ、及び画素電極ＰＩＴが順次積層されたＴＦＴ基板ＴＳが完成する。
【００３５】
次に、走査信号線ＧＬ内に設けられた開口部ＡＰの形状について、説明する。前述したように、この開口部ＡＰによって、走査信号線ＧＬは、平面から見て、二股に分岐した状態で映像信号線ＤＬと交差している。そのため、前述したＴＦＴ基板ＴＳの製造工程において、もし走査信号線ＧＬと映像信号線ＤＬとが交差箇所で短絡（ショート）してしまった場合には、二股に分岐した走査信号線ＧＬのうち、映像信号線ＤＬと短絡している方を映像信号線ＤＬの両側で切断することにより、走査信号線ＧＬの映像信号線ＤＬと短絡した箇所を切り離すことができる。
【００３６】
また、本実施形態では、図１に示すように、開口部ＡＰは、平面から見て、接続線ＬＬが進入する側の少なくとも一部において、接続線ＬＬと交差する方向の幅が接続線ＬＬの外側に広がる半導体層ＡＳの幅より広くなるように、走査信号線ＧＬの両側端に向けて突出して形成されている。すなわち、開口部ＡＰの接続線ＬＬが進入する側において、走査信号線ＧＬの中心線から両側端に向かう方向に沿って開口部ＡＰが突出しており、これによって走査信号線ＧＬに二箇所の切り欠き部ＣＴ１及びＣＴ２が設けられている。ここでは切り欠き部ＣＴ１及びＣＴ２は、いずれも全体として略矩形の開口部ＡＰから突出する略矩形の領域となっている。そして、この切り欠き部ＣＴ１及びＣＴ２が形成された箇所において、開口部ＡＰの接続線ＬＬと交差する方向（ここでは映像信号線ＤＬと平行な方向）の幅Ｗ１が、同じ方向の半導体層ＡＳの幅Ｗ２より広くなっている。
【００３７】
このように、前述した第６工程において映像信号線ＤＬ及び接続線ＬＬ上に残っているレジスト材が融解して広がる領域よりも、さらに走査信号線ＧＬの両側端に向けて突出するように切り欠き部ＣＴ１及びＣＴ２が形成されることによって、前述したように接続線ＬＬが映像信号線ＤＬから分岐する箇所で半導体層ＡＳが広がって形成されたとしても、開口部ＡＰの接続線ＬＬが進入する側の領域が半導体層ＡＳにより塞がってしまうことを防ぐことができる。すなわち、図１に示されるように、開口部ＡＰのうち、切り欠き部ＣＴ１及びＣＴ２が設けられた箇所が、ＴＦＴ基板ＴＳを平面から見たときに、半導体層ＡＳに覆われずに所定面積以上残っている。そのため、画素の黒点化修正を行いたい場合には、接続線ＬＬ及びその下に広がった半導体層ＡＳを、開口部ＡＰ内で切り欠き部ＣＴ１内と切り欠き部ＣＴ２内とを結ぶ線（すなわち、接続線ＬＬと交差する方向の線）に沿ってレーザー等を用いて切断することにより、映像信号線ＤＬと薄膜トランジスタＴとを切り離すことができる。また、前述した映像信号線ＤＬと走査信号線ＧＬとの短絡が生じて走査信号線ＧＬを切断する場合にも、走査信号線ＧＬの一方の側端から開口部ＡＰ内の半導体層ＡＳで覆われていない切り欠き部ＣＴ１又はＣＴ２の位置までを切断することができる。
【００３８】
なお、以上説明したような切り欠き部ＣＴ１及びＣＴ２を備えた開口部ＡＰは、前述したＴＦＴ基板ＴＳの製造工程の第１工程において、走査信号線ＧＬを形成する際にレジスト膜ＲＦを露光するためのマスクパターンとして、図１に示す開口部ＡＰが設けられた走査信号線ＧＬの形状に応じたパターンを使用することによって、形成することができる。
【００３９】
また、図１では、切り欠き部ＣＴ１及びＣＴ２が、その一辺が走査信号線ＧＬの延伸方向に沿った矩形の領域である場合の例について示している。しかしながら、開口部ＡＰの接続線ＬＬと交差する方向の幅が半導体層ＡＳの幅より走査信号線ＧＬの両側端に向けて広くなるように突出して形成されていれば、切り欠き部ＣＴ１及びＣＴ２の形状はこれ以外のものであってもかまわない。具体例として、図７は、切り欠き部ＣＴ１及びＣＴ２の先端がいずれも平面から見て薄膜トランジスタＴが配置されている側に傾斜して形成された例を示している。この図の例では、開口部ＡＰの接続線ＬＬが進入する側の端部は、全体として所定の幅を持った円弧状に形成されている。この場合にも、図１に示す例と同様に、切り欠き部ＣＴ１内と切り欠き部ＣＴ２内とを結ぶ線に沿って、接続線ＬＬ及びその下に広がった半導体層ＡＳを開口部ＡＰ内で切断できる。
【００４０】
次に、本発明の第２の実施形態に係る表示装置について、説明する。この第２実施形態に係る表示装置は、第１実施形態に係る表示装置と開口部ＡＰの形状が相違しており、これに伴って半導体層ＡＳの平面から見た広がり形状も相違している。しかしながら、他の各部の構造、及びその製造方法については第１実施形態と同様のため、その説明を省略する。
【００４１】
図８は、第１実施形態の場合における図１と同様に、第２実施形態に係る表示装置のＴＦＴ基板ＴＳの部分平面図を示している。同図に示されるように、本実施形態に係る表示装置においては、開口部ＡＰ内には、走査信号線ＧＬの両側端から中心線に向かう方向に沿って、走査信号線ＧＬが突出してなる二つの突出部ＢＭ１及びＢＭ２が設けられている。これにより、開口部ＡＰは、平面から見て、接続線ＬＬが進入する側に向けて映像信号線ＤＬから離れるにつれて、接続線ＬＬと交差する方向の幅が、突出部ＢＭ１及びＢＭ２の箇所で一旦狭くなった後に再び広がるように形成されている。
【００４２】
図９（ａ）、図９（ｂ）及び図９（ｃ）は、第１実施形態の場合における図６（ｃ）、図６（ｄ）、及び図６（ｅ）と同様に、第２実施形態に係る表示装置の製造工程のうち、前述した第５工程、第６工程及び第７工程がそれぞれ終わった状態のＴＦＴ基板ＴＳの断面の様子を示している。
【００４３】
図９（ａ）に示されるように、第１実施形態における図６（ｃ）の場合と異なり、ＴＦＴ基板ＴＳ上の開口部ＡＰ内には、走査信号線ＧＬを構成する金属材料によって形成された突出部ＢＭ１及びＢＭ２が突出している。そのため、突出部ＢＭ１及びＢＭ２が形成された箇所は、絶縁膜ＧＩも含めて、周辺の開口部ＡＰ内の部分より、走査信号線ＧＬの厚さの分だけ盛り上がって形成される。
【００４４】
この図に示される状態において、第６工程のレジストリフローを行うと、融解したレジスト材は第１実施形態の場合と異なり、突出部ＢＭ１及びＢＭ２が形成された箇所で堰き止められて、それ以上広がらなくなる。すなわち、開口部ＡＰの、突出部ＢＭ１及びＢＭ２により接続線ＬＬと交差する方向の幅が狭くなった領域は、半導体層ＡＳ形成工程におけるレジストリフローの際に、映像信号線ＤＬ及び接続線ＬＬ上に残っているレジスト材の広がりを抑える堰として機能する。これにより、図９（ｂ）に示されるように、レジスト材は開口部ＡＰ内において突出部ＢＭ１及びＢＭ２の位置の手前まで広がった状態になる。
【００４５】
この状態で第７工程の半導体材料ＡＳＭのエッチング、及びレジスト材の剥離を行うことにより、図９（ｃ）に示されるように、開口部ＡＰ内の、映像信号線ＤＬから見て突出部ＢＭ１及びＢＭ２より先の領域での半導体層ＡＳの形成が抑制される。これにより、図８に示したように、映像信号線ＤＬから接続線ＬＬが分岐する箇所における平面から見たときの半導体層ＡＳの広がりは、図１の例と比較して小さくなる。
【００４６】
このように、開口部ＡＰ内において突出部ＢＭ１及びＢＭ２の映像信号線ＤＬ側と反対側の領域（すなわち、開口部ＡＰのうち、接続線ＬＬと交差する方向の幅が一旦狭くなった後再び広がっている箇所）は、半導体層ＡＳで覆われないため、画素の黒点化修正を行う場合、この領域において接続線ＬＬ及びその下に広がる半導体層ＡＳを切断することにより、本実施形態においても、第１実施形態に係る表示装置と同様に、映像信号線ＤＬと薄膜トランジスタＴとを切り離すことが可能となる。また、映像信号線ＤＬと二股に分かれた走査信号線ＧＬの一方とが短絡してしまった場合にも、走査信号線ＧＬを切り離す補修が可能となる。
【００４７】
なお、この第２実施形態において、開口部ＡＰ内に突出部ＢＭ１及びＢＭ２が形成された走査信号線ＧＬは、ＴＦＴ基板ＴＳの製造工程の第１工程において、走査信号線ＧＬを形成する際にレジスト膜ＲＦを露光するためのマスクパターンとして、図８に示す開口部ＡＰが設けられた走査信号線ＧＬの形状に応じたパターンを使用することによって、形成することができる。
【００４８】
また、図８では、突出部ＢＭ１及びＢＭ２が、全体として略矩形の開口部ＡＰ内において略矩形の領域を占めるように形成されている場合の例について示している。しかしながら、開口部ＡＰは、平面から見て、接続線ＬＬが進入する側に向けて映像信号線ＤＬから離れるにつれて、接続線ＬＬと交差する方向の幅が一旦狭くなった後に再び広がるように形成されていれば、図８に示した形状以外の形状であっても構わない。
【００４９】
具体例として、図１０は、開口部ＡＰの接続線ＬＬが進入する側の端部が円弧状に形成されており、かつ、突出部ＢＭ１及びＢＭ２が台形状に形成された例を示している。また、図１１は、図１０と同様に開口部ＡＰの接続線ＬＬが進入する側の端部が円弧状に形成されており、かつ、突出部ＢＭ１及びＢＭ２の先端が映像信号線ＤＬ側に傾斜して形成された例を示している。これらの例においても、図８の例と同様に、突出部ＢＭ１及びＢＭ２によって前述した第６工程（レジストリフロー）におけるレジスト材の広がりが抑えられるため、黒点化修正を行う際に接続線ＬＬを切断するスペースが半導体層ＡＳで塞がれないようにすることができる。
【００５０】
なお、本発明の実施の形態は以上説明したものに限られない。例えば以上の説明においては、画素電極ＰＩＴ及びコモン電極ＣＩＴがいずれもＴＦＴ基板ＴＳ側に絶縁膜ＧＩや保護膜ＰＡＳを挟んで配置され、この両電極間で生じる横方向の電界によって液晶分子の制御を行う、いわゆるＩＰＳ方式の液晶表示装置に本発明を適用した場合の例について説明した。しかしながら、これに限らず、本発明は他の方式の表示装置にも適用することが可能である。例えば本発明は、ＴＦＴ基板ＴＳ側に配置された画素電極ＰＩＴと、ＴＦＴ基板ＴＳと対向する基板側に配置された対向電極と、の間に生じる縦方向の電界によって液晶分子の制御を行う、いわゆるＶＡ（Vertical Alignment）方式の液晶表示装置にも適用可能である。また、例えば本発明は、いわゆるＴＮ（Twisted Nematic）方式の液晶表示装置にも適用可能である。さらに、本発明の実施の形態に係る表示装置は液晶表示装置に限られず、走査信号線ＧＬ、映像信号線ＤＬ、及び薄膜トランジスタＴの組み合わせによって画素制御を行う各種の表示装置であってよい。具体的に、有機ＥＬ表示装置等にも本発明を適用することができる。
【００５１】
また、本発明の実施の形態に係る表示装置が備える走査信号線ＧＬ内に設けられる開口部ＡＰは、上述した第１実施形態における切り欠き部ＣＴ１及びＣＴ２を備えた形状と、第２実施形態における突出部ＢＭ１及びＢＭ２を備えた形状と、を組み合わせた形状であってもよい。すなわち、本発明の実施の形態に係る表示装置は、映像信号線ＤＬから離れるにつれて、その接続線ＬＬと交差する方向の幅が一旦狭くなった後広くなり、かつ走査信号線ＧＬの両側端に向けて突出した形状の開口部ＡＰが形成された走査信号線ＧＬを備えてもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１実施形態に係る表示装置における、ＴＦＴ基板の部分平面図である。
【図２】本発明の第１実施形態に係る表示装置の回路構成の一部を示す回路図である。
【図３】本発明の第１実施形態に係る表示装置における、ＴＦＴ基板の画素領域を示す平面図である。
【図４】本発明の第１実施形態に係る表示装置における、ＴＦＴ基板の部分断面図である。
【図５】本発明の第１実施形態に係る表示装置における、ＴＦＴ基板の部分断面図である。
【図６】本発明の第１実施形態に係る表示装置の製造工程を説明するための説明図である。
【図７】本発明の第１実施形態に係る表示装置における、開口部の形状の別の例を示す図である。
【図８】本発明の第２実施形態に係る表示装置における、ＴＦＴ基板の部分平面図である。
【図９】本発明の第２実施形態に係る表示装置の製造工程を説明するための説明図である。
【図１０】本発明の第２実施形態に係る表示装置における、開口部の形状の別の例を示す図である。
【図１１】本発明の第２実施形態に係る表示装置における、開口部の形状のさらに別の例を示す図である。
【図１２】従来の表示装置における、ＴＦＴ基板の部分平面図である。
【符号の説明】
【００５３】
ＴＳ  ＴＦＴ基板、ＧＬ  走査信号線、ＡＰ  開口部、ＤＬ  映像信号線、ＣＬ  コモン信号線、Ｔ  薄膜トランジスタ、ＤＥ  ドレイン電極、ＳＥ  ソース電極、ＬＬ  接続線、ＰＩＴ  画素電極、ＣＩＴ  コモン電極、ＡＳ  半導体層、ＧＩ  絶縁膜、ＣＴ１及びＣＴ２  切り欠き部、ＢＭ１及びＢＭ２  突出部。
【図１】
2009288462.tif 000003
【図２】
2009288462.tif 000004
【図３】
2009288462.tif 000005
【図４】
2009288462.tif 000006
【図５】
2009288462.tif 000007
【図６】
2009288462.tif 000008
【図７】
2009288462.tif 000009
【図８】
2009288462.tif 000010
【図９】
2009288462.tif 000011
【図１０】
2009288462.tif 000012
【図１１】
2009288462.tif 000013
【図１２】
2009288462.tif 000014