(57)【要約】【課題】軽微な割れ欠けおよび内在する割れ欠けを検出する半導体集積回路および半導体集積回路の検査方法を提供する。【解決手段】本発明の半導体集積回路は、導電体パターン２が外縁に沿って配置されている半導体集積回路１であって、抵抗成分を有する発熱部１４，１５，１６，１７が設けられている。この発熱部１４，１５，１６，１７が発熱させることにより、半導体集積回路１における、軽微な割れ欠けおよび内在する割れ欠けを検出することができる。【選択図】図１
2009252846.tif 000002
【特許請求の範囲】
【請求項１】
導電部が外縁に沿って配置されている半導体集積回路であって、抵抗成分を有する発熱部が設けられていることを特徴とする、半導体集積回路。
【請求項２】
上記発熱部は、複数設けられていることを特徴とする、請求項１に記載の半導体集積回路。
【請求項３】
上記各発熱部に電流を流して上記各発熱部を発熱させる電源端子と、
上記電源端子と上記各発熱部との間に上記発熱部毎に設けられ、上記電源端子と上記各発熱体との導通または非導通を切り替えるスイッチと、を備えたことを特徴とする、請求項２に記載の半導体集積回路。
【請求項４】
上記発熱部は、半導体集積回路自身に内蔵されていることを特徴とする請求項１から３までのいずれか１項に記載の半導体集積回路。
【請求項５】
上記発熱部は、ウエハレベルチップサイズパッケージの再配線層に設けられていることを特徴とする、請求項１から３までのいずれか１項に記載の半導体集積回路。
【請求項６】
導電部が外縁に沿って配置されている半導体集積回路の検査方法であって、
抵抗成分を有する発熱部を発熱させることを特徴とする、半導体集積回路の検査方法。
【請求項７】
上記発熱部は、複数設けられており、
上記各発熱部の発熱を互いに独立して行うことを特徴とする、請求項６に記載の半導体集積回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路および半導体集積回路の検査方法に関し、特に、割れ欠けなどの欠陥を検出する半導体集積回路および半導体集積回路の検査方法に関する。
【背景技術】
【０００２】
近年の半導体集積回路は、半導体集積回路が搭載される製品の小型化、薄型化にともない、半導体集積回路のパッケージも小型化、薄型化している。特に携帯電話などに使用される半導体集積回路は小型化、薄型化し、ウエハ状態で樹脂封入されるウエハレベルチップサイズパッケージ（以下、「ＷＬＣＳＰ」と称する）に代表されるように、薄さ数十ミクロンの状態までパッケージが研磨される場合がある。半導体集積回路のパッケージの研磨時や研磨後の取り扱いにより、半導体集積回路に衝撃が与えられる。この衝撃のために半導体集積回路が割れたり、欠けたりするケースが増加してきた。
【０００３】
割れたり、欠けたりした半導体集積回路を検出するために、特許文献１に記載の以下のような方法が考案されている。この方法は、図８に示すように半導体集積回路１１１の表面上には外縁に沿って、両端部がそれぞれ接続されていない半導体集積回路の割れ欠け検出用の導電体パターン（ＧＰ配線）１１２が配置されている。導電体パターン１１２の先端部には、針あて測定用パッド１１３が電気的に接続されている。針あて測定用パッド１１３から導電体パターン１１２の抵抗値を測定することによって、半導体集積回路１１１の割れ、欠け等を検出することができる。
【０００４】
また、特許文献２には、以下のような方法が開示されている。
【０００５】
この方法に用いる半導体集積回路１１４は、図９に示すように、配線１１５、検出信号発生回路１１６、イネーブル信号発生回路１１７、パッドＰｉ１１８、入力バッファ１１９、信号処理回路１２０、出力バッファ１２１、およびパッドＰｏ１２２を備えている。
【０００６】
検出信号発生回路１１６は、配線１１５を介してイネーブル信号発生回路１１７に接続されている。入力バッファ１１９および出力バッファ１２１は、イネーブル信号発生回路１１７に接続されている。入力バッファ１１９は、パッドＰｉ１１８に接続され、パッドＰｉ１１８は、外部入力ピンに接続されている。出力バッファ１２１は、パッドＰｏ１２２に接続され、パッドＰｏ１２２は外部出力ピンに接続されている。
【０００７】
入力バッファ１１９は、外部入力ピンおよびパッドＰｉ１１８を介して外部からの外部入力信号ＥＳｉを受ける。入力バッファ１１９は、イネーブル信号発生回路１１７からＨレベルのイネーブル信号を受けると、外部入力信号に基づいて内部信号ＩＳＩを発生する。一方、Ｌレベルのイネーブル信号を受けるとき、入力バッファ１１９の動作を停止する（つまり、内部信号を発生しない）。
【０００８】
出力バッファ１２１は、イネーブル信号発生回路１１７からＨレベルのイネーブル信号を受けると、信号処理回路１２０から受けた内部信号ＩＳｏに基づき外部入力信号を生成し、パッドＰｏおよび外部出力ピンへ出力する。一方、出力バッファ１２１は、イネーブル信号発生回路１１７からＬレベルのイネーブル信号を受けると、動作を停止する。検出信号発生回路１１６は、配線１１５へ検出信号ＺＥＮＦを出力する。
【０００９】
半導体集積回路に図９のＡ０−Ａ１に割れ欠けがあった場合、検出信号ＺＥＮＦは、Ａ０−Ａ１の部分を流れることができず、イネーブル信号発生回路１１７へ供給されない。検出信号ＺＥＮＦがイネーブル信号発生回路１１７へ供給されないとき、イネーブル信号発生回路１１７は、Ｌレベルのイネーブル信号ＥＮを発生する。入力バッファ１１９および出力バッファ１２１は、Ｌレベルのイネーブル信号ＥＮを受けると、内部信号および外部信号の発生を停止する。
【００１０】
上記のように、半導体集積回路に割れ欠けがある場合に、半導体集積回路の入力および出力動作が停止するような回路となっている。そのため、半導体集積回路の入力および出力動作が停止した場合に、その半導体集積回路を不良と判定することができる。
【特許文献１】特開平６−２４４２５４号公報（平成６年９月２日  公開）
【特許文献２】特開２０００−３１２３０号公報（平成１２年１月２８日  公開）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１では半導体集積回路の割れ欠けが軽微（中途半端）であった場合、半導体集積回路に割れ欠けが内在する場合に、導電体パターンの抵抗値に変化が少なく、不良品の検出が難しいという問題があった。
【００１２】
特許文献２では、半導体集積回路に電流が流れてしまうような軽微（中途半端）な割れ欠け、半導体集積回路に内在する割れ欠けでは、不良品の検出が難しいという問題があった。
【００１３】
そのため、このような半導体集積回路は、テスト（検査）において良品と判断され、そのまま出荷される。この場合、出荷後に、ユーザーが最終製品に実装する工程において熱ストレスおよび衝撃が進行し、不具合が難しいという問題があった。
【００１４】
本発明は、これらの問題に鑑みてなされたものであり、その目的は、軽微な割れ欠けおよび内在する割れ欠けを検出する半導体集積回路および半導体集積回路の検査方法を提供することである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の半導体集積回路は、導電部が外縁に沿って配置されている半導体集積回路であって、抵抗成分を有する発熱部が設けられていることを特徴としている。
【００１６】
また、上記課題を解決するために、本発明の半導体集積回路の検査方法は、導電部が外縁に沿って配置されている半導体集積回路の検査方法であって、抵抗成分を有する発熱部を発熱させることを特徴としている。
【００１７】
導電部は、半導体集積回路の外縁に沿って設けられており、内部に電流を流し、発生する抵抗値が所定の範囲内かどうかを検出する。導電部は、上記抵抗値が所定の範囲内で無い場合には、半導体集積回路が不良品（割れ欠けがある）と判断する。
【００１８】
ここで、上記構成の発熱体は、抵抗成分を有しているため、電気的に発熱させることができる。上記構成によれば、抵抗成分を有する発熱部が設けられている。この発熱部を発熱させることにより、発熱体付近が加熱され、発熱体付近と発熱体から離れた位置とで温度差が生じる。この温度差によって、半導体集積回路に内在する歪（割れ欠け）を顕在化させることができる。
【００１９】
また、本発明の半導体集積回路では、上記発熱部は、複数設けられていることが好ましい。上記構成によれば、より多くの箇所における歪を顕在化させることができる。
【００２０】
また、本発明の半導体集積回路では、上記各発熱部に電流を流して上記各発熱部を発熱させる電源端子と、上記電源端子と上記各発熱部との間に上記発熱部毎に設けられ、上記電源端子と上記各発熱体との導通または非導通を切り替えるスイッチと、を備えていることが好ましい。
【００２１】
電源端子は、発熱部に流す電流を供給する。上記構成によれば、この電源端子と発熱部との間には、それぞれの発熱体と電源端子との導通または非導通を切り替えるスイッチを備えている。そのため、各発熱体を発熱させるかどうかを自由にコントロールすることができる。
【００２２】
また、本発明の半導体集積回路では、上記発熱部は、半導体集積回路自身に内蔵されていることが好ましい。上記構成によれば、発熱部は、内蔵されているため、半導体集積回路の面積の増大を防止することができる。
【００２３】
また、本発明の半導体集積回路では、上記発熱部は、ウエハレベルチップサイズパッケージの再配線層に設けられていることが好ましい。
【００２４】
ここで、ウエハレベルチップサイズパッケージとは、ウエハ状態で樹脂封入されるものである。再配線層とは、ウエハレベルチップサイズパッケージの基板上に形成されている半導体集積回路パッドと、端子として設けられた半田ボールとをつなぐために、半導体集積回路の上面に形成された配線部のことである。
【００２５】
ウエハレベルチップサイズパッケージの再配線層には、複数の半田ボールが設けられている。この半田ボールを発熱体を制御するための端子として用いることによって、全体の平面形状の面積を小さくすることができる。
【００２６】
また、本発明の半導体集積回路の検査方法では、上記発熱部は、複数設けられており、
上記各発熱部の発熱を互いに独立して行うことが好ましい。
【発明の効果】
【００２７】
以上のように、本発明の半導体集積回路は、導電部が外縁に沿って配置されている半導体集積回路であって、抵抗成分を有する発熱部が設けられている。また、本発明の半導体集積回路の検査方法は、導電部が外縁に沿って配置されている半導体集積回路の検査方法であって、抵抗成分を有する発熱部を発熱させる。
【００２８】
したがって、軽微な割れ欠けおよび内在する割れ欠けを検出する半導体集積回路および半導体集積回路の検査方法を提供することができる。
【発明を実施するための最良の形態】
【００２９】
図２は、本発明の一実施の形態の半導体集積回路（チップ）の概略構成を示す模式図である。半導体集積回路１は、導電体パターン２と、導体パターン２の両端に配置され互いに離間した第１の端子３，４と、コントロール回路５と、コントロール回路５に接続された第２の端子１９〜２２と、発熱体１４〜１７と、第１の配線２３〜２６と、電源端子１８と、電源端子１８とコントロール回路５とを接続する第２の配線２７と、コントロール回路５とそれぞれの発熱体１４〜１７とを接続する第３の配線６〜９と、を備えている。
【００３０】
導電体パターン２は、半導体集積回路１上の外縁に沿って（周囲に）配置されている。導電体パターン２は、半導体集積回路１の割れ欠け検出用の配線である。端子３，４は導電体パターン２の抵抗値を測定するものである。端子３，４は、測定した抵抗値が予め定めた範囲外である場合に、半導体集積回路１に割れ欠けがある場合と判定する。
【００３１】
コントロール回路５は、あくまで一例であるが、半導体集積回路１のほぼ中央に配置されている。発熱体１４〜１７は、それぞれ半導体集積回路の平面を４分割したそれぞれの領域に一つずつ配置されている。
【００３２】
発熱体１４〜１７は、電気的に発熱されるものである。つまり、発熱体１４〜１７は、抵抗成分を持っている。ここでは、発熱体１４〜１７は、半導体集積回路の内部に設けられているため、発熱体１４〜１７は、ポリシリコンまたはゲートポリシリコンなどの抵抗成分を有する材料で作られている。発熱体１４〜１７は、それぞれ、配線６〜８を介してコントロール回路５に接続されている。電源端子１８は、配線２７を介してコントロール回路５に接続されており、発熱体１４〜１７へ電源を供給するための端子である。コントロール回路５は、発熱体１４〜１７を個別に発熱させる。つまり、コントロール回路５は、いずれの発熱体を発熱させるかをコントロールする。
【００３３】
次に図３を用いてコントロール回路の内部構成を説明する。コントロール回路５は、スイッチングトランジスタ４１〜４４およびＧＮＤ（アース端子）４５〜４８を備えている。さらに、配線６は、発熱体１４の一端に接続された配線７１と発熱体１４の他端に接続された配線７２とから構成されている。同様に、配線７は、発熱体１５の一端に接続された配線７３と発熱体１５の他端に接続された配線７４とから構成されている。配線８は、発熱体１６の一端に接続された配線７５と発熱体１６の他端に接続された配線７６とから構成されている。配線９は、発熱体１７の一端に接続された配線７７と発熱体１７の他端に接続された配線７８とから構成されている。
【００３４】
スイッチングトランジスタ４１のドレイン端子は配線２７を介して電源端子１８に、ゲート端子は配線２３を介して端子１９に、ソース端子は配線７１を介して発熱体１４の一端にそれぞれ接続されている。スイッチングトランジスタ４２のドレイン端子は配線２７を介して電源端子１８に、ゲート端子は配線２４を介して端子２０に、ソース端子は配線７４を介して発熱体１５の一端にそれぞれ接続されている。スイッチングトランジスタ４３のドレイン端子は配線２７を介して電源端子１８に、ゲート端子は配線２５を介して端子２１に、ソース端子は配線７５を介して発熱体１６の一端にそれぞれ接続されている。
スイッチングトランジスタ４４のドレイン端子は配線２７を介して電源端子１８に、ゲート端子は配線２６を介して端子２２に、ソース端子は配線７８を介して発熱体１７の一端にそれぞれ接続されている。
【００３５】
ＧＮＤ（アース端子）４５は配線７２を介して発熱体１４の他端に接続されている。同様にＧＮＤ（アース端子）４６〜４８は配線７３，７６，７７を介して発熱体１５〜１７の他端にそれぞれ接続されている。
【００３６】
端子１９〜２２は、図２に示すように、配線２３〜２６を介してコントロール回路５に接続されている。これらの端子１９〜２２は、発熱体１４〜１７に対応しており、コントロール回路５がいずれの発熱体を発熱させるかを選択するための信号をコントロール回路５のスイッチングトランジスタ４１〜４４へ供給する。
【００３７】
端子１９〜２２は、スイッチングトランジスタ４１〜４４のＯＮ／ＯＦＦをコントロールする。端子１９にＨＩＧＨレベルの電圧が印加されるとスイッチングトランジスタ４１がＯＮし、発熱体１４に電流が流れて発熱体１４が発熱させる。
【００３８】
同様に端子２０〜２２にＨＩＧＨレベルの電圧が印加されるとスイッチングトランジスタ４２〜４４がＯＮし、発熱体１５〜１７に電流が流れて発熱体１５〜１７が発熱させる。このように本実施の形態では、発熱体１５〜１７と電源端子１８との間に、それぞれの発熱体１５〜１７に対応したスイッチングトランジスタ４１〜４４を設け、これらのスイッチングトランジスタ４１〜４４のＯＮ／ＯＦＦを独立して制御することにより、各発熱体４１〜４４の発熱を独立して制御している。そのため、一つの発熱体だけを発熱させること、二つの発熱体を発熱させること、三つの発熱体を発熱させることおよび全ての発熱体を発熱させることが可能となる。
【００３９】
それぞれの端子は、樹脂封入された場合には、パッケージの端子として外に出され、外部より信号の印加および測定が可能になる。
【００４０】
もう少し具体的に説明する。図１に示す半導体集積回路の構成は、図２に示す半導体集積回路の構成と、同様である。この図１に示す半導体集積回路は、割れ欠けが内在している半導体集積回路であると仮定する。
【００４１】
端子１９にＨＩＧＨレベルの電圧を印加して、スイッチングトランジスタ４１をＯＮし、発熱体１４のみを発熱させるとその近辺（点線Ａ内）は温度上昇し、発熱体１４から最も離れた発熱体１６の近辺（点線Ｂ内）と温度差が生じる。上記の通り、図１に示す半導体集積回路は、割れ欠けが内在しているため、この温度差により発熱体１４から発熱体１６の方向（矢印Ｃの方向）に対してチップに歪が生じ、この歪によりチップに内在する割れ欠けが顕在化する。
【００４２】
この図１の構成に示すように、半導体集積回路の隅または周辺近くに発熱体を設けることにより、特に、半導体製造過程やチップ切断過程において内在し易い割れ欠けを検出することができる。
【００４３】
以上のように、本実施の形態では、半導体集積回路に抵抗成分を有する発熱体を備えている。そのため、発熱体を発熱させることによって、発熱体近辺と、発熱体から離れた箇所との温度差を設けることができる。この温度差によって、歪が生じる。生じた歪によって従来見つけることができなかった半導体集積回路に内在する割れ欠けを見つけることができる。
【００４４】
また、本実施の形態では、発熱体を半導体集積回路の４隅付近に１つずつ設けている。そのため、同じ箇所でも一方だけでなく、複数方向の歪を生じさせることができる。また、より広い範囲を歪ませることができる。さらに、温度の高低を図１に示す場合とは逆にすることもできる。したがって、より一層内在する割れ欠けを検出することができる。
【００４５】
次に図２に示す半導体集積回路とは別の本実施の形態の半導体集積回路について、図４を用いて説明する。図４を用いた説明では、図２と同様の箇所は省略する。図４に示す半導体集積回路は、発熱体をＷＬＣＳＰ（ＷＡＦＥＲ  ＬＥＶＥＬ  ＣＨＩＰ  ＳＩＺＥ  ＰＡＣＫＡＧＥ）の再配線層に有する半導体集積回路である。
【００４６】
ＷＬＣＳＰは、樹脂封入する際に、チップ上に銅などの再配線層が設けられ、この再配線層がパッケージの半田ボールと接続される。この再配線層を利用して、配線６〜９、および発熱体１４〜１７が設けられている。図４に示す半導体集積回路では、図２に示す端子１８〜２２の代わりにこれらの半田ボール３０〜３４が用いられている。これらの半田ボール３０〜３４は、ＷＬＣＳＰの再配線層に接続されている。発熱体１４〜１７は再配線層に配置されるため、ニクロム線などの抵抗成分を要する材料で作られる。ＷＬＣＳＰ再配線層に配線６〜９および発熱体１４〜１７が配置されていることにより、チップ面積の増大を小さくすることができる。なぜなら、ＷＬＣＳＰ内では立体構造が可能となるので、立体化により平面的な面積増加を回避できるからである。
【００４７】
次に図５を用いて、図４の半導体集積回路の内部をより詳しく説明する。図５を用いた説明では、図４と同様の箇所は省略する。図５に示す半導体集積回路では、図４に示す半導体集積回路に加えて、層間コンタクト７９〜９７、ＷＬＣＳＰ再配線７１〜７８および１１１〜１１５ならびにＷＬＣＳＰ半田ボール２８、２９、３１〜３４および１０１〜１１０を示している。
【００４８】
発熱体１４の一端は層間コンタクト７９に接続されている。層間コンタクト７９はＷＬＣＳＰ再配線７１を介して、コントロール回路５に接続された層間コンタクト８７に接続されている。発熱体１４の他端は層間コンタクト８０に接続されている。層間コンタクト８０はＷＬＣＳＰ再配線７２を介して、コントロール回路５に接続された層間コンタクト８８に接続されている。
【００４９】
同様に発熱体１５の一端は層間コンタクト８１に、他端は層間コンタクト８２に接続されていて、層間コンタクト８１および８２はＷＬＣＳＰ再配線７３および７４を介して、コントロール回路５に接続されている層間コンタクト８９および９０にそれぞれ接続されている。発熱体１６の一端は層間コンタクト８３に、他端は層間コンタクト８４に接続されていて、層間コンタクト８３および８４はＷＬＣＳＰ再配線７５および７６を介して、コントロール回路５に接続されている層間コンタクト９１および９２にそれぞれ接続されている。発熱体１７の一端は層間コンタクト８５に、他端は層間コンタクト８６に接続されていて、層間コンタクト８５および８６はＷＬＣＳＰ再配線７７および７８を介して、コントロール回路５に接続されている層間コンタクト９３および９４にそれぞれ接続されている。
【００５０】
ＷＬＣＳＰ搭載ボール２８、２９、３１〜３４および１０１〜１１０は、半導体集積回路に４行４列の格子状に配列されている。コントロール回路５に接続された層間コンタクト９５は、ＷＬＣＳＰ再配線１１１を介してＷＬＣＳＰ搭載ボール３１に接続されている。同様にコントロール回路５の層間コンタクト９６および９７は、ＷＬＣＳＰ再配線１１２および１１３を介してＷＬＣＳＰ搭載ボール３３および３４にそれぞれ接続されている。
【００５１】
層間コンタクトが異なる層を貫くように配置されているので、その中を通る再配線が異なる層間をつなぐことが可能となる。そのため、発熱体１４〜１７をＷＬＣＳＰの再配線層に配置した構造においても、コントロール回路５と発熱体１４〜１７を再配線７１〜７８により繋ぐことが可能となる。また、ＷＬＣＳＰは構造上、半田ボールを備えていて、半田ボール２８、２９、３１〜３４および１０１〜１１０はＷＬＣＳＰの再配線層に接続されている。本実施の形態では、これらの半田ボールをスイッチングトランジスタのオン／オフを制御する端子、電源を供給する端子として用いることができる。図４の半田ボール２８、２９および３１〜３４は、図５の半田ボール２８、２９および３１〜３４に対応している。また、電源端子３０は図５の半田ボール１０１〜１１０のいずれかに対応している。
【００５２】
上記の説明では、発熱体を半導体集積回路の４隅近辺に設けていた。しかしながら、この構成に限定されない。図６に示すように、発熱体を半導体集積回路にランダムに設けてもよい（散在させてもよい、任意の位置に設けてもよい）。この場合にも、本実施の形態では、発熱体４９〜５４毎に、電源端子との間に、図示しないスイッチングトランジスタが設けられており、発熱体４９〜５４の発熱を独立して個別に制御することができる。なお、図６では、スイッチング回路のオン／オフを制御する端子、および電源端子が省略されている。
【００５３】
この図６に示すように発熱体をランダムに配置させることにより、温度差を設ける箇所（歪を生じさせる箇所）をより複雑にすることができ、個々の半導体集積回路の構成に応じて温度差を設ける箇所を任意に設定することができる。
【００５４】
上記では、図示された発熱体の形状は、全て波状の形状であった。つまり、図７（ｂ）に示すような形状としていた。しかしながら、発熱体の形状は、これに限らず、図７（ａ）、（ｃ）〜（ｅ）に示すような形状でもよい。具体的には、図７（ａ）は、曲線状の発熱体であり、図７（ｃ）は、矩形状の発熱体であり、図７（ｄ）は、渦巻き状の発熱体であり、図７（ｅ）は、螺旋状の発熱体である。
【００５５】
図７（ａ）〜（ｃ）は、平面構造であり、図７（ｄ）および（ｅ）は、立体構造である。図７（ａ）〜（ｃ）のような平面構造を選択することにより、図１〜３および図６に示すような半導体集積回路に発熱体を内蔵することができる。ＷＬＣＳＰの再配線層に発熱体を設ける場合、つまり、図４、５に示すような場合は、コンタクトにより立体的な配線が可能なため、図７（ａ）〜（ｃ）に示すような形状だけでなく、図７（ｄ）（ｅ）に示すような形状をとることもできる。発熱体を立体的な形状にすることにより、発熱体平面の大きさが小さくても抵抗値を高くすることができる。
【００５６】
また、本発明よれば、出荷後のリフローなどの熱ストレスにて割れ欠けが発生する場合があったので、進行性の割れ欠け（不具合）の検出に関しては、温度サイクルなどのストレス印加が必要という問題を解決することができる。
【００５７】
従来は半導体集積回路に内在する割れ欠けを検出できなかったが、本発明では発熱コントロール回路により半導体集積回路内に設けた発熱体をコントロールして（より具体的には、発熱体が発熱するタイミング、及び、発熱体が発熱する発熱量をコントロールして）半導体集積回路内に温度差を設けることが可能となった。この温度差により、半導体集積回路に内在する割れ欠けを顕在化させることができるようになり、軽微の割れ欠けの場合でも半導体集積回路を停止させることが可能となった。つまり、発熱コントロール回路と発熱体とを含む発熱回路によって半導体集積回路に与える歪を制御し、軽微の割れ欠けの場合でも半導体集積回路を停止させることが可能となった。これにより、半導体集積回路の検査工程において割れ欠け不良を高精度で検出できるため、出荷品質が向上する。また、ＷＬＣＳＰ品のチップ欠けおよびクラックを出荷検査にて顕在化させ、リフローなどの熱ストレスによる不具合品を未然にＲＥＪＥＣＴ（拒絶）することが可能になる。
【産業上の利用可能性】
【００５８】
本発明の半導体集積回路は、半導体チップを用いた電子部品などに用いることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明によって内在する割れ欠けを顕在化させる例を示した模式図である。
【図２】本発明の一実施の形態の半導体集積回路の概略構成を示す模式図である。
【図３】図１および図２に示されたコントロール回路の内部を示す回路図である。
【図４】図２に示す半導体集積回路とは別の本実施の形態の半導体集積回路の概略構成を示す模式図である。
【図５】図４に示す半導体集積回路の構成を詳細に示す平面図である。
【図６】本実施の形態の半導体集積回路を示すものであり、内部に発熱体を散在させた状態を示す模式図である。
【図７】（ａ）〜（ｅ）は、発熱体の形状のバリエーションを示すものであり、（ａ）は、曲線状の発熱体、（ｂ）は、波状の発熱体、（ｃ）は、矩形状の発熱体、（ｄ）は、渦巻き状の発熱体、（ｅ）は、螺旋状の発熱体である。
【図８】従来の割れ欠け検出用半導体集積回路を示す図である。
【図９】図８とは別の従来の割れ欠け検出用半導体集積回路を示す図である。
【符号の説明】
【００６０】
２      導電体パターン（導電部）
１４    発熱体（発熱部）
１５    発熱体（発熱部）
１６    発熱体（発熱部）
１７    発熱体（発熱部）
１８    電源端子
３０    電源端子
４１    スイッチングトランジスタ（スイッチ）
４２    スイッチングトランジスタ（スイッチ）
４３    スイッチングトランジスタ（スイッチ）
４４    スイッチングトランジスタ（スイッチ）
４９    発熱体（発熱部）
５０    発熱体（発熱部）
５１    発熱体（発熱部）
５２    発熱体（発熱部）
５３    発熱体（発熱部）
５４    発熱体（発熱部）
【図１】
2009252846.tif 000003
【図２】
2009252846.tif 000004
【図３】
2009252846.tif 000005
【図４】
2009252846.tif 000006
【図５】
2009252846.tif 000007
【図６】
2009252846.tif 000008
【図７】
2009252846.tif 000009
【図８】
2009252846.tif 000010
【図９】
2009252846.tif 000011