(57)【要約】【課題】  炭素を含有したシリコン層上にシリサイド層が形成された構造を有する半導体装置の特性を向上させる。【解決手段】  チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域１３と、第１の半導体領域を挟み、炭素を含有したシリコンで形成され、第１の半導体領域に応力を印加する第２の半導体領域２１と、第２の半導体領域上に設けられ、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、第２の半導体領域よりも炭素濃度が低いキャップ層２２と、キャップ層２２上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層２３とを備える。【選択図】      図１
2009123961.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域と、
前記第１の半導体領域を挟み、炭素を含有したシリコンで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域と、
前記第２の半導体領域上に設けられ、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、前記第２の半導体領域よりも炭素濃度が低いキャップ層と、
前記キャップ層上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記キャップ層の炭素濃度は、０．３原子％以下である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記キャップ層には実質的に炭素は含有されていない
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域を形成する工程と、
前記第１の半導体領域を挟み、炭素を含有したシリコンで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域を形成する工程と、
前記第２の半導体領域上に、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、前記第２の半導体領域よりも炭素濃度が低い半導体層を形成する工程と、
前記半導体層上に、ニッケル又はニッケル−プラチナ合金で形成された金属膜を形成する工程と、
前記半導体層の上層部と前記金属膜とを反応させて、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層を形成するとともに、前記半導体層の下層部によってキャップ層を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記半導体層の厚さは、前記シリサイド層の厚さの０．８倍より厚い
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置の高性能化の観点から、チャネル領域に応力を印加する技術が提案されている（例えば、特許文献１参照）。例えば、炭素を含有したシリコン層でチャネル領域を挟むことで、チャネル領域に引っ張り応力が印加され、ｎ型ＭＩＳトランジスタの電子移動度を増加させることができる。
【０００３】
しかしながら、炭素を含有したシリコン層上にシリサイド層を形成する場合、必ずしも最適化された構造が提案されているとは言えない。そのため、必ずしも優れた特性を有するトランジスタが実現されているとは言えない。
【特許文献１】特開２００６−２２９０７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、炭素を含有したシリコン層上にシリサイド層が形成された構造を有する半導体装置の特性を向上させることを目的としている。
【課題を解決するための手段】
【０００５】
本発明の第１の視点に係る半導体装置は、チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域と、前記第１の半導体領域を挟み、炭素を含有したシリコンで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域と、前記第２の半導体領域上に設けられ、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、前記第２の半導体領域よりも炭素濃度が低いキャップ層と、前記キャップ層上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層と、を備える。
【０００６】
本発明の第２の視点に係る半導体装置の製造方法は、チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域を形成する工程と、前記第１の半導体領域を挟み、炭素を含有したシリコンで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域を形成する工程と、前記第２の半導体領域上に、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、前記第２の半導体領域よりも炭素濃度が低い半導体層を形成する工程と、前記半導体層上に、ニッケル又はニッケル−プラチナ合金で形成された金属膜を形成する工程と、前記半導体層の上層部と前記金属膜とを反応させて、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層を形成するとともに、前記半導体層の下層部によってキャップ層を形成する工程と、を備える。
【発明の効果】
【０００７】
本発明によれば、炭素を含有したシリコン層上にシリサイド層が形成された構造を有する半導体装置の特性を向上させることが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を図面を参照して説明する。
【０００９】
（実施形態１）
図１は、本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【００１０】
図１に示すように、シリコン基板（半導体基板）１１の表面領域に素子分離絶縁領域１２が形成されており、素子分離絶縁領域１２に囲まれた素子領域にｎ型ＭＩＳトランジスタが形成されている。
【００１１】
素子領域にはチャネル領域を有する第１の半導体領域１３が含まれている。この第１の半導体領域１３は、溝１４で区画された凸状領域に対応する。第１の半導体領域１３上にはゲート絶縁膜１５が形成されており、ゲート絶縁膜１５上にはゲート電極１６が形成されている。ゲート電極１６の側壁には、側壁酸化膜（シリコン酸化膜）１７及び側壁窒化膜（シリコン窒化膜）１８が形成されている。ゲート電極１６の上面には上部窒化膜（シリコン窒化膜）１９が形成されている。また、第１の半導体領域１３の両端部近傍には、ｎ型不純物が含有されたエクステンション領域２０が形成されている。このエクステンション領域２０に挟まれた部分がチャネル領域に対応する。
【００１２】
溝１４には、炭素を含有したシリコンで形成された第２の半導体領域２１が設けられている。第２の半導体領域２１は、第１の半導体領域１３を挟み、第１の半導体領域１３に応力を印加するものである。この第２の半導体領域２１にはヒ素（Ａｓ）やリン（Ｐ）等のｎ型不純物元素が含有されており、第２の半導体領域２１は実質的にソース／ドレイン領域として機能する。第２の半導体領域２１によって第１の半導体領域１３に応力を印加することで、チャネル領域を通過する電子の移動度が増加し、ｎ型ＭＩＳトランジスタの動作速度を向上させることが可能である。なお、第２の半導体領域２１の炭素濃度は、０．５原子％以上（より望ましくは１．０原子％以上）であることが好ましい。また、第２の半導体領域２１の炭素濃度は、３．０原子％以下（より望ましくは２．０原子％以下）であることが好ましい。また、第２の半導体領域２１のｎ型不純物元素濃度は、１〜５×１０15／ｃｍ2であることが好ましい。
【００１３】
第２の半導体領域２１上には、ヒ素（Ａｓ）やリン（Ｐ）等のｎ型不純物元素を含有したシリコンで形成されたキャップ層２２が設けられている。このキャップ層２２の炭素濃度は、第２の半導体領域２１の炭素濃度よりも低い。具体的には、キャップ層２２の炭素濃度は、０．３％原子以下であることが好ましい。本実施形態では、キャップ層２２には、実質的に炭素が含有されていない。また、キャップ層２２のｎ型不純物元素濃度は、１〜５×１０15／ｃｍ2であることが好ましい。
【００１４】
キャップ層２２上には、ニッケル（Ｎｉ）及びシリコン（Ｓｉ）を主成分として含んだニッケルシリサイド（Ｎｉシリサイド）で形成されたシリサイド層２３が設けられている。シリサイド層２３は、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）及びシリコン（Ｓｉ）を主成分として含んだニッケル−プラチナ合金シリサイド（Ｎｉ−Ｐｔ合金シリサイド）で形成されていてもよい。
【００１５】
以下、図１及び図２を参照して、上述した半導体装置の製造方法を説明する。
【００１６】
まず、図２に示すように、素子分離絶縁領域１２、ゲート構造（ゲート絶縁膜１５、ゲート電極１６、側壁酸化膜１７、側壁窒化膜１８、上部窒化膜１９）及びエクステンション領域２０を有する構造を形成する。その後、シリコン基板１１に溝１４を形成することで、溝１４によって規定された第１の半導体領域１３が形成される。さらに、溝１４内に第２の半導体領域２１を選択的に形成する。具体的には、第２の半導体領域２１として、炭素を含有したシリコン層（以下、ＳｉＣ層という）をエピタキシャル成長によって形成する。なお、第２の半導体領域２１中へのｎ型不純物（ヒ素やリン等）の導入は、ＳｉＣ層のエピタキシャル成長中に行ってもよいし、ＳｉＣ層のエピタキシャル成長後にイオン注入によって行ってもよい。
【００１７】
次に、第２の半導体領域２１上に、ｎ型不純物元素（ヒ素やリン等）を含有したシリコン層（半導体層）２２ａをエピタキシャル成長によって選択的に形成する。シリコン層２２ａ中へのｎ型不純物の導入は、シリコン層のエピタキシャル成長中に行ってもよいし、シリコン層のエピタキシャル成長後にイオン注入によって行ってもよい。シリコン層２２ａの炭素濃度は、第２の半導体領域２１の炭素濃度よりも低い。具体的には、シリコン層２２ａの炭素濃度は、０．３％原子以下であることが好ましい。本実施形態では、シリコン層２２ａには炭素は実質的に含有されていない。
【００１８】
次に、全面に金属膜としてニッケル膜（或いはニッケル−プラチナ合金膜）を形成する。さらに、熱処理を行い、シリコン層２２ａとニッケル膜（或いはニッケル−プラチナ合金膜）とを反応させる。このとき、シリコン層２２ａの上層部のみを反応させ、下層部は反応させないようにする。その後、未反応のニッケル膜（或いはニッケル−プラチナ合金膜）を除去する。その結果、図１に示すように、ニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が得られる。また、第２の半導体領域２１とシリサイド層２３との間には、シリコン層２２ａの下層部で形成されたキャップ層２２が得られる。
【００１９】
なお、上述した製造方法において、シリコン層（半導体層）２２ａの厚さは、シリサイド層２３の厚さの０．８倍より厚いことが好ましい。シリコン層上にニッケル膜を形成し、熱処理によってニッケルシリサイド層を形成する場合、一般に、ニッケルシリサイド層の厚さの０．８倍の厚さのシリコン層がニッケルシリサイド層の形成に使われる。ニッケル膜の代わりにニッケル−プラチナ合金膜を用い、ニッケルシリサイド層の代わりにニッケル−プラチナ合金シリサイド層を形成する場合も同様である。したがって、シリコン層２２ａの厚さをシリサイド層２３の厚さの０．８倍より厚く設定すれば、熱処理によってシリサイド層２３を形成する際に、第２の半導体領域２１とシリサイド層２３との間にシリコン層２２ａの下層部を残すことができる。その結果、キャップ層２２を確実に形成することが可能である。
【００２０】
以上のように、本実施形態では、炭素を含有したシリコン（ＳｉＣ）で形成された第２の半導体領域２１上に、ｎ型不純物元素を含有したシリコンで形成されたキャップ層２２が設けられ、キャップ層２２上にニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が設けられている。そして、キャップ層２２の炭素濃度は、第２の半導体領域２１の炭素濃度よりも低くなっている。本実施形態では、このような構造により、シリサイド層２３のコンタクト抵抗を低減することができ、ＭＩＳトランジスタの特性を向上させることが可能となる。以下、この点について説明を加える。
【００２１】
図３は、ｎ型不純物を含有したシリコン領域における、炭素濃度とキャリア濃度との関係を示した図である。ｎ型不純物にはヒ素（Ａｓ）を用いており、ヒ素濃度は５×１０15／ｃｍ2である。図３に示すように、シリコン領域の炭素濃度が０原子％から０．３原子％程度の範囲では、シリコン領域のキャリア濃度はほとんど低下していない。炭素濃度が０．３原子％程度よりも高くなると、炭素濃度が増加するにしたがってキャリア濃度は低下している。一般的に、キャリア濃度が低下すると、コンタクト抵抗（シリコン領域とシリサイドとの間のコンタクト抵抗）が指数関数的に増大することはよく知られている。したがって、シリコン領域の炭素濃度が０．３原子％程度よりも高くなると、コンタクト抵抗は急激に増大することとなる。
【００２２】
本実施形態では、キャップ層２２の炭素濃度が低いため、キャップ層２２とシリサイド層２３との間のコンタクト抵抗を十分に下げることができる。その結果、コンタクト抵抗に起因する寄生抵抗成分を低減することができ、ＭＩＳトランジスタの特性を向上させることが可能となる。特に、図３からわかるように、炭素濃度が０原子％から０．３原子％程度の範囲では、キャリア濃度はほとんど低下していない。したがって、キャップ層２２の炭素濃度を０．３原子％以下にすることで、コンタクト抵抗を十分に低くすることができる。
【００２３】
（実施形態２）
次に、本発明の第２の実施形態に係る半導体装置について説明する。なお、基本的な構成及び基本的な製造方法は第１の実施形態と同様である。したがって、第１の実施形態で説明した基本的な事項は本実施形態についても当てはまるため、それらの詳細な説明は省略する。また、図面についても、第１の実施形態で示した図１及び図２を用いることができる。
【００２４】
本実施形態では、キャップ層２２が、ヒ素（Ａｓ）やリン（Ｐ）等のｎ型不純物元素を含有したＳｉＧｅで形成されている。第１の実施形態と同様、キャップ層２２の炭素濃度は、第２の半導体領域２１の炭素濃度よりも低い。また、ｎ型不純物元素を含有したＳｉＧｅについても、図３に示した関係と同様の関係を示す。したがって、第１の実施形態と同様、キャップ層２２の炭素濃度は０．３％原子以下であることが好ましい。キャップ層２２には実質的に炭素が含有されていなくてもよい。また、第１の実施形態と同様、キャップ層２２のｎ型不純物元素濃度は、１〜５×１０15／ｃｍ2であることが好ましい。また、後述する理由により、キャップ層２２のゲルマニウム濃度は、第２の半導体領域２１の炭素濃度の１０倍よりも低いことが好ましい。
【００２５】
シリサイド層２３の基本的な構成は、第１の実施形態と同様である。すなわち、シリサイド層２３は、ニッケルシリサイド（Ｎｉシリサイド）、或いはニッケル−プラチナ合金シリサイド（Ｎｉ−Ｐｔ合金シリサイド）で形成されている。なお、シリサイド層２３にはゲルマニウムは実質的に含有されていない。
【００２６】
このように、本実施形態では、炭素を含有したシリコン（ＳｉＣ）で形成された第２の半導体領域２１上に、ｎ型不純物元素を含有したＳｉＧｅで形成されたキャップ層２２が設けられ、キャップ層２２上にニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が設けられている。そして、キャップ層２２の炭素濃度は、第２の半導体領域２１の炭素濃度よりも低くなっている。したがって、第１の実施形態と同様、キャップ層２２とシリサイド層２３との間のコンタクト抵抗を十分に下げることができる。その結果、コンタクト抵抗に起因する寄生抵抗成分を低減することができ、ＭＩＳトランジスタの特性を向上させることが可能となる。
【００２７】
また、キャップ層２２のゲルマニウム濃度を第２の半導体領域２１の炭素濃度の１０倍よりも十分に低くすることで、第１の半導体領域１３に十分な引っ張り応力を印加することができ、ｎ型ＭＩＳトランジスタの電子移動度を確実に向上させることが可能である。以下、この点について説明する。
【００２８】
まず、ＳｉＧｅ層（本実施形態ではキャップ層２２に対応）のゲルマニウム濃度と、炭素を含有したシリコン層（本実施形態では第２の半導体領域２１に対応）の炭素濃度との関係について説明する。
【００２９】
単結晶Ａ（例えば、単結晶シリコン）上に単結晶Ａとは異なる格子定数を有する単結晶Ｂ（例えば、単結晶ＳｉＧｅ或いは炭素が添加された単結晶シリコン）をエピタキシャル成長させる場合を考える。この場合、エピタキシャル成長層がある厚さになるまでは、転位を導入せずに格子の弾性変形によって格子不整合を吸収することができる。この場合、厚さ方向（エピタキシャル成長方向）に垂直な方向では、単結晶Ｂの格子定数は単結晶Ａの格子定数に一致するが、厚さ方向（エピタキシャル成長方向）では、弾性変形によって単結晶Ｂの格子定数は増加又は減少する。このようなエピタキシャル成長はコヒーレント成長と呼ばれており、エピタキシャル成長層は厚さ方向に垂直な方向で２軸性応力（歪み）を受けている。
【００３０】
ここで、単結晶ＳｉＧｅ及び炭素が添加された単結晶シリコンのコヒーレント成長について考える。両単結晶の自由な状態での格子定数及び弾性定数を考慮すると、単結晶ＳｉＧｅのゲルマニウム濃度（例えば１０％）が、炭素が添加された単結晶シリコンの炭素濃度（例えば１％）の１０倍程度であると、両者の歪み量の絶対値はほぼ同等になる。すなわち、単結晶ＳｉＧｅの伸び量と、炭素が添加された単結晶シリコンの縮み量とは、ほぼ同等になる。
【００３１】
以上のことを考慮すると、炭素を含有したシリコンで形成された第２の半導体領域２１上に、ＳｉＧｅで形成されたキャップ層２２を設けた場合、キャップ層２２のゲルマニウム濃度は第２の半導体領域２１の炭素濃度の１０倍よりも低いことが望ましい。すなわち、第１の半導体領域１３に引っ張り応力を印加して電子移動度を増加させるためには、第２の半導体領域２１を圧縮させなければならない。しかしながら、上述した議論を考慮すると、キャップ層２２のゲルマニウム濃度が第２の半導体領域２１の炭素濃度の１０倍よりも高くなると、第２の半導体領域２１の圧縮が大幅に抑制されてしまう。したがって、キャップ層２２のゲルマニウム濃度を第２の半導体領域２１の炭素濃度の１０倍よりも低くすることで、第１の半導体領域１３に十分な引っ張り応力を印加することができ、ｎ型ＭＩＳトランジスタの電子移動度を向上させることが可能となる。
【００３２】
なお、上述した第１及び第２の実施形態では、第１の半導体領域１３はシリコンで形成されていたが、第１の半導体領域１３はシリコンを主成分として含んだ半導体で形成されていればよい。例えば、第１の半導体領域１３の少なくともチャネル領域にＧｅが添加されていてもよい。
【００３３】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１及び第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図２】本発明の第１及び第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図３】ｎ型不純物を含有したシリコン領域における、炭素濃度とキャリア濃度との関係を示した図である。
【符号の説明】
【００３５】
１１…シリコン基板      １２…素子分離絶縁領域
１３…第１の半導体領域      １４…溝
１５…ゲート絶縁膜      １６…ゲート電極
１７…側壁酸化膜      １８…側壁窒化膜      １９…上部窒化膜
２０…エクステンション領域      ２１…第２の半導体領域
２２…キャップ層      ２３…シリサイド層
【図１】
2009123961.tif 000003
【図２】
2009123961.tif 000004
【図３】
2009123961.tif 000005