(57)【要約】【課題】半導体装置の信号線の配線に使用される配線トラックの数を減らし、信号線の配線を容易に行えるようにする。【解決手段】クロックツリーを生成した後、ＬＳＩチップを複数の領域に分割し、クロックバッファとリーフセルを含む複数の領域に分割する（図１、Ｓ１５）。分割された各領域のクロックバッファをクロックスキューが適正な値となる水平方向の列に移動する（Ｓ１６）。水平方向の同一の列に配置したクロックバッファの出力側のクロック信号線を配線する（Ｓ１８）。【選択図】図１
2009105091.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の配線可能領域内の配線トラックに、複数の異なる信号線のそれぞれを部分的配線として配置する半導体装置の信号線配置方法。
【請求項２】
前記複数の信号線の内の２つ以上の信号線を同一の配線トラックに配置し、前記２つ以上の信号線に対して共通のシールド線を配置する請求項１記載の半導体装置の信号線配置方法。
【請求項３】
前記複数の信号線の内の２つ以上の信号線を、隣接する配線トラックに配置し、隣接する配線トラックに配置された２つ以上の信号線に対して共通のシールド線を配置する請求項１記載の半導体装置の信号線配置方法。
【請求項４】
前記複数の信号線に接続される複数のセルのクロックスキューが基準値以上のときには、該当する信号線の線幅をクロックスキューが基準値未満となるように調整する請求項１、２または３記載の半導体装置の信号線配置方法。
【請求項５】
半導体装置の配線可能領域を複数の領域に分割する領域分割手段と、
分割された配線可能領域内の配線トラックに、複数の異なる信号線のそれぞれを部分的配線として配置する配置手段とを備える配置・配線装置。
【請求項６】
前記配置手段は、前記複数の信号線の内の２つ以上の信号線を同一の配線トラックに配置し、前記２つ以上の信号線に対して共通のシールド線を配置する請求項５記載の配置・配線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の信号線の配置方法及び半導体装置の配置・配線装置に関する。
【背景技術】
【０００２】
高い周波数のクロック信号を使用する半導体装置においては、回路各部におけるクロックスキュー（クロック信号の時間的なずれ）を一定値以下に抑える必要がある。
特許文献１には、半導体装置の時間基準信号の信号配線を、シールド配線を介して隣接して配線することでクロックスキューを低減することが記載されている。
【０００３】
特許文献２には、フリップフロップ間の全てのパスと隣接パスとの遷移頻度比率を計算し、クロストークによる遅延変動が発生し難くなるようにパスと隣接パスの配線順序を変更することで、配線の変更による面積の増大を抑制し、かつ隣接した配線間でクロストークの発生しにくいレイアウトを生成することが記載されている。
【０００４】
半導体装置のクロック信号の配線を決める場合、フリップフロップ等のセルのクロックスキューが最小となるように複数のクロックバッファの配置を決め、さらに、クロックバッファから各セルにクロック信号を供給するクロック信号線の配置を決めている。
【０００５】
しかしながら、従来の配置方法では、クロックツリーを構成するクロックバッファの数が増えると、クロック信号線に使用される配線トラック数が多くなり、他の信号線を配線するための配線可能領域が狭くなるという問題点があった。
【特許文献１】特開２０００−２３６０６８号公報
【特許文献２】特開２００３−３０３２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、半導体装置の信号線の配線に使用される配線トラックの数を減らし、他の信号線の配線を容易に行えるようにすることである。
【課題を解決するための手段】
【０００７】
この信号線配置方法は、半導体装置の配線可能領域内の配線トラックに、複数の異なる信号線のそれぞれを部分的配線として配置する。
この信号線配置方法によれば、信号線の配線に使用する配線トラック数を減らすことができるので、他の信号線の配線に使用できる配線領域を十分に確保することができる。
【０００８】
上記の信号線配置方法において、前記複数の信号線の内の２つ以上の信号線を同一の配線トラックに配置し、前記２つ以上の信号線に対して共通のシールド線を配置する。
このように構成することで、複数の信号線のシールド線を共通にすることができるので、シールド線の配線に使用される配線トラック数を削減できる。
【０００９】
上記の信号線配置方法において、前記複数の信号線の内の２つ以上の信号線を、隣接する配線トラックに配置し、隣接する配線トラックに配置された２つ以上の信号線に対して共通のシールド線を配置する。
【００１０】
このように構成することで、複数の信号線のシールド線を共通にすることができるので、シールド線の配線に使用される配線トラック数を削減できる。
上記の信号線配置方法において、前記複数の信号線に接続される複数のセルのクロック
スキューが基準値以上のときには、該当する信号線の線幅をクロックスキューが基準値未満となるように調整する。
【００１１】
このように構成することで、信号線の線幅を調整することでクロックスキューを基準値未満にすることができる。
配置・配線装置は、半導体装置の配線可能領域を複数の領域に分割する領域分割手段と、分割された配線可能領域内の配線トラックに、複数の異なる信号線のそれぞれを部分的配線として配置する配置手段とを備える。
【００１２】
この配置・配線装置によれば、信号線の配線に使用する配線トラック数を減らすことができるので、他の信号線の配線に使用できる配線領域を確保することができる。
上記の配置・配線装置において、前記配置手段は、前記複数の信号線の内の２つ以上の信号線を同一の配線トラックに配置し、前記２つ以上の信号線に対して共通のシールド線を配置する。
【００１３】
このように構成することで、信号線の配線に使用される配線領域と、シールド線の配線に使用される配線領域を減らすことができる。
【発明の効果】
【００１４】
この信号線配置方法によれば、信号線の配線に使用される配線トラック数を減らし、他の信号線の配線に使用できる配線領域を増やすことができる。これにより信号線の配線の自由度を高めることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好適な実施の形態について説明する。実施の形態の信号線配置方法は、例えば、半導体装置の配置・配線を行う配置・配線装置（ＣＡＤ装置など）のプログラムとして実現される。
【００１６】
図１は、実施の形態の信号線の配置・配線処理のフローチャートである。最初に、フロアプランを実行し、ＲＯＭ、ＲＡＭ等のデバイス面積の大きな回路ブロックの概略配置を決める（図１、Ｓ１１）。配置したＲＯＭ、ＲＡＭ等の座標データは、配置・配線装置のメモリ等の記憶装置に格納される。
【００１７】
次に、フリップフロップ等のセルの初期配置を決める（Ｓ１２）。配置されたセルの位置データはメモリ等に格納される。次に、クロックスキュー（クロック信号の到達時刻の差）をゼロと仮定した理想モードにおいて、フリップフロップ等のセル間のデータパスの信号のタイミングの最適化を図る（Ｓ１３）。
【００１８】
次に、クロックツリーシンセシス（ＣＴＳ）を行う（Ｓ１４）。この処理では、クロックソースからクロックバッファ、その下位のクロックバッファを経てリーフセルに至るクロックツリーを生成する。
【００１９】
次に、ＬＳＩチップを複数の領域に分割し、クロックバッファとリーフセル（フリップフロップなど）からなる複数の領域に分割する（Ｓ１５）。この処理で分割された各領域の座標データはメモリ等に記憶される。
【００２０】
分割された各領域のクロックバッファをクロックスキューが最小となる水平方向の列（ＲＯＷ）に移動する（Ｓ１７）。この処理で配置されたクロックバッファの座標データ等はメモリ等に格納される。
【００２１】
次に、各クロックバッファとリーフセルの配置に基づいて配線チャネル共有を選択する（Ｓ１７）。この処理では、複数のクロックバッファの位置と、それらのクロックバッファからクロック信号の供給を受ける複数のリーフセルの位置に基づいて、基幹配線である複数のクロック信号線を水平方向の同じ列に配置可能か否かを判定する。
【００２２】
次に、ステップＳ１７で配線チャネルが共有可能と判定された複数のクロックバッファの基幹配線（例えば、クロック信号線）を水平方向の同じ列に配線し、それらの基幹配線から各リーフセルへの枝配線を行う（Ｓ１８）。基幹配線と枝配線の位置を示す座標データはメモリ等に格納される。
【００２３】
次に、枝配線を行った後の各リーフセルのクロックスキューを算出し、クロックスキューが最適となるように基幹配線の配線幅・配線長を調整する（Ｓ１９）。この処理では、リーフセルのクロックスキューが規定値以上のときには、基幹配線の配線幅を太くする。あるいは、基幹配線の末端の配線を延長してクロックスキューを小さくする。
【００２４】
基幹配線の配線幅・配線長を調整した後、Propagate modeでリーフセルのデータ信号のタイミングを最適化する（Ｓ２０）。
図２は、上述した配置・配線処理を実行する配置・配線装置１１のブロック図である。
【００２５】
配置・配線装置１１は、初期配置部１２と、クロックツリー生成部１３と、領域分割部１４と、配置・配線部１５からなる。
初期配置部１２は、デバイス面積の大きいＲＡＭ、ＣＰＵ等と、クロックバッファ、セル等の初期配置を行う。クロックツリー生成部１３は、クロックソースからリーフセルに至るクロックツリーを生成する。
【００２６】
領域分割部１４は、ＬＳＩを予め決められた一定サイズの領域に分割する。配置・配線部１５は、クロックバッファをクロック信号の遅延が悪化しない水平方向の列に配置し、複数のクロックバッファの複数のクロック信号線を部分的配線として同一の配線トラックに配置する。さらに、各クロック信号線から各セルへの枝配線を行う。
【００２７】
図３及び図４は、上述したクロック信号線の配置・配線処理のより詳細なフローチャートである。
ＣＴＳ処理を実行してクロックツリーを生成する（図３、Ｓ３１）。
【００２８】
図５（Ａ）は、ステップＳ３１の処理で生成されるクロックツリーの一例を示す図である。図５（Ａ）に示すように、クロックソース３１で生成されるクロック信号は、１段目のクロックバッファ３２、２段目のクロックバッファ３３、３４及び最終段のリーフ部クロックバッファ３７を経て各リーフセル３８に供給される。リーフ部クロックバッファ３７は、リーフ部クロックバッファ３５ａ、３５ｂ、３６ａ、３６ｂ等で構成されている。
【００２９】
次に、リーフ部クロックバッファを含む複数の領域に分割する為に、ＬＳＩチップを設定されたサイズに領域分割する（Ｓ３２）。
図５（Ｂ）は、ステップＳ３２の処理により分割された領域を示す図である。ＬＳＩチップ４１は、一定サイズの複数の領域に分割される。
【００３０】
図６は、ＬＳＩチップ４１の分割された領域の一部を示す図である。図６の上側の領域４１ａには、クロックバッファ３３と、そのクロックバッファ３３から出力されるクロック信号が入力されるリーフ部クロックバッファ３５ａ、３５ｂと、リーフ部クロックバッファ３５ａ、３５ｂからクロック信号が供給される複数のリーフセル３８が配置されている。クロックバッファ３３には、図示しない上位のクロックバッファからクロック信号が
供給される。
【００３１】
図３に戻り、各領域のリーフ部クロックバッファを配置する水平方向の列（ＲＯＷ）を決定する（Ｓ３３）。リーフ部クロックバッファを配置する水平方向の列は、リーフ部クロックバッファのクロックスキューの悪化が最小となる位置に決める。
【００３２】
次に、決定した水平方向の列に基幹配線を仮配置し、その基幹配線にリーフ部クロックバッファを配置する（図４、Ｓ３４）。この処理では、基幹配線を配置する列を決める。
次に、リーフ部クロックバッファとリーフセルの位置を考慮して配線チャネル共有を選択する（Ｓ３５）。この処理では、複数のリーフ部クロックバッファの出力信号線である基幹配線を、同一の配線トラックに配置できるか否かを決める。
【００３３】
次に、基幹配線の下の位置にリーフ部クロックバッファを配置する（Ｓ３６）。この処理では、例えば、ＬＳＩ基板の上位層にクロック信号線等の基幹配線を行い、下位層にクロックバッファを配置する場合に、基幹配線の下にリーフ部クロックバッファを配置する。
【００３４】
次に、リーフ部クロックバッファから各リーフセルへの枝配線（フィッシュボーン配線）を行う（Ｓ３７）
最後に、枝配線を行った後の各リーフセルのクロックスキューを算出し、クロックスキューが制約値以上か否かを判定し、制約値以上であれば、クロックスキューが制約値未満となるように基幹配線の配線幅や配線端までの長さを調整する（Ｓ３８）。
【００３５】
次に、上述した信号線の配置方法について図７〜図１２を参照して具体的に説明する。
図７は、リーフ部クロックバッファの配置例を示す図である。図７の上側の領域４１ａのリーフ部クロックバッファ３５ａ、３５ｂと、下側の領域４１ｂのリーフ部クロックバッファ３５ｃは、同じクロックバッファ３３に接続されており、各リーフ部クロックバッファク３５ａ、３５ｂ、３５ｃのクロックスキューが最小となる位置に配置されている。
【００３６】
図７の上側の領域４１ａの破線５１は、リーフ部クロックバッファ３５ａ、３５ｂの位置と、それらのリーフ部クロックバッファ３５ａ、３５ｂからクロック信号の供給を受ける複数のリーフセル３８の位置に基づいて、２つのバッファ３５ａ、３５ｂを配置可能な基幹配線（クロック信号線）の位置（水平方向の列）を示している。
【００３７】
図７の下側の領域４１ｂの破線５２は、リーフ部クロックバッファ３６ａ、３６ｂの位置と、それらのリーフ部クロックバッファ３６ａ、３６ｂからクロック信号の供給を受ける複数のリーフセル３８の位置に基づいて、２つのバッファ３６ａ、３６ｂを配置可能な基幹配線の位置（水平方向の列）を示している。
【００３８】
図８は、図４のステップ３４の処理により、リーフ部クロックバッファを水平方向の同じ列または近傍の列に移動させたときの状態を示す図である。
図８の上側の領域４１ａにあるリーフ部クロックバッファ３５ａとリーフ部クロックバッファ３５ｂの基幹配線（クロック信号線）は、水平方向の同じ列（図８に破線５１で示す位置）に配置することができるので、それらのリーフ部クロックバッファ３５ａ、３５ｂを破線５１の位置に配置する。
【００３９】
図８の下側の領域４１ｂにあるリーフ部クロックバッファ３６ａとリーフ部クロックバッファ３６ｂの基幹配線は、水平方向の同じ列（図８に破線５２で示す位置）に配置することができるので、それらのリーフ部クロックバッファ３６ａ、３６ｂを破線５２の位置に配置する。このとき、リーフ部クロックバッファ３５ｃの基幹配線は、リーフ部クロッ
クバッファ３６ｂの基幹配線と同じ列に配置することができないので、その近傍の列に配置する。
【００４０】
図９（Ａ）、（Ｂ）は、図４のステップＳ３５の処理により配置されるクロック信号線とシールド線の配置例を示している。図９（Ａ）は、クロック信号線の配線トラックが共有可能な場合の配置例を示し、図９（Ｂ）は、シールド線の配線トラックのみが共有可能な配置例を示す図である。
【００４１】
図９（Ａ）の配置例では、リーフ部クロックバッファ３５ａの出力を各リーフセル（フリップフロップ）３８に供給するクロック信号線６１ａと、リーフ部クロックバッファ３５ｂの出力を各リーフセル３８に供給するクロック信号線６１ｂを、同一の配線トラック（水平方向の同じ列の配線パス）に配置してある。さらに、クロック信号線６１ａ、６１ｂを挟む２本のシールド線６２ａ、６２ｂが共通に配置されている。
【００４２】
図９（Ａ）の例では、クロック信号線６１ａとクロック信号線６１ｂを同一の配線トラックの部分的配線として配置し、さらにシールド配線を共有することで、クロック信号線の配線に使用する配線トラック数と、シールド線の配線に使用する配線トラック数を１／２にすることができる。
【００４３】
図９（Ｂ）の配置例では、リーフ部クロックバッファ３６ａの出力を各リーフセル３８に供給するクロック信号線６３ａと、リーフ部クロックバッファ３６ｂの出力を各リーフセル３８に供給するクロック信号線６３ｂを同一の配線トラックに配置している。さらに、クロック信号線６３ａ、６３ｂを挟むように、共通のシールド線６４ａ、６４ｂを配置している。シールド線６４ａ、６４ｂは、クロック信号のクロストークを抑制するためのものである。
【００４４】
リーフ部クロックバッファ３５ｃの出力を各リーフセル３８に供給するクロック信号線６５は、クロック信号線６３ｂと最小配線ピッチの２倍の間隔（ダブルスペース）を空けた隣接する配線トラックに配置されている。クロック信号線６５の一方のシールド線は、クロック信号線６４ｂのシールド線６４ａと共用されている。なお、信号線を最小配線ピッチの２倍の間隔を空けて配線することをダブルスペース配線と呼ぶ。
【００４５】
図９（Ｂ）の例では、クロック信号線６３ａとクロック信号線６３ｂを同一の配線トラックに配置することで、クロック信号線６３ａ、６３ｂの配線に使用する配線トラック数を１／２にすることができる。さらに、クロック信号線６３ａ、６３ｂと、クロック信号線６５でシールド線６４ａを共用することで、シールド線の配線に使用する配線トラック数も減らすことができる。
【００４６】
上記のように、異なるクロック信号線６１ａ、６１ｂを部分的配線として同一の配線トラックに配置することで、クロック信号線の配線に使用する配線トラック数を減らすことができる。さらに、シールド線を共用することで、シールド線の配線に必要な配線トラック数も減らすことができる。これにより、クロック信号、あるいは他の信号線の配線に使用できる配線領域が広くなるので信号線の配線の自由度が高くなる。
【００４７】
次に、図１０（Ａ）、（Ｂ）は、図４のステップＳ３６とステップＳ３７の処理により、クロック信号線の配置と、各リーフセル３８への枝配線を行った状態を示す図である。
図１０（Ａ）は、クロック信号線とシールド線の配線を行った状態を示している。リーフ部クロックバッファ３５ａの出力側のクロック信号線６１ａと、リーフ部クロックバッファ３５ｂの出力側のクロック信号線６１ｂは、それぞれ部分的配線として同一の配線トラックに配置されている。また、クロック信号線６３ａとクロック信号線６３ｂと、クロ
ック信号線６５に対して共通のシールド線６４ａを使用している。
【００４８】
図１０（Ｂ）は、クロック信号線から各リーフセル３８への枝配線を行った状態を示している。
クロック信号線６１ａから各リーフセル３８への枝配線７１ａ、７１ｂ・・と、クロック信号線６１ｂから各リーフセル３８への枝配線７２ａ、７２ｂ・・を行う。同様にクロック信号線６３ａから各リーフセル３８への枝配線７３ａ・・と、クロック信号線６３ｂから各リーフセル３８への枝配線７４ａと、クロック信号線６５から各リーフセル３８への枝配線７５ａ・・を行う。
【００４９】
クロック信号線から各リーフセル３８への枝配線を行った後、各リーフセル３８のクロックスキューを算出し、クロックスキューが制約条件を満たさないときには、クロック信号線の配線幅または配線端までの長さを調整して制約条件を満たすようにする。
【００５０】
なお、図１０（Ａ）、（Ｂ）には、クロック信号線６１ａ、６１ｂ、シールド線６２ａ、６２ｂ等と、リーフ部クロックバッファ３５ａ、３５ｂ等と、リーフセル３８が同一平面上に示されているが、クロック信号線及びシールド線と、クロックバッファ及びリーフセル３８は、多層基板の異なる層に設けられており、リーフ部クロックバッファの出力端子とクロック信号線はビア等により電気的に接続される。
【００５１】
図１１は、図４のステップＳ３８の処理により、クロック信号線６３ｂ、６１ｂの線幅を太くした場合の例を示している。
クロック信号線から各リーフセル３８への枝配線を行った後、各リーフセル３８のクロックスキューが制約値以上のときには、例えば、リーフ部クロックバッファ３５ｂ、３６ｂの出力側のクロック信号線６１ｂ、６３ｂを、線幅の広い太幅配線６１ｂ’、６３ｂに変更する。あるいは、クロック信号線の末端までの長さを調整してクロックスキューを調整する。
【００５２】
図１２は、従来の信号線の配置方法と実施の形態の信号線の配置方法の配線トラック数の比較図である。
従来の信号線の配置方法では、図１２に示すように、リーフ部クロックバッファ３５ａの出力側のクロック信号線８１ａと、その両側のシールド線８２ａ、８２ｂを配線するために必要な水平方向の配線トラック数は「３」となる。また、リーフ部クロックバッファ３５ｂの出力側のクロック信号線８１ｂと、シールド線８３ａ、８３ｂを配線するために必要な水平方向の配線トラック数は「３」となる。
【００５３】
すなわち、従来の信号線の配置方法においては、２本のクロック信号線８１ａ及び８１ｂと、４本のシールド線８２ａ、８２ｂ、８３ａ、８３ｂを配線するために６本の配線トラックが必要であった。
【００５４】
これに対して、実施の形態の信号線の配置方法では、クロック信号線６１ａとクロック信号線６１ｂを同一の配線トラックに配置し、２本のシールド線を共用することで、必要な配線トラック数は「３」となる。
【００５５】
従って、この場合、２本のクロック信号線６１ａ及び６１ｂと各シールド線を配線するために必要な配線トラック数を１／２に減らすことができる。
同様に、従来の信号線の配置方法では、リーフ部クロックバッファ３６ａ、３６ｂ、３５ｃのクロック信号線８４ａ、８４ｂ、８１ｃと、それぞれのシールド線とを配線するために必要な配線トラック数は「９」となる。
【００５６】
これに対して、実施の形態の信号線の配線方法においては、リーフ部クロックバッファ３６ａのクロック信号線６３ａと、リーフ部クロックバッファ３６ｂのクロック信号線６３ｂを水平方向の同一の列に配置し、クロック信号線６５をその２本隣の列に配置する。さらに、クロック信号線６５とクロック信号線６３ａ及び６３ｂでシールド線６４ａを共用する。これによりクロック信号線とシールド線の配線に必要な配線トラック数は「５」となる。
【００５７】
従って、この場合、クロック信号線とシールド線の配線の必要な配線トラック数を「４」減らすことができる。
上述した実施の形態によれば、複数のクロック信号線を部分的な配線として同一の配線トラックに配置することで、クロック信号線の配線に使用する配線トラック数を減らすことができる。さらに、シールド配線を隣接するクロック信号線で共用することで、シールド配線に使用する配線トラック数も減らすことができる。これにより、クロック信号線、あるいは他の信号線の配線に使用できる配線領域が増えるので、信号線の配線の自由度を高めることができる。
【００５８】
上述した実施の形態は、複数のクロック信号線を同一の配線トラックに配置する場合について説明したが、クロック信号線以外の他の信号線を配置する場合にも本発明は適用できる。また、本発明はシールド配線を使用しない場合にも適用できる。
（付記１）半導体装置の配線可能領域内の配線トラックに、複数の異なる信号線のそれぞれを部分的配線として配置する半導体装置の信号線配置方法。（１）
（付記２）前記複数の信号線の内の２つ以上の信号線を同一の配線トラックに配置し、前記２つ以上の信号線に対して共通のシールド線を配置する付記１記載の半導体装置の信号線配置方法。（２）
（付記３）前記複数の信号線の内の２つ以上の信号線を、隣接する配線トラックに配置し、隣接する配線トラックに配置された２つ以上の信号線に対して共通のシールド線を配置する付記１記載の半導体装置の信号線配置方法。（３）
（付記４）前記複数の信号線に接続される複数のセルのクロックスキューが基準値以上のときには、該当する信号線の線幅をクロックスキューが基準値未満となるように調整する付記１、２または３記載の半導体装置の信号線配置方法。（４）
（付記５）前記複数の信号線は、クロック信号を複数のセルに供給する複数のクロック信号線である付記１、２または３記載の半導体装置の信号線配置方法。
（付記６）前記信号線に対して、他の信号線と一定間隔空けて配置されるダブルスペース配線が適用されるときに、２つ以上の信号線に対する配線禁止トラックを、前記配線トラックの近傍に配置する付記１，２または３記載の信号線配置方法。
（付記７）半導体装置の配線可能領域を複数の領域に分割する領域分割手段と、
分割された配線可能領域内の配線トラックに、複数の異なる信号線のそれぞれを部分的配線として配置する配置手段とを備える配置・配線装置。（５）
（付記８）前記配置手段は、前記複数の信号線の内の２つ以上の信号線を同一の配線トラックに配置し、前記２つ以上の信号線に対して共通のシールド線を配置する付記７記載の配置・配線装置。（６）
（付記９）前記配置手段は、前記複数の信号線の内の２つ以上の信号線を、隣接する配線トラックに配置し、隣接する配線トラックに配置された２つ以上の信号線に対して共通のシールド線を配置する付記７記載の配置・配線装置。
（付記１０）前記複数の信号線は、クロック信号を複数のセルに供給する複数のクロック信号線であり、前記複数のクロック信号線の内の２つ以上のクロック信号線を隣接する配線トラックに配置し、隣接する配線トラックに配置した前記２つ以上のクロック信号に対して共通のシールド線を配置する付記７、８または９記載の配置・配線装置。
（付記１１）コンピュータが実行可能なプログラムであって。
【００５９】
半導体装置の配線可能領域内の配線トラックに、複数の異なる信号線のそれぞれを部分的配線として配置するステップを有する半導体装置の信号線配置プログラム。
（付記１２）前記複数の信号線の内の２つ以上の信号線を同一の配線トラックに配置し、前記２つ以上の信号線に対して共通のシールド線を配置する付記１１記載の半導体装置の信号線配置プログラム。
（付記１３）前記複数の信号線の内の２つ以上の信号線を、隣接する配線トラックに配置し、隣接する配線トラックに配置された２つ以上の信号線に対して共通のシールド線を配置する付記１１記載の半導体装置の信号線配置プログラム。
【図面の簡単な説明】
【００６０】
【図１】実施の形態のクロック信号線の配置・配線処理のフローチャートである。
【図２】実施の形態の配置・配線装置のブロック図である。
【図３】クロック信号線の配置・配線処理の詳細フローチャート（１）である。
【図４】クロック信号線の配置・配線処理の詳細フローチャート（２）である。
【図５】クロックツリーとＬＳＩの分割した領域を示す図である。
【図６】分割された領域の一部を示す図である。
【図７】リーフ部クロックバッファの配置例を示す図である。
【図８】リーフ部クロックバッファを同一または近傍の列に移動させた状態を示す図である。
【図９】クロック信号線の配線トラックが共有可能な場合と、シールド線の配線トラックが共有可能な場合の配置例を示す図である。
【図１０】クロック信号線の配線と枝配線を示す図である。
【図１１】クロック信号線の線幅を広くした例を示す図である。
【図１２】従来の信号線の配置方法と実施の形態の信号線の配置方法の配線トラック数の比較図である。
【符号の説明】
【００６１】
１１        配置・配線装置
１２        初期配置部
１３        クロックツリー生成部
１４        領域分割部
１５        配置・配線部
３５ａ〜３５ｃ    リーフ部クロックバッファ
３６ａ、３６ｂ    リーフ部クロックバッファ
６１ａ、６１ｂ    クロック信号線
６４ａ、６４ｂ    シールド線
３８        リーフセル
【図１】
2009105091.tif 000003
【図２】
2009105091.tif 000004
【図３】
2009105091.tif 000005
【図４】
2009105091.tif 000006
【図５】
2009105091.tif 000007
【図６】
2009105091.tif 000008
【図７】
2009105091.tif 000009
【図８】
2009105091.tif 000010
【図９】
2009105091.tif 000011
【図１０】
2009105091.tif 000012
【図１１】
2009105091.tif 000013
【図１２】
2009105091.tif 000014