(57)【要約】【課題】  帰還ダイオードにワイドバンドギャップ半導体によるものを使用しても、該ダイオードの接合容量と浮遊インダクタンスによるリンギングを抑制しつつ、スイッチング素子のターンオン損失も低減できるワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路を提供する。【解決手段】ワイドバンドギャップショットキバリアダイオード１およびスイッチング素子２を使用したスイッチング回路において、該スイッチング素子をターンオンさせ、スイッチング素子がオフしている期間に前記ダイオードに流れていた還流電流をゼロにした後、該ダイオードの接合容量と配線インダクタンスによる振動（リンギング）が過度にならないように、該スイッチング素子に印加される電圧の降下率を該スイッチング素子にて制御する制御回路を備えてあることを特徴とするワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路。【選択図】  図１
2009159707.tif 000002
【特許請求の範囲】
【請求項１】
ワイドバンドギャップショットキバリアダイオード（以下、単にダイオードとする）およびスイッチング素子を使用したスイッチング回路において、該スイッチング素子をターンオンさせ、スイッチング素子がオフしている期間に前記ダイオードに流れていた還流電流をゼロにした後、該ダイオードの接合容量と配線インダクタンスにより、振動（リンギング）の振幅が過度となる任意に設定した値を超えないように、該スイッチング素子に印加される電圧の降下率を該スイッチング素子にて制御する制御回路を備えてあることを特徴とするワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路。
【請求項２】
前記ワイドバンドギャップショットキバリアダイオードが炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、若しくは、ダイアモンドによるものであることを特徴とする請求項１に記載のワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路。
【請求項３】
前記スイッチング素子として、電流増幅半導体を用いたことを特徴とする請求項１又は請求項２に記載のワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路。
【請求項４】
前記電流増幅半導体がバイポーラトランジスタ又はバイポーラ静電誘導トランジスタ（ＢＳＩＴ）であることを特徴とする請求項３に記載のワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路。
【請求項５】
前記スイッチング素子として、電圧制御半導体を用いたことを特徴とする請求項１又は請求項２に記載のワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路。
【請求項６】
前記電圧制御半導体が絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）又は電界効果形トランジスタ（ＦＥＴ）であることを特徴とする請求項５に記載のワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体スイッチング素子を用いた電圧形インバータ回路およびチョッパ回路等において、該スイッチング素子がオフしている期間に負荷電流を還流させるダイオードがスイッチング素子に直結して必ず必要となるが、該ダイオードにワイドバンドギャップショットキバリアダイオードを使用したスイッチング回路に関するものである。
【背景技術】
【０００２】
半導体スイッチング素子を用いた電力用変換回路を代表する典型的なものとして、電圧形インバータについては単相ハーフブリッジインバータの場合を図７に、昇圧チョッパによる直流−直流変換器（以下、ＤＣ−ＤＣコンバータと称す）について図８に、および降圧チョッパによるＤＣ−ＤＣコンバータについて図９に示すが、何れもスイッチング素子２（あるいは２’）とダイオード１（あるいは１’）が電流の流れる方向が逆になるような構成で直列接続されたものが使用されている。スイッチング素子２を導通させ、図７のインバータ回路では交流負荷となる４、および図８、図９に示すインダクタ５の如き誘導性要素に電流を流している状態で、スイッチング素子２をターンオフすると、これらの誘導性要素に流れていた電流は直ちにゼロとなり得ず、この電流を非導通となったスイッチング素子２以外に流れる経路を確保しなければならない。この経路の役割を果たすのがダイオード１である。なお、図７〜９はスイッチング素子としてトランジスタで示すが、スイッチング素子ならば如何なるものでも良い。
【０００３】
従来、ダイオードの半導体材料としてシリコン（Ｓｉ）を用いたものが主流であり、ファーストリカバリーおよびソフトリカバリーのような性能向上が図られて、実用に供せられている。一方、環境問題から、さらなる電力変換の高効率化およびパワー密度（単位体積当たりパワー）の向上および電磁ノイズ低減が要求されている。しかしながら、シリコンダイオードでは導通時に蓄積された少数キャリアに起因するリカバリー電流（Ｉｒｒ）が未だ大きく、逆回復損失およびサージ電圧の発生により、高効率化およびスイッチング周波数を上げることによるパワー密度の向上に限界がある。ターンオンスイッチング損失の若干の犠牲の下に、スイッチング素子の電流立上り率（di／dt）を低減させることおよび前述のソフトリカバリーの効果によりダイオードの逆回復電流を緩やかにゼロに到達させることで、大きな振動（リンギング）の発生が十分に抑制されており、これによる問題は解決されている。
【０００４】
最近の半導体技術の進歩により、炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体によるショットキバリアダイオードが開発されつつあり、ＳｉＣにおいては、１２００Ｖのショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）が市販されるようになってきた。このダイオードは少数キャリアの蓄積による逆回復電流が流れず、シリコン半導体に比し、バンドギャップが約３倍、絶縁破壊電界強度が約１０倍および熱伝導率が約３倍あり、超低損失、高速スイッチング動作、高温での動作が可能などの利点があり、多いに期待されている。
【０００５】
同じ電圧定格で比較すると、シリコンの場合よりもチップの厚さを小さくできる。これによりダイオード電流がゼロとなり逆電圧が印加されると形成される空乏層によるカソード−アノード間の接合容量が大きくなるため、ダイオード電流がゼロ到達後の該容量と配線インダクタンスによる共振振動（リンギング）が大きくなりがちである。（非特許文献１参照）。
【０００６】
シリコンダイオードでは逆回復損失および若干のサージ電圧の発生はあるものの、ソフトリカバリー特性を適正にすることにより、電磁ノイズ源となる有害なリンギングを発生させないように対策されている。
【０００７】
これに対し、ワイドバンドギャップショットキバリアダイオードを使用した場合にはダイオード自体では前述のリンギングの発生を抑制することは不可能であるが、例えばスイッチング素子のターンオン時の該スイッチング素子に流れる電流の立上り速度（di／dt）を緩和することで、ある程度抑制できる。
【非特許文献１】高尾和人他著「ＳｉＣショットキーバリアダイオードの高di／dtスイッチング特性」電気学会Ｄ部門論文誌１２４巻９号、２００４年
【発明の開示】
【発明が解決しようとする課題】
【０００８】
過度のリンギングを抑制させるために、スイッチング素子のスイッチング速度を下げ、電流の立上り速度（di／dt）を低減させると、電流の立上り期間中に該スイッチング素子に発生するターンオン損失を大幅に増大させてしまう。また通常、該スイッチング素子のターンオン時di／dtを低減するとスイッチング素子の電圧降下率も低減し、さらにターンオン損失を増大させ、ワイドバンドギャップショットキバリアダイオードを使用した意義を喪失させてしまう。
【０００９】
そこで、本発明は、上記問題点に鑑み、帰還ダイオードにワイドバンドギャップ半導体によるものを使用しても、該ダイオードの接合容量と浮遊インダクタンスによるリンギングを抑制しつつ、スイッチング素子のターンオン損失も低減できるワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明に係るワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路は、ワイドバンドギャップショットキバリアダイオードおよびスイッチング素子を使用したスイッチング回路において、該スイッチング素子をターンオンさせ、スイッチング素子がオフしている期間に前記ダイオードに流れていた還流電流をゼロにした後、該ダイオードの接合容量と配線インダクタンスにより、振動（リンギング）の振幅が任意に設定した値を超えないように、該スイッチング素子に印加される電圧の降下率を該スイッチング素子にて制御する制御回路を備えてあることを特徴とする。
前記ダイオードが炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、若しくは、ダイアモンドによるものであることが最適である。
【００１１】
本発明に係るスイッチング回路は、前記スイッチング素子として、電流増幅半導体を用いたことを特徴とする。
前記電流増幅半導体がバイポーラトランジスタ又はバイポーラ静電誘導トランジスタ（ＢＳＩＴ）であることが最適である。
【００１２】
本発明に係るスイッチング回路は、前記スイッチング素子として、電圧制御半導体を用いたことを特徴とする。
前記電圧制御半導体が絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）又は電界効果形トランジスタ（ＦＥＴ）であることが最適である。
【発明の効果】
【００１３】
しかして、本発明は帰還ダイオードにワイドバンドギャップ半導体によるものを使用しても、該ダイオードの接合容量と浮遊インダクタンスによるリンギングを抑制しつつ、スイッチング素子のターンオン損失も低減できるようになる。
【発明を実施するための最良の形態】
【００１４】
先ず、ダイオード電流がゼロに達した後のスイッチング素子の電圧の降下率とリンギングの大きさの関係について述べる。
【００１５】
非特許文献１によると、スイッチング素子２のターンオン時の電流立上り率（di／dt）が大きいほどリンギングが大きくなると述べられているが、本発明者の実験によると、ダイオード電流がゼロとなる以前の電流立上り率（di／dt）の大小はリンギングの大きさにほとんど影響を与えず、ダイオード１の電流がゼロ到達後のスイッチング素子２の電圧の減少率（時定数ＴR）の大きさが大きく影響することが実験にて確認されている。これを確認するためにダイオード電流がゼロ到達後に起こるリンギング現象を回路理論的に解析する。
【００１６】
前述したようにスイッチング回路の基本形は図１で表され、１はワイドバンドギャップショットキダイオードである。ワイドバンドギャップショットキバリアダイオード１は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、若しくは、ダイアモンドによるものであると最適である。２はスイッチング素子であり、トランジスタの記号で示してあるがスイッチング素子であればどのようなものでも良いが、バイポーラトランジスタやバイポーラ静電誘導トランジスタ（ＢＳＩＴ）に代表される電流増幅半導体、又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）や電界効果形トランジスタ（ＦＥＴ）に代表される電圧制御半導体であることが最適である。
【００１７】
３は直流電源であるが通常、高周波インピーダンスが低くキャパシタンスが大きいコンデンサが並列に接続されるが、図１では電池の記号のみで示す。４は誘導性負荷としてのインダクタ、５１および６１はダイオード１の分岐に存在する抵抗および浮遊インダクタンスをそれぞれまとめて示したもの、５２および６２はダイオード１の分岐以外に存在する抵抗および浮遊インダクタンスをそれぞれまとめて示したものである。１０は制御回路であり、スイッチング素子２の制御端子に接続してある。
【００１８】
制御回路１０よりスイッチング素子２がオフする信号を出力して、スイッチング素子２がオフし、負荷インダクタ４の電流がダイオード１、抵抗５１および浮遊容量６１に還流している状態で、スイッチング素子２をターンオンさせるが、負荷インダクタ４のインダクタンスは大きく、スイッチング素子２のターンオン直後の極短時間内では該インダクタ４の電流の減少は僅かで、定電流源と考えて差し支え無い。スイッチング素子２がターンオンすると、スイッチング素子２がオンへ移行する状態にしたがって、該インダクタ４の電流の一部が該スイッチング素子２に流れ始め、その分ダイオード１に流れる電流が減少する。この電流の減少率（di／dt）は該スイッチング素子２の種類や駆動方法によって変化する。ダイオード１は少数キャリアの蓄積による逆回復電流が無く、電流がゼロとなると直ちに空乏層を形成し、逆電圧が印加される。この空乏層が静電容量として働き、電圧に依存する接合容量となる。
【００１９】
ダイオード１の電流がゼロになった後、負荷インダクタ４の電流はスイッチング素子２、電源３、抵抗５２および浮遊インダクタンス６２に流れるが、これは前述したように定電流源であるため、時間的に変化の無い電流であり、抵抗５２の内の直流抵抗分による電圧降下の影響があるが、この分を電源電圧から差し引いておけば、ダイオード１に流れる高周波電流を解析する時、負荷インダクタ４の電流は考慮しなくても良い。したがって、ダイオード１の電流がゼロになった後の等価回路は図４のようになる。図４において、３は負荷インダクタ４の電流による直流抵抗による電圧降下を差し引いたＥの電圧となる直流電源、５は電流経路内の全ての抵抗（＝５１＋５２、リンギングは非常に高い周波数となるので表皮効果、近接効果による高周波抵抗も考慮）をまとめたもので抵抗値をｒ、６は電流経路内の全ての浮遊インダクタンス（＝６１＋６２）をまとめたものでインダクタンスをＬ、および７はダイオード１の空乏層による接合容量で電圧依存性を持つ。８はスイッチング素子２の電圧ｖS（ｔ）で、ダイオード電流がゼロの時に、電圧ＥRから時定数ＴRの指数関数で減少するものとし、下式で表す。
【数１】
2009159707.tif 000003
【００２０】
以下、リンギング電流およびダイオード電圧を表す式を算出するが、接合容量が電圧依存性を有するため、時間を微小期間に区切り、ｎ番目の期間（ｔn）におけるリンギング電流およびダイオード電圧の初期値をＩnおよびＥnとし、Ｅnにおける接合容量ｃnを用い、ｎ番目期間の開始時間をｔ＝０として、該期間のリンギング電流ｉD（ｔ）は、
【数２】
2009159707.tif 000004
となり、(２)式（数２）の第１項は接合容量７を直流的に充電する電流を、第２項はリンギングの高周波電流を表している。
【００２１】
また、ダイオードの電圧ｖD（ｔ）は接合容量ｃの電圧であり、
【数３】
2009159707.tif 000005
となる。（３）式（数３）の第１項は接合容量７の電圧の直流成分を、第２項はリンギングの高周波電圧成分を表している。
【００２２】
これを確認するためにテストした回路の定数はＥ＝３００（Ｖ）、Ｌ＝８６（ｎＨ）、ｒ＝０．３（Ω）であり、また、接合容量は実際にテストに使用したＳｉＣダイオードにＤＣバイアスを印加し実測したデータを下に作成した下記に示す近似式を使用した。
【数４】
2009159707.tif 000006
ダイオードの電流および電圧を（２）および（３）式（数２及び数３）よりｎ＝０から順次計算しプロットしたものを、図５に示す。
【００２３】
スイッチング素子２の電圧降下の時定数ＴRについて１５、３０、５０、７０ｎsecの４点ついて行った（参考としてｃ＝１．１６ｎＦとした時のωにおける電気角ωＴRはそれぞれ１．５、３、５、および７(rad)である。）。
【００２４】
全体的には実測結果に良く合致しており、前述の計算式が妥当であることが確認されている。また、図５から判るように、ダイオード電流がゼロとなった後スイッチング素子２の電圧降下時定数ＴRが１５ｎsecと速い時にはダイオード１のリンギング電流、電圧ともに大きく、特に電圧は直流電源電圧（３００Ｖ）の２倍以上まで跳ね上がっており、ダイオード１の定格電圧の上昇を余儀なくされたり、電磁ノイズ源となるので対策が必要となってくる。これに対しスイッチング素子２の電圧降下の時定数ＴRが７０ｎsecの場合には、ダイオードのリンギング電流は小さい。また、経験則よりダイオード１のサージを含めた定格電圧の概ね７０％以下（厳密に７０％以下である必要はないとの意味）であれば、リンギングが過度の状態とは言わないが、上記場合においては、その過度の状態にはならず、電圧も若干の振動を伴いながら直流電源電圧に向かって時定数に従いながら上昇して行き、直流電源電圧を越える量は僅かである。これによりダイオード電流がゼロ到達後のスイッチング素子２の電圧降下の速度がリンギングの大きさに大きく影響することが回路理論的にも裏付けされた。
【００２５】
スイッチング素子２をターンオンさせ、該スイッチング素子２の電流が立上り、負荷電流ＩLに到達するまではダイオード１が導通しており、電流の変化率（di／dt）と浮遊インダクタンス６（インダクタンス＝Ｌ）で決まる電圧（Ｌdi／dt）を直流電源電圧から減算した電圧がスイッチング素子２に印加されている。該スイッチング素子２の電流と電圧の乗算値を時間積分したものは該スイッチング素子のターンオン損失となる。したがって、前述したように、過度のリンギングを抑制させるために、該スイッチング素子２のスイッチング速度を下げ、該スイッチング素子２の電流の立上り速度（di／dt）を低減し、立上がり時間（Ｔｒ）を延ばすとターンオン損失を増大させてしまう。また通常、該di/dtを低減するとダイオード電流がゼロとなった後のスイッチング素子２の電圧降下時間（時定数ＴR）も増大し、ダイオード電流がゼロに達した後、全負荷電流＋リンギング電流が流れているスイッチング素子２に電圧を有する時間を延ばし、さらにターンオン損失を増大させることになる。
【００２６】
以下、本願発明を実施例について図を参照しながら説明する。
【実施例１】
【００２７】
図２に示すバイポーラトランジスタのベース電流をパラメータとしたコレクタ−エミッタ間電圧（ＶCE）とコレクタ電流（ＩC）の関係を示す出力特性図を用いて、バイポーラトランジスタ（ＢＪＴ）あるいはバイポーラ静電誘導トランジスタ（ＢＳＩＴ）のような電流増幅半導体をスイッチング素子２として使用したスイッチング回路において、１５０Ａの負荷インダクタ電流がダイオード１に流れている場合に、該スイッチング素子２をターンオンした後の動作を説明する。スイッチング素子２がオフしている時はベース電流がゼロでコレクタ電流が流れず、コレクタ−エミッタ間電圧（ＶCE）に直流電源電圧Ｅが印加されている状態で、図２のＡ点にある。この状態でスイッチング素子２のベースにベース電流（ＩB）を流すと、該ベース電流に増幅率βを乗じたコレクタ電流が流れ、スイッチング素子２のコレクタ−エミッタ間電圧（ＶCE）とコレクタ電流（ＩC）の関係は図２のＡ点からＢ点まで点線で示す軌跡を描く。
【００２８】
したがって、時間Ｔｒ内にベース電流をゼロからＩB４まで増加すれば図２のＢ点に到達し、スイッチング素子２のコレクタ電流ＩCはＩL（＝１５０Ａ）に到達し、ダイオード１に流れる電流はゼロとなり、ダイオードの接合容量と浮遊インダクタンスとによるリンギングの振動が始まる。このリンギングによりＢ点からＣ点（ダイオード電流がゼロになってから時定数ＴR後の状態）に到る軌跡は複雑となるが、直流成分のみについては図２のＢ点からＣ点の点線で示す軌跡として良い。
【００２９】
Ａ点からＢ点に移行する期間ではスイッチング素子２の大きなコレクタ−エミッタ間電圧およびコレクタ電流が同時に存在し、両者の乗算の時間積分したものはスイッチング素子２のターンオン損失となる。したがって、Ａ点からＢ点への移行時間（Ｔr）は可能な限り早くし、ターンオン損失を低減させることが必要となる。通常のスイッチング素子のターンオンのためのベース制御回路ではＡ点からＢ点への移行を早くすると、Ｂ点からＣ点の移行も早くなる。
【００３０】
しかしながら、前述のように、Ｂ点からＣ点の移行を早く（ＴRを小さくする）すると大きなリンギングが発生してしまうので、Ｂ点からＣ点への移行を故意に遅くする。例えばＢ点からＣ点への移行時間（ＴR）をＡ点からＢ点への移行時間（Ｔｒ）の１/２の５０ｎsecにすれば、リンギングによる電圧上昇を直流電源電圧の１２８％以内に抑えることができる。なお、時間軸上でのＡ、ＢおよびＣ点は図６に概念的に示す。
【実施例２】
【００３１】
スイッチング素子２に電圧制御素子である絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を使用てもよく、詳細な説明は省略するが、図３のＩＧＢＴのゲート−エミッタ電圧をパラメータとしたコレクタ−エミッタ間電圧（ＶCE）とコレクタ電流（ＩC）の関係を示す出力特性図にて、実施例１と同様に、Ａ点からＢ点、Ｂ点からＣ点の移動を同じ時間経緯で、ゲート−エミッタ電圧を制御すれば良い。
【００３２】
上記の実施例ではＴR＝２Ｔrに選択したが、必ずしもこの値にする必要が無く、ターンオン損失の大きさとリンギングの大きさのトレードオフの関係にある。また、上述の２つの実施例において、Ｂ点からＣ点への移行時間を遅らせる方法については、スイッチング素子の電圧を検知し、該スイッチング素子のベース−エミッタ（もしくはゲート−ソース）に帰還を掛けるなどの公知の技術があるので、これについての説明は省略する。
【産業上の利用可能性】
【００３３】
以上説明したように本発明によれば、電圧形インバータ等に用いるスイッチング回路のダイオードにワイドバンドギャップ半導体を用いた場合に、スイッチング素子のターンオン時に発生する、この種のダイオード特有の接合容量と浮遊インダクタンスとのリンギングが過度とならない方法を提供し、ターンオン損失の増加を抑制しつつワイドバンドギャップショットキバリアダイオードの特長を有効に利用でき、運転効率の向上、小形軽量の電力変換器を構築できパワーエレクトロニクス分野において実用上の利点が顕著な装置を提供できる。
【図面の簡単な説明】
【００３４】
【図１】本発明を説明するための基本回路構成を示す回路図である。
【図２】電流増幅半導体の出力特性の一例を示す図であり、スイッチング時の電流増幅半導体の電圧、電流の軌跡を説明するためのものである。
【図３】電圧増幅半導体の出力特性の一例を示す図であり、スイッチング時の電圧増幅半導体の電圧、電流の軌跡を説明するためのものである。
【図４】ワイドバンドギャップショットキバリアダイオードの接合容量と浮遊インダクタンスとの間で起こるリンギングを解析するための等価回路である。
【図５】図４の等価回路で計算したリンギング時のワイドバンドギャップショットキバリアダイオードの接合容量の電圧および電流波形を示す図である。
【図６】スイッチング素子のターンオン時の該スイッチング素子に発生するスイッチング損失を説明するための波形図である。
【図７】一般的なハーフブリッジの電圧形インバータ回路の基本図である。
【図８】一般的な昇圧形ＤＣ−ＤＣコンバータ回路の基本図である。
【図９】一般的な降圧形ＤＣ−ＤＣコンバータ回路の基本図である。
【符号の説明】
【００３５】
１、１’  ダイオード
２、２’  スイッチング素子
３  直流電源  
４  負荷インダクタ
５  全ての浮遊抵抗をまとめた抵抗
５１  浮遊抵抗のうちダイオードを含む分岐に存在する抵抗
５２  残りの浮遊抵抗
６  全ての浮遊インダクタをまとめたインダクタ
６１  浮遊インダクタのうちダイオードを含む分岐に存在するインダクタ
６２  残りの浮遊インダクタ
７  ダイオードの接合容量
【図１】
2009159707.tif 000007
【図２】
2009159707.tif 000008
【図３】
2009159707.tif 000009
【図４】
2009159707.tif 000010
【図５】
2009159707.tif 000011
【図６】
2009159707.tif 000012
【図７】
2009159707.tif 000013
【図８】
2009159707.tif 000014
【図９】
2009159707.tif 000015