(57)【要約】【課題】  チャネル領域に十分な応力を印加することができ、しかも良好なシリサイド層を得ることが可能な半導体装置を提供する。【解決手段】  チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域１３と、第１の半導体領域を挟み、ＳｉＧｅで形成され、第１の半導体領域に応力を印加する第２の半導体領域２１と、第２の半導体領域上に設けられ、炭素を含有したシリコン又は炭素を含有したＳｉＧｅで形成されたキャップ層２２と、キャップ層上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層２３とを備える。【選択図】      図１
2009123960.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域と、
前記第１の半導体領域を挟み、ＳｉＧｅで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域と、
前記第２の半導体領域上に設けられ、炭素を含有したシリコン又は炭素を含有したＳｉＧｅで形成されたキャップ層と、
前記キャップ層上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記キャップ層の炭素濃度は、前記第２の半導体領域のゲルマニウム濃度の１／１０よりも低い
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域と、
前記第１の半導体領域を挟み、厚さ方向に濃度が増加する炭素を含有したＳｉＧｅで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域と、
前記第２の半導体領域上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層と、
を備えたことを特徴とする半導体装置。
【請求項４】
前記第２の半導体領域の最上部の炭素濃度は、前記第２の半導体領域のゲルマニウム濃度の１／１０よりも低い
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記シリサイド層には炭素が含有されている
ことを特徴とする請求項１又は３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路装置の高性能化の観点から、チャネル領域に応力を印加する技術が提案されている（例えば、特許文献１参照）。例えば、チャネル領域をＳｉＧｅ層で挟むことで、チャネル領域に圧縮応力が印加され、ｐ型ＭＩＳトランジスタのホール移動度を増加させることができる。
【０００３】
しかしながら、ＳｉＧｅ層上にシリサイド層を形成する場合、チャネル領域に十分な応力を印加することができ、しかも良好なシリサイド層を得ることは困難である。
【特許文献１】特開２００６−２２９０７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、チャネル領域に十分な応力を印加することができ、しかも良好なシリサイド層を得ることが可能な半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の第１の視点に係る半導体装置は、チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域と、前記第１の半導体領域を挟み、ＳｉＧｅで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域と、前記第２の半導体領域上に設けられ、炭素を含有したシリコン又は炭素を含有したＳｉＧｅで形成されたキャップ層と、前記キャップ層上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層と、を備える。
【０００６】
本発明の第２の視点に係る半導体装置は、チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域と、前記第１の半導体領域を挟み、厚さ方向に濃度が増加する炭素を含有したＳｉＧｅで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域と、前記第２の半導体領域上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層と、を備える。
【発明の効果】
【０００７】
本発明によれば、チャネル領域に十分な応力を印加することができ、しかも良好なシリサイド層を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を図面を参照して説明する。
【０００９】
（実施形態１）
図１は、本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【００１０】
図１に示すように、シリコン基板（半導体基板）１１の表面領域に素子分離絶縁領域１２が形成されており、素子分離絶縁領域１２に囲まれた素子領域にｐ型ＭＩＳトランジスタが形成されている。
【００１１】
素子領域にはチャネル領域を有する第１の半導体領域１３が含まれている。この第１の半導体領域１３は、溝１４で区画された凸状領域に対応する。第１の半導体領域１３上にはゲート絶縁膜１５が形成されており、ゲート絶縁膜１５上にはゲート電極１６が形成されている。ゲート電極１６の側壁には、側壁酸化膜（シリコン酸化膜）１７及び側壁窒化膜（シリコン窒化膜）１８が形成されている。また、第１の半導体領域１３の両端部近傍には、ｐ型不純物が含有されたエクステンション領域１９が形成されている。このエクステンション領域１９に挟まれた部分がチャネル領域に対応する。
【００１２】
溝１４には、ＳｉＧｅで形成された第２の半導体領域２１が設けられている。第２の半導体領域２１は、第１の半導体領域１３を挟み、第１の半導体領域１３に応力を印加するものである。この第２の半導体領域２１中にはボロン（Ｂ）等のｐ型不純物が含有されており、第２の半導体領域２１は実質的にソース／ドレイン領域として機能する。第２の半導体領域２１によって第１の半導体領域１３に応力を印加することで、チャネル領域を通過するホールの移動度が増加し、ｐ型ＭＩＳトランジスタの動作速度を向上させることが可能である。
【００１３】
第２の半導体領域２１上には、炭素（Ｃ）を含有したシリコン（Ｓｉ）で形成されたキャップ層２２が設けられている。このキャップ層２２の炭素濃度は、第２の半導体領域２１のゲルマニウム濃度よりも低い。より具体的には、キャップ層２２の炭素濃度は、第２の半導体領域２１のゲルマニウム濃度の１／１０よりも十分に低い。
【００１４】
キャップ層２２上には、ニッケル（Ｎｉ）及びシリコン（Ｓｉ）を主成分として含んだニッケルシリサイド（Ｎｉシリサイド）で形成されたシリサイド層２３が設けられている。シリサイド層２３は、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）及びシリコン（Ｓｉ）を主成分として含んだニッケル−プラチナ合金シリサイド（Ｎｉ−Ｐｔ合金シリサイド）で形成されていてもよい。このシリサイド層２３中には通常、炭素が含有されている。また、シリサイド層２３中には通常、ゲルマニウム（Ｇｅ）は実質的に含有されていない。
【００１５】
以下、第２の半導体領域２１、キャップ層２２及びシリサイド層２３の形成方法について説明する。
【００１６】
まず、素子分離絶縁領域１２、ゲート構造（ゲート絶縁膜１５、ゲート電極１６、側壁酸化膜１７、側壁窒化膜１８）及びエクステンション領域１９を有する構造を形成しておく。その後、シリコン基板１１に溝１４を形成し、溝１４内に第２の半導体領域２１を選択的に形成する。具体的には、半導体領域２１として、ＳｉＧｅ層をエピタキシャル成長によって形成する。なお、第２の半導体領域２１中へのｐ型不純物（ボロン等）の導入は、ＳｉＧｅ層のエピタキシャル成長中に行ってもよいし、ＳｉＧｅ層のエピタキシャル成長後にイオン注入によって行ってもよい。
【００１７】
次に、第２の半導体領域２１上に、炭素を含有したシリコン層をエピタキシャル成長によって選択的に形成する。続いて、全面にニッケル膜（或いはニッケル−プラチナ合金膜）を形成する。さらに、熱処理を行い、炭素を含有したシリコン層とニッケル膜（或いはニッケル−プラチナ合金膜）とを反応させる。このとき、炭素を含有したシリコン層の上層部のみを反応させ、下層部は反応させないようにする。その後、未反応のニッケル膜（或いはニッケル−プラチナ合金膜）を除去する。その結果、ニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が得られる。また、第２の半導体領域２１とシリサイド層２３との間には、炭素を含有したシリコン層で形成されたキャップ層２２が得られる。なお、シリサイド層２３中に炭素は含有されているが、ゲルマニウムは含有されていないことが、分析によって確認されている。
【００１８】
このようにして、図１に示したような構造を有する半導体装置が得られる。
【００１９】
以上のように、本実施形態では、ＳｉＧｅで形成された第２の半導体領域２１上に、炭素を含有したシリコンで形成されたキャップ層２２が設けられ、キャップ層２２上にニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が設けられている。これにより、チャネル領域を有する第１の半導体領域１３に十分な応力を印加することができるとともに、熱的安定性に優れたシリサイド層２３を有する半導体装置を得ることができる。
【００２０】
後述するように、炭素を含有したシリコンで形成されたキャップ層２２上に、ニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３を設けることで、シリサイド層２３の熱的安定性を向上させることができる。ただし、ＳｉＧｅで形成された第２の半導体領域２１にも炭素が含有されていると、炭素によってＳｉＧｅの伸張が抑制されてしまう。なぜならば、ＳｉＧｅに含有された炭素は、ＳｉＧｅを縮ませる方向に作用するためである。その結果、第１の半導体領域１３に十分な応力を印加することができなくなる。本実施形態では、キャップ層２２には炭素が含有され、第２の半導体領域２には炭素が含有されていない。そのため、シリサイド層２３の熱的安定性を向上させることが可能となり、しかも第１の半導体領域１３へ十分な応力を印加することが可能となる。
【００２１】
以下、炭素を含有したシリコン領域（シリコン層）上にニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層を形成すると、シリサイド層の熱的安定性が向上する点について説明する。
【００２２】
図２は、シリサイド層を形成する際のアニール温度と、形成されたシリサイド層のシート抵抗との関係を示した図である。同図（ａ）は本実施形態に基づく試料の測定結果であり、同図（ｂ）は比較例の試料の測定結果である。本実施形態に基づく試料は、炭素を添加した単結晶シリコン基板（炭素濃度０．７％）上にニッケル−プラチナ合金シリサイド層を形成したものであり、比較例の試料は、炭素を添加しない単結晶シリコン基板上にニッケル−プラチナ合金シリサイド層を形成したものである。いずれの試料も、まず、単結晶シリコン基板上に、スパッタリングによって厚さ８ｎｍ程度のニッケル−プラチナ合金膜を２００℃の温度で形成した。続いて、ハロゲンランプを用いたＲＴＡ（rapid thermal annealing）処理（温度：２２５〜８００℃、時間：３０秒）を行い、ニッケル−プラチナ合金シリサイド層を形成した。
【００２３】
図２の測定結果からわかるように、比較例の試料では、アニール温度が６５０℃程度以上になると、シート抵抗値が急激に増大している。これは、ニッケル−プラチナ合金シリサイド層の熱的安定性の劣化に起因する。具体的には、６５０℃程度よりも低いアニール温度ではモノシリサイドが形成されるが、６５０℃程度よりも高いアニール温度では抵抗の高いダイシリサイドが形成されることが、熱的安定性の劣化の要因としてあげられる。また、６５０℃程度よりも高いアニール温度では、シリサイドの凝集や異常成長が生じやすくなることも、熱的安定性の劣化の要因としてあげられる。
【００２４】
一方、本実施形態に基づく試料では、アニール温度が７５０℃程度までは、低いシート抵抗値が維持されている。すなわち、本実施形態に基づく試料では、ニッケル−プラチナ合金シリサイド層の熱的安定性が向上している。したがって、炭素を添加したシリコン領域（シリコン層）上にニッケル−プラチナ合金シリサイド層を形成することで、シリサイド層の熱的安定性を向上させることができる。なお、ニッケル−プラチナ合金シリサイド層の代わりにニッケルシリサイド層を形成した場合にも同様に、シリサイド層の熱的安定性を向上させることが可能である。
【００２５】
図３及び図４は、単結晶シリコン基板上に形成されたシリサイド層の断面ＴＥＭ写真を示した図である。図３は本実施形態に基づく試料のＴＥＭ写真であり、図４は比較例の試料のＴＥＭ写真である。本実施形態に基づく試料は、炭素を添加した単結晶シリコン基板（炭素濃度０．７％）上にニッケル−プラチナ合金シリサイド層を形成したものであり、比較例の試料は、炭素を添加しない単結晶シリコン基板上にニッケル−プラチナ合金シリサイド層を形成したものである。いずれの試料も、まず、単結晶シリコン基板上に、スパッタリングによって厚さ８ｎｍ程度のニッケル−プラチナ合金膜を２００℃の温度で形成した。続いて、ハロゲンランプを用いたＲＴＡ処理（温度：５５０℃と７５０℃、時間：３０秒）を行い、ニッケル−プラチナ合金シリサイド層を形成した。図３（ａ）及び図４（ａ）はＲＴＡ処理温度が５５０℃の場合、図３（ｂ）及び図４（ｂ）はＲＴＡ処理温度が７５０℃の場合である。
【００２６】
比較例の試料では、図４からわかるように、アニール温度が５５０℃では均一で良好な多結晶ニッケル−プラチナ合金シリサイド層が得られているが、アニール温度が７５０℃ではニッケル−プラチナ合金シリサイドの凝集によって良好な多結晶ニッケル−プラチナ合金シリサイド層が得られていない。したがって、比較例の試料では、シリサイド層の熱的安定性が劣化している。
【００２７】
一方、本実施形態に基づく試料では、アニール温度が５５０℃の場合及び７５０℃の場合ともに、均一で良好な多結晶ニッケル−プラチナ合金シリサイド層が得られている。すなわち、本実施形態に基づく試料では、ニッケル−プラチナ合金シリサイド層の熱的安定性が向上している。したがって、炭素を添加したシリコン領域（シリコン層）上にニッケル−プラチナ合金シリサイド層を形成することで、シリサイド層の熱的安定性を向上させることができる。なお、ニッケル−プラチナ合金シリサイド層の代わりにニッケルシリサイド層を形成した場合にも同様に、シリサイド層の熱的安定性を向上させることが可能である。
【００２８】
なお、炭素を含有したシリコン領域（シリコン層）上にニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層を形成すると、シリサイド層の熱的安定性が向上することは、文献Ａ（S.Zaima et al., Appl. Surf. Sci., 224 (2004) 215-221）及び文献Ｂ（Nakatsuka et al., Microelectron. Eng., 82 (2005) 479-484）からも推測される。これらの文献には、炭素を添加した単結晶シリコン（或いは炭素を添加した単結晶ＳｉＧｅ）上にニッケルシリサイドを形成すると、ニッケルシリサイドの熱的安定性が向上することが記載されている。
【００２９】
次に、ＳｉＧｅ層（本実施形態では第２の半導体領域２１に対応）のゲルマニウム濃度と、炭素を含有したシリコン層（本実施形態ではキャップ層２２に対応）の炭素濃度との関係について説明する。
【００３０】
単結晶Ａ（例えば、単結晶シリコン）上に単結晶Ａとは異なる格子定数を有する単結晶Ｂ（例えば、単結晶ＳｉＧｅ或いは炭素が添加された単結晶シリコン）をエピタキシャル成長させる場合を考える。この場合、エピタキシャル成長層がある厚さになるまでは、転位を導入せずに格子の弾性変形によって格子不整合を吸収することができる。この場合、厚さ方向（エピタキシャル成長方向）に垂直な方向では、単結晶Ｂの格子定数は単結晶Ａの格子定数に一致するが、厚さ方向（エピタキシャル成長方向）では、弾性変形によって単結晶Ｂの格子定数は増加又は減少する。このようなエピタキシャル成長はコヒーレント成長と呼ばれており、エピタキシャル成長層は厚さ方向に垂直な方向で２軸性応力（歪み）を受けている。
【００３１】
ここで、単結晶ＳｉＧｅ及び炭素が添加された単結晶シリコンのコヒーレント成長について考える。両単結晶の自由な状態での格子定数及び弾性定数を考慮すると、単結晶ＳｉＧｅのゲルマニウム濃度（例えば１０％）が、炭素が添加された単結晶シリコンの炭素濃度（例えば１％）の１０倍程度であると、両者の歪み量の絶対値はほぼ同等になる。すなわち、単結晶ＳｉＧｅの伸び量と、炭素が添加された単結晶シリコンの縮み量とは、ほぼ同等になる。
【００３２】
以上のことを考慮すると、ＳｉＧｅで形成された第２の半導体領域２１上に、炭素を含有したシリコンで形成されたキャップ層２２を設けた場合、キャップ層２２の炭素濃度は第２の半導体領域２１のゲルマニウム濃度の１／１０よりも低いことが望ましい。すなわち、第１の半導体領域１３に圧縮応力を印加してホール移動度を増加させるためには、第２の半導体領域２１を伸張させなければならない。しかしながら、上述した議論を考慮すると、キャップ層２２の炭素濃度が第２の半導体領域２１のゲルマニウム濃度の１／１０よりも高くなると、第２の半導体領域２１の伸張が大幅に抑制されてしまう。したがって、キャップ層２２の炭素濃度を第２の半導体領域２１のゲルマニウム濃度の１／１０よりも低くすることで、第１の半導体領域１３に十分な圧縮応力を印加することができ、ｐ型ＭＩＳトランジスタのホール移動度を向上させることが可能となる。
【００３３】
（実施形態２）
次に、本発明の第２の実施形態に係る半導体装置について説明する。なお、基本的な構成及び基本的な製造方法は第１の実施形態と同様である。したがって、第１の実施形態で説明した事項については説明を省略する。また、図面については、第１の実施形態で示した図１を用いる。
【００３４】
本実施形態では、キャップ層２２が、炭素（Ｃ）を含有したＳｉＧｅで形成されている。このキャップ層２２の炭素濃度は、第２の半導体領域２１のゲルマニウム濃度よりも低い。より具体的には、キャップ層２２の炭素濃度は、第２の半導体領域２１のゲルマニウム濃度の１／１０よりも十分に低い。その他の基本的な構成は第１の実施形態と同様である。すなわち、シリサイド層２３は、ニッケルシリサイド（Ｎｉシリサイド）、或いはニッケル−プラチナ合金シリサイド（Ｎｉ−Ｐｔ合金シリサイド）で形成されている。そして、通常、シリサイド層２３には、炭素は含有されているが、ゲルマニウムは実質的に含有されていない。
【００３５】
このように、本実施形態では、ＳｉＧｅで形成された第２の半導体領域２１上に、炭素を含有したＳｉＧｅで形成されたキャップ層２２が設けられ、キャップ層２２上にニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が設けられている。したがって、第１の実施形態と同様、チャネル領域を有する第１の半導体領域１３に十分な応力を印加することができるとともに、熱的安定性に優れたシリサイド層２３を有する半導体装置を得ることができる。
【００３６】
また、第１の実施形態と同様、キャップ層２２の炭素濃度を第２の半導体領域２１のゲルマニウム濃度よりも低くする（好ましくは、キャップ層２２の炭素濃度を第２の半導体領域２１のゲルマニウム濃度の１／１０よりも低くする）ことで、第１の半導体領域１３に十分な圧縮応力を印加することができ、ｐ型ＭＩＳトランジスタのホール移動度を向上させることが可能となる。
【００３７】
（実施形態３）
次に、本発明の第３の実施形態に係る半導体装置について説明する。なお、基本的な構成及び基本的な製造方法は第１の実施形態と同様である。したがって、第１の実施形態で説明した事項については説明を省略する。
【００３８】
図５は、本実施形態に係る半導体装置の構成を模式的に示した断面図である。なお、図５に示した半導体装置の基本的な構成は図１と同様であり、図１に示した構成要素に対応する構成要素には同一の参照番号を付し、それらの詳細な説明は省略する。
【００３９】
本実施形態では、ＳｉＧｅで形成された第２の半導体領域２１に炭素が含有されており、第２の半導体領域２１の厚さ方向に炭素濃度が増加している。すなわち、第２の半導体領域２１の底部から頂部に向かって炭素濃度が増加している。また、第２の半導体領域２１の最上部（頂部）の炭素濃度は、第２の半導体領域２１のゲルマニウム濃度よりも低い。より具体的には、第２の半導体領域２１の最上部の炭素濃度は、第２の半導体領域２１のゲルマニウム濃度の１／１０よりも十分に低い。
【００４０】
また、本実施形態では、第２の半導体領域２１上に直接、シリサイド層２３が形成されている。シリサイド層２３は、第１の実施形態と同様、ニッケルシリサイド（Ｎｉシリサイド）、或いはニッケル−プラチナ合金シリサイド（Ｎｉ−Ｐｔ合金シリサイド）で形成されている。そして、通常、シリサイド層２３には、炭素は含有されているが、ゲルマニウムは実質的に含有されていない。
【００４１】
以下、第２の半導体領域２１及びシリサイド層２３の形成方法について説明する。
【００４２】
まず、素子分離絶縁領域１２、ゲート構造（ゲート絶縁膜１５、ゲート電極１６、側壁酸化膜１７、側壁窒化膜１８）及びエクステンション領域１９を有する構造を形成しておく。その後、シリコン基板１１に溝１４を形成し、溝１４内に第２の半導体領域２１を選択的に形成する。具体的には、半導体領域２１として、炭素を含有したＳｉＧｅ層をエピタキシャル成長によって形成する。エピタキシャル成長の最中に、成膜雰囲気中の炭素ソースの濃度を増加させることで、第２の半導体領域２１の炭素濃度を厚さ方向に増加させることができる。なお、第２の半導体領域２１中へのｐ型不純物（ボロン等）の導入は、ＳｉＧｅ層のエピタキシャル成長中に行ってもよいし、ＳｉＧｅ層のエピタキシャル成長後にイオン注入によって行ってもよい。
【００４３】
次に、全面にニッケル膜（或いはニッケル−プラチナ合金膜）を形成する。さらに、熱処理を行い、炭素を含有したＳｉＧｅ層とニッケル膜（或いはニッケル−プラチナ合金膜）とを反応させる。その後、未反応のニッケル膜（或いはニッケル−プラチナ合金膜）を除去する。その結果、第２の半導体領域２１上に、ニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が得られる。
【００４４】
以上のように、本実施形態では、厚さ方向に濃度が増加する炭素を含有したＳｉＧｅで形成された第２の半導体領域２１上に、ニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が設けられている。これにより、第１の実施形態と同様、チャネル領域を有する第１の半導体領域１３に十分な応力を印加することができるとともに、熱的安定性に優れたシリサイド層２３を有する半導体装置を得ることができる。
【００４５】
すなわち、第２の半導体領域２１の上層側では、相対的に炭素濃度が高いため、ニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３の熱的安定性を高めることができる。一方、第２の半導体領域２１の下層側では、相対的に炭素濃度が低いため、第１の半導体領域１３へ十分な応力を印加することができる。したがって、シリサイド層２３の熱的安定性を向上させることができ、しかも第１の半導体領域１３へ十分な応力を印加することが可能となる。
【００４６】
なお、上述した第１〜第３の実施形態では、第１の半導体領域１３はシリコンで形成されていたが、第１の半導体領域１３はシリコンを主成分として含んだ半導体で形成されていればよい。例えば、第１の半導体領域１３の少なくともチャネル領域が、第２の半導体領域２１のゲルマニウム濃度とは異なるゲルマニウム濃度を有するＳｉＧｅで形成されていてもよい。
【００４７】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１及び第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図２】シリサイド層のアニール温度とシリサイド層のシート抵抗との関係を示した図である。
【図３】本発明の第１の実施形態に基づくシリサイド層のＴＥＭ写真を示した図である。
【図４】本発明の第１の実施形態の比較例のシリサイド層のＴＥＭ写真を示した図である。
【図５】本発明の第３の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【符号の説明】
【００４９】
１１…シリコン基板      １２…素子分離絶縁領域
１３…第１の半導体領域      １４…溝
１５…ゲート絶縁膜      １６…ゲート電極
１７…側壁酸化膜      １８…側壁窒化膜
１９…エクステンション領域      ２１…第２の半導体領域
２２…キャップ層      ２３…シリサイド層
【図１】
2009123960.tif 000003
【図２】
2009123960.tif 000004
【図３】
2009123960.tif 000005
【図４】
2009123960.tif 000006
【図５】
2009123960.tif 000007