(57)【要約】【課題】従来に比して少ない素子数および小さなレイアウトサイズで、出力電圧を監視しつつ安定した電圧を出力する電圧監視付きのレギュレータを提供。【解決手段】所定の電圧に保たれた出力電圧信号Vregを出力するとともに、出力電圧信号Vregの電圧を監視した結果を電圧監視信号Coutとして出力する電圧監視付きレギュレータ10は、出力電圧信号Vregを供給する出力を有する増幅器16と、増幅器16に流れる電流I1の大きさを所定の値と比較して、その比較結果に応じて電圧監視信号Coutを出力する比較器62を有する。【選択図】図１
2009282908.tif 000002
【特許請求の範囲】
【請求項１】
所定の電圧に保たれた出力電圧信号を出力するとともに、該出力電圧信号の電圧を監視した結果を電圧監視信号として出力する電圧監視を有するレギュレータであって、該レギュレータは、
前記出力電圧信号を供給する出力を有する増幅器と、
該増幅器に流れる電流の大きさを所定の値と比較して、その比較結果に応じて前記電圧監視信号を出力する比較器を有することを特徴とするレギュレータ。
【請求項２】
請求項１に記載のレギュレータにおいて、
前記増幅器はさらに前記出力電圧信号に基づく入力信号が供給される第１の入力およびリファレンス電圧が供給される第２の入力を有し、
前記増幅器の出力および第１の入力の間に接続される抵抗手段を有することを特徴とするレギュレータ。
【請求項３】
請求項２に記載のレギュレータにおいて、
前記増幅器は、第１の入力と接続され、前記入力信号に応じて第１の電流が流れる第１のトランジスタと、第２の入力と接続され、前記リファレンス電圧および前記入力信号に応じて第２の電流が流れる第２のトランジスタを有し、
前記比較器は、前記増幅器と接続され、第１の電流の大きさに関する信号を受け取ることによって、第１の電流と実質的に同様の第３の電流が流れる第３のトランジスタを有するとともに、
第３の電流の大きさを、第１および第２の電流の合計値に基づいて求められた所定の値と比較することによって、その結果に応じて電圧監視信号を出力することを特徴とするレギュレータ。
【請求項４】
請求項３に記載のレギュレータにおいて、前記比較器はさらに、
前記監視電圧信号を出力するためのノードを介して第３のトランジスタと接続された第４のトランジスタを有し、
第４のトランジスタのディメンジョンは、第４のトランジスタに流れる第４の電流が第１および第２の電流の合計値に基づいて求められた所定の値よりも小さくなるように設定され、
第３および第４の電流の大小によって生じる前記ノードにおける電圧を検知することによって比較を行うことを特徴とするレギュレータ。
【請求項５】
請求項３または４に記載のレギュレータにおいて、第１および第２の電流の合計値に基づいて求められた所定の値は前記合計値の２分の１であることを特徴とするレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レギュレータ、より具体的には、所定の電圧に保たれた電圧信号を出力するとともに、出力された信号の電圧を監視した結果を電圧監視信号として出力する電圧監視を有するレギュレータに関するものである。
【背景技術】
【０００２】
たとえば、特許文献１に記載されているように、各種の電気機器などが備える集積回路（Integrated Circuit：IC）には、他の回路とともに、出力電圧を所定の電圧値に保つための調節回路たるレギュレータが搭載されている。また、特許文献２に記載されているように、レギュレータは電源用ICとして用いられることもある。
【０００３】
また、レギュレータには所定の電圧値に保たれた電圧が出力されているか否かを監視する出力電圧監視回路が備えられている場合もあり、かかる従来の電圧監視機能付きレギュレータを図４に示す。従来の電圧監視機能付きレギュレータ100は、Vreg出力レギュレータ回路112とVreg出力監視回路122から構成され、Vreg出力レギュレータ回路112は定電圧化された出力電圧信号Vregを出力するとともに、Vreg出力監視回路122は出力電圧信号Vregの供給を受けて、Vreg電圧監視信号（Cout）を出力する。
【０００４】
Vreg出力レギュレータ回路112は、接地された直流電源114を有し、直流電源114の出力はオペアンプ116の正極（＋極）と接続され、オペアンプ116にはリファレンス電圧vref1が入力される。オペアンプ116は正極に入力されたリファレンス電圧vref1および後述する負極（−極）に入力された信号node11との差の電圧に応じた出力電圧信号Vregを出力する。また、オペアンプ116の出力は抵抗118の一端とも接続され、その抵抗118の他端は接続点たるノードN11となっている。ノードN11は、オペアンプ116の負極と接続され、信号node11がオペアンプ116へ供給されるとともに、接地された抵抗120の一端と接続されている。ここでは、抵抗118と抵抗120の抵抗比は１：１となっている。
【０００５】
Vreg電圧監視回路122は、接地された直流電源124を有し、直流電源124の出力はコンパレータ126の正極と接続され、コンパレータ126にはリファレンス電圧vref2が入力される。また、Vreg電圧監視回路122はVreg出力レギュレータ回路112から出力電圧信号Vregの供給を受ける。Vreg電圧監視回路122の入力は抵抗128の一端と接続され、その抵抗128の他端は接続点たるノードN12となっている。ノードN12はコンパレータ126の負極と接続され、信号node12がコンパレータ126に供給される。また、ノードN12は接地された抵抗130の一端と接続されている。ここでは、抵抗128と抵抗130の抵抗比は３：５となっている。
【０００６】
コンパレータ126は正極に印加された電圧と負極に印加された電圧を比較し、負極にかけられたnode12の電圧が正極への電圧を上回った場合にはHighレベルの電圧監視信号Coutを出力する。
【０００７】
次に、従来の出力電圧監視回路付きレギュレータ100の動作を図５を参照して説明する。ここでは、Vreg出力レギュレータ回路112の安定Vreg出力電圧は５ボルト（Ｖ）、Vreg電圧監視回路122はVreg電圧が４Ｖ以上になったときにHighレベルの信号を出力する場合を例に説明する。
【０００８】
リファレンス信号vref1＝2.5Ｖとした場合（図５(a)）、抵抗118と120の抵抗比は１：１なので、オペアンプ116が動作し始めるとVregおよびnode11は徐々に上がり、node11が2.5Ｖで安定したときに出力電圧信号Vregは5.0Ｖとなる（図(b)および(c)）。また、リファレンス信号vref2＝2.5Ｖとした場合（図５(d)）、抵抗128と130の抵抗比は３：５なので、出力電圧が4.0Ｖになるとコンパレータ126に入力されるnode2は2.5Ｖとなり（図５(e)）、以後Highレベルの電圧監視信号Coutを出力する（図５(f)）。
【特許文献１】特開２００７−３０４８５０号公報
【特許文献２】特開２００５−２４２７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、かかる従来の出力電圧監視回路付きレギュレータでは、Vreg出力レギュレータ回路とVreg電圧監視回路それぞれで別々のリファレンス電圧や抵抗が必要であるため、レイアウトサイズが大きくなってしまうという問題点があった。
【００１０】
本発明はこのような課題に鑑み、従来に比して少ない素子数および小さなレイアウトサイズで、出力電圧を監視しつつ安定した電圧を出力する出力電圧監視機能付きレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は上述の課題を解決するために、所定の電圧に保たれた出力電圧信号を出力するとともに、出力電圧信号の電圧を監視した結果を電圧監視信号として出力するレギュレータは、出力電圧信号を供給する出力を有する増幅器と、この増幅器と接続され、増幅器に流れる電流の大きさを所定の値と比較して、その比較結果に応じて電圧監視信号を出力する比較器を有する構成をとる。
【発明の効果】
【００１２】
本発明によれば、増幅器に流れる電流の大きさを所定の値と比較することによって電圧監視信号を出力するので、従来の出力電圧監視回路付きレギュレータと比較して少ない素子数で構成することが可能となる。また、レギュレータ全体のレイアウトサイズも小さくすることが可能となる。必要素子数の減少などは、ひいては消費電力を抑えることも可能とし、またレギュレータの立上げの際などにおける動作の高速化を図ることも可能とする。
【発明を実施するための最良の形態】
【００１３】
次に添付図面を参照して本発明による電圧監視付きレギュレータの実施例を詳細に説明する。図１を参照すると、本発明の実施例に係る電圧監視付きレギュレータ10は、入力された直流電源を平滑、定電圧化して出力するVreg出力レギュレータ回路12で構成され、定電圧化された出力電圧信号VregおよびVreg電圧監視信号（Cout）を出力する。すなわち、Vreg出力レギュレータ回路12は併せて、出力電圧信号Vregが正常に出力されているか否かを監視する出力電圧監視回路をも含んでいるともいえる。
【００１４】
本実施例に係るレギュレータ10は、たとえば電気機器内のICの一部として、もしくは電源用ICとしてなど、安定した出力電圧の供給を必要とするあらゆるものに配置される可能性を有する。
【００１５】
また電圧監視信号Coutは、たとえば他の回路の動作開始の合図となる信号として用いられるほか、突然正常な一定電圧の供給が止まった際における警告信号として用いられ、電気機器を保護するための動作を発動させることや、あるいは一定の回路動作をリセットさせることなども可能であり、その他にも様々な用途が想定できる。すなわち、出力電圧信号Vregが正常に出力されていること、あるいは出力されていないことに応じて他の回路等が行い得る動作の開始・維持・終了の合図として、電圧監視信号Coutは利用可能性を有する。
【００１６】
Vreg出力レギュレータ回路12は、一方の端子が接地された直流電源14を有し、直流電源14の他方の端子は増幅器16の正極（＋極）と接続され、直流電源14は増幅器16へリファレンス電圧vref1を出力する。
【００１７】
増幅器16はたとえば差動増幅回路としてのオペアンプであり、直流電源14から正極に入力されたリファレンス電圧vref1および後述する負極（−極）に入力された信号node1との差の電圧に応じた出力電圧信号Vregを出力する。また増幅器16の出力は抵抗18の一端とも接続され、その抵抗18の他端は接続点たるノードN1となっている。ノードN1は、増幅器16の負極と接続され、信号node1が増幅器16へ供給されるとともに、抵抗20の一端と接続されている。接地された抵抗20の他の一端と接続されている。なお、本実施例においては、抵抗18と抵抗20の抵抗比は１：１となっている。もっとも、両抵抗の抵抗比は１：１に限られず、入力電圧や所望の出力電圧の値などに応じて適宜他の値をとっても構わない。
【００１８】
増幅器16はまた、出力電圧信号Vregが正常に出力されているか否かを示す信号であるVreg電圧監視信号Coutを出力する。Vreg電圧監視信号Coutはたとえば、電圧の立ち上がりを知らせることで、他の回路の動作を開始するための信号として用いられるほか、前述した様々な用途を有する。
【００１９】
抵抗18および20は、従来のVreg出力レギュレータ回路112における抵抗118、120に相当し、本実施例においては抵抗比は1：1であることから、ノードN1における出力電圧Vregを１／２に降下させる。すなわち、抵抗18および20は一体として、出力電圧信号Vregの電圧を所定の値だけ降下させた信号を増幅器16の負極に供給する抵抗装置として認識することもできる。また、抵抗18および20は、出力電圧Vregを降下させて、降下されたノードN1における電圧はVreg電圧監視信号Coutを出力する増幅器16の負極へ入力されるので、その意味では従来のVreg電圧監視回路122における抵抗128、130に相当するとも言える。
【００２０】
ここで、増幅器16の詳細な構成の一例を、図２を参照しながら説明する。本実施例における増幅器16は、従来の電圧監視機能付きレギュレータ100に使用される増幅器116からさらにトランジスタなどの素子を加えた構成をとっている。そのため、本実施例の説明の便宜上、まずは図６で示す従来の増幅器116の回路構成例について以下で述べる。
【００２１】
従来の増幅器116は、ゲートが増幅器116の負極と接続されている、電界効果トランジスタの一種であるＮチャネル型金属酸化膜半導体（NMOS）トランジスタ22と、制御電極であるゲートが増幅器116の正極と接続されているNMOSトランジスタ24を有する。NMOSトランジスタ22、24の一方の電極であるソース52、52は共通に接続され、さらにソース52はNMOSトランジスタ26の他方の電極であるドレインと接続されている。NMOSトランジスタ26のソースは接地される一方で、ゲート電極であるゲートはバイアス源と接続され、バイアス信号biasの供給を受けることでNMOSトランジスタ26にはドレイン電流が流れるようになる。
【００２２】
また、NMOSトランジスタ22のドレイン54は、電界効果トランジスタの一種であるＰチャネル型金属酸化膜半導体（PMOS）トランジスタ28のドレインと接続されている。同様に、NMOSトランジスタ24のドレイン56は、PMOSトランジスタ30のドレインと接続されている。PMOSトランジスタ28、30の制御電極たるゲート58、58は互いに接続され、さらにこのゲート58はNMOSトランジスタ22およびPMOSトランジスタ28のドレイン54と接続されている。PMOSトランジスタ28のソースは電源電圧VDDに接続され、同様にPMOSトランジスタ30のソースも電源電圧VDDと接続されている。
【００２３】
NMOSトランジスタ24のドレイン56は、PMOSトランジスタ32のゲートと接続されている。このPMOSトランジスタ32のソースは電源電圧VDDに接続される一方で、ドレインはVreg出力レギュレータ回路112の出力と接続され、一定値の電圧で出力電圧信号Vregを出力する。
【００２４】
以下、図２に示す増幅器16の構成の説明に戻るが、従来例の増幅器116に含まれる構成要素と同様の要素は同一の参照符号にて説明する。
【００２５】
増幅器16は、増幅器116と同様にNMOSトランジスタ22、24、26およびPMOSトランジスタ28、30、32を有するが、本実施例におけるそれらの配置接続関係については、増幅器116の説明にて示した関係と同様である。
【００２６】
既に述べたとおり、PMOSトランジスタ28、30のゲート58、58は互いに接続され、さらに共通接続されたゲート58はNMOSトランジスタ22およびPMOSトランジスタ28のドレイン54と接続されているが、本実施例に係る増幅器16では、さらにゲート58はPMOSトランジスタ40のゲート60と接続される。PMOSトランジスタ40のソースは電源電圧VDDに接続され、またドレインはノードN2を経てNMOSトランジスタ42のドレインと接続されている。このように接続されることによって、いわゆるカレントミラーの役割を果たし、PMOSトランジスタ40にはPMOSトランジスタ28に流れるドレイン電流と実質的に同じ大きさのドレイン電流が流れる。
【００２７】
NMOSトランジスタ42のソースは接地されている。また、NMOSトランジスタ42のゲートは、NMOSトランジスタ26のゲートに接続されているものと共通のバイアス源と接続され、バイアス信号biasの供給を受けることでNMOSトランジスタ42にはドレイン電流I2が流れる。
【００２８】
また図２で示すように、NMOSトランジスタ26に流れるドレイン電流をI4、NMOSトランジスタ42に流れるドレイン電流をI5とおいた場合に、
I4＜(I5)／２
の関係が成り立つようにトランジスタのディメンジョン（＝ゲート幅／ゲート長）を設定するものとする。ディメンジョンはトランジスタの駆動能力に対応し、ディメンジョン値が大きいほどオン抵抗および電流供給能力が大きくなる。
【００２９】
ノードN2を経てNMOSトランジスタ42のドレインと接続されているPMOSトランジスタ40のドレインは、さらに反転器44の入力と接続されている。反転器44とは、たとえば否定論理（not）ゲート回路などのように、供給された信号を所定の閾値を基準にHighレベルもしくはLowレベルのいずれかとして判断し、その二値化された入力信号レベルを反転させた出力信号を供給する回路を指す。本実施例の反転器44は、PMOSトランジスタ40に流れるドレイン電流とNMOSトランジスタ42に流れるドレイン電流の大小によってもたらされるN2の電位差を受け、電位差が所定の閾値未満であればHighレベルの信号をその出力から供給する。
【００３０】
反転器44の出力は、さらに反転器46の入力と接続され、反転器46は反転器44から供給を受けたHighレベルもしくはLowレベルの信号をさらに反転させて、Vreg電圧監視信号Coutとして出力する。
【００３１】
以上の説明により、NMOSトランジスタ26、42および反転器44、46は全体として、ドレイン電流I4とI5の大小を比較してその結果を出力する比較器62の構成要素であるとも言える。
【００３２】
なお、本実施例においては、所定値以上の出力電圧信号Vregが出力されている場合にHighレベルのVreg電圧監視信号Coutが出力されるように設計したので、反転器44、46を直列に接続する構成をとったが、必ずしもこの構成に限られるべきものではない。たとえば、所定値以下の電圧Vregの出力に対してHighレベルの電圧監視信号Coutが必要な場合など、適宜設計の変更が可能である。
【００３３】
次に、図２および図３を参照して、本実施例に係る電圧監視回路付きレギュレータ10の動作の説明をする。なお、この動作説明においても、安定後のVreg出力レギュレータ回路12の出力電圧Vregは５Ｖであり、また、出力電圧信号Vregが４Ｖ以上になったときにHighレベルのVreg電圧監視信号Coutを出力するものとする。また、リファレンス電圧vref1は2.5Ｖとする。もちろん、出力電圧信号Vregや電圧監視信号CoutがHighレベルとなる出力電圧信号Vregの値、リファレンス電圧vref1の値は適宜に選択できる。
【００３４】
増幅器16が動作し始めると、増幅器16は直流電源14から正極に入力された2.5Ｖのリファレンス電圧vref1（図３(a)）および負極に入力された信号node1（図３(b)）との差の電圧に応じた出力電圧信号Vregを出力する（図３(c)）。すなわち、出力電圧信号Vregおよびnode1の電圧は増幅器16の動作開始から徐々に上がりだし、Vreg＝5.0Ｖとなったとき、抵抗18、および接地された抵抗20の抵抗比は１：１であるので、node1も５Ｖ／２＝2.5Ｖの安定した電圧信号となって増幅器16の負極に供給され、さらに増幅器16は５Ｖの出力電圧信号Vregを出力し続ける。
【００３５】
Vreg電圧監視信号Coutの出力については、前述のようにNMOSトランジスタ42に流れる電流をI4、NMOSトランジスタ26に流れる電流をI5とおくほか、図２で示すNMOSトランジスタ22およびPMOSトランジスタ28に流れる電流をI1、NMOSトランジスタ24およびPMOSトランジスタ30に流れる電流をI2、PMOSトランジスタ40に流れる電流をI3とおいて説明をする。
【００３６】
増幅器16の動作開始直後、すなわち出力電圧信号Vregが０Ｖ以上４Ｖ未満のとき、NMOSトランジスタ24のゲートには増幅器16の正極を経て2.5Ｖで安定したリファレンス電圧vref1が供給される一方、増幅器16の負極を経てNMOSトランジスタ22のゲートに供給されるnode1の電圧は、NMOSトランジスタ22のゲート電圧の閾値などの問題もあり、十分に大きなドレイン電流I1を流すほどの電圧には至っていない。
【００３７】
そのため、NMOSトランジスタ22のドレイン54と接続されているPMOSトランジスタ40のゲートにかかる負電圧も十分な大きさにはならないことから、電流I3は微弱な大きさとなる。また、NMOSトランジスタ22のドレイン54と接続されているPMOSトランジスタ30のゲートにかかる負電圧も十分な大きさではないが、当初からNMOSトランジスタ24には2.5Ｖのリファレンス電圧がかけられているので、電流I2は当初より一定の大きさを有し、電流I1の増大に従って漸増してゆく。他方、NMOSトランジスタ26、42には当初から一定のバイアス電圧がかけられている。
【００３８】
すなわち、増幅器16の内部を流れる電流には、
I5＝I1＋I2
I1＝I3＜I2
I3＜I4
の関係が成り立つこととなる。
【００３９】
このとき、I3＜I4であるため、ノードN2の電圧(node2)は比較器62内の反転器44の閾値よりも低い電圧にしかならない。したがって、比較処理の結果として反転器44はHighレベルの信号を出力するが、反転器46は反転器44の出力信号をさらに反転させて、LowレベルのVreg電圧監視信号Coutを出力する。
【００４０】
他方、出力電圧信号Vregが４Ｖ以上５Ｖ以下のときには、増幅器16の負極を経てNMOSトランジスタ22のゲートに供給されるnode1の電圧も十分に大きな電圧に至り、PMOSトランジスタ28、40のゲートにかかる負電圧も十分な大きさになることから、増幅器16の内部を流れる電流には、
I5＝I1＋I2
I1＝I2＝I3＝(I5)／２
の関係が成り立つ。
【００４１】
ここで、NMOSトランジスタ42は、
I4＜(I5)／２
の関係が成り立つようにディメンジョンが設定されているので、I3＞I4となることから、node2の電圧は比較器62内の反転器44の閾値よりも高い電圧となる。したがって、比較処理の結果として反転器44はLowレベルの信号を出力するが、反転器46は反転器44の出力信号をさらに反転させて、HighレベルのVreg電圧監視信号Coutを出力する（図３(d)）。
【００４２】
このように、Vreg出力レギュレータ回路12に出力電圧監視回路を含めることにより、従来の出力電圧監視回路付きレギュレータと比較して少ない素子で同様のレギュレータ回路を構成すること、ひいてはレギュレータ回路のレイアウトサイズを小さくすることが可能となる。さらに、消費電力の省力化、動作の高速化を実現することが可能となる。
【００４３】
なお、本発明の実施形態は上記の実施例に限定されるものではなく、たとえば出力レギュレータ回路12や増幅器16の内部に含まれる素子の種類や個数、配置、さらには素子内各トランジスタの型についても発明思想の範囲内で適宜に設計変更の可能性を有する。また、リファレンス電圧vref1や出力電圧信号Vregの大きさ、電圧監視信号CoutがHighレベルの出力をする出力電圧信号Vregの基準値についても当然に変更可能であり、本発明の範囲内で必要に応じて抵抗18、20の抵抗比や各トランジスタのディメンジョン設定などを変更してもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る電圧監視付きレギュレータの実施例の構成を示す回路構成図である。
【図２】図１に示す増幅器の構成を示す回路構成図である。
【図３】図１に示す実施例における動作タイミングを説明するタイミングチャートである。
【図４】従来の出力電圧監視回路付きレギュレータの実施例の構成を示す回路構成図である。
【図５】図４に示す従来のレギュレータにおける動作タイミングを説明するタイミングチャートである。
【図６】図４に示す従来の増幅器の構成を示す回路構成図である。
【符号の説明】
【００４５】
10  出力電圧監視回路付きレギュレータ
12  Vreg出力レギュレータ回路
16  増幅器
18、20  抵抗
22、24  NMOSトランジスタ
40  PMOSトランジスタ
42  NMOSトランジスタ
62  比較器
【図１】
2009282908.tif 000003
【図２】
2009282908.tif 000004
【図３】
2009282908.tif 000005
【図４】
2009282908.tif 000006
【図５】
2009282908.tif 000007
【図６】
2009282908.tif 000008