(57)【要約】      （修正有）【課題】１つの装置にて、２つ以上の工程を連続して行うことにより、デバイスを従来より短時間で、しかも効率的かつ低コストにて製造することが可能な強誘電体メモリ等のデバイスの製造方法及び製造装置を提供する。【解決手段】製造方法は、基板上１１に下部電極層となる第１の電極層１５を形成する第１の工程と、第１の電極層１５上に強誘電体層１６を形成する第２の工程と、強誘電体層１６上に上部電極層となる第２の電極層１７を形成する第３の工程と、第２の電極層１７上に所定のレジストパターン２１を有するマスク２０を形成する第４の工程と、マスク２０を用いて第１の電極層１５、強誘電体層１６及び第２の電極層１７を選択除去し記憶素子を形成する第５の工程と、マスク２０を除去する第６の工程と、を含み、少なくとも、第４の工程及び第５の工程、または第５の工程及び第６の工程を、減圧下にて連続して行う。【選択図】図２
2009266952.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１の電極層を形成する第１の工程と、
前記第１の電極層上に強誘電体層を形成する第２の工程と、
前記強誘電体層上に第２の電極層を形成する第３の工程と、
前記第２の電極層上に所定のパターンを有するマスクを形成する第４の工程と、
前記マスクを用いて、前記第１の電極層、前記強誘電体層及び前記第２の電極層を選択除去し、記憶素子を形成する第５の工程と、
前記マスクを除去する第６の工程と、を含み、
少なくとも、前記第４の工程及び前記第５の工程、または前記第５の工程及び前記第６の工程を、減圧下にて連続して行うことを特徴とするデバイスの製造方法。
【請求項２】
前記第４の工程及び前記第６の工程を常温にて行い、前記第５の工程を高温にて行うことを特徴とする請求項１記載のデバイスの製造方法。
【請求項３】
前記第４の工程、前記第５の工程及び前記第６の工程を減圧下にて連続して行うことを特徴とする請求項１または２記載のデバイスの製造方法。
【請求項４】
前記第５の工程の前段に、前記基板を予熱する工程を有することを特徴とする請求項１ないし３のいずれか１項記載のデバイスの製造方法。
【請求項５】
前記第５の工程と前記基板を予熱する工程とを、互いに異なるチャンバを用いて、かつ減圧下にて連続して行うことを特徴とする請求項４記載のデバイスの製造方法。
【請求項６】
前記第６の工程の後段に、この第６の工程を行ったチャンバとは異なるチャンバを用いて、前記基板に残留しているガスを除去する工程を有することを特徴とする請求項１ないし５のいずれか１項記載のデバイスの製造方法。
【請求項７】
前記第１の電極層及び前記第２の電極層は、白金、イリジウム、ルテニウム、ロジウム、パラジウム、オスミウム、酸化イリジウム、酸化ルテニウム、ルテニウム酸ストロンチウムの群から選択される１種または２種以上を含有し、
前記強誘電体層は、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＴＯ（Ｂｉ４Ｔｉ３Ｏ１２）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、ＢＴＯ（ＢａＴｉＯ３）の群から選択される１種であることを特徴とする請求項１ないし６のいずれか１項記載のデバイスの製造方法。
【請求項８】
強誘電体層を第１の電極層及び第２の電極層により挟持してなる積層構造のデバイスを基板上にて製造する装置であって、
基板を移載する移載機構を備えた移載チャンバと、この移載チャンバに連結された常温用エッチングチャンバ、高温用エッチングチャンバ及び１つ以上のロードロック室とを備え、
これら常温用エッチングチャンバ、高温用エッチングチャンバ及びロードロック室における前記基板の移載を前記移載機構により真空下にて連続して行うことを特徴とするデバイスの製造装置。
【請求項９】
前記搬送チャンバに、アッシングチャンバ、プレヒート用チャンバのいずれか一方、または双方を設け、
前記アッシングチャンバ、前記プレヒート用チャンバ、前記常温用エッチングチャンバ、前記高温用エッチングチャンバ及び前記ロードロック室における前記基板の移載を前記移載機構により真空下にて連続して行うことを特徴とする請求項８記載のデバイスの製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスの製造方法及び製造装置に関し、更に詳しくは、ＦｅＲＡＭ（Ferroelectric Random Access Memory）とも称される強誘電体メモリの記憶素子、センサ、アクチュエータ、発振器、フィルタ等の圧電素子等のデバイスを作製する際に用いて好適なデバイスの製造方法及び製造装置に関するものである。
【背景技術】
【０００２】
従来より知られている不揮発性メモリの一種に、ＦｅＲＡＭ（Ferroelectric Random Access Memory）とも称される強誘電体メモリがある。
この強誘電体メモリは、基板の下地層上に、下部電極層、強誘電体層及び上部電極層からなる積層構造の記憶素子が形成されたもので、下部電極層と上部電極層との間に所定の電圧を印加することにより強誘電体層に自発分極を発生させ、この自発分極により情報の書き込みや消去を行うものである。
この強誘電体メモリは、従来のフラッシュメモリと比べて、より低電圧かつより高速で情報の書き込みや消去を行うことができるという特徴がある。
【０００３】
この強誘電体メモリを製造する場合、マスクは常温エッチングによりパターニングすることができるが、記憶素子は常温エッチングではパターニングすることができないために、高温エッチングによりパターニングする必要がある。
従来の製造方法としては、基板上に、絶縁体からなる下地層を成膜し、この下地層上にＰｔ等の貴金属からなる下部電極層、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）からなる強誘電体層、Ｐｔ等の貴金属からなる上部電極層を順次成膜して積層膜とし、この積層膜上に酸化ケイ素等からなるマスク材層を積層し、このマスク材層に常温エッチングを施すことにより所定のパターンのマスクを形成し、その後、別の装置を用いて、前記積層膜に高温エッチングを施すことにより、下部電極層、強誘電体層及び上部電極層からなる積層構造の記憶素子を形成する方法がある（例えば、特許文献１等参照）。
【特許文献１】特開２００６−３４４７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来の強誘電体メモリの製造方法では、マスク材層をパターニングするのに常温エッチング装置を用い、積層膜をパターニングするのに高温エッチング装置を用いているために、常温エッチングが終わった基板を一旦、常温エッチング装置から取り出し、この基板を高温エッチング装置内に再度セッティングする必要があり、工程が煩雑になるとともに、装置構成も複雑になるという問題点があった。
【０００５】
本発明は、上記の課題を解決するためになされたものであって、１つの装置にて、マスクを形成する工程、記憶素子を形成する工程、マスクを除去する工程のうち２つ以上の工程を連続して行うことにより、従来と比べて工程を短縮するとともに、装置構成を簡単化し、よって、デバイスを従来より短時間で、しかも効率的かつ低コストにて製造することが可能なデバイスの製造方法及び製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者等は、第１の電極層、強誘電体層及び第２の電極層を備えた積層構造のデバイスの製造方法及び製造装置について鋭意検討を行った結果、マスクを形成する工程、記憶素子を形成する工程、マスクを除去する工程のうち２つ以上の工程を減圧下にて連続して行うこととすれば、デバイスの工程を簡略化するとともに、装置構成を簡単化することができ、よって、デバイスを従来より短時間で、しかも効率的かつ低コストにて製造することができることを見出し、本発明を完成するに至った。
【０００７】
すなわち、本発明のデバイスの製造方法は、基板上に第１の電極層を形成する第１の工程と、前記第１の電極層上に強誘電体層を形成する第２の工程と、前記強誘電体層上に第２の電極層を形成する第３の工程と、前記第２の電極層上に所定のパターンを有するマスクを形成する第４の工程と、前記マスクを用いて、前記第１の電極層、前記強誘電体層及び前記第２の電極層を選択除去し、記憶素子を形成する第５の工程と、前記マスクを除去する第６の工程と、を含み、少なくとも、前記第４の工程及び前記第５の工程、または前記第５の工程及び前記第６の工程を、減圧下にて連続して行うことを特徴とする。
【０００８】
このデバイスの製造方法では、少なくとも、第４の工程及び第５の工程、または第５の工程及び第６の工程を、減圧下にて連続して行うことにより、連続する２つ以上の工程間に、基板を別の工程に移す等の余分な工程が無くなり、その結果、工程が短縮され、製造工程に係るコストも低減される。これにより、デバイスを従来より短時間で、しかも効率的かつ低コストにて製造することが可能になる。
【０００９】
本発明のデバイスの製造方法では、前記第４の工程及び前記第６の工程を常温にて行い、前記第５の工程を高温にて行うことが好ましい。
前記第４の工程、前記第５の工程及び前記第６の工程を減圧下にて連続して行うことが好ましい。
前記第５の工程の前段に、前記基板を予熱する工程を有することが好ましい。
前記第５の工程と前記基板を予熱する工程とを、互いに異なるチャンバを用いて、かつ減圧下にて連続して行うことが好ましい。
前記第６の工程の後段に、この第６の工程を行ったチャンバとは異なるチャンバを用いて、前記基板に残留しているガスを除去する工程を有することが好ましい。
【００１０】
前記第１の電極層及び前記第２の電極層は、白金、イリジウム、ルテニウム、ロジウム、パラジウム、オスミウム、酸化イリジウム、酸化ルテニウム、ルテニウム酸ストロンチウムの群から選択される１種または２種以上を含有し、前記強誘電体層は、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＴＯ（Ｂｉ４Ｔｉ３Ｏ１２）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、ＢＴＯ（ＢａＴｉＯ３）の群から選択される１種であることが好ましい。
【００１１】
本発明のデバイスの製造装置は、強誘電体層を第１の電極層及び第２の電極層により挟持してなる積層構造のデバイスを基板上にて製造する装置であって、基板を移載する移載機構を備えた移載チャンバと、この移載チャンバに連結された常温用エッチングチャンバ、高温用エッチングチャンバ及び１つ以上のロードロック室とを備え、これら常温用エッチングチャンバ、高温用エッチングチャンバ及びロードロック室における前記基板の移載を前記移載機構により真空下にて連続して行うことを特徴とする。
【００１２】
このデバイスの製造装置では、基板を移載する移載機構を備えた移載チャンバに、常温用エッチングチャンバ、高温用エッチングチャンバ及び１つ以上のロードロック室を連結し、これら常温用エッチングチャンバ、高温用エッチングチャンバ及びロードロック室における前記基板の移載を前記移載機構により真空下にて連続して行うこととしたことにより、１台の装置により、常温エッチング、高温エッチング等を真空下にて連続して行うことが可能になる。また、従来の複数の装置を用いた場合と比べて、これらの装置間の移動に要する時間及びコスト、後工程の装置を立ち上げるための時間及びコスト等が削減される。
これにより、デバイスを従来より短時間で、しかも効率的かつ低コストにて製造することが可能になる。
【００１３】
本発明のデバイスの製造装置では、前記搬送チャンバに、アッシングチャンバ、プレヒート用チャンバのいずれか一方、または双方を設け、前記アッシングチャンバ、前記プレヒート用チャンバ、前記常温用エッチングチャンバ、前記高温用エッチングチャンバ及び前記ロードロック室における前記基板の移載を前記移載機構により真空下にて連続して行うこととしてもよい。
【発明の効果】
【００１４】
本発明のデバイスの製造方法によれば、第２の電極層上に所定のパターンを有するマスクを形成する第４の工程、前記マスクを用いて、前記第１の電極層、前記強誘電体層及び前記第２の電極層を選択除去し、記憶素子を形成する第５の工程、前記マスクを除去する第６の工程のうち、少なくとも、第４の工程及び第５の工程、または第５の工程及び第６の工程を、減圧下にて連続して行うこととしたので、製造工程を短縮することができ、製造工程に係るコストも低減することができる。したがって、デバイスを従来より短時間で、しかも効率的かつ低コストにて製造することができる。
【００１５】
本発明のデバイスの製造装置によれば、基板を移載する移載機構を備えた移載チャンバに、常温用エッチングチャンバ、高温用エッチングチャンバ及び１つ以上のロードロック室を連結し、これら常温用エッチングチャンバ、高温用エッチングチャンバ及びロードロック室における前記基板の移載を前記移載機構により真空下にて連続して行うこととしたので、１台の装置により、常温エッチング、高温エッチング等を真空下にて連続して行うことができ、これら全工程に要する時間及びコストを削減することができる。したがって、デバイスを従来より短時間で、しかも効率的かつ低コストにて製造することができる。
【発明を実施するための最良の形態】
【００１６】
本発明のデバイスの製造方法及び製造装置を実施するための最良の形態について説明する。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
また、以下の説明に用いられる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
【００１７】
図１は、本発明の一実施形態のデバイスの製造装置である高温常温エッチング装置を示す模式図である。
この高温常温エッチング装置１は、シリコン基板上の多層膜をドライエッチングすることにより、強誘電体を一対の電極により挟持してなる積層構造のデバイス、すなわちＦｅＲＡＭ（Ferroelectric Random Access Memory）とも称される強誘電体メモリの記憶素子を形成する装置であり、シリコン基板を移載する移載機構（図示略）を備えた平面視正六角形状の移載チャンバ２と、この移載チャンバ２の側壁に連結された常温用エッチングチャンバ３、高温用エッチングチャンバ４、アッシングチャンバ５、プレヒート用チャンバ６、搬入用ロードロック室７及び搬出用ロードロック室８と、オートローダ９とから構成されている。
【００１８】
移載チャンバ２は、搬入用ロードロック室７から搬入したシリコン基板を、製造工程の順序に従って、常温用エッチングチャンバ３、高温用エッチングチャンバ４、アッシングチャンバ５、プレヒート用チャンバ６に移載するためのもので、これらの工程を真空下にて連続して行うためのものである。
常温用エッチングチャンバ３は、１０℃〜８０℃という常温の範囲でドライエッチングを行うためのもので、例えば、マスク、下地層等をドライエッチングする際に好適に用いられる。
【００１９】
高温用エッチングチャンバ３は、２５０℃〜４５０℃という高温でドライエッチングを行うためのもので、例えば、多層膜をドライエッチングして強誘電体メモリの記憶素子を形成する際に好適に用いられる。
アッシングチャンバ５は、ホトレジスト等の有機膜を除去するためのものである。
プレヒート用チャンバ６は、多層膜付きシリコン基板を高温用エッチングチャンバ３に移載する前に、この多層膜付きシリコン基板を所定の温度に予熱するためのものである。
これら移載チャンバ２と、常温用エッチングチャンバ３〜プレヒート用チャンバ６とを連結することにより、常温用エッチングチャンバ３〜プレヒート用チャンバ６を真空下にて連続して使用することができるようになっている。
【００２０】
次に、この高温常温エッチング装置１を用いて強誘電体メモリの記憶素子を形成する方法について、図１及び図２に基づき説明する。
まず、図２（ａ）に示すように、シリコン基板１１の表面に、スパッタ法により、酸化ケイ素（ＳｉＯ２）層１２、窒化チタン（ＴｉＮ）層１３を順次成膜し、積層構造の下地層１４とする。この酸化ケイ素（ＳｉＯ２）層１２はＣＶＤ法により成膜してもよい。
次いで、この下地層１４上に、スパッタ法により、下部電極層（第１の電極層）１５、強誘電体層１６、上部電極層（第２の電極層）１７を順次成膜し、積層構造の記憶素子層１８とする。この強誘電体層１６は、ゾル・ゲル法等の塗布法あるいはＣＶＤ法等により成膜してもよい。
【００２１】
下部電極層１５及び上部電極層１７を構成する導体材料としては、白金、イリジウム、ルテニウム、ロジウム、パラジウム、オスミウム、酸化イリジウム、酸化ルテニウム、ルテニウム酸ストロンチウムの群から選択される１種または２種以上を含有した貴金属含有電極材料が好ましい。
強誘電体層１６を構成する強誘電体材料としては、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＴＯ（Ｂｉ４Ｔｉ３Ｏ１２）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、ＢＴＯ（ＢａＴｉＯ３）の群から選択される１種が好ましい。
【００２２】
次いで、この記憶素子層１８上に、スパッタ法により、窒化チタン（ＴｉＮ）層１９、マスクとなる酸化ケイ素（ＳｉＯ２）層２０を順次成膜し、この酸化ケイ素（ＳｉＯ２）層２０上にマスク材料であるホトレジスト２１を塗布し、このホトレジスト２１を露光・現像することにより、記憶素子の形成領域に所定のパターンのマスク２１ａを形成する。
このようにして、高温常温エッチング用の多層膜付き基板が得られる。
【００２３】
次いで、この多層膜付き基板を、オートローダ９及び搬入用ロードロック室７を介して移載チャンバ２に搬入し、この移載チャンバ２の移載機構により常温用エッチングチャンバ３に移載する。
この常温用エッチングチャンバ３では、図２（ｂ）に示すように、シリコン基板１１の温度を常温、例えば１０℃〜８０℃に保持し、マスク２１ａを用いて酸化ケイ素層２０にドライエッチングを施し、マスク２１ａと同一パターンの酸化ケイ素からなるマスク２０ａを形成する。
【００２４】
このエッチングガスとしては、例えば、アルゴン（Ａｒ）とパーフルオロカーボンガスと酸素（Ｏ２）ガスとの混合ガスが好適である。
この混合ガスにおけるアルゴン（Ａｒ）と、パーフルオロカーボンガス（ＣＧ）と、酸素（Ｏ２）ガスとの流量比（Ａｒ：ＣＧ：Ｏ２）は、４０〜１００：１０：１〜３が好ましい。また、この混合ガスの圧力は、０．３Ｐａ〜３Ｐａが好ましい。
【００２５】
このパーフルオロカーボンガスとしては、パーフルオロメタン（ＣＦ４）、パーフルオロエタン（Ｃ２Ｆ６）、パーフルオロプロパン（Ｃ３Ｆ８）、ヘキサフルオロブタン（Ｃ４Ｆ６）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、ペルフルオロシクロペンテン（Ｃ５Ｆ８）等が好適に用いられる。特に、酸化ケイ素層２０のエッチングレートが高くかつマスク２１ａがエッチングされ難いことを考慮すると、炭素の割合が高いヘキサフルオロブタン（Ｃ４Ｆ６）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、ペルフルオロシクロペンテン（Ｃ５Ｆ８）が好適である。
【００２６】
次いで、図２（ｃ）に示すように、シリコン基板１１の温度を常温、例えば１０℃〜８０℃に保持したまま、マスク２１ａ、２０ａを用いて窒化チタン層１９にドライエッチングを施し、マスク２１ａ、２０ａと同一パターンの窒化チタン層１９ａを形成する。
【００２７】
このエッチングガスとしては、ハロゲン系ガスが好ましく、例えば、塩素（Ｃｌ２）ガスと塩化ホウ素（ＢＣｌ３）ガスとの混合ガスが好適である。
この混合ガスにおける塩素（Ｃｌ２）ガスと塩化ホウ素（ＢＣｌ３）ガスとの流量比（Ｃｌ２：ＢＣｌ３）は、２：０〜３が好ましい。また、この混合ガスの圧力は、０．３Ｐａ〜３Ｐａが好ましい。
次いで、この多層膜付き基板をアッシングチャンバ５に移載し、マスク２１ａにアッシングを施して除去する。
【００２８】
次いで、この多層膜付き基板をプレヒート用チャンバ６に移載し、シリコン基板１１の温度が、例えば２５０℃〜４５０℃の範囲になるように予熱する。
次いで、この予熱された多層膜付き基板を高温用エッチングチャンバ４に移載し、図２（ｄ）に示すように、シリコン基板１１の温度を、例えば２５０℃〜４５０℃の範囲に保持し、マスク２０ａを用いて記憶素子層１８に高温ドライエッチングを施す。
【００２９】
まず、マスク２０ａを用いて上部電極層１７に高温ドライエッチングを施し、マスク２０ａと同一パターンの上部電極１７ａを形成する。
このエッチングガスとしては、ハロゲン系ガスが好ましく、例えば、臭化水素（ＨＢｒ）ガスと酸素（Ｏ２）ガスとの混合ガスが好適である。
この混合ガスにおける臭化水素（ＨＢｒ）ガスと、酸素（Ｏ２）ガスとの流量比（ＨＢｒ：Ｏ２）は、１：２〜６が好ましい。また、この混合ガスの圧力は、０．３Ｐａ〜３Ｐａが好ましい。
【００３０】
次いで、マスク２０ａを用いて強誘電体層１６に高温ドライエッチングを施し、マスク２０ａと同一パターンの強誘電体層１６ａを形成する。
このエッチングガスとしては、ハロゲン系ガスが好ましく、例えば、アルゴン（Ａｒ）と塩化ホウ素（ＢＣｌ３）ガスとの混合ガスが好適である。
この混合ガスにおけるアルゴン（Ａｒ）と塩化ホウ素（ＢＣｌ３）ガスとの流量比（Ａｒ：ＢＣｌ３）は、０〜３：１が好ましい。また、この混合ガスの圧力は、０．３Ｐａ〜３Ｐａが好ましい。
【００３１】
次いで、上部電極１７ａと同様に、マスク２０ａを用いて下部電極層１５に高温ドライエッチングを施し、マスク２０ａと同一パターンの下部電極１５ａを形成する。
このエッチングガスとしては、上部電極１７ａと同様、ハロゲン系ガス、例えば、臭化水素（ＨＢｒ）ガスと酸素（Ｏ２）ガスとの混合ガスが好適である。
この混合ガスにおける臭化水素（ＨＢｒ）ガスと、酸素（Ｏ２）ガスとの流量比（ＨＢｒ：Ｏ２）は、１：２〜６が好ましい。また、この混合ガスの圧力は、０．３Ｐａ〜３Ｐａが好ましい。
このようにして、積層構造の記憶素子１８ａを形成することができる。
【００３２】
次いで、この多層膜付き基板を常温用エッチングチャンバ３に移載し、図２（ｅ）に示すように、シリコン基板１１の温度を常温、例えば１０℃〜８０℃に保持し、マスク２０ａに常温ドライエッチングを施し、マスク２０ａを除去する。
このエッチングガスとしては、ハロゲン系ガス、例えば、アルゴン（Ａｒ）とパーフルオロカーボンガスとの混合ガスが好適である。このパーフルオロカーボンガス（ＣＧ）としては、パーフルオロメタン（ＣＦ４）が好ましい。
この混合ガスにおけるアルゴン（Ａｒ）と、パーフルオロカーボンガス（ＣＧ）との流量比（Ａｒ：ＣＧ）は、１〜９：１が好ましい。また、この混合ガスの圧力は、０．３Ｐａ〜３Ｐａが好ましい。
【００３３】
次いで、シリコン基板１１の温度を常温、例えば２０℃〜８０℃に保持したまま、窒化チタン層１９ａ及び窒化チタン層１３に常温ドライエッチングを施し、窒化チタン層１９ａ及び窒化チタン層１３の露出部分を除去する。
このエッチングガスとしては、ハロゲン系ガスが好ましく、例えば、アルゴン（Ａｒ）と塩素（Ｃｌ２）ガスとの混合ガスが好適である。
この混合ガスにおけるアルゴン（Ａｒ）と塩素（Ｃｌ２）ガスとの流量比（Ａｒ：Ｃｌ２）は、０〜２：１が好ましい。また、この混合ガスの圧力は、０．３Ｐａ〜３Ｐａが好ましい。
これにより、酸化ケイ素層１２のうち記憶素子１８ａ以外の部分が露出することとなる。
【００３４】
次いで、この多層膜付き基板をアッシングチャンバ５に移載し、この多層膜付き基板に残留している混合ガス中の塩素（Ｃｌ２）ガスを除去する。
以上により、シリコン基板１１の表面に、酸化ケイ素層１２を介して、下部電極１５ａ、強誘電体層１６ａ及び上部電極１７ａを順次積層してなる記憶素子１８ａを形成することができる。
この記憶素子１８ａが形成されたシリコン基板は、搬出用ロードロック室８及びオートローダ９を介して外部に取り出される。
【００３５】
以上説明したように、本実施形態の強誘電体メモリの記憶素子の形成方法によれば、常温ドライエッチング、高温ドライエッチング、アッシング、プレヒート等の工程を真空下にて連続して行うこととしたので、工程間の移動時間等を大幅に短縮することができ、製造工程を大幅に短縮することができる。したがって、製造工程に係るコストも大幅に低減することができる。
また、酸化ケイ素からなるマスク２０ａを形成する工程（図２（ｂ））、窒化チタン層１９ａを形成する工程（図２（ｃ））及び記憶素子層１８に高温ドライエッチングを施す工程（図２（ｄ））を減圧下にて連続して行うこともでき、また、記憶素子層１８に高温ドライエッチングを施す工程（図２（ｄ））及びマスク２０ａを除去する工程（図２（ｅ））を減圧下にて連続して行うこともできる。
その結果、強誘電体メモリの記憶素子を従来より短時間で、しかも効率的かつ低コストにて製造することができる。
【００３６】
本実施形態の高温常温エッチング装置によれば、移載チャンバ２と、この移載チャンバ２の側壁に連結された常温用エッチングチャンバ３、高温用エッチングチャンバ４、アッシングチャンバ５、プレヒート用チャンバ６、搬入用ロードロック室７及び搬出用ロードロック室８と、オートローダ９とにより構成したので、１台の装置により、常温ドライエッチング、高温ドライエッチング、アッシング、プレヒート等の工程を真空下にて連続して行うことができ、これら全工程に要する時間及びコストを削減することができる。したがって、強誘電体メモリの記憶素子を従来より短時間で、しかも効率的かつ低コストにて製造することができる。
【００３７】
なお、本実施形態では、本発明のデバイスの製造装置として高温常温エッチング装置を例に取り説明したが、このエッチング装置は、基板を移載する移載機構を備えた移載チャンバに、常温用エッチングチャンバ、高温用エッチングチャンバ及び１つ以上のロードロック室を連結したものであればよく、上記の高温常温エッチング装置以外の構成のエッチング装置に対しても適用可能であることはもちろんである。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態の高温常温エッチング装置を示す模式図である。
【図２】本発明の一実施形態の強誘電体メモリの記憶素子の形成方法を示す過程図である。
【符号の説明】
【００３９】
１  高温常温エッチング装置
２  移載チャンバ
３  常温用エッチングチャンバ
４  高温用エッチングチャンバ
５  アッシングチャンバ
６  プレヒート用チャンバ
７  搬入用ロードロック室
８  搬出用ロードロック室
９  オートローダ
１１  シリコン基板
１２  酸化ケイ素層
１３  窒化チタン層
１４  下地層
１５  下部電極層
１５ａ  下部電極
１６、１６ａ  強誘電体層
１７  上部電極層
１７ａ  上部電極
１８  記憶素子層
１８ａ  記憶素子
１９、１９ａ  窒化チタン層
２０  酸化ケイ素層
２０ａ  マスク
２１  ホトレジスト
２１ａ  マスク
【図１】
2009266952.tif 000003
【図２】
2009266952.tif 000004