(57)【要約】【課題】本発明は、高価な構成を必要とすることなく、ＢＤ信号と基本クロックの位相差を検出するとともに、ＢＤ信号の周期ずれを精度良く検出することにより、より精度の高い偏向器の動作を実現する画像形成装置を提供する。【解決手段】本画像形成装置は、ＢＤ信号と基本クロックとの位相差を検出するとともに、検出された位相差を用いてＢＤ信号の周期を導出し、位相差及び周期ずれを解消するように偏向器の動作を制御する。具体的に、本画像形成装置は、例えば、当該位相差を検出するために、直列に接続された複数の遅延回路に対してＢＤ信号を入力し、各遅延回路から出力されるＢＤ信号のタイミングで基本クロックの値を記憶し、記憶されたデータを用いて当該位相差を検出する。【選択図】図５
2009196179.tif 000002
【特許請求の範囲】
【請求項１】
画像形成装置であって、
光を照射する照射手段と、
像担持体を走査して静電潜像を形成するために、照射された光を前記像担持体に向けて偏向する偏向手段と、
前記像担持体の近傍に配置され、前記偏向手段による１走査ごとに、偏向された光を検出して検出信号を出力する光検出手段と、
前記画像形成装置の基本クロックと前記検出信号との位相差を検出する位相差検出手段と、
検出された前記位相差から前記検出信号の周期を導出する周期導出手段と、
検出された前記位相差を解消するとともに、導出された前記検出信号の周期と予め定められた理想の周期との差を解消するように前記偏向手段の動作を制御する制御手段と
を備えることを特徴とする画像形成装置。
【請求項２】
前記位相差検出手段は、
直列に接続された複数の遅延回路を備え、前記検出信号を入力とし、１つの遅延回路で予め定められた時間である遅延時間だけ該検出信号を遅延させて接続された次の遅延回路に入力させることで、該検出信号を該遅延時間刻みで遅延させて出力する遅延手段と、
前記検出信号又は遅延された該検出信号が各遅延回路から出力されるタイミングごとに、前記基本クロックのＨｉｇｈ又はＬｏｗを示す値を記憶する記憶手段と、
前記記憶手段に記憶されたデータを用いて前記検出信号と前記基本クロックの位相差を算出する算出手段と
を備えることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記算出手段は、
前記記憶手段に記憶された値のうち、Ｈｉｇｈを示す値が連続する個数とＬｏｗを示す値が連続する個数とをカウントするカウント手段と、
カウントされたＨｉｇｈを示す値が連続する個数と、該Ｈｉｇｈを示す値に続いて記憶されたＬｏｗを示す値が連続する個数とを加算した値に、前記遅延時間を乗算した値から、前記基本クロックの周期を決定する周期決定手段と、
決定された前記基本クロックの周期から逆算して前記遅延時間を決定する遅延時間決定手段と、
カウントされた前記連続する個数及び決定された前記遅延時間を用いて、前記検出信号及び前記基本クロックにおける位相差を決定する位相差決定手段とを備え、
前記周期導出手段は、
所定のタイミングで出力された第１検出信号と基本クロックとの前記位相差と、該第１検出信号の次に出力された第２検出信号と前記基本クロックとの前記位相差との差分時間を、該第１検出信号が出力されてから該第２検出信号が出力されるまでの間に発生した該基本クロックの個数に決定された該基本クロックの周期を乗算した値に加算して、前記検出信号の周期を導出することを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記位相差検出手段は、
直列に接続された複数の遅延回路を備え、前記検出信号を入力とし、１つの遅延回路で予め定められた時間である遅延時間だけ該検出信号を遅延させて接続された次の遅延回路に入力させることで、該検出信号を前記遅延時間刻みで遅延させて出力する遅延手段と、
前記基本クロックの立ち上がりタイミング又は立ち下がりタイミングごとに、各遅延回路から出力されるＨｉｇｈ又はＬｏｗを示す値を記憶する記憶手段と、
前記記憶手段に記憶されたデータを用いて前記検出信号と前記基本クロックの位相差を算出する算出手段と
を備えることを特徴とする請求項１に記載の画像形成装置。
【請求項５】
前記算出手段は、
前記記憶手段に記憶された値のうち、各基本クロックの立ち上がりタイミングごとにＨｉｇｈを示す値の個数をカウントするカウント手段と、
所定のタイミングで発生された第１基本クロックの立ち上がりタイミングでの前記個数と該第１基本クロックの次に発生された第２基本クロックの立ち上がりタイミングでの前記個数との差分に、前記遅延時間を乗算した値から、前記基本クロックの周期を決定する周期決定手段と、
決定された前記基本クロックの周期から逆算して前記遅延時間を決定する遅延時間決定手段と、
前記第１基本クロックの立ち上がりタイミングでの前記個数及び決定された前記遅延時間を用いて、前記検出信号及び前記基本クロックにおける位相差を決定する位相差決定手段とを備え、
前記周期導出手段は、
所定のタイミングで出力された第１検出信号と基本クロックとの前記位相差と、該第１検出信号の次に出力された第２検出信号と基本クロックとの前記位相差との差分時間を、該第１検出信号が出力されてから該第２検出信号が出力されるまでの間に発生した前記基本クロックの個数に決定された該基本クロックの周期を乗算した値に加算して、前記検出信号の周期を導出することを特徴とする請求項４に記載の画像形成装置。
【請求項６】
前記位相差検出手段は、
直列に接続された複数の遅延回路を備え、前記基本クロックを入力とし、１つの遅延回路で予め定められた時間である遅延時間だけ該基本クロックを遅延させて接続された次の遅延回路に入力させることで、該基本クロックを前記遅延時間刻みで遅延させて出力する遅延手段と、
前記検出信号が出力されるタイミングで、前記基本クロック及び遅延された該基本クロックのＨｉｇｈ又はＬｏｗを示す値を記憶する記憶手段と、
前記記憶手段に記憶されたデータを用いて前記検出信号と前記基本クロックの位相差を算出する算出手段と
を備えることを特徴とする請求項１に記載の画像形成装置。
【請求項７】
前記記憶手段に記憶された値のうち、Ｈｉｇｈを示す値が連続する個数とＬｏｗを示す値が連続する個数とをカウントするカウント手段と、
カウントされたＨｉｇｈを示す値が連続する個数と、該Ｈｉｇｈを示す値に続いて記憶されたＬｏｗを示す値が連続する個数とを加算した値に、前記遅延時間を乗算した値から、前記基本クロックの周期を決定する周期決定手段と、
決定された前記基本クロックの周期から逆算して前記遅延時間を決定する遅延時間決定手段と、
カウントされた前記Ｈｉｇｈを示す値が連続する個数、決定された前記遅延時間及び決定された前記基本クロックの周期を用いて、前記検出信号及び前記基本クロックにおける位相差を決定する位相差決定手段とを備え、
前記周期導出手段は、
所定のタイミングで出力された第１検出信号と基本クロックとの前記位相差と、該第１検出信号の次に出力された第２検出信号と基本クロックとの前記位相差との差分時間を、該第１検出信号が出力されてから該第２検出信号が出力されるまでの間に発生した前記基本クロックの個数に決定された該基本クロックの周期を乗算した値に加算して、前記検出信号の周期を導出することを特徴とする請求項６に記載の画像形成装置。
【請求項８】
スキャナ制御装置であって、
光を照射する照射手段と、
照射された光を偏向する偏向手段と、
前記偏向手段による１走査ごとに、偏向された光を検出して検出信号を出力する光検出手段と、
前記スキャナ制御装置の基本クロックと前記検出信号との位相差を検出する位相差検出手段と、
検出された前記位相差から前記検出信号の周期を導出する周期導出手段と、
検出された前記位相差を解消するとともに、導出された前記検出信号の周期と予め定められた理想の周期との差を解消するように前記偏向手段の動作を制御する制御手段と
を備えることを特徴とするスキャナ制御装置。
【請求項９】
光を照射する照射手段と、像担持体を走査して静電潜像を形成するために、照射された光を前記像担持体に向けて偏向する偏向手段と、前記像担持体の近傍に配置され、前記偏向手段による１走査ごとに、偏向された光を検出して検出信号を出力する光検出手段とを備える画像形成装置の制御方法であって、
前記画像形成装置の基本クロックと前記検出信号との位相差を検出するステップと、
検出された前記位相差から前記検出信号の周期を導出するステップと、
検出された前記位相差を解消するとともに、導出された前記検出信号の周期と予め定められた理想の周期との差を解消するように前記偏向手段の動作を制御するステップと
を実行することを特徴とする画像形成装置の制御方法。
【請求項１０】
光を照射する照射手段と、照射された光を偏向する偏向手段と、前記偏向手段による１走査ごとに、偏向された光を検出して検出信号を出力する光検出手段とを備えるスキャナ制御装置の制御方法であって、
前記スキャナ制御装置の基本クロックと前記検出信号との位相差を検出するステップと、
検出された前記位相差から前記検出信号の周期を導出するステップと、
検出された前記位相差を解消するとともに、導出された前記検出信号の周期と予め定められた理想の周期との差を解消するように前記偏向手段の動作を制御するステップと
を実行することを特徴とするスキャナ制御装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光偏向器を制御する画像形成装置、スキャナ制御装置及びその制御方法に関するものである。
【背景技術】
【０００２】
レーザービームプリンタなどの画像形成装置は、例えば、偏向器で光ビームを走査して感光体に静電潜像を形成する方式を採用している。この方式では、光ビームの主走査方向の位置と書き込み信号とを同期させる必要がある。この同期制御を行うために、一般的にはＢＤ（Ｂｅａｍ Ｄｅｔｅｃｔ）信号が使用される。ＢＤ信号は、偏向器によるスキャン領域からわずかに外れた位置に配置された光検出器から出力される。具体的に、偏向器により走査された光ビームは、感光体上を走査し、スキャン領域から外れ、光検出器を通過する。光検出器は、光ビームを検出すると、ＢＤ信号を出力する。光ビームは、このＢＤ信号の検出から常に同じタイミングで感光体の所定の位置を通過する。したがって、画像形成装置は、ＢＤ信号にタイミングを合わせて画像の書き出しを行うことで書き出し位置を正確にあわせることが可能となる。実際にはＢＤ信号を検知してから所定時間経過後に画素クロックを駆動することで走査毎に書き込みの位置合わせを行う。
【０００３】
しかし、画像形成装置の基本クロックとＢＤ信号とは、一般に、パルス幅が異なるため、位相がずれている。そのため、意図した書き出し位置に誤差が生じ、形成した画像の精度が低下するという問題がある。図１５は、ＢＤ信号と基本クロックとのタイミングを示すタイミングチャートである。しかし、図１５に示すように、ＢＤ信号と基本クロックとは、一般的に位相がずれている。上述したような画像形成装置では、図１５に示すＢＤ信号と基本クロックとの位相差を考慮していないため、画像書き込み位置に位相差分のずれが生じてしまう。この位相ずれを極力小さくする方法として基本クロックの周波数を大きくすることが考えられる。しかし、この方法では、より高価な水晶振動子が必要となるため、コストが増大してしまう。
【０００４】
特許文献１には、位相ずれを補正する方法として遅延回路を使用する同期クロック信号の発生装置が提案されている。具体的に、当該発生装置は、水晶発振子を用いて安定した非同期クロック信号を発生する。また、当該発生装置は、発生させた非同期クロック信号を直列に接続された複数の遅延素子の初段に与え、各遅延出力をＤ型フリップフロップのデータ入力端子Ｄに入力する。さらに、当該発生装置は、基準信号をフリップフロップのクロック入力端子ＣＫに共通に与えて、基準信号が例えばローレベルからハイレベルに変化した時点における遅延クロック信号のレベルをフリップフロップに記憶する。その後、当該発生装置は、基準信号とストアしてラッチされたフリップフロップ出力Ｑとの位相差が最小となる遅延クロック信号を同期信号として選択する。特許文献１に記載の方法によれば、基本クロック（非同期クロック信号）の周期よりも小さなＢＤ信号と基本クロック（基準信号）との時間誤差も補正可能となり、より精度の良い画像書き出しを行うことが可能となる。
【０００５】
また、特許文献２には、２つの信号の位相差時間を導出する微小時間の測定方法が提案されている。当該測定方法では、直列に遅延素子を接続し、素子の入力端に第１信号を入力する。さらに、当該測定方法では、各素子の出力端の出力信号に応じて第２信号を各々ラッチする多数個のデータ記憶部を備えた遅延計測回路を用いて２つの信号の時間差が測定される。具体的に、当該測定方法は、第１及び第２信号としてパルスを入力し、両パルス信号の時間差を求める。次に、一方のパルスを微小時間だけずらして再度入力し、ずらしたことで時間差がどれだけ変わるかを導出し、素子の遅延量を逆算する。特許文献２に記載の測定方法によれば、２つの信号の位相差をより精度良く導出することができ、また、チップ間における遅延回路の遅延量のバラツキを考慮にいれた位相差を導出できる。
【特許文献１】特開平０８−３３０９４９号公報
【特許文献２】特開平１１−１３３１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来技術には以下に記載する問題がある。従来技術においては、２つの信号の位相ずれについては、解消できているものの、１つの信号、例えば、ＢＤ信号の周期のずれは考慮されていない。通常、偏向器は走査毎に等速運動をしているわけではなく、環境の影響（風、機器振動など）により多少の動作誤差が生じている。そのため、ＢＤ信号の周期がずれるという問題があり、画像の精度を低下させてしまう。したがって、画像を精度良く形成するためにはこの動作誤差を小さくする必要がある。特に、ＭＥＭＳスキャナのようにイナーシャ（慣性力）の小さな偏向器ではこの動作誤差が大きくなる。誤差が大きくなるとそれに伴い画像の再現性も悪くなってしまうため、誤差を補正する必要がある。なお、ＭＥＭＳスキャナとは、ポリゴンミラーに比べて小型で消費電力が少ないなどの特徴がある共振型光偏向装置を示す。
【０００７】
特許文献１に記載の発生装置では、ＢＤ信号と基本クロックとの位相ずれの補正は行っているものの、ＢＤ信号の周期ずれ時間の導出は行っていない。したがって、位相ずれに対応してクロックを生成することで主走査方向の書き込みの同期を取ることはできるが、１走査毎の偏向器の動作誤差（ＢＤからＢＤまでの時間誤差）を正確に導出できないため偏向器の制御には適用できない。また、ポリゴンミラーなどの比較的イナーシャの大きい構成に関しては、ＢＤ信号の位相ずれをある程度無視することができるが、ＭＥＭＳスキャナなどイナーシャの小さい構成に関しては無視することができず、往復走査毎に動作制御をかける必要がある。つまり、ＢＤ信号からＢＤ信号までの正確な時間を導出し、そのデータから偏向器（ＭＥＭＳスキャナ）の動作にフィードバックをかける必要がある。
【０００８】
また、特許文献２に記載の測定方法においても、１つの信号の周期のずれについては考慮されていないため画像形成装置には適用することができない。また、パルスを微小時間ずらす場合に、当該ずらし量を正確に把握しておく必要があり、パルスを意図した分だけずらせることが前提条件となる。また、クロック（第１信号）と入力信号（第２信号）の位相差関係を保ったまま再度入力を行わなければならないため、ＢＤ信号のように走査毎に１度しか入力されないものには適用することができない。
【０００９】
本発明は、上述の問題に鑑みて成されたものであり、高価な構成を必要とすることなく、ＢＤ信号と基本クロックの位相差を検出するとともに、ＢＤ信号の周期ずれを精度良く検出することにより、より精度の高い偏向器の動作を実現する画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、例えば、画像形成装置として実現できる。画像形成装置は、光を照射する照射手段と、像担持体を走査して静電潜像を形成するために、照射された光を像担持体に向けて偏向する偏向手段と、像担持体の近傍に配置され、偏向手段による１走査ごとに、偏向された光を検出して検出信号を出力する光検出手段と、画像形成装置の基本クロックと検出信号との位相差を検出する位相差検出手段と、検出された位相差から検出信号の周期を導出する周期導出手段と、検出された位相差を解消するとともに、導出された検出信号の周期と予め定められた理想の周期との差を解消するように偏向手段の動作を制御する制御手段とを備えることを特徴とする。
【００１１】
また、本発明は、例えば、スキャナ制御装置として実現できる。スキャナ制御装置は、光を照射する照射手段と、照射された光を偏向する偏向手段と、偏向手段による１走査ごとに、偏向された光を検出して検出信号を出力する光検出手段と、スキャナ制御装置の基本クロックと検出信号との位相差を検出する位相差検出手段と、検出された位相差から検出信号の周期を導出する周期導出手段と、検出された位相差を解消するとともに、導出された検出信号の周期と予め定められた理想の周期との差を解消するように偏向手段の動作を制御する制御手段とを備えることを特徴とする。
【００１２】
また、本発明は、例えば、光を照射する照射手段と、像担持体を走査して静電潜像を形成するために、照射された光を像担持体に向けて偏向する偏向手段と、像担持体の近傍に配置され、偏向手段による１走査ごとに、偏向された光を検出して検出信号を出力する光検出手段とを備える画像形成装置の制御方法として実現できる。制御方法は、画像形成装置の基本クロックと検出信号との位相差を検出するステップと、検出された位相差から検出信号の周期を導出するステップと、検出された位相差を解消するとともに、導出された検出信号の周期と予め定められた理想の周期との差を解消するように偏向手段の動作を制御するステップとを実行することを特徴とする。
【００１３】
また、本発明は、例えば、光を照射する照射手段と、照射された光を偏向する偏向手段と、偏向手段による１走査ごとに、偏向された光を検出して検出信号を出力する光検出手段とを備えるスキャナ制御装置の制御方法として実現できる。制御方法は、スキャナ制御装置の基本クロックと検出信号との位相差を検出するステップと、検出された位相差から検出信号の周期を導出するステップと、検出された位相差を解消するとともに、導出された検出信号の周期と予め定められた理想の周期との差を解消するように偏向手段の動作を制御するステップとを実行することを特徴とする。
【発明の効果】
【００１４】
本発明は、例えば、高価な構成を必要とすることなく、ＢＤ信号と基本クロックの位相差を検出するとともに、ＢＤ信号の周期ずれを精度良く検出することにより、より精度の高い偏向器の動作を実現する画像形成装置を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念及び下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
【００１６】
［第１の実施形態］
以下では、図１乃至図６を参照して、第１の実施形態について説明する。図１は、第１の実施形態に係るスキャナ部を示す図である。ここでは、レーザプリンタの構成として、本発明に関するスキャナ部について主に説明する。したがって、レーザプリンタは、以下で説明する構成に加えて、他の構成を含んでもよい。
【００１７】
スキャナ部は、レーザービームプリンタに備えられ、光ビームを走査して像担持体である感光体１０２上に静電潜像を形成する。そのため、スキャナ部は、光ビーム照射器１０１、偏向器１０３、光検出器１０４、位相差検出器１０５、ＢＤ周期計算器１０６及び制御装置１０７を備える。
【００１８】
光ビーム照射器１０１は、偏向器１０３に対して光ビームを照射する。偏向器１０３は、照射された光ビームを偏向させ、感光体１０２上を走査する。偏向器１０３には、例えば、ポリゴンミラーやＭＥＭＳスキャナなどが採用される。光検出器１０４は、光を検出するとパルス信号（検出信号）を発生させる。以下では、この検出信号をＢＤ信号と称す。また、光検出器１０４は、感光体１０２の近傍に配置される。具体的に、光検出器１０４は、偏向器１０３が偏向する光ビームが走査される走査線上で感光体１０２の画像形成領域からわずかに外れた位置に配置される。位相差検出器１０５は、入力されたＢＤ信号とディジタル回路の基準のクロックとなる基本クロックとの位相差を検出する。ＢＤ周期計算器１０６は、周期導出手段として機能し、入力された信号からＢＤ信号が検出されてから次のＢＤ信号が検出されるまでの時間（周期）を計算する。制御装置１０７は、計算されたＢＤ周期に基づき、偏向器１０３の動作制御を行う。
【００１９】
次に、図２を参照して、位相差検出器１０５について詳細に説明する。図２は、第１の実施形態に係る位相差検出器１０５の詳細な構成を示す図である。
【００２０】
位相差検出器１０５は、遅延回路群２０１、記憶装置２０２及び位相差算出装置２０３を備える。遅延回路群２０１は、遅延手段として機能し、入力された信号（ＢＤ信号）を予め定められた時間遅延させるための遅延回路２０１１、２０１２、２０１３・・・２０１ｎを備える。これらの遅延回路２０１１〜２０１ｎは、図２に示すように、直列に接続される。したがって、遅延回路群２０１は、遅延手段として機能し、１つの遅延回路で予め定められた時間だけ信号を遅延させて接続された次の遅延回路に入力させることで、当該信号を予め定められた遅延時間刻みで遅延させて出力する。
【００２１】
記憶装置２０２は、記憶手段として機能し、遅延されたＢＤ信号の各変化点において、基本クロックのＨｉｇｈ又はＬｏｗを示す値を保持する。位相差算出装置２０３は、算出手段として機能し、記憶装置２０２に記憶されたデータから遅延回路２０１１〜２０１ｎの遅延量を導出し、さらにＢＤ信号と基本クロックとの位相差（位相ずれ）を計算する。また、算出手段として機能する位相差算出装置２０３は、カウント手段、周期決定手段、遅延時間決定手段及び位相差決定手段として機能する。各手段の機能については、後述する。また、ここで、遅延量とは、入力された信号が各遅延回路によって遅延される予め定められた時間である遅延時間を示す。以下では、遅延された各ＢＤ信号を図２で示すようにＤ１、Ｄ２、Ｄ３・・・Ｄｎで表すこととする。
【００２２】
ここで、上述の構成においてＢＤ信号が検出されてから次のＢＤ信号が検出されるまでの時間の導出方法について説明する。まず、光ビーム照射器１０１によって照射された光ビームが偏向器１０３により偏向され、感光体１０２上を主走査方向に走査する。その後、感光体１０２上を走査する光ビームは、画像形成領域から外れ、所定時間経過後、光検出器１０４に到達する。
【００２３】
光を検出すると、光検出器１０４は、ＢＤ信号を出力する。出力されたＢＤ信号は、位相差検出器１０５とＢＤ周期計算器１０６に入力される。位相差検出器１０５に入力されたＢＤ信号は、遅延回路２０１１と記憶装置２０２とに入力される。遅延回路２０１１に入力されたＢＤ信号は、微小時間ｄ遅延された後に、次の遅延回路２０１２と記憶装置２０２とに入力される。同様に、順次、遅延回路へと入力され遅延信号は、次の遅延回路と記憶装置２０２とに入力される。
【００２４】
記憶装置２０２に入力されたＢＤ信号及び遅延信号Ｄ１〜Ｄｎは、ラッチ信号として使用され、基本クロックを順次ラッチし、複数のＨｉｇｈ（以下、Ｈと称す。）及びＬｏｗ（以下、Ｌと称す。）のデータを保持する。図３は、第１の実施形態に係るデータ保持の様子を示す図である。図３では、ＢＤ信号及び遅延信号の立ち上がりで基本クロックをラッチしている。ここで、ＢＤ信号と基本クロックとの位相差をｔ、基本クロックの周期をｃｔ、遅延量をｄとする。また、３０１は、基本クロックのタイミングを示す。３０２は、ＢＤ信号のタイミングを示す。３０３乃至３０７は、それぞれ遅延信号Ｄ１〜Ｄｎを示す。
【００２５】
図３に示すように、基本クロックの値は、Ｈ又はＬが連続して保持される。基本クロックの１周期内で遅延信号が立ち上がる個数は、Ｈが連続する個数と、それと隣り合うＬが連続する個数を加算した数となる。ただし、ＢＤ信号がラッチした値から始まるＨ又はＬの連続するブロック及びＤｎがラッチした値で終わる連続ブロックは含まない。
【００２６】
次に、図４を参照して記憶装置２０２が保持する値の一例を説明し、その例におけるＢＤ信号の周期を計算する処理について図５を参照して説明する。図４は、第１の実施形態に係る記憶装置２０２が保持するデータの一例を示す図である。
【００２７】
図４に示すように、記憶装置２０２に保持されたＨ又はＬが連続する個数を、保持された順にｎ１、ｎ２、ｎ３、ｎ４、・・・、ｎｄとする。なお、図４に示す最初にラッチされた値（Ｈ）は、ＢＤ信号に合わせてラッチした値を示す。一方、最後にラッチされた値（Ｌ）は、遅延信号Ｄｎに合わせてラッチされた値を示す。
【００２８】
図５は、第１の実施形態に係るＢＤ信号の周期を計算する処理手順を示すフローチャートである。なお、以下では、ＢＤ信号が検出されてから次のＢＤ信号が検出されるまでの時間をＢＤＣと称す。また、以下で説明する処理は、位相差算出装置２０３及びＢＤ周期計算器１０６によって実行される。
【００２９】
ステップＳ５０１において、位相差算出装置２０３は、カウント手段として機能し、記憶装置２０２が保持した値からＨ又はＬが連続する個数ｎ１〜ｎｄをカウントする。続いて、ステップＳ５０２において、位相差算出装置２０３は、カウントされた個数ｎ２〜ｎｄ−１を使用して基本クロックの周期ｃｔの取りうる範囲を特定する。即ち、位相差算出装置２０３は、ＢＤ信号の立ち上がりに合わせてラッチした値を含む連続する個数ｎ１と、最後にラッチされた値を含む連続する個数ｎｄを除いた個数ｎ２〜ｎｄ−１から基本クロックの周期ｃｔの取りうる範囲を特定する。具体的に、位相差算出装置２０３は、Ｈのブロックと隣り合うＬのブロックを合わせた値に遅延量ｄを乗算した値から基本クロックの周期ｃｔの取りうる範囲を特定する。例えば、位相差算出装置２０３は、ｄ（ｎ２＋ｎ３−１）＜ｃｔ＜ｄ（ｎ２＋ｎ３＋１）を満たす範囲を周期ｃｔの取りうる範囲として特定する。
【００３０】
次に、ステップＳ５０３において、位相差算出装置２０３は、周期決定手段として機能し、Ｓ５０２で特定した周期ｃｔの複数の取りうる範囲のうち、一番短い範囲を周期ｃｔの取りうる範囲として決定する。ここで決定した周期ｃｔは、ｘｄ＜ｃｔ＜ｙｄで表わされる。続いて、ステップＳ５０４において、位相差算出装置２０３は、Ｓ５０３で決定した周期ｃｔの範囲から逆算して遅延量ｄの取りうる範囲を特定する。ここで、特定された遅延量ｄの取りうる範囲は、ｃｔ／ｙ＜ｄ＜ｃｔ／ｘで表される。さらに、ステップＳ５０５において、位相差算出装置２０３は、遅延時間決定手段として機能し、Ｓ５０４で特定した遅延量ｄの取りうる範囲内で遅延量ｄを決定する。例えば、位相差算出装置２０３は、ｄ＝（１／２）＊（ｃｔ／ｙ＋ｃｔ／ｘ）の式によって遅延量ｄを算出する。ここでは、遅延量ｄの範囲の中央値を算出しているが、範囲内であればどの値をとってもよい。
【００３１】
次に、ステップＳ５０６において、位相差算出装置２０３は、位相差ｔの取りうる範囲を特定する。ここで、位相差ｔとは、ＢＤ信号が立ち上がったタイミングから基本クロックが最初に立ち上がったタイミングまでの差を示す。したがって、位相差ｔの取りうる範囲は、ＢＤ信号でラッチをかけた値から数えて、遅延信号によってラッチした値がＬからＨに切り替わるまでの個数から特定される。具体的に、位相差ｔの取りうる範囲は、ｄ（ｎ１＋ｎ２−１）＜ｔ＜ｄ（ｎ１＋ｎ２＋１）で与えられる。続いて、ステップＳ５０７において、位相差算出装置２０３は、位相差決定手段として機能し、Ｓ５０６で特定した位相差ｔの取りうる範囲内で位相差ｔを決定する。例えば、位相差算出装置２０３は、ｔ＝（１／２）＊（（ｎ１＋ｎ２）＊（ｃｔ／ｙ＋ｃｔ／ｘ））の式によって位相差ｔを算出する。ここでは、位相差ｔの取りうる範囲の中央値を算出しているが、範囲内であればどの値をとってもよい。
【００３２】
次に、ステップＳ５０８において、位相差算出装置２０３は、決定した位相差ｔをＢＤ周期計算器１０６へ入力する。ＢＤ周期計算器１０６は１つ前のＢＤ信号と基本クロックとの位相差をあらかじめ保持しておき、位相差ｔとともに、遅延の無いＢＤ信号が入力される。ここで、ＢＤ信号と基本クロックとの関係を図６に示す。図６は、ＢＤ信号と基本クロックのタイミングを示すタイミングチャートである。図６に示すｔｂは、最初のＢＤ信号の立ち上がりから基本クロックが立ち上がるまでの位相差を示す。一方、ｔは、次のＢＤ信号が立ち上がってから基本クロックが立ち上がるまでの位相差を示す。
【００３３】
ステップＳ５０９において、ＢＤ周期計算器１０６は、あるＢＤ信号（第１検出信号）の検出から次のＢＤ信号（第２検出信号）の検出までの時間（ＢＤＣ）を当該時間内に発生した基本クロックの個数と周期から導出する。具体的に、ＢＤ周期計算器１０６は、ＢＤＣ＝ｃｔ×ｎの式を用いてＢＤＣを算出する。続いて、ステップＳ５１０において、ＢＤ周期計算器１０６は、前のＢＤ信号（第１検出信号）と基本クロックとの位相差と、次のＢＤ信号（第２検出信号）と基本クロックとの位相差との差分時間を使用してＳ５０９で算出したＢＤＣを補正する。具体的に、ＢＤ周期計算器１０６は、上述したｔｂとｔとの差分を用いてＢＤＣを補正する。したがって、Ｓ５０９及びＳ５１０において、ＢＤ周期計算器１０６は、ＢＤＣ＝ｃｔ×ｎ＋ｔｂ−ｔの式を用いてＢＤＣを算出する。ここで、ｔｂ−ｔが上述の差分時間を示す。その後、算出されたＢＤＣが制御装置１０７に入力される。
【００３４】
制御装置１０７は、入力されたＢＤＣの値と、予め定められた理想のＢＤＣの値とを比較することでＢＤ信号の周期ずれ（周期差）を算出する。ここで、制御装置１０７は、予め定められた理想のＢＤＣの値ではなく、以前に入力されたＢＤＣの値を用いてＢＤ信号の周期ずれを算出してもよい。さらに、制御装置１０７は、決定された位相差を解消するとともに、算出したＢＤ信号の周期ずれを解消するように偏向器１０３の動作を制御する。これにより、本画像形成装置は、主走査方向に精度の良い画像を形成することができる。
【００３５】
以上説明したように、本実施形態に係る画像形成装置は、ＢＤ信号と基本クロックとの位相差を検出するとともに、検出された位相差を用いてＢＤ信号の周期を導出し、位相差及び周期ずれを解消するように偏向器の動作を制御する。具体的に、本実施形態では、当該位相差を検出するために、直列に接続された複数の遅延回路に対してＢＤ信号を入力し、各遅延回路から出力されるＢＤ信号のタイミングで基本クロックの値を記憶し、記憶されたデータを用いて当該位相差を検出する。このように、本画像形成装置は、当該位相差に加えて、ＢＤ信号の周期ずれも考慮した偏向器の動作制御を行うことで、イナーシャ（慣性力）の小さいＭＥＭＳスキャナを採用した画像形成装置であっても、精度良く画像を形成することができる。また、本画像形成装置は、検出した位相差を用いて、容易にＢＤ信号の周期を計算することできる。したがって、本画像形成装置は、処理速度の低下を招くことなく、精度の良い画像形成を提供することができる。
【００３６】
なお、本発明は、上述の実施形態に限らず様々な変形が可能である。例えば、本画像形成装置は、上述の記憶されたデータを用いて、遅延回路によって信号が遅延される遅延時間を算出する。この場合、本画像形成装置は、算出した遅延時間を用いて、位相差及び周期ずれを算出してもよい。したがって、本画像形成装置は、半導体のプロセス条件（ドープ量、熱など）により遅延回路のチップ間における遅延時間誤差がある場合においても、その遅延量を算出し、基本クロックとＢＤ信号の位相差をより精度良く導出することができる。
【００３７】
［第２の実施形態］
次に、図７乃至図１０を参照して、第２の実施形態について説明する。本実施形態は、第１の実施形態と基本クロック及びＢＤ信号の位相差を検出する方法が異なる。したがって、他の構成については、第１の実施形態と同様であるため説明を省略する。
【００３８】
まず、図７及び図８を参照して、本実施形態に係る位相差検出器７００について説明する。図７は、第２の実施形態に係る位相差検出器７００の詳細な構成を示す図である。図８は、第２の実施形態に係るデータ保持の様子を示す図である。
【００３９】
位相差検出器７００は、遅延回路群７０１、記憶装置７０２及び位相差算出装置７０３を備える。遅延回路群７０１は、遅延手段として機能し、入力された信号（ＢＤ信号）を微小時間遅延させるための遅延回路７０１１、７０１２、７０１３・・・７０１ｎを備える。これらの遅延回路７０１１〜７０１ｎは、図７に示すように、直列に接続される。
【００４０】
記憶装置７０２は、記憶手段として機能し、基本クロックの変化点における各遅延されたＢＤ信号の値を保持する。即ち、本実施形態では、第１の実施形態と異なり、基本クロックをラッチ信号として用いて、各遅延回路において遅延されたＢＤ信号の値を保持する。図８に示す例では、基本クロックの立ち上がりタイミングが各遅延されたＢＤ信号をラッチするタイミングとなる。図８に示すように、ＢＤ信号が立ち上がってから基本クロックに従ってラッチする時間をＳ０、Ｓ１、Ｓ２、Ｓ３とする。もちろん、このサンプル数は４つでなくてもよい。また、ラッチタイミングとしては、基本クロックの立ち下がりとしてもよい。
【００４１】
位相差算出装置７０３は、算出手段として機能し、記憶装置７０２に記憶されたデータから遅延回路７０１１〜７０１ｎの遅延量を導出し、さらにＢＤ信号と基本クロックとの位相差（位相差）を計算する。また、算出手段として機能する位相差算出装置７０３は、カウント手段、周期決定手段、遅延時間決定手段及び位相差決定手段として機能する。各手段の機能については、後述する。以下では、遅延された各ＢＤ信号を図７で示すようにＤ１、Ｄ２、Ｄ３・・・Ｄｎで表すこととする。
【００４２】
ここで、上述の構成においてＢＤ信号が検出されてから次のＢＤ信号が検出されるまでの時間の導出方法について説明する。まず、光ビーム照射器１０１によって照射された光ビームが偏向器１０３により偏向され、感光体１０２上を主走査方向に走査する。その後、感光体１０２上を走査する光ビームは、画像形成領域から外れ、所定時間経過後、光検出器１０４に到達する。
【００４３】
光を検出すると、光検出器１０４は、ＢＤ信号を出力する。出力されたＢＤ信号は、位相差検出器７００とＢＤ周期計算器１０６に入力される。位相差検出器７００に入力されたＢＤ信号は、遅延回路７０１１と記憶装置７０２とに入力される。遅延回路７０１１に入力されたＢＤ信号は、微小時間ｄ遅延された後に、次の遅延回路７０１２と記憶装置７０２とに入力される。同様に、順次、遅延回路へと入力され遅延信号は、次の遅延回路と記憶装置７０２とに入力される。
【００４４】
図８に示すように、記憶装置７０２に入力されたＢＤ信号及び遅延信号Ｄ１〜Ｄｎは、基本クロックの立ち上がり（Ｓ０〜Ｓ３）において、それぞれラッチされる。これにより、複数のＨｉｇｈ及びＬｏｗのデータが複数のサンプルとして保持される。例えば、図８では、Ｓ０のタイミングにおいて、ＢＤ信号及び遅延信号Ｄ１の値であるＨｉｇｈが記憶装置７０２にラッチされ、遅延信号Ｄ２〜Ｄｎの値であるＬｏｗが記憶装置７０２にラッチされる。ここでは、基本クロックの立ち上がりタイミングでラッチされている例を説明しているが、立ち下がりタイミングでラッチしてもよい。
【００４５】
ここで、ＢＤ信号と基本クロックとの位相差をｔ、基本クロックの周期をｃｔ、遅延量をｄとする。また、図８において、８０１は、基本クロックのタイミングを示す。８０２は、ＢＤ信号のタイミングを示す。８０３乃至８０６は、それぞれ遅延信号Ｄ１〜Ｄｎを示す。
【００４６】
次に、図９を参照して、記憶装置７０２が保持する値の一例を説明し、その例におけるＢＤ信号の周期を計算する処理について図１０を参照して説明する。図９は、第２の実施形態に係る記憶装置７０２が保持するデータの一例を示す図である。
【００４７】
以下では、基本クロックの立ち上がり（Ｓ０〜Ｓ３）において、図９に示すようにＢＤ信号及び遅延信号Ｄ１〜Ｄｎの値が記憶装置７０２にラッチされることとする。また、基本クロックの立ち上がり（Ｓ０〜Ｓ２）ごとのＨの個数をそれぞれ、ｎ０、ｎ１、ｎ２個と示す。
【００４８】
図１０は、第２の実施形態に係るＢＤ信号の周期を計算する処理手順を示すフローチャートである。また、以下で説明する処理は、位相差算出装置７０３及びＢＤ周期計算器１０６によって実行される。
【００４９】
ステップＳ１００１において、位相差算出装置７０３は、カウント手段として機能し、基本クロックの立ち上がり（Ｓ０〜Ｓ２）時において、記憶装置７０２にラッチされた値のＨの個数（ｎ０〜ｎ２）をカウントする。続いて、ステップＳ１００２において、位相差算出装置７０３は、カウントされた個数ｎ０〜ｎ２を使用して基本クロックの周期ｃｔの取りうる範囲を特定する。具体的に、位相差算出装置７０３は、ラッチした各タイミングにおいてＢＤ信号及び各遅延信号Ｄ１〜Ｄｎが立ち上がる個数の差分に遅延量ｄを乗算した値から基本クロックの周期ｃｔの取りうる範囲を特定する。ここで、Ｓ０（第１基本クロック）とＳ１（第２基本クロック）の間に遅延信号が立ち上がる数はｎ０とｎ１の差分となる。また、Ｓ０とＳ２の間に遅延信号が立ち上がる数はｎ０とｎ２の差となる。したがって、周期ｃｔの１周期の取りうる範囲を特定する場合、位相差算出装置７０３は、例えば、ｄ（ｎ１−ｎ０−１）＜ｃｔ＜ｄ（ｎ１−ｎ０＋１）を満たす範囲を周期ｃｔの取りうる範囲として特定する。
【００５０】
次に、ステップＳ１００３において、位相差算出装置７０３は、周期決定手段として機能し、Ｓ１００２で特定した周期ｃｔの複数の取りうる範囲のうち、一番短い範囲を周期ｃｔの範囲として決定する。ここで決定した周期ｃｔは、ｘｄ＜ｃｔ＜ｙｄで表わされる。続いて、ステップＳ１００４において、位相差算出装置７０３は、Ｓ１００３で決定した周期ｃｔの取りうる範囲から逆算して遅延量ｄの取りうる範囲を特定する。ここで、決定された遅延量ｄは、ｃｔ／ｙ＜ｄ＜ｃｔ／ｘで表される。さらに、ステップＳ１００５において、位相差算出装置７０３は、遅延時間決定手段として機能し、Ｓ１００４で導出した遅延量ｄの取りうる範囲内で遅延量ｄを決定する。例えば、位相差算出装置７０３は、ｄ＝（１／２）＊（ｃｔ／ｙ＋ｃｔ／ｘ）の式によって遅延量ｄを算出する。ここでは、遅延量ｄの範囲の中央値を算出しているが、範囲内であればどの値をとってもよい。
【００５１】
次に、ステップＳ１００６において、位相差算出装置７０３は、位相差ｔの取りうる範囲を特定する。ここで、位相差ｔとは、ＢＤ信号が立ち上がったタイミングから基本クロックが最初に立ち上がったタイミングまでの差を示す。したがって、位相差ｔの取りうる範囲は、Ｓ０のタイミングでＨとなっていた遅延信号の個数（ｎ０）から導出される。具体的に、位相差ｔの取りうる範囲は、ｄ（ｎ０−１）＜ｔ＜ｄ（ｎ０＋１）で与えられる。続いて、ステップＳ１００７において、位相差算出装置７０３は、位相差決定手段として機能し、Ｓ１００６で特定した位相差ｔの取りうる範囲内で位相差ｔを決定する。例えば、位相差算出装置７０３は、ｔ＝（１／２）＊（ｎ０＊（ｃｔ／ｙ＋ｃｔ／ｘ））の式によって位相差ｔを算出する。ここでは、位相差ｔの取りうる範囲の中央値を算出しているが、範囲内であればどの値をとってもよい。
【００５２】
ステップＳ１００８において、位相差算出装置７０３は、導出した位相差ｔをＢＤ周期計算器１０６へと入力する。以降のＢＤ周期計算器１０６の処理であるＳ１００９及びＳ１０１０は、第１の実施形態で説明したＳ５０９及びＳ５１０の処理と同様であるため説明を省略する。
【００５３】
以上説明したように、本実施形態に係る画像形成装置は、ＢＤ信号と基本クロックとの位相差を検出するとともに、検出された位相差を用いてＢＤ信号の周期を導出し、位相差及び周期ずれを解消するように偏向器の動作を制御する。具体的に、本実施形態では、当該位相差を検出するために、直列に接続された複数の遅延回路に対してＢＤ信号を入力し、各基本クロックのタイミングに合わせて各遅延回路から出力されるＢＤ信号の値を記憶し、当該位相差を検出する。このように、本画像形成装置は、当該位相差に加えて、ＢＤ信号の周期ずれも考慮した偏向器の動作制御を行うことで、イナーシャ（慣性力）の小さいＭＥＭＳスキャナを採用した画像形成装置であっても、精度良く画像を形成することができる。また、本画像形成装置は、検出した位相差を用いて、容易にＢＤ信号の周期を計算することできる。したがって、本画像形成装置は、処理速度の低下を招くことなく、精度の良い画像形成を提供することができる。
【００５４】
なお、本発明は、上述の実施形態に限らず様々な変形が可能である。例えば、本画像形成装置は、上述の記憶されたデータを用いて、遅延回路によって信号が遅延される遅延時間を算出する。この場合、本画像形成装置は、算出した遅延時間を用いて、位相差及び周期ずれを算出してもよい。したがって、本画像形成装置は、半導体のプロセス条件（ドープ量、熱など）により遅延回路のチップ間における遅延時間誤差がある場合においても、その遅延量を算出し、基本クロックとＢＤ信号の位相差をより精度良く導出することができる。
【００５５】
［第３の実施形態］
次に、図１１乃至図１４を参照して、第３の実施形態について説明する。本実施形態は、第１及び第２の実施形態と基本クロック及びＢＤ信号の位相差を検出する方法が異なる。したがって、他の構成については、第１の実施形態と同様であるため説明を省略する。
【００５６】
まず、図１１及び図１２を参照して、本実施形態に係る位相差検出器１１００について説明する。図１１は、第３の実施形態に係る位相差検出器１１００の詳細な構成を示す図である。図１２は、第３の実施形態に係るデータ保持の様子を示す図である。
【００５７】
位相差検出器１１００は、遅延回路群１１０１、記憶装置１１０２及び位相差算出装置１１０３を備える。遅延回路群１１０１には、第１及び第２の実施形態と異なり、基本クロックが入力信号として入力される。また、遅延回路群１１０１は、遅延手段として機能し、入力された基本クロックを微小時間遅延させるための遅延回路１１０１１、１１０１２、１１０１３・・・１１０１ｎを備える。これらの遅延回路１１０１１〜１１０１ｎは、図１１に示すように直列に接続される。
【００５８】
記憶装置１１０２は、記憶手段として機能し、ＢＤ信号が出力されるタイミングで各遅延された基本クロックの値を保持する。即ち、本実施形態は、ＢＤ信号をラッチ信号として用い、各遅延回路において遅延された基本クロックの値を保持する。図１２に示す例では、ＢＤ信号の立ち上がりタイミング（出力タイミング）が各遅延された基本クロックの値をラッチするタイミングとなる。
【００５９】
位相差算出装置１１０３は、算出手段として機能し、記憶装置１１０２に記憶されたデータから遅延回路１１０１１〜１１０１ｎの遅延量を導出し、さらにＢＤ信号と基本クロックとの位相差（位相差）を計算する。また、算出手段として機能する位相差算出装置１１０３は、カウント手段、周期決定手段、遅延時間決定手段及び位相差決定手段として機能する。各手段の機能については、後述する。以下では、遅延された各ＢＤ信号を図１１で示すようにＤ１、Ｄ２、Ｄ３・・・Ｄｎで表すこととする。
【００６０】
ここで、上述の構成においてＢＤ信号が検出されてから次のＢＤ信号が検出されるまでの時間の導出方法について説明する。まず、光ビーム照射器１０１によって照射された光ビームが偏向器１０３により偏向され、感光体１０２上を主走査方向に走査する。その後、感光体１０２上を走査する光ビームは、画像形成領域から外れ、所定時間経過後、光検出器１０４に到達する。
【００６１】
光を検出すると、光検出器１０４は、ＢＤ信号を出力する。出力されたＢＤ信号は、位相差検出器１１００とＢＤ周期計算器１０６に入力される。また、位相差検出器１１００には、基本クロックも入力される。位相差検出器１１００に入力された基本クロックは、遅延回路１１０１１と記憶装置１１０２とに入力される。遅延回路１１０１１に入力された基本クロックは、微小時間ｄ遅延された後に、次の遅延回路１１０１２と記憶装置１１０２とに入力される。同様に、順次、遅延回路へと入力され遅延信号は、次の遅延回路と記憶装置１１０２とに入力される。
【００６２】
図１２に示すように、記憶装置１１０２に入力された基本クロック及び遅延信号Ｄ１〜Ｄｎは、ＢＤ信号の出力タイミングにおいて、それぞれラッチされる。これにより、複数のＨｉｇｈ及びＬｏｗのデータが複数のサンプルとして保持される。例えば、図１２では、ＢＤ信号の出力タイミングにおいて、基本クロック、遅延信号Ｄ１の値であるＬｏｗが記憶装置１１０２にラッチされ、遅延信号Ｄ２〜Ｄ４の値であるＨｉｇｈが記憶装置１１０２にラッチされる。遅延信号Ｄ５以降の値も同様に記憶装置１１０２にラッチされる。
【００６３】
ここで、ＢＤ信号と基本クロックとの位相差をｔ、基本クロックの周期をｃｔ、遅延量をｄとする。また、図１２において、１２０１は、ＢＤ信号のタイミングを示す。１２０２は、基本クロックのタイミングを示す。１２０３乃至１２０８は、それぞれ遅延信号Ｄ１〜Ｄｎを示す。
【００６４】
次に、図１３を参照して、記憶装置１１０２が保持する値の一例を説明し、その例におけるＢＤ信号の周期を計算する処理について図１４を参照して説明する。図１３は、第３の実施形態に係る記憶装置１１０２が保持するデータの一例を示す図である。
【００６５】
図１３に示すように、記憶装置１１０２に保持されたＨ又はＬが連続する個数を、保持された順にｎ１、ｎ２、ｎ３、ｎ４、・・・、ｎｄとする。なお、図１３に示す最初にラッチされた値（Ｈ）は、基本クロックの値を示す。一方、最後にラッチされた値（Ｈ）は、遅延信号Ｄｎの値を示す。
【００６６】
図１４は、第３の実施形態に係るＢＤ信号の周期を計算する処理手順を示すフローチャートである。また、以下で説明する処理は、位相差算出装置１１０３及びＢＤ周期計算器１０６によって実行される。
【００６７】
ステップＳ１４０１において、位相差算出装置１１０３は、カウント手段として機能し、ＢＤ信号の出力タイミングにおいて、記憶装置１１０２にラッチされたＨ又はＬが連続する個数ｎ１〜ｎｄをカウントする。続いて、ステップＳ１４０２において、位相差算出装置１１０３は、カウントされた個数ｎ２〜ｎｄ−１を使用して基本クロックの周期ｃｔの取りうる範囲を特定する。即ち、位相差算出装置１１０３は、基本クロックをラッチした値を含む連続する個数ｎ１と、最後にラッチされたＤｎを含む連続する個数ｎｄを除いた個数ｎ２〜ｎｄ−１から基本クロックの周期ｃｔの取りうる範囲を特定する。具体的に、位相差算出装置１１０３は、Ｈのブロックと隣り合うＬのブロックを合わせた値に遅延量ｄを乗算した値から基本クロックの周期ｃｔの取りうる範囲を特定する。例えば、位相差算出装置１１０３は、ｄ（ｎ２＋ｎ３−１）＜ｃｔ＜ｄ（ｎ２＋ｎ３＋１）を満たす範囲を周期ｃｔの取りうる範囲として特定する。
【００６８】
次に、ステップＳ１４０３において、位相差算出装置１１０３は、周期決定手段として機能し、Ｓ１４０２で特定した周期ｃｔの複数の取りうる範囲のうち、一番短い範囲を周期ｃｔの範囲として決定する。ここで決定した周期ｃｔは、ｘｄ＜ｃｔ＜ｙｄで表わされる。続いて、ステップＳ１４０４において、位相差算出装置１１０３は、Ｓ１４０３で決定した周期ｃｔの範囲から逆算して遅延量ｄの取りうる範囲を決定する。ここで、決定された遅延量ｄは、ｃｔ／ｙ＜ｄ＜ｃｔ／ｘで表される。さらに、ステップＳ１４０５において、位相差算出装置１１０３は、遅延時間決定手段として機能し、Ｓ１４０４で導出した遅延量ｄの取りうる範囲内で遅延量ｄを決定する。例えば、位相差算出装置１１０３は、ｄ＝（１／２）＊（ｃｔ／ｙ＋ｃｔ／ｘ）の式によって遅延量ｄを算出する。ここでは、遅延量ｄの範囲の中央値を算出しているが、範囲内であればどの値をとってもよい。
【００６９】
次に、ステップＳ１４０６において、位相差算出装置１１０３は、位相差ｔの取りうる範囲を特定する。ここで、位相差ｔとは、ＢＤ信号が立ち上がったタイミングから基本クロックが最初に立ち上がったタイミングまでの差を示す。したがって、位相差ｔの取りうる範囲は、図１３の一番左から数えて、ＨからＬに切り替わるまでの個数に遅延量ｄを乗算した値を基本クロックの周期ｃｔから引くことで導出される。具体的に、位相差ｔの取りうる範囲は、ｃｔ−ｄ（ｎ１＋１）＜ｔ＜ｃｔ−ｄ（ｎ１−１）で与えられる。続いて、ステップＳ１４０７において、位相差算出装置１１０３は、位相差決定手段として機能し、Ｓ１４０６で特定した位相差ｔの取りうる範囲内で位相差ｔを決定する。例えば、位相差算出装置１１０３は、ｔ＝ｃｔ−（１／２）＊（ｎ１＊（ｃｔ／ｙ＋ｃｔ／ｘ））の式によって位相差ｔを算出する。ここでは、位相差ｔの取りうる範囲の中央値を算出しているが、範囲内であればどの値をとってもよい。
【００７０】
ステップＳ１４０８において、位相差算出装置１１０３は、導出した位相差ｔをＢＤ周期計算器１０６へと入力する。以降のＢＤ周期計算器１０６の処理であるＳ１４０９及びＳ１４１０は、第１の実施形態で説明したＳ５０９及びＳ５１０の処理と同様であるため説明を省略する。
【００７１】
以上説明したように、本実施形態に係る画像形成装置は、ＢＤ信号と基本クロックとの位相差を検出するとともに、検出された位相差を用いてＢＤ信号の周期を導出し、位相差及び周期ずれを解消するように偏向器の動作を制御する。具体的に、本実施形態では、当該位相差を検出するために、直列に接続された複数の遅延回路に対して基本クロックを入力し、ＢＤ信号の出力タイミングにおいて各遅延回路から出力される基本クロックの値を記憶し、記憶されたデータを用いて当該位相差を検出する。このように、本画像形成装置は、当該位相差に加えて、ＢＤ信号の周期ずれも考慮した偏向器の動作制御を行うことで、イナーシャ（慣性力）の小さいＭＥＭＳスキャナを採用した画像形成装置であっても、精度良く画像を形成することができる。また、本画像形成装置は、検出した位相差を用いて、容易にＢＤ信号の周期を計算することできる。したがって、本画像形成装置は、処理速度の低下を招くことなく、精度の良い画像形成を提供することができる。
【００７２】
なお、本発明は、上述の実施形態に限らず様々な変形が可能である。例えば、本画像形成装置は、上述の記憶されたデータを用いて、遅延回路によって信号が遅延される遅延時間を算出する。この場合、本画像形成装置は、算出した遅延時間を用いて、位相差及び周期ずれを算出してもよい。したがって、本画像形成装置は、半導体のプロセス条件（ドープ量、熱など）により遅延回路のチップ間における遅延時間誤差がある場合においても、その遅延量を算出し、基本クロックとＢＤ信号の位相差をより精度良く導出することができる。
【図面の簡単な説明】
【００７３】
【図１】第１の実施形態に係るスキャナ部を示す図である。
【図２】第１の実施形態に係る位相差検出器１０５の詳細な構成を示す図である。
【図３】第１の実施形態に係るデータ保持の様子を示す図である。
【図４】第１の実施形態に係る記憶装置２０２が保持するデータの一例を示す図である。
【図５】第１の実施形態に係るＢＤ信号の周期を計算する処理手順を示すフローチャートである。
【図６】ＢＤ信号と基本クロックのタイミングを示すタイミングチャートである。
【図７】第２の実施形態に係る位相差検出器７００の詳細な構成を示す図である。
【図８】第２の実施形態に係るデータ保持の様子を示す図である。
【図９】第２の実施形態に係る記憶装置７０２が保持するデータの一例を示す図である。
【図１０】第２の実施形態に係るＢＤ信号の周期を計算する処理手順を示すフローチャートである。
【図１１】第３の実施形態に係る位相差検出器１１００の詳細な構成を示す図である。
【図１２】第３の実施形態に係るデータ保持の様子を示す図である。
【図１３】第３の実施形態に係る記憶装置１１０２が保持するデータの一例を示す図である。
【図１４】第３の実施形態に係るＢＤ信号の周期を計算する処理手順を示すフローチャートである。
【図１５】ＢＤ信号と基本クロックとのタイミングを示すタイミングチャートである。
【符号の説明】
【００７４】
１０１：光ビーム照射器
１０２：感光体
１０３：偏向器
１０４：光検出器
１０５、７００、１１００：位相差検出器
１０６：ＢＤ周期計算器
１０７：制御装置
Ｄ１〜Ｄｎ：遅延信号
ｃｔ：クロック周期
ｔ：位相差
ｄ：遅延回路の遅延量
ＢＤ：Ｂｅａｍ Ｄｅｔｅｃｔ信号
Ｓ０〜Ｓ３：サンプリング時間
ｎ：所定のＢＤ信号から次のＢＤ信号までに発生した基本クロック数
ｎ１〜ｎｄ：ＨもしくはＬの連続する個数
【図１】
2009196179.tif 000003
【図２】
2009196179.tif 000004
【図３】
2009196179.tif 000005
【図４】
2009196179.tif 000006
【図５】
2009196179.tif 000007
【図６】
2009196179.tif 000008
【図７】
2009196179.tif 000009
【図８】
2009196179.tif 000010
【図９】
2009196179.tif 000011
【図１０】
2009196179.tif 000012
【図１１】
2009196179.tif 000013
【図１２】
2009196179.tif 000014
【図１３】
2009196179.tif 000015
【図１４】
2009196179.tif 000016
【図１５】
2009196179.tif 000017