(57)【要約】【課題】レベルシフト回路において、回路面積の増加やプロセスコストの増大を招くことなく、入力信号の電源電圧を低電圧化した場合にも、レベルシフト動作を確実に実行可能にする。【解決手段】入力信号およびその反転信号を一対の相補信号としてゲートに受ける一対のＮ型トランジスタについて、単位ゲート幅サイズを小さくすることが可能なレイアウトを採用する。このレイアウト構成は、ドレイン４およびソース５を構成する、分割された複数の長方形の拡散領域１Ａ，１Ｂと、各拡散領域１Ａ，１Ｂの短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された、複数のゲート３とを備え、各ゲート３同士、各ドレイン４同士、および各ソース５同士が電気的に接続されている。【選択図】図４
2009065070.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受け、この入力信号の論理レベルを変換した出力信号を出力するレベルシフト回路であって、
第１の電源電圧によって動作し、前記入力信号およびその反転信号を、一対の相補信号として出力する低電圧側回路部と、
前記第１の電源電圧よりも高い第２の電源電圧によって動作し、前記低電圧側回路部から出力された前記一対の相補信号をゲートに受ける一対のＮ型トランジスタを有し、前記出力信号を出力する高電圧側回路部とを備え、
前記一対のＮ型トランジスタは、それぞれ、
ドレインおよびソースを構成する、長方形の拡散領域と、
前記拡散領域に、当該拡散領域の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された複数のゲートとを備え、
各ゲート同士、各ドレイン同士、および各ソース同士が、電気的に接続されており、
前記拡散領域およびゲートをこれらに接するように包含する長方形領域を想定した場合に、ゲート長、拡散領域からのゲート突き出し長さ、ゲートからの拡散領域突き出し長さ、およびゲート間隔が同一であるとの条件下で、前記長方形領域において拡散領域の長辺の方向をゲート幅方向として配置されたレイアウトに比べて、総ゲート幅が小さい
ことを特徴とするレベルシフト回路。
【請求項２】
請求項１において、
各ドレインおよびソースに、コンタクトが形成されており、
各ドレインおよびソースに形成されたコンタクトの個数は、それぞれ、２個以下である
ことを特徴とするレベルシフト回路。
【請求項３】
請求項１において、
前記一対のＮ型トランジスタのいずれか一方がオフになるとき、当該Ｎ型トランジスタのリーク電流を遮断するリーク電流遮断回路を備えた
ことを特徴とするレベルシフト回路。
【請求項４】
入力信号を受け、この入力信号の論理レベルを変換した出力信号を出力するレベルシフト回路であって、
第１の電源電圧によって動作し、前記入力信号およびその反転信号を、一対の相補信号として出力する低電圧側回路部と、
前記第１の電源電圧よりも高い第２の電源電圧によって動作し、前記低電圧側回路部から出力された前記一対の相補信号をゲートに受ける一対のＮ型トランジスタを有し、前記出力信号を出力する高電圧側回路部とを備え、
前記Ｎ型トランジスタは、それぞれ、
ドレインおよびソースを構成する、分割された複数の長方形の拡散領域と、
前記各拡散領域に、それぞれ、当該拡散領域の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された、複数のゲートとを備え、
各ゲート同士、各ドレイン同士、および各ソース同士が、電気的に接続されている
ことを特徴とするレベルシフト回路。
【請求項５】
請求項４において、
前記各拡散領域は、その短辺の方向に並べて、配置されている
ことを特徴とするレベルシフト回路。
【請求項６】
請求項５において、
前記各拡散領域に配置された各ゲートは、隣り合う拡散領域に配置された各ゲートと、同一直線上に形成されている
ことを特徴とするレベルシフト回路。
【請求項７】
請求項４において、
各ドレインおよびソースに、コンタクトが形成されており、
各ドレインおよびソースに形成されたコンタクトの個数は、それぞれ、２個以下である
ことを特徴とするレベルシフト回路。
【請求項８】
請求項４において、
前記一対のＮ型トランジスタのいずれか一方がオフになるとき、当該Ｎ型トランジスタのリーク電流を遮断するリーク電流遮断回路を備えた
ことを特徴とするレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理レベルを変換するレベルシフト回路に関し、特に、低消費電力でありかつ低電圧動作を行う構成を有するものに関する。
【背景技術】
【０００２】
従来のレベルシフト回路として、例えばラッチ型レベルシフト回路が知られている。このレベルシフト回路を図１に示す。
【０００３】
図１のレベルシフト回路は、２個のＮ型トランジスタＮ５１，Ｎ５２と、ゲートが互いに双方のドレインに接続されたクロスカップル型の２個のＰ型トランジスタＰ５１，Ｐ５２と、インバータＩＮＶ５０とを備えている。インバータＩＮＶ５０は入力信号ＩＮを反転し、例えば１．５Ｖ等の低電圧源ＶＤＤで動作する。インバータＩＮＶ５０以外の素子は、例えば３．３Ｖ等の高電圧源ＶＤＤ３で動作する高電圧側の素子である。Ｎ型トランジスタＮ５１，Ｎ５２は、ソースが接地されると共に、互いに相補の信号、すなわち入力信号ＩＮおよびインバータＩＮＶ５０から出力された入力信号ＩＮの反転信号ＸＩＮを受ける。Ｐ型トランジスタＰ５１，Ｐ５２は、ソースが高電圧源ＶＤＤ３に接続され、ゲートは互いに相手方のドレインにクロスカップル接続され、ドレインが各々Ｎ型トランジスタＮ５１，Ｎ５２のドレインに接続されている。一方のＰ型トランジスタＰ５１とＮ型トランジスタＮ５１との接続点をノードＷ５１とし、他方のＰ型トランジスタＰ５２とＮ型トランジスタＮ５２との接続点をノードＷ５２とする。ノードＷ５２から出力信号ＯＵＴが出力される。
【０００４】
図１のレベルシフト回路の動作を説明する。定常時では、例えば入力信号ＩＮがＨ（ＶＤＤ）レベル、その反転信号ＸＩＮがＬ（ＶＳＳ）レベルのとき、Ｎ型トランジスタＮ５１はＯＮ、Ｎ型トランジスタ５２はＯＦＦ、Ｐ型トランジスタＰ５１はＯＦＦ、Ｐ型トランジスタＰ５２はＯＮの状態にある。また、一方のノードＷ５１はＬ（ＶＳＳ）レベル、他方のノードＷ５２はＨ（ＶＤＤ３）レベルにある。Ｎ型トランジスタＮ５１とＰ型トランジスタＰ５１、Ｎ型トランジスタＮ５２とＰ型トランジスタＰ５２は、各々相補的な関係にあるので、この定常時では電流は流れない。
【０００５】
その後、入力信号ＩＮがＬ（ＶＳＳ）レベルに変化し、状態遷移時になると、Ｎ型トランジスタＮ５１がＯＦＦ、Ｎ型トランジスタＮ５２はＯＮする。従って、高電圧源ＶＤＤ３からＯＮ状態のＰ型トランジスタＰ５２及びＮ型トランジスタＮ５２を経て接地へ貫通電流が流れ、ノードＷ５２の電位はＨ（ＶＤＤ３）レベルから低下し始める。ノードＷ５２の電位がＶＤＤ３−Ｖｔｐ（ＶｔｐはＰ型トランジスタＰ５１，Ｐ５２の閾値電圧）以下に低下すると、Ｐ型トランジスタＰ５１がＯＮし始め、ノードＷ５１の電位（Ｐ型トランジスタＰ５２のゲートの電位）は上昇して、Ｐ型トランジスタＰ５２のドレイン電流は少なくなり、ノードＷ５２の電位は一層低くなる。
【０００６】
最終的に、ノードＷ５１の電位はＨ（ＶＤＤ３）レベル、ノードＷ５２の電位はＬ（ＶＳＳ）レベルになり、貫通電流は流れなくなって、出力論理が反転し、次の入力信号ＩＮの変化待ち状態となる。以上、入力信号ＩＮがＨレベル（ＶＤＤ）からＬレベル（ＶＳＳ）に変化した場合について説明したが、その逆の場合も同様である。
【０００７】
その他のレベルシフト回路としては、例えば、特許文献１に記載されたものがある。
【特許文献１】特許第３４７７４４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１のレベルシフト回路において、Ｎ型トランジスタＮ５１，Ｎ５２のＯＮ動作時の電流が、クロスカップル接続されたＰ型トランジスタＰ５１，Ｐ５２のＯＮ動作時の電流よりも小さくなった場合、仮に入力信号ＩＮが“Ｈ”から“Ｌ”に変化したとき、出力信号ＯＵＴを“Ｌ”にすることができなくなる。したがって、レベルシフト回路が動作しなくなる。特に、低電圧源ＶＤＤが低電圧になるとＮ型トランジスタＮ５１，Ｎ５２の駆動能力が小さくなるので、低電圧でのレベルシフト回路の動作の確保が非常に厳しくなっている。
【０００９】
このようなレベルシフト回路において低電圧動作を確保するためには、例えば以下のような方法が考えられる。
【００１０】
Ｉ．チャージポンプ回路などの付加回路により、Ｎ型トランジスタＮ５１，Ｎ５２に入力される電圧を上げる。
【００１１】
II．Ｎ型トランジスタＮ５１，Ｎ５２に対し、注入条件などを変えて閾値電圧を下げる。
【００１２】
III．Ｎ型トランジスタＮ５１，Ｎ５２のゲート幅サイズを大きくする。
【００１３】
まず、Ｉについては、付加回路によりＮ型トランジスタＮ５１，Ｎ５２に入力される電圧を上げることによって、Ｎ型トランジスタＮ５１，Ｎ５２の駆動電流能力の低下を防ぐことができ、レベルシフタ回路の動作下限電圧を下げることが可能になる。しかし、付加回路を設けることによって、回路面積の増加を招くというデメリットが生じる。
【００１４】
次に、IIについては、Ｎ型トランジスタＮ５１，Ｎ５２の閾値電圧を下げることによって、Ｎ型トランジスタＮ５１，Ｎ５２の駆動電流能力を大きくすることができ、レベルシフト回路の動作下限電圧を下げることが可能になる。しかし、注入条件などを変更する必要があり、プロセスコストが大きくなるというデメリットがある。
【００１５】
最後に、IIIについては、ゲート幅サイズを大きくすることによって、Ｎ型トランジスタＮ５１，Ｎ５２の駆動電流能力を大きくすることができ、レベルシフト回路の動作下限電圧を下げることが可能になる。しかし、トランジスタサイズを大きくすることによって、回路面積の増加を招くというデメリットが生じる。
【００１６】
上述した問題は、図１の構成のようなレベルシフト回路に限られるものではなく、特許文献１に記載されたフリップフロップ型レベルシフト回路やその他（チャージポンプ型やカレントミラー型）のレベルシフト回路など、入力信号およびその反転信号からなる一対の相補信号をゲートに受けるＮ型トランジスタを有する構成であれば、同様の問題が生じる。
【００１７】
前記の問題に鑑み、本発明は、レベルシフト回路において、回路面積の増加やプロセスコストの増大を招くことなく、入力信号の電源電圧を低電圧化した場合にも、レベルシフト動作を確実に実行可能にすることを目的とする。
【課題を解決するための手段】
【００１８】
図８はＮ型トランジスタのゲート幅サイズと閾値電圧との関係を表すグラフである。Ｎ型トランジスタのゲート幅がＷｎ１のとき、閾値電圧はＶｔ１である。ここで、上述したように、低電圧源ＶＤＤがＮ型トランジスタＮ５１，Ｎ５２の閾値電圧（Ｖｔ１）近辺まで低電圧になった場合には、Ｎ型トランジスタＮ５１，Ｎ５２のドレイン電流が減少してしまい、この結果、レベルシフト回路の動作が厳しくなる。
【００１９】
ところが、図８に示すように、Ｎ型トランジスタのゲート幅サイズをさらに小さくしていくと、閾値電圧が低くなるという現象が生じる。これは一般的に、逆ナロー特性あるいは逆ナロー効果と呼ばれるものである。この逆ナロー特性は、ゲート幅サイズが１〜２μｍ程度以下になると顕著に現れる。
【００２０】
そこで本発明では、この逆ナロー特性を利用し、一対の相補信号が入力されるＮ型トランジスタのゲート幅サイズを分割し、単位ゲート幅サイズを小さくすることによって、Ｎ型トランジスタの閾値電圧を下げることを行った。これにより、回路面積の増加やプロセスコストの増大を招くことなく、レベルシフト回路の低電圧動作が可能となる。
【００２１】
すなわち、本発明は、入力信号を受け、この入力信号の論理レベルを変換した出力信号を出力するレベルシフト回路として、第１の電源電圧によって動作し、前記入力信号およびその反転信号を一対の相補信号として出力する低電圧側回路部と、前記第１の電源電圧よりも高い第２の電源電圧によって動作し、前記低電圧側回路部から出力された前記一対の相補信号をゲートに受ける一対のＮ型トランジスタを有し、前記出力信号を出力する高電圧側回路部とを備えたものを前提とする。
【００２２】
そして、前記一対のＮ型トランジスタは、それぞれ、ドレインおよびソースを構成する長方形の拡散領域と、前記拡散領域に、当該拡散領域の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された複数のゲートとを備え、各ゲート同士、各ドレイン同士および各ソース同士が電気的に接続されており、前記拡散領域およびゲートをこれらに接するように包含する長方形領域を想定した場合に、ゲート長、拡散領域からのゲート突き出し長さ、ゲートからの拡散領域突き出し長さ、およびゲート間隔が同一であるとの条件下で、前記長方形領域において拡散領域の長辺の方向をゲート幅方向として配置されたレイアウトに比べて、総ゲート幅が小さいものとする。
【００２３】
または、前記Ｎ型トランジスタは、それぞれ、ドレインおよびソースを構成する分割された複数の長方形の拡散領域と、前記各拡散領域に、それぞれ、当該拡散領域の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された、複数のゲートとを備え、各ゲート同士、各ドレイン同士および各ソース同士が電気的に接続されているものとする。
【００２４】
本発明によると、複数のゲートが、長方形の拡散領域に、当該拡散領域の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置されている。または、複数のゲートが、分割された長方形の各拡散領域に、当該拡散領域の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置されている。このようなレイアウトを採用することによって、Ｎ型トランジスタの単位ゲート幅サイズを小さくすることが可能となり、上述した逆ナロー特性によって、Ｎ型トランジスタの閾値電圧を下げることができる。
【００２５】
したがって、入力信号およびその反転信号を一対の相補信号としてゲートに受ける一対のＮ型トランジスタが、閾値電圧の低いトランジスタによって構成されているので、入力信号の電源電圧をより一層低い電圧に設定した場合であっても、このＮ型トランジスタは所期通りに動作し、レベルシフト動作が確実に行われる。しかも、このＮ型トランジスタのゲート幅サイズを大きくしたり、付加回路を追加したりする必要がないため、レイアウト面積が大きくなることもなく、また、注入条件などのプロセス変更も必要がないため、プロセスコストの増加も抑えられる。
【発明の効果】
【００２６】
本発明によると、回路面積の増加やプロセスコストの増大を招くことなく、入力信号の電源電圧をより一層低く設定した場合であっても、安定したレベルシフト動作を確実に実行可能なレベルシフト回路を実現することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００２８】
（第１の実施形態）
図１は本発明が適用可能なレベルシフト回路の構成の一例である。図１のレベルシフト回路は、入力信号ＩＮを受け、この入力信号ＩＮの論理レベルを変換した出力信号ＯＵＴを出力する。低電圧側回路部は、第１の電源電圧ＶＤＤによって動作し、入力信号ＩＮおよび、インバータＩＮＶ５０によって得られたその反転信号ＸＩＮを、一対の相補信号として出力する。高電圧側回路部は、第１の電源電圧ＶＤＤよりも高い第２の電圧ＶＤＤ３によって動作し、低電圧側回路部から出力された一対の相補信号ＩＮ，ＸＩＮをゲートに受けるＮ型トランジスタＮ５１，Ｎ５２を有する。動作の詳細については、背景技術の項で説明したとおりであり、ここでは省略する。
【００２９】
なお、本発明は、図１の構成のようなレベルシフト回路に限られず、特許文献１に記載されたフリップフロップ型レベルシフト回路やその他（チャージポンプ型やカレントミラー型）のレベルシフト回路などにも、適用可能である。すなわち、入力信号を受け、この入力信号の論理レベルを変換した出力信号を出力するレベルシフト回路であって、第１の電源電圧によって動作し、入力信号およびその反転信号を一対の相補信号として出力する低電圧側回路部と、第１の電源電圧よりも高い第２の電源電圧によって動作し、低電圧側回路部から出力された一対の相補信号をゲートに受ける一対のＮ型トランジスタを有し、出力信号を出力する高電圧側回路部とを備えた構成のものであれば、本発明は適用可能である。
【００３０】
図２は、例えば図１のレベルシフト回路におけるＮ型トランジスタＮ５１，Ｎ５２のような、入力信号およびその反転信号である一対の相補信号をゲートに受ける一対のＮ型トランジスタの、本実施形態に係る具体的なレイアウト構成を示す図である。
【００３１】
図２に示すように、本実施形態に係るＮ型トランジスタは、ドレイン４およびソース５を構成する長方形の拡散領域１と、拡散領域１の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された複数のゲート３とを備えている。各ドレイン４およびソース５には、配線と接続するためのコンタクト２が形成されている。各ドレイン４同士は配線により接続されており、各ゲート３同士も配線により接続されており、また、各ソース５同士も配線により接続されている。単位ゲート幅サイズはＷｎ２である。
【００３２】
ここで、拡散領域１およびゲート３をこれらに接するように包含する長方形領域Ｘを想定する。長方形領域Ｘの幅をＷ、高さをＨ（Ｈ＞Ｗ）とする。図２のレイアウトでは、長方形領域Ｘの短辺の方向（幅方向）がゲート幅方向になっている。
【００３３】
図７は、本実施形態の比較例としてのＮ型トランジスタのレイアウト構成を示す図である。図２と同様に幅Ｗ、高さＨの長方形領域Ｘが与えられた場合、通常は、ゲート幅サイズをできるだけ大きく確保するために、図７に示すように、長方形領域Ｘの高さ方向にゲートが延びるようにレイアウトを構成する。すなわち、図７のレイアウトでは、長方形領域Ｘの長辺の方向（高さ方向）がゲート幅方向になっている。単位ゲート幅サイズはＷｎ１である。
【００３４】
これに対して本実施形態では、幅Ｗ、高さＨ（Ｈ＞Ｗ）の長方形領域Ｘが与えられた場合に、単位ゲート幅サイズをより小さくするために、図２に示すように、たとえ総ゲート幅サイズが小さくなっても、長方形領域Ｘの幅方向にゲートが延びるようにレイアウトを構成する。
【００３５】
ここで、ゲート長をＬ、拡散領域からのゲート突き出し長さをＧＯ、ゲートからの拡散領域突き出し長さをＤＯ、ゲート間隔をＧＳとする。
【００３６】
図２のレイアウトにおいて、ゲート本数をｍとすると、Ｎ型トランジスタの総ゲート幅は、Ｗｎ×ｍであり、
Ｗｎ２＝Ｗ−２×ＧＯ
ｍ＝（Ｈ−２×ＤＯ−Ｌ）÷（Ｌ＋ＧＳ）の整数項である。
【００３７】
一方、図７のレイアウトにおいて、ゲート本数をｎとすると、Ｎ型トランジスタの総ゲート幅は、Ｗｎ１×ｎであり、
Ｗｎ１＝Ｈ−２×ＧＯ
ｎ＝（Ｗ−２×ＤＯ−Ｌ）÷（Ｌ＋ＧＳ）の整数項である。
【００３８】
ゲート長Ｌ、拡散領域からのゲート突き出し長さＧＯ、ゲートからの拡散領域突き出し長さＤＯ、ゲート間隔ＧＳが同一である条件下で、図７のレイアウトに比べて、図２のレイアウトの方が総ゲート幅が小さくなる場合がある。すなわち、
Ｗｎ１×ｎ  ≧  Ｗｎ２×ｍ
ところが、この場合でも、図８に示した逆ナロー特性によって、図７のレイアウトに比べて閾値電圧を下げることができる。総ゲート幅が小さくても、閾値電圧が下がる方が、Ｎ型トランジスタの電流能力が上がるため、動作下限電圧をより下げることが可能になる。すなわち、図２のレイアウトの方が、低電圧時のＮ型トランジスタの駆動電流能力が大きくなり、レベルシフト回路の動作下限電圧を下げることが可能になる。また、総ゲート幅が小さくなっても動作下限電圧を下げることが可能ということは、Ｎ型トランジスタに必要な面積そのものも小さくすることが可能ということになる。
【００３９】
よって、本実施形態に係るレイアウトを一対の相補信号が入力されるＮ型トランジスタに適用することによって、低電圧源の電圧をより低く設定した場合であっても、このＮ型トランジスタは閾値電圧が低いため所期通りに動作し、したがって、レベルシフト動作が確実に行われる。しかも、Ｎ型トランジスタのゲート幅サイズを大きくしたり付加回路を追加したりする必要がないため、レイアウト面積が大きくなることもなく、また、注入条件などのプロセス変更も必要がないため、プロセスコストの増加も抑えられる。
【００４０】
図３は本実施形態に係るレイアウトの他の例を示す図である。図３のレイアウトは図２とほぼ同様であるが、図２と比べて単位ゲート幅サイズＷｎ３がさらに小さくなっている。単位ゲート幅サイズＷｎ３は、製造工程上で特性が保証される最小ゲート幅サイズまで小さくすることが可能である。この場合、各ドレイン４およびソース５に形成されたコンタクト２の個数は、それぞれ、２個以下であるのが好ましい。単位ゲート幅サイズＷｎ３をさらに小さくすることによって、Ｎ型トランジスタの閾値電圧をさらに下げることが可能になり、したがって、より低電圧での動作が可能になる。
（第２の実施形態）
図４は、レベルシフト回路における、一対の相補信号をゲートに受ける一対のＮ型トランジスタの、本実施形態に係る具体的なレイアウト構成を示す図である。
【００４１】
図４に示すように、本実施形態に係るＮ型トランジスタは、ドレイン４およびソース５を構成する、分割された複数（図４では２個）の長方形の拡散領域１Ａ，１Ｂと、拡散領域１Ａ，１Ｂの短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された複数のゲート３とを備えている。各ドレイン４およびソース５には、配線と接続するためのコンタクト２が形成されている。各ドレイン４同士は配線により接続されており、各ゲート３同士も配線により接続されており、また、各ソース５同士も配線により接続されている。単位ゲート幅サイズはＷｎ２である。
【００４２】
図４のレイアウトにおいて、ゲート本数をｍ、拡散領域の個数をｌとすると、Ｎ型トランジスタの総ゲート幅は、
Ｗｎ２×ｍ×ｌ
となる。
【００４３】
図４のレイアウトのように拡散領域を分割することによって、単位ゲート幅サイズＷｎ２を十分に小さくすることができる。これにより、図８に示した逆ナロー特性によって、図７のレイアウトに比べて閾値電圧を下げることができる。これにより、Ｎ型トランジスタの電流能力が上がるため、動作下限電圧をより下げることが可能になる。すなわち、図３のレイアウトの方が、低電圧時のＮ型トランジスタの駆動電流能力が大きくなり、レベルシフト回路の動作下限電圧を下げることが可能になる。
【００４４】
よって、本実施形態に係るレイアウトを一対の相補信号が入力されるＮ型トランジスタに適用することによって、低電圧源の電圧をより低く設定した場合であっても、このＮ型トランジスタは閾値電圧が低いため所期通りに動作し、したがって、レベルシフト動作が確実に行われる。
【００４５】
なお、図４のレイアウトでは、拡散領域は２個に分割されているが、拡散領域を３個以上に分割してもかまわない。また、図４のレイアウトでは、拡散領域１Ａに配置された各ゲートと拡散領域１Ｂに配置された各ゲートとは、同一直線上に形成され、ゲート３として一体化しているが、それぞれの拡散領域上の各ゲートは、同一直線上に形成されていなくてもかまわない。また、図４のレイアウトでは、拡散領域１Ａ，１Ｂはその短辺の方向に並べて配置されているが、これと異なる配置であってもかまわない。
【００４６】
図５は本実施形態に係るレイアウトの他の例を示す図である。図５のレイアウトは図４とほぼ同様であるが、図４と比べて単位ゲート幅サイズＷｎ３がさらに小さくなっている。単位ゲート幅サイズＷｎ３は、製造工程上で特性が保証される最小ゲート幅サイズまで小さくすることが可能である。この場合、各ドレイン４およびソース５に形成されたコンタクト２の個数は、それぞれ、２個以下であるのが好ましい。単位ゲート幅サイズＷｎ３をさらに小さくすることによって、Ｎ型トランジスタの閾値電圧をさらに下げることが可能になり、したがって、より低電圧での動作が可能になる。
【００４７】
なお、上述の各実施形態で示したレイアウトを適用することによって、Ｎ型トランジスタのリーク電流が増加する可能性がある。このため、図６に示すように、レベルシフト回路において、リーク電流遮断回路１１を設けることが好ましい。リーク電流遮断回路１１は、Ｎ型トランジスタＮ５１，Ｎ５２のいずれか一方がオフになるとき、そのＮ型トランジスタのリーク電流を遮断する働きをする。なお、図６の構成では、リーク電流遮断回路１１はＮ型トランジスタＮ５１，Ｎ５２の接地側に設けられているが、Ｎ型トランジスタＮ５１，Ｎ５２の電源側に設けてもかまわない。
【００４８】
なお、上述した各実施形態は、あくまでも例示であって制限的なものではないと考えられるべきである。例えば、各実施形態で示したレイアウトは、図１の構成のようなレベルシフト回路に限られず、特許文献１に記載されたフリップフロップ型レベルシフト回路やその他（チャージポンプ型やカレントミラー型）のレベルシフト回路などにも、適用可能である。
【産業上の利用可能性】
【００４９】
本発明は、入力信号側の低電圧源を低電圧化した場合であっても、低消費電力化を図りつつ、動作を確保できるレベルシフト回路を実現するのに有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明が適用できるレベルシフト回路の一例の構成を示す図である。
【図２】本発明の第１の実施形態に係る、Ｎ型トランジスタのレイアウト構成を示す図である。
【図３】本発明の第１の実施形態に係る、Ｎ型トランジスタのレイアウト構成の他の例を示す図である。
【図４】本発明の第２の実施形態に係る、Ｎ型トランジスタのレイアウト構成を示す図である。
【図５】本発明の第２の実施形態に係る、Ｎ型トランジスタのレイアウト構成の他の例を示す図である。
【図６】本発明を適用したレベルシフト回路の改良例の構成を示す図である。
【図７】比較例としての、Ｎ型トランジスタのレイアウト構成を示す図である。
【図８】トランジスタのゲート幅サイズと閾値電圧との関係を示す図である。
【符号の説明】
【００５１】
Ｎ５１，Ｎ５２  Ｎ型トランジスタ
１，１Ａ，１Ｂ  拡散領域
２  コンタクト
３  ゲート
４  ドレイン
５  ソース
１１  リーク電流遮断回路
ＩＮ  入力信号
ＸＩＮ  反転信号
ＯＵＴ  出力信号
Ｘ  長方形領域
Ｌ  ゲート長
ＧＯ  拡散領域からのゲート突き出し長さ
ＤＯ  ゲートからの拡散領域突き出し長さ
ＧＳ  ゲート間隔
【図１】
2009065070.tif 000003
【図２】
2009065070.tif 000004
【図３】
2009065070.tif 000005
【図４】
2009065070.tif 000006
【図５】
2009065070.tif 000007
【図６】
2009065070.tif 000008
【図７】
2009065070.tif 000009
【図８】
2009065070.tif 000010