(57)【要約】【課題】１パッケージに収められた複数の半導体チップの個々に適切な動作電圧およびストレス電圧を切り替えて供給できる半導体装置を提供する。【解決手段】動作電圧が異なる複数の半導体チップと、外部電源からの入力電圧を受け、半導体チップに電圧を供給する電源用チップと、を１パッケージに備えた半導体装置であって、電源用チップは、１個あたりの半導体チップにつき複数の異なる電圧を切り替えて供給可能である。【選択図】図１
2009210448.tif 000002
【特許請求の範囲】
【請求項１】
動作電圧が異なる複数の半導体チップと、
外部電源からの入力電圧を受け、前記半導体チップに電圧を供給する電源用チップと、
を１パッケージに備えた半導体装置であって、
前記電源用チップは、１個あたりの前記半導体チップにつき複数の異なる電圧を切り替えて供給可能であることを特徴とする半導体装置。
【請求項２】
前記電源用チップは、外部から与えられる切替信号を受け、前記半導体チップに供給する電圧を切り替えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記電源用チップは、前記外部電源からの入力電圧に基づいて、前記半導体チップに供給する電圧を切り替えることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記電源用チップは、外部から与えられる電圧設定信号を受け、前記半導体チップに供給する電圧を設定することを特徴とする請求項１記載の半導体装置。
【請求項５】
前記電源用チップは、前記半導体チップの動作状態を検出する機能を有し、この検出結果に基づいて、前記半導体チップに供給する電圧を適正化することを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に複数の半導体チップを電源用チップと共に１パッケージに収めた構造を有する半導体装置に関する。
【背景技術】
【０００２】
プロセスや仕様の違いなどにより動作電圧が異なる複数の半導体チップを１パッケージに収めシステムとしての機能を持たせたＳｉＰ（System in Package）、ＭＣＬ（Multi Chip LSI）などと称される半導体装置が知られている。
【０００３】
また、一般に、半導体装置には、通常の使用状態よりも高い電源電圧（ストレス電圧）を印加した状態で所定時間動作を行わせ、短時間でチップの初期不良を検出し初期故障品を取り除くことを目的とするバーイン試験が実施される。
【０００４】
例えば、特許文献１には、ロジックチップとメモリチップを１パッケージに収め、システムとして動作する半導体装置が開示されており、そのパッケージ基板は、ロジックチップの電源端子および接地端子にそれぞれ接続される第１電源端子ＶＤＤ１および第１接地端子ＧＮＤ１と、メモリチップの電源端子および接地端子にそれぞれ接続される第２電源端子ＶＤＤ２および第２接地端子ＧＮＤ２とを有している。そして、バーイン試験時には、各チップそれぞれに接続している上記端子ＶＤＤ１、ＧＮＤ１、ＶＤＤ２、ＧＮＤ２を介して外部から所定の電圧が供給される。
【０００５】
また、ＳｉＰなどにおいて、１つの電源での動作要請が強い。これに応えるべく、外部電源からの入力電圧を受けそれを変換（降圧または昇圧）し、各チップに対して予め決められた動作電圧を供給する電源用チップを、負荷チップと共に同じ基板（インターポーザ）に搭載することが考えられる。しかし、この場合、バーイン試験時において、外部電源電圧を変えても各チップへの供給電圧は変わらず、各チップに適切なストレス電圧をかけられない。
【特許文献１】特開２００４−５３２７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、１パッケージに収められた複数の半導体チップの個々に適切な動作電圧およびストレス電圧を切り替えて供給できる半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、動作電圧が異なる複数の半導体チップと、外部電源からの入力電圧を受け、前記半導体チップに電圧を供給する電源用チップと、を１パッケージに備えた半導体装置であって、前記電源用チップは、１個あたりの前記半導体チップにつき複数の異なる電圧を切り替えて供給可能であることを特徴とする半導体装置が提供される。
【発明の効果】
【０００８】
本発明によれば、１パッケージに収められた複数の半導体チップの個々に適切な動作電圧およびストレス電圧を切り替えて供給できる半導体装置が提供される。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態に係る半導体装置は、動作電圧が異なる複数の半導体チップと、外部電源からの入力電圧を受け上記半導体チップに動作電圧を供給する電源用チップとを１パッケージに収めた半導体装置である。
【００１０】
この構成でバーイン試験を行う場合、バーイン試験時には電源用チップの出力と各チップとを切り離し、各チップへのストレス電圧供給を外部から行うことで各チップごとに適切なストレス電圧を印加することが可能となる。しかし、この場合、チップの数に合わせてバーイン用の外部電源を複数用意しなければならず、また、多数のバーイン用外部電源が必要となるということは、各チップがそれら外部電源と接続するための多数の外部端子もパッケージ基板に必要であり、さらにそれら外部端子と各チップとを接続する配線もパッケージ基板に必要となり、半導体装置の設計複雑化や、バーイン装置の規模が大きくなり、コストアップをまねく。
【００１１】
そこで、本発明実施形態では、以下に図面を参照して説明するように、パッケージに組み込んだ電源用チップに、通常動作モードとは別にバーインモードも設定している。
【００１２】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す模式図である。
【００１３】
本実施形態に係る半導体装置は、複数の半導体チップを１パッケージに収めたＳｉＰ（System in Package）もしくはＭＣＬ（Multi Chip LSI）と称される構造を有する。なお、図１には、複数の半導体チップを重ねずに横に並べて配置した平置き型を示しているが、複数の半導体チップを積み重ねたスタック型、あるいは平置き型とスタック型を組み合わせた構造であってもよい。
【００１４】
複数の半導体チップ（以下単にチップともいう）１２〜１８は、基板（インターポーザ）２０に実装されている。さらに、本実施形態では、各チップ１２〜１８に電圧を供給する電源用チップ１１も同じ基板２０に実装されている。
【００１５】
これらチップ１２〜１８および電源用チップ１１は、基板２０に形成された配線や、ボンディングワイヤ、バンプ等を介して接続され、１つのまとまったシステムとして機能する。
【００１６】
各チップ１２〜１８および電源用チップ１１は、例えば基板２０の周囲四方に導出された外部端子１９を介して、外部回路と接続可能となっている。外部端子１９以外の部分は例えば樹脂で封止（パッケージング）され保護される。
【００１７】
各チップ１２〜１８は、プロセスや仕様の違いなどにより動作電圧が異なるチップである。例えば、チップ１２はアナログチップ、チップ１３はロジックチップ、チップ１４はＨＳＩＯ（High Speed Input Output）インターフェース、チップ１５はＤＲＡＭ（Dynamic Random Access Memory）、チップ１６はＳＲＡＭ（Static Random Access Memory）、チップ１７、１８はＩ／Ｏチップである。
【００１８】
電源用チップ１１は、本実施形態に係る半導体装置と共に例えばＰＣＢ（Printed circuit board）上に実装された外部電源１０からの入力電圧を受け、その入力電圧を変換して各チップ１２〜１８ごとに最適な動作電圧を供給する。
【００１９】
また、本実施形態では、電源用チップ１１は、各チップ１２〜１８に対して動作電圧を供給する通常動作モードだけでなく、通常動作時よりも高い電圧（ストレス電圧）を供給するバーイン（テスト）モードも有している。
【００２０】
すなわち、電源用チップ１１は、１個あたりの半導体チップにつき複数の異なる電圧（通常動作時の動作電圧、バーインモード時のストレス電圧）を択一的に切り替えて供給可能である。
【００２１】
図２に電源用チップの具体的な構成例を示す。なお、図２における電源用チップ１１ａは、図１における電源用チップ１１に対応する。
【００２２】
電源用チップ１１ａは、図１に示した外部端子１９を介して外部電源１０と接続される電源ライン５０及びグランドラインＧＮＤを有する。電源ライン５０とグランドラインＧＮＤとの間には、パワー回路３１、電圧制御回路３２、電圧測定部３３、第１の基準電圧発生回路３４、第２の基準電圧発生回路３５、切替回路３６が接続されている。図２に示すこれら回路を、電源用チップ１１ａは、同じ基板２０に搭載された負荷チップの数だけ内蔵する。
【００２３】
第１の基準電圧発生回路３４は、第１の基準電圧として、対象チップの通常動作時の動作電圧を発生する。第２の基準電圧発生回路３５は、第２の基準電圧として、対象チップのバーイン（テスト）時のストレス電圧を発生する。
【００２４】
パワー回路３１は、外部電源１０からの入力電圧の入力を受け、電圧制御回路３２の制御により、その入力電圧を変換（降圧または昇圧）して各チップ１２〜１８に出力する。電圧測定部３３は、この電源用チップ１１ａの出力電圧を測定する。電圧制御回路３２は、電圧測定部３３での測定電圧が第１の基準電圧または第２の基準電圧になるようにパワー回路３１を制御する。
【００２５】
電源用チップ１１ａは、外部に設けられたバーイン（テスト）モード設定装置３０（図１参照）から与えられるモード切替信号を受け、各チップ１２〜１８に対して、通常動作時の動作電圧（第１の基準電圧に対応）を供給するのか、バーイン（テスト）時のストレス電圧（第２の基準電圧に対応）を供給するのかを切り替える。すなわち、図２に示す切替回路３６が、モード切替信号に基づいて、電圧制御回路３２に出力する基準電圧（第１の基準電圧または第２の基準電圧）を切り替え、これにより電源用チップ１１ａの出力電圧が切り替わる。
【００２６】
通常動作時に外部との入出力に必要な外部端子の他に、モード切替設定用の外部端子を別途設けて、そのモード切替設定用外部端子を介して、外部のバーイン（テスト）モード設定装置３０によるモード切替設定（モード切替信号の送信）を行うことができる。
【００２７】
通常動作モードでは、電源用チップ１１ａは、各チップ１２〜１８にそれぞれの動作電圧を供給する。バーイン（テスト）モードでは、各チップ１２〜１８のそれぞれに対して上記動作電圧よりも高いストレス電圧を供給する。各チップごとのバーイン電圧の設定は、例えば電源用チップ１１ａにヒューズを設けることで行うことができる。
【００２８】
すなわち、本実施形態では、チップ１２〜１８が搭載された基板（インターポーザ）２０と同じその基板２０に、それら各チップ１２〜１８に動作電圧を供給する電源用チップ１１ａも搭載しており、さらにその電源用チップ１１ａは通常動作モードだけでなく、バーイン（テスト）モードも有している。すなわち、通常動作時の電圧供給源である電源用チップ１１ａがバーイン（テスト）時の電圧供給源としても機能し、搭載された各チップ１２〜１８それぞれの特性に合わせて最適なストレス電圧を与えることができ、バーイン（テスト）の適正化により製品品質の向上が図れる。
【００２９】
このような本実施形態の構成によれば、チップ１２〜１８の数に合わせてバーイン（テスト）用の外部電源を複数用意しなくてもよく、１つの外部電源１０だけでよい。また、多数のバーイン用外部電源が不要となるということは、各チップ１２〜１８がそれら外部電源と接続するための多数の外部端子も必要とせず、さらにそれら外部端子と各チップ１２〜１８とを接続する配線も基板２０に不要となる。この結果、半導体装置の設計容易化、バーイン装置の簡素化が図れ、コストダウンを実現できる。
【００３０】
以下、本発明の他の実施形態について説明する。なお、上記第１の実施形態と同じ構成要素には同じ符号を付している。
【００３１】
［第２の実施形態］
図３は、第２の実施形態に係る半導体装置における電源用チップ１１ｂの構成例を示す。この電源用チップ１１ｂは、前述した図１に示す電源用チップ１１に対応する。
【００３２】
本実施形態では、外部電源１０からの入力電圧に基づいて各チップ１２〜１８に供給する電圧を切り替える。具体的には、切替回路３６が外部電源１０からの入力電圧をモニタしており、その入力電圧の値がある値以上になったら電圧制御回路３２に出力する基準電圧を、通常時の動作電圧に対応する第１の基準電圧から、バーイン時のストレス電圧に対応する第２の基準電圧に切り替える。
【００３３】
この構成の場合、外部からバーイン設定信号を受けるための専用の外部端子およびその外部端子と電源用チップとを接続する配線が基板２０に不要となる。
【００３４】
［第３の実施形態］
図４は、本発明の第３の実施形態に係る半導体装置の構成を示す模式図である。
【００３５】
本実施形態においても、複数のチップ１２〜１８と、これらチップ１２〜１８に電圧を供給する電源用チップ５１とが同じ基板２０に実装され１パッケージ化されている。
【００３６】
また、電源用チップ５１は、各チップ１２〜１８に対して動作電圧を供給する通常動作モードだけでなく、通常動作時よりも高い電圧（ストレス電圧）を供給するバーイン（テスト）モードも有している。
【００３７】
図５に電源用チップ５１の具体的な構成例を示す。
【００３８】
電源用チップ５１は、図４に示した外部端子１９を介して外部電源１０と接続される電源ライン５０及びグランドラインＧＮＤを有する。電源ライン５０とグランドラインＧＮＤとの間には、パワー回路３１、電圧制御回路３２、電圧測定部３３、基準電圧発生回路４１、基準電圧可変回路４２、通信回路４３が接続されている。図５に示すこれら回路を、電源用チップ５１は、同じ基板２０に搭載された負荷チップの数だけ内蔵する。
【００３９】
本実施形態では、外部のバーインモード設定装置７０との間でパラレルまたはシリアル通信を行う通信回路４３を電源用チップ５１に設け、電源用チップ５１はバーインモード設定装置７０から与えられる電圧設定信号を受け、各チップ１２〜１８に供給する電圧を設定する。
【００４０】
通常動作時、電圧制御回路３２は、電圧測定部３３での測定電圧が基準電圧発生回路４１が発生する基準電圧（各チップごとに決められた動作電圧に対応）になるようにパワー回路３１を制御し、パワー回路３１は、その電圧制御回路３２の制御により、外部電源１０からの入力電圧を変換（降圧または昇圧）して各チップ１２〜１８に出力する。
【００４１】
バーインモード時、バーインモード設定装置７０が電源用チップ５１にバーインモード設定信号を送ると、電源用チップ５１は電圧設定要求信号をバーインモード設定装置７０に返し、これを受けてバーインモード設定装置７０は、各チップ１２〜１８ごとのバーイン電圧（ストレス電圧）設定信号を電源用チップ５１に送る。通信回路４３はその電圧設定信号を受け、基準電圧可変回路４２に出力する。
【００４２】
基準電圧可変回路４２は、電圧設定信号により、基準電圧発生回路４１が発生する基準電圧を可変し、電圧制御回路３２に出力する。
【００４３】
電圧制御回路３２は、電圧測定部３３での測定電圧が基準電圧可変回路４２から出力される電圧になるようにパワー回路３１を制御し、パワー回路３１は、その電圧制御回路３２の制御により、外部電源１０からの入力電圧を変換（降圧または昇圧）して各チップ１２〜１８に出力する。
【００４４】
すなわち本実施形態においても、通常動作時の電圧供給源である電源用チップ５１がバーイン（テスト）時の電圧供給源としても機能し、搭載された各チップ１２〜１８それぞれの特性に合わせて最適なストレス電圧を与えることができ、バーイン（テスト）の適正化により製品品質の向上が図れる。
【００４５】
そして、本実施形態においても、チップ１２〜１８の数に合わせてバーイン（テスト）用の外部電源を複数用意しなくてもよく、１つの外部電源１０だけでよく、バーイン用の多数の外部端子も必要とせず、さらにそれら外部端子と各チップ１２〜１８とを接続する配線も基板２０に不要となる。この結果、半導体装置の設計容易化、バーイン装置の簡素化が図れ、コストダウンを実現できる。
【００４６】
なお、電源用チップ５１は、ロジックチップである例えばチップ１３を経由して、バーインモード設定装置７０との間でバーインモード設定や電圧設定などの前述した信号のやりとりを行う構成にしてもよい。ロジックチップ１３は、通常動作時に外部と信号の入出力を行うために元々設けられている外部端子を介して、バーイン試験時にバーインモード設定装置７０との間で信号の入出力を行うことができる。したがって、電源用チップ５１がバーイン試験時にバーインモード設定装置７０と信号の入出力を行うための専用の外部端子を別途設ける必要がない。
【００４７】
［第４の実施形態］
図６は、本発明の第４の実施形態に係る半導体装置の構成を示す模式図である。
【００４８】
本実施形態においても、複数のチップ１２〜１８と、これらチップ１２〜１８に電圧を供給する電源用チップ６１とが同じ基板２０に実装され１パッケージ化されている。
【００４９】
また、電源用チップ６１は、各チップ１２〜１８に対して動作電圧を供給する通常動作モードだけでなく、通常動作時よりも高い電圧（ストレス電圧）を供給するバーイン（テスト）モードも有している。さらに、電源用チップ６１は、各チップ１２〜１８の動作状態を検出する機能を有し、この検出結果に基づいて各チップ１２〜１８に供給する電圧を適正化する。
【００５０】
図７に電源用チップの具体的な構成例を示す。なお、図７における電源用チップ６１ａは、図６における電源用チップ６１に対応する。
【００５１】
電源用チップ６１ａは、図６に示した外部端子１９を介して外部電源１０と接続される電源ライン５０及びグランドラインＧＮＤを有する。電源ライン５０とグランドラインＧＮＤとの間には、パワー回路３１、電圧制御回路３２、電圧測定部３３、電流測定回路４５、適正電圧設定回路４４、基準電圧発生回路４１、基準電圧可変回路４２、通信回路４３が接続されている。図７に示すこれら回路を、電源用チップ６１ａは、同じ基板２０に搭載された負荷チップの数だけ内蔵する。
【００５２】
本実施形態においても、上記第３の実施形態と同様、バーインモード時、バーインモード設定装置７０が電源用チップ６１ａにバーインモード設定信号を送ると、電源用チップ６１ａは電圧設定要求信号をバーインモード設定装置７０に返し、これを受けてバーインモード設定装置７０は、各チップ１２〜１８ごとのバーイン電圧（ストレス電圧）設定信号を電源用チップ６１ａに送る。通信回路４３はその電圧設定信号を受け、基準電圧可変回路４２に出力する。基準電圧可変回路４２は、電圧設定信号により、基準電圧発生回路４１が発生する基準電圧を可変し、電圧制御回路３２に出力する。
【００５３】
電圧制御回路３２は、電圧測定部３３での測定電圧が基準電圧可変回路４２から出力される電圧になるようにパワー回路３１を制御し、パワー回路３１は、その電圧制御回路３２の制御により、外部電源１０からの入力電圧を変換（降圧または昇圧）して各チップ１２〜１８に出力する。
【００５４】
すなわち本実施形態においても、通常動作時の電圧供給源である電源用チップ６１ａがバーイン（テスト）時の電圧供給源としても機能し、搭載された各チップ１２〜１８それぞれの特性に合わせて最適なストレス電圧を与えることができ、バーイン（テスト）の適正化により製品品質の向上が図れる。
【００５５】
そして、本実施形態においても、チップ１２〜１８の数に合わせてバーイン（テスト）用の外部電源を複数用意しなくてもよく、１つの外部電源１０だけでよく、バーイン用の多数の外部端子も必要とせず、さらにそれら外部端子と各チップ１２〜１８とを接続する配線も基板２０に不要となる。この結果、半導体装置の設計容易化、バーイン装置の簡素化が図れ、コストダウンを実現できる。
【００５６】
さらに、本実施形態では、電流測定回路４５が、パワー回路３１から各チップ１２〜１８に出力される電流より各チップ１２〜１８の消費電流を測定し、この測定結果を受けて、適正電圧設定回路４４は、各チップ１２〜１８の消費電力を算出し、この消費電力との相関関係から得られる、各チップ１２〜１８ごとに規定された最大ジャンクション温度Ｔｊを超えないように適正な電圧を設定する。この適正電圧設定信号を受けて、基準電圧可変回路４２は、基準電圧発生回路４１が発生する基準電圧を可変し電圧制御回路３２に出力し、パワー回路３１は、その電圧制御回路３２の制御により、外部電源１０からの入力電圧を変換（降圧または昇圧）して各チップ１２〜１８に出力する。
【００５７】
このように本実施形態では、各チップ１２〜１８の実際の動作時の特性に基づいて最適なストレス電圧を設定することができ、より信頼性のあるテストを行うことができる。
【００５８】
［第５の実施形態］
図８は、第５の実施形態に係る半導体装置における電源用チップ６１ｂの構成例を示す。この電源用チップ６１ｂは、前述した図６に示す電源用チップ６１に対応する。
【００５９】
電源用チップ６１ｂは、図６に示した外部端子１９を介して外部電源１０と接続される電源ライン５０及びグランドラインＧＮＤを有する。電源ライン５０とグランドラインＧＮＤとの間には、パワー回路３１、電圧制御回路３２、電圧測定部３３、適正電圧設定回路４４、温度モニター回路４６、基準電圧発生回路４１、基準電圧可変回路４２、通信回路４３が接続されている。図８に示すこれら回路を、電源用チップ６１ｂは、同じ基板２０に搭載された負荷チップの数だけ内蔵する。
【００６０】
本実施形態においても、上記第３、４の実施形態と同様、バーインモード時、バーインモード設定装置７０が電源用チップ６１ｂにバーインモード設定信号を送ると、電源用チップ６１ｂは電圧設定要求信号をバーインモード設定装置７０に返し、これを受けてバーインモード設定装置７０は、各チップ１２〜１８ごとのバーイン電圧（ストレス電圧）設定信号を電源用チップ６１ｂに送る。通信回路４３はその電圧設定信号を受け、基準電圧可変回路４２に出力する。基準電圧可変回路４２は、電圧設定信号により、基準電圧発生回路４１が発生する基準電圧を可変し、電圧制御回路３２に出力する。
【００６１】
電圧制御回路３２は、電圧測定部３３での測定電圧が基準電圧可変回路４２から出力される電圧になるようにパワー回路３１を制御し、パワー回路３１は、その電圧制御回路３２の制御により、外部電源１０からの入力電圧を変換（降圧または昇圧）して各チップ１２〜１８に出力する。
【００６２】
すなわち本実施形態においても、通常動作時の電圧供給源である電源用チップ６１ｂがバーイン（テスト）時の電圧供給源としても機能し、搭載された各チップ１２〜１８それぞれの特性に合わせて最適なストレス電圧を与えることができ、バーイン（テスト）の適正化により製品品質の向上が図れる。
【００６３】
そして、本実施形態においても、チップ１２〜１８の数に合わせてバーイン（テスト）用の外部電源を複数用意しなくてもよく、１つの外部電源１０だけでよく、バーイン用の多数の外部端子も必要とせず、さらにそれら外部端子と各チップ１２〜１８とを接続する配線も基板２０に不要となる。この結果、半導体装置の設計容易化、バーイン装置の簡素化が図れ、コストダウンを実現できる。
【００６４】
さらに、本実施形態では、各チップ１２〜１８（これら個々のチップを図８においてはチップ１００として表す）内に、温度センサやサーマルダイオードなどの温度測定子７１を設けている。あるいは、基板２０上に温度測定子７１を設けてもよい。
【００６５】
そして、温度モニタ回路４６が、温度測定子７１を介して得られる温度から各チップ１２〜１８ごとに規定された最大ジャンクション温度Ｔｊを算出し、適正電圧設定回路４４はそのＴｊを超えないように適正な電圧を設定する。この適正電圧設定信号を受けて、基準電圧可変回路４２は、基準電圧発生回路４１が発生する基準電圧を可変し電圧制御回路３２に出力し、パワー回路３１は、その電圧制御回路３２の制御により、外部電源１０からの入力電圧を変換（降圧または昇圧）して各チップ１２〜１８に出力する。このように本実施形態においても、各チップ１２〜１８の実際の動作時の特性に基づいて最適なストレス電圧を設定することができ、より信頼性のあるテストを行うことができる。
【００６６】
なお、前述した第４、第５の実施形態において、各チップごとのジャンクション温度Ｔｊを算出する（予測する）にあたっては、各チップごとの他の電気特性（例えば順方向電圧Ｖｆなど）から求めるようにしてもよい。
【００６７】
前述した第４、第５の実施形態における電源用チップ出力電圧の適正化は、通常動作時における各チップ１２〜１８の動作電圧を最適化するのにも適用可能である。通常使用時、ジャンクション温度が動作保証の上限を超えないように動作電圧を最適化することにより、チップの熱暴走、熱による特性劣化、寿命の短縮などを抑制することができる。
【００６８】
また、ＳｉＰの場合、１つのパッケージ内に複数の熱源が近接して存在するので、熱設計が重要な要素となる。消費電力の大きなチップからの発熱で他のチップが悪影響を受ける可能性がある。しかし、本発明の実施形態によれば、発熱量の多いチップと、自己発熱量は少ないが温度に対して敏感なチップとが搭載されている場合に、前者のチップへの供給電圧（動作電圧）を適正化することで、後者のチップの特性を適正に保つことが可能となる。これを実現するための一例を図９に示す。
【００６９】
［第６の実施形態］
図９は、第６の実施形態に係る半導体装置における電源用チップ６１ｃの構成例を示す。この電源用チップ６１ｃは、前述した図６に示す電源用チップ６１に対応する。
【００７０】
本実施形態では、前述した第５の実施形態の機能に加えて、図９に示す回路が制御対象とするチップ１００とは別のチップの温度モニター回路８１の出力（測定温度もしくは算出されたジャンクション温度）を適正電圧設定回路４４が受けて、これに基づき適正電圧設定回路４４が適正な電圧を設定することができる。
【００７１】
例えば、ロジックチップ１３が大電力を消費し発熱が大きく、アナログチップ１２自体は発熱量は少ないが温度による特性変動が大きい場合、アナログチップ１２の温度モニタ結果に基づいて、ロジックチップ１３の発熱量を抑えるべくそのロジックチップ１３に供給する動作電圧を適正化することができる。
【００７２】
また、ＤＲＡＭチップ搭載時、そのＤＲＡＭチップのリフレッシュサイクルが短くなるなどの温度による影響を抑えるため、ロジックチップ１３の発熱量を抑えるべくそのロジックチップ１３に供給する動作電圧を適正化することができる。
【００７３】
なお、パッケージ内に不揮発性メモリを搭載し、前回使用時の動作条件（各チップごとの最適動作電圧）をその不揮発性メモリに保持させておいて、次回使用時にその最適化された動作電圧で各チップを駆動開始させることも可能である。
【００７４】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す模式図。
【図２】同第１の実施形態における電源用チップの構成を示す模式図。
【図３】本発明の第２の実施形態に係る半導体装置における電源用チップの構成を示す模式図。
【図４】本発明の第３の実施形態に係る半導体装置の構成を示す模式図。
【図５】同第３の実施形態における電源用チップの構成を示す模式図。
【図６】本発明の第４の実施形態に係る半導体装置の構成を示す模式図。
【図７】同第４の実施形態における電源用チップの構成を示す模式図。
【図８】本発明の第５の実施形態に係る半導体装置における電源用チップの構成を示す模式図。
【図９】本発明の第６の実施形態に係る半導体装置における電源用チップの構成を示す模式図。
【符号の説明】
【００７６】
１１，１１ａ，１１ｂ…電源用チップ、１２〜１８…半導体チップ、５０…電源ライン、５１…電源用チップ、６１，６１ａ，６１ｂ，６１ｃ…電源用チップ
【図１】
2009210448.tif 000003
【図２】
2009210448.tif 000004
【図３】
2009210448.tif 000005
【図４】
2009210448.tif 000006
【図５】
2009210448.tif 000007
【図６】
2009210448.tif 000008
【図７】
2009210448.tif 000009
【図８】
2009210448.tif 000010
【図９】
2009210448.tif 000011