(57)【要約】【課題】上位装置が有するリソースの消費量を抑制するとともに、記憶装置を並べて配置することで記憶装置を増設することができる記憶装置、記憶装置アレイ及びデータ処理システムを提供する。【解決手段】データ処理システム１００Ａは、ラック１０１内の上方に設けられたホスト２と、ホスト２の下方に出し入れ可能に設けられた第１乃至第４の記憶装置１Ａ〜１Ｄとからなる。記憶装置１Ａ〜１Ｄは、データを記憶するメモリ１９Ａ〜１９Ｄ、メモリ１９Ａ〜１９Ｄに対してデータの読み書きを制御するメモリコントローラ１８Ａ〜１８Ｄ、メモリコントローラ１８Ａ〜１８Ｄとの間でデータの送受信を行うホストコントローラ１６Ａ〜１６Ｄ、所定の方向に設けられ、他の記憶装置との間で光信号によりデータの送受信を行う光送信部１２Ａ−１〜１２Ｄ−１，１２Ｂ−２〜１２Ｄ−２、及び光受信部１３Ａ−１〜１３Ｄ−１，１３Ｂ−２〜１３Ｄ−２等をそれぞれ備える。【選択図】図３
2009187185.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する記憶部と、
前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、
上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、
前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、
所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部とを備えた記憶装置。
【請求項２】
データを記憶する記憶部と、
前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、
前記第１の制御部との間で前記データの送受信を行う第２の制御部と、
所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第１の無線送受信部と、
前記所定の方向と対向する方向に向けて設けられ、前記第２の制御部の制御により前記対向する方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第２の無線送受信部とを備えた記憶装置。
【請求項３】
データを記憶する記憶部と、
前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、
上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、
前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、
所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第１の無線送受信部と、
前記所定の方向と対向する方向に向けて設けられ、前記第２の制御部の制御により前記対向する方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第２の無線送受信部とを備えた記憶装置。
【請求項４】
前記第２の制御部は、前記データとしての電気信号を光信号に変換する電気−光変換部を有し、
前記第１の制御部は、前記第２の制御部から送信された前記光信号を電気信号に変換する光−電気変換部を有し、
前記第２の制御部から前記第１の制御部及び前記無線送受信部若しくは前記第１の無線送受信部に向かう伝送線路は、前記第２の制御部から前記電気−光変換部を介して送信された光信号を前記第１の制御部及び前記無線送受信部若しくは前記第１の無線送受信部の両方向に分岐する光分岐部を備えた光分岐線路である請求項１から請求項３のいずれか１項に記載の記憶装置。
【請求項５】
さらに、前記他の記憶装置が自己の前記第２の制御部との間でデータの送受信が可能な所定の位置に配置されたことを検出する検出部を備え、
前記第２の制御部は、前記検出部により前記他の記憶装置が前記所定の位置に配置されたことが検出されたとき、前記無線送受信部若しくは前記第１の無線送受信部から前記データとしての無線信号の送信を開始する請求項１から請求項４のいずれか１項に記載の記憶装置。
【請求項６】
前記第２の制御部は、前記他の記憶装置から送信される所定のパターンを含む要求信号を受信したとき、前記他の記憶装置との間でデータの送受信を開始する請求項１から請求項５のいずれか１項に記載の記憶装置。
【請求項７】
前記第２の制御部は、前記他の記憶装置から送信される所定のパターンを含む接続保持信号を一定の期間受信しなかったとき、前記他の記憶装置との間でデータの送受信を停止する請求項１から請求項６のいずれか１項に記載の記憶装置。
【請求項８】
前記第２の制御部は、前記他の記憶装置に関する管理情報を記憶する記憶回路を有し、前記他の記憶装置が配置された配置構成が変更されたとき、前記管理情報を更新する請求項１から請求項７のいずれか１項に記載の記憶装置。
【請求項９】
前記第２の制御部は、自己及び他の記憶装置を合わせた記憶装置の数以上の数で所定の時間を分割した分割時間に、前記他の記憶装置から受信したデータと前記第１の制御部から受信したデータとをそれぞれ割り当てて、複数の前記データを上位装置側に向かう上り方向に送信する請求項１から請求項８のいずれか１項に記載の記憶装置。
【請求項１０】
データを記憶する記憶部、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する第１の記憶装置と、
データを記憶する記憶部、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、前記第１の制御部との間で前記データの送受信を行う第２の制御部、及び前記第１の記憶装置の方向に向けて設けられ、前記第２の制御部の制御により前記第１の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する前記他の記憶装置としての第２の記憶装置とを備えた記憶装置アレイ。
【請求項１１】
データを処理する上位装置と、
前記上位装置から送信されたデータを記憶する記憶部、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する第１の記憶装置と、
データを記憶する記憶部、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、前記第１の制御部との間で前記データの送受信を行う第２の制御部、及び前記第１の記憶装置の方向に向けて設けられ、前記第２の制御部の制御により前記第１の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する前記他の記憶装置としての第２の記憶装置とを備えたデータ処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置、記憶装置アレイ及びデータ処理システムに関する。
【背景技術】
【０００２】
従来、複数のホストコンピュータ（以下、「ホスト」という。）に複数の半導体ディスク装置が接続された情報処理システムが知られている（例えば、特許文献１参照。）。
【０００３】
この情報処理システムによれば、第１及び第２のホストと、２つの入出力ポートをそれぞれ有する第１乃至第３の半導体ディスク装置とを備える。第１及び第２の半導体ディスク装置の一方の入出力ポートは、伝送ケーブルを介して第１及び第２のホストにそれぞれ接続され、第１及び第２の半導体ディスク装置の他方の入出力ポートは、伝送ケーブルを介して第３の半導体ディスク装置の２つの入出力ポートにそれぞれ接続されており、複数のホストと複数の半導体ディスク装置との間で伝送ケーブルを介してデータを送受信することができる。
【特許文献１】特開２００７−４２７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、上位装置が有するリソースの消費量を抑制するとともに、記憶装置を並べて配置することで記憶装置を増設することができる記憶装置、記憶装置アレイ及びデータ処理システムを提供することである。
【課題を解決するための手段】
【０００５】
本発明の一態様は、上記目的を達成するため、以下の記憶装置、記憶装置アレイ及びデータ処理システムを提供する。
【０００６】
［１］データを記憶する記憶部と、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部とを備えた記憶装置。
【０００７】
［２］データを記憶する記憶部と、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、前記第１の制御部との間で前記データの送受信を行う第２の制御部と、所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第１の無線送受信部と、前記所定の方向と対向する方向に向けて設けられ、前記第２の制御部の制御により前記対向する方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第２の無線送受信部とを備えた記憶装置。
【０００８】
［３］データを記憶する記憶部と、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第１の無線送受信部と、前記所定の方向と対向する方向に向けて設けられ、前記第２の制御部の制御により前記対向する方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第２の無線送受信部とを備えた記憶装置。
【０００９】
［４］前記第２の制御部は、前記データとしての電気信号を光信号に変換する電気−光変換部を有し、前記第１の制御部は、前記第２の制御部から送信された前記光信号を電気信号に変換する光−電気変換部を有し、前記第２の制御部から前記第１の制御部及び前記無線送受信部若しくは前記第１の無線送受信部に向かう伝送線路は、前記第２の制御部から前記電気−光変換部を介して送信された光信号を前記第１の制御部及び前記無線送受信部若しくは前記第１の無線送受信部の両方向に分岐する光分岐部を備えた光分岐線路である前記［１］から［３］のいずれか１つに記載の記憶装置。
【００１０】
［５］さらに、前記他の記憶装置が自己の前記第２の制御部との間でデータの送受信が可能な所定の位置に配置されたことを検出する検出部を備え、前記第２の制御部は、前記検出部により前記他の記憶装置が前記所定の位置に配置されたことが検出されたとき、前記無線送受信部若しくは前記第１の無線送受信部から前記データとしての無線信号の送信を開始する前記［１］から［４］のいずれか１つに記載の記憶装置。
【００１１】
［６］前記第２の制御部は、前記他の記憶装置から送信される所定のパターンを含む要求信号を受信したとき、前記他の記憶装置との間でデータの送受信を開始する前記［１］から［５］のいずれか１つに記載の記憶装置。
【００１２】
［７］前記第２の制御部は、前記他の記憶装置から送信される所定のパターンを含む接続保持信号を一定の期間受信しなかったとき、前記他の記憶装置との間でデータの送受信を停止する前記［１］から［６］のいずれか１つに記載の記憶装置。
【００１３】
［８］前記第２の制御部は、前記他の記憶装置に関する管理情報を記憶する記憶回路を有し、前記他の記憶装置が配置された配置構成が変更されたとき、前記管理情報を更新する前記［１］から［７］のいずれか１つに記載の記憶装置。
【００１４】
［９］前記第２の制御部は、自己及び他の記憶装置を合わせた記憶装置の数以上の数で所定の時間を分割した分割時間に、前記他の記憶装置から受信したデータと前記第１の制御部から受信したデータとをそれぞれ割り当てて、複数の前記データを上位装置側に向かう上り方向に送信する前記［１］から［８］のいずれか１つに記載の記憶装置。
【００１５】
［１０］データを記憶する記憶部、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する第１の記憶装置と、データを記憶する記憶部、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、前記第１の制御部との間で前記データの送受信を行う第２の制御部、及び前記第１の記憶装置の方向に向けて設けられ、前記第２の制御部の制御により前記第１の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する前記他の記憶装置としての第２の記憶装置とを備えた記憶装置アレイ。
【００１６】
［１１］データを処理する上位装置と、前記上位装置から送信されたデータを記憶する記憶部、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び所定の方向に向けて設けられ、前記第２の制御部の制御により前記所定の方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する第１の記憶装置と、データを記憶する記憶部、前記記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、前記第１の制御部との間で前記データの送受信を行う第２の制御部、及び前記第１の記憶装置の方向に向けて設けられ、前記第２の制御部の制御により前記第１の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する前記他の記憶装置としての第２の記憶装置とを備えたデータ処理システム。
【発明の効果】
【００１７】
請求項１に係る記憶装置によれば、上位装置が有するリソースの消費量を抑制するとともに、記憶装置を所定の方向に並べて配置することで記憶装置を増設することができる。
【００１８】
請求項２に係る記憶装置によれば、上位装置との通信部を有する記憶装置の所定の方向に本構成を有する記憶装置を並べて配置することで記憶装置を増設することができる。
【００１９】
請求項３に係る記憶装置によれば、上位装置に接続される記憶装置と、そうでない記憶装置との構成を共通化することができる。
【００２０】
請求項４に係る記憶装置によれば、本構成を有していない場合に比較して、第２の制御部から第１の制御部及び無線送受信部までの伝送線路の構成を簡略化することができる。
【００２１】
請求項５に係る記憶装置によれば、無線送受信部から送信される無線信号を安全に取り扱うことができる。
【００２２】
請求項６に係る記憶装置によれば、ユーザ又は上位装置による指示を介さずに、他の記憶装置との間でデータの送受信を開始することができる。
【００２３】
請求項７に係る記憶装置によれば、他の記憶装置の撤去又は障害を検出することができる。
【００２４】
請求項８に係る記憶装置によれば、記憶装置が配置された数が変更された場合でも、上位装置に依らずに記憶装置に関する情報を一元的に管理することができる。
【００２５】
請求項９に係る記憶装置によれば、記憶装置が配置された数が変更された場合でも、記憶装置間の配線を変更することなく、記憶装置間でデータの送受信を行うことができる。
【００２６】
請求項１０に係る記憶装置アレイによれば、上位装置が有するリソースの消費量を抑制するとともに、記憶装置を所定の方向に並べて配置することで記憶装置を増設することができる。
【００２７】
請求項１１に係る情報処理システムによれば、上位装置が有するリソースの消費量を抑制するとともに、記憶装置を所定の方向に並べて配置することで記憶装置を増設することができる。
【発明を実施するための最良の形態】
【００２８】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るデータ処理システムの概略構成の一例を示す斜視図である。また、図２は、図１におけるＡ−Ａ線断面図である。
【００２９】
このデータ処理システム１００Ａは、一方の側面が開放された箱型状のラック１０１の内部に収納され、そのラック１０１内の上方に設けられたホスト２と、ホスト２の下方に出し入れ可能に設けられた第１乃至第４の記憶装置１Ａ〜１Ｄとから構成されている。
【００３０】
ラック１０１は、ホスト２及び第１乃至第４の記憶装置１Ａ〜１Ｄを上下に並べた状態で収納し、第１乃至第４の記憶装置１Ａ〜１Ｄの増設、撤去又は交換が可能に構成されている。また、ラック１０１の幅は、ＪＩＳやＥＩＡ等の規格に基づいて、例えば、１９インチである。
【００３１】
（ホスト）
ホスト２は、データを処理する第１乃至第４の記憶装置１Ａ〜１Ｄに対する上位装置であり、データの書き込みや読み出し等を第１の記憶装置１Ａに対して要求する。このようなホスト２は、例えば、サーバ、コンピュータ（ＰＣ）、ワークステーション（ＷＳ）等で構成することできる。
【００３２】
また、ホスト２は、ケーブル１０２を介して第１の記憶装置１Ａと接続され、第１の記憶装置１Ａとの間で、例えば、シリアルＡＴＡ、ＳＡＳ、ファイバーチャネル、インフィニバンド、ＰＣＩ  Ｅｘｐｒｅｓｓ、ＩＤＥ、ＳＣＳＩ等のインターフェース規格に則ってデータの送受信を行う。
【００３３】
なお、ケーブル１０２は、光線路でもよいし、電気線路でもよい。ケーブル１０２は、ラック１０１の開放された側面とは、別の側面（例えば、反対側の側面）に設けられていてもよい。また、ホスト２は、有線ＬＡＮ、無線ＬＡＮ等のローカルエリアネットワークやインターネット等の通信網に接続され、他のホストとの間でデータの送受信が可能であってもよい。
【００３４】
（記憶装置）
第１乃至第４の記憶装置１Ａ〜１Ｄは、上方から順にラック１０１に収納されており、上下に隣接する記憶装置１Ａ〜１Ｄ間で無線通信によりデータの送受信を行う。無線通信には、光及び光よりも波長の長い電波等の電磁波による通信、並びに電磁誘導を利用した通信等が含まれる。なお、本実施の形態では、光によるデータの送受信について説明する。
【００３５】
図１に例示するデータ処理システム１００Ａでは、記憶装置アレイとして、４つの記憶装置１Ａ〜１Ｄが設けられているが、記憶装置の数は、これに限られず、２つ、３つ又は５つ以上でもよい。
【００３６】
第１乃至第４の記憶装置１Ａ〜１Ｄは、例えば、所定の厚みを有する平板状の筐体を備え、その筐体の下面１０Ａ〜１０Ｄ及び上面１１B〜１１Ｄをそれぞれ有する。
【００３７】
下面１０Ａ〜１０Ｄは、各記憶装置１Ａ〜１Ｄにとっての下流装置側にあり、光送信部（無線送信部）１２Ａ−１〜１２Ｄ−１、光受信部（無線受信部）１３Ａ−１〜１３Ｄ−１及び接点部材１４Ａ−１〜１４Ｄ−１がそれぞれ設けられている。
【００３８】
上面１１Ｂ〜１１Ｄは、各記憶装置１Ｂ〜１Ｄにとっての上流装置側にあり、光送信部１２Ｂ−２〜１２Ｄ−２、光受信部１３Ｂ−２〜１２Ｄ−２及び接点部材１４Ｂ−２〜１４Ｄ−２がそれぞれ設けられている。例えば、第２の記憶装置１Ｂにとっての下流装置は第３の記憶装置１Ｃであり、上位装置は第１の記憶装置１Ａである。
【００３９】
下面１０Ａ〜１０Ｄの光送信部１２Ａ−１〜１２Ｄ−１は、下流装置側の方向に向けて設けられ、下流装置に対して光信号をそれぞれ送信する。上面１１Ｂ〜１１Ｄの光送信部１２Ｂ−２〜１２Ｄ−２は、下流装置側の方向とは対向する方向、すなわち、上流装置側の方向に向けて設けられ、上流装置に対して光信号をそれぞれ送信する。
【００４０】
また、光送信部１２Ａ−１〜１２Ｄ−１は、光信号を遮光するシャッター１２０Ａ〜１２０Ｄをそれぞれ備える。シャッター１２０Ａ〜１２０Ｄは、下流装置が配置されていない場合には、第４の記憶装置１Ｄのシャッター１２０Ｄのように閉状態となって光送信部１２Ｄ−１からの光信号が遮光され、下流装置が配置されている場合には、第１乃至第３の記憶装置１Ａ〜１Ｃのシャッター１２０Ａ〜１２０Ｃのように開状態となって光送信部１２Ａ−１〜１２Ｃ−１から光信号が送信される。
【００４１】
下面１０Ａ〜１０Ｄの光受信部１３Ａ−１〜１３Ｄ−１は、下流装置側の方向に向けて設けられ、下流装置からの光信号をそれぞれ受信する。また、上面１１Ｂ〜１１Ｄの光受信部１３Ｂ−２〜１３Ｄ−２は、上流装置側の方向に向けて設けられ、上流装置からの光信号をそれぞれ受信する。
【００４２】
下面１０Ａ〜１０Ｄに設けられた接点部材１４Ａ−１〜１４Ａ−３は、下流装置が自己の記憶装置との間でデータの送受信が可能な所定の位置に配置された際に、対向する位置にそれぞれ設けられた接点部材１４Ｂ−２〜１４Ｄ−２と接触する。そして、検出回路（図示せず）が、通電等による電気的な方法によりその接触を検出する。なお、下流装置が所定の位置に配置されたか否かを検出する方法は、センサやスイッチ等による物理的な方法でもよい。
【００４３】
接点部材１４Ａ−１〜１４Ａ−３と接点部材１４Ｂ−２〜１４Ｄ−２とがそれぞれ接触する位置において、光送信部１２Ａ−１〜１２Ｃ−１と光受信部１３Ｂ−２〜１３Ｄ−２とが対向する位置にそれぞれ配置されるとともに、光送信部１２Ｂ−２〜１２Ｄ−２と光受信部１３Ａ−１〜１３Ｃ−２とが対向する位置にそれぞれ配置されて、隣接する各記憶装置１Ａ〜１Ｄ間で光信号によるデータの送受信が可能となる。この場合、光送信部から対向する位置に配置された光受信部に送信される光信号は、それらの間に存在する空間を伝播する。
【００４４】
このように、隣接する記憶装置１Ａ〜１Ｄ間を光信号により接続することにより、電気的に接続した場合の留意事項、例えば、貫通電流、信号レベルの差異等を考慮することなく、通電中の記憶装置に対して通電したままで他の記憶装置を接続する活線挿抜（ホットプラグ）に対応することができる。
【００４５】
なお、図１では、第１乃至第４の記憶装置１Ａ〜１Ｄは、上方から順に並べられているが、隣接する記憶装置１Ａ〜１Ｄ間でデータの送受信が可能に配置されていればよく、例えば、下方から順に並べられていてもよいし、ラック１０１に左右に並べられていてもよい。また、光送信部１２Ａ−１〜１２Ｄ−１，１２Ｂ−２〜１２Ｄ−２は、送信対象の光受信部に向けて光信号を送信可能な位置であれば、筐体の内部又は外部のいずれの位置に設けられていてもよい。また、同様に、光受信部１３Ａ−１〜１３Ｄ−１，１３Ｂ−２〜１３Ｄ−２は、受信対象の光送信部に向けて光信号を受信可能な位置であれば、筐体の内部又は外部のいずれの位置に設けられていてもよい。
【００４６】
図３は、本発明の第１の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【００４７】
第１の記憶装置１Ａは、上述の光送信部１２Ａ−１、光受信部１３Ａ−１及び接点部材１４Ａ−１の他に、ホストインターフェース（Ｉ／Ｆ）１５Ａ、ホストコントローラ１６Ａ、光分岐部１７Ａ、メモリコントローラ１８Ａ及びメモリ１９Ａを備える。
【００４８】
第２の記憶装置１Ｂは、上述の２つの光送信部１２Ｂ−１，１２Ｂ−２、２つの光受信部１３Ｂ−１，１３Ｂ−２、及び２つの接点部材１４Ｂ−１，１４Ｂ−２の他に、ホストコントローラ１６Ｂ、光分岐部１７Ｂ、メモリコントローラ１８Ｂ及びメモリ１９Ｂを備える。
【００４９】
なお、第３及び第４の記憶装置１Ｃ，１Ｄは、第２の記憶装置１Ｂと同様に構成されているため、以下の構成の説明では第２の記憶装置１Ｂについて説明する。また、ホストＩ／Ｆ１５Ａが通信部、ホストコントローラ１６Ａ〜１６Ｄが第２の制御部、メモリコントローラ１８Ａ〜１８Ｄが第１の制御部をそれぞれ構成するものである。
【００５０】
（第１の記憶装置の各部の構成）
ホストＩ／Ｆ１５Ａは、ホスト２及びホストコントローラ１６Ａとの間におけるデータの送受信の制御を行う。
【００５１】
ホストコントローラ１６Ａは、ホストＩ／Ｆ１５Ａ、メモリコントローラ１８Ａ及び第２の記憶装置１Ｂとの間におけるデータの送受信の制御を行う。
【００５２】
図４（ａ）は、ホストコントローラ１６Ａの内部の概略構成の一例を示すブロック図である。ホストコントローラ１６Ａは、ホストＩ／Ｆ１５Ａから受信したデータをメモリコントローラ１８Ａ及び第２の記憶装置１Ｂに送信する際にそのデータとしての電気信号を光信号に変換するＥ／Ｏ（電気−光変換部）１６０Ａ−１と、第２の記憶装置１Ｂ及びメモリコントローラ１８Ａから送信された光信号を電気信号にそれぞれ変換するＯ／Ｅ（光−電気変換部）１６１Ａ−１，１６１Ａ−２と、Ｏ／Ｅ１６１Ａ−１、１６１Ａ−２を介して受信した２つの電気信号を時間的に多重化して、１つの電気信号として出力するマルチプレクサ１６２Ａと、第１の記憶装置１Ａに接続された他の記憶装置１Ｂ〜１Ｄに関する管理情報を記憶するレジスタ（記憶回路）１６３Ａとを備える。
【００５３】
ホストコントローラ１６Ａは、検出部としての接点部材１４Ａ−１及び検出回路により、第２の記憶装置１Ｂが所定の位置に配置されたことが検出されたとき、シャッター１２０Ａを開状態に変更し、光送信部１２Ａ−１からの光信号の送信を開始する。
【００５４】
また、ホストコントローラ１６Ａは、第２の記憶装置１Ｂから送信される所定のパターンを含む初期化要求信号を光受信部１３Ａ−１を介して受信したとき、下流装置との間でデータの送受信を開始する初期化処理を行う。
【００５５】
初期化処理では、ホストコントローラ１６Ａは、他の記憶装置１Ｂ〜１Ｄに関する装置情報を取得し、その装置情報に基づいて、自己及び他の記憶装置を合わせた記憶装置の合計数以上の分割数で所定の時間を分割した分割時間を、各記憶装置１Ａ〜１Ｄに割り当てる時間割り当てを決定する。そして、ホストコントローラ１６Ａは、他の記憶装置１Ｂ〜１Ｄにその時間割り当てを示す時間割り当て情報を送信する。なお、分割数は、記憶装置の合計数に対応して適時変更されるものでもよいし、予め定められていてもよい。
【００５６】
ここで、装置情報には、記憶装置１Ａ〜１Ｄが有するメモリ１９Ａ〜１９Ｄの記憶容量、ホストコントローラ１６Ａ〜１６Ｄの処理速度等が挙げられる。また、レジスタ１６３Ａに記憶される管理情報は、装置情報の他に、初期化処理を介して取得した情報として、例えば、記憶装置アレイにおいて自己の記憶装置が上流側から何番目の記憶装置であるかを示す順番情報、及び初期化処理により決定した時間割り当てを示す時間割り当て情報等が含まれる。そして、管理情報は、下流装置が配置された配置構成が、例えば、増設、撤去等により変更されたとき、その変更された配置構成に基づいて更新される。
【００５７】
ホストコントローラ１６Ａは、その時間割り当てに基づいて、第２の記憶装置１Ｂから受信したデータとメモリコントローラ１８Ａから受信したデータとをそれぞれの分割時間に割り当てることにより時間多重を行い、その結果得られた多重データをホストＩ／Ｆ１５Ａ側に向かう上り方向に送信する。
【００５８】
また、ホストコントローラ１６Ａは、下流装置との間でデータの送受信が継続して可能であるかを判断するために、特定のパターンを有する接続保持信号を下流装置に対して送信するとともに、下流装置から送信された接続保持信号を受信したか否かを定期的に確認する接続確認処理を行う。そして、ホストコントローラ１６Ａは、一定の期間その接続保持信号を受信しなかった場合には、例えば、第２の記憶装置１Ｂが撤去された、又はデータの送受信に障害があったものと認識し、第２の記憶装置１Ｂとの間のデータの送受信を停止する。この場合には、ホストコントローラ１６Ａは、シャッター１２０Ａを閉状態に変更し、光送信部１２Ａ−１からの光信号を遮光する。
【００５９】
メモリコントローラ１８Ａは、ホストコントローラ１６Ａから送信されたデータに基づいて、メモリ１９Ａに対してデータの書き込み及び読み出しを制御する。
【００６０】
また、メモリコントローラ１８Ａは、メモリ１９Ａから読み出した電気信号としてのデータをホストコントローラ１６Ａに送信する際に電気信号から光信号に変換するＥ／Ｏ１８０Ａと、ホストコントローラ１６Ａから送信された光信号を電気信号に変換するＯ／Ｅ１８１Ａとを備える。
【００６１】
なお、ホストコントローラ１６Ａとメモリコントローラ１８Ａとの間で送受信するデータに対して、伝送信号のマーク率（０と１の割合）を５０%に近づけるため、例えば８ビットから１０ビットへの符号化による８Ｂ／１０Ｂ変換技術等を用いてもよい。また、メモリコントローラ１８Ａからホストコントローラ１６Ａへの伝送線路は、電気線路であってもよく、その場合にはＯ／Ｅ１６１Ａ−２及びＥ／Ｏ１８０Ａが不要となる。
【００６２】
メモリ１９Ａは、データを記憶する記憶部であり、メモリコントローラ１８Ａを介してデータの書き込み及び読み出しが行われる。メモリ１９Ａには、例えば、ＤＲＡＭ等の揮発性の半導体メモリ、又はフラッシュメモリ等の不揮発性の半導体メモリが適している。また、メモリ１９Ａは、磁気によるハードディスクでもよいし、ＤＶＤ等の光ディスクでもよい。
【００６３】
光分岐部１７Ａは、入射側の１つの光信号を分岐して、出射側に複数の光信号を出力する機能を有し、例えば、シート状光導波路（光シートバス）、光カプラ等により構成することができる。したがって、光分岐部１７Ａは、Ｅ／Ｏ１６０Ａ−１から送信された光信号を分岐して、メモリコントローラ１８Ａ及び光送信部１２Ａ−１に送信する。なお、Ｅ／Ｏ１６０Ａ−１から送信された光信号を光分岐部１７Ａにより分岐してメモリコントローラ１８Ａ及び光送信部１２Ａ−１に送信する伝送線路は光分岐線路を構成する。
【００６４】
図５（ａ）〜（ｃ）は、光分岐部の構成例を示す図である。図５（ａ）に示すシート状光導波路１７０Ａは、シート状の導光路になっており、光ファイバ１７１より入射された光を均一に拡散させて、２本の光ファイバ１７２に出射する。シート状光導波路１７０Ａは、厚さが一様のシート状の透明媒質からなり、例えば、ポリメチルメタクリレート，ポリカーボネート，アモルファスポリオレフィン等のプラスチック材料や、無機ガラス等から形成されている。
【００６５】
図５（ｂ）は、階段上の形状を有するシート状光導波路１７０Ｂを示す。シート状光導波路１７０Ｂは、シート状光導波路１７０Ａと同様の材質により形成されており、４５度の入射面１７００から入射された光を均一に拡散させて、同じく４５度の出射面１７０１から２つの光を出射する。
【００６６】
図５（ｃ）は、光カプラ１７３を示す。光カプラ１７３は、Ｙ字状のコアを有する導光路であり、光ファイバ１７１から入射された光を分岐して、２本の光ファイバ１７２に出射する。
【００６７】
（第２の記憶装置の各部の構成）
ホストコントローラ１６Ｂは、メモリコントローラ１８Ｂ、第１の記憶装置１Ａ及び第３の記憶装置１Ｃとの間におけるデータの送受信の制御を行う。
【００６８】
図４（ｂ）は、ホストコントローラ１６Ｂの内部の概略構成の一例を示すブロック図である。すなわち、ホストコントローラ１６Ｂは、メモリコントローラ１８Ｂ及び第３の記憶装置１Ｃに送信する電気信号を光信号に変換するＥ／Ｏ１６０Ｂ−１と、第１の記憶装置１Ａに送信する電気信号を光信号に変換するＥ／Ｏ１６０Ｂ−２と、第３の記憶装置１Ｃ、メモリコントローラ１８Ｂ及び第１の記憶装置１Ａから送信された光信号を電気信号にそれぞれ変換するＯ／Ｅ１６１Ｂ−１，１６１Ｂ−２，１６１Ｂ−３と、決定された時間割り当てに基づいて時間多重を行うマルチプレクサ１６２Ｂと、管理情報等を記憶するレジスタ１６３Ｂとを備える。
【００６９】
ホストコントローラ１６Ｂは、ホストコントローラ１６Ａと同様に、下流装置が検出されたときの光信号の送信を開始する処理、上流装置及び下流装置との間での初期化処理、接続保持信号による下流装置及び上流装置との間のデータの送受信を停止する接続確認処理等を行う。なお、光分岐部１７Ｂ、メモリコントローラ１８Ｂ及びメモリ１９Ｂは、第１の記憶装置１Ａが有する光分岐部１７Ａ、メモリコントローラ１８Ａ及びメモリ１９Ａと同様であるため、それらの説明を省略する。
【００７０】
上記の接続確認処理において、ホストコントローラ１６Ｂは、接続保持信号を上流装置及び下流装置に対して送信するとともに、上流装置及び下流装置から送信された接続保持信号を受信したか否かを定期的に確認する。
【００７１】
そして、ホストコントローラ１６Ｂが、一定の期間下流装置からの接続保持信号を受信しなかった場合には、下流装置とのデータの送受信を停止する。この場合には、ホストコントローラ１６Ｂは、シャッター１２０Ｂを閉状態に変更し、光送信部１２Ｂ−１からの光信号を遮光する。また、ホストコントローラ１６Ｂが、一定の期間上位装置からの接続保持信号を受信しなかった場合には、上位装置とのデータの送受信を停止する。この場合には、ホストコントローラ１６Ｂは、Ｅ／Ｏ１６０Ｂ−２を制御して、送信部１２Ｂ−２からの光信号の送信を停止する。なお、送信部１２Ｂ−２に対してシャッターを設け、そのシャッターにより送信部１２Ｂ−２からの光信号を遮光するようにしてもよい。
【００７２】
（第１の実施の形態における動作）
次に、第１の実施の形態に係るデータ処理システム１００Ａの動作の一例について説明する。
【００７３】
（１）記憶装置間の初期化処理
記憶装置間の初期化処理について、図６のフローチャートに従って説明する。ここでは、ホスト２Ａ及び第１の記憶装置１Ａがラック１０１に収納されて、それらホスト２Ａ及び第１の記憶装置１Ａの間でデータの送受信を行っている状態において、第２の記憶装置１Ｂが第１の記憶装置１Ａの下方に増設された場合について説明する。
【００７４】
まず、第２の記憶装置１Ｂが、ラック１０１内の所定の位置に配置されて電源が投入されると、接点部材１４Ｂ−２は、第１の記憶装置１Ａに設けられた接点部材１４Ａ−１と接触し、検出回路がその接触を検出する（Ｓ２０）。
【００７５】
そして、ホストコントローラ１６Ｂは、検出回路により接触を検出した旨が通知されると、特定のパターンを有する初期化要求信号をＥ／Ｏ１６１Ｂ−２により光信号に変換し、その変換した光信号を光送信部１２Ｂ−２を介して第１の記憶装置１Ａに送信する（Ｓ２１）。なお、特定のパターンとしては、例えば、８Ｂ１０Ｂ符号のＫキャラクターを組み合わせたものであり、初期化要求信号はそのパターンからクロックを抽出可能な信号である。
【００７６】
一方、第１の記憶装置１Ａのホストコントローラ１６Ａも同様に、接点部材１４Ａ−１により接点部材１４Ｂ−２と接触し、検出回路がその接触を検出すると（Ｓ１０）、初期化要求信号を光受信部１３Ａ−１を介して受信するために待機状態となる。
【００７７】
そして、ホストコントローラ１６Ａは、ステップＳ２１で第２の記憶装置１Ｂから送信された光信号を光受信部１３Ａ−１を介して受信すると、その光信号をＯ／Ｅ１６１Ａ−１により電気信号に変換し、その変換した電気信号からクロックを抽出する（Ｓ１１）。
【００７８】
そして、ホストコントローラ１６Ａは、その電気信号から特定のパターンを認識することにより、第２の記憶装置１Ｂからの初期化要求を受信する（Ｓ１２）。
【００７９】
次に、ホストコントローラ１６Ａは、初期化要求信号と異なる特定のパターンを有する初期化コマンドをＥ／Ｏ１６０Ａ−１により光信号に変換し、その変換した光信号を光分岐部１７Ａ及び光送信部１２Ａ−１を介して第２の記憶装置１Ｂに送信する（Ｓ１３）。このとき、シャッター１２０Ａは、ホストコントローラ１６Ａからの命令を受けて、閉状態から開状態になっている。
【００８０】
次に、ホストコントローラ１６Ｂは、その送信された光信号を光受信部１３Ｂ−２を介して受信すると、Ｏ／Ｅ１６１Ｂ−３により電気信号に変換し、その変換した電気信号からクロックを抽出する（Ｓ２２）。
【００８１】
そして、ホストコントローラ１６Ｂは、その電気信号から特定のパターンを認識することにより、第１の記憶装置１Ａからの初期化コマンドを受信する（Ｓ２３）。
【００８２】
次に、初期化コマンドを受信したホストコントローラ１６Ｂは、自己の装置情報を第１の記憶装置１Ａに送信する（Ｓ２４）。
【００８３】
次に、ホストコントローラ１６Ａは、その送信された装置情報を受信すると、ホストコントローラ１６Ｂとの間でデータの送受信の時間割り当てを決定する（Ｓ１４）。そして、ホストコントローラ１６Ａは、その決定した時間割り当てを示す時間割り当て情報とともに、第２の記憶装置１Ｂが２番目の記憶装置であることを示す順番情報を第２の記憶装置１Ｂに送信する（Ｓ１５）。
【００８４】
次に、ホストコントローラ１６Ｂは、その時間割り当て情報及び順番情報を受信すると、その時間割り当て情報及び順番情報をレジスタ１６３Ｂに記憶するとともに、それらの情報を受信した旨を示す受信通知を第１の記憶装置１Ａに送信する（Ｓ２５）。
【００８５】
そして、ホストコントローラ１６Ａは、その受信通知を受け取ると、初期化完了を示す完了通知を送信し（Ｓ１６）、ホストコントローラ１６Ｂは、その完了通知を受信する（Ｓ２６）ことにより、初期化処理を終了する。
【００８６】
以上のようにして、初期化処理を完了した第１及び第２の記憶装置１Ａ，１Ｂは、それらの記憶装置１Ａ，１Ｂの間でデータの送受信を開始する。
【００８７】
また、第３の記憶装置１Ｃが、第２の記憶装置１Ｂの下方に増設された場合には、第３の記憶装置１Ｃから第２の記憶装置１Ｂに対して初期化要求信号が送信され、第２の記憶装置１Ｂは、第３の記憶装置１Ｃとの間で上記と同様の初期化処理（１回目）を行う。
【００８８】
その後、第２の記憶装置１Ｂから第１の記憶装置１Ａに対して初期化要求信号が送信され、第１の記憶装置１Ａは、第２の記憶装置１Ｂとの間で初期化処理（２回目）を行い、３つの記憶装置１Ａ〜１Ｂ間でのデータの送受信が開始される。ここで、２回目の初期化処理の際は、第２の記憶装置１Ｂは、第１の記憶装置１Ａに対して自己の装置情報だけでなく、下流装置である第３の記憶装置１Ｃに関する装置情報も送信する。
【００８９】
さらに、第４の記憶装置１Ｄが、第３の記憶装置１Ｃの下方に増設された場合も同様にして、下流装置間で初期化処理が順次行われ、最終的に第１の記憶装置１Ａは、第２の記憶装置１Ｂとの間で初期化処理を行い、４つの記憶装置１Ａ〜１Ｄ間でのデータの送受信が開始される。
【００９０】
このように下流装置として配置された第２乃至第４の記憶装置１Ｂ〜１Ｄの情報は、第１の記憶装置１Ａに集約され、ホスト２からは複数の記憶装置１Ａ〜１Ｄを１つの記憶装置として取り扱うことが可能になる。
【００９１】
（２）記憶装置間のデータ伝送
次に、データ処理システム１００Ａにおいて送受信されるデータの流れについて、図７を参照して説明する。
【００９２】
（データの書き込み）
ホスト２が、ケーブル１０２を介して第１の記憶装置１Ａに対してデータの書き込みを要求すると、第１の記憶装置１Ａのホストコントローラ１６Ａは、ホストＩ／Ｆ１５Ａを介してホスト２からデータＤ０〜Ｄ３からなる書き込みデータＷ１を受信する。
【００９３】
次に、ホストコントローラ１６Ａは、その書き込み要求を、書き込みデータＷ１を構成するデータＤ０〜Ｄ３を各記憶装置１Ａ〜１Ｄに対してそれぞれ書き込むものと認識したとすると、データＤ０〜Ｄ３に書き込み要求を示す処理情報及びそのデータＤ０〜Ｄ３の書き込み先のアドレスを示す宛先情報をそれぞれ付加して、データＤ´０〜Ｄ´３からなる書き込みデータＷ２を生成する。そして、ホストコントローラ１６Ａは、その生成した書き込みデータＷ２をＥ／Ｏ１６０Ａ−１により光信号に変換して送信する。
【００９４】
次に、ホストコントローラ１６Ａから下り方向に送信されたその光信号は、光分岐部１７Ａにより２方向に分岐され、１つは自己のメモリコントローラ１８Ａに、もう１つは光送信部１２Ａ−１を介して第２の記憶装置１Ｂに送信される。
【００９５】
メモリコントローラ１８Ａに送信された光信号は、Ｏ／Ｅ１８１Ａにより電気信号に変換される。そして、メモリコントローラ１８Ａは、その変換した電気信号としての書き込みデータＷ２に基づいて、メモリ１９Ａに対して書き込み処理を行う。ここでは、メモリコントローラ１８Ａは、書き込みデータＷ２に含まれるデータＤ´０〜Ｄ´３のうち、書き込み要求を示す処理情報及び宛先情報により、メモリ１９Ａに対する書き込みデータはデータＤ´０と判断し、そのデータＤ０を宛先情報が示す書き込み先アドレスに書き込む。
【００９６】
また、第２の記憶装置１Ｂに送信された光信号は、光受信部１３Ｂ−２を介してＯ／Ｅ１６１Ｂ−３により電気信号に変換される。そして、ホストコントローラ１６Ｂは、その変換した電気信号としての書き込みデータＷ２をＥ／Ｏ１６０Ｂ−１により光信号に変換し、光分岐部１７Ｂを介して自己のメモリコントローラ１８Ｂ及び第３の記憶装置１Ｃに送信する。
【００９７】
次に、書き込みデータＷ２を受信した第３の記憶装置１Ｃのホストコントローラ１６Ｃは、上記と同様にして、書き込みデータＷ２を下り方向に送信し、さらに、その書き込みデータＷ３を受信した第４の記憶装置１Ｄのホストコントローラ１６Ｄは、その書き込みデータＷ２をメモリコントローラ１８Ｄに送信する。
【００９８】
そして、書き込みデータＷ２をそれぞれ受信したメモリコントローラ１８Ｂ〜１８Ｄは、書き込みデータＷ２を構成するデータＤ´０〜Ｄ´３に基づいて、自己のメモリ１９Ｂ〜１９Ｄに対応するデータを書き込み先アドレスに書き込む。
【００９９】
なお、ホスト２から全ての記憶装置１Ａ〜１Ｄに対して同じデータを書き込む場合には、宛先情報にグローバルなアドレスを付加し、メモリコントローラ１８Ａ〜１８Ｄがそのグローバルなアドレスを認識したとき、そのデータをそれぞれのメモリ１９Ａ〜１９Ｄに書き込むようにすればよい。
【０１００】
（データの読み出し）
ホスト２が、第１の記憶装置１Ａに対してデータの読み出しを要求すると、ホストコントローラ１６Ａは、ホストＩ／Ｆ１５Ａを介してホスト２から読み出し先アドレスを受信する。そして、ホストコントローラ１６Ａは、読み出し要求を示す処理情報及びその読み出し先アドレスからなるコマンドＣ０を下り方向に送信し、第１乃至第４の記憶装置１Ａ〜１Ｄが有するメモリコントローラ１８Ａ〜１８Ｄは、そのコマンドＣ０を受信する。
【０１０１】
次に、メモリコントローラ１８Ａ〜１８Ｄは、その受信したコマンドＣ０が読み出し要求であることを認識すると、読み出し先アドレスに該当するデータをメモリ１９Ａ〜１９Ｄからそれぞれ読み出し、その読み出しデータＵ０〜Ｕ３をＥ／Ｏ１８０Ａ〜１８０Ｄを介してホストコントローラ１６Ａ〜１６Ｄにそれぞれ送信する。
【０１０２】
次に、ホストコントローラ１６Ｄは、その読み出しデータＵ３をＯ／Ｅ１６１Ｄ−２を介して受信すると、時間割り当てにより自己に割り当てられた分割時間にその読み出しデータＵ３を配置した多重データＲ１を上り方向に送信する。すなわち、ホストコントローラ１６Ｄは、多重データＲ１としての電気信号をＥ／Ｏ１６０Ｄ−２により光信号に変換し、光送信部１２Ｄ−２を介して第３の記憶装置１Ｃに送信する。
【０１０３】
次に、ホストコントローラ１６Ｃは、第４の記憶装置１Ｄから光受信部１３Ｃ−１を介して受信した多重データＲ１と、メモリコントローラ１８Ｃから受信した読み出しデータＵ２とに対して時間多重を行う。そして、ホストコントローラ１６Ｃは、時間多重により得られた多重データＲ２を光送信部１２Ｃ−２を介して第２の記憶装置１Ｂに送信する。
【０１０４】
次に、ホストコントローラ１６Ｂは、上記と同様にして、受信した多重データＲ２と読み出しデータＵ１とに対して時間多重を行った多重データＲ３を第１の記憶装置に送信する。そして、ホストコントローラ１６Ａは、受信した多重データＲ３と読み出しデータＵ０とに対して時間多重を行った多重データＲ４をホストＩ／Ｆ１５Ａに送信する。
【０１０５】
そして、ホストＩ／Ｆ１５Ａは、ホストコントローラ１６Ａから送信された多重データＲ４から読み出しデータＵ０〜Ｕ３を取り出し、ホスト２からの読み出し要求に対する返信データとして、ケーブル１０２を介してホスト２に送信する。
【０１０６】
（３）記憶装置間の接続確認
上記のようにして、第１乃至第４の記憶装置１Ａ〜１Ｄでデータの送受信を行っている間、各記憶装置１Ａ〜１Ｄが有するホストコントローラ１６Ａ〜１６Ｄは、各記憶装置１Ａ〜１Ｄにとっての上流装置及び下流装置に対して接続保持信号を定期的に送信するとともに、上流装置及び下流装置から送信された接続保持信号を受信したか否かを定期的に確認する。
【０１０７】
例えば、第２の記憶装置１Ｂが何らかの理由でラック１０１から撤去された場合において、第１の記憶装置１Ａのホストコントローラ１６Ａは、ホストコントローラ１６Ｂからの接続保持信号を一定の期間受信しなかったことを検出すると、シャッター１２０Ａを閉状態に変更し、第２の記憶装置１Ｂへの光信号の送信を停止する。また、第３の記憶装置１Ｃのホストコントローラ１６Ｃも、ホストコントローラ１６Ｂからの接続保持信号を一定の期間受信しなかったことを検出すると、Ｅ／Ｏ１６０Ｃ−２の動作を停止して、第２の記憶装置１Ｂへの光信号の送信を停止する。
【０１０８】
なお、第２の記憶装置１Ｂは、ラック１０１から撤去される際に第２の記憶装置１Ｂへの電源の供給が停止されたことにより、第１及び第３の記憶装置１Ａ，１Ｃへの光信号の送信を停止するようにしてもよいし、電源の供給が停止されない状態で撤去された場合には、ホストコントローラ１６Ｂが、ホストコントローラ１６Ａ，１６Ｃからの接続保持信号を一定の期間受信しなかったことをそれぞれ検出して、第１及び第３の記憶装置１Ａ，１Ｃへの光信号の送信を停止するようにしてもよい。
【０１０９】
（光送受信部の変形例）
次に、光送信部及び光受信部の間における光信号を伝播する構造の変形例について図８を参照して説明する。
【０１１０】
図８（ａ）は、光送信部１２Ａ−１及び光受信部１３Ｂ−２の間に、例えば、光ファイバ等の導光部材１０３を設け、２つの記憶装置１Ａ，１Ｂの位置が重なったときに、光送信部１２Ａ−１及び光受信部１３Ｂ−２がその導光部材１０３により接続されるものである。また、導光部材１０３は、光送信部１２Ｂ−２及び光受信部１３Ａ−１の間にも設けられている。
【０１１１】
図８（ｂ）は、下面１０Ａ及び上面１１Ｂに設けた凸部に光送信部１２Ａ−１，１２Ｂ−２及び光受信部１３Ａ−１，１３Ｂ−２を配置した図である。すなわち、下面１０Ａには、上面１１Ｂ側に突き出した凸部１０ａに光送信部１２Ａ−１、光受信部１３Ａ−１が配置され、上面１１Ｂには、下面１０Ａ側に突き出した凸部１１ａに光送信部１３Ｂ−１、光受信部１３Ｂ−２が配置されている。これにより、光送信部１２Ａ−１，１２Ｂ−２と、そられに対向する光受信部１３Ａ−１，１３Ｂ−２とを直接接続する、又はその間の距離を短くするものである。
【０１１２】
［第２の実施の形態］
図９は、本発明の第２の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【０１１３】
このデータ処理システム１００Ｂは、第１及び第２の記憶装置１Ａ，１Ｂと、ホスト２とを備え、本実施の形態に係る第２の記憶装置１Ｂは、第１の実施の形態に係る第２の記憶装置２Ｂと比較して、下流装置との間のデータの送受信を行う機能を備えていない点において異なるものである。なお、第１の記憶装置１Ａは、第１の実施の形態と同様に構成されている。
【０１１４】
すなわち、第２の記憶装置１Ｂは、上面に設けられた光送信部１２Ｂ−１、光受信部１３Ｂ−１及び接点部材１４Ｂ−１と、ホストＩ／Ｆ１５Ｂと、ホストコントローラ１６Ｂ、メモリコントローラ１８Ｂ及びメモリ１９Ｂを備える。ホストコントローラ１６Ｂは、第１の記憶装置１Ａとの間で初期化処理を行い、メモリコントローラ１８Ｂ及び第１の記憶装置１Ａとの間におけるデータの送受信の制御を行う。
【０１１５】
［第３の実施の形態］
図１０は、本発明の第２の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【０１１６】
第１の実施の形態に係るデータ処理システム１００Ａでは、第１の記憶装置１Ａと他の記憶装置１Ｂ〜１Ｄとが異なる構成を備えていたのに対し、このデータ処理システム１００Ｃでは、第１乃至第４の記憶装置１Ａ〜１Ｄが同一の構成を備えたものである。
【０１１７】
すなわち、第１の記憶装置１Ａを例にすると、第１の記憶装置１Ａは、上面に設けられた光送信部１２Ａ−１、光受信部１３Ａ−１及び接点部材１４Ａ−１と、下面に設けられた光送信部１２Ａ−２、光受信部１３Ａ−２及び接点部材１４Ａ−２とを備え、さらに、ホストＩ／Ｆ１５Ａ、ホストコントローラ１６Ａ、光分岐部１７Ａ、メモリコントローラ１８Ａ及びメモリ１９Ａを備える。他の記憶装置１Ｂ〜１Ｄも同様に構成されている。
【０１１８】
図１１は、ホストコントローラの内部の概略構成の一例を示すブロック図である。ホストコントローラ１６Ａは、下りスイッチ１６４Ａと、上りスイッチ１６５Ａとを備え、それら下りスイッチ１６４Ａ及び上りスイッチ１６５Ａにより、ホストＩ／Ｆ１５Ａを介してホスト２に接続された場合（ホスト接続）と、他の記憶装置を上流装置として他の記憶装置に接続された場合（記憶装置接続）とで内部の信号処理を切り替える。
【０１１９】
下りスイッチ１６４Ａは、メモリコントローラ１８Ａ及び下流装置の下り方向にデータを送信する際に、その送信対象のデータを切り替えるスイッチである。すなわち、下りスイッチ１６４Ａは、ホスト接続の際に接続されるホスト側接点部１６４０と、記憶装置接続の際に接続される記憶装置側接点部１６４１とを有し、初期化処理の際に接続する接点部１６４０，１６４１を決定する。
【０１２０】
そして、ホストコントローラ１６Ａは、初期化処理により下りスイッチ１６４Ａをホスト側接点部１６４０に接続した場合には、ホストＩ／Ｆ１５Ａを介してホスト２から受信したデータを下り方向に送信し、記憶装置側接点部１６４１に接続した場合には、光受信部１３Ａ−２を介して上流装置から受信したデータを下り方向に送信する。
【０１２１】
上りスイッチ１６５Ａは、メモリコントローラ１８Ａ及び下流装置からの上り方向のデータを受信した際に、その受信したデータの送信先を切り替えるスイッチである。すなわち、上りスイッチ１６５Ａは、ホスト接続の際に接続されるホスト側接点部１６５０と、記憶装置接続の際に接続される記憶装置側接点部１６５１とを有し、初期化処理の際に接続する接点部１６５０，１６５１を決定する。
【０１２２】
そして、ホストコントローラ１６Ａは、初期化処理により上りスイッチ１６５Ａをホスト側接点部１６５０に接続した場合には、上り方向のデータをホストＩ／Ｆ１５Ａを介してホスト２に送信し、記憶装置側接点部１６４１に接続した場合には、上り方向のデータを光送信部１２Ａ−２を介して上流装置に送信する。
【０１２３】
なお、図１１の例では、初期化処理の結果として、第１の記憶装置１Ａにおいては、下りスイッチ１６４Ａ及び上りスイッチ１６５Ａともにホスト側接点部１６４０，１６５０にそれぞれ接続され、第２乃至第４の記憶装置１Ｂ〜１Ｄにおいては、下りスイッチ１６４Ａ及び上りスイッチ１６５Ａともに記憶装置側接点部１６４１，１６５１にそれぞれ接続される。
【０１２４】
［第４の実施の形態］
図１２は、本発明の第４の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【０１２５】
このデータ処理システム１００Ｄは、第１乃至第４の記憶装置１Ａ〜１Ｄとホスト２とを備え、本実施の形態に係る第１乃至第４の記憶装置１Ａ〜１Ｄは、第１の実施の形態に係る記憶装置１Ａ〜１Ｄと比較して、ホストコントローラ１６Ａ〜１６Ｄから下り方向にデータを送信する伝送線路の構成が異なるものである。
【０１２６】
具体的には、ホストコントローラ１６Ａ〜１６Ｄは、光分岐部１７Ａ〜１７Ｄを備えない代わりに、Ｅ／Ｏ１６０Ａ−３〜１６０Ｄ−３をそれぞれ備え、ホストコントローラ１６Ａ〜１６Ｄとメモリコントローラ１８Ａ〜１８Ｄとの間をＥ／Ｏ１６０Ａ−３〜１６０Ｄ−３を介してそれぞれ接続し、さらにホストコントローラ１６Ａ〜１６Ｄと光送信部１２Ａ−１〜１２Ｄ−１との間をＥ／Ｏ１６０Ａ−１〜１６０Ｄ−１を介してそれぞれ接続したものである。
【０１２７】
また、ホストコントローラ１６Ａ〜１６Ｄは、Ｅ／Ｏ１６０Ａ−３〜１６０Ｄ−３を制御することにより、送信部１２Ａ−１〜１２Ｄ−１にシャッター１２０Ａ〜１２０Ｄを設置することなく、下流装置が配置されている場合にだけＥ／Ｏ１６０Ａ−３〜１６０Ｄ−３から光信号の送信を行うことができる。
【０１２８】
［第５の実施の形態］
図１３は、本発明の第５の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【０１２９】
このデータ処理システム１００Ｅは、第１乃至第４の記憶装置１Ａ〜１Ｄとホスト２とを備え、第１乃至第４の記憶装置１Ａ〜１Ｄとホスト２との間を接続する伝送線路として、現用系と、その現用系にて障害が発生した場合に切り替えられる予備系との２系統を有する。
【０１３０】
すなわち、ホスト２は、２系統の伝送線路として、ケーブル１０２Ａ，１０２Ｂを介して第１及び第４の記憶装置１Ａ，１Ｄが有するホストＩ／Ｆ１５Ａ，１５Ｄにそれぞれ接続されている。なお、第１乃至第４の記憶装置１Ａ〜１Ｄは、第３及び第４の実施の形態に係る記憶装置１Ａ〜１Ｄと同様に構成されている。また、第２及び第３の記憶装置１Ｂ，１Ｃは、ホスト２と接続されていないため、第１の実施の形態に係る第２の記憶装置１Ｂと同様に構成されていてもよい。
【０１３１】
ケーブル１０２Ａに係る伝送線路を現用系とした場合には、第１の記憶装置１Ａが最上流の上流装置となって、第１の実施の形態と同様に、ホスト２からの要求をケーブル１０２Ａを介してホストＩ／Ｆ１５Ａにより受信し、その受信した要求に基づいて、各記憶装置１Ａ〜１Ｄがデータの書き込み及び読み出しを行う。
【０１３２】
第１の記憶装置１Ａが現用系によるデータの送受信において障害を検出した場合には、伝送線路を予備系に切り替えるべく、ホスト２及び他の記憶装置１Ｂ〜１Ｄに切替通知を送信する。そして、第４の記憶装置１Ｄを最上流の上流装置とする初期化処理を行った後、ホスト２との間のデータの送受信は、ケーブル１０２Ｂ及びホストＩ／Ｆ１５Ｄによる予備系に切り替えられる。
【０１３３】
［第６の実施の形態］
図１４は、本発明の第６の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【０１３４】
このデータ処理システム１００Ｆは、第１乃至第４の記憶装置１Ａ〜１Ｄと第１及び第２のホスト２Ａ，２Ｂとを備え、第１の記憶装置１Ａと第１のホスト２Ａとがケーブル１０２Ａにより接続され、第３の記憶装置１Ｃと第２のホスト２Ｂとがケーブル１０２Ｂにより接続されている。なお、第１乃至第４の記憶装置１Ａ〜１Ｄは、第３及び第４の実施の形態に係る記憶装置１Ａ〜１Ｄと同様に構成されている。また、第２及び第３の記憶装置１Ｂ，１Ｃは、ホスト２と接続されていないため、第１の実施の形態に係る第２の記憶装置１Ｂと同様に構成されていてもよい。
【０１３５】
第１のホスト２Ａは、第１の記憶装置１Ａに接続されて、第１のホスト２Ａからの要求に対して、第１乃至第４の記憶装置１Ａ〜１Ｄの間でデータの送受信が行われる。
【０１３６】
一方、第２のホスト２Ｂは、第３の記憶装置１Ｃに接続されて、第２のホスト２Ｂからの要求に対して、第３及び第４の記憶装置１Ｃ，１Ｄの間でデータの送受信が行われる。
【０１３７】
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々変形実施が可能である。また、上記各実施の形態の構成要素を発明の要旨を変更しない範囲内で任意に組み合わせることができる。
【０１３８】
なお、上記各実施の形態において、Ｅ／Ｏ（電気−光変換部）には、例えば、半導体レーザーや発光ダイオード等の発光素子が利用でき、Ｏ／Ｅ（光−電気変換部）としては半導体フォトダイオード等の受光素子が利用できる。また、メモリコントローラ及びホストコントローラとしては、例えば、ＦＰＧＡ等の集積回路を含む電子回路により実現できる。
【図面の簡単な説明】
【０１３９】
【図１】図１は、本発明の第１の実施の形態に係るデータ処理システムの概略構成の一例を示す斜視図である。
【図２】図２は、図１におけるＡ−Ａ線断面図である。
【図３】図３は、本発明の第１の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【図４】図４（ａ）は、第１の記憶装置が有するホストコントローラの内部の概略構成の一例を示すブロック図である。図４（ｂ）は、第２の記憶装置が有するホストコントローラの内部の概略構成の一例を示すブロック図である。
【図５】図５（ａ）は、シート状光導波路の断面図、図５（ｂ）は、階段上の形状を有するシート状光導波路の斜視図、図５（ｃ）は、光カプラの断面図である。
【図６】図６は、本発明の第１の実施の形態に係るデータ処理システムの動作の一例を示すフローチャートである。
【図７】図７（ａ）は、本発明の第１の実施の形態に係るデータ処理システムにおいて送受信されるデータの流れを説明する図である。図７（ｂ）は、送受信されるデータの詳細を示す図である。
【図８】図８（ａ）は、光送信部及び光受信部の間に導光部材を設けた場合の記憶装置の断面図である。図８（ｂ）は、光送信部及び光受信部を凸部に設けた場合の記憶装置の断面図である。
【図９】図９は、本発明の第２の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【図１０】図１０は、本発明の第３の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【図１１】図１１は、ホストコントローラの内部の概略構成の一例を示すブロック図である。
【図１２】図１２は、本発明の第４の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【図１３】図１３は、本発明の第５の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【図１４】図１４は、本発明の第６の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【符号の説明】
【０１４０】
１Ａ〜１Ｄ…記憶装置、２，２Ａ，２Ｂ…ホスト、１０Ａ〜１０Ｄ…下面、１０ａ…凸部、１１Ｂ〜１１Ｄ…上面、１１ａ…凸部、１２Ａ−１〜１２Ｄ−１，１２Ａ−２〜１２Ｄ−２…光送信部、１３Ａ−１〜１３Ｄ−１，１３Ａ−２〜１３Ｄ−２…光受信部、１４Ａ−１〜１４Ｄ−１，１４Ａ−２〜１４Ｄ−２…接点部材、１６Ａ〜１６Ｄ…ホストＩ／Ｆ
１６Ａ〜１６Ｄ…ホストコントローラ、１７Ａ〜１７Ｄ…光分岐部、１８Ａ〜１８Ｄ…メモリコントローラ、１９Ａ〜１９Ｄ…メモリ、１００Ａ〜１００Ｆ…データ処理システム、１０１…ラック、１０２，１０２Ａ，１０２Ｂ…ケーブル、１０３…導光部材、１２０Ａ〜１２０Ｄ…シャッター、１６０Ａ−１〜１６０Ｄ−１，１６０Ａ−２〜１６０Ｄ−２，１６０Ａ−３〜１６０Ｄ−３…Ｅ／Ｏ、１６１Ａ−１〜１６１Ｄ−１，１６１Ａ−２〜１６１Ｄ−２，１６１Ａ−３〜１６１Ｄ−３…Ｏ／Ｅ、１６２Ａ，１６２Ｂ…マルチプレクサ、１６３Ａ，１６３Ｂ…レジスタ、１６４Ａ…下りスイッチ、１６５Ａ…上りスイッチ、１７０Ａ，１７０Ｂ…シート状光導波路、１７１，１７２…光ファイバ、１７３…光カプラ、１６４０，１６５０…ホスト側接点部、１６４１，１６５１…記憶装置側接点部、１７００…入射面、１７０１…出射面
【図１】
2009187185.tif 000003
【図２】
2009187185.tif 000004
【図３】
2009187185.tif 000005
【図４】
2009187185.tif 000006
【図５】
2009187185.tif 000007
【図６】
2009187185.tif 000008
【図７】
2009187185.tif 000009
【図８】
2009187185.tif 000010
【図９】
2009187185.tif 000011
【図１０】
2009187185.tif 000012
【図１１】
2009187185.tif 000013
【図１２】
2009187185.tif 000014
【図１３】
2009187185.tif 000015
【図１４】
2009187185.tif 000016