(57)【要約】【課題】本発明は、駆動トランジスタで自発光素子を駆動する画像表示装置に関して、逆バイアスによる発光素子の破壊を有効に回避して、駆動トランジスタのしきい値電圧のばらつきを補正する。【解決手段】本発明は、駆動トランジスタＴｒ２と発光素子８との間にスイッチ用トランジスタＴｒ３を配置し、非発光期間の間、このスイッチ用トランジスタＴｒ３をオフ状態に設定する。【選択図】        図１
2009288734.tif 000002
【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して表示部が形成され、
前記画素回路は、
発光素子と、
スイッチ用トランジスタと、
前記スイッチ用トランジスタを介して、ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させる非発光期間とを交互に繰り返し、
前記非発光期間において、
前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定し、
前記非発光期間において、前記スイッチ用トランジスタをオフ状態に設定する
画像表示装置。
【請求項２】
前記駆動トランジスタのドレイン電圧を立ち下げると共に、前記書込トランジスタを介して前記信号線により前記保持容量の端子電圧を設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
請求項１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、駆動トランジスタと発光素子との間にスイッチ用トランジスタを配置し、非発光期間の間、このスイッチ用トランジスタをオフ状態に設定することにより、逆バイアスによる発光素子の破壊を有効に回避して、駆動トランジスタのしきい値電圧のばらつきを補正する。
【背景技術】
【０００２】
従来、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、この画素回路に設けられた有機ＥＬ素子により各画素が形成され、この表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。
【０００３】
この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、構成を簡略化することができる。またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。
【０００４】
ここで図１０は、特開２００７−３１０３１１号公報に開示の画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。
【０００５】
ここで表示部２は、画素回路５をマトリックス状に配置して形成され、画素回路５に設けられた有機ＥＬ素子により画素（ＰＩＸ）６が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により１つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部２は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路５を順次配置して構成される。
【０００６】
信号線駆動回路３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、データスキャン回路３Ａにおいて、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。
【０００７】
走査線駆動回路４は、表示部２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、それぞれライトスキャン回路（ＷＳＣＮ）４Ａ及びドライブスキャン回路（ＤＳＣＮ）４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。
【０００８】
図１１は、画素回路５の構成を詳細に示す接続図である。画素回路５は、有機ＥＬ素子８のカソードが所定の負側電圧に設定され、この図１１の例ではこの負側電圧がアースラインの電圧に設定される。画素回路５は、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路４から電源用の駆動信号ＤＳが供給される。これらにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子８を電流駆動する。
【０００９】
画素回路５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子８を電流駆動する。なおここでこの図１１において、容量Ｃｅｌは、有機ＥＬ素子８の浮遊容量である。また以下において、容量Ｃｅｌは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ２のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。
【００１０】
すなわち画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。ここで信号線駆動回路３は、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。ここでしきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、有機ＥＬ素子８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、各信号線ＤＴＬに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。
【００１１】
画素回路５は、図１２に示すように、有機ＥＬ素子８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図１２（Ａ））。また画素回路５は、発光期間の間、電源用の駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図１２（Ｂ））。これにより画素回路５は、図１３に示すように、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図１２（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。
【００１２】
画素回路５は、発光期間が終了する時点ｔ０で、電源用の駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図１２（Ｂ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。
【００１３】
これにより画素回路５は、図１４に示すように、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓが電圧Ｖｓｓに立ち下がり（図１２（Ｅ））、有機ＥＬ素子８が発光を停止する。また画素回路５は、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図１２（Ｄ））。
【００１４】
なおより正確に説明すると、ドレイン電圧の固定電圧Ｖｓｓへの立ち下げにより、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、駆動トランジスタＴｒ２のドレインゲート間電圧のしきい値電圧だけこの固定電圧Ｖｓｓから下がった電圧に保持される。また駆動トランジスタＴｒ２のソース電圧Ｖｓは、直前の発光期間におけるゲートソース間電圧だけゲート電圧Ｖｇから下がった電圧に保持される。
【００１５】
画素回路５は、続く所定の時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図１２（Ａ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図１２（Ｃ）及び（Ｄ））。これにより画素回路５は、図１５に示すように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがほぼ電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。
【００１６】
その後、画素回路５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられる（図１２（Ｂ））。これにより画素回路５は、図１６に示すように、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源Ｖｃｃから充電電流Ｉｄｓが流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。なおこの場合、画素回路５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子８に流入する電流Ｉｄｓは、有機ＥＬ素子８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。
【００１７】
ここで画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。
【００１８】
画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、図１７に示すように、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図１２（Ａ））。続いて図１８に示すように、信号線ＤＴＬの電圧が階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）に設定される。
【００１９】
画素回路５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される（図１２（Ａ））。これにより画素回路５は、図１９に示すように、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定され、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。
【００２０】
画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきが補正される。
【００２１】
すなわち保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定した状態で、書込トランジスタＴｒ１をオン状態に設定して駆動トランジスタＴｒ２のゲートを信号線ＤＴＬに接続した場合、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、固定電圧Ｖｏｆｓから徐々に上昇して階調設定用電圧Ｖｓｉｇに設定される。
【００２２】
ここで画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇの立ち上がりに要する書込時定数が、駆動トランジスタＴｒ２によるソース電圧Ｖｓの立ち上がりに要する時定数に比して短くなるように設定される。
【００２３】
この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｉｎ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｅｌが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ２のソース電圧Ｖｓは変動しないことになる。
【００２４】
しかしながら駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ２を介して電源Ｖｃｃから電流Ｉｄｓが流入し、駆動トランジスタＴｒ２のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。
【００２５】
この端子間電圧の放電速度は、駆動トランジスタＴｒ２の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ２の移動度μが大きい場合程、放電速度は、早くなる。
【００２６】
その結果、画素回路５は、移動度μが大きい駆動トランジスタＴｒ２程、保持容量Ｃｓの端子間電圧が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが補正される。なおこの移動度μの補正に係る端子間電圧の低下分を図１２、図１９及び図２０ではΔＶで示す。
【００２７】
画素回路５は、この移動度の補正期間が経過すると、時点ｔ５で書込信号ＷＳが立ち下げられる。その結果、画素回路５は、発光期間が開始し、図２０に示すように、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。なお画素回路５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。図２０におけるＶｅｌは、この上昇分の電圧である。
【００２８】
これらにより画素回路５は、時点ｔ０から時点ｔ２までの駆動トランジスタＴｒ２のゲート電圧を電圧Ｖｓｓに立ち下げている期間で、駆動トランジスタＴｒ２のしきい値電圧を補正する処理の準備を実行する。また続く時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定して、駆動トランジスタＴｒ２のしきい値電圧を補正する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度を補正すると共に、階調設定用電圧Ｖｓｉｇをサンプリングする。
【００２９】
また特開２００７−１３３２８４号公報には、駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開２００７−１３３２８４号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。
【００３０】
従って特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用すると、簡易な構成により、高精度化した場合にあっても高い画質を維持することが可能な表示装置を得ることができると考えられる。
【００３１】
図２１は、図１２との対比により、特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用した場合に考えられる画素回路のタイムチャートである。
【００３２】
この場合、信号線ＤＴＬには、しきい値電圧補正用の固定電圧Ｖｏｆｓを間に挟んで、信号線ＤＴＬに接続された各画素回路５の階調設定用電圧Ｖｓｉｇが出力される。画素回路５は、この信号線ＤＴＬの駆動に対応して書込信号ＷＳが間欠的に立ち上げられ、複数の期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２を介して放電させる。これによりこの図２１の例では、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正を複数回の期間に分けて実行する。なおこの図２１において、ＶＤは、垂直同期信号である。
【００３３】
また特開２００６−３３８０４２号公報には、電流駆動により有機ＥＬ素子の発光輝度を設定する構成が開示されている。
【特許文献１】特開２００７−３１０３１１号公報
【特許文献２】特開２００７−１３３２８４号公報
【特許文献３】特開２００６−３３８０４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００３４】
ところで図１１の構成では、駆動トランジスタＴｒ２のドレイン電圧を所定電圧Ｖｓｓに立ち下げることにより、有機ＥＬ素子８の発光を停止させる。その結果、有機ＥＬ素子８の発光を停止している期間の間、有機ＥＬ素子８は、逆バイアスの状態に保持される。ここで有機ＥＬ素子は、逆バイアスの状態に保持されると、逆バイアスの大きさ、時間により破壊する場合がある。
【００３５】
これにより図１１の構成では、有機ＥＬ素子８が破壊して滅点が発生する恐れがあった。なお図１１の構成では、この所定電圧Ｖｓｓを高くすることにより、有機ＥＬ素子８に印加される逆バイアスの量を低減して有機ＥＬ素子８の破壊を防止することができる。しかしながら電圧Ｖｓｓを高くすると、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上の電圧に設定することが困難になり、結局、駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正できなくなる。
【００３６】
本発明は以上の点を考慮してなされたもので、逆バイアスによる有機ＥＬ素子の破壊を有効に回避して、駆動トランジスタのしきい値電圧のばらつきを補正することができる画像表示装置を提案しようとするものである。
【課題を解決するための手段】
【００３７】
上記の課題を解決するため請求項１の発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して表示部が形成され、前記画素回路は、発光素子と、スイッチ用トランジスタと、前記スイッチ用トランジスタを介して、ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させる非発光期間とを交互に繰り返し、前記非発光期間において、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定し、前記非発光期間において、前記スイッチ用トランジスタをオフ状態に設定する。
【００３８】
請求項１の構成により、非発光期間、スイッチ用トランジスタをオフ状態に設定すれば、駆動トランジスタと発光素子とを切り離して、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定する処理等を実行することができる。従ってこの処理等における逆バイアスが発光素子に印加されないようにすることができる。
【発明の効果】
【００３９】
本発明によれば、逆バイアスによる有機ＥＬ素子の破壊を有効に回避して、駆動トランジスタのしきい値電圧のばらつきを補正することができる。
【発明を実施するための最良の形態】
【００４０】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００４１】
（１）実施例１の構成
図１は、図１１との対比により本発明の実施例１の画像表示装置に適用される画素回路を示す接続図であり、図２は、この画素回路を簡略化して示す接続図である。画素回路２５は、駆動トランジスタＴｒ２と有機ＥＬ素子８の間に、カットオフ信号ＣｕｔＯＦＦによりオンオフ動作してスイッチ回路として機能するスイッチ用トランジスタＴｒ３が設けられる。この実施例の画像表示装置２１は、図３に示すように、この画素回路２５がマトリックス状に配置されて表示部２２が形成される。画像表示装置２１は、このスイッチ用トランジスタＴｒ３の制御に関する構成が異なる点を除いて、図１１について上述した画像表示装置１と同一に構成される。
【００４２】
すなわちこの画像表示装置２１において（図１）、信号線駆動回路２３は、データスキャン回路２３Ａにより各画素回路２５の階調設定用電圧Ｖｓｉｇを生成し、しきい値電圧補正用の固定電圧Ｖｏｆｓを間に挟んで、この階調設定用電圧Ｖｓｉｇを順次信号線ＤＴＬに出力する。走査線駆動回路２４は、ライトスキャン回路２４Ａ、ドライブスキャン回路２４Ｂ及びカットオフスキャン回路２４Ｃからそれぞれ書込信号ＷＳ、駆動信号ＤＳ及びカットオフ信号ＣｕｔＯＦＦを出力する。
【００４３】
図４に示すように、画像表示装置２１は、カットオフ信号ＣｕｔＯＦＦにより、非発光期間の間、スイッチ用トランジスタＴｒ３がオフ状態に設定され、これにより有機ＥＬ素子８の逆バイアスを有効に回避する（図４（Ｅ））。
【００４４】
すなわち画素回路２５は、発光期間の間、図５に示すように、書込トランジスタＴｒ１、スイッチ用トランジスタＴｒ３がそれぞれオフ状態及びオン状態に設定され、駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図４（Ａ）〜（Ｅ））。これにより画素回路２５は、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を駆動する。
【００４５】
画素回路２５は、発光期間が終了する時点ｔ０で、図６に示すように、駆動トランジスタＴｒ２のドレイン電圧が固定電位Ｖｓｓに立ち下げられると共に、スイッチ用トランジスタＴｒ３がオフ状態に設定される。これにより画素回路２５は、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が駆動トランジスタＴｒ２を介して走査線に流出し、駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが立ち下がる（図４（Ｇ）及び（Ｈ））。このときスイッチ用トランジスタＴｒ３がオフ状態に設定されていることから、有機ＥＬ素子８は、浮遊容量Ｃｅｌの蓄積電荷が有機ＥＬ素子８を介して放電し、この放電により端子間電圧が有機ＥＬ素子８のしきい値電圧Ｖｔｈ  ＥＬにまで低下する。その結果、有機ＥＬ素子８は、アノード電圧ＶＡが、カソード電圧にしきい値電圧Ｖｔｈ  ＥＬを加算した電圧に保持される（図４（Ｆ））。
【００４６】
画素回路２５は、続いて信号線ＤＴＬがしきい値電圧補正用の固定電圧Ｖｏｆｓに保持されている期間で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に設定される。これにより画素回路２５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定される。
【００４７】
画素回路２５は、続いて駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられると共に、信号線ＤＴＬがしきい値電圧補正用の固定電圧Ｖｏｆｓに保持されている期間の間、書込トランジスタＴｒ１がオン状態に設定される。これにより図７に示すように、画素回路２５は、複数回の期間に分けて、図７に示すように、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。
【００４８】
画素回路２５は、続いて信号線ＤＴＬが当該画素回路２５の階調設定用電圧Ｖｓｉｇに保持されている時点ｔ２で、書込トランジスタＴｒ１がオン状態に設定され、これにより保持容量Ｃｓの端子電圧が階調設定用電圧Ｖｓｉｇに設定される。また一定の時間だけ経過すると、書込トランジスタＴｒ１がオフ状態に設定され、これにより移動度のばらつきを補正して階調設定用電圧Ｖｓｉｇが保持容量Ｃｓにサンプルホールドされる。
【００４９】
その結果、画素回路２５は、図８に示すように、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。
【００５０】
なお図９は、この画素回路２５のレイアウトを示す平面図である。この図９は、有機ＥＬ素子８のアノード電極から上層の部材を除去して基板側を見て示す平面図である。この図９では、各層の配線パターンをそれぞれハッチングの相違により示す。また円形の印により層間のコンタクトを示す。またこの円形の印の内側にコンタクト先の配線パターンに割り当てたハッチングを設け、層間の接続関係を示す。
【００５１】
画素回路２５は、例えばガラスによる絶縁基板上に配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第１配線が作成される。画素回路５は、続いてゲート酸化膜が作成された後、ポリシリコン膜による中間配線層が作成される。画素回路５は、続いてチャンネル保護層等が作成された後、不純物のドープによりトランジスタＴｒ１〜Ｔｒ３が作成される。
【００５２】
画素回路２５は、続いて配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第２配線が作成される。画素回路２５は、第２配線により電源用の走査線ＤＳＬ及び書込信号用の走査線ＷＳＬが作成される。また電源用の走査線ＤＳＬが書込信号用の走査線ＷＳＬに比して幅広に作成される。また画素回路２５は、可能な限り第２配線により信号線ＤＴＬが作成される。具体的に、画素回路２５は、走査線ＤＳＬ及びＷＳＬと交差する部位に限って、第１配線により信号線ＤＴＬが作成され、残りの信号線ＤＴＬが第２配線により作成される。またその結果、信号線ＤＴＬは、走査線ＤＳＬ及びＷＳＬと交差する部位を間に挟んで、第１配線及び第２配線を接続するコンタクトがそれぞれ設けられる。
【００５３】
（２）実施例の動作
以上の構成において、この画像表示装置２１では、信号線駆動回路２３において、順次入力される画像データＤ１が信号線ＤＴＬに振り分けられた後、アナログディジタル変換処理される。これにより画像表示装置２１では、信号線ＤＴＬに接続された各画素の階調を指示する階調電圧Ｖｉｎが信号線ＤＴＬ毎に作成される。画像表示装置２１では、走査線駆動回路２４による表示部の駆動により、表示部２を構成する各画素回路５に例えば線順次によりこの階調電圧Ｖｉｎが設定される。また各画素回路５では、この階調電圧Ｖｉｎに応じた発光輝度によりそれぞれ有機ＥＬ素子８が発光する（図１）。これにより画像表示装置２１では、画像データＤ１に応じた画像を表示部２で表示することができる。
【００５４】
より具体的に、画素回路５においては、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子８が電流駆動される。画素回路５においては、この駆動トランジスタＴｒ２のゲートソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置２１では、画像データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。
【００５５】
しかしながらこれら画素回路５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置２１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。
【００５６】
そこで画像表示装置２１では、事前に、保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げた後、書込トランジスタＴｒ１を介して駆動トランジスタＴｒ２のゲート電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図２）。これにより画像表示装置２１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上に設定される。またその後、駆動トランジスタＴｒ２を介して、この保持容量Ｃｓの端子間電圧が放電される。これらの一連の処理により、画像表示装置２１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。
【００５７】
その後、画像表示装置２１では、階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲート電圧に設定される。これにより画像表示装置２１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。
【００５８】
また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。
【００５９】
しかしながら高解像度化等により、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電に、十分な時間を割り当てることが困難な場合も発生する。この場合、画像表示装置では、十分に精度良く、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定できなくなる。その結果、十分に駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを補正できなくなる問題がある。
【００６０】
そこでこの実施例では、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電が、複数回の期間で実行される。これにより駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電に、十分な時間を割り当て、高解像度化した場合でも、十分に駆動トランジスタＴｒ２の移動度のばらつきを補正する。
【００６１】
しかしながらこのようにして駆動トランジスタＴｒ２のしきい値電圧のばらつき補正を実行する場合、有機ＥＬ素子８が逆バイアスされることになり、有機ＥＬ素子８の破壊が心配される。
【００６２】
そこでこの実施例では、有機ＥＬ素子８と駆動トランジスタＴｒ２との間に、スイッチ用トランジスタＴｒ３が設けられ、非発光期間の間、このスイッチ用トランジスタＴｒ３がオフ状態に設定される。これにより画像表示装置２１では、駆動トランジスタＴｒ２と有機ＥＬ素子８とを切り離して、一連の駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する処理を実行することができる。従って、有機ＥＬ素子８の逆バイアスを有効に回避して、駆動トランジスタのしきい値電圧のばらつきを補正することができる。
【００６３】
（３）実施例の効果
以上の構成によれば、駆動トランジスタと発光素子との間にスイッチ用トランジスタを配置し、非発光期間の間、このスイッチ用トランジスタをオフ状態に設定することにより、逆バイアスによる有機ＥＬ素子の破壊を有効に回避して、駆動トランジスタのしきい値電圧のばらつきを補正することができる。
【実施例２】
【００６４】
なお上述の実施例においては、画素回路を２つのトランジスタで構成する画像表示装置に本発明を適用する場合について述べたが、本発明はこれに限らず、保持容量の有機ＥＬ素子側端の電圧を専用の回路構成により立ち下げてしきい値電圧のばらつき補正処理を開始する構成等にも広く適用することができる。
【００６５】
また上述の実施例においては、駆動トランジスタを介した保持容量の端子間電圧の放電を複数回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を１回の期間で実行する場合にも広く適用することができる。
【００６６】
また上述の実施例においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。
【００６７】
また上述の実施例においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。
【産業上の利用可能性】
【００６８】
本発明は、画像表示装置に関し、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例１の画像表示装置を示す接続図である。
【図２】図１の画像表示装置の画素回路を簡略化して示す接続図である。
【図３】図２の画素回路による表示部の構成を示す接続図である。
【図４】図１の画素回路の動作の説明に供するタイムチャートである。
【図５】図４のタイムチャートの説明に供する接続図である。
【図６】図５の続きの説明に供する接続図である。
【図７】図６の続きの説明に供する接続図である。
【図８】図７の続きの説明に供する接続図である。
【図９】図２の画素回路のレイアウトを示す平面図である。
【図１０】従来の画像表示装置を示すブロック図である。
【図１１】図１０の画像表示装置における画素回路を示す接続図である。
【図１２】図１１の画素回路の動作の説明に供するタイムチャートである。
【図１３】図１２のタイムチャートの説明に供する接続図である。
【図１４】図１３の続きの説明に供する接続図である。
【図１５】図１４の続きの説明に供する接続図である。
【図１６】図１５の続きの説明に供する接続図である。
【図１７】図１６の続きの説明に供する接続図である。
【図１８】図１７の続きの説明に供する接続図である。
【図１９】図１８の続きの説明に供する接続図である。
【図２０】図１９の続きの説明に供する接続図である。
【図２１】しきい値電圧のばらつき補正処理を複数回の期間で実行する場合に考えられるタイムチャートである。
【符号の説明】
【００７０】
１、２１……画像表示装置、２、２２……表示部、３、２３……信号線駆動回路、４、２４……走査線駆動回路、５、２５……画素回路、８……有機ＥＬ素子、Ｔｒ１〜Ｔｒ３……トランジスタ、Ｃｓ……保持容量
【図１】
2009288734.tif 000003
【図２】
2009288734.tif 000004
【図３】
2009288734.tif 000005
【図４】
2009288734.tif 000006
【図５】
2009288734.tif 000007
【図６】
2009288734.tif 000008
【図７】
2009288734.tif 000009
【図８】
2009288734.tif 000010
【図９】
2009288734.tif 000011
【図１０】
2009288734.tif 000012
【図１１】
2009288734.tif 000013
【図１２】
2009288734.tif 000014
【図１３】
2009288734.tif 000015
【図１４】
2009288734.tif 000016
【図１５】
2009288734.tif 000017
【図１６】
2009288734.tif 000018
【図１７】
2009288734.tif 000019
【図１８】
2009288734.tif 000020
【図１９】
2009288734.tif 000021
【図２０】
2009288734.tif 000022
【図２１】
2009288734.tif 000023