(57)【要約】【課題】出力信号の歪みの小さいＤ級増幅回路を提供する。【解決手段】Ｄ級増幅回路１００は、ＢＴＬ構成であり、入力アナログ信号Vinを増幅して、これを三角波信号と比較して、同一信号レベルで逆位相の最終出力信号VoutPとVoutNとを出力する。Ｄ級増幅回路１００は、差動部ＤＡＭＰから構成された負帰還回路を備える。差動部ＤＡＭＰは、Ｄ級増幅回路１００の最終出力信号VoutPとVoutNとの差分を取ることにより、これらの信号に含まれている同相のノイズ成分を相殺し、入力段の増幅器ＡＭＰ１の反転入力端子（−）に帰還する。【選択図】図１
2009105664.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を反転増幅する第１の増幅回路と、
前記第１の増幅回路の出力信号を反転増幅する第２の増幅回路と、
三角波信号を生成する三角波生成回路と、
前記三角波生成回路により生成された三角波信号の信号レベルと前記第１の増幅回路の出力信号の信号レベルとに基づいて信号レベルが変動する矩形波信号を出力する第１の比較回路と、
前記三角波生成回路により生成された三角波信号の信号レベルと前記第２の増幅回路の出力信号の信号レベルとに基づいて信号レベルが変動する矩形波信号を出力する第２の比較回路と、
前記第１の比較回路の出力信号と前記第２の比較回路の出力信号とを差動増幅し、第１の増幅回路に負帰還する差動増幅回路と、を備える、
ことを特徴とするＤ級増幅回路。
【請求項２】
前記第１の比較回路は、前記三角波生成回路により生成された三角波信号の信号レベルと前記第１の増幅回路の出力信号の信号レベルとを比較して、比較結果に対応する矩形波信号を出力する第１の比較回路と、該第１の比較回路の出力を増幅して出力する回路と、を備え、
前記第２の比較回路は、前記三角波生成回路により生成された三角波信号の信号レベルと前記第２の増幅回路の出力信号の信号レベルとを比較して、比較結果に対応する矩形波信号を出力する第２の比較回路と、該第２の比較回路の出力を増幅して出力する回路と、を備える、
ことを特徴とする請求項１に記載のＤ級増幅回路。
【請求項３】
前記第１の比較回路と前記第２の比較回路とは同一の回路構成を有する、
ことを特徴とする請求項１又は２に記載のＤ級増幅回路。
【請求項４】
前記第１の比較回路と前記第２の比較回路とは回路基板上に近接して配置される、
ことを特徴とする請求項１、２又は３に記載のＤ級増幅回路。
【請求項５】
前記第１の比較回路と前記第２の比較回路とは前記回路基板上に同一の製造プロセスにより構成される、
ことを特徴とする請求項１乃至４の何れか１項に記載のＤ級増幅回路。
【請求項６】
前記第１の比較回路の出力信号と前記第２の比較回路の出力信号とは、同一のバイアス信号を基準レベルとして変動し、逆位相であり、
Bridged Trans Less方式の増幅回路を構成する、
ことを特徴とする請求項１乃至５の何れか１項に記載のＤ級増幅回路。
【請求項７】
前記第１の比較回路の出力端子と前記第２の比較回路の出力端子とは、外部スピ−カに接続される、
ことを特徴とする請求項１乃至６の何れか１項に記載のＤ級増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力信号の歪みを低減する機能を有するＤ級増幅回路に関する。
【背景技術】
【０００２】
入力されたアナログ音声信号をディジタル変調して電力増幅するＤ級増幅回路（ディジタルアンプ）が、オ−ディオなどの分野に広く利用されている（例えば、特許文献１参照。）。
また、出力段の増幅器をブリッジ接続することにより、出力電力を増大する技術として、ＢＴＬ（Bridged Trans Less）方式増幅器が知られている（例えば、特許文献２参照。）。Ｄ級増幅回路も、出力パワ−を増大するために、ＢＴＬ方式を採用可能である。
また、Ｄ級増幅回路やＢＴＬ増幅回路のうちには、パルス幅を調整したり出力信号の安定性を確保するため、出力信号を入力段にフィ−ドバックする帰還回路が設けられる場合がある（例えば、特許文献２、３参照。）。
【特許文献１】特開２００６−１０１０２２号公報
【特許文献２】特開２００６−３４０１５２号公報
【特許文献３】特開平７−３８３５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
Ｄ級増幅回路の出力信号には、スイッチングノイズや周辺回路からの回り込み等による比較的長周期成分のノイズが重畳することがあり、最終出力信号を歪ませてしまう。
また、このノイズを含む出力信号がフィ−ドバックされた場合には、ノイズ成分が帰還回路を通じて各増幅器の入力に戻り、Ｄ級増幅回路の最終出力信号に大きな歪み（ひずみ）が発生するおそれがある。
【０００４】
本発明は、上記問題に鑑みてなされたものであり、最終出力信号の歪みの小さいＤ級増幅回路を提供することを目的とする。
本発明は、帰還回路を通じて各増幅器に入力されるノイズを除去するＤ級増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するため、本発明のＤ級増幅回路は、
入力信号を反転増幅する第１の増幅回路と、
前記第１の増幅回路の出力信号を反転増幅する第２の増幅回路と、
三角波信号を生成する三角波生成回路と、
前記三角波生成回路により生成された三角波信号の信号レベルと前記第１の増幅回路の出力信号の信号レベルとに基づいて信号レベルが変動する矩形波信号を出力する第１の比較回路と、
前記三角波生成回路により生成された三角波信号の信号レベルと前記第２の増幅回路の出力信号の信号レベルとに基づいて信号レベルが変動する矩形波信号を出力する第２の比較回路と、
前記第１の比較回路の出力信号と前記第２の比較回路の出力信号とを差動増幅し、第１の増幅回路に負帰還する差動増幅回路と、を備える、
ことを特徴とする。
【０００６】
前記第１の比較回路は、例えば、前記三角波生成回路により生成された三角波信号の信号レベルと前記第１の増幅回路の出力信号の信号レベルとを比較して、比較結果に対応する矩形波信号を出力する第１の比較回路と、該第１の比較回路の出力を増幅して出力する回路と、を備え、
前記第２の比較回路は、例えば、前記三角波生成回路により生成された三角波信号の信号レベルと前記第２の増幅回路の出力信号の信号レベルとを比較して、比較結果に対応する矩形波信号を出力する第２の比較回路と、該第２の比較回路の出力を増幅して出力する回路と、を備える。
【０００７】
前記第１の比較回路と前記第２の比較回路とは同一の回路構成を有することが望ましい。
【０００８】
前記第１の比較回路と前記第２の比較回路とは回路基板上に近接して配置されることが望ましい。
【０００９】
前記第１の比較回路と前記第２の比較回路とは前記回路基板上に同一の製造プロセスにより構成されることが望ましい。
【００１０】
例えば、前記第１の比較回路の出力信号と前記第２の比較回路の出力信号とは、同一のバイアス信号を基準レベルとして変動し、逆位相であり、Bridged Trans Less方式の増幅回路を構成する。
【００１１】
前記第１の比較回路の出力端子と前記第２の比較回路の出力端子とは、外部スピ−カに接続されることが望ましい。
【発明の効果】
【００１２】
本発明によれば、出力信号に含まれる同相ノイズを相殺して、負帰還することが可能であり、最終出力信号の歪みを低減することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、図面を参照して、本発明の実施の形態に係るＤ級増幅回路（Ｄ級アンプ）１００について説明する。
【００１４】
Ｄ級増幅回路１００は、アナログ入力電圧信号Vinをパルス幅変換して、矩形波信号として出力する回路であり、ＢＴＬ（Bridged Trans Less）方式の構成を有し、正極性と負極性の２つの出力端子がスピ−カＳＰに直接接続される。
【００１５】
Ｄ級増幅回路１００は、図１に示すように、入力端子Tinと、出力端子ToutN及びToutPと、増幅器ＡＭＰ１、増幅器ＡＭＰ２及び増幅器ＡＭＰ３と、三角波生成器ＴＲＩと、比較器ＣＭＰ１及び比較器ＣＭＰ２と、レベルシフタＬＳ１及びレベルシフタＬＳ２と、差動部ＤＡＭＰと、反転増幅器ＩＮＶと等から構成される。増幅器ＡＭＰ１及びＡＭＰ２、比較器ＣＭＰ１及びＣＭＰ２等は電源装置（図示せず）から適切な電源が供給されている。
【００１６】
入力端子Tinは、増幅器ＡＭＰ１の反転入力端子（−）に接続されている。増幅器ＡＭＰ１の反転入力端子（−）には、抵抗Ｒ１２を介して、増幅器ＡＭＰ１からの出力信号Vampの負帰還（ネガティブフィ−ドバック）がかかっている。増幅器ＡＭＰ１の非反転入力端子（＋）には、接地電圧等の基準電圧が印加されている。この構成により、増幅器ＡＭＰ１は、アナログ入力信号Vinを増幅した増幅信号Vampを出力する。
【００１７】
増幅器ＡＭＰ２は、抵抗Ｒ２１とＲ２２と共に増幅率が１倍の反転増幅器を構成する。増幅器ＡＭＰ２の反転入力端子（−）には、抵抗Ｒ２１を介して増幅器ＡＭＰ１が出力した増幅信号Vampが印加される。また、増幅器ＡＭＰ２の反転入力端子（−）には、抵抗Ｒ２２を介して、増幅器ＡＭＰ２の出力信号−Vampの負帰還がかかっている。増幅器ＡＭＰ２の非反転入力端子（＋）には、接地電圧等の基準電圧が印加されている。
【００１８】
増幅器ＡＭＰ１の出力端子は、比較器ＣＭＰ１の非反転入力端子（＋）に接続される。また、増幅器ＡＭＰ２の出力端子は、比較器ＣＭＰ２の非反転入力端子（＋）に接続される。
【００１９】
三角波生成器ＴＲＩは、三角波信号Vtriを生成し、比較器ＣＭＰ１の反転入力端子（−）と反転増幅器ＩＮＶの入力端子に供給する。
【００２０】
比較器ＣＭＰ１は、三角波生成器ＴＲＩから供給される三角波信号Vtriの電圧と増幅信号Vampの電圧を比較し、増幅信号Vampの電圧が三角波信号Vtriの電圧よりも高いときにハイレベルとなり、増幅信号Vampの電圧が三角波信号Vtriの電圧よりも低いときに、ロ−レベルとなる矩形波信号Vcmpを出力する。
【００２１】
反転増幅器ＩＮＶは、増幅器ＡＭＰ２並びに抵抗Ｒ２１及びＲ２２から構成される増幅率が１倍の反転増幅器と同様の構成を有し、三角波生成器ＴＲＩから供給される三角波信号Ｖtriの極性を反転して−Vtriを生成し、比較器ＣＭＰ２の反転入力端子（−）に供給する。
【００２２】
比較器ＣＭＰ２は、反転増幅器ＩＮＶから供給される反転三角波信号−Vtriの電圧と増幅信号−Vampの電圧とを比較し、増幅信号−Vampの電圧が反転三角波信号−Vtriの電圧よりも高いときにハイレベルとなり、増幅信号−Vampの電圧が反転三角波信号−Vtriの電圧よりも低いときに、ロ−レベルとなる矩形波信号−Vcmpを出力する。
【００２３】
増幅信号Vampと−Vampとが、同一レベルで逆位相の信号であるため、矩形波信号Vcmpと−Vcmpも、逆位相の信号となる。
【００２４】
比較器ＣＭＰ１の出力端子は、レベルシフタＬＳ１の入力端子に接続される。レベルシフタＬＳ１は、比較器ＣＭＰ１の出力信号Vcmpを、信号系の電圧レベルから駆動系の電圧レベルにシフトし、矩形波信号Vcmpを増幅した信号とバイアス電圧Vbisとを重畳した出力信号VoutNを出力する。比較器ＣＭＰ２の出力端子は、レベルシフタＬＳ２の入力端子に接続される。レベルシフタＬＳ２は、比較器ＣＭＰ２の出力信号−Vcmpを、信号系の電圧レベルから駆動系の電圧レベルにシフトし、矩形波信号−Vcmpを増幅した信号とバイアス電圧Vbisとを重畳した出力信号VoutPを出力する。
【００２５】
レベルシフタＬＳ１の出力端子は、出力端子ToutＮに接続されると共に、増幅器ＡＭＰ３の反転入力端子（−）に抵抗Ｒ３１を介して接続される。また、レベルシフタＬＳ２の出力端子は、出力端子ToutPに接続されると共に、増幅器ＡＭＰ３の非反転入力端子（＋）に抵抗Ｒ３３を介して接続される。
【００２６】
出力端子ToutNとToutPは、スピ−カＳＰの入力端子に直接接続される。レベルシフタＬＳ１とＬＳ２の出力信号VoutNとVoutPに含まれるバイアス電圧成分Vbisは等しく、スピ−カＳＰには、直流電圧成分が印加されない。従って、直流成分カット用のカップリングコンデンサを設ける必要はない。
【００２７】
差動部ＤＡＭＰは、増幅器ＡＭＰ３と、抵抗Ｒ３１と、抵抗Ｒ３２と、抵抗Ｒ３３と、抵抗Ｒ３４と、から構成される。増幅器ＡＭＰ３の反転入力端子（−）には、抵抗Ｒ３２を介して増幅器ＡＭＰ３の出力による負帰還（ネガティブフィ−ドバック）がかかっている。また、増幅器ＡＭＰ３の非反転入力端子（＋）は抵抗Ｒ３４を介して接地電圧等の基準電圧に接続されている。増幅器ＡＭＰ３の出力端子は、抵抗Ｒ４を介して増幅部ＡＭＰ１の反転入力側（−）に接続され、レベルシフタＬＳ１及びレベルシフタＬＳ２の出力信号VoutNとVoutPが増幅器ＡＭＰ１に帰還する。
【００２８】
差動部ＤＡＭＰは、２つの入力電圧の電位差を増幅した電圧を出力する。差動部ＤＡＭＰの入力電圧Vfin1及び入力電圧Vfin2と出力電圧Vfoutとの関係式は次の式（１）で表される。
Vfout＝（Vfin1−Vfin2）（Ｒ３２／Ｒ３１） （１）
ただし、Ｒ３２／Ｒ３１＝Ｒ３４／Ｒ３３
【００２９】
式（１）より、Vfin1＝Vfin2のときにはVfout＝０となる。つまり、同相の同一電圧が入力されたときは出力には現れないため、差動部ＤＡＭＰは、出力信号VoutNとVoutPに含まれる同位相の信号ノイズ（コモンモ−ドノイズ）を除去することができる。
【００３０】
次に、上記構成のＤ級増幅回路１００の一般的な増幅動作を説明する。
まず、入力端子Tinに供給されたアナログ入力信号（音声信号）Vinは増幅器ＡＭＰ１で増幅率αで反転増幅されて増幅信号Vampとして出力される。
【００３１】
この増幅信号Vampは、増幅器ＡＭＰ２で増幅率１で反転増幅され、増幅信号Vampと逆相で同電圧の増幅信号−Vampとなる。
【００３２】
三角波生成器ＴＲＩは、三角波信号Vtriを生成して比較器ＣＭＰ１の反転入力端子（−）と反転増幅器ＩＮＶに供給する。反転増幅器ＩＮＶは、三角波信号Vtriの極性を反転して、比較器ＣＭＰ２の反転入力端子（−）に供給する。
【００３３】
比較器ＣＭＰ１は、図２（ａ）、（ｂ）に示すように、増幅信号Vampの電圧が三角波信号Vtriの電圧よりも高いときに、ハイレベルとなり、増幅信号Vampの電圧が三角波信号Vtriの電圧よりも低いときに、ロ−レベルとなる矩形波信号Vcmpを出力する。ここで、図２に示す増幅信号Vamp及び増幅信号−Vampの波形は、実際は正弦波であるが、三角波信号Vtriに比べ周波数が小さく、三角波信号Vtriの１周期等の期間では、レベル変化があまり無いため、便宜的に直線で示す。
【００３４】
比較器ＣＭＰ２は、図２（ｄ）、（ｅ）に示すように、増幅信号−Vampの電圧が反転三角波信号−Vtriの電圧よりも高いときに、ハイレベルとなり、増幅信号−Vampの電圧が反転三角波信号−Vtriの電圧よりも低いときに、ロ−レベルとなる矩形波信号−Vcmpを出力する。
【００３５】
レベルシフタＬＳ１は、図２（ｂ）に示す信号電圧系の矩形波信号Vcmpを、図２（ｃ）に示す駆動電圧系の出力信号VoutNに変換し、出力端子ToutNに出力する。また、レベルシフタＬＳ２は、図２（ｅ）に示す信号電圧系の矩形波信号−Vcmpを、図２（ｆ）に示す駆動電圧系の出力信号VoutPに変換し、出力端子ToutPに出力する。出力信号VoutNとVoutPとは、同一のバイアス電圧Vbisを中心として変動する矩形波信号である。
【００３６】
スピ−カＳＰは、出力電圧VoutN−VoutPの電圧により駆動される。
【００３７】
差動部ＤＡＭＰは、出力電圧の差分（VoutP−VoutN）を増幅（通常、増幅率＜１）し、増幅器ＡＭＰ１の反転入力端子（−）に負帰還することにより、出力電圧（パルス幅）を調整すると共に回路動作を安定させる。
【００３８】
次に、負帰還信号からノイズを除去する方法について図３を参照して説明する。
通常、比較器ＣＭＰ１及びＣＭＰ２の出力信号、並びに、レベルシフタＬＳ１及びＬＳ２の出力信号にはノイズが重畳する。
【００３９】
比較器ＣＭＰ１とＣＭＰ２の構成、及び、レベルシフタＬＳ１とＬＳ２の構成が、互いに同一の構成であるため、比較器ＣＭＰ１とＣＭＰ２の出力信号Vcmp及び−Vcmp、並びにレベルシフタＬＳ１とＬＳ２の出力信号VoutN及びVoutPには、図３（ａ）と（ｃ）、（ｂ）と（ｄ）に模式的に示すように、同位相のノイズが重畳することが多い。
この同相ノイズが増幅器ＡＭＰ１に負帰還されると、ノイズが増幅されて、出力信号VoutN及びVoutPの歪みが大きくなる。
【００４０】
しかし、図１のＤ級増幅回路１００では、差動部ＤＡＭＰが出力信号VoutPとVoutNの差分を取る。このため、図３（ｅ）に示すように、出力信号VoutPとVoutNに含まれる逆位相の信号成分はほぼ２倍に強調されてから一定の増幅率で増幅され、同相でほぼ同電圧のノイズ成分はほぼ０レベルに減殺される。
【００４１】
このため、増幅器ＡＭＰ１に負帰還される帰還信号は、ほぼ出力信号VoutPとVoutNに含まれる信号成分のみとなる。このため、負帰還されたノイズが増幅器ＡＭＰ１で増幅されて、出力信号VoutNとVoutPに影響を与えるという事態を防止でき、最終的な出力信号VoutNとVoutPの歪みを抑えることができる
【００４２】
上記構成において、同相ノイズの負帰還を低減するためには、レベルシフタＬＳ１とＬＳ２の出力信号VoutNとVoutPに含まれるノイズが完全に同相で同一電圧レベルであることが望ましい。
【００４３】
そのためには、比較器ＣＭＰ１とＣＭＰ２とが同一の構成であることが望ましい。ここで同一の構成とは、比較器の回路構成（素子の接続関係）及び回路を構成する素子（トランジスタ、抵抗）の特性及びサイズが互いに等しいことを意味する。
さらに、比較器ＣＭＰ１とＣＭＰ２、レベルシフタＬＳ１とＬＳ２は、それぞれ、近接して配置されることが望ましい。
【００４４】
さらに、比較器ＣＭＰ１とＣＭＰ２、レベルシフタＬＳ１とＬＳ２は、同一の基板に構成され、同一の電源電圧及び接地電圧が印加されることが望ましい。
さらに望ましくは、比較器ＣＭＰ１とＣＭＰ２、レベルシフタＬＳ１とＬＳ２は、同一の半導体基板に同一の製造プロセスを経て形成及び組み込まれることが望ましい。このような構成とすれば、製造過程におけるマスクずれの影響、圧力変動の影響、ガス濃度の影響、拡散不純分の濃度のばらつき、等の製造プロセスにおける各種変動が、比較器ＣＭＰ１とＣＭＰ２、レベルシフタＬＳ１とＬＳ２に共通に影響する。このため、比較器ＣＭＰ１とＣＭＰ２の特性、及び、レベルシフタＬＳ１とＬＳ２の特性は、それぞれ等しくなる。
【００４５】
なお、本発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
【００４６】
例えば、２つの出力信号VoutNとVoutPに含まれる同相ノイズを相殺できるならば、差動部ＤＡＭＰの回路構成は任意に変更可能である。
【００４７】
また、入力信号を増幅する回路部分、矩形波を生成する回路部分、信号レベルを変換する部分の回路構成は、適宜変更可能である。
【００４８】
例えば、図１の構成においては、出力する差動信号を生成するための比較回路として、比較器ＣＭＰ１とレベルシフタＬＳ１とから構成される回路と、比較器ＣＭＰ２とレベルシフタＬＳ２とから構成される回路とを使用したが、他の回路構成を使用することも可能である。例えば、比較器ＣＭＰ１とＣＭＰ２の出力電圧レベルがスピ−カＳＰの駆動に十分な電圧レベルを有しているならば、比較器のみで構成してもよい。また、レベルシフタに代えて、大電力増幅器などを使用してもよい。
【００４９】
また、回路の特性を向上するために、他の任意の回路機能を追加してもよい。例えば、各増幅器や各比較器などの出力端子の後にＬＰＦ（Low Pass Filter）を設けることにより、電気信号の低い周波数成分を取り出してもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係るＤ級増幅回路の構成を示すブロック図である。
【図２】（ａ）〜（ｆ）は、図１に示すＤ級増幅回路の通常の動作を説明するためのタイミングチャ−トである。
【図３】（ａ）〜（ｅ）は、図１に示すＤ級増幅回路のノイズ減殺動作を説明するためのタイミングチャ−トである。
【符号の説明】
【００５１】
１００  Ｄ級増幅回路
ＡＭＰ１、ＡＭＰ２、ＡＭＰ３  増幅器
ＣＭＰ１、ＣＭＰ２  比較器
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４、Ｒ４  抵抗
ＴＲＩ  三角波生成器
ＬＳ１、ＬＳ２  レベルシフタ
ＤＡＭＰ  差動部
ＳＰ  スピーカ
【図１】
2009105664.tif 000003
【図２】
2009105664.tif 000004
【図３】
2009105664.tif 000005