(57)【要約】【課題】本発明は、位置精度の高いバンプを形成することを目的とする。【解決手段】（ａ）集積回路１２が形成された半導体基板１０であって、集積回路１２と電気的に接続された電極１４と、電極１４の表面の外形に対して相対的な位置が固定されたマーク１６と、を有する半導体基板１０を用意する。（ｂ）開口３０を有し、開口３０が電極１４の表面と重なるメッキレジスト２８を形成する。その後、（ｃ）開口３０が、電極１４の表面上で予め設定された領域内にあるかどうかを、マーク１６を基準にして検査する。その後、（ｄ）メッキによって、開口３０内であって電極１４上に金属層３４を形成する。（ｃ）工程で、開口３０が予め設定された領域内にはないことが検出されたときには、メッキレジスト２８を剥離し、（ｂ）及び（ｃ）工程を再び行う。【選択図】図８
2009266997.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）集積回路が形成された半導体基板であって、前記集積回路と電気的に接続された電極と、前記電極の表面の外形に対して相対的な位置が固定されたマークと、を有する半導体基板を用意する工程と、
（ｂ）開口を有し、前記開口が前記電極の前記表面と重なるメッキレジストを形成する工程と、その後、
（ｃ）前記開口が、前記電極の前記表面上で予め設定された領域内にあるかどうかを、前記マークを基準にして検査する工程と、その後、
（ｄ）メッキによって、前記開口内であって前記電極上に金属層を形成する工程と、
を含み、
前記（ｃ）工程で、前記開口が予め設定された領域内にはないことが検出されたときには、前記メッキレジストを剥離し、前記（ｂ）及び（ｃ）工程を再び行う半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法において、
前記マークは、前記電極の前記表面に形成された穴である半導体装置の製造方法。
【請求項３】
請求項２に記載された半導体装置の製造方法において、
前記（ａ）工程で、前記半導体基板は、前記マークを覆う絶縁膜をさらに有し、前記絶縁膜の表面は、前記マークの上方において窪みを有し、
前記（ｃ）工程で、前記開口が予め設定された領域内にあることが検出されたときには、前記メッキレジストの前記開口の内面は、前記窪み上で立ち上がるように位置する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、バンプピッチの微細化に伴い、アルミパッドに対するバンプの位置精度を高めることが要求されている。特許文献１及び２には、バンプの寸法が規格内に入っているかどうかを確認するためのマークを形成することが開示されている。しかし、これらの技術では、バンプが規格外にあると判定されると、その半導体装置を廃棄処分するしかなく、不良品をなくすことにはならない。
【特許文献１】特開昭６３−２５０１５７号公報
【特許文献２】特開昭６３−２８３１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、位置精度の高いバンプを形成することを目的とする。
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置の製造方法は、
（ａ）集積回路が形成された半導体基板であって、前記集積回路と電気的に接続された電極と、前記電極の表面の外形に対して相対的な位置が固定されたマークと、を有する半導体基板を用意する工程と、
（ｂ）開口を有し、前記開口が前記電極の前記表面と重なるメッキレジストを形成する工程と、その後、
（ｃ）前記開口が、前記電極の前記表面上で予め設定された領域内にあるかどうかを、前記マークを基準にして検査する工程と、その後、
（ｄ）メッキによって、前記開口内であって前記電極上に金属層を形成する工程と、
を含み、
前記（ｃ）工程で、前記開口が予め設定された領域内にはないことが検出されたときには、前記メッキレジストを剥離し、前記（ｂ）及び（ｃ）工程を再び行う。本発明によれば、メッキによって金属層を形成する前に、メッキレジストの開口の位置を検査するので、位置精度の高いバンプとなる金属層を形成することができる。
（２）半導体装置の製造方法において、
前記マークは、前記電極の前記表面に形成された穴であってもよい。
（３）半導体装置の製造方法において、
前記（ａ）工程で、前記半導体基板は、前記マークを覆う絶縁膜をさらに有し、前記絶縁膜の表面は、前記マークの上方において窪みを有し、
前記（ｃ）工程で、前記開口が予め設定された領域内にあることが検出されたときには、前記メッキレジストの前記開口の内面は、前記窪み上で立ち上がるように位置してもよい。
【発明を実施するための最良の形態】
【０００５】
図１は、本発明の実施の形態に係る半導体装置の製造方法で用意する半導体基板を示す断面図である。図２は、図１に示す半導体基板の平面図である。
【０００６】
本実施の形態では、半導体基板１０を用意する。半導体基板１０は、最終製品としての半導体装置においては半導体チップであり、製造途中の中間製品においては半導体ウエハである。半導体基板１０は、集積回路１２（半導体チップには１つの集積回路１２・半導体ウエハには複数の集積回路１２）が形成されている。半導体基板１０は、集積回路１２と電気的に接続された、例えばアルミニウムからなる電極１４を有する。半導体基板１０は、電極１４の表面の外形に対して相対的な位置が固定されたマーク１６を有する。マーク１６は、電極１４の表面に形成された穴（貫通穴又は凹部）であり、エッチングによって形成することができる。１つの電極１４に複数のマーク１６が形成されている。図２に示すマーク１６は、Ｌ字をなしており、メッキレジスト２８の開口３０が矩形であるときにその角部の位置合わせに適している。詳しくは、マーク１６は、Ｌ字を描くように相互に直角方向に延びる２つの部分の各先端に凸部１８を有する。凸部１８は、位置ズレが許容される領域を示している。半導体基板１０は、マーク１６を覆う絶縁膜２０（パッシベーション膜）をさらに有する。絶縁膜２０はＳｉＯ２やＳｉＮなどの無機材料からなる。絶縁膜２０の表面は、マーク１６の上方において窪み２２を有する。絶縁膜２０は、電極１４の一部（例えば端部）を覆い、電極１４の他の一部（例えば中央部）に位置する開口２１を有する。
【０００７】
本実施の形態では、絶縁膜２０及び電極１４（開口２１内の部分）上に、図３に示すようにチタンタングステン層２４（拡散防止層）を形成し、図４に示すようにチタンタングステン層２４上に金層２６を形成する。チタンタングステン層２４及び金層２６はそれぞれスパッタリングで形成することができる。
【０００８】
図５に示すように、絶縁膜２０の上方及び電極１４（開口２１内の部分）の上方（金層２６上）にメッキレジスト２８を形成し、図６に示すように、メッキレジスト２８を露光する。詳しくは、メッキレジスト２８の予め設定された位置に開口３０（図７参照）が形成されるようにマスク３２を配置して露光を行う。なお、開口３０は、その内側面が、マーク１６の凸部１８上に位置することが良品であると予め設定されている。マスク３２の位置合わせには、電極１４の外形を使用してもよいし、図示しない他のマーク１６を使用してもよい。そして、現像及び洗浄等を行う。こうして、図７に示すように、開口３０を有し、開口３０が電極１４の表面と重なるメッキレジスト２８を形成する。
【０００９】
その後、図８に示すように、開口３０が、電極１４の表面上で予め設定された領域内にあるかどうかを、マーク１６を基準にして検査する。例えば、開口３０の内側面が、マーク１６の凸部１８上にあるかどうかを視覚的に検査する。開口３０が予め設定された領域内にはないことが検出されたときには、メッキレジスト２８を剥離し、メッキレジスト２８の形成及び開口３０の形成を再び行う。なお、開口３０が予め設定された領域内にあることが検出されたときには、メッキレジスト２８の開口３０の内側面は、窪み２２上で立ち上がるように位置する。
【００１０】
その後、図９に示すように、電解メッキを行う。こうして、メッキによって、開口３０内であって電極１４上に金属層３４を形成する。そして、図１０に示すようにメッキレジスト２８を剥離する。図１１に示すように、金層２６を、金属層３４をマスクとしてエッチングする。図１２に示すように、チタンタングステン層２４を、金属層３４をマスクとしてエッチングする。
【００１１】
以上の工程によって、金属層３４からなるバンプを有する半導体装置を製造することができる。本実施の形態によれば、メッキによって金属層３４を形成する前に、メッキレジスト２８の開口３０の位置を検査するので、位置精度の高いバンプとなる金属層３４を形成することができる。本実施の形態によって製造される半導体装置は、上述した説明から自明の構造を有する。なお、半導体装置を有する電子機器として、ノート型パーソナルコンピュータ又は携帯電話などが挙げられる。
【００１２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る半導体装置の製造方法で用意する半導体基板を示す断面図である。
【図２】図１に示す半導体基板の平面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１２】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【符号の説明】
【００１４】
１０…半導体基板、  １２…集積回路、  １４…電極、  １６…マーク、  １８…凸部、  ２０…絶縁膜、  ２１…開口、  ２２…窪み、  ２４…チタンタングステン層、  ２６…金層、  ２８…メッキレジスト、  ３０…開口、  ３２…マスク、  ３４…金属層
【図１】
2009266997.tif 000003
【図２】
2009266997.tif 000004
【図３】
2009266997.tif 000005
【図４】
2009266997.tif 000006
【図５】
2009266997.tif 000007
【図６】
2009266997.tif 000008
【図７】
2009266997.tif 000009
【図８】
2009266997.tif 000010
【図９】
2009266997.tif 000011
【図１０】
2009266997.tif 000012
【図１１】
2009266997.tif 000013
【図１２】
2009266997.tif 000014