(57)【要約】【課題】デジタル複合機などに好適に用いられるＡＳＩＣにおいて、内部バスの使用に関する優先度が規定される場合において、優先度が低い回路で発生する問題を低減する。【解決手段】複雑で、リアルタイム性の高い処理を行うことが多く、優先度が比較的高く設定される回路モジュール３，４に、リアルタイム性の低いデータを受信することが多く、優先度が比較的低く設定されるＭＡＣコントローラ１２を備えるＡＳＩＣ１１において、前記ＭＡＣコントローラ１２は、内部バス７の混雑度をモニタし、混雑度が高く、受信したデータをメモリ５へ転送できる可能性が小さい場合には、外部のネットワーク９との通信速度を低下する。したがって、バッファリングデータのオーバーフローによる再送要求や、データの破棄の可能性を小さくし、ネットワーク接続機器や該ＭＡＣコントローラ１２におけるハードウェアおよびソフトウェアへの負担を小さくすることができる。【選択図】図１
2009288932.tif 000002
【特許請求の範囲】
【請求項１】
伝送速度可変の外部のネットワークに接続される外部通信回路および所定の処理を行う複数の回路モジュールが、共通の内部バスを介して選択的にメモリコントローラに接続され、該メモリコントローラを介してメモリへのアクセスが行われるようにした処理回路において、
前記外部通信回路は、前記内部バスの混雑度に応じて、前記ネットワークでの通信速度を変更することを特徴とする処理回路。
【請求項２】
前記外部通信回路は、前記外部のネットワークに接続されるＭＡＣ入出力回路と、前記外部のネットワークから受信されたデータをバッファリングするバッファと、前記バッファから前記メモリコントローラへのデータの読出しを行うとともに、前記内部バスの混雑度を検出する内部バスコントローラとを備えて構成されることを特徴とする請求項１記載の処理回路。
【請求項３】
前記内部バスコントローラは、レジスタを有し、そのレジスタで転送要求信号を出力している回路モジュールの数をカウントすることで前記混雑度を観測することを特徴とする請求項２記載の処理回路。
【請求項４】
前記請求項１〜３のいずれか１項に記載の処理回路を用いることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆるデジタル複合機などの画像形成装置で好適に実施される処理回路およびそれを用いる画像形成装置に関する。
【背景技術】
【０００２】
前記画像形成装置のように複雑な処理を行う装置の場合、それぞれ所定の処理を行う多くのＡＳＩＣやＬＳＩが設けられている。図５は、一構成例のＡＳＩＣ１の電気的構成を示すブロック図である。このＡＳＩＣ１は、外部通信回路であるＭＡＣ（Media Access Control）コントローラ２と、各種の処理を行う回路モジュール３，４，・・・と、外部のメモリ５と接続されるメモリコントローラ６と、前記外部通信回路２、回路モジュール３，４およびメモリコントローラ６で共用される内部バス７と、前記内部バス７の使用を制御する内部バスコントローラ８とを備えて構成される。
【０００３】
そして、前記ＭＡＣコントローラ２から外部のネットワーク９を介して、各ＡＳＩＣ１などが相互に接続されている。前記外部のネットワーク９は、イーサネット（登録商標）などの伝送速度可変のネットワークから成り、たとえば１０Ｍｂｉｔ／ｓｅｃの１０ＢＡＳＥ−Ｔ、１００Ｍｂｉｔ／ｓｅｃの１００ＢＡＳＥ−ＴＸ、１０００Ｍｂｉｔ／ｓｅｃの１０００ＢＡＳＥ−Ｔ等の中で、任意の速度で通信可能となっている。
【０００４】
このように構成されるＡＳＩＣ１において、回路モジュール３，４は、複雑で、リアルタイム性の高い処理を行うことが多く、前記内部バス７へのアクセスの優先度が比較的高く設定される。たとえば、スキャナ読込みデータを処理するなどである。これに対して、ＭＡＣコントローラ２は、前記回路モジュール３，４に比べて、リアルタイム性の低いデータを受信することが多く、優先度が比較的低く設定される。たとえば、プリンタデータを処理するなどである。
【０００５】
一方、前記内部バス７に接続される回路モジュール３，４およびＭＡＣコントローラ２は、データを転送する際、該内部バス７に対して転送要求信号を出力する。内部バスの７の使用を調停する内部バスコントローラ８は、この転送要求信号を受信すると、転送中の回路が無い場合は、その転送要求信号を送信した回路モジュール３，４またはＭＡＣコントローラ２に対して転送許可信号を返信し、メモリコントローラ６を介してメモリ５へのアクセスを行わせる。これに対して、前記転送要求信号を受信した際に他の回路モジュール３，４またはＭＡＣコントローラ２が転送を行っていると、或いは複数の回路モジュール３，４およびＭＡＣコントローラ２から同時に転送要求信号が出力された場合、前記内部バスコントローラ８は、予め設定されている前記優先度に従って、転送許可信号を返信する。
【０００６】
したがって、場合によっては、前記優先度が低いＭＡＣコントローラ２は、優先度の高い回路モジュール３，４の転送が完了するまで、転送要求信号を出力したまま、待機状態に入ることになる。この待機の間、ＭＡＣコントローラ２は、外部のネットワーク９から受信したデータをバッファリングしなければならず、バッファリングデータがオーバーフローすると、通信相手先に対して、フローコントロールや再送制御によって外部のネットワーク９をコントロールする必要が生じ、より多くのパケットを制御しなければならない。また、タイムアウトによって、パケットの途中までしかメモリコントローラ６に転送されなかったデータはエラーパケットとなり、ソフトウェアで破棄する処理を行わなければならない。こうして、該ＭＡＣコントローラ２および通信相手先のハードウェアおよびソフトウェアに負担をかけてしまう。ここで、前記ＭＡＣコントローラ２の優先度を高めておくことも考えられるが、そうなると、前記回路モジュール３，４におけるリアルタイム性の要求される信号の処理に遅延が生じ、様々なエラーの原因となる。
【０００７】
一方、特許文献１には、ＵＳＢデバイスにおいて、内部バスに接続されるバスマスターや、外部と接続されるＵＳＢデバイスコントローラなどが、そのＵＳＢ通信速度に応じて、通信速度が高くなる程、その能力が発揮できるように優先度が高く設定されており、バス権制御部がその優先度に応じて内部バス権を調停するＵＳＢデバイス装置が提案されている。
【０００８】
また、本願出願人による特許文献２には、ネットワークポートを複数装備している画像形成装置において、各ポートの優先度は通常低く設定され、ステータス情報等の小さなデータを受信した場合にも前記優先度は低く維持され、ヘッダデータから、所定容量以上のデータが受信されると判定された場合、そのポートの優先度を上げるか否かを判断し、優先度を上げないと判断した場合、そのポートの通信モードを低速モードのまま維持して受信を行い、優先度を上げると判断した場合、通信モードを高速モードに切り替えて受信を行うものが提案されている。
【特許文献１】特開２００５−１８９９２２号公報
【特許文献２】特開２００６−２７０４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１の従来技術は、ＵＳＢは高速から低速まで複数の通信速度を備えているので、そのＵＳＢの通信速度に応じて内部バスの優先度を変更するというものである。しかしながら、優先度の低い回路の待ち時間が長くなると、図５の従来技術と同様の問題が生じる。
【００１０】
また、特許文献２の従来技術では、上述のように通常、総てのポートの優先度は低く設定されており、所定容量以上のデータが受信されるにあたって、他に既に優先度が上げられているポートが無い場合は、そのポートの優先度を上げ、他に優先度が上げられているポートが存在する場合は、前記先に優先度が上げられているポートの通信が終了するまで、そのポートの通信モードを低速モードのまま維持するようになっている。この従来技術は、複数のパーソナルコンピュータを画像形成装置に接続するコントローラであり、各パーソナルコンピュータは、基本的に同じ優先度で、空いている場合に、優先度を上げるというものである。したがって、リアルタイム性の高い一部のポートの優先度だけを常時高目に設定するようなことは想定されていない。
【００１１】
本発明の目的は、内部バスの使用に関する優先度が規定される場合において、優先度が低い回路で発生する問題を低減することができる処理回路およびそれを用いる画像形成装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の処理回路は、伝送速度可変の外部のネットワークに接続される外部通信回路および所定の処理を行う複数の回路モジュールが、共通の内部バスを介して選択的にメモリコントローラに接続され、該メモリコントローラを介してメモリへのアクセスが行われるようにした処理回路において、前記外部通信回路は、前記内部バスの混雑度に応じて、前記ネットワークでの通信速度を変更することを特徴とする。
【００１３】
上記の構成によれば、特定用途に使用されるＡＳＩＣなどの処理回路において、所定の処理を行う複数の回路モジュールに、イーサネットなどの伝送速度可変の外部のネットワークに接続され、ＭＡＣコントローラから成る外部通信回路が、共通の内部バスを介してメモリコントローラに接続され、内部バスコントローラが前記内部バスの混雑度に応じて、前記外部通信回路および回路モジュールを選択的に前記メモリコントローラに接続させ、該メモリコントローラを介してメモリへのアクセスを行わせるにあたって、前記外部通信回路は、内部バスをモニタし、その混雑度に応じて、前記ネットワークでの通信速度を変更する。
【００１４】
ここで、前記外部通信回路は、たとえば前記外部のネットワークに接続されるＭＡＣ入出力回路と、前記外部のネットワークから受信されたデータをバッファリングするバッファと、前記バッファから前記メモリコントローラへのデータの読出しを行うとともに、前記内部バスの混雑度を検出する内部バスコントローラとを備えて構成されること。また、前記内部バスコントローラは、たとえばレジスタを有し、そのレジスタで転送要求信号を出力している回路モジュールの数をカウントすることで前記混雑度を観測する。
【００１５】
したがって、複雑で、リアルタイム性の高い処理を行うことが多く、優先度が比較的高く設定される回路モジュールに比べて、リアルタイム性の低いデータを受信することが多く、優先度が比較的低く設定される外部通信回路の優先度はそのままで、内部バスの混雑度が高く、受信したデータをメモリへ転送できる可能性が小さく、すなわち待ち時間が長くなってバッファリングしなければならないデータが多くなると、前記外部通信回路はネットワークでの通信速度を低下させる。これによって、バッファリングデータのオーバーフローによる再送要求や、データの破棄の可能性を小さくし、ネットワーク接続機器や該外部通信回路におけるハードウェアおよびソフトウェアへの負担を小さくすることができる。こうして、内部バスの使用に関する優先度が規定される場合において、優先度が低い回路で発生する問題を低減することができる。
【００１６】
また、本発明の画像形成装置は、前記の処理回路を用いることを特徴とする。
【００１７】
上記の構成によれば、外部通信回路の優先度を必要以上に高めることはなく、ネットワーク接続機器や該外部通信回路におけるハードウェアおよびソフトウェアへの負担を小さくすることができる画像形成装置を実現することができる。
【発明の効果】
【００１８】
本発明の処理回路およびそれを用いる画像形成装置は、以上のように、特定用途に使用されるＡＳＩＣなどの処理回路において、所定の処理を行う複数の回路モジュールに、イーサネットなどの伝送速度可変の外部のネットワークに接続され、ＭＡＣコントローラから成る外部通信回路が、共通の内部バスを介してメモリコントローラに接続され、内部バスコントローラが前記内部バスの混雑度に応じて、前記外部通信回路および回路モジュールを選択的に前記メモリコントローラに接続させ、該メモリコントローラを介してメモリへのアクセスを行わせるにあたって、前記外部通信回路は、内部バスをモニタし、その混雑度に応じて、前記ネットワークでの通信速度を変更する。
【００１９】
それゆえ、複雑で、リアルタイム性の高い処理を行うことが多く、優先度が比較的高く設定される回路モジュールに比べて、リアルタイム性の低いデータを受信することが多く、優先度が比較的低く設定される外部通信回路の優先度はそのままで、内部バスの混雑度が高く、受信したデータをメモリへ転送できる可能性が小さく、すなわち待ち時間が長くなってバッファリングしなければならないデータが多くなると、前記外部通信回路はネットワークでの通信速度を低下させる。これによって、バッファリングデータのオーバーフローによる再送要求や、データの破棄の可能性を小さくし、ネットワーク接続機器や該外部通信回路におけるハードウェアおよびソフトウェアへの負担を小さくすることができる。こうして、内部バスの使用に関する優先度が規定される場合において、優先度が低い回路で発生する問題を低減することができる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の実施の一形態に係る処理回路であるＡＳＩＣ１１の電気的構成を示すブロック図である。このＡＳＩＣ１１は、外部通信回路であるＭＡＣコントローラ１２と、各種の処理を行う回路モジュール３，４，・・・と、外部のメモリ５と接続されるメモリコントローラ６と、前記外部通信回路２、回路モジュール３，４およびメモリコントローラ６で共用される内部バス７と、前記内部バス７の使用を制御する内部バスコントローラ８とを備えて構成される。
【００２１】
そして、前記ＭＡＣコントローラ１２から外部のネットワーク９を介して、各ＡＳＩＣ１１などが相互に接続されている。前記外部のネットワーク９は、イーサネット（登録商標）などの伝送速度可変のネットワークから成り、たとえば１０Ｍｂｉｔ／ｓｅｃの１０ＢＡＳＥ−Ｔ、１００Ｍｂｉｔ／ｓｅｃの１００ＢＡＳＥ−ＴＸ、１０００Ｍｂｉｔ／ｓｅｃの１０００ＢＡＳＥ−Ｔ等の中で、任意の速度で通信可能となっている。
【００２２】
このように構成されるＡＳＩＣ１１において、回路モジュール３，４は、複雑で、リアルタイム性の高い処理を行うことが多く、前記内部バス７へのアクセスの優先度が比較的高く設定される。たとえば、スキャナ読込みデータを処理するなどである。これに対して、ＭＡＣコントローラ１２は、前記回路モジュール３，４に比べて、リアルタイム性の低いデータを受信することが多く、優先度が比較的低く設定される。たとえば、プリンタデータを処理するなどである。
【００２３】
一方、前記内部バス７に接続される回路モジュール３，４およびＭＡＣコントローラ１２は、データを転送する際、該内部バス７に対して転送要求信号を出力する。内部バスの７の使用を調停する内部バスコントローラ８は、この転送要求信号を受信すると、転送中の回路が無い場合は、その転送要求信号を送信した回路モジュール３，４またはＭＡＣコントローラ１２に対して転送許可信号を返信し、メモリコントローラ６を介してメモリ５へのアクセスを行わせる。これに対して、前記転送要求信号を受信した際に他の回路モジュール３，４またはＭＡＣコントローラ１２が転送を行っていると、或いは複数の回路モジュール３，４およびＭＡＣコントローラ１２から同時に転送要求信号が出力された場合、前記内部バスコントローラ８は、予め設定されている前記優先度に従って、転送許可信号を返信する。以上の構成は、前述の図５で示すＡＳＩＣ１と同様である。
【００２４】
注目すべきは、本実施の形態では、ＡＳＩＣ１１内の内部バス７の使用にあたって、ＭＡＣコントローラ１２が内部バス７を常時モニタし、その混雑度に応じて、前記外部のネットワーク９での通信速度を変更することである。
【００２５】
図２は、前記ＭＡＣコントローラ１２の一構成例を示すブロック図である。このＭＡＣコントローラ１２は、前記外部のネットワーク９に接続されるＭＡＣ入出力回路１３と、前記外部のネットワーク９から受信されたデータＲＤＡＴＡ［３：０］をバッファリングするバッファ１４と、前記バッファ１４から前記メモリコントローラ６へのデータＲｅａｄ＿ＤＡＴＡ［３１：０］の読出しを行うとともに、前記内部バス７の混雑度を検出する内部バスコントローラ１５、このＭＡＣコントローラ１２内の各部の動作を制御するコントローラ１６とを備えて構成される。そして、前記内部バスコントローラ１５は、レジスタ１５ａを有し、そのレジスタ１５ａで転送要求信号Ｖｌｄを出力している回路モジュールの数をカウントすることで前記混雑度を観測し、そのカウント値が所定の閾値以上となると、混雑していると判定する。なお、図２における残余の信号の詳細は、表１のとおりである。
【００２６】
【表１】
2009288932.tif 000003
【００２７】
図３は、上述のように構成されるＭＡＣコントローラ１２の動作を説明するための波形図である。また、図４に、前記図５で示すＭＡＣコントローラ２による同様の波形図を示す。外部のネットワーク９にパケットデータＲＤＡＴＡ［３：０］が送信され、データの有効性を表す信号ＲＣＴＬがアサートされている時刻ｔ１〜ｔ２間で、コントローラ１６は、ＭＡＣ入出力回路１３に、外部のネットワーク９のクロックＲＣＬＫに応答して、データＲＤＡＴＡ［３：０］を順次取込ませる。所定量取込むと、コントローラ１６は、所定のタイミング（時刻ｔ３）から、ＭＡＣ入出力回路１３に、書込み許可信号Ｗｒｉｔｅ＿Ｅｎａｂｌｅをアクティブにさせ、アドレス信号ｗｒｉｔｅ＿Ａｄｄｒｅｓｓ［９：０］で指定したアドレスに、クロックＷｒｉｔｅ＿ＣＬＫに応答して、データｗｒｉｔｅ＿Ｄａｔａ［３１：０］をバッファ１４に書込ませる。
【００２８】
こうしてバッファ１４にデータｗｒｉｔｅ＿Ｄａｔａ［３１：０］を書込むと、コントローラ１６は、時刻ｔ４で、内部バスコントローラ１５に内部バス７に対して前記転送要求信号Ｖｌｄをアサートさせ、内部バス７にデータＤａｔａ［３１：０］を受取ってもらうように要求する。このとき、内部バス７が込んでいなければ、内部バスコントローラ８は転送許可信号Ａｃｋを返信し、内部バスコントローラ１５は、内部バス７のクロックＩｎｔｅｒｎａｌ＿ＣＬＫに応答して、データＤａｔａ［３１：０］を送信し、メモリコントローラ６を介してメモリ５に書込まれてゆく。
【００２９】
しかしながら、前記転送許可信号Ａｃｋが返信されて来ない場合、時刻ｔ５で示すように、バッファ１４に取込んだデータが一杯になり、ＭＡＣ入出力回路１３へバッファ１４が一杯であることを表す信号Ｂｕｆｆｅｒ＿Ｆｕｌｌがアクティブになって、これ以降データＲＤＡＴＡ［３：０］を取り込めなくなり、受信したパケットデータを破棄することになる。その後、時刻ｔ６で転送許可信号Ａｃｋが返信されて来ると、後半のパケットのデータ破棄されており、コントローラ１６は、ＭＡＣ入出力回路１３に、時刻ｔ７で、外部のネットワーク９を介する通信相手先に対してエラー信号Ｅｒｒｏｒを送信し、再送要求を行う。
【００３０】
そして、図５で示すＭＡＣコントローラ２では、図４で示すように、再送が行われても、同じ速度であるので、内部バス７の混雑が解消しなければ、時刻ｔ１１で再度バッファ１４が一杯になり、受信したパケットデータを破棄することになるのに対して、本実施の形態のＭＡＣコントローラ１２では、上述のようにして内部バス７の混雑時を判定し、引続き混雑が激しいと、図３の時刻ｔ８で示すように、クロックＲＣＬＫの周波数を下げ、外部のネットワーク９側の通信速度を低下させる。たとえば、前記のイーサネットの場合、１０００Ｍｂｉｔ／ｓｅｃの１０００ＢＡＳＥ−Ｔから１００Ｍｂｉｔ／ｓｅｃの１００ＢＡＳＥ−ＴＸ、或いはその１００Ｍｂｉｔ／ｓｅｃの１００ＢＡＳＥ−ＴＸ、から１０Ｍｂｉｔ／ｓｅｃの１０ＢＡＳＥ−Ｔという具合である。これによって、バッファ１４のオーバーフローを抑えることができる。
【００３１】
このように構成することで、複雑で、リアルタイム性の高い処理を行うことが多く、優先度が比較的高く設定される回路モジュール３，４に比べて、リアルタイム性の低いデータを受信することが多く、優先度が比較的低く設定されるＭＡＣコントローラ１２の優先度はそのままで、内部バス７の混雑度が高く、受信したデータをメモリ５へ転送できる可能性が小さく、すなわち待ち時間が長くなってバッファリングしなければならないデータが多くなると、前記ＭＡＣコントローラ１２は外部のネットワーク９での通信速度を低下させるので、バッファリングデータのオーバーフローによる再送要求や、データの破棄の可能性を小さくし、ネットワーク接続機器や該ＭＡＣコントローラ１２におけるハードウェアおよびソフトウェアへの負担を小さくすることができる。こうして、内部バス７の使用に関する優先度が規定される場合において、優先度が低い回路で発生する問題を低減することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の一形態に係る処理回路であるＡＳＩＣの電気的構成を示すブロック図である。
【図２】前記ＡＳＩＣにおけるＭＡＣコントローラの一構成例を示すブロック図である。
【図３】本発明の実施の一形態に係るＭＡＣコントローラの動作を説明するための波形図である。
【図４】従来のＭＡＣコントローラの動作を説明するための波形図である。
【図５】従来のＡＳＩＣの電気的構成を示すブロック図である。
【符号の説明】
【００３３】
３，４  回路モジュール
５    メモリ
６    メモリコントローラ
７    内部バス
８    内部バスコントローラ
９    外部のネットワーク
１１    ＡＳＩＣ
１２    ＭＡＣコントローラ
１３    ＭＡＣ入出力回路
１４    バッファ
１５    内部バスコントローラ
１６    コントローラ
【図１】
2009288932.tif 000004
【図２】
2009288932.tif 000005
【図３】
2009288932.tif 000006
【図４】
2009288932.tif 000007
【図５】
2009288932.tif 000008