(57)【要約】【課題】半導体基板から突出するメサ構造を備える半導体受光素子において、酸化等に起因する光吸収層の経時劣化を抑制することが可能な半導体受光素子を提供する。【解決手段】半導体受光素子は、半導体基板１と、半導体基板１から突出するメサ構造２０とを備える。メサ構造２０は、半導体基板１側からこの順に積層された、光吸収層３と、電子増倍型の増倍層５と、増倍層５より狭小化されたコンタクト層７とを有する。【選択図】図３
2009252769.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板から突出するメサ構造と、を備え、
前記メサ構造は、前記半導体基板側からこの順に積層された、光吸収層と、電子増倍型の増倍層と、前記増倍層より狭小化されたコンタクト層とを有する、半導体受光素子。
【請求項２】
前記光吸収層は、前記半導体基板側からこの順に積層された、所定導電型の第１の層と、真性型又は前記第１の層よりも不純物濃度が低い前記所定導電型の第２の層とを含む、請求項１に記載の半導体受光素子。
【請求項３】
前記所定導電型はｐ型である、請求項２に記載の半導体受光素子。
【請求項４】
前記メサ構造は、
前記増倍層と前記コンタクト層との間に形成されたパッシベーション層と、
前記増倍層と前記パッシベーション層との間に形成された電界緩和層と
をさらに有する、請求項１〜３のいずれか一つに記載の半導体受光素子。
【請求項５】
前記電界緩和層の導電型はn型である、請求項４に記載の半導体受光素子。
【請求項６】
前記第１の層の不純物濃度分布は、前記第１の層の厚み方向に関して傾斜を有している、請求項２〜５のいずれか一つに記載の半導体受光素子。
【請求項７】
前記光吸収層は空乏層を更に含み、前記空乏層の層厚は１μｍ未満である、請求項１〜６のいずれか一つに記載の半導体受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子に関し、特に、メサ型のアバランシェフォトダイオードに関する。
【背景技術】
【０００２】
インターネット等の広帯域マルチメディア通信サービスの急激な需要増加に伴って、より大容量かつより高速な光ファイバ通信システムの開発が求められている。特に、通信局と加入者とを結ぶアクセス系伝送システムにおいては、加入者分岐系の増加及び高速化を保証するために、受光素子のさらなる高感度化が課題となっている。
【０００３】
高感度の受光素子の一つとして、アバランシェフォトダイオード（ＡＰＤ：Avalanche Photo Diode）が実用化されている。ＡＰＤは、高電界半導体中の衝突イオン化による増倍効果を有する半導体受光素子である。
【０００４】
例えば下記非特許文献１には、プレーナ型構造を有するＡＰＤが開示されている。しかし、プレーナ型構造のＡＰＤは、拡散やイオン注入等の煩雑なプロセスが必要となるため、量産性が低い。そのため、低コスト化が要求されるアクセス系伝送システムに用いる受光素子としては適していない。
【０００５】
一方、拡散やイオン注入等を用いない、メサ型構造を有するＡＰＤが提案されている。メサ型構造のＡＰＤでは、結晶成長時にｐｎ接合が形成され、また、エッチングによって受光領域が形成されるため、プロセスが簡易で量産性が高い。そのため、低コスト化が要求されるアクセス系伝送システムに用いる受光素子として好適である。
【０００６】
図２１は、メサ型構造のＡＰＤの一例を示す断面図である（例えば下記特許文献１又は下記非特許文献２参照）。増倍層１０２、電界緩和層１０３、光吸収層１０４、パッシベーション層１０５、及びｐ型コンタクト層１０６がこの順に積層されたメサ構造が、ｎ型コンタクト層１０１上に部分的に形成されている。コンタクト層１０６は、下層のパッシベーション層１０５や光吸収層１０４等よりも狭小化されている。これにより、いわゆる二段メサ構造が実現されている。
【０００７】
図２２は、メサ型構造のＡＰＤの他の例を示す断面図である（例えば下記特許文献２参照）。ｎ型バッファ層２０２、ｉ（intrinsic）型光吸収層２０３、ｎ型電界緩和層２０４、ｐ型増倍層２０５、及びｐ型コンタクト層２０６がこの順に積層されたメサ構造が、ｎ型半導体基板２０１上に部分的に形成されている。コンタクト層２０６は、下層の増倍層２０５や電界緩和層２０４等よりも狭小化されている。これにより、二段メサ構造が実現されている。増倍層２０５には、光吸収層２０３で発生した光キャリア（電子及び正孔）のうち、正孔がメインキャリアとして注入され、増倍層２０５は、注入された正孔を増倍する。つまり、増倍層２０５は正孔増倍型の増倍層である。ＡＰＤが正孔増倍型の増倍層２０５を備えるため、素子の構造上、光吸収層２０３はｉ型で形成することが必須となる。
【０００８】
図２１，２１に示したような二段メサ構造によると、メサ構造の中央領域での電界強度よりも周縁領域での電界強度のほうが小さくなるように、電界強度分布が変調される。そして、メサ構造の側壁部における電界強度が低減されることにより、半導体受光素子の信頼性が向上すると言われている。
【０００９】
【特許文献１】特表２００５−５３９３６８号公報
【特許文献２】特開２００５−２８６０００号公報
【非特許文献１】K.Taguchi, et al., "Planar InP/InGaAs Avalanche Photodiodes with Preferential Lateral Extended Guard Ring", IEEE ELECTRON DEVICE LETTERS, VOL.EDL-7, NO.4, pp.257-258, APRIL 1986
【非特許文献２】B.F.Levine, et al., "A New Planar InGaAs-InAlAs Avalanche Photodiode", IEEE PHOTONICS TECHNOLOGY LETTERS, VOL.18, NO.18, pp.1898-1900, SEPTEMBER 2006
【発明の開示】
【発明が解決しようとする課題】
【００１０】
メサ型構造のＡＰＤでは、メサ構造の側壁において光吸収層の側面が露出しているため、酸化等に起因する光吸収層の経時劣化に対して十分な対策を施す必要がある。ここで、図２１に示したＡＰＤでは、パッシベーション層１０５及びパッシベーション膜１０９が形成されている。しかし、素子特性の低下を回避すべくパッシベーション層１０５の膜厚は１００ｎｍ以下であり、同様にパッシベーション膜１０９の膜厚も薄い。従って、酸化等の経時変化を伴う劣化に対しては、保護膜としての機能は不十分であり、光吸収層１０４は実質的に露出していると考えられる。
【００１１】
しかも、図２１に示したＡＰＤによると、光吸収層１０４上には、狭小化されたコンタクト層１０６が形成されている。そのため、光吸収層１０４の上面のうち、コンタクト層１０６によって覆われていない部分（図中の符号Ｒを付した部分）は、実質的に露出している。従って、光吸収層１０４は、側面のみならず上面の端部も実質的に露出しているため、酸化等によって経時劣化しやすい。
【００１２】
また、図２１，２１に示したメサ型構造のＡＰＤにおいて、十分な量子効率を得るためには、光吸収層１０４，２０３の膜厚を１μｍ以上に設定する必要がある。また、上記特許文献２又は上記非特許文献２において、光吸収層１０４，２０３は、ｉ型のＩｎＧａＡｓを用いて形成されている。そのため、動作時においては、電極１０７，１０８又は電極２０７，２０８への逆バイアス電圧の印加によって、光吸収層１０４，２０３内で空乏層が広範囲に拡がる。つまり、空乏層の層厚が厚い。しかも、メサ型構造のＡＰＤでは光吸収層１０４，２０３の側面が露出している。その結果、層厚の厚い空乏層がメサ構造の側壁において露出することとなる。
【００１３】
本発明者は、メサ型構造のＡＰＤにおいて、ＡＰＤ素子の信頼性と、ＩｎＧａＡｓの光吸収層１０４，２０３内に拡がる空乏層の層厚との間に、相関があることを見いだした。具体的には、空乏層の層厚が所定値より大きくなると、ＡＰＤ素子の信頼性が低下することを見いだした。ＩｎＧａＡｓはバンドギャップエネルギが小さい（約０．７５ｅＶ）ため、ＩｎＧａＡｓの光吸収層１０４，２０３と、パッシベーション膜１０９，２０９との界面において、リーク電流が発生しやすい。このことが、ＡＰＤ素子の信頼性を低下させる原因であると推定される。本発明者は、空乏層の層厚が１μｍ以上になると、ＡＰＤ素子の信頼性の低下が顕著になることを、実験によって確認した。この状況は、二段メサ構造を採用してメサ構造の側壁部における電界強度を低減した場合であっても同様である。
【００１４】
また、光吸収層１０４，２０３内に生じた空乏層の層厚が厚い場合には、ＡＰＤ素子の特性に影響を与える。これは、信号光によって発生した光キャリア（電子及び正孔）に起因する空間電荷効果による影響である。ＡＰＤに信号光が入射されると、光吸収層１０４，２０３内において光キャリアが発生する。発生した光キャリアは、外部電界によって空乏層内をドリフト走行し、光キャリアの極性に応じて増倍層１０２，２０５又は光吸収層１０４，２０３内の非空乏化領域にまで到達する。ここで、空乏層の両端に到達した光キャリアは、外部電界を弱める方向に作用する。そして、信号光の強度が高い場合には多数の光キャリアが発生するため、空乏層を挟んで対峙する多数の電子及び正孔によって分極が生じ、実効的に外部電界を弱める現象が起きる。その結果、ＡＰＤ素子の帯域が劣化する。
【００１５】
さらに、光吸収層１０４，２０３内に生じた空乏層の層厚が厚い場合には、ＡＰＤ素子の破壊耐性にも影響を与える。ＡＰＤ素子が破壊される原因の一つとして、熱によるメカニズムが推定される。また、動作時の駆動電圧値とＡＰＤ素子内を流れる光電流値との積によって規定される要素が、このメカニズムに関与していると考えられる。空乏層の層厚が厚い場合には駆動電圧を高める必要があるため、ＡＰＤ素子は破壊されやすくなる。
【００１６】
上述した、信頼性、特性、及び耐性の低下に関する課題は、例えば上記特許文献２に開示されたＡＰＤのように、ｉ型の光吸収層２０３を備えるＡＰＤにおいては顕著である。ｉ型の光吸収層２０３では、逆バイアス電圧の印加によって空乏層が容易に拡がりやすく、光吸収層２０３に生じる空乏層の層厚が厚くなるからである。
【００１７】
本発明は、このような課題を解決するために成されたものであり、半導体基板から突出するメサ構造を備える半導体受光素子において、酸化等に起因する光吸収層の経時劣化を抑制することが可能な半導体受光素子を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の第１の態様に係る半導体受光素子は、半導体基板と、前記半導体基板から突出するメサ構造と、を備え、前記メサ構造は、前記半導体基板側からこの順に積層された、光吸収層と、電子増倍型の増倍層と、前記増倍層より狭小化されたコンタクト層とを有する。
【発明の効果】
【００１９】
本発明の第１の態様に係る半導体受光素子によれば、酸化等に起因する光吸収層の経時劣化を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の半導体受光素子の構造を示す。以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
【００２１】
＜第１の実施の形態＞
図２は、本発明の第１の実施の形態に係る半導体受光素子の構造を示す上面図である。また、図３は、図２に示した構造のうち、ラインII−IIに沿った位置に関する断面構造を示す断面図である。
【００２２】
本発明に係る半導体受光素子は、メサ型構造のＡＰＤである。図３を参照して、ＡＰＤは、半導体基板１と、半導体基板１の上面よりも上方に突出するメサ構造２０とを備えて構成されている。具体的に、半導体基板１の上面上にはｐ型のバッファ層２が形成されており、メサ構造２０は、バッファ層２の上面上に部分的に形成されている。
【００２３】
第１の実施の形態において、メサ構造２０は、少なくとも、半導体基板１側からこの順に積層された、ｉ型（真性型）又はｐ−型の光吸収層３と、増倍層５と、ｎ型のコンタクト層７とを有している。具体的に、メサ構造２０は、バッファ層２の上面上に形成された光吸収層３と、光吸収層３の上面上に形成されたｐ型の電界緩和層４と、電界緩和層４の上面上に形成された増倍層５と、増倍層５の上面上に形成されたパッシベーション層６と、パッシベーション層６の上面上に形成されたコンタクト層７とを有している。コンタクト層７の上面上には、電極９が形成されている。メサ構造２０の側壁には、パッシベーション膜８が形成されている。
【００２４】
コンタクト層７は、下層のパッシベーション層６や増倍層５等よりも狭小化されており、二段メサ構造が実現されている。図２を参照して、メサ構造２０は、略円形の上面構造を有している。コンタクト層７の外縁は、パッシベーション層６の外縁よりも、寸法Ｄだけメサ構造２０の中央寄りに位置している。なお、図２では、図３に示したパッシベーション膜８の図示を省略している。
【００２５】
図３を参照して、半導体基板１の底面には反射防止膜１１が形成されている。また、バッファ層２の上面上には電極１０が形成されている。
【００２６】
各層の材質は、半導体基板１が例えばＩｎＰ、バッファ層２が例えばＩｎＡｌＡｓ、光吸収層３が例えばＩｎＧａＡｓ、電界緩和層４が例えばＩｎＡｌＡｓ、増倍層５が例えばＩｎＡｌＡｓである。また、パッシベーション層６が例えばＩｎＰ、コンタクト層７が例えばＩｎＡｌＡｓ、パッシベーション膜８が例えば窒化シリコン、反射防止膜１１が例えば窒化シリコンである。また、電極９，１０は、例えばＡｕを含有する積層電極である。
【００２７】
図４は、メサ構造２０の内部における電界強度分布を示す図である。分布ＳＸは、ラインＸ−Ｘに沿った位置に関する電界強度分布、つまり、メサ構造２０の中央寄りの位置に関する電界強度分布を示している。これに対して、分布ＳＹは、ラインＹ−Ｙに沿った位置に関する電界強度分布、つまり、メサ構造２０の外縁寄りの位置に関する電界強度分布を示している。分布ＳＸと分布ＳＹとを比較すると明らかなように、メサ構造２０の中央寄りの位置での電界強度よりも、外縁寄りの位置での電界強度のほうが小さくなっていることが分かる。これは、上述した二段メサ構造の電界強度変調効果によるものである。なお、この効果を得るためには、図２に示した寸法Ｄを２μｍ以上に設定することが望ましい。
【００２８】
次に、図３を参照して、第１の実施の形態に係るＡＰＤの動作について説明する。
【００２９】
電極９には正の電圧が、電極１０には負の電圧が、それぞれ印加されている。矢印Ｇで示すように、信号光は、半導体基板１の底面側からＡＰＤに入射される。信号光は光吸収層３で吸収され、信号光の強度に応じた量の電子正孔対が、光吸収層３内に発生する。発生した電子正孔対のうちの電子は、外部電界によって光吸収層３内をドリフト走行し、電界緩和層４を通過して増倍層５に到達する。増倍層５に注入された電子は、増倍層５内の高電界によって加速され、格子点の原子と衝突することにより電子を電離させる（衝突電離）。この衝突電離が繰り返されることによりアバランシェ増幅が生じ、光電流が増幅される。増幅された光電流は、パッシベーション層６及びコンタクト層７をこの順に通過して電極９に到達し、電極９に接続されている外部の電気回路（図示せず）に電気信号として取り出される。
【００３０】
ここで、増倍層５における増倍雑音についても考慮する必要がある。増倍雑音とは、アバランシェ増幅の過程で発生する過剰な雑音である。増倍率が十分に大きい場合には、増倍雑音は、増倍率とイオン化率比との積として近似できる。イオン化率比は、電子のイオン化率（α）と正孔のイオン化率（β）との比（α／β）であり、増倍層の材質によって規定される。増倍層５の材質がＩｎＡｌＡｓであることを上述したが、注入キャリアが電子である場合にはＩｎＡｌＡｓは増倍雑音が少ないため、電子増倍型の増倍層５の材質としてＩｎＡｌＡｓは好適である。同様に、超格子構造の増倍層も、電子増倍型の増倍層５として好適である。また、ＩｎＰは正孔注入型の増倍層に適した材質であるが、増倍層の膜厚が０．５μｍ以下であれば、デッドスペース効果と呼ばれる現象により、電子注入時にも増倍雑音が少ない。従って、増倍層５の膜厚が０．５μｍ以下である場合には、増倍層５の材質としてＩｎＰを採用しても良い。
【００３１】
次に、第１の実施の形態に係るＡＰＤの製造プロセスについて説明する。図５〜９は、図３に示したＡＰＤの製造方法を工程順に示す断面図である。
【００３２】
まず図５を参照して、例えばガスソースＭＢＥ（Molecular Beam Epitaxy）によって、半導体基板１の上面上に、ｐ型のＩｎＡｌＡｓ膜（バッファ層２）、ｉ型又はｐ−型のＩｎＧａＡｓ膜３０、ｐ型のＩｎＡｌＡｓ膜３１、ＩｎＡｌＡｓ膜３２、ＩｎＰ膜３３、及びｎ型のＩｎＡｌＡｓ膜３４を、それぞれ所定の膜厚でこの順に形成する。
【００３３】
次に図６を参照して、フォトリソグラフィによってＩｎＡｌＡｓ膜３４上にエッチングマスク（図示せず）を形成した後、エッチングマスクで覆われていない部分のＩｎＡｌＡｓ膜３４を、エッチングによって除去する。これにより、除去されずに残った部分のＩｎＡｌＡｓ膜３４が、コンタクト層７となる。このエッチングにおいては、ＩｎＡｌＡｓとＩｎＰとに対して選択性を有するエッチャントを用いることにより、ＩｎＰ膜３３の上面が露出した時点で制御良くエッチングを停止できる。これにより、ＩｎＰ膜３３が不要に除去されてしまうことを防止できる。
【００３４】
次に図７を参照して、フォトリソグラフィによって図６に示した構造上にエッチングマスク（図示せず）を形成した後、エッチングマスクで覆われていない部分の、ＩｎＰ膜３３、ＩｎＡｌＡｓ膜３２、ＩｎＡｌＡｓ膜３１、及びＩｎＧａＡｓ膜３０を、エッチングによってこの順に除去する。これにより、凹部３５が形成され、メサ構造２０が得られる。具体的には、凹部３５に囲まれる部分のＩｎＰ膜３３、ＩｎＡｌＡｓ膜３２、ＩｎＡｌＡｓ膜３１、及びＩｎＧａＡｓ膜３０によって、パッシベーション層６、増倍層５、電界緩和層４、及び光吸収層３が、それぞれ得られる。なお、このエッチングにおいては、バッファ層２の上面の一部が除去されていても良い。
【００３５】
次に図８を参照して、ＣＶＤによって、図７に示した構造の全面上にシリコン窒化膜３６を形成する。図８に示すように、メサ構造２０の上面及び側面は、シリコン窒化膜３６によって覆われている。
【００３６】
次に図９を参照して、フォトリソグラフィによってシリコン窒化膜３６（図８参照）上にエッチングマスク（図示せず）を形成した後、エッチングマスクで覆われていない部分のシリコン窒化膜３６を、例えばフッ酸を用いたエッチングによって除去する。これにより、コンタクト層７の上面及びバッファ層２の上面の一部が露出する。また、除去されずに残った部分のシリコン窒化膜３６が、パッシベーション膜８となる。図９において、メサ構造２０の側面はパッシベーション膜８によって覆われている。
【００３７】
次に図１０を参照して、露出しているコンタクト層７の上面上に電極９を形成するとともに、露出しているバッファ層２の上面上に電極１０を形成する。
【００３８】
最後に、半導体基板１の底面に反射防止膜１１（図３参照）を形成することにより、図３に示した構造が得られる。
【００３９】
図３に示したように、第１の実施の形態に係るＡＰＤによれば、狭小化されたコンタクト層７の直下（パッシベーション層６は無視して考える）には、光吸収層３ではなく増倍層５が存在する。従って、光吸収層３は、その側面のみが、メサ構造２０の側壁において露出する。そのため、図２１に示したような、狭小化されたコンタクト層１０６の直下に光吸収層１０４が存在するタイプの二段メサ構造を有するＡＰＤと比較すると、光吸収層３の上面端部（図２１の符号Ｒ）が露出しない分だけ、光吸収層３の実質的な露出面積を削減することができる。その結果、酸化等に起因する光吸収層３の経時劣化を抑制することが可能となる。ここで、パッシベーション層６及びパッシベーション膜８は、酸化等の経時変化を伴う劣化に対しては保護膜としての機能は不十分である。従って、光吸収層３や増倍層５は実質的に露出していると考えられる。
【００４０】
なお、第１の実施の形態に係るＡＰＤでは、図３に示したように、狭小化されたコンタクト層７の直下に増倍層５が位置している。そのため、図２１に示した構造と比較すると、増倍層５の露出面積が大きくなる。しかしながら、増倍層５に通常用いられる材質（上記の例ではＩｎＡｌＡｓ）はバンドギャップエネルギが大きいため、増倍層５に関しては、素子の劣化を誘発するリーク電流は本来的に小さい。従って、増倍層５の露出面積が大きくなっても、素子の信頼性に与える影響は小さい。
【００４１】
図１１は、第１の実施の形態の変形例に係るＡＰＤを示す断面図である。図１１に示すＡＰＤは、いわゆる表面入射構造のＡＰＤであり、信号光Ｇは、半導体基板１の底面側からではなく、メサ構造２０側からＡＰＤに入射される。図１１に示したメサ構造２０は、図３に示したメサ構造２０と同様である。このような表面入射構造のＡＰＤにも、本発明は適用することが可能であり、同様の効果を得ることができる。
【００４２】
＜第２の実施の形態＞
図１２は、本発明の第２の実施の形態に係る半導体受光素子の構造を示す断面図である。半導体受光素子の上面構造は図２と同様であり、図１２は、図２に示した構造のうち、ラインII−IIに沿った位置に関する断面構造に相当する。
【００４３】
図１２を参照して、第２の実施の形態に係るメサ型構造のＡＰＤは、半導体基板１と、半導体基板１の上面よりも上方に突出するメサ構造５０とを備えて構成されている。具体的に、半導体基板１の上面上にはｐ型のバッファ層２が形成されており、メサ構造５０は、バッファ層２の上面上に部分的に形成されている。
【００４４】
第２の実施の形態において、メサ構造５０は、少なくとも、半導体基板１側からこの順に積層された、ｐ型の光吸収層３Ｈと、ｉ型又はｐ−型の光吸収層３Ｌと、増倍層５と、ｎ型の電界緩和層４０と、ｎ型のコンタクト層７とを有している。具体的に、メサ構造５０は、バッファ層２の上面上に形成された光吸収層３Ｈと、光吸収層３Ｈの上面上に形成された光吸収層３Ｌと、光吸収層３Ｌの上面上に形成されたｐ型の電界緩和層４と、電界緩和層４の上面上に形成された増倍層５と、増倍層５の上面上に形成された電界緩和層４０と、電界緩和層４０の上面上に形成されたパッシベーション層６と、パッシベーション層６の上面上に形成されたコンタクト層７とを有している。コンタクト層７は、下層のパッシベーション層６や電界緩和層４０等よりも狭小化されており、二段メサ構造が実現されている。
【００４５】
また、第１の実施の形態と同様に、コンタクト層７の上面上には、電極９が形成されている。メサ構造５０の側壁には、パッシベーション膜８が形成されている。半導体基板１の底面には、反射防止膜１１が形成されている。バッファ層２の上面上には、電極１０が形成されている。
【００４６】
各層の材質は、半導体基板１が例えばＩｎＰ、バッファ層２が例えばＩｎＡｌＡｓ、光吸収層３Ｈが例えばＩｎＧａＡｓ、光吸収層３Ｌが例えばＩｎＧａＡｓ、電界緩和層４が例えばＩｎＡｌＡｓ、増倍層５が例えばＩｎＡｌＡｓである。また、電界緩和層４０が例えばＩｎＡｌＡｓ、パッシベーション層６が例えばＩｎＰ、コンタクト層７が例えばＩｎＡｌＡｓ、パッシベーション膜８が例えば窒化シリコン、反射防止膜１１が例えば窒化シリコンである。また、電極９，１０は、例えばＡｕを含有する積層電極である。
【００４７】
ここで、第１の実施の形態と同様に、増倍層５の材質としては、ＩｎＡｌＡｓのほかにも、超格子構造又はＩｎＰ（膜厚が０．５μｍ以下の場合）を採用することができる。
【００４８】
光吸収層３Ｈの不純物濃度は、１×１０１７ｃｍ−３以上であることが望ましい。また、不純物濃度の分布としては、光吸収層３Ｈの厚み方向に関して、均一な濃度分布に設定しても良いし、傾斜を持たせた濃度分布に設定しても良い。傾斜を持たせる場合には、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲内で、光吸収層３Ｈの上面から底面に向かって、不純物濃度が徐々に増加するような分布に設定するのが望ましい。これにより、濃度分布に起因して生じるフェルミ準位の差によって、電子を加速させる方向の電界を光吸収層３Ｈ内に発生させることができる。その結果、ＡＰＤの応答速度を高めることが可能となる。なお、光吸収層３Ｈの層厚は、最大１．５μｍまで設定可能である。
【００４９】
図１３は、メサ構造５０の内部における電界強度分布を示す図である。分布ＳＸは、ラインＸ−Ｘに沿った位置に関する電界強度分布、つまり、メサ構造５０の中央寄りの位置に関する電界強度分布を示している。これに対して、分布ＳＹは、ラインＹ−Ｙに沿った位置に関する電界強度分布、つまり、メサ構造５０の外縁寄りの位置に関する電界強度分布を示している。分布ＳＸと分布ＳＹとを比較すると明らかなように、メサ構造５０の中央寄りの位置での電界強度よりも、外縁寄りの位置での電界強度のほうが小さくなっていることが分かる。これは、上述した二段メサ構造の電界強度変調効果によるものである。なお、この効果を得るためには、図２に示した寸法Ｄを２μｍ以上に設定することが望ましい。
【００５０】
また、図１３と図４とを比較すると明らかなように、分布ＳＸ，ＳＹにおいて、第２の実施の形態に係るＡＰＤでは、第１の実施の形態に係るＡＰＤと比較して、パッシベーション層６に印加される電界強度が低減されていることが分かる。これは、パッシベーション層６と増倍層５との間に電界緩和層４０を介在させた効果によるものである。
【００５１】
次に、図１２を参照して、第２の実施の形態に係るＡＰＤの動作について説明する。
【００５２】
電極９には正の電圧が、電極１０には負の電圧が、それぞれ印加されている。矢印Ｇで示すように、信号光は、半導体基板１の底面側からＡＰＤに入射される。信号光は光吸収層３Ｈ，３Ｌで吸収され、信号光の強度に応じた量の電子正孔対が、光吸収層３Ｈ，３Ｌ内に発生する。発生した電子正孔対のうちの電子は、外部電界によって光吸収層３Ｈ，３Ｌ内をドリフト走行し、電界緩和層４を通過して増倍層５に到達する。増倍層５に注入された電子は、増倍層５内の高電界によって加速され、格子点の原子と衝突することにより電子を電離させる（衝突電離）。この衝突電離が繰り返されることによりアバランシェ増幅が生じ、光電流が増幅される。増幅された光電流は、電界緩和層４０、パッシベーション層６、及びコンタクト層７をこの順に通過して電極９に到達し、電極９に接続されている外部の電気回路（図示せず）に電気信号として取り出される。
【００５３】
次に、第２の実施の形態に係るＡＰＤの製造プロセスについて説明する。図１４〜１８は、図１２に示したＡＰＤの製造方法を工程順に示す断面図である。
【００５４】
まず図１４を参照して、例えばガスソースＭＢＥによって、半導体基板１の上面上に、ｐ型のＩｎＡｌＡｓ膜（バッファ層２）、ｐ型のＩｎＧａＡｓ膜６０、ｉ型又はｐ−型のＩｎＧａＡｓ膜３０、ｐ型のＩｎＡｌＡｓ膜３１、ＩｎＡｌＡｓ膜３２、ｎ型のＩｎＡｌＡｓ膜６１、ＩｎＰ膜３３、及びｎ型のＩｎＡｌＡｓ膜３４を、それぞれ所定の膜厚でこの順に形成する。
【００５５】
次に図１５を参照して、フォトリソグラフィによってＩｎＡｌＡｓ膜３４上にエッチングマスク（図示せず）を形成した後、エッチングマスクで覆われていない部分のＩｎＡｌＡｓ膜３４を、エッチングによって除去する。これにより、除去されずに残った部分のＩｎＡｌＡｓ膜３４が、コンタクト層７となる。このエッチングにおいては、ＩｎＡｌＡｓとＩｎＰとに対して選択性を有するエッチャントを用いることにより、ＩｎＰ膜３３の上面が露出した時点で制御良くエッチングを停止できる。これにより、ＩｎＰ膜３３が不要に除去されてしまうことを防止できる。
【００５６】
次に図１６を参照して、フォトリソグラフィによって図１５に示した構造上にエッチングマスク（図示せず）を形成した後、エッチングマスクで覆われていない部分の、ＩｎＰ膜３３、ＩｎＡｌＡｓ膜６１、ＩｎＡｌＡｓ膜３２、ＩｎＡｌＡｓ膜３１、ＩｎＧａＡｓ膜３０、及びＩｎＧａＡｓ膜６０を、エッチングによってこの順に除去する。これにより、凹部６５が形成され、メサ構造５０が得られる。具体的には、凹部６５に囲まれる部分のＩｎＰ膜３３、ＩｎＡｌＡｓ膜６１、ＩｎＡｌＡｓ膜３２、ＩｎＡｌＡｓ膜３１、ＩｎＧａＡｓ膜３０、及びＩｎＧａＡｓ膜６０によって、パッシベーション層６、電界緩和層４０、増倍層５、電界緩和層４、光吸収層３Ｌ、及び光吸収層３Ｈが、それぞれ得られる。なお、このエッチングにおいては、バッファ層２の上面の一部を除去しても良い。
【００５７】
次に図１７を参照して、ＣＶＤによって、図１６に示した構造の全面上にシリコン窒化膜３６を形成する。図１７に示すように、メサ構造５０の上面及び側面は、シリコン窒化膜３６によって覆われている。
【００５８】
次に図１８を参照して、フォトリソグラフィによってシリコン窒化膜３６（図１７参照）上にエッチングマスク（図示せず）を形成した後、エッチングマスクで覆われていない部分のシリコン窒化膜３６を、例えばフッ酸を用いたエッチングによって除去する。これにより、コンタクト層７の上面及びバッファ層２の上面の一部が露出する。また、除去されずに残った部分のシリコン窒化膜３６が、パッシベーション膜８となる。図１８において、メサ構造５０の側面はパッシベーション膜８によって覆われている。
【００５９】
次に図１９を参照して、露出しているコンタクト層７の上面上に電極９を形成するとともに、露出しているバッファ層２の上面上に電極１０を形成する。
【００６０】
最後に、半導体基板１の底面に反射防止膜１１（図１２参照）を形成することにより、図１２に示した構造が得られる。
【００６１】
第２の実施の形態に係るＡＰＤによれば、第１の実施の形態に係るＡＰＤによって得られる上述の効果に加えて、以下の効果を得ることができる。
【００６２】
図１２に示したように、第２の実施の形態に係るＡＰＤによれば、光吸収層３は、ｐ型の光吸収層３Ｈ上に、ｉ型又はｐ−型の光吸収層３Ｌが形成された構造を有している。つまり、光吸収層３Ｌよりも不純物濃度が高い光吸収層３Ｈが、光吸収層３内に存在している。これにより、光吸収層３Ｈ内には空乏層は拡がらない（又は拡がりにくい）ため、動作時に光吸収層３内に生じる空乏層の層厚を低減することができる。その結果、光吸収層３とパッシベーション膜８との界面に生じるリーク電流が低減されるため、ＡＰＤの信頼性を向上することができる。上述のとおり、本発明者は、光吸収層内に生じる空乏層の層厚が１μｍ以上になると、ＡＰＤ素子の信頼性の低下が顕著になることを、実験によって確認している。従って、光吸収層３内に生じる空乏層の層厚が１μｍ未満（望ましくは０．５μｍ程度）となるように、光吸収層３Ｌ，３Ｈの層厚及び不純物濃度を設定することが望ましい。
【００６３】
また、光吸収層３内に生じる空乏層の層厚が低減されることにより、空間電荷効果に起因する素子特性の低下を抑制できる。つまり、信号光の入射によって発生した電子及び正孔が空乏層を挟んで対峙することにより、外部電界を弱める方向の内部電界が発生するが、空乏層の層厚を低減することによって、この内部電界を抑制できる。その結果、素子帯域の劣化を抑制することが可能となる。特に、信号光の強度が高い場合には多数の光キャリアが発生して内部電界が大きくなるため、空乏層の層厚を低減することによるこの効果は顕著となる。
【００６４】
さらに、光吸収層３内に生じる空乏層の層厚が低減されることにより、駆動電圧を下げることができるために素子の故障耐性を向上することができる。つまり、ＡＰＤ素子が破壊される原因の一つとして、熱によるメカニズムが推定される。また、動作時の駆動電圧値とＡＰＤ素子内を流れる光電流値との積によって規定される要素が、このメカニズムに関与していると考えられる。空乏層の層厚が低減されることにより、駆動電圧を低減することができるため、ＡＰＤ素子は破壊されにくくなる。特に、信号光の強度が高い場合には光電流値が大きくなるため、空乏層の層厚を低減することによるこの効果は顕著となる。
【００６５】
また、第２の実施の形態に係るＡＰＤによれば、光吸収層３（少なくとも光吸収層３Ｈ）の導電型はｐ型である。ｐ型の光吸収層３内で発生した光キャリア（電子及び正孔）のうち、小数キャリアである電子は、拡散又は僅かな電界によって高速に走行し、光電流として寄与する。これにより、ＡＰＤの応答速度を高めることが可能となる。つまり、ｐ型の光吸収層３を採用することにより、応答速度の低下を回避しつつ、光吸収層３内に生じる空乏層の層厚を低減することが可能となる。
【００６６】
さらに、第２の実施の形態に係るＡＰＤによれば、増倍層５とパッシベーション層６との間に電界緩和層４０を介在させることにより、動作時にパッシベーション層６に印加される電界強度を低減することができる。その結果、増倍層５とパッシベーション層６との界面に生じるリーク電流を低減することが可能となる。具体的に、増倍層５であるＩｎＡｌＡｓ層とパッシベーション層６であるＩｎＰ層とは、タイプIIのバンド構造を有しており、ＩｎＰ／ＩｎＡｌＡｓ界面のバンドギャップエネルギは、高々１．１ｅＶ程度に過ぎない。また、ＡＰＤの駆動時には、増倍層５に６００ｋＶ／ｃｍ以上の電界強度が印加される。そのため、電界緩和層４０が介在しなければ、増倍層５とパッシベーション層６との界面にリーク電流が生じる。第２の実施の形態に係るＡＰＤによれば、増倍層５とパッシベーション層６との間に電界緩和層４０が介在しているため、増倍層５とパッシベーション層６との界面における電界強度が低減される。その結果、この界面でのリーク電流の発生を抑制することが可能となる。望ましくは、増倍層５とパッシベーション層６との界面における電界強度が５００ｋＶ／ｃｍ以下となるように、電界緩和層４０の層厚及び不純物濃度を設定すればよい。
【００６７】
図２０は、第２の実施の形態の変形例に係るＡＰＤを示す断面図である。図２０に示すＡＰＤは、いわゆる表面入射構造のＡＰＤであり、信号光Ｇは、半導体基板１の底面側からではなく、メサ構造５０側から入射されている。図２０に示したメサ構造５０は、図１２に示したメサ構造５０と同様である。このような表面入射構造のＡＰＤにも、本発明は適用することが可能であり、同様の効果を得ることができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の半導体受光素子の構造を示す図である。
【図２】本発明の第１の実施の形態に係る半導体受光素子の構造を示す上面図である。
【図３】図２に示した構造のうち、ラインII−IIに沿った位置に関する断面構造を示す断面図である。
【図４】メサ構造の内部における電界強度分布を示す図である。
【図５】図３に示したＡＰＤの製造方法を工程順に示す断面図である。
【図６】図３に示したＡＰＤの製造方法を工程順に示す断面図である。
【図７】図３に示したＡＰＤの製造方法を工程順に示す断面図である。
【図８】図３に示したＡＰＤの製造方法を工程順に示す断面図である。
【図９】図３に示したＡＰＤの製造方法を工程順に示す断面図である。
【図１０】図３に示したＡＰＤの製造方法を工程順に示す断面図である。
【図１１】第１の実施の形態の変形例に係るＡＰＤを示す断面図である。
【図１２】本発明の第２の実施の形態に係る半導体受光素子の構造を示す断面図である。
【図１３】メサ構造の内部における電界強度分布を示す図である。
【図１４】図１２に示したＡＰＤの製造方法を工程順に示す断面図である。
【図１５】図１２に示したＡＰＤの製造方法を工程順に示す断面図である。
【図１６】図１２に示したＡＰＤの製造方法を工程順に示す断面図である。
【図１７】図１２に示したＡＰＤの製造方法を工程順に示す断面図である。
【図１８】図１２に示したＡＰＤの製造方法を工程順に示す断面図である。
【図１９】図１２に示したＡＰＤの製造方法を工程順に示す断面図である。
【図２０】第２の実施の形態の変形例に係るＡＰＤを示す断面図である。
【図２１】メサ型構造のＡＰＤの一例を示す断面図である。
【図２２】メサ型構造のＡＰＤの他の例を示す断面図である。
【符号の説明】
【００６９】
１  半導体基板
３，３Ｌ，３Ｈ  光吸収層
５  増倍層
７  コンタクト層
２０，５０  メサ構造
４０  電界緩和層
【図１】
2009252769.tif 000003
【図２】
2009252769.tif 000004
【図３】
2009252769.tif 000005
【図４】
2009252769.tif 000006
【図５】
2009252769.tif 000007
【図６】
2009252769.tif 000008
【図７】
2009252769.tif 000009
【図８】
2009252769.tif 000010
【図９】
2009252769.tif 000011
【図１０】
2009252769.tif 000012
【図１１】
2009252769.tif 000013
【図１２】
2009252769.tif 000014
【図１３】
2009252769.tif 000015
【図１４】
2009252769.tif 000016
【図１５】
2009252769.tif 000017
【図１６】
2009252769.tif 000018
【図１７】
2009252769.tif 000019
【図１８】
2009252769.tif 000020
【図１９】
2009252769.tif 000021
【図２０】
2009252769.tif 000022
【図２１】
2009252769.tif 000023
【図２２】
2009252769.tif 000024