(57)【要約】【課題】ライン確定後のラインフェイルカウント数を１回の走査で取得できるようにし、ＤＵＴの検査時間を短縮すること。【解決手段】フェイルメモリのデータをインタリーブでバッファメモリにコピーするように構成されたフェイルメモリ部を含む半導体メモリ試験装置において、インタリーブすることにより生じる前記バッファメモリの空き領域にも同一データがコピーされ、これらバッファメモリの複数領域にコピーされた同一データが同時にＸ方向およびＹ方向に走査されてライン確定後のラインフェイルカウント数が求められ、Ｘ方向に走査された領域のラインフェイルカウント数とＹ方向に走査された領域のＸラインフェイルカウント数が合わされて一次確定後のラインフェイルカウント数の値とされることを特徴とするもの。【選択図】                    図１１
2009252315.tif 000002
【特許請求の範囲】
【請求項１】
フェイルメモリのデータをインタリーブでバッファメモリにコピーするように構成されたフェイルメモリ部を含む半導体メモリ試験装置において、
インタリーブすることにより生じる前記バッファメモリの空き領域にも同一データがコピーされ、これらバッファメモリの複数領域にコピーされた同一データが同時にＸ方向およびＹ方向に走査されてライン確定後のラインフェイルカウント数が求められ、
Ｘ方向に走査された領域のラインフェイルカウント数とＹ方向に走査された領域のＸラインフェイルカウント数が合わされて一次確定後のラインフェイルカウント数の値とされることを特徴とする半導体メモリ試験装置。
【請求項２】
前記同一データがコピーされたバッファメモリの複数領域に所望のフェイルカウント領域が分割して割り振られ、前記バッファメモリにおけるフェイルカウント時間が短縮されることを特徴とする請求項１記載の半導体メモリ試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ試験装置に関し、詳しくは、メモリ検査時間の短縮に関するものである。
【０００２】
近年の半導体メモリには、高集積化に伴い製造工程におけるある程度の不良メモリセルの発生はやむを得ないという前提に基づき、図１５に示すように、メイン領域の他、Ｘ方向とＹ方向のそれぞれに複数の予備メモリセルライン（以下スペアラインという）を有するスペア領域が設けられている。
【０００３】
図１６はフェイル解析単位の説明図であり、メイン領域に「×」で示したフェイルセルが存在し、Ｘラインの総数がｎ本、Ｙラインの総数がｍ本に対して、Ｘスペアラインが５本、Ｙスペアラインが４本で構成される例である。これらスペアラインを「救済ライン」という。
【０００４】
そして、半導体メモリ試験装置による試験において、メイン領域内に不良セル（以下フェイルセルという）が検出された場合には、レーザーで被試験半導体メモリ（以下ＤＵＴという）内の所定のパターンを切断し、フェイルセルをスペア領域のスペアラインに置き換える。これによりフェイルセルを救済でき、フェイルセルに起因するＤＵＴの不良を救済できる。
【０００５】
なお、フェイルセルによっては、ＸスペアラインとＹスペアラインのいずれでも救済できるものもある。そこで、フェイル解析にあたっては、どちらか一方の救済ラインでしか救済できないラインを優先的に置き換える。
【０００６】
図１６において、ＸラインＡにフェイルセルが５個あったとする。たとえばこのＸラインＡのすべてのフェイルセルをＹスペアラインで救済しようとしても、Ｙスペアラインの総数(Ｘ閾値)は４本のため、すべてのフェイルセルは救済できない。そのため、Ｘスペアラインでの救済が決まってしまう。このように救済ラインをＸスペアラインにするかＹスペアラインにするかを決定することを「ライン確定」という。また、初めての検査でライン確定が行われることを「一次確定」という。図１６のＹラインＢについても、Ｙスペアラインでしか救済できないため、ライン確定を行う。
【０００７】
図１７は、このようなライン確定に関連した半導体メモリの周辺構成説明図である。Ｘライン、Ｙラインのそれぞれに、ライン確定フラグ１０、２０、フェイルカウンタ３０、４０、ラインマスク５０、６０が設けられている。ライン確定フラグ１０、２０は、ライン確定したラインを示す。フェイルカウンタ３０、４０は、各ライン上のフェイルセル数をカウントする。ラインマスク５０、６０は、半導体メモリのフェイルセル救済処理を複数回行うのにあたり、一次確定したラインを以降の検査ではパスラインとして扱うためにそのラインをマスクする。
【０００８】
図１８は、一次確定した直後における半導体メモリの周辺動作説明例図である。図１８では、各ライン確定フラグに、ラインＸ３とＹ９がライン確定していることが反映されている。
【０００９】
また、図１８の段階でラインＸ３とＹ９のラインマスクも生成されていて、これらラインマスクを反映させて次ステップのフェイル解析が行われる。図１９は、ラインマスクを反映させて行われたフェイル解析終了直後の半導体メモリの周辺動作説明例図である。図１９において、ラインＸ３とＹ９をマスクすることによってラインＸ３とＹ９上のフェイルセルはなくなることになり、ラインＸ３とＹ９のフェイルカウント数を０とする。
【００１０】
ところで、このようにラインマスクを反映させてライン確定を行うことは、未救済のフェイルセルを救済することを意味し、未救済のフェイルセルを救済するためにはライン確定後のラインフェイルカウント数を取得しなければならない。
【００１１】
特許文献１には、フェイルセル救済機能を有する半導体メモリ試験装置の構成が記載されている。
【００１２】
【特許文献１】特開２００２−３６７３９６
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、ライン確定後のラインフェイルカウント数を取得するためには、もう一度対象とする図１８に示されている全領域のフェイル解析を行ってラインフェイルカウント数を再取得しなければならないことからフェイル解析処理実行時間が長くなり、ＤＵＴの検査に要する時間が長くなってしまうという問題がある。
【００１４】
本発明は、このような課題を解決するものであり、その目的は、ライン確定後のラインフェイルカウント数を１回の走査で取得できるようにし、ＤＵＴの検査時間を短縮することにある。
【課題を解決するための手段】
【００１５】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
フェイルメモリのデータをインタリーブでバッファメモリにコピーするように構成されたフェイルメモリ部を含む半導体メモリ試験装置において、
インタリーブすることにより生じる前記バッファメモリの空き領域にも同一データがコピーされ、これらバッファメモリの複数領域にコピーされた同一データが同時にＸ方向およびＹ方向に走査されてライン確定後のラインフェイルカウント数が求められ、
Ｘ方向に走査された領域のラインフェイルカウント数とＹ方向に走査された領域のＸラインフェイルカウント数が合わされて一次確定後のラインフェイルカウント数の値とされることを特徴とする。
【００１６】
請求項２記載の発明は、請求項１記載の半導体メモリ試験装置において、
前記同一データがコピーされたバッファメモリの複数領域に所望のフェイルカウント領域が分割して割り振られ、前記バッファメモリにおけるフェイルカウント時間が短縮されることを特徴とする。
【発明の効果】
【００１７】
本発明の半導体メモリ試験装置によれば、ライン確定後のラインフェイルカウント数を１回の走査で取得でき、ＤＵＴの検査時間を短縮できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明に基づく半導体メモリ試験装置のフェイルメモリ部の構成を示すブロック図である。図１において、図示しないＤＵＴのデータおよびアドレスがインタフェース７０を介してフェイルメモリ８０に入力され、インタフェース７０はアドレスに対応するデータをフェイルメモリ８０に取り込む。
【００１９】
制御部９０は、フェイルメモリ８０に取り込まれたデータの解析を行うとともに、フェイルメモリ８０に書き込まれたデータをバッファメモリ９０にコピーする。以下この動作をＢＭＣ（Buffer Memory Copy）という。
【００２０】
一般に半導体メモリ試験装置では、検査工程の時間短縮、高速デバイスの検査などのため、システム動作を高速に行う必要がある。当然のことながら、図１に示すフェイルメモリ部にも高速動作が求められる。
【００２１】
そこで、フェイルメモリ８０へのデータ取り込みにあたって、高速動作を可能にするため、図２に示すようにインタリーブをすることが考えられる。図２において、（Ａ）はインタリーブなしの状態を示し、（Ｂ）はインタリーブありの状態を示している。（Ｂ）のインタリーブにあたっては、フェイルメモリ８０を２分割してインタリーブ可能領域８０ａと８０ｂを作成し、各アドレスに対応するデータをいずれかのインタリーブ可能領域８０ａまたは８０ｂに取り込む。
【００２２】
これにより、高速動作が可能になる反面、取り込み先であるフェイルメモリ８０のメモリ容量が固定とすると、フェイルメモリ８０に取り込み可能なデータ容量が減少することになる。
【００２３】
図３はＢＭＣの動作説明図であり、（Ａ）はインタリーブなしの状態を示し、（Ｂ）は２インタリーブの状態を示し、（Ｃ）は４インタリーブの状態を示している。
【００２４】
（Ａ）によれば、フェイルメモリ８０全体をバッファメモリ１００にコピーして格納できる。（Ｂ）によれば、フェイルメモリ８０の２分割されたインタリーブ可能領域８０ａと８０ｂに格納されているデータの論理和を求めてこの結果をバッファメモリ１００にコピーして格納することになり、バッファメモリ１００には１／２の空き領域ができる。（Ｃ）によれば、フェイルメモリ８０の４分割されたインタリーブ可能領域８０ａ〜８０ｄに格納されているデータの論理和を求めてこの結果をバッファメモリ１００にコピーして格納することになり、バッファメモリ１００には１／４の空き領域ができる。
【００２５】
そこで、本発明では、通常の検査工程で行われるインタリーブに伴って生じるバッファメモリ１００の空き領域を有効活用する。すなわち、図４に示すように、インタリーブを行い取り込んだデータをＢＭＣするのにあたり、バッファメモリ１００にできる空き領域にも同じデータをコピーする。
【００２６】
図５は図４に基づきＢＭＣされたフェイル解析領域の説明図であり、（Ａ）はフェイル解析領域Ａを示し、（Ｂ）はフェイル解析領域Ｂを示している。フェイル解析領域Ａは、従来のＸラインフェイルカウンタ４０、Ｘライン確定フラグ１０およびＸラインマスク５０の他に、新たに走査Ｙラインフェイルフラグ１１０と走査Ｙライン確定フラグ１２０を有している。一方、フェイル解析領域Ｂは、従来のＹラインフェイルカウンタ３０、Ｙライン確定フラグ２０およびＹラインマスク６０の他に、新たに走査Ｘラインフェイルカウンタ１３０と走査Ｘライン確定フラグ１４０を有している。
【００２７】
走査Ｙラインフェイルフラグ１１０は、走査方向がＸ方向の場合に、走査するＹライン単位でフェイルの有無を示すフラグである。走査Ｘラインフェイルフラグ１３０は、走査方向がＹ方向の場合に、走査するＸライン単位でフェイルの有無を示すフラグである。走査Ｙライン確定フラグ１２０は、走査方向がＸ方向の場合に、走査するＹライン単位でそのラインがＹライン確定したかを判定するフラグである。走査Ｘライン確定フラグ１４０は、走査方向がＹ方向の場合に、走査するＸライン単位でそのラインがＸライン確定したかを判定するフラグである。
【００２８】
図６に示すように、Ｘスペアラインの総数（Ｙ閾値）が３本、Ｙスペアラインの総数（Ｘ閾値）が３本のフェイル解析領域Ａにフェイルセルが存在しているものとする。そして図６のＸラインフェイルカウンタ４０は、Ｙｎ−１ラインまでの走査を終了した状態におけるカウント値を示している。
【００２９】
図７は、Ｙｎラインまで走査が終了したフェイル解析領域Ａの説明図である。Ｙｎラインの最後まで走査が終了すると、Ｙｎラインにフェイルセルが４つ存在するため、走査Ｙライン確定フラグ１２０が１となる。Ｙｎラインがライン確定したため、既にＹｎラインのフェイルセルをカウントしているＸラインフェイルカウンタ４０のカウント値から、走査Ｙラインフェイルフラグ１１０に対応するＸラインのみ−１する。そのため、Ｙｎラインを走査したにもかかわらず、Ｘラインフェイルカウンタ４０のカウント値は、Ｙｎ−１までのカウント値と同じになる。Ｘラインフェイルカウンタ４０のカウント値がＸ閾値を超えた場合は、Ｘライン確定フラグ１０を有効にし、Ｘラインフェイルカウンタ４０のカウント値を０にする。
【００３０】
図８に示すように、一度走査がフェイル解析領域Ａの最後まで終了すると、Ｘラインフェイルカウンタ４０に、Ｙライン確定後のカウント値が反映される。
【００３１】
なお、フェイル解析領域Ｂについて、走査方向はＹ方向になるが、基本的には上記フェイル解析領域Ａと同様の処理を行う。
【００３２】
図９のように、フェイル解析領域Ａ、Ｂの走査が終了すると、Ｘラインフェイルカウンタ４０、走査Ｙライン確定フラグ１２０、Ｙラインフェイルカウンタ３０、走査Ｘライン確定フラグ１４０を合わせることにより、フェイル解析領域の一次確定後のラインフェイルカウント値を得ることができる。
【００３３】
また、これらフェイル解析領域Ａ、Ｂについて同時に走査を行うことにより、見かけ上一度の走査で一次確定後のラインフェイルカウント値を得ることができる。
【００３４】
従来は、図１０に示すように、１回目の走査を行ってライン確定し、ラインマスクを反映させた後２回目の走査を行い、一次確定後のラインフェイルカウント値を求めていた。
【００３５】
本発明では、通常の検査工程でインタリーブを実施することによりバッファメモリに空き領域ができることに着目し、この空領域を有効活用してインタリーブと同一のデータをコピーすることにより、実質的にフェイル解析領域を２面持つことができるようにした。
【００３６】
そして、図１１に示すように、それらを同時に解析することにより、１回の走査で一次確定後のラインフェイルカウント値を求めることができて一次確定後のラインフェイルカウント値取得までの時間を従来よりも短縮でき、ＤＵＴの検査時間を短縮できる。
【００３７】
なお、フェイルメモリ８０に取り込んだデータのＢＭＣをインタリーブで行うという本発明と同様の手法を用いて、バッファメモリ１００にできる空領域にも取り込みデータをＢＭＣすることにより、バッファメモリ１００のフェイル解析領域のフェイルカウントの実行時間を短縮できる。
【００３８】
図１２に示すように、インタリーブによるデータ取り込みにあたり、取り込みデータをバッファメモリ１００の前半領域と後半領域にＢＭＣしたとする。従来技術では、フェイル解析領域の全領域をフェイルカウントする場合は、領域最初のアドレスから領域最後のアドレスまで、容量方向にカウントする。
【００３９】
これに対し、本発明では、前半領域と後半領域の２面のバッファメモリ１００のフェイル解析領域を持っていることから、両者にフェイルカウント領域を分けることにより、通常のフェイルカウント時間の半分で実行することができる。
【００４０】
図１３は、２インタリーブでフェイルメモリ８０にデータを取り込み、バッファメモリ１００にＢＭＣした後のバッファメモリ１００を示している。ここで、フェイルメモリ８０とバッファメモリ１００の容量は等しく、２インタリーブして取り込んだとすると、取り込み容量は、バッファメモリ容量の半分になる。そのため、バッファメモリ領域の前半領域（フェイル解析領域Ａ）、後半領域（フェイル解析領域Ｂ）の両方に取り込みデータをＢＭＣすることにより、フェイルカウントを行うフェイル解析領域が２面できることになる。
【００４１】
また、バッファメモリ１００の全領域がアドレス０からアドレス１５までだとすると、前半領域はアドレス０からアドレス７となり、後半領域はアドレス８からアドレス１５となる。このとき、後半領域のアドレスを相対アドレスとすることで、アドレス８はアドレス０、アドレス１１はアドレス３、アドレス１２はアドレス４、アドレス１５はアドレス７にそれぞれ対応する。これにより、同じフェイル解析領域が２面できることになる。
【００４２】
図１４のように、前半領域ではアドレス０からアドレス３を、後半領域ではアドレス４からアドレス７を同時にフェイルカウントすることにより、従来技術の半分の実行時間でフェイルカウントすることができる。
【００４３】
以上説明したように、本発明によれば、ライン確定後のラインフェイルカウント数を１回の走査で取得することによりＤＵＴの検査時間を短縮できる半導体メモリ試験装置が実現できる。
【図面の簡単な説明】
【００４４】
【図１】本発明に基づく半導体メモリ試験装置のフェイルメモリ部の構成を示すブロック図である。
【図２】インタリーブの説明図である。
【図３】ＢＭＣの動作説明図である。
【図４】インタリーブによるＢＭＣの動作説明図である。
【図５】図４に基づきＢＭＣされたフェイル解析領域の説明図である。
【図６】Ｙｎ−１ラインまで走査が終了したフェイル解析領域Ａの説明図である。
【図７】Ｙｎラインまで走査が終了したフェイル解析領域Ａの説明図である。
【図８】最後まで走査が終了したフェイル解析領域Ａの説明図である。
【図９】フェイル解析領域Ａ、Ｂの走査が終了した状態の説明図である。
【図１０】従来の２回走査の説明図である。
【図１１】本発明に基づく同時走査の説明図である。
【図１２】インタリーブによるＢＭＣの動作説明図である。
【図１３】２インタリーブでＢＭＣされたバッファメモリの説明図である。
【図１４】図１３におけるフェイルカウントの説明図である。
【図１５】従来の半導体メモリの概念構成図である。
【図１６】フェイル解析単位の説明図である。
【図１７】ライン確定に関連した半導体メモリの周辺構成説明図である。
【図１８】一次確定した直後における半導体メモリの周辺動作説明例図である。
【図１９】ラインマスクを反映させて行われたフェイル解析終了直後の半導体メモリの周辺動作説明例図である。
【符号の説明】
【００４５】
１０  Ｘライン確定フラグ
２０  Ｙライン確定フラグ
３０  Ｙラインフェイルカウンタ
４０  Ｘラインフェイルカウンタ
５０、６０  ラインマスク
７０  インタフェース
８０  フェイルメモリ
９０  制御部
１００  バッファメモリ
１１０  走査Ｙラインフェイルフラグ
１２０  走査Ｙライン確定フラグ
１３０  走査Ｘラインフェイルフラグ
１４０  走査Ｘライン確定フラグ
【図１】
2009252315.tif 000003
【図２】
2009252315.tif 000004
【図３】
2009252315.tif 000005
【図４】
2009252315.tif 000006
【図５】
2009252315.tif 000007
【図６】
2009252315.tif 000008
【図７】
2009252315.tif 000009
【図８】
2009252315.tif 000010
【図９】
2009252315.tif 000011
【図１０】
2009252315.tif 000012
【図１１】
2009252315.tif 000013
【図１２】
2009252315.tif 000014
【図１３】
2009252315.tif 000015
【図１４】
2009252315.tif 000016
【図１５】
2009252315.tif 000017
【図１６】
2009252315.tif 000018
【図１７】
2009252315.tif 000019
【図１８】
2009252315.tif 000020
【図１９】
2009252315.tif 000021