(57)【要約】【課題】外部端子の数が減少するのを抑制しながら、性能が劣化するのを抑制することが可能な半導体装置を提供する。【解決手段】この半導体装置２は、半導体基板１１と、半導体基板１１の主表面上に形成され、互いに略同一の特性を有する高周波回路部１２０ａおよび１２０ｂと、半導体基板１１の主表面側に形成された複数のパッド電極１３と、複数のパッド電極１３に接続された再配線層１５と、半導体基板１１の主表面側に形成され、再配線層１５に接続された複数の外部端子１８とを備え、複数の外部端子１８は、平面的に見て、高周波回路部１２０ａおよび１２０ｂのそれぞれに対して略同じ位置に配置された外部端子１８ａ、１８ｃおよび１８ｅと、外部端子１８ｂ、１８ｄおよび１８ｆとを含む。【選択図】図２
2009065067.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の主表面上に形成され、互いに略同一の特性を有する複数のアナログ回路部と、
前記半導体基板の主表面側に形成された複数のパッド電極と、
前記複数のパッド電極に接続された再配線層と、
前記半導体基板の主表面側に形成され、前記再配線層に接続された複数の外部端子とを備え、
前記複数の外部端子は、平面的に見て、前記複数のアナログ回路部のそれぞれに対して略同じ位置に配置された外部端子を含むことを特徴とする半導体装置。
【請求項２】
前記複数のアナログ回路部のそれぞれに対して略同じ位置に配置された外部端子は、平面的に見て、前記複数のアナログ回路部と重なるように配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数のアナログ回路部は、第１アナログ回路部および第２アナログ回路部を含み、
前記複数のアナログ回路部のそれぞれに対して略同じ位置に配置された外部端子は、平面的に見て、前記第１アナログ回路部および前記第２アナログ回路部のそれぞれに対して略同じ位置に配置された第１端子および第２端子を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１アナログ回路部および第２アナログ回路部は、所定の線または点に対して互いに対称に配置され、
前記第１端子および第２端子も、前記所定の線または点に対して対称に配置されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記再配線層は、平面的に見て、前記複数のアナログ回路部のそれぞれに対して略同じ位置に配置された部分を含むことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記複数のアナログ回路部は、所定のピッチで配置され、
前記複数の外部端子も、前記所定のピッチで配置されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記複数のアナログ回路部は、それぞれ、インダクタ素子を有することを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記複数のアナログ回路部は、高周波回路部を含むことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
請求項１〜８のいずれか１項に記載の半導体装置を備えることを特徴とする通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびそれを備えた通信機器に関する。
【背景技術】
【０００２】
近年、携帯電話などの通信機器は小型化が要求されており、これらの機器に搭載する半導体装置も小型化が要求されている。このような半導体装置として、半導体基板のサイズ（面積）とパッケージのサイズ（面積）とが同じであるＷＬＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）（半導体装置）が知られている（たとえば、特許文献１参照）。
【０００３】
図７は、上記特許文献１に開示されたＷＬＣＳＰの構造を示した平面図である。図８は、図７の１００−１００線に沿った断面図である。上記特許文献１に開示されたＷＬＣＳＰ（半導体装置）は、図８に示すように、半導体基板１０１と、半導体基板１０１の主表面上に形成された集積回路１０２と、半導体基板１０１の主表面側に形成されたパッド電極１０３、絶縁層１０４および再配線層１０５と、絶縁層１０４および再配線層１０５を覆うように形成され、複数の開口部１０６ａを有する封止樹脂１０６と、封止樹脂１０６の複数の開口部１０６ａ内に配置された柱状電極１０７と、柱状電極１０７上に形成された複数の外部端子１０８とを備えている。
【０００４】
集積回路１０２は、インダクタ素子を有する差動回路からなる高周波回路１０２ａを含んでいる。パッド電極１０３は、半導体基板１０１の主表面上の周縁部に複数形成されている。再配線層１０５は、パッド電極１０３と柱状電極１０７（外部端子１０８）とを接続するように形成されている。複数の外部端子１０８は、図７に示すように、平面的に見て、集積回路１０２の高周波回路１０２ａに重なることなく配置されている。また、複数の外部端子１０８の一部は、平面的に見て、集積回路１０２の高周波回路１０２ａに隣接するように配置されている。
【０００５】
このようなＷＬＣＳＰにおいては、半導体基板１０１の主表面上に形成された集積回路１０２と、外部端子１０８との距離が小さいので、集積回路１０２と外部端子１０８との間に寄生インダクタや寄生キャパシタが生じやすい。このため、上記特許文献１に開示されたＷＬＣＳＰでは、外部端子１０８を、平面的に見て、集積回路１０２のインダクタ素子を有する高周波回路１０２ａと重ならない位置に配置している。これにより、集積回路１０２の高周波回路１０２ａと外部端子１０８との間に寄生インダクタや寄生キャパシタが生じるのをある程度抑制することが可能である。
【特許文献１】特開２００４−２６０２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示されたようなＷＬＣＳＰ（半導体装置）では、外部端子１０８を配置できる領域が限られている。それにも拘わらず、上記特許文献１では、外部端子１０８を、平面的に見て、集積回路１０２の高周波回路１０２ａと重ならない位置に配置するので、外部端子１０８の数が減少するという問題点がある。
【０００７】
また、上記特許文献１では、複数の外部端子１０８の一部を、平面的に見て、集積回路１０２の高周波回路１０２ａに隣接するように配置するので、高周波回路１０２ａと外部端子１０８との間に寄生インダクタや寄生キャパシタが生じるのを十分に抑制することが困難であるという不都合がある。このため、高周波回路１０２ａの差動回路を構成する一対の回路部において、特性にずれが生じる場合があるので、ＷＬＣＳＰ（半導体装置）の性能が劣化する場合があるという問題点がある。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、外部端子の数が減少するのを抑制しながら、性能が劣化するのを抑制することが可能な半導体装置および通信機器を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、この発明の第１の局面による半導体装置は、半導体基板と、半導体基板の主表面上に形成され、互いに略同一の特性を有する複数のアナログ回路部と、半導体基板の主表面側に形成された複数のパッド電極と、複数のパッド電極に接続された再配線層と、半導体基板の主表面側に形成され、再配線層に接続された複数の外部端子とを備え、複数の外部端子は、平面的に見て、複数のアナログ回路部のそれぞれに対して略同じ位置に配置された外部端子を含む。
【００１０】
この第１の局面による半導体装置では、上記のように、互いに略同一の特性を有する複数のアナログ回路部を設け、複数の外部端子を、平面的に見て、複数のアナログ回路部のそれぞれに対して略同じ位置に配置された外部端子を含むように構成することによって、複数のアナログ回路部と、複数のアナログ回路部のそれぞれに対して略同じ位置に配置された外部端子との間に寄生インダクタや寄生キャパシタが生じた場合にも、複数のアナログ回路部の利得や位相などの特性を略同じだけ変化させることができる。これにより、複数のアナログ回路部間において、利得や位相などの特性が互いにずれるのを抑制することができるので、半導体装置の性能が劣化するのを抑制することができる。
【００１１】
このように、複数のアナログ回路部と外部端子との間に寄生インダクタや寄生キャパシタが生じた場合にも、半導体装置の性能が劣化するのを抑制することができるので、複数の外部端子を、平面的に見て、複数のアナログ回路部と重なるように配置した場合にも、半導体装置の性能が劣化するのを抑制することができる。これにより、外部端子を配置する領域が小さくなるのを抑制することができるので、外部端子の数が減少するのを抑制することができる。なお、ＷＬＣＳＰなどの小型の半導体装置では、外部端子を配置する領域が限られているので、ＷＬＣＳＰに上記構成を適用するのは特に有効である。
【００１２】
上記第１の局面による半導体装置において、好ましくは、複数のアナログ回路部のそれぞれに対して略同じ位置に配置された外部端子は、平面的に見て、複数のアナログ回路部と重なるように配置されている。このように構成すれば、外部端子を配置する領域が小さくなるのを容易に抑制することができるので、外部端子の数が減少するのを容易に抑制することができる。
【００１３】
上記第１の局面による半導体装置において、複数のアナログ回路部は、第１アナログ回路部および第２アナログ回路部を含み、複数のアナログ回路部のそれぞれに対して略同じ位置に配置された外部端子は、平面的に見て、第１アナログ回路部および第２アナログ回路部のそれぞれに対して略同じ位置に配置された第１端子および第２端子を含むように構成してもよい。
【００１４】
上記複数のアナログ回路部が第１アナログ回路部および第２アナログ回路部を含み、外部端子が第１端子および第２端子を含む半導体装置において、好ましくは、第１アナログ回路部および第２アナログ回路部は、所定の線または点に対して互いに対称に配置され、第１端子および第２端子も、所定の線または点に対して対称に配置されている。このように構成すれば、第１端子および第２端子を、容易に、平面的に見て、複数のアナログ回路部のそれぞれに対して略同じ位置に配置することができる。
【００１５】
上記第１の局面による半導体装置において、好ましくは、再配線層は、平面的に見て、複数のアナログ回路部のそれぞれに対して略同じ位置に配置された部分を含む。このように構成すれば、複数のアナログ回路部と、再配線層の複数のアナログ回路部のそれぞれに対して略同じ位置に配置された部分との間に寄生インダクタや寄生キャパシタが生じた場合にも、複数のアナログ回路部の利得や位相などの特性を略同じだけ変化させることができる。これにより、複数のアナログ回路部間において、利得や位相などの特性が互いにずれるのをより抑制することができるので、半導体装置の性能が劣化するのをより抑制することができる。
【００１６】
上記第１の局面による半導体装置において、好ましくは、複数のアナログ回路部は、所定のピッチで配置され、複数の外部端子も、所定のピッチで配置されている。このように構成すれば、複数の外部端子の少なくとも一部を、容易に、平面的に見て、複数のアナログ回路部のそれぞれに対して略同じ位置に配置することができる。
【００１７】
上記第１の局面による半導体装置において、好ましくは、複数のアナログ回路部は、それぞれ、インダクタ素子を有する。このように、複数のアナログ回路部が、外部端子との間に生じる寄生インダクタや寄生キャパシタの影響を特に受けやすいインダクタ素子を有する場合にも、容易に、半導体装置の性能が劣化するのを抑制することができる。また、インダクタ素子は、トランジスタ素子や抵抗素子などの他の素子と比べて大きい占有面積を必要とするが、上記構成の半導体装置では、複数の外部端子を、平面的に見て、複数のアナログ回路部と重なるように配置することができるので、複数の外部端子を、平面的に見て、複数のアナログ回路部と重ならないように配置する場合に比べて、外部端子を配置する領域が小さくなるのをより抑制することができる。これにより、外部端子の数が減少するのをより抑制することができる。
【００１８】
上記第１の局面による半導体装置において、好ましくは、複数のアナログ回路部は、高周波回路部を含む。このように、高周波回路部を含むアナログ回路部は、寄生インダクタの影響を特に受けやすいので、高周波回路部を含むアナログ回路部を備えた半導体装置に上記構成を適用するのは特に有効である。
【００１９】
この発明の第２の局面による通信機器は、請求項１〜８のいずれか１項に記載の半導体装置を備える。このように構成すれば、外部端子の数が減少するのを抑制しながら、性能が劣化するのを抑制することが可能な通信機器を得ることができる。
【発明の効果】
【００２０】
以上のように、本発明によれば、外部端子の数が減少するのを抑制しながら、性能が劣化するのを抑制することが可能な半導体装置および通信機器を容易に得ることができる。
【発明を実施するための最良の形態】
【００２１】
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置を備えた携帯電話の全体構成を示したブロック図である。図２は、本発明の第１実施形態による半導体装置の構造を示した平面図である。図３は、図２に示した第１実施形態による半導体装置の構造を示した断面図である。図４は、図２に示した第１実施形態による半導体装置の半導体基板に形成された受信回路の構成を示したブロック図である。図１〜図４を参照して、本発明の第１実施形態による半導体装置２を備えた携帯電話１の構造について説明する。なお、第１実施形態では、本発明をＷＬＣＳＰタイプの半導体装置に適用する場合について説明する。
【００２２】
本発明の第１実施形態による半導体装置２を備えた携帯電話１は、図１に示すように、ダイレクトコンバージョン方式の放送受信用の受信機としての機能を有する半導体装置２と、半導体装置２に接続されたアンテナ３および制御部４と、制御部４に接続されたメモリ５、電源６および液晶ディスプレイ７とによって構成されている。なお、携帯電話１は、本発明の「通信機器」の一例である。
【００２３】
半導体装置２には、アンテナ３が受信した高周波信号から所望の周波数帯の信号を取り出して増幅する機能を有する受信回路１２ａが設けられている。なお、第１実施形態において、高周波信号とは、数十ＭＨｚ以上の周波数を有する信号をいう。また、半導体装置２の詳細構造については、後述する。
【００２４】
アンテナ３は、高周波信号を送受信する機能を有する。制御部４は、半導体装置２から受信した信号などにより、携帯電話１全体を機能させるように構成されている。メモリ５は、各種情報を記憶する機能を有する。液晶ディスプレイ７は、各種情報を表示するために設けられている。
【００２５】
次に、半導体装置２の詳細構造について説明する。
【００２６】
半導体装置２は、図３に示すように、半導体基板１１、集積回路１２、複数のパッド電極１３、絶縁層１４、再配線層１５、封止樹脂１６、柱状電極１７および外部端子１８によって構成されている。
【００２７】
集積回路１２は、半導体基板１１の主表面上に形成されている。また、集積回路１２の一部には、図２に示すように、アナログ回路からなる一対の高周波回路部１２０ａおよび１２０ｂを含む上記の受信回路１２ａが形成されている。高周波回路部１２０ａは、本発明の「アナログ回路部」および「第１アナログ回路部」の一例であり、高周波回路部１２０ｂは、本発明の「アナログ回路部」および「第２アナログ回路部」の一例である。なお、図２の受信回路１２ａには、高周波回路部１２０ａ（後述するチャネル選択フィルタ１２５ａおよびベースバンド可変利得増幅器１２６ａ）と、高周波回路部１２０ｂ（後述するチャネル選択フィルタ１２５ｂおよびベースバンド可変利得増幅器１２６ｂ）とのみを図示している。
【００２８】
受信回路１２ａは、図４に示すように、高周波可変利得増幅器１２１と、局部発振器１２２と、９０°位相シフト回路１２３と、一対のミキサ１２４ａおよび１２４ｂと、一対のチャネル選択フィルタ１２５ａおよび１２５ｂと、一対のベースバンド可変利得増幅器１２６ａおよび１２６ｂとによって構成されている。このチャネル選択フィルタ１２５ａと、ベースバンド可変利得増幅器１２６ａとによって、高周波回路部１２０ａが構成されており、チャネル選択フィルタ１２５ｂと、ベースバンド可変利得増幅器１２６ｂとによって、高周波回路部１２０ｂが構成されている。また、高周波回路部１２０ａおよび１２０ｂ間において、利得や位相などの特性が互いにずれると、受信回路１２ａの性能が劣化するので、高周波回路部１２０ａおよび１２０ｂは、互いの特性が揃うように規則的に整列されて形成されている。例えば、高周波回路部１２０ａを構成するチャネル選択フィルタ１２５ａおよびベースバンド可変利得増幅器１２６ａは、高周波回路部１２０ｂを構成するチャネル選択フィルタ１２５ｂおよびベースバンド可変利得増幅器１２６ｂと同じ回路構成を有している。また、チャネル選択フィルタ１２５ａのベースバンド可変利得増幅器１２６ａに対する配置位置は、チャネル選択フィルタ１２５ｂのベースバンド可変利得増幅器１２６ｂに対する配置位置と同じである。なお、高周波可変利得増幅器１２１、局部発振器１２２、９０°位相シフト回路１２３、ミキサ１２４ａ、１２４ｂ、チャネル選択フィルタ１２５ａ、１２５ｂ、ベースバンド可変利得増幅器１２６ａおよび１２６ｂは、差動回路を含むように構成されていてもよいし、差動回路を含まないように構成されていてもよい。また、高周波可変利得増幅器１２１、局部発振器１２２、ベースバンド可変利得増幅器１２６ａおよび１２６ｂは、スパイラルインダクタなどのインダクタ素子を含むように構成されていてもよいし、インダクタ素子を含まないように構成されていてもよい。
【００２９】
また、第１実施形態では、図２に示すように、高周波回路部１２０ａおよび１２０ｂは、Ｙ方向にＷ１（ｍｍ）のピッチで配置されている。すなわち、高周波回路部１２０ａのＸ方向に延びる中心線Ｌ１と、高周波回路部１２０ｂのＸ方向に延びる中心線Ｌ２との間の距離は、Ｗ１（ｍｍ）である。
【００３０】
図４に示すように、高周波可変利得増幅器１２１は、アンテナ３（図１参照）が受信した高周波信号を増幅する機能を有する。局部発振器１２２は、所定の高周波信号を発生させる機能を有する。９０°位相シフト回路１２３は、局部発振器１２２で発生された高周波信号を用いて、互いに９０°の位相差を有する２つの高周波信号を、一対のミキサ１２４ａおよび１２４ｂにそれぞれ出力する機能を有する。
【００３１】
ミキサ１２４ａは、高周波可変利得増幅器１２１からの高周波信号と、９０°位相シフト回路１２３からの高周波信号とを混合する機能を有する。また、ミキサ１２４ｂは、高周波可変利得増幅器１２１からの高周波信号と、９０°位相シフト回路１２３からの高周波信号とを混合する機能を有する。
【００３２】
チャネル選択フィルタ１２５ａは、ミキサ１２４ａから受信した高周波信号から、所望の周波数帯の高周波信号（Ｉベースバンド信号）を取り出す機能を有する。また、チャネル選択フィルタ１２５ｂは、ミキサ１２４ｂから受信した高周波信号から、所望の周波数帯の高周波信号（Ｑベースバンド信号）を取り出す機能を有する。
【００３３】
ベースバンド可変利得増幅器１２６ａは、チャネル選択フィルタ１２５ａから受信した高周波信号（Ｉベースバンド信号）を増幅する機能を有する。また、ベースバンド可変利得増幅器１２６ｂは、チャネル選択フィルタ１２５ｂから受信した高周波信号（Ｑベースバンド信号）を増幅する機能を有する。
【００３４】
このように、第１実施形態では、高周波回路部１２０ａおよび１２０ｂは、互いに略同一の特性を有する。
【００３５】
複数のパッド電極１３は、図３に示すように、半導体基板１１（集積回路１２）上の周辺部分に形成されている。
【００３６】
また、第１実施形態では、図２に示すように、パッド電極１３ａは、再配線層１５の接続部１５ａおよび柱状電極１７（図３参照）を介して外部端子１８ａに接続されている。また、パッド電極１３ｂは、再配線層１５の接続部１５ｂおよび柱状電極１７（図３参照）を介して外部端子１８ｂに接続されている。なお、接続部１５ａおよび１５ｂは、それぞれ、本発明の「（再配線層の）部分」の一例である。
【００３７】
絶縁層１４は、図３に示すように、半導体基板１１の主表面側を覆うように形成されている。この絶縁層１４は、酸化シリコン膜およびポリイミド膜などによって構成されている。また、絶縁層１４のパッド電極１３の上方に位置する部分には、複数の開口部１４ａが形成されている。
【００３８】
再配線層１５は、銅などの導電体によって構成されており、絶縁層１４上、および、絶縁層１４の開口部１４ａ内に配置されている。この再配線層１５は、複数のパッド電極１３と複数の外部端子１８とを接続するために設けられている。また、再配線層１５により、外部端子１８を半導体基板１１の周辺部分以外に形成することが可能である。
【００３９】
また、第１実施形態では、図２に示すように、再配線層１５の接続部１５ａは、高周波回路部１２０ａのＸ方向に延びる中心線Ｌ１上に、接続部１５ａの中心が位置するように配置されている。また、再配線層１５の接続部１５ｂは、高周波回路部１２０ｂのＸ方向に延びる中心線Ｌ２上に、接続部１５ｂの中心が位置するように配置されている。すなわち、再配線層１５の接続部１５ａおよび１５ｂは、平面的に見て、高周波回路部１２０ａおよび１２０ｂのそれぞれに対して略同じ位置に略同じ形状で配置されている。
【００４０】
封止樹脂１６は、図３に示すように、絶縁層１４および再配線層１５上を覆うように形成されている。また、封止樹脂１６は、エポキシ樹脂などによって構成されている。また、封止樹脂１６の再配線層１５上の所定部分には、複数の開口部１６ａが形成されている。
【００４１】
この複数の開口部１６ａには、銅などの導電体からなる複数の柱状電極１７が配置されている。また、複数の柱状電極１７上には、それぞれ、半田などからなる複数の外部端子１８が接続されている。
【００４２】
また、外部端子１８は、図２に示すように、マトリックス状に配置されている。また、外部端子１８は、Ｘ方向およびＹ方向に、それぞれ、Ｗ１（ｍｍ）のピッチで配置されている。
【００４３】
また、第１実施形態では、外部端子１８ａ、１８ｃおよび１８ｅは、平面的に見て、高周波回路部１２０ａと重なるように配置されており、外部端子１８ｂ、１８ｄおよび１８ｆは、平面的に見て、高周波回路部１２０ｂと重なるように配置されている。また、外部端子１８ａ、１８ｃおよび１８ｅと、外部端子１８ｂ、１８ｄおよび１８ｆとは、平面的に見て、高周波回路部１２０ａと高周波回路部１２０ｂとのそれぞれに対して略同じ位置に配置されている。なお、外部端子１８ａ、１８ｃおよび１８ｅは、本発明の「第１端子」の一例であり、外部端子１８ｂ、１８ｄおよび１８ｆは、本発明の「第２端子」の一例である。
【００４４】
また、外部端子１８ａ、１８ｃおよび１８ｅの中心は、高周波回路部１２０ａのＸ方向に延びる中心線Ｌ１上に配置されている。また、外部端子１８ｂ、１８ｄおよび１８ｆの中心は、高周波回路部１２０ｂのＸ方向に延びる中心線Ｌ２上に配置されている。
【００４５】
第１実施形態では、上記のように、外部端子１８ａ、１８ｃおよび１８ｅと、外部端子１８ｂ、１８ｄおよび１８ｆとを、平面的に見て、高周波回路部１２０ａおよび１２０ｂのそれぞれに対して略同じ位置に配置することによって、高周波回路部１２０ａと外部端子１８ａ、１８ｃおよび１８ｅとの間、および、高周波回路部１２０ｂと外部端子１８ｂ、１８ｄおよび１８ｆとの間に寄生インダクタや寄生キャパシタが生じた場合にも、高周波回路部１２０ａおよび１２０ｂの利得や位相などの特性を同じだけ変化させることができる。これにより、高周波回路部１２０ａおよび１２０ｂ間において、利得や位相などの特性が互いにずれるのを抑制することができるので、半導体装置２の性能が劣化するのを抑制することができる。
【００４６】
このように、高周波回路部１２０ａと外部端子１８ａ、１８ｃおよび１８ｅとの間、および、高周波回路部１２０ｂと外部端子１８ｂ、１８ｄおよび１８ｆとの間に寄生インダクタや寄生キャパシタが生じた場合にも、半導体装置２の性能が劣化するのを抑制することができるので、複数の外部端子１８（１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅおよび１８ｆ）を、平面的に見て、高周波回路部１２０ａおよび１２０ｂと重なるように配置した場合にも、半導体装置２の性能が劣化するのを抑制することができる。これにより、外部端子１８を配置する領域が小さくなるのを抑制することができるので、外部端子１８の数が減少するのを抑制することができる。なお、ＷＬＣＳＰタイプの小型の半導体装置２では、外部端子１８を配置する領域が限られているので、ＷＬＣＳＰタイプの半導体装置２に上記構成を適用するのは特に有効である。
【００４７】
また、第１実施形態では、再配線層１５の接続部１５ａおよび１５ｂを、平面的に見て、高周波回路部１２０ａおよび１２０ｂのそれぞれに対して略同じ位置に配置することによって、高周波回路部１２０ａと再配線層１５の接続部１５ａとの間、および、高周波回路部１２０ｂと再配線層１５の接続部１５ｂとの間に寄生インダクタや寄生キャパシタが生じた場合にも、高周波回路部１２０ａおよび１２０ｂの利得や位相などの特性を同じだけ変化させることができる。これにより、高周波回路部１２０ａおよび１２０ｂ間において、利得や位相などの特性が互いにずれるのをより抑制することができるので、半導体装置２の性能が劣化するのをより抑制することができる。
【００４８】
また、第１実施形態では、高周波回路部１２０ａおよび１２０ｂを、Ｗ１（ｍｍ）のピッチで配置し、複数の外部端子１８も、Ｗ１（ｍｍ）のピッチで配置することによって、外部端子１８ａ、１８ｃおよび１８ｅと、外部端子１８ｂ、１８ｄおよび１８ｆとを、容易に、平面的に見て、高周波回路部１２０ａおよび１２０ｂのそれぞれに対して略同じ位置に配置することができる。
【００４９】
また、高周波信号が流れる高周波回路部１２０ａおよび１２０ｂは、寄生インダクタの影響を特に受けやすいので、高周波回路部１２０ａおよび１２０ｂを備えた半導体装置２に上記構成を適用するのは特に有効である。
【００５０】
（第２実施形態）
図５は、本発明の第２実施形態による半導体装置の構造を示した平面図である。図６は、図５に示した第２実施形態による半導体装置の半導体基板に形成された差動回路の構成を示したブロック図である。図５および図６を参照して、この第２実施形態では、上記第１実施形態と異なり、２つの高周波回路部が線対称に配置されている場合について説明する。
【００５１】
第２実施形態の半導体装置２ａでは、図５に示すように、半導体基板３１の主表面上に形成された集積回路３２の一部には、アナログ回路からなる一対の高周波回路部３２０ａおよび３２０ｂを含む差動回路３２ａが形成されている。また、半導体基板３１の主表面側には、複数の外部端子３８が形成されている。なお、高周波回路部３２０ａは、本発明の「アナログ回路部」および「第１アナログ回路部」の一例であり、高周波回路部３２０ｂは、本発明の「アナログ回路部」および「第２アナログ回路部」の一例である。
【００５２】
差動回路３２ａは、図６に示すように、一対のｎｐｎ型のトランジスタ３２１ａおよび３２１ｂと、一対の抵抗３２２ａおよび３２２ｂと、一対のバイアス回路３２３ａおよび３２３ｂと、定電流源回路３２４と、一対のスパイラルインダクタ３２５ａおよび３２５ｂとによって構成されている。このトランジスタ３２１ａと、抵抗３２２ａと、バイアス回路３２３ａと、スパイラルインダクタ３２５ａとによって、高周波回路部３２０ａが構成されている。また、トランジスタ３２１ｂと、抵抗３２２ｂと、バイアス回路３２３ｂと、スパイラルインダクタ３２５ｂとによって、高周波回路部３２０ｂが構成されている。なお、スパイラルインダクタ３２５ａおよび３２５ｂは、それぞれ、本発明の「インダクタ素子」の一例である。
【００５３】
また、第２実施形態では、高周波回路部３２０ａおよび３２０ｂは、互いに略同一の特性を有する。また、高周波回路部３２０ａおよび３２０ｂ間において、利得や位相などの特性が互いにずれると、差動回路３２ａの性能が劣化するので、高周波回路部３２０ａおよび３２０ｂは、Ｙ方向に延びる対称軸Ｌ１１に対して線対称に形成されているとともに、互いの特性が揃うように規則的に整列されて形成されている。なお、対称軸Ｌ１１は、本発明の「所定の線」の一例である。
【００５４】
具体的には、図６に示すように、トランジスタ３２１ａのベースＢ１には、抵抗３２２ａの一方端と入力端子３２６ａとが接続されており、トランジスタ３２１ｂのベースＢ２には、抵抗３２２ｂの一方端と反転入力端子３２６ｂとが接続されている。抵抗３２２ａの他方端には、バイアス回路３２３ａが接続されており、抵抗３２２ｂの他方端には、バイアス回路３２３ｂが接続されている。また、トランジスタ３２１ａ、抵抗３２２ａ、バイアス回路３２３ａおよび入力端子３２６ａと、トランジスタ３２１ｂ、抵抗３２２ｂ、バイアス回路３２３ｂおよび反転入力端子３２６ｂとは、それぞれ、Ｙ方向に延びる対称軸Ｌ１１（図５参照）に対して線対称に形成されている。そして、トランジスタ３２１ａのベースＢ１には、抵抗３２２ａを介して直流バイアスが与えられているとともに、トランジスタ３２１ｂのベースＢ２には、抵抗３２２ｂを介して直流バイアスが与えられている。
【００５５】
トランジスタ３２１ａのエミッタＥ１、および、トランジスタ３２１ｂのエミッタＥ２には、共通の定電流源回路３２４が接続されている。
【００５６】
トランジスタ３２１ａのコレクタＣ１には、スパイラルインダクタ３２５ａの一方端と出力端子３２７ａとが接続されており、トランジスタ３２１ｂのコレクタＣ２には、スパイラルインダクタ３２５ｂの一方端と反転出力端子３２７ｂとが接続されている。このスパイラルインダクタ３２５ａおよび３２５ｂは、図５に示すように、トランジスタ３２１ａおよび３２１ｂや抵抗３２２ａおよび３２２ｂに比べて大きい占有面積を有する。また、スパイラルインダクタ３２５ａおよび３２５ｂの他方端には、図６に示すように、直流電源（図示せず）に接続された電源用端子３２８が接続されている。また、スパイラルインダクタ３２５ａおよび出力端子３２７ａと、スパイラルインダクタ３２５ｂおよび反転出力端子３２７ｂとは、それぞれ、Ｙ方向に延びる対称軸Ｌ１１（図５参照）に対して線対称に形成されている。
【００５７】
また、差動回路３２ａでは、トランジスタ３２１ａのベースＢ１には、入力端子３２６ａから入力信号Ｓ１が与えられ、トランジスタ３２１ｂのベースＢ２には、反転入力端子３２６ｂから、入力信号Ｓ１とは１８０°位相の異なる反転入力信号Ｓ２が与えられる。そして、トランジスタ３２１ａのコレクタＣ１から出力端子３２７ａに出力信号Ｏ１が出力され、トランジスタ３２１ｂのコレクタから反転出力端子３２７ｂに、出力信号Ｏ１とは１８０°位相の異なる反転出力信号Ｏ２が出力される。
【００５８】
また、第２実施形態では、図５に示すように、パッド電極３３ａは、トランジスタ３２１ａのベースＢ１に接続されており、出力端子として機能する。また、パッド電極３３ｂは、トランジスタ３２１ｂのベースＢ２に接続されており、反転出力端子として機能する。
【００５９】
再配線層３５の接続部３５ａは、パッド電極３３ａと外部端子３８ａとを接続するように形成されており、再配線層３５の接続部３５ｂは、パッド電極３３ｂと外部端子３８ｂとを接続するように形成されている。なお、接続部３５ａおよび３５ｂは、それぞれ、本発明の「（再配線層の）部分」の一例である。
【００６０】
また、第２実施形態では、再配線層３５の接続部３５ａおよび３５ｂは、Ｙ方向に延びる対称軸Ｌ１１に対して線対称に配置されている。
【００６１】
また、第２実施形態では、外部端子３８ａ、３８ｃおよび３８ｅは、平面的に見て、高周波回路部３２０ａと重なるように配置されており、外部端子３８ｂ、３８ｄおよび３８ｆは、平面的に見て、高周波回路部３２０ｂと重なるように配置されている。また、外部端子３８ａ、３８ｃおよび３８ｅと、外部端子３８ａ、３８ｃおよび３８ｅとは、Ｙ方向に延びる対称軸Ｌ１１に対して線対称に配置されている。すなわち、再配線層３５の接続部３５ａおよび３５ｂは、平面的に見て、高周波回路部３２０ａと高周波回路部３２０ｂとのそれぞれに対して略同じ位置に配置されている。なお、外部端子３８ａ、３８ｃおよび３８ｅは、本発明の「第１端子」の一例であり、外部端子３８ｂ、３８ｄおよび３８ｆは、本発明の「第２端子」の一例である。
【００６２】
なお、第２実施形態のその他の構造は、上記第１実施形態と同様である。
【００６３】
第２実施形態では、上記のように、高周波回路部３２０ａおよび３２０ｂを、対称軸Ｌ１１に対して互いに対称に配置し、外部端子３８ａ、３８ｃおよび３８ｅと、外部端子３８ｂ、３８ｄおよび３８ｆとを、対称軸Ｌ１１に対して対称に配置することによって、外部端子３８ａ、３８ｃおよび３８ｅと、外部端子３８ｂ、３８ｄおよび３８ｆとを、容易に、平面的に見て、高周波回路部３２０ａおよび３２０ｂのそれぞれに対して略同じ位置に配置することができる。
【００６４】
また、第２実施形態では、高周波回路部３２０ａおよび３２０ｂが、外部端子３８との間に生じる寄生インダクタや寄生キャパシタの影響を特に受けやすいスパイラルインダクタ３２５ａおよび３２５ｂを有する場合にも、容易に、半導体装置２の性能が劣化するのを抑制することができる。また、スパイラルインダクタ３２５ａおよび３２５ｂは、トランジスタ３２１ａおよび３２１ｂや抵抗３２２ａおよび３２２ｂなどの他の素子と比べて大きい占有面積を必要とするが、半導体装置２ａでは、複数の外部端子３８（３８ａ、３８ｂ、３８ｃ、３８ｄ、３８ｅおよび３８ｆ）を、平面的に見て、高周波回路部３２０ａおよび３２０ｂと重なるように配置することができるので、複数の外部端子３８を、平面的に見て、高周波回路部３２０ａおよび３２０ｂと重ならないように配置する場合に比べて、外部端子３８を配置する領域が小さくなるのをより抑制することができる。これにより、外部端子３８の数が減少するのをより抑制することができる。
【００６５】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００６６】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６７】
たとえば、上記実施形態では、本発明の通信機器を携帯電話に適用した例について示したが、本発明はこれに限らず、携帯電話以外の通信機器や放送受信装置などに適用してもよい。
【００６８】
また、上記第１実施形態では、外部端子１８ａ、１８ｃおよび１８ｅの中心を、高周波回路部１２０ａの中心線Ｌ１上に配置するとともに、外部端子１８ｂ、１８ｄおよび１８ｆの中心を、高周波回路部１２０ｂの中心線Ｌ２上に配置した例について示したが、本発明はこれに限らず、外部端子１８ａ、１８ｃおよび１８ｅと、外部端子１８ｂ、１８ｄおよび１８ｆとを、平面的に見て、高周波回路部１２０ａと高周波回路部１２０ｂとのそれぞれに対して略同じ位置に配置すれば、外部端子１８ａ、１８ｃおよび１８ｅの中心を、高周波回路部１２０ａの中心線Ｌ１から所定の距離だけずれた位置に配置するとともに、外部端子１８ｂ、１８ｄおよび１８ｆの中心を、高周波回路部１２０ｂの中心線Ｌ２から所定の距離だけずれた位置に配置してもよい。
【００６９】
また、上記第２実施形態では、高周波回路部３２０ａおよび３２０ｂをそれぞれ構成する一対のバイアス回路３２３ａおよび３２３ｂを設けた例について示したが、本発明はこれに限らず、共通のバイアス回路を１つだけ設けてもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１実施形態による半導体装置を備えた携帯電話の全体構成を示したブロック図である。
【図２】本発明の第１実施形態による半導体装置の構造を示した平面図である。
【図３】図２に示した第１実施形態による半導体装置の構造を示した断面図である。
【図４】図２に示した第１実施形態による半導体装置の半導体基板に形成された受信回路の構成を示したブロック図である。
【図５】本発明の第２実施形態による半導体装置の構造を示した平面図である。
【図６】図５に示した第２実施形態による半導体装置の半導体基板に形成された差動回路の構成を示したブロック図である。
【図７】上記特許文献１に開示されたＷＬＣＳＰの構造を示した平面図である。
【図８】図７の１００−１００線に沿った断面図である。
【符号の説明】
【００７１】
１  携帯電話（通信機器）
２、２ａ  半導体装置
１１、３１  半導体基板
１３、１３ａ、１３ｂ、３３ａ、３３ｂ  パッド電極
１５、３５  再配線層
１５ａ、１５ｂ、３５ａ、３５ｂ  接続部（部分）
１８、３８  外部端子
１８ａ、１８ｃ、１８ｅ、３８ａ、３８ｃ、３８ｅ  外部端子（第１端子）
１８ｂ、１８ｄ、１８ｆ、３８ｂ、３８ｄ、３８ｆ  外部端子（第２端子）
１２０ａ、３２０ａ  高周波回路部（アナログ回路部、第１アナログ回路部）
１２０ｂ、３２０ｂ  高周波回路部（アナログ回路部、第２アナログ回路部）
３２５ａ、３２５ｂ  スパイラルインダクタ（インダクタ素子）
Ｌ１１  対称軸（所定の線）
【図１】
2009065067.tif 000003
【図２】
2009065067.tif 000004
【図３】
2009065067.tif 000005
【図４】
2009065067.tif 000006
【図５】
2009065067.tif 000007
【図６】
2009065067.tif 000008
【図７】
2009065067.tif 000009
【図８】
2009065067.tif 000010