(57)【要約】【課題】限られた記憶容量の記憶部に記憶されるデータ容量を削減すると共に、前記記憶部に記憶されたデータを他の記憶部へ書き込む際の処理負担を軽減することのできる電子制御装置を提供する。【解決手段】被制御部２を制御する電子制御装置１であって、バッテリ３から断続的に給電される一の揮発性記憶部１１と、バッテリ３から常時給電される他の揮発性記憶部１２と、給電の有無に関わらずデータを保持する不揮発性記憶部１３と、被制御部２に対する制御データ以外の他のデータを、当該他のデータを記憶する必要がある場合に、一の揮発性記憶部１１及び不揮発性記憶部１３に記憶し、他の揮発性記憶部１２の記憶状態に基づいて、不揮発性記憶部１３に記憶された他のデータを一の揮発性記憶部１１に書き込む制御部１４とを備えている。【選択図】図１
2009282566.tif 000002
【特許請求の範囲】
【請求項１】
被制御部を制御する電子制御装置であって、
バッテリから断続的に給電される一の揮発性記憶部と、
バッテリから常時給電される他の揮発性記憶部と、
給電の有無に関わらずデータを保持する不揮発性記憶部と、
外部信号に基づいて、前記電子制御装置を起動する場合に、前記他の揮発性記憶部に記憶されている制御データを前記一の揮発性記憶部に書き込み、
外部信号に基づいて、前記電子制御装置を終了する場合に、前記一の揮発性記憶部に記憶されている制御データを前記他の揮発性記憶部及び前記不揮発性記憶部に書き込み、
前記被制御部に対する制御データ以外の他のデータを、当該他のデータを記憶する必要がある場合に、前記一の揮発性記憶部及び前記不揮発性記憶部に記憶し、
前記他の揮発性記憶部の記憶状態に基づいて、前記不揮発性記憶部に記憶された他のデータを前記一の揮発性記憶部に書き込む制御部と、
を備えていることを特徴とする電子制御装置。
【請求項２】
前記制御部は、前記記憶状態に基づいて、前記他の揮発性記憶部への再給電を検出すると、前記不揮発性記憶部に記憶された他のデータを前記一の揮発性記憶部に書き込む請求項１記載の電子制御装置。
【請求項３】
前記制御部は、前記不揮発性記憶部から前記一の揮発性記憶部に書き込んだ他のデータを、外部接続されたデータ収集装置に出力することを特徴とする請求項１または２記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリから断続的に給電される一の揮発性記憶部と、バッテリから常時給電される他の揮発性記憶部と、給電の有無に関わらずデータを保持する不揮発性記憶部を備え、被制御部を制御する電子制御装置に関する。
【背景技術】
【０００２】
車両のエンジン等の被制御部を制御する電子制御装置は、被制御部の動作中等に生成される各種データを記憶するため、ＲＡＭ等の揮発性記憶部やＥＥＰＲＯＭ等の不揮発性記憶部といった複数種類の記憶部を備えている。
【０００３】
例えば、車両のエンジン制御用の電子制御装置は、バッテリから断続的に給電されるＲＡＭ（以下、ノーマルＲＡＭ（ＮＲＡＭ）と記す。）と、バッテリから常時給電されるＲＡＭ（以下、スタンバイＲＡＭ（ＳＲＡＭ）と記す。）と、給電の有無に関わらずデータを保持するＥＥＰＲＯＭの三種類の記憶部を備えている。
【０００４】
ＮＲＡＭは、ワーキングエリアとして使用され、エンジン動作によって生成、更新されるエンジン回転数等の制御データ、及び、エンジン動作の異常によって生成される異常情報等の管理データが記憶される。尚、ＮＲＡＭは、車両のイグニッションスイッチのアクセサリー（ＡＣＣ）オンで給電され、オフで給電停止される。
【０００５】
ＮＲＡＭは、バッテリからの給電が停止されると記憶されているデータが消失する。そこで、ＮＲＡＭに記憶されているデータバックアップ用の記憶部としてＥＥＰＲＯＭが設けられている。
【０００６】
しかし、制御データや管理データは、車両のイグニッションスイッチのＡＣＣオン時に、ＮＲＡＭへロードされる必要があるところ、ＥＥＰＲＯＭからのデータ読み出し速度はＲＡＭに比べて遅いため、時間がかかってしまう。
【０００７】
そこで、ＥＥＰＲＯＭとは別のデータバックアップ用の記憶部としてＳＲＡＭが設けられており、ＮＲＡＭに記憶されているデータはＳＲＡＭを介在してＥＥＰＲＯＭに記憶される。
【０００８】
以下に詳述する。電子制御装置は、イグニッションスイッチのオフ時であってバッテリからの給電が停止される前に、ＮＲＡＭに記憶されているデータをＳＲＡＭへセーブする。尚、ＳＲＡＭは、イグニッションスイッチのＡＣＣオン及びＡＣＣオフにかかわらず、バッテリからの給電を維持される。
【０００９】
しかし、バッテリが車両から取り外されたりＳＲＡＭを搭載している電子制御装置が車両から取り外される、つまりＳＲＡＭとバッテリとが非接続となると、バッテリを給電元とするＳＲＡＭに記憶されているデータは消失する。この場合、ＳＲＡＭに記憶されているデータはＥＥＰＲＯＭに記憶される。
【００１０】
そして、上述のような構成の場合に、従来の電子制御装置では、制御データは、生成時にＮＲＡＭに記憶され、イグニッションスイッチのＡＣＣオフ時にＮＲＡＭからＳＲＡＭ及びＥＥＰＲＯＭへセーブされていた。
【００１１】
一方、管理データは、生成時にＮＲＡＭに記憶されると共に、ＳＲＡＭにも記憶されていた。また、管理データのうちの所定データ（例えば、異常情報のうちの特定の情報やＶＩＮ(Vehicle Identification Number)コード等の車両と特定するための情報）は、生成時にＮＲＡＭ及びＳＲＡＭに加えてＥＥＰＲＯＭにも記憶されていた。
【００１２】
尚、複数種類の記憶部を備えている電子制御装置として、特許文献１には、電気的に記憶内容の書き換えが可能な不揮発性メモリと、データ保持用の電源が常時供給されたＳＲＡＭと、電子制御装置が動作しているときにのみ前記電源が供給されるＮＲＡＭと、ＮＲＡＭからＳＲＡＭへデータ（故障診断情報や制御学習値等）の最新値をコピーするコピー手段とを備えており、電子制御装置の起動時にＳＲＡＭ内の記憶データが正常でないと判定した場合に、不揮発性メモリに記憶されているデータをＳＲＡＭ及びＮＲＡＭにコピーする電子制御装置が開示されている。
【特許文献１】特開２００４−１７８０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
電子制御装置に搭載されているＳＲＡＭの容量は、コスト等の観点から必要最小限に抑えられている（例えば８Ｋｂｙｔｅ程度）。ＳＲＡＭの容量は、制御対象の高機能化に伴い増加する傾向にあり余裕がない。よって、特定データをＳＲＡＭに記憶すると、限られた容量のＳＲＡＭに記憶するデータ量が多くなる問題がある。
【００１４】
ところで、管理データには、車両のユーザや販売店等では使用されることがなく、車両の開発元でしか使用されない開発用データ（以下、特定データと記す。）がある。このような特定データとして、例えば、上述したＳＲＡＭとＥＥＰＲＯＭの双方に記憶される特定の異常情報やＶＩＮコード等がある。
【００１５】
従来の構成では、特定データであるか否かにかかわらず、全ての管理データがイグニッションスイッチのＡＣＣオフ毎にＳＲＡＭにセーブされることとなる。
【００１６】
しかし、特定データは、車両の開発元で読み出すことができればよく、ＳＲＡＭに常時記憶しておく必要がない。つまり、限られた記憶容量のＳＲＡＭを効率よく利用するためには改善の余地がある。
【００１７】
本発明の目的は、上述した従来の問題点に鑑み、限られた記憶容量の記憶部に記憶されるデータ容量を削減すると共に、前記記憶部に記憶されたデータを他の記憶部へ書き込む際の処理負担を軽減することのできる電子制御装置を提供する点にある。
【課題を解決するための手段】
【００１８】
上述の目的を達成するため、本発明による電子制御装置の特徴構成は、被制御部を制御する電子制御装置であって、バッテリから断続的に給電される一の揮発性記憶部と、バッテリから常時給電される他の揮発性記憶部と、給電の有無に関わらずデータを保持する不揮発性記憶部と、外部信号に基づいて、前記電子制御装置を起動する場合に、前記他の揮発性記憶部に記憶されている制御データを前記一の揮発性記憶部に書き込み、外部信号に基づいて、前記電子制御装置を終了する場合に、前記一の揮発性記憶部に記憶されている制御データを前記他の揮発性記憶部及び前記不揮発性記憶部に書き込み、前記被制御部に対する制御データ以外の他のデータを、当該他のデータを記憶する必要がある場合に、前記一の揮発性記憶部及び前記不揮発性記憶部に記憶し、前記他の揮発性記憶部の記憶状態に基づいて、前記不揮発性記憶部に記憶された他のデータを前記一の揮発性記憶部に書き込む制御部と、を備えている点にある。
【００１９】
上述の構成によれば、制御部は、他のデータのうち、被制御部の動作中には使用されず、後の保守や修理時等にのみ使用されるデータを、当該データを記憶する必要がある場合に、他の揮発性記憶部に記憶しないので、他の揮発性記憶部の記憶容量のうち、当該データが記憶されなかった分の記憶容量を他のデータの記憶に用いることができる。
【００２０】
また、上述の構成によれば、制御部は、不揮発性記憶部に記憶された他のデータを他の揮発性記憶部に書き込まないので、他の揮発性記憶部に書き込まれるデータ容量が減少する。
【発明の効果】
【００２１】
以上説明した通り、本発明によれば、限られた記憶容量の記憶部に記憶されるデータ容量を削減すると共に、前記記憶部に記憶されたデータを他の記憶部へ書き込む際の処理負担を軽減することのできる電子制御装置を提供することができるようになった。
【発明を実施するための最良の形態】
【００２２】
以下、本発明による電子制御装置が、車両のエンジン制御用の電子制御装置として実現されている実施形態について説明する。図１及び図２に示すように、電子制御装置１は、被制御部２を制御するように構成されており、バッテリ３から断続的に給電される一の揮発性記憶部１１と、バッテリ３から常時給電される他の揮発性記憶部１２と、給電の有無に関わらずデータを保持する不揮発性記憶部１３と、制御部１４とを備えている。
【００２３】
また、電子制御装置１は、電源回路１５を備えている。電源回路１５は、バッテリ３からのバッテリ電圧から所定の動作電圧（例えば５ボルト）を生成して、一の揮発性記憶部１１、他の揮発性記憶部１２と、不揮発性記憶部１３と、及び制御部１４へ供給する。
【００２４】
一の揮発性記憶部１１、不揮発性記憶部１３、及び制御部１４は、互いに並列接続されているイグニッションスイッチ４及びリレー５を介して、バッテリ３から給電されている。一の揮発性記憶部１１、不揮発性記憶部１３、及び制御部１４は、イグニッションスイッチ４のアクセサリー（ＡＣＣ）オンによってバッテリ３から給電され、イグニッションスイッチ４のＡＣＣオフ及び当該オフに伴うリレー５のオフによってバッテリ３からの給電を停止される。
【００２５】
リレー５は、制御部１４によって制御される。詳述すると、制御部１４は、イグニッションスイッチ４がＡＣＣオンされた旨の信号を受信すると、リレー５をオフからオンに切替制御し、イグニッションスイッチ４がＡＣＣオフされた旨の信号を受信すると、所定の電源停止前処理の実行後に、リレー５をオンからオフに切替制御する。
【００２６】
他の揮発性記憶部１２は、イグニッションスイッチ４及びリレー５を介さずにバッテリ３と接続されている。つまり、電子制御装置１またはバッテリ３が車両から取り外されること等によって、電子制御装置１とバッテリ３とを接続している給電ラインＬが開放されない限り、他の揮発性記憶部１２はバッテリ３から常時給電されている。尚、不揮発性記憶部１３は、給電の有無に関わらずデータを保持するので、図１に破線で示すように、イグニッションスイッチ４及びリレー５を介さずにバッテリ３と接続されていてもよい。
【００２７】
本実施形態では、電子制御装置１は、車両のエンジン制御用であるので、被制御部２はエンジンである。つまり、エンジンに設けられている吸気温センサやスロットルポジションセンサといったセンサ等によって、エンジンの動作状況が電子制御装置１に伝えられる。
【００２８】
バッテリ３は、複数の電池セルが一体化されたモジュールを複数直列に接続したリチウムイオン電池やニッケル水素電池等の組電池で構成されている。
【００２９】
一の揮発性記憶部１１は、ＲＡＭ等で構成されており、制御部１４によるワーキングエリアとして使用される。尚、以下の説明では、一の揮発性記憶部１１をノーマルＲＡＭ（ＮＲＡＭ）１１と記す。
【００３０】
他の揮発性記憶部１２も、ＮＲＡＭ１１と同様、ＲＡＭ等で構成されており、ＮＲＡＭに記憶されているデータのバックアップ等に使用される。尚、以下、他の揮発性記憶部１２をスタンバイＲＡＭ（ＳＲＡＭ）１１と記す。
【００３１】
不揮発性記憶部１３は、ＥＥＰＲＯＭ等で構成されており、ＮＲＡＭ及び／またはＳＲＡＭに記憶されているデータのバックアップ等に使用される。尚、以下、不揮発性記憶部１３をＥＥＰＲＯＭ１３と記す。
【００３２】
電子制御装置１は、以上説明した電源回路１５、ＮＲＡＭ１１、ＳＲＡＭ１２、及びＥＥＰＲＯＭ１３の他に、制御部１４としてのＣＰＵ１４と、ＣＰＵ１４によって実行される制御プログラムが格納されたＲＯＭ１６と、エンジン２との間で制御信号を出力するとともに各種センサの検出信号等を入力する入出力インタフェース回路１７と、ネットワーク６を介した他の電子制御装置とのデータの送受信を制御する通信インタフェース回路１８等を備えている。
【００３３】
本実施形態のネットワーク６は、車載ネットワークの規格であるＣＡＮ（Controller Area Network）で構成されているが、これに限らず、各電子制御装置間でデータの送受信が適正に行なわれるものであれば、ＣＡＮの他、イーサネット（ゼロックス社の登録商標）やＬＩＮ（Local Interconnect Network）等で構成されていてもよい。
【００３４】
電子制御装置１は、入出力インタフェース回路１７を介してエンジン２に備えられた吸気温センサやスロットルポジションセンサ等の検出値を入力し、制御部１４が、これら検出値からエンジン回転数等の学習値を演算導出すると共に、異常が発生した場合等に異常情報等を検出する。そして、電子制御装置１は、制御部１４によって演算導出された学習値を、入出力インタフェース回路１７を介して、エンジン２に備えられたインジェクタや点火プラグ等へ出力する。以上の処理を所定インタバルで繰り返すことで、電子制御装置１は、エンジン２の燃料噴射量や点火タイミング等を制御している。
【００３５】
制御部１４によって処理されるデータとして、制御データ及び制御データ以外の他のデータ、例えば管理データがある。以下、他のデータを管理データとして説明する。
【００３６】
制御データは、エンジン回転数やスロットル開度等の上述した学習値であり、管理データは、ダイアグノーシスコード（Diagnosis Trouble Code、以下、ＤＴＣと記す。）等の異常情報、異常情報に基づくフリーズフレームデータ、及び「背景技術」で述べたＶＩＮコード等である。
【００３７】
異常情報は、異常発生箇所や種類に応じて異なるコードを有する情報である。例えば、エンジン２の排気管の酸素濃度が異常である場合と冷却水の温度が異常である場合とではコードが異なる。制御部１４は、各センサの検出値に基づいてエンジン２の中での異常箇所や種類を検出し、当該異常箇所や種類に応じたコードを有する異常情報を生成する。
【００３８】
また、異常情報の一例であるＤＴＣには、パーマネントＤＴＣ（以下、ＰＤＴＣと記す。）とＰＤＴＣ以外の一般ＤＴＣがある。
【００３９】
ＰＤＴＣは、エミッション関連且つＭＩＬ（マルチインジケータランプ）点灯の対象となるＤＴＣであり、オペレータの操作よる消去はできず、正常と判定可能な所定条件を具備すると制御部１４によって消去される。
【００４０】
例えば、ＰＤＴＣは、制御部１４によって所定時間毎に実行される診断で、所定回数連続して正常であると診断されると制御部１４によって消去される。尚、ＰＤＴＣとして、例えば、エミッション系の異常、水温センサの異常、及び油温センサの異常等が設定されている。
【００４１】
フリーズフレームデータは、故障解析に用いられる制御データのことである。例えば、制御部１４は、エンジン２に点火異常が発生したと診断すると、診断時を基準とする前後所定時間に生成されたクランク角信号や点火信号等の制御データを、当該異常を解析するためのフリーズフレームデータとする。
【００４２】
制御部１４は、エンジン２に対する制御データを、当該制御データを記憶する必要がある場合、例えば当該制御データが発生する場合である前記所定インタバル毎に、ＮＲＡＭ１１に記憶する。
【００４３】
また、制御部１４は、エンジン２に対する制御データ以外の管理データのうち、一般ＤＴＣやフリーズフレームデータを、これらの管理データを記憶する必要がある場合、例えばこれらの管理データに対応する異常が発生した場合に、ＮＲＡＭ１１及びＳＲＡＭ１２に記憶する。
【００４４】
更に、制御部１４は、エンジン２に対する制御データ以外の管理データのうち、ＰＤＴＣやＶＩＮコードを、これらの管理データを記憶する必要がある場合、例えばＰＤＴＣに対応する異常が発生して当該管理データが発生した場合に、ＮＲＡＭ１１及びＥＥＰＲＯＭ１３に記憶する。
【００４５】
制御部１４は、外部信号に基づいて、電子制御装置１を起動する場合に、ＳＲＡＭ１２に記憶されている制御データをＮＲＡＭ１１に書き込む（以下、当該書き込みをロードと記す。）。ここで、外部信号に基づいて、電子制御装置１を起動する場合とは、イグニッションスイッチ４のＡＣＣオンによってバッテリ３から電子制御装置１へ電力供給され、制御部１４が処理を開始した時である。
【００４６】
また、制御部１４は、外部信号に基づいて、電子制御装置１を終了する場合に、ＮＲＡＭ１１に記憶されている制御データをＳＲＡＭ１２及びＥＥＰＲＯＭ１３に書き込む（以下、当該書き込みをセーブと記す。）。ここで、外部信号に基づいて、電子制御装置１を終了する場合とは、イグニッションスイッチ４のＡＣＣオフの信号の受信時から、リレー５をオンからオフへ切替制御するまでの間である。つまり、外部信号に基づいて、電子制御装置１を終了する場合に実行されるセーブは、上述した所定の電源停止前処理に該当する。
【００４７】
また、制御部１４は、ＳＲＡＭ１２の記憶状態に基づいて、ＥＥＰＲＯＭ１３に記憶された管理データ（例えば、ＰＤＴＣ）をＮＲＡＭ１１にロードする。つまり、ＳＲＡＭ１２にロードことなくＮＲＡＭ１１にロードする。例えば、制御部１４は、前記記憶状態に基づいて、ＳＲＡＭ１２への再給電を検出すると、ＥＥＰＲＯＭ１３に記憶された管理データをＮＲＡＭ１１にロードする。つまり、ＳＲＡＭ１２にロードすることなくＮＲＡＭ１１にロードする。
【００４８】
尚、ＳＲＡＭ１２への再給電を検出した場合の管理データのロードは、制御部１４への給電時、つまりＳＲＡＭ１２へ再給電されてから最初のイグニッションスイッチ４のＡＣＣオンの時に実行される。
【００４９】
以下に、図３に基づいて詳述する。ＳＲＡＭ１２及びＥＥＰＲＯＭ１３には、制御部１４がＳＲＡＭ１２の記憶状態を判断するためのフラグが設けられている。
【００５０】
例えば、ＥＥＰＲＯＭ１３は、ＰＤＴＣやＶＩＮコード（以下、特定管理データと記す。）がＥＥＰＲＯＭ１３に記憶されるとオンにセットされ、特定管理データがＥＥＰＲＯＭ１３から消失するとオフにリセットされる管理データ記憶フラグＦＢ´を備えている。また、ＳＲＡＭ１２は、ＮＲＡＭ１１に特定管理データが記憶されるとオンにセットされるＮＲＡＭ更新フラグＦＡと、管理データ記憶フラグＦＢ´と同期しており管理データ記憶フラグＦＢ´がオンになるとオンにセットされる管理データ記憶フラグＦＢとを備えている。
【００５１】
尚、ＳＲＡＭ１２は揮発性記憶部であるので、バッテリ３からの給電が停止されると、ＮＲＡＭ更新フラグＦＡと管理データ記憶フラグＦＢはオフにリセットされる。
【００５２】
特定管理データが発生していないときは、全てのフラグがオフである（図３のフェーズＡ）。特定管理データが発生すると、制御部１４が当該特定管理データをＮＲＡＭ１１及びＥＥＰＲＯＭ１３に記憶するので、全てのフラグＦＡ、ＦＢ、ＦＢ´はオンにセットされる（図３のフェーズＢ）。
【００５３】
イグニッションスイッチ４のＡＣＣオフによりＮＲＡＭ１１へのバッテリ３からの給電が停止されると、ＮＲＡＭ１１に記憶されている特定管理データは消失するが、全てのフラグＦＡ、ＦＢ、ＦＢ´はオンを維持する（図３のフェーズＣ）。
【００５４】
しかし、バッテリ３から電子制御装置１への給電そのものが停止される、つまり、電子制御装置１が車両から取り外されること等によってバッテリ３と電子制御装置１とを接続している給電ラインＬが非接続とされると、ＮＲＡＭ更新フラグＦＡと管理データ記憶フラグＦＢはオフにリセットされる（図３のフェーズＤ）。
【００５５】
バッテリ３の復帰時、つまり、電子制御装置１が車両に再搭載されること等によって給電ラインＬが再接続される時には、ＳＲＡＭ１２に給電される結果、管理データ記憶フラグＦＢと同期している管理データ記憶フラグＦＢ´の状態が管理データ記憶フラグＦＢに反映される、つまり管理データ記憶フラグＦＢがオンにセットされる（図３のフェーズＥ）。
【００５６】
制御部１４は、ＮＲＡＭ更新フラグＦＡがオフであり管理データ記憶フラグＦＢがオンである場合を、ＳＲＡＭ１２への再給電を検出した記憶状態として、ＥＥＰＲＯＭ１３に記憶された特定管理データをＮＲＡＭ１１にロードする（図３のフェーズＦ）。このとき、制御部１４は、ＥＥＰＲＯＭ１３に記憶された特定管理データをＳＲＡＭ１２にロードしない。
【００５７】
上述の構成によれば、車両の販売店等でＳＲＡＭ１２に記憶されている管理データを読み出す場合は、イグニッションスイッチ４をＡＣＣオフにリセットした後でＡＣＣオンにセットする処理を行ない、車両の開発元でＥＥＰＲＯＭ１３に記憶されている管理データを読み出す場合は、電子制御装置１とバッテリ３の接続を解除してから再接続する処理を行なうというように、特別な設定や操作等を要することなく読み出す管理データを容易に区別することができる。
【００５８】
以上の説明では、制御部１４によるＳＲＡＭ１２の記憶状態の判断のために三種類のフラグＦＡ、ＦＢ、ＦＢ´が設けられている構成について説明したが、このような構成に限らない。
【００５９】
例えば、ＳＲＡＭ１２が二重化されている（つまりミラーリングに対応している）場合に、ＳＲＡＭ１２にはＮＲＡＭ更新フラグＦＡ、管理データ記憶フラグＦＢが設けられておらず、制御部１４は、ＳＲＡＭ１２の二重化された双方の記憶領域のデータの異同に基づいて、ＳＲＡＭ１２への給電の有無を識別する構成であってもよい。
【００６０】
この場合、制御部１４は、管理データ記憶フラグＦＢ´の状態とＳＲＡＭ１２への給電の有無の判定結果で、管理データのＥＥＰＲＯＭ１３からＮＲＡＭ１１へのロードの有無を決める。
【００６１】
以下に詳述する。ミラーリングされているＳＲＡＭ１２は、給電されていると、二重化された記憶領域に同一データを記憶するが、給電が停止されると、ＳＲＡＭ１２に記憶されているデータは不定状態となり、二重化された記憶領域に記憶されているデータが同一でなくなる。
【００６２】
よって、制御部１４は、ＳＲＡＭ１２の二重化された双方の記憶領域のデータが異なる場合には、ＳＲＡＭ１２への給電が停止されており、同一の場合には、ＳＲＡＭ１２へ給電されていると判断することができる。
【００６３】
そして、制御部１４は、ＳＲＡＭ１２へ給電が停止されており、且つ、管理データ記憶フラグＦＢ´がオンの状態（ＥＥＰＲＯＭ１３に特定管理データが記憶されている状態）の場合に、特定管理データをＥＥＰＲＯＭ１３からＮＲＡＭ１１へロードする。
【００６４】
制御部１４は、ＥＥＰＲＯＭ１３からＮＲＡＭ１１にロードした管理データを、外部接続されたデータ収集装置７に出力するように構成されている。
【００６５】
データ収集装置７は、ＮＲＡＭ１１に記憶された制御データ及び管理データの読出し及び読み出した制御データ及び管理データの解析や診断を行なうための専用のアプリケーションがインストールされたパーソナルコンピュータ等の汎用コンピュータや、ＮＲＡＭ１１に記憶された制御データ及び管理データを読み取るための専用のデータ読取ツール等のことである。
【００６６】
データ収集装置７は、車両のダッシュボード等に設けられた専用のコネクタ８を介して、ネットワーク６と接続可能となっており、ネットワーク６経由でＮＲＡＭ１１に記憶された制御データ及び管理データを読み出す。
【００６７】
例えば、オペレータがデータ収集装置７に設けられたスイッチ等を操作することで、電子制御装置１の制御部１４にデータ読出し命令を送信する。制御部１４は、データ収集装置７からのデータ読出し命令を受け取ると、ＮＲＡＭ１１に記憶されている制御データ及び管理データを、データ収集装置７に出力する。
【００６８】
ＮＲＡＭ１１には、全ての制御データ及び管理データが記憶される。また、ＮＲＡＭ１１のデータの読出し速度は、ＥＥＰＲＯＭ１３よりも速い。よって、上述の構成のように、データ収集装置７がＮＲＡＭ１１から管理データを読み出す構成は好ましい構成である。
【００６９】
以下、電子制御装置１による制御データ及び管理データの記憶、セーブ、及びロード処理について説明する。尚、本説明では、管理データを異常情報とする。
【００７０】
異常情報の記憶処理について、図４のフローチャートに基づいて説明する。制御部１４は、エンジン２に設けられた各種センサの検出値より、異常を検出すると（ＳＡ１）、当該異常に対応する異常情報であるＤＴＣが、ＰＤＴＣと一般ＤＴＣの何れであるかを判別する（ＳＡ２）。
【００７１】
ＰＤＴＣである場合（ＳＡ２）、制御部１４は、当該ＰＤＴＣをＮＲＡＭ１１及びＥＥＰＲＯＭ１３に記憶し（ＳＡ３）、ＳＲＡＭ１２に備えられたＮＲＡＭ更新フラグＦＡと管理データ記憶フラグＦＢ´、及び、ＥＥＰＲＯＭ１３に備えられた管理データ記憶フラグＦＢをオンにセットする（ＳＡ４）。
【００７２】
一般ＤＴＣである場合（ＳＡ２）、制御部１４は、当該一般ＤＴＣをＮＲＡＭ１１及びＳＲＡＭ１２に記憶する（ＳＡ５）。尚、この場合には、各フラグＦＡ、ＦＢ、ＦＢ´はオフに維持される。
【００７３】
制御データのセーブ処理について、図５のフローチャートに基づいて説明する。制御部１４は、イグニッションスイッチ４のＡＣＣオフの信号を受信すると（ＳＢ１）、ＮＲＡＭ１１に記憶されている制御データを、ＳＲＡＭ１２にセーブすると共に（ＳＢ２）、ＥＥＰＲＯＭ１３にセーブする（ＳＢ３）。セーブ終了後、リレー５をオンからオフへ切替制御する（ＳＢ４）。
【００７４】
データのロード処理について、図６のフローチャートに基づいて説明する。制御部１４は、イグニッションスイッチ４のＡＣＣオンの信号を受信すると（ＳＣ１）、ＳＲＡＭ１２に備えられたＮＲＡＭ更新フラグＦＡを参照する（ＳＣ２）。
【００７５】
制御部１４は、ＮＲＡＭ更新フラグＦＡがオフでない場合（ＳＣ２）、つまりＳＲＡＭ１２に記憶されているデータが消失していない場合、ＳＲＡＭ１２に記憶されている制御データをＮＲＡＭ１１へロードする（ＳＣ５）。
【００７６】
一方、制御部１４は、ＮＲＡＭ更新フラグＦＡがオフである場合（ＳＣ２）、つまりバッテリ３と電子制御装置１とを接続している給電ラインＬが非接続とされること等によってＳＲＡＭ１２に記憶されているデータが消失している場合、ＥＥＰＲＯＭ１３に記憶されている制御データをＳＲＡＭ１２へロードすると共に（ＳＣ４）、ステップＳＣ４でＳＲＡＭ１２へロードされた制御データをＮＲＡＭ１１へロードする（ＳＣ５）。
【００７７】
尚、制御部１４は、ＥＥＰＲＯＭ１３に記憶されている制御データをＳＲＡＭ１２及びＮＲＡＭ１１へロードする構成であってもよい。
【００７８】
制御部１４は、管理データ記憶フラグＦＢを参照して、管理データ記憶フラグＦＢがオンである場合、つまり図４のステップＳＡ３でＥＥＰＲＯＭ１３にＰＤＴＣが記憶されている場合（ＳＣ６）、ＥＥＰＲＯＭ１３に記憶されているＰＤＴＣをＳＲＡＭ１２にロードすることなくＮＲＡＭ１１へロードする（ＳＣ７）。
【００７９】
尚、図６の説明では、制御部１４は、制御データのロード後に管理データのロードを実行する構成について説明したが、制御データと管理データのロードの順序が逆である構成、または、制御データと管理データのロードを並行して実行する構成であってもよい。
【００８０】
以下、別実施形態について説明する。上述の実施形態では、制御部１４は、ＳＲＡＭ１２の記憶状態に基づいて、ＳＲＡＭ１２への再給電を検出すると、ＥＥＰＲＯＭ１３に記憶された管理データをＳＲＡＭ１２にロードすることなくＮＲＡＭ１１にロードする構成について説明したが、当該ロードを実行する場合としては、ＳＲＡＭ１２への再給電を検出した場合に限らない。
【００８１】
例えば、バッテリ３と電子制御装置１との給電ラインＬを非接続とすることでＳＲＡＭ１２に記憶されているデータを消失させる代わりに、オペレータがデータ収集装置７等の外部装置を操作すること等によって電子制御装置１へアクセスし、ＳＲＡＭ１２に記憶されているデータを消去する構成であってもよい。
【００８２】
ＳＲＡＭ１２に記憶されているデータの消去に当たり、制御データや管理データだけでなく、ＮＲＡＭ更新フラグＦＡと管理データ記憶フラグＦＢの情報も消去することによって、両フラグＦＡ、ＦＢはオフにリセットされる。その後、管理データ記憶フラグＦＢは管理データ記憶フラグＦＢ´と同期してオンにセットされる。よって、バッテリ３と電子制御装置１との給電ラインＬを非接続とすることなく、ＳＲＡＭ１２の記憶状態（つまりフラグＦＡ、ＦＢの状態）を、ＳＲＡＭ１２への再給電時と同様の状態とすることができる。
【００８３】
また、オペレータによる前記外部装置の操作等によって、ＳＲＡＭ１２に記憶されているデータを消去する際に、ＳＲＡＭ１２に記憶されているフラグのみを消去する構成であってもよい。
【００８４】
尚、この場合、制御部１４は、ミラーリングに対応したＳＲＡＭ１２の二重化された双方の記憶領域のデータの異同に基づいて、ＳＲＡＭ１２への給電の有無を識別することができない。ＳＲＡＭ１２に記憶されている制御データや管理データは消去されていないことから、二重化された双方の記憶領域のデータは同一に維持されているからである。
【００８５】
よって、制御部１４は、ＳＲＡＭ１２に備えられたＮＲＡＭ更新フラグＦＡと管理データ記憶フラグＦＢの状態に基づいて、ＳＲＡＭ１２の記憶状態を判断することが好ましい。
【００８６】
また、外部信号に基づいて電子制御装置１を起動する場合や他の判断条件が成立した場合に、制御部１４が、ＥＥＰＲＯＭ１３の管理データ記憶フラグＦＢ´をチェックして、ＥＥＰＲＯＭ１３に特定管理データが記憶されていることを確認した場合に、特定管理データをＮＲＡＭ１１にロードする構成であってもよい。つまり、この場合、ＳＲＡＭ１２にフラグＦＡ、ＦＢを設ける必要がない。
【００８７】
ここで、他の判断条件は、例えば、メーカにおいて、特定管理データを電子制御装置１から前記外部装置等へ吸い上げる場合に、特定管理データを吸い上げるためのコマンドがオペレータによる前記外部装置の操作等によって制御部に入力された場合である。
【００８８】
上述の実施形態では、ＥＥＰＲＯＭ１３に記憶される管理データがＰＤＴＣ及びＶＩＮコードである構成について説明したが、ＥＥＰＲＯＭ１３に記憶される管理データはＰＤＴＣ及びＶＩＮコードとは限らない。
【００８９】
例えば、ＰＤＴＣ及びＶＩＮコードに加えて、一般ＤＴＣ及びフリーズフレームデータもＥＥＰＲＯＭ１３に記憶される構成や、ＶＩＮコードのみがＥＥＰＲＯＭ１３に記憶される構成等であってもよい。
【００９０】
上述の実施形態では、本発明による電子制御装置１が、車両のエンジン制御用の電子制御装置１として実現されている実施形態について説明したが、電子制御装置１は、エンジン制御用に限らず、例えば、自動変速機用やブレーキ制御用等の電子制御装置であってもよい。
【００９１】
上述の実施形態では、本発明による電子制御装置１を搭載している車両がエンジン２を動力とする車両であって、イグニッションスイッチ４を備えている構成について説明した。しかし、電子制御装置１を搭載している車両は、エンジン２を動力としイグニッションスイッチ４を備えた車両に限らず、例えば、ハイブリッド車や電気自動車等であってイグニッションスイッチ４の代わりにスタータスイッチを備えている車両であってもよい。
【００９２】
上述の実施形態では、本発明による電子制御装置１が車両に搭載されている構成について説明したが、電子制御装置１が搭載される機器は、被制御部の動作中等に生成される各種データを記憶する記憶部を複数種類備えた機器であれば、車両に限らない。例えば、電子制御装置１が搭載される機器は、航空機や船舶等であってもよい。
【００９３】
尚、上述の実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等は適宜変更設計できることは言うまでもない。
【図面の簡単な説明】
【００９４】
【図１】本発明による電子制御装置の給電ラインの接続を示すブロック構成図
【図２】本発明による電子制御装置の信号ラインの接続を示すブロック構成図
【図３】制御部による各記憶部へのデータの記憶、セーブ、及びロードを示す説明図
【図４】制御部による管理データの記憶処理について説明するためのフローチャート
【図５】制御部による制御データのセーブ処理について説明するためのフローチャート
【図６】制御部によるデータのロード処理について説明するためのフローチャート
【符号の説明】
【００９５】
１：電子制御装置
７：データ収集装置
１１：一の揮発性記憶部（ＮＲＡＭ）
１２：他の揮発性記憶部（ＳＲＡＭ）
１３：不揮発性記憶部（ＥＥＰＲＯＭ）
１４：制御部
【図１】
2009282566.tif 000003
【図２】
2009282566.tif 000004
【図３】
2009282566.tif 000005
【図４】
2009282566.tif 000006
【図５】
2009282566.tif 000007
【図６】
2009282566.tif 000008