(57)【要約】【課題】製造コストが削減されるとともに、歩留りが向上された表示装置及び表示装置の製造方法を提供する。【解決手段】ＴＦＴアレイ基板と、ＴＦＴアレイ基板と対向して配置される対向基板と、ＴＦＴアレイ基板と対向基板との間に挟持される液晶層と、を備える液晶表示装置の製造方法であって、ＴＦＴアレイ基板上に有機平坦化膜１４を形成するステップと、有機平坦化膜１４の上に反射画素電極を形成するステップと、有機平坦化膜１４の膜厚を減じて段差を形成するステップと、その後に、有機平坦化膜１４の段差において分断されるように上部透明導電性膜１８を成膜するステップと、を備えた。【選択図】図３
2009093145.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、前記第１の基板と対向して配置される第２の基板と、前記第１の基板と前記第２の基板との間に挟持される表示材料と、を備える表示装置の製造方法であって、
前記第１の基板上に下地膜を形成するステップと、
前記下地膜の上に反射画素電極を形成するステップと、
前記下地膜に段差を形成するステップと、
前記反射画素電極を形成するステップの後に、前記下地膜の段差において分断されるように上部透明導電性膜を成膜するステップと、を備える表示装置の製造方法。
【請求項２】
前記第１の基板上に前記反射画素電極のパターンよりはみ出すように透過画素電極を形成するステップをさらに備え、
前記上部透明導電性膜を成膜するステップにおいては、少なくとも前記反射画素電極及び前記透過画素電極の上に、前記上部透明導電性膜を成膜することを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記反射画素電極を形成するステップにおいて、少なくとも１層の反射導電性膜を成膜し、当該反射導電性膜のパターン側壁が順テーパー形状となるようにエッチングする請求項１又は２に記載の表示装置の製造方法。
【請求項４】
前記透過画素電極を形成するステップにおいて、前記反射導電性膜の下層であって前記下地膜の上層に下部透明導電性膜を成膜し、
前記上部透明導電性膜を成膜するステップにおいて、前記下部透明導電性膜と、前記上部透明導電性膜とが直接的に接触するように、前記反射導電性膜のパターン側壁に前記上部透明導電性膜を被覆させる請求項３に記載の表示装置の製造方法。
【請求項５】
前記第２の基板は、前記第１の基板側に設けられる対向電極を有し、
前記上部透明導電性膜は、前記対向電極と略同じ仕事関数を有する請求項１乃至４の何れか一項に記載の表示装置の製造方法。
【請求項６】
前記上部透明導電性膜は、前記下地膜の段差よりも薄く成膜される請求項１乃至５の何れか一項に記載の表示装置の製造方法。
【請求項７】
第１の基板と、
前記第１の基板と対向して配置された第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された表示材料と、
前記第１の基板上に形成され、段差を有する下地膜と、
前記下地膜の上に形成された反射画素電極と、
前記反射画素電極の上層に、前記下地膜の段差において分断されて形成された上部透明導電性膜と、
を備える表示装置。
【請求項８】
前記第１の基板上に前記反射画素電極のパターンよりはみ出すようにして形成された透過画素電極を備え、
前記上部透明導電性膜は、少なくとも前記反射画素電極及び前記透過画素電極の上層に形成される請求項７に記載の表示装置。
【請求項９】
前記反射画素電極は、少なくとも１層の反射導電性膜から成り、
当該反射導電性膜のパターン側壁は、順テーパー形状である請求項７又は８に記載の表示装置。
【請求項１０】
前記透過画素電極は、前記下地膜の上層であって、前記反射導電性膜の下層に形成された下部透明導電性膜により構成され、
前記上部透明導電性膜と前記下部透明導電性膜とが直接的に接触するように、前記反射導電性膜の上層、前記反射導電性膜のパターン側壁、及び前記反射導電性膜のパターン側壁から延在される前記下部透明導電性膜に亘って前記上部透明導電性膜が被覆されている請求項９に記載の表示装置。
【請求項１１】
前記第２の基板は、前記第１の基板側に設けられる対向電極を有し、
前記透明導電性膜は、前記対向電極と略同じ仕事関数を有する請求項７乃至１０の何れか一項に記載の表示装置。
【請求項１２】
前記透明導電性膜は、前記下地膜の段差よりも薄い請求項７乃至１１の何れか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ用電気光学素子として液晶を用いた液晶表示装置は、低消費電力、薄型等の特徴を有し、ＣＲＴに替わるフラットパネルディスプレイの１つとして、盛んに製品化されている。
液晶表示装置には、パッシブ（単純）マトリクス型液晶表示装置及びアクティブマトリクス型液晶表示装置がある。アクティブマトリクス型液晶表示装置には、薄膜トランジスタ（Thin  Film  Transistor、以下、ＴＦＴと称する。）をスイッチング素子として用いるＴＦＴ−ＬＣＤがある。ＴＦＴ−ＬＣＤは、携帯性、表示品位の点で、ＣＲＴや単純マトリクス型液晶表示装置よりも優れた特徴を有する。そのため、ＴＦＴ−ＬＣＤは、ノート型パソコン等に広く実用化されている。
【０００３】
ＴＦＴ−ＬＣＤでは、ＴＦＴがアレイ状に形成されたＴＦＴアレイ基板と対向基板との間に液晶層が挟持されている。
ＴＦＴ−ＬＣＤには、反射型ＴＦＴ−ＬＣＤ、透過型ＴＦＴ−ＬＣＤ、及び半透過型ＴＦＴ−ＬＣＤがある。半透過型ＴＦＴ−ＬＣＤは、反射型と透過型の両方の特性を備えている。反射型ＴＦＴ−ＬＣＤは、ＴＦＴアレイ基板に反射層を設けて周囲光を反射することにより表示を行う。透過型ＴＦＴ−ＬＣＤは、ＴＦＴアレイ基板及び対向基板に透光層を設けている。そして、透過型ＴＦＴ−ＬＣＤは、背面又は側面に設けられた光源の光を透過することにより表示を行う。
反射型ＴＦＴ−ＬＣＤは、屋外において良好な表示特性を有する。しかし、反射型ＴＦＴ−ＬＣＤは、屋内では周囲光が暗いため、視認性が低下する。一方、透過型ＴＦＴ−ＬＣＤは、屋内において良好な表示特性を有する。しかし、透過型ＴＦＴ−ＬＣＤは、屋外では周囲光に比べて光源の光が暗いため、視認性が低下してしまう。
【０００４】
近年、携帯電話用・携帯音楽プレーヤー用の小型ディスプレイや、携帯映像プレーヤー・ＰＤＡ・車載ナビゲーション用等の中型ディスプレイ等のモバイル表示装置の需要が増加している。半透過型ＴＦＴ−ＬＣＤは、屋内外の両方の環境下でも良好な表示特性を有している。そのため、これらモバイル表示装置の需要増加に伴って半透過型ＴＦＴ−ＬＣＤの需要が増加している。
【０００５】
ＴＦＴ−ＬＣＤでは、半導体技術を用いて、ガラス基板上に、１画素毎に、信号線及びゲート線を交差させて形成している。また、ＴＦＴ−ＬＣＤでは、信号線とゲート線との交点にＴＦＴを形成している。さらに、ＴＦＴ−ＬＣＤでは、１画素毎に、反射画素電極（反射層）又は透過画素電極（透光層）を形成している。このようにして、ＴＦＴアレイ基板が作成される。そのため、ＴＦＴアレイ基板の製造には、多くの工程数を必要とする。そのため、ＴＦＴアレイ基板の製造に必要な装置数が多くなり、製造コストが高くなるという問題がある。特に、半透過型ＴＦＴ−ＬＣＤでは、ＴＦＴアレイ基板上に、１画素毎に、反射画素電極及び透過画素電極の両方を形成する必要がある。そのため、反射型ＴＦＴ−ＬＣＤや透過型ＴＦＴ−ＬＣＤに比べて工程数はさらに多くなる。半透過型ＴＦＴ−ＬＣＤでは、製造コストが増大することとなる。このため、製造工程数の削減が求められている。
【０００６】
透過型ＴＦＴ−ＬＣＤでは、ＴＦＴアレイ基板上に透過画素電極が、対向基板上に対向電極が形成されている。透過画素電極及び対向電極は、ＩＴＯ（Indium  Tin  Oxide）等の透明導電性膜により形成される。そのため、透過画素電極と対向電極の仕事関数をほぼ同一とすることができる。これにより、液晶を交流駆動する際に、透過画素電極と対向電極は、互いに正、負電圧をほぼ同一の条件で液晶に印加することができる。一方、半透過型ＴＦＴ−ＬＣＤでは、ＴＦＴアレイ基板上に透過画素電極及び反射画素電極が形成されている。また、半透過型ＴＦＴ−ＬＣＤでは、対向基板上に対向電極が形成されている。透過画素電極及び対向電極は、ＩＴＯ等の透明導電性膜により形成される。一方、反射画素電極は、Ａｌ等の金属膜により形成される。そのため、反射画素電極と対向電極の仕事関数が異なる。これにより、液晶駆動条件によっては、表示のちらつき（フリッカ）を生じてしまう。また、反射画素電極と対向電極の仕事関数の相違により、液晶駆動条件によっては、いわゆる焼きつきと呼ばれる現象を生じてしまう。ここで、焼きつきとは、前の画像が残像となって表示品位を低下させる現象である。
【０００７】
そこで、このようなフリッカや焼きつきを回避するため、反射画素電極上に対向電極と同じ材料の透明導電性膜を形成する技術が特許文献１に記載されている。特許文献１では、まず、反射画素電極を形成する金属膜を成膜する。次に、当該金属膜上に透明導電性膜を成膜する。そして、同じマスクパターンを用いて、同じエッチング液により一括ウェットエッチングする。これにより、反射画素電極上に、当該反射画素電極と同一パターン形状を有する透明導電性膜を形成している。
【０００８】
しかしながら、特許文献１の方法により、金属膜と透明導電性膜とを一括ウェットエッチングすると、透明導電性膜の端部が金属膜の端部より側方に延出して庇状に残ることがある。図９に、特許文献１にかかる半透過型液晶表示装置のＴＦＴアレイ基板の製造工程の一部を模式的に示した断面図を示す。
特許文献１の方法では、まず、ＴＦＴ（図示省略）、走査信号線（図示省略）及び表示信号線（図示省略）の上部に層間絶縁膜２１を形成する。次に、層間絶縁膜２１の上に、透過画素電極となる下部透明導電性膜２２を成膜する。次に、パターニングを行って、透過画素電極を形成する（図９（ａ））。次に、下部透明導電性膜２２を覆うように反射画素電極となる金属膜２３を成膜する。次に、金属膜２３の上に、フリッカ及び焼きつき対策として、上部透明導電性膜２４を成膜する。次に、上部透明導電性膜２４の上に所望の形状でレジスト２５を形成する（図９（ｂ））。そして、金属膜２３及び上部透明導電性膜２４を一括してウェットエッチングする（図９（ｃ））。次に、レジスト２５を除去する（図９（ｄ））。
そして、図９（ｄ）に示すように、特許文献１の方法により多層薄膜パターンを形成すると、上層の上部透明導電性膜２４の端部が下層の金属膜２３の端部よりも側方に突出した庇状となる。特に、ウェットエッチング等の等方性エッチングを用いて一括エッチングを行うと、上部透明導電性膜２４の端部が庇状となって残りやすい。
【０００９】
そして、上述のように、上部透明導電性膜２４の端部が庇状に形成されると、後工程において当該庇部分が剥がれる。特に、ラビング処理等の基板を擦る工程において、当該庇部分が剥がれやすい。そして、剥がれた庇部分が異物発生の原因となる。また、剥がれた庇部分が隣接する画素間のショートや画素電極（透過画素電極、反射画素電極）とのショートを引き起こす。そのため、剥がれた庇部分は、表示不良の原因となる。また、多層薄膜パターンにおいて当該庇部分が形成されると、当該多層薄膜パターンを被覆膜により被覆する場合に、当該庇部分により段切れが生じてしまう。そして、被覆膜が保護絶縁膜である場合には段切れの箇所で絶縁不良が生じる。また、被覆膜が導電膜である場合には段切れの箇所で接続不良が生じる。今後、画素サイズは隣接する画素間隔が小さくなると、庇部分の形成をより効果的に防止することが必要となる。
【００１０】
さらに、特許文献１では、下部透明導電性膜を成膜してパターニングを行うプロセスを備える。その後に、金属膜及び上部透明導電性膜を成膜して一括ウェットエッチングを行うプロセスを備える。そのため、製造プロセスが多いためコスト高となる。また、製造プロセスが多いことにより、異物などによる欠陥発生機会が増え、歩留りが低下する。
【００１１】
そこで、製造プロセス数を削減して半透過型ＴＦＴ−ＬＣＤを製造する技術が特許文献２に記載されている。従来、ＴＦＴアレイ基板は、６回のフォトリソグラフィープロセスで形成されていた。特許文献２には、ＴＦＴアレイ基板を５回のフォトリソグラフィープロセスで形成する方法が開示されている。詳しくは、特許文献２では、ハーフトーン露光技術を用いてフォトマスク（感光性樹脂パターン）を形成する。そして、１枚の当該フォトマスクを用いて、反射画素電極と透過画素電極とを形成する。これにより製造工程を削減している。
【００１２】
具体的には、特許文献２では、まず、基板上にゲート電極・配線、絶縁膜、半導体層、ソースドレイン電極・配線、有機平坦化層、及びこれらの層間に形成するコンタクトホール等を形成する。その後、透過画素電極となる透明導電性膜を成膜する。そして、透明導電性膜の上に金属膜を成膜する。その後、ハーフトーン露光技術を用いてフォトマスクを形成する。このとき、反射画素電極が形成される反射部のフォトマスクの膜厚は、透過部のフォトマスクに比べて厚く形成される。ここで、透過部とは、画素領域のうち、反射部以外の部分である。次に、金属膜をエッチングして、フォトマスクにより保護されている領域以外の透明導電性膜を露出させる。次に、アッシング処理を行って、フォトマスクの膜厚を減じる。これにより、透過部の金属膜を露出させる。ここで、アッシング処理とは、ドライエッチャー等によりレジストを酸化分解する灰化除去する処理、すなわち酸素プラズマ処理である。このとき、反射部には、膜減りしたフォトマスクが残っている。次に、フォトマスク及び透過部の金属膜により保護されている領域以外の透明導電性膜をエッチングする。次に、透過部の金属膜をエッチングして、透過画素電極を形成する。さらに、レジスト剥離液を用いて、反射部に残っているフォトマスクを除去して、反射画素電極を形成する。
【特許文献１】特開２００５−２７５３２３号公報
【特許文献２】特開２００５−２１５２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、特許文献２のＴＦＴアレイ基板の製造方法では、アッシング処理を行う際に、透明導電性膜が露出している。透明導電性膜表面が露出した状態でアッシング処理を行うと、異常放電が発生する。これにより、透明導電性膜だけでなく、その下層に形成されている凹凸層、絶縁層、さらに下層の配線層にダメージを与える。そのため、絶縁破壊やパターン断線による表示不良を引き起こしてしまう。
【００１４】
そこで、上述したアッシング処理による不具合を回避する方法として、フォトマスク形成後に、ウェットエッチングを行い、その後にアッシング処理を行う方法について、図１０の製造工程断面図を用いつつ説明する。
【００１５】
まず、ガラス基板３１上にスパッタ装置を用いてＭｏ膜を２５０ｎｍの厚みで成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ウェットエッチング処理を行って、レジストにより保護されていないＭｏ膜を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、ゲート配線３２を形成する（図１０（ａ）；ゲート形成工程）。
【００１６】
次に、ＣＶＤ装置を用いて、絶縁膜（ＳｉＮ：膜厚４００ｎｍ）３３及び半導体膜（ａ−Ｓｉ（ｉ）：膜厚１３０ｎｍ、ａ−Ｓｉ（ｎ）：膜厚５０ｎｍ）を成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ドライエッチング処理を行って、レジストにより保護されていない半導体膜を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、半導体層３４を形成する（図１０（ｂ）；半導体層形成工程）。
【００１７】
次に、スパッタ装置を用いてＭｏ膜を３００ｎｍの厚みで成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ウェットエッチング処理を行って、レジストにより保護されていないＭｏ膜を除去する。次に、ドライエッチング処理を行って、レジストにより保護されていない半導体膜（ａ−Ｓｉ（ｎ））を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、ソースドレイン配線３５を形成する（図１０（ｃ）；ソースドレイン及びチャネル形成工程）。
【００１８】
次に、ＣＶＤ装置を用いて、絶縁膜（ＳｉＮ：膜厚１００ｎｍ）３６を成膜する（図１０（ｃ））。次に、感光性有機樹脂膜を塗布形成する。次に、凹凸パターン形成用のフォトマスクを用いて、写真製版装置により、凹凸形状を有する有機平坦化膜３７を形成する。ここで、凹凸形状は、反射部に形成される。次に、ドライエッチングを行い、コンタクトホール開口部の絶縁膜を除去する（図１０（ｄ）；有機平坦化膜形成工程）。
【００１９】
次に、スパッタ装置を用いて、下部透明導電性膜（ＩＴＯ（Indium  Tin  Oxide）膜：膜厚８０ｎｍ）３８、金属膜（Ｍｏ：膜厚５０ｎｍ、ＡｌＣｕ：膜厚３００ｎｍ）３９、上部透明導電性膜（ＩＴＯ：膜厚５ｎｍ）４０を順次成膜する（図１０（ｅ））。下部透明導電性膜３８は、透過画素電極を構成する。また、金属膜３９は反射画素電極を構成する。
次に、ハーフトーン露光技術を用いて、レジスト４１をパターニングする。ここで、レジスト４１の反射部に相当する部分の厚さは、透過部に相当する部分の厚さよりも厚い。また、反射部以外の領域及び透過部以外の領域でレジスト４１を残す部分のレジスト４１の厚さは、反射部における厚さと同じかそれ以上となっている。次に、ウェットエッチング処理を行う。これにより、レジスト４１により保護されていない上部透明導電性膜４０、金属膜３９、下部透明導電性膜３８を除去する（図１０（ｆ））。
次に、アッシング処理を行って、レジスト４１の膜厚を減じる。これにより、透過部に形成されているレジスト４１を除去する。このとき、反射部には、膜減りしたレジスト４１が残る。また、反射部と同じ厚さ又はそれ以上の膜厚のレジスト４１が形成された領域には、膜減りしたレジスト４１が残る。同時に、この工程では、膜厚方向において、有機平坦化膜３７の一部が除去される。よって、例えば、ＴＦＴの上層の有機平坦化膜３７の膜厚が薄くなる（図１０（ｇ））。次に、ウェットエッチング処理を行う。これにより、透過部に積層されている上部透明導電性膜４０及び金属膜３９を除去する。これにより、透過画素電極を形成する。次に、レジスト剥離処理を行って、レジスト４１を除去する。これにより、反射画素電極を形成する（図１０（ｈ））。以上により、ＴＦＴアレイ基板が形成される。
【００２０】
しかしながら、上述した方法においても、図１０（ｈ）に示すウェットエッチング処理において上部透明導電性膜が金属膜とともに一括エッチングされる。そのため、反射画素電極において上部透明導電性膜の端部が金属膜の端部より側方に延出して残り、庇状となってしまう。
【００２１】
また、上述の方法におけるＴＦＴアレイ基板の製造方法では、下部透明導電性膜、金属膜、上部透明導電性膜が連続して積層成膜される。そして、アッシング処理後のウェットエッチング処理において（図１０（ｈ））、上部透明導電性膜及び金属膜をエッチングする。このとき、下部透明導電性膜はエッチングしないように選択的にエッチングしなければならない。そのため、プロセス自由度が低いという問題がある。
【００２２】
本発明は、このような問題点を解決するためになされたものであり、製造コストが削減されるとともに、歩留りが向上された表示装置及び表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明にかかる液晶表示装置の製造方法は、第１の基板と、前記第１の基板と対向して配置される第２の基板と、前記第１の基板と前記第２の基板との間に挟持される表示材料と、を備える表示装置の製造方法であって、前記第１の基板上に下地膜を形成するステップと、前記下地膜の上に反射画素電極を形成するステップと、前記下地膜に段差を形成するステップと、前記反射画素電極を形成するステップの後に、前記下地膜の段差において分断されるように透明導電性膜を成膜するステップと、を備えるものである。
【発明の効果】
【００２４】
本発明によれば、製造コストが削減されるとともに、歩留りが向上される。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明を適用可能な実施の形態を説明する。なお、本発明は、以下の実施の形態に限定されるものではない。なお、以下の実施形態では、表示装置として液晶表示装置を例示して説明する。
［実施形態１］
【００２６】
まず、本発明の実施形態１にかかる液晶表示装置４００の構成について、図１、図２を参照しながら説明する。図１は、本発明の実施形態１にかかる液晶表示装置４００の液晶表示パネル部分を示す部分断面図である。図２は、本発明の実施形態１にかかるＴＦＴアレイ基板１００の画素の構成を示す平面図である。
【００２７】
本実施形態１にかかる液晶表示装置４００は、図１に示すように、ＴＦＴアレイ基板１００（第１の基板）と、ＴＦＴアレイ基板１００と対向して配置される対向基板２００（第２の基板）と、ＴＦＴアレイ基板１００と当該対向基板２００との間に挟持される液晶層３００（表示材料）とを備えて構成されている。なお、図１において、ＴＦＴアレイ基板１００と対向基板２００との間に挟持された液晶層３００、ＴＦＴアレイ基板１００と対向基板２００との間隔を一定に保つためのシール材及びスペーサの図示を省略する。
【００２８】
ＴＦＴアレイ基板１００には、ＴＦＴ（Thin  Film  Transistor）１がアレイ状に形成されている。具体的には、ＴＦＴアレイ基板１００では、透明絶縁性基板（以下、ガラス基板と称する。）１０上に、１画素毎に、ゲート配線２及びソースドレイン配線３が交差されて形成されている（図２参照）。そして、ゲート配線２及びソースドレイン配線３の交点部分にＴＦＴ１が形成されている。さらに、ＴＦＴアレイ基板１００には、ガラス基板１０上に、１画素毎に、透過画素電極４を有する透過部５、反射画素電極６を有する反射部７、保持容量配線８、コンタクトホール９等が形成されている（図２参照）。そして、透過部５及び反射部７により画素領域が形成される。
【００２９】
ゲート配線２は、ゲート電極として、スイッチング素子となるＴＦＴ１を構成する。また、保持容量配線８はゲート配線２と平行に配置され、画素領域の中央近傍にある。保持容量配線８は透過画素電極４及び反射画素電極６に印加される電圧を一定時間保持するための保持容量を構成する。ＴＦＴアレイ基板１００には、外部からの各種信号が供給されるドライバＩＣが配置されている。そして、ゲート配線２の端部は、ゲート端子として、ドライバＩＣに設けられているパッドと電気的に接続されている。これにより、外部からの画像走査信号をゲート配線２に入力する。そして、ゲート配線２はＴＦＴ１に画像走査信号を伝送する。
【００３０】
そして、透明性無機絶縁材料からなる絶縁膜１１は、ゲート配線２、保持容量配線８、を覆うように形成されている。半導体層１２は絶縁膜１１を介してゲート配線２上に形成され、ＴＦＴ１を構成する。また、ゲート配線２上に形成された半導体層１２の一部を除去することにより、ＴＦＴチャネル部を構成している。
【００３１】
ソースドレイン配線３は、ソース電極として、ＴＦＴ１を構成する。また、ソースドレイン配線３の端部は、ソース端子として、ドライバＩＣに設けられているパッドと電気的に接続されている。これにより、外部からの画像信号をソースドレイン配線３に入力する。そして、ソースドレイン配線３はＴＦＴ１に画像信号を伝送する。そして、隣接するゲート配線２とソースドレイン配線３とで囲まれた領域が画素領域となり、ＴＦＴアレイ基板１００上には画素がマトリクス状に配列される。
【００３２】
また、ソースドレイン配線３は、ドレイン電極として、ＴＦＴ１を構成している。また、ソースドレイン配線３の少なくとも一部は絶縁膜１１を介して下層の保持容量配線８とオーバーラップしている。これにより保持容量配線８とソースドレイン配線３との間に電荷が蓄えられ、保持容量を形成できる。
【００３３】
絶縁膜１３は透明性無機絶縁材料からなり、ＴＦＴ１、ゲート配線２、及びソースドレイン配線３を覆うように形成される。有機平坦化膜１４（下地膜）は透明性有機樹脂材料からなり、絶縁膜１３を覆うように形成される。
【００３４】
また、有機平坦化膜１４の一部には、反射光を散乱させるための凹凸形状１４Ａが複数個形成されている。各画素領域内のゲート配線２近傍から保持容量配線８までの領域のうちＴＦＴ１を除く領域に凹凸形状１４Ａが形成されている（図２参照）。これにより、有機平坦化膜１４の表面に反射特性を決める凹凸が形成される。
【００３５】
そして、反射導電性膜である金属膜１６が有機平坦化膜１４の凹凸形状１４Ａの上に形成される。すなわち、金属膜１６は凹凸形状１４Ａとほぼ同じ領域に設けられ、ＴＦＴ１を除いて各画素領域の略半分に形成される。金属膜１６が形成された領域が反射部７となる。これにより、視認側から入射してきた光が金属膜１６により反射され、視認側に出射する。
【００３６】
透過画素電極４を構成する下部透明導電性膜１５は、ＴＦＴ１を除いて各画素領域の略全体に設けられている。また、下部透明導電性膜１５の上に金属膜１６が配置されている。換言すれば、有機平坦化膜１４の上に下部透明導電性膜１５が形成され、下部透明導電性膜１５の上に金属膜１６が形成されている。そして、各画素領域において、下部透明導電性膜１５の上に金属膜１６が形成されていない領域は透過部５、下部透明導電性膜１５の上に金属膜１６が形成されている領域は反射部７となる。具体的には、下部透明導電性膜１５の一部が、金属膜１６が配置された領域からはみ出して形成されている。そして、金属膜１６が配置された領域からはみ出した下部透明導電性膜１５の部分が透過部５となる。また、下部透明導電性膜１５は透明性導電材料からなる。そして、下部透明導電性膜１５により形成される透過画素電極４は、液晶層３００に信号電位を与える。
【００３７】
そして、ソースドレイン配線３の上には、コンタクトホール９が形成されている。コンタクトホール９は絶縁膜１３、有機平坦化膜１４を貫通するように形成されている。そして、透過画素電極４はコンタクトホール９を介して下層のソースドレイン配線３に接続されている。
【００３８】
対向基板２００は、図１に示すように、ガラス基板２００Ａ、カラーフィルタ層２００Ｂ、対向電極２００Ｃを有している。カラーフィルタ層２００Ｂは、例えばブラックマトリクス（ＢＭ）と、赤（Ｒ）緑（Ｇ）青（Ｂ）の着色層とを有している。カラーフィルタ層２００Ｂは、ガラス等からなるガラス基板２００Ａの下面の画素領域に形成され、カラー表示を行う。対向電極２００Ｃは、対向基板２００の液晶層３００側に配置され、液晶層３００に信号電位を供給するための共通電位を与える。また、ＴＦＴアレイ基板１００と対向基板２００とをシール材を用いて対向して貼り合わせ、その間に液晶層３００を入れて封止する。
【００３９】
また、ＴＦＴアレイ基板１００と対向基板２００の表面には、液晶を配向させるための液晶配向膜（図示せず）が塗布形成されている。液晶配向膜としては、現在、一般的に広く適用されているラビング法を用いることができる。本実施形態１に係る半透過型液晶表示パネルは以上のように構成されている。
【００４０】
なお、液晶配向膜の形成方法として、ラビング法に代えて、光配向法、無機配向膜（垂直配向法）、斜方蒸着法、イオンビーム配向法、ナノインプリント法などを適用してもよい。これらの方法によれば、原理的に段差部などでの配向不良領域を、ラビング法に比してより少なくすることができる。その結果、有効画素領域を広く確保することができる。また、ラビング法の欠点である異物発生による歩留まり低下を防止することができる。さらに、静電気による素子へのダメージを低減することができる。しかも、異物除去のためのラビング後の洗浄工程を削減できるので、生産性が向上するというメリットを有する。
【００４１】
本実施形態１に係る液晶表示装置４００では、下部透明導電性膜１５から構成されている透過画素電極４を駆動するため、それぞれの画素にはスイッチング素子であるＴＦＴ１が配置されている。そして、ソースドレイン配線３には、透過画素電極４が電気的に接続されている。また、ＴＦＴ１はゲート配線２に接続されている。そして、ゲート配線２から入力される信号によってＴＦＴ１のＯＮとＯＦＦが制御されている。また、ＴＦＴ１はソースドレイン配線３に接続されている。そして、ＴＦＴ１に接続されたソースドレイン配線３から透過画素電極４に表示電圧が印加される。
【００４２】
これにより、透過画素電極４と、対向電極２００Ｃとの間に、表示電圧に応じた電界が生じる。基板間で生じた電界によって、液晶は駆動される。すなわち、基板間の液晶の配向方向が変化し、液晶層３００を通過する光の偏光状態が変化する。また、ソースドレイン配線３に印加する表示電圧を任意に制御することにより液晶に実際にかかる電圧（駆動電圧）を変えることができる。液晶に加える電圧はソースドレイン配線３で制御できるため、液晶駆動状態については、液晶の中間的な透過率も自由に設定できる。
【００４３】
さらに、ＴＦＴアレイ基板１００と対向基板２００の外面には、偏光板（図示省略）、及び位相差板（図示省略）等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット（図示省略）等が配設される。偏光板は、一方向に振動する光を吸収し、他の一方向に振動する光だけを通過させ、直線偏光を作る。位相差板とは、主としてλ／２やλ／４のような特定な位相差を生じさせるものである。これらはそれぞれλ／２板、λ／４板と呼ばれる。このような位相差板は、光学補償のために用いられ、視野角拡大のためにも使われる。
【００４４】
透過部５では、バックライトから入射した光がＴＦＴアレイ基板１００側の偏光板を通過して直線偏光となり、位相差板を通過して特定の位相差が生じる。さらに、ガラス基板１０を通過し、液晶層３００に入射する。液晶層３００を通過することにより、光の偏光状態が変化する。その後、ガラス基板２００Ａ、位相差板、及び偏光板を通過し、直線偏光となって視認側へ出射する。
【００４５】
反射部７では、視認側から入射した光が対向基板２００側の偏光板を通過して直線偏光となり、位相差板を通過して特定の位相差が生じる。さらに、ガラス基板２００Ａを通過し、液晶層３００に入射する。液晶層３００を通過することにより、光の偏光状態が変化する。そして、液晶層３００に入射した光は、金属膜１６で反射される。これにより、再び液晶層３００を通過し、光の偏光状態が変化する。その後、ガラス基板２００Ａ、位相差板、及び偏光板を通過し、直線偏光となって視認側へ出射する。
【００４６】
また、液晶層３００を通過する光の偏光状態によって、対向基板２００側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光及び外部から入射した光の反射光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００４７】
次に、本発明の実施形態１にかかる液晶表示装置４００の製造方法について説明する。ここでは、特に、液晶表示装置４００の製造方法のうち、ＴＦＴアレイ基板１００の製造方法について図３を用いて説明する。図３は、本実施形態１にかかるＴＦＴアレイ基板１００の製造工程を示す工程断面図である。なお、図３は、図２のＩＩＩ−ＩＩＩ断面に加えてゲート端子部の断面及びソース端子部の断面を示す断面図となっている。
【００４８】
まず、ガラス基板１０上にスパッタ装置を用いてＭｏ膜を２５０ｎｍの厚みで成膜する。次に、写真製版装置を用いてレジストをパターニングする。すなわち、フォトリソグラフィー法によりレジストパターンを形成する。次に、ウェットエッチング処理を行って、レジストにより保護されていないＭｏ膜を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、ゲート配線２及び保持容量配線８を形成する（図３（ａ）；ゲート形成工程）。
【００４９】
次に、ＣＶＤ装置を用いて、絶縁膜（ＳｉＮ：膜厚４００ｎｍ）１１及び半導体膜（ａ−Ｓｉ（ｉ）：膜厚１３０ｎｍ、ａ−Ｓｉ（ｎ）：膜厚５０ｎｍ）を成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ドライエッチング処理を行って、レジストにより保護されていない半導体膜を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、半導体層１２を形成する（図３（ｂ）；半導体層形成工程）。
【００５０】
次に、スパッタ装置を用いてＭｏ膜を３００ｎｍの厚みで成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ウェットエッチング処理を行って、レジストにより保護されていないＭｏ膜を除去する。次に、ドライエッチング処理を行って、レジストにより保護されていない半導体膜（ａ−Ｓｉ（ｎ））を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、ソースドレイン配線３を形成する（図３（ｃ）；ソースドレイン及びチャネル形成工程）。
【００５１】
次に、ＣＶＤ装置を用いて、絶縁膜（ＳｉＮ：膜厚１００ｎｍ）１３を成膜する（図３（ｃ））。次に、感光性有機樹脂膜を塗布形成する。次に、凹凸パターン形成用のフォトマスクを用いて、写真製版装置により、凹凸形状１４Ａを有する有機平坦化膜１４を形成する。ここで、凹凸形状１４Ａは、反射画素電極６が形成される反射部７に形成される。また、同時に、コンタクトホール９となるコンタクトホール開口部がゲート端子部、ソース端子部、画素／ドレインコンタクト部に形成される。次に、ドライエッチングを行いコンタクトホール開口部の絶縁膜１３と絶縁膜１１を除去する（図３（ｄ）；有機平坦化膜形成工程）。ここまでの工程は、従来と略同じである。
【００５２】
次に、スパッタ装置を用いて、下部透明導電性膜（ＩＴＯ（Indium  Tin  Oxide）膜：膜厚８０ｎｍ）１５、反射導電性膜である金属膜（Ｍｏ：膜厚５０ｎｍ、ＡｌＣｕ：膜厚３００ｎｍ）１６を順次成膜する（図３（ｅ））。下部透明導電性膜１５により、透過画素電極４が構成されている。また、金属膜１６により、反射画素電極６が構成されている。
【００５３】
次に、ハーフトーン露光技術を用いて、レジスト１７をパターニングする。ここで、レジスト１７の反射部７に相当する部分の厚さは、透過部５に相当する部分の厚さよりも厚い。ここで、透過部５とは、画素領域のうち、反射部７以外の領域である。また、反射部７以外の領域及び透過部５以外の領域でレジスト１７を残す部分のレジスト１７の厚さは、反射部７における厚さと同じかそれ以上となっている。
【００５４】
次に、金属膜１６のウェットエッチング処理を行う。本実施形態１においては、レジストパターン端面を用いて、等方性エッチングを行う。従って、金属膜１６の厚さ方向の断面形状は、非テーパー形状に加工される。金属膜１６のウェットエッチング処理後、下部透明導電性膜１５のウエットエッチング処理を行う。本実施形態１においては、同一のエッチング液により、一括してエッチング処理を行った。無論、別の薬液を用いてそれぞれをエッチングすることも可能である。これにより、レジスト１７が被覆されていない金属膜１６、及び下部透明導電性膜１５が除去せしめられる（図３（ｆ））。
【００５５】
次に、アッシング処理を行って、レジスト１７の膜厚を減じて、透過部５に形成されているレジスト１７を除去する。これにより、透過部５の金属膜１６が露出する。このとき、反射部７には、膜減りしたレジスト１７が残る。また、反射部７と同じ厚さ又はそれ以上の膜厚のレジスト１７が形成された領域には、膜減りしたレジスト１７が残る。従って、反射部７の金属膜１６はレジスト１７により覆われている。
【００５６】
同時に、この工程では、露出している有機平坦化膜１４が、膜厚方向において一部除去される。よって、例えば、ＴＦＴ１の上層の有機平坦化膜１４の膜厚が薄くなる。ここでは、下部透明導電性膜１５の下面から、アッシングにより除去された有機平坦化膜１４までの間の段差を十分に確保する。これは、後述する上部透明導電性膜１８を形成した際に、有機平坦化膜１４上に積層された上部透明導電性膜１８が下部透明導電性膜１５と接触しないようにするためである。具体的には、アッシングによる有機平坦化膜１４の膜減りによる段差を１００ｎｍ以上設けるのが望ましい。本実施例では５００ｎｍの段差を設ける（図３（ｇ））。
【００５７】
次に、ウェットエッチング処理を行って、透過部５に積層されている金属膜１６を除去する。これにより、透過画素電極４及び反射画素電極６を形成する（図３（ｈ））。次に、レジスト剥離処理を行って、レジスト１７を除去する。これにより、反射画素電極６が露出する。次に、上部透明導電性膜（ＩＴＯ膜：膜厚５ｎｍ）１８を成膜する（図３（ｉ））。以上により、ＴＦＴアレイ基板１００が形成される。
【００５８】
図３（ｉ）の画素ドレインコンタクト部を含む反射部７と透過部５の拡大図を図４に示す。なお、図４において、画素ドレインコンタクト部及び反射画素電極６の凹凸形状１４Ａの図示を省略する。
【００５９】
上部透明導電性膜１８の膜厚は、例えば、５ｎｍとする。上部透明導電性膜１８は、ＴＦＴアレイ基板１００上の段差部分において分断されて成膜されている。例えば、上部透明導電性膜１８は、図４に示すように、反射画素電極６及び透過画素電極４の外周部における段差において分断されている。すなわち、上部透明導電性膜１８は、１画素毎に分断されて成膜されている。
【００６０】
また、図３（ｉ）に示すように、ゲート端子部やソース端子部の端部においても同様に分断されて成膜されている。反射画素電極６及び透過画素電極４の外周部やゲート端子部及びソース端子部の外周部における段差は、反射画素電極６を構成する金属膜１６、下部透明導電性膜１５、アッシング処理により膜減りした有機平坦化膜１４の段差の合計となる。よって、反射画素電極６及び透過画素電極４の外周部やゲート端子部及びソース端子部の外周部における段差は、上部透明導電性膜１８の膜厚よりはるかに大きい。そのため、上部透明導電性膜１８は、反射画素電極６及び透過画素電極４の外周部やゲート端子部及びソース端子部の外周部における段差を乗り越えることができない。
【００６１】
具体的には、本実施形態１では、アッシング処理前の有機平坦化膜１４の表面とアッシング処理により膜減りした有機平坦化膜１４の表面との段差は略５００ｎｍである。よって、反射画素電極６及び透過画素電極４の外周部やゲート端子部及びソース端子部の外周部における段差は、９３０ｎｍとなる。上部透明導電性膜１８の膜厚５ｎｍは、当該段差の約１／１８０以下となっている。そのため、上部透明導電性膜１８は、当該段差を乗り越えることができない。従って、上部透明導電性膜１８をパターニングせずに、反射画素電極６上の上部透明導電性膜１８と、有機平坦化膜１４の段差に形成された上部透明導電性膜１８とを電気的、物理的に分断することができる。
【００６２】
また、図３（ｉ）に示すように、反射部７に成膜された上部透明導電性膜１８の面積は、反射部７の面積と略同じか、反射部７の面積よりも僅かに狭い。また、透過部５に成膜された上部透明導電性膜１８の面積は、透過部５の面積と略同じか、透過部５の面積よりも僅かに狭い。換言すれば、図４に示すように、反射部７と透過部５との境界部分において、反射画素電極６上の上部透明導電性膜１８の端部の位置は、反射画素電極６のパターン端部と同じ位置か、当該パターン端部よりも内側に位置している。また、反射部７と透過部５との境界部分において、透過画素電極４上の上部透明導電性膜１８の端部の位置は、透過部５の端部と同じ位置か、透過部５の端部よりも内側に位置している。すなわち、上部透明導電性膜１８の端部は、反射画素電極６のパターン端部よりも側方に延出しておらず庇状とはなっていない。
【００６３】
なお、上部透明導電性膜１８は、対向基板２００上に形成される対向電極２００Ｃと略同じ仕事関数を有する材料で形成される。ここで、「略同じ仕事関数」とは、その差が０２以下であるものを含む趣旨であり、両電極付近の電位差が抑えられ、より好適に効果を発揮することができる。従って、上部透明導電性膜１８は、例えば、対向電極２００Ｃと同じ材料で形成すればよい。上記例においては、上部透明導電性膜１８としてＩＴＯを用いる例について説明したが、ＩＺＯ、ＩＴＺＯ、ＩＴＳＯ等の透明導電性膜により形成してもよい。
【００６４】
以上、説明したように、本発明の実施形態１にかかる液晶表示装置４００及び液晶表示装置４００の製造方法では、ＴＦＴアレイ基板１００上に有機平坦化膜１４を形成し、次いで、有機平坦化膜１４の上に透過画素電極４及び反射画素電極６を形成し、その形成過程において、有機平坦化膜１４に段差を形成し、その後に、上部透明導電性膜１８を成膜する。ここで、上部透明導電性膜１８は、有機平坦化膜１４の段差において分断される。より具体的には、上部透明導電性膜１８は、反射画素電極６及び透過画素電極４の外周部やゲート端子部及びソース端子部の外周部における段差において分断される。また、上部透明導電性膜１８の端部が反射画素電極６及び透過画素電極４の外周部やゲート端子部及びソース端子部の外周部より側方に延出しておらず庇状とならない。これにより、従来における、反射画素電極上の透明導電性膜の庇状部分が後工程において剥がれて生じる欠片を原因とする不具合を生じない。従って、液晶表示装置４００の歩留りを向上させることができる。
【００６５】
また、反射画素電極６の上に対向電極２００Ｃと略同じ仕事関数を有する上部透明導電性膜１８が形成される。これにより、反射画素電極６を金属膜１６等の対向電極２００Ｃと異なる材料を用いて形成しても、フリッカや焼きつきが発生しない。よって、表示品質のよい液晶表示装置４００を製造できる。
【００６６】
さらに、上部透明導電性膜１８は、有機平坦化膜１４の段差よりも薄く成膜される。そのため、上部透明導電性膜１８は、有機平坦化膜１４の段差において分断されるように成膜される。すなわち、上部透明導電性膜１８は、反射画素電極６及び透過画素電極４の外周部やゲート端子部及びソース端子部の外周部における段差において分断されている。これにより、上部透明導電性膜１８をパターニングする必要がない。従って、エッチングプロセスを削減することができる。これにより、製造コストを削減することができる。
【００６７】
また、上部透明導電性膜１８は、反射画素電極６及び透過画素電極４を形成した後に成膜される。従って、アッシング処理の後では、反射画素電極６となる金属膜１６のみをエッチング処理すればよい。よって、図１０に示す例のように、上部透明導電性膜１８と金属膜１６とを、金属膜１６の下層に形成された下部透明導電性膜１５を残しつつエッチング処理するという制約がなくなる。これにより、プロセス自由度を向上させることができる。
【００６８】
また、有機平坦化膜１４の膜厚を減じた部分に形成された上部透明導電性膜１８は、本液晶表示装置４００において広範囲にわたり導電層を形成する。そのため、パネル組み立て製造工程中などに発生する静電気被害を防止する効果を有する。
【００６９】
また、本実施形態１においては、ソース端子部、及びゲート端子部上に金属膜１６を残すようにした。具体的には、画素電極透過部のパターニングのようにハーフトーン露光部とせずに、反射領域と同様に通常の残しパターンとした。端子部等の深さのあるコンタクトホール等の孔開口部において、ハーフトーン露光を行うと、レジスト膜厚が不均一性になりやすく、ハーフトーン露光プロセスが不安定になる恐れがある。本実施形態１においては、前述したように、ソース端子部、及びゲート端子部上に金属膜１６を残しているので、パターン不良を低減し歩留まりを向上させることができる。
【００７０】
なお、本実施形態１では、透過画素電極４が有機平坦化膜１４上に形成されるシングルギャップ構造を例示して説明したが、透過画素電極４が有機平坦化膜１４を除去した部分に形成されるデュアルギャップ構造であってもよい。
また、ゲート配線２、ソースドレイン配線３、反射画素電極６、絶縁膜１１，１３、透過画素電極４を各々形成する材料は、本実施形態１に示した材料に限られない。特に、透過画素電極４を形成する下部透明導電性膜１５としては、ＩＴＯの他に、ＩＺＯ、ＩＴＺＯ、ＩＴＳＯ等の透明導電性膜が使用されてもよい。また、単層構造のほか、多層構造としてもよい。上部透明導電性膜においても同様である。また、反射導電性膜の例として、２層の金属膜を積層した例について説明したが、単層構造としてもよいし、３層以上積層してもよい。多層構造とする場合の積層膜は、同一種類であっても異なる種類であってもよい。なお、上部透明導電性膜と下部透明導電性膜の直接的な接続は、これらが積層構造である場合には、少なくとも１層が直接的に接続されていればよい。
また、本実施形態１では、液晶表示装置４００として反射画素電極６及び透過画素電極４の両方を備える半透過型液晶表示装置を例示したが、透過画素電極４を備えず、画素電極として反射画素電極６のみを備える反射型液晶表示装置であっても本発明を適用可能である。
また、本実施形態１では、下地膜として有機平坦化膜１４を例示したが、これに限られるものではない。
また、第1の基板と、第２の基板の間隙に挟持される表示材料は液晶材料に限定されるものではなく、有機ＥＬ等の表示材料を適用することもできる。
【００７１】
[実施形態２]
次に、上記実施形態１とは異なる液晶表示装置の一例について説明する。なお、以降の説明において、上記実施形態と同一の要素部材には同一の符号を付し、適宜その説明を省略する。
【００７２】
本実施形態２にかかる液晶表示装置は、以下の点を除く基本的な構造及び製造方法は、上記実施形態１と同様である。すなわち、上記実施形態１にかかる液晶表示装置は、反射画素電極に設けられた反射導電性膜である金属膜のパターン側壁が非テーパー形状であったのに対し、本実施形態２にかかる液晶表示装置は、反射画素電極に設けられた反射導電性膜である金属膜のパターン側壁が順テーパー形状である点において相違する。そして、本実施形態２にかかる液晶表示装置においては、下部透明導電性膜と、上部透明導電性膜が直接的に電気的、かつ物理的にコンタクトしている点において相違する。
【００７３】
図５に、本実施形態２にかかる液晶表示装置４００ａの液晶表示パネルの部分断面図を示す。なお、図５において、ＴＦＴアレイ基板１００ａと対向基板２００との間に挟持された液晶層３００、ＴＦＴアレイ基板１００ａと対向基板２００との間隔を一定に保つためのシール材及びスペーサの図示を省略する。
【００７４】
ＴＦＴ本実施形態２にかかる反射導電性膜である金属膜１６ａは、パターン側壁が順テーパー形状１９となっている。透過画素電極４となる下部透明導電性膜１５は、上記実施形態１と同様に、ＴＦＴ１を除いて各画素領域の略全体に設けられている。本実施形態２においては、下部透明導電性膜１５と上部透明導電性膜１８ａとが物理的、かつ電気的に直接コンタクトされている。
【００７５】
具体的には、有機平坦化膜１４の段差部との境界部近傍に位置する下部透明導電性膜１５は、平面視上、金属膜１６ａの外側に区画される領域に少なくとも縁状の延在領域Ａ１が配設されている。そして、その延在領域Ａ１の上層、順テーパー形状の金属膜１６ａのパターン側壁、及び金属膜１６ａの上層全体を一体的に被覆するように、上部透明導電性膜１８ａが被覆されている。これにより、下部透明導電性膜１５と上部透明導電性膜１８ａとが直接的に接触する。
【００７６】
次に、本実施形態２にかかる液晶表示装置４００ａのＴＦＴアレイ基板１００ａの製造方法について図６を用いて説明する。図６は、本実施形態２にかかるＴＦＴアレイ基板１００ａの製造工程を示す工程断面図であり、上記実施形態１の図３と同様の領域の工程断面図となっている。図３（ａ）〜（ｅ）までの工程、すなわち、金属膜１６ａを成膜するプロセスまでは、上記実施形態１と同様であるので図示、及び説明を割愛する。
【００７７】
上記実施形態１と同様にして、有機平坦化膜１４上に、下部透明導電性膜１５、金属膜１６ａを順次成膜した後、ハーフトーン露光技術を用いて上記実施形態１と同様にレジスト１７をパターニングする。その後、金属膜１６ａのウエットエッチング処理を行う。本実施形態２においては、レジストパターン端面を用いて、金属膜１６ａの側壁が順テーパー形状となるようにエッチングする。エッチング液としては、例えば、燐酸、酢酸、硝酸及び水の混合薬液を用いることができる。燐酸、酢酸、硝酸及び水の混合薬液は、一般的なＡｌやＭｏ等のエッチング液としても用いられるが、エッチング液の組成比率として硝酸の比率を大きくすることによって、レジストパターン端面においてエッチングする金属膜の厚さ方向の断面形状を順テーパー形状に加工することができる。これにより、レジスト１７により保護されていない金属膜１６ａを除去し、かつ、パターン側壁をテーパー形状とすることができる。
【００７８】
次に、下部透明導電性膜１５のウェットエッチング処理を行う。エッチング液として、例えば、蓚酸を用いることができる。場合によっては、塩酸と硝酸と水との混合薬液を用いてもよい。これにより、レジスト１７により保護されていない下部透明導電性膜１５を除去することができる（図６（ａ）参照）。
【００７９】
続いて、アッシング処理を行って、レジスト１７の膜厚を減じて、透過部５に形成されているレジスト１７を除去する。これにより、透過部５の金属膜１６ａが露出し、反射部７には、膜減りしたレジスト１７が残る（図６（ｂ）参照）。また、反射部７と同じ厚さ又はそれ以上の膜厚のレジスト１７が形成された領域には、膜減りしたレジスト１７が残る。
【００８０】
同時に、この工程では、膜厚方向において、有機平坦化膜１４の一部が除去される（図６（ｂ））。よって、例えば、ＴＦＴ１の上層の有機平坦化膜１４の膜厚が薄くなる。ここでは、上記実施形態１と同様に、下部透明導電性膜１５の下面から、アッシングにより除去された有機平坦化膜１４までの間の段差を十分に確保する。具体的には、アッシングによる有機平坦化膜１４の膜減りによる段差を１００ｎｍ以上設けるのが望ましい。本実施例では５００ｎｍの段差を設ける。
【００８１】
次に、ウェットエッチング処理を行って、透過部５に積層されている金属膜１６ａを除去する。これにより、透過画素電極４及び反射画素電極６ａを形成する（図６（ｃ））。次に、レジスト剥離処理を行って、レジスト１７を除去する。これにより、反射画素電極６ａが露出する。次に、上部透明導電性膜（ＩＴＯ膜：膜厚５ｎｍ）１８ａを成膜する（図６（ｄ））。以上により、ＴＦＴアレイ基板１００ａが形成される。
【００８２】
図６（ｄ）の画素ドレインコンタクト部を含む反射部７と透過部５の拡大図を図７に、ゲート端子部、ソース端子部の拡大図を図８に示す。なお、図７において、画素ドレインコンタクト部及び反射画素電極６ａの凹凸形状１４Ａの図示を省略する。
【００８３】
上部透明導電性膜１８ａの膜厚は、例えば、５ｎｍとする。上部透明導電性膜１８ａは、前述したように、下部透明導電性膜１５とは、直接的に接触している。その一方で、上部透明導電性膜１８ａは、図７に示すように、ＴＦＴアレイ基板１００ａ上の有機平坦化膜１４との段差部分において分断されて成膜されている。すなわち、上部透明導電性膜１８ａは、１画素毎に分断されて成膜されている。また、ゲート端子部やソース端子部の端部においても同様に、有機平坦化膜１４との段差部分において分断されて成膜されている。
【００８４】
透過画素電極４の外周部や、ゲート端子部及びソース端子部の外周部における段差は、下部透明導電性膜１５、アッシング処理により膜減りした有機平坦化膜１４の段差の合計となる。よって、透過画素電極４の外周部やゲート端子部及びソース端子部の外周部における段差は、上部透明導電性膜１８ａの膜厚よりはるかに大きい。そのため、上部透明導電性膜１８ａは、透過画素電極４の外周部やゲート端子部及びソース端子部の外周部における段差を乗り越えることができない。また、図７や図８に示すように、上部透明導電性膜１８ａの端部は、反射画素電極６ａのパターン端部よりも側方に延出しておらず庇状とはなっていない。
【００８５】
本実施形態２によれば、上記実施形態１と同様に、反射画素電極上の透明導電性膜の庇状部分が後工程において剥がれて生じる欠片を原因とする不具合を生じない。従って、液晶表示装置の歩留りを向上させることができる。また、フリッカや焼きつきが発生しないので、表示品質のよい液晶表示装置４００を製造できる。さらに、上部透明導電性膜１８ａをパターニングする必要がないので、エッチングプロセスを削減することができる。また、図１０で示した例のように、上部透明導電性膜と金属膜とを、金属膜の下層に形成された下部透明導電性膜を残しつつエッチング処理するという工程がないので、プロセス自由度を向上させることができる。しかも、広範囲に亘り上部透明導電性膜１８ａを形成しているので、パネル組み立て製造工程中などに発生する静電気被害を防止する効果を有する。
【００８６】
また、本実施形態２によれば、金属膜１６ａのパターン側壁をテーパー形状とし、かつ、金属膜１６ａの外側に区画される領域に、少なくとも縁状の下部透明導電性膜１５の延在領域Ａ１を形成している。そして、金属膜１６ａの上層から、金属膜１６ａのパターン側壁、及び下部透明導電性膜１５の延在領域Ａ１に一体的に上部透明導電性膜１８ａを成膜している。これにより、上部透明導電性膜１８ａと下部透明導電性膜１５が直接的に接触する。その結果、各電極や端子接触面の電気抵抗を低くすることが可能となり、反射電極の材料の選択肢を拡大させることができる。このため、プロセス自由度が向上する。例えば、上部透明導電性膜１８ａと接触する金属膜１６ａを選定するに当たって、界面での電気抵抗が高い材料とを選ぶことも可能となる。従って、金属膜１６ａの材料として反射率の高い材料を優先して選定し、反射率の優れた明るい表示装置を提供することもできる。逆に、同じ明るさであれば、機器の消費電力を削減することができる。
【００８７】
なお、本実施形態２においては、上部透明導電性膜１８ａと下部透明導電性膜１５とを直接的にコンタクトさせる方法として、反射導電性膜である金属膜のパターン側壁をテーパー形状とし、かつ、金属膜１６ａの外側に区画される領域に縁状の下部透明導電性膜１５の延在領域Ａ１を形成し、当該延在領域Ａ１、金属膜１６ａのパターン側壁、及び金属膜１６ａの上層に亘って一体的に上部透明導電性膜１８ａを被覆する例について説明したが、上部透明導電性膜１８ａと下部透明導電性膜１５とが直接的にコンタクトできればよく、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。例えば、下部透明導電性膜１５としては、そのパターン側壁が非テーパー形状である例について説明したが、下部透明導電性膜１５のパターン側壁も金属膜１６ａと同様に順テーパー形状とし、下部透明導電性膜のパターン側壁と、金属膜のテーパー形状のパターン側壁に上部透明導電性膜を被覆させることにより、上部透明導電性膜と下部透明導電性膜とを直接的にコンタクトさせてもよい。
【００８８】
また、レジスト１７のパターン端は、図６（ａ）に示すように、金属膜１６ａがテーパー形状に加工された量に対応して若干庇状になるが、レジスト１７は、透過画素電極４や反射画素電極６ａを形成した後に除去するものであるので、特に問題となることはない。なお、図３及び図１０においても、レジスト１７のパターン端は、若干庇状となっている（不図示）が、同様に、透過画素電極４や反射画素電極６を形成した際に除去するものであるので特に問題となることはない。
【図面の簡単な説明】
【００８９】
【図１】実施形態１にかかる液晶表示装置の液晶表示パネル部分を示す部分断面図である。
【図２】実施形態１にかかるＴＦＴアレイ基板の画素の構成を示す平面図である。
【図３】実施形態１にかかるＴＦＴアレイ基板の製造工程を示す工程断面図である。
【図４】図３（ｉ）の画素ドレインコンタクト部を含む反射部と透過部を拡大して示す断面図である。
【図５】実施形態２にかかるＴＦＴアレイ基板の製造工程を示す工程断面図である。
【図６】実施形態２にかかるＴＦＴアレイ基板の製造工程を示す工程断面図である。
【図７】図６（ｄ）の画素ドレインコンタクト部を含む反射部と透過部を拡大して示す断面図である。
【図８】図６（ｄ）のゲート端子、及びソース端子を拡大して示す断面図である。
【図９】従来のＴＦＴアレイ基板の製造工程を模式的に示す工程断面図である。
【図１０】従来のＴＦＴアレイ基板の製造工程を示す工程断面図である。
【符号の説明】
【００９０】
４        透過画素電極
５        透過部
６        反射画素電極
７        反射部
１４      有機平坦化膜（下地膜）
１５      下部透明導電性膜
１６      金属膜
１７      レジスト
１８      上部透明導電性膜（透明導電性膜）
１９      テーパー形状
１００    ＴＦＴアレイ基板（第１の基板）
２００    対向基板（第２の基板）
２００Ｃ  対向電極
３００    液晶層（表示材料）
４００    液晶表示装置（表示装置）
【図１】
2009093145.tif 000003
【図２】
2009093145.tif 000004
【図３】
2009093145.tif 000005
【図４】
2009093145.tif 000006
【図５】
2009093145.tif 000007
【図６】
2009093145.tif 000008
【図７】
2009093145.tif 000009
【図８】
2009093145.tif 000010
【図９】
2009093145.tif 000011
【図１０】
2009093145.tif 000012