(57)【要約】【課題】本発明は、低消費電流かつ省面積でありながら、異常温度状態と低電圧状態を監視して異常保護信号を生成することが可能な異常保護装置を提供することを目的とする。【解決手段】本発明に係る異常保護回路１５は、温度に応じた電圧信号Ｖａを生成する温度検出部１５１と、電源電圧Ｖｃｃに応じた電圧信号Ｖｂを生成する低電圧検出部１５２と、電圧信号Ｖａ、Ｖｂの一方と所定の閾値電圧Ｖｃを比較して異常保護信号Ｓ２を生成するコンパレータ１５３と、を有して成る構成とされている。【選択図】図２
2009159800.tif 000002
【特許請求の範囲】
【請求項１】
温度に応じた第１の電圧信号を生成する温度検出部と、電源電圧に応じた第２の電圧信号を生成する低電圧検出部と、第１、第２の電圧信号の一方と所定の閾値電圧を比較して異常保護信号を生成するコンパレータと、を有して成ることを特徴とする異常保護装置。
【請求項２】
前記コンパレータは、前記異常保護信号のスレッショルドレベルにヒステリシスを有することを特徴とする請求項１に記載の異常保護装置。
【請求項３】
前記温度検出部は、定電流が流されるダイオードのアノード電圧を第１の電圧信号として出力し、前記低電圧検出部は、前記電源電圧の分圧電圧を第２の電圧信号として出力することを特徴とする請求項１または請求項２に記載の異常保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常温度状態や低電圧状態を監視して異常保護信号を生成する異常保護装置に関するものである。
【背景技術】
【０００２】
図７は、異常保護装置の一従来例を示す回路図である。
【０００３】
図７に示す異常保護装置は、異常温度状態を監視して第１異常保護信号（ＴＳＤ信号）を生成するＴＳＤ［Thermal Shutdown］回路２００と、低電圧状態を監視して第２異常保護信号（ＵＶＬＯ信号）を生成するＵＶＬＯ［Under Voltage Lock Out］回路３００と、を個別に有して成る。
【０００４】
ロジック回路４００は、上記構成から成る異常保護装置から各々入力される異常保護信号に基づいて、所定の異常保護動作（例えば負荷の駆動停止やホストへの通報）を行う。
【０００５】
なお、温度保護回路に関連する従来技術の一例としては、特許文献１などを挙げることができる。また、低電圧保護回路に関連する従来技術の一例としては、特許文献２などを挙げることができる。
【特許文献１】特開２００５−８０３４９号公報
【特許文献２】特開平１０−３２３０３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、上記従来の異常保護装置であれば、異常温度状態や低電圧状態を監視して異常保護信号を生成することができるので、これを搭載したシステム（例えば、ステッピングモータドライバＩＣ）の安全性を向上することが可能となる。
【０００７】
しかしながら、上記従来の異常保護装置は、ＴＳＤ回路２００とＵＶＬＯ回路３００を個別に有する構成とされていたため、装置の起動時など、電源電圧Ｖｃｃが所定の閾値に達しておらず、ＵＶＬＯ信号が低電圧状態を示している状態であっても、ＴＳＤ回路２００は、不安定なまま起動されてしまい、ＴＳＤ回路２００の内部（図７の例では、コンパレータ２０４、２０５やラッチ回路２０６）では、不要な回路電流が消費されていた。
【０００８】
また、上記従来の異常保護装置において、ＴＳＤ信号及びＵＶＬＯ信号のスレッショルドレベルに各々ヒステリシスを持たせる場合には、４つのコンパレータ２０４、２０５、３０４、３０５と、２つのラッチ回路２０６、３０６を用いねばならず、非常に大きな回路面積を必要としていた。
【０００９】
本発明は、上記の問題点に鑑み、低消費電流かつ省面積でありながら、異常温度状態と低電圧状態を監視して異常保護信号を生成することが可能な異常保護装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成すべく、本発明に係る異常保護装置は、温度に応じた第１の電圧信号を生成する温度検出部と、電源電圧に応じた第２の電圧信号を生成する低電圧検出部と、第１、第２の電圧信号の一方と所定の閾値電圧を比較して異常保護信号を生成するコンパレータと、を有して成る構成（第１の構成）とされている。
【００１１】
なお、上記第１の構成から成る異常保護装置で、前記コンパレータは、前記異常保護信号のスレッショルドレベルにヒステリシスを有する構成（第２の構成）にするとよい。
【００１２】
また、上記第１または第２の構成から成る異常保護装置において、前記温度検出部は、定電流が流されるダイオードのアノード電圧を第１の電圧信号として出力し、前記低電圧検出部は、前記電源電圧の分圧電圧を第２の電圧信号として出力する構成（第３の構成）にするとよい。
【発明の効果】
【００１３】
本発明に係る異常保護装置であれば、低消費電流かつ省面積でありながら、異常温度状態と低電圧状態を監視して異常保護信号を生成することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下では、モータドライバＩＣの異常保護手段（温度保護手段及び低電圧保護手段）として、本発明に係る異常保護装置を用いた構成を例に挙げて、詳細な説明を行う。
【００１５】
図１は、本発明に係る異常保護装置を備えたモータドライバＩＣの一実施形態を示すブロック図である。
【００１６】
図１に示すように、本実施形態のモータドライバＩＣ１０は、モータ２０の駆動制御を行う主段であり、ロジック回路１１と、プリドライバ１２と、ドライバ１３と、過電流保護回路１４（以下では、ＯＣＰ［Over Current Protection］回路１４と呼ぶ）と、異常保護回路１５と、を集積化して成る。
【００１７】
ロジック回路１１は、モータドライバＩＣの動作を統括的に制御する主体であり、特に本発明に関連した機能としては、ＯＣＰ回路１４から入力される過電流保護信号Ｓ１や、異常保護回路１５から入力される異常保護信号Ｓ２に基づいて、所定の異常保護動作（例えば、モータ２０の駆動停止やホスト（不図示）への通報）を行う機能を具備している。
【００１８】
プリドライバ１２は、ロジック回路１１から入力されるプリ駆動制御信号に対してレベルシフトや波形成形を施すことで、ドライバ１３の駆動制御信号を生成する手段である。
【００１９】
ドライバ１３は、プリドライバ１２から入力される駆動制御信号に基づいて、モータ２０を構成するコイルに駆動電流を供給する手段である。
【００２０】
ＯＣＰ回路１４は、モータ２０のコイルに流れる駆動電流を監視して、過電流保護信号Ｓ１を生成する手段である。
【００２１】
異常保護回路１５は、異常温度状態や低電圧状態を監視して異常保護信号Ｓ２を生成する手段である。なお、異常保護回路１５の構成や動作については、後ほど詳述する。
【００２２】
モータドライバＩＣ１０には、上記した回路ブロックのほかにも、電源電圧Ｖｃｃから所定の内部電圧ＶＲＥＧを生成するレギュレータや、電源電圧Ｖｃｃの過電圧状態を監視する過電圧保護回路など、種々の回路ブロックが集積化されているが、図１では、説明を簡単とするために、それらの描写が省略されている。
【００２３】
次に、異常保護回路１５の構成及び動作について、詳細な説明を行う。
【００２４】
図２は、異常保護回路１５の一構成例を示す回路図である。
【００２５】
図２に示すように、本構成例の異常保護回路１５は、温度検出部１５１と、低電圧検出部１５２と、コンパレータ１５３と、を有して成る。
【００２６】
温度検出部１５１は、ダイオードの温度特性（−２．０〜−２．５［ｍＶ／℃］）を利用して、モータドライバＩＣ１０のジャンクション温度Ｔｊが高いほど、その電圧レベルが低下する電圧信号Ｖａを生成する手段であり、定電流源Ｉ１と、ダイオードＤ１、Ｄ２とを有して成る。定電流源Ｉ１の一端は、内部電圧ＶＲＥＧの印加端に接続されている。定電流源Ｉ１の他端（定電流出力端）は、ダイオードＤ１のアノードに接続されている。なお、ダイオードＤ１のアノードは、電圧信号Ｖａの引出端に相当する。ダイオードＤ１のカソードは、ダイオードＤ２のアノードに接続されている。ダイオードＤ２のカソードは、接地端に接続されている。
【００２７】
このように、温度検出部１５１は、定電流が流されるダイオード（図２の例では、ダイオードＤ１、Ｄ２を直列接続して成るダイオード列）のアノード電圧を第１の電圧信号Ｖａとして出力する構成とされている。
【００２８】
低電圧検出部１５２は、電源電圧Ｖｃｃに応じた電圧信号Ｖｂを生成する手段であり、抵抗Ｒ１、Ｒ２を有して成る。抵抗Ｒ１の一端は、電源電圧Ｖｃｃの印加端に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端に接続されている。なお、抵抗Ｒ２の他端は、接地端に接続されている。なお、抵抗Ｒ１と抵抗Ｒ２との接続ノードは、電圧信号Ｖｂの引出端に相当する。
【００２９】
このように、低電圧検出部１５２は、電源電圧Ｖｃｃの分圧電圧を第２の電圧信号Ｖｂとして出力する構成とされている。
【００３０】
コンパレータ１５３は、第１の非反転入力端（＋）に印加される電圧信号Ｖａと、第２の非反転入力端（＋）に印加される電圧信号Ｖｂのうち、より電圧レベルの低い方と、反転入力端（−）に印加される所定の閾値電圧Ｖｃとを比較し、その比較結果に応じた論理の異常保護信号Ｓ２を生成する手段である。
【００３１】
なお、異常保護信号Ｓ２の論理は、電圧信号Ｖａ、Ｖｂのうち、より電圧レベルの低い方が所定の閾値電圧Ｖｃよりも高ければハイレベルとなり、低ければローレベルとなる。
【００３２】
より正確に述べると、異常保護信号Ｓ２の論理は、電圧信号Ｖａ、Ｖｂのうち、より電圧レベルの低い方が所定の閾値電圧Ｖｃ＋ΔＶよりも高ければハイレベルとなり、所定の閾値電圧Ｖｃ−ΔＶよりも低ければローレベルとなる。
【００３３】
すなわち、コンパレータ１５３は、異常保護信号Ｓ２のスレッショルドレベルに所定のヒステリシス幅（±ΔＶ）を有する構成とされている。
【００３４】
次に、上記構成から成る異常保護回路１５の動作について、詳細な説明を行う。
【００３５】
まず、異常保護回路１５の低電圧保護動作について、図３を参照しながら説明する。
【００３６】
図３は、異常保護回路１５の低電圧保護動作を説明するための図である。なお、図３の上段には、電源電圧Ｖｃｃと電圧信号Ｖａ、Ｖｂ及び閾値電圧Ｖｃとの相関関係が示されており、図３の下段には、電源電圧Ｖｃｃと異常保護信号Ｓ２との相関関係が示されている。なお、図３では、モータドライバＩＣ１０のジャンクション温度Ｔｊが定常値に維持されているものとする。
【００３７】
モータドライバＩＣ１０の起動時には、まず、内部電圧ＶＲＥＧが最先に立ち上がり、電圧信号Ｖａ及び閾値電圧Ｖｃが所望値に維持される。一方、電圧信号Ｖｂについては、電源電圧Ｖｃｃの立ち上がりに応じて、その電圧レベルがゼロから上昇する。
【００３８】
すなわち、モータドライバＩＣ１０の起動時には、電圧信号Ｖａよりも電圧信号Ｖｂの方がより低い電圧レベルとなるため、コンパレータ１５３では、電圧信号Ｖｂと閾値電圧Ｖｃとの比較が行われる。
【００３９】
モータドライバＩＣ１０が起動されてから、電圧信号Ｖｂが閾値電圧Ｖｃ＋ΔＶに達するまで、異常保護信号Ｓ２はローレベルに維持される。このような論理の異常保護信号Ｓ２の入力を受けたロジック回路１１は、モータドライバＩＣ１０が異常状態（ここでは低電圧状態）であることを認識して、モータ２０の駆動制御を停止状態に維持する。
【００４０】
電源電圧Ｖｃｃの立ち上がりに応じて、電圧信号Ｖｂが閾値電圧Ｖｃ＋ΔＶまで上昇すると、異常保護信号Ｓ２はローレベルからハイレベルに変遷される。このような論理の異常保護信号Ｓ２の入力を受けたロジック回路１１は、モータドライバＩＣ１０が正常状態（異常温度状態や低電圧状態ではない状態）であることを認識して、モータ２０の駆動制御を開始する。
【００４１】
その後も、電源電圧Ｖｃｃは上昇を続けて、最終的には所望値まで立ち上がる。この段階では、電圧信号Ｖａよりも電圧信号Ｖｂの方が高くなるので、コンパレータ１５３の非反転入力信号としては、電圧信号Ｖａが優先される形となる。すなわち、電源電圧Ｖｃｃが正常に立ち上がって以後、異常保護回路１５は、低電圧保護機能から温度保護機能へと移行される。逆に言えば、電源電圧Ｖｃｃの低電圧状態が解消されない限り、異常保護回路１５の温度保護機能は作動しない。
【００４２】
なお、電源電圧Ｖｃｃの低電圧状態が解消され、異常保護信号Ｓ２がローレベルからハイレベルに変遷されて以後は、電圧信号Ｖｂが閾値電圧Ｖｃ−ΔＶまで低下しない限り、異常保護信号Ｓ２はハイレベルに維持される。従って、電源電圧Ｖｃｃが多少変動したとしても、モータドライバＩＣ１０の異常状態が誤検出されることはない。
【００４３】
一方、電源電圧Ｖｃｃの立ち下がりに伴い、電圧信号Ｖｂが閾値電圧Ｖｃ−ΔＶまで低下すると、異常保護信号Ｓ２はハイレベルからローレベルに変遷される。このような論理の異常保護信号Ｓ２の入力を受けたロジック回路１１は、モータドライバＩＣ１０が異常状態（ここでは低電圧状態）に陥ったことを認識し、モータ２０の駆動制御を停止する。
【００４４】
次に、異常保護回路１５の温度保護動作について、図４を参照しながら説明する。
【００４５】
図４は、異常保護回路１５の温度保護動作を説明するための図である。なお、図４の上段には、モータドライバＩＣ１０のジャンクション温度Ｔｊと電圧信号Ｖａ、Ｖｂ及び閾値電圧Ｖｃとの相関関係が示されており、図４の下段には、ジャンクション温度Ｔｊと異常保護信号Ｓ２との相関関係が示されている。なお、図４では、電源電圧Ｖｃｃが所望値に維持されているものとする。
【００４６】
モータドライバＩＣ１０の定常時には、電源電圧Ｖｃｃが所望値に維持されており、電圧信号Ｖｂが電圧信号Ｖａよりも高い電圧レベルまで上昇しているため、コンパレータ１５３では、電圧信号Ｖａと閾値電圧Ｖｃとの比較が行われる。
【００４７】
なお、温度検出部１５１は、モータドライバＩＣ１０のジャンクション温度Ｔｊが常温であれば、電圧信号Ｖａが閾値電圧Ｖｃよりも高くなるように設計されている。例えば、閾値電圧Ｖｃを１．０［Ｖ］とした場合、常温時の電圧信号Ｖａは、約１．４［Ｖ］となるように設計されている。
【００４８】
ジャンクション温度Ｔｊの上昇に伴い、電圧信号Ｖａは所定の温度特性に従って低下していくが、電圧信号Ｖａが閾値電圧Ｖｃ−ΔＶに達するまで、異常保護信号Ｓ２はハイレベルに維持される。このような論理の異常保護信号Ｓ２の入力を受けたロジック回路１１は、モータドライバＩＣ１０が正常状態（異常温度状態や低電圧状態ではない状態）であることを認識して、モータ２０の駆動制御を継続する。
【００４９】
ジャンクション温度Ｔｊの上昇に伴い、電圧信号Ｖａが閾値電圧Ｖｃ−ΔＶまで低下すると、異常保護信号Ｓ２はハイレベルからローレベルに変遷される。このような論理の異常保護信号Ｓ２の入力を受けたロジック回路１１は、モータドライバＩＣ１０が異常状態（ここでは異常温度状態）に陥ったことを認識し、モータ２０の駆動制御を停止する。
【００５０】
異常保護信号Ｓ２がハイレベルからローレベルに変遷されて以後は、電圧信号Ｖａが閾値電圧Ｖｃ＋ΔＶまで上昇しない限り、異常保護信号Ｓ２はローレベルに維持される。従って、ジャンクション温度Ｔｊが多少低下したとしても、モータドライバＩＣ１０の駆動制御が再開されることはない。
【００５１】
一方、ジャンクション温度Ｔｊの低下に伴い、電圧信号Ｖａが閾値電圧Ｖｃ＋ΔＶまで上昇すると、異常保護信号Ｓ２はローレベルからハイレベルに変遷される。このような論理の異常保護信号Ｓ２の入力を受けたロジック回路１１は、モータドライバＩＣ１０が正常状態（異常温度状態や低電圧状態ではない状態）に復帰したことを認識して、モータ２０の駆動制御を再開する。
【００５２】
上記したように、本構成例の異常保護回路１５であれば、異常温度状態や低電圧状態を監視して異常保護信号Ｓ２を生成することができるので、これを搭載したモータドライバＩＣ１０の安全性を向上することが可能となる。
【００５３】
また、本構成例の異常保護回路１５であれば、ヒステリシス付きのコンパレータ１５３を１つだけ用いて、低電圧保護機能と温度保護機能の双方を実現することができるので、図７に示した従来構成と異なり、低電圧保護動作中に、温度保護動作が並行して行われることはないので、不要な回路電流が消費されることはなく、また、従来構成に比べて、その回路規模を大幅に縮小し、コストダウンを実現することが可能となる。
【００５４】
次に、コンパレータ１５３の構成及び動作について、図５を参照しながら詳述する。
【００５５】
図５は、コンパレータ１５３の一構成例を示す回路図である。
【００５６】
図５に示すように、本構成例のコンパレータ１５３は、ｐｎｐ型バイポーラトランジスタＱ１〜Ｑ３と、ｎｐｎ型バイポーラトランジスタＱ４〜Ｑ１１と、定電流源Ｉ２〜Ｉ４と、抵抗Ｒ３〜Ｒ５と、を有して成る。
【００５７】
定電流源Ｉ２の一端は、内部電圧ＶＲＥＧの印加端に接続されている。定電流源Ｉ２の他端（定電流Ｉｒｅｆの出力端）は、トランジスタＱ１〜Ｑ３のエミッタにそれぞれ接続されている。トランジスタＱ１のベースは、電圧信号Ｖａの印加端に接続されている。トランジスタＱ２のベースは、電圧信号Ｖｂの印加端に接続されている。トランジスタＱ３のベースは、閾値電圧Ｖｃの印加端に接続されている。トランジスタＱ１のコレクタは、トランジスタＱ７のコレクタに接続されている。トランジスタＱ２のコレクタは、トランジスタＱ４のコレクタに接続されている。トランジスタＱ３のコレクタは、トランジスタＱ５、Ｑ６のコレクタにそれぞれ接続されている。トランジスタＱ４、Ｑ５のベースは、いずれもトランジスタＱ４のコレクタに接続されている。トランジスタＱ６、Ｑ７のベースは、いずれもトランジスタＱ６のコレクタに接続されている。トランジスタＱ４、Ｑ５のエミッタは、いずれも抵抗Ｒ３を介して接地端に接続されている。トランジスタＱ６、Ｑ７のエミッタは、いずれも抵抗Ｒ４を介して接地端に接続されている。トランジスタＱ４、Ｑ５のエミッタ面積比、及び、トランジスタＱ６、Ｑ７のエミッタ面積比は、それぞれ、１：ｎとされている。
【００５８】
定電流源Ｉ３の一端は、内部電圧ＶＲＥＧの印加端に接続されている。定電流源Ｉ３の他端（定電流出力端）は、トランジスタＱ８のコレクタに接続されている。定電流源Ｉ４の一端は、内部電圧ＶＲＥＧの印加端に接続されている。定電流源Ｉ４の他端（定電流出力端）は、トランジスタＱ９、Ｑ１０のコレクタにそれぞれ接続されている。トランジスタＱ８、Ｑ９のベースは、いずれもトランジスタＱ８のコレクタに接続されている。トランジスタＱ８のエミッタは、抵抗Ｒ４の一端（電圧Ｖｅの引出端）に接続されている。トランジスタＱ９のエミッタは、抵抗Ｒ３の一端（電圧Ｖｄの引出端）に接続されている。トランジスタＱ１０のベースは、トランジスタＱ１０のコレクタに接続されている。トランジスタＱ１０のエミッタは、トランジスタＱ１１のベースに接続されている。トランジスタＱ１１のコレクタは、抵抗Ｒ５を介して内部電圧ＶＲＥＧの印加端に接続されるとともに、異常保護信号Ｓ２の引出端として、ロジック回路１１（図５では不図示）にも接続されている。トランジスタＱ１１のエミッタは、接地端に接続されている。
【００５９】
次に、上記構成から成るコンパレータ１５３の動作について、電源電圧Ｖｃｃの立ち上がり時など、電圧信号Ｖｂが電圧信号Ｖａよりも低い場合、すなわち、電圧信号Ｖｂと閾値電圧Ｖｃが比較される場合を例に挙げて説明を行う。
【００６０】
電圧信号Ｖｂが閾値電圧Ｖｃよりも低い場合、トランジスタＱ２、Ｑ３から成る差動対においては、トランジスタＱ３に流れる電流Ｉｂよりも、トランジスタＱ２に流れる電流Ｉａの方が大きくなる。このとき、抵抗Ｒ３の一端から引き出される電圧Ｖｄと、抵抗Ｒ４の一端から引き出される電圧Ｖｅとの関係は、Ｖｄ＞＞Ｖｅとなるため、トランジスタＱ８、Ｑ９のベース・エミッタ間電圧に差違が生じ、トランジスタＱ８に流れる電流よりもトランジスタＱ９に流れる電流の方が大きくなるが、カレントミラーを形成するトランジスタＱ８、Ｑ９は、互いに等しい電流を流そうとするため、過剰分の電流がトランジスタＱ１０を介してトランジスタＱ１１のベースに流れ込む。その結果、トランジスタＱ１１がオンして、異常保護信号Ｓ２がローレベルとされる。
【００６１】
一方、電源電圧Ｖｃｃの上昇に伴って、電圧信号Ｖｂが閾値電圧Ｖｃよりも高くなった場合、トランジスタＱ２、Ｑ３から成る差動対においては、トランジスタＱ２に流れる電流Ｉａよりも、トランジスタＱ３に流れる電流Ｉｂの方が大きくなる。このとき、抵抗Ｒ３の一端から引き出される電圧Ｖｄと、抵抗Ｒ４の一端から引き出される電圧Ｖｅとの関係は、Ｖｄ＜Ｖｅとなるため、トランジスタＱ９に流れる電流よりもトランジスタＱ８に流れる電流の方が大きくなるが、カレントミラーを形成するトランジスタＱ８、Ｑ９は、互いに等しい電流を流そうとするため、不足分の電流がトランジスタＱ１０を介してトランジスタＱ１１のベースから引き込まれる。その結果、トランジスタＱ１１がオフして、異常保護信号Ｓ２がハイレベルとされる。
【００６２】
なお、電圧信号Ｖａが電圧信号Ｖｂよりも低い場合の動作についても、上記と同様であり、上記した説明の中で、「電圧信号Ｖｂ」と記載されている箇所を「電圧信号Ｖａ」と読み替えればよい。
【００６３】
次に、コンパレータ１５３のヒステリシス動作について、詳細な説明を行う。
【００６４】
トランジスタＱ１のベース・エミッタ間電圧ＶＢＥａがトランジスタＱ３のベース・エミッタ間電圧ＶＢＥｂよりも大きいときには、トランジスタＱ１に流れる電流Ｉａが大きく、トランジスタＱ３に流れる電流Ｉｂが小さくなる。このとき、ｎ×Ｉｂは小さくなるので、電流Ｉａは、トランジスタＱ４に流れる電流Ｉｃとほぼ等しくなる。
【００６５】
一方、トランジスタＱ１のベース・エミッタ間電圧ＶＢＥａがトランジスタＱ３のベース・エミッタ間電圧ＶＢＥｂよりも小さいときには、トランジスタＱ１に流れる電流Ｉａが小さく、トランジスタＱ３に流れる電流Ｉｂが大きくなる。このとき、ｎ×Ｉａは小さくなるので、電流Ｉｂは、トランジスタＱ６に流れる電流Ｉｄとほぼ等しくなる。
【００６６】
以上より、Ｉｂ＝ｎ×Ｉａのとき、または、ｎ×Ｉｂ＝Ｉａのときに、差動対の両側で電流が釣り合う形となる。
【００６７】
上記の動作について、より詳細な説明を行う。
【００６８】
異常保護信号Ｓ２の論理がローレベルからハイレベルに切り替わる場合を考えると、下記の（１）式、及び、（２）式が成立する。
【００６９】
Ｉａ≧ｎ×Ｉｂ  …  （１）
Ｉｂ＝Ｉｒｅｆ−Ｉａ  …  （２）
【００７０】
なお、上記の（２）式に（１）式を代入して変形すると、下記の（３）式が得られる。
【００７１】
Ｉａ≧（ｎ／ｎ＋１）×Ｉｒｅｆ  …  （３）
【００７２】
また、上記の（２）式に（３）式を代入して変形すると、下記の（４）式が得られる。
Ｉｂ≦（１／ｎ＋１）×Ｉｒｅｆ  …  （４）
【００７３】
電流Ｉａと電流Ｉｂとの差を電圧信号Ｖａと閾値電圧Ｖｃとの差（すなわち、閾値電圧Ｖｃに対するヒステリシス幅ΔＶ）に換算すると、下記の（５）式が得られる。
【００７４】
ΔＶ＝ＶＢＥｂ−ＶＢＥａ
＝ＶＴ×ｌｎ（Ｉａ／Ｉｓ）−ＶＴ×ｌｎ（Ｉｂ／Ｉｓ）
＝ＶＴ×ｌｎ（Ｉａ／Ｉｂ）
＝ＶＴ×ｌｎ（ｎ）  …  （５）
【００７５】
なお、上記実施形態では、上側のスレッショルドレベルが閾値電圧Ｖｃ＋ΔＶとなり、下側の下側のスレッショルドレベルが閾値電圧Ｖｃ−ΔＶとなるように設計されたコンパレータ１５３（上下両側にヒステリシスが付与された構成）を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、上側及び下側のいずれか一方にのみヒステリシスが付与された構成を採用しても構わない。
【００７６】
また、上記の実施形態では、モータドライバＩＣの異常保護手段として、本発明に係る異常保護装置を用いた構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、例えば、大電流を取り扱うスイッチング電源ＩＣなど、様々なＩＣやＬＳＩの異常保護手段として、本発明に係る異常保護装置を用いることが可能である。
【００７７】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００７８】
図６は、コンパレータ１５３の別の一構成例を示す回路図である。
【００７９】
図６に示すように、本構成例のコンパレータ１５３は、Ｐチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタＰ１〜Ｐ５と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１〜Ｎ７と、定電流源Ｉ５、Ｉ６と、を有して成る。
【００８０】
定電流源Ｉ５の一端は、内部電圧ＶＲＥＧの印加端に接続されている。定電流源Ｉ５の他端（定電流出力端）は、トランジスタＰ１〜Ｐ３のソースにそれぞれ接続されている。トランジスタＰ１のゲートは、電圧信号Ｖａの印加端に接続されている。トランジスタＰ２のゲートは、電圧信号Ｖｂの印加端に接続されている。トランジスタＰ３のゲートは、閾値電圧Ｖｃの印加端に接続されている。トランジスタＰ１、Ｐ２のドレインは、いずれもトランジスタＮ１、Ｎ３のドレインにそれぞれ接続されている。トランジスタＰ３のドレインは、トランジスタＮ２、Ｎ４のドレインにそれぞれ接続されている。トランジスタＮ１、Ｎ２のゲートは、いずれもトランジスタＮ１のドレインに接続されている。トランジスタＮ３、Ｎ４のゲートは、いずれもトランジスタＮ４のドレインに接続されている。トランジスタＮ１〜Ｎ４のソースは、いずれも接地端に接続されている。トランジスタＮ１、Ｎ２のソース面積比、及び、トランジスタＮ３、Ｎ４のソース面積比は、それぞれ、１：ｎとされている。
【００８１】
トランジスタＰ４、Ｐ５のソースは、いずれも内部電圧ＶＲＥＧの印加端に接続されている。トランジスタＰ４、Ｐ５のゲートは、いずれもトランジスタＰ４のドレインに接続されている。トランジスタＰ４のドレインは、トランジスタＮ５のドレインに接続されている。トランジスタＰ５のドレインは、トランジスタＮ６のドレインに接続されている。トランジスタＮ５のゲートは、トランジスタＮ１、Ｎ３のドレインにそれぞれ接続されている。トランジスタＮ６のゲートは、トランジスタＮ２、Ｎ４のドレインにそれぞれ接続されている。トランジスタＮ５、Ｎ６のソースは、いずれも接地端に接続されている。定電流源Ｉ６の一端は、内部電圧ＶＲＥＧの印加端に接続されている。定電流源Ｉ６の他端（定電流出力端）は、トランジスタＮ７のドレインに接続されるとともに、異常保護信号Ｓ２の引出端として、ロジック回路１１（図６では不図示）にも接続されている。トランジスタＮ７のゲートは、トランジスタＮ６のドレインに接続されている。トランジスタＮ７のソースは、接地端に接続されている。
【００８２】
このように、本構成例のコンパレータ１５３は、バイポーラトランジスタではなく、ＭＯＳ電界効果トランジスタを用いて形成されている。
【００８３】
なお、図５で示すように、バイポーラトランジスタを用いた場合には、ＭＯＳ電界効果トランジスタを用いた場合に比べて、コンパレータ１５３のオフセットを低減することが可能となる。一方、図６で示すように、ＭＯＳ電界効果トランジスタを用いた場合には、バイポーラトランジスタを用いた場合に比べて、回路を微細化することが可能となる。
【００８４】
また、コンパレータ１５３にヒステリシスを付与する構成についても、図５の構成に限定されることなく、いかなる構成を採用しても構わない。例えば、図６の構成（いわゆるたすき掛け回路）を採用した場合、閾値電圧Ｖｃに対するヒステリシス幅ΔＶは、図５の構成と同様、先出の（５）式で算出される値となる。
【産業上の利用可能性】
【００８５】
本発明は、異常温度状態や低電圧状態を監視して異常保護信号を生成する異常保護装置の消費電力低減と回路規模縮小を実現する上で有用な技術である。
【図面の簡単な説明】
【００８６】
【図１】は、本発明に係る異常保護装置を備えたモータドライバＩＣの一実施形態を示すブロック図である。
【図２】は、異常保護回路１５の一構成例を示す回路図である。
【図３】は、異常保護回路１５の低電圧保護動作を説明するための図である。
【図４】は、異常保護回路１５の温度保護動作を説明するための図である。
【図５】は、コンパレータ１５３の一構成例を示す回路図である。
【図６】は、コンパレータ１５３の別の一構成例を示す回路図である。
【図７】は、異常保護装置の一従来例を示す回路図である。
【符号の説明】
【００８７】
１０    モータドライバＩＣ
１１    ロジック回路
１２    プリドライバ
１３    ドライバ
１４    過電流保護回路（ＯＣＰ）
１５    異常保護回路（ＵＶＬＯ＋ＴＳＤ）
１５１    温度検出部
１５２    低電圧検出部
１５３    コンパレータ
Ｉ１〜Ｉ６    定電流源
Ｄ１、Ｄ２    ダイオード
Ｒ１〜Ｒ５    抵抗
Ｑ１〜Ｑ３    ｐｎｐ型バイポーラトランジスタ
Ｑ４〜Ｑ１１    ｎｐｎ型バイポーラトランジスタ
Ｐ１〜Ｐ５    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１〜Ｎ７    Ｎチャネル型ＭＯＳ電界効果トランジスタ
【図１】
2009159800.tif 000003
【図２】
2009159800.tif 000004
【図３】
2009159800.tif 000005
【図４】
2009159800.tif 000006
【図５】
2009159800.tif 000007
【図６】
2009159800.tif 000008
【図７】
2009159800.tif 000009