(57)【要約】      （修正有）【課題】配線要素の抵抗を正確に測定することができる半導体集積回路およびその検査装置を提供する。【解決手段】端子１４〜１６、４１、４２を有する半導体パッケージ４０と、この半導体パッケージ４０に収納され、ＩＯパッド２５を有する半導体チップ５０からなり、接続要素を用いてＩＯパッド２５を対応する端子に接続する構成の半導体集積回路において、ＩＯパッド２５に流れる電流を変化させて、そのときのＩＯパッド２５の電圧と電流を測定することにより、接続要素の抵抗値を正確に測定できるようにした。断線には至らないが、フリップチップバンプの接合不良や微細配線の形成不良を検出することができるので、２次実装時のストレスや長期使用で発生する断線を事前に検出することができる。【選択図】図１
2009065037.tif 000002
【特許請求の範囲】
【請求項１】
端子を具備した半導体パッケージと、ＩＯパッドを具備し、前記半導体パッケージに内蔵された半導体チップで構成され、接続要素を用いて前記半導体パッケージの端子を対応するＩＯパッドに接続する半導体集積回路において、
前記ＩＯパッドに流れる電流を変化させる電流切り替え手段と、
前記ＩＯパッドの電圧を前記半導体パッケージの外部に取り出すバッファアンプと、
を具備したことを特徴とする半導体集積回路。
【請求項２】
前記電流切り替え手段は、前記半導体チップを過電圧から保護する保護素子、およびこの保護素子のオン、オフを制御する制御手段とからなることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記電流切り替え手段は、３ステートバッファまたはハイインピーダンス付き出力バッファであることを特徴とする請求項１記載の半導体集積回路。
【請求項４】
複数のＩＯパッドの電圧を切り替えて前記バッファアンプに入力する切り替え手段を具備したことを特徴とする請求項１乃至請求項３いずれかに記載の半導体集積回路。
【請求項５】
請求項１乃至請求項４いずれかに記載の半導体集積回路を検査する検査装置であって、
前記バッファアンプの出力電圧を測定する電圧測定部と、
前記半導体チップに電源を供給する定電圧源と、
前記ＩＯパッドに所定の電圧を供給する、出力電圧を可変できる可変電圧源と、
前記ＩＯパッドに流れる電流を測定する電流測定部と、
前記電流切り替え手段を制御する電圧制御部と、
を具備したことを特徴とする検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップのパッドと半導体パッケージの端子間の接続要素の抵抗を高精度で検査することができる半導体集積回路およびその検査装置に関するものである。
【背景技術】
【０００２】
図２に半導体集積回路の構成を示す。図２において、１０は半導体パッケージであり、端子１４〜１６を具備し、半導体チップ２０を収納している。半導体チップ２０には正電源を供給する正電源パッド２４、信号の入出力を行うＩＯパッド２５、負電源を供給する負電源パッド２６が形成されており、それぞれ接続要素で端子１４〜１６に接続されている。
【０００３】
一般的なＢＧＡ(Ball Grid Array)パッケージでは、接続要素として配線、ビア、フリップチップ用バンプ、ボンディングワイヤを用いる。１１〜１３はこれら接続要素の抵抗を表している。正常に製作された半導体集積回路では、抵抗１１〜１３は非常に小さい値になる。
【０００４】
半導体チップ２０は、内部回路２１、正保護素子２２、負保護素子２３、およびパッド２４〜２６で構成されている。正保護素子２２、負保護素子２３は、ＩＯパッドに過大電圧が印可されたときに、内部回路２１をこの過大電圧から保護する役割を果たし、通常ＭＯＳＦＥＴが用いられる。なお、通常ＩＯパッド２５は複数個存在するが、図２では簡略化するために１つのみ図示している。
【０００５】
正電源パッド２４、ＩＯパッド２５、負電源パッド２６は内部回路２１に接続される。また、正電源パッド２４とＩＯパッド２５との間には正保護素子２２が接続され、負電源パッド２６とＩＯパッド２５との間には負保護素子２３が接続されている。
【０００６】
このような半導体集積回路のパッド２４〜２６と端子１４〜１６間の接続はオープンテスト方法を用いて検査していた。オープンテスト方法は、図２に示すように、正電源パッド２４が接続される端子１４と、負電源パッド２６が接続される端子１６を接地して正保護素子２２と負保護素子２３をダイオードとして動作させ、電流源３０により端子１５に電流ＩSを流して、端子１５と共通電位点間の電圧を電圧計３１で測定する。
【０００７】
電流源３０によって端子１５から電流ＩSを引き出すと、電流は点線３２の経路を流れる。半導体集積回路１０が正常に製作されていると抵抗１２、１３の抵抗値は小さいので、これらの抵抗による電圧降下は無視できる。このため、電圧計３１は負保護素子２３のフォワード電圧を示す。端子１５、１６とパッド２５、２６の間の接続要素に異常があると、電圧計３１の示す電圧はフォワード電圧より大きくなり、異常があることがわかる。
【０００８】
電流源３０から端子１５に電流ＩSを注入すると、電流は点線３３の経路を流れる。電圧計３１を用いて端子１５の電圧を測定することにより、端子１５−パッド２５と端子１４−パッド２４間の接続要素に異常があるかどうかを検査できる。
【０００９】
【特許文献１】特開２００２−３１３８５９号公報
【特許文献２】特開２００６−０５８０７５号公報
【特許文献３】特開２００６−０８４１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような半導体集積回路の検査手法には次のような課題があった。最近の半導体集積回路は多ピン化、高密度化が進み、内部構造は微細化、複雑化している。そのため、半導体集積回路内部の接続要素の故障モードも多様化している。例えば、フリップチップバンプの接合不良や、微細配線の形成不良などによる故障では、初期段階では接続要素の抵抗値が小さくても、２次実装時とストレスや長期の動作で断線に至る場合がある。これらの不良品をパッケージ実装時に検出するためには、接続要素の抵抗値を高精度で測定しなければならない。
【００１１】
しかしながら、図２で説明した検査手法では、電圧計３１が測定する電圧は正、負保護素子２２、２３のフォワード電圧に接続要素の抵抗分の電圧降下を加算した値になり、抵抗値を正確に求めることはできないという課題があった。
【００１２】
電流源３０が吸い込む電流値をＩS、負保護素子２３のフォワード電圧をＶF、端子１５とＩＯパッド２５間の配線抵抗をＲIO、端子１６と負電源パッド２６間の配線抵抗をＲSS、電圧計３１の測定電圧をＶSとすると、
ＶS＝−（ＲIO＋ＲSS）・ＩS−ＶF
になる。この式から、
ＲIO＝−（ＶF＋ＶS）／ＩS−ＲSS
になり、電圧計３１の測定値Ｖｓから端子１５−ＩＯパッド２５間の抵抗分を求めることはできる。しかし、フォワード電圧ＶFは半導体プロセスの状態によって数十ｍＶ以上のばらつきがあるので、ＩSを数十ｍＡとしても１Ω程度の精度でしか測定することができない。また、上式には端子１６−負電源パッド２６間の抵抗値ＲSSが含まれるので、ＲIOのみの抵抗分を測定することができないという課題もあった。
【００１３】
従って本発明の目的は、配線要素の抵抗を正確に測定することができる半導体集積回路およびその検査装置を提供することにある。
【課題を解決するための手段】
【００１４】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
端子を具備した半導体パッケージと、ＩＯパッドを具備し、前記半導体パッケージに内蔵された半導体チップで構成され、接続要素を用いて前記半導体パッケージの端子を対応するＩＯパッドに接続する半導体集積回路において、
前記ＩＯパッドに流れる電流を変化させる電流切り替え手段と、
前記ＩＯパッドの電圧を前記半導体パッケージの外部に取り出すバッファアンプと、
を具備したものである。接続要素の抵抗値を正確に測定できる。
【００１５】
請求項２記載の発明は、請求項１記載の請求項１記載の発明において、
前記電流切り替え手段を、前記半導体チップを過電圧から保護する保護素子、およびこの保護素子のオン、オフを制御する制御手段で構成したものである。既存の保護素子を利用するので、構成が簡単になる。
【００１６】
請求項３記載の発明は、請求項１記載の発明において、
前記電流切り替え手段として、３ステートバッファまたはハイインピーダンス付き出力バッファを用いたものである。集積回路でよく用いるバッファを利用できる。
【００１７】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
複数のＩＯパッドの電圧を切り替えて前記バッファアンプに入力する切り替え手段を具備したものである。バッファアンプを兼用できるので、構成が簡単になる。
請求項５記載の発明は、
請求項１乃至請求項４いずれかに記載の半導体集積回路を検査する検査装置であって、
前記バッファアンプの出力電圧を測定する電圧測定部と、
前記半導体チップに電源を供給する定電圧源と、
前記ＩＯパッドに所定の電圧を供給する、出力電圧を可変できる可変電圧源と、
前記ＩＯパッドに流れる電流を測定する電流測定部と、
前記電流切り替え手段を制御する電圧制御部と、
を具備したものである。接続要素の抵抗を正確に測定できる。
【発明の効果】
【００１８】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４および５の発明によれば、ＩＯパッドに流れる電流を変化させて、このときのＩＯパッドの電圧および電流を測定することにより、このＩＯパッドの接続要素の抵抗を測定するようにした。
【００１９】
接続要素の抵抗値を正確に測定することができるので、フリップチップバンプの接合不良や微細配線の形成不良を検出することができる。そのため、２次実装時のストレスや長期間の使用で発生する断線を事前に検出することができるという効果がある。
【００２０】
また、ＩＯパッドに流れる電流を変化させる手段として保護素子を用いると、構成を大幅に簡単にすることができるという効果もある。
【発明を実施するための最良の形態】
【００２１】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る半導体集積回路およびその検査装置の一実施例を示す構成図である。なお、図２と同じ要素には同一符号を付し、説明を省略する。図１において、４０は半導体パッケージであり、端子１４〜１６、４１、４２を具備し、その内部に半導体チップ５０を収納している。半導体パッケージ４０と半導体チップ５０で半導体集積回路を構成している。
【００２２】
半導体チップ５０は、内部回路２１、正保護素子２２、負保護素子２３、正電源パッド２４、ＩＯパッド２５、負電源パッド２６、ＩＯパッド２５の電圧が入力されるバッファアンプ５１、このバッファアンプ５１の出力を半導体チップ外部に出力するためのテストパッド５３、負保護素子２３のゲートを正電源または負電源に接続するスイッチ部５２、このスイッチ部５２の制御信号が入力される制御パッド５４で構成されている。なお、バッファアンプ５１のゲインを１とする。
【００２３】
図２従来例では負保護素子２３のゲートは負電源に接続されているが、この実施例では、スイッチ部５２を操作することにより、正電源と負電源のいずれかに接続できるようになっている。スイッチ部５２は直列接続された２つのスイッチ５２ａおよび５２ｂで構成されている。スイッチ５２ａの一端は正電源側に接続され、スイッチ５２ｂの一端は負電源側に接続されている。また、スイッチ５２ａ、５２ｂの共通接続点は負保護素子２３のゲートに接続されている。スイッチ５２と負保護素子２３で電流切り替え手段を構成している。
【００２４】
半導体パッケージ４０には、端子４１と４２が追加されている。端子４１はテストパッド５３に接続され、端子４２は制御パッド５４に接続されている。
【００２５】
検査装置６０は、端子４１の電圧を測定する電圧測定部６１、端子１４に所定の電圧を印可する可変電圧源６４、端子１５に流れる電流を測定する電流測定部６３、端子４２に制御電圧を印加する電圧制御部６５で構成されている。なお、端子１６は共通電位点に接続される。
【００２６】
次に、この実施例の動作を説明する。定電圧源６２から電源が供給されているので、内部回路２１は動作状態になっている。最初に、電圧制御部６５によってスイッチ５２ａをオフ、５２ｂをオンに制御する。このため、負保護素子２３はオフ状態になる。可変電圧源６４を調整して、半導体チップが破壊しない程度の電圧を端子１５に供給する。このときの端子１５に流れる電流を電流測定部６３で測定し、端子４１の電圧、すなわちバッファアンプ５１の出力電圧を電圧測定部６１で測定する。
【００２７】
可変電圧源６４が端子１５に印可する電圧をＶS、電流測定部６３が測定した電流をＩ1、バッファアンプ５１の入力電圧をＶ1、配線抵抗１２の抵抗値をＲIOとすると、負保護素子２３はオフなので、下記（１）式が成立する。
ＶS−Ｖ1＝Ｉ1・ＲIO  ・・・・・・  （１）
【００２８】
バッファアンプ５１のオフセット電圧をＶOFS、電圧測定部６１の測定電圧をＶM1とすると、下記（２）式が成立する。
ＶM1＝Ｖ1＋ＶOFS  ・・・・・・  （２）
前記（２）式を（１）式に代入して整理すると、下記（３）式になる。
ＶS＝Ｉ1・ＲIO  ＋ＶM1−ＶOFS  ・・・・・・  （３）
【００２９】
次に、スイッチ５２ａをオン、５２ｂをオフにする。負保護素子２３のゲートには負電源が印加されるので、負保護素子２３はオン状態になる。端子１５にＶS電圧が印加されるように可変電圧源６４を調整し、このときの電圧測定部６１が測定する電圧をＶM2、電流測定部６３が測定する電流をＩ2とすると、前記（１）〜（３）式と同様にして、下記（４）式が得られる。
ＶS＝Ｉ2・ＲIO  ＋ＶM2−ＶOFS  ・・・・・・  （４）
【００３０】
この（３）式と（４）式からオフセット電圧ＶOFSを消去すると下記（５）式が得られ、配線抵抗ＲIOを正確に測定することができる。前述したように、配線抵抗を正確に測定すると微細配線の形成不良を検出することができ、２次実装時や長期使用で発生する断線を事前に予測することができる。
ＲIO＝（ＶM1−ＶM2）／（Ｉ2−Ｉ1）  ・・・・・・  （５）
【００３１】
なお、内部回路２１の内部インピーダンスが非常に高いと、内部回路２１に流入する電流を無視することができる。従って、負保護素子２３がオフのときは端子１５の経路に電流が流れず、前記（１）式の右辺は０になる。このため、負電源素子２３をオフにする測定を省略することができる。配線抵抗ＲIOは、前記（５）式にＩ1＝０して、
ＲIO＝（ＶM1−ＶM2）／Ｉ2＝（ＶS−ＶM2）／Ｉ2
で求めることができる。この場合、可変電源６４として出力電圧精度の高い電源を用いるか、別途可変電圧源６４の出力電圧ＶSを測定すればよい。
【００３２】
また、この実施例ではスイッチ５２を用いて負保護素子２３をオン、オフするようにしたが、ドライバアンプなどを用いてゲート電圧を変化させ、オン、オフさせるようにしてもよい。要は、負保護素子２３をオン、オフできる制御手段であればよい。また、図１の実施例は負保護素子２３をオン、オフさせるようにしたが、正保護素子２２をオン、オフさせるようにしてもよい。
【００３３】
また、この実施例では電流切り替え手段として保護素子２２または２３とスイッチ５２を用いたが、保護素子２２、２３を用いないで、他の要素を電流切り替え手段としてもよい。例えば、３ステートバッファやハイインピーダンス付き出力バッファを用いたり、抵抗とスイッチを直列に接続し、このスイッチをオン、オフさせ、また内部回路２１の一部を切り離して電流を変化させるようにしてもよい。要は、配線抵抗ＲIOに流れる電流を変化させて、そのときの電流及びバッファアンプ５１の出力電圧を測定するようにすればよい。
【００３４】
さらに、バッファアンプ５１の入力側にマルチプレクサ等の切り替え手段を設け、バッファアンプ５１に入力する信号を切り替えできるようにすれば、１つのバッファアンプで複数のＩＯ端子の配線抵抗を測定することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施例を示す構成図である。
【図２】従来の半導体集積回路の構成図である。
【符号の説明】
【００３６】
１１〜  １３  配線抵抗
１４〜１６、４１、４２  端子
２１  内部回路
２２  正保護素子
２３  負保護素子
２４  正電源パッド
２５  ＩＯパッド
２６  負電源パッド
４０  半導体パッケージ
５０  半導体チップ
５１  バッファアンプ
５２  スイッチ部
５２ａ、５２ｂ  スイッチ
５３  テストパッド
５４  制御パッド
６０  検査装置
６１  電圧測定部
６２  定電圧源
６３  電流測定部
６４  可変電圧源
６５  電圧制御部
【図１】
2009065037.tif 000003
【図２】
2009065037.tif 000004