(57)【要約】【課題】コスト削減してシフトレジスタが正常かどうかを判断することができる液晶パネルを提供する。【解決手段】本発明の液晶パネルは、クロック信号に同期して動作する複数段のレジスタ回路を有し、外部から入力される方向指示信号に応じてシフト方向を切り替える、シフトレジスタ９と、シフトレジスタ９のシフトが終了した後にシフトレジスタからの出力に応じて液晶パネル１から出力するデジタル信号のハイレベル側のレベルを低下させる、レベルダウン回路６と、を備えている【選択図】図１
2009210835.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切り替える、シフトレジスタと、
上記シフトレジスタのシフトが終了した後に上記シフトレジスタからの出力に応じて液晶パネルから出力するデジタル信号のハイレベル側のレベルを低下させる、レベルダウン部と、を備えていることを特徴とする液晶パネル。
【請求項２】
デジタル信号は、上記シフトレジスタのシフトが終了した後に上記シフトレジスタから出力される出力信号であることを特徴とする請求項１に記載の液晶パネル。
【請求項３】
上記シフトレジスタは、映像信号線を駆動する映像信号線駆動回路に備えられており、
上記シフトレジスタのシフトが終了した後に上記シフトレジスタから出力される出力信号がセット入力に入力され、かつ、上記クロック信号のうち走査信号線を選択するために用いる走査信号線クロック信号をリセット入力に入力する第１のＲＳフリップフロップを有し、
上記デジタル信号は、上記第１のＲＳフリップフロップから出力される出力信号であることを特徴とする請求項１に記載の液晶パネル。
【請求項４】
上記フリップフロップのうち、第ｎ−１段のフリップフロップからの出力がリセット入力に入力され、第ｎ＋１段のフリップフロップからの出力がリセット入力に入力される第２のＲＳフリップフロップと、
第ｍ−１（ｍ−１＞ｎ＋１）段のフリップフロップからの出力がセット入力に入力され、第ｍ＋１段からの出力がリセット入力に入力される第３のＲＳフリップフロップと、を有し、
上記デジタル信号は、上記第２のＲＳフリップフロップまたは第３のＲＳフリップフロップから出力される出力信号であることを特徴とする請求項１に記載の液晶パネル。
【請求項５】
上記レベルダウン部は、上記シフトレジスタの動作が正常かどうかを上記パルス信号に基づき判断する制御部を駆動するための電源に接続されていることを特徴とする、請求項１から４までのいずれか１項に記載の液晶パネル。
【請求項６】
上記レベルダウン部は、互いに電位が異なる２点を両端とする直列接続されたスイッチから構成されており、上記電源は、上記の２点のうち、高電位側の点に接続されていることを特徴とする請求項５に記載の液晶パネル。
【請求項７】
請求項１から６までのいずれか１項に記載の液晶パネルと、
上記シフトレジスタの動作が正常かどうかを上記パルス信号に基づき判断する制御部と、を備えていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向にシフト可能なシフトレジスタを備えた、液晶パネルおよび液晶表示装置に関するものである。
【背景技術】
【０００２】
従来、双方向のシフトパルスを出力可能な双方向シフトレジスタが知られている。また、双方向シフトレジスタが正常に動作しているかを検出するため、検出用信号を出力可能な構成の双方向シフトレジスタも知られている。
【０００３】
特許文献１では、図１２に示すように、シフトレジスタにおけるシフト終了後に出力するシフト終了信号の液晶コントロールＩＣ側へ出力する前に、高電圧電源ＶＤＤにて信号を増幅していた。これにより、特許文献１の技術によれば、シフトレジスタの出力端から液晶コントロールＩＣまでの距離が長い場合でも出力の歪を小さくしていた。
【特許文献１】特開２００４−１１８０１４号公報（平成１６年４月１５日  公開）
【特許文献２】特開２００５−２５１５１号公報（平成１７年１月２７日  公開）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のように、液晶パネルから出力する信号を高電圧電源ＶＤＤにより増幅してしまうと、液晶コントロールＩＣにて検査する検査信号の信号の電圧レベルが高くなってしまい、液晶コントロールＩＣを高耐圧のものにするか、若しくは、液晶パネルと液晶コントロールＩＣとの間にレベルダウン回路を設ける必要があり、コストが高くなる、という問題があった。
【０００５】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、コスト削減してシフトレジスタが正常かどうかを判断することができる液晶パネルおよび液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の液晶パネルは、上記の課題を解決するために、クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切り替える、シフトレジスタと、上記シフトレジスタのシフトが終了した後に上記シフトレジスタからの出力に応じて液晶パネルから出力するデジタル信号のハイレベル側のレベルを低下させる、レベルダウン部と、を備えていることを特徴としている。
【０００７】
上記シフトレジスタは、シフト方向を方向指示信号に応じて切り替えることが可能な、いわゆる双方向シフトレジスタである。本発明の液晶パネルでは、シフト終了後に出力するデジタル信号のハイレベル側のレベルを低下させるレベルダウン部を備えている。このレベルダウン部によりハイレベル側のレベルが低下したデジタル信号に基づき、シフトレジスタが正常か否かを外部の制御部が判断する。このとき、デジタル信号のハイレベル側のレベルを低下させることにより、制御部を高耐圧のものにしたり、液晶パネルと制御部との間にデジタル信号のハイレベル側のレベルを低下させる回路を別に設けたりする必要が無く、コストダウンを図ることができる。
【０００８】
また、本発明の液晶パネルでは、デジタル信号は、上記シフトレジスタのシフトが終了
した後に上記シフトレジスタから出力される出力信号であることが好ましい。
【０００９】
また、本発明の液晶パネルでは、上記シフトレジスタは、映像信号線を駆動する映像信号線駆動回路に備えられており、上記シフトレジスタのシフトが終了した後に上記シフトレジスタから出力される出力信号がセット入力に入力され、かつ、上記クロック信号のうち走査信号線を選択するために用いる走査信号線クロック信号をリセット入力に入力する第１のＲＳフリップフロップを有し、上記デジタル信号は、上記第１のＲＳフリップフロップから出力される出力信号であることが好ましい。
【００１０】
上記構成によれば、映像信号線駆動回路に設けられたシフトレジスタからのシフト終了後のパルス信号をセット入力に入力し、走査信号線クロック信号をリセット入力に入力する第１のＲＳフリップフロップを備えている。そのため、液晶パネルから出力するレベルダウンの対象となる信号のハイレベル期間を、シフトレジスタから直接出力される信号よりも長くすることができ、より正確にシフトレジスタの検出を行うことができる。
【００１１】
また、本発明の液晶パネルでは、上記フリップフロップのうち、第ｎ−１段のフリップフロップからの出力がリセット入力に入力され、第ｎ＋１段のフリップフロップからの出力がリセット入力に入力される第２のＲＳフリップフロップと、第ｍ−１（ｍ−１＞ｎ＋１）段のフリップフロップからの出力がセット入力に入力され、第ｍ＋１段からの出力がリセット入力に入力される第３のＲＳフリップフロップと、を有し、上記デジタル信号は、上記第２のＲＳフリップフロップまたは第３のＲＳフリップフロップから出力される出力信号であることが好ましい。
【００１２】
上記構成によれば、液晶パネルは、第ｎ−１段のフリップフロップからの出力がリセット入力に入力され、第ｎ＋１段のフリップフロップからの出力がリセット入力に入力される第２のＲＳフリップフロップと、第ｍ−１（ｍ−１＞ｎ＋１）段のフリップフロップからの出力がセット入力に入力され、第ｍ＋１段からの出力がリセット入力に入力される第３のＲＳフリップフロップと、を有している。また、レベルダウンの対象となるデジタル信号としてこれらのＲＳフリップフロップから出力を用いている。そのため、このデジタル信号のハイレベル期間を、１つのフリップフロップからの出力を液晶パネルから出力するデジタル信号として用いた場合よりも長くすることができ、より正確にシフトレジスタの検出を行うことができる。
【００１３】
また、本発明の液晶パネルでは、上記レベルダウン部は、上記シフトレジスタの動作が正常かどうかを上記パルス信号に基づき判断する制御部を駆動するための電源に接続されていることが好ましい。
【００１４】
また、本発明の液晶パネルでは、上記レベルダウン部は、互いに電位が異なる２点を両端とする直列接続されたスイッチから構成されており、上記電源は、上記の２点のうち、高電位側の点に接続されていることが好ましい。
【００１５】
本発明の液晶表示装置は、上記いずれかの液晶パネルと、上記シフトレジスタの動作が正常かどうかを上記パルス信号に基づき判断する制御部と、を備えていることが好ましい。
【発明の効果】
【００１６】
本発明の液晶パネルは、以上のように、クロック信号に同期して動作する複数段のフリップフロップを有し、外部から入力される方向指示信号に応じてシフト方向を切り替える、シフトレジスタと、上記シフトレジスタのシフトが終了した後に上記シフトレジスタからの出力に応じて液晶パネルから出力するデジタル信号のハイレベル側のレベルを低下さ
せる、レベルダウン部と、を備えている。したがって、コスト削減してシフトレジスタが正常かどうかを判断することができる液晶パネルを提供することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の一実施の形態について説明する。
【００１８】
〔構成〕
本実施の形態の液晶表示装置は、図２に示すように、液晶パネル１、および液晶コントロールＩＣ（制御部）２を備えている。
【００１９】
液晶パネル１は、表示部３、ソースドライバ（映像信号線駆動回路）４、ゲートドライバ（走査信号線駆動回路）５、第１のレベルダウン回路（レベルダウン部）６、および第２のレベルダウン回路（レベルダウン部）７を備えている。
【００２０】
本実施の形態の液晶表示装置は、ソースドライバ４およびゲートドライバ５のそれぞれの内部に設けられた後述するシフトレジスタが正常に動作しているか否かを検出することを目的としている。つまり、図２に示すソースドライバ４からの第１のシフト終了信号（シフト終了後に出力されるパルス信号）ＡＤＯＵＴおよびゲートドライバ５からの第２のシフト終了信号（シフト終了後に出力されるパルス信号）ＧＤＯＵＴの波形が正常に出ているかを液晶コントロールＩＣ２にて監視する。液晶コントロールＩＣ２は、監視の結果、第１のシフト終了信号ＡＤＯＵＴ（および／または第２のシフト終了信号ＧＤＯＵＴ）に問題があれば、液晶パネル１が正常に動作するための制御信号をソースドライバ４（および／またはゲートドライバ５）へ供給する。
【００２１】
ソースドライバ４は、図１に示すように、シフトレジスタ９と、バッファ３０と、検査信号切替部１０と、を備えている。
【００２２】
シフトレジスタ９は、図３に示すように、この順に配置されたレジスタ回路（複数段のフリップフロップ）ＳＲ１、ＳＲ２、…、ＳＲ（ｎ）を備えている。レジスタ回路ＳＲ１およびレジスタ回路ＳＲ（ｎ）は、シフトレジスタ９の両端に配置されている。各レジスタ回路ＳＲ１、ＳＲ２、…、ＳＲ（ｎ）は、ソース線クロック信号（クロック信号）ＳＣＫおよびＳＣＫＢと、データ線スタートパルス信号ＳＳＰとに基づき、各レジスタ回路ＳＲ１、ＳＲ２、…、ＳＲ（ｎ）に対応する各ソース線ＳＬ１、ＳＬ２…、ＳＬ（ｎ）に対してパルス信号を出力する。なお、ソース線クロック信号ＳＣＫおよびＳＣＫＢは互いに反転した信号である。
【００２３】
バッファ３０は、図１に示すように、シフトレジスタ９の後段に、各レジスタ回路ＳＲ１、ＳＲ２、…、ＳＲ（ｎ）に対応して設けられており、各レジスタ回路ＳＲ１、ＳＲ２、…、ＳＲ（ｎ）からのパルス信号を増幅する。
【００２４】
ソースドライバ４には、図１および３に示すように、互いに反転したスキャン方向切替信号ＬＲ・ＬＲＢが入力されており、これらの信号により、レジスタ回路ＳＲ１→レジスタ回路ＳＲ（ｎ）へのシフト方向と、レジスタ回路ＳＲ（ｎ）→レジスタ回路ＳＲ１へのシフト方向とを互いに切り替えられる。つまり、本実施の形態のシフトレジスタ９は、双方向のシフトパルスを出力可能な双方向シフトレジスタである。
【００２５】
検査信号切替部１０は、図１および３に示すように、２つのＣＭＯＳ型のアナログスイッチ３１および３２を備えている。アナログスイッチ３１は、ソース線ＳＬ１上に配置されており、このアナログスイッチ３１がオンすることにより、レジスタ回路ＳＲ１から出力されたパルス信号がバッファ２０およびレベルダウン回路６へ出力される。一方、アナ
ログスイッチ３２は、ソース線ＳＬ（ｎ）上に配置されており、このアナログスイッチ３２がオンすることにより、レジスタ回路ＳＲ（ｎ）から出力されたパルス信号がバッファ２０およびレベルダウン回路６へ出力される。
【００２６】
スキャン方向切替信号ＬＲがＨｉｈｇのとき、すなわち、スキャン方向切替信号ＬＲＢがＬｏｗのときには、レジスタ回路ＳＲ（ｎ）が最終出力段となり、アナログスイッチ３２がオン、アナログスイッチ３１がオフし、ソース線ＳＬ（ｎ）からの出力が第１のシフト終了信号ＡＤＯＵＴとしてバッファ２０およびレベルダウン回路６へ出力される。一方、スキャン方向切替信号ＬＲがＬｏｗのとき、すなわち、スキャン方向切替信号ＬＲＢがＨｉｇｈのときには、レジスタ回路ＳＲ１が最終出力段となり、アナログスイッチ３１がオン、アナログスイッチ３２がオフし、ソース線ＳＬ１からの出力が第１のシフト終了信号ＡＤＯＵＴとしてバッファ２０およびレベルダウン回路６へ出力される。
【００２７】
バッファ２０は、検査信号切替部１０からのシフト終了信号ＡＤＯＵＴを整形する。同時に、バッファ２０は、シフト終了信号ＡＤＯＵＴのＨｉｇｈとＬｏｗを反転させる。
【００２８】
レベルダウン回路６は、バッファ２０により整形されたシフト終了信号ＡＤＯＵＴのＨｉｇｈのレベル（パルス信号のハイレベル側のレベル）をレベルダウンさせる。つまり、レベルダウン回路６は、バッファ２０により整形された第１のシフト終了信号ＡＤＯＵＴのＨｉｇｈの電圧レベルを低下させる。
【００２９】
このレベルダウン回路６は、図１に示すように、２つのＣＭＯＳ型のアナログスイッチを直列に接続して構成されている。より具体的には、一端が低電圧電源ＶＣＣに接続されたＰチャネルトランジスタ（Pch Tr）と一端がグランド電位に接続されたＮチャネルトランジスタ（Nch Tr）とが直列に接続されて構成されている。また、Ｐチャネルトランジスタの他端およびＮチャネルトランジスタの他端は、液晶コントロールＩＣ２と接続されている。さらに、ＰチャネルトランジスタとＮチャネルトランジスタのゲートにバッファ２０により整形された第１のシフト終了信号ＡＤＯＵＴが入力されている。ここで、この低電圧電源ＶＣＣは、液晶コントロールＩＣ２の内部の回路で生成されているか、または、別の電源から供給されており、液晶コントロールＩＣ２を駆動するための電源と同じ電源である。
【００３０】
このように構成されたレベルダウン回路６は、バッファ２０から出力された第１のシフト終了信号ＡＤＯＵＴがＨｉｇｈのとき、Ｐチャネルトランジスタがオン（Ｎチャネルトランジスタがオフ）し、第１のシフト終了信号ＡＤＯＵＴのＨｉｇｈをレベルダウンして、このレベルダウンした信号（ＡＤＯＵＴＺ）を液晶コントロールＩＣ２側へ出力する。一方、このレベルダウン回路６は、バッファ２０から出力された第１のシフト終了信号ＡＤＯＵＴがＬｏｗのとき、Ｎチャネルトランジスタがオン（Ｐチャネルトランジスタがオフ）し、第１のシフト終了信号ＡＤＯＵＴの電圧レベルがグランドレベルとして液晶コントロールＩＣ２側へ出力する。
【００３１】
〔ソースドライバの動作〕
次に、ソースドライバ４から第１のレベルダウン回路６までの動作について図４に示すタイミングチャートを用いて説明する。
【００３２】
ここでは、スキャン方向切替信号ＬＲがＨｉｇｈであるとして説明する。つまり、シフトレジスタ９が、レジスタ回路ＳＲ１→レジスタ回路ＳＲ（ｎ）へシフトして動作する場合について説明する。
【００３３】
まず、データ線スタートパルス信号ＳＳＰの入力をトリガとして、データ線クロック信
号ＳＣＫおよびＳＣＫＢの立ち下がりに同期させてソース線ＳＬ１、ＳＬ２、…、ＳＬ（ｎ）のパルス信号を立ち上げる。より具体的には、ソース線ＳＬ１、ＳＬ３、…などの奇数番目のソース線のパルスは、データ線クロック信号ＳＣＫの立ち下がりに同期して立ち上がる。また、ソース線ＳＬ２、ＳＬ４、…などの偶数番目のソース線のパルスは、データクロック信号ＳＣＫＢの立ち下がりに同期して立ち上がる。
【００３４】
これにより、ソース線ＳＬ１、ＳＬ２、ＳＬ３、…のパルス信号が順次立ち上がる。最終出力段である、レジスタ回路ＳＲ（ｎ）からの出力がバッファ２０および第１のレベルダウン回路６へ出力される。第１のレベルダウン回路６は、この第１のシフト終了信号ＡＤＯＵＴのＨｉｇｈをダウンさせた後、液晶ＩＣコントローラ２へ出力する。
【００３５】
次に、ゲートドライバ５およびその後段の構成および動作について説明する。
【００３６】
図１の構成図は、ゲートドライバ５にも同様にあてはめることができる。ゲートドライバ５、後段に設けたバッファ４０、第２のレベルダウン回路７、およびそれらの内部構成における参照符号は、かっこ書きにて示されている。つまり、図１に示すように、ゲートドライバ５は、シフトレジスタ２５と、バッファ５０と、検査信号切替部２６とを備えている。さらに、シフトレジスタ２５は、図５に示すように、この順に配置されたレジスタ回路ＳＲ１、ＳＲ２、…、ＳＲ（ｍ−１）、ＳＲ（ｍ）、ＳＲ（ｍ＋１）を備えている。レジスタ回路ＳＲ１およびレジスタ回路ＳＲ（ｍ＋１）は、シフトレジスタ２５の両端に配置されている。各レジスタ回路ＳＲ１、ＳＲ２、…、ＳＲ（ｍ−１）、ＳＲ（ｍ）、ＳＲ（ｍ＋１）は、ゲート線クロック信号ＧＣＫ１およびＧＣＫ２と、ゲート線スタートパルス信号ＧＳＰとに基づき、各レジスタ回路ＳＲ１、ＳＲ２、…、ＳＲ（ｍ−１）、ＳＲ（ｍ）、ＳＲ（ｍ＋１）に対応する各ゲート線ＧＬ１、…ＧＬ（ｍ＋１）に対してパルス信号を出力する。なお、ゲート線クロック信号ＧＣＫ１およびＧＣＫ２は、同周期であり、互いに交互に立ち上がるクロック信号である。
【００３７】
ゲートドライバ５には、図１および５に示すように、互いに反転したスキャン方向切替信号ＵＤ・ＵＤＢが入力されており、これらの信号により、レジスタ回路ＳＲ１→レジスタ回路ＳＲ（ｍ）へのシフト方向と、レジスタ回路ＳＲ（ｍ）→レジスタ回路ＳＲ１へのシフト方向とを互いに切り替えられる。つまり、本実施の形態のシフトレジスタ２５は、双方向のシフトパルスを出力可能な双方向シフトレジスタである。
【００３８】
さらに、検査信号切替部２６は、図１および図５に示すように、２つのＣＭＯＳ型のアナログスイッチ３３および３４を備えている。アナログスイッチ３３は、ゲート線ＧＬ１上に配置されており、このアナログスイッチ３３がオンすることにより、レジスタ回路ＳＲ１から出力されたパルス信号がバッファ４０および第２のレベルダウン回路７へ出力される。一方、アナログスイッチ３４は、ゲート線ＧＬ（ｍ）上に配置されており、このアナログスイッチ３４をオンすることにより、レジスタ回路ＳＲ（ｍ）から出力されたパルス信号がバッファ４０および第２のレベルダウン回路７へ出力される。
【００３９】
〔ゲートドライバの動作〕
次に、上記のゲートドライバ５から第２のレベルダウン回路７までの動作について図６に示すタイミングチャートを用いて説明する。
【００４０】
ここでは、スキャン方向切替信号ＵＤがＨｉｇｈであるとして説明する。つまり、シフトレジスタ２５が、レジスタ回路ＳＲ１→レジスタ回路ＳＲ（ｍ）へシフトして動作する場合について説明する。
【００４１】
まず、ゲート線スタートパルス信号ＧＳＰの入力をトリガとして、ゲート線クロック信
号ＧＣＫ１およびＧＣＫ２の立ち下がりに同期させてゲート線ＧＬ１、ＧＬ２、…、ＧＬ（ｍ）のパルス信号を立ち上げる。より具体的には、ゲート線ＧＬ１、ＳＬ３、…などの奇数番目のソース線のパルスは、ゲート線クロック信号ＧＣＫ１の立ち下がりに同期して立ち上がる。また、ゲート線ＧＬ２、ＧＬ４、…などの偶数番目のソース線のパルスは、ゲートクロック信号ＧＣＫ２の立ち下がりに同期して立ち上がる。
【００４２】
これにより、ゲート線ＧＬ１、ＧＬ２、ＧＬ３、…のパルス信号が順次立ち上がる。最終出力段である、レジスタ回路ＳＲ（ｍ）からの出力がバッファ４０および第２のレベルダウン回路７へ出力される。第２のレベルダウン回路７は、この第１のシフト終了信号ＧＤＯＵＴのＨｉｇｈをダウンさせた後、液晶ＩＣコントローラ２へ出力する。
【００４３】
〔作用・効果〕
以上の構成により、液晶パネル内で検査信号（第１のシフト終了信号ＡＤＯＵＴ）を低電圧に変換することができる。これにより、液晶コントロールＩＣを低耐圧のものにすることができ、コストを削減することができる。さらに、液晶パネル内で低電圧に変換しているため、液晶パネルと液晶コントロールＩＣとの間に別途低電圧に変換するための回路を設ける必要も無く、更なるコストダウンを図ることができる。
【００４４】
なお、本実施の形態の構成は、上記した構成に限定されず、次のような構成でもよい。
【００４５】
〔第１のレベルダウン回路６および第２のレベルダウン回路７のバリエーション〕
上記の第１のレベルダウン回路６および第２のレベルダウン回路７は、上記の通り、低電圧電源ＶＣＣに接続されたＰチャネルトランジスタと、グランド電位に接続されたＮチャネルトランジスタとにより構成されている。しかしながら、このようなハーフブリッジ回路に限定されず、図７に示すようなフルブリッジ回路でもよい。
【００４６】
つまり、低電圧電源ＶＣＣ側に上記のＰチャネルトランジスタに加えて、Ｎチャネルトランジスタを設け、さらに、グランド電位側にＮチャネルトランジスタに加えてＰチャネルトランジスタを設けてもよい。これら低電圧電源ＶＣＣに接続されたＮチャネルトランジスタおよびグランド電位に接続されたＰチャネルトランジスタのゲートには、検査信号切替部１０（２６）からの出力がバッファ２０（４０）を介さずに直接入力される。つまり、図１に示すＰチャネルトランジスタおよびＮチャネルトランジスタとはＨｉｇｈ、Ｌｏｗが反転した信号がこれら低電圧電源ＶＣＣに接続されたＮチャネルトランジスタおよびグランド電位に接続されたＰチャネルトランジスタのゲートに入力される。
【００４７】
第１のレベルダウン回路６および第２のレベルダウン回路７を図７に示す構成とすることにより、レベルダウンする電圧ＶＣＣが低くなっても（Ｐｃｈトランジスタの閾値以下になっても）ＮｃｈトランジスタはＯＮすることが出来るので、レベルダウン回路の動作可能範囲が大きくなる、という効果を奏する。
【００４８】
また、ソースドライバ４から第１のレベルダウン回路６までの構成は、図３に示す構成に限らず、図８に示すような構成でもよい。より具体的には、この構成では、図３に示す構成とは異なり、検査信号切替部１０とバッファ２０との間にＲＳフリップフロップ（第１のＲＳフリップフロップ）２２およびバッファ２１が設けられている。図８に示すように、ＲＳフリップフロップ２２の入力Ｓには、検査信号切替部１０からの出力が入力されており、ＲＳフリップフロップ２２の入力Ｒには、ゲート線クロック信号ＧＣＫ１（２）が、バッファ２１を介して入力されている。図８におけるその他の構成については、図３に示す構成と同一である。
【００４９】
この図８に示すソースドライバ４から第１のレベルダウン回路６までの動作について、
図９に示すタイミングチャートを用いて説明する。
【００５０】
図９に示すタイミングチャートでは、データ線スタートパルス信号ＳＳＰ、データ線クロック信号ＳＣＫ、データクロック信号ＳＣＫＢ、ソース線ＳＬ１、ＳＬ２、ＳＬ３、…のパルス信号、ゲート線クロック信号ＧＣＫ１／ＧＣＫ２、ＧＣＫ２／ＧＣＫ１については、図４に示すタイミングチャートと同一である。一方、第１のシフト終了信号ＡＤＯＵＴは、ソース線ＳＬ（ｎ）のパルス信号の立ち上がりのタイミング（時刻ｔ１）に同期して立ち上がり、ゲート線のパルス信号の立下りのタイミング（時刻ｔ２）に同期して立ち下がる。
【００５１】
なお、ここでは、図４と同様に、レジスタ回路ＳＲ１→レジスタ回路ＳＲ（ｎ）へシフトする場合についての動作説明であり、もちろんレジスタ回路ＳＲ（ｎ）→レジスタ回路ＳＲ１へシフトしてもよい。この場合には、図示しないが、第１のシフト終了信号ＡＤＯＵＴは、ソース線ＳＬ１のパルス信号の立ち上がりのタイミングに同期して立ち上がり、ゲート線のパルス信号の立下りのタイミングに同期して立ち下がる。
【００５２】
また、ゲートドライバ５の構成は、図５に示す構成に限らず、図１０に示すような構成でもよい。より具体的には、この構成では、図１０に示すように、シフトレジスタ２５と検査信号切替部２６との間に２つのＲＳフリップフロップ（第２のＲＳフリップフロップ）２７およびＲＳフリップフロップ（第３のＲＳフリップフロップ）２８が設けられている。ＲＳフリップフロップ２７は、入力Ｓにレジスタ回路ＳＲ３からの出力が入力されており、入力Ｒにはレジスタ回路Ｒ１からの出力が入力されている。また、ＲＳフリップフロップ２８は、入力Ｓにレジスタ回路ＳＲ（ｍ−１）からの出力が入力されており、入力Ｒにレジスタ回路ＳＲ（ｍ＋１）からの出力が入力されている。ここで、レジスタ回路ＳＲ１が特許請求の範囲に記載の第ｎ−１段のフリップフロップであり、レジスタ回路ＳＲ３が特許請求の範囲に記載の第ｎ＋１段のフリップフロップである。
【００５３】
この図１０に示すゲートドライバ５から第２のレベルダウン回路７までの動作について、図１１に示すタイミングチャートを用いて説明する。
【００５４】
図１１に示すタイミングチャートでは、ゲート線スタートパルス信号ＧＳＰ、ゲート線クロック信号ＧＣＫ１、ゲート線クロック信号ＧＣＫ２、ゲート線ＧＬ１、ＧＬ２、ＧＬ３、…のパルス信号については、図６に示すタイミングチャートと同一である。一方、第２のシフト終了信号ＧＤＯＵＴは、ゲート線ＧＬ（ｍ−１）のパルス信号の立ち上がりのタイミング（時刻ｔ３）に同期して立ち上がり、ゲート線ＧＬ（ｍ＋１）のパルス信号の立ち上がりのタイミング（時刻ｔ４）に同期して立ち下がる。
【００５５】
なお、ここでは、図６と同様に、レジスタ回路ＳＲ１→レジスタ回路ＳＲ（ｍ）へシフトする場合についての動作説明であり、もちろんレジスタ回路ＳＲ（ｍ）→レジスタ回路ＳＲ１へシフトしてもよい。この場合には、図示しないが、第２のシフト終了信号ＧＤＯＵＴは、レジスト回路ＳＲ３のパルス信号の立ち上がりのタイミングに同期して立ち上がり、レジスト回路ＳＲ１のパルス信号の立ち上がりのタイミングに同期して立ち下がる。
【００５６】
なお、図１０に示す構成では、ゲートドライバ５の内部構成について説明したが、これに限らず、ソースドライバ４の内部構成に採用してもよい。
【００５７】
なお、上記では、例えば、図３においてレジスト回路ＳＲ１→レジスト回路ＳＲ（ｎ）へのシフト、レジスト回路ＳＲ（ｎ）→レジスト回路ＳＲ１へのシフトについて説明した。つまり、シフトレジスタの一端から他端までシフトする場合について説明した。しかしながら、これに限らず、ある一部のレジスタ回路をシフトさせてもよい。
【産業上の利用可能性】
【００５８】
本発明は、液晶パネルを備えた携帯電話、テレビ受像機などに用いることができる。
【図面の簡単な説明】
【００５９】
【図１】本実施の形態の液晶パネルの概略構成を示す回路図である。
【図２】本実施の形態の液晶表示装置の概略構成を示すブロック図である。
【図３】本実施の形態の液晶パネルの概略構成を示す回路図である。
【図４】図３に示す液晶パネルを用いた場合のタイミングチャートである。
【図５】図３とは別の本実施の形態の液晶パネルの概略構成を示す回路図である。
【図６】図５に示す液晶パネルを用いた場合のタイミングチャートである。
【図７】図１と別の本実施の形態の液晶パネルの概略構成を示す回路図である。
【図８】図３および図５とは別の本実施の形態の液晶パネルの概略構成を示す回路図である。
【図９】図８に示す液晶パネルを用いた場合のタイミングチャートである。
【図１０】図３、図５および図８とは別の本実施の形態の液晶パネルの概略構成を示す回路図である。
【図１１】図１０に示す液晶パネルを用いた場合のタイミングチャートである。
【図１２】従来の液晶パネルの構成を示す回路図である。
【符号の説明】
【００６０】
４      ソースドライバ（映像信号線駆動回路）
５      ゲートドライバ（走査信号線駆動回路）
６      第１のレベルダウン回路（レベルダウン部）
７      第２のレベルダウン回路（レベルダウン部）
９      シフトレジスタ
２２    ＲＳフリップフロップ（第１のＲＳフリップフロップ）
２５    シフトレジスタ
２７    ＲＳフリップフロップ（第２のＲＳフリップフロップ）
２８    ＲＳフリップフロップ（第３のＲＳフリップフロップ）
【図１】
2009210835.tif 000003
【図２】
2009210835.tif 000004
【図３】
2009210835.tif 000005
【図４】
2009210835.tif 000006
【図５】
2009210835.tif 000007
【図６】
2009210835.tif 000008
【図７】
2009210835.tif 000009
【図８】
2009210835.tif 000010
【図９】
2009210835.tif 000011
【図１０】
2009210835.tif 000012
【図１１】
2009210835.tif 000013
【図１２】
2009210835.tif 000014