(57)【要約】【課題】周辺温度や使用環境に依らずに安定したブレークダウン電圧を与え得るサージ保護素子を提供する。【解決手段】サージ保護素子１０は、第１の導電型の不純物を含むベース領域２１と、第２の導電型の不純物を含む第１半導体領域２３と、第２の導電型と同じ導電型の不純物を含む第２半導体領域２４と、この第２半導体領域２４よりも低い不純物濃度を有する高抵抗領域２２とを有する。第１半導体領域２３はベース領域２１の上面側で接合され、第２半導体領域２４はベース領域２１の下面側で接合されている。高抵抗領域２２は、ベース領域２１および第２半導体領域２４の双方に電気的に接続されている。【選択図】図１
2009252889.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の不純物を含むベース領域と、
前記ベース領域と上面側で接合され、かつ前記第１の導電型とは異なる第２の導電型の不純物を含む第１半導体領域と、
前記ベース領域と下面側で接合され、かつ前記第２の導電型と同じ導電型の不純物を含む第２半導体領域と、
前記ベース領域および前記第２半導体領域の双方に電気的に接続され、前記第２の導電型と同じ導電型の不純物を含み、かつ前記第２半導体領域よりも低い不純物濃度を有する高抵抗領域と、
前記第１半導体領域と電気的に接続された第１電極端子と、
前記第２半導体領域と電気的に接続された第２電極端子と、
を有することを特徴とするサージ保護素子。
【請求項２】
請求項１記載のサージ保護素子であって、前記高抵抗領域は、前記ベース領域、前記第２半導体領域および前記第１半導体領域のいずれにも電気的に接続されていることを特徴とするサージ保護素子。
【請求項３】
請求項１または２記載のサージ保護素子であって、前記第１半導体領域、前記ベース領域および前記第２半導体領域は、直列接続されることによるバイポーラトランジスタ構造を有することを特徴とするサージ保護素子。
【請求項４】
請求項３記載のサージ保護素子であって、
前記第１半導体領域、前記ベース領域および前記第２半導体領域は、半導体基板内に当該半導体基板の深さ方向に沿って順次形成されており、
前記第１半導体領域は、前記半導体基板の一方の主面近傍において前記ベース領域の一部に囲まれるように形成されており、
前記ベース領域の当該一部は、前記半導体基板の当該一方の主面近傍において前記第２半導体領域の一部に囲まれるように形成されており、
前記高抵抗領域は、前記半導体基板の当該一方の主面近傍において、前記ベース領域の当該一部に接合され、かつ前記第１半導体領域と前記第２半導体領域との間に形成されていることを特徴とするサージ保護素子。
【請求項５】
請求項３記載のサージ保護素子であって、
前記第２電極端子と前記第２半導体領域との間に介在し、かつ前記第２の導電型と同じ導電型の不純物を含む半導体基板をさらに有し、
前記第２半導体領域は、前記半導体基板上にエピタキシャル成長されたエピタキシャル層内に形成されていることを特徴とするサージ保護素子。
【請求項６】
請求項５記載のサージ保護素子であって、
前記第１半導体領域、前記ベース領域および前記第２半導体領域は、前記エピタキシャル層内に当該エピタキシャル層の深さ方向に沿って順次形成されており、
前記第１半導体領域は、前記エピタキシャル層の一方の主面近傍において前記ベース領域の一部に囲まれるように形成されており、
前記ベース領域の当該一部は、前記エピタキシャル層の当該一方の主面近傍において前記第２半導体領域の一部に囲まれるように形成されており、
前記高抵抗領域は、前記エピタキシャル層の当該一方の主面近傍において前記ベース領域の当該一部に接合され、かつ前記第１半導体領域と前記第２半導体領域との間に形成されていることを特徴とするサージ保護素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ電圧または異常電圧から電気回路を保護するサージ保護素子に関する。
【背景技術】
【０００２】
サージ電圧（回路の耐圧レベルを超えた過電圧）や異常電圧（回路の正常動作に支障を生じさせるノイズ）から電気回路を保護するために、従来から、バリスタや定電圧ダイオード（ツェナーダイオード）などのサージ保護素子が使用されている。特に、近年の半導体装置の高集積化あるいは高密度実装により、半導体装置はサージ電圧や異常電圧の影響を受けやすい。一般にサージ保護素子は、通常電圧が電気回路に入力されるときは電気的に絶縁状態にあり、過電圧が電気回路に入力されると当該過電圧による発生電流を吸収するという特性を持つ。この種のサージ保護素子に関する先行技術文献としては、たとえば、特許文献１（特開２００３−１１０１１９号公報）、特許文献２（特開２００３−１１０１２０号公報）および特許文献３（特開２００６−２６９７９０号公報）が挙げられる。
【特許文献１】特開２００３−１１０１１９号公報
【特許文献２】特開２００３−１１０１２０号公報
【特許文献３】特開２００６−２６９７９０号公報
【特許文献４】米国特許出願公開第２００３／０７１６７６号明細書（特許文献１，２の対応米国特許出願公開公報）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に開示されるサージ保護素子は、ｎｐｎ型バイポーラトランジスタ構造を有しており、当該バイポーラトランジスタ構造のベース領域が電気的にフローティング状態（浮遊状態）にある。それ故、サージ保護素子のブレークダウン電圧（降伏電圧）が、周辺温度や使用環境（たとえば、近くにノイズ発生源がある環境）によって変動し得、これにより、ベース領域の電位が変動して予期せぬタイミングでサージ保護素子が誤動作するおそれがある。また、一般に、サージ保護素子は、保護膜をなす樹脂で封止されている。しかしながら、樹脂で封止されたサージ保護素子の表面に残留応力が発生し、この残留応力によりストレスを受けてサージ保護素子のブレークダウン電圧が変動することがある。さらに、樹脂中の可動イオンの付着や、温度、湿度、金属汚染、衝撃および振動などの外的要因によりサージ保護素子のブレークダウン電圧の変動が起こり得る。
【０００４】
上記に鑑みて、本発明は、周辺温度や使用環境に依らずに安定したブレークダウン電圧を与え得るサージ保護素子を提供するものである。
【課題を解決するための手段】
【０００５】
本発明によれば、第１の導電型の不純物を含むベース領域と、前記ベース領域の上面側で接合され、かつ前記第１の導電型とは異なる第２の導電型の不純物を含む第１半導体領域と、前記ベース領域の下面側で接合され、かつ前記第２の導電型と同じ導電型の不純物を含む第２半導体領域と、前記ベース領域および前記第２半導体領域の双方に電気的に接続され、前記第２の導電型と同じ導電型の不純物を含み、かつ前記第２半導体領域よりも低い不純物濃度を有する高抵抗領域と、前記第１半導体領域と電気的に接続された第１電極端子と、前記第２半導体領域と電気的に接続された第２電極端子と、からなるサージ保護素子が提供される。
【発明の効果】
【０００６】
前述の通り、本発明によるサージ保護素子は、第１半導体領域およびベース領域からなるｐｎ接合型（またはｎｐ接合型）ダイオード素子と、第２半導体領域およびベース領域からなるｐｎ接合型（またはｎｐ接合型）ダイオード素子とを有している。また、ベース領域と第２半導体領域とを電気的に接続する高抵抗領域が形成されている。この高抵抗領域に微少電流が流れることによりベース領域の電位の変動が抑制され、ブレークダウン電圧の安定化が可能になる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の種々の実施の形態について図面を参照しつつ説明する。なお、すべての図面において同一符号を付された構成要素は同一構成および同一機能を有するので、その詳細な説明は重複しないように適宜省略される。
【０００８】
（第１の実施の形態）
図１は、本発明の第１の実施の形態によるサージ保護素子１０の断面構造を概略的に示す図である。図１に例示されるように、本発明によるサージ保護素子１０は、第１の導電型（ｐ型）の不純物を含むベース領域（ｐ型拡散領域）２１と、前記第１の導電型とは異なる第２の導電型（ｎ＋型）の不純物を含む第１半導体領域（ｎ＋型拡散領域）２３と、第２の導電型と同じ導電型（ｎ型）の不純物を含む第２半導体領域（ｎ型拡散領域）２４と、前記第２の導電型と同じ導電型（ｎ−型）の不純物を含む高抵抗領域２２とを有する。ベース領域２１は、その上面側で第１半導体領域２３と接合され、その下面側で第２半導体領域２４と接合されている。
【０００９】
高抵抗領域２２は、ベース領域２１、第１半導体領域２３および第２半導体領域２４のいずれとも電気的に接続され、第２の導電型（ｎ＋型）と同じ導電型の不純物を含み、かつ第２半導体領域２４よりも低い不純物濃度を有している。サージ保護素子１０は、第１半導体領域２３と電気的に接続された第１電極端子１２と、第２半導体領域２４と電気的に接続された第２電極端子１３とを有する。
【００１０】
シリコン基板２０の中には、ｎ＋型拡散領域２３、ベース領域２１およびｎ型拡散領域２４が当該シリコン基板２０の深さ方向に沿って順次形成されている。ベース領域２１は、ｎ型拡散領域２４に囲まれており、ｎ＋型拡散領域２３は、ｎ型拡散領域２４と分離されるようにこのベース領域２１に囲まれている。ベース領域２１の上面視形状は、たとえば、中空四角形状、中空多角形状あるいは環状であればよい。ｎ＋型拡散領域２３の上面視形状は、たとえば、四角形状、多角形状あるいは円形状であればよい。
【００１１】
サージ保護素子１０の特性を安定化させる観点からは、ベース領域２１の厚み（すなわち、ｎ型拡散領域２４とｎ＋型拡散領域２３との間の距離）は、全体的に均一であることが望ましい。
【００１２】
また、高抵抗領域２２は、ベース領域２１、ｎ＋型拡散領域２３およびｎ型拡散領域２４のいずれの領域とも電気的に接続されるように形成されているが、これに限るものではない。後述するように、高抵抗領域２２が、ｎ＋型拡散領域２３に接続されずに、ベース領域２１とｎ型拡散領域２４との双方にのみ接続される形態もあり得る。ｎ−型高抵抗領域２２は、ベース領域２１の上部と接合し、かつ、絶縁膜１１とｎ型拡散領域２４とｎ＋型拡散領域２３とで挟まれた領域に形成されている。このベース領域２１の上面視形状は、たとえば、中空四角形状、中空多角形状あるいは環状であればよい。ｎ＋型拡散領域２３は、第１電極端子（第１カソード電極）１２を介して第１外部端子Ｋ１に接続され、第２半導体領域２４は、第２電極端子（第２カソード電極）１３を介して第２外部端子Ｋ２に接続されている。
【００１３】
ｎ＋型拡散領域２３、ベース領域２１およびｎ型拡散領域２４は直列的に接続されており、これによりｎｐｎ型バイポーラトランジスタ構造を構成する。図２は、図１のサージ保護素子１０の等価回路を示す図である。この等価回路は、２個のダイオード素子Ｄ１，Ｄ２と、２個の抵抗素子Ｒ１，Ｒ２と、寄生ダイオードＤ３とを含む。一方のダイオード素子Ｄ１は、ｐ型拡散領域２１とｎ＋型拡散領域２３とのｐｎ接合により形成されるものであり、他方のダイオード素子Ｄ２は、ｐ型拡散領域２１とｎ型拡散領域２４とのｐｎ接合により形成されるものである。よって、これらダイオード素子Ｄ１，Ｄ２により、いわゆる双方向性ダイオードが構成される。また、ｐ型拡散領域２１と高抵抗領域２２とのｐｎ接合により寄生ダイオードＤ３が形成される。図２に示されるように、この寄生ダイオードＤ３のアノードは、ダイオード素子Ｄ１のアノードとダイオード素子Ｄ２のアノードとに接続されている。
【００１４】
図２の等価回路に示されるように、ダイオード素子Ｄ１のカソードと寄生ダイオードＤ３のカソードとの間には抵抗素子Ｒ１が形成されている。ダイオード素子Ｄ２のカソードと寄生ダイオードＤ３のカソードとの間にも抵抗素子Ｒ２が形成されている。抵抗素子Ｒ１は、高抵抗領域２２のうちｐ型拡散領域２１とｎ＋型拡散領域２３とを電気的に接続する部分に相当する。抵抗素子Ｒ２は、高抵抗領域２２のうちｐ型拡散領域２１とｎ型拡散領域２４とを電気的に接続する部分に相当する。そして、ダイオード素子Ｄ１，Ｄ２間の電位がベース領域２１の電位ＶＢに相当する。
【００１５】
上記高抵抗領域２２には微少電流を流すことができるので、ベース領域２１の電位ＶＢの変動を抑制することが可能となる。図３は、第２外部端子Ｋ２に一定の基準電位（接地電位）を印加し、第１外部端子Ｋ１に正電圧を印加した場合の、双方向性ダイオードの電流−電圧特性（Ｉ−Ｖ特性）の一部を概略的に示すグラフである。第１外部端子Ｋ１にブレークダウン電圧ＶＢＯを超える過電圧が印加されたとき、ダイオード素子Ｄ１がブレークダウン（降伏）する。これにより、サージ保護素子１０が動作して第１外部端子Ｋ１と第２外部端子Ｋ２間に急激に大きな電流が流れる。グラフ中の実線で示されるようにブレークダウン電圧ＶＢＯは、周辺環境に関わらず、略一定に維持されて安定となる。仮に、高抵抗領域２２が形成されていないとすれば、図３の破線で示されるようにブレークダウン電圧ＶＢＯは変動するので、予期せぬタイミングでサージ保護素子１０が誤動作するおそれがある。
【００１６】
上記ｎ＋型拡散領域２３、ベース領域２１およびｎ型拡散領域２４は、同一のシリコン基板２０内に当該シリコン基板２０の深さ方向に沿って順次形成されている。ｐ型拡散領域２１は、たとえばイオン注入により、ｎ型不純物を含むシリコン基板２０にボロンなどのｐ型不純物をマスクを用いて選択的に導入して形成される。ｐ型拡散領域２１をイオン注入により形成する場合は、たとえば、５０ＫｅＶ程度のビームエネルギーおよび約１×１０１３〜１×１０１４個／ｃｍ２のドーズ量でボロンをイオン注入すればよい。このようにｐ型拡散領域が形成されたシリコン基板２０の比較的浅い領域に、たとえば拡散法により、１０００℃程度の温度条件で、リンやヒ素などのｎ型不純物を選択的に導入することによって高濃度のｎ＋型拡散領域２３が形成される。この結果、シリコン基板２０の一方の主面近傍において、ｐ型拡散領域２１はｎ型拡散領域２４に囲まれるように分布し、かつ、ｎ＋型拡散領域２３はｐ型拡散領域２１に囲まれるように分布する。
【００１７】
高抵抗領域２２は、たとえばイオン注入によりリンなどのｎ型不純物を全面にあるいはマスクを用いて選択的にシリコン基板２０に導入することにより、ｐ型ベース領域２１の外側部分（リング部分）の上方表面付近に形成される。１ＭΩ〜数ＭΩ程度の高抵抗領域２２が形成されればよい。高抵抗領域２２をイオン注入により形成する場合は、たとえば、５０ＫｅＶ程度のビームエネルギーおよび約１×１０１３個／ｃｍ２のドーズ量でリンをイオン注入すればよい。ベース電位ＶＢを安定化させる観点からは、ｎ−型高抵抗領域２２の不純物濃度は、ｎ＋型拡散領域２３およびｎ型拡散領域２４のそれよりも十分に低いことが好ましい。たとえば、ｎ＋型拡散領域２３の不純物濃度が１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３の範囲内にあり、ｐ型ベース領域２１の不純物濃度が１×１０１４ｃｍ−３〜１×１０１５ｃｍ−３の範囲内にあるとき、ｎ−型高抵抗領域２２の不純物濃度は、１×１０１２ｃｍ−３〜１×１０１４ｃｍ−３の範囲内にあることが望ましい。
【００１８】
高抵抗領域２２の上にはシリコン酸化膜などの絶縁膜１１がパターニング形成されている。絶縁膜１１は、ｎ＋型拡散領域２３をシリコン基板２０の表面で露出させる開口部を有している。この開口部において、アルミニウムなどの金属からなる第１カソード電極１２がｎ＋型拡散領域２３に電気的に接触するように設けられている。一方、シリコン基板２０の裏面側では、金属からなる第２カソード電極１３がｎ型拡散領域２４に電気的に接触するように設けられている。
【００１９】
上記第１の実施の形態であるサージ保護素子１０が奏する効果を以下に説明する。
【００２０】
サージ保護素子１０は、保護膜を構成する樹脂（図示せず）により封止されている。この樹脂の中に金属などの可動イオンが含まれていたり、外部から可動イオンが侵入したりすると、当該可動イオンが移動してベース領域２１に達することがある。たとえば、第１外部端子Ｋ１と第２外部端子Ｋ２との間に印加された電圧に応じて、可動イオンは絶縁膜１１とシリコン基板２０との間の界面に沿って移動したり、ｎ＋型拡散領域２３に侵入したりしてベース領域２１に達し、ベース領域２１の電位を不安定にすると考えられる。仮に、ベース領域２１が電気的にフローティング状態にあれば、サージ保護素子を封止する樹脂の残留応力や、温度や湿度や衝撃などの外的要因に応じて、ベース領域２１の電位が不安定になることが起こり得る。ベース領域２１の電位変動は、図３の点線で示したようにブレークダウン電圧ＶＢＯの変動を招きやすい。
【００２１】
一方、本実施形態のサージ保護素子１０では、高抵抗領域２２が、ｎ＋型拡散領域２３とｎ型拡散領域２４との間の電流経路（図２の抵抗素子Ｒ１および抵抗素子Ｒ２）を形成している。また、ベース領域２１と高抵抗領域２２との間にはｐｎ接合が存在し、寄生ダイオードＤ３を構成している。すなわち、この寄生ダイオードＤ３は、低濃度（たとえば、１×１０１４〜１×１０１５ｃｍ−３）のベース領域２１と低濃度（たとえば、１×１０１２〜１×１０１４ｃｍ−３）のｎ−型高抵抗領域２２との間に形成されたダイオードであるため、寄生ダイオードＤ３の順方向降下電圧（Ｖｆ）は、ダイオード素子Ｄ２の順方向降下電圧（Ｖｆ）よりも小さく、これにより、寄生ダイオードＤ３にはリーク電流（微少電流）が流れやすい。したがって、サージ保護素子１０では、高抵抗領域２２にリーク電流が流れることによりベース領域２１の電位変動が抑制される。それ故、ダイオード素子Ｄ１，Ｄ２からなる双方向性ダイオードのブレークダウン電圧ＶＢＯが安定化するので、サージ保護素子１０の誤動作防止が可能となる。
【００２２】
（第２の実施の形態）
次に、本発明に係る第２の実施の形態について説明する。図４は、第２の実施の形態であるサージ保護素子１０Ｂの断面構造を概略的に示す図である。図４のサージ保護素子１０Ｂは、高抵抗領域２２Ｂがｎ＋型拡散領域２３に接続されずに、ｐ型拡散領域２１とｎ型拡散領域２４との双方にのみ電気的に接続される点を除いて、上記サージ保護素子１０（図１）の構成と同じである。
【００２３】
高抵抗領域２２Ｂは、たとえばイオン注入によりリンなどのｎ型不純物をマスクを用いて選択的にシリコン基板２０に導入することにより、ｐ型ベース領域２１の外側部分（リング部分）の上方表面付近に形成される。１ＭΩ〜数ＭΩ程度の高抵抗領域２２Ｂが形成されればよい。高抵抗領域２２Ｂの具体的な製造工程や濃度条件は、第１の実施の形態の高抵抗領域２２のそれらと同じである。
【００２４】
図５は、図４のサージ保護素子１０Ｂの等価回路を示す図である。この等価回路は、双方向性ダイオードを構成するダイオード素子Ｄ１，Ｄ２と、抵抗素子Ｒ２Ｂと、寄生ダイオードＤ３Ｂとを含む。ｐ型拡散領域２１と高抵抗領域２２Ｂとのｐｎ接合により寄生ダイオードＤ３Ｂが形成される。この寄生ダイオードＤ３Ｂのアノードは、ダイオード素子Ｄ１のアノードとダイオード素子Ｄ２のアノードとに接続されている。高抵抗領域２２Ｂは、ｎ＋型拡散領域２３に接続されないため、図５の等価回路は、図２に示した抵抗素子Ｒ１を有していない。
【００２５】
本実施の形態のサージ保護素子１０Ｂでも、高抵抗領域２２Ｂに微少電流を流すことができるのでベース領域２１の電位変動を抑制することができ、ダイオード素子Ｄ１，Ｄ２からなる双方向性ダイオードのブレークダウン電圧が安定化する。すなわち、ベース領域２１と高抵抗領域２２Ｂとの間にはｐｎ接合が存在し、寄生ダイオードＤ３Ｂを構成している。高抵抗領域２２Ｂは、寄生ダイオードＤ３Ｂを介してベース領域２１とｎ型拡散領域２４との間の電流経路（図５の抵抗素子Ｒ２Ｂ）を形成する。この寄生ダイオードＤ３Ｂは、低濃度（たとえば、１×１０１４〜１×１０１５ｃｍ−３）のベース領域２１と低濃度（たとえば、１×１０１２〜１×１０１４ｃｍ−３）のｎ−型高抵抗領域２２Ｂとの間に形成されたダイオードであるため、寄生ダイオードＤ３Ｂの順方向降下電圧（Ｖｆ）は、ダイオード素子Ｄ２の順方向降下電圧（Ｖｆ）よりも小さく、これにより、寄生ダイオードＤ３にはリーク電流（微少電流）が流れやすい。したがって、サージ保護素子１０Ｂでは、高抵抗領域２２Ｂにリーク電流が流れることによりベース領域２１の電位変動が抑制される。それ故、ダイオード素子Ｄ１，Ｄ２からなる双方向性ダイオードのブレークダウン電圧ＶＢＯが安定化するので、サージ保護素子１０Ｂの誤動作防止が可能となる。
【００２６】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。図６は、第３の実施の形態に係るサージ保護素子１０Ｃの断面構造を概略的に示す図である。
【００２７】
図６に示されるように、サージ保護素子１０Ｃは、第１の導電型（ｐ型）の不純物を含むベース領域（ｐ型拡散領域）３２と、前記第１の導電型とは異なる第２の導電型（ｎ＋型）の不純物を含む第１半導体領域（ｎ＋型拡散領域）３４と、第２の導電型と同じ導電型（ｎ−型）の不純物を含む第２半導体領域（ｎ−型拡散領域）３１と、第２の導電型と同じ導電型（ｎ−型）の不純物を含む高抵抗領域３３とを有する。ベース領域３２は、上面側で第１半導体領域３４と接合され、下面側で第２半導体領域３１と接合されている。
【００２８】
ｎ−型拡散領域３１が構成する層は、ｎ＋型シリコン基板３０の一方の主面上にエピタキシャル成長法により形成されたエピタキシャル層である。ｐ型拡散領域３２、高抵抗領域３３およびｎ＋型拡散領域３４は、このエピタキシャル層内に分布している。ｎ＋型拡散領域３４、ｐ型ベース領域３２およびｎ−型拡散領域３１は、エピタキシャル層内に当該エピタキシャル層の深さ方向に沿って順次形成されている。ｎ＋型拡散領域３４は、エピタキシャル層の一方の主面近傍においてベース領域３２の一部に囲まれるように形成されており、ベース領域３２の一部は、エピタキシャル層の当該一方の主面近傍においてｎ−型拡散領域３１の一部に囲まれるように形成されている。高抵抗領域３３は、エピタキシャル層の一方の主面近傍においてベース領域３２の一部と接合され、かつｎ＋型拡散領域３４とｎ−型拡散領域３１との間に形成されている。
【００２９】
高抵抗領域３３は、ベース領域３２、ｎ＋型拡散領域３４およびｎ−型拡散領域３１のいずれの領域とも電気的に接続されるように形成されているが、これに限らず、高抵抗領域３３が、ｎ＋型拡散領域３４に接続されずに、ベース領域３２とｎ−型拡散領域３１との双方にのみ接続されてもよい。
【００３０】
ｐ型拡散領域（ベース領域）３２は、たとえばイオン注入により、エピタキシャル層の一方の主面近傍にボロンなどのｐ型不純物を選択的に導入して形成され得る。このようにｐ型拡散領域が形成されたエピタキシャル層の比較的浅い領域に、たとえば拡散法によりリンやヒ素などのｎ型不純物をマスクを用いて選択的に導入することによって高濃度のｎ＋型拡散領域３４を形成することができる。この結果、エピタキシャル層の一方の主面近傍において、ベース領域３２がｎ−型拡散領域３１に囲まれるように分布し、かつ、ｎ＋型拡散領域３４がベース領域３２に囲まれるように分布する。
【００３１】
高抵抗領域３３は、たとえばイオン注入によりリンなどのｎ型不純物を全面にあるいはマスクを用いて選択的にエピタキシャル層に導入することにより、ベース領域３２の外側部分（リング部分）の上方表面付近に形成される。第１の実施の形態の高抵抗領域２２（図１）と同様に、１ＭΩ〜数ＭΩ程度の高抵抗領域３３が形成されればよい。
【００３２】
ｎ＋型拡散領域３４は、絶縁膜１１の開口部において第１電極端子（第１カソード電極）１２を介して第１外部端子Ｋ１に接続されている。また、ｎ−型拡散領域３１は、ｎ＋型シリコン基板３０と第２電極端子（第２カソード電極）１３とを介して第２外部端子Ｋ２に接続されている。
【００３３】
以上の構成により、ｎ＋型拡散領域３４、ｐ型ベース領域３２およびｎ−型拡散領域３１は、エピタキシャル層の深さ方向に沿って直列的に接続されており、これによりｎｐｎ型バイポーラトランジスタ構造を構成することが分かる。よって、第３の実施の形態のサージ保護素子１０Ｃは、図２に示した等価回路と実質的に同じ等価回路を有している。
【００３４】
したがって、図６のベース領域３２に接続された高抵抗領域３３に微少電流が流れることによりベース領域３２の電位変動を抑制することが可能となる。それ故、サージ保護素子１０Ｃのブレークダウン電圧が安定化するので、サージ保護素子１０Ｃの誤動作の防止が可能となる。
【００３５】
さらに、ｎ−型拡散領域３１がエピタキシャル成長法により形成されているので、ｎ−型拡散領域３１の不純物濃度をｎ＋型拡散領域３４のそれよりも、たとえば一桁以上低くすることができる。それ故、ｐ型拡散領域３２とｎ−型拡散領域３１とのｐｎ接合による空乏層の広がりを、ｐ型拡散領域３２とｎ＋型拡散領域３４とのｐｎ接合による空乏層の広がりよりも大きくすることができる。よって、ｐ型拡散領域３２とｎ−型拡散領域３１とのｐｎ接合による寄生容量を、ｐ型拡散領域３２とｎ＋型拡散領域３４とのｐｎ接合による寄生容量の半分以下にすることができる。電気回路に接続されたサージ保護素子の静電容量が大きいと、その電気回路への入力信号が減衰したりその信号品質が劣化したりするので、サージ保護素子の静電容量は低いことが望ましい。かかる観点から、第３の実施の形態に係るサージ保護素子１０Ｃは、図１のサージ保護素子１０よりも低い静電容量を有するものとすることが可能である。
【００３６】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、第３の実施の形態では、高抵抗領域３３は、ベース領域３２、ｎ＋型拡散領域３４およびｎ−型拡散領域３１のいずれの領域とも電気的に接続されるように形成されているが、これに限定されるものではない。第２の実施の形態と同様に、高抵抗領域３３が、ｎ＋型拡散領域３４に接続されずに、ベース領域３２とｎ−型拡散領域３１との双方にのみ接続されてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る第１の実施の形態であるサージ保護素子の断面構造を概略的に示す図である。
【図２】第１の実施の形態であるサージ保護素子の等価回路を示す図である。
【図３】双方向性ダイオードの電流−電圧特性の一部を概略的に示すグラフである。
【図４】本発明に係る第２の実施の形態であるサージ保護素子の断面構造を概略的に示す図である。
【図５】第２の実施の形態であるサージ保護素子の等価回路を示す図である。
【図６】本発明の第３の実施の形態に係るサージ保護素子の断面構造を概略的に示す図である。
【符号の説明】
【００３８】
１０，１０Ｂ，１０Ｃ  サージ保護素子
１１  絶縁膜
１２，１３  カソード電極
２０  シリコン基板
２１，３２  ｐ型拡散領域（ベース領域）
２２，２２Ｂ，３３  高抵抗領域
２３，３４  ｎ＋型拡散領域
２４  ｎ型拡散領域
３０  シリコン基板
３１  ｎ−型拡散領域
Ｋ１，Ｋ２  外部端子
Ｄ１，Ｄ２  ダイオード素子
Ｄ３，Ｄ３Ｂ  寄生ダイオード
Ｒ１，Ｒ２，Ｒ２Ｂ  抵抗素子
【図１】
2009252889.tif 000003
【図２】
2009252889.tif 000004
【図３】
2009252889.tif 000005
【図４】
2009252889.tif 000006
【図５】
2009252889.tif 000007
【図６】
2009252889.tif 000008