(57)【要約】【課題】ラインメモリを設けたりその容量を増やしたりせず、デジタル信号処理用のクロックを高速化する変更なしに映像信号に生じる段差を効果的に抑える。【解決手段】アナログ信号処理中に、デジタル信号処理が起動開始されるタイミングが発生しないように、アナログ信号処理の開始前に、即ち、アナログ信号処理のＣＤＳ回路３１１、ＡＧＣ回路３１２およびＡ／Ｄ回路３１３の起動開始前に擬似的にデジタル信号処理回路３２を起動開始しておくことにより、アナログ信号処理中に大きな電源電圧Ｖｃｃの変動をきたすことなく、従来の出力映像信号に段差を生じてしまう問題を解消することができる。【選択図】図３
2009105852.tif 000002
【特許請求の範囲】
【請求項１】
少なくともアナログ信号をデジタル信号に変換するアナログ信号処理手段と、デジタル変換されたデジタル信号をデジタル信号処理するデジタル信号処理手段とを備えた映像信号処理装置において、
該アナログ信号をデジタル信号に変換するＡ／Ｄ変換処理と同時またはそれ以前に該デジタル信号処理手段のスタンバイ動作を起動させるためのイネーブル信号を該アナログ信号処理手段および該デジタル信号処理手段のうちの少なくとも該デジタル信号処理手段に出力するイネーブル信号発生手段を有する映像信号処理装置。
【請求項２】
前記イネーブル信号発生手段は、前記アナログ信号処理手段のスタンバイ動作の起動と同時またはそれ以前に該デジタル信号処理手段のスタンバイ動作を起動させるためのイネーブル信号を該アナログ信号処理手段および該デジタル信号処理手段に出力する請求項１に記載の映像信号処理装置。
【請求項３】
前記アナログ信号処理手段は、ノイズ低減用のＣＤＳ回路と、該ＣＤＳ回路からの映像信号の利得を自動調整するＡＧＣ回路と、該ＡＧＣ回路からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路とを有しており、
前記イネーブル信号発生手段は、該ＣＤＳ回路、該ＡＧＣ回路および該Ａ／Ｄ変換回路のいずれかのスタンバイ動作を起動するタイミングと同時またはそれ以前に該デジタル信号処理手段のスタンバイ動作を起動させるためのイネーブル信号を該アナログ信号処理手段および該デジタル信号処理手段のうちの少なくとも該デジタル信号処理手段に出力する請求項１に記載の映像信号処理装置。
【請求項４】
前記イネーブル信号発生手段は、前記アナログ信号処理手段および前記デジタル信号処理手段のスタンバイ動作の起動を同時に行うべく、前記アナログ信号処理手段および前記デジタル信号処理手段に該イネーブル信号を出力する請求項２に記載の映像信号処理装置。
【請求項５】
前記イネーブル信号発生手段は、前記イネーブル信号を所定時間遅延可能とする信号遅延回路を有し、前記アナログ信号処理手段のスタンバイ動作の起動以前に前記デジタル信号処理手段のスタンバイ動作を起動するべく、該アナログ信号処理手段にイネーブル信号を、該信号遅延回路を介して出力し、該デジタル信号処理手段には該イネーブル信号を、該信号遅延回路を介さずに直に出力する請求項２に記載の映像信号処理装置。
【請求項６】
前記イネーブル信号発生手段は、前記イネーブル信号と、前記ＣＤＳ回路への入力映像信号、該ＣＤＳ回路からの出力映像信号および該ＡＧＣ回路からの出力映像信号のいずれかとが信号レベルで一致したときに、前記デジタル信号処理手段に該イネーブル信号として出力する信号一致回路を有する請求項３に記載の映像信号処理装置。
【請求項７】
前記イネーブル信号発生手段は、前記ＣＤＳ回路への入力映像信号、該ＣＤＳ回路からの出力映像信号および該ＡＧＣ回路からの出力映像信号のいずれかを、前記デジタル信号処理手段に該イネーブル信号として出力する構成とした請求項３に記載の映像信号処理装置。
【請求項８】
前記信号遅延回路は、一または複数段のフリップフロップ回路、または、一または複数段のインバータ回路により構成されている請求項５に記載の映像信号処理装置。
【請求項９】
前記信号一致回路は、論理回路で構成されている請求項６に記載の映像信号処理装置。
【請求項１０】
前記論理回路は、アンドゲートまたはナンドゲートで構成されている請求項９に記載の映像信号処理装置。
【請求項１１】
前記所定時間の遅延は、電源電圧が前記デジタル信号処理手段の起動によってレベル低下して元の電圧に復帰するまでの時間の遅延である請求項５または８に記載の映像信号処理装置。
【請求項１２】
前記アナログ信号処理手段および前記デジタル信号処理手段は、電源電圧を供給する電源ラインおよび、ＧＮＤラインに共通接続されている請求項１または１１に記載の映像信号処理装置。
【請求項１３】
前記デジタル信号処理手段は、前記デジタル変換されたデジタル信号を所定の映像フォーマットに変換する請求項１に記載の映像信号処理装置。
【請求項１４】
被写体光をそれぞれ光電変換して撮像するための固体撮像素子と、該固体撮像素子からの映像信号に対して映像信号処理を行う請求項１〜１３のいずれかに記載の映像信号処理装置とを有する固体撮像装置。
【請求項１５】
前記固体撮像素子にタイミング信号を出力して信号読み出しを駆動制御すると共に、該固体撮像素子から読み出された映像信号に順次信号処理をするべく、前記アナログ信号処理手段および前記デジタル信号処理手段にタイミング信号を出力可能とするタイミングジェネレータを有する請求項１４に記載の固体撮像装置。
【請求項１６】
前記固体撮像素子、前記アナログ信号処理手段、前記デジタル信号処理手段および前記タイミングジェネレータを１チップまたは他チップで構成した請求項１５に記載の固体撮像装置。
【請求項１７】
前記タイミングジェネレータは、前記映像信号処理装置に設けたイネーブル信号発生手段の一部または全部を有しており、前記固体撮像素子を駆動するタイミング信号である水平同期信号、垂直同期信号およびクロック信号のうちの該水平同期信号をイネーブル信号として用いるかまたは、該水平同期信号を用いてイネーブル信号を生成する請求項１５または１６に記載の固体撮像装置。
【請求項１８】
請求項１〜１３のいずれかに記載の映像信号処理装置を画像入力デバイスとして撮像部に用いた電子情報機器。
【請求項１９】
請求項１４〜１７のいずれかに記載の固体撮像装置を画像入力デバイスとして撮像部に用いた電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば固体撮像素子から得られる映像信号をデジタルデータに変換して各種の信号処理を施す映像信号処理装置、この映像信号処理装置を用いた固体撮像装置および、この映像信号処理装置または固体撮像装置をカメラモジュールの画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、車載用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器に関する。
【背景技術】
【０００２】
上述した従来の固体撮像装置としては、近年、高速・低電圧で駆動できるＣＭＯＳ (Complementary Metal Oxide Semiconductor) イメージセンサが主流となってきている。これにより、固体撮像素子およびその駆動部と、そこから得られるアナログ信号をデジタル信号に変換するアナログ信号処理回路と、入力デジタル信号に各種信号処理を施した後に、各種テレビビジョン方式の所定フォーマットの映像信号出力を行うデジタル信号処理回路との全てをＣＭＯＳプロセスで１枚のシリコン基板上に実現することが可能となった。また、それぞれを別チップとして構成したとしても、ＣＣＤのように駆動に高電圧を要することなく、単一電源での撮像動作が可能である。
【０００３】
これが、ＣＭＯＳプロセスの利点の一つであるが、逆に、このアナログ信号処理系にデジタル信号処理系のノイズを乗せてしまう要因ともなっている。このことが特許文献１に開示されている。
【０００４】
図７は、特許文献１に開示されている従来の映像信号処理装置を備えたデジタルカメラの要部構成例を示すブロック図であり、図８は、図７の映像信号処理装置の各信号処理例を示す動作タイミング図である。
【０００５】
図７および図８に示すように、従来の映像信号処理装置１００は、まず、タイミング供給線により水平方向の駆動を制御する水平同期信号、垂直方向の駆動を制御する垂直同期信号および、複数画素に対応した複数の撮像素子を駆動するためのパルスを含む駆動制御信号Ｓ１０１を固体撮像素子１０１に供給する。
【０００６】
次に、固体撮像素子１０１からの同期のとれた映像信号Ｓ１０２がアナログ信号として映像信号処理装置１００に入力される。映像信号Ｓ１０２は１水平ライン単位で連続しており、各水平ラインの信号には、光学的黒部分を含む有効映像画素領域期間となる映像期間と、水平走査の帰線消去期間となる水平ブランキング期間とが設定されている。映像信号処理装置１００に入力された映像信号Ｓ１０２は、まず、アナログ信号処理回路１０２に取り込まれて、アナログ信号処理を施された後に、映像信号Ｓ１０３としてＡ／Ｄ変換回路１０３に取り込まれる。
【０００７】
この映像信号Ｓ１０３は、Ａ／Ｄ変換回路１０３によってデジタルの映像データＳ１０４に変換されてラインメモリ１０４に入力されて取り込まれる。
【０００８】
このラインメモリ１０４に書き込まれた映像データＳ１０４は、そのままのタイミングで、映像データＳ１０５としてデジタル信号処理回路１０５に出力される。映像データＳ１０５は、デジタル信号処理回路１０５によってデジタル信号処理を施されて、出力映像データＳ１０６として映像信号処理装置１００から出力される。なお、カメラ制御用マイクロコンピュータ１０６は各部の駆動動作のタイミング信号発生回路として働く。
【０００９】
この従来の映像信号処理装置１００では、図８に示すように、アナログ信号処理を施している期間とデジタル信号処理を施している期間とで重なり合う期間が存在し、デジタル信号処理時に発生するノイズが信号処理期間の重なるアナログ信号に混入するという問題があった。
【００１０】
この問題を解決するために、デジタルノイズのアナログ信号への混入を防止することが、特許文献１に更に開示されている。
【００１１】
図９は、特許文献１に更に開示されている他の従来の映像信号処理装置を備えたデジタルカメラの要部構成例を示すブロック図である。
【００１２】
図９において、特許文献１に更に開示されている他の従来の映像信号処理装置２００は、固体撮像素子２０１から出力されたアナログ映像信号Ｓ２０２を取り込んで、アナログ信号処理、Ａ／Ｄ変換処理およびデジタル信号処理を経て第２の映像データＳ２０６を得るように構成されている。
【００１３】
アナログ信号処理を行う第１の信号処理回路２０２は固体撮像素子２０１から出力されるアナログ映像信号Ｓ２０２を取り込んで、固体撮像素子２０１での電荷転送時に発生するリセット雑音および１／ｆノイズを取り除き、黒レベルの変動および横引きノイズのない映像信号を生成する相関二重サンプリング（ＣＤＳ）処理や、ＣＤＳ処理を行うＣＤＳ回路の出力映像信号のゲインを自動調整する自動利得調整（ＡＧＣ）処理といったアナログ信号処理を施して第１の映像信号Ｓ２０３をＡ／Ｄ変換回路２０３に出力する。
【００１４】
さらに、Ａ／Ｄ変換回路２０３は、アナログ信号の第１の映像信号Ｓ２０３を取り込んでデジタルデータに変換し、各デジタルデータが固体撮像素子２０１の各受光画素の映像情報に対応する第１の映像データＳ２０４を、記憶回路としてのラインメモリ２０４に出力して書き込む。
【００１５】
このラインメモリ２０４は、Ａ／Ｄ変換回路２０３から出力される第１の映像データＳ２０４を１水平ライン単位で記憶し、一定の期間経過した後にカメラ制御用マイクロコンピュータ２０６からの指示でラインメモリ２０４に記憶されている第１の映像データＳ２０５を読み出して第２の信号処理回路２０５に出力する。このラインメモリ２０４からの読み出しのタイミングについては、後述する。
【００１６】
デジタル信号処理を行う第２の信号処理回路２０５は、ラインメモリ２０４から出力される第１の映像データＳ２０５を取り込んで、デジタル信号処理を施し、所定のテレビジョン方式などの所定のフォーマットに従う第２の映像データ（Ｙ／Ｃ映像データ）Ｓ２０６を出力する。
【００１７】
ここで、ラインメモリ２０４からの第１の映像データＳ２０５の読み出しは、第１の映像データＳ２０４が書き込まれるタイミングに対して、１水平ラインにおける第１の映像データＳ２０４が全て書き込み終わったタイミングに設定されている。また、第２の信号処理回路２０５での信号処理時にクロックパルスのスピードを上げることにより、デジタル信号処理系、つまり、ラインメモリ２０４から第１の映像データＳ２０５が出力されてから、第２の信号処理回路２０５が第１の映像データＳ２０５を出力するまで処理期間が、水平ブランキング期間内に収まるように短く設定されている。
【００１８】
即ち、アナログ信号処理系、つまり、固体撮像素子２０１からアナログ映像信号Ｓ２０２が出力されてから、第１の映像データＳ２０４がラインメモリ２０４に書き込まれるまでの映像信号処理期間と、デジタル信号処理系の映像信号処理期間が重ならないように設定されている。このように、アナログ信号処理系の信号処理期間とデジタル信号処理系の信号処理期間は互いに重ならないため、デジタル信号処理系で発生するノイズが第１の映像信号Ｓ２０３、第１の映像データＳ２０４に混入することが防止される。
【００１９】
図１０は、図９の映像信号処理装置２００の各信号処理例を示す動作タイミング図である。
【００２０】
図１０に示すように、まず、タイミング発生回路を備えたカメラ制御用マイクロコンピュータ２０６は、タイミング供給線により水平方向の駆動を制御する水平同期信号、垂直方向の駆動を制御する垂直同期信号および、複数の撮像素子を駆動するためのパルスを含む駆動制御信号Ｓ２０１を固体撮像素子２０１に供給する。
【００２１】
次に、固体撮像素子２０１から同期のとれたアナログの入力映像信号Ｓ２０２が映像信号処理装置２００に入力される。この入力映像信号Ｓ２０２は、まず、アナログ信号処理回路２０２に取り込まれ、アナログ信号処理が施された後に、第１の映像信号Ｓ２０３としてＡ／Ｄ変換回路２０３に取り込まれる。
【００２２】
この第１の映像信号Ｓ２０３は、Ａ／Ｄ変換回路２０３によってアナログ信号からデジタル信号の第１の映像データＳ２０４に変換されて、ラインメモリ２０４に入力されて書き込まれる。
【００２３】
このラインメモリ２０４では、書き込まれる第１の映像データＳ２０４の１水平ライン分のデータが全て書き込み終わるまで、第１の映像データＳ２０４を蓄積し、第１の映像データＳ２０４が全て書き込み終わったタイミングで、第２の信号処理回路２０５に読み出される。
【００２４】
第１の映像データＳ２０５は、第２の信号処理回路２０５によって、デジタル信号処理が施され、出力映像データＳ２０６として映像信号処理装置２００から信号出力される。
【特許文献１】特開２００７−９６６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
前述したように、上記従来の映像信号処理装置１００では、アナログ信号処理回路１０２およびＡ／Ｄ変換回路１０３を含むアナログ信号処理系と、デジタル信号処理回路１０５とにおいて電源ライン・ＧＮＤライン（接地ライン）を共通にしており、映像信号はアナログ信号から信号処理が開始され、その後、デジタル信号処理へと引き渡される。このように、信号処理の開始タイミングに時間差があるものの、１水平期間において、アナログ信号処理期間とデジタル信号処理期間とは、図１１の上側のタイミングチャートに示すように、デジタル信号処理期間の開始がアナログ信号処理期間の開始よりも、順次信号処理される機関だけ遅れて行われ、これらの期間は互いに時間的に重なり合っている。
【００２６】
このように、従来の映像信号処理装置１００では、１水平期間のアナログ信号処理期間に重なるように、これに起動が遅れてデジタル信号処理期間が始まるため、アナログ信号処理中にデジタル信号処理回路１０５が動作を始めるとき、デジタル信号処理回路１０５を信号処理可能にスタンバイさせるためのＣＭＯＳ回路が起動する。この起動時にＣＭＯＳ回路を貫通電流が瞬間的に流れて、図１２に示すように電源電圧Ｖｃｃが瞬間的にレベル低下し、このタイミングで、これに起因してアナログ信号処理系からの映像信号にも段差(レベル差)を生じてしまい、表示画面の画質を著しく劣化させるという問題があった。
【００２７】
この問題を解決するための手段として、上記従来の映像信号処理装置２００では、図１１の下側のタイミングチャートに示すように、アナログ信号処理回路２０２およびＡ／Ｄ変換回路２０３を含むアナログ信号処理と、デジタル信号処理回路２０５のデジタル信号処理とが互いに時間的に重なることなく、時系列に完全に独立させて直列的に動作させるようにしたため、映像信号遅延用のラインメモリ２０４の追加と共にトータルの信号処理時間が増えないように、デジタル信号処理回路２０５を駆動させるデジタル信号処理用のクロックを高速化するものであった。
【００２８】
このため、画素数が増えるに従って、ラインメモリ２０４の容量も増やす必要が生じると共に、このデジタル信号処理用のクロックを更に高速化しないと動作が難しくなるという問題があった。
【００２９】
本発明は、上記従来の問題を解決するもので、ラインメモリを設けたりその容量を増やしたりせず、デジタル信号処理用のクロックを高速化する変更なしに映像信号に生じる段差を効果的に抑えることができる映像信号処理装置、この映像信号処理装置を用いた固体撮像装置および、この固体撮像装置をカメラモジュールの画像入力デバイスとして撮像部に用いた電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００３０】
本発明の映像信号処理装置は、少なくともアナログ信号をデジタル信号に変換するアナログ信号処理手段と、デジタル変換されたデジタル信号をデジタル信号処理するデジタル信号処理手段とを備えた映像信号処理装置において、該アナログ信号をデジタル信号に変換するＡ／Ｄ変換処理と同時またはそれ以前に該デジタル信号処理手段のスタンバイ動作を起動させるためのイネーブル信号を該アナログ信号処理手段および該デジタル信号処理手段のうちの少なくとも該デジタル信号処理手段に出力するイネーブル信号発生手段を有するものであり、そのことにより上記目的が達成される。
【００３１】
また、好ましくは、本発明の映像信号処理装置におけるイネーブル信号発生手段は、前記アナログ信号処理手段のスタンバイ動作の起動と同時またはそれ以前に該デジタル信号処理手段のスタンバイ動作を起動させるためのイネーブル信号を該アナログ信号処理手段および該デジタル信号処理手段に出力する。
【００３２】
さらに、好ましくは、本発明の映像信号処理装置におけるアナログ信号処理手段は、ノイズ低減用のＣＤＳ回路と、該ＣＤＳ回路からの映像信号の利得を自動調整するＡＧＣ回路と、該ＡＧＣ回路からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路とを有しており、前記イネーブル信号発生手段は、該ＣＤＳ回路、該ＡＧＣ回路および該Ａ／Ｄ変換回路のいずれかのスタンバイ動作を起動するタイミングと同時またはそれ以前に該デジタル信号処理手段のスタンバイ動作を起動させるためのイネーブル信号を該アナログ信号処理手段および該デジタル信号処理手段のうちの少なくとも該デジタル信号処理手段に出力する。
【００３３】
さらに、好ましくは、本発明の映像信号処理装置におけるイネーブル信号発生手段は、前記アナログ信号処理手段および前記デジタル信号処理手段のスタンバイ動作の起動を同時に行うべく、前記アナログ信号処理手段および前記デジタル信号処理手段に該イネーブル信号を出力する。
【００３４】
さらに、好ましくは、本発明の映像信号処理装置におけるイネーブル信号発生手段は、前記イネーブル信号を所定時間遅延可能とする信号遅延回路を有し、前記アナログ信号処理手段のスタンバイ動作の起動以前に前記デジタル信号処理手段のスタンバイ動作を起動するべく、該アナログ信号処理手段にイネーブル信号を、該信号遅延回路を介して出力し、該デジタル信号処理手段には該イネーブル信号を、該信号遅延回路を介さずに直に出力する。
【００３５】
さらに、好ましくは、本発明の映像信号処理装置におけるイネーブル信号発生手段は、前記イネーブル信号と、前記ＣＤＳ回路への入力映像信号、該ＣＤＳ回路からの出力映像信号および該ＡＧＣ回路からの出力映像信号のいずれかとが信号レベルで一致したときに、前記デジタル信号処理手段に該イネーブル信号として出力する信号一致回路を有する。
【００３６】
さらに、好ましくは、本発明の映像信号処理装置におけるイネーブル信号発生手段は、前記ＣＤＳ回路への入力映像信号、該ＣＤＳ回路からの出力映像信号および該ＡＧＣ回路からの出力映像信号のいずれかを、前記デジタル信号処理手段に該イネーブル信号として出力する構成としている。
【００３７】
さらに、好ましくは、本発明の映像信号処理装置における信号遅延回路は、一または複数段のフリップフロップ回路、または、一または複数段のインバータ回路により構成されている。
【００３８】
さらに、好ましくは、本発明の映像信号処理装置における信号一致回路は、論理回路で構成されている。
【００３９】
さらに、好ましくは、本発明の映像信号処理装置における論理回路は、アンドゲートまたはナンドゲートで構成されている。
【００４０】
さらに、好ましくは、本発明の映像信号処理装置における所定時間の遅延は、電源電圧が前記デジタル信号処理手段の起動によってレベル低下して元の電圧に復帰するまでの時間の遅延である。
【００４１】
さらに、好ましくは、本発明の映像信号処理装置におけるアナログ信号処理手段および前記デジタル信号処理手段は、電源電圧を供給する電源ラインおよび、ＧＮＤラインに共通接続されている。
【００４２】
さらに、好ましくは、本発明の映像信号処理装置におけるデジタル信号処理手段は、前記デジタル変換されたデジタル信号を所定の映像フォーマットに変換する。
【００４３】
本発明の固体撮像装置は、被写体光をそれぞれ光電変換して撮像するための固体撮像素子と、該固体撮像素子からの映像信号に対して映像信号処理を行う本発明の上記映像信号処理装置とを有するであり、そのことにより上記目的が達成される。
【００４４】
また、好ましくは、本発明の固体撮像装置において、前記固体撮像素子にタイミング信号を出力して信号読み出しを駆動制御すると共に、該固体撮像素子から読み出された映像信号に順次信号処理をするべく、前記アナログ信号処理手段および前記デジタル信号処理手段にタイミング信号を出力可能とするタイミングジェネレータを有する。
【００４５】
さらに、好ましくは、本発明の固体撮像装置における固体撮像素子、前記アナログ信号処理手段、前記デジタル信号処理手段および前記タイミングジェネレータを１チップまたは他チップで構成する。
【００４６】
さらに、好ましくは、本発明の固体撮像装置におけるタイミングジェネレータは、前記映像信号処理装置に設けたイネーブル信号発生手段の一部または全部を有しており、前記固体撮像素子を駆動するタイミング信号である水平同期信号、垂直同期信号およびクロック信号のうちの該水平同期信号をイネーブル信号として用いるかまたは、該水平同期信号を用いてイネーブル信号を生成する。
【００４７】
本発明の電子情報機器は、本発明の上記映像信号処理装置を画像入力デバイスとして撮像部に用いたであり、そのことにより上記目的が達成される。
【００４８】
本発明の電子情報機器は、本発明の上記固体撮像装置を画像入力デバイスとして撮像部に用いたであり、そのことにより上記目的が達成される。
【００４９】
上記構成により、以下、本発明の作用を説明する。
【００５０】
アナログ信号処理中、例えばＣＤＳ回路、ＡＧＣ回路およびＡ／Ｄ変換回路のうちの少なくともＡ／Ｄ変換処理中に、デジタル信号処理が起動開始されるタイミングが発生しないように、アナログ信号処理の開始時またはその開始前、詳しくは、アナログ信号処理のＣＤＳ処理、ＡＧＣ処理およびＡ／Ｄ変換処理のうちの少なくともＡ／Ｄ変換処理の開始時またはその開始前に擬似的にデジタル信号処理を起動しておくことにより、アナログ信号処理中に大きな電源電圧Ｖｃｃの変動をきたすことなく、出力映像信号に段差を生じてしまう問題が解消される。
【００５１】
また、デジタル信号処理系をオン（スタンバイ起動）するだけのイネーブル信号を用意するだけで、従来技術で課題であった回路規模の増加（ラインメモリおよびその容量増加）もほとんどない。
【００５２】
さらに、固体撮像素子の画素数の増加に伴って、従来技術のようにクロックの高速化が必要なく、普段と同一タイミングで信号処理が行われる。
【００５３】
したがって、回路構成の変更が不要で、極めて小規模な回路修正で表示画面の画質が向上する。
【発明の効果】
【００５４】
以上により、本発明のよれば、本発明によれば、アナログ信号処理中の少なくともＡ／Ｄ変換処理中にデジタル信号処理が動作するというタイミングを防止するため、ラインメモリを設けたりその容量を増やしたりせず、デジタル信号処理用のクロックを高速化する変更なしに映像信号に生じる段差を効果的に抑えることができる。これによって、低コストで表示画面の画質劣化を抑制したデジタルカメラおよびカメラモジュールなどを得ることができる。
【発明を実施するための最良の形態】
【００５５】
以下に、本発明の映像信号処理装置を持つ固体撮像装置の実施形態１〜３および、本発明の映像信号処理装置または、この映像信号処理装置を持つ固体撮像装置（カメラモジュール）の実施形態１〜３を撮像部に用いた完成品としてのデジタルカメラやカメラモジュールなどの電子情報機器を実施形態４として、図面を参照しながら詳細に説明する。
【００５６】
（実施形態１）
図１は、本発明の実施形態１に係る固体撮像装置の要部構成例を示すブロック図であり、図２は、図７の従来の映像信号処理装置におけるノイズ発生時および、図１の映像信号処理装置におけるノイズ低減手法実施時の映像信号処理の動作タイミング図である。
【００５７】
図１において、本発明の実施形態１に係る固体撮像装置１１は、レンズ１を通して被写体光を受光して光電変換する複数の受光部（フォトダイオード）がマトリクス状に配列された撮像領域を持つ固体撮像素子２と、この固体撮像素子２を駆動制御すると共に、固体撮像素子２からの各画素毎の撮像信号に対してアナログ信号処理およびデジタル信号処理を行って映像信号を出力する映像信号処理装置３とを備えている。
【００５８】
映像信号処理装置３は、固体撮像素子２から出力されたアナログ信号の撮像信号をデジタルデータにＡ／Ｄ変換するアナログ信号処理手段としてのアナログ信号処理回路３１と、Ａ／Ｄ変換されたデジタルデータに各種信号処理を施した後に、各種テレビジョン方式などの所定の映像フォーマットに変換するデジタル信号処理手段としてのデジタル信号処理回路３２と、固体撮像素子２からの撮像信号の読み出し駆動を、水平同期信号、垂直同期信号およびクロック信号などのタイミング信号によりタイミング制御すると共に、アナログ信号処理回路３１およびデジタル信号処理回路３２の起動（信号処理をスタンバイ可能にする）を制御するイネーブル信号をアナログ信号処理回路３１およびデジタル信号処理回路３２に出力するためのタイミングジェネレータ３３とを有しており、少なくともこれらはＶｃｃ電源ラインおよびＧＮＤライン（接地ライン）を共通にしている。
【００５９】
タイミングジェネレータ３３は、デジタル信号処理回路３２がアナログ信号処理回路３１のアナログ信号処理の開始に従って起動するのではなく、アナログ信号処理回路３１およびデジタル信号処理回路３２の起動は任意のタイミングで行うことができるようにイネーブル信号をアナログ信号処理回路３１およびデジタル信号処理回路３２に信号出力する。本実施形態１では、図２に示すように、イネーブル信号をアナログ信号処理回路３１およびデジタル信号処理回路３２に同時に出力して、デジタル信号処理回路３２の起動（信号処理をスタンバイ可能にする）のタイミングをアナログ信号処理のスタンバイ開始（起動）と同時に規定している。
【００６０】
タイミングジェネレータ３３は、映像信号処理装置１１にイネーブル信号発生手段を有しており、固体撮像素子２を駆動するタイミング信号である水平同期信号、垂直同期信号およびクロック信号のうちの水平同期信号をイネーブル信号として用いるかまたは、水平同期信号を用いてイネーブル信号を生成する。
【００６１】
イネーブル信号発生手段は、アナログ信号処理回路３１のスタンバイ動作の起動と同時にデジタル信号処理回路のスタンバイ動作を起動させるためのイネーブル信号をアナログ信号処理回路３１およびデジタル信号処理回路３２に出力する。また、イネーブル信号発生手段は、アナログ信号処理回路３１およびデジタル信号処理回路３２のスタンバイ動作の起動を同時に行うべく、アナログ信号処理回路３１およびデジタル信号処理回路３２にイネーブル信号を出力する。
【００６２】
さらに、固体撮像素子２、アナログ信号処理回路３１、デジタル信号処理回路３２およびタイミングジェネレータ３３を１チップまたは他チップで構成することができる。
【００６３】
上記構成により、まず、固体撮像素子２から、複数の撮像信号（１水平ラインの複数の画素に対応した複数の撮像信号）が水平同期信号により１水平期間毎に連続して読み出されて、垂直同期信号により１垂直期間の複数水平期間で１画面を規定している。固体撮像素子２から１水平期間の複数の撮像信号が映像信号処理装置３に入力される。
【００６４】
次に、映像信号処理装置３のアナログ信号処理回路３１では、固体撮像素子２から出力された撮像信号のノイズ除去（ＣＤＳ処理）、サンプリング、自動利得調整（ＡＧＣ）を行い、その処理後のアナログ信号からデジタルデータに変換するＡ／Ｄ変換を行う。
【００６５】
その後、デジタル信号処理回路３２では、アナログ信号処理回路３１から出力されたデジタルデータに対して各種のフィルタリング処理や補正処理（ホワイトバランス補正やガンマ補正など）、補間処理（色補間処理など）行って、各種テレビジョン方式などの所定のフォーマットで映像信号を出力する。
【００６６】
このとき、タイミングジェネレータ３３は、アナログ信号処理回路３１およびデジタル信号処理回路３２に信号処理スタンバイ用のイネーブル信号を同時に信号出力してアナログ信号処理とデジタル信号処理とを同時に開始させる。これによって、図２のようにアナログ信号処理開始と同時にデジタル信号処理が動作している状態となり、電源電圧Ｖｃｃを一定電圧の状態でアナログ信号処理を開始・完了することができる。なお、デジタル信号処理回路３２側はこのようなノイズに対して非常に耐性があるため、デジタル信号処理中のアナログ信号処理の挙動変化は問題とならない。
【００６７】
以上により、本実施形態１によれば、アナログ信号処理回路３１およびデジタル信号処理回路３２に信号処理スタンバイ用のイネーブル信号を同時に信号出力してアナログ信号処理とデジタル信号処理とを同時に開始させるため、電源電圧Ｖｃｃがデジタル信号処理回路の起動によってレベル低下して復帰する期間Ｔ１までには、アナログ信号処理中、例えばＣＤＳ回路、ＡＧＣ回路およびＡ／Ｄ変換回路のうちの少なくともＡ／Ｄ変換処理は行われておらず、Ａ／Ｄ変換処理中に大きな電源電圧Ｖｃｃの変動をきたすことなく、出力映像信号に段差を生じてしまう問題を解消することができる。
【００６８】
（実施形態２）
上記実施形態１では、アナログ信号処理回路３１およびデジタル信号処理回路３２を同時に起動させてデジタル信号処理回路３２の起動時のアナログ信号処理回路３１の信号への悪影響を抑制する場合について説明したが、本実施形態２では、アナログ信号処理回路３１の起動の前にデジタル信号処理回路３２を起動させてデジタル信号処理回路３２の起動時のアナログ信号処理回路３１の信号への悪影響を防止する場合について説明する。
【００６９】
図３は、本発明の実施形態２に係る固体撮像装置の要部構成例を示すブロック図であり、図４は、図７の従来の映像信号処理装置におけるノイズ発生時および、図３の映像信号処理装置におけるノイズ低減手法実施時の映像信号処理の動作タイミング図である。
【００７０】
図３において、本発明の実施形態２に係る固体撮像装置１２は、レンズ１を通して被写体光を受光する複数の受光部（フォトダイオード）がマトリクス状に配列された撮像領域を持つ固体撮像素子２と、この固体撮像素子２を駆動制御すると共に、固体撮像素子２からの各画素毎の複数の撮像信号に対してアナログ信号処理およびデジタル信号処理を行って映像信号を出力する映像信号処理装置３Ａとを備えている。
【００７１】
映像信号処理装置３Ａは、固体撮像素子２から出力されたアナログ信号の撮像信号をデジタルデータにＡ／Ｄ変換するアナログ信号処理回路３１Ａと、Ａ／Ｄ変換されたデジタルデータに各種信号処理を施した後に、各種テレビジョン方式などの所定の映像フォーマットに変換するデジタル信号処理回路３２と、固体撮像素子２からの撮像信号の読み出し駆動をタイミング制御すると共に、アナログ信号処理回路３１Ａおよびデジタル信号処理回路３２の起動を制御するタイミング信号および信号処理スタンバイ用のイネーブル信号をアナログ信号処理回路３１Ａおよびデジタル信号処理回路３２に出力するためのタイミングジェネレータ３３と、タイミングジェネレータ３３からのイネーブル信号をアナログ信号処理回路３１Ａに対してのみ所定期間だけ遅延させる遅延回路３４とを有しており、少なくともこれらはＶｃｃ電源ラインおよびＧＮＤライン（接地ライン）を共通にしている。
【００７２】
アナログ信号処理回路３１Ａは、固体撮像素子２から出力されるアナログ信号である撮像信号を取り込んで、固体撮像素子２での電荷転送時に発生するリセット雑音および１／ｆノイズを取り除き、黒レベルの変動および横引きノイズのない映像信号を生成する相関二重サンプリング処理回路３１１（ＣＤＳ回路３１１）や、このＣＤＳ処理を行う相関二重サンプリング処理回路３１１の出力映像信号のゲインを自動調整する自動利得調整処理回路３１２（ＡＧＣ回路３１２）と、ゲイン調整されたアナログ信号をデジタルデータにＡ／Ｄ変換するＡ／Ｄ変換回路３１３（Ａ／Ｄ回路３１３）とを有している。
【００７３】
タイミングジェネレータ３３は、従来のようにデジタル信号処理回路３２がアナログ信号処理回路３１Ａのアナログ信号処理の開始に従って、Ａ／Ｄ回路３１３からのデジタルデータで起動するのではなく、アナログ信号処理回路３１Ａおよびデジタル信号処理回路３２の起動は任意のタイミングで行うことができるようにイネーブル信号をアナログ信号処理回路３１Ａおよびデジタル信号処理回路３２に所定のタイミングで出力する。本実施形態２では、デジタル信号処理回路３２の起動のタイミングをアナログ信号処理の起動開始の前に規定している。即ち、イネーブル信号の供給タイミングを、デジタル信号処理回路３２の起動を行った後に、所定期間Ｔ１を置いてアナログ信号処理回路３１Ａを起動させるように規定している。なお、イネーブル信号は、水平同期信号を用いてもよいし、水平同期信号から新たに生成してもよい。
【００７４】
信号遅延回路３４は、フリップ・フロップ回路ＦＦ１〜ＦＦ３を直列に用いて遅延回路を構成している。タイミングジェネレータ３３からのイネーブル信号は、直列接続されたフリップ・フロップ回路ＦＦ１〜ＦＦ３を通して所定時間だけ遅延された後に、アナログ信号処理回路３１ＡのＣＤＳ回路３１１、ＡＧＣ回路３１２およびＡ／Ｄ回路３１３にそれぞれ出力されるようになっている。また、タイミングジェネレータ３３からデジタル信号処理回路３２へのイネーブル信号は、フリップ・フロップ回路ＦＦ１〜ＦＦ３を介さずに出力されるようになっている。このように、アナログ信号処理回路３１Ａが固体撮像素子２より出力される撮像信号を受け取るよりも以前にデジタル信号処理回路３２を擬似的に起動動作させておく。これは、アナログ信号処理中にデジタル信号処理回路３２が起動することがないように、予め前もってデジタル信号処理回路３２を起動させておくためである。
【００７５】
タイミングジェネレータ３３は、イネーブル信号発生手段の一部を有しており、固体撮像素子２を駆動するタイミング信号である水平同期信号、垂直同期信号およびクロック信号のうちの水平同期信号をイネーブル信号として用いるかまたは、水平同期信号を用いてイネーブル信号を生成する。
【００７６】
イネーブル信号発生手段は、アナログ信号処理回路３１のスタンバイ動作の起動よりも前にデジタル信号処理回路のスタンバイ動作を起動させるためのイネーブル信号をアナログ信号処理回路３１Ａおよびデジタル信号処理回路３２に出力する。また、イネーブル信号発生手段は、イネーブル信号を所定時間遅延可能とする信号遅延回路３４を有しており、アナログ信号処理回路３１Ａのスタンバイ動作の起動以前にデジタル信号処理回路３２のスタンバイ動作を起動するべく、アナログ信号処理回路３１Ａにイネーブル信号を、信号遅延回路３４（タイミングジェネレータ３３の外部に設けたが、内部に設けてもよい）を介して出力し、デジタル信号処理回路３２にはイネーブル信号を、信号遅延回路３４を介さずに直に出力する。
【００７７】
さらに、固体撮像素子２、アナログ信号処理回路３１Ａ、デジタル信号処理回路３２、タイミングジェネレータ３３および信号遅延回路３４を１チップまたは他チップで構成することができる。
【００７８】
上記構成により、まず、固体撮像素子２から、複数の撮像信号（１水平ラインの複数の画素に対応した複数の撮像信号）が水平同期信号により１水平期間毎に連続して読み出されて、垂直同期信号により１垂直期間の複数水平期間で１画面を規定している。固体撮像素子２から１水平期間の複数の撮像信号が映像信号処理装置３Ａに入力される。
【００７９】
次に、映像信号処理装置３Ａのアナログ信号処理回路３１Ａでは、固体撮像素子２から出力された撮像信号のノイズ除去（ＣＤＳ回路３１１）、自動利得調整（ＡＧＣ回路３１２）を行い、その後のアナログ信号からデジタルデータに変換するＡ／Ｄ変換（Ａ／Ｄ回路３１３）を行う。
【００８０】
その後、デジタル信号処理回路３２では、アナログ信号処理回路３１Ａから出力されたデジタルデータに対して各種のフィルタリング処理や補正処理（ホワイトバランス補正やガンマ補正など）、補間処理（色補間処理など）行って、各種テレビジョン方式などの所定のフォーマットで映像信号を出力する。
【００８１】
このとき、タイミングジェネレータ３３は、アナログ信号処理回路３１Ａおよびデジタル信号処理回路３２にイネーブル信号を出力するが、アナログ信号処理よりも時間的に所定期間Ｔ１だけ前にデジタル信号処理の起動を開始させる。この場合のデジタル信号処理回路３２の起動は擬似的な起動であって、デジタルデータが入力されて実際のデジタル信号処理を開始するわけではなく、デジタル信号処理を可能とする擬似的なスタンバイ起動である。この擬似的なスタンバイ起動時にデジタル信号処理回路３２のＣＭＯＳ回路を電源電圧Ｖｃｃによる貫通電流が瞬間的に流れて、電源電圧Ｖｃｃが瞬間的にレベル低下したとしても、このタイミングでは、アナログ信号処理回路３１Ａは起動しておらず、所定期間Ｔ１が電源電圧Ｖｃｃの瞬間的なレベル低下が復帰する期間でもあるため、電源電圧Ｖｃｃのレベル低下に起因してアナログ信号処理回路３１Ａからの映像信号に段差(レベル差)を生じることを防止することができる。これによって、表示画面の画質を良好なものに維持することができる。
【００８２】
このように、図４のようにアナログ信号処理開始の前にデジタル信号処理のスタンバイが開始している状態となって、電源電圧Ｖｃｃを変動させることなく一定電圧の状態でアナログ信号処理を開始・完了することができる。なお、デジタル信号処理回路３２側はこのようなノイズに対して非常に耐性があるため、デジタル信号処理中のアナログ信号処理の挙動変化は問題とならない。
【００８３】
したがって、アナログ信号処理中は常にデジタル信号処理回路３２が動作している状態となって、アナログ信号処理時に映像信号への段差の発生を抑制することができる。このように、デジタル信号処理回路３２をアナログ信号処理開始以前に擬似的なスタンバイ動作を開始させておくことにより、デジタル信号処理が動作を開始することによる電源電圧Ｖｃｃへの瞬間的なレベル低下の影響を防止することができる。これによって、アナログ信号処理回路３１Ａの信号処理動作中の電源レベル変動を防止することができて、映像信号に発生する段差を解消することができ、映像信号を安定してアナログ−デジタル変換することができる。よって、表示画面上の画質を良好なものとすることができる。
【００８４】
（実施形態３）
上記実施形態２では、アナログ信号処理回路３１Ａの起動の前にデジタル信号処理回路３２を起動（信号処理のスタンバイ動作開始）させることにより、デジタル信号処理回路３２Ａの起動時のアナログ信号処理回路３１の映像信号への悪影響を防止する場合について説明したが、本実施形態３では、アナログ信号処理回路３１Ａの起動の後にデジタル信号処理回路３２を起動させる場合であっても、アナログ信号処理回路３１Ａの後述するＡ／Ｄ回路３１３の起動前にデジタル信号処理回路３２を起動させる場合について説明する。
【００８５】
図５は、本発明の実施形態３に係る固体撮像装置の要部構成例を示すブロック図であり、図６は、図７の従来の映像信号処理装置におけるノイズ発生時および、図５の映像信号処理装置におけるノイズ低減手法実施時の映像信号処理の動作タイミング図である。
【００８６】
図５において、本発明の実施形態３に係る固体撮像装置１３は、レンズ１を通して被写体光を受光する複数の受光部（フォトダイオード）がマトリクス状に配列された撮像領域を持つ固体撮像素子２と、この固体撮像素子２を駆動制御すると共に、固体撮像素子２からの各画素毎の複数の撮像信号に対してアナログ信号処理およびデジタル信号処理を行って映像信号を出力する映像信号処理装置３Ｂとを備えている。
【００８７】
映像信号処理装置３Ｂは、固体撮像素子２から出力されたアナログ信号の撮像信号をデジタルデータにＡ／Ｄ変換するアナログ信号処理回路３１Ａと、Ａ／Ｄ変換されたデジタルデータに各種信号処理を施した後に、各種テレビジョン方式（テレビジョン規格で規定）などの所定の映像フォーマットに変換するデジタル信号処理回路３２と、固体撮像素子２からの撮像信号の読み出し駆動を水平および垂直同期信号やクロック信号などのタイミング信号によりタイミング制御すると共に、アナログ信号処理回路３１Ａおよびデジタル信号処理回路３２の起動（信号処理のスタンバイ動作開始）をそれぞれ制御するイネーブル信号をアナログ信号処理回路３１Ａおよびデジタル信号処理回路３２に出力するためのタイミングジェネレータ３３と、タイミングジェネレータ３３からのイネーブル信号をデジタル信号処理回路３２に対してのみ所定期間Ｔ２だけ遅延させる遅延回路３５とを有しており、少なくともこれらはＶｃｃ電源ラインおよびＧＮＤライン（接地ライン）を共通にしている。
【００８８】
アナログ信号処理回路３１Ａは、固体撮像素子２から出力されるアナログ信号である撮像信号を取り込んで、固体撮像素子２での電荷転送時に発生するリセット雑音および１／ｆノイズを取り除き、黒レベルの変動および横引きノイズのない映像信号を生成する相関二重サンプリング処理回路３１１（ＣＤＳ回路３１１）や、このＣＤＳ処理を行う相関二重サンプリング処理回路３１１からの出力映像信号のゲインを自動調整する自動利得調整処理回路３１２（ＡＧＣ回路３１２）と、ゲイン調整されたアナログ信号をデジタルデータにＡ／Ｄ変換するＡ／Ｄ変換回路３１３（Ａ／Ｄ回路３１３）とを有している。
【００８９】
タイミングジェネレータ３３は、従来のようにデジタル信号処理回路３２がアナログ信号処理回路３１Ａの単にアナログ信号処理の開始に従ってデジタルデータの入力により起動するのではなく、アナログ信号処理回路３１Ａおよびデジタル信号処理回路３２の起動は任意のタイミングで行うことができるようにイネーブル信号をアナログ信号処理回路３１Ａおよびデジタル信号処理回路３２に所定のタイミングで出力する。本実施形態３では、デジタル信号処理回路３２の起動のタイミングを、アナログ信号処理回路３１ＡのＡ／Ｄ回路３１３の起動開始時に規定している。即ち、デジタル信号処理回路３２へのイネーブル信号の供給タイミングを、ＣＤＳ回路３１１およびＡＧＣ回路３１２の起動を行った後に、所定期間Ｔ２を置いてＡＧＣ回路３１２からの出力映像信号を用いてＡ／Ｄ回路３１３の起動と同時に起動させるように規定している。
【００９０】
信号一致回路３５は、アンドゲート（またはナンドゲート）などの論理回路で構成されており、タイミングジェネレータ３３からのイネーブル信号と、ＡＧＣ回路３１２からの出力信号とがアンドゲートの入力端に入力され、共にハイレベル（またはローレベル）のときにイネーブル信号としてデジタル信号処理回路３２に出力されるようになっている。
【００９１】
タイミングジェネレータ３３は、イネーブル信号発生手段の一部を有しており、固体撮像素子２を駆動するタイミング信号である水平同期信号、垂直同期信号およびクロック信号のうちの水平同期信号をイネーブル信号として用いるかまたは、水平同期信号を用いてイネーブル信号を生成する。
【００９２】
イネーブル信号発生手段は、ＣＤＳ回路３１１、ＡＧＣ回路３１２およびＡ／Ｄ変換回路３１３のいずれか、ここではＡ／Ｄ変換回路３１３のスタンバイ動作を起動するタイミングと同時（またはそれ以前）にデジタル信号処理回路３２のスタンバイ動作を起動させるためのイネーブル信号をアナログ信号処理回路３１Ａおよびデジタル信号処理回路３２に出力する。イネーブル信号をアナログ信号処理回路３１Ａおよびデジタル信号処理回路３２のうちの少なくともデジタル信号処理手段に出力すればよい。また、イネーブル信号発生手段は、イネーブル信号と、ＣＤＳ回路３１１への入力映像信号、ＣＤＳ回路３１１からの出力映像信号およびＡＧＣ回路３１２からの出力映像信号のいずれか、ここではＡＧＣ回路３１２からの出力映像信号とが信号レベルで一致したときに、デジタル信号処理回路３２にイネーブル信号として出力する信号一致回路３５（タイミングジェネレータ３３の外部に設けたが、内部に設けてもよい）を有している。
【００９３】
さらに、固体撮像素子２、アナログ信号処理回路３１Ａ、デジタル信号処理回路３２、タイミングジェネレータ３３および信号一致回路３５を１チップまたは他チップで構成することができる。
【００９４】
上記構成により、まず、固体撮像素子２から、複数の撮像信号（１水平ラインの複数の画素に対応した複数の撮像信号）が水平同期信号により１水平期間毎に連続して読み出されて、垂直同期信号により１垂直期間の複数水平期間で１画面を規定している。固体撮像素子２からの複数の撮像信号が映像信号処理装置３Ｂに入力される。
【００９５】
次に、映像信号処理装置３Ｂのアナログ信号処理回路３１Ａでは、固体撮像素子２から出力された撮像信号のノイズ除去（ＣＤＳ回路３１１）、自動利得調整（ＡＧＣ回路３１２）を行い、その後のアナログ信号からデジタルデータに変換するＡ／Ｄ変換（Ａ／Ｄ回路３１３）を行う。
【００９６】
その後、デジタル信号処理回路３２では、アナログ信号処理回路３１Ａから出力されたデジタルデータに対して各種のフィルタリング処理や補正処理（ガンマ補正など）、補間処理（色補間処理など）行って、各種テレビジョン方式などの所定のフォーマットで映像信号を出力する。
【００９７】
このとき、タイミングジェネレータ３３は、アナログ信号処理回路３１Ａおよびデジタル信号処理回路３２にタイミング信号を出力するが、前半のアナログ信号処理よりも時間的に後であって、後半のアナログ信号処理よりも時間的に前にデジタル信号処理の起動（信号処理のスタンバイ動作開始）させる。この場合のデジタル信号処理回路３２の起動も擬似的な起動であって、従来のようにデジタルデータが入力されて実際のデジタル信号処理を開始するわけではなく、デジタル信号処理を可能とする擬似的な起動である。この擬似的な起動時にデジタル信号処理回路３２のＣＭＯＳ回路を電源電圧Ｖｃｃの貫通電流が瞬間的に流れて、電源電圧Ｖｃｃが瞬間的にレベル低下したとしても、このタイミングでは、アナログ信号処理回路３１ＡのＡ／Ｄ回路３１３は起動しておらず、電源電圧Ｖｃｃの瞬間的なレベル低下に起因してアナログ信号処理回路３１Ａからの映像信号に段差(レベル差)を生じることを防止することができる。これによって、表示画面の画質を良好なものに維持することができる。
【００９８】
このように、図６のように実際のＡ／Ｄ変換処理の開始時にデジタル信号処理回路３２画スタンバイ動作を開始する状態となって、実際のＡ／Ｄ変換処理時に電源電圧Ｖｃｃを変動させることなく一定電圧の状態で実際のＡ／Ｄ変換処理を開始・完了させることができる。なお、デジタル信号処理回路３２側はこのようなノイズに対して非常に耐性があるため、デジタル信号処理中のアナログ信号処理の挙動変化は問題とならない。
【００９９】
したがって、その後のアナログ信号処理中は常にデジタル信号処理回路３２が実際に動作している状態となって、映像信号への段差の発生を抑制することができる。このように、デジタル信号処理回路３２を実際のＡ／Ｄ変換処理の開始以前に擬似的にスタンバイ動作させておくことにより、デジタル信号処理がスタンバイ動作を開始することによる電源電圧Ｖｃｃへの瞬間的なレベル低下の影響を抑制することができる。これによって、実際のＡ／Ｄ変換処理中の電源レベル変動を抑えることができて、実際のＡ／Ｄ変換処理による映像信号に発生する段差を解消することができ、映像信号を安定してＡ／Ｄ変換することができる。よって、表示画面上の画質を良好なものとすることができる。
【０１００】
なお、本実施形態３では、タイミングジェネレータ３３からのイネーブル信号と、ＡＧＣ回路３１２からの出力信号とをアンドゲートに入力して、それらが一致したときに、その出力をデジタル信号処理回路３２にイネーブル信号として出力させるようにしたが、これに限らず、タイミングジェネレータ３３からのイネーブル信号と、ＣＤＳ回路３１１からの出力信号とをアンドゲートなどの論理回路に入力して、その出力をデジタル信号処理回路３２に入力させるようにしてもよいし、タイミングジェネレータ３３からのイネーブル信号と、固体撮像素子２からの出力映像信号とをアンドゲートなどの論理回路に入力して、その出力をデジタル信号処理回路３２に入力させるようにしてもよい。この場合には、実際のＣＤＳ処理、ＡＧＣ処理およびＡ／Ｄ変換処理のうちの少なくともＡ／Ｄ変換処理中の電源レベル変動を抑えることができて、実際のＣＤＳ処理、ＡＧＣ処理およびＡ／Ｄ変換処理の少なくともＡ／Ｄ変換処理による映像信号に発生する段差を解消することができ、映像信号を安定してＣＤＳ処理、ＡＧＣ処理およびＡ／Ｄ変換処理の少なくともＡ／Ｄ変換処理を行うことができる。これによって、表示画面上の画質を良好なものとすることができる。
【０１０１】
なお、上記実施形態１〜３では特に説明しなかったが、スタンバイするためにＣＭＯＳ回路が起動する。ＣＭＯＳ回路を介して電源電圧を供給している。従来は、入力信号が入力されたらＣＭＯＳ回路によりアナログ信号処理回路３１Ａやデジタル信号処理回路３２が起動する。ここでは、水平および垂直同期信号やクロック信号などのタイミング信号に同期して信号処理が行われる。イネーブル信号を出力させるイネーブル信号発生手段をタイミングジェネレータ３３の外部に別途設けてもよい。さらに、フリップフロップＦＦを３つ設けたが、これに限らず、期間Ｔ１だけイネーブル信号が遅延するように一または複数のフリップフロップＦＦを設ければよい。また、遅延素子としてフリップフロップＦＦに限らず、一または複数のインバータ素子を設けてもよい。
【０１０２】
また、本実施形態３では、イネーブル信号発生手段は、タイミングジェネレータ３３からのイネーブル信号と、ＣＤＳ回路３１１への入力映像信号、ＣＤＳ回路３１１からの出力映像信号およびＡＧＣ回路３１２からの出力映像信号のいずれかとが信号レベルで一致したときに、デジタル信号処理手段としてのデジタル信号処理回路３２にイネーブル信号として出力する信号一致回路３５を有するように説明したが、これに限らず、イネーブル信号発生手段は、ＣＤＳ回路３１１への入力映像信号、ＣＤＳ回路３１１からの出力映像信号およびＡＧＣ回路３１２からの出力映像信号のいずれかを、デジタル信号処理手段としてのデジタル信号処理回路３２にイネーブル信号として出力するようにしても、本発明の目的を達成することができる。
（実施形態４）
図１３は、本発明の実施形態４として、本発明の実施形態１〜３の固体撮像装置１１〜１３のいずれかを画像入力デバイスとして撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【０１０３】
図１３において、本実施形態４の電子情報機器５０は、上記実施形態１〜３のいずれかの固体撮像装置１１〜１３のいずれかと、この固体撮像装置１１〜１３のいずれかからのカラー画像信号（映像信号）を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部５１と、この固体撮像装置１１〜１３のいずれかからのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段５２と、この固体撮像装置１１〜１３のいずれかからのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段５３とを有している。
【０１０４】
この電子情報機器５０としては、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用カメラ（例えば後方監視用カメラ）およびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子機器が考えられる。
【０１０５】
したがって、本実施形態４によれば、固体撮像装置１１〜１３のいずれかからのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置５４により良好にプリントアウトしたり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部５１に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。いずれにせよ、本実施形態４の電子情報機器５０は、これらのメモリ部５１、表示手段５２、通信手段５３および画像出力装置５４の少なくともいずれかを有していればよい。
【０１０６】
以上により、上記実施形態１〜３によれば、アナログ信号処理中の例えばＣＤＳ回路３１１、ＡＧＣ回路３１２およびＡ／Ｄ回路３１３のうちの少なくともＡ／Ｄ変換処理中に、デジタル信号処理が起動されるタイミングが発生しないように、アナログ信号処理の開始時またはその開始前、詳しくは、アナログ信号処理のＣＤＳ処理、ＡＧＣ処理およびＡ／Ｄ変換処理のうちの少なくともＡ／Ｄ変換処理の開始時またはその開始前に擬似的にデジタル信号処理を起動しておくことにより、アナログ信号処理中に大きな電源電圧Ｖｃｃの変動をきたすことなく、出力映像信号に段差を生じてしまう問題を解消することができる。また、デジタル信号処理系をオンするだけのイネーブル信号を用意するだけで、従来技術で課題であった回路規模の増加（ラインメモリおよびその容量増加）もほとんどない。さらに、固体撮像素子の画素数の増加に伴って、従来技術のようにクロックの高速化が必要なく、普段と同一タイミングで信号処理を行うことができる。したがって、回路構成の変更が不要で、極めて小規模な回路修正で表示画面の画質を向上させることができる。
【０１０７】
なお、本実施形態１〜３では、特に説明しなかったが、少なくともアナログ信号をデジタル信号に変換するアナログ信号処理手段（アナログ信号処理回路３１または３１Ａ）と、デジタル変換されたデジタル信号をデジタル信号処理するデジタル信号処理手段（デジタル信号処理回路３２）とを備えた映像信号処理装置１１〜１３において、アナログ信号をデジタル信号に変換するＡ／Ｄ変換処理と同時またはそれ以前にデジタル信号処理回路３２のスタンバイ動作を起動させるためのイネーブル信号をアナログ信号処理回路３１または３１Ａおよび該デジタル信号処理回路３２のうちの少なくともデジタル信号処理回路３２に出力するイネーブル信号発生手段（タイミングジェネレータ３３内に設けている）を有することにより、ラインメモリを設けたりその容量を増やしたりせず、デジタル信号処理用のクロックを高速化する変更なしに映像信号に生じる段差を効果的に抑えることができる本発明の効果を奏する。
【０１０８】
以上のように、本発明の好ましい実施形態１〜４を用いて本発明を例示してきたが、本発明は、この実施形態１〜４に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜４の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１０９】
本発明は、例えば固体撮像素子から得られる映像信号をデジタルデータに変換して各種の信号処理を施す映像信号処理装置、この映像信号処理装置を用いた固体撮像装置および、この固体撮像装置をカメラモジュールの画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、車載用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器の分野において、アナログ信号処理中の少なくともＡ／Ｄ変換処理中にデジタル信号処理が動作するというタイミングを防止するため、ラインメモリを設けたりその容量を増やしたりせず、デジタル信号処理用のクロックを高速化する変更なしに映像信号に生じる段差を効果的に抑えることができる。これによって、低コストで表示画面の画質劣化を抑制したデジタルカメラおよびカメラモジュールなどを得ることができる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の実施形態１に係る固体撮像装置の要部構成例を示すブロック図である。
【図２】図７の従来の映像信号処理装置におけるノイズ発生時および、図１の映像信号処理装置におけるノイズ低減手法実施時の映像信号処理の動作タイミング図である。
【図３】本発明の実施形態２に係る固体撮像装置の要部構成例を示すブロック図である。
【図４】図７の従来の映像信号処理装置におけるノイズ発生時および、図３の映像信号処理装置におけるノイズ低減手法実施時の映像信号処理の動作タイミング図である。
【図５】本発明の実施形態３に係る固体撮像装置の要部構成例を示すブロック図である。
【図６】図７の従来の映像信号処理装置におけるノイズ発生時および、図５の映像信号処理装置におけるノイズ低減手法実施時の映像信号処理の動作タイミング図である。
【図７】特許文献１に開示されている従来の映像信号処理装置を備えたデジタルカメラの要部構成例を示すブロック図である。
【図８】図７の従来の映像信号処理装置の各信号処理例を示す動作タイミング図である。
【図９】特許文献１に更に開示されている他の従来の映像信号処理装置を備えたデジタルカメラの要部構成例を示すブロック図である。
【図１０】図９の映像信号処理装置の各信号処理例を示す動作タイミング図である。
【図１１】図７の従来の映像信号処理装置におけるノイズ発生時および、図９の他の従来の映像信号処理装置におけるノイズ低減時の映像信号処理の動作タイミング図である。
【図１２】デジタル信号処理開始時の電源電圧Ｖｃｃのレベル低下を模式的に示す電源電圧波形図である。
【図１３】本発明の実施形態４として、本発明の実施形態１〜４の固体撮像装置１１〜１３のいずれかを画像入力デバイスとして撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【符号の説明】
【０１１１】
１  レンズ
２  固体撮像素子
３、３Ａ、３Ｂ  映像信号処理装置
１１〜１３  固体撮像装置
３１、３１Ａ  アナログ信号処理回路
３２  デジタル信号処理回路
３３  タイミングジェネレータ
３４  信号遅延回路
３５  信号一致回路
５０  電子情報機器
５１  メモリ部
５２  表示装置
５３  通信手段
５４  画像出力装置
Ｔ１  電源電圧Ｖｃｃがデジタル信号処理回路の起動によってレベル低下して復帰するまでの期間
Ｔ２  イネーブル信号の出力時点からＡＧＣ出力するまでの期間
【図１】
2009105852.tif 000003
【図２】
2009105852.tif 000004
【図３】
2009105852.tif 000005
【図４】
2009105852.tif 000006
【図５】
2009105852.tif 000007
【図６】
2009105852.tif 000008
【図７】
2009105852.tif 000009
【図８】
2009105852.tif 000010
【図９】
2009105852.tif 000011
【図１０】
2009105852.tif 000012
【図１１】
2009105852.tif 000013
【図１２】
2009105852.tif 000014
【図１３】
2009105852.tif 000015