(57)【要約】【課題】フォトダイオードの暗電流の減少などを図るようにした光電変換素子を提供すること【解決手段】この発明は、差動増幅器１、フォトダイオード２、帰還容量素子３、およびスイッチ４からなる。フォトダイオード２は、差動増幅器１の反転入力端子と非反転入力端子の間に接続される。帰還容量素子３は、差動増幅器１の反転入力端子と出力端子の間に接続される。スイッチ４は、帰還容量素子３の両端に接続され、オンのときに帰還容量素子３の電荷を放電させてリセットさせる。差動増幅器の非反転入力端子には、所定の基準電圧Ｖｒｅｆを印加させるようにした。【選択図】図１
2009105246.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅器と、
前記差動増幅器の反転入力端子と非反転入力端子の間に接続されるフォトダイオードと、
前記差動増幅器の前記反転入力端子と出力端子の間に接続される帰還容量素子と、
前記帰還容量素子のリセットに用いるスイッチング素子と、を備え、
前記差動増幅器の前記非反転入力端子に所定の基準電圧を印加させるようにしたことを特徴とする光電変換素子。
【請求項２】
前記フォトダイオードは、半導体基板上に形成される第１の導電型の領域と前記第１の導電型とは異なる第２の導電型の領域とからなり、
前記帰還容量素子は、前記第２の導電型の領域の一部であって、前記第２の導電型の領域の一部を含んで形成されるＭＯＳ容量素子からなることを特徴とする請求項１に記載の光電変換素子。
【請求項３】
前記ＭＯＳ容量素子は、第１の電極と、前記第１の電極上に形成される絶縁物と、前記絶縁物上に形成される第２の電極とからなり、
前記フォトダイオードの第２の導電型の領域の一部と前記ＭＯＳ容量素子の第１の電極とが共通化されていることを特徴とする請求項２に記載の光電変換素子。
【請求項４】
前記ＭＯＳ容量素子の第２の電極は透明であることを特徴とする請求項３に記載の光電変換素子。
【請求項５】
複数の光電変換素子を備えた固体撮像装置であって、
前記複数の光電変換素子は、請求項１乃至請求項４のうちのいずれかの請求項に記載の光電変換素子からなることを特徴とする固体撮像装置。
【請求項６】
固体撮像装置を備えた電子機器であって、
前記固体撮像装置は、請求項５に記載の固体撮像装置からなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子、固体撮像装置、および電子機器に関する。
【背景技術】
【０００２】
従来、ラインセンサなどのＭＯＳ型固体撮像装置を構成する光電変換素子（光センサ）として、フォトダイオードと、反転増幅器（または差動増幅器）と、帰還容量素子とを備え、感度を向上させるようにしたものが知られている（特許文献１、２などを参照）。
このような光電変換素子を画素とするラインセンサでは、フォトダイオードの暗電流による信号も増幅してしまう。暗電流は画素毎に異なるので、映像信号に画素毎に異なるオフセット成分が加わり、ラインセンサを用いたスキャナ画像には筋状の雑音が表れる。
【０００３】
暗電流を補正する画像読取装置として、予め画素毎の暗電流成分を測定・保持しておき、画像を撮影するときにその暗電流成分を差し引くというものが知られている（特許文献３参照）。
この画像読取装置は精度良く暗電流成分を補正できるが、暗電流成分を保持しておくためのメモリが必要であり、装置の構成が複雑になる。さらに暗電流は温度依存性があり、温度変化により暗電流の大きさが変化するため、画像取り込み毎に暗電流測定が必要となる。その結果、画像取り込み時間が長くなってしまう。
【０００４】
図８は、フォトダイオードの電圧−電流特性の一例を示す。図８において、実線ａは光の当たらないときの特性であり、破線ｂは光が当たるときの特性である。通常、フォトダイオードは逆バイアスをかけて使用する。すなわち、図８の電圧（Ｖ）が負の領域で使用する。図８の実線ａに示すように、暗状態（光量がゼロ）でも電流が流れており、これが暗電流となり読み取った画像に表れる。
【特許文献１】特開平５−２０７３７５号公報
【特許文献２】特開平５−２１５６０２号公報
【特許文献３】特開平２−８７７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、上記の点に鑑み、フォトダイオードの暗電流の減少などを図るようにした光電変換素子を提供することにある。
また、本発明の他の目的は、光電変換素子の暗電流の減少により、暗電流に基づく画像上の雑音の低減を図るようにした固体撮像装置を提供することにある。
さらに、本発明の他の目的は、暗電流に基づく画像上の雑音の低減が図られる固体撮像装置を活用することができる電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決し本発明の少なくとも一の目的を達成するために、各発明は、以下のような構成からなる。
第１の発明は、差動増幅器と、前記差動増幅器の反転入力端子と非反転入力端子の間に接続されるフォトダイオードと、前記差動増幅器の前記反転入力端子と出力端子の間に接続される帰還容量素子と、前記帰還容量素子のリセットに用いるスイッチング素子と、を備え、前記差動増幅器の前記非反転入力端子に所定の基準電圧を印加させるようにした。
【０００７】
第２の発明は、第１の発明において、前記フォトダイオードは、半導体基板上に形成される第１の導電型の領域と前記第１の導電型とは異なる第２の導電型の領域とからなり、前記帰還容量素子は、前記第２の導電型の領域の一部であって、前記第２の導電型の領域の一部を含んで形成されるＭＯＳ容量素子からなる。
第３の発明は、第２の発明において、前記ＭＯＳ容量素子は、第１の電極と、前記第１の電極上に形成される絶縁物と、前記絶縁物上に形成される第２の電極とからなり、前記フォトダイオードの第２の導電型の領域の一部と前記ＭＯＳ容量素子の第１の電極とが共通化されている。
【０００８】
第４の発明は、第３の発明において、前記ＭＯＳ容量素子の第２の電極は透明である。
第５の発明は、複数の光電変換素子を備えた固体撮像装置であって、前記複数の光電変換素子は、第１発明〜第４発明のうちのいずれかの光電変換素子からなる。
第６の発明は、固体撮像装置を備えた電子機器であって、前記固体撮像装置は、第５発明の固体撮像装置からなる。
【０００９】
このような構成の本発明の光電変換素子によれば、フォトダイオードの暗電流を減少させることができる。そして、フォトダイオードと帰還容量素子を半導体基板上に構成する場合には、フォトダイオードは帰還容量素子の分だけ面積を大きくすることができるので、光の検出感度の向上を図ることができる。
また、本発明の固体撮像装置によれば、光電変換素子の暗電流の減少により、暗電流に基づく画像上の雑音の低減を図ることができる。
さらに、本発明の電子機器によれば、暗電流に基づく画像上の雑音の低減が図られる固体撮像装置を活用できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照して説明する。
（光電変換素子の第１実施形態）
図１は、本発明の光電変換素子の第１実施形態の構成を示す。
この光電変換素子の第１実施形態は、図１に示すように、差動増幅器１と、フォトダイオード２と、帰還容量素子３と、スイッチ４と、バイアス電圧印加端子５と、出力端子６とを備えている。
【００１１】
差動増幅器１は、入力電圧Ｖｉｎｎが印加される反転入力端子（−）と、入力電圧Ｖｉｎｐが印加される非反転入力端子（＋）と、出力電圧Ｖｐｉｘを取り出す出力端子６と接続される出力端子と、を備えている。
フォトダイオード２は、入射光を光電変換するものであり、アノードが差動増幅器１の非反転入力端子に接続され、カソードが差動増幅器１の反転入力端子に接続されている。また、差動増幅器１の非反転入力端子は、所定の基準電圧であるバイアス電圧Ｖｒｅｆが印加されるバイアス電圧印加端子５と接続されている。
【００１２】
帰還容量素子３は、差動増幅器１の反転入力端子と出力端子の間に接続されている。スイッチ４は、ＭＯＳトランジスタなどのスイッチング素子からなり、オンのときに帰還容量素子３のリセット（電荷の放電）を行う。スイッチ４は、帰還容量素子３に並列接続され、リセット信号φｒによって開閉制御（オンオフ制御）される。
ここで、この第１実施形態では、光量に応じて出力電圧Ｖｐｉｘの電圧が上がるので、バイアス電圧Ｖｒｅｆは低い電圧にしておくとダイナミックレンジが広く取れる。
なお、バイアス電圧Ｖｒｅｆは、例えば電源電圧が３Ｖのときには、０．５〜１．０Ｖ程度である。
【００１３】
次に、このような構成の光電変換素子の第１実施形態の動作について、図１および図２を参照して説明する。
図２において、期間Ｔ１はリセット期間であり、このときにはリセット信号φｒがＨレベルとなってスイッチ４がオン状態となり、帰還容量素子３の電荷が放電される。このとき、出力電圧Ｖｐｉｘは以下のようになる。
【００１４】
Ｖｐｉｘ＝Ａ・（Ｖｉｎｐ−Ｖｉｎｎ）
＝Ａ・（Ｖｒｅｆ−Ｖｐｉｘ）・・・（１）
【００１５】
ここで、Ｖｉｎｎ、Ｖｉｎｐは差動増幅器１の反転入力端子と非反転入力端子の入力電圧であり、Ｖｒｅｆはバイアス電圧、Ａは差動増幅器１の電圧利得である。
（１）式から次の（２）式が得られる。
【００１６】
Ｖｐｉｘ＝Ｖｉｎｎ＝Ａ／（１＋Ａ）・Ｖｒｅｆ  ・・・（２）
【００１７】
このときの帰還容量素子３の帰還容量Ｃｆにおける電荷Ｑｆ、フォトダイオード２の寄生容量Ｃｐｄ（図示せず）における電荷Ｑｐｄ、およびそれらの電荷の和（Ｑｆ＋Ｑｐｄ）を求めると、（２）式から次式で表される。
【００１８】
Ｑｆ＝Ｃｆ・（Ｖｉｎｎ−Ｖｐｉｘ）＝０
Ｑｐｄ＝Ｃｐｄ・（Ｖｉｎｎ−Ｖｉｎｐ）＝Ｃｐｄ・Ｖｒｅｆ／（１＋Ａ）
Ｑｆ＋Ｑｐｄ＝Ｃｐｄ・Ｖｒｅｆ／（1 ＋Ａ）  ・・・（３）
【００１９】
図２において、期間Ｔ２は露光期間である。このときには、リセット信号φｒがＬレベルとなってスイッチ４がオフ状態となる。フォトダイオード２に光が入射すると、その光量に比例してフォトダイオード２のカソードからアノードへ電流Ｉｐｄが流れる。この電流Ｉｐｄにより出力電圧ＶｐｉｘがΔＶ上昇したとすると、差動増幅器１の反転入力端子の変化分ΔＶｉｎｎは次のようになる。
【００２０】
ΔＶｉｎｎ＝−ΔＶ／Ａ  ・・・（４）
【００２１】
ここで、差動増幅器１の非反転入力端子に着目すると、期間Ｔ２における帰還容量Ｃｆの電荷Ｑｆ’、寄生容量Ｃｐｄの電荷Ｑｐｄ’、およびそれらの電荷の和（Ｑｆ’＋Ｑｐｄ’）は（４）式より次式で表される。
【００２２】
Ｑｆ’＝Ｃｆ・（Ｖｉｎｎ＋ΔＶｉｎｎ−Ｖｐｉｘ）
＝Ｃｆ・（Ａ／（１＋Ａ）・Ｖｒｅｆ−ΔＶ／Ａ−Ｖｐｉｘ）
Ｑｐｄ’＝Ｃｐｄ・（Ｖｉｎｎ＋ΔＶｉｎｎ−Ｖｉｎｐ）
＝Ｃｐｄ・（Ｖｒｅｆ／（１＋Ａ）−ΔＶ／Ａ）
Ｑｆ’＋Ｑｐｄ’＝Ｃｆ・（Ａ／（１＋Ａ）・Ｖｒｅｆ−Ｖｐｉｘ−ΔＶ／Ａ）＋Ｃｐｄ・（Ｖｒｅｆ／（１＋Ａ）−ΔＶ／Ａ）  ・・・（５）
【００２３】
期間Ｔ１と期間Ｔ２の電荷の差は、フォトダイオード２で流れた電流分であるので、次式が成立する。
【００２４】
Ｑｆ＋Ｑｐｄ＝Ｑｆ’＋Ｑｐｄ’＋Ｉｐｄ・ｔ  ・・・（６）
【００２５】
ここで、ｔはフォトダイオード２に光が照射された時間である。
（３）式と（５）式を用いて（６）式を整理すると、出力電圧Ｖｐｉｘは次式のようになる。
【００２６】
Ｖｐｉｘ＝Ａ／（１＋Ａ）・Ｖｒｅｆ＋Ｉｐｄ・ｔ／Ｃｆ−ΔＶ／Ａ（１＋Ｃｐｄ／Ｃｆ）  ・・・（７）
【００２７】
差動増幅器１の電圧利得Ａが１より十分に大きいとすると、（７）式は次式のように近似できる。
【００２８】
Ｖｐｉｘ＝Ｖｒｅｆ＋Ｉｐｄ・ｔ／Ｃｆ  ・・・（８）
【００２９】
（８）式によれば、期間Ｔ２における出力電圧Ｖｐｉｘの波形は、図２に示すように時間に比例して直線的に上昇していく。その出力電圧Ｖｐｉｘは光強度が大きければ傾きが大きく、光強度が小さければ傾きが小さくなる。ある一定時間が経過したタイミングで出力電圧Ｖｐｉｘを読み出せば光強度に依存した画像信号となる。なお、帰還容量素子３の容量値Ｃｆを変えることで、光検出の感度調整も可能である。
ここで、期間Ｔ２において差動増幅器１の反転入力端子の入力電圧Ｖｉｎｎは、（２）、（４）式を用いて次式となる。
【００３０】
Ｖｉｎｎ＝Ａ／（１＋Ａ）・Ｖｒｅｆ−ΔＶ／Ａ  ・・・（９）
【００３１】
差動増幅器１の電圧利得Ａが十分に大きければ、（９）式はＶｉｎｎ＝Ｖｒｅｆと近似できる。このため、期間Ｔ２ではフォトダイオード２のアノードとカソードの電位がほぼ等しくなり、フォトダイオード２がゼロバイアス状態となる。図８のフォトダイオードの電圧−電流特性において、Ｖ＝０〔Ｖ〕付近の特性となり暗電流が極めて小さくなる。
従って、光電変換素子の第１実施形態を使用して固体撮像装置を構成する場合には、従来のように、メモリなどに暗電流成分を記憶させて補正することなしに、フォトダイオードの暗電流に起因する筋状の雑音が抑制できる。
【００３２】
（光電変換素子の第２実施形態）
図３は、本発明の光電変換素子の第２実施形態の構成を示す回路図である。
光電変換素子の第２実施形態は、図３に示すように、差動増幅器１と、フォトダイオード２と、帰還容量素子であるＭＯＳ容量素子３ａと、スイッチ４と、バイアス電圧印加端子５と、出力端子６とを備えている。
【００３３】
光電変換素子の第２実施形態は、図１に示す第１実施形態の構成を基本とし、帰還容量素子３をＮ型のＭＯＳ容量素子３ａとしたものである。また、後述のように、フォトダイオード２とＭＯＳ容量素子３ａとをＮ型半導体基板上に作成するようにした（図４を参照）。
なお、光電変換素子の第２実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同じであるので、同一の構成要素には同一符号を付してその説明は省略する。
このような構成の光電変換素子の第２実施形態は、図１の第１実施形態の動作と同様であるので、その説明は省略する。
【００３４】
図４は、Ｎ型半導体基板上に作成されるフォトダイオード２とＭＯＳ容量素子３ａの構成を示す断面図である。
Ｎ型半導体基板１０上には、素子分離部１１で囲まれるＰ型ウェル１２が形成されている。そして、Ｐ型ウェル１２の内部には、ＮＭＯＳの構造からなるフォトダイオード２とＭＯＳ容量素子３ａが形成されている。
すなわち、Ｐ型ウェル１２の内部には、３つからなるＮ型拡散層１３、１４、１５とＰ型のコンタクト領域１６とが素子分離部１７を挟んで形成されている。３つのＮ型拡散層１３、１４、１５は、一体に形成されている。
【００３５】
Ｎ型拡散層１３、１４、１５のうちの一部であるＮ型拡散層１４上には、絶縁物からなる絶縁層１８が形成され、絶縁層１８上には電極１９が形成されている。電極１９は、光を透過する透明の電極で構成するのが好ましい。この透明電極は、例えばＩＴＯ（酸化インジウムスズ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で構成される。
以上の構成により、光が照射されるＮ型拡散層１３〜１５、Ｐ型ウェル１２、およびコンタクト領域１６からフォトダイオード２が形成される。すなわち、Ｎ型拡散層１３、１４、１５とＰ型ウェル１２との接合面に空乏層が発生し、この空乏層がフォトダイオード２として動作（機能）する。このため、Ｎ型拡散層１３、１５が共通接続され、この共通接続部が差動増幅器１の反転入力端子に接続されている。そして、コンタクト領域１６が差動増幅器１の非反転入力端子に接続されている。
【００３６】
また、電極として機能するＮ型拡散層１３〜１５、絶縁層１８、および電極１９からＭＯＳ容量素子３ａが形成される。このため、Ｎ型拡散層１４、１５が差動増幅器１の反転入力端子に接続されている。そして、電極１９が差動増幅器１の出力端子に接続されている。なお、Ｎ型拡散層１３〜１５のうち、Ｎ型拡散層１４がＭＯＳ容量素子３ａの主電極として機能する。
【００３７】
このように、図４のフォトダイオード２およびＭＯＳ容量素子３ａは、フォトダイオード２をＮ型半導体基板１０上に形成するとともに、フォトダイオード２を構成するＮ型拡散層１３〜１５のうちの一部を用いて、ＭＯＳ容量素子３ａを形成するようにした。従って、フォトダイオード２を構成するＮ型拡散層１３〜１５と、ＭＯＳ容量素子３ａの一方の電極として機能するＮ型拡散層１３〜１５とが共通化されている。
以上のように、光電変換素子の第２実施形態では、第１実施形態と同様にフォトダイオードをゼロバイアスとすることができ、フォトダイオードの暗電流を非常に小さくできる。
【００３８】
また、第２実施形態において、ＭＯＳ容量素子３ａの電極１９を透明電極で構成する場合には、ＭＯＳ容量素子３ａを構成するＮ型拡散層１４はＰ型ウェル１２との間でフォトダイオード２を形成する。すなわち、フォトダイオード２は、ＭＯＳ容量素子３ａを構成するＮ型拡散層１４の分だけ面積が大きくなり、光検出の感度が向上する。また、この場合には、フォトダイオード２とＭＯＳ容量素子３ａはＮ型拡散層１４を共有するので、その分について面積が減少し、全体として小面積化を実現できる。
【００３９】
（光電変換素子の第３実施形態）
図５は、本発明の光電変換素子の第３実施形態の構成を示す回路図である。
光電変換素子の第３実施形態は、図５に示すように、差動増幅器１と、フォトダイオード２と、帰還容量素子であるＭＯＳ容量素子３ｂと、スイッチ４と、バイアス電圧印加端子５と、出力端子６とを備えている。
【００４０】
光電変換素子の第３実施形態は、図１に示す第１実施形態の構成を基本とし、フォトダイオード２の差動増幅器１に対する接続を図５に示すように逆にした。すなわち、フォトダイオード２は、カソードが差動増幅器１の非反転入力端子に接続され、アノードが差動増幅器１の反転入力端子に接続されている。また、帰還容量素子３を図５に示すようにＰ型のＭＯＳ容量素子３ｂとした。さらに、後述のように、フォトダイオード２とＭＯＳ容量素子３ｂとをＰ型半導体基板上に作成するようにした（図７参照）。
なお、光電変換素子の第３実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同じであるので、同一の構成要素には同一符号を付してその説明は省略する。
【００４１】
次に、この光電変換素子の第３実施形態の動作の概要について、図６を参照して説明する。
第３実施形態は、第１実施形態の構成を基本としているので、その基本的な動作は第１実施形態の動作と同じである。しかし、フォトダイオード２の差動増幅器１に対する接続が逆であるので、図６の露光期間Ｔ２における出力電圧Ｖｐｉｘは次式のようになる。
【００４２】
Ｖｐｉｘ＝Ｖｒｅｆ−Ｉｐｄ・ｔ／Ｃｆ  ・・・（１０）
【００４３】
（１０）式によれば、図６に示すように、露光期間Ｔ２における出力電圧Ｖｐｉｘの波形は時間に比例して直線的に低下（減少）していく。
なお、光量に応じて出力電圧Ｖｐｉｘが低くなるので、バイアス電圧（基準電圧）Ｖｒｅｆは高めの電圧に設定しておくとダイナミックレンジが広く取れる。
ここで、露光期間Ｔ２において差動増幅器１の反転入力端子の入力電圧Ｖｉｎｎは、第１実施形態の場合と同様に、差動増幅器１の電圧利得Ａが十分に大きければ、Ｖｉｎｎ＝Ｖｒｅｆと近似できる。このため、フォトダイオード２のアノードとカソードの電位がほぼ等しくなり、フォトダイオード２がゼロバイアス状態となる。
【００４４】
図７は、Ｐ型の半導体基板上に作成されるフォトダイオード２とＭＯＳ容量素子３ｂの構成を示す断面図である。
Ｐ型半導体基板２０上には、素子分離部２１で囲まれるＮ型ウェル２２が形成されている。そして、Ｎ型ウェル２２の内部には、ＰＭＯＳの構造からなるフォトダイオード２とＭＯＳ容量素子３ｂが形成されている。
すなわち、Ｎ型ウェル２２の内部には、３つからなるＰ型拡散層２３、２４、２５とＮ型のコンタクト領域２６とが素子分離部２７を挟んで形成されている。３つのＰ型拡散層２３、２４、２５は、一体に形成されている。
【００４５】
Ｐ型拡散層２３、２４、２５のうちの一部であるＰ型拡散層２４上には、絶縁層２８が形成され、絶縁層２８上には電極２９が形成されている。電極２９は、光を透過する透明の電極で構成するのが好ましい。この透明電極は、例えばＩＴＯ（酸化インジウムスズ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で構成される。
以上の構成により、光が照射されるＰ型拡散層１３〜２５、Ｎ型ウェル２２、およびコンタクト領域２６からフォトダイオード２が形成される。すなわち、Ｐ型拡散層２３、２４、２５とＮ型ウェル２２との接合面に空乏層が発生し、この空乏層がフォトダイオード２として動作する。このため、Ｐ型拡散層２３、２５が共通接続され、この共通接続部が差動増幅器１の反転入力端子に接続されている。そして、コンタクト領域２６が差動増幅器１の非反転入力端子に接続されている。
【００４６】
また、電極として機能するＰ型拡散層２３〜２５、絶縁層２８、および電極２９からＭＯＳ容量素子３ａが形成される。このため、Ｐ型拡散層２４、２５が差動増幅器１の反転入力端子に接続されている。そして、電極２９が差動増幅器１の出力端子に接続されている。なお、Ｐ型拡散層２３〜２５のうち、Ｐ型拡散層２４がＭＯＳ容量素子３ａの主電極として機能する。
【００４７】
このように、図７のフォトダイオード２およびＭＯＳ容量素子３ｂは、フォトダイオード２をＰ型半導体基板２０上に形成するとともに、フォトダイオード２を構成するＰ型拡散層２３〜２５のうちの一部を用いて、ＭＯＳ容量素子３ｂを形成するようにした。従って、フォトダイオード２を構成するＰ型拡散層２３〜２５と、ＭＯＳ容量素子３ｂの一方の電極として機能するＰ型拡散層２３〜２５とが共通化されている。
以上のように、光電変換素子の第３実施形態では、第１実施形態と同様にフォトダイオードをゼロバイアスとすることができ、暗電流を非常に小さくできる。
【００４８】
また、第３実施形態において、ＭＯＳ容量素子３ｂの電極２９を透明電極で構成する場合には、ＭＯＳ容量素子３ｂを構成するＰ型拡散層１４はＮ型ウェル２２との間でフォトダイオード２を形成する。すなわち、フォトダイオード２は、ＭＯＳ容量素子３ｂを構成するＰ型拡散層２４の分だけ面積が大きくなり、光検出の感度が向上する。また、この場合には、フォトダイオード２とＭＯＳ容量素子３ｂはＰ型拡散層２４を共有するので、その分について面積が減少し、全体として小面積化を実現できる。
【００４９】
（固体撮像装置の実施形態）
次に、本発明の固体撮像装置の実施形態について説明する。
固体撮像装置の実施形態は、上記の光電変換素子の第１〜第３実施形態のうちの１つを適用したものである。すなわち、この実施形態は、上記のように暗電流の減少を図るようにした光電変換素子の第１〜第３実施形態のうちの１つを複数個用いて、ＭＯＳ型のラインセンサ、エリアセンサなどの固体撮像装置を構成するようにした。具体的には、光電変換素子の第１〜第３実施形態のうちの１つを複数個配列して、ラインセンサやエリアセンサを構成するようにした。
このような構成の固体撮像装置の実施形態によれば、フォトダイオードの暗電流の減少が図れる光電変換素子を読み取り画素として用いるようにしたので、光電変換素子の暗電流の減少により、暗電流に基づく読み取り画像上の雑音の低減を図ることができる。
【００５０】
（電子機器の実施形態）
次に、本発明の電子機器の実施形態について説明する。
電子機器の実施形態は、上記の固体撮像装置の実施形態を適用したものである。すなわち、この実施形態は上記の固体撮像装置（ラインセンサまたはエリアセンサ）のうちのいずれかを、例えば複写機やファクシミリに適用したものである。
【００５１】
このような構成の電子機器の実施形態によれば、上記の固体撮像装置を使用することで、フォトダイオードの暗電流に基づく雑音が低減された読み取り画像を取得でき、その後の画像処理が容易になる。
なお、本発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の光電変換素子の第１実施形態の構成を示す回路図である。
【図２】その第１実施形態の動作を説明する各部の波形図である。
【図３】本発明の光電変換素子の第２実施形態の構成を示す回路図である。
【図４】第２実施形態のフォトダイオードとＭＯＳ容量素子の構成を示す断面図である。
【図５】本発明の光電変換素子の第３実施形態の構成を示す回路図である。
【図６】その第３実施形態の動作を説明する各部の波形図である。
【図７】第３実施形態のフォトダイオードとＭＯＳ容量素子の構成を示す断面図である。
【図８】フォトダイオードの電圧−電流特性の一例を示す図である。
【符号の説明】
【００５３】
１・・・差動増幅器、２・・・フォトダイオード、３・・・帰還容量素子、３ａ、３ｂ・・・ＭＯＳ容量素子、４・・・スイッチ、１０・・・Ｎ型半導体基板、１２・・・Ｐ型ウェル、１３〜１５・・・Ｎ型拡散層、１８、２８・・・絶縁層、１９、２９・・・電極、２０・・・Ｐ型半導体基板、２２・・・Ｎ型ウェル、２３〜２５・・・Ｐ型拡散層
【図１】
2009105246.tif 000003
【図２】
2009105246.tif 000004
【図３】
2009105246.tif 000005
【図４】
2009105246.tif 000006
【図５】
2009105246.tif 000007
【図６】
2009105246.tif 000008
【図７】
2009105246.tif 000009
【図８】
2009105246.tif 000010