(57)【要約】【課題】低価格化及び高密度配線化を妨げることなく、電解メッキ処理後、電解メッキ用配線を高周波配線に対して適切に分離することが可能なプリント基板の製造方法を提供する。【解決手段】本発明の一実施形態に係るプリント基板の製造方法は、基板１２の表面に端子電極１８を、基板１２の表面又は内層に信号伝送用配線３０を、信号伝送用配線３０に対して基板１２の裏面側の内層に電解メッキ用配線２２を、それぞれ形成する配線形成工程と、端子電極１８に対して信号伝送用配線３０及び電解メッキ用配線２２を接続するように貫通ビア２８ｂを形成するビア形成工程と、電解メッキ用配線２２に電流を供給することによって端子電極１８に電解メッキ処理を施すメッキ工程と、基板１２の裏面側から電解メッキ用配線２２層を超えて信号伝送用配線３０層の手前まで、貫通ビア２８ｂを除去する除去工程と、を有する。【選択図】図６
2009123958.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に端子電極を、前記基板の表面又は内層に信号伝送用配線を、前記信号伝送用配線に対して前記基板の裏面側の内層に電解メッキ用配線を、それぞれ形成する配線形成工程と、
前記端子電極に対して前記信号伝送用配線及び前記電解メッキ用配線を接続するように貫通ビアを形成するビア形成工程と、
前記電解メッキ用配線に電流を供給することによって前記端子電極に電解メッキ処理を施すメッキ工程と、
前記基板の裏面側から前記電解メッキ用配線層を超えて前記信号伝送用配線層の手前まで、前記貫通ビアを除去する除去工程と、
を有するプリント基板の製造方法。
【請求項２】
前記除去工程では、機械加工によって前記貫通ビアを除去する、
請求項１に記載のプリント基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板の製造方法に関するものである。
【背景技術】
【０００２】
光通信高速モジュールとして、ＧＢＩＣ（Gigabit Interface Converter）やＳＦＰ（Small Form Factor Pluggable）、ＸＦＰ（10 Gigabit Small Form Factor Pluggable）など、活線挿抜に対応した着脱可能な光モジュールが知られている。この種の光モジュールには、別のプリント基板等に設けられたソケットに装着されるカードエッジコネクタを有するプリント基板が用いられる。カードエッジコネクタには、プリント基板の縁に向けて延びる複数の端子電極が設けられている。これらの端子電極は、カードエッジコネクタをソケットに差し込んだとき、ソケット内の端子電極（ソケット電極）と電気的に接続される。
【０００３】
カードエッジコネクタの端子電極には、挿抜時の摩擦などに対するエッジコネクタ部の耐力を高める目的でＮｉ／Ａｕなどの電解メッキ処理が施される。そのため、端子電極には電解メッキ時に電流を供給するための配線が必要となる。この電解メッキ用配線は、プリント基板の表層または内層に設けられ、電解メッキ後もそのまま残されることがある。電解メッキ用配線の長さは数ｍｍ程度であり、低速通信では無視できる長さである。しかしながら、１０Ｇｂｐｓを超える高速通信では、この電解メッキ用配線がスタブとなり、高速特性に影響を与えてしまう。
【０００４】
この種の問題点に関し、表層に電解メッキ用配線を形成して電解メッキ処理を行い、その後化学エッチングを用いて、電解メッキ用配線を除去する手法が知られている。また、特許文献１には、電解メッキ用配線に接続された低周波用配線や直流用配線に表層パターンを用いて高周波用配線を接続して電解メッキ処理を行い、その後ドリルを用いて高周波用配線と電解メッキ用配線とを分断する手法が開示されている。
【特許文献１】米国特許出願公開第２００６／０１１８３３１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、化学エッチングを用いる手法では、銅箔をエッジバックするために表層パターンにマスキングを行う必要があり、このマスキング材料がエッチング液を汚染してしまう。そのために、エッチング液交換を定期的に行う必要があり、コストアップを招いてしまう。
【０００６】
また、特許文献１に記載の手法では、電解メッキ処理用に設ける配線接続パターンのためのスペースを確保する必要があり、また、電解メッキ処理後に配線接続パターンを切断する加工のためのスペースを確保する必要があるので、高密度配線が困難である。
【０００７】
更に、特許文献１に記載の手法では、機械加工精度に起因して、高周波特性への影響を無視できる程度まで電解メッキ用配線を除去することが困難である。例えば、４０Ｇｂｐｓ信号の５倍波である１００ＧＨｚに対して影響を無視できるスタブ長は０．５ｍｍ未満である。しかしながら、機械加工では、残留する電解メッキ用配線をこの程度の長さに抑えることが困難である。
【０００８】
そこで、本発明は、低価格化及び高密度配線化を妨げることなく、電解メッキ処理後、電解メッキ用配線を高周波配線に対して適切に分離することが可能なプリント基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のプリント基板の製造方法は、（ａ）基板の表面に端子電極を、基板の表面又は内層に信号伝送用配線を、信号伝送用配線に対して基板の裏面側の内層に電解メッキ用配線を、それぞれ形成する配線形成工程と、（ｂ）端子電極に対して信号伝送用配線及び電解メッキ用配線を接続するように貫通ビアを形成するビア形成工程と、（ｃ）電解メッキ用配線に電流を供給することによって端子電極に電解メッキ処理を施すメッキ工程と、（ｄ）基板の裏面側から電解メッキ用配線層を超えて信号伝送用配線層の手前まで、貫通ビアを除去する除去工程と、を有する。
【００１０】
このプリント基板の製造方法によれば、基板表面から基板内層へ順に端子電極、信号伝送用配線及び電解メッキ用配線を配すると共に、これらを貫通ビアで接続し、電解メッキ処理後に基板裏面側から電解メッキ用配線層を超えて信号伝送用配線層の手前まで貫通ビアを除去することによって、電解メッキ用配線を信号伝送用配線（高周波用配線）に対して適切に分離することができる。
【００１１】
ここで、信号伝送用配線層より基板裏面側に貫通ビアが残留し、この残留した貫通ビアが信号伝送用配線に対してスタブとなるが、基板における配線層間隔は十分小さいので、残留した貫通ビアの長さは高速特性への影響を無視できる程度のスタブ長となる。例えば、基板内層配線を接続するための非貫通ビアの形成技術を用いれば、残留した貫通ビア長の精度を実現することが可能である。
【００１２】
また、このプリント基板の製造方法によれば、基板表面に配線接続パターンを設ける必要がなく、基板表面に対して加工を行う必要がないので、基板表面に電解メッキ処理のためのスペースを確保する必要がない。したがって、高密度配線化を妨げることがない。
【００１３】
また、このプリント基板の製造方法によれば、例えば、ビア形成工程における穴あけ手法を用いて貫通ビアを除去することが可能である。したがって、化学エッチングを用いることがなく、低価格化を妨げることがない。
【００１４】
上記した除去工程では、機械加工によって貫通ビアを除去することが好ましい。例えば、ビア形成工程における穴あけ手法としてドリルを用いた手法では、貫通ビアがガイドとして作用するので、加工精度を向上することができる。したがって、比較的簡易な機械加工を用いて、貫通ビアをより適切に除去することが可能である。
【発明の効果】
【００１５】
本発明によれば、プリント基板の低価格化及び高密度配線化を妨げることなく、電解メッキ処理後、電解メッキ用配線を高周波配線に対して適切に分離することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００１７】
図１は、本実施形態に係る製造方法によって製造されるプリント基板の一形態を示す平面図である。また、図２は、図１に示すプリント基板のＡ部分を拡大して示す斜視図である。図１及び図２に示すプリント基板１０は、耐熱性ガラス基材エポキシ樹脂積層基板（いわゆるＦＲ−４、以下では単に積層基板という）１２であって、積層基板１２の縁１２ａに沿って設けられたカードエッジコネクタ部１４を有している。
【００１８】
カードエッジコネクタ部１４は、互いに離間した複数の端子電極１６，１８，及び２０を有している。これらの端子電極１６，１８，及び２０は、積層基板１２の縁１２ａに沿って並んで配置されており、それぞれ縁１２ａに向けて（縁１２ａと交差する方向を長手方向として）延在している。カードエッジコネクタ部１４は、図示しない別のプリント基板上に設けられたソケットに差し込まれて使用される。ソケットには、端子電極１６，１８，及び２０と一対一に対応する端子電極、すなわちソケット電極が設けられている。カードエッジコネクタ部１４がソケットに差し込まれると、端子電極１６，１８，及び２０の各々がソケット電極と接触し、電気的に導通状態となる。端子電極１６，１８，及び２０は金属製であり、例えば銅などの金属の上にニッケルメッキ及び金メッキが施されている。
【００１９】
なお、端子電極２０は、積層基板１２の中央部に搭載された回路に配線されているが、図１、２では、図を簡潔化しており、この配線を表示していない。また、他の部分についても、本発明の要旨を記述するために必要な部分以外の配線は省略されている場合がある。
【００２０】
複数の端子電極１６，１８及び２０のうち、端子電極１６は接地（基準電位）用電極である。端子電極１６は、カードエッジコネクタ部１４がソケットに差し込まれる際にソケット電極と最も早く接触するように、他の端子電極１８，２０と比べて縁１２ａとの間隔が狭くなっている。また、端子電極１８は高周波信号用の電極である。端子電極１８は、二本を対として設けられており、高周波信号へのノイズを低減するため二本の接地用端子電極１６の間に配置されている。端子電極２０は、プリント基板１０への電源供給用、制御信号用、モニタ信号用などの電極である。
【００２１】
プリント基板１０は、端子電極１６と電気的に接続され積層基板１２の内側へ延びる配線パターン２６と、端子電極１８と電気的に接続され積層基板１２の内側へ延びる配線パターン２８とを更に有している。配線パターン２６，２８は金属製であり、端子電極１６，１８，及び２０のメッキ部分を除く金属材料と同一の材料（例えば銅箔、もしくは銅箔にメッキを施したもの）によって形成されている。本実施形態では二つの端子電極１６の間に二つの端子電極１８が配置されているので、配線パターン２６と配線パターン２８とは互いに隣り合って配置されている。また、二本の配線パターン２６は、端子電極１６とは反対側の一端において互いに結合しており、二本の配線パターン２８を囲んで高周波信号へのノイズを防いでいる。
【００２２】
図２に示すように、端子電極１６及び２０の各々は、スルーホール２４を介して、積層基板１２の内層に形成された電解メッキ用配線２２に接続されている。電源供給用、制御信号用、モニタ信号用などの電極及び配線を伝送する信号は、直流信号又は低周波信号であるので、電解メッキ用配線２２が接続されたままでもこれらの信号の伝送特性に影響がない。
【００２３】
一方、端子電極１８、具体的には配線パターン２８における端子電極１８とは反対側の一端は、スルーホール（貫通ビア）２８ｂによって積層基板１２の内層の信号伝送用配線３０に接続されている。また、配線パターン２８の一端は、端子電極１６，１８及び２０の電解メッキ処理後に、電解メッキ用配線２２との接続を切断されている。
【００２４】
以下、上記構成を備えるプリント基板１０の製造方法について説明する。図３は、本実施形態に係るプリント基板１０の製造方法を示すフローチャートである。図３に示すように、本製造方法は、配線形成工程Ｓ１と、ビア形成工程Ｓ２と、メッキ工程Ｓ３と、除去工程Ｓ４とを備えている。
（配線形成工程）
【００２５】
図４は、配線形成工程を示す平面図であり、図５は、図４の一部を拡大して示す斜視図である。また、図６は、図５のVI−VI線に沿う断面図である。
【００２６】
まず、図４及び図５（ａ）に示すように、基板１２となる領域を複数含む基板生産物１００を製造し、各基板１２の表面に、端子電極１６，１８，２０と、配線パターン２６及び２８とを形成する。また、各基板１２の内層に信号伝送用配線３０を形成する。また、これらの端子電極や配線パターンと同一の金属材料を用いて、積層基板１２となる領域の外側に電解メッキ用の給電パターン１０２を形成する。このとき、給電パターン１０２を、積層基板１２のカードエッジコネクタ部となる縁１２ａに沿って形成する。
【００２７】
また、同時に、信号伝送用配線３０より基板１２の裏面側内層に電解メッキ用配線１０４を形成する。電解メッキ用配線１０４は、端子電極１６，１８，２０から積層基板１２の縁１２ａに達し、給電パターン１０２に接続される。なお、電解メッキ用の配線１０４は、図５に示すように、基板１２の内層を通って縁１２ａと交差する方向に延設され、端子電極１６，１８，２０と給電パターン１０２とを接続している。電解メッキ用配線１０４は、端子電極１６，１８，２０や配線パターン２６及び２８と同じ金属材料（銅箔）によって形成され、その幅が端子電極１６，１８，２０より細く形成される。
（ビア形成工程）
【００２８】
スルーホール（貫通ビア）２４，２８ｂを形成する箇所に、ドリルを用いて基板１２の表面から裏面まで貫通孔を開ける。その後、各貫通孔の内面に金属メッキを施すことによって、スルーホール２４，２８ｂを形成する。これによって、端子電極１８と信号伝送用配線３０とが接続される路共に、端子電極１８と電解メッキ用配線２２が接続される。また、各端子電極１６，２０と対応の内層配線が接続されると共に、各端子電極１６と各電解メッキ用配線２２が接続される。
【００２９】
そして、上記した配線及びビア形成工程の後に、基板１２上に半田レジストを形成する。半田レジスト形成後、基板１２の表面にシルク印刷を施す。
（メッキ工程）
【００３０】
端子電極１６，１８，及び２０に対して電解メッキ処理を施す。具体的には、端子電極部以外をマスキングし、端子電極１６，１８，及び２０の表面を清浄化したのち、図４に示した基板生産物１００を電解メッキ槽に浸し、給電パターン１０２に電流を供給する。この電流は、電解メッキ用配線１０４を介して端子電極１６，１８，２０に流れる。この状態で、端子電極１６，１８，２０に先ずニッケルメッキ処理を実施し、次いで金メッキ処理を実施する。このとき、ニッケルメッキを例えば３μmの厚さに形成し、金メッキを例えば１．３μmの厚さに形成するとよい。
（除去工程）
【００３１】
電解メッキ処理が完了したのち、図６（ｂ）に示すように、スルーホール２８ｂの一部を除去する。具体的には、ドリルを用いて、基板１２の裏面側からスルーホール２８ｂの内面に施された金属メッキを除去する。この金属メッキの除去は、基板１２の裏面側から電解メッキ用配線２２層を超えて信号伝送用配線３０層の手前まで行う。すなわち、金属メッキの除去は、基板１２の裏面側から電解メッキ用配線２２層以上、信号伝送用配線３０層未満まで行う。これによって、信号伝送用配線３０と電解メッキ用配線２２とが分離される。
【００３２】
最後に、基板１２を基板生産物１００から取り出す。こうして、図１及び図２に示したプリント基板１０が得られる。
【００３３】
ここで、本実施形態の製造方法によって生成されたプリント基板１０の高速特性として、反射特性、透過特性及びジッタジェネレーション特性を評価した結果を示す。
【００３４】
まず、図７に、反射特性を測定した結果を示す。図７には、ＴＤＲ（Time Domain Reflection）法を用いて、端子電極１８、配線パターン２８、スルーホール２８ｂ及び信号伝送用配線３０（以下、高周波用配線という。）の反射量の測定結果が示されている。ＴＤＲ法とは、高速信号（立上りの極めて早いパルス）を試験材に加え、その電気的反射特性を測定する方法である。この測定では、ＩＣ搭載箇所直前において直流カット用のキャパシタ搭載パターンに１００Ωの終端抵抗をパターン間に接続して行った。
【００３５】
図７（ａ）は、本実施形態の製造方法によって生成されたプリント基板１０における高周波用配線１８，２８，２８ｂ，３０の測定結果であり、図７（ｂ）は、本実施形態の製造方法において除去工程を行わずに生成されたプリント基板、すなわち電解メッキ用配線が接続された高周波用配線１８，２８，２８ｂ，３０の測定結果である。図７（ａ），（ｂ）において、横軸は基板１２の端面１２ａからの距離を表し、縦軸は反射量、すなわちインピーダンスミスマッチ量を表す。曲線Ｓａ，Ｓｂは高周波用配線１８，２８，２８ｂ，３０を単相で測定したものであり、曲線Ｄａ，Ｄｂは高周波用配線１８，２８，２８ｂ，３０を差動で測定したものである。曲線Ｓａ，Ｓｂ，Ｄａ，Ｄｂにおいて、ミスマッチが大きいほど反射パルス高が大きくなる。
【００３６】
図７（ａ），（ｂ）では、距離Ｌ０＝０がパターンエッジ部に相当し、そこから右方に向かって基板１２における高周波用配線１８，２８，２８ｂ，３０からの反射特性を示している。距離Ｌ１〜Ｌ２で反射特性が平坦な領域が認められる。当該箇所は基板内で１００Ωに整合されたパターンの特性を示している。距離Ｌ２以降の基板内領域ではインピーダンスが乱れているが、これは、基板１２内でＩＣを搭載する箇所等の配線パターンはインピーダンス整合が為されていないことに起因する。
【００３７】
差動１００Ωに整合された高周波用配線１８，２８，２８ｂ，３０に対し、電解メッキ用配線２２が分離されていない場合、その基板１２の端面１２ａでのインピーダンスは７９．７Ωと測定された（図７（ｂ））。一方、高周波用配線１８，２８，２８ｂ，３０に対して電解メッキ用配線２２が分離されている場合には、基板１２の端面１２ａでのインピーダンスが８７．８Ωまで改善される（図７（ａ））。
【００３８】
なお、インピーダンスを８０〜１２０Ωとすれば０〜−２０dBのＶＳＷＲ（Voltage Standing Wave Ratio）が確保される。しかしながら、光トランシーバの一規格であるＳＦＰ＋では、ホスト側の高周波ラインは９０〜１１０Ωにもなり、この場合電解めっき用配線の分離が必須となる。
【００３９】
次に、インピーダンスの乱れにより電気反射が発生し、ジッタジェネレーション特性に影響を及ぼす例を示す。図８に、高周波用配線１８，２８，２８ｂ，３０によるパルスパターンの乱れ（ジッタ）を測定した結果を示す。
【００４０】
図８（ａ），（ｂ）には、Ｓｏｎｅｔ規格に準拠したパルスパターンの乱れが示されており、図８（ｃ），（ｄ）には、ＳＤＨ規格に準拠したパルスパターンの乱れが示されている。また、図８（ａ），（ｃ）は、本実施形態の製造方法によって生成されたプリント基板１０における高周波用配線１８，２８，２８ｂ，３０の測定結果であり、図８（ｂ），（ｄ）は、本実施形態の製造方法において除去工程を行わずに生成されたプリント基板、すなわち電解メッキ用配線が接続された高周波用配線１８，２８，２８ｂ，３０の測定結果である。
【００４１】
Ｓｏｎｅｔ規格及びＳＤＨ規格では、第一フレーム以外はスクランブルが施されるため、見かけ上ジッタはゼロとなる。図８（ａ）〜（ｄ）において、ラインＺがジッタゼロに相当する。このラインＺより上側がプラス方向のジッタを示し、下側がマイナス方向のジッタを示す。また、領域Ａが第一フレームに相当する。この領域Ａに１／０の所定パターンが内包され、各パターンについて＋／−方向のジッタが生ずることとなる。
【００４２】
図８（ａ）〜（ｄ）によれば、電解メッキ用配線２２を分離している場合、分離していない場合に比べて、ＳＯＮＥＴ信号／ＳＤＨ信号ともにジッタが小さくなっていることがわかる。
【００４３】
次に、図９に、高周波用配線１８，２８，２８ｂ，３０の透過特性（Ｓ２１）を測定した結果を示す。図９（ａ）は、本実施形態の製造方法によって生成されたプリント基板１０における高周波用配線１８，２８，２８ｂ，３０の測定結果であり、図９（ｂ）は、本実施形態の製造方法において除去工程を行わずに生成されたプリント基板、すなわち電解メッキ用配線が接続された高周波用配線１８，２８，２８ｂ，３０の測定結果である。
【００４４】
図９（ａ），（ｂ）によれば、電解メッキ用配線２２を分離している場合、分離していない場合に比べて、約１３ＧＨｚ以上の減衰特性が改善していることがわかる。換言すれば、帯域特性が改善していることがわかる。
【００４５】
なお、図９（ｂ）によれば、１０Ｇｂｐｓ信号の基本信号である５ＧＨｚの３倍波にあたる１５ＧＨｚで帯域が劣化しており、この帯域不足により信号が劣化し、上記のジッタジェネレーション特性へ影響を及ぼしていると考えられる。
【００４６】
このように、本実施形態のプリント基板の製造方法によれば、基板１２の表面から基板１２の内層へ順に端子電極１８、信号伝送用配線３０及び電解メッキ用配線２２を配すると共に、これらを貫通ビア２８ｂで接続し、電解メッキ処理後に基板１２の裏面側から電解メッキ用配線２２層を超えて信号伝送用配線３０層の手前まで貫通ビア２８ｂを除去することによって、電解メッキ用配線２２を信号伝送用配線（高周波用配線）３０に対して適切に分離することができる。
【００４７】
ここで、信号伝送用配線３０層より基板１２の裏面側に貫通ビア２８ｂが残留し、この残留した貫通ビアが信号伝送用配線３０に対してスタブとなるが、基板１２における配線層間隔は十分小さいので、残留した貫通ビアの長さは高速特性への影響を無視できる程度のスタブ長となる。例えば、基板１２の内層配線を接続するための非貫通ビアの形成技術を用いれば、残留した貫通ビア長の精度を実現することが可能である。
【００４８】
また、本実施形態のプリント基板の製造方法によれば、端子電極１８と電解メッキ用配線２２とを貫通ビア２８ｂで接続し、電解メッキ処理後に基板１２の裏面側から貫通ビア２８ｂを除去するので、特許文献１及び２のように基板１２の表面に配線接続パターンを設ける必要がなく、基板１２の表面に対して加工を行う必要がない。したがって、基板１２の表面に電解メッキ処理のためのスペースを確保する必要がなく、高密度配線化を妨げることがない。
【００４９】
また、本実施形態のプリント基板の製造方法によれば、例えば、ビア形成工程における穴あけ手法を用いて貫通ビア２８ｂを除去することが可能である。したがって、化学エッチングを用いることがなく、低価格化を妨げることがない。
【００５０】
また、ビア形成工程における穴あけ手法としてドリルを用いた手法では、貫通ビア２８ｂがガイドとして作用するので、加工精度を向上することができる。したがって、比較的簡易な機械加工を用いて、貫通ビア２８ｂをより適切に除去することが可能である。
【００５１】
続いて、上述した製造方法により製造されるプリント基板１０の適用例について説明する。図１０〜図１２は、プリント基板１０を備える光モジュール１の構成を示す図である。図１０は、光モジュール１の外観を示す斜視図である。図１１は、図１０に示した光モジュール１の長手方向に沿った側面断面を示す断面図である。図１２は、光モジュール１の平面断面図である。なお、図１０〜図１２には、説明のためＸＹＺ直交座標系が示されている。
【００５２】
光モジュール１は、光通信装置の一部をなし、光通信装置本体に対して挿抜可能な光トランシーバである。図１０〜図１２を参照すると、光モジュール１は、或る方向（本実施形態ではＸ軸方向）を長手方向とする略直方体状を呈しており、筐体３、発光ユニット４、受光ユニット５、及びプリント基板１０を備えている。なお、図１１には、光通信装置本体側のソケット２０２も図示されている。
【００５３】
発光ユニット４は、電気的な送信信号を光信号に変換して光通信装置の外部へ送信する。発光ユニット４は、プリント基板１０の前縁部に配置される。発光ユニット４は、レーザダイオード、光ファイバが挿通されるフェルール、及びフェルールを保持するスリーブなどを含んでいる。発光ユニット４のベースからは複数のリードピンが延びており、フレキシブルプリント基板（ＦＰＣ）４ａを介してプリント基板１０に接続されている。受光ユニット５は、光通信装置へ送られてきた光信号を電気的な受信信号に変換する。受光ユニット５は、プリント基板１０の前縁部に発光ユニット４と並んで配置される。受光ユニット５は、フォトダイオード、プリアンプ、光ファイバが挿通されるフェルール、及びフェルールを保持するスリーブなどを含んでいる。受光ユニット５からは複数のリードピンが延びており、フレキシブルプリント基板（ＦＰＣ）５ａを介してプリント基板１０に接続されている。
【００５４】
プリント基板１０の表面１０ａ及び裏面１０ｂの双方には、発光ユニット４のリードピン４ａと電気的に接続されて発光ユニット４の駆動制御を行うドライバＩＣや、受光ユニット５のリードピン５ａと電気的に接続されて受光ユニット５から受け取った信号の処理を行うＩＣなどを含む複数の電子部品６が搭載されている。プリント基板１０の後縁部はカードエッジコネクタ部１４となっており、図１２に示すように端子電極１６，１８，及び２０が設けられている。
【００５５】
プリント基板１０のカードエッジコネクタ部１４は、図１１に示すように、光通信装置本体の実装基板２００に設けられたソケット２０２に対して挿入及び抜出される。ソケット２０２は、カードエッジコネクタ部１４と嵌合する凹部２０２ａを有し、この凹部２０２ａには、カードエッジコネクタ部１４の端子電極１６，１８，２０と電気的に接触する複数のソケット端子２０２ｂが設けられている。従って、カードエッジコネクタ部１４がソケット２０２に挿入されることにより、端子電極１６，１８，及び２０と複数のソケット端子２０２ｂとの電気的な接続が図られる。
【００５６】
この光モジュール１では、前述した実施形態によるプリント基板１０を備えているので、カードエッジコネクタ部の接触耐力の向上と高速特性の劣化の抑制との両立が図られている。従って、高周波の送信信号を光通信装置本体の実装基板２００から低ノイズで受け取ることができ、また、高周波の受信信号を実装基板２００へ低ノイズで送ることができる。
【００５７】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
【００５８】
本実施形態では、除去工程においてスルーホール２８ｂを除去する手法としてドリルによる機械加工を例示したが、スルーホール２８ｂを除去する手法は本実施形態に限られるものではない。例えば、スルーホール２８ｂを除去する手法はレーザによる光学加工であってもよい。
【００５９】
また、本実施形態では、信号伝送用配線３０が基板１２の内層に配されたプリント基板１０の製造方法を例示したが、信号伝送用配線３０が基板１２の表面に配されるプリント基板であっても本製造方法が適用可能である。
【図面の簡単な説明】
【００６０】
【図１】本実施形態に係る製造方法によって製造されるプリント基板の一形態を示す平面図である。
【図２】図１に示すプリント基板のＡ部分を拡大して示す斜視図である。
【図３】本実施形態に係るプリント基板１０の製造方法を示すフローチャートである。
【図４】配線形成工程を示す平面図である。
【図５】図４の一部を拡大して示す斜視図である。
【図６】図５のVI−VI線に沿う断面図である。
【図７】高周波用配線の反射特性を測定した結果を示す。
【図８】高周波用配線によるパルスパターンの乱れ（ジッタ）を測定した結果を示す。
【図９】高周波用配線の透過特性（Ｓ２１）を測定した結果を示す。
【図１０】光モジュールの外観を示す斜視図である。
【図１１】図１０に示した光モジュールの長手方向に沿った側面断面を示す断面図である。
【図１２】光モジュールの平面断面図である。
【符号の説明】
【００６１】
１…光モジュール、３…筐体、４…発光ユニット、５…受光ユニット、６…電子部品、１０…プリント基板、１２…積層基板、１４…カードエッジコネクタ部、１６，１８，２０…端子電極、２２…電解メッキ用配線、２４，２８ｂ…スルーホール（貫通ビア）、２６，２８…配線パターン、３０…信号伝送用配線（高周波用配線）、１００…基板生産物、１０２…給電パターン、１０４…電解メッキ用配線、２００…実装基板、２０２…ソケット、２０２ｂ…ソケット端子。
【図１】
2009123958.tif 000003
【図２】
2009123958.tif 000004
【図３】
2009123958.tif 000005
【図４】
2009123958.tif 000006
【図５】
2009123958.tif 000007
【図６】
2009123958.tif 000008
【図８】
2009123958.tif 000009
【図９】
2009123958.tif 000010
【図１０】
2009123958.tif 000011
【図１１】
2009123958.tif 000012
【図１２】
2009123958.tif 000013
【図７】
2009123958.tif 000014