(57)【要約】【課題】  半導体装置の製造装置の追加や製造条件の変更に対しても所望形状のパターンが形成可能になるパターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラムを提供する。【解決手段】  複数かつ同種の半導体製造装置を用いてマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較し、装置間誤差として取得する工程と、複数同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で形成すべきターゲットパターンと形成されるパターンとの系統的な誤差を製造系統誤差として取得する工程の少なくとも一つを用いてウェハ上に形成されるパターンの寸法許容範囲を設定することで新しいパターン評価基準を作成し、後に発生する可能性のある新たな製造装置の追加等に対しても所望形状のパターンが形成可能になるパターン検証方法。【選択図】  図１
2009288497.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の設計パターンに基づいて作製されるマスクパターンを用意する工程と、
複数かつ同種の半導体製造装置を用いてマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較し、装置間誤差として取得する工程又は、前記複数かつ同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で形成すべきターゲットパターンと形成されるパターンとの系統的な誤差を製造系統誤差として取得する工程と、
前記マスクパターンを用いてウェハ上に形成されるパターンを、前記装置間誤差及び系統誤差のうち少なくとも一つを用いて、ウェハ上に形成されるパターンの寸法許容範囲を設定することで作成したパターン評価基準を用いて評価する工程と、
を備えることを特徴とするパターン検証方法。
【請求項２】
半導体集積回路の設計パターンに基づいて作製されるマスクパターンを用意する工程と、
複数かつ同種の半導体製造装置を用いてマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較し、装置間誤差として取得する工程又は、前記複数かつ同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で形成すべきターゲットパターンと形成されるパターンとの系統的な誤差を製造系統誤差として取得する工程と、
前記マスクパターンを用いてウェハ上に形成されるパターンを、前記装置間誤差及び系統誤差のうち少なくとも一つを用いて、ウェハ上に形成されるパターンの寸法許容範囲を設定することで作成したパターン評価基準を用いて評価する工程と、
前記マスクパターンを用いてウェハ上に形成されるパターンが前記パターン評価基準を満足しない場合、前記マスクパターンを変更する工程と、
を備えることを特徴とするパターン決定方法。
【請求項３】
半導体集積回路の設計パターンに基づいて作製されるマスクパターンを用意する工程と、
前記マスクパターンを有するマスクを用いた前記半導体集積回路或いは前記マスクパターンを有するマスクの製造条件を決定する工程と、
複数かつ同種の半導体製造装置を用いてマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較し、装置間誤差として取得する工程又は、前記複数かつ同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で形成すべきターゲットパターンと形成されるパターンとの系統的な誤差を製造系統誤差として取得する工程と、
前記マスクパターン及び前記製造条件を用いてウェハ上に形成されるパターンを、前記装置間誤差及び系統誤差のうち少なくとも一つを用いて、ウェハ上に形成されるパターンの寸法許容範囲を設定することで作成したパターン評価基準を用いて評価する工程と、
前記マスクパターンを用いてウェハ上に形成されるパターンが前記パターン評価基準を満足しない場合、前記製造条件を変更する工程と、
を備えることを特徴とする製造条件決定方法。
【請求項４】
複数かつ同種の半導体製造装置によって設計パターンをマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較して得られた装置間誤差及び前記複数同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で系統的に発生する製造系統誤差のうち少なくとも一つを用いたパターン評価基準を読み出す手段と、
前記設計パターン及び前記ウェハ上に形成されるパターンの寸法に基づいてマスクパターンを予測する手段と、
前記パターン評価基準を用いて、前記マスクパターンを用いてウェハ上に形成されるパターンを評価する手段と、
をコンピュータに実行させることを特徴とするパターン検証プログラム。
【請求項５】
複数かつ同種の半導体製造装置によって設計パターンをマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較して得られた装置間誤差及び前記複数同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で系統的に発生する製造系統誤差のうち少なくとも一つを用いたパターン評価基準を読み出す手段と、
前記設計パターン及び前記ウェハ上に形成されるパターンの寸法に基づいてマスクパターンを予測する手段と、
前記パターン評価基準を用いて、前記マスクパターンを用いてウェハ上に形成されるパターンを評価する手段と、
前記マスクパターンを用いてウェハ上に形成されるパターンが前記パターン評価基準を満足しない場合、前記マスクパターンを有するマスクあるいはウェハ上に形成されるパターンの製造条件を変更する工程と、
をコンピュータに実行させることを特徴とする製造条件検証プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の検証方法、特に半導体装置の回路レイアウトパターン検証方法及び半導体装置の製造条件決定方法に関する。
【背景技術】
【０００２】
近年、半導体装置の集積回路パターンの微細化が著しく、微細化が進むにつれてリソグラフィ工程において、ウェハ上に設計パターンを忠実に形成することが困難となってきている。そこで、微細な設計パターンをより忠実にウェハ上に形成するために、光近接効果補正（ＯＰＣ：Optical Proximity Correction）やプロセス近接効果補正（ＰＰＣ：Process Proximity Correction）という技術を用いてマスクパターンが作成されている。これらの補正技術は、露光後や加工後のパターンの寸法が設計パターンに忠実になるように、予めマスクパターンに補助パターンを付加したり、あるいはマスクパターンの幅を太めたり細めたりすることによりウェハ上のパターンの寸法を適正に補正するものである。また、設計パターンと、リソグラフィシミュレーションを実施して得られたパターンとの忠実性を検証するリソグラフィルールチェック（ＬＲＣ：Lithography Rule Check）等の、シミュレーションを用いた検証も広く用いられており、現在の微細加工には欠かせない技術となっている（例えば、特許文献１参照。）。
【０００３】
しかし、新たな製造装置を追加したり、製造装置条件が変更されたりした場合に、所望のパターン通りに形成されないという問題があった。
【特許文献１】特開２００４−２４６２２３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体装置の製造装置の追加や製造条件の変更に対して、簡易に所望形状のパターンを形成することが可能となるパターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラムを提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によるパターン検証方法は、半導体集積回路の設計パターンに基づいて作製されるマスクパターンを用意する工程と、複数かつ同種の半導体製造装置を用いてマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較し、装置間誤差として取得する工程又は、前記複数かつ同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で形成すべきターゲットパターンと形成されるパターンとの系統的な誤差を製造系統誤差として取得する工程と、前記マスクパターンを用いてウェハ上に形成されるパターンを、前記装置間誤差及び系統誤差のうち少なくとも一つを用いて、ウェハ上に形成されるパターンの寸法許容範囲を設定することで作成したパターン評価基準を用いて評価する工程と、を備えることを特徴とする。
【０００６】
本発明の一態様によるパターン決定方法は、半導体集積回路の設計パターンに基づいて作製されるマスクパターンを用意する工程と、複数かつ同種の半導体製造装置を用いてマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較し、装置間誤差として取得する工程又は、前記複数かつ同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で形成すべきターゲットパターンと形成されるパターンとの系統的な誤差を製造系統誤差として取得する工程と、前記マスクパターンを用いてウェハ上に形成されるパターンを、前記装置間誤差及び系統誤差のうち少なくとも一つを用いて、ウェハ上に形成されるパターンの寸法許容範囲を設定することで作成したパターン評価基準を用いて評価する工程と、前記マスクパターンを用いてウェハ上に形成されるパターンが前記パターン評価基準を満足しない場合、前記マスクパターンを変更する工程と、を備えることを特徴とする。
【０００７】
本発明の一態様による製造条件決定方法は、半導体集積回路の設計パターンに基づいて作製されるマスクパターンを用意する工程と、前記マスクパターンを有するマスクを用いた前記半導体集積回路或いは前記マスクパターンを有するマスクの製造条件を決定する工程と、複数かつ同種の半導体製造装置を用いてマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較し、装置間誤差として取得する工程又は、前記複数かつ同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で形成すべきターゲットパターンと形成されるパターンとの系統的な誤差を製造系統誤差として取得する工程と、前記マスクパターン及び前記製造条件を用いてウェハ上に形成されるパターンを、前記装置間誤差及び系統誤差のうち少なくとも一つを用いて、ウェハ上に形成されるパターンの寸法許容範囲を設定することで作成したパターン評価基準を用いて評価する工程と、前記マスクパターンを用いてウェハ上に形成されるパターンが前記パターン評価基準を満足しない場合、前記製造条件を変更する工程と、を備えることを特徴とする。
【０００８】
本発明の一態様によるパターン検証プログラムは、複数かつ同種の半導体製造装置によって設計パターンをマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較して得られた装置間誤差及び前記複数同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で系統的に発生する製造系統誤差のうち少なくとも一つを用いたパターン評価基準を読み出す手段と、前記設計パターン及び前記ウェハ上に形成されるパターンの寸法に基づいてマスクパターンを予測する手段と、前記パターン評価基準を用いて、前記マスクパターンを用いてウェハ上に形成されるパターンを評価する手段と、をコンピュータに実行させることを特徴とする。
【０００９】
本発明の一態様による製造条件検証プログラムは、複数かつ同種の半導体製造装置によって設計パターンをマスク基板或いはウェハ上に形成されるパターンの寸法差をそれぞれ比較して得られた装置間誤差及び前記複数同種の半導体製造装置のうち少なくとも一つの装置を用いた製造工程中で系統的に発生する製造系統誤差のうち少なくとも一つを用いたパターン評価基準を読み出す手段と、前記設計パターン及び前記ウェハ上に形成されるパターンの寸法に基づいてマスクパターンを予測する手段と、前記パターン評価基準を用いて、前記マスクパターンを用いてウェハ上に形成されるパターンを評価する手段と、前記マスクパターンを用いてウェハ上に形成されるパターンが前記パターン評価基準を満足しない場合、前記マスクパターンを有するマスクあるいはウェハ上に形成されるパターンの製造条件を変更する工程と、をコンピュータに実行させることを特徴とする。
【発明の効果】
【００１０】
半導体装置の製造装置の追加や製造条件の変更に対して、簡易に所望形状のパターンを形成することが可能となるパターン検証方法、パターン決定方法、製造条件決定方法及びパターン検証プログラムを提供することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１２】
（第１の実施形態）
図１は本発明の第１の実施形態に係る回路レイアウトパターン検証方法を示したフローチャートである。図１を用いて本発明の第１の実施形態に係る回路レイアウトパターン検証方法について順を追って説明する。まず、従来公知の方法を用いて回路レイアウトパターン設計を行う。次に設計された回路レイアウトパターンをウェハ上に転写し、転写されたパターンの測長を行う（Ｓ１０１）。転写されたパターンの測長を行う工程の詳細は、測長フローとして図２に示した。以下、測長フローについて具体的かつ詳細に説明する。
【００１３】
まず、設計パターンデータとその設計パターンデータをウェハ上に転写した際の寸法を取得する工程を行う。寸法取得工程の概要について以下に説明する。まず、設計パターンをウェハ上に転写するためのテスト用のフォトマスク（テストマスク）を作製する（Ｓ１０１−１）。テストマスクには、描画装置等により複数のマスクパターン（テストパターン）、例えば、ラインアンドスペースパターンが形成されている。マスクは回路パターンデータに基づいて形成された描画データパターンを、描画装置等を使用してマスク基板に加工することにより作製される。
【００１４】
ところで、同じ描画データパターンを用いて、複数の描画装置を用いてマスクを作成すると、完成されたマスクパターンそれぞれを比較すると形状の差が生じてしまうことが少なくない。微小なマスクパターンになるほどこの影響は大きくなり、問題となっている。このような描画装置間の号機機差としては、電子ビーム描画装置の場合例えば、電子ビームの電流密度やレンズ条件等のうち、少なくとも一つに起因して発生するものであると考えられる。
【００１５】
本実施形態ではこのマスクを作製する際の描画装置等の号機機差をデータとして取得する（Ｓ１０１−２）。取得方法としては、例えば、実際に複数の描画装置等を用いてマスクを作製することが考えられる。各描画装置で得られたマスクパターンの情報を比較することによって描画装置間の号機機差により生じる誤差を測定することができる。マスクパターンの情報は、例えば、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）等の画像観察装置等によりマスクパターンの画像データを取得し、画像データに基づいて取得することができる。複数の描画装置から得られたマスクパターンの画像とターゲットとする設計パターンとを重ね合わせて測長することで装置間の誤差情報を取得することができる。図３に描画装置の装置間の誤差を示したグラフを示す。描画装置毎に設計パターンとの誤差が異なっていることが分かる。また、全ての設計パターンのピッチにおいて同様に誤差がみられるのではなく装置間の誤差が顕著に見られるピッチが存在していることが分かる。このような、複数かつ同種の装置間で発生する誤差のことを以下、装置間誤差と称する。ここで同種とは、描画データパターンからマスクの加工を行う、或いは露光によってウェハ上にマスクパターンを転写する等の、製造工程中における働きが同じであるものを示している。
【００１６】
マスクを作製する際の描画装置等の装置間誤差の取得方法としては他にシミュレーション等が考えられる。例えば、各描画装置のパラメータが予めどの程度バラつくのか等が分かっている場合にそれぞれの装置間でどの程度誤差が発生するのかをシミュレーションによって求めることが可能である。
【００１７】
続いて、Ｓ１０１−１で作製されたテストマスク及びレジスト膜（被処理膜）が塗布されたウェハをそれぞれ露光装置の所定の箇所にセットする。次に、セットされたテストマスクを用いたフォトリソグラフィによりレジスト膜にテストパターンを転写し、その後レジスト膜を現像してテストパターンを形成する（Ｓ１０１−３）。ここで、テストパターンは、テストマスクを透過する露光光の回折等により生じる近接効果の影響を受けて形成されるため、所望のパターン形状・位置とは異なる形状・位置となる場合がある。
【００１８】
次に、被処理膜に形成されたそれぞれのテストパターンのパターン情報、例えばパターン幅の寸法、パターンスペースの寸法、パターン領域全体におけるパターン位置情報及び区分された所定領域ごとのパターン密度等の少なくとも一つを含む情報を取得する（Ｓ１０１−４）。これらテストパターンのパターン情報は、例えば、パターン検証装置、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）又は走査型電子顕微鏡等の画像出力装置・画像出力ソフト・画像観察装置等によりテストパターンの画像データを取得し、画像データに基づいて取得することができる。
【００１９】
具体的には、例えば、テストパターンの輪郭部となるパターンエッジを複数のエッジ構成部に分割して、分割したエッジ構成部ごとにパターン幅又はパターンスペースの寸法等のパターン情報を測定することにより、テストパターンのパターン幅又はパターンスペースの寸法を算出することが可能である。
【００２０】
さらに、複数の露光装置を用いてテストパターンのフォトリソグラフィを行い、各露光装置で得られたテストパターンのパターン情報を比較することによって露光装置間の号機機差により生じる装置間誤差を取得する（Ｓ１０１−５）。露光装置の装置間誤差は、例えば、露光装置のフォーカス、露光量、露光波長、レンズ開口数、照明形状、位相、収差、瞳透過率等のバラつきのうち、少なくとも一つに起因して発生するものである。複数の露光装置から得られたテストパターンの画像とターゲットとする設計パターンとを重ね合わせて測長することで装置間誤差情報を取得することができる。図４に露光装置の装置間誤差を示したグラフを示す。露光装置毎に設計パターンとの誤差が異なっており、装置間誤差が生じていることが分かる。また、全てのピッチにおいて同様に装置間誤差がみられるのではなく装置間誤差が顕著に見られるピッチが存在している。
【００２１】
露光装置の装置間誤差取得方法としては他にシミュレーション等が考えられる。例えば、各露光装置のパラメータが予めどの程度バラつくのか等が分かっている場合にそれぞれの装置間でどの程度誤差が発生するのかをシミュレーションによって求めることが可能である。
【００２２】
本実施形態では、レジスト膜（被処理膜）の現像時に形成されたパターンをテストパターンとしているが、テストパターンは必ずしも現像時のパターンでなくともよい。例えば、レジスト膜を現像し、さらに加熱工程を施した後のパターンをテストパターンとしてもよい。このような異なった段階におけるパターンをテストパターンとすることができ、それぞれの段階においてパターン情報を取得しても構わない。なお、ベーク工程を考慮する場合には、さらにベーク温度等のベークパラメータを取得しておく必要がある。
【００２３】
テストパターンの現像後、ベーク工程を経て、レジスト膜をマスクとしたＲＩＥ（Reactive Ion Etching）法等を用いてウェハの加工を行う（Ｓ１０１−６）。加工方法は、マスクパターンが転写されたウェハをエッチング装置等の加工装置の所定箇所にセットし、ＲＩＥ法等によりウェハ上にパターンを形成する。ここで、ウェハ上に形成されるパターンはエッチングの際に生じる近接効果の影響を受けて形成されるため、マスクパターンとは異なる形状・位置となる場合がある。
【００２４】
次に、ウェハ上に形成されたそれぞれのテストパターンのパターン情報、例えばパターン幅の寸法、パターンスペースの寸法、パターン領域全体におけるパターン位置情報及び区分された所定領域ごとのパターン密度等の少なくとも一つを含む情報を取得する（Ｓ１０１−７）。これらウェハ上のテストパターンのパターン情報はＳ１０１−４と同様に、例えば、パターン検証装置、透過型電子顕微鏡又は走査型電子顕微鏡等の画像出力装置・画像出力ソフト・画像観察装置等によりウェハ上のテストパターンの画像データを取得し、画像データに基づいて取得することができる。
【００２５】
具体的には、例えば、ウェハ上のテストパターンの輪郭部となるパターンエッジを複数のエッジ構成部に分割して、分割したエッジ構成部ごとにパターン幅又はパターンスペースの寸法等のパターン情報を測定することにより、ウェハ上のテストパターンのパターン幅又はパターンスペースの寸法を算出することが可能である。
【００２６】
さらに、複数かつ同種の異なるエッチング装置を用いてテストパターンの加工を行い、各エッチング装置で得られたテストパターンのパターン情報を比較することによってエッチング装置間の号機機差により生じる装置間誤差を取得する（Ｓ１０１−８）。複数のエッチング装置を用いて形成したテストパターンの画像とターゲットとする設計パターンとを重ね合わせて測長することで装置間誤差情報を取得することができる。図５にエッチング装置の装置間誤差を示したグラフを示す。エッチング装置毎に設計パターンとの誤差が異なっており、装置間誤差が生じていることが分かる。また、全てのピッチにおいて同様に装置間誤差がみられるのではなく装置間誤差が顕著に見られるピッチが存在している。
【００２７】
エッチング装置の装置間誤差取得方法としては他にシミュレーション等が考えられる。例えば、各エッチング装置のパラメータが予めどの程度バラつくのか等が分かっている場合にそれぞれの装置間でどの程度誤差が発生するのかをシミュレーションによって求めることが可能である。
【００２８】
前記したように測長フローでは、例えば、設計パターンデータとプロセスを経て実測したパターンデータ或いはシミュレーション等に基づいたパターンデータとの比較により、所定のターゲットパターンピッチにおける設計パターンデータとの形状差のデータを得る。また、マスク作製、露光、ウェハ加工等の各工程における装置間の号機機差である装置間誤差データを取得する。
【００２９】
測長フローに続いて、装置間の号機機差及びウェハ許容寸法等を考慮に入れた新しい評価基準の作成も行う（Ｓ１０２）。新しい評価基準の作成は、Ｓ１０１で測定した装置間誤差、ＯＰＣモデリング残渣及びＯＰＣ補正誤差等を考慮に入れることでなされる。
【００３０】
装置間誤差はＳ１０１で測定したもの以外にも考えられるが、ここでは半導体装置のチップ内の誤差のみを考える。ＯＰＣモデリング残渣とは、マスクパターンとウェハに形成したパターンとの関係をモデル化した際に、モデルを用いて算出したウェハ上のパターンと実際にウェハ上に形成したパターンとの差に起因して生じる誤差である。ＯＰＣモデリング残渣を示したグラフを図６に示す。また、ＯＰＣ補正誤差とは、補正パターンのフィッティングが規定の単位幅しか設定できないために発生する誤差である。ＯＰＣ補正誤差を示したグラフを図７に示す。ピッチが小さくなるにつれて、ズレが大きくなり、ＯＰＣ補正誤差が大きくなっていることが分かる。本実施形態では、ＯＰＣモデリング残渣及びＯＰＣ補正誤差等の半導体装置を製造する上で系統的に発生する誤差を製造系統誤差と称する。
【００３１】
ここで、それぞれの装置間誤差が最大となる製造プロセスで形成されるターゲットパターンのピッチにおいて、装置間誤差の最大値をとると、描画装置の装置間誤差がΔＸ１％、露光装置の装置間誤差がΔＸ２％、エッチング装置の装置間誤差がΔＸ３％、ＯＰＣモデリング残渣がΔＸ４％、ＯＰＣ補正誤差がΔＸ５％となる。ここで、ＯＰＣ補正誤差の場合のΔＸ５％はターゲットとして取りうるピッチの寸法内での最大値である。さらに、例えば、それぞれに対して統計的な処理等を行い、組み合わせることによって、装置間誤差及び製造系統誤差を考慮に入れた場合の評価基準を作成することができる。
【００３２】
本実施形態では評価基準の一部である寸法許容範囲、すなわちターゲットからのずれ量がターゲットパターン幅の１０％に設定している。光リソグラフィにおいて、レジスト上に形成されるパターンの寸法は、露光量とフォーカス位置によって影響を受ける。寸法許容範囲内に収めることが可能な露光量及びフォーカスのウィンドウをそれぞれ露光量バジェット（Dose Budget）、フォーカスバジェット（Focus Budget）と呼ぶ。この露光量及びフォーカスバジェットは、露光量及びフォーカスバジェットがパターン条件の寸法許容範囲内に納まるようにシミュレーションとバジェット解析を繰り返すことによって得られる。このようにして得られたバジェット特性を図８に示す。従って、ウェハ上に形成されるパターンの寸法を寸法許容範囲内に収めるためには、露光量を露光量バジェット内に、フォーカスをフォーカスバジェットの範囲内に収める必要がある。
【００３３】
本実施形態では、上記寸法許容範囲から装置間誤差及び製造系統誤差を考慮に入れ、新しい寸法許容範囲をターゲットからのずれ量ΔＺ％とすることで評価基準の作成を行う。なお、評価基準を得るための装置間誤差及び製造系統誤差の組み合わせは任意に変更することが可能であるが、想定される最も大きい誤差に基づいて寸法許容範囲を設定することで、プロセスパラメータのバジェットを正確かつ厳しく設定することができ、精度の高いパターン検証が可能である。また、予め決められた許容誤差に基づいて許容装置間誤差、許容製造系統誤差及び許容プロセスばらつきの配分を再定義することで、競争力のある設計レイアウトを前提としたパターン検証が可能となる。
【００３４】
一方、新しい評価基準の作成とは別に、設計レイアウトパターンをウェハ上に形成するためのマスクパターンの設計を行う（Ｓ１０３）。マスクパターンの設計後、ウェハ上に忠実に設計パターンを転写するためにマスクパターンの補正を行うか否かを判断し、マスクパターンの補正を行う仕上がりパターン予測（Ｓ１０４）工程に進む。補正を行わない場合は後述する検証工程（Ｓ１０５）へ移行する。本実施形態においてＯＰＣは、リソグラフィの際の光近接効果補正のみならずエッチング等の露光以外のプロセスで発生するプロセス近接効果の補正も含むものとする。以下、仕上がりパターン予測工程について具体的かつ詳細に説明する。
【００３５】
まず、設計パターンデータとその設計パターンデータをウェハ上に転写した際の形状差の情報、露光照明条件に基づきＯＰＣモデルを用意する（Ｓ１０４−１）。ここで、ＯＰＣモデルとは、テストマスクを用いたリソグラフィプロセス及びエッチングプロセスを用いたウェハ上へのテストパターンの形成をシミュレーションするための関数モデルである。このため、ＯＰＣモデルを使用したシミュレーションにより予測したモデルパターンが、フォトリソグラフィ、エッチングにより実際に形成したテストパターンと同一の寸法となるように、各種モデルパラメータを調整してＯＰＣモデルを用意する必要がある。
【００３６】
本実施形態におけるＯＰＣモデルは、シミュレーション用のＯＰＣモデル作成ツールに測長フローで取得した形状差情報、製造バラつき誤差、露光照明条件、露光量・フォーカスバジェット等の情報を入力したものでも構わない。
【００３７】
続いて、そのＯＰＣモデルを用いて、ＯＰＣプログラムを作成するためにマスクパターンの補正を行う。すなわち、ＯＰＣモデルを用いたマスクパターンデータに対するリソグラフィシミュレーションで得られるパターン結果が、ここでマスク所望の位置・形状・サイズとなるように補正を行う。
【００３８】
続いて、予め設定しておいた設計ルールに従って補正されたマスクパターンの判断を行う。設計ルールは、マスクの検査及び作製における限界値、ウェハ及びプロセスにおける限界値等を考慮して定めてもよい。判断の方法として、例えば、補正されたマスクパターンに対してリソグラフィシミュレーションを行い、得られたパターンの図形的な正当性の評価を行い、設計ルールを違反した補正がなされていないか等を評価する。設計ルールを満たしている場合には、ＯＰＣモデルに基づいてＯＰＣプログラムを作成する（Ｓ１０４−２）。一方、設計ルールを満たしていない場合にはシミュレーションにより得られるパターンが所要範囲内に収まるまで、マスクパターンの補正を適宜繰り返す。
【００３９】
ＯＰＣプログラムとは、設計データをＯＰＣモデルに基づいて補正パターンに修正するためのプログラムであり、入出力データ仕様に基づいて作成される。この作成したＯＰＣプログラムを用いて設計パターンを転写するためのマスクパターンに対してマスクパターンの補正を行う。
【００４０】
次に補正されたマスクパターンに対してリソグラフィシミュレーションを行い、得られたパターンに対して新しい評価基準を用いて検証を行う（Ｓ１０５）。装置間誤差及び製造系統誤差を考慮に入れた厳しい新評価基準で検証を行うことで、例えば、新たな製造装置の追加等に対して所望形状のパターンが形成可能か否かを評価する。評価は、テストマスク等を用いて実際にウェハ上に形成したパターンに対して行っても、シミュレーションによってウェハ上に形成されるであろうパターンを予測し、そのパターンに対して行ってもどちらでも構わない。新評価基準を満たしている場合には、マスク作製工程（Ｓ１０６）へ進む。一方、新評価基準を満たしていない場合にはマスクパターンの補正をやり直す必要がある。
【００４１】
マスクパターンの補正をやり直す場合について、以下に説明する。マスクパターンの補正をやり直す場合には、上記のＳ１０４−１、及びＳ１０４−２の工程において用いた設計ルールに代わり、Ｓ１０２で作成した新評価基準を考慮に入れて、補正後のマスクパターンを決定する。この、Ｓ１０２で作成した評価基準を用いて処理を行うことで装置間誤差及び製造系統誤差等を考慮に入れたマスクパターン補正を行うことが可能となる。マスクパターン補正以降のフロー（Ｓ１０５及びＳ１０６）は前記したものと同様であるため説明は省略する。以上のようにしてパターン検証及びパターン作成を行う。
【００４２】
以上のように本実施形態によれば、次のような効果が得られる。装置間誤差や製造系統誤差等を考慮に入れた評価基準を用いて評価を行うことで、後に発生する可能性のある新たな製造装置の追加等に対しても所望形状のパターンが形成可能になる。本実施形態では、装置間誤差として半導体装置のチップ内の誤差についてのみを考慮したが、装置間によるウェハ内の誤差やロット内の誤差、或いはロット間の誤差等を測定し、評価基準の作成を行っても構わない。
【００４３】
（第１の実施形態の変形例）
第１の実施形態の変形例は前記した第１の実施形態において、新評価基準を満たしていない場合にマスクパターンの補正を行う工程に代えて、マスクパターンの設計（Ｓ１０３）の変更を行うことを特徴としている。図９は第１の実施形態の変形例に係る回路レイアウトパターン検証方法を示したフローチャートである。マスクパターンの設計以降のフロー（Ｓ１０４〜Ｓ１０６）は前記したものと同様であるため説明は省略する。以上のようにしてパターン検証及びパターン作成を行う。
【００４４】
本実施形態によれば、次のような効果が得られる。装置間誤差や製造系統誤差等を考慮に入れた評価基準を用いて評価を行うことで、後に発生する可能性のある新たな製造装置の追加等に対しても所望形状のパターンが形成可能になる。本実施形態では、装置間誤差として半導体装置のチップ内の誤差についてのみを考慮したが、装置間によるウェハ内の誤差やロット内の誤差、或いはロット間の誤差等を測定し、評価基準の作成を行っても構わない。
【００４５】
（第１の実施形態の第２変形例）
第１の実施形態の第２変形例は前記した第１の実施形態において、新評価基準を満たしていない場合にマスクパターンの補正を行う工程に代えて、設計レイアウトパターンの変更を行うことを特徴としている。図１０は第１の実施形態の第２変形例に係る回路レイアウトパターン検証方法を示したフローチャートである。設計レイアウトパターンの変更を変更した後の工程は前記した第１の実施形態と同様であるため説明は省略する。以上のようにしてパターン検証及びパターン作成を行う。
【００４６】
本実施形態によれば、次のような効果が得られる。装置間誤差や製造系統誤差等を考慮に入れた評価基準を用いて評価を行うことで、後に発生する可能性のある新たな製造装置の追加等に対しても所望形状のパターンが形成可能になる。本実施形態では、装置間誤差として半導体装置のチップ内の誤差についてのみを考慮したが、装置間によるウェハ内の誤差やロット内の誤差、或いはロット間の誤差等を測定し、評価基準の作成を行っても構わない。
【００４７】
（第２の実施形態）
本実施形態では、図１１を参照して、第２の実施形態に係るパターン検証を実施するプログラムを説明する。図１１は、本実施形態に係るパターン検証プログラムによりコンピュータに実行させる手順を示すフローチャートである。なお、本実施形態に係るプログラムにより実施されるパターン検証方法は第１の実施形態に記載した半導体装置のパターン検証方法と同様であるため、第１の実施形態と同内容の部分の説明は省略する。
【００４８】
本プログラムを実行する前に、予め、テストパターンが形成されたテストマスクを用意し、そのテストマスクを露光してテストパターンのパターン情報、例えば、パターンスペース寸法等を取得しておく。さらに、露光後、現像を経てエッチング等によりウェハ上にテストパターンを形成し、テストパターンのパターン情報を取得しておく。また、露光及びエッチングの際に複数の装置を用いて装置間誤差や製造系統誤差を取得しておく。
【００４９】
続いて、本実施形態に係るプログラムにより、パターン評価基準、設計パターン、装置間誤差、製造系統誤差及びテストパターンのパターン情報、装置間誤差及び製造系統誤差を読み出す（手順１−１）。装置間誤差及び製造系統誤差はいずれか一方でも構わない。次に、装置間誤差や製造系統誤差等の情報を用いて新しい評価基準の作成を行う（手順１−２）。設計パターンを入力し、マスクパターンの作成を行う（手順１−３）。マスクパターンをウェハ上に形成した場合のパターン形状をシミュレーションにより取得（手順１−４）。設計パターンとマスクパターンのウェハ上への形成パターンとを比較し、新評価基準を満たすか否かを検証する（手順１−５）。マスクパターンを用いてウェハ上へ転写されるパターンが新評価基準を満足しない場合、マスクパターンの補正或いは設計をやり直す（手順１−６）。
【００５０】
以上のように、本実施形態に係る半導体装置の回路レイアウトパターン検証プログラムによれば、前記の手順１−１〜１−６をコンピュータに実行させることが可能となり、装置間誤差や製造系統誤差等を考慮に入れた評価基準を用いて評価を行うことで、後に発生する可能性のある新たな製造装置の追加等に対しても所望形状のパターンが形成可能になる。なお、手順１−１〜手順１−２と手順１−３〜手順１−４を行う順番は本実施形態に記載したものと逆でも構わない。
【００５１】
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置の製造条件検証方法について説明を行う。  図１２は本発明の第３の実施形態に係る半導体装置の製造条件検証方法を示したフローチャートである。図１２を用いて本発明の第３の実施形態に係る半導体装置の製造条件検証方法について順を追って説明する。まず、設計された回路レイアウトパターンをウェハ上に転写し、転写されたパターンの測長を行う（Ｓ２０１）。転写されたパターンの測長を行う工程の詳細は、測長フローは前記した第１の実施形態のＳ１０１と同様であるため、ここでは説明は省略する。
【００５２】
測長フローに続いて、評価基準の作成を行う（Ｓ２０２）。評価基準の作成は、Ｓ２０１で測定した装置間誤差、ＯＰＣモデリング残渣、ＯＰＣ補正誤差及び露光量・フォーカスバジェットを考慮に入れることでなされる。装置間誤差はＳ２０１で測定したもの以外にも考えられるが、ここでは半導体装置のチップ内の誤差のみを考える。評価基準の作成方法は、前記した第１の実施形態のＳ１０２と同様であるため、ここでは説明は省略する。
【００５３】
一方、新しい評価基準の作成とは別に、設計レイアウトパターンをウェハ上に形成するためのマスクパターンの設計を行う（Ｓ２０３）。マスクパターンの設計後、ウェハ上に忠実に設計パターンを形成するためにマスクパターンの補正を行うか否かを判断し、マスクパターンの補正を行う仕上がりパターン予測（Ｓ２０４）工程に進む。補正を行わない場合は後述する検証工程（Ｓ２０５）へ移行する。本実施形態においてＯＰＣは、リソグラフィの際の光近接効果補正のみならずエッチング等の露光以外のプロセスで発生するプロセス近接効果の補正も含むものとする。以下、仕上がりパターン予測工程について具体的かつ詳細に説明する。
【００５４】
まず、Ｓ２０３で設計されたマスクパターンを有するマスクの形成方法及びマスクパターンのウェハ上への形成方法である製造条件を決定する（Ｓ２０４−１）。製造条件とは、例えば、マスクを作成する際の加工プロセス条件や、マスクパターンをウェハ上に形成する際のフォーカス等のプロセス条件が考えられる。次に、設計パターンデータとその設計パターンデータをウェハ上に転写した際の形状差の情報、露光照明条件に基づきＯＰＣモデルを用意する（Ｓ２０４−２）。ここで、ＯＰＣモデルとは、テストマスクを用いたリソグラフィプロセス及びエッチングプロセスを用いたウェハ上へのテストパターンの形成をシミュレーションするための関数モデルである。このため、ＯＰＣモデルを使用したシミュレーションにより予測したモデルパターンが、フォトリソグラフィ、エッチングにより実際に形成したテストパターンと同一の寸法となるように、各種モデルパラメータを調整してＯＰＣモデルを用意する必要がある。本実施形態におけるＯＰＣモデルは、シミュレーション用のＯＰＣモデル作成ツールに測長フローで取得した形状差情報、製造バラつき誤差、露光照明条件、露光量・フォーカスバジェット等の情報を入力したものでも構わない。
【００５５】
続いて、そのＯＰＣモデルを用いて、ＯＰＣプログラムを作成するためにマスクパターンの補正を行う。すなわち、ＯＰＣモデルを用いたマスクパターンデータに対するリソグラフィシミュレーションで得られるパターン結果が、ここでマスク所望の位置・形状・サイズとなるように補正を行う。
【００５６】
続いて、予め設定しておいた設計ルールに従って補正されたマスクパターンの判断を行う。設計ルールは、マスクの検査及び作製における限界値、ウェハ及びプロセスにおける限界値等を考慮して定めてもよい。判断の方法として、例えば、補正されたマスクパターンに対してリソグラフィシミュレーションを行い、得られたパターンの図形的な正当性の評価を行い、設計ルールを違反した補正がなされていないか等を評価する。設計ルールを満たしている場合には、ＯＰＣモデルに基づいてＯＰＣプログラムを作成する（Ｓ２０４−３）。一方、設計ルールを満たしていない場合にはシミュレーションにより得られるパターンが所要範囲内に収まるまで、マスクパターンの補正を適宜繰り返す。
【００５７】
次に補正されたマスクパターンに対してリソグラフィシミュレーションを行い、得られたパターンに対して新しい評価基準を用いて検証を行う（Ｓ２０５）。装置間誤差及び製造系統誤差を考慮に入れた厳しい新評価基準で検証を行うことで、例えば、新たな製造装置の追加等に対して所望形状のパターンが形成可能か否かを評価する。評価は、テストマスク等を用いて実際にウェハ上に形成したパターンに対して行っても、シミュレーションによってウェハ上に形成されるであろうパターンを予測し、そのパターンに対して行ってもどちらでも構わない。新評価基準を満たしている場合には、マスク作製工程（Ｓ２０６）へ進む。一方、新評価基準を満たしていない場合には製造条件を変更する必要がある。
【００５８】
製造条件の決定をやり直す場合について、以下に説明する。製造条件を変更する場合には、上記のＳ２０４−２、及びＳ２０４−３の工程において用いた設計ルールに代わり、Ｓ２０２で作成した新評価基準を考慮に入れて、新しい製造条件を決定する。この、Ｓ２０２で作成した新評価基準を用いて処理を行うことで装置間誤差及び製造系統誤差等を考慮に入れた製造条件の決定を行うことが可能となる。製造条件の決定以降のフロー（Ｓ２０５及びＳ２０６）は前記したものと同様であるため説明は省略する。以上のようにしてパターン検証及びパターン作成を行う。製造条件を変更することでマスクパターンの補正が困難な場合においても新評価基準を満たすようなパターンを形成することが可能になる。
【００５９】
以上のように本実施形態によれば、次のような効果が得られる。装置間誤差や製造系統誤差等を考慮に入れた評価基準を用いて評価を行うことで、後に発生する可能性のある新たな製造装置の追加等に対しても所望形状のパターンが形成可能になる。また、予め決められた許容誤差に基づいて許容装置間誤差、許容製造系統誤差及び許容プロセスばらつきの配分を再定義することで、競争力のある設計レイアウトを前提としたプロセス検証が可能となる。
【００６０】
本実施形態では、装置間誤差として半導体装置のチップ内の誤差についてのみを考慮したが、装置間によるウェハ内の誤差やロット内の誤差、或いはロット間の誤差等を測定し、評価基準の作成を行っても構わない。
【００６１】
（第４の実施形態）
本実施形態では、図１３を参照して、第４の実施形態に係る製造条件検証を実施するプログラムを説明する。図１３は、本実施形態に係る製造条件検証プログラムによりコンピュータに実行される手順を示すフローチャートである。なお、本実施形態に係るプログラムにより実施される製造条件検証方法は第３の実施形態に記載した製造条件検証方法と同様であるため、第３の実施形態と同内容の部分の説明は省略する。
【００６２】
本プログラムを実行する前に、予め、テストパターンが形成されたテストマスクを用意し、そのテストマスクを露光してテストパターンのパターン情報、例えば、パターンスペース寸法等を取得しておく。さらに、露光後、現像を経てエッチング等によりウェハ上にテストパターンを形成し、テストパターンのパターン情報を取得しておく。また、露光及びエッチングの際に複数の装置を用いて装置間誤差や製造系統誤差を取得しておく。
【００６３】
続いて、本実施形態に係るプログラムにより、パターン評価基準、設計パターン、装置間誤差、製造系統誤差及びテストパターンのパターン情報、装置間誤差及び製造系統誤差を読み出す（手順２−１）。装置間誤差及び製造系統誤差はいずれか一方でも構わない。次に、装置間誤差や製造系統誤差等の情報を用いて新しい評価基準の作成を行う（手順２−２）。設計パターンを読み出し、マスクパターンの作成を行う（手順２−３）。マスクパターンをウェハ上に形成した場合のパターン形状をシミュレーションにより取得（手順２−４）。設計パターンとマスクパターンのウェハ上への形成パターンとを比較し、新評価基準を満たすか否かを検証する（手順２−５）。マスクパターンを用いてウェハ上へ転写されるパターンが新評価基準を満足しない場合、マスクパターンを有するマスクの形成方法及びマスクパターンのウェハ上への形成方法である製造条件の変更に移る（手順２−６）。
【００６４】
以上のように、本実施形態に係る半導体装置の回路レイアウトパターン検証プログラムによれば、前記の手順２−１〜２−６をコンピュータに実行させることが可能となり、装置間誤差や製造系統誤差等を考慮に入れた評価基準を用いて評価を行うことで、後に発生する可能性のある新たな製造装置の追加等に対しても所望形状のパターンが形成可能になる。なお、手順２−１〜手順２−２と手順２−３〜手順２−４を行う順番は本実施形態に記載したものと逆でも構わない。
【００６５】
図１４は本発明の実施形態の一態様に係るパターン検証システム及び製造条件検証システムの主要部を示した構成図である。本発明の一態様に係るパターン検証システム１００は設計パターンのデータを格納するためのパターンデータ格納部１０１と、ＯＰＣモデルに基づいてＯＰＣプログラムを作成する計算部１０４、マスクパターンデータやＯＰＣモデル、ＯＰＣプログラム等を格納する記憶部１０５、評価基準を用いて検証を行うパターン検証部１０６及びマスクパターンが評価基準を満たしていない場合にパターン或いは製造条件を変更する修正部１０７からなるＯＰＣ処理部１０２と、パターン測長部１０３からなる。
【００６６】
具体的には、前記した実施形態におけるＯＰＣフローに示した工程がＯＰＣ処理部１０２において行われ、測長フローに示した工程がパターン測長部１０３において行われることになる。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態に係る半導体装置のパターン検証方法を示したフローチャートである。
【図２】本発明の第１の実施形態に係る半導体装置のパターン検証方法の測長フローを示すフローチャートである。
【図３】本発明の実施形態の一態様における描画装置の装置間誤差を示したグラフである。
【図４】本発明の実施形態の一態様における露光装置の装置間誤差を示したグラフである。
【図５】本発明の実施形態の一態様におけるエッチング装置の装置間誤差を示したグラフである。
【図６】本発明の実施形態の一態様におけるＯＰＣモデリング残渣を示したグラフである。
【図７】本発明の実施形態の一態様におけるＯＰＣ補正誤差を示したグラフである。
【図８】本発明の実施形態の一態様における露光量バジェット及びフォーカスバジェットを示したグラフである。
【図９】本発明の第１の実施形態の変形例に係る半導体装置のパターン検証方法を示したフローチャートである。
【図１０】本発明の第１の実施形態の変形例に係る半導体装置のパターン検証方法を示したフローチャートである。
【図１１】本発明の第２の実施形態に係る半導体装置のパターン検証プログラムによりコンピュータに実行させる手順を示すフローチャートである。
【図１２】本発明の第３の実施形態に係る半導体装置の製造条件検証方法を示したフローチャートである。
【図１３】本発明の第４の実施形態に係る半導体装置の製造条件検証プログラムによりコンピュータに実行させる手順を示すフローチャートである。
【図１４】本発明の実施形態の一態様に係るパターン検証システム及び製造条件検証システムの主要部を示した構成図である。
【符号の説明】
【００６８】
１００    パターン検証システム
１０１    パターンデータ格納部
１０２    ＯＰＣ処理部
１０３    パターン測長部
１０４    計算部
１０５    記憶部
１０６    パターン検証部
１０７    修正部
【図１】
2009288497.tif 000003
【図２】
2009288497.tif 000004
【図３】
2009288497.tif 000005
【図４】
2009288497.tif 000006
【図５】
2009288497.tif 000007
【図６】
2009288497.tif 000008
【図７】
2009288497.tif 000009
【図８】
2009288497.tif 000010
【図９】
2009288497.tif 000011
【図１０】
2009288497.tif 000012
【図１１】
2009288497.tif 000013
【図１２】
2009288497.tif 000014
【図１３】
2009288497.tif 000015
【図１４】
2009288497.tif 000016