(57)【要約】【課題】操作者の電源投入手順に関わらず、常に適切に演算システムを立ち上げることができる演算システムの電源制御装置を提供する。【解決手段】マスタ演算装置２１と複数のスレーブ演算装置２２が接続され、各演算装置２に電源装置７と電源スイッチ７２が設けられている演算システム１の電源制御装置８であって、各演算装置２に自身の電源装置７を起動する電源制御部８１を設けて各電源制御部８１を直列接続し、各電源制御部８１は、マスタ演算装置２１の起動が各スレーブ演算装置２２の起動後となるように、相互に信号のやり取りをする。【選択図】図１
2009266013.tif 000002
【特許請求の範囲】
【請求項１】
マスタ演算装置と複数のスレーブ演算装置が通信線を介して接続され、夫々に、演算処理部と、前記通信線を介した通信を制御する通信制御部と、前記演算処理部及び前記通信制御部に給電する電源装置と、前記電源装置を起動する電源スイッチが設けられている演算システムの電源制御装置であって、
マスタ演算装置の通信制御部が、スレーブ演算装置の通信制御部が起動した後に起動した場合に両者が通信可能な状態になるように構成されており、
前記マスタ演算装置とスレーブ演算装置の夫々に自身の電源装置を起動する電源制御部を設けるとともに、前記マスタ演算装置の電源制御部を起点として各電源制御部を信号ラインで直列接続し、
マスタ演算装置の電源制御部は、
自身の電源スイッチがオンされると、下流側の電源制御部に電源投入指示信号を出力して、下流側の電源制御部から電源出力完了信号が入力されると自身の電源装置を起動し、
自身の電源スイッチがオンされる迄に、下流側の電源制御部から電源出力完了信号が入力されると自身の電源装置を起動するように構成され、
スレーブ演算装置の電源制御部は、
自身の電源スイッチがオンされると、下流側の電源制御部に電源投入指示信号を出力して、下流側の電源制御部から電源出力完了信号が入力されると、自身の電源装置を起動した後に上流側の電源制御部に電源出力完了信号を出力し、
自身の電源スイッチがオンされる迄に、上流側の電源制御部から電源投入指示信号が入力されると、下流側の電源制御部に電源投入指示信号を出力し、下流側の電源制御部から電源出力完了信号が入力されると、自身の電源装置を起動した後に上流側の電源制御部に電源出力完了信号を出力するように構成されていることを特徴とする演算システムの電源制御装置。
【請求項２】
マスタ演算装置と複数のスレーブ演算装置が通信線を介して接続され、夫々に、演算処理部と、前記通信線を介した通信を制御する通信制御部と、前記演算処理部及び前記通信制御部に給電する電源装置と、前記電源装置を起動する電源スイッチが設けられている演算システムの電源制御装置であって、
マスタ演算装置の通信制御部が、スレーブ演算装置の通信制御部が起動する前に起動した場合に両者が通信可能な状態になるように構成されており、
前記マスタ演算装置とスレーブ演算装置の夫々に自身の電源装置を起動する電源制御部を設けるとともに、前記マスタ演算装置の電源制御部を起点として各電源制御部を信号ラインで直列接続し、
マスタ演算装置の電源制御部は、
自身の電源スイッチがオンされると、自身の電源装置を起動した後に下流側の電源制御部に電源出力完了信号を出力し、
自身の電源スイッチがオンされる迄に、下流側の電源制御部から電源投入指示信号が入力されると自身の電源装置を起動した後に下流側の電源制御部に電源出力完了信号を出力するように構成され、
スレーブ演算装置の電源制御部は、
自身の電源スイッチがオンされると、上流側の電源制御部に電源投入指示信号を出力して、上流側の電源制御部から電源出力完了信号が入力されると、自身の電源装置を起動した後に下流側の電源制御部に電源出力完了信号を出力し、
自身の電源スイッチがオンされる迄に、下流側の電源制御部から電源投入指示信号が入力されると、上流側の電源制御部に電源投入指示信号を出力し、上流側の電源制御部から電源出力完了信号が入力されると、自身の電源装置を起動した後に下流側の電源制御部に電源出力完了信号を出力するように構成されていることを特徴とする演算システムの電源制御装置。
【請求項３】
前記マスタ演算装置は、評価用のモデルプログラムを実行するＣＰＵボードと、前記ＣＰＵボードとシステムバスで接続され、前記ＣＰＵボードと評価対象装置間の入出力データを変換処理する単一または複数のＩ／Ｏボードを備えたマスタシミュレータであり、
前記スレーブ演算装置は、前記ＣＰＵボードとシステムバスで接続され、前記ＣＰＵボードと評価対象装置間の入出力データを変換処理する単一または複数のＩ／Ｏボードを備えたスレーブシミュレータであり、
前記通信制御部が前記システムバスを拡張するバスブリッジである
ことを特徴とする請求項１または２記載の演算システムの電源制御装置。
【請求項４】
各電源制御部に、自身の演算装置に組み込まれた演算処理部のデバイス情報を格納するデバイス情報記憶部を備えるとともに、
各スレーブ演算装置の電源制御部が、自身の電源装置を起動した後に、自身のデバイス情報及び下流側の電源制御部から出力されたデバイス情報を上流側の電源制御部に出力するように構成され、
前記マスタ演算装置に、自身の電源投入後に集信された各スレーブ演算装置のデバイス情報と、前記通信制御部を介して集信された各スレーブ演算装置のデバイス情報を比較して、不一致であれば前記電源制御部を介して同一または異なる電源投入シーケンスで再度各演算装置の電源を起動する再起動処理部を備えていることを特徴とする請求項１から３の何れかに記載の演算システムの電源制御装置。
【請求項５】
前記デバイス情報記憶部に複数の電源投入シーケンスの識別情報が格納され、前記再起動処理部は自身の電源制御部を介して下流側の電源制御部に、電源投入シーケンスを特定する識別情報を送信する請求項４記載の演算システムの電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の演算装置が通信線を介して接続された演算システムの電源制御装置に関する。
【背景技術】
【０００２】
従来、様々な産業分野で各種のボードコンピュータが活用されている。このようなボードコンピュータは、各種の演算処理ボードが装着可能なスロットが設けられたバックプレーンが筐体に組み込まれ、対応するスロットにＣＰＵボード、及び、メモリボードや画像処理ボードやＡ／Ｄ変換ボード等のＩ／Ｏボードが装着されることにより所期の機能が発揮される。
【０００３】
特許文献１には、ＣＰＵボードと複数のＩ／Ｏボードがバックプレーンを介してバス接続される例が記載されている。
【０００４】
車両等に組み込まれる電子制御装置の開発や評価に用いられるシミュレータも同様にして構成されている。
【０００５】
しかし、このようなシミュレータも車両の高機能化、電子化の進展に伴ない、より複雑化する傾向にあり、数多くの演算処理ボードを用いた規模の大きなシミュレータが構築されるようになっている。
【特許文献１】特開平１１−３２８１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このような規模の大きなシミュレータ等の演算システムでは、マスタ演算装置と複数のスレーブ演算装置がバスブリッジを介して接続され、夫々に単一または複数の演算処理ボードと、演算処理ボード及びバスブリッジに給電する電源装置と、電源装置を起動する電源スイッチが設けられている。
【０００７】
マスタ演算装置は、電源投入後に起動される初期設定動作で、システムに接続されているスレーブ演算装置のデバイス情報を取得し、接続されているスレーブ演算装置に対応したアプリケーションの動作環境を設定する必要があるため、適切な手順で各電源スイッチが投入される必要がある。
【０００８】
しかし、そのような手順を意識していない操作者により、各演算装置に設けられた電源スイッチが操作されると、バスブリッジを介した装置間の通信が適切に行なわれず、演算システムを立ち上げることができないという問題があった。
【０００９】
本発明の目的は、上述した従来の問題点に鑑み、操作者の電源投入手順に関わらず、常に適切に演算システムを立ち上げることができる演算システムの電源制御装置を提供する点にある。
【課題を解決するための手段】
【００１０】
上述の目的を達成するため、本発明による電源制御装置の特徴構成は、以下の通りである。
【００１１】
マスタ演算装置と複数のスレーブ演算装置が通信線を介して接続され、夫々に、演算処理部と、前記通信線を介した通信を制御する通信制御部と、前記演算処理部及び前記通信制御部に給電する電源装置と、前記電源装置を起動する電源スイッチが設けられている。
【００１２】
マスタ演算装置の通信制御部が、スレーブ演算装置の通信制御部が起動した後に起動した場合に両者が通信可能な状態になるように構成されている。
【００１３】
前記マスタ演算装置とスレーブ演算装置の夫々に自身の電源装置を起動する電源制御部を設けるとともに、前記マスタ演算装置の電源制御部を起点として各電源制御部を信号ラインで直列接続している。
【００１４】
マスタ演算装置の電源制御部は、自身の電源スイッチがオンされると、下流側の電源制御部に電源投入指示信号を出力して、下流側の電源制御部から電源出力完了信号が入力されると自身の電源装置を起動し、自身の電源スイッチがオンされる迄に、下流側の電源制御部から電源出力完了信号が入力されると自身の電源装置を起動するように構成されている。
【００１５】
スレーブ演算装置の電源制御部は、自身の電源スイッチがオンされると、下流側の電源制御部に電源投入指示信号を出力して、下流側の電源制御部から電源出力完了信号が入力されると、自身の電源装置を起動した後に上流側の電源制御部に電源出力完了信号を出力し、自身の電源スイッチがオンされる迄に、上流側の電源制御部から電源投入指示信号が入力されると、下流側の電源制御部に電源投入指示信号を出力し、下流側の電源制御部から電源出力完了信号が入力されると、自身の電源装置を起動した後に上流側の電源制御部に電源出力完了信号を出力するように構成されている。
【００１６】
上述の構成によれば、以下の順序で処理が実行される。操作者がマスタ演算装置の電源スイッチをオンに操作した場合、スレーブ演算装置に電源投入指示信号が出力され、最下流のスレーブ演算装置まで電源投入指示信号が出力される。この時点では何れの演算装置の電源装置も起動されない。
【００１７】
その後、最下流のスレーブ演算装置の電源装置が起動され、最下流のスレーブ演算装置は上流のスレーブ演算装置へ電源出力完了信号を出力する。以下、電源出力完了信号を受け取った各スレーブ演算装置では、電源装置を起動して上流のスレーブ演算装置へ電源出力完了信号を出力する処理が実行される。そして、電源出力完了信号がマスタ演算装置に到達すると、マスタ演算装置の電源装置が起動される。
【００１８】
一方、操作者が何れかのスレーブ演算装置の電源スイッチをオンに操作した場合も、最下流のスレーブ演算装置まで電源投入指示信号が出力され、この時点では何れの演算装置の電源装置も起動されない。その後の処理は、上述した操作者がマスタ演算装置の電源スイッチをオンに操作した場合と同様である。
【００１９】
以上より、操作者が演算システムを構成するマスタ演算装置及び複数のスレーブ演算装置のうちの何れの装置の電源スイッチをオンにした場合であっても、最下流のスレーブ演算装置が最初に電源投入され、以下、下流から上流の順序でスレーブ演算装置に電源投入され、最後にマスタ演算装置に電源投入される。
【発明の効果】
【００２０】
以上説明した通り、本発明によれば、操作者の電源投入手順に関わらず、常に適切に演算システムを立ち上げることができる演算システムの電源制御装置を提供することができるようになった。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明による演算システムの電源制御装置について説明する。
【００２２】
演算システム１は、図１に示すように、マスタ演算装置２１と複数のスレーブ演算装置２２が通信線３１を介して接続され、夫々に、演算処理部４と、通信線３１を介した通信を制御する通信制御部３と、演算処理部４及び通信制御部３に給電する電源装置７と、電源装置７を起動する電源スイッチ７２が設けられたシステムである。尚、図１に示した演算システム１は、一台のマスタ演算装置２１と二台のスレーブ演算装置２２１、２２２で構成されているが、各演算装置２の台数はこれに限らない。
【００２３】
演算システム１は、例えば、マスタシミュレータと複数のスレーブシミュレータで構成され、車両のエンジンを制御する電子制御装置（以下、エンジンＥＣＵと記す。）９を評価するマスタ・スレーブ方式のシミュレーションシステムである。
【００２４】
以下、演算システム１が当該シミュレーションシステムである場合について説明する。
【００２５】
マスタ演算装置２１は、演算処理部４として、評価用のモデルプログラムを実行するＣＰＵボード４１と、ＣＰＵボード４１とシステムバスで接続され、ＣＰＵボード４１と評価対象装置、つまりエンジンＥＣＵ９間の入出力データを変換処理する単一または複数のＩ／Ｏボード４２を備えたマスタシミュレータ２１である。
【００２６】
スレーブ演算装置２２は、ＣＰＵボード４１とシステムバスで接続され、ＣＰＵボード４１と評価対象装置、つまりエンジンＥＣＵ９間の入出力データを変換処理する単一または複数のＩ／Ｏボード４２を備えたスレーブシミュレータ２２である。
【００２７】
本実施形態では、通信制御部３はシステムバスを拡張するバスブリッジ３であり、例えば、高速通信インタフェースであるスターファブリックに対応したブリッジボードである。
【００２８】
マスタシミュレータ２１及びスレーブシミュレータ２２（以下、シミュレータ２と記す。）は、例えば、エンジンＥＣＵ９から入力された制御信号（例えば三相のＰＷＭ信号）に基づいて、模擬情報（例えばクランクパルス信号）を算出して、当該エンジンＥＣＵ９へ出力する処理を、所定インタバルで繰り返すことでエンジンＥＣＵ９を評価する。
【００２９】
また、シミュレータ２は、演算処理部４及びバスブリッジ３を装着する複数のスロットが設けられたバックプレーン５と、Ｉ／Ｏボード４２とエンジンＥＣＵ９間の入出力データを変換処理する各Ｉ／Ｏボード４２に対応する演算処理部４としてのＩ／Ｆボード４３が装着されたＩ／Ｆユニット等を備えている。
【００３０】
ＣＰＵボード４１は、バックプレーン５に設けられた複数のスロットのうち後述するマスタ用スロットに装着されており、オペレーティングシステムの管理下でアプリケーションを実行するＣＰＵ、オペレーティングシステムやアプリケーションであるモデルプログラムが格納されるＲＯＭやＥＥＰＲＯＭ等の第一のメモリ、制御情報等が格納されるＲＡＭ等の第二のメモリ、ホストコンピュータ６と接続するためのＬＡＮインタフェース、及び周辺回路等で構成されている。
【００３１】
ここで、ホストコンピュータ６は、ＬＡＮケーブル６１を介してＣＰＵボード４１と接続されており、ＬＡＮインタフェースを介してＣＰＵボード４１の第二のメモリにシミュレーションで使用するテスト用データをロードするとともに、ＣＰＵボード４１を統括制御し、シミュレーションの起動、停止、シミュレーション条件の設定の他、エンジンＥＣＵ９からシミュレータ２へ入力される制御情報を収集して、それらの制御情報をホストコンピュータ６に備えられたモニタに表示する。
【００３２】
Ｉ／Ｏボード４２は、バックプレーン５に設けられた複数のスロットのうち後述するスレーブ用スロットに装着されており、ＣＰＵやＦＰＧＡ(Field Programmable Gate Array)またはＡＳＩＣ（Application Specific Integrated Circuit）等を備えた演算ブロック及び演算結果を格納するメモリが設けられ、ＣＰＵボード４１で演算された論理的な模擬情報をエンジンＥＣＵ９に対応した物理的な模擬信号に変換するとともに、エンジンＥＣＵ９から出力された物理的な制御信号を論理的な制御情報に変換する。
【００３３】
Ｉ／Ｆボード４３には、Ｉ／Ｏボード４２とエンジンＥＣＵ９との間で電源ラインや信号ラインを電気的に整合（信号レベルや信号形態を変換）して中継接続するインタフェース回路が設けられている。
【００３４】
Ｉ／Ｆユニット４３とエンジンＥＣＵ９とは、信号伝達用のハーネスで接続される。Ｉ／Ｆボード４３とＩ／Ｏボード４２とは、ＰＣＩバスケーブル等で接続される。
【００３５】
バックプレーン５には、複数のピンで構成される各スロットの対応するピン（例えば同一番号のピン）同士を相互接続する信号配線パターンが、システムバスとして形成されており、ＣＰＵボード４１、Ｉ／Ｏボード４２、及びバスブリッジ３の相互間は、当該配線パターンを介して接続される。
【００３６】
バックプレーン５に設けられた複数のスロットは、マスタ用スロットとスレーブ用スロットで構成されており、例えば、マスタ用スロットはフルサイズのＣＰＵボードに対応したスロットであり、スレーブ用スロットはハーフサイズのＩ／Ｏボードに対応したスロットである。尚、フルサイズのＣＰＵボードは、ＡＴ仕様のマザーボードの幅と略同一の大きさのＣＰＵボードのことであり、ハーフサイズのＩ／Ｏボードは、フルサイズのＣＰＵボードの略半分の大きさのボードのことである。
【００３７】
マスタシミュレータ２１では、マスタ用スロットにＣＰＵボード４１が装着され、スロット用スロットにＩ／Ｏボード４３及びバスブリッジ３が装着される。スレーブシミュレータ２２では、マスタ用スロットにバスブリッジ３が装着され、スロット用スロットにＩ／Ｏボード４３及びマスタ用スロットに装着されたものと異なるバスブリッジ３が装着される。
【００３８】
そして、マスタシミュレータ２１のスレーブ用スロットに装着されたバスブリッジ３とスレーブシミュレータ２２１のマスタ用スロットに装着されたバスブリッジ３とがバスケーブルで接続され、スレーブシミュレータ２２１のスレーブ用スロットに装着されたバスブリッジ３と他のスレーブシミュレータ２２２のマスタ用スロットに装着されたバスブリッジ３とが通信線３１で接続されることにより、マスタ・スレーブ方式のシミュレーションシステムが構成される。
【００３９】
電源装置７は、例えば、商用電源から複数種類の電圧の生成するＡＴＸ規格の電源ユニットであり、自身が搭載されているシミュレータ２の演算処理部４及びバスブリッジ３に適正な電圧の電力を供給する。
【００４０】
電源スイッチ７２は、電源装置７から自身が搭載されているシミュレータ２への給電の有無を切り替えるためのメインスイッチであり、例えば、シミュレータ２の筐体の前面部に設けられ、操作者によりオンオフを切り替えられる。尚、電源スイッチ７２は、例えば、オルタネイト型やモメンタリ型のスイッチである。
【００４１】
また、電源装置７は、スタンバイスイッチ７３を備えている。スタンバイスイッチ７３がオフの場合、当該電源装置７が搭載されているシミュレータ２には電力が一切供給されない。スタンバイスイッチ７３がオンの場合、電源装置７は、自身が搭載されているシミュレータ２のうち後述する電源制御部８１を起動するための必要最低限の電力（例えばＤＣ５Ｖ）を供給する所謂スタンバイ状態となる。
【００４２】
以下、本発明による演算システムの電源制御装置について説明する。図１に示すように、電源制御装置８は、演算システム１において、マスタシミュレータ２１とスレーブシミュレータ２２の夫々に自身の電源装置７を起動する電源制御部８１を設けるとともに、マスタシミュレータ２１の電源制御部８１を起点として各電源制御部８１を信号ライン８５で直列接続している。
【００４３】
電源制御部８１は、ＣＰＵと、ＣＰＵによって実行される電源装置７の起動のための制御プログラムが格納されるＲＯＭ及び／またはＥＥＰＲＯＭ、ワーキングエリアとして使用されるＲＡＭ等で構成されている。
【００４４】
電源制御部８１は、演算処理部４を装着するバックプレーン５に組み込まれ、電源装置７から出力されるスタンバイ状態時または通常状態時の電力で動作するように構成されている。尚、図１では、電源制御部８１がバックプレーン５に装着された場合について記しているが、電源制御部８１は各シミュレータ２の筐体内部に独立の基板等として設置されてもよい。
【００４５】
以下、第一の実施例として、マスタシミュレータ２１の通信制御部（バスブリッジ）３が、スレーブシミュレータ２２の通信制御部（バスブリッジ）３が起動した後に起動した場合に両者が通信可能な状態になるように構成されている場合の、シミュレータ２の電源制御部８１の動作について説明する。
【００４６】
このような起動順序は、例えば、バスブリッジ３としてスターファブリックのブリッジボードを用いる場合に設定される必要がある。
【００４７】
マスタシミュレータ２１の電源制御部８１は、自身の電源スイッチ７２がオンされると、下流側の電源制御部８１に電源投入指示信号を出力して、下流側の電源制御部８１から電源出力完了信号が入力されると自身の電源装置７を起動する。
【００４８】
また、マスタシミュレータ２１の電源制御部８１は、自身の電源スイッチ７２がオンされる迄に、下流側の電源制御部８１から電源出力完了信号が入力されると自身の電源装置７を起動する。
【００４９】
スレーブシミュレータ２２の電源制御部８１は、自身の電源スイッチ７２がオンされると、下流側の電源制御部８１に電源投入指示信号を出力して、下流側の電源制御部８１から電源出力完了信号が入力されると、自身の電源装置７を起動した後に上流側の電源制御部８１に電源出力完了信号を出力する。
【００５０】
また、スレーブシミュレータ２２の電源制御部８１は、自身の電源スイッチ７２がオンされる迄に、上流側の電源制御部８１から電源投入指示信号が入力されると、下流側の電源制御部８１に電源投入指示信号を出力し、下流側の電源制御部８１から電源出力完了信号が入力されると、自身の電源装置７を起動した後に上流側の電源制御部８１に電源出力完了信号を出力する。
【００５１】
電源制御部８１によって実行される各信号のやり取りについて、図３に基づいて説明する。
【００５２】
図３に示すように、電源制御部８１のＣＰＵ８４には、電源スイッチ７２の状態を示す信号（例えば、電源スイッチ７２がオンの場合はハイレベルの信号、オフの場合はローレベルの信号）が入力されるスイッチ状態入力端子８４１、他の電源制御部８１から電源投入指示信号が入力される指示信号入力端子８４２、他の電源制御部８１へ電源投入指示信号を出力する指示信号出力端子８４３、他の電源制御部８１から電源出力完了信号が入力される完了信号入力端子８４４、他の電源制御部８１へ電源出力完了信号を出力する完了信号出力端子８４５、自身が搭載されているシミュレータ２の電源装置７へ起動信号を出力する起動信号出力端子８４６、当該電源装置７から起動完了信号を入力する起動完了入力端子８４７等の端子が設けられている。
【００５３】
尚、指示信号入力端子８４２及び完了信号入力端子８４４には入力バッファ８１１が設けられており、指示信号出力端子８４３及び完了信号出力端子８４５には出力バッファ８１２が設けられている。
【００５４】
マスタシミュレータ２１のＣＰＵ８４は、以下の入出力を実行する。スイッチ状態入力端子８４１を介して電源スイッチ７２がオンとなった旨の信号が入力された場合に、指示信号出力端子８４３から電源投入指示信号を出力する。
【００５５】
完了信号入力端子８４４を介して電源出力完了信号が入力されると起動信号出力端子８４６から起動信号を出力する。起動信号のレベル切替は以下のようにして実行される。つまり、起動信号によってトランジスタＱ１のオンオフが切り替えられることで、電源装置７の内部回路へ出力される信号レベルがプルアップ回路７１によるプルアップの有無に基づいて切り替えられる。
【００５６】
起動完了入力端子８４７を介して起動完了信号が入力されることで、電源装置７の正常起動を認識する。起動完了信号のレベル切替は以下のようにして実行される。つまり、電源装置７の内部回路から出力される信号によってトランジスタＱ２のオンオフが切り替えられることで、起動完了入力端子８４７へ出力される起動完了信号の信号レベルがプルアップ回路７２によるプルアップの有無に基づいて切り替えられる。
【００５７】
尚、マスタシミュレータ２１の上流側に別のマスタシミュレータ２１が接続されている場合、当該マスタシミュレータ２１は、起動完了入力端子８４７を介して起動完了信号が入力されると、完了信号出力端子８４５から電源出力完了信号を当該別のマスタシミュレータ２１に対して出力してもよい。
【００５８】
スレーブシミュレータ２２のＣＰＵ８４は、以下の入出力を実行する。スイッチ状態入力端子８４１を介して電源スイッチ７２がオンとなった旨の信号が入力された場合、または、指示信号入力端子８４２を介して電源投入指示信号が入力された場合に、指示信号出力端子８４３から電源投入指示信号を出力する。
【００５９】
完了信号入力端子８４４を介して電源出力完了信号が入力されると起動信号出力端子８４６から起動信号を出力する。起動完了入力端子８４７を介して起動完了信号が入力されることで、電源装置７の正常起動を認識すると共に、完了信号出力端子８４５から電源出力完了信号を出力する。
【００６０】
図２に示すスレーブシミュレータ２２２のように、あるシミュレータ２の下流側にシミュレータ２が接続されていない場合、当該あるシミュレータ２には電源出力完了信号が入力されないので、当該あるシミュレータ２では、起動信号の出力及び上流側のシミュレータ２への電源出力完了信号の出力が実行されない。
【００６１】
そこで、あるシミュレータ２の下流側にシミュレータ２が接続されていない場合でも、当該あるシミュレータ２において、電源装置７の起動及び上流側のシミュレータ２への電源出力完了信号の出力を可能とするために、例えば、図３に示すように、各電源制御部８１の完了信号入力端子８４４はプルアップまたはプルダウンされている。尚、図３は、電源出力完了信号がハイレベルの信号であって、完了信号入力端子８４４がプルアップされている場合を示しており、以下、図３に場合について説明する。
【００６２】
図３に示すように完了信号入力端子８４４がプルアップ回路８４８でプルアップされていると、下流側にシミュレータ２が接続されていない場合、完了信号入力端子８４４には常時ハイレベル信号が入力される。
【００６３】
また、下流側にシミュレータ２が接続されている場合、下流側のシミュレータ２が電源出力完了信号を出力しない場合（ローレベルの信号を出力する場合）には上流側のシミュレータ２の完了信号入力端子８４４にローレベル信号が入力され、下流側のシミュレータ２が電源出力完了信号を出力する場合（ハイレベルの信号を出力する場合）には上流側のシミュレータ２の完了信号入力端子８４４にハイレベル信号が入力されるようにすることができる。
【００６４】
尚、電源制御部８１にローレベルの信号を出力させる回路としては、例えば、図３に破線で示すように、各電源制御部８１の完了信号出力端子８４５をプルダウン回路８４９でプルダウンする構成がある。また、電源出力完了信号の論理を逆にすれば、完了信号入力端子８４４がプルダウンされている回路であってもよい。
【００６５】
電源制御部８１のＣＰＵ８４の周辺回路を図３のように構成することで、シミュレータ２は、下流側にシミュレータ２が接続されているか否かに関わらず、電源投入指示信号の出力後に完了信号入力端子８４４からハイレベル信号が入力されると、電源出力完了信号が入力されたと判断することができる。
【００６６】
以下、二台のマスタシミュレータ２１（２１１、２１２）と二台のスレーブシミュレータ２２（２２１、２２２）が接続された演算システム１において、マスタシミュレータ２１２の電源スイッチ７２がオンに操作された場合の電源起動処理について、図２に示すブロック構成図、及び、図４に示すフローチャートに基づいて説明する。尚、以下の処理では、各電源制御部８１は電源装置７の起動処理前であってもスタンバイ状態時の電力で動作可能であるとする。
【００６７】
マスタシミュレータ２１２の電源スイッチ７２がオンに操作されると（ＳＡ１）、マスタシミュレータ２１２の電源制御部８１は、マスタシミュレータ２１２の電源装置７の起動前に、スレーブシミュレータ２２１の電源制御部８１へ電源投入指示信号を出力する（ＳＡ２）。
【００６８】
ステップＳＡ２の電源投入指示信号を受け取ったスレーブシミュレータ２２１の電源制御部８１は、スレーブシミュレータ２２１の電源装置７の起動前に、スレーブシミュレータ２２２の電源制御部８１へ電源投入指示信号を出力する（ＳＡ３）。
【００６９】
ステップＳＡ３の電源投入指示信号を受け取ったスレーブシミュレータ２２２の電源制御部８１は、スレーブシミュレータ２２２の電源装置７の起動前に、電源投入指示信号を出力する（ＳＡ４）。
【００７０】
スレーブシミュレータ２２２の下流側にはシミュレータ２が非接続であるため、スレーブシミュレータ２２２の電源制御部８１に備えられたプルアップ回路８４８によって、ＣＰＵ８４の完了信号入力端子８４４にはハイレベル信号が入力される。つまり、擬似的な電源出力完了信号が入力される（ＳＡ５）。
【００７１】
スレーブシミュレータ２２２の電源制御部８１は、電源投入指示信号の出力後に電源出力完了信号が入力されたことから、電源装置７へ起動信号を出力する（ＳＡ６）。
【００７２】
電源装置７は、起動信号の入力をトリガとして内部回路を作動して所定の起動処理を実行し、当該起動処理が完了すると、起動完了信号をスレーブシミュレータ２２２の電源制御部８１へ出力する（ＳＡ７）。
【００７３】
スレーブシミュレータ２２２の電源制御部８１は、スレーブシミュレータ２２１の電源制御部８１へ電源出力完了信号を出力する（ＳＡ８）。
【００７４】
スレーブシミュレータ２２１では、スレーブシミュレータ２２２でのステップＳＡ６、ＳＡ７、ＳＡ８と同様の処理が実行され（ＳＡ９、ＳＡ１０、ＳＡ１１）、マスタシミュレータ２１２でも、スレーブシミュレータ２２２でのステップＳＡ６、ＳＡ７、ＳＡ８と同様の処理が実行される（ＳＡ１２、ＳＡ１３、ＳＡ１４）。
【００７５】
マスタシミュレータ２１１では、スレーブシミュレータ２２２でのステップＳＡ６、ＳＡ７と同様の処理が実行される（ＳＡ１５、ＳＡ１６）。マスタシミュレータ２１１の上流側にはシミュレータ２が接続されておらず、この時点で演算システム１を構成する全てのシミュレータ２の電源が起動されているので、電源起動処理は終了する。尚、マスタシミュレータ２１１は、電源出力完了信号を出力し続けてもよいし、上流側のシミュレータ２の非接続を確認した場合に電源出力完了信号の出力を停止してもよい。
【００７６】
以上の説明より、図２に示す演算システム１では、スレーブシミュレータ２２２、スレーブシミュレータ２２１、マスタシミュレータ２１２、マスタシミュレータ２１１の順序で電源装置７が起動する。そして、この順序は、電源スイッチ７２の操作者が、何れのシミュレータ２の電源スイッチ７２をオンにした場合であっても同一である。
【００７７】
各シミュレータ２に搭載されるバスブリッジ３は、電源装置７によって給電されていることから、演算システム１では、マスタシミュレータ２１のバスブリッジ３が、各スレーブシミュレータ２２のバスブリッジ３が起動した後に起動するように設定されていることになる。
【００７８】
マスタ・スレーブ方式のシミュレータシステムは、複数のシミュレータが接続され、当該シミュレータシステムを適切に立ち上げるために、各シミュレータを適切な手順で電源投入する必要があることが多い。よって、以上説明したように、マスタ演算装置をマスタシミュレータとし、スレーブ演算装置をスレーブシミュレータとしたシミュレーションシステムに本発明による演算システムの電源制御装置を適用することは、好適な適用例である。
【００７９】
以上、第一の実施例では、マスタシミュレータ２１のバスブリッジ３が、スレーブシミュレータ２２のバスブリッジ３が起動した後に起動した場合に両者が通信可能な状態になるように構成されている場合について説明したが、第二の実施例として、マスタシミュレータ２１の通信制御部（バスブリッジ）３が、スレーブシミュレータ２２の通信制御部（バスブリッジ）３が起動する前に起動した場合に両者が通信可能な状態になるように構成されていてもよい。第二の実施例について、以下で説明する。
【００８０】
このような起動順序は、例えば、バスブリッジ３としてＰＣＩ−ＰＣＩブリッジボードを用いる場合や、バスブリッジ３を用いることなく各シミュレータ２間をＰＣＩケーブルで直接接続する場合等に設定される必要がある。
【００８１】
マスタシミュレータ２１の電源制御部８１は、自身の電源スイッチ７２がオンされると、自身の電源装置７を起動した後に下流側の電源制御部８１に電源出力完了信号を出力する。
【００８２】
また、マスタシミュレータ２１の電源制御部８１は、自身の電源スイッチ７２がオンされる迄に、下流側の電源制御部８１から電源投入指示信号が入力されると自身の電源装置７を起動した後に下流側の電源制御部８１に電源出力完了信号を出力する。
【００８３】
スレーブシミュレータ２２の電源制御部８１は、自身の電源スイッチ７２がオンされると、上流側の電源制御部８１に電源投入指示信号を出力して、上流側の電源制御部８１から電源出力完了信号が入力されると、自身の電源装置７を起動した後に下流側の電源制御部８１に電源出力完了信号を出力する。
【００８４】
また、スレーブシミュレータ２２の電源制御部８１は、自身の電源スイッチ７２がオンされる迄に、下流側の電源制御部８１から電源投入指示信号が入力されると、上流側の電源制御部８１に電源投入指示信号を出力し、上流側の電源制御部８１から電源出力完了信号が入力されると、自身の電源装置７を起動した後に下流側の電源制御部８１に電源出力完了信号を出力する。
【００８５】
第二の実施例では、各電源制御部８１の相互間、各電源制御部８１と電源スイッチ７２、及び各電源制御部８１と電源装置７の接続は、第一の実施例と同様である。しかし、電源投入指示信号が上流側へ出力され、電源出力完了信号が下流側へ出力される点で、第一の実施例と逆である。また、各信号のやり取りの順序は、第一の実施例と異なっている。
【００８６】
以下、一台のマスタシミュレータ２１（２１１）と二台のスレーブシミュレータ２２（２２１、２２２）が接続された演算システム１において、マスタシミュレータ２１２の電源スイッチ７２がオンに操作された場合の電源起動処理について、図５に示すブロック構成図、及び、図６に示すフローチャートに基づいて説明する。尚、以下の処理では、第一の実施例と同様、各電源制御部８１は電源装置７の起動処理前であってもスタンバイ状態時の電力で動作可能であるとする。
【００８７】
マスタシミュレータ２１１の電源スイッチ７２がオンに操作されると（ＳＢ１）、マスタシミュレータ２１１の電源制御部８１は、電源装置７へ起動信号を出力する（ＳＢ２）。
【００８８】
電源装置７は、起動信号の入力をトリガとして内部回路を作動して所定の起動処理を実行し、当該起動処理が完了すると、起動完了信号をマスタシミュレータ２１１の電源制御部８１へ出力する（ＳＢ３）。
【００８９】
マスタシミュレータ２１１の電源制御部８１は、起動完了信号を受け取ると、スレーブシミュレータ２２１の電源制御部８１へ電源出力完了信号を出力する（ＳＢ４）。
【００９０】
ステップＳＢ４の電源出力完了信号を受け取ったスレーブシミュレータ２２１は、電源装置７へ起動信号を出力する（ＳＢ５）。その後、マスタシミュレータ２１２でのステップＳＢ２、ＳＢ３と同様の処理が実行される（ＳＢ６、ＳＢ７）。
【００９１】
スレーブシミュレータ２２２では、スレーブシミュレータ２２１でのステップＳＢ５、ＳＢ６と同様の処理が実行される（ＳＢ８、ＳＢ９）。
【００９２】
スレーブシミュレータ２２２の下流側にはシミュレータ２が接続されておらず、この時点で演算システム１を構成する全てのシミュレータ２の電源が起動されているので、電源起動処理は終了する。
【００９３】
尚、マスタシミュレータ２１１の上流側に更にマスタシミュレータが接続されている場合、マスタシミュレータ２１１の電源制御部８１もスレーブシミュレータ２１２の電源制御部８１と同様の処理を実行する構成とすればよい。
【００９４】
このようにすることで、マスタシミュレータ２１１の電源装置７の起動前に、マスタシミュレータ２１１の上流側のマスタシミュレータの電源装置７が起動される。ここで、何れかのマスタシミュレータ２１の上流側にマスタシミュレータ２１が接続されていない場合、第一及び第二の実施例でスレーブシミュレータ２２の下流側にスレーブシミュレータ２２が接続されていない場合と同様に、プルアップ回路等による擬似的な電源出力完了信号を入力すればよい。
【００９５】
以上の説明より、図５に示す演算システム１では、マスタシミュレータ２１１、スレーブシミュレータ２２１、スレーブシミュレータ２２２の順序で電源装置７が起動する。そして、この順序は、電源スイッチ７２の操作者が、何れのシミュレータ２の電源スイッチ７２をオンにした場合であっても同一である。
【００９６】
各シミュレータ２に搭載されるバスブリッジ３は、電源装置７によって給電されていることから、図５に示す演算システム１では、マスタシミュレータ２１のバスブリッジ３が、各スレーブシミュレータ２２のバスブリッジ３が起動する前に起動するように設定されていることになる。
【００９７】
第二の実施例を採用することによって、マスタシミュレータ２１が先に起動する電源投入シーケンスであっても、操作者の電源投入手順に関わらず、適切に演算システム１を立ち上げることができる。
【００９８】
以下、第三の実施例について説明する。第三の実施例では、図７に示すように、各電源制御部８１に、自身のシミュレータ２に組み込まれた演算処理部４のデバイス情報を格納するデバイス情報記憶部８２を備えている。
【００９９】
ここで、デバイス情報は、各シミュレータ２に搭載されている演算処理部４の夫々の種類や、搭載されている演算処理部４としての演算処理ボードの枚数等である。
【０１００】
デバイス情報記憶部８２は、電源制御部８１に備えられているＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭや、シミュレータ２のＣＰＵボード４１等に備えられているＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭであり、デバイス情報記憶部８２には、複数の電源投入シーケンスの識別情報が格納されている。
【０１０１】
例えば、各電源制御部８１のデバイス情報記憶部８２には、各電源制御部８１に複数種類の電源投入シーケンスを実行させるために、各電源投入シーケンスを実行する複数の制御プログラムが、各制御プログラムに対応づけられた識別情報と共に記憶されている。ここで、識別情報は、制御プログラム毎に異なる情報であって、当該複数の制御プログラムの夫々を他の制御プログラムと区別する情報である。
【０１０２】
各電源制御部８１は、後述する再起動処理部８３から送られてきた識別情報を、デバイス情報記憶部８２に記憶されている各識別情報と比較して、送られてきた識別情報と等しい識別情報に対応する制御プログラムを実行する。各電源制御部８１で当該制御プログラムが実行されることで、所定の電源投入シーケンスが演算システム１で実行される。
【０１０３】
電源投入シーケンスは、例えば、第一の実施例で説明した順序でバスブリッジ３を起動するシーケンス、第二の実施例で説明した順序でバスブリッジ３を起動するシーケンス、第一の実施例及び第二の実施例において各種信号の入力から出力までの時間を変更したシーケンス等である。
【０１０４】
ここで、各種信号の入力から出力までの時間は、電源スイッチ７２のオンから電源投入指示信号の出力までの時間、電源出力完了信号の入力から起動信号の出力までの時間、起動完了信号の入力から電源出力完了信号の出力までの時間、上流側（下流側）からの電源投入指示信号の入力から下流側（上流側）への電源投入指示信号の出力までの時間等である。
【０１０５】
第三の実施例では、電源制御装置８は、各スレーブシミュレータ２２の電源制御部８１が、自身の電源装置７を起動した後に、自身のデバイス情報及び下流側の電源制御部８１から出力されたデバイス情報を上流側の電源制御部８１に出力するように構成されている。
【０１０６】
第一及び第二の実施例では、各電源制御部８１を接続する信号ライン８５は、電源投入指示信号を伝送するためのライン、及び、電源出力完了信号を伝送するためのラインで構成されていたが、第三の実施例では、各電源制御部８１を接続する信号ラインは、上述の信号ラインに加えて、識別情報を伝送するためのライン、及び、デバイス情報を伝送するラインで構成されている。
【０１０７】
尚、識別情報を伝送するためのライン、及び、デバイス情報の伝送は、シリアル伝送とパラレル伝送の何れであってもよい。また、データ伝送方向を各電源制御部８１で制御することによって両ライン（識別情報を伝送するためのライン、及び、デバイス情報を伝送するライン）を共用してもよい。
【０１０８】
また、第三の実施例では、電源制御装置８は、マスタシミュレータ２１に、自身の電源投入後に集信された各スレーブシミュレータ２２のデバイス情報と、バスブリッジ３を介して集信された各スレーブシミュレータ２２のデバイス情報を比較して、不一致であれば電源制御部８１を介して同一または異なる電源投入シーケンスで再度各演算装置の電源を起動する再起動処理部８３を備えている。
【０１０９】
再起動処理部８３は自身の電源制御部８１を介して下流側の電源制御部８１に、電源投入シーケンスを特定する識別情報を送信する。
【０１１０】
以下に詳述する。再起動処理部８３は、マスタシミュレータ２１の電源制御部８１から下流側のシミュレータ２の電源制御部８１へ識別情報を送信し、当該シミュレータ２の電源制御部８１を介して更に下流側のシミュレータ２の電源制御部８１へ識別情報を送信する。このような識別情報の送信は、下流側にシミュレータ２が存在する限り行なわれる。つまり、再起動処理部８３は、マスタシミュレータ２１の電源制御部８１、及び、マスタシミュレータ２１の下流側の全てのシミュレータ２へ識別情報を送信する。
【０１１１】
上述の構成によれば、マスタシミュレータ２１に備えられた再起動処理部８３からの指示によって、演算システム１を構成する全てのシミュレータ２を同一の電源投入シーケンスで起動することができるので、演算システム１を構成する各シミュレータ２において電源投入シーケンスを変更する煩雑な作業が不要となる。
【０１１２】
以下、一台のマスタシミュレータ２１（２１１）と二台のスレーブシミュレータ２２（２２１、２２２）が接続された演算システム１において、第三の実施例が実行される場合の電源起動シーケンスを特定する処理について、図７に示すブロック構成図、及び、図８に示すフローチャートに基づいて説明する。尚、以下の処理では、第一及び第二の実施例と同様、各電源制御部８１は電源装置７の起動処理前であってもスタンバイ状態時の電力で動作可能であるとする。
【０１１３】
再起動処理部８３が各電源制御部８１へ識別情報を送信し（ＳＣ１）、各電源制御部８１は、受け取った識別情報に基づいた電源投入シーケンスを実行する（ＳＣ２）。尚、各電源制御部８１は、受け取った識別情報をデバイス情報記憶部８２のうちのＲＡＭ等に記憶する。
【０１１４】
各電源制御部８１の電源投入後（ＳＣ３）、スレーブシミュレータ２２２の電源制御部８１のデバイス情報記憶部８２のうちのＲＯＭ等に記憶されているデバイス情報が、スレーブシミュレータ２２１の電源制御部８１のデバイス情報記憶部８２に信号ラインを介して送信される（ＳＣ４）。尚、スレーブシミュレータ２２１の電源制御部８１は、受け取ったデバイス情報をデバイス情報記憶部８２のうちのＲＡＭ等に記憶する。
【０１１５】
スレーブシミュレータ２２１の電源制御部８１のデバイス情報記憶部８２のうちのＲＯＭ等に記憶されているデバイス情報、及び、ステップＳＣ３でスレーブシミュレータ２２２から送信されたデバイス情報が、マスタシミュレータ２１１の電源制御部８１のデバイス情報記憶部８２に信号ラインを介して送信される（ＳＣ５）。尚、マスタシミュレータ２１１の電源制御部８１は、受け取ったデバイス情報をデバイス情報記憶部８２のうちのＲＡＭ等に記憶する。
【０１１６】
再起動処理部８３は、信号ラインを介して集信されたデバイス情報と、電源投入シーケンスの実行過程で各シミュレータ２のバスブリッジ３を介して集信されたデバイス情報とを比較する（ＳＣ６）。尚、集信されたデバイス情報の夫々には、マスタシミュレータ２１１のデバイス情報記憶部８２のＲＯＭ等に記憶されているデバイス情報が含まれる。
【０１１７】
比較の結果、夫々の集信されたデバイス情報が不一致である場合（ＳＣ７）、再起動処理部８３は、デバイス情報記憶部８２に未だ実行されていない電源投入シーケンスに対応した識別情報が存在するならば（ＳＣ８）、ステップＳＣ１で送信したものと異なる電源投入シーケンスに対応した識別情報を各電源制御部８１へ送信する（ＳＣ９）。この後、再起動を実行するために、後述する電源停止シーケンス等が実行されることによって、演算システム１を構成する各シミュレータ２の電源が停止される。
【０１１８】
尚、ステップＳＣ８の異なる電源投入シーケンスへの変更は、例えば、第一の実施例に対応する電源投入シーケンスから第二の実施例に対応する電源投入シーケンスへの変更や、第一の実施例から第二の実施例への変更は行なわない場合の信号入力から信号出力までの時間の変更である。
【０１１９】
以下、夫々の集信されたデバイス情報が一致するまで（ＳＣ７）、或は、未だ実行されていない電源投入シーケンスに対応した識別情報がデバイス情報記憶部８２に存在しなくなるまで（ＳＣ８）、ステップＳＣ２からステップＳＣ８の処理が繰り返される。
【０１２０】
尚、未だ実行されていない電源投入シーケンスに対応した識別情報が存在しなくなった場合（ＳＣ８）、再起動処理部８３はホストコンピュータ６にエラーメッセージを送信し、ホストコンピュータ６のモニタにエラーメッセージが表示される（ＳＣ１０）。
【０１２１】
上述の構成によれば、再起動処理部８３は、演算システム１の電源起動処理に使用された電源投入シーケンスの正否を判定して、演算システム１を構成する全てのシミュレータ２の適切に起動されていない場合には、異なる電源投入シーケンスで演算システム１を再起動させる。よって、演算システム１を構成する各シミュレータ２のバスブリッジを交換（例えば、ＰＣＩ−ＰＣＩブリッジボードからスターファブリックに対応したブリッジボードへの交換）することによって、演算システム１の電源投入シーケンスが変わったような場合でも、操作者の電源投入手順に関わらず、常に適切に演算システム１を立ち上げることができる。
【０１２２】
第三の実施例では、再起動処理部８３によって起動される電源投入シーケンスとして、第一の実施例及び第二の実施例で説明した電源投入シーケンスを用いることは任意である。
【０１２３】
以下に詳述する。第三の実施例で説明した電源制御装置８が第一の実施例及び第二の実施例で説明した電源投入シーケンスのうちの少なくとも一つを用いる場合、デバイス情報記憶部８２には当該電源投入シーケンスの識別情報が格納される。
【０１２４】
一方、第三の実施例で説明した電源制御装置８が第一の実施例及び第二の実施例で説明した電源投入シーケンスを用いない場合、デバイス情報記憶部８２には当該電源投入シーケンスの識別情報は格納されない。つまり、この場合の電源制御装置８は以下のような特徴を有する。
【０１２５】
マスタ演算装置と複数のスレーブ演算装置が通信線を介して接続され、夫々に、演算処理部と、前記通信線を介した通信を制御する通信制御部と、前記演算処理部及び前記通信制御部に給電する電源装置と、前記電源装置を起動する電源スイッチが設けられている演算システムの電源制御装置であって、前記マスタ演算装置とスレーブ演算装置の夫々に自身の電源装置を起動する電源制御部を設けるとともに、前記マスタ演算装置の電源制御部を起点として各電源制御部を信号ラインで直列接続している。
【０１２６】
そして、演算システムの電源制御装置は、各電源制御部に、自身の演算装置に組み込まれた演算処理部のデバイス情報を格納するデバイス情報記憶部を備えるとともに、各スレーブ演算装置の電源制御部が、自身の電源装置を起動した後に、自身のデバイス情報及び下流側の電源制御部から出力されたデバイス情報を上流側の電源制御部に出力するように構成され、前記マスタ演算装置に、自身の電源投入後に集信された各スレーブ演算装置のデバイス情報と、前記通信制御部を介して集信された各スレーブ演算装置のデバイス情報を比較して、不一致であれば前記電源制御部を介して同一または異なる電源投入シーケンスで再度各演算装置の電源を起動する再起動処理部を備えている。
【０１２７】
尚、この場合、デバイス情報記憶部に複数の電源投入シーケンスの識別情報が格納され、再起動処理部は自身の電源制御部を介して下流側の電源制御部に、電源投入シーケンスを特定する識別情報を送信するようにしてもよい。
【０１２８】
以上の説明では、電源投入シーケンスについて説明したが、電源停止シーケンスについても同様にして実現できる。電源停止シーケンスの場合でも、演算システム１及び演算システム１の電源制御装置８の構成は、電源投入シーケンスの場合と同様である。
【０１２９】
つまり、演算システム１は、マスタ演算装置２１と複数のスレーブ演算装置２２が通信線３１を介して接続され、夫々に、演算処理部４と、通信線３１を介した通信を制御する通信制御部３と、演算処理部４及び通信制御部３に給電する電源装置７と、電源装置７を起動する電源スイッチ７２を備えて構成される。
【０１３０】
また、演算システム１の電源制御装置８には、マスタ演算装置２１とスレーブ演算装置２２の夫々に自身の電源装置７を起動する電源制御部８が設けられるとともに、マスタ演算装置２１の電源制御部８１を起点として各電源制御部８１が信号ライン８５で直列接続される。
【０１３１】
また、第一の実施例での電源制御装置８の処理のうち、電源装置７の起動処理を、電源装置７の停止処理に置き換えることで、マスタシミュレータ２１が各スレーブシミュレー２２の電源停止後に電源停止するように設定することができる。つまり、演算システム１の電源制御装置８は以下のように構成される。
【０１３２】
マスタ演算装置２１の電源制御部８１は、自身の電源スイッチ７２がオフされると、下流側の電源制御部８１に電源停止指示信号を出力して、下流側の電源制御部８１から電源停止完了信号が入力されると自身の電源装置７を停止し、自身の電源スイッチ７２がオフされる迄に、下流側の電源制御部８１から電源停止完了信号が入力されると自身の電源装置７を停止するように構成される。
【０１３３】
スレーブ演算装置２２の電源制御部８１は、自身の電源スイッチ７がオフされると、下流側の電源制御部８１に電源停止指示信号を出力して、下流側の電源制御部８１から電源停止完了信号が入力されると、自身の電源装置７を停止した後に上流側の電源制御部８１に電源停止完了信号を出力し、自身の電源スイッチ７２がオフされる迄に、上流側の電源制御部８１から電源停止指示信号が入力されると、下流側の電源制御部８１に電源停止指示信号を出力し、下流側の電源制御部８１から電源停止完了信号が入力されると、自身の電源装置７を停止した後に上流側の電源制御部８１に電源停止完了信号を出力するように構成される。
【０１３４】
マスタ演算装置２１のバスブリッジ３が、各スレーブ演算装置２２のバスブリッジ３が停止した後に停止するように設定される。
【０１３５】
同様に、第二の実施例での電源制御装置８の処理のうち、電源装置７の起動処理を、電源装置７の停止処理に置き換えることで、マスタシミュレータ２１が各スレーブシミュレー２２の電源停止前に電源停止するように設定することができる。つまり、演算システム１の電源制御装置８は以下のように構成される。
【０１３６】
マスタ演算装置２１の電源制御部８１は、自身の電源スイッチ７２がオフされると、自身の電源装置７を停止した後に下流側の電源制御部８１に電源停止完了信号を出力し、自身の電源スイッチ７２がオフされる迄に、下流側の電源制御部８１から電源停止指示信号が入力されると自身の電源装置７を停止した後に下流側の電源制御部８１に電源停止完了信号を出力するように構成される。
【０１３７】
スレーブ演算装置２２の電源制御部８１は、自身の電源スイッチ７がオフされると、上流側の電源制御部８１に電源停止指示信号を出力して、上流側の電源制御部８１から電源停止完了信号が入力されると、自身の電源装置７を停止した後に下流側の電源制御部８１に電源停止完了信号を出力し、自身の電源スイッチ７がオフされる迄に、下流側の電源制御部８１から電源停止指示信号が入力されると、上流側の電源制御部８１に電源停止指示信号を出力し、上流側の電源制御部８１から電源停止完了信号が入力されると、自身の電源装置７を停止した後に下流側の電源制御部８１に電源停止完了信号を出力するように構成される。
【０１３８】
マスタ演算装置２１のバスブリッジ３が、各スレーブ演算装置２２のバスブリッジ３が停止する前に停止するように設定される。
【０１３９】
尚、上述の場合、電源装置７は停止処理後であってもスタンバイ状態となり、電源制御部８１には給電される。よって、電源制御部８１は、電源装置７の停止処理後であっても、他のシミュレータ２の電源制御部８１に電源停止指示信号や電源停止完了信号を出力することができる。
【０１４０】
以下、別実施形態について説明する。上述の実施形態では、図３に示すように、プルアップ回路８４８を設けることで、あるシミュレータ２に下流側のシミュレータ２が接続されていない場合でも、当該あるシミュレータ２において、電源装置７の起動及び上流側のシミュレータ２への電源出力完了信号の出力を可能とする場合について説明したが、電源出力完了信号の出力が可能となるならば、他の方法であってもよい。
【０１４１】
例えば、電源制御部８１に電源投入指示信号の出力をトリガとしてカウントを開始するタイマ回路を設けておき、電源投入指示信号の出力後、電源出力完了信号が所定時間入力されない場合に、下流側にシミュレータ２が接続されていないと判断してもよい。尚、電源制御部８１は当該判断をするとタイマ回路を停止、リセットする。
【０１４２】
上述の実施形態では、評価対称装置がエンジンＥＣＵ９である場合について説明したが、評価対象装置は、エンジンＥＣＵ９に限らず、例えば、自動変速機を制御するＥＣＵや、ブレーキを制御するＥＣＵ等であってもよい。
【０１４３】
上述の実施形態では、演算システム１が、マスタシミュレータ２１と複数のスレーブシミュレータ２２で構成された場合について説明したが、演算システム１は、複数の演算装置が接続され、当該演算システム１を適切に立ち上げるために、各演算装置を適切な手順で電源投入する必要があるようなシステムであれば、上述の実施形態で記したようなシステムに限らない。
【０１４４】
上述した実施形態は、本発明を実現する一実施例を説明するものであり、各部の具体的な構成は、本発明の作用効果を奏する限りにおいて、構築するシステムに応じて適宜変更設計することが可能である。
【図面の簡単な説明】
【０１４５】
【図１】演算システムのブロック構成図
【図２】第一の実施例の各シミュレータのブロック構成図
【図３】電源制御部の入出力部分の回路図
【図４】第一の実施例の電源起動処理について説明するためのフローチャート
【図５】第二の実施例の各シミュレータのブロック構成図
【図６】第二の実施例の電源起動処理について説明するためのフローチャート
【図７】第三の実施例の各シミュレータのブロック構成図
【図８】電源起動シーケンスを特定する処理について説明するためのフローチャート
【符号の説明】
【０１４６】
３：通信制御部（バスブリッジ）
４：演算処理部
５：バックプレーン
７：電源装置
２１：マスタ演算装置（マスタシミュレータ）
２２：スレーブ演算装置（スレーブシミュレータ）
７２：電源スイッチ
８１：電源制御部
８２：デバイス情報記憶部
８３：再起動処理部
【図１】
2009266013.tif 000003
【図２】
2009266013.tif 000004
【図３】
2009266013.tif 000005
【図４】
2009266013.tif 000006
【図５】
2009266013.tif 000007
【図６】
2009266013.tif 000008
【図７】
2009266013.tif 000009
【図８】
2009266013.tif 000010