(57)【要約】【課題】周辺駆動回路による画素部への影響を低減させつつ、表示不良の発生を防止することができる液晶表示パネル及びそれを備えた電子機器を提供する。【解決手段】複数の画素電極と周辺駆動回路とを同一面上に有するアクティブマトリックス基板１と、これらの画素電極及び周辺駆動回路に対向する対向電極５０を一方の面の略全面に設けた対向基板２とを備え、この対向基板２上において、周辺駆動回路のうち少なくとも画像信号線を駆動する水平駆動回路２１に対向する対向電極５２を、画素部形成領域２３に対向する対向電極５１と電気的に分離して設けた。【選択図】図１
2009288714.tif 000002
【特許請求の範囲】
【請求項１】
走査線と、画像信号線と、前記走査線及び前記画像信号線との交差部にそれぞれ設けられた複数の画素部と、各前記画素部をマトリックス駆動する周辺駆動回路とを同一面上に有するアクティブマトリックス基板と、
前記複数の画素部と前記周辺駆動回路とに対向する対向電極を一方の面の略全面に設けた対向基板と、
アクティブマトリックス基板と対向基板との間に挟持された液晶層とを備え、
前記対向基板上において、前記周辺駆動回路のうち少なくとも前記画像信号線を駆動する水平駆動回路に対向する対向電極を、前記複数の画素部に対向する対向電極と電気的に分離して設けた液晶表示パネル。
【請求項２】
前記アクティブマトリックス基板には、前記周辺駆動回路のうち少なくとも前記水平駆動回路に対向する対向電極に電気的に接続された第１入力端子と、前記複数の画素部に対向する対向電極に電気的に接続された第２入力端子とをそれぞれ電気的に独立して設けた請求項１に記載の液晶表示パネル。
【請求項３】
前記周辺駆動回路のうち少なくとも前記水平駆動回路に対向する対向電極と前記複数の画素部に対向する対向電極とをスリット状の間隙を設けて電気的に分離した請求項１又は請求項２の液晶表示パネル。
【請求項４】
前記対向基板上において、前記周辺駆動回路の前記水平駆動回路及び前記走査線を駆動する垂直駆動回路に対向する対向電極を、前記複数の画素部に対向する対向電極と電気的に分離して設けた請求項１〜３のいずれか１項に記載の液晶表示パネル。
【請求項５】
液晶表示パネルと、この液晶表示パネルに映像を供給する映像信号供給回路とを備え、
前記液晶表示パネルは、
走査線と、画像信号線と、前記走査線及び前記画像信号線との交差部にそれぞれ設けられた複数の画素部と、各前記画素部をマトリックス駆動する周辺駆動回路とを同一面上に有するアクティブマトリックス基板と、
前記複数の画素部と前記周辺駆動回路とに対向する対向電極を一方の面の略全面に設けた対向基板と、
アクティブマトリックス基板と対向基板との間に挟持された液晶層とを備え、
前記対向基板上において、前記周辺駆動回路のうち少なくとも前記画像信号線を駆動する水平駆動回路に対向する対向電極を、前記複数の画素部に対向する対向電極と電気的に分離して設けた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル及びそれを備えた電子機器に関し、さらに詳細には、アクティブマトリックス型の液晶表示パネル及びそれを備えた電子機器に関する。
【背景技術】
【０００２】
液晶プロジェクタ、パーソナルコンピュータなどの電子機器に用いられる液晶表示パネルとして、応答速度や画像品質の面で優れ、近年のカラー化に最適なアクティブマトリックス型の液晶表示パネルが主力となっている。
【０００３】
ここで、従来のアクティブマトリックス型の液晶表示パネルの構成を図６を参照して説明する。従来のアクティブマトリックス型の液晶表示パネルは、図６（ａ）に示すアクティブマトリックス基板１０１と図６（ｂ）に示す対向基板１０２とがスペーサの混入されたシール材によって一定の間隔を保って貼り合わせられ、この一対の基板とシール材とにより形成された空間に液晶が封入された構造を有する。
【０００４】
図６（ａ）に示すように、アクティブマトリックス基板１０１上には複数の走査線１１０と複数の画像信号線１１１とが互いに交差して形成され、その交差部にＴＦＴ及び画素電極からなる画素部１１２がマトリックス状に形成されて表示領域が構成される。
【０００５】
この表示領域の周辺部には、各走査線１１０に対してパルス状の走査信号を順次に供給する垂直駆動回路１２０や、各画像信号線１１１に所定の画像信号を供給する水平駆動回路１２１等からなる周辺駆動回路が、上記表示領域の端辺に沿うように配置される。
【０００６】
一方、対向基板１０２には、その内面側にはＩＴＯ（Indium Tin Oxide）等の対向電極１５０が全面に亘って形成されており、基板隅部に形成されたコモン電極１６０ａ〜１６０ｃによりアクティブマトリックス基板１０１のコモン電極１４０ａ〜１４０ｃと電気的に接続されている。
【０００７】
ところで、近年、より高品質な表示を得るために多画素化や高速駆動が要求されるようになってきている。それに伴い、同時サンプリングする相展開数も増え、水平駆動回路に形成される多数の画像信号配線やこれらを含む周辺駆動回路と対向電極１５０との間に生じる寄生容量が無視できない程大きくなってきている。
【０００８】
例えば、水平駆動回路１２１に形成される複数の画像信号線１１１に画像信号が流れると上記寄生容量を介して対向電極１５０の基準電位Ｖcomが変動する。この変動が画素部形成領域に対向する対向電極１５０及びコモン電極１６０ｂ，１６０ｃ，１４０ｂ，１４０ｃを経由して画素部１１２の基準電位Ｖcomまで伝播される。これにより画素部１１２に信号電圧を書き込む際の基準電位Ｖcomが変動し、本来書き込まれるべき画像信号の電圧が変化してしまい画質不良となることが報告されている。
【０００９】
そこで、下記特許文献１，２には、水平駆動回路を含む周辺駆動回路と対向する領域の対向電極の一部又は全部を除去することによって、上述の寄生容量の発生を抑制し、画質不良の問題を改善する技術が開示されている。
【特許文献１】特開２００５−２２７５１３号公報
【特許文献２】特開２００５−８４６５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上記特許文献１，２のように、水平駆動回路を含む周辺駆動回路と対向する領域の一部又は全部に対向電極を形成しない領域（以下、「対向電極非形成領域」とする。）を設けると、次のような問題が生じる恐れがある。
【００１１】
すなわち、水平駆動回路を含む周辺駆動回路と対向する領域の一部又は全部に対向電極非形成領域を対向基板に設けると、対向電極を形成した領域（以下、「対向電極形成領域」とする。）との間で、段差が生じる。従って、この段差による塗装ムラが発生して表示不良の恐れがある。また、対向電極非形成領域を設けた対向基板とアクティブマトリックス基板とを重ね合わせるときに対向電極形成領域部分と対向電極非形成領域部分とに応力が生じ、ギャップ異常又はギャップムラによる表示不良の恐れがある。
【課題を解決するための手段】
【００１２】
そこで、かかる課題を解決すべく、請求項１に記載の発明は、走査線と、画像信号線と、前記走査線及び前記画像信号線との交差部にそれぞれ設けられた複数の画素部と、各前記画素部をマトリックス駆動する周辺駆動回路とを同一面上に有するアクティブマトリックス基板と、前記複数の画素部と前記周辺駆動回路とに対向する対向電極を一方の面の略全面に設けた対向基板と、アクティブマトリックス基板と対向基板との間に挟持された液晶層とを備え、前記対向基板上において、前記周辺駆動回路のうち少なくとも前記画像信号線を駆動する水平駆動回路に対向する対向電極を、前記複数の画素部に対向する対向電極と電気的に分離して設けたものである。
【００１３】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記アクティブマトリックス基板には、前記周辺駆動回路のうち少なくとも前記水平駆動回路に対向する対向電極に電気的に接続された第１入力端子と、前記複数の画素部に対向する対向電極に電気的に接続された第２入力端子とをそれぞれ電気的に独立して設けたものである。
【００１４】
また、請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記周辺駆動回路のうち少なくとも前記水平駆動回路に対向する対向電極と前記複数の画素部に対向する対向電極とをスリット状の間隙を設けて電気的に分離したものである。
【００１５】
また、請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の発明において、前記対向基板上において、前記周辺駆動回路の前記水平駆動回路及び前記走査線を駆動する垂直駆動回路に対向する対向電極を、前記複数の画素部に対向する対向電極と電気的に分離して設けたものである。
【００１６】
また、請求項５に記載の発明は、液晶表示パネルと、この液晶表示パネルに映像を供給する映像信号供給回路とを備えた電子機器において、前記液晶表示パネルは、走査線と、画像信号線と、前記走査線及び前記画像信号線との交差部にそれぞれ設けられた複数の画素部と、各前記画素部をマトリックス駆動する周辺駆動回路とを同一面上に有するアクティブマトリックス基板と、前記複数の画素部と前記周辺駆動回路とに対向する対向電極を一方の面の略全面に設けた対向基板と、アクティブマトリックス基板と対向基板との間に挟持された液晶層とを備え、前記対向基板上において、前記周辺駆動回路のうち少なくとも前記画像信号線を駆動する水平駆動回路に対向する対向電極を、前記複数の画素部に対向する対向電極と電気的に分離して設けたものである。
【発明の効果】
【００１７】
本発明によれば、周辺駆動回路のうち少なくとも多数の画像信号線が集中して形成される水平駆動回路に対向する領域に、画素部形成領域に対向する対向電極に対して電気的に分離した対向電極を設ける。従って、水平駆動回路に対向する対向電極の生じる電位変動が画素部に対向する対向電極を経由して画素部へ影響することを抑制することができ、画質の劣化を防止できる。しかも、対向電極を対向基板の略全面に設けることで、上述した塗装ムラ、ギャップ異常或いはギャップムラが生じることを抑制して表示不良の発生を防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明のいくつかの実施形態を、図面を参照して説明する。
【００１９】
［１．第１実施形態］
［１．１．  液晶表示パネルの概要］
図１は、本発明の第１実施形態に係る液晶表示パネルの構成の概略を示す図である。本実施形態では、本発明をアクティブマトリックス型の液晶表示パネルに適用した場合を例に挙げて説明するものとする。
【００２０】
図１に示すように、第１実施形態に係る液晶表示パネルＰは、アクティブマトリックス基板１と対向基板２とがスペーサの混入されたシール材（図示せず）によって一定の間隔を保って貼り合わせられ、この一対の基板とシール材とにより形成された空間に液晶（図示せず）が封入されて液晶層が形成される構造を有する。
【００２１】
アクティブマトリックス基板１には、複数の画素部が形成される画素部形成領域２３の他、これらの複数の画素部をマトリックス駆動する周辺駆動回路、外部回路との間で電圧や各種信号の入出力を行なうためのパッド部７０等が同一面上に形成される。周辺駆動回路には、垂直駆動回路２０ａ，２０ｂ、水平駆動回路２１、プリチャージ回路２２などが含まれる、
【００２２】
対向基板２には、アクティブマトリックス基板１と対向する面の略全面にＩＴＯ（Indium Tin Oxide）等で形成された対向電極５０が形成される。
【００２３】
本実施形態においては、この対向電極５０を図１に示すように、画素部形成領域２３と水平駆動回路２１との間の領域に対向する部分にスリット状の間隙５３を設けて電気的に分離した第１対向電極５１と第２対向電極５２とを形成している。すなわち、画素部形成領域２３に対向する第１対向電極５１と、周辺駆動回路のうち少なくとも水平駆動回路２１に対向する第２対向電極５２とを電気的に分離して形成している。
【００２４】
従って、水平駆動回路２１に対向する第２対向電極５２の生じる電位変動が画素部形成領域２３に対向する第１対向電極５１を経由して画素部形成領域２３の画素部へ伝搬することを抑制することができ、画質の劣化を防止できる。
【００２５】
しかも、第１対向電極５１と第２対向電極５２とからなる対向電極５０はスリット状の間隙５３を除いて対向基板２の略全面に設けているので、上述した段差やギャップが生じることを抑制して表示不良の発生を防止することができる。特に、スリット状の間隙５３の面積を小さくすることで、塗装ムラ、ギャップ異常或いはギャップムラの発生をより抑制でき、表示不良の発生をより抑えることができる。
【００２６】
さらに、対向電極５０を分離するスリット状の間隙５３を有効画素外へ位置させることにより、この間隙５３により液晶の配向乱れが生じても画素部形成領域２３への影響を抑制できる。
【００２７】
また、アクティブマトリックス基板１には、基板端部に設けられたコモン電極６０ｂ，６０ｃを介して第１対向電極５１に電気的に接続された第１入力端子７０ａと、基板端部に設けられたコモン電極６０ａを介して第２対向電極５２に電気的に接続された第２入力端子７０ｂとをそれぞれ電気的に独立して設けている。
【００２８】
このように、第１対向電極５１から第２対向電極５２を液晶表示パネルＰ上で電気的に分離するので、第１対向電極５１へ印加する電位と第２対向電極５２へ印加する電位を異なるものとすることができる。その結果、水平駆動回路２１に対向する第２対向電極５２に生じた電位変動が画素部へ影響することをより効果的に抑制することができる。
【００２９】
［１．２．  液晶表示パネルＰの構成］
ここで、さらに具体的に、本実施形態に係る液晶表示パネルＰの構成について図２及び図３を参照して説明する。図２（ａ）は第１実施形態に係る液晶表示パネルＰのアクティブマトリックス基板１のレイアウト図、図２（ｂ）は第１実施形態に係る液晶表示パネルＰの対向基板２のレイアウト図、図３（ａ）は従来の液晶表示パネルにおける対向電極の影響を説明するための図、図３（ｂ）は第１実施形態に係る液晶表示パネルＰにおける対向電極の影響を説明するための図である。
【００３０】
図２（ａ）に示すように、アクティブマトリックス基板１上には複数の走査線１０と複数の画像信号線１１とが互いに交差して形成され、その交差部にＴＦＴ、画素容量Ｃｓ、画素電極等からなる複数の画素部１２がマトリックス状に形成されて画素部形成領域２３が構成される。なお、画素電極とこれに対向して形成される第１対向電極５１との間に発生する液晶容量により液晶セルが形成されることになる。
【００３１】
また、このアクティブマトリックス基板１上には、垂直駆動回路２０ａ，２０ｂ、水平駆動回路２１、及び各画像信号線１１をプリチャージするプリチャージ回路２２等からなる周辺駆動回路が、上記画素部形成領域２３の外周部端辺に沿うように配置される。この周辺駆動回路へ供給される各信号や電圧は、例えば図示しない外部回路のドライバＩＣで生成されるものであり、入力端子であるパッド部７０を介して供給される。この外部回路のドライバＩＣは、例えば画像信号生成用の画像信号データ、基準電位Ｖcom発生用のＶＣＯＭデータ、或いは制御電位Ｖcont発生用のＣＯＮＴデータなどをアナログ信号やＤＣ電位に変換してパッド部７０を介して周辺駆動回路へ出力する。
【００３２】
垂直駆動回路２０ａ，２０ｂは、各走査線１０に対してパルス状の走査信号を順次に供給する回路であり、所定の走査線１０を選択する垂直シフトレジスタや、走査線１０の電圧レベルを調整するレベルシフタ等から構成される。
【００３３】
一方、水平駆動回路２１は、各画像信号線１１に所定の画像信号を供給する回路であり、外部回路から入力端子であるパッド部７０を介して画像信号やセレクト信号を受け取り、画像信号をセレクト信号と対応する画素列の画像信号線１１に出力するマルチプレクサ等から構成される。
【００３４】
そして、垂直駆動回路２０ａ，２０ｂ及び水平駆動回路２１によりそれぞれ所定の走査線１０及び画像信号線１１が選択されると、選択された走査線１０と画像信号線１１との交差部に位置する画素部１２に画像信号が供給され、画素部１２が画像信号に応じた輝度で発光する。
【００３５】
ここで、液晶表示パネルＰにおいては、液晶に同極性の直流電圧が印加され続けることによる焼き付きを防止するために、反転駆動が行なわれる。この反転駆動の方式として、画素配列の行又は列毎に信号電圧の極性を入れ替えるライン反転方式、隣接する画素電極毎に信号電圧の極性を入れ替えるドット反転方式、さらには表示フレーム帰還毎に信号電圧を入れ替えるフレーム反転方式等がある。
【００３６】
そして、対向基板２の第１対向電極５１には一様に、反転駆動する画素電極の基準となる電圧（以下、「基準電位Ｖcom」とする。）がアクティブマトリックス基板上のパッド部７０の第１入力端子７０ａから基準電位線１３及びコモン電極４０ｂ，４０ｃ，６０ｂ，６０ｃを通じて供給されている。
【００３７】
また、アクティブマトリックス基板１上に形成された各画素部１２の画素容量Ｃｓにも、画素配列の各行ごと行方向に延伸して形成される基準電位線１３が接続され、基準電位Ｖcomが供給される。さらに、基準電位線１３は、画素部形成領域２３の外周部にもパターン配線されることで、画素部１２及び周辺駆動回路（垂直駆動回路２０ａ，２０ｂ、水平駆動回路２１、プリチャージ回路２２など）を静電気から保護するガードリング（シールド）の作用をなす。
【００３８】
また、アクティブマトリックス基板１には、制御電位線１４（図２（ａ）に示す破線部分）が形成される。この制御電位線１４にはパッド部７０の第２入力端子７０ｂから制御電位Ｖcontが供給される。また、この制御電位Ｖcontは、制御電位線１４に接続されたコモン電極４０ａにも供給される。
【００３９】
一方、対向基板２は、図２（ｂ）に示すように、アクティブマトリックス基板１に対向する面に、第１対向電極５１と第２対向電極５２とからなる対向電極５０が略全面に形成される。
【００４０】
第１対向電極５１は、画素部形成領域２３、垂直駆動回路２０ａ，２０ｂ及びプリチャージ回路２２に対向する位置に形成される対向電極である。また、第２対向電極５２は多数の画像信号線１１が形成される水平駆動回路２１に対向する位置に形成される対向電極である。
【００４１】
そして、第１対向電極５１と第２対向電極５２とは、スリット状の間隙５３を介して電気的に分離された構造をとる。これにより、水平駆動回路２１に対向する第２対向電極５２の生じる電位変動が画素部形成領域２３に対向する第１対向電極５１を経由して画素部形成領域２３の画素部１２へ伝搬することを抑制することができ、画質の劣化を防止できる。
【００４２】
すなわち、従来の液晶表示パネルでは、図３（ａ）に示すように、アクティブマトリックス基板１０１に形成された水平駆動回路１２１の上方には、対向電極１５０が対向配置されており、水平駆動回路１２１と対向電極１５０との間で寄生容量Ｃａが形成される。そのため、例えば、水平駆動回路１２１の多数の画像信号線１１１に流れる画像信号が対向電極１５０に影響を及ぼし、対向電極１５０の基準電位Ｖcomが変動する。この変動が、図３（ａ）に示す点線の経路で、画素部１１２の基準電位Ｖcomへ影響を及ぼし、画素部１１２の画素容量Ｃｓに画像信号を書き込む際に正常な電圧を書き込むことができずに、画質不良となる。なお、図３（ａ）中の「ＨＳＷ」は、各画像信号線１１１に配置され、各画素部１１２に画像信号を出力するためのスイッチである。
【００４３】
一方、本実施形態の液晶表示パネルＰにおいては、図３（ｂ）に示すように、従来の液晶表示パネルと同様に寄生容量Ｃａが形成されるものの、この寄生容量Ｃａは、第１対向電極５１と電気的に分離された第２対向電極５２との間に発生する寄生容量である。従って、水平駆動回路２１に形成される多数の画像信号線１１に流れる画像信号がこの第２対向電極５２の制御電位Ｖcontに影響を及ぼしたとしても、第１対向電極５１への影響はなく、第１対向電極５１を介して画素部１１２の基準電位Ｖcomへ影響することがない。その結果、本実施形態に係る液晶表示パネルＰでは上述従来の液晶表示パネルに比べて、水平駆動回路２１による画素部１２への影響を大幅に削減することができる。
【００４４】
特に、水平駆動回路２１では画素配列の列数に応じた数の画像信号線１１が必要であり、これらが束となって密集して水平駆動回路２１の領域に形成され、しかも、図３（ｂ）に示すように、対向電極５０と距離が近くなっている。従って、対向電極５０のうち水平駆動回路２１に対向する領域に対してアクティブマトリックス基板１からの影響が大きくなる。そこで、上述のように、少なくともこの水平駆動回路２１に対向する第２対向電極５２を他の対向電極である第１対向電極５１と電気的に分離することとしている。
【００４５】
また、第１対向電極５１は、コモン電極６０ｂ，６０ｃ及び基準電位線１３を介して第１入力端子７０ａから基準電位Ｖcomが供給され、第２対向電極５２は、コモン電極６０ａ及び制御電位線１４を介して第２入力端子７０ｂから制御電位Ｖcontか供給される。
【００４６】
このように、第１対向電極５１と第２対向電極５２とに別々の電位を印加することができるようにしていることから、第１対向電極５１での電圧変動が第２対向電極５２へ影響を及ばさないようにすることができる。
【００４７】
なお、基準電位Ｖcomと制御電位Ｖcontとを同じ電圧としても、第１対向電極５１に生じた電位変動が画素部１２へ影響することを抑制することができる。
【００４８】
また、パッド部７０において第１入力端子７０ａと第２入力端子７０ｂとを別々とせずに、一つの入力端子の形成箇所で基準電位線１３と制御電位線１４を一つの入力端子から分岐させるようにしてもよい。このとき、基準電位線１３と制御電位線１４とはパッド部７０の入力端子以外の箇所で交わることがないようにする。
【００４９】
また、上述においては、第２対向電極５２に制御電位Ｖcontを接続することとしたが、アクティブマトリックス基板１から電気的に切り離すようにしてもよい。すなわち、第２対向電極５２を電気的にオープンにするのである。これにより、第２対向電極５２の電気変動をアクティブマトリックス基板１上の画素部１２へ伝播することを抑えることができる。なお、第２対向電極５２に制御電位Ｖcontなどの固定電位を接続することにより、水平駆動回路２１に対するシールド効果を得ることができるので、第２対向電極５２に制御電位Ｖcontなどの固定電位を接続することが望ましい。
【００５０】
さらには、第１対向電極５１と第２対向電極５２とを切り離すスリット状の間隙５３を有効画素外へ位置させることにより、スリット状の間隙５３により液晶の配向乱れが生じても表示画素へ影響を与えることを抑制できる。また、同様に制御電位Ｖcontと基準電位Ｖcomとの電位差により横電界がかかることから、液晶の配向乱れが生じても表示画素への影響を抑制することができる。加えて、制御電位Ｖcontと基準電位Ｖcomとの電位差による横電界は、制御電位Ｖcontを基準電位Ｖcomに揃えることにより横電界の発生を抑えることが可能である。
【００５１】
［２．第２実施形態］
次に、本発明の第２実施形態について説明する。図４は第２実施形態に係る液晶表示パネルＰ’の対向基板２’のレイアウト図である。なお、第２実施形態に係る液晶表示パネルＰ’のアクティブマトリックス基板は、第１実施形態に係るアクティブマトリックス基板１と同様の構成であるため、ここでは対向基板２’についてのみ説明する。
【００５２】
図４に示すように、第２実施形態に係る液晶表示パネルＰ’の対向基板２’は、第２対向電極５２’を水平駆動回路２１に対向する位置のみならず、垂直駆動回路２０ａ，２０ｂに対向する位置にも設けることとしている。
【００５３】
このように垂直駆動回路２０ａ，２０ｂに対向する位置にも第２対向電極５２’を形成することにより、水平駆動回路２１の信号による画素部１２への影響のみならず、垂直駆動回路２０ａ，２０ｂに流れる各信号による画素部１２への影響を抑制することができる。従って、第１実施形態の液晶表示パネルＰに比べさらに画質の向上を図ることができる。
【００５４】
なお、第２対向電極５２’には、制御電位Ｖcontを接続しなくてもよいが、制御電位Ｖcontに接続することによって、水平駆動回路２１及び垂直駆動回路２０ａ，２０ｂに対するシールド効果を得ることができるので、第２対向電極５２’に制御電位Ｖcontを接続することが望ましい。
【００５５】
また、第２対向電極５２’を配置する領域は、水平駆動回路２１や垂直駆動回路２０ａ，２０ｂのみならず、周辺駆動回路全てに対向する領域としてもよい。すなわち、上述した対向基板２’に形成する第２対向電極５２’は、画素部形成領域２３に対向する対向電極を除いた領域のうち、周辺駆動回路での信号変動が画素部１２へ影響を及ぼす領域に形成するものであればよく、上記対向基板２’の構成に限られない。
【００５６】
また、対向電極５１，５２（５１’，５２’）への基準電位Ｖcomや制御電位Ｖcontの入力は、上記実施形態のコモン電極４０ａ〜４０ｃ，６０ａ〜６０ｃを用いたものに限られるものではなく、コモン電極の数や位置は適宜変更することが可能である。また、コモン電極を用いることなく、配線による通電や対向基板２，２’への直接入力としても良い。
［３．電子機器への適用］
【００５７】
上述した液晶表示パネルＰ，Ｐ’は、液晶プロジェクタのほか、パーソナルコンピュータ、ワードプロセッサ或いは携帯電話機などの電子機器に適用することができる。図５は、本実施形態に係る電子機器、例えば携帯電話機の構成の概略を示す外観図である。
【００５８】
図５に示すように、本例に係る携帯電話機は、装置筐体８１の前面側に、スピーカ部８２、出力表示部８３、操作部８４及びマイク部８５を上部側から順に配置された構成となっている。かかる構成の携帯電話機において、出力表示部８３には液晶表示パネルが用いられ、この液晶表示パネルとして先述した実施形態に係る液晶表示パネルＰ，Ｐ’が用いられる。また、出力表示部８３に映像を供給する映像信号供給回路（図示せず）が装置筐体８１内に収納されている。
【００５９】
以上、本発明の好ましい実施形態について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００６０】
【図１】第１実施形態に係る液晶表示パネルの構成の概略を示す図である。
【図２】第１実施形態に係る液晶表示パネルのアクティブマトリックス基板及び対向基板のレイアウト図である。
【図３】液晶表示パネルにおける対向電極の影響を説明するための図である。
【図４】第２実施形態に係る液晶表示パネルの対向基板のレイアウト図である。
【図５】本実施形態に係る電子機器である携帯電話機の構成の概略を示す外観図である。
【図６】従来のアクティブマトリックス型の液晶表示パネルの構成を示す図である。
【符号の説明】
【００６１】
Ｐ  液晶表示パネル
１  アクティブマトリックス基板
２,２’  対向基板
１０  走査線
１１  画像信号線
１２  画素部
１３  第１基準電位線
１４  第２基準電位線
２０ａ，２０ｂ  垂直駆動回路
２１  水平駆動回路
２２  プリチャージ回路
２３  画素部形成領域
４０ａ〜４０ｃ，６０ａ〜６０ｃ  コモン電極
５０  対向電極
５１  第１対向電極
５２  第２対向電極
７０  パッド部
【図５】
2009288714.tif 000003
【図１】
2009288714.tif 000004
【図２】
2009288714.tif 000005
【図３】
2009288714.tif 000006
【図４】
2009288714.tif 000007
【図６】
2009288714.tif 000008