(57)【要約】【課題】ダイアフラム割れを防止し、耐久性に優れた半導体圧力センサを得る。【解決手段】真空状態で密閉されたキャビティを挟んで基板両側に一対のダイアフラムを形成し、基準圧力が印加される一方のダイアフラムの周縁に基準ブリッジ回路を構成する複数の圧力感応抵抗素子を配置するとともに、測定すべき圧力が印加される他方のダイアフラムの周縁に測定用ブリッジ回路を構成する複数の圧力感応抵抗素子を配置して、基準ブリッジ回路の中点電位及び測定用ブリッジ回路の中点電位をセンサ出力として出力する半導体圧力センサ。【選択図】図１
2009288170.tif 000002
【特許請求の範囲】
【請求項１】
真空状態で密閉されたキャビティと、
このキャビティを挟んで基板表裏面に形成した一対のダイアフラムと、
基準圧力を受けて変形する一方のダイアフラムの周縁に配置した複数の圧力感応抵抗素子からなり、その中点電圧を出力する基準ブリッジ回路と、
測定すべき圧力を受けて変形する他方のダイアフラムの周縁に配置した複数の圧力感応抵抗素子からなり、その中点電圧を出力する測定用ブリッジ回路と、
を備えたことを特徴とする半導体圧力センサ。
【請求項２】
請求項１記載の半導体圧力センサにおいて、ダイアフラムの周縁に位置させてブリッジ回路を構成する複数の圧力感応抵抗素子を形成し、該圧力感応抵抗素子の形成面とは反対側の面にキャビティを形成した同一構造の半導体基板を一対で備え、この一対の半導体基板が、互いのキャビティを合致させ、該キャビティ内が真空状態で密閉されるようにして接合されている半導体圧力センサ。
【請求項３】
請求項２記載の半導体圧力センサにおいて、前記半導体基板は、酸化膜を挟んで２枚のシリコン基板を貼り合わせたＳＯＩ基板であって、前記複数の圧力感応抵抗素子を形成した一方のシリコン基板と酸化膜によって前記ダイアフラムが形成され、他方のシリコン基板に前記酸化膜を露出させる前記キャビティが形成されており、該他方のシリコン基板を介して前記一対の半導体基板が接合している半導体圧力センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差圧を検出するダイアフラム型の半導体圧力センサに関する。
【背景技術】
【０００２】
従来、自動車のタイヤ空気圧などを測定する半導体圧力センサとして、ダイアフラム型の半導体圧力センサが知られている。このダイアフラム型は一般に、圧力検出用のダイアフラム及びキャビティを表裏面に形成した半導体基板に、キャビティを閉じるようにしてベース基板を接合してなり、ダイアフラムの各辺上に配置した複数の圧力感応抵抗素子からなるブリッジ回路の中点電位が圧力測定電圧として出力される。図４に示されるように外部との差圧を検出する差圧センサでは、ベース基板１３１に圧力導入口１３２が形成されており、この圧力導入口１３２を介してキャビティ１２０が外部と連通している。そして、半導体基板１１０のダイアフラム１２１側から外部圧力より大きな圧力が印加されると、ダイアフラム１２１が図示下方向に歪み、この歪み度合に応じて圧力感応抵抗素子１２２の抵抗値が変化し、ブリッジ回路の中点電位が変化することから、中点電位変化に基づいて外部（大気圧）との差圧を測定できるようになっている。このような差圧センサは、例えば特許文献１〜５に記載されている。
【特許文献１】特開昭５２−１２３２８２号公報
【特許文献２】特開昭６０−１３３３３５号公報
【特許文献３】実開平０１−５０４５４号公報
【特許文献４】特開２００１−１２４６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来構造の差圧センサでは、外部圧力に比べて半導体基板１１０のダイアフラム１２１側に印加される圧力が小さくなる減圧状態となると、ダイアフラム１２１が図示上方向に歪んで引張応力が加わり、ダイアフラム割れの原因になっている。ダイアフラムは一般に、図示下方向に歪んだときにかかる圧縮応力には強く、図示上方向に歪んだときにかかる引張応力に弱い傾向がある。特に、引張応力が集中するキャビティのコーナー部分にクラックが発生しやすい。
【０００４】
本発明は、以上の問題意識に基づき、ダイアフラム割れを防止し、耐久性に優れた半導体圧力センサを得ることを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、圧縮応力に強く引張応力に弱いというダイアフラムの性質を利用し、真空密閉したキャビティを挟んで両側に一対のダイアフラムを設け、各ダイアフラムの周縁に配置した複数の圧力感応抵抗素子からなるブリッジ回路の出力に基づいて差圧検出させることで、ダイアフラムの変位方向を該ダイアフラムが圧縮応力を受けて引張応力を受けない方向に規制し、これによって、ダイアフラム割れを回避できることに着目して完成されたものである。
【０００６】
すなわち、本発明は、真空状態で密閉されたキャビティと、このキャビティを挟んで基板表裏面に形成した一対のダイアフラムと、基準圧力を受けて変形する一方のダイアフラムの周縁に配置した複数の圧力感応抵抗素子からなり、その中点電圧を出力する基準ブリッジ回路と、測定すべき圧力を受けて変形する他方のダイアフラムの周縁に配置した複数の圧力感応抵抗素子からなり、その中点電圧を出力する測定用ブリッジ回路とを備えたことを特徴としている。基準圧力は、大気圧または任意の圧力とすることができる。
【０００７】
上記半導体圧力センサは、ダイアフラムの周縁に位置させてブリッジ回路を構成する複数の圧力感応抵抗素子を形成し、該圧力感応抵抗素子の形成面とは反対側の面にキャビティを形成した同一構造の一対の半導体基板で構成できる。すなわち、互いのキャビティを合致させ、該キャビティ内が真空状態で密閉されるようにして一対の半導体基板を接合されていればよい。
【０００８】
半導体基板には、酸化膜を挟んで２枚のシリコン基板を貼り合わせたＳＯＩ基板を用いることができる。この場合、複数の圧力感応抵抗素子を形成した一方のシリコン基板と酸化膜によってダイアフラムが形成され、他方のシリコン基板に酸化膜を露出させるキャビティが形成されており、該他方のシリコン基板を介して一対の半導体基板が接合している。半導体基板には、シリコン基板を用いることも勿論可能である。
【発明の効果】
【０００９】
本発明によれば、真空密閉したキャビティを挟んで両側に一対のダイアフラムが形成されているので、真空状態まで減圧されても一対のダイアフラムが引張応力を受ける方向に変位することがなく、ダイアフラム割れを回避でき、耐久性に優れた半導体圧力センサを得ることができる。
【発明を実施するための最良の形態】
【００１０】
図１及び図２は、本発明を適用した半導体圧力センサ１の主要部を示す断面図及び平面図である。半導体圧力センサ１は、ダイアフラム型の差圧センサであって、圧力検出用のダイアフラム２１（２１Ａ、２１Ｂ）とキャビティ２０（２０Ａ、２０Ｂ）を表裏面に有する一対の半導体基板１０（１０Ａ、１０Ｂ）を、互いのキャビティ２０Ａ、２０Ｂが真空密閉されるようにして接合したものである。
【００１１】
一対の半導体基板１０は、同一構造をなし、シリコン酸化膜（ＳｉＯ2）１３を介して第１シリコン基板１１と第２シリコン基板１２を貼り合わせてなるＳＯＩ（シリコン・オン・インシュレータ）基板である。第１シリコン基板１１は、複数の圧力感応抵抗素子２２を形成した回路形成面（図１の上面）を有している。この回路形成面は、複数の圧力感応抵抗素子２２の上方位置を除いてシリコン酸化膜１４で覆われていて、シリコン酸化膜１４上に、各圧力感応抵抗素子２２に導通する配線２３及びパッド２４が設けられている。パッシベーション膜１５は、シリコンナイトライド（Ｓｉ3Ｎ4）からなり、圧力感応抵抗素子２２、配線２３及びシリコン酸化膜１４上に形成されて、これらを絶縁保護している。パッド２４は、パッシベーション膜１５から露出しており、外部の測定装置に接続可能になっている。本実施形態では圧力感応抵抗素子２２としてピエゾ素子を用いているが、これに限定されない。
【００１２】
この半導体基板１０には、第２シリコン基板１２とシリコン酸化膜１３の一部を第２シリコン基板１２側からドライエッチングにより除去することによってキャビティ（凹部）２０が形成され、このキャビティ２０の上面を構成するシリコン酸化膜１３、第１シリコン基板１１、シリコン酸化膜１４及びパッシベーション膜１５によってダイアフラム２１が形成されている。図２に示されるように、ダイアフラム２１は平面視矩形をなし、このダイアフラム２１の矩形輪郭の各辺にかかるようにして複数の圧力感応抵抗素子２２が配置されている。ダイアフラム２１の平面形状は、圧力を受けて歪む形状であれば他の形状でもよく、圧力感応抵抗素子２２の数、配置も任意に設定可能である。本実施形態では一対の半導体基板１０が同一構成であるが、一対の半導体基板１０は互いに異ならせてもよい。
【００１３】
この半導体圧力センサ１において、図示下側のダイアフラム２１Ａは基準圧力が印加される基準室３０Ａに臨み、このダイアフラム２１Ａの周縁に配置した複数の圧力感応抵抗素子２２Ａによって基準ブリッジ回路が構成されている。一方、図示上側のダイアフラム２１Ｂは測定すべき圧力が印加される圧力印加室３０Ｂに臨み、このダイアフラム２１Ｂの周縁に配置した複数の圧力感応抵抗素子２２Ｂによって測定用ブリッジ回路が構成されている。本実施形態の基準室３０Ａは大気室であり、ダイアフラム２１Ａの外面には大気圧が印加されるようになっている。基準室３０Ａと圧力印加室３０Ｂは、半導体圧力センサ１のハウジングまたは半導体圧力センサ１が搭載される機器側に形成されており、完全に独立している。
【００１４】
半導体圧力センサ１は、図１（Ａ）に示されるように基準室３０Ａ側及び圧力印加室３０Ｂ側が真空状態で、基準室３０Ａ側のダイアフラム２１Ａと圧力印加室３０Ｂ側のダイアフラム２１Ｂが両方とも歪みのないフラットな状態で保持される。そして図１（Ｂ）に示されるように使用時には、基準室３０Ａ側のダイアフラム２１Ａの外面に大気圧が常時印加され、ダイアフラム２１Ａは図示上方向に若干歪んだ状態で保持される。基準室３０Ａ側に臨む複数の圧力感応抵抗素子２２Ａの抵抗値はダイアフラム２１の歪み度合いに応じた大きさとなり、この複数の圧力感応抵抗素子２２Ａで構成された基準ブリッジ回路の中点電位がセンサ出力として公知の測定装置に出力される。基準ブリッジ回路の出力は基準圧力（例えば大気圧）に準ずる。これに対し、圧力印加室３０Ｂ側のダイアフラム２１Ｂは、加圧されていないとき（大気圧が加えられているとき）は図示下方向に若干歪んだ初期位置で保持され、その外面に印加される圧力に応じて初期位置から図示下方向にさらに歪む。すると、その歪み度合いに応じて複数の圧力感応抵抗素子２２Ｂの抵抗値が変化し、この複数の圧力感応抵抗素子２２Ｂで構成された測定ブリッジ回路の中点電位がセンサ出力として公知の測定装置に出力される。測定装置は、各パッド２４を介して半導体圧力センサ１に接続され、基準ブリッジ回路の出力と測定用ブリッジ回路の出力の差分に基づいて圧力を測定できるようになっている。
【００１５】
圧力印加室３０Ｂ側のダイアフラム２１Ｂは、上述したように加圧されると図示下方向に歪み、真空状態まで最大限に減圧されたときにフラットな状態に戻るから、使用時に図示上方向に歪むことがなく、引張応力を受けない。これにより、クラック発生を防止でき、ダイアフラム２１Ｂの割れを回避できる。変位によりダイアフラム２１Ｂには圧縮応力が加わるが、該圧縮応力はダイアフラム２１Ｂの破壊強度に比べて小さいので問題ない。同様に、基準室３０Ａ側のダイアフラム２１Ａは、使用時は大気圧が常時印加されて図示上方向に歪んだ状態で保持されるから、図示下方向に歪むことがなく、引張応力を受けない。これにより、クラック発生を防止でき、ダイアフラム２１Ａの割れを回避できる。変位によりダイアフラム２１Ａは圧縮応力を受けるが、該圧縮応力は該ダイアフラム２１の破壊強度に比べて小さいので問題ない。
【００１６】
以上のように本実施形態では、真空密閉したキャビティ２０を挟んで両側に一対のダイアフラム２１（２１Ａ、２１Ｂ）を設けたので、該一対のダイアフラム２１は、加圧されると圧縮応力を受ける方向（キャビティ２０内に凹む方向）に変位し、真空状態まで減圧されても引張応力を受ける方向（キャビティ２０外へ突出する方向）に変位することがない。圧縮応力に強く引張応力に弱いというダイアフラムの性質上、このように引張応力を受けることがなければ、応力集中しやすいキャビティ２０のコーナー部にクラックが発生することがなく、ダイアフラム割れを回避できる。これにより、耐久性に優れた半導体圧力センサ１が得られる。この半導体圧力センサ１は、圧力検出用のダイアフラム２１とキャビティ２０を表裏面に有する半導体基板１０を一対で準備し、この一対の半導体基板１０を、互いのキャビティ２０を合致させ且つキャビティ２０を挟んで互いのダイアフラム２１が１８０°異なる向きで対向するようにして、真空中で接合することにより、容易に製造することできる。
【００１７】
図３は、第２実施形態による半導体圧力センサ２を示している。半導体圧力センサ２は、シリコン酸化膜１３を介して第１シリコン基板１１と第２シリコン基板１２を貼り合わせたＳＯＩ基板からなる半導体基板１０に替えて、シリコン基板からなる半導体基板１０’を用いた実施形態である。この実施形態においても、一対のダイアフラム２１は引張応力を受ける方向（キャビティ２０外へ突出する方向）に変位することがないので、ダイアフラム割れを回避でき、耐久性に優れた半導体圧力センサ２が得られる。
【図面の簡単な説明】
【００１８】
【図１】本発明による半導体圧力センサの主要部を図２の切断線Ｉ−Ｉに沿って示す断面図であって、（Ａ）圧力が加えられていない状態、（Ｂ）圧力が加えられた状態をそれぞれ示している。
【図２】同半導体圧力センサの主要部をダイアフラム側から見て示す平面図である。
【図３】第２実施形態による半導体圧力センサの主要部を図２の切断線Ｉ−Ｉに沿って示す断面図であって、（Ａ）圧力が加えられていない状態、（Ｂ）圧力が加えられた状態をそれぞれ示している。
【図４】従来構造の差圧センサを示す断面図である。
【符号の説明】
【００１９】
１    半導体圧力センサ
１０    半導体基板
１１    第１シリコン基板
１２    第２シリコン基板
１３    シリコン酸化膜
１４    シリコン酸化膜
１５    パッシベーション
２０    キャビティ
２１    ダイアフラム
２２    圧力感応抵抗素子
２３    配線
２４    パッド
【図１】
2009288170.tif 000003
【図２】
2009288170.tif 000004
【図３】
2009288170.tif 000005
【図４】
2009288170.tif 000006