(57)【要約】【課題】本発明は、ＬＣ複合素子を通過する信号波形の通過帯域幅を広くして通過する信号波形に歪が生じるのを抑制することができるＬＣ複合素子を提供することを目的とする。【解決手段】本発明のＬＣ複合素子は、ＬＣ複合素子本体２１の両端部に配置した電極部２２と、この電極部２２に接続されるように電極部２２間に位置する前記ＬＣ複合素子本体２１の表面に被覆形成された導体層２３に螺旋状の溝切りを施すことにより線状導体部２４と溝切部２５とを形成したコイル部２６とを備え、前記コイル部２６を、その長さ２９が前記電極部２２間に位置するＬＣ複合素子本体２１の長さ３０より短くなるようにして、前記電極部２２間に位置するＬＣ複合素子本体２１の略中央に配置し、かつこのコイル部２６と前記ＬＣ複合素子本体２１の両端部に配置した電極部２２との間に位置するそれぞれの導体層２３には前記溝切部２５を形成しないようにしたものである。【選択図】図１
2009105188.tif 000002
【特許請求の範囲】
【請求項１】
誘電材料により構成した柱状のＬＣ複合素子本体と、このＬＣ複合素子本体の両端部に配置した電極部と、この電極部に接続されるように電極部間に位置する前記ＬＣ複合素子本体の表面に被覆形成された導体層に螺旋状の溝切りを施すことにより線状導体部と溝切部とを形成したコイル部と、前記ＬＣ複合素子本体の外周を被覆した絶縁樹脂からなる外装部とを備え、前記コイル部を、その長さが前記電極部間に位置するＬＣ複合素子本体の長さより短くなるようにして、前記電極部間に位置するＬＣ複合素子本体の略中央に配置し、かつこのコイル部と前記ＬＣ複合素子本体の両端部に配置した電極部との間に位置するそれぞれの導体層には前記溝切部を形成しないようにしたＬＣ複合素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器のトラップ回路に使用されるＬＣ複合素子に関するものである。
【背景技術】
【０００２】
従来のこの種のＬＣ複合素子について、図面を参照しながら説明する。
【０００３】
図６は従来のＬＣ複合素子の外装部を透過した状態を示す平面図、図７は図６のＡ−Ａ線断面図、図８は図６のＢ−Ｂ線断面図である。
【０００４】
従来は、図６〜図８に示すように、柱状のＬＣ複合素子本体１と、このＬＣ複合素子本体１の両端部に配置した電極部２と、前記ＬＣ複合素子本体１の表面に被覆形成された導体層３に螺旋状の溝切りを施すことによりＬＣ複合素子本体１の全体にわたって形成されたコイル部４と、このコイル部４の外周を被覆した絶縁樹脂からなる外装部５とを設けることによりＬＣ複合素子６を構成していた。
【０００５】
そしてこの従来のＬＣ複合素子６は、セラミック積層型のＬＣ複合素子（図示せず）よりも小型化するために、セラミック積層型のＬＣ複合素子よりも小型であるチップインダクタの構成を用いてＬＣ複合素子６としているもので、これによれば、外形寸法を長さ寸法１．０ｍｍ×縦寸法０．５ｍｍ×横寸法０．５ｍｍ以下に小型化できるものである。
【０００６】
しかしながら、通常、チップインダクタはＬＣ複合素子のＣに相当する構成を備えていないため、前記ＬＣ複合素子本体１の両端部に配置した電極部２間に発生する分布容量は極めて小さい。このため、ＬＣ複合素子本体１を誘電材料で構成することにより、電極部２間の分布容量を大きくしてＬＣ複合素子のＣを構成し、そして図９の従来のＬＣ複合素子の等価回路図に示すように、コイル部４を構成するインダクタンス７に電極部２間の分布容量８を並列に接続したＬＣ複合素子を構成しているものである。
【０００７】
また、図１０は従来のＬＣ複合素子とチップインダクタの減衰量周波数特性の比較を示した特性曲線図であり、この特性曲線図からも明らかなように、チップインダクタの特性を示した曲線９は、分布容量８が極めて小さいため、共振周波数１１が高い周波数となっているが、チップインダクタの分布容量８を大きくしたＬＣ複合素子６の特性を示した曲線１０は、共振周波数１１を特定の周波数１２（本従来例においては１８００ＭＨｚ）に合わせることにより、特定の周波数１２に減衰量を大きくした特性を有しており、この特定の周波数１２のノイズを減衰させるトラップ回路に使用されていた。
【０００８】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平１０−２７０２５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記した従来の構成では、小型化したＬＣ複合素子において、ＬＣ複合素子本体１を誘電材料で構成することにより分布容量８を大きくしているものの、共振周波数１１を特定の周波数１２に合わせるためには、この分布容量８の大きさがまだ十分ではないために、コイル部４を構成するインダクタンス７の値を大きくしておく必要があった。しかし、インダクタンス７の値が大きいと、通過する信号波形の減衰量が３ｄＢより大きくなる周波数が低くなって信号波形が通過することができる減衰量が３ｄＢ以内の通過帯域幅１３が狭くなるだけでなく、信号波形に含まれる高調波成分までもが減衰してしまい信号波形に歪が生じるという課題を有していた。
【００１０】
本発明は上記従来の課題を解決するもので、ＬＣ複合素子を通過する信号波形の通過帯域幅を広くして通過する信号波形に歪が生じるのを抑制することができるＬＣ複合素子を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１２】
本発明の請求項１に記載の発明は、誘電材料により構成した柱状のＬＣ複合素子本体と、このＬＣ複合素子本体の両端部に配置した電極部と、この電極部に接続されるように電極部間に位置する前記ＬＣ複合素子本体の表面に被覆形成された導体層に螺旋状の溝切りを施すことにより線状導体部と溝切部とを形成したコイル部と、前記ＬＣ複合素子本体の外周を被覆した絶縁樹脂からなる外装部とを備え、前記コイル部を、その長さが前記電極部間に位置するＬＣ複合素子本体の長さより短くなるようにして、前記電極部間に位置するＬＣ複合素子本体の略中央に配置し、かつこのコイル部と前記ＬＣ複合素子本体の両端部に配置した電極部との間に位置するそれぞれの導体層には前記溝切部を形成しないようにしたもので、この構成によれば、前記コイル部を、その長さが前記電極部間に位置するＬＣ複合素子本体の長さより短くなるようにして、前記電極部間に位置するＬＣ複合素子本体の略中央に配置しているため、このコイル部と一方の電極部との間およびコイル部と他方の電極部との間のそれぞれには、ＬＣ複合素子本体の表面に被覆形成された導体層が配置されることになり、これにより、このコイル部を介して配置した一方の導体層と他方の導体層との間で静電容量を発生させることができるもので、この場合、特に、コイル部を二つの電極部間の略中央に配置しているため、一方の導体層と他方の導体層の面積は略同等となって、そこに発生する静電容量を効率よく大きくすることができ、そしてまた、前記コイル部と前記ＬＣ複合素子本体の両端部に配置した電極部との間に位置するそれぞれの導体層には溝切部を形成しないようにしているため、導体層の面積を損なうことはなく、これにより、効率よく静電容量を大きくすることができるため、前記コイル部と前記ＬＣ複合素子本体の両端部に配置した電極部との間に位置するそれぞれの導体層に発生した静電容量を合成した分布容量を大きくすることができるという作用効果を有するものである。
【発明の効果】
【００１３】
以上のように本発明のＬＣ複合素子は、誘電材料により構成した柱状のＬＣ複合素子本体と、このＬＣ複合素子本体の両端部に配置した電極部と、この電極部に接続されるように電極部間に位置する前記ＬＣ複合素子本体の表面に被覆形成された導体層に螺旋状の溝切りを施すことにより線状導体部と溝切部とを形成したコイル部と、前記ＬＣ複合素子本体の外周を被覆した絶縁樹脂からなる外装部とを備え、前記コイル部を、その長さが前記電極部間に位置するＬＣ複合素子本体の長さより短くなるようにして、前記電極部間に位置するＬＣ複合素子本体の略中央に配置し、かつこのコイル部と前記ＬＣ複合素子本体の両端部に配置した電極部との間に位置するそれぞれの導体層には前記溝切部を形成しないようにしているため、前記コイル部と前記ＬＣ複合素子本体の両端部に配置した電極部との間に位置するそれぞれの導体層に発生した静電容量を合成した分布容量を大きくして共振周波数の設定に必要なコイル部のインダクタンス値を小さくすることができ、そして、減衰量が３ｄＢより大きくなるポイントの周波数が低くなるのも抑制することができ、これにより、外形寸法を長さ寸法１．０ｍｍ×縦寸法０．５ｍｍ×横寸法０．５ｍｍ以下の小型化したＬＣ複合素子においても、信号波形が通過する通過帯域幅を広くして通過する信号波形に歪が生じるのを抑制することができるという優れた効果を奏するものである。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施の形態におけるＬＣ複合素子について、図面を参照しながら説明する。
【００１５】
図１は本発明の一実施の形態におけるＬＣ複合素子の外装部を透過した平面図、図２は図１のＣ−Ｃ線断面図、図３は図１のＤ−Ｄ線断面図である。
【００１６】
図１〜図３に示すように、本発明の一実施の形態におけるＬＣ複合素子は、柱状のＬＣ複合素子本体２１と、このＬＣ複合素子本体２１の両端部に配置され、かつこのＬＣ複合素子本体２１と一体に形成された電極部２２とを備えている。そして、このＬＣ複合素子本体２１と電極部２２とは比誘電率が１４０の誘電材料からなり、その寸法は、前記ＬＣ複合素子本体２１の長さ寸法を０．６ｍｍにしており、また、前記電極部２２のそれぞれの長さ寸法を０．２ｍｍ、縦と横寸法を０．５ｍｍ×０．５ｍｍにしており、さらに前記ＬＣ複合素子本体２１と電極部２２を含めた外形寸法を長さ寸法１．０ｍｍ×縦寸法０．５ｍｍ×横寸法０．５ｍｍに形成している。
【００１７】
また、前記電極部２２と前記ＬＣ複合素子２１の外周面には導体層２３を備えており、かつこの導体層２３は、前記電極部２２とＬＣ複合素子２１の外周面にめっきで銅を被覆形成することにより構成しているものである。
【００１８】
そしてまた、前記電極部２２に接続されるように、この電極部２２間に位置するＬＣ複合素子本体２１の表面に被覆形成された導体層２３にレーザーで螺旋状の溝切りを施すことにより線状導体部２４と溝切部２５とを形成したコイル部２６を構成している。そして、最後に、前記ＬＣ複合素子本体２１の外周を被覆したエポキシ樹脂等の絶縁樹脂からなる外装部２７を備えることによりＬＣ複合素子２８を構成しているものである。
【００１９】
この場合、特に、コイル部２６は、このコイル部２６の長さ２９が前記電極部２２間に位置するＬＣ複合素子本体２１の長さ３０（０．６ｍｍ）に対して、その１／３の長さ（０．２ｍｍ）になるように短くして、前記電極部２２間に位置するＬＣ複合素子本体２１の略中央に配置し、かつこのコイル部２６と前記ＬＣ複合素子本体２１の両端部に配置した電極部２２との間に位置するそれぞれの導体層２３には前記溝切部２５を形成しないようにしたものである。
【００２０】
上記のように構成されたＬＣ複合素子２８は、図４の本発明の一実施の形態におけるＬＣ複合素子の等価回路図に示すように、コイル部２６を構成するインダクタンス３１に電極部２２間の分布容量３２を並列に接続したＬＣ並列共振回路を構成しているものである。
【００２１】
また、図５は本発明の一実施の形態におけるＬＣ複合素子と従来のＬＣ複合素子の減衰量周波数特性の比較を示した特性曲線図であり、この特性曲線図からも明らかなように、本発明の一実施の形態におけるＬＣ複合素子２８の曲線３２は、共振周波数３３を、ノイズを除去する特定の周波数３４（本発明の一実施の形態においては１８００ＭＨｚ）に合わせており、そして、この特定の周波数３４において減衰量をノイズの除去に必要な１５ｄＢ以上に大きくした特性を有している。そしてまた、従来のＬＣ複合素子６の特性を示した曲線１０と比べて、減衰量が３ｄＢより大きくなる周波数を高くして、従来のＬＣ複合素子６の信号波形の通過帯域幅１３よりも本発明の一実施の形態におけるＬＣ複合素子２８の信号波形の通過帯域幅３５を広くしている。
【００２２】
上記のように本発明の一実施の形態においては、コイル部２６を、その長さ２９が電極部２２間に位置するＬＣ複合素子本体２１の長さ３０より短くなるようにして、前記電極部２２間に位置するＬＣ複合素子本体２１の略中央に配置しているため、このコイル部２６と一方の電極部２２との間およびコイル部２６と他方の電極部２２との間のそれぞれには、ＬＣ複合素子本体２１の表面に被覆形成された導体層２３が膜状に配置されることになり、これにより、このコイル部２６を介して配置した一方の導体層２３と他方の導体層２３との間で静電容量を発生させることができるもので、この場合、特に、コイル部２６を二つの電極部２２間の略中央に配置しているため、一方の導体層２３と他方の導体層２３の面積は略同等となって、そこに発生する静電容量を効率よく大きくすることができ、そしてまた、前記コイル部２６と前記ＬＣ複合素子本体２１の両端部に配置した電極部２２との間に位置するそれぞれの導体層２３には溝切部２５を形成しないようにしているため、導体層２３の面積を損なうことはなく、これにより、効率よく静電容量を大きくすることができるため、前記コイル部２６と前記ＬＣ複合素子本体２１の両端部に配置した電極部２２との間に位置するそれぞれの導体層２３に発生した静電容量を合成した分布容量３２は大きくなって共振周波数に必要なインダクタンス３１の値を小さくすることができ、その結果、信号波形が通過する通過帯域幅３５を広くして通過する信号波形に歪が生じるのを抑制することができるものである。
【００２３】
なお、本発明の一実施の形態においては、コイル部２６の長さ２９と電極部２２間に位置するＬＣ複合素子本体２１の長さ３０の設定を１／３（０．２ｍｍ／０．６ｍｍ）としたものについて説明したが、この設定は１／３の設定に限定されるものではなく、電極部２２間の分布容量３２を高くする範囲であれば適宜選択して設定することができ、そして、この場合、好ましくは１／５以上１／２以下の範囲に設定すれば、効果的に電極部２２間の分布容量３１を調整しながら大きくすることができるものである。
【産業上の利用可能性】
【００２４】
本発明に係るＬＣ複合素子は、コイル部とＬＣ複合素子本体の両端部に配置した電極部との間に位置するそれぞれの導体層に発生した静電容量を合成した分布容量を大きくして共振周波数の設定に必要なコイル部のインダクタンス値を小さくすることができるため、信号波形が通過する通過帯域幅を広くして通過する信号波形に歪が生じるのを抑制することができるという効果を有するものであり、特に、各種の電子機器のトラップ回路に適用して有用となるものである。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施の形態におけるＬＣ複合素子の外装部を透過した平面図
【図２】図１のＣ−Ｃ線断面図
【図３】図１のＤ−Ｄ線断面図
【図４】同ＬＣ複合素子の等価回路図
【図５】同ＬＣ複合素子と従来のＬＣ複合素子の減衰量周波数特性の比較を示した特性曲線図
【図６】従来のＬＣ複合素子の外装部を透過した平面図
【図７】図６のＡ−Ａ線断面図
【図８】図６のＢ−Ｂ線断面図
【図９】同ＬＣ複合素子の等価回路図
【図１０】同ＬＣ複合素子とチップインダクタの減衰量周波数特性の比較を示した特性曲線図
【符号の説明】
【００２６】
２１  ＬＣ複合素子本体
２２  電極部
２３  導体層
２４  線状導体部
２５  溝切部
２６  コイル部
２７  外装部
２８  ＬＣ複合素子
２９  コイル部の長さ
３０  ＬＣ複合素子本体の長さ
【図１】
2009105188.tif 000003
【図２】
2009105188.tif 000004
【図３】
2009105188.tif 000005
【図４】
2009105188.tif 000006
【図６】
2009105188.tif 000007
【図７】
2009105188.tif 000008
【図８】
2009105188.tif 000009
【図９】
2009105188.tif 000010
【図５】
2009105188.tif 000011
【図１０】
2009105188.tif 000012