(57)【要約】【課題】半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのを抑制することが可能な窒化物系半導体素子およびその製造方法を提供する。【解決手段】この窒化物系半導体素子１００（窒化物系半導体素子）は、共振器の延びる方向に延びるリッジ部（光導波路）２４を有する窒化物系半導体からなる半導体素子層２０を含む半導体素子部３０と、半導体素子層２０のリッジ部（光導波路）２４近傍を除く領域と対向する領域にリッジ部（光導波路）２４の延びる方向に沿って段差部１０ａが形成され、半導体素子部３０に接合されるｐ型Ｇｅ基板１０とを備える。【選択図】図１
2009123939.tif 000002
【特許請求の範囲】
【請求項１】
共振器の延びる方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を含む半導体素子部と、
前記半導体素子層の前記光導波路近傍を除く領域と対向する領域に前記光導波路の延びる方向に沿って段差部が形成され、前記半導体素子部に接合される基板とを備える、窒化物系半導体素子。
【請求項２】
前記半導体素子層は、前記光導波路近傍に前記光導波路の延びる方向に沿って延びるように形成され、所定の厚みを有する第１領域と、前記光導波路近傍を除く領域に前記光導波路の延びる方向に沿って延びるように形成され、前記第１領域よりも大きな厚みを有する第２領域とを有し、
前記段差部は、前記半導体素子層の前記第２領域が対向する前記基板の領域に形成されている、請求項１に記載の窒化物系半導体素子。
【請求項３】
前記半導体素子部は、前記半導体素子層の前記第２領域と前記基板の前記段差部とが所定の距離を隔てて対向するように前記基板に接合されている、請求項２に記載の窒化物系半導体素子。
【請求項４】
前記半導体素子部は、前記光導波路近傍を除く領域に欠陥集中領域をさらに有し、
前記半導体素子部は、前記欠陥集中領域が前記基板の前記段差部と対向するように前記基板に接合されている、請求項１〜３のいずれか１項に記載の窒化物系半導体素子。
【請求項５】
第１基板上に、第１方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を形成する工程と、
第２基板の表面に第２方向に延びる凹形状の第１段差部を形成する工程と、
前記第１基板に形成された前記半導体素子層の前記光導波路近傍を除く領域を、前記第２基板の前記第１段差部と対向させるとともに、前記第１基板の前記第１方向と前記第２基板の前記第２方向とを実質的に一致させることにより、前記第１基板の前記半導体素子層側と前記第２基板の前記第１段差部側とを接合する工程と、
前記第１基板を除去する工程とを備える、窒化物系半導体素子の製造方法。
【請求項６】
第１基板上に窒化物系半導体からなる半導体素子層を形成する工程と、
第２基板の表面に所定の方向に延びる凹形状の第１段差部を形成する工程と、
前記第１基板の前記半導体素子層側と前記第２基板の前記第１段差部側とを接合する工程と、
前記第１基板を除去する工程と、
前記第１基板が除去された前記半導体素子層に、前記第１段差部の延びる所定の方向に延びる光導波路を形成する工程とを備える、窒化物系半導体素子の製造方法。
【請求項７】
前記半導体素子層を形成する工程は、前記第１基板が有するストライプ状の欠陥集中領域に対応する領域に欠陥集中領域を有する前記半導体素子層を成長する工程を含み、
前記第１基板の前記半導体素子層側と前記第２基板の前記第１段差部側とを接合する工程は、前記第１基板の前記半導体素子層に形成された前記欠陥集中領域が、前記第２基板に形成された前記第１段差部と対向するように前記第１基板の前記半導体素子層側と前記第２基板の前記第１段差部側とを接合する工程を含む、請求項５または６に記載の窒化物系半導体素子の製造方法。
【請求項８】
前記第１基板は、ストライプ状の欠陥集中領域を有し、
前記第１基板上に前記半導体素子層を形成する工程に先立って、前記第１基板の前記欠陥集中領域近傍の少なくとも表面部分を除去することにより、前記第１基板に前記欠陥集中領域の延びる方向に延びる凹形状の第２段差部を形成する工程をさらに備える、請求項５〜７のいずれか１項に記載の窒化物系半導体素子の製造方法。
【請求項９】
前記半導体素子層を形成する工程は、前記第１基板が有するストライプ状の欠陥集中領域に対応する領域に欠陥集中領域を有する前記半導体素子層を成長する工程を含み、
前記第１基板上に前記半導体素子層を形成する工程は、前記第１基板上に前記半導体素子層を形成した後に、前記半導体素子層の前記欠陥集中領域を含む前記欠陥集中領域近傍を除去することにより、前記欠陥集中領域の延びる方向に延びる凹形状の第３段差部を形成する工程を含む、請求項５〜７のいずれか１項に記載の窒化物系半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系半導体素子およびその製造方法に関し、特に、半導体素子層が基板に接合された窒化物系半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、高密度記録が可能な光ディスク用の光源として、窒化物系半導体を用いた青紫色半導体レーザが実用化されている。この青紫色半導体レーザを形成する際の成長基板として、一般的にＧａＮ（窒化ガリウム）基板やサファイア基板などが使用される。そして、成長基板上に形成された窒化物系半導体層に対して、劈開性の良好なＧａＡｓ基板などの他の基板（支持基板）を貼り合わせた後に、成長基板のみを半導体層から除去することによって形成される半導体レーザが提案されている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、成長基板としてサファイア基板上に形成されたIII族窒化物半導体からなる窒化物多層体に対してＧａＡｓ基板（支持基板）を貼り合わせた後にサファイア基板のみを除去することにより形成される窒化物半導体レーザおよびその製造方法が開示されている。また、上記特許文献１に記載の窒化物半導体レーザでは、ＧａＡｓ基板は、窒化物半導体レーザの共振器端面よりもレーザ光の出射方向に所定の距離だけテラス状に突出した状態で窒化物多層体側と接合されている。そして、上記特許文献１の第１実施例では、レーザ素子の光導波路近傍と対向する位置のＧａＡｓ基板の接合面に、共振器方向に延びる凹形状の切削部（溝）が形成されている。また、上記特許文献１の第２実施例では、レーザ素子の共振器端面とＧａＡｓ基板の接合面とが対向する位置において、共振器方向と直交する方向にＧａＡｓ基板の端部が所定の深さだけ削り取られている。したがって、レーザ素子の共振器端面とＧａＡｓ基板との間には所定の空隙が設けられている。これにより、上記特許文献１に記載の窒化物半導体レーザでは、出射直後のレーザ光が、共振器端面から所定の距離だけテラス状に突出するＧａＡｓ基板の表面において反射するのを抑制することが可能に構成されている。
【０００４】
ここで、半導体層を成長させるための基板（成長基板）に所定の方向に延びるストライプ状の結晶欠陥を有する場合、結晶欠陥が存在する領域と存在しない領域とでは半導体層の結晶成長の状態が異なる。すなわち、半導体層は結晶欠陥が存在しない領域上では正常に結晶成長する一方、結晶欠陥の存在する領域の近傍では異常成長を起こす。したがって、結晶欠陥近傍に成長する半導体層の厚みは、結晶欠陥が存在しない領域近傍に成長した半導体層の厚みよりも大きくなり、結晶成長後の半導体層は平坦性が失われる。この状態で、所定の圧力下で半導体層側と基板（支持基板）側とを貼り合わせた場合、結晶欠陥近傍に成長する厚みの大きい部分が基板表面に当接することに起因して半導体層に反り変形や内部応力などが発生する。この結果、半導体層内部にクラックが発生して素子不良の原因となる。また、通常、ストライプ状の結晶欠陥を有する基板に半導体層を成長させて半導体レーザ素子層を形成する場合、結晶欠陥の少ない領域上に延びるように半導体層の光導波路を形成する。したがって、光導波路以外の領域（たとえばレーザ素子の幅方向の端部領域など）に基板の結晶欠陥が配置されるために、光導波路以外の領域には、光導波路の延びる方向に沿って光導波路近傍の領域よりも半導体層がより厚く成長する。
【０００５】
【特許文献１】特開２００２−２９９７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に開示された窒化物半導体レーザでは、ＧａＡｓ基板には窒化物多層体の光導波路近傍と対向する部分や共振器端面に沿って、それぞれ、溝や段差部などの切削部が連続的に形成されている一方、光導波路近傍以外の領域が接合される部分に光導波路の延びる方向に連続する何らかの加工が施されている点については開示も示唆もされていない。このため、窒化物多層体の光導波路近傍以外の領域（光導波路の延びる方向に沿ったレーザ素子の幅方向の端部領域）が、基板の結晶欠陥に起因して厚みが大きくなった場合に、その厚みが大きくなった部分が光導波路近傍領域よりもより強く押し当てられた状態でＧａＡｓ基板に接合される場合があると考えられる。この場合、窒化物多層体（半導体素子層）の厚みが大きい部分に起因して窒化物多層体に反り変形や内部応力が発生するので、窒化物多層体（半導体素子層）にクラックが発生するという問題点がある。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのを抑制することが可能な窒化物系半導体素子およびその製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００８】
上記目的を達成するために、この発明の第１の局面による窒化物系半導体素子は、共振器の延びる方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を含む半導体素子部と、半導体素子層の光導波路近傍を除く領域と対向する領域に光導波路の延びる方向に沿って段差部が形成され、半導体素子部に接合される基板とを備える。
【０００９】
この発明の第１の局面による窒化物系半導体素子では、上記のように、光導波路を有する半導体素子層を含む半導体素子部と、半導体素子層の光導波路近傍を除く領域と対向する領域に光導波路の延びる方向に沿って段差部が形成され、半導体素子部に接合される基板とを備えることによって、たとえば、結晶欠陥を有する成長基板上に形成された半導体素子層側と基板（支持基板）側とを対向させて半導体素子部と基板とを接合する場合であっても、光導波路近傍を除く領域における成長基板の結晶欠陥に起因した半導体素子層の異常成長に伴って厚みが大きくなった部分に対向するように基板の段差部が設けられるので、半導体素子層の異常成長により厚みが大きくなった部分が基板の表面に当接するのを抑制することができる。これにより、半導体素子部は、半導体素子層の厚みの差に起因した反り変形や内部応力などを発生させることなく基板側と接合される。この結果、半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのを抑制することができる。
【００１０】
上記第１の局面による窒化物系半導体素子において、好ましくは、半導体素子層は、光導波路近傍に光導波路の延びる方向に沿って延びるように形成され、所定の厚みを有する第１領域と、光導波路近傍を除く領域に光導波路の延びる方向に沿って延びるように形成され、第１領域よりも大きな厚みを有する第２領域とを有し、段差部は、半導体素子層の第２領域が対向する基板の領域に形成されている。このように構成すれば、容易に成長基板の結晶欠陥により第１領域よりも厚みが大きくなった第２領域が基板表面に当接するのを抑制することができる。
【００１１】
上記半導体素子層が第１領域および第２領域を有する構成において、好ましくは、半導体素子部は、半導体素子層の第２領域と基板の段差部とが所定の距離を隔てて対向するように基板に接合されている。このように構成すれば、厚みの大きい第２領域が光導波路の延びる方向に沿って基板の表面と当接するのを確実に防止することができるので、半導体素子層にクラックが発生するのを確実に防止することができる。
【００１２】
上記第１の局面による窒化物系半導体素子において、好ましくは、半導体素子部は、光導波路近傍を除く領域に欠陥集中領域をさらに有し、半導体素子部は、欠陥集中領域が基板の段差部と対向するように基板に接合されている。このように構成すれば、欠陥集中領域近傍における半導体素子層は、欠陥集中領域以外の領域（光導波路近傍）よりも盛り上がって厚みが大きくなるので、この半導体素子層の厚みの大きい領域を、容易に基板側の段差部と対向させることができる。
【００１３】
この発明の第２の局面による窒化物系半導体素子の製造方法は、第１基板上に、第１方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を形成する工程と、第２基板の表面に第２方向に延びる凹形状の第１段差部を形成する工程と、第１基板に形成された半導体素子層の光導波路近傍を除く領域を、第２基板の第１段差部と対向させるとともに、第１基板の第１方向と第２基板の第２方向とを実質的に一致させることにより、第１基板の半導体素子層側と第２基板の第１段差部側とを接合する工程と、第１基板を除去する工程とを備える。
【００１４】
この発明の第２の局面による窒化物系半導体素子の製造方法では、上記のように、第１基板上に、第１方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を形成する工程と、第２基板の表面に第２方向に延びる凹形状の第１段差部を形成する工程と、第１基板に形成された半導体素子層の光導波路近傍を除く領域を、第２基板の第１段差部と対向させるとともに、第１基板の第１方向と第２基板の第２方向とを実質的に一致させることにより、第１基板の半導体素子層側と第２基板の第１段差部側とを接合する工程とを備えることによって、たとえば、結晶欠陥を有する第１基板（成長基板）上に形成された半導体素子層側と第２基板（支持基板）側とを対向させて接合する場合であっても、第１基板の第１方向と第２基板の第２方向とを実質的に一致させて接合するので、光導波路近傍を除く領域における第１基板の結晶欠陥に起因した半導体素子層の異常成長に伴って厚みが大きくなった部分が、第２基板の第１段差部によって第２基板の表面に当接するのを抑制することができる。これにより、第１基板の半導体素子層側を、半導体素子層の厚みの差に起因した反り変形や内部応力などを発生させることなく第２基板側と接合することができる。この結果、半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのが抑制された窒化物系半導体素子を形成することができる。
【００１５】
この発明の第３の局面による窒化物系半導体素子の製造方法は、第１基板上に窒化物系半導体からなる半導体素子層を形成する工程と、第２基板の表面に所定の方向に延びる凹形状の第１段差部を形成する工程と、第１基板の半導体素子層側と第２基板の第１段差部側とを接合する工程と、第１基板を除去する工程と、第１基板が除去された半導体素子層に、第１段差部の延びる所定の方向に延びる光導波路を形成する工程とを備える。
【００１６】
この発明の第３の局面による窒化物系半導体素子の製造方法では、上記のように、第１基板上に窒化物系半導体からなる半導体素子層を形成する工程と、第２基板の表面に所定の方向に延びる凹形状の第１段差部を形成する工程と、第１基板の半導体素子層側と第２基板の第１段差部側とを接合する工程とを備えることによって、たとえば、結晶欠陥を有する第１基板（成長基板）上に形成された半導体素子層側と第２基板（支持基板）側とを対向させて接合する場合であっても、この後形成される光導波路の近傍を除く領域における第１基板の結晶欠陥に起因した半導体素子層の異常成長に伴って厚みが大きくなった部分が、第２基板の第１段差部によって第２基板の表面に当接するのを抑制するように半導体素子層側と第２基板側とを接合することができる。これにより、第１基板の半導体素子層側を、半導体素子層の厚みの差に起因した反り変形や内部応力などを発生させることなく第２基板側と接合することができる。この結果、半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのが抑制された窒化物系半導体素子を形成することができる。また、第１基板が除去された半導体素子層に、第１段差部の延びる所定の方向に延びる光導波路を形成する工程を備えることによって、光導波路は、第１基板の半導体素子層側を第２基板の第１段差部側に接合する工程の後に、第２基板が接合された側と反対側の半導体素子層に形成されるので、第１基板の半導体素子層側を第２基板の第１段差部側に接合する際の圧着力が直接的に光導波路に影響しない。これにより、圧着力の影響を受けない光導波路を形成することができる。
【００１７】
上記第２の局面または第３の局面による窒化物系半導体素子の製造方法において、好ましくは、半導体素子層を形成する工程は、第１基板が有するストライプ状の欠陥集中領域に対応する領域に欠陥集中領域を有する半導体素子層を成長する工程を含み、第１基板の半導体素子層側と第２基板の第１段差部側とを接合する工程は、第１基板の半導体素子層に形成された欠陥集中領域が、第２基板に形成された第１段差部と対向するように第１基板の半導体素子層側と第２基板の第１段差部側とを接合する工程を含む。このように構成すれば、欠陥集中領域近傍における半導体素子層は、欠陥集中領域以外の領域（光導波路近傍）よりも盛り上がって厚みが大きくなるので、この半導体素子層の厚みの大きい領域を、容易に第２基板側の第１段差部と対向させることができる。
【００１８】
上記第２の局面または第３の局面による窒化物系半導体素子の製造方法において、好ましくは、第１基板は、ストライプ状の欠陥集中領域を有し、第１基板上に半導体素子層を形成する工程に先立って、第１基板の欠陥集中領域近傍の少なくとも表面部分を除去することにより、第１基板に欠陥集中領域の延びる方向に延びる凹形状の第２段差部を形成する工程をさらに備える。このように構成すれば、欠陥集中領域近傍における半導体素子層の異常成長の開始位置を、第１基板の厚み方向に第２段差部の深さ分だけ下げた位置にすることができる。すなわち、欠陥集中領域近傍における半導体素子層の成長面は、欠陥集中領域の存在しない領域における半導体素子層の成長面よりも第２段差部の深さ分だけ下方から上方に向かって成長する。これにより、欠陥集中領域近傍における半導体素子層の異常成長分の厚みが、欠陥集中領域の存在しない領域における半導体素子層の厚みよりも顕著に突出するように形成されるのを抑制することができる。この結果、半導体素子部と第２基板との接合後に、半導体素子層の厚みの差に起因した反り変形や内部応力などが半導体素子層に発生しにくいので、半導体素子層にクラックが発生するのを抑制することができる。
【００１９】
上記第２の局面または第３の局面による窒化物系半導体素子の製造方法において、好ましくは、半導体素子層を形成する工程は、第１基板が有するストライプ状の欠陥集中領域に対応する領域に欠陥集中領域を有する半導体素子層を成長する工程を含み、第１基板上に半導体素子層を形成する工程は、第１基板上に半導体素子層を形成した後に、半導体素子層の欠陥集中領域を含む欠陥集中領域近傍を除去することにより、欠陥集中領域の延びる方向に延びる凹形状の第３段差部を形成する工程を含む。このように構成すれば、第１基板上に、第３段差部の形成により欠陥集中領域近傍における異常成長部分が除去された状態の半導体素子層を形成することができる。この結果、半導体素子部と第２基板との接合後に、半導体素子層の厚みの差に起因した反り変形や内部応力などが半導体素子層に発生しにくいので、半導体素子層にクラックが発生するのを抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
（第１実施形態）
図１および図２は、それぞれ、本発明の第１実施形態による窒化物系半導体素子の構造を説明するための正面図および平面図である。図３は、図１に示した第１実施形態による窒化物系半導体素子を放熱基台に組み付けた構造を示した正面図である。図１〜図３を参照して、第１実施形態による窒化物系半導体素子１００の構造について説明する。
【００２２】
本発明の第１実施形態による窒化物系半導体素子１００では、図１に示すように、（１００）面からなる主表面を有するとともに、約１００μｍの厚みを有するｐ型Ｇｅ基板１０に、窒化物半導体からなる半導体素子層２０が形成された半導体素子部３０が、ＡｕＳｎ半田などからなる導電性接着層４０を介して接合されている。なお、ｐ型Ｇｅ基板１０は、本発明の「基板」および「第２基板」の一例である。
【００２３】
また、図２に示すように、窒化物系半導体素子１００の矢印Ａ方向の長さ（半導体素子部３０の幅Ｗ１（＝Ｗ２＋Ｗ２））は、約４００μｍを有するとともに、矢印Ａ方向と実質的に直交する矢印Ｂ方向の長さ（共振器長）は、約４００μｍを有するように形成されている。
【００２４】
また、半導体素子層２０は、ｎ型ＡｌＧａＮクラッド層２１と、多重量子井戸（ＭＱＷ）活性層２２と、ｐ型ＡｌＧａＮクラッド層２３とを含んでいる。具体的には、図１に示すように、ｎ型ＡｌＧａＮクラッド層２１の下面上に、多重量子井戸（ＭＱＷ）活性層２２が形成されている。なお、ｎ型ＡｌＧａＮクラッド層２１とＭＱＷ活性層２２との間に、光ガイド層（図示せず）やキャリアブロック層（図示せず）などの他の半導体層が形成されていてもよい。また、ＭＱＷ活性層２２は、単層または単一量子井戸構造で形成してもよい。
【００２５】
また、ＭＱＷ活性層２２の下面上には、平坦部とその平坦部の略中央部から下方（矢印Ｃ１方向）に突出するように形成された凸部とを有するｐ型ＡｌＧａＮクラッド層２３が形成されている。なお、ＭＱＷ活性層２２とｐ型ＡｌＧａＮクラッド層２３との間に、光ガイド層（図示せず）やキャリアブロック層（図示せず）などの他の半導体層が形成されていてもよい。また、ｐ型ＡｌＧａＮクラッド層２３の凸部によって、半導体素子部３０の光導波路として共振器方向（図２の矢印Ｂ方向）にストライプ状（細長状）に延びるリッジ部２４が構成されている。なお、ｎ型ＡｌＧａＮクラッド層２１、ＭＱＷ活性層２２およびｐ型ＡｌＧａＮクラッド層２３は、それぞれ、本発明の「半導体素子層」の一例である。また、リッジ部２４は、本発明の「光導波路」の一例である。
【００２６】
ここで、第１実施形態では、図１および図２に示すように、半導体素子層２０の端部領域２０ｂには、結晶欠陥の多いストライプ状の欠陥集中領域２０ｃが形成されている。この欠陥集中領域２０ｃは、後述する窒化物系半導体素子１００の製造プロセスにおいてｎ型ＧａＮ基板５０（図４参照）上に半導体素子層２０を形成する際に、ｎ型ＧａＮ基板５０に設けられた欠陥集中領域５０ａが半導体素子層２０の結晶成長とともに半導体素子層２０に伝播することにより形成される。なお、ｎ型ＧａＮ基板５０は、所定の領域（欠陥集中領域５０ａ）に結晶欠陥を集中して形成することにより、欠陥集中領域５０ａ以外の広い領域の結晶欠陥を低減させた基板であり、第１実施形態では、成長基板として用いられている。なお、ｎ型ＧａＮ基板５０は、本発明の「第１基板」の一例である。
【００２７】
したがって、第１実施形態では、半導体素子層２０は、半導体素子部３０の幅方向（矢印Ａ方向）の略中央部に位置し、リッジ部（光導波路）２４を有するリッジ部近傍領域２０ａの厚みｔ１（図１参照）よりも、半導体素子部３０の幅方向（矢印Ａ方向）の端部領域２０ｂの厚みｔ２（図１参照）が大きく（ｔ１＜ｔ２）なるように形成されている。なお、第１実施形態における半導体素子層２０では、リッジ部近傍領域２０ａに対して端部領域２０ｂは、約１０μｍ盛り上がって形成される。また、厚みｔ２を有する端部領域２０ｂは、リッジ部２４の延びる方向（図２の矢印Ｂ方向）に沿って形成されている。そして、ｐ型Ｇｅ基板１０には、半導体素子層２０の端部領域２０ｂの盛り上がった形状に対応するように、幅方向（図１の矢印Ａ方向）に約４０μｍを有するとともに深さ方向（図１の矢印Ｃ１方向）に約１０μｍを有し、矢印Ｂ方向（図２参照）に延びる段差部１０ａが形成されている。なお、矢印Ｂ方向は、ｐ型Ｇｅ基板１０の（１００）面における[１１０]方向に対応している。これにより、半導体素子層２０の端部領域２０ｂは、図１に示すように、ｐ型Ｇｅ基板１０側の上面（段差部１０ａの底部）に接触することなく半導体素子部３０がｐ型Ｇｅ基板１０に接合されている。また、上記構成に伴って、半導体素子層２０の欠陥集中領域２０ｃがｐ型Ｇｅ基板１０の段差部１０ａと対向するように形成されている。また、半導体素子層２０の端部領域２０ｂとｐ型Ｇｅ基板１０の段差部１０ａとの間には、長さＬ１（約２μｍ〜約３μｍ）の間隙が設けられている。なお、段差部１０ａは、本発明の「段差部」および「第１段差部」の一例である。また、リッジ部近傍領域２０ａおよび端部領域２０ｂは、それぞれ、本発明の「第１領域」および「第２領域」の一例である。
【００２８】
また、図１に示すように、半導体素子層２０のｐ型ＡｌＧａＮクラッド層２３の凸部以外の平坦部の下面上には、ＳｉＯ２からなる電流ブロック層２５が形成されている。なお、電流ブロック層２５は、半導体素子層２０の欠陥集中領域２０ｃを含む端部領域２０ｂのｐ型ＡｌＧａＮクラッド層２３の盛り上がった形状に沿うように、ｐ型ＡｌＧａＮクラッド層２３の下面上を覆っている。
【００２９】
また、図１に示すように、半導体素子層２０のリッジ部２４および電流ブロック層２５の下面上の所定領域には、ｐ側電極２６が形成されている。なお、リッジ部２４とｐ側電極２６との間には、ｐ型ＡｌＧａＮクラッド層２３よりも好ましくはバンドギャップが小さいコンタクト層（図示せず）やオーミック電極などが形成されていてもよい。また、半導体素子層２０のｎ型ＡｌＧａＮクラッド層２１の上面上には、ｎ側電極２７が形成されている。
【００３０】
また、図１に示すように、ｐ型Ｇｅ基板１０の上面上および下面上には、それぞれ、ｐ側電極２８およびｐ側電極２９が形成されている。したがって、半導体素子部３０は、ｐ側電極２６と、ｐ型Ｇｅ基板１０側のｐ側電極２８との間に形成された導電性接着層４０を介してｐ型Ｇｅ基板１０側に接合されている。
【００３１】
また、窒化物系半導体素子１００には、図２に示すように、共振器の延びる方向（矢印Ｂ方向）の両端部に、光出射面３０ａと光反射面３０ｂとがそれぞれ形成されている。なお、第１実施形態では、光出射面３０ａおよび光反射面３０ｂは、それぞれの共振器面から出射されるレーザ光強度の大小関係により区別される。すなわち、相対的にレーザ光の出射強度の大きい光出射面３０ａ側が光出射面であり、相対的にレーザ光の出射強度の小さい光反射面３０ｂ側が光反射面である。また、窒化物系半導体素子１００の光出射面３０ａおよび光反射面３０ｂには、製造プロセスにおける端面コート処理により、窒化アルミ（ＡｌＮ）膜やアルミナ（Ａｌ２Ｏ３）膜などからなる誘電体多層膜（図示せず）が、それぞれ形成されている。
【００３２】
また、図３には、第１実施形態による窒化物系半導体素子１００（ｐ型Ｇｅ基板１０）のｐ側電極２９側が、半導体素子部３０を上面側にしたジャンクションアップ方式によりＡｕＳｎ半田などからなる導電性接着層４１を介してＡｌＮからなる放熱基台（ヒートシンク）７０に固定されるとともに、放熱基台７０の下面側が導電性接着層４１を介して基台（ヘッダ）７１に取り付けられた構造が示されている。なお、ｐ型Ｇｅ基板１０およびＡｌＮからなる放熱基台７０は、それぞれ、約６０Ｗ／ｍＫおよび約２３０Ｗ／ｍＫの熱伝導率を有する。
【００３３】
ここで、第１実施形態では、図３に示すように、放熱基台７０の矢印Ａ方向の幅およびＢ方向（紙面に垂直な方向）の長さは、それぞれ、約８００μｍを有している。すなわち、放熱基台７０は、窒化物系半導体素子１００のサイズ（幅および奥行ともに約４００μｍ）よりも大きくなる（放熱基台７０はｐ型Ｇｅ基板１０の約４倍の体積を有する）ように構成されている。これにより、レーザ光出射時の半導体素子部３０の発熱を、ｐ型Ｇｅ基板１０よりも、体積および熱伝導率の点において約４倍大きな放熱基台７０を介して効率よく放熱させることが可能に構成されている。
【００３４】
また、図３に示すように、基台（ヘッダ）７１は、２つのリード端子７２および７３が貫通するように設けられたベース部７４に固定されている。そして、窒化物系半導体素子１００のｎ側電極２７には、Ａｕワイヤ７５が、ベース部７４のリード端子７２にワイヤボンディングされている。また、放熱基台７０の窒化物系半導体素子１００が固定されていない部分の上面には、Ａｕワイヤ７６が、ベース部７４のリード端子７３にワイヤボンディングされている。すなわち、窒化物系半導体素子１００の裏面上に形成されたｐ側電極２９が、導電性接着層４１およびＡｕワイヤ７５を介してリード端子７３に導通されるように構成されている。これにより、放熱基台７０に絶縁体材料であるＡｌＮを用いているので、窒化物系半導体素子１００のマウント方式（ジャンクションアップ方式またはジャンクションダウン方式）に関係なく、正極側（ｐ側）および負極側（ｎ側）を所望の端子（リード端子７２および７３）に接続することができる。
【００３５】
図４〜図８は、図１に示した第１実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。次に、図１および図４〜図８を参照して、第１実施形態による窒化物系半導体素子１００の製造プロセスについて説明する。
【００３６】
まず、図４に示すように、有機金属化学的気相成長法（ＭＯＣＶＤ法）により、（０００１）面からなる主表面を有するｎ型ＧａＮ基板５０の上面上に、所定の厚みにＩｎＧａＮ剥離層６０を積層する。そして、ＩｎＧａＮ剥離層６０上に、ｎ型ＡｌＧａＮクラッド層２１、ＭＱＷ活性層２２およびｐ型ＡｌＧａＮクラッド層２３を、それぞれ所定の厚みを有するように順に積層することによって半導体素子層２０を形成する。
【００３７】
ここで、第１実施形態では、ｎ型ＧａＮ基板５０として、［１−１００］方向（図２の矢印Ｂ方向）に延びるとともに、矢印Ａ方向（図４参照）に約４００μｍの間隔でストライプ状に配置される欠陥集中領域５０ａが複数設けられた基板を用いる。これにより、図４に示すように、半導体素子層２０には、ｎ型ＧａＮ基板５０の欠陥集中領域５０ａが設けられた領域の両側の上面上に盛り上がるように結晶成長する端部領域２０ｂと、欠陥集中領域５０ａ以外の領域の上面上に結晶成長する領域（リッジ部近傍領域２０ａを含む）とが形成される。
【００３８】
そして、図４に示すように、ｐ型ＡｌＧａＮクラッド層２３の上面上に、リソグラフィによるレジストパターンを形成した後、そのレジストパターンをマスクとしてドライエッチングなどを行うことにより、［１−１００］方向（図２の矢印Ｂ方向）に延びるリッジ部２４を形成する。
【００３９】
また、図４に示すように、ｐ型ＡｌＧａＮクラッド層２３のリッジ部２４以外の上面上およびリッジ部２４の両側面上に、所定の厚みを有するＳｉＯ２からなる電流ブロック層２５を形成する。その後、電流ブロック層２５上の所定領域に、リッジ部２４の上面に接触するように、真空蒸着法により所定の厚みを有するｐ側電極２６を形成する。そして、ｐ側電極２６上に、基板接合時の接着層として、ＡｕＳｎ半田などからなる導電性接着層４０（図示せず）を予め形成する。このようにして、成長基板側の半導体素子部３０の構造が形成される。
【００４０】
次に、図５に示すように、支持基板としてのｐ型Ｇｅ基板１０の上面に、エッチング技術を用いて、幅方向（矢印Ａ方向）に約４０μｍを有するとともに深さ方向（矢印Ｃ１方向）に約１０μｍを有し、ｐ型Ｇｅ基板１０の[１１０]方向（図２の矢印Ｂ方向）に延びる段差部１０ａを形成する。その際、第１実施形態では、図５に示すように、段差部１０ａを、矢印Ａ方向に約４００μｍの間隔で複数形成する。その後、ｐ型Ｇｅ基板１０の上面の段差部１０ａが形成されていない領域に、真空蒸着法により所定の厚みを有するｐ側電極２８を形成する。そして、ｐ側電極２８上に、基板接合時の接着層として、ＡｕＳｎ半田などからなる導電性接着層４０を予め形成する。このようにして、支持基板側の構造が形成される。
【００４１】
次に、図６に示すように、図４に示したｎ型ＧａＮ基板５０側に形成された半導体素子部３０のｐ側電極２６側と、図５に示したｐ型Ｇｅ基板１０のｐ側電極２８側とを対向させながら、温度約２９５℃、荷重約１００Ｎの条件下で接合する。
【００４２】
その際、第１実施形態では、ｎ型ＧａＮ基板５０に形成された半導体素子層２０の端部領域２０ｂをｐ型Ｇｅ基板１０の段差部１０ａの延びる方向（図６の紙面に垂直な方向）に沿って対向させながら、ｎ型ＧａＮ基板５０の半導体素子層２０側とｐ型Ｇｅ基板１０のｐ側電極２８側とを接合する。これにより、図６に示すように、半導体素子層２０の端部領域２０ｂにおける半導体素子層２０の盛り上がった形状を、ｐ型Ｇｅ基板１０側の段差部１０ａによって吸収することが可能となる。これにより、半導体素子部３０は、半導体素子層２０の厚みの差に起因した反り変形や内部応力などを発生させることなくｐ型Ｇｅ基板１０側と接合される。
【００４３】
次に、図７に示すように、Ｎｄ：ＹＡＧレーザ光の第２高調波（波長：約５３２ｎｍ）を、約５００ｍＪ／ｃｍ２〜約１０００ｍＪ／ｃｍ２のエネルギ密度に調整した上で、ｎ型ＧａＮ基板５０の裏面側（図７では上面側）からｎ型ＧａＮ基板５０に向けて照射する。なお、レーザ光は、ｎ型ＧａＮ基板５０の下面側の全域にわたり照射される。そして、レーザ光の照射により、内部に積層されたＩｎＧａＮ剥離層６０の結晶結合が全面的にまたは局所的に破壊される。これにより、ｎ型ＧａＮ基板５０を、ＩｎＧａＮ剥離層６０の破壊領域に沿って、半導体素子部３０側から分離（剥離）される。なお、レーザ光は、ＧａＮを透過し、ＩｎＧａＮ剥離層６０で吸収される波長であれば、ＹＡＧレーザ光以外の他のレーザ光源を用いてもよい。また、分離されたｎ型ＧａＮ基板５０は、表面処理を行うことにより再利用が可能となる。
【００４４】
次に、図８に示すように、ｎ型ＧａＮ基板５０が除去された半導体素子層２０（ｎ型ＡｌＧａＮクラッド層２１）の上面上に、真空蒸着法により所定の厚みを有するｎ側電極２７を形成する。また、図８に示すように、研磨やエッチング加工などにより約１００μｍの厚みに調整されたｐ型Ｇｅ基板１０の裏面上に、所定の厚みを有するｐ側電極２９を真空蒸着法により形成する。このようにして、ウェハ状態の窒化物系半導体素子１００が形成される。
【００４５】
その後、ウェハ状態の窒化物系半導体素子１００に対して、ｐ型Ｇｅ基板１０の（１１０）面で劈開することにより、光出射面３０ａおよび光反射面３０ｂ（図２参照）を有するバー状の窒化物系半導体素子１００を形成する。また、バー状の窒化物系半導体素子１００に対して、端面コート処理を行う。これにより、窒化物系半導体素子１００の光出射面３０ａおよび光反射面３０ｂ（図２参照）には、窒化アルミ（ＡｌＮ）膜やアルミナ（Ａｌ２Ｏ３）膜などからなる誘電体多層膜（図示せず）がそれぞれ形成される。
【００４６】
さらに、図８に示したバー状の窒化物系半導体素子１００に対して、共振器の延びる方向（図２の矢印Ｂ方向）に沿って順次素子分割（チップ化）を行う。これにより、図１に示すように、チップ化された窒化物系半導体素子１００が形成される。このようにして、第１実施形態による窒化物系半導体素子１００が製造される。
【００４７】
第１実施形態では、上記のように、リッジ部（光導波路）２４を有する半導体素子層２０を含む半導体素子部３０と、半導体素子層２０のリッジ部２４近傍を除く領域と対向する領域にリッジ部２４の延びる方向（Ｂ方向）に沿って段差部１０ａが形成され、半導体素子部３０に接合されるｐ型Ｇｅ基板１０とを備えることによって、たとえば、結晶欠陥を有する成長基板上に形成された半導体素子層２０側とｐ型Ｇｅ基板１０側（支持基板）とを対向させて半導体素子部３０とｐ型Ｇｅ基板１０とを接合する場合であっても、リッジ部２４近傍を除く領域における成長基板の結晶欠陥に起因した半導体素子層２０の異常成長に伴って厚みが大きくなった端部領域２０ｂに対向するようにｐ型Ｇｅ基板１０の段差部１０ａが設けられるので、半導体素子層２０の異常成長により厚みが大きくなった端部領域２０ｂがｐ型Ｇｅ基板１０の表面（段差部１０ａの底部）に当接するのを抑制することができる。これにより、半導体素子部３０は、半導体素子層２０の厚みの差に起因した反り変形や内部応力などを発生させることなくｐ型Ｇｅ基板１０側と接合される。この結果、半導体素子層２０の厚みの差（ｔ２−ｔ１）（図１参照）に起因して半導体素子層２０にクラックが発生するのを抑制することができる。
【００４８】
また、第１実施形態では、半導体素子層２０は、リッジ部（光導波路）２４近傍にリッジ部２４の延びる方向に沿って延びるように形成され、所定の厚み（ｔ１）を有するリッジ部近傍領域２０ａと、リッジ部２４近傍を除く領域にリッジ部２４の延びる方向に沿って延びるように形成され、リッジ部近傍領域２０ａよりも大きな厚み（ｔ２）を有する端部領域２０ｂとを有し、段差部１０ａを、半導体素子層２０の端部領域２０ｂが対向するｐ型Ｇｅ基板１０の領域にＢ方向（図２参照）に延びるように形成することによって、容易に成長基板の結晶欠陥によりリッジ部近傍領域２０ａよりも厚みが大きくなった端部領域２０ｂがｐ型Ｇｅ基板１０の表面に当接するのを抑制することができる。
【００４９】
また、第１実施形態では、半導体素子部３０を、半導体素子層２０の端部領域２０ｂとｐ型Ｇｅ基板１０の段差部１０ａとが所定の距離Ｌ１（約２μｍ〜約３μｍ）を隔てて対向するようにｐ型Ｇｅ基板１０に接合するように構成することによって、厚みの大きい端部領域２０ｂが、リッジ部（光導波路）２４の延びる方向（Ｂ方向）に沿ってｐ型Ｇｅ基板１０の表面と当接するのを確実に防止することができるので、半導体素子層２０にクラックが発生するのを確実に防止することができる。
【００５０】
また、第１実施形態では、半導体素子部３０は、リッジ部（光導波路）２４の近傍を除く領域に欠陥集中領域２０ｃをさらに有し、半導体素子部３０を、半導体素子層２０の欠陥集中領域２０ｃがｐ型Ｇｅ基板１０の段差部１０ａとＢ方向に沿って対向するようにｐ型Ｇｅ基板１０に接合するように構成することによって、欠陥集中領域２０ｃ近傍における半導体素子層２０は、欠陥集中領域２０ｃ以外の領域（リッジ部近傍領域２０ａ）よりも盛り上がって厚みが大きくなるので、この半導体素子層２０の厚みの大きい領域（端部領域２０ｂ）を、容易にｐ型Ｇｅ基板１０側の段差部１０ａと対向させることができる。
【００５１】
（第１実施形態の第１変形例）
図９は、本発明の第１実施形態の第１変形例による窒化物系半導体素子の構造を説明するための正面図である。図１および図９を参照して、この第１実施形態の第１変形例による窒化物系半導体素子１１０では、上記第１実施形態と異なり、半導体素子層２０の片側の端部近傍にのみストライプ状の欠陥集中領域２０ｃを有する半導体素子部３０が、導電性接着層４０を介してｐ型Ｇｅ基板１０に接合されている場合について説明する。
【００５２】
ここで、第１実施形態の第１変形例では、図９に示すように、窒化物系半導体素子１１０の幅Ｗ２（矢印Ａ方向の長さ）は、窒化物系半導体素子１００（図１参照）の幅Ｗ１（矢印Ａ方向の長さ）の約半分（Ｗ２＝約２００μｍ）である。すなわち、製造プロセスにおいて、隣接する欠陥集中領域２０ｃの間における半導体素子層２０のｐ型ＡｌＧａＮクラッド層２３に、２つの凸部を形成することにより、Ｂ方向（紙面に垂直な方向）に互いに平行に延びる２つのリッジ部２４を形成する。そして、半導体素子部３０とｐ型Ｇｅ基板１０とを接合した後に、２つのリッジ部２４に挟まれた領域の略中央および欠陥集中領域２０ｃにおいて素子分割（チップ化）を行うことにより、窒化物系半導体素子１００（図１参照）に対して幅方向（矢印Ａ方向）に約半分のサイズを有する一対の窒化物系半導体素子１１０が形成される。なお、図９には、一対の窒化物系半導体素子１１０のうちの片方の半導体素子の構造を示している。なお、第１実施形態の第１変形例による窒化物系半導体素子１１０のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【００５３】
第１実施形態の第１変形例では、上記のように、半導体素子層２０の片側の端部近傍にのみ欠陥集中領域２０ｃを有する半導体素子部３０がｐ型Ｇｅ基板１０に接合された窒化物系半導体素子１１０を形成することによって、窒化物系半導体素子１１０の矢印Ａ方向の幅Ｗ２を窒化物系半導体素子１００（図１参照）の幅Ｗ１の約半分の長さとすることができるので、１枚のウェハから形成される半導体素子の数を増加させることができる。なお、第１実施形態の第１変形例によるその他の効果は、上記第１実施形態と同様である。
【００５４】
（第１実施形態の第２変形例）
図１０は、本発明の第１実施形態の第２変形例による窒化物系半導体素子の構造を説明するための正面図である。図１０を参照して、この第１実施形態の第２変形例による窒化物系半導体素子１２０では、上記第１実施形態と異なり、半導体素子層２０のリッジ部２４の両側にリッジ部２４よりも下方（矢印Ｃ１方向）に突出する一対の支持部２３ａが形成された半導体素子部３０が、導電性接着層４０を介してｐ型Ｇｅ基板１０に接合されている場合について説明する。
【００５５】
ここで、第１実施形態の第２変形例では、図１０に示すように、半導体素子層２０のｐ型ＡｌＧａＮクラッド層２３の略中央部にＢ方向（紙面に垂直な方向）に平行に延びる２つの溝を形成することによって、リッジ部２４の両側にリッジ部２４よりも下方（矢印Ｃ１方向）に突出する一対の支持部２３ａが形成されている。また、リッジ部２４の下面上を除くとともに、支持部２３ａを含むｐ型ＡｌＧａＮクラッド層２３の表面形状に沿って、ＳｉＯ２からなる電流ブロック層２５が形成されている。そして、電流ブロック層２５の形状を所定の領域のみ覆うようにｐ側電極２６が形成されている。なお、第１実施形態の第２変形例による窒化物系半導体素子１２０のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【００５６】
第１実施形態の第２変形例では、上記のように、半導体素子層２０のリッジ部２４の両側に、リッジ部２４よりも下方（矢印Ｃ１方向）に突出する一対の支持部２３ａを形成することによって、半導体素子部３０をｐ型Ｇｅ基板１０に接合する際の圧着力が、ｐ側電極２６を介してリッジ部２４よりも下方に突出する一対の支持部２３ａに先に加わる。これにより、リッジ部２４に加わる圧着力を抑制することができるので、接合時のリッジ部２４への影響を少なくすることができる。なお、第１実施形態の第２変形例によるその他の効果は、上記第１実施形態と同様である。
【００５７】
（第１実施形態の第３変形例）
図１１は、本発明の第１実施形態の第３変形例による窒化物系半導体素子の構造を説明するための正面図である。図１１を参照して、この第１実施形態の第３変形例による窒化物系半導体素子１３０では、上記第１実施形態と異なり、電流ブロック層２５の下面上に、リッジ部２４よりも下方に突出する一対の電流ブロック層２５ａがさらに形成された半導体素子部３０が、導電性接着層４０を介してｐ型Ｇｅ基板１０に接合されている場合について説明する。
【００５８】
ここで、第１実施形態の第３変形例では、図１１に示すように、半導体素子部３０には、電流ブロック層２５の下面上に、リッジ部２４よりも下方に突出する一対の電流ブロック層２５ａが形成されている。また、電流ブロック層２５および電流ブロック層２５ａ（２箇所）の表面形状に沿って、実質的に均一な厚みを有するｐ側電極２６が形成されている。なお、第１実施形態の第３変形例による窒化物系半導体素子１３０のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【００５９】
第１実施形態の第３変形例では、上記のように、半導体素子部３０の電流ブロック層２５の下面上に、リッジ部２４よりも下方（矢印Ｃ１方向）に突出する一対の電流ブロック層２５ａを形成することによって、半導体素子部３０をｐ型Ｇｅ基板１０に接合する際の圧着力が、ｐ側電極２６を介してリッジ部２４よりも下方に突出する一対の電流ブロック層２５ａに先に加わる。これにより、リッジ部２４に加わる圧着力を抑制することができるので、接合時のリッジ部２４への影響を少なくすることができる。なお、第１実施形態の第３変形例によるその他の効果は、上記第１実施形態と同様である。
【００６０】
（第１実施形態の第４変形例）
図１２は、本発明の第１実施形態の第４変形例による窒化物系半導体素子の構造を説明するための正面図である。図１２を参照して、この第１実施形態の第４変形例による窒化物系半導体素子１４０では、上記第１実施形態と異なり、ｐ側電極２６の矢印Ａ方向の端部近傍領域に、リッジ部２４下面のｐ側電極２６よりも下方（矢印Ｃ１方向）に突出する一対のｐ側電極２６ａがさらに形成された半導体素子部３０が、導電性接着層４０を介してｐ型Ｇｅ基板１０に接合されている場合について説明する。
【００６１】
ここで、第１実施形態の第４変形例では、図１２に示すように、半導体素子部３０には、リッジ部２４および電流ブロック層２５を覆うｐ側電極２６の矢印Ａ方向の端部近傍領域に、リッジ部２４下面のｐ側電極２６よりも下方（矢印Ｃ１方向）に突出する一対のｐ側電極２６ａ（２箇所）が形成されている。なお、第１実施形態の第４変形例による窒化物系半導体素子１４０のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【００６２】
第１実施形態の第４変形例では、上記のように、ｐ側電極２６の矢印Ａ方向の端部近傍領域に、リッジ部２４下面のｐ側電極２６よりも下方に突出する一対のｐ側電極２６ａを形成することによって、半導体素子部３０をｐ型Ｇｅ基板１０に接合する際の圧着力が、リッジ部２４下方のｐ側電極よりも、一対のｐ側電極２６ａ側に先に加わる。これにより、リッジ部２４に加わる圧着力を抑制することができるので、接合時のリッジ部２４への影響を少なくすることができる。なお、第１実施形態の第４変形例によるその他の効果は、上記第１実施形態と同様である。
【００６３】
（第１実施形態の第５変形例）
図１３は、本発明の第１実施形態の第５変形例による窒化物系半導体素子の構造を説明するための正面図である。図１および図１３を参照して、この第１実施形態の第５変形例による窒化物系半導体素子１５０では、上記第１実施形態と異なり、欠陥集中領域２０ｃ（図１参照）を有しない半導体素子層２０を含む半導体素子部３０が、導電性接着層４０を介して段差部１０ａが形成されたｐ型Ｇｅ基板１０に接合した場合について説明する。
【００６４】
ここで、第１実施形態の第５変形例では、図１３に示すように、半導体素子層２０には欠陥集中領域２０ｃ（図１参照）が存在しないので、半導体素子層２０は、幅方向（矢印Ａ方向）に実質的に均一な厚みｔ１を有している。なお、第１実施形態の第５変形例による窒化物系半導体素子１５０のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【００６５】
第１実施形態の第５変形例では、上記のように、均一な厚みｔ１を有する半導体素子層２０を含む半導体素子部３０が、段差部１０ａを有するｐ型Ｇｅ基板１０に接合された窒化物系半導体素子１５０を形成することによって、支持基板側に段差部１０ａを有するｐ型Ｇｅ基板１０を用いるので、図１のように半導体素子層２０に盛り上がり形状がある場合と、図１３のように半導体素子層２０に盛り上がり形状がない場合との両方の形状を有する半導体素子層２０を含む半導体素子部３０を、それぞれ、支持基板（ｐ型Ｇｅ基板１０）側に接合することができる。これにより、支持基板の汎用性を向上させることができる。なお、第１実施形態の第５変形例によるその他の効果は、上記第１実施形態と同様である。
【００６６】
（第１実施形態の第６変形例）
図１４は、本発明の第１実施形態の第６変形例による窒化物系半導体素子の構造を説明するための正面図である。図１５は、図１４に示した第１実施形態の第６変形例による窒化物系半導体素子の製造プロセスを説明するための図である。図１、図１４および図１５を参照して、この第１実施形態の第６変形例による窒化物系半導体素子１６０では、上記第１実施形態と異なり、製造プロセスにおいて、成長基板として用いるｎ型ＧａＮ基板５０の欠陥集中領域５０ａが存在する領域に、予めエッチングにより段差部５０ｂ（図１５参照）を形成した状態でｎ型ＧａＮ基板５０上に半導体素子層２０を形成する場合について説明する。なお、ｎ型ＧａＮ基板５０および段差部５０ｂは、それぞれ、本発明の「第１基板」および「第２段差部」の一例である。
【００６７】
ここで、第１実施形態の第６変形例では、図１５に示すように、ｎ型ＧａＮ基板５０上に半導体素子層２０を形成する工程に先立って、ｎ型ＧａＮ基板５０の欠陥集中領域５０ａが存在する領域の表面部分（上面側）をエッチングにより除去して段差部５０ｂを形成する工程を備えている。これにより、ｎ型ＧａＮ基板５０の欠陥集中領域５０ａ近傍における半導体素子層２０の異常成長の開始位置を、ｎ型ＧａＮ基板５０の厚み方向（図１５の矢印Ｃ１方向）に段差部５０ｂの深さ分だけ下げた位置にすることができる。すなわち、欠陥集中領域５０ａ近傍における半導体素子層２０の成長面は、欠陥集中領域５０ａの存在しない領域における半導体素子層２０の成長面よりも段差部５０ｂの深さ分だけ下方から上方（図１５の矢印Ｃ２方向）に向かって成長する。これにより、欠陥集中領域５０ａ近傍における半導体素子層２０の異常成長による成長面が、欠陥集中領域５０ａの存在しない領域における半導体素子層２０の成長面よりも顕著に上方（矢印Ｃ２方向）に突出するように形成されるのを抑制することができる。したがって、図１４に示すように、半導体素子層２０の端部領域２０ｂとリッジ部近傍領域２０ａとの厚みの差は、上記第１実施形態による窒化物系半導体素子１００（図１参照）の場合の半導体素子層２０の厚みの差（ｔ２−ｔ１）よりも小さくなる。また、この場合、端部領域２０ｂと段差部１０ａとの距離Ｌ２は、窒化物系半導体素子１００（図１参照）の場合の距離Ｌ１よりも若干大きい。
【００６８】
第１実施形態の第６変形例では、上記のように構成することによって、半導体素子部３０とｐ型Ｇｅ基板１０との接合後に、半導体素子層２０の厚みの差に起因した反り変形や内部応力などが半導体素子層２０に発生しにくいので、半導体素子層２０にクラックが発生するのを抑制することができる。
【００６９】
なお、第１実施形態の第６変形例による窒化物系半導体素子１６０のその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第１実施形態の第６変形例によるその他の効果についても、上記第１実施形態と同様である。
【００７０】
（第１実施形態の第７変形例）
図１６は、本発明の第１実施形態の第７変形例による窒化物系半導体素子の構造を説明するための正面図である。図１７は、図１６に示した第１実施形態の第７変形例による窒化物系半導体素子の製造プロセスを説明するための図である。図１、図４、図１６および図１７を参照して、この第１実施形態の第７変形例による窒化物系半導体素子１７０では、上記第１実施形態と異なり、製造プロセスにおいて、成長基板として用いるｎ型ＧａＮ基板５０上に半導体素子層２０を形成した後に、半導体素子層２０に形成された欠陥集中領域２０ｃおよびその近傍領域を除去する場合について説明する。
【００７１】
ここで、第１実施形態の第７変形例では、図１７に示すように、ｎ型ＧａＮ基板５０上に半導体素子層２０を形成する工程の後に、半導体素子層２０に形成された欠陥集中領域２０ｃ（図４参照）およびその近傍領域をエッチングにより除去して段差部５１を形成する工程を備えている。なお、段差部５１は、本発明の「第３段差部」の一例である。これにより、ｎ型ＧａＮ基板５０上に、欠陥集中領域２０ｃ（図４参照）の近傍領域における半導体素子層２０の異常成長部分（端部領域２０ｂ）が段差部５１により除去された状態の半導体素子層２０を形成することができる。したがって、図１６に示すように、半導体素子層２０の端部領域２０ｂとリッジ部近傍領域２０ａとの厚みの差は、上記第１実施形態による窒化物系半導体素子１００（図１参照）の場合の半導体素子層２０の厚みの差（ｔ２−ｔ１）よりも小さくなる。また、この場合、端部領域２０ｂと段差部１０ａとの距離Ｌ２は、窒化物系半導体素子１００（図１参照）の場合の距離Ｌ１よりも若干大きい。
【００７２】
第１実施形態の第７変形例においても、上記のように構成することによって、半導体素子部３０とｐ型Ｇｅ基板１０との接合後に、半導体素子層２０の厚みの差に起因した反り変形や内部応力などが半導体素子層２０に発生しにくいので、半導体素子層２０にクラックが発生するのを抑制することができる。
【００７３】
なお、第１実施形態の第７変形例による窒化物系半導体素子１７０のその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第１実施形態の第７変形例によるその他の効果についても、上記第１実施形態と同様である。
【００７４】
（第１実施形態の第８変形例）
図１８は、本発明の第１実施形態の第８変形例による窒化物系半導体素子を放熱基台に組み付けた構造を示した正面図である。図１８を参照して、この第１実施形態の第８変形例による構造では、上記第１実施形態と異なり、上記第１実施形態による窒化物系半導体素子１００を半導体素子部３０を下面側にしたジャンクションダウン方式により放熱基台（ヒートシンク）７０に固定する場合について説明する。
【００７５】
ここで、第１実施形態の第８変形例では、図１８に示すように、上記第１実施形態による窒化物系半導体素子１００のｎ側電極２７側が、ジャンクションダウン方式により導電性接着層４１を介して放熱基台（ヒートシンク）７０に固定されるとともに、放熱基台７０の下面側が導電性接着層４１を介して基台（ヘッダ）７１に取り付けられている。
【００７６】
また、図１８に示すように、放熱基台７０の矢印Ａ方向の幅およびＢ方向（紙面に垂直な方向）の長さは、それぞれ、約８００μｍを有している。すなわち、上記第１実施形態と同様に、放熱基台７０は、窒化物系半導体素子１００のサイズ（幅および奥行ともに約４００μｍ）よりも大きくなるように構成されている。また、第１実施形態の第８変形例では、窒化物系半導体素子１００のうち、半導体素子層２０側が放熱基台７０の近傍に接合されている。これにより、第１実施形態の第８変形例においても、レーザ光出射時の半導体素子部３０の発熱を、サイズが大きくかつ約２３０Ｗ／ｍＫの高い熱伝導率を有する放熱基台７０を介して効率よく放熱させることが可能に構成されている。
【００７７】
なお、第１実施形態の第８変形例によるその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第１実施形態の第８変形例によるその他の効果は、上記第１実施形態と同様である。
【００７８】
（第２実施形態）
図１９は、本発明の第２実施形態による窒化物系半導体素子の構造を説明するための正面図である。図２０〜図２２は、図１９に示した第２実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。まず、図１９を参照して、この第２実施形態では、上記第１実施形態と異なり、半導体素子部２３０がｐ型Ｇｅ基板１０と接合されている側と反対側（半導体素子層２２０の上面側）にリッジ部（光導波路）２２４などが形成されている場合について説明する。
【００７９】
本発明の第２実施形態による窒化物系半導体素子２００では、図１９に示すように、（１００）面からなる主表面を有するとともに、約１００μｍの厚みを有するｐ型Ｇｅ基板１０に、窒化物半導体からなる半導体素子層２２０が形成された半導体素子部２３０が、ＡｕＳｎ半田などからなる導電性接着層４０を介して接合されている。
【００８０】
ここで、第２実施形態では、ＭＱＷ活性層２２の上面上に、平坦部とその平坦部の略中央部から上方（矢印Ｃ２方向）に突出するように形成された凸部とを有するｎ型ＡｌＧａＮクラッド層２１が形成されている。また、ｎ型ＡｌＧａＮクラッド層２１の凸部によって、半導体素子部２３０の光導波路として共振器方向（図１９の紙面に垂直な方向）にストライプ状に延びるリッジ部２２４が構成されている。
【００８１】
また、図１９に示すように、半導体素子層２２０のｎ型ＡｌＧａＮクラッド層２１の凸部以外の平坦部の上面上には、ＳｉＯ２からなる電流ブロック層２２５が形成されている。また、半導体素子層２２０のリッジ部２２４および電流ブロック層２２５の上面上には、ｎ側電極２２６が形成されている。また、半導体素子層２２０のｐ型ＡｌＧａＮクラッド層２３の下面上には、ｐ側電極２２７が形成されている。
【００８２】
また、第２実施形態では、図１９に示すように、半導体素子層２２０の端部領域２２０ｂは、ｐ型Ｇｅ基板１０側の上面に接触することなく半導体素子部２３０がｐ型Ｇｅ基板１０に接合されている。また、上記構成に伴って、半導体素子層２２０の欠陥集中領域２２０ｃがｐ型Ｇｅ基板１０の段差部１０ａと対向するように形成されている。また、半導体素子層２２０の端部領域２２０ｂとｐ型Ｇｅ基板１０の段差部１０ａとの間には、長さＬ３（約２μｍ〜約３μｍ）の間隙が設けられている。なお、第２実施形態における窒化物系半導体素子２００のその他の構造は、上記第１実施形態と同様である。
【００８３】
次に、図２、図５および図１９〜図２２を参照して、第２実施形態による窒化物系半導体素子の製造プロセスについて説明する。
【００８４】
まず、図２０に示すように、上記第１実施形態と同様の製造プロセスを用いて、［１−１００］方向（紙面に垂直な方向）に延びる欠陥集中領域５０ａを有するｎ型ＧａＮ基板５０の上面（（０００１）面）上に、ＩｎＧａＮ剥離層６０、ｎ型ＡｌＧａＮクラッド層２１、ＭＱＷ活性層２２およびｐ型ＡｌＧａＮクラッド層２３を順に積層することにより半導体素子層２２０を形成する。この際、上記第１実施形態と同様に、半導体素子層２２０には、ｎ型ＧａＮ基板５０の欠陥集中領域５０ａが設けられた領域の両側の上面上に盛り上がるように結晶成長する端部領域２２０ｂと、欠陥集中領域５０ａ以外の領域の上面上に結晶成長する領域（リッジ部近傍領域２２０ａ）とが形成される。なお、リッジ部近傍領域２２０ａおよび端部領域２２０ｂは、それぞれ、本発明の「第１領域」および「第２領域」の一例である。
【００８５】
また、図２０に示すように、ｐ型ＡｌＧａＮクラッド層２３の上面上に、真空蒸着法によりｐ側電極２２７を形成する。そして、ｐ側電極２２７上に、基板接合時の接着層として、ＡｕＳｎ半田などからなる導電性接着層４０を予め形成する。このようにして、成長基板側の半導体素子部２３０の構造が形成される。
【００８６】
そして、図５に示すように、上記第１実施形態と同様の製造プロセスを用いて、[１１０]方向（紙面に垂直な方向）に延びる段差部１０ａを有するｐ型Ｇｅ基板１０を形成するとともに、ｐ型Ｇｅ基板１０の上面（（１００）面）の段差部１０ａが形成されていない領域に、真空蒸着法によりｐ側電極２８を形成する。このようにして、支持基板側の構造が形成される。
【００８７】
そして、図２１に示すように、図２０に示したｎ型ＧａＮ基板５０側に形成された半導体素子部２３０のｐ側電極２２７側と、図５に示したｐ型Ｇｅ基板１０のｐ側電極２８側とを対向させながら、温度約２９５℃、荷重約１００Ｎの条件下で接合する。
【００８８】
その際、第２実施形態では、ｎ型ＧａＮ基板５０に形成された半導体素子層２２０の端部領域２２０ｂをｐ型Ｇｅ基板１０の段差部１０ａの延びる方向（図２１の紙面に垂直な方向）に沿って対向させながら、ｎ型ＧａＮ基板５０の半導体素子層２２０側とｐ型Ｇｅ基板１０のｐ側電極２８側とを接合する。これにより、図２１に示すように、半導体素子層２２０の端部領域２２０ｂにおける半導体素子層２２０の盛り上がった形状を、ｐ型Ｇｅ基板１０側の段差部１０ａによって吸収することが可能となる。これにより、半導体素子部２３０は、半導体素子層２２０の厚みの差に起因した反り変形や内部応力などを発生させることなくｐ型Ｇｅ基板１０側と接合される。
【００８９】
その後、上記第１実施形態と同様に、Ｎｄ：ＹＡＧレーザ光の第２高調波（波長：約５３２ｎｍ）を、約５００ｍＪ／ｃｍ２〜約１０００ｍＪ／ｃｍ２のエネルギ密度に調整した上で、ｎ型ＧａＮ基板５０の裏面側（図２１では上面側）からｎ型ＧａＮ基板５０に向けて照射する。これにより、ｎ型ＧａＮ基板５０を、ＩｎＧａＮ剥離層６０の破壊領域に沿って、半導体素子部３０側から分離（剥離）される。その際、分離されたｎ型ＧａＮ基板５０は、表面処理を行うことにより再利用が可能となる。
【００９０】
また、第２実施形態では、図２２に示すように、ｎ型ＧａＮ基板５０が除去された半導体素子層２２０（ｎ型ＡｌＧａＮクラッド層２１）の上面上に、リソグラフィによるレジストパターンを形成した後、そのレジストパターンをマスクとしてドライエッチングなどを行うことにより、［１−１００］方向（図２２の紙面に垂直な方向）に延びるリッジ部２２４を形成する。そして、ｎ型ＡｌＧａＮクラッド層２１のリッジ部２２４以外の上面上およびリッジ部２２４の両側面上に、電流ブロック層２２５を形成する。その後、電流ブロック層２２５上の所定領域に、リッジ部２２４の上面に接触するように、真空蒸着法によりｎ側電極２２６を形成する。このようにして、ウェハ状態の窒化物系半導体素子２００が形成される。
【００９１】
その後、上記第１実施形態と同様に、ウェハ状態の窒化物系半導体素子２００に対して、ｐ型Ｇｅ基板１０の（１１０）面で劈開することにより、光出射面３０ａおよび光反射面３０ｂ（図２参照）を有するバー状の窒化物系半導体素子２００を形成する。さらに、図２２に示したバー状の窒化物系半導体素子２００に対して、共振器の延びる方向（図２の矢印Ｂ方向）に沿って順次素子分割（チップ化）を行う。これにより、図１９に示すように、チップ化された窒化物系半導体素子２００が形成される。このようにして、第２実施形態による窒化物系半導体素子２００が製造される。
【００９２】
第２実施形態による製造プロセスでは、上記のように、ｎ型ＧａＮ基板５０が除去された半導体素子層２２０の上面側（ｎ型ＡｌＧａＮクラッド層２１側）に、段差部１０ａの延びる方向（Ｂ方向）に延びるリッジ部（光導波路）２２４を形成する工程を備えることによって、リッジ部２２４は、ｎ型ＧａＮ基板５０の半導体素子層２２０側をｐ型Ｇｅ基板１０の段差部１０ａ側に接合する工程の後に、ｐ型Ｇｅ基板１０が接合された側と反対側の半導体素子層２２０に形成されるので、ｎ型ＧａＮ基板５０の半導体素子層２２０側をｐ型Ｇｅ基板１０の段差部１０ａ側に接合する際の圧着力が直接的にリッジ部２２４に影響しない。これにより、圧着力の影響を受けないリッジ部２２４を形成することができる。
【００９３】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００９４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００９５】
たとえば、上記第１実施形態の第６変形例では、ｎ型ＧａＮ基板５０（成長基板）の段差部５０ｂにより端部領域２０ｂの盛り上がりが抑制された半導体素子層２０を形成するとともに、半導体素子層２０に予めリッジ部（光導波路）２４を形成した半導体素子部３０と、ｐ型Ｇｅ基板１０（支持基板）とを接合して窒化物系半導体素子１６０を形成した例について示したが、本発明はこれに限らず、リッジ部が形成される前の半導体素子層と支持基板とを接合した後に、半導体素子層の支持基板側とは反対側の表面にリッジ部（光導波路）を形成する製造プロセスを適用して窒化物系半導体素子を形成してもよい。
【００９６】
また、上記第１実施形態の第７変形例では、ｎ型ＧａＮ基板５０（成長基板）上への半導体素子層２０の積層後にエッチングにより端部領域２０ｂの盛り上がりが抑制された半導体素子層２０を形成するとともに、半導体素子層２０に対して予めリッジ部（光導波路）２４が形成された半導体素子部３０と、ｐ型Ｇｅ基板１０（支持基板）とを接合して窒化物系半導体素子１７０を形成した例について示したが、本発明はこれに限らず、リッジ部が形成される前の半導体素子層と支持基板とを接合した後に、半導体素子層の支持基板とは反対側の表面にリッジ部（光導波路）を形成する製造プロセスを適用して窒化物系半導体素子を形成してもよい。
【００９７】
また、上記第１および第２実施形態では、支持基板にＧｅ基板を用いた例について示したが、本発明はこれに限らず、ＧａＡｓ、Ｓｉ、およびＩｎＰなどの、劈開性が良好な他の材料からなる基板を用いてもよい。
【００９８】
また、上記第１および第２実施形態では、導電性接着層としてＡｕＳｎ半田を用いたが、本発明はこれに限らず、Ａｕ、Ｓｎ、Ｉｎ、ＰｂおよびＧｅなどの他の材料およびその合金材料からなる導電性接着層を用いてもよい。
【００９９】
また、上記第１および第２実施形態では、放熱基台（ヒートシンク）にＡｌＮを用いたが、本発明はこれに限らず、放熱基台に、ＳｉＣ、Ｓｉ、ＢＮ、ダイヤモンド、Ｃｕ，ＣｕＷおよびＡｌなどの熱伝導率の良好な絶縁体および導体を用いてもよい。
【０１００】
また、上記第１および第２実施形態では、支持基板側（ｐ型Ｇｅ基板１０側）にｐ型クラッド層（ｐ型ＡｌＧａＮクラッド層２３）が配置されている例について示したが、本発明はこれに限らず、支持基板側にｎ型クラッド層が配置されていてもよい。この場合、支持基板にｎ型Ｇｅ基板を用いる。
【０１０１】
また、上記第１および第２実施形態における窒化物系半導体素子の製造プロセスでは、成長基板であるｎ型ＧａＮ基板５０上にｎ型クラッド層（ｎ型ＡｌＧａＮクラッド層２１）から順に形成した例について示したが、本発明はこれに限らず、成長基板上にｐ型クラッド層から順に形成してもよい。この場合、支持基板にｎ型Ｇｅ基板を用いる。
【０１０２】
また、上記第１および第２実施形態では、窒化物系半導体素子の共振器面（光出射面３０ａおよび光反射面３０ｂ）に形成した誘電体多層膜を、アルミニウム（Ａｌ）元素を含む窒化アルミ膜やアルミナ（Ａｌ２Ｏ３）膜などを適用した例について示したが、本発明はこれに限らず、たとえば、ＳｉＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｌａ２Ｏ３、ＳｉＮ、ＧａＮおよびＢＮや、これらの組成比の異なる材料であるＴｉ３Ｏ５やＮｂ２Ｏ３などからなる単層あるいは多層膜を用いてもよい。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１実施形態による窒化物系半導体素子の構造を説明するための正面図である。
【図２】図１に示した第１実施形態による窒化物系半導体素子の構造を説明するための平面図である。
【図３】図１に示した第１実施形態による窒化物系半導体素子を放熱基台に組み付けた構造を示した正面図である。
【図４】図１に示した第１実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
【図５】図１に示した第１実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
【図６】図１に示した第１実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
【図７】図１に示した第１実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
【図８】図１に示した第１実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
【図９】本発明の第１実施形態の第１変形例による窒化物系半導体素子の構造を説明するための正面図である。
【図１０】本発明の第１実施形態の第２変形例による窒化物系半導体素子の構造を説明するための正面図である。
【図１１】本発明の第１実施形態の第３変形例による窒化物系半導体素子の構造を説明するための正面図である。
【図１２】本発明の第１実施形態の第４変形例による窒化物系半導体素子の構造を説明するための正面図である。
【図１３】本発明の第１実施形態の第５変形例による窒化物系半導体素子の構造を説明するための正面図である。
【図１４】本発明の第１実施形態の第６変形例による窒化物系半導体素子の構造を説明するための正面図である。
【図１５】図１４に示した第１実施形態の第６変形例による窒化物系半導体素子の製造プロセスを説明するための図である。
【図１６】本発明の第１実施形態の第７変形例による窒化物系半導体素子の構造を説明するための正面図である。
【図１７】図１６に示した第１実施形態の第７変形例による窒化物系半導体素子の製造プロセスを説明するための図である。
【図１８】本発明の第１実施形態の第８変形例による窒化物系半導体素子を放熱基台に組み付けた構造を示した正面図である。
【図１９】本発明の第２実施形態による窒化物系半導体素子の構造を説明するための正面図である。
【図２０】図１９に示した第２実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
【図２１】図１９に示した第２実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
【図２２】図１９に示した第２実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
【符号の説明】
【０１０４】
１０  ｐ型Ｇｅ基板（基板、第２基板）
１０ａ  段差部（段差部、第１段差部）
２０、２２０  半導体素子層
２０ａ、２２０ａ  リッジ部近傍領域（第１領域）
２０ｂ、２２０ｂ  端部領域（第２領域）
２０ｃ、２２０ｃ  欠陥集中領域
２１  ｎ型ＡｌＧａＮクラッド層（半導体素子層）
２２  ＭＱＷ活性層（半導体素子層）
２３  ｐ型ＡｌＧａＮクラッド層（半導体素子層）
２４  リッジ部（光導波路）
３０、２３０  半導体素子部
５０  ｎ型ＧａＮ基板（第１基板）
５０ａ  欠陥集中領域
５０ｂ  段差部（第２段差部）
５１  段差部（第３段差部）
【図１】
2009123939.tif 000003
【図２】
2009123939.tif 000004
【図３】
2009123939.tif 000005
【図４】
2009123939.tif 000006
【図５】
2009123939.tif 000007
【図６】
2009123939.tif 000008
【図７】
2009123939.tif 000009
【図８】
2009123939.tif 000010
【図９】
2009123939.tif 000011
【図１０】
2009123939.tif 000012
【図１１】
2009123939.tif 000013
【図１２】
2009123939.tif 000014
【図１３】
2009123939.tif 000015
【図１４】
2009123939.tif 000016
【図１５】
2009123939.tif 000017
【図１６】
2009123939.tif 000018
【図１７】
2009123939.tif 000019
【図１８】
2009123939.tif 000020
【図１９】
2009123939.tif 000021
【図２０】
2009123939.tif 000022
【図２１】
2009123939.tif 000023
【図２２】
2009123939.tif 000024