(57)【要約】【課題】サンプリング用トランジスタの閾電圧変動を抑制可能な表示装置を提供する。【解決手段】ドライブスキャナは、給電線ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切り換えて、発光素子ＥＬを消灯する。この後サンプリング用トランジスタＴ１をオンし、映像信号の信号電位Ｖｓｉｇを駆動用トランジスタＴ２のゲートに書き込む書込動作を行う。一方ドライブスキャナは、給電線ＤＳを低電位Ｖｓｓから高電位Ｖｃｃに切り換えて駆動用トランジスタＴ２のソース電位Ｖｓを上げ、発光素子ＥＬを順バイアスにして信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに流す点灯動作を行う。その際、駆動用トランジスタＴ２のドレイン側からゲート側に寄生容量Ｃｇｄを介してカップリングを入れてゲート電位Ｖｇを下げ、サンプリング用トランジスタＴ１のゲート・ドレイン間のバイアスを軽減する。【選択図】図２−２
2009288748.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する回路部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、走査線に平行に配された給電線とを備え、
前記回路部は、各走査線に順次制御パルスを出力し、画素を行単位で線順次走査する制御用スキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタとを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、ソースが該信号線に接続し、ドレインが該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソースが該発光素子に接続し、ドレインが該給電線に接続し、
前記電源スキャナは、該給電線を高電位から低電位に切り換えて、該駆動用トランジスタのソース電位を下げて該発光素子に逆バイアスをかけこれを消灯する消灯動作を行い、
前記制御用スキャナは、走査線に制御パルスを印加して、サンプリング用トランジスタをオンし、映像信号を該駆動用トランジスタのゲートに書き込む書込動作を行い、
前記電源スキャナは、給電線を低電位から高電位に切り換えて駆動用トランジスタのソース電位を上げ、該発光素子を順バイアスにして該映像信号に応じた駆動電流を発光素子に流す点灯動作を行い、
前記点灯動作では、駆動用トランジスタのドレイン側からゲート側に寄生容量を介してカップリングを入れてゲート電位を下げ、以ってサンプリング用トランジスタのゲート・ドレイン間のバイアスを軽減する表示装置。
【請求項２】
前記点灯動作では、給電線を一旦低電位から高電位より高い過電位とし、その後過電位から高電位に落として負のカップリングを駆動用トランジスタのゲートに加える請求項１記載の表示装置。
【請求項３】
前記電源スキャナは、書込動作の前に給電線を低電位から過電位にあげ、書込動作の後に給電線を過電位から高電位に下げる請求項２記載の表示装置。
【請求項４】
画素アレイ部とこれを駆動する回路部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、走査線に平行に配された給電線とを備え、前記回路部は、各走査線に順次制御パルスを出力し画素を行単位で線順次走査する制御用スキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタとを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、ソースが該信号線に接続し、ドレインが該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソースが該発光素子に接続し、ドレインが該給電線に接続した表示装置を駆動するため、
前記電源スキャナは、該給電線を高電位から低電位に切り換えて、該駆動用トランジスタのソース電位を下げて該発光素子に逆バイアスをかけこれを消灯する消灯動作を行い、
前記制御用スキャナは、走査線に制御パルスを印加して、サンプリング用トランジスタをオンし、映像信号を該駆動用トランジスタのゲートに書き込む書込動作を行い、
前記電源スキャナは、給電線を低電位から高電位に切り換えて駆動用トランジスタのソース電位を上げ、該発光素子を順バイアスにして該映像信号に応じた駆動電流を発光素子に流す点灯動作を行い、
前記点灯動作では、駆動用トランジスタのドレイン側からゲート側に寄生容量を介してカップリングを入れてゲート電位を下げ、以ってサンプリング用トランジスタのゲート・ドレイン間のバイアスを軽減する表示装置の駆動方法。
駆動方法
【請求項５】
本体部と、該本体部から出力された情報を表示する表示部とを含み、
前記表示部は、画素アレイ部とこれを駆動する回路部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、走査線に平行に配された給電線とを備え、
前記回路部は、各走査線に順次制御パルスを出力し、画素を行単位で線順次走査する制御用スキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタとを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、ソースが該信号線に接続し、ドレインが該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソースが該発光素子に接続し、ドレインが該給電線に接続し、
前記電源スキャナは、該給電線を高電位から低電位に切り換えて、該駆動用トランジスタのソース電位を下げて該発光素子に逆バイアスをかけこれを消灯する消灯動作を行い、
前記制御用スキャナは、走査線に制御パルスを印加して、サンプリング用トランジスタをオンし、映像信号を該駆動用トランジスタのゲートに書き込む書込動作を行い、
前記電源スキャナは、給電線を低電位から高電位に切り換えて駆動用トランジスタのソース電位を上げ、該発光素子を順バイアスにして該映像信号に応じた駆動電流を発光素子に流す点灯動作を行い、
前記点灯動作では、駆動用トランジスタのドレイン側からゲート側に寄生容量を介してカップリングを入れてゲート電位を下げ、以ってサンプリング用トランジスタのゲート・ドレイン間のバイアスを軽減する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの様な表示装置を備えた電子機器に関する。より詳しくは、画素に形成された能動素子の特性安定化技術に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ能動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１に記載されている。
【特許文献１】特開２００７−３１０３１１公報
【０００４】
図２１は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の回路部とで構成されている。回路部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御パルスを出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２のゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御パルスに応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図２２は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２１に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図２３は、従来の画素回路の他の例を示す回路図である。先に示した図２１の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の表示装置は、基本的に画素アレイ部とこれを駆動する回路部とからなる。画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備えている。回路部は、各走査線に水平周期で順次制御パルスを印加し、画素を行単位で線順次走査する制御用スキャナ（ライトスキャナ）と、この線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタ（水平セレクタ）とを備えている。
【００１０】
画素は、ゲートが走査線に接続しソース及びドレインの一方が信号線に接続するサンプリング用トランジスタと、ゲートがサンプリング用トランジスタのソース及びドレインの他方に接続し、ソース及びドレインの一方が電源に接続する駆動用トランジスタと、駆動用トランジスタのソース及びドレインの他方に接続する発光素子と、駆動用トランジスタのゲートに接続する保持容量とを有している。サンプリング用トランジスタは、制御用スキャナから供給された制御パルスが立上がってから立下がるまでの短い時間幅でオンし、信号線から映像信号をサンプリングして保持容量に書き込む。駆動用トランジスタは、保持容量に書き込まれた映像信号に応じた駆動電流を発光素子に流す。発光素子は駆動電流に応じた輝度で発光する。
【００１１】
サンプリング用トランジスタは、保持容量に映像信号を書込んだ後はオフ状態になる。サンプリング用トランジスタは、例えばそのソースが信号線に接続し、そのドレインが駆動用トランジスタのゲートに接続している。従って、サンプリング用トランジスタは、オフ状態にあるとき、ドレインとゲートの間にバイアス電圧がかかっている。このバイアス電圧により、サンプリング用トランジスタの閾電圧が変動する。この変動が画素の動作に影響を与えて発光輝度が変動する。画素の動作条件によっては、サンプリング用トランジスタのドレインとゲートの間に加わるバイアス電圧によりサンプリング用トランジスタの閾電圧が時間の経過とともに低下し、この結果発光輝度が経時的に低下する場合があり、解決すべき課題となっている。
【課題を解決するための手段】
【００１２】
上述した従来の技術の課題に鑑み、本発明はサンプリング用トランジスタの閾電圧変動を抑制可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、基本的に画素アレイ部とこれを駆動する回路部とからなる。前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、走査線に平行に配された給電線とを備えている。前記回路部は、各走査線に順次制御パルスを出力し画素を行単位で線順次走査する制御用スキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備えている。前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタとを含む。前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、ソースが該信号線に接続し、ドレインが該駆動用トランジスタのゲートに接続している。前記駆動用トランジスタは、そのソースが該発光素子に接続し、ドレインが該給電線に接続している。かかる構成において、前記電源スキャナは、該給電線を高電位から低電位に切り換えて、該駆動用トランジスタのソース電位を下げて該発光素子に逆バイアスをかけこれを消灯する消灯動作を行う。前記制御用スキャナは、走査線に制御パルスを印加して、サンプリング用トランジスタをオンし、映像信号を該駆動用トランジスタのゲートに書き込む書込動作を行う。前記電源スキャナは、給電線を低電位から高電位に切り換えて駆動用トランジスタのソース電位を上げ、該発光素子を順バイアスにして該映像信号に応じた駆動電流を発光素子に流す点灯動作を行う。前記点灯動作では、駆動用トランジスタのドレイン側からゲート側に寄生容量を介してカップリングを入れてゲート電位を下げ、以ってサンプリング用トランジスタのゲート・ドレイン間のバイアスを軽減する。
【００１３】
具体的には前記点灯動作では、給電線を一旦低電位から高電位より高い過電位とし、その後過電位から高電位に落として負のカップリングを駆動用トランジスタのゲートに加える。より具体的には前記電源スキャナは、書込動作の前に給電線を低電位から過電位にあげ、書込動作の後に給電線を過電位から高電位に下げる。
【発明の効果】
【００１４】
本発明によれば、点灯動作の時に、駆動用トランジスタのドレイン側からゲート側に寄生容量を介してカップリングを入れてゲート電位を下げ、以ってサンプリング用トランジスタのゲート・ドレイン間のバイアスを軽減する。これにより、サンプリング用トランジスタの閾電圧の経時的な変化を抑制し、以って発光輝度の経時的な変動を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する回路部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、画素２の各行に対応して配された給電線ＤＳとを備えている。回路部（３，４，５）は、各走査線ＷＳに順次制御パルスを供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位（高電位）と第２電位（低電位）で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御パルスを出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。
【００１６】
図２−１は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように、本画素回路２は、発光素子ＥＬと、サンプリング用トランジスタＴ１と、駆動用トランジスタＴ２と、保持容量Ｃ１を含む。サンプリング用トランジスタＴ１は、そのゲートが走査線ＷＳに接続し、そのソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。本明細書では、サンプリング用トランジスタの一対の電流端のうち、信号線ＳＬ側に接続する電流端をソースとし、駆動用トランジスタＴ２のゲートＧ側に接続する電流端をドレインとしている。駆動用トランジスタＴ２は、そのソースＳが発光素子ＥＬのアノードに接続し、ドレインＤが給電線ＤＳに接続している。発光素子ＥＬのカソードは、所定のカソード電位Ｖｃａｔに接続している。保持容量Ｃ１は、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続している。
【００１７】
かかる構成において、ドライブスキャナ５は、給電線ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切り換えて、駆動用トランジスタＴ２のソースＳの電位を下げて発光素子ＥＬに逆バイアスをかけこれを消灯する消灯動作を行う。この後ライトスキャナ４は、走査線ＷＳに制御パルスを印加して、サンプリング用トランジスタＴ１をオンし、映像信号の信号電位Ｖｓｉｇを駆動用トランジスタＴ２のゲートＧに書き込む書込動作を行う。一方ドライブスキャナ５は、給電線ＤＳを低電位Ｖｓｓから高電位Ｖｃｃに切り換えて駆動用トランジスタＴ２のソースＳの電位を上げ、発光素子ＥＬを順バイアスにして信号電位Ｖｓｉｇに応じた駆動電流Ｉｄｓを発光素子ＥＬに流す点灯動作を行う。その際点灯動作では、駆動用トランジスタＴ２のドレインＤ側からゲートＧ側に寄生容量を介してカップリングを入れてゲート電位を下げ、以ってサンプリング用トランジスタＴ１のゲート・ドレイン間のバイアスを軽減する。
【００１８】
一態様によると、点灯動作では、給電線ＤＳを一旦低電位Ｖｓｓから高電位Ｖｃｃより高い過電位とし、その後過電位から高電位Ｖｃｃに落として負のカップリングを駆動用トランジスタＴ２のゲートＧに加える。具体的には、ドライブスキャナ５は、書込動作の前に給電線ＤＳを低電位Ｖｓｓから過電位にあげ、書込動作の後に給電線ＤＳを過電位から高電位Ｖｃｃに下げる。
【００１９】
本発明によれば、点灯動作の時に、駆動用トランジスタＴ２のドレインＤ側からゲートＧ側に寄生容量を介してカップリングを入れてゲート電位を下げ、以ってサンプリング用トランジスタＴ１のゲート・ドレイン間のバイアスを軽減する。これにより、サンプリング用トランジスタＴ１の閾電圧の経時的な変化を抑制し、以って発光輝度の経時的な変動を抑制することができる。
【００２０】
図２−２は、図２−１に示した画素回路の動作説明に供する模式図である。（Ａ）は、点灯動作及び書込動作の参考例を示すタイミングチャートである。書込動作では、ライトスキャナが走査線ＷＳに矩形の制御パルスを印加し、サンプリング用トランジスタＴ１をオンして信号電位Ｖｓｉｇを駆動用トランジスタＴ２のゲートＧに書込む。一方、ドライブスキャナは、給電線ＤＳを低電位Ｖｓｓ＝−５Ｖから高電位Ｖｃｃ＝１３Ｖに切り換えて点灯動作を行う。
【００２１】
（Ｂ）は、（Ａ）に示した書込動作及び点灯動作の後における画素回路の電位状態を示す回路図である。サンプリング用トランジスタＴ１のゲートには、走査線ＷＳの零電位０Ｖが印加されておりオフ状態にある。なお、サンプリング用トランジスタＴ１のソースには、映像信号が例えば振幅１〜５Ｖの範囲で印加される。一方駆動用用トランジスタＴ２はオン状態にあり、駆動電流をソースから発光素子のアノードに供給している。ソース電位Ｖｓは発光素子と駆動用トランジスタＴ２の動作点で決まる。このソース電位Ｖｓに信号電位Ｖｓｉｇを足したレベルがほぼ駆動用トランジスタＴ２のゲート電位Ｖｇとなり、例えば白表示の場合、ゲート電位Ｖｇ＝１０Ｖである。よって、サンプリング用トランジスタＴ１のゲート・ドレイン間のバイアス電圧が絶対値で１０Ｖ−０Ｖ＝１０Ｖとなる。このようなバイアスがかかり続けると、時間の経過とともにサンプリング用トランジスタＴ１の閾電圧ｖｔｈＴ１が低下する。
【００２２】
（Ｃ）は、本発明に従った点灯動作及び書込動作のシーケンスを示すタイミングチャートである。書込動作では、ライトスキャナが走査線ＷＳに矩形の制御パルスを印加し、サンプリング用トランジスタＴ１をオンして信号電位Ｖｓｉｇを駆動用トランジスタＴ２のゲートＧに書込む。一方、ドライブスキャナは、点灯動作を行うため、給電線ＤＳを一旦低電位Ｖｓｓから高電位Ｖｃｃより高い過電位Ｖｈ＝２８Ｖとし、その後過電位Ｖｈから高電位Ｖｃｃ＝１３Ｖに落として負のカップリングを駆動用トランジスタＴ２のゲートＧに加える。このようにドライブスキャナ５は、制御パルスが立上がる書込動作の前に給電線ＤＳを低電位Ｖｓｓから過電位Ｖｈにあげ、制御パルスが立下がる書込動作の後に給電線ＤＳを過電位Ｖｈから高電位Ｖｃｃに下げる。
【００２３】
（Ｄ）は、（Ｃ）に示した書込動作及び点灯動作の後における画素回路の電位状態を示す回路図である。サンプリング用トランジスタＴ１のゲートには、走査線ＷＳの零電位０Ｖが印加されておりオフ状態にある。サンプリング用トランジスタＴ１のソースには、映像信号が振幅１〜５Ｖの範囲で印加される。一方駆動用用トランジスタＴ２はオン状態にあり、駆動電流をソースから発光素子のアノードに供給している。ソース電位Ｖｓは発光素子ＥＬと駆動用トランジスタＴ２の動作点で決まる。このソース電位Ｖｓに信号電位Ｖｓｉｇを足したレベルがほぼ駆動用トランジスタＴ２のゲート電位Ｖｇとなり、例えば白表示の場合ゲート電位Ｖｇ＝１０Ｖである。よって、サンプリング用トランジスタＴ１のゲート・ドレイン間のバイアス電圧が絶対値で１０Ｖ−０Ｖ＝１０Ｖとなる。このままバイアスがかかり続けると、時間の経過とともにサンプリング用トランジスタＴ１の閾電圧ｖｔｈＴ１が低下する。そこで本発明では、制御パルスが立下がる書込動作の後給電線ＤＳを過電位Ｖｈ＝２８Ｖから高電位Ｖｃｃ＝１３Ｖに落として負のカップリングを駆動用トランジスタＴ２のドレインＤからゲートＧに加える。これにより、駆動用トランジスタのゲート電位Ｖｇが１０Ｖ未満となり、サンプリング用トランジスタＴ１のゲート・ドレイン間のバイアス電圧が（Ｂ）の参考例に比べて緩和される。カップリングを入れた分だけゲート電位Ｖｇが下がるため、サンプリング用トランジスタＴ１のゲート・ドレイン間のバイアス電圧が緩和され、ＶｔｈＴ１の変動を抑制する。
【００２４】
（Ｅ）は、本発明にかかるカップリング動作を示す模式的な回路図である。図示するように、駆動用トランジスタＴ２のドレインとゲートとの間に、寄生容量Ｃｇｄが介在している。又、駆動用トランジスタＴ２のゲートとソースとの間には保持容量Ｃ１が接続している。なお、図中Ｃｏｌｅｄは発光素子ＥＬの等価容量である。サンプリング用トランジスタＴ１はオフ状態にあり、駆動用トランジスタＴ２のゲートは信号線ＳＬから切り離されている。このような状態で、給電線ＤＳが、過電位Ｖｈから高電位Ｖｃｃに切り替わると、この電圧降下が寄生容量Ｃｇｄを介して駆動用トランジスタＴ２のゲート側にカップリングされる。カップリングによる駆動用トランジスタＴ２のゲート電位Ｖｇの降下分△Ｖｇは、以下の式で与えられる。
△Ｖｇ＝（Ｖｈ−Ｖｃｃ）・Ｃｇｄ／（Ｃｇｄ＋Ｃ１）
【００２５】
図３は、図２−１に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは本発明による対策を施す前の参考例である。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御パルスを表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。
【００２６】
このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリング用トランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及び発光時におけるソース電圧をリセットする。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓにリセットされる一方、ソースＳがＶｓｓにリセットされる。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。一旦サンプリング用トランジスタＴ１をオフした後、書込期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。
【００２７】
引き続き図４〜図１１を参照して、図２−１に示した画素回路の動作を説明する。まず図４に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。
【００２８】
続いて図５に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように逆バイアスに設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。
【００２９】
さらに図６に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧがリセットされ、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２をリセットすることで、次に来る閾電圧補正動作の準備が完了する。
【００３０】
続いて図７に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。その後一旦サンプリング用トランジスタをオフする。
【００３１】
図８は図７に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。
【００３２】
次に図９に示すように書込期間／移動度補正期間（６）に入ると、サンプリング用トランジスタＴ１を再びオンした状態で信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換える。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。
【００３３】
図１０は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。
【００３４】
図１１は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが順バイアス状態となり発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのためソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。
【００３５】
図３に示した画素回路の動作シーケンスでは、移動度補正時間（信号書込時間）の適応制御を行っている。具体的には、サンプリング用トランジスタＴ１のゲートに印加する制御パルスの立下りに傾斜をつけることで、信号書込期間（即ち移動度補正期間）の適応制御を行っている。適応制御とは、信号電位に応じて移動度補正期間が最適となるように、自動的に可変調整する方式である。映像信号の信号電位は黒レベルから白レベルまで階調に応じて変化する。最適な移動度補正時間は必ずしも一定ではなく、映像信号の階調レベルに依存している。一般的な傾向として、輝度が白レベルのとき最適な移動度補正期間は短く、輝度が黒レベルのとき最適な移動度補正期間は長くなる。
【００３６】
図１２を参照して、上述した移動度補正期間の適応制御を具体的に説明する。走査線ＷＳに供給される制御パルスは特徴的な立下り波形を有しており、最初に急峻でその後なだらかに変化し、最後に再び急峻に立下る形状となっている。この立下り波形はサンプリング用トランジスタＴ１の制御端（ゲート）に印加される。一方このサンプリング用トランジスタＴ１のソースには信号電位Ｖｓｉｇが印加される。従ってサンプリング用トランジスタＴ１のオンオフを制御するゲート電圧Ｖｇｓは、ソースに印加される信号電位Ｖｓｉｇに依存している。
【００３７】
白表示のときの信号電位をＶｓｉｇ白とし、サンプリング用トランジスタＴ１の閾電圧をＶｔｈＴ１とすると、制御パルスの立下りが丁度鎖線で示すＶｓｉｇ白＋ＶｔｈＴ１のレベルを横切ったとき、サンプリング用トランジスタＴ１がオフする。このオフするタイミングは制御パルスが丁度急峻に立下り始めた時点であるので、サンプリング用トランジスタＴ１がオンしてからオフするまでの白表示時信号書込み期間は短くなる。よって白表示時における移動度補正期間も短くなる。
【００３８】
一方黒表示時の信号電位をＶｓｉｇ黒とすると、図示のように制御パルスの立下り部分が点線で示すＶｓｉｇ黒＋ＶｔｈＴ１を下回ったときにサンプリング用トランジスタＴ１がオフする。よって黒表示時の信号書込み期間は長くなる。この様にして信号電位に応じた移動度補正期間の適応制御を行っている。
【００３９】
この様にサンプリング用トランジスタＴ１のゲートに印加する制御波形の立下りに傾斜を付けることで、全階調にわたって適切な移動度補正をかけることができ、スジやムラのない均一な画質を得ることが可能である。しかしながらサンプリング用トランジスタＴ１は、何ら対策を施さないと経時的にＶｔｈＴ１が変動していくため、移動度補正時間も変化してしまい、最適な適応制御を安定的に行うことができない。この点につき、図１３（Ａ）〜（Ｅ）を参照して具体的に説明する。
【００４０】
（Ａ）は、画素回路に含まれるサンプリング用トランジスタの接続関係を示す模式図である。サンプリング用トランジスタＴ１は、そのドレインが駆動用トランジスタＴ２のゲートに接続し、そのソースが信号線ＳＬに接続し、そのゲートが走査線ＷＳに接続している。サンプリング用トランジスタＴ１のゲートには、走査線ＷＳから制御パルスが印加される。制御パルスの波形は、立上がりが鋭く立下りがなだらかで、上述した移動度補正時間の適応制御を行なっている。
【００４１】
（Ｂ）は、サンプリング用トランジスタＴ１がオフ状態にあるときの電位関係を示す模式図であり、特に発光素子ＥＬが発光状態の場合である。サンプリング用トランジスタＴ１のゲートＧには、走査線ＷＳの零電位０Ｖが印加されている。サンプリング用トランジスタＴ１のドレインＤは、駆動用トランジスタＴ２のゲートに接続しており、その電位は例えば１０Ｖである。発光時は、発光素子ＥＬのアノード電位（即ち駆動用トランジスタＴ２のソース電位）が高くなり、これに連動して駆動用トランジスタＴ２のゲート電位が高くなり、図示の例では１０Ｖである。よって発光時は、サンプリング用トランジスタＴ１のゲートＧとドレインＤの間のバイアスが絶対値で１０Ｖ−０Ｖ＝１０Ｖとなる。この比較的高いバイアスの影響で、時間の経過とともにデプレション化が進行しサンプリング用トランジスタＴ１の閾電圧ＶｔｈＴ１が低下していく。
【００４２】
（Ｃ）は、サンプリング用トランジスタＴ１がオフ状態にあるときの電位関係を示す模式図であり、特に発光素子ＥＬが非発光状態の場合である。サンプリング用トランジスタＴ１のゲートＧには、走査線ＷＳの零電位０Ｖが印加されている。サンプリング用トランジスタＴ１のドレインＤは、駆動用トランジスタＴ２のゲートに接続しており、その電位は例えば３Ｖである。非発光時は、駆動電流が流れないので発光素子ＥＬのアノード電位（即ち駆動用トランジスタＴ２のソース電位）が低くなり、これに連動して駆動用トランジスタＴ２のゲート電位も下がり、図示の例では３Ｖである。よって非発光時は、サンプリング用トランジスタＴ１のゲートＧとドレインＤの間のバイアスが絶対値で３Ｖ−０Ｖ＝３Ｖとなり、比較的低い。従ってデプレション化も進行せず、サンプリング用トランジスタＴ１の閾電圧ＶｔｈＴ１は変化しない。
【００４３】
（Ｄ）は、表示装置のデューティ駆動を示す模式図である。デューティ駆動は、一フレーム期間又は一フィールド期間における発光期間の割合を可変制御して、画面の輝度を調整する方式である。図示の例で、デューティ７５％の場合、一フレーム期間又は一フィールド期間に占める発光期間の割合が７５％であり、画面輝度が比較的高くなる。一方、デューティ２５％の場合、一フレーム期間又は一フィールド期間に占める発光期間の割合が２５％であり、画面輝度が比較的低い。デューティが高いほど、累積発光時間が長くなり、その分サンプリング用トランジスタのデプレション化が進行する。
【００４４】
（Ｅ）は、サンプリング用トランジスタＴ１のゲートに印加される制御パルスの波形を表している。この波形に重ねて、サンプリング用トランジスタＴ１の閾電圧ＶｔｈＴ１の変動を表している。図示するように、信号電位Ｖｓｉｇを基準にして、サンプリング用トランジスタＴ１のゲート電位が閾電圧ＶｔｈＴ１を下回ると、サンプリング用トランジスタＴ１がオフする。サンプリング用トランジスタＴ１がオンしてからオフするまでの間が移動度補正時間となる。サンプリング用トランジスタＴ１のデプレション化に伴って、閾電圧ＶｔｈＴ１が低下すると、補正時間が長くなり、その分発光輝度の低下を招く。
【００４５】
そこで本発明では、画素の点灯動作の時に、駆動用トランジスタＴ２のドレインＤ側からゲートＧ側に寄生容量Ｃｇｄを介してカップリングを入れてゲート電位Ｖｇを下げ、以ってサンプリング用トランジスタＴ１のゲート・ドレイン間のバイアスを軽減する。これにより、サンプリング用トランジスタＴ１の閾電圧ＶｔｈＴ１の経時的な変化を抑制し、以って発光輝度の経時的な変動を抑制している。
【００４６】
本発明にかかる表示装置は、図１４に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００４７】
本発明にかかる表示装置は、図１５に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００４８】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ(表示部)に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００４９】
図１６は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００５０】
図１７は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００５１】
図１８は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００５２】
図１９は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００５３】
図２０は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５４】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２−１】本発明にかかる表示装置の実施形態を示す画素回路図である。
【図２−２】図２−１に示した実施形態の動作説明に供する模式図である。
【図３】図２−１に示した表示装置の動作説明に供するタイミングチャートである。
【図４】図２−１に示した画素の動作説明に供する模式図である。
【図５】同じく動作説明に供する模式図である。
【図６】同じく動作説明に供する模式図である。
【図７】同じく動作説明に供する模式図である。
【図８】同じく動作説明に供するグラフである。
【図９】同じく動作説明に供する模式図である。
【図１０】同じく動作説明に供するグラフである。
【図１１】同じく動作説明に供する模式図である。
【図１２】同じく動作説明に供する波形図である。
【図１３】サンプリング用トランジスタの動作説明に供する回路図である。
【図１４】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１５】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１６】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１７】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１８】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１９】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２０】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図２１】従来の表示装置の一例を示す回路図である。
【図２２】発光素子の電流／電圧特性を示すグラフである。
【図２３】従来の表示装置の他の例を示す回路図である。
【符号の説明】
【００５５】
１・・・画素アレイ部、２・・・画素、３・・・信号セレクタ、４・・・制御用スキャナ、５・・・電源スキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線
【図１】
2009288748.tif 000003
【図２−１】
2009288748.tif 000004
【図２−２】
2009288748.tif 000005
【図３】
2009288748.tif 000006
【図４】
2009288748.tif 000007
【図５】
2009288748.tif 000008
【図６】
2009288748.tif 000009
【図７】
2009288748.tif 000010
【図８】
2009288748.tif 000011
【図９】
2009288748.tif 000012
【図１０】
2009288748.tif 000013
【図１１】
2009288748.tif 000014
【図１２】
2009288748.tif 000015
【図１３】
2009288748.tif 000016
【図１４】
2009288748.tif 000017
【図１５】
2009288748.tif 000018
【図１６】
2009288748.tif 000019
【図１７】
2009288748.tif 000020
【図１８】
2009288748.tif 000021
【図１９】
2009288748.tif 000022
【図２０】
2009288748.tif 000023
【図２１】
2009288748.tif 000024
【図２２】
2009288748.tif 000025
【図２３】
2009288748.tif 000026