(57)【要約】【課題】放電ミスを抑制させつつも暗コントラストを向上させることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。【解決手段】第１の単位表示期間におけるリセット行程では、ＰＤＰに形成されている複数の行電極対における一方の行電極各々の内の１の行電極に対しては所定のピーク電位を有する第１のリセットパルスを印加する一方、これら一方の行電極各々の内の他の行電極に対しては第１のリセットパルスよりも低いピーク電位を有する第２のリセットパルスを印加し、この第１の単位表示期間に後続する第２の単位表示期間におけるリセット行程では、上記一方の行電極各々の内の１の行電極及び他の行電極各々に対して第２のリセットパルスを印加する。【選択図】図１１
2009210727.tif 000002
【特許請求の範囲】
【請求項１】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において、アドレス行程と、サスティン行程と、を実行すると共に、前記サブフィールドのうちの少なくとも１のサブフィールドでは、前記アドレス行程に先立って、前記行電極対を構成する一方の行電極に対してリセットパルスを印加するリセット行程を実行し、
第１の前記単位表示期間における前記リセット行程では、前記一方の行電極各々の内の１の行電極に対してピーク電位を所定の第１のピーク電位とする一方、前記一方の行電極各々の内の他の行電極に対してピーク電位を前記第１のピーク電位よりも低電位となる第２のピーク電位とし、
前記第１の単位表示期間に後続する第２の単位表示期間における前記リセット行程では、前記一方の行電極各々の内の１の行電極及び前記他の行電極各々に対してピーク電位を前記第２のピーク電位とすること特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第２の単位表示期間に後続する第３の単位表示期間では、前記リセット行程において、前記１の行電極に対してピーク電位を前記第２のピーク電位とし、前記他の行電極に対してピーク電位を前記第１のピーク電位とすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記リセット行程において、ピーク電位を前記第１のピーク電位とする場合には第１のリセットパルスを印加する一方、ピーク電位を前記第２のピーク電位とする場合には第２のリセットパルスを印加することを特徴とする請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記１の行電極は全ての前記一方の行電極各々の内の第１の行電極群に含まれており、前記他の行電極は全ての前記一方の行電極各々の内の第２の行電極群に含まれており、
前記第１の単位表示期間における前記リセット行程では、前記第１の行電極群の夫々の行電極に対しては前記第１のリセットパルスを印加し、前記第２の行電極群の夫々の行電極に対しては前記第２のリセットパルスを印加し、
前記第２の単位表示期間における前記リセット行程では、全ての前記一方の行電極に対して前記第２のリセットパルスを印加することを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２の単位表示期間に後続する第３の単位表示期間における前記リセット行程では、前記第１の行電極群の夫々の行電極に対して前記第２のリセットパルスを印加すると共に、前記第２の行電極群の夫々の行電極に対しては前記第１のリセットパルスを印加することを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第１のピーク電位は前記一方の行電極と前記列電極との間の放電開始電圧以上の電圧値に対応し、前記第２のピーク電位は前記放電開始電圧未満の電圧値に対応することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第１の行電極群は、第（2ｎ−1）番目（n:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第2ｎ番目の表示ラインに属する行電極であることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記第１の行電極群は、第３ｎ番目（ｎ:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第（３ｎ−２）番目又は第（３ｎ−１）番目の表示ラインに属する行電極である、ことを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記第１の行電極群は、第（４ｎ−3）番目及び第（４ｎ−２）番目（ｎ:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第（４ｎ−１）番目及び第４ｎ番目の表示ラインに属する行電極である、ことを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々においてアドレス行程と、サスティン行程と、を実行すると共に、前記サブフィールドのうちの少なくとも１のサブフィールドでは、前記アドレス行程に先立って、前記行電極対を構成する一方の行電極に対してリセットパルスを印加するリセット行程を実行し、
第１の前記単位表示期間における前記リセット行程では、前記一方の行電極各々の内の１の行電極に対しては所定のピーク電位を有する第１のリセットパルスを印加することにより対向する前記放電セルにてリセット放電を生起せしめる一方、前記一方の行電極各々の内の他の行電極に対向する前記放電セルでは前記リセット放電を生起させないことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記第１の単位表示期間に後続する第２の単位表示期間における前記リセット行程では、前記１の行電極に対向する前記放電セルでは前記リセット放電を生起させず、前記他の行電極に前記第１のリセットパルスを印加することにより対向する前記放電セルにて前記リセット放電を生起せしめることを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記１の行電極は全ての前記一方の行電極各々の内の第１の行電極群に含まれており、前記他の行電極は全ての前記一方の行電極各々の内の第２の行電極群に含まれており、
前記第１の単位表示期間における前記リセット行程では、前記第１の行電極群の夫々の行電極に対向する前記放電セルにて前記リセット放電を生起せしめる一方、前記第２の行電極群の夫々の行電極に対向する前記放電セルでは前記リセット放電を生起させず、
前記第２の単位表示期間における前記リセット行程では、前記第１の行電極群の夫々の行電極に対向する前記放電セルでは前記リセット放電を生起させない一方、前記第２の行電極群の夫々の行電極に対向する前記放電セルにて前記リセット放電を生起せしめることを特徴とする請求項１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記第１の行電極群は、第（2ｎ−1）番目（n:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第2ｎ番目の表示ラインに属する行電極であることを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記第１の行電極群は、第３ｎ番目（ｎ:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第（３ｎ−２）番目又は第（３ｎ−１）番目の表示ラインに属する行電極である、ことを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記第１の行電極群は、第（４ｎ−3）番目及び第（４ｎ−２）番目（ｎ:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第（４ｎ−１）番目及び第４ｎ番目の表示ラインに属する行電極である、ことを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々においてアドレス行程と、サスティン行程と、を実行すると共に、前記サブフィールドのうちの少なくとも１のサブフィールドでは、前記アドレス行程に先立って、前記行電極対を構成する一方の行電極に対してピーク電位を所定の第１のピーク電位又は前記第１のピーク電位よりも低電位となる第２のピーク電位とするリセット行程を実行し、
前記リセット行程では、１単位表示期間当たり又は複数の単位表示期間当たりで、ピーク電位を前記第１のピーク電位とすべき前記一方の行電極の数と、前記第２のピーク電位とすべき前記一方の行電極の数と、を変更することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記第１のピーク電位は前記一方の行電極と前記列電極との間の放電開始電圧以上の電圧値に対応し、前記第２のピーク電位は前記放電開始電圧未満の電圧値に対応することを特徴とする請求項１６に記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
前記リセット行程において、ピーク電位を前記第１のピーク電位とする場合には第１のリセットパルスを印加する一方、ピーク電位を前記第２のピーク電位とする場合には第２のリセットパルスを印加することを特徴とする請求項１６に記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記リセット行程では、前記単位表示期間毎の前記映像信号に基づく画像中の黒表示部の表示面積が大きい場合には小さい場合に比して前記第２のリセットパルスの印加対象となるべき前記一方の行電極の数を増やすことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
前記リセット行程では、前記単位表示期間毎の前記映像信号に基づく画像の平均輝度レベルが小の場合には大の場合に比して前記第２のリセットパルスの印加対象となるべき前記一方の行電極の数を増やすことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２１】
前記リセット行程では、前記プラズマディスプレイパネルの視聴環境における外光照度が低い場合には高い場合に比して前記第２のリセットパルスの印加対象となるべき前記一方の行電極の数を増やすことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２２】
前記アドレス行程では、前記画素データに応じて選択的に前記列電極に画素データパルスを印加してアドレス放電を生起させることにより前記放電セルを点灯モード及び消灯モードの内の一方に設定し、
前記リセット行程では、前記アドレス行程において前記アドレス放電が生起されることになる前記放電セルの数が小の場合には大の場合に比して前記第２のリセットパルスの印加対象となるべき前記一方の行電極の数を増やすことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２３】
前記リセット行程では、前記プラズマディスプレイパネルの累積使用時間が短い場合には長い場合に比して前記第２のリセットパルスの印加対象となるべき前記一方の行電極の数を増やすことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２４】
前記リセット行程では、前記プラズマディスプレイパネルの使用環境温度と所定温度との温度差が小なる場合には大なる場合に比して前記第２のリセットパルスの印加対象となるべき前記一方の行電極の数を増やすことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２５】
前記リセット行程では、前記映像信号に基づく画像が静止画である場合には動画である場合に比して前記第２のリセットパルスの印加対象となるべき前記一方の行電極の数を増やすことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２６】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において、アドレス行程と、サスティン行程と、を実行すると共に、前記サブフィールド各々の内の少なくとも１のサブフィールドでは、前記アドレス行程に先立って、前記行電極対を構成する一方の行電極に対してリセットパルスを印加するリセット行程を実行し、
前記リセット行程では、前記一方の行電極各々の内の１の行電極には第１のリセットパルスを印加する一方、前記一方の行電極各々の内の他の行電極には前記第１のリセットパルスよりもそのピーク電位が小なる第２のリセットパルスを印加し、
前記第１のリセットパルスは前記放電セルにおいて放電開始電圧値以上の電圧値からなり、前記第２のリセットパルスは前記放電開始電圧値未満の電圧値からなることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２７】
前記１の行電極は全ての前記一方の行電極各々の内の第１の行電極群に含まれており、前記他の行電極は全ての前記一方の行電極各々の内の第２の行電極群に含まれており、
前記リセット行程では、前記第１の行電極群の夫々の行電極に対しては前記第１のリセットパルスを印加し、前記第２の行電極群の夫々の行電極に対しては前記第２のリセットパルスを印加することを特徴とする請求項２６に記載のプラズマディスプレイパネルの駆動方法。
【請求項２８】
前記第１の行電極群は、第（2ｎ−1）番目（n:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第2ｎ番目の表示ラインに属する行電極であることを特徴とする請求項２７に記載のプラズマディスプレイパネルの駆動方法。
【請求項２９】
前記第１の行電極群は、第３ｎ番目（ｎ:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第（３ｎ−２）番目又は第（３ｎ−１）番目の表示ラインに属する行電極である、ことを特徴とする請求項２７に記載のプラズマディスプレイパネルの駆動方法。
【請求項３０】
前記第１の行電極群は、第（４ｎ−3）番目及び第（４ｎ−２）番目（ｎ:自然数）の表示ラインに属する行電極であって、前記第２の行電極群は、第（４ｎ−１）番目及び第４ｎ番目の表示ラインに属する行電極である、ことを特徴とする請求項２７に記載のプラズマディスプレイパネルの駆動方法。
【請求項３１】
前記第１のリセットパルスの印加に応じて前記一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記一方の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項３，１０，１８，２６いずれか１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３２】
前記第１のリセットパルスが印加された前記放電セルの前記列電極に対して、前記リセットパルスと同極性の補助パルスを前記リセットパルスに同期して印加することを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３３】
前記第１のリセットパルスは、前記アドレス行程において前記一方の行電極に印加されるベースパルスの電位に前記第２のリセットパルスの電位を重畳させることにより生成することを特徴とする請求項３，１８，２６いずれか１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３４】
前記リセット行程では、前記他方の行電極に前記第１のリセットパルスと同極性のパルスを印加することを特徴とする請求項３，１０，１８，２６いずれか１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３５】
前記蛍光体層には二次電子放出材料が含まれることを特徴とする請求項１，１０，１６，２６いずれか１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３６】
前記二次電子放出材料は酸化マグネシウムであり、前記酸化マグネシウムは、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項３５に記載のプラズマディスプレイパネルの駆動方法。
【請求項３７】
前記酸化マグネシウム結晶体は粒径が2000Å以上であることを特徴とする請求項３６記載のプラズマディスプレイパネルの駆動方法。
【請求項３８】
前記放電空間内において前記二次電子放出材料が前記放電ガスに接触していることを特徴とする請求項３５に記載のプラズマディスプレイパネルの駆動方法。
【請求項３９】
前記補助パルスを印加すべき列電極を、前記放電セルに形成される前記蛍光体層の配色毎に設定することを特徴とする請求項３２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４０】
前記補助パルスのパルス幅を、前記放電セルに形成される前記蛍光体層の配色毎に設定することを特徴とする請求項３２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４１】
前記アドレス行程では、前記画素データに応じて選択的に前記列電極に画素データパルスを印加して前記放電セルを点灯モード及び消灯モードの内の一方に設定し、
前記サスティン行程では、サスティンパルスを印加して前記点灯モードの状態にある前記放電セルのみをサスティン放電せしめる、ことを特徴とする請求項１，１０，１６，２６いずれか１に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネル（以下、ＰＤＰと称する）が製品化されてきている。ＰＤＰ内には、２枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面（背面基板と対向する面）には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した放電セルが形成されている。
【０００３】
このようなＰＤＰに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００４】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数（又は期間）が夫々に割り当てられている複数のサブフィールド各々にて、１フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各放電セル内の行電極及び列電極間でアドレス放電を生起させて所定量の壁電荷を形成（又は消去）させる。サスティン行程では、所定量の壁電荷が形成されている放電セルのみを繰り返し放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての放電セル内において、対を為す行電極間にリセット放電を生起させることにより全放電セル内に残留する壁電荷の量を初期化する。
【０００５】
ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。
【０００６】
そこで、電子線照射により励起されて波長２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を、行電極対を被覆する誘電体層の表面に付着させることにより、放電遅れ時間を短縮させるようにしたＰＤＰ及びその駆動方法が提案された（例えば特許文献１参照）。かかるＰＤＰによれば、放電後のプライミング効果が比較的長時間継続するようになるので、微弱な放電を安定して生起させることが可能となる。そこで、時間経過に伴い徐々に電圧値がピーク電圧値に到るパルス波形を有するリセットパルスを上記の如きＰＤＰの行電極に印加することにより、互いに隣接する行電極間で微弱なリセット放電を生起させるようにしたのである。この際、リセット放電の微弱化により、その放電に伴う発光輝度が低下するので、画像のコントラストを高めることが可能となる。
【０００７】
しかしながら、リセット放電を微弱化、或いはリセット放電の実行頻度を低下させると、放電セル内に形成されるプライミング粒子の量が少なくなり、次のアドレス行程においてアドレス放電を生起させることが困難になるという問題が生じた。
【特許文献１】特開２００６−５４１６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、放電ミスを抑制させつつもコントラストを向上させることができるプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間毎に複数のサブフィールド各々において、アドレス行程と、サスティン行程とを実行すると共に、前記サブフィールドのうちの少なくとも１のサブフィールドでは、前記アドレス行程に先立って、前記行電極対を構成する一方の行電極に対してリセットパルスを印加するリセット行程を実行し、第１の前記単位表示期間における前記リセット行程では、前記一方の行電極各々の内の１の行電極に対してピーク電位を所定の第１のピーク電位とする一方、前記一方の行電極各々の内の他の行電極に対してピーク電位を前記第１のピーク電位よりも低電位となる第２のピーク電位とし、前記第１の単位表示期間に後続する第２の単位表示期間における前記リセット行程では、前記一方の行電極各々の内の１の行電極及び前記他の行電極各々に対してピーク電位を前記第２のピーク電位とする。
【００１０】
又、請求項１０記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間毎に複数のサブフィールド各々においてアドレス行程と、サスティン行程とを実行すると共に、前記サブフィールドのうちの少なくとも１のサブフィールドでは、前記アドレス行程に先立って、前記行電極対を構成する一方の行電極に対してリセットパルスを印加するリセット行程を実行し、第１の前記単位表示期間における前記リセット行程では、前記一方の行電極各々の内の１の行電極に対しては所定のピーク電位を有する第１のリセットパルスを印加することにより対向する前記放電セルにてリセット放電を生起せしめる一方、前記一方の行電極各々の内の他の行電極に対向する前記放電セルでは前記リセット放電を生起させない。
【００１１】
又、請求項１６記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間毎に複数のサブフィールド各々においてアドレス行程と、サスティン行程と、を実行すると共に、前記サブフィールドのうちの少なくとも１のサブフィールドでは、前記アドレス行程に先立って、前記行電極対を構成する一方の行電極に対してピーク電位を所定の第１のピーク電位又は前記第１のピーク電位よりも低電位となる第２のピーク電位とするリセット行程を実行し、前記リセット行程では、１単位表示期間当たり又は複数の単位表示期間当たりで、ピーク電位を前記第１のピーク電位とすべき前記一方の行電極の数と、前記第２のピーク電位とすべき前記一方の行電極の数と、を変更する。
【００１２】
又、請求項２６記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間毎に複数のサブフィールド各々において、アドレス行程と、サスティン行程と、を実行すると共に、前記サブフィールド各々の内の少なくとも１のサブフィールドでは、前記アドレス行程に先立って、前記行電極対を構成する一方の行電極に対してリセットパルスを印加するリセット行程を実行し、前記リセット行程では、前記一方の行電極各々の内の１の行電極には第１のリセットパルスを印加する一方、前記一方の行電極各々の内の他の行電極には前記第１のリセットパルスよりもそのピーク電位が小なる第２のリセットパルスを印加し、前記第１のリセットパルスは前記放電セルにおいて放電開始電圧値以上の電圧値からなり、前記第２のリセットパルスは前記放電開始電圧値未満の電圧値からなる。
【発明を実施するための最良の形態】
【００１３】
第１の単位表示期間におけるリセット行程では、ＰＤＰに形成されている複数の行電極対における一方の行電極各々の内の１の行電極に対しては所定のピーク電位を有する第１のリセットパルスを印加する一方、これら一方の行電極各々の内の他の行電極に対しては第１のリセットパルスよりも低いピーク電位を有する第２のリセットパルスを印加し、この第１の単位表示期間に後続する第２の単位表示期間におけるリセット行程では、上記一方の行電極各々の内の１の行電極及び他の行電極各々に対して第２のリセットパルスを印加する。
【００１４】
かかる駆動によれば、アドレス放電を確実に生起させ得る程度のプライミング粒子を確保しつつもリセット放電を生起させるべき放電セルの数を減らして暗コントラストを向上させることが可能となる。
【実施例１】
【００１５】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１６】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６から構成される。
【００１７】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ１〜Ｄｍ、横方向（水平方向）に夫々伸張して配列された行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ２）、（Ｙ３，Ｘ３）、・・・、（Ｙｎ，Ｘｎ）が夫々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。又、各列電極Ｄ１〜Ｄｍは、夫々隣接する３つの列電極Ｄ毎に表示上における１つの「列」を為す。尚、各「列」に含まれる３つの列電極Ｄは、夫々、赤色発光を担う列電極Ｄ、緑色発光を担う列電極Ｄ、及び青色発光を担う列電極Ｄからなる。例えば、列電極Ｄ１は赤色発光、列電極Ｄ２は緑色発光、列電極Ｄ３は青色発光を夫々担うものである。各表示ラインと列電極Ｄ１〜Ｄｍ各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、放電セルＰＣが形成されている。この際、各表示ライン上において、隣接する３つの列電極Ｄ（赤色発光を担う列電極Ｄ、緑色発光を担う列電極Ｄ、及び青色発光を担う列電極Ｄ）毎に１つの画素が形成される。
【００１８】
図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。尚、図２においては、夫々隣接する３つの列電極Ｄと、互いに隣接する２つの表示ラインとの各交叉部を抜粋して示すものである。又、図３は、図２のＶ−Ｖ線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ−Ｗ線におけるＰＤＰ５０の断面を示す図である。
【００１９】
図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。又、前面透明基板１０の背面側には、行電極対（Ｘ、Ｙ）とこの行電極対に隣接する行電極対（Ｘ、Ｙ）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。
【００２０】
誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、酸化マグネシウム層１３が形成されている。尚、酸化マグネシウム層１３は、電子線の照射によって励起されて波長２００〜３００ｎｍ内、特に２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う二次電子放出材としての酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）を含むものである。このＣＬ発光ＭｇＯ結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。ＣＬ発光ＭｇＯ結晶体の平均粒径は、２０００オングストローム以上（ＢＥＴ法による測定結果）である。 平均粒径が２０００オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きＣＬ発光のピーク波長（例えば、２３５ｎｍ付近、２３０〜２５０ｎｍ内）に対応したエネルギー準位を有するものが多く形成されることになる。また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したＣＬ発光のピーク波長に対応したエネルギー準位を有するものとなる。このようなＣＬ発光ＭｇＯ結晶体を、スプレー法や静電塗布法等によって、誘電体層１２の表面に付着させることにより酸化マグネシウム層１３が形成されている。尚、誘電体層１２の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にＣＬ発光ＭｇＯ結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。
【００２１】
前面透明基板１０と平行に配置された背面基板１４上には、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において、列電極Ｄの各々が行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において夫々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。更に、図２に示す如き梯子形状の隔壁１６がＰＤＰ５０の各表示ライン毎に形成されている。互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６により、夫々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む放電セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各放電セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、これらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。
【００２２】
尚、蛍光体層１７内には、例えば図５に示す如き形態にて、二次電子放出材としてのＭｇＯ結晶体（ＣＬ発光ＭｇＯ結晶体を含む）が含まれている。この際、少なくとも蛍光体層１７の表面上、すなわち放電空間Ｓと接する面上には、放電ガスと接触するようにＭｇＯ結晶体が蛍光体層１７から露出している。
【００２３】
各放電セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。又、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒが存在する。すなわち、２次元表示画面の横方向において互いに隣接する放電セルＰＣ各々の放電空間Ｓは、この隙間ｒを介して互いに連通している。
【００２４】
駆動制御回路５６は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路５６は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路５６は、上記ディザ加算画素データの上位４ビット分を、全ての輝度レベル範囲を１６階調にて表す４ビットの多階調化画素データＰＤＳとする。そして、駆動制御回路５６は、かかる多階調化画素データＰＤＳを図６に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。駆動制御回路５６は、かかる画素駆動データＧＤにおける第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４（後述する）の各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００２５】
更に、駆動制御回路５６は、図７に示す如き発光駆動シーケンスに従って上記構造を有するＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御回路５６は、図７に示す如き１フィールド又は１フレーム表示期間（以降、単位表示期間と称する）内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１Ｗ及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２Ｗ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷＤ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００２６】
パネルドライバは、駆動制御回路５６から供給された各種制御信号に応じて、各表示ライン毎、並びに各単位表示期間毎に、図８〜図１０に示されるが如き第１〜第３駆動パルス印加シーケンスＧＴＳ１〜ＧＴ３の内の１つを採用して、各種駆動パルスをＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに印加する。
【００２７】
例えば、パネルドライバは、図１１に示す如く、入力映像信号における連続する４つのフィールド又はフレーム毎に、その第１フィールドでは、奇数の表示ラインに対しては第２駆動パルス印加シーケンスＧＴＳ２（図９）、偶数の表示ラインに対しては第１駆動パルス印加シーケンスＧＴＳ１（図８）に従って、各種駆動パルスをＰＤＰ５０に印加する。又、次の第２フィールドでは、パネルドライバは、図１１に示すように全ての表示ラインに対して第３駆動パルス印加シーケンスＧＴＳ３（図１０）に従って、各種駆動パルスをＰＤＰ５０に印加する。又、その次の第３フィールドでは、パネルドライバは、奇数の表示ラインに対しては第１駆動パルス印加シーケンスＧＴＳ１（図８）、偶数の表示ラインに対しては第２駆動パルス印加シーケンスＧＴＳ２（図９）に従って、各種駆動パルスをＰＤＰ５０に印加する。そして、第４フィールドでは、パネルドライバは、全ての表示ラインに対して第３駆動パルス印加シーケンスＧＴＳ３（図１０）に従って、各種駆動パルスをＰＤＰ５０に印加する。パネルドライバは、図１１に示すように、上記第１〜第４フィールドの動作を周期的に繰り返し実行する。
【００２８】
以下に、図８〜図１０に示されるが如き第１〜第３駆動パルス印加シーケンスＧＴＳ１〜ＧＴ３に従ったパネルドライバ（Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５）による駆動パルスの印加動作について説明する。尚、図８〜図１０では、図７に示されるサブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１〜ＳＦ３、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示すものである。
【００２９】
[第１駆動パルス印加シーケンスＧＴＳ１]
図８に示す如く、先ず、先頭のサブフィールドＳＦ１の第１リセット行程Ｒ１では、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。そして、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ１Ｙ２を発生し、これを全ての行電極Ｙ１〜Ｙｎに印加する。尚、リセットパルスＲＰ１Ｙ２における負のピーク電位は、後述する負極性の書込走査パルスＳＰＷのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰＹ２のピーク電位を書込走査パルスＳＰＷのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、次の第１選択書込アドレス行程Ｗ１Ｗでのアドレス放電が不安定となるからである。尚、この間、Ｘ電極ドライバ５１は、全ての行電極Ｘ１〜Ｘｎを接地電位（０ボルト）に設定する。上述した如きリセットパルスＲＰ１Ｙ２の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において微弱なリセット放電が生起される。このリセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが、後述するサスティン行程Ｉにおいてサスティン放電が生起されない状態（以下、消灯モード状態と称する）に初期化される。尚、以降、かかるサスティン行程Ｉにおいてサスティン放電が生起される状態を、点灯モード状態と称する。
【００３０】
更に、かかるリセットパルスＲＰ１Ｙ２の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起される。この微弱な放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、次の第１選択書込アドレス行程Ｗ１Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００３１】
次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Ｗでは、Ｙ電極ドライバ５３が、図８に示す如き負極性のピーク電位を有するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、かかるベースパルスＢＰ−のピーク電位よりも低い負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、０ボルトの電圧を行電極Ｘ１〜Ｘｎ各々に印加する。更に、第１選択書込アドレス行程Ｗ１Ｗでは、アドレスドライバ５５が、サブフィールドＳＦ１に対応した画素駆動データビットＤＢの論理レベルに応じたパルス電圧を有する画素データパルスＤＰを生成する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットＤＢが供給された場合には正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットＤＢに応じて、低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記書込走査パルスＳＰＷと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。かかる選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第１リセット行程Ｒ１において初期化された消灯モードの状態を維持する。
【００３２】
次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図８に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ１〜Ｙｎに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間で放電が生起されるものの、行電極Ｘ及びＹ間には放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。尚、微小発光パルスＬＰの正極性ピーク電位は、後述するサブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷＤにおいて行電極Ｙに印加される正極性のベースパルスＢＰ＋のピーク電位と同一電位であり且つ後述するサブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて印加されるサスティンパルスＩＰのピーク電位よりも低い。これにより、Ｙ電極ドライバ５３では、上記微小発光パルスＬＰにおける正極性ピーク電位を生成する為の電源と、ベースパルスＢＰ＋における正極性ピーク電位を生成する為の電源とを共有化することが可能となる。
【００３３】
又、上記微小発光行程ＬＬにおいて、微小発光パルスＬＰの印加に応じて放電セルＰＣ内で生起される微小発光放電は、行電極Ｙ側を陽極、列電極Ｄ側を陰極として両電極間で生起される放電（以下、列側陰極放電と称する）である。更に、微小発光放電は、サスティンパルスＩＰよりもそのピーク電位が低い微小発光パルスＬＰによって生起された放電である為、後述するサスティン行程Ｉにおいて行電極Ｘ及びＹ間で生起されるサスティン放電よりもその放電に伴う発光輝度が低い。つまり、表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Ｗでは、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。
【００３４】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、微小発光パルスＬＰにおける正極性ピーク電位の状態からその電位が緩やかに上昇して所定の正極性ピーク電位に到る波形を有するリセットパルスＲＰ２Ｙ１を全ての行電極Ｙ１〜Ｙｎに印加する。この際、Ｙ電極ドライバ５３は、上記微小発光パルスＬＰにおける正極性ピーク電位に所定の正極性電位を重畳することにより、このリセットパルスＲＰ２Ｙ１の立ち上がり波形を生成するようにしている。尚、リセットパルスＲＰ２Ｙ１における立ち上がり波形は、後述するサスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかである。又、この間、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Ｙ１の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得る正極性ピーク電位を有するリセットパルスＲＰ２Ｘを全ての行電極Ｘ１〜Ｘｎ各々に印加する。ここで、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Ｘを印加する代わりに、全ての行電極Ｘ１〜Ｘｎを接地電位（０ボルト）に設定するようにしても良い。上記リセットパルスＲＰ２Ｙ１の印加に応じて、放電セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間で比較的強い第１リセット放電が生起される。すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。かかる第１リセット放電に伴い、次の第２選択書込アドレス行程Ｗ２Ｗにおいて選択書込アドレス放電を確実に生起させ得る量の荷電粒子が放電セルＰＣ内に形成される。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された放電セルＰＣ内では、上記リセットパルスＲＰ２Ｙ１の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【００３５】
サブフィールドＳＦ２の第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、図８に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位に到るパルス波形を有するリセットパルスＲＰ２Ｙ２を行電極Ｙ１〜Ｙｎに印加する。更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性のピーク電位を有するベースパルスＢＰ＋を行電極Ｘ１〜Ｘｎ各々に印加する。上述した如き、負極性のリセットパルスＲＰ２Ｙ２及び正極性のベースパルスＢＰ＋の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。かかる第２リセット放電に応じて、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ２Ｙ２の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、次の第２選択書込アドレス行程Ｗ２Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。ここで、リセットパルスＲＰ２Ｙ２の負極性ピーク電位及びベースパルスＢＰ＋の正極性ピーク電位は、行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、上記第１リセット放電に応じて行電極Ｘ及びＹ間で確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰ２Ｙ２における負極性ピーク電位は、書込走査パルスＳＰＷの負極性ピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ２Ｙ２のピーク電位を書込走査パルスＳＰＷの負極性ピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、以下の第２選択書込アドレス行程Ｗ２Ｗでのアドレス放電が不安定となるからである。
【００３６】
第２選択書込アドレス行程Ｗ２Ｗでは、Ｙ電極ドライバ５３が、図８に示す如き負極性のピーク電位を有するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、かかるベースパルスＢＰ−よりも低い負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、正極性のピーク電位を有するベースパルスＢＰ＋を行電極Ｘ１〜Ｘｎ各々に印加する。更に、第２選択書込アドレス行程Ｗ２Ｗでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ２に対応した画素駆動データビットＤＢの論理レベルに応じたピーク電位を有する画素データパルスＤＰを生成する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットＤＢが供給された場合には正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットＤＢに応じて、低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記書込走査パルスＳＰＷと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰＷが印加された後、行電極Ｘ及びＹ間にはベースパルスＢＰ−及びＢＰ＋に応じた電圧が印加されるが、この電圧は各放電セルＰＣの放電開始電圧よりも低い電圧に設定されている。よって、かかる電圧の印加だけでは放電セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ−及びＢＰ＋による電圧印加だけで、行電極Ｘ及びＹ間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第２リセット行程Ｒ２において初期化された消灯モードの状態を維持する。
【００３７】
次に、サブフィールドＳＦ２のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ１〜Ｙｎ各々に同時に印加する。この間、Ｘ電極ドライバ５１は、行電極Ｘ１〜Ｘｎを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。上記サスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、このサブフィールドＳＦ２の輝度重みに対応した１回分の表示発光が為される。又、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図８に示す如き時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ１〜Ｙｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷＤにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００３８】
次に、サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷＤでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するベースパルスＢＰ＋を行電極Ｙ１〜Ｙｎ各々に印加しつつ、図８に示す如き負極性のピーク電位を有する消去走査パルスＳＰＤを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。尚、前述したように、かかるベースパルスＢＰ＋における正極性ピーク電位は、上記微小発光行程ＬＬにおいて行電極Ｙに印加される微小発光パルスＬＰの正極性ピーク電位と同一電位を有し、この選択消去アドレス行程ＷＤの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止する為に印加される。又、選択消去アドレス行程ＷＤの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ１〜Ｘｎ各々を接地電位（０ボルト）に設定する。又、この選択消去アドレス行程ＷＤにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットＤＢをその論理レベルに応じたピーク電位を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットＤＢが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットＤＢが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰＤの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記消去走査パルスＳＰＤと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰＤと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００３９】
サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図８に示す如く、行電極Ｙ及びＸ交互に、そのサブフィールドの輝度重みに対応した回数分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｙ１〜Ｙｎ及びＸ１〜Ｘｎに印加する。かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。尚、各サスティン行程Ｉ内において繰り返し印加されるサスティンパルスＩＰの総数は偶数である。これにより、各サスティン行程Ｉ内において、先頭のサスティンパルスＩＰは行電極Ｘに印加され、最終のサスティンパルスＩＰは行電極Ｙに印加されることになる。よって、各サスティン行程Ｉの終了直後、サスティン放電の生起された放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。つまり、各放電セルＰＣ内の壁電荷形成状態は、第１リセット放電終了直後と同一となる。
【００４０】
そして、最終のサブフィールドＳＦ１４のサスティン行程Ｉの終了後、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ１〜Ｙｎに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００４１】
なお、図３に示す如き酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませたＰＤＰの様に、放電特性が良好なＰＤＰの場合、リセットパルスＲＰ２Ｙ１の正極性ピーク電位を、サスティンパルスＩＰの正極性ピーク電位以下としても第１リセット放電が正しく生起される場合もある。その様な場合は、リセットパルスＲＰ２Ｙ１の正極性ピーク電位を、サスティンパルスＩＰの正極性ピーク電位以下に設定する方が、暗コントラストが改善されるので好ましい。同様に、リセットパルスＲＰ２Ｙ２の負極性ピーク電位の絶対値が、サスティンパルスＩＰの正極性ピーク電位の絶対値以下としても、第２リセット放電が正しく生起される場合には、リセットパルスＲＰ２Ｙ２の負極性ピーク電位の絶対値を、サスティンパルスＩＰの正極性ピーク電位の絶対値以下に設定する方が好ましい。
【００４２】
[第２駆動パルス印加シーケンスＧＴＳ２]
図９に示される第２駆動パルス印加シーケンスＧＴＳ２では、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部において行電極Ｙ１〜Ｙｎ各々に印加すべきリセットパルスとして、図８に示すＲＰ２Ｙ１に代わりＲＰ２Ｙ１Ａを採用した点を除く他の動作は、図８に示されるものと同一である。
【００４３】
よって、以下に、図９に示される第２リセット行程Ｒ２の前半部でのリセットパルスＲＰ２Ｙ１Ａの印加動作のみを説明する。
【００４４】
図９において、第２リセット行程Ｒ２の前半部では、Ｘ電極ドライバ５１が、接地電位（０ボルト）の状態からその電位が緩やかに上昇して所定の正極性ピーク電位に到る波形を有するリセットパルスＲＰ２Ｘを全ての行電極Ｘ１〜Ｘｎ各々に印加する。リセットパルスＲＰ２Ｘは、第２リセット行程Ｒ２２の前半部において行電極Ｘ及びＹ間での放電を防止する為に印加されるものである。かかるリセットパルスＲＰ２Ｘが行電極Ｘ１〜Ｘｎ各々に印加されている間、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。更に、この間、Ｙ電極ドライバ５３は、接地電位（０ボルト）の状態からその電位が緩やかに上昇して所定の正極性ピーク電位に到る波形を有するリセットパルスＲＰ２Ｙ１Ａを行電極Ｙ１〜Ｙｎに印加する。リセットパルスＲＰ２Ｙ１Ａにおける立ち上がり波形はサスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかであり、その正極性ピーク電位は、第１駆動パルス印加シーケンスＧＴＳ１（図８に示す）の第２リセット行程Ｒ２で行電極Ｙに印加されるリセットパルスＲＰ２Ｙ１の正極性ピーク電位よりも低い。又、このリセットパルスＲＰ２Ｙ１Ａの正極性のピーク電位は、その電位印加によって行電極Ｙ及び列電極Ｄ間に生じる電圧が放電開始電圧よりも低くなるような電位に設定されている。よって、図９に示す如き第２駆動パルス印加シーケンスＧＴＳ２の第２リセット行程Ｒ２では、第１駆動パルス印加シーケンスＧＴＳ１の第２リセット行程Ｒ２とは異なり、行電極Ｘ及びＹ間のみならず、行電極Ｙ及び列電極Ｄ間でも一切、放電（リセット放電）は生起されない。
【００４５】
[第３駆動パルス印加シーケンスＧＴＳ３]
図１０に示される第３駆動パルス印加シーケンスＧＴＳ３では、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部でのパルス印加動作を除く他の動作は、図８に示されるものと同一である。
【００４６】
よって、以下に、図９に示される第２リセット行程Ｒ２の前半部でのパルス印加動作のみを説明する。
【００４７】
図１０において、第２リセット行程Ｒ２の前半部では、Ｘ電極ドライバ５１は、その電位が接地電位（０ボルト）の状態から時間経過に伴い徐々に上昇して正極性ピーク電位に到る波形を有するリセットパルスＲＰ２Ｘを全ての行電極Ｘ１〜Ｘｎ各々に印加する。このリセットパルスＲＰ２Ｘが行電極Ｘ１〜Ｘｎに印加されている間に亘り、Ｙ電極ドライバ５３は、前段の微小発光行程ＬＬにおいて全ての行電極Ｙ印加された微小発光パルスＬＰにおける正極性ピーク電位をそのまま行電極Ｙ１〜Ｙｎに印加しつづける。すなわち、第２リセット行程Ｒ２の前半部では、第１駆動パルス印加シーケンスＧＴＳ１及び第２駆動パルス印加シーケンスＧＴＳ２の第２リセット行程Ｒ２の場合とは異なり、リセットパルス（ＲＰ２Ｙ１、ＲＰ２Ｙ１Ａの印加が為されないのである。よって、第１駆動パルス印加シーケンスＧＴＳ１の場合と同様に、かかる微小発光行パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣでは微小発光放電が生起されるが、消灯モードに設定されている放電セルＰＣは放電しない。要するに、第３駆動パルス印加シーケンスＧＴＳ３における第２リセット行程Ｒ２の前半部では、第２駆動パルス印加シーケンスＧＴＳ２での第２リセット行程Ｒ２の前半部と同様にリセット放電は一切、生起されないのである。
【００４８】
本発明によるプラズマディスプレイ装置においては、以上の如き駆動（図７〜図１１）を、図６に示す１６通りの画素駆動データＧＤに基づいて実行することにより、各放電セルＰＣを１６階調の輝度レベルで発光させる。
【００４９】
先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図６に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。この第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。この第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「単位表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。従って、このような駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を図６に示す如き１６段階にて表すことが可能となるのである。この際、かかる駆動では、最も輝度��みが小なるサブフィールドＳＦ１において、表示画像に寄与する放電としてサスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極Ｄ及び行電極Ｙ間で生起される放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示（輝度レベル０）よりも１段階だけ高輝度を表す（第２階調）場合には、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第２階調においては、サブフィールドＳＦ１に後続するＳＦ２の第２リセット行程Ｒ２ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。尚、図６に示される駆動では、第４階調以降の各階調においてもサブフィールドＳＦ１において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベルα）である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第４階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【００５０】
ここで、図１に示すプラズマディスプレイ装置には、図３に示す如き酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませることにより、従来のＰＤＰに比して大幅に放電確率を高めると共に、放電遅れ時間の短縮及び放電の微弱化を実現したＰＤＰ５０が搭載されている。かかるＰＤＰ５０によれば、微弱化したリセット放電を確実に生起させることが可能となるので、表示画像には関与しないリセット放電に伴う発光を抑えて、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
【００５１】
図１２は、上述した如き酸化マグネシウム層１３及び蛍光体層１７各々の内の酸化マグネシウム層１３のみにＣＬ発光ＭｇＯ結晶体を含ませた構造を採用した、いわゆる従来のＰＤＰにおいて生起される列側陰極放電での放電強度の推移を表す図である。一方、図１３は、酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませた、ＰＤＰ５０において生起される列側陰極放電での放電強度の推移を表す図である。
【００５２】
図１２に示されるように、従来のＰＤＰによると、比較的強い列側陰極放電が１［ｍｓ］以上に亘って継続してしまうが、本発明によるＰＤＰ５０によると、図１３に示す如く列側陰極放電が約0.04［ｍｓ］以内に終息する。すなわち、従来のＰＤＰに比して列側陰極放電における放電遅れ時間を大幅に短縮できるのである。従って、ＰＤＰ５０の行電極Ｙ及び列電極Ｄ間で列側陰極放電を生起させると、行電極Ｙの電位がパルスのピーク電位に到る前にその放電が終息する。つまり、行電極及び列電極間に印加される電圧が低い段階で、列側陰極放電が終息することになるので、図１３に示す如く、その放電強度も図１２の場合よりも大幅に低下する。このように放電強度が極めて弱い列側陰極放電を上述した如きリセット放電として生起させることができるので、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。なお、蛍光体層１７に、ＣＬ発光ＭｇＯ結晶体を含まない酸化マグネシウムを含ませたＰＤＰにおいても、図１２と同様の、放電強度が強くなってしまう結果となった。
【００５３】
更に、ＰＤＰ５０として、酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませた構造を採用すると、各放電セルＰＣ内に残留する荷電粒子の量が少なくても確実に放電を生起させることが可能となる。これにより、荷電粒子を形成させる為に比較的強い放電となる第１リセット放電を生起させるべき機会（ＧＴＳ１の第２リセット行程Ｒ２）を少なくしても、その後の第２選択書込アドレス行程Ｗ２Ｗにおいて確実に選択書込アドレス放電を生起させることが可能となる。
【００５４】
そこで、図１に示すプラズマディスプレイ装置では、単位表示期間内において上記の如き第１リセット放電が為される第１駆動パルス印加シーケンスＧＴＳ１に従った駆動と、第１リセット放電を一切生起させることの無い第２又は第３駆動パルス印加シーケンスＧＴＳ２又はＧＴＳ３に従った駆動とを、単位表示期間毎に交互に実行するようにしている。例えば、図１１においては、第１及び第３フィールドでは第１リセット放電が為される第１駆動パルス印加シーケンスＧＴＳ１が採用され、第２及び第４フィールドでは第１リセット放電無しの第３駆動パルス印加シーケンスＧＴＳ３が採用される。更に、第１及び第３フィールド各々において第１駆動パルス印加シーケンスＧＴＳ１を採用するにあたり、第１フィールドでは奇数表示ライン群、第３フィールドでは偶数表示ライン群に対しては、夫々第１リセット放電無しの第２駆動パルス印加シーケンスＧＴＳ２に従った駆動を実行するようにしている。これにより、各放電セルＰＣを表示ライン毎にを眺めた場合、連続する３フィールドに１回の割合で第１リセット放電が生起されることになる。
【００５５】
よって、各フィールド毎に全表示ラインを対象として第１リセット放電を生起させる駆動を採用した場合に比して、単位時間あたりの第１リセット放電の頻度が低くなり、第１リセット放電に伴って視覚される発光輝度が低下して画面のコントラストが向上する。尚、図１１の如く第１フィールド（第３フィールド）では、奇数表示ライン群（偶数表示ライン群）に属する放電セルＰＣには第１リセット放電が生起されない。しかしながら、この際、偶数表示ライン群（奇数表示ライン群）に属する放電セルＰＣにおいて生起された第１リセット放電によって、奇数表示ライン群（偶数表示ライン群）に属する放電セルＰＣに対しても荷電粒子の補充が為される。
【００５６】
よって、上記の如き駆動によれば、アドレス放電の確率を低くすることなく、コントラストの向上を図ることが可能となる。
【００５７】
又、図１１に示すように、
第１フィールド：奇数表示ライン群のみ第１リセット放電無し
第２フィールド：全表示ラインで第１リセット放電無し
第３フィールド：偶数表示ライン群のみ第１リセット放電無し
第４フィールド：全表示ラインで第１リセット放電無し
なる駆動を周期的に繰り返し実行することにより、単に第１リセット放電無しのフィールドを複数フィールド毎に実行する場合と比べて、視聴者に第１リセット放電間引きによるフリッカを目立たなくすることができ、かつ暗コントラストの向上を図ることができる。
【００５８】
又、全表示ラインで第１リセット放電無しとなる第３駆動パルス印加シーケンスＧＴＳ３（図１０に示す）の第２リセット行程Ｒ２の前半部では、行電極Y各々にリセットパルスパルスが印加されない分だけ、微小発光パルスＬＰのパルス幅を拡張している。よって、サブフィールドＳＦ１において点灯モードの状態に設定された放電セルＰＣに対して、この微小発光パルスＬＰに応じて確実に上記微小発光放電を生起させることが可能となる。尚、かかるＳＦ１において消灯モードの状態に設定された放電セルＰＣについては、微小発光パルスＬＰの印加だけでは放電は生起されない。
【００５９】
又、サブフィールドＳＦ２の第２リセット行程Ｒ２において行電極Ｙに印加されるリセットパルスＲＰ２Ｙ１及びＲＰ２Ｙ１Ａを夫々生成するにあたり、Ｙ電極ドライバ５３は、リセットパルスＲＰ２Ｙ１Ａに、選択消去アドレス行程ＷＤにおいて印加すべきベースパルスＢＰ＋の正極性ピーク電位を重畳することによりリセットパルスＲＰ２Ｙ１を生成している。よって、Ｙ電極ドライバ５３は、リセットパルスＲＰ２Ｙ１Ａを生成する為のリセットパルス回路、及び生成されたリセットパルスＲＰ２Ｙ１ＡにベースパルスＢＰ＋の正極性ピーク電位を重畳させたものをリセットパルスＲＰ２Ｙ１として出力する回路によって、これらリセットパルスＲＰ２Ｙ１及びＲＰ２Ｙ１Ａを夫々生成することが可能となる。すなわち、リセットパルスＲＰ２Ｙ１及びＲＰ２Ｙ１Ａを夫々生成するにあたり、かかるリセットパルス回路を共有することが出来るので、その回路構成が簡略化される。
【００６０】
尚、図１１に示される実施例においては、第１フィールドでは奇数表示ライン群、第３フィールドでは偶数表示ライン群に夫々属する放電セルＰＣに対して第１リセット放電無しの駆動を実行するようにしているが、第１リセット放電無しの対象となる表示ライン群は、偶数及び奇数番目の配列単位に限定されるものではない。
【００６１】
例えば、図１４に示すように、夫々隣接する３つの表示ラインからなる表示ライン群毎に、その表示ライン群内において第１リセット放電有りの駆動対象となる表示ラインを以下の如く、各フィールド毎に切り替える駆動を周期的に繰り返し実行するようにしても良い。
【００６２】
第１フィールド：第（３・ｋ−２）番目の表示ラインのみ第１リセット放電有り
第２フィールド：第（３・ｋ−１）番目の表示ラインのみ第１リセット放電有り
第３フィールド：第（３・ｋ）番目の表示ラインのみ第１リセット放電有り
ｋ：１〜(ｎ/3)の整数
又、図１５に示すように、夫々隣接する２つの表示ラインからなる表示ライン群単位にて、その表示ライン群に属する表示ライン各々を第１リセット放電有りの駆動対象とするのか、或いは第１リセット放電無しの駆動対象とするのかを、以下の如く、各フィールド毎に切り替える駆動を周期的に繰り返し実行するようにしても良い。
【００６３】
第１フィールド：第(4・k-3)及び第(4・k-2)番目の表示ラインのみ第１リセット放電有り
第２フィールド：全表示ラインで第１リセット放電無し
第３フィールド：第(4・k-1)及び第(4・k)番目の表示ラインのみ第１リセット放電有り
第４フィールド：全表示ラインで第１リセット放電無し
ｋ：１〜(ｎ/4)の整数
上記の如き図１４又は図１５に示される駆動によれば、第１リセット放電の間引きに伴って生じるフリッカを目立たなくすることができる。更に、図１５に示される駆動によれば、以下の如き構造を有するＰＤＰが採用されていても、フリッカの発生を抑制させることが可能となる。つまり、行電極Ｘ及びＹの配列形態が［Ｘ−Ｙ−Ｙ−Ｘ−Ｘ−Ｙ−Ｙ−Ｘ］であり、且つ各放電セルＰＣ各々の放電空間Ｓに対して、行電極Ｘ及びＹが配列される位置が図１６に示すように画面垂直方向においてズレている構造を有するＰＤＰでは、隣接する表示ライン同士で、放電空間Ｓを介した行電極Ｙ及び列電極Ｄ間の対向面積に差異が生じる。よって、行電極Ｙ及び列電極Ｄ間で生起される第１リセット放電の放電強度は、互いに隣接する表示ライン同士で異なってくる。従って、このような構造を有するＰＤＰに対して、図１１に示す如き駆動を実行すると、奇数表示ラインと偶数表示ラインとで第１リセット放電に伴う発光輝度に差異が生じ、この輝度差が、特に暗い画像を表示している際にフリッカとして視覚されてしまうのである。しかしながら、図１１に代わり図１５に示す駆動を実行すれば、常に、互いに隣接する奇数表示ライン及び偶数表示ラインが共に、第１リセット放電有りの状態又は第１リセット放電無しの状態になるので、上述した如きフリッカが抑制される。
【００６４】
又、図１１及び図１５に示す実施例においては、全表示ラインに対して第１リセット放電無しの駆動を実施する（第２及び第３フィールド）にあたり、図１０に示す第３駆動パルス印加シーケンスＧＴＳ３を採用しているが、このＧＴＳ３に代わり図９に示す第２駆動パルス印加シーケンスＧＴＳ２を採用しても良い。
【００６５】
又、上記実施例においては、表示ライン単位で第１リセット放電有りの状態及び無しの状態を制御しているが、これを列単位で実施することも可能である。この際、第１リセット放電有りの駆動を実施する為の第１駆動パルス印加シーケンスＧＴＳ１として、図８に代わり図１７に示されるものを採用する。尚、図１７においては、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部で補助パルスＨＰを列電極Ｄに印加する点を除く他の印加動作は、図８に示されるものと同一であるので、以下に、かかる補助パルスＨＰの印加に応じて為される動作のみ説明する。
【００６６】
図１７に示される第１駆動パルス印加シーケンスＧＴＳ１の第２リセット行程Ｒ２の前半部では、アドレスドライバ５５が、リセットパルスＲＰ２Ｙ１と同一極性（正極性）のピーク電位を有する補助パルスＨＰを、このリセットパルスＲＰ２Ｙ１と同一のタイミングで列電極Ｄ１〜Ｄｍ各々に対して選択的に印加する。この際、補助パルスＨＰが印加されなかった列電極Ｄ上の電位は接地電位（０ボルト）のままである。よって、補助パルスＨＰが印加されなかった列電極Ｄ上の放電セルＰＣ内では、その行電極Ｙに印加されたリセットパルスＲＰ２Ｙ１に応じて第１リセット放電が生起される一方、補助パルスＨＰが印加された列電極Ｄ上の放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間の電圧は放電開始電圧未満となるので、第１リセット放電は生起されない。
【００６７】
このように、図１７に示される第１駆動パルス印加シーケンスＧＴＳ１を採用することにより、ＰＤＰ５０における列単位、つまり各色単位で第１リセット放電を更に間引くことが可能となるのである。例えば、駆動制御回路５６は、入力映像信号に基づき各フィールド毎に、隣接する３つの列からなる列群の、各列群上において、赤、緑、青、シアン、マゼンダ、又は黄色の純色を表示すべき画素が所定数よりも多く存在するか否かを判定する。このような純色を表示すべき画素が所定数よりも多く存在する「列群」が１フレーム内において存在する場合、駆動制御回路５６は、この１フレーム内から、該当「列群」上に存在する、該当純色を表示する際に黒表示となる放電セルＰＣに対応した「列」を検出し、この検出された「列」に属する列電極Ｄ各々に対して、正極性のピーク電位を有する補助パルスＨＰを印加させるべき制御信号をアドレスドライバ５３に供給する。かかる駆動によれば、発光不要な放電セルＰＣにおいて比較的放電強度の高い第１リセット放電が生起されないので、純色表示の色純度を増して表示することが可能となる。更に、黒表示が為される放電セルＰＣに対しては、そもそも点灯モードの状態に設定させるべき選択書込アドレス放電を生起させる必要がないので、この様な放電セルＰＣが多い列を対象として効率的にリセット間引きを行うことにより、純色表示時においてコントラストの向上を図るのである。
【００６８】
更に、蛍光体層１７の各発光色毎に、補助パルスＨＰを印加する列電極Ｄと、補助パルスＨＰを印加しない列電極Ｄとを設定してもよい。
【００６９】
例えば、黒表示時の輝度を下げつつも、プライミング粒子の不足を補いたい場合、赤色発光の放電セルＰＣ（以下、赤色セルと称する）、緑色発光の放電セルＰＣ（以下、緑色セルと称する）及び青色発光の放電セルＰＣ（以下、青色セルと称する）の内の、赤色セル及び緑色セルに対応した列電極Ｄだけに補助パルスＨＰを印加する。つまり、青色セルに対応した列電極Ｄに対しては補助パルスＨＰを印加しないのである。すなわち、一般的なＰＤＰの場合、青色セルは他の色の放電セルに比べて低い輝度で発光するので、このような他の放電セルに比べて低輝度の青色セルでのみ第１リセット放電を生起させることにより、黒表示時の輝度を低下させつつこの第１リセット放電によってプライミング粒子の不足を補うのである。
【００７０】
また、他の例として、配色に寄らない第１リセット放電の累積放電強度の均等化を図りたい場合を考える。その場合、赤色セル、緑色セル及び青色セルの内の赤色セル及び青色セルに対応した列電極Ｄに対して、補助パルスＨＰを印加するフィールド数を多めに設定する。ただし、緑色セルに対応した列電極Ｄに対しては、赤色セル及び青色セルに対応した列電極Ｄに比べて、補助パルスＨＰを印加しないフィールド数を多く設ける。つまり、緑色セルに対応した列電極Ｄに対しては、補助パルスＨＰを印加しないフィールドの出現頻度を、赤色セル及び緑色セルに対応した列電極Ｄに比して多くするのである。すなわち、一般的なＰＤＰの場合、緑色発光の放電セルは他の放電セルに比べて放電が生起しづらい傾向がある。よって、他の放電セルに比べて放電が生起しづらい緑色セルの第１リセット放電の発生頻度を増やすことにより、第１リセット放電の累積放電強度の均等化が図れることとなる。
【００７１】
更には、補助パルスＨＰのパルス幅を配色毎に変更してもよい。
【００７２】
例えば、青色セルに対応した列電極に対して印加する補助パルスＨＰのパルス幅を、その他の列電極に印加する補助パルスＨＰのパルス幅に比べて短くする。この場合、上記と同様に、黒表示時の輝度を低下させつつ第１リセット放電によりプライミング粒子の不足を補うことが可能となる。
【００７３】
また、緑色セルに対応した列電極に対して印加する補助パルスＨＰのパルス幅を、その他の列電極に印加する補助パルスＨＰのパルス幅に比べて短く設定したフィールドの出現頻度を増加させる。この場合も上記と同様に、第１リセット放電の累積放電強度の均等化が図れることとなる。
【００７４】
要するに、第１リセット放電による色味、輝度、発生プライミング粒子量の調整を、配色毎の補助パルスＨＰの印加の有無や、そのパルス幅を任意に設定することによって、調整することが可能となるのである。
【００７５】
又、上記実施例において、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部で全行電極Ｙに印加されるリセットパルスＲＰ２Ｙ１及びＲＰ２Ｙ１Ａの立ち上がり波形としては、図８及び図９に示されるが如き一定傾きのものに限定されるものではなく、例えば図１８（ａ）及び図１８（ｂ）に示す如き時間経過に伴い徐々に傾きが変化するものであっても良い。
【００７６】
又、図５に示す実施例では、ＰＤＰ５０の背面基板１４側に設けられている蛍光体層１７内にＭｇＯ結晶体を含ませるようにしているが、図１９に示されるように、蛍光体層１７の表面を覆うように二次電子放出材からなる二次電子放出層１８を設けるようにしても良い。この際、二次電子放出層１８としては、蛍光体層１７の表面上に、二次電子放出材からなる結晶（例えば、ＣＬ発光ＭｇＯ結晶体を含んだＭｇＯ結晶）を敷き詰めて形成するようにしてもよく、或いは二次電子放出材を薄膜成膜して形成させるようにしても良い。
【実施例２】
【００７７】
図２０は、本発明によるプラズマディスプレイパネルの駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【００７８】
尚、図２０に示されるプラズマディスプレイ装置は、駆動制御回路５６に代わり駆動制御回路５６０を採用し、黒表示面積検出回路５７を新たに設けた点を除く他の構成は、図１に示されるものと同一である。よって、以下に、黒表示面積検出回路５７及び駆動制御回路５６０の動作を中心にしてその動作を説明する。
【００７９】
黒表示面積検出回路５７は、入力映像信号に基づき、各フィールド（フレーム）毎の画像中に存在する黒表示部の面積を検出し、この面積を表す黒表示面積データＦＤを駆動制御回路５６０に供給する。
【００８０】
駆動制御回路５６０は、駆動制御回路５６と同様に、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施すことにより、全ての輝度レベル範囲を１６階調にて表す４ビットの多階調化画素データＰＤＳを生成する。次に、駆動制御回路５６０は、多階調化画素データＰＤＳを図６に示す如きデータ変換テーブルに従って画素駆動データＧＤに変換し、その第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４各々に対応させ、各ＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００８１】
そして、駆動制御回路５６０は、駆動制御回路５６と同様に、図７に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。この際、駆動制御回路５６０は、黒表示面積データＦＤによって示される黒表示部の面積が大なるほど、単位時間あたり（連続するＱ個のフィールド又はフレーム毎）に生起させるべき第１リセット放電の総数を減らすように、Ｙ電極ドライバ５３を制御する。
【００８２】
例えば、駆動制御回路５６０は、黒表示面積データＦＤによって示される黒表示部の面積が所定の面積Ｖ１よりも小なる場合には、以下の駆動パターン１に従った駆動を実施させるべくパネルドライバを制御する。又、黒表示面積データＦＤによって示される黒表示部の面積が上記面積Ｖ１よりも大であり且つ所定の面積Ｖ２よりも小である場合、駆動制御回路５６０は、以下の如き、駆動パターン１よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン２に従った駆動を実施させるべくパネルドライバを制御する。又、黒表示面積データＦＤによって示される黒表示部の面積が上記面積Ｖ２よりも大であり且つ所定の面積Ｖ３よりも小である場合、駆動制御回路５６０は、以下の如き、駆動パターン２よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン３に従った駆動を実施させるべくパネルドライバを制御する。又、黒表示面積データＦＤによって示される黒表示部の面積が上記面積Ｖ３よりも大である場合、駆動制御回路５６０は、以下の如き、駆動パターン３よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン４に従った駆動を実施させるべくパネルドライバを制御する。
【００８３】
駆動パターン１：全フィールド（フレーム）、全表示ラインでＧＴＳ１に従った                        駆動
駆動パターン２：図２１に示す如き４フィールド毎の駆動を繰り返し実行
駆動パターン３：図２２に示す如き２フィールド毎の駆動を繰り返し実行
駆動パターン４：図１１に示す如き４フィールド毎の駆動を繰り返し実行
すなわち、暗コントラストを高めると、特に、画面内に表示される画像中に存在する黒表示部の面積が大きいほど、視聴者によって感じられる画質向上の効果が高くなるので、黒表示面積が大きいほど、第１リセット放電の間引き数を多くしたのである。一方、黒表示面積が小となるほど、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Ｗにおいて選択書込アドレス放電を生起させるべき放電セルＰＣの数が多くなる。そこで、このような場合には、第１リセット放電の間引き数を少なくすることにより、プライミング粒子の形成量を増やして、選択書込アドレス放電を確実に生起させるのである。
【実施例３】
【００８４】
図２３は、本発明によるプラズマディスプレイパネルの駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【００８５】
尚、図２３に示されるプラズマディスプレイ装置は、駆動制御回路５６に代わり駆動制御回路５６１を採用し、輝度レベル検出回路５８を新たに設けた点を除く他の構成は、図１に示されるものと同一である。よって、以下に、輝度レベル検出回路５８及び駆動制御回路５６１の動作を中心にしてその動作を説明する。
【００８６】
輝度レベル検出回路５８は、入力映像信号に基づき、各フィールド（フレーム）毎にその画像全体の平均輝度レベルを検出し、この平均輝度レベルを示す平均輝度データＹＤを駆動制御回路５６１に供給する。
【００８７】
駆動制御回路５６１は、駆動制御回路５６と同様に、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施すことにより、全ての輝度レベル範囲を１６階調にて表す４ビットの多階調化画素データＰＤＳを生成する。次に、駆動制御回路５６１は、多階調化画素データＰＤＳを図６に示す如きデータ変換テーブルに従って画素駆動データＧＤに変換し、その第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４各々に対応させ、各ＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００８８】
そして、駆動制御回路５６１は、駆動制御回路５６と同様に、図７に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。この際、駆動制御回路５６１は、平均輝度データＹＤによって示される画像の平均輝度レベルが低いほど、単位時間あたり（連続するＱ個のフィールド又はフレーム毎）に生起させるべき第１リセット放電の総数を減らすように、Ｙ電極ドライバ５３を制御する。
【００８９】
例えば、駆動制御回路５６１は、平均輝度データＹＤによって示される画像の平均輝度レベルが所定の輝度Ｂ１よりも高い場合には、以下の駆動パターン１に従った駆動を実施させるべくパネルドライバを制御する。又、平均輝度データＹＤによって示される画像の平均輝度レベルが上記輝度Ｂ１よりも低く且つ所定の輝度Ｂ２よりも高い場合、駆動制御回路５６１は、以下の如き、駆動パターン１よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン２に従った駆動を実施させるべくパネルドライバを制御する。又、平均輝度データＹＤによって示される画像の平均輝度レベルが上記輝度Ｂ２よりも低く且つ所定の輝度Ｂ３よりも高い場合、駆動制御回路５６１は、以下の如き、駆動パターン２よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン３に従った駆動を実施させるべくパネルドライバを制御する。又、平均輝度データＹＤによって示される画像の平均輝度レベルが上記輝度Ｂ３よりも低い場合、駆動制御回路５６１は、以下の如き、駆動パターン３よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン４に従った駆動を実施させるべくパネルドライバを制御する。
【００９０】
駆動パターン１：全フィールド（フレーム）、全表示ラインでＧＴＳ１に従った                        駆動
駆動パターン２：図２１に示す如き４フィールド毎の駆動を繰り返し実行
駆動パターン３：図２２に示す如き２フィールド毎の駆動を繰り返し実行
駆動パターン４：図１１に示す如き４フィールド毎の駆動を繰り返し実行
すなわち、暗コントラストを高めると、特に、暗い画像を表示している場合ほど、視聴者によって感じられる画質向上の効果が高くなるので、画像全体の平均輝度レベルが低いほど、第１リセット放電の間引き数を多くしたのである。一方、画像全体の平均輝度レベルが高くなるほど、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Ｗにおいて選択書込アドレス放電を生起させるべき放電セルＰＣの数が多くなる。そこで、このような場合には、第１リセット放電の間引き数を少なくすることにより、プライミング粒子の形成量を増やして、選択書込アドレス放電を確実に生起させるのである。
【実施例４】
【００９１】
図２４は、本発明によるプラズマディスプレイパネルの駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【００９２】
尚、図２４に示されるプラズマディスプレイ装置は、駆動制御回路５６に代わり駆動制御回路５６２を採用し、外光センサ５９を新たに設けた点を除く他の構成は、図１に示されるものと同一である。よって、以下に、外光センサ５９及び駆動制御回路５６２の動作を中心にしてその動作を説明する。
【００９３】
外光センサ５９は、例えば図２５に示すように、プラズマディスプレイ装置本体の表示面５０Ａの周辺部、つまり画面枠５００の表面上に設置されている。外光センサ５９は、このプラズマディスプレイ装置が設置されている空間の明るさ（以下、外光照度と称する）を検出し、その外光照度を示す外光照度データＬＤを駆動成魚回路５６２に供給する。尚、外光照度には、このプラズマディスプレイ装置の画面から発せられる光の影響は含まれていないものとする。
【００９４】
駆動制御回路５６２は、駆動制御回路５６と同様に、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施すことにより、全ての輝度レベル範囲を１６階調にて表す４ビットの多階調化画素データＰＤＳを生成する。次に、駆動制御回路５６２は、多階調化画素データＰＤＳを図６に示す如きデータ変換テーブルに従って画素駆動データＧＤに変換し、その第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４各々に対応させ、各ＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００９５】
そして、駆動制御回路５６２は、駆動制御回路５６と同様に、図７に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。この際、駆動制御回路５６２は、外光照度データＬＤによって示される外光照度が低いほど、単位時間あたり（連続するＱ個のフィールド又はフレーム毎）に生起させるべき第１リセット放電の総数を減らすように、Ｙ電極ドライバ５３を制御する。
【００９６】
例えば、駆動制御回路５６２は、外光照度データＬＤによって示される外光照度が所定の照度Ｃ１よりも高い場合には、以下の駆動パターン１に従った駆動を実施させるべくパネルドライバを制御する。又、外光照度データＬＤによって示される外光照度が上記照度Ｃ１よりも低く且つ所定の照度Ｃ２よりも高い場合、駆動制御回路５６２は、以下の如き、駆動パターン１よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン２に従った駆動を実施させるべくパネルドライバを制御する。又、外光照度データＬＤによって示される外光照度が上記照度Ｃ２よりも低く且つ所定の照度Ｃ３よりも高い場合、駆動制御回路５６２は、以下の如き、駆動パターン２よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン３に従った駆動を実施させるべくパネルドライバを制御する。又、外光照度データＬＤによって示される外光照度が上記照度Ｃ３よりも低い場合、駆動制御回路５６２は、以下の如き、駆動パターン３よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン４に従った駆動を実施させるべくパネルドライバを制御する。
【００９７】
駆動パターン１：全フィールド（フレーム）、全表示ラインでＧＴＳ１に従った                        駆動
駆動パターン２：図２１に示す如き４フィールド毎の駆動を繰り返し実行
駆動パターン３：図２２に示す如き２フィールド毎の駆動を繰り返し実行
駆動パターン４：図１１に示す如き４フィールド毎の駆動を繰り返し実行
すなわち、暗コントラストを高めると、外光照度が低いほど、つまりプラズマディスプレイ装置周辺の明るさが暗いほど、視聴者によって感じられる画質向上の効果が高くなるので、この外光照度が低いほど、第１リセット放電の間引き数を多くしたのである。
【実施例５】
【００９８】
図２６は、本発明によるプラズマディスプレイパネルの駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【００９９】
尚、図２６に示されるプラズマディスプレイ装置は、駆動制御回路５６に代わり駆動制御回路５６３を採用し、書込アドレス放電量検出回路６０を新たに設けた点を除く他の構成は、図１に示されるものと同一である。よって、以下に、書込アドレス放電量検出回路６０及び駆動制御回路５６３の動作を中心にしてその動作を説明する。
【０１００】
書込アドレス放電量検出回路６０は、入力映像信号に基づき、図７に示されるサブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Ｗにおいて選択書込アドレス放電が生起されることになる放電セルＰＣの総数を書込アドレス放電量として検出し、この書込アドレス放電量を示す書込アドレス放電量データＡＤを駆動制御回路５６３に供給する。
【０１０１】
駆動制御回路５６３は、駆動制御回路５６と同様に、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施すことにより、全ての輝度レベル範囲を１６階調にて表す４ビットの多階調化画素データＰＤＳを生成する。次に、駆動制御回路５６３は、多階調化画素データＰＤＳを図６に示す如きデータ変換テーブルに従って画素駆動データＧＤに変換し、その第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４各々に対応させ、各ＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【０１０２】
そして、駆動制御回路５６３は、駆動制御回路５６と同様に、図７に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。この際、駆動制御回路５６３は、書込アドレス放電量データＡＤによって示される書込アドレス放電量が小さいほど、単位時間あたり（連続するＱ個のフィールド又はフレーム毎）に生起させるべき第１リセット放電の総数を減らすように、Ｙ電極ドライバ５３を制御する。
【０１０３】
例えば、駆動制御回路５６３は、書込アドレス放電量データＡＤによって示される書込アドレス放電量が所定の放電量Ｆ１よりも高い場合には、以下の駆動パターン１に従った駆動を実施させるべくパネルドライバを制御する。又、書込アドレス放電量データＡＤによって示される書込アドレス放電量が上記放電量Ｆ１よりも低く且つ所定の放電量Ｆ２よりも高い場合、駆動制御回路５６３は、以下の如き、駆動パターン１よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン２に従った駆動を実施させるべくパネルドライバを制御する。又、書込アドレス放電量データＡＤによって示される書込アドレス放電量が上記放電量Ｆ２よりも低く且つ所定の放電量Ｆ３よりも高い場合、駆動制御回路５６３は、以下の如き、駆動パターン２よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン３に従った駆動を実施させるべくパネルドライバを制御する。又、書込アドレス放電量データＡＤによって示される書込アドレス放電量が上記放電量Ｆ３よりも低い場合、駆動制御回路５６３は、以下の如き、駆動パターン３よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン４に従った駆動を実施させるべくパネルドライバを制御する。
【０１０４】
駆動パターン１：全フィールド（フレーム）、全表示ラインでＧＴＳ１に従った                        駆動
駆動パターン２：図２１に示す如き４フィールド毎の駆動を繰り返し実行
駆動パターン３：図２２に示す如き２フィールド毎の駆動を繰り返し実行
駆動パターン４：図１１に示す如き４フィールド毎の駆動を繰り返し実行
すなわち、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Ｗにおいて選択書込アドレス放電が生起されるべき放電セルＰＣの数が多いと、その放電に伴ってＰＤＰ５０に同時に流れ込む電流量が大となる。よって、この電流量の急激な増大に伴い、各列電極Ｄに印加される画素データパルスＤＰのパルス波形が変形してしまい、この選択書込アドレス放電が確実に生起されなくなる。そこで、選択書込アドレス放電が生起されるべき放電セルＰＣの数、つまり選択書込アドレス放電による負荷量が大きくなるほど、第１リセット放電の間引き数を少なくすることによりプライミング粒子の形成量を増やして、選択書込アドレス放電の安定化を図るようにしたのである。
【実施例６】
【０１０５】
図２７は、本発明によるプラズマディスプレイパネルの駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【０１０６】
尚、図２７に示されるプラズマディスプレイ装置は、駆動制御回路５６に代わり駆動制御回路５６４を採用し、累積使用時間タイマ６１を新たに設けた点を除く他の構成は、図１に示されるものと同一である。よって、以下に、累積使用時間タイマ６１及び駆動制御回路５６４の動作を中心にしてその動作を説明する。
【０１０７】
累積使用時間タイマ６１は、このプラズマディスプレイ装置における工場出荷後の最初の電源投入に応じて時間計測を開始し、電源遮断に応じて時間計測動作を一時停止する。この際、累積使用時間タイマ６１は、各電源遮断時点での経過時間を、次の電源投入時における初期値として内蔵レジスタ（図示せぬ）に記憶させる。つまり、累積使用時間タイマ６１は、次回の電源投入に応じて、この内蔵レジスタに記憶されている初期値から経過時間の計数を開始することにより、工場出荷後からの累積使用時間を計数するのである。この際、累積使用時間タイマ６１は、現時点での累積使用時間を表す累積使用時間データＳＤを駆動制御回路５６４に供給する。
【０１０８】
駆動制御回路５６４は、駆動制御回路５６と同様に、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施すことにより、全ての輝度レベル範囲を１６階調にて表す４ビットの多階調化画素データＰＤＳを生成する。次に、駆動制御回路５６４は、多階調化画素データＰＤＳを図６に示す如きデータ変換テーブルに従って画素駆動データＧＤに変換し、その第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４各々に対応させ、各ＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【０１０９】
そして、駆動制御回路５６４は、駆動制御回路５６と同様に、図７に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。この際、駆動制御回路５６４は、累積使用時間データＳＤによって示される累積使用時間が長くなるほど、単位時間あたり（連続するＱ個のフィールド又はフレーム毎）に生起させるべき第１リセット放電の総数を増やすように、Ｙ電極ドライバ５３を制御する。
【０１１０】
例えば、駆動制御回路５６４は、累積使用時間データＳＤによって示される累積使用時間が所定の期間Ｔ１よりも長い場合には、以下の駆動パターン１に従った駆動を実施させるべくパネルドライバを制御する。又、累積使用時間データＳＤによって示される累積使用時間が上記期間Ｔ１よりも短く且つ所定の期間Ｔ２よりも長い場合、駆動制御回路５６４は、以下の如き、駆動パターン１よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン２に従った駆動を実施させるべくパネルドライバを制御する。又、累積使用時間データＳＤによって示される累積使用時間が上記期間Ｔ２よりも短く且つ所定の期間Ｔ３よりも長い場合、駆動制御回路５６４は、以下の如き、駆動パターン２よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン３に従った駆動を実施させるべくパネルドライバを制御する。又、累積使用時間データＳＤによって示される累積使用時間が上記期間Ｔ３よりも短い場合、駆動制御回路５６４は、以下の如き、駆動パターン３よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン４に従った駆動を実施させるべくパネルドライバを制御する。
【０１１１】
駆動パターン１：全フィールド（フレーム）、全表示ラインでＧＴＳ１に従った                        駆動
駆動パターン２：図２１に示す如き４フィールド毎の駆動を繰り返し実行
駆動パターン３：図２２に示す如き２フィールド毎の駆動を繰り返し実行
駆動パターン４：図１１に示す如き４フィールド毎の駆動を繰り返し実行
すなわち、ＰＤＰ５０における累積使用時間が長くなるほど、パネルの放電特性が変化して、ＳＦ２の第２選択書込アドレス行程Ｗ２Ｗにおいて生起させるべき選択書込アドレス放電が不安定となり、書込みエラーが発生しやすくなる。そこで、かかる累積使用時間が長くなるほど、第１リセット放電の間引き数を少なくすることによりプライミング粒子の形成量を増やして、選択書込アドレス放電の安定化を図るようにしたのである。
【実施例７】
【０１１２】
図２８は、本発明によるプラズマディスプレイパネルの駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【０１１３】
尚、図２８に示されるプラズマディスプレイ装置は、駆動制御回路５６に代わり駆動制御回路５６５を採用し、温度センサ６２を新たに設けた点を除く他の構成は、図１に示されるものと同一である。よって、以下に、温度センサ６２及び駆動制御回路５６５の動作を中心にしてその動作を説明する。
【０１１４】
温度センサ６２は、ＰＤＰ５０の温度（例えば前面透明基板１０又は背面基板１４の温度）、或いはＰＤＰ５０周辺の温度を測定し、その測定された温度を示す温度データＫＤを駆動制御回路５６５に供給する。
【０１１５】
駆動制御回路５６５は、駆動制御回路５６と同様に、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施すことにより、全ての輝度レベル範囲を１６階調にて表す４ビットの多階調化画素データＰＤＳを生成する。次に、駆動制御回路５６５は、多階調化画素データＰＤＳを図６に示す如きデータ変換テーブルに従って画素駆動データＧＤに変換し、その第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４各々に対応させ、各ＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【０１１６】
そして、駆動制御回路５６５は、駆動制御回路５６と同様に、図７に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。この際、駆動制御回路５６５は、温度データＫＤによって示される温度の所定温度に対する変動幅、つまり温度差が大きくなるほど、単位時間あたり（連続するＱ個のフィールド又はフレーム毎）に生起させるべき第１リセット放電の総数を増やすように、Ｙ電極ドライバ５３を制御する。
【０１１７】
例えば、駆動制御回路５６５は、温度データＫＤによって示される温度の所定温度に対する温度差が所定の温度差Ｑ１よりも大なる場合には、以下の駆動パターン１に従った駆動を実施させるべくパネルドライバを制御する。又、温度データＫＤによって示される温度の所定温度に対する温度差が上記温度差Ｑ１よりも小であり且つ所定の温度差Ｑ２よりも大なる場合、駆動制御回路５６５は、以下の如き、駆動パターン１よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン２に従った駆動を実施させるべくパネルドライバを制御する。又、温度データＫＤによって示される温度の所定温度に対する温度差が上記温度差Ｑ２よりも小であり且つ所定の温度差Ｑ３よりも大なる場合、駆動制御回路５６５は、以下の如き、駆動パターン２よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン３に従った駆動を実施させるべくパネルドライバを制御する。又、温度データＫＤによって示される温度の所定温度に対する温度差が上記温度差Ｑ３よりも小なる場合、駆動制御回路５６５は、以下の如き、駆動パターン３よりも単位期間あたりの第１リセット放電の生起回数を少なくした駆動パターン４に従った駆動を実施させるべくパネルドライバを制御する。
【０１１８】
駆動パターン１：全フィールド（フレーム）、全表示ラインでＧＴＳ１に従った                        駆動
駆動パターン２：図２１に示す如き４フィールド毎の駆動を繰り返し実行
駆動パターン３：図２２に示す如き２フィールド毎の駆動を繰り返し実行
駆動パターン４：図１１に示す如き４フィールド毎の駆動を繰り返し実行
すなわち、ＰＤＰ５０の温度が変動すると、その温度変動に追従してパネルの放電特性が変化して、ＳＦ２の第２選択書込アドレス行程Ｗ２Ｗにおいて生起させるべき選択書込アドレス放電が不安定となり、書込みエラーが発生しやすくなる。そこで、かかる温度変動の幅（温度差）が大きくなるほど、第１リセット放電の間引き数を少なくすることによりプライミング粒子の形成量を増やして、選択書込アドレス放電の安定化を図るようにしたのである。
【実施例８】
【０１１９】
図２９は、本発明によるプラズマディスプレイパネルの駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【０１２０】
尚、図２９に示されるプラズマディスプレイ装置は、駆動制御回路５６に代わり駆動制御回路５６６を採用し、静止画動画判定回路６３を新たに設けた点を除く他の構成は、図１に示されるものと同一である。よって、以下に、静止画動画判定回路６３及び駆動制御回路５６６の動作を中心にしてその動作を説明する。
【０１２１】
静止画動画判定回路６３は、入力映像信号における互いに連続したフィールド各々に基づき、この入力映像信号によって表される画像が静止画像及び動画像のいずれであるかを判定し、その判定結果を表す静止画動画判定データＭＤを駆動制御回路５６６に供給する。
【０１２２】
駆動制御回路５６６は、駆動制御回路５６と同様に、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施すことにより、全ての輝度レベル範囲を１６階調にて表す４ビットの多階調化画素データＰＤＳを生成する。次に、駆動制御回路５６６は、多階調化画素データＰＤＳを図６に示す如きデータ変換テーブルに従って画素駆動データＧＤに変換し、その第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４各々に対応させ、各ＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【０１２３】
そして、駆動制御回路５６６は、駆動制御回路５６と同様に、図７に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。この際、駆動制御回路５６６は、静止画動画判定データＭＤによって、入力映像信号の画像形態が静止画であると判定された場合には動画であると判定された場合に比して、単位時間あたり（連続するＱ個のフィールド又はフレーム毎）に生起させるべき第１リセット放電の総数を減らすように、Ｙ電極ドライバ５３を制御する。
【０１２４】
例えば、駆動制御回路５６６は、静止画動画判定データＭＤに基づき入力映像信号の画像形態が静止画であると判定された場合、全フィールド及び全表示ラインに亘り第１リセット放電を一切生起させることのない第２駆動パルス印加シーケンスＧＴＳ２（図９に示す）又は第３駆動パルス印加シーケンスＧＴＳ３（図１０に示す）に従ってパネルドライバを制御する。一方、入力映像信号が動画であると判定された場合には、駆動制御回路５６６は、図１１、図１４、図１５、図２１又は図２２に示す如き駆動を実施させるべくパネルドライバを制御する。尚、入力映像信号の画像形態が静止画であると判定された場合には、動画であると判定された場合に比して、単位時間あたりに生起させるべき第１リセット放電の総数が少なくなるのであれば、図１１、図１４、図１５、図２１又は図２２の内から１の駆動を実施するようにしても良い。
【０１２５】
すなわち、静止画表示の場合、黒表示を担う放電セルＰＣは次のフィールドでもそのまま黒表示を担うことになる為、この放電セルＰＣはＳＦ２の第２選択書込アドレス行程Ｗ２Ｗで選択書込アドレス放電を生起させる必要がない。一方、非黒表示を担う放電セルＰＣは直前のフィールドでサスティン放電が生起されている為、プライミング粒子が比較的多く存在する状態にあり、選択書込アドレス放電が確実に生起される。このような場合、全放電セルＰＣで第１リセット放電を生起させていなくても、選択書込アドレス放電が生起されるべき放電セルＰＣにはプライミング粒子が比較的多く残留しているので、第１リセット放電を省略しても選択書込アドレス放電を確実に生起させることができる。よって、このような場合に、全放電セルＰＣに対して一切、第１リセット放電を生起させないようにして、更なる暗コントラスト向上を図るのである。
【図面の簡単な説明】
【０１２６】
【図１】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図２】表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。
【図３】図２に示されるＶ−Ｖ線上での断面を示す図である。
【図４】図２に示されるＷ−Ｗ線上での断面を示す図である。
【図５】蛍光体層１７内に含まれるＭｇＯ結晶体を模式的に表す図である。
【図６】各階調毎の発光パターンを示す図である。
【図７】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図８】図７に示される発光駆動シーケンスに従ってＰＤＰ５０に印加する際の第１駆動パルス印加シーケンスＧＴＳ１を示す図である。
【図９】図７に示される発光駆動シーケンスに従ってＰＤＰ５０に印加する際の第２駆動パルス印加シーケンスＧＴＳ２を示す図である。
【図１０】図７に示される発光駆動シーケンスに従ってＰＤＰ５０に印加する際の第３駆動パルス印加シーケンスＧＴＳ３を示す図である。
【図１１】４フィールド周期による各表示ライン毎の駆動形態の一例を示す図である。
【図１２】酸化マグネシウム層１３のみにＣＬ発光ＭｇＯ結晶体を含ませた従来のＰＤＰにおける放電強度の推移を表す図である。
【図１３】酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませたＰＤＰ５０における放電強度の推移を表す図である。
【図１４】３フィールド周期による各表示ライン毎の駆動形態の一例を示す図である。
【図１５】４フィールド周期による各表示ライン毎の駆動形態の他の一例を示す図である。
【図１６】図１５に示される駆動形態を採用した場合に最適なＰＤＰの構造を表す図である。
【図１７】第１駆動パルス印加シーケンスＧＴＳ１の変形例を示す図である。
【図１８】リセットパルスＲＰ２Ｙ１、ＲＰ２Ｙ１Ａの他の波形を表す図である。
【図１９】蛍光体層１７の表面に二次電子放出層１８を重ねて構築させた場合の形態を模式的に表す図である。
【図２０】本発明の実施例２によるプラズマディスプレイ装置の概略構成を示す図である。
【図２１】４フィールド周期による各表示ライン毎の駆動形態の他の一例を示す図である。
【図２２】２フィールド周期による各表示ライン毎の駆動形態の一例を示す図である。
【図２３】本発明の実施例３によるプラズマディスプレイ装置の概略構成を示す図である。
【図２４】本発明の実施例４によるプラズマディスプレイ装置の概略構成を示す図である。
【図２５】図２４に示される外光センサ５９の配置位置の一例を示す図である。
【図２６】本発明の実施例５によるプラズマディスプレイ装置の概略構成を示す図である。
【図２７】本発明の実施例６によるプラズマディスプレイ装置の概略構成を示す図である。
【図２８】本発明の実施例７によるプラズマディスプレイ装置の概略構成を示す図である。
【図２９】本発明の実施例８によるプラズマディスプレイ装置の概略構成を示す図である。
【主要部分の符号の説明】
【０１２７】
１３    酸化マグネシウム層
１７    蛍光体層
５０    ＰＤＰ
５１    Ｘ電極ドライバ
５３    Ｙ電極ドライバ
５５    アドレスドライバ  
５６    駆動制御回路
【図１】
2009210727.tif 000003
【図２】
2009210727.tif 000004
【図３】
2009210727.tif 000005
【図４】
2009210727.tif 000006
【図５】
2009210727.tif 000007
【図６】
2009210727.tif 000008
【図７】
2009210727.tif 000009
【図８】
2009210727.tif 000010
【図９】
2009210727.tif 000011
【図１０】
2009210727.tif 000012
【図１１】
2009210727.tif 000013
【図１２】
2009210727.tif 000014
【図１３】
2009210727.tif 000015
【図１４】
2009210727.tif 000016
【図１５】
2009210727.tif 000017
【図１６】
2009210727.tif 000018
【図１７】
2009210727.tif 000019
【図１８】
2009210727.tif 000020
【図１９】
2009210727.tif 000021
【図２０】
2009210727.tif 000022
【図２１】
2009210727.tif 000023
【図２２】
2009210727.tif 000024
【図２３】
2009210727.tif 000025
【図２４】
2009210727.tif 000026
【図２５】
2009210727.tif 000027
【図２６】
2009210727.tif 000028
【図２７】
2009210727.tif 000029
【図２８】
2009210727.tif 000030
【図２９】
2009210727.tif 000031