(57)【要約】【課題】監視制御情報転送方法及び監視制御情報転送システムに関し、配線数を減少し、制御実行と監視情報の収集を同時に実施可能にし、監視情報収集のボトルネックを解消する。【解決手段】制御ボード１−１のラッピング／デラッピング処理部１−１３で、データ読み出し又はデータ書き込みの要求信号を、複数のデータ情報を格納し得るラッピングプロトコルフレームでラッピングし、該ラッピングプロトコルフレームをシリアル信号変換器１−１１でシリアル信号に変換して配下ボードに転送する。配下ボード１−２では、シリアル信号変換器１−２１でシリアル信号をパラレル信号に変換し、ラッピング／デラッピング処理部１−２２でデラピングし、データ読み出しの要求信号に対して、レジスタ１４−２２の読み出しデータをラッピングプロトコルフレームでラッピングし、シリアル信号変換器１−２１でシリアル信号に変換して制御ボード１−１に転送する。【選択図】図１
2009187433.tif 000002
【特許請求の範囲】
【請求項１】
配下ボードから監視制御情報を収集し、該配下ボードに制御情報を送出する制御ボードにおいて、アドレス情報を含むデータ読み出し又はデータ書き込みの要求信号を、少なくとも送信先ボード及び送信元ボードの識別情報を含み、複数のデータ情報を格納し得るラッピングプロトコルフレームでラッピングし、該ラッピングプロトコルフレームをシリアル信号に変換して送信先配下ボードに転送するステップと、
前記配下ボードにおいて、前記ラッピングプロトコルフレームでラッピングされた前記要求信号をデラピングし、データ読み出しの要求信号に対して、読み出しデータを前記ラッピングプロトコルフレームでラッピングし、該ラッピングプロトコルフレームをシリアル信号に変換して前記制御ボードに転送するステップと、
を含む監視制御情報転送方法。
【請求項２】
制御ボードからの制御情報を配下ボードに転送し、配下ボードからの監視制御情報を制御ボードに転送する監視制御情報転送システムにおいて、
前記制御ボードに、アドレス情報を含むデータ読み出し又はデータ書き込みの要求信号を、少なくとも送信先ボード及び送信元ボードの識別情報を含み、複数のデータ情報を格納し得るラッピングプロトコルフレームでラッピングし、該ラッピングプロトコルフレームをシリアル信号に変換して送信先配下ボードに転送する手段を備え、
前記配下ボードに、前記ラッピングプロトコルフレームでラッピングされた前記要求信号をデラピングし、データ読み出しの要求信号に対して、読み出しデータを前記ラッピングプロトコルフレームでラッピングし、該ラッピングプロトコルフレームをシリアル信号に変換して前記制御ボードに転送する手段を備えた監視制御情報転送システム。
【請求項３】
前記配下ボードに、自律的に監視情報を前記ラッピングプロトコルフレームでラッピングし、該ラッピングプロトコルフレームをシリアル信号に変換して前記制御ボードに転送する手段を備えた請求項２に記載の監視制御情報転送システム。
【請求項４】
前記配下ボードから前記制御ボードに転送する監視制御情報の伝送帯域を、シリアル信号変換器のインターフェースの信号線の割り当て本数によって、制御情報と監視情報とに分けて割り当てたことを特徴とする請求項２に記載の監視制御情報転送システム。
【請求項５】
前記配下ボードにおいて、前記デラピングした要求信号を複数のデバイスで巡回させて分配する手段を備え、各デバイスは、該要求信号に含まれるアドレス情報を基に、該要求信号を取り込む手段を備えたことを特徴とする請求項２に記載の監視制御情報転送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、監視制御情報転送方法及び監視制御情報転送システムに関し、制御ボードに実装された中央処理装置（ＣＰＵ）からその配下ボードに実装された各デバイスの監視及び制御を行うための監視制御情報転送方法及び監視制御情報転送システムに関する。
【背景技術】
【０００２】
制御ボードに実装された中央処理装置（ＣＰＵ）からその配下ボードに実装された各デバイスの監視及び制御を行う場合、各デバイスからの監視情報の収集、並びに各デバイスへの制御実行要求の送出及び各デバイスからの応答の受領を、監視制御バスを介して行うことになる。
【０００３】
従来の監視制御情報転送システムの構成例を図１４に示す。同図に示すように、制御ボード１４−１とその配下ボード１４−２とをパラレルバス１４−３で接続し、制御ボード１４−１には、中央処理装置（ＣＰＵ）１４−１２とパラレルバス１４−３との接続を制御するバスコントローラ（バスマスター）１４−１１を具備し、配下ボード１４−２には、各種データを保持するレジスタ１４−２２とパラレルバス１４−３との接続を制御するレジスタアクセスコントローラ（バススレーブ）１４−２１を具備していた。
【０００４】
ここで、バスコントローラ（バスマスター）１４−１１は、レジスタアクセスコントローラ（バススレーブ）１４−２１に対して、パラレルバス１４−３を介したデータ転送を能動的に開始する機能部であり、レジスタアクセスコントローラ（バススレーブ）１４−２１は、バスコントローラ（バスマスター）１４−１１からのデータ転送要求に対して、パラレルバス１４−３を介したデータ転送を受動的に開始する機能部である。
【０００５】
従来の監視制御情報転送システムは、該システムが適用される装置全体にパラレルの監視制御バス１４−３を張り巡らせる構成となっていた。また図１５に示すように、配下ボード１４−２の内部には、複数のデバイス１５−１，１５−２が搭載され、配下ボード１４−２内のそれぞれのデバイス１５−１，１５−２に対してもパラレルの監視制御バス１５−３を張り巡らせる構成となっていた。
【０００６】
図１６に従来のパラレルバスによるデータ転送の動作を示す。制御ボード１４−１と配下ボード１４−２との間は、図１６（ａ）に示すように、アドレスストローブ信号線ＸＡＤＳ、データストローブ信号線ＸＤＳ、読み出し／書き込み信号線ＲＸＷ、アドレス信号線ＡＤ、データ信号線ＤＴにより接続され、書き込みサイクルでは、同図（ｂ）に示すように、図示省略のバス調停部によるバスアクセス許可を得た後、読み出し／書き込み信号線Ｇ＿ＲＸＷをローレベル（書き込みを示す）にし、アドレス信号線Ｇ＿Ａ、データ信号線Ｇ＿Ｄにそれぞれ書き込みアドレス及び書き込みデータを送出し、アドレスストローブ信号線ＸＡＤＳ及びデータストローブ信号線ＸＤＳをローレベルすることにより、アドレス信号線に送出されたアドレスで指定される配下ボード１４−２の領域に、データ信号線に送出されたデータ情報を書き込む。
【０００７】
読み出しサイクルでは、図１６（ｃ）に示すように、図示省略のバス調停部によるバスアクセス許可を得た後、読み出し／書き込み信号線Ｇ＿ＲＸＷをハイレベル（読み出しを示す）にし、アドレス信号線Ｇ＿Ａに読み出しアドレスを送出し、アドレスストローブ信号線ＸＡＤＳ及びデータストローブ信号線ＸＤＳをローレベルすることにより、アドレス信号線に送出されたアドレスで指定される配下ボード１４−２の領域からデータ情報を読み出し、該データ情報をデータ信号線Ｇ＿Ｄデータ信号線に送出し、制御ボード１４−１は、該データ情報をデータ信号線Ｇ＿Ｄから受信して読み出しデータを受け取る。
【０００８】
一方、従来の監視制御情報転送システムにおいて図１７に示すように、各配下ボード１４−２の間を、８ｂ１０ｂ符号等を用いてパラレル信号をシリアル信号にまたその逆に変換するＳｅｒＤｅｓ１７−１を配して接続し、その主信号を高速シリアル伝送する機能が具備されている。ＳｅｒＤｅｓとは、ＳｅｒｉａｌｉｚｅｒとＤｅｓｅｒｉａｌｉｚｅｒとを合わせた語の略で、シリアル信号とパラレル信号の相互変換を行う機能を有し、特に高速シリアル伝送線による高速インターフェースとして用いられる。
【０００９】
先行技術文献として下記の特許文献１には、データバスの帯域を効率良く使用するデータバス回路として、データ転送を行う複数のデバイスの中からデータバスの使用を許可するデバイスを決定するバス調停回路を備え、該バス調停回路は、データバスのバス幅を複数に分割し、分割されたバス毎に使用を許可するデバイスを決定するデータバス回路について記載されている。
【特許文献１】特開平１１−１８４８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の監視制御情報転送システムは、制御ボード１４−１のバスマスタコントローラ１４−１１が全ての配下ボード１４−２のレジスタアクセスコントローラ１４−２１に対するアクセス制御を行い、バスマスターが１つのシンプルな構成である。しかし、従来の監視制御情報転送システムでは、制御ボード１４−１から各配下ボード１４−２に対してリアルタイム性が要求される制御を実行しながら、大量の監視（モニタ）情報を収集しようとする場合、以下のような解決すべき課題があった。
【００１１】
（１）制御ボード１４−１と各配下ボード１４−２とを接続するパラレルバスの監視制御バス１４−３を、装置全体に張り巡らせる形態となるため配線数が多くなり、また、各配線間の長さの差による遅延差が生じ、レジスタアクセスのレイテンシ（待ち時間）を小さくすることが困難となる。
（２）バスマスターとバススレーブ間の１対１のバスアクセスとなるため、制御実行と監視（モニタ）情報の収集とを同時に実施することができず、そのため、それらの処理の実施に当たってバスアクセスの調停処理が必要となる。
（３）複数のバススレーブからの監視（モニタ）情報の同時通知が不可能なため、監視制御バス１４−３のデータ転送速度が監視（モニタ）情報収集のボトルネックとなる。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、この監視制御情報転送は、配下ボードから監視制御情報を収集し、該配下ボードに制御情報を送出する制御ボードにおいて、アドレス情報を含むデータ読み出し又はデータ書き込みの要求信号を、少なくとも送信先ボード及び送信元ボードの識別情報を含み、複数のデータ情報を格納し得るラッピングプロトコルフレームでラッピングし、該ラッピングプロトコルフレームをシリアル信号に変換して送信先配下ボードに転送し、前記配下ボードにおいて、前記ラッピングプロトコルフレームでラッピングされた前記要求信号をデラピングし、データ読み出しの要求信号に対して、読み出しデータを前記ラッピングプロトコルフレームでラッピングし、該ラッピングプロトコルフレームをシリアル信号に変換して前記制御ボードに転送することを要件とする。
【発明の効果】
【００１３】
本発明によれば、シリアル伝送線でボード間の監視制御情報を転送することにより、装置内の配線数を減少させ、また、各配線間の長さの差による遅延差がなく、レジスタアクセスのレイテンシ（待ち時間）を小さくすることができる。
【００１４】
また、制御ボードと各配下ボードとをシリアル伝送線により１対多で接続することができ、リアルタイム性が要求される制御を実行しながら、大量のモニタ情報を収集することが可能になる。
【００１５】
また、複数の配下ボードからの監視（モニタ）情報を制御ボードに同時に通知することが可能なため、監視制御バスのデータ転送速度による監視（モニタ）情報収集のボトルネックを解消することができる。
【００１６】
また、ラッピングプロトコルフレームには、複数のアドレスにアクセスして複数のデータの読み出し又は書き込みを行うデータ転送の要求及びその応答を、１つのラッピングプロトコルフレームで行うことができるため、ラッピング／デラッピング処理のオーバーヘッドを軽減することができる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明による監視制御情報転送システムの構成例を示す。本発明による監視制御情報転送システムは、図１７に示す従来の配下ボードに具備されているシリアル信号変換器（ＳｅｒＤｅｓ）を介して、制御ボードと各配下ボードとの間で制御情報及び監視（モニタ）情報を送受することができるよう、制御ボードの中央処理装置（ＣＰＵ）及び配下ボードのレジスタアクセスコントローラのパラレル信号を、論理的なプロトコルによるフレームでラッピングし、制御ボードと各配下ボードとの間で高速シリアル伝送によるレジスタアクセスを実現する。
【００１８】
そのため、図１に示すように、制御ボード１−１と各配下ボード１−２とを、それぞれシリアル信号変換器（ＳｅｒＤｅｓ）１−１１，１−２１を介して高速シリアル伝送線１−３で接続し、制御ボード１−１の中央処理装置（ＣＰＵ）内に、従来のパラレル信号による監視制御情報転送データを論理的なプロトコルフレームでラッピングし、かつ、逆に該プロトコルフレームから従来の監視制御情報転送データを取り出すラッピング／デラッピング処理部１−１３を備える。
【００１９】
一方、配下ボード１−２内には、従来のレジスタアクセスコントローラ１４−２１から出力される監視制御情報転送データを、同様の論理的なプロトコルフレームでラッピングし、かつ、逆に該プロトコルフレームから従来の監視制御情報転送データを取り出すラッピング／デラッピング処理部１−２２を備える。
【００２０】
制御ボード１−１には、シリアル信号変換器（ＳｅｒＤｅｓ）１−１１とラッピング／デラッピング処理部１−１３との間にはラッピングデータを一時的に蓄えるバッファ１−１２が備えられ、該バッファ１−１２は、シリアル信号変換器（ＳｅｒＤｅｓ）１−１１の送信先配下ボードに対応したポートにラッピングデータを出力する。
【００２１】
また、配下ボードには、前記ラッピング／デラッピング処理部１−２２は、前記シリアル信号変換器（ＳｅｒＤｅｓ）１−２１とレジスタアクセスコントローラ１４−２１との間に備えられる。
【００２２】
図２に本発明によるラッピングプロトコルフレームの具体例を示す。図２の（ａ）は連続したアドレスにアクセスしてデータの読み出し又は書き込みを行うためのラッピングプロトコルフレームを示し、図２の（ｂ）はランダムに複数のアドレスにアクセスしてデータの読み出し又は書き込みを行うためのラッピングプロトコルフレームを示している。
【００２３】
図２の（ａ）及び（ｂ）に示すラッピングプロトコルフレームは、コマンドを識別するための識別番号であるシリアルナンバと、送信先のボードの識別番号を表すデスティネイションＩＤと、送信元のボードの識別番号を表すソースＩＤと、読み出し又は書き込み何れの要求であるかを表すリード／ライト情報と、ランダムに複数のアドレスにアクセスする場合の読み出し又は書き込みの繰り返し回数を表すレペティション情報と、連続アドレスにアクセスする場合のデータ長を表すデータレングス情報と、連続アドレスにアクセスする場合の先頭アドレスを表すスタートアドレス情報を格納する領域を有する。
【００２４】
なお、レペティション情報の“０ｘ００”は、連続アドレスのアクセスであることを示すものとする。また、データレングス情報は、レペティション情報が“０ｘ００”以外のときは、無視する（Ｄｏｎ’t  Ｃａｒｅ）ものとする。また、スタートアドレス情報も、レペティション情報が“０ｘ００”以外のときは、無視する（Ｄｏｎ’t  Ｃａｒｅ）ものとする。
【００２５】
更に、レジスタアクセスに対する結果処理を表すリザルト情報を格納する領域を有し、該リザルト情報として、例えば、“０ｘ００”はＯＫ、“０ｘ０１”はパリティエラー、“０ｘ０２”はスタートアドレスが自ボードの領域以外で或ることを示すインバリッドアドレス、“０ｘ０３”はスタートアドレスにデータ長を加えたアドレスが自ボードの領域以外で或ることを示すインバリッドデータレングスを表すものとすることができる。
【００２６】
連続アドレスアクセスのラッピングプロトコルフレームには、連続して読み出し又は書き込みを行う複数のデータを格納するリード／ライトデータ領域を有し、ランダムアドレスアクセスのラッピングプロトコルフレームには、読み出し又は書き込みを行うアドレスとそのアドレスの読み出し又は書き込みデータとを組にして格納するリード／ライトアドレス及びリード／ライトデータの格納領域を有する。
【００２７】
図２に示すラッピングプロトコルフレームには、複数のアドレスにアクセスして複数のデータの読み出し又は書き込みを行うデータ転送の要求及びその応答を、１つのラッピングプロトコルフレームで行うことができるため、ラッピング／デラッピング処理のオーバーヘッドを軽減することができる。
【００２８】
上述したラッピングプロトコルフレームの共通パラメータの詳細を図３の表に示し、図２の（ａ）連続アドレスアクセスのラッピングプロトコルフレームの各パラメータの詳細を図４（ａ）に、図２の（ｂ）ランダムアドレスアクセスのラッピングプロトコルフレームの各パラメータの詳細を図４（ｂ）に表にして示している。
【００２９】
図５は、シリアル信号変換器（ＳｅｒＤｅｓ）を用いた高速シリアル伝送の帯域を、情報量に応じて制御情報と監視（モニタ）情報とに分けて割り当てた構成例を示している。同図に示すように、配下ボード１−２において、シリアル信号変換器（ＳｅｒＤｅｓ）１−２１に入力する１６本の信号線のうち、４本を制御情報用に割り当て、残りの１２本を監視（モニタ）情報用に割り当てる。
【００３０】
そして、制御ボード１−１では、シリアル信号変換器（ＳｅｒＤｅｓ）１−１１から受信した配下ボード１−２からの監視制御情報のうち、４本分の信号線の制御情報を制御バッファ５−１１で受領し、残りの１２本の信号線の監視（モニタ）情報をモニタバッファ５−１２により受領する。
【００３１】
更に、配下ボードでは、監視（モニタ）情報の通知を自律的に行うモニタ通知部５−２３を設け、モニタ通知部５−２３は、監視（モニタ）情報を格納したモニタレジスタ５−２４から監視（モニタ）情報を自律的に読み出してラッピング処理部５−２２に送出する。
【００３２】
ラッピング処理部５−２２は、モニタ通知部５−２３から送出される信号線１２本分の監視（モニタ）情報を、前述のラッピングプロトコルフレームでラッピングし、シリアル信号変換器（ＳｅｒＤｅｓ）１−２１に送出する。
【００３３】
このように、各配下ボード１−２から制御ボード１−１に対して監視（モニタ）情報の通知を自律的に行い、かつ、他の配下ボードと同時に制御ボード１−１に監視（モニタ）情報の通知を行うことが可能であるため、監視（モニタ）情報収集処理のボトルネックが解消される。
【００３４】
また、シリアル信号変換器（ＳｅｒＤｅｓ）を用いて制御ボードと各配下ボードとの間で直接シリアル転送を行うことにより、面倒なバスアクセス調停処理も不要となる。なお、制御ボード１−１内において、制御バッファ５−１１及びモニタバッファ５−１２と中央処理装置（ＣＰＵ）１−１３とを接続するパラレルバス５−１３は、制御ボード内１−１の極短い配線長となるため、同期インターフェース等を用いてレイテンシを小さくすることが可能である。
【００３５】
また、前述のラッピングプロトコルフレームでパラレル信号のラッピング処理とその逆のデラッピング処理を行うことにより、シリアル信号変換器（ＳｅｒＤｅｓ）を用いた高速シリアル伝送だけでなく、図６に示す低速シリアル伝送も可能である。図６の構成例は、図１に示したシリアル信号変換器（ＳｅｒＤｅｓ）１−１１，１−２１を除去し、制御ボード１−１のバッファ１−１２と、各配下ボード１−２のラッピング／デラッピング処理部１−２２とを、低速シリアル伝送線で接続したものである。
【００３６】
図６に示す低速シリアル伝送による構成例では、低速シリアル伝送線６−１を複数の配下ボード１−２で共通のシリアルバスとして使用しているため、他の配下ボード１−２からの送出データの回り込みを防ぐために、各配下ボード１−２のラッピング／デラッピング処理部１−２２には、低速シリアル伝送線６−１へのデータ非送出時に、出力端をハイインピーダンスにするバッファ増幅器６−２を設け、データ送出時にのみ該バッファ増幅器６−２を有効に機能させるイネーブル信号を与える。
【００３７】
図６に示すような低速シリアル伝送による構成では、ＳｅｒＤｅｓ等のシリアル変換器を必要とせず、また、配線も少なくすむため、シリアル変換器や高速シリアル伝送線に障害が発生した場合の予備的な代替手段として容易に適用することができる。
【００３８】
各配下ボード内の接続構成例を図７及び図８に示す。図７は配下ボード内の接続構成を放射状の接続構成とし、図８はリング状の接続構成とした構成例を示している。図７の構成例では、配下ボード１−２内の複数のデバイス７−２（＃１,＃２，＃３・・・）に対して、ラッピング／デラッピング処理部１−２２からの信号及びラッピング／デラッピング処理部１−２２への信号を分配し選択する分配／選択部７−１を備える。
【００３９】
分配／選択部７−１は、ラッピング／デラッピング処理部１−２２でデラピングされた読み出し／書き込み要求信号に含まれるアドレス情報に従って、複数のデバイス７−２（＃１,＃２，＃３・・・）のうちの１つを選択して、該読み出し／書き込み要求信号を分配する。
【００４０】
図８の構成例では、配下ボード１−２内において、複数のデバイス８−１（＃１,＃２，＃３・・・）をリング状に接続し、ラッピング／デラッピング処理部１−２２からの信号及びラッピング／デラッピング処理部１−２２への信号を、複数のデバイス８−１（＃１,＃２，＃３・・・）で巡回転送するようにしたものである。
【００４１】
各デバイス８−１（＃１,＃２，＃３・・・）内のレジスタアクセスコントローラは、１アドレス毎のレジスタアクセスを行う単純なもので、例として図９に示すデバイス内プロトコルフレームを巡回転送することにより、各デバイス８−１（＃１,＃２，＃３・・・）でレジスタアクセスを繰り返す。
【００４２】
図９のデバイス内プロトコルフレームは、読み出し又は書き込みの何れであるかを表すＲ／Ｗ情報、応答有りか又は応答無しかを表すレスポンス情報、読み出し又は書き込みアドレスを表すリード／ライトアドレス情報、読み出し又は書き込みデータを表すリード／ライトデータ情報を格納する。
【００４３】
書き込み時には、該当デバイスのレジスタアクセスコントローラが、ライトデータ値をレジスタへ書き込みを行う。読み出し時には、該当デバイスのレジスタアクセスコントローラが、レスポンス情報として‘１’を書き込む。レスポンス情報に‘１’が書き込まれたデバイス内プロトコルフレームを受け取ったレジスタアクセスコントローラは、何も処理することなく、該デバイス内プロトコルフレームをそのまま次の巡回先に転送する。
【００４４】
図８の複数のデバイス８−１（＃１,＃２，＃３・・・）をリング状に接続した構成例は、図７に示した構成例に比べて、配下ボード内の配線数を削減することができ、また、分配／選択部７−１が不要となる。
【実施例】
【００４５】
以下に本発明の監視制御情報転送システムを適用した実施例を示す。図１０は制御ボードの実施例を示す。同図に示すように、監視制御を行う操作端末（パーソナルコンピュータ）１０−１の画面上で制御番号及び監視制御のパラメータを選択し、制御実行のボタンを押下すると、図１１（ａ）に示す制御実行要求信号がＴＣＰ／ＩＰプロトコルより制御ボードに到着する。
【００４６】
操作端末（パーソナルコンピュータ）１０−１の監視制御アプリケーションソフトウェアは、監視制御の各パラメータで指示される監視制御情報を読み出す又は書き込むアドレスを認識しておらず、操作端末（パーソナルコンピュータ）１０−１から送出される制御実行要求信号には、監視制御情報を読み出す又は書き込むアドレス情報を含んでいない。
【００４７】
上記制御実行要求信号は、制御ボードの信号分析部１０−２で分析され、制御番号が取得される。ボード毎の要求作成部１０−４は、この制御番号を元にアドレステーブル１０−３を参照することで、各パラメータの監視制御情報の配下ボード及びその格納アドレスを認識する。アドレステーブル１０−３は、図１１（ｂ）に示すように、制御番号とそのパラメータ番号対応に配下ボードの識別番号及びその格納アドレスを格納している。
【００４８】
ボード毎の要求作成部１０−４は、制御番号に対するアドレス情報を取得してボード毎の制御実行要求信号を作成する。このボード毎の制御実行要求信号は、ラッピング処理部１０−５により、図２〜図４に示したラッピングプロトコルフレームでラッピングする。
【００４９】
この際に、ランダムアドレスアクセスの読み出し又は書き込みのラッピングプロトコルフレームを使用することで、連続しない複数アドレスのアクセスでも一度にアクセスすることができる。ラッピングプロトコルフレームでラッピングされた制御実行要求信号は、一旦、バッファ１０−６に蓄積し、ボード毎のポート選択部１０−７により、送信先ボードＩＤを基にシリアル信号変換器（ＳｅｒＤｅｓ）１０−８のポートを選択して入力され、シリアル信号変換器（ＳｅｒＤｅｓ）１０−８によりシリアル信号に変換されて配下ボードに送信される。
【００５０】
配下ボードの実施例として図８に示す構成例を用いることができる。図８において、ラッピング／デラッピング処理部１−２２は、ラッピングプロトコルフレームをデラッピングし、図９のデバイス内プロトコルフレームを作成する。ラッピングプロトコルフレームは、複数アドレス分のアクセスを含むが、図９のデバイス内プロトコルフレームは、１アドレス分のアクセスである。この１アドレス分のデバイス内プロトコルフレームを、複数アドレス分、各デバイス８−１（＃１,＃２，＃３・・・）に巡回転送して、複数アドレスのアクセスを行う。
【００５１】
図８のレジスタアクセスコントローラは、図９のデバイス内プロトコルフレームを受信し、自身が該当アドレスである場合はレジスタアクセスを行い、デバイス内プロトコルフレームのレスポンス情報に‘１’を書き込み、次段のレジスタアクセスコントローラに、該デバイス内プロトコルフレームを渡す。それにより、次段のレジスタアクセスコントローラは、レスポンス情報を見て‘１’が書き込まれていれば、該デバイス内プロトコルフレームをそのまま次段に転送する。
【００５２】
図８のラッピング／デラッピング処理部１−２２は、全アドレスへのアクセスが完了したとき、図２のラッピングプロトコルフレームで応答信号をラッピングして、制御ボードに応答信号を返す。図２のラッピングプロトコルフレームでは、要求信号と応答信号のフォーマットは同一であるため、配下ボードにおけるラッピングは、要求時の信号を保存しておき、レジスタアクセスの結果を挿入する処理となる。
【００５３】
配下ボードからラッピングプロトコルフレームでラッピングされ、シリアル信号で伝送された応答信号は、図１０の制御ボードにおいて、シリアル信号変換器（ＳｅｒＤｅｓ）１０−８でパラレル信号に変換され、ボード毎のポート選択部１０−７で１つのポートが選択され、バッファ１０−６に一旦蓄積された後、デラッピング処理部１０−９でラッピングプロトコルフレームが開かれ、応答信号が取り出され、該応答信号を応答作成部１０−１０に渡す。
【００５４】
応答作成部１０−１０は、複数の配下ボードからの応答信号を基に、レジスタアクセスの結果のメッセージを作成し、該レジスタアクセスの結果のメッセージを含む応答を操作端末（パーソナルコンピュータ）１０−１に送信する。
【００５５】
図１２は高速シリアル伝送の伝送帯域を、制御情報用と監視（モニタ）情報用とに分ける構成例の詳細説明図である。図５で説明した構成例と同様に、制御ボード側及び配下ボード側のシリアル信号変換器（ＳｅｒＤｅｓ）のインターフェースは、１６本のパラレル信号線を有し、そのうちの４本を制御情報用に、１２本を監視（モニタ）情報用の信号線に使用することにより、監視（モニタ）情報用により多くの伝送帯域を割り当てることができる。図１２の右側に帯域割り当ての詳細図を示している。シリアル信号変換器（ＳｅｒＤｅｓ）間の高速シリアル伝送線として、ギガビット／ｓｅｃクラスの高速伝送路を使用することができる。
【００５６】
図１３は高速シリアル伝送と低速シリアル伝送とを使い分ける実施例を示す。マザーボード上に高速シリアル伝送線と低速シリアル伝送線とを配備する。高速シリアル伝送は８ｂ１０ｂのエンコード／デコード機能を有し、高速バックプレーン（ギガビット／ｓｅｃクラス）を伝送するシリアル信号変換器（ＳｅｒＤｅｓ）を使用する。
【００５７】
低速シリアル伝送は、シリアル信号変換器（ＳｅｒＤｅｓ）を用いることなく、バッファメモリの同時書き込みと逐次読み出しによりパラレル信号からシリアル信号に変換するＰ／Ｓ変換器と、バッファメモリの逐次書き込みと同時読み出しによりシリアル信号からパラレル信号に変換するＳ／Ｐ変換器とを具備することにより実現することができる。
【００５８】
図１３（ａ）に示すように、データ送信側から高速伝送データと低速伝送データとを併行して送信し、データ受信側では、高速伝送データと低速伝送データとを受信し、そのうちの一方を選択部１３−１で選択して受信する。低速シリアル伝送は、上記のとおりシリアル信号変換器（ＳｅｒＤｅｓ）を用いることなく、簡易に低コストで実現することができる。
【００５９】
図１３の（ｂ）は低速シリアル伝送により、複数のアドレスアクセスにより複数のデータＤａｔａＮ〜Ｄａｔａ０を転送した動作例を示している。同図に示すように、ローレベルのスタートフラグの後、連続アドレスアクセスのラッピングプロトコルフレーム又はランダムアドレスアクセスのラッピングプロトコルフレームを送信し、複数のデータＤａｔａＮ〜Ｄａｔａ０を転送することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明による監視制御情報転送システムの構成例を示す図である。
【図２】本発明によるラッピングプロトコルフレームの具体例を示す図である。
【図３】ラッピングプロトコルフレームの共通パラメータの詳細を示す図である。
【図４】連続アドレスアクセス及びランダムアドレスアクセスのラッピングプロトコルフレームの各パラメータの詳細を示す図である。
【図５】高速シリアル伝送の帯域を制御実行用と監視（モニタ）情報収集用とに分けた構成例を示す図である。
【図６】低速シリアル伝送を行う構成例を示す図である。
【図７】配下ボード内の接続構成例を示す図である。
【図８】配下ボード内の接続構成例を示す図である。
【図９】デバイス内プロトコルフレームを示す図である。
【図１０】制御ボードの実施例を示す図である。
【図１１】操作端末から送信される制御実行要求信号の例を示す図である。
【図１２】高速シリアル伝送の伝送帯域を、制御情報用と監視（モニタ）情報用とに分ける構成例の詳細説明図である。
【図１３】高速シリアル伝送と低速シリアル伝送とを使い分ける実施例を示す図である。
【図１４】従来の監視制御情報転送システムの構成例を示す図である。
【図１５】配下ボードの内に複数のデバイスが搭載された従来の監視制御バス構成を示す図である。
【図１６】従来のパラレルバスによるデータ転送の動作を示す図である。
【図１７】ＳｅｒＤｅｓを具備した従来の監視制御情報転送システムを示す図である。
【符号の説明】
【００６１】
１−１  制御ボード
１−１１  シリアル信号変換器（ＳｅｒＤｅｓ）
１−１２  バッファ
１−１３  ラッピング／デラッピング処理部
１−２  配下ボード
１−２１シリアル信号変換器（ＳｅｒＤｅｓ）
１−２２  ラッピング／デラッピング処理部
１−３  高速シリアル伝送線
１４−２１  レジスタアクセスコントローラ
１４−２２  レジスタ
【図１】
2009187433.tif 000003
【図２】
2009187433.tif 000004
【図３】
2009187433.tif 000005
【図４】
2009187433.tif 000006
【図５】
2009187433.tif 000007
【図６】
2009187433.tif 000008
【図７】
2009187433.tif 000009
【図８】
2009187433.tif 000010
【図９】
2009187433.tif 000011
【図１０】
2009187433.tif 000012
【図１１】
2009187433.tif 000013
【図１２】
2009187433.tif 000014
【図１３】
2009187433.tif 000015
【図１４】
2009187433.tif 000016
【図１５】
2009187433.tif 000017
【図１６】
2009187433.tif 000018
【図１７】
2009187433.tif 000019