(57)【要約】【課題】所望の通信方式のプロトコル開発を早期に行なうことができる無線機エミュレータおよびこれを用いた無線試験システムを実現することにある。【解決手段】被試験対象と無線通信を行なう無線機エミュレータに改良を加えたものである。本装置は、無線通信方式に対応したプログラムを格納する記憶部と、所望の論理回路にプログラミング可能な信号処理回路と、記憶部からプログラムを読み出して信号処理回路をプログラミングすると共に、信号処理回路に被試験対象と通信するデータの変調または復調の少なくとも一方を行なわせる実行部とを設けたことを特徴とするものである。【選択図】図１
2009065487.tif 000002
【特許請求の範囲】
【請求項１】
被試験対象と無線通信を行なう無線機エミュレータにおいて、
無線通信方式に対応したプログラムを格納する記憶部と、
所望の論理回路にプログラミング可能な信号処理回路と、
前記記憶部からプログラムを読み出して前記信号処理回路をプログラミングすると共に、前記信号処理回路に前記被試験対象と通信するデータの変調または復調の少なくとも一方を行なわせる実行部と
を有することを特徴とする無線機エミュレータ。
【請求項２】
実行部は、
前記信号処理回路をプログラミングするプログラミング手段と、
前記信号処理回路に授受するデータの伝送路符号化処理または伝送路複号化処理の少なくとも一方を行なうデータ処理手段と
を有することを特徴とする請求項１記載の無線機エミュレータ。
【請求項３】
前記信号処理回路からのデータをアナログ信号に変換するＤＡ変換器と、
このＤＡ変換器のアナログ信号をＲＦ信号に変換して前記被試験対象に送信する高周波部と
を設けたことを特徴とする請求項１または２記載の無線機エミュレータ。
【請求項４】
前記被試験対象からＲＦ信号を受信してアナログベースバンド信号に変換する高周波部と、
この高周波部からのアナログベースバンド信号をディジタル信号に変換し前記信号処理回路に出力するＡＤ変換器と
を設けたことを特徴とする請求項１〜３のいずれかに記載の無線機エミュレータ。
【請求項５】
信号処理回路は、ＦＰＧＡであることを特徴とする請求項１〜４のいずれかに記載の無線機エミュレータ。
【請求項６】
被試験対象と無線通信を行なって試験を行なう無線試験システムにおいて、
レイヤ２を含む上位レイヤのデータをシミュレーションするシミュレーション部と、
レイヤ２とレイヤ１間のデータ変換を行なって、前記シミュレーション部とレイヤ２のデータで通信し、前記被試験対象とレイヤ１のデータで通信する請求項１〜５のいずれかに記載の無線機エミュレータと
を設けたことを特徴とする無線試験システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験対象と無線通信（送信または受信の少なくとも一方の通信）を行なう無線機エミュレータおよびこの無線機エミュレータを用いた無線試験システムに関し、詳しくは、所望の通信方式のプロトコル開発を早期に行なうことができる無線機エミュレータおよびこれを用いた無線試験システムに関するものである。
【背景技術】
【０００２】
移動端末（携帯電話機や携帯情報端末等）、この移動端末と無線通信する基地局等からなる移動体通信システムは、様々な通信方式、規格（例えば、ＰＤＣ（Personal Digital Cellular）、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）等）が存在している。そして現在も新たな無線通信の方式や規格が次々に研究、開発され、標準化に向けて提案され、規格化されている。
【０００３】
また、ＯＳＩ参照モデルでは、レイヤ１から順に物理層、データリンク層、ネットワーク層、トランスポート層、セッション層、プレゼンテーション層、アプリケーション層が存在するが、各レイヤそれぞれでも通信方式ごとの様々なプロトコルが存在する。
【０００４】
例えば、レイヤ２のデータリンク層は、物理層へのアクセス制御機能をもつＲＬＣ（Radio Link Control）サブレイヤと、データの送達確認や再送機能を持つＭＡＣ（Medium Access control）サブレイヤとの２つのサブレイヤで構成される等、レイヤ２以上でのプロトコルの多機能化、複雑化が進んでいる。
【０００５】
従来、物理層よりも上位のレイヤ（レイヤ２〜レイヤ４またはレイヤ５）でのプロトコル開発では、実際の移動端末、基地局を用いて開発することは困難なので、擬似基地局、擬似移動端末、移動局試験装置、プロトコルアナライザ等を用いている（例えば、特許文献１、２参照）。
【０００６】
レイヤ２よりも上位のレイヤやレイヤ間でのプロトコル開発では、自レイヤよりも上位レイヤまたは下位レイヤとでデータの授受を行なえばよく、レイヤ間で授受するデータはメモリ上に記憶させた電子データに過ぎずパソコン上で容易にシミュレーションし、プロトコル開発を行なうことができる。
【０００７】
もちろん物理層に関しても、プロトコル開発の当初の段階ではシミュレーション上で試験を行なうことはできるが、特に無線通信の場合、耐フェージング性等の特性評価が必要であり、実際に空間を介して無線通信を行なわせ、試験を行なう必要がある。従って、どのレイヤのプロトコル開発であっても、最終的には実際に無線通信を行なう必要がある。
【０００８】
ところで物理層は、１階層上のレイヤ２のデータリンク層からのデータの内容についてはなんら変更することなく、基地局等と通信するための所定の通信方式に変換する。例えば、誤り検出符号の付加、インターリーブ処理、拡散、コード多重化等を行なう。また物理層は、符号化、複号化等を行なうための電子回路、アンテナ等のハードウェアを必要とする。
【０００９】
【特許文献１】特開２００４−１１２１６３号公報
【特許文献２】特開２００５−２４４６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
新しい通信方式の開発では、仕様の一部が度々変更される。そして、プロトコル開発者は、各仕様それぞれに対してプロトコル開発を行なって試験をする必要がある。
【００１１】
試験の内容によってはシミュレーション上で容易に行なうことができるが、最終的な試験では物理層を含む試作機を実際に試作して試験を行なう必要がある。また、上位レイヤ（レイヤ２〜レイヤ７）の変更によって下位のレイヤにも影響を及ぼす場合もあり、各仕様ごとに専用の物理層を試作する必要がある。
【００１２】
しかしながら、レイヤ２〜レイヤ７の上位レイヤはソフトウェア上でデータを生成できるが、物理層は実際の電子機器・電子回路、アンテナ等のハードウェアを含むため、プロトコル開発者が自ら物理層を試作することは困難であり、そのため、上位レイヤでのプロトコル開発を早期に行なうことが難しいという問題があった。
【００１３】
また、従来の擬似移動端末、擬似基地局等は、レイヤ１〜レイヤ４またはレイヤ５までの全てをまとめた一つの製品であり所定の通信方式に特化して製造され、プロトコル開発者に提供される。そのため、プロトコル開発者が新たな通信方式に沿ってプロトコル開発をしたとしても、従来のような所定の通信方式に特化した装置では新たな通信方式の試験を行なうことが非常に困難であり、上位レイヤでのプロトコル開発を早期に行なうことが難しいという問題があった。
【００１４】
また、全レイヤでなく、複数のレイヤ（例えば、レイヤ１〜レイヤ３）を一つのユニットとしたものも製品化されているが、例えば、レイヤ４のプロトコル開発を行なったとしても、１階層下のレイヤ３の変更が難しく、結局、上位レイヤの開発を行なうことが困難であるという問題があった。もちろん、ユニット化されたレイヤ２、レイヤ３に関してはプロトコル開発者がユニット内の回路変更を行なえず、上位レイヤでのプロトコル開発を早期に開発することが難しいという問題が有った。
【００１５】
このように、シミュレーション上での試験は終了したとしても、実際に空間を介しての無線通信の最終的な試験では、物理層を含む試作器が完成するまで試験をすることができず、特に、複数種類の通信方式の試験を行なう場合、各通信方式ごとに特化させた物理層を含む試作器の試作を複数個行なう必要があり、上位レイヤでのプロトコル開発を早期に行なうことが難しいという問題があった。
【００１６】
そこで本発明の目的は、所望の通信方式のプロトコル開発を早期に行なうことができる無線機エミュレータおよびこれを用いた無線試験システムを実現することにある。
【課題を解決するための手段】
【００１７】
請求項１記載の発明は、
被試験対象と無線通信を行なう無線機エミュレータにおいて、
無線通信方式に対応したプログラムを格納する記憶部と、
所望の論理回路にプログラミング可能な信号処理回路と、
前記記憶部からプログラムを読み出して前記信号処理回路をプログラミングすると共に、前記信号処理回路に前記被試験対象と通信するデータの変調または復調の少なくとも一方を行なわせる実行部と
を有することを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
実行部は、
前記信号処理回路をプログラミングするプログラミング手段と、
前記信号処理回路に授受するデータの伝送路符号化処理または伝送路複号化処理の少なくとも一方を行なうデータ処理手段と
を有することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記信号処理回路からのデータをアナログ信号に変換するＤＡ変換器と、
このＤＡ変換器のアナログ信号をＲＦ信号に変換して前記被試験対象に送信する高周波部と
を設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
前記被試験対象からＲＦ信号を受信してアナログベースバンド信号に変換する高周波部と、
この高周波部からのアナログベースバンド信号をディジタル信号に変換し前記信号処理回路に出力するＡＤ変換器と
を設けたとを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
信号処理回路は、ＦＰＧＡであることとを特徴とするものである。
請求項６記載の発明は、
被試験対象と無線通信を行なって試験を行なう無線試験システムにおいて、
レイヤ２を含む上位レイヤのデータをシミュレーションするシミュレーション部と、
レイヤ２とレイヤ１間のデータ変換を行なって、前記シミュレーション部とレイヤ２のデータで通信し、前記被試験対象とレイヤ１のデータで通信する請求項１〜５のいずれかに記載の無線機エミュレータと
を設けたことを特徴とするものである。
【発明の効果】
【００１８】
実行部が、所望の通信方式に対応させて信号処理回路をプログラミングして論理回路を生成して被試験対象と無線通信する。これにより、どのような通信方式でプロトコル開発を行なったとしても、各通信方式ごとにハードウェアを試作する必要が無い。従って、所望の通信方式のプロトコル開発を早期に行なうことができる。また、この無線機エミュレータを用いることによって試験システム全体としても早期にプロトコル開発を行なうことができる。
【発明を実施するための最良の形態】
【００１９】
以下図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の第１の実施例（無線機エミュレータを用いた無線試験システム）を示した構成図である。図１において、被試験対象ＤＵＴは、試験対象の機器・装置（基地局、移動端末等に相当するもの）である。
【００２０】
無線機エミュレータ１０は、信号発生部２０、信号解析部３０とを有し、所望の通信方式で被試験装置ＤＵＴと無線通信を行なう。
【００２１】
シミュレーション部４０は、通信プロトコルの開発用のシミュレーションソフトウェアが実装されている。シミュレーション部４０は、例えば、ＭＡＴＬＡＢ（登録商標）、ＳＤＬ処理系のような一般に市販されているソフトウェアが記憶媒体４１に格納され、この記憶媒体４１のソフトウェアをプロトコル解析部４２が実行して、所望の通信方式（評価対象の通信方式）で作成したレイヤ２のデータを出力したり、レイヤ２のデータが入力されプロトコル解析等を行なう。
【００２２】
送受信部５０は、シミュレーション部４０のプロトコル解析部４２と相互に接続される。
【００２３】
インターフェース部６０は、送受信部５０と無線機エミュレータ１０との間に設けられ、ギガビットイーサネット（登録商標）（登録商標）、１０ギガビットイーサネット（登録商標）等で高速ディジタル通信を行なって、送受信部５０を介してシミュレーション部４０と無線機エミュレータ１０間のデータ（レイヤ２のデータ）の授受を行なう。
【００２４】
なお、シミュレーション部４０、送受信部５０、インターフェース部６０は、例えば、パソコンＰＣに設けられる。
【００２５】
続いて、無線機エミュレータ１０について詳細に説明する。
信号発生部２０は、リアルタイム変調器２１、ＤＡ変換器２２、送信用の高周波部２３を有し、送受信部５０、インターフェース部６０を介してシミュレーション部４０からのデータが入力され、このデータをレイヤ１のデータ（無線用の信号：以下、ＲＦ（Radio Frequency）信号と略す）にフォーマット変換し、被試験対象ＤＵＴに出力する。
【００２６】
リアルタイム変調器２１は、インターフェース部６０からレイヤ２の送信データが入力され、評価対象の通信方式で規定された伝送路符号化処理、変調等を行なう。ＤＡ変換器２２は、変調器２１のデータをアナログ信号に変換する。高周波部２３は、ＤＡ変換器２２からのアナログ信号をＲＦ信号に変調・周波数変換し、被試験装置ＤＵＴに出力する。
【００２７】
図２は、リアルタイム変調器２１の構成例を示した図である。
図２において、高速ディジタル通信用のインターフェース部２１ａ、送受信部２１ｂ、ＤＳＰ２１ｃ、記憶部２１ｄ、ＦＰＧＡ２１ｅを有する。
【００２８】
インターフェース部２１ａは、ギガビットイーサネット（登録商標）、１０ギガビットイーサネット（登録商標）等で高速ディジタル通信を行なってパソコンＰＣのインターフェース部６０と通信を行なう。送受信部２１ｂは、インターフェース部２１ａとＤＳＰ２１ｃの間に設けられ、各部２１ａ、２１ｃと相互に接続される。ＤＳＰ（Digital Signal Processor）２１ｃは、実行部であり、記憶部２１ｄのプログラムを読み出し、プログラムを実行する。記憶部２１ｄは、プログラムを記憶する。ＦＰＧＡ（Field Programmable Gate Alley）２１ｅは、信号処理回路であり、ＤＳＰ２１ｃからの指示によって所望の電子回路にプログラミングされ、ＤＳＰ２１ｃからのデータのデータ処理を行って、ＤＡ変換器２２に出力する。
【００２９】
信号解析部３０は、リアルタイム復調器３１、ＡＤ変換器３２、受信用の高周波部３３を有し、被試験対象ＤＵＴからのＲＦ信号を復調してレイヤ２のデータに変換し、インターフェース部６０、送受信部５０を介してシミュレーション部４０に出力する。
【００３０】
高周波部３３は、被試験対象ＤＵＴからのＲＦ信号を復調・周波数変換する。ＡＤ変換器３２は、高周波部３３で周波数変換された信号をデジタル信号に変換する。復調器３１は、ＡＤ変換器３２からのデジタルデータを評価対象の通信方式の規定に沿って復調してレイヤ２の送信データに変換し、インターフェース部３１に出力する。
【００３１】
図３は、リアルタイム復調器３１の構成例を示した図である。
図３において、高速ディジタル通信用のインターフェース部３１ａ、送受信部３１ｂ、ＤＳＰ３１ｃ、記憶部３１ｄ、ＦＰＧＡ３１ｅを有する。
インターフェース部３１ａは、ギガビットイーサネット（登録商標）、１０ギガビットイーサネット（登録商標）等で高速ディジタル通信を行なってパソコンＰＣのインターフェース部６０と通信を行なう。送受信部３１ｂは、インターフェース部３１ａと実行部３１ｃの間に設けられ、各部３１ａ、３１ｃと相互に接続される。ＤＳＰ３１ｃは、実行部であり、記憶部３１ｄのプログラムを読み出し、プログラムを実行する。記憶部３１ｄは、プログラムを記憶する。ＤＳＰ３１ｅは、信号処理回路であり、ＤＳＰ３１ｃからの指示によって所望の電子回路にプログラミングされ、ＡＤ変換３２からのデータのデータ処理を行って、ＤＳＰ３１ｃに出力する。
【００３２】
なお、送信用の高周波部２３は、各種無線通信方式に対して対応できるように、出力できる周波数範囲や変調帯域幅が十分に広く取られているものを用いる。また、受信用の高周波部３３は、各種無線通信方式に対して対応できるように、受信可能な周波数範囲や復調帯域幅が十分に広く取られているものを用いる。
【００３３】
このような装置の動作を説明する。
ここでは、変調方式の一種であるＯＦＤＭ（Orthogonal Frequency Division Multiplex：直交周波数分割多重）を用いた通信方式を一例として説明する。
【００３４】
図４は、ＯＦＤＭ用の変調器２１、復調器３１の構成を示した図である。ＯＦＤＭでは、マルチパス干渉による妨害を抑えるためのガード・インターバルの設定（時間設定）および変復調するＦＦＴ、逆ＦＦＴの設定（変換ポイント点）等のパラメータが各種通信規格によって異なっている。
【００３５】
プロトコル開発者が、ＤＳＰ２１ｃ、３１ｃを実行させるためのプログラムを作成する。このプログラムには、ＦＰＧＡ２１ｅ、３１ｅをＯＦＤＭの変調器・復調器とするためのプログラムも含まれる。プログラムは、パソコンＰＣのシミュレーション部４０で作成したものでもよく、他の機器で作成したものでもよい。そして、作成したプログラムＰ１を記憶部２１ｄ、３１ｄに格納する。
【００３６】
そして、プロトコル開発者が、シミュレーション部でシミュレーションする通信方式（ここでは、ＯＦＤＭ）を選択し、選択した通信方式が、送受信部５０、インターフェース部（以下、Ｉ／Ｆ部と略す）６０、２１ａ、３１ａ、送受信部２１ｂ、３１ｂを介してＤＳＰ２１ｃ、３１ｃに送信される。
【００３７】
これにより、ＤＳＰ２１ｃ、３１ｃが、記憶部２１ｄ、３１ｄからＯＦＤＭの通信方式がプログラミングされたプログラムＰ１を読み出してメモリ（図示せず）に展開し、このプログラムＰ１に従ってＤＳＰ２１ｃ、３１ｃ内のプログラミング手段（図示せず）が、ＦＰＧＡ２１ｅ、３１ｅをプログラミングする。すなわち、小さな論理回路を複数個生成し、チップ内部の配線領域で論理回路を接続して組み合わせる。これにより、自由度が非常に高く、大規模で高速な電子回路を構成する。
【００３８】
具体的には、ＤＳＰ２１ｃのプログラミング手段（図示せず）が、ＦＰＧＡ２１ｅに逆ＦＦＴ回路２１ｆ、ガードインターバル付加回路２１ｇ、フィルタ回路２１ｈを生成する。また、ＤＳＰ３１ｃが、信号処理回路３１ｅにフィルタ回路３１ｆ、フレーム同期回路３１ｇ、ＯＦＤＭシンボル同期・ガードインターバル除去回路３１ｈ、ＦＦＴ回路３１ｉを生成する。これにより、ＦＰＧＡ２１ｅ、３１ｅの信号処理用の回路生成が終了し、被試験装置ＤＵＴとの実際の無線通信を開始する。
【００３９】
シミュレーション部４０のプロトコル解析部４２が、シミュレーションソフトを記憶媒体４１から読み出して実行させ、上位レイヤから順に下位レイヤに対して所望の通信方式（ここでは、ＯＦＤＭ）の規定に従った送信データを出力し、レイヤ２の送信データを作成し、送受信部５０に出力する。
【００４０】
送受信部５０は、レイヤ２のデータをＩ／Ｆ部６０の仕様に沿ったデータに変換し、Ｉ／Ｆ部６０に送信する。そして、Ｉ／Ｆ部６０が、変調器２１のＩ／Ｆ部２１ａと通信を行なってデータの授受を行ない、Ｉ／Ｆ部２１ａが、元のレイヤ２のデータ（送受信部５０による変換前のデータ）に変換し、ＤＳＰ２１ｃに出力する。
【００４１】
ＤＳＰ２１ｃ内のデータ処理手段（図示せず）が、記憶部２１ｄから読み出したプログラムＰ１を実行し、すなわち、レイヤ２の送信データをＯＦＤＭで規定された伝送路符号化処理を行なう。例えば、ＯＦＤＭシンボルを構成する各サブキャリアの位相・振幅情報を計算し、複数のシンボルを一つのフレームにまとめてＦＰＧＡ２１ｅに出力する。
【００４２】
そして、逆ＦＦＴ回路２１ｆが、ＤＳＰ１２ｃからの位相・振幅情報を一ＯＦＤＭシンボル単位で逆ＦＦＴ変換して時間波形に変換する。
【００４３】
さらに、ガードインターバル付加回路２１ｇが、逆ＦＦＴ回路の時間波形にカードインターバルを付加し、フィルタ回路２１ｈが、ガードインターバルが付加された波形の帯域外成分を抑圧するフィルタ処理をして送信信号波形を生成する。
【００４４】
そして、ＤＡ変換器２２が、送信信号波形をアナログ信号に変換し、高周波部２３が、アナログ信号をＲＦ信号に周波数変換して被試験対象ＤＵＴに送信する。
【００４５】
一方、信号解析部３０の高周波部３３が、被試験対象ＤＵＴからのＲＦ信号を受信して周波数変換してアナログベースバンド信号にする。
【００４６】
そして、ＡＤ変換器３２が、アナログベースバンド信号をディジタル信号に変換し、リアルタイム復調器３１に出力する。
【００４７】
さらに、復調器３１のフィルタ回路３１ｆが、帯域外成分を除去する。そして、フレーム同期回路３１ｇが、フィルタリングされたデータからフレームの先頭を検出してフレームに含まれる信号区間のみを取り出す。さらに、同期・除去回路３１ｈが、ＯＦＤＭシンボルに含まれる有効ＦＦＴ区間のみを取り出し、ＦＦＴ回路３１ｉが、ＦＦＴを行なってサブキャリアごとの位相・振幅情報を求める。
【００４８】
そして、ＤＳＰ３１ｃ内のデータ処理手段（図示せず）が、プログラムＰ１に従ってＦＦＴ後の位相・振幅データに対して、ＯＦＤＭの通信方式で規定された伝送路複号化処理を行なってレイヤ２の受信データを生成し、送受信部３１ｂに出力する。
【００４９】
送受信部３１ｂが、レイヤ２のデータをＩ／Ｆ部３１ａの仕様に沿ったデータに変換し、Ｉ／Ｆ部３１ａに送信する。そして、Ｉ／Ｆ部３１ａが、パソコンのＩ／Ｆ部６０と通信を行なってデータの授受を行ない、Ｉ／Ｆ部６０が、元のレイヤ２の受信データ（送受信部３１ｂによる変換前のデータ）に変換し、シミュレーション部４０に出力する。
【００５０】
そして、シミュレーション部４０のプロトコル解析部４２が、レイヤ２を含む上位レイヤのプロトコルで受信データを解釈し、それに対する応答の送信データを作成し、再び送受信部５０等を介して信号発生部２０に送信する。
【００５１】
また、例えば、ＯＦＤＭにおいてプロトコル開発を行なう場合、ガードインターバルの長さ、ＦＦＴの点数、サブキャリア変調方式等のパラメータを様々に変更して試験を行ない、通信方式で規定された全パラメータについて評価する必要がある。そこで、各回路のパラメータを変更してプロトコル開発等を行なう場合、プロトコル解析部４２が、そのパラメータをＤＳＰ２１ｃ、３１ｃに送信し、ＤＳＰ２１ｃ、３１ｃが、送信されたパラメータとプログラムＰ１によって、各回路２１ｆ、２１ｇ、３１ｇ、３１ｈ、３１ｉの論理回路をプログラミングし直す。
【００５２】
また、異なる変調方式、例えば、直交振幅変調（ＱＡＭ：Quadrature Amplitude Modulation）を用いた通信方式のプロトコル開発等を行なう場合、その変調方式をＤＳＰ２１ｃ、３１ｃに送信する。そして、ＤＳＰ２１ｃ、３１ｃが、この変調方式に対応するプログラムを読み出してＦＰＧＡ２１ｅ、３１ｅをプログラミングし直す。例えば、ＦＰＧＡ２１ｅの回路２１ｆ、２１ｇを消去して、変調マッピング回路を生成させ、ＦＰＧＡ３１ｅの回路３１ｇ、３１ｈ、３１ｉを消去して、変調デマッピング回路を生成させる。
【００５３】
このように、ＤＳＰ２１ｃ、３１ｃが、所望の通信方式のレイヤ１の処理に対応させてＦＰＧＡ２１ｅ、３１ｅをプログラミングし、レイヤ２からのデータを変調・復調して被試験対象ＤＵＴと無線通信する。これにより、各通信方式ごとに物理層のハードウェアを試作する必要が無く、所望の通信方式に物理層を容易に対応させることができる。従って、所望の通信方式のプロトコル開発を早期に行なうことができる。また、この無線機エミュレータを用いることによって試験システム全体としても所望の通信方式においてどのレイヤのプロトコル開発であっても早期に開発を行なうことができる。
【００５４】
［第２の実施例］
図５は、本発明の第２の実施例を示した構成図である。図１と同一のものには同一符号を付し、説明を省略する。図１に示すシステムは、被試験対象ＤＵＴと無線通信を行なって試験を行なう構成を示したが、図５に示す試験システムは、被試験対象同士の通信を受信してプロトコルアナライザとしての一例を示している。
【００５５】
図５において、被試験対象ＤＵＴの代わりに被試験対象の端末ＭＳと被試験対象の基地局ＢＳが設けられ、端末ＭＳと基地局ＢＳは、無線通信を行なう。ここで、端末ＭＳから基地局ＢＳへの信号を上り信号とし、基地局ＢＳから基地局への信号を下り信号とし、上り信号と下り信号とのＲＦ信号の周波数が異なる。すなわち、端末ＭＳと基地局ＢＳは、ＦＤＤ（周波数分割複信）方式である場合の例を示している。
【００５６】
信号発生部２０の代わりに信号解析部３０’が設けられ、この信号解析部３０’は、信号解析部３０と同様にリアルタイム復調器３１’、ＡＤ変換器３２’、高周波部３３’を有する。
【００５７】
パソコンＰＣに、Ｉ／Ｆ部６０’、送受信部５０’が設けられ、信号解析部３０’からの受信データは、Ｉ／Ｆ部６０’、送受信部５０’を介してプロトコル解析部４２に伝送される。
【００５８】
このような装置の動作は、図１に示す装置とほぼ同様であり、異なる点を説明する。
第１の信号解析部３０は、上り信号を受信し、第２の信号解析部３０は、下り信号を受信する。そして、各信号解析部３０、３０’の高周波部３３、３３’がＲＦ信号をアナログベースバンド信号に変換し、ＡＤ変換器３２、３２’がディジタル信号に変換し、復調器３１、３１’が復調し、Ｉ／Ｆ部６０、６０’を介して送受信部５０、５０’に送信する。さらに、送受信部５０、５０’が、Ｉ／Ｆ部６０、６０’の通信用に変換された受信データを、元のレイヤ２の形式に戻してプロトコル解析部４２に出力する。
【００５９】
そして、プロトコル解析部４２上が実行するシミュレーションソフトによって端末ＭＳと基地局ＢＳとの間で行なわれている無線通信のプロトコル動作を解析、表示する。
【００６０】
このように、通信方式ごとに書き換え可能な無線機エミュレータを、プロトコルアナライザとしての試験システムに用いることによって、新しい無線通信方式を試験、評価するための物理層のハードウェアを試作する必要がない。これにより、所望の通信方式においてどのレイヤのプロトコル開発、評価等であっても早期に試験を行なうことができる。
【００６１】
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）図１に示すシステムにおいて、無線機エミュレータ１０にＲＦ信号を出力する信号発生部２０、ＲＦ信号を受信する信号解析部３０の両方を設ける構成を示したが、いずれか一方でもよく、各部２０、３０を複数個設けてもよい。
【００６２】
（２）図５に示すシステムにおいて、無線機エミュレータ１０に信号解析部３０、４０を設ける構成を示したが、被試験対象の端末ＭＳと被試験対象の基地局ＢＳとがＴＤＤ（時分割複信）方式で、上り信号と下り信号の周波数が同じ場合、信号解析部３０、４０をいずれか一方の１個としてもよい。
【００６３】
（３）図１、図５に示すシステムにおいて、無線機エミュレータの信号発生部２０、信号解析部３０、３０’それぞれにＤＳＰ、ＦＰＧＡを設ける構成を示したが、ＤＳＰの処理速度に余裕がある場合や、ＦＰＧＡの回路規模に余裕がある場合、例えば、信号発生部２０、信号解析部３０のＤＳＰ２１ｃ、３１ｃを共通化したり、ＦＰＧＡ２１ｅ、３１ｅを共通化してもよい。記憶部２１ｄ、３１ｄも同様に共通化しもよい。
【００６４】
（４）信号処理回路にＦＰＧＡを用いる構成を示したが、プログラミング可能な論理回路ＩＣ、いわゆるＰＬＤ（Programmable Logic Device）であればどのようなものでもよく、ＣＰＬＤ（Complex PLD）やリコンフィギュアブル・プロセッサ（Reconfigurable Processor）でもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施例を示した構成図である。
【図２】図１に示すシステムの要部の構成例を示した図である。
【図３】図１に示すシステムの要部のその他の構成例を示した図である。
【図４】図１に示すシステムをＯＦＤＭに適用させた場合の構成例を示した図である。
【図５】本発明の第２の実施例を示した構成図である。
【符号の説明】
【００６６】
１０  無線機エミュレータ
２０  信号発生部
２１  変調器
２１ｃ、３１ｃ  ＤＳＰ
２１ｄ、３１ｄ  記憶部
２１ｅ、３１ｅ  ＦＰＧＡ
２２  ＤＡ変換器
２３  送信用の高周波部
３０、３０’  信号解析部
３１、３１’  復調器
３２、３２’  ＡＤ変換器
３３、３３’  受信用の高周波部
Ｐ１  プログラム
ＤＵＴ、ＢＳ、ＭＳ  被試験対象
【図１】
2009065487.tif 000003
【図２】
2009065487.tif 000004
【図３】
2009065487.tif 000005
【図４】
2009065487.tif 000006
【図５】
2009065487.tif 000007