(57)【要約】      （修正有）【課題】素子分離絶縁膜を有する半導体基板とのコンタクト形成において、基板とのリークの防止する半導体装置の製造方法を提供する。【解決手段】シリコン基板にシリコン窒化膜からなる分離窒化膜１５を形成し、ウエル２、３を形成する。ゲート電極６と拡散層８、高融点金属シリサイド層９を形成し、この上に層間絶縁膜１０を堆積する。層間絶縁膜をシリコン窒化膜に対するエッチング選択比の高い条件でエッチングし、コンタクトホール１１を形成する。このとき、ホール下部の分離窒化膜の削れ部の深さが拡散層より浅くなるように制御する。この後、バリアメタル層２８とアルミ電極１４を堆積する。【選択図】図１
2009065176.tif 000002
【特許請求の範囲】
【請求項１】
シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有する複数の活性領域と、上記シリコン半導体基板に形成され少なくともその上層部分が上記不純物領域の端面に接するシリコン窒化膜で形成され上記複数の活性領域を電気的に分離する分離領域と、上記シリコン半導体基板の表面に形成された層間絶縁膜とを備え、上記層間絶縁膜を貫いて上記不純物領域に達するコンタクトホールが形成されたことを特徴とする半導体装置。
【請求項２】
上記分離領域が、シリコン酸化膜と、このシリコン酸化膜の上に形成されたシリコン窒化膜の２層構造からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有する複数の活性領域と、上記シリコン半導体基板に形成され少なくとも上記活性領域に接する面がシリコン窒化膜で形成され上記複数の活性領域を電気的に分離する分離領域と、上記シリコン半導体基板の表面に形成された層間絶縁膜とを備え、上記層間絶縁膜を貫いて上記不純物領域に達するコンタクトホールが形成されたことを特徴とする半導体装置。
【請求項４】
上記分離領域は、上記シリコン半導体基板に接する面をシリコン窒化膜で形成され、このシリコン窒化膜の内側をシリコン酸化膜で形成されたことを特徴とする請求項３に記載の半導体装置。
【請求項５】
シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有し素子が形成された複数の活性領域と、上記シリコン半導体基板に形成され上記複数の活性領域を電気的に分離する分離領域と、上記素子が形成されたシリコン半導体基板の表面の全面に形成されたシリコン酸化膜と、このシリコン酸化膜の上に形成されたポリシリコン膜と、このポリシリコン膜の上に形成された層間絶縁膜とを備え、この層間絶縁膜と上記ポリシリコン膜と上記シリコン酸化膜とを貫いて上記不純物領域に達するコンタクトホールが形成され、このコンタクトホールの側壁にシリコン酸化膜が形成されたことを特徴とする半導体装置。
【請求項６】
シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有し素子が形成された複数の活性領域と、上記複数の活性領域を電気的に分離する分離領域と、上記素子が形成されたシリコン半導体基板の表面の全面に形成されたシリコン窒化膜と、このシリコン窒化膜の上に形成された層間絶縁膜とを備え、上記層間絶縁膜とシリコン窒化膜とを貫いて上記不純物領域に達するコンタクトホールが形成されたことを特徴とする半導体装置。
【請求項７】
シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有し素子が形成された複数の活性領域と、上記複数の活性領域を電気的に分離する分離領域と、上記素子が形成されたシリコン半導体基板の表面の全面に形成されたシリコン酸化膜と、このシリコン酸化膜の上に形成されたシリコン窒化膜と、このシリコン窒化膜の上に形成された層間絶縁膜とを備え、上記層間絶縁膜と上記シリコン窒化膜と上記シリコン酸化膜を貫いて上記不純物領域に達するコンタクトホールが形成されたことを特徴とする半導体装置。
【請求項８】
上記シリコン酸化膜が低温デポジションによるシリコン酸化膜であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
上記低温デポジションによるシリコン酸化膜がＵＳＧ膜であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
上記活性領域と上記分離領域の境界において上記活性領域が上記分離領域中に突出した突出部を有し、上記不純物領域が上記突出部を含んで形成され、上記コンタクトホールが上記突出部の不純物領域と上記突出部に接する分離領域とに達するように形成されたことを特徴とする請求項５〜９のいずれかに記載の半導体装置。
【請求項１１】
上記コンタクトホールが上記突出部の不純物領域と、上記突出部の先端に接する分離領域と、上記突出部のそれぞれ両側に接する分離領域とに達するように形成されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
上記コンタクトホールが上記突出部の先端を除く上記突出部の不純物領域と、上記突出部のそれぞれ両側に接する分離領域とに達するように形成されたことを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
上記コンタクトホールが上記不純物領域と上記分離領域との境界にまたがって形成されたことを特徴とする請求項１〜１２のいずれかに記載の半導体装置。
【請求項１４】
上記コンタクトホールが上記不純物領域と上記分離領域との境界にまたがって形成され、上記コンタクトホールの上記分離領域での削れ深さが上記不純物領域の深さより浅く形成されたことを特徴とする請求項１、２、５〜１２のいずれかに記載の半導体装置。
【請求項１５】
上記シリコン半導体基板の不純物領域の表面に接して形成された高融点シリサイド層を備えたことを特徴とする請求項１〜１４のいずれかに記載の半導体装置。
【請求項１６】
上記コンタクトホールの内面に形成されたバリアメタル層を備えたことを特徴とする請求項１〜１５のいずれかに記載の半導体装置。
【請求項１７】
シリコン半導体基板の表面において複数の活性領域を電気的に分離するための分離領域を形成する部分をエッチングにより選択的に所定深さ除去する工程と、上記半導体基板の上記エッチングにより除去された部分にシリコン窒化膜を埋め込む工程と、上記シリコン窒化膜が埋め込まれた半導体基板表面をＣＭＰ法により研磨しシリコン窒化膜による分離領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１８】
シリコン半導体基板の表面にシリコン窒化膜を堆積する工程と、上記シリコン半導体基板の表面において活性領域を形成するための部分から上記シリコン窒化膜を選択的に除去する工程と、上記シリコン半導体基板の上記シリコン窒化膜が除去された部分にシリコン層を成長させる工程と、上記シリコン層を成長させた上記シリコン半導体基板の表面をＣＭＰ法により研磨し上記シリコン層による活性領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１９】
シリコン半導体基板の表面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上にシリコン窒化膜を堆積する工程と、上記シリコン半導体基板の表面において活性領域を形成するための部分から上記シリコン窒化膜及び上記シリコン酸化膜を選択的に除去する工程と、上記シリコン半導体基板の上記シリコン窒化膜及び上記シリコン酸化膜が除去された部分にシリコン層を成長させる工程と、上記シリコン層を成長させた上記シリコン半導体基板の表面をＣＭＰ法により研磨し上記シリコン層による活性領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２０】
シリコン半導体基板の表面において複数の活性領域を電気的に分離するための分離領域を形成する部分をエッチングにより選択的に所定深さ除去する工程と、上記シリコン半導体基板の上記エッチングにより除去された部分の表面を窒化し窒化シリコン膜を形成する工程と、上記窒化シリコン膜の上にシリコン酸化膜を埋め込む工程と、上記シリコン酸化膜を埋め込んだ上記半導体基板表面をＣＭＰ法により研磨し上記窒化シリコン膜と上記シリコン酸化膜とにより分離領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２１】
表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上にポリシリコン膜を形成する工程と、このポリシリコン膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記ポリシリコン膜に対するエッチング選択比の高い条件でエッチングして開孔を形成する工程と、この開孔から上記ポリシリコン膜と上記シリコン酸化膜とをエッチングし上記不純物領域に達するコンタクトホールを形成する工程と、コンタクトホール内部にサイドウォールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２２】
表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン窒化膜を形成する工程と、このシリコン窒化膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記シリコン窒化膜に対するエッチング選択比の高い条件でエッチングして開孔を形成する工程と、この開孔からシリコン窒化膜に対してエッチングレートの高い条件で上記シリコン窒化膜をエッチングし上記不純物領域に達するコンタクトホールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２３】
表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上にシリコン窒化膜を形成する工程と、このシリコン窒化膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記シリコン窒化膜に対するエッチング選択比の高い条件でエッチングして開孔を形成する工程と、この開孔から上記シリコン窒化膜と上記シリコン酸化膜とをエッチングし上記不純物領域に達するコンタクトホールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２４】
上記シリコン酸化膜を低温デポジションにより形成することを特徴とする請求項２３ に記載の半導体装置の製造方法。
【請求項２５】
上記コンタクトホールを上記不純物領域と上記分離領域との境界にまたがって形成し、かつ上記コンタクトホールの上記分離領域での削れ深さを上記不純物領域の深さより浅く形成することを特徴とする請求項１７〜１９、２１〜２４のいずれかに記載の半導体装置の製造方法。
【請求項２６】
上記コンタクトホールを上記不純物領域と上記分離領域との境界にまたがって形成することを特徴とする請求項２０ に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、層間コンタクトを有する半導体装置の構造と製造方法に関し、特に層間のコンタクトホールが半導体基板の分離絶縁膜に乗り上げた場合の分離絶縁膜の削れ量（けずれ量）の低減方法に関するものである。
【背景技術】
【０００２】
図１８は、従来の半導体装置のコンタクト構造を示す断面図である。
図１８に示すように、従来の半導体装置では、半導体基板１に、Ｐウェル２、Ｎウェル３、分離領域４（分離酸化膜）が形成され、この上に、ゲート酸化膜５、ゲート電極６、サイドウォール７、Ｎ＋拡散層８、高融点シリサイド層９からなる素子が形成されている。そしてこの上に、層間酸化膜１０が形成され、層間を接続するためのコンタクトホール１１にアルミ電極１４が形成されている。また、分離領域４（分離酸化膜）には、コンタクトホール１１開孔時の削れ部１２が生じており、リーク電流を防止するためのリーク防止用拡散層１３が形成されている。
【０００３】
図１９は、この従来の半導体装置の製造方法を工程に沿って示す断面図である。
従来の製造方法では、まず図１９(a)に示すように、基板１上に酸化膜１９及び窒化膜２０をデポし、酸化膜１９、窒化膜２０及び基板１を選択的にエッチングする。その後エッチングされた部分に酸化膜を埋め込み、さらにウェーハ全面をＣＭＰ法により研磨し、分離酸化膜４を形成する。その後、窒化膜２０及び酸化膜１９を除去する。
次に、図１９(ｂ)に示すように、イオン注入法により、基板１にＮ型不純物、Ｐ型不純物を注入し、Ｎウェル３及びＰウェル２を形成する。
【０００４】
次に、図１９(ｃ)に示すように、ウェーハ全面を酸化し、ゲート酸化膜５を形成し、その後ＣＶＤ法により、ポリシリコンをデポし、選択的にエッチングして、ゲート電極６を形成する。
その後、酸化膜を全面的にデポし、エッチバックを行ない、ゲート電極６の側面にサイドウォール７を形成し、Ｎ型不純物を注入し、Ｎ＋拡散層（不純物領域）（Ｎ＋拡散層）８を形成する。その後ウェーハ全面に高融点金属をスパッタし、ランプアニールを加え選択的に高融点シリサイド層９を形成する。
【０００５】
次に、図１９(ｄ)に示すように、層間酸化膜１０をＣＶＤ方法によりデポし、続いてコンタクトホール１１を選択的にエッチングする。この際、エッチング量としては層間酸化膜１０の膜厚ばらつき及びエッチングレートの変動を考慮し層間酸化膜厚に対し、２０％以上のオーバーエッチングを必要とする。  
その後コンタクト底部にイオン注入法によりＮ型不純物を注入し、リーク防止用拡散層１３を形成する。
次に、バリアメタル層の材料及びＡｌをスパッタし、選択的にエッチングを行ない、バリアメタル層２８及びアルミ電極１４を形成する。（図１８を参照）
【０００６】
【特許文献１】特開平０８−２２７９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図２０は、このような従来の半導体装置の動作について説明するための断面構造図である。
図２０（ａ）に示すように、従来の半導体装置のコンタクト構造では、分離酸化膜４の削れ部１２の深さＤがＮ＋拡散層８の拡散深さＸjより深くなるために、本来流れる電流経路Ａの他に電流経路Ｂにも多大の電流が流れてしまうということを防止するために、図２０(ｂ)のようにリーク防止用拡散層１３を形成していた。
しかし、リーク防止用拡散層１３を形成するには、写真製版工程及びイオン注入工程が必要となり、工程を増加させてしまうという問題があった。さらに図２０(b)に示すようにリーク防止用拡散層１３を形成することにより、Ｎ＋拡散層８とＰウェル２間の接合容量増大をまねき、回路スピードの低下をまねく。
【０００８】
本発明は、前記のような問題点を解決するためになされたものであり、従来のようなリーク防止用拡散層を形成する必要をなくし、それによって工程数を削減することができ、また、不純物領域（Ｎ＋拡散層）と半導体基板（Ｐウェル）との間の容量を低減した半導体装置とその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
この発明の請求項１の半導体装置は、シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有する複数の活性領域と、上記シリコン半導体基板に形成され少なくともその上層部分が上記不純物領域の端面に接するシリコン窒化膜で形成され上記複数の活性領域を電気的に分離する分離領域と、上記シリコン半導体基板の表面に形成された層間絶縁膜とを備え、上記層間絶縁膜を貫いて上記不純物領域に達するコンタクトホールが形成されたことを特徴とするものである。
【００１０】
この発明の請求項２の半導体装置は、請求項１において、上記分離領域が、シリコン酸化膜と、このシリコン酸化膜の上に形成されたシリコン窒化膜の２層構造からなることを特徴とするものである。
【００１１】
この発明の請求項３の半導体装置は、シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有する複数の活性領域と、上記シリコン半導体基板に形成され少なくとも上記活性領域に接する面がシリコン窒化膜で形成され上記複数の活性領域を電気的に分離する分離領域と、上記シリコン半導体基板の表面に形成された層間絶縁膜とを備え、上記層間絶縁膜を貫いて上記不純物領域に達するコンタクトホールが形成されたことを特徴とするものである。
【００１２】
この発明の請求項４の半導体装置は、請求項３において、上記分離領域は、上記シリコン半導体基板に接する面をシリコン窒化膜で形成され、このシリコン窒化膜の内側をシリコン酸化膜で形成されたことを特徴とするものである。
【００１３】
この発明の請求項５の半導体装置は、シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有し素子が形成された複数の活性領域と、上記シリコン半導体基板に形成され上記複数の活性領域を電気的に分離する分離領域と、上記素子が形成されたシリコン半導体基板の表面の全面に形成されたシリコン酸化膜と、このシリコン酸化膜の上に形成されたポリシリコン膜と、このポリシリコン膜の上に形成された層間絶縁膜とを備え、この層間絶縁膜と上記ポリシリコン膜と上記シリコン酸化膜とを貫いて上記不純物領域に達するコンタクトホールが形成され、このコンタクトホールの側壁にシリコン酸化膜が形成されたことを特徴とするものである。
【００１４】
この発明の請求項６の半導体装置は、シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有し素子が形成された複数の活性領域と、上記複数の活性領域を電気的に分離する分離領域と、上記素子が形成されたシリコン半導体基板の表面の全面に形成されたシリコン窒化膜と、このシリコン窒化膜の上に形成された層間絶縁膜とを備え、上記層間絶縁膜とシリコン窒化膜とを貫いて上記不純物領域に達するコンタクトホールが形成されたことを特徴とするものである。
【００１５】
この発明の請求項７の半導体装置は、シリコン半導体基板と、このシリコン半導体基板の表面に形成された不純物領域を有し素子が形成された複数の活性領域と、上記複数の活性領域を電気的に分離する分離領域と、上記素子が形成されたシリコン半導体基板の表面の全面に形成されたシリコン酸化膜と、このシリコン酸化膜の上に形成されたシリコン窒化膜と、このシリコン窒化膜の上に形成された層間絶縁膜とを備え、上記層間絶縁膜と上記シリコン窒化膜と上記シリコン酸化膜を貫いて上記不純物領域に達するコンタクトホールが形成されたことを特徴とするものである。
【００１６】
この発明の請求項８の半導体装置は、請求項７において、上記シリコン酸化膜が低温デポジションによるシリコン酸化膜であることを特徴とするものである。
【００１７】
この発明の請求項９の半導体装置は、請求項８において、上記低温デポジションによるシリコン酸化膜がＵＳＧ膜であることを特徴とするものである。
【００１８】
この発明の請求項１０の半導体装置は、請求項５〜９において、上記活性領域と上記分離領域の境界において上記活性領域が上記分離領域中に突出した突出部を有し、上記不純物領域が上記突出部を含んで形成され、上記コンタクトホールが上記突出部の不純物領域と上記突出部に接する分離領域とに達するように形成されたことを特徴とするものである。
【００１９】
この発明の請求項１１の半導体装置は、請求項１０において、上記コンタクトホールが上記突出部の不純物領域と、上記突出部の先端に接する分離領域と、上記突出部のそれぞれ両側に接する分離領域とに達するように形成されたことを特徴とするものである。
【００２０】
この発明の請求項１２の半導体装置は、請求項１０において、上記コンタクトホールが上記突出部の先端を除く上記突出部の不純物領域と、上記突出部のそれぞれ両側に接する分離領域とに達するように形成されたことを特徴とするものである。
【００２１】
この発明の請求項１３の半導体装置は、請求項１〜１２において、上記コンタクトホールが上記不純物領域と上記分離領域との境界にまたがって形成されたことを特徴とするものである。
【００２２】
この発明の請求項１４の半導体装置は、請求項１、２、５〜１２において、上記コンタクトホールが上記不純物領域と上記分離領域との境界にまたがって形成され、上記コンタクトホールの上記分離領域での削れ深さが上記不純物領域の深さより浅く形成されたことを特徴とするものである。
【００２３】
この発明の請求項１５の半導体装置は、請求項１〜１４において、上記シリコン半導体基板の不純物領域の表面に接して形成された高融点シリサイド層を備えたことを特徴とするものである。
【００２４】
この発明の請求項１６の半導体装置は、請求項１〜１５において、上記コンタクトホールの内面に形成されたバリアメタル層を備えたことを特徴とするものである。
【００２５】
この発明の請求項１７にかかる半導体装置の製造方法は、シリコン半導体基板の表面において複数の活性領域を電気的に分離するための分離領域を形成する部分をエッチングにより選択的に所定深さ除去する工程と、上記半導体基板の上記エッチングにより除去された部分にシリコン窒化膜を埋め込む工程と、上記シリコン窒化膜が埋め込まれた半導体基板表面をＣＭＰ法により研磨しシリコン窒化膜による分離領域を形成する工程とを含むことを特徴とするものである。
【００２６】
この発明の請求項１８にかかる半導体装置の製造方法は、シリコン半導体基板の表面にシリコン窒化膜を堆積する工程と、上記シリコン半導体基板の表面において活性領域を形成するための部分から上記シリコン窒化膜を選択的に除去する工程と、上記シリコン半導体基板の上記シリコン窒化膜が除去された部分にシリコン層を成長させる工程と、上記シリコン層を成長させた上記シリコン半導体基板の表面をＣＭＰ法により研磨し上記シリコン層による活性領域を形成する工程とを含むことを特徴とするものである。
【００２７】
この発明の請求項１９にかかる半導体装置の製造方法は、シリコン半導体基板の表面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上にシリコン窒化膜を堆積する工程と、上記シリコン半導体基板の表面において活性領域を形成するための部分から上記シリコン窒化膜及び上記シリコン酸化膜を選択的に除去する工程と、上記シリコン半導体基板の上記シリコン窒化膜及び上記シリコン酸化膜が除去された部分にシリコン層を成長させる工程と、上記シリコン層を成長させた上記シリコン半導体基板の表面をＣＭＰ法により研磨し上記シリコン層による活性領域を形成する工程とを含むことを特徴とするものである。
【００２８】
この発明の請求項２０にかかる半導体装置の製造方法は、シリコン半導体基板の表面において複数の活性領域を電気的に分離するための分離領域を形成する部分をエッチングにより選択的に所定深さ除去する工程と、上記シリコン半導体基板の上記エッチングにより除去された部分の表面を窒化し窒化シリコン膜を形成する工程と、上記窒化シリコン膜の上にシリコン酸化膜を埋め込む工程と、上記シリコン酸化膜を埋め込んだ上記半導体基板表面をＣＭＰ法により研磨し上記窒化シリコン膜と上記シリコン酸化膜とにより分離領域を形成する工程とを含むことを特徴とするものである。
【００２９】
この発明の請求項２１にかかる半導体装置の製造方法は、表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上にポリシリコン膜を形成する工程と、このポリシリコン膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記ポリシリコン膜に対するエッチング選択比の高い条件でエッチングして開孔を形成する工程と、この開孔から上記ポリシリコン膜と上記シリコン酸化膜とをエッチングし上記不純物領域に達するコンタクトホールを形成する工程と、コンタクトホール内部にサイドウォールを形成する工程とを含むことを特徴とするものである。
【００３０】
この発明の請求項２２にかかる半導体装置の製造方法は、表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン窒化膜を形成する工程と、このシリコン窒化膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記シリコン窒化膜に対するエッチング選択比の高い条件でエッチングして開孔を形成する工程と、この開孔からシリコン窒化膜に対してエッチングレートの高い条件で上記シリコン窒化膜をエッチングし上記不純物領域に達するコンタクトホールを形成する工程とを含むことを特徴とするものである。
【００３１】
この発明の請求項２３かる半導体装置の製造方法は、表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上にシリコン窒化膜を形成する工程と、このシリコン窒化膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記シリコン窒化膜に対するエッチング選択比の高い条件でエッチングして開孔を形成する工程と、この開孔から上記シリコン窒化膜と上記シリコン酸化膜とをエッチングし上記不純物領域に達するコンタクトホールを形成する工程とを含むことを特徴とするものである。
【００３２】
この発明の請求項２４にかかる半導体装置の製造方法は、請求項２３において、上記シリコン酸化膜を低温デポジションにより形成することを特徴とするものである。
【００３３】
この発明の請求項２５にかかる半導体装置の製造方法は、請求項１７〜１９、２１〜２４において、上記コンタクトホールを上記不純物領域と上記分離領域との境界にまたがって形成し、かつ上記コンタクトホールの上記分離領域での削れ深さを上記不純物領域の深さより浅く形成することを特徴とするものである。
【００３４】
この発明の請求項２６にかかる半導体装置の製造方法は、請求項２０において、上記コンタクトホールを上記不純物領域と上記分離領域との境界にまたがって形成することを特徴とするものである。
【発明の効果】
【００３５】
以上説明したように、この発明によれば、半導体装置において層間コンタクトのためのコンタクトホールが分離領域に乗り上げても、分離領域での削れ量が小さく、あるいは、コンタクトホールが活性領域中の不純物領域と遮断されているので、コンタクトと不純物領域とが接することがなく、したがってコンタクトから不純物領域にリーク電流が流れることがない。
【００３６】
また、従来のようなリーク防止拡散層を必要としないため、半導体基板もしくはウェルと不純物領域との間の容量低減を図ることができる。
また、従来のようなリーク防止拡散層を形成する必要がないので、半導体装置の製造工程を削減できる効果がある。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照してこの発明の実施の形態について説明する。なお、図中、同一または相当部分には同一の符号を付してその説明を簡略化もしくは省略する。
実施の形態１．
図１は、この発明の実施の形態１による半導体装置の構造を示す断面図である。
図１において、１はＰ導電型（以下Ｐ型と称す）のシリコン単結晶よりなる半導体基板、２は半導体基板１に形成された活性領域としてのＰウェル（P well）である。３は半導体基板１に形成されたＮウェル（N well）、１５は複数のＰウェル２の間を分離する分離領域としてのシリコン窒化膜である。
【００３８】
また、５はゲート酸化膜（シリコン酸化膜）、６はゲート電極、７はサイドウォール（シリコン酸化膜）、８は不純物領域としてのＮ＋拡散層、９は高融点シリサイド層、１０は層間絶縁膜としての層間酸化膜、１１はコンタクトホール、１２はコンタクトホール開孔時の分離領域１５の削れ部、１４はコンタクトとしてのアルミ電極である。
このように、この実施の形態では、分離領域が、従来はシリコン酸化膜で形成されていたところを、分離窒化膜１５で形成したことに特徴がある。
【００３９】
なお、一例として、この実施の形態の半導体装置のディメンジョンを挙げれば、コンタクトホール１１の径は、０．２〜０．３μｍ程度であり、小型化・高密度化の要請に応じてこれがさらに小さくなる方向にある。Ｎ＋拡散層８の幅も縮小することが要請され、このためコンタクトホール１１がＮ＋拡散層８の領域を超えて、分離窒化膜１５に乗り上げるようになる。
【００４０】
以上説明したこの実施の形態の半導体装置の構造を要約すると次のとおりである。
すなわち、この半導体装置では、シリコンなどの半導体基板１の表面にＮ＋拡散層（不純物領域）８を有する複数のＰウェル（活性領域）２と、これら複数のＰウェル２を電気的に分離する分離領域としての分離窒化膜１５が形成されている。そして、この分離領域は、少なくともその上層部分が層間絶縁膜（シリコン酸化膜）に比べエッチング選択比が低い材料、あるいは言い換えれば層間絶縁膜に対しエッチングレートが所定割合より小さい材料で形成され、Ｎ＋拡散層８の端面に接するように形成され、かつ好ましくはＮ＋拡散層８の深さより深く形成されている。この材料として好適なものとしては、シリコン窒化膜が用いられる。
【００４１】
さらに、シリコン半導体基板１の表面には層間酸化膜１０が形成され、この層間酸化膜１０を貫いてＮ＋拡散層８に達するコンタクトホール１１が形成されている。
そして、典型的には、コンタクトホール１１は、Ｎ＋拡散層８とシリコン窒化膜（分離領域）１５との境界にまたがって形成され、コンタクトホール１１のシリコン窒化膜（分離領域）１５での削れ深さＤがＮ＋拡散層（不純物領域）８の深さＸｊより浅く形成されている。
【００４２】
なお、必要に応じて、半導体基板１のＮ＋拡散層８の表面に接して高融点シリサイド層９が形成されている。さらに、コンタクトホール１１の内面には、バリアメタル層２８が形成されている。
【００４３】
以上説明したように、この実施の形態の半導体装置では、コンタクトホール１１がシリコン窒化膜（分離領域）１５に乗り上げても、分離窒化膜１５での削れ量が小さく、Ｎ＋拡散層８より深くないので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
また、従来例のようなリーク防止拡散層を形成する必要がないので、工程を削減できるうえに、Ｎ＋拡散層８とＰウェル２との間の容量が増加することもない。
【００４４】
実施の形態２．
図２は、この発明の実施の形態２による半導体装置の製造方法を工程に沿って示す断面図である。この実施の形態は、実施の形態１で説明した半導体装置の製造方法として適するものである。
次に、図を参照して、製造方法について説明する。
まず図２(a)に示すように、半導体基板１（シリコン基板）上に全面に酸化膜１９（シリコン酸化膜）及び窒化膜２０（シリコン窒化膜）をデポし、レジストパターン（図示せず）を介して、分離領域を形成すべき部分の酸化膜１９、窒化膜２０及び半導体基板１を選択的にエッチングし除去する。
【００４５】
その後、半導体基板１のエッチング除去された部分にシリコン窒化膜を埋め込み、さらにウェーハ全面をＣＭＰ法により研磨し、分離窒化膜１５を形成する。その後、窒化膜２０及び酸化膜１９を除去する。
その後イオン注入法により、Ｎ型不純物、Ｐ型不純物を注入し、Ｐウェル２及びＮウェル３を形成する。
【００４６】
次に、図２(b)に示すように、ウェーハ全面を酸化し、ゲート酸化膜５を形成し、その後ＣＶＤ法により、ポリシリコンをデポし、選択的にエッチングして、ゲート電極６を形成する。
その後、シリコン酸化膜を全面的にデポし、エッチバックを行ない、ゲート電極６の側面にサイドウォール７を形成し、Ｎ型不純物を注入し、Ｎ＋拡散層８を形成する。その後、ウェーハ全面に高融点金属をスパッタし、ランプアニールを加え選択的に高融点シリサイド層９を形成する。
【００４７】
次に、図２(c)に示すように、層間酸化膜１０をＣＶＤ法によりデポする。その後、レジストパターンを介して（図示せず）、層間酸化膜１０を分離窒化膜１５に対するエッチング選択比の高い条件で選択的にエッチングし、コンタクトホール１１を形成する。この際、エッチング量としては層間酸化膜１０の膜厚ばらつき及びエッチングレートの変動を考慮し層間酸化膜１０の膜厚に対し、所定のオーバーエッチングを必要とする。
【００４８】
図２（ｄ）は、コンタクトホール１１の底部の拡大図であり、分離窒化膜１５の削れ部１２の深さＤがＮ＋拡散層８の拡散深さＸjより浅い位置でストップするように、エッチングを制御する。あるいは、予めＮ＋拡散層８の拡散深さＸjを分離窒化膜１５の削れ部１２の深さＤより深くなるように形成しておく。
なお、このようなシリコン窒化膜をストッパー膜として、シリコン酸化膜のエッチングする場合の条件の一例を挙げれば、例えばＥＣＲ型プラズマ発生方式の
装置により、Ｃ４Ｆ８／Ｏ２ガスを用いて、０．１３３Ｐａ（１ｍＴｏｒｒ）程
度の圧力で行う。
【００４９】
次に、バリアメタル層の材料及びＡｌをスパッタし、その後、選択的にエッチングを行ない、コンタクトホール１１の内面にバリアメタル層２８を形成し、この内側にアルミ電極１４を形成する。（図１参照）
【００５０】
このように、この実施の形態では、従来例の図１９（ｄ）で説明したような、リーク防止拡散層１３は形成しない。又、コンタクトホール１１のエッチングの際のエッチングの条件としては酸化膜と窒化膜の選択比の高いガスを利用する。
【００５１】
この実施の形態の半導体装置の製造方法を要約すると次のとおりである。
まず、半導体基板１の表面において複数のＰウェル（活性領域）２を電気的に分離するための分離領域を形成する部分をエッチングにより選択的に所定深さ除去する。次に、半導体基板１の上記エッチングにより除去された部分にシリコン窒化膜を埋め込む。次に、シリコン窒化膜が埋め込まれた半導体基板１の表面をＣＭＰ法により研磨し分離窒化膜１５による分離領域を形成する。
その後は通常の工程によりＰウェルに所望の素子を形成し、その上に層間酸化膜１０を形成し、この層間酸化膜を貫いて層間のコンタクトホール１１を形成し、層間コンタクトをとる。
この際、この実施の形態では、コンタクトホール１１をＮ＋拡散層（不純物領域）２と分離窒化膜（分離領域）１５との境界にまたがって形成し、かつコンタクトホール１１の分離窒化膜１５での削れ深さＤをＮ＋拡散層８の深さＸｊより浅く形成する。
【００５２】
以上説明したように、この実施の形態によれば、活性領域を分離する分離領域として分離窒化膜１５を使用しているので、コンタクトホール１１底部における過度のオーバーエッチングを防止できる。
したがって、本実施の形態によれば、コンタクトホール１１内の分離窒化膜（分離領域）１５の削れ深さＤをＮ＋拡散層（不純物領域）８の深さＸｊより小さくすることができるので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
さらに、従来例のようなリーク防止拡散層を形成する工程を削減できる。
又、従来例のようなリーク防止拡散層がないため、Ｐウェル２とＮ＋拡散層８との間の容量低減を図ることができる。
【００５３】
実施の形態３．
図３は、この発明の実施の形態３による半導体装置の製造方法を工程に沿って示す断面図である。この実施の形態は、実施の形態１で説明した半導体装置の製造方法として適するものである。
次に、図を参照して、製造方法について説明する。
まず、図３(a)に示すように、まず、半導体基板１上の全面にシリコン窒化膜をデポし、その後、活性領域を形成すべき部分の窒化膜を選択的にエッチングして除去し、残留した窒化膜により分離窒化膜１５を形成する。
【００５４】
次に図３(b)に示すように、半導体基板１の表面の窒化膜が除去されて露出した部分にSiH２Cl２＋HCl系のガスを使用し、選択ＣＶＤ法により、Siエピタキシャル成長によるシリコン層２７を形成する。その後、ウェーハ全面をＣＭＰ法により研磨する。
【００５５】
その後、図３(ｃ)に示すように、イオン注入法により、Ｎ型不純物、Ｐ型不純物を注入し、Ｐウェル２及びＮウェル３を形成する。その後の工程は、実施の形態１の図２（ｂ）で説明した工程と同様の工程を行う。
次に、図３（ｄ）に示すように、図２（ｃ）で説明した工程と同様の工程を行う。
【００５６】
このように、この実施の形態では、従来例の図１９（ｄ）で説明したような、リーク防止拡散層１３は形成しない。又、コンタクトホール１１のエッチングの際のエッチングの条件としては酸化膜と窒化膜の選択比の高いガスを利用する。
【００５７】
以上説明したこの実施の形態の半導体装置の製造方法を要約すると次のとおりである。
この実施の形態では、まずシリコンなどの半導体基板１の表面にシリコン窒化膜を堆積する。そして、半導体基板１の表面において活性領域を形成するための部分から上記シリコン窒化膜を選択的に除去する。次に、半導体基板１の上記シリコン窒化膜が除去された部分にシリコン層２７を成長させたうえ、この半導体基板１の表面をＣＭＰ法により研磨し、活性領域となるシリコン層２７を形成する。
その後は通常の工程によりシリコン層２７にＰウェル２を形成し、所望の素子を形成して、その上に層間酸化膜１０を形成し、この層間酸化膜１０を貫いて層間のコンタクトホール１１を形成し、層間コンタクトをとる。
この際、この実施の形態では、コンタクトホール１１をＮ＋拡散層（不純物領域）２と分離窒化膜（分離領域）１５との境界にまたがって形成し、かつコンタクトホール１１の分離窒化膜１５での削れ深さＤをＮ＋拡散層（不純物領域）８の深さＸｊより浅く形成する。
【００５８】
以上説明したように、本実施の形態によれば、コンタクトホール１１内の分離窒化膜（分離領域）１５の削れ深さＤをＮ＋拡散層（不純物領域）８の深さＸｊより小さくすることができるので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
さらに、従来例のようなリーク防止拡散層１３を形成する工程を削減できる。
又、従来例のようなリーク防止拡散層がないため、Ｐウェル２とＮ＋拡散層８との間の容量低減を図ることができる。
【００５９】
実施の形態４．
図４は、この発明の実施の形態４による半導体装置の構造を示す断面図である。
図４において、１８は複数のＰウェル（活性領域）２の間を分離するための分離領域であり、分離酸化膜１７と分離窒化膜１６の多層構造に形成されていることが、この実施の形態の特徴である。その他の部分は、実施の形態１と同様であるから、説明を省略する。
【００６０】
以上説明したこの実施の形態の半導体装置の構造を要約すると次のとおりである。
この実施の形態の分離領域１８は、少なくともその上層部分がシリコンに比べエッチングレートが所定割合より小さい材料で形成され、Ｎ＋拡散層（不純物領域）８の端面に接するように形成され、かつ好ましくはＮ＋拡散層８の深さより深く形成されている。この材料の好適なものとしては、シリコン窒化膜が用いられる。そして、この実施の形態では、下層のシリコン酸化膜１７と、このシリコン酸化膜１７の上に形成されたシリコン窒化膜１６の２層構造によってこの構造が実現されている。
【００６１】
以上説明したように、この実施の形態の半導体装置では、コンタクトホール１１が分離領域１８に乗り上げても、分離領域１８での削れ深さＤが小さく、Ｎ＋拡散層（不純物領域）８より深くないので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
また、従来例のようなリーク防止拡散層を形成する必要がないので、工程を削減できるうえに、Ｎ＋拡散層８とＰウェル２との間の容量が増加することもない。
【００６２】
さらに、このような構造にすることにより、実施の形態１では起こりうる、分離窒化膜１５のストレスによる半導体基板１とＮ＋拡散層８との間に流れるストレスリーク電流の発生を緩和できる。さらに誘電率が小さい酸化膜１７をはさみこむことにより同一分離膜厚にした場合、半導体基板１とアルミ電極１４間の容量低減を行なうことができる。
【００６３】
実施の形態５．
図５は、この発明の実施の形態５による半導体装置の製造方法を工程に沿って示す断面図である。この実施の形態は、実施の形態４で説明した半導体装置の製造方法として適するものである。
次に、図を参照して、製造方法について説明する。
まず、図５(a)に示すように、半導体基板１（シリコン基板）上の全面にＣＶＤ法、または熱酸化により酸化膜１７（シリコン酸化膜）を形成する。
【００６４】
次に、この酸化膜１７の上に、ＣＶＤ法により窒化膜１６（シリコン窒化膜）をデポする。その後、半導体基板１上の活性領域を形成すべき部分から窒化膜１６及び酸化膜１７を選択的にエッチングし、残留した部分の窒化膜１６及び酸化膜１７により分離領域１８（分離多層膜）を形成する。
【００６５】
次に、図５(b)に示すように、半導体基板１のエッチング除去されて表面の露出した部分にSiH２Cl２＋HCl系のガスを使用したＣＶＤ法により、Siエピタキシャル成長によるシリコン層２７を形成する。その後、ウェーハ全面をＣＭＰ法により研磨する。
【００６６】
その後、図５(ｃ)に示すように、イオン注入法により、Ｎ型不純物、Ｐ型不純物を注入し、Ｐウェル２及びＮウェル３を形成する。その後の工程は、実施の形態１の図２（ｂ）で説明した工程と同様の工程を行う。
次に、図５（ｄ）に示すように、図２（ｃ）で説明した工程と同様の工程を行う。
【００６７】
このように、この実施の形態では、従来例の図１９（ｄ）で説明したような、リーク防止拡散層１３は形成しない。又、コンタクトホール１１のエッチングの際のエッチングの条件としては酸化膜と窒化膜の選択比の高いガスを利用する。
【００６８】
以上説明したこの実施の形態の半導体装置の製造方法を要約すると次のとおりである。
この実施の形態では、まず半導体基板１の表面にシリコン酸化膜１７を形成する。次に、このシリコン酸化膜１７の上にシリコン窒化膜１６を堆積する。次に、半導体基板１の表面において活性領域を形成するための部分からシリコン窒化膜１６及びシリコン酸化膜１７を選択的に除去し、この除去された部分にシリコン層２７を成長させる。その後、シリコン層２７を成長させた半導体基板１の表面をＣＭＰ法により研磨し、活性領域となるシリコン層２７を形成する。
その後は通常の工程によりシリコン層２７にＰウェル２を形成し、所望の素子を形成して、その上に層間酸化膜１０を形成し、この層間酸化膜１０を貫いて層間のコンタクトホール１１を形成し、層間コンタクトをとる。
この際、この実施の形態では、コンタクトホール１１をＮ＋拡散層（不純物領域）８と分離領域１８との境界にまたがって形成し、かつコンタクトホール１１の分離領域１８での削れ深さＤをＮ＋拡散層（不純物領域）８の深さＸｊより浅く形成する。
【００６９】
以上説明したように、本実施の形態によれば、コンタクトホール１１内の分離領域１８の削れ深さＤをＮ＋拡散層（不純物領域）８の深さＸｊより小さくすることができるので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
さらに、従来例のようなリーク防止拡散層１３を形成する工程を削減できる。
又、従来例のようなリーク防止拡散層がないため、Ｐウェル２とＮ＋拡散層８との間の容量低減を図ることができる。
【００７０】
実施の形態６．
図６は、この発明の実施の形態６による半導体装置の構造を示す断面図である。
図６において、２９は複数のＰウェル（活性領域）２の間を分離するための分離領域であり、分離酸化膜４とこの分離酸化膜４と半導体基板１との間に形成された窒化シリコン膜２１から構成されており、この点がこの実施の形態の特徴である。その他の部分は、実施の形態１と同様であるから、説明を省略する。
【００７１】
以上説明したこの実施の形態の半導体装置の構造を要約すると次のとおりである。
すなわち、この半導体装置では、シリコンなどの半導体基板１の表面にＮ＋拡散層（不純物領域）８を有する複数のＰウェル（活性領域）２と、これら複数のＰウェル２を電気的に分離する分離領域２９が形成されている。そして、この分離領域２９は、少なくともＰウェル２に接する面がシリコンに比べエッチングレートが所定割合より小さい材料で形成されている。この材料に好適なものとしては、窒化シリコン膜が用いられる。
【００７２】
また、この分離領域２９は、シリコン半導体基板１に接する面を窒化シリコン膜２１で形成され、この窒化シリコン膜２１の内側に分離酸化膜４が埋め込まれている。  そして、典型的には、コンタクトホール１１は、Ｎ＋拡散層（不純物領域）８と分離領域１０１との境界にまたがって形成され、コンタクトホール１１が分離領域２９に乗り上げた部分での底部は、窒化シリコン膜２１でストップしている。
【００７３】
以上説明したように、この実施の形態の半導体装置では、コンタクトホール１１が分離領域２９に乗り上げて、分離領域２９での削れ量が大きくなっても、アルミ電極１４は窒化シリコン膜２１によって遮断されているので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
また、従来例のようなリーク防止拡散層を形成する必要がないので、工程を削減できるうえに、Ｎ＋拡散層（不純物領域）８とＰウェル２との間の容量が増加することもない。
【００７４】
実施の形態７．
図７は、この発明の実施の形態７による半導体装置の製造方法を工程に沿って示す断面図である。この実施の形態は、実施の形態６で説明した半導体装置の製造方法として適するものである。
次に、図を参照して、製造方法について説明する。
まず、図７(a)に示すように、半導体基板１上に全面に酸化膜１９及び窒化膜２０をデポし、半導体基板１の分離領域を形成すべき部分から、酸化膜１９、窒化膜２０及び半導体基板１を選択的にエッチングする。
【００７５】
次に、図７(ｂ) に示すように、窒素系ガスふん囲気中でアニールを行ない、半導体基板１のエッチングにより表面に露出したシリコン部分を窒化し、窒化シリコン膜２１を形成する。
その後、図７(c) に示すように、窒化シリコン膜２１が形成された半導体基板１の凹部にシリコン酸化膜をデポし、ＣＭＰ法によりこの酸化膜を研磨し、分離酸化膜４を形成する。
その後、半導体基板１の表面の窒化膜２０及び酸化膜１９をエッチング除去する。
【００７６】
次に、図７(d)に示すように、イオン注入法により、Ｎ型不純物、Ｐ型不純物を注入し、Ｐウェル２及びＮウェル３を形成する。その後の工程は、実施の形態１の図２（ｂ）で説明した工程と同様の工程を行う。
さらに、図２（ｃ）で説明した工程と同様の工程を行う。
【００７７】
このように、この実施の形態では、従来例の図１９（ｄ）で説明したような、リーク防止拡散層１３は形成しない。又、コンタクトホール１１のエッチングの際のエッチングの条件としては酸化膜と窒化膜の選択比の高いガスを利用する。
【００７８】
以上説明したこの実施の形態の半導体装置の製造方法を要約すると次のとおりである。
この実施の形態では、まず半導体基板１の表面において複数の活性領域を電気的に分離するための分離領域を形成する部分をエッチングにより選択的に所定深さ除去する。次に、半導体基板１の上記エッチングにより除去された凹部の内表面を窒化し窒化シリコン膜２１を形成する。次に、この窒化シリコン膜２１の上にシリコン酸化膜を埋め込む。このシリコン酸化膜を埋め込んだ半導体基板１表面をＣＭＰ法により研磨し窒化シリコン膜２１と分離酸化膜４とにより分離領域２９を形成する。
その後は通常の工程によりＰウェル（活性領域）２を形成し、所望の素子を形成して、その上に層間酸化膜１０を形成し、この層間酸化膜１０を貫いて層間のコンタクトホール１１を形成し、層間コンタクトをとる。
この際、この実施の形態では、コンタクトホール１１をＮ＋拡散層（不純物領域）２と分離領域２９との境界にまたがって形成する。
【００７９】
以上説明したように、この実施の形態では、コンタクトホール１１が分離領域２９に乗り上げて、分離領域２９での削れ量が大きくなっても、アルミ電極１４は窒化シリコン膜２１によって遮断されているので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
また、従来例のようなリーク防止拡散層を形成する必要がないので、工程を削減できるうえに、Ｎ＋拡散層（不純物領域）８とＰウェル２との間の容量が増加することもない。
さらに、このような構造にすることによりストッパー膜となる窒化シリコン膜２１を容易に形成することができる。
【００８０】
実施の形態８．
図８は、この発明の実施の形態８による半導体装置の構造を示す断面図である。図８において、４はシリコン酸化膜による分離酸化膜、２３はウェーハの上の全面に、具体的には、高融点シリサイド層９の上に形成されたシリコン酸化膜、２２はさらにその上に形成されたポリシリコン膜、２４はコンタクトホール１１の側壁に形成されたサイドウォール（シリコン酸化膜）である。その他の部分は、実施の形態１と同様であるから、説明を省略する。
【００８１】
このように、この実施の形態では、層間酸化膜（層間絶縁膜）１０の直下にエッチングストッパー層となるポリシリコン層２２を形成し、その下に高融点シリサイド層９に接するシリコン酸化膜２３を形成している。又、コンタクトホール１１内に絶縁膜で形成したコンタクト内サイドウォール２４を形成し、ポリシリコン層２２によってコンタクト相互間がショートするのを防止している。
【００８２】
以上に説明したこの実施の形態の半導体装置の構造を要約すると次のとおりである。
すなわち、この半導体装置では、シリコンなどの半導体基板１の表面にＮ＋拡散層（不純物領域）８を有する複数のＰウェル（活性領域）２と、これら複数のＰウェル２を電気的に分離する分離酸化膜４が形成されている。
そして、素子が形成されたシリコン半導体基板１の表面の全面にシリコン酸化膜２３が形成され、このシリコン酸化膜２３の上にポリシリコン膜２２が形成され、さらにこのポリシリコン膜２２の上に層間酸化膜１０が形成されている。
【００８３】
そして、この層間酸化膜１０とポリシリコン膜２２とシリコン酸化膜２３とを貫いてＮ＋拡散層８に達するコンタクトホール１１が形成され、このコンタクトホール１１の側壁にサイドウォール（シリコン酸化膜）２４が形成されている。
そして、典型的には、コンタクトホール１１は、Ｎ＋拡散層８と分離酸化膜４との境界にまたがって形成され、コンタクトホール１１の分離酸化膜４での削れ深さＤがＮ＋拡散層８の深さＸｊより浅く形成されている。
なお、必要に応じて、シリコン半導体基板１のＮ＋拡散層８の表面に接して高融点シリサイド層９が形成されている。さらに、コンタクトホール１１の内面には、バリアメタル層２８が形成されている。
【００８４】
以上説明したように、この実施の形態の半導体装置では、コンタクトホール１１が分離酸化膜４に乗り上げても、分離酸化膜４での削れ量が小さく、Ｎ＋拡散層８より深くないので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
また、従来例のようなリーク防止拡散層を形成する必要がないので、工程を削減できるうえに、Ｎ＋拡散層８とＰウェル２との間の容量が増加することもない。
【００８５】
実施の形態９．
図９は、この発明の実施の形態９による半導体装置の製造方法を工程に沿って示す断面図である。この実施の形態は、実施の形態８で説明した半導体装置の製造方法として適するものである。
次に、図を参照して、製造方法について説明する。
まず、図９(a)に示すように、半導体基板１上に分離酸化膜４、Ｐウェル２、Ｎウェル３、ゲート電極６、サイドウォール７、Ｎ＋拡散層８、及び高融点シリサイド層９を形成する。この工程は、従来の工程と同様である。
【００８６】
次に、図９(ｂ) に示すように、素子が形成されたウェーハの上に全面に、具体的には高融点シリサイド層９の上に、酸化膜２３をＣＶＤ法によりデポする。その後、この酸化膜２３の上にポリシリコン膜２２を形成し、さらにその上に層間酸化膜１０をＣＶＤ法によりデポする。
次に、図９(c) に示すように、酸化膜とポリシリコンのエッチング選択比の高いエッチング条件にて、所定の位置に開孔を有するレジストパターンを介して（図示せず）、選択的に層間酸化膜１０をエッチングして開孔を形成し、ポリシリコン２２内でエッチングをストップする。
【００８７】
その後、この開孔から塩素系のガスにてポリシリコン膜２２をエッチング、さらにＦ系ガスを用いたエッチングにて薄い酸化膜２３をエッチングする。
その後、ウェーハ全面に薄い酸化膜をデポし、Ｆ系ガスを用いたエッチングによりエッチバックを行ない、コンタクトホール１１内にサイドウォール２４を形成する。
【００８８】
次にバリアメタル層の材料及びＡｌをスパッタし、その後選択的にエッチングを行ない、コンタクトホール１１の内面にバリアメタル層２８を形成し、その内側にアルミ電極１４を形成する。（図８参照）
このように、この実施の形態では、従来例の図１９（ｄ）で説明したような、リーク防止拡散層１３は形成しない。
【００８９】
以上説明したこの実施の形態の半導体装置の製造方法を要約すると次のとおりである。
この実施の形態では、まず、半導体基板１の表面に、Ｎ＋拡散層（不純物領域）８を有し素子が形成された複数のＰウェル（活性領域）２とこれら複数のＰウェル２を電気的に分離する分離酸化膜４とを形成する。次に、このウェーハの表面の全面にシリコン酸化膜２３を形成し、さらにこのシリコン酸化膜２３の上にポリシリコン膜２２を形成する。
その後、このポリシリコン膜２２の上に層間酸化膜１０を形成し、この層間酸化膜１０の上に所定の開孔を有するレジストパターンを形成し（図示せず）、層間酸化膜１０をポリシリコン膜２２に対するエッチング選択比の高い条件でエッチングして開孔を形成する。
続いて、この開孔からポリシリコン膜２２とシリコン酸化膜２３とをエッチングしＮ＋拡散層８に達するコンタクトホール１１を形成する。
この際、コンタクトホール１１をＮ＋拡散層８と分離酸化膜４との境界にまたがって形成し、かつコンタクトホール１１の分離酸化膜４での削れ深さＤをＮ＋拡散層８の深さより浅く形成する。
【００９０】
以上説明したように、この実施の形態によれば、ポリシリコン膜２２をエッチングストッパーとして厚い層間酸化膜１０のエッチングを止めた後、コンタクトホール１１底部の薄いポリシリコン膜２２と酸化膜２３とを追加エッチングするので、コンタクトホール１１底部のオーバーエッチングを制御しやすく、過度のオーバーエッチングをする必要がないので、分離酸化膜４の削れ量が小さくなるように制御することができる。
したがって、本実施の形態によれば、コンタクトホール１１内の分離酸化膜４の削れ深さＤをＮ＋拡散層８の深さＸｊより小さくすることができるので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
さらに、従来例のようなリーク防止拡散層１３を形成する工程を削減できる。
又、従来例のようなリーク防止拡散層がないため、Ｐウェル２とＮ＋拡散層８との間の容量低減を図ることができる。
【００９１】
実施の形態１０．
図１０は、この発明の実施の形態１０による半導体装置の構造を示す断面図である。
図１０において、４はシリコン酸化膜による分離酸化膜、２５はウェーハの上の全面に、具体的には、高融点シリサイド層９の上に形成された窒化膜（シリコン窒化膜）である。その他の部分は、実施の形態１と同様であるから、説明を省略する。
実施の形態８では、エッチングストッパー膜としてウェーハ全面にポリシリコン層２２と酸化膜２３をデポし使用したが、本実施の形態では、窒化膜２５を使用している。
【００９２】
以上説明したこの実施の形態の半導体装置の構造を要約すると次のとおりである。
すなわち、この実施の形態の半導体装置では、シリコンなどの半導体基板１の表面にＮ＋拡散層（不純物領域）８を有する複数のＰウェル（活性領域）２と、これら複数のＰウェル２を電気的に分離する分離酸化膜４が形成されている。
そして、素子が形成された半導体基板１の表面の全面に窒化膜２５（シリコン窒化膜）が形成され、この窒化膜２５の上に層間酸化膜１０が形成されている。
【００９３】
そして、この層間酸化膜１０を貫いてＮ＋拡散層８に達するコンタクトホール１１が形成されている。
そして、典型的には、コンタクトホール１１は、Ｎ＋拡散層８と分離酸化膜４との境界にまたがって形成され、コンタクトホール１１の分離酸化膜４での削れ深さＤがＮ＋拡散層８の深さＸｊより浅く形成されている。
【００９４】
以上説明したように、この実施の形態の半導体装置では、コンタクトホール１１が分離酸化膜４に乗り上げても、分離酸化膜４での削れ量が小さく、Ｎ＋拡散層８より深くないので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
また、従来例のようなリーク防止拡散層を形成する必要がないので、工程を削減できるうえに、Ｎ＋拡散層８とＰウェル２との間の容量が増加することもない。
【００９５】
さらに、このような構造にすることにより、実施の形態８のようなポリシリコン層２２と酸化膜２３との二重構造にするよりも、さらにアルミ電極１４と半導体基板１との間の容量低減をはかることができる。
【００９６】
実施の形態１１．
図１１は、この発明の実施の形態１１による半導体装置の製造方法を工程に沿って示す断面図である。この実施の形態は、実施の形態１０で説明した半導体装置の製造方法として適するものである。
次に、図を参照して、製造方法について説明する。
まず、図１１(a)に示すように、シリコンなどの半導体基板１上に分離酸化膜４、Ｐウェル２、Ｎウェル３、ゲート電極６、サイドウォール７、Ｎ＋拡散層８、及び高融点シリサイド層９を形成する。この工程は、従来の工程と同様である。
【００９７】
次に、図１１(b) に示すように、ウェーハ全面に窒化膜２５をＣＶＤ法によりデポする。その後、窒化膜２５の上に層間酸化膜１０をＣＶＤ法によりデポする。
次に、図１１(c) に示すように、層間酸化膜１０と窒化膜２５のエッチング選択比の高いエッチング条件にて、所定の位置に開孔を有するレジストパターンを介して（図示せず）、選択的に層間酸化膜１０をエッチングして開孔を形成し、窒化膜２５中でエッチングをストップする。その後、この開孔からフッ素系のガスを使用し、窒化膜２５のエッチングを行なう。
【００９８】
次に、バリアメタル層の材料及びＡｌをスパッタし、その後選択的にエッチングを行ない、バリアメタル層２８及びアルミ電極１４を形成する（図１０参照）。
このように、この実施の形態では、従来例の図１９（ｄ）で説明したような、リーク防止拡散層１３は形成しない。
【００９９】
以上説明したこの実施の形態の半導体装置の製造方法を要約すると次のとおりである。
この実施の形態では、まず、半導体基板１の表面に、Ｎ＋拡散層（不純物領域）８を有し素子が形成された複数のＰウェル（活性領域）とこれら複数のＰウェル２を電気的に分離する分離領域４とを形成する。次に、このシリコン半導体基板１の表面の全面にシリコン窒化膜２５を形成する。
その後、このポリシリコン膜２２の上に層間酸化膜１０を形成し、この層間酸化膜１０の上に所定の開孔を有するレジストパターンを形成し、層間酸化膜１０をシリコン窒化膜２５に対するエッチング選択比の高い条件でエッチングして開孔を形成する。続いて、この開孔からシリコン窒化膜２５をエッチングしＮ＋拡散層８に達するコンタクトホール１１を形成する。
この際、コンタクトホール１１をＮ＋拡散層８と分離酸化膜４との境界にまたがって形成し、かつコンタクトホール１１の分離酸化膜４での削れ深さＤをＮ＋拡散層８の深さより浅く形成する。
【０１００】
以上説明したように、この実施の形態によれば、シリコン窒化膜２５をエッチングストッパーとして厚い層間酸化膜１０のエッチングを止めた後、コンタクトホール１１底部の薄いシリコン窒化膜２５を追加エッチングするので、コンタクトホール１１底部のオーバーエッチングを制御しやすく、過度のオーバーエッチングをする必要がないので、分離酸化膜４の削れ量が小さくなるように制御することができる。
したがって、本実施の形態によれば、コンタクトホール１１内の分離酸化膜４の削れ深さＤをＮ＋拡散層８の深さＸｊより小さくすることができるので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
さらに従来例のようなリーク防止拡散層１３を形成する工程を削減できる。
又、従来例のようなリーク防止拡散層がないため、Ｐウェル２とＮ＋拡散層８との間の容量低減を図ることができる。
【０１０１】
実施の形態１２．
図１２は、この発明の実施の形態１２による半導体装置の構造を示す断面図である。
図１２において、４は分離領域としての分離酸化膜（シリコン酸化膜）、２６はウェーハの上の全面に、具体的には、高融点シリサイド層９の上に形成されたシリコン酸化膜、２５はシリコン酸化膜２６の上に形成されたシリコン窒化膜である。その他の部分は、実施の形態５または６と同様であるから、説明を省略する。
【０１０２】
実施の形態１０では金属シリサイド９上に窒化膜２５をデポし、エッチングストッパー膜として使用しているが、本実施の形態では図１２に示すように金属シリサイド９と窒化膜２５の間に薄い酸化膜２６を挟んである。
また、この酸化膜２６は、好ましくは、低温デポジションで形成されたものが好適であり、さらに望ましくはＮＳＧ膜が好適である。
【０１０３】
以上説明したこの実施の形態の半導体装置の構造を要約すると次のとおりである。
すなわち、この半導体装置では、シリコンなどの半導体基板１の表面にＮ＋拡散層（不純物領域）８を有する複数のＰウェル（活性領域）２と、これら複数のＰウェル２を電気的に分離する分離酸化膜４が形成されている。
そして、素子が形成されたシリコン半導体基板１の表面の全面にシリコン酸化膜２６が形成され、このシリコン酸化膜２６の上にシリコン窒化膜２５が形成され、このシリコン窒化膜２５の上に層間酸化膜１０が形成されている。
また、シリコン酸化膜２６は、好適には低温デポジションによるシリコン酸化膜であり、さらに望ましくはＮＳＧ膜である。
【０１０４】
そして、この層間酸化膜１０とシリコン窒化膜２５とシリコン酸化膜２６とを貫いてＮ＋拡散層８に達するコンタクトホール１１が形成されている。そして、典型的には、コンタクトホール１１は、Ｎ＋拡散層（不純物領域）８と分離酸化膜４との境界にまたがって形成され、コンタクトホール１１の分離酸化膜４での削れ深さＤがＮ＋拡散層８の深さＸｊより浅く形成されている。
【０１０５】
以上説明したように、この実施の形態の半導体装置では、コンタクトホール１１が分離酸化膜４に乗り上げても、分離酸化膜４での削れ量が小さく、Ｎ＋拡散層８より深くないので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
また、従来例のようなリーク防止拡散層を形成する必要がないので、工程を削減できるうえに、Ｎ＋拡散層（不純物領域）８とＰウェル２との間の容量が増加することもない。
【０１０６】
さらに、このような構造により、シリコン窒化膜２５をデポジションする時の金属シリサイド層９の酸化を防止することができ、金属シリサイド層９の抵抗上昇をまねかない。
【０１０７】
実施の形態１３．
図１３は、この発明の実施の形態１３による半導体装置の製造方法を工程に沿って示す断面図である。この実施の形態は、実施の形態１２で説明した半導体装置の製造方法として適するものである。
次に、図を参照して、製造方法について説明する。
まず、図１３(a)に示すように、Ｐ型シリコンなどの半導体基板１上に分離領域４、Ｐウェル２、Ｎウェル３、ゲート電極６、サイドウォール７、Ｎ＋拡散層８、及び高融点シリサイド層９を形成する。この工程は、従来の工程と同様である。
【０１０８】
次に、図１３(b) に示すように、半導体基板１の上に全面にシリコン酸化膜２６を形成する。このシリコン酸化膜２６は、低温デポジションで形成するのが望ましい。さらには、ＵＳＧ膜（Undoped Sicade Glass）あるいはＮＳＧ膜(Non Silicate Glass)で形成するのが望ましい。これは、例えば常圧ＣＶＤ法により形成されたノンドープトの酸化膜である。
その後、この酸化膜２６の上に窒化膜２５をＣＶＤ法によりデポする。その後、層間酸化膜１０をＣＶＤ法によりデポする。
【０１０９】
次に、図１３(c) に示すように、酸化膜と窒化膜のエッチング選択比の高いエッチング条件にて、所定の位置に開孔を有するレジストパターンを介して（図示せず）、選択的に層間酸化膜１０をエッチングして開孔を形成し、窒化膜２５中でエッチングをストップする。
その後、この開孔からフッ素系のガスを使用し、窒化膜２５及び酸化膜（ＮＳＧ膜）２６のエッチングを行なう。なお、このような場合のシリコン窒化膜のエッチング条件として一例を挙げれば、ＥＣＲ型プラズマ発生方式の装置を用いて、ＣＨＦ３／Ｏ２ガスを用いて、０．５〜０．８Ｐａ（４〜６ｍＴｏｒｒ）程度の圧力で行う。
【０１１０】
次に、バリアメタル層の材料及びＡｌをスパッタし、その後選択的にエッチングを行ない、コンタクトホール１１の内壁にバリアメタル層２８を形成し、この内部にアルミ電極１４を形成する。（図１２参照）
【０１１１】
図１４は、この実施の形態による半導体装置の一例として、実際にコンタクトホールをエッチングし、その結果を評価した評価サンプルの構造と平面レイアウトを示す図である。図１５は、このようの評価サンプルで実際にエッチングを行なった場合の、コンタクトホール内部のパターンと分離酸化膜４の掘れ量（削れ量）との関係を示す実験結果である。
【０１１２】
図１４において、コンタクトホール１１が分離酸化膜４にのり上げる構造においては、コンタクト底部における分離酸化膜４が露出する面積Ａと、金属シリサイド層９が露出する面積Ｂと、分離酸化膜４の削れ深さＤとの間には図１５に示すような関係があることが示された。この関係は次式のように表される。
Ｄ＝  １００+９５０×Ｂ／（Ａ＋Ｂ）            [Å]
この式によれば、コンタクトホール１１の底部で、金属シリサイド層９が露出する面積Ｂが相対的に小さいほど、あるいは分離酸化膜４が露出する面積Ａが相対的に大きいほど、分離酸化膜４の削れ深さＤが小さくなる。
本実施の形態ではコンタクトホール１１のレイアウトによるＡとＢの量より削れ深さＤを計算し、Ｎ＋拡散層深さＸｊを削れ深さＤより深く形成する。
【０１１３】
以上説明したこの実施の形態の半導体装置の製造方法を要約すると次のとおりである。
この実施の形態では、まず、半導体基板１の表面に、Ｎ＋拡散層（不純物領域）８を有し素子が形成された複数のＰウェル（活性領域）とこれら複数のＰウェル２を電気的に分離する分離酸化膜４とを形成する。次に、この半導体基板１の表面の全面に酸化膜２３（シリコン酸化膜）を形成し、このシリコン酸化膜の上に窒化膜２５（シリコン窒化膜）を形成する。
さらに、この窒化膜２５の上に層間酸化膜１０を形成し、この層間酸化膜１０の上に所定の開孔を有するレジストパターンを形成し（図示せず）、層間酸化膜１０を窒化膜２５に対するエッチング選択比の高い条件でエッチングして開孔を形成する。さらに、この開孔から窒化膜２５と酸化膜２６とをエッチングしＮ＋拡散層８に達するコンタクトホール１１を形成する。
また、好適には、酸化膜２６を低温デポジションにより形成する。さらに好適には、ＵＳＧ膜で形成する。
また、コンタクトホール１１をＮ＋拡散層８と分離酸化膜４との境界にまたがって形成し、かつコンタクトホール１１の分離酸化膜４での削れ深さＤをＮ＋拡散層８の深さＸｊより浅く形成する。
あるいは、コンタクトホール１１のレイアウトから分離酸化膜４の削れ深さＤを予測し、Ｎ＋拡散層４の深さＸｊを削れ深さＤより深く形成する。
【０１１４】
以上説明したように、この実施の形態によれば、窒化膜２５をエッチングストッパーとして厚い層間酸化膜１０のエッチングを止めた後、コンタクトホール１１底部の薄い窒化膜２５と酸化膜２６とを追加エッチングするので、コンタクトホール１１底部のオーバーエッチングを制御しやすく、過度のオーバーエッチングをする必要がないので、分離酸化膜４の削れ量が小さくなるように制御することができる。
したがって、本実施の形態によれば、コンタクトホール１１内の分離酸化膜４の削れ深さＤをＮ＋拡散層８の深さＸｊより小さくすることができるので、アルミ電極１４からＰウェル２にリーク電流が流れることがない。
さらに従来例のようなリーク防止拡散層１３を形成する工程を削減できる。
又、従来例のようなリーク防止拡散層がないため、Ｐウェル２とＮ＋拡散層８との間の容量低減を図ることができる。
【０１１５】
実施の形態１４．
図１６は、この発明の実施の形態１４による半導体装置の構造を示す部分平面図である。
図１６において、８はＮ＋拡散層（不純物領域）、４は活性領域間の分離領域としての分離酸化膜であり、この実施の形態では、Ｎ＋拡散層８が分離酸化膜４の中に突出する突出部８ａを有している。そして、コンタクトホール１１は、その中にＮ＋拡散層８の突出部８ａと、その周囲の分離酸化膜４を含むように位置している。
【０１１６】
Ａはコンタクト底部における分離領域（分離酸化膜）４が露出する面積、Ｂはコンタクト底部における金属シリサイド層９が露出する面積を示す。
この実施の形態では、図１６に示すように、符号８ａの領域を分離酸化膜４の一部とし、コンタクトホール１１内の３方向が分離酸化膜４の領域となるようにし、面積Ａを大きくとることができるようにし、図１５で示したＡとＢとＤの関係により削れ深さＤを小さくしている。
【０１１７】
以上に説明したこの実施の形態の半導体装置の構造を要約すると次のとおりである。
すなわち、この実施の形態の半導体装置では、Ｐウェル（活性領域）２と分離酸化膜４との境界においてＰウェル２が分離酸化膜４中に突出した突出部を有し、Ｎ＋拡散層８が突出部８ａを含んで形成されている。そして、コンタクトホール１１が突出部８ａのＮ＋拡散層８と、突出部８ａに接する分離酸化膜４とに達するように形成されている。
さらに、具体的には、コンタクトホール１１が突出部８ａのＮ＋拡散層８と、突出部８ａの先端に接する分離酸化膜４と、突出部８ａのそれぞれ両側に接する分離酸化膜４とに達するように形成されている。
【０１１８】
以上のように、この実施の形態によれば、コンタクトホール１１内のパターンを調整することにより、分離酸化膜４の削れ量を小さくするようにできる。あるいは、分離酸化膜４の削れ量を予測し、Ｎ＋拡散層８の深さがそれより深くなるように形成することができる。
また、本実施の形態のレイアウト方法によれば、Ｐウェル２とＮ＋拡散層８との容量低減を行なうことができる。
【０１１９】
実施の形態１５．
図１７は、この発明の実施の形態１５による半導体装置の構造を示す部分平面図である。
実施の形態１４では、コンタクトホール１１の図示ｘ方向ずれによる重ねあわせずれの発生により、コンタクト底部における金属シリサイド層９が露出する面積Ｂの面積が変動し、コンタクト抵抗がばらついてしまう。
【０１２０】
本実施の形態ではコンタクトホール１１内の２方向が、分離酸化膜４が露出する面積となるようにしている。
すなわち、この実施の形態では、コンタクトホール１１が、Ｐウェル２の突出部に形成されたＮ＋拡散層８の突出部８ａの最先端を除いて、突出部８ａの中間部分のＮ＋拡散層８と、突出部８ａのそれぞれ両側に接する分離酸化膜４とに達するように形成されている。
このようにすることにより、コンタクトホール１１のｘ方向ずれによる重ねあわせずれが発生した場合でも、金属シリサイド層９が露出する面積Ｂが変わらず、コンタクト抵抗を安定してとることができる。
【図面の簡単な説明】
【０１２１】
【図１】この発明の実施の形態１による半導体装置の構造を示す断面図。
【図２】この発明の実施の形態２による半導体装置の製造方法を工程に沿って示す断面図。
【図３】この発明の実施の形態３による半導体装置の製造方法を工程に沿って示す断面図。
【図４】この発明の実施の形態４による半導体装置の構造を示す断面図。
【図５】この発明の実施の形態５による半導体装置の製造方法を工程に沿って示す断面図。
【図６】この発明の実施の形態６による半導体装置の構造を示す断面図。
【図７】この発明の実施の形態７による半導体装置の製造方法を工程に沿って示す断面図。
【図８】この発明の実施の形態８による半導体装置の構造を示す断面図。
【図９】この発明の実施の形態９による半導体装置の製造方法を工程に沿って示す断面図。
【図１０】この発明の実施の形態１０による半導体装置の構造を示す断面図。
【図１１】この発明の実施の形態１１による半導体装置の製造方法を工程に沿って示す断面図。
【図１２】この発明の実施の形態１２による半導体装置の構造を示す断面図。
【図１３】この発明の実施の形態１３による半導体装置の製造方法を工程に沿って示す断面図。
【図１４】この実施の形態１３における評価サンプルの構造と平面レイアウトを示す図。
【図１５】この実施の形態１３における評価サンプルに関する実験結果を示す図。
【図１６】この発明の実施の形態１４による半導体装置の構造を示す部分平面図。
【図１７】この発明の実施の形態１５による半導体装置の構造を示す部分平面図。
【図１８】従来の半導体装置のコンタクト構造を示す断面図。
【図１９】従来の半導体装置の製造方法を工程に沿って示す断面図。
【図２０】従来の半導体装置の動作について説明するための断面構造図。
【符号の説明】
【０１２２】
１  半導体基板、  ２  活性領域（Ｐウェル）、  ３  Ｎウェル、  ４  分離酸化膜,  ５  ゲート酸化膜、  ６  ゲート電極、  ７  サイドウォール、  ８  不純物領域（Ｎ＋拡散層）、  ９  高融点シリサイド層、  １０  層間絶縁膜（層間酸化膜）、  １１  コンタクトホール、  １２  削れ部、  １３  リーク防止用拡散層、  １４  アルミ電極、  １５  分離領域（分離窒化膜）、  １６  窒化膜（シリコン窒化膜）、  １７  酸化膜（シリコン酸化膜）、  １８  分離領域、  １９  酸化膜（シリコン酸化膜）、  ２０  窒化膜（シリコン窒化膜）、  ２１  窒化シリコン膜、  ２２  ポリシリコン膜、  ２３  酸化膜（シリコン酸化膜）、  ２４  サイドウォール、２５  窒化膜（シリコン窒化膜）、  ２６  酸化膜（シリコン酸化膜）、  ２７  シリコン層、  ２８  バリアメタル層、  ２９  分離領域。
【図１】
2009065176.tif 000003
【図２】
2009065176.tif 000004
【図３】
2009065176.tif 000005
【図４】
2009065176.tif 000006
【図５】
2009065176.tif 000007
【図６】
2009065176.tif 000008
【図７】
2009065176.tif 000009
【図８】
2009065176.tif 000010
【図９】
2009065176.tif 000011
【図１０】
2009065176.tif 000012
【図１１】
2009065176.tif 000013
【図１２】
2009065176.tif 000014
【図１３】
2009065176.tif 000015
【図１４】
2009065176.tif 000016
【図１５】
2009065176.tif 000017
【図１６】
2009065176.tif 000018
【図１７】
2009065176.tif 000019
【図１８】
2009065176.tif 000020
【図１９】
2009065176.tif 000021
【図２０】
2009065176.tif 000022
【手続補正書】
【提出日】平成20年10月21日(2008.10.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン窒化膜を形成する工程と、このシリコン窒化膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記シリコン窒化膜のエッチングレートよりも上記層間絶縁膜のエッチングレートの方が高い条件にてエッチングして開孔を形成する工程と、この開孔から上記層間絶縁膜のエッチング時よりも上記シリコン窒化膜に対するエッチングレートが高い条件にて上記シリコン窒化膜をエッチングし上記不純物領域に達するコンタクトホールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上にシリコン窒化膜を形成する工程と、このシリコン窒化膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記シリコン窒化膜のエッチングレートよりも上記層間絶縁膜のエッチングレートの方が高い条件にてエッチングして開孔を形成する工程と、この開孔から上記シリコン窒化膜をエッチングし上記不純物領域に達するコンタクトホールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
上記シリコン酸化膜を低温デポジションにより形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
上記コンタクトホールを上記不純物領域と上記分離領域との境界にまたがって形成し、かつ上記コンタクトホールの上記分離領域での削れ深さを上記不純物領域の深さより浅く形成することを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
半導体基板に形成された溝内に絶縁膜が埋め込まれた分離領域を形成する工程と、
上記分離領域に分離され不純物領域を有する複数の活性領域を上記半導体基板内に形成する工程と、
上記複数の活性領域の表面に金属シリサイドを形成する工程と、
上記半導体基板上にシリコン窒化膜を形成する工程と、
上記シリコン窒化膜上に層間絶縁膜を形成する工程と、
上記層間絶縁膜上に所定のホールパターンを持つマスクを形成して、第一条件にてエッチングを行うことにより、上記シリコン窒化膜に達する穴を形成する工程と、
上記穴底のシリコン窒化膜を上記第一条件よりもシリコン窒化膜のエッチングレートが早い条件にてエッチングして上記活性領域に達する穴を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
上記分離領域を形成する工程と上記複数の活性領域を形成する工程との間に、上記半導体基板上にゲート電極を形成する工程を更に有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
上記ゲート電極を形成する工程と上記シリコン窒化膜を形成する工程との間に、上記半導体基板上にシリコン酸化膜を形成する工程を更に有することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
上記活性領域に達する穴を上記活性領域と上記分離領域との境界にまたがって形成し、かつ上記活性領域に達する穴の上記分離領域での削れ深さを上記活性領域の深さより浅く形成することを特徴とする請求項５〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
半導体基板に形成された溝内に絶縁膜が埋め込まれた分離領域を形成する工程と、
上記半導体基板上にゲート電極を形成する工程と、
上記分離領域に分離され不純物領域を有する複数の活性領域を上記半導体基板内に形成する工程と、
上記半導体基板上および上記ゲート電極上にシリコン酸化膜を形成する工程と、
上記シリコン酸化膜上にシリコン窒化膜を形成する工程と、
上記シリコン窒化膜上に層間絶縁膜を形成する工程と、
上記層間絶縁膜上に所定のホールパターンを持つマスクを形成して、上記層間絶縁膜および上記シリコン窒化膜にエッチングを行うことにより、上記活性領域に達する穴を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
上記複数の活性領域を形成する工程と上記シリコン窒化膜を形成する工程との間に、上記半導体基板表面およびゲート電極上面に金属シリサイドを形成する工程を更に有することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
上記活性領域に達する穴を上記活性領域と上記分離領域との境界にまたがって形成し、かつ上記活性領域に達する穴の上記分離領域での削れ深さを上記活性領域の深さより浅く形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
半導体基板に形成された溝内に絶縁膜が埋め込まれた分離領域と、
上記分離領域に分離され不純物領域を有する複数の活性領域と、
上記半導体基板上に設けられたシリコン窒化膜と、
上記シリコン窒化膜上に設けられた層間絶縁膜と、
上記層間絶縁膜及び上記シリコン窒化膜を貫き、上記活性領域に達するコンタクトとを有し、
上記活性領域に達するコンタクトは上記活性領域と上記分離領域との境界にまたがって設けられ、かつ上記活性領域に達するコンタクトの上記分離領域での削れ深さを上記活性領域の深さより浅く設けられていることを特徴とする半導体装置。
【請求項１３】
上記半導体基板上にゲート電極を更に有し、上記ゲート電極は上記シリコン窒化膜に覆われていることを特徴とする請求項１２記載の半導体装置。
【請求項１４】
上記半導体基板表面及び上記ゲート電極表面に金属シリサイドが設けられていることを特徴とする請求項１３記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
この発明の請求項１に係る半導体装置の製造方法は、表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン窒化膜を形成する工程と、このシリコン窒化膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記シリコン窒化膜のエッチングレートよりも上記層間絶縁膜のエッチングレートの方が高い条件にてエッチングして開孔を形成する工程と、この開孔から上記層間絶縁膜のエッチング時よりも上記シリコン窒化膜に対するエッチングレートが高い条件にて上記シリコン窒化膜をエッチングし上記不純物領域に達するコンタクトホールを形成する工程とを含むことを特徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この発明の請求項２に係る半導体装置の製造方法は、表面に不純物領域を有し素子が形成された複数の活性領域とこれら複数の活性領域を電気的に分離する分離領域とを有するシリコン半導体基板の表面の全面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上にシリコン窒化膜を形成する工程と、このシリコン窒化膜の上に層間絶縁膜を形成する工程と、この層間絶縁膜の上に所定の開孔を有するレジストパターンを形成し上記層間絶縁膜を上記シリコン窒化膜のエッチングレートよりも上記層間絶縁膜のエッチングレートの方が高い条件にてエッチングして開孔を形成する工程と、この開孔から上記シリコン窒化膜をエッチングし上記不純物領域に達するコンタクトホールを形成する工程とを含むことを特徴とするものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
この発明の請求項３に係る半導体装置の製造方法は、請求項２において、上記シリコン酸化膜を低温デポジションにより形成することを特徴とするものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
この発明の請求項４に係る半導体装置は、請求項１〜３のいずれかにおいて、上記コンタクトホールを上記不純物領域と上記分離領域との境界にまたがって形成し、かつ上記コンタクトホールの上記分離領域での削れ深さを上記不純物領域の深さより浅く形成することを特徴とするものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
この発明の請求項５に係る半導体装置の製造方法は、半導体基板に形成された溝内に絶縁膜が埋め込まれた分離領域を形成する工程と、
上記分離領域に分離され不純物領域を有する複数の活性領域を上記半導体基板内に形成する工程と、
上記複数の活性領域の表面に金属シリサイドを形成する工程と、
上記半導体基板上にシリコン窒化膜を形成する工程と、
上記シリコン窒化膜上に層間絶縁膜を形成する工程と、
上記層間絶縁膜上に所定のホールパターンを持つマスクを形成して、第一条件にてエッチングを行うことにより、上記シリコン窒化膜に達する穴を形成する工程と、
上記穴底のシリコン窒化膜を上記第一条件よりもシリコン窒化膜のエッチングレートが早い条件にてエッチングして上記活性領域に達する穴を形成する工程とを有することを特徴とするものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
この発明の請求項６に係る半導体装置の製造方法は、請求項５において、上記分離領域を形成する工程と上記複数の活性領域を形成する工程との間に、上記半導体基板上にゲート電極を形成する工程を更に有することを特徴とするものである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
この発明の請求項７に係る半導体装置の製造方法は、請求項６において、上記ゲート電極を形成する工程と上記シリコン窒化膜を形成する工程との間に、上記半導体基板上にシリコン酸化膜を形成する工程を更に有することを特徴とするものである。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
この発明の請求項８に係る半導体装置の製造方法は、請求項５〜７のいずれかにおいて、上記活性領域に達する穴を上記活性領域と上記分離領域との境界にまたがって形成し、かつ上記活性領域に達する穴の上記分離領域での削れ深さを上記活性領域の深さより浅く形成することを特徴とするものである。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
この発明の請求項９に係る半導体装置の製造方法は、半導体基板に形成された溝内に絶縁膜が埋め込まれた分離領域を形成する工程と、
上記半導体基板上にゲート電極を形成する工程と、
上記分離領域に分離され不純物領域を有する複数の活性領域を上記半導体基板内に形成する工程と、
上記半導体基板上および上記ゲート電極上にシリコン酸化膜を形成する工程と、上記シリコン酸化膜上にシリコン窒化膜を形成する工程と、
上記シリコン窒化膜上に層間絶縁膜を形成する工程と、
上記層間絶縁膜上に所定のホールパターンを持つマスクを形成して、上記層間絶縁膜および上記シリコン窒化膜にエッチングを行うことにより、上記活性領域に達する穴を形成する工程とを有することを特徴とするものである。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
この発明の請求項１０に係る半導体装置の製造方法は、請求項９において、上記複数の活性領域を形成する工程と上記シリコン窒化膜を形成する工程との間に、上記半導体基板表面およびゲート電極上面に金属シリサイドを形成する工程を更に有することを特徴とするものである。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
この発明の請求項１１に係る半導体装置の製造方法は、請求項１０において、上記活性領域に達する穴を上記活性領域と上記分離領域との境界にまたがって形成し、かつ上記活性領域に達する穴の上記分離領域での削れ深さを上記活性領域の深さより浅く形成することを特徴とするものである。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
この発明の請求項１２に係る半導体装置は、半導体基板に形成された溝内に絶縁膜が埋め込まれた分離領域と、
上記分離領域に分離され不純物領域を有する複数の活性領域と、
上記半導体基板上に設けられたシリコン窒化膜と、
上記シリコン窒化膜上に設けられた層間絶縁膜と、
上記層間絶縁膜及び上記シリコン窒化膜を貫き、上記活性領域に達するコンタクトとを有し、
上記活性領域に達するコンタクトは上記活性領域と上記分離領域との境界にまたがって設けられ、かつ上記活性領域に達するコンタクトの上記分離領域での削れ深さを上記活性領域の深さより浅く設けられていることを特徴とするものである。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
この発明の請求項１３に係る半導体装置は、請求項１２において、上記半導体基板上にゲート電極を更に有し、上記ゲート電極は上記シリコン窒化膜に覆われていることを特徴とするものである。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
この発明の請求項１４に係る半導体装置は、請求項１３において、上記半導体基板表面及び上記ゲート電極表面に金属シリサイドが設けられていることを特徴とするものである。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【補正の内容】
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【補正の内容】
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】削除
【補正の内容】
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【補正の内容】
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【補正の内容】
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】削除
【補正の内容】
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】削除
【補正の内容】