(57)【要約】【課題】半導体素子とサブマウントの接合に十分な剪断強度を保つことのできる半導体素子接合方法を提供すること。【解決手段】基材に対して半導体素子をろう材２２を用いて接合後、前記ろう材２２の融点以下且つ前記ろう材２２中のＳｎが固相拡散する温度で放置することを特徴とする半導体素子接合方法を提供する。この半導体素子接合方法と半導体素子製造方法によれば、少ない接合面積でもその領域で望ましい値を満足するような強度を持つ半導体素子を得ることが可能である。【選択図】図１
2009123933.tif 000002
【特許請求の範囲】
【請求項１】
基材に対して半導体素子をろう材を用いて接合後、
前記ろう材の融点以下且つ前記ろう材中のＳｎが固相拡散する温度で放置するようにしたことを特徴とする半導体素子接合方法。
【請求項２】
前記放置する温度を５０℃〜１６０℃とし、放置時間を５０時間〜１００時間としたことを特徴とする請求項１記載の半導体素子接合方法。
【請求項３】
窒素雰囲気中または水素雰囲気中でおこなうようにしたことを特徴とする請求項１又は２記載の半導体素子接合方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の接合方法に関する。
【背景技術】
【０００２】
半導体素子は、ダイオード、トランジスタ等の能動部品として、またメモリ等の記録デバイス、フォトダイオード等の受光デバイス、半導体レーザ等の発光デバイスなど、様々な機能を有するものが幅広く開発され、現代の電気電子機器にとって必要不可欠なものとなっている。テレビ受像機、携帯電話、パーソナルコンピュータといった現代の電気製品（電子機器）には必ずといっていいほど組み込まれており、さらに自動車や各種産業機器などにも電子機器を組み込む場合が多く、その工学上の重要性は非常に大きい。
【０００３】
近年、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＢＤ（Ｂｌｕ−ｒａｙ  Ｄｉｓｃ）といった光記録読み出し型の情報記録媒体が、こうした半導体の発達を背景として急速に普及してきている。一般に光情報記録媒体の記録読み出しには、半導体レーザ素子が利用される。光情報記録媒体は、その記録密度が急速に増加しつつあり、これに利用される半導体レーザ素子は、より高出力の素子が求められている。
【０００４】
半導体レーザでは、電気的エネルギーが光エネルギーに変換される際に、エネルギー損失が生じ、その分が熱エネルギーに転換される。この熱エネルギーは、半導体レーザの温度を上昇させて、レーザ特性に好ましくない影響を与える。
【０００５】
半導体レーザ素子の高出力化に伴い、このような素子内で発生する熱エネルギーを速やかに放散させ、かつ半導体レーザ素子の機械的強度を補強するために、一般に、半導体レーザ素子をヒートシンクに直接またはサブマウントを介してろう材によって接合することが行われている。
【０００６】
こうした構造を持つ半導体レーザ素子は、ヒートシンクに直接またはサブマウントを介して電気的接続を得ることができる。従って、低い電気伝導度と高い熱伝導率を得られる接合を得ることが求められている。
【０００７】
また、同様に他の半導体素子でも、高出力化に伴いヒートシンクに直接またはサブマウントを介してろう材によって接合することによって素子で発生した熱を効果的に放散させることが行われている。
【０００８】
下記[特許文献１]では、Ａｇ（銀）を１〜３０重量％含むＳｎ（スズ）を主体としたろう材（[特許文献１]におけるダイボンドメタル）を用いて半導体レーザをヒートシンクに接合する発明が開示されている。[特許文献１]に開示された発明によれば、上記のろう材を半導体レーザとヒートシンクとの接合に用いることで、半導体レーザとヒートシンク間の熱伝導率を高め、半導体レーザで発生した熱を効率的に発散（放熱）することができる。
【０００９】
【特許文献１】特開平０３−２１１７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述したような半導体レーザは、レーザ光を光情報記録媒体に照射して、この光情報記録媒体に情報信号を記録したり、記録された情報信号を再生するための光源として広く用いられている。光情報記録媒体へのレーザ光源として用いられる半導体レーザは、レーザ光を光情報記録媒体側へ出射し、そのレーザ光が光情報記録媒体にて反射された反射光をフォトディテクタ等の受光素子で受光、検出し情報信号として処理する。このため半導体レーザは、出射したレーザ光が光情報記録媒体にて反射された後、正確に受光素子に入射するよう高い位置精度で光ピックアップ等に搭載される必要がある。このため、半導体レーザ素子は高い剪断強度（シェア強度）をもって強固に基材に接合されている必要がある。また、同様に他の半導体素子においても、その形態により高い剪断強度をもって強固に基材に接合されることが要求される場合がある。
【００１１】
しかしながら、[特許文献１]に開示された発明では、半導体レーザ素子とサブマウントの接合は常に一定の剪断強度を得られるわけではなく、十分な剪断強度が保てない場合があるため、更なる改善が望まれる。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、半導体素子とサブマウントの接合に十分な剪断強度を保つことのできる半導体素子接合方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために本願発明は以下の（１）〜（３）の手段よりなる。
すなわち、
（１）基材に対して半導体素子をろう材を用いて接合後、
前記ろう材の融点以下且つ前記ろう材中のＳｎが固相拡散する温度で放置するようにしたことを特徴とする半導体素子接合方法。
（２）前記放置する温度を５０℃〜１６０℃とし、放置時間を５０時間〜１００時間としたことを特徴とする前記（１）記載の半導体素子接合方法。
（３）窒素雰囲気中または水素雰囲気中でおこなうようにしたことを特徴とする前記（１）又は（２）記載の半導体素子接合方法。
【発明の効果】
【００１４】
本発明に係る半導体素子接合方法によれば、半導体素子とサブマウント等の基材との接合に十分な剪断強度を保つことのできる半導体素子接合方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明に係る半導体素子接合方法の一実施例について図１〜図５を参照して、詳細に説明する。
【００１６】
先ず、図２を用いて本実施例で使用したリッジ導波路型半導体レーザ素子の構成を説明する。
【００１７】
本例で使用する素子は、ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とからなるダブルヘテロ構造の上方に、ｐ型ＡｌＧａＡｓ第２クラッド層とｐ型ＧａＡｓコンタクト層とを積層してリッジ部を略台形状に形成すると共に、リッジ部の両側に一対のｎ型ＧａＡｓ電流狭窄層を形成する。
【００１８】
図２に示すように、ｎ型ＧａＡｓ基板２上には、厚さ１．５μｍのｎ型Ａｌ０．５Ｇａ０．５Ａｓ第１クラッド層３（Ｓｉドープ、１×１０１８ｃｍ−３）、厚さ０．０７μｍのノンドープＡｌ０．１３Ｇａ０．８７Ａｓ活性層４、厚さ０．３μｍのｐ型Ａｌ０．５Ｇａ０．５Ａｓ第１クラッド層５（Ｚｎドープ、１×１０１８ｃｍ−３）、厚さ０．０３μｍのｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層６（Ｚｎドープ、１×１０１８ｃｍ−３）が順次積層されている。
【００１９】
ｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層６上には厚さ１．０μｍのｎ型ＧａＡｓ電流狭窄層１０１、１０２により挟まれた０．７μｍのｐ型Ａｌ０．５Ｇａ０．５Ａｓ第２クラッド層７（Ｚｎドープ、１×１０１８ｃｍ−３）が設けられ、このｐ型Ａｌ０．５Ｇａ０．５Ａｓ第２クラッド層７上に厚さ０．３μｍのｐ型ＧａＡｓキャップ層８（Ｚｎドープ、５×１０１９ｃｍ−３）が積層されたリッジストライプ構造９を形成する。
【００２０】
更に、このリッジストライプ構造９及びｎ型ＧａＡｓ電流狭窄層１０１、１０２の上部には、ｐ型ＧａＡｓコンタクト層１１が積層し、このｐ型ＧａＡｓコンタクト層１１上に、ｐ型ＧａＡｓコンタクト層１１側から順にＡｕ（２００ｎｍ）/Ｐｔ（３００ｎｍ）/Ｔｉ（２００ｎｍ）/Ａｕ（３００ｎｍ）/ＡｕＢｅ（１５０ｎｍ）よりなるｐ型ＧａＡｓコンタクト層１１に対しオーミック接続となる電極１２を形成する。
【００２１】
またこれら積層方向と逆方向のｎ型ＧａＡｓ基板２には厚みが約１００μｍになるように研磨する工程を加え、ｎ型半導体にオーミック接続となる電極１３を形成後、素子の大きさが２００×４００μｍとなるチップ形状とした。こうして作成された半導体レーザ素子の両電極間に電流を注入し、発振閾値以上になるとレーザ発振が生じ、Ａｌ０．１３Ｇａ０．８７Ａｓ活性層４からレーザ光が放出される。
【００２２】
なお、本実施例では上記構成の半導体レーザ素子を用いたが、本発明の実施には別の構成の半導体レーザ素子を用いても良いことは勿論である。
【００２３】
次に、図１を用いて、本実施例で使用した半導体レーザ素子電極及びサブマウントについて説明する。
【００２４】
先ず、図１に示すように、サブマウント２１上に例えばＡｕＳｎろう材２２を形成する。ろう材は、ろう付け作業において使用する接合媒体であり、色々な素材が複合されて構成される。ここではＡｕＳｎろう材を用いたが、少なくとも固相拡散を起こすＳｎ系材質を含んでいれば良い。具体的にはＡｕＳｎのほかにＡｇＳｎ、ＳｎＡｇＣｕ、ＳｎＰｂなどといった材質が当てはまる。拡散とは、異なる金属を接触させて高温に保持すると、それぞれの材料の原子は混じり合い、均一な濃度となる方向へ原子が移動することをいい、特に固相間での拡散を固相拡散という。
【００２５】
次に、ろう材２２上に半導体レーザ素子の電極１２を接触させ、３００℃の加熱処理を行う。これにより、電極１２の表層のＡｕとＡｕＳｎろう材２２が反応しながら溶融し、半導体レーザ素子１とサブマウント２１が接合される。接合後、高温のオーブン中で、一定時間放置し、ろう材層２２中のＡｕＳｎの固相拡散処理を行う。
【００２６】
ろう材層２２に接する電極の構成は、Ａｕ/Ｐｔ/Ｔｉ/Ａｕ/ＡｕＢｅ/ＧａＡｓで、ＡｕＳｎの固相拡散は途中の比較的反応しにくい材質であるＰｔ/Ｔｉ層で止まる。即ちＰｔ/Ｔｉ層はバリア膜として使われている。
【００２７】
また、サブマウントの材質にはＳｉ、ＢｅＯ、ＡｌＮ（窒化アルミニューム）などを用い、その上にＡｕＳｎ/Ｔｉ、ＡｕＳｎ/Ｐｔ/Ｔｉといった層を形成した構成とする。また、電極を作る関係でＴｉ層の下にＡｌ層を構成してもよい。上記のサブマウント表層材料は、いずれもＡｕＳｎの固相拡散が遅い材質であり、バリア層の役割を果たす。
【００２８】
ところで、実際の生産過程では半導体レーザ素子１とサブマウント２１との接合状態は常に一定の剪断強度を得られるわけではない。剪断強度は、半導体素子の接合面に対して平行な力を加えることによって半導体素子が実装基板から外れる際の力の大きさである。
【００２９】
剪断強度の望ましい値については一般にＭＩＬ規格のＭＩＬ  ＳＴＤ−８８３による測定で下限値よりも高い値を得ることが条件となるが、必ずしも満足できない場合がある。これは、ろう材や半導体レーザ素子上のディフェクトの存在、ゴミの混入、接合素子（半導体レーザ素子）の片あたり（素子が傾いて部分的にしかろう材に触れていない状態ができる）、等の理由で加熱直前の半導体レーザ素子の電極表面とろう材表面が完全に接触する理想状態とならず、半田接合面積が不足することに一因がある。しかし、少ない接合面積でもその領域で望ましい値を満足するような強度が取れれば十分に使用に耐えられる製品を得ることは可能である。
【００３０】
この強度を確保する手段として前述した高温のオーブン中で一定時間放置し、ろう材層２２中のＡｕおよびＳｎの固相拡散処理を行うことによってろう材層２２の成分を均一化して、ろう材全体の剪断強度を高める。本実施例では、放置温度は８０℃、放置時間は１００時間とした。
【００３１】
図３は搭載直後と８０℃のオーブン中で５０時間、その時点からさらに５０時間である１００時間放置した後の剪断強度測定の結果である。８０℃のオーブン中で１００時間放置後２倍近くに剪断強度が高くなっている。
【００３２】
図５は接合直後の均一半田層中の微小領域の断面組成分析図である。図５（ａ）に示すように、接合直後は半田層中がＳｎリッチな領域やＡｕＳｎ合金領域の集合体となっている。これに対して図５（ｂ）に示すように、Ｓｎ系半田の接合後、本発明によって積極的に固相拡散を起こさせ、半田層中を均一な組成とすることができる。組成が異なる領域界面は強度が弱いため、半田層中が均一な組成となることで組成が異なる領域界面が減少し、半田層の強度を高めることができる。
【００３３】
本実施例では放置の温度は８０℃としたが、半田層が溶融しない温度であれば適宜変更してもよい。Ｓｎ系半田は常温でも僅かずつ固相反応するが、反応を短時間で終わらせ製品の生産タクトを短くすることを考慮すれば、５０℃程度くらいの環境下から放置してＡｕおよびＳｎの固相拡散を進めた方が良い。
【００３４】
Ｓｎを含む半田材は高温状態で長く放置すると酸化する。半田材の酸化が起こると、接合状態に著しい悪影響を及ぼすため、酸化が起こらないようにすることも重要になる。
本実施例では半田材を溶融させる温度まで加熱しないため酸化によって接合状態に急激な影響を与えるほどではないが、できるだけ酸化を抑えるために放置温度を１８０℃以下とするのが望ましい。
【００３５】
また、同じく酸化を抑制するため環境はＮ２雰囲気中にするのが望ましい。素子や電極構成に影響がないならば、Ｈ２雰囲気を用いてもよい。更に、放置時間についても製品の製造タクト・コストから適宜変更してよいが、効果を確実に得るため、５０時間以上の放置が望ましい。
【００３６】
また、本例との比較例として図４に１６０℃のオーブン中で５０時間、その時点からさらに５０時間である１００時間放置した後の剪断強度測定の結果を示す。
【００３７】
図４に示すように、比較例では８０℃で放置したときのように剪断強度は上がらない。これは、バリア膜として利用しているＰｔが徐々に拡散してバリア性が失われていくからである。従って前記した放置温度は１６０℃以下の、バリア膜の拡散が起こらない範囲で実施することが望ましい。
【００３８】
以上説明した通り、本実施例によれば半導体レーザ素子とサブマウントの接合に十分な剪断強度を得ることができるが、サブマウントを省き、半導体レーザ素子を直接ヒートシンクに接合する場合においても、同様方法により十分な剪断強度を得ることができる。
【００３９】
以下に、上記実施例を実際の製造現場にておこなう場合、効率的に実施するための半導体素子製造方法を記す。
【００４０】
半導体レーザをサブマウント２１に接合するまでの工程は上記実施例と同様であるため、省略する。接合後の固相拡散処理は、必ずしも接合直後に行う必要性はなく、半導体レーザ素子を別の部品とともに組み立てる工程を経て機能素子としたあとで行っても上記と同様の効果が得られる。したがって、この点に着目した製造方法を提供することにより、より効率的な製造方法が実現できる。
【００４１】
ここでは、例えば、ＤＶＤまたはＣＤ等の、読み取りまたは書き込みに使用する場合について述べる。
【００４２】
サブマウント２１に搭載された半導体レーザ素子は他のいくつかの部品と組み合わされてピックアップと呼ばれる部品となる。ピックアップは、光学的に書き込み・読み出しを行う機能素子である。
【００４３】
ピックアップまでの組立工程をすすめると途中の作業者・装置・保管箱等で発生した静電気によって半導体レーザ素子の損傷が起こり、半導体レーザ素子が機能しなくなるという問題点が生じる場合がある。また、他の部品と組み合わせる組み立て精度にばらつきが出るため、光学的な性能などにばらつきが生じる。
【００４４】
これら半導体レーザ素子が機能しなくなるという問題点が生じてしまったピックアップの不良品の除去や組み立てられたピックアップの光学的特性などのチェックのため、性能の検査をおこなう。性能の検査は、加速試験や限界性能試験なども含まれるため、高温の環境下で長時間実施される場合が多くある。一般に、製品の製造方法は同一の性能ならばより短時間で製造できることが、技術的価値が高い。
【００４５】
本発明の実施を、従来実施されてきた製造方法に単純に加算して行った場合、製品としての性能は高まるが製造時間が長くかかってしまう。この問題を解決するために、上記した固相拡散処理は必ずしも接合直後に行う必要性がないことと、上記した性能検査が高温の環境下で長時間実施されることに着目し、両者を同時に平行して実施することで製品の製造を、より短時間で行うことができる。
【００４６】
例えば上記実施例の８０℃-１００時間の放置をこの検査工程とあわせて行うことで検査と品質管理を効率的に進めることができる。例えば検査時間が８０℃環境下で３０時間必要であり、放置時間を１００時間としたいならば残り７０時間をオーブンの中で放置するといった複合的な処理を行っても良い。
【００４７】
また、本実施例は、半導体レーザ素子を用いたが、本発明の実施にはその他にトランジスタ、電界効果トランジスタ（ＦＥＴ）、サイリスタ（ＳＣＲ）、ダイオード（整流器）、発光ダイオード（ＬＥＤ）等の半導体素子にも応用できるものである。
【００４８】
上述した半導体素子接合方法と半導体素子製造方法によれば、少ない接合面積でもその領域でＭＩＬ規格のＭＩＬ  ＳＴＤ−８８３の望ましい値を満足するような強度を持つ半導体素子を得ることが可能である。
【００４９】
また、実際の製造工程においては、高温のオーブン中で一定時間放置する工程と検査工程をあわせておこなうことにより、検査と品質管理を効率的に進めることができ、より短時間で製造できるため、技術的価値が高くなる。
【図面の簡単な説明】
【００５０】
【図１】本発明に係る半導体素子接合方法と半導体素子製造方法を適用した半導体レーザ素子電極及びサブマウントの構成図である。
【図２】本発明に係る半導体素子接合方法と半導体素子製造方法で適用した半導体レーザ素子の構成図である。
【図３】本実施例の搭載直後と８０℃のオーブン中で５０時間、その時点からさらに５０時間である１００時間放置した後の剪断強度測定の結果を示す表である。
【図４】比較例の搭載直後と１６０℃のオーブン中で５０時間、その時点からさらに５０時間である１００時間放置した後の剪断強度測定の結果を示す表である。
【図５】本発明に係る実施例の断面組成分析の結果を示す図である。
【符号の説明】
【００５１】
１    半導体レーザ素子
２    ｎ型ＧａＡｓ基板
３    第１クラッド層
４    活性層
５    第１クラッド層
６    エッチングストップ層
７    第２クラッド層
８    キャップ層
９    リッジストライプ構造
１０１  電流狭窄層
１０２  電流狭窄層
１１    コンタクト層
１２    ｐ型半導体にオーミック接続となる材質を使った電極
１３    ｎ型半導体にオーミック接続となる材質を使った電極
２１    サブマウント
２２    ろう材
【図１】
2009123933.tif 000003
【図２】
2009123933.tif 000004
【図３】
2009123933.tif 000005
【図４】
2009123933.tif 000006
【図５】
2009123933.tif 000007