(57)【要約】【課題】遮光膜に負電圧を印加してスミア特性を改善する固体撮像素子でスミア特性を更に改善する。【解決手段】読出パルス１３１が読出電極に印加されるとき読出パルス１３１と同極性のパルス電圧１３５を導電性遮光膜に印加すると共に、パルス電圧１３５を、読出パルス１３１の印加終了のタイミングに先行してオフさせる。遮光膜に正電圧を印加する必用の無い期間に負電圧を印加するため、負電圧印加期間が長くなり、スミア特性が更に改善する。【選択図】図４
2009105609.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面部に二次元アレイ状に形成された複数の光電変換素子と、複数の光電変換素子列の各々の側部に形成され転送電極兼用の読出電極に読出パルスが印加されたとき該当する前記光電変換素子の検出電荷が信号電荷として読み出され転送電極に転送パルスが印加されたとき該信号電荷を転送する電荷転送路と、前記半導体基板の表面に絶縁層を介して積層され前記光電変換素子の各々の直上に開口を有し前記読出パルスが前記読出電極に印加されるとき該読出パルスと同極性のパルス電圧が印加される導電性の遮光膜とを備える固体撮像素子の駆動方法において、前記パルス電圧は、前記読出パルスの印加終了のタイミングに先行してオフされることを特徴とする固体撮像素子の駆動方法。
【請求項２】
前記パルス電圧は、前記オフされた後に前記読出パルスと反対極性の所定電圧になることを特徴とする請求項１に記載の固体撮像素子の駆動方法。
【請求項３】
前記パルス電圧は、前記オフされた後、該パルス電圧のオン時の電圧と前記所定電圧との間の中間の電圧に保持され、前記読出パルスの印加終了後の所要時間後に前記所定電圧になる３値パルス電圧であることを特徴とする請求項２に記載の固体撮像素子の駆動方法。
【請求項４】
前記信号電荷は電子であり、前記読出パルスは正電圧パルスであり、前記所定電圧は負電圧であり、前記中間の電圧は０Ｖ付近の電圧であることを特徴とする請求項３に記載の固体撮像素子の駆動方法。
【請求項５】
前記パルス電圧は、前記オフされた後、直ちに前記所定電圧になる２値パルス電圧であることを特徴とする請求項２に記載の固体撮像素子の駆動方法。
【請求項６】
前記パルス電圧は、前記読出パルスの印加により開始される前記検出電荷の前記電荷転送路への移動完了までの時間経過後にオフされることを特徴とする請求項１乃至請求項５のいずれかに記載の固体撮像素子の駆動方法。
【請求項７】
前記パルス電圧は、前記読出パルスのパルス立ち上がり期間経過後にオフされることを特徴とする請求項１乃至請求項６のいずれかに記載の固体撮像素子の駆動方法。
【請求項８】
前記パルス電圧は、前記読出パルスのパルス幅の１／２経過後にオフされることを特徴とする請求項１乃至請求項７のいずれかに記載の固体撮像素子の駆動方法。
【請求項９】
前記パルス電圧は、前記読出パルスに先行してオンされることを特徴とする請求項１乃至請求項８のいずれかに記載の固体撮像素子の駆動方法。
【請求項１０】
請求項１に記載の固体撮像素子と、請求項１乃至請求項９のいずれかに記載のパルス電圧を生成し前記遮光膜に印加する撮像素子駆動手段とを備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子の駆動方法等に係り、特に、スミアの低減及び読出電圧の低電圧化を図るのに好適な固体撮像素子の駆動方法並びに撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ型の固体撮像素子は、ＣＭＯＳ型の固体撮像素子に比較して消費電力が大きいという欠点を有し、このため、ＣＣＤ型の固体撮像素子では、消費電力の低減を図るための様々な技術開発が進んでいる。
【０００３】
例えば、特許文献１，２，３の従来技術では、読出パルスを垂直転送電極兼用読出電極に印加する時に、遮光膜に高電圧を印加する技術を開示している。遮光膜にプラス電圧を印加すると空乏化電圧が改善され、画素（フォトダイオード）から垂直転送路に電子（信号電荷）が移動し易くなる。これにより、例えば従来は＋１５Ｖの読出パルスを印加していたときに比較して、＋１２Ｖの読出パルスで信号電荷を垂直転送路に読み出すことが可能となり、低消費電力化を図ることが可能となる。
【０００４】
【特許文献１】特開２００７―２２１５６０号公報
【特許文献２】特開２００６―１２１１１２号公報
【特許文献３】特開２００４―２７３６４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＣＣＤ型の固体撮像素子では、読出パルス印加時に遮光膜にプラス電圧を印加することで、低消費電力化を図ることができる。しかし、遮光膜に常にプラス電圧を印加していると、スミア特性が劣化してしまうという問題が生じる。このため、特許文献１記載の従来技術では、読出パルスの印加終了後、速やかに遮光膜の印加電圧をマイナス電圧とすることで、スミア特性の改善を図っている。
【０００６】
近年の固体撮像素子に搭載される画素数は増加の一途を辿り、数百万画素以上を搭載するのが普通になってきている。このため、画素が微細化され、１つ１つの画素の飽和電荷量は小さくなり、僅かなスミア電荷量で画質を劣化させてしまう様になってきている。上述した様に、読出パルス印加終了後に速やかに遮光膜の印加電圧をマイナス電圧とすることで、スミア特性の改善を図ることができるが、更なるスミア特性の改善が望まれている。
【０００７】
本発明の目的は、スミアの更なる低減及び読出電圧の低電圧化を図ることができる固体撮像素子の駆動方法及び撮像装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の固体撮像素子の駆動方法は、半導体基板の表面部に二次元アレイ状に形成された複数の光電変換素子と、複数の光電変換素子列の各々の側部に形成され転送電極兼用の読出電極に読出パルスが印加されたとき該当する前記光電変換素子の検出電荷が信号電荷として読み出され転送電極に転送パルスが印加されたとき該信号電荷を転送する電荷転送路と、前記半導体基板の表面に絶縁層を介して積層され前記光電変換素子の各々の直上に開口を有し前記読出パルスが前記読出電極に印加されるとき該読出パルスと同極性のパルス電圧が印加される導電性の遮光膜とを備える固体撮像素子の駆動方法において、前記パルス電圧は、前記読出パルスの印加終了のタイミングに先行してオフされることを特徴とする。
【０００９】
本発明の固体撮像素子の駆動方法の前記パルス電圧は、前記オフされた後に前記読出パルスと反対極性の所定電圧になることを特徴とする。
【００１０】
本発明の固体撮像素子の駆動方法の前記パルス電圧は、前記オフされた後、該パルス電圧のオン時の電圧と前記所定電圧との間の中間の電圧に保持され、前記読出パルスの印加終了後の所要時間後に前記所定電圧になることを特徴とする。
【００１１】
本発明の固体撮像素子の駆動方法の前記信号電荷は電子であり、前記読出パルスは正電圧パルスであり、前記所定電圧は負電圧であり、前記中間の電圧は０Ｖ付近の電圧であることを特徴とする。
【００１２】
本発明の固体撮像素子の駆動方法の前記パルス電圧は、前記オフされた後、直ちに前記所定電圧になることを特徴とする。
【００１３】
本発明の固体撮像素子の駆動方法の前記パルス電圧は、前記読出パルスの印加により開始される前記検出電荷の前記電荷転送路への移動完了までの時間経過後にオフされることを特徴とする。
【００１４】
本発明の固体撮像素子の駆動方法の前記パルス電圧は、前記読出パルスのパルス立ち上がり期間経過後にオフされることを特徴とする。
【００１５】
本発明の固体撮像素子の駆動方法の前記パルス電圧は、前記読出パルスのパルス幅の１／２経過後にオフされることを特徴とする。
【００１６】
本発明の固体撮像素子の駆動方法の前記パルス電圧は、前記読出パルスに先行してオンされることを特徴とする。
【００１７】
本発明の撮像装置は、上記に記載の固体撮像素子と、上記のいずれかに記載のパルス電圧を生成し前記遮光膜に印加する撮像素子駆動手段とを備えることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、遮光膜の印加電圧を読出パルス印加開始時に該読出パルスと同極性にするため空乏化電圧が有利となり、光電変換素子から電荷転送路への信号電荷（検出電荷）の移動完了後に速やかに遮光膜の印加電圧をオフとするため、スミア特性も改善される。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施形態について、図面を参照して説明する。
【００２０】
図１は、本発明の一実施形態に係る固体撮像素子を搭載したデジタルカメラの機能ブロック図である。図示するデジタルカメラは、撮影レンズ１０と、ＣＣＤ型の固体撮像素子１００と、この両者の間に設けられた絞り１２と、赤外線カットフィルタ１３と、光学ローパスフィルタ１４とを備える。デジタルカメラの全体を統括制御するＣＰＵ１５は、フラッシュ発光部１６及び受光部１７を制御し、レンズ駆動部１８を制御して撮影レンズ１０の位置をフォーカス位置に調整し、絞り駆動部１９を介し絞り１２の開口量を制御して露光量調整を行う。
【００２１】
また、ＣＰＵ１５は、撮像素子駆動部２０を介して固体撮像素子１００を駆動し、撮影レンズ１０を通して撮像した被写体画像を色信号として出力させる。ＣＰＵ１５には、操作部２１を通してユーザからの指示信号が入力され、ＣＰＵ１５はこの指示に従って各種制御を行う。
【００２２】
デジタルカメラの電気制御系は、固体撮像素子１００の出力に接続されたアナログ信号処理部２２と、このアナログ信号処理部２２から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路２３とを備え、これらはＣＰＵ１５によって制御される。
【００２３】
更に、このデジタルカメラの電気制御系は、メインメモリ（フレームメモリ）２４に接続されたメモリ制御部２５と、補間演算やガンマ補正演算，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、撮像画像をＪＰＥＧ画像に圧縮したり圧縮画像を伸張したりする圧縮伸張処理部２７と、測光データを積算しデジタル信号処理部２６が行うホワイトバランス補正のゲインを求める積算部２８と、着脱自在の記録媒体２９が接続される外部メモリ制御部３０と、カメラ背面等に搭載された液晶表示部３１が接続される表示制御部３２とを備え、これらは、制御バス３３及びデータバス３４によって相互に接続され、ＣＰＵ１５からの指令によって制御される。
【００２４】
図２は、図１に示す固体撮像素子１００の平面模式図である。図示する固体撮像素子１００は、半導体基板上に多数のフォトダイオード（光電変換素子）１０１が二次元アレイ状に配列形成され、奇数行のフォトダイオード１０１に対して偶数行のフォトダイオード１０１が１／２ピッチづつずらして配置（所謂、ハニカム画素配列）されている。
【００２５】
各フォトダイオード１０１上に図示した「Ｒ」「Ｇ」「Ｂ」は各フォトダイオード上に積層されたカラーフィルタの色（赤＝Ｒ，緑＝Ｇ，青＝Ｂ）を表しており、各フォトダイオード１０１は、３原色のうちの１色の受光量に応じた信号電荷を蓄積する。尚、原色系カラーフィルタを搭載した例を図示するが、補色系カラーフィルタを搭載することでも良い。
【００２６】
半導体基板表面の水平方向には、各フォトダイオード１０１を避けるように蛇行して垂直転送電極Ｖ１，Ｖ２，…Ｖ８が敷設されている。半導体基板には垂直方向に並ぶフォトダイオード列の側部に図示しない埋め込みチャネルが、フォトダイオード１０１を避けるように垂直方向に蛇行して形成されている。
【００２７】
この埋め込みチャネルと、この上に設けられ垂直方向に蛇行して配置される垂直転送電極とで、垂直転送路（ＶＣＣＤ）１０２が形成され、図１に示す撮像素子駆動部２０から出力される垂直転送パルスφＶ１〜φＶ８（図示する例は、８相駆動の例である。）によって転送駆動される。
【００２８】
半導体基板の下辺部には、水平転送路（ＨＣＣＤ）１０３が設けられている。この水平転送路１０３も、埋め込みチャネルとその上に設けられた水平転送電極とで構成され、この水平転送路１０３は、図１に示す撮像素子駆動部２０から出力される水平転送パルスφＨ１，φＨ２によって２相駆動される。
【００２９】
水平転送路１０３の出力端部には、出力アンプ１０４が設けられる。出力アンプ１０４は、水平転送路１０３の端部まで転送されてきた信号電荷の電荷量に応じた電圧値信号を画像信号として出力する。
【００３０】
図２に示す固体撮像素子１００の表面の略全面には、各フォトダイオード１０１の直上に夫々開口が設けられた金属製の遮光膜が積層される。そして、固体撮像素子の表面所定箇所には、遮光膜に所要の制御パルス電圧φＭＶを印加するパッド１０５が設けられる。制御パルス電圧φＭＶは、図１に示す撮像素子駆動部２０からパッド１０５を介して遮光膜に印加される。
【００３１】
尚、「垂直」「水平」という用語を使用して説明しているが、これは、半導体基板表面に沿う「１方向」「この１方向に対して略直角の方向」という意味である。また、図２には、所謂ハニカム画素配列の固体撮像素子を図示したが、本発明は、各画素が正方格子状に二次元配列された固体撮像素子にもそのまま適用可能である。
【００３２】
図３は、図２に示す固体撮像素子の略１画素分の断面模式図である。この固体撮像素子１００のｎ型半導体基板１１０には、ｐウェル層１１１が形成され、ｐウェル層１１１の表面部にｎ型領域部１１２が設けられることで、ｐウェル層１１１との間で光電変換を行うフォトダイオード１０１（以下、１１２をフォトダイオードともいう。）が形成される。
【００３３】
ｎ型領域部（フォトダイオード）１１２の隣接画素側には素子分離領域（ｐ＋領域）１１３が設けられ、フォトダイオード１１２の反対側には読み出しゲート部（ｐ−領域）１１４を介してｎ領域１１５が設けられる。このｎ領域１１５が、図２で説明した垂直転送路１０２の埋め込みチャネルを構成する。
【００３４】
ｎ型領域部１１２の表面部には、逆導電型（ｐ型）の高濃度不純物表面層１１６が設けられる。この高濃度不純物表面層１１６が設けられることで、暗電流として発生した自由電子が高濃度不純物表面層１１６のホールに捕捉され、暗電流成分が白キズとして画像中に現れるのが阻止される。
【００３５】
本実施形態の高濃度不純物表面層１１６は、ｎ型領域部１１２の表面の中央高濃度部（ｐ＋領域）１１６ａと、その周辺部の低濃度部（ｐ−領域）１１６ｂとに分けて設けられている。周辺を低濃度部１１６ｂとすることで周辺部の電界を弱め、フォトダイオード（ｎ型領域部）１１２の蓄積電荷を垂直転送路の埋め込みチャネル１１５に読み出すときの電圧を下げることが可能となる。
【００３６】
フォトダイオード１１２や埋め込みチャネル１１５等が形成された半導体基板１１０の最表面はＯＮＯ（酸化膜―窒化膜―酸化膜）構造または酸化膜単層構造の透明絶縁層１１８で被覆され、絶縁層１１８の上の埋め込みチャネル１１５直上には、垂直転送電極膜（例えばポリシリコン膜）１１９が積層される。
【００３７】
垂直転送電極膜１１９の上には、絶縁層１２０を介して金属製の遮光膜１２１が積層される。遮光膜１２１の各フォトダイオード１１２直上には開口１２１ａが設けられ、入射光はこの開口１２１ａを通り、ｎ型領域部１１２内に入射される。
【００３８】
また、本実施形態の固体撮像素子１００では、遮光膜開口１２１ａの端部が、高濃度不純物表面層１１６のうち低濃度部１１６ｂを覆う位置まで延設されている。この遮光膜１２１に、図２に示すパッド（外部パルスφＭＶの入力端子）１０５が接続される。
【００３９】
遮光膜１２１の上には、図示しない透明な平坦化層が積層され、表面が平坦に形成された平坦化層の表面に、図示しないカラーフィルタ層が積層され、その上に、マイクロレンズが積層される。
【００４０】
斯かる構成のデジタルカメラで画像を撮像する場合、撮影レンズ１０を通して入射してきた被写界からの入射光が、固体撮像素子１００の受光面に照射される。各フォトダイオード１１２に光が入射すると、各フォトダイオード１１２には、夫々の入射光量に応じた信号電荷（この例では電子）が蓄積される。
【００４１】
ＣＰＵ１５が撮像素子駆動部２０に指令を出力し撮像素子駆動部２０が読出パルスを固体撮像素子１００に出力すると、この読出パルスは読出電極兼用の垂直転送電極１１９に印加される。これにより、フォトダイオード１１２内の蓄積電荷（検出電荷）は、読出ゲート部１１４を介して埋め込みチャネル１１５に信号電荷として読み出される。
【００４２】
ＣＰＵ１５が撮像素子駆動部２０に指令を出力し、撮像素子駆動部２０が撮像素子１００に対して垂直転送パルスφＶ，水平転送パルスφＨを出力すると、垂直転送路１０２上の各信号電荷は垂直転送路上を転送され、フォトダイオード１行分の信号電荷が水平転送路１０３に転送されると、この１行分の信号電荷が水平転送路１０３上を転送され、各信号電荷の電荷量に応じた電圧値信号がアンプ１０４によって読み出される。
【００４３】
この様な信号電荷の読み出し動作において、本実施形態のデジタルカメラでは、ＣＰＵ１５が撮像素子駆動部２０に指令を出力し、遮光膜１２１に印加するパルス電圧φＭＶの制御を行う。以下、遮光膜の印加電圧制御について説明する。
【００４４】
図４（ａ）は、垂直転送電極（読み出し電極兼用）に印加するパルス波形を示す図であり、図４（ｂ）は、遮光膜に印加するパルス波形を示す図である。
【００４５】
垂直転送路にフォトダイオードから信号電荷を読み出す前に、垂直転送路を高速掃き出しパルス（例えば、Ｖmid＝０Ｖ，Ｖlow＝−８Ｖ）１３０で駆動する。これにより、垂直転送路上の不要電荷が垂直転送路から掃き出される。
【００４６】
次に、読出電極兼用の垂直転送電極に読出パルス（例えばＶhigh＝１５Ｖ、パルス幅ｔ０）１３１を印加すると、フォトダイオードの蓄積電荷が垂直転送路に読み出される。そして、垂直転送路を転送パルス１３２によって駆動することで、信号電荷の水平転送路方向への転送が行われる。
【００４７】
このとき、ＣＰＵ１５は、図４（ｂ）に示す様に、パルス電圧（φＭＶ）１３５を遮光膜１２１にパッド１０５を介して印加する。このパルス電圧１３５は、読出パルス１３１に同期する様なパルス電圧であり、高レベル電位が読出パルス１３１と同極性の電位、この例では所定の正電位，低レベル電位が読出パルス１３１の反対極性の電位、この例では所定の負電位に制御される。
【００４８】
遮光膜１２１は、信号電荷をフォトダイオードから垂直転送路に読み出す時以外では、常に、所定の負電位に制御される。そして、読出パルス１３１を読出電極兼用の垂直転送電極に印加するとき、本実施形態では、読出パルス１３１に所定時間ｔ１だけ先行してパルス電圧（φＭＶ）をオンし、遮光膜１２１に所定の正電位を印加する。そして、読出パルス１３１が終了する前に、この終了時点に所定時間ｔ２だけ先行してパルス電圧（φＭＶ）をオフし、遮光膜１２１を所定の負電位に戻す。
【００４９】
尚、図４（ｂ）では、遮光膜印加電圧１３５のパルス波形を方形波としているが、台形波とすることでも良い。
【００５０】
図５（ａ）（ｂ）は、遮光膜電圧とスミア電流との関係をシミュレートしたグラフである。このグラフによれば、遮光膜電圧が−２Ｖ以下のときはスミアは略零と少なく、正電圧になるに従って、スミアが増加することが分かる。また、０Ｖ付近でも、スミアが少ないことが分かる。
【００５１】
このため、スミア特性を改善するには遮光膜電圧を０Ｖ付近以下、好適には負電位に保てば良いことが分かるが、信号電荷の読出時に空乏化電圧を改善する必要があり、本実施形態では、負電圧に保っている遮光膜印加電圧を、読出パルス１３１の初期段階だけ正電圧にし、読出パルス１３１の終了に先行して遮光膜電圧を負電圧に戻すという制御をしている。
【００５２】
遮光膜印加電圧パルス１３５の立ち上げ（オン）を、読出パルス１３１の立ち上げに時間ｔ１だけ先行させているのは、遮光膜印加電圧パルス１３５がパルス最大電圧まで立ち上がるランプアップに若干の時間がかかるためであり、マージン分を見込んで読出パルス１３１との時間差ｔ１を設定している。
【００５３】
遮光膜印加電圧パルス１３５の立ち下げ（オフ）のタイミングを、読出パルス１３１の終了のタイミングに時間ｔ２だけ先行させているのは、遮光膜印加電圧をなるべく速く正電圧から下げ、スミア発生の原因となる遮光膜への正電圧印加時間を短くするためである。
【００５４】
読出パルス１３１は、半導体基板の受光面に設けられた各画素のうち、読出対象画素の読出電極に一律に印加され、受光面全面に散らばる読出対象画素から信号電荷が隣接の垂直転送路に読み出される。この読出時に、信号電荷が読み出されない画素が存在しないように、読出パルス１３１のパルス高，パルス幅が設計される。
【００５５】
読出対象画素がパルス電圧（φＭＶ）印加用パッドから遠い場所となる受光面中央部にあるか、近い場所となる受光面周辺部にあるかにより、パルス伝搬経路のＣＲ時定数が異なり、読出パルスのランプアップに要する時間が異なってしまう。このため、受光面各所における画素から確実に信号電荷が読み出される様に、読出パルスのパルス高，パルス幅が設計される。
【００５６】
図６は、読出パルス１３１の実測例を示す図である。この設計例における実測では、読出パルス１３１のパルス幅（図４の時間ｔ０）を１４μｓとしており、パルスの立ち上がりに要する期間は７μｓとなっている。読出対象画素が受光面中心部にあるのか、周辺部にあるのかによって、ＣＲ特定数が異なり、読出電極に読出パルスを印加したときの読出電極電圧の立ち上がりに差が生じる。受光面中心部では読出パルスの波形のなまりが大きくなり、ランプアップが遅くなっていると考えられる。
【００５７】
図７は、画素（フォトダイオードＰＤ）から垂直転送路（ＶＣＣＤ）に実際に信号電荷（この例では電子）を読み出すのに要する時間を計算したグラフである。図示するグラフでは、読出パルス（電極電圧）のランプアップに０．２μｓかかるとして計算している。
【００５８】
この計算例では、ランプアップ期間０．２μｓの後半０．１μｓで、フォトダイオード（ＰＤ）の電子が垂直転送路（ＶＣＣＤ）に移動し、読出パルスのランプアップ完了時に電子の移動が終了していることが分かる。
【００５９】
読出パルス１３１の上記例であるパルス幅１４μｓは、受光面の何処にある画素からでも確実に信号電荷が垂直転送路に読み出されるパルス幅に設計される。これに対し、上述した特許文献１記載の従来技術では、この読出パルス１３１の終了後に遮光膜印加電圧をマイナス電圧に戻しており、信号電荷が垂直転送路に読み出された後も、遮光膜の印加電圧を正電圧に保ったままである。
【００６０】
本実施形態では、図７の考察に基づき、信号電荷の移動完了後の読出パルス終了前に、速やかに遮光膜印加電圧を負電圧に戻すこととしている。何時の時点で移動が完了したか否かを検知している訳ではないので、移動が完了しているとみることができる時間が経過したとき、遮光膜の印加電圧を負電圧に戻す。
【００６１】
図６の読出パルスの実測例では、読出パルスのパルス幅の約半分程度が、パルス立ち上がり時間となっている。また、図７の計算例では、読出パルス立ち上がり終了時には信号電荷の読み出しが完了している。
【００６２】
上述した様に、受光面中心部では周辺部に対して読出パルスのパルス波形が鈍っている可能性が高いため、読出パルスのパルス幅の半分に、例えば１０％程度のマージンを加えた時間が読出パルスの開始タイミングから経過した時点で、遮光膜印加電圧を負電圧に戻す。
【００６３】
上記例では、１４μｓの読出パルス幅に対して８．５μｓ経過後に遮光膜印加電圧を負電圧に戻すことで、１４−８．５＝５．５μｓだけ速く遮光膜印加電圧が負電圧となり、それだけスミア低減を図ることが可能となる。
【００６４】
図８は、本発明の別実施形態に係る遮光膜印加電圧パルスの説明図であり、図９は、その詳細図である。
【００６５】
図４に示す実施形態では、読出電極兼用転送電極に読出パルスの高電圧を印加している最中に、２値パルスでなる遮光膜印加電圧を立ち下げ、所定の負電圧まで一気に下げている。つまり、読出電極と遮光膜との間の電位差が遮光膜印加電圧立ち下げ時に大きくなり、絶縁破壊が発生してしまう虞がある。
【００６６】
絶縁破壊が起きない耐圧の高い構造の固体撮像素子では、図４の実施形態が好適であるが、多画素化により微細化が進んだ固体撮像素子では、高耐圧構造にするのが困難で製造コストが嵩むため、大きな電位差を発生させずに、スミア特性の改善を図る必要がある。
【００６７】
そこで、図８，図９に示す実施形態では、読出パルスの高電圧印加期間中に遮光膜印加電圧を正電圧から立ち下げるとき、一気に負電圧にするのではなく、先ず０Ｖ付近まで立ち下げて遮光膜印加電圧を０Ｖ付近に保ち、読出パルスの高電圧印加終了から時間ｔ３後に、遮光膜印加電圧を所定の負電圧まで降下させる構成としている。
【００６８】
この様に、本実施形態では、遮光膜に印加するパルスを、所定の正電圧／中間電圧（例えば０Ｖ付近）／所定の負電圧の３値パルスとしている。図９の下段にこの３値パルスを示す。実線で示す方形波は遮光膜に入力させるパルス波形であるが、実際には、点線で示す様に、パルス立ち上がり，立ち下がりで波形が鈍ってしまい、遮光膜にパルスを印加するパッドから遠い場所ほどその波形の鈍りが大きくなると考えられる。
【００６９】
このため、この波形の鈍りを考慮し、また、読出パルスの波形の鈍りも考慮し、上記の時間ｔ３をマージン分を見込んで設計することで、読出電極と遮光膜との間に大きな電位差が発生しない様にする。
【００７０】
本実施形態では、遮光膜印加電圧をいきなり負電圧にするのではなく、一旦０Ｖ付近に降下させて保つため、耐圧の高くない固体撮像素子にも適用できる。しかも、図５から分かる通り、０Ｖ付近でもスミアの低減効果が得られる。
【産業上の利用可能性】
【００７１】
本発明に係る固体撮像素子は、低消費電力化が図れると共にスミア特性が改善されるため、デジタルカメラ等に搭載する固体撮像素子及びその駆動方法として有用である。
【図面の簡単な説明】
【００７２】
【図１】本発明の一実施形態に係る撮像装置の機能ブロック構成図である。
【図２】図１に示す固体撮像素子の表面模式図である。
【図３】図２に示す固体撮像素子の断面模式図である。
【図４】図１に示す撮像素子駆動部が遮光膜に印加する２値パルス電圧を示す図である。
【図５】スミアと遮光膜印加電圧との関係をシミュレートしたグラフである。
【図６】図１に示す撮像素子駆動部が読出電極に印加する読出パルスの実測例を示すグラフである。
【図７】読出パルスによる信号電荷の読出時間の計算結果を示すグラフである。
【図８】本発明の別実施形態に係る遮光膜に印加する３値パルスの説明図である。
【図９】図８に示す３値パルスの詳細図である。
【符号の説明】
【００７３】
１０  撮影レンズ
１５  システム制御部（ＣＰＵ）
２０  撮像素子駆動部
２６  デジタル信号処理部
１００  固体撮像素子
１０１  画素（フォトダイオード）
１０２  垂直転送路（ＶＣＣＤ）
１０３  水平転送路（ＨＣＣＤ）
１０４  アンプ
１０５  遮光膜への電圧印加用パッド（入力端子）
１１２  フォトダイオードのｎ領域
１１５  垂直転送路の埋め込みチャネル
１１９  垂直転送電極
１２１  導電性の遮光膜
１２１ａ  遮光膜開口
１３１  読出パルス
１３５  遮光膜印加パルス（パルス電圧）
【図１】
2009105609.tif 000003
【図２】
2009105609.tif 000004
【図３】
2009105609.tif 000005
【図４】
2009105609.tif 000006
【図５】
2009105609.tif 000007
【図６】
2009105609.tif 000008
【図７】
2009105609.tif 000009
【図８】
2009105609.tif 000010
【図９】
2009105609.tif 000011