(57)【要約】【課題】側方に複数の接続パッド部が階段状に配置されたキャビティを不具合が発生することなく容易に形成できる配線基板の製造方法を提供する。【解決手段】基板１０の上に接続パッドＰ１，Ｐ２，Ｐ３が上層側になるにつれて外側にずれた位置に配置され多層配線層を形成する工程と、多層配線層の上に側面が階段状になった開口部４０ａが設けられたマスク４０を形成する工程と、異方性加工手段（ウェットブラスト）によって、マスク４０の開口部４０ａを通して絶縁層３４，３２，３０を一括加工して多層配線層の接続続パッドＰ１，Ｐ２，Ｐ３を露出させることにより、側方に複数の接続パッドＰ１，Ｐ２，Ｐ３が階段状に配置されたキャビティＣを形成する工程とを含む。【選択図】図５
2009252766.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、接続パッド部を備えた配線層と絶縁層とがｎ層（ｎは２以上の整数）で積層されて構成され、上層側になるにつれて前記接続パッド部が外側にずれた位置に配置された多層配線層を形成する工程と、
前記多層配線層の上に、１層目の前記接続パッド部及びその内側領域に対応する部分に開口部が設けられたマスクを形成する工程であって、前記マスクの膜厚は、２層目からｎ層（ｎは２以上の整数）目の各接続パッド部に対応する部分よりも各接続パッド部の外側領域に対応する部分が厚く設定されて、前記開口部の側面が階段状になっており、
異方性加工手段によって、前記マスクの開口部を通して前記絶縁層を加工して前記１層目の前記接続パッド部を露出させると同時に、前記２層目からｎ層（ｎは２以上の整数）目の前記接続パッド部上の前記マスク及び前記絶縁層を加工して上層側の前記接続パッド部を露出させることにより、側方に前記接続パッド部が階段状に配置されたキャビティを形成する工程とを有することを特徴とする配線基板の製造方法。
【請求項２】
前記基板にはチップ実装領域が画定されており、前記配線層の接続パッド部は前記チップ実装領域の周りに並んで配置されることを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
前記２層目から前記ｎ層（ｎは２以上の整数）目までの各接続パッド部に対応する部分に配置される前記マスクの膜厚は、前記異方性加工手段によって複数の前記接続パッド部が一括で露出するように、前記絶縁層と前記マスクとの加工レート比に基づいて調整されることを特徴とする請求項１に記載の配線基板の製造方法。
【請求項４】
前記多層配線層を形成する工程において、
下側配線層を形成する工程と、
前記下側配線層の上に絶縁層を形成する工程と、
前記絶縁層に、前記下側配線層に到達するビアホールを形成する工程と、
前記ビアホールを介して前記下側配線層に接続される上側配線層を前記絶縁層の上に形成する工程とを含むビルドアップ工法によって前記多層配線層を形成することを特徴とする請求項１に記載の配線基板の製造方法。
【請求項５】
前記マスクは、レジスト又は金属層から形成されることを特徴とする請求項１に記載の配線基板の製造方法。
【請求項６】
前記異方性加工手段は、ウェットブラスト、ドライブラスト及び異方性ドライエッチングのいずれかであることを特徴とする請求項１に記載の配線基板の製造方法。
【請求項７】
前記基板の上に前記多層配線層を形成する工程において、
前記１層目の配線層を形成する際に、前記配線層と同一層からなるストッパ金属層を前記基板上の前記チップ実装領域に形成し、
前記キャビティを形成する工程において、
前記ストッパ金属層で加工を止めて、前記ストッパ金属層を前記チップ実装領域とすることを特徴とする請求項２に記載の配線基板の製造方法。
【請求項８】
前記基板の上に前記多層配線層を形成する工程において、
前記基板の下面側の少なくとも前記チップ実装領域を含む領域には金属板が設けられており、
前記キャビティを形成する工程において、
前記ｎ層の絶縁層の加工が終了した後に、前記基板の前記チップ実装領域を貫通加工して前記金属板の上面を露出させ、前記金属板の露出面を前記チップ実装領域とすることを特徴とする請求項２に記載の配線基板の製造方法。
【請求項９】
前記キャビティを形成する工程の後に、
前記基板の下面側又は上面側に、前記多層配線層に電気的に接続される外部接続端子を形成する工程とさらに有することを特徴とする請求項１乃至８のいずれか一項に記載の配線基板の製造方法。
【請求項１０】
前記チップ実装領域に半導体チップが実装され、前記半導体チップの接続部がワイヤによって前記複数の接続パッド部に電気的に接続されることを特徴とする請求項２乃至８のいずれか一項に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板の製造方法に係り、さらに詳しくは、側面に複数の段差を有するキャビティが中央部に設けられた半導体パッケージに適用できる配線基板の製造方法に関する。
【背景技術】
【０００２】
従来、側面に複数の段差を有するキャビティが中央部に設けられた半導体パッケージがある。図１に例示するように、そのような半導体パッケージでは、基板１００の上に開口部１２０ａが設けられた第１層間絶縁層１２０が形成されている。第１層間絶縁層１２０の上にはその開口部１２０ａの近傍に接続パッド部Ｐ１が配置された第１配線層２００が形成されている。
【０００３】
さらに、第１配線層２００の上にはその接続パッド部Ｐ１が内側にはみ出すように第１層間絶縁層１２０の開口部１２０ａより一回り大きな開口部１４０ａが設けられた第２層間絶縁層１４０が形成されている。
【０００４】
また、第２層間絶縁層１４０の上にはその開口部１４０ａの近傍に接続パッド部Ｐ２が配置された第２配線層２２０が形成されている。第２配線層２２０の上にはその接続パッド部Ｐ２が内側にはみ出すように第２層間絶縁層１４０の開口部１４０ａより一回り大きな開口部２４０ａが設けられたソルダレジスト２４０が形成されている。
【０００５】
このようにして、第１層間絶縁層１２０の開口部１２０ａ、第２層間絶縁層１４０の開口部１４０ａ及びソルダレジスト２４０の開口部２４０ａによって側面に第１階段面Ｃ１及び第２階段面Ｃ２を有するキャビティＣが構成されている。キャビティＣの第１階段面Ｃ１及び第２階段面Ｃ２の上には接続パッド部Ｐ１，Ｐ２がそれぞれ配置されている。
【０００６】
そして、半導体パッケージのキャビティＣの底部には半導体チップ４００がその接続部が上側になった状態で固着されている。半導体チップ４００の接続部はワイヤ３００によってキャビティＣ内の第１、第２接続パッド部Ｐ１，Ｐ２に電気接続されている。さらに、半導体チップ４００及びワイヤ３００は封止樹脂５００によって封止されている。
【０００７】
特に図示されていないが、半導体パッケージの上面側又は下面側には、各接続パッド部Ｐ１，Ｐ２に繋がる配線層にビアなどを介して接続された外部接続端子が設けられている。
【０００８】
そのような半導体パッケージのキャビティＣの形成方法としては、図２に示すように、まず、中央部に開口部１２０ａが設けられたリジットタイプの樹脂基板１２０ｘの上に接続パッド部Ｐ１を備えた第１配線層２００が設けられた第１配線付き基板３００を用意する。そして、基板１００の上に、プリプレグ１５０（接着層）を介して第１配線付き基板３００を貼り付けて積層する（図２の貼り付け（１））。
【０００９】
続いて、中央部に開口部１４０ａが設けられたリジットタイプの樹脂基板１４０ｘの上に接続パッド部Ｐ２を備えた第２配線層２２０が設けられた第２配線付き基板３２０を用意する。上記したように、第２配線付き基板３２０の開口部１４０ａのサイズは、第１配線付き基板３００の開口部１２０ａより一回り大きく設定されている。
【００１０】
そして、同様に、第１配線付き基板３００の上にプリプレグ１５０（接着層）を介して第１配線層２００の接続パッド部Ｐ１が露出するように第２配線付き基板３２０を貼り付けて積層する（図２の貼り付け（２））。その後に、第２配線層２２０の接続パッド部Ｐ２が露出するように、図１のソルダレジスト２４０が第２配線付き基板３２０の上に形成される。
【００１１】
これに関連する技術としては、特許文献１には、多層配線基板のチップ搭載部をサンドブラスト法によって加工して第２段目のボンディングパッドを露出させ、そのボンディングパッドを保護層で保護した後に、サンドブラスト法でチップ搭載部を加工して第１段目のボンディングパッドを露出させることが記載されている。
【特許文献１】特開２００１−７５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前述した従来技術の半導体パッケージの製造方法（図２）では、第１、第２配線付き基板３３０，３２０の各開口部１２０ａ，１４０ａは金型によって打ち抜き加工されて形成される。このとき、配線付き基板３００，３２０ごとに開口部１２０ａ，１４０ａのサイズが違うので、そのサイズごとに別の金型を用意する必要があり、プロセスが煩雑になると共に、コスト上昇を招く問題がある。
【００１３】
また、複数の配線付き基板３００，３２０を基板１００の上に貼り付けて積層するので、それらの界面に異物が混入することがあり、歩留り低下を招きやすい。
【００１４】
さらには、複数の配線付き基板３００，３２０を基板１００の上に順次貼り付ける際に、側面に複数の階段面が設けられるように配線付き基板３００，３２０の開口部１２０ａ，１４０ａ同士を位置合わせして配置する必要がある。
【００１５】
このため、特に、配線付き基板３００，３２０の各開口部１２０ａ，１４０ａのサイズが小さくなると、高い位置合わせ精度が要求されるので、貼り合わせにおける位置合わせのための特別な技術的工夫（基準穴や位置合わせマークなどの最適化）が必要となる。
【００１６】
本発明は以上の課題を鑑みて創作されたものであり、側方に複数の接続パッド部が階段状に配置されたキャビティを不具合が発生することなく容易に形成できる配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明は配線基板の製造方法に係り、基板の上に、接続パッド部を備えた配線層と絶縁層とがｎ層（ｎは２以上の整数）で積層されて構成され、上層側になるにつれて前記接続パッド部が外側にずれた位置に配置された多層配線層を形成する工程と、前記多層配線層の上に、１層目の前記接続パッド部及びその内側領域に対応する部分に開口部が設けられたマスクを形成する工程であって、前記マスクの膜厚は、２層目からｎ層（ｎは２以上の整数）目の各接続パッド部に対応する部分よりも各接続パッド部の外側領域に対応する部分が厚く設定されて、前記開口部の側面が階段状になっており、異方性加工手段によって、前記マスクの開口部を通して前記絶縁層を加工して前記１層目の前記接続パッド部を露出させると同時に、前記２層目からｎ層（ｎは２以上の整数）目までの前記接続パッド部上の前記マスク及び前記絶縁層を加工して上層側の前記接続パッド部を露出させることにより、側方に前記接続パッド部が階段状に配置されたキャビティを形成する工程とを有することを特徴とする。
【００１８】
本発明の配線基板の製造方法では、まず、接続パッド部を備えた配線層と絶縁層とが積層された２層以上の多層配線層を基板の上に形成する。多層配線層では、上層側になるにつれて接続パッド部が外側にずれて配置される。次いで、１層目の配線層の接続パッド部及びその内側領域に対応する部分に開口部が設けられて、１層目の接続パッド部より外側に対応する部分を被覆するマスクを形成する。マスクの膜厚は、上層側（２層目又は２層目からｎ層目）の各接続パッド部に対応する部分よりも外側領域で厚く設定されており、開口部の側面が階段状になっている。
【００１９】
続いて、異方性加工手段（ウェットブラストなど）によって、マスクの開口部を通してｎ層の絶縁層を加工して１層目の配線層の接続パッド部を露出させると同時に、上層側の各接続パッド部上のマスク及び絶縁層を加工してそれらの接続パッド部を露出させる。これにより、側面が階段状となったキャビティが設けられ、その階段面（底部を含む）に複数の接続パッド部が配置される。
【００２０】
本発明では、上層側（２層目以上）の配線層の各接続パッド部に対応する部分に配置されるマスクの膜厚は、異方性加工手段によって各接続パッド部が一括で露出するように、絶縁層とマスクとの加工レート比に基づいて調整される。
【００２１】
本発明の一つの好適な態様では、基板にはチップ実装領域が画定されており、配線層の接続パッド部はチップ実装領域の周りに並んで配置される。この場合、基板のチップ実装領域を取り囲むように階段状のキャビティが設けられ、上層側になるにつれて外側にずれて配置された複数の接続パッド部がキャビティの階段面に露出して配置される。そして、チップ実装領域に半導体チップが実装され、半導体チップの接続部がワイヤによって配線基板の各接続パッド部に電気接続される。
【００２２】
本発明では、一般的な方法（ビルドアップ工法など）によって多層配線層を形成した後に、ウェットブラストなどによって絶縁層を一括加工してキャビティを形成することができる。従って、従来技術と違って、サイズ別の金型を特別に用意したり、特別な位置合わせ技術を適用したりする必要がないので、階段状のキャビティを有する配線基板を生産効率よく低コストで製造することができる。
【００２３】
また、ビルドアップ工法を採用する場合、貼り合わせ技術よりも異物の混入が少ないので、歩留りの向上にも寄与できる。
【発明の効果】
【００２４】
以上説明したように、本発明では、側方に複数の接続パッド部が階段状に配置されたキャビティを配線基板に不具合が発生することなく容易に形成することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００２６】
（第１の実施の形態）
図３〜図７は本発明の第１実施形態の配線基板の製造方法を示す断面図である。
【００２７】
第１実施形態の配線基板の製造方法は、図３（ａ）に示すように、まず、エポキシ樹脂などからなり、中央部にチップ実装領域Ａが画定された基板１０を用意する。次いで、基板１０の上にチップ実装領域Ａが露出するように接続パッド部Ｐ１を備えた第１配線層２０（下側配線層）をパターン化して形成する。図３（ａ）の平面イメージに示すように、第１配線層２０の接続パッド部Ｐ１は、チップ実装領域Ａを取り囲むようにその周囲に並んで配置される。あるいは、接続パッド部Ｐ１はチップ実装領域Ａの周りに部分的に配置されていてもよい。
【００２８】
基板１０のチップ実装領域Ａは基板内に１つで画定されていてもよいし、基板１０として多面取りの大型基板を使用し、その基板に複数のチップ実装領域Ａが画定されていてもよい。
【００２９】
続いて、図３（ｂ）に示すように、第１配線層２０の上にエポキシ樹脂やポリイミド樹脂などの半硬化の樹脂フィルムを貼着した後に、熱処理して樹脂フィルムを硬化させることにより第１絶縁層３０を得る。
【００３０】
次いで、図３（ｃ）に示すように、レーザなどにより第１絶縁層３０を加工することにより、第１配線層２０の到達する深さの第１ビアホールＶＨ１を形成する。さらに、第１ビアホールＶＨ１の内面及び第１絶縁層３０の上に、無電解めっきやスパッタ法により銅などからなるシード層２２ａを形成する。続いて、図３（ｄ）に示すように、第２配線層が配置される部分に開口部１２ａが設けられためっきレジスト１２をシード層２２ａの上に形成する。
【００３１】
次いで、図４（ａ）に示すように、シード層２２ａをめっき給電経路に利用する電解めっきにより、第１ビアホールＶＨ１内からシード層２２ａの上に銅などからなる金属めっき層２２ｂを形成する。さらに、図４（ａ）において、めっきレジスト１２を除去した後に、金属めっき層２２ｂをマスクにしてシード層２２ａをエッチングする。
【００３２】
これにより、図４（ｂ）に示すように、第１ビアホールＶＨ１を介して第１配線層２０に接続される第２配線層２２（上側配線層）が第１絶縁層３０の上に形成される。図４（ｂ）では、第２配線層２２は一層で示されているが、上記したシード層２２ａ及び金属めっき層２２ｂにより構成される。このとき、第２配線層２２の接続パッド部Ｐ２は第１配線層２０の接続パッド部Ｐ１から外側にずれた位置に並んで配置される。
【００３３】
次いで、図４（ｃ）に示すように、前述した方法と同様な方法により、第２配線層２２の上に第２絶縁層３２を形成した後に、第２配線層２２に到達する深さの第２ビアホールＶＨ２を第２絶縁層３２に形成する。さらに、前述した第２配線層２２の形成方法と同様な方法により、第２ビアホールＶＨ２を介して第２配線層２２に接続される第３配線層２４を第２絶縁層３２の上に形成する。このとき、第３配線層２４の接続パッド部Ｐ３は第２配線層２２の接続パッド部Ｐ２から外側にずれた位置に並んで配置される。
【００３４】
このようにして、積層された第１、第２、第３配線層２０，２２．２４の各接続パッド部Ｐ１，Ｐ２，Ｐ３は、上層側になるにつれて外側にずれた位置（チップ実装領域Ａから外側に離れた位置）に配置される
その後に、図４（ｄ）に示すように、前述した第１絶縁層３０の形成方法と同様な方法により、第３配線層２４の上に第３絶縁層３４を形成する。
【００３５】
以上のように、本実施形態では、基板１０の上にビルドアップ工法によって所要の多層配線層が形成される。
【００３６】
次に、図４（ｄ）の構造体にキャビティ（凹部）を形成する方法について説明する。図５（ａ）に示すように、まず、第３絶縁層３４の上に、第１配線層２０の接続パッド部Ｐ１及びその内側領域に対応する部分に開口部４０ａが設けられて、接続パッド部Ｐ１よりも外側領域に対応する部分を被覆するレジスト４０を形成する。第２配線層２２及び第３配線層２４対応する部分において、各接続パッド部Ｐ２，Ｐ３よりも外側領域でレジスト４０の膜厚がそれぞれ厚く設定されることで、レジスト４０の開口部４０ａが階段状になっている。
【００３７】
レジスト４０は、積層された第１、第２、第３絶縁層３０，３２，３４をウェットブラストなどで一括加工することにより、階段状のキャビティを形成して各接続パッド部Ｐ１，Ｐ２，Ｐ３を露出させるためのマスクである。
【００３８】
そのような階段状の開口部４０ａを備えたレジスト４０を形成する方法としては、まず、第３絶縁層３４の上にドライフィルムレジストを貼着するか又は液体レジストを塗布した後に、レジストに対して露光・現像を行う。これにより、第１配線層２０の接続パッド部Ｐ１からチップ実装領域Ａに対応する部分に開口部４２ａが設けられた第１レジスト４２が形成される。
【００３９】
次いで、第１レジスト４２の上にレジストを形成した後に、レジストに対して露光・現像を行う。これにより、第２配線層２２の接続パッド部Ｐ２からチップ実装領域Ａに対応する部分に開口部４４ａが設けられた第２レジスト４４が形成される。
【００４０】
さらに、第１、第２レジスト４２，４４の上にレジストを形成した後に、レジストに対して露光・現像を行う。これにより、第３配線層２４の接続パッド部Ｐ３からチップ実装領域Ａに対応する部分に開口部４６ａが設けられた第３レジスト４６が形成される。
【００４１】
このようにして、階段状の開口部４０ａが設けられたレジスト４０を形成することができる。第２レジスト４４の開口部４４ａから内側に突き出た第１レジスト４２の部分を第１マスク部Ｍ１とし、第３レジスト４６の開口部４６ａから内側に突き出た第２レジスト４２の部分を第２マスク部Ｍ２とし、第１、第２、第３レジスト４２，４４，４６が重なる部分を第３マスク部Ｍ３とする。
【００４２】
次いで、同じく図５（ａ）に示すように、ウェットブラスト（異方性加工手段）によって第１レジスト４２の開口部４２ａを通して第３絶縁層３４から下側に順次加工する。ウェットブラストは、水に粒子（シリカなど）を混ぜ合わせたスラリーを圧縮エアーの力で加工対象物に吹き付ける物理的な加工処理方法である。ウェットブラスト装置は長手状の噴射ノズルを備えており、加工対象物の上をスキャンしながらスラリーを加工対象物に順次噴射して加工していく。
【００４３】
ウェットブラストでは、絶縁層（樹脂）の加工レートはレジストの加工レートの例えば２倍程度得られる（絶縁層（樹脂）の加工レート／レジストの加工レート（加工レート比）＝２）。加工レート比は、絶縁層やレジストの材料及びウェットブラストの条件などによって変動する。以下の説明では上記した加工レート比が２である場合について説明する。
【００４４】
図５（ｂ）には、第３絶縁層３４がウェットブラストで加工された状態が示されている。第１マスク部Ｍ１の第１レジスト４２の膜厚は、第３絶縁層３４の加工が終了した時点で概ねなくなる膜厚に設定されている。例えば、第３絶縁層３４の膜厚が３０μｍの場合は、第１レジスト４２（第１マスク部Ｍ１）の膜厚が１５μｍに設定される。
【００４５】
これにより、図５（ｂ）に示すように、第１レジスト４２の開口部４２ａを通して第３絶縁層３４が貫通加工されると同時に、第１マスク部Ｍ１では第１レジスト４２が加工されてなくなってその下の第３絶縁層３４が露出した状態となる。そして、第１レジスト４２の開口部４２ａは外側にずれて第２マスク部Ｍ２の内側に配置される。
【００４６】
このとき同時に、第２レジスト４４の膜厚も１５μｍに設定されており、第２マスク部Ｍ２ではウェットブラストによって第２レジスト４４がなくなってその下の第１レジスト４２が露出した状態となる。また、第３レジスト４６はウェットブラストの加工分だけ膜減りした状態となる。第３マスク部Ｍ３には最終的にレジストを残す必要があるので、第３レジスト４６は第１、第２レジスト４２，４４よりも厚い膜厚（例えば２倍）で形成される。
【００４７】
続いて、図５（ｂ）において第３絶縁層３４の開口部に露出する第２絶縁層３２の部分をウェットブラストで貫通加工する同時に、第１マスク部Ｍ１に露出する第３絶縁層３４のリング状領域Ｒ１を加工する。これにより、図６（ａ）に示すように、第１レジスト４２の開口部４２ａ（図５（ａ））に対応する第２絶縁層３２の部分が貫通加工されてその下に第１絶縁層３０が露出する。
【００４８】
これと同時に、第１マスク部Ｍ１の第３絶縁層３４のリング状領域Ｒ１が加工されてその下に第２絶縁層３２のリング状領域Ｒ２が露出する。また同時に、第２マスク部Ｍ２では第１レジスト４２がなくなってその下に第３絶縁層３４のリング状領域Ｒ３が露出した状態となる。この時点では、第３マスク部Ｍ３において第３レジスト４６がウェットブラストで加工されてなくなり、第１、第２レジスト４２，４４が残った状態となる。
【００４９】
続いて、図６（ａ）において第２絶縁層３２の開口部に露出する第１絶縁層３２の部分をウェットブラストで貫通加工する同時に、第１マスク部Ｍ１に露出する第２絶縁層３２のリング状領域Ｒ２と第２マスク部Ｍ２に露出する第３絶縁層３４のリング状領域Ｒ３とを加工する。
【００５０】
これにより、図６（ｂ）に示すように、第１レジスト４２の開口部４２ａ（図５（ａ））に対応する第１絶縁層３２の部分が貫通加工されてその下に第１配線層２０の接続パッド部Ｐ１と基板１０のチップ実装領域Ａが露出する。同時に、第１マスク部Ｍ１では、第２絶縁層３２のリング状領域Ｒ２が加工されてその下の第２配線層２２の接続パッド部Ｐ２が露出する。
【００５１】
また同時に、第２マスク部Ｍ２では第３絶縁層３４のリング状領域Ｒ３が加工されてその下の第３配線層２４の接続パッド部Ｐ３が露出する。第３マスク部Ｍ３では、第１レジスト４２が残ってその下の第３絶縁層３４が保護される。その後に、図６（ｃ）に示すように、第１レジスト４２が除去される。
【００５２】
各接続パッド部Ｐ１，Ｐ２、Ｐ３は銅などの金属から形成されるので、ウェットブラストでの加工レートは樹脂に比べて極めて低く、十分な膜厚を維持した状態で露出する。
【００５３】
このようにして、側面に３つの段差を有するキャビティＣ（凹部）が配線基板に形成される。キャビティＣの側面には第１階段面Ｃ１及び第２階段面Ｃ２が設けられ、第１階段面Ｃ１の上に第２配線層２２の接続パッド部Ｐ２が露出して配置され、第２階段面Ｃ２の上に第３配線層２４の接続パッド部Ｐ３が露出して配置される。また、第１絶縁層３０の開口部近傍の基板１０の上（キャビティＣの底面）に第１配線層２０の接続パッド部Ｐ１が露出した状態で配置される。
【００５４】
前述した形態では、説明を分りやすくするために第３絶縁層３４、第２絶縁層３２、第１絶縁層３０がそれぞれ加工される様子を分けて説明したが、実際には、第３絶縁層３４、第２絶縁層３２及び第１絶縁層３０がウェットブラストによって連続的に一括加工されてキャビティＣが形成される。
【００５５】
以上説明したように、本実施形態の配線基板の製造方法では、まず、上層側になるにつれて接続パッド部がチップ実装領域Ａの外側にずれて配置された多層配線層（第１〜第３配線層２０，２２，２４及び第１〜第３絶縁層３０，３２，３４）がビルドアップ工法によって基板１０の上に形成される。本実施形態では３層のビルドアップ配線層を形成する形態を例示したが、配線層と絶縁層がｎ層（ｎは２以上の整数）で積層されて構成される多層配線層を任意に形成することができる。
【００５６】
次いで、側面が階段状となった開口部４０ａが設けられたレジスト４０が多層配線層の上に形成される。つまり、２層目以上の配線層に対応する部分に配置されるレジスト４０の膜厚は、各接続パッド部Ｐ２，Ｐ３の外側領域でそれぞれ厚く設定されて開口部４０ａの側面が階段状になる。
【００５７】
第２配線層２２及び第３配線層２４の各接続パッド部Ｐ２，Ｐ３に対応する部分に配置されるレジスト４０の膜厚は、ウェットブラストによって各接続パッド部Ｐ１，Ｐ２、Ｐ３が一括で露出するように、絶縁層３０，３２，３４とレジスト４０との加工レート比に基づいて調整される。
【００５８】
そして、ウェットブラストによって、レジスト４０の開口部４０ａを通して３層の絶縁層３４，３２，３０を加工して第１配線層２０の接続パッド部Ｐ１を露出させる。これと同時に、第２配線層２２の接続パッド部Ｐ２上のレジスト４０及び第３、第２絶縁層３４，３２を加工すると同時に、第３配線層２４の接続パッド部Ｐ３上のレジスト４０及び第３絶縁層３４を加工することにより、上層側の接続パッド部Ｐ２，Ｐ３を露出させる。
【００５９】
このようにして、基板１０のチップ実装領域Ａを取り囲むように階段状のキャビティＣが設けられ、３つの接続パッド部Ｐ１，Ｐ２、Ｐ３がキャビティＣの側方（底面及び階段面Ｃ１，Ｃ２）に階段状に配置される。
【００６０】
本実施形態では、一般的なビルドアップ工法によって多層配線層を形成した後に、絶縁層を一括加工してキャビティを形成するので、従来技術と違って、サイズ別の金型を特別に用意したり、特別な位置合わせ技術を適用したりする必要がない。従って、階段状のキャビティを有する配線基板を生産効率よく低コストで製造することができる。また、ビルドアップ工法は、貼り合わせ技術よりも異物の混入が少ないので、歩留りの向上にも寄与できる。
【００６１】
なお、好適な態様として多層配線層をビルドアップ工法で形成する形態を説明したが、異物混入などが問題にならない場合は、配線付き基板などを基板の上に順次貼り合わせて積層することによって多層配線層を形成してもよい。
【００６２】
また、本実施形態では、キャビティＣの側面を３段の階段状としたが、多層配線層の積層数に応じて任意の数に設定することができる。形成すべきキャビティの階段数にレジストの階段数を合わせることにより、任意の数の階段面を有するキャビティを形成することができる。
【００６３】
また、絶縁層の異方性加工手段として、ウェットブラストを例示したが、水を使用しないドライブラスト（サンドブラストなど）を使用してもよい。あるいは、ＲＩＥなどの異方性ドライエッチングを採用してもよい。いずれの手段を採用する場合も、得られる加工レート比（絶縁層（樹脂）の加工レート／レジストの加工レート）を考慮して、第１、第２、第３マスク部Ｍ１，Ｍ２，Ｍ３に配置されるレジスト４０の膜厚を調整することにより、同様なキャビティＣを得ることができる。
【００６４】
また、マスクとしてレジスト４０を例示したが、銅又はニッケルなどからなる金属マスクを使用してもよい。金属マスクを使用する場合、ウェットブラストにおいて、加工レート比（絶縁層（樹脂）の加工レート／金属層の加工レート）が５０〜１００の範囲で得られるので、その加工レート比に合わせて第１〜第３マスク部Ｍ１〜Ｍ３に配置される金属マスクの膜厚を調整すればよい。
【００６５】
例えば、絶縁層（樹脂）と金属層との加工レート比が５０で、各絶縁層３０，３２，３４の厚みがそれぞれ３０μｍの場合は、第１マスク部Ｍ１での金属マスクの膜厚が０．６μｍ、第２マスク部Ｍ２での金属マスクの膜厚が１．２μｍ、第２マスク部Ｍ２での金属マスクの膜厚が１．８μｍ以上に設定される。
【００６６】
金属マスクとして、銅マスクを使用する場合は、銅層をめっき法で形成し、それをパターニングする一連の工程を繰り返すことにより階段状の開口部が設けられた銅マスクを形成することができる。あるいは、銅マスクが配置される部分に開口部が設けられためっきレジスト形成し、その開口部に銅めっき層を形成する工程を繰り返してもよい。
【００６７】
また、金属マスクとしてニッケルマスクを使用する場合は、スパッタ法によってニッケル層を形成し、それをパターニングする一連の工程を繰り返すことにより、階段状の開口部が設けられたニッケルマスクを形成することができる。
【００６８】
なお、金属マスクを採用する場合は、キャビティＣを形成した後に残った金属マスクはウェットエッチングにより除去される。このとき、金属マスクは接続パッド部の厚み（例えば２０μｍ程度）に比べて極めて薄く設定されるので、接続パッド部の膜減りは僅かであり、特に問題は発生しない。
【００６９】
次に、階段状のキャビティＣが設けられた配線基板に半導体チップを実装して半導体装置を構成する例について説明する。図７に示すように、基板１０のチップ実装領域Ａに半導体チップ５０の接続部が上側になった状態でその背面が固着される。そして、半導体チップ５０の接続部がワイヤ５２によって配線基板のキャビティＣ内の各接続パッド部Ｐ１，Ｐ２，Ｐ３に電気接続される。さらに、半導体チップ５０及びワイヤ５２が封止樹脂５４によって封止される。
【００７０】
また、基板１０にはそれを貫通するスルーホールＴＨが設けられ、スルーホールＴＨを介して第１配線層２０に接続される第４配線層２６が基板１０の下面に形成される。さらに、第４配線層２６の接続部上に開口部３８ａが設けられたソルダレジスト３８が基板１０の下面に設けられる。そして、基板１０の下面側の第４配線層２６の接続部にはんだボールを搭載するなどして外部接続端子５６が設けられる。
【００７１】
図７の例では基板１０の下面側に外部接続端子５６が設けられているが、基板１０の上面側に外部接続端子を設けてもよい。
【００７２】
本実施形態の配線基板の製造方法では、多段に積み上げられて配置された接続パッド部をウェットブラストなどによって一括で露出させることができるので、多数の接続部を備えた高性性能な半導体チップを実装するための配線基板を容易に製造することができる。
【００７３】
また、図８には、別の形態の半導体装置が示されている。図８の半導体装置では、図６（ｃ）の配線基板において第３絶縁層３４の上面から基板１０の下面まで貫通するスルーホールＴＨがドリルなどで形成され、その内面にスルーホールめっき層４８が形成され、スルーホールＴＨの孔に樹脂４９が充填されている。
【００７４】
そして、第１、第２、第３配線層２０，２２，２４がスルーホールめっき層４８を介して相互接続されている。また、基板１０の下面側には、スルーホールめっき層４８に繋がる接続部４７上に開口部３８ａが設けられたソルダレジスト３８が形成されている。さらに、基板１０の下面側の接続部４７に外部接続端子５６が設けられている。あるいは、基板１０の上面側にスルーホールめっき層４８に繋がる接続部を設け、そこに外部接続端子を形成してもよい。他の要素は図７と同じであるので同一符号を付してその説明を省略する。
【００７５】
（第２の実施の形態）
図９及び図１０は本発明の第２実施形態の配線基板の製造方法を示す断面図である。第２実施形態の特徴は、基板のチップ実装領域にストッパ金属層を配置しておき、ウェットブラストによって基板が加工されないようにすることにある。第２実施形態では、第１実施形態と同一工程についてはその詳しい説明を省略する。
【００７６】
第２実施形態の配線基板の製造方法では、図９（ａ）に示すように、まず、基板１０のチップ実装領域Ａの周りに接続パッド部Ｐ１が配置された第１配線層２０をパターン化して形成する。このとき同時に、基板１０のチップ実装領域Ａの上に第１配線層２０と同一層からなるストッパ金属層２０ａを形成する。
【００７７】
次いで、図９（ｂ）に示すように、第１実施形態と同様なビルドアップ工法により、第１絶縁層３０の上にそれに設けられた第１ビアホールＶＨ１を介して第１配線層２０に接続される第２配線層２２を形成する。続いて、第２絶縁層３２の上にそれに設けられた第２ビアホールＶＨ２を介して第２配線層２２に接続される第３配線層２４を形成する。さらに、第３配線層２４の上に第３絶縁層３４を形成する。
【００７８】
続いて、同じく図９（ｂ）に示すように、第１実施形態と同様な方法により、側面が階段状になった開口部４０ａが設けられたレジスト４０を形成する。
【００７９】
続いて、第１実施形態と同様に、ウェットブラストによりレジスト４０の開口部４０ａを通して第３、第２、第１絶縁層３４，３２，３０を順次加工した後に、残ったレジスト４０を除去する。これにより、図９（ｃ）に示すように、第１実施形態と同様に、第１階段面Ｃ１及び第２階段面Ｃ２が設けられた階段状のキャビティＣが形成され、接続パッド部Ｐ１，Ｐ２、Ｐ３がキャビティＣの側方（底面及び階段面Ｃ１，Ｃ２）に階段状に配置される。
【００８０】
このとき、基板１０のチップ実装領域Ａにはウェットブラストでの加工レートが極めて低いストッパ金属層２０ａ（銅）が配置されているので、オーバー加工を行う場合であっても基板１０が加工されて凹むことが防止される。
【００８１】
図１０に示すように、第２実施形態で得られる配線基板では、基板１０上のストッパ金属層２０ａがチップ実装領域Ａとなり、ストッパ金属層２０ａの上に半導体チップ５０の背面が固着される。そして、第１実施形態と同様に、半導体チップ５０の接続部がワイヤ５２によって各接続パッド部Ｐ１，Ｐ２，Ｐ３に電気接続される。他の要素については、第１実施形態の図７と同一であるので同一符号を付してその説明を省略する。
【００８２】
第２実施形態の配線基板の製造方法は、第１実施形態と同様な効果を奏する。これに加えて、基板１０のチップ実装領域Ａにウェットブラスト加工を止めるストッパ金属層２０ａが配置されているので、オーバー加工を行う場合であっても半導体チップ５０の搭載する高さ位置がずれることがなく、信頼性よく半導体チップ５０を実装することができる。
【００８３】
（第３の実施の形態）
図１１及び図１２は本発明の第３実施形態の配線基板の製造方法を示す断面図である。
【００８４】
第３実施形態の特徴は、基板の下面に金属板（ヒートシンク）を設けておき、基板にスルーホールを形成し、その底面の金属板に半導体チップを実装することにある。第３実施形態では、第１実施形態と同一工程についてはその詳しい説明を省略する。
【００８５】
第３実施形態の配線基板の製造方法では、図１１（ａ）に示すように、まず、基板１０の下面に銅などからなる金属板１４を固着する。金属板１４は半導体チップから生ずる熱を外部に放熱させるヒートシンク（放熱板）として機能する。そして、第１実施形態と同様に、基板１０のチップ実装領域Ａの周りに接続パッド部Ｐ１が配置された第１配線層２０をパターン化して形成する。
【００８６】
次いで、図１１（ｂ）に示すように、第１実施形態と同様に、第１配線層２０を含むビルドアップ配線層（第１〜第３配線層２０，２２，２４及び第１〜第３絶縁層３０，３２，３４）を形成する。さらに、第１実施形態と同様に、側面が階段状になった開口部４０ａが設けられたレジスト４０を形成する。
【００８７】
続いて、図１１（ｃ）に示すように、第１実施形態と同様に、レジスト４０の開口部４０ａを通して第３絶縁層３４、第２絶縁層３２及び第１絶縁層３０をウェットブラストによって順次加工する。第３実施形態では、さらに連続して基板１０のチップ実装領域Ａを貫通加工して開口部１０ａを形成する。基板１０を貫通加工する段階では、各接続パッド部Ｐ１，Ｐ２，Ｐ３が露出しており、これらがウェットブラストのマスクとして機能する。
【００８８】
接続パッド部（銅）Ｐ１，Ｐ２，Ｐ３がマスクになる際に、加工レート比（絶縁層（樹脂）の加工レート／接続パッド部（銅）の加工レート）が５０〜１００の範囲で得られる。このため、基板１０を貫通加工した後であっても接続パッド部Ｐ１，Ｐ２，Ｐ３は十分な膜厚で残されると共に、基板１０のリング状領域Ｒ４、第１絶縁層３０のリング状領域Ｒ２及び第２絶縁層３２のリング状領域Ｒ３は接続パッド部Ｐ１，Ｐ２，Ｐ３がマスクとなって保護される。
【００８９】
さらに、ウェットブラストによって基板１０が貫通加工されて開口部１０ａが形成されると、露出する金属板１４（銅）で加工が概ねストップするようになっている。そして、基板１０の開口部１０ａの底面に露出する金属板１４の部分がチップ実装領域Ａとなる。
【００９０】
次に、第３実施形態で得られる配線基板に半導体チップを実装して半導体装置を構成する例について説明する。図１２に示すように、第３実施形態では、基板１０の開口部の底面に露出する金属板１４（チップ実装領域Ａ）に半導体チップ５０の背面が固着される。さらに、半導体チップ５０の接続部がワイヤ５２によって接続パッド部Ｐ１，Ｐ２，Ｐ３に電気接続される。
【００９１】
さらに、第３配線層２４に到達する第３ビアホールＶＨ３が第３絶縁層３４に形成され、第３ビアホールＶＨ３を介して第３配線層に接続される第４配線層２６が第３絶縁層３４の上に形成される。また、第４配線層２６の接続部上に開口部３８ａが設けられたソルダレジスト３８が形成される。さらに、第４配線層２６の接続部に外部接続端子５６が設けられる。
【００９２】
なお、金属板１４は基板１０の下面全体に設けてもよいし、あるいはチップ実装領域Ａを含む基板１０の下側に部分的に設けてもよい。金属板１４を部分的に設ける場合は、基板１０にスルーホールを設け、基板１０の下面側に外部接続端子を設けてもよい。
【００９３】
第３実施形態は第１実施形態と同様な効果を奏する。これに加えて、基板１０の開口部１０ａの底部の金属板１４（ヒートシンク）をチップ実装領域Ａとし、その周りに接続パッド部Ｐ１，Ｐ２，Ｐ３が階段状に配置されるようにしたので、発熱しやすいＣＰＵなどのロジックＬＳＩチップの実装に容易に対応することができる。
【図面の簡単な説明】
【００９４】
【図１】図１は従来技術の半導体パッケージの一例を示す断面図である。
【図２】図２は図１の従来技術の半導体パッケージの製造方法を示す断面図である。
【図３】図３（ａ）〜（ｄ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その１）である。
【図４】図４（ａ）〜（ｄ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その２）である。
【図５】図５（ａ）及び（ｂ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その３）である。
【図６】図６（ａ）〜（ｃ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その４）である。
【図７】図７は本発明の第１実施形態に係る配線基板に半導体チップが実装されて構成される半導体装置を示す断面図である。
【図８】図８は本発明の第１実施形態に係る配線基板に半導体チップが実装されて構成される別の半導体装置を示す断面図である。
【図９】図９（ａ）〜（ｃ）は本発明の第２実施形態の配線基板の製造方法を示す断面図である。
【図１０】図１０は本発明の第２実施形態に係る配線基板に半導体チップが実装されて構成される半導体装置を示す断面図である。
【図１１】図１１（ａ）〜（ｃ）は本発明の第３実施形態の配線基板の製造方法を示す断面図である。
【図１２】図１２は本発明の第３実施形態に係る配線基板に半導体チップが実装されて構成される半導体装置を示す断面図である。
【符号の説明】
【００９５】
１０…基板、１２…めっきレジスト、１４…金属板（ヒートシンク）、２０…第１配線層、２０ａ…ストッパ金属層、２２…第２配線層、２２ａ…シード層、２２ｂ…金属めっき層、２４…第３配線層、２６…第４配線層、３０…第１絶縁層、３２…第２絶縁層、３４…第３絶縁層、３８…ソルダレジスト、４０…レジスト、４２…第１レジスト、４４…第２レジスト、４６…第３レジスト、１０ａ，３８ａ，４０ａ，４２ａ，４４ａ，４４ａ…開口部、４７…接続部、４８…スルーホールめっき層、４９…樹脂、５０…半導体チップ、５２…ワイヤ、５４…封止樹脂、５６…外部接続端子、Ａ…チップ実装領域、Ｃ…キャビティ、Ｃ１，Ｃ２…階段面、Ｐ１，Ｐ２，Ｐ３…接続パッド部、ＴＨ…スルーホール、ＶＨ１，ＶＨ２，ＶＨ３…ビアホール、Ｍ１，Ｍ２，Ｍ３…マスク部、Ｒ１〜Ｒ４…リング状領域。
【図１】
2009252766.tif 000003
【図２】
2009252766.tif 000004
【図３】
2009252766.tif 000005
【図４】
2009252766.tif 000006
【図５】
2009252766.tif 000007
【図６】
2009252766.tif 000008
【図７】
2009252766.tif 000009
【図８】
2009252766.tif 000010
【図９】
2009252766.tif 000011
【図１０】
2009252766.tif 000012
【図１１】
2009252766.tif 000013
【図１２】
2009252766.tif 000014