(57)【要約】【課題】本発明は、ＰＦＭ駆動方式の長所を損なうことなく、発振周波数の変動を抑えることが可能なスイッチングレギュレータを提供することを目的とする。【解決手段】本発明に係るスイッチングレギュレータは、パルス幅が固定で、パルス周波数が可変のスイッチング制御信号を用いて、出力トランジスタ１０１のオン／オフ制御を行うことにより、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成するスイッチングレギュレータにおいて、パルス周波数が所定の制限範囲内にあるときには、パルス幅を維持し、パルス周波数が制限範囲内にないときには、パルス幅を変更するパルス幅設定部（図１ではオン時間設定部１１１）を有して成る構成とされている。【選択図】図１
2009065753.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅が固定で、パルス周波数が可変のスイッチング制御信号を用いて、出力トランジスタのオン／オフ制御を行うことにより、入力電圧から所望の出力電圧を生成するスイッチングレギュレータにおいて、
前記パルス周波数が所定の制限範囲内にあるときには、前記パルス幅を維持し、前記パルス周波数が前記制限範囲内にないときには、前記パルス幅を変更するパルス幅設定部を有して成ることを特徴とするスイッチングレギュレータ。
【請求項２】
前記スイッチング制御信号は、オン時間が固定で、オフ時間が可変であり、
前記パルス幅設定部は、前記スイッチング制御信号のオフ時間をカウントするタイマの出力に基づき、現周期のオフ時間が所定の制限範囲内にあるときには、次周期のオン時間を現周期のオン時間に維持し、現周期のオフ時間が所定の下限値に達しているときには、次周期のオン時間を現周期のオン時間よりも長くし、現周期のオフ時間が所定の上限値に達しているときには、次周期のオン時間を現周期のオン時間よりも短くするように、前記スイッチング制御信号のオン時間を設定することを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項３】
前記スイッチング制御信号は、オフ時間が固定で、オン時間が可変であり、
前記パルス幅設定部は、前記スイッチング制御信号のオン時間をカウントするタイマの出力に基づき、現周期のオン時間が所定の制限範囲内にあるときには、次周期のオフ時間を現周期のオフ時間に維持し、現周期のオン時間が所定の下限値に達しているときには、次周期のオフ時間を現周期のオフ時間よりも長くし、現周期のオン時間が所定の上限値に達しているときには、次周期のオフ時間を現周期のオフ時間よりも短くするように、前記スイッチング制御信号のオフ時間を設定することを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項４】
前記パルス幅設定部は、変更前のパルス幅でカバーされる入出力電圧比の変動範囲と、変更後のパルス幅でカバーされる入出力電圧比の変動範囲が互いに重複するように、前記スイッチング制御信号のパルス幅を設定することを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項５】
前記パルス幅設定部は、前記パルス幅の候補値を複数有しており、現周期のパルス周波数が所定の制限範囲内にないときには、次周期のパルス幅を現周期のパルス幅から１段ずつ段階的に変更することを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項６】
前記パルス幅設定部は、前記パルス幅の候補値を複数有しており、現周期のパルス周波数が所定の制限範囲内にないときには、次周期のパルス周波数が所定の制限範囲内に収まる候補値まで、次周期のパルス幅を現周期のパルス幅から飛越的に変更することを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項７】
前記出力電圧に応じた帰還電圧を生成する抵抗分圧器と、前記帰還電圧と所定の閾値電圧とを比較する比較器と、前記比較器の出力信号と前記パルス幅設定部の出力信号を用いて前記スイッチング制御信号を生成するフリップフロップと、を有して成ることを特徴とする請求項１に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＦＭ［Pulse Frequency Modulation］駆動方式のスイッチングレギュレータに関するものである。
【背景技術】
【０００２】
従来より、パルス幅（オン時間またはオフ時間）が固定で、パルス周波数が可変のスイッチング制御信号を用いて、出力トランジスタのオン／オフ制御を行うことにより、入力電圧から所望の出力電圧を生成するＰＦＭ駆動方式のスイッチングレギュレータが広く一般に用いられている。
【０００３】
なお、上記に関連する従来技術の一例として、本願出願人による特許文献１を挙げることができる。
【特許文献１】特開２００６−５０８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
確かに、ＰＦＭ駆動方式のスイッチングレギュレータであれば、ＰＷＭ［Pulse Width Modulation］駆動方式と比べて、入力電圧変動や負荷変動に対して高速に応答することが可能である。
【０００５】
しかしながら、ＰＦＭ駆動方式のスイッチングレギュレータでは、出力トランジスタの発振周波数が入力電圧と出力電圧との比に応じて変化するため、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、ＰＦＭ駆動方式のスイッチングレギュレータを適用しようとした場合には、広い周波数帯域をカバーする形で、ＥＭＩ［ElectroMagnetic Interference］対策やノイズ対策を施さねばならず、セットの設計が困難となっていた。
【０００６】
特に、インクジェットプリンタに搭載されるスイッチングレギュレータでは、動作時の入力電圧（３２〜４２［Ｖ］）とスタンバイ時の入力電圧（７〜８［Ｖ］）との間に、４倍以上の差があるため、上記の課題が顕著となっていた。
【０００７】
本発明は、上記の問題点に鑑み、ＰＦＭ駆動方式の長所を損なうことなく、発振周波数の変動を抑えることが可能なスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成すべく、本発明に係るスイッチングレギュレータは、パルス幅が固定で、パルス周波数が可変のスイッチング制御信号を用いて、出力トランジスタのオン／オフ制御を行うことにより、入力電圧から所望の出力電圧を生成するスイッチングレギュレータにおいて、前記パルス周波数が所定の制限範囲内にあるときには、前記パルス幅を維持し、前記パルス周波数が前記制限範囲内にないときには、前記パルス幅を変更するパルス幅設定部を有して成る構成（第１の構成）とされている。
【０００９】
なお、上記第１の構成から成るスイッチングレギュレータにおいて、前記スイッチング制御信号は、オン時間が固定で、オフ時間が可変であり、前記パルス幅設定部は、前記スイッチング制御信号のオフ時間をカウントするタイマの出力に基づき、現周期のオフ時間が所定の制限範囲内にあるときには、次周期のオン時間を現周期のオン時間に維持し、現周期のオフ時間が所定の下限値に達しているときには、次周期のオン時間を現周期のオン時間よりも長くし、現周期のオフ時間が所定の上限値に達しているときには、次周期のオン時間を現周期のオン時間よりも短くするように、前記スイッチング制御信号のオン時間を設定する構成（第２の構成）にするとよい。
【００１０】
また、上記第１の構成から成るスイッチングレギュレータにおいて、前記スイッチング制御信号は、オフ時間が固定で、オン時間が可変であり、前記パルス幅設定部は、前記スイッチング制御信号のオン時間をカウントするタイマの出力に基づき、現周期のオン時間が所定の制限範囲内にあるときには、次周期のオフ時間を現周期のオフ時間に維持し、現周期のオン時間が所定の下限値に達しているときには、次周期のオフ時間を現周期のオフ時間よりも長くし、現周期のオン時間が所定の上限値に達しているときには、次周期のオフ時間を現周期のオフ時間よりも短くするように、前記スイッチング制御信号のオフ時間を設定する構成（第３の構成）にするとよい。
【００１１】
また、上記第１の構成から成るスイッチングレギュレータにおいて、前記パルス幅設定部は、変更前のパルス幅でカバーされる入出力電圧比の変動範囲と、変更後のパルス幅でカバーされる入出力電圧比の変動範囲が互いに重複するように、前記スイッチング制御信号のパルス幅を設定する構成（第４の構成）にするとよい。
【００１２】
また、上記第１の構成から成るスイッチングレギュレータにおいて、前記パルス幅設定部は、前記パルス幅の候補値を複数有しており、現周期のパルス周波数が所定の制限範囲内にないときには、次周期のパルス幅を現周期のパルス幅から１段ずつ段階的に変更する構成（第５の構成）にするとよい。
【００１３】
また、上記第１の構成から成るスイッチングレギュレータにおいて、前記パルス幅設定部は、前記パルス幅の候補値を複数有しており、現周期のパルス周波数が所定の制限範囲内にないときには、次周期のパルス周波数が所定の制限範囲内に収まる候補値まで次周期のパルス幅を現周期のパルス幅から飛越的に変更する構成（第６の構成）にするとよい。
【００１４】
また、上記第１の構成から成るスイッチングレギュレータは、前記出力電圧に応じた帰還電圧を生成する抵抗分圧器と、前記帰還電圧と所定の閾値電圧とを比較する比較器と、前記比較器の出力信号と前記パルス幅設定部の出力信号を用いて前記スイッチング制御信号を生成するフリップフロップと、を有して成る構成（第７の構成）にするとよい。
【発明の効果】
【００１５】
本発明に係るスイッチングレギュレータであれば、ＰＦＭ駆動方式の長所を損なうことなく、発振周波数の変動を抑えることができ、延いては、ＥＭＩ対策やノイズ対策を容易にすることが可能となる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明に係るスイッチングレギュレータの第１実施形態を示すブロック図（一部に回路図を含む）である。
【００１７】
図１に示すように、本実施形態のスイッチングレギュレータは、Ｎチャネル型電界効果トランジスタ１０１と、ダイオード１０２と、コイル１０３と、キャパシタ１０４と、抵抗１０５及び１０６と、比較器１０７と、直流電圧源１０８と、ＳＲフリップフロップ１０９と、ドライバ１１０と、オン時間設定部１１１と、タイマ１１２と、を有して成る。
【００１８】
トランジスタ１０１のドレインは、入力電圧Ｖｉの印加端に接続されている。トランジスタ１０１のソースは、ダイオード１０２のカソードとコイルの一端に各々接続されている。ダイオード１０２のアノードは、接地端に接続されている。コイルの他端は、出力電圧Ｖｏの引出端に接続されている。キャパシタ１０４の一端は、出力電圧Ｖｏの引出端に接続されている。キャパシタ１０４の他端は、接地端に接続されている。
【００１９】
抵抗１０５の一端は、出力電圧Ｖｏの引出端に接続されている。抵抗１０５の他端は、抵抗１０６の一端に接続されている。抵抗１０６の他端は、接地端に接続されている。すなわち、抵抗１０５及び１０６は、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂを生成する抵抗分圧器として機能する。
【００２０】
比較器１０７の非反転入力端（＋）は、直流電圧源１０８の正極端（閾値電圧Ｖｔｈ１の印加端）に接続されている。直流電圧源１０８の負極端は、接地端に接続されている。比較器１０７の反転入力端（−）は、抵抗１０５と抵抗１０６との接続ノード（帰還電圧Ｖｆｂの引出端）に接続されている。すなわち、比較器１０７は、帰還電圧Ｖｆｂと所定の閾値電圧Ｖｔｈ１とを比較する手段として機能する。
【００２１】
ＳＲフリップフロップ１０９のセット入力端（Ｓ）は、比較器１０７の出力端に接続されている。ＳＲフリップフロップ１０９のリセット入力端（Ｒ）は、オン時間設定部１１１の出力端に接続されている。ＳＲフリップフロップ１０９の出力端（Ｑ）は、ドライバ１１０を介して、トランジスタ１０１のゲートに接続されている。すなわち、ＳＲフリップフロップ１０９は、比較器１０７の出力信号とオン時間設定部１１１の出力信号を用いて、パルス幅が固定で、パルス周波数が可変（本実施形態では、オン時間Ｔｏｎが固定でオフ時間Ｔｏｆｆが可変）のスイッチング制御信号（出力信号Ｑ）を生成する手段として機能する。
【００２２】
ドライバ１１０は、スイッチング制御信号（出力信号Ｑ）の駆動能力を高めて、トランジスタ１０１のゲート信号を生成する手段である。
【００２３】
オン時間設定部１１１は、スイッチング制御信号のパルス幅（オン時間Ｔｏｎ）を設定する手段であり、特に、スイッチング制御信号のパルス周波数ｆ（＝１／（Ｔｏｎ＋Ｔｏｆｆ））が所定の制限範囲内にあるときには、オン時間Ｔｏｎを現在値に維持し、スイッチング制御信号のパルス周波数ｆが前記制限範囲内にないときには、オン時間Ｔｏｎを現在値から変更する点に特徴を有している。なお、オン時間設定部１１１の構成及び動作については、後ほど詳細に説明する。
【００２４】
タイマ１１２は、スイッチング制御信号のオフ時間Ｔｏｆｆをカウントし、そのカウント値をオン時間設定部１１１に送出する手段である。
【００２５】
図２は、オン時間設定部１１１の一構成例を示す回路図である。
【００２６】
図２に示すように、本構成例のオン時間設定部１１１は、ｍ個（ただし、ｍは３以上の正の整数）の抵抗Ｒ１〜Ｒｍと、ｎ個（ただし、ｎは２以上の正の整数）のスイッチＳ１〜Ｓｎと、定電流源Ｉ１と、キャパシタＣ１と、Ｎチャネル型電界効果トランジスタＮ１と、比較器ＣＭＰと、制御部ＣＴＲＬと、を有して成る。
【００２７】
抵抗Ｒ１〜Ｒｍは、電源端と接地端との間に直列接続されている。スイッチＳ１〜Ｓｎの一端は、それぞれ、抵抗Ｒ１〜Ｒｍの各接続ノードに接続されている。スイッチＳ１〜Ｓｎの他端は、いずれも、比較器ＣＭＰの反転入力端（−）に接続されている。なお、スイッチＳ１〜Ｓｎは、制御部ＣＴＲＬからの制御信号に基づいて、いずれか一のみがオンとされ、その余がオフとされる。すなわち、比較器ＣＭＰの反転入力端（−）には、閾値電圧Ｖｔｈ２として、抵抗Ｒ１〜Ｒｍの各接続ノードから引き出される分圧電圧のうち、いずれか一のみが選択的に印加される。
【００２８】
定電流源Ｉ１の一端は、電源端に接続されている。定電流源Ｉ１の他端は、比較器ＣＭＰの非反転入力端（＋）に接続されている。キャパシタＣ１の一端（端子電圧Ｖｃの引出端）は、比較器ＣＭＰの非反転入力端（＋）に接続されている。キャパシタＣ１の他端は接地端に接続されている。トランジスタＮ１のドレインは、比較器ＣＭＰの非反転入力端（＋）に接続されている。トランジスタＮ１のソースは、接地端に接続されている。トランジスタＮ１のゲートは、ＳＲフリップフロップ１０９の反転出力端（ＱＢ）に接続されている。すなわち、比較器ＣＭＰの非反転入力端（＋）には、トランジスタＮ１のオフ時（トランジスタ１０１のオン時）に所定の傾きで上昇し、トランジスタＮ１のオン時（トランジスタ１０１のオフ時）にローレベルとなる鋸波形状の端子電圧Ｖｃが印加される。
【００２９】
上記構成から成るスイッチングレギュレータの基本動作（オン時間固定方式のＰＦＭ駆動による出力電圧Ｖｏの生成動作）について、先出の図１、図２とともに、図３を参照しながら詳細な説明を行う。
【００３０】
図３は、オン時間固定方式のＰＦＭ駆動を示すタイミングチャートである。なお、図３では、上から順に、帰還電圧Ｖｆｂ、セット信号Ｓ、端子電圧Ｖｃ、リセット信号Ｒ、及び、スイッチング制御信号（出力信号Ｑ）の各電圧波形を示している。
【００３１】
トランジスタ１０１のオフ期間中に、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１まで低下すると、セット信号Ｓがハイレベルに立ち上がり、スイッチング制御信号（出力信号Ｑ）がハイレベルに遷移される。従って、トランジスタ１０１がオンとなり、帰還電圧Ｖｆｂが上昇に転ずる。
【００３２】
一方、トランジスタＮ１は、反転出力信号ＱＢのローレベル遷移に伴ってオフとなるため、定電流源Ｉ１によるキャパシタＣ１の充電が開始され、端子電圧Ｖｃが所定の傾きを持って上昇を開始する。
【００３３】
その後、端子電圧Ｖｃが閾値電圧Ｖｔｈ２まで上昇すると、リセット信号Ｒがハイレベルに立ち上がり、スイッチング制御信号（出力信号Ｑ）がローレベルに遷移される。従って、トランジスタ１０１がオフとなり、帰還電圧Ｖｆｂが再び下降に転ずる。
【００３４】
一方、トランジスタＮ１は、反転出力信号ＱＢのハイレベル遷移に伴ってオンとなるため、キャパシタＣ１が速やかに放電され、端子電圧Ｖｃがローレベルに引き落とされる。
【００３５】
以後、上記の動作が繰り返されることにより、パルス幅が固定で、パルス周波数が可変（本実施形態では、オン時間Ｔｏｎが固定で、オフ時間Ｔｏｆｆが可変）のスイッチング制御信号（出力信号Ｑ）が生成される。
【００３６】
トランジスタ１０１は、上記のスイッチング制御信号（出力信号Ｑ）を用いてオン／オフ制御され、そのソースから矩形波形状のスイッチ電圧が引き出される。このスイッチ電圧は、ダイオード１０２、コイル１０３、及び、キャパシタ１０４から成る整流平滑回路によって整流平滑され、所望の出力電圧Ｖｏが生成される。なお、出力電圧Ｖｏは、抵抗１０５と抵抗１０６を直列接続して成る抵抗分圧器によって分圧され、先述の帰還電圧Ｖｆｂが生成される。
【００３７】
このようなフィードバック制御により、本実施形態のスイッチングレギュレータでは、極めて簡易な構成によって、入力電圧Ｖｉから所望の出力電圧Ｖｏが生成される。
【００３８】
次に、オン時間設定部１１１によるオン時間Ｔｏｎの可変制御について詳述する。
【００３９】
先述した通り、オン時間設定部１１１は、スイッチング制御信号（出力信号Ｑ）のパルス周波数ｆが所定の制限範囲内にあるときには、オン時間Ｔｏｎを現在値に維持し、スイッチング制御信号のパルス周波数ｆが前記制限範囲内にないときには、オン時間Ｔｏｎを現在値から変更するように、オン時間Ｔｏｎの設定を行う。
【００４０】
具体的に述べると、オン時間設定部１１１は、スイッチング制御信号（出力信号Ｑ）のオフ時間Ｔｏｆｆをカウントするタイマ１１２の出力に基づき、現周期のオフ時間Ｔｏｆｆが所定の制限範囲内にあるときには、次周期のオン時間Ｔｏｎ’を現周期のオン時間Ｔｏｎに維持（Ｔｏｎ’＝Ｔｏｎ）し、現周期のオフ時間Ｔｏｆｆが所定の下限値に達しているときには、次周期のオン時間Ｔｏｎ’を現周期のオン時間Ｔｏｎより長く（Ｔｏｎ’＝Ｔｏｎ＋ΔＴ１、ただし、ΔＴ１は正の任意の値）し、現周期のオフ時間Ｔｏｆｆが所定の上限値に達しているときには、次周期のオン時間Ｔｏｎ’を現周期のオン時間Ｔｏｎより短く（Ｔｏｎ’＝Ｔｏｎ−ΔＴ２、ただし、ΔＴ２は正の任意の値）するように、スイッチング制御信号のオン時間Ｔｏｎを設定する。
【００４１】
なお、オン時間Ｔｏｎを長くする場合には、閾値電圧Ｖｔｈ２を上げるように、逆に、オン時間Ｔｏｎを短くする場合には、閾値電圧Ｖｔｈ２を下げるように、制御部ＣＴＲＬによって、スイッチＳ１〜Ｓｎの切替制御を行えばよい。
【００４２】
図４は、スイッチング制御信号（出力信号Ｑ）のオン時間Ｔｏｎが変更される様子を示す図である。なお、図中の符号Ａ１、Ａ２、Ａ３は、それぞれ、オン時間ＴｏｎがＴ１、Ｔ２、Ｔ３（ただし、Ｔ１＜Ｔ２＜Ｔ３）に設定されている状態を示している。
【００４３】
例えば、オン時間ＴｏｎがＴ１に設定されている状態Ａ１において、入力電圧Ｖｉと出力電圧Ｖｏとの比（以下では、入出力電圧比Ｖｏ／Ｖｉと呼ぶ）が変動した場合でも、オフ時間Ｔｏｆｆが所定の制限範囲内にあるとき（すなわち、スイッチング制御信号（出力信号Ｑ）のパルス周波数が所定の制限範囲内にあるとき）には、状態Ａ１が維持されて、オン時間ＴｏｎをＴ１に固定したまま、ＰＦＭ駆動が継続される。一方、入出力電圧比Ｖｏ／Ｖｉが大きくなり、オフ時間Ｔｏｆｆが所定の下限値に達した場合には、オン時間ＴｏｎがＴ１よりも長いＴ２に変更され、状態Ａ１から状態Ａ２への移行が行われる。
【００４４】
状態Ａ２でも、上記と同様、入出力電圧比Ｖｏ／Ｖｉの変動に対して、オフ時間Ｔｏｆｆが所定の制限範囲内にあるときには、状態Ａ２が維持されて、オン時間ＴｏｎをＴ２に固定したまま、ＰＦＭ駆動が継続される。一方、入出力電圧比Ｖｏ／Ｖｉが大きくなり、オフ時間Ｔｏｆｆが所定の下限値に達した場合には、オン時間ＴｏｎがＴ２よりも長いＴ３に変更され、状態Ａ２から状態Ａ３への移行が行われる。逆に、入出力電圧比Ｖｏ／Ｖｉが小さくなり、オフ時間Ｔｏｆｆが所定の上限値に達した場合には、オン時間ＴｏｎがＴ２よりも短いＴ１に変更され、状態Ａ２から状態Ａ１への移行が行われる。
【００４５】
このように、スイッチング制御信号のパルス周波数ｆが所定の制限範囲内にあるときには、オン時間Ｔｏｎを現在値に維持し、スイッチング制御信号のパルス周波数ｆが前記制限範囲内にないときには、オン時間Ｔｏｎを現在値から変更する構成とすることにより、ＰＦＭ駆動方式の長所を損なうことなく、全ての入力範囲及び出力範囲において、トランジスタ１０１の発振周波数を所定の制限範囲内に収めることができるので、セット設計におけるＥＭＩ対策やノイズ対策を容易とし、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、ＰＦＭ駆動方式のスイッチングレギュレータを支障なく適用することが可能となる。
【００４６】
また、本実施形態のスイッチングレギュレータにおいて、オン時間設定部１１１は、図５で示すように、変更前のオン時間Ｔｏｎでカバーされる入出力電圧比Ｖｏ／Ｖｉの変動範囲と、変更後のオン時間Ｔｏｎでカバーされる入出力電圧比Ｖｏ／Ｖｉの変動範囲が互いに重複するように、スイッチング制御信号（出力信号Ｑ）のオン時間Ｔｏｎを設定する構成とされている。
【００４７】
このような構成とすることにより、オン時間Ｔｏｎが一度変更されると、入出力電圧比Ｖｏ／Ｖｉのばらつき程度で、変更前の値に戻ることはないので、ＰＦＭ駆動の安定性を高めることが可能となる。
【００４８】
また、本実施形態のスイッチングレギュレータにおいて、オン時間設定部１１１は、オン時間Ｔｏｎの候補値を複数有しており、現周期のオフ時間Ｔｏｆｆ（延いては、スイッチング制御信号（出力信号Ｑ）のパルス周波数）が所定の制限範囲内にないときには、次周期のオン時間Ｔｏｎ’を現周期のオン時間Ｔｏｎから１段ずつ段階的に変更する構成とされている。このような構成とすることにより、回路の内部状態が急変動しないので、オーバーシュート等を回避して、ＰＦＭ駆動の安定性を高めることが可能となる。
【００４９】
ただし、本発明の構成はこれに限定されるものではなく、現周期のオフ時間Ｔｏｆｆが所定の制限範囲内にないときには、次周期のオフ時間Ｔｏｆｆ’が所定の制限範囲内に収まる候補値まで次周期のオン時間Ｔｏｎ’を現周期のオン時間Ｔｏｎから飛越的に変更する構成にしてもよい。このような構成とすることにより、入出力電圧比Ｖｏ／Ｖｉの急変動に対して応答性を高めることが可能となる。
【００５０】
図６は、本発明に係るスイッチングレギュレータの第２実施形態を示すブロック図（一部に回路図を含む）である。
【００５１】
図６に示すように、本実施形態のスイッチングレギュレータは、整流素子としてＮチャネル型電界効果トランジスタ２０２を用い、トランジスタ２０１とトランジスタ２０２を相補的（排他的）にオン／オフ制御する構成であって、トランジスタ２０２以外の構成要素（２０１、２０３〜２１２）については、第１実施形態の構成要素（１０１、１０３〜１１２）と同様である。
【００５２】
このように、本発明は、同期整流方式のスイッチングレギュレータにも適用することが可能である。
【００５３】
図７は、本発明に係るスイッチングレギュレータの第３実施形態を示すブロック図（一部に回路図を含む）である。
【００５４】
図７に示すように、本実施形態のスイッチングレギュレータは、トランジスタ３０１、ダイオード３０２、及び、コイル３０３の接続形態を昇圧型とした構成であって、その余の構成要素（３０４〜３１２）については、第１実施形態の構成要素（１０４〜１１２）と同様である。
【００５５】
このように、本発明は、降圧型のスイッチングレギュレータだけでなく、昇圧型のスイッチングレギュレータにも適用することが可能である。なお、第２実施形態と同様、ダイオード３０２に代えて、同期整流トランジスタを用いることも可能である。
【００５６】
図８は、本発明に係るスイッチングレギュレータの第４実施形態を示すブロック図（一部に回路図を含む）である。
【００５７】
図８に示すように、本実施形態のスイッチングレギュレータは、オフ時間固定方式のＰＦＭ駆動を行うものであり、第１実施形態のオン時間設定部１１１に代えて、オフ時間設定部４１１を有して成る。
【００５８】
上記の変更に伴い、比較器４０７の入力極性が逆とされている。すなわち、比較器４０７の反転入力端（−）は、直流電圧源４０８の正極端（閾値電圧Ｖｔｈ３の印加端）に接続されている。直流電圧源４０８の負極端は、接地端に接続されている。比較器４０７の非反転入力端（＋）は、抵抗４０５と抵抗４０６との接続ノード（帰還電圧Ｖｆｂの引出端）に接続されている。
【００５９】
また、上記の変更に伴い、ＳＲフリップフロップ４０９の入力極性が逆とされている。すなわち、ＳＲフリップフロップ４０９のリセット入力端（Ｒ）は、比較器４０７の出力端に接続されている。ＳＲフリップフロップ４０９のセット入力端（Ｓ）は、オフ時間設定部４１１の出力端に接続されている。
【００６０】
また、上記の変更に伴い、タイマ４１２は、スイッチング制御信号のオン時間Ｔｏｎをカウントし、そのカウント値をオフ時間設定部４１１に送出する構成に変更されている。
【００６１】
オフ時間設定部４１１は、スイッチング制御信号のパルス幅（オフ時間Ｔｏｆｆ）を設定する手段であり、特に、スイッチング制御信号のパルス周波数ｆ（＝１／（Ｔｏｎ＋Ｔｏｆｆ））が所定の制限範囲内にあるときには、オフ時間Ｔｏｆｆを現在値に維持し、スイッチング制御信号のパルス周波数ｆが前記制限範囲内にないときには、オフ時間Ｔｏｆｆを現在値から変更する点に特徴を有している。
【００６２】
なお、その余の構成要素（４０１〜４０６、４１０）については、第１実施形態の構成要素（１０１〜１０６、１１０）と同様である。
【００６３】
図９は、オフ時間設定部４１１の一構成例を示す回路図である。
【００６４】
図９に示すように、本構成例のオフ時間設定部４１１は、図２で示したオン時間設定部１１１とほぼ同様の構成から成り、トランジスタＮ１のゲートがＳＲフリップフロップ４０９の出力端（Ｑ）に接続されている点のみが異なっている。
【００６５】
すなわち、比較器ＣＭＰの非反転入力端（＋）には、トランジスタＮ１のオン時（トランジスタ１０１のオフ時）に所定の傾きで上昇し、トランジスタＮ１のオフ時（トランジスタ１０１のオン時）にローレベルとなる鋸波形状の端子電圧Ｖｃが印加される。
【００６６】
図１０は、オフ時間固定方式のＰＦＭ駆動を示すタイミングチャートである。なお、図１０では、上から順番に、帰還電圧Ｖｆｂ、リセット信号Ｒ、端子電圧Ｖｃ、セット信号Ｓ、及び、スイッチング制御信号（出力信号Ｑ）の各電圧波形を示している。
【００６７】
トランジスタ４０１のオン期間中に、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ３まで上昇すると、リセット信号Ｒがハイレベルに立ち上がり、スイッチング制御信号（出力信号Ｑ）がローレベルに遷移される。従って、トランジスタ４０１がオフとなり、帰還電圧Ｖｆｂが下降に転ずる。
【００６８】
一方、トランジスタＮ１は、スイッチング制御信号（出力信号Ｑ）のローレベル遷移に伴ってオフとなるため、定電流源Ｉ１によるキャパシタＣ１の充電が開始され、端子電圧Ｖｃが所定の傾きを持って上昇を開始する。
【００６９】
その後、端子電圧Ｖｃが閾値電圧Ｖｔｈ２まで上昇すると、セット信号Ｓがハイレベルに立上がり、スイッチング制御信号（出力信号Ｑ）がハイレベルに遷移される。従って、トランジスタ４０１がオンとなり、帰還電圧Ｖｆｂが再び上昇に転ずる。
【００７０】
一方、トランジスタＮ１は、スイッチング制御信号（出力信号Ｑ）のハイレベル遷移に伴ってオンとなるため、キャパシタＣ１が速やかに放電され、端子電圧Ｖｃがローレベルに引き落とされる。
【００７１】
以後、上記の動作が繰り返されることにより、パルス幅が固定で、パルス周波数が可変（本実施形態では、オフ時間Ｔｏｆｆが固定で、オン時間Ｔｏｎが可変）のスイッチング制御信号（出力信号Ｑ）が生成される。
【００７２】
トランジスタ４０１は、上記のスイッチング制御信号（出力信号Ｑ）を用いてオン／オフ制御され、そのソースから矩形波形状のスイッチ電圧が引き出される。このスイッチ電圧は、ダイオード４０２、コイル４０３、及び、キャパシタ４０４から成る整流平滑回路によって整流平滑され、所望の出力電圧Ｖｏが生成される。なお、出力電圧Ｖｏは、抵抗４０５と抵抗４０６を直列接続して成る抵抗分圧器によって分圧され、先述の帰還電圧Ｖｆｂが生成される。
【００７３】
このようなフィードバック制御により、本実施形態のスイッチングレギュレータでは、極めて簡易な構成によって、入力電圧Ｖｉから所望の出力電圧Ｖｏが生成される。
【００７４】
次に、オフ時間設定部４１１によるオフ時間Ｔｏｆｆの可変制御について詳述する。
【００７５】
先述した通り、オフ時間設定部４１１は、スイッチング制御信号（出力信号Ｑ）のパルス周波数ｆが所定の制限範囲内にあるときには、オフ時間Ｔｏｆｆを現在値に維持し、スイッチング制御信号のパルス周波数ｆが前記制限範囲内にないときには、オフ時間Ｔｏｆｆを現在値から変更するように、オフ時間Ｔｏｆｆの設定を行う。
【００７６】
具体的に述べると、オフ時間設定部４１１は、スイッチング制御信号（出力信号Ｑ）のオン時間Ｔｏｎをカウントするタイマ４１２の出力に基づき、現周期のオン時間Ｔｏｎが所定の制限範囲内にあるときには、次周期のオフ時間Ｔｏｆｆ’を現周期のオフ時間Ｔｏｆｆに維持（Ｔｏｆｆ’＝Ｔｏｆｆ）し、現周期のオン時間Ｔｏｎが所定の下限値に達しているときには、次周期のオフ時間Ｔｏｆｆ’を現周期のオフ時間Ｔｏｆｆより長く（Ｔｏｆｆ’＝Ｔｏｆｆ＋ΔＴ３、ただし、ΔＴ３は正の任意の値）し、現周期のオン時間Ｔｏｎが所定の上限値に達しているときには、次周期のオフ時間Ｔｏｆｆ’を現周期のオフ時間Ｔｏｆｆよりも短く（Ｔｏｆｆ’＝Ｔｏｆｆ−ΔＴ４、ただし、ΔＴ４は正の任意の値）するように、スイッチング制御信号のオフ時間Ｔｏｆｆを設定する。
【００７７】
なお、オフ時間Ｔｏｆｆを長くする場合には、閾値電圧Ｖｔｈ２を上げるように、逆にオフ時間Ｔｏｆｆを短くする場合には、閾値電圧Ｖｔｈ２を下げるように、制御部ＣＴＲＬによって、スイッチＳ１〜Ｓｎの切替制御を行えばよい。
【００７８】
図１１は、スイッチング制御信号（出力信号Ｑ）のオフ時間Ｔｏｆｆが変更される様子を示す図である。なお、図中の符号Ｂ１、Ｂ２、Ｂ３は、それぞれ、オフ時間ＴｏｆｆがＴ４、Ｔ５、Ｔ６（ただし、Ｔ４＜Ｔ５＜Ｔ６）に設定されている状態を示している。
【００７９】
例えば、オフ時間ＴｏｆｆがＴ４に設定されている状態Ｂ１において、入出力電圧比Ｖｏ／Ｖｉが変動した場合でも、オン時間Ｔｏｎが所定の制限範囲内にあるとき（すなわちスイッチング制御信号（出力信号Ｑ）のパルス周波数が所定の制限範囲内にあるとき）には、状態Ｂ１が維持されて、オフ時間ＴｏｆｆをＴ４に固定したまま、ＰＦＭ駆動が継続される。一方、入出力電圧比Ｖｏ／Ｖｉが小さくなり、オン時間Ｔｏｎが所定の下限値に達した場合には、オフ時間ＴｏｆｆがＴ４よりも長いＴ５に変更され、状態Ｂ１から状態Ｂ２への移行が行われる。
【００８０】
状態Ｂ２でも、上記と同様、入出力電圧比Ｖｏ／Ｖｉの変動に対して、オン時間Ｔｏｎが所定の制限範囲内にあるときには、状態Ｂ２が維持されて、オフ時間ＴｏｆｆをＴ５に固定したまま、ＰＦＭ駆動が継続される。一方、入出力電圧比Ｖｏ／Ｖｉが小さくなり、オン時間Ｔｏｎが所定の下限値に達した場合には、オフ時間ＴｏｆｆがＴ５よりも長いＴ６に変更され、状態Ｂ２から状態Ｂ３への移行が行われる。逆に、入出力電圧比Ｖｏ／Ｖｉが大きくなり、オン時間Ｔｏｎが所定の上限値に達した場合には、オフ時間ＴｏｆｆがＴ５よりも短いＴ４に変更され、状態Ｂ２から状態Ｂ１への移行が行われる。
【００８１】
このように、スイッチング制御信号のパルス周波数ｆが所定の制限範囲内にあるときには、オフ時間Ｔｏｆｆを現在値に維持し、スイッチング制御信号のパルス周波数ｆが前記制限範囲内にないときには、オフ時間Ｔｏｆｆを現在値から変更する構成とすることにより、ＰＦＭ駆動方式の長所を損なうことなく、全ての入力範囲及び出力範囲において、トランジスタ４０１の発振周波数を所定の制限範囲内に収めることができるので、セット設計におけるＥＭＩ対策やノイズ対策を容易とし、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、ＰＦＭ駆動方式のスイッチングレギュレータを支障なく適用することが可能となる。
【００８２】
また、本実施形態のスイッチングレギュレータにおいて、オフ時間設定部４１１は、図１２で示すように、変更前のオフ時間Ｔｏｆｆでカバーされる入出力電圧比Ｖｏ／Ｖｉの変動範囲と、変更後のオフ時間Ｔｏｆｆでカバーされる入出力電圧比Ｖｏ／Ｖｉの変動範囲が互いに重複するように、スイッチング制御信号（出力信号Ｑ）のオフ時間Ｔｏｆｆを設定する構成とされている。
【００８３】
このような構成とすることにより、オフ時間Ｔｏｆｆが一度変更されると、入出力電圧比Ｖｏ／Ｖｉのばらつき程度で、変更前の値に戻ることはないので、ＰＦＭ駆動の安定性を高めることが可能となる。
【００８４】
また、本実施形態のスイッチングレギュレータにおいて、オフ時間設定部４１１は、オフ時間Ｔｏｆｆの候補値を複数有しており、現周期のオン時間Ｔｏｎ（延いてはスイッチング制御信号（出力信号Ｑ）のパルス周波数）が所定の制限範囲内にないときには、次周期のオフ時間Ｔｏｆｆ’を現周期のオフ時間Ｔｏｆｆから１段ずつ段階的に変更する構成とされている。このような構成とすることにより、回路の内部状態が急変動しないので、オーバーシュート等を回避して、ＰＦＭ駆動の安定性を高めることが可能となる。
【００８５】
ただし、本発明の構成はこれに限定されるものではなく、現周期のオン時間Ｔｏｎが所定の制限範囲内にないときには、次周期のオン時間Ｔｏｎ’が所定の制限範囲内に収まる候補値まで次周期のオフ時間Ｔｏｆｆ’を現周期のオフ時間Ｔｏｆｆから飛越的に変更する構成にしてもよい。このような構成とすることにより、入出力電圧比Ｖｏ／Ｖｉの急変動に対して応答性を高めることが可能となる。
【００８６】
なお、上記で説明した第４実施形態についても、先出の第２、第３実施形態と同様、同期整流方式の採用や昇圧型への変更が任意であることは言うまでもない。
【００８７】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００８８】
本発明は、ＰＦＭ駆動方式のスイッチングレギュレータに適用可能な技術であり、特に入出力電圧比の変動が大きいアプリケーション（インクジェットプリンタなど）に搭載されるスイッチングレギュレータに好適な技術である。
【図面の簡単な説明】
【００８９】
【図１】は、本発明に係るスイッチングレギュレータの第１実施形態を示すブロック図である。
【図２】は、オン時間設定部１１１の一構成例を示す回路図である。
【図３】は、オン時間固定方式のＰＦＭ駆動を示すタイミングチャートである。
【図４】は、スイッチング制御信号のオン時間が変更される様子を示す図である。
【図５】は、入出力電圧比Ｖｏ／Ｖｉとオン時間Ｔｏｎとの関係を示す図である。
【図６】は、本発明に係るスイッチングレギュレータの第２実施形態を示すブロック図である。
【図７】は、本発明に係るスイッチングレギュレータの第３実施形態を示すブロック図である。
【図８】は、本発明に係るスイッチングレギュレータの第４実施形態を示すブロック図である。
【図９】は、オフ時間設定部４１１の一構成例を示す回路図である。
【図１０】は、オフ時間固定方式のＰＦＭ駆動を示すタイミングチャートである。
【図１１】は、スイッチング制御信号のオフ時間が変更される様子を示す図である。
【図１２】は、入出力電圧比Ｖｏ／Ｖｉとオン時間Ｔｏｎとの関係を示す図である。
【符号の説明】
【００９０】
１０１、２０１、３０１、４０１    出力トランジスタ
１０２、３０２、４０２    整流素子
２０２    同期整流素子
１０３、２０３、３０３、４０３    コイル
１０４、２０４、３０４、４０４    キャパシタ
１０５、２０５、３０５、４０５    抵抗
１０６、２０６、３０６、４０６    抵抗
１０７、２０７、３０７、４０７    比較器
１０８、２０８、３０８、４０８    直流電圧源
１０９、２０９、３０９、４０９    ＳＲフリップフロップ
１１０、２１０、３１０、４１０    ドライバ
１１１、２１１、３１１、４１１    パルス幅（オン時間／オフ時間）設定部
１１２、２１２、３１２、４１２    タイマ
Ｒ１〜Ｒｍ    抵抗
Ｓ１〜Ｓｎ    スイッチ
Ｉ１    定電流源
Ｃ１    キャパシタ
Ｎ１    Ｎチャネル型電界効果トランジスタ
ＣＭＰ    比較器
ＣＴＲＬ    制御部
【図１】
2009065753.tif 000003
【図２】
2009065753.tif 000004
【図３】
2009065753.tif 000005
【図４】
2009065753.tif 000006
【図５】
2009065753.tif 000007
【図６】
2009065753.tif 000008
【図７】
2009065753.tif 000009
【図８】
2009065753.tif 000010
【図９】
2009065753.tif 000011
【図１０】
2009065753.tif 000012
【図１１】
2009065753.tif 000013
【図１２】
2009065753.tif 000014