(57)【要約】【課題】コストを増加させずに光電変換効率を向上させる光起電力素子の製造方法を提供することを目的とする。【解決手段】基板１０１の上に前駆体膜１０２ａを形成する工程と、前駆体膜１０２ａの上に第２の半導体薄膜１０３を形成する工程と、第２の半導体薄膜１０３をキャップ層として熱エネルギーを付与することにより、前駆体膜１０２ａを結晶化して第１の半導体薄膜１０２ｂを形成する工程と、を含むことを特徴とする。【選択図】図１
2009105130.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に前駆体膜を形成する工程と、
前記前駆体膜の上に第２の半導体薄膜を形成する工程と、
前記第２の半導体薄膜をキャップ層として熱エネルギーを付与することにより、前記前駆体膜を結晶化して第１の半導体薄膜を形成する工程と、を含むことを特徴とする光起電力素子の製造方法。
【請求項２】
前記第２の半導体薄膜は、前記第１の半導体薄膜よりも融点が高いことを特徴とする請求項１記載の光起電力素子の製造方法。
【請求項３】
前記第１の半導体薄膜は、前記第２の半導体薄膜と導電型が異なることを特徴とする請求項１又は２記載の光起電力素子の製造方法。
【請求項４】
前記第２の半導体薄膜が非晶質半導体からなり、
前記前駆体膜を結晶化して第１の半導体薄膜を形成する工程の前に、前記第２の半導体薄膜を部分的に結晶化して結晶核を形成することを特徴とする請求項１から３のいずれか１項記載の光起電力素子の製造方法。
【請求項５】
前記第２の半導体薄膜がシリコンからなることを特徴とする請求項１から４のいずれか１項記載の光起電力素子の製造方法。
【請求項６】
前記第１の半導体薄膜がＣｕ（Ｉｎ、Ｇａ）Ｓｅ２からなることを特徴とする請求項１から５のいずれか１項記載の光起電力素子の製造方法。
【請求項７】
前記第１の半導体薄膜がＣｕ２ＺｎＳｎＳ４からなることを特徴とする請求項１から５のいずれか１項記載の光起電力素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光起電力素子の製造方法に関し、特に、化合物半導体薄膜を含む太陽電池の光起電力素子の製造方法に関する。
【背景技術】
【０００２】
新型太陽電池の一候補としてＣｕ（Ｉｎ、Ｇａ）Ｓｅ２（以後、ＣＩＧＳとあらわす）系等の化合物半導体薄膜太陽電池が挙げられている。
【０００３】
これらの化合物半導体薄膜は光吸収係数が大きく高効率が得られるため新型太陽電池として有望である。
【０００４】
ＣＩＧＳ太陽電池として特性を向上させるためには半導体薄膜の結晶性を向上させることがきわめて重要であり、ＣＩＧＳ層のさまざまな形成方法が提案されている。
【０００５】
その中でも優れた方法としてＮＲＥＬ（Ｎａｔｉｏｎａｌ  Ｒｅｎｅｗａｂｌｅ  Ｅｎｅｒｇｙ  Ｌａｂｏｒａｔｏｒｙ）が開発した温度と蒸着元素を３段階で調整する３段階法が良く知られている。しかし、大面積の量産装置への適用は困難であった。
【０００６】
量産製膜法としては、例えば、特許文献１に開示される技術で、硫化水素（Ｈ２Ｓ）や硫化セレン（Ｈ２Ｓｅ）の雰囲気中で加熱しながら化合物半導体薄膜を形成する硫化法やセレン化法等の異なる形成方法が用いられている。
【０００７】
しかし、これらの量産製膜法を用いて作製された太陽電池の特性は、現在のところ３段階法で形成された太陽電池の特性には及んでおらず、新しい形成方法が模索されている。
【０００８】
また、非特許文献１に記載されるような太陽電池の研究も進められている。
【０００９】
それは、ＣＩＧＳ系化合物半導体薄膜と類似の構造であるケステライト構造又はスタナイト構造を持ち、希少元素や有毒元素を含んでいない化合物半導体薄膜としてＣｕ２ＺｎＳｎＳ４を用いるものである。ケステライト構造とは、ダイヤモンド構造のアダマンティン(ａｄａｍａｎｔｉｎｅ)系列に属する構造のことをいう。また、Ｃｕ２ＺｎＳｎＳ４は以後、ＣＺＴＳとあらわす。
【００１０】
ＣＺＴＳ半導体薄膜はバンドギャップ１.４−１.５ｅＶで光吸収係数も１０４ｃｍ−１台と太陽電池材料として有望な材料と考えられる。
【００１１】
ところが、これまで報告されているＣＺＴＳ系太陽電池においてはＣＩＧＳ半導体薄膜を用いた太陽電池に比べて光電変換効率が低いものしか得られていない。ＣＺＴＳ太陽電池の光電変換効率が向上しない大きな要因として結晶の大粒径化がこれまでのところ困難であり、結晶性が低いことが挙げられる。
【００１２】
ここで、従来シリコン系半導体薄膜の結晶粒径を拡大して結晶性を改善する方法として、キャップ層を用いた方法が数多く提案されている。
【００１３】
例えば、特許文献２に、基板上に成膜された薄膜半導体上に酸化又は窒化シリコン膜からなるキャップ層を形成し、キャップ層を被覆した状態で薄膜半導体を溶融再結晶化して活性層の結晶粒径を拡大する技術が開示されている。
【００１４】
この方法においては、キャップ層で被覆した状態で薄膜半導体を溶融再結晶化して活性層の結晶粒径を拡大するようにしたため、薄膜層が島状になったりすることがなく結晶性が向上する。
【００１５】
また別の例として、特許文献３に、キャップ層を用いて結晶核を形成し、そこから結晶を拡大させる方法が開示されている。
【非特許文献１】Ｈ．Ｋａｔａｇｉｒｉ，“Ｃｕ２ＺｎＳｎＳ４  ｔｈｉｎ  ｆｉｌｍ  ｓｏｌａｒ  ｃｅｌｌｓ”  Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ、Ｖｏｌ．４８０−４８１，ｐｐ．４２６−４３２，２００５
【特許文献１】特開２００６−０４９７６８号公報
【特許文献２】特開平０５−２３５３９１号公報
【特許文献３】特開２００４−１１９９０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、従来のキャップ層を用いた半導体薄膜の結晶性の改善方法はその効果が認められるものの、光起電力素子として用いた場合、結晶性を改善する工程の後にキャップ層を除去する工程が必要となっていた。
【００１７】
つまり、光起電力素子のような薄膜の積層方向に電流を流す素子の場合、ＳｉＯ２膜やＳｉ２Ｎ３膜のように絶縁性を持つキャップ層は除去する必要がある。そのため、キャップ層を形成して結晶粒径を拡大する従来の方法では製造コストの増加が避けられなかった。
【００１８】
また、キャップ層を除去して形成される面は半導体接合面となるが、特に多元素で構成される化合物半導体薄膜の場合、キャップ層の除去工程で表面欠陥密度の増加や不純物元素の残留により良好に界面が形成できないことがあった。そのため、光起電力素子としての性能を低下させることもあった。
【００１９】
このような理由により、従来は化合物半導体薄膜を用いた光起電力素子の製造方法として、３段階法やセレン化法といったキャップ層を用いない製造方法が一般的で、キャップ層を用いた有効な製造方法は開示されていなかった。
【００２０】
そこで、本発明では、キャップ層を用いた化合物半導体薄膜の製造方法において、コストを増加させることなく光電変換効率を向上させる光起電力素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明は、上記課題を解決するための手段として、基板の上に前駆体膜を形成する工程と、前記前駆体膜の上に第２の半導体薄膜を形成する工程と、前記第２の半導体薄膜をキャップ層として熱エネルギーを付与することにより、前記前駆体膜を結晶化して第１の半導体薄膜を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、キャップ層の役割を持つ半導体薄膜を素子の一部として用いる。そのため、従来のようにキャップ層を除去しその後半導体薄膜を改めて形成しなくてもよいので製造コストが増加しない。
【００２３】
また、従来のようなキャップ層を除去することにより誘起される欠陥の発生がないため、良好な半導体接合面を形成でき光起電力素子の特性を向上することが可能になる。
【発明を実施するための最良の形態】
【００２４】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００２５】
（第１の実施形態）
図１は、本発明の第１の実施形態としての光起電力素子の製造方法を示す模式断面図である。
【００２６】
図１において、１０１は基板、１０２ａは第１の半導体薄膜の前駆体膜、１０２ｂは第１の半導体薄膜、１０３は第２の半導体薄膜、１０４は透明導電膜、１０５は電極である。
【００２７】
また、異なる導電型とはｐ（ｎ）型に対してｎ（ｐ）型であるが、ここではｐｉｎ接合を形成できるような場合も含めることとする。第１の半導体薄膜１０２ｂがｐ（ｎ）型の場合、第２の半導体薄膜１０３がｎ（ｐ）型の単層膜であってもよく、ｉ型とｎ（ｐ）型の積層膜であってもよいこととする。
【００２８】
図１（ａ）は基板１０１上に前駆体膜１０２ａ及び第２の半導体薄膜１０３を形成した状態を示す。
【００２９】
基板１０１は導電性材料からなる基板であってもよいし、絶縁性基板上に導電性薄膜が形成されているものでもよい。一方の電極として機能できるように、後の工程で形成される第１の半導体薄膜１０２ｂとの界面においてはオーミック接合が取れる程度に低抵抗であることが好ましい。
【００３０】
前駆体膜１０２ａは第１の半導体薄膜１０２ｂを構成する元素からなり、各元素の単層膜が複数積層されているものでもよいし、各元素の一部又はすべてが混合状態で堆積されているものでもよい。
【００３１】
つまり、前駆体膜１０２ａは金属膜の積層膜である金属プリカーサ膜であってもよいし、すでに結晶構造を有している半導体薄膜であってもよい。
【００３２】
前駆体膜１０２ａの形成は蒸着法、スパッタ法、レーザーアブレーション法等が好適に用いられる。
【００３３】
図１（ｂ）において、前駆体膜１０２ａは熱エネルギーの付与により第２の半導体薄膜１０３をキャップ層とする結晶化工程によって第１の半導体薄膜１０２ｂに変化する。
【００３４】
第１の半導体薄膜１０２ｂの融点は比較的低い方が好ましく、ケステライト構造やスタナイト構造等のサブグループも含んだカルコパイライト型化合物（例えば、ＣＩＧＳ系化合物やＣＺＴＳ系化合物等）が好適に用いられる。
【００３５】
第２の半導体薄膜１０３は第１の半導体薄膜１０２ｂよりも高い融点を有し、かつ第１の半導体薄膜１０２ｂと異なる導電型を有しており、シリコン系半導体薄膜やＧａＮ系半導体薄膜等が好適に用いられる。
【００３６】
第２の半導体薄膜１０３が溶融しない温度に加熱することで前駆体膜１０２ａを結晶化させる。
【００３７】
加熱温度や加熱方法は各半導体薄膜や基板の材質により適宜選択することが好ましい。
【００３８】
また、加熱方法は特に限定はされないが、抵抗加熱やランプ照射による加熱又はレーザー照射による加熱等がある。
【００３９】
例えば、レーザー照射により加熱する場合、キャップ層として働く第２の半導体薄膜１０３の吸収係数よりも第１の半導体薄膜１０２ｂの吸収係数が大きくなるような波長を選択することがより好ましい。
【００４０】
また、第２の半導体薄膜１０３をキャップ層として用いることで、前駆体膜１０２ａの結晶化工程において第１の半導体薄膜１０２ｂが凹凸化することやアイランド化することがなく、結晶性が向上した平坦な薄膜を形成できる。
【００４１】
さらに、第２半導体薄膜１０３をキャップ層として用いることで、特許文献１で指摘されるようなＳやＳｅ等のカルコゲン元素の離脱を抑制し、組成比の変化を低減できる。
【００４２】
前駆体膜１０２ａの結晶化工程において、第２の半導体薄膜１０３が結晶性半導体薄膜の場合、融点が高い第２の半導体薄膜１０３は結晶化工程中もその構造を維持できる。そのため、第２の半導体薄膜１０３の構造を反映して第１の半導体薄膜１０２ｂの結晶化が進む。
【００４３】
そのため、第１の半導体薄膜１０２ｂと第２の半導体薄膜１０３における結晶の格子定数の差が小さいほど、接合界面の結晶性が向上し、欠陥密度が低減する。
【００４４】
また、格子定数の乖離とも関係するが、半導体薄膜の熱膨張係数の差が大きく異なると結晶化後の冷却時にクラックやひび割れを生じ接合界面に欠陥を増加させることがある。そのため、できるだけ熱膨張係数が近い半導体薄膜を選択することが望ましい。
【００４５】
以上のように、結晶化させる第１の半導体薄膜１０２ｂよりも融点が高い第２の半導体薄膜１０３をキャップ層として用いることで第１の半導体薄膜１０２ｂの結晶性を向上させることができる。
【００４６】
さらに、第２の半導体薄膜１０３は第１の半導体薄膜１０２ｂと異なる導電型を有するため、結晶化工程において半導体接合を形成できる。
【００４７】
従来、キャップ層を用いて下地の半導体薄膜の結晶性を向上する方法ではキャップ層を除去する必要があった。しかし、本実施の形態においてはキャップ層を素子の一部として利用できるため除去する必要がなく、製造コストを増加させることがない。
【００４８】
さらに、従来のようにキャップ層を除去する場合、除去後に現われる面が半導体接合面になるため、表面欠陥密度の増加や不純物元素の残留により光起電力素子としての性能を低下させることがあった。
【００４９】
本実施の形態の方法では、キャップ層を除去する必要がないため良好な界面を形成できる。
【００５０】
以上のように、本実施の形態によれば、コストを増加させることなく光電変換効率を向上させる化合物半導体薄膜を形成することが可能になる。
【００５１】
図１（ｃ）において、透明導電膜１０４及び電極１０５を形成する。
【００５２】
透明導電膜層１０４は導電性が高くかつ光吸収が少ない膜が好ましく、ＩＴＯ（Ｉｎ／Ｓｎ／Ｏ）、ＡＺＯ（Ａｌ／Ｚｎ／Ｏ）、ＺｎＯ等が用いられる。
【００５３】
また、透明導電膜層１０４に表面反射を低減する反射防止膜効果を持たせてもよい。
【００５４】
電極１０５は集電用の電極として金属一般が使用できるが、導電率が高いものが好ましく、Ａｇ、Ａｌ等が好適に用いられる。
【００５５】
電極１０５は真空蒸着法、スクリーン印刷法又はメッキ法等を用いて形成することができる。
【００５６】
ここで、透明導電膜１０４は必要ではなく、第２の半導体薄膜の導電性が低い場合など必要に応じて挿入しても良い。
【００５７】
（第２の実施形態）
図２は、本発明の第２の実施形態としての光起電力素子の製造方法を示す模式断面図である。
【００５８】
本実施の形態では、第２の半導体薄膜２０３が非晶質半導体薄膜であり、前駆体膜２０２ａに熱エネルギーを付与して結晶化する前に、第２の半導体薄膜２０３を部分的に結晶化して結晶核２０６を形成する。
【００５９】
図２（ａ）は基板２０１上に前駆体膜２０２ａと非晶質である第２の半導体薄膜２０３を形成した状態を示す。
【００６０】
図２（ｂ）には第２の半導体薄膜２０３を部分的に結晶化して結晶核２０６を形成した状態を示す。
【００６１】
結晶化方法はいかなる方法を用いてもよいが、レーザーアニール法が好適に用いられる。
【００６２】
レーザーの波長は第２の半導体薄膜２０３の吸収波長域に応じて選択できる。
【００６３】
第２の半導体薄膜２０３が非晶質シリコン薄膜の場合、波長が３８０ｎｍ未満のエキシマレーザーや固体レーザー等を用いることが好ましい。このようにすることによって、第１の半導体薄膜へのエネルギー流入をできるだけ低くして、第２の半導体薄膜２０３の膜厚程度を部分的に結晶化するエネルギーを与えることができる。
【００６４】
ここで、第２の半導体薄膜２０３を部分的に結晶化する工程において、下に形成されている前駆体膜２０２ａも一部結晶化する場合もある。この場合、第２の半導体薄膜２０３の融点よりも低く第１の半導体薄膜２０２ｂの融点よりも高い温度で一度溶融させた後、所望の温度に下げて前駆体膜２０２ａを結晶化する。
【００６５】
これにより、結晶化の基点はほぼ第２の半導体薄膜２０３に形成された結晶核２０６とすることができる。
【００６６】
図２（ｃ）では、図２（ｂ）とは異なる熱エネルギーを付与することで部分的に結晶化している第２の半導体薄膜２０３の結晶核２０６を基点として前駆体膜２０２ａを結晶化する。
【００６７】
これにより接合界面の結晶性が向上するだけでなく、結晶核２０６を起点にした第１の半導体薄膜２０２ｂにおける結晶粒径の拡大が可能になる。
【００６８】
結晶核２０６のピッチは適宜選択可能であるが、そのピッチに対応した結晶粒径の拡大を図ることができる。
【００６９】
このとき、第１の半導体薄膜２０２ｂの格子定数と第２の半導体薄膜２０３の格子定数が近接している場合、その界面での結晶性は向上する傾向があり、その結晶格子定数のミスマッチが小さいほど結晶性は改善される。
【００７０】
図２（ｄ）では、図１（ｃ）と同様にして透明導電膜２０４と電極２０５を形成して光起電力素子を作製する。
【００７１】
光起電力素子として動作している状態を考慮すると、部分的に結晶化した第２の半導体薄膜の領域は非晶質領域よりも低抵抗化しているため、電流の流れは結晶化した領域（結晶核２０６）に集中することになる。
【００７２】
つまり、非晶質である第２の半導体薄膜２０３の部分的な結晶化により電流が流れるエリアが制限されることになるので、接合界面の面積を実効的に減少できることになる。そのため、接合界面の欠陥密度の影響を低減できる。
【００７３】
次いで、第１の半導体薄膜２０２ｂとしてｐ型ＣＺＴＳ半導体薄膜を選択し、第２の半導体薄膜２０３としてｎ型非晶質シリコン薄膜を選択した場合について説明する。
【００７４】
Ｐ型ＣＺＴＳ半導体薄膜の形成方法としては、多元蒸着法、多元スパッタ法、セレン化法、スプレー法、電着法、ＭＯＣＶＤ法、スクリーン印刷法又はレーザーアブレーション法等の方法を用いることができる。必要に応じてアニール法や硫化法を併用しても良い。
【００７５】
ここでは多元蒸着法を用いた例を示す。
【００７６】
まず基板温度を３００℃に保持して、同時スパッタ法を用いてＣｕ、ＺｎＳ、ＳｎＳの各ターゲットに供給する電力を制御して基板上にＣＺＴＳ前駆体膜を形成する。
【００７７】
次にシリコン薄膜の形成方法としては、プラズマＣＶＤ法、触媒ＣＶＤ法、スパッタ法、塗布法等いかなる方法を用いても良いが、ここではプラズマＣＶＤ法を用いる方法を示す。
【００７８】
基板温度を２００℃、装置内圧力を２００Ｐａに保持して、原料ガスとしてシラン（ＳｉＨ４）と水素（Ｈ２）とフォスフィン（ＰＨ３）を導入し、１３．５６ＭＨｚの高周波電力を供給する。このようにすることによって、プラズマを生起してｎ型の非晶質シリコン薄膜を形成する。
【００７９】
次に、非晶質シリコン薄膜にスポット状のレーザー光をスポット口径１μｍ、ピッチ１０μｍで照射することで、千鳥格子状の結晶核を形成する。
【００８０】
レーザーとしてＸｅＣｌエキシマレーザー(波長３０８ｎｍ、パルス幅３０ｎｓ)を用いる。
【００８１】
その後、上記薄膜が形成された基板全面に赤外から近赤外領域の波長をもつレーザー光（例えば、チタンサファイアレーザー：波長７００ｎｍ）を照射する。
【００８２】
波長７００ｎｍ以下の光に対してＣＺＴＳ薄膜の吸収係数は非晶質シリコン薄膜又は結晶性シリコン薄膜の吸収係数よりも１桁程度（又はそれ以上）高いため、ＣＺＴＳ前駆体膜を効率的に加熱して溶融結晶化を行う。
【００８３】
結晶化工程ではシリコン結晶核を起点としてＣＺＴＳ前駆体膜が結晶化する。
【００８４】
このとき、ＣＺＴＳ半導体薄膜はシリコン結晶核から結晶成長を行い、最大のものは隣の結晶核から成長するＣＺＴＳ半導体薄膜結晶とほぼ衝突するまで成長するため大粒径化が可能になる。
【００８５】
ＣＺＴＳ化合物半導体薄膜の格子定数が０．５４３４ｎｍ（ａ軸）であるのに対してシリコン結晶の格子定数は０．５４３ｎｍであり、ＣＺＴＳ化合物半導体とシリコン結晶は格子定数が極めて近接している。
【００８６】
また、ＣＺＴＳ化合物半導体はケステライト型又はスタナイト型構造をもつのに対して、シリコン結晶はダイヤモンド型構造である。
【００８７】
ケステライト型及びスタナイト型構造は４配位の立方晶でありダイヤモンド型構造を２段積み重ねた構造を持っている。
【００８８】
このように類似した結晶構造と極めて近接した格子定数がドライブフォースとなってヘテロエピタキシャル成長が可能になると考えられ、低欠陥密度の接合界面が形成できるものと考えられる。
【００８９】
このときの結晶粒径は作製条件に依存するが、数μ以上の粒径が得られることが可能になり、これまで困難であった大粒径のＣＺＴＳ化合物半導体薄膜を得ることが可能になる。
【００９０】
従来、大粒径化させようとする半導体薄膜結晶とその結晶核とは同じ材料を用いるのが一般的である。しかし、本実施形態では異なる材料を結晶核として用いているので結晶化条件の自由度（温度、形成時間等）を拡げることができ、従来では困難であった大粒径化が容易になる。
【００９１】
また、ＣＺＴＳ化合物半導体を形成する元素のうちカルコゲン元素である硫黄（Ｓ）が結晶化中に膜中から離脱しやすい傾向があるが、キャップ層としての非晶質シリコン薄膜層が存在している。そのため、Ｓ元素の膜中からの離脱を抑えることができ、所望の組成比を持ったＣＺＴＳ薄膜の形成が容易になる。
【００９２】
さらに、この方法を用いるとキャップ層に使用した非晶質シリコン薄膜をｎ型半導体薄膜としてそのまま利用できるため、製造コストを増加させることがない。
【００９３】
以上のように、コストを増加させることなく光電変換効率を向上させる化合物半導体薄膜を形成することが可能になる。
【００９４】
（実施例）
（実施例１）
本発明の実施例１として、上記実施形態を用いて作製されたＣＺＴＳ半導体薄膜太陽電池の例について説明する。
【００９５】
まず、ソーダライムガラス基板上に電極としてＭｏ金属をスパッタ法により３００ｎｍ形成する。
【００９６】
次に電子線蒸着法を用いて基板温度を１８０℃に保持したまま硫化亜鉛（ＺｎＳ）、錫（Ｓｎ）、銅（Ｃｕ）を膜厚がそれぞれ４００ｎｍ、１５０ｎｍ、１００ｎｍになるように基板上に形成し、前駆体膜とする。
【００９７】
次にプラズマＣＶＤ法を用いてｎ型非晶質シリコンを３０ｎｍ形成する。
【００９８】
次に、ヒーター加熱により基板温度を５５０℃、２時間保持してＣＺＴＳ半導体薄膜の結晶化を行う。
【００９９】
またこの工程で、同時にＣＺＴＳ半導体薄膜とシリコン薄膜の間でｐｎ接合を形成する。
【０１００】
融点が９８０℃程度であるＣＺＴＳ半導体薄膜に対して、シリコンの融点は１４１０℃である。このため、キャップ層として用いられているｎ型非晶質シリコン層はＣＺＴＳ半導体薄膜の結晶化工程で安定しているため平坦な膜が形成される。
【０１０１】
また、キャップ層を除去する必要がないので良好な接合界面を持つＣＺＴＳ半導体薄膜が得られる。
【０１０２】
その後、Ａｌ２Ｏ３を１ｗｔ％含有するＺｎＯターゲットを用いてマグネトロンスパッタ法により、透明導電膜であるＺｎＯ：Ａｌ薄膜を７０ｎｍの厚さとなるように形成する。
【０１０３】
最後に、電極としてアルミニウム（Ａｌ）を蒸着法により１μｍ形成してＣＺＴＳ半導体薄膜太陽電池を形成する。
【０１０４】
非特許文献１に記載されるＣＺＴＳ半導体薄膜太陽電池と本実施例のＣＺＴＳ半導体薄膜太陽電池とを比較する。
【０１０５】
本実施例ではＣＺＴＳ半導体薄膜をキャップ層を用いて形成しているため結晶性が改善し、従来例よりも光電変換効率が約１．２倍に向上する。
【０１０６】
つまり、キャップ層があることでＣＺＴＳ半導体薄膜の結晶成長時の体積膨張による凹凸が低減されて平坦で密な結晶構造を形成できるためである。それだけでなく、キャップ層であるｎ型シリコン層を除去する必要がないので、良好な接合界面を形成できるためである。
【０１０７】
また、本実施例ではキャップ層である非晶質シリコン層がｎ型半導体薄膜としての役割を果たすため、キャップ層であるシリコン層を除去する必要がない。そのため、製造コストが増加しない。
【０１０８】
以上のように、コストを増加させることなく光電変換効率を向上させる光起電力素子の形成が可能になる。
【０１０９】
（実施例２）
本発明の実施例２として、キャップ層である第２の半導体薄膜を部分的に結晶化して結晶核を形成した後、第１半導体薄膜を結晶化する方法を用いて作製されたＣＺＴＳ半導体薄膜太陽電池の例について説明する。
【０１１０】
実施例１において、ｎ型非晶質シリコンを形成するところまでは同様に行う。その後、スポット口径１μｍ、ピッチ１０μｍのＸｅＣｌエキシマレーザー光（波長３０８ｎｍ、パルス幅３０ｎｓ）を千鳥格子状にｎ型シリコン表面に照射して、部分的に結晶化させる。
【０１１１】
次に、波長７００ｎｍのレーザー光を照射してＣＺＴＳ半導体薄膜の溶融結晶化を行う。
【０１１２】
その後、透明導電膜であるＺｎＯ：Ａｌ薄膜及びアルミニウム電極を第１の実施例と同様な方法で同じ膜厚だけ形成しＣＺＴＳ半導体薄膜太陽電池を形成する。
【０１１３】
非特許文献１に記載されるＣＺＴＳ半導体薄膜と本実施例におけるＣＺＴＳ半導体薄膜の結晶粒径を比較する。本実施例では平均の結晶粒径が約２倍に増加することで結晶性が相対的に向上し、光電変換効率が約１．５倍に向上する。
【０１１４】
本実施例では、キャップ層を除去する必要がないため良好な界面が形成できるとともに、あらかじめ所望のピッチで形成された結晶核から結晶成長ができるため結晶粒径が従来よりも拡大するためである。
【０１１５】
ここで、ＣＺＴＳ半導体薄膜の結晶の格子定数（０．５４３４ｎｍ）とシリコンの結晶の格子定数（０．５４３ｎｍ）が極めて近接しているため、部分的にはシリコンの結晶核とヘテロエピタキシャル成長が可能である。ＣＺＴＳ半導体薄膜の結晶とシリコンの結晶の格子定数のミスマッチは０．１％である。
【０１１６】
また、本実施例ではキャップ層である非晶質シリコン層（部分的に結晶化している）がｎ型半導体薄膜としての役割を果たすため、キャップ層であるシリコン層を除去する必要がない。そのため、製造コストが増加しない。
【０１１７】
以上のように、コストを増加させることなく光電変換効率を向上させる光起電力素子の形成が可能になる。
【０１１８】
（実施例３）
本発明の実施例３として、キャップ層である第２の半導体薄膜を部分的に結晶化して結晶核を形成した後、第１半導体薄膜を結晶化する方法を用いて作製されたＣＩＧＳ半導体薄膜太陽電池の例について説明する。
【０１１９】
まず、ソーダライムガラス基板上に電極としてＭｏ金属をスパッタ法により３００ｎｍ形成する。
【０１２０】
次に、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅを同時蒸着法により基板上に堆積し、ＣＩＧＳ前駆体膜を形成する。
【０１２１】
このときＧａ／Ｉｎ比を調整して、格子定数が０．５６ｎｍ（シリコンの格子定数とのミスマッチはそれぞれ３．１％）となるようにＣＩＧＳ半導体薄膜の組成比を調整してＣＩＧＳ前駆体膜を作製する。
【０１２２】
次に、実施例２と同様に、ｎ型非晶質シリコンを形成した後、ＸｅＣｌエキシマレーザー光によるアニールにより部分的に非晶質シリコンを結晶化して結晶核を形成する。
【０１２３】
その後、波長７００ｎｍのレーザー光を照射してＣＩＧＳ半導体薄膜の溶融結晶化を行う。最後に透明導電膜であるＺｎＯ：Ａｌと電極のアルミニウムを形成し、ＣＩＧＳ半導体薄膜太陽電池を形成する。
【０１２４】
特許文献１に記載される技術のようにセレン化法によりｐ型ＣＩＧＳ薄膜を形成した後、ＣＢＤ法によりｎ型ＣｄＳ薄膜を形成して得られるＣＩＧＳ太陽電池と本実施例とを比較する。
【０１２５】
本実施例では平均の結晶粒径が約１．３倍に増加することで結晶性が相対的に向上し、光電変換効率が約１．２倍に向上する。
【０１２６】
それは、本実施例では、キャップ層を除去する必要がないため良好な界面が形成できるとともに、あらかじめ所望のピッチで形成された結晶核から結晶成長ができるため結晶粒径が従来よりも拡大するためである。
【０１２７】
ここで、光電変換効率の向上の幅が実施例２に比べてやや小さいのはシリコンとの格子定数のミスマッチがＣＺＴＳよりもＣＩＧＳの方が大きいためである。
【０１２８】
また、本実施例ではキャップ層である非晶質シリコン層がｎ型半導体薄膜としての役割を果たすため、キャップ層であるシリコン層を除去する必要がない。そのため、製造コストが増加しない。
【０１２９】
以上のように、コストを増加させることなく光電変換効率を向上させる光起電力素子の形成が可能になる。
【産業上の利用可能性】
【０１３０】
本発明は、化合物半導体薄膜を含む太陽電池及びその製造の際に利用可能である。
【図面の簡単な説明】
【０１３１】
【図１】本発明の第１の実施形態としての光起電力素子の製造方法を示す模式断面図である。
【図２】本発明の第２の実施形態としての光起電力素子の製造方法を示す模式断面図である。
【符号の説明】
【０１３２】
１０１、２０１  基板
１０２ａ、２０２ａ  前駆体膜
１０２ｂ、２０２ｂ  第１の半導体薄膜
１０３、２０３  第２の半導体薄膜
１０４、２０４  透明導電膜
１０５、２０５  電極
２０６  結晶核
【図１】
2009105130.tif 000003
【図２】
2009105130.tif 000004