(57)【要約】【課題】装置全体を小型化することと、表示ムラを十分に抑制することの両立を図る。【解決手段】映像出力装置１０は、電源オン時から液晶ディスプレイ１００が表示を開始するまでの準備期間にあって、連続補正制御部５０ａにより、第１の基準信号Ｖｒｅｆ１への入力信号の切換えを実行させるとともに、前記基本補正処理を複数回数、繰り返し実行させることにより、各レベル調整部１１〜１３からの出力信号を一定量ずつ複数回数に亘って補正する。また、周期的に発生する垂直帰線期間には、間歇補正制御部５０ｂにより、第１の基準信号Ｖｒｅｆ１への入力信号の切換えを実行させるとともに、前記基本補正処理を１回だけ実行させる。【選択図】図１
2009282323.tif 000002
【特許請求の範囲】
【請求項１】
一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力装置において、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号のレベルを調整し、調整済みの出力信号を前記液晶表示装置に出力する複数のレベル調整部と、
前記各レベル調整部へ入力する信号を、前記映像入力信号から第１の基準信号に切り換える入力切換部と、
前記第１の基準信号が入力されているときの前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、両者の差が減少するように、対応する前記レベル調整部の調整量を所定の補正量だけ増大もしくは減少する基本補正処理を実行する調整量補正部と、
電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の所定期間に、前記入力切換部に対して前記第１の基準信号への切換えを実行させるとともに、前記調整量補正部に前記基本補正処理を複数回数、繰り返し実行させる連続補正制御部と、
前記準備期間外において周期的に発生する第２の所定期間に、前記入力切換部に対して前記第１の基準信号への切換えを実行させるとともに、前記連続補正制御部の繰り返し回数よりも少ない所定回数だけ前記調整量補正部に前記基本補正処理を実行させる間歇補正制御部と
を備えることを特徴とする映像出力装置。
【請求項２】
前記第２の所定期間は垂直帰線期間である、請求項１に記載の映像出力装置。
【請求項３】
前記間歇補正制御部による所定回数は１回である、請求項１または２に記載の映像出力装置。
【請求項４】
請求項１ないし３のいずれかに記載の映像出力装置であって、
前記調整量補正部は、
前記第１の基準信号が入力されているときの前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、前記出力信号が前記第２の基準信号より大きいか否かを判定する信号比較器と、
前記信号比較器により前記出力信号が前記第２の基準信号より大きいと判定されたときに、前記レベル調整部の調整量を所定の補正量だけ減少し、前記信号比較器により前記出力信号が前記第２の基準信号より小さいと判定されたときに、前記レベル調整部の調整量を前記所定の補正量だけ増大する所定補正量増減部と
を備える映像出力装置。
【請求項５】
請求項４に記載の映像出力装置であって、
前記レベル調整部のそれぞれは、
映像入力信号であるデジタル信号をアナログ信号に変換するデジタル／アナログ変換器を備え、
前記所定補正量増減部は、
前記デジタル／アナログ変換器におけるゲインを調整するゲイン調整部と、
前記デジタル／アナログ変換器におけるオフセットを調整するオフセット調整部と
を備える、映像出力装置。
【請求項６】
請求項５に記載の映像出力装置であって、
前記入力切換部は、
前記第１の基準信号として黒色基準信号と白色基準信号とを選択的に出力する基準信号選択出力部を備え、
前記調整量補正部は、
前記基準信号選択出力部により黒色基準信号が選択されているときに、前記オフセット調整部によるオフセットの調整と前記ゲイン調整部によるゲインの調整とのうちの一方を行い、前記基準信号選択出力部により白色基準信号が選択されているときに、前記両調整の内の他方を行う構成である、映像出力装置。
【請求項７】
請求項１ないし３のいずれかに記載の映像出力装置であって、
前記レベル調整部のそれぞれは、
映像入力信号であるデジタル信号をアナログ信号に変換するデジタル／アナログ変換器を備え、
前記調整量補正部は、
前前記デジタル／アナログ変換器におけるゲインおよびオフセットの少なくとも一つを調整することによりレベルの調整を行う部分を備える、映像出力装置。
【請求項８】
請求項１ないし７のいずれかに記載の映像出力装置であって、
前記液晶表示装置は、
基板上に、水平方向に延びる複数の走査線と、垂直方向に延びる複数の信号線とをマトリックス状に配置し、両者の各交点に画素電極とスイッチング素子とを形成したアクティブマトリックス部と、
前記複数の信号線を前記チャネルの数に分類して、各信号線と前記液晶表示装置のチャネル毎の接続端子のうちの対応するチャネルの接続端子との間を接続する複数の接続線と
を備える、映像出力装置。
【請求項９】
請求項１ないし８のいずれかに記載の映像出力装置と、
前記映像出力装置が接続される液晶表示装置と
を備えるプロジェクタ。
【請求項１０】
一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力方法であって、
前記映像出力装置は、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号のレベルを調整し、調整済みの出力信号を前記液晶表示装置に出力する複数のレベル調整部を備え、
電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の所定期間に、前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に入力し、
前記第１の所定期間に、前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、両者の差が減少するように、対応する前記レベル調整部の調整量を所定の補正量だけ増大もしくは減少する基本補正処理を、複数回数繰り返し実行し、
前記準備期間外において第２の所定期間毎に周期的に、前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に入力し、
前記第２の所定期間毎に周期的に、前記基本補正処理を前記第１の所定期間における実行回数よりも少ない所定回数だけ実行する、映像出力方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力装置、映像出力方法、または前記映像出力装置を備えるプロジェクタに関する。
【背景技術】
【０００２】
例えば液晶ディスプレイにおいては、水平方向の画素数が多いため、水平方向に複数チャネルに分割して駆動するようになされている。この構成の液晶ディスプレイと接続される映像出力装置では、表示ムラの発生を抑えるために、チャネル毎に設けられた出力回路の出力レベルを同一とする必要がある。
【０００３】
そこで、従来、下記の特許文献１が提案されている。特許文献１では、チャンネル毎に設けられた出力回路をレベル調整が可能なものとし、各出力回路に基準信号を入力し、その際の出力を予め用意した基準データと比較し、その比較結果に応じて各対応する出力回路のレベル調整量を補正する構成とした。
【０００４】
【特許文献１】特開平５−１５０７５１号公報
【０００５】
しかしながら、前記従来の技術では、前記各出力回路からの出力をアナログ／デジタル変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器からの出力を前記基準信号と比較し補正信号を出力するためのＣＰＵとを設ける必要があることから、映像出力装置全体を１チップ化する等の小型化することが困難であるという問題があった。なお、装置を小型化するには、構成を簡略化すれば可能ではあるが、補正精度を低下すれば、表示ムラを十分に抑制することができない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した従来の課題を解決するためになされたものであり、装置全体を小型化することと、表示ムラを十分に抑制することの両立を図ることを目的とする。
【課題を解決するための手段】
【０００７】
上記課題の少なくとも一部を解決するために、本発明は、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］  一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力装置において、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号のレベルを調整し、調整済みの出力信号を前記液晶表示装置に出力する複数のレベル調整部と、
前記各レベル調整部へ入力する信号を、前記映像入力信号から第１の基準信号に切り換える入力切換部と、
前記第１の基準信号が入力されているときの前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、両者の差が減少するように、対応する前記レベル調整部の調整量を所定の補正量だけ増大もしくは減少する基本補正処理を実行する調整量補正部と、
電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の所定期間に、前記入力切換部に対して前記第１の基準信号への切換えを実行させるとともに、前記調整量補正部に前記基本補正処理を複数回数、繰り返し実行させる連続補正制御部と、
前記準備期間外において周期的に発生する第２の所定期間に、前記入力切換部に対して前記第１の基準信号への切換えを実行させるとともに、前記連続補正制御部の繰り返し回数よりも少ない所定回数だけ前記調整量補正部に前記基本補正処理を実行させる間歇補正制御部と
を備えることを特徴とする映像出力装置。
【０００９】
この映像出力装置では、入力切換部により、各レベル調整部へ入力する信号を、前記映像入力信号から第１の基準信号に切り換えた上で、調整量補正部により、各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、両者の差が減少するように、対応するレベル調整部の調整量を所定の補正量だけ増大もしくは減少する基本補正処理を実行する。この結果、各レベル調整部の調整量を一定量だけ補正することができる。特に、この映像出力装置では、電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の所定期間にあって、連続補正制御部により、入力切換部に対して第１の基準信号への切換えを実行させるとともに、調整量補正部に前記基本補正処理を複数回数、繰り返し実行させることにより、各レベル調整部からの出力信号を一定量ずつ複数回数に亘って補正することができる。また、準備期間外において周期的に発生する第２の所定期間には、間歇補正制御部により、入力切換部に対して前記第１の基準信号への切換えを実行させるとともに、前記連続補正制御部の繰り返し回数よりも少ない所定回数だけ前記調整量補正部に前記基本補正処理を実行させることにより、回数の少ない補正を周期的に継続することができる。
【００１０】
したがって、適用例１の映像出力装置によれば、電源オン時からの準備期間、あるいは表示開始前の準備期間において、連続的な補正により、各レベル調整部からの出力信号を一旦、確実に均一とすることができるとともに、その準備期間後においては、周期的に回数の少ない補正を継続して実行することにより、各出力信号のレベルの均一性を維持することができる。特に補正精度を高めるには、前記基本補正処理における「所定の補正量」はより小さいほど好ましいが、小さければそれだけ均一になるまでの時間が長くかかることになる。これに対して、適用例１の映像出力装置によれば、映像表示に影響を与えない電源オン時からの準備期間、あるいは表示開始前の準備期間で基本補正処理を連続的に複数回行なって、一旦、確実に均一とすることができ、その後の温度変化・電源電圧変化・経時変化等によるレベル変動は間欠的な少ない回数の基本補正処理で短時間で補正することができることから、基本補正処理における所定の補正量をより小さくすることができる。この結果、補正精度を高めることができる。
【００１１】
その上、適用例１の映像出力装置によれば、調整量補正部は、レベル調整部からの出力信号と第２の基準信号との間の大小関係が判れば済むことから、レベル調整部からの出力信号をそのまま前記比較に用いることができ、このために、特許文献１に記載した映像出力装置のようにＡ／Ｄ変換器を設ける必要がない。したがって、装置全体を小型化することが容易であり、１チップ化も可能である。これらの結果、適用例１の映像出力装置によれば、装置全体を小型化することと、表示ムラを十分に抑制することの両立を図ることができる。
【００１２】
［適用例２］  前記第２の所定期間は垂直帰線期間である、適用例１に記載の映像出力装置。この構成によれば、液晶表示装置で表示される表示映像に影響を与えることなく、レベル調整量の補正を行うことが可能となる。
【００１３】
［適用例３］  前記間歇補正制御部による所定回数は１回である、適用例１または２に記載の映像出力装置。この構成によれば、より短い時間を第２の所定期間と定めることができる。
【００１４】
［適用例４］  適用例１ないし３のいずれかに記載の映像出力装置であって、前記調整量補正部は、前記第１の基準信号が入力されているときの前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、前記出力信号が前記第２の基準信号より大きいか否かを判定する信号比較器と、前記信号比較器により前記出力信号が前記第２の基準信号より大きいと判定されたときに、前記レベル調整部の調整量を所定の補正量だけ減少し、前記信号比較器により前記出力信号が前記第２の基準信号より小さいと判定されたときに、前記レベル調整部の調整量を前記所定の補正量だけ増大する所定補正量増減部とを備える映像出力装置。
【００１５】
適用例４の映像出力装置によれば、信号比較器と所定補正量増減部といった簡単な構成で調整量補正部を構成することができる。
【００１６】
［適用例５］  適用例４に記載の映像出力装置であって、前記レベル調整部のそれぞれは、映像入力信号であるデジタル信号をアナログ信号に変換するデジタル／アナログ変換器を備え、前記所定補正量増減部は、前記デジタル／アナログ変換器におけるゲインを調整するゲイン調整部と、前記デジタル／アナログ変換器におけるオフセットを調整するオフセット調整部とを備える、映像出力装置。
【００１７】
適用例５の映像出力装置によれば、別途専用のレベル調整量補正回路を設ける必要がなく、構成が簡単に済む。
【００１８】
［適用例６］  適用例５に記載の映像出力装置であって、前記入力切換部は、前記第１の基準信号として黒色基準信号と白色基準信号とを選択的に出力する基準信号選択出力部を備え、前記調整量補正部は、前記基準信号選択出力部により黒色基準信号が選択されているときに、前記オフセット調整部によるオフセットの調整と前記ゲイン調整部によるゲインの調整とのうちの一方を行い、前記基準信号選択出力部により白色基準信号が選択されているときに、前記両調整の内の他方を行う構成である、映像出力装置。
【００１９】
適用例６の映像出力装置によれば、デジタル／アナログ変換器におけるゲイン調整とオフセット調整を簡単な構成で行うことができる。
【００２０】
［適用例７］  適用例１ないし３のいずれかに記載の映像出力装置であって、前記レベル調整部のそれぞれは、映像入力信号であるデジタル信号をアナログ信号に変換するデジタル／アナログ変換器を備え、前記調整量補正部は、前前記デジタル／アナログ変換器におけるゲインおよびオフセットの少なくとも一つを調整することによりレベルの調整を行う部分を備える、映像出力装置。
【００２１】
適用例７の映像出力装置によれば、別途専用のレベル調整量補正回路を設ける必要がなく、構成が簡単に済む。
【００２２】
［適用例８］  適用例１ないし７のいずれかに記載の映像出力装置であって、前記液晶表示装置は、基板上に、水平方向に延びる複数の走査線と、垂直方向に延びる複数の信号線とをマトリックス状に配置し、両者の各交点に画素電極とスイッチング素子とを形成したアクティブマトリックス部と、前記複数の信号線を前記チャネルの数に分類して、各信号線と前記液晶表示装置のチャネル毎の接続端子のうちの対応するチャネルの接続端子との間を接続する複数の接続線とを備える、映像出力装置。
【００２３】
適用例８の映像出力装置によれば、アクティブマトリックス駆動方式の液晶表示装置に利用することができる。
【００２４】
［適用例９］  適用例１ないし８のいずれかに記載の映像出力装置と、前記映像出力装置が接続される液晶表示装置とを備えるプロジェクタ。
【００２５】
適用例９のプロジェクタによれば、適用例１ないし８で述べてきた種々の効果を奏するプロジェクタを提供することができる。
【００２６】
［適用例１０］  一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力方法であって、
前記映像出力装置は、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号のレベルを調整し、調整済みの出力信号を前記液晶表示装置に出力する複数のレベル調整部を備え、
電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の所定期間に、前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に入力し、
前記第１の所定期間に、前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、両者の差が減少するように、対応する前記レベル調整部の調整量を所定の補正量だけ増大もしくは減少する補正処理を、複数回数繰り返し実行し、
前記準備期間外において第２の所定期間毎に周期的に、前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に入力し、
前記第２の所定期間毎に周期的に、前記補正処理を前記第１の所定期間における実行回数よりも少ない所定回数だけ実行する、映像出力方法。
【００２７】
この映像出力方法は、前記映像出力装置と同様に、装置全体を小型化することと、表示ムラを十分に抑制することの両立を図ることができるという効果を奏する。
【００２８】
なお、本発明は、種々の態様で実現することが可能であり、例えば、映像出力システム、前記映像出力装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。
【発明を実施するための最良の形態】
【００２９】
次に、本発明の実施の形態を実施例に基づいて以下に説明する。
図１は、本発明の一実施例としての映像出力装置１０の構成を示す回路図である。図２は、前記映像出力装置１０が接続される液晶表示装置としての液晶ディスプレイ１００を示す回路図である。液晶ディスプレイ１００について先に説明する。
【００３０】
Ａ．液晶ディスプレイの構成：
液晶ディスプレイ１００は、アクティブマトリックス駆動方式を採るものである。液晶ディスプレイ１００は、図２に示すように、画像表示を行う液晶パネル１１０と、液晶パネル１１０を駆動するための走査線駆動回路１２０と、同じく液晶パネル１１０を駆動するための信号線駆動回路１３０とを備える。
【００３１】
液晶パネル１１０は、アレイ基板（図示せず）を備える。アレイ基板には、Ｘ方向（以下、「水平方向」とも呼ぶ）に延びる複数の走査線１１２と、Ｙ方向（以下、「垂直方向」とも呼ぶ）に延びる複数の信号線１１４とがマトリックス状に配置され、その交点に、透明電極からなる画素電極（画素パターン）１１６と、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）１１８とが形成されている。このＴＦＴ１１８のゲート電極は走査線１１２に接続され、ソース電極は信号線１１４に接続され、ドレイン電極は画素電極１１６に接続される。こうして、基板上に、上記走査線１１２，信号線１１４，画素電極１１６およびＴＦＴ１１８を備えるアクティブマトリックス部が構成されることになる。
【００３２】
液晶パネル１１０は、図示はしないが、さらに、上記構成のアレイ基板に対向する対向電極が形成された対向基板を備え、アレイ基板と対向基板との間に、配向膜を介して液晶材料を保持している。
【００３３】
走査線駆動回路１２０は、Ｙ方向走査回路１２２を備える。Ｙ方向走査回路１２２は、液晶パネル１１０の備える各走査線１１２と接続されている。Ｙ方向走査回路１２２は、液晶ディスプレイ１００の外部から送られてくる垂直スタート信号Ｓ８と垂直クロック信号Ｓ９とを受信し、垂直スタート信号Ｓ８と垂直クロック信号Ｓ９とに基づいてアクティブマトリックス部を垂直方向に走査することにより、走査線１１２を順次選択する。
【００３４】
信号線駆動回路１３０は、液晶パネル１１０の備える各信号線１１４と接続されている。信号線駆動回路１３０は、Ｘ方向走査回路１４０とイネーブル制御部１５０とプリチャージ駆動回路１６０とを備える。
【００３５】
Ｘ方向走査回路１４０は、液晶ディスプレイ１００の外部から送られてくる水平スタート信号Ｓ６と水平クロック信号Ｓ７とを受信し、水平スタート信号Ｓ６と水平クロック信号Ｓ７とに基づいてアクティブマトリックス部を水平方向に走査することにより、信号線１１４を順次選択する。
【００３６】
イネーブル制御部１５０は、ｎ（ｎは正の複数）個のアンド回路１５１，１５２，…，１５ｎを並べたもので、各アンド回路１５１〜１５ｎの第１の入力端子Ｔ１と、Ｘ方向走査回路１４０の備えるｎ個の出力端子Ｑ１,Ｑ２,Ｑｎとの間がそれぞれ接続されている。各アンド回路１５１〜１５ｎの第２の入力端子Ｔ２は、１本の線に結ばれて、液晶ディスプレイ１００の接続端子の一つであるイネーブル信号端子ＥＮＢＸと接続されている。各アンド回路１５１〜１５ｎの出力端子Ｔ３は、プリチャージ駆動回路１６０の後述するオア回路と接続されている。
【００３７】
プリチャージ駆動回路１６０は、ｎ個のオア回路１６１，１６２，…，１６ｎを並べたもので、各オア回路１６１〜１６ｎの第１の入力端子Ｔ４に、上記アンド回路１５１〜１５ｎの出力端子Ｔ３がそれぞれ接続されている。各オア回路１６１〜１６ｎの第２の入力端子Ｔ５は、１本の線に結ばれて、液晶ディスプレイ１００の接続端子の一つであるプリチャージタイミング信号端子ＰｒｅＣＨＧと接続されている。
【００３８】
各オア回路１６１〜１６ｎの出力端子Ｔ３は、３線に分岐されて、それぞれの分岐先に、液晶パネル１１０に形成されたスイッチング素子と同じＴＦＴ１７０が接続されている。詳細には、ＴＦＴ１７０のゲート電極と接続されている。なお、このＴＦＴ１７０を、液晶パネル１１０に形成されたＴＦＴ１１８と区別するために「走査ＴＦＴ」と呼ぶ。液晶パネル１１０に形成されたＴＦＴ１１８は、「画素ＴＦＴ」と呼ぶ。
【００３９】
走査ＴＦＴ１７０のドレイン電極は、液晶パネル１１０の備える各信号線１１４と接続されている。すなわち、走査ＴＦＴ１７０は、信号線１１４と同じ数を備えている。したがって、走査ＴＦＴ１７０は３×ｎ個であることから、信号線１１４も３×ｎ個である。換言すれば、ｎは、信号線の数の１／３となる。すなわち、液晶パネル１１０を水平方向に３分割して駆動すべく、ｎは信号線の数の１／３としている。
【００４０】
各走査ＴＦＴ１７０は、同じオア回路１６１〜１６ｎに接続されるグループ毎に、第１チャネル用の走査ＴＦＴ、第２チャネル用の走査ＴＦＴ、第３チャネル用の走査ＴＦＴと分けることができ、上記各グループの同じチャネル用の走査ＴＦＴのそれぞれが１本の線に結ばれて、グループ毎の各線は、液晶ディスプレイ１００のアナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３と接続されている。
【００４１】
上記構成の液晶ディスプレイ１００によれば、Ｙ方向走査回路１２０により走査線１１２を選択し、Ｘ方向走査回路１４０により信号線１１４を選択することにより、所望の画素ＴＦＴ１１８に対して、アナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３から送られてくる電気信号を送ることができる。この結果、液晶ディスプレイ１００においては、その画素ＴＦＴ１１８に対応する画素電極と対向電極との間に挟まれた領域の液晶のみが、電極間の電界を受けて配列を変え、１画素毎の液晶シャッタとして機能する。さらに、上記液晶ディスプレイ１００によれば、イネーブル信号端子ＥＮＢＸから水平書込みイネーブル信号Ｓ４を受けることにより、Ｘ方向走査回路１４０の各出力端子Ｑ１,Ｑ２,Ｑｎからの出力信号を有効とすることができる。また、プリチャージタイミング信号端子ＰｒｅＣＨＧからプリチャージタイミング信号Ｓ５を受けることにより、プリチャージタイミング信号Ｓ５から定まるプリチャージ期間において、プリチャージ電圧を各信号線１１４に印加することができる。
【００４２】
Ｂ．映像出力装置の構成：
液晶ディスプレイ１００には、図１に示すように、映像出力装置１０が接続される。映像出力装置１０は、第１チャネル（チャネル１）、第２チャネル（チャネル２）、第３チャネル（チャネル３）の３つのチャネルにより映像信号を伝送するものであり、映像処理回路（図示せず）から出力された３つのチャネル用としての映像信号に所望の増幅を施す。こうした３つのチャネル用の映像信号を以下、第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３と呼ぶ。
【００４３】
第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３のそれぞれは、Ｄ／Ａ変換部２１，２２，２３によりアナログ信号に変換され、増幅部３１，３２，３３により所定倍率に増幅される。すなわち、チャネル毎のＤ／Ａ変換部２１，２２，２３と増幅部３１，３２，３３とにより、入力レベルを調整するレベル調整部１１，１２，１３を構成している。
【００４４】
各増幅部３１，３２，３３は、オペアンプ３１ａ，３２ａ，３３ａと抵抗器３１ｂ，３２ｂ，３３ｂとにより構成される。各増幅部３１，３２，３３の倍率は、規格上は同一である。各増幅部３１，３２，３３の出力は、アナログ映像出力信号Ｓ１，Ｓ２，Ｓ３として液晶ディスプレイ１００のアナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３にそれぞれ出力される。なお、「レベル調整部」、「Ｄ／Ａ変換部」、「増幅部」、「アナログ映像出力信号」、「アナログ映像端子」は、それぞれいずれのチャネルに属するかを示す必要があるときには、「第１の」、「第２の」、「第３の」といった順位を付けるようにする。
【００４５】
増幅部３１，３２，３３の倍率は、前述したように規格上は同一であるが、個体差や周囲温度によって厳密には個々に相違する。それらの差を補正すべく、各Ｄ／Ａ変換部２１，２２，２３は、デジタル／アナログ変換を行うＤ／Ａ変換器２１ａ，２２ａ，２３ａの他に、Ｄ／Ａ変換器２１ａ，２２ａ，２３ａのゲインを調整するゲイン調整部２１ｂ，２２ｂ，２３ｂと、Ｄ／Ａ変換器２１ａ，２２ａ，２３ａのオフセットを調整するオフセット調整部２１ｃ，２２ｃ，２３ｃとをそれぞれ備える。ゲイン調整部２１ｂ，２２ｂ，２３ｂおよびオフセット調整部２１ｃ，２２ｃ，２３ｃの具体的構成例としては、アップダウンカウンタとＲ−２Ｒ型Ｄ／Ａ変換器との組み合わせを使用する手段が簡素であり、ローコストに実現出来る。
【００４６】
各Ｄ／Ａ変換部２１，２２，２３の前段には、入力切換スイッチ４１，４２，４３が設けられている。入力切換スイッチ４１，４２，４３は、第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３のそれぞれを各Ｄ／Ａ変換部２１，２２，２３に送る第１の状態と、各デジタル映像入力信号Ｖ１，Ｖ２，Ｖ３に換えて第１の基準信号Ｖｒｅｆ１を各Ｄ／Ａ変換部２１，２２，２３に送る第２の状態との間の切換えを行う。詳しくは、入力切換スイッチ４１，４２，４３は、調整量補正モード信号Ｃａｌを受けて、調整量補正モード信号Ｃａｌがロウレベルのときに画像表示モードであるとして上記第１の状態への切換えを行い、調整量補正モード信号Ｃａｌがハイレベルのときに調整量補正モードであるとして上記第２の状態への切換えを行う。
【００４７】
上記第１の基準信号Ｖｒｅｆ１は、調整制御部５０から各入力切換スイッチ４１〜４３に投入される。調整制御部５０は、前記調整量補正モード信号Ｃａｌを各入力切換スイッチ４１〜４３に出力する。調整制御部５０は、さらに、Ｄ／Ａ変換部２１，２２，２３のゲイン調整部２１ｂ，２２ｂ，２３ｂに対し、補正を行うタイミングを定めた制御信号ＴＧ１，ＴＧ２，ＴＧ３を出力し、オフセット調整部２１ｃ，２２ｃ，２３ｃに対し、補正を行うタイミングを定めた制御信号ＴＯ１，ＴＯ２，ＴＯ３を出力し、後述する電圧比較器５２に第２の基準信号Ｖｒｅｆ２を出力する。
【００４８】
調整制御部５０は、クロック信号ＣＬＫと垂直同期信号Ｖｓｙｎｃとを受けて、上記ゲイン調整部２１ｂ，２２ｂ，２３ｂとオフセット調整部２１ｃ，２２ｃ，２３ｃを制御するためのもので、いわゆるマイクロコンピュータ（あるいは論理回路）により構成される。このマイクロコンピュータは、ＣＰＵとメモリとＩ／Ｏ等を１チップに詰め込んだもので、連続補正制御部５０ａと間歇補正制御部５０ｂとを実現している。連続補正制御部５０ａおよび間歇補正制御部５０ｂは、このマイクロコンピュータにより実行される調整量補正処理により実現されるが、この調整量補正処理ついては後ほど詳述する。
【００４９】
各増幅部３１，３２，３３とアナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３とをそれぞれ結ぶ接続線６１，６２，６３には、分岐線６４，６５，６６が接続されており、各分岐線６４，６５，６６の他端は出力切換スイッチ５４と接続されている。出力切換スイッチ５４は、電圧比較器５２と電気的に接続されており、アナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３に送られるアナログ映像出力信号Ｓ１，Ｓ２，Ｓ３から一の信号を選択し、電圧比較器５２に送る。なお、出力切換スイッチ５４は、チャネル１に対応した第１チャネル指令ＣＨ１とチャネル２に対応した第２チャネル指令ＣＨ２とチャネル３に対応した第３チャネル指令ＣＨ３を調整制御部５０から受信しており、これら指令ＣＨ１〜ＣＨ３に基づいて上記アナログ映像出力信号Ｓ１，Ｓ２，Ｓ３の選択を行う。すなわち、第１チャネル指令ＣＨ１がハイレベルとなったときに第１のアナログ映像出力信号Ｓ１を選択し、第２チャネル指令ＣＨ２がハイレベルとなったときに第２のアナログ映像出力信号Ｓ２を選択し、第３チャネル指令ＣＨ３がハイレベルとなったときに第３のアナログ映像出力信号Ｓ３を選択する。
【００５０】
電圧比較器５２は、出力切換スイッチ５４側から送られてくるアナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３と、調整制御部５０から送られてくる第２の基準信号Ｖｒｅｆ２とを比較し、いずれの電圧値が大きいかを判定する。電圧比較器５２は、判定結果であるいずれが大きいかを示す比較出力信号Ｖｃｏｍｐを、各Ｄ／Ａ変換部２１，２２，２３のゲイン調整部２１ｂ，２２ｂ，２３ｂおよびオフセット調整部２１ｃ，２２ｃ，２３ｃにそれぞれ出力する。
【００５１】
ゲイン調整部２１ｂ，２２ｂ，２３ｂは、電圧比較器５２から送られてくる比較出力信号Ｖｃｏｍｐから調整の方向を定めて、調整制御部５０から送られてくるタイミング信号ＴＧ１，ＴＧ２，ＴＧ３に応じた時間に各増幅部３１，３２，３３のゲイン（増幅率）を調整する。すなわち、ゲイン調整部２１ｂ，２２ｂ，２３ｂは、アナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３の方が電圧値が大きいと判定された場合には、調整の方向を減少方向と定めて、１ステップ分ゲインを下げ、一方、アナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３の方が電圧値が小さいと判定された場合には、調整の方向を増大方向と定めて、１ステップ分ゲインを上げる。
【００５２】
オフセット調整部２１ｃ，２２ｃ，２３ｃは、電圧比較器５２から送られてくる比較出力信号Ｖｃｏｍｐから調整の方向（大きい側に変えるか小さい側に変えるか）を定めて、調整制御部５０から送られてくるタイミング信号ＴＯ１，ＴＯ２，ＴＯ３に応じた時間に各増幅部３１，３２，３３のオフセットを調整する。すなわち、オフセット調整部２１ｃ，２２ｃ，２３ｃは、アナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３の方が電圧値が大きいと判定された場合には、調整の方向を減少方向と定めて、１ステップ分オフセットを下げ、一方、アナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３の方が電圧値が小さいと判定された場合には、調整の方向を増大方向と定めて、１ステップ分オフセットを上げる。
【００５３】
映像出力装置１０は、また、リセット発生回路７０を備える。リセット発生回路７０は、電源電圧Ｖｄｄの投入を受けて、調整制御部５０を構成するマイクロコンピュータ（あるいは論理回路）に対してリセット信号Ｒｅｓｅｔを出力する。
【００５４】
映像出力装置１０は、また、表示タイミング発生部８０を備える。表示タイミング発生部８０は、周知の構成で詳細な説明は省略するが、要は、クロック信号ＣＬＫと垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとに基づいて前述した水平書込みイネーブル信号Ｓ４、プリチャージタイミング信号Ｓ５、水平スタート信号Ｓ６、水平クロック信号Ｓ７、垂直スタート信号Ｓ８、垂直クロック信号Ｓ９を生成し、これらの信号Ｓ４〜Ｓ９を液晶ディスプレイ１００に出力する。
【００５５】
Ｃ．調整量補正処理：
映像出力装置１０の調整制御部５０にて実行される調整量補正処理について次に説明する。図３は調整量補正処理を示すフローチャートであり、図４は映像出力装置１０の内部の信号の変化を示すタイミングチャートである。図３のフローチャートを用いて処理を順に説明し、必要に応じて各信号の変化を図４を用いて説明する。調整量補正処理は、前述したように、調整制御部５０を構成するマイクロコンピュータ（あるいは論理回路）により実行される。この調整量補正処理は、映像出力装置１０の電源がオフ状態からオン状態に切り換わったときに実行開始される。
【００５６】
図３に示すように、処理が開始されると、マイクロコンピュータのＣＰＵは、リセット発生回路７０から送られてくるリセット信号Ｒｅｓｅｔに基づいて、リセット状態が解除されたか否かを判定する。ここで、リセット状態が解除されていないと判定されたときには、ステップＳ１１０の処理を繰り返し実行して、リセット状態が解除されるのを待つ。ステップＳ１１０でリセット状態が解除されたと判定されると、ＣＰＵは、マイクロコンピュータが動作状態に移行したとして処理をステップＳ１２０に進める。
【００５７】
ステップＳ１２０では、ＣＰＵは、調整量補正モード信号Ｃａｌをハイレベルとして出力し（ステップＳ１２０）、第１の基準信号Ｖｒｅｆ１として黒色の基準電圧を出力し（ステップＳ１３０）、チャネル１のオフセットを調整する処理を行う（ステップＳ１４０）。なお、本実施例では、液晶ディスプレイ１００はノーマリブラック型のものであることから、黒色の基準電圧を出力してオフセットを調整する構成としたが、これに換えて、液晶ディスプレイがノーマリホワイト型のものである場合には、白色の基準電圧を出力する構成とすることでオフセットを調整することが可能となる。
【００５８】
ステップＳ１２０により調整量補正モード信号Ｃａｌがハイレベルとなると、入力切換スイッチ４１，４２，４３は第１の基準信号Ｖｒｅｆ１を各Ｄ／Ａ変換部２１，２２，２３に送る第２の状態に切り換わる。図４のタイミングチャートからも、電源電圧Ｖｄｄが投入された直後の時刻ｔ１において、調整量補正モード信号Ｃａｌがハイレベルとなっていることが判る。
【００５９】
ステップＳ１２０の処理を受けて入力切換スイッチ４１，４２，４３が第１の基準信号Ｖｒｅｆ１を選択する側に切り替わった上で、ステップＳ１３０により黒色基準電圧が出力されると、図４に示すように、各Ｄ／Ａ変換部２１，２２，２３のデジタル入力信号ＶＣ１，ＶＣ２，ＶＣ３は、黒色基準電圧、すなわち黒データとなる。
【００６０】
ステップＳ１４０のチャネル１のオフセットを調整する処理では、詳細には、次のｉ）〜iii）の処理を行う。
ｉ）出力切換スイッチ５４に送るチャネル１に対応した第１チャネル指令ＣＨ１をハイレベルとすることにより、出力切換スイッチ５４を第１のアナログ映像端子ＶＩＤ１を選択する状態に切り換える。
ii）ステップＳ１３０で出力した黒色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
iii）チャネル１に対応した第１のＤ／Ａ変換部２１に備えられるオフセット調整部２１ｃにタイミング信号ＴＯ１を出力する。
【００６１】
ステップＳ１３０で黒色基準電圧を第１のＤ／Ａ変換部２１に投入した上で、上記ｉ）〜iii）の処理を実行することで、黒色基準電圧を投入したときに得られる第１の増幅部３１の出力としての第１のアナログ映像出力信号Ｓ１（図４参照）と、上記色基準電圧に対応した第２の基準信号Ｖｒｅｆ２とを電圧比較器５２により比較し、第１のアナログ映像出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも大きい場合には、オフセット調整部２１ｃにより第１のＤ／Ａ変換部２１のオフセットを１ステップ分下げる。一方、第１のアナログ映像出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも小さい場合には、オフセット調整部２１ｃにより第１のＤ／Ａ変換部２１のオフセットを１ステップ分上げる。
【００６２】
黒色基準電圧を投入したときの増幅部３１からの出力は、レベル調整部１１のオフセットに相当することから、上記出力を第２の基準信号Ｖｒｅｆ２と比較し、その偏差が減少するように、所定の補正量だけオフセットを増大もしくは減少することにより、チャネル１に対応した第１のレベル調整部１１のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。
【００６３】
ステップＳ１４０の処理を終えると次いで、ＣＰＵは、チャネル２のオフセットを調整する処理を行う（ステップＳ１５０）。この処理は、ステップＳ１４０の処理をチャネル２用に変更したものであり、詳細には、次のiv）〜vi）の処理を行う。
【００６４】
iv）出力切換スイッチ５４に送るチャネル２に対応した第２チャネル指令ＣＨ２をハイレベルとすることにより、出力切換スイッチ５４を第２のアナログ映像端子ＶＩＤ２を選択する状態に切り換える。
ｖ）ステップＳ１３０で出力した黒色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
vi）チャネル２に対応した第２のＤ／Ａ変換部２２に備えられるオフセット調整部２２ｃにタイミング信号ＴＯ２を出力する。
【００６５】
ステップＳ１５０の処理の結果、チャネル２に対応した第２のレベル調整部１２のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。続いて、ＣＰＵは、チャネル３のオフセットを調整する処理を行う（ステップＳ１６０）。この処理は、ステップＳ１４０の処理をチャネル３用に変更したものであり、チャネル１用、チャネル２用と説明してきたので説明を省略する。この結果、チャネル３に対応した第３のレベル調整部１３のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。ステップＳ１４０ないしＳ１６０の処理の結果、チャネル１，２，３に対応した第１〜第３のレベル調整部１１〜１３の各オフセットは、均一化する方向に１段階だけそれぞれ補正されることになる。
【００６６】
図３に戻って、ステップＳ１６０の処理の実行後、ＣＰＵは、第１の基準信号Ｖｒｅｆ１として白色の基準電圧を出力し（ステップＳ１７０）、チャネル１のゲインを調整する処理を行う（ステップＳ１８０）。なお、本実施例では、液晶ディスプレイ１００はノーマリブラック型のものであることから、白色の基準電圧を出力してゲインを調整する構成としたが、これに換えて、液晶ディスプレイがノーマリホワイト型のものである場合には、黒色の基準電圧を出力する構成とすることでゲインを調整することが可能となる。ステップＳ１８０のチャネル１のゲインを調整する処理では、詳細には、次のvii）〜x）の処理を行う。
【００６７】
vii）出力切換スイッチ５４に送るチャネル１に対応した第１チャネル指令ＣＨ１をハイレベルとすることにより、出力切換スイッチ５４を第１のアナログ映像端子ＶＩＤ１を選択する状態に切り換える。
ix）ステップＳ１７０で出力した白色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
x）チャネル１に対応した第１のＤ／Ａ変換部２１に備えられるゲイン調整部２１ｂにタイミング信号ＴＧ１を出力する。
【００６８】
ステップＳ１７０で白色基準電圧を第１のＤ／Ａ変換部２１に投入した上で、上記vii）〜x）の処理を実行することで、白色基準電圧（白データ；図４参照）を投入したときに得られる第１の増幅部３１の出力としての第１のアナログ映像出力信号Ｓ１（図４参照）と、上記色基準電圧に対応した第２の基準信号Ｖｒｅｆ２とを電圧比較器５２により比較し、第１のアナログ映像出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも大きい場合には、ゲイン調整部２１ｂにより第１のＤ／Ａ変換部２１のゲインを１ステップ分下げる。一方、第１のアナログ映像出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも小さい場合には、ゲイン調整部２１ｂにより第１のＤ／Ａ変換部２１のゲインを１ステップ分上げる。
【００６９】
白色基準電圧を投入したときの増幅部３１からの出力は、レベル調整部１１のゲインに相当することから、上記出力を第２の基準信号Ｖｒｅｆ２と比較し、その偏差が減少するように、所定の補正量だけゲインを増大もしくは減少することにより、チャネル１に対応した第１のレベル調整部１１のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。
【００７０】
ステップＳ１８０の処理を終えると次いで、ＣＰＵは、チャネル２のゲインを調整する処理を行う（ステップＳ１９０）。この処理は、ステップＳ１８０の処理をチャネル２用に変更したものであり、詳細には、次のxi）〜xiii）の処理を行う。
【００７１】
xi）出力切換スイッチ５４に送るチャネル２に対応した第２チャネル指令ＣＨ２をハイレベルとすることにより、出力切換スイッチ５４を第２のアナログ映像端子ＶＩＤ２を選択する状態に切り換える。
xii）ステップＳ１７０で出力した白色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
xiii）チャネル２に対応した第２のＤ／Ａ変換部２２に備えられるゲイン調整部２２ｂにタイミング信号ＴＧ２を出力する。
【００７２】
ステップＳ１９０の処理の結果、チャネル２に対応した第２のレベル調整部１２のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。続いて、ＣＰＵは、チャネル３のゲインを調整する処理を行う（ステップＳ２００）。この処理は、ステップＳ１８０の処理をチャネル３用に変更したものであり、チャネル１用、チャネル２用と説明してきたので説明を省略する。この結果、チャネル３に対応した第３のレベル調整部１３のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。ステップＳ１８０ないしＳ２００の処理の結果、チャネル１，２，３に対応した第１〜第３のレベル調整部１１〜１３の各ゲインは、均一化する方向に１段階だけそれぞれ補正されることになる。
【００７３】
上記ステップＳ１２０ないしステップＳ２００を実行することにより実現される処理、すなわち、チャネル１，２，３に対応した第１〜第３のレベル調整部１１〜１３の各オフセットおよび各ゲインを補正する処理を、以下「基本補正処理」と呼ぶ。すなわち、ＣＰＵは、ステップＳ１２０ないしステップＳ２００を実行することにより、基本補正処理を１回実行させている。
【００７４】
ステップＳ２００の実行後、ＣＰＵは、ステップＳ１３０からステップＳ２００までの処理を行なった回数、すなわち上記基本補正処理の実行回数を求め、その実行回数が予め定めた所定回数Ｍ以上であるか否かを判定する（ステップＳ２１０）。ここで、Ｍは複数であり、例えば１０〜２０のうちの値とした。上記実行回数が所定回数Ｍを下回ると判定された場合には、ＣＰＵは、ステップＳ１３０に処理を戻して、ステップＳ１３０ないしＳ２１０の処理を繰り返し実行する。
【００７５】
ステップＳ１３０ないしＳ２１０の処理が繰り返され、ステップＳ２１０で、上記実行回数が所定回数Ｍ以上であると判定された場合には、ステップＳ２３０に処理を進めて、調整量補正モード信号Ｃａｌをロウレベルとすることにより調整量補正モードを終了する。ステップＳ２３０までの処理によって、電源オン直後の所定期間に、すなわち、電源オン直後からステップＳ１３０ないしＳ２００の処理に要する時間のＭ倍の時間が経過するまでの期間に、上記基本補正処理がＭ回実行されることになる。ステップＳ１１０〜Ｓ２３０の処理により連続補正制御部５０ａ（図１）が構成される。
【００７６】
基本補正処理の実行回数の制限である所定回数Ｍは、電源オン時から液晶ディスプレイ１００が表示を開始するまでの準備期間の間に実行を終了するようにあら予め定めたもので、前述したように１０〜２０回とした。したがって、調整量補正モード信号Ｃａｌがロウレベルとなる時点は、図４に示すように時刻ｔ１０であり、準備期間の終了直前である。
【００７７】
ステップＳ１１０〜Ｓ２３０の処理による信号変化は、図４のタイミングチャートに示すように、時刻ｔ１において、調整量補正モード信号Ｃａｌがハイレベルとなると、チャネル１への切換えがなされ、チャネル１のオフセット調整部２１ｃにタイミング信号ＴＯ１が出力され、このときの出力信号Ｓ１と第２の基準信号Ｖｒｅｆ２とが比較され、比較結果がＶｃｏｍｐとして出力される（時刻ｔ１〜ｔ２）。次いで、チャネル２への切換えがなされ、チャネル２のオフセット調整部２２ｃにタイミング信号ＴＯ２が出力され、このときの出力信号Ｓ２と第２の基準信号Ｖｒｅｆ２とが比較され、比較結果がＶｃｏｍｐとして出力される（時刻ｔ２〜ｔ３）。続いて、チャネル３への切換えがなされ、チャネル３のオフセット調整部２３ｃにタイミング信号ＴＯ３が出力され、このときの出力信号Ｓ３と第２の基準信号Ｖｒｅｆ２とが比較され、比較結果がＶｃｏｍｐとして出力される（時刻ｔ３〜ｔ４）。
【００７８】
続いて、チャネル１への切換えがなされ、チャネル１のゲイン調整部２１ｂにタイミング信号ＴＧ１が出力され、このときの出力信号Ｓ１と第２の基準信号Ｖｒｅｆ２とが比較され、比較結果がＶｃｏｍｐとして出力される（時刻ｔ４〜ｔ５）。続いて、チャネル２への切換えがなされ、チャネル２のゲイン調整部２２ｂにタイミング信号ＴＧ２が出力され、このときの出力信号Ｓ２と第２の基準信号Ｖｒｅｆ２とが比較され、比較結果がＶｃｏｍｐとして出力される（時刻ｔ５〜ｔ６）。続いて、チャネル３への切換えがなされ、チャネル３のゲイン調整部２３ｂにタイミング信号ＴＧ３が出力され、このときの出力信号Ｓ３と第２の基準信号Ｖｒｅｆ２とが比較され、比較結果がＶｃｏｍｐとして出力される（時刻ｔ６〜ｔ７）。このｔ１〜ｔ７の間で実行されるチャネル毎のオフセット調整とゲイン調整とが上記基本補正処理である。そうして、この基本補正処理がＭ回繰り返し実行される。なお、図４においては、図示の都合から繰り返し回数は７回としている。
【００７９】
一般に、液晶ディスプレイでは、直流電流をかけ続けると劣化して焼き付きが起こってしまうことから、入力信号の極性を反転させる必要がある。本実施例では、１フレーム毎に極性を反転させるものとする。このために、レベル調整部１１〜１３は、その反転時期に映像出力信号Ｓ１〜Ｓ３の極性を反転する構成となっており、これに伴い、調整制御部５０は、反転時期毎に第２の基準信号Ｖｅｒｆ２の極性を反転している。すなわち、図４のタイミングチャートに示すように、垂直同期信号Ｖｓｙｎｃの立ち下がりのタイミング（時刻ｔ８、時刻ｔ９）でもって、第２の基準信号Ｖｅｒｆ２の黒色基準電圧の部分の極性が反転されている。
【００８０】
図３に戻り、ステップＳ２３０の処理によって電源オン直後の基本補正処理の連続処理が終了すると、その後、ＣＰＵは、ステップＳ２４０に処理を進める。ステップＳ２４０では、ＣＰＵは、垂直同期信号Ｖｓｙｎｃの立ち下がりのタイミングであるか否かを判定し、そのタイミングでないと判定されたときには、ステップＳ２４０の処理を繰り返して、そのタイミングを待つ。一方、ステップＳ２４０で、そのタイミングであると判定されたとき（図４の時刻ｔ１１）には、ステップＳ２５０に処理を移行する。
【００８１】
ステップＳ２５０では、ＣＰＵは、調整量補正モード信号Ｃａｌをハイレベルとして出力する。次いで、ＣＰＵは、第１の基準信号Ｖｒｅｆ１として黒色の基準電圧を出力し（ステップＳ２６０）、チャネル１のオフセットを調整する処理を行い（ステップＳ２７０）、チャネル２のオフセットを調整する処理を行い（ステップＳ２８０）、チャネル３のオフセットを調整する処理を行う（ステップＳ２９０）。その後、ＣＰＵは、第１の基準信号Ｖｒｅｆ１として白色の基準電圧を出力し（ステップＳ３００）、チャネル１のゲインを調整する処理を行い（ステップＳ３１０）、チャネル２のゲインを調整する処理を行い（ステップＳ３２０）、チャネル３のゲインを調整する処理を行う（ステップＳ３３０）。
【００８２】
上記ステップＳ２６０ないしＳ３３０の処理は、前述したステップＳ１３０ないしＳ２００の処理と同一である。すなわち、ステップＳ２６０ないしＳ３３０の処理は、前記基本補正処理を１回実行させるものである。ステップＳ３３０の実行後、ＣＰＵは、調整量補正モード信号Ｃａｌをロウレベルとする（ステップＳ３４０）。このロウレベルとする時点は、図４に示すように時刻ｔ１２であり、垂直帰線期間の終了直前である。すなわち、ＣＰＵは、垂直帰線期間の間に基本補正処理を１回実行させる。
【００８３】
ステップＳ３４０の実行後、ＣＰＵは、ステップＳ２４０に処理を戻し、ステップＳ２４０以降の処理を繰り返し実行させる。これにより、垂直帰線期間毎に、基本補正処理を１回実行させることができる。すなわち、ステップＳ２４０〜Ｓ３４０の処理により間歇補正制御部５０ｂ（図１）が構成される。なお、垂直帰線期間毎の基本補正処理は、順次、第２の基準信号Ｖｅｒｆ２の極性を反転している。すなわち、図４のタイミングチャートに示すように、時刻ｔ１３のときの第２の基準信号Ｖｅｒｆ２の黒色基準電圧の部分の極性は、前回の垂直帰線期間である時刻ｔ１２のときの第２の基準信号Ｖｅｒｆ２の黒色基準電圧の部分と比べて反転されている。
【００８４】
以上のように構成された映像出力装置１０では、レベル調整部１１〜１３からゲイン調整部２１ｂ〜２３ｂとオフセット調整部２１ｃ〜２３ｃを除いた部分が、本発明の「レベル調整部」を構成する。入力切換スイッチ４１，４２，４３と調整制御部５０とが、本発明の「入力切換部」を構成する。電圧比較器５２とゲイン調整部２１ｂ〜２３ｂとオフセット調整部２１ｃ〜２３ｃと調整制御部５０とが、本発明の「調整量補正部」を構成する。
【００８５】
Ｄ．実施例の作用効果：
以上のように構成された実施例の映像出力装置１０では、チャネル毎のレベル調整部１１〜１３へ入力する信号を、デジタル映像入力信号Ｖ１，Ｖ２，Ｖ３から第１の基準信号Ｖｒｅｆ１に切り換えた上で、各レベル調整部１１〜１３からの出力信号を第２の基準信号Ｖｒｅｆ２とそれぞれ比較し、両者の差が減少するように、対応するレベル調整部１１〜１３の調整量を所定の補正量だけ増大もしくは減少する基本補正処理を実行する。この結果、各レベル調整部１１〜１３の調整量を一定量だけ補正することができる。特に、この映像出力装置１０では、電源オン時から液晶ディスプレイ１００が表示を開始するまでの準備期間にあって、連続補正制御部５０ａにより、第１の基準信号Ｖｒｅｆ１への入力信号の切換えを実行させるとともに、前記基本補正処理を複数回数、繰り返し実行させることにより、各レベル調整部１１〜１３からの出力信号を一定量ずつ複数回数に亘って補正することができる。また、周期的に発生する垂直帰線期間には、間歇補正制御部５０ｂにより、第１の基準信号Ｖｒｅｆ１への入力信号の切換えを実行させるとともに、前記基本補正処理を１回だけ実行させることにより、各レベル調整部１１〜１３からの出力信号を一定量だけ補正することができる。
【００８６】
したがって、映像出力装置１０によれば、電源オン時からの準備期間において、連続的な補正により、各レベル調整部からの出力信号を一旦、確実に均一とすることができるとともに、その準備期間後においては、周期的に１回ずつ補正を継続して実行することにより、各出力信号のレベルの均一性を維持することができる。特に補正精度を高めるには、基本補正処理における「所定の補正量」はより小さいほど好ましいが、小さければそれだけ均一になるまでの時間が長くかかることになる。これに対して、映像出力装置１０によれば、映像表示に影響を与えない電源オン時からの準備期間で基本補正処理を連続的に複数回行なって、一旦、確実に均一とすることができ、その後の変動は１回だけの基本補正処理で短時間で補正することができることから、基本補正処理における所定の補正量をより小さくすることができる。この結果、補正精度を高めることができる。
【００８７】
その上、適用例１の映像出力装置によれば、各レベル調整部１１〜１３からの出信号をそのまま電圧比較器５２による比較に用いることができることから、特許文献１に記載した映像出力装置のようにＡ／Ｄ変換器を設ける必要がない。したがって、装置全体を小型化することが容易であり、１チップ化も可能である。これらの結果、本実施例の映像出力装置１０は、装置全体を小型化することと、表示ムラを十分に抑制することの両立を図ることができるという効果を奏する。
【００８８】
また、この実施例では、間歇補正制御部５０ｂにより基本補正処理を実行させる期間（本発明の「第２の期間」）を垂直帰線期間に定めた構成であることから、液晶ディスプレイ１００で表示される表示映像に影響を与えることなく、レベル調整量を補正することができる。また、本実施例では、ゲイン調整部２１ｂ〜２３ｂとオフセット調整部２１ｃ〜２３ｃとによりＤ／Ａ変換部２１，２２，２３のゲインおよびオフセットを調整することにより、レベル調整部１１〜１３の調整量を補正するように構成したために、別途専用のレベル補正回路を設ける必要がなく、構成が簡単で済む。
【００８９】
Ｅ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００９０】
Ｅ１．変形例１：
前記実施例では、液晶ディスプレイ１００は、画面を３チャネルに分割して駆動する構成であったが、これに換えて、２，６，１２等、３以外の他の複数のチャネルに分割して駆動する構成としてもよい。この場合には、映像出力装置はチャネル数に対応した数のレベル調整部を備える構成となる。また、液晶ディスプレイは、分割の方向を画面の水平方向に替えて垂直方向とすることもできる。前記実施例では、液晶表示装置は、走査素子としてＴＦＴを備えた構成としたが、これに換えてＭＯＳトランジスタ等の他の走査素子を備えた構成としてもよい。さらに、液晶表示装置は、アクティブマトリックス駆動方式の構成に換えて、単純マトリクス駆動方式等の他の駆動方式の構成としてもよい。
【００９１】
Ｅ２．変形例２：
前記実施例では、連続補正制御部５０ａにより基本補正処理を複数回実行させる期間（本発明の「第１の所定期間」）を、電源オン時から液晶ディスプレイ１００が表示を開始するまでの準備期間としたが、必ずしもこの準備期間の全体である必要はなく、準備期間内の一部の期間であってもよい。一部の期間とは、電源オン直後である必要もなく、電源オン時から所定の期間をおいたある時点からの期間とすることもできる。また、準備期間としては、必ずしも、液晶ディスプレイ１００が表示を開始するまでの期間に限る必要はなく、これに換えて、映像出力装置、もしくは映像出力装置を含む装置全体、もしくは映像出力装置に関わる装置の動作の準備が整うまでの準備期間としてもよい。また、第１の所定期間は、準備期間に完全に含まれている構成に限る必要もなく、第１の所定期間の一部が準備期間に含まれる構成としてもよい。
【００９２】
さらに、第１の所定期間は、電源オン時からの準備期間に限る必要はなく、スタンバイモード（待機モード）から通常の動作モードに復帰する過程に含まれる期間としてもよい。この復帰の過程においては、各種レジスタの設定など、映像の投射（表示）に備える準備作業を行っており、この表示開始前の準備期間に含まれるように第１の所定期間を定めてもよい。さらに、「表示開始前の準備期間」は、上記スタンバイモードから通常の動作モードに復帰する際の準備期間に限る必要はなく、要は、映像表示の開始前の準備期間であれば他のタイミングの準備期間であってもよい。
【００９３】
Ｅ３．変形例３：
前記実施例では、間歇補正制御部５０ｂにより基本補正処理を実行させる第２の期間を垂直帰線期間としたが、必ずしも垂直帰線期間とする必要はなく、水平帰線期間等の他の周期的に発生する期間としてもよい。また、第２の期間は、垂直帰線期間と略同一の期間であったが、必ずしも垂直帰線期間の全体である必要はなく、垂直帰線期間内の一部の期間であってもよい。
【００９４】
Ｅ４．変形例４：
前記実施例では、間歇補正制御部５０ｂにより基本補正処理を実行させる回数は１回としたが、必ずしも１回に限る必要はなく、連続補正制御部５０ａによる実行回数よりも少ない数であれば、２回、３回等の他の所定回数としてもよい。
【００９５】
Ｅ５．変形例５：
前記実施例では、Ｄ／Ａ変換器２１ａ，２２ａ，２３ａのゲインおよびオフセットを調整することにより、入力信号のレベルを調整する調整量の補正を行っていたが、これに換えて、ゲインおよびオフセットのうちのいずれか一方だけを調整する構成としてよい。また、本発明は、Ｄ／Ａ変換器の調整量を変える構成に限る必要もなく、要は、レベル調整部の調整量を補正することのできる構成であればいずれの手法によるものであってもよい。
【００９６】
Ｅ６．変形例６：
前記実施例は、映像出力装置１０と液晶ディスプレイ１００とを備える構成としていたが、これに換えて、プロジェクタに採用する構成としてもよい。すなわち、液晶ディスプレイ１００をプロジェクタの部品の一つである液晶パネルとし、映像出力装置１０をプロジェクタに内蔵する構成としてもよい。
【００９７】
また、上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。
【図面の簡単な説明】
【００９８】
【図１】本発明の一実施例としての映像出力装置１０の構成を示す回路図である。
【図２】映像出力装置１０が接続される液晶ディスプレイ１００を示す回路図である。
【図３】映像出力装置１０の調整制御部５０にて実行される調整量補正処理を示すフローチャートである。
【図４】映像出力装置１０の内部の信号の変化を示すタイミングチャートである。
【符号の説明】
【００９９】
１０…映像出力装置
１１〜１３…レベル調整部
２１ｂ〜２３ｂ…ゲイン調整部
２１ｃ〜２３ｂ…オフセット調整部
３１〜３３…増幅部
３１ａ〜３３ａ…オペアンプ
３１ｂ〜３３ｂ…抵抗器
４１…入力切換スイッチ
５０…調整制御部
５２…電圧比較器
５４…出力切換スイッチ
６１〜６３…接続線
６４〜６６…分岐線
７０…リセット発生回路
８０…表示タイミング発生部
１００…液晶ディスプレイ
１１０…液晶パネル
１１２…走査線
１１４…信号線
１１６…画素電極
１１８…画素ＴＦＴ
１２０…走査線駆動回路
１３０…信号線駆動回路
１５０…イネーブル制御部
１５１…アンド回路
１６０…プリチャージ駆動回路
１６１…オア回路
ＥＮＢＸ…イネーブル信号端子
ＰｒｅＣＨＧ…プリチャージタイミング信号端子
ＴＦＴ１７０…走査
ＶＩＤ１〜ＶＩＤ３…アナログ映像端子
Ｖｒｅｆ１…第１の基準信号
Ｖｒｅｆ２…第２の基準信号
Ｖｓｙｎｃ…垂直同期信号
Ｖｃｏｍｐ…比較出力信号
Ｖ１〜Ｖ３…デジタル映像入力信号
Ｓ１〜Ｓ３…アナログ映像出力信号
Ｓ４…イネーブル信号
Ｓ５…プリチャージタイミング信号
Ｓ６…水平スタート信号
Ｓ７…水平クロック信号
Ｓ８…垂直スタート信号
Ｓ９…垂直クロック信号
ＶＣ１〜ＶＣ３…デジタル入力信号
ＴＧ１〜ＴＧ３…制御信号
ＴＯ１〜ＴＯ３…制御信号
ＣＨ１…第１チャネル指令
ＣＨ２…第２チャネル指令
ＣＨ３…第３チャネル指令
ＣＬＫ…クロック信号
Ｃａｌ…調整量補正モード信号
【図１】
2009282323.tif 000003
【図２】
2009282323.tif 000004
【図３】
2009282323.tif 000005
【図４】
2009282323.tif 000006