(57)【要約】【課題】  ＣＯＧ実装の実装検査方法として、外観ではなく測定された抵抗値による定量的データに基づいた容易な合否判定手法を提供する。【解決手段】  本発明に係る液晶表示装置は、ＴＦＴアレイ基板を有する画像表示パネルと、この画像表示パネルにＣＯＧ実装されたドライバＩＣと、前記画像表示パネルに実装されそのドライバＩＣに信号や電源を供給するＦＰＣとを有する画像表示装置において、ドライバＩＣは少なくとも２個を一組としてその組み内で互いに接続されている一組以上のダミー端子パッドを有しており、さらにＴＦＴアレイ基板は、そのダミー端子パッドにＡＣＦ接続されるように配設され、互いに絶縁された一組以上のＣＯＧ接続用端子パッドを有しており、そのＣＯＧ接続用端子パッドから前記ＦＰＣ上に配設された一組の検査端子パッドまでＦＰＣ実装端子領域を介して引出配線が引き出されている。【選択図】  図３
2009282285.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＴアレイ基板を有する画像表示パネルと、該画像表示パネルにＣＯＧ実装されたドライバＩＣと、前記画像表示パネルに実装され該ドライバＩＣに信号や電源を供給するＦＰＣと、を有する画像表示装置において、
前記ドライバＩＣは少なくとも２個を一組としてその組み内で互いに接続されている一組以上のダミー端子パッドを有し、
前記ＴＦＴアレイ基板は、該ダミー端子パッドにＡＣＦ接続されるように配設され互いに絶縁された一組以上のＣＯＧ接続用端子パッドを有し、
該ＣＯＧ接続用端子パッドから前記ＦＰＣ上に配設された一組の検査端子パッドまでＦＰＣ実装端子領域を介して引出配線が引き出されたことを特徴とする画像表示装置。
【請求項２】
前記ドライバＩＣが前記画像表示パネルに複数実装され、前記ドライバＩＣの前記ダミー端子パッドを前記ドライバＩＣの左右端部に夫々一組配置したことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記ＴＦＴアレイ基板上に配設された前記引出配線を分岐して、
前記一組の検査端子パッドと絶縁された一つの検査端子パッドまでＦＰＣ実装端子領域を介して引出配線を引き出したことを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記ＦＰＣ上の前記引出配線を入力端子部まで引き出したことを特徴とする請求項１ないし３のいずれか一つに記載の画像表示装置。
【請求項５】
請求項１ないし３のいずれか一つに記載の画像表示装置において、
前記一組の検査端子パッドの該端子パッド間の抵抗値を測定してＣＯＧ実装状態を検査することを特徴とする画像表示装置の実装検査方法。
【請求項６】
請求項４に記載の画像表示装置において、
前記入力端子部に点灯検査冶具を接続し、画像表示パネルの点灯検査時に加えて実装検査も実施することを特徴とする画像表示装置の実装検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像表示パネルを駆動する半導体集積回路およびフレキシブルプリント配線基板を備えた画像表示装置およびその半導体集積回路の実装時の検査方法に関するもので、特に液晶表示装置など、ＴＦＴアレイ基板上に駆動回路をＣＯＧ実装した画像表示パネルの実装後の接続検査方法に好適なものである。
【背景技術】
【０００２】
透明な実装用基板の接続用端子パッドに導電粒子が含まれる異方性導電膜（以降ＡＣＦと称す）を介して半導体集積回路（以降ＩＣと称す）などの電子部品を熱圧着により実装するＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ：ガラス基板上に直接ＩＣを実装する技術）実装方法が広く一般に用いられている。このＣＯＧ実装方法において、電子部品のＣＯＧ接続端子パッドと上記接続用端子パッド間の実装／接続状態の確認方法の一つとして、上記実装用基板としてのガラス基板の上記接続用端子パッドに対して透明なガラス基板を介して顕微鏡により圧着箇所の隆起状態（＝圧痕：押しつけられた痕跡）を観察する方法が周知である。（特許文献１）
【０００３】
他の方法としては、実装用基板に実装されたＩＣ内で短絡された２つのＣＯＧ接続端子パッドを外部へ引き出して、実装用基板上に準備した少なくとも２つ以上の検査用端子に配線し、この検査用端子間の抵抗値を測定することにより、上記実装されたＩＣのＣＯＧ実装状態を確認する方法が周知である。（特許文献２）
【０００４】
しかしながら上記ＣＯＧ実装の接続状態確認方法として、たとえ顕微鏡による外観の目視確認していても外観だけではどの程度が圧痕不足なのか、必要な導通がとれているのか、視認者による基準のばらつきや見え方の程度によっては判断しにくいという問題がある。
【０００５】
また、実装用基板上に検査用端子を設けることは、限られた周辺領域の一部を占有することになるため、他の信号配線に制約を生じさせることとなり、配線抵抗値が高くなるなどして表示品位の劣化や、あるいはそれを防ぐためにパネルの額縁を拡げる等の問題がある。また、検査プローブにてガラス基板上の検査用端子に接触させて抵抗値を測定する場合、この検査用端子にキズがついたり、針痕が残ったりして端子腐食などの品質的な不具合の発生原因となる恐れもある。
【０００６】
【特許文献１】特開２００３−２６９９３４
【特許文献２】特開２００４−２５８１３１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記のような問題点を解消するためになされたもので、ＣＯＧ実装の実装検査方法として外観ではなくＦＰＣ上のテスト端子にてドライバＩＣ内部とＡＣＦ接続部を経由した接続配線の抵抗値を測定することにより、表示パネル部に影響を与えることなく、測定された抵抗値による数値データに基づいた平易な合否判定手法を提供することを目的とする。さらに、ＦＰＣ実装工程後の点灯検査と同一工程にて上記抵抗値を測定することにより、作業時間の短縮、作業効率の向上を目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る液晶表示装置は、ＴＦＴアレイ基板を有する画像表示パネルと、この画像表示パネルにＣＯＧ実装されたドライバＩＣと、前記画像表示パネルに実装されそのドライバＩＣに信号や電源を供給するＦＰＣとを有する画像表示装置において、前記ドライバＩＣは少なくとも２個を一組としてその組み内で互いに接続されている一組以上のダミー端子パッドを有しており、さらに前記ＴＦＴアレイ基板は、前記ダミー端子パッドにＡＣＦ接続されるように配設され互いに絶縁された一組以上のＣＯＧ接続用端子パッドを有しており、そのＣＯＧ接続用端子パッドから前記ＦＰＣ上に配設された一組の検査端子パッドまでＦＰＣ実装端子領域を介して引出配線が引き出されたことを特徴とする。
また、本発明に係る実装検査方法は、上記一組の検査端子パッドの検査パッド間の抵抗値を測定してＣＯＧ実装状態を検査することを特徴とする。
【発明の効果】
【０００９】
上記一組の検査端子パッドの抵抗値を測ることにより、表示パネル部に影響を与えることなく、測定された抵抗値による定量的データに基づいて合否判定可能な液晶表示装置、およびその実装検査方法を提供できる。
また、アレイ基板上の端子に抵抗値測定用プローブを接触する必要がないので信頼性の高い液晶表示装置を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図における同一または相当する機能を有する要素には同一の符号を付してある。また、同一図面内で同一構成を繰り返す場合は符号の添付を省略する場合がある。
【００１１】
実施の形態１．
図１は実施の形態１における液晶表示装置の概略構成を示しており、図１おいて、一対の透明な絶縁性基板であるガラス基板間に液晶が狭持された液晶パネル１の一方の基板であるガラス基板５（以後ＴＦＴアレイ基板と称す）上に、３個のドライバＩＣ２をＣＯＧ実装している。このドライバＩＣ２は、それを駆動制御するために必要な制御信号、映像信号および電源などがＴＦＴアレイ基板５を経由してフレキシブルプリント配線基板（以降ＦＰＣと称す）３から供給される。また、上記信号や電源はＴＦＴアレイ基板５の端部にＡＣＦ実装されたＦＰＣ３から供給されている。
【００１２】
図２は図１で示した液晶表示装置のドライバＩＣ２の周辺を含んだIII−III間の断面図である。ドライバＩＣ２は一方のＴＦＴアレイ基板５上であって、このＴＦＴアレイ基板５に対向する他方のガラス基板４（即ち対向基板）の外部（額縁領域５０）に配置され、ＡＣＦ７を介して実装されている。液晶パネル１とＦＰＣ３はドライバＩＣ２側のＴＦＴアレイ基板５端辺部に形成されるＦＰＣ実装端子領域６においてＡＣＦ接続されている。
【００１３】
図３にドライバＩＣ２とＦＰＣ３の端子部の拡大平面図を示す。ドライバＩＣ２上には、液晶パネル１を駆動するための複数の駆動出力端子パッド群５１、このドライバＩＣ２を駆動制御するために必要な制御信号、映像信号および電源などの入力端子パッド群５２が配設されている（以後、「端子パッド」は「パッド」と称す）。
さらに、ドライバＩＣ２に内蔵されている駆動回路とは関連の無いダミーパッド１１ａと１１ｂが上記パッド群５２の端部（ドライバＩＣ２の右下端部）に配設されている。このダミーパッド１１ａと１１ｂ間はドライバＩＣ２内部で短絡配線（非図示）により接続されている。
ＴＦＴアレイ基板５上の額縁領域５０内には、ドライバＩＣ２の上記ダミーパッド１１ａと１１ｂに対応して２つのＣＯＧ接続用パッド５４も配設されている。ここで、これらＣＯＧ接続用パッド５４自体は独立の端子パッドであり、互いに絶縁されている。また、これらＣＯＧ接続用パッド５４に接続するように２本のアレイ引出配線８がＴＦＴ基板５上に配設されており、上記ＦＰＣ実装端子領域６まで引き出されている。このアレイ引出配線８は、おなじくＴＦＴアレイ基板５上のＦＰＣ接続用パッド５３にそれぞれ接続されている。
【００１４】
ＦＰＣ３では、ＦＰＣ実装端子領域６に、上記２個のＦＰＣ接続用パッド５３に対向してＦＰＣ接続パッド２１ａ、２１ｂは配設され、このＦＰＣ接続パッド２１ａ、２１ｂからは二本のＦＰＣ引出配線９が引き出され、ＦＰＣ３上の適切な位置に配置されたテスト端子３１ａ、３１ｂにそれぞれ接続されている。（以後、上述のアレイ引出配線８とＦＰＣ引出配線９を総じて引出配線と称す。）
【００１５】
以上の説明から明らかなように、テスト端子３１ａから３１ｂまでの結線を辿ってみると、「テスト端子３１ａ→ＦＰＣ引出配線９→ＦＰＣ接続パッド２１ａ→ＡＣＦ７→ＦＰＣ接続用パッド５３→アレイ引出配線８→ＣＯＧ接続用パッド５４→ＡＣＦ７→ダミーパッド１１ａ→ドライバＩＣ２の接続配線→ダミーパッド１１ｂ→ＡＣＦ７→ＣＯＧ接続用パッド５４→アレイ引出配線８→ＦＰＣ接続用パッド５３→ＡＣＦ７→ＦＰＣ接続パッド２１ｂ→ＦＰＣ引出配線９→テスト端子３１ａ」の順に接続されている。
【００１６】
以上のようにテスト端子３１ａから３１ｂまでの結線は、ＦＰＣ−パネル接続部のＡＣＦ接続とＣＯＧ−パネル間のＡＣＦ接続を介して結線されている状態であり、テスト端子３１ａと３１ｂの抵抗値を測ることにより、上記２箇所のＡＣＦ実装状態が確認できる構成となっている。すなわち上記２箇所のＡＣＦ接続が良好に行われていない場合、測定された抵抗値は、正常にＡＣＦ接続が行われている時の抵抗値よりも比較的高い値となる。このように、テスト端子３１ａと３１ｂの抵抗値を測定することによりＡＣＦ実装の状態が容易に確認できる。
【００１７】
そして、ＣＯＧおよびＦＰＣ実装済み液晶表示装置について、上記テストパッド３１ａ、３１ｂ間の抵抗値を所定の数量測定し、それらの液晶表示装置が、表示特性上問題なく、かつＡＣＦ実装部の外観上の導電粒子の圧痕状態が良好な、すなわち正常にＡＣＦ接続されている液晶表示装置の上記抵抗値の平均値や標準偏差σに代表される数値分布を定量的に把握し、その結果に基づいて所定の判定基準を設けておくことで実装状態のＯＫ/ＮＧの判定が容易になる。
例えば、上記所定の判定基準として平均値±３σの範囲をＯＫ範囲に設定し、テスト端子３１ａ、３１ｂ間の抵抗値が上記範囲間にあれば合格とし、その範囲外であれば不合格とすることにより、ＡＣＦ実装状態の検査に要する時間が短縮でき、作業効率も向上し、さらに自動化も容易である。また人為的な視認判断より合否判定をするのはなく、測定数値に基づいて合否判断がなされるため合否基準のばらつきが少なく、高品位な液晶表示装置を安価に製造できる。
【００１８】
また、ＦＰＣ３上のテスト端子３１ａ、３１ｂに抵抗値確認用検査プローブを電気的に接続させて計測することで、ＴＦＴアレイ基板５上に検査用端子を設けて測定するよりも、端子の面積が広くとれるため計測し易い。また、上記検査プローブによって例えＦＰＣ３上のテストパッドにキズや痕が残っても、このテストパッドの表面はＡｕやＮｉメッキ等を施して比較的安定な金属とすることができるので品質的な影響が少なくてすむ。
【００１９】
図３で明らかなように、上述のダミーパッド１１ａと１１ｂ間と同様にドライバＩＣ２の左下端部に位置するダミーパッド１２ａと１２ｂからＡＣＦ７、ＣＯＧ接続用パッド５４、アレイ引出配線８、ＦＰＣ接続用パッド５３、ＡＣＦ７、ＦＰＣ接続パッド２２ａ、２２ｂ、ＦＰＣ引出配線９を経てテスト端子３２ａと３２ｂにそれぞれ接続されている。
また、ダミーパッド１２ａと１２ｂからテスト端子３２ａと３２ｂへの接続配線は、上述のダミーパッド１１ａと１１ｂからテスト端子３１ａと３１ｂへの接続配線に対向するようにドライバＩＣ２に対して左右対称形に配置されており、ここでは詳しい説明を省略する。
さらに図３におけるドライバＩＣ２の４隅の他のダミーパッド対、１２ａと１２ｂ、１３ａと１３ｂ、１４ａと１４ｂもＩＣ内部でそれぞれ短絡配線（非図示）にて接続されている。そこで上述のダミーパッド１１ａと１１ｂ間と同様に、残りのダミーパッド１３ａと１３ｂ、１４ａと１４ｂへの配線をＦＰＣ３まで引き出して（非図示）、上述のように抵抗値を測定することによりドライバＩＣ実装面内の実装状態のバラつきも確認できる。
【００２０】
実施の形態２．
実施の形態２においては、上記実施の形態１と同様に図３に示したダミーパッド１１ａと１１ｂ間および１２ａと１２ｂ間がそれぞれドライバＩＣ２内部で短絡されている。さらに本実施の形態２では、ドライバＩＣ２の右端部と左端部にそれぞれ配設されたダミーパッド１１ｂと１２ａをＴＦＴアレイ基板５上の薄膜配線１５（図４にて図示）にて短絡させる。そして、ダミーパッド１１ａおよび１２ｂからそれぞれＦＰＣ接続パッド２１ａ、２２ｂを経由しＦＰＣ３上のテスト端子３１ａ、３２ｂまで配線を引き出し、テスト端子３１ａと３２ｂ間の抵抗値を測定する。これにより最小の引き出し数でドライバＩＣ２の長辺方向の実装状態の確認が可能となる。その他の構成は、上述の実施の形態１と同様であるので、ここでは詳細な説明は省略する。
図４は３個のドライバＩＣ２からＦＰＣ３上のテスト端子３１ｂ、３２ａにそれぞれ配線を引き出すよう構成した構成図である。このように構成することで、ドライバＩＣ２内のダミーパッド間の短絡状態に合わせてＴＦＴアレイ基板５上からＦＰＣ３へ配線を引き出し、上記テスト端子間の抵抗値の測定によってドライバＩＣ２のＣＯＧ実装状態を容易に確認することが可能となる。
なお、本実施の形態ではドライバＩＣ２のダミーパッド間を接続する薄膜配線１５をＴＦＴアレイ基板５上に配設された接続配線として例示したが、ドライバＩＣ２内部の接続配線であっても本実施の形態２と同様の効果を得ることができる。
また、本実施の形態においては、額縁領域５０内に実装されたドライバＩＣは三つであったが、特に実装するドライバＩＣの個数に制限はなく、一つでもよく、さらに多数でもよい。
【００２１】
実施の形態３．
実施の形態３におけるドライバＩＣ２とＦＰＣ３間の接続を表した拡大平面図を図５に示す。同図においてダミーパッド１１ｂからＦＰＣ接続パッド２１ｂまでのＴＦＴアレイ基板５上のアレイ引出配線８は、その途中で分岐してＦＰＣ接続パッド２１ｂに隣接するＦＰＣ接続パッド２１ｃに対応するＣＯＧ接続用パッド５４まで引き出されている。また、このＣＯＧ接続用パッド５４とＦＰＣ接続パッド２１ｃはＡＣＦ接続（非図示）されている。さらに、そのＦＰＣ接続パッド２１ｃはＦＰＣ３上のテスト端子３１ｃまでＦＰＣ引出配線９にて引き出されている。その他の構成は、上述の実施の形態１と同様であるので、ここでは詳細な説明は省略する。
【００２２】
ここで、アレイ引出配線８およびＦＰＣ引出配線９は、Ｃｕなどの低抵抗の金属材料を主材として形成されているので、テスト端子３１ｂと３１ｃ間の抵抗値はそのほとんどがＦＰＣ接続パッド２１ｂおよび２１ｃとそれに対応する２つのＦＰＣ接続用パッド５３との間のＡＣＦ接続（非図示）による実装抵抗値と考えられる。
ここでＦＰＣ接続パッド２１ａは上記ＦＰＣ接続パッド２１ｂに隣接しており、そのＡＣＦ接続による実装抵抗値は、ＦＰＣ接続パッド２１ｂおよび２１ｃと同等であると考えてよい。従ってテスト端子３１ａおよび３１ｂ間を測定した抵抗値からテスト端子３１ｂおよび３１ｃ間を測定した抵抗値を差し引いた数値はドライバＩＣ２のダミーパッド１１ａおよび１１ｂのＡＣＦ実装による実装抵抗値とみなすことができる。つまり、ＣＯＧ実装されたドライバＩＣ２の実装状態に絞り込んだ接続状態の確認が可能となる。ここで、ＦＰＣ接続パッド２１ｃはパッドサイズなどの差異がなければ理論的にはＦＰＣ接続パッド２１ｂの近傍、さらには他の場所でもよいが、ＦＰＣ接続パッドの位置によるＡＣＧ実装状態のバラつきや、ＴＦＴアレイ基板５上の薄膜配線の引き回し易さを考慮すれば本実施の形態で示したように隣接した端子パッドであることが望ましい。
【００２３】
実施の形態４．
図６は実施の形態４における液晶表示装置の概略構成を示している。図６において、各ドライバＩＣ２間に配置されたのＦＰＣ引出配線９は、ＦＰＣ３上に実装されたチップ抵抗器（０Ωジャンパー）５１に接続されており、このチップ抵抗器５１によってドライバＩＣ２間のアレイ引出配線８およびＦＰＣ引出配線９は短絡している。ＴＦＴアレイ基板５上へのドライバＩＣ２のＣＯＧ接続構成や、ドライバＩＣ２の左右端部のダミーパッド間を接続する薄膜配線、そのダミーパットからＦＰＣ引出配線９への接続については、上述の実施の形態２と同様であるので、ここでは説明を省略する。
【００２４】
以上の説明および図６から明らかなように、テスト端子４１と４２の間はＦＰＣ引出配線やアレイ引出配線、ＴＦＴ基板上の薄膜配線およびＡＣＦ接続を介して接続されている。従って、額縁領域５０の最左端のテスト端子４１と、最右端のテスト端子４２間の抵抗値を測定することにより液晶表示装置に実装されている三つのドライバＩＣ２における実装状態の確認が１回の抵抗値測定で可能となる。
さらに、仮に測定したテスト端子４１、４２間の抵抗値が高く、詳細に個別に実装状態の確認が必要となった場合は、チップ抵抗器５１を一旦除去し、それに使われていた実装用パッドを抵抗値測定用パッドとして使用することにより、上述の実施の形態２と同様に個別のドライバＩＣ２の実装状態の把握が可能となる。
【００２５】
なお、本実施の形態ではドライバＩＣ２のダミーパッド間を接続する薄膜配線をＴＦＴアレイ基板５上に配設された接続配線として例示したが、ドライバＩＣ２内部の接続配線であっても本実施の形態４と同様の効果を得ることができる。
また、本実施の形態においては、額縁領域５０内に実装されたドライバＩＣは三つであったが、特に実装するドライバＩＣの個数に制限はなく、二つ以上であればよい。
【００２６】
実施の形態５．
図７は実施の形態５における液晶表示装置の概略構成を示している。図７において、各ドライバＩＣ２間に配置されたのＦＰＣ引出配線９は、ＦＰＣ３上に実装されたチップ抵抗器（０Ωジャンパー）５１に接続されており、このチップ抵抗器５１によってドライバＩＣ２間のアレイ引出配線８およびＦＰＣ引出配線９は短絡している。ＴＦＴアレイ基板５上へのドライバＩＣ２のＣＯＧ接続構成や、ドライバＩＣ２の左右端部のダミーパッド間を接続する薄膜配線、そのダミーパットからＦＰＣ引出配線９への接続については、上述の実施の形態２と同様であるので、ここでは説明を省略する。
【００２７】
本実施の形態５においては、図７に示したように、テスト端子４１および４２からＦＰＣ３の入力端子部１０までテスト用配線を引き出している。液晶表示装置の表示状態を検査する際には、ＦＰＣ３の入力端子部１０に点灯検査冶具を接続して、液晶表示装置を実際に点灯させて所望の点灯検査を行う。この工程と同一工程にて入力端子部１０まで引き出した上記テスト用配線を利用して点灯検査冶具に接続し、このテスト用配線間の抵抗値を測定表示するようにすればテスト端子４１、４２に測定用プローブを接触させて抵抗値を測定する手間を省け、検査工程の時間短縮となり作業効率が向上する。また、液晶表示装置のＴＦＴアレイ基板に抵抗値測定用プローブを接触しなくてよいので品質への影響がなくなる。
【００２８】
なお、上述の実施の形態１ないし５においては画像表示装置として液晶表示装置の例を挙げて説明したが、ガラス基板上にドライバＩＣをＣＯＧ実装する表示装置であれば、特に液晶表示装置に限定されるわけではなく、例えばＥＬ表示装置やＰＤＰ表示装置などにおいても同様に実施できる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る実施の形態１および３における液晶表示装置の概略構成図である。
【図２】図１に示した液晶表示装置の断面図である。
【図３】本発明に係る実施の形態１におけるドライバＩＣとＦＰＣ間の接続を表した拡大平面図である。
【図４】本発明に係る実施の形態２における液晶表示装置の概略構成図である。
【図５】本発明に係る実施の形態３におけるドライバＩＣとＦＰＣ間の接続を表した拡大平面図である。
【図６】本発明に係る実施の形態４における液晶表示装置の概略構成図である。
【図７】本発明に係る実施の形態５における液晶表示装置の概略構成図である。
【符号の説明】
【００３０】
２  ドライバＩＣ
３  ＦＰＣ
４  対向基板
５  ＴＦＴアレイ基板
６  ＦＰＣ実装端子領域
７  ＡＣＦ（異方性導電膜）
８  アレイ引出配線
９  ＦＰＣ引出配線
１０  入力端子部
１１ａ、１１ｂ、１２ａ、１２ｂ、１３ａ、１３ｂ、１４ａ、１４ｂ  ダミー端子パッド
１５  薄膜配線
２１ａ、２１ｂ、２１ｃ、２２ａ、２２ｂ  ＦＰＣ接続端子パッド
３１ａ、３１ｂ、３１ｃ、３２ａ、３２ｂ、４１、４２  テスト端子
５１  チップ抵抗器（０Ωジャンパー）
５２  入力端子パッド群
５３  ＦＰＣ接続用パッド
５４  ＣＯＧ接続用パッド
【図１】
2009282285.tif 000003
【図２】
2009282285.tif 000004
【図３】
2009282285.tif 000005
【図４】
2009282285.tif 000006
【図５】
2009282285.tif 000007
【図６】
2009282285.tif 000008
【図７】
2009282285.tif 000009