(57)【要約】      （修正有）【課題】表面品質の良好な半導体デバイスを製造し、製造歩留まりを向上させ、製造コストの低下を図ることができる半導体デバイスの製造方法を提供する。【解決手段】成長基板１１上に、互いに間隔をおいて成長基板１１の表面側に隆起してなる底部１３１と該底部１３１の上に続いて形成する先端部１３２とを有する複数の突起１３、１３、・・・を形成する工程と、複数の隣り合う突起の間に成長基板１１側とキャビティ１６が画成されるようベース層１５を、複数の突起１３、１３、・・・のそれぞれの先端部１３２、１３２、・・・に跨るように横方向へ成長させる工程と、半導体デバイスとして、ベース層１５を直接厚く成長させて、厚膜層１７を形成する工程と、複数の突起１３、１３、・・・のそれぞれの底部１３１、１３１、・・・を除去し、厚膜層１７を半導体デバイスとして成長基板１１から剥離する工程とを含む。【選択図】図５
2009084136.tif 000002
【特許請求の範囲】
【請求項１】
成長基板上に、互いに間隔をおいて前記基板の表面側に隆起してなる底部と該底部の上に続いて形成される先端部を有する複数の突起を形成する工程と、
前記複数の隣り合う突起の間に前記基板側とキャビティが画成されるように、ベース層を、前記複数の突起のそれぞれの先端部に跨るように横方向へ成長させる工程と、
半導体デバイスとして、前記ベース層を直接厚く成長させて、厚膜層を形成する工程と、
前記複数の突起のそれぞれの底部を除去し、前記厚膜層を半導体デバイスとして前記基板から剥離する工程と、
を含むことを特徴とする半導体デバイスの製造方法。
【請求項２】
前記突起を形成する前に、まず、前記成長基板の表面に前記成長基板及び前記突起の結晶の格子定数と異なる格子定数を有する種結晶層を形成し、
前記突起を形成した後に、前記突起の結晶の格子定数と異なる格子定数を有する結晶のバリア層を前記突起を覆って成長させること、
を特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記成長基板は、サファイア、炭化ケイ素、酸化亜鉛、窒化アルミニウム、又はシリコンからなり、
前記突起及び前記ベース層は、一般式：ＡｌxＩｎyＧａ1-x-yＮ（ただし、ｘ≧０、ｙ≧０、１−ｘ−ｙ≧０）で表される窒化ガリウム系半導体材料を用いて形成し、
前記種結晶層及び前記バリア層は、窒化ケイ素からなること、
を特徴とする請求項２に記載の半導体デバイスの製造方法。
【請求項４】
前記種結晶層及び前記バリア層は、シランガスとアンモニアガスの雰囲気中で形成され、
前記複数の突起は、有機金属化学気相成長法により、アンモニアガス及びガリウムを含む有機金属気体の雰囲気中で形成されること、
を特徴とする請求項３に記載の半導体デバイスの製造方法。
【請求項５】
前記突起を形成する工程では、まず、５００〜７００℃の成長温度で窒化ガリウムを用いて低温層を成長させ、さらに９００〜１１００℃に昇温すると共に、前記低温層を生成するときのアンモニアガスの流量よりも少ない流量でアンモニアガスを流し、前記低温層が前記複数の突起をなすように変形され、
前記複数の突起のそれぞれの表面にその格子定数が前記突起の格子定数と異なる結晶のバリア層を成長させること、
を特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項６】
前記基板は、サファイア、炭化ケイ素、酸化亜鉛、窒化アルミニウム、又はシリコンからなり、
前記低温層、前記突起及び前記ベース層は、一般式：ＡｌxＩｎyＧａ1-x-yＮ（ただし、ｘ≧０、ｙ≧０、１−ｘ−ｙ≧０）で表される窒化ガリウム系半導体材料を用いて形成され、
前記バリア層は、シランガスとアンモニアガスの雰囲気中で形成された窒化ケイ素からなること、
を特徴とする請求項５に記載の半導体デバイスの製造方法。
【請求項７】
前記ベース層を成長させる工程では、９００℃以上の成長温度でアンモニアガス及びガリウム含有の有機金属気体を用い、前記突起の先端部に跨るように前記ベース層を横方向へ成長させ、
前記ベース層を厚く成長させる工程では、ハイドライド気相エピタキシャル成長法により前記ベース層を厚く成長させて、前記厚膜層が形成されること、
を特徴とする請求項４又は６に記載の半導体デバイスの製造方法。
【請求項８】
前記ベース層を成長させる工程は、ハイドライド気相エピタキシャル成長法により行い、
前記ベース層を厚く成長させる工程は、ハイドライド気相エピタキシャル成長法により行うこと、
を特徴とする請求項４又は６に記載の半導体デバイスの製造方法。
【請求項９】
前記底部を除去する工程は、ウェットエッチング法により行うことを特徴とする請求項７又は８に記載の半導体デバイスの製造方法。
【請求項１０】
前記底部を除去する工程は、前記成長温度から常温まで温度下降する間になされることを特徴とする請求項７又は８に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
従来、発光ダイオード素子に用いられる半導体デバイスをつくる方法として、サファイア（α−Ａｌ2Ｏ3）等からなる基板の上に主成分としての窒化ガリウムをエピタキシャル成長させ、レーザーにより、基板を剥離除去する方法が報告されている（非特許文献１参照）。
【０００３】
具体的に、図１２に示すように、サファイア（α−Ａｌ2Ｏ3）等からなる基板２１の上に有機金属化学気相成長（ＭＯＣＶＤ）方法などで２〜１０μｍの例えば窒化ガリウムの薄膜層２２をエピタキシャル成長させ、次いでハイドライド気相エピタキシー（ＨＶＰＥ）法などの気相成長方法により薄膜層２２を層厚が例えば３００μｍ以上５００μｍ以下の厚さに成長させて、厚膜層２３とする。レーザーによる剥離作業（いわゆるリフトオフ法）において、レーザー光を厚膜層２３と基板２１との間に入射させ（図１２において矢印Ｘで示す）、２者間の結合を打ち切り、厚膜層２３と基板２１とを分離させる。このようにして厚膜層２３が半導体デバイスとして得られ、基板２１を繰り返し半導体デバイス製造に再利用することができる。
【非特許文献１】Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．，  ７２（５），  Ｆｅｂ．  １９９８
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記方法では、基板２１になんらかの適切な表面処理をすれば、この基板２１を繰り返して用いることができ、高価のサファイア等からなる基板２１の使用量を減らすことができるが、この基板２１は、窒化ガリウム（ＧａＮ）成長層と格子定数が大きく異なるため、窒化ガリウム成長層中にミスマッチによって発生する結晶欠陥が１０9〜１０10ｃｍ-2もの高密度に存在している。この欠陥密度は発光ダイオード素子としての使用性を低下させるので問題となる。
【０００５】
また、基板２１と窒化ガリウム成長層との間の結合力が均一でないため、レーザー照射による剥離作業では、２者の界面にダメージを与え、欠陥が発生し、半導体デバイスの製造歩留まりや、発光ダイオード素子としての品質などが低下する原因ともなる。
【０００６】
成長層の膜厚を増やすと、欠陥密度を低くすることができ、具体的には、５ｍｍ以上まで厚くすると、欠陥密度を１０6ｃｍ-2以下に下げることが既に知られている。このような半導体デバイスとしての厚膜層を成長剥離し、ウェハの寸法にカットすることにより、欠陥密度が小さい半導体デバイスを製作でき、半導体デバイスの量産化をも実現することができる。
【０００７】
上記手法により結晶品質の良好な半導体デバイスが得られるが、ＧａＮ成長層の膜厚を５００μｍ以上（例えば１０ｍｍの層厚）に増やせば、成長温度（例えば９５０℃）から常温（例えば２５℃）に下げる過程で、成長層と基板の熱膨張係数差が原因で成長層または基板にクラックや反りが発生し、成長層が破損するため、これ以上厚く成長できず、半導体デバイスとしての適用性が制限される。
【０００８】
本発明は、上記問題点を考慮してなされたものであり、表面品質の良好な半導体デバイスを製造し、製造歩留まりを向上させ、製造コストの低下を図ることができる半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、第１の発明は、成長基板上に、互いに間隔をおいて前記基板の表面側に隆起してなる底部と該底部の上に続いて形成される先端部を有する複数の突起を形成する工程と、前記複数の隣り合う突起の間に前記基板側とキャビティが画成されるように、ベース層を、前記複数の突起のそれぞれの先端部に跨るように横方向へ成長させる工程と、半導体デバイスとして、前記ベース層を直接厚く成長させて、厚膜層を形成する工程と、前記複数の突起のそれぞれの底部を除去し、前記厚膜層を半導体デバイスとして前記基板から剥離する工程と、からなることを特徴とする半導体デバイスの製造方法を提供する。
第２の発明は、前記第１の発明において、前記突起を形成する前に、まず、前記成長基板の表面に前記成長基板及び前記突起の結晶の格子定数と異なる格子定数を有する種結晶層を形成し、前記突起を形成した後に、前記突起の結晶の格子定数と異なる格子定数を有する結晶のバリア層を前記突起を覆って成長させることを特徴とする。
第３の発明は、前記第２の発明において、前記成長基板は、サファイア、炭化ケイ素、酸化亜鉛、窒化アルミニウム、又はシリコンからなり、前記突起及び前記ベース層は、一般式：ＡｌxＩｎyＧａ1-x-yＮ（ただし、ｘ≧０、ｙ≧０、１−ｘ−ｙ≧０）で表される窒化ガリウム系半導体材料を用いて形成し、前記種結晶層及び前記バリア層は、窒化ケイ素からなることを特徴とする。
第４の発明は、前記第３の発明において、前記種結晶層及び前記バリア層は、シランガスとアンモニアガスの雰囲気中で形成され、前記複数の突起は、有機金属化学気相成長法により、アンモニアガス及びガリウムを含む有機金属気体の雰囲気中で形成されることを特徴とする。
第５の発明は、前記第１の発明において、前記突起を形成する工程では、まず、５００〜７００℃の成長温度で窒化ガリウムを用いて低温層を成長させ、さらに９００〜１１００℃に昇温すると共に、前記低温層を生成するときのアンモニアガスの流量よりも少ない流量でアンモニアガスを流し、前記低温層が前記複数の突起をなすように変形され、前記複数の突起のそれぞれの表面にその格子定数が前記突起の格子定数と異なる結晶のバリア層を成長させることを特徴とする。
第６の発明は、前記第５の発明において、前記基板は、サファイア、炭化ケイ素、酸化亜鉛、窒化アルミニウム、又はシリコンからなり、前記低温層、前記突起及び前記ベース層は、一般式：ＡｌxＩｎyＧａ1-x-yＮ（ただし、ｘ≧０、ｙ≧０、１−ｘ−ｙ≧０）で表される窒化ガリウム系半導体材料を用いて形成され、前記バリア層は、シランガスとアンモニアガスの雰囲気中で形成された窒化ケイ素からなることを特徴とする。
第７の発明は、前記第４又は６の発明において、前記ベース層を成長させる工程では、９００℃以上の成長温度でアンモニアガス及びガリウム含有の有機金属気体を用い、前記突起の先端部に跨るように前記ベース層を横方向へ成長させ、前記ベース層を厚く成長させる工程では、ハイドライド気相エピタキシャル成長法により前記ベース層を厚く成長させて、前記厚膜層が形成されることを特徴とする。
第８の発明は、前記第４又は６の発明において、前記ベース層を成長させる工程は、ハイドライド気相エピタキシャル成長法により行い、前記ベース層を厚く成長させる工程は、ハイドライド気相エピタキシャル成長法により行うことを特徴とする。
第９の発明は、前記第７又は８の発明において、前記底部を除去する工程は、ウェットエッチング法により行うことを特徴とする。
第１０の発明は、前記第７又は８の発明において、前記底部を除去する工程は、前記成長温度から常温まで温度下降する間になされることを特徴とする。
【発明の効果】
【００１０】
本発明の方法により製造された半導体デバイスでは、成長基板上に互いに間隔をおいて形成された複数の突起のそれぞれの先端部に跨るように、基板側の結晶欠陥の成長をブロックするようにベース層を横方向へ成長させることにより、欠陥密度を大幅に低減することができ、半導体デバイスとしての結晶品質を向上させることができる。
【００１１】
また、成長基板側にベース層により囲まれたキャビティを介して、例えば、ウェットエッチング法、又は前記ベース層を厚く成長させる工程における成長温度から常温まで下がる間の温度降下により突起の底部を除去することによって、成長層の界面に与えるダメージを軽減し、欠陥の発生が少ない厚膜層が得られ、品質のよい半導体デバイスを製造することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の第１の実施形態にかかる半導体デバイスの製造方法について図１から図６を用いて説明する。図１〜図６は、本発明にかかる製造方法の第１の実施形態を概略的に示す断面図である。図中、１１は、本発明の方法に用いられる成長基板（成長用基板）である。この成長基板１１としては、サファイア、炭化ケイ素、酸化亜鉛、窒化アルミニウム、又はシリコンなどの基板が用いられ、この例においては、サファイア（α−Ａｌ2Ｏ3）基板を用いる。
【００１３】
成長基板としてのサファイア基板を、まず、反応室内の支持台（図示せず）に設置する。該支持台を所定の成長温度例えば６００℃に昇温する。反応室にシランガス（ＳｉＨ4、流量４０ｓｃｃｍ）及びアンモニアガス（ＮＨ3、流量４０ｓｌｍ）を導入する。反応室内において、シランとアンモニアとを反応させ、成長基板１１上に約１Å厚の窒化ケイ素種結晶層１２を成長させる。水素ガスをさらに供給し、さらに支持台を加熱して１１００℃に昇温し、成長基板１１と種結晶層１２の高温アニール処理を行う。
【００１４】
次に、８００℃に降温して、トリメチルガリウム（ＴＭＧａ(g)  、流量：５０ｓｃｃｍ）のガリウム含有の有機金属気体と流量２０ｓｌｍのアンモニアガスを供給すると共に、流量０．５ｓｃｃｍのシランガスを供給し、図２に示されているように、種結晶層１２上に互いに間隔をおいて窒化ガリウム含有の突起１３を複数成長させる。複数の突起１３は、基板１１表面から隆起してなる底部１３１と該底部１３１の上に続いて形成する先端部１３２を有する。かくして、成長基板１１上に、互いに間隔をおいて基板１１の表面側に隆起してなる底部１３１と該底部１３１の上に続いて形成する先端部１３２とを有する複数の突起１３、１３、・・・が形成される。なお、この例においては、突起１３としてはシランガスの下でトリメチルガリウムガス及びアンモニアガスを用いて形成されていることを挙げているが、シランガスの導入がなくても突起１３を形成することができるが、突起１３のアスペクト比はより小である。
【００１５】
その後、アンモニアガスを供給した状態で再びシランガスを流量４０ｓｃｃｍで流し込み、複数の突起１３上に厚みが１Å以上の窒化ケイ素バリア層１４を形成する（図３参照）。このように、複数の突起１３はこの窒化ケイ素バリア層１４に覆われている。
【００１６】
次いで、１０００℃の高温状態でトリメチルガリウムを含むガスを１２０ｓｃｃｍの流量で、アンモニアガスを２０ｓｌｍの流量で供給し、反応させる。図４に示されているように、突起１３の先端部１３２に対応する突起１３を覆ったバリア層１４上に、ＧａＮ結晶膜をベース層１５として図４に示すような矢印方向に複数の突起１３、１３、・・・のそれぞれの先端部１３２、１３２、・・・に跨るように横成長させる。このように、バリア層１４で覆われた複数の突起１３が形成された成長基板１１側と、複数の突起１３の先端部１３２に跨るように成長させたベース層１５とによりキャビティ１６が形成される。このベース層１５の構造強度を保つために、このままベース層１５の膜厚をさらに例えば１μｍ以上厚く成長させる。
【００１７】
ここで、半導体デバイスとして適用できるようにこのベース層１５を増厚して層厚が例えば４００μｍ以上６００μｍ以下の厚膜層１７を成長させる（図５参照）。このようにすると、基板１１或いは種結晶層１２の結晶欠陥をそのままベース層１５へ成長することを抑制することができるので、従来と比べて厚膜層１７の欠陥密度を１０5〜１０6ｃｍ-2だけになるように下げることができ、表面品質が向上した半導体デバイスを実現することができる。
【００１８】
次いで、例えばウェットエッチング法により複数の突起１３の底部１３１を除去して、厚膜層１７を基板１１から分離し（図６参照）、半導体デバイスとしての厚膜層１７を得る。この例においては、ウェットエッチング法において用いられるエッチング液としては、例えば水酸化カリウム液、塩酸液、リン酸溶液を用いることができる。ここではウェットエッチング法を用いて分離作業を行うようにしているが、レーザー加熱溶融による除去をしてもよい。このように、突起１３の底部１３１に対してエッチング又は加熱溶融して除去することにより、ダメージを受けるところを大幅に軽減させることができ、半導体デバイスとしての表面品質を良好にすることができる。
【００１９】
次に、本発明の第２の実施形態にかかる半導体デバイスの製造方法について図７から図１１を用いて説明する。図７〜図１１は、本発明の第２の実施形態にかかる製造方法の製造工程を示す断面図である。図中、第１の実施形態と同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。
【００２０】
サファイアからなる基板を成長基板１１として用いる。上記実施形態と同様に、この成長基板１１が反応室内に設置され、種結晶層１２を成長させる。次いで、成長温度を６００℃に昇温し、アンモニアガスを２０ｓｌｍの流量で供給し、成長基板１１上にＧａＮ系半導体材料からなる低温層１８を成長させる（図７参照）。そして、９００〜１１００℃の範囲内の温度、例えば９５０℃に昇温し、ＮＨ3ガスを６ｓｌｍの流量で供給し、先に成長した低温層１８を雰囲気及び成長温度の変化に応じて、種結晶層１２上に複数の突起１３、１３、・・・を互いに間隔をおいて配置させるように形成している。それぞれの突起１３は、種結晶層１２に続いて成長した底部１３１とこの底部１３１から突出する先端部１３２を有する。
【００２１】
しかる後に、アンモニアガスを供給しながら、シランガスを流量４０ｓｌｍで流す。これにより、図８に示されているように、種結晶層１２上に全体にわたって層厚が１Å以上の窒化ケイ素バリア層１４をそれぞれの突起１３を被って成長させる。
【００２２】
次いで、図９に示されているように、１０００℃以上に昇温し、トリメチルガリウムガスを１２０ｓｃｃｍの流量で流すと共に、アンモニアガスを２０ｓｌｍの流量で流し、バリア層１４上のエリアのうち突起１３の先端部１３２に対応するエリアにおいてべース層１５を横方向へ成長させる。このようにして、バリア層１４を介して複数の突起１３、１３、・・・のそれぞれの先端部１３２、１３２、・・・に跨るようにキャビティ１６を画成するようにベース層１５を横成長させる。すなわち、複数の隣り合う突起１３、１３の間に基板１１側とキャビティ１６とが画成されるようベース層１５を成長させる。そして、このベース層１５の構造強度を保つために、このままベース層１５の膜厚をさらに例えば１μｍ以上厚く成長させる。
【００２３】
次いで、図１０に示されているように、ベース層１５をそのまま成長させ続けて厚さが例えば３ｍｍ以上５ｍｍ以下になるように厚く成長させ、厚膜層１７を形成する。
【００２４】
この場合、前記実施形態と同様に、突起１３の底部１３１を壊して除去することにより、成長基板１１側から厚膜層１７を分離することができる（図１１参照）。
【００２５】
なお、本発明は、以上の実施の形態に限定されることなく、種々の変形が可能である。半導体デバイスの表面品質を一定に保つことができれば、製造工程の簡易化、製造コストの低減のために、例えば、成長基板１１上に種結晶層１２を形成せずに、突起１３、１３・・・を成長基板１１上に直接成長させてもよく、また、半導体デバイスの種類に応じてバリア層１４を形成しなくてもよい。
【００２６】
また、上記実施形態においては、有機金属気相成長法により、９００℃以上の成長温度でアンモニアガス及びガリウム含有の有機金属ガス（例えばトリメチルガリウムガス）の供給にて、ベース層１５を横成長させるようにしているが、ハイドライド気相エピタキシャル成長法を用いて横成長させることもできる。この場合には、横成長させたベース層１５をそのままハイドライド気相エピタキシャル成長法を用いて厚膜層１７を形成することができるので、製造工程を簡単化させることができる。
【００２７】
ベース層１５を厚くし、半導体デバイスとしての厚膜層１７を５００μｍ以上成長して形成しなければならないときには、ベース層１５をまず形成した後にそのまま厚く成長すればよい。このとき、成長基板１１と膜厚が５００μｍ以上の厚い膜厚の厚膜層１７とは熱膨張係数が異なっているので、厚膜層１７を形成した後に降温する間に、温度変化に応じて起因する歪みが突起１３、１３、・・・に集中することになり、突起１３、１３、・・・の底部１３１にクラックが入り、底部１３１、１３１、・・・が自然に壊れて、成長基板１１側からベース層１５を分離させることができる。このように、エッチングやレーザーなどによる処理を行わずとも、半導体デバイスとしての厚膜層１７を得ることができるので、製造コストを大幅に低減させ、製造工程の簡易化につながる。
【００２８】
以上のように、本発明の半導体デバイスの製造方法では、成長基板１１上に複数の突起１３、１３、・・・が互いに間隔をおいて形成され、成長基板１１側とキャビティ１６が画成されるようベース層１５を横成長させ、ベース層１５をそのまま厚くして厚膜層１７を成長させ、ウェットエッチング法、レーザー加熱溶融法或いは降温による温度変化により、各突起１３の底部１３１にクラックが入り、除去することで半導体デバイスとしての厚膜層１７を成長基板１１側から分離させることができる。
【００２９】
成長基板１１上に突起１３、１３、・・・を介してベース層１５を横成長させることによって、成長基板１１側或いは種結晶層１２側の格子欠陥が、直接、ベース層１５に成長することを抑制することができ、半導体デバイスとしての欠陥密度を１０5〜１０6ｃｍ-2まで抑えることができる。したがって、半導体デバイスの表面品質を向上させ、発光ダイオードの製造歩留まりの向上も実現することができる。
【００３０】
複数の突起１３、１３、・・・のそれぞれの先端部１３２、１３２、・・・を繋いでキャビティ１６を画成するようにベース層１５を横成長させた後に、厚膜層１７を成長基板１１側から剥離するとき、各突起１３の各底部１３１にダメージを入れて除去すればよいので、従来の製造工程よりも簡単で、厚膜層１７の表面品質も一定に保つことができ、この厚膜層１７を用いて表面品質のよい半導体デバイスを実現することができる。
【００３１】
厚膜層１７は、例えば５００μｍ以上厚く成長して形成されるので、機械強度が高い。成長後に高温から常温に降温する間に、従来のベース層の全体に格子欠陥によるクラックが入り破損する場合と比べて、成長基板１１とベース層１５の熱膨張係数の差により、応力が各突起１３の各底部１３１に集中することになり、各底部１３１にクラックが入るので、簡単に基板１１側から分離し半導体デバイスとする厚膜層１７を得ることができる。
【産業上の利用可能性】
【００３２】
本発明の半導体デバイスの製造方法によれば、表面欠陥密度が低い半導体デバイスを製造することができるので、信頼性が高い発光ダイオード等を作製するのに極めて有用である。
【図面の簡単な説明】
【００３３】
【図１】本発明にかかる半導体デバイスの製造方法の第１の実施形態を概略的に示す断面図である。
【図２】本発明にかかる半導体デバイスの製造方法の第１の実施形態を概略的に示す断面図である。
【図３】本発明にかかる半導体デバイスの製造方法の第１の実施形態を概略的に示す断面図である。
【図４】本発明にかかる半導体デバイスの製造方法の第１の実施形態を概略的に示す断面図である。
【図５】本発明にかかる半導体デバイスの製造方法の第１の実施形態を概略的に示す断面図である。
【図６】本発明にかかる半導体デバイスの製造方法の第１の実施形態を概略的に示す断面図である。
【図７】本発明にかかる半導体デバイスの製造方法の第２の実施形態を概略的に示す断面図である。
【図８】本発明にかかる半導体デバイスの製造方法の第２の実施形態を概略的に示す断面図である。
【図９】本発明にかかる半導体デバイスの製造方法の第２の実施形態を概略的に示す断面図である。
【図１０】本発明にかかる半導体デバイスの製造方法の第２の実施形態を概略的に示す断面図である。
【図１１】本発明にかかる半導体デバイスの製造方法の第２の実施形態を概略的に示す断面図である。
【図１２】従来の半導体デバイスの製造方法を示す断面図である。
【符号の説明】
【００３４】
１１…成長基板
１２…種結晶層
１３…突起
１３１…底部
１３２…先端部
１４…バリア層
１５…ベース層
１６…キャビティ
１７…厚膜層
１８…低温層
【図１】
2009084136.tif 000003
【図２】
2009084136.tif 000004
【図３】
2009084136.tif 000005
【図４】
2009084136.tif 000006
【図５】
2009084136.tif 000007
【図６】
2009084136.tif 000008
【図７】
2009084136.tif 000009
【図８】
2009084136.tif 000010
【図９】
2009084136.tif 000011
【図１０】
2009084136.tif 000012
【図１１】
2009084136.tif 000013
【図１２】
2009084136.tif 000014