(57)【要約】【課題】ＤＳＢ基板を用いてＨＯＴ構造の半導体基板を作製するに際し、その機能性基板の、互いに異なる結晶方位を有する結晶領域の境界における結晶欠陥の発生を抑制し、本来的な実用に足る前記ＨＯＴ構造の半導体基板を提供する。【解決手段】第１の結晶方位を有するシリコン支持基板と、このシリコン支持基板上に直接的に形成され、前記シリコン支持基板の前記第１の結晶方位と異なる結晶方位を有する第１の結晶領域と、前記シリコン支持基板の前記第１の結晶方位と異なる結晶方位を有する第２の結晶領域とを有するシリコン機能性基板とを具えた半導体基板において、前記シリコン機能性基板の、前記第１の結晶領域及び前記第２の結晶領域の境界に、少なくとも前記シリコン支持基板の主面にまで達するような溝部を形成する。【選択図】図１
2009105129.tif 000002
【特許請求の範囲】
【請求項１】
第１の結晶方位を有するシリコン支持基板と、
前記シリコン支持基板上に直接的に形成され、前記シリコン支持基板の前記第１の結晶方位と異なる結晶方位を有する第１の結晶領域と、前記シリコン支持基板の前記第１の結晶方位と同一の結晶方位を有する第２の結晶領域とを有するシリコン機能性基板とを具え、
前記シリコン機能性基板において、前記第１の結晶領域及び前記第２の結晶領域の境界に、少なくとも前記シリコン支持基板の主面にまで達するような溝部を形成したことを特徴とする、半導体基板。
【請求項２】
前記溝部内を充填するようにして形成した絶縁部材を具えることを特徴とする、請求項１に記載の半導体基板。
【請求項３】
第１の結晶方位を有するシリコン支持基板と、このシリコン支持基板と異なる結晶方位を有するシリコン機能性基板とを貼り合わせる工程と、
前記シリコン機能性基板に対して、その厚さ方向において少なくとも前記シリコン支持基板の主面にまで達するような溝部を形成し、前記シリコン機能性基板を第１の結晶領域及び第２の予備結晶領域に分断する工程と、
前記シリコン機能性基板の前記第２の予備結晶領域にマスクを介してイオン注入を行い、前記第２の予備結晶領域をシリコンアモルファス領域に転換する工程と、
前記シリコン支持基板及び前記シリコン機能性基板に対して熱処理を行い、前記シリコンアモルファス領域を再結晶化し、前記シリコン支持基板と同一の結晶方位を有する第２の結晶領域に転換する工程と、
を具えることを特徴とする、半導体基板の作製方法。
【請求項４】
第１の結晶方位を有するシリコン支持基板と、このシリコン支持基板と異なる結晶方位を有するシリコン機能性基板とを貼り合わせる工程と、
前記シリコン機能性基板に対して、その厚さ方向においてエッチング処理を施して除去し、前記シリコン機能性基板の第１の結晶領域のみを残存させる工程と、
前記シリコン機能性基板の前記第１の結晶領域の露出した側面を覆うようにしてスペーサ層を形成する工程と、
前記シリコン支持基板及び前記シリコン機能性基板上において、前記シリコン機能性基板の前記第１の結晶領域と前記シリコン機能性基板との段差を補完するようにしてアモルファスシリコン層を形成する工程と、
前記スペーサ層を除去し、前記シリコン機能性基板の前記第１の結晶領域と前記アモルファスシリコン層との境界に溝部を形成する工程と、
前記シリコン支持基板及び前記シリコン機能性基板に対して熱処理を行い、前記アモルファスシリコン層を再結晶化して、前記シリコン支持基板と同一の結晶方位を有する第２の結晶領域に転換する工程と、
を具えることを特徴とする、半導体基板の作製方法。
【請求項５】
前記アモルファス領域を再結晶化する以前に、前記第1の結晶領域の、前記溝部に露出した部分において、前記シリコン支持基板と前記シリコン機能性基板との界面以上の深さまで不純物領域を形成する工程を具えることを特徴とする、請求項３又は４に記載の半導体基板の作製方法。
【請求項６】
請求項１又は２に記載の半導体基板の表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体基板の表面において、前記ゲート電極の両側に形成されたソース領域及びドレイン領域と、
を具えることを特徴とする、半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つの基板に異なる面方位を有するＨＯＴ（Hybrid Orientation Technique）構造の半導体基板、及びその製造方法に関する。
【背景技術】
【０００２】
近時、トランジスタの高性能化に向けて、キャリアの移動度を最大化するため、Ｎ型チャネル（電子）、Ｐ型チャネル（ホール）毎に、基板の面方位を変えたＨＯＴ（Hybrid Orientation Technique）の適用が検討されている。
【０００３】
ＨＯＴは、通常、異なる面方位の基板（トランジスタなどにおいてキャリア移動のために使用される機能性基板、及びこの機能性基板を保持するための支持基板）を貼り合せたＤＳＢ（Direct Silicon Bond）基板を用い、絶縁膜をマスクとして用いた後、機能性基板に対して不純物導入を行ってアモルファス化させ、次いで熱処理を行うことによって支持基板と同じ面方位に再結晶化させる。これによって、前記機能性基板は、マスクで被覆されて上記不純物導入の処理をされていない、前記支持基板の結晶方位と異なる本来的な結晶方位を有する第１の結晶領域と、前記再結晶化を経て形成される、前記支持基板の結晶方位と同じ結晶方位を有する第２の結晶領域とから構成されることになる（非特許文献１参照）。
【非特許文献１】VLSI  Technology, 2005, Digest of Technical Papers. 2005 Symposium on
【０００４】
しかしながら、上述のようにして半導体基板を作製する過程において、上記機能性基板中には、その本来的な結晶方位を有する第１の結晶領域と、不純物導入によって形成されたアモルファス領域とが直接隣接するようにして存在する。したがって、前記アモルファス領域を再結晶化する際に、それら領域の境界近傍では、異種材料同士が接して存在することから多量の結晶欠陥が生成してしまうことになる。このため、最終的に得た機能性基板中に結晶欠陥が高密度に発生することになり、上述したキャリアの移動度を劣化させてしまう原因となっていた。
【０００５】
この結果、当初、キャリアの移動度向上などの目的で形成したＨＯＴ構造の半導体基板は、前記結晶欠陥の存在に依存して、その本来の目的を十分に果たすことができないでいた。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、いわゆるＤＳＢ基板を用いてＨＯＴ構造の半導体基板を作製するに際し、その機能性基板の、互いに異なる結晶方位を有する結晶領域の境界における結晶欠陥の発生を抑制し、本来的な実用に足る前記ＨＯＴ構造の半導体基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく、本発明の一態様は、第１の結晶方位を有するシリコン支持基板と、前記シリコン支持基板上に直接的に形成され、前記シリコン支持基板の前記第１の結晶方位と異なる結晶方位を有する第１の結晶領域と、前記シリコン支持基板の前記第１の結晶方位と同一の結晶方位を有する第２の結晶領域とを有するシリコン機能性基板とを具え、前記シリコン機能性基板において、前記第１の結晶領域及び前記第２の結晶領域の境界の全体に亘って、少なくとも前記シリコン支持基板の主面にまで達するような溝部を形成したことを特徴とする、半導体基板に関する。
【０００８】
また、本発明の他の態様は、第１の結晶方位を有するシリコン支持基板と、このシリコン支持基板と異なる結晶方位を有するシリコン機能性基板とを貼り合わせる工程と、前記シリコン機能性基板に対して、その厚さ方向において少なくとも前記シリコン支持基板の主面にまで達するような溝部を形成し、前記シリコン機能性基板を第１の結晶領域及び第２の予備結晶領域に分断する工程と、前記シリコン機能性基板の前記第２の予備結晶領域にマスクを介してイオン注入を行い、前記第２の予備結晶領域をシリコンアモルファス領域に転換する工程と、前記シリコン支持基板及び前記シリコン機能性基板に対して熱処理を行い、前記シリコンアモルファス領域を再結晶化し、前記シリコン支持基板と同一の結晶方位を有する第２の結晶領域に転換する工程と、を具えることを特徴とする、半導体基板の作製方法に関する。
【０００９】
さらに、本発明のその他の態様は、第１の結晶方位を有するシリコン支持基板と、このシリコン支持基板と異なる結晶方位を有するシリコン機能性基板とを貼り合わせる工程と、前記シリコン機能性基板に対して、その厚さ方向においてエッチング処理を施して除去し、前記シリコン機能性基板の第１の結晶領域のみを残存させる工程と、前記シリコン機能性基板の前記第１の結晶領域の露出した側面を覆うようにしてスペーサ層を形成する工程と、前記シリコン支持基板及び前記シリコン機能性基板上において、前記シリコン機能性基板の前記第１の結晶領域と前記シリコン機能性基板との段差を補完するようにしてアモルファスシリコン層を形成する工程と、前記スペーサ層を除去し、前記シリコン機能性基板の前記第１の結晶領域と前記アモルファスシリコン層との境界に溝部を形成する工程と、前記シリコン支持基板及び前記シリコン機能性基板に対して熱処理を行い、前記アモルファスシリコン層を再結晶化して、前記シリコン支持基板と同一の結晶方位を有する第２の結晶領域に転換する工程と、を具えることを特徴とする、半導体基板の作製方法に関する。
【発明の効果】
【００１０】
上記態様によれば、いわゆるＤＳＢ基板を用いてＨＯＴ構造の半導体基板を作製するに際し、その機能性基板の、互いに異なる結晶方位を有する結晶領域の境界における結晶欠陥の発生を抑制し、本来的な実用に足る前記ＨＯＴ構造の半導体基板を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の具体的な実施形態について説明する。
【００１２】
（半導体基板）
図１は、本実施形態におけるＨＯＴ構造の半導体基板の構成を概略的に示す断面図であり、図２は、従来のＨＯＴ構造の半導体基板の構成を概略的に示す断面図である。なお、これらの図では、半導体基板の主要部のみを拡大して示しており、実際の半導体基板では、図１及び２に示すような構成を一単位として、これらが複数形成されているものである。
【００１３】
図１に示すように、本実施形態におけるＨＯＴ構造の半導体基板１０は、支持基板１１と、この支持基板１１上に直接貼り合わせるようにして形成した機能性基板１２とを有している。支持基板１１及び機能性基板１２は、それぞれ互いに異なる結晶方位のＳｉから構成する。例えば、機能性基板１２は（１１０）Ｓｉから構成し、支持基板１１は（１００）Ｓｉから構成する。但し、支持基板１１及び機能性基板１２は、それぞれ互いに異なる結晶方位を有するＳｉから構成されていれば良く、例えば、（１００）Ｓｉ、（１１０）Ｓｉ及び（１１１）Ｓｉから互いに異なる結晶方位を有するようにして選択することができる。
【００１４】
また、機能性基板１２は、第１の結晶領域１２１及び第２の結晶領域１２２を有している。第１の結晶領域１２１及び第２の結晶領域１２２は、機能性基板１２を厚さ方向に貫通して、支持基板１１内部にまで至るようにして形成された溝部１５によって分断されている。第１の結晶領域１２１は、以下に詳述する作製方法に基づいて機能性基板１２の本来的な結晶方位をそのまま引き継いでおり、機能性基板１２と同じ結晶方位を有している。また、第２の結晶領域１２２は、以下に詳述する作製方法に基づいて支持基板１１と同じ結晶方位を有している。したがって、第１の結晶領域１２１と第２の結晶領域１２２との結晶方位は相異なっている。
【００１５】
このように第１の結晶領域１２１及び第２の結晶領域１２２は、それぞれ異種の材料から構成されており、通常は以下に詳述する再結晶化の過程において、それら領域の境界部には多量の結晶欠陥が発生するようになる。しかしながら、本例の半導体基板１０では、第１の結晶領域１２１及び第２の結晶領域１２２の境界部において溝部１５を形成しており、第１の結晶領域１２１及び第２の結晶領域１２２がそれらの形成段階から互いに直接的に接しないようにしている。したがって、第１の結晶領域１２１及び第２の結晶領域１２２の境界部における結晶欠陥の発生を抑制することができる。
【００１６】
この結果、機能性基板１２における結晶欠陥の量を低減することができ、その本来的なキャリアの移動度向上などの作用効果を前記結晶欠陥によって阻害されるのを抑制することができる。例えば、第１の結晶領域１２１をＮ型チャネル（電子）の移動に使用し、第２の結晶領域１２２をＰ型チャネル（ホール）の移動に使用することができる。
【００１７】
なお、本例においては、図１に示すように、溝部１５の深さｄは、上述したように溝部１５を機能性基板１２を貫通して支持基板１１にまで達するようにして形成することにより、機能性基板１２の厚さｔ２よりも大きくしているが、少なくとも溝部１５を機能性基板１２を貫通するように形成し、その深さｄが機能性基板１２の厚さｔ２と等しくなるようにし、機能性基板１２における第１の結晶領域１２１と第２の結晶領域１２２とが完全に分断されていさえすれば良い。
【００１８】
また、支持基板１１の厚さｔ１は例えば７００μｍとすることができ、機能性基板１２の厚さｔ２は例えば３０ｎｍ〜２００ｎｍとすることができる。なお、溝部１５の深さｄは、機能性基板１の厚さｔ２よりも大きくする。また、溝部１５の幅ｗは例えば１ｎｍ〜１１０ｎｍとすることができる。
【００１９】
なお、図中特に明示していないが、溝部１５内には所定の絶縁部材を充填することもできる。これによって、半導体基板１０の表面バランスを確保することができる。このとき、前記絶縁部材を、前記半導体基板１０を用いてデバイスを作製した際の素子分離として機能させることもできる。この場合、素子分離のための加工を別途行う必要がないため、前記デバイスの製造工程を簡略化することができる。
【００２０】
一方、図２に示す従来のＨＯＴ構造の半導体基板２０では、支持基板２１上に、互いに結晶方位の異なる機能性基板２２が貼り合わされて直接形成されるような構成を呈している。さらに、機能性基板２２では、その結晶方位を引き継いだ第１の結晶領域２２１と支持基板２１と同じ結晶方位を有する第２の結晶領域２２２とが互いに隣接するようにして存在している。この場合、支持基板１１及び機能性基板２２が同じＳｉから構成されていても、互いの結晶方位が異なることによって、以下の詳述する作製方法における再結晶化などの操作にも依存して、それらの境界部には多量の結晶欠陥２５が発生するようになる。
【００２１】
この結果、機能性基板２２における結晶欠陥の量が増大してしまい、その本来的なキャリアの移動度向上などの作用効果を前記結晶欠陥によって阻害されてしまうことになる。
【００２２】
また、半導体基板２０を用いてデバイスを作製する際に、別途素子分離のための加工を行うことが必要になるので、図１に示す半導体基板１０を用いた場合に比較して、デバイスの製造工程が複雑化する傾向がある。
【００２３】
（半導体基板の作製方法）
次に、上述した半導体基板に対する作製方法について説明する。
【００２４】
＜第１の実施形態＞
図３及び４は、第１の実施形態における半導体基板の作製方法を説明するための断面図である。なお、図１に示す半導体基板と類似あるいは同一の構成要素に関しては、同じ参照符号を用いている。
【００２５】
最初に、図３（ａ）に示すように、例えば（１００）Ｓｉからなる支持基板１１と（１１０）Ｓｉからなる機能性基板１２とを直接貼り合せて積層させた後、機能性基板１２上にマスクとして機能すべく開口部１６Ａを有する絶縁膜１６を形成する。この絶縁膜１６は、例えばレジスト膜、酸化膜、窒化膜などとすることができる。なお、機能性基板１２は上述のようにして貼り合せた後、必要に応じて薄板化する。
【００２６】
次いで、図３（ｂ）示すように、図３（ａ）に示すようにして得た積層体に対して、絶縁膜１６を介して厚さ方向に例えば反応性イオンエッチング加工を行い、機能性基板１２を貫通するとともに、支持基板１１内部にまで至るような溝部１５を形成する。なお、上述したように、溝部１５は少なくとも機能性基板１２を厚さ方向に貫通すれば十分であり、必ずしも支持基板１１内にまで至る必要はない。
【００２７】
次いで、図４（ａ）に示すように、溝部１５の片側に位置する絶縁膜１６をアッシングなどによって除去し、機能性基板１２を部分的に露出させた後、この露出部分に対してイオン注入を行う。このイオン注入は、例えばＧｅなどの不純物を注入して行う。これによって、機能性基板１２の前記露出部分はアモルファス化し、アモルファスシリコン層１７に転換される。
【００２８】
次いで、図４（ｂ）に示すように、支持基板１１及び機能性基板１２に対して熱処理を行ってアモルファスシリコン層１７を再結晶化させる。この際、アモルファスシリコン層１７は、支持基板１１上に位置するため、その結晶性を引き継いで結晶化する。結果として、機能性基板１２は、残存する絶縁膜１６下に存在する、機能性基板１２の当初の結晶方位を引き継いだ第１の結晶領域１２１と、溝部１５を挟んで位置する支持基板１１の結晶方位を引き継いだ第２の結晶領域１２２とを有するようになる。支持基板１１の結晶方位と機能性基板１２の結晶方位とは互いに異なるので、第１の結晶領域１２１の結晶方位と第２の結晶領域１２２の結晶方位とは互いに異なるようになる。
【００２９】
なお、上記熱処理は、例えば非酸化性雰囲気下、１２００℃以上の温度で実施する。また、熱処理時間は通常数時間のオーダである。
【００３０】
次いで、図４（ｂ）に示す残存する絶縁膜１６をアッシングなどの手段で除去することによって、図１に示すような目的とする半導体基板１０を得ることができる。
【００３１】
また、特に図示しないが、溝部１５内に所定の絶縁部材を充填することもできる。この場合、上述したように、得られた半導体基板１０の表面バランスを確保することができるとともに、半導体基板１０を用いてデバイスを作製する際の、素子分離のための加工を別途行う必要がなく、前記デバイスの製造工程を簡略化することができる。
【００３２】
なお、図２に示す半導体基板２０は、本実施形態の製造方法において、溝部１５を形成することを除き、同様の工程を経ることによって作製することができる。
【００３３】
＜第１の実施形態に関する変形例＞
図５は、本実施形態の変形例を示す工程図である。なお、これらの図は、上述した第１の実施形態に対して異なる（追加の）工程に関するもののみを示している。
【００３４】
本変形例では、最初に上述した図３及び４に示す工程に従って、支持基板１１上に、機能性基板１２及びアモルファスシリコン層１７を、溝１５を挟んで形成するようにする。次いで、図５（ａ）に示すように、絶縁膜１６の端部を除去して、機能性基板１２の表面の、溝１５側に位置する部分を露出させる。次いで、図５（ｂ）に示すように、絶縁膜１６をマスクとして、機能性基板１２の溝１５に露出した部分に対して、支持基板１１及び機能性基板１２の界面よりも深く不純物のイオン注入を行い、不純物注入層１２Ａを形成する。
【００３５】
その後、図４（ｂ）に示すように、支持基板１１及び機能性基板１２に対して熱処理を行い、アモルファスシリコン層１７を再結晶化させる。この際、前記同様に、アモルファスシリコン層１７は、支持基板１１の結晶性を引き継いで結晶化し、結果として、機能性基板１２は、残存する絶縁膜１６下に存在する、機能性基板１２の当初の結晶方位を引き継いだ第１の結晶領域１２１と、溝部１５を挟んで位置する支持基板１１の結晶方位を引き継いだ第２の結晶領域１２２とを有するようになる。この場合、上述したように、支持基板１１の結晶方位と機能性基板１２の結晶方位とは互いに異なるので、第１の結晶領域１２１の結晶方位と第２の結晶領域１２２の結晶方位とは互いに異なるようになる。
【００３６】
本変形例では、図５（ｂ）に示すように、不純物注入層１２Ａを形成する点で上記実施形態と相違する。上記実施形態では、溝部１５のみを形成した状態で、アモルファスシリコン層１７の再結晶化を実施しているので、前記再結晶化に係る熱処理において、アモルファスシリコン層１７は、支持基板１１の結晶性を受けつくことができるが、この際に機能性基板１２も支持基板１１の結晶性の影響をも受け相転移してしまう可能性がある。
【００３７】
しかしながら、本変形例では、上述のような不純物注入層１２Ａを形成しているので、この不純物注入層１２Ａが上述した相転移に関するバリア層として働くようになる。その結果、アモルファスシリコン層１７を再結晶化する際において、機能性基板１２の結晶性を損なうことがない。
【００３８】
なお、上記不純物としては、Ｎ，Ｃ，Ｏなどを例示することができる。これらの不純物は単独で用いることもできるし、２以上を適宜組み合わせて用いることもできる。
【００３９】
また、不純物注入層１２Ａが上述したような作用効果を奏するようにするためには、不純物濃度を１．８×１０２０／ｃｍ３以上とすることが好ましい。
【００４０】
＜第２の実施形態＞
図６〜図８は、第２の実施形態における半導体基板の作製方法を説明するための断面図である。なお、図１及び図３及び４と類似あるいは同一の構成要素に関しては、同じ参照符号を用いている。
【００４１】
最初に、図６（ａ）に示すように、例えば（１００）Ｓｉからなる支持基板１１と（１１０）Ｓｉからなる機能性基板１２とを直接貼り合せて積層させた後、機能性基板１２上にその一部が露出するようにしてマスクとして機能すべく絶縁膜１６を形成する。この絶縁膜１６は、例えばレジスト膜、酸化膜、窒化膜などとすることができる。なお、機能性基板１２は上述のようにして貼り合せた後、必要に応じて薄板化する。
【００４２】
次いで、図６（ｂ）に示すように、図６（ａ）に示すようにして得た積層体に対して、絶縁膜１６を介して厚さ方向に例えば反応性イオンエッチング加工を行い、機能性基板１２を部分的に除去するとともに、機能性基板１２の露出した側面を覆うようにしてスペーサ層１８を形成する。このスペーサ層１８は、例えばレジストから構成することができる。また、スペーサ層１８は、後の工程を経て溝部１５を構成するため、その幅は溝部１５の幅を考慮してほぼ同一となるようにする。なお、機能性基板１２の残存部は後の第１の結晶領域を構成する。
【００４３】
次いで、図７（ａ）に示すように、図６（ｂ）に示す積層体を覆うようにしてアモルファスシリコン層１７を形成する。この際、アモルファスシリコン層１７は、少なくとも機能性基板１２及び絶縁膜１６と、支持基板１１とで形成される段差を補完するような厚さとなるようにして形成する。また、アモルファスシリコン層１７は、任意の膜形成手段、例えばＣＶＤ法などによって形成することができる。
【００４４】
次いで、図７（ｂ）に示すように、図７（ａ）で得た積層体の表面に対して例えばＣＭＰ処理を施して、前記積層体表面の平坦化を行う。この際、アモルファスシリコン層１７の、絶縁膜１６上に存在する部分のみでなく、絶縁膜１６自体もある程度薄膜化するようにして前記平坦化処理を行う。これによって、スペーサ層１８の、先鋭化した上端部分を削除することができ、機能性基板１２の厚さ方向の全体に亘る幅をほぼ均一とすることができる。上述したように、スペーサ層１８は、後の工程を経て溝部１５を構成するため、スペーサ層１８の幅が機能性基板１２の厚さ方向でほぼ一定となるように形成することによって、溝部１５の幅も機能性基板１２の厚さ方向においてほぼ一定とすることができる。
【００４５】
次いで、図８（ａ）に示すように、スペーサ層１８をエッチングによって選択的に除去し、機能性基板１２及びアモルファスシリコン層１７を分断するような溝部１５を形成する。次いで、図８（ｂ）に示すように、支持基板１１及び機能性基板１２に対して熱処理を行ってアモルファスシリコン層１７を再結晶化させる。この際、アモルファスシリコン層１７は、支持基板１１上に位置するため、その結晶性を引き継いで結晶化する。結果として、機能性基板１２は、残存する絶縁膜１６下に存在する、機能性基板１２の当初の結晶方位を引き継いだ第１の結晶領域１２１と、溝部１５を挟んで位置する支持基板１１の結晶方位を引き継いだ第２の結晶領域１２２とを有するようになる。支持基板１１の結晶方位と機能性基板１２の結晶方位とは互いに異なるので、第１の結晶領域１２１の結晶方位と第２の結晶領域１２２の結晶方位とは互いに異なるようになる。
【００４６】
なお、上記熱処理は、例えば非酸化性雰囲気下、１２００℃以上の温度で実施する。また、熱処理時間は通常数時間のオーダである。
【００４７】
次いで、図８（ｂ）に示す残存する絶縁膜１６をアッシングなどの手段で除去するとともに、機能性基板１２の第２の結晶領域１２２の表面レベルを、第１の結晶領域１２１の表面レベルと合致するようにして平坦化処理を行うことによって、図１に示すような目的とする半導体基板１０を得ることができる。
【００４８】
また、特に図示しないが、溝部１５内に所定の絶縁部材を充填することもできる。この場合、上述したように、得られた半導体基板１０の表面バランスを確保することができるとともに、半導体基板１０を用いてデバイスを作製する際の、素子分離のための加工を別途行う必要がなく、前記デバイスの製造工程を簡略化することができる。
【００４９】
＜第２の実施形態に関する変形例＞
図９は、本実施形態の変形例を示す工程図である。なお、これらの図は、上述した第２の実施形態に対して異なる（追加の）工程に関するもののみを示している。
【００５０】
本変形例では、最初に上述した図６〜８に示す工程に従って、支持基板１１上に、機能性基板１２及びアモルファスシリコン層１７を、溝１５を挟んで形成するようにする。次いで、図９（ａ）に示すように、絶縁膜１６の端部を除去して、機能性基板１２の表面の、溝１５側に位置する部分を露出させる。次いで、図９（ｂ）に示すように、絶縁膜１６をマスクとして、機能性基板１２の溝１５に露出した部分に対して、支持基板１１及び機能性基板１２の界面よりも深く不純物のイオン注入を行い、不純物注入層１２Ａを形成する。
【００５１】
その後、図８（ｂ）に示すように支持基板１１及び機能性基板１２に対して熱処理を行い、アモルファスシリコン層１７を再結晶化させる。この際、前記同様に、アモルファスシリコン層１７は、支持基板１１の結晶性を引き継いで結晶化し、結果として、機能性基板１２は、残存する絶縁膜１６下に存在する、機能性基板１２の当初の結晶方位を引き継いだ第１の結晶領域１２１と、溝部１５を挟んで位置する支持基板１１の結晶方位を引き継いだ第２の結晶領域１２２とを有するようになる。この場合、上述したように、支持基板１１の結晶方位と機能性基板１２の結晶方位とは互いに異なるので、第１の結晶領域１２１の結晶方位と第２の結晶領域１２２の結晶方位とは互いに異なるようになる。
【００５２】
本変形例では、図８（ｂ）に示すように、不純物注入層１２Ａを形成する点で上記実施形態と相違する。上記実施形態では、溝部１５のみを形成した状態で、アモルファスシリコン層１７の再結晶化を実施しているので、前記再結晶化に係る熱処理において、アモルファスシリコン層１７は、支持基板１１の結晶性を受けつくことができるが、この際に機能性基板１２も支持基板１１の結晶性の影響をも受け相転移してしまう可能性がある。
【００５３】
しかしながら、本変形例では、上述のような不純物注入層１２Ａを形成しているので、この不純物注入層１２Ａが上述した相転移に関するバリア層として働くようになる。その結果、アモルファスシリコン層１７を再結晶化する際において、機能性基板１２の結晶性を損なうことがない。
【００５４】
なお、上記不純物としては、Ｎ，Ｃ，Ｏなどを例示することができる。これらの不純物は単独で用いることもできるし、２以上を適宜組み合わせて用いることもできる。
【００５５】
また、不純物注入層１２Ａが上述したような作用効果を奏するようにするためには、不純物濃度を１．８×１０２０／ｃｍ３以上とすることが好ましい。
【００５６】
（半導体素子）
図１０及び１１は、本実施形態におけるゲート構造のトランジスタの製造方法を示す工程図である。
【００５７】
最初に図１０（ａ）に示すように、上述のようにして得た半導体基板１０（２０）の表面に形成されたゲート絶縁膜３２を介してゲート電極３３を形成する。次いで、半導体基板１０（２０）の、ゲート電極３３の両側にエクステンション領域３４を形成した後、シリコン酸化膜又はシリコン窒化膜からなるサイドウォール３５を形成してイオン注入を行い、ソース領域３６及びドレイン領域３７を形成する。
【００５８】
次いで、図１０（ｂ）に示すように、図１０（ａ）に示す工程で得たアセンブリを覆うようにして、ＮｉＰｔ膜３８を形成し、急速アニール処理を施すことによって、ＮｉＰｔ膜３８中の元素を半導体基板１０（２０）中に拡散させてシリサイド化させる。この結果、図１１（ａ）に示すように、ゲート電極３３の上部はシリサイド化されて、ＮｉＰｔＳｉゲート電極部３３Ａが形成されるとともに、ソース領域３６及びドレイン領域３７の上部もシリサイド化されて、ＮｉＰｔＳｉソース電極部３６Ａ及びＮｉＰｔＳｉドレイン電極部３７Ａが形成され、図１１（ｂ）に示すような半導体素子を得る。
【００５９】
次いで、シリサイド化に寄与せずに残ったＮｉＰｔ膜２８は、上述のようにして得た希王水を用いることによって除去することができる。なお、ＮｉＰｔ膜２８の代わりにＮｉＰｄを用いることもできる。
【００６０】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明の一態様に従ったＨＯＴ構造の半導体基板の構成を概略的に示す断面図である。
【図２】従来のＨＯＴ構造の半導体基板の構成を概略的に示す断面図である。
【図３】第１の実施形態における半導体基板の作製方法の、最初の工程を示す断面図である。
【図４】図３に示す工程の次の工程を示す断面図である。
【図５】第１の実施形態の変形例における半導体基板の作製方法における、一工程を示す断面図である。
【図６】第２の実施形態における半導体基板の作製方法の、最初の工程を示す断面図である。
【図７】図６に示す工程の次の工程を示す断面図である。
【図８】図７に示す工程の次の工程を示す断面図である。
【図９】第２の実施形態の変形例における半導体基板の作製方法における、一工程を示す断面図である。
【図１０】実施形態におけるゲート構造のトランジスタの製造方法を示す工程図である。
【図１１】同じく、実施形態におけるゲート構造のトランジスタの製造方法を示す工程図である。
【符号の説明】
【００６２】
１０，２０  半導体基板
１１  支持基板
１２  機能性基板
１２Ａ  不純物注入層
１２１  （機能性基板の）第１の結晶領域
１２２  （機能性基板の）第２の結晶領域
１５  溝部
１６  絶縁膜
１７  アモルファスシリコン層
１８  スペーサ層 
３２  ゲート絶縁膜
３３  ゲート電極
３６  ソース領域
３７  ドレイン領域
【図１】
2009105129.tif 000003
【図２】
2009105129.tif 000004
【図３】
2009105129.tif 000005
【図４】
2009105129.tif 000006
【図５】
2009105129.tif 000007
【図６】
2009105129.tif 000008
【図７】
2009105129.tif 000009
【図８】
2009105129.tif 000010
【図９】
2009105129.tif 000011
【図１０】
2009105129.tif 000012
【図１１】
2009105129.tif 000013