(57)【要約】【課題】相変化メモリ素子に多値記録を行うことが可能であるメモリ装置を提供する。【解決手段】相の変化により抵抗率が変化する相変化材料から成る相変化層５と、この相変化層５にそれぞれ接続された２つの電極層３，４と、相変化層５に接続された、導電材料或いは抵抗材料からなるヒーター層６とを含む相変化メモリ素子１０によってメモリセルが構成され、相変化層５の相変化材料がアモルファス相から結晶相に相変化する過程において、メモリセルに供給される電流パルス又は電圧パルスを変化させることにより、メモリセルの相変化メモリ素子１０の抵抗値を３段階以上変化させることが可能なように構成されているメモリ装置を構成する。【選択図】図１
2009266316.tif 000002
【特許請求の範囲】
【請求項１】
相の変化により抵抗率が変化する相変化材料から成る相変化層と、
前記相変化層にそれぞれ接続され、互いに独立して形成された２つの電極層と、
前記相変化層に接続された、導電材料或いは抵抗材料からなるヒーター層とを含む相変化メモリ素子によってメモリセルが構成され、
前記相変化層の前記相変化材料がアモルファス相から結晶相に相変化する過程において、前記メモリセルに供給される電流パルス又は電圧パルスを変化させることにより、前記メモリセルの前記相変化メモリ素子の抵抗値を３段階以上変化させることが可能なように構成されている
メモリ装置。
【請求項２】
前記相変化層の前記相変化材料が、ＧｅＳｂＴｅ，ＧａＳｂ，ＩｎＳｂ，ＩｎＳｅ，ＳｂＴｅ，ＧｅＴｅ，ＩｎＳｂＴｅ，ＧａＳｅＴｅ，ＳｎＳｂＴｅ，ＩｎＳｂＧｅ，ＧａＩｎＳｂＴｅ，ＧｅＳｎＳｂＴｅ，ＧｅＳｂＳｅＴｅ，ＴｅＧｅＳｂＳから選ばれる１つ以上の材料である請求項１に記載のメモリ装置。
【請求項３】
前記メモリセルに供給される電流又は電圧のパルスの幅及び／又は高さを変化させることにより、前記メモリセルの前記相変化メモリ素子の抵抗値が３段階以上変化する請求項１に記載のメモリ装置。
【請求項４】
前記相変化メモリ素子が、基板に対して、平行、或いは、垂直に設けられている請求項１に記載のメモリ装置。
【請求項５】
相の変化により抵抗率が変化する相変化材料から成る相変化層と、
前記相変化層にそれぞれ接続され、互いに独立して形成された２つの電極層と、
前記相変化層に接続された、導電材料或いは抵抗材料からなるヒーター層とを含む相変化メモリ素子によってメモリセルが構成され、
前記相変化層の前記相変化材料がアモルファス相から結晶相に相変化する過程において、前記メモリセルに供給される電流パルス又は電圧パルスを変化させることにより、前記メモリセルの前記相変化メモリ素子の抵抗値を３段階以上変化させることが可能なように構成されているメモリ装置を備えた
電子機器。
【請求項６】
相の変化により抵抗率が変化する相変化材料から成る相変化層と、
前記相変化層にそれぞれ接続され、互いに独立して形成された２つの電極層と、
前記相変化層に接続された、導電材料或いは抵抗材料からなるヒーター層とを含む相変化メモリ素子を使用して、
前記相変化層の前記相変化材料がアモルファス相から結晶相に相変化する過程において、前記相変化メモリ素子の前記２つの電極層の間に流す電流量を変えることにより、前記相変化メモリ素子の抵抗値を３段階以上変化させる
相変化メモリ素子への記録方法。
【請求項７】
前記相変化メモリ素子の前記２つの電極層の間にパルス電流を流し、前記パルス電流のパルス幅及び／又は前記パルス電流の電流量を制御することにより、前記相変化メモリ素子の抵抗値を３段階以上変化させる請求項６に記載の相変化メモリ素子への記録方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化材料を使用した相変化メモリ素子に、多値記録を行うことが可能であるメモリ装置、並びに、メモリ装置を備えた電子機器に係わる。
また、本発明は、相変化材料を使用した相変化メモリ素子に、多値記録を行う、相変化メモリ素子への記録方法に係わる。
【背景技術】
【０００２】
近年、より高い記録密度を実現するために、１つのメモリセルに、従来の２レベルよりも多くのレベルを記録することが可能な、多値記録メモリの出現が要求されている。
多値記録が可能になることにより、メモリセルアレイを大きくすることなく記憶容量を増大させることが可能になる。このことから、ビット当たりのコストを低減することも可能にする。
【０００３】
相変化材料としてカルコゲナイドを使用した相変化メモリ素子は、素子の抵抗値が大きく変化するという特徴を生かし、多値化によるビット／コストの削減への期待は大きい。
【０００４】
相変化メモリの多値記録（マルチビット、マルチレベル）に対して、一つの相変化メモリ部に多数の電極を有する多値記録方式が提案されている（例えば、特許文献１参照）。
この素子において、ある電極ペアにパルスを印加することによって、その電極ペアの間の相変化材料領域を相変化させて、情報の記録が行われる。
さらに、他の電極ペアを使用することにより、別の情報の記録が可能となり、多値記録を行うことができる。
【０００５】
【特許文献１】米国特許公開第２００４−１７８４０４Ａ１号公報（特に、Ｆｉｇ．４等）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載されたメモリ素子では、素子に記録可能なレベル数が、電極の数に限定される。
さらに、この構造のメモリ素子では、電極の数が増えると素子の加工が複雑になる。
【０００７】
上述した問題の解決のために、本発明においては、相変化メモリ素子に多値記録を行うことが可能である構成のメモリ装置、メモリ装置を備えた電子機器、並びに、相変化メモリ素子への記録方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明のメモリ装置は、相の変化により抵抗率が変化する相変化材料から成る相変化層と、この相変化層にそれぞれ接続され、互いに独立して形成された２つの電極層と、相変化層に接続された、導電材料或いは抵抗材料からなるヒーター層とを含む相変化メモリ素子によってメモリセルが構成され、相変化層の相変化材料がアモルファス相から結晶相に相変化する過程において、メモリセルに供給される電流パルス又は電圧パルスを変化させることにより、メモリセルの相変化メモリ素子の抵抗値を３段階以上変化させることが可能なように構成されているものである。
また、本発明の電子機器は、上記本発明のメモリ素子を備えたものである。
【０００９】
また、本発明の相変化メモリ素子への記録方法は、相の変化により抵抗率が変化する相変化材料から成る相変化層と、この相変化層にそれぞれ接続され、互いに独立して形成された２つの電極層と、相変化層に接続された、導電材料或いは抵抗材料からなるヒーター層とを含む相変化メモリ素子を使用して、相変化層の相変化材料がアモルファス相から結晶相に相変化する過程において、相変化メモリ素子の２つの電極層の間に流す電流量を変えることにより、相変化メモリ素子の抵抗値を３段階以上変化させるものである。
【００１０】
好ましくは、相変化層の相変化材料がアモルファス相であって抵抗値の高い状態において、２つの電極層の間の相変化層の抵抗値よりも、一方の電極層から相変化層とヒーター層と相変化層とを経て他方の電極層に至る経路の抵抗値の合計の方が小さくなるように構成する。
この場合の電流の径路は、合計の抵抗値が最も小さくなるように選ばれる。
即ち、電極層と相変化層とヒーター層を積層したとき、電流の経路は、相変化層を通る距離が最短であり、かつヒーター層を通る長さがなるべく短くなるように、選定される。一方の電極層の端部から相変化層を最短距離で進み、ヒーター層を経由して、ヒーター層から相変化層を最短距離で進んで他方の電極層の端部に至るようになる。相変化層が平坦であれば、最短距離は厚さ方向になるが、相変化層が平坦でない場合は、最短距離は相変化層の凹凸の状態に依る。また、この最短距離は、電界集中部分とも言える。
【００１１】
このように構成しておくことにより、２つの電極層に閾値以上の電位差を与えて、２つの電極層の間に電流が流れるようにすると、一方の電極層から相変化層を経て、ヒーター層、さらに相変化層を経て他方の電極層に至る経路を電流が流れる。この電流によって、ジュール熱が生じて、経路及びその近傍の相変化層のアモルファスの部分が加熱されるので、相変化を起こして結晶化する。これにより、電極層とヒーター層との間の相変化材料の局部が、結晶化した領域で接続されるようになる。そして、結晶化した領域の抵抗値が下がるので、上述した抵抗値の合計も低下する。
【００１２】
さらに電流を流すと、電流の経路の周囲の相変化層のアモルファスの部分が加熱されるので、相変化を起こして結晶化する。これにより、結晶化した領域が広がる。また、結晶化した領域が、経路の内側で、２つの電極層をつなぐようになる。
このとき、元の電流の経路と、新たに結晶化して２つの電極層をつなぐ結晶化領域を通るパスとで、２通りの電流パスが生じることになり、抵抗値はこれらの２通りの電流パスの合成抵抗値となるため、上述した抵抗値の合計よりも抵抗値が低下する。
なお、経路の外側の相変化層も加熱されて結晶化すると考えられるが、なるべく内側を通った方がヒーター層を通る長さが短く抵抗値の合計が小さくなるので、経路の内側の方に多く電流が流れ、ジュール熱も大きくなると推測される。これにより、主として経路の内側に結晶化領域が広がっていく。
【００１３】
さらに電流を流すと、２通りの電流パスにそれぞれ電流が流れ、電流によるジュール熱が発生する。これにより、さらに内側の相変化層のアモルファスの部分が加熱されるので、相変化を起こして結晶化する。これにより、結晶化した領域がさらに広がる。
ある程度結晶化した領域が広がると、結晶化した領域の抵抗値も下がるので、より多くの割合の電流が流れるようになる。これにより、内側の方にジュール熱が伝わりやすくなる。
【００１４】
さらに電流を流していくと、内側が結晶化されていき、最終的には経路の内側が全て結晶化される。このとき、相変化メモリ素子の抵抗値が最小となる。
【００１５】
相変化メモリ素子の２つの電極層の間に流す電流をパルス電流として、パルスの幅（時間）及び／又はパルスの高さ（電流量）、もしくは、パルスの形状を選定することにより、結晶化領域の拡張を途中の状態で止めて、所定の抵抗値を得ることができる。
これにより、相変化メモリ素子を段階的な多数（３段階以上）の抵抗値にすることが可能になる。
そして、抵抗値を変化させた後、電流を流していない、もしくは、読み出し用の微弱な電流を流している状態では、抵抗値を保持することができる。また、抵抗値の変化の再現性も良好である。
従って、従来の相変化メモリ素子の、相変化材料が全てアモルファス状態と全て結晶状態の２段階の抵抗値の変化に対して、１つのメモリセルの相変化メモリ素子に、３値以上の多数の情報を記録することができる。
【００１６】
相変化層を結晶状態からアモルファス状態に戻すときには、従来の相変化メモリ素子と同様に、加熱溶融させて急冷する。
具体的には、例えば、パルス電流の電流量を多くして、パルス幅（時間）を短くする。
なお、結晶状態からアモルファス状態に戻すときも、途中の一部がアモルファスである状態にすることが可能であるが、結晶化のときのように段階的に再現性良く制御することが難しい。
そのため、全体が結晶化した状態から一部がアモルファスである途中の状態にする場合には、いったん全体をアモルファスに戻してから一部を結晶化させた方が望ましい。
【００１７】
相変化メモリ素子の相変化層に使用する相変化材料としては、ＧｅＳｂＴｅ，ＧａＳｂ，ＩｎＳｂ，ＩｎＳｅ，ＳｂＴｅ，ＧｅＴｅ，ＩｎＳｂＴｅ，ＧａＳｅＴｅ，ＳｎＳｂＴｅ，ＩｎＳｂＧｅ，ＧａＩｎＳｂＴｅ，ＧｅＳｎＳｂＴｅ，ＧｅＳｂＳｅＴｅ，ＴｅＧｅＳｂＳから選ばれる１つ以上の材料が挙げられる。
また、相変化材料に、酸素、窒素、Ａｇ、Ｓｉ、Ｓｎ等を添加することによって、相変化層の抵抗値を調整しても良い。
相変化メモリ素子のヒーター層の材料としては、Ｓｉ，ｎ型ドープドシリコン、ｐ型ドープドシリコン、ＴｉＡｌＮ，ＴｉＡｌＯ，ＴｉＳｉＮ，ＴｉＳｉＯ，ＴａＮ，ＷＳｉＮ，ＷＳｉＯ，ＴｉＮ，ＧｅＳｉ，Ｃ，Ｔｉ，Ｗ，ＴｉＷ等の導電材料或いは抵抗材料が挙げられる。
【発明の効果】
【００１８】
上述の本発明によれば、メモリ装置のメモリセルを構成する相変化メモリ素子に、３値以上の多数の記録を行うことができる。
これにより、メモリセルアレイの集積化や記憶容量の増大を図ることが可能になる。
従って、従来と同等の記憶容量をより小型のメモリ装置で実現したり、従来よりも記憶容量の大きいメモリ装置を実現したりすることが可能になる。
また、メモリ装置を備えた電子機器において、小型化や機能向上を図ることが可能になる。
【００１９】
また、本発明によれば、相変化メモリ素子が相変化層の一方に単一のヒーター層を設けているだけの単純な構成であることから、容易に、かつ低コストで素子を作製することが可能である。
従って、縮小化が進んで、微細な相変化メモリ素子を形成するようになっても、容易に、かつ低コストで、メモリ装置を製造することが可能である。
【００２０】
さらにまた、本発明によれば、記録可能なレベル（段階）の数が、前記特許文献１の電極数等に制約されず、容易にレベルの数を多くすることが可能になる。
【発明を実施するための最良の形態】
【００２１】
本発明のメモリ装置に使用する相変化メモリ素子の一形態の概略構成図（断面図）を、図１に示す。
シリコン基板１上に、絶縁層２を介して、第１の電極層３及び第２の電極層４が形成されている。これら第１の電極層３と第２の電極層４とは、互いに間隔を置いて、独立したパターンで形成されている。
これら第１の電極層３及び第２の電極層４の上には、温度により相が変化し、相の変化により抵抗率が変化する相変化材料から成る、相変化層５が形成されている。相変化層５は、２つの電極層３，４の上及び２つの電極層３，４の間に存在している。
相変化層５の上に、導電材料から成るヒーター層６が形成されている。そして、相変化層５及びヒーター層６を覆って絶縁層７が形成されている。
このように、メモリ素子１０が構成されている。
【００２２】
第１の電極層３及び第２の電極層４は、相変化層５の一方の主面、即ち下面側に接続されている。ヒーター層６は、相変化層５の他方の主面、即ち上面側に接続されている。
第１の電極層３及び第２の電極層４は、それぞれ外部と接続されて、電流や電圧が供給される。
これに対して、ヒーター層６は、外部と接続されておらず、相変化層５と絶縁層７によって囲まれている。これにより、ヒーター層６は電位的にフローティングの状態にある。
【００２３】
相変化層５に使用する相変化材料としては、前述した相変化材料、即ち、ＧｅＳｂＴｅ，ＧａＳｂ，ＩｎＳｂ，ＩｎＳｅ，ＳｂＴｅ，ＧｅＴｅ，ＩｎＳｂＴｅ，ＧａＳｅＴｅ，ＳｎＳｂＴｅ，ＩｎＳｂＧｅ，ＧａＩｎＳｂＴｅ，ＧｅＳｎＳｂＴｅ，ＧｅＳｂＳｅＴｅ，ＴｅＧｅＳｂＳ等を使用することができる。
また、相変化層５の抵抗値を調整することを目的として、相変化層５の相変化材料に、酸素、窒素、Ａｇ、Ｓｉ、Ｓｎ等を添加しても良い。
このような相変化材料では、アモルファスの状態では抵抗率が高くなり、結晶の状態では抵抗率が低くなる。
【００２４】
ヒーター層６に使用する導電材料としては、前述した導電材料、即ち、Ｓｉ，ｎ型ドープドシリコン、ｐ型ドープドシリコン、ＴｉＡｌＮ，ＴｉＡｌＯ，ＴｉＳｉＮ，ＴｉＳｉＯ，ＴａＮ，ＷＳｉＮ，ＷＳｉＯ，ＴｉＮ，ＧｅＳｉ，Ｃ，Ｔｉ，Ｗ，ＴｉＷ等を使用することができる。
【００２５】
２つの電極層３，４には、通常電極に使用されている様々な電極材料を使用することができる。例えば、ＴｉＮやＴｉＳｉＮを使用することが可能である。
【００２６】
図１に示す相変化メモリ素子１０を使用して、多値記録を行う構成としては、例えば、第１の電極層３及び第２の電極層４の上方に、相変化層５とヒーター層６とを交互に複数組積層した構成が考えられる。
このように構成すれば、抵抗ネットワークが構成され、パルス電圧の大きさにより、抵抗ネットワーク中の抵抗が相次いで変化するので、階段のような抵抗の変化（多層多値記録）を得ることができる。
しかしながら、このように相変化層５とヒーター層６とを交互に複数組積層した構成では、記録可能なレベル数が積層した組の数に限られる。
さらに、積層する組の数が増えると、素子への記録に必要な動作パワーも大きく増加するので、消費電力の増大を招く。
【００２７】
そこで、本発明においては、図１に示す相変化メモリ素子１０を使用するが、相変化層５とヒーター層６とを交互に複数組積層するのではなく、図１に示す相変化層５及びヒーター層６は１組だけで、メモリセルを構成する。
そして、多値記録を行うことができるように、メモリセルの相変化メモリ素子１０に供給する電流又は電圧を制御する。
これにより、容易に少ない動作パワーで多値記録を行うことが可能になる。
【００２８】
ここで、図１に示す相変化メモリ素子１０の第１の電極層３及び第２の電極層４の間に電流を流したときの変化を、図２Ａ〜図４Ｌに示す。
まず、第１の電極層３及び第２の電極層４にある程度の電流量（電流の閾値Ｉｔｈ）以上を流すことにより、電流が流れるようにする。図２Ａに破線で示す経路に電流が流れる。相変化層５がアモルファスで抵抗が高いため、流れる電流量は小さい。
このように電流を流すと、電流によるジュール熱で加熱されて、電流の経路及びその近傍の相変化層５が結晶化する。これにより、図２Ｂに示すように、ヒーター層６と電極層３，４とを接続するように、結晶化領域５Ａが形成される。これにより、相変化メモリ素子１０の抵抗値が下がり、Ｒ０からＲ１に変化する。
【００２９】
さらに電流を流すと、図２Ｃに矢印で示すように、電流によるジュール熱によって、電流の経路の周囲の相変化層５、特に内側のアモルファスの部分が加熱される。そして、図２Ｄに示すように、電流の経路の内側、即ち、先にできた結晶化領域５Ａの内側及びヒーター層６の下側に、新たに結晶化領域５Ａが形成される。これにより、相変化メモリ素子１０の抵抗値が下がり、Ｒ１からＲ２に変化する。
さらに電流を流すと、図３Ｅに矢印で示すように、電流によるジュール熱によって、電流の経路のさらに内側の相変化層５のアモルファスの部分が加熱される。そして、図３Ｆに示すように、さらに内側に、新たに結晶化領域５Ａが形成される。これにより、相変化メモリ素子１０の抵抗値が下がり、Ｒ２からＲ３に変化する。
さらに電流を流すと、図３Ｇに矢印で示すように、電流によるジュール熱によって、さらに内側の相変化層５のアモルファスの部分が加熱される。そして、図３Ｈに示すように、さらに内側に、新たに結晶化領域５Ａが形成される。これにより、相変化メモリ素子１０の抵抗値が下がり、Ｒ３からＲ４に変化する。
さらに電流を流すと、図４Ｉに矢印で示すように、電流によるジュール熱によって、さらに内側の相変化層５のアモルファスの部分が加熱される。そして、図４Ｊに示すように、さらに内側に、新たに結晶化領域５Ａが形成される。これにより、相変化メモリ素子１０の抵抗値が下がり、Ｒ４からＲ５に変化する。
さらに電流を流すと、図４Ｋに示すように、さらに内側に、新たに結晶化領域５Ａが形成され、相変化メモリ素子１０の抵抗値が下がり、Ｒ５からＲ６に変化する。
さらに電流を流すと、図４Ｌに示すように、最後に残ったアモルファスの部分も結晶化して、電流の経路及びその内側の相変化層５が全て結晶化領域５Ａに変わり、相変化メモリ素子１０の抵抗値が下がり、Ｒ６からＲ７に変化する。このとき、相変化メモリ素子１０の抵抗値が最も低くなる。
【００３０】
図２Ａ〜図４Ｌには、Ｒ１〜Ｒ７の７段階変化させる場合を説明したが、変化させる段階の数は、２段階以上（アモルファスの状態を合わせて３段階以上）であれば、特に限定されるものではない。
【００３１】
また、図１の相変化メモリ素子１０の等価回路を、図５Ａ〜図５Ｅに示す。
なお、厳密には、相変化層５のアモルファスの部分を通る経路の抵抗も存在するが、電流経路と比べて抵抗値が高く流れる電流が非常に小さいので、図５Ａ〜図５Ｅでは省略している。
相変化層５が全てアモルファスの状態（図２Ａ）では、図５Ａに示すように、抵抗値の合計Ｒは、相変化層５のアモルファス状態の抵抗値ｒ１ａ、ヒーター層の抵抗値ｒｈから、Ｒ＝ｒ１ａ＋ｒｈ＋ｒ１ａである。
電流経路及びその近傍の相変化層５が結晶化した状態（図２Ｂ）では、図５Ｂに示すように、抵抗値の合計Ｒは、相変化層５の結晶状態の抵抗値ｒ１ｃ、ヒーター層の抵抗値ｒｈから、Ｒ＝ｒ１ｃ＋ｒｈ＋ｒ１ｃに変わる。
さらに、電流経路の周囲の相変化層５が結晶化した状態（図２Ｄ）では、図５Ｃに示すように、２つの電極層３，４を結ぶ結晶化領域５Ａの抵抗値ｒ２が合成される。
さらに内側の相変化層５が結晶化した状態（図３Ｆ）では、図５Ｄに示すように、２つの電極層３，４を結ぶさらに内側の結晶化領域５Ａの抵抗値ｒ３が合成される。
最終的に元の電流経路の内側の相変化層５が全て結晶化した状態では、図５Ｅに示すように、結晶化領域５Ａの抵抗値ｒ２，ｒ３，・・・ｒｎ−１が合成される。なお、ｎは、抵抗値の段階の数である。
【００３２】
次に、本発明のメモリ装置に使用する相変化メモリ素子の他の形態を、図６に示す。
この相変化メモリ素子２０は、電極層３，４とヒーター層６とが、図１の相変化メモリ素子１０とは上下逆になっている。
また、ヒーター層６及び相変化層５が、平坦に形成されている。
【００３３】
この相変化メモリ素子２０においても、ある程度以上の電流を流すと、電極層３，４の端部とヒーター層６を結ぶ電流の経路及びその近傍の相変化層５が結晶化して、相変化メモリ素子２０の抵抗値が下がる。
さらに、電流を流していくことにより、図１の相変化メモリ素子１０と同様に、電流の経路の内側の相変化層５のアモルファスの部分を結晶化して、相変化メモリ素子２０の抵抗値を段階的に変化させることが可能である。
【００３４】
次に、本発明のメモリ装置に使用する相変化メモリ素子のさらに他の形態を、図７に示す。
この相変化メモリ素子３０は、相変化層５の抵抗値が変化する部分が、基板１に対して垂直な方向に形成されている。
２つの電極層３，４は水平方向に形成され、２つの電極層３，４の間は絶縁層７により絶縁されている。
相変化層５は、絶縁層７の上にもわたって形成されており、相変化層５の外側（右及び上）にヒーター層６が形成されている。
この相変化メモリ素子３０においても、図１の相変化メモリ素子１０と同様にして、多値記録を行うことができる。
ある程度以上の電流を流すと、電極層３，４の右端とヒーター層６を結ぶ電流の経路及びその近傍の相変化層５が結晶化して、相変化メモリ素子３０の抵抗値が下がる。電流の経路は、相変化層５に対してほぼ垂直方向になる。
【００３５】
図７に示す相変化メモリ素子３０の多値記録による変化を、図８Ａ及び図８Ｂに示す。
図８Ａに示すように、最初の電流の経路及びその近傍の結晶化により、結晶化領域５Ａが形成されて、相変化メモリ素子３０の抵抗値が下がる。
さらに電流を流すと、電流の経路の内側の相変化層５が結晶化されていき、最終的には図８Ｂに示すように、全体が結晶化される。
【００３６】
なお、上述した相変化メモリ素子に電流を流したときの変化の説明では、説明を単純にするために、「電流を流すと」、「さらに電流を流すと」として、説明した。
相変化メモリ素子によりメモリセルを構成した、実際のメモリ装置では、各メモリセルの相変化メモリ素子に、パルス状の電流又はパルス状の電圧を供給する。
パルスの幅（時間）を長くしたり、パルスの高さ（電流量や電圧値）を高くしたり、同じパルスを供給する回数を増やしたりすると、相変化メモリ素子に加わるエネルギー量が増えるので、結晶化がより進行する。
抵抗値Ｒ０から抵抗値Ｒ１まで変化させるときのパルスよりも、パルスのエネルギー量を増やしてやれば、抵抗値をさらに変化させて、抵抗値Ｒ２、もしくは抵抗値Ｒ３以降まで変化させることが可能になる。
【００３７】
また、低抵抗側に変化させる場合、例えば抵抗値Ｒ２→抵抗値Ｒ４と変化させる場合でも、パルスの幅及び／又は高さ等のパルスの条件を調整して、所要のエネルギー量が加わるようにすればよい。
一方、高抵抗側に変化させる場合、例えば抵抗値Ｒ４→抵抗値Ｒ２と変化させる場合には、アモルファスの状態の部分を増やすので、制御が難しい。そこで、前述したように、いったん相変化層５全体をアモルファスに戻してから、再度低抵抗側に変化させて、所望の抵抗値（例えば抵抗値Ｒ２）に変化させる。
アモルファスに戻すには、相変化層５の相変化材料を溶融させて、急激に冷却させれば良いので、短時間で多くの電流量を流し、溶融したところで電流が停止するように、相変化メモリ素子に供給するパルスを設定すればよい。
【００３８】
本発明のメモリ装置は、他の各種の回路素子と組み合わせて、ＬＳＩ（大規模集積回路）等の集積回路を構成することが可能である。
【００３９】
本発明のメモリ装置は、携帯電話、電子辞書、ビデオカメラ、デジタルカメラ等の電子機器に用いることができる。
例えば、ビデオカメラやデジタルカメラに本発明のメモリ装置を備えることにより、カメラで撮影した画像のデータを、メモリ装置に記憶させることができる。
そして、メモリ装置に記憶させたデータを読み出して、画像を液晶画面等の表示部に表示することが可能である。
【００４０】
（実施例）
実際に、本発明のメモリ装置に係る相変化メモリ素子を作製して、特性を調べた。
【００４１】
図１に示した構成のメモリ素子１０を、下記のようにして作製した。
シリコン基板１上に、絶縁層２を介して、第１の電極層３及び第２の電極層４を形成した。このとき、第１の電極層３と第２の電極層４との間隔による、チャンネル長Ｌｇは１０００ｎｍとした。
次に、第１の電極層３及び第２の電極層４の上に、相変化層５として、ＳｂＴｅＮ層を、厚さ１５０ｎｍで形成した。相変化層５の幅Ｗｇは、４０ｎｍとした。ＳｂＴｅＮ層は、Ｓｂ２Ｔｅ３を成膜した後に、ＲＦスパッタ装置内で窒素ガス及びＡｒガスを流して、窒素（Ｎ）をドープして形成した。形成されたＳｂＴｅＮ層は、Ｎの含有量が１．６３％であった。
次に、相変化層５の上に、ヒーター層６として、ＴｉＮ層を厚さ５０ｎｍで形成した。
さらに、相変化層５及びヒーター層６を覆って絶縁層７を形成して、図１に示したメモリ素子１０を作製した。
【００４２】
ここで、相変化層５のＳｂＴｅＮの特性の温度による変化を、ドープしていないＳｂＴｅや、ヒーター層６に使用しているＴｉＮと比較して、図９に示す。
図９の上段は、アニール温度と粒子構造（アモルファス、結晶）との関係を示している。
図９の下段は、アニール温度と抵抗率との関係を示している。
各図の横軸のアニール温度は、室温程度からそのアニール温度まで加熱して、その後室温程度まで徐々に冷却したことを示している。
【００４３】
ＳｂＴｅは、１８０℃くらいまでは面心立方格子（ｆｃｃ）の結晶であり、さらに高温では六方格子（ｈｅｘ．）の結晶である。
ＳｂＴｅＮは、１４０℃程度で、アモルファス（ａｍｏ）から面心立方格子（ｆｃｃ）の結晶に変わる。そして、２７０℃程度で、面心立方格子（ｆｃｃ）の結晶から六方格子（ｈｅｘ．）の結晶に変わる。
窒素をドープすることにより、相変化する温度が高くなっていることがわかる。
【００４４】
図９の下段からわかるように、ＴｉＮはほとんど抵抗率が変化していないが、ＳｂＴｅ及びＳｂＴｅＮは温度の上昇と共に抵抗率が減少していくことがわかる。
そして、ＳｂＴｅＮは、低温での抵抗率が高いが、温度による抵抗率の変化が大きいため、３００℃における抵抗率がＴｉＮやＳｂＴｅに近くなっている。
【００４５】
続いて、作製した相変化メモリ素子１０に対して、実際に多値記録を行ってみた。
【００４６】
（電流スイープ実験）
まず、相変化メモリ素子１０の２つの電極層３，４の間に流れる電流を、電流量が０→０．１ｍＡと増えていくように、同じ幅のパルスで電流量を増やしていった。０．１ｍＡまで達したら、逆に０ｍＡへと下げていった。このように電流パルスを印加したところ、電流量が０．１ｍＡで電圧が約２．８Ｖになり、そのまま同じように０ｍＡ・０Ｖまで戻った。即ち、相変化メモリ素子１０の抵抗はほとんど変化しなかった。
次に、同じようにして電流量の最大値（Ｉｐ）を０．２ｍＡに上げて、０ｍＡ→０．２ｍＡ→０ｍＡと変化させた。このような操作を、以下、電流スイープと呼ぶ。３．５Ｖ程度までは一様に電圧が増大したが、その後に電圧が１．１Ｖ程度にまで急降下した。ここでは、図２Ｂに示したように、電流パスの部分が結晶化して、抵抗値が下がっているものと推測される。０．２ｍＡまでは、また電圧が徐々に増えていく。
次に、電流量の最大値（Ｉｐ）を０．３ｍＡ，０．４ｍＡ，・・・と０．１ｍＡずつ上げていき、同様にして電流スイープの操作を繰り返していくと、電流量が最大値になる手前で、電流―電圧特性が変化する。これは、図２Ｄ〜図４Ｌに示すように、相変化層５内で結晶化した領域が２つの電極層３，４の間を結んで形成され、その領域が広がってので、抵抗値が下がっているものと推測される。
なお、それぞれ電流量の最大値（Ｉｐ）から０ｍＡに戻していく過程では、安定した状態が保たれるため、記録された多値の情報を保持できることがわかる。
【００４７】
このようにして、電流量の最大値（Ｉｐ）を０．１ｍＡずつ上げていくことにより、階段状の抵抗値の変化が得られた。この変化を、図１０に示す。
図１０の横軸は電流量の最大値（Ｉｐ；プログラミング電流）を示し、左の縦軸は電極３，４間の電位差が０．５Ｖのときの相変化メモリ素子１０に流れる電流量を示し、右の縦軸は相変化メモリ素子１０の抵抗値を示している。
【００４８】
図１０に示すように、４０ｋΩから２．５ｋΩ程度まで、１６段階で抵抗値を変化させることができた。
なお、実際に記録を行う際には、４０ｋΩから、１６段階のうちの所望の抵抗値まで変化するように、印加する電流パルスを選定する。
【００４９】
また、上述した電流量の最大値（Ｉｐ）を上げていく操作を、再度行ってみたところ、再現性良く、抵抗値を段階的に変化させることができた。
【００５０】
（アモルファス化の実験）
次に、作製した相変化メモリ素子１０を最後まで結晶化させた後、短い電圧パルスを供給することによってアモルファス化する実験を行った。
電圧パルスのパルス幅を５０ナノ秒として、電圧パルスの電圧の大きさを０Ｖから少しずつ上げていって、相変化メモリ素子１０の抵抗値を測定した。
その結果、５Ｖくらいまでは抵抗値の変化が小さく、それ以上からアモルファス化が進んで抵抗値が増えていくことがわかった。
また、この電圧パルスの条件では、完全にアモルファス化するのに８Ｖ程度が必要であることもわかった。即ち、アモルファス状態にするリセットを行うためには、５０ナノ秒以下で８Ｖの電圧パルスを印加すれば良い。この値は、素子サイズや材料の選択によって、さらに低くすることが可能である。
【００５１】
（多値記録の熱安定性の実験）
次に、多値記録の熱安定性を調べる実験を行った。
相変化メモリ素子１０を８０℃でアニールし続けて、３０分毎に９０分まで抵抗値を測定すると共に、３０分毎に電流パルスを印加して結晶化の状態を転移させた。
その結果、長時間アニールを行っても、抵抗値の変化がほとんどなかった。
従って、熱に対して安定した多値記録を行うことが可能であることがわかった。
【００５２】
（チャンネル長の違いの影響）
次に、チャンネル長Ｌｇの違いと、抵抗値の変化との関係を調べた。
チャンネル長Ｌｇを、１５００ｎｍ、１００ｎｍ、４００ｎｍと変えて、その他材料及び膜厚等は前述したと同様として、図１の相変化メモリ素子１０を作製した。
作製したそれぞれの相変化メモリ素子１０に対して、パルス電流を０ｍＡ→１．８ｍＡ→０ｍＡのように変化させて、電圧の変化を測定した。それぞれの測定結果をまとめて、図１１に示す。
【００５３】
図１１より、アモルファスのときの変化はチャンネル長Ｌｇに依存せず、また最初の結晶化が起こる電流量（電流の閾値Ｉｔｈ）もほぼ同じくらいであることがわかる。ただし、電圧の閾値Ｖｔｈは、チャンネル長Ｌｇに依存して変化する。
また、結晶化が始まった後の特性は、チャンネル長Ｌｇによって変わり、チャンネル長Ｌｇが長いほど、抵抗値の変化が大きく、電流−電圧特性がＳ字状のカーブを描くことがわかる。
このことから、チャンネル長Ｌｇを長くするほど、多値記録の段階数を多くしやすくなると考えられる。
ただし、チャンネル長Ｌｇを長くすると、メモリセルが大きくなる。そのため、メモリセルの集積度や得られる記憶容量等も考慮して、チャンネル長Ｌｇを選定することが望ましい。
【００５４】
また、相変化メモリ素子に流す電流を制御するための電流制御回路を、図１２に示す。図１２に示す電流制御回路は、ＭＯＳトランジスタを用いて、ゲート電圧を制御して、電流制御を行うものである。
図１２に示す回路は、定電流パルス発生回路ではないが、この電流制御回路でもゲート電圧を制御して、多値化が可能である。
もちろん、定電流パルス発生回路を構成しても良い。
【００５５】
図１、図６、図７の各実施の形態では、いずれも、相変化層５の一方の主面に２つの電極層３，４を接続し、相変化層５の他方の主面にヒーター層６を接続していた。
本発明は、そのような構成に限定されるものではなく、２つの電極層やヒーター層を相変化層のその他の位置に接続することも可能である。例えば、２つの電極層をそれぞれ相変化層の側面に接続し、ヒーター層を相変化層の一主面に接続した構成も可能である。
【００５６】
本発明は、上述の実施の形態や実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００５７】
【図１】本発明のメモリ装置に使用する相変化メモリ素子の一形態の概略構成図（断面図）である。
【図２】Ａ〜Ｄ  図１の相変化メモリ素子の２つの電極間に電流を流したときの変化を説明する図である。
【図３】Ｅ〜Ｈ  図１の相変化メモリ素子の２つの電極間に電流を流したときの変化を説明する図である。
【図４】Ｉ〜Ｌ  図１の相変化メモリ素子の２つの電極間に電流を流したときの変化を説明する図である。
【図５】Ａ〜Ｅ  図１の相変化メモリ素子の等価回路である。
【図６】本発明のメモリ装置に使用する相変化メモリ素子の他の形態の概略構成図（断面図）である。
【図７】本発明のメモリ装置に使用する相変化メモリ素子のさらに他の形態の概略構成図（断面図）である。
【図８】Ａ、Ｂ  図７の相変化メモリ素子における相変化層の結晶化を示す図である。
【図９】アニール温度と、粒子構造（アモルファス、結晶）及び抵抗値との関係を示す図である。
【図１０】得られた階段状の抵抗値の変化を示す図である。
【図１１】チャンネル長の違いによる、電流−電圧特性を比較して示す図である。
【図１２】相変化メモリ素子に流す電流を制御するための電流制御回路を示す図である。
【符号の説明】
【００５８】
１  基板、２，７  絶縁層、３，４  電極層、５  相変化層、６  ヒーター層、１０，２０，３０  相変化メモリ素子
【図１】
2009266316.tif 000003
【図２】
2009266316.tif 000004
【図３】
2009266316.tif 000005
【図４】
2009266316.tif 000006
【図５】
2009266316.tif 000007
【図６】
2009266316.tif 000008
【図７】
2009266316.tif 000009
【図８】
2009266316.tif 000010
【図９】
2009266316.tif 000011
【図１０】
2009266316.tif 000012
【図１１】
2009266316.tif 000013
【図１２】
2009266316.tif 000014