(57)【要約】【課題】ヘッドの読み取り信号の振幅レベルを調整するヘッドＩＣにおいて、ヘッドの出力特性のばらつきを調整して、リードチャネルのＡＧＣの入力ダイナミックレンジに収める。【解決手段】リードチャネル（１０２）に接続されたヘッドＩＣ（１０３）に、ＡＧＣアンプ（１０）を設け、このＡＧＣアンプ（１０）を、フィードバックループ制御型の第１のアンプ（１２）とフィードフォワード制御型の第２のアンプ（４０）で構成する。これにより、目標値に対する制御の精度が高く、また応答速度が速いＡＧＣアンプを構成できる。更に、ＡＧＣの引き込み時間の増大防止、安定性の保証、ＡＧＣの誤判定防止を図る事が可能になる。【選択図】図２
2009134806.tif 000002
【特許請求の範囲】
【請求項１】
ヘッドの読み取り信号の振幅レベルを調整して、ＡＧＣアンプを有するリードチャネルに出力するヘッドＩＣにおいて、
前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、
前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、
前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲイン値をフィードフォワード制御で自動調整するＡＧＣ回路とを有する  
ことを特徴とするヘッドＩＣ。
【請求項２】
前記ＡＧＣ回路は、前記第１の差動増幅器のゲイン値を、前記第２の差動増幅器の入力振幅レベル範囲のセンター値を目標に調整し、前記第２の差動増幅器のゲイン値を、前記リードチャネルの入力振幅レベル範囲のセンター値を目標に調整する
ことを特徴とする請求項１のヘッドＩＣ。
【請求項３】
外部から設定された前記第１の差動増幅器のゲイン値と前記第２の増幅器のゲイン値を受信するインタフェース部と、
前記ＡＧＣ回路のゲイン値と、前記インタフェース部からのゲイン値を選択的に、前記第１及び第２の差動増幅器に設定するための第１及び第２のスイッチとを更に有する
ことを特徴とする請求項１のヘッドＩＣ。
【請求項４】
前記第１及び第２の差動増幅器は、ＡＧＣイネーブル信号がオンの時に、前記ＡＧＣ回路により、ＡＧＣアンプとして動作し、前記ＡＧＣイネーブル信号がオフの時に、前記ＡＧＣ回路で自動調整されたゲイン値により固定アンプとして、動作する
ことを特徴とする請求項１のヘッドＩＣ。
【請求項５】
ヘッドの読み取り信号の振幅レベルを調整するリード回路において、
前記ヘッドからの読み取り信号の振幅レベルを調整するヘッドＩＣと、
前記ヘッドＩＣに接続され、ＡＧＣアンプを有するリードチャネルとを有し、
前記ヘッドＩＣは、
前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、
前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、
前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲインをフィードフォワード制御で自動調整するＡＧＣ回路とを有する
ことを特徴とするリード回路。
【請求項６】
前記ＡＧＣ回路は、前記第１の差動増幅器のゲイン値を、前記第２の差動増幅器の入力振幅レベル範囲のセンター値を目標に調整し、前記第２の差動増幅器のゲイン値を、前記リードチャネルの入力振幅レベル範囲のセンター値を目標に調整する
ことを特徴とする請求項５のリード回路。
【請求項７】
前記第１及び第２の差動増幅器は、ＡＧＣイネーブル信号がオンの時に、前記ＡＧＣ回路により、ＡＧＣアンプとして動作し、前記ＡＧＣイネーブル信号がオフの時に、前記ＡＧＣ回路で自動調整されたゲイン値により固定アンプとして、動作する
ことを特徴とする請求項５のリード回路。
【請求項８】
媒体の情報を読み取るヘッドと、
前記ヘッドからの読み取り信号の振幅レベルを調整するヘッドＩＣと、
前記ヘッドＩＣに接続され、ＡＧＣアンプを有するリードチャネルとを有し、
前記ヘッドＩＣは、
前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、
前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、
前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲイン値をフィードフォワード制御で自動調整するＡＧＣ回路とを有する
ことを特徴とする媒体記憶装置。
【請求項９】
前記ＡＧＣ回路は、前記第１の差動増幅器のゲイン値を、前記第２の差動増幅器の入力振幅レベル範囲のセンター値を目標に調整し、前記第２の差動増幅器のゲイン値を、前記リードチャネルの入力振幅レベル範囲のセンター値を目標に調整する
ことを特徴とする請求項８の媒体記憶装置。
【請求項１０】
外部から設定された前記第１の差動増幅器のゲイン値と前記第２の増幅器のゲイン値を受信するインタフェース部と、
前記ＡＧＣ回路のゲイン値と、前記インタフェース部からのゲイン値を選択的に、前記第１及び第２の差動増幅器に設定するための第１及び第２のスイッチとを更に有する
ことを特徴とする請求項８の媒体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘッドの読み取り信号の出力レベルを調整するヘッドＩＣ、リード回路及び媒体記憶装置に関し、特に、出力レベルが異なるヘッドの読み取り信号を所定のレベルに調整するヘッドＩＣ、リード回路及び媒体記憶装置に関する。
【背景技術】
【０００２】
媒体記憶装置、例えば、磁気ディスク装置においては、ヘッドが媒体からデータを読み出す。近年のトラック密度の増加に伴い、媒体の磁束の検出感度が高いヘッドが提供されており、例えば、ＭＲ（Magnetic Resistance）素子が、リードヘッドに使用されている。更に、より検出感度の高い素子として、トンネル効果を利用したＴｕＭＲ（又はＴＭＲ）素子の適用が使用されつつある。
【０００３】
このようなリード素子個々の出力レベルは一定でなく、且つ温度変動による素子の特性変化や浮上量の変動により、出力レベルは変化する。このため、データを復調する前に、リード素子の出力レベルを調整する回路が必要となる。
【０００４】
図９は、従来の媒体記憶装置の構成図、図１０は、従来のリード回路のブロック図である。図９に示すように、媒体（磁気ディスク）２１０のデータを読み取る磁気ヘッド２０２ａ，２０２ｂは、アクチュエータ２００の先端に設けられる。
【０００５】
アクチュエータ２００は、回転軸２０４を中心に回転し、磁気ヘッド２０２ａ，２０２ｂを磁気ディスク２１０の所望のトラックに位置付ける。磁気ヘッド２０２ａ，２０２ｂは、アクチュエータ２００に設けられたヘッドＩＣ２２０に接続され、ヘッドＩＣ２２０は、アクチュエータ２００の外の制御回路２３０に接続される。
【０００６】
磁気ヘッド２０２ａ，２０２ｂから制御回路２３０までの距離が長いため、磁気ヘッド２０２ａ，２０２ｂから又はへの信号レベルが変化したり、ノイズが混入する。これを防止するため、磁気ヘッド２０２ａ，２０２ｂと制御回路２３０との間に、ヘッドＩＣ２２０を設け、信号レベルの調整を行うものである。このヘッドＩＣ２２０は、磁気ヘッドと制御回路との間の多数の信号線を纏め、配線を容易にする目的もある。例えば、制御回路２３０とヘッドＩＣ２２０間は、シリアルインターフェース（ＳＩＦ）で接続し、ヘッドＩＣ２２０と各磁気ヘッド２０２ａ，２０２ｂ間は、個別の信号線で接続する。
【０００７】
図１０は、図９のリード系回路の詳細図であり、磁気ヘッド２０２ａ（又は２０２ｂ）のリード素子２０２−１に接続するヘッドＩＣ２２０には、可変ゲインアンプ（プリアンプ）２２０−１が設けられており、設定されたゲイン値で、リード素子２０２の出力を増幅する。可変ゲインアンプ２２０−１は、ゲイン調整範囲は、４段階程度であり、装置出荷時に、ヘッド毎に調整して、ヘッド毎に、設定される。
【０００８】
一方、ヘッドＩＣ２２０に接続される制御回路２３０には、リードチャネル２３０−１が設けられ、リードチャネル２３０−１に設けられたＡＧＣ（Automatic Gain Control）アンプ２３０−２が、ヘッドＩＣ２２０の可変ゲインアンプ２２０−１の出力を受ける。
【０００９】
ＡＧＣアンプ２３０−２は、差動増幅器２３０−３と、ＡＧＣ回路２３０−４で構成される。ＡＧＣ回路２３０−４は、差動増幅器２３０−３の出力値と基準の出力値とを比較して、比較結果をフィードバックして、差動増幅器２３０−３のゲイン値を調整し、差動増幅器２３０−３の出力レベルを基準レベルに調整する（例えば、特許文献１参照）。
【００１０】
このＡＧＣ回路２３０−４は、磁気ディスク２１０のトラックの１セクタ内の変化を追従するような高速のフィードバック係数（周波数、ゲイン変更量）を設定し、１セクタ内の信号レベルを均一化する。
【特許文献１】特開平１０−０２１６４７号公報（図１等）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来技術では、このような素子自体の特性や浮上量変動等の環境条件の変動による出力レベルの変動は、主に、リードチャネルのＡＧＣアンプにより、調整していた。
【００１２】
しかしながら、近年の記録密度の向上により、リード素子もより検出感度の高いＴｕＭＲ素子が使用されつつある。この検出感度の高いリード素子は、検出感度が、ＭＲ素子の１０倍程度とされているが、個々のリード素子の信号出力レベルのばらつきは、これに応じて大きい。
【００１３】
又、検出感度が高いため、温度変動や浮上量の変動による信号レベルの変動も大きい。このような大きな信号レベルの変動があると、リードチャネルのＡＧＣアンプで調整するのが困難となるおそれがある。
【００１４】
又、記録密度の向上により、ヘッドの読み取り信号の周波数が高くなり、リードチャネルのＡＧＣアンプも高速化が要求され、ＡＧＣの入力ダイナミックレンジが狭くなっている。このため、レベル変動をリードチャネルのＡＧＣアンプの変更で、調整することが、困難となる。
【００１５】
このため、可変ゲインアンプの設定値を調整することも考えられるが、可変ゲインアンプの設定値は、４段階程度のため、調整が難しい。又、可変ゲインアンプの設定値の段数を増加して、調整することも考えられるが、このようにすると、初期設定時に、ゲイン設定段数が、大幅に増加し、ディスクのシステムエリアが読める程度まで、ゲインを調整するための時間がかかる。
【００１６】
更に、このように多段階にすると、リードチャネルのＡＧＣアンプのダイナミックレンジとの関係も考慮する必要があり、より調整時間が長くなり、且つレベル変動の調整に制限がある。
【００１７】
従って、本発明の目的は、ヘッド出力レベルのばらつきが大きくても、ヘッドの出力変動を自動的に調整するためのヘッドＩＣ、リード回路及び媒体記憶装置を提供することにある。
【００１８】
又、本発明の他の目的は、リードチャネルのＡＧＣ回路の入力ダイナミックレンジが狭くなっても、ヘッドの出力変動を自動的に調整するためのヘッドＩＣ、リード回路及び媒体記憶装置を提供することにある。
【００１９】
更に、本発明の他の目的は、ヘッドの出力変動を調整する時間を短縮し、且つ安定に、ヘッドの出力変動を自動調整するためのヘッドＩＣ、リード回路及び媒体記憶装置を提供することにある。
【課題を解決するための手段】
【００２０】
この目的を達成するため、本発明のヘッドＩＣは、ヘッドの読み取り信号の振幅レベルを調整して、ＡＧＣアンプを有するリードチャネルに出力するヘッドＩＣにおいて、前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲイン値をフィードフォワード制御で自動調整するＡＧＣ回路とを有する。
【００２１】
又、本発明のリード回路は、ヘッドの読み取り信号の振幅レベルを調整するリード回路において、前記ヘッドからの読み取り信号の振幅レベルを調整するヘッドＩＣと、前記ヘッドＩＣに接続され、ＡＧＣアンプを有するリードチャネルとを有し、前記ヘッドＩＣは、前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲイン値をフィードフォワード制御で自動調整するＡＧＣ回路とを有する。
【００２２】
又、本発明の媒体記憶装置は、媒体の情報を読み取るヘッドと、前記ヘッドからの読み取り信号の振幅レベルを調整するヘッドＩＣと、前記ヘッドＩＣに接続され、ＡＧＣアンプを有するリードチャネルとを有し、前記ヘッドＩＣは、前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲイン値をフィードフォワード制御で自動調整するＡＧＣ回路とを有する。
【００２３】
更に、本発明では、好ましくは、前記ＡＧＣ回路は、前記第１の差動増幅器のゲイン値を、前記第２の差動増幅器の入力振幅レベル範囲のセンター値を目標に調整し、前記第２の差動増幅器のゲイン値を、前記リードチャネルの入力振幅レベル範囲のセンター値を目標に調整する。
【００２４】
更に、本発明では、好ましくは、外部から設定された前記第１の差動増幅器のゲイン値と前記第２の増幅器のゲイン値を受信するインタフェース部と、前記ＡＧＣ回路のゲイン値と、前記インタフェース部からのゲイン値を選択的に、前記第１及び第２の差動増幅器に設定するための第１及び第２のスイッチとを更に有する。
【００２５】
更に、本発明では、好ましくは、前記第１及び第２の差動増幅器は、前記ＡＧＣイネーブル信号がオンの時に、前記ＡＧＣ回路により、ＡＧＣアンプとして動作し、前記ＡＧＣイネーブル信号がオフの時に、前記ＡＧＣ回路で自動調整されたゲイン値により固定アンプとして、動作する。
【００２６】
更に、本発明では、好ましくは、前記第１のスイッチからのゲイン値をラッチし、且つ前記第１の差動増幅器に前記ゲイン値を設定するための第１のラッチ回路と、前記第２のスイッチからのゲイン値をラッチし、且つ前記第２の差動増幅器に前記ゲイン値を設定するための第２のラッチ回路とを更に有する。
【００２７】
更に、本発明では、好ましくは、前記インタフェース部は、前記ＡＧＣイネーブル信号により、前記ＡＧＣ回路を動作させて得たゲイン値を、前記第１及び第２のラッチ回路から初期値として、外部に読み出し、且つ前記外部から前記読み出した初期値を受信して、前記第１及び第２のスイッチに出力する。
【００２８】
更に、本発明では、好ましくは、ヘッド選択信号に応じて、前記第１の差動増幅器に、複数のヘッドのいずれかを接続するヘッド切り替え部を設け、前記インタフェース部は、前記選択されたヘッドの前記ゲイン値を受信し、前記第１及び第２の差動増幅器に前記選択されたヘッドに対応するゲイン値を設定する。
【発明の効果】
【００２９】
ヘッドＩＣに、ＡＧＣアンプを設けたので、ヘッドＩＣ内で、ヘッドからの読み取り信号の振幅レベルが自動調整され、リードチャネルのＡＧＣアンプの入力ダイナミックレンジに入る信号レベル調整ができる。又、このＡＧＣアンプをフィードバックループ制御型の第１のアンプとフィードフォワード制御型の第２のアンプで構成することにより、目標値に対する制御の精度が高く、また応答速度が速いＡＧＣアンプを構成できる。更に、ＡＧＣの引き込み時間の増大防止、安定性の保証、ＡＧＣの誤判定防止を図る事が可能になる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を、媒体記憶装置、リード回路の第１の実施の形態、リード回路の動作、リード回路の第２の実施の形態、他の実施の形態の順で説明するが、本発明は、この実施の形態に限られない。
【００３１】
（媒体記憶装置）
図１は、本発明の一実施の形態の媒体記憶装置の構成図である。図１は、媒体記憶装置として、磁気ディスク装置を示す。図１に示すように、磁気記憶媒体である磁気ディスク１１７が、スピンドルモータの回転軸１１８に設けられている。スピンドルモータは、磁気ディスク１１７を回転する。アクチュエータ（ＶＣＭ）１１９は、先端に磁気ヘッド１２６を備え、磁気ヘッド１２６を磁気ディスク１１７の半径方向に移動する。
【００３２】
アクチュエータ１１９は、回転軸を中心に回転するボイスコイルモータ（ＶＣＭ）で構成される。磁気ディスク装置に、２枚の磁気ディスク１１７が搭載される場合には、各磁気ディスクの面をリード／ライトする４つの磁気ヘッド１２６が、同一のアクチュエータ１１９で同時に駆動される。
【００３３】
磁気ヘッド１２６は、リード素子と、ライト素子とからなる。例えば、磁気ヘッド１２６は、スライダに、トンネル効果磁気抵抗（ＴｕＭＲ）素子を含むリード素子を積層し、その上にライトコイルを含むライト素子を積層して、構成される。
【００３４】
ヘッドＩＣ１０３は、図９で示したように、アクチュエータ１１９の側面に設けられ、図２以下で後述するように、ＡＧＣアンプを含むリード系回路と、ライト系回路からなる。そして、ヘッドＩＣ１０３は、リードモードでは、磁気ヘッド１２６のリード素子からの読み取り信号を増幅して、出力し、ライトモードでは、磁気ヘッド１２６のライト素子にライト駆動電流を流す。
【００３５】
リードチャネル１０２は、リード系回路と、ライト系回路とを有し、リード系回路は、ＡＧＣアンプ１０７と、信号復調回路１０６とを備える。マイクロコントローラ（ＭＣＵ）１０４は、ハードディスクコントローラ（ＨＤＣ）１０４ａと、マイクロプロセッサ（ＭＰＵ）１０４ｂとを備える。
【００３６】
ハードディスクコントローラ（ＨＤＣ）１０４ａは、コマンドの解析を行い、サーボ信号のセクタ番号を基準にして，１周内の位置を判断し，データの記録・再生を制御し、且つリードデータやライトデータを一時格納する。ＭＰＵ１０４ｂは、各部の制御を行うとともに、信号復調回路１０６からのサーボ位置信号から現在位置を検出（復調）し、検出した現在位置と目標位置との誤差に従い、アクチュエータ１１９のＶＣＭ駆動指令値を演算する。
【００３７】
サーボ・コンボ回路１０５は、ＶＣＭ駆動指令値で、アクチュエータ１１９を駆動し（駆動電流を流し）、又、スピンドルモータを駆動する。インターフェイス回路１０１は、ＵＳＢ（Universal Serial Bus），ＳＡＴＡ(Serial AT Attached)やＳＣＳＩ(Small Component System Interface)等のインターフェイスで、ホストと通信する。
【００３８】
磁気ディスク１１７には、外周から内周に渡り、各トラックにサーボ信号（位置信号）が、円周方向に等間隔に配置される。又、各トラックは、複数のセクタで構成され、セクタ毎に、サーボ信号が記録される。サーボ信号は，サーボマークと、トラック番号と、インデックスと、オフセット情報（サーボバースト）ＰｏｓＡ，ＰｏｓＢ，ＰｏｓＣ，ＰｏｓＤとからなる。
【００３９】
この位置信号をヘッド１２６で読み取り、トラック番号とオフセット情報ＰｏｓＡ，ＰｏｓＢ，ＰｏｓＣ，ＰｏｓＤを使い，磁気ヘッドの半径方向の位置を検出する。さらに、インデックス信号Ｉｎｄｅｘを元にして，磁気ヘッドの円周方向の位置を把握する。
【００４０】
このような，位置信号やデータを読み取るため、磁気ヘッド１２６のリード素子の読み取り出力を、ヘッドＩＣ１０３でレベル調整し、且つリードチャネル１０２のＡＧＣ回路１０７で所定レベルに調整する。
【００４１】
（リード回路の第１の実施の形態）
図２は、本発明のリード回路の第１の実施の形態の回路図、図３は、図２の構成の比較・ゲイン決定回路の回路図である。図２において、図１で示したものと同一のものは、同一の記号で示してあり、ヘッドＩＣ１０３には、４つ（４チャネル）のリード素子（ＴｕＭＲ素子）１２６−０〜１２６−３が接続される。
【００４２】
ヘッドＩＣ１０３は、各々リード素子１２６−０〜１２６−３の出力を増幅する第1の差動増幅器５０−０〜５０−３と、ヘッド選択信号（Ｈｅａｄ  Ｓｅｌｅｃｔ）により、いずれかの差動増幅器５０−０〜５０−３の出力を選択するヘッド選択回路（マルチプレクサ）５２とを有する。
【００４３】
又、ヘッドＩＣ１０３は、ＡＧＣアンプ部１０を有する。このＡＧＣアンプ部１０は、第1の差動増幅器５０−０〜５０−３の出力電圧が、マルチプレクサ５２から入力される第２の差動増幅器１２と、第２の差動増幅器１２の出力を増幅する第３の差動増幅器４０とを有する。
【００４４】
又、ＡＧＣアンプ部１０は、第２の差動増幅器１２のマイナス側出力電圧と、第２の差動増幅器１２のプラス側出力電圧との差をとり、差動信号の振幅を抽出する差動振幅変換器２２と、抽出した振幅と基準値を比較し、ゲインを決定する比較・ゲイン決定回路１４（図３で後述する）と、ＡＧＣ動作を制御するＡＧＣシーケンサ３４とを有する。
【００４５】
更に、ＡＧＣアンプ部１０は、第２の増幅器１２のゲイン値をラッチする第１のゲインラッチ回路３８と、第３の増幅器４０のゲイン値をラッチする第２のゲインラッチ回路４８とを有する。
【００４６】
更に、ＡＧＣアンプ部１０は、ＡＧＣシーケンサ３４の指示により、比較・ゲイン決定回路１４の出力を、第２のスイッチ３０又は第３のスイッチ４６のいずれかに切り替える第1のスイッチ４２と、第1のゲインラッチ回路３８を、第1のスイッチ４２又は後述するレジスタ３６とのいずれかに接続するための第２のスイッチ３０と、第２のゲインラッチ回路４８を、第1のスイッチ４２又は後述するレジスタ３６とのいずれかに接続するための第３のスイッチ４６とを有する。
【００４７】
ヘッドＩＣ１０３は、シリアルデータイネーブル信号ＳＤＥＮ，シリアルクロックＳＣＬＫを、ＭＣＵ１０４から受け取り、また、シリアルデータＳＤＡＴＡを、ＭＣＵ１０４と送信及び受信するシリアルインタフェース部３２と、シリアルインタフェース部３２と内部とのデータの受け渡しのためのレジスタ３６とを有する。又、ヘッドＩＣ１０３は、第３の増幅器４０の出力を、リードチャネル１０２のＡＧＣアンプ１０７に出力するためのバッファアンプ５４を有する。
【００４８】
図３に示すように、比較・ゲイン決定回路１４は、ローパスフィルタ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１５と、サンプル＆ホールド回路１６と、コンパレータ１７−０〜１７−３と、デコーダー１８と、比較値設定回路１９とを有し、ＡＧＣシーケンサ３４により回路のオン／オフ、動作タイミング等が制御される。
【００４９】
ローパスフィルタ１５は、差動振幅変換器２２からの差動振幅信号の高周波成分をカットし、ノイズによるＡＧＣの誤動作を防止する。サンプル＆ホールド回路１６は、デコーダー１８で差動増幅器のゲイン値が決定するまで、ローパスフィルタ１５からの差動振幅信号のピーク値を保持する。比較値設定回路１９は、後述する第２の増幅器１２の比較値Ａと、第３の増幅器４０の比較値Ｂとを格納し、第２の増幅器１２のＡＧＣ調整時は、比較値Ａが、第３の増幅器４０のＡＧＣ調整時は、比較値Ｂが、選択される。
【００５０】
コンパレータ１７−０〜１７−３は、サンプル＆ホールド回路１６からの差動振幅信号のピーク値と、比較値設定回路１９からの比較値とを比較し、ピーク値が、比較値以上であれば、ロジック信号１を、ピーク値が比較値より小さい場合には、ロジック信号０を出力する。
【００５１】
デコーダー１８は、コンパレータ１７−０〜１７−３からのロジック信号を受け取り、ロジック信号の組み合わせに従って、第２又は第３の差動増幅器１２，４０のゲイン値を決定し、スイッチ４２に送る。
【００５２】
このように、ＡＧＣアンプ部１０は、直列接続された２つの差動増幅器１２，４０で構成され、且つ前段の差動増幅器１２が、フィードバックループ制御形のＡＧＣアンプを構成し、後段の差動増幅器４０が、フィードフォワード制御型のＡＧＣアンプを構成する。この動作は、以下に説明する。
【００５３】
（リード回路の動作）
図４は、図２のＡＧＣシーケンサの動作説明図、図５は、図２のヘッドＩＣの第２の増幅器のＡＧＣ動作の説明図、図６は、図２のヘッドＩＣの第３の増幅器のＡＧＣ動作の説明図である。
【００５４】
図４に示すように、ヘッドＩＣ１０３は、リード／ライト端子からリード信号を受けると、リードモードとなり、第1の増幅器５０−０〜５０−３、マルチプレクサ５２、第２の増幅器１２、第３の増幅器４０、出力バッファアンプ５４とを、イネーブルとして、リードパスを形成する。同時に、ＡＧＣシーケンサ３４をイネーブルにする。
【００５５】
シリアルインタフェース部３２は、ＭＣＵ１０４からヘッド選択信号（選択ヘッド番号を含む）を受け、レジスタ３６のヘッド選択データ域にセットする。これにより、レジスタ３６からマルチプレクサ５２にヘッド選択信号が与えられ、マルチプレクサ５２は、ヘッド選択信号で指示されたヘッドの出力（即ち、第１の増幅器の出力）を選択して、出力し、且つ選択されなかった第１の差動増幅器をディセーブルにする。ＭＣＵ１０４が、ヘッドＩＣ１０３にヘッド選択信号を送るタイミングに制限はなく、ヘッドＩＣ１０３が、リードモードになる前でも、リードモードになった後でもよい。
【００５６】
ヘッドＩＣ１０３がリードモードになった時、ＡＧＣアンプ部１０でゲイン値を自動調整する場合には、ＭＣＵ１０４は、シリアルインタフェース部３２に、ＡＧＣイネーブル信号を送る。このＡＧＣイネーブル信号は、レジスタ３６にセットされ、ＡＧＣシーケンサ３４に与えられる。
【００５７】
ＡＧＣシーケンサ３４は、第２の増幅器１２のゲイン調整を開始する。即ち、第1のスイッチ４２を、図２のように、「ａ」側に接続し、且つ第２のスイッチ３０を、「ａ」側に接続する。これにより、比較・ゲイン決定回路１４は、第1のゲインラッチ回路３８に接続される。
【００５８】
これとともに、ＡＧＣシーケンサ３４は、出力ミュート信号（Ｏｕｔｐｕｔ  Ｍｕｔｅ）をオンにして、出力バッファアンプ５４をミュートとし、且つ差動振幅変換器２０をイネーブルとする。更に、ＡＧＣシーケンサ３４は、比較・ゲイン決定回路１４に、第２の増幅器１２のゲイン調整を指示する。
【００５９】
これにより、差動振幅変換器２２は、差動増幅器１２の出力のマイナス側電圧と、プラス側の電圧との差（差動振幅信号）を比較・ゲイン決定回路１４に出力する。
【００６０】
比較・ゲイン決定回路１４では、ローパスフィルタ１５が、差動振幅変換器２２からの差動振幅信号の高周波成分をカットし、ノイズによるＡＧＣの誤動作を防止する。次に、サンプル＆ホールド回路１６は、デコーダー１８で差動増幅器１２のゲイン値が決定するまで、差動振幅信号のピーク値を保持する。比較値設定回路１９は、図５に示すように、第２の増幅器１２の出力振幅の比較値Ａを、コンパレータ１７−０〜１７−３に出力する。
【００６１】
コンパレータ１７−０〜１７−３は、サンプル＆ホールド回路１６からの差動振幅信号のピーク値と、比較値設定回路１９からの比較値Ａとを比較し、ピーク値が、比較値以上であれば、ロジック信号１を、ピーク値が比較値より小さい場合には、ロジック信号０を出力する。
【００６２】
デコーダー１８は、コンパレータ１７−０〜１７−３から受け取ったロジック信号の組み合わせに従って、第２の差動増幅器１２の出力振幅値が，コンパレータ１７−１と１７−２の比較値Ａの間（第２の差動増幅器１２の出力振幅のセンター値）になるような、差動増幅器１２のゲイン値を決定し、２つのスイッチ４２，３０を介し、第1のゲインラッチ回路３８に出力する。これにより、第２の増幅器１２は、フィードバックループ制御により、ゲイン値が自動調整される。
【００６３】
ＡＧＣシーケンサ３４は、所定のゲイン調整時間が終了すると、第２の増幅器１２のゲイン調整を終了する。これにより、第２の増幅器１２のゲイン値は、第１のゲインラッチ回路３８に保持されたゲインに固定される。そして、ＡＧＣシーケンサ３４は、第３の増幅器４０のゲイン調整を開始する。
【００６４】
即ち、第1のスイッチ４２を、図２のように、「ｂ」側に接続し、且つ第３のスイッチ４６を、「ａ」側に接続する。これにより、比較・ゲイン決定回路１４は、第２のゲインラッチ回路４８に接続される。
【００６５】
これとともに、ＡＧＣシーケンサ３４は、出力バッファアンプ５４をミュートのままとし、且つ差動振幅変換器２２をイネーブルのままとする。更に、ＡＧＣシーケンサ３４は、比較・ゲイン決定回路１４に、第３の増幅器４０のゲイン調整を指示する。
【００６６】
これにより、差動振幅変換器２２は、差動増幅器１２の出力（差動増幅器４０の入力）のマイナス側電圧と、プラス側の電圧との差（差動振幅信号）を比較・ゲイン決定回路１４に出力する。
【００６７】
比較・ゲイン決定回路１４では、ローパスフィルタ１５が、差動振幅変換器２２からの差動振幅信号の高周波成分をカットし、ノイズによるＡＧＣの誤動作を防止する。次に、サンプル＆ホールド回路１６は、デコーダー１８で差動増幅器４０のゲイン値が決定するまで、差動振幅信号のピーク値を保持する。比較値設定回路１９は、図６に示すように、第３の増幅器４０の出力振幅の比較値Ｂを、コンパレータ１７−０〜１７−３に出力する。
【００６８】
コンパレータ１７−０〜１７−３は、サンプル＆ホールド回路１６からの差動振幅信号のピーク値と、比較値設定回路１９からの比較値Ｂとを比較し、ピーク値が、比較値以上であれば、ロジック信号１を、ピーク値が比較値より小さい場合には、ロジック信号０を出力する。
【００６９】
デコーダー１８は、コンパレータ１７−０〜１７−３から受け取ったロジック信号の組み合わせに従って、第３の差動増幅器４０の出力振幅値が，リードチャネル１０２の入力振幅のセンター値になるような、第３の差動増幅器４０のゲイン値を決定し、２つのスイッチ４２，４６を介し、第２のゲインラッチ回路４８に出力する。これにより、第３の増幅器４０は、フィードフォワード制御により、ゲイン値が自動調整される。
【００７０】
ＡＧＣシーケンサ３４は、所定のゲイン調整時間が終了すると、第３の増幅器４０のゲイン調整を終了する。これにより、第３の増幅器４０のゲインは、第２のゲインラッチ回路４８に保持されたゲイン値に固定される。ＡＧＣシーケンサ３４は、第３の増幅器４０のゲイン調整完了後、出力ミュート信号をオフにして、出力バッファアンプ５４のミュートを解除する。これにより、選択されたヘッドのリード出力が、ＡＧＣアンプ部１０で、出力レベル調整され、出力バッファアンプ５４から、リードチャネル１０２に出力される。
【００７１】
ＡＧＣシーケンサ３４は、全てのゲイン調整が完了した後、差動振幅変換器２２と、比較・ゲイン決定回路１４とをディセーブルにするとともに、スイッチ４２，３０，４６を、図２に示す接続状態に戻す。更に、ＡＧＣシーケンサ３４は、ゲインラッチ回路３８に保持された第２の差動増幅器１２のゲイン値と、ゲインラッチ回路４８に保持された第３の差動増幅器４０のゲイン値を、レジスタ３６にセットして、レジスタ３６に保持された差動増幅器１２，４０のゲイン値を更新する。最後に、ＡＧＣシーケンサ３４は、ＡＧＣイネーブル信号をオフにして、レジスタ３６のＡＧＣイネーブル設定をクリアする。
【００７２】
このように、第２の増幅器１２と、第３の増幅器４０とからなる２つのアンプで、ＡＧＣアンプを構成し、第２の増幅器１２と第３の増幅器４０間の接続を、ＡＧＣの制御入力とする。
【００７３】
このように構成した理由を説明する。ＡＧＣアンプには、フィードバックループ制御型と、フィードフォワード制御型とがある。フィードバックループ制御型ＡＧＣの場合、目標値に対する制御の精度は高いが、アンプ出力（＝ＡＧＣ制御入力)の振幅は、数十ｍＶｐｐ（ｐｅａｋ  ｔｏ  ｐｅａｋ）〜数百ｍＶｐｐと範囲が広い場合には、ＡＧＣ開始時のアンプの出力の変動が大きい。特に、リード素子に、ＴｕＭＲ素子を利用した場合には、個々のリード素子で、このような振幅範囲のばらつきがある。
【００７４】
このことは、フィードバックループ制御型ＡＧＣを単独で使用する場合には、ＡＧＣのフィードバックループゲインの変動が大きくなることを意味し、ＡＧＣが安定するまでの引き込み時間が増大し、又、ＡＧＣが、安定しない場合が発生する。
【００７５】
一方、フィードフォワード制御型ＡＧＣを単独で使用する場合には、ＡＧＣ後の調整結果が、フィードバックされないため、ゲインの変更に対する反応は速い。しかし、リードチャネルの入力レベル範囲であるが、最適ではないゲイン(例えば、リード出力が、リードチャネルの入力レベルの最大値あるいは最小値になるゲイン)に設定される可能性がある。また、アンプ入力(＝ＡＧＣ制御入力)は、信号レベルが小さいため、ＡＧＣのレベル判定時に誤検出する可能性がある。
【００７６】
本実施の形態では、フィードバックループ制御型ＡＧＣとフィードフォワード制御型ＡＧＣとを連結した構成を採用している。そして、ＡＧＣシーケンサ３４は、図４に示すシーケンスに従って、最初に、第２の増幅器１２のゲイン値をフィードバックループ制御(制御入力が、第２の増幅器１２の出力)で調整する。第２の増幅器１２の出力レベル範囲は、フィードバック制御型ＡＧＣを単独で使用する場合のアンプ出力に比較して、振幅の範囲が小さく、ＡＧＣのフィードバックループゲインの変動を小さくすることが出来る。このため、ＡＧＣの引き込み時間の増大を防止し、且つＡＧＣの安定性を保証することが可能となる。
【００７７】
図５に示すように、第２の増幅器１２のゲイン値は、第２の増幅器１２の出力振幅値が、第３の増幅器４０の入力振幅範囲のセンター値を目標に調整されるが、図５に示すように、調整範囲はある幅を持つ。これは、コンパレータ１７のビット数（分解能）と、第２の増幅器１２のゲイン値が、有限の固定された値を持つためである。
【００７８】
次に、ＡＧＣシーケンサ３４は、第３の増幅器４０のゲイン値をフィードフォワード制御(制御入力は、第３の増幅器４０の入力)で調整する。第３の増幅器４０の入力振幅範囲は、フィードフォワード制御型ＡＧＣを単独で使用する場合のアンプ入力に比較して、振幅が大きく、ＡＧＣのレベル判定時の誤検出を防止することが可能性となる。
【００７９】
第３の増幅器４０は、図６に示すように、リードチャネル１０２の入力振幅範囲のセンター値を目標に調整されるが、図６に示すように、調整範囲はある幅を持つ。この理由は、第２の増幅器１２の理由と同じである。
【００８０】
このＡＧＣの組み合わせにおいて、前段、後段のＡＧＣともフィードバックループ制御型とした場合には、前述のように、収束時間が長くなる。逆に、前段をフィードフォワード制御型、後段をフィードバックループ制御型とすると、前段のＡＧＣアンプは、入力信号が小さいため、前段のフィードフォワード型ＡＧＣのゲイン誤差が大きくなる。
【００８１】
本実施の形態は、前段をフィードバックループ制御型ＡＧＣで構成し、入力振幅が小さくても、誤差を少なくし、後段をフィードフォワード制御型ＡＧＣで構成し、振幅が大きい範囲で、収束時間が早くなる。
【００８２】
ＡＧＣシーケンサ３４は、図４に示すように、ＡＧＣによるゲイン調整中に、リード出力をミュート(振幅は０Ｖｐｐ, 出力電圧はリードチャネル１０２の入力Common電圧範囲内であり、理想はセンター値である)することが出来る。
【００８３】
このミュート動作により、ＡＧＣのゲイン調整中に、リード出力が、リードチャネル１０２に入力され、リードチャネル１０２の動作が不安定になるのを防止できる。なお、ヘッドＩＣのＡＧＣ動作中に、リードチャネル１０２が、ヘッドＩＣからの入力をミュートするようにすれば、この機能を使用しなくても良い。
【００８４】
このように、２つのＡＧＣを連結し、順次、ＡＧＣのゲイン調整を行うため、コンパレータ１７は、制御入力範囲が比較的狭くてよく、実施例のように、４ｂｉｔ程度で構成できる。このため、比較・ゲイン決定回路の回路規模を小さくできる。
【００８５】
このように、ヘッドＩＣ１０３は、外部からの指示に応じて、ＡＧＣによるＡＧＣアンプ１２、４０のゲイン調整モードを持ち、更に、外部からの与えられたゲイン値で、ＡＧＣアンプ１２，４０のゲインを設定するモードを併用できる構成を有する。
【００８６】
即ち、前記したように、ヘッドＩＣ１０３で全てのゲイン調整が完了した後、ゲインラッチ回路３８に保持された第２の差動増幅器１２のゲイン値と、ゲインラッチ回路４８に保持された第３の差動増幅器４０のゲイン値は、レジスタ３６にセットされているため、図１のＭＣＵ１０４が、シリアルインタフェース部３２より、読み出し、内蔵メモリに格納できる。
【００８７】
逆に、ＡＧＣイネーブル信号がオフの時に、ＭＣＵ１０４が、内蔵メモリのゲイン初期値（前述の読み出した値）を読み出し、シリアルインタフェース部３２を介して、レジスタ３６にセットする。この場合に、第２のスイッチ３０、第３のスイッチ４６は、「ｂ」側に接続されているため、レジスタ３６にセットされた差動増幅器１２，４０のゲイン値は、各々、第２のスイッチ３０、第３のスイッチ４６を介し、第１のゲインラッチ回路３８、第２のゲインラッチ回路４８に設定される。
【００８８】
（リード回路の第２の実施の形態）
図７は、本発明のリード回路の第２の実施の形態の回路図、図８は、その動作シーケンス図である。図７において、図１、図２で説明したものと同じものは、同一の記号で示してある。この実施の形態は、図１のＭＣＵ１０４のメモリ２８に、各ヘッド（チャネル）のゲイン測定値を格納する。
【００８９】
図８により、図７の構成の動作を説明する。磁気ディスク装置の電源が投入されると、ＭＣＵ１０４は、磁気デイスク１１７のシステムエリア（ＳＡ）が記録された磁気ヘッド１２６に対応するヘッド選択信号を、ヘッドＩＣ１０３のシリアルインタフェース部３２に、送信する。次に、ＭＣＵ１０４は、シリアルインタフェース部３２に、図４で説明したリード信号とＡＧＣイネーブル信号を送信する。第１の実施の形態で説明したように、ヘッドＩＣ１０３は、ＡＧＣアンプ部１０でゲインの自動調整を行う。
【００９０】
ＭＣＵ１０４は、ヘッドＩＣ１０３のゲイン調整時間を経過すると、磁気ヘッド１２６を、磁気ディスク１１７のシステムエリアに位置付け、ヘッドＩＣ１０３、リードチャネル回路１０２に、システムエリアのデータの読み出しを指示する。
【００９１】
尚、磁気ディスク１１７のシステムエリアには、装置のステータス情報（各リードヘッドの最適ゲイン、バイアス電流／電圧、各ライトヘッドのライト波形のブースト量、その他の各種の設定パラメータ）が、記憶されている。ＭＣＵ１０４は、ヘッドＩＣ１０３，リードチャネル回路１０２を介し、磁気ディスク１１７のシステムエリアのデータを読み出し、メモリ２８に格納した後、各部に設定する。又、ＭＣＵ１０４は、ヘッドＩＣ１０３に、ＴｕＭＲ素子のバイアス電流／電圧、ライト素子のライト波形のブースト量を設定する。これにより、磁気デイスク１１７のデータのリード／ライト動作の準備が完了する。
【００９２】
ＭＣＵ１０４が、リード又はライトを行う場合に、ヘッドＩＣ１０３にヘッド選択信号を与える。これにより、ヘッドＩＣ１０３のマルチプレクサ５２は、指示されたヘッドを選択する。次に、ＭＣＵ１０４は、そのヘッドの２つのゲイン初期値（差動増幅器１２，４０）を、ヘッドＩＣ１０３のシリアルインタフェース（ＳＩＦ）部３２に与える。
【００９３】
これにより、レジスタ３６、スイッチ３０，４６を介し、ラッチ回路３８、４８に、与えられたゲイン初期量がセットされる。即ち、差動増幅器１２、４０は、セットされたゲイン量で、増幅動作する。即ち、固定ゲインで、動作する。そして、このゲインで、データ読み取りを開始する。
【００９４】
同様に、ヘッドチェンジが生じた場合には、ＭＣＵ１０４は、ヘッドＩＣ１０３にヘッド選択信号を与え、マルチプレクサ５２は、指示されたヘッドを選択する。次に、ＭＣＵ１０４は、その選択ヘッドの２つのゲイン初期値（差動増幅器１２，４０）を、ヘッドＩＣ１０３のシリアルインタフェース（ＳＩＦ）部３２に与える。これにより、レジスタ３６、スイッチ３０，４６を介し、ラッチ回路３８、４８に、与えられたゲイン初期量がセットされる。即ち、差動増幅器１２、４０は、セットされたゲイン量で、増幅動作する。
【００９５】
このため、ＡＧＣのゲイン調整モードを使用して、初期ゲインを調整でき、ヘッドの特性のばらつきが大きくても、高速に、リードチャネル回路１０２のＡＧＣ回路のダイナミックレンジに入る振幅に調整できる。
【００９６】
又、この調整初期値を、メモリに格納しておくことにより、ヘッド選択時に、対応する初期ゲインを読み出し、ＡＧＣアンプ１０に設定することにより、ＡＧＣ動作が必要なく、最適ゲインに設定できる。即ち、比較・ゲイン決定回路１４，差動振幅変換器２２，ＡＧＣシーケンサ３４を動作させないため、消費電力の軽減の効果が大きい。特に、携帯機器に搭載される場合には、供給電力が限られているため、この低消費電力化の効果は、大きい。特に、ＡＧＣの実行時間を最小限とでき、結果として、全体の消費電力を下げ、且つヘッドのばらつきが大きくても、最適なゲインでリード動作できる。
【００９７】
更に、この実施の形態では、ヘッドＩＣ１０３内で自動レベル調整するため、外部との余分な信号線を必要としない。このため、図９で説明したように、アクチュエータに搭載するのに、実装上、好適である。
【００９８】
（他の実施の形態）
前述の実施の形態では、ＡＧＣ回路を、図２等の構成で説明したが、アナログ形式のＡＧＣ回路や、積分回路を持つＡＧＣ回路等の他のＡＧＣ回路を適用できる。又、磁気ディスク装置のヘッドのリード回路の例で説明したが、他の媒体記憶装置のリード回路にも適用できる。
【００９９】
更に、第２の増幅器１２、第３の増幅器４０のゲイン調整は、工場出荷前に行い、各ヘッド（チャネル）の測定ゲインを、メモリ（又は磁気ディスクのシステムエリア）に格納するようにしても良い。又、磁気ディスク装置の最初のパワーオン時に、第２の増幅器１２、第３の増幅器４０のゲイン調整を行い、各ヘッド（チャネル）の測定ゲインを、メモリ（又は磁気ディスクのシステムエリア）に格納するようにしても良い。
【０１００】
同様に、磁気ディスク装置の動作中に、所定時間毎に、又は温度等の環境変化が生じた場合や、リード信号のエラーレートを測定し、エラーレートが基準値を越えた場合に、キャリブレーションの１つとして、第２の増幅器１２、第３の増幅器４０のゲイン調整を行い、各ヘッド（チャネル）の測定ゲインで、メモリ（又は磁気ディスクのシステムエリア）のゲインを更新するようにしても良い。
【０１０１】
以上、本発明を、実施の形態で説明したが、本発明は、その趣旨の範囲内で種々の変形が可能であり、これを本発明の範囲から排除するものではない。
【０１０２】
（付記１）ヘッドの読み取り信号の振幅レベルを調整して、ＡＧＣアンプを有するリードチャネルに出力するヘッドＩＣにおいて、前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲイン値をフィードフォワード制御で自動調整するＡＧＣ回路とを有することを特徴とするヘッドＩＣ。
【０１０３】
（付記２）前記ＡＧＣ回路は、前記第１の差動増幅器のゲイン値を、前記第２の差動増幅器の入力振幅レベル範囲のセンター値を目標に調整し、前記第２の差動増幅器のゲイン値を、前記リードチャネルの入力振幅レベル範囲のセンター値を目標に調整することを特徴とする付記１のヘッドＩＣ。
【０１０４】
（付記３）外部から設定された前記第１の差動増幅器のゲイン値と前記第２の増幅器のゲイン値を受信するインタフェース部と、前記ＡＧＣ回路のゲイン値と、前記インタフェース部からのゲイン値を選択的に、前記第１及び第２の差動増幅器に設定するための第１及び第２のスイッチとを更に有することを特徴とする付記１のヘッドＩＣ。
【０１０５】
（付記４）前記第１及び第２の差動増幅器は、ＡＧＣイネーブル信号がオンの時に、前記ＡＧＣ回路により、ＡＧＣアンプとして動作し、前記ＡＧＣイネーブル信号がオフの時に、前記ＡＧＣ回路で自動調整されたゲイン値により固定アンプとして、動作することを特徴とする付記１のヘッドＩＣ。
【０１０６】
（付記５）前記第１のスイッチからのゲイン値をラッチし、且つ前記第１の差動増幅器に前記ゲイン値を設定するための第１のラッチ回路と、前記第２のスイッチからのゲイン値をラッチし、且つ前記第２の差動増幅器に前記ゲイン値を設定するための第２のラッチ回路とを更に有することを特徴とする付記３のヘッドＩＣ。
【０１０７】
（付記６）前記インタフェース部は、前記ＡＧＣイネーブル信号により、前記ＡＧＣ回路を動作して得たゲイン値を、前記第１及び第２のラッチ回路から初期値として、外部に読み出し、且つ前記外部から前記読み出した初期値を受信して、前記第１及び第２のスイッチに出力することを特徴とする付記３のヘッドＩＣ。
【０１０８】
（付記７）ヘッド選択信号に応じて、前記第１の差動増幅器に、複数のヘッドのいずれかを接続するヘッド切り替え部を設け、前記インタフェース部は、前記選択されたヘッドの前記ゲイン値を受信し、前記第１及び第２の差動増幅器に前記選択されたヘッドに対応するゲイン値を設定することを特徴とする付記３のヘッドＩＣ。
【０１０９】
（付記８）ヘッドの読み取り信号の振幅レベルを調整するリード回路において、前記ヘッドからの読み取り信号の振幅レベルを調整するヘッドＩＣと、前記ヘッドＩＣに接続され、ＡＧＣアンプを有するリードチャネルとを有し、前記ヘッドＩＣは、前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲイン値をフィードフォワード制御で自動調整するＡＧＣ回路とを有することを特徴とするリード回路。
【０１１０】
（付記９）前記ＡＧＣ回路は、前記第１の差動増幅器のゲイン値を、前記第２の差動増幅器の入力振幅レベル範囲のセンター値を目標に調整し、前記第２の差動増幅器のゲイン値を、前記リードチャネルの入力振幅レベル範囲のセンター値を目標に調整することを特徴とする付記８のリード回路。
【０１１１】
（付記１０）前記ヘッドＩＣは、外部から設定された前記第１の差動増幅器のゲイン値と前記第２の増幅器のゲイン値を受信するインタフェース部と、前記ＡＧＣ回路のゲイン値と、前記インタフェース部からのゲイン値を選択的に、前記第１及び第２の差動増幅器に設定するための第１及び第２のスイッチとを更に有することを特徴とする付記８のリード回路。
【０１１２】
（付記１１）前記第１及び第２の差動増幅器は、前記ＡＧＣイネーブル信号がオンの時に、前記ＡＧＣ回路により、ＡＧＣアンプとして動作し、前記ＡＧＣイネーブル信号がオフの時に、前記外部からの設定ゲインにより固定アンプとして、動作することを特徴とする付記１のリード回路。
【０１１３】
（付記１２）前記第１のスイッチからのゲイン値をラッチし、且つ前記第１の差動増幅器に前記ゲイン値を設定するための第１のラッチ回路と、前記第２のスイッチからのゲイン値をラッチし、且つ前記第２の差動増幅器に前記ゲイン値を設定するための第２のラッチ回路とを更に有することを特徴とする付記１０のリード回路。
【０１１４】
（付記１３）前記インタフェース部は、前記ＡＧＣイネーブル信号により、前記ＡＧＣ回路を動作して得たゲイン値を、前記第１及び第２のラッチ回路から初期値として、外部に読み出し、且つ前記外部から前記読み出した初期値を受信して、前記第１及び第２のスイッチに出力することを特徴とする付記１０のリード回路。
【０１１５】
（付記１４）ヘッド選択信号に応じて、前記第１の差動増幅器に、複数のヘッドのいずれかを接続するヘッド切り替え部を設け、前記インタフェース部は、前記選択されたヘッドの前記ゲイン値を受信し、前記第１及び第２の差動増幅器に前記選択されたヘッドに対応するゲイン値を設定することを特徴とする付記１０のリード回路。
【０１１６】
（付記１５）媒体の情報を読み取るヘッドと、前記ヘッドからの読み取り信号の振幅レベルを調整するヘッドＩＣと、前記ヘッドＩＣに接続され、ＡＧＣアンプを有するリードチャネルとを有し、前記ヘッドＩＣは、前記読み取り信号を設定されたゲイン値で増幅する第１の差動増幅器と、前記第１の差動増幅器の出力を設定された第２のゲイン値で増幅する第２の差動増幅器と、前記第１の差動増幅器の出力振幅レベルと基準レベルとの差を取り、所定の引き込み特性に応じて、前記第１の差動増幅器のゲイン値をフィードバックループ制御で自動調整し、且つ前記第１の差動増幅器のゲイン値の自動調整終了後、前記第１の差動増幅器の出力振幅レベルと第２の基準レベルとの差を取り、所定の引き込み特性に応じて、前記第２の差動増幅器のゲイン値をフィードフォワード制御で自動調整するＡＧＣ回路とを有することを特徴とする媒体記憶装置。
【０１１７】
（付記１６）前記ＡＧＣ回路は、前記第１の差動増幅器のゲイン値を、前記第２の差動増幅器の入力振幅レベル範囲のセンター値を目標に調整し、前記第２の差動増幅器のゲイン値を、前記リードチャネルの入力振幅レベル範囲のセンター値を目標に調整することを特徴とする付記１５の媒体記憶装置。
【０１１８】
（付記１７）外部から設定された前記第１の差動増幅器のゲイン値と前記第２の増幅器のゲイン値を受信するインタフェース部と、前記ＡＧＣ回路のゲイン値と、前記インタフェース部からのゲイン値を選択的に、前記第１及び第２の差動増幅器に設定するための第１及び第２のスイッチとを更に有することを特徴とする付記１５の媒体記憶装置。（１０、図２）
（付記１８）前記第１及び第２の差動増幅器は、前記ＡＧＣイネーブル信号がオンの時に、前記ＡＧＣ回路により、ＡＧＣアンプとして動作し、前記ＡＧＣイネーブル信号がオフの時に、前記ＡＧＣ回路で自動調整されたゲイン値により固定アンプとして、動作することを特徴とする付記１５の媒体記憶装置。
【０１１９】
（付記１９）前記第１のスイッチからのゲイン値をラッチし、且つ前記第１の差動増幅器に前記ゲイン値を設定するための第１のラッチ回路と、前記第２のスイッチからのゲイン値をラッチし、且つ前記第２の差動増幅器に前記ゲイン値を設定するための第２のラッチ回路とを更に有することを特徴とする付記１７の媒体記憶装置。
【０１２０】
（付記２０）前記インタフェース部は、前記ＡＧＣイネーブル信号により、前記ＡＧＣ回路を動作して得たゲイン値を、前記第１及び第２のラッチ回路から初期値として、外部に読み出し、且つ前記外部から前記読み出した初期値を受信して、前記第１及び第２のスイッチに出力することを特徴とする付記１７の媒体記憶装置。
【産業上の利用可能性】
【０１２１】
ヘッドＩＣに、ＡＧＣアンプを設けたので、ヘッドＩＣ内で、ヘッドからの振幅が自動調整され、リードチャネルのＡＧＣアンプの入力ダイナミックレンジに入る信号レベル調整ができる。又、このＡＧＣアンプをフィードバックループ制御型の第１のアンプとフィードフォワード制御型の第２のアンプで構成することにより、目標値に対する制御の精度が高く、また応答速度が速いＡＧＣアンプを構成できる。更に、ＡＧＣの引き込み時間の増大防止、安定性の保証、ＡＧＣの誤判定防止を図る事が可能になる。
【図面の簡単な説明】
【０１２２】
【図１】本発明の媒体記憶装置の一実施形態の構成図である。
【図２】本発明のリード回路の第１の実施の形態の回路図である。
【図３】図２の比較・ゲイン決定回路の回路図である。
【図４】図２のＡＧＣシーケンサの動作説明図である。
【図５】図２の第２の差動増幅器のＡＧＣ動作の説明図である。
【図６】図２の第３の差動増幅器のＡＧＣ動作の説明図である。
【図７】本発明のリード回路の第２の実施の形態の回路図である。
【図８】図７のリード回路の動作シーケンス図である。
【図９】従来の媒体記憶装置の説明図である。
【図１０】従来のリード回路の説明図である。
【符号の説明】
【０１２３】
１０  ＡＧＣアンプ
１２  第１（第２）の差動増幅器
１４  比較・ゲイン決定回路（ＡＧＣ回路）
１５  ローパスフィルタ
１６  サンプル＆ホールド回路
１７−０〜１７−３  コンパレタータ
１８  デコーダー
１９  比較値設定回路
２２  差動振幅変換器（ＡＧＣ回路）
２８  メモリ
３０，４２，４６  スイッチ
３２  インタフェース部
３４  ＡＧＣシーケンサ（ＡＧＣ回路）
３６  レジスタ
３８，４８  ゲインラッチ回路
４０  第２（第３）の差動増幅器
５２  マルチプレクサ（ヘッド切り替え部）
１０２  リードチャネル
１０３  ヘッドＩＣ
１０４  ＭＣＵ
１０７  ＡＧＣアンプ
１２６−０〜１２６−３  リード素子
【図１】
2009134806.tif 000003
【図２】
2009134806.tif 000004
【図３】
2009134806.tif 000005
【図４】
2009134806.tif 000006
【図５】
2009134806.tif 000007
【図６】
2009134806.tif 000008
【図７】
2009134806.tif 000009
【図８】
2009134806.tif 000010
【図９】
2009134806.tif 000011
【図１０】
2009134806.tif 000012