(57)【要約】【課題】位相補償回路の抵抗の抵抗値が大きくても、過渡応答特性の良いボルテージレギュレータを提供する。【解決手段】位相補償回路の抵抗を、抵抗の両端の電圧に応じて抵抗値が変化するような構成とした。従って、誤差増幅回路の出力電圧が変化している過渡状態において、位相補償回路の抵抗の抵抗値を小さくすることで、過渡応答特性が良くなる。【選択図】図１
2009134698.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧と出力トランジスタの出力電圧に基づく電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
前記出力トランジスタと誤差増幅回路との間に設けられ、前記誤差増幅回路の出力信号の位相を補償する位相補償回路と、を備えたボルテージレギュレータであって、
前記位相補償回路は、位相補償抵抗と位相補償容量を備え、
前記位相補償抵抗は、前記誤差増幅回路の出力信号が変化している過渡状態において、抵抗値が小さくなることを特徴とするボルテージレギュレータ。
【請求項２】
前記位相補償抵抗は、
一方の端子が前記位相補償回路の入力端子に接続された第一の位相補償抵抗と、
一方の端子が前記第一の位相補償抵抗の他方の端子に接続され、他方の端子が前記位相補償回路の出力端子に接続された第二の位相補償抵抗と、
ソースが前記位相補償回路の入力端子に接続され、ドレインが前記位相補償回路の出力端子に接続され、ゲートが前記第一の位相補償抵抗の他方の端子及び前記第二の位相補償抵抗の一方の端子に接続された制御トランジスタと、
を備えたことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項３】
前記制御トランジスタは、前記誤差増幅回路の出力信号が変化している過渡状態において、オンすることを特徴とする請求項２記載のボルテージレギュレータ。
【請求項４】
前記第一位相補償抵抗と前記第二位相補償抵抗の抵抗値が等しいことを特徴とする請求項２記載のボルテージレギュレータ。
【請求項５】
前記第一位相補償抵抗は、前記第二位相補償抵抗よりも抵抗値が大きいことを特徴とする請求項２記載のボルテージレギュレータ。
【請求項６】
前記第一位相補償抵抗は、前記第二位相補償抵抗よりも抵抗値が小さいことを特徴とする請求項２記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一定の出力電圧を出力するボルテージレギュレータに関し、より詳しくは、ボルテージレギュレータの動作を安定させる位相補償回路に関する。
【背景技術】
【０００２】
図３は、従来のボルテージレギュレータを示す回路図である。
【０００３】
従来のボルテージレギュレータは、出力電圧Ｖｏｕｔを出力する出力トランジスタ２１、出力電圧Ｖｏｕｔを分圧する分圧回路２２、基準電圧を発生する基準電圧回路２３、分圧回路２２の出力電圧及び基準電圧に基づき、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタ２１を制御する誤差増幅回路２４、及び、出力トランジスタ２１と誤差増幅回路２４との間に設けられ、位相補償回路２０の出力端子２０ｄの位相を補償する位相補償回路２０を備えている。位相補償回路２０は、位相補償容量２０ａ及び位相補償抵抗２０ｂを有している（例えば、特許文献１参照）。
【特許文献１】特開２００５−２１５８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ボルテージレギュレータの位相補償回路２０において、ボルテージレギュレータの安定動作のために、位相補償抵抗２０ｂの抵抗値が大きく設定される場合がある。
【０００５】
ボルテージレギュレータの出力電圧Ｖｏｕｔが変化すると、誤差増幅回路２４の出力電圧も変化する。誤差増幅回路２４の出力電圧が変化する過渡状態において、位相補償抵抗２０ｂの抵抗値が大きいと、出力トランジスタ２１のゲートの充放電に時間が掛かってしまう。
【０００６】
図４は、従来のボルテージレギュレータの位相補償回路の入力電圧及び出力電圧を示す図である。
【０００７】
位相補償回路２０の入力電圧Ｖ１が図４の（Ａ）に示すように変化すると、位相補償回路２０の出力電圧Ｖ２は図４の（Ｂ）に示すように変化する。位相補償抵抗２０ｂの抵抗値が小さい場合の出力電圧Ｖ２は、図４の（Ｂ）の点線に示すように変化するが、位相補償抵抗２０ｂの抵抗値が大きい場合は、実線に示すように変化する。
【０００８】
すなわち、位相補償回路２０の過渡応答特性が悪くなり、従ってボルテージレギュレータの過渡応答特性が悪くなる、と言う課題があった。
【０００９】
本発明は、このような課題に鑑みてなされたものであり、位相補償抵抗の抵抗値が大きくても、過渡応答特性が良いボルテージレギュレータを提供する。
【課題を解決するための手段】
【００１０】
本発明のボルテージレギュレータは、上記課題を解決するために、位相補償回路の抵抗を、抵抗の両端の電圧に応じて抵抗値が変化するような構成とした。そして、誤差増幅回路の出力電圧が変化している過渡状態において、位相補償回路の抵抗の抵抗値を小さくすることによって、位相補償回路の性能を犠牲にすることなく、ボルテージレギュレータの過渡応答特性を改善した。
【発明の効果】
【００１１】
本発明のボルテージレギュレータは、誤差増幅回路の出力電圧が変化している過渡状態において、位相補償回路の抵抗の抵抗値を小さくすることで、位相補償回路の応答特性が良くなる構成とした。従って、位相補償回路の抵抗の抵抗値を大きく設定することが出来て、しかもボルテージレギュレータの過渡応答特性が良いという効果を有する。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明のボルテージレギュレータの回路図である。
【００１３】
本発明のボルテージレギュレータは、位相補償回路１０、出力トランジスタ１１、分圧回路１２、基準電圧回路１３、誤差増幅回路１４、電源端子１５、出力端子１６及び接地端子１７を備えている。位相補償回路１０は、位相補償容量１０ａ、位相補償抵抗１０ｂ及び１０ｃ、制御トランジスタ１０ｄ、入力端子１０ｅ、入力端子１０ｆ及び出力端子１０ｇを備えている。
【００１４】
位相補償回路１０は、入力端子１０ｅが誤差増幅回路１４の出力端子に接続され、入力端子１０ｆが電源端子１５に接続され、出力端子１０ｇが出力トランジスタ１１のゲートに接続されている。出力トランジスタ１１は、ソース及びバックゲートが電源端子１５に接続され、ドレインが出力端子１６に接続されている。分圧回路１２は、出力端子１６と接地端子１７との間に設けられ、分圧回路１２の出力端子は誤差増幅回路１４の非反転入力端子に接続されている。基準電圧回路１３は、誤差増幅回路１４の反転入力端子と接地端子１７との間に設けられている。
【００１５】
位相補償容量１０ａの一端は位相補償回路１０の入力端子１０ｅに接続され、他端は位相補償回路１０の出力端子１０ｇに接続されている。位相補償抵抗１０ｂの一端は位相補償回路１０の入力端子１０ｅに接続され、他端は制御トランジスタ１０ｄのゲートに接続されている。位相補償抵抗１０ｃの一端は制御トランジスタ１０ｄのゲートに接続され、他端は位相補償回路１０の出力端子１０ｇに接続されている。制御トランジスタ１０ｄのソースは位相補償回路１０の入力端子１０ｅに接続され、ドレインは位相補償回路１０の出力端子１０ｇに接続され、バックゲートは位相補償回路１０の入力端子１０ｆに接続されている。
【００１６】
上述したようなボルテージレギュレータは、以下のように動作する。
【００１７】
出力トランジスタ１１は、出力電圧Ｖｏｕｔを出力する。分圧回路１２は、出力電圧Ｖｏｕｔを分圧する。基準電圧回路１３は、基準電圧を発生する。誤差増幅回路１４は、分圧回路１２の出力電圧及び基準電圧に基づき、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタ１１を制御する制御信号を出力する。
【００１８】
出力電圧Ｖｏｕｔが低くなると、分圧回路１２の出力電圧も低くなる。分圧回路１２の出力電圧が基準電圧よりも低くなると、誤差増幅回路１４の出力電圧及び位相補償回路１０の入力電圧Ｖ１は低くなる。位相補償回路１０を介した制御信号によって、出力トランジスタ１１のゲート電圧が低くなり、出力電圧Ｖｏｕｔは高くなるように制御される。また、出力電圧Ｖｏｕｔが高くなると、出力トランジスタ１１のゲート電圧が高くなり、出力電圧Ｖｏｕｔは低くなるように制御される。従って、出力電圧Ｖｏｕｔは一定になるように制御される。
【００１９】
次に、本発明のボルテージレギュレータの位相補償回路１０の動作について説明する。位相補償回路１０は、誤差増幅回路１４の出力する制御信号の位相を補償する。特に、位相補償容量１０ａの容量値及び位相補償抵抗１０ｂ及び１０ｃの抵抗値は、ボルテージレギュレータが発振しないように設定されている。
【００２０】
先ず、出力電圧Ｖｏｕｔの電圧変化が小さいときの過渡状態について説明する。
【００２１】
出力電圧Ｖｏｕｔの電圧低下が小さい場合は、位相補償回路１０の入力電圧Ｖ１と出力電圧Ｖ２の電圧差は小さい。従って、制御トランジスタ１０ｄはオフしているので、位相補償回路１０は、位相補償容量１０ａと位相補償抵抗１０ｂ及び１０ｃとを並列接続した構成となる。
【００２２】
次に、出力電圧Ｖｏｕｔの電圧変化が大きいときの過渡状態について説明する。
【００２３】
出力電圧Ｖｏｕｔの電圧低下が大きい場合は、位相補償回路１０の入力電圧Ｖ１は大きく低下する。このとき、位相補償回路１０の抵抗値が高いと、入力電圧Ｖ１と出力電圧Ｖ２の電圧差は大きくなる。その電圧差が位相補償抵抗１０ｂ及び１０ｃによって分圧されて制御トランジスタ１０ｄのゲートに印加され、制御トランジスタ１０ｄはオンする。従って、位相補償回路１０は、位相補償容量１０ａと位相補償抵抗１０ｂ及び１０ｃと制御トランジスタ１０ｄとを並列接続した構成となる。この状態では、制御トランジスタ１０ｄがオンしているので、位相補償回路１０の入力端子１０ｅと出力端子１０ｇとの間の抵抗の抵抗値が小さくなる。すなわち、位相補償回路１０の過渡応答特性が良くなる。また、出力電圧Ｖｏｕｔの電圧上昇が大きい場合は、上記と同様に、制御トランジスタ１０ｄがオンすることによって、位相補償回路１０の過渡応答特性が良くなる。
【００２４】
図２は、本発明のボルテージレギュレータの位相補償回路の入力電圧及び出力電圧を示す図である。
【００２５】
本発明の位相補償回路によれば、位相補償回路１０の入力電圧Ｖ１が図２の（Ａ）に示すように変化すると、位相補償回路１０により、図４の（Ｂ）と比較して位相補償回路１０の出力電圧Ｖ２は図２の（Ｂ）に示すように高速に変化する。
【００２６】
ここで、位相補償回路１０の入力電圧をＶ１、出力電圧をＶ２、制御トランジスタ１０ｄの閾値をＶｔｈｐとすると、位相補償抵抗１０ｂと１０ｃの抵抗値が等しい場合、制御トランジスタ１０ｄがオンする条件は、式１で与えられる。
【００２７】
｜Ｖ１−Ｖ２｜／２＞｜Ｖｔｈｐ｜・・・（１）
位相補償抵抗１０ｂと１０ｃの抵抗値が等しい場合は、出力電圧Ｖｏｕｔが低くなるときと高くなるときで、制御トランジスタ１０ｄがオンするタイミングが等しくなる。すなわち、出力電圧Ｖｏｕｔが変化する過渡状態において、出力電圧Ｖｏｕｔが低くなる場合と高くなる場合とで、制御トランジスタ１１の過渡応答特性は同一になる。
【００２８】
また、位相補償抵抗１０ｂと位相補償抵抗１０ｃの抵抗値が異なる場合の制御トランジスタ１０ｄがオンする条件は、位相補償抵抗１０ｂの抵抗値をＲ１、位相補償抵抗１０ｃの抵抗値をＲ２とすると、出力電圧Ｖｏｕｔが低くなった場合は式２で、出力電圧Ｖｏｕｔが高くなった場合は式３で与えられる。
【００２９】
（Ｖ２−Ｖ１）×Ｒ１／（Ｒ１＋Ｒ２）＞｜Ｖｔｈｐ｜・・・（２）
（Ｖ１−Ｖ２）×Ｒ２／（Ｒ１＋Ｒ２）＞｜Ｖｔｈｐ｜・・・（３）
以上のように、位相補償抵抗１０ｂと位相補償抵抗１０ｃの抵抗値を異ならせることによって、出力電圧Ｖｏｕｔの高くなる場合の過渡応答特性をよくするか、低くなる場合の過渡応答特性をよくするか、調整することが可能となる。
【００３０】
なお、制御トランジスタ１０ｄのバックゲートは、電源端子１５に接続されているが、電源端子１５以外のソース及びドレインの電圧よりも高い電圧のノードに接続されてもよい。
【００３１】
また、制御トランジスタ１０ｄは、ＰＭＯＳトランジスタであるが、ＮＭＯＳトランジスタでもよい。この時、制御トランジスタ１０ｄのバックゲートは、ソース及びドレインの電圧よりも低い電圧のノードに接続される。
【図面の簡単な説明】
【００３２】
【図１】本発明のボルテージレギュレータを示す回路図である。
【図２】本発明のボルテージレギュレータの位相補償回路の入力電圧及び出力電圧を示す図である。
【図３】従来のボルテージレギュレータを示す回路図である。
【図４】従来のボルテージレギュレータの位相補償回路の入力電圧及び出力電圧を示す図である。
【符号の説明】
【００３３】
１０  位相補償回路    １１  出力トランジスタ    １２  分圧回路
１３  基準電圧回路    １４  誤差増幅回路    １５  電源端子    １６  出力端子
１７  接地端子    １０ａ  位相補償容量    １０ｂ及び１０ｃ  位相補償抵抗
１０ｄ  制御トランジスタ    １０ｅ〜１０ｆ  入力端子    １０ｇ  出力端子
【図１】
2009134698.tif 000003
【図２】
2009134698.tif 000004
【図３】
2009134698.tif 000005
【図４】
2009134698.tif 000006