(57)【要約】【課題】精度を落とさずに処理時間を削減できるＰＰＥの補正方法を提供する。【解決手段】複数の補正セルパターンを配置配線したデータを入力し、置換情報に基づいて置換用ＯＰＣ処理セルがある場合にはＯＰＣ処理セルへの置換を行う（ＳＴＥＰ１）。登録情報に基づいて、環境プロファイルに登録されていない配置があるか否か判定し（ＳＴＥＰ２）、登録されていない配置があるときにリソグラフィ検証を実行する（ＳＴＥＰ３）。リソグラフィ検証でエラーがあるか判定し（ＳＴＥＰ４）、エラーが発見された場合に補正値の修正を行う（ＳＴＥＰ５）。修正した補正値を記憶し（ＳＴＥＰ７）、エラーが発見されない場合には補正値に基づいて環境プロファイルを作成する（ＳＴＥＰ６）。補正値の修正を行った場合には、修正後の補正値に基づいて環境プロファイルを作成する（ＳＴＥＰ６）。そして、作成した環境プロファイルを記憶する（ＳＴＥＰ８）。【選択図】      図２
2009282400.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路装置における設計データのプロセス近接効果を補正する方法であって、
複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行う工程と、
環境プロファイルに登録されていないセル配置があるか否か判定する工程と、
前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行する工程と、
前記リソグラフィ検証においてエラーがあるか判定する工程と、
エラーが発見された場合に補正値の修正を行う工程と、
前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録する工程と、
エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成する工程と、
前記作成した環境プロファイルを登録する工程と
を具備することを特徴とするプロセス近接効果の補正方法。
【請求項２】
前記環境プロファイルを作成する工程は、
チップ情報から着目セルのセル名とセル情報を取得する工程と、
前記着目セルの周辺にセルが存在するか否か判定する工程と、
周辺にセルが存在する場合に、周辺セルのセル名とセル情報を取得する工程と、
前記着目セルと前記周辺セルのセル名とセル情報を取得した後、前記リソグラフィ検証結果に基づき、取得情報の統計的解析によりセルの置換判定、または置換するセルを呼び出す評価関数の作成を行う工程とを含む
ことを特徴とする請求項１に記載のプロセス近接効果の補正方法。
【請求項３】
入力された前記複数の補正セルパターンを配置配線したデータで規定される領域を分割する工程を更に具備し、
前記リソグラフィ検証を行う工程は、前記分割された領域それぞれに対して検証を実施するものであり、
前記リソグラフィ検証によって前記分割された領域からエラーが検出されたときに、補正値を修正して更新する工程と、
前記更新された領域を含む前記分割した領域を合成する工程と、
前記合成された領域を登録する工程と、
前記合成された領域を再度分割する工程とを含む
ことを特徴とする請求項１に記載のプロセス近接効果の補正方法。
【請求項４】
半導体集積回路装置における設計データを入力する入力装置と、
前記設計データのプロセス近接効果補正のためのリソグラフィ検証を行うリソグラフィ検証装置と、
前記リソグラフィ検証装置によるリソグラフィ検証でエラーが検出されたときに、補正値を修正する光近接効果補正処理装置と、
着目セルと当該着目セルの周辺セルの環境プロファイルを作成する環境プロファイル作成装置と、
前記設計データ、前記リソグラフィ検証結果、前記補正値の修正結果、及び前記環境プロファイルを記憶する記憶装置と、
前記リソグラフィ検証結果、及び前記プロセス近接効果の補正結果を出力する出力装置と、
前記入力装置、前記記憶装置、前記出力装置、前記リソグラフィ検証装置、前記光近接効果補正処理装置、及び前記環境プロファイル作成装置の動作をそれぞれ制御する制御装置とを具備し、
前記半導体集積回路装置における設計データのプロセス近接効果を補正する際に、
前記入力装置から複数の補正セルパターンを配置配線したデータを入力し、前記記憶装置に記憶されている前記環境プロファイルに基づいて、前記記憶装置に置換用のプロセス近接効果補正処理セルが記憶されている場合にはプロセス近接効果補正処理セルへの置換を行い、
前記記憶装置の記憶情報に基づいて、前記制御装置の制御により環境プロファイルに登録されていない配置があるか否か判定し、
登録されていない配置があるときに前記リソグラフィ検証装置でリソグラフィ検証を実行し、
前記制御装置の制御によりリソグラフィ検証においてエラーがあるか判定し、
エラーが発見された場合に前記光近接効果補正処理装置で補正値の修正を行い、
前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして前記記憶装置に記憶し、
エラーが発見されない場合には前記補正値に基づいて前記環境プロファイル作成装置で環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて前記環境プロファイル作成装置で環境プロファイルを作成し、
前記作成した環境プロファイルを前記記憶装置に記憶する
ことを特徴とするプロセス近接効果の補正装置。
【請求項５】
コンピュータ上で実行するためのプログラム命令を記憶するように構成されたコンピュータ読み取り可能記録媒体であって、
前記コンピュータに半導体集積回路装置における設計データのプロセス近接効果補正を実行させるプログラム命令は、
複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行うステップと、
環境プロファイルに登録されていない配置があるか否か判定するステップと、
前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行するステップと、
前記リソグラフィ検証においてエラーがあるか判定するステップと、
エラーが発見された場合に補正値の修正を行うステップと、
前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録するステップと、
エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成するステップと、
前記作成した環境プロファイルを登録するステップと
を具備することを特徴とするプロセス近接効果のパターン補正プログラムを格納した記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置における設計データの図形処理方法に係り、特にプロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体に関する。
【背景技術】
【０００２】
半導体集積回路装置の微細化が進むにつれて、基板上のパターン形状をマスクパターンに対して忠実に形成することが困難になる。この忠実性の乱れは、例えばパターンの周期が小さい部分（密集領域）と大きい部分（孤立領域）との間の寸法差（粗密寸法差）となって現れる。一般には、光に起因するものを光近接効果（ＯＰＥ）、光に加えて現像やエッチングなどのプロセスに起因するものをまとめてプロセス近接効果（ＰＰＥ）と呼んでいる。
【０００３】
ＯＰＥもしくはＰＰＥの問題を解決するためには、最終仕上がり寸法が設計パターン寸法や形状と等しくなるように、設計パターンと異なるマスクパターンを使用する必要がある。このため、設計パターンと異なるマスクパターンを作成する、いわゆるマスクデータ処理が重要になる。
【０００４】
例えば特許文献１や特許文献２には、ＯＰＣ（Optical Proximity Correction）の処理ＴＡＴ（Turn Around Time）を短縮する目的で、予めＯＰＣ処理されたセルのライブラリを用意して配置する手法が提案されている。
【０００５】
しかし、それらの手法では、ＯＰＣの処理ＴＡＴの短縮への貢献は少なく、十分な精度の保証もされていない。
【特許文献１】特開２００２−３２８４５７号公報
【特許文献２】特開２００５−８４１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、精度を落とさずに処理時間を削減できるプロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によると、半導体集積回路装置における設計データのプロセス近接効果を補正する方法であって、複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行う工程と、環境プロファイルに登録されていないセル配置があるか否か判定する工程と、前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行する工程と、前記リソグラフィ検証においてエラーがあるか判定する工程と、エラーが発見された場合に補正値の修正を行う工程と、前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録する工程と、エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成する工程と、前記作成した環境プロファイルを登録する工程とを具備するプロセス近接効果の補正方法が提供される。
【０００８】
本発明の他の一態様によると、半導体集積回路装置における設計データを入力する入力装置と、前記設計データのプロセス近接効果補正のためのリソグラフィ検証を行うリソグラフィ検証装置と、前記リソグラフィ検証装置によるリソグラフィ検証でエラーが検出されたときに、補正値を修正する光近接効果補正処理装置と、着目セルと当該着目セルの周辺セルの環境プロファイルを作成する環境プロファイル作成装置と、前記設計データ、前記リソグラフィ検証結果、前記補正値の修正結果、及び前記環境プロファイルを記憶する記憶装置と、前記リソグラフィ検証結果、及び前記プロセス近接効果の補正結果を出力する出力装置と、前記入力装置、前記記憶装置、前記出力装置、前記リソグラフィ検証装置、前記光近接効果補正処理装置、及び前記環境プロファイル作成装置の動作をそれぞれ制御する制御装置とを具備し、前記半導体集積回路装置における設計データのプロセス近接効果を補正する際に、前記入力装置から複数の補正セルパターンを配置配線したデータを入力し、前記記憶装置に記憶されている前記環境プロファイルに基づいて、前記記憶装置に置換用のプロセス近接効果補正処理セルが記憶されている場合にはプロセス近接効果補正処理セルへの置換を行い、前記記憶装置の記憶情報に基づいて、前記制御装置の制御により環境プロファイルに登録されていない配置があるか否か判定し、登録されていない配置があるときに前記リソグラフィ検証装置でリソグラフィ検証を実行し、前記制御装置の制御によりリソグラフィ検証においてエラーがあるか判定し、エラーが発見された場合に前記光近接効果補正処理装置で補正値の修正を行い、前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして前記記憶装置に記憶し、エラーが発見されない場合には前記補正値に基づいて前記環境プロファイル作成装置で環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて前記環境プロファイル作成装置で環境プロファイルを作成し、前記作成した環境プロファイルを前記記憶装置に記憶するプロセス近接効果の補正装置が提供される。
【０００９】
本発明の更に他の一態様によると、コンピュータ上で実行するためのプログラム命令を記憶するように構成されたコンピュータ読み取り可能記録媒体であって、前記コンピュータに半導体集積回路装置における設計データのプロセス近接効果補正を実行させるプログラム命令は、複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行うステップと、環境プロファイルに登録されていない配置があるか否か判定するステップと、前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行するステップと、前記リソグラフィ検証においてエラーがあるか判定するステップと、エラーが発見された場合に補正値の修正を行うステップと、前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録するステップと、エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成するステップと、前記作成した環境プロファイルを登録するステップとを具備するプロセス近接効果のパターン補正プログラムを格納した記録媒体が提供される。
【発明の効果】
【００１０】
本発明によれば、精度を落とさずに処理時間を削減できるプロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。  
［第１の実施形態］
図１は、本発明の第１の実施形態に係るプロセス近接効果の補正装置の概略構成を示すブロック図である。この装置は、半導体集積回路装置における設計データを入力するための操作パネルやキーボード等の入力装置１１、プロセス近接効果を補正するために種々の処理や制御を行う処理装置１２、半導体メモリやハードディスクで構成され、上記設計データ、リソグラフィ検証結果、補正値の修正結果及び作成した環境プロファイル等を記憶する記憶装置１３、及びモニタやプリンタ等の出力装置１４を備えている。
【００１２】
上記処理装置１２は、制御装置１５、リソグラフィ検証装置１６、光近接効果補正（ＯＰＣ）処理装置１７及び環境プロファイル作成装置１８等を含んで構成される。上記制御装置１５で、上記入力装置１１、記憶装置１３、出力装置１４、リソグラフィ検証装置１６、ＯＰＣ処理装置１７及び環境プロファイル作成装置１８等の動作が制御される。
【００１３】
上記記憶装置１３には、設計パターンが記憶されており、この設計パターンをプロセス近接効果補正するための演算式や関係式等もプログラムとして記述されて記憶されている。また、上記入力装置１１から入力された設計データ、各種デバイスパラメータやパラメータの初期値等も記憶される（予め記憶されていても良い）。
【００１４】
上記リソグラフィ検証装置１６は、プロセス近接効果補正のためのリソグラフィ検証を行うもので、このリソグラフィ検証結果は上記記憶装置１３に記憶される。上記ＯＰＣ処理装置１７は、上記リソグラフィ検証装置１６によるリソグラフィ検証でエラーが検出されたときに補正値を更に修正するものであり、修正結果は上記記憶装置１３に記憶される。上記環境プロファイル作成装置１８は、上記ＯＰＣ処理装置１７で修正した状態の環境プロファイルを作成するものであり、作成した環境プロファイルは上記記憶装置１３に記憶される。
【００１５】
上記出力装置１４は、上記リソグラフィ検証装置１６で得たリソグラフィ検証結果や、上記ＯＰＣ処理装置１７によるＯＰＣ結果を表示し、且つ必要に応じてプリントアウトする。
【００１６】
次に、上記のような構成において、図２のフローチャートにより、本発明の第１の実施形態に係るプロセス近接効果の補正方法について説明する。まず、入力装置１１から複数の補正セルパターンを配置配線したデータ（ＯＰＣ処理セルで構成されたデータ）を入力し、記憶装置１３に記憶されている置換情報（環境プロファイル）に基づいて、置換用ＯＰＣ処理セルが記憶装置１３に登録されている場合には、ＯＰＣ処理セルへの置換を行う（ＳＴＥＰ１）。
【００１７】
この前処理工程では、図３に示すように、ＯＰＣ処理セル２０内に含まれているデザインデータ、リソグラフィターゲット及びＯＰＣ後データの情報の中から、デザインデータを用いてリソグラフィターゲットを再作成し（ＳＴＥＰ１１）、且つＯＰＣ後データも再作成（ＯＰＣ後データ＋セル間配線）する（ＳＴＥＰ１２）。上記ＳＴＥＰ１１で得た修正されたリソグラフィターゲットと、ＳＴＥＰ１２で得た修正されたＯＰＣ後データはリソグラフィ検証装置１６に送られる。
【００１８】
リソグラフィターゲットを再作成するのは、オリジナルの補正セルパターンに含まれているリソグラフィターゲットと、実際に配置配線した後のリソグラフィターゲットの形状が異なることがあるからである。また、ＯＰＣ後のデータを再作成する理由は、図４に示すようにセル２１とセル２２を結んでいるセル間配線２３が存在している場合、セル間配線２３が補正セルパターンに含まれていないため、補正セルパターンのみを対象として検証すると、セル間配線２３の不具合が抜け落ちてしまう危険があるからである。そこで、本手法では、セル間配線（デザインデータ）２３をＯＰＣ後データとして扱うことにし、補正セルパターンに追加することによってＯＰＣ後データを再作成している。
【００１９】
続いて、上記記憶装置１３に記憶されている登録情報に基づいて、環境プロファイルに登録されていない配置があるか否か判定する（ＳＴＥＰ２）。そして、登録されていない配置があれば、リソグラフィ検証装置１６でリソグラフィ検証を実行し（ＳＴＥＰ３）、なければ登録情報のみで対応できるので終了する。このリソグラフィ検証では、上記修正されたリソグラフィターゲットと修正されたＯＰＣ後データに対して、リソグラフィ・シミュレーションに基づいた図５に示すような検証を実施する。
【００２０】
上記リソグラフィ・シミュレーション（ＳＴＥＰ２１）は全領域が対象であり、セル境界及びセル間配線の周辺も考慮する。リソグラフィ条件としては、ドーズ量とフォーカス値を所定の範囲内で変化させ、最良のドーズ量とずれたドーズ量、最良のピント位置とずれたピント位置を含めてシミュレートする。そして、クライテリアを設けて良否を判断する（ＳＴＥＰ２２）。判断基準となる検証項目としては、例えばブリッジエラー、ネッキングエラー、エッジ変動エラー、穴のカバレジエラー、公差違反、データ消失及びデータ出現等があり、これらを検出して検証する。
【００２１】
このようにして、図６に斜線を付して示すようなデザインデータに対して、曲線で示すようなリソグラフィ・シミュレーション結果を得る。
【００２２】
続いて、上述したリソグラフィ検証においてエラーがあるか判定し（ＳＴＥＰ４）、エラーが発見された場合にはＯＰＣ処理装置１７で補正値の修正を行った後（ＳＴＥＰ５）、環境プロファイル作成装置１８で環境プロファイルを作成する（ＳＴＥＰ６）。エラーが発見されない場合には、補正値の修正は行わずに環境プロファイルを作成する（ＳＴＥＰ６）。修正した補正値と作成した環境プロファイルはそれぞれ、記憶装置１３に記憶される（ＳＴＥＰ７，ＳＴＥＰ８）。
【００２３】
次に、リソグラフィ検証でエラーが発見された場合の補正値の修正手法について、図７のフローチャート、図８、図９及び図１０のパターン平面図により詳しく説明する。図８に示すように不具合箇所（リソグラフィ不良箇所、ここでは配線幅が所定値よりも狭くなる領域）２４，２５を特定し（ＳＴＥＰ３１）、図９に矢印で示すように不具合箇所２４，２５をある一定範囲、例えば光学半径（半径１μｍ）まで広げて補正値の再検討領域（修正領域）２６を作成する（ＳＴＥＰ３２）。次に、上記修正領域２６内に入った補正用セグメント（segment）２７を抽出し（ＳＴＥＰ３３）、抽出したセグメント２７に対してＯＰＣ処理装置１７で再びＯＰＣを実行する（ＳＴＥＰ３４）。
【００２４】
上記再ＯＰＣの手法としては、リソグラフィターゲットをスタート地点として補正する通常の方法と、図１０に示すように補正セルパターンの形状をスタート地点として補正する、いわゆるインクリメンタルＯＰＣと呼ばれる方法の二通りがある。インクリメンタルＯＰＣでは、図１０の右下がりの斜線を付した領域がリソグラフィターゲット、右上がりの斜線を付した領域が補正値の初期値であり、破線２８−１，２８−２を初期値としてＯＰＣを実行すると、インクリメンタルＯＰＣ後は一点鎖線２９−１，２９−２で示すようになる。この方法は、イタレーション（iteration）数の削減効果が期待できるので、処理時間が短縮できる利点がある。
【００２５】
次に、リソグラフィ検証においてエラーが発見された場合の補正値の他の修正手法について、図１１、図１２（ａ）〜（ｆ）及び図１３により詳しく説明する。図１１のフローチャートに示すように、不具合箇所（リソグラフィ不良箇所、ここでは配線幅が所定値よりも狭くなる領域）を特定した後（ＳＴＥＰ４１）、リソグラフィ不良箇所を含むセルを特定する（ＳＴＥＰ４２）。この際、記憶装置１３に記憶されている周辺のセル配置情報を考慮する。例えば図１２（ａ）〜（ｆ）に示すように、リソグラフィ不良箇所を含むセル（中央の右上がりの斜線を付したセル）とこのセルを囲む８個のセル（周辺の右下がりの斜線を付したセルと空白のセル）の合計９個のセルの配置パターンを予め複数個用意しておき、その中から最適な補正セルパターンを選択する。
【００２６】
あるいは図１３に示すように、記憶装置１３に記憶されている全てのセル情報を１つずつ選択して総当たりで比較し、その中から最適な補正セルパターンを選択する。
【００２７】
このようにして、ＯＰＣ処理セルの他の候補から別のＯＰＣ処理セルを選択する（ＳＴＥＰ４３）。その後、ＯＰＣ処理装置１７でＯＰＣしたセルとの置換を実行する（ＳＴＥＰ４４）。リソグラフィ検証後、補正されたパターンは、後に控えている置換作業で必要となる置換用セルパターン（置換用ＯＰＣ処理セル）として保存される（ＳＴＥＰ７）。
【００２８】
次に、環境プロファイルの作成について図１４乃至図１９により説明する。図１４のフローチャートに示すように、まずチップ情報からセル名を取得し（ＳＴＥＰ５１）、このセルの情報を取得する（ＳＴＥＰ５２）。ここでは、ＳＴＥＰ１で入力装置１１から入力されたＯＰＣ処理セルで構成されたデータについて、着目する補正セルパターンのセル名と、セルの回転情報、セルの反転情報、セルの座標、セルサイズ、補正前セルパターンの形状、補正前セルパターンの頂点数、補正セルパターンの形状及び補正セルパターンの頂点数のうち少なくとも１つとを含む配置情報を取得する。
【００２９】
引き続き、着目セルの周辺にセルが存在するか否か判定し（ＳＴＥＰ５３）、存在する場合には周辺セルのセル名を取得するとともに（ＳＴＥＰ５４）、そのセル情報も取得する（ＳＴＥＰ５５）。セル情報としては、ＳＴＥＰ５２と同様にセルの回転情報、セルの反転情報、セルの座標、セルサイズ、補正前セルパターンの形状、補正前セルパターンの頂点数、補正セルパターンの形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する。セル情報の取得後、ＳＴＥＰ５３に戻り、周辺にセルが存在する限り周辺セルのセル名と、そのセル情報を取得する。
【００３０】
そして、着目セルと周辺セルのセル名及びセル情報を取得し、ＳＴＥＰ５３で周辺にセルが存在しないと判定されると、前述したリソグラフィ・シミュレーションによる検証結果に基づき、特定の形式で表現される環境プロファイルを作成する。環境プロファイルの作成は、取得情報の統計的解析（ＳＴＥＰ５７）により評価関数を作成するものであり（ＳＴＥＰ５８）、作成した評価関数は記憶装置１３に記憶される。これにより、環境プロファイルを参照することによって、どのセル配置環境がリソグラフィー・エラーを発生するかが判る。
【００３１】
このような手法で作成された評価関数（環境プロファイル）を参照することによって、入力データの中でリソグラフィー・エラーを発生するセル環境を有するセルが特定され、同時に置換すべきセルが提供される。これによって、元々配置されたセルと、置換セルを置換することにより起こり得るリソグラフィー・エラーを回避することができる。次に、入力データの中で、環境プロファイルに記載されている領域と、記載されていない領域とを弁別する。ここで、環境プロファイルに記載されている領域とは、リソグラフィー・エラーが起こるセルと、起こらないセルがはっきり判別できる領域という意味であり、他方、環境プロファイルに記載されていない領域とは、リソグラフィー・エラーが発生するか否か判別不明な領域という意味である。
【００３２】
全ての領域が環境プロファイルに記載されていれば、リソグラフィー・エラーが起こるセルは全てエラーが起こらないセルに置換されたわけであり、その時点でリソグラフィ・シミュレーションに基づいた検証は不要となる。これに対し、環境プロファイルに記載されていない領域があれば、その領域に対しては改めてリソグラフィ・シミュレーションに基づいた検証を実施する。検証後にエラーが発生した場合は、上記の通り補正パターンを修正し、その後に環境プロファイルを更新する。
【００３３】
次に、上述した環境プロファイルの作成について図１５乃至図１９により詳しく説明する。図１５に示すように、着目セルＡの周囲にセルＢ，Ｃ，Ｄ，Ｅが配置されているものとすると、着目セルＡの環境プロファイルは、図１６に示すように着目セルと周辺セル１、周辺セル２のセル名、ミラー情報、回転情報、ズレ量、リソグラフィ検証結果、置換用セルの有無等が記憶装置１３に記憶される。
【００３４】
続いて、注目セルのリソグラフィ・シミュレーションに基づいた検証結果を取得する。
【００３５】
そして、取得したセル情報に基づいて解析を実施する。上記評価関数は、図１７に示すように、自身のセル名、セル情報、周辺セルのセル名、周辺セルのセル情報、検証結果等に基づいて設定される。この評価関数で置換するか否かの判定と置換するセルの特定が行われる。統計的解析をした結果、例えば該当セルの左隣にＳＵＢＣＯＮというセルが配置された場合にのみ、リソグラフィー・エラーが発生することが判明したときには、セルＳＵＢＣＯＮが左隣に置かれた環境が入力されると、セルを置換しなければならないという判定結果と、置換するセル名が出力される。
【００３６】
エラー発生時のセルの配置条件を統計的に解析した結果、例えば図１８に示すようにシミュレーション値（Sim値）がエラークライテリア以下の破線ＢＬで囲んだ領域が、全て左隣にセルＳＵＢＣＯＮが配置されているケースでは、解析結果は次のようになる。すなわち、図１９に示すように、着目セル３０の左隣にセル（ＳＵＢＣＯＮ）３４が配置された場合は必ずエラーが発生する。よって、左隣にセルＳＵＢＣＯＮが配置された場合は、機能が同じで改良版の別のセルに置換する。
【００３７】
次に、上記環境プロファイルを作成した後のセルの置換手法について図２０のフローチャートにより説明する。まず、チップ情報からセル名を取得し（ＳＴＥＰ６１）、このセルのセル情報を取得する（ＳＴＥＰ６２）。セル情報には、セルの座標、セルの回転情報、セルの反転情報、セルの座標、セルサイズ、補正前セルパターンの形状、補正前セルパターンの頂点数、補正セルパターンの形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報等が含まれる。
【００３８】
次に、着目セルの周辺にセルが存在するか否か判定し（ＳＴＥＰ６３）、存在する場合には周辺セルのセル名を取得し（ＳＴＥＰ６４）、且つそのセル情報も取得する（ＳＴＥＰ６５）。セル情報としては、ＳＴＥＰ６２と同様にセルの座標、セルの回転情報、セルの反転情報、セルサイズ、補正前セルパターンの形状、補正前セルパターンの頂点数、補正セルパターンの形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報等である。セル情報の取得後、ＳＴＥＰ６３に戻り、周辺にセルが存在する限りセル名と、そのセル情報を取得する。
【００３９】
全てのセルのセル名とセル情報を取得し、ＳＴＥＰ６３で周辺にセルが存在しないと判定されると、前述した評価関数（環境プロファイル）に基づき、セルの評価を行う（ＳＴＥＰ６６）。
【００４０】
そして、置換するか否かを判定し（ＳＴＥＰ６７）、置換すると判定されると記憶装置１３に記憶されている置換用ＯＰＣ処理セルのデータに置換して評価を行う（ＳＴＥＰ６８）。そして、セルを置換しなければならないか否かを判定した結果と、もしセルを置換しなければならない場合は置換すべきセル名を指定する。もし、セルを置換しなければならない場合は、次に該当セルと置換セルを置き換える作業を実施する。上記の一連の作業は、入力データに含まれる全セルに対して行われる。
【００４１】
上記のようなプロセス近接効果の補正装置、及びプロセス近接効果の補正方法によれば、記憶装置１３に環境プロファイルが登録されているセル配置の場合には、この記憶装置１３に登録されている置換用ＯＰＣ処理セルを用いてセルの置換を行うので、精度を落とさずに処理時間を削減できる。しかも、登録されていない環境プロファイルと置換用ＯＰＣ処理セルがあると補正後に登録されるので、使用するに従って処理時間が短くなる。
【００４２】
［第２の実施形態］
図２１は、本発明の第２の実施形態に係るプロセス近接効果の補正方法について説明するためのもので、リソグラフィ検証の他の方法について説明するためのフローチャートである。図２２は図２１に示したリソグラフィ検証方法の概念について説明するための平面図、図２３は図２１に示したリソグラフィ検証方法における領域の再分割について説明するためのフローチャートである。図２４は図２３に示したリソグラフィ検証方法における分割領域の配置について説明するためのパターン平面図、図２５は図２３に示したリソグラフィ検証方法における分割領域の合成工程について説明するためのパターン平面図、図２６は図２３に示したリソグラフィ検証方法における再検証領域の作成工程について説明するためのパターン平面図、図２７は図２３に示したリソグラフィ検証方法における再分割工程について説明するためのパターン平面図である。
【００４３】
本第２の実施形態では、図２１にＳＴＥＰ７２で示すように、入力されたデータで規定される領域を分割する工程を実行する。本例では、図２２に示すようにチップ４１を規則的な格子状の領域４２−１，４２−２，４２−３，…に分割する。そして、分割領域４２を作成するに当たって、隣接する領域とののりしろ部分に共有領域４３を持たせる。
【００４４】
続いて、図２１に示したように分割領域４２の各々に対し、リソグラフィ検証（ＳＴＥＰ７３）を実施し、検証エラー箇所に対しては、上記第１の実施形態で説明した方法で補正値を更新する（ＳＴＥＰ７４，ＳＴＥＰ７５）。
【００４５】
その後、更新後の分割領域のデータを合成し（ＳＴＥＰ７６）、更新された補正値を得る。そして、領域を再分割し（ＳＴＥＰ７７）、再分割した領域の各々に対して再度リソグラフィ検証を実施する（ＳＴＥＰ７３）。
【００４６】
上記分割領域の合成からデータを再分割する工程は、図２３乃至図２７に示すようにして行う。図２３のフローチャートに示す分割領域の合成工程（ＳＴＥＰ８１）は、図２４（ａ），（ｂ）及び図２５に示すように、分割領域４２−１，４２−２の共有領域４３−１，４３−２が接するようにして合成する。この２つの領域４２−１，４２−２の境界には、修正されたセル（CellA）４４とセル（CellB）４５が含まれている。これらのセル４４，４５を、図２６に矢印で示すように一定範囲、例えば光学半径まで拡張して再検証領域４６を作成する（ＳＴＥＰ８２）。
【００４７】
その後、図２７に示すように作成した再検証領域４６を抽出して再分割し（ＳＴＥＰ８３）、リソグラフィ検証を行う（ＳＴＥＰ７３）。
【００４８】
このような方法によれば、セル単位ではなく、チップを任意の単位の領域に分割してプロセス近接効果の補正を行うことができる。
【００４９】
［第３の実施形態］
図２８は、本発明の第３の実施形態に係るプロセス近接効果の補正方法について説明するためのもので、図２１に示したリソグラフィ検証方法の他の例の概念について説明するための平面図である。図２９は、図２８に示したリソグラフィ検証方法について説明するためのフローチャートである。図３０は図２９に示したリソグラフィ検証方法におけるセルの配置について説明するためのパターン平面図、図３１は図２９に示したリソグラフィ検証方法における分割領域の合成工程について説明するためのパターン平面図、図３２は図２９に示したリソグラフィ検証方法における再検証領域の作成工程について説明するためのパターン平面図、図３３は図２９に示したリソグラフィ検証方法における再分割工程について説明するためのパターン平面図である。
【００５０】
本第３の実施形態では、図２１に示したように、入力されたデータで規定される領域を分割する際（ＳＴＥＰ７２）、図２８に示すように入力データを構成する各セルにおいて、その周辺セルを含む形で分割する手法を採用している。この手法では、チップ５１上に配置された全セルに対し、周辺セル５４−１，５４−２，５４−３，…を含めた形で領域５３を抽出する。
【００５１】
続いて、分割した領域に対してリソグラフィ検証（ＳＴＥＰ７３）を実施し、検証エラー箇所に対しては、上記第１の実施形態で示した方法で補正値を更新する（ＳＴＥＰ７４，ＳＴＥＰ７５）。
【００５２】
その後、更新後の分割領域のデータを合成し（ＳＴＥＰ７６）、更新された補正値を得る。そして、データを再分割し（ＳＴＥＰ７７）、再分割したデータに対して再度リソグラフィ検証を実施する（ＳＴＥＰ７３）。
【００５３】
上記分割領域の合成工程からデータの再分割工程は、図２９乃至図３３に示すようにして行う。
【００５４】
図２９のフローチャートに示す分割領域の合成工程（ＳＴＥＰ９１）は、図３０（ａ），（ｂ）及び図３１に示すように、修正されたセル（CellA）とその周辺のセル、及び修正されたセル（CellB）とその周辺のセルを含む領域を一部が重なるように組み合わせて合成するものである。この合成領域５５を、図３２に斜線を付して示す再検証領域５６として用いる（ＳＴＥＰ９２）。
【００５５】
その後、図３３に示すように再検証領域５６を抽出して再分割し（ＳＴＥＰ９３）、リソグラフィ検証を行う（ＳＴＥＰ７３）。
【００５６】
このような構成並びに方法によれば、入力データを構成する各セルにおいて、その周辺セルを含む形で分割してプロセス近接効果の補正を行うことができる。
【００５７】
［第４の実施形態］
図３４（ａ），（ｂ）及び図３５はそれぞれ、本発明の第４の実施形態に係るプロセス近接効果補正方法について説明するためのもので、更に他のリソグラフィ検証方法について説明するためのパターン平面図である。本第４の実施形態では、リソグラフィ検証の対象領域を削減するために、チップの一部をリソグラフィ検証の対象領域として抽出するものである。
【００５８】
図３４（ａ）では、斜線を付して示すようにセルの周辺領域のみをリソグラフィ対象領域として抽出している。図３４（ｂ）では、セル間配線領域のみをリソグラフィ対象領域として抽出している。また、図３５では、斜線を付して示すようにブロックの外周領域のみをリソグラフィ対象領域として抽出している。
【００５９】
このように、チップの一部をリソグラフィ検証の対象領域として抽出すれば、リソグラフィ検証の対象領域を削減できる。
【００６０】
［第５の実施形態］
図３６は本発明の第５の実施形態に係るプロセス近接効果補正方法について説明するためのもので、更に別のリソグラフィ検証方法について説明するためのフローチャートである。また、図３７は図３６に示したリソグラフィ検証方法における観測点を示すパターン平面図である。
【００６１】
本実施形態では、まずリソグラフィ・シミュレーションに基づいた検証を実施する対象領域として、セル境界部、セル間を結ぶ配線近傍、ブロック境界部、クリティカルパスの近傍、あるいは上記第１の実施形態に記載した環境プロファイルにおいてセルの置換対象とされた領域のうち少なくとも１つの領域を特定化する。
【００６２】
次に、図３６に示すように、リソグラフィ・シミュレーションの条件を厳しくし（ＳＴＥＰ９１）、この厳しい条件でリソグラフィ検証を行い（ＳＴＥＰ９２）、ウェハ（Wafer）上での観測点を抽出する。これによって、リソグラフィ・シミュレーション条件を加速させ、図３３に示すように、致命的ではないがエラーが発生する恐れがある部分５７−１〜５７−５をウェハ観測点用として出力させる。
【００６３】
このような補正方法によれば、エラーが発生する可能性がある危険な部分をウェハ観測点用として抽出できるので、危険箇所をスクリーニングできる。
【００６４】
［第６の実施形態］
上述した第１乃至第５の実施形態では、プロセス近接効果の補正方法と、この方法を用いるプロセス近接効果の補正装置について説明した。
【００６５】
しかしながら、例えばパーソナルコンピュータに、記録媒体から上記半導体集積回路装置における設計データのプロセス近接効果補正を実行させるプログラム命令をインストールしても良い。
【００６６】
上記プログラム命令には、例えば下記＜１＞〜＜８＞のような手順を記述する。
【００６７】
＜１＞  複数の補正セルパターンを配置配線したデータを入力し、置換用のプロセス近接効果補正処理したセルが登録されている場合には当該処理セルへの置換を行うステップ。
【００６８】
＜２＞  環境プロファイルに登録されていない配置があるか否か判定するステップ。
【００６９】
＜３＞  前記環境プロファイルに登録されていないセル配置があるときに、リソグラフィ検証を実行するステップ。
【００７０】
＜４＞  前記リソグラフィ検証においてエラーがあるか判定するステップ。
【００７１】
＜５＞  エラーが発見された場合に補正値の修正を行うステップ。
【００７２】
＜６＞  前記補正値の修正をしたセルを、置換用のプロセス近接効果補正処理したセルとして登録するステップ。
【００７３】
＜７＞  エラーが発見されない場合には前記補正値に基づいて環境プロファイルを作成し、補正値の修正を行った場合には修正後の補正値に基づいて環境プロファイルを作成するステップ。
【００７４】
＜８＞  前記作成した環境プロファイルを登録するステップ。
【００７５】
このようなプログラム命令を記憶したコンピュータ読み取り可能記録媒体によれば、パーソナルコンピュータをプロセス近接効果の補正装置として用いることができる。
【００７６】
上述したように、本発明の第１乃至第６の実施形態によれば、精度を落とさずに処理時間を削減できるプロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体が得られる。
【００７７】
即ち、本発明の実施態様におけるプロセス近接効果の補正方法は、
半導体集積回路装置における設計データのプロセス近接効果補正方法であって、
複数の補正セルパターンを配置配線したデータを入力する第１の工程と、
前記入力データに対し、検証を実施する第２の工程と、
前記第２の工程の検証結果に基づいて、前記第１の工程で入力されたデータ、または前記第１の工程で入力されたデータを構成する補正セルパターンを更新する第３の工程と、
前記第１の工程で入力されたデータを構成する補正セルパターンの各々について、補正セルパターンまたは周囲のセルパターンのセル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報と、前記第２の工程の検証結果とに基づき、特定の形式で表現する環境プロファイルを決定する第４の工程と、
複数の補正セルパターンを配置配線したデータと、第３の工程で更新された補正セルパターンとを入力する第５の工程と、
前記第５の工程で入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを、第４の工程で作成された環境プロファイルに基づき、前記第５の工程で入力された、更新された補正セルパターンに置換する第６の工程と、
前記第５の工程で入力された複数の補正セルパターンを配置配線したデータのうち、前記環境プロファイルに記載されていない領域を特定化する第７の工程と、
前記第７の工程において特定化された領域に対し、検証を実施する第８の工程と、
前記第８の工程の検証結果に基づいて、前記第５の工程で入力された複数の補正セルパターンを配置配線したデータ、または前記第５の工程で入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを更新する第９の工程と、
前記第８の工程の検証結果に基づいて、前記第４の工程で作成された環境プロファイルを更新する第１０の工程と、
前記第５の工程から前記第１０の工程までを逐次繰り返す工程
とを具備するプロセス近接効果補正方法である。
【００７８】
そして、本発明の望ましい実施態様としては下記（１）〜（５）があげられる。
【００７９】
（１）  前記第４の工程は、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する工程と、
前記配置情報を取得したセルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する工程と、
前記配置情報を取得したセルの各々について、前記第２の工程の検証結果を取得する工程と、
前記配置情報を取得したセルの配置情報、または周辺セルの配置情報、またはセルの検証結果の少なくとも１つを、統計的解析を用いることによって、セルの置換判定、または置換するセルを呼び出す評価関数を作成する工程とを含む。
【００８０】
（２）  前記第６の工程は、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する工程と、
前記配置情報を取得したセルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する工程と、
前記評価関数に基づいてセルの置換判定を実施する工程と、
前記工程のセルの置換判定結果に基づいて、前記第５の工程で更新された補正セルパターンに置換する工程とを含む。
【００８１】
（３）  前記第１の工程は、
入力されたデータを領域分割する工程と、
前記領域分割されたデータに対し、検証を実施する工程と、
前記検証結果に基づいて、補正されたデータを更新する工程と、
前記工程においてデータ更新された分割領域、またはデータ更新されなかった分割領域を合成する工程と、
前記合成されたデータを、再度領域分割する工程とを含む。
【００８２】
（４）  前記第７の工程は、
セル境界部、またはセル間を結ぶ配線近傍、またはブロック境界部、クリティカルパスの近傍、前記環境プロファイルで置換対象とされた領域のうち少なくとも１つの領域を特定化する工程を含む。
【００８３】
（５）  前記第２の工程及び前記第７の工程は、
検証を実施した結果を出力する工程を含む。
【００８４】
また、本発明の実施態様における、コンピュータ上で半導体集積回路装置における設計データのプロセス近接効果の補正を実行するためのプログラム命令を記憶するように構成されたコンピュータ読み取り可能記録媒体であって、
前記コンピュータに実行させるプログラム命令は、
複数の補正セルパターンを配置配線したデータを入力とする第１のステップと、
前記入力データに対し、検証を実施する第２のステップと、
前記第２のステップの検証結果に基づいて、前記第１のステップで入力されたデータ、または前記第１のステップで入力されたデータを構成する補正セルパターンを更新する第３のステップと、
前記第１のステップで入力されたデータを構成する補正セルパターンの各々について、補正セルパターンまたは周囲のセルパターンのセル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報と、前記第２のステップの検証結果とに基づき、特定の形式で表現する環境プロファイルを決定する第４のステップと、
複数の補正セルパターンを配置配線したデータと、前記第３のステップで更新された補正セルパターンとを入力する第５のステップと、
前記第５のステップで入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを、第４のステップで作成された環境プロファイルに基づき、前記第５のステップで入力された、更新された補正セルパターンに置換する第６のステップと、
前記第５のステップで入力された複数の補正セルパターンを配置配線したデータのうち、前記環境プロファイルに記載されていない領域を特定化する第７のステップと、
前記第７のステップにおいて特定化された領域に対し、検証を実施する第８のステップと、
前記第８のステップの検証結果に基づいて、前記第５のステップで入力された複数の補正セルパターンを配置配線したデータ、または前記第５のプログラムで入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを更新する第９のステップと、
前記第８のステップの検証結果に基づいて、前記第４のステップで作成された環境プロファイルを更新する第１０のステップと、
前記第５のステップから前記第１０のステップまでを逐次繰り返すステップとを具備する。
【００８５】
そして、本発明の望ましい実施態様としては下記（６）〜（１０）があげられる。
【００８６】
（６）  前記第４のステップは、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得するステップと、
前記セルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得するステップと、
前記セルの各々について、前記第２のステップの検証結果を取得するプログラムと、
前記取得したセルの配置情報、または周辺セルの配置情報、またはセルの検証結果の少なくとも１つを、統計的解析を用いることによって、セルの置換判定、または置換するセルを呼び出す評価関数を作成するステップとを具備する。
【００８７】
（７）  前記第６のステップは、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得するステップと、
前記配置情報を取得したセルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得するステップと、
前記評価関数に基づいて、セルの置換判定を実施するステップと、
前記セルの置換判定結果に基づいて、前記第５のステップの更新された補正セルパターンに置換するステップとを具備する。
【００８８】
（８）  前記第１のステップは、
入力されたデータを領域分割するステップと、
前記領域分割されたデータに対し、検証を実施するステップと、
前記検証結果に基づいて、補正されたデータを更新するステップと、
前記ステップにおいてデータ更新された分割領域、またはデータ更新されなかった分割領域を合成するステップと、
前記合成されたデータを、再度領域分割するステップとを具備する。
【００８９】
（９）  前記第７のステップは、
セル境界部、またはセル間を結ぶ配線近傍、またはブロック境界部、クリティカルパスの近傍、前記環境プロファイルにおいて置換対象とされた領域のうち少なくとも１つの領域を特定化するステップを含む。
【００９０】
（１０）  前記第２のステップと第７のステップはそれぞれ、
検証を実施した結果を出力するステップを含む。
【００９１】
本発明の実施態様におけるプロセス近接効果の補正装置は、
半導体集積回路装置における設計データのプロセス近接効果の補正装置において、
複数の補正セルパターンを配置配線したデータを入力とする第１の手段と、
前記入力データに対し、検証を実施する第２の手段と、
前記第２の手段の検証結果に基づいて、前記第１の手段で入力されたデータ、または前記第１の手段で入力されたデータを構成する補正セルパターンを更新する第３の手段と、
前記第１の手段で入力されたデータを構成する補正セルパターンの各々について、補正セルパターンまたは周囲のセルパターンのセル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報と、前記第２の手段の検証結果とに基づき、特定の形式で表現する環境プロファイルを決定する第４の手段と、
複数の補正セルパターンを配置配線したデータと、第３の手段で更新された補正セルパターンとを入力する第５の手段と、
前記第５の手段で入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを、第４の手段で作成された環境プロファイルに基づき、前記第５の手段で入力された、更新された補正セルパターンに置換する第６の手段と、
前記第５の手段で入力された複数の補正セルパターンを配置配線したデータのうち、前記環境プロファイルに記載されていない領域を特定化する第７の手段と、
前記第７の手段において特定化された領域に対し、検証を実施する第８の手段と、
前記第８の手段の検証結果に基づいて、前記第５の手段で入力された複数の補正セルパターンを配置配線したデータ、または前記第５の手段で入力された複数の補正セルパターンを配置配線したデータを構成する補正セルパターンを更新する第９の手段と、
前記第８の手段の検証結果に基づいて、前記第４の手段で作成された環境プロファイルを更新する第１０の手段とを具備する。
【００９２】
そして、本発明の望ましい実施態様としては下記（１１）〜（１５）があげられる。
【００９３】
（１１）  前記第４の手段は、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する手段と、
前記セルの周辺セル各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する手段と、
前記セルの各々について、前記第２の手段の検証結果を取得する手段と、
前記取得したセルの配置情報、または周辺セルの配置情報、またはセルの検証結果の少なくとも１つを、統計的解析を用いることによって、セルの置換判定、または置換するセルを呼び出す評価関数を作成する手段とを含む。
【００９４】
（１２）  前記第６の手段は、
入力されたデータを構成する補正セルパターンの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する手段と、
前記セルの周辺セルの各々について、セル名、セルの回転角度、セルの反転情報、セルの座標、セルサイズ、補正前セルパターン形状、補正前セルパターンの頂点数、補正セルパターン形状、補正セルパターンの頂点数のうち少なくとも１つを含む配置情報を取得する手段と、
前記評価関数に基づいて、セルの置換判定を実施する手段と、
前記セルの置換判定結果に基づいて、前記第５の手段で更新された補正セルパターンに置換する手段とを具備する。
【００９５】
（１３）  前記第１の手段は、
入力されたデータを領域分割する手段と、
前記領域分割されたデータに対し、検証を実施する手段と、
前記検証結果に基づいて、補正されたデータを更新する手段と、
前記データ更新された分割領域、またはデータ更新されなかった分割領域を合成する手段と、
前記合成されたデータを、再度領域分割する手段とを具備する。
【００９６】
（１４）  前記第７の手段は、
セル境界部、またはセル間を結ぶ配線近傍、またはブロック境界部、クリティカルパスの近傍、前記環境プロファイルにおいて置換対象とされた領域のうち少なくとも１つの領域を特定化する手段を含む。
【００９７】
（１５）  前記第２の手段と第７の手段はそれぞれ、
検証を実施した結果を出力する手段を含む。
【００９８】
以上第１乃至第６の実施形態を用いて本発明の説明を行ったが、本発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００９９】
【図１】本発明の第１の実施形態に係るプロセス近接効果の補正装置の概略構成を示すブロック図。
【図２】本発明の第１の実施形態に係るプロセス近接効果の補正方法について説明するためのフローチャート。
【図３】図２に示したプロセス近接効果の補正方法におけるリソグラフィ検証の前処理工程を示す図。
【図４】図３に示したリソグラフィ検証の前処理工程において、ＯＰＣ後のデータの再作成工程で、セル間配線（デザインデータ）による修正について説明するためのパターン平面図。
【図５】図２に示したプロセス近接効果の補正方法におけるリソグラフィ検証工程の具体例について説明するためのフローチャート。
【図６】図５に示したリソグラフィ検証で得たシミュレーション結果を示すパターン平面図。
【図７】図２に示したプロセス近接効果の補正方法における補正値の修正工程の具体例を説明するためのフローチャート。
【図８】図７に示したフローチャートにおけるリソグラフィの不良箇所を特定する工程について説明するためのパターン平面図。
【図９】図７に示したフローチャートにおける補正値の再検討領域を作成する工程と、再処理用のセグメントを抽出する工程について説明するためのパターン平面図。
【図１０】図７に示したフローチャートにおける再ＯＰＣ工程でインクリメンタルＯＰＣを用いた場合の補正値の修正方法について説明するためのパターン平面図。
【図１１】図２に示したプロセス近接効果の補正方法における補正値の修正工程の他の具体例を説明するためのフローチャート。
【図１２】図１１に示したフローチャートにおけるセルの選択手法について説明するためのパターン平面図。
【図１３】図１１に示したフローチャートにおけるセルの選択手法の他の例について説明するための図。
【図１４】図２に示したプロセス近接効果の補正方法における環境プロファイルの作成工程を説明するためのフローチャート。
【図１５】図１４に示した環境プロファイルの作成工程における着目セルと周辺セルとの関係について説明するための平面図。
【図１６】図１５に示した着目セルの環境プロファイルについて説明するための図。
【図１７】図１４に示した環境プロファイルの作成工程で作成した評価関数について説明するための図。
【図１８】エラー発生の配置条件の統計的な解析について説明するための図。
【図１９】エラー発生の配置条件の解析結果と評価関数について説明するためのパターン平面図。
【図２０】図２に示したプロセス近接効果の補正方法におけるセルの置換手法について説明するためのフローチャート。
【図２１】本発明の第２の実施形態に係るプロセス近接効果の補正方法について説明するためのもので、リソグラフィ検証の他の方法について説明するためのフローチャート。
【図２２】図２１に示したリソグラフィ検証方法の概念について説明するための平面図。
【図２３】図２１に示したリソグラフィ検証方法における領域の再分割について説明するためのフローチャート。
【図２４】図２３に示したリソグラフィ検証方法における分割領域の配置について説明するためのパターン平面図。
【図２５】図２３に示したリソグラフィ検証方法における分割領域の合成工程について説明するためのパターン平面図。
【図２６】図２３に示したリソグラフィ検証方法における再検証領域の作成工程について説明するためのパターン平面図。
【図２７】図２３に示したリソグラフィ検証方法における再分割工程について説明するためのパターン平面図。
【図２８】本発明の第３の実施形態に係るプロセス近接効果の補正方法について説明するためのもので、図２１に示したリソグラフィ検証方法の他の例の概念について説明するための平面図。
【図２９】図２８に示したリソグラフィ検証方法について説明するためのフローチャート。
【図３０】図２９に示したリソグラフィ検証方法におけるセルの配置について説明するためのパターン平面図。
【図３１】図２９に示したリソグラフィ検証方法における分割領域の合成工程について説明するためのパターン平面図。
【図３２】図２９に示したリソグラフィ検証方法における再検証領域の作成工程について説明するためのパターン平面図。
【図３３】図２９に示したリソグラフィ検証方法における再分割工程について説明するためのパターン平面図。
【図３４】本発明の第４の実施形態に係るプロセス近接効果補正方法について説明するためのもので、更に他のリソグラフィ検証方法について説明するためのパターン平面図。
【図３５】本発明の第４の実施形態に係るプロセス近接効果補正方法について説明するためのもので、別のリソグラフィ検証方法について説明するためのパターン平面図。
【図３６】本発明の第５の実施形態に係るプロセス近接効果補正方法について説明するためのもので、更に別のリソグラフィ検証方法について説明するためのフローチャート。
【図３７】図３６に示したリソグラフィ検証方法における観測点を示すパターン平面図。
【符号の説明】
【０１００】
１１…入力装置、１２…処理装置、１３…記憶装置、１４…出力装置、１５…制御装置、１６…リソグラフィ検証装置、１７…ＯＰＣ処理装置、１８…環境プロファイル作成装置、２０…ＯＰＣ処理セル、２１，２２…セル、２３…セル間配線、２４，２５…不具合箇所、２６…再検討領域（修正領域）、２７…セグメント。
【図１】
2009282400.tif 000003
【図２】
2009282400.tif 000004
【図３】
2009282400.tif 000005
【図４】
2009282400.tif 000006
【図５】
2009282400.tif 000007
【図６】
2009282400.tif 000008
【図７】
2009282400.tif 000009
【図８】
2009282400.tif 000010
【図９】
2009282400.tif 000011
【図１０】
2009282400.tif 000012
【図１１】
2009282400.tif 000013
【図１２】
2009282400.tif 000014
【図１３】
2009282400.tif 000015
【図１４】
2009282400.tif 000016
【図１５】
2009282400.tif 000017
【図１６】
2009282400.tif 000018
【図１７】
2009282400.tif 000019
【図１８】
2009282400.tif 000020
【図１９】
2009282400.tif 000021
【図２０】
2009282400.tif 000022
【図２１】
2009282400.tif 000023
【図２２】
2009282400.tif 000024
【図２３】
2009282400.tif 000025
【図２４】
2009282400.tif 000026
【図２５】
2009282400.tif 000027
【図２６】
2009282400.tif 000028
【図２７】
2009282400.tif 000029
【図２８】
2009282400.tif 000030
【図２９】
2009282400.tif 000031
【図３０】
2009282400.tif 000032
【図３１】
2009282400.tif 000033
【図３２】
2009282400.tif 000034
【図３３】
2009282400.tif 000035
【図３４】
2009282400.tif 000036
【図３５】
2009282400.tif 000037
【図３６】
2009282400.tif 000038
【図３７】
2009282400.tif 000039