(57)【要約】【課題】低ドーズ量のイオンで容易に剥離を行うことが可能な半導体基板の作製方法を提供する。【解決手段】単結晶半導体基板の一方の面から、シラン又はハロゲン化ケイ素をプラズマ励起して生成されたイオンを照射することにより、該単結晶半導体基板に分離層を形成し、前記単結晶半導体基板の一方の面と、絶縁表面を有する基板とを接合し、熱処理を行うことにより、前記分離層に亀裂を生じさせ、前記絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離する。【選択図】図３
2009065136.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体基板の一方の面から、複数の元素からなるソースガスをプラズマ励起して生成されたイオンを照射することにより、単結晶半導体基板に分離層を形成し、
前記単結晶半導体基板の一方の面と、絶縁表面を有する基板とを接合し、
熱処理を行うことにより、前記分離層に亀裂を生じさせ、
前記絶縁表面を有する基板上に単結晶半導体基板を残存させたまま前記単結晶半導体基板を剥離することを特徴とする半導体基板の作製方法。
【請求項２】
単結晶半導体基板の一方の面から、シラン又はハロゲン化ケイ素をプラズマ励起して生成されたイオンを照射することにより、単結晶半導体基板に分離層を形成し、
前記単結晶半導体基板の一方の面と、絶縁表面を有する基板とを接合し、
熱処理を行うことにより、前記分離層に亀裂を生じさせ、
前記絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離することを特徴とする半導体基板の作製方法。
【請求項３】
単結晶半導体基板の一方の面から、シラン又はハロゲン化ケイ素をプラズマ励起して生成されたイオンを照射することにより、単結晶半導体基板に分離層を形成し、
絶縁表面を有する基板の表面に有機シランガスを用いて化学気相成長法により酸化シリコン膜を形成し、
前記単結晶半導体基板の一方の面と、前記酸化シリコン膜が形成された前記基板とを接合し、
熱処理を行うことにより、前記分離層に亀裂を生じさせ、
前記絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離することを特徴とする半導体基板の作製方法。
【請求項４】
単結晶半導体基板の一方の面から、シラン又はハロゲン化ケイ素をプラズマ励起して生成されたイオンを照射することにより、単結晶半導体基板に分離層を形成し、
前記単結晶半導体基板の一方の面に有機シランガスを用いて化学気相成長法により酸化シリコン膜を形成し、
前記酸化シリコン膜が形成された前記単結晶半導体基板の一方の面と、絶縁表面を有する基板とを接合し、
熱処理を行うことにより、前記分離層に亀裂を生じさせ、
前記絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離することを特徴とする半導体基板の作製方法。
【請求項５】
請求項３又は請求項４において、
前記有機シランガスが、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）又はトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）から選ばれた一種を用いる半導体基板の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記イオンの照射を、イオンドーピング装置を用いて行うことを特徴とする半導体基板の作製方法。
【請求項７】
請求項２乃至請求項６のいずれか一において、
前記シランとしてＳｉＨ４を用い、
前記イオンとして、ＳｉＨ＋イオン、ＳｉＨ２＋イオン、ＳｉＨ３＋イオン、及びＳｉＨ４＋イオンのうち、少なくとも一のイオンを前記単結晶半導体基板に照射することを特徴とする半導体基板の作製方法。
【請求項８】
請求項２乃至請求項６のいずれか一において、
前記ハロゲン化ケイ素として、フッ化ケイ素、塩化ケイ素、臭化ケイ素、又はヨウ化ケイ素を用いることを特徴とする半導体基板の作製方法。
【請求項９】
請求項８において、
前記フッ化ケイ素としてＳｉＦ４を用い、
前記イオンとして、ＳｉＦ＋イオン、ＳｉＦ２＋イオン、ＳｉＦ３＋イオン、及びＳｉＦ４＋イオンのうち、少なくとも一のイオンを前記単結晶半導体基板に照射することを特徴とする半導体基板の作製方法。
【請求項１０】
請求項８において、
前記塩化ケイ素としてＳｉＣｌ４を用い、
前記イオンとして、ＳｉＣｌ＋イオン、ＳｉＣｌ２＋イオン、ＳｉＣｌ３＋イオン、及びＳｉＣｌ４＋イオンのうち、少なくとも一のイオンを前記単結晶半導体基板に照射することを特徴とする半導体基板の作製方法。
【請求項１１】
請求項８において、
前記臭化ケイ素としてＳｉＢｒ４を用い、
前記イオンとして、ＳｉＢｒ＋イオン、ＳｉＢｒ２＋イオン、ＳｉＢｒ３＋イオン、及びＳｉＢｒ４＋イオンのうち、少なくとも一のイオンを前記単結晶半導体基板に照射することを特徴とする半導体基板の作製方法。
【請求項１２】
請求項８において、
前記ヨウ化ケイ素としてＳｉＩ４を用い、
前記イオンとして、ＳｉＩ＋イオン、ＳｉＩ２＋イオン、ＳｉＩ３＋イオン、及びＳｉＩ４＋イオンのうち、少なくとも一のイオンを前記単結晶半導体基板に照射することを特徴とする半導体基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の作製方法に関する。特に、絶縁表面を有する基板に単結晶若しくは多結晶の半導体層を接合させた半導体基板及び半導体装置に関する。
【背景技術】
【０００２】
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハに代わり、絶縁表面に薄い単結晶半導体を設けたシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
【０００３】
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１）。水素イオン注入剥離法は、シリコンウエハに水素イオンを注入することによって表面から所定の深さに分離層を形成し、分離層を劈開面とすることで、別のシリコンウエハに薄いシリコン層（ＳＯＩ層）を接合する。さらにＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に、１０００乃至１３００℃の還元性雰囲気下で熱処理を行って接合強度を高める必要があるとされている。
【０００４】
ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に、被腹膜を有する単結晶シリコン薄膜を形成したものが知られている（特許文献２参照）。この場合にも、単結晶シリコン片に水素イオンを注入することによって表面から所定の深さに分離層を形成し、ガラス基板と単結晶シリコン片を貼り合わせた後に、分離層を劈開面としてシリコン片を剥離することで、ガラス基板上に薄いシリコン層（ＳＯＩ層）を形成している。
【特許文献１】米国特許第６３７２６０９号
【特許文献２】特開２００４−１３４６７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のように、水素イオンを注入することにより分離層を形成してシリコン層を形成するためには、一定の深さの領域に水素イオンを集中させる必要がある。しかし、水素イオンの質量は小さいので、水素イオンを一定の深さに集中させるための制御が困難であり、イオンが添加される深さにばらつきが生じてしまい、結晶欠陥を効率良く形成することができず、シリコン片を剥離するためには大量の水素イオンを照射しなければならない。また、過剰に水素イオンが照射されると、基板を貼り合わせる前の段階でシリコン片が剥離してしまうという問題がある。
【０００６】
さらには、水素イオンが添加される深さのばらつきにより、剥離界面での平坦性に乏しく、ガラス基板上に移した薄いシリコン層（ＳＯＩ層）の平坦性を向上させるためにＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等の平坦化技術の利用が必須となっている。
【０００７】
上記課題に鑑み本発明の目的の一つは、低ドーズ量のイオンで、容易に剥離を行うことが可能な半導体基板の作製方法を提供する。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明の一は、単結晶半導体基板の一方の面に、複数の元素からなるソースガスをプラズマ励起して生成されたイオンを照射して、該単結晶半導体基板の表面から所定の深さの領域に分離層を形成することを特徴とする。
【０００９】
複数の元素からなるソースガスとしては、シラン、ハロゲン化ケイ素等を用いることができる。
【発明の効果】
【００１０】
単結晶半導体基板の一方の面に、複数の元素からなるソースガスをプラズマ励起して生成されたイオンを用いて照射を行うことにより、水素イオンのみを照射する場合よりも質量の大きいイオンを照射することになるため、一定の深さの領域にイオンを集中させるための制御がしやすくなり、イオンが添加される深さのばらつきを少なくすることができる。よって、低ドーズ量のイオンで分離層を形成することができる。このようにして形成された分離層を劈開面とすることにより、容易に剥離を行うことができる。また、一定の深さの領域にイオンが集中して添加することができるため、剥離界面での平坦性が向上する。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
【００１２】
本発明に係る半導体基板を図１（Ａ）（Ｂ）に示す。図１（Ａ）においてベース基板１００は、絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を適用される。その他に石英ガラス、シリコンウエハのような半導体基板も適用可能である。ＬＴＳＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｓｉｎｇｌｅ  ｃｒｙｓｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層１０２は単結晶半導体材料を適用することができ、例えば単結晶シリコンなどが挙げられる。複数の元素からなるソースガスをプラズマ励起して生成されたイオンを用い、分離層を形成して、単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体材料を適用することもできる。
【００１３】
このようなベース基板とＬＴＳＳ層１０２の間に、平滑面を有し親水性表面を形成する接合層１０４を設ける。この接合層１０４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００１４】
接合層１０４は５ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。ベース基板にも同様の酸化シリコン膜を設けておいてもよい。すなわち、絶縁表面を有する基板若しくは絶縁性のベース基板１００にＬＴＳＳ層１０２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる接合層１０４を設けることで強固な接合を形成することができる。
【００１５】
接合層１０４はＬＴＳＳ層１０２側に設けられ、ベース基板１００の表面と密接することで、室温であっても接合をすることが可能である。より強固に接合を形成するには、ベース基板１００とＬＴＳＳ層１０２を押圧すれば良い。室温で形成された接合強度を高めるためには更に熱処理をすることが好ましい。
【００１６】
異種材料であるベース基板１００と接合層１０４を室温などの低温で接合するには表面を清浄化する。このような状態でベース基板１００と接合層１０４を密着させると、表面間引力により接合が形成される。さらに表面に複数の水酸基を付着させる処理を加えると好ましい。例えば、ベース基板１００の表面を酸素プラズマ処理若しくはオゾン処理して親水性にすることが好ましい。このように表面を親水性にする処理を加えた場合には、表面の水酸基が作用して水素結合により接合が形成される。
【００１７】
異種材料であるベース基板１００と接合層１０４を低温で接合するための処理として、接合を形成する表面にアルゴンなどの不活性ガスによるイオンビームを照射して清浄化しても良い。イオンビームの照射により、ベース基板１００若しくは接合層１０４の未結合手が露呈して非常に活性な表面が形成される。このように活性化された表面同士を密着させると低温でも接合を形成することが可能である。表面を活性化して接合を形成する方法は、当該表面を高度に清浄化しておくことが要求されるので、真空中で行うことが好ましい。
【００１８】
ＬＴＳＳ層１０２は単結晶半導体基板を薄片化して形成されるものである。例えば、単結晶半導体基板の所定の深さに、シラン又はハロゲン化ケイ素をプラズマ励起して生成されたイオンを照射し、その後熱処理を行って表層の単結晶シリコン層を剥離してＬＴＳＳ層１０２を形成することができる。ＬＴＳＳ層１０２の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さである。
【００１９】
以上、接合層１０４を有する例を示したが、ベース基板１００とＬＴＳＳ層１０２との接合強度に問題がなければ、接合層１０４は形成せず、ベース基板１００とＬＴＳＳ層１０２を直接接合してもよい。
【００２０】
図１（Ｂ）は、ベース基板１００にバリア層１０５と接合層１０４を設けた構成を示す。バリア層１０５と接合層１０４をベース基板に設けることにより、ＬＴＳＳ層１０２をベース基板１００に接合した場合に、ベース基板１００としてガラス基板を用いた場合に、アルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層１０２が汚染されることを防ぐことができる。また、ベース基板１００側の接合層１０４は適宜設ければ良い。
【００２１】
図２（Ａ）はＬＴＳＳ層１０２と接合層１０４の間に窒素含有絶縁層１２０を設けた構成を示す。窒素含有絶縁層１２０は窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一又は複数の膜を積層して形成する。例えば、ＬＴＳＳ層１０２側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層１２０とすることができる。接合層１０４がベース基板１００と接合を形成するために設けるのに対し、窒素含有絶縁層１２０は、可動イオンや水分等の不純物がＬＴＳＳ層１０２に拡散して汚染されることを防ぐために設けることが好ましい。
【００２２】
なお、ここで窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、ケイ素が２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。また、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、ケイ素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００２３】
図２（Ｂ）は、ベース基板１００に接合層１０４を設けた構成である。ベース基板１００と接合層１０４との間にはバリア層１０５が設けられていることが好ましい。バリア層１０５を設けるのは、ベース基板１００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層１０２が汚染されることを防ぐためである。また、ＬＴＳＳ層１０２には酸化シリコン膜１２１が形成されている。この酸化シリコン膜１２１が接合層１０４と接合を形成し、ベース基板１００上にＬＴＳＳ層１０２を固定する。酸化シリコン膜１２１は熱酸化により形成されたものが好ましい。
【００２４】
このような半導体基板の作製方法について図３乃至図５を参照して説明する。
【００２５】
図３に、半導体基板１０１の表面に対して複数の元素からなるソースガスをプラズマ励起して生成されたイオンを照射することにより、分離層１０３を形成する態様を示す。
【００２６】
半導体基板１０１としては、シリコンやゲルマニウムなどからなる半導体基板、又はガリウムヒ素やインジウムリンなどからなる化合物半導体基板を適用することができる。単結晶半導体基板を適用することが好ましいが、多結晶半導体基板を適用することも可能である。また、適用する半導体基板は矩形状でもよいし、円形状でもよい。
【００２７】
ここで用いるソースガスとして、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、重水素シラン（ＳｉＤ４）、フッ化ケイ素（ＳｉＦ４）、塩化ケイ素（ＳｉＣｌ４）、臭化ケイ素（ＳｉＢｒ４）、ヨウ化ケイ素（ＳｉＩ４）等のハロゲン化ケイ素、ゲルマン（ＧｅＨ４）等の複数の元素からなるガスを用いることができる。
【００２８】
半導体基板１０１に照射するイオンとして、シランをプラズマ励起することにより生成されたＳｉＨ＋イオン、ＳｉＨ２＋イオン、ＳｉＨ３＋イオン、及びＳｉＨ４＋イオンを用いることができる。フッ化ケイ素をプラズマ励起することにより生成されたＳｉＦ＋イオン、ＳｉＦ２＋イオン、ＳｉＦ３＋イオン、及びＳｉＦ４＋イオン、塩化ケイ素をプラズマ励起することにより生成されたＳｉＣｌ＋イオン、ＳｉＣｌ２＋イオン、ＳｉＣｌ３＋イオン、及びＳｉＣｌ４＋イオン、臭化ケイ素をプラズマ励起することにより生成されたＳｉＢｒ＋イオン、ＳｉＢｒ２＋イオン、ＳｉＢｒ３＋イオン、及びＳｉＢｒ４＋イオン、ヨウ化ケイ素をプラズマ励起することにより生成されたＳｉＩ＋イオン、ＳｉＩ２＋イオン、ＳｉＩ３＋イオン、及びＳｉＩ４＋イオン等を用いることができる。なお、シランをプラズマ励起することによりされたＳｉＨ＋イオン、ＳｉＨ２＋イオン、ＳｉＨ３＋イオン、及びＳｉＨ４＋イオンのうち、少なくとも一のイオンが基板に照射されればよい。その他のソースガスをプラズマ励起して生成されるイオンについても同様である。
【００２９】
このように、イオン照射工程で使用するイオンは、水素イオンに対して質量が比較的大きく且つ熱処理に応じて半導体基板から脱離可能なイオン種であれば、上記のイオンに限らないものであり、半導体基板１０１に悪影響を及ぼさないものであれば良い。したがって、ジシラン、重水素シラン、ゲルマン等の複数の元素からなるソースガスをプラズマ励起して生成されたイオンを用いることができる。
【００３０】
イオン照射による分離層１０３の形成はベース基板１００に転置するＬＴＳＳ層の厚さを考慮して行われる。当該ＬＴＳＳ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。イオンを照射するための加速電圧はこのような厚さを考慮して、半導体基板１０１に添加されるようにする。
【００３１】
イオン照射はイオンドーピング装置を用いて行うことが好ましい。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないで照射するドーピング方式を用いる。本実施の形態では、ドーピング法により、モノシラン（ＳｉＨ４）をプラズマ励起して生成されたイオンを４０ｋｅＶの加速電圧にて、５×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量で照射する。
【００３２】
イオンドーピング装置では、イオンの生成に係るプラズマ空間が大きく、大量のイオンを生成し、打ち込むことができるというメリットを有している。よって、イオンドーピング装置を用いることによって、生産性が向上する。イオン注入装置は、生成したイオンを質量分離して特定のイオン種だけを基板に打ち込めるという特徴がある一方、基本的に点ビームを走査することによりイオンを打ち込むため、生産性に問題が生じる。プラズマの発生方法としては、例えば、フィラメントを加熱して出てくる熱電子によるものが挙げられるが、プラズマの発生方法はいずれの装置においても大差はない。
【００３３】
ここで、図４に、半導体基板にシランをプラズマ励起して生成されたイオンをドーピング法により照射し分離層を形成した場合のシリコン、水素、及び結晶欠陥の深さ方向プロファイルを示す。横軸は半導体基板の表面からの深さを示し、縦軸は濃度分布を示している。
【００３４】
シランのイオン（ＳｉＨ＋イオン、ＳｉＨ２＋イオン、ＳｉＨ３＋イオン、及びＳｉＨ４＋イオン）をドーピング法により半導体基板に照射すると、照射されたシランのイオンの衝撃により結晶構造が乱されて結晶欠陥を形成する。シランのイオンは、水素イオンよりも質量が大きいため、水素イオン単独で照射する場合よりも一定の深さに集中させるための制御がしやすく、効率良く結晶欠陥を形成することができる。また、シランのイオンに含まれる水素イオンは結晶欠陥に捕獲されやすいため、結晶欠陥の極近傍に水素イオンを集中して照射することができる。さらに、質量数の大きいイオン、例えば、ＳｉＨ３＋イオンとＳｉＨ４＋イオンの割合を高めておくことにより照射効率を高めることができ、イオンの照射時間を短縮することができる。ＳｉＨ３＋イオンとＳｉＨ４＋イオンは合計で６割以上含ませておくことが好ましい。また、ハロゲン化ケイ素等のイオンを用いる場合にも、質量数の大きいイオン、例えば、ＳｉＦ３＋、ＳｉＦ４＋の割合を高めておくことにより照射効率を高めることができ、イオンの照射時間を短縮することができる。質量数の大きいイオンの割合を高めてイオンを照射することによって、水素イオンを単独で照射する場合に比べて、低ドーズ量のイオンで分離層を形成することができる。
【００３５】
また、シラン、ハロゲン化ケイ素等のイオンを質量分離して半導体基板１０１に照射しても、分離層１０３を形成することができる。この場合には、質量数の大きいイオン（例えば、ＳｉＨ３＋、ＳｉＨ４＋イオン）を選択的に照射することが好ましい。
【００３６】
なお、半導体基板に照射されたシリコン原子、ゲルマニウム原子はドーパント不純物とはならないため、最終的にデバイス領域に残存しても、その特性に大きな影響は与えないという利点もある。
【００３７】
分離層１０３の形成に当たってはイオンを照射する際に、イオン照射によって半導体基板１０１の表面がダメージを受けるため、半導体基板１０１の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜若しくは窒化酸化シリコン膜などによりイオン照射に対する保護膜（図示せず）を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【００３８】
次に、図５（Ａ）で示すようにベース基板と接合を形成する面に接合層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。そのほかに、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した分離層１０３から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。なお、単結晶若しくは多結晶半導体基板からＬＴＳＳ層を剥離する第２の熱処理は、成膜温度よりも高い熱処理温度が適用される。
【００３９】
図５（Ｂ）はベース基板１００と、半導体基板１０１の接合層１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板１００と接合層１０４とを密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板１００と半導体基板１０１とを圧接することで水素結合により強固な接合を形成することが可能である。
【００４０】
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガスに中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【００４１】
ベース基板１００と半導体基板１０１とを接合層１０４を介して貼り合わせた後に、第１の熱処理又は加圧処理を行うことが好ましい。第１の熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。第１の熱処理の温度は、ベース基板１００の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板１００及び半導体基板１０１の耐圧性を考慮して行う。
【００４２】
図５（Ｃ）に、第２の熱処理を行い分離層１０３に亀裂を生じさせ、分離層１０３を劈開面として半導体基板１０１をベース基板１００から剥離する態様を示す。接合層１０４はベース基板１００と接合しているので、ベース基板１００上には、半導体基板１０１と同じ結晶性のＬＴＳＳ層１０２が残存することとなる。
【００４３】
第２の熱処理の温度は接合層１０４の成膜温度以上、ベース基板１００の耐熱温度以下で行うことが好ましい。例えば、第２の熱処理を４００℃乃至６００℃で行うことが好ましい。第２の熱処理を行うことにより、水素イオンが集中して添加された領域で、シリコンと水素との結合が切れて、水素原子がシリコン原子の結晶面に析出し、シリコン−水素結合による積層欠陥を形成する。熱処理温度を上記温度とし、熱処理時間を増すと水素の析出量が増加し、その析出された水素同士が結合して水素ガスとして脱離する。これにより、シリコン結晶面が劈開し、ＬＴＳＳ層１０２を剥離することができる。
【００４４】
分離層１０３にはイオンが一定の深さの領域に集中して添加されているため、容易に剥離を行うことができ、分離層１０３の剥離界面（ＬＴＳＳ層の表面）において平坦性を向上させることができる。
【００４５】
また、半導体基板１０１に分離層１０３を形成するために照射するイオンとして、ハロゲン化ケイ素のイオンを用いた場合も、ハロゲンのイオンが集中して添加された領域で、ハロゲンのガスが脱離するため、シリコン結晶面が劈開し、ＬＴＳＳ層１０２を剥離することができる。
【００４６】
次いで、ベース基板１００にＬＴＳＳ層１０２が接合された状態で第３の熱処理を行ってもよい。第３の熱処理は、第２の熱処理温度よりも高い温度であってベース基板の歪み点を超えない温度で行うことが好ましい。或いは、第２の熱処理と第３の熱処理が同じ温度であっても、第３の熱処理時間を長くすることが好ましい。第３の熱処理は、熱伝導加熱、対流加熱、又は輻射加熱などにより、ベース基板及び／又はＬＴＳＳ層１０２が加熱されるようにすれば良い。熱処理装置として電熱炉、ランプアニール炉、レーザ照射装置等を適用することができる。第３の熱処理は多段階に温度を変化させて行っても良い。また瞬間熱アニール（ＲＴＡ）装置を用いても良い。ＲＴＡ装置によって第３の熱処理を行う場合は、基板の歪み点近傍またはそれよりも若干高い温度に加熱することもできる。
【００４７】
第３の熱処理を行うことでＬＴＳＳ層１０２に残留する応力を緩和することができる。すなわち、第３の熱処理によって、ベース基板１００とＬＴＳＳ層１０２の膨張係数の違いにより生じる熱歪みを緩和する。また、第３の熱処理はイオンを照射することによって結晶性が損なわれたＬＴＳＳ層１０２の結晶性を回復させることができる。さらに、第３の熱処理は半導体基板１０１をベース基板と接合させた後、分割する際に生じるＬＴＳＳ層１０２のダメージを回復させることにも有効である。よって、平坦性を向上させることができる。
【００４８】
以上、接合層１０４を有する例を示したが、ベース基板１００とＬＴＳＳ層１０２との接合強度に問題が無ければ、接合層１０４は形成せず、ベース基板１００とＬＴＳＳ層１０２とを直接接合してもよい。
【００４９】
また、分離層１０３を形成するためにイオンを照射した後の半導体基板１０１の表面（ベース基板１００と接合される部分）に窒素含有絶縁層を形成しても良い。窒素含有絶縁層は、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンから選ばれた一又は複数の膜を積層して形成する。窒素含有絶縁層を設けることにより、ベース基板１００を接合した後、ベース基板から可動イオンや水分等の不純物がＬＴＳＳ層１０２に拡散して汚染されることを防ぐことができる。
【００５０】
図６（Ａ）〜図６（Ｃ）はベース基板側に接合層を設けてＬＴＳＳ層１０２を形成する工程を示す。
【００５１】
図６（Ａ）は保護膜として酸化シリコン膜１２１が形成された半導体基板１０１に電界で加速されたイオンを照射することにより、分離層１０３を形成する工程を示している。酸化シリコン膜１２１は、半導体基板１０１上に酸化シリコン層をスパッタ法やＣＶＤ法で成膜してもよいし、半導体基板１０１が単結晶シリコンの場合、半導体基板１０１を熱酸化して形成してもよい。本実施の形態では、半導体基板１０１が単結晶シリコン基板として、酸化シリコン膜１２１は単結晶シリコン基板を熱酸化して形成する。半導体基板１０１の表面に酸化シリコン膜１２１を形成しておくことで、イオンの照射によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
【００５２】
次に、図３と同様にして、半導体基板１０１の表面から電界で加速されたイオンを照射することにより分離層１０３を形成する。イオンの照射は、ベース基板に転置するＬＴＳＳ層の厚さを考慮して行われる。イオンの照射は、ドーピング法により行われることが好ましい。ソースガスとしてシラン、ハロゲン化ケイ素等を用いることができる。シラン、ハロゲン化ケイ素等は水素と比べて質量が大きいため、一定の深さに集中させるための制御がしやすく、照射の深さのばらつきが少なくなるため、低ドーズ量で分離層を形成することができる。さらに、シリコン系基板を用いた場合は、添加されたシリコン原子はドーパント不純物とはならないため、最終的にデバイス領域に残存しても、その特性に大きな影響は与えないという利点もある。
【００５３】
図６（Ｂ）は、バリア層１０５及び接合層１０４が形成されたベース基板１００と半導体基板１０１の酸化シリコン膜１２１が形成された面を密着させて接合を形成する工程を示している。ベース基板１００上の接合層１０４と半導体基板１０１の酸化シリコン膜１２１を密着させることにより接合が形成される。
【００５４】
ベース基板１００と半導体基板１０１とを接合層１０４を介して貼り合わせた後は、第１の熱処理又は加圧処理を行うことが好ましい。第１の熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。第１の熱処理の温度は、ベース基板１００の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板１００及び半導体基板１０１の耐圧性を考慮して行う。
【００５５】
この状態で第２の熱処理を行う。第２の熱処理は接合層１０４の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。分離層１０３において水素イオンが集中して添加された領域で、シリコンと水素との結合が切れて、水素原子がシリコン原子の結晶面に析出し、シリコン−水素結合による積層欠陥を形成する。熱処理温度を上記温度とし、熱処理時間を増すと水素の析出量が増加し、その析出された水素同士が結合して水素ガスとして脱離する。これにより、図６（Ｃ）で示すようにシリコン結晶面が劈開し、ＬＴＳＳ層１０２を剥離することができる。ベース基板１００には半導体基板１０１と同じ結晶性を有するＬＴＳＳ層１０２が形成される。
【００５６】
分離層１０３にはイオンが一定の深さの領域に集中して注入されているため、容易に剥離を行うことができ、分離層１０３の剥離界面（ＬＴＳＳ層の表面）において平坦性を向上させることができる。
【００５７】
このようにして図２（Ｂ）で示す半導体基板を得ることができる。
【００５８】
なお、必要に応じて第３の熱処理を行うことが好ましい。第３の熱処理は、第２の熱処理温度よりも高い温度であってベース基板１００の歪み点を超えない温度で行うことが好ましい。或いは、第２の熱処理と第３の熱処理は同じ温度であっても、第２の熱処時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などによりベース基板１００及びまたはＬＴＳＳ層１０２が加熱されるようにすれば良い。
【００５９】
第３の熱処理を行うことでＬＴＳＳ層１０２に残留する応力を緩和することができる。すなわち、熱処理によって、ベース基板１００とＬＴＳＳ層１０２の膨張係数の違いにより生じる熱歪みを緩和する。また、第３の熱処理はイオンを照射することによって結晶性が損なわれたＬＴＳＳ層１０２の結晶性を回復させるためにも有効である。さらに、熱処理は半導体基板１０１をベース基板と接合させた後、分割する際に生じるＬＴＳＳ層１０２のダメージを回復させることにも有効である。
【００６０】
なお、図６（Ａ）〜図６（Ｃ）において、ベース基板側に接合層を設けてＬＴＳＳ層を形成する工程を示したが、接合を形成する面の双方に接合層を設けても良い。接合を形成する面の双方に接合層を設けることにより、強固な接合を形成することができる。
【００６１】
このように本形態によれば、シラン、ハロゲン化ケイ素等の複数の元素からなるイオンをドーピング法により照射して分離層を形成するので、水素イオンを照射する場合に比べて、イオンが照射される深さのばらつきを少なくすることができる。水素イオンよりも質量の大きいイオンの照射により結晶欠陥を効率良く形成しつつ、半導体基板を劈開するためのイオンを集中して照射することができるため、低ドーズ量で分離層を形成することができる。また、一定の領域にイオンが集中して照射されるため、容易に剥離を行うことができ、単結晶半導体層の剥離界面での平坦性が向上する。
【００６２】
次いで、本発明に係る半導体基板を用いた半導体装置について図７と図８を参照して説明する。図７（Ａ）において、ベース基板１００に接合層１０４を介してＬＴＳＳ層１０２が設けられている。ＬＴＳＳ層１０２の膜厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。ＬＴＳＳ層１０２の厚さは、図３で説明した分離層１０３の深さを制御することにより適宜設定できる。ＬＴＳＳ層１０２にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物として硼素を５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加されていてもよい。ベース基板１００にはバリア層１０５として窒化シリコン層と酸化シリコン層が積層形成されている。ベース基板１００にバリア層を設けることで、ＬＴＳＳ層１０２の汚染を防ぐことができる。なお、窒化シリコン層に代えて、窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層を適用してもよい。
【００６３】
図７（Ｂ）に、ＬＴＳＳ層１０２をエッチングして、半導体素子の配置に合わせて島状に分離したＬＴＳＳ層１０２を形成する図を示す。
【００６４】
図７（Ｃ）に、ＬＴＳＳ層１０２が露出した後ゲート絶縁層１０９、ゲート電極１１０、サイドウォール絶縁層１１１を形成し、第１不純物領域１１２、第２不純物領域１１３を形成する図を示す。絶縁層１１４は、窒化シリコンで形成し、ゲート電極をエッチングするときのハードマスクとして用いる。
【００６５】
図７（Ｄ）に、層間絶縁層１１５を形成する図を示す。層間絶縁層１１５は、ＢＰＳＧ（Ｂｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を成膜するか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁層１１５にはコンタクトホール１１６を形成する。コンタクトホール１１６は、サイドウォール絶縁層１１１を利用してセルフアラインコンタクトの構成となっている。
【００６６】
その後、図８で示すように、コンタクトホール１１６に合わせて配線１１９を形成する。配線１１９は、アルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。
【００６７】
このように、ベース基板１００に接合されたＬＴＳＳ層１０２を用いて電界効果トランジスタを作製することができる。本形態に係るＬＴＳＳ層１０２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、しきい値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動度化などの高性能化を達成することができる。
【００６８】
図９は、半導体装置の一例として、マイクロプロセッサ２００の一例を示す。このマイクロプロセッサ２００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ２０９、及びメモリインターフェース２１０（ＲＯＭ  Ｉ／Ｆ）を有している。
【００６９】
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、規準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図９に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
【００７０】
このようなマイクロプロセッサ２００は、絶縁の表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＬＴＳＳ層）によって集積回路が形成されているので、処理速度の高速化のみならず、低消費電力化を図ることができる。
【００７１】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１０を参照して説明する。図１０は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発信回路２１８、復調回路２１９と、変調回路２２０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、インターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
【００７２】
リセット回路２１７は、デジタル回路部２１３をリセットし、初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発信回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
【００７３】
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
【００７４】
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算はプログラムを使って、中央処理ユニット２２５が実行する方式を適用することができる。
【００７５】
このようなＲＦＣＰＵ２１１は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＬＴＳＳ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。
【００７６】
図１及び図２で例示するＬＴＳＳ層１０２は、表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板に接合することもできる。図１１は、ベース基板１００としてマザーガラスにＬＴＳＳ層１０２を形成する場合を示す。まず、図５（Ａ）を用いて説明した工程を経て、分離層１０３が形成された半導体基板１０１を複数用意する。次に、分離層１０３が形成された複数の半導体基板をマザーガラスに貼り合わせ、仮接合を行う。次に、図５（Ｃ）を用いて説明した加熱工程を行い、半導体基板１０１を分離層１０３において分離することで、マザーガラス上に、複数のＬＴＳＳ層が接合される。
【００７７】
マザーガラスに接合されたＬＴＳＳ層１０２からは複数の表示パネルを切り出すことができるが、ＬＴＳＳ層１０２は、表示パネル２３１の形成領域に合わせて接合することが好ましい。半導体基板に比べて、マザーガラス基板は面積が大きいので、ＬＴＳＳ層１０２は図１１のように分割して配置することが好ましい。表示パネル２３１には、走査線駆動回路領域２３２、信号線駆動回路領域２３３、画素形成領域２３４があり、これらの領域が含まれるようにＬＴＳＳ層１０２をベース基板１００（マザーガラス）に形成する。
【００７８】
図１２は、ＬＴＳＳ層１０２により画素トランジスタが形成される液晶表示装置の画素の一例を示す。図１２（Ａ）は画素の平面図を示し、ＬＴＳＳ層１０２に走査線１２６が交差し、信号線１２７、画素電極１２８が接続する画素を示す。図１２（Ａ）に示すＪ−Ｋ切断面に対応する断面図が図１２（Ｂ）に示されている。
【００７９】
図１２（Ｂ）において、ベース基板１００にはバリア層１０５として窒化シリコン層と酸化シリコン層が積層されている。ＬＴＳＳ層１０２は接合層１０４によってバリア層１０５と接合している。絶縁層１１８上に画素電極１２８が設けられている。ＬＴＳＳ層１０２と信号線１２７を接続するコンタクトホールには絶縁層１１８をエッチングして凹段差が生じるのでそこを埋めるように柱状スペーサ１３１が設けられている。対向基板１２９には対向電極１３０が形成され、柱状スペーサ１３１によって形成される空隙に液晶層１３２が形成されている。
【００８０】
図１３（Ａ）は、ＬＴＳＳ層１０２により画素部のトランジスタが形成されるエレクトロルミネッセンス表示装置の一例を示す。図１３（Ａ）は画素の平面図を示し、信号線１２７に接続する選択トランジスタ１３３と、電流供給線１３５に接続する表示制御トランジスタ１３４を有している。この表示パネルはエレクトロルミネッセンス材料を含んで形成される層（ＥＬ層）を電極間に挟んだ発光素子が各画素に設けられる構成となっている。画素電極１２８は表示制御トランジスタ１３４に接続されている。図１３（Ｂ）はこのような画素の要部を示す断面図である。
【００８１】
図１３（Ｂ）において、ベース基板１００、バリア層１０５、接合層１０４、ＬＴＳＳ層１０２、絶縁層１１８などの構成は図１２（Ｂ）と同様である。画素電極１２８は周辺部が絶縁性の隔壁層１３６で囲まれている。画素電極１２８上にはＥＬ層１３７が形成されている。ＥＬ層１３７上には対向電極１３０が形成されている。画素部は封止樹脂１３８が充填され、補強板として対向基板１２９が設けられている。
【００８２】
本形態のエレクトロルミネッセンス表示装置はこのような画素をマトリクス状に配列させて表示画面を構成する。この場合、画素のトランジスタのチャネル部が本発明に係るＬＴＳＳ層で形成されるので、各トランジスタ間で特性バラツキが無く、画素毎の発光輝度に斑がでないという利点がある。従って、発光素子の明るさを電流で制御して駆動することが容易となり、トランジスタ特性のバラツキを補正する補正回路も不要となるので、駆動回路の負担を低減することができる。
【００８３】
このように、表示装置を製造するマザーガラスにも本発明に係るＬＴＳＳ層を形成しトランジスタを形成することが可能である。ＬＴＳＳ層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示装置における画素部の開口率を向上させることができる。また、図９及び図１０で説明したようなマイクロプロセッサも形成することができるので、表示装置内にコンピュータの機能を搭載することもできる。また、非接触でデータの入出力を可能としたディスプレイを作製することもできる。
【００８４】
以上のように、本発明の適用範囲はきわめて広く、あらゆる分野の電子機器に用いることが可能である。
【図面の簡単な説明】
【００８５】
【図１】半導体基板の構成を示す断面図。
【図２】半導体基板の構成を示す断面図。
【図３】半導体基板の製造方法を説明する断面図。
【図４】シランのドーピングによるシリコン、水素、結晶欠陥の深さと濃度との関係を示す図。
【図５】半導体基板の製造方法を説明する断面図。
【図６】半導体基板の製造方法を説明する断面図。
【図７】半導体基板を用いた半導体装置の製造方法を説明する断面図。
【図８】半導体基板を用いた半導体装置の製造方法を説明する断面図。
【図９】半導体基板により得られるマイクロプロセッサの構成を示すブロック図。
【図１０】半導体基板により得られるＲＦＣＰＵの構成を示すブロック図。
【図１１】表示装置製造用のマザーガラスにＬＴＳＳ層を接合する場合を例示する平面図。
【図１２】ＬＴＳＳ層により画素トランジスタが構成されている表示装置の一例を示す図。
【図１３】ＬＴＳＳ層により画素トランジスタが構成されている表示装置の一例を示す図。
【符号の説明】
【００８６】
１００    ベース基板
１０１    半導体基板
１０２    ＬＴＳＳ層
１０３    分離層
１０４    接合層
１０５    バリア層
１０９    ゲート絶縁層
１１０    ゲート電極
１１１    サイドウォール絶縁層
１１２    不純物領域
１１３    不純物領域
１１４    絶縁層
１１５    層間絶縁層
１１６    コンタクトホール
１１８    絶縁層
１１９    配線
１２０    窒素含有絶縁層
１２１    酸化シリコン膜
１２６    走査線
１２７    信号線
１２８    画素電極
１２９    対向基板
１３０    対向電極
１３１    柱状スペーサ
１３２    液晶層
１３６    隔壁層
１３７    ＥＬ層
１３８    封止樹脂
２００    マイクロプロセッサ
２０１    演算回路
２０２    演算回路制御部
２０３    命令解析部
２０４    制御部
２０５    タイミング制御部
２０６    レジスタ
２０７    レジスタ制御部
２０８    バスインターフェース
２０９    専用メモリ
２１０    メモリインターフェース
２１１    ＲＦＣＰＵ
２１２    アナログ回路部
２１３    デジタル回路部
２１４    共振回路
２１５    整流回路
２１６    定電圧回路
２１７    リセット回路
２１８    発信回路
２１９    復調回路
２２０    変調回路
２２１    ＲＦインターフェース
２２２    制御レジスタ
２２３    クロックコントローラ
２２４    インターフェース
２２５    中央処理ユニット
２２６    ランダムアクセスメモリ
２２７    専用メモリ
２２８    アンテナ
２２９    容量部
２３０    電源管理回路
２３１    表示パネル
２３２    走査線駆動回路領域
２３３    信号線駆動回路領域
２３４    画素形成領域
【図１】
2009065136.tif 000003
【図２】
2009065136.tif 000004
【図３】
2009065136.tif 000005
【図４】
2009065136.tif 000006
【図５】
2009065136.tif 000007
【図６】
2009065136.tif 000008
【図７】
2009065136.tif 000009
【図８】
2009065136.tif 000010
【図９】
2009065136.tif 000011
【図１０】
2009065136.tif 000012
【図１１】
2009065136.tif 000013
【図１２】
2009065136.tif 000014
【図１３】
2009065136.tif 000015