(57)【要約】【課題】  厳格な耐圧性を要求されず、且つ過電圧印加時においてもサージ電流による破壊が生じにくい半導体装置を提供する。【解決手段】  高濃度Ｐ型のコンタクト領域１７及び１８の間に係るＰ型の第１不純物拡散領域１３によってＰ型の半導体基板１１の基板面に平行な方向に抵抗を構成し、第１不純物拡散領域１３とＮウェル１２の間、及びＮウェル１２と半導体基板１１の間において夫々異なる整流方向のダイオードを半導体基板１１の基板面に垂直な方向に構成し、第１不純物拡散領域１３とＮウェル１２若しくはウェル１２より高濃度Ｎ型の第２不純物拡散領域１４の間、並びに、Ｎウェル１２若しくは第２不純物拡散領域１４と基板より高濃度Ｐ型の第３不純物拡散領域２１の間において、夫々異なる整流方向のダイオードを半導体基板１１の基板面に平行な方向に構成する。【選択図】        図１
2009187987.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に形成された前記第１導電型とは異なる第２導電型のウェル領域と、
少なくとも前記ウェル領域内に係る一部の基板表面に形成された前記第１導電型の第１不純物拡散領域と、
前記第１不純物拡散領域内に係る一部の基板表面に離間形成された、前記第１不純物拡散領域よりも高濃度の前記第１導電型の第１コンタクト領域及び第２コンタクト領域と、
前記第１不純物拡散領域の外周部の一部、及び、基板表面に前記第１不純物拡散領域が形成されていない領域に係る前記ウェル領域の外周部の一部に重なるように、前記第１又は第２コンタクト領域の近傍に形成された、前記ウェル領域より高濃度の前記第２導電型の第２不純物拡散領域と、
前記第２不純物拡散領域の外側であって前記第１及び第２コンタクト領域の形成側とは反対側に、一部が前記第２不純物拡散領域に接触して形成された、前記半導体基板よりも高濃度の前記第１導電型の第３不純物拡散領域と、
前記第３不純物拡散領域内に係る一部の基板表面に、前記第３不純物拡散領域よりも高濃度の前記第１導電型の第３コンタクト領域と、を備えてなり、
前記第１コンタクト領域と前記第２コンタクト領域の間に係る前記第１不純物拡散領域によって、前記半導体基板の基板面に平行な方向に抵抗を構成し、
前記ウェル領域を経由する前記第１不純物拡散領域と前記半導体基板の間において、夫々異なる整流方向のダイオードの直列回路を前記半導体基板の基板面に垂直な方向に構成し、
前記ウェル領域若しくは前記第２不純物拡散領域を経由する前記第１不純物拡散領域と前記第３不純物拡散領域の間において、夫々異なる整流方向のダイオードの直列回路を前記半導体基板の基板面に平行な方向に構成することを特徴とする半導体装置。
【請求項２】
少なくとも前記第１コンタクト領域及び前記第２コンタクト領域の内の出力側に係るコンタクト領域近傍に形成された前記第３不純物拡散領域と前記第１不純物拡散領域との間を、前記第１導電型の不純物拡散領域によって相互に連絡する抵抗が、前記半導体基板の基板面に平行な方向に構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３不純物拡散領域内に係る一部の基板表面に、前記ウェル領域より高濃度の前記第２導電型の第４不純物拡散領域を有し、
前記第４不純物拡散領域及び前記第３コンタクト領域が、同一ノードに接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
複数の前記第２不純物拡散領域が相互に離間して形成され、
前記各第２不純物拡散領域夫々に対して前記第３不純物拡散領域の一部が接触することで、複数の前記第３不純物拡散領域が相互に離間して形成されることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記第２不純物拡散領域と、前記第１、第２、及び第３コンタクト領域とが、フィールド酸化膜で相互に分離されていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記第２コンタクト領域とゲートとが電気的に接続され、ソースと前記第３コンタクト領域とが電気的に接続されたＭＯＳトランジスタを備え、
前記ソース及び前記第３コンタクト領域が所定の電位線と接続されており、
前記第３不純物拡散領域と前記第１不純物拡散領域とが連続して形成されていることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
【請求項７】
前記第１不純物拡散領域内に係る一部の基板表面に離間して複数の前記第２コンタクト領域を有し、
複数の前記第２コンタクト領域の何れもが前記ゲートと電気的に接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記ＭＯＳトランジスタが前記半導体基板上に形成されていることを特徴とする請求項６又は７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にサージ等の過電圧印加時における静電破壊防止用素子を備える半導体装置に関する。
【背景技術】
【０００２】
下記特許文献１に開示された従来の静電破壊防止用素子として機能する半導体装置の構造を図１６に示す。図１６において、（ａ）が平面図、（ｂ）が断面構造図、（ｃ）が等価回路図を夫々表している。尚、図１６（ｂ）は、図１６（ａ）内の直線Ｂ−Ｂ’で切断した断面構造を表している。又、図１６（ｃ）では、ＣＭＯＳインバータ１１２の出力端子に従来の半導体装置１００を保護ダイオード１１１を介して接続した状態の回路図が図示されている。
【０００３】
図１６に示すように、従来の半導体装置１００は、Ｐ型半導体基板１０１上にＮウェル１０２が離間して複数形成されており、その複数のＮウェル１０２に重なるように、湾曲してポリシリコン膜１０３が形成されている。ポリシリコン膜１０３は、湾曲する領域において、アルミニウム膜１０４で被覆されている。
【０００４】
又、Ｎウェル１０２内において、湾曲領域に係るポリシリコン膜１０３の下層には、高濃度のＰ＋領域１２０が形成され、コンタクト領域を構成する。このＰ＋領域１２０とアルミニウム膜１０４、並びにアルミニウム膜１０４と湾曲部に係るポリシリコン膜１０３が夫々電気的に接続されることで、ポリシリコン膜１０３とＰ＋領域１２０とが電気的に接続される。又、Ｐ＋領域１２０はＮウェル１０２内に形成されているため、両者間でダイオード接続が形成される。更に、Ｎウェル１０２とＰ型半導体基板１０１との間にもダイオード接続が形成される。
【０００５】
図１６（ａ）に示す構造の場合、ｄ１方向に延伸するポリシリコン膜１０３が３ライン形成されており、各ラインを構成するポリシリコン膜１０３によって３つの抵抗Ｒ１、Ｒ２、Ｒ３が構成されることとなる（図１６（ｃ）参照）。
【０００６】
図１６（ｃ）に示すように、Ｐ＋領域１２０とＮウェル１０２の間においてダイオード１１７が形成され、更に、Ｎウェル１０２とＰ型基板１０１の間において、ダイオード１１７と整流方向の反転したダイオード１１９が形成される。又、ラインを構成する各ポリシリコン膜１０３、素子分離のためのフィールド酸化膜１０６、及びＮウェル１０２によって寄生容量１１８が形成される。
【０００７】
図１６（ｃ）のように構成されるとき、端子１０８に正負両極性の電圧が印加された場合であっても、ダイオード１１７又はダイオード１１９の何れかによって電流を遮断することができる。又、サージ等の過電圧が印加された場合には、ダイオード１１７又はダイオード１１９がブレークダウンし、動作抵抗として作用することで、過電圧印加によって発生した電流が、各ダイオード１１７に分流するため、ポリシリコン膜１０３の溶断を防止することができる。
【０００８】
【特許文献１】特開平１１−４０７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図１６に示す従来構成の場合、過電圧が印加すると、各コンタクト１０５の領域において離間して形成された各ダイオード間にある多結晶シリコン１０３内で電圧が発生し、これにより過電圧が印加された入力端子近くに存在するダイオードにサージ電流が集中する。このため、静電破壊を起こさないようにするには、十分高い耐圧性が要求されるため、設計条件が厳しくなり製造に困難性を伴う。
【００１０】
又、多結晶シリコン１０３は通常薄膜で構成されるため、サージ電流が多結晶シリコン１０３内を流れることで、マイグレーションが発生し溶断を生じる可能性がある。更に、図１６（ｂ）に示すように、多結晶シリコン１０３はフィールド酸化膜１０６上に形成されており放熱性が低いため、サージ電流が流れることで多結晶シリコン１０３が高熱になりやすく、マイグレーションを誘発しやすい。
【００１１】
本発明は上記の問題点に鑑み、厳格な耐圧性を要求されず、且つ過電圧印加時においてもサージ電流による破壊が生じにくい半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明に係る半導体装置は、第１導電型の半導体基板上に形成された前記第１導電型とは異なる第２導電型のウェル領域と、少なくとも前記ウェル領域内に係る一部の基板表面に形成された前記第１導電型の第１不純物拡散領域と、前記第１不純物拡散領域内に係る一部の基板表面に離間形成された、前記第１不純物拡散領域よりも高濃度の前記第１導電型の第１コンタクト領域及び第２コンタクト領域と、前記第１不純物拡散領域の外周部の一部、及び、基板表面に前記第１不純物拡散領域が形成されていない領域に係る前記ウェル領域の外周部の一部に重なるように、前記第１又は第２コンタクト領域の近傍に形成された、前記ウェル領域より高濃度の前記第２導電型の第２不純物拡散領域と、前記第２不純物拡散領域の外側であって前記第１及び第２コンタクト領域の形成側とは反対側に、一部が前記第２不純物拡散領域に接触して形成された、前記半導体基板よりも高濃度の前記第１導電型の第３不純物拡散領域と、前記第３不純物拡散領域内に係る一部の基板表面に、前記第３不純物拡散領域よりも高濃度の前記第１導電型の第３コンタクト領域と、を備えてなり、前記第１コンタクト領域と前記第２コンタクト領域の間に係る前記第１不純物拡散領域によって、前記半導体基板の基板面に平行な方向に抵抗を構成し、前記ウェル領域を経由する前記第１不純物拡散領域と前記半導体基板の間において、夫々異なる整流方向のダイオードの直列回路を前記半導体基板の基板面に垂直な方向に構成し、前記ウェル領域若しくは前記第２不純物拡散領域を経由する前記第１不純物拡散領域と前記第３不純物拡散領域の間において、夫々異なる整流方向のダイオードの直列回路を前記半導体基板の基板面に平行な方向に構成することを第１の特徴とする。
【００１３】
本発明に係る半導体装置の上記第１の特徴構成によれば、第１不純物拡散領域とウェル領域とで構成されるダイオードと、ウェル領域と半導体基板とで構成されるダイオードが形成され、これらのダイオードは互いに整流方向が異なる構成である。そして、第１不純物拡散領域、ウェル領域、及び半導体基板が上から順次この順に形成されている領域の範囲内において、これらのダイオードが基板面に平行方向に分布定数的に形成される。
【００１４】
このため、過電圧が印加されたダイオードがブレークダウンしてサージ電流が半導体基板側へ導かれる際、分布定数的に構成されたダイオードによって基板に対して複数の電流経路が並列に構成されることとなる。即ち、過電圧印加時に発生したサージ電流は、複数の電流経路に分流して半導体基板へと導かれるため、第１不純物拡散領域と半導体基板の間に大電流が流れるのを回避することができ、絶縁破壊を防止することができる。そして、整流方向が正逆両極性のダイオードが構成されているため、入力される電圧信号が正負何れの場合であっても、通常動作時において基板或いは第３不純物拡散領域側に当該電圧信号が流出することがなく、かつ、過電圧信号入力時には、サージ電流を基板側へ導くことができる。
【００１５】
そして、第１コンタクト領域と第２コンタクト領域との間には、半導体基板の基板面に平行方向に、第１不純物拡散領域によって構成された抵抗が介装される。このため、ブレークダウン発生時においては、当該抵抗を介する電流経路よりもダイオードを介して基板側に接続される電流経路の方が低抵抗状態となるため、発生したサージ電流の殆どを、後者の電流経路を介して基板側へと導くことができる。これによってコンタクト領域に接続された保護回路にサージ電流が流出するのを保護することができる。
【００１６】
更に、本発明に係る半導体装置の場合、抵抗を第１不純物拡散領域で実現することができるため放熱性に優れ、従来構成のように多結晶シリコン内をサージ電流が流れることでマイグレーションを誘発するという問題が生じることはない。又、多結晶シリコン膜等の抵抗構成材料を新たに形成する必要がなく、ダイオードの一部を構成する第１不純物拡散領域によって抵抗をも兼ねる構成であるため、サージ電流による絶縁破壊を回避する機構を備えつつもレイアウトを縮小することが可能となる。
【００１７】
又、本発明に係る半導体装置は、上記第１の特徴構成に加えて、少なくとも前記第１コンタクト領域及び前記第２コンタクト領域の内の出力側に係るコンタクト領域近傍に形成された前記第３不純物拡散領域と前記第１不純物拡散領域との間を、前記第１導電型の不純物拡散領域によって相互に連絡する抵抗が、前記半導体基板の基板面に平行な方向に構成されていることを第２の特徴とする。
【００１８】
本発明に係る半導体装置の上記第２の特徴構成によれば、第１不純物拡散領域と第３不純物拡散領域とが、不純物拡散領域で構成される抵抗を介して電気的に接続される構成となる。このため、入力側のコンタクト領域から電圧ノイズ（ブレークダウンが発生しない範囲内で変動する電圧信号）が印加された場合、前記の抵抗を介して第３不純物拡散領域へ逃がすことができ、出力側のコンタクト領域に接続された保護対象回路（例えばＭＯＳトランジスタ等）に印加されるのを防止することができる。
【００１９】
又、本発明に係る半導体装置は、上記第１又は第２の特徴構成に加えて、前記第３不純物拡散領域内に係る一部の基板表面に、前記ウェル領域より高濃度の前記第２導電型の第４不純物拡散領域を有し、前記第４不純物拡散領域及び前記第３コンタクト領域が、同一ノードに接続されていることを第３の特徴とする。
【００２０】
本発明に係る半導体装置の上記第３の特徴構成によれば、第３不純物拡散領域内に導電型の異なる第４不純物拡散領域を更に備えることで、パンチスルーデバイスを構成することができる。これにより、過電圧印加時に発生するサージ電流を速やかに第３不純物拡散領域側に導き、電圧上昇を抑制して保護対象回路を保護することができる。
【００２１】
又、本発明に係る半導体装置は、上記第１〜第３の何れか一の特徴構成に加えて、複数の前記第２不純物拡散領域が相互に離間して形成され、前記各第２不純物拡散領域夫々に対して前記第３不純物拡散領域の一部が接触することで、複数の前記第３不純物拡散領域が相互に離間して形成されることを第４の特徴とする。
【００２２】
又、本発明に係る半導体装置は、上記第１〜第４の何れか一の特徴構成に加えて、前記第２不純物拡散領域と、前記第１、第２、及び第３コンタクト領域とが、フィールド酸化膜で相互に分離されていることを第５の特徴とする。
【００２３】
又、本発明に係る半導体装置は、上記第１〜第５の何れか一の特徴構成に加えて、前記第２コンタクト領域とゲートとが電気的に接続され、ソースと前記第３コンタクト領域とが電気的に接続されたＭＯＳトランジスタを備え、前記ソース及び前記第３コンタクト領域が所定の電位線と接続されており、前記第３不純物拡散領域と前記第１不純物拡散領域とが連続して形成されていることを第６の特徴とする。
【００２４】
又、本発明に係る半導体装置は、上記第６の特徴に加えて、前記第１不純物拡散領域内に係る一部の基板表面に離間して複数の前記第２コンタクト領域を有し、複数の前記第２コンタクト領域の何れもが前記ゲートと電気的に接続されていることを第７の特徴とする。
【００２５】
又、本発明に係る半導体装置は、上記第６又は第７の特徴に加えて、前記ＭＯＳトランジスタが前記半導体基板上に形成されていることを第８の特徴とする。
【００２６】
本発明に係る半導体装置の上記第６〜第８の特徴構成によれば、過電圧保護機能を備えたスイッチング素子を実現することができる。
【発明の効果】
【００２７】
本発明の構成によれば、厳格な耐圧性を要求されず、且つ過電圧印加時においてもサージ電流による破壊が生じにくい半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００２８】
以下において、本発明に係る半導体装置（以下、適宜「本発明装置」と称する）の各実施形態について図面を参照して説明する。
【００２９】
［第１実施形態］
本発明装置の第１実施形態（以下、適宜「本実施形態」と称する）について、図１〜図４の各図を参照して説明する。尚、以下の各図面において示される平面構造図並びに断面構造図は、何れも模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。
【００３０】
図１は、本実施形態に係る本発明装置の概略構造図であり、（ａ）に平面図を、（ｂ）及び（ｃ）に断面図を示している。尚、（ｂ）は、（ａ）内の線Ｌ１−Ｌ２線で切断した断面図であり、（ｃ）は、（ａ）内の線Ｌ３−Ｌ４線で切断した断面図である。又、図２は、本実施形態に係る本発明装置を等価的に示す回路図である。
【００３１】
図１に示される本発明装置１は、Ｐ型半導体基板１１、Ｎ型ウェル１２、Ｐ型不純物拡散領域１３（以下、「第１不純物拡散領域１３」と記載）、Ｎウェル１２より高濃度のＮ型不純物拡散領域１４（以下、「第２不純物拡散領域１４」）と記載、第１不純物拡散領域１３より高濃度Ｐ型のコンタクト領域１７〜１９（以下、夫々「第１コンタクト領域１７」、「第２コンタクト領域１８」、「第３コンタクト領域１９」と記載）、Ｐ型不純物拡散領域２１（以下、「第３不純物拡散領域２１」と記載）、フィールド酸化膜２２、入力端子３１、及び出力端子３２を備える。
【００３２】
Ｐ型半導体基板１１上にＮウェル１２が形成されており、Ｎウェル１２内に係る基板表面の一部には、低濃度Ｐ型の第１不純物拡散領域１３が形成されている。そして、この第１不純物拡散領域１３内に係る一部の基板表面には、当該第１不純物拡散領域１３よりも高濃度Ｐ型の第１コンタクト領域１７及び第２コンタクト領域１８が、相互に離間して形成されている。そして、第１コンタクト領域１７と入力端子３１、第２コンタクト領域１８と出力端子３２が、夫々電気的に接続されている。
【００３３】
又、第１不純物拡散領域１３の外周部の一部、及び基板面に第１不純物拡散領域１３が形成されていない領域に係るＮウェル１２の外周部の一部に重なるように、Ｎウェル１２より高濃度Ｎ型の第２不純物拡散領域１４が形成されている。この第２不純物拡散領域１４は、第１コンタクト領域１７及び第２コンタクト領域１８の近傍に、相互に離間して形成されている。
【００３４】
又、前記第２不純物拡散領域１４の外側であって、第１コンタクト領域１７及び第２コンタクト領域１８の形成側とは反対側において、一部が第２不純物拡散領域１４に接触するように、半導体基板１１よりも高濃度Ｐ型の第３不純物拡散領域２１が形成されている。本実施形態では、第１コンタクト領域１７近傍、及び第２コンタクト領域１８近傍に形成された各第３不純物拡散領域２１が、第１不純物拡散領域１３と離間して形成されている。
【００３５】
又、第３不純物拡散領域２１内に係る一部の基板表面において、第３不純物拡散領域よりも高濃度Ｐ型の第３コンタクト領域１９が形成されている。この第３コンタクト領域１９は、接地線と電気的に接続されている。これにより、半導体基板１１も接地線と同電位となっている。
【００３６】
そして、図１（ｂ）及び（ｃ）に示すように、高濃度拡散領域（各コンタクト領域１７〜１９、及び第２不純物拡散領域１４）が、フィールド酸化膜２２によって素子分離されている。
【００３７】
このように構成されるとき、入力端子３１と出力端子３２とが、第１不純物拡散領域１３を介して電気的に接続される。第１不純物拡散領域１３は、低濃度の不純物拡散領域であるため一定の抵抗成分を有する。即ち、入力端子３１（に電気的に接続される第１コンタクト領域１７）と、出力端子３２（に電気的に接続される第２コンタクト領域１８）との間には、図２に示すように、半導体基板１の基板面に平行方向に、第１不純物拡散領域１３によって構成された抵抗Ｒ１が介装されることとなる。
【００３８】
更に、第１不純物拡散領域１３とＮウェル１２とでダイオードＤ１が構成され、Ｎウェル１２とＰ型半導体基板１１とでダイオードＤ２が構成される。これらのダイオードＤ１、Ｄ２の直列回路は半導体基板１の基板面に垂直な方向に構成され、互いに整流方向が異なる（図２参照）。
【００３９】
尚、図２では、ダイオードＤ１及びＤ２を夫々一つのダイオードのみで表記しているが、実際は、第１不純物拡散領域１３、Ｎウェル１２、及び半導体基板１１が上から順次この順に形成されている領域の範囲内において、前記ダイオードＤ１及びＤ２が基板面に平行方向に分布定数的に形成される。又、抵抗Ｒ１においても、第１不純物拡散領域１３が形成されている領域の範囲内において、基板面に平行方向に分布定数的に形成される。
【００４０】
又、第１不純物拡散領域１３とＮウェル１２若しくは第２不純物拡散領域１４とでダイオードＤ３が構成され、Ｎウェル１２若しくは第２不純物拡散領域１４と第３不純物拡散領域２１とでダイオードＤ４が構成される。これらのダイオードＤ３、Ｄ４の直列回路は基板面に平行な方向に構成され、互いに整流方向が異なる（図２参照）。
【００４１】
このように構成されるとき、出力端子３２に内部回路を接続し、入力端子３１から所定の電圧信号を入力すると、入力された電圧信号が、第１コンタクト領域１７、第１不純物拡散領域１３、第２コンタクト領域１８を介して出力端子３２から出力され、出力端子３２に接続された内部回路に供給される。第１不純物拡散領域１３の下方領域及び外周領域には、何れも整流方向が正逆両極性のダイオードが構成されているため、入力される電圧信号が正負何れの場合であっても、通常動作時において基板１或いは第３不純物拡散領域２１側に当該電圧信号が流出することはない。
【００４２】
そして、入力端子３１から過電圧信号が入力されると、ダイオードＤ１及びＤ２の内で逆方向接続を構成するダイオード、若しくは、ダイオードＤ３及びＤ４の内で逆方向接続を構成するダイオードがブレークダウンし、導通される。これにより、過電圧によって発生したサージ電流を接地線に導き、当該サージ電流が出力端子３２から内部回路へ流出するのを回避することができる。
【００４３】
特に、入力端子３１と出力端子３２の間に抵抗Ｒ１が構成されているため、ブレークダウン発生時においては、抵抗Ｒ１を介する電流経路よりもダイオードを介して接地線に接続される電流経路の方が低抵抗状態となるため、発生したサージ電流の殆どを、後者の電流経路を介して接地線へと導くことができる。これによってサージ電流が出力端子３２から当該出力端子３２に接続されている素子若しくは回路（以下、「保護対象回路」と記載）内へ流入するのを回避でき、保護対象回路を過電圧から保護することができる。
【００４４】
従って、過電圧が発生したときに、より確実にサージ電流を接地線に導くためには、入力端子３１と出力端子３２との間に構成される抵抗Ｒ１を大きくすべく、第１不純物拡散領域１３内において両端子間を一定程度離隔しておくことが望ましい。これによって、ブレークダウン後のダイオードを介して接地線に接続される電流経路よりも経路内の抵抗値を十分大きくすることができるため、サージ電流を確実に接地線に導くことができる。
【００４５】
一方で、前記のとおり、ダイオードＤ１及びＤ２は、半導体基板１１の基板面に平行な方向に分布定数的に構成される。このため、ダイオードがブレークダウンしてサージ電流が基板１１側へ導かれる際、分布定数的に構成されたダイオードＤ１及びＤ２によって基板１１に対して複数の電流経路が並列に構成されることとなる。即ち、過電圧印加時に発生したサージ電流は、複数の電流経路に分流して半導体基板１１へと導かれるため、第１不純物拡散領域１３と半導体基板１１の間に大電流が流れるのを回避することができ、絶縁破壊を防止することができる。
【００４６】
そして、本発明装置１の場合、抵抗Ｒ１を半導体基板１１上の第１不純物拡散領域１３で実現することができるため放熱性に優れ、従来構成のように多結晶シリコン内をサージ電流が流れることでマイグレーションを誘発するという問題が生じることはない。又、多結晶シリコン膜等の抵抗構成材料を新たに形成する必要がなく、ダイオードＤ１の一部を構成する第１不純物拡散領域１３によって抵抗Ｒ１をも兼ねる構成であるため、サージ電流による絶縁破壊を回避する機構を備えつつもレイアウトを縮小することが可能となる。又、ダイオードＤ１及びＤ２、並びにＤ３及びＤ４によって、相互に整流方向の異なるダイオードが第１不純物拡散領域１３に接して形成されているため、入力端子３１から正負何れの極性の過電圧が印加された場合であっても、出力端子３２から保護対象回路内へサージ電流が流入するのを防止することができる。
【００４７】
次に、本発明装置１の製造方法につき、説明する。図３は、本発明装置１の製造工程を示す工程断面図である。図３（ａ）に示すように、比抵抗４０Ωｃｍ〜１５０Ωｃｍ程度のＰ型半導体基板１１上に、レジストパターンをマスクとして選択的にＮ型不純物イオン注入を行って、Ｎウェル１２を形成する（ステップ＃１）。具体的には、１２０〜１８０ｋｅＶ程度の注入エネルギ、３×１０１２〜５×１０１２ｉｏｎｓ／ｃｍ２のドーズ量でリンイオンを注入した後、１２００℃程度で８〜１２時間程度の熱拡散を行って、５×１０１５〜７×１０１５／ｃｍ３程度の不純物濃度、６〜９μｍ程度の注入深さでＮウェル１２を形成する。その後、フィールド酸化膜２２を１０００〜１３００ｎｍ程度の膜厚で成膜する（ステップ＃２）。
【００４８】
尚、ステップ＃１において、利用するＰ型半導体基板１１の比抵抗は、接合耐圧に応じて適宜決定すれば良い。
【００４９】
次に、図３（ｂ）に示すように、レジストパターンをマスクとして、選択的にＰ型不純物イオン注入を行って、第１不純物拡散領域１３、第３不純物拡散領域２１を形成する（ステップ＃３）。具体的には、５００〜７００ｋｅＶ程度の注入エネルギ、１×１０１３〜３×１０１３ｉｏｎｓ／ｃｍ２程度のドーズ量でホウ素イオンを注入した後、１１５０℃程度で４〜６時間程度の熱拡散を行って、４×１０１６〜６×１０１６／ｃｍ３程度の不純物濃度、１．０〜１．５μｍ程度の注入深さで第１不純物拡散領域１３を形成する。
【００５０】
次に、図３（ｃ）に示すように、レジストパターンをマスクとして選択的に高濃度でＮ型不純物イオン注入を行って第２不純物拡散領域１４を形成する（ステップ＃４）。更に、レジストパターンをマスクとして選択的に高濃度でＰ型不純物イオン注入を行ってコンタクト領域１７〜１９を形成する（ステップ＃５）。具体的には、６０〜１００ｋｅＶ程度の注入エネルギ、３×１０１５〜５×１０１５ｉｏｎｓ／ｃｍ２程度のドーズ量で砒素イオンを注入し、６０〜１００ｋｅＶ程度の注入エネルギ、３×１０１５〜５×１０１５ｉｏｎｓ／ｃｍ２程度のドーズ量でＢＦ２イオンを注入する。イオン注入後、適宜熱拡散処理を行うことで、第２不純物拡散領域１４及びコンタクト領域１７〜１９が形成される。
【００５１】
即ち、本発明装置１によれば、通常の不純物拡散領域形成工程によって容易に形成することができるため、製造に際し特別な技術を必要とせず、汎用性が極めて高い。
【００５２】
尚、図４に示すように、図１に示す本発明装置１の出力端子３２（第２コンタクト領域１８）にゲート端子が接続されたＭＯＳトランジスタ４１を備える構成としても良い。このような構成とするとき、本発明装置１ａによって、過電圧保護機構を備えたスイッチング素子を実現することができる。即ち、過電圧が印加された場合であっても、ＭＯＳトランジスタ４１のゲート−ソース／ドレイン間に高電圧が与えられて絶縁破壊が生じるのを防ぐことができる。尚、図４では、ＭＯＳトランジスタ４１のソースを接地している。
【００５３】
図４の構成では、ダイオードがブレークダウンを生じさせるブレークダウン電圧が３０〜５０Ｖ程度となる。従って、ゲートの絶縁耐圧が６０Ｖ程度に設定されたＭＯＳトランジスタ４１において、ゲート耐圧より高い過電圧が印加された場合であっても、ゲートが絶縁破壊を生じる前にブレークダウンが発生して基板１１側にサージ電流を導くことができ、ＭＯＳトランジスタ４１を絶縁破壊から保護することができる。
【００５４】
更に、図４に示すＭＯＳトランジスタ４１を、図１に示す半導体装置１と同一の基板上に構成することで、過電圧保護機構を備えたスイッチング素子としての半導体装置１ａを実現することができる。このとき、上記ステップ＃４及び＃５に係るイオン注入工程において、ＭＯＳトランジスタを構成するドレイン／ソース拡散領域を形成するためのイオン注入を同時に行うものとして良い。
【００５５】
［第２実施形態］  
本発明装置の第２実施形態（以下、適宜「本実施形態」と称する）につき、図５及び図６を参照して説明する。尚、第１実施形態と同一の構成要素については同一の符号を付し、記載の重複を避けるべくその説明を簡略化又は割愛する。
【００５６】
又、本実施形態以後の各実施形態では、図４に示す第１実施形態の本発明装置１ａと同様、第２コンタクト領域１８にゲート端子が接続されたＭＯＳトランジスタ４１を、同一の半導体基板１１上に備えるものとして説明する。しかし、当然ながら第１実施形態と同様、第２コンタクト領域１８に接続される出力端子３２にＭＯＳトランジスタ４１以外の電気的素子若しくは回路を接続することも可能である。
【００５７】
図５に示す本発明装置１ｂは、第１実施形態に係る本発明装置１ａと比較して、第３不純物拡散領域２１と第１不純物拡散領域１３とが、Ｐ型の不純物拡散領域２４によって連絡されている点が異なる。この不純物拡散領域２４は、第１不純物拡散領域１３と同程度の不純物濃度であるものとする。
【００５８】
図５は、本実施形態に係る本発明装置の概略構造図であり、（ａ）に平面図を、（ｂ）及び（ｃ）に断面図を示している。尚、（ｂ）は、（ａ）内の線Ｌ１−Ｌ２線で切断した断面図であり、（ｃ）は、（ａ）内の線Ｌ３−Ｌ４線で切断した断面図である。又、図６は、本実施形態に係る本発明装置を等価的に示す回路図である。
【００５９】
図５に示すように、本発明装置１ｂによれば、第３不純物拡散領域２１と第１不純物拡散領域１３とが、同じＰ型の不純物拡散領域２４を介して連絡されている。不純物拡散領域２４は、第１不純物拡散領域１３と同程度の不純物濃度であるところ、第１不純物拡散領域１３と第３不純物拡散領域２１とが、等価的に不純物拡散領域２４で構成される抵抗Ｒ２を介して電気的に接続されているものと表現することができる（図６参照）。尚、実際には、第３不純物拡散領域２１が接地線と接続されているため、第１不純物拡散領域１３が抵抗Ｒ２を介して接地されていると捉えることができる。
【００６０】
かかる構成とすることで、入力端子３１から電圧ノイズ（ブレークダウンが発生しない範囲内で変動する電圧信号）が印加された場合、抵抗Ｒ２を介して接地線へ逃がすことができ、ノイズ電圧がＭＯＳトランジスタ４１のゲート端子に印加されるのを防止することができる。
【００６１】
又、他の構成要素は、第１実施形態と同一であるため、第１実施形態に係る本発明装置１、１ａと同様の効果を奏することができる。
【００６２】
上記説明において、第１不純物拡散領域１３と第３不純物拡散領域２１が不純物拡散領域２４を介して連絡されていると記載したが、実際に本発明装置１ｂを製造するに際しては、第１実施形態の製造過程におけるステップ＃３において、第１不純物拡散領域、第３不純物拡散領域、及び不純物拡散領域２４をイオン注入によって同時に形成するものとすることができる。即ち、かかる場合、第１不純物拡散領域１３と第２コンタクト領域１８近傍の第３不純物拡散領域２１、及び不純物拡散領域２４が一体となったＰ型不純物拡散領域が一時に形成される。尚、その他の製造工程については、第１実施形態と同一の方法で実現できる。
【００６３】
［第３実施形態］
本発明装置の第３実施形態（以下、適宜「本実施形態」と称する）につき、図７〜図１０の各図を参照して説明する。尚、第１又は第２実施形態と同一の構成要素については同一の符号を付し、記載の重複を避けるべくその説明を簡略化又は割愛する。
【００６４】
本実施形態に係る本発明装置は、第２実施形態の本発明装置１ｂと比較して、複数の第２コンタクト領域１８を備える点が異なる。そして、各第２コンタクト領域１８が、何れも第２不純物拡散領域１４近傍に形成されており、第１コンタクト領域１７が、各第２コンタクト領域１８から離間した位置に形成されている。
【００６５】
図７は、本実施形態に係る本発明装置の概略構造図であり、（ａ）に平面図を、（ｂ）及び（ｃ）に断面図を示している。尚、（ｂ）は、（ａ）内の線Ｌ１−Ｌ２線で切断した断面図であり、（ｃ）は、（ａ）内の線Ｌ３−Ｌ４線で切断した断面図である。又、図８は、本実施形態に係る本発明装置を等価的に示す回路図である。
【００６６】
本実施形態に係る本発明装置１ｃの構成とすることで、入力端子３１からダイオードＤ３及びＤ４で構成されるブレークダウン領域までの間に、第１不純物拡散領域１３で形成された抵抗Ｒ１が介装される。これにより、サージ電流の集中を緩和することができるため、入力端子３１側のブレークダウン電圧を上昇させることができる。又、他の構成要素は、第１実施形態と同一であるため、第１実施形態に係る本発明装置１、１ａと同様の効果を奏することができる。
【００６７】
尚、図９に示すように、各第２コンタクト領域１８近傍に形成されている第３不純物拡散領域２１を、不純物拡散領域２４を介して第１不純物拡散領域１３に連絡する構成としても良い。図９（ａ）は、本実施形態の別の構成例である本発明装置１ｄの平面図、（ｂ）は、（ａ）内の線Ｌ１−Ｌ２線で切断した断面図であり、（ｃ）は、（ａ）内の線Ｌ３−Ｌ４線で切断した断面図である。又、図１０は、本発明装置１ｄを等価的に示す回路図である。
【００６８】
［第４実施形態］
本発明装置の第４実施形態（以下、適宜「本実施形態」と称する）につき、図１１〜図１５の各図を参照して説明する。尚、第１〜第３実施形態と同一の構成要素については同一の符号を付し、記載の重複を避けるべくその説明を簡略化又は割愛する。
【００６９】
図１１に示す本実施形態に係る本発明装置１ｅは、第２実施形態の本発明装置１ｂと比較して、第３不純物拡散領域２１内に係る一部の基板表面に、Ｎウェル１２より高濃度のＮ型不純物拡散領域２５（以下、「第４不純物拡散領域２５」と称する）を備える点が異なる。そして、この第４不純物拡散領域２５が、第３コンタクト領域１９と同一ノード即ち接地線に接続されている。
【００７０】
図１１は、本実施形態に係る本発明装置の概略構造図であり、（ａ）に平面図を、（ｂ）及び（ｃ）に断面図を示している。尚、（ｂ）は、（ａ）内の線Ｌ１−Ｌ２線で切断した断面図であり、（ｃ）は、（ａ）内の線Ｌ３−Ｌ４線で切断した断面図である。又、図１２は、本実施形態に係る本発明装置を等価的に示す回路図である。
【００７１】
図１１に示すように、本発明装置１ｅよれば、第３不純物拡散領域２１内にＮ型高濃度の第４不純物拡散領域２５を形成することで、パンチスルーデバイス２６を構成することができる。図１３は、パンチスルーデバイスを介して接地線に接続される場合と、ブレークダウン用ダイオードを介して接地線に接続される場合とで、過電圧が印加されたときの電圧−電流特性を比較した図である。図１３によれば、ブレークダウン電圧を超える過電圧が印加された場合に、パンチスルーデバイスを用いた場合の方がサージ電流を速やかに接地線に導くことができる。即ち、ダイオードＤ１及びＤ２で構成されるブレークダウン用ダイオードに加えて、更にパンチスルーデバイス２６を備えることで、過電圧印加時に発生するサージ電流を速やかに接地線に導き、電圧上昇を抑制してＭＯＳトランジスタ４１のゲート端子を確実に保護することができる。
【００７２】
尚、本発明装置１ｅを製造するに際しては、第１実施形態に係る本発明装置１の製造方法において、ステップ＃４に係る高濃度Ｎ型不純物イオン注入に際し、第２不純物拡散領域１４に加えて第４不純物拡散領域２５を同時に形成するものとする他は、ステップ＃１〜＃５と同様の工程で実現可能である。
【００７３】
又、本発明装置１ｅでは、一の第３不純物拡散領域２１内にのみ第４不純物拡散領域２５を形成するものとしたが、図１４に示すように、他方の第３不純物拡散領域２１内にも第４不純物拡散領域２５を形成しても良い。この場合、等価回路図は図１５に示すようになる。更に、第３実施形態の各構成と組み合わせて実現しても良い。
【００７４】
［別実施形態］  
以下、別実施形態につき説明する。
【００７５】
〈１〉  上述の各実施形態では、半導体基板１、第１不純物拡散領域１３、第３不純物拡散領域２１、並びに第１〜第３コンタクト領域１７〜１９をＰ型領域とし、ウェル領域１２及び第２不純物拡散領域１４をＮ型領域として説明したが、これらの各極性を反転して本発明装置を実現することも可能である。
【００７６】
〈２〉  上述の各実施形態において、第３コンタクト領域１９が接地線と電気的に接続されるものとしたが、所定電位に維持された電位線に接続される構成であるものとしても良い。このとき、前記電位線にＭＯＳトランジスタのソースが接続されるものとしても良い。
【００７７】
〈３〉  上述の各実施形態に対応する図面上では、第２不純物拡散領域１４が、第１不純物拡散領域１３の外周部の一部、及び基板面に第１不純物拡散領域１３が形成されていない領域に係るＮウェル１２の外周部の一部に重なるように離隔して複数形成され（例えば図１参照）、各第２不純物拡散領域１４夫々の一部に接触するように第３不純物拡散領域２１が離隔して複数形成されるものとしたが、第２不純物拡散領域１４及び第３不純物拡散領域２１が必ずしも複数形成されていなくても本発明装置の効果を奏することは可能である。しかしながら、上記のように各拡散領域１４及び２１を複数備える方が、その効果を顕著に実現することができるため有用である。
【図面の簡単な説明】
【００７８】
【図１】本発明の第１実施形態に係る半導体装置の概略構造図
【図２】本発明の第１実施形態に係る半導体装置の等価回路図
【図３】本発明の第１実施形態に係る半導体装置の製造工程を示す工程断面図
【図４】本発明の第１実施形態に係る半導体装置の別の概略構造図
【図５】本発明の第２実施形態に係る半導体装置の概略構造図
【図６】本発明の第２実施形態に係る半導体装置の等価回路図
【図７】本発明の第３実施形態に係る半導体装置の概略構造図
【図８】本発明の第３実施形態に係る半導体装置の等価回路図
【図９】本発明の第３実施形態に係る半導体装置の別の概略構造図
【図１０】本発明の第３実施形態に係る半導体装置の別の等価回路図
【図１１】本発明の第４実施形態に係る半導体装置の概略構造図
【図１２】本発明の第４実施形態に係る半導体装置の等価回路図
【図１３】過電圧が印加されたときの電圧−電流特性をダイオードとパンチスルーデバイスとで比較した図
【図１４】本発明の第４実施形態に係る半導体装置の別の概略構造図
【図１５】本発明の第４実施形態に係る半導体装置の別の等価回路図
【図１６】従来の静電破壊防止用素子の構造
【符号の説明】
【００７９】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ：    本発明に係る半導体装置
１１：    Ｐ型半導体基板
１２：    Ｎ型ウェル
１３：    第１不純物拡散領域（Ｐ型）
１４：    第２不純物拡散領域（Ｎ型）
１７：    第１コンタクト領域
１８：    第２コンタクト領域
１９：    第３コンタクト領域
２１：    第３不純物拡散領域（Ｐ型）
２２：    フィールド酸化膜
２４：    Ｐ型不純物拡散領域
２５：    第４不純物拡散領域（Ｎ型）
２６：    パンチスルーデバイス
３１：    入力端子
３２：    出力端子
４１：    ＭＯＳトランジスタ
１００：    従来の半導体装置
１０１：    半導体基板
１０２：    Ｎウェル
１０３：    ポリシリコン膜
１０４：    アルミニウム膜
１０５：    コンタクト
１１１：    保護ダイオード
１１２：    ＣＭＯＳインバータ
１１７：    ダイオード
１１８：    寄生容量
１１９：    ダイオード
【図１】
2009187987.tif 000003
【図２】
2009187987.tif 000004
【図３】
2009187987.tif 000005
【図４】
2009187987.tif 000006
【図５】
2009187987.tif 000007
【図６】
2009187987.tif 000008
【図７】
2009187987.tif 000009
【図８】
2009187987.tif 000010
【図９】
2009187987.tif 000011
【図１０】
2009187987.tif 000012
【図１１】
2009187987.tif 000013
【図１２】
2009187987.tif 000014
【図１３】
2009187987.tif 000015
【図１４】
2009187987.tif 000016
【図１５】
2009187987.tif 000017
【図１６】
2009187987.tif 000018