(57)【要約】【課題】フォトレジストパターンをマスクとして半導体装置を形成した際に、フォトマスクに形成されるパターンの端部に凹凸を形成することなく、エッチングされた部分とエッチングされていない部分との境界が凹凸形状となる半導体装置の製造方法を提供する。【解決手段】下地膜１の表面に対して、フォトレジスト４の露光時にフォトレジスト４を透過した光を透過方向とは別の方向に反射させると共に反射させた光が互いに干渉し合うようにするためにテーパ形状の複数の凹部３または凸部６を形成する。そして、フォトレジスト４を露光した際に凹部３または凸部６の側壁にて光を反射させ、露光したフォトレジスト４を現像した際にフォトレジストパターンの端部が凹凸形状となるようにし、このフォトレジストパターンをマスクとして下地膜１をエッチングすることにより半導体装置を形成する。【選択図】図１
2009266876.tif 000002
【特許請求の範囲】
【請求項１】
エッチングにより所定パターンを形成する対象となる下地膜（１）の表面にフォトレジスト（４）を塗布する工程と、
前記所定パターンと対応するパターンが形成されたフォトマスク（５）を前記フォトレジスト（４）上に配置すると共に、前記フォトマスク（５）を用いて前記フォトレジスト（４）を露光し、露光された前記フォトレジスト（４）を現像することで前記下地膜（１）の表面にフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記下地膜（１）をエッチングする工程と、を含む半導体装置の製造方法であって、
前記フォトレジスト（４）を塗布する工程を行う前に、前記下地膜（１）の表面に対して、前記フォトレジスト（４）の露光時に前記フォトレジスト（４）を透過した光を透過方向とは別の方向に反射させると共に反射させた光が互いに干渉し合うようにするためのテーパ形状から成る複数の凹部（３）または凸部（６）を形成する工程を有し、
前記フォトレジストパターンを形成する工程では、前記フォトレジスト（４）を露光した際に前記凹部（３）または前記凸部（６）の側壁にて光を反射させ、露光した前記フォトレジスト（４）を現像した際に前記フォトレジストパターンの端部が凹凸形状となるようにし、
前記エッチング工程では、前記下地膜（１）のうち前記エッチングが行われた部分と行われていない部分との境界が凹凸形状となるように前記下地膜（１）の表面に形成された前記フォトレジストパターンの端部に沿って前記下地膜（１）をエッチングすることを特徴とする半導体装置の製造方法。
【請求項２】
前記下地膜（１）の表面のうち少なくとも前記フォトレジスト（４）が露光される部分と対向する部分において、前記下地膜（１）の表面に複数の開口部を有したレジストを配置し、前記レジストをマスクとして前記下地膜（１）をエッチングすることにより前記下地膜（１）の表面に前記凹部（３）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記下地膜（１）の表面のうち少なくとも前記フォトレジスト（４）が露光される部分と対向する部分が荒らされるようにイオンを衝突させるスパッタリングを行うことで前記下地膜（１）の表面に前記凹部（３）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記下地膜（１）の表面のうち少なくとも前記フォトレジスト（４）が露光される部分と対向する部分が荒らされるように研磨を行うことで前記下地膜（１）の表面に前記凹部（３）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記フォトレジスト（４）を塗布する工程の前に、前記下地膜（１）を結晶粒成長制御により形成する工程を有し、
前記下地膜（１）を形成する工程では、前記下地膜（１）を結晶粒成長制御にて形成することにより前記下地膜（１）の表面に前記凹部（３）または前記凸部（６）を形成し、
前記凹部（３）または前記凸部（６）を形成する工程は前記下地膜（１）を形成する際に同時に行われることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にフォトレジストパターンを形成し、このフォトレジストパターンをマスクとして半導体装置を形成する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来より、半導体基板にトレンチを形成し、このトレンチにおける対向する側壁に電極を形成してトレンチキャパシタを構成した半導体装置が知られている。このトレンチキャパシタの容量は電極の面積と対向する電極の間隔、つまり電極が配置されるトレンチの側壁の面積とトレンチの幅とにより決定される。
【０００３】
このような半導体基板に形成されるトレンチは、例えば、半導体基板表面に形成されたフォトレジストパターンをマスクとしてエッチングを行うことにより形成される。具体的にはこのフォトレジストパターンは、半導体基板表面にフォトレジストを配置すると共に、フォトマスク（レチクル）に形成されたトレンチに対応するパターンをこのフォトレジストに露光し、露光されたフォトレジストを現像することでトレンチが形成される部分に開口部を有した形状として形成される。
【０００４】
また、このようにフォトレジストパターンをマスクとしてエッチングにより形成される半導体装置として、例えば、半導体基板表面にセラミック等により構成される感応膜を形成したガスセンサが知られている。このようなガスセンサは、感応膜のうち測定媒体に曝される部分に測定媒体が吸着すると感応膜の電気伝導度が変化するため、この電気伝導度の変化から測定媒体の種類や濃度が検出される。このため、感応膜のうち測定媒体に曝される部分、つまり感応膜の表面積が大きくなるほどガスセンサの感度を向上させることができる。しかしながら、実際には、半導体基板表面には感応膜の他に、電極パッドや配線等が形成されるため、感応膜を形成することのできる領域は限られている。
【０００５】
このようなガスセンサは、まず、半導体基板表面にセラミック層を配置し、セラミック層の表面にフォトレジストを配置する。そして、フォトレジストに露光および現像を行うことにより、フォトレジストのうち感応膜を構成する部分と対向する部分が残るようにフォトレジストパターンを形成する。そして、このフォトレジストパターンをマスクとしてエッチングを行うことによりセラミック層のうち感応膜を構成しない部分を除去することでガスセンサが形成される。
【０００６】
これらのような半導体装置において、近年では装置の小型化が望まれている。例えば、トレンチキャパシタを有する半導体装置を小型化する場合には、キャパシタの容量を従来と同じにするためにトレンチの幅を狭めて単位面積あたりのキャパシタの容量を大きくすることが考えられる。ところが、トレンチの幅を狭めることは実際にはトレンチの加工限界が問題となり困難である。このため、トレンチの側壁を凹凸形状にして側壁の面積を増加させることで単位面積あたりのキャパシタの容量を増加させることができると考えられる。
【０００７】
また、感応膜を有するガスセンサを小型化する場合には、感応膜の感度を従来と同じにするために感応膜の端部を凹凸形状にして感応膜の端部の表面積を増加させることが考えられる。
【０００８】
そこで、上記半導体装置の製造方法では、フォトマスクに形成されるパターンの端部に凹凸を形成することが考えられるが、実際には、フォトレジストにフォトマスクに形成されたパターンを露光する際の露光限界が問題となり、フォトマスクに形成されたパターンとフォトレジストパターンとが異なる可能性がある。このため、フォトレジストパターンをマスクとしてエッチングを行うことにより半導体装置を形成したとしても、トレンチの側壁や感応膜の端部に凹凸形状を形成することができない場合がある。
【０００９】
そこで、例えば、特許文献１おいて、フォトレジストパターンの端部において厚さ方向に凹凸形状を形成するフォトレジストパターンの加工方法が開示されている。具体的には、このようなフォトレジストパターンは、半導体基板にフォトレジストを塗布した後に、フォトレジストを半導体基板に密着させるベースメークの工程において、半導体基板表面の温度を部分的に異ならせることでフォトレジストを厚さが不均一となるように半導体基板に密着させている。このため、その後に、露光および現像を行うことによりフォトレジストの厚さ方向に凹凸形状が形成されているフォトレジストパターンが半導体基板に形成される。
【００１０】
したがって、このフォトレジストパターンをマスクとして、例えば、ガスセンサの感応膜を形成した場合には、感応膜の端部に凹凸形状を形成することができ、感応膜のうち測定媒体に曝される部分の面積を増大させるこができる。
【特許文献１】特開２００２−３４３７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１のフォトレジストの加工方法では、半導体基板表面の温度を正確に制御しなければならず、温度の制御が正確でない場合には半導体基板に形成されるフォトレジストの厚さが毎回違うフォトレジストになる可能性がある。このため、このフォトレジストに露光および現像を行うことによりフォトレジストパターンを半導体基板に形成し、このフォトレジストパターンをマスクとしてエッチングを行うことにより感応膜を形成した場合には所望の感応膜の表面積を備えたガスセンサを構成することができない場合がある。
【００１２】
本発明は、上記点に鑑みて、温度制御を正確に行わなくてもフォトレジストパターンを形成することができ、このフォトレジストパターンをマスクとして半導体装置を形成した際に、エッチングされた部分とエッチングされていない部分との境界が凹凸形状となる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１に記載の発明では、フォトレジスト（４）を塗布する工程を行う前に、下地膜（１）の表面に対して、フォトレジスト（４）の露光時にフォトレジスト（４）を透過した光を透過方向とは別の方向に反射させると共に反射させた光が互いに干渉し合うようにするためのテーパ形状の複数の凹部（３）または凸部（６）を形成する工程を有し、フォトレジストパターンを形成する工程ではフォトレジスト（４）を露光した際に凹部（３）または凸部（６）の側壁にて光を反射させ、露光したフォトレジスト（４）を現像した際にフォトレジストパターンの端部が凹凸形状となるようにし、エッチング工程では下地膜（１）のうちエッチングが行われた部分と行われていない部分との境界が凹凸形状となるように下地膜（１）の表面に形成されたフォトレジストパターンの端部に沿って下地膜（１）をエッチングすることを特徴とする。
【００１４】
このような半導体装置の製造方法によれば、フォトレジスト（４）を露光する工程において、下地膜（１）に形成された凹部（３）または凸部（６）で反射された光の干渉によりフォトレジストパターンの端部を凹凸形状にすることができるので、下地膜（１）の表面における温度制御を正確に行う必要がない。
【００１５】
また、下地膜（１）の表面に形成されたフォトレジストパターンの端部が凹凸形状とされており、このフォトレジストパターンの端部に沿って下地膜（１）をエッチングするため、エッチングされた部分とエッチングされていない部分との境界を凹凸形状にすることができる。
【００１６】
例えば、請求項２に記載の発明のように、下地膜（１）の表面のうち少なくともフォトレジスト（４）が露光される部分と対向する部分において、下地膜（１）の表面に複数の開口部を有したレジストを配置し、レジストをマスクとして下地膜（１）をエッチングすることにより下地膜（１）の表面に凹部（３）を形成することができる。
【００１７】
また、請求項３に記載の発明のように、下地膜（１）の表面のうち少なくともフォトレジスト（４）が露光される部分と対向する部分が荒らされるようにイオンを衝突させるスパッタリングを行うことで下地膜（１）の表面に凹部（３）を形成することができる。
【００１８】
さらに、請求項４に記載の発明のように、下地膜（１）の表面のうち少なくともフォトレジスト（４）が露光される部分と対向する部分が荒らされるように研磨を行うことで下地膜（１）の表面に凹部（３）を形成することもできる。
【００１９】
また、請求項５に記載の発明のように、フォトレジスト（４）を塗布する工程の前に、下地膜（１）を結晶粒成長制御により形成する工程を有し、下地膜（１）を形成する工程では下地膜（１）を結晶粒成長制御にて形成することにより下地膜（１）の表面に凹部（３）または凸部（６）を形成し、凹部（３）または凸部（６）を形成する工程を下地膜（１）を形成する際に同時に行うこともできる。
【００２０】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２１】
（第１実施形態）
本発明の第１実施形態について説明する。図１（ａ）は本実施形態にかかる半導体装置の製造工程の途中段階であるトレンチが形成された半導体基板の断面図、図１（ｂ）は図１（ａ）に示す半導体基板の上面図であり、図１（ａ）は図１（ｂ）のＡ−Ａ断面図に相当している。
【００２２】
図１に示されるように、本発明の下地膜に相当するＳｉ等の半導体基板１の表面からトレンチ２が形成されており、トレンチ２の側壁が凹凸形状とされている。また、半導体基板１の表面には複数の凹部３が形成されている。このような側壁に凹凸形状を有するトレンチ２は次のように製造される。
【００２３】
まず、このようなトレンチ２を形成するために半導体基板１にエッチングをする際のマスクとなるフォトレジストパターンについて説明する。
【００２４】
図２は本実施形態にかかる半導体装置の製造工程の途中段階であるフォトレジストパターンが形成された半導体基板１の上面部分拡大図、図３は図２に示すフォトレジストパターンが形成された半導体基板１の斜視透過断面図である。なお、図３では、図面の理解を助けるために断面にハッチングを施してしていない。
【００２５】
図２および図３に示されるように、半導体基板１の表面にはフォトレジスト４が配置されていると共に、フォトレジスト４によりフォトレジストパターンが形成されており、このフォトレジストパターンの端部が凹凸形状とされている
また、半導体基板１の表面に形成されている凹部３は、フォトレジストパターンを形成するフォトレジスト４を露光する際に、フォトレジスト４を透過した光を透過方向と別の方向に反射させると共に反射させた光が互いに干渉し合うようにするためにテーパ形状とされている。具体的には、この凹部３は、底面から半導体基板１の表面に向かって拡がるテーパ形状とされており、開口部が正方形状とされている。そして、この凹部３は、テーパ面にて反射された光が、フォトレジストパターンの端部において、互いに干渉し合うようにフォトレジストパターンの長手方向と開口部の各辺とが平行とならないようにされている。
【００２６】
次に、このような端部が凹凸形状とされているフォトレジストパターンが形成された半導体基板１の製造方法について説明する。
【００２７】
まず、半導体基板１の表面に、例えば、図示しないレジストを配置し、このレジストに複数の開口部を形成する。そして、このレジストをマスクとして半導体基板１をエッチングすることにより上記形状の凹部３を形成する。そして、この半導体基板１の表面にネガ型のフォトレジスト４を塗布し、プリベークを行うことで半導体基板１とフォトレジスト４とを密着させる。その後、パターンが形成されたフォトマスク５をフォトレジスト４の上方に配置し、例えば、４３６ｎｍに波長を有するｇ線にてフォトレジスト４を露光する。
【００２８】
図４は、フォトレジスト４を露光した際の様子を示した斜視透過断面図である。従来の半導体装置の製造方法では、フォトレジスト４のうち露光される部分と露光されない部分との境界線、つまり後述するフォトレジストを現像する工程においてフォトレジストパターンの端部はフォトマスク５に形成されたパターンにより決定されるため、フォトレジストパターンの端部は図４中の破線Ｂで示した直線状となる。
【００２９】
これに対して、本実施形態では、半導体基板１の表面にテーパ形状の凹部３が形成されており、フォトレジスト４を露光した際に、フォトレジスト４を透過した光は半導体基板１の表面に形成された凹部３の側面で透過方向とは別の方向に反射される。そして、各凹部３で反射された光は互いに干渉し合うことで位相を強め合う部分と位相を弱め合う部分とが構成される。このため、反射した光のうち、位相を強め合う部分に位置する露光されていないフォトレジスト４ではフォトレジスト４を露光させた場合と同様の状態となり、位相を弱め合う部分に位置する露光されていないフォトレジスト４ではそのままの状態となる。したがって、本実施形態では、従来の半導体装置の製造方法では露光されなかった部分の一部分を露光された状態とすることができ、後述するフォトレジストを現像する工程においてフォトレジストパターンの端部を図４中の実線Ｃで示したような凹凸形状とすることができる。
【００３０】
続いて、このように露光されたフォトレジスト４を現像することで図４中の実線Ｃがフォトレジストパターンの端部となるため、端部が凹凸形状であるフォトレジストパターンが半導体基板１に形成される。
【００３１】
このため、このフォトレジストパターンをマスクとして半導体基板１をエッチングすることにより、図１に示されるように、トレンチ２の側壁に凹凸形状が形成される。したがって、例えば、まずこのトレンチ２の側壁に砒素添加シリコン酸化膜を配置すると共に、熱拡散により砒素を半導体基板１内に拡散させることによりプレート電極を形成する。そして、砒素添加シリコン膜を除去した後に、トレンチ２の側壁にキャパシタ絶縁膜を配置し、トレンチ２の内部にポリシリコンなどを有して構成される埋込電極を形成することによりトレンチキャパシタを構成した半導体装置とすることができる。
【００３２】
このような半導体装置の製造方法によれば、端部が凹凸形状とされているフォトレジストパターンをマスクとして半導体基板１をエッチングするため、エッチングされた部分とエッチングされていない部分、つまりトレンチ２の側壁に凹凸形状を形成することができる。また、このトレンチ２を用いてトレンチキャパシタを構成した場合には、半導体装置の単位面積あたりのキャパシタの容量を増加させることができるので、半導体装置を小型化することができる。
【００３３】
また、半導体基板１をエッチングする際のマスクとなるフォトレジストパターンを形成する工程では、フォトレジスト４を露光する工程において、半導体基板１に形成された凹部３で反射された光の干渉によりフォトレジストパターンの端部を凹凸形状にすることができるので、半導体基板１の表面における温度制御を正確に行う必要がない。
【００３４】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は第１実施形態に対して下地膜を変更したものであり、その他に関しては第１実施形態と同様であるためここでは説明を省略する。図５は、本実施形態にかかる半導体装置の製造工程の途中段階であるフォトレジストパターンが形成されたＨＳＧシリコン層の斜視透過断面図である。
【００３５】
図５に示されるように、本発明の下地膜に相当するＨＳＧシリコン層１の表面には複数の凸部６が形成されている。また、ＨＳＧシリコン層１の表面には、フォトレジスト４が配置されていると共に、フォトレジスト４によりフォトレジストパターンが形成されており、このフォトレジストパターンの端部が凹凸形状とされている。
【００３６】
このようなフォトレジストパターンが形成されたＨＳＧシリコン層１は以下のように製造される。まず、図示しないシリコン酸化膜を用意し、シリコン酸化膜の表面に減圧ＣＶＤ法および熱処理工程を行うことにより表面に半球状の凸部６を有したＨＳＧシリコン層１を形成する。本実施形態では減圧ＣＶＤ法および熱処理工程が本発明の結晶粒成長制御に相当する。
【００３７】
その後に、上記第１実施形態と同様に、フォトレジスト４を配置すると共に、フォトレジスト４にフォトマスク５に形成されたパターンを露光する。この際に、フォトレジスト４は、フォトレジスト４を透過した光がＨＳＧシリコン層１の表面に形成された凸部６により反射されると共に反射された光が互いに干渉し合うことで、従来の半導体装置の製造方法では露光されなかった部分の一部分が露光された状態となる。このため、このフォトレジスト４を現像することで、フォトレジストパターンの端部が図５中の実線Ｅで示したような凹凸形状とされているＨＳＧシリコン層１が製造される。なお、図５中の破線Ｄは従来の半導体装置の製造方法で形成されるフォトレジストパターンの端部である。
【００３８】
したがって、このフォトレジストパターンをマスクとしてＨＳＧシリコン層１をエッチングすることにより、エッチングされた部分とエッチングされていない部分との境界を凹凸形状とすることができ、上記第１実施形態と同様の効果を得ることができる。さらに、フォトレジストパターンを形成する工程においては、ＨＳＧシリコン層１の表面に形成された凸部６により、フォトレジスト４を透過した光が反射して互いに干渉し合うためフォトレジストパターンの端部に凹凸形状を構成することができ、半導体基板１の表面における温度制御を正確に行う必要がない。
【００３９】
（他の実施形態）
上記第１実施形態では、半導体装置としてトレンチキャパシタを有する半導体装置を例に挙げて説明したが、本発明は他の半導体装置にも適用することができ、例えば、セラミック層等で感応膜が構成されるガスセンサに適用することができる。このようなガスセンサは、まず、半導体基板１の表面にセラミック層を配置し、セラミック層の表面にテーパ形状の凹部３を形成すると共にフォトレジスト４を配置する。次に、上記第１実施形態と同様に端部が凹凸形状とされているフォトレジストパターンを形成する。具体的には、セラミック層のうち感応膜を構成する部分と構成しない部分との境界に凹凸形状が形成されているフォトレジストパターンを形成する。そして、このように形成されたフォトレジストパターンを用いてセラミック層をエッチングすることにより、感応膜の端部に凹凸形状が形成される。このようなガスセンサによれば、感応膜の端部が凹凸形状とされているので、感応膜の表面積を増加させることができ、ガスセンサを小型化することができる。なお、上記第２実施形態のように、下地膜としてＨＳＧシリコン層１を用いた場合においても、感応膜の端部が凹凸形状とされているガスセンサを構成することができる。
【００４０】
また、上記第１実施形態では、半導体基板１をエッチングすることにより半導体基板１の表面に凹部３を形成する方法を説明したが、もちろんこれに限定されるものではなく、例えば、半導体基板１の表面が荒らされるように、Ａｒイオンを衝突させてスパッタリングを行うことで半導体基板１の表面に凹部３を形成してもよいし、研磨を行うことにより半導体基板１の表面に凹部３を形成してもよい。この場合は、上記第１実施形態のような規則的な凹部３を形成することはできないが、フォトレジスト４を透過した光は凹部３により反射されるので上記第１実施形態と同様の効果を得ることができる。
【００４１】
さらに、上記第１実施形態では、開口部が正方形状である凹部３を例に挙げて説明したが、凹部３の開口部は反射された光が互いに干渉することのできる形状であればよく、例えば、長方形状や円状であってもよい。
【００４２】
また、上記各実施形態では、フォトレジスト４としてネガ型のフォトレジスト４を例に挙げて説明したが、もちろんポジ型のフォトレジスト４を用いて端部に凹凸形状を有するフォトレジストパターンを半導体基板１に形成してもよい。
【００４３】
さらに、上記各実施形態では、下地膜における表面の全面に凹部３または凸部６が形成されているが、凹部３または凸部６は下地膜のうち少なくともフォトレジスト４が露光される部分と対応する部分に形成されていればよい。
【００４４】
また、上記第１実施形態では、半導体基板１に凹部３を形成する方法を例に挙げて説明したが、もちろんこれに限定されるものはなく、例えば、半導体基板１の表面にＳｉＯ２やＳｉＮ等で構成される絶縁膜を配置して、この絶縁膜に凹部３を形成してもよいし、絶縁膜の表面にＴｉ、Ｗ、ＡｌまたはＣｕ等の金属を配置して、これらの金属に凹部３を形成してもよい。なお、この場合は絶縁膜または金属が本発明の下地膜に相当する。
【００４５】
さらに、上記各実施形態では、４３６ｎｍに波長を有するｇ線にてフォトレジスト４を露光する例を挙げて説明したが、例えば、４０５ｎｍに波長を有するｈ線、３６５ｎｍに波長を有するｉ線、ｇ線とｈ線とｉ線との混合波であるブロード、２４８ｎｍに波長を有するＫｒＦエキシマレーザ、１９３ｎｍに波長を有するＡｒＦエキシマレーザおよび１５７ｎｍに波長を有するＦ２エキシマレーザ等を用いてフォトレジスト４を露光してもよい。
【００４６】
また、上記各実施形態では、光の干渉によりフォトレジストパターンの端部を凹凸形状にする半導体装置の製造方法を説明したが、フォトレジストパターンの端部における凹凸形状の大きさはフォトレジスト４の材質、フォトレジスト４の厚さ、光の波長および光が反射する下地膜の材質により適宜変更することができる。
【図面の簡単な説明】
【００４７】
【図１】（ａ）は本発明の第１実施形態にかかる半導体装置の製造工程の途中段階であるトレンチが形成された半導体基板の断面構成を示す図であり、（ｂ）は（ａ）に示す半導体基板の上面図を示す図である。
【図２】本発明の第１実施形態にかかる半導体装置の製造工程の途中段階であるフォトレジストパターンが形成された半導体基板の上面部分拡大図を示す図である。
【図３】図２に示す半導体基板の斜視透過断面図である。
【図４】フォトレジストを露光した際の様子を示した斜視透過断面図である。
【図５】本発明の第２実施形態にかかる半導体装置の製造工程の途中段階であるフォトレジストパターンが形成された半導体基板の斜視透過断面図である。
【符号の説明】
【００４８】
１      半導体基板
２      トレンチ
３      凹部
４      フォトレジスト
５      フォトマスク
６      凸部
【図１】
2009266876.tif 000003
【図２】
2009266876.tif 000004
【図３】
2009266876.tif 000005
【図４】
2009266876.tif 000006
【図５】
2009266876.tif 000007