(57)【要約】【課題】ＣＰＵの処理を制限しても、アプリケーション動作への影響を与えることがない受信装置および受信方法を提供する。【解決手段】ＣＰＵ１５は、アプリケーションが動作中の場合は、ベースバンド部１４のタイマ２８を起動する。ベースバンド部１４のタイマ２８は、受信中にノイズの影響を受けたくない区間（受信データ取込み区間）になると、割り込み信号を割り込み制御部１６に発信し、割り込み制御部１６は、その割り込み信号をＣＰＵ１５に出力する。ＣＰＵ１５は、割り込み制御部１６から割り込み信号を受信すると、ウェイト処理を行って、受信データ取込み区間だけ、メモリ制御部１７を介して外部メモリ１３へのアクセスを禁止する。【選択図】図１
2009159518.tif 000002
【特許請求の範囲】
【請求項１】
受信信号からデータを取得するデータ取得部と、
アプリケーションの起動を把握する把握部と、
前記把握部にてアプリケーションの起動を把握した場合、前記データ取得部にて前記データを取得するデータ取得区間において、自装置の動作に必要な所定の処理を停止させる制御部と、
を備えることを特徴とする受信装置。
【請求項２】
請求項１に記載の受信装置において、
前記制御部によって停止させる、前記所定の処理とは、前記アプリケーション動作に関する処理である、ことを特徴とする受信装置。
【請求項３】
請求項２に記載の受信装置において、
前記制御部は、前記アプリケーション動作に関する処理のうち、自装置が、外部デバイスへアクセスする処理を停止させる、ことを特徴とする受信装置。
【請求項４】
請求項３に記載の受信装置において、
前記制御部は、前記アプリケーション動作を停止させるための信号を、前記外部デバイスに出力した後に、前記アプリケーション動作に関する処理を停止させる、ことを特徴とする受信装置。
【請求項５】
請求項１〜４のいずれか１項に記載の受信装置において、
前記データとは、間欠受信にて取得するデータである、ことを特徴とする受信装置。
【請求項６】
アプリケーションを搭載した受信装置における受信方法であって、
前記アプリケーションが起動されている場合には、受信信号からデータを取得するデータ取得区間において、前記受信装置の動作に必要な所定の処理を停止させることを特徴とする受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電話としての機能以外のアプリケーションが搭載された受信装置およびその受信方法に関する。
【背景技術】
【０００２】
近年、携帯電話、ＰＨＳ等の携帯型電話端末は、電話としての機能以外のアプリケーション（カメラ、ミュージックプレーヤー、インターネット、ラジオ、テレビ等）が搭載されているが、これらのアプリケーションがユーザによって使用されている時に、電話の着信などができない場合がある。この原因は、携帯型電話端末のアプリケーション動作に伴うＣＰＵクロックの高速化やＣＰＵの周辺デバイスへのアクセスによって生じる電源ノイズや不要輻射の影響で、無線（ＲＦ）部にノイズ信号が回り込み、基地局から着信などに関連する通信データを受信する、間欠受信時の受信感度が悪化するためである。
【０００３】
図５は、アプリケーション動作で外部デバイス（ＦＬＡＳＨメモリ、ＬＣＤ、ＳＤＲＡＭ等）にアクセスしているときに電源ノイズが受信信号に影響を与えることを説明する図である。外部デバイスは、例えば、ＳＲＡＭ等の内部デバイスよりも消費電力が大きく、消費電力が大きいデバイスほどアクセスによる消費電力の急激な変化により大きなノイズを発生しやすい。外部デバイス（周辺回路）からのノイズは、電源・ＧＮＤを回って無線（ＲＦ）部３１、Ｉ／Ｆ部３２、ベースバンド部３３に影響を及ぼす。図５では、ノイズの影響を特に受けやすい待受け動作中の端末に着信があった場合の無線（ＲＦ）部３１からのアナログ信号をＩ／Ｆ部３２のデジタル信号に変換するＡ／Ｄコンバータ出力が影響されたことを表している。
【０００４】
この受信感度の悪化への対策として、電源ノイズや不要輻射が生じる箇所にノイズ信号をバイパスするためのコンデンサを追加したり、電源ノイズや不要輻射が生じないように回路基板の変更（作り直し）等を行う方法があるが、この方法では、携帯型電話端末の内部構造の複雑化や製造コストの上昇を招くという問題があった。
また、無線部が受信信号を受信するために起動している時間帯（無線部の電源がＯＮのとき）は、ＣＰＵに処理を実行させないことでノイズの発生等を抑制し、受信感度の悪化を低減する受信装置が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平４−７９２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に示す受信装置では、無線部が起動している時間帯（以下、時間帯Ａと記載。）の全てを利用して、データを受信しているわけではない。つまり、電源ノイズや不要輻射が生じていてもデータの間欠受信に何ら影響がない時間帯（以下、時間帯Ｂと記載。）が、時間帯Ａに含まれていることになる。
この時間帯Ｂにおいても、受信装置のＣＰＵは、処理を制限されてしまうため、多くの処理を実行する必要のあるアプリケーション等をユーザが使用している場合において、受信装置は、処理量が低下することとなり、アプリケーションの動作に影響が出てしまう。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、本発明の目的は、ＣＰＵの処理を制限する時間帯を、受信感度の悪化の影響を受ける時間帯である、無線部が着信に関するデータを受信してから当該データを信号処理部が取り込むまでの最小限の時間帯に設定することで、アプリケーション動作への影響を与えることがない受信装置および受信方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の受信装置は、受信信号からデータを取得するデータ取得部と、アプリケーションの起動を把握する把握部と、前記把握部にてアプリケーションの起動を把握した場合、前記データ取得部にて前記データを取得するデータ取得区間において、自装置の動作に必要な所定の処理を停止させる制御部とを備えることを特徴とする。
【０００８】
前記制御部によって停止させる、前記所定の処理とは、前記アプリケーション動作に関する処理であることが好ましい。
【０００９】
また、前記制御部は、前記アプリケーション動作に関する処理のうち、自装置が、外部デバイスへアクセスする処理を停止させることが好ましい。
【００１０】
前記制御部は、前記アプリケーション動作を停止させるための信号を、前記外部デバイスに出力した後に、前記アプリケーション動作に関する処理を停止させることが好ましく、前記データとは、間欠受信にて取得するデータであることが好ましい。
【００１１】
また、本発明は、アプリケーションを搭載した受信装置における受信方法であって、前記アプリケーションが起動されている場合には、受信信号からデータを取得するデータ取得区間において、前記受信装置の動作に必要な所定の処理を停止させることを特徴とする。
【発明の効果】
【００１２】
本発明は、ＣＰＵの処理を制限する時間帯を、受信感度の悪化の影響を受ける時間帯である、無線部が着信に関するデータを受信してから当該データを信号処理部が取り込むまでの最小限の時間帯に設定するので、起動しているアプリケーションに対する影響を最小限にすることができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態について図面を参照して説明する。図１は、本発明の受信装置の一例を示す概略ブロック図である。なお、本実施の形態では、受信装置として携帯電話端末を例示して説明する。図１に示す携帯電話端末は、アンテナを介して基地局（相手側通信装置）と信号の送受信を行うＲＦブロック（データ取得部）１１と、信号を処理するＡＳＩＣブロック１２と、外部メモリ１３により構成されている。ＡＳＩＣブロック１２は、内部に、信号の変復調を行うベースバンド部１４と、信号の処理、制御を行うＣＰＵ（把握部、制御部）１５と、ＣＰＵ１５に対して割り込み信号を発生する割り込み制御部１６と、外部メモリの制御を行うメモリ制御部１７を備えている。また、ベースバンド部１４と、ＲＦブロック１１とは、ＲＦインターフェイスで接続されている。
【００１４】
また、ベースバンド部１４と、ＣＰＵ１５と、割り込み制御部１６と、メモリ制御部１７は、ＵＳＢ２．０インターフェイス１８、ＰＣＭＣＩＡ（Personal Computer Memory Card International Association）＆ＥｘｐｒｅｓｓＣａｒｄインターフェイス１９、ＳＲＡＭ２０、ＡＨＢ（Advanced High-performance Bus）−ＡＰＢ（Advanced Peripheral Bus）ブリッジ２１と共に、ＡＨＢに接続されており、ＡＨＢ−ＡＰＢブリッジ２１には、ＡＰＢを介して、タイマ２２、リセット制御部２３、電源管理部２４、汎用入出力部（ＧＰＩＯ）２５、ＡＤＰＣＭ（Adaptive Differential Pulse Code Modulation）２６、ＳＳＰ（Synchronous Serial Port）／ＳＰＩ（Serial Peripheral Interface）２７が接続されている。
【００１５】
また、ＲＦブロック１１は、内部に、アナログ／デジタル（Ａ／Ｄ）コンバータと、デジタル／アナログ（Ｄ／Ａ）コンバータを備えている。
ＲＦブロック１１で受信したデータは、Ａ／Ｄコンバータでデジタル変換後にベースバンド部１４に送られるが、本発明は、この、ＲＦブロック１１でデータを受信し、ベースバンド部１４に送られるまでの区間の電源ノイズと不要輻射を抑えることにより、受信感度の悪化を防ぐものである。
【００１６】
ベースバンド部１４は、ＲＦブロック１１を制御する送信／受信のタイミング信号を作成する幾つかのタイマ２８を備えている。ＲＦブロック１１は、このタイマ機能を利用して受信データ取込み区間のタイミング信号（割り込み信号）を作成する。このタイマ２８による割り込み信号を割り込み制御部１６で処理する。ＣＰＵ１５は、割り込み区間（受信データ取り込み区間）について、アプリケーション動作に関する処理である、動作中のアプリケーションの外部メモリ１３へのアクセス処理を停止するとともに、外部メモリ１３の動作を停止させる。これらの処理を停止させるのは、外部メモリにおいて使用される消費電力が、内部メモリと比較して格段に大きく、発生するノイズが大きくなるためである。このため、外部メモリ１３へアクセスを必要とする処理、および外部メモリ１３の動作を停止するだけで、受信感度に影響するノイズは、ほぼ抑制することができる。
【００１７】
図２は、外部デバイスへのアクセスにより生じるノイズの影響と、本発明による対策後の波形を表すタイミング図である。具体的には、携帯電話端末が、間欠受信において、アプリケーション動作中のノイズが電源ノイズとなり、受信信号に影響を与えている様子と、アプリケーション動作ノイズをカットしたい受信データ区間のみ外部メモリへアクセス禁止にした結果について表している。
図中、Ａは、ＣＰＵが、アプリケーション動作においてＦＬＡＳＨメモリ、ＳＤＲＡＭ、ＳＲＡＭ等の外部メモリへアクセスするタイミングを表しており、図中、Ｂは、ＣＰＵが、外部メモリへアクセスすることにより生じる電源ノイズを表している。電源ノイズは、ＣＰＵが外部メモリへアクセスを開始する時およびアクセスを終了する時に顕著に現れていることが分かる。図中、Ｃは、ＲＦブロックの電源がＯＮとなる区間で受信信号に電源ノイズが重畳された状態を表している。図中、Ｄは、ＲＦブロックの電源がＯＮとなる区間において受信している受信信号から、携帯電話端末が実際に受信データを取得する受信データ取り込み区間を表している。
【００１８】
この場合、上述したＣにおけるＲＦブロックの電源がＯＮとなる区間、つまり受信信号を受信している区間で発生している電源ノイズが全て抑制できなくても、上述したＤにおける受信データ取り込み区間のみに発生する電源ノイズについて抑制できれば、携帯電話端末は、間欠受信において、着信などに関連するデータ（受信データ）を、適切に受信することができる。
【００１９】
そのため、受信データ取り込み区間になると、割り込み制御部１６は、ＣＰＵ１５に対して割り込み信号を出力する。これにより、使用される消費電力がＳＲＡＭ２０などの内部メモリと比較して格段に大きく、発生するノイズも大きくなる外部メモリ１３への、ＣＰＵ１５のアクセス動作を停止させることができる。したがって、受信データ取り込み区間のみノイズ発生を抑えることができる。図中、Ｅは、ノイズがカットされた受信信号を表している。受信データ取り込み区間だけＣＰＵ１５の外部メモリ１３へのアクセス動作を停止させることで受信データ取り込み区間のノイズ発生が抑えられるので、携帯電話端末は、間欠受信において、着信などに関連するデータ（受信データ）を、適切に受信することができる。
したがって、携帯電話端末が、受信信号を受信している区間、つまり、ＲＦブロックが起動している区間の全区間において、ＣＰＵ１５の実行を停止せずに済む。このため、ＣＰＵ１５が外部メモリ１３へアクセスする動作を停止させる区間が最小限の区間に設定できる。よって、動作中のアプリケーションへの影響を低減することができる。
【００２０】
図３は、図２の波形を具体的に表したタイミング図である。携帯電話端末では、テレビ、音楽、ゲーム等のアプリケーション動作中において、所定の周期で実行される間欠受信動作の動作タイミングを制御するためのメインクロックが発振される。これにより、ＲＦブロック１１に対するクロック信号がＯＮとなり、ＲＦブロック制御を行うためのＲＦ用クロック発振区間を拡大して示している。
ＲＦ用クロック発振区間に対応するクロック信号の発生に応じて、ベースバンド部１４では、タイマ２８においてＲＦ電源をＯＮにするための区間の信号を発生させ、ＲＦブロックのＲＦ電源をＯＮにする制御を行う。そして、ＲＦ電源がＯＮとなる区間内では、ベースバンド部１４は、タイマ２８を利用して、ＲＦブロック１１で受信信号から受信データを取得する受信データ取込み区間の信号を発生させるとともに、割り込み制御部１６を介してＣＰＵ１５に対して出力される割り込み信号を生成する。ＣＰＵ１５へ前記割り込み信号が入力されると、ＣＰＵ１５は、前記割り込み信号によって、割り込みが発生している間は、外部メモリ１３に対して、ウエイト要求を行うとともに、外部メモリ１３へのアクセスのみ、一時的に、ウェイト処理を行う。また、ＣＰＵ１５は、受信データ取込み区間では、受信データを取り込むため、ＲＦブロック１１内のＡ／ＤコンバータをＯＮにする。ＲＦブロック１１で受信されたデータは、Ａ／Ｄコンバータでデジタル変換された後にベースバンド部１４に送られる。
なお、ＣＰＵ１５が、外部デバイスへアクセスする動作を停止する区間である、受信データ取り込み区間は、ＲＦ電源がＯＮとなる区間内において、予め任意に設定できる。
【００２１】
図４は、動作を説明するフローチャートである。まず、ＣＰＵ１５は、アプリケーション（テレビ、音楽、ゲーム等）が起動して動作中か否かを判断する（ステップ１００）。アプリケーションが使用されていない場合（ＮＯの場合）は、メモリ制御部１７を介したＣＰＵ１５による、外部メモリ１３へのアクセスの禁止（ＣＰＵ１５の外部メモリ１３へのアクセスする動作）は一切行わないで終了する。アプリケーションが動作中の場合（ＹＥＳの場合）は、ベースバンド部１４のタイマ２８を起動する（ステップ１０２）。ベースバンド部１４のタイマ２８は、受信中にノイズの影響を受けたくない区間（受信データ取込み区間）になると、割り込み信号を割り込み制御部１６に発信し、割り込み制御部１６は、その割り込み信号をＣＰＵ１５に出力する。ＣＰＵ１５は、割り込み制御部１６から割り込み信号を受信すると（ステップ１０３）、外部メモリ１３に対してウエイト要求を行うとともに、ウェイト処理を行って、受信データ取込み区間だけ、メモリ制御部１７を介して外部メモリ１３へのアクセスを禁止する（ステップ１０４）。ＣＰＵ１５が、外部メモリ１３へのアクセスが禁止されている状態で、アンテナからの受信データをデジタル変換して内部に取り込み、受信データの取り込みが終了すると、ベースバンド部１４のタイマ２８は、再度、割込み信号を割り込み制御部１６に発信し、割り込み制御部１６は、その割り込み信号をＣＰＵ１５に出力する。ＣＰＵ１５は、割り込み制御部１６から割り込み信号を受信すると、外部メモリ１３へのウェイト処理を解除し、通常動作に戻る（ステップ１０５）。
【００２２】
本発明は、アプリケーションの起動中で、かつ、着信などに関連する通信データを間欠受信している場合に、受信信号から受信データを取得する区間においてのみ、受信装置の動作に必要な所定の処理を停止させるので、起動しているアプリケーションに対する、ノイズ対策にて生じる影響を最小限に抑制することができる。特にクロック周波数の高い制御部、つまり、処理を停止する時間がわずかであったとしても、多くの処理回数が制限されるような制御部を備える受信装置において有効である。
【００２３】
なお、上述した実施の形態では、外部メモリにアクセスするときに発生するノイズについて対策を施したが、本発明は、外部メモリに限らず、ＬＣＤ（液晶表示部）等の外部デバイスにアクセスするときに発生するノイズについても適用できることは言うまでもない。
また、受信感度に対して大きな影響を与える外部デバイスで発生するノイズを抑制するために、制御部が外部デバイスへアクセスする動作のみを停止させ、受信感度に対してあまり影響を及ぼさない内部デバイスへアクセスする動作は停止させていないが、当該内部デバイスへアクセスする動作に適用することも可能である。
また、制御部が外部デバイスへアクセスする動作のみを停止させるのではなく、内部デバイスへアクセスする動作も停止させてもよい。
また、上述した実施の形態では、着信などに関連する通信データを間欠受信している場合に、受信信号から受信データを取得する区間においてのみ、受信装置の動作に必要な所定の処理を停止させたが、本発明は、間欠受信中ばかりでなく、通話中または通信データの取得中においても、受信信号から受信データを取得する区間においてのみ、受信装置の動作に必要な所定の処理を停止させるようにしても良い。
【図面の簡単な説明】
【００２４】
【図１】本発明の受信装置の一例を示す概略ブロック図である。
【図２】ノイズの影響と対策後の波形を表すタイミング図である。
【図３】図２の波形を具体的に表したタイミング図である。
【図４】動作を説明するフローチャートである。
【図５】アプリケーション動作で外部デバイスにアクセスしているときに電源ノイズが受信信号に影響を与えることを説明する図である。
【符号の説明】
【００２５】
１１  ＲＦブロック
１２  ＡＳＩＣブロック
１３  外部メモリ
１４  ベースバンド部
１５  ＣＰＵ
１６  割り込み制御部
１７  メモリ制御部
１８  ＵＳＢ２．０インターフェイス
１９ＰＣＭＣＩＡ＆ＥｘｐｒｅｓｓＣａｒｄインターフェイス
２０  ＳＲＡＭ
２１  ＡＨＢ−ＡＰＢブリッジ
２２，２８  タイマ
２３  リセット制御部
２４  電源管理部
２５  汎用入出力部（ＧＰＩＯ）
２６  ＡＤＰＣＭ
２７  ＳＳＰ／ＳＰＩ
３１  無線（ＲＦ）部
３２  Ｉ／Ｆ部
３３  ベースバンド部
【図１】
2009159518.tif 000003
【図２】
2009159518.tif 000004
【図３】
2009159518.tif 000005
【図４】
2009159518.tif 000006
【図５】
2009159518.tif 000007