(57)【要約】【課題】入出力部に関係する処理を各ＣＰＵが分散して行なうことにより必要となるプログラム実行の排他処理を簡素化し、ＲＯＭに記憶されるプログラム容量の低減、マイクロコンピュータの演算処理負荷低減を図った電子制御装置およびオペレーションシステムを提供する。【解決手段】コンピュータプログラムおよびデータを格納するメモリと、各々前記メモリからコンピュータプログラムを読み出して実行する動作を並行して行なう少なくとも２つの演算プロセッサと、前記演算プロセッサに接続され外部との制御信号の授受を行なう入出力部とを同一パッケージに有し、前記少なくとも２つの演算プロセッサのうちの１つの演算プロセッサのみが、前記制御信号の授受を行なう前記入出力部に関係する処理を実行する。【選択図】図１
2009282840.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータプログラムおよびデータを格納するメモリと、各々前記メモリからコンピュータプログラムを読み出して実行する動作を並行して行なう少なくとも二つの演算プロセッサと、前記演算プロセッサに接続され外部との制御信号の授受を行なう入出力部とを同一パッケージに有し、
前記少なくとも二つの演算プロセッサのうちの一つの演算プロセッサのみが、前記制御信号の授受を行なう前記入出力部に関係する処理を実行することを特徴とする電子制御装置。
【請求項２】
前記入出力部に関係する処理を行なう前記一つの演算プロセッサは前記入出力部に関係する処理のみを実行することを特徴とする請求項１に記載の電子制御装置。
【請求項３】
コンピュータプログラムおよびデータを格納するメモリと、各々前記メモリからコンピュータプログラムを読み出して実行する動作を並行して行なう少なくとも二つの演算プロセッサと、前記演算プロセッサに接続され外部との制御信号の授受を行なう入出力部とを同一パッケージに有する電子制御装置のためのオペレーションシステムであって、
前記制御信号の授受を行なう前記入出力部に関係する処理を、前記少なくとも二つの演算プロセッサのうちの一つの演算プロセッサのみで実行する管理を行なうことを特徴とする電子制御装置用オペレーションシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子制御装置及びオペレーションシステムに係り、例えば、二つ以上の演算プロセッサを搭載した電子制御装置及びオペレーションシステムに関する。
【背景技術】
【０００２】
自動車に搭載される電子制御装置（ＥＣＵ）では、マイクロコンピュータ（マイコン）処理の複雑化、高速化の要求に伴い、一つのパッケージ内にコンピュータプログラム並行して動作する二つの演算プロセッサ処理（ＣＰＵ）を搭載したデュアルコアマイコンや、三つ以上の複数ＣＰＵを搭載したマルチコアマイコンが使用されるようになり、各ＣＰＵに演算処理を分散させるようになっている。
【０００３】
デュアルコアマイコンやマルチコアマイコンを備えた電子制御装置では、各々のＣＰＵにて外部との制御信号の授受を行なう入出力部に関係する処理プログラムを実行し、各ＣＰＵごとの演算タイミングによって出力処理を行なうことできる。
【０００４】
この種の電子制御装置として、例えば、各ＣＰＵごとにタイマ部で生成される処理タイミングに応じて同一の出力信号を操作する電子制御システムが考えられている（例えば、特許文献１）。
【特許文献１】特開２００２−９１８０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような複数のＣＰＵで同一の入出力信号を処理する電子制御システムにおいては、所望の入出力処理を行なうために、同一入出力機能に対する多重操作を防止する必要がある。このため、入出力信号を処理するプログラムの実行タイミングが各ＣＰＵ間で排他になるようにする仕組みが必要となり、ＲＯＭに記憶されるプログラム容量、マイクロコンピュータの演算処理負荷が増加することになる。
【０００６】
本発明は、前記課題に鑑みてなされたものであって、その目的とするところは、入出力部に関係する処理を各ＣＰＵが分散して行なうことにより必要となるプログラム実行の排他処理を簡素化し、ＲＯＭに記憶されるプログラム容量の低減、マイクロコンピュータの演算処理負荷低減を図った電子制御装置およびオペレーションシステムを提供することである。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明による電子制御装置は、コンピュータプログラムおよびデータを格納するメモリと、各々前記メモリからコンピュータプログラムを読み出して実行する動作を並行して行なう少なくとも２つの演算プロセッサと、前記演算プロセッサに接続され外部との制御信号の授受を行なう入出力部とを同一パッケージに有し、前記少なくとも２つの演算プロセッサのうちの１つの演算プロセッサのみが、前記制御信号の授受を行なう前記入出力部に関係する処理を実行する。
【０００８】
本発明によるは、好ましくは、前記入出力部に関係する処理を行なう前記１つの演算プロセッサは前記入出力部に関係する処理のみを実行する。
【０００９】
前記目的を達成するために、本発明による電子制御装置用オペレーションシステムは、コンピュータプログラムおよびデータを格納するメモリと、各々前記メモリからコンピュータプログラムを読み出して実行する動作を並行して行なう少なくとも二つの演算プロセッサと、前記演算プロセッサに接続され外部との制御信号の授受を行なう入出力部とを同一パッケージに有する電子制御装置のためのオペレーションシステムであって、前記制御信号の授受を行なう前記入出力部に関係する処理を、前記少なくとも二つの演算プロセッサのうちの一つの演算プロセッサのみで実行する管理を行なう。
【発明の効果】
【００１０】
本発明による電子制御装置およびオペレーションシステムによれば、外部との制御信号の入出力処理を実行するＣＰＵが一つに限定されるため、残りのＣＰＵは同様の処理を行なうことがなくなり、従来必要であった各ＣＰＵ間での同一入出力機能に対する多重操作を防止する排他処理を不要とすることが可能でなる。これにより、各ＣＰＵ間での排他処理を簡素化し、マイクロコンピュータの演算処理負荷、ＲＯＭに記憶されるプログラム容量の低減が可能となる。さらに、一つのＣＰＵのみが入出力処理に関係するプログラムを実行することになるため、メモリに格納されたプログラムを入出力処理とそれ以外の処理に分離することが可能となり、プログラム構造の階層化を容易に実現可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明による電子制御装置の一つの実施形態を、図を参照して説明する。
図１は、本実施形態による電子制御装置の概略を示している。電子制御装置（ＥＣＵ）１０は、例えば、内燃機関の燃料噴射制御、点火時期制御等のエンジン制御を行なうものであり、マイクロコンピュータ２０を含む。マイクロコンピュータ２０は、同一パッケージに並列処理が可能な２つのＣＰＵ（ＣＰＵ＃１、ＣＰＵ＃２）２１、２２を備えた、所謂デュアルコアマイコンであり、ＣＰＵ２１、２２が共通使用するＲＯＭ２３、ＲＡＭ２４、フリーランタイマ２５、入出力部（Ｉ／Ｏ部）２６を有する。Ｉ／Ｏ部２６は、エンジン制御のために、燃料噴射手段、点火手段、各種センサ等の外部との制御信号の授受を行なう。
【００１２】
本実施形態では、デュアルコアＣＰＵのうち、一つのＣＰＵ（ＣＰＵ＃１）２１は、主として、外部との制御信号の授受を行なう入出力処理を行い、残りのＣＰＵ（ＣＰＵ＃２）２２は、Ｉ／Ｏ部２６に関連する入出力処理を行なわず、エンジン制御のアプリケーション処理のみを行なう。
【００１３】
つまり、本発明による電子制御装置のためのオペレーションシステムは、外部との制御信号の授受を行なう入出力部２６に関係する処理を、一つのＣＰＵ２１のみで実行するメモリ管理を行なう。
【００１４】
図２は、ＲＯＭ２３のメモリ領域の分割例を示している。ＲＯＭ２３は、ＣＰＵ＃１用ＲＯＭ３１と、ＣＰＵ＃２用ＲＯＭ３２と、共通利用ＲＯＭ３３に分割されている。
【００１５】
ＣＰＵ＃１用ＲＯＭ３１は、ＣＰＵ２１のみで実行可能なプログラムを格納しており、この中には、入出力系プログラム３４と、それ以外のアプリケーションプログラム３５がある。
【００１６】
同様に、ＣＰＵ＃２用ＲＯＭ３２は、ＣＰＵ２２のみで実行可能なプログラムであるアプリケーションプログラム３６を格納している。
【００１７】
共通利用ＲＯＭ３３は、ＣＰＵ２２とＣＰＵ２３で共通に実行可能なプログラムを格納している。
【００１８】
ここで、入出力系プログラム３４とは、Ｉ／Ｏ部２６を操作するためのプログラムを示しており、各入出力ポート、Ａ／Ｄ変換器、各種割込みなどの入出力処理プログラムである。この入出力系プログラム３４は、ＣＰＵ２１のみが実行可能な領域にのみ記憶されている。よって、入出力系プログラム３４は、ＣＰＵ２２では実行することができない。
【００１９】
これにより、Ｉ／Ｏ部２６に対し操作指令を出すことが可能なＣＰＵは、ＣＰＵ２１のみということになる。つまり、Ｉ／Ｏ部２６を操作するための入出力系プログラム３４を実行するＣＰＵをＣＰＵ２１のみに固定することで、Ｉ／Ｏ部２６への操作指令が発生することがなくなる。
【００２０】
このことにより、他のＣＰＵから、Ｉ／Ｏ部２６を操作するためにマイクロコンピュータ２０が内蔵する各ハードウェアレジスタへのアクセスが発生することがなくなり、マイクロコンピュータ２０外部からの制御信号の授受を行なうためのＩ／Ｏ部２６にアクセスするための各ＣＰＵ間の排他処理は不要となる。なお、排他処理とは、例えば、一方のＣＰＵでＩ／Ｏ部２６の出力ポートレジスタにアクセスしているタイミングに、他方のＣＰＵでＩ／Ｏ部２６の同一の出力ポートレジスタにアクセスしないための処理である。
【００２１】
これにより、入出力処理プログラムがシンプルなプログラムとなり、マイクロコンピュータ２０の演算処理負荷低減、ＲＯＭ２３に記憶されるプログラム容量低減が可能となる。
【００２２】
図３は、他の実施形態として、ＲＯＭ２３のメモリ領域分割を、プログラムの種類に基づき構造的に表現している。本実施形態では、Ｉ／Ｏ部２６の処理を行なう入出力系プログラム４１及び入出力系プログラム４１に関連するアプリケーションインタフェース（ＡＰＩ）４２はＣＰＵ２１のみが実行し、アプリケーションプログラム４３は、ＣＰＵ２２のみで実行可能なプログラムとして構成されている。入出力系プログラム４１とアプリケーションプログラム４３は、ＡＰＩ４２によって接続されることで、各プログラム間でやり取りされるデータの整合性を保証する。
【００２３】
なお、ＡＰＩ４２は、ＣＰＵ２１のみ、もしくはＣＰＵ２１と２２のどちらにあっても実現することが可能である。
【００２４】
この実施形態における効果を以下に要約する。
（１）マイクロコンピュータ２０の外部との制御信号の授受を行なう入出力部２６の処理を行なうため処理理プログラムを一つのＣＰＵ２１でのみ実行可能とすることにより、他方のＣＰＵ２２との間の排他処理が不要となり、ＲＯＭ２３に記憶されるプログラム容量低減及びマイクロコンピュータ２０の処理負荷の低減が可能となる。
【００２５】
（２）各ＣＰＵ間のインタフェースをアプリケーションインタフェース４２とすることで、プログラムの階層化と同時に２つのＣＰＵ間のデータの授受を整然と行なえ、各ＣＰＵ間でやり取りを行なうデータの整合性の保証が容易となる。
【００２６】
なお、上記の実施形態では、デュアルコアマイコンを例として示したが、本発明は、３つ以上のＣＰＵを備えたマルチコアマイコンを搭載した電子制御装置においても同様に適用できる。
【図面の簡単な説明】
【００２７】
【図１】本発明による電子制御装置の一つの実施形態を示すブロック図。
【図２】本発明による電子制御装置のＲＯＭのメモリ領域割り付け例を示す説明図。
【図３】本発明による電子制御装置のＲＯＭのメモリ領域分割を、プログラムの種類に基づき構造的に表現した構造図。
【符号の説明】
【００２８】
１０  電子制御装置（ＥＣＵ）
２０  マイクロコンピュータ
２１、２２  ＣＰＵ
２３  ＲＯＭ
２４  ＲＡＭ
２５  タイマ
２６  入出力部（Ｉ／Ｏ部）
３１  ＣＰＵ＃１用ＲＯＭ
３２  ＣＰＵ＃２用ＲＯＭ
３３  共通利用ＲＯＭ
【図１】
2009282840.tif 000003
【図２】
2009282840.tif 000004
【図３】
2009282840.tif 000005