(57)【要約】【課題】半導体素子の不良箇所解析方法としては、発熱解析法、ホット・エレクトロン発光解析法、液晶法、ＩＲ−ＯＢＩＲＣＨ法などがあるが、金属層下方の不良箇所を発熱により特定する方法としては液晶法が知られているが、精度が低いため不良解析に有効活用できていない。【解決手段】脈流状態の波形の電圧を印加しながら、半導体素子を動作させ、半導体素子を流れる電流によって生じた発熱を発熱解析装置により検出し、発熱後の半導体素子の赤外線画像より、不良箇所を特定する。脈流状態の波形の電圧であるので、間欠的に発熱させることができ、発熱の特異箇所をピンポイントで特定することができる。【選択図】図２
2009288090.tif 000002
【特許請求の範囲】
【請求項１】
発熱解析装置を用いた半導体素子の発熱解析方法であって、
一主面に金属層が設けられ、該金属層の下方に素子領域が配置された半導体素子を準備する工程と、
該半導体素子の電圧印加側端子と接地側端子間に脈流状態の波形の電圧を印加しながら該半導体素子を動作させ、前記半導体素子の電流による発熱を前記発熱解析装置により検出し発熱画像を取得する工程と、
該発熱画像より発熱の特異箇所を前記半導体素子の故障領域として特定する工程と、
を具備することを特徴とする半導体素子の発熱解析方法。
【請求項２】
前記波形は、少なくとも立ち上がりが急峻ではないことを特徴とする請求項１に記載の半導体素子の発熱解析方法。
【請求項３】
前記波形は、半波整流波形または全波整流波形であることを特徴とする請求項１に記載の半導体素子の発熱解析方法。
【請求項４】
前記電圧は１００Ｖ〜３０００Ｖであることを特徴とする請求項１に記載の半導体素子の発熱解析方法。
【請求項５】
前記金属層は３μｍ〜６μｍ程度の厚みであることを特徴とする請求項１に記載の半導体素子の発熱解析方法。
【請求項６】
前記波形は、正弦波、三角波、またはのこぎり波であることを特徴とする請求項１に記載の半導体素子の発熱解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の発熱解析方法に係り、特に厚い金属層下方に素子領域が配置される高耐圧の半導体素子の故障または不良箇所を、非破壊の発熱解析により特定する半導体素子の発熱解析方法に関する。
【背景技術】
【０００２】
半導体素子の不良箇所または故障箇所（以下総称して不良箇所）を特定する方法として、走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：以下ＳＥＭと称する）などで破壊痕跡などを特定し、解析する方法が一般的に採用されている（例えば特許文献１参照。）。
【０００３】
一方、素子を非破壊で検査・解析する方法としては、チップ上に塗布した液晶の液晶層から液体層への温度による相転移を利用して異常発熱箇所を検出する液晶法（液晶塗布法）が知られている（例えば特許文献２参照。）。あるいは、サーモグラフィにより発熱位置を検出する発熱解析法や、フォト・エミッション顕微鏡により発光位置を検出するホット・エレクトロン発光解析法、赤外線レーザを照射して電流変化位置を検出するＩＲ−ＯＢＩＲＣＨ（Infra-Red  Optical  Beam  Induced  Resistance  CHange）法も知られている。
【特許文献１】特開２００４−２２３１８号公報（第６頁）
【特許文献２】特開平５−２１５７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の如く、半導体素子の不良箇所の解析方法にはさまざまなものがあるが、例えば、ＳＥＭで破壊痕跡を特定する解析方法は、例えば素子表面のパッシベーション膜、メタル層を除去して解析するなど素子を破壊しなければならない。
【０００５】
液晶法は、上記の如く不良箇所からの発熱により液晶が相転移することを利用し、相転移した箇所を偏光顕微鏡で観察することにより、不良箇所を特定・解析する方法である。
【０００６】
この方法は、半導体素子（チップ）上に液晶を塗布し、電圧印加しながら偏光顕微鏡で観察するものであり、液晶や偏光顕微鏡と電源があれば容易にできるため、安価で最も広く使われている。しかし半導体チップ上に塗布した液晶は相転移を起こすと同時に、液晶が半導体チップ上で流動する。また半導体チップ上に塗布した液晶は表面張力で球状になり、チップ上に均一に塗布されない。さらに、液晶内を通過してきた光は屈折を起こすため、相転移箇所を絞り込むのが困難となる。発熱箇所を絞り込めたとしても、塗布した液晶の上から不良箇所を特定するためのレーザーマーキング等を行うのは不可能である。
【０００７】
また、エミッション顕微鏡によりホット・エレクトロン発光を解析するフォト・エミッション法は、ごく微小な発光を顕微鏡的視野で観測できるので特にＬＳＩの解析には一般的に使用されている。
【０００８】
しかし、この方法は素子の配線が多層の場合には適用が困難となる。チップ上が数μｍ以上の厚い金属（例えばアルミニウム）配線（または金属電極）に覆われている場合には、ホット・エレクトロン発光があったとしてもフォトン（光子）が厚いメタル配線を貫通できないためである。
【０００９】
また、近年普及しているチップ裏面からホット・エレクトロン発光を解析する裏面フォト・エミッション法も、一般的に裏面電極を有するディスクリート素子には解析の為には裏面電極を除去しなければならないので適用できない。また裏面電極を設けない構造の場合でも、サンプル作成に機械加工が必要であり、作業工程数が増加するだけでなく、加工時に素子を破壊するリスクを伴う。また特に、バイポーラトランジスタや、パワーＭＯＳＦＥＴのように不純物濃度が高いエピタキシャル構造を有するデバイスでは、フォトンがエピタキシャル層を貫通しにくいため、裏面フォト・エミッション法を採用できない。
【００１０】
更に、ＩＲ−ＯＢＩＲＣＨ法は、主に配線不良解析に用いられ、電流経路の高精度解析が可能であることから、発熱の少ない微小リーク不良のディスクリート素子の不良箇所の特定には有効である。しかし、印加電圧に制限があり、高い電圧印加を必要とする素子の不良解析に用いることができない問題がある。
【００１１】
具体的には、ＩＲ−ＯＢＩＲＣＨ法による解析装置の電源電圧は通常は２５Ｖである。これに対して、例えば、絶縁ゲート型半導体素子（例えばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ））ではその耐圧が例えば１００Ｖ〜３０００Ｖ程度の製品がある。ＩＲ−ＯＢＩＲＣＨ法では、電源電圧により解析する半導体素子を駆動させるため、電源電圧が２５Ｖに制限されると、高耐圧用途の製品では通常動作時の不良箇所の解析をすることができない。
【００１２】
また、例えば外部電源などを用いて、解析装置の電源電圧を２５Ｖ以上にした場合であっても、ＩＲ−ＯＢＩＲＣＨ法による解析装置では半導体素子内を流れる直流電流を解析装置に取り込む必要がある。つまり高電流が解析装置の電流変動検出回路の内部に入り、検出回路を破壊したり、半導体素子を破壊する問題がある。
【００１３】
これらと比較して、輻射の原理を用いた温度分布の測定法では、半導体チップ上に液晶を塗布する必要がなく、素子領域上に厚い金属電極が配置される半導体素子（例えばディスクリート型ＭＯＳＦＥＴ）であっても、発光解析のように金属電極によりフォトンがブロックされる欠点もなく、素子領域の不良箇所の解析が可能である。しかし、従来の発熱解析装置は直流電源を用いており、解析期間中、半導体素子に連続的に数百Ｖ以上の電圧が印加される。従ってこの発熱により、半導体素子を破壊してしまう問題があった。
【課題を解決するための手段】
【００１４】
本発明は上述した諸々の事情に鑑み成されたものであり、発熱解析装置を用いた半導体素子の発熱解析方法であって、一主面に金属層が設けられ、該金属層の下方に素子領域が配置された半導体素子を準備する工程と、該半導体素子の電圧印加側端子と接地側端子間に脈流状態の波形の電圧を印加しながら該半導体素子を動作させ、前記半導体素子の電流による発熱を前記発熱解析装置により検出し発熱画像を取得する工程と、該発熱画像より発熱の特異箇所を前記半導体素子の故障領域として特定する工程と、を具備することにより解決するものである。
【発明の効果】
【００１５】
本発明に依れば以下の効果が得られる。
【００１６】
第１に、半導体素子に高電圧（例えば１００Ｖ〜３０００Ｖ程度）を印加して動作させた状態で、発熱解析ができる。従って、例えば耐圧が９００Ｖ程度のディスクリート型半導体素子の不良箇所を発熱解析することができる。
【００１７】
第２に、高電圧電源を必要とする半導体素子であっても非破壊で解析することができる。間欠的に高電圧を印加するので、直流電源で連続的に発熱させる場合と比較して、半導体素子の発熱による破壊と熱の拡散を回避できる。
【００１８】
第３に、厚い金属電極下方に素子領域が配置される半導体素子であっても、素子領域の不良箇所の解析（特定）が可能となる。
【００１９】
第４に、高電流が解析装置の回路内部に入ることがないので、高電流による解析装置の破壊を回避できる。半導体素子と発熱解析装置は非接触（非接続）であり、すなわち電気的に分離されているため、半導体素子中を流れる高電流は解析装置に入らず、また、印加電圧と電流は解析装置によって制限されることはない。
【００２０】
第５に、液晶のような人体に有害な材料を必要とせず、安全に不良箇所の解析を行うことができる。
【発明を実施するための最良の形態】
【００２１】
以下に本発明の実施の形態について図１から図６を参照して詳細に説明する。
【００２２】
図１は、本実施形態の半導体素子の発熱解析方法を説明するための概要図であり、図１（Ａ）が装置の構成図であり、図１（Ｂ）が被解析素子の概要図である。
【００２３】
図１（Ａ）を参照して、本実施形態の発熱解析装置１０は、ハロゲンランプ等の光源で観察する顕微鏡に、光学レンズなどの集光部１１および赤外線検出器１２と、低倍率から高倍率までの複数のレンズを搭載した装置であり、解析対象物から放射された赤外線ＩＲを集光部１１で集光し、赤外線検出器１２により赤外線ＩＲの熱エネルギーを電気信号に変換し、熱分布を表示部１３に表示する。発熱解析の基本原理は輻射で、ステファン・ボルツマンの法則で定量化されている。
【００２４】
発熱解析装置で観察する画像は、ハロゲンランプやレーザー等の光源による通常の顕微鏡像（以下光学画像と称する）と赤外線検出器１２で捉えることのできる赤外線像（以下発熱画像と称する）である。検出する赤外線ＩＲの波長は検出器の特性に依存するが、発熱に伴う赤外線ＩＲは４μｍ〜５μｍの波長に相当する電磁波である。ここでは波長４μｍ〜５μｍの赤外線ＩＲに検出感度を持つ装置を発熱解析装置１０と称する。
【００２５】
図１（Ｂ）を参照して、解析対象物は、一主面に厚い金属層２６を有し、金属層２６下方に素子領域２４が配置された半導体素子２０である。ここでは一例として、ディスクリート型のｎチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ））を例に説明する。
【００２６】
半導体素子（ＭＯＳＦＥＴ）２０は、ｎ型半導体基板２１の表面にｐ型チャネル層２２を設け、多数のＭＯＳトランジスタセル２３を配置した素子領域２４を有する。一主面には絶縁膜２５を介してソース電極となる厚い金属層２６（例えばアルミニウム（Ａｌ）、厚みは３μｍ〜６μｍ程度）が設けられる。金属層（ソース電極）２６は、素子領域２４のソース領域２９とコンタクトする。他の主面にはドレイン電極２７が設けられる。半導体素子２０の耐圧（降伏電圧ＢＶｄｓ）は例えば９５０Ｖである。
【００２７】
また半導体素子２０は電気的特性に何らかの不良が発生している素子である。ここでは一例として、Ｉｄｓｓリーク電流不良の半導体素子２０であり、ドレイン−ソース間電圧Ｖｄｓｓ（ゲートは接地）が、ある値（例えば９００Ｖ程度）からリーク電流が増加する素子とする。
【００２８】
半導体素子２０の電圧印加側端子（例えばドレインＤ）と接地側端子（例えばソースＳ）間に、電源３０が接続される。
【００２９】
ディスクリートデバイスにおける従来の発光解析は、例えば半導体素子周辺の金属層が配置されない部分の欠陥を解析するために採用されていた。これは、金属層の下で発光しても、金属層に遮られて、フォトン（光子）を検出できないからである。しかし本実施形態では、金属層下方の欠陥を解析することができる。従って、厚い金属層（電極層）を有するＭＯＳＦＥＴ２０の、金属層２６下方の素子領域２４における欠陥の発熱解析が可能となる。
【００３０】
図２は、本実施形態の半導体素子の発熱解析方法を説明するフロー図である。これを参照して、発熱解析方法について説明する。
【００３１】
半導体素子の発熱解析方法は、一主面に金属層が設けられ、金属層の下方に素子領域が配置された半導体素子を準備する工程と、半導体素子の電圧印加側端子と接地側端子間に脈流状態の波形の電圧を印加しながら該半導体素子を動作させ、半導体素子の電流による発熱を発熱解析装置により検出し発熱画像を取得する工程と、光学画像および発熱画像を合成し、発熱の特異箇所を前記半導体素子の故障領域として特定する工程と、を有する。
【００３２】
第１工程（ステップＳ１）：一主面に金属層が設けられ、金属層の下方に素子領域が配置された半導体素子を準備する工程。
【００３３】
図１（Ｂ）に示した半導体素子２０を発熱解析装置１０の試料台（不図示）に搭載し、半導体素子２０（チップ）上の所望の位置にプローブ針を立てるなどして、所望の電気的状態を設定できるようにする（図１（Ａ）参照。）。
【００３４】
電気的な負荷をかけない状態で、半導体素子２０の光学画像を取得する。
【００３５】
第２工程（ステップＳ２）：半導体素子の電圧印加側端子と接地側端子間に脈流状態の波形の電圧を印加しながら半導体素子を動作させ、半導体素子の電流による発熱を発熱解析装置により検出し発熱画像を取得する工程。
【００３６】
半導体素子２０の電圧印加側端子（例えばドレインＤ）と接地側端子（例えばソースＳ）間に、電源３０を接続する。ゲートＧはソースＳと短絡させる。そして、脈流状態の波形の電圧を印加しながら半導体素子２０を動作させる（図１（Ａ）参照。）。
【００３７】
図３は、本実施形態の脈流状態の波形の電圧について説明する図である。
【００３８】
図３を参照して、脈流とは、流れる方向が一定、すなわち、正・負どちらか一方にのみ流れるように整流され、電流・電圧の大きさに周期的あるいは不定期な変動を伴った電流である。また、本実施形態の脈流は、少なくとも立ち上がりが急峻ではない波形を有する。
【００３９】
具体的には、脈流状態の波形とは、交流電源の電圧を整流して得られた半波整流波形または全波整流波形やファンクション・ジェネレータで作った波形であり、一例として正弦波の全波整流波形（図３（Ａ））、半波整流波形（図３（Ｂ））、三角波の全波整流波形（図３（Ｃ））、半波整流波形（図３（Ｄ））、または降下側のみが急峻となる、のこぎり波の全波整流波形（図３（Ｄ））、半波整流波形（図３（Ｅ））などである。図３では全て正電圧が印加される場合を示したが、負電圧でもよい。
【００４０】
電源の電圧は、１００Ｖ〜３０００Ｖであり、脈流状態の波形の最大値Ｖｅは、半導体素子２０の、電気的特性の不良状態が再現できる値以上とする。ここでは例えば、リーク電流不良が発生するドレイン−ソース間電圧Ｖｄｓｓと同等（９００Ｖ）かそれ以上とする。
【００４１】
このように、所定の最大値Ｖｅの電圧が間欠的に印加されるように、脈流状態の波形の電圧（以下脈流波形電圧）を印加しながら、半導体素子２０を動作させる。そして、半導体素子２０を流れる電流によって生じた発熱を発熱解析装置１０により検出し、発熱した状態の赤外線による画像（発熱画像）を取得する。
【００４２】
第３工程（ステップＳ３）：光学画像および発熱画像を合成し、発熱の特異箇所を半導体素子の故障領域として特定する工程。
【００４３】
図４（Ａ）は、第２工程で取得した発熱画像５１であり、図４（Ｂ）は、光学画像と発熱画像５１を合成した合成画像５２である。
【００４４】
図４は、実際に、９００Ｖにおけるｎチャネル型ＭＯＳＦＥＴ２０を発熱解析した結果である。耐圧（降伏電圧ＢＶｄｓ）が９５０ＶのＭＯＳＦＥＴ２０のＩｄｓｓリーク不良品で、ドレイン−ソース間電圧Ｖｄｓｓ＝９００Ｖ位からリーク電流が増加し始める状態を捉えている。第２工程で取得した発熱画像５１のみでも特異な発熱箇所を特定できるが、光学画像と発熱画像５１を合成した合成画像５２により、より容易に特異な発熱箇所を特定できる。
【００４５】
本工程により、半導体素子２０のどの領域で特異な発熱があるかを特定し、半導体素子２０の不良領域として特定する。
【００４６】
従来では、半導体素子の電気的特性の不良状態を再現するための設定には直流電源を用い、通常の直流電圧、あるいはパルス状にした直流電圧を半導体素子印加していた。ディスクリート型の半導体素子に、１００Ｖ程度の電圧を印加する場合は、この方法でも発熱箇所を顕在化でき、有効であった。
【００４７】
しかし、解析期間中、連続して、数１００Ｖ以上〜１０００Ｖを超えるような直流電圧を半導体素子に印加すると、局所的に材料の融点を超し半導体素子が熱破壊を起こす問題があった。
【００４８】
またパルス状にした直流電圧の場合であっても、矩形波はその立ち上がりが急峻であるため、瞬間的に数１００Ｖ以上〜１０００Ｖの高電圧が印加されることによる半導体素子の熱破壊を防ぎきれない。
【００４９】
そこで本実施形態では、半導体素子２０に脈流波形電圧を印加する。半導体素子２０にはｐｎ接合（例えばｐ型チャネル層とｎ型半導体基板）が形成されているため、例えば交流電源からの電圧をそのまま印加したのでは、逆方向バイアスだけでなく、順方向バイアスも同時にかかってしまい、再現したい電気的特性の不良状態が設定できない。
【００５０】
そこで、正電圧印加の場合には正の交流成分だけを使用でき、負電圧印加の場合には負の交流成分だけを使用できる脈流波形電圧を印加して半導体素子２０を動作させ、その状態で発熱画像を取得する。
【００５１】
電流値は、半導体素子２０の熱破壊を考慮して制御する。例えば、１０００Ｖで１ｍＡの電流を流すと１Ｗになるが、半導体素子の熱破壊を防ぐには、例えば０．５Ｗ以下（デバイスにより異なる）に抑える必要がある。従って、電流値が５００μＡを超えないように制御しながら、発熱画像を取得する。
【００５２】
半導体素子の不良箇所においては、他の正常な領域より発熱量が多くなることが多いため、発熱の特異領域を特定することで、厚い金属層下方の素子領域であっても不良箇所を特定することができる。
【００５３】
脈流波形電圧の印加は、半導体素子２０を熱破壊から防止するだけでなく、発熱解析による不良箇所の特定精度を向上させる利点も有する。
【００５４】
半導体素子２０のｐｎ接合内部のキャリヤの拡散は、ビルトインポテンシャルによって停止する。しかし、このような物理現象が熱拡散では存在しないため、温度勾配が存在する限り熱移動は続き、完全に一様な温度分布にならない限り拡散は止まらない。
【００５５】
つまり、発熱時間が長いと、その期間中熱移動（拡散）が続くため、従来の直流電源を用いた発熱解析では、発熱の特異箇所、すなわち不良箇所をピンポイントで特定することが非常に困難となる。
【００５６】
これに対して本実施形態では、間欠的に発熱させるため、発熱の特異箇所（不良箇所）をピンポイントで絞り込むことができる。また既述の如く間欠的ではあっても、脈流状態の波形の立ち上がりは急峻ではないので、半導体素子２０の破壊も防止できる。
【００５７】
このように本実施形態では、半導体素子２０に印加される電圧は、発熱時間を短時間に集中させ、また発熱のタイミングが分散するような電圧であればよいため、少なくとも立ち上がりが急峻ではなく、間欠的に所望の電圧に達する脈流波形であれば図３に示した波形に限らない。
【００５８】
例えば、立ち上がりとほぼ同時に最大値の電圧に達する矩形波（図５（Ａ））や、逆向きののこぎり波（図５（Ｂ））などの波形の電圧を除けば、どのような脈流波形電圧でも可能である。
【００５９】
例えば、図６（Ａ）の如く、脈流状態の波形は不定期、すなわち周期的に脈流が繰り返されるものでなくてもよく、図６（Ｂ）の如く連続した脈流波形が不均一な形状（最大値Ｖｅは不良の電気的特性が再現できる値を確保）であってもよい。
【００６０】
更に、間欠的な電圧印加による発熱状態において、短時間で発熱画像を捉えることが解析精度の向上につながる。
【００６１】
そのためには例えば、発熱解析装置１０の顕微鏡の対物レンズの倍率や、電源のデューティー（ｄｕｔｙ）を適宜選択することで、より高精度に不良箇所を特定することができる。
【００６２】
対物レンズについては、その倍率が高い方が、当然ながら半導体素子２０上を高精度で視認することができる。しかし、発熱解析においては、上述の如く温度勾配が存在する限り熱拡散が続くため、高い倍率の対物レンズを用いると、不良箇所と、その周辺の不良が発生していない箇所との温度差が明確に識別できず、不良箇所を特定しにくくなる。
【００６３】
また、発熱解析装置１０の赤外線検出器１２は、波長４μｍ〜５μｍの赤外線ＩＲに感度を有しているので、画像分解能も波長０．４μｍ〜０．７μｍの可視光に比べて低下するとも考えられる。
【００６４】
一方で、脈流状態の波形のデューティーを、５０％、２０％、１０％、５％、１％と変化させることにより、より熱拡散を抑制することが可能となる。
【００６５】
従って、これらを適宜選択することにより、熱拡散を抑えて、赤外線ＩＲの波長に律速される限界まで、倍率を高めることができ、発熱解析による不良箇所の特定の精度を向上させることができる。
【００６６】
以上、半導体素子２０は、ｎチャネル型ＭＯＳＦＥＴを例に説明したが、導電型を逆にしたｐチャネル型ＭＯＳＦＥＴであってもよい。また半導体素子２０はＭＯＳＦＥＴに限らず、バイポーラトランジスタ、ダイオード、ＩＧＢＴ（In sulated  Gate  Bipolar  Transistor）などでもよく、またディスクリート型素子に限らず集積回路素子でもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態の半導体素子の発熱解析方法を説明する（Ａ）装置概要図、（Ｂ）半導体素子の概要図である。
【図２】本発明の実施形態の半導体素子の発熱解析方法を説明するフロー図である。
【図３】本発明の実施形態の半導体素子の発熱解析方法を説明する波形図である。
【図４】本発明の実施形態の半導体素子の発熱解析方法を説明する画像図である。
【図５】本発明の実施形態の半導体素子の発熱解析方法を説明するための波形図である。
【図６】本発明の実施形態の半導体素子の発熱解析方法を説明する波形図である。
【符号の説明】
【００６８】
１０    発熱解析装置
１２    赤外線検出器
２０    半導体素子
２１    半導体基板
２２    チャネル層
２３    セル
２４    素子領域
２５    絶縁膜
２６    金属層
２９    ソース領域
３０    電源
【図１】
2009288090.tif 000003
【図２】
2009288090.tif 000004
【図３】
2009288090.tif 000005
【図５】
2009288090.tif 000006
【図６】
2009288090.tif 000007
【図４】
2009288090.tif 000008