(57)【要約】【課題】アブソリュートエンコーダからの位置情報出力時間の短縮と、アブソリュートエンコーダに接続された上位コントローラのＣＰＵにおいて、当該ＣＰＵによる当該アブソリュートエンコーダからのデータ処理負荷を軽減すること。【解決手段】本アブソリュートエンコーダは、検出対象の絶対位置情報をバイナリデータに変換すると共に、そのバイナリデータを上位コントローラ側のＣＰＵにシリアル出力する機能を備えると共に、上記検出対象の絶対位置からの所定の位置変化分を示すインクリメンタル情報を上記ＣＰＵに出力する機能を備える。【選択図】図１
2009288125.tif 000002
【特許請求の範囲】
【請求項１】
検出対象の絶対位置情報をバイナリデータに変換すると共に、そのバイナリデータをシリアル出力する機能を備えたアブソリュートエンコーダにおいて、上記検出対象の絶対位置からの所定の位置変化分を示すインクリメンタル情報を出力する機能を備えた、ことを特徴とするアブソリュートエンコーダ。
【請求項２】
検出対象の位置を検出する検出手段と、上記検出手段の検出出力に基づき上記検出対象の絶対位置情報をバイナリデータに演算する演算手段と、この演算手段からのバイナリデータをシリアルに出力する出力手段とを備えたアブソリュートエンコーダにおいて、上記演算手段は、上記検出対象の絶対位置からの所定の位置変化分を示すインクリメンタル情報を算出すると共に、上記出力手段は、モード切り替えに応じてバイナリデータまたはインクリメンタルデータを出力する、ことを特徴とするアブソリュートエンコーダ。
【請求項３】
上記演算手段から、Ａ、Ｂ相両信号を生成する、ことを特徴とする請求項１または２に記載のアブソリュートエンコーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リニアエンコーダやロータリエンコーダ等のエンコーダとして使用して好適な磁気式や光学式、その他の方式のアブソリュートエンコーダに関するものである。
【背景技術】
【０００２】
アブソリュートエンコーダは、検出対象であるサーボモータの回転軸の絶対位置や直線運動するリニアモータの移動体の絶対位置などを検知してこれらの制御に使用する絶対位置情報を得るために使用されている。絶対位置とは検出対象の所定の原点位置を基準とした位置のことである。こうしたアブソリュートエンコーダには、検出対象の絶対位置を示す絶対位置情報をバイナリデータに変換すると共に、そのバイナリデータをサーボモータやリニアモータを制御する上位コントローラにシリアル出力する機能を備えたものがある（特許文献１参照）。そして上位コントローラではアブソリュートエンコーダからの絶対位置情報を受信すると、内蔵ＣＰＵにて上記バイナリデータを処理して検出対象の絶対位置を知り、これにより検出対象を制御するようになっている。しかしながら、このバイナリデータによる絶対位置情報は、絶対位置分解能を高くするべく、例えば多ビット列構成としてシリアル送信する形態では、位置情報を送信するために多くの時間がかかることと、次々に送信される絶対位置情報を処理し制御対象を制御する上記内蔵ＣＰＵの負荷が大きい、という課題がある。
【特許文献１】特開平０９−２９２２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、本発明により解決すべき課題は、アブソリュートエンコーダから位置情報を出力するに係る時間を短くすることと、アブソリュートエンコーダからの位置情報を処理する上位コントローラ側ＣＰＵの負荷を軽減することができるようにすることである。
【課題を解決するための手段】
【０００４】
本発明第１によるアブソリュートエンコーダは、検出対象の絶対位置情報をバイナリデータに変換すると共に、そのバイナリデータをシリアル出力する機能を備えたアブソリュートエンコーダにおいて、上記検出対象の絶対位置からの所定の位置変化分を示すインクリメンタル情報をパルスデータでもって出力する機能を備えたことを特徴とするものである。
【０００５】
検出対象には、回転軸や駆動軸等の回転体、ソレノイドシャフト、Ｘ−Ｙテーブル、リニア台車等の移動体、等を含む。またアブソリュートエンコーダには、光電式、磁気式、電磁誘導式、機械式等の各方式を含むことができる。
【０００６】
本発明第１では、検出対象の位置の検出信号からその検出対象の絶対位置情報をバイナリデータに変換すると共に、そのバイナリデータをシリアル出力すると共に、上記検出対象の絶対位置からの所定の位置変化分を示すインクリメンタル情報をパルスデータでもって出力することができるので、上位コントローラでは、絶対位置情報を一度受信した後は、その絶対位置情報が示す絶対位置からの検出対象の位置変化については、上記インクリメンタル情報のパルスデータから判るようになり、当該アブソリュートエンコーダに接続される上位コントローラのＣＰＵでは、そのインクリメンタル情報により制御対象の絶対位置からの位置変化を判断して制御対象を制御することができ、従来のように次々に到来する絶対位置を示すバイナリデータによる絶対位置情報の受信とそれに対応する制御対象の制御と比較して、通信にかかる時間とその処理負荷を大きく軽減することができるようになる。
【０００７】
本発明第２によるアブソリュートエンコーダは、検出対象の位置を検出する検出手段と、上記検出手段の検出出力に基づき上記検出対象の絶対位置情報をバイナリデータに演算する演算手段と、この演算手段からのバイナリデータをシリアルに出力する出力手段とを備えたアブソリュートエンコーダにおいて、上記演算手段は、上記検出対象の絶対位置からの所定の位置変化分を示すインクリメンタル情報をパルスデータに演算すると共に、上記出力手段は、モード切り替えに応じてバイナリデータまたはパルスデータを出力することを特徴とするものである。
【０００８】
本発明第２では、上位コントローラ側ではモード切り替えに応じて、絶対位置情報のバイナリデータまたはインクリメンタル情報のパルスデータを取り込むことができるので、上位コントローラでは、絶対位置情報を一度受信して制御対象の絶対位置を判断し、その判断した後は、その絶対位置情報が示す絶対位置からの検出対象の位置変化については上記インクリメンタル情報のパルスデータから判断することができるようになり、本発明第１と同様に、従来と比較して通信にかかる時間と内蔵ＣＰＵの処理負荷を大きく軽減することができるようになる。
【０００９】
本発明において、好ましい態様は、上記演算手段は、検出対象の位置変化に応じてＡ、Ｂ相両信号を生成することである。
【発明の効果】
【００１０】
本発明によれば、当該アブソリュートエンコーダからの位置情報出力時間の短縮と当該アブソリュートエンコーダに接続された上位コントローラのＣＰＵにおいて、当該ＣＰＵによる当該アブソリュートエンコーダからのデータ処理負荷を軽減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付した図面を参照して、本発明の実施の形態に係るアブソリュートエンコーダを説明する。
【００１２】
図１は、実施の形態にかかるアブソリュートエンコーダ１０と、それに接続される上位コントローラ２０とのブロック構成、図２はその各部のタイムチャートを示す。
【００１３】
アブソリュートエンコーダ１０は、磁気エンコーダ１１と、演算回路１２と、シフトレジスタ１３と、出力回路１４とを備える。上位コントローラ２０は、ＣＰＵ２１と、記憶回路２２とを備える。Ｓ１−Ｓ８は上記各部を相互に接続する信号線を示す。
【００１４】
アブソリュートエンコーダ１０において、磁気エンコーダ１１は、検出対象と同期回転するマグネット１１ａと、ホール素子を内部に含みマグネットに対してその周囲に９０度位相をずらして配置した２つのホールＩＣ１１ｂ，１１ｃとを備える。検出対象は例えば上位コントローラ２０のＣＰＵ２１により回転制御される、サーボモータの回転軸等である。
【００１５】
ホールＩＣ１１ｂ，１１ｃは、マグネット１１ａの図中矢印Ｐ１，Ｐ２方向の回転に伴いサイン信号ｓｉｎとコサイン信号ｃｏｓとを出力することができるようになっている。この場合、例えばホールＩＣ１１ｂはサイン信号ｓｉｎを出力し、ホールＩＣ１１ｃはコサイン信号ｃｏｓを出力することができるようになっている。
【００１６】
これらサイン信号ｓｉｎとコサイン信号ｃｏｓは演算回路１２に入力される。演算回路１２は、上記信号ｓｉｎ，ｃｏｓからｓｉｎ／ｃｏｓの演算をしてタンジェント（正接）信号ｔａｎを演算する。正接信号ｔａｎは制御対象の絶対位置情報を含むものであり、演算回路１２では、上記正接信号ｔａｎを、例えば１０ビット列からなるバイナリデータＢＤ（Ｄ０−Ｄ９）に変換する。演算回路１２は、エンコーダ１回転３６０度を１０ビットすなわち１０２４に分解し、１ビット当たり回転角度検出分解能３６０／１０２４度とし、この１０ビットのバイナリデータＢＤを、信号線Ｓ４を介して１０桁のシフトレジスタ１３に入力する。このシフトレジスタ１３に入力したバイナリデータＢＤは、上位コントローラ２０のＣＰＵ２１からの信号線Ｓ５を介するクロックＣＬＫにより、信号線Ｓ７、出力回路１４、信号線Ｓ８を介して、上位コントローラ２０のＣＰＵ２１にシリアルに送信される。
【００１７】
一方、演算回路１２は、制御対象の絶対位置に対して、マグネット１１ａの回転角度が例えば、ホールＩＣ１１ｂ，１１ｃの回転角度検出分解能分に対応して増減した場合は、上位コントローラ２０のＣＰＵ２１からの信号線Ｓ６，Ｓ２を介するクロックＣＬＫに同期したパルスデータＰＤ１，ＰＤ２を信号線Ｓ７を介して出力回路１４に出力する。
【００１８】
出力回路１４は、上位コントローラ２０のＣＰＵ２１からの信号線Ｓ３を介するモード信号ＭＤに応答して、シフトレジスタ１３からのバイナリデータＢＤ、または、演算回路１２からのパルスデータＰＤ１，ＰＤ２を、信号線Ｓ８を介して該ＣＰＵ２１に選択出力することができるようになっている。ここでモード信号ＭＤは、ハイレベルのときは絶対位置情報送信モードであり、ローレベルではインクリメンタル情報送信モードである。
【００１９】
上位コントローラ２０のＣＰＵ２１は、図２で示すようにモード信号ＭＤをハイレベルにして絶対位置情報送信モードとし、出力回路１４から信号線Ｓ８を介してシフトレジスタ１３からのバイナリデータＢＤ（Ｄ０−Ｄ９）を選択して受信すると共に、受信したバイナリデータＢＤを絶対位置情報として記憶回路２２に記憶し、次に、モード信号ＭＤをローレベルにしてインクリメンタル情報送信モードとし、出力回路１４からは信号線Ｓ８を介して演算回路１２からのパルスデータＰＤ１，ＰＤ２を選択して受信すると共に、上記記憶回路２２に記憶していた絶対位置情報に上記受信したパルスデータＰＤ１，ＰＤ２に対応する回転角度分だけ位置情報を正負に更新させ、これら更新した位置情報に従い、制御対象を制御する。実施の形態では、一例として、パルスデータＰＤ１は３分解能分だけ正方向に絶対位置が変化した場合、また、パルスデータＰＤ２は２分解能分だけ負方向に絶対位置が変化した場合を示す。もちろん、制御対象の制御はさまざまであり、図２で示すタイムチャートに限定されない。
【００２０】
図３ないし図５を参照して本発明の他の実施の形態にかかるアブソリュートエンコーダ１０を説明する。図３は実施の形態にかかるアブソリュートエンコーダ１０と、それに接続される上位コントローラ２０とのブロック構成、図４は切り替え回路１５、図５はその各部のタイムチャートを示す。これらの図において、図１および図２と対応する部分には同一の符号を付している。この実施の形態では、演算回路１２により、クロックＣＬＫからＢ相信号を生成し、パルスデータＰＤ１，ＰＤ２からＡ相信号を生成し、その生成したＡ相、Ｂ相信号を上位コントローラ２０のＣＰＵ２１に入力するようにしたものである。
【００２１】
実施の形態では、演算回路１２により生成したＡ相信号は信号線Ｓ１を介して出力回路１４に、また、Ｂ相信号は信号線Ｓ２を介して切り替え回路１５にそれぞれ出力させるようにしている。切り替え回路１５は、演算回路１２からのＢ相信号をＣＰＵ２１に入力させるか、またはＣＰＵ２１からのクロックＣＬＫを演算回路１２に入力させるかを信号線Ｓ３を介して与えられるモード信号ＭＤにより切り換えるものである。さらに、演算回路１２が生成したＡ相信号またはシフトレジスタ１３からのバイナリデータＢＤのいずれを出力回路１４からＣＰＵ２１に入力させるかをモード信号ＭＤにより選択できるようになっている。
【００２２】
切り替え回路１５は、図４で示すように３つの第１ないし第３ゲート１５ａ−１５ｃを備え、モード信号ＭＤは第１ゲート１５ａの非反転出力部から第２ゲート１５ｂの反転入力部に入力され、第１ゲート１５ａの反転出力部から第３ゲート１５ｃの反転入力部に入力される。モード信号ＭＤがハイレベルのときは、第３ゲート１５ｃは、導通してＣＰＵ２１からのクロックＣＬＫをシフトレジスタ１３に入力させ、モード信号ＭＤがローレベルのときは、第２ゲート１５ｂは導通して演算回路１２からのＢ相信号を上位コントローラ２０のＣＰＵ２１に入力させることができるようになっている。
【００２３】
図５で示すようにＣＰＵ２１によりモード信号ＭＤがハイレベルになって絶対位置情報送信モードであるときは、ＣＰＵ２１のクロックＣＬＫは、切り替え回路１５を介してシフトレジスタ１３に入力され、また、シフトレジスタ１３からのバイナリデータＢＤは出力回路１４からＣＰＵ２１に入力される。
【００２４】
次に、ＣＰＵ２１によりモード信号ＭＤがハイレベルの絶対位置情報送信モードからローレベルのインクリメンタル情報送信モードになったときは、演算回路１２は、切り替え回路１５を介してＢ相信号を、また、出力回路１４を介してＡ相信号を、それぞれ、上位コントローラ２０のＣＰＵ２１に出力するようになっている。
【００２５】
すなわち、インクリメンタル情報送信モードになったとき、演算回路１２は、信号線Ｓ１をローレベル状態とし、制御対象の絶対位置が正方向に１分解能分変化した場合、信号線Ｓ２の状態をローレベルとし、その後、規定時間ｔ分（例えば１回転１０２４分解能のエンコーダが６０００ｒｐｍ回転した場合のＡ相、Ｂ相信号のずれ時間１０／（１０２４×４）ｍｓｅｃ）経過後に信号線Ｓ１をハイレベル状態に変化させ、さらにｔ分経過後に信号線Ｓ２をハイレベル状態とし、そのｔ分後に信号線Ｓ１をローレベル状態とする。位置が負方向に１分解能変化した場合は上記の逆となる。このようにして、信号線Ｓ１からはＡ相信号、信号線Ｓ２からはＢ相信号を出力するようになっている。図２で示す例は制御対象が正方向に２分解能移動し、その後、負方向に２分解能移動した例である。
【００２６】
なお、信号線Ｓ３がハイレベルである絶対位置情報送信モードでは、ＣＰＵ２１側からは信号線Ｓ２にクロックＣＬＫが出力され、これに同期して、アブソリュートエンコーダ１０側から、信号線Ｓ１に絶対位置情報が出力される。信号線Ｓ３がローレベルであるインクリメンタル情報送信モードでは、アブソリュートエンコーダ１０側から信号線Ｓ２にＢ相信号を出力する。これにより、信号線Ｓ３がハイレベル状態のときは、信号線Ｓ２はＣＰＵ２１側からの出力となり、信号線Ｓ３がローレベル状態のときは信号線Ｓ２はアブソリュートエンコーダ１０側からの出力となる。
【００２７】
以上説明したように、実施の形態のアブソリュートエンコーダ１０においては、上位コントローラ２０のＣＰＵ２１に対して、バイナリデータＢＤで構成された絶対位置情報の代わりとして、必要に応じて、Ａ相、Ｂ相信号のようなインクリメンタル情報を短時間で送信することができ、ＣＰＵ２１の処理負荷を軽減することができるようになる。
【図面の簡単な説明】
【００２８】
【図１】図１は本発明の実施形態に係るアブソリュートエンコーダと、それに接続される上位コントローラとのブロック構成を示す図である。
【図２】図２は図１各部のタイムチャートを示す図である。
【図３】図３は本発明の他の実施の形態にかかるアブソリュートエンコーダと、それに接続される上位コントローラとのブロック構成を示す図である。
【図４】図４は図３の切り替え回路のブロック構成を示す図である。
【図５】図５は図３各部のタイムチャートを示す図である。
【符号の説明】
【００２９】
１０  アブソリュートエンコーダ
１１  磁気エンコーダ
１２  演算回路
１３  シフトレジスタ
１４  出力回路
２０  上位コントローラ
２１  ＣＰＵ
２２  記憶回路
【図１】
2009288125.tif 000003
【図２】
2009288125.tif 000004
【図３】
2009288125.tif 000005
【図４】
2009288125.tif 000006
【図５】
2009288125.tif 000007