(57)【要約】【課題】ＣＰＵ基板のみに依存することなく、ＣＲ／ＣＳＲレジスタへのアクセスを可能にするＶＭＥボードを実現する。【解決手段】ＶＭＥ６４規格に対応するＣＲ／ＣＳＲレジスタを実装するＶＭＥボードにおいて、マルチポートＣＲ／ＣＳＲレジスタ部１は、ＣＲ／ＣＳＲレジスタにアクセスするための４つのポートＰＯＲＴ（１）〜（４）を有する。マルチポートＣＲ／ＣＳＲレジスタ部１は、上記４つのポートを介してそれぞれ入力されるＣＲ／ＣＳＲレジスタへのアクセス要求を排他的に実行する。【選択図】      図１
2009093545.tif 000002
【特許請求の範囲】
【請求項１】
ＶＭＥ６４規格のＣＲ／ＣＳＲ（Configuration ROM ／Control and Status Register）レジスタを実装するＶＭＥボードであって、
前記ＣＲ／ＣＳＲレジスタにアクセスするための複数のポートと、
前記複数のポートそれぞれを介して供給される前記ＣＲ／ＣＳＲレジスタへのアクセス要求を排他的に実行するマルチポート制御部と
を具備することを特徴とするＶＭＥボード。
【請求項２】
前記マルチポート制御部は、予め決められた優先順位にしたがって前記複数のポートに供給されたアクセス要求を実行することを特徴とする請求項１記載のＶＭＥボード。
【請求項３】
前記複数のポートの少なくともいずれかは外部との通信インタフェースを備えることを特徴とする請求項１記載のＶＭＥボード。
【請求項４】
前記複数のポートの少なくともいずれかは予め設定された情報を供給する供給手段を備えることを特徴とする請求項１記載のＶＭＥボード。
【請求項５】
ＶＭＥ６４規格のＣＲ／ＣＳＲ（Configuration ROM ／Control and Status Register）レジスタを実装するＶＭＥボードに用いられ、
複数のポートそれぞれを介して供給される前記ＣＲ／ＣＳＲレジスタへのアクセス要求を排他的に実行することを特徴とするＣＲ／ＣＳＲレジスタのアクセス制御方法。
【請求項６】
予め決められた優先順位にしたがって前記複数のポートに供給されたアクセス要求を実行することを特徴とする請求項５記載のＣＲ／ＣＳＲレジスタのアクセス制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＶＭＥ６４規格に対応するＣＲ／ＣＳＲ（Configuration ROM ／Control and Status Register）レジスタを実装するＶＭＥボード及びＣＲ／ＣＳＲレジスタのアクセス制御方法に関する。
【背景技術】
【０００２】
ＶＭＥ６４規格において、ＣＲ／ＣＳＲレジスタの実装が定義されている。ＣＲ／ＣＳＲレジスタは、システム管理などに用いられるレジスタとして使用され、ＶＭＥボードに実装される。また、ＶＭＥ６４ｘ規格により追加された機能により、システム資源のソフトウェアによるリソースの自動割付（プラグ・アンド・プレイ）も実現できるようになった（非特許文献１及び２を参照。）。
【０００３】
ＶＭＥボードにて、ＣＲ／ＣＳＲレジスタのリソース割付機能を利用し、スレーブアドレスを決定する際は、スレーブボードのＣＳＲレジスタ上のＡＤＥＲ（Address Decoder compaRe Register）を任意のアドレス値に設定することになる。ＡＤＥＲへの設定は、通常システムを管理するＣＰＵ基板等で行う。これにより、ＣＰＵ基板からシステム上のスレーブ・リソースのマッピングを一元管理できることになる。
【非特許文献１】ＡＮＳＩ／ＶＩＴＡ  １  ＶＭＥ６４
【非特許文献２】ＡＮＳＩ／ＶＩＴＡ  １．１  ＶＭＥ６４  Ｅｘｔｅｎｓｉｏｎｓ
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、ＡＤＥＲを設定することができるＣＰＵ基板が存在しないと、スレーブ基板のマッピングが目標とするアドレスに設定できず、スレーブ基板を使用することができないという問題がある。また、デバック時に使用できるＣＰＵ基板が無かったり、制御ソフトウェアが遅れているような場合に、ボード単体での動作確認を行うことができないため、開発効率が悪くなってしまう。
【０００５】
この発明は上記事情に着目してなされたもので、その目的とするところは、ＣＰＵ基板のみに依存することなく、ＣＲ／ＣＳＲレジスタへのアクセスを可能にするＶＭＥボード及びＣＲ／ＣＳＲレジスタのアクセス制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためにこの発明に係るＶＭＥボードは、ＶＭＥ６４規格のＣＲ／ＣＳＲレジスタを実装するＶＭＥボードであって、前記ＣＲ／ＣＳＲレジスタにアクセスするための複数のポートと、記複数のポートそれぞれを介して供給される前記ＣＲ／ＣＳＲレジスタへのアクセス要求を排他的に実行するマルチポート制御部とを具備することを特徴とする。
【０００７】
また、この発明に係るＶＭＥボードのＣＲ／ＣＳＲレジスタのアクセス制御方法は、ＶＭＥ６４規格のＣＲ／ＣＳＲレジスタを実装するＶＭＥボードに用いられ、複数のポートそれぞれを介して供給される前記ＣＲ／ＣＳＲレジスタへのアクセス要求を排他的に実行することを特徴とする。
【０００８】
上記構成では、ＣＲ／ＣＳＲレジスタにアクセスするための複数のポートを備え、この複数のポートそれぞれを介して供給されるＣＲ／ＣＳＲレジスタへのアクセス要求を排他的に実行する。このようにすることで、ＣＰＵ基板のみに依存することなく、他のポートにＬＡＮやＲＳ−２３２Ｃといった外部汎用の通信インタフェースを設けることで、ＣＲ／ＣＳＲレジスタの更新処理等を同ポートを介して行うことが可能となる。
【発明の効果】
【０００９】
したがってこの発明によれば、ＣＰＵ基板のみに依存することなく、ＣＲ／ＣＳＲレジスタへのアクセスを可能にするＶＭＥボード及びＣＲ／ＣＳＲレジスタのアクセス制御方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明の実施の形態を詳細に説明する。  
図１は、この発明に係るＶＭＥボードの一実施形態を示すブロック図である。  
本実施形態では、マルチポートＣＲ／ＣＳＲレジスタ部１のポート数が４ポートの構成を示しているが、ポート数は任意に選択できるものとする。
【００１１】
図１に示すように、マルチポートＣＲ／ＣＳＲレジスタ部１は、ＣＲ／ＣＳＲレジスタにアクセスするための４つのポートＰＯＲＴ（１）〜（４）を有する。ＣＲ／ＣＳＲレジスタの設定情報は、ボードの設定パラメータとして、ＶＭＥボード内の他のモジュールに供給される。上記ＡＤＥＲも、この情報の中に含まれる。
【００１２】
外部のＣＰＵカード２は、ＶＭＥＢｕｓインタフェース３を介し、ＰＯＲＴ（１）を経由してＣＲ／ＣＳＲレジスタにアクセスする。通常、この経路がＶＭＥ規格の標準的なアクセス方法として使用されるものである。
【００１３】
コントローラ４は、ＣＰＵまたはＤＳＰ（Digital Signal Processor）等であり、あらかじめ格納されているプログラム下の特定条件において、ＰＯＲＴ（４）を介してＣＲ／ＣＳＲレジスタにアクセスできる。さらに、コントローラ４には、バスを介してＬＡＮインタフェース５やＵＡＲＴ（Universal Asynchronous Receiver Transmitter）等のシリアルインタフェース６が接続される。コントローラ４は、ＬＡＮやＲＳ−２３２Ｃといった外部汎用インタフェースからのコマンドを受け取り、ＣＲ／ＣＳＲレジスタの更新処理等を同ポートを介して行うことも可能となる。
【００１４】
また、シリアルインタフェース７からバス変換部８を介して、ＰＯＲＴ（３）を用いてＣＲ／ＣＳＲレジスタの更新処理等を直接行う経路であり、コントローラ４が実装されていないボードであっても、ＲＳ−２３２Ｃ等からＣＲ／ＣＳＲレジスタへのアクセスが可能となる。なお、このシリアルインタフェース７は、ＬＡＮインタフェース等にすることもできる。
【００１５】
スイッチ９及びバス・ジェネレータ１０は、外部からの制御無しで、スイッチ９に設定された情報をもとに、ＣＲ／ＣＳＲレジスタへの設定を行う経路である。バス・ジェネレータ１０は、スイッチ９の設定に対応したレジスタへアクセスする為のトランザクションを、マルチポートＣＲ／ＣＳＲレジスタ部１のＰＯＲＴ（２）に対して発行する。例えば、電源起動時やリセット時に単発でＡＤＥＲの設定を行うような制御にしておけば、外部ＣＰＵカード２や、汎用バスへのインタフェース等が無くとも、ＡＤＥＲの設定が可能となる。
【００１６】
図２に、マルチポートＣＲ／ＣＳＲレジスタ部１の内部構成を示す。本実施形態に係るＶＭＥボードの動作を図２を参照して説明する。
【００１７】
マルチポート・アービタ部１１は、複数ポートの入出力選択及び各ポートからのアクセス要求に対するアービトレーション（排他処理）を行う。ポートの入出力信号の仕様は以下となる。なお、ｎはポート番号である。  
ＡＤＤＲ＿Ｐ（ｎ）：ポート（ｎ）のフラッシュＲＯＭアドレス  
ＤＩＮＰ＿Ｐ（ｎ）：ポート（ｎ）の入力データ（書込みデータ）  
ＤＯＵＴ＿Ｐ（ｎ）：ポート（ｎ）の出力データ（読込みデータ）  
ＣＳ＿Ｐ（ｎ）：ポート（ｎ）のセレクト入力（アクセス要求）  
Ｒ／Ｗ＿Ｐ（ｎ）：ポート（ｎ）のリード／ライト識別入力  
ＡＣＫ＿Ｐ（ｎ）：ポート（ｎ）のアクセス完了通知出力
マルチポート・アービタ部１１は、各ポートのＣＳ＿Ｐ（ｎ）を監視し、アクセス要求があった場合は、あらかじめ決められた優先順位に従ってポートの選択を行う。そして、選択されたポートのＡＤＤＲ＿Ｐ（ｎ），ＤＩＮＰ＿Ｐ（ｎ），ＷＲ＿Ｐ（ｎ）を後段のＣＲ／ＣＳＲレジスタ本体１２に出力し、アクセス要求の有無を表すＣＳ信号をアクティブ出力する。その後、ＣＲ／ＣＳＲレジスタ本体１２からの完了通知（ＡＣＫ）を待ち、完了が通知されると、選択中のポートのＡＣＫ＿Ｐ（ｎ）をアクティブにする。
【００１８】
ＣＲ／ＣＳＲレジスタ本体１２は、ＣＳ入力がアクティブの時のみ、マルチポート・アービタ部１１から入力したアドレスに相当するレジスタに関する処理を行う。書込みサイクル（ＲＷ＝“１”）時は、レジスタに入力データ（ＤＡＴＷＲ）をセットする。読込みサイクル（ＲＷ＝“０”）時は、レジスタ値を出力データライン（ＤＡＴＲＤ）に出力する。書込み又は読込み時のデータ出力を完了した段階で、ＡＣＫに“１”を出力することで、マルチポート・アービタ部１１にデータ転送の完了を通知する。
【００１９】
同時に、ＣＲ／ＣＳＲレジスタ本体１２は、ボードに関する設定情報を、スレーブ０やスレーブ１等のボード内の他のモジュールに提供する。図２においては、スレーブ設定関連のパラメータに絞って記載している。
【００２０】
以上述べたように、上記実施形態では、ＶＭＥ６４規格に対応するＣＲ／ＣＳＲレジスタを実装するＶＭＥボードにおいて、マルチポートＣＲ／ＣＳＲレジスタ部１は、ＣＲ／ＣＳＲレジスタにアクセスするための４つのポートＰＯＲＴ（１）〜（４）を有する。マルチポートＣＲ／ＣＳＲレジスタ部１は、上記４つのポートを介してそれぞれ入力されるＣＲ／ＣＳＲレジスタへのアクセス要求を排他的に実行する。
【００２１】
したがって、上記実施形態によれば、複数ポートからのＣＲ／ＣＳＲレジスタへのアクセスが可能となる。これにより、ＣＲ／ＣＳＲレジスタを実装し、そのスレーブ・リソース割付機能を使用しているＶＭＥボードにおいて、ＣＲ／ＣＳＲレジスタを設定するＣＰＵカードや制御ソフトウェアが存在しなくても、スレーブ・リソースの割付を行うことが可能となる。
【００２２】
特に、デバック時に使用できるＣＰＵカードが無かったり、制御ソフトウェアが遅れているような時に、ボード単体で動作確認をしたい場合、上記ＶＭＥボードを利用してスレーブ・リソースの割付を行い、暫定的なデバックを行うことで開発の効率化が期待できる。さらに、付加効果として、ＬＡＮインタフェース等を介して実運用中のＣＲ／ＣＳＲレジスタの監視や遠隔制御も可能となる。
【００２３】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００２４】
【図１】この発明に係るＶＭＥボードの一実施形態を示すブロック図。
【図２】図１に示すマルチポートＣＲ／ＣＳＲレジスタ部の処理を示す図。
【符号の説明】
【００２５】
１…マルチポートＣＲ／ＣＳＲレジスタ部、２…ＣＰＵカード、３…ＶＭＥＢｕｓインタフェース、４…コントローラ、５…ＬＡＮインタフェース、６…シリアルインタフェース、７…シリアルインタフェース、８…バス変換部、９…スイッチ、１０…バス・ジェネレータ、１１…マルチポート・アービタ部、１２…ＣＲ／ＣＳＲレジスタ本体。
【図１】
2009093545.tif 000003
【図２】
2009093545.tif 000004