(57)【要約】【課題】  制御回路動作確定電圧を上回る電源電圧にでき、確実にリセットを行うことができる電源回路を提供すること。【解決手段】  リセット信号によって規定された初期動作を行うマイコンを有する制御回路３への電源供給を行う電源回路１において、外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して制御回路への電源供給を行う定電圧電源回路部２と、定電圧電源回路部２へ入力される入力電源電圧Ｖignの立上りの緩慢度合いに左右されず、定電圧電源回路部２の出力電圧Ｖ１の立上りを急峻にする立ち上がり特性変更手段を備えた。【選択図】        図１
2009280111.tif 000002
【特許請求の範囲】
【請求項１】
リセット信号を出力するリセット回路と、前記リセット信号によって規定された初期動作を行うマイコンを有する制御回路への電源供給を行う電源回路において、
外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して前記制御回路への電源供給を行う定電圧電源回路部と、
前記定電圧電源回路部へ入力される前記入力電源電圧の立上りの緩慢度合いに左右されず、前記定電圧電源回路部の出力電圧の立上りを急峻にする立ち上がり特性変更手段と、
を備えたことを特徴とする電源回路。
【請求項２】
請求項１に記載の電源回路において、
前記特性変更手段は、
前記入力電源電圧を所定電圧値で電圧検出を行う電圧検出部と、
前記電圧検出部での検出値が所定値になると、スイッチ閉動作を行い、前記入力電源電圧を前記定電圧電源回路部へ出力するスイッチ動作部と、
を備えたスイッチ回路である、
ことを特徴とする電源回路。
【請求項３】
請求項１に記載の電源回路において、
前記特性変更手段は、
前記定電圧電源回路部の入力又は出力に介挿され、入出力間電圧が所定電圧となる電圧オフセット素子と、
前記制御回路に供給される電源電圧で駆動され、前記電圧オフセット素子を短絡するスイッチ回路と、
を備えたオフセット回路である、
ことを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイコンを含む制御回路に電源を供給する電源回路の技術分野に属する。
【背景技術】
【０００２】
従来では、プリンタ等に用いられ電源投入時にリセットパルスを発生している（例えば、特許文献１参照。）。
【特許文献１】実開昭５８−４７９２７号公報（第１−７頁、全図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、マイコンを使用した制御回路において、リセット回路の時定数が限られる回路においては、電源立上りが緩慢な場合に、電源電圧が動作確定領域外（低い電圧）で解除され、制御回路の誤動作が発生することがあり問題であった。
【０００４】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、制御回路動作確定電圧を上回る電源電圧にでき、確実にリセットを行うことができる電源回路を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、請求項１記載の発明では、リセット信号を出力するリセット回路と、前記リセット信号によって規定された初期動作を行うマイコンを有する制御回路への電源供給を行う電源回路において、外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して前記制御回路への電源供給を行う定電圧電源回路部と、前記定電圧電源回路部へ入力される前記入力電源電圧の立上りの緩慢度合いに左右されず、前記定電圧電源回路部の出力電圧の立上りを急峻にする立ち上がり特性変更手段と、を備えたことを特徴とする。
【発明の効果】
【０００６】
よって、本発明にあっては、制御回路動作確定電圧を上回る電源電圧にでき、制御回路が確実にリセットによる初期動作を行うことができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の電源回路を実現する実施の形態を、請求項１，２に係る発明に対応する実施例１と、請求項１，３に係る発明に対応する実施例２及び実施例３とに基づいて説明する。
【実施例１】
【０００８】
まず、構成を説明する。
図１は実施例１の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例１の電源回路１は、定電圧電源回路部２、ＳＷ（スイッチ）回路部８を備え、システムとしては、制御回路３、バッテリ４、他システム５を備え、車載されるシステムである。
定電圧電源回路部２は、制御回路用の電源であり、バッテリ４からの電源入力により、制御回路３への電源供給を行う。なお、制御回路３への供給電圧により、制御回路３に内蔵されるマイコンはリセット、起動処理を行うことになる。
ＳＷ回路部８は、定電圧電源回路部２の出力電圧の立上りを急峻に行うよう制御する。
【０００９】
制御回路３は、マイコンを内蔵し、センサ信号入力６に対して、マイコンにより演算処理や制御処理等を行って、制御信号７を出力する。
バッテリ４は、接続される各システムや回路に電源電圧の供給を行う。
他システム５は、バッテリ４から電源電圧の供給を受けて作動するものであり、例えば、マイコンを内蔵したコントローラや装置等である。
【００１０】
図２は実施例１の電源回路１の具体的な回路構成を示す図である。
図２の電源回路１は、定電圧電源回路部２とＳＷ回路部８を備えている。
まず上流側となるＳＷ回路部８の具体的回路構成から説明する。
ＳＷ回路部８は、抵抗Ｒ３０，Ｒ３１，Ｒ３２、トランジスタＴＲ３０，ＴＲ３１を備えている。
バッテリ４からＳＷ回路部８へは、バッテリ４のプラス端子からスイッチ９、ダイオードＤ１を介して、トランジスタＴＲ３０のエミッタへ入力する。
トランジスタＴＲ３０のベースは抵抗Ｒ３０の一端に接続されている。
トランジスタＴＲ３０のコレクタは、ＳＷ回路部８の出力端子となり、出力電圧Ｖinを出力する。
【００１１】
ダイオードＤ１のカソードとトランジスタＴＲ３０のエミッタの間と、グランドの間には、抵抗Ｒ３１と抵抗Ｒ３２を直列させて設ける。
抵抗Ｒ３０の他方の端部は、トランジスタＴＲ３１のコレクタと接続する。
抵抗Ｒ３１と抵抗Ｒ３２の間は、トランジスタＴＲ３１のベースと接続する。トランジスタＴＲ３１のエミッタはグランドと接地させる。
【００１２】
次に、定電圧電源回路部２について説明する。
定電圧電源回路部２は、コンデンサＣ１、抵抗Ｒ１，Ｒ２，Ｒ４、トランジスタＴＲ１，ＴＲ２，ＴＲ３、ＶＲＥＦ部１０を備えている。
ＳＷ回路部８の出力Ｖinは、トランジスタＴＲ１のエミッタへ入力される。
トランジスタＴＲ１のコレクタは、定電圧電源回路部２の出力である電源電圧Ｖ１（＝Ｖout）の出力端子に接続される。
トランジスタＴＲ１のベースは、抵抗Ｒ１の一端に接続される。
【００１３】
トランジスタＴＲ１のエミッタとＳＷ回路部８の間と、グランドの間には、コンデンサＣ１を設ける。
抵抗Ｒ１は、トランジスタＴＲ１のベースに一端を接続し、トランジスタＴＲ２のコレクタに一端を接続している。
トランジスタＴＲ２は、コレクタを抵抗Ｒ１に接続し、ベースをＶＲＥＦ部１０に接続し、エミッタを抵抗Ｒ２に接続する。
【００１４】
トランジスタＴＲ３は、ベースとコレクタを接続し、抵抗Ｒ４とトランジスタＴＲ１のコレクタとの間に接続する。トランジスタＴＲ３のエミッタは、抵抗Ｒ２に接続する。
抵抗Ｒ２は、一端をトランジスタＴＲ２のエミッタ及びトランジスタＴＲ３のエミッタに接続し、他端をグランドに接地する。
【００１５】
抵抗Ｒ４は、一端をトランジスタＴＲ３のベース及びコレクタ、並びにトランジスタＴＲ１のコレクタに接続し、他端をグランドに接地する。
さらに、定電圧電源回路部の出力と、電源電圧Ｖ１の出力端子の間と、グランドの間には、コンデンサＣ２を設ける。
【００１６】
図３は実施例１の電源回路のＶＲＥＦ部の回路例を示す図である。
ＶＲＥＦ部１０は、抵抗Ｒ５、ツェナーダイオードＺＤ１からなり、ツェナーダイオードＺＤ１はアノードをグランドに接地し、カソードをＶＲＥＦ部１０の出力としてトランジスタＴＲ２のベースへ接続する。ツェナーダイオードＺＤ１のカソード側には、定電圧電源回路部２の入力（回路例で異なるが、Ｖign又はＶin）を、抵抗Ｒ５を介して接続する。
【００１７】
図４は制御回路３のリセット回路の例を示す図である。
マイコンを備える制御回路３では、リセット回路３１又はリセット回路３２により、リセット信号を作成し、マイコンを含む回路に出力する。
図４(a)には、電源Ｖ１の立上りを微分してリセット信号を出力するリセット回路３１を示す。リセット回路３１は、電源電圧Ｖ１からグランドまでに、コンデンサＣ２０と抵抗Ｒ２０を、コンデンサＣ２０が上流となる直列に配置し、電圧比較器又はシュミットインバータ等で構成される波形整形回路OP1で波形整形して出力する構成である。
次に、図４(b)には、電源Ｖ１の立上りを積分してリセット信号を出力するリセット信号３２を示す。リセット回路３２は、電源電圧Ｖ１からグランドまでに、抵抗Ｒ２０とコンデンサＣ２０を、抵抗Ｒ２０が上流となる直列に配置し、波形整形回路OP1で波形整形して出力する構成である。
【００１８】
作用を説明する。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図５は実施例１におけるバッテリ４から供給される電圧Ｖign、従来の立上りを示すＶ１、スイッチの制御タイミング、定電圧電源回路部２の入力電圧Ｖin、実施例１の立上りを示すＶout（＝Ｖ１）、リセット信号のタイムチャートである。
実施例１において、図５(a)に示すように、ＳＷ回路部８への入力電圧Ｖignが緩慢に上昇してくると、それに合わせて、抵抗Ｒ３１と抵抗Ｒ３２での分圧値が上昇する。そして、トランジスタＴＲ３１の駆動のしきい値電圧Ｖsまで達すると、トランジスタＴＲ３１のコレクタ−エミッタ間がオンとなり、トランジスタＴＲ３０のエミッタ−ベースから抵抗Ｒ１へ電流を引き込むようにして、トランジスタＴＲ３０がオンとなり、この時点まで立上ったトランジスタＴＲ３０のエミッタ入力電圧Ｖignが、トランジスタＴＲ３０のコレクタ出力電圧Ｖinとして急峻に立上り、ＳＷ回路部８から定電圧電源回路部２へ出力される（図５(c),(d)参照）。
【００１９】
定電圧電源回路部２は、前記ＳＷ回路部８が無い従来の状態では、図５(a)に示すように、入力が緩慢に上昇してくると、ＶＲＥＦ部１０を通じてトランジスタＴＲ２のベースがバイアスされ、ベース−エミッタ電圧ＶBE（約0.7V）を超えた時点で駆動可能となり、トランジスタＴＲ１のベースからベース電流を駆動可能にし、トランジスタＴＲ１のコレクタ−エミッタを通過した出力（Ｖ１）は、急速に入力電圧に近い出力になるよう立上る。そして、入力電圧上昇と同期して出力も上昇する（図５(b)のＶ１に示す特性となる）。これに対し本実施例１のＳＷ回路部８が介挿された場合は、ＳＷ回路部８の出力である電圧Ｖinが急峻に立上るために、定電圧電源回路部２の出力電圧Ｖ１も急峻に立上ることになる（図５(b)に対する図５(e)の立上り参照）。
【００２０】
これによって、バッテリ４からの入力電圧Ｖignが緩慢に上昇してもリセット回路３１又は３２により出力されるリセット信号によるリセット時間ＴＲに対して、定電圧電源回路部２の出力電圧Ｖ１の立上り時間Ｔｓを充分に短く出来る。そのため、制御回路３の初期動作が安定して行われる。
なお、定電圧電源回路部２の出力電圧Ｖ１の出力の上昇リミットは、ＶＲＥＦ部１０で設定され、例えば、５Ｖのツェナーダイオードによりリミットされ、５Ｖの定電圧制御領域にはいる。
【００２１】
定電圧電源回路部２の定電圧制御領域では、出力電圧Ｖ１が高くなると、トランジスタＴＲ３におけるコレクタ−エミッタ電流が増加し、その分トランジスタＴＲ２のコレクタ−エミッタ電流が減少し、トランジスタＴＲ１の出力を低下させて、出力電圧Ｖ１を所定範囲内となるよう低下させる。
また、定電圧電源回路部２の定電圧制御領域では、出力電圧Ｖ１が低くなると、トランジスタＴＲ３におけるコレクタ−エミッタ電流が減少し、その分、トランジスタＴＲ２のコレクタ−エミッタ電流が増加し、その分トランジスタＴＲ１の出力を上昇させて、出力電圧Ｖ１を所定範囲内となるよう上昇させる。
【００２２】
さらに説明する。
図６は、電源の急峻な立上り状態及び緩慢な立上り状態の電圧Ｖign、電圧Ｖ１、リセット信号のタイムチャートである。
マイコンを含む制御回路３は、一般的に電源立上り時に、制御回路３の初期状態を規定するため、リセット回路３１又は３２により、リセット信号を作成し、マイコンを含む初期状態規定を必要とする関係回路に供給し、規定された回路状態により動作を開始するようにしている。
【００２３】
ここで、微分タイプのリセット回路３１では、電源の立上り(dv/dt)を微分し、放電時定数、つまりコンデンサＣ２０と抵抗Ｒ２０の値の積とシュミット回路の閾値でリセット時間ＴＲを決める。積分タイプのリセット回路３２では、積分時定数、つまりコンデンサＣ２０と抵抗Ｒ２０の値の積とシュミット回路の閾値でリセット時間ＴＲを決める。
これに対して、制御回路３の電源電圧Ｖ１の立上り速度が遅いと、制御回路３の初期状態を規定する回路動作確定電圧までの電圧立ち上がり時間Ｔｓが、リセット時間ＴＲより長くなり、リセット信号による制御回路初期状態規定化の効果を発生しない場合があり、制御回路の誤動作につながる。
【００２４】
車載される制御回路３の場合、制御回路用の電源の入力電圧は、バッテリ４から供給されるが、バッテリ４が古くなったり、低温の環境下では、バッテリ４の能力が低下し、他システム５の負荷が重い状態では、ＩＧＮのスイッチ９のオン時に、バッテリ４から他システム５の負荷に電流を供給しきれない場合がある。
すると、バッテリ端子電圧が低下し、他システム５の負荷が軽減されるとともに、徐々に立上る場合があり、制御回路用の電源、つまり定電圧電源回路部２の入力電圧もこれに同期し、緩慢に立上ることがある（図６(b)参照）。そのため、リセット時間ＴＲに対して立上り時間Ｔｓを充分に短くする必要がある。
【００２５】
実施例１では、上記説明のように、バッテリ４と定電圧電源回路部２の間にＳＷ回路部８を介挿し、バッテリ４からの入力電圧Ｖignの立ち上がり特性を急峻にし、定電圧電源回路部２の入力電圧Ｖinとしたことにより、制御回路３に供給する電源電圧がＴＲ>>Ｔｓ、つまりリセット時間ＴＲに対して立上り時間Ｔｓを充分に短くするようにしている（図１の経路１０１）。
【００２６】
次に、効果を説明する。
実施例１の電源回路にあっては、下記に列挙する効果を得ることができる。
【００２７】
(1)リセット信号を出力するリセット回路３１，３２と、リセット信号によって規定された初期動作を行うマイコンを有する制御回路３への電源供給を行う電源回路１において、外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して制御回路への電源供給を行う定電圧電源回路部２と、定電圧電源回路部２へ入力される入力電源電圧Ｖignの立上りの緩慢度合いに左右されず、定電圧電源回路部２の出力電圧Ｖ１の立上りを急峻にし、リセット信号を確実に発生させるＳＷ回路部８を備えたため、制御回路３が制御回路動作確定電圧を上回る電源電圧で確実にリセットによる初期動作を行うことができる。
【００２８】
(2)上記(1)において、特性変更手段は、入力電源電圧を直列抵抗Ｒ３１，Ｒ３２で分圧して電圧検出を行う電圧検出部分と、抵抗Ｒ３１，Ｒ３２の分圧値が所定値になると、スイッチ閉動作を行い、予め設定された所定電圧値の電圧Ｖinを定電圧電源回路部２へ出力するトランジスタＴＲ３０，ＴＲ３１、抵抗Ｒ３０からなるスイッチ動作部分を備えたＳＷ回路部８であるため、入力電源電圧Ｖignの立上りが緩慢であっても、電圧Ｖignが所定値に達した後に、定電圧電源回路部２への出力を行うようスイッチ動作を行うことにより、制御回路３が制御回路動作確定電圧を上回る電源電圧で確実にリセットによる初期動作を行うことができる。
【実施例２】
【００２９】
実施例２は、特性変更手段として、電圧オフセット回路部を備えるようにした例である。
構成を説明する。
図７は実施例２の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例２の電源回路１は、定電圧電源回路部２と電圧オフセット回路部１１を備えている。
電圧オフセット回路部１１は、電圧オフセット素子（以後オフセット素子）により、予め設定した電圧に達した後に、バッテリ４からの電源電圧Ｖignを予め設定した電圧差（入出力特性をシフト＝電圧オフセット）を持ったＶinとして定電圧電源回路部２に入力する。
【００３０】
図８は実施例２の電源回路１の具体的な回路例を示す図である。
図８の電源回路１は、定電圧電源回路部２と電圧オフセット回路部１１を備えている。定電圧電源回路部２については実施例１と同様であるので、説明を省略する。実施例２では、定電圧電源回路部２の上流側に電圧オフセット回路部１１を設けている。
バッテリ４からの入力電圧Ｖignは、ダイオードＤ１を介して電圧オフセット回路部１１のトランジスタＴＲ１０のエミッタへ入力する。トランジスタＴＲ１０のコレクタは、電圧オフセット回路部１１の出力端子として、定電圧電源回路部２のトランジスタＴＲ１のエミッタへ接続する。トランジスタＴＲ１０のベースは、トランジスタＴＲ１１のコレクタへ接続する。
トランジスタＴＲ１１はエミッタフォロワであり、エミッタは抵抗Ｒ１０を介して接地するようにし、ベースは、定電圧電源回路部２のトランジスタＴＲ１のコレクタ（電圧Ｖ１の出力端子）に接続する。
抵抗Ｒ１０は一端をトランジスタＴＲ１１のエミッタへ接続し、他端を接地する。
そして、カソードをトランジスタＴＲ１０のエミッタに接続し、アノードをトランジスタＴＲ１０のコレクタに接続するようにして、オフセット素子であるツェナーダイオードＺＤ１０を設ける。
【００３１】
作用を説明する。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図９は実施例２における電圧Ｖign、従来の立上りを示すＶ１、スイッチの制御タイミング、電圧Ｖin、実施例２の立上りを示すＶout（＝Ｖ１）、リセット信号のタイムチャートである。
実施例２では、電圧オフセット回路部１１は、トランジスタＴＲ１０が動作するまでは、ツェナーダイオードＺＤ１０によりツェナー電圧Ｖzd（例えば２．３Ｖ）の分、入出力特性をシフト（電圧をオフセット）させ、Ｖin＝Ｖign−ＶzdでＶignがＶzd以上でその電圧差をＶinとして出力させている（図９(d)参照）。
回路動作としては、定電圧電源回路部２への入力電圧Ｖinが、トランジスタＴＲ２のベース−エミッタ動作電圧Ｖbeになった時点で定電圧電源回路部２の出力電圧Ｖ１は立上り始める（図９(e)参照）。
【００３２】
定電圧電源回路部２の出力電圧Ｖ１は、トランジスタＴＲ１１のベースに供給されている。そして、トランジスタＴＲ１１のベース−エミッタ電圧ＶbeになるとトランジスタＴＲ１１が駆動状態になりトランジスタＴＲ１０のベース電流を駆動開始する。
すると、トランジスタＴＲ１０はベース電流に応じたオン状態となり、出力電圧Ｖ１が低い領域では、ベース電流が充分でないため、ツェナーダイオードＺＤ１０のアノード−カソードの間を充分にショートできないが、電圧Ｖzdよりもオフセット電圧を小さくでき、その分出力を上昇させる。この制御ループが早いスピードで繰り返されるため、トランジスタＴＲ１０は急速にオン状態となり、オフセット電圧Ｖzdは急速になくなる。この動作を起す電圧が、回路動作確定電圧より高く設定されて、且つオフセット電圧を急速に無くす時定数がリセット回路の時定数よりも十分に速くなるように、トランジスタＴＲ１０のhfe（電流増幅率）とベースの電流値（抵抗Ｒ１０の値）を設定しておく。
【００３３】
この入出力特性の発揮により、図９に示すように、制御回路３に供給する電源電圧がＴＲ>>Ｔｓ、つまりリセット時間ＴＲに対して立上り時間Ｔｓを充分に短くするようにしている。
【００３４】
さらに説明する。実施例１のＳＷ回路部８では、開閉スイッチ動作設定電圧を回路動作確定電圧よりも充分に大きくする。開閉スイッチ動作設定電圧は、ＳＷ回路部８の検出誤差と定電圧電源回路部２の立上りばらつき（Ｖｒ、Ｖbeのばらつき）を考慮するため、バッテリ４の電圧に対する設定電圧は高くなる。
実施例２では、電圧検知回路を持たず、電圧オフセット回路部１１のオフセット素子（ツェナーダイオードＺＤ１０）に回路動作確定電圧値以上の電圧を設定しておき、制御回路３への電源電圧の供給が始まってから、その電圧で定電圧電源回路部２への供給のスイッチ閉動作を行うため（図７の経路１０２）、電圧検知回路の検出誤差と制御回路用電源回路用電源の立上りばらつき（電圧Ｖｒ、電圧Ｖbeのばらつき）を考慮する必要がなく、バッテリ電圧Ｖignに対しては、定電圧電源回路部２の立上りの実力電圧＋回路動作確定電圧値となり、低い設定電圧となる点がさらに有利となる。
【００３５】
効果を説明する。実施例２の電源回路は、上記(1)の効果に加えて、以下の効果を有する。
(3)上記(1)において、特性変更手段は、定電圧電源回路部２の入力又は出力に介挿され、入出力間電圧が所定電圧となるツェナーダイオードＺＤ１０と、制御回路３に供給される電源電圧で駆動され、ツェナーダイオードＺＤ１０を短絡するＳＷ回路部８を備えたため、入力電源電圧Ｖignの立上りが緩慢であっても、
オフセット素子（ツェナーダイオードＺＤ１０）に回路動作確定電圧値以上の電圧を設定し、制御回路３への電源電圧の供給が始まってから、その電圧で定電圧電源回路部２への供給のスイッチ閉動作を行い、制御回路３が制御回路動作確定電圧を上回る電源電圧で確実にリセットによる初期動作を行うことができる。
【実施例３】
【００３６】
実施例３は、特性変更手段として、電圧オフセット回路を定電圧電源回路部の後段に設けた例である。
構成を説明する。
図１０は実施例３の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例３の電源回路１は、定電圧電源回路部２の後段に電圧オフセット回路部１２を備えている。
【００３７】
図１１は実施例３の電源回路の具体的な回路例を示す図である。
図１１の回路構成では、定電圧電源回路部２の出力電圧を電圧Ｖoutとし、電圧オフセット回路部１２を通過させて、出力電圧Ｖ１の出力端子に接続する。
また、トランジスタＴＲ１１のベースには、電圧オフセット回路部１２の出力を入力する（図１０の経路１０３）。
その他の回路構成は、実施例２と同様であるので、説明を省略する。
【００３８】
作用を説明する。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図１２は実施例３における電圧Ｖign、オフセット回路素子設定電圧Ｖout、スイッチ制御タイミング、電圧Ｖ１、リセット信号のタイムチャートである。
実施例３では、定電圧電源回路部２の出力側に電圧オフセット回路１２を設けている。
この場合には、電圧オフセット回路部１２の出力は、定電圧電源回路部２の出力が、ツェナーダイオードＺＤ１０のオフセット電圧Ｖzdを越えた時点で、立上ってくる。この電圧がトランジスタＴＲ１１のベース−エミッタ間電圧Ｖｂを越えた時点でスイッチ動作を行うトランジスタＴＲ１０のベースを駆動する。
このように、電圧オフセット回路部１２は、定電圧電源回路部２の後段に設けるようにしてもよい。
その他の動作は、実施例２と同様であるので、説明を省略する。
【００３９】
効果を説明する。実施例３の電源回路にあっては、上記(1),(3)に加えて、以下の効果を有する。
(3)´上記(1)において、特性変更手段は、入力電源電圧Ｖignがツェナー電圧Ｖzdまで達すると、スイッチ閉と同じ特性動作で、定電圧電源回路部２の予め設定された所定電圧値を出力電圧Ｖ１として出力するツェナーダイオードＺＤ１０を備えた電圧オフセット回路部１２であるため、入力電源電圧Ｖignの立上りが緩慢であっても、電圧Ｖignが所定値に達した後に、定電圧電源回路部２が出力を行うようスイッチ動作と同様の特性を発揮することにより、制御回路動作確定電圧を上回る電源電圧にでき、制御回路３が確実にリセットによる初期動作を行うことができる。
その他作用効果は、実施例２と同様であるので、説明を省略する。
【００４０】
以上、本発明の電源回路を実施例１〜実施例３に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
【００４１】
例えば、定電圧電源回路部２は、図１３に示すような３端子等の電源ＩＣ１３を用いたものであってもよい。なお、出力電圧Ｖｒが高くなるが、実施例１等の定電圧電源回路部２と同様の特性となる。
実施例１の電圧検知回路のＲ３１をツェナーダイオードを含む回路で構成してもよく（Ｖｓ≒Ｖzd＋Ｖbe:ＴＲ３１、図１４参照）。
また、例えば、電圧オフセット回路部部１１，１２は、図１５に示すように抵抗Ｒ１０，Ｒ１１を配置したエミッタ接地回路であってもよく、オフセット素子も、ダイオードのＶｆを利用し、数個直列にした回路でもよく、オフセット素子を通過する回路電流が決まれば抵抗に置き換えてもよい。
【図面の簡単な説明】
【００４２】
【図１】実施例１の電源回路が組み込まれるシステム構成を示すブロック図である。
【図２】実施例１の電源回路１の具体的な回路構成を示す図である。
【図３】実施例１の電源回路のＶＲＥＦ部の回路例を示す図である。
【図４】制御回路３のリセット回路の例を示す図である。
【図５】実施例１における電圧Ｖign、従来の立上りを示すＶ１、スイッチの制御タイミング、電圧Ｖin、実施例１の立上りを示すＶout、リセット信号のタイムチャートである。
【図６】電源の急峻な立上り状態及び緩慢な立上り状態の電圧Ｖign、電圧Ｖ１、リセット信号のタイムチャートである。
【図７】実施例２の電源回路が組み込まれるシステム構成を示すブロック図である。
【図８】実施例２の電源回路１の具体的な回路例を示す図である。
【図９】実施例２における電圧Ｖign、従来の立上りを示すＶ１、スイッチの制御タイミング、電圧Ｖin、実施例２の立上りを示すＶout、リセット信号のタイムチャートである。
【図１０】実施例３の電源回路が組み込まれるシステム構成を示すブロック図である。
【図１１】実施例３の電源回路の具体的な回路例を示す図である。
【図１２】実施例３における電圧Ｖign、オフセット回路素子設定電圧Ｖout、スイッチ制御タイミング、電圧Ｖ１、リセット信号のタイムチャートである。
【図１３】実施例の電源回路の他の例の具体的な回路例を示す図である。
【図１４】実施例１の他の例の他の例の具体的な回路例を示す図である。
【図１５】実施例２、実施例３の電圧オフセット回路部の他の例の具体的な回路例を示す図である。
【符号の説明】
【００４３】
１  電源回路
２  定電圧電源回路部
３  制御回路
４  バッテリ
５  他システム
６  センサ信号入力
７  制御信号出力
８  ＳＷ回路部
９  スイッチ
１０  ＶＲＥＦ部
１１  電圧オフセット回路部
１２  電圧オフセット回路
１３  ３端子定電圧ＩＣ
３１  リセット回路
３２  リセット回路
Ｃ１  コンデンサ
Ｃ２  コンデンサ
Ｃ２０  コンデンサ
Ｄ１  ダイオード
OP1  波形整形回路
ＴＲ１〜ＴＲ３  トランジスタ
ＴＲ１０  トランジスタ
ＴＲ１１  トランジスタ
ＴＲ３０  トランジスタ
ＴＲ３１  トランジスタ
ＺＤ１  ツェナーダイオード
ＺＤ１０  ツェナーダイオード
Ｒ１  抵抗
Ｒ２  抵抗
Ｒ４  抵抗
Ｒ５  抵抗
Ｒ２０  抵抗
Ｒ３０〜Ｒ３２  抵抗
【図１】
2009280111.tif 000003
【図２】
2009280111.tif 000004
【図３】
2009280111.tif 000005
【図４】
2009280111.tif 000006
【図５】
2009280111.tif 000007
【図６】
2009280111.tif 000008
【図７】
2009280111.tif 000009
【図８】
2009280111.tif 000010
【図９】
2009280111.tif 000011
【図１０】
2009280111.tif 000012
【図１１】
2009280111.tif 000013
【図１２】
2009280111.tif 000014
【図１３】
2009280111.tif 000015
【図１４】
2009280111.tif 000016
【図１５】
2009280111.tif 000017