(57)【要約】【課題】駆動回路の面積を小さく、駆動周波数を低くし、かつ高精細化したデジタル階調方式の半導体表示装置を提供する。【解決手段】デジタル階調方式の半導体表示装置の駆動回路において、ソース信号線群を複数のグループに分け、各グループに１組のＤ／Ａ変換回路を設けて、該１組のＤ／Ａ変換回路によって、複数のソース信号線を時分割駆動する。さらにＤ／Ａ変換回路は、上位ビットのＤ／Ａ変換を行う第１のＤ／Ａ変換回路と、下位ビットのＤ／Ａ変換を行う第２のＤ／Ａ変換回路とを有する。さらに駆動周波数を低減するため、ソース信号線群を２群に分け、一方を第１のソースドライバ、他方を第２のソースドライバによって並列駆動する。【選択図】図１５
2009093188.tif 000002
【特許請求の範囲】
【請求項１】
ｍ（ｍは自然数）本のソース信号線と、前記ｍ本のソース信号線の両端に設けられた第１及び第２のソースドライバと、デジタルビデオデータ分割回路とを有し、
前記第１及び第２のソースドライバはそれぞれ、ｍ／２ｎ（ｎは自然数）個の記憶回路と、第１及び第２のスイッチ回路と、第１及び第２のＤ／Ａ変換回路とを有するｎ個のグループを有し、
前記ｍ本のソース信号線は、ｍ／２ｎ本ずつの前記２ｎ個のグループを有し、
外部から入力されるｘ（ｘは２以上の自然数）ビットのデジタル階調信号は、前記デジタルビデオデータ分割回路に入力され、
前記デジタルビデオデータ分割回路において、前記デジタル階調信号は、奇数列の前記ソース信号線に供給される階調電圧信号を生成するための、第１のｘビットのデジタル階調信号と、偶数列の前記ソース信号線に供給される階調電圧信号を生成するための、第２のｘビットのデジタル階調信号とに分割され、
前記第１のｘビットのデジタル階調信号は、前記第１のソースドライバに入力され、前記第２のｘビットのデジタル階調信号は、前記第２のソースドライバに入力され、
前記第１のソースドライバが有するｎ個のグループのそれぞれにおいて、
前記ｍ／２ｎ個の記憶回路のそれぞれは前記第１のｘビットのデジタル階調信号を記憶し、
前記第１のスイッチ回路は、前記ｍ／２ｎ個の記憶回路を順に選択して前記第１及び第２のＤ／Ａ変換回路に電気的に接続し、
前記第１のＤ／Ａ変換回路は、前記第１のｘビットのデジタル階調信号のうち上位ａ（ａは自然数、ａ＜ｘ）ビットが入力され、前記第２のＤ／Ａ変換回路は、前記第１のｘビットのデジタル階調信号のうち下位ｘ−ａビットが入力され、
前記第２のスイッチ回路は、前記ｍ／２ｎ本のソース信号線を順に選択して前記第１及び第２のＤ／Ａ変換回路に電気的に接続し、
前記第２のソースドライバが有するｎ個のグループのそれぞれにおいて、
前記ｍ／２ｎ個の記憶回路のそれぞれは前記第２のｘビットのデジタル階調信号を記憶し、
前記第１のスイッチ回路は、前記ｍ／２ｎ個の記憶回路を順に選択して前記第１及び第２のＤ／Ａ変換回路に電気的に接続し、
前記第１のＤ／Ａ変換回路は、前記第２のｘビットのデジタル階調信号のうち上位ａ（ａは自然数、ａ＜ｘ）ビットが入力され、前記第２のＤ／Ａ変換回路は、前記第２のｘビットのデジタル階調信号のうち下位ｘ−ａビットが入力され、
前記第２のスイッチ回路は、前記ｍ／２ｎ本のソース信号線を順に選択して前記第１及び第２のＤ／Ａ変換回路に電気的に接続することを特徴とする半導体表示装置。
【請求項２】
請求項１において、
前記ｍ／２ｎ本のソース信号線のいずれか一は、前記第１のＤ／Ａ変換回路から出力される第１のアナログ映像信号と、前記第２のＤ／Ａ変換回路から出力される第２のアナログ映像信号とを用いて階調電圧の制御が行われることを特徴とする半導体表示装置。
【請求項３】
請求項１又は請求項２において、
前記ｍ／２ｎ本のソース信号線にはそれぞれ、複数の画素が電気的に接続され、
前記複数の画素はそれぞれ、印加電圧に応答して光学的特性が変調される媒体を有することを特徴とする半導体表示装置。
【請求項４】
請求項３において、
前記複数の画素はそれぞれ、液晶を有することを特徴とする半導体表示装置。
【請求項５】
請求項３において、
前記複数の画素はそれぞれ、エレクトロルミネセンス素子またはエレクトロクロミクス素子を有することを特徴とする半導体表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一に記載の半導体表示装置と、操作スイッチとを具備したことを特徴とするビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、ナビゲーションシステム、パーソナルコンピュータ、携帯端末、モバイルコンピュータまたは携帯電話。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された画素により画像などの情報の表示を行なう半導体表示装置に関する。
【背景技術】
【０００２】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶パネルは、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００４】
その中でも、高速駆動が可能なデジタル階調方式のアクティブマトリクス型液晶表示装置が注目されてきている。
【０００５】
従来のデジタル階調方式のアクティブマトリクス型液晶表示装置を図１に示す。従来のデジタル階調方式のアクティブマトリクス型液晶表示装置は、図１に示すようにソース信号線側シフトレジスタ１０１、デジタルデコーダ１０２、ラッチ回路１０３（ＬＡＴ１）、ラッチ回路１０４（ＬＡＴ２）、ラッチパルス線１０５、Ｄ／Ａ変換回路１０６、ソース信号線１０７、ゲイト信号線側シフトレジスタ１０８、ゲイト信号線（走査線）１０９、および画素ＴＦＴ１１０などによって構成されている。
【０００６】
デジタルデコーダ１０２のアドレス線１〜４に供給されるデジタル階調信号が、ソース信号線側シフトレジスタからのタイミング信号によりＬＡＴ１に書き込まれる。
【０００７】
ＬＡＴ１群に対するデジタル階調信号の書き込みが一通り終了するまでの時間は、１ライン期間と呼ばれる。すなわち、図１の一番左側のＬＡＴ１に対してデジタルデコーダからの階調信号の書き込みが開始される時点から、一番右側のＬＡＴ１に対してデジタルデコーダからの階調信号の書き込みが終了する時点までの時間間隔が１ライン期間である。
【０００８】
ＬＡＴ１群に対する階調信号の書き込みが終了した後、メモリ１群に書き込まれた階調信号は、シフトレジスタの動作タイミングに合わせて、ラッチパルス線にラッチパルスが流れ、ＬＡＴ２群に一斉に送出され、書き込まれる。
【０００９】
階調信号をＬＡＴ２群に送出し終えたＬＡＴ１群には、ソース信号線側シフトレジスタからの信号により、再びデジタルデコーダに供給される階調信号の書き込みが順次行なわれる。
【００１０】
この２順目の１ライン期間中には、２順目の１ライン期間の開始に合わせてＬＡＴ２群に送出された階調信号に応じて、Ｄ／Ａ変換回路（デジタル／アナログ変換回路）によって階調電圧が選択される。
【００１１】
選択された階調電圧は、１ライン期間の間対応するソース信号線に供給される。              
【００１２】
上述した動作を繰り返すことによって、液晶表示装置の画素部全体に映像が提供される。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ただし、上述したようなデジタル階調の液晶表示装置の場合、実際にはＤ／Ａ変換回路の面積は、他の回路と比較してかなり大きく、近年望まれている液晶表示装置の小型化の妨げとなっている。
【００１４】
また、近年扱う情報量の急激な増加に伴い、表示容量（表示解像度）の増大化および表示解像度の高精細化が図られてきた。しかし、表示容量の増加に伴いＤ／Ａ変換回路の数も増加していくことになり、駆動回路部の面積の縮小が切に望まれている。
【００１５】
ここで、一般に用いられているコンピュータの表示解像度の例を、画素数と規格名とによって下記に示す。
【００１６】
画素数（横×縦）    ：  規格名
６４０×４００      ：  ＥＧＡ
６４０×４８０      ：  ＶＧＡ
８００×６００      ：  ＳＶＧＡ
１０２４×７６８    ：  ＸＧＡ
１２８０×１０２４  ：  ＳＸＧＡ
【００１７】
たとえば、ＸＧＡ規格（１０２４×７６８画素）を例に取った場合、上述した駆動回路では１０２４本の信号線に対してそれぞれにＤ／Ａコンバータが必要となる。
【００１８】
また、最近では、パーソナルコンピュータの分野においても、ディスプレイ上で性格の異なる複数の表示を行うソフトウェアが普及しているため、ＶＧＡやＳＶＧＡ規格よりも、さらに表示解像度の高いＸＧＡやＳＸＧＡ規格に対応する表示装置へと移行してきている。
【００１９】
さらに、上記の表示解像度の高い液晶表示装置が、パーソナルコンピュータにおけるデータ信号の表示以外にテレビジョン信号の表示にも用いられるようになってきた。
【００２０】
近年、ハイビジョンＴＶ（ＨＤＴＶ）やクリアビジョン（ＥＤＴＶ）などの様に美しい画質を表現するために、従来のテレビと比較すると一画面の画像データは数倍多くなってきている。また、大画面化により、見やすさの向上や、１つの表示装置に複数の画像を表示することが可能になるため、ますます大画面かつ高階調が必要となってきている。
【００２１】
また、将来のデジタル放送対応のＴＶ（ＡＴＶ）の表示解像度の規格としては、１９２０×１０８０画素が有力であり、駆動回路部の面積縮小が早急に要求されている。
【００２２】
しかし、上述したように、Ｄ／Ａ変換回路の占有面積が大きいので、画素数の増加するに従って、駆動回路部の面積は格段に大きくなり、このことが液晶表示装置の小型化の妨げとなっている。
【００２３】
そこで本発明は上述したような問題に鑑みてなされたものであり、Ｄ／Ａ変換回路が駆動回路部に閉める面積を減少させ、小型の半導体表示装置、特に液晶表示装置を提供するものである。
【課題を解決するための手段】
【００２４】
本発明のある実施態様によると、
複数のＤ／Ａ変換回路を有するＤ／Ａ変換回路部を備えた半導体表示装置であって、
前記複数のＤ／Ａ変換回路の各々が、記憶回路から供給されるデジタル階調信号を順次アナログ変換する半導体表示装置が提供される。このことによって上記目的が達成される。
【００２５】
前記記憶回路は、複数のラッチ回路を含んでいてもよい。
【００２６】
また、本発明のある実施態様によると、
ｍ個のｘビットデジタル階調信号（ｍ、ｘは自然数）を記憶する記憶回路と、前記記憶回路から供給される前記ｍ個のｘビットデジタル階調信号をアナログ変換し、ｍ本のソース信号線へアナログ信号を供給するＤ／Ａ変換回路部と、
を備えた半導体表示装置であって、
前記Ｄ／Ａ変換回路部は、ｎ個のＤ／Ａ変換回路（ｎは自然数）を有し、
前記ｎ個のＤ／Ａ変換回路の各々は、ｍ／ｎ個のｘビットデジタル階調信号を順にアナログ変換し、対応するｍ／ｎ本の前記ソース信号線に供給する半導体表示装置が提供される。このことによって上記目的が達成される。
【００２７】
前記記憶回路は、複数のラッチ回路を含んでいてもよい。
【００２８】
また、本発明のある実施態様によると、
１ライン分ｍ個のｘビットデジタル階調信号（ｍ、ｘは自然数）を記憶するステップと、
ｎ個の各Ｄ／Ａ変換回路（ｎは自然数）の各々が、１ライン期間にｍ／ｎ個の前記ｘビットデジタル階調信号を順にアナログ変換し、対応するｍ／ｎ本のソース信号線に送出するステップと、
を含む半導体表示装置の駆動方法が提供される。このことによって上記目的が達成される。
【００２９】
また、本発明のある実施態様によると、
シフトレジスタからのタイミング信号によってｍ個のｘビットデジタル階調信号（ｍ、ｘは自然数）をサンプリングし、記憶するステップと、
ｎ個のＤ／Ａ変換回路（ｎは自然数）が、ｍ／ｎ個の前記ｘビットデジタル階調信号を順次アナログ変換し、対応するｍ／ｎ本のソース信号線へ階調電圧を送出するステップと、
を含む半導体表示装置の駆動方法が提供される。このことによって上記目的が達成される。
【発明の効果】
【００３０】
本発明の半導体表示装置は、その駆動回路の中でも大きな面積を占めるＤ／Ａ変換回路の数を従来よりも大幅に少なくすることができるので、半導体表示装置の小型化が実現できる。
【実施例１】
【００３１】
本実施例では、ソース信号線側の駆動回路（ドライバ）において、ソース信号線４本毎に１つのＤ／Ａ変換回路を設けることによって、駆動回路内のＤ／Ａ変換回路の占める面積の減少を図ることができる。
【００３２】
本実施例では、１９２０×１０８０の表示解像度を有する液晶表示装置を例にとって説明する。図２を参照する。図２には、本実施例の液晶表示装置の概略図が示されている。２０１はソース信号線側シフトレジスタ、２０２はアドレスデコーダでありラッチ回路２０３（ＬＡＴ１，０〜ＬＡＴ１，１９１９）にデジタル階調信号を供給する。なお、本実施例では、４ビットのデジタル階調の駆動回路を例に挙げているが、本発明はこれに限定されるものではなく、６ビット、８ビット、あるいはそれ以外のデジタル階調駆動回路に適用され得る。
【００３３】
２０４はラッチ回路（ＬＡＴ２，０〜ＬＡＴ２，１９１９）であり、ラッチパルス線２０５からのラッチパルスに基づきＬＡＴ１群ＬＡＴ１，０〜ＬＡＴ１，１９１９から一斉に送出されたデータを記憶する。信号線２０６は、ＬＡＴ２群ＬＡＴ２，０〜ＬＡＴ２，１９１９からの階調信号を下段に供給する。本実施例では、４ビットのデジタル階調信号を扱うので、信号線２０６は各ＬＡＴ２から４本ずつ出ていることになる。なお、信号線２０６には順に符号が付けられるが、図２では省略している。
【００３４】
図１４は、図２においてＬＡＴ２からソース信号線２１１までの回路を図２の一番左のＤ／Ａ変換回路２０８に注目て示したものである。信号線２０６には、Ｌ０，０〜Ｌ３，３の符号が付けられているのがわかる。信号線２０６を示す符号Ｌａ，ｂにおいては、ａはＬＡＴ２の番号、ｂは０〜３に従って上位ビット〜下位ビットを示すものとする。
【００３５】
同様に、全ての信号線にＬ０，０〜Ｌ１９１９，３の符号が付けられている。
【００３６】
２０７で示されている部分（破線部）は、Ｄ／Ａ変換部であり、Ｄ／Ａ変換回路２０８、スイッチ回路２０９（破線部）、およびスイッチ回路２１０（破線部）を備えている。２１１はソース信号線であり、Ｓ０〜Ｓ１９１９の符号が付けられている。
【００３７】
Ｄ／Ａ変換部２０７において、Ｄ／Ａ変換回路２０８は、ＬＡＴ２の４個毎（つまりＬＡＴ２群ＬＡＴ２，０〜ＬＡＴ２，１９１９に接続されている信号線Ｌ０，０〜Ｌ１９１９，３の１６本毎）に、かつソース信号線Ｓ０〜Ｓ１９１９の４本毎に１つ設けられている。従って、本実施例では、４８０個（＝１９２０／４）のＤ／Ａ変換回路２０８が設けられていることになる。図２において最も左側のＤ／Ａ変換回路２０８に接続されているスイッチ回路２０９はそれぞれ、４つのＬＡＴ２のうちの１つのＬＡＴ２からのビット信号を順次選択していく。スイッチ回路２１０は、Ｓ０〜Ｓ３のうちの１つを選択する。
【００３８】
２１２はゲイト信号線側シフトレジスタであり、走査線２１３に走査信号を供給する。また、２１４は画素ＴＦＴであり、電極、液晶材料などと共に画素を構成する。
【００３９】
次に、本実施例の半導体表示装置の動作について説明する。
【００４０】
まず、ソース信号線側シフトレジスタ２０１からのタイミング信号によって、ＬＡＴ１群に順次デジタルデコーダ２０２からデジタル階調信号が書き込まれる。                      
【００４１】
ＬＡＴ１群に対するデジタル階調信号の書き込みが一通り終了するまでの時間が、１ライン期間である。すなわち、図１の一番左側のＬＡＴ１，０に対してデジタルデコーダからの階調信号の書き込みが開始される時点から、一番右側のＬＡＴ１，１９１９に対してデジタルデコーダからの階調信号の書き込みが終了する時点までの時間間隔が１ライン期間である。
【００４２】
ＬＡＴ１群に対する階調信号の書き込みが終了した後、ＬＡＴ１群に書き込まれた階調信号は、ラッチパルス線２０５に供給されるラッチパルスに合わせてＬＡＴ２群に一斉に送出される。ＬＡＴ２群は階調信号を記憶し、信号線２０６に階
【００４３】
階調信号をＬＡＴ２群に送出し終えたＬＡＴ１群には、ソース信号線側シフトレジスタ２０１からの信号により、再びデジタルデコーダ２０２に供給される階調信号の書き込みが順次行なわれる。
【００４４】
次に、信号線２０６に供給される階調信号が順次Ｄ／Ａ変換回路部２０７によって階調電圧に変換され、ソース信号線Ｓ０〜Ｓ１９１９に送出されるまでの動作を、図２において最も左側にあるスイッチ回路２０９、Ｄ／Ａ変換回路２０８、およびスイッチ回路２１０を例にとって説明する。
【００４５】
再び図１４を参照する。ＬＡＴ１群に再び階調信号が順次書き込まれている１ライン期間の間、Ｄ／Ａ変換部２０７は、１ライン期間を４分割して、スイッチ回路２０９の４つのスイッチを信号線Ｌ０，０〜Ｌ０，３、Ｌ１，０〜Ｌ１，３、Ｌ２，０〜Ｌ２，３、Ｌ３，０〜Ｌ３，３へと順次接続していき、かつスイッチ回路２１０をＳ０〜Ｓ３へと順次接続していく。つまり、最初の４分の１ライン期間の間、スイッチ回路２０９の４つのスイッチはＬＡＴ２，０からのＬ０，０〜Ｌ０，３を同時に選択し、かつスイッチ回路２１０はＳ０を選択する。この間ＬＡＴ２，０に供給される階調信号は、４ビット同時にＤ／Ａ変換回路２０８に入力され、Ｄ／Ａ変換回路２０８によってアナログ変換された後、階調電圧となってＳ０に送出される。一方、この間ＬＡＴ２，１〜ＬＡＴ２，３からの信号線Ｌ１，０〜Ｌ３，３には階調信号が供給され続けているが、スイッチ回路２０９はＬ１，０〜Ｌ３，３を選択しない。またこの間スイッチ回路２１０はＳ１〜Ｓ３を選択しない。
【００４６】
次に、次の４分の１ライン期間の間、スイッチ回路２０９の４つのスイッチはＬＡＴ２，１からのＬ１，０〜Ｌ１，３を同時に選択し、かつスイッチ回路２１０はＳ１を選択する。この間ＬＡＴ２，１に供給される階調信号は、Ｄ／Ａ変換回路２０８によって階調電圧に変換された後、Ｓ１に送出される。一方、この間ＬＡＴ２，０、ＬＡＴ２，２、およびＬＡＴ２，３からの信号線Ｌ０，０〜Ｌ０，３、Ｌ２，０〜Ｌ２，３、およびＬ３，０〜Ｌ３，３には階調信号が供給され続けているが、スイッチ回路２０９は、Ｌ０，０〜Ｌ０，３、Ｌ２，０〜Ｌ２，３、およびＬ３，０〜Ｌ３，３を選択しない。またこの間スイッチ回路２１０はＳ０、Ｓ２、およびＳ３を選択しない。
【００４７】
さらに、次の４分の１ライン期間の間、スイッチ回路２０９の４つのスイッチはＬＡＴ２，２からのＬ２，０〜Ｌ２，３を同時に選択し、かつスイッチ回路２１０はＳ２を選択する。この間ＬＡＴ２，２に供給される階調信号は、Ｄ／Ａ変換回路２０８によって階調電圧に変換された後、Ｓ２に送出される。一方、この間ＬＡＴ２，０、ＬＡＴ２，１、およびＬＡＴ２，３からの信号線Ｌ０，０〜Ｌ０，３、Ｌ１，０〜Ｌ１，３、およびＬ３，０〜Ｌ３，３には階調信号が供給され続けているが、スイッチ回路２０９は、Ｌ０，０〜Ｌ０，３、Ｌ１，０〜Ｌ１，３、およびＬ３，０〜Ｌ３，３を選択しない。またこの間スイッチ回路２１０はＳ０、Ｓ１、およびＳ３を選択しない。
【００４８】
さらに、次の４分の１ライン期間の間（つまり１ライン期間の最後の４分の１ライン期間の間）、スイッチ回路２０９の４つのスイッチはＬＡＴ２，３からのＬ３，０〜Ｌ３，３を同時に選択し、かつスイッチ回路２１０はＳ３を選択する。この間ＬＡＴ２，３に供給される階調信号は、Ｄ／Ａ変換回路２０８によって階調電圧に変換された後、Ｓ３に送出される。一方、この間ＬＡＴ２，０〜ＬＡＴ２，２からの信号線Ｌ０，０〜Ｌ０，３、Ｌ１，０〜Ｌ１，３、およびＬ２，０〜Ｌ２，３には階調信号が供給され続けているが、スイッチ回路２０９は、Ｌ０，０〜Ｌ０，３、Ｌ１，０〜Ｌ１，３、およびＬ２，０〜Ｌ２，３を選択しない。またこの間スイッチ回路２１０はＳ０〜Ｓ２を選択しない。
【００４９】
上述した動作によって、ソース信号線Ｓ０〜Ｓ３には、４分の１ライン期間ずつ順に階調電圧が送出される。このソース信号線に送出される階調電圧と、ゲイト信号線側シフトレジスタ２１２から走査線２１３に供給される走査信号とによって、画素ＴＦＴに順次電圧が印加され、画素がスイッチングされる。
【００５０】
上述した動作が全てのＬＡＴ２，０〜ＬＡＴ２，１９１９の４個ごとについて同時に行われる。
【００５１】
１ライン期間のソース信号線への階調電圧の送出が終了する時、ＬＡＴ１群への新たな階調信号の書き込みが終了するので、ラッチパルス線２０５からのラッチパルスによって、ＬＡＴ１群に書き込まれた階調信号が再び一斉にＬＡＴ２群に送出される。ＬＡＴ２群は新たな階調信号を記憶し、信号線２０６に階調信号を供給し続ける。
【００５２】
そして、上述したスイッチング回路２０９およびスイッチング回路２１０による信号線２０６のＬ０，０〜Ｌ３，３およびソース信号線Ｓ０〜１９１９の選択が開始される。
【００５３】
図３には、ソース信号線Ｓ０〜Ｓ１９１９に送出されるデータのタイミングが示されている。なお実際には、ソース信号線Ｓ０〜Ｓ１９１９にはアナログ階調電圧が印加されているが、図３においては、階調電圧が供給されるタイミングのみが示されている。
【００５４】
上記の動作が、全ての選択された走査線について行われ、１画面の画像が作成される。この１画面の作成が１秒間に６０回行われる。
【００５５】
ここで、図４を参照し、Ｄ／Ａ変換部２０７の回路構成を説明する。図４においては、説明の便宜上、図２において一番左側のスイッチング回路２０９、Ｄ／Ａ変換回路２０８、およびスイッチング回路２１０のみが示されているが、これらと同様の構成を有する回路が４８０個設けられている。また、説明の便宜上、スイッチ回路２０９は論理回路記号で示されている。また、Ｄ／Ａ変換回路２０８には、公知のＤ／Ａ変換回路が用いられ得るので、ここでは省略する。
【００５６】
スイッチ回路２０９は、４本の信号線ＬＳ０〜ＬＳ３、１６個の２入力ＮＡＮＤ回路（Ｎ０〜Ｎ１５）、および４つの４入力ＮＡＮＤ回路（４ｉｎＮ０〜４ｉｎＮ３）を含む。また、スイッチ回路２１０は、８本の信号線ＳＳ０〜ＳＳ３および反転ＳＳ０〜反転ＳＳ３、ならびにＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴで構成されている４つのアナログスイッチ（ＡＳＷ０〜ＡＳＷ３）を含む。なお、信号線反転ＳＳ０〜反転ＳＳ３には信号線ＳＳ０〜ＳＳ３に送出される信号の反転信号が送出される。
【００５７】
図４に示されるように、ＬＡＴ２群からの信号線Ｌ０，０〜Ｌ３，３と、信号線ＬＳ０〜ＬＳ３とが、それぞれ２入力ＮＡＮＤ（Ｎ０〜Ｎ１５）に入力している。これら１６個の２入力ＮＡＮＤの出力が、４つの４入力ＮＡＮＤ（４ｉｎＮ０〜４ｉｎＮ３）に入力している。
【００５８】
４つの４入力ＮＡＮＤの出力は、Ｄ／Ａ変換回路２０８に入力される。
【００５９】
Ｄ／Ａ変換回路２０８からの出力は、４つのアナログスイッチ（ＡＳＷ０〜ＡＳＷ３）に入力される。４つのアナログスイッチは、信号線ＳＳ０〜ＳＳ３および反転ＳＳ０〜反転ＳＳ３からの信号によって制御される。
【００６０】
上記のような構成が全てのＬＡＴ２（ＬＡＴ２，０〜ＬＡＴ２，１９１９）の４個毎に設けられている。
【００６１】
図５には、各信号線に入力される信号のタイミングチャートが示されている。ＬＡＴ２群（ＬＡＴ２，０〜ＬＡＴ２，１９１９）には、４ビットのデジタル階調信号が入力される。ＬＡＴ２群に入力される階調信号は、１ライン期間ごとに新しい階調信号に書き換えられる。
【００６２】
ＬＳ０〜ＬＳ３に、４分の１ライン期間ずつ順にＨｉの信号が入力されるので、ＬＡＴ２群に供給される４ビットのデジタル階調信号が、４分の１ライン期間ずつ順にＤ／Ａ変換回路２０８に入力されることになる。
【００６３】
Ｄ／Ａ変換回路２０８に入力されるデジタル階調信号は、アナログ変換され、階調電圧となって下段のアナログスイッチＡＳＷ０〜ＡＳＷ３に入力される。アナログスイッチＡＳＷ０〜ＡＳＷ３は、信号線ＳＳ０〜ＳＳ３およびその反転信号線ＳＳ０〜ＳＳ３によって制御される。アナログスイッチＡＳＷ０〜ＡＳＷ３を順に開くことによって、ソース信号線Ｓ０〜Ｓ３に４分の１ライン期間ずつ順に階調電圧を供給する。
【００６４】
以上の動作が全てのＬＡＴ２群からの階調信号について行われ、全ての対応するソース信号線に階調電圧が送出される。なお実際には、ソース信号線Ｓ０〜Ｓ１９１９にはアナログ階調電圧が印加されているが、図３においては、階調電圧が供給されるタイミングのみが示されている。
【００６５】
このようにして、１ライン分の画素ＴＦＴの点灯が行われる。そして、以上の動作が全ての選択された走査線（１０８０本）について行われ、１画面（１フレーム）の画像が作成される。この１画面の作成が１秒間に６０回行われる。
【００６６】
本実施例では、１画面の作成が１秒間に６０回行われるので、１フレーム期間は、１／６０＝１６．７ｍｓｅｃである。また、１ライン期間は、１／６０／１０８０＝１５．４μｓｅｃとなり、各画素を駆動する期間は、１／６０／１０８０／４＝３．８６μｓｅｃである。このような高速駆動を実現できる画素ＴＦＴに要求される特性としては、キャリア移動度３０ｃｍ2 ／Ｖｓ以上である。以下の実施例２では、このような高性能なＴＦＴを実現することができる、半導体装置の製造方法を示す。
【００６７】
本実施例の駆動回路によると、駆動回路の中でも大きな面積を占めるＤ／Ａ変換回路の数を従来の４分の１にすることができるので、スイッチ回路分の増加を考慮しても、半導体表示装置の小型化が実現できる。
【００６８】
なお、本実施例では、Ｄ／Ａ変換回路の数を従来の４分の１としたが、本発明は、Ｄ／Ａ変換回路の数をこれ以外の数にする事も出来る。たとえば、ソース信号線８本につき１つのＤ／Ａ変換回路を割り当てた場合、本実施例の半導体表示装置ではＤ／Ａ変換回路の数は２４０個となり、駆動回路のさらなる面積縮小が実現される。このように、何本のソース信号線につき１つのＤ／Ａ変換回路を割り当てるかは、本実施例に限定されるものではない。
【００６９】
よって、本発明の半導体表示装置が、ｍ本のソース信号線（ｍは自然数）を有する場合（言い換えると、画素数（横×縦）が、ｍ×任意である場合）、１ライン分としてはｍ個のｘビットデジタル階調信号（ｘは自然数）が供給される。この場合、本発明の半導体表示装置が、ｎ個のＤ／Ａ変換回路（ｎは自然数）を有するＤ／Ａ変換回路部備えているとすると、各Ｄ／Ａ変換回路は、ｍ／ｎ個のデジタル階調信号を順次アナログ変換し、対応するｍ／ｎ本のソース線へアナログ信号を順次供給することになる。なお、デジタル階調信号のビット数に応じたＤ／Ａ変換回路を用いてやればよい。
【実施例２】
【００７０】
本実施例では、実施例１で用いた駆動回路を有する液晶表示装置の作製工程について説明する。
【００７１】
本実施例では絶縁表面を有する基板上に複数のＴＦＴを形成し、画素マトリクス回路と駆動回路を含む周辺回路とをモノリシックに構成する例を図６〜図９に示す。なお、本実施例では駆動回路等の周辺回路の例として、基本回路であるＣＭＯＳ回路を示す。また、本実施例では、Ｐチャンネル型ＴＦＴとＮチャンネル型ＴＦＴとがそれぞれ１つのゲイト電極を備えている場合にについて、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えたＴＦＴによるＣＭＯＳ回路も同様に作製することができる。
【００７２】
図６を参照する。まず、絶縁表面を有する基板として石英基板６０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。
【００７３】
６０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【００７４】
なお、非晶質珪素膜の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質珪素膜６０２中では結晶化を阻害する不純物であるＣ（炭素）及びＮ（窒素）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（代表的には５×１０17ａｔｏｍｓ／ｃｍ3 以下、好ましくは２×１０17ａｔｏｍｓ／ｃｍ3 以下）、Ｏ（酸素）は１．５×１０19ａｔｏｍｓ／ｃｍ3 未満（代表的には１×１０18ａｔｏｍｓ／ｃｍ3 以下、好ましくは５×１０17ａｔｏｍｓ／ｃｍ3 以下）となる様に管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。本明細書中において膜中の上記の不純物元素濃度は、ＳＩＭＳ（質量２次イオン分析）の測定結果における最小値で定義される。      
【００７５】
上記構成を得るため、本実施例で用いる減圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、２００〜４００℃程度に加熱した炉内に１００〜３００ｓｃｃｍのＣｌＦ3 （フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【００７６】
なお、本発明者らの知見によれば炉内温度３００℃とし、ＣｌＦ3 （フッ化塩素）ガスの流量を３００ｓｃｃｍとした場合、約２μｍ厚の付着物（主に珪素を主成分する）を４時間で完全に除去することができる。
【００７７】
また、非晶質珪素膜６０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜６０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００７８】
次に、非晶質珪素膜６０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００７９】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜６０３を形成する。マスク絶縁膜６０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００８０】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層６０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図６（Ａ））。
【００８１】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００８２】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜６０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００８３】
この時、非晶質珪素膜６０２の結晶化はニッケルを添加した領域６０５および６０６で発生した核から優先的に進行し、基板６０１の基板面に対してほぼ平行に成長した結晶領域６０７および６０８が形成される。この結晶領域６０７および６０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図６（Ｂ））。
【００８４】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。      
【００８５】
結晶化のための加熱処理が終了したら、マスク絶縁膜６０３を除去してパターニングを行い、横成長領域６０７および６０８でなる島状半導体層（活性層）６０９、６１０、および６１１を形成する（図６（Ｃ））。
【００８６】
ここで６０９はＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、６１０はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、６１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００８７】
活性層６０９、６１０、および６１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜６１２を成膜する。
【００８８】
そして、次に図６（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００８９】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００９０】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【００９１】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層６０９、６１０、および６１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００９２】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００９３】
この工程においては活性層６０９、６１０、および６１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層６０９、６１０、および６１１中のニッケルの濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減される。
【００９４】
なお、５×１０17ａｔｏｍｓ／ｃｍ3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本発明者らが試作したＴＦＴを解析した結果、１×１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは５×１０17ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００９５】
また、上記加熱処理により活性層６０９、６１０、および６１１とゲイト絶縁膜６１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜６１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００９６】
また、触媒元素のゲッタリングプロセスを、マスク絶縁膜６０３を除去した後、活性層をパターンニング前に行なってもよい。また、触媒元素のゲッタリングプロセスを、活性層をパターンニングした後に行なってもよい。また、いずれのゲッタリングプロセスを組み合わせて行なってもよい。
【００９７】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜６１２の膜質の向上を図ることも有効である。
【００９８】
なお、ＳＩＭＳ分析により活性層６０９、６１０、および６１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層６０９、６１０、および６１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００９９】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【０１００】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型６１３、６１４、および６１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図７（Ａ））。
【０１０１】
なお、このアルミニウムを主成分とする金属膜のかわりに、ゲイト電極に不純物が添加された多結晶珪素膜を用いてもよい。
【０１０２】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜６１６、６１７、および６１８、無孔性の陽極酸化膜６１９、６２０、および６２１、ゲイト電極６２２、６２３、および６２４を形成する（図７（Ｂ））。
【０１０３】
こうして図７（Ｂ）の状態が得られたら、次にゲイト電極６２２、６２３、および６２４、多孔性の陽極酸化膜６１６、６１７、および６１８をマスクとしてゲイト絶縁膜６１２をエッチングする。そして、多孔性の陽極酸化膜６１６、６１７、および６１８を除去して図７（Ｃ）の状態を得る。なお、図７（Ｃ）において６２５、６２６、および６２７で示されるのは加工後のゲイト絶縁膜である。      
【０１０４】
次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。
【０１０５】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ- 領域を形成する。このｎ- 領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3 〜１×１０19ａｔｏｍｓ／ｃｍ3 となるように調節する。
【０１０６】
さらに、２回目の不純物添加を低加速電圧１０ｋe Ｖ程度で行い、ｎ+ 領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１０７】
以上の工程を経て、ＣＭＯＳ回路を構成するＮ型ＴＦＴのソース領域６２８、ドレイン領域６２９、低濃度不純物領域６３０、チャネル形成領域６３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域６３２、ドレイン領域６３３、低濃度不純物領域６３４、チャネル形成領域６３５が確定する（図７（Ｄ））。
【０１０８】
なお、図７（Ｄ）に示す状態ではＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０１０９】
次に、図８（Ａ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク６３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１１０】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１１１】
こうしてＣＭＯＳ回路を構成するＰ型ＴＦＴのソース領域６３７、ドレイン領域６３８、低濃度不純物領域６３９、チャネル形成領域６４０が形成される（図８（Ａ））。
【０１１２】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１１３】
次に、層間絶縁膜６４１として酸化珪素膜と窒化珪素膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極６４２、６４３、および６４４、ドレイン電極６４５、６４６を形成して図８（Ｂ）に示す状態を得る。なお、層間絶縁膜６４１として有機性樹脂膜を用いることもできる。
【０１１４】
図８（Ｂ）に示す状態が得られたら、有機性樹脂膜からなる沿う層間絶縁膜６４７を０．５〜３μｍの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。
【０１１５】
次に、層間絶縁膜６４７上に遮光性を有する膜でなるブラックマスク６４８を１００ｎｍの厚さに形成する。なお、本実施例では、ブラックマスク６４８としてチタン膜を用いるが、黒色顔料を含む樹脂膜等を用いることもできる。
【０１１６】
ブラックマスク６４８を形成したら、層間絶縁膜６４９として酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかまたはそれらの積層膜を０．１〜０．３μｍの厚さに形成する。そして層間絶縁膜６４７および層間絶縁膜６４９にコンタクトホールを形成し、画素電極６５０を１２０ｎｍの厚さに形成する。本実施例の構成によると、ブラックマスク６４８と画素電極とが重畳する領域で補助容量が形成されている（図８（Ｃ））。なお、本実施例は透過型の液晶表示装置の例であるため画素電極６５０を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。    
【０１１７】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０１１８】
次に、図９に示すように、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。
【０１１９】
図８（Ｃ）の状態のアクティブマトリクス基板に配向膜６５１を形成する。本実施例では、配向膜６５１には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板６５２、透明導電膜６５３、配向膜６５４とで構成される。
【０１２０】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０１２１】
なお、対向基板には必要に応じてカラーフィルタなどが形成されるが、ここでは省略する。
【０１２２】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料６５５を注入し、封止剤（図示せず）によって完全に封止する。よって、図９に示すような透過型の液晶パネルが完成する。
【０１２３】
なお、本実施例では、液晶パネルが、ＴＮ（ツイストネマチック）モードによって表示を行うようにした。そのため、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。
【０１２４】
よって、本実施例では、液晶パネルに電圧が印加されていないとき白表示となる、いわゆるノーマリホワイトモードで表示を行うことが理解される。
【０１２５】
また、作製された液晶パネルの外観を図１０（Ａ）〜（Ｃ）に簡略化して示す。図１０において、１００１は石英基板、１００２は画素マトリクス回路、１００３はソース信号線側駆動回路、１００４はゲイト信号線側駆動回路、１００５は他のロジック回路である。１００６は対向基板、１００７はＦＰＣ（FlexiblePrint Circuit ）端子である。また、図１０（Ｂ）は、本実施例の液晶パネルを図１０（Ａ）において矢印Ａの方向から見た図であり、図１０（Ｃ）は矢印Ｂの方向から見た図である。
【０１２６】
ロジック回路１００５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、駆動回路と呼ばれている回路と区別するため、それ以外の信号処理回路（ＬＣＤコントローラ、メモリ、パルスジェネレータ等）を指す。
【０１２７】
なお、図１０（Ｂ）および（Ｃ）には、本実施例の液晶パネルは、ＦＰＣを取り付ける端面のみアクティブマトリクス基板が外部に出ている。残りの３つの端面は揃っていることが理解される。
【０１２８】
図１９に、本実施例のアクティブマトリクス型液晶表示装置の写真を示す。図１９によると、良好なチェックパターンの表示が行われていることがわかる。
【０１２９】
ここで、本実施例の作製方法によって作製された半導体薄膜について説明する。本実施例の作製方法によると、非晶質珪素膜を結晶化させて、連続粒界結晶シリコン（いわゆるContinuous Grain Silicon：ＣＧＳ）と呼ばれる結晶シリコン膜を得ることができる。
【０１３０】
本実施例の作製方法によって得られた半導体薄膜の横成長領域は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。
【０１３１】
〔横成長領域の結晶構造に関する知見〕
【０１３２】
本実施例の的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【０１３３】
また、本出願人は上述した本実施例の作製方法によって得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）で詳細に観察した（図１９）。ただし、本明細書中において結晶粒界とは、断りがない限り異なる棒状結晶同士が接した境界に形成される粒界を指すものと定義する。従って、例えば別々の横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【０１３４】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。同手法を用いることで結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。
【０１３５】
本発明者らが得たＴＥＭ写真（図１９）では異なる二つの結晶粒（棒状結晶粒）が結晶粒界で接した状態が明瞭に観察された。また、この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であることが電子線回折により確認されている。
【０１３６】
ところで、前述の様なＴＥＭ写真による格子縞観察では｛１１０｝面内に｛１１１｝面に対応する格子縞が観察された。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的には格子縞間の距離により確認できる。
【０１３７】
この時、本出願人は上述した本実施例の作製方法によって得られた半導体薄膜のＴＥＭ写真を詳細に観察した結果、非常に興味深い知見を得た。写真に見える異なる二つの結晶粒ではどちらにも｛１１１｝面に対応する格子縞が見えていた。そして、互いの格子縞が明らかに平行に走っているのが観察されたのである。
【０１３８】
さらに、結晶粒界の存在と関係なく、結晶粒界を横切る様にして異なる二つの結晶粒の格子縞が繋がっていた。即ち、結晶粒界を横切る様にして観測される格子縞の殆どが、異なる結晶粒の格子縞であるにも拘らず直線的に連続していることが確認できた。これは任意の結晶粒界で同様であった。
【０１３９】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【０１４０】
なお、図２０に、本出願人らはリファレンスとして従来の多結晶珪素膜（いわゆる高温ポリシリコン膜）についても電子線回折およびＨＲ−ＴＥＭ観察による解析を行った。その結果、異なる二つの結晶粒において互いの格子縞は全くバラバラに走っており、結晶粒界で整合性よく連続する様な接合は殆どなかった。即ち、結晶粒界では格子縞が途切れた部分が多く、結晶欠陥が多いことが判明した。      
【０１４１】
本発明者らは、本願発明の半導体装置の液晶パネルに利用する半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手（又は不対結合手）と呼ぶ。
【０１４２】
本願発明で利用する半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本発明者らが任意の複数の結晶粒界について調べた結果、全体の結合手に対する不整合結合手の存在割合は10％以下（好ましくは５％以下、さらに好ましくは３％以下）であった。即ち、全体の結合手の90％以上（好ましくは95％以上、さらに好ましくは97％以上）が整合結合手によって構成されているのである。
【０１４３】
また、前述の本実施例の工程に従って作製した横成長領域を電子線回折で観察した結果を図２１（ａ）に示す。なお、図２１（ｂ）は比較のために観察した従来のポリシリコン膜（高温ポリシリコン膜と呼ばれるもの）の電子線回折パターンである。
【０１４４】
図２１（ａ）、（ｂ）に示す電子線回折パターンは電子線の照射エリアの径が4.25μｍであり、十分に広い領域の情報を拾っている。ここで示している写真は任意の複数箇所を調べた結果の代表的な回折パターンである。
【０１４５】
図２１（ａ）の場合、〈１１０〉入射に対応する回折スポット（回折斑点）が比較的きれいに現れており、電子線の照射エリア内では殆ど全ての結晶粒が｛１１０｝配向していることが確認できる。一方、図２１（ｂ）に示す従来の高温ポリシリコン膜の場合、回折スポットには明瞭な規則性が見られず、｛１１０｝面以外の面方位の結晶粒が不規則に混在することが判明した。
【０１４６】
この様に、結晶粒界を有する半導体薄膜でありながら、｛１１０｝配向に特有の規則性を有する電子線回折パターンを示す点が本願発明で利用する半導体薄膜の特徴であり、電子線回折パターンを比較すれば従来の半導体薄膜との違いは明白である。
【０１４７】
以上の様に、前述に示した本実施例の作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造（正確には結晶粒界の構造）を有する半導体薄膜であった。本発明者らは本願発明で利用する半導体薄膜について解析した結果を特願平9-55633 号、同9-165216号、同9-212428号でも説明している。
【０１４８】
また、上述の様な本願発明で利用する半導体薄膜の結晶粒界は、90％以上が整合結合手によって構成されているため、キャリアの移動を阻害する障壁（バリア）としては機能は殆どない。即ち、本願発明で利用する半導体薄膜は実質的に結晶粒界が存在しないとも言える。
【０１４９】
従来の半導体薄膜では結晶粒界がキャリアの移動を妨げる障壁として機能していたのだが、本願発明で利用する半導体薄膜ではその様な結晶粒界が実質的に存在しないので高いキャリア移動度が実現される。そのため、本願発明で利用する半導体薄膜を用いて作製したＴＦＴの電気特性は非常に優れた値を示す。この事については以下に示す。
【０１５０】
〔ＴＦＴの電気特性に関する知見〕
【０１５１】
本願発明で利用する半導体薄膜は実質的に単結晶と見なせる（実質的に結晶粒界が存在しない）ため、それを活性層とするＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本発明者らが試作したＴＦＴからは次に示す様なデータが得られている。
【０１５２】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１５３】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１５４】
なお、ＣＧＳを形成するにあたって前述した結晶化温度以上の温度（７００〜１１００℃）でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。そのことについて以下に説明する。
【０１５５】
図２２（ａ）は、前述の結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示されるようなジグザグ上に見える欠陥が確認される。
【０１５６】
このような欠陥としては主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図２２（ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。そのことは、ジグザグ状に見える欠陥が約７０°の角度をなして折れ曲がっていることからも確認できる。
【０１５７】
一方、図２２（ｂ）に示すように、同倍率で見た本発明に用いた結晶シリコン膜は、結晶粒内にはほとんど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるものの、実質的にはゼロと見なせる程度にまで低減することができる。
【０１５８】
即ち、本発明の半導体装置の液晶パネルに用いた結晶シリコン膜は、結晶粒内の欠陥がほとんど無視し得る程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【０１５９】
このように図２２（ａ）と（ｂ）との写真が示した結晶シリコン膜はどちらも結晶粒界にほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。図２２（ｂ）に示した結晶シリコン膜が図２２（ａ）に示した結晶シリコン膜よりも遥かに高い電気特性を示す理由はこの欠陥数の差による所が大きい。
【０１６０】
以上のことから、ＣＧＳを作製するにあたって、触媒元素のゲッタリングプロセスは必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次のようなモデルを考えている。
【０１６１】
まず、図２２（ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【０１６２】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されるとSi-Ni 結合は切れる。そのため、シリコンの余った結合手は、すぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【０１６３】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、ニッケルとの結合が切れて、未結合手が多く発生するためのシリコンの再結合がスムーズに行われると推測できる。
【０１６４】
また、本発明者らは結晶化温度以上の温度（７００〜１１００℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。
【０１６５】
こうして得られた結晶シリコン膜（図２２（ｂ））は、単に結晶化をおこなっただけの結晶シリコン膜（図２２（ａ）と比較して格段に結晶粒内の欠陥数が少ないという特徴を有している。この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本発明に用いた結晶シリコン膜のスピン密度は少なくとも１×１０18個／ｃｍ3 以下（代表的には５×１０17個／ｃｍ3 以下）である。
【０１６６】
以上のような結晶構造および特徴を有する本発明に用いた結晶シリコン膜を、連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼んでいる。
【実施例３】
【０１６７】
本実施例では、実施例１で述べた駆動回路を有する半導体表示装置を逆スタガ型で作製する。
【０１６８】
図１１を参照する。図１１には、本実施例の半導体表示装置のアクティブマトリクス基板の断面図を示している。なお、図では、半導体表示装置の駆動回路の代表的な回路として、ＣＭＯＳ回路が示されている。また、画素ＴＦＴによって構成される画素マトリクス回路やその他の周辺回路も同時に形成されている。
【０１６９】
１１０１は基板、１１０２は下地絶縁膜、１１０３および１１０４はゲイト電極、１１０５はゲイト絶縁膜、１１０６および１１０７はＮ型ＴＦＴのソース・ドレイン領域、１１０８および１１０９は低濃度不純物領域、１１１０はチャネル形成領域、１１１１および１１１２はＰ型ＴＦＴのソース・ドレイン領域、１１１３および１１１４は低濃度不純物領域、１１１５はチャネル形成領域、１１１６および１１１７はチャネルストッパ、１１１８は層間絶縁膜、１１１９、１１２０および１１２１はソースドレイン電極である。なお、チャネルストッパ１１１６および１１１７は、Ｎ型あるいはＰ型ＴＦＴのチャネル形成領域を作製する際のドーピングマスクとして機能する。
【０１７０】
本実施例の半導体活性層は、実施例２の方法によって多結晶化され得る。
【０１７１】
また、本実施例の半導体活性層は、レーザーアニール技術を用いて多結晶化され得る。
【０１７２】
また、その他の構成については、実施例２に従うものとする。
【実施例４】
【０１７３】
本実施例では、実施例１で述べた駆動回路を有する半導体表示装置を実施例３で述べたものとは異なる逆スタガ型で作製する。
【０１７４】
図１２を参照する。１２０１は基板、１２０２は下地絶縁膜、１２０３および１２０４はゲイト電極、１２０５はゲイト絶縁膜、１２０６および１２０７は半導体活性層、１２０８および１２０９はｎ+ 層、１２１０および１２１１はｐ+ 層、１２１２、１２１３および１２１４はソース・ドレイン電極、１２１５はチャネル保護膜である。
【０１７５】
本実施例の半導体活性層は、実施例２の方法によって多結晶化され得る。
【０１７６】
また、本実施例の半導体活性層は、レーザーアニール技術を用いて多結晶化され得る。
【０１７７】
また、その他の構成については、実施例２に従うものとする。
【実施例５】
【０１７８】
本実施例では、スイッチ回路の具体的な回路構成の一例について説明する。本実施例では、アクティブマトリクス型半導体表示装置の主用部のブロック図を示すことにする。シフトレジスタ回路、ラッチ回路等については実施例１を参照することができる。なお、本実施例においても、表示媒体に液晶を用いたアクティブマトリクス型液晶表示装置を構成することができる。
【０１７９】
図１５を参照する。図１５には、本実施例のアクティブマトリクス型半導体表示装置の主要部のブロック図が示されている。実施例１と異なる点は、ソース信号線側駆動回路が、画素マトリクス回路を挟んで上下に用いられていること、ゲイト信号線側駆動回路が画素マトリクス回路を挟んで左右に用いられていること、ソース信号線側駆動回路にレベルシフタ回路が用いられていること、デジタルビデオデータ分割回路が設けられていること等がある。また、Ｄ／Ａ変換回路に関しては、実施例１の様なＤ／Ａ変換回路を用いることもできるが、デジタルビデオデータを上位ビットと下位ビットとに分割し、第１および第２のＤ／Ａ変換回路によって、デジタルビデオデータのアナログ映像信号化をすることもできる。また、レベルシフタ回路は必要に応じて用いればよく、必ずしも用いなくても良い。
【０１８０】
本実施例のアクティブマトリクス型液晶表示装置は、ソース信号線側駆動回路Ａ１５０１、ソース信号線側駆動回路Ａ１５０２、ゲイト信号線側駆動回路Ａ１５１２、ソース信号線側駆動回路Ａ１５１５、画素マトリクス回路１５１６、およびデジタルビデオデータ分割回路１５１０を有している。
【０１８１】
ソース信号線側駆動回路Ａ１５０１は、シフトレジスタ回路１５０２、バッファ回路１５０２、ラッチ回路（１）１５０４、ラッチ回路（２）１５０５、セレクタ（スイッチ）回路（１）１５０８、レベルシフタ回路１５０７、Ｄ／Ａ変換回路１５０８、セレクタ（スイッチ）回路（２）１５０９を備えている。ソース信号線側駆動回路Ａ１０１は、奇数番目のソース信号線に映像信号（階調電圧信号）を供給する。なお、本実施例では、上記実施例１で説明したスイッチ回路に相当する回路をセレクタ回路と呼ぶことにする。
【０１８２】
ソース信号線側駆動回路Ａ１５０１の動作を説明する。シフトレジスタ回路１５０１には、スタートパルスおよびクロック信号が入力される。シフトレジスタ回路１５０１は、上記のスタートパルスおよびクロック信号に基づきタイミング信号をバッファ回路１５０３に順次供給する。
【０１８３】
シフトレジスタ回路１５０２からのタイミング信号は、バッファ回路１５０３によってバッファされる。シフトレジスタ回路１５０２から画素マトリクス回路１５１８に接続されているソース信号線までには、多くの回路あるいは素子が接続されているために負荷容量が大きい。この負荷容量が大きいために生ずるタイミング信号の”鈍り”を防ぐために、このバッファ回路１０３が設けられている。  
【０１８４】
バッファ回路１５０３によってバッファされたタイミング信号は、ラッチ回路（１）１５０４に供給される。ラッチ回路（１）１５０４は、２ビットのデータを扱うラッチ回路を９６０個含んでいる。ラッチ回路（１）１５０４は、前記タイミング信号が入力されると、デジタルビデオデータ分割回路から供給されるデジタル信号を順次取り込み、保持する。
【０１８５】
ラッチ回路（１）１５０４の全てのラッチ回路に対するデジタル信号の書き込みが一通り終了するまでの時間は、１ライン期間（horizontal scanning period）と呼ばれる。すなわち、ラッチ回路（１）１５０４の中で一番左側のラッチ回路に対してデジタルビデオデータ分割回路からのデジタルビデオデータの書き込みが開始される時点から、一番右側のラッチ回路へのデジタルビデオデータの書き込みが終了する時点までの時間間隔が１ライン期間である。
【０１８６】
ラッチ回路（１）１５０４に対するデジタルビデオデータの書き込みが終了した後、ラッチ回路（１）１５０４に書き込まれたデジタルビデオデータは、シフトレジスタ回路１５０２の動作タイミングに合わせて、ラッチ回路（２）１５０５に接続されているラッチパルス線にラッチパルスが流れた時にラッチ回路（２）１５０５に一斉に送出され、書き込まれる。
【０１８７】
デジタルビデオデータをラッチ回路（２）１５０５に送出し終えたラッチ回路（１）１５０４には、シフトレジスタ回路１５０２からのタイミング信号により、再びデジタルビデオデータ分割回路から供給されるデジタルビデオデータの書き込みが順次行われる。このようなラッチ回路（１）およびラッチ回路（２）の動作は、実施例１と特に異なることはない。
【０１８８】
この２順目の１ライン期間中には、２順目の１ライン期間の開始に合わせてラッチ回路（２）に送出されたデジタルビデオデータが、セレクタ回路（１）１５０６によって順次選択される。本実施例のセレクタ回路の構成および動作については、後述する。
【０１８９】
セレクタ回路（１）１５０６で選択された、ラッチ回路から２ビットのデジタルビデオデータがレベルシフタ１５０７に供給される。レベルシフタ１５０７によってデジタルビデオデータの電圧レベルは上げられ、Ｄ／Ａ変換回路１５０８に供給される。Ｄ／Ａ変換回路１５０８は、２ビットのデジタルビデオデータをアナログ信号（階調電圧）に変換し、セレクタ回路（２）１５０９によって選択されるソース信号線に順次供給される。ソース信号線に供給されるアナログ信号は、ソース信号線に接続されている画素マトリクス回路の画素ＴＦＴのソース領域に供給される。
【０１９０】
ゲイト信号線側駆動回路Ａ１５１２においては、シフトレジスタ１５１３からのタイミング信号がバッファ回路１５１４に供給され、対応するゲイト信号線（走査線）に供給される。ゲイト信号線には、１ライン分の画素ＴＦＴのゲイト電極が接続されており、１ライン分全ての画素ＴＦＴを同時にＯＮにしなくてはならないので、バッファ回路１５１４には電流容量の大きなものが用いられる。
【０１９１】
このように、ゲイト信号線側シフトレジスタからの走査信号によって対応するＴＦＴのスイッチングが行われ、ソース信号線側駆動回路からのアナログ信号（階調電圧）が画素ＴＦＴに供給され、液晶分子が駆動される。
【０１９２】
１５１１はソース信号線側駆動回路Ｂであり、構成はソース信号線側駆動回路Ａ１５０１と同じである。ソース信号線側駆動回路Ｂ１５１１は、偶数番目のソース信号線に映像信号を供給する。
【０１９３】
１５１５はゲイト信号線側駆動回路Ｂであり、ゲイト信号線側駆動回路Ａ１５１２と同じ構成をとる。本実施例では、このようにゲイト信号線側駆動回路を画素マトリクス回路１５１６の両端に設け、両方のゲイト信号線側駆動回路を動作させることによって、片方が動作しない場合にも表示不良を引き起こすことが無い。
【０１９４】
１５１０はデジタルビデオデータ分割回路である。デジタルビデオデータ分割回路１５１０は、外部から入力されるデジタルビデオデータの周波数を１／ｍに落とすための回路である。デジタルビデオデータを分割することにより、駆動回路の動作に必要な信号の周波数も1 ／ｍに落とすことができる。
【０１９５】
なおデジタルビデオデータ分割回路を画素マトリクス回路や他の駆動回路と同じ基板上に一体形成することは、本出願人による特許出願である特願平９−３５６２３８号に開示されている。前記特許出願には、デジタルビデオデータ分割回路の動作の説明が詳細になされており、本実施例のデジタルビデオデータ分割回路の動作を理解する上で参考にされたい。
【０１９６】
画素マトリクス回路１１６は、横１９２０×縦１０８０の画素ＴＦＴがマトリクス状に配置された構成をとる。
【０１９７】
上述した動作を走査線の数だけ繰り返すことによって１画面（１フレーム）が形成される。本実施例のアクティブマトリクス型液晶表示装置では、１秒間に６０フレームの画像の書き換えが行われている。
【０１９８】
ここで、本実施例のセレクタ回路（１）１５０６およびセレクタ回路（２）１５０９の構成ならびに動作について説明する。セレクタ回路の基本概念は、実施例１で説明したスイッチ回路と同じである。本実施例では、ソース信号線４本毎に一つのセレクタ回路（１）およびセレクタ回路（２）が用いられている。よって、ソース信号線側駆動回路（Ａ）には、２４０個のセレクタ回路（１）および２４０個のセレクタ回路（２）が用いられており、ソース信号線側駆動回路（Ｂ）には、２４０個のセレクタ回路（１）および２４０個のセレクタ回路（２）が用いられている。
【０１９９】
図１６を参照する。図１６には、説明の便宜上、ソース信号線側駆動回路（Ａ）の最も左のセレクタ回路（１）のみが示されている。実際のソース信号線側駆動回路には、このセレクタ回路が２４０個用いられている。
【０２００】
本実施例のセレクタ回路（１）の一つは、図１６に示されるように、８個の３入力ＮＡＮＤ回路と、２個の４入力ＮＡＮＤ回路と、２個のインバータを有している。本実施例のセレクタ回路（１）１５０６には、ラッチ回路（２）１５０５からの信号が入力され、ラッチ回路（２）１５０５からの信号線Ｌ０, ０、Ｌ０, １、Ｌ１, ０、Ｌ１, １、．．．、Ｌ１９１９, ０、Ｌ１９１９, １のうち、信号線Ｌ０, ０、Ｌ０, １、Ｌ１, ０、Ｌ１, １、Ｌ２, ０、Ｌ２, １、Ｌ３, ０、Ｌ３, １が図１６に示されるセレクタ回路（１）に接続されている。Ｌａ, ｂという記載は、左からａ番目のソース信号線に供給されるデジタルビデオデータのｂビット目の信号が供給されることを意味する。また、セレクタ回路（１）には、信号線ＳＳ１およびＳＳ２からタイミング信号が入力される。セレクタ回路（１）からの信号は、レベルシフタ１５０７に入力され、その後Ｄ／Ａ変換回路１５０８に入力される。
【０２０１】
ここで、図１７を参照する。図１７には、セレクタ回路（２）が示されている。図１７には、説明の便宜上、最も左のセレクタ回路（２）が示されている。実際のソース信号線側駆動回路には、このセレクタ回路が２４０個用いられている。  
【０２０２】
本実施例のセレクタ回路（２）は、図１７に示されるように、３個のＰチャネル型ＴＦＴと３個のＮチャネル型ＴＦＴとを有するアナログスイッチ４個と、３個のインバータを有している。セレクタ回路（２）には、Ｄ／Ａ変換回路１５０８によってアナログ信号に変換されたアナログ映像信号が入力される。
【０２０３】
図１８には、セレクタ回路（１）１５０６およびセレクタ回路（２）１５０９に入力される２ビットのデータおよびタイミング信号のタイミングチャートが示されている。ＬＳはラッチ信号であり、１ライン期間（horizontal scanning period）の開始時に、ラッチ回路（２）に供給される信号である。ｂｉｔ- ０およびｂｉｔ- １は、ラッチ回路（２）から出力されるデジタル画像信号の０ビット目、１ビット目のデータをそれぞれ示す。なお、ここでは、図１６に示されるセレクタ回路（１）に接続されているラッチ回路（２）からの信号線Ｌ０, １およびＬ０, ０にはそれぞれ、Ａ１およびＡ０というデジタル信号が供給され、信号線Ｌ１, １およびＬ１, ０にはそれぞれ、Ｂ１およびＢ０というデジタル信号が供給され、信号線Ｌ２, １およびＬ２, ０にはそれぞれ、Ｃ１およびＣ０というデジタル信号が供給され、信号線Ｌ３, １およびＬ３, ０にはそれぞれ、Ｄ１およびＤ０というデジタル信号が供給されるとする。
【０２０４】
セレクタ回路（１）において、ＳＳ１およびＳＳ２に供給されるタイミング信号に基づいて、ｂｉｔ- １およびｂｉｔ- ０に出力される信号が選択される。つまり、最初の（１／４）ライン期間には、ｂｉｔ- １にはＡ１が出力され、かつｂｉｔ- ０にはＡ０が出力される。次の（１／４）ライン期間には、ｂｉｔ- １にはＢ１が出力され、かつｂｉｔ- ０にはＢ０が出力される。次の（１／４）ライン期間には、ｂｉｔ- １にはＣ１が出力され、かつｂｉｔ- ０にはＣ０が出力される。そして、最後の（１／４）ライン期間には、ｂｉｔ- １にはＤ１が出力され、かつｂｉｔ- ０にはＤ０が出力される。このように、（１／４）ライン期間づつラッチ回路（２）からのデータがレベルシフタ回路に供給されることになる。
【０２０５】
なお、Ｄ／Ａ変換回路１５０８に用いることができるＤ／Ａ変換回路の一例として、本出願人の特許出願である、特願平９−３４４３５１号および特願平９−３６５０５４号に記載されているＤ／Ａ変換回路を上げることができる。これらの特許出願に開示されているＤ／Ａ変換回路は、上述したように、デジタルビデオデータを上位ビットと下位ビットに分割し、２つのＤ／Ａ変換回路を用いることによってアナログ映像信号を作り出している。例えば、４ビットのデジタルビデオデータを用いる場合、上位２ビットと下位２ビットとに分割してＤ／Ａ変換を行っても良い。
【０２０６】
Ｄ／Ａ変換回路から供給されるアナログ映像信号は、セレクタ回路（２）によって選択され、ソース信号線に供給される。この場合も、（１／４）ライン期間ずつ対応するソース信号線にアナログ映像信号が供給されるが、デコードイネイブル信号（ＤＥ）によってアナログ信号の電圧が完全に確定している間だけ、ソース信号線にアナログ映像信号が供給されることになる。
【０２０７】
なお、本実施例では、２ビットのデジタルビデオデータを扱ったが、２ビット以上のデジタルビデオデータを扱うこともできる。
【０２０８】
また、本実施例では、ソース信号線４本に一つＤ／Ａ変換回路を設けるため、スイッチ回路を用い、Ｄ／Ａ変換回路の数を従来の４分の１としたが、本発明は、Ｄ／Ａ変換回路の数をこれ以外の数にする事も出来る。たとえば、ソース信号線８本につき１つのＤ／Ａ変換回路を割り当てた場合、本実施例の半導体表示装置ではＤ／Ａ変換回路の数は２４０個となり、駆動回路のさらなる面積縮小が実現される。このように、何本のソース信号線につき１つのＤ／Ａ変換回路を割り当てるかは、本実施例に限定されるものではない。
【０２０９】
よって、本発明の半導体表示装置が、ｍ本のソース信号線（ｍは自然数）を有する場合（言い換えると、画素数（横×縦）が、ｍ×任意である場合）、１ライン分としてはｍ個のｘビットデジタル階調信号（ｘは自然数）が供給される。この場合、本発明の半導体表示装置が、ｎ個のＤ／Ａ変換回路（ｎは自然数）を有するＤ／Ａ変換回路部備えているとすると、各Ｄ／Ａ変換回路は、ｍ／ｎ個のデジタル階調信号を順次アナログ変換し、対応するｍ／ｎ本のソース線へアナログ信号を順次供給することになる。なお、デジタル階調信号のビット数に応じたＤ／Ａ変換回路を用いてやればよい。
【０２１０】
本実施例によると、駆動回路の中でも大きな面積を占めるＤ／Ａ変換回路の数を従来の４分の１にすることができるので、セレクタ回路分の増加を考慮しても、半導体表示装置の小型化が実現できる。
【実施例６】
【０２１１】
また、上記実施例２〜５は、透過型の液晶パネルについて説明してきたが、実施例１の駆動回路は、反射型の液晶パネルにも用いられるのは言うまでもない。また、液晶材料に強誘電性液晶や反強誘電性液晶などを用いることもできる。
【０２１２】
また、上記実施例２〜５では、表示媒体として液晶を用いる場合につて説明してきたが、実施例１の駆動回路は、液晶と高分子との混合層、いわゆる高分子分散型液晶表示装置にも用いることができる。また、実施例１の駆動回路は、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を有する表示装置に用いてもよい。例えば、エレクトロルミネセンス素子やエレクトロクロミクス素子などを表示媒体として用いてもよい。
【実施例７】
【０２１３】
上記実施例１〜６の半導体表示装置をは、様々な用途がある。本実施例では、本発明の半導体表示装置を組み込んだ半導体装置について説明する。
【０２１４】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１３に示す。
【０２１５】
図１３（Ａ）は携帯電話であり、本体１３０１、音声出力部１３０２、音声入力部１３０３、半導体表示装置１３０４、操作スイッチ１３０５、アンテナ１３０６で構成される。
【０２１６】
図１３（Ｂ）はビデオカメラであり、本体１４０１、半導体表示装置１４０２、音声入力部１４０３、操作スイッチ１４０４、バッテリー１４０５、受像部１４０６で構成される。
【０２１７】
図１３（Ｃ）はモバイルコンピュータであり、本体１５０１、カメラ部１５０２、受像部１５０３、操作スイッチ１５０４、半導体表示装置１５０５で構成される。
【０２１８】
図１３（Ｄ）はヘッドマウントディスプレイであり、本体１６０１、半導体表示装置１６０２、バンド部１６０３で構成される。
【０２１９】
図１３（Ｅ）はリア型プロジェクタであり、１７０１は本体、１７０２は光源、１７０３は半導体表示装置、１７０４は偏光ビームスプリッタ、１７０５および１７０６はリフレクター、１７０７はスクリーンである。なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。
【０２２０】
図１３（Ｆ）はフロント型プロジェクタであり、本体１８０１、光源１８０２、半導体表示装置１８０３、光学系１８０４、スクリーン１８０５で構成される。      
【図面の簡単な説明】
【０２２１】
【図１】従来のデジタル階調の半導体表示装置の概略図である。
【図２】本発明のある実施形態による半導体表示装置の概略図である。
【図３】本発明のある実施形態による半導体表示装置のソース信号線のタイミングチャートである。
【図４】本発明のある実施形態によるＤ／Ａ変換部の構成図である。
【図５】本発明のある実施形態によるＤ／Ａ変換部のタイミングチャートである。
【図６】本発明のある実施形態による半導体表示装置の作製工程を示す図である。
【図７】本発明のある実施形態による半導体表示装置の作製工程を示す図である。
【図８】本発明のある実施形態による半導体表示装置の作製工程を示す図である。
【図９】本発明のある実施形態による半導体表示装置の断面図である。
【図１０】本発明のある実施形態による半導体表示装置の上面図および側面図である。
【図１１】本発明のある実施形態による半導体表示装置のアクティブマトリクス基板の断面図である。
【図１２】本発明のある実施形態による半導体表示装置のアクティブマトリクス基板の断面図である。
【図１３】本発明の半導体表示装置を搭載した半導体装置の例である。
【図１４】本発明のある実施態様による半導体表示装置の部分構成図である。
【図１５】本発明のある実施形態による半導体表示装置のブロック図である。
【図１６】本発明のある実施形態によるセレクタ回路（スイッチ回路）の回路構成図である。
【図１７】本発明のある実施形態によるセレクタ回路（スイッチ回路）の回路構成図である。
【図１８】本発明のある実施形態によるセレクタ回路のタイミングチャートである。
【図１９】本発明のある実施形態による半導体表示装置の写真図である。
【図２０】ＣＧＳのＴＥＭ写真図である。
【図２１】高温ポリシリコンのＴＥＭ写真図である。
【図２２】ＣＧＳおよび高温ポリシリコンの電子線回折パターンを示す写真図である。
【図２３】ＣＧＳおよび高温ポリシリコンのＴＥＭ写真図である。
【符号の説明】
【０２２２】
２０１  ソース信号線側シフトレジスタ
２０２  デジタルデコーダ
２０３  ラッチ回路
２０４  ラッチ回路
２０５  信号線
２０６  信号線
２０７  Ｄ／Ａ変換回路部
２０８  Ｄ／Ａ変換回路
２０９  スイッチ回路
２１０  スイッチ回路
２１１  ソース信号線
２１２  ゲイト信号線側シフトレジスタ
２１３  ゲイト信号線
２１４  画素ＴＦＴ
【図１】
2009093188.tif 000003
【図２】
2009093188.tif 000004
【図３】
2009093188.tif 000005
【図４】
2009093188.tif 000006
【図５】
2009093188.tif 000007
【図６】
2009093188.tif 000008
【図７】
2009093188.tif 000009
【図８】
2009093188.tif 000010
【図９】
2009093188.tif 000011
【図１０】
2009093188.tif 000012
【図１１】
2009093188.tif 000013
【図１２】
2009093188.tif 000014
【図１３】
2009093188.tif 000015
【図１４】
2009093188.tif 000016
【図１５】
2009093188.tif 000017
【図１６】
2009093188.tif 000018
【図１７】
2009093188.tif 000019
【図１８】
2009093188.tif 000020
【図１９】
2009093188.tif 000021
【図２０】
2009093188.tif 000022
【図２１】
2009093188.tif 000023
【図２２】
2009093188.tif 000024
【図２３】
2009093188.tif 000025