(57)【要約】【課題】矩形状断面のコンタクトホールを有し、コンタクト抵抗を低減させて電気的特性に優れた半導体装置を提供する。【解決手段】半導体基板と、少なくとも前記半導体基板の主面上において形成された絶縁層とを具え、前記絶縁層には、その厚さ方向に貫通し、前記半導体基板の前記主面上に到達するようにしてコンタクトホールが形成され、前記コンタクトホールの、前記半導体基板の前記主面と略平行な方向に沿って切った断面が、矩形状となるようにして半導体装置を構成する。【選択図】図１
2009123773.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
少なくとも前記半導体基板の主面上において形成された絶縁層とを具え、
前記絶縁層には、その厚さ方向に貫通し、前記半導体基板の前記主面上に到達するようにしてコンタクトホールが形成され、
前記コンタクトホールの、前記半導体基板の前記主面と略平行な方向に沿って切った断面が、矩形状であることを特徴とする、半導体装置。
【請求項２】
半導体基板と、
少なくとも前記半導体基板の主面上において順次に形成された第１の絶縁層及び第２の絶縁層とを具え、
前記第１の絶縁層及び前記第２の絶縁層には、それらの厚さ方向に貫通するとともに互いに連通した第１のコンタクトホール及び第２のコンタクトホールが形成され、
前記第１のコンタクトホール及び前記第２のコンタクトホールの一方において、前記半導体基板の前記主面と略平行な方向に沿って切った断面が矩形状であり、前記半導体基板の前記主面に沿って切った前記一方のコンタクトホールの断面積が他方のコンタクトホールの断面積よりも大きいことを特徴とする、半導体装置。
【請求項３】
前記コンタクトホールは角部において曲線部を有し、前記コンタクトホールの直線部の前記コンタクトホールの辺全体に対する割合は０．８以上であることを特徴とする、請求項１に記載の半導体装置。
【請求項４】
矩形状のメインパターンと、
前記メインパターンの角部に設けられた矩形状の第１の補助パターンと、
前記メインパターンの各辺の中央部に設けられた矩形状の第２の補助パターンと、
を具えることを特徴とする、半導体装置製造用マスクパターン。
【請求項５】
前記第１の補助パターンの１辺の長さが、前記メインパターンの１辺の長さの１／３以上１／２以下であり、前記第２の補助パターンの１辺の長さが、前記メインパターンの長さの１／６以上１／５以下であることを特徴とする、請求項４に記載の半導体装置製造用マスクパターン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、矩形状断面のコンタクトホールを有する半導体装置、及びその半導体装置を製造するためのマスクパターンに関する。
【背景技術】
【０００２】
従来の半導体装置においては、半導体基板の主面上に絶縁層を形成した後、この絶縁層に対してコンタクトホールを形成し、このコンタクトホール内に導電層を形成するなどの手法によって、前記半導体基板と外部素子との電気的接続を図るようにしている。
【０００３】
上述したコンタクトホールは、所定のマスクパターンを用いたフォトリソグラフィによって、所定のレジストパターンを形成した後、このレジストパターンをマスクとして絶縁層に対してエッチング処理を施して形成する。この際、前記マスクパターンは、形成すべきコンタクトホールの断面形状に相応したパターンを有するように形成され、一般に前記コンタクトホールに相当する部分は、矩形状のパターンを有するようにして形成される。したがって、前記コンタクトホールも前記矩形状のパターンに相応して矩形状に形成されるべきであるが、一般には前記マスクパターンを介した光学的な干渉及び反射などの複雑な要件が絡み合って、実際には、円形状となってしまっていた。
【０００４】
このような円形状の断面を有するコンタクトホールでは、矩形状の断面を有するコンタクトホールと比較して断面積が縮小するので、例えばスタックコンタクトを形成する場合に、合わせずれに起因して、上下に位置するコンタクトホール同士の接続を良好に行うことができない場合があった。したがって、上下に位置するコンタクトホール内に導電層を形成した場合において、上下に位置する導電層同士の接続を良好に行うことができず、コンタクト抵抗が増大して、目的とする半導体装置の電気的特性が劣化してしまうという問題があった。
【０００５】
かかる問題に鑑みて、特許文献１においては、上下に位置するコンタクトホールの間に、半導体基板の主面と略平行となるような追加の導電層を設け、上下のコンタクトホールにおける合わせずれが生じた場合においても、前記追加の導電層によって各コンタクトホール内に形成した導電層の合わせずれに起因したコンタクト抵抗の増大を抑制するような試みがなされている。しかしながら、本方法では、追加の導電層を形成するという余分な工程が加わるので、半導体装置の製造工程が煩雑化するという問題があった。
【０００６】
また、特許文献２においては、下方に位置するコンタクトホールの、特に上方に位置するコンタクトホールと接触する部分における開口部の面積を拡大し、上下に位置するコンタクトホール内に形成した導電層の合わせずれを抑制してコンタクト抵抗を低減する試みがなされている。しかしながら、上述した開口部面積を拡大するために余分な工程が追加されるために、本方法においても半導体装置の製造工程が煩雑化するという問題があった。また、開口部面積を拡大しても、その大きさによっては十分なコンタクトを図ることができず、当初の目的を達成できない場合があった。
【０００７】
さらに、特許文献３及び４においては、コンタクトホールを形成する際のマスクパターンを工夫し、例えば、矩形状のメインパターンの４つの角部に矩形状の補助パターンを設け、このような形態のマスクパターンを用いることにより、矩形状の断面を有するコンタクトホールを形成することが試みられている。しかしながら、これらの方法においても、目的とする矩形状の断面を有するコンタクトホールを得ることはできず、上述したコンタクト抵抗の低減という目的を十分に達成することができないでいた。
【特許文献１】特開平８−２９８２８６号
【特許文献２】特開平１０−３０８４４８号
【特許文献３】ＵＳＰ５、７０７、７６５号
【特許文献４】特開２００４−５４０５２号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、矩形状断面のコンタクトホールを有し、コンタクト抵抗を低減させて電気的特性に優れた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明の一態様は、半導体基板と、少なくとも前記半導体基板の主面上において形成された絶縁層とを具え、前記絶縁層には、その厚さ方向に貫通し、前記半導体基板の前記主面上に到達するようにしてコンタクトホールが形成され、前記コンタクトホールの、前記半導体基板の前記主面と略平行な方向に沿って切った断面が、矩形状であることを特徴とする、半導体装置に関する。
【００１０】
また、本発明の他の態様は、半導体基板と、少なくとも前記半導体基板の主面上において順次に形成された第１の絶縁層及び第２の絶縁層とを具え、前記第１の絶縁層及び前記第２の絶縁層には、それらの厚さ方向に貫通するとともに互いに連通した第１のコンタクトホール及び第２のコンタクトホールが形成され、前記第１のコンタクトホール及び前記第２のコンタクトホールの一方において、前記半導体基板の前記主面と略平行な方向に沿って切った断面が矩形状であり、前記半導体基板の前記主面に沿って切った前記一方のコンタクトホールの断面積が他方のコンタクトホールの断面積よりも大きいことを特徴とする、半導体装置に関する。
【００１１】
さらに、本発明のその他の態様は、矩形状のメインパターンと、前記メインパターンの角部に設けられた矩形状の第１の補助パターンと、前記メインパターンの各辺の中央部に設けられた矩形状の第２の補助パターンと、を具えることを特徴とする、半導体装置製造用マスクパターンに関する。
【発明の効果】
【００１２】
上記態様によれば、矩形状断面のコンタクトホールを有し、コンタクト抵抗を低減させて電気的特性に優れた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の具体的な実施形態について説明する。
【００１４】
（マスクパターン）
最初に、半導体装置のコンタクトホールを形成する際に使用するマスクパターンについて説明する。
【００１５】
図１は、本実施形態のマスクパターンの概略形状を示す図である。図１に示すように、本実施形態におけるマスクパターン１０は、略中央に位置する矩形状のメインパターン１１と、このメインパターン１１の４つの角部にそれぞれ位置する矩形状の第１の補助パターン１２と、メインパターン１１の各辺の中央にそれぞれ位置する同一寸法の矩形状の第２の補助パターン１３とを含む。ここで、各パターンは光を遮蔽する領域を意味する。
【００１６】
第１の補助パターン１２はそれぞれ同一寸法形状を有する。第１の補助パターン１２のひとつの角部はメインパターン１１の角部にメインパターン１１の外側で接している。メインパターン１１の角部に接している第１の補助パターン１２の角部から延出する２辺は、それぞれメインパターン１１の辺と一直線となるよう配置されている。各第１の補助パターン１２は、第１の補助パターン１２の中心どうしを結ぶ線分がメインパターン１１の辺と平行となるよう配置されている。
【００１７】
第２の補助パターン１３はそれぞれ同一寸法形状を有する。第２の補助パターン１３のひとつの辺はメインパターン１１の辺にメインパターン１１の外側で接するよう配置されている。第２の補助パターン１３のメインパターン１１の辺に接している辺の中央はメインパターン１１の辺中央に一致しており、第２の補助パターン１３の中心はメインパターン１１の中心から各辺に平行に延出される線分上に位置するよう配置されている。これによって、以下に説明する製造工程を経て半導体装置を製造する際に、矩形状断面を有するコンタクトホールの形成が可能となる。
【００１８】
したがって、コンタクトホールの半導体基板の主面に沿って切った場合の断面を矩形状とすることができ、例えば、スタックコンタクトを形成し、上下に位置するコンタクトホール内に導電層を形成した場合においても、矩形状の断面を有することによって断面積が増大し、上下コンタクトホールの合わせずれが発生した場合においても接触面積を稼ぐことができ、コンタクト抵抗の増大を抑制することができる。結果として、得られる半導体装置の電気的特性を良好な状態に保持することができる。
【００１９】
なお、上述したように、特許文献３及び４においては、例えばメインパターン１１に対して第１の補助パターン１２を設けたような構成のマスクパターンを作製しているが、本実施形態では、さらにメインパターン１１の各辺の中央部に矩形状の第２の補助パターン１３を設けている点で相違する。これによって、上記のように矩形状断面のコンタクトホールを形成することができる。これは、本発明者らが、膨大な実験を積み重ね、試行錯誤の結果見出したものである。
【００２０】
なお、図１において、メインパターン１１、第１の補助パターン１２及び第２の補助パターン１３は、それぞれ正方形としているが、かかる形状は矩形状であれば特に限定されるものではなく、フォトリソグラフィの条件や、得ようとするコンタクトホールの形状、大きさなどに依存して適宜に設定することができる。
【００２１】
また、メインパターン１１の１辺の長さをａ、第１の補助パターン１２の１辺の長さをｂとした場合に、第１の補助パターン１２の１辺の長さｂは、メインパターン１１の１辺の長さａの１／３以上１／２以下であることが好ましい。この場合、得ようとするコンタクトホールの断面積を設計値どおりに簡易に形成することができる。なお、第１の補助パターン１２の１辺の長さｂが、メインパターン１１の１辺の長さａよりも小さくなりすぎると、第１の補助パターン１２の作用効果が減少し、コンタクトホールの断面が円形状あるいは楕円形状になってしまう場合がある。
【００２２】
同様に、第２の補助パターン１３の１辺の長さをｃとした場合に、第２の補助パターン１３の長さｃは、メインパターン１１の１辺の長さａの１／６以上１／５以下であることが好ましい。この場合も、得ようとするコンタクトホールの断面積を設計値どおりに簡易に形成することができる。なお、第２の補助パターン１３の１辺の長さｃが、メインパターン１１の１辺の長さａよりも小さくなりすぎると、第２の補助パターン１２の作用効果が減少し、コンタクトホールの断面が円形状あるいは楕円形状になってしまう場合がある。
【００２３】
（半導体装置）
次に、上述したマスクパターンを用いた半導体装置の製造方法について説明する。なお、本実施形態では、一般的なＭＯＳ型トランジスタの製造方法について説明する。
【００２４】
図２〜図５は、第１の実施形態における半導体装置の製造方法を説明するための工程図である。図２に示すように、例えばシリコンなどからなる半導体基板２１上にゲート絶縁膜２２を介してゲート電極２３を形成し、基板２１の表層部分にソース領域２４及びドレイン領域２５をイオン注入などによって形成する。次いで、基板２１の主面上に絶縁層２６を形成する。
【００２５】
次いで、絶縁層２６上に図示しないレジストを塗布した後、このレジスト上に図１に示すようなマスクパターン１０を配置し、フォトリソグラフィを施して、所定のレジストパターンを形成する。次いで、このレジストパターンを介してＲＩＥなどを行い、絶縁層２６を厚さ方向に基板２１の表面が露出するまでエッチング処理を行い、図３に示すように、ゲート電極２３、ソース領域２４及びドレイン領域２５に対するコンタクトホール２７を形成する。なお、コンタクトホール２７の、基板２１の主面に沿った断面形状（上方から見た平面形状）は、図４に示すように、マスクパターン１０に起因して矩形状となる。
【００２６】
次いで、図５に示すように、コンタクトホール２７内に必要に応じて図示しないバリアメタルを形成した後、例えばＣＶＤ法などによって導電層２８を形成し、その上面部分にパッド（金属配線）２９を形成して目的とする半導体装置を得る。
【００２７】
なお、図４において、コンタクトホール２７は完全な角型を呈しているが、その角部は完全な直角でなく、コンタクトホール２７の１辺の長さをｈ１、直線部の長さをｈ２とした場合にｈ２／ｈ１＝０．８以上となるような、多少の曲率を有することができる。この場合は、上述したバリアメタルや導電層２８の、コンタクトホール２７内の角部に対する付着を良好に行うことができる。
【００２８】
図６〜１０は、第２の実施形態における半導体装置の製造方法を説明するための工程図である。なお、図２〜５に関する上記実施態様と同一あるいは類似の構成要素に関しては、同一の参照数字を用いている。
【００２９】
最初に、図２に示すようにして、例えばシリコンなどからなる半導体基板２１上にゲート絶縁膜２２を介してゲート電極２３を形成し、基板２１の表層部分にソース領域２４及びドレイン領域２５をイオン注入などによって形成する。次いで、基板２１の主面上に絶縁層２６を形成する。
【００３０】
次いで、絶縁層２６上に図示しないレジストを塗布した後、このレジスト上に図１に示すようなマスクパターン１０を配置し、フォトリソグラフィを施して、所定のレジストパターンを形成する。次いで、このレジストパターンを介してＲＩＥなどを行い、絶縁層２６を厚さ方向に基板２１の表面が露出するまでエッチング処理を行い、図３に示すように、ゲート電極２３、ソース領域２４及びドレイン領域２５に対するコンタクトホール２７を形成する。
【００３１】
次いで、図６に示すように、ＣＶＤ法などによってコンタクトホール２７を埋設するようにして導電層２８を形成し、エッチバックすることによってコンタクトホール２７内にのみ導電層２８が残存するようにする（図７）。
【００３２】
次いで、図８に示すように、絶縁層２６上に層間絶縁膜３６を形成し、層間絶縁膜３６上に図示しないレジストを塗布した後、このレジスト上に図１に示すようなマスクパターン１０を配置し、フォトリソグラフィを施して、所定のレジストパターンを形成する。次いで、このレジストパターンを介してＲＩＥなどを行い、層間絶縁膜３６を厚さ方向に導電層２８が露出するまでエッチングし、コンタクトホール３７を形成する（図９）。なお、コンタクトホール２７及び３７はスタックコンタクトを形成する。
【００３３】
次いで、図１０に示すように、コンタクトホール３７内に必要に応じて図示しないバリアメタルを形成した後、金属プラグ３８をＣＶＤ法などによって形成する。さらに金属プラグ３８に対して電気的に接続するようにして金属配線３９を形成することによって、目的とする半導体装置を得る。
【００３４】
本実施形態では、コンタクトホール２７及び３７を形成する際に、図１に示すようなマスクパターンを用いているので、その断面は図４に示すように矩形状となる。したがって、上記のようにスタックコンタクトを形成した場合において、下方に位置する導電層２８と上方に位置する金属プラグ３８との接触面積を増大させることができるので、これらのコンタクト抵抗を低減することができ、上記半導体装置の電気的特性を良好な状態とすることができる。
【００３５】
なお、本実施形態では、コンタクトホール２７及び３７の双方ともに矩形状としているが、いずれか一方のみを矩形状とすることによっても、導電層２８と金属プラグ３８との接触面積を増大させることができる。したがって、これらのコンタクト抵抗を低減することができ、上記半導体装置の電気的特性を良好な状態とすることができる。
【００３６】
また、本実施形態では、コンタクトホール２７及び３７のいずれか一方の断面積を、他方の断面積よりも大きくすることができる。これによって、導電層２８と金属プラグ３８との接触面積をより増大させることができ、コンタクト抵抗をより効果的に低減して半導体装置の電気的特性を良好な状態に保持することができる。
【実施例】
【００３７】
（実施例１）
図１１に、上記第１の実施形態で得た半導体装置のドレイン領域２５と導電層２８とのコンタクト抵抗の累積確率プロットを示す。なお、比較のために、特許文献１に記載のような従来型のマスクパターンを用いてスタックコンタクトを形成した場合のデータを示す。
【００３８】
図１１から明らかなように、本実施形態のように矩形状断面のコンタクトホールを有する場合は、従来の非矩形状（円形）断面のコンタクトホールを有する場合に比べて、コンタクト抵抗の累積確率はより低いコンタクト抵抗において高くなっており、コンタクト抵抗に優れていることが分かる。すなわち、上述した実施形態に従って、コンタクトホールを角型にすることによって、ドレイン領域２５と導電層２８との接触面積が増大し、コンタクト抵抗を低減できることが分かる。
【００３９】
（実施例２）
図１２に、上記第２の実施形態で得たスタックコンタクトの合わせずれと、スタックコンタクトの抵抗歩留まりとの関係を示す。なお、比較のため、特許文献１に記載のような従来型のマスクパターンを用いてスタックコンタクトを形成した場合のデータを示す。なお、コンタクトホールの設計値は１００ｎｍとし、コンタクト抵抗の設計値は２０Ωとし、この設計値から１５％以内の変動を抵抗の許容値として歩留まりを求めた。
【００４０】
図１２から明らかなように、本実施形態のように矩形状断面のコンタクトホールを有する場合は、従来の非矩形状（円形）断面のコンタクトホールを有する場合に比べて、同じコンタクトホールの合わせずれが生じても、その断面形状に起因して、上下導電層の接触面積が増大していることから、スタックコンタクトの抵抗歩留まりが高く、前記合わせずれに対するマージンが大きいことが分かる。
【００４１】
すなわち、上述した実施形態に従って、コンタクトホールを角型にすることによって、スタックコンタクトの抵抗歩留まりを向上できることが分かる。
【００４２】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００４３】
例えば、上記実施形態では、半導体装置として一般的なＭＯＳ型のトランジスタのみについて示しているが、その他の半導体装置、例えばスタック型の半導体メモリなど、コンタクトホールの形成が要求される任意の半導体装置に対して適用することができる。
【図面の簡単な説明】
【００４４】
【図１】本実施形態のマスクパターンの概略形状を示す図である。
【図２】第１（第２）の実施形態における半導体装置の製造方法を説明するための工程図である。
【図３】同じく、第１（第２）の実施形態における半導体装置の製造方法を説明するための工程図である。
【図４】同じく、第１の実施形態における半導体装置の製造方法を説明するための工程図である。
【図５】同じく、第１の実施形態における半導体装置の製造方法を説明するための工程図である。
【図６】第２の実施形態における半導体装置の製造方法を説明するための工程図である。
【図７】同じく、第２の実施形態における半導体装置の製造方法を説明するための工程図である。
【図８】同じく、第２の実施形態における半導体装置の製造方法を説明するための工程図である。
【図９】同じく、第２の実施形態における半導体装置の製造方法を説明するための工程図である。
【図１０】同じく、第２の実施形態における半導体装置の製造方法を説明するための工程図である。
【図１１】第１の実施形態で得た半導体装置のドレイン領域２５と導電層２８とのコンタクト抵抗の累積確率プロットを示すグラフである。
【図１２】第２の実施形態で得たスタックコンタクトの合わせずれと、スタックコンタクトの抵抗歩留まりとの関係を示す。
【符号の説明】
【００４５】
１０  マスクパターン
１１  メインマスクパターン
１２  第１の補助マスクパターン
１３  第２の補助マスクパターン
２１  基板
２２  ゲート絶縁膜
２３  ゲート電極
２４  ソース領域
２５  ドレイン領域
２６  絶縁層
２７  コンタクトホール
２８  導電層
２９  パッド（金属配線）
３６  層間絶縁膜
３７  コンタクトホール
３８  金属プラグ
３９  金属配線
【図１】
2009123773.tif 000003
【図２】
2009123773.tif 000004
【図３】
2009123773.tif 000005
【図４】
2009123773.tif 000006
【図５】
2009123773.tif 000007
【図６】
2009123773.tif 000008
【図７】
2009123773.tif 000009
【図８】
2009123773.tif 000010
【図９】
2009123773.tif 000011
【図１０】
2009123773.tif 000012
【図１１】
2009123773.tif 000013
【図１２】
2009123773.tif 000014