(57)【要約】【課題】  測定信号を切り替える際に、抵抗とスイッチを用いた回路で浮遊容量に蓄積された電荷を放電するようにしていたが、アナログスイッチを用いるとリーク電流のために測定精度が低下し、フォトＭＯＳリレーや機械式リレーを用いると動作速度が遅いために放電に時間がかかり、かつこれらのリレーは高価であるためにコストアップの原因になっていたという課題を解決する。【解決手段】  電圧測定部の入力端子が接続されている経路配線にダイオードと抵抗の直列回路の一端を接続し、この直列回路の他端の電圧を可変電源を用いて変化させ、測定時にはダイオードをオフにし、放電時にはオンにして電荷を放電するようにした。また、この電圧測定回路を半導体試験装置に用いた。汎用ダイオードを用いることができるので安価になり、かつ高速で放電させることができる。【選択図】                    図１
2009210370.tif 000002
【特許請求の範囲】
【請求項１】
電圧を測定する電圧測定部と、
前記電圧測定部の入力端子が接続されている経路配線に接続される、ダイオードと抵抗の直列回路と、
前記ダイオードと抵抗の直列回路の前記経路配線に接続されていない側に所定の電圧を印加する可変電圧源と、
を具備したことを特徴とする電圧測定回路。
【請求項２】
電圧を測定する電圧測定部と、
そのアノード側が前記電圧測定部の入力端子が接続されている経路配線に接続される、ダイオードと抵抗が直列接続された第１の直列回路と、
前記第１の直列回路の他端に所定の電圧を印加する第１の可変電圧源と、
そのカソード側が前記電圧測定部の入力端子が接続されている経路配線に接続される、ダイオードと抵抗が直列接続された第２の直列回路と、
前記第２の直列回路の他端に所定の電圧を印加する第２の可変電圧源と、
を具備したことを特徴とする電圧測定回路。
【請求項３】
前記可変電源は、
第１および第２の電圧がその両端に印可される、第１および第２の抵抗が直列接続された直列回路と、
前記第１および第２の抵抗の接続点の電圧が入力され、この入力された電圧に関連する電圧を出力するバッファと、
切替信号が入力され、この切替信号によって前記第１または第２の抵抗を短絡するスイッチ部と、
を具備したことを特徴とする請求項１若しくは請求項２記載の電圧測定回路。
【請求項４】
半導体試験装置に用いたことを特徴とする
請求項１乃至請求項３のいずれかに記載の電圧測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、浮遊容量に蓄積した電荷を高速で放電させることにより、高速測定が可能な電圧測定回路およびそれを用いた半導体試験装置に関するものである。
【背景技術】
【０００２】
図４に半導体試験装置の構成を示す。図４において、１０は半導体試験装置であり、被試験半導体２０の良否を試験する。１１ａ、１１ｂはドライバであり、被試験半導体２０に信号を出力する。１２ａ、１２ｂはコンパレータであり、被試験半導体２０の出力信号を判定する。１３ａ、１３ｂはスイッチであり、ドライバ１１ａ、１１ｂおよびコンパレータ１２ａ、１２ｂを被試験半導体２０に接続し、また切り離す。
【０００３】
１４は電圧測定部であり、ＤＣ電圧を測定する。この電圧測定部１４の入力端子は高入力インピーダンスを有している。１５〜１７は電圧測定部１４に入力する信号を選択するスイッチである。なお、１８ａ〜１８ｃはそれぞれピン２１ａ、ピン２１ｂ、電圧測定部１４が接続されているプリント基板上の配線の浮遊容量を表している。これらの容量値をそれぞれＣ１〜Ｃ３とする。
【０００４】
被試験半導体２０は複数のピン２１ａ、２１ｂを有している。２２ａ、２２ｂはこれらのピン２１ａ、２１ｂに接続されているドライバ、２３ａ、２３ｂはドライバ２２ａ、２２ｂの出力インピーダンスを表している。
【０００５】
このような構成において、ピン２１ａ、２１ｂの電圧測定を行うときは、スイッチ１３ａ、１３ｂをオフにしてドライバ１１ａ、１１ｂ、コンパレータ１２ａ、１２ｂを切り離し、スイッチ１５をオン、１６と１７をオフにしてピン２１ａの電圧を電圧測定部１４に入力して電圧測定を行う。次に、スイッチ１５をオフ、１６をオンにしてピン２１ｂの電圧を電圧測定部１４に入力して電圧測定を行う。
【０００６】
この一連の測定を、図５を用いて説明する。図５の横軸は時間、縦軸は電圧測定部１４の入力端子の電圧である。時刻ｔ１でスイッチ１５がオンになると、ドライバ２２ａによって浮遊容量１８ｃが充電され、徐々に電圧が高くなる。電圧測定部１４は、電圧が安定した時刻ｔ２でピン２１ａの電圧Ｖ１を測定する。浮遊容量１８ｃにはＣ３×Ｖ１の電荷が蓄積される。
【０００７】
電圧測定が終了した時刻ｔ３でスイッチ１５をオフにする。ドライバ２２ａは浮遊容量１８ｃから切り離されるが、この浮遊容量に蓄積された電荷は移動しない。時刻ｔ４でスイッチ１６がオンになると、浮遊容量１８ｃに蓄積された電荷の一部は浮遊容量に１８ｂに瞬時に移動する。そのため、ピン２１ｂが接続されている経路配線の電圧は下記（１）式のＶ１ａになる。なお、Ｖ２はピン２１ｂの電圧である。
Ｖ１ａ＝（Ｃ３×Ｖ１＋Ｃ２×Ｖ２）／（Ｃ３＋Ｃ２）  ・・・・  （１）
その後、Ｖ１ａは出力抵抗２３ｂの抵抗値と浮遊容量１８ｂ、１８ｃの容量で決まる時定数で徐々に変化し、Ｖ２に漸近していく。電圧測定部１４は、電圧が安定した時刻ｔ５でピン２１ｂの電圧を測定する。
【０００８】
図５から明らかなように、スイッチ１６がオンになると電圧測定部１４の入力端子が接続されている経路配線の電圧は急速にＶ１ａまで低下し、その後徐々にＶ２に漸近していく。このとき、ピン２１ｂの定格がＶ１ａより低いと、図５の斜線２５の部分でピン２１ｂに定格以上の電圧が印加される恐れがあり、被試験半導体２０を破壊してしまう可能性があるという課題があった。また、浮遊容量１８ａ〜１８ｃを充放電するために電圧が安定するまでに時間がかかり、試験時間が増加してしまうという課題もあった。
【０００９】
図６にこのような課題を解決した半導体試験装置の構成を示す。なお、図４と同じ要素には同一符号を付し、説明を省略する。この半導体試験装置は、電圧測定部１４の入力端子が接続される配線経路と共通電位点の間に、抵抗３１とスイッチ３２の直列回路を挿入したものである。
【００１０】
図７を用いて、この半導体試験装置の動作を説明する。最初にスイッチ３２はオフにしておく。時刻ｔ１でスイッチ１５をオンにし、時刻ｔ２でピン２１ａの電圧を測定し、時刻ｔ３でスイッチ１５をオフにする点は、図５と同じである。
【００１１】
時刻ｔ６でスイッチ３２をオンにする。このため、浮遊容量１８ｃに蓄積された電荷は放電され、電圧測定部１４の入力端子電圧は０になる。時刻ｔ７でスイッチ３２をオフにし、時刻ｔ８でスイッチ１６をオンにする。電圧測定部１４の入力端子が接続されている経路配線の電圧は下記（２）式のＶ２ａまで急激に増加し、その後浮遊容量１８ｂと出力抵抗２３ｂで決まる時定数でＶ２になる。
Ｖ２ａ＝（Ｃ２×Ｖ２）／（Ｃ２＋Ｃ３）  ・・・・・・  （２）
このＶ２ａはピン２１ｂの電圧Ｖ２よりは小さいので、ピン２１ｂに定格より大きい電圧が印加されることはなくなる。また、スイッチ３２で浮遊容量１８ｃに蓄積された電荷を完全に放電するようにしたので、電圧測定部１４の入力端子電圧の整定時間を短くすることができる。
【特許文献１】特開平５−１１３４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、このような半導体試験装置には次のような課題があった。前述したように、図４の半導体試験装置では、被試験半導体２０のピンにその定格より大きい電圧が印加される恐れがあり、また、浮遊容量の影響で電圧測定部１４の入力端子電圧の整定時間が長くなるために、試験時間を短くすることができないという課題があった。
【００１３】
図６の半導体試験装置はこのような課題を解決することはできる。しかし、他の理由で試験時間を短くすることは困難であり、かつコストアップの要因になるという課題があった。
【００１４】
一般的なアナログスイッチはリーク電流が数百ｎＡと大きいので、スイッチ３２として用いると電圧測定精度が大幅に低下してしまう。そのため、浮遊容量の電荷を放電するスイッチ３２として、機械式のリレーあるいはフォトＭＯＳリレーなどの半導体リレーが多く用いられる。
【００１５】
フォトＭＯＳリレーはリーク電流が数百ｐＡと小さいのでスイッチ３２として用いることはできるが、動作速度が数百μＳと遅いという欠点がある。機械式リレーは、リーク電流はフォトＭＯＳリレーより小さいが、やはり動作速度が遅いという欠点がある。従って、このようなリレーをスイッチ３２に用いるとスイッチ３２のオンオフに時間がかかり、試験時間が増加してしまうという課題があった。
【００１６】
また、フォトＭＯＳリレーや機械式リレーはトランジスタやダイオードと比較すると高価である。半導体試験装置は測定点数が多く、多数のリレーを用いなければならないので、コストアップの要因になるという課題もあった。
【００１７】
従って本発明の目的は、浮遊容量に蓄積した電荷を高速で放電することができ、かつコストアップが小さい電圧測定回路およびそれを用いた半導体試験装置を提供することにある。
【課題を解決するための手段】
【００１８】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
電圧を測定する電圧測定部と、
前記電圧測定部の入力端子が接続されている経路配線に接続される、ダイオードと抵抗の直列回路と、
前記ダイオードと抵抗の直列回路の前記経路配線に接続されていない側に所定の電圧を印加する可変電圧源と、
を具備したものである。可変電圧源の出力電圧を調整することにより、ダイオードを高速でオンあるいはオフできる。そのため、測定に影響を与えることなく、高速で浮遊容量に蓄積した電荷を放電することができる。
【００１９】
請求項２記載の発明は、
電圧を測定する電圧測定部と、
そのアノード側が前記電圧測定部の入力端子が接続されている経路配線に接続される、ダイオードと抵抗が直列接続された第１の直列回路と、
前記第１の直列回路の他端に所定の電圧を印加する第１の可変電圧源と、
そのカソード側が前記電圧測定部の入力端子が接続されている経路配線に接続される、ダイオードと抵抗が直列接続された第２の直列回路と、
前記第２の直列回路の他端に所定の電圧を印加する第２の可変電圧源と、
を具備したものである。可変電圧源の出力電圧を調整することにより、ダイオードを高速でオンあるいはオフできる。そのため、測定に影響を与えることなく、高速で浮遊容量に蓄積した電荷を放電することができる。本発明は正負の電圧に対応することができる。
【００２０】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記可変電源は、
第１および第２の電圧がその両端に印可される、第１および第２の抵抗が直列接続された直列回路と、
前記第１および第２の抵抗の接続点の電圧が入力され、この入力された電圧に関連する電圧を出力するバッファと、
切替信号が入力され、この切替信号によって前記第１または第２の抵抗を短絡するスイッチ部と、
を具備したものである。簡単な構成で出力電圧を高速に切り替えることができる。
【００２１】
請求項４記載の発明は、請求項１乃至請求項３のいずれかに記載の発明において、
半導体試験装置に用いたものである。測定に影響を与えることなく高速で測定信号を切り替えることができるので、試験時間を短縮することができる。
【発明の効果】
【００２２】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３および４の発明によれば、電圧測定部の入力端子が接続されている経路配線にダイオードと抵抗の直列回路の一端を接続し、可変電圧源によってこの直列回路の他端に所定の電圧を印加することにより、前記ダイオードをオンオフして浮遊容量に蓄積された電荷を放電するようにした。また、この電圧測定回路を半導体試験装置に用いた。
【００２３】
リーク電流が数ｎＡの安価な汎用ダイオードを用いることができるので、高速で浮遊容量に蓄積された電荷を放電させる放電回路を少ないコストアップで付加することができる。そのため、電圧測定精度を悪化させずに高速で入力信号を切り替えることができる電圧測定回路を提供することができるという効果がある。
【００２４】
また、高速で多数の測定信号を切り替えなければならない半導体試験装置に適用することにより、コストの増加を抑えて、かつ高速で半導体を試験する半導体試験装置を提供することができるという効果もある。
【発明を実施するための最良の形態】
【００２５】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る半導体試験装置の一実施例を示す構成図である。なお、図４と同じ要素には同一符号を付し、説明を省略する。図１において、４０は半導体試験装置であり、ドライバ１１ａ、１１ｂ、コンパレータ１２ａ、１２ｂ、スイッチ１３ａ、１３ｂ、１５〜１７、電圧測定部１４、ダイオード４１、４４、抵抗４２、４５、可変電圧源４３、４６で構成されている。１８ａ〜１８ｃは浮遊容量である。電圧測定部１４は、被試験半導体２０の端子２１ａ、２１ｂの電圧を測定する。
【００２６】
ダイオード４１のアノードおよびダイオード４４のカソードは、電圧測定部１４の入力端子が接続されている経路配線に接続されている。ダイオード４１のカソードは抵抗４２の一端に接続され、この抵抗４２の他端は可変電圧源４３の一端に接続されている。可変電圧源４３の他端は共通電位点に接続される。ダイオード４４のアノードは抵抗４５の一端に接続され、この抵抗４５の他端は可変電圧源４６の一端に接続される。この可変電圧源４６の他端は共通電位点に接続される。ダイオード４１、４４は汎用のリーク電流が少ないダイオードを用い、可変電圧源４３、４６は高速で出力電圧が切り替えられるものを用いる。
【００２７】
可変電圧源４３、４６の出力電圧を調整することにより、ダイオード４１、４４のオン、オフを制御することができる。このことを利用して、電圧測定の途中でダイオード４１、４４をオンにして、１８ｃ等の浮遊容量に蓄積された電荷を放電するようにする。スイッチ１５〜１７は選択スイッチに相当する。
【００２８】
次に、図２を用いてこの実施例の動作を説明する。なお、ダイオード４１、４４と電圧測定部１４の入力端子が接続されている経路配線の接続点をＡ、ダイオード４１、４４の順方向電圧をＶＦとする。
【００２９】
図２縦軸はＡ点の電圧であり、横軸の期間Ｍ１とＭ２は電圧測定期間、期間Ｄ１は放電期間である。期間Ｍ１とＭ２は異なった端子の電圧を測定する期間であり、このＭ１とＭ２の間に放電期間Ｄ１を設けて浮遊容量に蓄積された電荷を放電する。放電時は、スイッチ１５〜１７をオフにする。
【００３０】
一点鎖線５０は可変電圧源４３の出力電圧であり、測定期間Ｍ１とＭ２でＶｐｍ、放電期間Ｄ１でＶｐｄに設定する。二点鎖線５１は可変電圧源４６の出力電圧であり、測定期間Ｍ１とＭ２でＶｎｍ、放電期間Ｄ１でＶｎｄに設定する。
【００３１】
ダイオードは、アノードの電圧が（カソードの電圧＋ＶＦ）以上になるとオンになり、それ以外ではオフになる。ダイオード４１はそのアノードがＡ点に接続されているので、Ａ点の電圧が測定期間Ｍ１、Ｍ２では（Ｖｐｍ＋ＶＦ）、放電期間Ｄ１では（Ｖｐｄ＋ＶＦ）以上になるとオンになり、それ以外ではオフになる。
【００３２】
すなわち、ダイオード４１は右上がり斜線部５２とクロス斜線部５３の領域でオンになる。従って、測定期間Ｍ１、Ｍ２のＡ点の電圧の最大値が（Ｖｐｍ＋ＶＦ）以下になるようにし、かつ（Ｖｐｄ＋ＶＦ）が０Ｖ（共通電位点の電圧）以下になるようにＶｐｍ、Ｖｐｄを選定すると、測定に影響を与えることなく、放電期間Ｄ１に１８ｃ等の浮遊容量に蓄積された電荷を完全に放電させることができる。
【００３３】
ダイオード４４はそのカソードがＡ点に接続されている。従って、Ａ点の電圧が測定期間Ｍ１とＭ２では（Ｖｎｍ−ＶＦ）、放電期間Ｄ１では（Ｖｎｄ―ＶＦ）以下でオン、それ以外でオフになる。すなわち、右下がり斜線部５４とクロス斜線部５３でオンになる。
【００３４】
従って、測定期間Ｍ１、Ｍ２（測定時）のＡ点の電圧の最小値が（Ｖｎｍ−ＶＦ）以上になるようにし、かつ（Ｖｎｄ−ＶＦ）が０Ｖ（共通電位点の電圧）以上になるようにＶｎｍ、Ｖｎｄを選定すると、測定に影響を与えることなく、放電期間Ｄ１に１８ｃ等の浮遊容量に蓄積された電荷を完全に放電させることができる。理想的には、（Ｖｐｄ＋ＶＦ）と（Ｖｎｄ−ＶＦ）の絶対値が等しくなるようにすればよい。
【００３５】
リーク電流が数ｎＡ程度の汎用ダイオードは安価に入手することができ、かつダイオードのオン、オフ速度は早い。従って、高速動作する可変電圧源４３、４６と組み合わせることにより、高速で浮遊容量に蓄積された電荷を放電することができる。
【００３６】
なお、Ａ点の電圧がマイナスになることがないなら、ダイオード４４、抵抗４５、可変電圧源４６は不要である。同様に、Ａ点の電圧がプラスになることがないなら、ダイオード４１、抵抗４２、可変電圧源４３は不要である。また、ダイオード４１と抵抗４２、ダイオード４４と抵抗４５は逆にしてもよい。すなわち、電圧測定部１４の入力端子に接続されている経路配線に抵抗４２、４４を接続し、この抵抗と可変電圧源４３、４５の間にダイオード４１、４４を接続するようにしてもよい。この場合、ダイオード４１のアノード、ダイオード４４のカソードをそれぞれ抵抗４２、４５に接続する。
【００３７】
図３に、可変電圧源の構成の一例を示す。図３（Ａ）は可変電圧源４３の例であり、（Ｂ）は可変電圧源４６の例である。これらの構成は互いに対称になっている。
【００３８】
図３（Ａ）において、トランジスタ６３のエミッタはＶＤＤに接続され、エミッタとベース間には抵抗６２が接続されている。トランジスタ６３のベースには抵抗６１を介してバッファ６０から切替信号が入力される。トランジスタ６３のコレクタとトランジスタ６６のベースとの間には抵抗６４が接続され、トランジスタ６６のベースとエミッタとの間には抵抗６５が接続される。
【００３９】
抵抗６７と６９の一端には電圧Ｖ１が印加される。抵抗６９の他端はトランジスタ７０のエミッタに接続され、抵抗６７の他端はベースに接続される。このベースには抵抗６８の一端が接続される。トランジスタ６６のエミッタ、トランジスタ７０のコレクタ、および抵抗６５、６８の他端には電圧Ｖ２が印加される。
【００４０】
このような構成において、切替信号が低レベルのときはトランジスタ６３がオンになり、トランジスタ６６もオンになる。抵抗６８は短絡されるので、トランジスタ７０のベース電圧はＶ２になる。トランジスタ７０のベースエミッタ間電圧をＶｂｅとすると、このトランジスタ７０のエミッタ電圧、すなわち出力電圧はおよそＶ２＋Ｖｂｅになる。
【００４１】
切替信号が高レベルになるとトランジスタ６３がオフになり、トランジスタ６６もオフになる。トランジスタ７０のベース電圧は（Ｖ１−Ｖ２）を抵抗６７と６８で分圧した電圧（＝Ｖ１２）になる。従って、トランジスタ７０のエミッタ電圧、すなわち出力電圧はおよそ（Ｖ１２＋Ｖｂｅ）になる。このようにして、切替信号によって出力電圧を切り替えることができる。
【００４２】
この可変電源は、バッファ６０、トランジスタ６３および６６、抵抗６１、６２、６４、６５で構成されるスイッチ部と、第１、第２の抵抗に相当する抵抗６７および６８で構成され、その両端に第１、第２の電圧Ｖ１、Ｖ２が印可される直列回路と、抵抗６９とトランジスタ７０で構成されるバッファとで構成されると考えることができる。
【００４３】
切替信号が低レベルのときはトランジスタ６６、すなわちスイッチ部がオンになり、抵抗６８を短絡する。このため、バッファの出力である出力信号は（Ｖ２＋Ｖｂｅ）になる。切替信号が高レベルになるとスイッチ部がオフになり、抵抗６８は開放される。そのため、出力信号は（Ｖ１２＋Ｖｂｅ）になる。すなわち、切替信号によって出力電圧を可変することができる。（Ｖ１２＋ＶＶｂｅ）がＶｐｍ、（Ｖ２−Ｖｂｅ）がＶｐｎになるように、Ｖ１、Ｖ２を選定すればよい。
【００４４】
図３（Ｂ）は可変電圧源４６の一例である。バッファ７１には切替信号が入力される。トランジスタ７４のベースには抵抗７２と７３の一端が接続される。この抵抗７２の他端はバッファ７１に、抵抗７３の他端はトランジスタ７４のエミッタに接続される。このエミッタの電圧は０Ｖにされる。
【００４５】
トランジスタ７４のコレクタとトランジスタ７７のベースの間には抵抗７６が接続され、このベースには抵抗７５の一端が接続される。トランジスタ７７のコレクタは抵抗７８と７９の一端およびトランジスタ８０のベースが接続される。抵抗７５の他端、トランジスタ７７のエミッタ、抵抗７８の他端、およびトランジスタ８０のコレクタには電圧Ｖ３が印加される。トランジスタ８０のエミッタには抵抗８１の一端が接続され、抵抗７９と８１の他端には電圧Ｖ４が印加される。
【００４６】
このような構成において、切替信号が高レベルになるとトランジスタ７４がオンになり、トランジスタ７７もオンになる。このため、抵抗７８は短絡され、トランジスタ８０のベース電圧はおよそＶ３になる。トランジスタ８０のベースエミッタ間電圧をＶｂｅとすると、トランジスタ８０のエミッタ電圧、すなわち出力電圧は（Ｖ３−Ｖｂｅ）になる。
【００４７】
切替信号が低レベルになるとトランジスタ７４がオフになり、トランジスタ７７もオフになる。トランジスタ８０のベース電圧は（Ｖ３−Ｖ４）を抵抗７８と７９で分圧した電圧（＝Ｖ３４）になり、このためトランジスタ８０のエミッタ電圧、すなわち出力電圧はおよそ（Ｖ３４―Ｖｂｅ）になる。（Ｖ３−Ｖｂｅ）がＶｎｍ、（Ｖ３４−Ｖｂｅ）がＶｎｄになるように、Ｖ３、Ｖ４を選定すればよい。
【００４８】
この可変電源も、バッファ７１とトランジスタ７４、７７、抵抗７２、７３、７５、７６で構成されるスイッチ部と、第１、第２の抵抗に相当する抵抗７８、７９で構成され、その両端に第１、第２の電圧に相当するＶ３、Ｖ４が印加される直列回路、トランジスタ８０と抵抗８１で構成されるバッファとで構成されると考えることができる。このため、切替信号によって出力電圧を（Ｖ３−Ｖｂｅ）と（Ｖ３４−Ｖｂｅ）に切り替えることができる。
【００４９】
可変電圧源４３と４６は２つの電圧を切り替える機能を有していればよい。このため、これらの可変電圧源４３、４６は図３に示したように、汎用トランジスタを用いた簡単な構成を使用することができる。可変電圧源４３、４６を汎用トランジスタで構成することにより、半導体試験装置のコストを抑えることができる。
【００５０】
なお、図３（Ａ）の可変電圧源では抵抗６７を、（Ｂ）の可変電圧源では抵抗７９を、それぞれのスイッチ部で短絡するようにしてもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作を説明するための特性図である。
【図３】可変電圧源の構成図である。
【図４】従来の半導体試験装置の構成図である。
【図５】従来の半導体試験装置の動作を説明するための特性図である。
【図６】従来の半導体試験装置の構成図である。
【図７】従来の半導体試験装置の動作を説明するための特性図である。
【符号の説明】
【００５２】
４０  半導体試験装置
１１ａ、１１ｂ、２２ａ、２２ｂ  ドライバ
１２ａ、１２ｂ  コンパレータ
１３ａ、１３ｂ、１５〜１７  スイッチ
１８ａ〜１８ｃ  浮遊容量
２０  被試験半導体
２１ａ、２１ｂ  端子
２３ａ、２３ｂ  出力抵抗
４１、４４  ダイオード
４２、４５  抵抗
４３、４６  可変電圧源
６０、７１  バッファ
６１、６２、６４、６５、６７〜６９  抵抗
６３、６６、７０、７４、７７、８０  トランジスタ
７２、７３、７５、７６、７８、７９、８１  抵抗
【図１】
2009210370.tif 000003
【図２】
2009210370.tif 000004
【図３】
2009210370.tif 000005
【図４】
2009210370.tif 000006
【図５】
2009210370.tif 000007
【図６】
2009210370.tif 000008
【図７】
2009210370.tif 000009