(57)【要約】      （修正有）【課題】パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができる半導体装置とその製造方法および半導体基板を提供する。【解決手段】半導体装置を一括成型するために、半導体基板２０１において、表面に第１の電極群と裏面に外部電極端子が接続される第２の電極群とを有するとともに、複数の半導体素子搭載領域２０３を有し、複数の半導体素子搭載領域２０３を区画する区画ライン２０２に沿って、その区画ライン２０２上の表面側に凹み部２０５を形成する。【選択図】図６
2009105362.tif 000002
【特許請求の範囲】
【請求項１】
表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
複数の外部接続用電極を有する半導体素子が搭載され、
前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、
前記半導体基板の表面側の全域が封止樹脂により被覆され、
前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
前記半導体基板は、
その表面側の周縁部に凹み部が形成された
ことを特徴とする半導体装置。
【請求項２】
表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
複数の外部接続用電極を有する半導体素子が搭載され、
前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、
前記半導体基板の表面側の全域が封止樹脂により被覆され、
前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
前記半導体基板は、
前記封止樹脂の厚みとして前記半導体基板の周縁部の上方がそれ以外の上方より厚くなるように、表面側の周縁部が形成された
ことを特徴とする半導体装置。
【請求項３】
表面に第１の電極群を有する第１の層と裏面に第２の電極群を有する第３の層と前記第１の層と前記第３の層の間に位置する第２の層とからなる多層構造の半導体基板に対して、
前記第１の層の表面側に、
複数の外部接続用電極を有する半導体素子が搭載され、
前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、
前記半導体基板の表面側の全域が封止樹脂により被覆され、
前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
前記半導体基板は、
前記第１の層の面積が前記第２の層の面積より大きくかつ前記第３の層の面積より小さい
ことを特徴とする半導体装置。
【請求項４】
前記半導体基板は、
その表面周辺に沿った方向の前記凹み部の長さが、前記表面周辺の第１の辺側と前記第１の辺と直交する第２の辺側とで異なる
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体基板は、
その表面から厚み方向の前記凹み部の長さが、前記半導体基板における前記凹み部の直下の厚みよりも大きい
ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記半導体基板は、
その表面上で表面周辺に対して直交方向の前記凹み部の長さが、前記凹み部における前記半導体基板の表面中央部側の端部から前記第１の電極群における前記電気的接続点までの距離よりも長い
ことを特徴とする請求項１に記載の半導体装置。
【請求項７】
半導体素子を搭載するための複数の半導体素子搭載領域が区画ラインにより区画された半導体基板に対し、
各々の半導体素子搭載領域内に前記半導体素子を搭載し、
その半導体素子搭載面側を少なくとも２つ以上の半導体素子搭載領域を一括に覆う状態で樹脂封止した後に、
複数の半導体素子搭載領域を前記区画ラインに沿って分割することにより、
半導体装置に個片化する半導体装置の製造方法であって、
前記樹脂封止をする前に、前記区画ラインに沿って、前記半導体基板の表面側の前記区画ライン上に凹み部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項８】
半導体装置を一括成型するために、表面に第１の電極群と裏面に外部電極端子が接続される第２の電極群とを有するとともに、複数の半導体素子搭載領域を有する半導体基板において、
前記複数の半導体素子搭載領域を区画する区画ラインに沿って、そのライン上の前記表面側に凹み部を形成した
ことを特徴とする半導体基板。
【請求項９】
表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
複数の外部接続用電極を有する半導体素子が搭載され、
前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、
前記半導体基板の表面側の全域が封止樹脂により被覆され、
前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
前記半導体基板は、
前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板中央側にある場合、
前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面幅に平行な領域で、
前記半導体素子の側端面から前記第１の電極群までの領域表面の面積よりも、前記第１の電極群から前記半導体基板の周縁端までの領域表面の面積の方が大きくなるように、
表面側が形成された
ことを特徴とする半導体装置。
【請求項１０】
表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
複数の外部接続用電極を有する半導体素子が搭載され、
前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、
前記半導体基板の表面側の全域が封止樹脂により被覆され、
前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
前記半導体基板は、
前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板周縁側にある場合、
前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面幅に平行な領域で、
前記半導体素子の側端面から前記中央点までの領域表面の面積よりも、前記中央点から前記半導体基板の周縁端までの領域表面の面積の方が大きくなるように、
表面側が形成された
ことを特徴とする半導体装置。
【請求項１１】
表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
複数の外部接続用電極を有する半導体素子が搭載され、
前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、
前記半導体基板の表面側の全域が封止樹脂により被覆され、
前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
前記半導体基板は、
前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板中央側にある場合、
前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面に略鉛直な方向で、
前記半導体素子の側端面から前記第１の電極群までの表面距離よりも、前記第１の電極群から前記半導体基板の周縁端までの表面距離の方が長くなるように、
表面側が形成された
ことを特徴とする半導体装置。
【請求項１２】
表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
複数の外部接続用電極を有する半導体素子が搭載され、
前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、
前記半導体基板の表面側の全域が封止樹脂により被覆され、
前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
前記半導体基板は、
前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板周縁側にある場合、
前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面に略鉛直な方向で、
前記半導体素子の側端面から前記中央点までの表面距離よりも、前記中央点から前記半導体基板の周縁端までの表面距離の方が長くなるように、
表面側が形成された
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一括成型方式で製造される半導体装置とその製造方法および半導体装置を一括成型するための半導体基板に関するものである。
【背景技術】
【０００２】
従来から、一般的に、樹脂封止型の半導体装置では、樹脂製の基板に半導体素子を搭載し、これを成型金型にセットした状態で熱硬化性樹脂により樹脂封止している。また、半導体素子が搭載された面、すなわち、片面のみ樹脂封止したものが用いられる。
【０００３】
また、これらの樹脂封止処理として一括封止方式にて半導体装置を効率よく生産するために、樹脂封止後に半導体基板を所定の区画ラインに沿って分割することにより、同じ生産設備にて所望の半導体装置を得ることができる。
【０００４】
従来の半導体装置（例えば、特許文献１を参照）では、それらの生産性向上を実現するために、複数の半導体素子搭載領域に区画された半導体基板に対し、各々の半導体素子搭載領域内に半導体素子を搭載し、その半導体素子搭載面側を少なくとも２つ以上の半導体素子搭載領域を一括に覆う状態で樹脂封止した後に、複数の半導体素子搭載領域を区画する区画ラインに沿って、半導体基板を分割する半導体装置の製造方法において、区画ラインに沿ってスリット状の貫通穴を設けることによって、パッケージ剥離等の副作用を抑制している。
【特許文献１】特開２０００−１２４１６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような従来の半導体装置では、半導体基板に貫通穴を設けているため、封止金型にて一括成型する際に、半導体素子搭載領域内だけではなく、封止樹脂が貫通穴を通じて半導体基板裏面側と接触する封止用の下金型に接触する。
【０００６】
また、半導体基板の裏面側が、基板全体の反りや裏面側に形成されている外部電極端子接続用の配線パターンなどによって凸凹ができている場合があり、下金型と半導体基板との間に隙間が生じる可能性がある。
【０００７】
このように隙間が生じた場合には、樹脂封止する際に半導体基板の裏面側に樹脂ばりが発生してしまい、外観上の不具合ならびに、封止金型の汚れを助長してしまったり、場合によっては、歩留りの悪化、工数の増大により生産性の低下を発生してしまい、製品の信頼性の低下やコストアップにつながるという問題点があった。
【０００８】
本発明は、上記従来の問題点を解決するもので、一括成型方式で半導体装置を製造する場合であっても、パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができる半導体装置とその製造方法および半導体基板を提供する。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、その表面側の周縁部に凹み部が形成されたことを特徴とする。
【００１０】
また、本発明の請求項２に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記封止樹脂の厚みとして前記半導体基板の周縁部の上方がそれ以外の上方より厚くなるように、表面側の周縁部が形成されたことを特徴とする。
【００１１】
また、本発明の請求項３に記載の半導体装置は、表面に第１の電極群を有する第１の層と裏面に第２の電極群を有する第３の層と前記第１の層と前記第３の層の間に位置する第２の層とからなる多層構造の半導体基板に対して、前記第１の層の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の層の面積が前記第２の層の面積より大きくかつ前記第３の層の面積より小さいことを特徴とする。
【００１２】
また、本発明の請求項４に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体基板は、その表面周辺に沿った方向の前記凹み部の長さが、前記表面周辺の第１の辺側と前記第１の辺と直交する第２の辺側とで異なることを特徴とする。
【００１３】
また、本発明の請求項５に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体基板は、その表面から厚み方向の前記凹み部の長さが、前記半導体基板における前記凹み部の直下の厚みよりも大きいことを特徴とする。
【００１４】
また、本発明の請求項６に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体基板は、その表面上で表面周辺に対して直交方向の前記凹み部の長さが、前記凹み部における前記半導体基板の表面中央部側の端部から前記第１の電極群における前記電気的接続点までの距離よりも長いことを特徴とする。
【００１５】
また、本発明の請求項７に記載の半導体装置の製造方法は、半導体素子を搭載するための複数の半導体素子搭載領域が区画ラインにより区画された半導体基板に対し、各々の半導体素子搭載領域内に前記半導体素子を搭載し、その半導体素子搭載面側を少なくとも２つ以上の半導体素子搭載領域を一括に覆う状態で樹脂封止した後に、複数の半導体素子搭載領域を前記区画ラインに沿って分割することにより、半導体装置に個片化する半導体装置の製造方法であって、前記樹脂封止をする前に、前記区画ラインに沿って、前記半導体基板の表面側の前記区画ライン上に凹み部を形成することを特徴とする。
【００１６】
また、本発明の請求項８に記載の半導体基板は、半導体装置を一括成型するために、表面に第１の電極群と裏面に外部電極端子が接続される第２の電極群とを有するとともに、複数の半導体素子搭載領域を有する半導体基板において、前記複数の半導体素子搭載領域を区画する区画ラインに沿って、そのライン上の前記表面側に凹み部を形成したことを特徴とする。
【００１７】
また、本発明の請求項９に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板中央側にある場合、前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面幅に平行な領域で、前記半導体素子の側端面から前記第１の電極群までの領域表面の面積よりも、前記第１の電極群から前記半導体基板の周縁端までの領域表面の面積の方が大きくなるように、表面側が形成されたことを特徴とする。
【００１８】
また、本発明の請求項１０に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板周縁側にある場合、前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面幅に平行な領域で、前記半導体素子の側端面から前記中央点までの領域表面の面積よりも、前記中央点から前記半導体基板の周縁端までの領域表面の面積の方が大きくなるように、表面側が形成されたことを特徴とする。
【００１９】
また、本発明の請求項１１に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板中央側にある場合、前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面に略鉛直な方向で、前記半導体素子の側端面から前記第１の電極群までの表面距離よりも、前記第１の電極群から前記半導体基板の周縁端までの表面距離の方が長くなるように、表面側が形成されたことを特徴とする。
【００２０】
また、本発明の請求項１２に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板周縁側にある場合、前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面に略鉛直な方向で、前記半導体素子の側端面から前記中央点までの表面距離よりも、前記中央点から前記半導体基板の周縁端までの表面距離の方が長くなるように、表面側が形成されたことを特徴とする。
【発明の効果】
【００２１】
以上のように本発明によれば、封止樹脂の厚みが半導体装置の周縁部の方が中央部付近よりも厚く形成されることにより、封止樹脂によって半導体基板をその周縁部から中央部方向にかしめる作用が働き、結果としてパッケージクラックやパッケージ剥離に対する抵抗力を高めることができる。
【００２２】
そのため、一括成型方式で半導体装置を製造する場合であっても、パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を示す半導体装置とその製造方法および半導体基板について、図面を参照しながら具体的に説明する。
（半導体装置の構造例１の説明）
まず、はじめに本発明の実施の形態の半導体装置の構造例１を説明する。
【００２４】
図１は本実施の形態の半導体装置の構造例１を示す断面図である。ここで説明する半導体装置は、図１に示すように、半導体基板４として、表面に第１の電極群１が形成されるとともに裏面に第２の電極群３が形成され、さらに表面側の周縁部に凹み部６が形成されている。この半導体基板４に対して、その表面側に複数の外部接続用電極（図示せず）を有する半導体素子５が搭載されている。なお、上記の凹み部６は、たとえば、ルーター加工やレーザー加工などによって形成されている。また、半導体基板４の基材部分は、たとえば樹脂によって構成されている。
【００２５】
そして、半導体素子５の外部接続用電極と半導体基板４の第１の電極群１とが電気的導通のある金属製のワイヤ７例えば金線などで電気的に接続され、半導体素子５が搭載されている半導体基板４の表面側の全域が、半導体素子５とワイヤ７とを全て含めて、封止樹脂８により被覆され、さらに半導体基板４の第２の電極群３に半田ボールなどによる外部電極端子２が接続されている。なお、半導体基板４の周縁部に形成されている凹み部６にも封止樹脂８が充填されている。
【００２６】
上記構成によって、半導体基板４の周縁部に凹み部６を形成しているので、封止樹脂８と半導体基板４との接着面積が広くとれている構造になって密着力が向上しており、パッケージクラックやパッケージ剥離に対する抵抗力を高め、半導体装置の信頼性を容易に向上することができる。
（半導体装置の構造例２の説明）
次に、本発明の実施の形態の半導体装置の構造例２を説明する。
【００２７】
図２は本実施の形態の半導体装置の構造例２を示す断面図である。ここで説明する半導体装置は、全体的な構造としては、図１に示す半導体装置の場合と同様であるが、ここでは、図２に示すように、半導体基板４は、その表面側の周縁部が、封止樹脂８の厚みとして、半導体基板４の周縁部の上方に形成される封止樹脂８の厚みＴ１が、それ以外の上方（半導体装置の中央部付近も含む）の封止樹脂８の厚みＴ２よりも厚くなるように形成されている。
【００２８】
この構成により、構造例１の場合と同様に、半導体基板４を周縁部からかしめる効果が働き、結果としてパッケージクラックやパッケージ剥離に対する抵抗力を高め、半導体装置の信頼性を容易に向上することができる。
（半導体装置の構造例３の説明）
次に、本発明の実施の形態の半導体装置の構造例３を説明する。
【００２９】
図３は本実施の形態の半導体装置の構造例３を示す断面図である。ここで説明する半導体装置は、全体的な構造としては、図１に示す半導体装置の場合と同様であるが、ここでは、図３に示すように、半導体基板４は、その周縁部に形成された凹み部６の半導体基板４表面から厚み方向の長さ（深さ）Ｄ１が、その直下に形成されている半導体基板４の厚みＤ２よりも大きく（厚く）形成されている。
【００３０】
上記構成によって、半導体基板４の周縁部で封止樹脂８と半導体基板４との密着面積をより広く確保することができ、封止樹脂８と半導体基板４との密着力が向上しており、パッケージクラックやパッケージ剥離に対する抵抗力を高め、半導体装置の信頼性を容易に向上することができる。
（半導体装置の構造例４の説明）
次に、本発明の実施の形態の半導体装置の構造例４を説明する。
【００３１】
図４は本実施の形態の半導体装置の構造例４を示す平面図である。ここで説明する半導体装置は、全体的な構造としては、図１に示す半導体装置の場合と同様であるが、ここでは、図４に示すように、半導体基板４は、その表面周辺に沿った方向の凹み部６の長さが、その第１の辺１１側の凹み部６の長さＬ１と、第１の辺１１と垂直に交わる第２の辺１２側の凹み部６の長さＬ２とで異なるように、凹み部６が形成されている。
【００３２】
これは、例えば、半導体基板４に搭載される半導体素子５が長方形の形状であった場合、半導体基板４の第１の辺１１と第２の辺１２とで半導体素子５の長さが異なることから、発生するパッケージ剥離力が異なる。
【００３３】
この剥離力の差に応じて、半導体基板４の周縁部に形成する凹み部６の長さを所望の長さに調整することによって、搭載する半導体素子５のサイズに関わらず、所望のパッケージクラックを抑制する構造をとることが容易に可能となる。
【００３４】
また、上記の半導体基板４は、その表面上で、第１の辺１１側においては、表面周辺に対して直交方向の凹み部６の長さ（幅）Ｗ１１が、凹み部６における半導体基板４の表面中央部側の端部から第１の電極群１のワイヤ７との接続点までの距離Ｗ１２よりも長くなり、第２の辺１２側においては、表面周辺に対して直交方向の凹み部６の長さ（幅）Ｗ２１が、凹み部６における半導体基板４の表面中央部側の端部から第１の電極群１のワイヤ７との接続点までの距離Ｗ２２よりも長くなるように、形成されている。
（半導体装置の構造例５の説明）
次に、本発明の実施の形態の半導体装置の構造例５を説明する。
【００３５】
図５は本実施の形態の半導体装置の構造例５を示す断面図である。ここで説明する半導体装置は、図５に示すように、半導体基板１０６は、表面に第１の電極群１０１が形成されている第１の層１０２と裏面に第２の電極群１０３が形成されている第３の層１０４と第１の層１０２と第３の層１０４の間に形成された第２の層１０５とから多層構造で構成され、この多層構造の半導体基板１０６に対して、その第１の層１０２の表面上に半導体素子１０７が搭載されている。この半導体基板１０６の基材部分は、たとえば樹脂によって構成されている。この半導体基板１０６は、第１の層１０２の平面積が、第２の層１０５の平面積より大きく、かつ第３の層１０４の平面積より小さく形成されている。このような多層構造の半導体基板１０６は、一般的にビルドアップ基板と呼ばれているもので構成されており、それぞれの層を積層し半導体基板１０６として形成している。
【００３６】
そして、半導体素子１０７上の外部接続用電極と半導体基板６上の第１の電極群１０１とが、金線などのワイヤ１０８にて電気的に接続されている。半導体素子１０７が搭載されている半導体基板１０６上の全域が、封止樹脂１０９により半導体素子１０７とワイヤ１０８とを含めて被覆されている。半導体基板１０６の裏面側の第２の電極群１０３には半田ボールなどの外部電極端子１１０が接続されている。
【００３７】
半導体基板１０６の周縁部に形成されている凹み部にも封止樹脂１０９が充填されており、多層構造の半導体基板１０６の第１の層１０２と第２の層１０５の段差部にも同じように封止樹脂１０９が充填されている。
【００３８】
上記構成によって、半導体基板１０６の周縁部に凹み部を形成しているので、封止樹脂１０９と半導体基板１０６との接着面積が広くとれている構造になっているので密着力が向上しており、パッケージクラックやパッケージ剥離に対する抵抗力を高め、半導体装置の信頼性を容易に向上することができる。
（半導体基板および半導体装置の製造方法の説明）
次に、本発明の実施の形態の半導体基板および半導体装置の製造方法を説明する。
【００３９】
図６は本実施の形態の半導体装置の製造方法に用いる半導体基板の構造例を示す平面図である。図７は本実施の形態の半導体装置の製造方法における製造工程別に示したものであり、図６のＡ−Ａ’の断面図である。
【００４０】
半導体装置の製造に際しては、まず、ウェーハ（図示せず）からチップ状に切り出された複数の半導体素子２０４と、これら複数の半導体素子２０４を搭載する半導体基板２０１を用意する。
【００４１】
この半導体基板２０１は、図６に示すように、長尺状の薄い平板構造をなすもので、その基材部分は、たとえば樹脂によって構成されている。この半導体基板２０１は、縦横の区画ライン２０２によって複数の半導体素子搭載領域２０３に区画されており、各々の半導体素子搭載領域２０３にそれぞれ１つの半導体素子２０４が搭載されるようになっている。さらに樹脂封止時には互いに隣接して区画された４つの半導体素子搭載領域２０３を一括に覆う状態で表面側は樹脂封止されるようになっている。
【００４２】
また、半導体基板２０１には、図７（ａ）に示すように、表面に第１の電極群２０６と裏面に外部電極端子２１２が接続される第２の電極群２１１とを有し、各々の半導体素子搭載領域２０３を区画する区画ライン２０２に沿って、そのライン上の表面側に凹み部２０５が形成されている。これらの凹み部２０５は、たとえば半導体基板２０１の外形加工時にルーター加工やレーザー加工によって、所望の箇所に形成する。
【００４３】
次に、上述のように形成加工された半導体基板２０１に対して、各々の半導体素子搭載領域２０３の中央部にダイボンド材などを塗布し、その上から、図７（ｂ）に示すように、例えば吸着コレットにて吸着した半導体素子２０４を搭載し、加熱、加圧することにより、半導体基板２０１上の半導体素子搭載領域２０３の中央部にダイボンディングして固定する。
【００４４】
さらに、図７（ｃ）に示すように、半導体基板２０１とその上に搭載された半導体素子２０４とを電気接続するために、半導体素子２０４に形成されている複数の外部接続用電極（図示せず）と半導体基板２０１上に形成されている第１の電極群２０６とを、金線等のワイヤ２０７を介して電気的に接続する。
【００４５】
続いて、図７（ｄ）に示すように、半導体素子搭載済みの半導体基板２０１を成型金型にセットして樹脂封止を行う。この樹脂封止に関しては、成型金型の上型２０８と下型２０９で半導体基板２０１をクランプする。このとき、上型２０８に形成された各キャビティ内には、それぞれ複数の半導体素子２０４が配置される。すなわち、図６の半導体基板構造であれば、４つの半導体素子２０４が１つのキャビティ内に配置される。
【００４６】
このように成型金型で半導体基板２０１をクランプした状態で、それぞれのゲートから封止樹脂２１０を注入、充填することにより、半導体基板２０１の表面の半導体素子搭載面側においては、半導体素子２０４、ワイヤ２０７を含む半導体素子搭載領域２０３が、一括に覆われた状態で樹脂封止される。このとき、半導体基板２０１の区画ライン２０２に沿って形成されている凹み部２０５にも封止樹脂２１０が充填される。
【００４７】
このとき、下型２０９と封止樹脂２１０の間に半導体基板２０１が存在しているので、樹脂ばりが半導体基板２０１の裏面側にまわり込むことなく、半導体装置を安定的に生産することが可能となる。
【００４８】
また、半導体基板２０１と封止樹脂２１０の膨張係数の差で内部に応力が発生するが、それぞれの区画ライン２０２にそって凹み部２０５を形成しているので、この内部応力を分散することができ、製造工程におけるパッケージ剥離を有効に防止することが可能となる。
【００４９】
次に、図７（ｅ）に示すように、半導体基板２０１の裏面側に形成されている第２の電極群２１１に、半田ボール等の外部電極端子２１２を、リフローなどによって溶融固着させる。
【００５０】
その後、図７（ｆ）に示すように、複数の半導体素子搭載領域２０３を区画する区画ライン２０２に沿って、半導体基板２０１と封止樹脂２１０を分割する。この分割加工は、たとえば、樹脂封止済みの半導体基板２０１をダイシング装置にセットし、高速回転するブレード２１３を縦横にかつ区画ライン２０２に沿って移動させることで分割することができる。このようにして半導体基板２０１の分割後に得られた半導体装置は、半導体基板２０１の周縁部に凹み部２０５をもつ構造となる。
【００５１】
上記構成によって、半導体基板２０１の周縁部に凹み部２０５を形成しているので、封止樹脂２１０と半導体基板２０１との接着面積が広くとれている構造になっているので、それらの密着力が向上しており、パッケージクラックやパッケージ剥離に対する抵抗力を高めることができる。
【００５２】
その結果、パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができる。
【００５３】
なお、従来技術における問題点を解決するために、半導体装置の構造例として、上記の実施の形態で説明した各構造例の他に、以下のように構成しても良い。
（半導体装置の構造例６の説明）
半導体装置の構造例６として、例えば、図８（ａ）に示すように、第１の電極群１が半導体素子５の側端面から半導体基板４の周縁端までの距離Ａの１／２である中央点Ｐより半導体基板４の中央側の位置Ｋ１にある場合には、半導体基板４は、図８（ｂ）に示すように、半導体素子５の側端面から半導体基板４の周縁端までの半導体基板４の表面側における半導体素子５の側面幅に平行な領域を考えた場合、その領域で、凹み部６の内壁面も含めて、半導体素子５の側端面からＫ１上にある第１の電極群１までの領域表面の面積Ｓ１よりも、Ｋ１上にある第１の電極群１から半導体基板４の周縁端までの領域表面の面積Ｓ２の方が大きくなるように、表面側を形成する。
【００５４】
また、半導体基板４は、図８（ｃ）に示すように、半導体素子５の側端面から半導体基板４の周縁端までの半導体基板４の表面側における半導体素子５の側面に略鉛直な方向を考えた場合、その方向で、凹み部６の内壁面も含めて、半導体素子５の側端面からＫ１上にある第１の電極群１までの表面距離Ｌ１よりも、Ｋ１上にある第１の電極群１から半導体基板４の周縁端までの表面距離Ｌ２の方が長くなるように、表面側を形成する。
（半導体装置の構造例７の説明）
次に、半導体装置の構造例７として、例えば、図９に示すように、第１の電極群１が半導体素子５の側端面から半導体基板４の周縁端までの距離Ａの１／２である中央点Ｐより半導体基板４の周縁側にある場合には、中央点Ｐを図８におけるＫ１と見なして、半導体基板４は、図８（ｂ）の場合と同様に、半導体素子５の側端面から半導体基板４の周縁端までの半導体基板４の表面側における半導体素子５の側面幅に平行な領域を考えた場合、その領域で、凹み部６の内壁面も含めて、半導体素子５の側端面から中央点Ｐ（Ｋ１）までの領域表面の面積Ｓ１よりも、中央点Ｐ（Ｋ１）から半導体基板４の周縁端までの領域表面の面積Ｓ１の方が大きくなるように、表面側を形成する。
【００５５】
また、中央点Ｐを図８におけるＫ１と見なして、半導体基板４は、図８（ｃ）の場合と同様に、半導体素子５の側端面から半導体基板４の周縁端までの半導体基板４の表面側における半導体素子５の側面に略鉛直な方向を考えた場合、その方向で、凹み部６の内壁面も含めて、半導体素子５の側端面から中央点Ｐ（Ｋ１）までの表面距離Ｌ１よりも、中央点Ｐ（Ｋ１）から半導体基板４の周縁端までの表面距離Ｌ２の方が長くなるように、表面側を形成する。
（半導体装置の構造例８の説明）
また、上記の実施の形態で説明した各構造例では、半導体素子５として、ワイヤ７を通じて第１の電極群１と電気接続するワイヤボンディング型を用いた場合を挙げたが、それに限ることはなく、その他の方式で半導体基板４上の第１の電極群１と電気信号の入出力が可能な状態で半導体基板４上に搭載される半導体素子５を用いても同様に実施でき、例えば、以下のように構成する場合が挙げられる。
【００５６】
図１０に示すように、半導体基板４の表面側中央付近に、ワイヤボンディング型の半導体素子の代わりに、フリップチップ型の半導体素子５を搭載する場合が考えられるが、この場合は、半導体素子５に電気接続される第１の電極群１は、半導体基板４の表面側で半導体素子５の搭載領域内に形成され、図９に示す半導体装置の場合と同様に、半導体基板４の表面側を形成する。
【００５７】
さらに、図示しないが、半導体素子５として、半導体基板４に対して、光（例えば、レーザー光など）や無線波（高周波）などの電磁波を使用して、非接触で電気信号の入出力が可能な半導体素子５を用いても、フリップチップ型を用いた場合と同様に実施でき、この場合も、図９に示す半導体装置の場合と同様に、半導体基板４の表面側を形成する。
（半導体装置の構造例９の説明）
また、上記の実施の形態で説明した各構造例では、半導体基板４として、その表面側の周縁部に１つの溝からなる凹み部６を形成した場合を挙げたが、図１１に示すように、例えば２つ（それ以上でも良い）の溝からなる凹み部１１６を形成することが考えられ、この場合には、半導体基板４の周縁部における封止樹脂８との接着力をより向上することができる。
（半導体装置の構造例１０の説明）
また、上記の実施の形態で説明した各構造例では、半導体基板４として、その表面側の周縁部に１つあるいはそれ以上の溝からなる凹み部を形成した場合を挙げたが、例えば、図１２（ａ）に示すように１つのリブからなる凸部１２６や、図１２（ｂ）に示すように２つ（それ以上でも良い）のリブからなる凸部１２７を形成することが考えられ、この場合にも、図１１に示す半導体装置の場合と同様に、半導体基板４の周縁部における封止樹脂８との接着力をより向上することができる。
【産業上の利用可能性】
【００５８】
本発明の半導体装置とその製造方法および半導体基板は、一括成型方式で半導体装置を製造する場合であっても、パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができるもので、特に一括成型方式によって構成される半導体装置に有用である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態の半導体装置の構造例１を示す断面図
【図２】本発明の実施の形態の半導体装置の構造例２を示す断面図
【図３】本発明の実施の形態の半導体装置の構造例３を示す断面図
【図４】本発明の実施の形態の半導体装置の構造例４を示す平面図
【図５】本発明の実施の形態の半導体装置の構造例５を示す断面図
【図６】本発明の実施の形態の半導体基板の構造例を示す平面図
【図７】本発明の実施の形態の半導体装置の製造方法における製造工程を示す断面図
【図８】本発明の実施の形態の半導体装置の構造例６を示す断面図および平面図
【図９】本発明の実施の形態の半導体装置の構造例７を示す断面図
【図１０】本発明の実施の形態の半導体装置の構造例８を示す断面図
【図１１】本発明の実施の形態の半導体装置の構造例９を示す断面図
【図１２】本発明の実施の形態の半導体装置の構造例１０を示す断面図
【符号の説明】
【００６０】
１    第１の電極群
２    外部電極端子
３    第２の電極群
４    半導体基板
５    半導体素子
６    凹み部
７    ワイヤ（電気的導通のある金属製）
８    封止樹脂
Ｄ１    凹み部の深さ
Ｄ２    凹み部直下の半導体基板の厚み
１１    第１の辺
１２    第２の辺
１０１    第１の電極群
１０２    第１の層
１０３    第２の電極群
１０４    第３の層
１０５    第２の層
１０６    （多層構造の）半導体基板
１０７    半導体素子
１０８    ワイヤ（電気的導通のある金属製）
１０９    封止樹脂
１１０    外部電極端子
２０１    半導体基板
２０２    区画ライン
２０３    素子搭載領域
２０４    半導体素子
２０５    凹み部
２０６    第１の電極群
２０７    ワイヤ（電気的導通のある金属製）
２０８    成型金型の上型
２０９    成型金型の下型
２１０    封止樹脂
２１１    第２の電極群
２１２    外部電極端子
２１３    ブレード
【図１】
2009105362.tif 000003
【図２】
2009105362.tif 000004
【図３】
2009105362.tif 000005
【図４】
2009105362.tif 000006
【図５】
2009105362.tif 000007
【図６】
2009105362.tif 000008
【図７】
2009105362.tif 000009
【図８】
2009105362.tif 000010
【図９】
2009105362.tif 000011
【図１０】
2009105362.tif 000012
【図１１】
2009105362.tif 000013
【図１２】
2009105362.tif 000014