(57)【要約】【課題】不正遊技を簡単に且つ有効に排除できるスロットマシンを提供する。【解決手段】遊技者のスタートレバー１７の操作に応じて複数の図柄を変動表示させる複数の回転リール４ａ〜４ｃと、各ゲーム毎に抽出される乱数値ＲＮＤに基づいて各ゲームの当否抽選を行う抽選手段（ＳＴ５）と、前記複数の回転リールの図柄を前記当否抽選の当選結果に合うよう整列させる停止手段（ＳＴ７）と、を有するスロットマシンである。乱数値ＲＮＤは、カウンタ回路６６の出力に基づき、１６ビット長の数値範囲の数値が一様に生成される基礎値と、乱数生成部６４ｄでランダムに生成される擬似乱数に基づいて選択される補正値と、を演算して生成され、前記補正値は、素数を記憶した補正テーブルＴＢＬから抽出される。【選択図】図１０
2009279253.tif 000002
【特許請求の範囲】
【請求項１】
遊技者の開始操作に応じて複数の図柄を変動表示させる複数の回転リールと、各ゲーム毎に抽出される乱数値に基づいて各ゲームの当否抽選を行う抽選手段と、前記複数の回転リールの図柄を前記当否抽選の当選結果に合うよう整列させる停止手段と、を有する遊技機において、
前記乱数値は、カウンタ回路の出力に基づき、所定の数値範囲の数値が一様に生成される基礎値と、ソフトウェア処理によるかソフトウェア処理を経ることでランダムに生成される補助乱数に基づいて選択される補正値と、を演算して生成され、
前記補正値は、複数の数値を記憶した補正テーブルから抽出されることを特徴とする遊技機。
【請求項２】
前記補助乱数は、前記抽選手段を実現するワンチップマイコンに内蔵された乱数生成部によって生成される請求項１に記載の遊技機。
【請求項３】
前記補正テーブルには、１０個未満の素数が記憶されている請求項１又は２に記載の遊技機。
【請求項４】
前記基礎値は、カウンタ回路の出力値をそのまま使用した数値である請求項１〜３の何れかに記載の遊技機。
【請求項５】
前記基礎値は、カウンタ回路の出力値を、ビット入れ替えして変形した数値である請求項１〜３の何れかに記載の遊技機。
【請求項６】
前記補正演算は、１６ビット長の加算処理又は減算処理で実現される請求項１〜５の何れかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータ装置を内蔵する電子遊技機に関し、特に、遊技媒体としてメダル又は遊技球を用いる回胴遊技機に好適に適用される。
【背景技術】
【０００２】
スロットマシンなどの回胴遊技機では、遊技者がメダル投入口にメダルを投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップボタンを押して回転リールを停止させたとき、停止ライン上の図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。但し、各ゲームの当否状態は、実際には、機器内部の抽選処理によって各ゲームの開始時に予め決まっており、この抽選処理によって当選した図柄を、遊技者が停止ライン上に揃えることで配当メダルが払出される。
【０００３】
抽選処理による当選図柄のうち特に価値が高いのが、ビッグボーナス（ＢＢ）図柄である。このＢＢ図柄に当選して、遊技者がＢＢ図柄を停止ライン上に揃えると、その後ビッグボーナスゲームが開始されて、連続的に当選高確率のゲーム状態が維持されることで、それまでより格段に多い配当メダル数が期待できるようになっている。そのため、遊技者は誰でも、極めて低い確率でしか発生しないビッグボーナスへの当選状態を祈念しつつ、ゲームを進行させることになる。
【０００４】
ところが、本来、低確率でしか発生しないビッグボーナスへの当選状態を、意図的に高確率で発生させようする不正遊技者も存在し、体感器などと称される違法器具を使用することが報告されている。そこで、このような違法遊技の対策として各種の提案がされている。
【特許文献１】特開２００５−１１１０９８号公報
【特許文献２】特開２００３−１２６３３３号公報
【０００５】
これらの発明は、独立した２つの乱数値を加算して抽選値を生成し、その抽選値と当選値ＨＩＴとを比較する当否抽選処理を実行することで、体感器などを使用しても大当りタイミングを推定ができないようしている。ここで、第１の乱数値としては、例えばスタートレバー操作時にカウンタ回路から取得されるカウンタ値（ハード乱数）が使用され、第２の乱数値としては、ソフトウェア処理を経た乱数値（ソフト乱数）が使用される。典型的には、１６ビット長のハード乱数と、１６ビット長のソフト乱数を加算して、１６ビット長の抽選値を生成している。この抽選値は、ハード乱数とは異なり、発生する数値系列がランダムとなるので、防犯対策として有効であると考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、抽選値の発生系列をランダム化するためにソフト乱数を使用する場合には、生成される抽選値の発生一様性が不完全となるという問題がある。すなわち、例えば、Ｎビット構成の抽選値を生成する場合には、０から２Ｎ−１までの数値を一様に発生させる必要があるが、ソフト乱数では、この発生一様性が担保されない。
【０００７】
図１５（ａ）は、例えば、Windows(登録商標）のrandomize関数を使用して、０〜３１までのソフト乱数を生成した場合における、ソフト乱数の出現度数を示している。具体的には、Int(Rnd * 32)の演算を３２＊２０回実行して、０〜３１のソフト乱数の出現度数を表示している。
【０００８】
乱数シードの選択や、図１６（ａ）のテストプログラムの実行回数に応じて、出現度数がやや変化するものの、数値範囲を２０周する６４０回の実行回数では、出現度数は、平均値２０を中心に５０％〜１４０％程度の範囲のバラツキが残る。そのため、出現度数が最高の数値（＝９）が当選値である場合と、出現度数が最低の数値（＝２６）が当選値である場合とで、当選確率が、実に２．８倍も相違することになる。
【０００９】
なお、実行回数を増加させると、上記のバラツキは緩和されるものの、数値範囲を１２２８８周する６５５３６＊６回の実行回数でも、９８．６％〜１０３．０％程度のバラツキが残る（図１５（ｂ）及び図１６（ｂ）参照）。しかも、いくらバラツキが±２〜３％の範囲に抑えられるとは言っても、それは平均的な評価に過ぎず、遊技動作中の短い時間スパンでは、大きなバラツキが生じていることに変わりはない。このことは、遊技機の動作時間帯によって、当選確率が少なからず変化することを意味し、少なくとも、好ましいことではない。
【００１０】
この点、ハード乱数の場合には、発生系列が単純で規則的であるので、数値範囲内の出現度数は必ず均等であり、当選値として何を選択しても当選確率が変化することはなく、この点が極めて優れている。但し、ハード乱数だけでは、発生する数値列が規則的であるため、体感器などによる不正遊技を防止できない。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであって、ハード乱数の利点を生かしつつ、不正遊技を簡単に且つ有効に排除できる遊技機を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するため、本発明は、遊技者の開始操作に応じて複数の図柄を変動表示させる複数の回転リールと、各ゲーム毎に抽出される乱数値に基づいて各ゲームの当否抽選を行う抽選手段と、前記複数の回転リールの図柄を前記当否抽選の当選結果に合うよう整列させる停止手段と、を有する遊技機において、前記乱数値は、カウンタ回路の出力に基づき、所定の数値範囲の数値が一様に生成される基礎値と、ソフトウェア処理によるかソフトウェア処理を経ることでランダムに生成される補助乱数に基づいて選択される補正値と、を演算して生成され、前記補正値は、複数の数値を記憶した補正テーブルから抽出される。
【００１３】
本発明では、基礎値をそのまま使用しないので、発生する数値列が不規則なものとなり、不正遊技を有効に防止することができる。また、本発明の乱数値は、所定の数値範囲の数値が一様に生成される基礎値を基本にして、これに若干の補正を施して生成されるので、数値範囲内の出現度数は、短い時間スパンでもほぼ均等であり、当選値として何を選択しても、遊技機の動作時間帯に拘らず、当選確率が変化しない。
【００１４】
本発明では、補正テーブルに記憶されている複数の数値が、補助乱数に基づいてランダムに選択される。そのため、選択対象の数値が多い場合には、生成される乱数値のランダム性が高まる反面、乱数としての発生一様性が阻害される。そこで、選択対象の数値は、１０個未満とするのが効果的である。１０個以上の数値を使用した場合には、短い時間スパンでは、乱数としての発生一様性が大きく害される。
【００１５】
選択対象の数値は、更に好ましくは、８個以下とすべきであり、プログラム処理の容易化の観点からは、２個、４個、又は８個とすると簡易的である。この場合には、補助乱数の特定１ビット、２ビット、又は３ビットの数値を使用して、補正テーブルを検索することができる。
【００１６】
補正テーブルに記憶する数値は、同一値でない限り、特に限定されないが、互いの関連性が薄い方が好ましいので、素数が好適に採用される。また、補助乱数は、前記抽選手段を実現するワンチップマイコンに内蔵された乱数生成部によって生成されるのが簡易的である。
【００１７】
本発明の基礎値は、所定の数値範囲の数値が一様に生成されれば足りるので、必ずしも、規則的に増加又は減少する数値列である必要はない。したがって、基礎値は、カウンタ回路の出力値をそのまま使用した数値である場合に限らず、カウンタ回路の出力値を、ビット入れ替えして変形した数値であっても良い。防犯上の観点からは後者の方が効果的である。なお、補正演算は、１６ビット長の加算処理又は減算処理で実現するのが典型的である。
【発明の効果】
【００１８】
上記した本発明によれば、ハード乱数の利点を生かしつつ、不正遊技を簡単に且つ有効に排除できる遊技機を実現できる。
【発明を実施するための最良の形態】
【００１９】
以下、実施例に基づいて本発明を更に詳細に説明する。図１〜図４は、実施例に係るスロットマシンＳＬを図示したものである。本スロットマシンＳＬは、矩形箱状の本体ケース１と、各種の遊技部材を装着した前面パネル２とが、ヒンジ３を介して連結され、前面パネル２が本体ケース１に対して開閉可能に構成されている（図２）。そして、図１は前面パネル２の正面図、図２はスロットマシンＳＬの右側面図（ａ）と平面図（ｂ）、図３は前面パネル２の背面図、図４は本体ケース１の内部正面図を示している。
【００２０】
図４に示す通り、本体ケース１の略中央には、３つの回転リール４ａ〜４ｃを備える図柄回転ユニット４が配置され、その下側に、メダル払出装置５が配置されている。各回転リール４ａ〜４ｃには、ＢＢ図柄、ＲＢ図柄、各種のフルーツ図柄、及びリプレイ図柄などが描かれている。メダル払出装置５には、メダルを貯留するメダルホッパー５ａと、払出モータＭと、メダル払出制御基板５５と、払出中継基板６３と、払出センサ（不図示）などが設けられている。ここで、メダルは、払出モータＭの回転に基づいて、払出口５ｂから図面手前に向けて導出される。なお、限界量を越えて貯留されたメダルは、オーバーフロー部５ｃを通して、補助タンク６に落下するよう構成されている。
【００２１】
上記のメダル払出装置５に隣接して電源基板６２が配置され、また、図柄回転ユニット４の上部に主制御基板５０が配置され、主制御基板５０に隣接して回胴設定基板５４が配置されている。なお、図柄回転ユニット４の内部には、回胴ＬＥＤ中継基板５８と回胴中継基板５７とが設けられ、図柄回転ユニット４に隣接して外部集中端子板５６が配置されている。
【００２２】
図１に示すように、前面パネル２の上部には液晶表示ユニット７が配置され、その下部には、回転リール４ａ〜４ｃに対応する３つの表示窓８ａ〜８ｃが配置されている。表示窓８ａ〜８ｃを通して、各回転リール４ａ〜４ｃの回転方向に、各々３個程度の図柄が見えるようになっており、合計９個の図柄の水平方向の三本と、対角線方向の二本が仮想的な停止ラインとなる。このような表示窓８ａの左側には、遊技状態を示すＬＥＤ群９が設けられ、その下方には、遊技成果として払出されるメダル数を表示する払出表示部１０や、クレジット状態のメダル数を表示する貯留数表示部１１が設けられている。
【００２３】
前面パネル２の垂直方向中央には、メダルを投入するメダル投入口１２が設けられ、これに隣接して、メダル投入口１２に詰まったメダルを返却させるための返却ボタン１３が設けられている。また、クレジット状態のメダルを払出すクレジット精算ボタン１４と、メダル投入口１２へのメダル投入に代えてクレジット状態のメダルを擬似的に一枚投入する投入ボタン１５と、クレジット状態のメダルを擬似的に三枚投入するマックス投入ボタン１６とが設けられている。
【００２４】
これらの遊技部材の下方には、回転リール４ａ〜４ｃの回転を開始させるスタートレバー１７と、回転中の回転リール４ａ〜４ｃを停止させるためのストップボタン１８ａ〜１８ｃが設けられている。その他、前面パネル２の下方には、メダルを蓄える横長の受け皿１９と、払出装置５の払出口５ｂに連通するメダル導出口２０とが設けられている。なお、メダル導出口２０の左右にはスピーカＳＰが配置されている。
【００２５】
図３に示すように、前面パネル３の裏側には、メダル投入口１２に投入されたメダルの選別を行うメダル選別装置２１と、メダル選別装置２１により不適正と判別されたメダルをメダル導出口２０に案内する返却通路２２とが設けられている。また、前面パネル３の裏側上部には、演出制御基板５１、演出インタフェイス基板５２、及び液晶制御基板６１などを収容する基板ケース２３が配置されている。そして、メダル選別装置２１の上部には、図１に示す各種の遊技部材と主制御基板５０との間の信号を中継する遊技中継基板５３が設けられている。
【００２６】
図５は、実施例に係るスロットマシンＳＬの回路構成を示すブロック図である。図示の通り、このスロットマシンＳＬは、回転リール４ａ〜４ｃを含む各種の遊技部材の動作を制御する主制御基板５０と、主制御基板５０から受けた制御コマンドに基づいて演出動作を実現する演出制御基板５１と、交流電圧（２４Ｖ）を直流電圧（５Ｖ，１２Ｖ，２４Ｖ）に変換して装置各部に供給する電源基板６２とを中心に構成されている。
【００２７】
主制御基板５０は、演出制御基板５１に対して、スピーカＳＰによる音声演出、ＬＥＤランプや冷陰極線管放電管によるランプ演出、及び、液晶表示ユニット７による図柄演出を実現するための制御コマンドを出力している。そして、演出制御基板５１は、演出インタフェイス基板５２を通して、液晶制御基板６１に接続されており、液晶制御基板６１は、液晶表示（ＬＣＤ）ユニット７における図柄演出を実現している。
【００２８】
演出制御基板５１は、演出インタフェイス基板５２と共に、ＬＥＤ基板５９やインバータ基板６０や回胴ＬＥＤドライブ基板５８を経由して、各種のＬＥＤや冷陰極線管放電管におけるランプ演出を実現している。また、演出制御基板５１は、演出インタフェイス基板５２を通してスピーカＳＰを駆動して音声演出を実現している。
【００２９】
主制御基板５０は、遊技中継基板５３を通して、スロットマシンの各種遊技部材に接続されている。具体的には、スタートレバー１７の始動スイッチ、ストップボタン１８ａ〜１８ｃの停止スイッチ、投入ボタン１５，１６の投入スイッチ、清算ボタン１４の清算スイッチ、投入枚数判定部２１ｄを構成するフォトインタラプタＰＨ１，ＰＨ２、投入メダル返却部２１ｃを構成するブロッカーソレノイド３１、及び、各種ＬＥＤ素子９〜１１などに接続されている。
【００３０】
また、主制御基板５０は、回胴中継基板５７を経由して、回転リール４ａ〜４ｃを回転させる３つのステッピングモータ、及び、回転リール４ａ〜４ｃの基準位置を検出するためのインデックスセンサに接続されている。そして、ステッピングモータを駆動又は停止させることによって、回転リール４ａ〜４ｃの回転動作と、目的位置での停止動作を実現している。
【００３１】
主制御基板５０は、払出中継基板６３を通してメダル払出装置５にも接続されている。メダル払出装置５には、メダル払出制御基板５５と、メダル払出センサと、払出モータＭとが設けられており、メダル払出制御基板５５は、主制御基板５０からの制御コマンドに基づいて払出モータＭを回転させて、所定量のメダルを払出している。
【００３２】
その他、主制御基板５０は、外部集中端子板５６と、回胴設定基板５４にも接続されている。外部集中端子板５６は、例えばホールコンピュータＨＣに接続されており、主制御基板５０は、外部集中端子板５６を通して、メダルの投入枚数やメダルの払出枚数などを出力している。また、回胴設定基板５４は、係員が設定した確率的なメダル払出枚数のランク設定値を示す設定キー信号などを出力している。
【００３３】
図６は、主制御基板５０の回路構成を図示したものである。図示の通り、主制御基板５０は、ワンチップマイコン６４と、８ｂｉｔパラレルデータを入出力するＩ／Ｏポート回路６５と、ハードウェア的に乱数値を生成するカウンタ回路６６と、演出制御基板５１などの外部基板とのインタフェイス回路とを中心に構成されている。ここで、ワンチップマイコン６４は、Ｚ８０相当品のＣＰＵコア６４ａ、ＲＯＭ、ＲＡＭなどの他に、ＣＴＣ(Counter/Timer Circuit)６４ｂや、割込みコントローラ６４ｃや、乱数生成部６４ｄなどを内蔵している。なお、この実施例では、ワンチップマイコン６４として、ＬＥ４３８０（エルイーテック社）を使用している。
【００３４】
ＣＴＣ６４ｂは、８ｂｉｔのカウンタやタイマを集積した回路であり、Ｚ８０システムに、周期的割り込みや一定周期のパルス出力作成機能（ビットレートジェネレータ）や時間計測の機能を付与するものである。そこで、本実施例では、ＣＴＣ６４ｂを利用して、Ｚ８０ＣＰＵ６４ａに１．５ｍＳ程度の時間間隔τでタイマ割込み（図１３（ａ））をかけている。
【００３５】
乱数生成部６４ｄは、１６ビット長の擬似乱数（０〜６５５３５）を生成する構成部分であって、システムクロックに同期して更新されるカウンタを内蔵して構成されている。但し、１６ビットカウンタの出力に適宜なソフトウェア処理を施すことで、生成される数値系列が乱数化されている。そして、生成されたソフト乱数たる擬似乱数は、任意のタイミングで、ＣＰＵが取得できるよう構成されている。
【００３６】
インタフェイス回路としては、電源回路とのインタフェイス回路６７、遊技中継基板５３とのインタフェイス回路６８と、回胴モータ駆動回路６９と、演出制御基板と５１のインタフェイス回路７０などが設けられている。そして、電源遮断時には、インタフェイス回路６７を通して、Ｚ８０ＣＰＵ６４ａに電圧降下割込みをかけている。なお、回胴モータ駆動回路６９は、回転リール４ａ〜４ｃのステッピングモータの駆動信号を生成する回路であり、インタフェイス回路７０は、演出制御基板５１に制御コマンドを出力するための８ビットパラレルポートである。
【００３７】
図７は、カウンタ回路６６をより詳細に例示した回路図である。図示のカウンタ回路６６は、スタートレバー１７のＯＮ操作を示す始動スイッチ信号ＳＧを受ける入力部２４と、２つのＤ型フリップフロップ２５ａ，２５ｂによる信号取得部２５と、ハードウェア乱数の下位８ビット（ＬＯＷ）を生成するＩＣカウンタ２６Ｌと、ハードウェア乱数の上位8ビット（ＨＩ）を生成するＩＣカウンタ２６Ｈとを中心に構成されている。そして、ＩＣカウンタ２６Ｈ，２６Ｌの各出力端子（ＱＡ〜ＱＨ）は、データバスを通して、ワンチップマイコン６４（ＣＰＵコア６４ａ）に接続されている。
【００３８】
入力部２４は、抵抗とコンデンサによるローパスフィルタと、シュミットトリガ型のインバータとで構成されている。そのため、負論理の始動スイッチ信号ＳＧは、論理変換されて信号取得部２５に供給される。
【００３９】
信号取得部２５は、直列接続された２つのＤ型フリップフロップ２５ａ，２５ｂで構成されている。そして、各クロック端子ＣＬＫには、基準パルスΦ（ここでは周波数８ＭＨｚ）が供給されており、基準パルスΦの立ち上がりエッヂのタイミングで、Ｄ入力端子のデータが取得されてＱ出力端子に出力される。したがって、始動スイッチ信号ＳＧがＬレベルに変化した後、２つ目の基準パルスΦの立ち上がりエッヂで、各ＩＣカウンタ２４Ｌ，２４Ｈのロック端子ＲＣＬＫが、Ｈレベルに立ち上がる。
【００４０】
基準パルスΦは、専用の発振回路によって、システムクロックとは別に発振させるのが好ましい。但し、簡易的には、ワンチップマイコン６４を動作させるシステムクロックを基準パルスΦに代用しても良い。システムクロックを基準パルスΦに代用する場合、カウンタ回路６６の出力と、タイマ割込みで更新されるソフトウェアカウンタとは広義には同期状態になるとも言えるが、後述する理由から、実質的には非同期状態となる。
【００４１】
２つのＩＣカウンタ２６は、いずれも、８ビットのバイナリカウンタと８ビットの出力レジスタとを内蔵している。そして、クロック端子ＣＣＬＫに供給されるクロック信号を２進カウントする一方、ロック端子ＲＣＬＫに保持信号を受けると、その瞬間のバイナリカウンタのカウンタ値が、内蔵する出力レジスタに記憶されるようになっている。なお、出力レジスタに記憶されたカウンタ値は、出力イネーブル端子ＯＥがＬレベルであることを条件に、外部出力端子（ＱＡ〜ＱＨ）に出力される。
【００４２】
図示の通り、このカウンタ回路６６では、電源電圧値（ＤＣ５Ｖ）が正常値である限り、基準パルスΦが、ＮＡＮＤゲートを経由して下位ＩＣカウンタ２６Ｌのクロック端子ＣＣＬＫに供給される。一方、上位ＩＣカウンタ２６Ｈには、下位ＩＣカウンタ２６Ｌの桁上げ信号ＲＣＯが供給されている。そのため、２つのＩＣカウンタ２６は、全体として１６ビットカウンタとして機能することになり、２つの内部カウンタは、００００Ｈ〜ＦＦＦＦＨ（１０進数６５５３５）カウンタ値の間で循環することになる。なお、添字Ｈは、以下の場合も含め、１６進数を意味する。
【００４３】
先に説明した通り、始動スイッチ信号ＳＧがＬレベルに変化すると、これに対応して、各ＩＣカウンタ２４Ｌ，２４Ｈのロック端子ＲＣＬＫがＨレベルに立ち上がり、内部のバイナリカウンタの値が出力レジスタに保持される。一方、各ＩＣカウンタ２４Ｌ，２４Ｈの出力イネーブル端子ＯＥには、ワンチップマイコン６４からチップセレクト信号ＣＳ０，ＣＳ１が供給されている。そのため、ワンチップマイコン６４は、必要時に、チップセレクト信号ＣＳ０，ＣＳ１をＬレベルに変化させることによって、ＩＣカウンタ２４Ｌ，２４Ｈに内蔵の出力レジスタが保持するデータＱＡ〜ＱＨを取得できることになる。
【００４４】
図８は、電源基板６２の回路構成を示すブロック図である。この電源基板６２は、交流２４Ｖを受けて脈流電圧に変換する整流部８０と、脈流電圧を直流５Ｖに変換する第１電圧変換部８１と、脈流電圧を直流１２Ｖに変換する第２電圧変換部８２と、脈流電圧を直流２４Ｖに変換する第３電圧変換部８３と、第１電圧変換部８１の出力電圧を蓄電する蓄電部８４と、電源遮断状態を検出して検出信号ＲＥＳを出力する電源監視部８５とで構成されている。
【００４５】
蓄電部８４は、大容量（１ファラッド程度）のコンデンサＣと、過電流用の制限抵抗ｒ１、ｒ２と、逆方向電流を阻止するダイオードＤとで構成されている。なお、制限抵抗ｒ１は７５Ω程度、制限抵抗ｒ２は１０Ω程度である。コンデンサＣの両端電圧は、バックアップ電源として、ワンチップマイコン６４に供給されている。
【００４６】
このバックアップ電源は、ワンチップマイコン６４に内蔵されたＳＲＡＭ(static ram)に供給されており、電源電圧の遮断状態でも、通常７〜８日はＲＡＭ(Random Access Memory)の記憶内容を保持するようにしている。なお、ＲＡＭの記憶容量は、この実施例では、遊技機のワークエリアとして使用される５１２バイト程度である。
【００４７】
電源監視部８５は、交流入力電圧２４Ｖの電圧レベルと、直流電源電圧５Ｖの電圧レベルとを監視している。そして、何れか一方のレベルが所定値を下回ると、検出信号ＲＥＳがＬレベルに変化するよう構成されている。瞬停や停電などの異常時には、先ず、交流入力電圧の電圧降下に対応して、検出信号ＲＥＳが素早く出力される。
【００４８】
この検出信号ＲＥＳは、主制御基板５０のインタフェイス回路６７（図６）に供給されて、正論理の異常信号ＡＬＭと、負論理の異常信号ＡＬＭバーとなる。そして、正論理の異常信号ＡＬＭがＩ／Ｏポート回路６５に供給される一方、負論理の異常信号ＡＬＭバーは、ワンチップマイコン６４の割込み端子ＩＮＴ(maskable Interrupt)に供給される。したがって、この時、ＣＰＵコア６４ａが割込み許可状態であれば、負論理の異常信号ＡＬＭバーに基づいて、電圧降下割込み処理が開始されることになる。
【００４９】
図６のインタフェイス回路６７には電源リセット回路も内蔵されている。そして、電源投入時には、インタフェイス回路６７で生成されたリセット信号が、ワンチップマイコン６４のリセット端子ＲＳＴ０に供給される。その結果、ＣＰＵコア６４ａがリセット状態となり、メモリの先頭アドレス以降の制御プログラムの実行が開始されることになる。
【００５０】
以上、主制御基板５０の回路構成を中心に説明したので、次に主制御基板５０のワンチップマイコン６４（以下、主制御部５０という）が実現する制御動作を説明する。
【００５１】
図９〜図１４は、主制御部５０が実行する制御プログラムを説明するフローチャートである。主制御部５０の制御プログラムは、電源投入時に開始される無限ループ状のメイン処理（図９〜図１２）と、ＣＴＣからの定時割込みで起動されるタイマ割込み処理（図１３）と、電源遮断時に電源基板６２からの検出信号ＲＥＳ（負論理の異常信号ＡＬＭバー）で起動される電圧降下割込み処理（図１４）とで構成されている。ここで、タイマ割込み、及び電圧降下割込みは、共にマスク可能な割込みであり(maskable interrupt)、本実施例ではＮＭＩ(non-maskable interrupt)を使用しない。また、タイマ割込みの割込み周期τは、１．５ｍＳ程度である。
【００５２】
先ず、図９のメイン処理から説明すると、電源が投入されると初期処理（ＳＴ１）の後、ＲＡＭのワークエリアをクリアする（ＳＴ２）。また、初期処理（ＳＴ１）において割込み禁止状態に設定されているＣＰＵを、割込み許可状態に設定する（ＳＴ２）。なお、初期処理については図１２に基づいて最後に説明する。
【００５３】
ステップＳＴ２の処理が終われば、次に、メダル投入口１２から実際に投入されたメダル、及び、投入ボタン１５、１６の押下によって擬似的に投入されたメダルについてのメダル投入処理を行う（ＳＴ３）。概略的な処理内容は、図１０（ａ）に示す通りであり、先ず、遊技者が投入又は擬似投入した投入メダルの検出処理を行う（ＳＴ２２）。なお、この検出処理には、遊技者の投入したメダルの枚数を判定する判定処理を含んでいる。そして、その後は、スタートレバー１７がＯＮ操作されるまで、ステップＳＴ２２〜ＳＴ２３の処理を繰り返す。
【００５４】
そして、スタートレバー１７がＯＮ操作されると、始動スイッチ信号ＳＧがＬレベルに変化し、その瞬間のＩＣカウンタ２６Ｈ，２６Ｌに内蔵されたバイナリカウンタの値が、同じくＩＣカウンタに内蔵された出力レジスタに記憶される（図７参照）。
【００５５】
このようにしてメダル投入処理（ＳＴ２２〜ＳＴ２３）が終わると、図１０（ｂ）に示す乱数抽出処理（ＳＴ４）が実行される。乱数抽出処理では、ワンチップマイコンに内蔵された乱数生成部６４ｄから擬似乱数（ソフト乱数）を取得して、これを０〜Ｎ−１の数値ｉに変換する（ＳＴ２４）。先に説明した通り、擬似乱数は１６ビット長で構成されているが、ここではＮ＝３として、０，１，２の何れかの擬似乱数ｉに変換することにする。
【００５６】
次に、カウンタ回路６６から、下位８ビットのデータと上位８ビットデータを順番に取得して変数ＲＮＤに格納する（ＳＴ２５）。具体的な動作内容をハードウェア的に追加説明すると以下の通りである。
【００５７】
ＣＰＵコア６４ａは、ＬＤ命令やＩＮ命令の命令実行として、最初に、下位ＩＣカウンタ２６Ｌに付与されたアドレス番号又はポート番号をアドレスバスに出力する。すると、そのアドレス番号又はポート番号が、不図示のデコーダでデコードされて、チップセレクト信号ＣＳ０がＬレベルとなる。
【００５８】
すると、下位ＩＣカウンタ２６Ｌが出力イネーブル状態となり、内部レジスタの値がデータバスに出力される。データバスに出力されたデータはＣＰＵコア６４ａに取得されるが、ここで取得される８ビットデータは、スタートレバー１７がＯＮ操作された瞬間（ＳＴ２６）における、下位ＩＣカウンタ２６Ｌに内蔵のバイナリカウンタのカウンタ値である。
【００５９】
このようにして、スタートレバーがＯＮ操作された瞬間の下位ＩＣカウンタ２６Ｌのカウンタ値が取得されるので、次に、カウンタ回路６６から上位８ビットのデータを取得する（ＳＴ２９）。ハードウェア的な動作内容は、上記の場合と同様であり、ＣＰＵコア６４ａは、最初に、上位ＩＣカウンタ２６Ｈに付与されたアドレス番号又はポート番号をアドレスバスに出力する。すると、そのアドレス番号又はポート番号がデコーダによってデ゛コードされて、チップセレクト信号ＣＳ１がＬレベルとなる。
【００６０】
すると、上位ＩＣカウンタ２６Ｈが出力イネーブル状態となって、内部レジスタの値がデータバスに出力される。データバスに出力されたデータはＣＰＵコア６４ａに取得されるが、取得される８ビットデータは、スタートレバー１７がＯＮ操作された瞬間（ＳＴ２６）における、上位ＩＣカウンタ２６Ｈに内蔵のバイナリカウンタのカウンタ値である。
【００６１】
以上の処理が終われば、次に、擬似乱数ｉの値に基づいて補正テーブルＴＢＬをアクセスし、カウンタ回路６６から取得した乱数値ＲＮＤを補正する。補正テーブルＴＢＬは、Ｎ個の素数が記憶されている。また、補正演算はＲＮＤ←ＲＮＤ＋ＴＢＬ（ｉ）であり、１６ビットからケタ溢れしたビットは無視される。したがって、ステップＳＴ２６の演算によって数値範囲０〜６５５３５の乱数値ＲＮＤが生成されることになる。
【００６２】
この乱数値ＲＮＤは、発生系列が一様なカウンタ回路６６の出力値に、適宜な補正を加えて生成されるので、体感器などを使用して当りタイミングを狙うことができない。すなわち、規則的に発生される数値列に、適宜な素数がランダムに加算されるので、発生数値列が飛び飛びの値となって防犯効果が高い。
【００６３】
ところで、本実施例では、ワンチップマイコンの乱数生成部６４ｄで生成された１６ビット長の擬似乱数１６ビットを有効利用していないようにも考えられる。すなわち、ステップＳＴ２６では、［ＲＮＤ←ＲＮＤ＋擬似乱数］の演算を実行した方が、ランダム性が高まり防犯上好ましいとも思える。
【００６４】
しかし、このような構成を採った場合には、発生数値列がソフト乱数に大きく依存するために、乱数の発生一様性にやや問題が生じる。図１１（ａ）は、この点を検証するため、［ＲＮＤ←ＲＮＤ＋擬似乱数（１６ビット長）］の演算をＷｉｎｄｏｗｓ（登録商標）機でシミュレーションしたテストプログラムである。
【００６５】
ここでは、randomize関数を使用して０〜６５５３５までの第１乱数Ｊをランダムに生成する一方、０→１→・・・・→６５５３５→０と規則的に循環する第２乱数Ｋを生成している。すなわち、第１乱数Ｊが、ワンチップマイコンの乱数生成部６４ｄで生成された擬似乱数に対応し、第２乱数Ｋが、カウンタ回路６６から取得された数値ＲＮＤに対応している。
【００６６】
図１１（ａ）のテストプログラムでは、第１乱数Ｊと第２乱数Ｋとを加算して、加算結果を１６ビット長の範囲に補正して変数Ｊの値としている。したがって、変数Ｊは、０〜６５５３５の何れかの値である。
【００６７】
そして、変数Ｊが特定する乱数値の出現度数をカウントするべくＡ（Ｊ）←Ａ（Ｊ）＋１の演算を実行している。なお、配列Ａは、Ａ（０）〜Ａ（６５５３５）まで定義されており、その初期値は０である。
【００６８】
また、Ａ（Ｊ）←Ａ（Ｊ）＋１の演算後、Ａ（Ｊ）が１となったか否か判定し、もしＡ（Ｊ）＝１であれば、カウンタ変数ｎをインクリメントする。この処理では、初めての乱数値が出現する毎に、カウンタ変数ｎがインクリメントされるので、カウンタ変数ｎが、ｎ＝６５５３６に達した場合には、０から６５５３５までの数値が、少なくとも１度は出現したことになる。
【００６９】
そこで、このテストプログラムでは、Ｄｏ  Ｕｎｔｉｌ  ｎ＝Ｔｏｔａｌとして、０から６５５３５までの全ての数値が、出現するまでの処理回数を、変数ｉでカウントしている。なお、変数ＭＡＸでは、最後の乱数値が出現するまでに、出現回数が最大であった数値についての出現回数を検出している。
【００７０】
図１０（ｃ）の左欄には、図１１（ａ）のテストプログラムによるシミュレーション結果が示されている。図示の通り、Windowsのrandomize関数を使用した場合には、０から６５５３５までの全ての数値を出現させるのに、数値範囲を１２．２回も循環する必要がある。そして、最も出現回数の多かった数値（最濃値）は、３１回も出現している。最も出現回数の少ない数値（最薄値）は、その出現回数が１回なのであるから、この最薄値が当選値であった場合と、最濃値が当選値であった場合とで、顕著な差異が生じることになる。この顕著な差は、例え、短い時間スパンの間での事実であるとは言え、少なくとも、好ましいことではない。
【００７１】
これに対して、図１１（ｂ）は、実施例の効果を確認したテストプログラムである。ここでは、ｍ＝３であって、Ｉｎｔ（ＲＮＤ＊ｍ）によって０，１，２の何れかが生成されるので、第１乱数は、補正テーブルＴＢＬから取得される２３，７１，２６９の何れかである。先に説明した通り、この実施例では、補正テーブルＴＢＬには、３つの素数が格納されている。
【００７２】
そして、第１乱数ＴＢＬ（Ｉｎｔ（ＲＮＤ＊ｍ））と、第２乱数Ｋとを加算して変数Ｊに格納する。その後の処理は、比較例の場合と同じであり、０から６５５３５までの全ての数値が、出現するまでの処理回数を、変数ｉでカウントしている。
【００７３】
図１０（ｃ）の右欄に示す通り、実施例の構成によれば、０から６５５３５までの全ての数値を出現させるのに、数値範囲を６回循環すれば足り、最も出現回数の多かった数値（最濃値）の出現回数は１６回に抑制されている。このように、本実施例の構成によれば、発生する数値系列にランダム性を付与して防犯上の効果を高めると共に、乱数としての出現一様性を改善できることが確認される。
【００７４】
なお、発生する数値系列のランダム性を高めるためには、補正テーブルＴＢＬに格納する数値を３個より増加させる方が良いが、その分だけ、比較例のような傾向に近づくので、格納する数値は８個以下に抑えるのが好ましい。
【００７５】
以上の通り、本実施例では、独特の方法によって乱数値ＲＮＤを生成しているが、乱数抽出処理（図１０（ｂ））が終われば、乱数値ＲＮＤに基づいて図柄抽選処理が実行される（図９のＳＴ５）。この図柄抽選処理で決定される当選役には、ＢＢ（ビッグボーナス）当り、ＲＢ（レギュラーボーナス）当り、その他の小役当りが設けられている。小役とは、高確率の当選確率が複数ゲームにわたって継続されるボーナスゲーム（ＢＢ／ＲＢ）に比べると、ゲーム価値が相対的に低い当選役であり、小役当りには、２〜１５枚程度の配当メダルが払出されるフルーツ図柄当り（小役１〜小役３）と、再ゲームが可能なリプレイゲーム当り（小役４）とが含まれる。
【００７６】
本実施例では、ＲＢ（レギュラーボーナス）当りは、最高１２ゲームの範囲内で、ジャックゲームなどと称される高価値のゲームが最高８回実行可能な当選役を意味する。ジャックゲームとは、例えば、メダル１枚の投入で１５枚程度のメダルが払い出されるゲームである。一方、ＢＢ（ビッグボーナス）当りは、ＲＢ当り状態が繰り返し実現される当選役であり、例えば、４６５枚程度のメダルが払出されるまで、このビッグボーナスゲームが継続される。
【００７７】
但し、このような高価値のボーナスゲーム（ＲＢ／ＢＢ）は、仮に、機器内部の抽選処理で当選状態となっても（ボーナス内部当選状態という）、回転リール４ａ〜４ｃの該当図柄を所定の停止ラインに揃えない限り実行が開始されない。しかも、ボーナス内部当選状態となったゲームで直ちに該当図柄を所定の停止ラインに揃えることは容易でないことから、ボーナス内部当選状態は、それが実効化されるまで、継続して保持されるようになっている。
【００７８】
乱数値ＲＮＤによる図柄抽選処理（図９のＳＴ５）が終われば、次に、回転リール４ａ〜４ｃを回転させるための準備作業を行い、タイマ割込みによる回転リール４ａ〜４ｃの回転を可能にし（ＳＴ６）、その後、ストップボタン１８ａ〜１８ｃが押されたら、対応する回転リール４ａ〜４ｃを停止させる回胴停止処理を行う（ＳＴ７）。
【００７９】
ここでは、図柄抽選処理（ＳＴ５）の当否結果に沿うように、停止制御が実行される。すなわち、図柄抽選処理（ＳＴ５）の結果、何らかの内部当選状態であれば、遊技者の適切な停止操作を条件として、当選結果に合うよう回転リール４ａ〜４ｃの図柄を整列させる。但し、遊技者がストップボタンを押すタイミングが不適切である場合には、外れ状態の図柄で停止される。この結果、折角の小役当選も無駄になるが、ボーナス当選については、次回のゲーム以降も持ち越される。
【００８０】
このようにして、全ての回転リール４ａ〜４ｃが停止したら、有効な停止ライン上に、当選図柄が揃ったか否かが判定され（ＳＴ８）、必要数のメダルが払出される（ＳＴ９）。
【００８１】
そして、リプレイ図柄が揃っているか否か判定され（ＳＴ１０）、リプレイ図柄が揃っている場合には、再遊技動作の開始処理（ＳＴ１１）を実行した後、ステップＳＴ２に移行する。リプレイ図柄が揃っていない場合には、ＲＢ図柄が揃っているか否か判定され、ＲＢ図柄が揃っている場合には、レギュラーボーナスの開始処理（ＳＴ１３）を実行した後、ステップＳＴ２に移行する。また、現在がレギュラーボーナスゲーム中であるか否か判定され（ＳＴ１４）、レギュラーボーナスゲーム中であれば必要な処理（ＳＴ１５）を実行した後、ステップＳＴ２に移行する。
【００８２】
一方、ステップＳＴ１４の判定がＮＯの場合には、ＢＢ図柄が揃っているか否か判定され（ＳＴ１６）、ＢＢ図柄が揃っている場合には、ビッグボーナスの開始処理（ＳＴ１７）を実行した後、ステップＳＴ２に移行する。また、現在がビッグボーナスゲーム中であるか否か判定され（ＳＴ１８）、ＮＯであれば何もしないでステップＳＴ２に移行する。一方、ビッグボーナスゲーム中であれば、ビッグボーナスゲームに必要な処理（ＳＴ１９）を実行した後、ビッグボーナスゲームの終了条件を満たすか否か判定される（ＳＴ２０）。そして、判定結果がＮＯの場合には、何もしないでステップＳＴ２に移行するが、判定結果がＹＥＳの場合には、ＢＢゲーム中に使用したＲＡＭエリアも含めワークエリアをクリアしてステップＳＴ２に移行する。
【００８３】
続いて、図１３（ａ）に示すタイマ割込み処理について説明する。なお、このタイマ割込み処理は、ワンチップマイコン６４内部のＣＴＣからのマスク可能な割込み信号（タイマ信号）に基づいて、一定時間間隔τで起動される。
【００８４】
タイマ割込みがかかると、ＣＰＵのレジスタを退避した後（ＳＴ６０）、ポート入力処理を行う（ＳＴ６１）。ポート入力処理では、始動スイッチ、停止スイッチ、貯留メダルスイッチ、清算スイッチ、ドアスイッチなど、スロットマシンに配置された全てのスイッチからの信号が、Ｉ／Ｏポート回路６５を通して入力される。また、ポート入力処理では、フォトインタラプタＰＨ１、ＰＨ２からの検出信号Ｓ１，Ｓ２も、Ｉ／Ｏポート回路６５を通して入力される。
【００８５】
次に、３つの回転リール４ａ〜４ｃの現在位置を常に把握するために、回胴回転制御処理が実行される（ＳＴ６２）。主制御部５０は、インデックセンサからの入力信号の入力タイミングと、その後、ステッピングモータに供給する駆動パルスの個数によって、各回転リール４ａ〜４ｃの現在位置を把握することができる。なお、回胴回転制御処理（ＳＴ６２）では、回転リール４ａ〜４ｃの起動処理や停止処理も実施しており、例えば、停止状態から定速回転まで、段階的に回転リールを加速させる駆動信号も生成している。
【００８６】
回胴回転制御処理（ＳＴ６２）が終われば、定期更新処理を実行する（ＳＴ６３）。図１３（ｂ）は、定時更新処理の具体的内容を図示したものである。先ず、ワンチップマイコン６４に内蔵されているウォッチドッグタイマをクリアする（ＳＴ６３１）。なお、プログラムが暴走するなどして、このクリア処理が実行されないと、ウォッチドッグタイマが限界値までカウントアップされて、ＣＰＵコア６４ａが自動的にリセットされてプログラム暴走状態から復帰することになる。次に、遊技動作を管理する各種のソフトウェアタイマ値が、デクリメント処理（−１）によって更新されてサブルーチン処理を終える（ＳＴ６３２）。
【００８７】
続いて、演出制御部５１に対して制御コマンドの１バイト分を出力する（ＳＴ６４）。１つの制御コマンドは２バイト長であるので、連続する二回のタイマ割込みで１つの制御コマンドを送信することになる。なお、制御コマンドは、主制御部５０の遊技状態を示すもので、スタートレバー１７やストップボタン１８ａ〜１８ｃが操作されたことも含んだ遊技状態が、制御コマンドによって演出制御部５１に通知される。これのような制御コマンドを受けた演出制御部５１ではＬＥＤランプを点灯させたり、効果音を発生させるべく制御動作を実行する。
【００８８】
次に、メダル情報出力処理を実行して、外部集中端子板５６に対して、例えば、各々１ビット信号であるメダル投入信号やメダル払出信号を出力する（ＳＴ６５）。このメダル投入信号や払出信号によって、ホールコンピュータＨＣは、各スロットマシンＳＬの投入されたメダル数や、各スロットマシンＳＬから払出されたメダル数を把握することができる。また、主制御部５０は、各ＬＥＤランプ群を駆動するための駆動データを、遊技中継基板５３や回胴中継基板５７に対して出力する（ＳＴ６６）。
【００８９】
その後、退避しておいたレジスタを復帰させた後（ＳＴ６７）、ＣＰＵを割込み許可状態に設定して割込み処理を終える（ＳＴ６８）。このように、本実施例では、タイマ割込みが開始されると、その処理が終わるまで、電圧降下割込みの開始が待たされることになる。しかし、本実施例では、交流入力電圧の低下に基づいて迅速に電圧降下割込みがかかり、しかも、タイマ割込みの処理はτ（≒１．５ｍｓ）の時間内に終了するので、ＮＭＩを使用しないことに何の弊害もない。
【００９０】
続いて、図１４に基づいて、電源遮断時の電圧降下割込み処理を説明する。既に説明した通り、このスロットマシンＳＬでは、遊技状態を示す各データを一時的に保存するＲＡＭのワークエリア（ＳＲＡＭ）は、バックアップ電源でバックアップされており、電源の遮断状態に係わらず、通常は７〜８日は記憶内容が保護される。また、電源基板６２の電源監視部８５は、交流入力電圧（ＡＣ２４Ｖ）と電源電圧（ＤＣ５Ｖ）の値を常時監視しており、何れかの値が異常値まで低下すると、負論理の異常信号ＡＬＭバーがＬレベルに変化して、ＣＰＵコア６４ａに電圧降下割込みをかけるようにしている。また、正論理の異常信号ＡＬＭは、Ｉ／Ｏポート回路６５を通してＣＰＵコア６４ａに入力可能に構成されている（図６参照）。
【００９１】
したがって、電圧降下割込みでは、最初に異常信号ＡＬＭをＩ／Ｏポート回路６５から入力して、そのレベルを確認する（ＳＴ７０）。これはノイズなどによる異常割込みを排除するためであり、もし取得した異常信号ＡＬＭが電圧低下を意味しない正常値ならそのまま割込み処理を終える（ＳＴ７１）。
【００９２】
逆に、異常信号ＡＬＭが電圧低下を意味する異常値なら、レジスタを退避した後（ＳＴ７２）、スタックポインタを退避する（ＳＴ７３）。次に、コンデンサＣ（図８）でバックアップされるワークエリアに、所定の８ビットデータ（電源断キーワード）を格納する（ＳＴ７４）。これは、電源遮断時にレジスタ類が正しくスタック領域に格納されたことを意味するデータであり、言い換えると、電源が復旧した際に、ステップＳＴ７２，７３で保存したデータを使用して良いことを意味するデータである。
【００９３】
以上の処理が終われば、ＲＡＭをアクセス不能に設定すると共に（ＳＴ７５）、出力ポートをＯＦＦ状態に設定して（ＳＴ７６）、その後は無限ループ処理に突入する。通常は、その後電源電圧が更に低下して、主制御部５０は動作不能となる。但し、その後、電源が復旧すると、主制御部５０は、電源断キーワードを確認した後、退避処理（ＳＴ７２，ＳＴ７３）したレジスタを復帰することで遊技状態を復元することが可能となる。
【００９４】
最後に、図１２に基づいて、メイン処理の初期処理（図９のＳＴ１）について説明する。初期処理では、最初にＣＰＵを割込み禁止状態に設定する（ＳＴ４０）。本実施例では、電圧降下割込みは、ＮＭＩを使用しないので、電圧降下割込みが重複してかかっても、その割込み処理は待たされることになり、スタックエリアの無駄使いはない。なお、電圧降下割込み（図１４）の開始が待たされても、本実施例では、交流入力電圧の低下に基づいて素早く電圧降下割込みがかかっているので、弊害が生じることはない。
【００９５】
続いて、異常信号ＡＬＭのレベルを判定し（ＳＴ４１）、これが正常値（Ｌレベル）になるまで次の処理に移行しない（ＳＴ４２）。そのため、電源復帰時に電源監視部８５から発生する検出信号ＲＥＳ（機能的にはリセット信号）が、万一、Ｌレベルのままでも、これがＨレベルに達するまで待機することになる。
【００９６】
次に、ステップＳＴ７４の処理が保存された電源断キーワードを判定し（ＳＴ４３）、これが正常値か否かが判定される（ＳＴ４４）。そして、万一、異常値であれば設定キーに関する処理などを行った後（ＳＴ４５）、図９のステップＳＴ２に移行する。なお、設定キーは、確率的なメダル払出枚数の設定値（ランク）などを係員が設定するためのキーである。
【００９７】
設定キーがＯＦＦ状態であれば、電源遮断前の状態（通常は前日の状態）を復元すれば足りるので、ステップＳＴ７３で退避されたスタックポインタの値を復帰させ（ＳＴ４８）、またバックアップされているワークエリアの値に基づいて出力ポートの状態を復元する（ＳＴ４９）。
【００９８】
そして、電源断キーワードをゼロクリアする（ＳＴ５０）。そのため、これ以降で、ウォッチドックタイマによってＣＰＵがリセットされたような場合には、ステップＳＴ４４の判定がＮＯとなり、ステップＳＴ２のＲＡＭクリア処理が実行されることになる。
【００９９】
ステップＳＴ５０の処理が終われば、レジスタを復帰させた後にＣＰＵを割込み許可状態に設定し（ＳＴ５１、ＳＴ５２）、リターン命令を実行する。すると、スタックエリアに保存されていた戻りアドレスがプログラムカウンタに復帰して、電源遮断時に中断された処理が再開されることになる。
【０１００】
以上、本発明の実施例について具体的に説明したが、具体的な記載内容は特に本発明を限定する趣旨ではなく、適宜に変更可能である。例えば、実施例では、カウンタ回路の出力値（１６ビット）をそのまま使用したが、１６ビットの何れかを適宜にビット入れ替えするのが効果的である。最も簡易的には、上位８ビットと下位８ビットを入れ替えれば良いが、何れにしても、複数のビットを適宜に入れ替えれば、生成される数値列が単純増加しないので防犯上効果的である。なお、カウンタは、インクリメント動作するアップカウンタに限らず、デクリメント動作するダウンカウンタであっても良いのは勿論である。
【図面の簡単な説明】
【０１０１】
【図１】実施例に係るスロットマシンの正面図である。
【図２】図１のスロットマシンの右側面図（ａ）と平面図（ｂ）である。
【図３】スロットマシンの前面パネルを背面から図示した図面である。
【図４】スロットマシンの本体ケースの内部正面図である。
【図５】図１のスロットマシンの回路構成を示すブロック図である。
【図６】主制御基板の回路構成を示すブロック図である。
【図７】カウンタ回路を示す回路図である。
【図８】電源基板の回路構成を示すブロック図である。
【図９】主制御部におけるメインルーチンを説明するフローチャートである。
【図１０】メインルーチンの一部であるメダル投入処理と乱数抽出処理を説明する図面である。
【図１１】実施例の効果を検証したテストプログラムを説明する図面である。
【図１２】メインルーチンの初期処理を示すフローチャートである。
【図１３】主制御部におけるタイマ割込みルーチンを示すフローチャートである。
【図１４】主制御部における電源降下割込みルーチンを示すフローチャートである。
【図１５】ソフト乱数のバラツキを説明する図面である。
【図１６】ソフト乱数のバラツキを検証したテストプログラムを説明する図面である。
【符号の説明】
【０１０２】
６６            カウンタ回路
ＲＮＤ          乱数値
ＳＴ５          抽選手段
ＳＴ７          停止手段
ＳＬ            遊技機（スロットマシン）
【図１】
2009279253.tif 000003
【図２】
2009279253.tif 000004
【図３】
2009279253.tif 000005
【図４】
2009279253.tif 000006
【図５】
2009279253.tif 000007
【図６】
2009279253.tif 000008
【図７】
2009279253.tif 000009
【図８】
2009279253.tif 000010
【図９】
2009279253.tif 000011
【図１０】
2009279253.tif 000012
【図１１】
2009279253.tif 000013
【図１２】
2009279253.tif 000014
【図１３】
2009279253.tif 000015
【図１４】
2009279253.tif 000016
【図１５】
2009279253.tif 000017
【図１６】
2009279253.tif 000018