(57)【要約】【課題】  １つの半導体チップに半導体集積回路部分と可動部を有する可動部分とを作り込んだＭＥＭＳ構造を有し、チップの縮小化が可能になると共に動作感知と動作方向検知とが可能になる半導体装置及びその製造方法を提供する。【解決手段】  ＭＥＭＳ部分の可動部１０は、半導体層１３上の梁２８の上に形成される。梁２８は絶縁膜２６及びポリシリコン膜２７から構成され、抵抗等を利用できる。可動部１０は、層間絶縁膜８、１４に形成された凹部６に配置され、下端が梁２８のポリシリコン膜２７に接合され、上端はフリーである。梁２８が形成された部分には空洞７が形成されており、更に梁部分は中空構造になっている。可動部１０は、チップの加速によって応力を受けて先端部が移動する。チップの移動により、可動部１０と各電極９１〜９８との間の空間の距離が変化し、各電極と可動部１０との間の容量の変化を検出することができる。【選択図】  図４
2009105277.tif 000002
【特許請求の範囲】
【請求項１】
単結晶基板及び前記単結晶基板上に絶縁酸化膜を介して形成された半導体層から構成された半導体基板と、
前記半導体基板に形成された半導体集積回路と、
前記半導体基板に形成され、前記半導体集積回路と離隔して形成された可動部を有する可動部分と、
前記半導体基板上に形成された多層配線層とを備え、
前記可動部は、前記半導体層の凹部に形成され、前記多層配線の配線間を上下に接続する接続配線から形成され、前記可動部の下端は前記多層配線の所定の配線上に接続され、上端は凹部内において他と接触しないで突出していることを特徴とする半導体装置。
【請求項２】
前記半導体層の表面には、前記凹部の周辺に間隔をおいて配置された複数の電極が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体集積回路部分には抵抗又はコンデンサもしくは抵抗とコンデンサを含む半導体集積回路が形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
単結晶基板及び前記単結晶基板上に絶縁酸化膜を介して形成された半導体層から構成された半導体基板に半導体集積回路を形成する工程と、
前記半導体基板上に多層配線層を形成する工程と、
前記半導体基板に前記半導体集積回路と離隔して形成された可動部分に凹部を形成し、前記凹部内に可動部を形成する工程とを備え、
前記可動部は前記多層配線の配線間を上下に接続する接続配線から形成され、前記可動部の下端は前記多層配線の所定の配線上に接続され、上端は凹部内において他と接触しないで突出していることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に電気的要素及び機械的要素を含むシステムを１チップに形成したＭＥＭＳ(Micro Electro Mechanical Systems)デバイスに関するものである。
【背景技術】
【０００２】
従来、電気的要素及び機械的要素を含むシステムを１パッケージ化したＭＥＭＳデバイスは、半導体集積回路を構成するロジックやアナログ回路などの各チップにＭＥＭＳチップを配線基板上に搭載してなるものである。半導体集積回路は、例えば、ＣＭＯＳを主体にして抵抗やコンデンサを含むものである。また、従来のＭＥＭＳチップは、シリコン半導体基板の表面をエッチング処理により、凹部と可動部を形成し、シリコンからなる可動部は、凹部内において一端を固定して凹部内の空間と可動部と半導体基板とでコンデンサを構成している。コンデンサは、空間が誘電体であり、可動部と半導体基板が電極である。半導体基板は、シリコン単結晶基板と、この上に形成されたシリコン酸化膜と、シリコン酸化膜上に形成されたシリコンの活性層とから構成されている。可動部は、この活性層に形成される。半導体基板表面に凹部を覆うように絶縁膜を介して配線が形成される。可動部は、この配線に一端が固定され、他端は、凹部の内部に他と接続せずフリーな状態で突出している。ＭＥＭＳチップの移動の感知するには加速力によって可動部先端が半導体基板に接触しコンデンサが短絡することによって得られる。
【０００３】
ＭＥＭＳデバイスについて、従来プロセスでは、厚膜ＳＯＩ基板を前提とした構造を採用している。厚膜ＳＯＩ基板は、活性層部分の厚さが８〜１０μｍの厚膜を用いている。しかし、このデバイスには次のような問題が発生する。
（１）  デバイスシュリンク時において、特にＣＭＯＳ回路などの半導体集積回路を形成する場合、厚膜ＳＯＩ基板では、ウエル（Well）周りの容量が小さくならないため、デバイスシュリンクが難しくなっていく。
（２）  ＭＥＭＳ構造は、シリコンウェハ上に作り込んでいるため、デバイス修正を行う際には1Sからの修正が必要となる。
（３）  動作方向を感知するようなデバイスでは動作方向を感知する方向にすべて作る必要が発生するためデバイスサイズが大きくなってしまう。
【０００４】
特許文献１には、組立作業性の良い角度検出センサが開示されている。物体の姿勢（傾き具合）に応じてＯＮ／ＯＦＦする複数のスイッチング素子からなり、これらスイッチング素子のＯＮ／ＯＦＦ状態によって物体の姿勢を検出することができる。中心から等角度間隔で配置された４本の導電性のピンと、この４本のピンで包囲された領域にピンに接触するよう回動自在に配置された導電性の回動体とを有する。
【特許文献１】特開平９−１３８１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、以上のような問題を解決するためになされたものであり、１つの半導体チップに半導体集積回路部分と可動部を有する可動部分とを作り込んだＭＥＭＳ構造を有し、チップの縮小化が可能になると共に動作感知と動作方向検知とが可能になる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の一態様は、単結晶基板及び前記単結晶基板上に絶縁酸化膜を介して形成された半導体層から構成された半導体基板と、前記半導体基板に形成された半導体集積回路と、前記半導体基板に形成され、前記半導体集積回路と離隔して形成された可動部を有する可動部分と、前記半導体基板上に形成された多層配線層とを備え、前記可動部は、前記半導体層の凹部に形成され、前記多層配線の配線間を上下に接続する接続配線から形成され、前記可動部の下端は前記多層配線の所定の配線上に接続され、上端は凹部内において他と接触しないで突出していることを特徴としている。
【０００７】
本発明の半導体装置の製造方法の一態様は、単結晶基板及び前記単結晶基板上に絶縁酸化膜を介して形成された半導体層から構成された半導体基板に半導体集積回路を形成する工程と、前記半導体基板上に多層配線層を形成する工程と、前記半導体基板に前記半導体集積回路と離隔して形成された可動部分に凹部を形成し、前記凹部内に可動部を形成する工程とを備え、前記可動部は前記多層配線の配線間を上下に接続する接続配線から形成され、前記可動部の下端は前記多層配線の所定の配線上に接続され、上端は凹部内において他と接触しないで突出していることを特徴としている。
【発明の効果】
【０００８】
本発明は、以上の構成により、可動部が接続配線と同じ長さに短縮されて半導体集積回路との１チップ化が可能になり、半導体集積回路とＭＥＭＳ部分間を接続する金属配線が不要になるので半導体チップの縮小化が可能になると共に動作感知と動作方向検知とが可能になる。
【発明を実施するための最良の形態】
【０００９】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例】
【００１０】
まず、図１乃至図６を参照して実施例１を説明する。
図１は、この実施例で説明する半導体チップの概略平面図、図２は、図１の半導体チップの半導体集積回路部分のトランジスタが形成されたＣＭＯＳ部及び抵抗が形成された抵抗部が形成された部分断面図、図３は、図１の半導体チップの半導体集積回路部分のコンデンサが形成されたコンデンサ部分が示された部分断面図、図４は、図１の半導体チップのＭＥＭＳ構造が形成された部分断面図、図５は、図４に示すＭＥＭＳ構造の機能を説明する電極構造の平面配置図、図６は、ＭＥＭＳ構造を形成する工程断面図である。
図１に示すように、シリコンなどの半導体基板からなる半導体チップ１には、可動部を有する可動部分（以下、ＭＥＭＳ部分という）２と半導体集積回路部分３が間隔をおいて形成されている。半導体集積回路は、ロジック回路４、アナログ回路５等が含まれ、ＣＭＯＳトランジスタ、抵抗、コンデンサなどから構成されている。
【００１１】
図２に示すように、半導体チップ１を構成する半導体基板は、シリコンなどの半導体単結晶基板１１と、半導体単結晶基板１１上に形成された絶縁酸化膜（Ｂｏｘ層）１２とエピタキシャル成長されたシリコンなどからなる半導体層１３から構成されている。半導体層１３には、ＣＭＯＳなどのトランジスタや受動素子などが形成される素子領域である活性層１７とＳＴＩ(Shallow Trench Isolation)構造の素子分離領域１８とが形成されている。半導体層１３の上には多層配線が形成されたシリコン酸化膜やシリコン窒化膜などの層間絶縁膜１４が形成されている。図２（ａ）には、半導体集積回路を構成する複数のトランジスタが形成されている。トランジスタのゲート１５は、活性層１７上に形成されている。トランジスタと多層配線層の配線（図示しない）とは接続配線１６を介して電気的に接続されている。半導体集積回路を構成する抵抗２０は、素子分離領域１８上にシリコン窒化膜などの絶縁膜１９を介して形成され、接続配線２１により多層配線層の配線（図示しない）と接続される。
【００１２】
接続配線２１は、抵抗２０の一対の引き出し電極を構成している。抵抗２０は、ポリシリコンから構成されている（図２（ｂ））。半導体集積回路を構成するコンデンサ２５は、素子分離領域１８上に形成され、接続配線２４により多層配線層の配線（図示しない）と接続される。コンデンサ２５は、半導体基板の活性層を一方の電極（下部電極）とし、半導体層１３上の絶縁膜２２を誘電体とし、絶縁膜２２上のポリシリコン膜２３を他方の電極（上部電極）としている。接続配線２４は、上部電極及び下部電極の引き出し電極を構成している（図３）。
【００１３】
図４及び図５を用いて半導体チップのＭＥＭＳ部分及びその機能を説明する。可動部１０は、梁２８の上に形成される。可動部１０は、ピラーとも称する。梁２８は、半導体層１３上に形成され、半導体層１３上に形成されたシリコン窒化膜からなる絶縁膜２６及び絶縁膜２６上に形成されたポリシリコン膜２７から構成されている。梁２８は、半導体集積回路部分の抵抗もしくはコンデンサを利用することができる。梁２８は、層間絶縁膜１４及びその上に形成されたシリコン酸化膜やシリコン窒化膜などから形成された層間絶縁膜８により被覆され、可動部（ピラー）１０は、層間絶縁膜８、１４に形成された凹部６に配置され、下端が梁２８のポリシリコン膜２７に接合され、上端はフリーな状態にある。半導体基板の梁２８が形成された部分には空洞７が形成されており、梁部分は中空構造になっている。可動部１０は、２層の層間絶縁膜８、１４の凹部６に収納されており、その高さは、層間絶縁膜８、１４がそれぞれ０．４μｍ以下であるので、高々２×０．４μｍあるいはそれ以下である。
【００１４】
半導体層１３上には層間絶縁膜１４及び層間絶縁膜１４の上に層間絶縁膜８が形成されている。層間絶縁膜１４表面には多層配線層を構成する第１層の配線３０が形成される。配線３０とトランジスタや受動素子とを電気的に接続するには層間絶縁膜１４に埋め込まれる接続配線２９を用いる。同じように、層間絶縁膜８上には第２層の配線（図示しない）が形成される。第１層の配線３０と第２層の配線とは接続配線３１により電気的に接続される。
この実施例の特徴である可動部１０は、接続配線を利用する。即ち、可動部１０は、第１層の配線３０を挟んで積層された接続配線２９及び３１から構成されている。さらに、図５に示すように、層間絶縁膜８上に、凹部６外周に沿って間隔をおいて複数の電極９１〜９８（この実施例では、例えば、８個である）が形成されている。このように、可動部１０は、一方の電極として、他方の電極である電極９１〜９８と対向し、凹部６の空間を誘電体としてコンデンサを構成している。コンデンサの一方の電極である可動部１０は、梁２８を構成するポリシリコン膜２７に接続され、ポリシリコン膜に接続された接続配線２９、第１層の配線３０及び接続配線３１を介して外部端子（図示せず）に接続されている。
【００１５】
この実施例の半導体装置、即ちＭＥＭＳデバイスは以上のような構成を有している。
次に、図５を参照して、ＭＥＭＳデバイスのＭＥＭＳ部分の作用効果を説明する。可動部１０は、半導体チップの加速によって応力を受けて先端部が移動する。図において、矢印Ａの方向に加速力が働いた場合、可動部１０は、矢印Ｂの方向に移動する。そして、可動部先端が電極９１、９２に接触することにより、半導体チップが動いたことが知られる。また、半導体チップの移動により、可動部１０（可動部１０′となる）と電極９１〜９８との間の空間の距離が変化する。したがって、各電極と可動部１０との間の容量の変化を検出することにより、移動方向を知ることができる。即ち、この実施例では、移動を検知すると共に動作方向を知ることもできる。
【００１６】
次に、図６を参照してＭＥＭＳデバイスの製造方法を説明する。
半導体基板を構成する半導体層１３に半導体集積回路を構成するＣＭＯＳなどのトランジスタ、抵抗、コンデンサ等を形成し、可動部分（ＭＥＭＳ部分）では梁２８を抵抗もしくはコンデンサを形成する工程と同じ工程で形成する。活性層１７上では１つのトランジスタのゲート１５が表示されている。
次に、多層配線部分の製造工程を説明する。半導体層１３上にシリコン酸化膜などの層間絶縁膜１４を形成し、その表面を平坦化する。平坦化された表面にレジストを塗布し、これをパターニングし、これをマスクとして層間絶縁膜１４をエッチングしてコンタクト孔を形成する。次に、コンタクト孔及び層間絶縁膜１４表面にアルミニウム、銅などの金属を堆積させ、ＣＭＰなどにより層間絶縁膜１４表面の金属を除去して、コンタクト孔に金属を埋め込み、これを接続配線２９とする。次に、層間絶縁膜１４の表面に金属層を形成し、これを所定の形状にエッチングして第１層の配線３０を形成する。
【００１７】
次に、層間絶縁膜１４上に第２の層間絶縁膜８を形成しこれを平坦化する。そして、平坦化された表面にレジストを塗布し、これをパターニングし、これをマスクとして層間絶縁膜８をエッチングしてコンタクト孔を形成する。次に、コンタクト孔及び層間絶縁膜８表面にアルミニウム、銅などの金属を堆積させ、ＣＭＰなどにより層間絶縁膜８表面の金属を除去して、コンタクト孔に金属を埋め込み、これを接続配線３１とする。次に、表面に金属層を形成し、これを所定の形状にエッチングして第２層の配線を形成すると共に可動部分の領域Ｂに可動部の電極９１〜９８を形成する。
次に、可動部分の領域Ａにおいて、電極９１〜９８の内側部分の層間絶縁膜８、１４を異方性エッチングによりエッチングして梁２８に底部が達する凹部６を形成する（図４参照）。凹部６内の可動部（ピラー）１０は、層間絶縁膜８、１４から離され、梁２８に固定されている。次に、半導体基板の可動部１０及び梁２８の下の領域Ｃ（図４参照）に空洞７を形成する。つまり、半導体基板裏面からシリコンエッチング及びウエットエッチングを用いて空洞を形成する。
【００１８】
この実施例では、以上により、ＭＥＭＳ部分の可動部（ピラー）が接続配線と同じ長さに短縮されて半導体集積回路との１チップ化が可能になり、また、半導体集積回路のロジックとアナログ回路間の金属配線、半導体集積回路とＭＥＭＳ部分間の金属配線が不要になるので、半導体チップの小型化が可能になり、さらに動作感知と動作方向検知とが可能になる。
【図面の簡単な説明】
【００１９】
【図１】実施例で説明する半導体チップの概略平面図。
【図２】図１の半導体チップの半導体集積回路部分のトランジスタが形成されたＣＭＯＳ部及び抵抗が形成された抵抗部が形成された部分断面図。
【図３】図１の半導体チップの半導体集積回路部分のコンデンサが形成されたコンデンサ部分が示された部分断面図。
【図４】図１の半導体チップのＭＥＭＳ構造が形成された部分断面図。
【図５】図４に示すＭＥＭＳ構造の機能を説明する電極構造の平面配置図。
【図６】実施例に係る半導体装置のＭＥＭＳ構造を形成する工程断面図。
【符号の説明】
【００２０】
１・・・半導体チップ    ２・・・可動部分（ＭＥＭＳ部分）
３・・・半導体集積回路部分    ４・・・ロジック回路
５・・・アナログ回路    ６・・・凹部    ７・・・空洞
８、１４・・・層間絶縁膜    １０、１０′・・・可動部（ピラー）
１１・・・半導体単結晶基板    １２・・・絶縁酸化膜（Ｂｏｘ）
１３・・・半導体層    １５・・・ゲート
１６、２１、２４、２９、３１・・・接続配線
１７・・・活性層    １８・・・素子分離領域領域
１９、２２、２６・・・絶縁膜    ２０・・・抵抗
２３、２７・・・ポリシリコン膜    ２５・・・コンデンサ
２８・・・梁    ３０・・・配線
【図１】
2009105277.tif 000003
【図２】
2009105277.tif 000004
【図３】
2009105277.tif 000005
【図４】
2009105277.tif 000006
【図５】
2009105277.tif 000007
【図６】
2009105277.tif 000008