(57)【要約】【課題】簡単な回路構成のフリッカ低減装置を提供する。【解決手段】１ライン周期期間単位で蓄積時刻が異なる撮像素子から出力された画素信号をライン周期期間の有効信号期間ごとに平均したライン平均値を出力する第１の平均値算出部１２と、互いに直列接続され、ライン平均値を１フィールド期間または１フレーム期間遅延した遅延ライン平均値を出力する複数の遅延部１３、１４と、各遅延部から出力された遅延ライン平均値と、ライン平均値とを平均した画像データ間平均値を出力する第２の平均値算出部１５と、画像データ間平均値から、ライン平均値を減算した値を出力する減算器１６と、減算器から出力された値を１ライン周期期間、画素信号に加算する加算器１８とを備える。【選択図】図１
2009105663.tif 000002
【特許請求の範囲】
【請求項１】
１ライン周期期間単位で蓄積時刻が異なる撮像素子から出力された画素信号をライン周期期間の有効信号期間ごとに平均したライン平均値を出力する第１の平均値算出部と、
互いに直列接続され、前記ライン平均値を１フィールド期間または１フレーム期間遅延した遅延ライン平均値を出力する複数の遅延部と、
前記各遅延部から出力された前記遅延ライン平均値と、前記ライン平均値とを平均した画像データ間平均値を出力する第２の平均値算出部と、
前記画像データ間平均値から、前記ライン平均値を減算した値を出力する減算器と、
前記減算器から出力された値を１ライン周期期間、前記画素信号に加算する加算器とを備えたフリッカ低減装置。
【請求項２】
１フィールド単位で蓄積時刻が異なる撮像素子から出力された画素信号を１フィールドの有効信号期間ごとに平均したフィールド平均値を出力する第１の平均値算出部と、
互いに直列接続され、前記フィールド平均値を１フィールド期間遅延した遅延フィールド平均値を出力する複数の遅延部と、
前記各遅延部から出力された前記遅延フィールド平均値と、前記フィールド平均値とを平均したフィールド間平均値を算出する第２の平均値算出部と、
前記フィールド間平均値から、前記フィールド平均値を減算した値を出力する減算器と、
前記減算器から出力された値を１フィールド期間、前記画素信号に加算する加算器とを備えたフリッカ低減装置。
【請求項３】
１フレーム単位で蓄積時刻が異なる撮像素子から出力された画素信号を１フレームの有効信号期間ごとに平均したフレーム平均値を出力する第１の平均値算出部と、
互いに直列接続され、前記フレーム平均値を１フレーム期間遅延した遅延フレーム平均値を出力する複数の遅延部と、
前記各遅延部から出力された前記遅延フレーム平均値と、前記フレーム平均値とを平均したフレーム間平均値を算出する第２の平均値算出部と、
前記フレーム間平均値から、前記フレーム平均値を減算した値を出力する減算器と、
前記減算器から出力された値を１フレーム期間、前記画素信号に加算する加算器とを備えたフリッカ低減装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源による照明等に起因する撮像素子の出力信号における周期的変化（以下、フリッカと称す）を低減するフリッカ低減装置に関するものである。
【背景技術】
【０００２】
一般に、放送方式は、商用電源周波数に合わせてフィールドの周波数が設定されている。商用電源周波数が６０Ｈｚの地域ではフィールド周波数が６０ＨｚのＮＴＳＣ方式が用いられ、商用電源周波数５０Ｈｚの地域ではフィールド周波数５０ＨｚのＰＡＬ方式が用いられている。また、撮像装置のフィールド周波数も商用電源に合わせて設定されることがある。
【０００３】
フィールド周波数６０Ｈｚの撮像装置では、商用電源５０Ｈｚの地域において蛍光灯などの照明における明暗周波数が、フィールド周波数と異なる。このため、読み出す画素の位置により蓄積時刻が異なるように動作する撮像装置の場合、１フィールド内において、各画素の蓄積時間内に入射する光量が異なり、周期的な明暗が生じる。この明暗は、撮像装置のラインごとに影響が異なり、ラインフリッカと呼ばれる。
【０００４】
また、同一フィールド内において同一時刻に蓄積するように動作する撮像装置の場合であっても、フィールドごとに周期的な明暗（例えば、３フィールドを周期として）が生じる。このような現象は、フィールドフリッカと呼ばれる。このフィールドフリッカの低減方法については、以下のような技術が提供されている。
【０００５】
例えば、３フィールドごとに同じ明暗のパターンが発生することに着目し、３フィールドの平均と現出力との除算値を補正ゲインとし、この補正ゲインを現出力に乗算することでフリッカ成分の低減を行うフリッカ低減装置がある。
【０００６】
図９は、上記フリッカ低減装置の構成を示すブロック図である。デジタル信号である画素信号Ｚ0は、入力端子４１からフィールド平均値回路４２に入力され、フィールド単位で画素信号Ｚ0の有効信号期間に対して平均処理を行ってフィールド平均値ｚ0を算出する。第１遅延器４３は、フィールド平均値ｚ0を１フィールドの期間遅延させたフィールド平均値ｚ-1を出力し、第２遅延器４４は、フィールド平均値ｚ-1を１フィールドの期間遅延させたフィールド平均値ｚ-2を出力する。平均値演算回路４５は、フィールド平均値ｚ0、ｚ-1、ｚ-2を用いて、３フィールドの平均値を算出する。
【０００７】
除算器４６は、３フィールドの平均値をフィールド平均値ｚ0で除算することで３フィールドの平均値に対する現フィールド平均値ｚ0の比率を求め、これを補正値として乗算器４８に入力する。乗算器４８は、第３遅延器４７において、演算処理期間に相当する１フィールド期間遅延された画素信号Ｚ0に補正値を乗算することで、フィールドフリッカが低減された画素信号Ｚ0´を出力する。
【０００８】
また、別のフリッカ低減装置は、撮像素子からの画素信号を１フィールド期間積分し、連続する３フィールド分保持する遅延器を有する。このフリッカ低減装置は、遅延器からのそれぞれの出力をＣ、Ｂ、Ａとすると、（Ａ＋Ｂ＋Ｃ）／３を演算して、Ｂに相当するフィールドの平均値を求め、これをＢで除算することによりＢに相当するフィールドの補正ゲインを求める。この補正ゲインを画素信号に乗算することでフリッカの低減を行うことができる。ただし、フィールドによっては明暗レベルが順次入れ替わるため、３フィールドでは好適な補正ゲインが得られない場合がある。この場合、連続する６フィールドから一つ置きの３フィールドを用いて、上記演算を実行することによって補正ゲインを求め、フィールドフリッカの低減を行うことが提案されている（例えば、特許文献１参照）。
【０００９】
また、ラインフリッカの低減について、１フィールドを数ライン単位でブロック化し、それを３フィールド分保持し、その３フィールドの同一ラインブロックごとに平均値を算出し、その平均値を現ブロック値で除算することで補正ゲインを求め、その補正ゲインを画素信号に乗算することでラインフリッカの低減を行うことが提案されている。
【特許文献１】特開平１０−１４５６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来のフリッカ低減装置は、乗算器および除算器を用いて、フリッカ低減処理を行うため、回路が複雑である。
【００１１】
本発明は、上記従来の課題を解決するものであり、簡単な回路構成のフリッカ低減装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１のフリッカ低減装置は、上記課題を解決するために、１ライン周期期間単位で蓄積時刻が異なる撮像素子から出力された画素信号をライン周期期間の有効信号期間ごとに平均したライン平均値を出力する第１の平均値算出部と、互いに直列接続され、前記ライン平均値を１フィールド期間または１フレーム期間遅延した遅延ライン平均値を出力する複数の遅延部と、前記各遅延部から出力された前記遅延ライン平均値と、前記ライン平均値とを平均した画像データ間平均値を出力する第２の平均値算出部と、前記画像データ間平均値から、前記ライン平均値を減算した値を出力する減算器と、前記減算器から出力された値を１ライン周期期間、前記画素信号に加算する加算器とを備える。
【００１３】
本発明の第２のフリッカ低減装置は、上記課題を解決するために、１フィールド単位で蓄積時刻が異なる撮像素子から出力された画素信号を１フィールドの有効信号期間ごとに平均したフィールド平均値を出力する第１の平均値算出部と、互いに直列接続され、前記フィールド平均値を１フィールド期間遅延した遅延フィールド平均値を出力する複数の遅延部と、前記各遅延部から出力された前記遅延フィールド平均値と、前記フィールド平均値とを平均したフィールド間平均値を算出する第２の平均値算出部と、前記フィールド間平均値から、前記フィールド平均値を減算した値を出力する減算器と、前記減算器から出力された値を１フィールド期間、前記画素信号に加算する加算器とを備える。
【００１４】
本発明の第３のフリッカ低減装置は、上記課題を解決するために、１フレーム単位で蓄積時刻が異なる撮像素子から出力された画素信号を１フレームの有効信号期間ごとに平均したフレーム平均値を出力する第１の平均値算出部と、互いに直列接続され、前記フレーム平均値を１フレーム期間遅延した遅延フレーム平均値を出力する複数の遅延部と、前記各遅延部から出力された前記遅延フレーム平均値と、前記フレーム平均値とを平均したフレーム間平均値を算出する第２の平均値算出部と、前記フレーム間平均値から、前記フレーム平均値を減算した値を出力する減算器と、前記減算器から出力された値を１フレーム期間、前記画素信号に加算する加算器とを備える。
【発明の効果】
【００１５】
本発明によれば、加算器、減算器を用いることにより、簡単な回路構成のフリッカ低減装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明のフリッカ低減装置の実施の形態について、図面を参照しながら説明する。
【００１７】
画像データ間平均値は、ライン平均値を１フィールド期間遅延した遅延ライン平均値とライン平均値とを平均したフィールド間ライン平均値と、ライン平均値を１フレーム期間遅延した遅延ライン平均値とライン平均値とを平均したフレーム間ライン平均値とを含む。
【００１８】
（実施の形態１）
実施の形態１では、画像データ間平均値がフィールド間ライン平均値であるフリッカ低減装置について説明する。
【００１９】
図１は、本発明の実施の形態１に係るフリッカ低減装置１の構成を示すブロック図である。入力端子１１には、撮像素子、特にＭＯＳ型固体撮像素子あるいは撮像管のように、画素セルごとに、光電変換された電荷を蓄積する時刻が異なるように動作する撮像素子から、デジタル信号である画素信号Ｙ0が入力される。この撮像素子は、フィールドを構成するラインの隣接画素ごとに順に蓄積のタイミングが設定されている。
【００２０】
ライン平均値回路（第１の平均値算出部）１２は、１ライン周期期間ごとに規定された期間（有効信号期間）における画素信号Ｙ0を平均したライン平均値ｙ0を算出する。有効信号期間は、同期信号を含まない期間であって、任意に設定することができる。ライン平均値回路１２は、算出したライン平均値ｙ0を第１ＦＩＦＯメモリ（遅延部）１３、平均値演算回路（第２の平均値算出部）１５および減算器１６に入力する。
【００２１】
第１ＦＩＦＯメモリ１３は、１フィールドを構成するライン分のライン平均値を記憶するＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）型のメモリである。第１ＦＩＦＯメモリ１３は、ライン平均値回路１２からライン平均値ｙ0が入力されると、ライン平均値ｙ0を記憶するとともに、１フィールド前の同じラインにおけるライン平均値（遅延ライン平均値）ｙ-1を出力する。つまり、第１ＦＩＦＯメモリ１３は、ライン平均値ｙ0を１フィールド期間遅延する。
【００２２】
第２ＦＩＦＯメモリ（遅延部）１４は、ライン平均値回路１２に対して第１ＦＩＦＯメモリ１３と直列に接続され、第１ＦＩＦＯメモリ１３と同様、１フィールドを構成するライン分のライン平均値を記憶するＦＩＦＯ型のメモリである。第２ＦＩＦＯメモリ１４は、第１ＦＩＦＯメモリ１３からライン平均値ｙ-1が入力されると、ライン平均値ｙ-1を記憶するとともに、１フィールド前の同じラインにおけるライン平均値（遅延ライン平均値）ｙ-2を出力する。つまり、第２ＦＩＦＯメモリ１４は、ライン平均値ｙ-1を１フィールド期間遅延する。
【００２３】
平均値演算回路（第２の平均値算出部）１５は、入力されたライン平均値ｙ0、ｙ-1およびｙ-2を加算し、加算値を１／３倍して３フィールドの画像データ間のライン平均値（以下、フィールド間ライン平均値と称す）を算出する。減算器１６は、フィールド間ライン平均値から現ライン平均値ｙ0を減算した補正値を算出する。遅延器１７は、入力端子１１と加算器１８の間に配置され、画素信号Ｙ0が入力端子１１から入力され、上記補正値が生成されるまでの間、画素信号Ｙ0を遅延させる。加算器１８は、画素信号Ｙ0に上記補正値を加算して、フリッカの影響が低減された画素信号Ｙ0´を出力する。出力端子１９は、低減された画素信号Ｙ0´を外部に出力し、外部において、低減された画素信号Ｙ0´は、表示装置（図示せず）により画像として表示される。
【００２４】
図２（ａ）は、商用電源の周波数が５０Ｈｚの場合における蛍光灯などの照明の発光強度を示すグラフである。図２（ｂ）は、図２（ａ）に示す発光強度の照明が点灯している場合に、撮像素子からフリッカ低減装置１に入力される画素信号を示すグラフである。ここでは、フリッカが正弦波で影響する場合を例に説明する。なお、図２（ａ）および（ｂ）の横軸は、共通する時刻である。
【００２５】
図２（ａ）において、実線は照明の発光強度を示し、破線は商用電源の電圧を示す。５０Ｈｚの商用電源で点灯する照明は、５０Ｈｚの２倍の１００Ｈｚの周波数で明暗を繰り返す。
【００２６】
図２（ｂ）において、実線は連続する３フィールドの画素信号を示し、破線は連続する３フィールドにおける画素信号の平均値を示す。なお、フィールドの最初と最後の信号が０である期間は、同期信号などのために用いられる期間であり、画素信号が読み出されていない期間である。
【００２７】
画素信号は、強度が照明の明暗周期に応じて変化する。蛍光灯の明暗周期は、０．０１ｓ（周波数１００Ｈｚ）である。一方、入力端子１１に入力される撮像素子からのフィールド周期は、約０．０１７ｓ（周波数６０Ｈｚ）である。つまり、蛍光灯の明暗５周期と、画素信号のフィールド３周期とが一致する。したがって、連続する３フィールドの各フィールドは、それぞれ蛍光灯の明暗の影響が異なることになる。
【００２８】
図２（ｂ）において、特性ｂ１〜特性ｂ３は、それぞれ画素信号の時刻ｔ１、ｔ２、ｔ３における１ライン分の信号強度を示す。特性ｂ１〜特性ｂ３は、連続する３フィールドの同じ位置のラインを示す。この１ライン分の信号強度の平均がライン平均値であり、特性ｂ１、特性ｂ２、特性ｂ３のライン平均値がそれぞれｙ0、ｙ-1、ｙ-2である。なお、図２（ｂ）において、破線は連続する３フィールドにおける画素信号の平均値を示す。
【００２９】
撮像素子の撮像タイミングは、任意に設定できるが、例えば、ライン周波数を１５．７５ｋＨｚとすると、照明の周期（０．０１ｓ）は、１５７．５ライン分の時間である。つまり、１５７．５ラインごとに明暗が繰り返される。フリッカ周波数（１００Ｈｚ）は、ライン周波数（１５．７５ｋＨｚ）に対して十分低いため、１ラインの各画素は、撮像素子において同じ時刻に蓄積（撮像）したものとみなすことができる。したがって、１ライン内では、図２（ｂ）における特性ｂ１〜特性ｂ３のようにフリッカの影響が各ライン内で一定である。
【００３０】
次に、フリッカ低減装置１の動作について、図１〜図４を参照しながら説明する。図３（ａ）は、１ライン周期期間における平均値演算回路１５から減算器１６へのフィールド間ライン平均値を示すグラフである。図３（ｂ）は、１ライン周期期間における減算器１６から加算器１８に入力される補正値を示すグラフである。図４は、実線が加算器１８から出力された画素信号Ｙ0´を、破線が加算器１８に入力された画素信号Ｙ0をそれぞれ１フィールド期間分示すグラフである。
【００３１】
画素信号Ｙ0が入力端子１１から入力されると、ライン平均値回路１２は、画素信号Ｙ0のラインごとにライン平均値ｙ0を算出する。算出されたライン平均値ｙ0は、第１ＦＩＦＯメモリ１３、平均値演算回路１５および減算器１６に入力される。第１ＦＩＦＯメモリ１３は、ライン平均値ｙ0が入力されると、ライン平均値ｙ-1を第２ＦＩＦＯメモリ１４および平均値演算回路１５に入力する。第２ＦＩＦＯメモリ１４は、ライン平均値ｙ-1が入力されると、ライン平均値ｙ-2を平均値演算回路１５に入力する。
【００３２】
平均値演算回路１５は、ライン平均値ｙ0、ｙ-1およびｙ-2の平均値を算出する。画素信号Ｙ0のフリッカ成分をＢｓｉｎ（２πｆｔ）とすると、
ｙ0＝Ａ＋Ｂｓｉｎ（θ）  ・・・（式１）
ｙ-1＝Ａ＋Ｂｓｉｎ（θ＋１０π／３）  ・・・（式２）
ｙ-2＝Ａ＋Ｂｓｉｎ（θ＋２０π／３）  ・・・（式３）
となる。上記式において、ｆは蛍光灯の明暗周波数（１００Ｈｚ）、ｔは時刻、Ａはフリッカの影響を受けていない成分（直流成分）、Ｂはフリッカの振幅、θはｙ0のラインに対応する位相である。なお、式２、式３に代入する時刻は、式１の時刻にそれぞれ１／６０［ｓ］、２／６０［ｓ］加えた時刻である。
【００３３】
したがって、ライン平均値の演算は、
（ｙ0＋ｙ-1＋ｙ-2）／３＝Ａ  ・・・（式４）
となり、フリッカの影響を受けないフィールド間ライン平均値が算出される。
【００３４】
減算器１６は、図３（ａ）に示すフィールド間ライン平均値から、図２（ｂ）における特性ｂ１に示すライン平均値ｙ0を減算する。式１を用いると、
Ａ−ｙ0＝−Ｂｓｉｎ（θ）  ・・・（式５）
となる。この−Ｂｓｉｎ（θ）が図３（ｂ）に示す、ライン平均値ｙ0のフリッカの影響を補正するための補正値である。
【００３５】
上記補正値が加算器１８に入力されると、遅延器１７で遅延された画素信号Ｙ0に上記補正値を加算する。これにより、図４に示すように、各ラインにおけるフリッカの影響を低減した画素信号Ｙ0´を出力することができる。加算器１８から出力された低減された画素信号Ｙ0´は、出力端子１９から外部装置へ出力され、表示装置により画像として表示される。
【００３６】
以上のように、本実施の形態に係るフリッカ低減装置１は、加算器および減算器を用いることにより、回路構成が複雑な乗算器および除算器を用いない構成である。したがって、回路構成を容易にし、製造費用の低減を図りつつ、ラインフリッカを低減することができる。
【００３７】
なお、図３において、フィールド間ライン平均値、補正値をアナログ信号のように表示したが、デジタルデータとして、フィールドライン間平均値を減算器１６へ、補正値を加算器１７に入力してもよい。
【００３８】
また、本実施の形態において、撮像素子は各画素の蓄積時刻が異なるが、照明の明暗周期に比べて、蓄積時刻の違いが十分に無視できるものを例に挙げて説明したが、ラインごとに蓄積時刻が同一である撮像素子を用いても、同様にフリッカを低減することができる。
【００３９】
また、本実施の形態では、１ラインの飛び越し蓄積によりフィールドを形成する撮像素子からの信号のラインフリッカを低減するフリッカ低減装置について説明した。しかし、本発明はこのフリッカ低減装置に限定されず、例えば、プログレッシブＣＣＤのように、ラインの順次蓄積によりフレームを形成する撮像素子についても、画像データ間平均値として、フレーム間ライン平均値を用いることにより実現することができる。このようなフリッカ低減装置においても、ラインフリッカを低減することができる。
【００４０】
（実施の形態２）
図５は、本発明の実施の形態２に係るフリッカ低減装置２の構成を示すブロック図である。フリッカ低減装置２は、１フィールド単位で蓄積時刻が異なる撮像素子から出力された画素信号Ｚ0からフィールドフリッカを低減する。
【００４１】
図６は、フィールドフリッカの発生を示すグラフである。図６（ａ）は、商用電源５０Ｈｚを用いた蛍光灯の発光強度（明暗周波数１００Ｈｚ）を示すグラフであり、発光強度Ｉ0は、発光強度の平均を示している。図６（ｂ）は、フィールド周波数６０Ｈｚであり、１フィールド単位で蓄積時刻が異なる撮像素子における蓄積量を示すグラフである。なお、破線は、蓄積量の平均を示している。横軸は、図６（ａ）、（ｂ）共通の時刻を示している。図６（ｂ）に示す蓄積時間における（ａ）の発光強度のグラフの積分値が、図６（ｂ）の蓄積量に比例する。蛍光灯の明暗５周期とフィールド３周期が同期するため、連続する３フィールドにおけるそれぞれの蓄積量は異なる。
【００４２】
入力端子２１には、１フィールド単位で蓄積時刻が異なる撮像素子から出力されたデジタル信号である画素信号Ｚ0が入力される。フィールド平均値回路２２（第１の平均値算出部）は、１フィールドの同期信号を含まない任意の期間（有効信号期間）における画素信号Ｚ0の平均値（以下、フィールド平均値と称す）ｚ0を出力する。
【００４３】
図７は、フィールド平均値回路２２の出力を示すグラフである。（ａ）はフィールド平均値ｚ0、（ｂ）はフィールド平均値ｚ0から１フィールド期間前のフィールド平均値ｚ-1、（ｃ）はフィールド平均値ｚ0から２フィールド期間前のフィールド平均値ｚ-2を示すグラフである。なお、破線は連続する３フィールドの平均値Ｖaを示す。
【００４４】
フィールド平均値回路２２は、フィールド平均値ｚ0を第１遅延器２３、平均値演算回路（第２の平均値算出部）２５および減算器２６に入力する。第１遅延器２３は、シフトレジスタなどで構成されている。第１遅延器２３は、フィールド平均値回路２２からフィールド平均値ｚ0が入力されると、フィールド平均値ｚ0を１フィールド期間だけ遅延させた、フィールド平均値ｚ-1を第２遅延器２４および平均値演算回路２５に入力する。
【００４５】
第２遅延器２４は、シフトレジスタなどで構成され、フィールド平均値回路２２に対して、第１遅延器２３と直列に接続されている。第２遅延器２４は、第１遅延器２３からフィールド平均値ｚ-1が入力されると、フィールド平均値ｚ-1を１フィールド期間だけ遅延させたフィールド平均値ｚ-2を平均値演算回路２５に入力する。
【００４６】
平均値演算回路２５は、入力されたフィールド平均値ｚ0、ｚ-1およびｚ-2を加算し、加算値を１／３倍した３フィールドの平均値Ｖaを算出する。この３フィールドの平均値Ｖaは、フリッカの影響を平均化した値である。
【００４７】
図８（ａ）は、１フィールド期間における平均値演算回路２５から減算器２６への３フィールドの平均値Ｖaを示すグラフである。図８（ｂ）は、１フィールドの期間における減算器２６から加算器２８への補正値ΔＶを示すグラフである。図８（ｃ）は、実線が補正された画素信号Ｚ0´を示し、破線が補正前の画素信号Ｚ0を示すグラフである。
【００４８】
減算器２６は、３フィールドの平均値Ｖaから現フィールド平均値ｚ0を減算した図８（ｂ）に示す補正値ΔＶを算出する。この補正値ΔＶは、フリッカを低減するための値である。減算器２６は、上記補正値ΔＶを加算器２８に入力する。
【００４９】
第３遅延器２７は、入力端子２１と加算器２８の間に配置され、上記補正値ΔＶが生成されるまでの間、補正される画素信号Ｚ0を遅延させる。加算器２８は、画素信号Ｚ0に上記補正値ΔＶを加算して、フリッカが低減された、図８（ｃ）に示す画素信号Ｚ0´を出力する。出力端子２９は、低減された画素信号Ｚ0´を外部に出力し、外部において、表示装置（図示せず）により画像として表示される。
【００５０】
以上のように、本実施の形態に係るフリッカ低減装置は、加算器および減算器を用いることにより、回路構成が複雑な乗算器および除算器を用いない構成である。したがって、回路構成を容易にし、製造費用の低減を図りつつ、フィールドフリッカを低減することができる。
【００５１】
なお、図７と図８（ａ）および（ｂ）において、フィールド平均値、３フィールドの平均値Ｖaおよび上記補正値ΔＶをアナログ信号のように表示したが、デジタルデータであってもよい。
【００５２】
また、本実施の形態では、フィールド単位で蓄積する撮像素子からの信号のフィールドフリッカを低減するフリッカ低減装置について説明した。しかし、本発明はこのフリッカ低減装置に限定されず、フレーム単位で蓄積する撮像素子についても同様に用いることができる。このようなフリッカ低減装置を用いることにより、フレームフリッカを低減することができる。
【００５３】
なお、実施の形態１および２においては、遅延部が２つの場合について説明したが、３個以上あってもよい。たとえば、撮像素子のフィールド周期と、照明の明暗周期の最小公倍数が、フィールド周期のＡ倍であれば、遅延器をＡ−１個配置することにより、フリッカを低減することができる。
【産業上の利用可能性】
【００５４】
本発明は、乗除算器を用いずにフリッカを低減処理することができるという利点を有し、簡単な回路構成のフリッカ低減装置として、撮像装置の分野において利用可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１に係るフリッカ低減装置の構成を示すブロック図
【図２】同上フリッカ低減装置において、（ａ）は蛍光灯の発光強度、（ｂ）は画素信号を示すグラフ
【図３】同上フリッカ低減装置において、（ａ）はフィールド間ライン平均値、（ｂ）は補正値を示すグラフ
【図４】同上フリッカ低減装置において、補正された画素信号を示すグラフ
【図５】本発明の実施の形態２に係るフリッカ低減装置の構成を示すブロック図
【図６】フレームフリッカの発生原理を示すグラフ
【図７】同上フリッカ低減装置において、（ａ）はｚ0、（ｂ）はｚ-1、（ｃ）はｚ-2を示すグラフ
【図８】同上フリッカ低減装置において、（ａ）は３フィールドの平均値、（ｂ）は補正信号、（ｃ）はフリッカが低減された画素信号Ｚ0´を示すグラフ
【図９】従来のフリッカ低減装置の構成を示すブロック図
【符号の説明】
【００５６】
１、２  フリッカ低減装置
１１、２１  入力端子
１２  ライン平均値回路
１３  第１ＦＩＦＯメモリ
１４  第２ＦＩＦＯメモリ
１５、２５  平均値演算回路
１６、２６  減算器
１７  遅延器
１８、２８  加算器
１９、２９  出力端子
２２  フィールド平均値回路
２３  第１遅延器
２４  第２遅延器
２７  第３遅延器
【図１】
2009105663.tif 000003
【図２】
2009105663.tif 000004
【図３】
2009105663.tif 000005
【図４】
2009105663.tif 000006
【図５】
2009105663.tif 000007
【図６】
2009105663.tif 000008
【図７】
2009105663.tif 000009
【図８】
2009105663.tif 000010
【図９】
2009105663.tif 000011