(57)【要約】【課題】内層に配置されたチップ部品の下にベタパターンや配線等の導体が配置されている場合であっても、チップ部品下部及び周辺の導体がリフロー時にショートすることが回避されると共に、チップ部品下部の埋め込み樹脂流れ込み不具合によるボイドの発生も防止することができる部品内蔵型多層プリント配線板の提供。【解決手段】少なくとも内層にチップ部品が配置され、かつ当該チップ部品の上部及び側方が埋め込み樹脂によって覆われた部品内蔵型多層プリント配線板において、当該チップ部品の下部に、当該埋め込み樹脂を介して被覆樹脂に覆われた導体が配置されている部品内蔵型多層プリント配線板；少なくとも回路形成された内層に、凹溝部を有する被覆樹脂を形成した後、本硬化を行なう工程を有する部品内蔵型多層プリント配線板の製造方法。【選択図】図１
2009123916.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも内層にチップ部品が配置され、かつ当該チップ部品の上部及び側方が埋め込み樹脂によって覆われた部品内蔵型多層プリント配線板において、当該チップ部品の下部に、当該埋め込み樹脂を介して被覆樹脂に覆われた導体が配置されていることを特徴とする部品内蔵型多層プリント配線板。
【請求項２】
前記被覆樹脂は、前記埋め込み樹脂が充填された凹溝部を有していることを特徴とする請求項１記載の部品内蔵型多層プリント配線板。
【請求項３】
前記チップ部品は、電極を有さない面を少なくとも１面以上備えていることを特徴とする請求項１又は２記載の部品内蔵型多層プリント配線板。
【請求項４】
少なくとも内層にチップ部品が配置され、かつ当該チップ部品の上部及び側方が埋め込み樹脂によって覆われた部品内蔵型多層プリント配線板の製造方法において、内層を回路形成する工程と、当該回路形成された内層に被覆樹脂を塗布する工程と、導体を露出する領域を除く領域に被覆樹脂が残るようにマスキングをする工程と、露光工程及び現像工程を経て、第一の被覆樹脂を形成する工程と、再度被覆樹脂を塗布する工程と、被覆樹脂において厚みを厚くする領域に被覆樹脂が残るようにマスキングをする工程と、露光工程及び現像工程を経て、第一の被覆樹脂の上に第二の被覆樹脂を形成して被覆樹脂に凹溝部を設ける工程と、当該凹溝部を設けた後に、本硬化を行う工程とを有することを特徴とする部品内蔵型多層プリント配線板の製造方法。
【請求項５】
少なくとも内層にチップ部品が配置され、かつ当該チップ部品の上部及び側方が埋め込み樹脂によって覆われた部品内蔵型多層プリント配線板の製造方法において、内層を回路形成する工程と、当該回路形成された内層に被覆樹脂を塗布する工程と、被覆樹脂において厚みを厚くする領域に被覆樹脂が残るようにマスキングをする工程と、露光工程及び現像工程を経て、第一の被覆樹脂を形成する工程と、当該第一の被覆樹脂を除く領域の中で導体を露出する領域を除く領域に被覆樹脂が残るように、被覆樹脂を当該第一の被覆樹脂よりも薄く配置する工程と、露光工程及び現像工程を経て、導体を露出する領域を除く領域の中で第一の被覆樹脂が被覆されていない領域に第二の被覆樹脂を形成して被覆樹脂に凹溝部を設ける工程と、当該凹溝部を設けた後に、本硬化を行う工程とを有することを特徴とする部品内蔵型多層プリント配線板の製造方法。
【請求項６】
前記本硬化工程の後に、チップ部品を実装する工程と、当該チップ部品が実装された面上に埋め込み樹脂を配置し積層する工程とを有し、当該積層によってフローした樹脂を前記被覆樹脂の凹溝部に充填せしめることを特徴とする請求項４又は５記載の部品内蔵型多層プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内層にチップ部品を配置すると共に、当該チップ部品を埋め込み樹脂で埋め込んだ部品内蔵型多層プリント配線板に関し、特に、当該チップ部品の埋め込み性向上を図った部品内蔵型多層プリント配線板及びその製造方法に関する。
【背景技術】
【０００２】
近年、多層プリント配線板の小型化、高密度化が求められる中で、従来はプリント配線板の表面に実装されていたチップ部品を内部に埋設する部品内蔵型プリント配線板への要求が高まりつつある。
【０００３】
プリント配線板の内層にチップ部品を実装する場合においても、表面実装の時と同様に、隣接する導体パターンがはんだによりショートすることを回避すると共に、導体パターンの剥離を防止するために、図５（ａ）に示すように、少なくともチップ部品４１１を実装する領域には、チップ部品４１１を実装する導体パターン（以下、「実装ランド」と云う）４０２の周囲に被せて、ソルダーレジスト４０３を形成する場合が多い。
【０００４】
ところで、本来被覆樹脂とチップ部品が接触すべき領域においても、はんだリフローの際に極僅かにチップ部品が浮き上がる所謂フローティング現象が発生し、図５（ａ）に示すような微小間隙４１２が形成されてしまうことがある。
【０００５】
図５（ａ）に示すように、チップ部品４１１を実装する領域に、実装のため露出する領域以外の全てにソルダーレジスト４０３を形成すると、当該チップ部品４１１を埋め込む際の積層形成時に、埋め込み樹脂が微小間隙４１２に流れ込むことができず、積層後に埋め込み樹脂が埋め込まれない状態の空隙（以下、「ボイド」と云う）が発生する。
【０００６】
当該ボイドは、一般的なプリント配線板の場合と同様に湿気を貯える可能性があり、プリント配線板の品質や信頼性を低下させ、空気の膨張によるクラックや剥離の発生要因となるばかりでなく、部品内蔵型のプリント配線板においては、外層にチップ部品を実装するためのはんだリフロー時に、内部に埋設されたチップ部品の電極が導体間ショートを発生させる要因となる。
【０００７】
又、図５（ｂ）に示すように、例えば２極の端子を備えるチップ部品５１１の２つの実装ランド５０２ａ及び５０２ｂの間５１２に、ソルダーレジスト５０３を形成しない場合には、リフロー時に当該２つの実装ランド間５１２が導体間ショートを発生させる要因となる。
【０００８】
そこで、図５（ｃ）に示すように、チップ部品６１１を実装する領域に、実装のため露出する領域以外の全てにソルダーレジスト６０３を形成し、更に、例えば２極の端子を備えるチップ部品６１１の２つの実装ランド６０２ａ及び６０２ｂの間に、積層形成時にソルダーレジスト６０３がチップ部品６１１下に流れ込める溝６１２ａを形成する方法が提案されている（例えば、特許文献１参照）。
【０００９】
尚、図５（ｃ）においても微小間隙６１２ｂは存在するが、前記溝６１２ａが形成されていることによって微小間隙６１２ｂにも埋め込み樹脂が流れ込み易くなる。
【００１０】
これにより、例えば２極の端子を備えるチップ部品６１１の２つの実装ランド間がリフロー時にショートすることが回避されると共に、チップ部品６１１下部の埋め込み樹脂流れ込み不具合によるボイドの発生も防止することができる。
【００１１】
しかしながら、昨今のチップ部品の高速高周波化に伴う電磁波の干渉や不要輻射を低減しチップ部品自体の動作安定化を図るため、例えば、図６（ａ）中に示される導体７０２又は図６（ｂ）中に示される導体８０２のように、チップ部品下の実装ランド以外の領域に広く導体で覆う所謂ベタパターンが配置されている場合、又は、当該ベタパターンを電気的に基準電位に接続した所謂ベタＧＮＤが配置されている場合、或いは、昨今のチップ部品の大規模情報処理化に伴う高密度大容量伝送を図るため、チップ部品下部の実装ランド以外の領域に信号線や制御線等の配線パターンが配置されている場合がある。
【００１２】
これらの場合、図６（ａ）に示すように、チップ部品７０５下部に略全面的にソルダーレジスト７０３を配置すると、当該チップ部品７０５を埋め込む際の積層形成時に、埋め込み樹脂が微小間隙７１２に流れ込むことができず、ボイドが発生してしまう。
【００１３】
又、図６（ｂ）に示すように、チップ部品８０５下部に溝８１２を設けると、当該各々の導体がリフロー時にショートを発生させることとなる。
【００１４】
その結果、リフロー時のショートを回避することとボイドの発生を防止することの両立ができないという問題があった。
【特許文献１】特開２００４−１０３９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、上記の問題と実状に鑑みてなされたもので、内層に配置されたチップ部品の下にベタパターンや配線等の導体が配置されている場合であっても、チップ部品下部及び周辺の導体がリフロー時にショートすることが回避されると共に、チップ部品下部の埋め込み樹脂流れ込み不具合によるボイドの発生も防止することができる部品内蔵型多層プリント配線板を提供することを課題とする。
【課題を解決するための手段】
【００１６】
即ち、請求項１に係る本発明は、少なくとも内層にチップ部品が配置され、かつ当該チップ部品の上部及び側方が埋め込み樹脂によって覆われた部品内蔵型多層プリント配線板において、当該チップ部品の下部に、当該埋め込み樹脂を介して被覆樹脂に覆われた導体が配置されていることを特徴とする部品内蔵型多層プリント配線板により上記課題を解決したものである。
【００１７】
これにより、内層に配置されたチップ部品の下部にベタパターンや配線等の導体が配置されている場合であっても、当該チップ部品下部の導体は被覆樹脂で覆われているため、チップ部品下部及び周辺の導体がリフロー時にショートすることが回避される。
【００１８】
又、請求項２に係る本発明は、前記被覆樹脂が、前記埋め込み樹脂が充填された凹溝部を有していることを特徴とする請求項１記載部品内蔵型多層プリント配線板により上記課題を解決したものである。
【００１９】
これにより、前記当該被覆樹脂が前記埋め込み樹脂が充填された凹溝部を有しているため、チップ部品下部の埋め込み樹脂流れ込み不具合によるボイドの発生を防止することができる。
【００２０】
又、請求項３に係る本発明は、前記チップ部品が、電極を有さない面を少なくとも１面以上備えていることを特徴とする請求項１又は２記載の部品内蔵型多層プリント配線板により上記課題を解決したものである。
【００２１】
これにより、汎用性や普及率が高い一般的なチップ抵抗器やチップコンデンサ以外のチップ部品、例えば、チップタイプの高速スイッチングダイオード等のように部品底面に凹凸が無く略平滑であるようなチップ部品でも、ショートやボイドを発生させること無くプリント配線板の内層に埋設することができる。
【００２２】
又、請求項４に係る本発明は、少なくとも内層にチップ部品が配置され、かつ当該チップ部品の上部及び側方が埋め込み樹脂によって覆われた部品内蔵型多層プリント配線板の製造方法において、内層を回路形成する工程と、当該回路形成された内層に被覆樹脂を塗布する工程と、導体を露出する領域を除く領域に被覆樹脂が残るようにマスキングをする工程と、露光工程及び現像工程を経て、第一の被覆樹脂を形成する工程と、再度被覆樹脂を塗布する工程と、被覆樹脂において厚みを厚くする領域に被覆樹脂が残るようにマスキングをする工程と、露光工程及び現像工程を経て、第一の被覆樹脂の上に第二の被覆樹脂を形成して被覆樹脂に凹溝部を設ける工程と、当該凹溝部を設けた後に、本硬化を行う工程とを有することを特徴とする部品内蔵型多層プリント配線板の製造方法により上記課題を解決したものである。
【００２３】
又、請求項５に係る本発明は、少なくとも内層にチップ部品が配置され、かつ当該チップ部品の上部及び側方が埋め込み樹脂によって覆われた部品内蔵型多層プリント配線板の製造方法において、内層を回路形成する工程と、当該回路形成された内層に被覆樹脂を塗布する工程と、被覆樹脂において厚みを厚くする領域に被覆樹脂が残るようにマスキングをする工程と、露光工程及び現像工程を経て、第一の被覆樹脂を形成する工程と、当該第一の被覆樹脂を除く領域の中で導体を露出する領域を除く領域に被覆樹脂が残るように、被覆樹脂を当該第一の被覆樹脂よりも薄く配置する工程と、露光工程及び現像工程を経て、導体を露出する領域を除く領域の中で第一の被覆樹脂が被覆されていない領域に第二の被覆樹脂を形成して被覆樹脂に凹溝部を設ける工程と、当該凹溝部を設けた後に、本硬化を行う工程とを有することを特徴とする部品内蔵型多層プリント配線板の製造方法により上記課題を解決したものである。
【００２４】
以上により、回路形成された内層を覆う被覆樹脂表面に、フローした埋め込み樹脂を流し込むための凹溝部が設けられた部品内蔵型多層プリント配線板を得ることができる。
【００２５】
又、請求項６に係る本発明は、前記本硬化工程の後に、チップ部品を実装する工程と、当該チップ部品が実装された面上に埋め込み樹脂を配置し積層する工程とを有し、当該積層によってフローした樹脂を前記被覆樹脂の凹溝部に充填せしめることを特徴とする請求項４又は５記載の部品内蔵型多層プリント配線板の製造方法により上記課題を解決したものである。
【００２６】
これにより、チップ部品下部の導体を被覆すると共に、ボイドの発生を防止することができる。
【発明の効果】
【００２７】
本発明により、内層に配置されたチップ部品の下にベタパターンや配線等の導体が配置されている場合であっても、チップ部品下部及び周辺の導体がリフロー時にショートすることが回避されると共に、チップ部品下部の埋め込み樹脂流れ込み不具合によるボイドの発生も防止することができる部品内蔵型多層プリント配線板を提供することができる。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の形態を図１を用いて説明する。
【００２９】
図１（ａ）は、本発明の部品内蔵型多層プリント配線板の一例を示す概略断面説明図である。該図１（ａ）において、Ｐ１は部品内蔵型多層プリント配線板で、基板Ｐ２と、当該基板Ｐ２上にはんだ６を用いて実装されたチップ部品５と、当該チップ部品５を埋め込むように配置された埋め込み樹脂７と、当該埋め込み樹脂７上及び当該基板Ｐ２下に配置された導体８と、当該埋め込み樹脂７上及び当該基板Ｐ２下又は当該導体８上に配置された被覆樹脂９と、から成る。
【００３０】
又、前記基板Ｐ２は、絶縁基板１と、当該絶縁基板１上に配置された導体２と、当該絶縁基板１又は当該導体２上に配置され、かつ前記チップ部品５の下部において少なくとも一部に凹溝部４を有する被覆樹脂３と、から成る。
【００３１】
前記被覆樹脂３が有する凹溝部４の領域、つまり、当該被覆樹脂３の厚みが薄い領域は、当該被覆樹脂３の下部にある導体２を完全に被覆していれば、特にその厚みは制限されないが、絶縁機能を維持するため、被覆される導体からの厚みが少なくとも５μｍ以上であることが望ましい。
【００３２】
他方、前記被覆樹脂３の凹溝部４以外の領域、つまり当該被覆樹脂３の厚みが厚い領域は、埋め込み樹脂の中に含まれるフィラー粒径よりも大きいものであれば、特にその高さは制限されないが、樹脂の流動性を妨げない高さとして少なくとも１０μｍ以上が望ましく、更に、極端な被覆樹脂厚塗りによる被覆樹脂高さ精度不良を配慮すると、１０乃至１５μｍがより好ましい。
【００３３】
従って、仮に、被覆される導体（図１では導体２）の厚みが１８μｍである場合には、前記被覆樹脂３の厚みは、絶縁基板１からの高さが、薄いところ（導体２の直上に在り、かつ凹溝部４の底部に当たる箇所）で５μｍ以上、厚いところ（導体２が無い箇所で、かつ凹溝部４に当たらない箇所）で３０乃至４０μｍ程度となることが望ましい。
【００３４】
又、前記被覆樹脂３の凹溝部４の幅（開口幅）は、埋め込み樹脂の中に含まれるフィラー粒径よりも大きいものであればその幅に制限を設けるものではないが、樹脂の流動性を妨げない幅として少なくとも３０μｍ以上が望ましく、更に、当該被覆樹脂３の上部に配置されるチップ部品５が、当該被覆樹脂３の厚みが厚い領域（上部段差面）に安定して配置できるのであれば、当該チップ部品５の外形寸法に合せてより幅広の凹溝部４を複数本設けることが好ましい。
【００３５】
例えば、前記チップ部品５が通称０６０３サイズと呼ばれる０．６ｍｍ×０．３ｍｍの高速スイッチングダイオードである場合、長手方向の０．６ｍｍに対して２００μｍの凹溝部を１００μｍの間隔で２本設けることで、当該高速スイッチングダイオード下に効率よく埋め込み樹脂が充填される。
【００３６】
又、前記被覆樹脂３は、ソルダーレジストであっても良い。
【００３７】
又、本実施の形態では、前記チップ部品５を実装するための手段の一例として前記はんだ６を用いて説明しているが、本発明において当該チップ部品５を実装するための手段としては「はんだ」に限定されるものではなく、導電性接着剤、導電性フィルム、異方導電性接着剤、異方導電性フィルム等、その材質及び形状を問わず、実装するチップ部品５を部品実装パッドに固着させ、且つ導電性接合をもたらす手段全般が用いられる。
【００３８】
ここで、前記チップ部品５が、埋め込み樹脂７によって埋め込まれる前の段階の概略断面説明図を図１（ｂ）に、当該図１（ｂ）の概略平面説明図を図１（ｃ）に示す。
【００３９】
図１（ｂ）に示すように、前記被覆樹脂３が、前記チップ部品５の下部において少なくとも一部に凹溝部４を有しているため、当該被覆樹脂３と当該チップ部品５との間には空隙が存在する。
【００４０】
又、図１（ｃ）に示すように、前記空隙４は、少なくとも当該凹溝部４上に実装される前記チップ部品５の幅よりも大きい幅を有しており、上面視すると、当該チップ部品５の両脇からはみ出して見える。
【００４１】
前記凹溝部４により、図１（ｂ）（或いは図１（ｃ））の状態に、前記埋め込み樹脂７をレイアップし積層すると、フローした樹脂が当該凹溝部４を埋め尽くすように充填される。
【００４２】
尚、図１（ｂ）においても微小間隙１０は存在するが、前記凹溝部４が形成されていることによって微小間隙１０にも埋め込み樹脂が流れ込み易くなる。
【００４３】
これにより、図１（ａ）に示すように、前記チップ部品５の下に前記導体２のようなベタパターンや配線等の導体が配置されている場合であっても、当該チップ部品５の下部は被覆樹脂３で覆われているため、チップ部品５の下部及び周辺の導体がリフロー時にショートすることが回避される。
【００４４】
又、前記当該被覆樹脂３が前記埋め込み樹脂７が充填された凹溝部４を有しているため、チップ部品５下の埋め込み樹脂７の流れ込み不具合によるボイドの発生を防止することができる。
【００４５】
尚、本実施形態において、チップ部品５は、一例としてチップダイオードを用いて説明しているが、本発明においてチップ部品５としてはチップダイオードに限定されるものではなく、抵抗器、コンデンサ、インダクタ、トランジスタ、ＩＣ、ＬＳＩ等、受動能動を問わず、チップ部品全般が用いられる。
【００４６】
但し、本発明では、当該チップ部品５が、電極を有さない面を少なくとも１面以上備えている所謂ＬＣＲ受動部品以外のチップ部品である場合に、特に効果を発揮する。
【００４７】
次に、本発明の実施の形態の製造方法を図２乃至図４を用いて説明する。
【００４８】
まず、図２（ａ）に示すように、絶縁基板１０１の上下両面に導体を備え、上面の導体１０２が回路形成された基板Ｐ３を用意する。
【００４９】
尚、前記基板Ｐ３は、多層基板でも構わない。
【００５０】
次に、被覆樹脂を塗布し、チップ部品実装パッド等の導体を露出する領域を除く領域に被覆樹脂が残るようにマスキングをし、露光、現像を行って、図２（ｂ）に示すような、前記基板Ｐ３上の被覆樹脂１０３ａを形成する。
【００５１】
次に、前記被覆樹脂１０３ａの本硬化前に、再度被覆樹脂を塗布し、図２（ｃ）に示すように、被覆樹脂において厚みを厚くする領域（被覆樹脂に設ける凹溝部４の側方壁となる領域）に被覆樹脂１０３ｂが残るようにマスキングをし、露光、現像を行う。
【００５２】
尚、合せ精度を考慮し、導体を露出する領域に不要な被覆樹脂のかぶりがないように、導体を露出する領域からのクリアランス、つまり被覆樹脂の開口幅は、前記被覆樹脂１０３ａより前記被覆樹脂１０３ｂのほうが大きくなるようにすることが望ましい。
【００５３】
次に、本硬化を行って、図２（ｄ）に示すような、凹溝部１０４を有する被覆樹脂１０３を備えた基板Ｐ４を得る。
【００５４】
斯かる基板Ｐ４と同等の基板は、図３に示すような別の方法によっても得ることができる。
【００５５】
すなわち、まず図３（ａ）に示すように、絶縁基板２０１の上下両面に導体を備え、上面の導体２０２が回路形成された基板Ｐ５を用意する。
【００５６】
尚、前記基板Ｐ５は、多層基板でも構わない。
【００５７】
次に、被覆樹脂を塗布し、図３（ｂ）に示すように、被覆樹脂において厚みを厚くする領域（被覆樹脂に設ける凹溝部の側方壁となる領域）に被覆樹脂２０３ｃが残るようにマスキングをし、露光、現像を行う。
【００５８】
次に、図３（ｃ）に示すように、前記被覆樹脂２０３ｃを除く領域の中で、チップ部品実装パッド等の導体を露出する領域を除く領域に被覆樹脂が残るように、被覆樹脂２０３ｄを被覆樹脂２０３ｃよりも薄く配置し、露光、現像を行う。
【００５９】
尚、合せ精度を考慮し、導体を被覆するべき領域に不要な被覆樹脂の抜けがないように、前記被覆樹脂２０３ｄの各端が、前記被覆樹脂２０３ｃに掛かるようにオーバーラップさせて配置することが望ましく、更には、当該オーバーラップした部位を有する被覆樹脂全体を研磨工程等を用いて平坦化しても良い。
【００６０】
又、前記被覆樹脂２０３ｄの配置に際しては、前記被覆樹脂２０３ｃ間に凹溝部を設けるため、被覆樹脂の厚み制御ができることが望ましく、例えばインクジェット噴射タイプのスプレー塗布方法を用いても良い。
【００６１】
次に、本硬化を行って、図３（ｄ）に示すような、凹溝部２０４を有する被覆樹脂２０３を備えた基板Ｐ６となる。
【００６２】
これにより、前記基板Ｐ４と同等の基板Ｐ６が得られる。
【００６３】
次に、図４（ａ）に示すように、前記基板Ｐ４又は前記基板Ｐ６に相当する基板Ｐ７上にはんだ３０６を配置し、当該はんだ３０６が配置された当該基板Ｐ７上にチップ部品３０５を配置した後、リフローを実施し、当該はんだ３０６により当該チップ部品３０５を当該基板Ｐ７に実装する。
【００６４】
尚、本実施の形態の製造方法では、前記チップ部品３０５を実装するための手段の一例として前記はんだ３０６を用いて説明しているが、本発明において当該チップ部品５を実装するための手段としては「はんだ」に限定されるものではなく、導電性接着剤、導電性フィルム、異方導電性接着剤、異方導電性フィルム等、その材質及び形状を問わず、実装するチップ部品５を部品実装パッドに固着させ、且つ導電性接合をもたらす手段全般が用いられる。
【００６５】
次に、図４（ｂ）に示すように、前記チップ部品３０５が実装された前記基板Ｐ７上に埋め込み樹脂３０７を配置し、当該埋め込み樹脂３０７上に導体３０８を配置した後、積層工程を実施する。
【００６６】
次に、前記導体３０８及び絶縁基板２０１下面に配置された導体の回路形成を行う。
【００６７】
次に、図４（ｃ）に示すように、被覆樹脂３０９を上下の回路形成面に被覆し、内層に配置されたチップ部品の下にベタパターンや配線等の導体が配置されている場合であっても、チップ部品の下部及び周辺の導体がリフロー時にショートすることが回避されると共に、チップ部品下の埋め込み樹脂流れ込み不具合によるボイドの発生も防止することができる部品内蔵型多層プリント配線板Ｐ８を得る。
【００６８】
尚、図４（ｃ）に示すプリント配線板Ｐ８の外層表面に、図４（ｃ）に示すような被覆樹脂３０９ではなく、絶縁層と導体層を構築し更なるビルドアップを行い、前記プリント配線板Ｐ８の形態をコア基板として、基板の構成層数を増しても構わない。
【００６９】
本発明を説明するに当たって、前述の実施の形態及び製造方法を例として説明したが、本発明の構成はこれらの限りでなく、又、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【００７０】
【図１】（ａ）は本発明部品内蔵型多層プリント配線板の実施の形態を示す概略断面説明図、（ｂ）は埋め込み樹脂充填前の状態を示す概略断面説明図、（ｃ）は（ｂ）の概略平面説明図。
【図２】本発明部品内蔵型多層プリント配線板の製造方法を示す概略断面工程説明図。
【図３】図２で得られる基板の別の製造方法を示す概略断面工程説明図。
【図４】図２又は図３に続く概略断面工程説明図。
【図５】第１乃至第３の従来例を示す概略断面説明図。
【図６】第４乃至第５の従来例を示す概略断面説明図。
【符号の説明】
【００７１】
１，１０１，２０１：絶縁基板
２，８，１０２，２０２，３０８，４０２，５０２ａ，５０２ｂ，６０２ａ，６０２ｂ，７０２，８０２：導体
３，９，１０３ａ，１０３ｂ，１０３，２０３ｃ，２０３ｄ，２０３，３０９：被覆樹脂４０３，５０３，６０３，７０３，８０３：ソルダーレジスト
４，１０４，２０４，３０４：被覆樹脂の凹溝部
５，３０５，４１１，５１１，６１１，７０５，８０５：チップ部品
６，３０６：はんだ
７，３０７：埋め込み樹脂
１０，４１２，６１２ｂ，７１２：微小間隙
５１２，８１２：間隙
６１２ａ：溝
Ｐ１，Ｐ８：部品内蔵型多層プリント配線板
Ｐ２〜Ｐ７，Ｐ１０〜Ｐ１４：基板
【図１】
2009123916.tif 000003
【図２】
2009123916.tif 000004
【図３】
2009123916.tif 000005
【図４】
2009123916.tif 000006
【図５】
2009123916.tif 000007
【図６】
2009123916.tif 000008